gcc/config/mips/mips.h

   1 /* Definitions of target machine for GNU compiler.  MIPS version.
   2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
   3    1999, 2000, 2001, 2002, 2003, 2004, 2005, 2007
   4    Free Software Foundation, Inc.
   5    Contributed by A. Lichnewsky (lich@inria.inria.fr).
   6    Changed by Michael Meissner  (meissner@osf.org).
   7    64-bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
   8    Brendan Eich (brendan@microunity.com).
   9
  10 This file is part of GCC.
  11
  12 GCC is free software; you can redistribute it and/or modify
  13 it under the terms of the GNU General Public License as published by
  14 the Free Software Foundation; either version 2, or (at your option)
  15 any later version.
  16
  17 GCC is distributed in the hope that it will be useful,
  18 but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 GNU General Public License for more details.
  21
  22 You should have received a copy of the GNU General Public License
  23 along with GCC; see the file COPYING.  If not, write to
  24 the Free Software Foundation, 51 Franklin Street, Fifth Floor,
  25 Boston, MA 02110-1301, USA.  */
  26
  27
  28 #include "config/vxworks-dummy.h"
  29
  30 /* MIPS external variables defined in mips.c.  */
  31
  32 /* Which processor to schedule for.  Since there is no difference between
  33    a R2000 and R3000 in terms of the scheduler, we collapse them into
  34    just an R3000.  The elements of the enumeration must match exactly
  35    the cpu attribute in the mips.md machine description.  */
  36
  37 enum processor_type {
  38   PROCESSOR_R3000,
  39   PROCESSOR_4KC,
  40   PROCESSOR_4KP,
  41   PROCESSOR_5KC,
  42   PROCESSOR_5KF,
  43   PROCESSOR_20KC,
  44   PROCESSOR_24KC,
  45   PROCESSOR_24KF2_1,
  46   PROCESSOR_24KF1_1,
  47   PROCESSOR_74KC,
  48   PROCESSOR_74KF2_1,
  49   PROCESSOR_74KF1_1,
  50   PROCESSOR_74KF3_2,
  51   PROCESSOR_M4K,
  52   PROCESSOR_R3900,
  53   PROCESSOR_R6000,
  54   PROCESSOR_R4000,
  55   PROCESSOR_R4100,
  56   PROCESSOR_R4111,
  57   PROCESSOR_R4120,
  58   PROCESSOR_R4130,
  59   PROCESSOR_R4300,
  60   PROCESSOR_R4600,
  61   PROCESSOR_R4650,
  62   PROCESSOR_R5000,
  63   PROCESSOR_R5400,
  64   PROCESSOR_R5500,
  65   PROCESSOR_R7000,
  66   PROCESSOR_R8000,
  67   PROCESSOR_R9000,
  68   PROCESSOR_SB1,
  69   PROCESSOR_SB1A,
  70   PROCESSOR_SR71000,
  71   PROCESSOR_MAX
  72 };
  73
  74 /* Costs of various operations on the different architectures.  */
  75
  76 struct mips_rtx_cost_data
  77 {
  78   unsigned short fp_add;
  79   unsigned short fp_mult_sf;
  80   unsigned short fp_mult_df;
  81   unsigned short fp_div_sf;
  82   unsigned short fp_div_df;
  83   unsigned short int_mult_si;
  84   unsigned short int_mult_di;
  85   unsigned short int_div_si;
  86   unsigned short int_div_di;
  87   unsigned short branch_cost;
  88   unsigned short memory_latency;
  89 };
  90
  91 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
  92    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
  93    to work on a 64-bit machine.  */
  94
  95 #define ABI_32  0
  96 #define ABI_N32 1
  97 #define ABI_64  2
  98 #define ABI_EABI 3
  99 #define ABI_O64  4
 100
 101 /* Information about one recognized processor.  Defined here for the
 102    benefit of TARGET_CPU_CPP_BUILTINS.  */
 103 struct mips_cpu_info {
 104   /* The 'canonical' name of the processor as far as GCC is concerned.
 105      It's typically a manufacturer's prefix followed by a numerical
 106      designation.  It should be lowercase.  */
 107   const char *name;
 108
 109   /* The internal processor number that most closely matches this
 110      entry.  Several processors can have the same value, if there's no
 111      difference between them from GCC's point of view.  */
 112   enum processor_type cpu;
 113
 114   /* The ISA level that the processor implements.  */
 115   int isa;
 116 };
 117
 118 #ifndef USED_FOR_TARGET
 119 extern char mips_print_operand_punct[256]; /* print_operand punctuation chars */
 120 extern const char *current_function_file; /* filename current function is in */
 121 extern int num_source_filenames;        /* current .file # */
 122 extern int mips_section_threshold;      /* # bytes of data/sdata cutoff */
 123 extern int sym_lineno;                  /* sgi next label # for each stmt */
 124 extern int set_noreorder;               /* # of nested .set noreorder's  */
 125 extern int set_nomacro;                 /* # of nested .set nomacro's  */
 126 extern int set_noat;                    /* # of nested .set noat's  */
 127 extern int set_volatile;                /* # of nested .set volatile's  */
 128 extern int mips_branch_likely;          /* emit 'l' after br (branch likely) */
 129 extern int mips_dbx_regno[];            /* Map register # to debug register # */
 130 extern bool mips_split_p[];
 131 extern GTY(()) rtx cmp_operands[2];
 132 extern enum processor_type mips_arch;   /* which cpu to codegen for */
 133 extern enum processor_type mips_tune;   /* which cpu to schedule for */
 134 extern int mips_isa;                    /* architectural level */
 135 extern int mips_abi;                    /* which ABI to use */
 136 extern int mips16_hard_float;           /* mips16 without -msoft-float */
 137 extern const struct mips_cpu_info mips_cpu_info_table[];
 138 extern const struct mips_cpu_info *mips_arch_info;
 139 extern const struct mips_cpu_info *mips_tune_info;
 140 extern const struct mips_rtx_cost_data *mips_cost;
 141 #endif
 142
 143 /* Macros to silence warnings about numbers being signed in traditional
 144    C and unsigned in ISO C when compiled on 32-bit hosts.  */
 145
 146 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
 147 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
 148 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
 149
 150 \f
 151 /* Run-time compilation parameters selecting different hardware subsets.  */
 152
 153 /* True if we are generating position-independent VxWorks RTP code.  */
 154 #define TARGET_RTP_PIC (TARGET_VXWORKS_RTP && flag_pic)
 155
 156 /* True if the call patterns should be split into a jalr followed by
 157    an instruction to restore $gp.  It is only safe to split the load
 158    from the call when every use of $gp is explicit.  */
 159
 160 #define TARGET_SPLIT_CALLS \
 161   (TARGET_EXPLICIT_RELOCS && TARGET_CALL_CLOBBERED_GP)
 162
 163 /* True if we're generating a form of -mabicalls in which we can use
 164    operators like %hi and %lo to refer to locally-binding symbols.
 165    We can only do this for -mno-shared, and only then if we can use
 166    relocation operations instead of assembly macros.  It isn't really
 167    worth using absolute sequences for 64-bit symbols because GOT
 168    accesses are so much shorter.  */
 169
 170 #define TARGET_ABSOLUTE_ABICALLS        \
 171   (TARGET_ABICALLS                      \
 172    && !TARGET_SHARED                    \
 173    && TARGET_EXPLICIT_RELOCS            \
 174    && !ABI_HAS_64BIT_SYMBOLS)
 175
 176 /* True if we can optimize sibling calls.  For simplicity, we only
 177    handle cases in which call_insn_operand will reject invalid
 178    sibcall addresses.  There are two cases in which this isn't true:
 179
 180       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
 181         but there is no direct jump instruction.  It isn't worth
 182         using sibling calls in this case anyway; they would usually
 183         be longer than normal calls.
 184
 185       - TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
 186         accepts global constants, but all sibcalls must be indirect.  */
 187 #define TARGET_SIBCALLS \
 188   (!TARGET_MIPS16 && (!TARGET_USE_GOT || TARGET_EXPLICIT_RELOCS))
 189
 190 /* True if we need to use a global offset table to access some symbols.  */
 191 #define TARGET_USE_GOT (TARGET_ABICALLS || TARGET_RTP_PIC)
 192
 193 /* True if TARGET_USE_GOT and if $gp is a call-clobbered register.  */
 194 #define TARGET_CALL_CLOBBERED_GP (TARGET_ABICALLS && TARGET_OLDABI)
 195
 196 /* True if TARGET_USE_GOT and if $gp is a call-saved register.  */
 197 #define TARGET_CALL_SAVED_GP (TARGET_USE_GOT && !TARGET_CALL_CLOBBERED_GP)
 198
 199 /* True if indirect calls must use register class PIC_FN_ADDR_REG.
 200    This is true for both the PIC and non-PIC VxWorks RTP modes.  */
 201 #define TARGET_USE_PIC_FN_ADDR_REG (TARGET_ABICALLS || TARGET_VXWORKS_RTP)
 202
 203 /* True if .gpword or .gpdword should be used for switch tables.
 204
 205    Although GAS does understand .gpdword, the SGI linker mishandles
 206    the relocations GAS generates (R_MIPS_GPREL32 followed by R_MIPS_64).
 207    We therefore disable GP-relative switch tables for n64 on IRIX targets.  */
 208 #define TARGET_GPWORD (TARGET_ABICALLS && !(mips_abi == ABI_64 && TARGET_IRIX))
 209
 210 /* Generate mips16 code */
 211 #define TARGET_MIPS16           ((target_flags & MASK_MIPS16) != 0)
 212 /* Generate mips16e code. Default 16bit ASE for mips32/mips32r2/mips64 */
 213 #define GENERATE_MIPS16E        (TARGET_MIPS16 && mips_isa >= 32)
 214 /* Generate mips16e register save/restore sequences.  */
 215 #define GENERATE_MIPS16E_SAVE_RESTORE (GENERATE_MIPS16E && mips_abi == ABI_32)
 216
 217 /* Generic ISA defines.  */
 218 #define ISA_MIPS1                   (mips_isa == 1)
 219 #define ISA_MIPS2                   (mips_isa == 2)
 220 #define ISA_MIPS3                   (mips_isa == 3)
 221 #define ISA_MIPS4                   (mips_isa == 4)
 222 #define ISA_MIPS32                  (mips_isa == 32)
 223 #define ISA_MIPS32R2                (mips_isa == 33)
 224 #define ISA_MIPS64                  (mips_isa == 64)
 225
 226 /* Architecture target defines.  */
 227 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
 228 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
 229 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
 230 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
 231 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
 232 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
 233 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
 234 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
 235 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1         \
 236                                      || mips_arch == PROCESSOR_SB1A)
 237 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
 238
 239 /* Scheduling target defines.  */
 240 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
 241 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
 242 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
 243 #define TUNE_MIPS4120               (mips_tune == PROCESSOR_R4120)
 244 #define TUNE_MIPS4130               (mips_tune == PROCESSOR_R4130)
 245 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
 246 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
 247 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
 248 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
 249 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
 250 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
 251 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1         \
 252                                      || mips_tune == PROCESSOR_SB1A)
 253 #define TUNE_74K                    (mips_tune == PROCESSOR_74KC        \
 254                                      || mips_tune == PROCESSOR_74KF2_1  \
 255                                      || mips_tune == PROCESSOR_74KF1_1  \
 256                                      || mips_tune == PROCESSOR_74KF3_2)
 257 #define TUNE_20KC                   (mips_tune == PROCESSOR_20KC)
 258
 259 /* True if the pre-reload scheduler should try to create chains of
 260    multiply-add or multiply-subtract instructions.  For example,
 261    suppose we have:
 262
 263         t1 = a * b
 264         t2 = t1 + c * d
 265         t3 = e * f
 266         t4 = t3 - g * h
 267
 268    t1 will have a higher priority than t2 and t3 will have a higher
 269    priority than t4.  However, before reload, there is no dependence
 270    between t1 and t3, and they can often have similar priorities.
 271    The scheduler will then tend to prefer:
 272
 273         t1 = a * b
 274         t3 = e * f
 275         t2 = t1 + c * d
 276         t4 = t3 - g * h
 277
 278    which stops us from making full use of macc/madd-style instructions.
 279    This sort of situation occurs frequently in Fourier transforms and
 280    in unrolled loops.
 281
 282    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
 283    queue so that chained multiply-add and multiply-subtract instructions
 284    appear ahead of any other instruction that is likely to clobber lo.
 285    In the example above, if t2 and t3 become ready at the same time,
 286    the code ensures that t2 is scheduled first.
 287
 288    Multiply-accumulate instructions are a bigger win for some targets
 289    than others, so this macro is defined on an opt-in basis.  */
 290 #define TUNE_MACC_CHAINS            (TUNE_MIPS5500              \
 291                                      || TUNE_MIPS4120           \
 292                                      || TUNE_MIPS4130)
 293
 294 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
 295 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
 296
 297 /* Similar to TARGET_HARD_FLOAT and TARGET_SOFT_FLOAT, but reflect the ABI
 298    in use rather than whether the FPU is directly accessible.  */
 299 #define TARGET_HARD_FLOAT_ABI (TARGET_HARD_FLOAT || mips16_hard_float)
 300 #define TARGET_SOFT_FLOAT_ABI (!TARGET_HARD_FLOAT_ABI)
 301
 302 /* IRIX specific stuff.  */
 303 #define TARGET_IRIX        0
 304 #define TARGET_IRIX6       0
 305
 306 /* Define preprocessor macros for the -march and -mtune options.
 307    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
 308    processor.  If INFO's canonical name is "foo", define PREFIX to
 309    be "foo", and define an additional macro PREFIX_FOO.  */
 310 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
 311   do                                                            \
 312     {                                                           \
 313       char *macro, *p;                                          \
 314                                                                 \
 315       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
 316       for (p = macro; *p != 0; p++)                             \
 317         *p = TOUPPER (*p);                                      \
 318                                                                 \
 319       builtin_define (macro);                                   \
 320       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
 321       free (macro);                                             \
 322     }                                                           \
 323   while (0)
 324
 325 /* Target CPU builtins.  */
 326 #define TARGET_CPU_CPP_BUILTINS()                               \
 327   do                                                            \
 328     {                                                           \
 329       /* Everyone but IRIX defines this to mips.  */            \
 330       if (!TARGET_IRIX)                                         \
 331         builtin_assert ("machine=mips");                        \
 332                                                                 \
 333       builtin_assert ("cpu=mips");                              \
 334       builtin_define ("__mips__");                              \
 335       builtin_define ("_mips");                                 \
 336                                                                 \
 337       /* We do this here because __mips is defined below        \
 338          and so we can't use builtin_define_std.  */            \
 339       if (!flag_iso)                                            \
 340         builtin_define ("mips");                                \
 341                                                                 \
 342       if (TARGET_64BIT)                                         \
 343         builtin_define ("__mips64");                            \
 344                                                                 \
 345       if (!TARGET_IRIX)                                         \
 346         {                                                       \
 347           /* Treat _R3000 and _R4000 like register-size         \
 348              defines, which is how they've historically         \
 349              been used.  */                                     \
 350           if (TARGET_64BIT)                                     \
 351             {                                                   \
 352               builtin_define_std ("R4000");                     \
 353               builtin_define ("_R4000");                        \
 354             }                                                   \
 355           else                                                  \
 356             {                                                   \
 357               builtin_define_std ("R3000");                     \
 358               builtin_define ("_R3000");                        \
 359             }                                                   \
 360         }                                                       \
 361       if (TARGET_FLOAT64)                                       \
 362         builtin_define ("__mips_fpr=64");                       \
 363       else                                                      \
 364         builtin_define ("__mips_fpr=32");                       \
 365                                                                 \
 366       if (TARGET_MIPS16)                                        \
 367         builtin_define ("__mips16");                            \
 368                                                                 \
 369       if (TARGET_MIPS3D)                                        \
 370         builtin_define ("__mips3d");                            \
 371                                                                 \
 372       if (TARGET_SMARTMIPS)                                     \
 373         builtin_define ("__mips_smartmips");                    \
 374                                                                 \
 375       if (TARGET_DSP)                                           \
 376         builtin_define ("__mips_dsp");                          \
 377                                                                 \
 378       if (TARGET_DSPR2)                                         \
 379         builtin_define ("__mips_dspr2");                        \
 380                                                                 \
 381       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);    \
 382       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);    \
 383                                                                 \
 384       if (ISA_MIPS1)                                            \
 385         {                                                       \
 386           builtin_define ("__mips=1");                          \
 387           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");         \
 388         }                                                       \
 389       else if (ISA_MIPS2)                                       \
 390         {                                                       \
 391           builtin_define ("__mips=2");                          \
 392           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");         \
 393         }                                                       \
 394       else if (ISA_MIPS3)                                       \
 395         {                                                       \
 396           builtin_define ("__mips=3");                          \
 397           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");         \
 398         }                                                       \
 399       else if (ISA_MIPS4)                                       \
 400         {                                                       \
 401           builtin_define ("__mips=4");                          \
 402           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");         \
 403         }                                                       \
 404       else if (ISA_MIPS32)                                      \
 405         {                                                       \
 406           builtin_define ("__mips=32");                         \
 407           builtin_define ("__mips_isa_rev=1");                  \
 408           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
 409         }                                                       \
 410       else if (ISA_MIPS32R2)                                    \
 411         {                                                       \
 412           builtin_define ("__mips=32");                         \
 413           builtin_define ("__mips_isa_rev=2");                  \
 414           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
 415         }                                                       \
 416       else if (ISA_MIPS64)                                      \
 417         {                                                       \
 418           builtin_define ("__mips=64");                         \
 419           builtin_define ("__mips_isa_rev=1");                  \
 420           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");        \
 421         }                                                       \
 422                                                                 \
 423       /* These defines reflect the ABI in use, not whether the  \
 424          FPU is directly accessible.  */                        \
 425       if (TARGET_HARD_FLOAT_ABI)                                \
 426         builtin_define ("__mips_hard_float");                   \
 427       else                                                      \
 428         builtin_define ("__mips_soft_float");                   \
 429                                                                 \
 430       if (TARGET_SINGLE_FLOAT)                                  \
 431         builtin_define ("__mips_single_float");                 \
 432                                                                 \
 433       if (TARGET_PAIRED_SINGLE_FLOAT)                           \
 434         builtin_define ("__mips_paired_single_float");          \
 435                                                                 \
 436       if (TARGET_BIG_ENDIAN)                                    \
 437         {                                                       \
 438           builtin_define_std ("MIPSEB");                        \
 439           builtin_define ("_MIPSEB");                           \
 440         }                                                       \
 441       else                                                      \
 442         {                                                       \
 443           builtin_define_std ("MIPSEL");                        \
 444           builtin_define ("_MIPSEL");                           \
 445         }                                                       \
 446                                                                 \
 447         /* Macros dependent on the C dialect.  */               \
 448       if (preprocessing_asm_p ())                               \
 449         {                                                       \
 450           builtin_define_std ("LANGUAGE_ASSEMBLY");             \
 451           builtin_define ("_LANGUAGE_ASSEMBLY");                \
 452         }                                                       \
 453       else if (c_dialect_cxx ())                                \
 454         {                                                       \
 455           builtin_define ("_LANGUAGE_C_PLUS_PLUS");             \
 456           builtin_define ("__LANGUAGE_C_PLUS_PLUS");            \
 457           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");          \
 458         }                                                       \
 459       else                                                      \
 460         {                                                       \
 461           builtin_define_std ("LANGUAGE_C");                    \
 462           builtin_define ("_LANGUAGE_C");                       \
 463         }                                                       \
 464       if (c_dialect_objc ())                                    \
 465         {                                                       \
 466           builtin_define ("_LANGUAGE_OBJECTIVE_C");             \
 467           builtin_define ("__LANGUAGE_OBJECTIVE_C");            \
 468           /* Bizarre, but needed at least for Irix.  */         \
 469           builtin_define_std ("LANGUAGE_C");                    \
 470           builtin_define ("_LANGUAGE_C");                       \
 471         }                                                       \
 472                                                                 \
 473       if (mips_abi == ABI_EABI)                                 \
 474         builtin_define ("__mips_eabi");                         \
 475                                                                 \
 476 } while (0)
 477
 478 /* Default target_flags if no switches are specified  */
 479
 480 #ifndef TARGET_DEFAULT
 481 #define TARGET_DEFAULT 0
 482 #endif
 483
 484 #ifndef TARGET_CPU_DEFAULT
 485 #define TARGET_CPU_DEFAULT 0
 486 #endif
 487
 488 #ifndef TARGET_ENDIAN_DEFAULT
 489 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
 490 #endif
 491
 492 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
 493 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
 494 #endif
 495
 496 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
 497 #ifndef MIPS_ISA_DEFAULT
 498 #ifndef MIPS_CPU_STRING_DEFAULT
 499 #define MIPS_CPU_STRING_DEFAULT "from-abi"
 500 #endif
 501 #endif
 502
 503 #ifdef IN_LIBGCC2
 504 #undef TARGET_64BIT
 505 /* Make this compile time constant for libgcc2 */
 506 #ifdef __mips64
 507 #define TARGET_64BIT            1
 508 #else
 509 #define TARGET_64BIT            0
 510 #endif
 511 #endif /* IN_LIBGCC2 */
 512
 513 #define TARGET_LIBGCC_SDATA_SECTION ".sdata"
 514
 515 #ifndef MULTILIB_ENDIAN_DEFAULT
 516 #if TARGET_ENDIAN_DEFAULT == 0
 517 #define MULTILIB_ENDIAN_DEFAULT "EL"
 518 #else
 519 #define MULTILIB_ENDIAN_DEFAULT "EB"
 520 #endif
 521 #endif
 522
 523 #ifndef MULTILIB_ISA_DEFAULT
 524 #  if MIPS_ISA_DEFAULT == 1
 525 #    define MULTILIB_ISA_DEFAULT "mips1"
 526 #  else
 527 #    if MIPS_ISA_DEFAULT == 2
 528 #      define MULTILIB_ISA_DEFAULT "mips2"
 529 #    else
 530 #      if MIPS_ISA_DEFAULT == 3
 531 #        define MULTILIB_ISA_DEFAULT "mips3"
 532 #      else
 533 #        if MIPS_ISA_DEFAULT == 4
 534 #          define MULTILIB_ISA_DEFAULT "mips4"
 535 #        else
 536 #          if MIPS_ISA_DEFAULT == 32
 537 #            define MULTILIB_ISA_DEFAULT "mips32"
 538 #          else
 539 #            if MIPS_ISA_DEFAULT == 33
 540 #              define MULTILIB_ISA_DEFAULT "mips32r2"
 541 #            else
 542 #              if MIPS_ISA_DEFAULT == 64
 543 #                define MULTILIB_ISA_DEFAULT "mips64"
 544 #              else
 545 #                define MULTILIB_ISA_DEFAULT "mips1"
 546 #              endif
 547 #            endif
 548 #          endif
 549 #        endif
 550 #      endif
 551 #    endif
 552 #  endif
 553 #endif
 554
 555 #ifndef MULTILIB_DEFAULTS
 556 #define MULTILIB_DEFAULTS \
 557     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
 558 #endif
 559
 560 /* We must pass -EL to the linker by default for little endian embedded
 561    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
 562    linker will default to using big-endian output files.  The OUTPUT_FORMAT
 563    line must be in the linker script, otherwise -EB/-EL will not work.  */
 564
 565 #ifndef ENDIAN_SPEC
 566 #if TARGET_ENDIAN_DEFAULT == 0
 567 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
 568 #else
 569 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
 570 #endif
 571 #endif
 572
 573 /* A spec condition that matches all non-mips16 -mips arguments.  */
 574
 575 #define MIPS_ISA_LEVEL_OPTION_SPEC \
 576   "mips1|mips2|mips3|mips4|mips32*|mips64*"
 577
 578 /* A spec condition that matches all non-mips16 architecture arguments.  */
 579
 580 #define MIPS_ARCH_OPTION_SPEC \
 581   MIPS_ISA_LEVEL_OPTION_SPEC "|march=*"
 582
 583 /* A spec that infers a -mips argument from an -march argument.  */
 584
 585 #define MIPS_ISA_LEVEL_SPEC \
 586   "%{" MIPS_ISA_LEVEL_OPTION_SPEC ":;: \
 587      %{march=mips1|march=r2000|march=r3000|march=r3900:-mips1} \
 588      %{march=mips2|march=r6000:-mips2} \
 589      %{march=mips3|march=r4*|march=vr4*|march=orion:-mips3} \
 590      %{march=mips4|march=r8000|march=vr5*|march=rm7000|march=rm9000:-mips4} \
 591      %{march=mips32|march=4kc|march=4km|march=4kp|march=4ksc:-mips32} \
 592      %{march=mips32r2|march=m4k|march=4ke*|march=4ksd|march=24k* \
 593        |march=34k*|march=74k*: -mips32r2} \
 594      %{march=mips64|march=5k*|march=20k*|march=sb1*|march=sr71000: -mips64}}"
 595
 596 /* Support for a compile-time default CPU, et cetera.  The rules are:
 597    --with-arch is ignored if -march is specified or a -mips is specified
 598      (other than -mips16).
 599    --with-tune is ignored if -mtune is specified.
 600    --with-abi is ignored if -mabi is specified.
 601    --with-float is ignored if -mhard-float or -msoft-float are
 602      specified.
 603    --with-divide is ignored if -mdivide-traps or -mdivide-breaks are
 604      specified. */
 605 #define OPTION_DEFAULT_SPECS \
 606   {"arch", "%{" MIPS_ARCH_OPTION_SPEC ":;: -march=%(VALUE)}" }, \
 607   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
 608   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
 609   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }, \
 610   {"divide", "%{!mdivide-traps:%{!mdivide-breaks:-mdivide-%(VALUE)}}" }
 611
 612
 613 #define GENERATE_DIVIDE_TRAPS (TARGET_DIVIDE_TRAPS \
 614                                && ISA_HAS_COND_TRAP)
 615
 616 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY                    \
 617                                  && !TARGET_SR71K                       \
 618                                  && !TARGET_MIPS16)
 619
 620 /* True if the ABI can only work with 64-bit integer registers.  We
 621    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
 622    otherwise floating-point registers must also be 64-bit.  */
 623 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
 624
 625 /* Likewise for 32-bit regs.  */
 626 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
 627
 628 /* True if symbols are 64 bits wide.  At present, n64 is the only
 629    ABI for which this is true.  */
 630 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64 && !TARGET_SYM32)
 631
 632 /* ISA has instructions for managing 64-bit fp and gp regs (e.g. mips3).  */
 633 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
 634                                  || ISA_MIPS4                           \
 635                                  || ISA_MIPS64)
 636
 637 /* ISA has branch likely instructions (e.g. mips2).  */
 638 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
 639    been generated up to this point.  */
 640 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1)
 641
 642 /* ISA has a three-operand multiplication instruction (usually spelt "mul").  */
 643 #define ISA_HAS_MUL3            ((TARGET_MIPS3900                       \
 644                                   || TARGET_MIPS5400                    \
 645                                   || TARGET_MIPS5500                    \
 646                                   || TARGET_MIPS7000                    \
 647                                   || TARGET_MIPS9000                    \
 648                                   || TARGET_MAD                         \
 649                                   || ISA_MIPS32                         \
 650                                   || ISA_MIPS32R2                       \
 651                                   || ISA_MIPS64)                        \
 652                                  && !TARGET_MIPS16)
 653
 654 /* ISA has the conditional move instructions introduced in mips4.  */
 655 #define ISA_HAS_CONDMOVE        ((ISA_MIPS4                             \
 656                                   || ISA_MIPS32                         \
 657                                   || ISA_MIPS32R2                       \
 658                                   || ISA_MIPS64)                        \
 659                                  && !TARGET_MIPS5500                    \
 660                                  && !TARGET_MIPS16)
 661
 662 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
 663    branch on CC, and move (both FP and non-FP) on CC.  */
 664 #define ISA_HAS_8CC             (ISA_MIPS4                              \
 665                                  || ISA_MIPS32                          \
 666                                  || ISA_MIPS32R2                        \
 667                                  || ISA_MIPS64)
 668
 669 /* This is a catch all for other mips4 instructions: indexed load, the
 670    FP madd and msub instructions, and the FP recip and recip sqrt
 671    instructions.  */
 672 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
 673                                   || (ISA_MIPS32R2 && TARGET_FLOAT64)   \
 674                                   || ISA_MIPS64)                        \
 675                                  && !TARGET_MIPS16)
 676
 677 /* ISA has conditional trap instructions.  */
 678 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
 679                                  && !TARGET_MIPS16)
 680
 681 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
 682 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
 683                                   || ISA_MIPS32R2                       \
 684                                   || ISA_MIPS64)                        \
 685                                  && !TARGET_MIPS16)
 686
 687 /* Integer multiply-accumulate instructions should be generated.  */
 688 #define GENERATE_MADD_MSUB      (ISA_HAS_MADD_MSUB && !TUNE_74K)
 689
 690 /* ISA has floating-point nmadd and nmsub instructions.  */
 691 #define ISA_HAS_NMADD_NMSUB     ((ISA_MIPS4                             \
 692                                   || ISA_MIPS64)                        \
 693                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
 694                                  && !TARGET_MIPS16)
 695
 696 /* ISA has count leading zeroes/ones instruction (not implemented).  */
 697 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
 698                                   || ISA_MIPS32R2                       \
 699                                   || ISA_MIPS64)                        \
 700                                  && !TARGET_MIPS16)
 701
 702 /* ISA has three operand multiply instructions that put
 703    the high part in an accumulator: mulhi or mulhiu.  */
 704 #define ISA_HAS_MULHI           ((TARGET_MIPS5400                        \
 705                                   || TARGET_MIPS5500                     \
 706                                   || TARGET_SR71K)                       \
 707                                  && !TARGET_MIPS16)
 708
 709 /* ISA has three operand multiply instructions that
 710    negates the result and puts the result in an accumulator.  */
 711 #define ISA_HAS_MULS            ((TARGET_MIPS5400                       \
 712                                   || TARGET_MIPS5500                    \
 713                                   || TARGET_SR71K)                      \
 714                                  && !TARGET_MIPS16)
 715
 716 /* ISA has three operand multiply instructions that subtracts the
 717    result from a 4th operand and puts the result in an accumulator.  */
 718 #define ISA_HAS_MSAC            ((TARGET_MIPS5400                       \
 719                                   || TARGET_MIPS5500                    \
 720                                   || TARGET_SR71K)                      \
 721                                  && !TARGET_MIPS16)
 722
 723 /* ISA has three operand multiply instructions that  the result
 724    from a 4th operand and puts the result in an accumulator.  */
 725 #define ISA_HAS_MACC            ((TARGET_MIPS4120                       \
 726                                   || TARGET_MIPS4130                    \
 727                                   || TARGET_MIPS5400                    \
 728                                   || TARGET_MIPS5500                    \
 729                                   || TARGET_SR71K)                      \
 730                                  && !TARGET_MIPS16)
 731
 732 /* ISA has NEC VR-style MACC, MACCHI, DMACC and DMACCHI instructions.  */
 733 #define ISA_HAS_MACCHI          ((TARGET_MIPS4120                       \
 734                                   || TARGET_MIPS4130)                   \
 735                                  && !TARGET_MIPS16)
 736
 737 /* ISA has the "ror" (rotate right) instructions.  */
 738 #define ISA_HAS_ROR             ((ISA_MIPS32R2                          \
 739                                   || TARGET_MIPS5400                    \
 740                                   || TARGET_MIPS5500                    \
 741                                   || TARGET_SR71K                       \
 742                                   || TARGET_SMARTMIPS)                  \
 743                                  && !TARGET_MIPS16)
 744
 745 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
 746 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
 747                                   || ISA_MIPS32                         \
 748                                   || ISA_MIPS32R2                       \
 749                                   || ISA_MIPS64)                        \
 750                                  && !TARGET_MIPS16)
 751
 752 /* ISA has data indexed prefetch instructions.  This controls use of
 753    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
 754    (prefx is a cop1x instruction, so can only be used if FP is
 755    enabled.)  */
 756 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
 757                                   || ISA_MIPS32R2                       \
 758                                   || ISA_MIPS64)                        \
 759                                  && !TARGET_MIPS16)
 760
 761 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
 762    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
 763    also requires TARGET_DOUBLE_FLOAT.  */
 764 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
 765
 766 /* ISA includes the MIPS32r2 seb and seh instructions.  */
 767 #define ISA_HAS_SEB_SEH         (ISA_MIPS32R2                           \
 768                                  && !TARGET_MIPS16)
 769
 770 /* ISA includes the MIPS32/64 rev 2 ext and ins instructions.  */
 771 #define ISA_HAS_EXT_INS         (ISA_MIPS32R2                           \
 772                                  && !TARGET_MIPS16)
 773
 774 /* ISA has instructions for accessing top part of 64-bit fp regs.  */
 775 #define ISA_HAS_MXHC1           (TARGET_FLOAT64 && ISA_MIPS32R2)
 776
 777 /* ISA has lwxs instruction (load w/scaled index address.  */
 778 #define ISA_HAS_LWXS            (TARGET_SMARTMIPS && !TARGET_MIPS16)
 779
 780 /* True if the result of a load is not available to the next instruction.
 781    A nop will then be needed between instructions like "lw $4,..."
 782    and "addiu $4,$4,1".  */
 783 #define ISA_HAS_LOAD_DELAY      (ISA_MIPS1                              \
 784                                  && !TARGET_MIPS3900                    \
 785                                  && !TARGET_MIPS16)
 786
 787 /* Likewise mtc1 and mfc1.  */
 788 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3)
 789
 790 /* Likewise floating-point comparisons.  */
 791 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3)
 792
 793 /* True if mflo and mfhi can be immediately followed by instructions
 794    which write to the HI and LO registers.
 795
 796    According to MIPS specifications, MIPS ISAs I, II, and III need
 797    (at least) two instructions between the reads of HI/LO and
 798    instructions which write them, and later ISAs do not.  Contradicting
 799    the MIPS specifications, some MIPS IV processor user manuals (e.g.
 800    the UM for the NEC Vr5000) document needing the instructions between
 801    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
 802    MIPS64 and later ISAs to have the interlocks, plus any specific
 803    earlier-ISA CPUs for which CPU documentation declares that the
 804    instructions are really interlocked.  */
 805 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
 806                                  || ISA_MIPS32R2                        \
 807                                  || ISA_MIPS64                          \
 808                                  || TARGET_MIPS5500)
 809
 810 /* ISA includes synci, jr.hb and jalr.hb.  */
 811 #define ISA_HAS_SYNCI ISA_MIPS32R2
 812
 813 \f
 814 /* Add -G xx support.  */
 815
 816 #undef  SWITCH_TAKES_ARG
 817 #define SWITCH_TAKES_ARG(CHAR)                                          \
 818   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
 819
 820 #define OVERRIDE_OPTIONS override_options ()
 821
 822 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
 823
 824 /* Show we can debug even without a frame pointer.  */
 825 #define CAN_DEBUG_WITHOUT_FP
 826 \f
 827 /* Tell collect what flags to pass to nm.  */
 828 #ifndef NM_FLAGS
 829 #define NM_FLAGS "-Bn"
 830 #endif
 831
 832 \f
 833 #ifndef MIPS_ABI_DEFAULT
 834 #define MIPS_ABI_DEFAULT ABI_32
 835 #endif
 836
 837 /* Use the most portable ABI flag for the ASM specs.  */
 838
 839 #if MIPS_ABI_DEFAULT == ABI_32
 840 #define MULTILIB_ABI_DEFAULT "mabi=32"
 841 #endif
 842
 843 #if MIPS_ABI_DEFAULT == ABI_O64
 844 #define MULTILIB_ABI_DEFAULT "mabi=o64"
 845 #endif
 846
 847 #if MIPS_ABI_DEFAULT == ABI_N32
 848 #define MULTILIB_ABI_DEFAULT "mabi=n32"
 849 #endif
 850
 851 #if MIPS_ABI_DEFAULT == ABI_64
 852 #define MULTILIB_ABI_DEFAULT "mabi=64"
 853 #endif
 854
 855 #if MIPS_ABI_DEFAULT == ABI_EABI
 856 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
 857 #endif
 858
 859 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
 860    to the assembler.  It may be overridden by subtargets.  */
 861 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
 862 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
 863 %{noasmopt:-O0} \
 864 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
 865 #endif
 866
 867 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
 868    the assembler.  It may be overridden by subtargets.
 869
 870    Beginning with gas 2.13, -mdebug must be passed to correctly handle
 871    COFF debugging info.  */
 872
 873 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
 874 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
 875 %{g} %{g0} %{g1} %{g2} %{g3} \
 876 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
 877 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
 878 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
 879 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
 880 %{gcoff*:-mdebug} %{!gcoff*:-no-mdebug}"
 881 #endif
 882
 883 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
 884    overridden by subtargets.  */
 885
 886 #ifndef SUBTARGET_ASM_SPEC
 887 #define SUBTARGET_ASM_SPEC ""
 888 #endif
 889
 890 #undef ASM_SPEC
 891 #define ASM_SPEC "\
 892 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
 893 %{mips32} %{mips32r2} %{mips64} \
 894 %{mips16} %{mno-mips16:-no-mips16} \
 895 %{mips3d} %{mno-mips3d:-no-mips3d} \
 896 %{mdmx} %{mno-mdmx:-no-mdmx} \
 897 %{mdsp} %{mno-dsp} \
 898 %{mdspr2} %{mno-dspr2} \
 899 %{msmartmips} %{mno-smartmips} \
 900 %{mmt} %{mno-mt} \
 901 %{mfix-vr4120} %{mfix-vr4130} \
 902 %(subtarget_asm_optimizing_spec) \
 903 %(subtarget_asm_debugging_spec) \
 904 %{mabi=*} %{!mabi*: %(asm_abi_default_spec)} \
 905 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
 906 %{mfp32} %{mfp64} \
 907 %{mshared} %{mno-shared} \
 908 %{msym32} %{mno-sym32} \
 909 %{mtune=*} %{v} \
 910 %(subtarget_asm_spec)"
 911
 912 /* Extra switches sometimes passed to the linker.  */
 913 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
 914   will interpret it as a -b option.  */
 915
 916 #ifndef LINK_SPEC
 917 #define LINK_SPEC "\
 918 %(endian_spec) \
 919 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32} %{mips32r2} %{mips64} \
 920 %{bestGnum} %{shared} %{non_shared}"
 921 #endif  /* LINK_SPEC defined */
 922
 923
 924 /* Specs for the compiler proper */
 925
 926 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
 927    overridden by subtargets.  */
 928 #ifndef SUBTARGET_CC1_SPEC
 929 #define SUBTARGET_CC1_SPEC ""
 930 #endif
 931
 932 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
 933
 934 #undef CC1_SPEC
 935 #define CC1_SPEC "\
 936 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
 937 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
 938 %{save-temps: } \
 939 %(subtarget_cc1_spec)"
 940
 941 /* Preprocessor specs.  */
 942
 943 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
 944    overridden by subtargets.  */
 945 #ifndef SUBTARGET_CPP_SPEC
 946 #define SUBTARGET_CPP_SPEC ""
 947 #endif
 948
 949 #define CPP_SPEC "%(subtarget_cpp_spec)"
 950
 951 /* This macro defines names of additional specifications to put in the specs
 952    that can be used in various specifications like CC1_SPEC.  Its definition
 953    is an initializer with a subgrouping for each command option.
 954
 955    Each subgrouping contains a string constant, that defines the
 956    specification name, and a string constant that used by the GCC driver
 957    program.
 958
 959    Do not define this macro if it does not need to do anything.  */
 960
 961 #define EXTRA_SPECS                                                     \
 962   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
 963   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
 964   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
 965   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
 966   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
 967   { "asm_abi_default_spec", "-" MULTILIB_ABI_DEFAULT },                 \
 968   { "endian_spec", ENDIAN_SPEC },                                       \
 969   SUBTARGET_EXTRA_SPECS
 970
 971 #ifndef SUBTARGET_EXTRA_SPECS
 972 #define SUBTARGET_EXTRA_SPECS
 973 #endif
 974 \f
 975 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
 976 #define MIPS_DEBUGGING_INFO 1           /* MIPS specific debugging info */
 977 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
 978
 979 #ifndef PREFERRED_DEBUGGING_TYPE
 980 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
 981 #endif
 982
 983 #define DWARF2_ADDR_SIZE (ABI_HAS_64BIT_SYMBOLS ? 8 : 4)
 984
 985 /* By default, turn on GDB extensions.  */
 986 #define DEFAULT_GDB_EXTENSIONS 1
 987
 988 /* Local compiler-generated symbols must have a prefix that the assembler
 989    understands.   By default, this is $, although some targets (e.g.,
 990    NetBSD-ELF) need to override this.  */
 991
 992 #ifndef LOCAL_LABEL_PREFIX
 993 #define LOCAL_LABEL_PREFIX      "$"
 994 #endif
 995
 996 /* By default on the mips, external symbols do not have an underscore
 997    prepended, but some targets (e.g., NetBSD) require this.  */
 998
 999 #ifndef USER_LABEL_PREFIX
1000 #define USER_LABEL_PREFIX       ""
1001 #endif
1002
1003 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1004    since the length can run past this up to a continuation point.  */
1005 #undef DBX_CONTIN_LENGTH
1006 #define DBX_CONTIN_LENGTH 1500
1007
1008 /* How to renumber registers for dbx and gdb.  */
1009 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[ (REGNO) ]
1010
1011 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
1012 #define DWARF_FRAME_REGNUM(REG) \
1013   ((REG) == DWARF_ALT_FRAME_RETURN_COLUMN ? INVALID_REGNUM : (REG))
1014
1015 /* The DWARF 2 CFA column which tracks the return address.  */
1016 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
1017
1018 /* Before the prologue, RA lives in r31.  */
1019 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1020
1021 /* Describe how we implement __builtin_eh_return.  */
1022 #define EH_RETURN_DATA_REGNO(N) \
1023   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1024
1025 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1026
1027 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1028    The default for this in 64-bit mode is 8, which causes problems with
1029    SFmode register saves.  */
1030 #define DWARF_CIE_DATA_ALIGNMENT -4
1031
1032 /* Correct the offset of automatic variables and arguments.  Note that
1033    the MIPS debug format wants all automatic variables and arguments
1034    to be in terms of the virtual frame pointer (stack pointer before
1035    any adjustment in the function), while the MIPS 3.0 linker wants
1036    the frame pointer to be the stack pointer after the initial
1037    adjustment.  */
1038
1039 #define DEBUGGER_AUTO_OFFSET(X)                         \
1040   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1041 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1042   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1043 \f
1044 /* Target machine storage layout */
1045
1046 #define BITS_BIG_ENDIAN 0
1047 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1048 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1049
1050 /* Define this to set the endianness to use in libgcc2.c, which can
1051    not depend on target_flags.  */
1052 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1053 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1054 #else
1055 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1056 #endif
1057
1058 #define MAX_BITS_PER_WORD 64
1059
1060 /* Width of a word, in units (bytes).  */
1061 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1062 #ifndef IN_LIBGCC2
1063 #define MIN_UNITS_PER_WORD 4
1064 #endif
1065
1066 /* For MIPS, width of a floating point register.  */
1067 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1068
1069 /* The number of consecutive floating-point registers needed to store the
1070    largest format supported by the FPU.  */
1071 #define MAX_FPRS_PER_FMT (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1072
1073 /* The number of consecutive floating-point registers needed to store the
1074    smallest format supported by the FPU.  */
1075 #define MIN_FPRS_PER_FMT \
1076   (ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64 ? 1 : MAX_FPRS_PER_FMT)
1077
1078 /* The largest size of value that can be held in floating-point
1079    registers and moved with a single instruction.  */
1080 #define UNITS_PER_HWFPVALUE \
1081   (TARGET_SOFT_FLOAT_ABI ? 0 : MAX_FPRS_PER_FMT * UNITS_PER_FPREG)
1082
1083 /* The largest size of value that can be held in floating-point
1084    registers.  */
1085 #define UNITS_PER_FPVALUE                       \
1086   (TARGET_SOFT_FLOAT_ABI ? 0                    \
1087    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
1088    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
1089
1090 /* The number of bytes in a double.  */
1091 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1092
1093 #define UNITS_PER_SIMD_WORD (TARGET_PAIRED_SINGLE_FLOAT ? 8 : UNITS_PER_WORD)
1094
1095 /* Set the sizes of the core types.  */
1096 #define SHORT_TYPE_SIZE 16
1097 #define INT_TYPE_SIZE 32
1098 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1099 #define LONG_LONG_TYPE_SIZE 64
1100
1101 #define FLOAT_TYPE_SIZE 32
1102 #define DOUBLE_TYPE_SIZE 64
1103 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
1104
1105 /* long double is not a fixed mode, but the idea is that, if we
1106    support long double, we also want a 128-bit integer type.  */
1107 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1108
1109 #ifdef IN_LIBGCC2
1110 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1111   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1112 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1113 # else
1114 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1115 # endif
1116 #endif
1117
1118 /* Width in bits of a pointer.  */
1119 #ifndef POINTER_SIZE
1120 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1121 #endif
1122
1123 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1124 #define PARM_BOUNDARY BITS_PER_WORD
1125
1126 /* Allocation boundary (in *bits*) for the code of a function.  */
1127 #define FUNCTION_BOUNDARY 32
1128
1129 /* Alignment of field after `int : 0' in a structure.  */
1130 #define EMPTY_FIELD_BOUNDARY 32
1131
1132 /* Every structure's size must be a multiple of this.  */
1133 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1134 #define STRUCTURE_SIZE_BOUNDARY 8
1135
1136 /* There is no point aligning anything to a rounder boundary than this.  */
1137 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1138
1139 /* All accesses must be aligned.  */
1140 #define STRICT_ALIGNMENT 1
1141
1142 /* Define this if you wish to imitate the way many other C compilers
1143    handle alignment of bitfields and the structures that contain
1144    them.
1145
1146    The behavior is that the type written for a bit-field (`int',
1147    `short', or other integer type) imposes an alignment for the
1148    entire structure, as if the structure really did contain an
1149    ordinary field of that type.  In addition, the bit-field is placed
1150    within the structure so that it would fit within such a field,
1151    not crossing a boundary for it.
1152
1153    Thus, on most machines, a bit-field whose type is written as `int'
1154    would not cross a four-byte boundary, and would force four-byte
1155    alignment for the whole structure.  (The alignment used may not
1156    be four bytes; it is controlled by the other alignment
1157    parameters.)
1158
1159    If the macro is defined, its definition should be a C expression;
1160    a nonzero value for the expression enables this behavior.  */
1161
1162 #define PCC_BITFIELD_TYPE_MATTERS 1
1163
1164 /* If defined, a C expression to compute the alignment given to a
1165    constant that is being placed in memory.  CONSTANT is the constant
1166    and ALIGN is the alignment that the object would ordinarily have.
1167    The value of this macro is used instead of that alignment to align
1168    the object.
1169
1170    If this macro is not defined, then ALIGN is used.
1171
1172    The typical use of this macro is to increase alignment for string
1173    constants to be word aligned so that `strcpy' calls that copy
1174    constants can be done inline.  */
1175
1176 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1177   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1178    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1179
1180 /* If defined, a C expression to compute the alignment for a static
1181    variable.  TYPE is the data type, and ALIGN is the alignment that
1182    the object would ordinarily have.  The value of this macro is used
1183    instead of that alignment to align the object.
1184
1185    If this macro is not defined, then ALIGN is used.
1186
1187    One use of this macro is to increase alignment of medium-size
1188    data to make it all fit in fewer cache lines.  Another is to
1189    cause character arrays to be word-aligned so that `strcpy' calls
1190    that copy constants to character arrays can be done inline.  */
1191
1192 #undef DATA_ALIGNMENT
1193 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1194   ((((ALIGN) < BITS_PER_WORD)                                           \
1195     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1196         || TREE_CODE (TYPE) == UNION_TYPE                               \
1197         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1198
1199
1200 #define PAD_VARARGS_DOWN \
1201   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1202
1203 /* Define if operations between registers always perform the operation
1204    on the full register even if a narrower mode is specified.  */
1205 #define WORD_REGISTER_OPERATIONS
1206
1207 /* When in 64-bit mode, move insns will sign extend SImode and CCmode
1208    moves.  All other references are zero extended.  */
1209 #define LOAD_EXTEND_OP(MODE) \
1210   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1211    ? SIGN_EXTEND : ZERO_EXTEND)
1212
1213 /* Define this macro if it is advisable to hold scalars in registers
1214    in a wider mode than that declared by the program.  In such cases,
1215    the value is constrained to be within the bounds of the declared
1216    type, but kept valid in the wider mode.  The signedness of the
1217    extension may differ from that of the type.  */
1218
1219 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1220   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1221       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1222     {                                           \
1223       if ((MODE) == SImode)                     \
1224         (UNSIGNEDP) = 0;                        \
1225       (MODE) = Pmode;                           \
1226     }
1227
1228 /* Define if loading short immediate values into registers sign extends.  */
1229 #define SHORT_IMMEDIATES_SIGN_EXTEND
1230
1231 /* The [d]clz instructions have the natural values at 0.  */
1232
1233 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1234   ((VALUE) = GET_MODE_BITSIZE (MODE), true)
1235 \f
1236 /* Standard register usage.  */
1237
1238 /* Number of hardware registers.  We have:
1239
1240    - 32 integer registers
1241    - 32 floating point registers
1242    - 8 condition code registers
1243    - 2 accumulator registers (hi and lo)
1244    - 32 registers each for coprocessors 0, 2 and 3
1245    - 3 fake registers:
1246         - ARG_POINTER_REGNUM
1247         - FRAME_POINTER_REGNUM
1248         - FAKE_CALL_REGNO (see the comment above load_callsi for details)
1249    - 3 dummy entries that were used at various times in the past.
1250    - 6 DSP accumulator registers (3 hi-lo pairs) for MIPS DSP ASE
1251    - 6 DSP control registers  */
1252
1253 #define FIRST_PSEUDO_REGISTER 188
1254
1255 /* By default, fix the kernel registers ($26 and $27), the global
1256    pointer ($28) and the stack pointer ($29).  This can change
1257    depending on the command-line options.
1258
1259    Regarding coprocessor registers: without evidence to the contrary,
1260    it's best to assume that each coprocessor register has a unique
1261    use.  This can be overridden, in, e.g., override_options() or
1262    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1263    for a particular target.  */
1264
1265 #define FIXED_REGISTERS                                                 \
1266 {                                                                       \
1267   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1268   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1269   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1270   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1271   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1272   /* COP0 registers */                                                  \
1273   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1274   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1275   /* COP2 registers */                                                  \
1276   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1277   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1278   /* COP3 registers */                                                  \
1279   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1280   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1281   /* 6 DSP accumulator registers & 6 control registers */               \
1282   0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1                                    \
1283 }
1284
1285
1286 /* Set up this array for o32 by default.
1287
1288    Note that we don't mark $31 as a call-clobbered register.  The idea is
1289    that it's really the call instructions themselves which clobber $31.
1290    We don't care what the called function does with it afterwards.
1291
1292    This approach makes it easier to implement sibcalls.  Unlike normal
1293    calls, sibcalls don't clobber $31, so the register reaches the
1294    called function in tact.  EPILOGUE_USES says that $31 is useful
1295    to the called function.  */
1296
1297 #define CALL_USED_REGISTERS                                             \
1298 {                                                                       \
1299   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1300   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1301   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1302   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1303   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1304   /* COP0 registers */                                                  \
1305   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1306   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1307   /* COP2 registers */                                                  \
1308   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1309   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1310   /* COP3 registers */                                                  \
1311   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1312   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1313   /* 6 DSP accumulator registers & 6 control registers */               \
1314   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                                    \
1315 }
1316
1317
1318 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1319
1320 #define CALL_REALLY_USED_REGISTERS                                      \
1321 { /* General registers.  */                                             \
1322   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1323   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1324   /* Floating-point registers.  */                                      \
1325   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1326   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1327   /* Others.  */                                                        \
1328   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1329   /* COP0 registers */                                                  \
1330   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1331   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1332   /* COP2 registers */                                                  \
1333   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1334   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1335   /* COP3 registers */                                                  \
1336   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1337   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1338   /* 6 DSP accumulator registers & 6 control registers */               \
1339   1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0                                    \
1340 }
1341
1342 /* Internal macros to classify a register number as to whether it's a
1343    general purpose register, a floating point register, a
1344    multiply/divide register, or a status register.  */
1345
1346 #define GP_REG_FIRST 0
1347 #define GP_REG_LAST  31
1348 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1349 #define GP_DBX_FIRST 0
1350
1351 #define FP_REG_FIRST 32
1352 #define FP_REG_LAST  63
1353 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1354 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1355
1356 #define MD_REG_FIRST 64
1357 #define MD_REG_LAST  65
1358 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1359 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1360
1361 /* The DWARF 2 CFA column which tracks the return address from a
1362    signal handler context.  This means that to maintain backwards
1363    compatibility, no hard register can be assigned this column if it
1364    would need to be handled by the DWARF unwinder.  */
1365 #define DWARF_ALT_FRAME_RETURN_COLUMN 66
1366
1367 #define ST_REG_FIRST 67
1368 #define ST_REG_LAST  74
1369 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1370
1371
1372 /* FIXME: renumber.  */
1373 #define COP0_REG_FIRST 80
1374 #define COP0_REG_LAST 111
1375 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1376
1377 #define COP2_REG_FIRST 112
1378 #define COP2_REG_LAST 143
1379 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1380
1381 #define COP3_REG_FIRST 144
1382 #define COP3_REG_LAST 175
1383 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1384 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1385 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1386
1387 #define DSP_ACC_REG_FIRST 176
1388 #define DSP_ACC_REG_LAST 181
1389 #define DSP_ACC_REG_NUM (DSP_ACC_REG_LAST - DSP_ACC_REG_FIRST + 1)
1390
1391 #define AT_REGNUM       (GP_REG_FIRST + 1)
1392 #define HI_REGNUM       (MD_REG_FIRST + 0)
1393 #define LO_REGNUM       (MD_REG_FIRST + 1)
1394 #define AC1HI_REGNUM    (DSP_ACC_REG_FIRST + 0)
1395 #define AC1LO_REGNUM    (DSP_ACC_REG_FIRST + 1)
1396 #define AC2HI_REGNUM    (DSP_ACC_REG_FIRST + 2)
1397 #define AC2LO_REGNUM    (DSP_ACC_REG_FIRST + 3)
1398 #define AC3HI_REGNUM    (DSP_ACC_REG_FIRST + 4)
1399 #define AC3LO_REGNUM    (DSP_ACC_REG_FIRST + 5)
1400
1401 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1402    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1403    should be used instead.  */
1404 #define FPSW_REGNUM     ST_REG_FIRST
1405
1406 #define GP_REG_P(REGNO) \
1407   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1408 #define M16_REG_P(REGNO) \
1409   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1410 #define FP_REG_P(REGNO)  \
1411   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1412 #define MD_REG_P(REGNO) \
1413   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1414 #define ST_REG_P(REGNO) \
1415   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1416 #define COP0_REG_P(REGNO) \
1417   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1418 #define COP2_REG_P(REGNO) \
1419   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1420 #define COP3_REG_P(REGNO) \
1421   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1422 #define ALL_COP_REG_P(REGNO) \
1423   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1424 /* Test if REGNO is one of the 6 new DSP accumulators.  */
1425 #define DSP_ACC_REG_P(REGNO) \
1426   ((unsigned int) ((int) (REGNO) - DSP_ACC_REG_FIRST) < DSP_ACC_REG_NUM)
1427 /* Test if REGNO is hi, lo, or one of the 6 new DSP accumulators.  */
1428 #define ACC_REG_P(REGNO) \
1429   (MD_REG_P (REGNO) || DSP_ACC_REG_P (REGNO))
1430 /* Test if REGNO is HI or the first register of 3 new DSP accumulator pairs.  */
1431 #define ACC_HI_REG_P(REGNO) \
1432   ((REGNO) == HI_REGNUM || (REGNO) == AC1HI_REGNUM || (REGNO) == AC2HI_REGNUM \
1433    || (REGNO) == AC3HI_REGNUM)
1434
1435 #define FP_REG_RTX_P(X) (REG_P (X) && FP_REG_P (REGNO (X)))
1436
1437 /* True if X is (const (unspec [(const_int 0)] UNSPEC_GP)).  This is used
1438    to initialize the mips16 gp pseudo register.  */
1439 #define CONST_GP_P(X)                           \
1440   (GET_CODE (X) == CONST                        \
1441    && GET_CODE (XEXP (X, 0)) == UNSPEC          \
1442    && XINT (XEXP (X, 0), 1) == UNSPEC_GP)
1443
1444 /* Return coprocessor number from register number.  */
1445
1446 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1447   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1448    : COP3_REG_P (REGNO) ? '3' : '?')
1449
1450
1451 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1452
1453 /* To make the code simpler, HARD_REGNO_MODE_OK just references an
1454    array built in override_options.  Because machmodes.h is not yet
1455    included before this file is processed, the MODE bound can't be
1456    expressed here.  */
1457
1458 extern char mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
1459
1460 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1461   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1462
1463 /* Value is 1 if it is a good idea to tie two pseudo registers
1464    when one has mode MODE1 and one has mode MODE2.
1465    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1466    for any hard reg, then this must be 0 for correct output.  */
1467 #define MODES_TIEABLE_P(MODE1, MODE2)                                   \
1468   ((GET_MODE_CLASS (MODE1) == MODE_FLOAT ||                             \
1469     GET_MODE_CLASS (MODE1) == MODE_COMPLEX_FLOAT)                       \
1470    == (GET_MODE_CLASS (MODE2) == MODE_FLOAT ||                          \
1471        GET_MODE_CLASS (MODE2) == MODE_COMPLEX_FLOAT))
1472
1473 /* Register to use for pushing function arguments.  */
1474 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1475
1476 /* These two registers don't really exist: they get eliminated to either
1477    the stack or hard frame pointer.  */
1478 #define ARG_POINTER_REGNUM 77
1479 #define FRAME_POINTER_REGNUM 78
1480
1481 /* $30 is not available on the mips16, so we use $17 as the frame
1482    pointer.  */
1483 #define HARD_FRAME_POINTER_REGNUM \
1484   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1485
1486 /* Value should be nonzero if functions must have frame pointers.
1487    Zero means the frame pointer need not be set up (and parms
1488    may be accessed via the stack pointer) in functions that seem suitable.
1489    This is computed in `reload', in reload1.c.  */
1490 #define FRAME_POINTER_REQUIRED (current_function_calls_alloca)
1491
1492 /* Register in which static-chain is passed to a function.  */
1493 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 2)
1494
1495 /* Registers used as temporaries in prologue/epilogue code.  If we're
1496    generating mips16 code, these registers must come from the core set
1497    of 8.  The prologue register mustn't conflict with any incoming
1498    arguments, the static chain pointer, or the frame pointer.  The
1499    epilogue temporary mustn't conflict with the return registers, the
1500    frame pointer, the EH stack adjustment, or the EH data registers.  */
1501
1502 #define MIPS_PROLOGUE_TEMP_REGNUM (GP_REG_FIRST + 3)
1503 #define MIPS_EPILOGUE_TEMP_REGNUM (GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1504
1505 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1506 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1507
1508 /* Define this macro if it is as good or better to call a constant
1509    function address than to call an address kept in a register.  */
1510 #define NO_FUNCTION_CSE 1
1511
1512 /* The ABI-defined global pointer.  Sometimes we use a different
1513    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1514 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1515
1516 /* We normally use $28 as the global pointer.  However, when generating
1517    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1518    register instead.  They can then avoid saving and restoring $28
1519    and perhaps avoid using a frame at all.
1520
1521    When a leaf function uses something other than $28, mips_expand_prologue
1522    will modify pic_offset_table_rtx in place.  Take the register number
1523    from there after reload.  */
1524 #define PIC_OFFSET_TABLE_REGNUM \
1525   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1526
1527 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1528 \f
1529 /* Define the classes of registers for register constraints in the
1530    machine description.  Also define ranges of constants.
1531
1532    One of the classes must always be named ALL_REGS and include all hard regs.
1533    If there is more than one class, another class must be named NO_REGS
1534    and contain no registers.
1535
1536    The name GENERAL_REGS must be the name of a class (or an alias for
1537    another name such as ALL_REGS).  This is the class of registers
1538    that is allowed by "g" or "r" in a register constraint.
1539    Also, registers outside this class are allocated only when
1540    instructions express preferences for them.
1541
1542    The classes must be numbered in nondecreasing order; that is,
1543    a larger-numbered class must never be contained completely
1544    in a smaller-numbered class.
1545
1546    For any two classes, it is very desirable that there be another
1547    class that represents their union.  */
1548
1549 enum reg_class
1550 {
1551   NO_REGS,                      /* no registers in set */
1552   M16_NA_REGS,                  /* mips16 regs not used to pass args */
1553   M16_REGS,                     /* mips16 directly accessible registers */
1554   T_REG,                        /* mips16 T register ($24) */
1555   M16_T_REGS,                   /* mips16 registers plus T register */
1556   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1557   V1_REG,                       /* Register $v1 ($3) used for TLS access.  */
1558   LEA_REGS,                     /* Every GPR except $25 */
1559   GR_REGS,                      /* integer registers */
1560   FP_REGS,                      /* floating point registers */
1561   HI_REG,                       /* hi register */
1562   LO_REG,                       /* lo register */
1563   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1564   COP0_REGS,                    /* generic coprocessor classes */
1565   COP2_REGS,
1566   COP3_REGS,
1567   HI_AND_GR_REGS,               /* union classes */
1568   LO_AND_GR_REGS,
1569   HI_AND_FP_REGS,
1570   COP0_AND_GR_REGS,
1571   COP2_AND_GR_REGS,
1572   COP3_AND_GR_REGS,
1573   ALL_COP_REGS,
1574   ALL_COP_AND_GR_REGS,
1575   ST_REGS,                      /* status registers (fp status) */
1576   DSP_ACC_REGS,                 /* DSP accumulator registers */
1577   ACC_REGS,                     /* Hi/Lo and DSP accumulator registers */
1578   ALL_REGS,                     /* all registers */
1579   LIM_REG_CLASSES               /* max value + 1 */
1580 };
1581
1582 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1583
1584 #define GENERAL_REGS GR_REGS
1585
1586 /* An initializer containing the names of the register classes as C
1587    string constants.  These names are used in writing some of the
1588    debugging dumps.  */
1589
1590 #define REG_CLASS_NAMES                                                 \
1591 {                                                                       \
1592   "NO_REGS",                                                            \
1593   "M16_NA_REGS",                                                        \
1594   "M16_REGS",                                                           \
1595   "T_REG",                                                              \
1596   "M16_T_REGS",                                                         \
1597   "PIC_FN_ADDR_REG",                                                    \
1598   "V1_REG",                                                             \
1599   "LEA_REGS",                                                           \
1600   "GR_REGS",                                                            \
1601   "FP_REGS",                                                            \
1602   "HI_REG",                                                             \
1603   "LO_REG",                                                             \
1604   "MD_REGS",                                                            \
1605   /* coprocessor registers */                                           \
1606   "COP0_REGS",                                                          \
1607   "COP2_REGS",                                                          \
1608   "COP3_REGS",                                                          \
1609   "HI_AND_GR_REGS",                                                     \
1610   "LO_AND_GR_REGS",                                                     \
1611   "HI_AND_FP_REGS",                                                     \
1612   "COP0_AND_GR_REGS",                                                   \
1613   "COP2_AND_GR_REGS",                                                   \
1614   "COP3_AND_GR_REGS",                                                   \
1615   "ALL_COP_REGS",                                                       \
1616   "ALL_COP_AND_GR_REGS",                                                \
1617   "ST_REGS",                                                            \
1618   "DSP_ACC_REGS",                                                       \
1619   "ACC_REGS",                                                           \
1620   "ALL_REGS"                                                            \
1621 }
1622
1623 /* An initializer containing the contents of the register classes,
1624    as integers which are bit masks.  The Nth integer specifies the
1625    contents of class N.  The way the integer MASK is interpreted is
1626    that register R is in the class if `MASK & (1 << R)' is 1.
1627
1628    When the machine has more than 32 registers, an integer does not
1629    suffice.  Then the integers are replaced by sub-initializers,
1630    braced groupings containing several integers.  Each
1631    sub-initializer must be suitable as an initializer for the type
1632    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1633
1634 #define REG_CLASS_CONTENTS                                                                              \
1635 {                                                                                                       \
1636   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
1637   { 0x0003000c, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 nonarg regs */\
1638   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
1639   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
1640   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
1641   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
1642   { 0x00000008, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* only $v1 */ \
1643   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR except $25 */   \
1644   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
1645   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
1646   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
1647   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
1648   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
1649   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* cop0 registers */    \
1650   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* cop2 registers */    \
1651   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* cop3 registers */    \
1652   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
1653   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
1654   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
1655   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                           \
1656   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },                           \
1657   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },                           \
1658   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1659   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1660   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
1661   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x003f0000 },   /* dsp accumulator registers */ \
1662   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* hi/lo and dsp accumulator registers */       \
1663   { 0xffffffff, 0xffffffff, 0xffff07ff, 0xffffffff, 0xffffffff, 0x0fffffff }    /* all registers */     \
1664 }
1665
1666
1667 /* A C expression whose value is a register class containing hard
1668    register REGNO.  In general there is more that one such class;
1669    choose a class which is "minimal", meaning that no smaller class
1670    also contains the register.  */
1671
1672 extern const enum reg_class mips_regno_to_class[];
1673
1674 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1675
1676 /* A macro whose definition is the name of the class to which a
1677    valid base register must belong.  A base register is one used in
1678    an address which is the register value plus a displacement.  */
1679
1680 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1681
1682 /* A macro whose definition is the name of the class to which a
1683    valid index register must belong.  An index register is one used
1684    in an address where its value is either multiplied by a scale
1685    factor or added to another register (as well as added to a
1686    displacement).  */
1687
1688 #define INDEX_REG_CLASS NO_REGS
1689
1690 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1691    registers explicitly used in the rtl to be used as spill registers
1692    but prevents the compiler from extending the lifetime of these
1693    registers.  */
1694
1695 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1696
1697 /* This macro is used later on in the file.  */
1698 #define GR_REG_CLASS_P(CLASS)                                           \
1699   ((CLASS) == GR_REGS || (CLASS) == M16_REGS || (CLASS) == T_REG        \
1700    || (CLASS) == M16_T_REGS || (CLASS) == M16_NA_REGS                   \
1701    || (CLASS) == V1_REG                                                 \
1702    || (CLASS) == PIC_FN_ADDR_REG || (CLASS) == LEA_REGS)
1703
1704 /* This macro is also used later on in the file.  */
1705 #define COP_REG_CLASS_P(CLASS)                                          \
1706   ((CLASS)  == COP0_REGS || (CLASS) == COP2_REGS || (CLASS) == COP3_REGS)
1707
1708 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
1709    is the default value (allocate the registers in numeric order).  We
1710    define it just so that we can override it for the mips16 target in
1711    ORDER_REGS_FOR_LOCAL_ALLOC.  */
1712
1713 #define REG_ALLOC_ORDER                                                 \
1714 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
1715   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
1716   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
1717   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
1718   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
1719   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
1720   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
1721   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
1722   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
1723   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
1724   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175,      \
1725   176,177,178,179,180,181,182,183,184,185,186,187                       \
1726 }
1727
1728 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1729    to be rearranged based on a particular function.  On the mips16, we
1730    want to allocate $24 (T_REG) before other registers for
1731    instructions for which it is possible.  */
1732
1733 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
1734
1735 /* True if VALUE is an unsigned 6-bit number.  */
1736
1737 #define UIMM6_OPERAND(VALUE) \
1738   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0x3f) == 0)
1739
1740 /* True if VALUE is a signed 10-bit number.  */
1741
1742 #define IMM10_OPERAND(VALUE) \
1743   ((unsigned HOST_WIDE_INT) (VALUE) + 0x200 < 0x400)
1744
1745 /* True if VALUE is a signed 16-bit number.  */
1746
1747 #define SMALL_OPERAND(VALUE) \
1748   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
1749
1750 /* True if VALUE is an unsigned 16-bit number.  */
1751
1752 #define SMALL_OPERAND_UNSIGNED(VALUE) \
1753   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
1754
1755 /* True if VALUE can be loaded into a register using LUI.  */
1756
1757 #define LUI_OPERAND(VALUE)                                      \
1758   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
1759    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
1760
1761 /* Return a value X with the low 16 bits clear, and such that
1762    VALUE - X is a signed 16-bit value.  */
1763
1764 #define CONST_HIGH_PART(VALUE) \
1765   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
1766
1767 #define CONST_LOW_PART(VALUE) \
1768   ((VALUE) - CONST_HIGH_PART (VALUE))
1769
1770 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
1771 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
1772 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
1773
1774 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
1775   mips_preferred_reload_class (X, CLASS)
1776
1777 /* Certain machines have the property that some registers cannot be
1778    copied to some other registers without using memory.  Define this
1779    macro on those machines to be a C expression that is nonzero if
1780    objects of mode MODE in registers of CLASS1 can only be copied to
1781    registers of class CLASS2 by storing a register of CLASS1 into
1782    memory and loading that memory location into a register of CLASS2.
1783
1784    Do not define this macro if its value would always be zero.  */
1785 #if 0
1786 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE)                   \
1787   ((!TARGET_DEBUG_H_MODE                                                \
1788     && GET_MODE_CLASS (MODE) == MODE_INT                                \
1789     && ((CLASS1 == FP_REGS && GR_REG_CLASS_P (CLASS2))                  \
1790         || (GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)))             \
1791    || (TARGET_FLOAT64 && !TARGET_64BIT && (MODE) == DFmode              \
1792        && ((GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)               \
1793            || (GR_REG_CLASS_P (CLASS2) && CLASS1 == FP_REGS))))
1794 #endif
1795 /* The HI and LO registers can only be reloaded via the general
1796    registers.  Condition code registers can only be loaded to the
1797    general registers, and from the floating point registers.  */
1798
1799 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
1800   mips_secondary_reload_class (CLASS, MODE, X, 1)
1801 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
1802   mips_secondary_reload_class (CLASS, MODE, X, 0)
1803
1804 /* Return the maximum number of consecutive registers
1805    needed to represent mode MODE in a register of class CLASS.  */
1806
1807 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
1808
1809 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
1810   mips_cannot_change_mode_class (FROM, TO, CLASS)
1811 \f
1812 /* Stack layout; function entry, exit and calling.  */
1813
1814 #define STACK_GROWS_DOWNWARD
1815
1816 /* The offset of the first local variable from the beginning of the frame.
1817    See compute_frame_size for details about the frame layout.
1818
1819    ??? If flag_profile_values is true, and we are generating 32-bit code, then
1820    we assume that we will need 16 bytes of argument space.  This is because
1821    the value profiling code may emit calls to cmpdi2 in leaf functions.
1822    Without this hack, the local variables will start at sp+8 and the gp save
1823    area will be at sp+16, and thus they will overlap.  compute_frame_size is
1824    OK because it uses STARTING_FRAME_OFFSET to compute cprestore_size, which
1825    will end up as 24 instead of 8.  This won't be needed if profiling code is
1826    inserted before virtual register instantiation.  */
1827
1828 #define STARTING_FRAME_OFFSET                                           \
1829   ((flag_profile_values && ! TARGET_64BIT                               \
1830     ? MAX (REG_PARM_STACK_SPACE(NULL), current_function_outgoing_args_size) \
1831     : current_function_outgoing_args_size)                              \
1832    + (TARGET_CALL_CLOBBERED_GP ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
1833
1834 #define RETURN_ADDR_RTX mips_return_addr
1835
1836 /* Since the mips16 ISA mode is encoded in the least-significant bit
1837    of the address, mask it off return addresses for purposes of
1838    finding exception handling regions.  */
1839
1840 #define MASK_RETURN_ADDR GEN_INT (-2)
1841
1842
1843 /* Similarly, don't use the least-significant bit to tell pointers to
1844    code from vtable index.  */
1845
1846 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
1847
1848 /* The eliminations to $17 are only used for mips16 code.  See the
1849    definition of HARD_FRAME_POINTER_REGNUM.  */
1850
1851 #define ELIMINABLE_REGS                                                 \
1852 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
1853  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
1854  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
1855  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
1856  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
1857  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
1858
1859 /* We can always eliminate to the hard frame pointer.  We can eliminate
1860    to the stack pointer unless a frame pointer is needed.
1861
1862    In mips16 mode, we need a frame pointer for a large frame; otherwise,
1863    reload may be unable to compute the address of a local variable,
1864    since there is no way to add a large constant to the stack pointer
1865    without using a temporary register.  */
1866 #define CAN_ELIMINATE(FROM, TO)                                         \
1867   ((TO) == HARD_FRAME_POINTER_REGNUM                                    \
1868    || ((TO) == STACK_POINTER_REGNUM && !frame_pointer_needed            \
1869        && (!TARGET_MIPS16                                               \
1870            || compute_frame_size (get_frame_size ()) < 32768)))
1871
1872 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1873   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
1874
1875 /* Allocate stack space for arguments at the beginning of each function.  */
1876 #define ACCUMULATE_OUTGOING_ARGS 1
1877
1878 /* The argument pointer always points to the first argument.  */
1879 #define FIRST_PARM_OFFSET(FNDECL) 0
1880
1881 /* o32 and o64 reserve stack space for all argument registers.  */
1882 #define REG_PARM_STACK_SPACE(FNDECL)                    \
1883   (TARGET_OLDABI                                        \
1884    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
1885    : 0)
1886
1887 /* Define this if it is the responsibility of the caller to
1888    allocate the area reserved for arguments passed in registers.
1889    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
1890    of this macro is to determine whether the space is included in
1891    `current_function_outgoing_args_size'.  */
1892 #define OUTGOING_REG_PARM_STACK_SPACE 1
1893
1894 #define STACK_BOUNDARY (TARGET_NEWABI ? 128 : 64)
1895 \f
1896 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1897
1898 /* Symbolic macros for the registers used to return integer and floating
1899    point values.  */
1900
1901 #define GP_RETURN (GP_REG_FIRST + 2)
1902 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
1903
1904 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
1905
1906 /* Symbolic macros for the first/last argument registers.  */
1907
1908 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
1909 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
1910 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
1911 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
1912
1913 #define LIBCALL_VALUE(MODE) \
1914   mips_function_value (NULL_TREE, NULL, (MODE))
1915
1916 #define FUNCTION_VALUE(VALTYPE, FUNC) \
1917   mips_function_value ((VALTYPE), (FUNC), VOIDmode)
1918
1919 /* 1 if N is a possible register number for a function value.
1920    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
1921    Currently, R2 and F0 are only implemented here (C has no complex type)  */
1922
1923 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
1924   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
1925       && (N) == FP_RETURN + 2))
1926
1927 /* 1 if N is a possible register number for function argument passing.
1928    We have no FP argument registers when soft-float.  When FP registers
1929    are 32 bits, we can't directly reference the odd numbered ones.  */
1930
1931 #define FUNCTION_ARG_REGNO_P(N)                                 \
1932   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
1933     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
1934    && !fixed_regs[N])
1935 \f
1936 /* This structure has to cope with two different argument allocation
1937    schemes.  Most MIPS ABIs view the arguments as a structure, of which
1938    the first N words go in registers and the rest go on the stack.  If I
1939    < N, the Ith word might go in Ith integer argument register or in a
1940    floating-point register.  For these ABIs, we only need to remember
1941    the offset of the current argument into the structure.
1942
1943    The EABI instead allocates the integer and floating-point arguments
1944    separately.  The first N words of FP arguments go in FP registers,
1945    the rest go on the stack.  Likewise, the first N words of the other
1946    arguments go in integer registers, and the rest go on the stack.  We
1947    need to maintain three counts: the number of integer registers used,
1948    the number of floating-point registers used, and the number of words
1949    passed on the stack.
1950
1951    We could keep separate information for the two ABIs (a word count for
1952    the standard ABIs, and three separate counts for the EABI).  But it
1953    seems simpler to view the standard ABIs as forms of EABI that do not
1954    allocate floating-point registers.
1955
1956    So for the standard ABIs, the first N words are allocated to integer
1957    registers, and function_arg decides on an argument-by-argument basis
1958    whether that argument should really go in an integer register, or in
1959    a floating-point one.  */
1960
1961 typedef struct mips_args {
1962   /* Always true for varargs functions.  Otherwise true if at least
1963      one argument has been passed in an integer register.  */
1964   int gp_reg_found;
1965
1966   /* The number of arguments seen so far.  */
1967   unsigned int arg_number;
1968
1969   /* The number of integer registers used so far.  For all ABIs except
1970      EABI, this is the number of words that have been added to the
1971      argument structure, limited to MAX_ARGS_IN_REGISTERS.  */
1972   unsigned int num_gprs;
1973
1974   /* For EABI, the number of floating-point registers used so far.  */
1975   unsigned int num_fprs;
1976
1977   /* The number of words passed on the stack.  */
1978   unsigned int stack_words;
1979
1980   /* On the mips16, we need to keep track of which floating point
1981      arguments were passed in general registers, but would have been
1982      passed in the FP regs if this were a 32-bit function, so that we
1983      can move them to the FP regs if we wind up calling a 32-bit
1984      function.  We record this information in fp_code, encoded in base
1985      four.  A zero digit means no floating point argument, a one digit
1986      means an SFmode argument, and a two digit means a DFmode argument,
1987      and a three digit is not used.  The low order digit is the first
1988      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
1989      an SFmode argument.  ??? A more sophisticated approach will be
1990      needed if MIPS_ABI != ABI_32.  */
1991   int fp_code;
1992
1993   /* True if the function has a prototype.  */
1994   int prototype;
1995 } CUMULATIVE_ARGS;
1996
1997 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1998    for a call to a function whose data type is FNTYPE.
1999    For a library call, FNTYPE is 0.  */
2000
2001 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
2002   init_cumulative_args (&CUM, FNTYPE, LIBNAME)                          \
2003
2004 /* Update the data in CUM to advance over an argument
2005    of mode MODE and data type TYPE.
2006    (TYPE is null for libcalls where that information may not be available.)  */
2007
2008 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)                    \
2009   function_arg_advance (&CUM, MODE, TYPE, NAMED)
2010
2011 /* Determine where to put an argument to a function.
2012    Value is zero to push the argument on the stack,
2013    or a hard register in which to store the argument.
2014
2015    MODE is the argument's machine mode.
2016    TYPE is the data type of the argument (as a tree).
2017     This is null for libcalls where that information may
2018     not be available.
2019    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2020     the preceding args and about the function being called.
2021    NAMED is nonzero if this argument is a named parameter
2022     (otherwise it is an extra parameter matching an ellipsis).  */
2023
2024 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2025   function_arg( &CUM, MODE, TYPE, NAMED)
2026
2027 #define FUNCTION_ARG_BOUNDARY function_arg_boundary
2028
2029 #define FUNCTION_ARG_PADDING(MODE, TYPE)                \
2030   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
2031
2032 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST)            \
2033   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
2034
2035 /* True if using EABI and varargs can be passed in floating-point
2036    registers.  Under these conditions, we need a more complex form
2037    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2038 #define EABI_FLOAT_VARARGS_P \
2039         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2040
2041 \f
2042 /* Say that the epilogue uses the return address register.  Note that
2043    in the case of sibcalls, the values "used by the epilogue" are
2044    considered live at the start of the called function.  */
2045 #define EPILOGUE_USES(REGNO) ((REGNO) == 31)
2046
2047 /* Treat LOC as a byte offset from the stack pointer and round it up
2048    to the next fully-aligned offset.  */
2049 #define MIPS_STACK_ALIGN(LOC) \
2050   (TARGET_NEWABI ? ((LOC) + 15) & -16 : ((LOC) + 7) & -8)
2051
2052 \f
2053 /* Implement `va_start' for varargs and stdarg.  */
2054 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
2055   mips_va_start (valist, nextarg)
2056 \f
2057 /* Output assembler code to FILE to increment profiler label # LABELNO
2058    for profiling a function entry.  */
2059
2060 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2061 {                                                                       \
2062   if (TARGET_MIPS16)                                                    \
2063     sorry ("mips16 function profiling");                                \
2064   fprintf (FILE, "\t.set\tnoat\n");                                     \
2065   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2066            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2067   if (!TARGET_NEWABI)                                                   \
2068     {                                                                   \
2069       fprintf (FILE,                                                    \
2070                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2071                TARGET_64BIT ? "dsubu" : "subu",                         \
2072                reg_names[STACK_POINTER_REGNUM],                         \
2073                reg_names[STACK_POINTER_REGNUM],                         \
2074                Pmode == DImode ? 16 : 8);                               \
2075     }                                                                   \
2076   fprintf (FILE, "\tjal\t_mcount\n");                                   \
2077   fprintf (FILE, "\t.set\tat\n");                                       \
2078 }
2079
2080 /* No mips port has ever used the profiler counter word, so don't emit it
2081    or the label for it.  */
2082
2083 #define NO_PROFILE_COUNTERS 1
2084
2085 /* Define this macro if the code for function profiling should come
2086    before the function prologue.  Normally, the profiling code comes
2087    after.  */
2088
2089 /* #define PROFILE_BEFORE_PROLOGUE */
2090
2091 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2092    the stack pointer does not matter.  The value is tested only in
2093    functions that have frame pointers.
2094    No definition is equivalent to always zero.  */
2095
2096 #define EXIT_IGNORE_STACK 1
2097
2098 \f
2099 /* A C statement to output, on the stream FILE, assembler code for a
2100    block of data that contains the constant parts of a trampoline.
2101    This code should not include a label--the label is taken care of
2102    automatically.  */
2103
2104 #define TRAMPOLINE_TEMPLATE(STREAM)                                     \
2105 {                                                                       \
2106   if (ptr_mode == DImode)                                               \
2107     fprintf (STREAM, "\t.word\t0x03e0082d\t\t# dmove   $1,$31\n");      \
2108   else                                                                  \
2109     fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");       \
2110   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2111   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2112   if (ptr_mode == DImode)                                               \
2113     {                                                                   \
2114       fprintf (STREAM, "\t.word\t0xdfe30014\t\t# ld     $3,20($31)\n"); \
2115       fprintf (STREAM, "\t.word\t0xdfe2001c\t\t# ld     $2,28($31)\n"); \
2116       fprintf (STREAM, "\t.word\t0x0060c82d\t\t# dmove  $25,$3\n");     \
2117     }                                                                   \
2118   else                                                                  \
2119     {                                                                   \
2120       fprintf (STREAM, "\t.word\t0x8fe30014\t\t# lw     $3,20($31)\n"); \
2121       fprintf (STREAM, "\t.word\t0x8fe20018\t\t# lw     $2,24($31)\n"); \
2122       fprintf (STREAM, "\t.word\t0x0060c821\t\t# move   $25,$3\n");     \
2123     }                                                                   \
2124   fprintf (STREAM, "\t.word\t0x00600008\t\t# jr     $3\n");             \
2125   if (ptr_mode == DImode)                                               \
2126     {                                                                   \
2127       fprintf (STREAM, "\t.word\t0x0020f82d\t\t# dmove   $31,$1\n");    \
2128       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2129       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2130     }                                                                   \
2131   else                                                                  \
2132     {                                                                   \
2133       fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");     \
2134       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2135       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2136     }                                                                   \
2137 }
2138
2139 /* A C expression for the size in bytes of the trampoline, as an
2140    integer.  */
2141
2142 #define TRAMPOLINE_SIZE (32 + GET_MODE_SIZE (ptr_mode) * 2)
2143
2144 /* Alignment required for trampolines, in bits.  */
2145
2146 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2147
2148 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2149    program and data caches.  */
2150
2151 #ifndef CACHE_FLUSH_FUNC
2152 #define CACHE_FLUSH_FUNC "_flush_cache"
2153 #endif
2154
2155 /* A C statement to initialize the variable parts of a trampoline.
2156    ADDR is an RTX for the address of the trampoline; FNADDR is an
2157    RTX for the address of the nested function; STATIC_CHAIN is an
2158    RTX for the static chain value that should be passed to the
2159    function when it is called.  */
2160
2161 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2162 {                                                                           \
2163   rtx func_addr, chain_addr, end_addr;                                      \
2164                                                                             \
2165   func_addr = plus_constant (ADDR, 32);                                     \
2166   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2167   emit_move_insn (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2168   emit_move_insn (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2169   end_addr = gen_reg_rtx (Pmode);                                           \
2170   emit_insn (gen_add3_insn (end_addr, copy_rtx (ADDR),                      \
2171                             GEN_INT (TRAMPOLINE_SIZE)));                    \
2172   emit_insn (gen_clear_cache (copy_rtx (ADDR), end_addr));                  \
2173 }
2174 \f
2175 /* Addressing modes, and classification of registers for them.  */
2176
2177 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2178 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2179   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2180
2181 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2182    and check its validity for a certain class.
2183    We have two alternate definitions for each of them.
2184    The usual definition accepts all pseudo regs; the other rejects them all.
2185    The symbol REG_OK_STRICT causes the latter definition to be used.
2186
2187    Most source files want to accept pseudo regs in the hope that
2188    they will get allocated to the class that the insn wants them to be in.
2189    Some source files that are used after register allocation
2190    need to be strict.  */
2191
2192 #ifndef REG_OK_STRICT
2193 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2194   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2195 #else
2196 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2197   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2198 #endif
2199
2200 #define REG_OK_FOR_INDEX_P(X) 0
2201
2202 \f
2203 /* Maximum number of registers that can appear in a valid memory address.  */
2204
2205 #define MAX_REGS_PER_ADDRESS 1
2206
2207 #ifdef REG_OK_STRICT
2208 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2209 {                                               \
2210   if (mips_legitimate_address_p (MODE, X, 1))   \
2211     goto ADDR;                                  \
2212 }
2213 #else
2214 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2215 {                                               \
2216   if (mips_legitimate_address_p (MODE, X, 0))   \
2217     goto ADDR;                                  \
2218 }
2219 #endif
2220
2221 /* Check for constness inline but use mips_legitimate_address_p
2222    to check whether a constant really is an address.  */
2223
2224 #define CONSTANT_ADDRESS_P(X) \
2225   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2226
2227 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2228
2229 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2230   do {                                                          \
2231     if (mips_legitimize_address (&(X), MODE))                   \
2232       goto WIN;                                                 \
2233   } while (0)
2234
2235
2236 /* A C statement or compound statement with a conditional `goto
2237    LABEL;' executed if memory address X (an RTX) can have different
2238    meanings depending on the machine mode of the memory reference it
2239    is used for.
2240
2241    Autoincrement and autodecrement addresses typically have
2242    mode-dependent effects because the amount of the increment or
2243    decrement is the size of the operand being addressed.  Some
2244    machines have other mode-dependent addresses.  Many RISC machines
2245    have no mode-dependent addresses.
2246
2247    You may assume that ADDR is a valid address for the machine.  */
2248
2249 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
2250
2251 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2252    'the start of the function that this code is output in'.  */
2253
2254 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2255   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2256     asm_fprintf ((FILE), "%U%s",                                        \
2257                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2258   else                                                                  \
2259     asm_fprintf ((FILE), "%U%s", (NAME))
2260 \f
2261 /* Flag to mark a function decl symbol that requires a long call.  */
2262 #define SYMBOL_FLAG_LONG_CALL   (SYMBOL_FLAG_MACH_DEP << 0)
2263 #define SYMBOL_REF_LONG_CALL_P(X)                                       \
2264   ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_LONG_CALL) != 0)
2265
2266 /* Specify the machine mode that this machine uses
2267    for the index in the tablejump instruction.
2268    ??? Using HImode in mips16 mode can cause overflow.  */
2269 #define CASE_VECTOR_MODE \
2270   (TARGET_MIPS16 ? HImode : ptr_mode)
2271
2272 /* Define as C expression which evaluates to nonzero if the tablejump
2273    instruction expects the table to contain offsets from the address of the
2274    table.
2275    Do not define this if the table should contain absolute addresses.  */
2276 #define CASE_VECTOR_PC_RELATIVE (TARGET_MIPS16)
2277
2278 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2279 #ifndef DEFAULT_SIGNED_CHAR
2280 #define DEFAULT_SIGNED_CHAR 1
2281 #endif
2282
2283 /* Max number of bytes we can move from memory to memory
2284    in one reasonably fast instruction.  */
2285 #define MOVE_MAX (TARGET_64BIT ? 8 : 4)
2286 #define MAX_MOVE_MAX 8
2287
2288 /* Define this macro as a C expression which is nonzero if
2289    accessing less than a word of memory (i.e. a `char' or a
2290    `short') is no faster than accessing a word of memory, i.e., if
2291    such access require more than one instruction or if there is no
2292    difference in cost between byte and (aligned) word loads.
2293
2294    On RISC machines, it tends to generate better code to define
2295    this as 1, since it avoids making a QI or HI mode register.
2296
2297    But, generating word accesses for -mips16 is generally bad as shifts
2298    (often extended) would be needed for byte accesses.  */
2299 #define SLOW_BYTE_ACCESS (!TARGET_MIPS16)
2300
2301 /* Define this to be nonzero if shift instructions ignore all but the low-order
2302    few bits.  */
2303 #define SHIFT_COUNT_TRUNCATED 1
2304
2305 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2306    is done just by pretending it is already truncated.  */
2307 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2308   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2309
2310
2311 /* Specify the machine mode that pointers have.
2312    After generation of rtl, the compiler makes no further distinction
2313    between pointers and any other objects of this machine mode.  */
2314
2315 #ifndef Pmode
2316 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2317 #endif
2318
2319 /* Give call MEMs SImode since it is the "most permissive" mode
2320    for both 32-bit and 64-bit targets.  */
2321
2322 #define FUNCTION_MODE SImode
2323
2324 \f
2325 /* The cost of loading values from the constant pool.  It should be
2326    larger than the cost of any constant we want to synthesize in-line.  */
2327
2328 #define CONSTANT_POOL_COST COSTS_N_INSNS (8)
2329
2330 /* A C expression for the cost of moving data from a register in
2331    class FROM to one in class TO.  The classes are expressed using
2332    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2333    the default; other values are interpreted relative to that.
2334
2335    It is not required that the cost always equal 2 when FROM is the
2336    same as TO; on some machines it is expensive to move between
2337    registers if they are not general registers.
2338
2339    If reload sees an insn consisting of a single `set' between two
2340    hard registers, and if `REGISTER_MOVE_COST' applied to their
2341    classes returns a value of 2, reload does not check to ensure
2342    that the constraints of the insn are met.  Setting a cost of
2343    other than 2 will allow reload to verify that the constraints are
2344    met.  You should do this if the `movM' pattern's constraints do
2345    not allow such copying.  */
2346
2347 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2348   mips_register_move_cost (MODE, FROM, TO)
2349
2350 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2351   (mips_cost->memory_latency                    \
2352    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2353
2354 /* Define if copies to/from condition code registers should be avoided.
2355
2356    This is needed for the MIPS because reload_outcc is not complete;
2357    it needs to handle cases where the source is a general or another
2358    condition code register.  */
2359 #define AVOID_CCMODE_COPIES
2360
2361 /* A C expression for the cost of a branch instruction.  A value of
2362    1 is the default; other values are interpreted relative to that.  */
2363
2364 #define BRANCH_COST mips_cost->branch_cost
2365 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
2366
2367 /* If defined, modifies the length assigned to instruction INSN as a
2368    function of the context in which it is used.  LENGTH is an lvalue
2369    that contains the initially computed length of the insn and should
2370    be updated with the correct length of the insn.  */
2371 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2372   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2373
2374 /* Return the asm template for a non-MIPS16 conditional branch instruction.
2375    OPCODE is the opcode's mnemonic and OPERANDS is the asm template for
2376    its operands.  */
2377 #define MIPS_BRANCH(OPCODE, OPERANDS) \
2378   "%*" OPCODE "%?\t" OPERANDS "%/"
2379
2380 /* Return the asm template for a call.  INSN is the instruction's mnemonic
2381    ("j" or "jal"), OPERANDS are its operands, and OPNO is the operand number
2382    of the target.
2383
2384    When generating GOT code without explicit relocation operators,
2385    all calls should use assembly macros.  Otherwise, all indirect
2386    calls should use "jr" or "jalr"; we will arrange to restore $gp
2387    afterwards if necessary.  Finally, we can only generate direct
2388    calls for -mabicalls by temporarily switching to non-PIC mode.  */
2389 #define MIPS_CALL(INSN, OPERANDS, OPNO)                         \
2390   (TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS                    \
2391    ? "%*" INSN "\t%" #OPNO "%/"                                 \
2392    : REG_P (OPERANDS[OPNO])                                     \
2393    ? "%*" INSN "r\t%" #OPNO "%/"                                \
2394    : TARGET_ABICALLS                                            \
2395    ? (".option\tpic0\n\t"                                       \
2396       "%*" INSN "\t%" #OPNO "%/\n\t"                            \
2397       ".option\tpic2")                                          \
2398    : "%*" INSN "\t%" #OPNO "%/")
2399 \f
2400 /* Control the assembler format that we output.  */
2401
2402 /* Output to assembler file text saying following lines
2403    may contain character constants, extra white space, comments, etc.  */
2404
2405 #ifndef ASM_APP_ON
2406 #define ASM_APP_ON " #APP\n"
2407 #endif
2408
2409 /* Output to assembler file text saying following lines
2410    no longer contain unusual constructs.  */
2411
2412 #ifndef ASM_APP_OFF
2413 #define ASM_APP_OFF " #NO_APP\n"
2414 #endif
2415
2416 #define REGISTER_NAMES                                                     \
2417 { "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",            \
2418   "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",           \
2419   "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",           \
2420   "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",           \
2421   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",           \
2422   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",          \
2423   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",          \
2424   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",          \
2425   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",         \
2426   "$fcc5","$fcc6","$fcc7","", "", "$arg", "$frame", "$fakec",              \
2427   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",  \
2428   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15", \
2429   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23", \
2430   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31", \
2431   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",  \
2432   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15", \
2433   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23", \
2434   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31", \
2435   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",  \
2436   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15", \
2437   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23", \
2438   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31", \
2439   "$ac1hi","$ac1lo","$ac2hi","$ac2lo","$ac3hi","$ac3lo","$dsp_po","$dsp_sc", \
2440   "$dsp_ca","$dsp_ou","$dsp_cc","$dsp_ef" }
2441
2442 /* List the "software" names for each register.  Also list the numerical
2443    names for $fp and $sp.  */
2444
2445 #define ADDITIONAL_REGISTER_NAMES                                       \
2446 {                                                                       \
2447   { "$29",      29 + GP_REG_FIRST },                                    \
2448   { "$30",      30 + GP_REG_FIRST },                                    \
2449   { "at",        1 + GP_REG_FIRST },                                    \
2450   { "v0",        2 + GP_REG_FIRST },                                    \
2451   { "v1",        3 + GP_REG_FIRST },                                    \
2452   { "a0",        4 + GP_REG_FIRST },                                    \
2453   { "a1",        5 + GP_REG_FIRST },                                    \
2454   { "a2",        6 + GP_REG_FIRST },                                    \
2455   { "a3",        7 + GP_REG_FIRST },                                    \
2456   { "t0",        8 + GP_REG_FIRST },                                    \
2457   { "t1",        9 + GP_REG_FIRST },                                    \
2458   { "t2",       10 + GP_REG_FIRST },                                    \
2459   { "t3",       11 + GP_REG_FIRST },                                    \
2460   { "t4",       12 + GP_REG_FIRST },                                    \
2461   { "t5",       13 + GP_REG_FIRST },                                    \
2462   { "t6",       14 + GP_REG_FIRST },                                    \
2463   { "t7",       15 + GP_REG_FIRST },                                    \
2464   { "s0",       16 + GP_REG_FIRST },                                    \
2465   { "s1",       17 + GP_REG_FIRST },                                    \
2466   { "s2",       18 + GP_REG_FIRST },                                    \
2467   { "s3",       19 + GP_REG_FIRST },                                    \
2468   { "s4",       20 + GP_REG_FIRST },                                    \
2469   { "s5",       21 + GP_REG_FIRST },                                    \
2470   { "s6",       22 + GP_REG_FIRST },                                    \
2471   { "s7",       23 + GP_REG_FIRST },                                    \
2472   { "t8",       24 + GP_REG_FIRST },                                    \
2473   { "t9",       25 + GP_REG_FIRST },                                    \
2474   { "k0",       26 + GP_REG_FIRST },                                    \
2475   { "k1",       27 + GP_REG_FIRST },                                    \
2476   { "gp",       28 + GP_REG_FIRST },                                    \
2477   { "sp",       29 + GP_REG_FIRST },                                    \
2478   { "fp",       30 + GP_REG_FIRST },                                    \
2479   { "ra",       31 + GP_REG_FIRST },                                    \
2480   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
2481 }
2482
2483 /* This is meant to be redefined in the host dependent files.  It is a
2484    set of alternative names and regnums for mips coprocessors.  */
2485
2486 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
2487
2488 /* A C compound statement to output to stdio stream STREAM the
2489    assembler syntax for an instruction operand X.  X is an RTL
2490    expression.
2491
2492    CODE is a value that can be used to specify one of several ways
2493    of printing the operand.  It is used when identical operands
2494    must be printed differently depending on the context.  CODE
2495    comes from the `%' specification that was used to request
2496    printing of the operand.  If the specification was just `%DIGIT'
2497    then CODE is 0; if the specification was `%LTR DIGIT' then CODE
2498    is the ASCII code for LTR.
2499
2500    If X is a register, this macro should print the register's name.
2501    The names can be found in an array `reg_names' whose type is
2502    `char *[]'.  `reg_names' is initialized from `REGISTER_NAMES'.
2503
2504    When the machine description has a specification `%PUNCT' (a `%'
2505    followed by a punctuation character), this macro is called with
2506    a null pointer for X and the punctuation character for CODE.
2507
2508    See mips.c for the MIPS specific codes.  */
2509
2510 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
2511
2512 /* A C expression which evaluates to true if CODE is a valid
2513    punctuation character for use in the `PRINT_OPERAND' macro.  If
2514    `PRINT_OPERAND_PUNCT_VALID_P' is not defined, it means that no
2515    punctuation characters (except for the standard one, `%') are
2516    used in this way.  */
2517
2518 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
2519
2520 /* A C compound statement to output to stdio stream STREAM the
2521    assembler syntax for an instruction operand that is a memory
2522    reference whose address is ADDR.  ADDR is an RTL expression.  */
2523
2524 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
2525
2526
2527 /* A C statement, to be executed after all slot-filler instructions
2528    have been output.  If necessary, call `dbr_sequence_length' to
2529    determine the number of slots filled in a sequence (zero if not
2530    currently outputting a sequence), to decide how many no-ops to
2531    output, or whatever.
2532
2533    Don't define this macro if it has nothing to do, but it is
2534    helpful in reading assembly output if the extent of the delay
2535    sequence is made explicit (e.g. with white space).
2536
2537    Note that output routines for instructions with delay slots must
2538    be prepared to deal with not being output as part of a sequence
2539    (i.e.  when the scheduling pass is not run, or when no slot
2540    fillers could be found.)  The variable `final_sequence' is null
2541    when not processing a sequence, otherwise it contains the
2542    `sequence' rtx being output.  */
2543
2544 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
2545 do                                                                      \
2546   {                                                                     \
2547     if (set_nomacro > 0 && --set_nomacro == 0)                          \
2548       fputs ("\t.set\tmacro\n", STREAM);                                \
2549                                                                         \
2550     if (set_noreorder > 0 && --set_noreorder == 0)                      \
2551       fputs ("\t.set\treorder\n", STREAM);                              \
2552                                                                         \
2553     fputs ("\n", STREAM);                                               \
2554   }                                                                     \
2555 while (0)
2556
2557
2558 /* How to tell the debugger about changes of source files.  */
2559 #define ASM_OUTPUT_SOURCE_FILENAME(STREAM, NAME)                        \
2560   mips_output_filename (STREAM, NAME)
2561
2562 /* mips-tfile does not understand .stabd directives.  */
2563 #define DBX_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER) do {      \
2564   dbxout_begin_stabn_sline (LINE);                              \
2565   dbxout_stab_value_internal_label ("LM", &COUNTER);            \
2566 } while (0)
2567
2568 /* Use .loc directives for SDB line numbers.  */
2569 #define SDB_OUTPUT_SOURCE_LINE(STREAM, LINE)                    \
2570   fprintf (STREAM, "\t.loc\t%d %d\n", num_source_filenames, LINE)
2571
2572 /* The MIPS implementation uses some labels for its own purpose.  The
2573    following lists what labels are created, and are all formed by the
2574    pattern $L[a-z].*.  The machine independent portion of GCC creates
2575    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
2576
2577         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
2578         $Lb[0-9]+       Begin blocks for MIPS debug support
2579         $Lc[0-9]+       Label for use in s<xx> operation.
2580         $Le[0-9]+       End blocks for MIPS debug support  */
2581
2582 #undef ASM_DECLARE_OBJECT_NAME
2583 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
2584   mips_declare_object (STREAM, NAME, "", ":\n", 0)
2585
2586 /* Globalizing directive for a label.  */
2587 #define GLOBAL_ASM_OP "\t.globl\t"
2588
2589 /* This says how to define a global common symbol.  */
2590
2591 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
2592
2593 /* This says how to define a local common symbol (i.e., not visible to
2594    linker).  */
2595
2596 #ifndef ASM_OUTPUT_ALIGNED_LOCAL
2597 #define ASM_OUTPUT_ALIGNED_LOCAL(STREAM, NAME, SIZE, ALIGN) \
2598   mips_declare_common_object (STREAM, NAME, "\n\t.lcomm\t", SIZE, ALIGN, false)
2599 #endif
2600
2601 /* This says how to output an external.  It would be possible not to
2602    output anything and let undefined symbol become external. However
2603    the assembler uses length information on externals to allocate in
2604    data/sdata bss/sbss, thereby saving exec time.  */
2605
2606 #undef ASM_OUTPUT_EXTERNAL
2607 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
2608   mips_output_external(STREAM,DECL,NAME)
2609
2610 /* This is how to declare a function name.  The actual work of
2611    emitting the label is moved to function_prologue, so that we can
2612    get the line number correctly emitted before the .ent directive,
2613    and after any .file directives.  Define as empty so that the function
2614    is not declared before the .ent directive elsewhere.  */
2615
2616 #undef ASM_DECLARE_FUNCTION_NAME
2617 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
2618
2619 #ifndef FUNCTION_NAME_ALREADY_DECLARED
2620 #define FUNCTION_NAME_ALREADY_DECLARED 0
2621 #endif
2622
2623 /* This is how to store into the string LABEL
2624    the symbol_ref name of an internal numbered label where
2625    PREFIX is the class of label and NUM is the number within the class.
2626    This is suitable for output with `assemble_name'.  */
2627
2628 #undef ASM_GENERATE_INTERNAL_LABEL
2629 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
2630   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
2631
2632 /* This is how to output an element of a case-vector that is absolute.  */
2633
2634 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
2635   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
2636            ptr_mode == DImode ? ".dword" : ".word",                     \
2637            LOCAL_LABEL_PREFIX,                                          \
2638            VALUE)
2639
2640 /* This is how to output an element of a case-vector.  We can make the
2641    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
2642    is supported.  */
2643
2644 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
2645 do {                                                                    \
2646   if (TARGET_MIPS16)                                                    \
2647     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
2648              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
2649   else if (TARGET_GPWORD)                                               \
2650     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2651              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
2652              LOCAL_LABEL_PREFIX, VALUE);                                \
2653   else if (TARGET_RTP_PIC)                                              \
2654     {                                                                   \
2655       /* Make the entry relative to the start of the function.  */      \
2656       rtx fnsym = XEXP (DECL_RTL (current_function_decl), 0);           \
2657       fprintf (STREAM, "\t%s\t%sL%d-",                                  \
2658                Pmode == DImode ? ".dword" : ".word",                    \
2659                LOCAL_LABEL_PREFIX, VALUE);                              \
2660       assemble_name (STREAM, XSTR (fnsym, 0));                          \
2661       fprintf (STREAM, "\n");                                           \
2662     }                                                                   \
2663   else                                                                  \
2664     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2665              ptr_mode == DImode ? ".dword" : ".word",                   \
2666              LOCAL_LABEL_PREFIX, VALUE);                                \
2667 } while (0)
2668
2669 /* When generating MIPS16 code, we want the jump table to be in the text
2670    section so that we can load its address using a PC-relative addition.  */
2671 #define JUMP_TABLES_IN_TEXT_SECTION TARGET_MIPS16
2672
2673 /* This is how to output an assembler line
2674    that says to advance the location counter
2675    to a multiple of 2**LOG bytes.  */
2676
2677 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
2678   fprintf (STREAM, "\t.align\t%d\n", (LOG))
2679
2680 /* This is how to output an assembler line to advance the location
2681    counter by SIZE bytes.  */
2682
2683 #undef ASM_OUTPUT_SKIP
2684 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
2685   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2686
2687 /* This is how to output a string.  */
2688 #undef ASM_OUTPUT_ASCII
2689 #define ASM_OUTPUT_ASCII(STREAM, STRING, LEN)                           \
2690   mips_output_ascii (STREAM, STRING, LEN, "\t.ascii\t")
2691
2692 /* Output #ident as a in the read-only data section.  */
2693 #undef  ASM_OUTPUT_IDENT
2694 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
2695 {                                                                       \
2696   const char *p = STRING;                                               \
2697   int size = strlen (p) + 1;                                            \
2698   switch_to_section (readonly_data_section);                            \
2699   assemble_string (p, size);                                            \
2700 }
2701 \f
2702 /* Default to -G 8 */
2703 #ifndef MIPS_DEFAULT_GVALUE
2704 #define MIPS_DEFAULT_GVALUE 8
2705 #endif
2706
2707 /* Define the strings to put out for each section in the object file.  */
2708 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
2709 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
2710
2711 #undef READONLY_DATA_SECTION_ASM_OP
2712 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
2713 \f
2714 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
2715 do                                                                      \
2716   {                                                                     \
2717     fprintf (STREAM, "\t%s\t%s,%s,8\n\t%s\t%s,0(%s)\n",                 \
2718              TARGET_64BIT ? "dsubu" : "subu",                           \
2719              reg_names[STACK_POINTER_REGNUM],                           \
2720              reg_names[STACK_POINTER_REGNUM],                           \
2721              TARGET_64BIT ? "sd" : "sw",                                \
2722              reg_names[REGNO],                                          \
2723              reg_names[STACK_POINTER_REGNUM]);                          \
2724   }                                                                     \
2725 while (0)
2726
2727 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
2728 do                                                                      \
2729   {                                                                     \
2730     if (! set_noreorder)                                                \
2731       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
2732                                                                         \
2733     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
2734              TARGET_64BIT ? "ld" : "lw",                                \
2735              reg_names[REGNO],                                          \
2736              reg_names[STACK_POINTER_REGNUM],                           \
2737              TARGET_64BIT ? "daddu" : "addu",                           \
2738              reg_names[STACK_POINTER_REGNUM],                           \
2739              reg_names[STACK_POINTER_REGNUM]);                          \
2740                                                                         \
2741     if (! set_noreorder)                                                \
2742       fprintf (STREAM, "\t.set\treorder\n");                            \
2743   }                                                                     \
2744 while (0)
2745
2746 /* How to start an assembler comment.
2747    The leading space is important (the mips native assembler requires it).  */
2748 #ifndef ASM_COMMENT_START
2749 #define ASM_COMMENT_START " #"
2750 #endif
2751 \f
2752 /* Default definitions for size_t and ptrdiff_t.  We must override the
2753    definitions from ../svr4.h on mips-*-linux-gnu.  */
2754
2755 #undef SIZE_TYPE
2756 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
2757
2758 #undef PTRDIFF_TYPE
2759 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
2760 \f
2761 #ifndef __mips16
2762 /* Since the bits of the _init and _fini function is spread across
2763    many object files, each potentially with its own GP, we must assume
2764    we need to load our GP.  We don't preserve $gp or $ra, since each
2765    init/fini chunk is supposed to initialize $gp, and crti/crtn
2766    already take care of preserving $ra and, when appropriate, $gp.  */
2767 #if (defined _ABIO32 && _MIPS_SIM == _ABIO32)
2768 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2769    asm (SECTION_OP "\n\
2770         .set noreorder\n\
2771         bal 1f\n\
2772         nop\n\
2773 1:      .cpload $31\n\
2774         .set reorder\n\
2775         jal " USER_LABEL_PREFIX #FUNC "\n\
2776         " TEXT_SECTION_ASM_OP);
2777 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
2778 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
2779    || (defined _ABI64 && _MIPS_SIM == _ABI64)
2780 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2781    asm (SECTION_OP "\n\
2782         .set noreorder\n\
2783         bal 1f\n\
2784         nop\n\
2785 1:      .set reorder\n\
2786         .cpsetup $31, $2, 1b\n\
2787         jal " USER_LABEL_PREFIX #FUNC "\n\
2788         " TEXT_SECTION_ASM_OP);
2789 #endif
2790 #endif
2791
2792 #ifndef HAVE_AS_TLS
2793 #define HAVE_AS_TLS 0
2794 #endif