gcc/config/mips/mips.h

   1 /* Definitions of target machine for GNU compiler.  MIPS version.
   2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
   3    1999, 2000, 2001, 2002, 2003, 2004 Free Software Foundation, Inc.
   4    Contributed by A. Lichnewsky (lich@inria.inria.fr).
   5    Changed by Michael Meissner  (meissner@osf.org).
   6    64 bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
   7    Brendan Eich (brendan@microunity.com).
   8
   9 This file is part of GCC.
  10
  11 GCC is free software; you can redistribute it and/or modify
  12 it under the terms of the GNU General Public License as published by
  13 the Free Software Foundation; either version 2, or (at your option)
  14 any later version.
  15
  16 GCC is distributed in the hope that it will be useful,
  17 but WITHOUT ANY WARRANTY; without even the implied warranty of
  18 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19 GNU General Public License for more details.
  20
  21 You should have received a copy of the GNU General Public License
  22 along with GCC; see the file COPYING.  If not, write to
  23 the Free Software Foundation, 59 Temple Place - Suite 330,
  24 Boston, MA 02111-1307, USA.  */
  25
  26
  27 /* Standard GCC variables that we reference.  */
  28
  29 extern int      target_flags;
  30
  31 /* MIPS external variables defined in mips.c.  */
  32
  33 /* comparison type */
  34 enum cmp_type {
  35   CMP_SI,                               /* compare four byte integers */
  36   CMP_DI,                               /* compare eight byte integers */
  37   CMP_SF,                               /* compare single precision floats */
  38   CMP_DF,                               /* compare double precision floats */
  39   CMP_MAX                               /* max comparison type */
  40 };
  41
  42 /* Which processor to schedule for.  Since there is no difference between
  43    a R2000 and R3000 in terms of the scheduler, we collapse them into
  44    just an R3000.  The elements of the enumeration must match exactly
  45    the cpu attribute in the mips.md machine description.  */
  46
  47 enum processor_type {
  48   PROCESSOR_DEFAULT,
  49   PROCESSOR_4KC,
  50   PROCESSOR_5KC,
  51   PROCESSOR_20KC,
  52   PROCESSOR_M4K,
  53   PROCESSOR_R3000,
  54   PROCESSOR_R3900,
  55   PROCESSOR_R6000,
  56   PROCESSOR_R4000,
  57   PROCESSOR_R4100,
  58   PROCESSOR_R4111,
  59   PROCESSOR_R4120,
  60   PROCESSOR_R4130,
  61   PROCESSOR_R4300,
  62   PROCESSOR_R4600,
  63   PROCESSOR_R4650,
  64   PROCESSOR_R5000,
  65   PROCESSOR_R5400,
  66   PROCESSOR_R5500,
  67   PROCESSOR_R7000,
  68   PROCESSOR_R8000,
  69   PROCESSOR_R9000,
  70   PROCESSOR_SB1,
  71   PROCESSOR_SR71000
  72 };
  73
  74 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
  75    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
  76    to work on a 64 bit machine.  */
  77
  78 #define ABI_32  0
  79 #define ABI_N32 1
  80 #define ABI_64  2
  81 #define ABI_EABI 3
  82 #define ABI_O64  4
  83
  84 /* Information about one recognized processor.  Defined here for the
  85    benefit of TARGET_CPU_CPP_BUILTINS.  */
  86 struct mips_cpu_info {
  87   /* The 'canonical' name of the processor as far as GCC is concerned.
  88      It's typically a manufacturer's prefix followed by a numerical
  89      designation.  It should be lower case.  */
  90   const char *name;
  91
  92   /* The internal processor number that most closely matches this
  93      entry.  Several processors can have the same value, if there's no
  94      difference between them from GCC's point of view.  */
  95   enum processor_type cpu;
  96
  97   /* The ISA level that the processor implements.  */
  98   int isa;
  99 };
 100
 101 extern char mips_reg_names[][8];        /* register names (a0 vs. $4).  */
 102 extern char mips_print_operand_punct[256]; /* print_operand punctuation chars */
 103 extern const char *current_function_file; /* filename current function is in */
 104 extern int num_source_filenames;        /* current .file # */
 105 extern int mips_section_threshold;      /* # bytes of data/sdata cutoff */
 106 extern int sym_lineno;                  /* sgi next label # for each stmt */
 107 extern int set_noreorder;               /* # of nested .set noreorder's  */
 108 extern int set_nomacro;                 /* # of nested .set nomacro's  */
 109 extern int set_noat;                    /* # of nested .set noat's  */
 110 extern int set_volatile;                /* # of nested .set volatile's  */
 111 extern int mips_branch_likely;          /* emit 'l' after br (branch likely) */
 112 extern int mips_dbx_regno[];            /* Map register # to debug register # */
 113 extern GTY(()) rtx branch_cmp[2];       /* operands for compare */
 114 extern enum cmp_type branch_type;       /* what type of branch to use */
 115 extern enum processor_type mips_arch;   /* which cpu to codegen for */
 116 extern enum processor_type mips_tune;   /* which cpu to schedule for */
 117 extern int mips_isa;                    /* architectural level */
 118 extern int mips_abi;                    /* which ABI to use */
 119 extern int mips16_hard_float;           /* mips16 without -msoft-float */
 120 extern const char *mips_arch_string;    /* for -march=<xxx> */
 121 extern const char *mips_tune_string;    /* for -mtune=<xxx> */
 122 extern const char *mips_isa_string;     /* for -mips{1,2,3,4} */
 123 extern const char *mips_abi_string;     /* for -mabi={32,n32,64} */
 124 extern const char *mips_cache_flush_func;/* for -mflush-func= and -mno-flush-func */
 125 extern const struct mips_cpu_info mips_cpu_info_table[];
 126 extern const struct mips_cpu_info *mips_arch_info;
 127 extern const struct mips_cpu_info *mips_tune_info;
 128
 129 /* Macros to silence warnings about numbers being signed in traditional
 130    C and unsigned in ISO C when compiled on 32-bit hosts.  */
 131
 132 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
 133 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
 134 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
 135
 136 \f
 137 /* Run-time compilation parameters selecting different hardware subsets.  */
 138
 139 /* Macros used in the machine description to test the flags.  */
 140
 141                                         /* Bits for real switches */
 142 #define MASK_INT64         0x00000001   /* ints are 64 bits */
 143 #define MASK_LONG64        0x00000002   /* longs are 64 bits */
 144 #define MASK_SPLIT_ADDR    0x00000004   /* Address splitting is enabled.  */
 145 #define MASK_NO_FUSED_MADD 0x00000008   /* Don't generate floating point
 146                                            multiply-add operations.  */
 147 #define MASK_GAS           0x00000010   /* Gas used instead of MIPS as */
 148 #define MASK_NAME_REGS     0x00000020   /* Use MIPS s/w reg name convention */
 149 #define MASK_EXPLICIT_RELOCS 0x00000040 /* Use relocation operators.  */
 150 #define MASK_MEMCPY        0x00000080   /* call memcpy instead of inline code*/
 151 #define MASK_SOFT_FLOAT    0x00000100   /* software floating point */
 152 #define MASK_FLOAT64       0x00000200   /* fp registers are 64 bits */
 153 #define MASK_ABICALLS      0x00000400   /* emit .abicalls/.cprestore/.cpload */
 154 #define MASK_XGOT          0x00000800   /* emit big-got PIC */
 155 #define MASK_LONG_CALLS    0x00001000   /* Always call through a register */
 156 #define MASK_64BIT         0x00002000   /* Use 64 bit GP registers and insns */
 157 #define MASK_EMBEDDED_DATA 0x00004000   /* Reduce RAM usage, not fast code */
 158 #define MASK_BIG_ENDIAN    0x00008000   /* Generate big endian code */
 159 #define MASK_SINGLE_FLOAT  0x00010000   /* Only single precision FPU.  */
 160 #define MASK_MAD           0x00020000   /* Generate mad/madu as on 4650.  */
 161 #define MASK_4300_MUL_FIX  0x00040000   /* Work-around early Vr4300 CPU bug */
 162 #define MASK_MIPS16        0x00080000   /* Generate mips16 code */
 163 #define MASK_NO_CHECK_ZERO_DIV \
 164                            0x00100000   /* divide by zero checking */
 165 #define MASK_BRANCHLIKELY  0x00200000   /* Generate Branch Likely
 166                                            instructions.  */
 167 #define MASK_UNINIT_CONST_IN_RODATA \
 168                            0x00400000   /* Store uninitialized
 169                                            consts in rodata */
 170 #define MASK_FIX_R4000     0x00800000   /* Work around R4000 errata.  */
 171 #define MASK_FIX_R4400     0x01000000   /* Work around R4400 errata.  */
 172 #define MASK_FIX_SB1       0x02000000   /* Work around SB-1 errata.  */
 173 #define MASK_FIX_VR4120    0x04000000   /* Work around VR4120 errata.  */
 174
 175 #define MASK_FP_EXCEPTIONS 0x10000000   /* FP exceptions are enabled.  */
 176
 177                                         /* Debug switches, not documented */
 178 #define MASK_DEBUG      0               /* unused */
 179 #define MASK_DEBUG_C    0               /* don't expand seq, etc.  */
 180 #define MASK_DEBUG_D    0               /* don't do define_split's */
 181 #define MASK_DEBUG_G    0               /* don't support 64 bit arithmetic */
 182
 183                                         /* Dummy switches used only in specs */
 184 #define MASK_MIPS_TFILE 0               /* flag for mips-tfile usage */
 185
 186                                         /* r4000 64 bit sizes */
 187 #define TARGET_INT64            (target_flags & MASK_INT64)
 188 #define TARGET_LONG64           (target_flags & MASK_LONG64)
 189 #define TARGET_FLOAT64          (target_flags & MASK_FLOAT64)
 190 #define TARGET_64BIT            (target_flags & MASK_64BIT)
 191
 192                                         /* Mips vs. GNU linker */
 193 #define TARGET_SPLIT_ADDRESSES  (target_flags & MASK_SPLIT_ADDR)
 194
 195                                         /* Mips vs. GNU assembler */
 196 #define TARGET_GAS              (target_flags & MASK_GAS)
 197 #define TARGET_MIPS_AS          (!TARGET_GAS)
 198
 199                                         /* Debug Modes */
 200 #define TARGET_DEBUG_MODE       (target_flags & MASK_DEBUG)
 201 #define TARGET_DEBUG_C_MODE     (target_flags & MASK_DEBUG_C)
 202 #define TARGET_DEBUG_D_MODE     (target_flags & MASK_DEBUG_D)
 203 #define TARGET_DEBUG_G_MODE     (target_flags & MASK_DEBUG_G)
 204
 205                                         /* Reg. Naming in .s ($21 vs. $a0) */
 206 #define TARGET_NAME_REGS        (target_flags & MASK_NAME_REGS)
 207
 208                                         /* call memcpy instead of inline code */
 209 #define TARGET_MEMCPY           (target_flags & MASK_MEMCPY)
 210
 211                                         /* .abicalls, etc from Pyramid V.4 */
 212 #define TARGET_ABICALLS         (target_flags & MASK_ABICALLS)
 213 #define TARGET_XGOT             (target_flags & MASK_XGOT)
 214
 215                                         /* software floating point */
 216 #define TARGET_SOFT_FLOAT       (target_flags & MASK_SOFT_FLOAT)
 217 #define TARGET_HARD_FLOAT       (! TARGET_SOFT_FLOAT)
 218
 219                                         /* always call through a register */
 220 #define TARGET_LONG_CALLS       (target_flags & MASK_LONG_CALLS)
 221
 222                                         /* for embedded systems, optimize for
 223                                            reduced RAM space instead of for
 224                                            fastest code.  */
 225 #define TARGET_EMBEDDED_DATA    (target_flags & MASK_EMBEDDED_DATA)
 226
 227                                         /* always store uninitialized const
 228                                            variables in rodata, requires
 229                                            TARGET_EMBEDDED_DATA.  */
 230 #define TARGET_UNINIT_CONST_IN_RODATA   (target_flags & MASK_UNINIT_CONST_IN_RODATA)
 231
 232                                         /* generate big endian code.  */
 233 #define TARGET_BIG_ENDIAN       (target_flags & MASK_BIG_ENDIAN)
 234
 235 #define TARGET_SINGLE_FLOAT     (target_flags & MASK_SINGLE_FLOAT)
 236 #define TARGET_DOUBLE_FLOAT     (! TARGET_SINGLE_FLOAT)
 237
 238 #define TARGET_MAD              (target_flags & MASK_MAD)
 239
 240 #define TARGET_FUSED_MADD       (! (target_flags & MASK_NO_FUSED_MADD))
 241
 242 #define TARGET_4300_MUL_FIX     (target_flags & MASK_4300_MUL_FIX)
 243
 244 #define TARGET_CHECK_ZERO_DIV   (!(target_flags & MASK_NO_CHECK_ZERO_DIV))
 245
 246 #define TARGET_BRANCHLIKELY     (target_flags & MASK_BRANCHLIKELY)
 247
 248 #define TARGET_FIX_SB1          (target_flags & MASK_FIX_SB1)
 249
 250                                         /* Work around R4000 errata.  */
 251 #define TARGET_FIX_R4000        (target_flags & MASK_FIX_R4000)
 252
 253                                         /* Work around R4400 errata.  */
 254 #define TARGET_FIX_R4400        (target_flags & MASK_FIX_R4400)
 255 #define TARGET_FIX_VR4120       (target_flags & MASK_FIX_VR4120)
 256
 257 #define TARGET_FP_EXCEPTIONS    (target_flags & MASK_FP_EXCEPTIONS)
 258
 259 /* True if we should use NewABI-style relocation operators for
 260    symbolic addresses.  This is never true for mips16 code,
 261    which has its own conventions.  */
 262
 263 #define TARGET_EXPLICIT_RELOCS  (target_flags & MASK_EXPLICIT_RELOCS)
 264
 265
 266 /* True if the call patterns should be split into a jalr followed by
 267    an instruction to restore $gp.  This is only ever true for SVR4 PIC,
 268    in which $gp is call-clobbered.  It is only safe to split the load
 269    from the call when every use of $gp is explicit.  */
 270
 271 #define TARGET_SPLIT_CALLS \
 272   (TARGET_EXPLICIT_RELOCS && TARGET_ABICALLS && !TARGET_NEWABI)
 273
 274 /* True if we can optimize sibling calls.  For simplicity, we only
 275    handle cases in which call_insn_operand will reject invalid
 276    sibcall addresses.  There are two cases in which this isn't true:
 277
 278       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
 279         but there is no direct jump instruction.  It isn't worth
 280         using sibling calls in this case anyway; they would usually
 281         be longer than normal calls.
 282
 283       - TARGET_ABICALLS && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
 284         accepts global constants, but "jr $25" is the only allowed
 285         sibcall.  */
 286
 287 #define TARGET_SIBCALLS \
 288   (!TARGET_MIPS16 && (!TARGET_ABICALLS || TARGET_EXPLICIT_RELOCS))
 289
 290 /* True if .gpword or .gpdword should be used for switch tables.
 291    There are some problems with using these directives with the
 292    native IRIX tools:
 293
 294       - It has been reported that some versions of the native n32
 295         assembler mishandle .gpword, complaining that symbols are
 296         global when they are in fact local.
 297
 298       - The native assemblers don't understand .gpdword.
 299
 300       - Although GAS does understand .gpdword, the native linker
 301         mishandles the relocations GAS generates (R_MIPS_GPREL32
 302         followed by R_MIPS_64).
 303
 304    We therefore disable GP-relative switch tables for n32 and n64
 305    on IRIX targets.  */
 306 #define TARGET_GPWORD (TARGET_ABICALLS && !(TARGET_NEWABI && TARGET_IRIX))
 307
 308                                         /* Generate mips16 code */
 309 #define TARGET_MIPS16           (target_flags & MASK_MIPS16)
 310
 311 /* Generic ISA defines.  */
 312 #define ISA_MIPS1                   (mips_isa == 1)
 313 #define ISA_MIPS2                   (mips_isa == 2)
 314 #define ISA_MIPS3                   (mips_isa == 3)
 315 #define ISA_MIPS4                   (mips_isa == 4)
 316 #define ISA_MIPS32                  (mips_isa == 32)
 317 #define ISA_MIPS32R2                (mips_isa == 33)
 318 #define ISA_MIPS64                  (mips_isa == 64)
 319
 320 /* Architecture target defines.  */
 321 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
 322 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
 323 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
 324 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
 325 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
 326 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
 327 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
 328 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
 329 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
 330
 331 /* Scheduling target defines.  */
 332 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
 333 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
 334 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
 335 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
 336 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
 337 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
 338 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
 339 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
 340 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
 341 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1)
 342
 343 /* True if the pre-reload scheduler should try to create chains of
 344    multiply-add or multiply-subtract instructions.  For example,
 345    suppose we have:
 346
 347         t1 = a * b
 348         t2 = t1 + c * d
 349         t3 = c * d
 350         t4 = t3 - c * d
 351
 352    t1 will have a higher priority and t2 and t3 will have a higher
 353    priority than t4.  However, before reload, there is no dependence
 354    between t1 and t3, and they can often have similar priorities.
 355    The scheduler will then tend to prefer:
 356
 357         t1 = a * b
 358         t3 = e * f
 359         t2 = t1 + c * d
 360         t4 = t3 - g * h
 361
 362    which stops us from making full use of macc/madd-style instructions.
 363    This sort of situation occurs frequently in Fourier transforms and
 364    in unrolled loops.
 365
 366    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
 367    queue so that chained multiply-add and multiply-subtract instructions
 368    appear ahead of any other instruction that is likely to clobber lo.
 369    In the example above, if t2 and t3 become ready at the same time,
 370    the code ensures that t2 is scheduled first.
 371
 372    Multiply-accumulate instructions are a bigger win for some targets
 373    than others, so this macro is defined on an opt-in basis.  */
 374 #define TUNE_MACC_CHAINS            TUNE_MIPS5500
 375
 376 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
 377 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
 378
 379 /* IRIX specific stuff.  */
 380 #define TARGET_IRIX        0
 381 #define TARGET_IRIX5       0
 382 #define TARGET_SGI_O32_AS  (TARGET_IRIX && mips_abi == ABI_32 && !TARGET_GAS)
 383
 384 /* Define preprocessor macros for the -march and -mtune options.
 385    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
 386    processor.  If INFO's canonical name is "foo", define PREFIX to
 387    be "foo", and define an additional macro PREFIX_FOO.  */
 388 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
 389   do                                                            \
 390     {                                                           \
 391       char *macro, *p;                                          \
 392                                                                 \
 393       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
 394       for (p = macro; *p != 0; p++)                             \
 395         *p = TOUPPER (*p);                                      \
 396                                                                 \
 397       builtin_define (macro);                                   \
 398       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
 399       free (macro);                                             \
 400     }                                                           \
 401   while (0)
 402
 403 /* Target CPU builtins.  */
 404 #define TARGET_CPU_CPP_BUILTINS()                               \
 405   do                                                            \
 406     {                                                           \
 407       builtin_assert ("cpu=mips");                              \
 408       builtin_define ("__mips__");                              \
 409       builtin_define ("_mips");                                 \
 410                                                                 \
 411       /* We do this here because __mips is defined below        \
 412          and so we can't use builtin_define_std.  */            \
 413       if (!flag_iso)                                            \
 414         builtin_define ("mips");                                \
 415                                                                 \
 416       /* Treat _R3000 and _R4000 like register-size defines,    \
 417          which is how they've historically been used.  */       \
 418       if (TARGET_64BIT)                                         \
 419         {                                                       \
 420           builtin_define ("__mips64");                          \
 421           builtin_define_std ("R4000");                         \
 422           builtin_define ("_R4000");                            \
 423         }                                                       \
 424       else                                                      \
 425         {                                                       \
 426           builtin_define_std ("R3000");                         \
 427           builtin_define ("_R3000");                            \
 428         }                                                       \
 429       if (TARGET_FLOAT64)                                       \
 430         builtin_define ("__mips_fpr=64");                       \
 431       else                                                      \
 432         builtin_define ("__mips_fpr=32");                       \
 433                                                                 \
 434       if (TARGET_MIPS16)                                        \
 435         builtin_define ("__mips16");                            \
 436                                                                 \
 437       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);    \
 438       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);    \
 439                                                                 \
 440       if (ISA_MIPS1)                                            \
 441         {                                                       \
 442           builtin_define ("__mips=1");                          \
 443           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");         \
 444         }                                                       \
 445       else if (ISA_MIPS2)                                       \
 446         {                                                       \
 447           builtin_define ("__mips=2");                          \
 448           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");         \
 449         }                                                       \
 450       else if (ISA_MIPS3)                                       \
 451         {                                                       \
 452           builtin_define ("__mips=3");                          \
 453           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");         \
 454         }                                                       \
 455       else if (ISA_MIPS4)                                       \
 456         {                                                       \
 457           builtin_define ("__mips=4");                          \
 458           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");         \
 459         }                                                       \
 460       else if (ISA_MIPS32)                                      \
 461         {                                                       \
 462           builtin_define ("__mips=32");                         \
 463           builtin_define ("__mips_isa_rev=1");                  \
 464           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
 465         }                                                       \
 466       else if (ISA_MIPS32R2)                                    \
 467         {                                                       \
 468           builtin_define ("__mips=32");                         \
 469           builtin_define ("__mips_isa_rev=2");                  \
 470           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
 471         }                                                       \
 472       else if (ISA_MIPS64)                                      \
 473         {                                                       \
 474           builtin_define ("__mips=64");                         \
 475           builtin_define ("__mips_isa_rev=1");                  \
 476           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");        \
 477         }                                                       \
 478                                                                 \
 479       if (TARGET_HARD_FLOAT)                                    \
 480         builtin_define ("__mips_hard_float");                   \
 481       else if (TARGET_SOFT_FLOAT)                               \
 482         builtin_define ("__mips_soft_float");                   \
 483                                                                 \
 484       if (TARGET_SINGLE_FLOAT)                                  \
 485         builtin_define ("__mips_single_float");         \
 486                                                                 \
 487       if (TARGET_BIG_ENDIAN)                                    \
 488         {                                                       \
 489           builtin_define_std ("MIPSEB");                        \
 490           builtin_define ("_MIPSEB");                           \
 491         }                                                       \
 492       else                                                      \
 493         {                                                       \
 494           builtin_define_std ("MIPSEL");                        \
 495           builtin_define ("_MIPSEL");                           \
 496         }                                                       \
 497                                                                 \
 498         /* Macros dependent on the C dialect.  */               \
 499       if (preprocessing_asm_p ())                               \
 500         {                                                       \
 501           builtin_define_std ("LANGUAGE_ASSEMBLY");             \
 502           builtin_define ("_LANGUAGE_ASSEMBLY");                \
 503         }                                                       \
 504       else if (c_dialect_cxx ())                                \
 505         {                                                       \
 506           builtin_define ("_LANGUAGE_C_PLUS_PLUS");             \
 507           builtin_define ("__LANGUAGE_C_PLUS_PLUS");            \
 508           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");          \
 509         }                                                       \
 510       else                                                      \
 511         {                                                       \
 512           builtin_define_std ("LANGUAGE_C");                    \
 513           builtin_define ("_LANGUAGE_C");                       \
 514         }                                                       \
 515       if (c_dialect_objc ())                                    \
 516         {                                                       \
 517           builtin_define ("_LANGUAGE_OBJECTIVE_C");             \
 518           builtin_define ("__LANGUAGE_OBJECTIVE_C");            \
 519           /* Bizarre, but needed at least for Irix.  */         \
 520           builtin_define_std ("LANGUAGE_C");                    \
 521           builtin_define ("_LANGUAGE_C");                       \
 522         }                                                       \
 523                                                                 \
 524       if (mips_abi == ABI_EABI)                                 \
 525         builtin_define ("__mips_eabi");                         \
 526                                                                 \
 527 } while (0)
 528
 529
 530
 531 /* Macro to define tables used to set the flags.
 532    This is a list in braces of pairs in braces,
 533    each pair being { "NAME", VALUE }
 534    where VALUE is the bits to set or minus the bits to clear.
 535    An empty string NAME is used to identify the default VALUE.  */
 536
 537 #define TARGET_SWITCHES                                                 \
 538 {                                                                       \
 539   SUBTARGET_TARGET_SWITCHES                                             \
 540   {"int64",               MASK_INT64 | MASK_LONG64,                     \
 541      N_("Use 64-bit int type")},                                        \
 542   {"long64",              MASK_LONG64,                                  \
 543      N_("Use 64-bit long type")},                                       \
 544   {"long32",             -(MASK_LONG64 | MASK_INT64),                   \
 545      N_("Use 32-bit long type")},                                       \
 546   {"split-addresses",     MASK_SPLIT_ADDR,                              \
 547      N_("Optimize lui/addiu address loads")},                           \
 548   {"no-split-addresses", -MASK_SPLIT_ADDR,                              \
 549      N_("Don't optimize lui/addiu address loads")},                     \
 550   {"mips-as",            -MASK_GAS,                                     \
 551      N_("Use MIPS as")},                                                \
 552   {"gas",                 MASK_GAS,                                     \
 553      N_("Use GNU as")},                                                 \
 554   {"rnames",              MASK_NAME_REGS,                               \
 555      N_("Use symbolic register names")},                                \
 556   {"no-rnames",          -MASK_NAME_REGS,                               \
 557      N_("Don't use symbolic register names")},                          \
 558   {"gpOPT",               0,                                            \
 559      N_("Use GP relative sdata/sbss sections (now ignored)")},          \
 560   {"gpopt",               0,                                            \
 561      N_("Use GP relative sdata/sbss sections (now ignored)")},          \
 562   {"no-gpOPT",            0,                                            \
 563      N_("Don't use GP relative sdata/sbss sections (now ignored)")},    \
 564   {"no-gpopt",            0,                                            \
 565      N_("Don't use GP relative sdata/sbss sections (now ignored)")},    \
 566   {"stats",               0,                                            \
 567      N_("Output compiler statistics (now ignored)")},                   \
 568   {"no-stats",            0,                                            \
 569      N_("Don't output compiler statistics")},                           \
 570   {"memcpy",              MASK_MEMCPY,                                  \
 571      N_("Don't optimize block moves")},                                 \
 572   {"no-memcpy",          -MASK_MEMCPY,                                  \
 573      N_("Optimize block moves")},                                       \
 574   {"mips-tfile",          MASK_MIPS_TFILE,                              \
 575      N_("Use mips-tfile asm postpass")},                                \
 576   {"no-mips-tfile",      -MASK_MIPS_TFILE,                              \
 577      N_("Don't use mips-tfile asm postpass")},                          \
 578   {"soft-float",          MASK_SOFT_FLOAT,                              \
 579      N_("Use software floating point")},                                \
 580   {"hard-float",         -MASK_SOFT_FLOAT,                              \
 581      N_("Use hardware floating point")},                                \
 582   {"fp64",                MASK_FLOAT64,                                 \
 583      N_("Use 64-bit FP registers")},                                    \
 584   {"fp32",               -MASK_FLOAT64,                                 \
 585      N_("Use 32-bit FP registers")},                                    \
 586   {"gp64",                MASK_64BIT,                                   \
 587      N_("Use 64-bit general registers")},                               \
 588   {"gp32",               -MASK_64BIT,                                   \
 589      N_("Use 32-bit general registers")},                               \
 590   {"abicalls",            MASK_ABICALLS,                                \
 591      N_("Use Irix PIC")},                                               \
 592   {"no-abicalls",        -MASK_ABICALLS,                                \
 593      N_("Don't use Irix PIC")},                                         \
 594   {"long-calls",          MASK_LONG_CALLS,                              \
 595      N_("Use indirect calls")},                                         \
 596   {"no-long-calls",      -MASK_LONG_CALLS,                              \
 597      N_("Don't use indirect calls")},                                   \
 598   {"embedded-data",       MASK_EMBEDDED_DATA,                           \
 599      N_("Use ROM instead of RAM")},                                     \
 600   {"no-embedded-data",   -MASK_EMBEDDED_DATA,                           \
 601      N_("Don't use ROM instead of RAM")},                               \
 602   {"uninit-const-in-rodata", MASK_UNINIT_CONST_IN_RODATA,               \
 603      N_("Put uninitialized constants in ROM (needs -membedded-data)")}, \
 604   {"no-uninit-const-in-rodata", -MASK_UNINIT_CONST_IN_RODATA,           \
 605      N_("Don't put uninitialized constants in ROM")},                   \
 606   {"eb",                  MASK_BIG_ENDIAN,                              \
 607      N_("Use big-endian byte order")},                                  \
 608   {"el",                 -MASK_BIG_ENDIAN,                              \
 609      N_("Use little-endian byte order")},                               \
 610   {"single-float",        MASK_SINGLE_FLOAT,                            \
 611      N_("Use single (32-bit) FP only")},                                \
 612   {"double-float",       -MASK_SINGLE_FLOAT,                            \
 613      N_("Don't use single (32-bit) FP only")},                          \
 614   {"mad",                 MASK_MAD,                                     \
 615      N_("Use multiply accumulate")},                                    \
 616   {"no-mad",             -MASK_MAD,                                     \
 617      N_("Don't use multiply accumulate")},                              \
 618   {"no-fused-madd",       MASK_NO_FUSED_MADD,                           \
 619      N_("Don't generate fused multiply/add instructions")},             \
 620   {"fused-madd",         -MASK_NO_FUSED_MADD,                           \
 621      N_("Generate fused multiply/add instructions")},                   \
 622   {"fix4300",             MASK_4300_MUL_FIX,                            \
 623      N_("Work around early 4300 hardware bug")},                        \
 624   {"no-fix4300",         -MASK_4300_MUL_FIX,                            \
 625      N_("Don't work around early 4300 hardware bug")},                  \
 626   {"fix-sb1",             MASK_FIX_SB1,                                 \
 627      N_("Work around errata for early SB-1 revision 2 cores")},         \
 628   {"no-fix-sb1",         -MASK_FIX_SB1,                                 \
 629      N_("Don't work around errata for early SB-1 revision 2 cores")},   \
 630   {"fix-r4000",           MASK_FIX_R4000,                               \
 631      N_("Work around R4000 errata")},                                   \
 632   {"no-fix-r4000",       -MASK_FIX_R4000,                               \
 633      N_("Don't work around R4000 errata")},                             \
 634   {"fix-r4400",           MASK_FIX_R4400,                               \
 635      N_("Work around R4400 errata")},                                   \
 636   {"no-fix-r4400",       -MASK_FIX_R4400,                               \
 637      N_("Don't work around R4400 errata")},                             \
 638   {"fix-vr4120",          MASK_FIX_VR4120,                              \
 639      N_("Work around certain VR4120 errata")},                          \
 640   {"no-fix-vr4120",      -MASK_FIX_VR4120,                              \
 641      N_("Don't work around certain VR4120 errata")},                    \
 642   {"check-zero-division",-MASK_NO_CHECK_ZERO_DIV,                       \
 643      N_("Trap on integer divide by zero")},                             \
 644   {"no-check-zero-division", MASK_NO_CHECK_ZERO_DIV,                    \
 645      N_("Don't trap on integer divide by zero")},                       \
 646   { "branch-likely",      MASK_BRANCHLIKELY,                            \
 647       N_("Use Branch Likely instructions, overriding default for arch")}, \
 648   { "no-branch-likely",  -MASK_BRANCHLIKELY,                            \
 649       N_("Don't use Branch Likely instructions, overriding default for arch")}, \
 650   {"explicit-relocs",     MASK_EXPLICIT_RELOCS,                         \
 651      N_("Use NewABI-style %reloc() assembly operators")},               \
 652   {"no-explicit-relocs", -MASK_EXPLICIT_RELOCS,                         \
 653      N_("Use assembler macros instead of relocation operators")},       \
 654   {"ips16",               MASK_MIPS16,                                  \
 655      N_("Generate mips16 code") },                                      \
 656   {"no-mips16",          -MASK_MIPS16,                                  \
 657      N_("Generate normal-mode code") },                                 \
 658   {"xgot",                MASK_XGOT,                                    \
 659      N_("Lift restrictions on GOT size") },                             \
 660   {"no-xgot",            -MASK_XGOT,                                    \
 661      N_("Do not lift restrictions on GOT size") },                      \
 662   {"fp-exceptions",       MASK_FP_EXCEPTIONS,                           \
 663      N_("FP exceptions are enabled") },                                 \
 664   {"no-fp-exceptions",    -MASK_FP_EXCEPTIONS,                          \
 665      N_("FP exceptions are not enabled") },                             \
 666   {"debug",               MASK_DEBUG,                                   \
 667      NULL},                                                             \
 668   {"debugc",              MASK_DEBUG_C,                                 \
 669      NULL},                                                             \
 670   {"debugd",              MASK_DEBUG_D,                                 \
 671      NULL},                                                             \
 672   {"debugg",              MASK_DEBUG_G,                                 \
 673      NULL},                                                             \
 674   {"",                    (TARGET_DEFAULT                               \
 675                            | TARGET_CPU_DEFAULT                         \
 676                            | TARGET_ENDIAN_DEFAULT                      \
 677                            | TARGET_FP_EXCEPTIONS_DEFAULT),             \
 678      NULL},                                                             \
 679 }
 680
 681 /* Default target_flags if no switches are specified  */
 682
 683 #ifndef TARGET_DEFAULT
 684 #define TARGET_DEFAULT 0
 685 #endif
 686
 687 #ifndef TARGET_CPU_DEFAULT
 688 #define TARGET_CPU_DEFAULT 0
 689 #endif
 690
 691 #ifndef TARGET_ENDIAN_DEFAULT
 692 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
 693 #endif
 694
 695 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
 696 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
 697 #endif
 698
 699 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
 700 #ifndef MIPS_ISA_DEFAULT
 701 #ifndef MIPS_CPU_STRING_DEFAULT
 702 #define MIPS_CPU_STRING_DEFAULT "from-abi"
 703 #endif
 704 #endif
 705
 706 #ifdef IN_LIBGCC2
 707 #undef TARGET_64BIT
 708 /* Make this compile time constant for libgcc2 */
 709 #ifdef __mips64
 710 #define TARGET_64BIT            1
 711 #else
 712 #define TARGET_64BIT            0
 713 #endif
 714 #endif /* IN_LIBGCC2 */
 715
 716 #ifndef MULTILIB_ENDIAN_DEFAULT
 717 #if TARGET_ENDIAN_DEFAULT == 0
 718 #define MULTILIB_ENDIAN_DEFAULT "EL"
 719 #else
 720 #define MULTILIB_ENDIAN_DEFAULT "EB"
 721 #endif
 722 #endif
 723
 724 #ifndef MULTILIB_ISA_DEFAULT
 725 #  if MIPS_ISA_DEFAULT == 1
 726 #    define MULTILIB_ISA_DEFAULT "mips1"
 727 #  else
 728 #    if MIPS_ISA_DEFAULT == 2
 729 #      define MULTILIB_ISA_DEFAULT "mips2"
 730 #    else
 731 #      if MIPS_ISA_DEFAULT == 3
 732 #        define MULTILIB_ISA_DEFAULT "mips3"
 733 #      else
 734 #        if MIPS_ISA_DEFAULT == 4
 735 #          define MULTILIB_ISA_DEFAULT "mips4"
 736 #        else
 737 #          if MIPS_ISA_DEFAULT == 32
 738 #            define MULTILIB_ISA_DEFAULT "mips32"
 739 #          else
 740 #            if MIPS_ISA_DEFAULT == 33
 741 #              define MULTILIB_ISA_DEFAULT "mips32r2"
 742 #            else
 743 #              if MIPS_ISA_DEFAULT == 64
 744 #                define MULTILIB_ISA_DEFAULT "mips64"
 745 #              else
 746 #                define MULTILIB_ISA_DEFAULT "mips1"
 747 #              endif
 748 #            endif
 749 #          endif
 750 #        endif
 751 #      endif
 752 #    endif
 753 #  endif
 754 #endif
 755
 756 #ifndef MULTILIB_DEFAULTS
 757 #define MULTILIB_DEFAULTS \
 758     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
 759 #endif
 760
 761 /* We must pass -EL to the linker by default for little endian embedded
 762    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
 763    linker will default to using big-endian output files.  The OUTPUT_FORMAT
 764    line must be in the linker script, otherwise -EB/-EL will not work.  */
 765
 766 #ifndef ENDIAN_SPEC
 767 #if TARGET_ENDIAN_DEFAULT == 0
 768 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
 769 #else
 770 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
 771 #endif
 772 #endif
 773
 774 #define TARGET_OPTIONS                                                  \
 775 {                                                                       \
 776   SUBTARGET_TARGET_OPTIONS                                              \
 777   { "tune=",    &mips_tune_string,                                      \
 778       N_("Specify CPU for scheduling purposes"), 0},                    \
 779   { "arch=",    &mips_arch_string,                                      \
 780       N_("Specify CPU for code generation purposes"), 0},               \
 781   { "abi=", &mips_abi_string,                                           \
 782       N_("Specify an ABI"), 0},                                         \
 783   { "ips",      &mips_isa_string,                                       \
 784       N_("Specify a Standard MIPS ISA"), 0},                            \
 785   { "no-flush-func", &mips_cache_flush_func,                            \
 786       N_("Don't call any cache flush functions"), 0},                   \
 787   { "flush-func=", &mips_cache_flush_func,                              \
 788       N_("Specify cache flush function"), 0},                           \
 789 }
 790
 791 /* This is meant to be redefined in the host dependent files.  */
 792 #define SUBTARGET_TARGET_OPTIONS
 793
 794 /* Support for a compile-time default CPU, et cetera.  The rules are:
 795    --with-arch is ignored if -march is specified or a -mips is specified
 796      (other than -mips16).
 797    --with-tune is ignored if -mtune is specified.
 798    --with-abi is ignored if -mabi is specified.
 799    --with-float is ignored if -mhard-float or -msoft-float are
 800      specified.  */
 801 #define OPTION_DEFAULT_SPECS \
 802   {"arch", "%{!march=*:%{mips16:-march=%(VALUE)}%{!mips*:-march=%(VALUE)}}" }, \
 803   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
 804   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
 805   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }
 806
 807
 808 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY                    \
 809                                  && !TARGET_SR71K                       \
 810                                  && !TARGET_MIPS16)
 811
 812 /* Generate three-operand multiply instructions for SImode.  */
 813 #define GENERATE_MULT3_SI       ((TARGET_MIPS3900                       \
 814                                   || TARGET_MIPS5400                    \
 815                                   || TARGET_MIPS5500                    \
 816                                   || TARGET_MIPS7000                    \
 817                                   || TARGET_MIPS9000                    \
 818                                   || ISA_MIPS32                         \
 819                                   || ISA_MIPS32R2                       \
 820                                   || ISA_MIPS64)                        \
 821                                  && !TARGET_MIPS16)
 822
 823 /* Generate three-operand multiply instructions for DImode.  */
 824 #define GENERATE_MULT3_DI       ((TARGET_MIPS3900)                      \
 825                                  && !TARGET_MIPS16)
 826
 827 /* Macros to decide whether certain features are available or not,
 828    depending on the instruction set architecture level.  */
 829
 830 #define HAVE_SQRT_P()           (!ISA_MIPS1)
 831
 832 /* True if the ABI can only work with 64-bit integer registers.  We
 833    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
 834    otherwise floating-point registers must also be 64-bit.  */
 835 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
 836
 837 /* Likewise for 32-bit regs.  */
 838 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
 839
 840 /* True if symbols are 64 bits wide.  At present, n64 is the only
 841    ABI for which this is true.  */
 842 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64)
 843
 844 /* ISA has instructions for managing 64 bit fp and gp regs (eg. mips3).  */
 845 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
 846                                  || ISA_MIPS4                           \
 847                                  || ISA_MIPS64)
 848
 849 /* ISA has branch likely instructions (eg. mips2).  */
 850 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
 851    been generated up to this point.  */
 852 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1                             \
 853                                  && !TARGET_MIPS5500)
 854
 855 /* ISA has the conditional move instructions introduced in mips4.  */
 856 #define ISA_HAS_CONDMOVE        ((ISA_MIPS4                             \
 857                                   || ISA_MIPS32                         \
 858                                   || ISA_MIPS32R2                       \
 859                                   || ISA_MIPS64)                        \
 860                                  && !TARGET_MIPS5500                    \
 861                                  && !TARGET_MIPS16)
 862
 863 /* ISA has just the integer condition move instructions (movn,movz) */
 864 #define ISA_HAS_INT_CONDMOVE     0
 865
 866 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
 867    branch on CC, and move (both FP and non-FP) on CC.  */
 868 #define ISA_HAS_8CC             (ISA_MIPS4                              \
 869                                  || ISA_MIPS32                          \
 870                                  || ISA_MIPS32R2                        \
 871                                  || ISA_MIPS64)
 872
 873 /* This is a catch all for other mips4 instructions: indexed load, the
 874    FP madd and msub instructions, and the FP recip and recip sqrt
 875    instructions.  */
 876 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
 877                                   || ISA_MIPS64)                        \
 878                                  && !TARGET_MIPS16)
 879
 880 /* ISA has conditional trap instructions.  */
 881 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
 882                                  && !TARGET_MIPS16)
 883
 884 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
 885 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
 886                                   || ISA_MIPS32R2                       \
 887                                   || ISA_MIPS64                         \
 888                                   ) && !TARGET_MIPS16)
 889
 890 /* ISA has floating-point nmadd and nmsub instructions.  */
 891 #define ISA_HAS_NMADD_NMSUB     ((ISA_MIPS4                             \
 892                                   || ISA_MIPS64)                        \
 893                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
 894                                  && ! TARGET_MIPS16)
 895
 896 /* ISA has count leading zeroes/ones instruction (not implemented).  */
 897 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
 898                                   || ISA_MIPS32R2                       \
 899                                   || ISA_MIPS64                         \
 900                                  ) && !TARGET_MIPS16)
 901
 902 /* ISA has double-word count leading zeroes/ones instruction (not
 903    implemented).  */
 904 #define ISA_HAS_DCLZ_DCLO       (ISA_MIPS64                             \
 905                                  && !TARGET_MIPS16)
 906
 907 /* ISA has three operand multiply instructions that put
 908    the high part in an accumulator: mulhi or mulhiu.  */
 909 #define ISA_HAS_MULHI           (TARGET_MIPS5400                        \
 910                                  || TARGET_MIPS5500                     \
 911                                  || TARGET_SR71K                        \
 912                                  )
 913
 914 /* ISA has three operand multiply instructions that
 915    negates the result and puts the result in an accumulator.  */
 916 #define ISA_HAS_MULS            (TARGET_MIPS5400                        \
 917                                  || TARGET_MIPS5500                     \
 918                                  || TARGET_SR71K                        \
 919                                  )
 920
 921 /* ISA has three operand multiply instructions that subtracts the
 922    result from a 4th operand and puts the result in an accumulator.  */
 923 #define ISA_HAS_MSAC            (TARGET_MIPS5400                        \
 924                                  || TARGET_MIPS5500                     \
 925                                  || TARGET_SR71K                        \
 926                                  )
 927 /* ISA has three operand multiply instructions that  the result
 928    from a 4th operand and puts the result in an accumulator.  */
 929 #define ISA_HAS_MACC            ((TARGET_MIPS4120 && !TARGET_MIPS16)    \
 930                                  || (TARGET_MIPS4130 && !TARGET_MIPS16) \
 931                                  || TARGET_MIPS5400                     \
 932                                  || TARGET_MIPS5500                     \
 933                                  || TARGET_SR71K                        \
 934                                  )
 935
 936 /* ISA has 32-bit rotate right instruction.  */
 937 #define ISA_HAS_ROTR_SI         (!TARGET_MIPS16                         \
 938                                  && (ISA_MIPS32R2                       \
 939                                      || TARGET_MIPS5400                 \
 940                                      || TARGET_MIPS5500                 \
 941                                      || TARGET_SR71K                    \
 942                                      ))
 943
 944 /* ISA has 64-bit rotate right instruction.  */
 945 #define ISA_HAS_ROTR_DI         (TARGET_64BIT                           \
 946                                  && !TARGET_MIPS16                      \
 947                                  && (TARGET_MIPS5400                    \
 948                                      || TARGET_MIPS5500                 \
 949                                      || TARGET_SR71K                    \
 950                                      ))
 951
 952 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
 953 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
 954                                   || ISA_MIPS32                         \
 955                                   || ISA_MIPS32R2                       \
 956                                   || ISA_MIPS64)                        \
 957                                  && !TARGET_MIPS16)
 958
 959 /* ISA has data indexed prefetch instructions.  This controls use of
 960    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
 961    (prefx is a cop1x instruction, so can only be used if FP is
 962    enabled.)  */
 963 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
 964                                   || ISA_MIPS64)                        \
 965                                  && !TARGET_MIPS16)
 966
 967 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
 968    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
 969    also requires TARGET_DOUBLE_FLOAT.  */
 970 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
 971
 972 /* ISA includes the MIPS32r2 seb and seh instructions.  */
 973 #define ISA_HAS_SEB_SEH         (!TARGET_MIPS16                        \
 974                                  && (ISA_MIPS32R2                      \
 975                                      ))
 976
 977 /* True if the result of a load is not available to the next instruction.
 978    A nop will then be needed between instructions like "lw $4,..."
 979    and "addiu $4,$4,1".  */
 980 #define ISA_HAS_LOAD_DELAY      (mips_isa == 1                          \
 981                                  && !TARGET_MIPS3900                    \
 982                                  && !TARGET_MIPS16)
 983
 984 /* Likewise mtc1 and mfc1.  */
 985 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3)
 986
 987 /* Likewise floating-point comparisons.  */
 988 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3)
 989
 990 /* True if mflo and mfhi can be immediately followed by instructions
 991    which write to the HI and LO registers.
 992
 993    According to MIPS specifications, MIPS ISAs I, II, and III need
 994    (at least) two instructions between the reads of HI/LO and
 995    instructions which write them, and later ISAs do not.  Contradicting
 996    the MIPS specifications, some MIPS IV processor user manuals (e.g.
 997    the UM for the NEC Vr5000) document needing the instructions between
 998    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
 999    MIPS64 and later ISAs to have the interlocks, plus any specific
1000    earlier-ISA CPUs for which CPU documentation declares that the
1001    instructions are really interlocked.  */
1002 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
1003                                  || ISA_MIPS32R2                        \
1004                                  || ISA_MIPS64                          \
1005                                  || TARGET_MIPS5500)
1006 \f
1007 /* Add -G xx support.  */
1008
1009 #undef  SWITCH_TAKES_ARG
1010 #define SWITCH_TAKES_ARG(CHAR)                                          \
1011   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
1012
1013 #define OVERRIDE_OPTIONS override_options ()
1014
1015 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
1016
1017 /* Show we can debug even without a frame pointer.  */
1018 #define CAN_DEBUG_WITHOUT_FP
1019 \f
1020 /* Tell collect what flags to pass to nm.  */
1021 #ifndef NM_FLAGS
1022 #define NM_FLAGS "-Bn"
1023 #endif
1024
1025 \f
1026 /* Assembler specs.  */
1027
1028 /* MIPS_AS_ASM_SPEC is passed when using the MIPS assembler rather
1029    than gas.  */
1030
1031 #define MIPS_AS_ASM_SPEC "\
1032 %{!.s:-nocpp} %{.s: %{cpp} %{nocpp}} \
1033 %{pipe: %e-pipe is not supported} \
1034 %{K} %(subtarget_mips_as_asm_spec)"
1035
1036 /* SUBTARGET_MIPS_AS_ASM_SPEC is passed when using the MIPS assembler
1037    rather than gas.  It may be overridden by subtargets.  */
1038
1039 #ifndef SUBTARGET_MIPS_AS_ASM_SPEC
1040 #define SUBTARGET_MIPS_AS_ASM_SPEC "%{v}"
1041 #endif
1042
1043 /* GAS_ASM_SPEC is passed when using gas, rather than the MIPS
1044    assembler.  */
1045
1046 #define GAS_ASM_SPEC "%{mtune=*} %{v}"
1047
1048 #define SUBTARGET_TARGET_SWITCHES
1049
1050 #ifndef MIPS_ABI_DEFAULT
1051 #define MIPS_ABI_DEFAULT ABI_32
1052 #endif
1053
1054 /* Use the most portable ABI flag for the ASM specs.  */
1055
1056 #if MIPS_ABI_DEFAULT == ABI_32
1057 #define MULTILIB_ABI_DEFAULT "mabi=32"
1058 #define ASM_ABI_DEFAULT_SPEC "-32"
1059 #endif
1060
1061 #if MIPS_ABI_DEFAULT == ABI_O64
1062 #define MULTILIB_ABI_DEFAULT "mabi=o64"
1063 #define ASM_ABI_DEFAULT_SPEC "-mabi=o64"
1064 #endif
1065
1066 #if MIPS_ABI_DEFAULT == ABI_N32
1067 #define MULTILIB_ABI_DEFAULT "mabi=n32"
1068 #define ASM_ABI_DEFAULT_SPEC "-n32"
1069 #endif
1070
1071 #if MIPS_ABI_DEFAULT == ABI_64
1072 #define MULTILIB_ABI_DEFAULT "mabi=64"
1073 #define ASM_ABI_DEFAULT_SPEC "-64"
1074 #endif
1075
1076 #if MIPS_ABI_DEFAULT == ABI_EABI
1077 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
1078 #define ASM_ABI_DEFAULT_SPEC "-mabi=eabi"
1079 #endif
1080
1081 /* Only ELF targets can switch the ABI.  */
1082 #ifndef OBJECT_FORMAT_ELF
1083 #undef ASM_ABI_DEFAULT_SPEC
1084 #define ASM_ABI_DEFAULT_SPEC ""
1085 #endif
1086
1087 /* TARGET_ASM_SPEC is used to select either MIPS_AS_ASM_SPEC or
1088    GAS_ASM_SPEC as the default, depending upon the value of
1089    TARGET_DEFAULT.  */
1090
1091 #if ((TARGET_CPU_DEFAULT | TARGET_DEFAULT) & MASK_GAS) != 0
1092 /* GAS */
1093
1094 #define TARGET_ASM_SPEC "\
1095 %{mmips-as: %(mips_as_asm_spec)} \
1096 %{!mmips-as: %(gas_asm_spec)}"
1097
1098 #else /* not GAS */
1099
1100 #define TARGET_ASM_SPEC "\
1101 %{!mgas: %(mips_as_asm_spec)} \
1102 %{mgas: %(gas_asm_spec)}"
1103
1104 #endif /* not GAS */
1105
1106 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
1107    to the assembler.  It may be overridden by subtargets.  */
1108 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
1109 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
1110 %{noasmopt:-O0} \
1111 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
1112 #endif
1113
1114 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
1115    the assembler.  It may be overridden by subtargets.  */
1116 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
1117 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
1118 %{g} %{g0} %{g1} %{g2} %{g3} \
1119 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
1120 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
1121 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1122 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1123 %(mdebug_asm_spec)"
1124 #endif
1125
1126 /* Beginning with gas 2.13, -mdebug must be passed to correctly handle COFF
1127    debugging info.  */
1128 #if ((TARGET_CPU_DEFAULT | TARGET_DEFAULT) & MASK_GAS) != 0
1129 /* GAS */
1130 #define MDEBUG_ASM_SPEC "%{gcoff*:-mdebug} \
1131                          %{!gcoff*:-no-mdebug}"
1132 #else /* not GAS */
1133 #define MDEBUG_ASM_SPEC ""
1134 #endif /* not GAS */
1135
1136 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1137    overridden by subtargets.  */
1138
1139 #ifndef SUBTARGET_ASM_SPEC
1140 #define SUBTARGET_ASM_SPEC ""
1141 #endif
1142
1143 /* ASM_SPEC is the set of arguments to pass to the assembler.  Note: we
1144    pass -mgp32, -mgp64, -march, -mabi=eabi and -meabi=o64 regardless of
1145    whether we're using GAS.  These options can only be used properly
1146    with GAS, and it is better to get an error from a non-GAS assembler
1147    than to silently generate bad code.  */
1148
1149 #undef ASM_SPEC
1150 #define ASM_SPEC "\
1151 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1152 %{mips32} %{mips32r2} %{mips64} \
1153 %{mips16:%{!mno-mips16:-mips16}} %{mno-mips16:-no-mips16} \
1154 %{mfix-vr4120} \
1155 %(subtarget_asm_optimizing_spec) \
1156 %(subtarget_asm_debugging_spec) \
1157 %{mabi=32:-32}%{mabi=n32:-n32}%{mabi=64:-64}%{mabi=n64:-64} \
1158 %{mabi=eabi} %{mabi=o64} %{!mabi*: %(asm_abi_default_spec)} \
1159 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
1160 %(target_asm_spec) \
1161 %(subtarget_asm_spec)"
1162
1163 /* Extra switches sometimes passed to the linker.  */
1164 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1165   will interpret it as a -b option.  */
1166
1167 #ifndef LINK_SPEC
1168 #define LINK_SPEC "\
1169 %(endian_spec) \
1170 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32} %{mips32r2} %{mips64} \
1171 %{bestGnum} %{shared} %{non_shared}"
1172 #endif  /* LINK_SPEC defined */
1173
1174
1175 /* Specs for the compiler proper */
1176
1177 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1178    overridden by subtargets.  */
1179 #ifndef SUBTARGET_CC1_SPEC
1180 #define SUBTARGET_CC1_SPEC ""
1181 #endif
1182
1183 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1184
1185 #ifndef CC1_SPEC
1186 #define CC1_SPEC "\
1187 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1188 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1189 %{save-temps: } \
1190 %(subtarget_cc1_spec)"
1191 #endif
1192
1193 /* Preprocessor specs.  */
1194
1195 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1196    overridden by subtargets.  */
1197 #ifndef SUBTARGET_CPP_SPEC
1198 #define SUBTARGET_CPP_SPEC ""
1199 #endif
1200
1201 #define CPP_SPEC "%(subtarget_cpp_spec)"
1202
1203 /* This macro defines names of additional specifications to put in the specs
1204    that can be used in various specifications like CC1_SPEC.  Its definition
1205    is an initializer with a subgrouping for each command option.
1206
1207    Each subgrouping contains a string constant, that defines the
1208    specification name, and a string constant that used by the GCC driver
1209    program.
1210
1211    Do not define this macro if it does not need to do anything.  */
1212
1213 #define EXTRA_SPECS                                                     \
1214   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1215   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1216   { "mips_as_asm_spec", MIPS_AS_ASM_SPEC },                             \
1217   { "gas_asm_spec", GAS_ASM_SPEC },                                     \
1218   { "target_asm_spec", TARGET_ASM_SPEC },                               \
1219   { "subtarget_mips_as_asm_spec", SUBTARGET_MIPS_AS_ASM_SPEC },         \
1220   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1221   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1222   { "mdebug_asm_spec", MDEBUG_ASM_SPEC },                               \
1223   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1224   { "asm_abi_default_spec", ASM_ABI_DEFAULT_SPEC },                     \
1225   { "endian_spec", ENDIAN_SPEC },                                       \
1226   SUBTARGET_EXTRA_SPECS
1227
1228 #ifndef SUBTARGET_EXTRA_SPECS
1229 #define SUBTARGET_EXTRA_SPECS
1230 #endif
1231
1232 /* If defined, this macro is an additional prefix to try after
1233    `STANDARD_EXEC_PREFIX'.  */
1234
1235 #ifndef MD_EXEC_PREFIX
1236 #define MD_EXEC_PREFIX "/usr/lib/cmplrs/cc/"
1237 #endif
1238
1239 #ifndef MD_STARTFILE_PREFIX
1240 #define MD_STARTFILE_PREFIX "/usr/lib/cmplrs/cc/"
1241 #endif
1242
1243 \f
1244 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1245 #define MIPS_DEBUGGING_INFO 1           /* MIPS specific debugging info */
1246 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
1247
1248 #ifndef PREFERRED_DEBUGGING_TYPE
1249 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
1250 #endif
1251
1252 #define DWARF2_ADDR_SIZE (ABI_HAS_64BIT_SYMBOLS ? 8 : 4)
1253
1254 /* By default, turn on GDB extensions.  */
1255 #define DEFAULT_GDB_EXTENSIONS 1
1256
1257 /* If we are passing smuggling stabs through the MIPS ECOFF object
1258    format, put a comment in front of the .stab<x> operation so
1259    that the MIPS assembler does not choke.  The mips-tfile program
1260    will correctly put the stab into the object file.  */
1261
1262 #define ASM_STABS_OP    ((TARGET_GAS) ? "\t.stabs\t" : " #.stabs\t")
1263 #define ASM_STABN_OP    ((TARGET_GAS) ? "\t.stabn\t" : " #.stabn\t")
1264 #define ASM_STABD_OP    ((TARGET_GAS) ? "\t.stabd\t" : " #.stabd\t")
1265
1266 /* Local compiler-generated symbols must have a prefix that the assembler
1267    understands.   By default, this is $, although some targets (e.g.,
1268    NetBSD-ELF) need to override this.  */
1269
1270 #ifndef LOCAL_LABEL_PREFIX
1271 #define LOCAL_LABEL_PREFIX      "$"
1272 #endif
1273
1274 /* By default on the mips, external symbols do not have an underscore
1275    prepended, but some targets (e.g., NetBSD) require this.  */
1276
1277 #ifndef USER_LABEL_PREFIX
1278 #define USER_LABEL_PREFIX       ""
1279 #endif
1280
1281 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1282    since the length can run past this up to a continuation point.  */
1283 #undef DBX_CONTIN_LENGTH
1284 #define DBX_CONTIN_LENGTH 1500
1285
1286 /* How to renumber registers for dbx and gdb.  */
1287 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[ (REGNO) ]
1288
1289 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
1290 #define DWARF_FRAME_REGNUM(REG) (REG)
1291
1292 /* The DWARF 2 CFA column which tracks the return address.  */
1293 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
1294
1295 /* The DWARF 2 CFA column which tracks the return address from a
1296    signal handler context.  */
1297 #define SIGNAL_UNWIND_RETURN_COLUMN (FP_REG_LAST + 1)
1298
1299 /* Before the prologue, RA lives in r31.  */
1300 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1301
1302 /* Describe how we implement __builtin_eh_return.  */
1303 #define EH_RETURN_DATA_REGNO(N) \
1304   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1305
1306 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1307
1308 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1309    The default for this in 64-bit mode is 8, which causes problems with
1310    SFmode register saves.  */
1311 #define DWARF_CIE_DATA_ALIGNMENT 4
1312
1313 /* Correct the offset of automatic variables and arguments.  Note that
1314    the MIPS debug format wants all automatic variables and arguments
1315    to be in terms of the virtual frame pointer (stack pointer before
1316    any adjustment in the function), while the MIPS 3.0 linker wants
1317    the frame pointer to be the stack pointer after the initial
1318    adjustment.  */
1319
1320 #define DEBUGGER_AUTO_OFFSET(X)                         \
1321   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1322 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1323   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1324 \f
1325 /* Target machine storage layout */
1326
1327 #define BITS_BIG_ENDIAN 0
1328 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1329 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1330
1331 /* Define this to set the endianness to use in libgcc2.c, which can
1332    not depend on target_flags.  */
1333 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1334 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1335 #else
1336 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1337 #endif
1338
1339 #define MAX_BITS_PER_WORD 64
1340
1341 /* Width of a word, in units (bytes).  */
1342 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1343 #define MIN_UNITS_PER_WORD 4
1344
1345 /* For MIPS, width of a floating point register.  */
1346 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1347
1348 /* If register $f0 holds a floating-point value, $f(0 + FP_INC) is
1349    the next available register.  */
1350 #define FP_INC (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1351
1352 /* The largest size of value that can be held in floating-point
1353    registers and moved with a single instruction.  */
1354 #define UNITS_PER_HWFPVALUE (TARGET_SOFT_FLOAT ? 0 : FP_INC * UNITS_PER_FPREG)
1355
1356 /* The largest size of value that can be held in floating-point
1357    registers.  */
1358 #define UNITS_PER_FPVALUE                       \
1359   (TARGET_SOFT_FLOAT ? 0                        \
1360    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
1361    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
1362
1363 /* The number of bytes in a double.  */
1364 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1365
1366 /* Set the sizes of the core types.  */
1367 #define SHORT_TYPE_SIZE 16
1368 #define INT_TYPE_SIZE (TARGET_INT64 ? 64 : 32)
1369 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1370 #define LONG_LONG_TYPE_SIZE 64
1371
1372 #define FLOAT_TYPE_SIZE 32
1373 #define DOUBLE_TYPE_SIZE 64
1374 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
1375
1376 /* long double is not a fixed mode, but the idea is that, if we
1377    support long double, we also want a 128-bit integer type.  */
1378 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1379
1380 #ifdef IN_LIBGCC2
1381 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1382   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1383 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1384 # else
1385 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1386 # endif
1387 #endif
1388
1389 /* Width in bits of a pointer.  */
1390 #ifndef POINTER_SIZE
1391 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1392 #endif
1393
1394 #define POINTERS_EXTEND_UNSIGNED 0
1395
1396 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1397 #define PARM_BOUNDARY ((mips_abi == ABI_O64 \
1398                         || TARGET_NEWABI \
1399                         || (mips_abi == ABI_EABI && TARGET_64BIT)) ? 64 : 32)
1400
1401
1402 /* Allocation boundary (in *bits*) for the code of a function.  */
1403 #define FUNCTION_BOUNDARY 32
1404
1405 /* Alignment of field after `int : 0' in a structure.  */
1406 #define EMPTY_FIELD_BOUNDARY 32
1407
1408 /* Every structure's size must be a multiple of this.  */
1409 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1410 #define STRUCTURE_SIZE_BOUNDARY 8
1411
1412 /* There is no point aligning anything to a rounder boundary than this.  */
1413 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1414
1415 /* All accesses must be aligned.  */
1416 #define STRICT_ALIGNMENT 1
1417
1418 /* Define this if you wish to imitate the way many other C compilers
1419    handle alignment of bitfields and the structures that contain
1420    them.
1421
1422    The behavior is that the type written for a bit-field (`int',
1423    `short', or other integer type) imposes an alignment for the
1424    entire structure, as if the structure really did contain an
1425    ordinary field of that type.  In addition, the bit-field is placed
1426    within the structure so that it would fit within such a field,
1427    not crossing a boundary for it.
1428
1429    Thus, on most machines, a bit-field whose type is written as `int'
1430    would not cross a four-byte boundary, and would force four-byte
1431    alignment for the whole structure.  (The alignment used may not
1432    be four bytes; it is controlled by the other alignment
1433    parameters.)
1434
1435    If the macro is defined, its definition should be a C expression;
1436    a nonzero value for the expression enables this behavior.  */
1437
1438 #define PCC_BITFIELD_TYPE_MATTERS 1
1439
1440 /* If defined, a C expression to compute the alignment given to a
1441    constant that is being placed in memory.  CONSTANT is the constant
1442    and ALIGN is the alignment that the object would ordinarily have.
1443    The value of this macro is used instead of that alignment to align
1444    the object.
1445
1446    If this macro is not defined, then ALIGN is used.
1447
1448    The typical use of this macro is to increase alignment for string
1449    constants to be word aligned so that `strcpy' calls that copy
1450    constants can be done inline.  */
1451
1452 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1453   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1454    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1455
1456 /* If defined, a C expression to compute the alignment for a static
1457    variable.  TYPE is the data type, and ALIGN is the alignment that
1458    the object would ordinarily have.  The value of this macro is used
1459    instead of that alignment to align the object.
1460
1461    If this macro is not defined, then ALIGN is used.
1462
1463    One use of this macro is to increase alignment of medium-size
1464    data to make it all fit in fewer cache lines.  Another is to
1465    cause character arrays to be word-aligned so that `strcpy' calls
1466    that copy constants to character arrays can be done inline.  */
1467
1468 #undef DATA_ALIGNMENT
1469 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1470   ((((ALIGN) < BITS_PER_WORD)                                           \
1471     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1472         || TREE_CODE (TYPE) == UNION_TYPE                               \
1473         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1474
1475
1476 #define PAD_VARARGS_DOWN \
1477   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1478
1479 /* Define if operations between registers always perform the operation
1480    on the full register even if a narrower mode is specified.  */
1481 #define WORD_REGISTER_OPERATIONS
1482
1483 /* When in 64 bit mode, move insns will sign extend SImode and CCmode
1484    moves.  All other references are zero extended.  */
1485 #define LOAD_EXTEND_OP(MODE) \
1486   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1487    ? SIGN_EXTEND : ZERO_EXTEND)
1488
1489 /* Define this macro if it is advisable to hold scalars in registers
1490    in a wider mode than that declared by the program.  In such cases,
1491    the value is constrained to be within the bounds of the declared
1492    type, but kept valid in the wider mode.  The signedness of the
1493    extension may differ from that of the type.  */
1494
1495 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1496   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1497       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1498     {                                           \
1499       if ((MODE) == SImode)                     \
1500         (UNSIGNEDP) = 0;                        \
1501       (MODE) = Pmode;                           \
1502     }
1503
1504 /* Define if loading short immediate values into registers sign extends.  */
1505 #define SHORT_IMMEDIATES_SIGN_EXTEND
1506 \f
1507 /* Standard register usage.  */
1508
1509 /* Number of hardware registers.  We have:
1510
1511    - 32 integer registers
1512    - 32 floating point registers
1513    - 8 condition code registers
1514    - 2 accumulator registers (hi and lo)
1515    - 32 registers each for coprocessors 0, 2 and 3
1516    - 3 fake registers:
1517         - ARG_POINTER_REGNUM
1518         - FRAME_POINTER_REGNUM
1519         - FAKE_CALL_REGNO (see the comment above load_callsi for details)
1520    - 3 dummy entries that were used at various times in the past.  */
1521
1522 #define FIRST_PSEUDO_REGISTER 176
1523
1524 /* By default, fix the kernel registers ($26 and $27), the global
1525    pointer ($28) and the stack pointer ($29).  This can change
1526    depending on the command-line options.
1527
1528    Regarding coprocessor registers: without evidence to the contrary,
1529    it's best to assume that each coprocessor register has a unique
1530    use.  This can be overridden, in, e.g., override_options() or
1531    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1532    for a particular target.  */
1533
1534 #define FIXED_REGISTERS                                                 \
1535 {                                                                       \
1536   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1537   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1538   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1539   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1540   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1541   /* COP0 registers */                                                  \
1542   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1543   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1544   /* COP2 registers */                                                  \
1545   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1546   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1547   /* COP3 registers */                                                  \
1548   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1549   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1550 }
1551
1552
1553 /* Set up this array for o32 by default.
1554
1555    Note that we don't mark $31 as a call-clobbered register.  The idea is
1556    that it's really the call instructions themselves which clobber $31.
1557    We don't care what the called function does with it afterwards.
1558
1559    This approach makes it easier to implement sibcalls.  Unlike normal
1560    calls, sibcalls don't clobber $31, so the register reaches the
1561    called function in tact.  EPILOGUE_USES says that $31 is useful
1562    to the called function.  */
1563
1564 #define CALL_USED_REGISTERS                                             \
1565 {                                                                       \
1566   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1567   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1568   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1569   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1570   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1571   /* COP0 registers */                                                  \
1572   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1573   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1574   /* COP2 registers */                                                  \
1575   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1576   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1577   /* COP3 registers */                                                  \
1578   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1579   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1580 }
1581
1582
1583 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1584
1585 #define CALL_REALLY_USED_REGISTERS                                      \
1586 { /* General registers.  */                                             \
1587   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1588   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1589   /* Floating-point registers.  */                                      \
1590   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1591   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1592   /* Others.  */                                                        \
1593   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1594   /* COP0 registers */                                                  \
1595   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1596   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1597   /* COP2 registers */                                                  \
1598   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1599   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1600   /* COP3 registers */                                                  \
1601   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1602   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0                        \
1603 }
1604
1605 /* Internal macros to classify a register number as to whether it's a
1606    general purpose register, a floating point register, a
1607    multiply/divide register, or a status register.  */
1608
1609 #define GP_REG_FIRST 0
1610 #define GP_REG_LAST  31
1611 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1612 #define GP_DBX_FIRST 0
1613
1614 #define FP_REG_FIRST 32
1615 #define FP_REG_LAST  63
1616 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1617 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1618
1619 #define MD_REG_FIRST 64
1620 #define MD_REG_LAST  65
1621 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1622 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1623
1624 #define ST_REG_FIRST 67
1625 #define ST_REG_LAST  74
1626 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1627
1628
1629 /* FIXME: renumber.  */
1630 #define COP0_REG_FIRST 80
1631 #define COP0_REG_LAST 111
1632 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1633
1634 #define COP2_REG_FIRST 112
1635 #define COP2_REG_LAST 143
1636 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1637
1638 #define COP3_REG_FIRST 144
1639 #define COP3_REG_LAST 175
1640 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1641 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1642 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1643
1644 #define AT_REGNUM       (GP_REG_FIRST + 1)
1645 #define HI_REGNUM       (MD_REG_FIRST + 0)
1646 #define LO_REGNUM       (MD_REG_FIRST + 1)
1647
1648 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1649    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1650    should be used instead.  */
1651 #define FPSW_REGNUM     ST_REG_FIRST
1652
1653 #define GP_REG_P(REGNO) \
1654   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1655 #define M16_REG_P(REGNO) \
1656   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1657 #define FP_REG_P(REGNO)  \
1658   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1659 #define MD_REG_P(REGNO) \
1660   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1661 #define ST_REG_P(REGNO) \
1662   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1663 #define COP0_REG_P(REGNO) \
1664   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1665 #define COP2_REG_P(REGNO) \
1666   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1667 #define COP3_REG_P(REGNO) \
1668   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1669 #define ALL_COP_REG_P(REGNO) \
1670   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1671
1672 #define FP_REG_RTX_P(X) (GET_CODE (X) == REG && FP_REG_P (REGNO (X)))
1673
1674 /* Return coprocessor number from register number.  */
1675
1676 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1677   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1678    : COP3_REG_P (REGNO) ? '3' : '?')
1679
1680
1681 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1682
1683 /* To make the code simpler, HARD_REGNO_MODE_OK just references an
1684    array built in override_options.  Because machmodes.h is not yet
1685    included before this file is processed, the MODE bound can't be
1686    expressed here.  */
1687
1688 extern char mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
1689
1690 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1691   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1692
1693 /* Value is 1 if it is a good idea to tie two pseudo registers
1694    when one has mode MODE1 and one has mode MODE2.
1695    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1696    for any hard reg, then this must be 0 for correct output.  */
1697 #define MODES_TIEABLE_P(MODE1, MODE2)                                   \
1698   ((GET_MODE_CLASS (MODE1) == MODE_FLOAT ||                             \
1699     GET_MODE_CLASS (MODE1) == MODE_COMPLEX_FLOAT)                       \
1700    == (GET_MODE_CLASS (MODE2) == MODE_FLOAT ||                          \
1701        GET_MODE_CLASS (MODE2) == MODE_COMPLEX_FLOAT))
1702
1703 /* Register to use for pushing function arguments.  */
1704 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1705
1706 /* These two registers don't really exist: they get eliminated to either
1707    the stack or hard frame pointer.  */
1708 #define ARG_POINTER_REGNUM 77
1709 #define FRAME_POINTER_REGNUM 78
1710
1711 /* $30 is not available on the mips16, so we use $17 as the frame
1712    pointer.  */
1713 #define HARD_FRAME_POINTER_REGNUM \
1714   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1715
1716 /* Value should be nonzero if functions must have frame pointers.
1717    Zero means the frame pointer need not be set up (and parms
1718    may be accessed via the stack pointer) in functions that seem suitable.
1719    This is computed in `reload', in reload1.c.  */
1720 #define FRAME_POINTER_REQUIRED (current_function_calls_alloca)
1721
1722 /* Register in which static-chain is passed to a function.  */
1723 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 2)
1724
1725 /* Registers used as temporaries in prologue/epilogue code.  If we're
1726    generating mips16 code, these registers must come from the core set
1727    of 8.  The prologue register mustn't conflict with any incoming
1728    arguments, the static chain pointer, or the frame pointer.  The
1729    epilogue temporary mustn't conflict with the return registers, the
1730    frame pointer, the EH stack adjustment, or the EH data registers.  */
1731
1732 #define MIPS_PROLOGUE_TEMP_REGNUM (GP_REG_FIRST + 3)
1733 #define MIPS_EPILOGUE_TEMP_REGNUM (GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1734
1735 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1736 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1737
1738 /* Define this macro if it is as good or better to call a constant
1739    function address than to call an address kept in a register.  */
1740 #define NO_FUNCTION_CSE 1
1741
1742 /* Define this macro if it is as good or better for a function to
1743    call itself with an explicit address than to call an address
1744    kept in a register.  */
1745 #define NO_RECURSIVE_FUNCTION_CSE 1
1746
1747 /* The ABI-defined global pointer.  Sometimes we use a different
1748    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1749 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1750
1751 /* We normally use $28 as the global pointer.  However, when generating
1752    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1753    register instead.  They can then avoid saving and restoring $28
1754    and perhaps avoid using a frame at all.
1755
1756    When a leaf function uses something other than $28, mips_expand_prologue
1757    will modify pic_offset_table_rtx in place.  Take the register number
1758    from there after reload.  */
1759 #define PIC_OFFSET_TABLE_REGNUM \
1760   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1761
1762 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1763 \f
1764 /* Define the classes of registers for register constraints in the
1765    machine description.  Also define ranges of constants.
1766
1767    One of the classes must always be named ALL_REGS and include all hard regs.
1768    If there is more than one class, another class must be named NO_REGS
1769    and contain no registers.
1770
1771    The name GENERAL_REGS must be the name of a class (or an alias for
1772    another name such as ALL_REGS).  This is the class of registers
1773    that is allowed by "g" or "r" in a register constraint.
1774    Also, registers outside this class are allocated only when
1775    instructions express preferences for them.
1776
1777    The classes must be numbered in nondecreasing order; that is,
1778    a larger-numbered class must never be contained completely
1779    in a smaller-numbered class.
1780
1781    For any two classes, it is very desirable that there be another
1782    class that represents their union.  */
1783
1784 enum reg_class
1785 {
1786   NO_REGS,                      /* no registers in set */
1787   M16_NA_REGS,                  /* mips16 regs not used to pass args */
1788   M16_REGS,                     /* mips16 directly accessible registers */
1789   T_REG,                        /* mips16 T register ($24) */
1790   M16_T_REGS,                   /* mips16 registers plus T register */
1791   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1792   LEA_REGS,                     /* Every GPR except $25 */
1793   GR_REGS,                      /* integer registers */
1794   FP_REGS,                      /* floating point registers */
1795   HI_REG,                       /* hi register */
1796   LO_REG,                       /* lo register */
1797   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1798   COP0_REGS,                    /* generic coprocessor classes */
1799   COP2_REGS,
1800   COP3_REGS,
1801   HI_AND_GR_REGS,               /* union classes */
1802   LO_AND_GR_REGS,
1803   HI_AND_FP_REGS,
1804   COP0_AND_GR_REGS,
1805   COP2_AND_GR_REGS,
1806   COP3_AND_GR_REGS,
1807   ALL_COP_REGS,
1808   ALL_COP_AND_GR_REGS,
1809   ST_REGS,                      /* status registers (fp status) */
1810   ALL_REGS,                     /* all registers */
1811   LIM_REG_CLASSES               /* max value + 1 */
1812 };
1813
1814 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1815
1816 #define GENERAL_REGS GR_REGS
1817
1818 /* An initializer containing the names of the register classes as C
1819    string constants.  These names are used in writing some of the
1820    debugging dumps.  */
1821
1822 #define REG_CLASS_NAMES                                                 \
1823 {                                                                       \
1824   "NO_REGS",                                                            \
1825   "M16_NA_REGS",                                                        \
1826   "M16_REGS",                                                           \
1827   "T_REG",                                                              \
1828   "M16_T_REGS",                                                         \
1829   "PIC_FN_ADDR_REG",                                                    \
1830   "LEA_REGS",                                                           \
1831   "GR_REGS",                                                            \
1832   "FP_REGS",                                                            \
1833   "HI_REG",                                                             \
1834   "LO_REG",                                                             \
1835   "MD_REGS",                                                            \
1836   /* coprocessor registers */                                           \
1837   "COP0_REGS",                                                          \
1838   "COP2_REGS",                                                          \
1839   "COP3_REGS",                                                          \
1840   "HI_AND_GR_REGS",                                                     \
1841   "LO_AND_GR_REGS",                                                     \
1842   "HI_AND_FP_REGS",                                                     \
1843   "COP0_AND_GR_REGS",                                                   \
1844   "COP2_AND_GR_REGS",                                                   \
1845   "COP3_AND_GR_REGS",                                                   \
1846   "ALL_COP_REGS",                                                       \
1847   "ALL_COP_AND_GR_REGS",                                                \
1848   "ST_REGS",                                                            \
1849   "ALL_REGS"                                                            \
1850 }
1851
1852 /* An initializer containing the contents of the register classes,
1853    as integers which are bit masks.  The Nth integer specifies the
1854    contents of class N.  The way the integer MASK is interpreted is
1855    that register R is in the class if `MASK & (1 << R)' is 1.
1856
1857    When the machine has more than 32 registers, an integer does not
1858    suffice.  Then the integers are replaced by sub-initializers,
1859    braced groupings containing several integers.  Each
1860    sub-initializer must be suitable as an initializer for the type
1861    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1862
1863 #define REG_CLASS_CONTENTS                                                                              \
1864 {                                                                                                       \
1865   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
1866   { 0x0003000c, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 nonarg regs */\
1867   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
1868   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
1869   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
1870   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
1871   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR */   \
1872   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
1873   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
1874   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
1875   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
1876   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
1877   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* cop0 registers */    \
1878   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* cop2 registers */    \
1879   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* cop3 registers */    \
1880   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
1881   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
1882   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
1883   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                           \
1884   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },                           \
1885   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },                           \
1886   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1887   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1888   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
1889   { 0xffffffff, 0xffffffff, 0xffff07ff, 0xffffffff, 0xffffffff, 0x0000ffff }    /* all registers */     \
1890 }
1891
1892
1893 /* A C expression whose value is a register class containing hard
1894    register REGNO.  In general there is more that one such class;
1895    choose a class which is "minimal", meaning that no smaller class
1896    also contains the register.  */
1897
1898 extern const enum reg_class mips_regno_to_class[];
1899
1900 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1901
1902 /* A macro whose definition is the name of the class to which a
1903    valid base register must belong.  A base register is one used in
1904    an address which is the register value plus a displacement.  */
1905
1906 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1907
1908 /* A macro whose definition is the name of the class to which a
1909    valid index register must belong.  An index register is one used
1910    in an address where its value is either multiplied by a scale
1911    factor or added to another register (as well as added to a
1912    displacement).  */
1913
1914 #define INDEX_REG_CLASS NO_REGS
1915
1916 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1917    registers explicitly used in the rtl to be used as spill registers
1918    but prevents the compiler from extending the lifetime of these
1919    registers.  */
1920
1921 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1922
1923 /* This macro is used later on in the file.  */
1924 #define GR_REG_CLASS_P(CLASS)                                           \
1925   ((CLASS) == GR_REGS || (CLASS) == M16_REGS || (CLASS) == T_REG        \
1926    || (CLASS) == M16_T_REGS || (CLASS) == M16_NA_REGS                   \
1927    || (CLASS) == PIC_FN_ADDR_REG || (CLASS) == LEA_REGS)
1928
1929 /* This macro is also used later on in the file.  */
1930 #define COP_REG_CLASS_P(CLASS)                                          \
1931   ((CLASS)  == COP0_REGS || (CLASS) == COP2_REGS || (CLASS) == COP3_REGS)
1932
1933 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
1934    is the default value (allocate the registers in numeric order).  We
1935    define it just so that we can override it for the mips16 target in
1936    ORDER_REGS_FOR_LOCAL_ALLOC.  */
1937
1938 #define REG_ALLOC_ORDER                                                 \
1939 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
1940   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
1941   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
1942   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
1943   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
1944   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
1945   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
1946   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
1947   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
1948   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
1949   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175       \
1950 }
1951
1952 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1953    to be rearranged based on a particular function.  On the mips16, we
1954    want to allocate $24 (T_REG) before other registers for
1955    instructions for which it is possible.  */
1956
1957 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
1958
1959 /* REGISTER AND CONSTANT CLASSES */
1960
1961 /* Get reg_class from a letter such as appears in the machine
1962    description.
1963
1964    DEFINED REGISTER CLASSES:
1965
1966    'd'  General (aka integer) registers
1967         Normally this is GR_REGS, but in mips16 mode this is M16_REGS
1968    'y'  General registers (in both mips16 and non mips16 mode)
1969    'e'  Effective address registers (general registers except $25)
1970    't'  mips16 temporary register ($24)
1971    'f'  Floating point registers
1972    'h'  Hi register
1973    'l'  Lo register
1974    'x'  Multiply/divide registers
1975    'z'  FP Status register
1976    'B'  Cop0 register
1977    'C'  Cop2 register
1978    'D'  Cop3 register
1979    'b'  All registers */
1980
1981 extern enum reg_class mips_char_to_class[256];
1982
1983 #define REG_CLASS_FROM_LETTER(C) mips_char_to_class[(unsigned char)(C)]
1984
1985 /* True if VALUE is a signed 16-bit number.  */
1986
1987 #define SMALL_OPERAND(VALUE) \
1988   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
1989
1990 /* True if VALUE is an unsigned 16-bit number.  */
1991
1992 #define SMALL_OPERAND_UNSIGNED(VALUE) \
1993   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
1994
1995 /* True if VALUE can be loaded into a register using LUI.  */
1996
1997 #define LUI_OPERAND(VALUE)                                      \
1998   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
1999    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
2000
2001 /* Return a value X with the low 16 bits clear, and such that
2002    VALUE - X is a signed 16-bit value.  */
2003
2004 #define CONST_HIGH_PART(VALUE) \
2005   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
2006
2007 #define CONST_LOW_PART(VALUE) \
2008   ((VALUE) - CONST_HIGH_PART (VALUE))
2009
2010 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
2011 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
2012 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
2013
2014 /* The letters I, J, K, L, M, N, O, and P in a register constraint
2015    string can be used to stand for particular ranges of immediate
2016    operands.  This macro defines what the ranges are.  C is the
2017    letter, and VALUE is a constant value.  Return 1 if VALUE is
2018    in the range specified by C.  */
2019
2020 /* For MIPS:
2021
2022    `I'  is used for the range of constants an arithmetic insn can
2023         actually contain (16 bits signed integers).
2024
2025    `J'  is used for the range which is just zero (ie, $r0).
2026
2027    `K'  is used for the range of constants a logical insn can actually
2028         contain (16 bit zero-extended integers).
2029
2030    `L'  is used for the range of constants that be loaded with lui
2031         (ie, the bottom 16 bits are zero).
2032
2033    `M'  is used for the range of constants that take two words to load
2034         (ie, not matched by `I', `K', and `L').
2035
2036    `N'  is used for negative 16 bit constants other than -65536.
2037
2038    `O'  is a 15 bit signed integer.
2039
2040    `P'  is used for positive 16 bit constants.  */
2041
2042 #define CONST_OK_FOR_LETTER_P(VALUE, C)                                 \
2043   ((C) == 'I' ? SMALL_OPERAND (VALUE)                                   \
2044    : (C) == 'J' ? ((VALUE) == 0)                                        \
2045    : (C) == 'K' ? SMALL_OPERAND_UNSIGNED (VALUE)                        \
2046    : (C) == 'L' ? LUI_OPERAND (VALUE)                                   \
2047    : (C) == 'M' ? (!SMALL_OPERAND (VALUE)                               \
2048                    && !SMALL_OPERAND_UNSIGNED (VALUE)                   \
2049                    && !LUI_OPERAND (VALUE))                             \
2050    : (C) == 'N' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0xffff) < 0xffff) \
2051    : (C) == 'O' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0x4000) < 0x8000) \
2052    : (C) == 'P' ? ((VALUE) != 0 && (((VALUE) & ~0x0000ffff) == 0))      \
2053    : 0)
2054
2055 /* Similar, but for floating constants, and defining letters G and H.
2056    Here VALUE is the CONST_DOUBLE rtx itself.  */
2057
2058 /* For Mips
2059
2060   'G'   : Floating point 0 */
2061
2062 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)                          \
2063   ((C) == 'G'                                                           \
2064    && (VALUE) == CONST0_RTX (GET_MODE (VALUE)))
2065
2066 /* Letters in the range `Q' through `U' may be defined in a
2067    machine-dependent fashion to stand for arbitrary operand types.
2068    The machine description macro `EXTRA_CONSTRAINT' is passed the
2069    operand as its first argument and the constraint letter as its
2070    second operand.
2071
2072    `Q' is for signed 16-bit constants.
2073    `R' is for single-instruction memory references.  Note that this
2074          constraint has often been used in linux and glibc code.
2075    `S' is for legitimate constant call addresses.
2076    `T' is for constant move_operands that cannot be safely loaded into $25.
2077    `U' is for constant move_operands that can be safely loaded into $25.
2078    `W' is for memory references that are based on a member of BASE_REG_CLASS.
2079          This is true for all non-mips16 references (although it can somtimes
2080          be indirect if !TARGET_EXPLICIT_RELOCS).  For mips16, it excludes
2081          stack and constant-pool references.  */
2082
2083 #define EXTRA_CONSTRAINT(OP,CODE)                                       \
2084   (((CODE) == 'Q')        ? const_arith_operand (OP, VOIDmode)          \
2085    : ((CODE) == 'R')      ? (GET_CODE (OP) == MEM                       \
2086                              && mips_fetch_insns (OP) == 1)             \
2087    : ((CODE) == 'S')      ? (CONSTANT_P (OP)                            \
2088                              && call_insn_operand (OP, VOIDmode))       \
2089    : ((CODE) == 'T')      ? (CONSTANT_P (OP)                            \
2090                              && move_operand (OP, VOIDmode)             \
2091                              && mips_dangerous_for_la25_p (OP))         \
2092    : ((CODE) == 'U')      ? (CONSTANT_P (OP)                            \
2093                              && move_operand (OP, VOIDmode)             \
2094                              && !mips_dangerous_for_la25_p (OP))        \
2095    : ((CODE) == 'W')      ? (GET_CODE (OP) == MEM                       \
2096                              && memory_operand (OP, VOIDmode)           \
2097                              && (!TARGET_MIPS16                         \
2098                                  || (!stack_operand (OP, VOIDmode)      \
2099                                      && !CONSTANT_P (XEXP (OP, 0)))))   \
2100    : FALSE)
2101
2102 /* Say which of the above are memory constraints.  */
2103 #define EXTRA_MEMORY_CONSTRAINT(C, STR) ((C) == 'R' || (C) == 'W')
2104
2105 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
2106   mips_preferred_reload_class (X, CLASS)
2107
2108 /* Certain machines have the property that some registers cannot be
2109    copied to some other registers without using memory.  Define this
2110    macro on those machines to be a C expression that is nonzero if
2111    objects of mode MODE in registers of CLASS1 can only be copied to
2112    registers of class CLASS2 by storing a register of CLASS1 into
2113    memory and loading that memory location into a register of CLASS2.
2114
2115    Do not define this macro if its value would always be zero.  */
2116 #if 0
2117 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE)                   \
2118   ((!TARGET_DEBUG_H_MODE                                                \
2119     && GET_MODE_CLASS (MODE) == MODE_INT                                \
2120     && ((CLASS1 == FP_REGS && GR_REG_CLASS_P (CLASS2))                  \
2121         || (GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)))             \
2122    || (TARGET_FLOAT64 && !TARGET_64BIT && (MODE) == DFmode              \
2123        && ((GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)               \
2124            || (GR_REG_CLASS_P (CLASS2) && CLASS1 == FP_REGS))))
2125 #endif
2126 /* The HI and LO registers can only be reloaded via the general
2127    registers.  Condition code registers can only be loaded to the
2128    general registers, and from the floating point registers.  */
2129
2130 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
2131   mips_secondary_reload_class (CLASS, MODE, X, 1)
2132 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
2133   mips_secondary_reload_class (CLASS, MODE, X, 0)
2134
2135 /* Return the maximum number of consecutive registers
2136    needed to represent mode MODE in a register of class CLASS.  */
2137
2138 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
2139
2140 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
2141   mips_cannot_change_mode_class (FROM, TO, CLASS)
2142 \f
2143 /* Stack layout; function entry, exit and calling.  */
2144
2145 #define STACK_GROWS_DOWNWARD
2146
2147 /* The offset of the first local variable from the beginning of the frame.
2148    See compute_frame_size for details about the frame layout.  */
2149 #define STARTING_FRAME_OFFSET                                           \
2150   (current_function_outgoing_args_size                                  \
2151    + (TARGET_ABICALLS && !TARGET_NEWABI                                 \
2152       ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
2153
2154 #define RETURN_ADDR_RTX mips_return_addr
2155
2156 /* Since the mips16 ISA mode is encoded in the least-significant bit
2157    of the address, mask it off return addresses for purposes of
2158    finding exception handling regions.  */
2159
2160 #define MASK_RETURN_ADDR GEN_INT (-2)
2161
2162
2163 /* Similarly, don't use the least-significant bit to tell pointers to
2164    code from vtable index.  */
2165
2166 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
2167
2168 /* The eliminations to $17 are only used for mips16 code.  See the
2169    definition of HARD_FRAME_POINTER_REGNUM.  */
2170
2171 #define ELIMINABLE_REGS                                                 \
2172 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
2173  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
2174  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
2175  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
2176  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
2177  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
2178
2179 /* We can always eliminate to the hard frame pointer.  We can eliminate
2180    to the stack pointer unless a frame pointer is needed.
2181
2182    In mips16 mode, we need a frame pointer for a large frame; otherwise,
2183    reload may be unable to compute the address of a local variable,
2184    since there is no way to add a large constant to the stack pointer
2185    without using a temporary register.  */
2186 #define CAN_ELIMINATE(FROM, TO)                                         \
2187   ((TO) == HARD_FRAME_POINTER_REGNUM                                    \
2188    || ((TO) == STACK_POINTER_REGNUM && !frame_pointer_needed            \
2189        && (!TARGET_MIPS16                                               \
2190            || compute_frame_size (get_frame_size ()) < 32768)))
2191
2192 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
2193   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
2194
2195 /* Allocate stack space for arguments at the beginning of each function.  */
2196 #define ACCUMULATE_OUTGOING_ARGS 1
2197
2198 /* The argument pointer always points to the first argument.  */
2199 #define FIRST_PARM_OFFSET(FNDECL) 0
2200
2201 /* o32 and o64 reserve stack space for all argument registers.  */
2202 #define REG_PARM_STACK_SPACE(FNDECL)                    \
2203   (TARGET_OLDABI                                        \
2204    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
2205    : 0)
2206
2207 /* Define this if it is the responsibility of the caller to
2208    allocate the area reserved for arguments passed in registers.
2209    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
2210    of this macro is to determine whether the space is included in
2211    `current_function_outgoing_args_size'.  */
2212 #define OUTGOING_REG_PARM_STACK_SPACE
2213
2214 #define STACK_BOUNDARY ((TARGET_OLDABI || mips_abi == ABI_EABI) ? 64 : 128)
2215 \f
2216 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
2217
2218 /* Symbolic macros for the registers used to return integer and floating
2219    point values.  */
2220
2221 #define GP_RETURN (GP_REG_FIRST + 2)
2222 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
2223
2224 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
2225
2226 /* Symbolic macros for the first/last argument registers.  */
2227
2228 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
2229 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2230 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
2231 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2232
2233 #define LIBCALL_VALUE(MODE) \
2234   mips_function_value (NULL_TREE, NULL, (MODE))
2235
2236 #define FUNCTION_VALUE(VALTYPE, FUNC) \
2237   mips_function_value ((VALTYPE), (FUNC), VOIDmode)
2238
2239 /* 1 if N is a possible register number for a function value.
2240    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
2241    Currently, R2 and F0 are only implemented here (C has no complex type)  */
2242
2243 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
2244   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
2245       && (N) == FP_RETURN + 2))
2246
2247 /* 1 if N is a possible register number for function argument passing.
2248    We have no FP argument registers when soft-float.  When FP registers
2249    are 32 bits, we can't directly reference the odd numbered ones.  */
2250
2251 #define FUNCTION_ARG_REGNO_P(N)                                 \
2252   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
2253     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
2254    && !fixed_regs[N])
2255 \f
2256 /* This structure has to cope with two different argument allocation
2257    schemes.  Most MIPS ABIs view the arguments as a struct, of which the
2258    first N words go in registers and the rest go on the stack.  If I < N,
2259    the Ith word might go in Ith integer argument register or the
2260    Ith floating-point one.  For these ABIs, we only need to remember
2261    the number of words passed so far.
2262
2263    The EABI instead allocates the integer and floating-point arguments
2264    separately.  The first N words of FP arguments go in FP registers,
2265    the rest go on the stack.  Likewise, the first N words of the other
2266    arguments go in integer registers, and the rest go on the stack.  We
2267    need to maintain three counts: the number of integer registers used,
2268    the number of floating-point registers used, and the number of words
2269    passed on the stack.
2270
2271    We could keep separate information for the two ABIs (a word count for
2272    the standard ABIs, and three separate counts for the EABI).  But it
2273    seems simpler to view the standard ABIs as forms of EABI that do not
2274    allocate floating-point registers.
2275
2276    So for the standard ABIs, the first N words are allocated to integer
2277    registers, and function_arg decides on an argument-by-argument basis
2278    whether that argument should really go in an integer register, or in
2279    a floating-point one.  */
2280
2281 typedef struct mips_args {
2282   /* Always true for varargs functions.  Otherwise true if at least
2283      one argument has been passed in an integer register.  */
2284   int gp_reg_found;
2285
2286   /* The number of arguments seen so far.  */
2287   unsigned int arg_number;
2288
2289   /* For EABI, the number of integer registers used so far.  For other
2290      ABIs, the number of words passed in registers (whether integer
2291      or floating-point).  */
2292   unsigned int num_gprs;
2293
2294   /* For EABI, the number of floating-point registers used so far.  */
2295   unsigned int num_fprs;
2296
2297   /* The number of words passed on the stack.  */
2298   unsigned int stack_words;
2299
2300   /* On the mips16, we need to keep track of which floating point
2301      arguments were passed in general registers, but would have been
2302      passed in the FP regs if this were a 32 bit function, so that we
2303      can move them to the FP regs if we wind up calling a 32 bit
2304      function.  We record this information in fp_code, encoded in base
2305      four.  A zero digit means no floating point argument, a one digit
2306      means an SFmode argument, and a two digit means a DFmode argument,
2307      and a three digit is not used.  The low order digit is the first
2308      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2309      an SFmode argument.  ??? A more sophisticated approach will be
2310      needed if MIPS_ABI != ABI_32.  */
2311   int fp_code;
2312
2313   /* True if the function has a prototype.  */
2314   int prototype;
2315 } CUMULATIVE_ARGS;
2316
2317 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2318    for a call to a function whose data type is FNTYPE.
2319    For a library call, FNTYPE is 0.  */
2320
2321 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
2322   init_cumulative_args (&CUM, FNTYPE, LIBNAME)                          \
2323
2324 /* Update the data in CUM to advance over an argument
2325    of mode MODE and data type TYPE.
2326    (TYPE is null for libcalls where that information may not be available.)  */
2327
2328 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)                    \
2329   function_arg_advance (&CUM, MODE, TYPE, NAMED)
2330
2331 /* Determine where to put an argument to a function.
2332    Value is zero to push the argument on the stack,
2333    or a hard register in which to store the argument.
2334
2335    MODE is the argument's machine mode.
2336    TYPE is the data type of the argument (as a tree).
2337     This is null for libcalls where that information may
2338     not be available.
2339    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2340     the preceding args and about the function being called.
2341    NAMED is nonzero if this argument is a named parameter
2342     (otherwise it is an extra parameter matching an ellipsis).  */
2343
2344 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2345   function_arg( &CUM, MODE, TYPE, NAMED)
2346
2347 /* For an arg passed partly in registers and partly in memory,
2348    this is the number of registers used.
2349    For args passed entirely in registers or entirely in memory, zero.  */
2350
2351 #define FUNCTION_ARG_PARTIAL_NREGS(CUM, MODE, TYPE, NAMED) \
2352   function_arg_partial_nregs (&CUM, MODE, TYPE, NAMED)
2353
2354 /* If defined, a C expression that gives the alignment boundary, in
2355    bits, of an argument with the specified mode and type.  If it is
2356    not defined,  `PARM_BOUNDARY' is used for all arguments.  */
2357
2358 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE)                               \
2359   (((TYPE) != 0)                                                        \
2360         ? ((TYPE_ALIGN(TYPE) <= PARM_BOUNDARY)                          \
2361                 ? PARM_BOUNDARY                                         \
2362                 : TYPE_ALIGN(TYPE))                                     \
2363         : ((GET_MODE_ALIGNMENT(MODE) <= PARM_BOUNDARY)                  \
2364                 ? PARM_BOUNDARY                                         \
2365                 : GET_MODE_ALIGNMENT(MODE)))
2366
2367 #define FUNCTION_ARG_PASS_BY_REFERENCE(CUM, MODE, TYPE, NAMED)          \
2368   function_arg_pass_by_reference (&CUM, MODE, TYPE, NAMED)
2369
2370 #define FUNCTION_ARG_PADDING(MODE, TYPE)                \
2371   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
2372
2373 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST)            \
2374   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
2375
2376 #define FUNCTION_ARG_CALLEE_COPIES(CUM, MODE, TYPE, NAMED)              \
2377   (mips_abi == ABI_EABI && (NAMED)                                      \
2378    && FUNCTION_ARG_PASS_BY_REFERENCE (CUM, MODE, TYPE, NAMED))
2379
2380 /* Modified version of the macro in expr.h.  Only return true if
2381    the type has a variable size or if the front end requires it
2382    to be passed by reference.  */
2383 #define MUST_PASS_IN_STACK(MODE,TYPE)                   \
2384   ((TYPE) != 0                                          \
2385    && (TREE_CODE (TYPE_SIZE (TYPE)) != INTEGER_CST      \
2386        || TREE_ADDRESSABLE (TYPE)))
2387
2388 /* True if using EABI and varargs can be passed in floating-point
2389    registers.  Under these conditions, we need a more complex form
2390    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2391 #define EABI_FLOAT_VARARGS_P \
2392         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2393
2394 \f
2395 /* Say that the epilogue uses the return address register.  Note that
2396    in the case of sibcalls, the values "used by the epilogue" are
2397    considered live at the start of the called function.  */
2398 #define EPILOGUE_USES(REGNO) ((REGNO) == 31)
2399
2400 /* Treat LOC as a byte offset from the stack pointer and round it up
2401    to the next fully-aligned offset.  */
2402 #define MIPS_STACK_ALIGN(LOC)                                           \
2403   ((TARGET_OLDABI || mips_abi == ABI_EABI)                              \
2404    ? ((LOC) + 7) & ~7                                                   \
2405    : ((LOC) + 15) & ~15)
2406
2407 \f
2408 /* Implement `va_start' for varargs and stdarg.  */
2409 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
2410   mips_va_start (valist, nextarg)
2411
2412 /* Implement `va_arg'.  */
2413 #define EXPAND_BUILTIN_VA_ARG(valist, type) \
2414   mips_va_arg (valist, type)
2415 \f
2416 /* Output assembler code to FILE to increment profiler label # LABELNO
2417    for profiling a function entry.  */
2418
2419 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2420 {                                                                       \
2421   if (TARGET_MIPS16)                                                    \
2422     sorry ("mips16 function profiling");                                \
2423   fprintf (FILE, "\t.set\tnoat\n");                                     \
2424   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2425            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2426   if (!TARGET_NEWABI)                                                   \
2427     {                                                                   \
2428       fprintf (FILE,                                                    \
2429                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2430                TARGET_64BIT ? "dsubu" : "subu",                         \
2431                reg_names[STACK_POINTER_REGNUM],                         \
2432                reg_names[STACK_POINTER_REGNUM],                         \
2433                Pmode == DImode ? 16 : 8);                               \
2434     }                                                                   \
2435   fprintf (FILE, "\tjal\t_mcount\n");                                   \
2436   fprintf (FILE, "\t.set\tat\n");                                       \
2437 }
2438
2439 /* Define this macro if the code for function profiling should come
2440    before the function prologue.  Normally, the profiling code comes
2441    after.  */
2442
2443 /* #define PROFILE_BEFORE_PROLOGUE */
2444
2445 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2446    the stack pointer does not matter.  The value is tested only in
2447    functions that have frame pointers.
2448    No definition is equivalent to always zero.  */
2449
2450 #define EXIT_IGNORE_STACK 1
2451
2452 \f
2453 /* A C statement to output, on the stream FILE, assembler code for a
2454    block of data that contains the constant parts of a trampoline.
2455    This code should not include a label--the label is taken care of
2456    automatically.  */
2457
2458 #define TRAMPOLINE_TEMPLATE(STREAM)                                      \
2459 {                                                                        \
2460   fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");         \
2461   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2462   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2463   if (ptr_mode == DImode)                                               \
2464     {                                                                   \
2465       fprintf (STREAM, "\t.word\t0xdfe30014\t\t# ld     $3,20($31)\n"); \
2466       fprintf (STREAM, "\t.word\t0xdfe2001c\t\t# ld     $2,28($31)\n"); \
2467     }                                                                   \
2468   else                                                                  \
2469     {                                                                   \
2470       fprintf (STREAM, "\t.word\t0x8fe30014\t\t# lw     $3,20($31)\n"); \
2471       fprintf (STREAM, "\t.word\t0x8fe20018\t\t# lw     $2,24($31)\n"); \
2472     }                                                                   \
2473   fprintf (STREAM, "\t.word\t0x0060c821\t\t# move   $25,$3 (abicalls)\n"); \
2474   fprintf (STREAM, "\t.word\t0x00600008\t\t# jr     $3\n");             \
2475   fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");         \
2476   if (ptr_mode == DImode)                                               \
2477     {                                                                   \
2478       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2479       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2480     }                                                                   \
2481   else                                                                  \
2482     {                                                                   \
2483       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2484       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2485     }                                                                   \
2486 }
2487
2488 /* A C expression for the size in bytes of the trampoline, as an
2489    integer.  */
2490
2491 #define TRAMPOLINE_SIZE (32 + GET_MODE_SIZE (ptr_mode) * 2)
2492
2493 /* Alignment required for trampolines, in bits.  */
2494
2495 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2496
2497 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2498    program and data caches.  */
2499
2500 #ifndef CACHE_FLUSH_FUNC
2501 #define CACHE_FLUSH_FUNC "_flush_cache"
2502 #endif
2503
2504 /* A C statement to initialize the variable parts of a trampoline.
2505    ADDR is an RTX for the address of the trampoline; FNADDR is an
2506    RTX for the address of the nested function; STATIC_CHAIN is an
2507    RTX for the static chain value that should be passed to the
2508    function when it is called.  */
2509
2510 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2511 {                                                                           \
2512   rtx func_addr, chain_addr;                                                \
2513                                                                             \
2514   func_addr = plus_constant (ADDR, 32);                                     \
2515   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2516   emit_move_insn (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2517   emit_move_insn (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2518                                                                             \
2519   /* Flush both caches.  We need to flush the data cache in case            \
2520      the system has a write-back cache.  */                                 \
2521   /* ??? Should check the return value for errors.  */                      \
2522   if (mips_cache_flush_func && mips_cache_flush_func[0])                    \
2523     emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func),   \
2524                        0, VOIDmode, 3, ADDR, Pmode,                         \
2525                        GEN_INT (TRAMPOLINE_SIZE), TYPE_MODE (integer_type_node),\
2526                        GEN_INT (3), TYPE_MODE (integer_type_node));         \
2527 }
2528 \f
2529 /* Addressing modes, and classification of registers for them.  */
2530
2531 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2532 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2533   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2534
2535 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2536    and check its validity for a certain class.
2537    We have two alternate definitions for each of them.
2538    The usual definition accepts all pseudo regs; the other rejects them all.
2539    The symbol REG_OK_STRICT causes the latter definition to be used.
2540
2541    Most source files want to accept pseudo regs in the hope that
2542    they will get allocated to the class that the insn wants them to be in.
2543    Some source files that are used after register allocation
2544    need to be strict.  */
2545
2546 #ifndef REG_OK_STRICT
2547 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2548   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2549 #else
2550 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2551   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2552 #endif
2553
2554 #define REG_OK_FOR_INDEX_P(X) 0
2555
2556 \f
2557 /* Maximum number of registers that can appear in a valid memory address.  */
2558
2559 #define MAX_REGS_PER_ADDRESS 1
2560
2561 #ifdef REG_OK_STRICT
2562 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2563 {                                               \
2564   if (mips_legitimate_address_p (MODE, X, 1))   \
2565     goto ADDR;                                  \
2566 }
2567 #else
2568 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2569 {                                               \
2570   if (mips_legitimate_address_p (MODE, X, 0))   \
2571     goto ADDR;                                  \
2572 }
2573 #endif
2574
2575 /* Check for constness inline but use mips_legitimate_address_p
2576    to check whether a constant really is an address.  */
2577
2578 #define CONSTANT_ADDRESS_P(X) \
2579   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2580
2581 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2582
2583 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2584   do {                                                          \
2585     if (mips_legitimize_address (&(X), MODE))                   \
2586       goto WIN;                                                 \
2587   } while (0)
2588
2589
2590 /* A C statement or compound statement with a conditional `goto
2591    LABEL;' executed if memory address X (an RTX) can have different
2592    meanings depending on the machine mode of the memory reference it
2593    is used for.
2594
2595    Autoincrement and autodecrement addresses typically have
2596    mode-dependent effects because the amount of the increment or
2597    decrement is the size of the operand being addressed.  Some
2598    machines have other mode-dependent addresses.  Many RISC machines
2599    have no mode-dependent addresses.
2600
2601    You may assume that ADDR is a valid address for the machine.  */
2602
2603 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
2604
2605 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2606    'the start of the function that this code is output in'.  */
2607
2608 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2609   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2610     asm_fprintf ((FILE), "%U%s",                                        \
2611                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2612   else                                                                  \
2613     asm_fprintf ((FILE), "%U%s", (NAME))
2614 \f
2615 /* Specify the machine mode that this machine uses
2616    for the index in the tablejump instruction.
2617    ??? Using HImode in mips16 mode can cause overflow.  */
2618 #define CASE_VECTOR_MODE \
2619   (TARGET_MIPS16 ? HImode : ptr_mode)
2620
2621 /* Define as C expression which evaluates to nonzero if the tablejump
2622    instruction expects the table to contain offsets from the address of the
2623    table.
2624    Do not define this if the table should contain absolute addresses.  */
2625 #define CASE_VECTOR_PC_RELATIVE (TARGET_MIPS16)
2626
2627 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2628 #ifndef DEFAULT_SIGNED_CHAR
2629 #define DEFAULT_SIGNED_CHAR 1
2630 #endif
2631
2632 /* Max number of bytes we can move from memory to memory
2633    in one reasonably fast instruction.  */
2634 #define MOVE_MAX (TARGET_64BIT ? 8 : 4)
2635 #define MAX_MOVE_MAX 8
2636
2637 /* Define this macro as a C expression which is nonzero if
2638    accessing less than a word of memory (i.e. a `char' or a
2639    `short') is no faster than accessing a word of memory, i.e., if
2640    such access require more than one instruction or if there is no
2641    difference in cost between byte and (aligned) word loads.
2642
2643    On RISC machines, it tends to generate better code to define
2644    this as 1, since it avoids making a QI or HI mode register.  */
2645 #define SLOW_BYTE_ACCESS 1
2646
2647 /* Define this to be nonzero if shift instructions ignore all but the low-order
2648    few bits.  */
2649 #define SHIFT_COUNT_TRUNCATED 1
2650
2651 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2652    is done just by pretending it is already truncated.  */
2653 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2654   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2655
2656
2657 /* Specify the machine mode that pointers have.
2658    After generation of rtl, the compiler makes no further distinction
2659    between pointers and any other objects of this machine mode.  */
2660
2661 #ifndef Pmode
2662 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2663 #endif
2664
2665 /* Give call MEMs SImode since it is the "most permissive" mode
2666    for both 32-bit and 64-bit targets.  */
2667
2668 #define FUNCTION_MODE SImode
2669
2670 \f
2671 /* The cost of loading values from the constant pool.  It should be
2672    larger than the cost of any constant we want to synthesize in-line.  */
2673
2674 #define CONSTANT_POOL_COST COSTS_N_INSNS (8)
2675
2676 /* A C expression for the cost of moving data from a register in
2677    class FROM to one in class TO.  The classes are expressed using
2678    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2679    the default; other values are interpreted relative to that.
2680
2681    It is not required that the cost always equal 2 when FROM is the
2682    same as TO; on some machines it is expensive to move between
2683    registers if they are not general registers.
2684
2685    If reload sees an insn consisting of a single `set' between two
2686    hard registers, and if `REGISTER_MOVE_COST' applied to their
2687    classes returns a value of 2, reload does not check to ensure
2688    that the constraints of the insn are met.  Setting a cost of
2689    other than 2 will allow reload to verify that the constraints are
2690    met.  You should do this if the `movM' pattern's constraints do
2691    not allow such copying.  */
2692
2693 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2694   mips_register_move_cost (MODE, FROM, TO)
2695
2696 /* ??? Fix this to be right for the R8000.  */
2697 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2698   (((TUNE_MIPS4000 || TUNE_MIPS6000) ? 6 : 4) \
2699    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2700
2701 /* Define if copies to/from condition code registers should be avoided.
2702
2703    This is needed for the MIPS because reload_outcc is not complete;
2704    it needs to handle cases where the source is a general or another
2705    condition code register.  */
2706 #define AVOID_CCMODE_COPIES
2707
2708 /* A C expression for the cost of a branch instruction.  A value of
2709    1 is the default; other values are interpreted relative to that.  */
2710
2711 /* ??? Fix this to be right for the R8000.  */
2712 #define BRANCH_COST                                                     \
2713   ((! TARGET_MIPS16                                                     \
2714     && (TUNE_MIPS4000 || TUNE_MIPS6000))                                \
2715    ? 2 : 1)
2716
2717 /* If defined, modifies the length assigned to instruction INSN as a
2718    function of the context in which it is used.  LENGTH is an lvalue
2719    that contains the initially computed length of the insn and should
2720    be updated with the correct length of the insn.  */
2721 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2722   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2723
2724 \f
2725 /* Optionally define this if you have added predicates to
2726    `MACHINE.c'.  This macro is called within an initializer of an
2727    array of structures.  The first field in the structure is the
2728    name of a predicate and the second field is an array of rtl
2729    codes.  For each predicate, list all rtl codes that can be in
2730    expressions matched by the predicate.  The list should have a
2731    trailing comma.  Here is an example of two entries in the list
2732    for a typical RISC machine:
2733
2734    #define PREDICATE_CODES \
2735      {"gen_reg_rtx_operand", {SUBREG, REG}},  \
2736      {"reg_or_short_cint_operand", {SUBREG, REG, CONST_INT}},
2737
2738    Defining this macro does not affect the generated code (however,
2739    incorrect definitions that omit an rtl code that may be matched
2740    by the predicate can cause the compiler to malfunction).
2741    Instead, it allows the table built by `genrecog' to be more
2742    compact and efficient, thus speeding up the compiler.  The most
2743    important predicates to include in the list specified by this
2744    macro are thoses used in the most insn patterns.  */
2745
2746 #define PREDICATE_CODES                                                 \
2747   {"uns_arith_operand",         { REG, CONST_INT, SUBREG, ADDRESSOF }}, \
2748   {"symbolic_operand",          { CONST, SYMBOL_REF, LABEL_REF }},      \
2749   {"general_symbolic_operand",  { CONST, SYMBOL_REF, LABEL_REF }},      \
2750   {"global_got_operand",        { CONST, SYMBOL_REF, LABEL_REF }},      \
2751   {"local_got_operand",         { CONST, SYMBOL_REF, LABEL_REF }},      \
2752   {"const_arith_operand",       { CONST_INT }},                         \
2753   {"small_data_pattern",        { SET, PARALLEL, UNSPEC,                \
2754                                   UNSPEC_VOLATILE }},                   \
2755   {"arith_operand",             { REG, CONST_INT, CONST, SUBREG, ADDRESSOF }},  \
2756   {"reg_or_0_operand",          { REG, CONST_INT, CONST_DOUBLE, SUBREG, ADDRESSOF }}, \
2757   {"small_int",                 { CONST_INT }},                         \
2758   {"const_float_1_operand",     { CONST_DOUBLE }},                      \
2759   {"reg_or_const_float_1_operand", { CONST_DOUBLE, REG}},               \
2760   {"equality_op",               { EQ, NE }},                            \
2761   {"cmp_op",                    { EQ, NE, GT, GE, GTU, GEU, LT, LE,     \
2762                                   LTU, LEU }},                          \
2763   {"trap_cmp_op",               { EQ, NE, GE, GEU, LT, LTU }},          \
2764   {"pc_or_label_operand",       { PC, LABEL_REF }},                     \
2765   {"call_insn_operand",         { CONST, SYMBOL_REF, LABEL_REF, REG }}, \
2766   {"move_operand",              { CONST_INT, CONST_DOUBLE, CONST,       \
2767                                   SYMBOL_REF, LABEL_REF, SUBREG,        \
2768                                   REG, MEM}},                           \
2769   {"stack_operand",             { MEM }},                               \
2770   {"consttable_operand",        { LABEL_REF, SYMBOL_REF, CONST_INT,     \
2771                                   CONST_DOUBLE, CONST }},               \
2772   {"fcc_register_operand",      { REG, SUBREG }},                       \
2773   {"hilo_operand",              { REG }},                               \
2774   {"macc_msac_operand",         { PLUS, MINUS }},                       \
2775   {"extend_operator",           { ZERO_EXTEND, SIGN_EXTEND }},
2776
2777 /* A list of predicates that do special things with modes, and so
2778    should not elicit warnings for VOIDmode match_operand.  */
2779
2780 #define SPECIAL_MODE_PREDICATES \
2781   "pc_or_label_operand",
2782 \f
2783 /* Control the assembler format that we output.  */
2784
2785 /* Output to assembler file text saying following lines
2786    may contain character constants, extra white space, comments, etc.  */
2787
2788 #ifndef ASM_APP_ON
2789 #define ASM_APP_ON " #APP\n"
2790 #endif
2791
2792 /* Output to assembler file text saying following lines
2793    no longer contain unusual constructs.  */
2794
2795 #ifndef ASM_APP_OFF
2796 #define ASM_APP_OFF " #NO_APP\n"
2797 #endif
2798
2799 /* How to refer to registers in assembler output.
2800    This sequence is indexed by compiler's hard-register-number (see above).
2801
2802    In order to support the two different conventions for register names,
2803    we use the name of a table set up in mips.c, which is overwritten
2804    if -mrnames is used.  */
2805
2806 #define REGISTER_NAMES                                                  \
2807 {                                                                       \
2808   &mips_reg_names[ 0][0],                                               \
2809   &mips_reg_names[ 1][0],                                               \
2810   &mips_reg_names[ 2][0],                                               \
2811   &mips_reg_names[ 3][0],                                               \
2812   &mips_reg_names[ 4][0],                                               \
2813   &mips_reg_names[ 5][0],                                               \
2814   &mips_reg_names[ 6][0],                                               \
2815   &mips_reg_names[ 7][0],                                               \
2816   &mips_reg_names[ 8][0],                                               \
2817   &mips_reg_names[ 9][0],                                               \
2818   &mips_reg_names[10][0],                                               \
2819   &mips_reg_names[11][0],                                               \
2820   &mips_reg_names[12][0],                                               \
2821   &mips_reg_names[13][0],                                               \
2822   &mips_reg_names[14][0],                                               \
2823   &mips_reg_names[15][0],                                               \
2824   &mips_reg_names[16][0],                                               \
2825   &mips_reg_names[17][0],                                               \
2826   &mips_reg_names[18][0],                                               \
2827   &mips_reg_names[19][0],                                               \
2828   &mips_reg_names[20][0],                                               \
2829   &mips_reg_names[21][0],                                               \
2830   &mips_reg_names[22][0],                                               \
2831   &mips_reg_names[23][0],                                               \
2832   &mips_reg_names[24][0],                                               \
2833   &mips_reg_names[25][0],                                               \
2834   &mips_reg_names[26][0],                                               \
2835   &mips_reg_names[27][0],                                               \
2836   &mips_reg_names[28][0],                                               \
2837   &mips_reg_names[29][0],                                               \
2838   &mips_reg_names[30][0],                                               \
2839   &mips_reg_names[31][0],                                               \
2840   &mips_reg_names[32][0],                                               \
2841   &mips_reg_names[33][0],                                               \
2842   &mips_reg_names[34][0],                                               \
2843   &mips_reg_names[35][0],                                               \
2844   &mips_reg_names[36][0],                                               \
2845   &mips_reg_names[37][0],                                               \
2846   &mips_reg_names[38][0],                                               \
2847   &mips_reg_names[39][0],                                               \
2848   &mips_reg_names[40][0],                                               \
2849   &mips_reg_names[41][0],                                               \
2850   &mips_reg_names[42][0],                                               \
2851   &mips_reg_names[43][0],                                               \
2852   &mips_reg_names[44][0],                                               \
2853   &mips_reg_names[45][0],                                               \
2854   &mips_reg_names[46][0],                                               \
2855   &mips_reg_names[47][0],                                               \
2856   &mips_reg_names[48][0],                                               \
2857   &mips_reg_names[49][0],                                               \
2858   &mips_reg_names[50][0],                                               \
2859   &mips_reg_names[51][0],                                               \
2860   &mips_reg_names[52][0],                                               \
2861   &mips_reg_names[53][0],                                               \
2862   &mips_reg_names[54][0],                                               \
2863   &mips_reg_names[55][0],                                               \
2864   &mips_reg_names[56][0],                                               \
2865   &mips_reg_names[57][0],                                               \
2866   &mips_reg_names[58][0],                                               \
2867   &mips_reg_names[59][0],                                               \
2868   &mips_reg_names[60][0],                                               \
2869   &mips_reg_names[61][0],                                               \
2870   &mips_reg_names[62][0],                                               \
2871   &mips_reg_names[63][0],                                               \
2872   &mips_reg_names[64][0],                                               \
2873   &mips_reg_names[65][0],                                               \
2874   &mips_reg_names[66][0],                                               \
2875   &mips_reg_names[67][0],                                               \
2876   &mips_reg_names[68][0],                                               \
2877   &mips_reg_names[69][0],                                               \
2878   &mips_reg_names[70][0],                                               \
2879   &mips_reg_names[71][0],                                               \
2880   &mips_reg_names[72][0],                                               \
2881   &mips_reg_names[73][0],                                               \
2882   &mips_reg_names[74][0],                                               \
2883   &mips_reg_names[75][0],                                               \
2884   &mips_reg_names[76][0],                                               \
2885   &mips_reg_names[77][0],                                               \
2886   &mips_reg_names[78][0],                                               \
2887   &mips_reg_names[79][0],                                               \
2888   &mips_reg_names[80][0],                                               \
2889   &mips_reg_names[81][0],                                               \
2890   &mips_reg_names[82][0],                                               \
2891   &mips_reg_names[83][0],                                               \
2892   &mips_reg_names[84][0],                                               \
2893   &mips_reg_names[85][0],                                               \
2894   &mips_reg_names[86][0],                                               \
2895   &mips_reg_names[87][0],                                               \
2896   &mips_reg_names[88][0],                                               \
2897   &mips_reg_names[89][0],                                               \
2898   &mips_reg_names[90][0],                                               \
2899   &mips_reg_names[91][0],                                               \
2900   &mips_reg_names[92][0],                                               \
2901   &mips_reg_names[93][0],                                               \
2902   &mips_reg_names[94][0],                                               \
2903   &mips_reg_names[95][0],                                               \
2904   &mips_reg_names[96][0],                                               \
2905   &mips_reg_names[97][0],                                               \
2906   &mips_reg_names[98][0],                                               \
2907   &mips_reg_names[99][0],                                               \
2908   &mips_reg_names[100][0],                                              \
2909   &mips_reg_names[101][0],                                              \
2910   &mips_reg_names[102][0],                                              \
2911   &mips_reg_names[103][0],                                              \
2912   &mips_reg_names[104][0],                                              \
2913   &mips_reg_names[105][0],                                              \
2914   &mips_reg_names[106][0],                                              \
2915   &mips_reg_names[107][0],                                              \
2916   &mips_reg_names[108][0],                                              \
2917   &mips_reg_names[109][0],                                              \
2918   &mips_reg_names[110][0],                                              \
2919   &mips_reg_names[111][0],                                              \
2920   &mips_reg_names[112][0],                                              \
2921   &mips_reg_names[113][0],                                              \
2922   &mips_reg_names[114][0],                                              \
2923   &mips_reg_names[115][0],                                              \
2924   &mips_reg_names[116][0],                                              \
2925   &mips_reg_names[117][0],                                              \
2926   &mips_reg_names[118][0],                                              \
2927   &mips_reg_names[119][0],                                              \
2928   &mips_reg_names[120][0],                                              \
2929   &mips_reg_names[121][0],                                              \
2930   &mips_reg_names[122][0],                                              \
2931   &mips_reg_names[123][0],                                              \
2932   &mips_reg_names[124][0],                                              \
2933   &mips_reg_names[125][0],                                              \
2934   &mips_reg_names[126][0],                                              \
2935   &mips_reg_names[127][0],                                              \
2936   &mips_reg_names[128][0],                                              \
2937   &mips_reg_names[129][0],                                              \
2938   &mips_reg_names[130][0],                                              \
2939   &mips_reg_names[131][0],                                              \
2940   &mips_reg_names[132][0],                                              \
2941   &mips_reg_names[133][0],                                              \
2942   &mips_reg_names[134][0],                                              \
2943   &mips_reg_names[135][0],                                              \
2944   &mips_reg_names[136][0],                                              \
2945   &mips_reg_names[137][0],                                              \
2946   &mips_reg_names[138][0],                                              \
2947   &mips_reg_names[139][0],                                              \
2948   &mips_reg_names[140][0],                                              \
2949   &mips_reg_names[141][0],                                              \
2950   &mips_reg_names[142][0],                                              \
2951   &mips_reg_names[143][0],                                              \
2952   &mips_reg_names[144][0],                                              \
2953   &mips_reg_names[145][0],                                              \
2954   &mips_reg_names[146][0],                                              \
2955   &mips_reg_names[147][0],                                              \
2956   &mips_reg_names[148][0],                                              \
2957   &mips_reg_names[149][0],                                              \
2958   &mips_reg_names[150][0],                                              \
2959   &mips_reg_names[151][0],                                              \
2960   &mips_reg_names[152][0],                                              \
2961   &mips_reg_names[153][0],                                              \
2962   &mips_reg_names[154][0],                                              \
2963   &mips_reg_names[155][0],                                              \
2964   &mips_reg_names[156][0],                                              \
2965   &mips_reg_names[157][0],                                              \
2966   &mips_reg_names[158][0],                                              \
2967   &mips_reg_names[159][0],                                              \
2968   &mips_reg_names[160][0],                                              \
2969   &mips_reg_names[161][0],                                              \
2970   &mips_reg_names[162][0],                                              \
2971   &mips_reg_names[163][0],                                              \
2972   &mips_reg_names[164][0],                                              \
2973   &mips_reg_names[165][0],                                              \
2974   &mips_reg_names[166][0],                                              \
2975   &mips_reg_names[167][0],                                              \
2976   &mips_reg_names[168][0],                                              \
2977   &mips_reg_names[169][0],                                              \
2978   &mips_reg_names[170][0],                                              \
2979   &mips_reg_names[171][0],                                              \
2980   &mips_reg_names[172][0],                                              \
2981   &mips_reg_names[173][0],                                              \
2982   &mips_reg_names[174][0],                                              \
2983   &mips_reg_names[175][0]                                               \
2984 }
2985
2986 /* If defined, a C initializer for an array of structures
2987    containing a name and a register number.  This macro defines
2988    additional names for hard registers, thus allowing the `asm'
2989    option in declarations to refer to registers using alternate
2990    names.
2991
2992    We define both names for the integer registers here.  */
2993
2994 #define ADDITIONAL_REGISTER_NAMES                                       \
2995 {                                                                       \
2996   { "$0",        0 + GP_REG_FIRST },                                    \
2997   { "$1",        1 + GP_REG_FIRST },                                    \
2998   { "$2",        2 + GP_REG_FIRST },                                    \
2999   { "$3",        3 + GP_REG_FIRST },                                    \
3000   { "$4",        4 + GP_REG_FIRST },                                    \
3001   { "$5",        5 + GP_REG_FIRST },                                    \
3002   { "$6",        6 + GP_REG_FIRST },                                    \
3003   { "$7",        7 + GP_REG_FIRST },                                    \
3004   { "$8",        8 + GP_REG_FIRST },                                    \
3005   { "$9",        9 + GP_REG_FIRST },                                    \
3006   { "$10",      10 + GP_REG_FIRST },                                    \
3007   { "$11",      11 + GP_REG_FIRST },                                    \
3008   { "$12",      12 + GP_REG_FIRST },                                    \
3009   { "$13",      13 + GP_REG_FIRST },                                    \
3010   { "$14",      14 + GP_REG_FIRST },                                    \
3011   { "$15",      15 + GP_REG_FIRST },                                    \
3012   { "$16",      16 + GP_REG_FIRST },                                    \
3013   { "$17",      17 + GP_REG_FIRST },                                    \
3014   { "$18",      18 + GP_REG_FIRST },                                    \
3015   { "$19",      19 + GP_REG_FIRST },                                    \
3016   { "$20",      20 + GP_REG_FIRST },                                    \
3017   { "$21",      21 + GP_REG_FIRST },                                    \
3018   { "$22",      22 + GP_REG_FIRST },                                    \
3019   { "$23",      23 + GP_REG_FIRST },                                    \
3020   { "$24",      24 + GP_REG_FIRST },                                    \
3021   { "$25",      25 + GP_REG_FIRST },                                    \
3022   { "$26",      26 + GP_REG_FIRST },                                    \
3023   { "$27",      27 + GP_REG_FIRST },                                    \
3024   { "$28",      28 + GP_REG_FIRST },                                    \
3025   { "$29",      29 + GP_REG_FIRST },                                    \
3026   { "$30",      30 + GP_REG_FIRST },                                    \
3027   { "$31",      31 + GP_REG_FIRST },                                    \
3028   { "$sp",      29 + GP_REG_FIRST },                                    \
3029   { "$fp",      30 + GP_REG_FIRST },                                    \
3030   { "at",        1 + GP_REG_FIRST },                                    \
3031   { "v0",        2 + GP_REG_FIRST },                                    \
3032   { "v1",        3 + GP_REG_FIRST },                                    \
3033   { "a0",        4 + GP_REG_FIRST },                                    \
3034   { "a1",        5 + GP_REG_FIRST },                                    \
3035   { "a2",        6 + GP_REG_FIRST },                                    \
3036   { "a3",        7 + GP_REG_FIRST },                                    \
3037   { "t0",        8 + GP_REG_FIRST },                                    \
3038   { "t1",        9 + GP_REG_FIRST },                                    \
3039   { "t2",       10 + GP_REG_FIRST },                                    \
3040   { "t3",       11 + GP_REG_FIRST },                                    \
3041   { "t4",       12 + GP_REG_FIRST },                                    \
3042   { "t5",       13 + GP_REG_FIRST },                                    \
3043   { "t6",       14 + GP_REG_FIRST },                                    \
3044   { "t7",       15 + GP_REG_FIRST },                                    \
3045   { "s0",       16 + GP_REG_FIRST },                                    \
3046   { "s1",       17 + GP_REG_FIRST },                                    \
3047   { "s2",       18 + GP_REG_FIRST },                                    \
3048   { "s3",       19 + GP_REG_FIRST },                                    \
3049   { "s4",       20 + GP_REG_FIRST },                                    \
3050   { "s5",       21 + GP_REG_FIRST },                                    \
3051   { "s6",       22 + GP_REG_FIRST },                                    \
3052   { "s7",       23 + GP_REG_FIRST },                                    \
3053   { "t8",       24 + GP_REG_FIRST },                                    \
3054   { "t9",       25 + GP_REG_FIRST },                                    \
3055   { "k0",       26 + GP_REG_FIRST },                                    \
3056   { "k1",       27 + GP_REG_FIRST },                                    \
3057   { "gp",       28 + GP_REG_FIRST },                                    \
3058   { "sp",       29 + GP_REG_FIRST },                                    \
3059   { "fp",       30 + GP_REG_FIRST },                                    \
3060   { "ra",       31 + GP_REG_FIRST },                                    \
3061   { "$sp",      29 + GP_REG_FIRST },                                    \
3062   { "$fp",      30 + GP_REG_FIRST }                                     \
3063   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
3064 }
3065
3066 /* This is meant to be redefined in the host dependent files.  It is a
3067    set of alternative names and regnums for mips coprocessors.  */
3068
3069 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
3070
3071 /* A C compound statement to output to stdio stream STREAM the
3072    assembler syntax for an instruction operand X.  X is an RTL
3073    expression.
3074
3075    CODE is a value that can be used to specify one of several ways
3076    of printing the operand.  It is used when identical operands
3077    must be printed differently depending on the context.  CODE
3078    comes from the `%' specification that was used to request
3079    printing of the operand.  If the specification was just `%DIGIT'
3080    then CODE is 0; if the specification was `%LTR DIGIT' then CODE
3081    is the ASCII code for LTR.
3082
3083    If X is a register, this macro should print the register's name.
3084    The names can be found in an array `reg_names' whose type is
3085    `char *[]'.  `reg_names' is initialized from `REGISTER_NAMES'.
3086
3087    When the machine description has a specification `%PUNCT' (a `%'
3088    followed by a punctuation character), this macro is called with
3089    a null pointer for X and the punctuation character for CODE.
3090
3091    See mips.c for the MIPS specific codes.  */
3092
3093 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
3094
3095 /* A C expression which evaluates to true if CODE is a valid
3096    punctuation character for use in the `PRINT_OPERAND' macro.  If
3097    `PRINT_OPERAND_PUNCT_VALID_P' is not defined, it means that no
3098    punctuation characters (except for the standard one, `%') are
3099    used in this way.  */
3100
3101 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
3102
3103 /* A C compound statement to output to stdio stream STREAM the
3104    assembler syntax for an instruction operand that is a memory
3105    reference whose address is ADDR.  ADDR is an RTL expression.  */
3106
3107 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
3108
3109
3110 /* A C statement, to be executed after all slot-filler instructions
3111    have been output.  If necessary, call `dbr_sequence_length' to
3112    determine the number of slots filled in a sequence (zero if not
3113    currently outputting a sequence), to decide how many no-ops to
3114    output, or whatever.
3115
3116    Don't define this macro if it has nothing to do, but it is
3117    helpful in reading assembly output if the extent of the delay
3118    sequence is made explicit (e.g. with white space).
3119
3120    Note that output routines for instructions with delay slots must
3121    be prepared to deal with not being output as part of a sequence
3122    (i.e.  when the scheduling pass is not run, or when no slot
3123    fillers could be found.)  The variable `final_sequence' is null
3124    when not processing a sequence, otherwise it contains the
3125    `sequence' rtx being output.  */
3126
3127 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
3128 do                                                                      \
3129   {                                                                     \
3130     if (set_nomacro > 0 && --set_nomacro == 0)                          \
3131       fputs ("\t.set\tmacro\n", STREAM);                                \
3132                                                                         \
3133     if (set_noreorder > 0 && --set_noreorder == 0)                      \
3134       fputs ("\t.set\treorder\n", STREAM);                              \
3135                                                                         \
3136     fputs ("\n", STREAM);                                               \
3137   }                                                                     \
3138 while (0)
3139
3140
3141 /* How to tell the debugger about changes of source files.  */
3142
3143 #ifndef SET_FILE_NUMBER
3144 #define SET_FILE_NUMBER() ++num_source_filenames
3145 #endif
3146
3147 #define ASM_OUTPUT_SOURCE_FILENAME(STREAM, NAME)                        \
3148   mips_output_filename (STREAM, NAME)
3149
3150 /* This is defined so that it can be overridden in iris6.h.  */
3151 #define ASM_OUTPUT_FILENAME(STREAM, NUM_SOURCE_FILENAMES, NAME) \
3152 do                                                              \
3153   {                                                             \
3154     fprintf (STREAM, "\t.file\t%d ", NUM_SOURCE_FILENAMES);     \
3155     output_quoted_string (STREAM, NAME);                        \
3156     fputs ("\n", STREAM);                                       \
3157   }                                                             \
3158 while (0)
3159
3160 /* This is how to output a note the debugger telling it the line number
3161    to which the following sequence of instructions corresponds.
3162    Silicon graphics puts a label after each .loc.  */
3163
3164 #ifndef LABEL_AFTER_LOC
3165 #define LABEL_AFTER_LOC(STREAM)
3166 #endif
3167
3168 #ifndef ASM_OUTPUT_SOURCE_LINE
3169 #define ASM_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER)           \
3170   mips_output_lineno (STREAM, LINE)
3171 #endif
3172
3173 /* The MIPS implementation uses some labels for its own purpose.  The
3174    following lists what labels are created, and are all formed by the
3175    pattern $L[a-z].*.  The machine independent portion of GCC creates
3176    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
3177
3178         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
3179         $Lb[0-9]+       Begin blocks for MIPS debug support
3180         $Lc[0-9]+       Label for use in s<xx> operation.
3181         $Le[0-9]+       End blocks for MIPS debug support  */
3182
3183 #undef ASM_DECLARE_OBJECT_NAME
3184 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
3185   mips_declare_object (STREAM, NAME, "", ":\n", 0)
3186
3187 /* Globalizing directive for a label.  */
3188 #define GLOBAL_ASM_OP "\t.globl\t"
3189
3190 /* This says how to define a global common symbol.  */
3191
3192 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
3193
3194 /* This says how to define a local common symbol (ie, not visible to
3195    linker).  */
3196
3197 #define ASM_OUTPUT_LOCAL(STREAM, NAME, SIZE, ROUNDED)                   \
3198   mips_declare_object (STREAM, NAME, "\n\t.lcomm\t", ",%u\n", (int)(SIZE))
3199
3200
3201 /* This says how to output an external.  It would be possible not to
3202    output anything and let undefined symbol become external. However
3203    the assembler uses length information on externals to allocate in
3204    data/sdata bss/sbss, thereby saving exec time.  */
3205
3206 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
3207   mips_output_external(STREAM,DECL,NAME)
3208
3209 /* This is how to declare a function name.  The actual work of
3210    emitting the label is moved to function_prologue, so that we can
3211    get the line number correctly emitted before the .ent directive,
3212    and after any .file directives.  Define as empty so that the function
3213    is not declared before the .ent directive elsewhere.  */
3214
3215 #undef ASM_DECLARE_FUNCTION_NAME
3216 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
3217
3218 #ifndef FUNCTION_NAME_ALREADY_DECLARED
3219 #define FUNCTION_NAME_ALREADY_DECLARED 0
3220 #endif
3221
3222 /* This is how to store into the string LABEL
3223    the symbol_ref name of an internal numbered label where
3224    PREFIX is the class of label and NUM is the number within the class.
3225    This is suitable for output with `assemble_name'.  */
3226
3227 #undef ASM_GENERATE_INTERNAL_LABEL
3228 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
3229   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
3230
3231 /* This is how to output an element of a case-vector that is absolute.  */
3232
3233 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
3234   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
3235            ptr_mode == DImode ? ".dword" : ".word",                     \
3236            LOCAL_LABEL_PREFIX,                                          \
3237            VALUE)
3238
3239 /* This is how to output an element of a case-vector.  We can make the
3240    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
3241    is supported.  */
3242
3243 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
3244 do {                                                                    \
3245   if (TARGET_MIPS16)                                                    \
3246     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
3247              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
3248   else if (TARGET_GPWORD)                                               \
3249     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
3250              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
3251              LOCAL_LABEL_PREFIX, VALUE);                                \
3252   else                                                                  \
3253     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
3254              ptr_mode == DImode ? ".dword" : ".word",                   \
3255              LOCAL_LABEL_PREFIX, VALUE);                                \
3256 } while (0)
3257
3258 /* When generating mips16 code we want to put the jump table in the .text
3259    section.  In all other cases, we want to put the jump table in the .rdata
3260    section.  Unfortunately, we can't use JUMP_TABLES_IN_TEXT_SECTION, because
3261    it is not conditional.  Instead, we use ASM_OUTPUT_CASE_LABEL to switch back
3262    to the .text section if appropriate.  */
3263 #undef ASM_OUTPUT_CASE_LABEL
3264 #define ASM_OUTPUT_CASE_LABEL(FILE, PREFIX, NUM, INSN)                  \
3265 do {                                                                    \
3266   if (TARGET_MIPS16)                                                    \
3267     function_section (current_function_decl);                           \
3268   (*targetm.asm_out.internal_label) (FILE, PREFIX, NUM);                \
3269 } while (0)
3270
3271 /* This is how to output an assembler line
3272    that says to advance the location counter
3273    to a multiple of 2**LOG bytes.  */
3274
3275 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
3276   fprintf (STREAM, "\t.align\t%d\n", (LOG))
3277
3278 /* This is how to output an assembler line to advance the location
3279    counter by SIZE bytes.  */
3280
3281 #undef ASM_OUTPUT_SKIP
3282 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
3283   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
3284
3285 /* This is how to output a string.  */
3286 #undef ASM_OUTPUT_ASCII
3287 #define ASM_OUTPUT_ASCII(STREAM, STRING, LEN)                           \
3288   mips_output_ascii (STREAM, STRING, LEN, "\t.ascii\t")
3289
3290 /* Output #ident as a in the read-only data section.  */
3291 #undef  ASM_OUTPUT_IDENT
3292 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
3293 {                                                                       \
3294   const char *p = STRING;                                               \
3295   int size = strlen (p) + 1;                                            \
3296   readonly_data_section ();                                             \
3297   assemble_string (p, size);                                            \
3298 }
3299 \f
3300 /* Default to -G 8 */
3301 #ifndef MIPS_DEFAULT_GVALUE
3302 #define MIPS_DEFAULT_GVALUE 8
3303 #endif
3304
3305 /* Define the strings to put out for each section in the object file.  */
3306 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
3307 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
3308 #define SDATA_SECTION_ASM_OP    "\t.sdata"      /* small data */
3309
3310 #undef READONLY_DATA_SECTION_ASM_OP
3311 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
3312
3313 /* Given a decl node or constant node, choose the section to output it in
3314    and select that section.  */
3315
3316 #undef  TARGET_ASM_SELECT_SECTION
3317 #define TARGET_ASM_SELECT_SECTION  mips_select_section
3318 \f
3319 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
3320 do                                                                      \
3321   {                                                                     \
3322     fprintf (STREAM, "\t%s\t%s,%s,8\n\t%s\t%s,0(%s)\n",                 \
3323              TARGET_64BIT ? "dsubu" : "subu",                           \
3324              reg_names[STACK_POINTER_REGNUM],                           \
3325              reg_names[STACK_POINTER_REGNUM],                           \
3326              TARGET_64BIT ? "sd" : "sw",                                \
3327              reg_names[REGNO],                                          \
3328              reg_names[STACK_POINTER_REGNUM]);                          \
3329   }                                                                     \
3330 while (0)
3331
3332 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
3333 do                                                                      \
3334   {                                                                     \
3335     if (! set_noreorder)                                                \
3336       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
3337                                                                         \
3338     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
3339              TARGET_64BIT ? "ld" : "lw",                                \
3340              reg_names[REGNO],                                          \
3341              reg_names[STACK_POINTER_REGNUM],                           \
3342              TARGET_64BIT ? "daddu" : "addu",                           \
3343              reg_names[STACK_POINTER_REGNUM],                           \
3344              reg_names[STACK_POINTER_REGNUM]);                          \
3345                                                                         \
3346     if (! set_noreorder)                                                \
3347       fprintf (STREAM, "\t.set\treorder\n");                            \
3348   }                                                                     \
3349 while (0)
3350
3351 /* How to start an assembler comment.
3352    The leading space is important (the mips native assembler requires it).  */
3353 #ifndef ASM_COMMENT_START
3354 #define ASM_COMMENT_START " #"
3355 #endif
3356 \f
3357 /* Default definitions for size_t and ptrdiff_t.  We must override the
3358    definitions from ../svr4.h on mips-*-linux-gnu.  */
3359
3360 #undef SIZE_TYPE
3361 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
3362
3363 #undef PTRDIFF_TYPE
3364 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
3365
3366 /* See mips_expand_prologue's use of loadgp for when this should be
3367    true.  */
3368
3369 #define DONT_ACCESS_GBLS_AFTER_EPILOGUE (TARGET_ABICALLS && !TARGET_OLDABI)
3370 \f
3371 /* Generate calls to memcpy, etc., not bcopy, etc.  */
3372 #define TARGET_MEM_FUNCTIONS
3373
3374 #ifndef __mips16
3375 /* Since the bits of the _init and _fini function is spread across
3376    many object files, each potentially with its own GP, we must assume
3377    we need to load our GP.  We don't preserve $gp or $ra, since each
3378    init/fini chunk is supposed to initialize $gp, and crti/crtn
3379    already take care of preserving $ra and, when appropriate, $gp.  */
3380 #if (defined _ABIO32 && _MIPS_SIM == _ABIO32)
3381 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3382    asm (SECTION_OP "\n\
3383         .set noreorder\n\
3384         bal 1f\n\
3385         nop\n\
3386 1:      .cpload $31\n\
3387         .set reorder\n\
3388         jal " USER_LABEL_PREFIX #FUNC "\n\
3389         " TEXT_SECTION_ASM_OP);
3390 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
3391 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
3392    || (defined _ABI64 && _MIPS_SIM == _ABI64)
3393 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3394    asm (SECTION_OP "\n\
3395         .set noreorder\n\
3396         bal 1f\n\
3397         nop\n\
3398 1:      .set reorder\n\
3399         .cpsetup $31, $2, 1b\n\
3400         jal " USER_LABEL_PREFIX #FUNC "\n\
3401         " TEXT_SECTION_ASM_OP);
3402 #endif
3403 #endif