gcc/config/mips/mips.h

   1 /* Definitions of target machine for GNU compiler.  MIPS version.
   2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
   3    1999, 2000, 2001, 2002, 2003, 2004, 2005, 2007, 2008
   4    Free Software Foundation, Inc.
   5    Contributed by A. Lichnewsky (lich@inria.inria.fr).
   6    Changed by Michael Meissner  (meissner@osf.org).
   7    64-bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
   8    Brendan Eich (brendan@microunity.com).
   9
  10 This file is part of GCC.
  11
  12 GCC is free software; you can redistribute it and/or modify
  13 it under the terms of the GNU General Public License as published by
  14 the Free Software Foundation; either version 3, or (at your option)
  15 any later version.
  16
  17 GCC is distributed in the hope that it will be useful,
  18 but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 GNU General Public License for more details.
  21
  22 You should have received a copy of the GNU General Public License
  23 along with GCC; see the file COPYING3.  If not see
  24 <http://www.gnu.org/licenses/>.  */
  25
  26
  27 #include "config/vxworks-dummy.h"
  28
  29 /* MIPS external variables defined in mips.c.  */
  30
  31 /* Which processor to schedule for.  Since there is no difference between
  32    a R2000 and R3000 in terms of the scheduler, we collapse them into
  33    just an R3000.  The elements of the enumeration must match exactly
  34    the cpu attribute in the mips.md machine description.  */
  35
  36 enum processor_type {
  37   PROCESSOR_R3000,
  38   PROCESSOR_4KC,
  39   PROCESSOR_4KP,
  40   PROCESSOR_5KC,
  41   PROCESSOR_5KF,
  42   PROCESSOR_20KC,
  43   PROCESSOR_24KC,
  44   PROCESSOR_24KF2_1,
  45   PROCESSOR_24KF1_1,
  46   PROCESSOR_74KC,
  47   PROCESSOR_74KF2_1,
  48   PROCESSOR_74KF1_1,
  49   PROCESSOR_74KF3_2,
  50   PROCESSOR_LOONGSON_2E,
  51   PROCESSOR_LOONGSON_2F,
  52   PROCESSOR_M4K,
  53   PROCESSOR_OCTEON,
  54   PROCESSOR_R3900,
  55   PROCESSOR_R6000,
  56   PROCESSOR_R4000,
  57   PROCESSOR_R4100,
  58   PROCESSOR_R4111,
  59   PROCESSOR_R4120,
  60   PROCESSOR_R4130,
  61   PROCESSOR_R4300,
  62   PROCESSOR_R4600,
  63   PROCESSOR_R4650,
  64   PROCESSOR_R5000,
  65   PROCESSOR_R5400,
  66   PROCESSOR_R5500,
  67   PROCESSOR_R7000,
  68   PROCESSOR_R8000,
  69   PROCESSOR_R9000,
  70   PROCESSOR_SB1,
  71   PROCESSOR_SB1A,
  72   PROCESSOR_SR71000,
  73   PROCESSOR_XLR,
  74   PROCESSOR_MAX
  75 };
  76
  77 /* Costs of various operations on the different architectures.  */
  78
  79 struct mips_rtx_cost_data
  80 {
  81   unsigned short fp_add;
  82   unsigned short fp_mult_sf;
  83   unsigned short fp_mult_df;
  84   unsigned short fp_div_sf;
  85   unsigned short fp_div_df;
  86   unsigned short int_mult_si;
  87   unsigned short int_mult_di;
  88   unsigned short int_div_si;
  89   unsigned short int_div_di;
  90   unsigned short branch_cost;
  91   unsigned short memory_latency;
  92 };
  93
  94 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
  95    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
  96    to work on a 64-bit machine.  */
  97
  98 #define ABI_32  0
  99 #define ABI_N32 1
 100 #define ABI_64  2
 101 #define ABI_EABI 3
 102 #define ABI_O64  4
 103
 104 /* Masks that affect tuning.
 105
 106    PTF_AVOID_BRANCHLIKELY
 107         Set if it is usually not profitable to use branch-likely instructions
 108         for this target, typically because the branches are always predicted
 109         taken and so incur a large overhead when not taken.  */
 110 #define PTF_AVOID_BRANCHLIKELY 0x1
 111
 112 /* Information about one recognized processor.  Defined here for the
 113    benefit of TARGET_CPU_CPP_BUILTINS.  */
 114 struct mips_cpu_info {
 115   /* The 'canonical' name of the processor as far as GCC is concerned.
 116      It's typically a manufacturer's prefix followed by a numerical
 117      designation.  It should be lowercase.  */
 118   const char *name;
 119
 120   /* The internal processor number that most closely matches this
 121      entry.  Several processors can have the same value, if there's no
 122      difference between them from GCC's point of view.  */
 123   enum processor_type cpu;
 124
 125   /* The ISA level that the processor implements.  */
 126   int isa;
 127
 128   /* A mask of PTF_* values.  */
 129   unsigned int tune_flags;
 130 };
 131
 132 /* Enumerates the setting of the -mcode-readable option.  */
 133 enum mips_code_readable_setting {
 134   CODE_READABLE_NO,
 135   CODE_READABLE_PCREL,
 136   CODE_READABLE_YES
 137 };
 138
 139 /* Macros to silence warnings about numbers being signed in traditional
 140    C and unsigned in ISO C when compiled on 32-bit hosts.  */
 141
 142 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
 143 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
 144 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
 145
 146 \f
 147 /* Run-time compilation parameters selecting different hardware subsets.  */
 148
 149 /* True if we are generating position-independent VxWorks RTP code.  */
 150 #define TARGET_RTP_PIC (TARGET_VXWORKS_RTP && flag_pic)
 151
 152 /* True if the output file is marked as ".abicalls; .option pic0"
 153    (-call_nonpic).  */
 154 #define TARGET_ABICALLS_PIC0 \
 155   (TARGET_ABSOLUTE_ABICALLS && TARGET_PLT)
 156
 157 /* True if the output file is marked as ".abicalls; .option pic2" (-KPIC).  */
 158 #define TARGET_ABICALLS_PIC2 \
 159   (TARGET_ABICALLS && !TARGET_ABICALLS_PIC0)
 160
 161 /* True if the call patterns should be split into a jalr followed by
 162    an instruction to restore $gp.  It is only safe to split the load
 163    from the call when every use of $gp is explicit.  */
 164
 165 #define TARGET_SPLIT_CALLS \
 166   (TARGET_EXPLICIT_RELOCS && TARGET_CALL_CLOBBERED_GP)
 167
 168 /* True if we're generating a form of -mabicalls in which we can use
 169    operators like %hi and %lo to refer to locally-binding symbols.
 170    We can only do this for -mno-shared, and only then if we can use
 171    relocation operations instead of assembly macros.  It isn't really
 172    worth using absolute sequences for 64-bit symbols because GOT
 173    accesses are so much shorter.  */
 174
 175 #define TARGET_ABSOLUTE_ABICALLS        \
 176   (TARGET_ABICALLS                      \
 177    && !TARGET_SHARED                    \
 178    && TARGET_EXPLICIT_RELOCS            \
 179    && !ABI_HAS_64BIT_SYMBOLS)
 180
 181 /* True if we can optimize sibling calls.  For simplicity, we only
 182    handle cases in which call_insn_operand will reject invalid
 183    sibcall addresses.  There are two cases in which this isn't true:
 184
 185       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
 186         but there is no direct jump instruction.  It isn't worth
 187         using sibling calls in this case anyway; they would usually
 188         be longer than normal calls.
 189
 190       - TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
 191         accepts global constants, but all sibcalls must be indirect.  */
 192 #define TARGET_SIBCALLS \
 193   (!TARGET_MIPS16 && (!TARGET_USE_GOT || TARGET_EXPLICIT_RELOCS))
 194
 195 /* True if we need to use a global offset table to access some symbols.  */
 196 #define TARGET_USE_GOT (TARGET_ABICALLS || TARGET_RTP_PIC)
 197
 198 /* True if TARGET_USE_GOT and if $gp is a call-clobbered register.  */
 199 #define TARGET_CALL_CLOBBERED_GP (TARGET_ABICALLS && TARGET_OLDABI)
 200
 201 /* True if TARGET_USE_GOT and if $gp is a call-saved register.  */
 202 #define TARGET_CALL_SAVED_GP (TARGET_USE_GOT && !TARGET_CALL_CLOBBERED_GP)
 203
 204 /* True if indirect calls must use register class PIC_FN_ADDR_REG.
 205    This is true for both the PIC and non-PIC VxWorks RTP modes.  */
 206 #define TARGET_USE_PIC_FN_ADDR_REG (TARGET_ABICALLS || TARGET_VXWORKS_RTP)
 207
 208 /* True if .gpword or .gpdword should be used for switch tables.
 209
 210    Although GAS does understand .gpdword, the SGI linker mishandles
 211    the relocations GAS generates (R_MIPS_GPREL32 followed by R_MIPS_64).
 212    We therefore disable GP-relative switch tables for n64 on IRIX targets.  */
 213 #define TARGET_GPWORD                           \
 214   (TARGET_ABICALLS                              \
 215    && !TARGET_ABSOLUTE_ABICALLS                 \
 216    && !(mips_abi == ABI_64 && TARGET_IRIX))
 217
 218 /* Generate mips16 code */
 219 #define TARGET_MIPS16           ((target_flags & MASK_MIPS16) != 0)
 220 /* Generate mips16e code. Default 16bit ASE for mips32* and mips64* */
 221 #define GENERATE_MIPS16E        (TARGET_MIPS16 && mips_isa >= 32)
 222 /* Generate mips16e register save/restore sequences.  */
 223 #define GENERATE_MIPS16E_SAVE_RESTORE (GENERATE_MIPS16E && mips_abi == ABI_32)
 224
 225 /* True if we're generating a form of MIPS16 code in which general
 226    text loads are allowed.  */
 227 #define TARGET_MIPS16_TEXT_LOADS \
 228   (TARGET_MIPS16 && mips_code_readable == CODE_READABLE_YES)
 229
 230 /* True if we're generating a form of MIPS16 code in which PC-relative
 231    loads are allowed.  */
 232 #define TARGET_MIPS16_PCREL_LOADS \
 233   (TARGET_MIPS16 && mips_code_readable >= CODE_READABLE_PCREL)
 234
 235 /* Generic ISA defines.  */
 236 #define ISA_MIPS1                   (mips_isa == 1)
 237 #define ISA_MIPS2                   (mips_isa == 2)
 238 #define ISA_MIPS3                   (mips_isa == 3)
 239 #define ISA_MIPS4                   (mips_isa == 4)
 240 #define ISA_MIPS32                  (mips_isa == 32)
 241 #define ISA_MIPS32R2                (mips_isa == 33)
 242 #define ISA_MIPS64                  (mips_isa == 64)
 243 #define ISA_MIPS64R2                (mips_isa == 65)
 244
 245 /* Architecture target defines.  */
 246 #define TARGET_LOONGSON_2E          (mips_arch == PROCESSOR_LOONGSON_2E)
 247 #define TARGET_LOONGSON_2F          (mips_arch == PROCESSOR_LOONGSON_2F)
 248 #define TARGET_LOONGSON_2EF         (TARGET_LOONGSON_2E || TARGET_LOONGSON_2F)
 249 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
 250 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
 251 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
 252 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
 253 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
 254 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
 255 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
 256 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
 257 #define TARGET_OCTEON               (mips_arch == PROCESSOR_OCTEON)
 258 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1         \
 259                                      || mips_arch == PROCESSOR_SB1A)
 260 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
 261
 262 /* Scheduling target defines.  */
 263 #define TUNE_20KC                   (mips_tune == PROCESSOR_20KC)
 264 #define TUNE_24K                    (mips_tune == PROCESSOR_24KC        \
 265                                      || mips_tune == PROCESSOR_24KF2_1  \
 266                                      || mips_tune == PROCESSOR_24KF1_1)
 267 #define TUNE_74K                    (mips_tune == PROCESSOR_74KC        \
 268                                      || mips_tune == PROCESSOR_74KF2_1  \
 269                                      || mips_tune == PROCESSOR_74KF1_1  \
 270                                      || mips_tune == PROCESSOR_74KF3_2)
 271 #define TUNE_LOONGSON_2EF           (mips_tune == PROCESSOR_LOONGSON_2E \
 272                                      || mips_tune == PROCESSOR_LOONGSON_2F)
 273 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
 274 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
 275 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
 276 #define TUNE_MIPS4120               (mips_tune == PROCESSOR_R4120)
 277 #define TUNE_MIPS4130               (mips_tune == PROCESSOR_R4130)
 278 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
 279 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
 280 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
 281 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
 282 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
 283 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
 284 #define TUNE_OCTEON                 (mips_tune == PROCESSOR_OCTEON)
 285 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1         \
 286                                      || mips_tune == PROCESSOR_SB1A)
 287
 288 /* Whether vector modes and intrinsics for ST Microelectronics
 289    Loongson-2E/2F processors should be enabled.  In o32 pairs of
 290    floating-point registers provide 64-bit values.  */
 291 #define TARGET_LOONGSON_VECTORS     (TARGET_HARD_FLOAT_ABI              \
 292                                      && TARGET_LOONGSON_2EF)
 293
 294 /* True if the pre-reload scheduler should try to create chains of
 295    multiply-add or multiply-subtract instructions.  For example,
 296    suppose we have:
 297
 298         t1 = a * b
 299         t2 = t1 + c * d
 300         t3 = e * f
 301         t4 = t3 - g * h
 302
 303    t1 will have a higher priority than t2 and t3 will have a higher
 304    priority than t4.  However, before reload, there is no dependence
 305    between t1 and t3, and they can often have similar priorities.
 306    The scheduler will then tend to prefer:
 307
 308         t1 = a * b
 309         t3 = e * f
 310         t2 = t1 + c * d
 311         t4 = t3 - g * h
 312
 313    which stops us from making full use of macc/madd-style instructions.
 314    This sort of situation occurs frequently in Fourier transforms and
 315    in unrolled loops.
 316
 317    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
 318    queue so that chained multiply-add and multiply-subtract instructions
 319    appear ahead of any other instruction that is likely to clobber lo.
 320    In the example above, if t2 and t3 become ready at the same time,
 321    the code ensures that t2 is scheduled first.
 322
 323    Multiply-accumulate instructions are a bigger win for some targets
 324    than others, so this macro is defined on an opt-in basis.  */
 325 #define TUNE_MACC_CHAINS            (TUNE_MIPS5500              \
 326                                      || TUNE_MIPS4120           \
 327                                      || TUNE_MIPS4130           \
 328                                      || TUNE_24K)
 329
 330 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
 331 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
 332
 333 /* TARGET_HARD_FLOAT and TARGET_SOFT_FLOAT reflect whether the FPU is
 334    directly accessible, while the command-line options select
 335    TARGET_HARD_FLOAT_ABI and TARGET_SOFT_FLOAT_ABI to reflect the ABI
 336    in use.  */
 337 #define TARGET_HARD_FLOAT (TARGET_HARD_FLOAT_ABI && !TARGET_MIPS16)
 338 #define TARGET_SOFT_FLOAT (TARGET_SOFT_FLOAT_ABI || TARGET_MIPS16)
 339
 340 /* IRIX specific stuff.  */
 341 #define TARGET_IRIX        0
 342 #define TARGET_IRIX6       0
 343
 344 /* Define preprocessor macros for the -march and -mtune options.
 345    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
 346    processor.  If INFO's canonical name is "foo", define PREFIX to
 347    be "foo", and define an additional macro PREFIX_FOO.  */
 348 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
 349   do                                                            \
 350     {                                                           \
 351       char *macro, *p;                                          \
 352                                                                 \
 353       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
 354       for (p = macro; *p != 0; p++)                             \
 355         *p = TOUPPER (*p);                                      \
 356                                                                 \
 357       builtin_define (macro);                                   \
 358       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
 359       free (macro);                                             \
 360     }                                                           \
 361   while (0)
 362
 363 /* Target CPU builtins.  */
 364 #define TARGET_CPU_CPP_BUILTINS()                                       \
 365   do                                                                    \
 366     {                                                                   \
 367       /* Everyone but IRIX defines this to mips.  */                    \
 368       if (!TARGET_IRIX)                                                 \
 369         builtin_assert ("machine=mips");                                \
 370                                                                         \
 371       builtin_assert ("cpu=mips");                                      \
 372       builtin_define ("__mips__");                                      \
 373       builtin_define ("_mips");                                         \
 374                                                                         \
 375       /* We do this here because __mips is defined below and so we      \
 376          can't use builtin_define_std.  We don't ever want to define    \
 377          "mips" for VxWorks because some of the VxWorks headers         \
 378          construct include filenames from a root directory macro,       \
 379          an architecture macro and a filename, where the architecture   \
 380          macro expands to 'mips'.  If we define 'mips' to 1, the        \
 381          architecture macro expands to 1 as well.  */                   \
 382       if (!flag_iso && !TARGET_VXWORKS)                                 \
 383         builtin_define ("mips");                                        \
 384                                                                         \
 385       if (TARGET_64BIT)                                                 \
 386         builtin_define ("__mips64");                                    \
 387                                                                         \
 388       if (!TARGET_IRIX)                                                 \
 389         {                                                               \
 390           /* Treat _R3000 and _R4000 like register-size                 \
 391              defines, which is how they've historically                 \
 392              been used.  */                                             \
 393           if (TARGET_64BIT)                                             \
 394             {                                                           \
 395               builtin_define_std ("R4000");                             \
 396               builtin_define ("_R4000");                                \
 397             }                                                           \
 398           else                                                          \
 399             {                                                           \
 400               builtin_define_std ("R3000");                             \
 401               builtin_define ("_R3000");                                \
 402             }                                                           \
 403         }                                                               \
 404       if (TARGET_FLOAT64)                                               \
 405         builtin_define ("__mips_fpr=64");                               \
 406       else                                                              \
 407         builtin_define ("__mips_fpr=32");                               \
 408                                                                         \
 409       if (mips_base_mips16)                                             \
 410         builtin_define ("__mips16");                                    \
 411                                                                         \
 412       if (TARGET_MIPS3D)                                                \
 413         builtin_define ("__mips3d");                                    \
 414                                                                         \
 415       if (TARGET_SMARTMIPS)                                             \
 416         builtin_define ("__mips_smartmips");                            \
 417                                                                         \
 418       if (TARGET_DSP)                                                   \
 419         {                                                               \
 420           builtin_define ("__mips_dsp");                                \
 421           if (TARGET_DSPR2)                                             \
 422             {                                                           \
 423               builtin_define ("__mips_dspr2");                          \
 424               builtin_define ("__mips_dsp_rev=2");                      \
 425             }                                                           \
 426           else                                                          \
 427             builtin_define ("__mips_dsp_rev=1");                        \
 428         }                                                               \
 429                                                                         \
 430       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);            \
 431       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);            \
 432                                                                         \
 433       if (ISA_MIPS1)                                                    \
 434         {                                                               \
 435           builtin_define ("__mips=1");                                  \
 436           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");                 \
 437         }                                                               \
 438       else if (ISA_MIPS2)                                               \
 439         {                                                               \
 440           builtin_define ("__mips=2");                                  \
 441           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");                 \
 442         }                                                               \
 443       else if (ISA_MIPS3)                                               \
 444         {                                                               \
 445           builtin_define ("__mips=3");                                  \
 446           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");                 \
 447         }                                                               \
 448       else if (ISA_MIPS4)                                               \
 449         {                                                               \
 450           builtin_define ("__mips=4");                                  \
 451           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");                 \
 452         }                                                               \
 453       else if (ISA_MIPS32)                                              \
 454         {                                                               \
 455           builtin_define ("__mips=32");                                 \
 456           builtin_define ("__mips_isa_rev=1");                          \
 457           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 458         }                                                               \
 459       else if (ISA_MIPS32R2)                                            \
 460         {                                                               \
 461           builtin_define ("__mips=32");                                 \
 462           builtin_define ("__mips_isa_rev=2");                          \
 463           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 464         }                                                               \
 465       else if (ISA_MIPS64)                                              \
 466         {                                                               \
 467           builtin_define ("__mips=64");                                 \
 468           builtin_define ("__mips_isa_rev=1");                          \
 469           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
 470         }                                                               \
 471       else if (ISA_MIPS64R2)                                            \
 472         {                                                               \
 473           builtin_define ("__mips=64");                                 \
 474           builtin_define ("__mips_isa_rev=2");                          \
 475           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
 476         }                                                               \
 477                                                                         \
 478       switch (mips_abi)                                                 \
 479         {                                                               \
 480         case ABI_32:                                                    \
 481           builtin_define ("_ABIO32=1");                                 \
 482           builtin_define ("_MIPS_SIM=_ABIO32");                         \
 483           break;                                                        \
 484                                                                         \
 485         case ABI_N32:                                                   \
 486           builtin_define ("_ABIN32=2");                                 \
 487           builtin_define ("_MIPS_SIM=_ABIN32");                         \
 488           break;                                                        \
 489                                                                         \
 490         case ABI_64:                                                    \
 491           builtin_define ("_ABI64=3");                                  \
 492           builtin_define ("_MIPS_SIM=_ABI64");                          \
 493           break;                                                        \
 494                                                                         \
 495         case ABI_O64:                                                   \
 496           builtin_define ("_ABIO64=4");                                 \
 497           builtin_define ("_MIPS_SIM=_ABIO64");                         \
 498           break;                                                        \
 499         }                                                               \
 500                                                                         \
 501       builtin_define_with_int_value ("_MIPS_SZINT", INT_TYPE_SIZE);     \
 502       builtin_define_with_int_value ("_MIPS_SZLONG", LONG_TYPE_SIZE);   \
 503       builtin_define_with_int_value ("_MIPS_SZPTR", POINTER_SIZE);      \
 504       builtin_define_with_int_value ("_MIPS_FPSET",                     \
 505                                      32 / MAX_FPRS_PER_FMT);            \
 506                                                                         \
 507       /* These defines reflect the ABI in use, not whether the          \
 508          FPU is directly accessible.  */                                \
 509       if (TARGET_HARD_FLOAT_ABI)                                        \
 510         builtin_define ("__mips_hard_float");                           \
 511       else                                                              \
 512         builtin_define ("__mips_soft_float");                           \
 513                                                                         \
 514       if (TARGET_SINGLE_FLOAT)                                          \
 515         builtin_define ("__mips_single_float");                         \
 516                                                                         \
 517       if (TARGET_PAIRED_SINGLE_FLOAT)                                   \
 518         builtin_define ("__mips_paired_single_float");                  \
 519                                                                         \
 520       if (TARGET_BIG_ENDIAN)                                            \
 521         {                                                               \
 522           builtin_define_std ("MIPSEB");                                \
 523           builtin_define ("_MIPSEB");                                   \
 524         }                                                               \
 525       else                                                              \
 526         {                                                               \
 527           builtin_define_std ("MIPSEL");                                \
 528           builtin_define ("_MIPSEL");                                   \
 529         }                                                               \
 530                                                                         \
 531       /* Whether Loongson vector modes are enabled.  */                 \
 532       if (TARGET_LOONGSON_VECTORS)                                      \
 533         builtin_define ("__mips_loongson_vector_rev");                  \
 534                                                                         \
 535       /* Historical Octeon macro.  */                                   \
 536       if (TARGET_OCTEON)                                                \
 537         builtin_define ("__OCTEON__");                                  \
 538                                                                         \
 539       /* Macros dependent on the C dialect.  */                         \
 540       if (preprocessing_asm_p ())                                       \
 541         {                                                               \
 542           builtin_define_std ("LANGUAGE_ASSEMBLY");                     \
 543           builtin_define ("_LANGUAGE_ASSEMBLY");                        \
 544         }                                                               \
 545       else if (c_dialect_cxx ())                                        \
 546         {                                                               \
 547           builtin_define ("_LANGUAGE_C_PLUS_PLUS");                     \
 548           builtin_define ("__LANGUAGE_C_PLUS_PLUS");                    \
 549           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");                  \
 550         }                                                               \
 551       else                                                              \
 552         {                                                               \
 553           builtin_define_std ("LANGUAGE_C");                            \
 554           builtin_define ("_LANGUAGE_C");                               \
 555         }                                                               \
 556       if (c_dialect_objc ())                                            \
 557         {                                                               \
 558           builtin_define ("_LANGUAGE_OBJECTIVE_C");                     \
 559           builtin_define ("__LANGUAGE_OBJECTIVE_C");                    \
 560           /* Bizarre, but needed at least for Irix.  */                 \
 561           builtin_define_std ("LANGUAGE_C");                            \
 562           builtin_define ("_LANGUAGE_C");                               \
 563         }                                                               \
 564                                                                         \
 565       if (mips_abi == ABI_EABI)                                         \
 566         builtin_define ("__mips_eabi");                                 \
 567                                                                         \
 568       if (TARGET_CACHE_BUILTIN)                                         \
 569         builtin_define ("__GCC_HAVE_BUILTIN_MIPS_CACHE");               \
 570     }                                                                   \
 571   while (0)
 572
 573 /* Default target_flags if no switches are specified  */
 574
 575 #ifndef TARGET_DEFAULT
 576 #define TARGET_DEFAULT 0
 577 #endif
 578
 579 #ifndef TARGET_CPU_DEFAULT
 580 #define TARGET_CPU_DEFAULT 0
 581 #endif
 582
 583 #ifndef TARGET_ENDIAN_DEFAULT
 584 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
 585 #endif
 586
 587 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
 588 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
 589 #endif
 590
 591 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
 592 #ifndef MIPS_ISA_DEFAULT
 593 #ifndef MIPS_CPU_STRING_DEFAULT
 594 #define MIPS_CPU_STRING_DEFAULT "from-abi"
 595 #endif
 596 #endif
 597
 598 #ifdef IN_LIBGCC2
 599 #undef TARGET_64BIT
 600 /* Make this compile time constant for libgcc2 */
 601 #ifdef __mips64
 602 #define TARGET_64BIT            1
 603 #else
 604 #define TARGET_64BIT            0
 605 #endif
 606 #endif /* IN_LIBGCC2 */
 607
 608 /* Force the call stack unwinders in unwind.inc not to be MIPS16 code
 609    when compiled with hardware floating point.  This is because MIPS16
 610    code cannot save and restore the floating-point registers, which is
 611    important if in a mixed MIPS16/non-MIPS16 environment.  */
 612
 613 #ifdef IN_LIBGCC2
 614 #if __mips_hard_float
 615 #define LIBGCC2_UNWIND_ATTRIBUTE __attribute__((__nomips16__))
 616 #endif
 617 #endif /* IN_LIBGCC2 */
 618
 619 #define TARGET_LIBGCC_SDATA_SECTION ".sdata"
 620
 621 #ifndef MULTILIB_ENDIAN_DEFAULT
 622 #if TARGET_ENDIAN_DEFAULT == 0
 623 #define MULTILIB_ENDIAN_DEFAULT "EL"
 624 #else
 625 #define MULTILIB_ENDIAN_DEFAULT "EB"
 626 #endif
 627 #endif
 628
 629 #ifndef MULTILIB_ISA_DEFAULT
 630 #  if MIPS_ISA_DEFAULT == 1
 631 #    define MULTILIB_ISA_DEFAULT "mips1"
 632 #  else
 633 #    if MIPS_ISA_DEFAULT == 2
 634 #      define MULTILIB_ISA_DEFAULT "mips2"
 635 #    else
 636 #      if MIPS_ISA_DEFAULT == 3
 637 #        define MULTILIB_ISA_DEFAULT "mips3"
 638 #      else
 639 #        if MIPS_ISA_DEFAULT == 4
 640 #          define MULTILIB_ISA_DEFAULT "mips4"
 641 #        else
 642 #          if MIPS_ISA_DEFAULT == 32
 643 #            define MULTILIB_ISA_DEFAULT "mips32"
 644 #          else
 645 #            if MIPS_ISA_DEFAULT == 33
 646 #              define MULTILIB_ISA_DEFAULT "mips32r2"
 647 #            else
 648 #              if MIPS_ISA_DEFAULT == 64
 649 #                define MULTILIB_ISA_DEFAULT "mips64"
 650 #              else
 651 #                if MIPS_ISA_DEFAULT == 65
 652 #                  define MULTILIB_ISA_DEFAULT "mips64r2"
 653 #                else
 654 #                  define MULTILIB_ISA_DEFAULT "mips1"
 655 #                endif
 656 #              endif
 657 #            endif
 658 #          endif
 659 #        endif
 660 #      endif
 661 #    endif
 662 #  endif
 663 #endif
 664
 665 #ifndef MULTILIB_DEFAULTS
 666 #define MULTILIB_DEFAULTS \
 667     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
 668 #endif
 669
 670 /* We must pass -EL to the linker by default for little endian embedded
 671    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
 672    linker will default to using big-endian output files.  The OUTPUT_FORMAT
 673    line must be in the linker script, otherwise -EB/-EL will not work.  */
 674
 675 #ifndef ENDIAN_SPEC
 676 #if TARGET_ENDIAN_DEFAULT == 0
 677 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
 678 #else
 679 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
 680 #endif
 681 #endif
 682
 683 /* A spec condition that matches all non-mips16 -mips arguments.  */
 684
 685 #define MIPS_ISA_LEVEL_OPTION_SPEC \
 686   "mips1|mips2|mips3|mips4|mips32*|mips64*"
 687
 688 /* A spec condition that matches all non-mips16 architecture arguments.  */
 689
 690 #define MIPS_ARCH_OPTION_SPEC \
 691   MIPS_ISA_LEVEL_OPTION_SPEC "|march=*"
 692
 693 /* A spec that infers a -mips argument from an -march argument,
 694    or injects the default if no architecture is specified.  */
 695
 696 #define MIPS_ISA_LEVEL_SPEC \
 697   "%{" MIPS_ISA_LEVEL_OPTION_SPEC ":;: \
 698      %{march=mips1|march=r2000|march=r3000|march=r3900:-mips1} \
 699      %{march=mips2|march=r6000:-mips2} \
 700      %{march=mips3|march=r4*|march=vr4*|march=orion|march=loongson2*:-mips3} \
 701      %{march=mips4|march=r8000|march=vr5*|march=rm7000|march=rm9000:-mips4} \
 702      %{march=mips32|march=4kc|march=4km|march=4kp|march=4ksc:-mips32} \
 703      %{march=mips32r2|march=m4k|march=4ke*|march=4ksd|march=24k* \
 704        |march=34k*|march=74k*: -mips32r2} \
 705      %{march=mips64|march=5k*|march=20k*|march=sb1*|march=sr71000: -mips64} \
 706      %{march=mips64r2|march=octeon: -mips64r2} \
 707      %{!march=*: -" MULTILIB_ISA_DEFAULT "}}"
 708
 709 /* A spec that infers a -mhard-float or -msoft-float setting from an
 710    -march argument.  Note that soft-float and hard-float code are not
 711    link-compatible.  */
 712
 713 #define MIPS_ARCH_FLOAT_SPEC \
 714   "%{mhard-float|msoft-float|march=mips*:; \
 715      march=vr41*|march=m4k|march=4k*|march=24kc|march=24kec \
 716      |march=34kc|march=74kc|march=5kc|march=octeon: -msoft-float; \
 717      march=*: -mhard-float}"
 718
 719 /* A spec condition that matches 32-bit options.  It only works if
 720    MIPS_ISA_LEVEL_SPEC has been applied.  */
 721
 722 #define MIPS_32BIT_OPTION_SPEC \
 723   "mips1|mips2|mips32*|mgp32"
 724
 725 /* Support for a compile-time default CPU, et cetera.  The rules are:
 726    --with-arch is ignored if -march is specified or a -mips is specified
 727      (other than -mips16).
 728    --with-tune is ignored if -mtune is specified.
 729    --with-abi is ignored if -mabi is specified.
 730    --with-float is ignored if -mhard-float or -msoft-float are
 731      specified.
 732    --with-divide is ignored if -mdivide-traps or -mdivide-breaks are
 733      specified. */
 734 #define OPTION_DEFAULT_SPECS \
 735   {"arch", "%{" MIPS_ARCH_OPTION_SPEC ":;: -march=%(VALUE)}" }, \
 736   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
 737   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
 738   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }, \
 739   {"divide", "%{!mdivide-traps:%{!mdivide-breaks:-mdivide-%(VALUE)}}" }, \
 740   {"llsc", "%{!mllsc:%{!mno-llsc:-m%(VALUE)}}" }, \
 741   {"mips-plt", "%{!mplt:%{!mno-plt:-m%(VALUE)}}" }
 742
 743
 744 #define GENERATE_DIVIDE_TRAPS (TARGET_DIVIDE_TRAPS \
 745                                && ISA_HAS_COND_TRAP)
 746
 747 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY && !TARGET_MIPS16)
 748
 749 /* True if the ABI can only work with 64-bit integer registers.  We
 750    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
 751    otherwise floating-point registers must also be 64-bit.  */
 752 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
 753
 754 /* Likewise for 32-bit regs.  */
 755 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
 756
 757 /* True if symbols are 64 bits wide.  At present, n64 is the only
 758    ABI for which this is true.  */
 759 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64 && !TARGET_SYM32)
 760
 761 /* ISA has instructions for managing 64-bit fp and gp regs (e.g. mips3).  */
 762 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
 763                                  || ISA_MIPS4                           \
 764                                  || ISA_MIPS64                          \
 765                                  || ISA_MIPS64R2)
 766
 767 /* ISA has branch likely instructions (e.g. mips2).  */
 768 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
 769    been generated up to this point.  */
 770 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1)
 771
 772 /* ISA has a three-operand multiplication instruction (usually spelt "mul").  */
 773 #define ISA_HAS_MUL3            ((TARGET_MIPS3900                       \
 774                                   || TARGET_MIPS5400                    \
 775                                   || TARGET_MIPS5500                    \
 776                                   || TARGET_MIPS7000                    \
 777                                   || TARGET_MIPS9000                    \
 778                                   || TARGET_MAD                         \
 779                                   || ISA_MIPS32                         \
 780                                   || ISA_MIPS32R2                       \
 781                                   || ISA_MIPS64                         \
 782                                   || ISA_MIPS64R2)                      \
 783                                  && !TARGET_MIPS16)
 784
 785 /* ISA has a three-operand multiplication instruction.  */
 786 #define ISA_HAS_DMUL3           (TARGET_64BIT                           \
 787                                  && TARGET_OCTEON                       \
 788                                  && !TARGET_MIPS16)
 789
 790 /* ISA has the floating-point conditional move instructions introduced
 791    in mips4.  */
 792 #define ISA_HAS_FP_CONDMOVE     ((ISA_MIPS4                             \
 793                                   || ISA_MIPS32                         \
 794                                   || ISA_MIPS32R2                       \
 795                                   || ISA_MIPS64                         \
 796                                   || ISA_MIPS64R2)                      \
 797                                  && !TARGET_MIPS5500                    \
 798                                  && !TARGET_MIPS16)
 799
 800 /* ISA has the integer conditional move instructions introduced in mips4 and
 801    ST Loongson 2E/2F.  */
 802 #define ISA_HAS_CONDMOVE        (ISA_HAS_FP_CONDMOVE || TARGET_LOONGSON_2EF)
 803
 804 /* ISA has LDC1 and SDC1.  */
 805 #define ISA_HAS_LDC1_SDC1       (!ISA_MIPS1 && !TARGET_MIPS16)
 806
 807 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
 808    branch on CC, and move (both FP and non-FP) on CC.  */
 809 #define ISA_HAS_8CC             (ISA_MIPS4                              \
 810                                  || ISA_MIPS32                          \
 811                                  || ISA_MIPS32R2                        \
 812                                  || ISA_MIPS64                          \
 813                                  || ISA_MIPS64R2)
 814
 815 /* This is a catch all for other mips4 instructions: indexed load, the
 816    FP madd and msub instructions, and the FP recip and recip sqrt
 817    instructions.  */
 818 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
 819                                   || (ISA_MIPS32R2 && TARGET_FLOAT64)   \
 820                                   || ISA_MIPS64                         \
 821                                   || ISA_MIPS64R2)                      \
 822                                  && !TARGET_MIPS16)
 823
 824 /* ISA has paired-single instructions.  */
 825 #define ISA_HAS_PAIRED_SINGLE   (ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2)
 826
 827 /* ISA has conditional trap instructions.  */
 828 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
 829                                  && !TARGET_MIPS16)
 830
 831 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
 832 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
 833                                   || ISA_MIPS32R2                       \
 834                                   || ISA_MIPS64                         \
 835                                   || ISA_MIPS64R2)                      \
 836                                  && !TARGET_MIPS16)
 837
 838 /* Integer multiply-accumulate instructions should be generated.  */
 839 #define GENERATE_MADD_MSUB      (ISA_HAS_MADD_MSUB && !TUNE_74K)
 840
 841 /* ISA has floating-point madd and msub instructions 'd = a * b [+-] c'.  */
 842 #define ISA_HAS_FP_MADD4_MSUB4  ISA_HAS_FP4
 843
 844 /* ISA has floating-point madd and msub instructions 'c = a * b [+-] c'.  */
 845 #define ISA_HAS_FP_MADD3_MSUB3  TARGET_LOONGSON_2EF
 846
 847 /* ISA has floating-point nmadd and nmsub instructions
 848    'd = -((a * b) [+-] c)'.  */
 849 #define ISA_HAS_NMADD4_NMSUB4(MODE)                                     \
 850                                 ((ISA_MIPS4                             \
 851                                   || (ISA_MIPS32R2 && (MODE) == V2SFmode) \
 852                                   || ISA_MIPS64                         \
 853                                   || ISA_MIPS64R2)                      \
 854                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
 855                                  && !TARGET_MIPS16)
 856
 857 /* ISA has floating-point nmadd and nmsub instructions
 858    'c = -((a * b) [+-] c)'.  */
 859 #define ISA_HAS_NMADD3_NMSUB3(MODE)                                     \
 860                                 TARGET_LOONGSON_2EF
 861
 862 /* ISA has count leading zeroes/ones instruction (not implemented).  */
 863 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
 864                                   || ISA_MIPS32R2                       \
 865                                   || ISA_MIPS64                         \
 866                                   || ISA_MIPS64R2)                      \
 867                                  && !TARGET_MIPS16)
 868
 869 /* ISA has three operand multiply instructions that put
 870    the high part in an accumulator: mulhi or mulhiu.  */
 871 #define ISA_HAS_MULHI           ((TARGET_MIPS5400                        \
 872                                   || TARGET_MIPS5500                     \
 873                                   || TARGET_SR71K)                       \
 874                                  && !TARGET_MIPS16)
 875
 876 /* ISA has three operand multiply instructions that
 877    negates the result and puts the result in an accumulator.  */
 878 #define ISA_HAS_MULS            ((TARGET_MIPS5400                       \
 879                                   || TARGET_MIPS5500                    \
 880                                   || TARGET_SR71K)                      \
 881                                  && !TARGET_MIPS16)
 882
 883 /* ISA has three operand multiply instructions that subtracts the
 884    result from a 4th operand and puts the result in an accumulator.  */
 885 #define ISA_HAS_MSAC            ((TARGET_MIPS5400                       \
 886                                   || TARGET_MIPS5500                    \
 887                                   || TARGET_SR71K)                      \
 888                                  && !TARGET_MIPS16)
 889
 890 /* ISA has three operand multiply instructions that  the result
 891    from a 4th operand and puts the result in an accumulator.  */
 892 #define ISA_HAS_MACC            ((TARGET_MIPS4120                       \
 893                                   || TARGET_MIPS4130                    \
 894                                   || TARGET_MIPS5400                    \
 895                                   || TARGET_MIPS5500                    \
 896                                   || TARGET_SR71K)                      \
 897                                  && !TARGET_MIPS16)
 898
 899 /* ISA has NEC VR-style MACC, MACCHI, DMACC and DMACCHI instructions.  */
 900 #define ISA_HAS_MACCHI          ((TARGET_MIPS4120                       \
 901                                   || TARGET_MIPS4130)                   \
 902                                  && !TARGET_MIPS16)
 903
 904 /* ISA has the "ror" (rotate right) instructions.  */
 905 #define ISA_HAS_ROR             ((ISA_MIPS32R2                          \
 906                                   || ISA_MIPS64R2                       \
 907                                   || TARGET_MIPS5400                    \
 908                                   || TARGET_MIPS5500                    \
 909                                   || TARGET_SR71K                       \
 910                                   || TARGET_SMARTMIPS)                  \
 911                                  && !TARGET_MIPS16)
 912
 913 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
 914 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
 915                                   || ISA_MIPS32                         \
 916                                   || ISA_MIPS32R2                       \
 917                                   || ISA_MIPS64                         \
 918                                   || ISA_MIPS64R2)                      \
 919                                  && !TARGET_MIPS16)
 920
 921 /* ISA has data indexed prefetch instructions.  This controls use of
 922    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
 923    (prefx is a cop1x instruction, so can only be used if FP is
 924    enabled.)  */
 925 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
 926                                   || ISA_MIPS32R2                       \
 927                                   || ISA_MIPS64                         \
 928                                   || ISA_MIPS64R2)                      \
 929                                  && !TARGET_MIPS16)
 930
 931 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
 932    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
 933    also requires TARGET_DOUBLE_FLOAT.  */
 934 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
 935
 936 /* ISA includes the MIPS32r2 seb and seh instructions.  */
 937 #define ISA_HAS_SEB_SEH         ((ISA_MIPS32R2          \
 938                                   || ISA_MIPS64R2)      \
 939                                  && !TARGET_MIPS16)
 940
 941 /* ISA includes the MIPS32/64 rev 2 ext and ins instructions.  */
 942 #define ISA_HAS_EXT_INS         ((ISA_MIPS32R2          \
 943                                   || ISA_MIPS64R2)      \
 944                                  && !TARGET_MIPS16)
 945
 946 /* ISA has instructions for accessing top part of 64-bit fp regs.  */
 947 #define ISA_HAS_MXHC1           (TARGET_FLOAT64         \
 948                                  && (ISA_MIPS32R2       \
 949                                      || ISA_MIPS64R2))
 950
 951 /* ISA has lwxs instruction (load w/scaled index address.  */
 952 #define ISA_HAS_LWXS            (TARGET_SMARTMIPS && !TARGET_MIPS16)
 953
 954 /* The DSP ASE is available.  */
 955 #define ISA_HAS_DSP             (TARGET_DSP && !TARGET_MIPS16)
 956
 957 /* Revision 2 of the DSP ASE is available.  */
 958 #define ISA_HAS_DSPR2           (TARGET_DSPR2 && !TARGET_MIPS16)
 959
 960 /* True if the result of a load is not available to the next instruction.
 961    A nop will then be needed between instructions like "lw $4,..."
 962    and "addiu $4,$4,1".  */
 963 #define ISA_HAS_LOAD_DELAY      (ISA_MIPS1                              \
 964                                  && !TARGET_MIPS3900                    \
 965                                  && !TARGET_MIPS16)
 966
 967 /* Likewise mtc1 and mfc1.  */
 968 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3                  \
 969                                  && !TARGET_LOONGSON_2EF)
 970
 971 /* Likewise floating-point comparisons.  */
 972 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3                  \
 973                                  && !TARGET_LOONGSON_2EF)
 974
 975 /* True if mflo and mfhi can be immediately followed by instructions
 976    which write to the HI and LO registers.
 977
 978    According to MIPS specifications, MIPS ISAs I, II, and III need
 979    (at least) two instructions between the reads of HI/LO and
 980    instructions which write them, and later ISAs do not.  Contradicting
 981    the MIPS specifications, some MIPS IV processor user manuals (e.g.
 982    the UM for the NEC Vr5000) document needing the instructions between
 983    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
 984    MIPS64 and later ISAs to have the interlocks, plus any specific
 985    earlier-ISA CPUs for which CPU documentation declares that the
 986    instructions are really interlocked.  */
 987 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
 988                                  || ISA_MIPS32R2                        \
 989                                  || ISA_MIPS64                          \
 990                                  || ISA_MIPS64R2                        \
 991                                  || TARGET_MIPS5500                     \
 992                                  || TARGET_LOONGSON_2EF)
 993
 994 /* ISA includes synci, jr.hb and jalr.hb.  */
 995 #define ISA_HAS_SYNCI ((ISA_MIPS32R2            \
 996                         || ISA_MIPS64R2)        \
 997                        && !TARGET_MIPS16)
 998
 999 /* ISA includes sync.  */
1000 #define ISA_HAS_SYNC ((mips_isa >= 2 || TARGET_MIPS3900) && !TARGET_MIPS16)
1001 #define GENERATE_SYNC                   \
1002   (target_flags_explicit & MASK_LLSC    \
1003    ? TARGET_LLSC && !TARGET_MIPS16      \
1004    : ISA_HAS_SYNC)
1005
1006 /* ISA includes ll and sc.  Note that this implies ISA_HAS_SYNC
1007    because the expanders use both ISA_HAS_SYNC and ISA_HAS_LL_SC
1008    instructions.  */
1009 #define ISA_HAS_LL_SC (mips_isa >= 2 && !TARGET_MIPS16)
1010 #define GENERATE_LL_SC                  \
1011   (target_flags_explicit & MASK_LLSC    \
1012    ? TARGET_LLSC && !TARGET_MIPS16      \
1013    : ISA_HAS_LL_SC)
1014
1015 /* ISA includes the baddu instruction.  */
1016 #define ISA_HAS_BADDU           (TARGET_OCTEON && !TARGET_MIPS16)
1017
1018 /* ISA includes the bbit* instructions.  */
1019 #define ISA_HAS_BBIT            (TARGET_OCTEON && !TARGET_MIPS16)
1020
1021 /* ISA includes the cins instruction.  */
1022 #define ISA_HAS_CINS            (TARGET_OCTEON && !TARGET_MIPS16)
1023
1024 /* ISA includes the exts instruction.  */
1025 #define ISA_HAS_EXTS            (TARGET_OCTEON && !TARGET_MIPS16)
1026
1027 /* ISA includes the seq and sne instructions.  */
1028 #define ISA_HAS_SEQ_SNE         (TARGET_OCTEON && !TARGET_MIPS16)
1029
1030 /* ISA includes the pop instruction.  */
1031 #define ISA_HAS_POP             (TARGET_OCTEON && !TARGET_MIPS16)
1032
1033 /* The CACHE instruction is available in non-MIPS16 code.  */
1034 #define TARGET_CACHE_BUILTIN (mips_isa >= 3)
1035
1036 /* The CACHE instruction is available.  */
1037 #define ISA_HAS_CACHE (TARGET_CACHE_BUILTIN && !TARGET_MIPS16)
1038 \f
1039 /* Add -G xx support.  */
1040
1041 #undef  SWITCH_TAKES_ARG
1042 #define SWITCH_TAKES_ARG(CHAR)                                          \
1043   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
1044
1045 #define OVERRIDE_OPTIONS mips_override_options ()
1046
1047 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
1048
1049 /* Show we can debug even without a frame pointer.  */
1050 #define CAN_DEBUG_WITHOUT_FP
1051 \f
1052 /* Tell collect what flags to pass to nm.  */
1053 #ifndef NM_FLAGS
1054 #define NM_FLAGS "-Bn"
1055 #endif
1056
1057 \f
1058 #ifndef MIPS_ABI_DEFAULT
1059 #define MIPS_ABI_DEFAULT ABI_32
1060 #endif
1061
1062 /* Use the most portable ABI flag for the ASM specs.  */
1063
1064 #if MIPS_ABI_DEFAULT == ABI_32
1065 #define MULTILIB_ABI_DEFAULT "mabi=32"
1066 #endif
1067
1068 #if MIPS_ABI_DEFAULT == ABI_O64
1069 #define MULTILIB_ABI_DEFAULT "mabi=o64"
1070 #endif
1071
1072 #if MIPS_ABI_DEFAULT == ABI_N32
1073 #define MULTILIB_ABI_DEFAULT "mabi=n32"
1074 #endif
1075
1076 #if MIPS_ABI_DEFAULT == ABI_64
1077 #define MULTILIB_ABI_DEFAULT "mabi=64"
1078 #endif
1079
1080 #if MIPS_ABI_DEFAULT == ABI_EABI
1081 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
1082 #endif
1083
1084 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
1085    to the assembler.  It may be overridden by subtargets.  */
1086 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
1087 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
1088 %{noasmopt:-O0} \
1089 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
1090 #endif
1091
1092 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
1093    the assembler.  It may be overridden by subtargets.
1094
1095    Beginning with gas 2.13, -mdebug must be passed to correctly handle
1096    COFF debugging info.  */
1097
1098 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
1099 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
1100 %{g} %{g0} %{g1} %{g2} %{g3} \
1101 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
1102 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
1103 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1104 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1105 %{gcoff*:-mdebug} %{!gcoff*:-no-mdebug}"
1106 #endif
1107
1108 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1109    overridden by subtargets.  */
1110
1111 #ifndef SUBTARGET_ASM_SPEC
1112 #define SUBTARGET_ASM_SPEC ""
1113 #endif
1114
1115 #undef ASM_SPEC
1116 #define ASM_SPEC "\
1117 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1118 %{mips32*} %{mips64*} \
1119 %{mips16} %{mno-mips16:-no-mips16} \
1120 %{mips3d} %{mno-mips3d:-no-mips3d} \
1121 %{mdmx} %{mno-mdmx:-no-mdmx} \
1122 %{mdsp} %{mno-dsp} \
1123 %{mdspr2} %{mno-dspr2} \
1124 %{msmartmips} %{mno-smartmips} \
1125 %{mmt} %{mno-mt} \
1126 %{mfix-vr4120} %{mfix-vr4130} \
1127 %(subtarget_asm_optimizing_spec) \
1128 %(subtarget_asm_debugging_spec) \
1129 %{mabi=*} %{!mabi=*: %(asm_abi_default_spec)} \
1130 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
1131 %{mfp32} %{mfp64} \
1132 %{mshared} %{mno-shared} \
1133 %{msym32} %{mno-sym32} \
1134 %{mtune=*} %{v} \
1135 %(subtarget_asm_spec)"
1136
1137 /* Extra switches sometimes passed to the linker.  */
1138 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1139   will interpret it as a -b option.  */
1140
1141 #ifndef LINK_SPEC
1142 #define LINK_SPEC "\
1143 %(endian_spec) \
1144 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32*} %{mips64*} \
1145 %{bestGnum} %{shared} %{non_shared}"
1146 #endif  /* LINK_SPEC defined */
1147
1148
1149 /* Specs for the compiler proper */
1150
1151 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1152    overridden by subtargets.  */
1153 #ifndef SUBTARGET_CC1_SPEC
1154 #define SUBTARGET_CC1_SPEC ""
1155 #endif
1156
1157 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1158
1159 #undef CC1_SPEC
1160 #define CC1_SPEC "\
1161 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1162 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1163 %{save-temps: } \
1164 %(subtarget_cc1_spec)"
1165
1166 /* Preprocessor specs.  */
1167
1168 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1169    overridden by subtargets.  */
1170 #ifndef SUBTARGET_CPP_SPEC
1171 #define SUBTARGET_CPP_SPEC ""
1172 #endif
1173
1174 #define CPP_SPEC "%(subtarget_cpp_spec)"
1175
1176 /* This macro defines names of additional specifications to put in the specs
1177    that can be used in various specifications like CC1_SPEC.  Its definition
1178    is an initializer with a subgrouping for each command option.
1179
1180    Each subgrouping contains a string constant, that defines the
1181    specification name, and a string constant that used by the GCC driver
1182    program.
1183
1184    Do not define this macro if it does not need to do anything.  */
1185
1186 #define EXTRA_SPECS                                                     \
1187   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1188   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1189   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1190   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1191   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1192   { "asm_abi_default_spec", "-" MULTILIB_ABI_DEFAULT },                 \
1193   { "endian_spec", ENDIAN_SPEC },                                       \
1194   SUBTARGET_EXTRA_SPECS
1195
1196 #ifndef SUBTARGET_EXTRA_SPECS
1197 #define SUBTARGET_EXTRA_SPECS
1198 #endif
1199 \f
1200 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1201 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
1202
1203 #ifndef PREFERRED_DEBUGGING_TYPE
1204 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
1205 #endif
1206
1207 #define DWARF2_ADDR_SIZE (ABI_HAS_64BIT_SYMBOLS ? 8 : 4)
1208
1209 /* By default, turn on GDB extensions.  */
1210 #define DEFAULT_GDB_EXTENSIONS 1
1211
1212 /* Local compiler-generated symbols must have a prefix that the assembler
1213    understands.   By default, this is $, although some targets (e.g.,
1214    NetBSD-ELF) need to override this.  */
1215
1216 #ifndef LOCAL_LABEL_PREFIX
1217 #define LOCAL_LABEL_PREFIX      "$"
1218 #endif
1219
1220 /* By default on the mips, external symbols do not have an underscore
1221    prepended, but some targets (e.g., NetBSD) require this.  */
1222
1223 #ifndef USER_LABEL_PREFIX
1224 #define USER_LABEL_PREFIX       ""
1225 #endif
1226
1227 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1228    since the length can run past this up to a continuation point.  */
1229 #undef DBX_CONTIN_LENGTH
1230 #define DBX_CONTIN_LENGTH 1500
1231
1232 /* How to renumber registers for dbx and gdb.  */
1233 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[REGNO]
1234
1235 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
1236 #define DWARF_FRAME_REGNUM(REGNO) mips_dwarf_regno[REGNO]
1237
1238 /* The DWARF 2 CFA column which tracks the return address.  */
1239 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
1240
1241 /* Before the prologue, RA lives in r31.  */
1242 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1243
1244 /* Describe how we implement __builtin_eh_return.  */
1245 #define EH_RETURN_DATA_REGNO(N) \
1246   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1247
1248 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1249
1250 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1251    The default for this in 64-bit mode is 8, which causes problems with
1252    SFmode register saves.  */
1253 #define DWARF_CIE_DATA_ALIGNMENT -4
1254
1255 /* Correct the offset of automatic variables and arguments.  Note that
1256    the MIPS debug format wants all automatic variables and arguments
1257    to be in terms of the virtual frame pointer (stack pointer before
1258    any adjustment in the function), while the MIPS 3.0 linker wants
1259    the frame pointer to be the stack pointer after the initial
1260    adjustment.  */
1261
1262 #define DEBUGGER_AUTO_OFFSET(X)                         \
1263   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1264 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1265   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1266 \f
1267 /* Target machine storage layout */
1268
1269 #define BITS_BIG_ENDIAN 0
1270 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1271 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1272
1273 /* Define this to set the endianness to use in libgcc2.c, which can
1274    not depend on target_flags.  */
1275 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1276 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1277 #else
1278 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1279 #endif
1280
1281 #define MAX_BITS_PER_WORD 64
1282
1283 /* Width of a word, in units (bytes).  */
1284 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1285 #ifndef IN_LIBGCC2
1286 #define MIN_UNITS_PER_WORD 4
1287 #endif
1288
1289 /* For MIPS, width of a floating point register.  */
1290 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1291
1292 /* The number of consecutive floating-point registers needed to store the
1293    largest format supported by the FPU.  */
1294 #define MAX_FPRS_PER_FMT (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1295
1296 /* The number of consecutive floating-point registers needed to store the
1297    smallest format supported by the FPU.  */
1298 #define MIN_FPRS_PER_FMT \
1299   (ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2 \
1300    ? 1 : MAX_FPRS_PER_FMT)
1301
1302 /* The largest size of value that can be held in floating-point
1303    registers and moved with a single instruction.  */
1304 #define UNITS_PER_HWFPVALUE \
1305   (TARGET_SOFT_FLOAT_ABI ? 0 : MAX_FPRS_PER_FMT * UNITS_PER_FPREG)
1306
1307 /* The largest size of value that can be held in floating-point
1308    registers.  */
1309 #define UNITS_PER_FPVALUE                       \
1310   (TARGET_SOFT_FLOAT_ABI ? 0                    \
1311    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
1312    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
1313
1314 /* The number of bytes in a double.  */
1315 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1316
1317 #define UNITS_PER_SIMD_WORD(MODE) \
1318   (TARGET_PAIRED_SINGLE_FLOAT ? 8 : UNITS_PER_WORD)
1319
1320 /* Set the sizes of the core types.  */
1321 #define SHORT_TYPE_SIZE 16
1322 #define INT_TYPE_SIZE 32
1323 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1324 #define LONG_LONG_TYPE_SIZE 64
1325
1326 #define FLOAT_TYPE_SIZE 32
1327 #define DOUBLE_TYPE_SIZE 64
1328 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
1329
1330 /* Define the sizes of fixed-point types.  */
1331 #define SHORT_FRACT_TYPE_SIZE 8
1332 #define FRACT_TYPE_SIZE 16
1333 #define LONG_FRACT_TYPE_SIZE 32
1334 #define LONG_LONG_FRACT_TYPE_SIZE 64
1335
1336 #define SHORT_ACCUM_TYPE_SIZE 16
1337 #define ACCUM_TYPE_SIZE 32
1338 #define LONG_ACCUM_TYPE_SIZE 64
1339 /* FIXME.  LONG_LONG_ACCUM_TYPE_SIZE should be 128 bits, but GCC
1340    doesn't support 128-bit integers for MIPS32 currently.  */
1341 #define LONG_LONG_ACCUM_TYPE_SIZE (TARGET_64BIT ? 128 : 64)
1342
1343 /* long double is not a fixed mode, but the idea is that, if we
1344    support long double, we also want a 128-bit integer type.  */
1345 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1346
1347 #ifdef IN_LIBGCC2
1348 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1349   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1350 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1351 # else
1352 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1353 # endif
1354 #endif
1355
1356 /* Width in bits of a pointer.  */
1357 #ifndef POINTER_SIZE
1358 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1359 #endif
1360
1361 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1362 #define PARM_BOUNDARY BITS_PER_WORD
1363
1364 /* Allocation boundary (in *bits*) for the code of a function.  */
1365 #define FUNCTION_BOUNDARY 32
1366
1367 /* Alignment of field after `int : 0' in a structure.  */
1368 #define EMPTY_FIELD_BOUNDARY 32
1369
1370 /* Every structure's size must be a multiple of this.  */
1371 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1372 #define STRUCTURE_SIZE_BOUNDARY 8
1373
1374 /* There is no point aligning anything to a rounder boundary than this.  */
1375 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1376
1377 /* All accesses must be aligned.  */
1378 #define STRICT_ALIGNMENT 1
1379
1380 /* Define this if you wish to imitate the way many other C compilers
1381    handle alignment of bitfields and the structures that contain
1382    them.
1383
1384    The behavior is that the type written for a bit-field (`int',
1385    `short', or other integer type) imposes an alignment for the
1386    entire structure, as if the structure really did contain an
1387    ordinary field of that type.  In addition, the bit-field is placed
1388    within the structure so that it would fit within such a field,
1389    not crossing a boundary for it.
1390
1391    Thus, on most machines, a bit-field whose type is written as `int'
1392    would not cross a four-byte boundary, and would force four-byte
1393    alignment for the whole structure.  (The alignment used may not
1394    be four bytes; it is controlled by the other alignment
1395    parameters.)
1396
1397    If the macro is defined, its definition should be a C expression;
1398    a nonzero value for the expression enables this behavior.  */
1399
1400 #define PCC_BITFIELD_TYPE_MATTERS 1
1401
1402 /* If defined, a C expression to compute the alignment given to a
1403    constant that is being placed in memory.  CONSTANT is the constant
1404    and ALIGN is the alignment that the object would ordinarily have.
1405    The value of this macro is used instead of that alignment to align
1406    the object.
1407
1408    If this macro is not defined, then ALIGN is used.
1409
1410    The typical use of this macro is to increase alignment for string
1411    constants to be word aligned so that `strcpy' calls that copy
1412    constants can be done inline.  */
1413
1414 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1415   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1416    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1417
1418 /* If defined, a C expression to compute the alignment for a static
1419    variable.  TYPE is the data type, and ALIGN is the alignment that
1420    the object would ordinarily have.  The value of this macro is used
1421    instead of that alignment to align the object.
1422
1423    If this macro is not defined, then ALIGN is used.
1424
1425    One use of this macro is to increase alignment of medium-size
1426    data to make it all fit in fewer cache lines.  Another is to
1427    cause character arrays to be word-aligned so that `strcpy' calls
1428    that copy constants to character arrays can be done inline.  */
1429
1430 #undef DATA_ALIGNMENT
1431 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1432   ((((ALIGN) < BITS_PER_WORD)                                           \
1433     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1434         || TREE_CODE (TYPE) == UNION_TYPE                               \
1435         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1436
1437 /* We need this for the same reason as DATA_ALIGNMENT, namely to cause
1438    character arrays to be word-aligned so that `strcpy' calls that copy
1439    constants to character arrays can be done inline, and 'strcmp' can be
1440    optimised to use word loads. */
1441 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
1442   DATA_ALIGNMENT (TYPE, ALIGN)
1443
1444 #define PAD_VARARGS_DOWN \
1445   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1446
1447 /* Define if operations between registers always perform the operation
1448    on the full register even if a narrower mode is specified.  */
1449 #define WORD_REGISTER_OPERATIONS
1450
1451 /* When in 64-bit mode, move insns will sign extend SImode and CCmode
1452    moves.  All other references are zero extended.  */
1453 #define LOAD_EXTEND_OP(MODE) \
1454   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1455    ? SIGN_EXTEND : ZERO_EXTEND)
1456
1457 /* Define this macro if it is advisable to hold scalars in registers
1458    in a wider mode than that declared by the program.  In such cases,
1459    the value is constrained to be within the bounds of the declared
1460    type, but kept valid in the wider mode.  The signedness of the
1461    extension may differ from that of the type.  */
1462
1463 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1464   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1465       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1466     {                                           \
1467       if ((MODE) == SImode)                     \
1468         (UNSIGNEDP) = 0;                        \
1469       (MODE) = Pmode;                           \
1470     }
1471
1472 /* Pmode is always the same as ptr_mode, but not always the same as word_mode.
1473    Extensions of pointers to word_mode must be signed.  */
1474 #define POINTERS_EXTEND_UNSIGNED false
1475
1476 /* Define if loading short immediate values into registers sign extends.  */
1477 #define SHORT_IMMEDIATES_SIGN_EXTEND
1478
1479 /* The [d]clz instructions have the natural values at 0.  */
1480
1481 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1482   ((VALUE) = GET_MODE_BITSIZE (MODE), 2)
1483 \f
1484 /* Standard register usage.  */
1485
1486 /* Number of hardware registers.  We have:
1487
1488    - 32 integer registers
1489    - 32 floating point registers
1490    - 8 condition code registers
1491    - 2 accumulator registers (hi and lo)
1492    - 32 registers each for coprocessors 0, 2 and 3
1493    - 3 fake registers:
1494         - ARG_POINTER_REGNUM
1495         - FRAME_POINTER_REGNUM
1496         - GOT_VERSION_REGNUM (see the comment above load_call<mode> for details)
1497    - 3 dummy entries that were used at various times in the past.
1498    - 6 DSP accumulator registers (3 hi-lo pairs) for MIPS DSP ASE
1499    - 6 DSP control registers  */
1500
1501 #define FIRST_PSEUDO_REGISTER 188
1502
1503 /* By default, fix the kernel registers ($26 and $27), the global
1504    pointer ($28) and the stack pointer ($29).  This can change
1505    depending on the command-line options.
1506
1507    Regarding coprocessor registers: without evidence to the contrary,
1508    it's best to assume that each coprocessor register has a unique
1509    use.  This can be overridden, in, e.g., mips_override_options or
1510    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1511    for a particular target.  */
1512
1513 #define FIXED_REGISTERS                                                 \
1514 {                                                                       \
1515   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1516   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1517   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1518   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1519   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1520   /* COP0 registers */                                                  \
1521   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1522   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1523   /* COP2 registers */                                                  \
1524   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1525   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1526   /* COP3 registers */                                                  \
1527   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1528   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1529   /* 6 DSP accumulator registers & 6 control registers */               \
1530   0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1                                    \
1531 }
1532
1533
1534 /* Set up this array for o32 by default.
1535
1536    Note that we don't mark $31 as a call-clobbered register.  The idea is
1537    that it's really the call instructions themselves which clobber $31.
1538    We don't care what the called function does with it afterwards.
1539
1540    This approach makes it easier to implement sibcalls.  Unlike normal
1541    calls, sibcalls don't clobber $31, so the register reaches the
1542    called function in tact.  EPILOGUE_USES says that $31 is useful
1543    to the called function.  */
1544
1545 #define CALL_USED_REGISTERS                                             \
1546 {                                                                       \
1547   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1548   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1549   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1550   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1551   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1552   /* COP0 registers */                                                  \
1553   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1554   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1555   /* COP2 registers */                                                  \
1556   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1557   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1558   /* COP3 registers */                                                  \
1559   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1560   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1561   /* 6 DSP accumulator registers & 6 control registers */               \
1562   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                                    \
1563 }
1564
1565
1566 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1567
1568 #define CALL_REALLY_USED_REGISTERS                                      \
1569 { /* General registers.  */                                             \
1570   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1571   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1572   /* Floating-point registers.  */                                      \
1573   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1574   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1575   /* Others.  */                                                        \
1576   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0,                       \
1577   /* COP0 registers */                                                  \
1578   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1579   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1580   /* COP2 registers */                                                  \
1581   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1582   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1583   /* COP3 registers */                                                  \
1584   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1585   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1586   /* 6 DSP accumulator registers & 6 control registers */               \
1587   1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0                                    \
1588 }
1589
1590 /* Internal macros to classify a register number as to whether it's a
1591    general purpose register, a floating point register, a
1592    multiply/divide register, or a status register.  */
1593
1594 #define GP_REG_FIRST 0
1595 #define GP_REG_LAST  31
1596 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1597 #define GP_DBX_FIRST 0
1598
1599 #define FP_REG_FIRST 32
1600 #define FP_REG_LAST  63
1601 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1602 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1603
1604 #define MD_REG_FIRST 64
1605 #define MD_REG_LAST  65
1606 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1607 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1608
1609 /* The DWARF 2 CFA column which tracks the return address from a
1610    signal handler context.  This means that to maintain backwards
1611    compatibility, no hard register can be assigned this column if it
1612    would need to be handled by the DWARF unwinder.  */
1613 #define DWARF_ALT_FRAME_RETURN_COLUMN 66
1614
1615 #define ST_REG_FIRST 67
1616 #define ST_REG_LAST  74
1617 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1618
1619
1620 /* FIXME: renumber.  */
1621 #define COP0_REG_FIRST 80
1622 #define COP0_REG_LAST 111
1623 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1624
1625 #define COP2_REG_FIRST 112
1626 #define COP2_REG_LAST 143
1627 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1628
1629 #define COP3_REG_FIRST 144
1630 #define COP3_REG_LAST 175
1631 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1632 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1633 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1634
1635 #define DSP_ACC_REG_FIRST 176
1636 #define DSP_ACC_REG_LAST 181
1637 #define DSP_ACC_REG_NUM (DSP_ACC_REG_LAST - DSP_ACC_REG_FIRST + 1)
1638
1639 #define AT_REGNUM       (GP_REG_FIRST + 1)
1640 #define HI_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST : MD_REG_FIRST + 1)
1641 #define LO_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST + 1 : MD_REG_FIRST)
1642
1643 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1644    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1645    should be used instead.  */
1646 #define FPSW_REGNUM     ST_REG_FIRST
1647
1648 #define GP_REG_P(REGNO) \
1649   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1650 #define M16_REG_P(REGNO) \
1651   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1652 #define FP_REG_P(REGNO)  \
1653   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1654 #define MD_REG_P(REGNO) \
1655   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1656 #define ST_REG_P(REGNO) \
1657   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1658 #define COP0_REG_P(REGNO) \
1659   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1660 #define COP2_REG_P(REGNO) \
1661   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1662 #define COP3_REG_P(REGNO) \
1663   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1664 #define ALL_COP_REG_P(REGNO) \
1665   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1666 /* Test if REGNO is one of the 6 new DSP accumulators.  */
1667 #define DSP_ACC_REG_P(REGNO) \
1668   ((unsigned int) ((int) (REGNO) - DSP_ACC_REG_FIRST) < DSP_ACC_REG_NUM)
1669 /* Test if REGNO is hi, lo, or one of the 6 new DSP accumulators.  */
1670 #define ACC_REG_P(REGNO) \
1671   (MD_REG_P (REGNO) || DSP_ACC_REG_P (REGNO))
1672
1673 #define FP_REG_RTX_P(X) (REG_P (X) && FP_REG_P (REGNO (X)))
1674
1675 /* True if X is (const (unspec [(const_int 0)] UNSPEC_GP)).  This is used
1676    to initialize the mips16 gp pseudo register.  */
1677 #define CONST_GP_P(X)                           \
1678   (GET_CODE (X) == CONST                        \
1679    && GET_CODE (XEXP (X, 0)) == UNSPEC          \
1680    && XINT (XEXP (X, 0), 1) == UNSPEC_GP)
1681
1682 /* Return coprocessor number from register number.  */
1683
1684 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1685   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1686    : COP3_REG_P (REGNO) ? '3' : '?')
1687
1688
1689 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1690
1691 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1692   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1693
1694 #define MODES_TIEABLE_P mips_modes_tieable_p
1695
1696 /* Register to use for pushing function arguments.  */
1697 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1698
1699 /* These two registers don't really exist: they get eliminated to either
1700    the stack or hard frame pointer.  */
1701 #define ARG_POINTER_REGNUM 77
1702 #define FRAME_POINTER_REGNUM 78
1703
1704 /* $30 is not available on the mips16, so we use $17 as the frame
1705    pointer.  */
1706 #define HARD_FRAME_POINTER_REGNUM \
1707   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1708
1709 #define FRAME_POINTER_REQUIRED (mips_frame_pointer_required ())
1710
1711 /* Register in which static-chain is passed to a function.  */
1712 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 15)
1713
1714 /* Registers used as temporaries in prologue/epilogue code:
1715
1716    - If a MIPS16 PIC function needs access to _gp, it first loads
1717      the value into MIPS16_PIC_TEMP and then copies it to $gp.
1718
1719    - The prologue can use MIPS_PROLOGUE_TEMP as a general temporary
1720      register.  The register must not conflict with MIPS16_PIC_TEMP.
1721
1722    - The epilogue can use MIPS_EPILOGUE_TEMP as a general temporary
1723      register.
1724
1725    If we're generating MIPS16 code, these registers must come from the
1726    core set of 8.  The prologue registers mustn't conflict with any
1727    incoming arguments, the static chain pointer, or the frame pointer.
1728    The epilogue temporary mustn't conflict with the return registers,
1729    the PIC call register ($25), the frame pointer, the EH stack adjustment,
1730    or the EH data registers.  */
1731
1732 #define MIPS16_PIC_TEMP_REGNUM (GP_REG_FIRST + 2)
1733 #define MIPS_PROLOGUE_TEMP_REGNUM (GP_REG_FIRST + 3)
1734 #define MIPS_EPILOGUE_TEMP_REGNUM (GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1735
1736 #define MIPS16_PIC_TEMP gen_rtx_REG (Pmode, MIPS16_PIC_TEMP_REGNUM)
1737 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1738 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1739
1740 /* Define this macro if it is as good or better to call a constant
1741    function address than to call an address kept in a register.  */
1742 #define NO_FUNCTION_CSE 1
1743
1744 /* The ABI-defined global pointer.  Sometimes we use a different
1745    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1746 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1747
1748 /* We normally use $28 as the global pointer.  However, when generating
1749    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1750    register instead.  They can then avoid saving and restoring $28
1751    and perhaps avoid using a frame at all.
1752
1753    When a leaf function uses something other than $28, mips_expand_prologue
1754    will modify pic_offset_table_rtx in place.  Take the register number
1755    from there after reload.  */
1756 #define PIC_OFFSET_TABLE_REGNUM \
1757   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1758
1759 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1760 \f
1761 /* Define the classes of registers for register constraints in the
1762    machine description.  Also define ranges of constants.
1763
1764    One of the classes must always be named ALL_REGS and include all hard regs.
1765    If there is more than one class, another class must be named NO_REGS
1766    and contain no registers.
1767
1768    The name GENERAL_REGS must be the name of a class (or an alias for
1769    another name such as ALL_REGS).  This is the class of registers
1770    that is allowed by "g" or "r" in a register constraint.
1771    Also, registers outside this class are allocated only when
1772    instructions express preferences for them.
1773
1774    The classes must be numbered in nondecreasing order; that is,
1775    a larger-numbered class must never be contained completely
1776    in a smaller-numbered class.
1777
1778    For any two classes, it is very desirable that there be another
1779    class that represents their union.  */
1780
1781 enum reg_class
1782 {
1783   NO_REGS,                      /* no registers in set */
1784   M16_REGS,                     /* mips16 directly accessible registers */
1785   T_REG,                        /* mips16 T register ($24) */
1786   M16_T_REGS,                   /* mips16 registers plus T register */
1787   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1788   V1_REG,                       /* Register $v1 ($3) used for TLS access.  */
1789   LEA_REGS,                     /* Every GPR except $25 */
1790   GR_REGS,                      /* integer registers */
1791   FP_REGS,                      /* floating point registers */
1792   MD0_REG,                      /* first multiply/divide register */
1793   MD1_REG,                      /* second multiply/divide register */
1794   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1795   COP0_REGS,                    /* generic coprocessor classes */
1796   COP2_REGS,
1797   COP3_REGS,
1798   HI_AND_GR_REGS,               /* union classes */
1799   LO_AND_GR_REGS,
1800   HI_AND_FP_REGS,
1801   COP0_AND_GR_REGS,
1802   COP2_AND_GR_REGS,
1803   COP3_AND_GR_REGS,
1804   ALL_COP_REGS,
1805   ALL_COP_AND_GR_REGS,
1806   ST_REGS,                      /* status registers (fp status) */
1807   DSP_ACC_REGS,                 /* DSP accumulator registers */
1808   ACC_REGS,                     /* Hi/Lo and DSP accumulator registers */
1809   FRAME_REGS,                   /* $arg and $frame */
1810   ALL_REGS,                     /* all registers */
1811   LIM_REG_CLASSES               /* max value + 1 */
1812 };
1813
1814 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1815
1816 #define GENERAL_REGS GR_REGS
1817
1818 /* An initializer containing the names of the register classes as C
1819    string constants.  These names are used in writing some of the
1820    debugging dumps.  */
1821
1822 #define REG_CLASS_NAMES                                                 \
1823 {                                                                       \
1824   "NO_REGS",                                                            \
1825   "M16_REGS",                                                           \
1826   "T_REG",                                                              \
1827   "M16_T_REGS",                                                         \
1828   "PIC_FN_ADDR_REG",                                                    \
1829   "V1_REG",                                                             \
1830   "LEA_REGS",                                                           \
1831   "GR_REGS",                                                            \
1832   "FP_REGS",                                                            \
1833   "MD0_REG",                                                            \
1834   "MD1_REG",                                                            \
1835   "MD_REGS",                                                            \
1836   /* coprocessor registers */                                           \
1837   "COP0_REGS",                                                          \
1838   "COP2_REGS",                                                          \
1839   "COP3_REGS",                                                          \
1840   "HI_AND_GR_REGS",                                                     \
1841   "LO_AND_GR_REGS",                                                     \
1842   "HI_AND_FP_REGS",                                                     \
1843   "COP0_AND_GR_REGS",                                                   \
1844   "COP2_AND_GR_REGS",                                                   \
1845   "COP3_AND_GR_REGS",                                                   \
1846   "ALL_COP_REGS",                                                       \
1847   "ALL_COP_AND_GR_REGS",                                                \
1848   "ST_REGS",                                                            \
1849   "DSP_ACC_REGS",                                                       \
1850   "ACC_REGS",                                                           \
1851   "FRAME_REGS",                                                         \
1852   "ALL_REGS"                                                            \
1853 }
1854
1855 /* An initializer containing the contents of the register classes,
1856    as integers which are bit masks.  The Nth integer specifies the
1857    contents of class N.  The way the integer MASK is interpreted is
1858    that register R is in the class if `MASK & (1 << R)' is 1.
1859
1860    When the machine has more than 32 registers, an integer does not
1861    suffice.  Then the integers are replaced by sub-initializers,
1862    braced groupings containing several integers.  Each
1863    sub-initializer must be suitable as an initializer for the type
1864    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1865
1866 #define REG_CLASS_CONTENTS                                                                              \
1867 {                                                                                                       \
1868   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
1869   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
1870   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
1871   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
1872   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
1873   { 0x00000008, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* only $v1 */ \
1874   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR except $25 */   \
1875   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
1876   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
1877   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
1878   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
1879   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
1880   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* cop0 registers */    \
1881   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* cop2 registers */    \
1882   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* cop3 registers */    \
1883   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
1884   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
1885   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
1886   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                           \
1887   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },                           \
1888   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },                           \
1889   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1890   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1891   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
1892   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x003f0000 },   /* dsp accumulator registers */ \
1893   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* hi/lo and dsp accumulator registers */       \
1894   { 0x00000000, 0x00000000, 0x00006000, 0x00000000, 0x00000000, 0x00000000 },   /* frame registers */   \
1895   { 0xffffffff, 0xffffffff, 0xffff67ff, 0xffffffff, 0xffffffff, 0x0fffffff }    /* all registers */     \
1896 }
1897
1898
1899 /* A C expression whose value is a register class containing hard
1900    register REGNO.  In general there is more that one such class;
1901    choose a class which is "minimal", meaning that no smaller class
1902    also contains the register.  */
1903
1904 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1905
1906 /* A macro whose definition is the name of the class to which a
1907    valid base register must belong.  A base register is one used in
1908    an address which is the register value plus a displacement.  */
1909
1910 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1911
1912 /* A macro whose definition is the name of the class to which a
1913    valid index register must belong.  An index register is one used
1914    in an address where its value is either multiplied by a scale
1915    factor or added to another register (as well as added to a
1916    displacement).  */
1917
1918 #define INDEX_REG_CLASS NO_REGS
1919
1920 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1921    registers explicitly used in the rtl to be used as spill registers
1922    but prevents the compiler from extending the lifetime of these
1923    registers.  */
1924
1925 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1926
1927 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
1928    is the default value (allocate the registers in numeric order).  We
1929    define it just so that we can override it for the mips16 target in
1930    ORDER_REGS_FOR_LOCAL_ALLOC.  */
1931
1932 #define REG_ALLOC_ORDER                                                 \
1933 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
1934   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
1935   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
1936   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
1937   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
1938   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
1939   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
1940   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
1941   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
1942   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
1943   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175,      \
1944   176,177,178,179,180,181,182,183,184,185,186,187                       \
1945 }
1946
1947 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1948    to be rearranged based on a particular function.  On the mips16, we
1949    want to allocate $24 (T_REG) before other registers for
1950    instructions for which it is possible.  */
1951
1952 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
1953
1954 /* True if VALUE is an unsigned 6-bit number.  */
1955
1956 #define UIMM6_OPERAND(VALUE) \
1957   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0x3f) == 0)
1958
1959 /* True if VALUE is a signed 10-bit number.  */
1960
1961 #define IMM10_OPERAND(VALUE) \
1962   ((unsigned HOST_WIDE_INT) (VALUE) + 0x200 < 0x400)
1963
1964 /* True if VALUE is a signed 16-bit number.  */
1965
1966 #define SMALL_OPERAND(VALUE) \
1967   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
1968
1969 /* True if VALUE is an unsigned 16-bit number.  */
1970
1971 #define SMALL_OPERAND_UNSIGNED(VALUE) \
1972   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
1973
1974 /* True if VALUE can be loaded into a register using LUI.  */
1975
1976 #define LUI_OPERAND(VALUE)                                      \
1977   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
1978    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
1979
1980 /* Return a value X with the low 16 bits clear, and such that
1981    VALUE - X is a signed 16-bit value.  */
1982
1983 #define CONST_HIGH_PART(VALUE) \
1984   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
1985
1986 #define CONST_LOW_PART(VALUE) \
1987   ((VALUE) - CONST_HIGH_PART (VALUE))
1988
1989 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
1990 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
1991 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
1992
1993 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
1994   mips_preferred_reload_class (X, CLASS)
1995
1996 /* The HI and LO registers can only be reloaded via the general
1997    registers.  Condition code registers can only be loaded to the
1998    general registers, and from the floating point registers.  */
1999
2000 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
2001   mips_secondary_reload_class (CLASS, MODE, X, true)
2002 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
2003   mips_secondary_reload_class (CLASS, MODE, X, false)
2004
2005 /* Return the maximum number of consecutive registers
2006    needed to represent mode MODE in a register of class CLASS.  */
2007
2008 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
2009
2010 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
2011   mips_cannot_change_mode_class (FROM, TO, CLASS)
2012 \f
2013 /* Stack layout; function entry, exit and calling.  */
2014
2015 #define STACK_GROWS_DOWNWARD
2016
2017 /* The offset of the first local variable from the beginning of the frame.
2018    See mips_compute_frame_info for details about the frame layout.  */
2019
2020 #define STARTING_FRAME_OFFSET                                           \
2021   (crtl->outgoing_args_size                                     \
2022    + (TARGET_CALL_CLOBBERED_GP ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
2023
2024 #define RETURN_ADDR_RTX mips_return_addr
2025
2026 /* Mask off the MIPS16 ISA bit in unwind addresses.
2027
2028    The reason for this is a little subtle.  When unwinding a call,
2029    we are given the call's return address, which on most targets
2030    is the address of the following instruction.  However, what we
2031    actually want to find is the EH region for the call itself.
2032    The target-independent unwind code therefore searches for "RA - 1".
2033
2034    In the MIPS16 case, RA is always an odd-valued (ISA-encoded) address.
2035    RA - 1 is therefore the real (even-valued) start of the return
2036    instruction.  EH region labels are usually odd-valued MIPS16 symbols
2037    too, so a search for an even address within a MIPS16 region would
2038    usually work.
2039
2040    However, there is an exception.  If the end of an EH region is also
2041    the end of a function, the end label is allowed to be even.  This is
2042    necessary because a following non-MIPS16 function may also need EH
2043    information for its first instruction.
2044
2045    Thus a MIPS16 region may be terminated by an ISA-encoded or a
2046    non-ISA-encoded address.  This probably isn't ideal, but it is
2047    the traditional (legacy) behavior.  It is therefore only safe
2048    to search MIPS EH regions for an _odd-valued_ address.
2049
2050    Masking off the ISA bit means that the target-independent code
2051    will search for "(RA & -2) - 1", which is guaranteed to be odd.  */
2052 #define MASK_RETURN_ADDR GEN_INT (-2)
2053
2054
2055 /* Similarly, don't use the least-significant bit to tell pointers to
2056    code from vtable index.  */
2057
2058 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
2059
2060 /* The eliminations to $17 are only used for mips16 code.  See the
2061    definition of HARD_FRAME_POINTER_REGNUM.  */
2062
2063 #define ELIMINABLE_REGS                                                 \
2064 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
2065  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
2066  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
2067  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
2068  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
2069  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
2070
2071 /* Make sure that we're not trying to eliminate to the wrong hard frame
2072    pointer.  */
2073 #define CAN_ELIMINATE(FROM, TO) \
2074   ((TO) == HARD_FRAME_POINTER_REGNUM || (TO) == STACK_POINTER_REGNUM)
2075
2076 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
2077   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
2078
2079 /* Allocate stack space for arguments at the beginning of each function.  */
2080 #define ACCUMULATE_OUTGOING_ARGS 1
2081
2082 /* The argument pointer always points to the first argument.  */
2083 #define FIRST_PARM_OFFSET(FNDECL) 0
2084
2085 /* o32 and o64 reserve stack space for all argument registers.  */
2086 #define REG_PARM_STACK_SPACE(FNDECL)                    \
2087   (TARGET_OLDABI                                        \
2088    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
2089    : 0)
2090
2091 /* Define this if it is the responsibility of the caller to
2092    allocate the area reserved for arguments passed in registers.
2093    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
2094    of this macro is to determine whether the space is included in
2095    `crtl->outgoing_args_size'.  */
2096 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
2097
2098 #define STACK_BOUNDARY (TARGET_NEWABI ? 128 : 64)
2099 \f
2100 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
2101
2102 /* Symbolic macros for the registers used to return integer and floating
2103    point values.  */
2104
2105 #define GP_RETURN (GP_REG_FIRST + 2)
2106 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
2107
2108 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
2109
2110 /* Symbolic macros for the first/last argument registers.  */
2111
2112 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
2113 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2114 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
2115 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2116
2117 #define LIBCALL_VALUE(MODE) \
2118   mips_function_value (NULL_TREE, MODE)
2119
2120 #define FUNCTION_VALUE(VALTYPE, FUNC) \
2121   mips_function_value (VALTYPE, VOIDmode)
2122
2123 /* 1 if N is a possible register number for a function value.
2124    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
2125    Currently, R2 and F0 are only implemented here (C has no complex type)  */
2126
2127 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
2128   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
2129       && (N) == FP_RETURN + 2))
2130
2131 /* 1 if N is a possible register number for function argument passing.
2132    We have no FP argument registers when soft-float.  When FP registers
2133    are 32 bits, we can't directly reference the odd numbered ones.  */
2134
2135 #define FUNCTION_ARG_REGNO_P(N)                                 \
2136   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
2137     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
2138    && !fixed_regs[N])
2139 \f
2140 /* This structure has to cope with two different argument allocation
2141    schemes.  Most MIPS ABIs view the arguments as a structure, of which
2142    the first N words go in registers and the rest go on the stack.  If I
2143    < N, the Ith word might go in Ith integer argument register or in a
2144    floating-point register.  For these ABIs, we only need to remember
2145    the offset of the current argument into the structure.
2146
2147    The EABI instead allocates the integer and floating-point arguments
2148    separately.  The first N words of FP arguments go in FP registers,
2149    the rest go on the stack.  Likewise, the first N words of the other
2150    arguments go in integer registers, and the rest go on the stack.  We
2151    need to maintain three counts: the number of integer registers used,
2152    the number of floating-point registers used, and the number of words
2153    passed on the stack.
2154
2155    We could keep separate information for the two ABIs (a word count for
2156    the standard ABIs, and three separate counts for the EABI).  But it
2157    seems simpler to view the standard ABIs as forms of EABI that do not
2158    allocate floating-point registers.
2159
2160    So for the standard ABIs, the first N words are allocated to integer
2161    registers, and mips_function_arg decides on an argument-by-argument
2162    basis whether that argument should really go in an integer register,
2163    or in a floating-point one.  */
2164
2165 typedef struct mips_args {
2166   /* Always true for varargs functions.  Otherwise true if at least
2167      one argument has been passed in an integer register.  */
2168   int gp_reg_found;
2169
2170   /* The number of arguments seen so far.  */
2171   unsigned int arg_number;
2172
2173   /* The number of integer registers used so far.  For all ABIs except
2174      EABI, this is the number of words that have been added to the
2175      argument structure, limited to MAX_ARGS_IN_REGISTERS.  */
2176   unsigned int num_gprs;
2177
2178   /* For EABI, the number of floating-point registers used so far.  */
2179   unsigned int num_fprs;
2180
2181   /* The number of words passed on the stack.  */
2182   unsigned int stack_words;
2183
2184   /* On the mips16, we need to keep track of which floating point
2185      arguments were passed in general registers, but would have been
2186      passed in the FP regs if this were a 32-bit function, so that we
2187      can move them to the FP regs if we wind up calling a 32-bit
2188      function.  We record this information in fp_code, encoded in base
2189      four.  A zero digit means no floating point argument, a one digit
2190      means an SFmode argument, and a two digit means a DFmode argument,
2191      and a three digit is not used.  The low order digit is the first
2192      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2193      an SFmode argument.  ??? A more sophisticated approach will be
2194      needed if MIPS_ABI != ABI_32.  */
2195   int fp_code;
2196
2197   /* True if the function has a prototype.  */
2198   int prototype;
2199 } CUMULATIVE_ARGS;
2200
2201 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2202    for a call to a function whose data type is FNTYPE.
2203    For a library call, FNTYPE is 0.  */
2204
2205 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
2206   mips_init_cumulative_args (&CUM, FNTYPE)
2207
2208 /* Update the data in CUM to advance over an argument
2209    of mode MODE and data type TYPE.
2210    (TYPE is null for libcalls where that information may not be available.)  */
2211
2212 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
2213   mips_function_arg_advance (&CUM, MODE, TYPE, NAMED)
2214
2215 /* Determine where to put an argument to a function.
2216    Value is zero to push the argument on the stack,
2217    or a hard register in which to store the argument.
2218
2219    MODE is the argument's machine mode.
2220    TYPE is the data type of the argument (as a tree).
2221     This is null for libcalls where that information may
2222     not be available.
2223    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2224     the preceding args and about the function being called.
2225    NAMED is nonzero if this argument is a named parameter
2226     (otherwise it is an extra parameter matching an ellipsis).  */
2227
2228 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2229   mips_function_arg (&CUM, MODE, TYPE, NAMED)
2230
2231 #define FUNCTION_ARG_BOUNDARY mips_function_arg_boundary
2232
2233 #define FUNCTION_ARG_PADDING(MODE, TYPE) \
2234   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
2235
2236 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST) \
2237   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
2238
2239 /* True if using EABI and varargs can be passed in floating-point
2240    registers.  Under these conditions, we need a more complex form
2241    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2242 #define EABI_FLOAT_VARARGS_P \
2243         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2244
2245 \f
2246 /* Say that the epilogue uses the return address register.  Note that
2247    in the case of sibcalls, the values "used by the epilogue" are
2248    considered live at the start of the called function.
2249
2250    If using a GOT, say that the epilogue also uses GOT_VERSION_REGNUM.
2251    See the comment above load_call<mode> for details.  */
2252 #define EPILOGUE_USES(REGNO) \
2253   ((REGNO) == 31 || (TARGET_USE_GOT && (REGNO) == GOT_VERSION_REGNUM))
2254
2255 /* Treat LOC as a byte offset from the stack pointer and round it up
2256    to the next fully-aligned offset.  */
2257 #define MIPS_STACK_ALIGN(LOC) \
2258   (TARGET_NEWABI ? ((LOC) + 15) & -16 : ((LOC) + 7) & -8)
2259
2260 \f
2261 /* Output assembler code to FILE to increment profiler label # LABELNO
2262    for profiling a function entry.  */
2263
2264 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2265 {                                                                       \
2266   if (TARGET_MIPS16)                                                    \
2267     sorry ("mips16 function profiling");                                \
2268   if (TARGET_LONG_CALLS)                                                \
2269     {                                                                   \
2270       /*  For TARGET_LONG_CALLS use $3 for the address of _mcount.  */  \
2271       if (Pmode == DImode)                                              \
2272         fprintf (FILE, "\tdla\t%s,_mcount\n", reg_names[GP_REG_FIRST + 3]); \
2273       else                                                              \
2274         fprintf (FILE, "\tla\t%s,_mcount\n", reg_names[GP_REG_FIRST + 3]); \
2275     }                                                                   \
2276   fprintf (FILE, "\t.set\tnoat\n");                                     \
2277   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2278            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2279   /* _mcount treats $2 as the static chain register.  */                \
2280   if (cfun->static_chain_decl != NULL)                                  \
2281     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[2],                     \
2282              reg_names[STATIC_CHAIN_REGNUM]);                           \
2283   if (!TARGET_NEWABI)                                                   \
2284     {                                                                   \
2285       fprintf (FILE,                                                    \
2286                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2287                TARGET_64BIT ? "dsubu" : "subu",                         \
2288                reg_names[STACK_POINTER_REGNUM],                         \
2289                reg_names[STACK_POINTER_REGNUM],                         \
2290                Pmode == DImode ? 16 : 8);                               \
2291     }                                                                   \
2292   if (TARGET_LONG_CALLS)                                                \
2293     fprintf (FILE, "\tjalr\t%s\n", reg_names[GP_REG_FIRST + 3]);        \
2294   else                                                                  \
2295     fprintf (FILE, "\tjal\t_mcount\n");                                 \
2296   fprintf (FILE, "\t.set\tat\n");                                       \
2297   /* _mcount treats $2 as the static chain register.  */                \
2298   if (cfun->static_chain_decl != NULL)                                  \
2299     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[STATIC_CHAIN_REGNUM],   \
2300              reg_names[2]);                                             \
2301 }
2302
2303 /* The profiler preserves all interesting registers, including $31.  */
2304 #define MIPS_SAVE_REG_FOR_PROFILING_P(REGNO) false
2305
2306 /* No mips port has ever used the profiler counter word, so don't emit it
2307    or the label for it.  */
2308
2309 #define NO_PROFILE_COUNTERS 1
2310
2311 /* Define this macro if the code for function profiling should come
2312    before the function prologue.  Normally, the profiling code comes
2313    after.  */
2314
2315 /* #define PROFILE_BEFORE_PROLOGUE */
2316
2317 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2318    the stack pointer does not matter.  The value is tested only in
2319    functions that have frame pointers.
2320    No definition is equivalent to always zero.  */
2321
2322 #define EXIT_IGNORE_STACK 1
2323
2324 \f
2325 /* A C statement to output, on the stream FILE, assembler code for a
2326    block of data that contains the constant parts of a trampoline.
2327    This code should not include a label--the label is taken care of
2328    automatically.  */
2329
2330 #define TRAMPOLINE_TEMPLATE(STREAM)                                     \
2331 {                                                                       \
2332   if (ptr_mode == DImode)                                               \
2333     fprintf (STREAM, "\t.word\t0x03e0082d\t\t# dmove   $1,$31\n");      \
2334   else                                                                  \
2335     fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");       \
2336   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2337   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2338   if (ptr_mode == DImode)                                               \
2339     {                                                                   \
2340       fprintf (STREAM, "\t.word\t0xdff90014\t\t# ld     $25,20($31)\n"); \
2341       fprintf (STREAM, "\t.word\t0xdfef001c\t\t# ld     $15,28($31)\n"); \
2342     }                                                                   \
2343   else                                                                  \
2344     {                                                                   \
2345       fprintf (STREAM, "\t.word\t0x8ff90010\t\t# lw     $25,16($31)\n"); \
2346       fprintf (STREAM, "\t.word\t0x8fef0014\t\t# lw     $15,20($31)\n"); \
2347     }                                                                   \
2348   fprintf (STREAM, "\t.word\t0x03200008\t\t# jr     $25\n");            \
2349   if (ptr_mode == DImode)                                               \
2350     {                                                                   \
2351       fprintf (STREAM, "\t.word\t0x0020f82d\t\t# dmove   $31,$1\n");    \
2352       fprintf (STREAM, "\t.word\t0x00000000\t\t# <padding>\n");         \
2353       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2354       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2355     }                                                                   \
2356   else                                                                  \
2357     {                                                                   \
2358       fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");     \
2359       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2360       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2361     }                                                                   \
2362 }
2363
2364 /* A C expression for the size in bytes of the trampoline, as an
2365    integer.  */
2366
2367 #define TRAMPOLINE_SIZE (ptr_mode == DImode ? 48 : 36)
2368
2369 /* Alignment required for trampolines, in bits.  */
2370
2371 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2372
2373 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2374    program and data caches.  */
2375
2376 #ifndef CACHE_FLUSH_FUNC
2377 #define CACHE_FLUSH_FUNC "_flush_cache"
2378 #endif
2379
2380 #define MIPS_ICACHE_SYNC(ADDR, SIZE)                                    \
2381   /* Flush both caches.  We need to flush the data cache in case        \
2382      the system has a write-back cache.  */                             \
2383   emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func), \
2384                      0, VOIDmode, 3, ADDR, Pmode, SIZE, Pmode,          \
2385                      GEN_INT (3), TYPE_MODE (integer_type_node))
2386
2387 /* A C statement to initialize the variable parts of a trampoline.
2388    ADDR is an RTX for the address of the trampoline; FNADDR is an
2389    RTX for the address of the nested function; STATIC_CHAIN is an
2390    RTX for the static chain value that should be passed to the
2391    function when it is called.  */
2392
2393 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2394 {                                                                           \
2395   rtx func_addr, chain_addr, end_addr;                                      \
2396                                                                             \
2397   func_addr = plus_constant (ADDR, ptr_mode == DImode ? 32 : 28);           \
2398   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2399   mips_emit_move (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2400   mips_emit_move (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2401   end_addr = gen_reg_rtx (Pmode);                                           \
2402   emit_insn (gen_add3_insn (end_addr, copy_rtx (ADDR),                      \
2403                             GEN_INT (TRAMPOLINE_SIZE)));                    \
2404   emit_insn (gen_clear_cache (copy_rtx (ADDR), end_addr));                  \
2405 }
2406 \f
2407 /* Addressing modes, and classification of registers for them.  */
2408
2409 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2410 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2411   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2412
2413 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2414    and check its validity for a certain class.
2415    We have two alternate definitions for each of them.
2416    The usual definition accepts all pseudo regs; the other rejects them all.
2417    The symbol REG_OK_STRICT causes the latter definition to be used.
2418
2419    Most source files want to accept pseudo regs in the hope that
2420    they will get allocated to the class that the insn wants them to be in.
2421    Some source files that are used after register allocation
2422    need to be strict.  */
2423
2424 #ifndef REG_OK_STRICT
2425 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2426   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2427 #else
2428 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2429   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2430 #endif
2431
2432 #define REG_OK_FOR_INDEX_P(X) 0
2433
2434 \f
2435 /* Maximum number of registers that can appear in a valid memory address.  */
2436
2437 #define MAX_REGS_PER_ADDRESS 1
2438
2439 #ifdef REG_OK_STRICT
2440 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2441 {                                               \
2442   if (mips_legitimate_address_p (MODE, X, 1))   \
2443     goto ADDR;                                  \
2444 }
2445 #else
2446 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2447 {                                               \
2448   if (mips_legitimate_address_p (MODE, X, 0))   \
2449     goto ADDR;                                  \
2450 }
2451 #endif
2452
2453 /* Check for constness inline but use mips_legitimate_address_p
2454    to check whether a constant really is an address.  */
2455
2456 #define CONSTANT_ADDRESS_P(X) \
2457   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2458
2459 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2460
2461 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2462   do {                                                          \
2463     if (mips_legitimize_address (&(X), MODE))                   \
2464       goto WIN;                                                 \
2465   } while (0)
2466
2467
2468 /* A C statement or compound statement with a conditional `goto
2469    LABEL;' executed if memory address X (an RTX) can have different
2470    meanings depending on the machine mode of the memory reference it
2471    is used for.
2472
2473    Autoincrement and autodecrement addresses typically have
2474    mode-dependent effects because the amount of the increment or
2475    decrement is the size of the operand being addressed.  Some
2476    machines have other mode-dependent addresses.  Many RISC machines
2477    have no mode-dependent addresses.
2478
2479    You may assume that ADDR is a valid address for the machine.  */
2480
2481 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
2482
2483 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2484    'the start of the function that this code is output in'.  */
2485
2486 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2487   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2488     asm_fprintf ((FILE), "%U%s",                                        \
2489                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2490   else                                                                  \
2491     asm_fprintf ((FILE), "%U%s", (NAME))
2492 \f
2493 /* Flag to mark a function decl symbol that requires a long call.  */
2494 #define SYMBOL_FLAG_LONG_CALL   (SYMBOL_FLAG_MACH_DEP << 0)
2495 #define SYMBOL_REF_LONG_CALL_P(X)                                       \
2496   ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_LONG_CALL) != 0)
2497
2498 /* This flag marks functions that cannot be lazily bound.  */
2499 #define SYMBOL_FLAG_BIND_NOW (SYMBOL_FLAG_MACH_DEP << 1)
2500 #define SYMBOL_REF_BIND_NOW_P(RTX) \
2501   ((SYMBOL_REF_FLAGS (RTX) & SYMBOL_FLAG_BIND_NOW) != 0)
2502
2503 /* True if we're generating a form of MIPS16 code in which jump tables
2504    are stored in the text section and encoded as 16-bit PC-relative
2505    offsets.  This is only possible when general text loads are allowed,
2506    since the table access itself will be an "lh" instruction.  */
2507 /* ??? 16-bit offsets can overflow in large functions.  */
2508 #define TARGET_MIPS16_SHORT_JUMP_TABLES TARGET_MIPS16_TEXT_LOADS
2509
2510 #define JUMP_TABLES_IN_TEXT_SECTION TARGET_MIPS16_SHORT_JUMP_TABLES
2511
2512 #define CASE_VECTOR_MODE (TARGET_MIPS16_SHORT_JUMP_TABLES ? HImode : ptr_mode)
2513
2514 #define CASE_VECTOR_PC_RELATIVE TARGET_MIPS16_SHORT_JUMP_TABLES
2515
2516 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2517 #ifndef DEFAULT_SIGNED_CHAR
2518 #define DEFAULT_SIGNED_CHAR 1
2519 #endif
2520
2521 /* Although LDC1 and SDC1 provide 64-bit moves on 32-bit targets,
2522    we generally don't want to use them for copying arbitrary data.
2523    A single N-word move is usually the same cost as N single-word moves.  */
2524 #define MOVE_MAX UNITS_PER_WORD
2525 #define MAX_MOVE_MAX 8
2526
2527 /* Define this macro as a C expression which is nonzero if
2528    accessing less than a word of memory (i.e. a `char' or a
2529    `short') is no faster than accessing a word of memory, i.e., if
2530    such access require more than one instruction or if there is no
2531    difference in cost between byte and (aligned) word loads.
2532
2533    On RISC machines, it tends to generate better code to define
2534    this as 1, since it avoids making a QI or HI mode register.
2535
2536    But, generating word accesses for -mips16 is generally bad as shifts
2537    (often extended) would be needed for byte accesses.  */
2538 #define SLOW_BYTE_ACCESS (!TARGET_MIPS16)
2539
2540 /* Define this to be nonzero if shift instructions ignore all but the low-order
2541    few bits.  */
2542 #define SHIFT_COUNT_TRUNCATED 1
2543
2544 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2545    is done just by pretending it is already truncated.  */
2546 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2547   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2548
2549
2550 /* Specify the machine mode that pointers have.
2551    After generation of rtl, the compiler makes no further distinction
2552    between pointers and any other objects of this machine mode.  */
2553
2554 #ifndef Pmode
2555 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2556 #endif
2557
2558 /* Give call MEMs SImode since it is the "most permissive" mode
2559    for both 32-bit and 64-bit targets.  */
2560
2561 #define FUNCTION_MODE SImode
2562
2563 \f
2564 /* A C expression for the cost of moving data from a register in
2565    class FROM to one in class TO.  The classes are expressed using
2566    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2567    the default; other values are interpreted relative to that.
2568
2569    It is not required that the cost always equal 2 when FROM is the
2570    same as TO; on some machines it is expensive to move between
2571    registers if they are not general registers.
2572
2573    If reload sees an insn consisting of a single `set' between two
2574    hard registers, and if `REGISTER_MOVE_COST' applied to their
2575    classes returns a value of 2, reload does not check to ensure
2576    that the constraints of the insn are met.  Setting a cost of
2577    other than 2 will allow reload to verify that the constraints are
2578    met.  You should do this if the `movM' pattern's constraints do
2579    not allow such copying.  */
2580
2581 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2582   mips_register_move_cost (MODE, FROM, TO)
2583
2584 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2585   (mips_cost->memory_latency                    \
2586    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2587
2588 /* Define if copies to/from condition code registers should be avoided.
2589
2590    This is needed for the MIPS because reload_outcc is not complete;
2591    it needs to handle cases where the source is a general or another
2592    condition code register.  */
2593 #define AVOID_CCMODE_COPIES
2594
2595 /* A C expression for the cost of a branch instruction.  A value of
2596    1 is the default; other values are interpreted relative to that.  */
2597
2598 #define BRANCH_COST(speed_p, predictable_p) mips_branch_cost
2599 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
2600
2601 /* If defined, modifies the length assigned to instruction INSN as a
2602    function of the context in which it is used.  LENGTH is an lvalue
2603    that contains the initially computed length of the insn and should
2604    be updated with the correct length of the insn.  */
2605 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2606   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2607
2608 /* Return the asm template for a non-MIPS16 conditional branch instruction.
2609    OPCODE is the opcode's mnemonic and OPERANDS is the asm template for
2610    its operands.  */
2611 #define MIPS_BRANCH(OPCODE, OPERANDS) \
2612   "%*" OPCODE "%?\t" OPERANDS "%/"
2613
2614 /* Return the asm template for a call.  INSN is the instruction's mnemonic
2615    ("j" or "jal"), OPERANDS are its operands, and OPNO is the operand number
2616    of the target.
2617
2618    When generating GOT code without explicit relocation operators,
2619    all calls should use assembly macros.  Otherwise, all indirect
2620    calls should use "jr" or "jalr"; we will arrange to restore $gp
2621    afterwards if necessary.  Finally, we can only generate direct
2622    calls for -mabicalls by temporarily switching to non-PIC mode.  */
2623 #define MIPS_CALL(INSN, OPERANDS, OPNO)                         \
2624   (TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS                    \
2625    ? "%*" INSN "\t%" #OPNO "%/"                                 \
2626    : REG_P (OPERANDS[OPNO])                                     \
2627    ? "%*" INSN "r\t%" #OPNO "%/"                                \
2628    : TARGET_ABICALLS_PIC2                                       \
2629    ? (".option\tpic0\n\t"                                       \
2630       "%*" INSN "\t%" #OPNO "%/\n\t"                            \
2631       ".option\tpic2")                                          \
2632    : "%*" INSN "\t%" #OPNO "%/")
2633 \f
2634 /* Control the assembler format that we output.  */
2635
2636 /* Output to assembler file text saying following lines
2637    may contain character constants, extra white space, comments, etc.  */
2638
2639 #ifndef ASM_APP_ON
2640 #define ASM_APP_ON " #APP\n"
2641 #endif
2642
2643 /* Output to assembler file text saying following lines
2644    no longer contain unusual constructs.  */
2645
2646 #ifndef ASM_APP_OFF
2647 #define ASM_APP_OFF " #NO_APP\n"
2648 #endif
2649
2650 #define REGISTER_NAMES                                                     \
2651 { "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",            \
2652   "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",           \
2653   "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",           \
2654   "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",           \
2655   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",           \
2656   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",          \
2657   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",          \
2658   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",          \
2659   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",         \
2660   "$fcc5","$fcc6","$fcc7","", "", "$arg", "$frame", "$fakec",              \
2661   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",  \
2662   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15", \
2663   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23", \
2664   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31", \
2665   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",  \
2666   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15", \
2667   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23", \
2668   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31", \
2669   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",  \
2670   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15", \
2671   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23", \
2672   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31", \
2673   "$ac1hi","$ac1lo","$ac2hi","$ac2lo","$ac3hi","$ac3lo","$dsp_po","$dsp_sc", \
2674   "$dsp_ca","$dsp_ou","$dsp_cc","$dsp_ef" }
2675
2676 /* List the "software" names for each register.  Also list the numerical
2677    names for $fp and $sp.  */
2678
2679 #define ADDITIONAL_REGISTER_NAMES                                       \
2680 {                                                                       \
2681   { "$29",      29 + GP_REG_FIRST },                                    \
2682   { "$30",      30 + GP_REG_FIRST },                                    \
2683   { "at",        1 + GP_REG_FIRST },                                    \
2684   { "v0",        2 + GP_REG_FIRST },                                    \
2685   { "v1",        3 + GP_REG_FIRST },                                    \
2686   { "a0",        4 + GP_REG_FIRST },                                    \
2687   { "a1",        5 + GP_REG_FIRST },                                    \
2688   { "a2",        6 + GP_REG_FIRST },                                    \
2689   { "a3",        7 + GP_REG_FIRST },                                    \
2690   { "t0",        8 + GP_REG_FIRST },                                    \
2691   { "t1",        9 + GP_REG_FIRST },                                    \
2692   { "t2",       10 + GP_REG_FIRST },                                    \
2693   { "t3",       11 + GP_REG_FIRST },                                    \
2694   { "t4",       12 + GP_REG_FIRST },                                    \
2695   { "t5",       13 + GP_REG_FIRST },                                    \
2696   { "t6",       14 + GP_REG_FIRST },                                    \
2697   { "t7",       15 + GP_REG_FIRST },                                    \
2698   { "s0",       16 + GP_REG_FIRST },                                    \
2699   { "s1",       17 + GP_REG_FIRST },                                    \
2700   { "s2",       18 + GP_REG_FIRST },                                    \
2701   { "s3",       19 + GP_REG_FIRST },                                    \
2702   { "s4",       20 + GP_REG_FIRST },                                    \
2703   { "s5",       21 + GP_REG_FIRST },                                    \
2704   { "s6",       22 + GP_REG_FIRST },                                    \
2705   { "s7",       23 + GP_REG_FIRST },                                    \
2706   { "t8",       24 + GP_REG_FIRST },                                    \
2707   { "t9",       25 + GP_REG_FIRST },                                    \
2708   { "k0",       26 + GP_REG_FIRST },                                    \
2709   { "k1",       27 + GP_REG_FIRST },                                    \
2710   { "gp",       28 + GP_REG_FIRST },                                    \
2711   { "sp",       29 + GP_REG_FIRST },                                    \
2712   { "fp",       30 + GP_REG_FIRST },                                    \
2713   { "ra",       31 + GP_REG_FIRST },                                    \
2714   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
2715 }
2716
2717 /* This is meant to be redefined in the host dependent files.  It is a
2718    set of alternative names and regnums for mips coprocessors.  */
2719
2720 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
2721
2722 #define PRINT_OPERAND mips_print_operand
2723 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
2724 #define PRINT_OPERAND_ADDRESS mips_print_operand_address
2725
2726 /* A C statement, to be executed after all slot-filler instructions
2727    have been output.  If necessary, call `dbr_sequence_length' to
2728    determine the number of slots filled in a sequence (zero if not
2729    currently outputting a sequence), to decide how many no-ops to
2730    output, or whatever.
2731
2732    Don't define this macro if it has nothing to do, but it is
2733    helpful in reading assembly output if the extent of the delay
2734    sequence is made explicit (e.g. with white space).
2735
2736    Note that output routines for instructions with delay slots must
2737    be prepared to deal with not being output as part of a sequence
2738    (i.e.  when the scheduling pass is not run, or when no slot
2739    fillers could be found.)  The variable `final_sequence' is null
2740    when not processing a sequence, otherwise it contains the
2741    `sequence' rtx being output.  */
2742
2743 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
2744 do                                                                      \
2745   {                                                                     \
2746     if (set_nomacro > 0 && --set_nomacro == 0)                          \
2747       fputs ("\t.set\tmacro\n", STREAM);                                \
2748                                                                         \
2749     if (set_noreorder > 0 && --set_noreorder == 0)                      \
2750       fputs ("\t.set\treorder\n", STREAM);                              \
2751                                                                         \
2752     fputs ("\n", STREAM);                                               \
2753   }                                                                     \
2754 while (0)
2755
2756 /* How to tell the debugger about changes of source files.  */
2757 #define ASM_OUTPUT_SOURCE_FILENAME mips_output_filename
2758
2759 /* mips-tfile does not understand .stabd directives.  */
2760 #define DBX_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER) do {      \
2761   dbxout_begin_stabn_sline (LINE);                              \
2762   dbxout_stab_value_internal_label ("LM", &COUNTER);            \
2763 } while (0)
2764
2765 /* Use .loc directives for SDB line numbers.  */
2766 #define SDB_OUTPUT_SOURCE_LINE(STREAM, LINE)                    \
2767   fprintf (STREAM, "\t.loc\t%d %d\n", num_source_filenames, LINE)
2768
2769 /* The MIPS implementation uses some labels for its own purpose.  The
2770    following lists what labels are created, and are all formed by the
2771    pattern $L[a-z].*.  The machine independent portion of GCC creates
2772    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
2773
2774         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
2775         $Lb[0-9]+       Begin blocks for MIPS debug support
2776         $Lc[0-9]+       Label for use in s<xx> operation.
2777         $Le[0-9]+       End blocks for MIPS debug support  */
2778
2779 #undef ASM_DECLARE_OBJECT_NAME
2780 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
2781   mips_declare_object (STREAM, NAME, "", ":\n")
2782
2783 /* Globalizing directive for a label.  */
2784 #define GLOBAL_ASM_OP "\t.globl\t"
2785
2786 /* This says how to define a global common symbol.  */
2787
2788 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
2789
2790 /* This says how to define a local common symbol (i.e., not visible to
2791    linker).  */
2792
2793 #ifndef ASM_OUTPUT_ALIGNED_LOCAL
2794 #define ASM_OUTPUT_ALIGNED_LOCAL(STREAM, NAME, SIZE, ALIGN) \
2795   mips_declare_common_object (STREAM, NAME, "\n\t.lcomm\t", SIZE, ALIGN, false)
2796 #endif
2797
2798 /* This says how to output an external.  It would be possible not to
2799    output anything and let undefined symbol become external. However
2800    the assembler uses length information on externals to allocate in
2801    data/sdata bss/sbss, thereby saving exec time.  */
2802
2803 #undef ASM_OUTPUT_EXTERNAL
2804 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
2805   mips_output_external(STREAM,DECL,NAME)
2806
2807 /* This is how to declare a function name.  The actual work of
2808    emitting the label is moved to function_prologue, so that we can
2809    get the line number correctly emitted before the .ent directive,
2810    and after any .file directives.  Define as empty so that the function
2811    is not declared before the .ent directive elsewhere.  */
2812
2813 #undef ASM_DECLARE_FUNCTION_NAME
2814 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
2815
2816 /* This is how to store into the string LABEL
2817    the symbol_ref name of an internal numbered label where
2818    PREFIX is the class of label and NUM is the number within the class.
2819    This is suitable for output with `assemble_name'.  */
2820
2821 #undef ASM_GENERATE_INTERNAL_LABEL
2822 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
2823   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
2824
2825 /* This is how to output an element of a case-vector that is absolute.  */
2826
2827 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
2828   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
2829            ptr_mode == DImode ? ".dword" : ".word",                     \
2830            LOCAL_LABEL_PREFIX,                                          \
2831            VALUE)
2832
2833 /* This is how to output an element of a case-vector.  We can make the
2834    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
2835    is supported.  */
2836
2837 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
2838 do {                                                                    \
2839   if (TARGET_MIPS16_SHORT_JUMP_TABLES)                                  \
2840     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
2841              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
2842   else if (TARGET_GPWORD)                                               \
2843     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2844              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
2845              LOCAL_LABEL_PREFIX, VALUE);                                \
2846   else if (TARGET_RTP_PIC)                                              \
2847     {                                                                   \
2848       /* Make the entry relative to the start of the function.  */      \
2849       rtx fnsym = XEXP (DECL_RTL (current_function_decl), 0);           \
2850       fprintf (STREAM, "\t%s\t%sL%d-",                                  \
2851                Pmode == DImode ? ".dword" : ".word",                    \
2852                LOCAL_LABEL_PREFIX, VALUE);                              \
2853       assemble_name (STREAM, XSTR (fnsym, 0));                          \
2854       fprintf (STREAM, "\n");                                           \
2855     }                                                                   \
2856   else                                                                  \
2857     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2858              ptr_mode == DImode ? ".dword" : ".word",                   \
2859              LOCAL_LABEL_PREFIX, VALUE);                                \
2860 } while (0)
2861
2862 /* This is how to output an assembler line
2863    that says to advance the location counter
2864    to a multiple of 2**LOG bytes.  */
2865
2866 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
2867   fprintf (STREAM, "\t.align\t%d\n", (LOG))
2868
2869 /* This is how to output an assembler line to advance the location
2870    counter by SIZE bytes.  */
2871
2872 #undef ASM_OUTPUT_SKIP
2873 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
2874   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2875
2876 /* This is how to output a string.  */
2877 #undef ASM_OUTPUT_ASCII
2878 #define ASM_OUTPUT_ASCII mips_output_ascii
2879
2880 /* Output #ident as a in the read-only data section.  */
2881 #undef  ASM_OUTPUT_IDENT
2882 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
2883 {                                                                       \
2884   const char *p = STRING;                                               \
2885   int size = strlen (p) + 1;                                            \
2886   switch_to_section (readonly_data_section);                            \
2887   assemble_string (p, size);                                            \
2888 }
2889 \f
2890 /* Default to -G 8 */
2891 #ifndef MIPS_DEFAULT_GVALUE
2892 #define MIPS_DEFAULT_GVALUE 8
2893 #endif
2894
2895 /* Define the strings to put out for each section in the object file.  */
2896 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
2897 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
2898
2899 #undef READONLY_DATA_SECTION_ASM_OP
2900 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
2901 \f
2902 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
2903 do                                                                      \
2904   {                                                                     \
2905     fprintf (STREAM, "\t%s\t%s,%s,-8\n\t%s\t%s,0(%s)\n",                \
2906              TARGET_64BIT ? "daddiu" : "addiu",                         \
2907              reg_names[STACK_POINTER_REGNUM],                           \
2908              reg_names[STACK_POINTER_REGNUM],                           \
2909              TARGET_64BIT ? "sd" : "sw",                                \
2910              reg_names[REGNO],                                          \
2911              reg_names[STACK_POINTER_REGNUM]);                          \
2912   }                                                                     \
2913 while (0)
2914
2915 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
2916 do                                                                      \
2917   {                                                                     \
2918     if (! set_noreorder)                                                \
2919       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
2920                                                                         \
2921     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
2922              TARGET_64BIT ? "ld" : "lw",                                \
2923              reg_names[REGNO],                                          \
2924              reg_names[STACK_POINTER_REGNUM],                           \
2925              TARGET_64BIT ? "daddu" : "addu",                           \
2926              reg_names[STACK_POINTER_REGNUM],                           \
2927              reg_names[STACK_POINTER_REGNUM]);                          \
2928                                                                         \
2929     if (! set_noreorder)                                                \
2930       fprintf (STREAM, "\t.set\treorder\n");                            \
2931   }                                                                     \
2932 while (0)
2933
2934 /* How to start an assembler comment.
2935    The leading space is important (the mips native assembler requires it).  */
2936 #ifndef ASM_COMMENT_START
2937 #define ASM_COMMENT_START " #"
2938 #endif
2939 \f
2940 /* Default definitions for size_t and ptrdiff_t.  We must override the
2941    definitions from ../svr4.h on mips-*-linux-gnu.  */
2942
2943 #undef SIZE_TYPE
2944 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
2945
2946 #undef PTRDIFF_TYPE
2947 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
2948
2949 /* The maximum number of bytes that can be copied by one iteration of
2950    a movmemsi loop; see mips_block_move_loop.  */
2951 #define MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER \
2952   (UNITS_PER_WORD * 4)
2953
2954 /* The maximum number of bytes that can be copied by a straight-line
2955    implementation of movmemsi; see mips_block_move_straight.  We want
2956    to make sure that any loop-based implementation will iterate at
2957    least twice.  */
2958 #define MIPS_MAX_MOVE_BYTES_STRAIGHT \
2959   (MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER * 2)
2960
2961 /* The base cost of a memcpy call, for MOVE_RATIO and friends.  These
2962    values were determined experimentally by benchmarking with CSiBE.
2963    In theory, the call overhead is higher for TARGET_ABICALLS (especially
2964    for o32 where we have to restore $gp afterwards as well as make an
2965    indirect call), but in practice, bumping this up higher for
2966    TARGET_ABICALLS doesn't make much difference to code size.  */
2967
2968 #define MIPS_CALL_RATIO 8
2969
2970 /* Any loop-based implementation of movmemsi will have at least
2971    MIPS_MAX_MOVE_BYTES_STRAIGHT / UNITS_PER_WORD memory-to-memory
2972    moves, so allow individual copies of fewer elements.
2973
2974    When movmemsi is not available, use a value approximating
2975    the length of a memcpy call sequence, so that move_by_pieces
2976    will generate inline code if it is shorter than a function call.
2977    Since move_by_pieces_ninsns counts memory-to-memory moves, but
2978    we'll have to generate a load/store pair for each, halve the
2979    value of MIPS_CALL_RATIO to take that into account.  */
2980
2981 #define MOVE_RATIO(speed)                               \
2982   (HAVE_movmemsi                                        \
2983    ? MIPS_MAX_MOVE_BYTES_STRAIGHT / MOVE_MAX            \
2984    : MIPS_CALL_RATIO / 2)
2985
2986 /* movmemsi is meant to generate code that is at least as good as
2987    move_by_pieces.  However, movmemsi effectively uses a by-pieces
2988    implementation both for moves smaller than a word and for word-aligned
2989    moves of no more than MIPS_MAX_MOVE_BYTES_STRAIGHT bytes.  We should
2990    allow the tree-level optimisers to do such moves by pieces, as it
2991    often exposes other optimization opportunities.  We might as well
2992    continue to use movmemsi at the rtl level though, as it produces
2993    better code when scheduling is disabled (such as at -O).  */
2994
2995 #define MOVE_BY_PIECES_P(SIZE, ALIGN)                           \
2996   (HAVE_movmemsi                                                \
2997    ? (!currently_expanding_to_rtl                               \
2998       && ((ALIGN) < BITS_PER_WORD                               \
2999           ? (SIZE) < UNITS_PER_WORD                             \
3000           : (SIZE) <= MIPS_MAX_MOVE_BYTES_STRAIGHT))            \
3001    : (move_by_pieces_ninsns (SIZE, ALIGN, MOVE_MAX_PIECES + 1)  \
3002       < (unsigned int) MOVE_RATIO (false)))
3003
3004 /* For CLEAR_RATIO, when optimizing for size, give a better estimate
3005    of the length of a memset call, but use the default otherwise.  */
3006
3007 #define CLEAR_RATIO(speed)\
3008   ((speed) ? 15 : MIPS_CALL_RATIO)
3009
3010 /* This is similar to CLEAR_RATIO, but for a non-zero constant, so when
3011    optimizing for size adjust the ratio to account for the overhead of
3012    loading the constant and replicating it across the word.  */
3013
3014 #define SET_RATIO(speed) \
3015   ((speed) ? 15 : MIPS_CALL_RATIO - 2)
3016
3017 /* STORE_BY_PIECES_P can be used when copying a constant string, but
3018    in that case each word takes 3 insns (lui, ori, sw), or more in
3019    64-bit mode, instead of 2 (lw, sw).  For now we always fail this
3020    and let the move_by_pieces code copy the string from read-only
3021    memory.  In the future, this could be tuned further for multi-issue
3022    CPUs that can issue stores down one pipe and arithmetic instructions
3023    down another; in that case, the lui/ori/sw combination would be a
3024    win for long enough strings.  */
3025
3026 #define STORE_BY_PIECES_P(SIZE, ALIGN) 0
3027 \f
3028 #ifndef __mips16
3029 /* Since the bits of the _init and _fini function is spread across
3030    many object files, each potentially with its own GP, we must assume
3031    we need to load our GP.  We don't preserve $gp or $ra, since each
3032    init/fini chunk is supposed to initialize $gp, and crti/crtn
3033    already take care of preserving $ra and, when appropriate, $gp.  */
3034 #if (defined _ABIO32 && _MIPS_SIM == _ABIO32)
3035 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3036    asm (SECTION_OP "\n\
3037         .set noreorder\n\
3038         bal 1f\n\
3039         nop\n\
3040 1:      .cpload $31\n\
3041         .set reorder\n\
3042         jal " USER_LABEL_PREFIX #FUNC "\n\
3043         " TEXT_SECTION_ASM_OP);
3044 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
3045 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
3046    || (defined _ABI64 && _MIPS_SIM == _ABI64)
3047 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3048    asm (SECTION_OP "\n\
3049         .set noreorder\n\
3050         bal 1f\n\
3051         nop\n\
3052 1:      .set reorder\n\
3053         .cpsetup $31, $2, 1b\n\
3054         jal " USER_LABEL_PREFIX #FUNC "\n\
3055         " TEXT_SECTION_ASM_OP);
3056 #endif
3057 #endif
3058
3059 #ifndef HAVE_AS_TLS
3060 #define HAVE_AS_TLS 0
3061 #endif
3062
3063 /* Return an asm string that atomically:
3064
3065      - Compares memory reference %1 to register %2 and, if they are
3066        equal, changes %1 to %3.
3067
3068      - Sets register %0 to the old value of memory reference %1.
3069
3070    SUFFIX is the suffix that should be added to "ll" and "sc" instructions
3071    and OP is the instruction that should be used to load %3 into a
3072    register.  */
3073 #define MIPS_COMPARE_AND_SWAP(SUFFIX, OP)       \
3074   "%(%<%[%|sync\n"                              \
3075   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3076   "\tbne\t%0,%z2,2f\n"                          \
3077   "\t" OP "\t%@,%3\n"                           \
3078   "\tsc" SUFFIX "\t%@,%1\n"                     \
3079   "\tbeq\t%@,%.,1b\n"                           \
3080   "\tnop\n"                                     \
3081   "\tsync%-%]%>%)\n"                            \
3082   "2:\n"
3083
3084 /* Return an asm string that atomically:
3085
3086      - Given that %2 contains a bit mask and %3 the inverted mask and
3087        that %4 and %5 have already been ANDed with %2.
3088
3089      - Compares the bits in memory reference %1 selected by mask %2 to
3090        register %4 and, if they are equal, changes the selected bits
3091        in memory to %5.
3092
3093      - Sets register %0 to the old value of memory reference %1.
3094
3095     OPS are the instructions needed to OR %5 with %@.  */
3096 #define MIPS_COMPARE_AND_SWAP_12(OPS)           \
3097   "%(%<%[%|sync\n"                              \
3098   "1:\tll\t%0,%1\n"                             \
3099   "\tand\t%@,%0,%2\n"                           \
3100   "\tbne\t%@,%z4,2f\n"                          \
3101   "\tand\t%@,%0,%3\n"                           \
3102   OPS                                           \
3103   "\tsc\t%@,%1\n"                               \
3104   "\tbeq\t%@,%.,1b\n"                           \
3105   "\tnop\n"                                     \
3106   "\tsync%-%]%>%)\n"                            \
3107   "2:\n"
3108
3109 #define MIPS_COMPARE_AND_SWAP_12_ZERO_OP ""
3110 #define MIPS_COMPARE_AND_SWAP_12_NONZERO_OP "\tor\t%@,%@,%5\n"
3111
3112
3113 /* Return an asm string that atomically:
3114
3115      - Sets memory reference %0 to %0 INSN %1.
3116
3117    SUFFIX is the suffix that should be added to "ll" and "sc"
3118    instructions.  */
3119 #define MIPS_SYNC_OP(SUFFIX, INSN)              \
3120   "%(%<%[%|sync\n"                              \
3121   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3122   "\t" INSN "\t%@,%@,%1\n"                      \
3123   "\tsc" SUFFIX "\t%@,%0\n"                     \
3124   "\tbeq\t%@,%.,1b\n"                           \
3125   "\tnop\n"                                     \
3126   "\tsync%-%]%>%)"
3127
3128 /* Return an asm string that atomically:
3129
3130      - Given that %1 contains a bit mask and %2 the inverted mask and
3131        that %3 has already been ANDed with %1.
3132
3133      - Sets the selected bits of memory reference %0 to %0 INSN %3.
3134
3135      - Uses scratch register %4.
3136
3137     NOT_OP are the optional instructions to do a bit-wise not
3138     operation in conjunction with an AND INSN to generate a sync_nand
3139     operation.  */
3140 #define MIPS_SYNC_OP_12(INSN, NOT_OP)           \
3141   "%(%<%[%|sync\n"                              \
3142   "1:\tll\t%4,%0\n"                             \
3143   "\tand\t%@,%4,%2\n"                           \
3144   NOT_OP                                        \
3145   "\t" INSN "\t%4,%4,%z3\n"                     \
3146   "\tand\t%4,%4,%1\n"                           \
3147   "\tor\t%@,%@,%4\n"                            \
3148   "\tsc\t%@,%0\n"                               \
3149   "\tbeq\t%@,%.,1b\n"                           \
3150   "\tnop\n"                                     \
3151   "\tsync%-%]%>%)"
3152
3153 #define MIPS_SYNC_OP_12_NOT_NOP ""
3154 #define MIPS_SYNC_OP_12_NOT_NOT "\tnor\t%4,%4,%.\n"
3155
3156 /* Return an asm string that atomically:
3157
3158      - Given that %2 contains a bit mask and %3 the inverted mask and
3159        that %4 has already been ANDed with %2.
3160
3161      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3162
3163      - Sets %0 to the original value of %1.
3164
3165      - Uses scratch register %5.
3166
3167     NOT_OP are the optional instructions to do a bit-wise not
3168     operation in conjunction with an AND INSN to generate a sync_nand
3169     operation.
3170
3171     REG is used in conjunction with NOT_OP and is used to select the
3172     register operated on by the INSN.  */
3173 #define MIPS_SYNC_OLD_OP_12(INSN, NOT_OP, REG)  \
3174   "%(%<%[%|sync\n"                              \
3175   "1:\tll\t%0,%1\n"                             \
3176   "\tand\t%@,%0,%3\n"                           \
3177   NOT_OP                                        \
3178   "\t" INSN "\t%5," REG ",%z4\n"                \
3179   "\tand\t%5,%5,%2\n"                           \
3180   "\tor\t%@,%@,%5\n"                            \
3181   "\tsc\t%@,%1\n"                               \
3182   "\tbeq\t%@,%.,1b\n"                           \
3183   "\tnop\n"                                     \
3184   "\tsync%-%]%>%)"
3185
3186 #define MIPS_SYNC_OLD_OP_12_NOT_NOP ""
3187 #define MIPS_SYNC_OLD_OP_12_NOT_NOP_REG "%0"
3188 #define MIPS_SYNC_OLD_OP_12_NOT_NOT "\tnor\t%5,%0,%.\n"
3189 #define MIPS_SYNC_OLD_OP_12_NOT_NOT_REG "%5"
3190
3191 /* Return an asm string that atomically:
3192
3193      - Given that %2 contains a bit mask and %3 the inverted mask and
3194        that %4 has already been ANDed with %2.
3195
3196      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3197
3198      - Sets %0 to the new value of %1.
3199
3200     NOT_OP are the optional instructions to do a bit-wise not
3201     operation in conjunction with an AND INSN to generate a sync_nand
3202     operation.  */
3203 #define MIPS_SYNC_NEW_OP_12(INSN, NOT_OP)       \
3204   "%(%<%[%|sync\n"                              \
3205   "1:\tll\t%0,%1\n"                             \
3206   "\tand\t%@,%0,%3\n"                           \
3207   NOT_OP                                        \
3208   "\t" INSN "\t%0,%0,%z4\n"                     \
3209   "\tand\t%0,%0,%2\n"                           \
3210   "\tor\t%@,%@,%0\n"                            \
3211   "\tsc\t%@,%1\n"                               \
3212   "\tbeq\t%@,%.,1b\n"                           \
3213   "\tnop\n"                                     \
3214   "\tsync%-%]%>%)"
3215
3216 #define MIPS_SYNC_NEW_OP_12_NOT_NOP ""
3217 #define MIPS_SYNC_NEW_OP_12_NOT_NOT "\tnor\t%0,%0,%.\n"
3218
3219 /* Return an asm string that atomically:
3220
3221      - Sets memory reference %1 to %1 INSN %2.
3222
3223      - Sets register %0 to the old value of memory reference %1.
3224
3225    SUFFIX is the suffix that should be added to "ll" and "sc"
3226    instructions.  */
3227 #define MIPS_SYNC_OLD_OP(SUFFIX, INSN)          \
3228   "%(%<%[%|sync\n"                              \
3229   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3230   "\t" INSN "\t%@,%0,%2\n"                      \
3231   "\tsc" SUFFIX "\t%@,%1\n"                     \
3232   "\tbeq\t%@,%.,1b\n"                           \
3233   "\tnop\n"                                     \
3234   "\tsync%-%]%>%)"
3235
3236 /* Return an asm string that atomically:
3237
3238      - Sets memory reference %1 to %1 INSN %2.
3239
3240      - Sets register %0 to the new value of memory reference %1.
3241
3242    SUFFIX is the suffix that should be added to "ll" and "sc"
3243    instructions.  */
3244 #define MIPS_SYNC_NEW_OP(SUFFIX, INSN)          \
3245   "%(%<%[%|sync\n"                              \
3246   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3247   "\t" INSN "\t%@,%0,%2\n"                      \
3248   "\tsc" SUFFIX "\t%@,%1\n"                     \
3249   "\tbeq\t%@,%.,1b\n"                           \
3250   "\t" INSN "\t%0,%0,%2\n"                      \
3251   "\tsync%-%]%>%)"
3252
3253 /* Return an asm string that atomically:
3254
3255      - Sets memory reference %0 to ~%0 AND %1.
3256
3257    SUFFIX is the suffix that should be added to "ll" and "sc"
3258    instructions.  INSN is the and instruction needed to and a register
3259    with %2.  */
3260 #define MIPS_SYNC_NAND(SUFFIX, INSN)            \
3261   "%(%<%[%|sync\n"                              \
3262   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3263   "\tnor\t%@,%@,%.\n"                           \
3264   "\t" INSN "\t%@,%@,%1\n"                      \
3265   "\tsc" SUFFIX "\t%@,%0\n"                     \
3266   "\tbeq\t%@,%.,1b\n"                           \
3267   "\tnop\n"                                     \
3268   "\tsync%-%]%>%)"
3269
3270 /* Return an asm string that atomically:
3271
3272      - Sets memory reference %1 to ~%1 AND %2.
3273
3274      - Sets register %0 to the old value of memory reference %1.
3275
3276    SUFFIX is the suffix that should be added to "ll" and "sc"
3277    instructions.  INSN is the and instruction needed to and a register
3278    with %2.  */
3279 #define MIPS_SYNC_OLD_NAND(SUFFIX, INSN)        \
3280   "%(%<%[%|sync\n"                              \
3281   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3282   "\tnor\t%@,%0,%.\n"                           \
3283   "\t" INSN "\t%@,%@,%2\n"                      \
3284   "\tsc" SUFFIX "\t%@,%1\n"                     \
3285   "\tbeq\t%@,%.,1b\n"                           \
3286   "\tnop\n"                                     \
3287   "\tsync%-%]%>%)"
3288
3289 /* Return an asm string that atomically:
3290
3291      - Sets memory reference %1 to ~%1 AND %2.
3292
3293      - Sets register %0 to the new value of memory reference %1.
3294
3295    SUFFIX is the suffix that should be added to "ll" and "sc"
3296    instructions.  INSN is the and instruction needed to and a register
3297    with %2.  */
3298 #define MIPS_SYNC_NEW_NAND(SUFFIX, INSN)        \
3299   "%(%<%[%|sync\n"                              \
3300   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3301   "\tnor\t%0,%0,%.\n"                           \
3302   "\t" INSN "\t%@,%0,%2\n"                      \
3303   "\tsc" SUFFIX "\t%@,%1\n"                     \
3304   "\tbeq\t%@,%.,1b\n"                           \
3305   "\t" INSN "\t%0,%0,%2\n"                      \
3306   "\tsync%-%]%>%)"
3307
3308 /* Return an asm string that atomically:
3309
3310      - Sets memory reference %1 to %2.
3311
3312      - Sets register %0 to the old value of memory reference %1.
3313
3314    SUFFIX is the suffix that should be added to "ll" and "sc"
3315    instructions.  OP is the and instruction that should be used to
3316    load %2 into a register.  */
3317 #define MIPS_SYNC_EXCHANGE(SUFFIX, OP)          \
3318   "%(%<%[%|\n"                                  \
3319   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3320   "\t" OP "\t%@,%2\n"                           \
3321   "\tsc" SUFFIX "\t%@,%1\n"                     \
3322   "\tbeq\t%@,%.,1b\n"                           \
3323   "\tnop\n"                                     \
3324   "\tsync%-%]%>%)"
3325
3326 /* Return an asm string that atomically:
3327
3328      - Given that %2 contains an inclusive mask, %3 and exclusive mask
3329        and %4 has already been ANDed with the inclusive mask.
3330
3331      - Sets bits selected by the inclusive mask of memory reference %1
3332        to %4.
3333
3334      - Sets register %0 to the old value of memory reference %1.
3335
3336     OPS are the instructions needed to OR %4 with %@.
3337
3338     Operand %2 is unused, but needed as to give the test_and_set_12
3339     insn the five operands expected by the expander.  */
3340 #define MIPS_SYNC_EXCHANGE_12(OPS)              \
3341   "%(%<%[%|\n"                                  \
3342   "1:\tll\t%0,%1\n"                             \
3343   "\tand\t%@,%0,%3\n"                           \
3344   OPS                                           \
3345   "\tsc\t%@,%1\n"                               \
3346   "\tbeq\t%@,%.,1b\n"                           \
3347   "\tnop\n"                                     \
3348   "\tsync%-%]%>%)"
3349
3350 #define MIPS_SYNC_EXCHANGE_12_ZERO_OP ""
3351 #define MIPS_SYNC_EXCHANGE_12_NONZERO_OP "\tor\t%@,%@,%4\n"
3352
3353 #ifndef USED_FOR_TARGET
3354 extern const enum reg_class mips_regno_to_class[];
3355 extern bool mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
3356 extern bool mips_print_operand_punct[256];
3357 extern const char *current_function_file; /* filename current function is in */
3358 extern int num_source_filenames;        /* current .file # */
3359 extern int set_noreorder;               /* # of nested .set noreorder's  */
3360 extern int set_nomacro;                 /* # of nested .set nomacro's  */
3361 extern int mips_dbx_regno[];
3362 extern int mips_dwarf_regno[];
3363 extern bool mips_split_p[];
3364 extern bool mips_split_hi_p[];
3365 extern GTY(()) rtx cmp_operands[2];
3366 extern enum processor_type mips_arch;   /* which cpu to codegen for */
3367 extern enum processor_type mips_tune;   /* which cpu to schedule for */
3368 extern int mips_isa;                    /* architectural level */
3369 extern int mips_abi;                    /* which ABI to use */
3370 extern const struct mips_cpu_info *mips_arch_info;
3371 extern const struct mips_cpu_info *mips_tune_info;
3372 extern const struct mips_rtx_cost_data *mips_cost;
3373 extern bool mips_base_mips16;
3374 extern enum mips_code_readable_setting mips_code_readable;
3375 #endif
3376
3377 /* Enable querying of DFA units.  */
3378 #define CPU_UNITS_QUERY 1