gcc/config/mips/mips.c

   1 /* Subroutines used for MIPS code generation.
   2    Copyright (C) 1989, 1990, 1991, 1993, 1994, 1995, 1996, 1997, 1998,
   3    1999, 2000, 2001, 2002, 2003, 2004, 2005 Free Software Foundation, Inc.
   4    Contributed by A. Lichnewsky, lich@inria.inria.fr.
   5    Changes by Michael Meissner, meissner@osf.org.
   6    64 bit r4000 support by Ian Lance Taylor, ian@cygnus.com, and
   7    Brendan Eich, brendan@microunity.com.
   8
   9 This file is part of GCC.
  10
  11 GCC is free software; you can redistribute it and/or modify
  12 it under the terms of the GNU General Public License as published by
  13 the Free Software Foundation; either version 2, or (at your option)
  14 any later version.
  15
  16 GCC is distributed in the hope that it will be useful,
  17 but WITHOUT ANY WARRANTY; without even the implied warranty of
  18 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19 GNU General Public License for more details.
  20
  21 You should have received a copy of the GNU General Public License
  22 along with GCC; see the file COPYING.  If not, write to
  23 the Free Software Foundation, 51 Franklin Street, Fifth Floor,
  24 Boston, MA 02110-1301, USA.  */
  25
  26 #include "config.h"
  27 #include "system.h"
  28 #include "coretypes.h"
  29 #include "tm.h"
  30 #include <signal.h>
  31 #include "rtl.h"
  32 #include "regs.h"
  33 #include "hard-reg-set.h"
  34 #include "real.h"
  35 #include "insn-config.h"
  36 #include "conditions.h"
  37 #include "insn-attr.h"
  38 #include "recog.h"
  39 #include "toplev.h"
  40 #include "output.h"
  41 #include "tree.h"
  42 #include "function.h"
  43 #include "expr.h"
  44 #include "optabs.h"
  45 #include "flags.h"
  46 #include "reload.h"
  47 #include "tm_p.h"
  48 #include "ggc.h"
  49 #include "gstab.h"
  50 #include "hashtab.h"
  51 #include "debug.h"
  52 #include "target.h"
  53 #include "target-def.h"
  54 #include "integrate.h"
  55 #include "langhooks.h"
  56 #include "cfglayout.h"
  57 #include "sched-int.h"
  58 #include "tree-gimple.h"
  59 #include "bitmap.h"
  60
  61 /* True if X is an unspec wrapper around a SYMBOL_REF or LABEL_REF.  */
  62 #define UNSPEC_ADDRESS_P(X)                                     \
  63   (GET_CODE (X) == UNSPEC                                       \
  64    && XINT (X, 1) >= UNSPEC_ADDRESS_FIRST                       \
  65    && XINT (X, 1) < UNSPEC_ADDRESS_FIRST + NUM_SYMBOL_TYPES)
  66
  67 /* Extract the symbol or label from UNSPEC wrapper X.  */
  68 #define UNSPEC_ADDRESS(X) \
  69   XVECEXP (X, 0, 0)
  70
  71 /* Extract the symbol type from UNSPEC wrapper X.  */
  72 #define UNSPEC_ADDRESS_TYPE(X) \
  73   ((enum mips_symbol_type) (XINT (X, 1) - UNSPEC_ADDRESS_FIRST))
  74
  75 /* The maximum distance between the top of the stack frame and the
  76    value $sp has when we save & restore registers.
  77
  78    Use a maximum gap of 0x100 in the mips16 case.  We can then use
  79    unextended instructions to save and restore registers, and to
  80    allocate and deallocate the top part of the frame.
  81
  82    The value in the !mips16 case must be a SMALL_OPERAND and must
  83    preserve the maximum stack alignment.  */
  84 #define MIPS_MAX_FIRST_STACK_STEP (TARGET_MIPS16 ? 0x100 : 0x7ff0)
  85
  86 /* True if INSN is a mips.md pattern or asm statement.  */
  87 #define USEFUL_INSN_P(INSN)                                             \
  88   (INSN_P (INSN)                                                        \
  89    && GET_CODE (PATTERN (INSN)) != USE                                  \
  90    && GET_CODE (PATTERN (INSN)) != CLOBBER                              \
  91    && GET_CODE (PATTERN (INSN)) != ADDR_VEC                             \
  92    && GET_CODE (PATTERN (INSN)) != ADDR_DIFF_VEC)
  93
  94 /* If INSN is a delayed branch sequence, return the first instruction
  95    in the sequence, otherwise return INSN itself.  */
  96 #define SEQ_BEGIN(INSN)                                                 \
  97   (INSN_P (INSN) && GET_CODE (PATTERN (INSN)) == SEQUENCE               \
  98    ? XVECEXP (PATTERN (INSN), 0, 0)                                     \
  99    : (INSN))
 100
 101 /* Likewise for the last instruction in a delayed branch sequence.  */
 102 #define SEQ_END(INSN)                                                   \
 103   (INSN_P (INSN) && GET_CODE (PATTERN (INSN)) == SEQUENCE               \
 104    ? XVECEXP (PATTERN (INSN), 0, XVECLEN (PATTERN (INSN), 0) - 1)       \
 105    : (INSN))
 106
 107 /* Execute the following loop body with SUBINSN set to each instruction
 108    between SEQ_BEGIN (INSN) and SEQ_END (INSN) inclusive.  */
 109 #define FOR_EACH_SUBINSN(SUBINSN, INSN)                                 \
 110   for ((SUBINSN) = SEQ_BEGIN (INSN);                                    \
 111        (SUBINSN) != NEXT_INSN (SEQ_END (INSN));                         \
 112        (SUBINSN) = NEXT_INSN (SUBINSN))
 113
 114 /* Classifies an address.
 115
 116    ADDRESS_REG
 117        A natural register + offset address.  The register satisfies
 118        mips_valid_base_register_p and the offset is a const_arith_operand.
 119
 120    ADDRESS_LO_SUM
 121        A LO_SUM rtx.  The first operand is a valid base register and
 122        the second operand is a symbolic address.
 123
 124    ADDRESS_CONST_INT
 125        A signed 16-bit constant address.
 126
 127    ADDRESS_SYMBOLIC:
 128        A constant symbolic address (equivalent to CONSTANT_SYMBOLIC).  */
 129 enum mips_address_type {
 130   ADDRESS_REG,
 131   ADDRESS_LO_SUM,
 132   ADDRESS_CONST_INT,
 133   ADDRESS_SYMBOLIC
 134 };
 135
 136 /* Classifies the prototype of a builtin function.  */
 137 enum mips_function_type
 138 {
 139   MIPS_V2SF_FTYPE_V2SF,
 140   MIPS_V2SF_FTYPE_V2SF_V2SF,
 141   MIPS_V2SF_FTYPE_V2SF_V2SF_INT,
 142   MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF,
 143   MIPS_V2SF_FTYPE_SF_SF,
 144   MIPS_INT_FTYPE_V2SF_V2SF,
 145   MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF,
 146   MIPS_INT_FTYPE_SF_SF,
 147   MIPS_INT_FTYPE_DF_DF,
 148   MIPS_SF_FTYPE_V2SF,
 149   MIPS_SF_FTYPE_SF,
 150   MIPS_SF_FTYPE_SF_SF,
 151   MIPS_DF_FTYPE_DF,
 152   MIPS_DF_FTYPE_DF_DF,
 153
 154   /* For MIPS DSP ASE  */
 155   MIPS_DI_FTYPE_DI_SI,
 156   MIPS_DI_FTYPE_DI_SI_SI,
 157   MIPS_DI_FTYPE_DI_V2HI_V2HI,
 158   MIPS_DI_FTYPE_DI_V4QI_V4QI,
 159   MIPS_SI_FTYPE_DI_SI,
 160   MIPS_SI_FTYPE_PTR_SI,
 161   MIPS_SI_FTYPE_SI,
 162   MIPS_SI_FTYPE_SI_SI,
 163   MIPS_SI_FTYPE_V2HI,
 164   MIPS_SI_FTYPE_V2HI_V2HI,
 165   MIPS_SI_FTYPE_V4QI,
 166   MIPS_SI_FTYPE_V4QI_V4QI,
 167   MIPS_SI_FTYPE_VOID,
 168   MIPS_V2HI_FTYPE_SI,
 169   MIPS_V2HI_FTYPE_SI_SI,
 170   MIPS_V2HI_FTYPE_V2HI,
 171   MIPS_V2HI_FTYPE_V2HI_SI,
 172   MIPS_V2HI_FTYPE_V2HI_V2HI,
 173   MIPS_V2HI_FTYPE_V4QI,
 174   MIPS_V2HI_FTYPE_V4QI_V2HI,
 175   MIPS_V4QI_FTYPE_SI,
 176   MIPS_V4QI_FTYPE_V2HI_V2HI,
 177   MIPS_V4QI_FTYPE_V4QI_SI,
 178   MIPS_V4QI_FTYPE_V4QI_V4QI,
 179   MIPS_VOID_FTYPE_SI_SI,
 180   MIPS_VOID_FTYPE_V2HI_V2HI,
 181   MIPS_VOID_FTYPE_V4QI_V4QI,
 182
 183   /* The last type.  */
 184   MIPS_MAX_FTYPE_MAX
 185 };
 186
 187 /* Specifies how a builtin function should be converted into rtl.  */
 188 enum mips_builtin_type
 189 {
 190   /* The builtin corresponds directly to an .md pattern.  The return
 191      value is mapped to operand 0 and the arguments are mapped to
 192      operands 1 and above.  */
 193   MIPS_BUILTIN_DIRECT,
 194
 195   /* The builtin corresponds directly to an .md pattern.  There is no return
 196      value and the arguments are mapped to operands 0 and above.  */
 197   MIPS_BUILTIN_DIRECT_NO_TARGET,
 198
 199   /* The builtin corresponds to a comparison instruction followed by
 200      a mips_cond_move_tf_ps pattern.  The first two arguments are the
 201      values to compare and the second two arguments are the vector
 202      operands for the movt.ps or movf.ps instruction (in assembly order).  */
 203   MIPS_BUILTIN_MOVF,
 204   MIPS_BUILTIN_MOVT,
 205
 206   /* The builtin corresponds to a V2SF comparison instruction.  Operand 0
 207      of this instruction is the result of the comparison, which has mode
 208      CCV2 or CCV4.  The function arguments are mapped to operands 1 and
 209      above.  The function's return value is an SImode boolean that is
 210      true under the following conditions:
 211
 212      MIPS_BUILTIN_CMP_ANY: one of the registers is true
 213      MIPS_BUILTIN_CMP_ALL: all of the registers are true
 214      MIPS_BUILTIN_CMP_LOWER: the first register is true
 215      MIPS_BUILTIN_CMP_UPPER: the second register is true.  */
 216   MIPS_BUILTIN_CMP_ANY,
 217   MIPS_BUILTIN_CMP_ALL,
 218   MIPS_BUILTIN_CMP_UPPER,
 219   MIPS_BUILTIN_CMP_LOWER,
 220
 221   /* As above, but the instruction only sets a single $fcc register.  */
 222   MIPS_BUILTIN_CMP_SINGLE,
 223
 224   /* For generating bposge32 branch instructions in MIPS32 DSP ASE.  */
 225   MIPS_BUILTIN_BPOSGE32
 226 };
 227
 228 /* Invokes MACRO (COND) for each c.cond.fmt condition.  */
 229 #define MIPS_FP_CONDITIONS(MACRO) \
 230   MACRO (f),    \
 231   MACRO (un),   \
 232   MACRO (eq),   \
 233   MACRO (ueq),  \
 234   MACRO (olt),  \
 235   MACRO (ult),  \
 236   MACRO (ole),  \
 237   MACRO (ule),  \
 238   MACRO (sf),   \
 239   MACRO (ngle), \
 240   MACRO (seq),  \
 241   MACRO (ngl),  \
 242   MACRO (lt),   \
 243   MACRO (nge),  \
 244   MACRO (le),   \
 245   MACRO (ngt)
 246
 247 /* Enumerates the codes above as MIPS_FP_COND_<X>.  */
 248 #define DECLARE_MIPS_COND(X) MIPS_FP_COND_ ## X
 249 enum mips_fp_condition {
 250   MIPS_FP_CONDITIONS (DECLARE_MIPS_COND)
 251 };
 252
 253 /* Index X provides the string representation of MIPS_FP_COND_<X>.  */
 254 #define STRINGIFY(X) #X
 255 static const char *const mips_fp_conditions[] = {
 256   MIPS_FP_CONDITIONS (STRINGIFY)
 257 };
 258
 259 /* A function to save or store a register.  The first argument is the
 260    register and the second is the stack slot.  */
 261 typedef void (*mips_save_restore_fn) (rtx, rtx);
 262
 263 struct mips16_constant;
 264 struct mips_arg_info;
 265 struct mips_address_info;
 266 struct mips_integer_op;
 267 struct mips_sim;
 268
 269 static enum mips_symbol_type mips_classify_symbol (rtx);
 270 static void mips_split_const (rtx, rtx *, HOST_WIDE_INT *);
 271 static bool mips_offset_within_object_p (rtx, HOST_WIDE_INT);
 272 static bool mips_valid_base_register_p (rtx, enum machine_mode, int);
 273 static bool mips_symbolic_address_p (enum mips_symbol_type, enum machine_mode);
 274 static bool mips_classify_address (struct mips_address_info *, rtx,
 275                                    enum machine_mode, int);
 276 static bool mips_cannot_force_const_mem (rtx);
 277 static bool mips_use_blocks_for_constant_p (enum machine_mode, rtx);
 278 static int mips_symbol_insns (enum mips_symbol_type);
 279 static bool mips16_unextended_reference_p (enum machine_mode mode, rtx, rtx);
 280 static rtx mips_force_temporary (rtx, rtx);
 281 static rtx mips_unspec_offset_high (rtx, rtx, rtx, enum mips_symbol_type);
 282 static rtx mips_add_offset (rtx, rtx, HOST_WIDE_INT);
 283 static unsigned int mips_build_shift (struct mips_integer_op *, HOST_WIDE_INT);
 284 static unsigned int mips_build_lower (struct mips_integer_op *,
 285                                       unsigned HOST_WIDE_INT);
 286 static unsigned int mips_build_integer (struct mips_integer_op *,
 287                                         unsigned HOST_WIDE_INT);
 288 static void mips_legitimize_const_move (enum machine_mode, rtx, rtx);
 289 static int m16_check_op (rtx, int, int, int);
 290 static bool mips_rtx_costs (rtx, int, int, int *);
 291 static int mips_address_cost (rtx);
 292 static void mips_emit_compare (enum rtx_code *, rtx *, rtx *, bool);
 293 static void mips_load_call_address (rtx, rtx, int);
 294 static bool mips_function_ok_for_sibcall (tree, tree);
 295 static void mips_block_move_straight (rtx, rtx, HOST_WIDE_INT);
 296 static void mips_adjust_block_mem (rtx, HOST_WIDE_INT, rtx *, rtx *);
 297 static void mips_block_move_loop (rtx, rtx, HOST_WIDE_INT);
 298 static void mips_arg_info (const CUMULATIVE_ARGS *, enum machine_mode,
 299                            tree, int, struct mips_arg_info *);
 300 static bool mips_get_unaligned_mem (rtx *, unsigned int, int, rtx *, rtx *);
 301 static void mips_set_architecture (const struct mips_cpu_info *);
 302 static void mips_set_tune (const struct mips_cpu_info *);
 303 static bool mips_handle_option (size_t, const char *, int);
 304 static struct machine_function *mips_init_machine_status (void);
 305 static void print_operand_reloc (FILE *, rtx, const char **);
 306 #if TARGET_IRIX
 307 static void irix_output_external_libcall (rtx);
 308 #endif
 309 static void mips_file_start (void);
 310 static void mips_file_end (void);
 311 static bool mips_rewrite_small_data_p (rtx);
 312 static int mips_small_data_pattern_1 (rtx *, void *);
 313 static int mips_rewrite_small_data_1 (rtx *, void *);
 314 static bool mips_function_has_gp_insn (void);
 315 static unsigned int mips_global_pointer (void);
 316 static bool mips_save_reg_p (unsigned int);
 317 static void mips_save_restore_reg (enum machine_mode, int, HOST_WIDE_INT,
 318                                    mips_save_restore_fn);
 319 static void mips_for_each_saved_reg (HOST_WIDE_INT, mips_save_restore_fn);
 320 static void mips_output_cplocal (void);
 321 static void mips_emit_loadgp (void);
 322 static void mips_output_function_prologue (FILE *, HOST_WIDE_INT);
 323 static void mips_set_frame_expr (rtx);
 324 static rtx mips_frame_set (rtx, rtx);
 325 static void mips_save_reg (rtx, rtx);
 326 static void mips_output_function_epilogue (FILE *, HOST_WIDE_INT);
 327 static void mips_restore_reg (rtx, rtx);
 328 static void mips_output_mi_thunk (FILE *, tree, HOST_WIDE_INT,
 329                                   HOST_WIDE_INT, tree);
 330 static int symbolic_expression_p (rtx);
 331 static section *mips_select_rtx_section (enum machine_mode, rtx,
 332                                          unsigned HOST_WIDE_INT);
 333 static section *mips_function_rodata_section (tree);
 334 static bool mips_in_small_data_p (tree);
 335 static bool mips_use_anchors_for_symbol_p (rtx);
 336 static int mips_fpr_return_fields (tree, tree *);
 337 static bool mips_return_in_msb (tree);
 338 static rtx mips_return_fpr_pair (enum machine_mode mode,
 339                                  enum machine_mode mode1, HOST_WIDE_INT,
 340                                  enum machine_mode mode2, HOST_WIDE_INT);
 341 static rtx mips16_gp_pseudo_reg (void);
 342 static void mips16_fp_args (FILE *, int, int);
 343 static void build_mips16_function_stub (FILE *);
 344 static rtx dump_constants_1 (enum machine_mode, rtx, rtx);
 345 static void dump_constants (struct mips16_constant *, rtx);
 346 static int mips16_insn_length (rtx);
 347 static int mips16_rewrite_pool_refs (rtx *, void *);
 348 static void mips16_lay_out_constants (void);
 349 static void mips_sim_reset (struct mips_sim *);
 350 static void mips_sim_init (struct mips_sim *, state_t);
 351 static void mips_sim_next_cycle (struct mips_sim *);
 352 static void mips_sim_wait_reg (struct mips_sim *, rtx, rtx);
 353 static int mips_sim_wait_regs_2 (rtx *, void *);
 354 static void mips_sim_wait_regs_1 (rtx *, void *);
 355 static void mips_sim_wait_regs (struct mips_sim *, rtx);
 356 static void mips_sim_wait_units (struct mips_sim *, rtx);
 357 static void mips_sim_wait_insn (struct mips_sim *, rtx);
 358 static void mips_sim_record_set (rtx, rtx, void *);
 359 static void mips_sim_issue_insn (struct mips_sim *, rtx);
 360 static void mips_sim_issue_nop (struct mips_sim *);
 361 static void mips_sim_finish_insn (struct mips_sim *, rtx);
 362 static void vr4130_avoid_branch_rt_conflict (rtx);
 363 static void vr4130_align_insns (void);
 364 static void mips_avoid_hazard (rtx, rtx, int *, rtx *, rtx);
 365 static void mips_avoid_hazards (void);
 366 static void mips_reorg (void);
 367 static bool mips_strict_matching_cpu_name_p (const char *, const char *);
 368 static bool mips_matching_cpu_name_p (const char *, const char *);
 369 static const struct mips_cpu_info *mips_parse_cpu (const char *);
 370 static const struct mips_cpu_info *mips_cpu_info_from_isa (int);
 371 static bool mips_return_in_memory (tree, tree);
 372 static bool mips_strict_argument_naming (CUMULATIVE_ARGS *);
 373 static void mips_macc_chains_record (rtx);
 374 static void mips_macc_chains_reorder (rtx *, int);
 375 static void vr4130_true_reg_dependence_p_1 (rtx, rtx, void *);
 376 static bool vr4130_true_reg_dependence_p (rtx);
 377 static bool vr4130_swap_insns_p (rtx, rtx);
 378 static void vr4130_reorder (rtx *, int);
 379 static void mips_promote_ready (rtx *, int, int);
 380 static int mips_sched_reorder (FILE *, int, rtx *, int *, int);
 381 static int mips_variable_issue (FILE *, int, rtx, int);
 382 static int mips_adjust_cost (rtx, rtx, rtx, int);
 383 static int mips_issue_rate (void);
 384 static int mips_multipass_dfa_lookahead (void);
 385 static void mips_init_libfuncs (void);
 386 static void mips_setup_incoming_varargs (CUMULATIVE_ARGS *, enum machine_mode,
 387                                          tree, int *, int);
 388 static tree mips_build_builtin_va_list (void);
 389 static tree mips_gimplify_va_arg_expr (tree, tree, tree *, tree *);
 390 static bool mips_pass_by_reference (CUMULATIVE_ARGS *, enum machine_mode mode,
 391                                     tree, bool);
 392 static bool mips_callee_copies (CUMULATIVE_ARGS *, enum machine_mode mode,
 393                                 tree, bool);
 394 static int mips_arg_partial_bytes (CUMULATIVE_ARGS *, enum machine_mode mode,
 395                                    tree, bool);
 396 static bool mips_valid_pointer_mode (enum machine_mode);
 397 static bool mips_vector_mode_supported_p (enum machine_mode);
 398 static rtx mips_prepare_builtin_arg (enum insn_code, unsigned int, tree *);
 399 static rtx mips_prepare_builtin_target (enum insn_code, unsigned int, rtx);
 400 static rtx mips_expand_builtin (tree, rtx, rtx, enum machine_mode, int);
 401 static void mips_init_builtins (void);
 402 static rtx mips_expand_builtin_direct (enum insn_code, rtx, tree, bool);
 403 static rtx mips_expand_builtin_movtf (enum mips_builtin_type,
 404                                       enum insn_code, enum mips_fp_condition,
 405                                       rtx, tree);
 406 static rtx mips_expand_builtin_compare (enum mips_builtin_type,
 407                                         enum insn_code, enum mips_fp_condition,
 408                                         rtx, tree);
 409 static rtx mips_expand_builtin_bposge (enum mips_builtin_type, rtx);
 410 static void mips_encode_section_info (tree, rtx, int);
 411 static void mips_extra_live_on_entry (bitmap);
 412 static int mips_mode_rep_extended (enum machine_mode, enum machine_mode);
 413
 414 /* Structure to be filled in by compute_frame_size with register
 415    save masks, and offsets for the current function.  */
 416
 417 struct mips_frame_info GTY(())
 418 {
 419   HOST_WIDE_INT total_size;     /* # bytes that the entire frame takes up */
 420   HOST_WIDE_INT var_size;       /* # bytes that variables take up */
 421   HOST_WIDE_INT args_size;      /* # bytes that outgoing arguments take up */
 422   HOST_WIDE_INT cprestore_size; /* # bytes that the .cprestore slot takes up */
 423   HOST_WIDE_INT gp_reg_size;    /* # bytes needed to store gp regs */
 424   HOST_WIDE_INT fp_reg_size;    /* # bytes needed to store fp regs */
 425   unsigned int mask;            /* mask of saved gp registers */
 426   unsigned int fmask;           /* mask of saved fp registers */
 427   HOST_WIDE_INT gp_save_offset; /* offset from vfp to store gp registers */
 428   HOST_WIDE_INT fp_save_offset; /* offset from vfp to store fp registers */
 429   HOST_WIDE_INT gp_sp_offset;   /* offset from new sp to store gp registers */
 430   HOST_WIDE_INT fp_sp_offset;   /* offset from new sp to store fp registers */
 431   bool initialized;             /* true if frame size already calculated */
 432   int num_gp;                   /* number of gp registers saved */
 433   int num_fp;                   /* number of fp registers saved */
 434 };
 435
 436 struct machine_function GTY(()) {
 437   /* Pseudo-reg holding the value of $28 in a mips16 function which
 438      refers to GP relative global variables.  */
 439   rtx mips16_gp_pseudo_rtx;
 440
 441   /* The number of extra stack bytes taken up by register varargs.
 442      This area is allocated by the callee at the very top of the frame.  */
 443   int varargs_size;
 444
 445   /* Current frame information, calculated by compute_frame_size.  */
 446   struct mips_frame_info frame;
 447
 448   /* The register to use as the global pointer within this function.  */
 449   unsigned int global_pointer;
 450
 451   /* True if mips_adjust_insn_length should ignore an instruction's
 452      hazard attribute.  */
 453   bool ignore_hazard_length_p;
 454
 455   /* True if the whole function is suitable for .set noreorder and
 456      .set nomacro.  */
 457   bool all_noreorder_p;
 458
 459   /* True if the function is known to have an instruction that needs $gp.  */
 460   bool has_gp_insn_p;
 461 };
 462
 463 /* Information about a single argument.  */
 464 struct mips_arg_info
 465 {
 466   /* True if the argument is passed in a floating-point register, or
 467      would have been if we hadn't run out of registers.  */
 468   bool fpr_p;
 469
 470   /* The number of words passed in registers, rounded up.  */
 471   unsigned int reg_words;
 472
 473   /* For EABI, the offset of the first register from GP_ARG_FIRST or
 474      FP_ARG_FIRST.  For other ABIs, the offset of the first register from
 475      the start of the ABI's argument structure (see the CUMULATIVE_ARGS
 476      comment for details).
 477
 478      The value is MAX_ARGS_IN_REGISTERS if the argument is passed entirely
 479      on the stack.  */
 480   unsigned int reg_offset;
 481
 482   /* The number of words that must be passed on the stack, rounded up.  */
 483   unsigned int stack_words;
 484
 485   /* The offset from the start of the stack overflow area of the argument's
 486      first stack word.  Only meaningful when STACK_WORDS is nonzero.  */
 487   unsigned int stack_offset;
 488 };
 489
 490
 491 /* Information about an address described by mips_address_type.
 492
 493    ADDRESS_CONST_INT
 494        No fields are used.
 495
 496    ADDRESS_REG
 497        REG is the base register and OFFSET is the constant offset.
 498
 499    ADDRESS_LO_SUM
 500        REG is the register that contains the high part of the address,
 501        OFFSET is the symbolic address being referenced and SYMBOL_TYPE
 502        is the type of OFFSET's symbol.
 503
 504    ADDRESS_SYMBOLIC
 505        SYMBOL_TYPE is the type of symbol being referenced.  */
 506
 507 struct mips_address_info
 508 {
 509   enum mips_address_type type;
 510   rtx reg;
 511   rtx offset;
 512   enum mips_symbol_type symbol_type;
 513 };
 514
 515
 516 /* One stage in a constant building sequence.  These sequences have
 517    the form:
 518
 519         A = VALUE[0]
 520         A = A CODE[1] VALUE[1]
 521         A = A CODE[2] VALUE[2]
 522         ...
 523
 524    where A is an accumulator, each CODE[i] is a binary rtl operation
 525    and each VALUE[i] is a constant integer.  */
 526 struct mips_integer_op {
 527   enum rtx_code code;
 528   unsigned HOST_WIDE_INT value;
 529 };
 530
 531
 532 /* The largest number of operations needed to load an integer constant.
 533    The worst accepted case for 64-bit constants is LUI,ORI,SLL,ORI,SLL,ORI.
 534    When the lowest bit is clear, we can try, but reject a sequence with
 535    an extra SLL at the end.  */
 536 #define MIPS_MAX_INTEGER_OPS 7
 537
 538
 539 /* Global variables for machine-dependent things.  */
 540
 541 /* Threshold for data being put into the small data/bss area, instead
 542    of the normal data area.  */
 543 int mips_section_threshold = -1;
 544
 545 /* Count the number of .file directives, so that .loc is up to date.  */
 546 int num_source_filenames = 0;
 547
 548 /* Count the number of sdb related labels are generated (to find block
 549    start and end boundaries).  */
 550 int sdb_label_count = 0;
 551
 552 /* Next label # for each statement for Silicon Graphics IRIS systems.  */
 553 int sym_lineno = 0;
 554
 555 /* Linked list of all externals that are to be emitted when optimizing
 556    for the global pointer if they haven't been declared by the end of
 557    the program with an appropriate .comm or initialization.  */
 558
 559 struct extern_list GTY (())
 560 {
 561   struct extern_list *next;     /* next external */
 562   const char *name;             /* name of the external */
 563   int size;                     /* size in bytes */
 564 };
 565
 566 static GTY (()) struct extern_list *extern_head = 0;
 567
 568 /* Name of the file containing the current function.  */
 569 const char *current_function_file = "";
 570
 571 /* Number of nested .set noreorder, noat, nomacro, and volatile requests.  */
 572 int set_noreorder;
 573 int set_noat;
 574 int set_nomacro;
 575 int set_volatile;
 576
 577 /* The next branch instruction is a branch likely, not branch normal.  */
 578 int mips_branch_likely;
 579
 580 /* The operands passed to the last cmpMM expander.  */
 581 rtx cmp_operands[2];
 582
 583 /* The target cpu for code generation.  */
 584 enum processor_type mips_arch;
 585 const struct mips_cpu_info *mips_arch_info;
 586
 587 /* The target cpu for optimization and scheduling.  */
 588 enum processor_type mips_tune;
 589 const struct mips_cpu_info *mips_tune_info;
 590
 591 /* Which instruction set architecture to use.  */
 592 int mips_isa;
 593
 594 /* Which ABI to use.  */
 595 int mips_abi = MIPS_ABI_DEFAULT;
 596
 597 /* Cost information to use.  */
 598 const struct mips_rtx_cost_data *mips_cost;
 599
 600 /* Whether we are generating mips16 hard float code.  In mips16 mode
 601    we always set TARGET_SOFT_FLOAT; this variable is nonzero if
 602    -msoft-float was not specified by the user, which means that we
 603    should arrange to call mips32 hard floating point code.  */
 604 int mips16_hard_float;
 605
 606 /* The architecture selected by -mipsN.  */
 607 static const struct mips_cpu_info *mips_isa_info;
 608
 609 /* If TRUE, we split addresses into their high and low parts in the RTL.  */
 610 int mips_split_addresses;
 611
 612 /* Mode used for saving/restoring general purpose registers.  */
 613 static enum machine_mode gpr_mode;
 614
 615 /* Array giving truth value on whether or not a given hard register
 616    can support a given mode.  */
 617 char mips_hard_regno_mode_ok[(int)MAX_MACHINE_MODE][FIRST_PSEUDO_REGISTER];
 618
 619 /* List of all MIPS punctuation characters used by print_operand.  */
 620 char mips_print_operand_punct[256];
 621
 622 /* Map GCC register number to debugger register number.  */
 623 int mips_dbx_regno[FIRST_PSEUDO_REGISTER];
 624
 625 /* A copy of the original flag_delayed_branch: see override_options.  */
 626 static int mips_flag_delayed_branch;
 627
 628 static GTY (()) int mips_output_filename_first_time = 1;
 629
 630 /* mips_split_p[X] is true if symbols of type X can be split by
 631    mips_split_symbol().  */
 632 bool mips_split_p[NUM_SYMBOL_TYPES];
 633
 634 /* mips_lo_relocs[X] is the relocation to use when a symbol of type X
 635    appears in a LO_SUM.  It can be null if such LO_SUMs aren't valid or
 636    if they are matched by a special .md file pattern.  */
 637 static const char *mips_lo_relocs[NUM_SYMBOL_TYPES];
 638
 639 /* Likewise for HIGHs.  */
 640 static const char *mips_hi_relocs[NUM_SYMBOL_TYPES];
 641
 642 /* Map hard register number to register class */
 643 const enum reg_class mips_regno_to_class[] =
 644 {
 645   LEA_REGS,     LEA_REGS,       M16_NA_REGS,    V1_REG,
 646   M16_REGS,     M16_REGS,       M16_REGS,       M16_REGS,
 647   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 648   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 649   M16_NA_REGS,  M16_NA_REGS,    LEA_REGS,       LEA_REGS,
 650   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 651   T_REG,        PIC_FN_ADDR_REG, LEA_REGS,      LEA_REGS,
 652   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 653   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 654   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 655   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 656   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 657   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 658   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 659   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 660   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 661   HI_REG,       LO_REG,         NO_REGS,        ST_REGS,
 662   ST_REGS,      ST_REGS,        ST_REGS,        ST_REGS,
 663   ST_REGS,      ST_REGS,        ST_REGS,        NO_REGS,
 664   NO_REGS,      ALL_REGS,       ALL_REGS,       NO_REGS,
 665   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 666   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 667   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 668   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 669   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 670   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 671   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 672   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 673   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 674   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 675   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 676   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 677   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 678   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 679   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 680   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 681   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 682   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 683   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 684   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 685   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 686   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 687   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 688   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 689   DSP_ACC_REGS, DSP_ACC_REGS,   DSP_ACC_REGS,   DSP_ACC_REGS,
 690   DSP_ACC_REGS, DSP_ACC_REGS,   ALL_REGS,       ALL_REGS,
 691   ALL_REGS,     ALL_REGS,       ALL_REGS,       ALL_REGS
 692 };
 693
 694 /* Table of machine dependent attributes.  */
 695 const struct attribute_spec mips_attribute_table[] =
 696 {
 697   { "long_call",   0, 0, false, true,  true,  NULL },
 698   { NULL,          0, 0, false, false, false, NULL }
 699 };
 700 \f
 701 /* A table describing all the processors gcc knows about.  Names are
 702    matched in the order listed.  The first mention of an ISA level is
 703    taken as the canonical name for that ISA.
 704
 705    To ease comparison, please keep this table in the same order as
 706    gas's mips_cpu_info_table[].  */
 707 const struct mips_cpu_info mips_cpu_info_table[] = {
 708   /* Entries for generic ISAs */
 709   { "mips1", PROCESSOR_R3000, 1 },
 710   { "mips2", PROCESSOR_R6000, 2 },
 711   { "mips3", PROCESSOR_R4000, 3 },
 712   { "mips4", PROCESSOR_R8000, 4 },
 713   { "mips32", PROCESSOR_4KC, 32 },
 714   { "mips32r2", PROCESSOR_M4K, 33 },
 715   { "mips64", PROCESSOR_5KC, 64 },
 716
 717   /* MIPS I */
 718   { "r3000", PROCESSOR_R3000, 1 },
 719   { "r2000", PROCESSOR_R3000, 1 }, /* = r3000 */
 720   { "r3900", PROCESSOR_R3900, 1 },
 721
 722   /* MIPS II */
 723   { "r6000", PROCESSOR_R6000, 2 },
 724
 725   /* MIPS III */
 726   { "r4000", PROCESSOR_R4000, 3 },
 727   { "vr4100", PROCESSOR_R4100, 3 },
 728   { "vr4111", PROCESSOR_R4111, 3 },
 729   { "vr4120", PROCESSOR_R4120, 3 },
 730   { "vr4130", PROCESSOR_R4130, 3 },
 731   { "vr4300", PROCESSOR_R4300, 3 },
 732   { "r4400", PROCESSOR_R4000, 3 }, /* = r4000 */
 733   { "r4600", PROCESSOR_R4600, 3 },
 734   { "orion", PROCESSOR_R4600, 3 }, /* = r4600 */
 735   { "r4650", PROCESSOR_R4650, 3 },
 736
 737   /* MIPS IV */
 738   { "r8000", PROCESSOR_R8000, 4 },
 739   { "vr5000", PROCESSOR_R5000, 4 },
 740   { "vr5400", PROCESSOR_R5400, 4 },
 741   { "vr5500", PROCESSOR_R5500, 4 },
 742   { "rm7000", PROCESSOR_R7000, 4 },
 743   { "rm9000", PROCESSOR_R9000, 4 },
 744
 745   /* MIPS32 */
 746   { "4kc", PROCESSOR_4KC, 32 },
 747   { "4km", PROCESSOR_4KC, 32 }, /* = 4kc */
 748   { "4kp", PROCESSOR_4KP, 32 },
 749
 750   /* MIPS32 Release 2 */
 751   { "m4k", PROCESSOR_M4K, 33 },
 752   { "24k", PROCESSOR_24K, 33 },
 753   { "24kc", PROCESSOR_24K, 33 },  /* 24K  no FPU */
 754   { "24kf", PROCESSOR_24K, 33 },  /* 24K 1:2 FPU */
 755   { "24kx", PROCESSOR_24KX, 33 }, /* 24K 1:1 FPU */
 756
 757   /* MIPS64 */
 758   { "5kc", PROCESSOR_5KC, 64 },
 759   { "5kf", PROCESSOR_5KF, 64 },
 760   { "20kc", PROCESSOR_20KC, 64 },
 761   { "sb1", PROCESSOR_SB1, 64 },
 762   { "sb1a", PROCESSOR_SB1A, 64 },
 763   { "sr71000", PROCESSOR_SR71000, 64 },
 764
 765   /* End marker */
 766   { 0, 0, 0 }
 767 };
 768
 769 /* Default costs. If these are used for a processor we should look
 770    up the actual costs.  */
 771 #define DEFAULT_COSTS COSTS_N_INSNS (6),  /* fp_add */       \
 772                       COSTS_N_INSNS (7),  /* fp_mult_sf */   \
 773                       COSTS_N_INSNS (8),  /* fp_mult_df */   \
 774                       COSTS_N_INSNS (23), /* fp_div_sf */    \
 775                       COSTS_N_INSNS (36), /* fp_div_df */    \
 776                       COSTS_N_INSNS (10), /* int_mult_si */  \
 777                       COSTS_N_INSNS (10), /* int_mult_di */  \
 778                       COSTS_N_INSNS (69), /* int_div_si */   \
 779                       COSTS_N_INSNS (69), /* int_div_di */   \
 780                                        2, /* branch_cost */  \
 781                                        4  /* memory_latency */
 782
 783 /* Need to replace these with the costs of calling the appropriate
 784    libgcc routine.  */
 785 #define SOFT_FP_COSTS COSTS_N_INSNS (256), /* fp_add */       \
 786                       COSTS_N_INSNS (256), /* fp_mult_sf */   \
 787                       COSTS_N_INSNS (256), /* fp_mult_df */   \
 788                       COSTS_N_INSNS (256), /* fp_div_sf */    \
 789                       COSTS_N_INSNS (256)  /* fp_div_df */
 790
 791 static struct mips_rtx_cost_data const mips_rtx_cost_data[PROCESSOR_MAX] =
 792   {
 793     { /* R3000 */
 794       COSTS_N_INSNS (2),            /* fp_add */
 795       COSTS_N_INSNS (4),            /* fp_mult_sf */
 796       COSTS_N_INSNS (5),            /* fp_mult_df */
 797       COSTS_N_INSNS (12),           /* fp_div_sf */
 798       COSTS_N_INSNS (19),           /* fp_div_df */
 799       COSTS_N_INSNS (12),           /* int_mult_si */
 800       COSTS_N_INSNS (12),           /* int_mult_di */
 801       COSTS_N_INSNS (35),           /* int_div_si */
 802       COSTS_N_INSNS (35),           /* int_div_di */
 803                        1,           /* branch_cost */
 804                        4            /* memory_latency */
 805
 806     },
 807     { /* 4KC */
 808       SOFT_FP_COSTS,
 809       COSTS_N_INSNS (6),            /* int_mult_si */
 810       COSTS_N_INSNS (6),            /* int_mult_di */
 811       COSTS_N_INSNS (36),           /* int_div_si */
 812       COSTS_N_INSNS (36),           /* int_div_di */
 813                        1,           /* branch_cost */
 814                        4            /* memory_latency */
 815     },
 816     { /* 4KP */
 817       SOFT_FP_COSTS,
 818       COSTS_N_INSNS (36),           /* int_mult_si */
 819       COSTS_N_INSNS (36),           /* int_mult_di */
 820       COSTS_N_INSNS (37),           /* int_div_si */
 821       COSTS_N_INSNS (37),           /* int_div_di */
 822                        1,           /* branch_cost */
 823                        4            /* memory_latency */
 824     },
 825     { /* 5KC */
 826       SOFT_FP_COSTS,
 827       COSTS_N_INSNS (4),            /* int_mult_si */
 828       COSTS_N_INSNS (11),           /* int_mult_di */
 829       COSTS_N_INSNS (36),           /* int_div_si */
 830       COSTS_N_INSNS (68),           /* int_div_di */
 831                        1,           /* branch_cost */
 832                        4            /* memory_latency */
 833     },
 834     { /* 5KF */
 835       COSTS_N_INSNS (4),            /* fp_add */
 836       COSTS_N_INSNS (4),            /* fp_mult_sf */
 837       COSTS_N_INSNS (5),            /* fp_mult_df */
 838       COSTS_N_INSNS (17),           /* fp_div_sf */
 839       COSTS_N_INSNS (32),           /* fp_div_df */
 840       COSTS_N_INSNS (4),            /* int_mult_si */
 841       COSTS_N_INSNS (11),           /* int_mult_di */
 842       COSTS_N_INSNS (36),           /* int_div_si */
 843       COSTS_N_INSNS (68),           /* int_div_di */
 844                        1,           /* branch_cost */
 845                        4            /* memory_latency */
 846     },
 847     { /* 20KC */
 848       DEFAULT_COSTS
 849     },
 850     { /* 24k */
 851       COSTS_N_INSNS (8),            /* fp_add */
 852       COSTS_N_INSNS (8),            /* fp_mult_sf */
 853       COSTS_N_INSNS (10),           /* fp_mult_df */
 854       COSTS_N_INSNS (34),           /* fp_div_sf */
 855       COSTS_N_INSNS (64),           /* fp_div_df */
 856       COSTS_N_INSNS (5),            /* int_mult_si */
 857       COSTS_N_INSNS (5),            /* int_mult_di */
 858       COSTS_N_INSNS (41),           /* int_div_si */
 859       COSTS_N_INSNS (41),           /* int_div_di */
 860                        1,           /* branch_cost */
 861                        4            /* memory_latency */
 862     },
 863     { /* 24kx */
 864       COSTS_N_INSNS (4),            /* fp_add */
 865       COSTS_N_INSNS (4),            /* fp_mult_sf */
 866       COSTS_N_INSNS (5),            /* fp_mult_df */
 867       COSTS_N_INSNS (17),           /* fp_div_sf */
 868       COSTS_N_INSNS (32),           /* fp_div_df */
 869       COSTS_N_INSNS (5),            /* int_mult_si */
 870       COSTS_N_INSNS (5),            /* int_mult_di */
 871       COSTS_N_INSNS (41),           /* int_div_si */
 872       COSTS_N_INSNS (41),           /* int_div_di */
 873                        1,           /* branch_cost */
 874                        4            /* memory_latency */
 875     },
 876     { /* M4k */
 877       DEFAULT_COSTS
 878     },
 879     { /* R3900 */
 880       COSTS_N_INSNS (2),            /* fp_add */
 881       COSTS_N_INSNS (4),            /* fp_mult_sf */
 882       COSTS_N_INSNS (5),            /* fp_mult_df */
 883       COSTS_N_INSNS (12),           /* fp_div_sf */
 884       COSTS_N_INSNS (19),           /* fp_div_df */
 885       COSTS_N_INSNS (2),            /* int_mult_si */
 886       COSTS_N_INSNS (2),            /* int_mult_di */
 887       COSTS_N_INSNS (35),           /* int_div_si */
 888       COSTS_N_INSNS (35),           /* int_div_di */
 889                        1,           /* branch_cost */
 890                        4            /* memory_latency */
 891     },
 892     { /* R6000 */
 893       COSTS_N_INSNS (3),            /* fp_add */
 894       COSTS_N_INSNS (5),            /* fp_mult_sf */
 895       COSTS_N_INSNS (6),            /* fp_mult_df */
 896       COSTS_N_INSNS (15),           /* fp_div_sf */
 897       COSTS_N_INSNS (16),           /* fp_div_df */
 898       COSTS_N_INSNS (17),           /* int_mult_si */
 899       COSTS_N_INSNS (17),           /* int_mult_di */
 900       COSTS_N_INSNS (38),           /* int_div_si */
 901       COSTS_N_INSNS (38),           /* int_div_di */
 902                        2,           /* branch_cost */
 903                        6            /* memory_latency */
 904     },
 905     { /* R4000 */
 906        COSTS_N_INSNS (6),           /* fp_add */
 907        COSTS_N_INSNS (7),           /* fp_mult_sf */
 908        COSTS_N_INSNS (8),           /* fp_mult_df */
 909        COSTS_N_INSNS (23),          /* fp_div_sf */
 910        COSTS_N_INSNS (36),          /* fp_div_df */
 911        COSTS_N_INSNS (10),          /* int_mult_si */
 912        COSTS_N_INSNS (10),          /* int_mult_di */
 913        COSTS_N_INSNS (69),          /* int_div_si */
 914        COSTS_N_INSNS (69),          /* int_div_di */
 915                         2,          /* branch_cost */
 916                         6           /* memory_latency */
 917     },
 918     { /* R4100 */
 919       DEFAULT_COSTS
 920     },
 921     { /* R4111 */
 922       DEFAULT_COSTS
 923     },
 924     { /* R4120 */
 925       DEFAULT_COSTS
 926     },
 927     { /* R4130 */
 928       /* The only costs that appear to be updated here are
 929          integer multiplication.  */
 930       SOFT_FP_COSTS,
 931       COSTS_N_INSNS (4),            /* int_mult_si */
 932       COSTS_N_INSNS (6),            /* int_mult_di */
 933       COSTS_N_INSNS (69),           /* int_div_si */
 934       COSTS_N_INSNS (69),           /* int_div_di */
 935                        1,           /* branch_cost */
 936                        4            /* memory_latency */
 937     },
 938     { /* R4300 */
 939       DEFAULT_COSTS
 940     },
 941     { /* R4600 */
 942       DEFAULT_COSTS
 943     },
 944     { /* R4650 */
 945       DEFAULT_COSTS
 946     },
 947     { /* R5000 */
 948       COSTS_N_INSNS (6),            /* fp_add */
 949       COSTS_N_INSNS (4),            /* fp_mult_sf */
 950       COSTS_N_INSNS (5),            /* fp_mult_df */
 951       COSTS_N_INSNS (23),           /* fp_div_sf */
 952       COSTS_N_INSNS (36),           /* fp_div_df */
 953       COSTS_N_INSNS (5),            /* int_mult_si */
 954       COSTS_N_INSNS (5),            /* int_mult_di */
 955       COSTS_N_INSNS (36),           /* int_div_si */
 956       COSTS_N_INSNS (36),           /* int_div_di */
 957                        1,           /* branch_cost */
 958                        4            /* memory_latency */
 959     },
 960     { /* R5400 */
 961       COSTS_N_INSNS (6),            /* fp_add */
 962       COSTS_N_INSNS (5),            /* fp_mult_sf */
 963       COSTS_N_INSNS (6),            /* fp_mult_df */
 964       COSTS_N_INSNS (30),           /* fp_div_sf */
 965       COSTS_N_INSNS (59),           /* fp_div_df */
 966       COSTS_N_INSNS (3),            /* int_mult_si */
 967       COSTS_N_INSNS (4),            /* int_mult_di */
 968       COSTS_N_INSNS (42),           /* int_div_si */
 969       COSTS_N_INSNS (74),           /* int_div_di */
 970                        1,           /* branch_cost */
 971                        4            /* memory_latency */
 972     },
 973     { /* R5500 */
 974       COSTS_N_INSNS (6),            /* fp_add */
 975       COSTS_N_INSNS (5),            /* fp_mult_sf */
 976       COSTS_N_INSNS (6),            /* fp_mult_df */
 977       COSTS_N_INSNS (30),           /* fp_div_sf */
 978       COSTS_N_INSNS (59),           /* fp_div_df */
 979       COSTS_N_INSNS (5),            /* int_mult_si */
 980       COSTS_N_INSNS (9),            /* int_mult_di */
 981       COSTS_N_INSNS (42),           /* int_div_si */
 982       COSTS_N_INSNS (74),           /* int_div_di */
 983                        1,           /* branch_cost */
 984                        4            /* memory_latency */
 985     },
 986     { /* R7000 */
 987       /* The only costs that are changed here are
 988          integer multiplication.  */
 989       COSTS_N_INSNS (6),            /* fp_add */
 990       COSTS_N_INSNS (7),            /* fp_mult_sf */
 991       COSTS_N_INSNS (8),            /* fp_mult_df */
 992       COSTS_N_INSNS (23),           /* fp_div_sf */
 993       COSTS_N_INSNS (36),           /* fp_div_df */
 994       COSTS_N_INSNS (5),            /* int_mult_si */
 995       COSTS_N_INSNS (9),            /* int_mult_di */
 996       COSTS_N_INSNS (69),           /* int_div_si */
 997       COSTS_N_INSNS (69),           /* int_div_di */
 998                        1,           /* branch_cost */
 999                        4            /* memory_latency */
1000     },
1001     { /* R8000 */
1002       DEFAULT_COSTS
1003     },
1004     { /* R9000 */
1005       /* The only costs that are changed here are
1006          integer multiplication.  */
1007       COSTS_N_INSNS (6),            /* fp_add */
1008       COSTS_N_INSNS (7),            /* fp_mult_sf */
1009       COSTS_N_INSNS (8),            /* fp_mult_df */
1010       COSTS_N_INSNS (23),           /* fp_div_sf */
1011       COSTS_N_INSNS (36),           /* fp_div_df */
1012       COSTS_N_INSNS (3),            /* int_mult_si */
1013       COSTS_N_INSNS (8),            /* int_mult_di */
1014       COSTS_N_INSNS (69),           /* int_div_si */
1015       COSTS_N_INSNS (69),           /* int_div_di */
1016                        1,           /* branch_cost */
1017                        4            /* memory_latency */
1018     },
1019     { /* SB1 */
1020       /* These costs are the same as the SB-1A below.  */
1021       COSTS_N_INSNS (4),            /* fp_add */
1022       COSTS_N_INSNS (4),            /* fp_mult_sf */
1023       COSTS_N_INSNS (4),            /* fp_mult_df */
1024       COSTS_N_INSNS (24),           /* fp_div_sf */
1025       COSTS_N_INSNS (32),           /* fp_div_df */
1026       COSTS_N_INSNS (3),            /* int_mult_si */
1027       COSTS_N_INSNS (4),            /* int_mult_di */
1028       COSTS_N_INSNS (36),           /* int_div_si */
1029       COSTS_N_INSNS (68),           /* int_div_di */
1030                        1,           /* branch_cost */
1031                        4            /* memory_latency */
1032     },
1033     { /* SB1-A */
1034       /* These costs are the same as the SB-1 above.  */
1035       COSTS_N_INSNS (4),            /* fp_add */
1036       COSTS_N_INSNS (4),            /* fp_mult_sf */
1037       COSTS_N_INSNS (4),            /* fp_mult_df */
1038       COSTS_N_INSNS (24),           /* fp_div_sf */
1039       COSTS_N_INSNS (32),           /* fp_div_df */
1040       COSTS_N_INSNS (3),            /* int_mult_si */
1041       COSTS_N_INSNS (4),            /* int_mult_di */
1042       COSTS_N_INSNS (36),           /* int_div_si */
1043       COSTS_N_INSNS (68),           /* int_div_di */
1044                        1,           /* branch_cost */
1045                        4            /* memory_latency */
1046     },
1047     { /* SR71000 */
1048       DEFAULT_COSTS
1049     },
1050   };
1051
1052 \f
1053 /* Nonzero if -march should decide the default value of MASK_SOFT_FLOAT.  */
1054 #ifndef MIPS_MARCH_CONTROLS_SOFT_FLOAT
1055 #define MIPS_MARCH_CONTROLS_SOFT_FLOAT 0
1056 #endif
1057 \f
1058 /* Initialize the GCC target structure.  */
1059 #undef TARGET_ASM_ALIGNED_HI_OP
1060 #define TARGET_ASM_ALIGNED_HI_OP "\t.half\t"
1061 #undef TARGET_ASM_ALIGNED_SI_OP
1062 #define TARGET_ASM_ALIGNED_SI_OP "\t.word\t"
1063 #undef TARGET_ASM_ALIGNED_DI_OP
1064 #define TARGET_ASM_ALIGNED_DI_OP "\t.dword\t"
1065
1066 #undef TARGET_ASM_FUNCTION_PROLOGUE
1067 #define TARGET_ASM_FUNCTION_PROLOGUE mips_output_function_prologue
1068 #undef TARGET_ASM_FUNCTION_EPILOGUE
1069 #define TARGET_ASM_FUNCTION_EPILOGUE mips_output_function_epilogue
1070 #undef TARGET_ASM_SELECT_RTX_SECTION
1071 #define TARGET_ASM_SELECT_RTX_SECTION mips_select_rtx_section
1072 #undef TARGET_ASM_FUNCTION_RODATA_SECTION
1073 #define TARGET_ASM_FUNCTION_RODATA_SECTION mips_function_rodata_section
1074
1075 #undef TARGET_SCHED_REORDER
1076 #define TARGET_SCHED_REORDER mips_sched_reorder
1077 #undef TARGET_SCHED_VARIABLE_ISSUE
1078 #define TARGET_SCHED_VARIABLE_ISSUE mips_variable_issue
1079 #undef TARGET_SCHED_ADJUST_COST
1080 #define TARGET_SCHED_ADJUST_COST mips_adjust_cost
1081 #undef TARGET_SCHED_ISSUE_RATE
1082 #define TARGET_SCHED_ISSUE_RATE mips_issue_rate
1083 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD
1084 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD \
1085   mips_multipass_dfa_lookahead
1086
1087 #undef TARGET_DEFAULT_TARGET_FLAGS
1088 #define TARGET_DEFAULT_TARGET_FLAGS             \
1089   (TARGET_DEFAULT                               \
1090    | TARGET_CPU_DEFAULT                         \
1091    | TARGET_ENDIAN_DEFAULT                      \
1092    | TARGET_FP_EXCEPTIONS_DEFAULT               \
1093    | MASK_CHECK_ZERO_DIV                        \
1094    | MASK_FUSED_MADD)
1095 #undef TARGET_HANDLE_OPTION
1096 #define TARGET_HANDLE_OPTION mips_handle_option
1097
1098 #undef TARGET_FUNCTION_OK_FOR_SIBCALL
1099 #define TARGET_FUNCTION_OK_FOR_SIBCALL mips_function_ok_for_sibcall
1100
1101 #undef TARGET_VALID_POINTER_MODE
1102 #define TARGET_VALID_POINTER_MODE mips_valid_pointer_mode
1103 #undef TARGET_RTX_COSTS
1104 #define TARGET_RTX_COSTS mips_rtx_costs
1105 #undef TARGET_ADDRESS_COST
1106 #define TARGET_ADDRESS_COST mips_address_cost
1107
1108 #undef TARGET_IN_SMALL_DATA_P
1109 #define TARGET_IN_SMALL_DATA_P mips_in_small_data_p
1110
1111 #undef TARGET_MACHINE_DEPENDENT_REORG
1112 #define TARGET_MACHINE_DEPENDENT_REORG mips_reorg
1113
1114 #undef TARGET_ASM_FILE_START
1115 #undef TARGET_ASM_FILE_END
1116 #define TARGET_ASM_FILE_START mips_file_start
1117 #define TARGET_ASM_FILE_END mips_file_end
1118 #undef TARGET_ASM_FILE_START_FILE_DIRECTIVE
1119 #define TARGET_ASM_FILE_START_FILE_DIRECTIVE true
1120
1121 #undef TARGET_INIT_LIBFUNCS
1122 #define TARGET_INIT_LIBFUNCS mips_init_libfuncs
1123
1124 #undef TARGET_BUILD_BUILTIN_VA_LIST
1125 #define TARGET_BUILD_BUILTIN_VA_LIST mips_build_builtin_va_list
1126 #undef TARGET_GIMPLIFY_VA_ARG_EXPR
1127 #define TARGET_GIMPLIFY_VA_ARG_EXPR mips_gimplify_va_arg_expr
1128
1129 #undef TARGET_PROMOTE_FUNCTION_ARGS
1130 #define TARGET_PROMOTE_FUNCTION_ARGS hook_bool_tree_true
1131 #undef TARGET_PROMOTE_FUNCTION_RETURN
1132 #define TARGET_PROMOTE_FUNCTION_RETURN hook_bool_tree_true
1133 #undef TARGET_PROMOTE_PROTOTYPES
1134 #define TARGET_PROMOTE_PROTOTYPES hook_bool_tree_true
1135
1136 #undef TARGET_RETURN_IN_MEMORY
1137 #define TARGET_RETURN_IN_MEMORY mips_return_in_memory
1138 #undef TARGET_RETURN_IN_MSB
1139 #define TARGET_RETURN_IN_MSB mips_return_in_msb
1140
1141 #undef TARGET_ASM_OUTPUT_MI_THUNK
1142 #define TARGET_ASM_OUTPUT_MI_THUNK mips_output_mi_thunk
1143 #undef TARGET_ASM_CAN_OUTPUT_MI_THUNK
1144 #define TARGET_ASM_CAN_OUTPUT_MI_THUNK hook_bool_tree_hwi_hwi_tree_true
1145
1146 #undef TARGET_SETUP_INCOMING_VARARGS
1147 #define TARGET_SETUP_INCOMING_VARARGS mips_setup_incoming_varargs
1148 #undef TARGET_STRICT_ARGUMENT_NAMING
1149 #define TARGET_STRICT_ARGUMENT_NAMING mips_strict_argument_naming
1150 #undef TARGET_MUST_PASS_IN_STACK
1151 #define TARGET_MUST_PASS_IN_STACK must_pass_in_stack_var_size
1152 #undef TARGET_PASS_BY_REFERENCE
1153 #define TARGET_PASS_BY_REFERENCE mips_pass_by_reference
1154 #undef TARGET_CALLEE_COPIES
1155 #define TARGET_CALLEE_COPIES mips_callee_copies
1156 #undef TARGET_ARG_PARTIAL_BYTES
1157 #define TARGET_ARG_PARTIAL_BYTES mips_arg_partial_bytes
1158
1159 #undef TARGET_MODE_REP_EXTENDED
1160 #define TARGET_MODE_REP_EXTENDED mips_mode_rep_extended
1161
1162 #undef TARGET_VECTOR_MODE_SUPPORTED_P
1163 #define TARGET_VECTOR_MODE_SUPPORTED_P mips_vector_mode_supported_p
1164
1165 #undef TARGET_INIT_BUILTINS
1166 #define TARGET_INIT_BUILTINS mips_init_builtins
1167 #undef TARGET_EXPAND_BUILTIN
1168 #define TARGET_EXPAND_BUILTIN mips_expand_builtin
1169
1170 #undef TARGET_HAVE_TLS
1171 #define TARGET_HAVE_TLS HAVE_AS_TLS
1172
1173 #undef TARGET_CANNOT_FORCE_CONST_MEM
1174 #define TARGET_CANNOT_FORCE_CONST_MEM mips_cannot_force_const_mem
1175
1176 #undef TARGET_ENCODE_SECTION_INFO
1177 #define TARGET_ENCODE_SECTION_INFO mips_encode_section_info
1178
1179 #undef TARGET_ATTRIBUTE_TABLE
1180 #define TARGET_ATTRIBUTE_TABLE mips_attribute_table
1181
1182 #undef TARGET_EXTRA_LIVE_ON_ENTRY
1183 #define TARGET_EXTRA_LIVE_ON_ENTRY mips_extra_live_on_entry
1184
1185 #undef TARGET_MIN_ANCHOR_OFFSET
1186 #define TARGET_MIN_ANCHOR_OFFSET -32768
1187 #undef TARGET_MAX_ANCHOR_OFFSET
1188 #define TARGET_MAX_ANCHOR_OFFSET 32767
1189 #undef TARGET_USE_BLOCKS_FOR_CONSTANT_P
1190 #define TARGET_USE_BLOCKS_FOR_CONSTANT_P mips_use_blocks_for_constant_p
1191 #undef TARGET_USE_ANCHORS_FOR_SYMBOL_P
1192 #define TARGET_USE_ANCHORS_FOR_SYMBOL_P mips_use_anchors_for_symbol_p
1193
1194 struct gcc_target targetm = TARGET_INITIALIZER;
1195 \f
1196 /* Classify symbol X, which must be a SYMBOL_REF or a LABEL_REF.  */
1197
1198 static enum mips_symbol_type
1199 mips_classify_symbol (rtx x)
1200 {
1201   if (GET_CODE (x) == LABEL_REF)
1202     {
1203       if (TARGET_MIPS16)
1204         return SYMBOL_CONSTANT_POOL;
1205       if (TARGET_ABICALLS && !TARGET_ABSOLUTE_ABICALLS)
1206         return SYMBOL_GOT_LOCAL;
1207       return SYMBOL_GENERAL;
1208     }
1209
1210   gcc_assert (GET_CODE (x) == SYMBOL_REF);
1211
1212   if (SYMBOL_REF_TLS_MODEL (x))
1213     return SYMBOL_TLS;
1214
1215   if (CONSTANT_POOL_ADDRESS_P (x))
1216     {
1217       if (TARGET_MIPS16)
1218         return SYMBOL_CONSTANT_POOL;
1219
1220       if (GET_MODE_SIZE (get_pool_mode (x)) <= mips_section_threshold)
1221         return SYMBOL_SMALL_DATA;
1222     }
1223
1224   /* Do not use small-data accesses for weak symbols; they may end up
1225      being zero.  */
1226   if (SYMBOL_REF_SMALL_P (x)
1227       && !SYMBOL_REF_WEAK (x))
1228     return SYMBOL_SMALL_DATA;
1229
1230   if (TARGET_ABICALLS)
1231     {
1232       if (SYMBOL_REF_DECL (x) == 0)
1233         {
1234           if (!SYMBOL_REF_LOCAL_P (x))
1235             return SYMBOL_GOT_GLOBAL;
1236         }
1237       else
1238         {
1239           /* Don't use GOT accesses for locally-binding symbols if
1240              TARGET_ABSOLUTE_ABICALLS.  Otherwise, there are three
1241              cases to consider:
1242
1243                 - o32 PIC (either with or without explicit relocs)
1244                 - n32/n64 PIC without explicit relocs
1245                 - n32/n64 PIC with explicit relocs
1246
1247              In the first case, both local and global accesses will use an
1248              R_MIPS_GOT16 relocation.  We must correctly predict which of
1249              the two semantics (local or global) the assembler and linker
1250              will apply.  The choice doesn't depend on the symbol's
1251              visibility, so we deliberately ignore decl_visibility and
1252              binds_local_p here.
1253
1254              In the second case, the assembler will not use R_MIPS_GOT16
1255              relocations, but it chooses between local and global accesses
1256              in the same way as for o32 PIC.
1257
1258              In the third case we have more freedom since both forms of
1259              access will work for any kind of symbol.  However, there seems
1260              little point in doing things differently.  */
1261           if (DECL_P (SYMBOL_REF_DECL (x))
1262               && TREE_PUBLIC (SYMBOL_REF_DECL (x))
1263               && !(TARGET_ABSOLUTE_ABICALLS
1264                    && targetm.binds_local_p (SYMBOL_REF_DECL (x))))
1265             return SYMBOL_GOT_GLOBAL;
1266         }
1267
1268       if (!TARGET_ABSOLUTE_ABICALLS)
1269         return SYMBOL_GOT_LOCAL;
1270     }
1271
1272   return SYMBOL_GENERAL;
1273 }
1274
1275
1276 /* Split X into a base and a constant offset, storing them in *BASE
1277    and *OFFSET respectively.  */
1278
1279 static void
1280 mips_split_const (rtx x, rtx *base, HOST_WIDE_INT *offset)
1281 {
1282   *offset = 0;
1283
1284   if (GET_CODE (x) == CONST)
1285     x = XEXP (x, 0);
1286
1287   if (GET_CODE (x) == PLUS && GET_CODE (XEXP (x, 1)) == CONST_INT)
1288     {
1289       *offset += INTVAL (XEXP (x, 1));
1290       x = XEXP (x, 0);
1291     }
1292   *base = x;
1293 }
1294
1295
1296 /* Return true if SYMBOL is a SYMBOL_REF and OFFSET + SYMBOL points
1297    to the same object as SYMBOL, or to the same object_block.  */
1298
1299 static bool
1300 mips_offset_within_object_p (rtx symbol, HOST_WIDE_INT offset)
1301 {
1302   if (GET_CODE (symbol) != SYMBOL_REF)
1303     return false;
1304
1305   if (CONSTANT_POOL_ADDRESS_P (symbol)
1306       && offset >= 0
1307       && offset < (int) GET_MODE_SIZE (get_pool_mode (symbol)))
1308     return true;
1309
1310   if (SYMBOL_REF_DECL (symbol) != 0
1311       && offset >= 0
1312       && offset < int_size_in_bytes (TREE_TYPE (SYMBOL_REF_DECL (symbol))))
1313     return true;
1314
1315   if (SYMBOL_REF_HAS_BLOCK_INFO_P (symbol)
1316       && SYMBOL_REF_BLOCK (symbol)
1317       && SYMBOL_REF_BLOCK_OFFSET (symbol) >= 0
1318       && ((unsigned HOST_WIDE_INT) offset + SYMBOL_REF_BLOCK_OFFSET (symbol)
1319           < (unsigned HOST_WIDE_INT) SYMBOL_REF_BLOCK (symbol)->size))
1320     return true;
1321
1322   return false;
1323 }
1324
1325
1326 /* Return true if X is a symbolic constant that can be calculated in
1327    the same way as a bare symbol.  If it is, store the type of the
1328    symbol in *SYMBOL_TYPE.  */
1329
1330 bool
1331 mips_symbolic_constant_p (rtx x, enum mips_symbol_type *symbol_type)
1332 {
1333   HOST_WIDE_INT offset;
1334
1335   mips_split_const (x, &x, &offset);
1336   if (UNSPEC_ADDRESS_P (x))
1337     *symbol_type = UNSPEC_ADDRESS_TYPE (x);
1338   else if (GET_CODE (x) == SYMBOL_REF || GET_CODE (x) == LABEL_REF)
1339     {
1340       *symbol_type = mips_classify_symbol (x);
1341       if (*symbol_type == SYMBOL_TLS)
1342         return false;
1343     }
1344   else
1345     return false;
1346
1347   if (offset == 0)
1348     return true;
1349
1350   /* Check whether a nonzero offset is valid for the underlying
1351      relocations.  */
1352   switch (*symbol_type)
1353     {
1354     case SYMBOL_GENERAL:
1355     case SYMBOL_64_HIGH:
1356     case SYMBOL_64_MID:
1357     case SYMBOL_64_LOW:
1358       /* If the target has 64-bit pointers and the object file only
1359          supports 32-bit symbols, the values of those symbols will be
1360          sign-extended.  In this case we can't allow an arbitrary offset
1361          in case the 32-bit value X + OFFSET has a different sign from X.  */
1362       if (Pmode == DImode && !ABI_HAS_64BIT_SYMBOLS)
1363         return mips_offset_within_object_p (x, offset);
1364
1365       /* In other cases the relocations can handle any offset.  */
1366       return true;
1367
1368     case SYMBOL_CONSTANT_POOL:
1369       /* Allow constant pool references to be converted to LABEL+CONSTANT.
1370          In this case, we no longer have access to the underlying constant,
1371          but the original symbol-based access was known to be valid.  */
1372       if (GET_CODE (x) == LABEL_REF)
1373         return true;
1374
1375       /* Fall through.  */
1376
1377     case SYMBOL_SMALL_DATA:
1378       /* Make sure that the offset refers to something within the
1379          underlying object.  This should guarantee that the final
1380          PC- or GP-relative offset is within the 16-bit limit.  */
1381       return mips_offset_within_object_p (x, offset);
1382
1383     case SYMBOL_GOT_LOCAL:
1384     case SYMBOL_GOTOFF_PAGE:
1385       /* The linker should provide enough local GOT entries for a
1386          16-bit offset.  Larger offsets may lead to GOT overflow.  */
1387       return SMALL_OPERAND (offset);
1388
1389     case SYMBOL_GOT_GLOBAL:
1390     case SYMBOL_GOTOFF_GLOBAL:
1391     case SYMBOL_GOTOFF_CALL:
1392     case SYMBOL_GOTOFF_LOADGP:
1393     case SYMBOL_TLSGD:
1394     case SYMBOL_TLSLDM:
1395     case SYMBOL_DTPREL:
1396     case SYMBOL_TPREL:
1397     case SYMBOL_GOTTPREL:
1398     case SYMBOL_TLS:
1399       return false;
1400     }
1401   gcc_unreachable ();
1402 }
1403
1404
1405 /* This function is used to implement REG_MODE_OK_FOR_BASE_P.  */
1406
1407 int
1408 mips_regno_mode_ok_for_base_p (int regno, enum machine_mode mode, int strict)
1409 {
1410   if (regno >= FIRST_PSEUDO_REGISTER)
1411     {
1412       if (!strict)
1413         return true;
1414       regno = reg_renumber[regno];
1415     }
1416
1417   /* These fake registers will be eliminated to either the stack or
1418      hard frame pointer, both of which are usually valid base registers.
1419      Reload deals with the cases where the eliminated form isn't valid.  */
1420   if (regno == ARG_POINTER_REGNUM || regno == FRAME_POINTER_REGNUM)
1421     return true;
1422
1423   /* In mips16 mode, the stack pointer can only address word and doubleword
1424      values, nothing smaller.  There are two problems here:
1425
1426        (a) Instantiating virtual registers can introduce new uses of the
1427            stack pointer.  If these virtual registers are valid addresses,
1428            the stack pointer should be too.
1429
1430        (b) Most uses of the stack pointer are not made explicit until
1431            FRAME_POINTER_REGNUM and ARG_POINTER_REGNUM have been eliminated.
1432            We don't know until that stage whether we'll be eliminating to the
1433            stack pointer (which needs the restriction) or the hard frame
1434            pointer (which doesn't).
1435
1436      All in all, it seems more consistent to only enforce this restriction
1437      during and after reload.  */
1438   if (TARGET_MIPS16 && regno == STACK_POINTER_REGNUM)
1439     return !strict || GET_MODE_SIZE (mode) == 4 || GET_MODE_SIZE (mode) == 8;
1440
1441   return TARGET_MIPS16 ? M16_REG_P (regno) : GP_REG_P (regno);
1442 }
1443
1444
1445 /* Return true if X is a valid base register for the given mode.
1446    Allow only hard registers if STRICT.  */
1447
1448 static bool
1449 mips_valid_base_register_p (rtx x, enum machine_mode mode, int strict)
1450 {
1451   if (!strict && GET_CODE (x) == SUBREG)
1452     x = SUBREG_REG (x);
1453
1454   return (REG_P (x)
1455           && mips_regno_mode_ok_for_base_p (REGNO (x), mode, strict));
1456 }
1457
1458
1459 /* Return true if symbols of type SYMBOL_TYPE can directly address a value
1460    with mode MODE.  This is used for both symbolic and LO_SUM addresses.  */
1461
1462 static bool
1463 mips_symbolic_address_p (enum mips_symbol_type symbol_type,
1464                          enum machine_mode mode)
1465 {
1466   switch (symbol_type)
1467     {
1468     case SYMBOL_GENERAL:
1469       return !TARGET_MIPS16;
1470
1471     case SYMBOL_SMALL_DATA:
1472       return true;
1473
1474     case SYMBOL_CONSTANT_POOL:
1475       /* PC-relative addressing is only available for lw and ld.  */
1476       return GET_MODE_SIZE (mode) == 4 || GET_MODE_SIZE (mode) == 8;
1477
1478     case SYMBOL_GOT_LOCAL:
1479       return true;
1480
1481     case SYMBOL_GOT_GLOBAL:
1482       /* The address will have to be loaded from the GOT first.  */
1483       return false;
1484
1485     case SYMBOL_GOTOFF_PAGE:
1486     case SYMBOL_GOTOFF_GLOBAL:
1487     case SYMBOL_GOTOFF_CALL:
1488     case SYMBOL_GOTOFF_LOADGP:
1489     case SYMBOL_TLS:
1490     case SYMBOL_TLSGD:
1491     case SYMBOL_TLSLDM:
1492     case SYMBOL_DTPREL:
1493     case SYMBOL_GOTTPREL:
1494     case SYMBOL_TPREL:
1495     case SYMBOL_64_HIGH:
1496     case SYMBOL_64_MID:
1497     case SYMBOL_64_LOW:
1498       return true;
1499     }
1500   gcc_unreachable ();
1501 }
1502
1503
1504 /* Return true if X is a valid address for machine mode MODE.  If it is,
1505    fill in INFO appropriately.  STRICT is true if we should only accept
1506    hard base registers.  */
1507
1508 static bool
1509 mips_classify_address (struct mips_address_info *info, rtx x,
1510                        enum machine_mode mode, int strict)
1511 {
1512   switch (GET_CODE (x))
1513     {
1514     case REG:
1515     case SUBREG:
1516       info->type = ADDRESS_REG;
1517       info->reg = x;
1518       info->offset = const0_rtx;
1519       return mips_valid_base_register_p (info->reg, mode, strict);
1520
1521     case PLUS:
1522       info->type = ADDRESS_REG;
1523       info->reg = XEXP (x, 0);
1524       info->offset = XEXP (x, 1);
1525       return (mips_valid_base_register_p (info->reg, mode, strict)
1526               && const_arith_operand (info->offset, VOIDmode));
1527
1528     case LO_SUM:
1529       info->type = ADDRESS_LO_SUM;
1530       info->reg = XEXP (x, 0);
1531       info->offset = XEXP (x, 1);
1532       return (mips_valid_base_register_p (info->reg, mode, strict)
1533               && mips_symbolic_constant_p (info->offset, &info->symbol_type)
1534               && mips_symbolic_address_p (info->symbol_type, mode)
1535               && mips_lo_relocs[info->symbol_type] != 0);
1536
1537     case CONST_INT:
1538       /* Small-integer addresses don't occur very often, but they
1539          are legitimate if $0 is a valid base register.  */
1540       info->type = ADDRESS_CONST_INT;
1541       return !TARGET_MIPS16 && SMALL_INT (x);
1542
1543     case CONST:
1544     case LABEL_REF:
1545     case SYMBOL_REF:
1546       info->type = ADDRESS_SYMBOLIC;
1547       return (mips_symbolic_constant_p (x, &info->symbol_type)
1548               && mips_symbolic_address_p (info->symbol_type, mode)
1549               && !mips_split_p[info->symbol_type]);
1550
1551     default:
1552       return false;
1553     }
1554 }
1555
1556 /* Return true if X is a thread-local symbol.  */
1557
1558 static bool
1559 mips_tls_operand_p (rtx x)
1560 {
1561   return GET_CODE (x) == SYMBOL_REF && SYMBOL_REF_TLS_MODEL (x) != 0;
1562 }
1563
1564 /* Return true if X can not be forced into a constant pool.  */
1565
1566 static int
1567 mips_tls_symbol_ref_1 (rtx *x, void *data ATTRIBUTE_UNUSED)
1568 {
1569   return mips_tls_operand_p (*x);
1570 }
1571
1572 /* Return true if X can not be forced into a constant pool.  */
1573
1574 static bool
1575 mips_cannot_force_const_mem (rtx x)
1576 {
1577   rtx base;
1578   HOST_WIDE_INT offset;
1579
1580   if (!TARGET_MIPS16)
1581     {
1582       /* As an optimization, reject constants that mips_legitimize_move
1583          can expand inline.
1584
1585          Suppose we have a multi-instruction sequence that loads constant C
1586          into register R.  If R does not get allocated a hard register, and
1587          R is used in an operand that allows both registers and memory
1588          references, reload will consider forcing C into memory and using
1589          one of the instruction's memory alternatives.  Returning false
1590          here will force it to use an input reload instead.  */
1591       if (GET_CODE (x) == CONST_INT)
1592         return true;
1593
1594       mips_split_const (x, &base, &offset);
1595       if (symbolic_operand (base, VOIDmode) && SMALL_OPERAND (offset))
1596         return true;
1597     }
1598
1599   if (TARGET_HAVE_TLS && for_each_rtx (&x, &mips_tls_symbol_ref_1, 0))
1600     return true;
1601
1602   return false;
1603 }
1604
1605 /* Implement TARGET_USE_BLOCKS_FOR_CONSTANT_P.  MIPS16 uses per-function
1606    constant pools, but normal-mode code doesn't need to.  */
1607
1608 static bool
1609 mips_use_blocks_for_constant_p (enum machine_mode mode ATTRIBUTE_UNUSED,
1610                                 rtx x ATTRIBUTE_UNUSED)
1611 {
1612   return !TARGET_MIPS16;
1613 }
1614 \f
1615 /* Return the number of instructions needed to load a symbol of the
1616    given type into a register.  If valid in an address, the same number
1617    of instructions are needed for loads and stores.  Treat extended
1618    mips16 instructions as two instructions.  */
1619
1620 static int
1621 mips_symbol_insns (enum mips_symbol_type type)
1622 {
1623   switch (type)
1624     {
1625     case SYMBOL_GENERAL:
1626       /* In mips16 code, general symbols must be fetched from the
1627          constant pool.  */
1628       if (TARGET_MIPS16)
1629         return 0;
1630
1631       /* When using 64-bit symbols, we need 5 preparatory instructions,
1632          such as:
1633
1634              lui     $at,%highest(symbol)
1635              daddiu  $at,$at,%higher(symbol)
1636              dsll    $at,$at,16
1637              daddiu  $at,$at,%hi(symbol)
1638              dsll    $at,$at,16
1639
1640          The final address is then $at + %lo(symbol).  With 32-bit
1641          symbols we just need a preparatory lui.  */
1642       return (ABI_HAS_64BIT_SYMBOLS ? 6 : 2);
1643
1644     case SYMBOL_SMALL_DATA:
1645       return 1;
1646
1647     case SYMBOL_CONSTANT_POOL:
1648       /* This case is for mips16 only.  Assume we'll need an
1649          extended instruction.  */
1650       return 2;
1651
1652     case SYMBOL_GOT_LOCAL:
1653     case SYMBOL_GOT_GLOBAL:
1654       /* Unless -funit-at-a-time is in effect, we can't be sure whether
1655          the local/global classification is accurate.  See override_options
1656          for details.
1657
1658          The worst cases are:
1659
1660          (1) For local symbols when generating o32 or o64 code.  The assembler
1661              will use:
1662
1663                  lw           $at,%got(symbol)
1664                  nop
1665
1666              ...and the final address will be $at + %lo(symbol).
1667
1668          (2) For global symbols when -mxgot.  The assembler will use:
1669
1670                  lui     $at,%got_hi(symbol)
1671                  (d)addu $at,$at,$gp
1672
1673              ...and the final address will be $at + %got_lo(symbol).  */
1674       return 3;
1675
1676     case SYMBOL_GOTOFF_PAGE:
1677     case SYMBOL_GOTOFF_GLOBAL:
1678     case SYMBOL_GOTOFF_CALL:
1679     case SYMBOL_GOTOFF_LOADGP:
1680     case SYMBOL_64_HIGH:
1681     case SYMBOL_64_MID:
1682     case SYMBOL_64_LOW:
1683     case SYMBOL_TLSGD:
1684     case SYMBOL_TLSLDM:
1685     case SYMBOL_DTPREL:
1686     case SYMBOL_GOTTPREL:
1687     case SYMBOL_TPREL:
1688       /* Check whether the offset is a 16- or 32-bit value.  */
1689       return mips_split_p[type] ? 2 : 1;
1690
1691     case SYMBOL_TLS:
1692       /* We don't treat a bare TLS symbol as a constant.  */
1693       return 0;
1694     }
1695   gcc_unreachable ();
1696 }
1697
1698 /* Return true if X is a legitimate $sp-based address for mode MDOE.  */
1699
1700 bool
1701 mips_stack_address_p (rtx x, enum machine_mode mode)
1702 {
1703   struct mips_address_info addr;
1704
1705   return (mips_classify_address (&addr, x, mode, false)
1706           && addr.type == ADDRESS_REG
1707           && addr.reg == stack_pointer_rtx);
1708 }
1709
1710 /* Return true if a value at OFFSET bytes from BASE can be accessed
1711    using an unextended mips16 instruction.  MODE is the mode of the
1712    value.
1713
1714    Usually the offset in an unextended instruction is a 5-bit field.
1715    The offset is unsigned and shifted left once for HIs, twice
1716    for SIs, and so on.  An exception is SImode accesses off the
1717    stack pointer, which have an 8-bit immediate field.  */
1718
1719 static bool
1720 mips16_unextended_reference_p (enum machine_mode mode, rtx base, rtx offset)
1721 {
1722   if (TARGET_MIPS16
1723       && GET_CODE (offset) == CONST_INT
1724       && INTVAL (offset) >= 0
1725       && (INTVAL (offset) & (GET_MODE_SIZE (mode) - 1)) == 0)
1726     {
1727       if (GET_MODE_SIZE (mode) == 4 && base == stack_pointer_rtx)
1728         return INTVAL (offset) < 256 * GET_MODE_SIZE (mode);
1729       return INTVAL (offset) < 32 * GET_MODE_SIZE (mode);
1730     }
1731   return false;
1732 }
1733
1734
1735 /* Return the number of instructions needed to load or store a value
1736    of mode MODE at X.  Return 0 if X isn't valid for MODE.
1737
1738    For mips16 code, count extended instructions as two instructions.  */
1739
1740 int
1741 mips_address_insns (rtx x, enum machine_mode mode)
1742 {
1743   struct mips_address_info addr;
1744   int factor;
1745
1746   if (mode == BLKmode)
1747     /* BLKmode is used for single unaligned loads and stores.  */
1748     factor = 1;
1749   else
1750     /* Each word of a multi-word value will be accessed individually.  */
1751     factor = (GET_MODE_SIZE (mode) + UNITS_PER_WORD - 1) / UNITS_PER_WORD;
1752
1753   if (mips_classify_address (&addr, x, mode, false))
1754     switch (addr.type)
1755       {
1756       case ADDRESS_REG:
1757         if (TARGET_MIPS16
1758             && !mips16_unextended_reference_p (mode, addr.reg, addr.offset))
1759           return factor * 2;
1760         return factor;
1761
1762       case ADDRESS_LO_SUM:
1763         return (TARGET_MIPS16 ? factor * 2 : factor);
1764
1765       case ADDRESS_CONST_INT:
1766         return factor;
1767
1768       case ADDRESS_SYMBOLIC:
1769         return factor * mips_symbol_insns (addr.symbol_type);
1770       }
1771   return 0;
1772 }
1773
1774
1775 /* Likewise for constant X.  */
1776
1777 int
1778 mips_const_insns (rtx x)
1779 {
1780   struct mips_integer_op codes[MIPS_MAX_INTEGER_OPS];
1781   enum mips_symbol_type symbol_type;
1782   HOST_WIDE_INT offset;
1783
1784   switch (GET_CODE (x))
1785     {
1786     case HIGH:
1787       if (TARGET_MIPS16
1788           || !mips_symbolic_constant_p (XEXP (x, 0), &symbol_type)
1789           || !mips_split_p[symbol_type])
1790         return 0;
1791
1792       return 1;
1793
1794     case CONST_INT:
1795       if (TARGET_MIPS16)
1796         /* Unsigned 8-bit constants can be loaded using an unextended
1797            LI instruction.  Unsigned 16-bit constants can be loaded
1798            using an extended LI.  Negative constants must be loaded
1799            using LI and then negated.  */
1800         return (INTVAL (x) >= 0 && INTVAL (x) < 256 ? 1
1801                 : SMALL_OPERAND_UNSIGNED (INTVAL (x)) ? 2
1802                 : INTVAL (x) > -256 && INTVAL (x) < 0 ? 2
1803                 : SMALL_OPERAND_UNSIGNED (-INTVAL (x)) ? 3
1804                 : 0);
1805
1806       return mips_build_integer (codes, INTVAL (x));
1807
1808     case CONST_DOUBLE:
1809     case CONST_VECTOR:
1810       return (!TARGET_MIPS16 && x == CONST0_RTX (GET_MODE (x)) ? 1 : 0);
1811
1812     case CONST:
1813       if (CONST_GP_P (x))
1814         return 1;
1815
1816       /* See if we can refer to X directly.  */
1817       if (mips_symbolic_constant_p (x, &symbol_type))
1818         return mips_symbol_insns (symbol_type);
1819
1820       /* Otherwise try splitting the constant into a base and offset.
1821          16-bit offsets can be added using an extra addiu.  Larger offsets
1822          must be calculated separately and then added to the base.  */
1823       mips_split_const (x, &x, &offset);
1824       if (offset != 0)
1825         {
1826           int n = mips_const_insns (x);
1827           if (n != 0)
1828             {
1829               if (SMALL_OPERAND (offset))
1830                 return n + 1;
1831               else
1832                 return n + 1 + mips_build_integer (codes, offset);
1833             }
1834         }
1835       return 0;
1836
1837     case SYMBOL_REF:
1838     case LABEL_REF:
1839       return mips_symbol_insns (mips_classify_symbol (x));
1840
1841     default:
1842       return 0;
1843     }
1844 }
1845
1846
1847 /* Return the number of instructions needed for memory reference X.
1848    Count extended mips16 instructions as two instructions.  */
1849
1850 int
1851 mips_fetch_insns (rtx x)
1852 {
1853   gcc_assert (MEM_P (x));
1854   return mips_address_insns (XEXP (x, 0), GET_MODE (x));
1855 }
1856
1857
1858 /* Return the number of instructions needed for an integer division.  */
1859
1860 int
1861 mips_idiv_insns (void)
1862 {
1863   int count;
1864
1865   count = 1;
1866   if (TARGET_CHECK_ZERO_DIV)
1867     {
1868       if (GENERATE_DIVIDE_TRAPS)
1869         count++;
1870       else
1871         count += 2;
1872     }
1873
1874   if (TARGET_FIX_R4000 || TARGET_FIX_R4400)
1875     count++;
1876   return count;
1877 }
1878 \f
1879 /* This function is used to implement GO_IF_LEGITIMATE_ADDRESS.  It
1880    returns a nonzero value if X is a legitimate address for a memory
1881    operand of the indicated MODE.  STRICT is nonzero if this function
1882    is called during reload.  */
1883
1884 bool
1885 mips_legitimate_address_p (enum machine_mode mode, rtx x, int strict)
1886 {
1887   struct mips_address_info addr;
1888
1889   return mips_classify_address (&addr, x, mode, strict);
1890 }
1891
1892
1893 /* Copy VALUE to a register and return that register.  If new psuedos
1894    are allowed, copy it into a new register, otherwise use DEST.  */
1895
1896 static rtx
1897 mips_force_temporary (rtx dest, rtx value)
1898 {
1899   if (!no_new_pseudos)
1900     return force_reg (Pmode, value);
1901   else
1902     {
1903       emit_move_insn (copy_rtx (dest), value);
1904       return dest;
1905     }
1906 }
1907
1908
1909 /* Return a LO_SUM expression for ADDR.  TEMP is as for mips_force_temporary
1910    and is used to load the high part into a register.  */
1911
1912 rtx
1913 mips_split_symbol (rtx temp, rtx addr)
1914 {
1915   rtx high;
1916
1917   if (TARGET_MIPS16)
1918     high = mips16_gp_pseudo_reg ();
1919   else
1920     high = mips_force_temporary (temp, gen_rtx_HIGH (Pmode, copy_rtx (addr)));
1921   return gen_rtx_LO_SUM (Pmode, high, addr);
1922 }
1923
1924
1925 /* Return an UNSPEC address with underlying address ADDRESS and symbol
1926    type SYMBOL_TYPE.  */
1927
1928 rtx
1929 mips_unspec_address (rtx address, enum mips_symbol_type symbol_type)
1930 {
1931   rtx base;
1932   HOST_WIDE_INT offset;
1933
1934   mips_split_const (address, &base, &offset);
1935   base = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, base),
1936                          UNSPEC_ADDRESS_FIRST + symbol_type);
1937   return plus_constant (gen_rtx_CONST (Pmode, base), offset);
1938 }
1939
1940
1941 /* If mips_unspec_address (ADDR, SYMBOL_TYPE) is a 32-bit value, add the
1942    high part to BASE and return the result.  Just return BASE otherwise.
1943    TEMP is available as a temporary register if needed.
1944
1945    The returned expression can be used as the first operand to a LO_SUM.  */
1946
1947 static rtx
1948 mips_unspec_offset_high (rtx temp, rtx base, rtx addr,
1949                          enum mips_symbol_type symbol_type)
1950 {
1951   if (mips_split_p[symbol_type])
1952     {
1953       addr = gen_rtx_HIGH (Pmode, mips_unspec_address (addr, symbol_type));
1954       addr = mips_force_temporary (temp, addr);
1955       return mips_force_temporary (temp, gen_rtx_PLUS (Pmode, addr, base));
1956     }
1957   return base;
1958 }
1959
1960
1961 /* Return a legitimate address for REG + OFFSET.  TEMP is as for
1962    mips_force_temporary; it is only needed when OFFSET is not a
1963    SMALL_OPERAND.  */
1964
1965 static rtx
1966 mips_add_offset (rtx temp, rtx reg, HOST_WIDE_INT offset)
1967 {
1968   if (!SMALL_OPERAND (offset))
1969     {
1970       rtx high;
1971       if (TARGET_MIPS16)
1972         {
1973           /* Load the full offset into a register so that we can use
1974              an unextended instruction for the address itself.  */
1975           high = GEN_INT (offset);
1976           offset = 0;
1977         }
1978       else
1979         {
1980           /* Leave OFFSET as a 16-bit offset and put the excess in HIGH.  */
1981           high = GEN_INT (CONST_HIGH_PART (offset));
1982           offset = CONST_LOW_PART (offset);
1983         }
1984       high = mips_force_temporary (temp, high);
1985       reg = mips_force_temporary (temp, gen_rtx_PLUS (Pmode, high, reg));
1986     }
1987   return plus_constant (reg, offset);
1988 }
1989
1990 /* Emit a call to __tls_get_addr.  SYM is the TLS symbol we are
1991    referencing, and TYPE is the symbol type to use (either global
1992    dynamic or local dynamic).  V0 is an RTX for the return value
1993    location.  The entire insn sequence is returned.  */
1994
1995 static GTY(()) rtx mips_tls_symbol;
1996
1997 static rtx
1998 mips_call_tls_get_addr (rtx sym, enum mips_symbol_type type, rtx v0)
1999 {
2000   rtx insn, loc, tga, a0;
2001
2002   a0 = gen_rtx_REG (Pmode, GP_ARG_FIRST);
2003
2004   if (!mips_tls_symbol)
2005     mips_tls_symbol = init_one_libfunc ("__tls_get_addr");
2006
2007   loc = mips_unspec_address (sym, type);
2008
2009   start_sequence ();
2010
2011   emit_insn (gen_rtx_SET (Pmode, a0,
2012                           gen_rtx_LO_SUM (Pmode, pic_offset_table_rtx, loc)));
2013   tga = gen_rtx_MEM (Pmode, mips_tls_symbol);
2014   insn = emit_call_insn (gen_call_value (v0, tga, const0_rtx, const0_rtx));
2015   CONST_OR_PURE_CALL_P (insn) = 1;
2016   use_reg (&CALL_INSN_FUNCTION_USAGE (insn), v0);
2017   use_reg (&CALL_INSN_FUNCTION_USAGE (insn), a0);
2018   insn = get_insns ();
2019
2020   end_sequence ();
2021
2022   return insn;
2023 }
2024
2025 /* Generate the code to access LOC, a thread local SYMBOL_REF.  The
2026    return value will be a valid address and move_operand (either a REG
2027    or a LO_SUM).  */
2028
2029 static rtx
2030 mips_legitimize_tls_address (rtx loc)
2031 {
2032   rtx dest, insn, v0, v1, tmp1, tmp2, eqv;
2033   enum tls_model model;
2034
2035   v0 = gen_rtx_REG (Pmode, GP_RETURN);
2036   v1 = gen_rtx_REG (Pmode, GP_RETURN + 1);
2037
2038   model = SYMBOL_REF_TLS_MODEL (loc);
2039   /* Only TARGET_ABICALLS code can have more than one module; other
2040      code must be be static and should not use a GOT.  All TLS models
2041      reduce to local exec in this situation.  */
2042   if (!TARGET_ABICALLS)
2043     model = TLS_MODEL_LOCAL_EXEC;
2044
2045   switch (model)
2046     {
2047     case TLS_MODEL_GLOBAL_DYNAMIC:
2048       insn = mips_call_tls_get_addr (loc, SYMBOL_TLSGD, v0);
2049       dest = gen_reg_rtx (Pmode);
2050       emit_libcall_block (insn, dest, v0, loc);
2051       break;
2052
2053     case TLS_MODEL_LOCAL_DYNAMIC:
2054       insn = mips_call_tls_get_addr (loc, SYMBOL_TLSLDM, v0);
2055       tmp1 = gen_reg_rtx (Pmode);
2056
2057       /* Attach a unique REG_EQUIV, to allow the RTL optimizers to
2058          share the LDM result with other LD model accesses.  */
2059       eqv = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, const0_rtx),
2060                             UNSPEC_TLS_LDM);
2061       emit_libcall_block (insn, tmp1, v0, eqv);
2062
2063       tmp2 = mips_unspec_offset_high (NULL, tmp1, loc, SYMBOL_DTPREL);
2064       dest = gen_rtx_LO_SUM (Pmode, tmp2,
2065                              mips_unspec_address (loc, SYMBOL_DTPREL));
2066       break;
2067
2068     case TLS_MODEL_INITIAL_EXEC:
2069       tmp1 = gen_reg_rtx (Pmode);
2070       tmp2 = mips_unspec_address (loc, SYMBOL_GOTTPREL);
2071       if (Pmode == DImode)
2072         {
2073           emit_insn (gen_tls_get_tp_di (v1));
2074           emit_insn (gen_load_gotdi (tmp1, pic_offset_table_rtx, tmp2));
2075         }
2076       else
2077         {
2078           emit_insn (gen_tls_get_tp_si (v1));
2079           emit_insn (gen_load_gotsi (tmp1, pic_offset_table_rtx, tmp2));
2080         }
2081       dest = gen_reg_rtx (Pmode);
2082       emit_insn (gen_add3_insn (dest, tmp1, v1));
2083       break;
2084
2085     case TLS_MODEL_LOCAL_EXEC:
2086       if (Pmode == DImode)
2087         emit_insn (gen_tls_get_tp_di (v1));
2088       else
2089         emit_insn (gen_tls_get_tp_si (v1));
2090
2091       tmp1 = mips_unspec_offset_high (NULL, v1, loc, SYMBOL_TPREL);
2092       dest = gen_rtx_LO_SUM (Pmode, tmp1,
2093                              mips_unspec_address (loc, SYMBOL_TPREL));
2094       break;
2095
2096     default:
2097       gcc_unreachable ();
2098     }
2099
2100   return dest;
2101 }
2102
2103 /* This function is used to implement LEGITIMIZE_ADDRESS.  If *XLOC can
2104    be legitimized in a way that the generic machinery might not expect,
2105    put the new address in *XLOC and return true.  MODE is the mode of
2106    the memory being accessed.  */
2107
2108 bool
2109 mips_legitimize_address (rtx *xloc, enum machine_mode mode)
2110 {
2111   enum mips_symbol_type symbol_type;
2112
2113   if (mips_tls_operand_p (*xloc))
2114     {
2115       *xloc = mips_legitimize_tls_address (*xloc);
2116       return true;
2117     }
2118
2119   /* See if the address can split into a high part and a LO_SUM.  */
2120   if (mips_symbolic_constant_p (*xloc, &symbol_type)
2121       && mips_symbolic_address_p (symbol_type, mode)
2122       && mips_split_p[symbol_type])
2123     {
2124       *xloc = mips_split_symbol (0, *xloc);
2125       return true;
2126     }
2127
2128   if (GET_CODE (*xloc) == PLUS && GET_CODE (XEXP (*xloc, 1)) == CONST_INT)
2129     {
2130       /* Handle REG + CONSTANT using mips_add_offset.  */
2131       rtx reg;
2132
2133       reg = XEXP (*xloc, 0);
2134       if (!mips_valid_base_register_p (reg, mode, 0))
2135         reg = copy_to_mode_reg (Pmode, reg);
2136       *xloc = mips_add_offset (0, reg, INTVAL (XEXP (*xloc, 1)));
2137       return true;
2138     }
2139
2140   return false;
2141 }
2142
2143
2144 /* Subroutine of mips_build_integer (with the same interface).
2145    Assume that the final action in the sequence should be a left shift.  */
2146
2147 static unsigned int
2148 mips_build_shift (struct mips_integer_op *codes, HOST_WIDE_INT value)
2149 {
2150   unsigned int i, shift;
2151
2152   /* Shift VALUE right until its lowest bit is set.  Shift arithmetically
2153      since signed numbers are easier to load than unsigned ones.  */
2154   shift = 0;
2155   while ((value & 1) == 0)
2156     value /= 2, shift++;
2157
2158   i = mips_build_integer (codes, value);
2159   codes[i].code = ASHIFT;
2160   codes[i].value = shift;
2161   return i + 1;
2162 }
2163
2164
2165 /* As for mips_build_shift, but assume that the final action will be
2166    an IOR or PLUS operation.  */
2167
2168 static unsigned int
2169 mips_build_lower (struct mips_integer_op *codes, unsigned HOST_WIDE_INT value)
2170 {
2171   unsigned HOST_WIDE_INT high;
2172   unsigned int i;
2173
2174   high = value & ~(unsigned HOST_WIDE_INT) 0xffff;
2175   if (!LUI_OPERAND (high) && (value & 0x18000) == 0x18000)
2176     {
2177       /* The constant is too complex to load with a simple lui/ori pair
2178          so our goal is to clear as many trailing zeros as possible.
2179          In this case, we know bit 16 is set and that the low 16 bits
2180          form a negative number.  If we subtract that number from VALUE,
2181          we will clear at least the lowest 17 bits, maybe more.  */
2182       i = mips_build_integer (codes, CONST_HIGH_PART (value));
2183       codes[i].code = PLUS;
2184       codes[i].value = CONST_LOW_PART (value);
2185     }
2186   else
2187     {
2188       i = mips_build_integer (codes, high);
2189       codes[i].code = IOR;
2190       codes[i].value = value & 0xffff;
2191     }
2192   return i + 1;
2193 }
2194
2195
2196 /* Fill CODES with a sequence of rtl operations to load VALUE.
2197    Return the number of operations needed.  */
2198
2199 static unsigned int
2200 mips_build_integer (struct mips_integer_op *codes,
2201                     unsigned HOST_WIDE_INT value)
2202 {
2203   if (SMALL_OPERAND (value)
2204       || SMALL_OPERAND_UNSIGNED (value)
2205       || LUI_OPERAND (value))
2206     {
2207       /* The value can be loaded with a single instruction.  */
2208       codes[0].code = UNKNOWN;
2209       codes[0].value = value;
2210       return 1;
2211     }
2212   else if ((value & 1) != 0 || LUI_OPERAND (CONST_HIGH_PART (value)))
2213     {
2214       /* Either the constant is a simple LUI/ORI combination or its
2215          lowest bit is set.  We don't want to shift in this case.  */
2216       return mips_build_lower (codes, value);
2217     }
2218   else if ((value & 0xffff) == 0)
2219     {
2220       /* The constant will need at least three actions.  The lowest
2221          16 bits are clear, so the final action will be a shift.  */
2222       return mips_build_shift (codes, value);
2223     }
2224   else
2225     {
2226       /* The final action could be a shift, add or inclusive OR.
2227          Rather than use a complex condition to select the best
2228          approach, try both mips_build_shift and mips_build_lower
2229          and pick the one that gives the shortest sequence.
2230          Note that this case is only used once per constant.  */
2231       struct mips_integer_op alt_codes[MIPS_MAX_INTEGER_OPS];
2232       unsigned int cost, alt_cost;
2233
2234       cost = mips_build_shift (codes, value);
2235       alt_cost = mips_build_lower (alt_codes, value);
2236       if (alt_cost < cost)
2237         {
2238           memcpy (codes, alt_codes, alt_cost * sizeof (codes[0]));
2239           cost = alt_cost;
2240         }
2241       return cost;
2242     }
2243 }
2244
2245
2246 /* Load VALUE into DEST, using TEMP as a temporary register if need be.  */
2247
2248 void
2249 mips_move_integer (rtx dest, rtx temp, unsigned HOST_WIDE_INT value)
2250 {
2251   struct mips_integer_op codes[MIPS_MAX_INTEGER_OPS];
2252   enum machine_mode mode;
2253   unsigned int i, cost;
2254   rtx x;
2255
2256   mode = GET_MODE (dest);
2257   cost = mips_build_integer (codes, value);
2258
2259   /* Apply each binary operation to X.  Invariant: X is a legitimate
2260      source operand for a SET pattern.  */
2261   x = GEN_INT (codes[0].value);
2262   for (i = 1; i < cost; i++)
2263     {
2264       if (no_new_pseudos)
2265         {
2266           emit_insn (gen_rtx_SET (VOIDmode, temp, x));
2267           x = temp;
2268         }
2269       else
2270         x = force_reg (mode, x);
2271       x = gen_rtx_fmt_ee (codes[i].code, mode, x, GEN_INT (codes[i].value));
2272     }
2273
2274   emit_insn (gen_rtx_SET (VOIDmode, dest, x));
2275 }
2276
2277
2278 /* Subroutine of mips_legitimize_move.  Move constant SRC into register
2279    DEST given that SRC satisfies immediate_operand but doesn't satisfy
2280    move_operand.  */
2281
2282 static void
2283 mips_legitimize_const_move (enum machine_mode mode, rtx dest, rtx src)
2284 {
2285   rtx base;
2286   HOST_WIDE_INT offset;
2287
2288   /* Split moves of big integers into smaller pieces.  */
2289   if (splittable_const_int_operand (src, mode))
2290     {
2291       mips_move_integer (dest, dest, INTVAL (src));
2292       return;
2293     }
2294
2295   /* Split moves of symbolic constants into high/low pairs.  */
2296   if (splittable_symbolic_operand (src, mode))
2297     {
2298       emit_insn (gen_rtx_SET (VOIDmode, dest, mips_split_symbol (dest, src)));
2299       return;
2300     }
2301
2302   if (mips_tls_operand_p (src))
2303     {
2304       emit_move_insn (dest, mips_legitimize_tls_address (src));
2305       return;
2306     }
2307
2308   /* If we have (const (plus symbol offset)), load the symbol first
2309      and then add in the offset.  This is usually better than forcing
2310      the constant into memory, at least in non-mips16 code.  */
2311   mips_split_const (src, &base, &offset);
2312   if (!TARGET_MIPS16
2313       && offset != 0
2314       && (!no_new_pseudos || SMALL_OPERAND (offset)))
2315     {
2316       base = mips_force_temporary (dest, base);
2317       emit_move_insn (dest, mips_add_offset (0, base, offset));
2318       return;
2319     }
2320
2321   src = force_const_mem (mode, src);
2322
2323   /* When using explicit relocs, constant pool references are sometimes
2324      not legitimate addresses.  */
2325   if (!memory_operand (src, VOIDmode))
2326     src = replace_equiv_address (src, mips_split_symbol (dest, XEXP (src, 0)));
2327   emit_move_insn (dest, src);
2328 }
2329
2330
2331 /* If (set DEST SRC) is not a valid instruction, emit an equivalent
2332    sequence that is valid.  */
2333
2334 bool
2335 mips_legitimize_move (enum machine_mode mode, rtx dest, rtx src)
2336 {
2337   if (!register_operand (dest, mode) && !reg_or_0_operand (src, mode))
2338     {
2339       emit_move_insn (dest, force_reg (mode, src));
2340       return true;
2341     }
2342
2343   /* Check for individual, fully-reloaded mflo and mfhi instructions.  */
2344   if (GET_MODE_SIZE (mode) <= UNITS_PER_WORD
2345       && REG_P (src) && MD_REG_P (REGNO (src))
2346       && REG_P (dest) && GP_REG_P (REGNO (dest)))
2347     {
2348       int other_regno = REGNO (src) == HI_REGNUM ? LO_REGNUM : HI_REGNUM;
2349       if (GET_MODE_SIZE (mode) <= 4)
2350         emit_insn (gen_mfhilo_si (gen_rtx_REG (SImode, REGNO (dest)),
2351                                   gen_rtx_REG (SImode, REGNO (src)),
2352                                   gen_rtx_REG (SImode, other_regno)));
2353       else
2354         emit_insn (gen_mfhilo_di (gen_rtx_REG (DImode, REGNO (dest)),
2355                                   gen_rtx_REG (DImode, REGNO (src)),
2356                                   gen_rtx_REG (DImode, other_regno)));
2357       return true;
2358     }
2359
2360   /* We need to deal with constants that would be legitimate
2361      immediate_operands but not legitimate move_operands.  */
2362   if (CONSTANT_P (src) && !move_operand (src, mode))
2363     {
2364       mips_legitimize_const_move (mode, dest, src);
2365       set_unique_reg_note (get_last_insn (), REG_EQUAL, copy_rtx (src));
2366       return true;
2367     }
2368   return false;
2369 }
2370 \f
2371 /* We need a lot of little routines to check constant values on the
2372    mips16.  These are used to figure out how long the instruction will
2373    be.  It would be much better to do this using constraints, but
2374    there aren't nearly enough letters available.  */
2375
2376 static int
2377 m16_check_op (rtx op, int low, int high, int mask)
2378 {
2379   return (GET_CODE (op) == CONST_INT
2380           && INTVAL (op) >= low
2381           && INTVAL (op) <= high
2382           && (INTVAL (op) & mask) == 0);
2383 }
2384
2385 int
2386 m16_uimm3_b (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2387 {
2388   return m16_check_op (op, 0x1, 0x8, 0);
2389 }
2390
2391 int
2392 m16_simm4_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2393 {
2394   return m16_check_op (op, - 0x8, 0x7, 0);
2395 }
2396
2397 int
2398 m16_nsimm4_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2399 {
2400   return m16_check_op (op, - 0x7, 0x8, 0);
2401 }
2402
2403 int
2404 m16_simm5_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2405 {
2406   return m16_check_op (op, - 0x10, 0xf, 0);
2407 }
2408
2409 int
2410 m16_nsimm5_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2411 {
2412   return m16_check_op (op, - 0xf, 0x10, 0);
2413 }
2414
2415 int
2416 m16_uimm5_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2417 {
2418   return m16_check_op (op, (- 0x10) << 2, 0xf << 2, 3);
2419 }
2420
2421 int
2422 m16_nuimm5_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2423 {
2424   return m16_check_op (op, (- 0xf) << 2, 0x10 << 2, 3);
2425 }
2426
2427 int
2428 m16_simm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2429 {
2430   return m16_check_op (op, - 0x80, 0x7f, 0);
2431 }
2432
2433 int
2434 m16_nsimm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2435 {
2436   return m16_check_op (op, - 0x7f, 0x80, 0);
2437 }
2438
2439 int
2440 m16_uimm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2441 {
2442   return m16_check_op (op, 0x0, 0xff, 0);
2443 }
2444
2445 int
2446 m16_nuimm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2447 {
2448   return m16_check_op (op, - 0xff, 0x0, 0);
2449 }
2450
2451 int
2452 m16_uimm8_m1_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2453 {
2454   return m16_check_op (op, - 0x1, 0xfe, 0);
2455 }
2456
2457 int
2458 m16_uimm8_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2459 {
2460   return m16_check_op (op, 0x0, 0xff << 2, 3);
2461 }
2462
2463 int
2464 m16_nuimm8_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2465 {
2466   return m16_check_op (op, (- 0xff) << 2, 0x0, 3);
2467 }
2468
2469 int
2470 m16_simm8_8 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2471 {
2472   return m16_check_op (op, (- 0x80) << 3, 0x7f << 3, 7);
2473 }
2474
2475 int
2476 m16_nsimm8_8 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2477 {
2478   return m16_check_op (op, (- 0x7f) << 3, 0x80 << 3, 7);
2479 }
2480 \f
2481 static bool
2482 mips_rtx_costs (rtx x, int code, int outer_code, int *total)
2483 {
2484   enum machine_mode mode = GET_MODE (x);
2485   bool float_mode_p = FLOAT_MODE_P (mode);
2486
2487   switch (code)
2488     {
2489     case CONST_INT:
2490       if (TARGET_MIPS16)
2491         {
2492           /* A number between 1 and 8 inclusive is efficient for a shift.
2493              Otherwise, we will need an extended instruction.  */
2494           if ((outer_code) == ASHIFT || (outer_code) == ASHIFTRT
2495               || (outer_code) == LSHIFTRT)
2496             {
2497               if (INTVAL (x) >= 1 && INTVAL (x) <= 8)
2498                 *total = 0;
2499               else
2500                 *total = COSTS_N_INSNS (1);
2501               return true;
2502             }
2503
2504           /* We can use cmpi for an xor with an unsigned 16 bit value.  */
2505           if ((outer_code) == XOR
2506               && INTVAL (x) >= 0 && INTVAL (x) < 0x10000)
2507             {
2508               *total = 0;
2509               return true;
2510             }
2511
2512           /* We may be able to use slt or sltu for a comparison with a
2513              signed 16 bit value.  (The boundary conditions aren't quite
2514              right, but this is just a heuristic anyhow.)  */
2515           if (((outer_code) == LT || (outer_code) == LE
2516                || (outer_code) == GE || (outer_code) == GT
2517                || (outer_code) == LTU || (outer_code) == LEU
2518                || (outer_code) == GEU || (outer_code) == GTU)
2519               && INTVAL (x) >= -0x8000 && INTVAL (x) < 0x8000)
2520             {
2521               *total = 0;
2522               return true;
2523             }
2524
2525           /* Equality comparisons with 0 are cheap.  */
2526           if (((outer_code) == EQ || (outer_code) == NE)
2527               && INTVAL (x) == 0)
2528             {
2529               *total = 0;
2530               return true;
2531             }
2532
2533           /* Constants in the range 0...255 can be loaded with an unextended
2534              instruction.  They are therefore as cheap as a register move.
2535
2536              Given the choice between "li R1,0...255" and "move R1,R2"
2537              (where R2 is a known constant), it is usually better to use "li",
2538              since we do not want to unnecessarily extend the lifetime
2539              of R2.  */
2540           if (outer_code == SET
2541               && INTVAL (x) >= 0
2542               && INTVAL (x) < 256)
2543             {
2544               *total = 0;
2545               return true;
2546             }
2547         }
2548       else
2549         {
2550           /* These can be used anywhere. */
2551           *total = 0;
2552           return true;
2553         }
2554
2555       /* Otherwise fall through to the handling below because
2556          we'll need to construct the constant.  */
2557
2558     case CONST:
2559     case SYMBOL_REF:
2560     case LABEL_REF:
2561     case CONST_DOUBLE:
2562       if (LEGITIMATE_CONSTANT_P (x))
2563         {
2564           *total = COSTS_N_INSNS (1);
2565           return true;
2566         }
2567       else
2568         {
2569           /* The value will need to be fetched from the constant pool.  */
2570           *total = CONSTANT_POOL_COST;
2571           return true;
2572         }
2573
2574     case MEM:
2575       {
2576         /* If the address is legitimate, return the number of
2577            instructions it needs, otherwise use the default handling.  */
2578         int n = mips_address_insns (XEXP (x, 0), GET_MODE (x));
2579         if (n > 0)
2580           {
2581             *total = COSTS_N_INSNS (n + 1);
2582             return true;
2583           }
2584         return false;
2585       }
2586
2587     case FFS:
2588       *total = COSTS_N_INSNS (6);
2589       return true;
2590
2591     case NOT:
2592       *total = COSTS_N_INSNS ((mode == DImode && !TARGET_64BIT) ? 2 : 1);
2593       return true;
2594
2595     case AND:
2596     case IOR:
2597     case XOR:
2598       if (mode == DImode && !TARGET_64BIT)
2599         {
2600           *total = COSTS_N_INSNS (2);
2601           return true;
2602         }
2603       return false;
2604
2605     case ASHIFT:
2606     case ASHIFTRT:
2607     case LSHIFTRT:
2608       if (mode == DImode && !TARGET_64BIT)
2609         {
2610           *total = COSTS_N_INSNS ((GET_CODE (XEXP (x, 1)) == CONST_INT)
2611                                   ? 4 : 12);
2612           return true;
2613         }
2614       return false;
2615
2616     case ABS:
2617       if (float_mode_p)
2618         *total = COSTS_N_INSNS (1);
2619       else
2620         *total = COSTS_N_INSNS (4);
2621       return true;
2622
2623     case LO_SUM:
2624       *total = COSTS_N_INSNS (1);
2625       return true;
2626
2627     case PLUS:
2628     case MINUS:
2629       if (float_mode_p)
2630         {
2631           *total = mips_cost->fp_add;
2632           return true;
2633         }
2634
2635       else if (mode == DImode && !TARGET_64BIT)
2636         {
2637           *total = COSTS_N_INSNS (4);
2638           return true;
2639         }
2640       return false;
2641
2642     case NEG:
2643       if (mode == DImode && !TARGET_64BIT)
2644         {
2645           *total = COSTS_N_INSNS (4);
2646           return true;
2647         }
2648       return false;
2649
2650     case MULT:
2651       if (mode == SFmode)
2652         *total = mips_cost->fp_mult_sf;
2653
2654       else if (mode == DFmode)
2655         *total = mips_cost->fp_mult_df;
2656
2657       else if (mode == SImode)
2658         *total = mips_cost->int_mult_si;
2659
2660       else
2661         *total = mips_cost->int_mult_di;
2662
2663       return true;
2664
2665     case DIV:
2666     case MOD:
2667       if (float_mode_p)
2668         {
2669           if (mode == SFmode)
2670             *total = mips_cost->fp_div_sf;
2671           else
2672             *total = mips_cost->fp_div_df;
2673
2674           return true;
2675         }
2676       /* Fall through.  */
2677
2678     case UDIV:
2679     case UMOD:
2680       if (mode == DImode)
2681         *total = mips_cost->int_div_di;
2682       else
2683         *total = mips_cost->int_div_si;
2684
2685       return true;
2686
2687     case SIGN_EXTEND:
2688       /* A sign extend from SImode to DImode in 64 bit mode is often
2689          zero instructions, because the result can often be used
2690          directly by another instruction; we'll call it one.  */
2691       if (TARGET_64BIT && mode == DImode
2692           && GET_MODE (XEXP (x, 0)) == SImode)
2693         *total = COSTS_N_INSNS (1);
2694       else
2695         *total = COSTS_N_INSNS (2);
2696       return true;
2697
2698     case ZERO_EXTEND:
2699       if (TARGET_64BIT && mode == DImode
2700           && GET_MODE (XEXP (x, 0)) == SImode)
2701         *total = COSTS_N_INSNS (2);
2702       else
2703         *total = COSTS_N_INSNS (1);
2704       return true;
2705
2706     case FLOAT:
2707     case UNSIGNED_FLOAT:
2708     case FIX:
2709     case FLOAT_EXTEND:
2710     case FLOAT_TRUNCATE:
2711     case SQRT:
2712       *total = mips_cost->fp_add;
2713       return true;
2714
2715     default:
2716       return false;
2717     }
2718 }
2719
2720 /* Provide the costs of an addressing mode that contains ADDR.
2721    If ADDR is not a valid address, its cost is irrelevant.  */
2722
2723 static int
2724 mips_address_cost (rtx addr)
2725 {
2726   return mips_address_insns (addr, SImode);
2727 }
2728 \f
2729 /* Return one word of double-word value OP, taking into account the fixed
2730    endianness of certain registers.  HIGH_P is true to select the high part,
2731    false to select the low part.  */
2732
2733 rtx
2734 mips_subword (rtx op, int high_p)
2735 {
2736   unsigned int byte;
2737   enum machine_mode mode;
2738
2739   mode = GET_MODE (op);
2740   if (mode == VOIDmode)
2741     mode = DImode;
2742
2743   if (TARGET_BIG_ENDIAN ? !high_p : high_p)
2744     byte = UNITS_PER_WORD;
2745   else
2746     byte = 0;
2747
2748   if (REG_P (op))
2749     {
2750       if (FP_REG_P (REGNO (op)))
2751         return gen_rtx_REG (word_mode, high_p ? REGNO (op) + 1 : REGNO (op));
2752       if (ACC_HI_REG_P (REGNO (op)))
2753         return gen_rtx_REG (word_mode, high_p ? REGNO (op) : REGNO (op) + 1);
2754     }
2755
2756   if (MEM_P (op))
2757     return mips_rewrite_small_data (adjust_address (op, word_mode, byte));
2758
2759   return simplify_gen_subreg (word_mode, op, mode, byte);
2760 }
2761
2762
2763 /* Return true if a 64-bit move from SRC to DEST should be split into two.  */
2764
2765 bool
2766 mips_split_64bit_move_p (rtx dest, rtx src)
2767 {
2768   if (TARGET_64BIT)
2769     return false;
2770
2771   /* FP->FP moves can be done in a single instruction.  */
2772   if (FP_REG_RTX_P (src) && FP_REG_RTX_P (dest))
2773     return false;
2774
2775   /* Check for floating-point loads and stores.  They can be done using
2776      ldc1 and sdc1 on MIPS II and above.  */
2777   if (mips_isa > 1)
2778     {
2779       if (FP_REG_RTX_P (dest) && MEM_P (src))
2780         return false;
2781       if (FP_REG_RTX_P (src) && MEM_P (dest))
2782         return false;
2783     }
2784   return true;
2785 }
2786
2787
2788 /* Split a 64-bit move from SRC to DEST assuming that
2789    mips_split_64bit_move_p holds.
2790
2791    Moves into and out of FPRs cause some difficulty here.  Such moves
2792    will always be DFmode, since paired FPRs are not allowed to store
2793    DImode values.  The most natural representation would be two separate
2794    32-bit moves, such as:
2795
2796         (set (reg:SI $f0) (mem:SI ...))
2797         (set (reg:SI $f1) (mem:SI ...))
2798
2799    However, the second insn is invalid because odd-numbered FPRs are
2800    not allowed to store independent values.  Use the patterns load_df_low,
2801    load_df_high and store_df_high instead.  */
2802
2803 void
2804 mips_split_64bit_move (rtx dest, rtx src)
2805 {
2806   if (FP_REG_RTX_P (dest))
2807     {
2808       /* Loading an FPR from memory or from GPRs.  */
2809       emit_insn (gen_load_df_low (copy_rtx (dest), mips_subword (src, 0)));
2810       emit_insn (gen_load_df_high (dest, mips_subword (src, 1),
2811                                    copy_rtx (dest)));
2812     }
2813   else if (FP_REG_RTX_P (src))
2814     {
2815       /* Storing an FPR into memory or GPRs.  */
2816       emit_move_insn (mips_subword (dest, 0), mips_subword (src, 0));
2817       emit_insn (gen_store_df_high (mips_subword (dest, 1), src));
2818     }
2819   else
2820     {
2821       /* The operation can be split into two normal moves.  Decide in
2822          which order to do them.  */
2823       rtx low_dest;
2824
2825       low_dest = mips_subword (dest, 0);
2826       if (REG_P (low_dest)
2827           && reg_overlap_mentioned_p (low_dest, src))
2828         {
2829           emit_move_insn (mips_subword (dest, 1), mips_subword (src, 1));
2830           emit_move_insn (low_dest, mips_subword (src, 0));
2831         }
2832       else
2833         {
2834           emit_move_insn (low_dest, mips_subword (src, 0));
2835           emit_move_insn (mips_subword (dest, 1), mips_subword (src, 1));
2836         }
2837     }
2838 }
2839 \f
2840 /* Return the appropriate instructions to move SRC into DEST.  Assume
2841    that SRC is operand 1 and DEST is operand 0.  */
2842
2843 const char *
2844 mips_output_move (rtx dest, rtx src)
2845 {
2846   enum rtx_code dest_code, src_code;
2847   bool dbl_p;
2848
2849   dest_code = GET_CODE (dest);
2850   src_code = GET_CODE (src);
2851   dbl_p = (GET_MODE_SIZE (GET_MODE (dest)) == 8);
2852
2853   if (dbl_p && mips_split_64bit_move_p (dest, src))
2854     return "#";
2855
2856   if ((src_code == REG && GP_REG_P (REGNO (src)))
2857       || (!TARGET_MIPS16 && src == CONST0_RTX (GET_MODE (dest))))
2858     {
2859       if (dest_code == REG)
2860         {
2861           if (GP_REG_P (REGNO (dest)))
2862             return "move\t%0,%z1";
2863
2864           if (MD_REG_P (REGNO (dest)))
2865             return "mt%0\t%z1";
2866
2867           if (DSP_ACC_REG_P (REGNO (dest)))
2868             {
2869               static char retval[] = "mt__\t%z1,%q0";
2870               retval[2] = reg_names[REGNO (dest)][4];
2871               retval[3] = reg_names[REGNO (dest)][5];
2872               return retval;
2873             }
2874
2875           if (FP_REG_P (REGNO (dest)))
2876             return (dbl_p ? "dmtc1\t%z1,%0" : "mtc1\t%z1,%0");
2877
2878           if (ALL_COP_REG_P (REGNO (dest)))
2879             {
2880               static char retval[] = "dmtc_\t%z1,%0";
2881
2882               retval[4] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (dest));
2883               return (dbl_p ? retval : retval + 1);
2884             }
2885         }
2886       if (dest_code == MEM)
2887         return (dbl_p ? "sd\t%z1,%0" : "sw\t%z1,%0");
2888     }
2889   if (dest_code == REG && GP_REG_P (REGNO (dest)))
2890     {
2891       if (src_code == REG)
2892         {
2893           if (DSP_ACC_REG_P (REGNO (src)))
2894             {
2895               static char retval[] = "mf__\t%0,%q1";
2896               retval[2] = reg_names[REGNO (src)][4];
2897               retval[3] = reg_names[REGNO (src)][5];
2898               return retval;
2899             }
2900
2901           if (ST_REG_P (REGNO (src)) && ISA_HAS_8CC)
2902             return "lui\t%0,0x3f80\n\tmovf\t%0,%.,%1";
2903
2904           if (FP_REG_P (REGNO (src)))
2905             return (dbl_p ? "dmfc1\t%0,%1" : "mfc1\t%0,%1");
2906
2907           if (ALL_COP_REG_P (REGNO (src)))
2908             {
2909               static char retval[] = "dmfc_\t%0,%1";
2910
2911               retval[4] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (src));
2912               return (dbl_p ? retval : retval + 1);
2913             }
2914         }
2915
2916       if (src_code == MEM)
2917         return (dbl_p ? "ld\t%0,%1" : "lw\t%0,%1");
2918
2919       if (src_code == CONST_INT)
2920         {
2921           /* Don't use the X format, because that will give out of
2922              range numbers for 64 bit hosts and 32 bit targets.  */
2923           if (!TARGET_MIPS16)
2924             return "li\t%0,%1\t\t\t# %X1";
2925
2926           if (INTVAL (src) >= 0 && INTVAL (src) <= 0xffff)
2927             return "li\t%0,%1";
2928
2929           if (INTVAL (src) < 0 && INTVAL (src) >= -0xffff)
2930             return "#";
2931         }
2932
2933       if (src_code == HIGH)
2934         return "lui\t%0,%h1";
2935
2936       if (CONST_GP_P (src))
2937         return "move\t%0,%1";
2938
2939       if (symbolic_operand (src, VOIDmode))
2940         return (dbl_p ? "dla\t%0,%1" : "la\t%0,%1");
2941     }
2942   if (src_code == REG && FP_REG_P (REGNO (src)))
2943     {
2944       if (dest_code == REG && FP_REG_P (REGNO (dest)))
2945         {
2946           if (GET_MODE (dest) == V2SFmode)
2947             return "mov.ps\t%0,%1";
2948           else
2949             return (dbl_p ? "mov.d\t%0,%1" : "mov.s\t%0,%1");
2950         }
2951
2952       if (dest_code == MEM)
2953         return (dbl_p ? "sdc1\t%1,%0" : "swc1\t%1,%0");
2954     }
2955   if (dest_code == REG && FP_REG_P (REGNO (dest)))
2956     {
2957       if (src_code == MEM)
2958         return (dbl_p ? "ldc1\t%0,%1" : "lwc1\t%0,%1");
2959     }
2960   if (dest_code == REG && ALL_COP_REG_P (REGNO (dest)) && src_code == MEM)
2961     {
2962       static char retval[] = "l_c_\t%0,%1";
2963
2964       retval[1] = (dbl_p ? 'd' : 'w');
2965       retval[3] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (dest));
2966       return retval;
2967     }
2968   if (dest_code == MEM && src_code == REG && ALL_COP_REG_P (REGNO (src)))
2969     {
2970       static char retval[] = "s_c_\t%1,%0";
2971
2972       retval[1] = (dbl_p ? 'd' : 'w');
2973       retval[3] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (src));
2974       return retval;
2975     }
2976   gcc_unreachable ();
2977 }
2978 \f
2979 /* Restore $gp from its save slot.  Valid only when using o32 or
2980    o64 abicalls.  */
2981
2982 void
2983 mips_restore_gp (void)
2984 {
2985   rtx address, slot;
2986
2987   gcc_assert (TARGET_ABICALLS && TARGET_OLDABI);
2988
2989   address = mips_add_offset (pic_offset_table_rtx,
2990                              frame_pointer_needed
2991                              ? hard_frame_pointer_rtx
2992                              : stack_pointer_rtx,
2993                              current_function_outgoing_args_size);
2994   slot = gen_rtx_MEM (Pmode, address);
2995
2996   emit_move_insn (pic_offset_table_rtx, slot);
2997   if (!TARGET_EXPLICIT_RELOCS)
2998     emit_insn (gen_blockage ());
2999 }
3000 \f
3001 /* Emit an instruction of the form (set TARGET (CODE OP0 OP1)).  */
3002
3003 static void
3004 mips_emit_binary (enum rtx_code code, rtx target, rtx op0, rtx op1)
3005 {
3006   emit_insn (gen_rtx_SET (VOIDmode, target,
3007                           gen_rtx_fmt_ee (code, GET_MODE (target), op0, op1)));
3008 }
3009
3010 /* Return true if CMP1 is a suitable second operand for relational
3011    operator CODE.  See also the *sCC patterns in mips.md.  */
3012
3013 static bool
3014 mips_relational_operand_ok_p (enum rtx_code code, rtx cmp1)
3015 {
3016   switch (code)
3017     {
3018     case GT:
3019     case GTU:
3020       return reg_or_0_operand (cmp1, VOIDmode);
3021
3022     case GE:
3023     case GEU:
3024       return !TARGET_MIPS16 && cmp1 == const1_rtx;
3025
3026     case LT:
3027     case LTU:
3028       return arith_operand (cmp1, VOIDmode);
3029
3030     case LE:
3031       return sle_operand (cmp1, VOIDmode);
3032
3033     case LEU:
3034       return sleu_operand (cmp1, VOIDmode);
3035
3036     default:
3037       gcc_unreachable ();
3038     }
3039 }
3040
3041 /* Canonicalize LE or LEU comparisons into LT comparisons when
3042    possible to avoid extra instructions or inverting the
3043    comparison.  */
3044
3045 static bool
3046 mips_canonicalize_comparison (enum rtx_code *code, rtx *cmp1,
3047                               enum machine_mode mode)
3048 {
3049   HOST_WIDE_INT original, plus_one;
3050
3051   if (GET_CODE (*cmp1) != CONST_INT)
3052     return false;
3053
3054   original = INTVAL (*cmp1);
3055   plus_one = trunc_int_for_mode ((unsigned HOST_WIDE_INT) original + 1, mode);
3056
3057   switch (*code)
3058     {
3059     case LE:
3060       if (original < plus_one)
3061         {
3062           *code = LT;
3063           *cmp1 = force_reg (mode, GEN_INT (plus_one));
3064           return true;
3065         }
3066       break;
3067
3068     case LEU:
3069       if (plus_one != 0)
3070         {
3071           *code = LTU;
3072           *cmp1 = force_reg (mode, GEN_INT (plus_one));
3073           return true;
3074         }
3075       break;
3076
3077     default:
3078       return false;
3079    }
3080
3081   return false;
3082
3083 }
3084
3085 /* Compare CMP0 and CMP1 using relational operator CODE and store the
3086    result in TARGET.  CMP0 and TARGET are register_operands that have
3087    the same integer mode.  If INVERT_PTR is nonnull, it's OK to set
3088    TARGET to the inverse of the result and flip *INVERT_PTR instead.  */
3089
3090 static void
3091 mips_emit_int_relational (enum rtx_code code, bool *invert_ptr,
3092                           rtx target, rtx cmp0, rtx cmp1)
3093 {
3094   /* First see if there is a MIPS instruction that can do this operation
3095      with CMP1 in its current form. If not, try to canonicalize the
3096      comparison to LT. If that fails, try doing the same for the
3097      inverse operation.  If that also fails, force CMP1 into a register
3098      and try again.  */
3099   if (mips_relational_operand_ok_p (code, cmp1))
3100     mips_emit_binary (code, target, cmp0, cmp1);
3101   else if (mips_canonicalize_comparison (&code, &cmp1, GET_MODE (target)))
3102     mips_emit_binary (code, target, cmp0, cmp1);
3103   else
3104     {
3105       enum rtx_code inv_code = reverse_condition (code);
3106       if (!mips_relational_operand_ok_p (inv_code, cmp1))
3107         {
3108           cmp1 = force_reg (GET_MODE (cmp0), cmp1);
3109           mips_emit_int_relational (code, invert_ptr, target, cmp0, cmp1);
3110         }
3111       else if (invert_ptr == 0)
3112         {
3113           rtx inv_target = gen_reg_rtx (GET_MODE (target));
3114           mips_emit_binary (inv_code, inv_target, cmp0, cmp1);
3115           mips_emit_binary (XOR, target, inv_target, const1_rtx);
3116         }
3117       else
3118         {
3119           *invert_ptr = !*invert_ptr;
3120           mips_emit_binary (inv_code, target, cmp0, cmp1);
3121         }
3122     }
3123 }
3124
3125 /* Return a register that is zero iff CMP0 and CMP1 are equal.
3126    The register will have the same mode as CMP0.  */
3127
3128 static rtx
3129 mips_zero_if_equal (rtx cmp0, rtx cmp1)
3130 {
3131   if (cmp1 == const0_rtx)
3132     return cmp0;
3133
3134   if (uns_arith_operand (cmp1, VOIDmode))
3135     return expand_binop (GET_MODE (cmp0), xor_optab,
3136                          cmp0, cmp1, 0, 0, OPTAB_DIRECT);
3137
3138   return expand_binop (GET_MODE (cmp0), sub_optab,
3139                        cmp0, cmp1, 0, 0, OPTAB_DIRECT);
3140 }
3141
3142 /* Convert *CODE into a code that can be used in a floating-point
3143    scc instruction (c.<cond>.<fmt>).  Return true if the values of
3144    the condition code registers will be inverted, with 0 indicating
3145    that the condition holds.  */
3146
3147 static bool
3148 mips_reverse_fp_cond_p (enum rtx_code *code)
3149 {
3150   switch (*code)
3151     {
3152     case NE:
3153     case LTGT:
3154     case ORDERED:
3155       *code = reverse_condition_maybe_unordered (*code);
3156       return true;
3157
3158     default:
3159       return false;
3160     }
3161 }
3162
3163 /* Convert a comparison into something that can be used in a branch or
3164    conditional move.  cmp_operands[0] and cmp_operands[1] are the values
3165    being compared and *CODE is the code used to compare them.
3166
3167    Update *CODE, *OP0 and *OP1 so that they describe the final comparison.
3168    If NEED_EQ_NE_P, then only EQ/NE comparisons against zero are possible,
3169    otherwise any standard branch condition can be used.  The standard branch
3170    conditions are:
3171
3172       - EQ/NE between two registers.
3173       - any comparison between a register and zero.  */
3174
3175 static void
3176 mips_emit_compare (enum rtx_code *code, rtx *op0, rtx *op1, bool need_eq_ne_p)
3177 {
3178   if (GET_MODE_CLASS (GET_MODE (cmp_operands[0])) == MODE_INT)
3179     {
3180       if (!need_eq_ne_p && cmp_operands[1] == const0_rtx)
3181         {
3182           *op0 = cmp_operands[0];
3183           *op1 = cmp_operands[1];
3184         }
3185       else if (*code == EQ || *code == NE)
3186         {
3187           if (need_eq_ne_p)
3188             {
3189               *op0 = mips_zero_if_equal (cmp_operands[0], cmp_operands[1]);
3190               *op1 = const0_rtx;
3191             }
3192           else
3193             {
3194               *op0 = cmp_operands[0];
3195               *op1 = force_reg (GET_MODE (*op0), cmp_operands[1]);
3196             }
3197         }
3198       else
3199         {
3200           /* The comparison needs a separate scc instruction.  Store the
3201              result of the scc in *OP0 and compare it against zero.  */
3202           bool invert = false;
3203           *op0 = gen_reg_rtx (GET_MODE (cmp_operands[0]));
3204           *op1 = const0_rtx;
3205           mips_emit_int_relational (*code, &invert, *op0,
3206                                     cmp_operands[0], cmp_operands[1]);
3207           *code = (invert ? EQ : NE);
3208         }
3209     }
3210   else
3211     {
3212       enum rtx_code cmp_code;
3213
3214       /* Floating-point tests use a separate c.cond.fmt comparison to
3215          set a condition code register.  The branch or conditional move
3216          will then compare that register against zero.
3217
3218          Set CMP_CODE to the code of the comparison instruction and
3219          *CODE to the code that the branch or move should use.  */
3220       cmp_code = *code;
3221       *code = mips_reverse_fp_cond_p (&cmp_code) ? EQ : NE;
3222       *op0 = (ISA_HAS_8CC
3223               ? gen_reg_rtx (CCmode)
3224               : gen_rtx_REG (CCmode, FPSW_REGNUM));
3225       *op1 = const0_rtx;
3226       mips_emit_binary (cmp_code, *op0, cmp_operands[0], cmp_operands[1]);
3227     }
3228 }
3229 \f
3230 /* Try comparing cmp_operands[0] and cmp_operands[1] using rtl code CODE.
3231    Store the result in TARGET and return true if successful.
3232
3233    On 64-bit targets, TARGET may be wider than cmp_operands[0].  */
3234
3235 bool
3236 mips_emit_scc (enum rtx_code code, rtx target)
3237 {
3238   if (GET_MODE_CLASS (GET_MODE (cmp_operands[0])) != MODE_INT)
3239     return false;
3240
3241   target = gen_lowpart (GET_MODE (cmp_operands[0]), target);
3242   if (code == EQ || code == NE)
3243     {
3244       rtx zie = mips_zero_if_equal (cmp_operands[0], cmp_operands[1]);
3245       mips_emit_binary (code, target, zie, const0_rtx);
3246     }
3247   else
3248     mips_emit_int_relational (code, 0, target,
3249                               cmp_operands[0], cmp_operands[1]);
3250   return true;
3251 }
3252
3253 /* Emit the common code for doing conditional branches.
3254    operand[0] is the label to jump to.
3255    The comparison operands are saved away by cmp{si,di,sf,df}.  */
3256
3257 void
3258 gen_conditional_branch (rtx *operands, enum rtx_code code)
3259 {
3260   rtx op0, op1, condition;
3261
3262   mips_emit_compare (&code, &op0, &op1, TARGET_MIPS16);
3263   condition = gen_rtx_fmt_ee (code, VOIDmode, op0, op1);
3264   emit_jump_insn (gen_condjump (condition, operands[0]));
3265 }
3266
3267 /* Implement:
3268
3269    (set temp (COND:CCV2 CMP_OP0 CMP_OP1))
3270    (set DEST (unspec [TRUE_SRC FALSE_SRC temp] UNSPEC_MOVE_TF_PS))  */
3271
3272 void
3273 mips_expand_vcondv2sf (rtx dest, rtx true_src, rtx false_src,
3274                        enum rtx_code cond, rtx cmp_op0, rtx cmp_op1)
3275 {
3276   rtx cmp_result;
3277   bool reversed_p;
3278
3279   reversed_p = mips_reverse_fp_cond_p (&cond);
3280   cmp_result = gen_reg_rtx (CCV2mode);
3281   emit_insn (gen_scc_ps (cmp_result,
3282                          gen_rtx_fmt_ee (cond, VOIDmode, cmp_op0, cmp_op1)));
3283   if (reversed_p)
3284     emit_insn (gen_mips_cond_move_tf_ps (dest, false_src, true_src,
3285                                          cmp_result));
3286   else
3287     emit_insn (gen_mips_cond_move_tf_ps (dest, true_src, false_src,
3288                                          cmp_result));
3289 }
3290
3291 /* Emit the common code for conditional moves.  OPERANDS is the array
3292    of operands passed to the conditional move define_expand.  */
3293
3294 void
3295 gen_conditional_move (rtx *operands)
3296 {
3297   enum rtx_code code;
3298   rtx op0, op1;
3299
3300   code = GET_CODE (operands[1]);
3301   mips_emit_compare (&code, &op0, &op1, true);
3302   emit_insn (gen_rtx_SET (VOIDmode, operands[0],
3303                           gen_rtx_IF_THEN_ELSE (GET_MODE (operands[0]),
3304                                                 gen_rtx_fmt_ee (code,
3305                                                                 GET_MODE (op0),
3306                                                                 op0, op1),
3307                                                 operands[2], operands[3])));
3308 }
3309
3310 /* Emit a conditional trap.  OPERANDS is the array of operands passed to
3311    the conditional_trap expander.  */
3312
3313 void
3314 mips_gen_conditional_trap (rtx *operands)
3315 {
3316   rtx op0, op1;
3317   enum rtx_code cmp_code = GET_CODE (operands[0]);
3318   enum machine_mode mode = GET_MODE (cmp_operands[0]);
3319
3320   /* MIPS conditional trap machine instructions don't have GT or LE
3321      flavors, so we must invert the comparison and convert to LT and
3322      GE, respectively.  */
3323   switch (cmp_code)
3324     {
3325     case GT: cmp_code = LT; break;
3326     case LE: cmp_code = GE; break;
3327     case GTU: cmp_code = LTU; break;
3328     case LEU: cmp_code = GEU; break;
3329     default: break;
3330     }
3331   if (cmp_code == GET_CODE (operands[0]))
3332     {
3333       op0 = cmp_operands[0];
3334       op1 = cmp_operands[1];
3335     }
3336   else
3337     {
3338       op0 = cmp_operands[1];
3339       op1 = cmp_operands[0];
3340     }
3341   op0 = force_reg (mode, op0);
3342   if (!arith_operand (op1, mode))
3343     op1 = force_reg (mode, op1);
3344
3345   emit_insn (gen_rtx_TRAP_IF (VOIDmode,
3346                               gen_rtx_fmt_ee (cmp_code, mode, op0, op1),
3347                               operands[1]));
3348 }
3349 \f
3350 /* Load function address ADDR into register DEST.  SIBCALL_P is true
3351    if the address is needed for a sibling call.  */
3352
3353 static void
3354 mips_load_call_address (rtx dest, rtx addr, int sibcall_p)
3355 {
3356   /* If we're generating PIC, and this call is to a global function,
3357      try to allow its address to be resolved lazily.  This isn't
3358      possible for NewABI sibcalls since the value of $gp on entry
3359      to the stub would be our caller's gp, not ours.  */
3360   if (TARGET_EXPLICIT_RELOCS
3361       && !(sibcall_p && TARGET_NEWABI)
3362       && global_got_operand (addr, VOIDmode))
3363     {
3364       rtx high, lo_sum_symbol;
3365
3366       high = mips_unspec_offset_high (dest, pic_offset_table_rtx,
3367                                       addr, SYMBOL_GOTOFF_CALL);
3368       lo_sum_symbol = mips_unspec_address (addr, SYMBOL_GOTOFF_CALL);
3369       if (Pmode == SImode)
3370         emit_insn (gen_load_callsi (dest, high, lo_sum_symbol));
3371       else
3372         emit_insn (gen_load_calldi (dest, high, lo_sum_symbol));
3373     }
3374   else
3375     emit_move_insn (dest, addr);
3376 }
3377
3378
3379 /* Expand a call or call_value instruction.  RESULT is where the
3380    result will go (null for calls), ADDR is the address of the
3381    function, ARGS_SIZE is the size of the arguments and AUX is
3382    the value passed to us by mips_function_arg.  SIBCALL_P is true
3383    if we are expanding a sibling call, false if we're expanding
3384    a normal call.  */
3385
3386 void
3387 mips_expand_call (rtx result, rtx addr, rtx args_size, rtx aux, int sibcall_p)
3388 {
3389   rtx orig_addr, pattern, insn;
3390
3391   orig_addr = addr;
3392   if (!call_insn_operand (addr, VOIDmode))
3393     {
3394       addr = gen_reg_rtx (Pmode);
3395       mips_load_call_address (addr, orig_addr, sibcall_p);
3396     }
3397
3398   if (TARGET_MIPS16
3399       && mips16_hard_float
3400       && build_mips16_call_stub (result, addr, args_size,
3401                                  aux == 0 ? 0 : (int) GET_MODE (aux)))
3402     return;
3403
3404   if (result == 0)
3405     pattern = (sibcall_p
3406                ? gen_sibcall_internal (addr, args_size)
3407                : gen_call_internal (addr, args_size));
3408   else if (GET_CODE (result) == PARALLEL && XVECLEN (result, 0) == 2)
3409     {
3410       rtx reg1, reg2;
3411
3412       reg1 = XEXP (XVECEXP (result, 0, 0), 0);
3413       reg2 = XEXP (XVECEXP (result, 0, 1), 0);
3414       pattern =
3415         (sibcall_p
3416          ? gen_sibcall_value_multiple_internal (reg1, addr, args_size, reg2)
3417          : gen_call_value_multiple_internal (reg1, addr, args_size, reg2));
3418     }
3419   else
3420     pattern = (sibcall_p
3421                ? gen_sibcall_value_internal (result, addr, args_size)
3422                : gen_call_value_internal (result, addr, args_size));
3423
3424   insn = emit_call_insn (pattern);
3425
3426   /* Lazy-binding stubs require $gp to be valid on entry.  */
3427   if (global_got_operand (orig_addr, VOIDmode))
3428     use_reg (&CALL_INSN_FUNCTION_USAGE (insn), pic_offset_table_rtx);
3429 }
3430
3431
3432 /* We can handle any sibcall when TARGET_SIBCALLS is true.  */
3433
3434 static bool
3435 mips_function_ok_for_sibcall (tree decl ATTRIBUTE_UNUSED,
3436                               tree exp ATTRIBUTE_UNUSED)
3437 {
3438   return TARGET_SIBCALLS;
3439 }
3440 \f
3441 /* Emit code to move general operand SRC into condition-code
3442    register DEST.  SCRATCH is a scratch TFmode float register.
3443    The sequence is:
3444
3445         FP1 = SRC
3446         FP2 = 0.0f
3447         DEST = FP2 < FP1
3448
3449    where FP1 and FP2 are single-precision float registers
3450    taken from SCRATCH.  */
3451
3452 void
3453 mips_emit_fcc_reload (rtx dest, rtx src, rtx scratch)
3454 {
3455   rtx fp1, fp2;
3456
3457   /* Change the source to SFmode.  */
3458   if (MEM_P (src))
3459     src = adjust_address (src, SFmode, 0);
3460   else if (REG_P (src) || GET_CODE (src) == SUBREG)
3461     src = gen_rtx_REG (SFmode, true_regnum (src));
3462
3463   fp1 = gen_rtx_REG (SFmode, REGNO (scratch));
3464   fp2 = gen_rtx_REG (SFmode, REGNO (scratch) + FP_INC);
3465
3466   emit_move_insn (copy_rtx (fp1), src);
3467   emit_move_insn (copy_rtx (fp2), CONST0_RTX (SFmode));
3468   emit_insn (gen_slt_sf (dest, fp2, fp1));
3469 }
3470 \f
3471 /* Emit code to change the current function's return address to
3472    ADDRESS.  SCRATCH is available as a scratch register, if needed.
3473    ADDRESS and SCRATCH are both word-mode GPRs.  */
3474
3475 void
3476 mips_set_return_address (rtx address, rtx scratch)
3477 {
3478   rtx slot_address;
3479
3480   compute_frame_size (get_frame_size ());
3481   gcc_assert ((cfun->machine->frame.mask >> 31) & 1);
3482   slot_address = mips_add_offset (scratch, stack_pointer_rtx,
3483                                   cfun->machine->frame.gp_sp_offset);
3484
3485   emit_move_insn (gen_rtx_MEM (GET_MODE (address), slot_address), address);
3486 }
3487 \f
3488 /* Emit straight-line code to move LENGTH bytes from SRC to DEST.
3489    Assume that the areas do not overlap.  */
3490
3491 static void
3492 mips_block_move_straight (rtx dest, rtx src, HOST_WIDE_INT length)
3493 {
3494   HOST_WIDE_INT offset, delta;
3495   unsigned HOST_WIDE_INT bits;
3496   int i;
3497   enum machine_mode mode;
3498   rtx *regs;
3499
3500   /* Work out how many bits to move at a time.  If both operands have
3501      half-word alignment, it is usually better to move in half words.
3502      For instance, lh/lh/sh/sh is usually better than lwl/lwr/swl/swr
3503      and lw/lw/sw/sw is usually better than ldl/ldr/sdl/sdr.
3504      Otherwise move word-sized chunks.  */
3505   if (MEM_ALIGN (src) == BITS_PER_WORD / 2
3506       && MEM_ALIGN (dest) == BITS_PER_WORD / 2)
3507     bits = BITS_PER_WORD / 2;
3508   else
3509     bits = BITS_PER_WORD;
3510
3511   mode = mode_for_size (bits, MODE_INT, 0);
3512   delta = bits / BITS_PER_UNIT;
3513
3514   /* Allocate a buffer for the temporary registers.  */
3515   regs = alloca (sizeof (rtx) * length / delta);
3516
3517   /* Load as many BITS-sized chunks as possible.  Use a normal load if
3518      the source has enough alignment, otherwise use left/right pairs.  */
3519   for (offset = 0, i = 0; offset + delta <= length; offset += delta, i++)
3520     {
3521       regs[i] = gen_reg_rtx (mode);
3522       if (MEM_ALIGN (src) >= bits)
3523         emit_move_insn (regs[i], adjust_address (src, mode, offset));
3524       else
3525         {
3526           rtx part = adjust_address (src, BLKmode, offset);
3527           if (!mips_expand_unaligned_load (regs[i], part, bits, 0))
3528             gcc_unreachable ();
3529         }
3530     }
3531
3532   /* Copy the chunks to the destination.  */
3533   for (offset = 0, i = 0; offset + delta <= length; offset += delta, i++)
3534     if (MEM_ALIGN (dest) >= bits)
3535       emit_move_insn (adjust_address (dest, mode, offset), regs[i]);
3536     else
3537       {
3538         rtx part = adjust_address (dest, BLKmode, offset);
3539         if (!mips_expand_unaligned_store (part, regs[i], bits, 0))
3540           gcc_unreachable ();
3541       }
3542
3543   /* Mop up any left-over bytes.  */
3544   if (offset < length)
3545     {
3546       src = adjust_address (src, BLKmode, offset);
3547       dest = adjust_address (dest, BLKmode, offset);
3548       move_by_pieces (dest, src, length - offset,
3549                       MIN (MEM_ALIGN (src), MEM_ALIGN (dest)), 0);
3550     }
3551 }
3552 \f
3553 #define MAX_MOVE_REGS 4
3554 #define MAX_MOVE_BYTES (MAX_MOVE_REGS * UNITS_PER_WORD)
3555
3556
3557 /* Helper function for doing a loop-based block operation on memory
3558    reference MEM.  Each iteration of the loop will operate on LENGTH
3559    bytes of MEM.
3560
3561    Create a new base register for use within the loop and point it to
3562    the start of MEM.  Create a new memory reference that uses this
3563    register.  Store them in *LOOP_REG and *LOOP_MEM respectively.  */
3564
3565 static void
3566 mips_adjust_block_mem (rtx mem, HOST_WIDE_INT length,
3567                        rtx *loop_reg, rtx *loop_mem)
3568 {
3569   *loop_reg = copy_addr_to_reg (XEXP (mem, 0));
3570
3571   /* Although the new mem does not refer to a known location,
3572      it does keep up to LENGTH bytes of alignment.  */
3573   *loop_mem = change_address (mem, BLKmode, *loop_reg);
3574   set_mem_align (*loop_mem, MIN (MEM_ALIGN (mem), length * BITS_PER_UNIT));
3575 }
3576
3577
3578 /* Move LENGTH bytes from SRC to DEST using a loop that moves MAX_MOVE_BYTES
3579    per iteration.  LENGTH must be at least MAX_MOVE_BYTES.  Assume that the
3580    memory regions do not overlap.  */
3581
3582 static void
3583 mips_block_move_loop (rtx dest, rtx src, HOST_WIDE_INT length)
3584 {
3585   rtx label, src_reg, dest_reg, final_src;
3586   HOST_WIDE_INT leftover;
3587
3588   leftover = length % MAX_MOVE_BYTES;
3589   length -= leftover;
3590
3591   /* Create registers and memory references for use within the loop.  */
3592   mips_adjust_block_mem (src, MAX_MOVE_BYTES, &src_reg, &src);
3593   mips_adjust_block_mem (dest, MAX_MOVE_BYTES, &dest_reg, &dest);
3594
3595   /* Calculate the value that SRC_REG should have after the last iteration
3596      of the loop.  */
3597   final_src = expand_simple_binop (Pmode, PLUS, src_reg, GEN_INT (length),
3598                                    0, 0, OPTAB_WIDEN);
3599
3600   /* Emit the start of the loop.  */
3601   label = gen_label_rtx ();
3602   emit_label (label);
3603
3604   /* Emit the loop body.  */
3605   mips_block_move_straight (dest, src, MAX_MOVE_BYTES);
3606
3607   /* Move on to the next block.  */
3608   emit_move_insn (src_reg, plus_constant (src_reg, MAX_MOVE_BYTES));
3609   emit_move_insn (dest_reg, plus_constant (dest_reg, MAX_MOVE_BYTES));
3610
3611   /* Emit the loop condition.  */
3612   if (Pmode == DImode)
3613     emit_insn (gen_cmpdi (src_reg, final_src));
3614   else
3615     emit_insn (gen_cmpsi (src_reg, final_src));
3616   emit_jump_insn (gen_bne (label));
3617
3618   /* Mop up any left-over bytes.  */
3619   if (leftover)
3620     mips_block_move_straight (dest, src, leftover);
3621 }
3622 \f
3623 /* Expand a movmemsi instruction.  */
3624
3625 bool
3626 mips_expand_block_move (rtx dest, rtx src, rtx length)
3627 {
3628   if (GET_CODE (length) == CONST_INT)
3629     {
3630       if (INTVAL (length) <= 2 * MAX_MOVE_BYTES)
3631         {
3632           mips_block_move_straight (dest, src, INTVAL (length));
3633           return true;
3634         }
3635       else if (optimize)
3636         {
3637           mips_block_move_loop (dest, src, INTVAL (length));
3638           return true;
3639         }
3640     }
3641   return false;
3642 }
3643 \f
3644 /* Argument support functions.  */
3645
3646 /* Initialize CUMULATIVE_ARGS for a function.  */
3647
3648 void
3649 init_cumulative_args (CUMULATIVE_ARGS *cum, tree fntype,
3650                       rtx libname ATTRIBUTE_UNUSED)
3651 {
3652   static CUMULATIVE_ARGS zero_cum;
3653   tree param, next_param;
3654
3655   *cum = zero_cum;
3656   cum->prototype = (fntype && TYPE_ARG_TYPES (fntype));
3657
3658   /* Determine if this function has variable arguments.  This is
3659      indicated by the last argument being 'void_type_mode' if there
3660      are no variable arguments.  The standard MIPS calling sequence
3661      passes all arguments in the general purpose registers in this case.  */
3662
3663   for (param = fntype ? TYPE_ARG_TYPES (fntype) : 0;
3664        param != 0; param = next_param)
3665     {
3666       next_param = TREE_CHAIN (param);
3667       if (next_param == 0 && TREE_VALUE (param) != void_type_node)
3668         cum->gp_reg_found = 1;
3669     }
3670 }
3671
3672
3673 /* Fill INFO with information about a single argument.  CUM is the
3674    cumulative state for earlier arguments.  MODE is the mode of this
3675    argument and TYPE is its type (if known).  NAMED is true if this
3676    is a named (fixed) argument rather than a variable one.  */
3677
3678 static void
3679 mips_arg_info (const CUMULATIVE_ARGS *cum, enum machine_mode mode,
3680                tree type, int named, struct mips_arg_info *info)
3681 {
3682   bool doubleword_aligned_p;
3683   unsigned int num_bytes, num_words, max_regs;
3684
3685   /* Work out the size of the argument.  */
3686   num_bytes = type ? int_size_in_bytes (type) : GET_MODE_SIZE (mode);
3687   num_words = (num_bytes + UNITS_PER_WORD - 1) / UNITS_PER_WORD;
3688
3689   /* Decide whether it should go in a floating-point register, assuming
3690      one is free.  Later code checks for availability.
3691
3692      The checks against UNITS_PER_FPVALUE handle the soft-float and
3693      single-float cases.  */
3694   switch (mips_abi)
3695     {
3696     case ABI_EABI:
3697       /* The EABI conventions have traditionally been defined in terms
3698          of TYPE_MODE, regardless of the actual type.  */
3699       info->fpr_p = ((GET_MODE_CLASS (mode) == MODE_FLOAT
3700                       || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
3701                      && GET_MODE_SIZE (mode) <= UNITS_PER_FPVALUE);
3702       break;
3703
3704     case ABI_32:
3705     case ABI_O64:
3706       /* Only leading floating-point scalars are passed in
3707          floating-point registers.  We also handle vector floats the same
3708          say, which is OK because they are not covered by the standard ABI.  */
3709       info->fpr_p = (!cum->gp_reg_found
3710                      && cum->arg_number < 2
3711                      && (type == 0 || SCALAR_FLOAT_TYPE_P (type)
3712                          || VECTOR_FLOAT_TYPE_P (type))
3713                      && (GET_MODE_CLASS (mode) == MODE_FLOAT
3714                          || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
3715                      && GET_MODE_SIZE (mode) <= UNITS_PER_FPVALUE);
3716       break;
3717
3718     case ABI_N32:
3719     case ABI_64:
3720       /* Scalar and complex floating-point types are passed in
3721          floating-point registers.  */
3722       info->fpr_p = (named
3723                      && (type == 0 || FLOAT_TYPE_P (type))
3724                      && (GET_MODE_CLASS (mode) == MODE_FLOAT
3725                          || GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT
3726                          || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
3727                      && GET_MODE_UNIT_SIZE (mode) <= UNITS_PER_FPVALUE);
3728
3729       /* ??? According to the ABI documentation, the real and imaginary
3730          parts of complex floats should be passed in individual registers.
3731          The real and imaginary parts of stack arguments are supposed
3732          to be contiguous and there should be an extra word of padding
3733          at the end.
3734
3735          This has two problems.  First, it makes it impossible to use a
3736          single "void *" va_list type, since register and stack arguments
3737          are passed differently.  (At the time of writing, MIPSpro cannot
3738          handle complex float varargs correctly.)  Second, it's unclear
3739          what should happen when there is only one register free.
3740
3741          For now, we assume that named complex floats should go into FPRs
3742          if there are two FPRs free, otherwise they should be passed in the
3743          same way as a struct containing two floats.  */
3744       if (info->fpr_p
3745           && GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT
3746           && GET_MODE_UNIT_SIZE (mode) < UNITS_PER_FPVALUE)
3747         {
3748           if (cum->num_gprs >= MAX_ARGS_IN_REGISTERS - 1)
3749             info->fpr_p = false;
3750           else
3751             num_words = 2;
3752         }
3753       break;
3754
3755     default:
3756       gcc_unreachable ();
3757     }
3758
3759   /* See whether the argument has doubleword alignment.  */
3760   doubleword_aligned_p = FUNCTION_ARG_BOUNDARY (mode, type) > BITS_PER_WORD;
3761
3762   /* Set REG_OFFSET to the register count we're interested in.
3763      The EABI allocates the floating-point registers separately,
3764      but the other ABIs allocate them like integer registers.  */
3765   info->reg_offset = (mips_abi == ABI_EABI && info->fpr_p
3766                       ? cum->num_fprs
3767                       : cum->num_gprs);
3768
3769   /* Advance to an even register if the argument is doubleword-aligned.  */
3770   if (doubleword_aligned_p)
3771     info->reg_offset += info->reg_offset & 1;
3772
3773   /* Work out the offset of a stack argument.  */
3774   info->stack_offset = cum->stack_words;
3775   if (doubleword_aligned_p)
3776     info->stack_offset += info->stack_offset & 1;
3777
3778   max_regs = MAX_ARGS_IN_REGISTERS - info->reg_offset;
3779
3780   /* Partition the argument between registers and stack.  */
3781   info->reg_words = MIN (num_words, max_regs);
3782   info->stack_words = num_words - info->reg_words;
3783 }
3784
3785
3786 /* Implement FUNCTION_ARG_ADVANCE.  */
3787
3788 void
3789 function_arg_advance (CUMULATIVE_ARGS *cum, enum machine_mode mode,
3790                       tree type, int named)
3791 {
3792   struct mips_arg_info info;
3793
3794   mips_arg_info (cum, mode, type, named, &info);
3795
3796   if (!info.fpr_p)
3797     cum->gp_reg_found = true;
3798
3799   /* See the comment above the cumulative args structure in mips.h
3800      for an explanation of what this code does.  It assumes the O32
3801      ABI, which passes at most 2 arguments in float registers.  */
3802   if (cum->arg_number < 2 && info.fpr_p)
3803     cum->fp_code += (mode == SFmode ? 1 : 2) << ((cum->arg_number - 1) * 2);
3804
3805   if (mips_abi != ABI_EABI || !info.fpr_p)
3806     cum->num_gprs = info.reg_offset + info.reg_words;
3807   else if (info.reg_words > 0)
3808     cum->num_fprs += FP_INC;
3809
3810   if (info.stack_words > 0)
3811     cum->stack_words = info.stack_offset + info.stack_words;
3812
3813   cum->arg_number++;
3814 }
3815
3816 /* Implement FUNCTION_ARG.  */
3817
3818 struct rtx_def *
3819 function_arg (const CUMULATIVE_ARGS *cum, enum machine_mode mode,
3820               tree type, int named)
3821 {
3822   struct mips_arg_info info;
3823
3824   /* We will be called with a mode of VOIDmode after the last argument
3825      has been seen.  Whatever we return will be passed to the call
3826      insn.  If we need a mips16 fp_code, return a REG with the code
3827      stored as the mode.  */
3828   if (mode == VOIDmode)
3829     {
3830       if (TARGET_MIPS16 && cum->fp_code != 0)
3831         return gen_rtx_REG ((enum machine_mode) cum->fp_code, 0);
3832
3833       else
3834         return 0;
3835     }
3836
3837   mips_arg_info (cum, mode, type, named, &info);
3838
3839   /* Return straight away if the whole argument is passed on the stack.  */
3840   if (info.reg_offset == MAX_ARGS_IN_REGISTERS)
3841     return 0;
3842
3843   if (type != 0
3844       && TREE_CODE (type) == RECORD_TYPE
3845       && TARGET_NEWABI
3846       && TYPE_SIZE_UNIT (type)
3847       && host_integerp (TYPE_SIZE_UNIT (type), 1)
3848       && named)
3849     {
3850       /* The Irix 6 n32/n64 ABIs say that if any 64 bit chunk of the
3851          structure contains a double in its entirety, then that 64 bit
3852          chunk is passed in a floating point register.  */
3853       tree field;
3854
3855       /* First check to see if there is any such field.  */
3856       for (field = TYPE_FIELDS (type); field; field = TREE_CHAIN (field))
3857         if (TREE_CODE (field) == FIELD_DECL
3858             && TREE_CODE (TREE_TYPE (field)) == REAL_TYPE
3859             && TYPE_PRECISION (TREE_TYPE (field)) == BITS_PER_WORD
3860             && host_integerp (bit_position (field), 0)
3861             && int_bit_position (field) % BITS_PER_WORD == 0)
3862           break;
3863
3864       if (field != 0)
3865         {
3866           /* Now handle the special case by returning a PARALLEL
3867              indicating where each 64 bit chunk goes.  INFO.REG_WORDS
3868              chunks are passed in registers.  */
3869           unsigned int i;
3870           HOST_WIDE_INT bitpos;
3871           rtx ret;
3872
3873           /* assign_parms checks the mode of ENTRY_PARM, so we must
3874              use the actual mode here.  */
3875           ret = gen_rtx_PARALLEL (mode, rtvec_alloc (info.reg_words));
3876
3877           bitpos = 0;
3878           field = TYPE_FIELDS (type);
3879           for (i = 0; i < info.reg_words; i++)
3880             {
3881               rtx reg;
3882
3883               for (; field; field = TREE_CHAIN (field))
3884                 if (TREE_CODE (field) == FIELD_DECL
3885                     && int_bit_position (field) >= bitpos)
3886                   break;
3887
3888               if (field
3889                   && int_bit_position (field) == bitpos
3890                   && TREE_CODE (TREE_TYPE (field)) == REAL_TYPE
3891                   && !TARGET_SOFT_FLOAT
3892                   && TYPE_PRECISION (TREE_TYPE (field)) == BITS_PER_WORD)
3893                 reg = gen_rtx_REG (DFmode, FP_ARG_FIRST + info.reg_offset + i);
3894               else
3895                 reg = gen_rtx_REG (DImode, GP_ARG_FIRST + info.reg_offset + i);
3896
3897               XVECEXP (ret, 0, i)
3898                 = gen_rtx_EXPR_LIST (VOIDmode, reg,
3899                                      GEN_INT (bitpos / BITS_PER_UNIT));
3900
3901               bitpos += BITS_PER_WORD;
3902             }
3903           return ret;
3904         }
3905     }
3906
3907   /* Handle the n32/n64 conventions for passing complex floating-point
3908      arguments in FPR pairs.  The real part goes in the lower register
3909      and the imaginary part goes in the upper register.  */
3910   if (TARGET_NEWABI
3911       && info.fpr_p
3912       && GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT)
3913     {
3914       rtx real, imag;
3915       enum machine_mode inner;
3916       int reg;
3917
3918       inner = GET_MODE_INNER (mode);
3919       reg = FP_ARG_FIRST + info.reg_offset;
3920       if (info.reg_words * UNITS_PER_WORD == GET_MODE_SIZE (inner))
3921         {
3922           /* Real part in registers, imaginary part on stack.  */
3923           gcc_assert (info.stack_words == info.reg_words);
3924           return gen_rtx_REG (inner, reg);
3925         }
3926       else
3927         {
3928           gcc_assert (info.stack_words == 0);
3929           real = gen_rtx_EXPR_LIST (VOIDmode,
3930                                     gen_rtx_REG (inner, reg),
3931                                     const0_rtx);
3932           imag = gen_rtx_EXPR_LIST (VOIDmode,
3933                                     gen_rtx_REG (inner,
3934                                                  reg + info.reg_words / 2),
3935                                     GEN_INT (GET_MODE_SIZE (inner)));
3936           return gen_rtx_PARALLEL (mode, gen_rtvec (2, real, imag));
3937         }
3938     }
3939
3940   if (!info.fpr_p)
3941     return gen_rtx_REG (mode, GP_ARG_FIRST + info.reg_offset);
3942   else if (info.reg_offset == 1)
3943     /* This code handles the special o32 case in which the second word
3944        of the argument structure is passed in floating-point registers.  */
3945     return gen_rtx_REG (mode, FP_ARG_FIRST + FP_INC);
3946   else
3947     return gen_rtx_REG (mode, FP_ARG_FIRST + info.reg_offset);
3948 }
3949
3950
3951 /* Implement TARGET_ARG_PARTIAL_BYTES.  */
3952
3953 static int
3954 mips_arg_partial_bytes (CUMULATIVE_ARGS *cum,
3955                         enum machine_mode mode, tree type, bool named)
3956 {
3957   struct mips_arg_info info;
3958
3959   mips_arg_info (cum, mode, type, named, &info);
3960   return info.stack_words > 0 ? info.reg_words * UNITS_PER_WORD : 0;
3961 }
3962
3963
3964 /* Implement FUNCTION_ARG_BOUNDARY.  Every parameter gets at least
3965    PARM_BOUNDARY bits of alignment, but will be given anything up
3966    to STACK_BOUNDARY bits if the type requires it.  */
3967
3968 int
3969 function_arg_boundary (enum machine_mode mode, tree type)
3970 {
3971   unsigned int alignment;
3972
3973   alignment = type ? TYPE_ALIGN (type) : GET_MODE_ALIGNMENT (mode);
3974   if (alignment < PARM_BOUNDARY)
3975     alignment = PARM_BOUNDARY;
3976   if (alignment > STACK_BOUNDARY)
3977     alignment = STACK_BOUNDARY;
3978   return alignment;
3979 }
3980
3981 /* Return true if FUNCTION_ARG_PADDING (MODE, TYPE) should return
3982    upward rather than downward.  In other words, return true if the
3983    first byte of the stack slot has useful data, false if the last
3984    byte does.  */
3985
3986 bool
3987 mips_pad_arg_upward (enum machine_mode mode, tree type)
3988 {
3989   /* On little-endian targets, the first byte of every stack argument
3990      is passed in the first byte of the stack slot.  */
3991   if (!BYTES_BIG_ENDIAN)
3992     return true;
3993
3994   /* Otherwise, integral types are padded downward: the last byte of a
3995      stack argument is passed in the last byte of the stack slot.  */
3996   if (type != 0
3997       ? INTEGRAL_TYPE_P (type) || POINTER_TYPE_P (type)
3998       : GET_MODE_CLASS (mode) == MODE_INT)
3999     return false;
4000
4001   /* Big-endian o64 pads floating-point arguments downward.  */
4002   if (mips_abi == ABI_O64)
4003     if (type != 0 ? FLOAT_TYPE_P (type) : GET_MODE_CLASS (mode) == MODE_FLOAT)
4004       return false;
4005
4006   /* Other types are padded upward for o32, o64, n32 and n64.  */
4007   if (mips_abi != ABI_EABI)
4008     return true;
4009
4010   /* Arguments smaller than a stack slot are padded downward.  */
4011   if (mode != BLKmode)
4012     return (GET_MODE_BITSIZE (mode) >= PARM_BOUNDARY);
4013   else
4014     return (int_size_in_bytes (type) >= (PARM_BOUNDARY / BITS_PER_UNIT));
4015 }
4016
4017
4018 /* Likewise BLOCK_REG_PADDING (MODE, TYPE, ...).  Return !BYTES_BIG_ENDIAN
4019    if the least significant byte of the register has useful data.  Return
4020    the opposite if the most significant byte does.  */
4021
4022 bool
4023 mips_pad_reg_upward (enum machine_mode mode, tree type)
4024 {
4025   /* No shifting is required for floating-point arguments.  */
4026   if (type != 0 ? FLOAT_TYPE_P (type) : GET_MODE_CLASS (mode) == MODE_FLOAT)
4027     return !BYTES_BIG_ENDIAN;
4028
4029   /* Otherwise, apply the same padding to register arguments as we do
4030      to stack arguments.  */
4031   return mips_pad_arg_upward (mode, type);
4032 }
4033 \f
4034 static void
4035 mips_setup_incoming_varargs (CUMULATIVE_ARGS *cum, enum machine_mode mode,
4036                              tree type, int *pretend_size ATTRIBUTE_UNUSED,
4037                              int no_rtl)
4038 {
4039   CUMULATIVE_ARGS local_cum;
4040   int gp_saved, fp_saved;
4041
4042   /* The caller has advanced CUM up to, but not beyond, the last named
4043      argument.  Advance a local copy of CUM past the last "real" named
4044      argument, to find out how many registers are left over.  */
4045
4046   local_cum = *cum;
4047   FUNCTION_ARG_ADVANCE (local_cum, mode, type, 1);
4048
4049   /* Found out how many registers we need to save.  */
4050   gp_saved = MAX_ARGS_IN_REGISTERS - local_cum.num_gprs;
4051   fp_saved = (EABI_FLOAT_VARARGS_P
4052               ? MAX_ARGS_IN_REGISTERS - local_cum.num_fprs
4053               : 0);
4054
4055   if (!no_rtl)
4056     {
4057       if (gp_saved > 0)
4058         {
4059           rtx ptr, mem;
4060
4061           ptr = plus_constant (virtual_incoming_args_rtx,
4062                                REG_PARM_STACK_SPACE (cfun->decl)
4063                                - gp_saved * UNITS_PER_WORD);
4064           mem = gen_rtx_MEM (BLKmode, ptr);
4065           set_mem_alias_set (mem, get_varargs_alias_set ());
4066
4067           move_block_from_reg (local_cum.num_gprs + GP_ARG_FIRST,
4068                                mem, gp_saved);
4069         }
4070       if (fp_saved > 0)
4071         {
4072           /* We can't use move_block_from_reg, because it will use
4073              the wrong mode.  */
4074           enum machine_mode mode;
4075           int off, i;
4076
4077           /* Set OFF to the offset from virtual_incoming_args_rtx of
4078              the first float register.  The FP save area lies below
4079              the integer one, and is aligned to UNITS_PER_FPVALUE bytes.  */
4080           off = -gp_saved * UNITS_PER_WORD;
4081           off &= ~(UNITS_PER_FPVALUE - 1);
4082           off -= fp_saved * UNITS_PER_FPREG;
4083
4084           mode = TARGET_SINGLE_FLOAT ? SFmode : DFmode;
4085
4086           for (i = local_cum.num_fprs; i < MAX_ARGS_IN_REGISTERS; i += FP_INC)
4087             {
4088               rtx ptr, mem;
4089
4090               ptr = plus_constant (virtual_incoming_args_rtx, off);
4091               mem = gen_rtx_MEM (mode, ptr);
4092               set_mem_alias_set (mem, get_varargs_alias_set ());
4093               emit_move_insn (mem, gen_rtx_REG (mode, FP_ARG_FIRST + i));
4094               off += UNITS_PER_HWFPVALUE;
4095             }
4096         }
4097     }
4098   if (REG_PARM_STACK_SPACE (cfun->decl) == 0)
4099     cfun->machine->varargs_size = (gp_saved * UNITS_PER_WORD
4100                                    + fp_saved * UNITS_PER_FPREG);
4101 }
4102
4103 /* Create the va_list data type.
4104    We keep 3 pointers, and two offsets.
4105    Two pointers are to the overflow area, which starts at the CFA.
4106      One of these is constant, for addressing into the GPR save area below it.
4107      The other is advanced up the stack through the overflow region.
4108    The third pointer is to the GPR save area.  Since the FPR save area
4109      is just below it, we can address FPR slots off this pointer.
4110    We also keep two one-byte offsets, which are to be subtracted from the
4111      constant pointers to yield addresses in the GPR and FPR save areas.
4112      These are downcounted as float or non-float arguments are used,
4113      and when they get to zero, the argument must be obtained from the
4114      overflow region.
4115    If !EABI_FLOAT_VARARGS_P, then no FPR save area exists, and a single
4116      pointer is enough.  It's started at the GPR save area, and is
4117      advanced, period.
4118    Note that the GPR save area is not constant size, due to optimization
4119      in the prologue.  Hence, we can't use a design with two pointers
4120      and two offsets, although we could have designed this with two pointers
4121      and three offsets.  */
4122
4123 static tree
4124 mips_build_builtin_va_list (void)
4125 {
4126   if (EABI_FLOAT_VARARGS_P)
4127     {
4128       tree f_ovfl, f_gtop, f_ftop, f_goff, f_foff, f_res, record;
4129       tree array, index;
4130
4131       record = (*lang_hooks.types.make_type) (RECORD_TYPE);
4132
4133       f_ovfl = build_decl (FIELD_DECL, get_identifier ("__overflow_argptr"),
4134                           ptr_type_node);
4135       f_gtop = build_decl (FIELD_DECL, get_identifier ("__gpr_top"),
4136                           ptr_type_node);
4137       f_ftop = build_decl (FIELD_DECL, get_identifier ("__fpr_top"),
4138                           ptr_type_node);
4139       f_goff = build_decl (FIELD_DECL, get_identifier ("__gpr_offset"),
4140                           unsigned_char_type_node);
4141       f_foff = build_decl (FIELD_DECL, get_identifier ("__fpr_offset"),
4142                           unsigned_char_type_node);
4143       /* Explicitly pad to the size of a pointer, so that -Wpadded won't
4144          warn on every user file.  */
4145       index = build_int_cst (NULL_TREE, GET_MODE_SIZE (ptr_mode) - 2 - 1);
4146       array = build_array_type (unsigned_char_type_node,
4147                                 build_index_type (index));
4148       f_res = build_decl (FIELD_DECL, get_identifier ("__reserved"), array);
4149
4150       DECL_FIELD_CONTEXT (f_ovfl) = record;
4151       DECL_FIELD_CONTEXT (f_gtop) = record;
4152       DECL_FIELD_CONTEXT (f_ftop) = record;
4153       DECL_FIELD_CONTEXT (f_goff) = record;
4154       DECL_FIELD_CONTEXT (f_foff) = record;
4155       DECL_FIELD_CONTEXT (f_res) = record;
4156
4157       TYPE_FIELDS (record) = f_ovfl;
4158       TREE_CHAIN (f_ovfl) = f_gtop;
4159       TREE_CHAIN (f_gtop) = f_ftop;
4160       TREE_CHAIN (f_ftop) = f_goff;
4161       TREE_CHAIN (f_goff) = f_foff;
4162       TREE_CHAIN (f_foff) = f_res;
4163
4164       layout_type (record);
4165       return record;
4166     }
4167   else if (TARGET_IRIX && TARGET_IRIX6)
4168     /* On IRIX 6, this type is 'char *'.  */
4169     return build_pointer_type (char_type_node);
4170   else
4171     /* Otherwise, we use 'void *'.  */
4172     return ptr_type_node;
4173 }
4174
4175 /* Implement va_start.  */
4176
4177 void
4178 mips_va_start (tree valist, rtx nextarg)
4179 {
4180   if (EABI_FLOAT_VARARGS_P)
4181     {
4182       const CUMULATIVE_ARGS *cum;
4183       tree f_ovfl, f_gtop, f_ftop, f_goff, f_foff;
4184       tree ovfl, gtop, ftop, goff, foff;
4185       tree t;
4186       int gpr_save_area_size;
4187       int fpr_save_area_size;
4188       int fpr_offset;
4189
4190       cum = &current_function_args_info;
4191       gpr_save_area_size
4192         = (MAX_ARGS_IN_REGISTERS - cum->num_gprs) * UNITS_PER_WORD;
4193       fpr_save_area_size
4194         = (MAX_ARGS_IN_REGISTERS - cum->num_fprs) * UNITS_PER_FPREG;
4195
4196       f_ovfl = TYPE_FIELDS (va_list_type_node);
4197       f_gtop = TREE_CHAIN (f_ovfl);
4198       f_ftop = TREE_CHAIN (f_gtop);
4199       f_goff = TREE_CHAIN (f_ftop);
4200       f_foff = TREE_CHAIN (f_goff);
4201
4202       ovfl = build3 (COMPONENT_REF, TREE_TYPE (f_ovfl), valist, f_ovfl,
4203                      NULL_TREE);
4204       gtop = build3 (COMPONENT_REF, TREE_TYPE (f_gtop), valist, f_gtop,
4205                      NULL_TREE);
4206       ftop = build3 (COMPONENT_REF, TREE_TYPE (f_ftop), valist, f_ftop,
4207                      NULL_TREE);
4208       goff = build3 (COMPONENT_REF, TREE_TYPE (f_goff), valist, f_goff,
4209                      NULL_TREE);
4210       foff = build3 (COMPONENT_REF, TREE_TYPE (f_foff), valist, f_foff,
4211                      NULL_TREE);
4212
4213       /* Emit code to initialize OVFL, which points to the next varargs
4214          stack argument.  CUM->STACK_WORDS gives the number of stack
4215          words used by named arguments.  */
4216       t = make_tree (TREE_TYPE (ovfl), virtual_incoming_args_rtx);
4217       if (cum->stack_words > 0)
4218         t = build2 (PLUS_EXPR, TREE_TYPE (ovfl), t,
4219                     build_int_cst (NULL_TREE,
4220                                    cum->stack_words * UNITS_PER_WORD));
4221       t = build2 (MODIFY_EXPR, TREE_TYPE (ovfl), ovfl, t);
4222       expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
4223
4224       /* Emit code to initialize GTOP, the top of the GPR save area.  */
4225       t = make_tree (TREE_TYPE (gtop), virtual_incoming_args_rtx);
4226       t = build2 (MODIFY_EXPR, TREE_TYPE (gtop), gtop, t);
4227       expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
4228
4229       /* Emit code to initialize FTOP, the top of the FPR save area.
4230          This address is gpr_save_area_bytes below GTOP, rounded
4231          down to the next fp-aligned boundary.  */
4232       t = make_tree (TREE_TYPE (ftop), virtual_incoming_args_rtx);
4233       fpr_offset = gpr_save_area_size + UNITS_PER_FPVALUE - 1;
4234       fpr_offset &= ~(UNITS_PER_FPVALUE - 1);
4235       if (fpr_offset)
4236         t = build2 (PLUS_EXPR, TREE_TYPE (ftop), t,
4237                     build_int_cst (NULL_TREE, -fpr_offset));
4238       t = build2 (MODIFY_EXPR, TREE_TYPE (ftop), ftop, t);
4239       expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
4240
4241       /* Emit code to initialize GOFF, the offset from GTOP of the
4242          next GPR argument.  */
4243       t = build2 (MODIFY_EXPR, TREE_TYPE (goff), goff,
4244                   build_int_cst (NULL_TREE, gpr_save_area_size));
4245       expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
4246
4247       /* Likewise emit code to initialize FOFF, the offset from FTOP
4248          of the next FPR argument.  */
4249       t = build2 (MODIFY_EXPR, TREE_TYPE (foff), foff,
4250                   build_int_cst (NULL_TREE, fpr_save_area_size));
4251       expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
4252     }
4253   else
4254     {
4255       nextarg = plus_constant (nextarg, -cfun->machine->varargs_size);
4256       std_expand_builtin_va_start (valist, nextarg);
4257     }
4258 }
4259 \f
4260 /* Implement va_arg.  */
4261
4262 static tree
4263 mips_gimplify_va_arg_expr (tree valist, tree type, tree *pre_p, tree *post_p)
4264 {
4265   HOST_WIDE_INT size, rsize;
4266   tree addr;
4267   bool indirect;
4268
4269   indirect = pass_by_reference (NULL, TYPE_MODE (type), type, 0);
4270
4271   if (indirect)
4272     type = build_pointer_type (type);
4273
4274   size = int_size_in_bytes (type);
4275   rsize = (size + UNITS_PER_WORD - 1) & -UNITS_PER_WORD;
4276
4277   if (mips_abi != ABI_EABI || !EABI_FLOAT_VARARGS_P)
4278     addr = std_gimplify_va_arg_expr (valist, type, pre_p, post_p);
4279   else
4280     {
4281       /* Not a simple merged stack.      */
4282
4283       tree f_ovfl, f_gtop, f_ftop, f_goff, f_foff;
4284       tree ovfl, top, off, align;
4285       HOST_WIDE_INT osize;
4286       tree t, u;
4287
4288       f_ovfl = TYPE_FIELDS (va_list_type_node);
4289       f_gtop = TREE_CHAIN (f_ovfl);
4290       f_ftop = TREE_CHAIN (f_gtop);
4291       f_goff = TREE_CHAIN (f_ftop);
4292       f_foff = TREE_CHAIN (f_goff);
4293
4294       /* We maintain separate pointers and offsets for floating-point
4295          and integer arguments, but we need similar code in both cases.
4296          Let:
4297
4298          TOP be the top of the register save area;
4299          OFF be the offset from TOP of the next register;
4300          ADDR_RTX be the address of the argument;
4301          RSIZE be the number of bytes used to store the argument
4302          when it's in the register save area;
4303          OSIZE be the number of bytes used to store it when it's
4304          in the stack overflow area; and
4305          PADDING be (BYTES_BIG_ENDIAN ? OSIZE - RSIZE : 0)
4306
4307          The code we want is:
4308
4309          1: off &= -rsize;        // round down
4310          2: if (off != 0)
4311          3:   {
4312          4:      addr_rtx = top - off;
4313          5:      off -= rsize;
4314          6:   }
4315          7: else
4316          8:   {
4317          9:      ovfl += ((intptr_t) ovfl + osize - 1) & -osize;
4318          10:     addr_rtx = ovfl + PADDING;
4319          11:     ovfl += osize;
4320          14:   }
4321
4322          [1] and [9] can sometimes be optimized away.  */
4323
4324       ovfl = build3 (COMPONENT_REF, TREE_TYPE (f_ovfl), valist, f_ovfl,
4325                      NULL_TREE);
4326
4327       if (GET_MODE_CLASS (TYPE_MODE (type)) == MODE_FLOAT
4328           && GET_MODE_SIZE (TYPE_MODE (type)) <= UNITS_PER_FPVALUE)
4329         {
4330           top = build3 (COMPONENT_REF, TREE_TYPE (f_ftop), valist, f_ftop,
4331                         NULL_TREE);
4332           off = build3 (COMPONENT_REF, TREE_TYPE (f_foff), valist, f_foff,
4333                         NULL_TREE);
4334
4335           /* When floating-point registers are saved to the stack,
4336              each one will take up UNITS_PER_HWFPVALUE bytes, regardless
4337              of the float's precision.  */
4338           rsize = UNITS_PER_HWFPVALUE;
4339
4340           /* Overflow arguments are padded to UNITS_PER_WORD bytes
4341              (= PARM_BOUNDARY bits).  This can be different from RSIZE
4342              in two cases:
4343
4344              (1) On 32-bit targets when TYPE is a structure such as:
4345
4346              struct s { float f; };
4347
4348              Such structures are passed in paired FPRs, so RSIZE
4349              will be 8 bytes.  However, the structure only takes
4350              up 4 bytes of memory, so OSIZE will only be 4.
4351
4352              (2) In combinations such as -mgp64 -msingle-float
4353              -fshort-double.  Doubles passed in registers
4354              will then take up 4 (UNITS_PER_HWFPVALUE) bytes,
4355              but those passed on the stack take up
4356              UNITS_PER_WORD bytes.  */
4357           osize = MAX (GET_MODE_SIZE (TYPE_MODE (type)), UNITS_PER_WORD);
4358         }
4359       else
4360         {
4361           top = build3 (COMPONENT_REF, TREE_TYPE (f_gtop), valist, f_gtop,
4362                         NULL_TREE);
4363           off = build3 (COMPONENT_REF, TREE_TYPE (f_goff), valist, f_goff,
4364                         NULL_TREE);
4365           if (rsize > UNITS_PER_WORD)
4366             {
4367               /* [1] Emit code for: off &= -rsize.      */
4368               t = build2 (BIT_AND_EXPR, TREE_TYPE (off), off,
4369                           build_int_cst (NULL_TREE, -rsize));
4370               t = build2 (MODIFY_EXPR, TREE_TYPE (off), off, t);
4371               gimplify_and_add (t, pre_p);
4372             }
4373           osize = rsize;
4374         }
4375
4376       /* [2] Emit code to branch if off == 0.  */
4377       t = build2 (NE_EXPR, boolean_type_node, off,
4378                   build_int_cst (TREE_TYPE (off), 0));
4379       addr = build3 (COND_EXPR, ptr_type_node, t, NULL_TREE, NULL_TREE);
4380
4381       /* [5] Emit code for: off -= rsize.  We do this as a form of
4382          post-increment not available to C.  Also widen for the
4383          coming pointer arithmetic.  */
4384       t = fold_convert (TREE_TYPE (off), build_int_cst (NULL_TREE, rsize));
4385       t = build2 (POSTDECREMENT_EXPR, TREE_TYPE (off), off, t);
4386       t = fold_convert (sizetype, t);
4387       t = fold_convert (TREE_TYPE (top), t);
4388
4389       /* [4] Emit code for: addr_rtx = top - off.  On big endian machines,
4390          the argument has RSIZE - SIZE bytes of leading padding.  */
4391       t = build2 (MINUS_EXPR, TREE_TYPE (top), top, t);
4392       if (BYTES_BIG_ENDIAN && rsize > size)
4393         {
4394           u = fold_convert (TREE_TYPE (t), build_int_cst (NULL_TREE,
4395                                                           rsize - size));
4396           t = build2 (PLUS_EXPR, TREE_TYPE (t), t, u);
4397         }
4398       COND_EXPR_THEN (addr) = t;
4399
4400       if (osize > UNITS_PER_WORD)
4401         {
4402           /* [9] Emit: ovfl += ((intptr_t) ovfl + osize - 1) & -osize.  */
4403           u = fold_convert (TREE_TYPE (ovfl),
4404                             build_int_cst (NULL_TREE, osize - 1));
4405           t = build2 (PLUS_EXPR, TREE_TYPE (ovfl), ovfl, u);
4406           u = fold_convert (TREE_TYPE (ovfl),
4407                             build_int_cst (NULL_TREE, -osize));
4408           t = build2 (BIT_AND_EXPR, TREE_TYPE (ovfl), t, u);
4409           align = build2 (MODIFY_EXPR, TREE_TYPE (ovfl), ovfl, t);
4410         }
4411       else
4412         align = NULL;
4413
4414       /* [10, 11].      Emit code to store ovfl in addr_rtx, then
4415          post-increment ovfl by osize.  On big-endian machines,
4416          the argument has OSIZE - SIZE bytes of leading padding.  */
4417       u = fold_convert (TREE_TYPE (ovfl),
4418                         build_int_cst (NULL_TREE, osize));
4419       t = build2 (POSTINCREMENT_EXPR, TREE_TYPE (ovfl), ovfl, u);
4420       if (BYTES_BIG_ENDIAN && osize > size)
4421         {
4422           u = fold_convert (TREE_TYPE (t),
4423                             build_int_cst (NULL_TREE, osize - size));
4424           t = build2 (PLUS_EXPR, TREE_TYPE (t), t, u);
4425         }
4426
4427       /* String [9] and [10,11] together.  */
4428       if (align)
4429         t = build2 (COMPOUND_EXPR, TREE_TYPE (t), align, t);
4430       COND_EXPR_ELSE (addr) = t;
4431
4432       addr = fold_convert (build_pointer_type (type), addr);
4433       addr = build_va_arg_indirect_ref (addr);
4434     }
4435
4436   if (indirect)
4437     addr = build_va_arg_indirect_ref (addr);
4438
4439   return addr;
4440 }
4441 \f
4442 /* Return true if it is possible to use left/right accesses for a
4443    bitfield of WIDTH bits starting BITPOS bits into *OP.  When
4444    returning true, update *OP, *LEFT and *RIGHT as follows:
4445
4446    *OP is a BLKmode reference to the whole field.
4447
4448    *LEFT is a QImode reference to the first byte if big endian or
4449    the last byte if little endian.  This address can be used in the
4450    left-side instructions (lwl, swl, ldl, sdl).
4451
4452    *RIGHT is a QImode reference to the opposite end of the field and
4453    can be used in the patterning right-side instruction.  */
4454
4455 static bool
4456 mips_get_unaligned_mem (rtx *op, unsigned int width, int bitpos,
4457                         rtx *left, rtx *right)
4458 {
4459   rtx first, last;
4460
4461   /* Check that the operand really is a MEM.  Not all the extv and
4462      extzv predicates are checked.  */
4463   if (!MEM_P (*op))
4464     return false;
4465
4466   /* Check that the size is valid.  */
4467   if (width != 32 && (!TARGET_64BIT || width != 64))
4468     return false;
4469
4470   /* We can only access byte-aligned values.  Since we are always passed
4471      a reference to the first byte of the field, it is not necessary to
4472      do anything with BITPOS after this check.  */
4473   if (bitpos % BITS_PER_UNIT != 0)
4474     return false;
4475
4476   /* Reject aligned bitfields: we want to use a normal load or store
4477      instead of a left/right pair.  */
4478   if (MEM_ALIGN (*op) >= width)
4479     return false;
4480
4481   /* Adjust *OP to refer to the whole field.  This also has the effect
4482      of legitimizing *OP's address for BLKmode, possibly simplifying it.  */
4483   *op = adjust_address (*op, BLKmode, 0);
4484   set_mem_size (*op, GEN_INT (width / BITS_PER_UNIT));
4485
4486   /* Get references to both ends of the field.  We deliberately don't
4487      use the original QImode *OP for FIRST since the new BLKmode one
4488      might have a simpler address.  */
4489   first = adjust_address (*op, QImode, 0);
4490   last = adjust_address (*op, QImode, width / BITS_PER_UNIT - 1);
4491
4492   /* Allocate to LEFT and RIGHT according to endianness.  LEFT should
4493      be the upper word and RIGHT the lower word.  */
4494   if (TARGET_BIG_ENDIAN)
4495     *left = first, *right = last;
4496   else
4497     *left = last, *right = first;
4498
4499   return true;
4500 }
4501
4502
4503 /* Try to emit the equivalent of (set DEST (zero_extract SRC WIDTH BITPOS)).
4504    Return true on success.  We only handle cases where zero_extract is
4505    equivalent to sign_extract.  */
4506
4507 bool
4508 mips_expand_unaligned_load (rtx dest, rtx src, unsigned int width, int bitpos)
4509 {
4510   rtx left, right, temp;
4511
4512   /* If TARGET_64BIT, the destination of a 32-bit load will be a
4513      paradoxical word_mode subreg.  This is the only case in which
4514      we allow the destination to be larger than the source.  */
4515   if (GET_CODE (dest) == SUBREG
4516       && GET_MODE (dest) == DImode
4517       && SUBREG_BYTE (dest) == 0
4518       && GET_MODE (SUBREG_REG (dest)) == SImode)
4519     dest = SUBREG_REG (dest);
4520
4521   /* After the above adjustment, the destination must be the same
4522      width as the source.  */
4523   if (GET_MODE_BITSIZE (GET_MODE (dest)) != width)
4524     return false;
4525
4526   if (!mips_get_unaligned_mem (&src, width, bitpos, &left, &right))
4527     return false;
4528
4529   temp = gen_reg_rtx (GET_MODE (dest));
4530   if (GET_MODE (dest) == DImode)
4531     {
4532       emit_insn (gen_mov_ldl (temp, src, left));
4533       emit_insn (gen_mov_ldr (dest, copy_rtx (src), right, temp));
4534     }
4535   else
4536     {
4537       emit_insn (gen_mov_lwl (temp, src, left));
4538       emit_insn (gen_mov_lwr (dest, copy_rtx (src), right, temp));
4539     }
4540   return true;
4541 }
4542
4543
4544 /* Try to expand (set (zero_extract DEST WIDTH BITPOS) SRC).  Return
4545    true on success.  */
4546
4547 bool
4548 mips_expand_unaligned_store (rtx dest, rtx src, unsigned int width, int bitpos)
4549 {
4550   rtx left, right;
4551   enum machine_mode mode;
4552
4553   if (!mips_get_unaligned_mem (&dest, width, bitpos, &left, &right))
4554     return false;
4555
4556   mode = mode_for_size (width, MODE_INT, 0);
4557   src = gen_lowpart (mode, src);
4558
4559   if (mode == DImode)
4560     {
4561       emit_insn (gen_mov_sdl (dest, src, left));
4562       emit_insn (gen_mov_sdr (copy_rtx (dest), copy_rtx (src), right));
4563     }
4564   else
4565     {
4566       emit_insn (gen_mov_swl (dest, src, left));
4567       emit_insn (gen_mov_swr (copy_rtx (dest), copy_rtx (src), right));
4568     }
4569   return true;
4570 }
4571
4572 /* Return true if X is a MEM with the same size as MODE.  */
4573
4574 bool
4575 mips_mem_fits_mode_p (enum machine_mode mode, rtx x)
4576 {
4577   rtx size;
4578
4579   if (!MEM_P (x))
4580     return false;
4581
4582   size = MEM_SIZE (x);
4583   return size && INTVAL (size) == GET_MODE_SIZE (mode);
4584 }
4585
4586 /* Return true if (zero_extract OP SIZE POSITION) can be used as the
4587    source of an "ext" instruction or the destination of an "ins"
4588    instruction.  OP must be a register operand and the following
4589    conditions must hold:
4590
4591      0 <= POSITION < GET_MODE_BITSIZE (GET_MODE (op))
4592      0 < SIZE <= GET_MODE_BITSIZE (GET_MODE (op))
4593      0 < POSITION + SIZE <= GET_MODE_BITSIZE (GET_MODE (op))
4594
4595    Also reject lengths equal to a word as they are better handled
4596    by the move patterns.  */
4597
4598 bool
4599 mips_use_ins_ext_p (rtx op, rtx size, rtx position)
4600 {
4601   HOST_WIDE_INT len, pos;
4602
4603   if (!ISA_HAS_EXT_INS
4604       || !register_operand (op, VOIDmode)
4605       || GET_MODE_BITSIZE (GET_MODE (op)) > BITS_PER_WORD)
4606     return false;
4607
4608   len = INTVAL (size);
4609   pos = INTVAL (position);
4610
4611   if (len <= 0 || len >= GET_MODE_BITSIZE (GET_MODE (op))
4612       || pos < 0 || pos + len > GET_MODE_BITSIZE (GET_MODE (op)))
4613     return false;
4614
4615   return true;
4616 }
4617
4618 /* Set up globals to generate code for the ISA or processor
4619    described by INFO.  */
4620
4621 static void
4622 mips_set_architecture (const struct mips_cpu_info *info)
4623 {
4624   if (info != 0)
4625     {
4626       mips_arch_info = info;
4627       mips_arch = info->cpu;
4628       mips_isa = info->isa;
4629     }
4630 }
4631
4632
4633 /* Likewise for tuning.  */
4634
4635 static void
4636 mips_set_tune (const struct mips_cpu_info *info)
4637 {
4638   if (info != 0)
4639     {
4640       mips_tune_info = info;
4641       mips_tune = info->cpu;
4642     }
4643 }
4644
4645 /* Implement TARGET_HANDLE_OPTION.  */
4646
4647 static bool
4648 mips_handle_option (size_t code, const char *arg, int value ATTRIBUTE_UNUSED)
4649 {
4650   switch (code)
4651     {
4652     case OPT_mabi_:
4653       if (strcmp (arg, "32") == 0)
4654         mips_abi = ABI_32;
4655       else if (strcmp (arg, "o64") == 0)
4656         mips_abi = ABI_O64;
4657       else if (strcmp (arg, "n32") == 0)
4658         mips_abi = ABI_N32;
4659       else if (strcmp (arg, "64") == 0)
4660         mips_abi = ABI_64;
4661       else if (strcmp (arg, "eabi") == 0)
4662         mips_abi = ABI_EABI;
4663       else
4664         return false;
4665       return true;
4666
4667     case OPT_march_:
4668     case OPT_mtune_:
4669       return mips_parse_cpu (arg) != 0;
4670
4671     case OPT_mips:
4672       mips_isa_info = mips_parse_cpu (ACONCAT (("mips", arg, NULL)));
4673       return mips_isa_info != 0;
4674
4675     case OPT_mno_flush_func:
4676       mips_cache_flush_func = NULL;
4677       return true;
4678
4679     default:
4680       return true;
4681     }
4682 }
4683
4684 /* Set up the threshold for data to go into the small data area, instead
4685    of the normal data area, and detect any conflicts in the switches.  */
4686
4687 void
4688 override_options (void)
4689 {
4690   int i, start, regno;
4691   enum machine_mode mode;
4692
4693   mips_section_threshold = g_switch_set ? g_switch_value : MIPS_DEFAULT_GVALUE;
4694
4695   /* The following code determines the architecture and register size.
4696      Similar code was added to GAS 2.14 (see tc-mips.c:md_after_parse_args()).
4697      The GAS and GCC code should be kept in sync as much as possible.  */
4698
4699   if (mips_arch_string != 0)
4700     mips_set_architecture (mips_parse_cpu (mips_arch_string));
4701
4702   if (mips_isa_info != 0)
4703     {
4704       if (mips_arch_info == 0)
4705         mips_set_architecture (mips_isa_info);
4706       else if (mips_arch_info->isa != mips_isa_info->isa)
4707         error ("-%s conflicts with the other architecture options, "
4708                "which specify a %s processor",
4709                mips_isa_info->name,
4710                mips_cpu_info_from_isa (mips_arch_info->isa)->name);
4711     }
4712
4713   if (mips_arch_info == 0)
4714     {
4715 #ifdef MIPS_CPU_STRING_DEFAULT
4716       mips_set_architecture (mips_parse_cpu (MIPS_CPU_STRING_DEFAULT));
4717 #else
4718       mips_set_architecture (mips_cpu_info_from_isa (MIPS_ISA_DEFAULT));
4719 #endif
4720     }
4721
4722   if (ABI_NEEDS_64BIT_REGS && !ISA_HAS_64BIT_REGS)
4723     error ("-march=%s is not compatible with the selected ABI",
4724            mips_arch_info->name);
4725
4726   /* Optimize for mips_arch, unless -mtune selects a different processor.  */
4727   if (mips_tune_string != 0)
4728     mips_set_tune (mips_parse_cpu (mips_tune_string));
4729
4730   if (mips_tune_info == 0)
4731     mips_set_tune (mips_arch_info);
4732
4733   /* Set cost structure for the processor.  */
4734   mips_cost = &mips_rtx_cost_data[mips_tune];
4735
4736   if ((target_flags_explicit & MASK_64BIT) != 0)
4737     {
4738       /* The user specified the size of the integer registers.  Make sure
4739          it agrees with the ABI and ISA.  */
4740       if (TARGET_64BIT && !ISA_HAS_64BIT_REGS)
4741         error ("-mgp64 used with a 32-bit processor");
4742       else if (!TARGET_64BIT && ABI_NEEDS_64BIT_REGS)
4743         error ("-mgp32 used with a 64-bit ABI");
4744       else if (TARGET_64BIT && ABI_NEEDS_32BIT_REGS)
4745         error ("-mgp64 used with a 32-bit ABI");
4746     }
4747   else
4748     {
4749       /* Infer the integer register size from the ABI and processor.
4750          Restrict ourselves to 32-bit registers if that's all the
4751          processor has, or if the ABI cannot handle 64-bit registers.  */
4752       if (ABI_NEEDS_32BIT_REGS || !ISA_HAS_64BIT_REGS)
4753         target_flags &= ~MASK_64BIT;
4754       else
4755         target_flags |= MASK_64BIT;
4756     }
4757
4758   if ((target_flags_explicit & MASK_FLOAT64) != 0)
4759     {
4760       /* Really, -mfp32 and -mfp64 are ornamental options.  There's
4761          only one right answer here.  */
4762       if (TARGET_64BIT && TARGET_DOUBLE_FLOAT && !TARGET_FLOAT64)
4763         error ("unsupported combination: %s", "-mgp64 -mfp32 -mdouble-float");
4764       else if (!TARGET_64BIT && TARGET_FLOAT64)
4765         error ("unsupported combination: %s", "-mgp32 -mfp64");
4766       else if (TARGET_SINGLE_FLOAT && TARGET_FLOAT64)
4767         error ("unsupported combination: %s", "-mfp64 -msingle-float");
4768     }
4769   else
4770     {
4771       /* -msingle-float selects 32-bit float registers.  Otherwise the
4772          float registers should be the same size as the integer ones.  */
4773       if (TARGET_64BIT && TARGET_DOUBLE_FLOAT)
4774         target_flags |= MASK_FLOAT64;
4775       else
4776         target_flags &= ~MASK_FLOAT64;
4777     }
4778
4779   /* End of code shared with GAS.  */
4780
4781   if ((target_flags_explicit & MASK_LONG64) == 0)
4782     {
4783       if ((mips_abi == ABI_EABI && TARGET_64BIT) || mips_abi == ABI_64)
4784         target_flags |= MASK_LONG64;
4785       else
4786         target_flags &= ~MASK_LONG64;
4787     }
4788
4789   if (MIPS_MARCH_CONTROLS_SOFT_FLOAT
4790       && (target_flags_explicit & MASK_SOFT_FLOAT) == 0)
4791     {
4792       /* For some configurations, it is useful to have -march control
4793          the default setting of MASK_SOFT_FLOAT.  */
4794       switch ((int) mips_arch)
4795         {
4796         case PROCESSOR_R4100:
4797         case PROCESSOR_R4111:
4798         case PROCESSOR_R4120:
4799         case PROCESSOR_R4130:
4800           target_flags |= MASK_SOFT_FLOAT;
4801           break;
4802
4803         default:
4804           target_flags &= ~MASK_SOFT_FLOAT;
4805           break;
4806         }
4807     }
4808
4809   if (!TARGET_OLDABI)
4810     flag_pcc_struct_return = 0;
4811
4812   if ((target_flags_explicit & MASK_BRANCHLIKELY) == 0)
4813     {
4814       /* If neither -mbranch-likely nor -mno-branch-likely was given
4815          on the command line, set MASK_BRANCHLIKELY based on the target
4816          architecture.
4817
4818          By default, we enable use of Branch Likely instructions on
4819          all architectures which support them with the following
4820          exceptions: when creating MIPS32 or MIPS64 code, and when
4821          tuning for architectures where their use tends to hurt
4822          performance.
4823
4824          The MIPS32 and MIPS64 architecture specifications say "Software
4825          is strongly encouraged to avoid use of Branch Likely
4826          instructions, as they will be removed from a future revision
4827          of the [MIPS32 and MIPS64] architecture."  Therefore, we do not
4828          issue those instructions unless instructed to do so by
4829          -mbranch-likely.  */
4830       if (ISA_HAS_BRANCHLIKELY
4831           && !(ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64)
4832           && !(TUNE_MIPS5500 || TUNE_SB1))
4833         target_flags |= MASK_BRANCHLIKELY;
4834       else
4835         target_flags &= ~MASK_BRANCHLIKELY;
4836     }
4837   if (TARGET_BRANCHLIKELY && !ISA_HAS_BRANCHLIKELY)
4838     warning (0, "generation of Branch Likely instructions enabled, but not supported by architecture");
4839
4840   /* The effect of -mabicalls isn't defined for the EABI.  */
4841   if (mips_abi == ABI_EABI && TARGET_ABICALLS)
4842     {
4843       error ("unsupported combination: %s", "-mabicalls -mabi=eabi");
4844       target_flags &= ~MASK_ABICALLS;
4845     }
4846
4847   if (TARGET_ABICALLS)
4848     {
4849       /* We need to set flag_pic for executables as well as DSOs
4850          because we may reference symbols that are not defined in
4851          the final executable.  (MIPS does not use things like
4852          copy relocs, for example.)
4853
4854          Also, there is a body of code that uses __PIC__ to distinguish
4855          between -mabicalls and -mno-abicalls code.  */
4856       flag_pic = 1;
4857       if (mips_section_threshold > 0)
4858         warning (0, "%<-G%> is incompatible with %<-mabicalls%>");
4859     }
4860
4861   /* mips_split_addresses is a half-way house between explicit
4862      relocations and the traditional assembler macros.  It can
4863      split absolute 32-bit symbolic constants into a high/lo_sum
4864      pair but uses macros for other sorts of access.
4865
4866      Like explicit relocation support for REL targets, it relies
4867      on GNU extensions in the assembler and the linker.
4868
4869      Although this code should work for -O0, it has traditionally
4870      been treated as an optimization.  */
4871   if (!TARGET_MIPS16 && TARGET_SPLIT_ADDRESSES
4872       && optimize && !flag_pic
4873       && !ABI_HAS_64BIT_SYMBOLS)
4874     mips_split_addresses = 1;
4875   else
4876     mips_split_addresses = 0;
4877
4878   /* -mvr4130-align is a "speed over size" optimization: it usually produces
4879      faster code, but at the expense of more nops.  Enable it at -O3 and
4880      above.  */
4881   if (optimize > 2 && (target_flags_explicit & MASK_VR4130_ALIGN) == 0)
4882     target_flags |= MASK_VR4130_ALIGN;
4883
4884   /* When compiling for the mips16, we cannot use floating point.  We
4885      record the original hard float value in mips16_hard_float.  */
4886   if (TARGET_MIPS16)
4887     {
4888       if (TARGET_SOFT_FLOAT)
4889         mips16_hard_float = 0;
4890       else
4891         mips16_hard_float = 1;
4892       target_flags |= MASK_SOFT_FLOAT;
4893
4894       /* Don't run the scheduler before reload, since it tends to
4895          increase register pressure.  */
4896       flag_schedule_insns = 0;
4897
4898       /* Don't do hot/cold partitioning.  The constant layout code expects
4899          the whole function to be in a single section.  */
4900       flag_reorder_blocks_and_partition = 0;
4901
4902       /* Silently disable -mexplicit-relocs since it doesn't apply
4903          to mips16 code.  Even so, it would overly pedantic to warn
4904          about "-mips16 -mexplicit-relocs", especially given that
4905          we use a %gprel() operator.  */
4906       target_flags &= ~MASK_EXPLICIT_RELOCS;
4907     }
4908
4909   /* When using explicit relocs, we call dbr_schedule from within
4910      mips_reorg.  */
4911   if (TARGET_EXPLICIT_RELOCS)
4912     {
4913       mips_flag_delayed_branch = flag_delayed_branch;
4914       flag_delayed_branch = 0;
4915     }
4916
4917 #ifdef MIPS_TFMODE_FORMAT
4918   REAL_MODE_FORMAT (TFmode) = &MIPS_TFMODE_FORMAT;
4919 #endif
4920
4921   /* Make sure that the user didn't turn off paired single support when
4922      MIPS-3D support is requested.  */
4923   if (TARGET_MIPS3D && (target_flags_explicit & MASK_PAIRED_SINGLE_FLOAT)
4924       && !TARGET_PAIRED_SINGLE_FLOAT)
4925     error ("-mips3d requires -mpaired-single");
4926
4927   /* If TARGET_MIPS3D, enable MASK_PAIRED_SINGLE_FLOAT.  */
4928   if (TARGET_MIPS3D)
4929     target_flags |= MASK_PAIRED_SINGLE_FLOAT;
4930
4931   /* Make sure that when TARGET_PAIRED_SINGLE_FLOAT is true, TARGET_FLOAT64
4932      and TARGET_HARD_FLOAT are both true.  */
4933   if (TARGET_PAIRED_SINGLE_FLOAT && !(TARGET_FLOAT64 && TARGET_HARD_FLOAT))
4934     error ("-mips3d/-mpaired-single must be used with -mfp64 -mhard-float");
4935
4936   /* Make sure that the ISA supports TARGET_PAIRED_SINGLE_FLOAT when it is
4937      enabled.  */
4938   if (TARGET_PAIRED_SINGLE_FLOAT && !ISA_MIPS64)
4939     error ("-mips3d/-mpaired-single must be used with -mips64");
4940
4941   if (TARGET_MIPS16 && TARGET_DSP)
4942     error ("-mips16 and -mdsp cannot be used together");
4943
4944   mips_print_operand_punct['?'] = 1;
4945   mips_print_operand_punct['#'] = 1;
4946   mips_print_operand_punct['/'] = 1;
4947   mips_print_operand_punct['&'] = 1;
4948   mips_print_operand_punct['!'] = 1;
4949   mips_print_operand_punct['*'] = 1;
4950   mips_print_operand_punct['@'] = 1;
4951   mips_print_operand_punct['.'] = 1;
4952   mips_print_operand_punct['('] = 1;
4953   mips_print_operand_punct[')'] = 1;
4954   mips_print_operand_punct['['] = 1;
4955   mips_print_operand_punct[']'] = 1;
4956   mips_print_operand_punct['<'] = 1;
4957   mips_print_operand_punct['>'] = 1;
4958   mips_print_operand_punct['{'] = 1;
4959   mips_print_operand_punct['}'] = 1;
4960   mips_print_operand_punct['^'] = 1;
4961   mips_print_operand_punct['$'] = 1;
4962   mips_print_operand_punct['+'] = 1;
4963   mips_print_operand_punct['~'] = 1;
4964
4965   /* Set up array to map GCC register number to debug register number.
4966      Ignore the special purpose register numbers.  */
4967
4968   for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
4969     mips_dbx_regno[i] = -1;
4970
4971   start = GP_DBX_FIRST - GP_REG_FIRST;
4972   for (i = GP_REG_FIRST; i <= GP_REG_LAST; i++)
4973     mips_dbx_regno[i] = i + start;
4974
4975   start = FP_DBX_FIRST - FP_REG_FIRST;
4976   for (i = FP_REG_FIRST; i <= FP_REG_LAST; i++)
4977     mips_dbx_regno[i] = i + start;
4978
4979   mips_dbx_regno[HI_REGNUM] = MD_DBX_FIRST + 0;
4980   mips_dbx_regno[LO_REGNUM] = MD_DBX_FIRST + 1;
4981
4982   /* Set up array giving whether a given register can hold a given mode.  */
4983
4984   for (mode = VOIDmode;
4985        mode != MAX_MACHINE_MODE;
4986        mode = (enum machine_mode) ((int)mode + 1))
4987     {
4988       register int size              = GET_MODE_SIZE (mode);
4989       register enum mode_class class = GET_MODE_CLASS (mode);
4990
4991       for (regno = 0; regno < FIRST_PSEUDO_REGISTER; regno++)
4992         {
4993           register int temp;
4994
4995           if (mode == CCV2mode)
4996             temp = (ISA_HAS_8CC
4997                     && ST_REG_P (regno)
4998                     && (regno - ST_REG_FIRST) % 2 == 0);
4999
5000           else if (mode == CCV4mode)
5001             temp = (ISA_HAS_8CC
5002                     && ST_REG_P (regno)
5003                     && (regno - ST_REG_FIRST) % 4 == 0);
5004
5005           else if (mode == CCmode)
5006             {
5007               if (! ISA_HAS_8CC)
5008                 temp = (regno == FPSW_REGNUM);
5009               else
5010                 temp = (ST_REG_P (regno) || GP_REG_P (regno)
5011                         || FP_REG_P (regno));
5012             }
5013
5014           else if (GP_REG_P (regno))
5015             temp = ((regno & 1) == 0 || size <= UNITS_PER_WORD);
5016
5017           else if (FP_REG_P (regno))
5018             temp = ((regno % FP_INC) == 0)
5019                     && (((class == MODE_FLOAT || class == MODE_COMPLEX_FLOAT
5020                           || class == MODE_VECTOR_FLOAT)
5021                          && size <= UNITS_PER_FPVALUE)
5022                         /* Allow integer modes that fit into a single
5023                            register.  We need to put integers into FPRs
5024                            when using instructions like cvt and trunc.
5025                            We can't allow sizes smaller than a word,
5026                            the FPU has no appropriate load/store
5027                            instructions for those.  */
5028                         || (class == MODE_INT
5029                             && size >= MIN_UNITS_PER_WORD
5030                             && size <= UNITS_PER_FPREG)
5031                         /* Allow TFmode for CCmode reloads.  */
5032                         || (ISA_HAS_8CC && mode == TFmode));
5033
5034           else if (ACC_REG_P (regno))
5035             temp = (INTEGRAL_MODE_P (mode)
5036                     && (size <= UNITS_PER_WORD
5037                         || (ACC_HI_REG_P (regno)
5038                             && size == 2 * UNITS_PER_WORD)));
5039
5040           else if (ALL_COP_REG_P (regno))
5041             temp = (class == MODE_INT && size <= UNITS_PER_WORD);
5042           else
5043             temp = 0;
5044
5045           mips_hard_regno_mode_ok[(int)mode][regno] = temp;
5046         }
5047     }
5048
5049   /* Save GPR registers in word_mode sized hunks.  word_mode hasn't been
5050      initialized yet, so we can't use that here.  */
5051   gpr_mode = TARGET_64BIT ? DImode : SImode;
5052
5053   /* Provide default values for align_* for 64-bit targets.  */
5054   if (TARGET_64BIT && !TARGET_MIPS16)
5055     {
5056       if (align_loops == 0)
5057         align_loops = 8;
5058       if (align_jumps == 0)
5059         align_jumps = 8;
5060       if (align_functions == 0)
5061         align_functions = 8;
5062     }
5063
5064   /* Function to allocate machine-dependent function status.  */
5065   init_machine_status = &mips_init_machine_status;
5066
5067   if (ABI_HAS_64BIT_SYMBOLS)
5068     {
5069       if (TARGET_EXPLICIT_RELOCS)
5070         {
5071           mips_split_p[SYMBOL_64_HIGH] = true;
5072           mips_hi_relocs[SYMBOL_64_HIGH] = "%highest(";
5073           mips_lo_relocs[SYMBOL_64_HIGH] = "%higher(";
5074
5075           mips_split_p[SYMBOL_64_MID] = true;
5076           mips_hi_relocs[SYMBOL_64_MID] = "%higher(";
5077           mips_lo_relocs[SYMBOL_64_MID] = "%hi(";
5078
5079           mips_split_p[SYMBOL_64_LOW] = true;
5080           mips_hi_relocs[SYMBOL_64_LOW] = "%hi(";
5081           mips_lo_relocs[SYMBOL_64_LOW] = "%lo(";
5082
5083           mips_split_p[SYMBOL_GENERAL] = true;
5084           mips_lo_relocs[SYMBOL_GENERAL] = "%lo(";
5085         }
5086     }
5087   else
5088     {
5089       if (TARGET_EXPLICIT_RELOCS || mips_split_addresses)
5090         {
5091           mips_split_p[SYMBOL_GENERAL] = true;
5092           mips_hi_relocs[SYMBOL_GENERAL] = "%hi(";
5093           mips_lo_relocs[SYMBOL_GENERAL] = "%lo(";
5094         }
5095     }
5096
5097   if (TARGET_MIPS16)
5098     {
5099       /* The high part is provided by a pseudo copy of $gp.  */
5100       mips_split_p[SYMBOL_SMALL_DATA] = true;
5101       mips_lo_relocs[SYMBOL_SMALL_DATA] = "%gprel(";
5102     }
5103
5104   if (TARGET_EXPLICIT_RELOCS)
5105     {
5106       /* Small data constants are kept whole until after reload,
5107          then lowered by mips_rewrite_small_data.  */
5108       mips_lo_relocs[SYMBOL_SMALL_DATA] = "%gp_rel(";
5109
5110       mips_split_p[SYMBOL_GOT_LOCAL] = true;
5111       if (TARGET_NEWABI)
5112         {
5113           mips_lo_relocs[SYMBOL_GOTOFF_PAGE] = "%got_page(";
5114           mips_lo_relocs[SYMBOL_GOT_LOCAL] = "%got_ofst(";
5115         }
5116       else
5117         {
5118           mips_lo_relocs[SYMBOL_GOTOFF_PAGE] = "%got(";
5119           mips_lo_relocs[SYMBOL_GOT_LOCAL] = "%lo(";
5120         }
5121
5122       if (TARGET_XGOT)
5123         {
5124           /* The HIGH and LO_SUM are matched by special .md patterns.  */
5125           mips_split_p[SYMBOL_GOT_GLOBAL] = true;
5126
5127           mips_split_p[SYMBOL_GOTOFF_GLOBAL] = true;
5128           mips_hi_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got_hi(";
5129           mips_lo_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got_lo(";
5130
5131           mips_split_p[SYMBOL_GOTOFF_CALL] = true;
5132           mips_hi_relocs[SYMBOL_GOTOFF_CALL] = "%call_hi(";
5133           mips_lo_relocs[SYMBOL_GOTOFF_CALL] = "%call_lo(";
5134         }
5135       else
5136         {
5137           if (TARGET_NEWABI)
5138             mips_lo_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got_disp(";
5139           else
5140             mips_lo_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got(";
5141           mips_lo_relocs[SYMBOL_GOTOFF_CALL] = "%call16(";
5142         }
5143     }
5144
5145   if (TARGET_NEWABI)
5146     {
5147       mips_split_p[SYMBOL_GOTOFF_LOADGP] = true;
5148       mips_hi_relocs[SYMBOL_GOTOFF_LOADGP] = "%hi(%neg(%gp_rel(";
5149       mips_lo_relocs[SYMBOL_GOTOFF_LOADGP] = "%lo(%neg(%gp_rel(";
5150     }
5151
5152   /* Thread-local relocation operators.  */
5153   mips_lo_relocs[SYMBOL_TLSGD] = "%tlsgd(";
5154   mips_lo_relocs[SYMBOL_TLSLDM] = "%tlsldm(";
5155   mips_split_p[SYMBOL_DTPREL] = 1;
5156   mips_hi_relocs[SYMBOL_DTPREL] = "%dtprel_hi(";
5157   mips_lo_relocs[SYMBOL_DTPREL] = "%dtprel_lo(";
5158   mips_lo_relocs[SYMBOL_GOTTPREL] = "%gottprel(";
5159   mips_split_p[SYMBOL_TPREL] = 1;
5160   mips_hi_relocs[SYMBOL_TPREL] = "%tprel_hi(";
5161   mips_lo_relocs[SYMBOL_TPREL] = "%tprel_lo(";
5162
5163   /* We don't have a thread pointer access instruction on MIPS16, or
5164      appropriate TLS relocations.  */
5165   if (TARGET_MIPS16)
5166     targetm.have_tls = false;
5167
5168   /* Default to working around R4000 errata only if the processor
5169      was selected explicitly.  */
5170   if ((target_flags_explicit & MASK_FIX_R4000) == 0
5171       && mips_matching_cpu_name_p (mips_arch_info->name, "r4000"))
5172     target_flags |= MASK_FIX_R4000;
5173
5174   /* Default to working around R4400 errata only if the processor
5175      was selected explicitly.  */
5176   if ((target_flags_explicit & MASK_FIX_R4400) == 0
5177       && mips_matching_cpu_name_p (mips_arch_info->name, "r4400"))
5178     target_flags |= MASK_FIX_R4400;
5179 }
5180
5181 /* Implement CONDITIONAL_REGISTER_USAGE.  */
5182
5183 void
5184 mips_conditional_register_usage (void)
5185 {
5186   if (!TARGET_DSP)
5187     {
5188       int regno;
5189
5190       for (regno = DSP_ACC_REG_FIRST; regno <= DSP_ACC_REG_LAST; regno++)
5191         fixed_regs[regno] = call_used_regs[regno] = 1;
5192     }
5193   if (!TARGET_HARD_FLOAT)
5194     {
5195       int regno;
5196
5197       for (regno = FP_REG_FIRST; regno <= FP_REG_LAST; regno++)
5198         fixed_regs[regno] = call_used_regs[regno] = 1;
5199       for (regno = ST_REG_FIRST; regno <= ST_REG_LAST; regno++)
5200         fixed_regs[regno] = call_used_regs[regno] = 1;
5201     }
5202   else if (! ISA_HAS_8CC)
5203     {
5204       int regno;
5205
5206       /* We only have a single condition code register.  We
5207          implement this by hiding all the condition code registers,
5208          and generating RTL that refers directly to ST_REG_FIRST.  */
5209       for (regno = ST_REG_FIRST; regno <= ST_REG_LAST; regno++)
5210         fixed_regs[regno] = call_used_regs[regno] = 1;
5211     }
5212   /* In mips16 mode, we permit the $t temporary registers to be used
5213      for reload.  We prohibit the unused $s registers, since they
5214      are caller saved, and saving them via a mips16 register would
5215      probably waste more time than just reloading the value.  */
5216   if (TARGET_MIPS16)
5217     {
5218       fixed_regs[18] = call_used_regs[18] = 1;
5219       fixed_regs[19] = call_used_regs[19] = 1;
5220       fixed_regs[20] = call_used_regs[20] = 1;
5221       fixed_regs[21] = call_used_regs[21] = 1;
5222       fixed_regs[22] = call_used_regs[22] = 1;
5223       fixed_regs[23] = call_used_regs[23] = 1;
5224       fixed_regs[26] = call_used_regs[26] = 1;
5225       fixed_regs[27] = call_used_regs[27] = 1;
5226       fixed_regs[30] = call_used_regs[30] = 1;
5227     }
5228   /* fp20-23 are now caller saved.  */
5229   if (mips_abi == ABI_64)
5230     {
5231       int regno;
5232       for (regno = FP_REG_FIRST + 20; regno < FP_REG_FIRST + 24; regno++)
5233         call_really_used_regs[regno] = call_used_regs[regno] = 1;
5234     }
5235   /* Odd registers from fp21 to fp31 are now caller saved.  */
5236   if (mips_abi == ABI_N32)
5237     {
5238       int regno;
5239       for (regno = FP_REG_FIRST + 21; regno <= FP_REG_FIRST + 31; regno+=2)
5240         call_really_used_regs[regno] = call_used_regs[regno] = 1;
5241     }
5242 }
5243
5244 /* Allocate a chunk of memory for per-function machine-dependent data.  */
5245 static struct machine_function *
5246 mips_init_machine_status (void)
5247 {
5248   return ((struct machine_function *)
5249           ggc_alloc_cleared (sizeof (struct machine_function)));
5250 }
5251
5252 /* On the mips16, we want to allocate $24 (T_REG) before other
5253    registers for instructions for which it is possible.  This helps
5254    avoid shuffling registers around in order to set up for an xor,
5255    encouraging the compiler to use a cmp instead.  */
5256
5257 void
5258 mips_order_regs_for_local_alloc (void)
5259 {
5260   register int i;
5261
5262   for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
5263     reg_alloc_order[i] = i;
5264
5265   if (TARGET_MIPS16)
5266     {
5267       /* It really doesn't matter where we put register 0, since it is
5268          a fixed register anyhow.  */
5269       reg_alloc_order[0] = 24;
5270       reg_alloc_order[24] = 0;
5271     }
5272 }
5273
5274 \f
5275 /* The MIPS debug format wants all automatic variables and arguments
5276    to be in terms of the virtual frame pointer (stack pointer before
5277    any adjustment in the function), while the MIPS 3.0 linker wants
5278    the frame pointer to be the stack pointer after the initial
5279    adjustment.  So, we do the adjustment here.  The arg pointer (which
5280    is eliminated) points to the virtual frame pointer, while the frame
5281    pointer (which may be eliminated) points to the stack pointer after
5282    the initial adjustments.  */
5283
5284 HOST_WIDE_INT
5285 mips_debugger_offset (rtx addr, HOST_WIDE_INT offset)
5286 {
5287   rtx offset2 = const0_rtx;
5288   rtx reg = eliminate_constant_term (addr, &offset2);
5289
5290   if (offset == 0)
5291     offset = INTVAL (offset2);
5292
5293   if (reg == stack_pointer_rtx || reg == frame_pointer_rtx
5294       || reg == hard_frame_pointer_rtx)
5295     {
5296       HOST_WIDE_INT frame_size = (!cfun->machine->frame.initialized)
5297                                   ? compute_frame_size (get_frame_size ())
5298                                   : cfun->machine->frame.total_size;
5299
5300       /* MIPS16 frame is smaller */
5301       if (frame_pointer_needed && TARGET_MIPS16)
5302         frame_size -= cfun->machine->frame.args_size;
5303
5304       offset = offset - frame_size;
5305     }
5306
5307   /* sdbout_parms does not want this to crash for unrecognized cases.  */
5308 #if 0
5309   else if (reg != arg_pointer_rtx)
5310     fatal_insn ("mips_debugger_offset called with non stack/frame/arg pointer",
5311                 addr);
5312 #endif
5313
5314   return offset;
5315 }
5316 \f
5317 /* Implement the PRINT_OPERAND macro.  The MIPS-specific operand codes are:
5318
5319    'X'  OP is CONST_INT, prints 32 bits in hexadecimal format = "0x%08x",
5320    'x'  OP is CONST_INT, prints 16 bits in hexadecimal format = "0x%04x",
5321    'h'  OP is HIGH, prints %hi(X),
5322    'd'  output integer constant in decimal,
5323    'z'  if the operand is 0, use $0 instead of normal operand.
5324    'D'  print second part of double-word register or memory operand.
5325    'L'  print low-order register of double-word register operand.
5326    'M'  print high-order register of double-word register operand.
5327    'C'  print part of opcode for a branch condition.
5328    'F'  print part of opcode for a floating-point branch condition.
5329    'N'  print part of opcode for a branch condition, inverted.
5330    'W'  print part of opcode for a floating-point branch condition, inverted.
5331    'T'  print 'f' for (eq:CC ...), 't' for (ne:CC ...),
5332               'z' for (eq:?I ...), 'n' for (ne:?I ...).
5333    't'  like 'T', but with the EQ/NE cases reversed
5334    'Y'  for a CONST_INT X, print mips_fp_conditions[X]
5335    'Z'  print the operand and a comma for ISA_HAS_8CC, otherwise print nothing
5336    'R'  print the reloc associated with LO_SUM
5337    'q'  print DSP accumulator registers
5338
5339    The punctuation characters are:
5340
5341    '('  Turn on .set noreorder
5342    ')'  Turn on .set reorder
5343    '['  Turn on .set noat
5344    ']'  Turn on .set at
5345    '<'  Turn on .set nomacro
5346    '>'  Turn on .set macro
5347    '{'  Turn on .set volatile (not GAS)
5348    '}'  Turn on .set novolatile (not GAS)
5349    '&'  Turn on .set noreorder if filling delay slots
5350    '*'  Turn on both .set noreorder and .set nomacro if filling delay slots
5351    '!'  Turn on .set nomacro if filling delay slots
5352    '#'  Print nop if in a .set noreorder section.
5353    '/'  Like '#', but does nothing within a delayed branch sequence
5354    '?'  Print 'l' if we are to use a branch likely instead of normal branch.
5355    '@'  Print the name of the assembler temporary register (at or $1).
5356    '.'  Print the name of the register with a hard-wired zero (zero or $0).
5357    '^'  Print the name of the pic call-through register (t9 or $25).
5358    '$'  Print the name of the stack pointer register (sp or $29).
5359    '+'  Print the name of the gp register (usually gp or $28).
5360    '~'  Output a branch alignment to LABEL_ALIGN(NULL).  */
5361
5362 void
5363 print_operand (FILE *file, rtx op, int letter)
5364 {
5365   register enum rtx_code code;
5366
5367   if (PRINT_OPERAND_PUNCT_VALID_P (letter))
5368     {
5369       switch (letter)
5370         {
5371         case '?':
5372           if (mips_branch_likely)
5373             putc ('l', file);
5374           break;
5375
5376         case '@':
5377           fputs (reg_names [GP_REG_FIRST + 1], file);
5378           break;
5379
5380         case '^':
5381           fputs (reg_names [PIC_FUNCTION_ADDR_REGNUM], file);
5382           break;
5383
5384         case '.':
5385           fputs (reg_names [GP_REG_FIRST + 0], file);
5386           break;
5387
5388         case '$':
5389           fputs (reg_names[STACK_POINTER_REGNUM], file);
5390           break;
5391
5392         case '+':
5393           fputs (reg_names[PIC_OFFSET_TABLE_REGNUM], file);
5394           break;
5395
5396         case '&':
5397           if (final_sequence != 0 && set_noreorder++ == 0)
5398             fputs (".set\tnoreorder\n\t", file);
5399           break;
5400
5401         case '*':
5402           if (final_sequence != 0)
5403             {
5404               if (set_noreorder++ == 0)
5405                 fputs (".set\tnoreorder\n\t", file);
5406
5407               if (set_nomacro++ == 0)
5408                 fputs (".set\tnomacro\n\t", file);
5409             }
5410           break;
5411
5412         case '!':
5413           if (final_sequence != 0 && set_nomacro++ == 0)
5414             fputs ("\n\t.set\tnomacro", file);
5415           break;
5416
5417         case '#':
5418           if (set_noreorder != 0)
5419             fputs ("\n\tnop", file);
5420           break;
5421
5422         case '/':
5423           /* Print an extra newline so that the delayed insn is separated
5424              from the following ones.  This looks neater and is consistent
5425              with non-nop delayed sequences.  */
5426           if (set_noreorder != 0 && final_sequence == 0)
5427             fputs ("\n\tnop\n", file);
5428           break;
5429
5430         case '(':
5431           if (set_noreorder++ == 0)
5432             fputs (".set\tnoreorder\n\t", file);
5433           break;
5434
5435         case ')':
5436           if (set_noreorder == 0)
5437             error ("internal error: %%) found without a %%( in assembler pattern");
5438
5439           else if (--set_noreorder == 0)
5440             fputs ("\n\t.set\treorder", file);
5441
5442           break;
5443
5444         case '[':
5445           if (set_noat++ == 0)
5446             fputs (".set\tnoat\n\t", file);
5447           break;
5448
5449         case ']':
5450           if (set_noat == 0)
5451             error ("internal error: %%] found without a %%[ in assembler pattern");
5452           else if (--set_noat == 0)
5453             fputs ("\n\t.set\tat", file);
5454
5455           break;
5456
5457         case '<':
5458           if (set_nomacro++ == 0)
5459             fputs (".set\tnomacro\n\t", file);
5460           break;
5461
5462         case '>':
5463           if (set_nomacro == 0)
5464             error ("internal error: %%> found without a %%< in assembler pattern");
5465           else if (--set_nomacro == 0)
5466             fputs ("\n\t.set\tmacro", file);
5467
5468           break;
5469
5470         case '{':
5471           if (set_volatile++ == 0)
5472             fputs ("#.set\tvolatile\n\t", file);
5473           break;
5474
5475         case '}':
5476           if (set_volatile == 0)
5477             error ("internal error: %%} found without a %%{ in assembler pattern");
5478           else if (--set_volatile == 0)
5479             fputs ("\n\t#.set\tnovolatile", file);
5480
5481           break;
5482
5483         case '~':
5484           {
5485             if (align_labels_log > 0)
5486               ASM_OUTPUT_ALIGN (file, align_labels_log);
5487           }
5488           break;
5489
5490         default:
5491           error ("PRINT_OPERAND: unknown punctuation '%c'", letter);
5492           break;
5493         }
5494
5495       return;
5496     }
5497
5498   if (! op)
5499     {
5500       error ("PRINT_OPERAND null pointer");
5501       return;
5502     }
5503
5504   code = GET_CODE (op);
5505
5506   if (letter == 'C')
5507     switch (code)
5508       {
5509       case EQ:  fputs ("eq",  file); break;
5510       case NE:  fputs ("ne",  file); break;
5511       case GT:  fputs ("gt",  file); break;
5512       case GE:  fputs ("ge",  file); break;
5513       case LT:  fputs ("lt",  file); break;
5514       case LE:  fputs ("le",  file); break;
5515       case GTU: fputs ("gtu", file); break;
5516       case GEU: fputs ("geu", file); break;
5517       case LTU: fputs ("ltu", file); break;
5518       case LEU: fputs ("leu", file); break;
5519       default:
5520         fatal_insn ("PRINT_OPERAND, invalid insn for %%C", op);
5521       }
5522
5523   else if (letter == 'N')
5524     switch (code)
5525       {
5526       case EQ:  fputs ("ne",  file); break;
5527       case NE:  fputs ("eq",  file); break;
5528       case GT:  fputs ("le",  file); break;
5529       case GE:  fputs ("lt",  file); break;
5530       case LT:  fputs ("ge",  file); break;
5531       case LE:  fputs ("gt",  file); break;
5532       case GTU: fputs ("leu", file); break;
5533       case GEU: fputs ("ltu", file); break;
5534       case LTU: fputs ("geu", file); break;
5535       case LEU: fputs ("gtu", file); break;
5536       default:
5537         fatal_insn ("PRINT_OPERAND, invalid insn for %%N", op);
5538       }
5539
5540   else if (letter == 'F')
5541     switch (code)
5542       {
5543       case EQ: fputs ("c1f", file); break;
5544       case NE: fputs ("c1t", file); break;
5545       default:
5546         fatal_insn ("PRINT_OPERAND, invalid insn for %%F", op);
5547       }
5548
5549   else if (letter == 'W')
5550     switch (code)
5551       {
5552       case EQ: fputs ("c1t", file); break;
5553       case NE: fputs ("c1f", file); break;
5554       default:
5555         fatal_insn ("PRINT_OPERAND, invalid insn for %%W", op);
5556       }
5557
5558   else if (letter == 'h')
5559     {
5560       if (GET_CODE (op) == HIGH)
5561         op = XEXP (op, 0);
5562
5563       print_operand_reloc (file, op, mips_hi_relocs);
5564     }
5565
5566   else if (letter == 'R')
5567     print_operand_reloc (file, op, mips_lo_relocs);
5568
5569   else if (letter == 'Y')
5570     {
5571       if (GET_CODE (op) == CONST_INT
5572           && ((unsigned HOST_WIDE_INT) INTVAL (op)
5573               < ARRAY_SIZE (mips_fp_conditions)))
5574         fputs (mips_fp_conditions[INTVAL (op)], file);
5575       else
5576         output_operand_lossage ("invalid %%Y value");
5577     }
5578
5579   else if (letter == 'Z')
5580     {
5581       if (ISA_HAS_8CC)
5582         {
5583           print_operand (file, op, 0);
5584           fputc (',', file);
5585         }
5586     }
5587
5588   else if (letter == 'q')
5589     {
5590       int regnum;
5591
5592       if (code != REG)
5593         fatal_insn ("PRINT_OPERAND, invalid insn for %%q", op);
5594
5595       regnum = REGNO (op);
5596       if (MD_REG_P (regnum))
5597         fprintf (file, "$ac0");
5598       else if (DSP_ACC_REG_P (regnum))
5599         fprintf (file, "$ac%c", reg_names[regnum][3]);
5600       else
5601         fatal_insn ("PRINT_OPERAND, invalid insn for %%q", op);
5602     }
5603
5604   else if (code == REG || code == SUBREG)
5605     {
5606       register int regnum;
5607
5608       if (code == REG)
5609         regnum = REGNO (op);
5610       else
5611         regnum = true_regnum (op);
5612
5613       if ((letter == 'M' && ! WORDS_BIG_ENDIAN)
5614           || (letter == 'L' && WORDS_BIG_ENDIAN)
5615           || letter == 'D')
5616         regnum++;
5617
5618       fprintf (file, "%s", reg_names[regnum]);
5619     }
5620
5621   else if (code == MEM)
5622     {
5623       if (letter == 'D')
5624         output_address (plus_constant (XEXP (op, 0), 4));
5625       else
5626         output_address (XEXP (op, 0));
5627     }
5628
5629   else if (letter == 'x' && GET_CODE (op) == CONST_INT)
5630     fprintf (file, HOST_WIDE_INT_PRINT_HEX, 0xffff & INTVAL(op));
5631
5632   else if (letter == 'X' && GET_CODE(op) == CONST_INT)
5633     fprintf (file, HOST_WIDE_INT_PRINT_HEX, INTVAL (op));
5634
5635   else if (letter == 'd' && GET_CODE(op) == CONST_INT)
5636     fprintf (file, HOST_WIDE_INT_PRINT_DEC, (INTVAL(op)));
5637
5638   else if (letter == 'z' && op == CONST0_RTX (GET_MODE (op)))
5639     fputs (reg_names[GP_REG_FIRST], file);
5640
5641   else if (letter == 'd' || letter == 'x' || letter == 'X')
5642     output_operand_lossage ("invalid use of %%d, %%x, or %%X");
5643
5644   else if (letter == 'T' || letter == 't')
5645     {
5646       int truth = (code == NE) == (letter == 'T');
5647       fputc ("zfnt"[truth * 2 + (GET_MODE (op) == CCmode)], file);
5648     }
5649
5650   else if (CONST_GP_P (op))
5651     fputs (reg_names[GLOBAL_POINTER_REGNUM], file);
5652
5653   else
5654     output_addr_const (file, op);
5655 }
5656
5657
5658 /* Print symbolic operand OP, which is part of a HIGH or LO_SUM.
5659    RELOCS is the array of relocations to use.  */
5660
5661 static void
5662 print_operand_reloc (FILE *file, rtx op, const char **relocs)
5663 {
5664   enum mips_symbol_type symbol_type;
5665   const char *p;
5666   rtx base;
5667   HOST_WIDE_INT offset;
5668
5669   if (!mips_symbolic_constant_p (op, &symbol_type) || relocs[symbol_type] == 0)
5670     fatal_insn ("PRINT_OPERAND, invalid operand for relocation", op);
5671
5672   /* If OP uses an UNSPEC address, we want to print the inner symbol.  */
5673   mips_split_const (op, &base, &offset);
5674   if (UNSPEC_ADDRESS_P (base))
5675     op = plus_constant (UNSPEC_ADDRESS (base), offset);
5676
5677   fputs (relocs[symbol_type], file);
5678   output_addr_const (file, op);
5679   for (p = relocs[symbol_type]; *p != 0; p++)
5680     if (*p == '(')
5681       fputc (')', file);
5682 }
5683 \f
5684 /* Output address operand X to FILE.  */
5685
5686 void
5687 print_operand_address (FILE *file, rtx x)
5688 {
5689   struct mips_address_info addr;
5690
5691   if (mips_classify_address (&addr, x, word_mode, true))
5692     switch (addr.type)
5693       {
5694       case ADDRESS_REG:
5695         print_operand (file, addr.offset, 0);
5696         fprintf (file, "(%s)", reg_names[REGNO (addr.reg)]);
5697         return;
5698
5699       case ADDRESS_LO_SUM:
5700         print_operand (file, addr.offset, 'R');
5701         fprintf (file, "(%s)", reg_names[REGNO (addr.reg)]);
5702         return;
5703
5704       case ADDRESS_CONST_INT:
5705         output_addr_const (file, x);
5706         fprintf (file, "(%s)", reg_names[0]);
5707         return;
5708
5709       case ADDRESS_SYMBOLIC:
5710         output_addr_const (file, x);
5711         return;
5712       }
5713   gcc_unreachable ();
5714 }
5715 \f
5716 /* When using assembler macros, keep track of all of small-data externs
5717    so that mips_file_end can emit the appropriate declarations for them.
5718
5719    In most cases it would be safe (though pointless) to emit .externs
5720    for other symbols too.  One exception is when an object is within
5721    the -G limit but declared by the user to be in a section other
5722    than .sbss or .sdata.  */
5723
5724 int
5725 mips_output_external (FILE *file ATTRIBUTE_UNUSED, tree decl, const char *name)
5726 {
5727   register struct extern_list *p;
5728
5729   if (!TARGET_EXPLICIT_RELOCS && mips_in_small_data_p (decl))
5730     {
5731       p = (struct extern_list *) ggc_alloc (sizeof (struct extern_list));
5732       p->next = extern_head;
5733       p->name = name;
5734       p->size = int_size_in_bytes (TREE_TYPE (decl));
5735       extern_head = p;
5736     }
5737
5738   if (TARGET_IRIX && mips_abi == ABI_32 && TREE_CODE (decl) == FUNCTION_DECL)
5739     {
5740       p = (struct extern_list *) ggc_alloc (sizeof (struct extern_list));
5741       p->next = extern_head;
5742       p->name = name;
5743       p->size = -1;
5744       extern_head = p;
5745     }
5746
5747   return 0;
5748 }
5749
5750 #if TARGET_IRIX
5751 static void
5752 irix_output_external_libcall (rtx fun)
5753 {
5754   register struct extern_list *p;
5755
5756   if (mips_abi == ABI_32)
5757     {
5758       p = (struct extern_list *) ggc_alloc (sizeof (struct extern_list));
5759       p->next = extern_head;
5760       p->name = XSTR (fun, 0);
5761       p->size = -1;
5762       extern_head = p;
5763     }
5764 }
5765 #endif
5766 \f
5767 /* Emit a new filename to a stream.  If we are smuggling stabs, try to
5768    put out a MIPS ECOFF file and a stab.  */
5769
5770 void
5771 mips_output_filename (FILE *stream, const char *name)
5772 {
5773
5774   /* If we are emitting DWARF-2, let dwarf2out handle the ".file"
5775      directives.  */
5776   if (write_symbols == DWARF2_DEBUG)
5777     return;
5778   else if (mips_output_filename_first_time)
5779     {
5780       mips_output_filename_first_time = 0;
5781       num_source_filenames += 1;
5782       current_function_file = name;
5783       fprintf (stream, "\t.file\t%d ", num_source_filenames);
5784       output_quoted_string (stream, name);
5785       putc ('\n', stream);
5786     }
5787
5788   /* If we are emitting stabs, let dbxout.c handle this (except for
5789      the mips_output_filename_first_time case).  */
5790   else if (write_symbols == DBX_DEBUG)
5791     return;
5792
5793   else if (name != current_function_file
5794            && strcmp (name, current_function_file) != 0)
5795     {
5796       num_source_filenames += 1;
5797       current_function_file = name;
5798       fprintf (stream, "\t.file\t%d ", num_source_filenames);
5799       output_quoted_string (stream, name);
5800       putc ('\n', stream);
5801     }
5802 }
5803 \f
5804 /* Output an ASCII string, in a space-saving way.  PREFIX is the string
5805    that should be written before the opening quote, such as "\t.ascii\t"
5806    for real string data or "\t# " for a comment.  */
5807
5808 void
5809 mips_output_ascii (FILE *stream, const char *string_param, size_t len,
5810                    const char *prefix)
5811 {
5812   size_t i;
5813   int cur_pos = 17;
5814   register const unsigned char *string =
5815     (const unsigned char *)string_param;
5816
5817   fprintf (stream, "%s\"", prefix);
5818   for (i = 0; i < len; i++)
5819     {
5820       register int c = string[i];
5821
5822       if (ISPRINT (c))
5823         {
5824           if (c == '\\' || c == '\"')
5825             {
5826               putc ('\\', stream);
5827               cur_pos++;
5828             }
5829           putc (c, stream);
5830           cur_pos++;
5831         }
5832       else
5833         {
5834           fprintf (stream, "\\%03o", c);
5835           cur_pos += 4;
5836         }
5837
5838       if (cur_pos > 72 && i+1 < len)
5839         {
5840           cur_pos = 17;
5841           fprintf (stream, "\"\n%s\"", prefix);
5842         }
5843     }
5844   fprintf (stream, "\"\n");
5845 }
5846 \f
5847 /* Implement TARGET_ASM_FILE_START.  */
5848
5849 static void
5850 mips_file_start (void)
5851 {
5852   default_file_start ();
5853
5854   if (!TARGET_IRIX)
5855     {
5856       /* Generate a special section to describe the ABI switches used to
5857          produce the resultant binary.  This used to be done by the assembler
5858          setting bits in the ELF header's flags field, but we have run out of
5859          bits.  GDB needs this information in order to be able to correctly
5860          debug these binaries.  See the function mips_gdbarch_init() in
5861          gdb/mips-tdep.c.  This is unnecessary for the IRIX 5/6 ABIs and
5862          causes unnecessary IRIX 6 ld warnings.  */
5863       const char * abi_string = NULL;
5864
5865       switch (mips_abi)
5866         {
5867         case ABI_32:   abi_string = "abi32"; break;
5868         case ABI_N32:  abi_string = "abiN32"; break;
5869         case ABI_64:   abi_string = "abi64"; break;
5870         case ABI_O64:  abi_string = "abiO64"; break;
5871         case ABI_EABI: abi_string = TARGET_64BIT ? "eabi64" : "eabi32"; break;
5872         default:
5873           gcc_unreachable ();
5874         }
5875       /* Note - we use fprintf directly rather than calling switch_to_section
5876          because in this way we can avoid creating an allocated section.  We
5877          do not want this section to take up any space in the running
5878          executable.  */
5879       fprintf (asm_out_file, "\t.section .mdebug.%s\n", abi_string);
5880
5881       /* There is no ELF header flag to distinguish long32 forms of the
5882          EABI from long64 forms.  Emit a special section to help tools
5883          such as GDB.  Do the same for o64, which is sometimes used with
5884          -mlong64.  */
5885       if (mips_abi == ABI_EABI || mips_abi == ABI_O64)
5886         fprintf (asm_out_file, "\t.section .gcc_compiled_long%d\n",
5887                  TARGET_LONG64 ? 64 : 32);
5888
5889       /* Restore the default section.  */
5890       fprintf (asm_out_file, "\t.previous\n");
5891     }
5892
5893   /* Generate the pseudo ops that System V.4 wants.  */
5894   if (TARGET_ABICALLS)
5895     fprintf (asm_out_file, "\t.abicalls\n");
5896
5897   if (TARGET_MIPS16)
5898     fprintf (asm_out_file, "\t.set\tmips16\n");
5899
5900   if (flag_verbose_asm)
5901     fprintf (asm_out_file, "\n%s -G value = %d, Arch = %s, ISA = %d\n",
5902              ASM_COMMENT_START,
5903              mips_section_threshold, mips_arch_info->name, mips_isa);
5904 }
5905
5906 #ifdef BSS_SECTION_ASM_OP
5907 /* Implement ASM_OUTPUT_ALIGNED_BSS.  This differs from the default only
5908    in the use of sbss.  */
5909
5910 void
5911 mips_output_aligned_bss (FILE *stream, tree decl, const char *name,
5912                          unsigned HOST_WIDE_INT size, int align)
5913 {
5914   extern tree last_assemble_variable_decl;
5915
5916   if (mips_in_small_data_p (decl))
5917     switch_to_section (get_named_section (NULL, ".sbss", 0));
5918   else
5919     switch_to_section (bss_section);
5920   ASM_OUTPUT_ALIGN (stream, floor_log2 (align / BITS_PER_UNIT));
5921   last_assemble_variable_decl = decl;
5922   ASM_DECLARE_OBJECT_NAME (stream, name, decl);
5923   ASM_OUTPUT_SKIP (stream, size != 0 ? size : 1);
5924 }
5925 #endif
5926 \f
5927 /* Implement TARGET_ASM_FILE_END.  When using assembler macros, emit
5928    .externs for any small-data variables that turned out to be external.  */
5929
5930 static void
5931 mips_file_end (void)
5932 {
5933   tree name_tree;
5934   struct extern_list *p;
5935
5936   if (extern_head)
5937     {
5938       fputs ("\n", asm_out_file);
5939
5940       for (p = extern_head; p != 0; p = p->next)
5941         {
5942           name_tree = get_identifier (p->name);
5943
5944           /* Positively ensure only one .extern for any given symbol.  */
5945           if (!TREE_ASM_WRITTEN (name_tree)
5946               && TREE_SYMBOL_REFERENCED (name_tree))
5947             {
5948               TREE_ASM_WRITTEN (name_tree) = 1;
5949               /* In IRIX 5 or IRIX 6 for the O32 ABI, we must output a
5950                  `.global name .text' directive for every used but
5951                  undefined function.  If we don't, the linker may perform
5952                  an optimization (skipping over the insns that set $gp)
5953                  when it is unsafe.  */
5954               if (TARGET_IRIX && mips_abi == ABI_32 && p->size == -1)
5955                 {
5956                   fputs ("\t.globl ", asm_out_file);
5957                   assemble_name (asm_out_file, p->name);
5958                   fputs (" .text\n", asm_out_file);
5959                 }
5960               else
5961                 {
5962                   fputs ("\t.extern\t", asm_out_file);
5963                   assemble_name (asm_out_file, p->name);
5964                   fprintf (asm_out_file, ", %d\n", p->size);
5965                 }
5966             }
5967         }
5968     }
5969 }
5970
5971 /* Implement ASM_OUTPUT_ALIGNED_DECL_COMMON.  This is usually the same as the
5972    elfos.h version, but we also need to handle -muninit-const-in-rodata.  */
5973
5974 void
5975 mips_output_aligned_decl_common (FILE *stream, tree decl, const char *name,
5976                                  unsigned HOST_WIDE_INT size,
5977                                  unsigned int align)
5978 {
5979   /* If the target wants uninitialized const declarations in
5980      .rdata then don't put them in .comm.  */
5981   if (TARGET_EMBEDDED_DATA && TARGET_UNINIT_CONST_IN_RODATA
5982       && TREE_CODE (decl) == VAR_DECL && TREE_READONLY (decl)
5983       && (DECL_INITIAL (decl) == 0 || DECL_INITIAL (decl) == error_mark_node))
5984     {
5985       if (TREE_PUBLIC (decl) && DECL_NAME (decl))
5986         targetm.asm_out.globalize_label (stream, name);
5987
5988       switch_to_section (readonly_data_section);
5989       ASM_OUTPUT_ALIGN (stream, floor_log2 (align / BITS_PER_UNIT));
5990       mips_declare_object (stream, name, "",
5991                            ":\n\t.space\t" HOST_WIDE_INT_PRINT_UNSIGNED "\n",
5992                            size);
5993     }
5994   else
5995     mips_declare_common_object (stream, name, "\n\t.comm\t",
5996                                 size, align, true);
5997 }
5998
5999 /* Declare a common object of SIZE bytes using asm directive INIT_STRING.
6000    NAME is the name of the object and ALIGN is the required alignment
6001    in bytes.  TAKES_ALIGNMENT_P is true if the directive takes a third
6002    alignment argument.  */
6003
6004 void
6005 mips_declare_common_object (FILE *stream, const char *name,
6006                             const char *init_string,
6007                             unsigned HOST_WIDE_INT size,
6008                             unsigned int align, bool takes_alignment_p)
6009 {
6010   if (!takes_alignment_p)
6011     {
6012       size += (align / BITS_PER_UNIT) - 1;
6013       size -= size % (align / BITS_PER_UNIT);
6014       mips_declare_object (stream, name, init_string,
6015                            "," HOST_WIDE_INT_PRINT_UNSIGNED "\n", size);
6016     }
6017   else
6018     mips_declare_object (stream, name, init_string,
6019                          "," HOST_WIDE_INT_PRINT_UNSIGNED ",%u\n",
6020                          size, align / BITS_PER_UNIT);
6021 }
6022
6023 /* Emit either a label, .comm, or .lcomm directive.  When using assembler
6024    macros, mark the symbol as written so that mips_file_end won't emit an
6025    .extern for it.  STREAM is the output file, NAME is the name of the
6026    symbol, INIT_STRING is the string that should be written before the
6027    symbol and FINAL_STRING is the string that should be written after it.
6028    FINAL_STRING is a printf() format that consumes the remaining arguments.  */
6029
6030 void
6031 mips_declare_object (FILE *stream, const char *name, const char *init_string,
6032                      const char *final_string, ...)
6033 {
6034   va_list ap;
6035
6036   fputs (init_string, stream);
6037   assemble_name (stream, name);
6038   va_start (ap, final_string);
6039   vfprintf (stream, final_string, ap);
6040   va_end (ap);
6041
6042   if (!TARGET_EXPLICIT_RELOCS)
6043     {
6044       tree name_tree = get_identifier (name);
6045       TREE_ASM_WRITTEN (name_tree) = 1;
6046     }
6047 }
6048
6049 #ifdef ASM_OUTPUT_SIZE_DIRECTIVE
6050 extern int size_directive_output;
6051
6052 /* Implement ASM_DECLARE_OBJECT_NAME.  This is like most of the standard ELF
6053    definitions except that it uses mips_declare_object() to emit the label.  */
6054
6055 void
6056 mips_declare_object_name (FILE *stream, const char *name,
6057                           tree decl ATTRIBUTE_UNUSED)
6058 {
6059 #ifdef ASM_OUTPUT_TYPE_DIRECTIVE
6060   ASM_OUTPUT_TYPE_DIRECTIVE (stream, name, "object");
6061 #endif
6062
6063   size_directive_output = 0;
6064   if (!flag_inhibit_size_directive && DECL_SIZE (decl))
6065     {
6066       HOST_WIDE_INT size;
6067
6068       size_directive_output = 1;
6069       size = int_size_in_bytes (TREE_TYPE (decl));
6070       ASM_OUTPUT_SIZE_DIRECTIVE (stream, name, size);
6071     }
6072
6073   mips_declare_object (stream, name, "", ":\n");
6074 }
6075
6076 /* Implement ASM_FINISH_DECLARE_OBJECT.  This is generic ELF stuff.  */
6077
6078 void
6079 mips_finish_declare_object (FILE *stream, tree decl, int top_level, int at_end)
6080 {
6081   const char *name;
6082
6083   name = XSTR (XEXP (DECL_RTL (decl), 0), 0);
6084   if (!flag_inhibit_size_directive
6085       && DECL_SIZE (decl) != 0
6086       && !at_end && top_level
6087       && DECL_INITIAL (decl) == error_mark_node
6088       && !size_directive_output)
6089     {
6090       HOST_WIDE_INT size;
6091
6092       size_directive_output = 1;
6093       size = int_size_in_bytes (TREE_TYPE (decl));
6094       ASM_OUTPUT_SIZE_DIRECTIVE (stream, name, size);
6095     }
6096 }
6097 #endif
6098 \f
6099 /* Return true if X is a small data address that can be rewritten
6100    as a LO_SUM.  */
6101
6102 static bool
6103 mips_rewrite_small_data_p (rtx x)
6104 {
6105   enum mips_symbol_type symbol_type;
6106
6107   return (TARGET_EXPLICIT_RELOCS
6108           && mips_symbolic_constant_p (x, &symbol_type)
6109           && symbol_type == SYMBOL_SMALL_DATA);
6110 }
6111
6112
6113 /* A for_each_rtx callback for mips_small_data_pattern_p.  */
6114
6115 static int
6116 mips_small_data_pattern_1 (rtx *loc, void *data ATTRIBUTE_UNUSED)
6117 {
6118   if (GET_CODE (*loc) == LO_SUM)
6119     return -1;
6120
6121   return mips_rewrite_small_data_p (*loc);
6122 }
6123
6124 /* Return true if OP refers to small data symbols directly, not through
6125    a LO_SUM.  */
6126
6127 bool
6128 mips_small_data_pattern_p (rtx op)
6129 {
6130   return for_each_rtx (&op, mips_small_data_pattern_1, 0);
6131 }
6132 \f
6133 /* A for_each_rtx callback, used by mips_rewrite_small_data.  */
6134
6135 static int
6136 mips_rewrite_small_data_1 (rtx *loc, void *data ATTRIBUTE_UNUSED)
6137 {
6138   if (mips_rewrite_small_data_p (*loc))
6139     *loc = gen_rtx_LO_SUM (Pmode, pic_offset_table_rtx, *loc);
6140
6141   if (GET_CODE (*loc) == LO_SUM)
6142     return -1;
6143
6144   return 0;
6145 }
6146
6147 /* If possible, rewrite OP so that it refers to small data using
6148    explicit relocations.  */
6149
6150 rtx
6151 mips_rewrite_small_data (rtx op)
6152 {
6153   op = copy_insn (op);
6154   for_each_rtx (&op, mips_rewrite_small_data_1, 0);
6155   return op;
6156 }
6157 \f
6158 /* Return true if the current function has an insn that implicitly
6159    refers to $gp.  */
6160
6161 static bool
6162 mips_function_has_gp_insn (void)
6163 {
6164   /* Don't bother rechecking if we found one last time.  */
6165   if (!cfun->machine->has_gp_insn_p)
6166     {
6167       rtx insn;
6168
6169       push_topmost_sequence ();
6170       for (insn = get_insns (); insn; insn = NEXT_INSN (insn))
6171         if (INSN_P (insn)
6172             && GET_CODE (PATTERN (insn)) != USE
6173             && GET_CODE (PATTERN (insn)) != CLOBBER
6174             && (get_attr_got (insn) != GOT_UNSET
6175                 || small_data_pattern (PATTERN (insn), VOIDmode)))
6176           break;
6177       pop_topmost_sequence ();
6178
6179       cfun->machine->has_gp_insn_p = (insn != 0);
6180     }
6181   return cfun->machine->has_gp_insn_p;
6182 }
6183
6184
6185 /* Return the register that should be used as the global pointer
6186    within this function.  Return 0 if the function doesn't need
6187    a global pointer.  */
6188
6189 static unsigned int
6190 mips_global_pointer (void)
6191 {
6192   unsigned int regno;
6193
6194   /* $gp is always available in non-abicalls code.  */
6195   if (!TARGET_ABICALLS)
6196     return GLOBAL_POINTER_REGNUM;
6197
6198   /* We must always provide $gp when it is used implicitly.  */
6199   if (!TARGET_EXPLICIT_RELOCS)
6200     return GLOBAL_POINTER_REGNUM;
6201
6202   /* FUNCTION_PROFILER includes a jal macro, so we need to give it
6203      a valid gp.  */
6204   if (current_function_profile)
6205     return GLOBAL_POINTER_REGNUM;
6206
6207   /* If the function has a nonlocal goto, $gp must hold the correct
6208      global pointer for the target function.  */
6209   if (current_function_has_nonlocal_goto)
6210     return GLOBAL_POINTER_REGNUM;
6211
6212   /* If the gp is never referenced, there's no need to initialize it.
6213      Note that reload can sometimes introduce constant pool references
6214      into a function that otherwise didn't need them.  For example,
6215      suppose we have an instruction like:
6216
6217           (set (reg:DF R1) (float:DF (reg:SI R2)))
6218
6219      If R2 turns out to be constant such as 1, the instruction may have a
6220      REG_EQUAL note saying that R1 == 1.0.  Reload then has the option of
6221      using this constant if R2 doesn't get allocated to a register.
6222
6223      In cases like these, reload will have added the constant to the pool
6224      but no instruction will yet refer to it.  */
6225   if (!regs_ever_live[GLOBAL_POINTER_REGNUM]
6226       && !current_function_uses_const_pool
6227       && !mips_function_has_gp_insn ())
6228     return 0;
6229
6230   /* We need a global pointer, but perhaps we can use a call-clobbered
6231      register instead of $gp.  */
6232   if (TARGET_NEWABI && current_function_is_leaf)
6233     for (regno = GP_REG_FIRST; regno <= GP_REG_LAST; regno++)
6234       if (!regs_ever_live[regno]
6235           && call_used_regs[regno]
6236           && !fixed_regs[regno]
6237           && regno != PIC_FUNCTION_ADDR_REGNUM)
6238         return regno;
6239
6240   return GLOBAL_POINTER_REGNUM;
6241 }
6242
6243
6244 /* Return true if the current function must save REGNO.  */
6245
6246 static bool
6247 mips_save_reg_p (unsigned int regno)
6248 {
6249   /* We only need to save $gp for NewABI PIC.  */
6250   if (regno == GLOBAL_POINTER_REGNUM)
6251     return (TARGET_ABICALLS && TARGET_NEWABI
6252             && cfun->machine->global_pointer == regno);
6253
6254   /* Check call-saved registers.  */
6255   if (regs_ever_live[regno] && !call_used_regs[regno])
6256     return true;
6257
6258   /* We need to save the old frame pointer before setting up a new one.  */
6259   if (regno == HARD_FRAME_POINTER_REGNUM && frame_pointer_needed)
6260     return true;
6261
6262   /* We need to save the incoming return address if it is ever clobbered
6263      within the function.  */
6264   if (regno == GP_REG_FIRST + 31 && regs_ever_live[regno])
6265     return true;
6266
6267   if (TARGET_MIPS16)
6268     {
6269       tree return_type;
6270
6271       return_type = DECL_RESULT (current_function_decl);
6272
6273       /* $18 is a special case in mips16 code.  It may be used to call
6274          a function which returns a floating point value, but it is
6275          marked in call_used_regs.  */
6276       if (regno == GP_REG_FIRST + 18 && regs_ever_live[regno])
6277         return true;
6278
6279       /* $31 is also a special case.  It will be used to copy a return
6280          value into the floating point registers if the return value is
6281          floating point.  */
6282       if (regno == GP_REG_FIRST + 31
6283           && mips16_hard_float
6284           && !aggregate_value_p (return_type, current_function_decl)
6285           && GET_MODE_CLASS (DECL_MODE (return_type)) == MODE_FLOAT
6286           && GET_MODE_SIZE (DECL_MODE (return_type)) <= UNITS_PER_FPVALUE)
6287         return true;
6288     }
6289
6290   return false;
6291 }
6292
6293
6294 /* Return the bytes needed to compute the frame pointer from the current
6295    stack pointer.  SIZE is the size (in bytes) of the local variables.
6296
6297    MIPS stack frames look like:
6298
6299              Before call                        After call
6300         +-----------------------+       +-----------------------+
6301    high |                       |       |                       |
6302    mem. |                       |       |                       |
6303         |  caller's temps.      |       |  caller's temps.      |
6304         |                       |       |                       |
6305         +-----------------------+       +-----------------------+
6306         |                       |       |                       |
6307         |  arguments on stack.  |       |  arguments on stack.  |
6308         |                       |       |                       |
6309         +-----------------------+       +-----------------------+
6310         |  4 words to save      |       |  4 words to save      |
6311         |  arguments passed     |       |  arguments passed     |
6312         |  in registers, even   |       |  in registers, even   |
6313     SP->|  if not passed.       |  VFP->|  if not passed.       |
6314         +-----------------------+       +-----------------------+
6315                                         |                       |
6316                                         |  fp register save     |
6317                                         |                       |
6318                                         +-----------------------+
6319                                         |                       |
6320                                         |  gp register save     |
6321                                         |                       |
6322                                         +-----------------------+
6323                                         |                       |
6324                                         |  local variables      |
6325                                         |                       |
6326                                         +-----------------------+
6327                                         |                       |
6328                                         |  alloca allocations   |
6329                                         |                       |
6330                                         +-----------------------+
6331                                         |                       |
6332                                         |  GP save for V.4 abi  |
6333                                         |                       |
6334                                         +-----------------------+
6335                                         |                       |
6336                                         |  arguments on stack   |
6337                                         |                       |
6338                                         +-----------------------+
6339                                         |  4 words to save      |
6340                                         |  arguments passed     |
6341                                         |  in registers, even   |
6342    low                              SP->|  if not passed.       |
6343    memory                               +-----------------------+
6344
6345 */
6346
6347 HOST_WIDE_INT
6348 compute_frame_size (HOST_WIDE_INT size)
6349 {
6350   unsigned int regno;
6351   HOST_WIDE_INT total_size;     /* # bytes that the entire frame takes up */
6352   HOST_WIDE_INT var_size;       /* # bytes that variables take up */
6353   HOST_WIDE_INT args_size;      /* # bytes that outgoing arguments take up */
6354   HOST_WIDE_INT cprestore_size; /* # bytes that the cprestore slot takes up */
6355   HOST_WIDE_INT gp_reg_rounded; /* # bytes needed to store gp after rounding */
6356   HOST_WIDE_INT gp_reg_size;    /* # bytes needed to store gp regs */
6357   HOST_WIDE_INT fp_reg_size;    /* # bytes needed to store fp regs */
6358   unsigned int mask;            /* mask of saved gp registers */
6359   unsigned int fmask;           /* mask of saved fp registers */
6360
6361   cfun->machine->global_pointer = mips_global_pointer ();
6362
6363   gp_reg_size = 0;
6364   fp_reg_size = 0;
6365   mask = 0;
6366   fmask = 0;
6367   var_size = MIPS_STACK_ALIGN (size);
6368   args_size = current_function_outgoing_args_size;
6369   cprestore_size = MIPS_STACK_ALIGN (STARTING_FRAME_OFFSET) - args_size;
6370
6371   /* The space set aside by STARTING_FRAME_OFFSET isn't needed in leaf
6372      functions.  If the function has local variables, we're committed
6373      to allocating it anyway.  Otherwise reclaim it here.  */
6374   if (var_size == 0 && current_function_is_leaf)
6375     cprestore_size = args_size = 0;
6376
6377   /* The MIPS 3.0 linker does not like functions that dynamically
6378      allocate the stack and have 0 for STACK_DYNAMIC_OFFSET, since it
6379      looks like we are trying to create a second frame pointer to the
6380      function, so allocate some stack space to make it happy.  */
6381
6382   if (args_size == 0 && current_function_calls_alloca)
6383     args_size = 4 * UNITS_PER_WORD;
6384
6385   total_size = var_size + args_size + cprestore_size;
6386
6387   /* Calculate space needed for gp registers.  */
6388   for (regno = GP_REG_FIRST; regno <= GP_REG_LAST; regno++)
6389     if (mips_save_reg_p (regno))
6390       {
6391         gp_reg_size += GET_MODE_SIZE (gpr_mode);
6392         mask |= 1 << (regno - GP_REG_FIRST);
6393       }
6394
6395   /* We need to restore these for the handler.  */
6396   if (current_function_calls_eh_return)
6397     {
6398       unsigned int i;
6399       for (i = 0; ; ++i)
6400         {
6401           regno = EH_RETURN_DATA_REGNO (i);
6402           if (regno == INVALID_REGNUM)
6403             break;
6404           gp_reg_size += GET_MODE_SIZE (gpr_mode);
6405           mask |= 1 << (regno - GP_REG_FIRST);
6406         }
6407     }
6408
6409   /* This loop must iterate over the same space as its companion in
6410      save_restore_insns.  */
6411   for (regno = (FP_REG_LAST - FP_INC + 1);
6412        regno >= FP_REG_FIRST;
6413        regno -= FP_INC)
6414     {
6415       if (mips_save_reg_p (regno))
6416         {
6417           fp_reg_size += FP_INC * UNITS_PER_FPREG;
6418           fmask |= ((1 << FP_INC) - 1) << (regno - FP_REG_FIRST);
6419         }
6420     }
6421
6422   gp_reg_rounded = MIPS_STACK_ALIGN (gp_reg_size);
6423   total_size += gp_reg_rounded + MIPS_STACK_ALIGN (fp_reg_size);
6424
6425   /* Add in the space required for saving incoming register arguments.  */
6426   total_size += current_function_pretend_args_size;
6427   total_size += MIPS_STACK_ALIGN (cfun->machine->varargs_size);
6428
6429   /* Save other computed information.  */
6430   cfun->machine->frame.total_size = total_size;
6431   cfun->machine->frame.var_size = var_size;
6432   cfun->machine->frame.args_size = args_size;
6433   cfun->machine->frame.cprestore_size = cprestore_size;
6434   cfun->machine->frame.gp_reg_size = gp_reg_size;
6435   cfun->machine->frame.fp_reg_size = fp_reg_size;
6436   cfun->machine->frame.mask = mask;
6437   cfun->machine->frame.fmask = fmask;
6438   cfun->machine->frame.initialized = reload_completed;
6439   cfun->machine->frame.num_gp = gp_reg_size / UNITS_PER_WORD;
6440   cfun->machine->frame.num_fp = fp_reg_size / (FP_INC * UNITS_PER_FPREG);
6441
6442   if (mask)
6443     {
6444       HOST_WIDE_INT offset;
6445
6446       offset = (args_size + cprestore_size + var_size
6447                 + gp_reg_size - GET_MODE_SIZE (gpr_mode));
6448       cfun->machine->frame.gp_sp_offset = offset;
6449       cfun->machine->frame.gp_save_offset = offset - total_size;
6450     }
6451   else
6452     {
6453       cfun->machine->frame.gp_sp_offset = 0;
6454       cfun->machine->frame.gp_save_offset = 0;
6455     }
6456
6457   if (fmask)
6458     {
6459       HOST_WIDE_INT offset;
6460
6461       offset = (args_size + cprestore_size + var_size
6462                 + gp_reg_rounded + fp_reg_size
6463                 - FP_INC * UNITS_PER_FPREG);
6464       cfun->machine->frame.fp_sp_offset = offset;
6465       cfun->machine->frame.fp_save_offset = offset - total_size;
6466     }
6467   else
6468     {
6469       cfun->machine->frame.fp_sp_offset = 0;
6470       cfun->machine->frame.fp_save_offset = 0;
6471     }
6472
6473   /* Ok, we're done.  */
6474   return total_size;
6475 }
6476 \f
6477 /* Implement INITIAL_ELIMINATION_OFFSET.  FROM is either the frame
6478    pointer or argument pointer.  TO is either the stack pointer or
6479    hard frame pointer.  */
6480
6481 HOST_WIDE_INT
6482 mips_initial_elimination_offset (int from, int to)
6483 {
6484   HOST_WIDE_INT offset;
6485
6486   compute_frame_size (get_frame_size ());
6487
6488   /* Set OFFSET to the offset from the stack pointer.  */
6489   switch (from)
6490     {
6491     case FRAME_POINTER_REGNUM:
6492       offset = 0;
6493       break;
6494
6495     case ARG_POINTER_REGNUM:
6496       offset = (cfun->machine->frame.total_size
6497                 - current_function_pretend_args_size);
6498       break;
6499
6500     default:
6501       gcc_unreachable ();
6502     }
6503
6504   if (TARGET_MIPS16 && to == HARD_FRAME_POINTER_REGNUM)
6505     offset -= cfun->machine->frame.args_size;
6506
6507   return offset;
6508 }
6509 \f
6510 /* Implement RETURN_ADDR_RTX.  Note, we do not support moving
6511    back to a previous frame.  */
6512 rtx
6513 mips_return_addr (int count, rtx frame ATTRIBUTE_UNUSED)
6514 {
6515   if (count != 0)
6516     return const0_rtx;
6517
6518   return get_hard_reg_initial_val (Pmode, GP_REG_FIRST + 31);
6519 }
6520 \f
6521 /* Use FN to save or restore register REGNO.  MODE is the register's
6522    mode and OFFSET is the offset of its save slot from the current
6523    stack pointer.  */
6524
6525 static void
6526 mips_save_restore_reg (enum machine_mode mode, int regno,
6527                        HOST_WIDE_INT offset, mips_save_restore_fn fn)
6528 {
6529   rtx mem;
6530
6531   mem = gen_rtx_MEM (mode, plus_constant (stack_pointer_rtx, offset));
6532
6533   fn (gen_rtx_REG (mode, regno), mem);
6534 }
6535
6536
6537 /* Call FN for each register that is saved by the current function.
6538    SP_OFFSET is the offset of the current stack pointer from the start
6539    of the frame.  */
6540
6541 static void
6542 mips_for_each_saved_reg (HOST_WIDE_INT sp_offset, mips_save_restore_fn fn)
6543 {
6544 #define BITSET_P(VALUE, BIT) (((VALUE) & (1L << (BIT))) != 0)
6545
6546   enum machine_mode fpr_mode;
6547   HOST_WIDE_INT offset;
6548   int regno;
6549
6550   /* Save registers starting from high to low.  The debuggers prefer at least
6551      the return register be stored at func+4, and also it allows us not to
6552      need a nop in the epilog if at least one register is reloaded in
6553      addition to return address.  */
6554   offset = cfun->machine->frame.gp_sp_offset - sp_offset;
6555   for (regno = GP_REG_LAST; regno >= GP_REG_FIRST; regno--)
6556     if (BITSET_P (cfun->machine->frame.mask, regno - GP_REG_FIRST))
6557       {
6558         mips_save_restore_reg (gpr_mode, regno, offset, fn);
6559         offset -= GET_MODE_SIZE (gpr_mode);
6560       }
6561
6562   /* This loop must iterate over the same space as its companion in
6563      compute_frame_size.  */
6564   offset = cfun->machine->frame.fp_sp_offset - sp_offset;
6565   fpr_mode = (TARGET_SINGLE_FLOAT ? SFmode : DFmode);
6566   for (regno = (FP_REG_LAST - FP_INC + 1);
6567        regno >= FP_REG_FIRST;
6568        regno -= FP_INC)
6569     if (BITSET_P (cfun->machine->frame.fmask, regno - FP_REG_FIRST))
6570       {
6571         mips_save_restore_reg (fpr_mode, regno, offset, fn);
6572         offset -= GET_MODE_SIZE (fpr_mode);
6573       }
6574 #undef BITSET_P
6575 }
6576 \f
6577 /* If we're generating n32 or n64 abicalls, and the current function
6578    does not use $28 as its global pointer, emit a cplocal directive.
6579    Use pic_offset_table_rtx as the argument to the directive.  */
6580
6581 static void
6582 mips_output_cplocal (void)
6583 {
6584   if (!TARGET_EXPLICIT_RELOCS
6585       && cfun->machine->global_pointer > 0
6586       && cfun->machine->global_pointer != GLOBAL_POINTER_REGNUM)
6587     output_asm_insn (".cplocal %+", 0);
6588 }
6589
6590 /* Return the style of GP load sequence that is being used for the
6591    current function.  */
6592
6593 enum mips_loadgp_style
6594 mips_current_loadgp_style (void)
6595 {
6596   if (!TARGET_ABICALLS || cfun->machine->global_pointer == 0)
6597     return LOADGP_NONE;
6598
6599   if (TARGET_ABSOLUTE_ABICALLS)
6600     return LOADGP_ABSOLUTE;
6601
6602   return TARGET_NEWABI ? LOADGP_NEWABI : LOADGP_OLDABI;
6603 }
6604
6605 /* The __gnu_local_gp symbol.  */
6606
6607 static GTY(()) rtx mips_gnu_local_gp;
6608
6609 /* If we're generating n32 or n64 abicalls, emit instructions
6610    to set up the global pointer.  */
6611
6612 static void
6613 mips_emit_loadgp (void)
6614 {
6615   rtx addr, offset, incoming_address;
6616
6617   switch (mips_current_loadgp_style ())
6618     {
6619     case LOADGP_ABSOLUTE:
6620       if (mips_gnu_local_gp == NULL)
6621         {
6622           mips_gnu_local_gp = gen_rtx_SYMBOL_REF (Pmode, "__gnu_local_gp");
6623           SYMBOL_REF_FLAGS (mips_gnu_local_gp) |= SYMBOL_FLAG_LOCAL;
6624         }
6625       emit_insn (gen_loadgp_noshared (mips_gnu_local_gp));
6626       break;
6627
6628     case LOADGP_NEWABI:
6629       addr = XEXP (DECL_RTL (current_function_decl), 0);
6630       offset = mips_unspec_address (addr, SYMBOL_GOTOFF_LOADGP);
6631       incoming_address = gen_rtx_REG (Pmode, PIC_FUNCTION_ADDR_REGNUM);
6632       emit_insn (gen_loadgp (offset, incoming_address));
6633       if (!TARGET_EXPLICIT_RELOCS)
6634         emit_insn (gen_loadgp_blockage ());
6635       break;
6636
6637     default:
6638       break;
6639     }
6640 }
6641
6642 /* Set up the stack and frame (if desired) for the function.  */
6643
6644 static void
6645 mips_output_function_prologue (FILE *file, HOST_WIDE_INT size ATTRIBUTE_UNUSED)
6646 {
6647   const char *fnname;
6648   HOST_WIDE_INT tsize = cfun->machine->frame.total_size;
6649
6650 #ifdef SDB_DEBUGGING_INFO
6651   if (debug_info_level != DINFO_LEVEL_TERSE && write_symbols == SDB_DEBUG)
6652     SDB_OUTPUT_SOURCE_LINE (file, DECL_SOURCE_LINE (current_function_decl));
6653 #endif
6654
6655   /* In mips16 mode, we may need to generate a 32 bit to handle
6656      floating point arguments.  The linker will arrange for any 32 bit
6657      functions to call this stub, which will then jump to the 16 bit
6658      function proper.  */
6659   if (TARGET_MIPS16 && !TARGET_SOFT_FLOAT
6660       && current_function_args_info.fp_code != 0)
6661     build_mips16_function_stub (file);
6662
6663   if (!FUNCTION_NAME_ALREADY_DECLARED)
6664     {
6665       /* Get the function name the same way that toplev.c does before calling
6666          assemble_start_function.  This is needed so that the name used here
6667          exactly matches the name used in ASM_DECLARE_FUNCTION_NAME.  */
6668       fnname = XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0);
6669
6670       if (!flag_inhibit_size_directive)
6671         {
6672           fputs ("\t.ent\t", file);
6673           assemble_name (file, fnname);
6674           fputs ("\n", file);
6675         }
6676
6677       assemble_name (file, fnname);
6678       fputs (":\n", file);
6679     }
6680
6681   /* Stop mips_file_end from treating this function as external.  */
6682   if (TARGET_IRIX && mips_abi == ABI_32)
6683     TREE_ASM_WRITTEN (DECL_NAME (cfun->decl)) = 1;
6684
6685   if (!flag_inhibit_size_directive)
6686     {
6687       /* .frame FRAMEREG, FRAMESIZE, RETREG */
6688       fprintf (file,
6689                "\t.frame\t%s," HOST_WIDE_INT_PRINT_DEC ",%s\t\t"
6690                "# vars= " HOST_WIDE_INT_PRINT_DEC ", regs= %d/%d"
6691                ", args= " HOST_WIDE_INT_PRINT_DEC
6692                ", gp= " HOST_WIDE_INT_PRINT_DEC "\n",
6693                (reg_names[(frame_pointer_needed)
6694                           ? HARD_FRAME_POINTER_REGNUM : STACK_POINTER_REGNUM]),
6695                ((frame_pointer_needed && TARGET_MIPS16)
6696                 ? tsize - cfun->machine->frame.args_size
6697                 : tsize),
6698                reg_names[GP_REG_FIRST + 31],
6699                cfun->machine->frame.var_size,
6700                cfun->machine->frame.num_gp,
6701                cfun->machine->frame.num_fp,
6702                cfun->machine->frame.args_size,
6703                cfun->machine->frame.cprestore_size);
6704
6705       /* .mask MASK, GPOFFSET; .fmask FPOFFSET */
6706       fprintf (file, "\t.mask\t0x%08x," HOST_WIDE_INT_PRINT_DEC "\n",
6707                cfun->machine->frame.mask,
6708                cfun->machine->frame.gp_save_offset);
6709       fprintf (file, "\t.fmask\t0x%08x," HOST_WIDE_INT_PRINT_DEC "\n",
6710                cfun->machine->frame.fmask,
6711                cfun->machine->frame.fp_save_offset);
6712
6713       /* Require:
6714          OLD_SP == *FRAMEREG + FRAMESIZE => can find old_sp from nominated FP reg.
6715          HIGHEST_GP_SAVED == *FRAMEREG + FRAMESIZE + GPOFFSET => can find saved regs.  */
6716     }
6717
6718   if (mips_current_loadgp_style () == LOADGP_OLDABI)
6719     {
6720       /* Handle the initialization of $gp for SVR4 PIC.  */
6721       if (!cfun->machine->all_noreorder_p)
6722         output_asm_insn ("%(.cpload\t%^%)", 0);
6723       else
6724         output_asm_insn ("%(.cpload\t%^\n\t%<", 0);
6725     }
6726   else if (cfun->machine->all_noreorder_p)
6727     output_asm_insn ("%(%<", 0);
6728
6729   /* Tell the assembler which register we're using as the global
6730      pointer.  This is needed for thunks, since they can use either
6731      explicit relocs or assembler macros.  */
6732   mips_output_cplocal ();
6733 }
6734 \f
6735 /* Make the last instruction frame related and note that it performs
6736    the operation described by FRAME_PATTERN.  */
6737
6738 static void
6739 mips_set_frame_expr (rtx frame_pattern)
6740 {
6741   rtx insn;
6742
6743   insn = get_last_insn ();
6744   RTX_FRAME_RELATED_P (insn) = 1;
6745   REG_NOTES (insn) = alloc_EXPR_LIST (REG_FRAME_RELATED_EXPR,
6746                                       frame_pattern,
6747                                       REG_NOTES (insn));
6748 }
6749
6750
6751 /* Return a frame-related rtx that stores REG at MEM.
6752    REG must be a single register.  */
6753
6754 static rtx
6755 mips_frame_set (rtx mem, rtx reg)
6756 {
6757   rtx set;
6758
6759   /* If we're saving the return address register and the dwarf return
6760      address column differs from the hard register number, adjust the
6761      note reg to refer to the former.  */
6762   if (REGNO (reg) == GP_REG_FIRST + 31
6763       && DWARF_FRAME_RETURN_COLUMN != GP_REG_FIRST + 31)
6764     reg = gen_rtx_REG (GET_MODE (reg), DWARF_FRAME_RETURN_COLUMN);
6765
6766   set = gen_rtx_SET (VOIDmode, mem, reg);
6767   RTX_FRAME_RELATED_P (set) = 1;
6768
6769   return set;
6770 }
6771
6772
6773 /* Save register REG to MEM.  Make the instruction frame-related.  */
6774
6775 static void
6776 mips_save_reg (rtx reg, rtx mem)
6777 {
6778   if (GET_MODE (reg) == DFmode && !TARGET_FLOAT64)
6779     {
6780       rtx x1, x2;
6781
6782       if (mips_split_64bit_move_p (mem, reg))
6783         mips_split_64bit_move (mem, reg);
6784       else
6785         emit_move_insn (mem, reg);
6786
6787       x1 = mips_frame_set (mips_subword (mem, 0), mips_subword (reg, 0));
6788       x2 = mips_frame_set (mips_subword (mem, 1), mips_subword (reg, 1));
6789       mips_set_frame_expr (gen_rtx_PARALLEL (VOIDmode, gen_rtvec (2, x1, x2)));
6790     }
6791   else
6792     {
6793       if (TARGET_MIPS16
6794           && REGNO (reg) != GP_REG_FIRST + 31
6795           && !M16_REG_P (REGNO (reg)))
6796         {
6797           /* Save a non-mips16 register by moving it through a temporary.
6798              We don't need to do this for $31 since there's a special
6799              instruction for it.  */
6800           emit_move_insn (MIPS_PROLOGUE_TEMP (GET_MODE (reg)), reg);
6801           emit_move_insn (mem, MIPS_PROLOGUE_TEMP (GET_MODE (reg)));
6802         }
6803       else
6804         emit_move_insn (mem, reg);
6805
6806       mips_set_frame_expr (mips_frame_set (mem, reg));
6807     }
6808 }
6809
6810
6811 /* Expand the prologue into a bunch of separate insns.  */
6812
6813 void
6814 mips_expand_prologue (void)
6815 {
6816   HOST_WIDE_INT size;
6817
6818   if (cfun->machine->global_pointer > 0)
6819     REGNO (pic_offset_table_rtx) = cfun->machine->global_pointer;
6820
6821   size = compute_frame_size (get_frame_size ());
6822
6823   /* Save the registers.  Allocate up to MIPS_MAX_FIRST_STACK_STEP
6824      bytes beforehand; this is enough to cover the register save area
6825      without going out of range.  */
6826   if ((cfun->machine->frame.mask | cfun->machine->frame.fmask) != 0)
6827     {
6828       HOST_WIDE_INT step1;
6829
6830       step1 = MIN (size, MIPS_MAX_FIRST_STACK_STEP);
6831       RTX_FRAME_RELATED_P (emit_insn (gen_add3_insn (stack_pointer_rtx,
6832                                                      stack_pointer_rtx,
6833                                                      GEN_INT (-step1)))) = 1;
6834       size -= step1;
6835       mips_for_each_saved_reg (size, mips_save_reg);
6836     }
6837
6838   /* Allocate the rest of the frame.  */
6839   if (size > 0)
6840     {
6841       if (SMALL_OPERAND (-size))
6842         RTX_FRAME_RELATED_P (emit_insn (gen_add3_insn (stack_pointer_rtx,
6843                                                        stack_pointer_rtx,
6844                                                        GEN_INT (-size)))) = 1;
6845       else
6846         {
6847           emit_move_insn (MIPS_PROLOGUE_TEMP (Pmode), GEN_INT (size));
6848           if (TARGET_MIPS16)
6849             {
6850               /* There are no instructions to add or subtract registers
6851                  from the stack pointer, so use the frame pointer as a
6852                  temporary.  We should always be using a frame pointer
6853                  in this case anyway.  */
6854               gcc_assert (frame_pointer_needed);
6855               emit_move_insn (hard_frame_pointer_rtx, stack_pointer_rtx);
6856               emit_insn (gen_sub3_insn (hard_frame_pointer_rtx,
6857                                         hard_frame_pointer_rtx,
6858                                         MIPS_PROLOGUE_TEMP (Pmode)));
6859               emit_move_insn (stack_pointer_rtx, hard_frame_pointer_rtx);
6860             }
6861           else
6862             emit_insn (gen_sub3_insn (stack_pointer_rtx,
6863                                       stack_pointer_rtx,
6864                                       MIPS_PROLOGUE_TEMP (Pmode)));
6865
6866           /* Describe the combined effect of the previous instructions.  */
6867           mips_set_frame_expr
6868             (gen_rtx_SET (VOIDmode, stack_pointer_rtx,
6869                           plus_constant (stack_pointer_rtx, -size)));
6870         }
6871     }
6872
6873   /* Set up the frame pointer, if we're using one.  In mips16 code,
6874      we point the frame pointer ahead of the outgoing argument area.
6875      This should allow more variables & incoming arguments to be
6876      accessed with unextended instructions.  */
6877   if (frame_pointer_needed)
6878     {
6879       if (TARGET_MIPS16 && cfun->machine->frame.args_size != 0)
6880         {
6881           rtx offset = GEN_INT (cfun->machine->frame.args_size);
6882           if (SMALL_OPERAND (cfun->machine->frame.args_size))
6883             RTX_FRAME_RELATED_P
6884               (emit_insn (gen_add3_insn (hard_frame_pointer_rtx,
6885                                          stack_pointer_rtx,
6886                                          offset))) = 1;
6887           else
6888             {
6889               emit_move_insn (MIPS_PROLOGUE_TEMP (Pmode), offset);
6890               emit_move_insn (hard_frame_pointer_rtx, stack_pointer_rtx);
6891               emit_insn (gen_add3_insn (hard_frame_pointer_rtx,
6892                                         hard_frame_pointer_rtx,
6893                                         MIPS_PROLOGUE_TEMP (Pmode)));
6894               mips_set_frame_expr
6895                 (gen_rtx_SET (VOIDmode, hard_frame_pointer_rtx,
6896                               plus_constant (stack_pointer_rtx,
6897                                              cfun->machine->frame.args_size)));
6898             }
6899         }
6900       else
6901         RTX_FRAME_RELATED_P (emit_move_insn (hard_frame_pointer_rtx,
6902                                              stack_pointer_rtx)) = 1;
6903     }
6904
6905   mips_emit_loadgp ();
6906
6907   /* If generating o32/o64 abicalls, save $gp on the stack.  */
6908   if (TARGET_ABICALLS && !TARGET_NEWABI && !current_function_is_leaf)
6909     emit_insn (gen_cprestore (GEN_INT (current_function_outgoing_args_size)));
6910
6911   /* If we are profiling, make sure no instructions are scheduled before
6912      the call to mcount.  */
6913
6914   if (current_function_profile)
6915     emit_insn (gen_blockage ());
6916 }
6917 \f
6918 /* Do any necessary cleanup after a function to restore stack, frame,
6919    and regs.  */
6920
6921 #define RA_MASK BITMASK_HIGH    /* 1 << 31 */
6922
6923 static void
6924 mips_output_function_epilogue (FILE *file ATTRIBUTE_UNUSED,
6925                                HOST_WIDE_INT size ATTRIBUTE_UNUSED)
6926 {
6927   /* Reinstate the normal $gp.  */
6928   REGNO (pic_offset_table_rtx) = GLOBAL_POINTER_REGNUM;
6929   mips_output_cplocal ();
6930
6931   if (cfun->machine->all_noreorder_p)
6932     {
6933       /* Avoid using %>%) since it adds excess whitespace.  */
6934       output_asm_insn (".set\tmacro", 0);
6935       output_asm_insn (".set\treorder", 0);
6936       set_noreorder = set_nomacro = 0;
6937     }
6938
6939   if (!FUNCTION_NAME_ALREADY_DECLARED && !flag_inhibit_size_directive)
6940     {
6941       const char *fnname;
6942
6943       /* Get the function name the same way that toplev.c does before calling
6944          assemble_start_function.  This is needed so that the name used here
6945          exactly matches the name used in ASM_DECLARE_FUNCTION_NAME.  */
6946       fnname = XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0);
6947       fputs ("\t.end\t", file);
6948       assemble_name (file, fnname);
6949       fputs ("\n", file);
6950     }
6951 }
6952 \f
6953 /* Emit instructions to restore register REG from slot MEM.  */
6954
6955 static void
6956 mips_restore_reg (rtx reg, rtx mem)
6957 {
6958   /* There's no mips16 instruction to load $31 directly.  Load into
6959      $7 instead and adjust the return insn appropriately.  */
6960   if (TARGET_MIPS16 && REGNO (reg) == GP_REG_FIRST + 31)
6961     reg = gen_rtx_REG (GET_MODE (reg), 7);
6962
6963   if (TARGET_MIPS16 && !M16_REG_P (REGNO (reg)))
6964     {
6965       /* Can't restore directly; move through a temporary.  */
6966       emit_move_insn (MIPS_EPILOGUE_TEMP (GET_MODE (reg)), mem);
6967       emit_move_insn (reg, MIPS_EPILOGUE_TEMP (GET_MODE (reg)));
6968     }
6969   else
6970     emit_move_insn (reg, mem);
6971 }
6972
6973
6974 /* Expand the epilogue into a bunch of separate insns.  SIBCALL_P is true
6975    if this epilogue precedes a sibling call, false if it is for a normal
6976    "epilogue" pattern.  */
6977
6978 void
6979 mips_expand_epilogue (int sibcall_p)
6980 {
6981   HOST_WIDE_INT step1, step2;
6982   rtx base, target;
6983
6984   if (!sibcall_p && mips_can_use_return_insn ())
6985     {
6986       emit_jump_insn (gen_return ());
6987       return;
6988     }
6989
6990   /* Split the frame into two.  STEP1 is the amount of stack we should
6991      deallocate before restoring the registers.  STEP2 is the amount we
6992      should deallocate afterwards.
6993
6994      Start off by assuming that no registers need to be restored.  */
6995   step1 = cfun->machine->frame.total_size;
6996   step2 = 0;
6997
6998   /* Work out which register holds the frame address.  Account for the
6999      frame pointer offset used by mips16 code.  */
7000   if (!frame_pointer_needed)
7001     base = stack_pointer_rtx;
7002   else
7003     {
7004       base = hard_frame_pointer_rtx;
7005       if (TARGET_MIPS16)
7006         step1 -= cfun->machine->frame.args_size;
7007     }
7008
7009   /* If we need to restore registers, deallocate as much stack as
7010      possible in the second step without going out of range.  */
7011   if ((cfun->machine->frame.mask | cfun->machine->frame.fmask) != 0)
7012     {
7013       step2 = MIN (step1, MIPS_MAX_FIRST_STACK_STEP);
7014       step1 -= step2;
7015     }
7016
7017   /* Set TARGET to BASE + STEP1.  */
7018   target = base;
7019   if (step1 > 0)
7020     {
7021       rtx adjust;
7022
7023       /* Get an rtx for STEP1 that we can add to BASE.  */
7024       adjust = GEN_INT (step1);
7025       if (!SMALL_OPERAND (step1))
7026         {
7027           emit_move_insn (MIPS_EPILOGUE_TEMP (Pmode), adjust);
7028           adjust = MIPS_EPILOGUE_TEMP (Pmode);
7029         }
7030
7031       /* Normal mode code can copy the result straight into $sp.  */
7032       if (!TARGET_MIPS16)
7033         target = stack_pointer_rtx;
7034
7035       emit_insn (gen_add3_insn (target, base, adjust));
7036     }
7037
7038   /* Copy TARGET into the stack pointer.  */
7039   if (target != stack_pointer_rtx)
7040     emit_move_insn (stack_pointer_rtx, target);
7041
7042   /* If we're using addressing macros for n32/n64 abicalls, $gp is
7043      implicitly used by all SYMBOL_REFs.  We must emit a blockage
7044      insn before restoring it.  */
7045   if (TARGET_ABICALLS && TARGET_NEWABI && !TARGET_EXPLICIT_RELOCS)
7046     emit_insn (gen_blockage ());
7047
7048   /* Restore the registers.  */
7049   mips_for_each_saved_reg (cfun->machine->frame.total_size - step2,
7050                            mips_restore_reg);
7051
7052   /* Deallocate the final bit of the frame.  */
7053   if (step2 > 0)
7054     emit_insn (gen_add3_insn (stack_pointer_rtx,
7055                               stack_pointer_rtx,
7056                               GEN_INT (step2)));
7057
7058   /* Add in the __builtin_eh_return stack adjustment.  We need to
7059      use a temporary in mips16 code.  */
7060   if (current_function_calls_eh_return)
7061     {
7062       if (TARGET_MIPS16)
7063         {
7064           emit_move_insn (MIPS_EPILOGUE_TEMP (Pmode), stack_pointer_rtx);
7065           emit_insn (gen_add3_insn (MIPS_EPILOGUE_TEMP (Pmode),
7066                                     MIPS_EPILOGUE_TEMP (Pmode),
7067                                     EH_RETURN_STACKADJ_RTX));
7068           emit_move_insn (stack_pointer_rtx, MIPS_EPILOGUE_TEMP (Pmode));
7069         }
7070       else
7071         emit_insn (gen_add3_insn (stack_pointer_rtx,
7072                                   stack_pointer_rtx,
7073                                   EH_RETURN_STACKADJ_RTX));
7074     }
7075
7076   if (!sibcall_p)
7077     {
7078       /* The mips16 loads the return address into $7, not $31.  */
7079       if (TARGET_MIPS16 && (cfun->machine->frame.mask & RA_MASK) != 0)
7080         emit_jump_insn (gen_return_internal (gen_rtx_REG (Pmode,
7081                                                           GP_REG_FIRST + 7)));
7082       else
7083         emit_jump_insn (gen_return_internal (gen_rtx_REG (Pmode,
7084                                                           GP_REG_FIRST + 31)));
7085     }
7086 }
7087 \f
7088 /* Return nonzero if this function is known to have a null epilogue.
7089    This allows the optimizer to omit jumps to jumps if no stack
7090    was created.  */
7091
7092 int
7093 mips_can_use_return_insn (void)
7094 {
7095   tree return_type;
7096
7097   if (! reload_completed)
7098     return 0;
7099
7100   if (regs_ever_live[31] || current_function_profile)
7101     return 0;
7102
7103   return_type = DECL_RESULT (current_function_decl);
7104
7105   /* In mips16 mode, a function which returns a floating point value
7106      needs to arrange to copy the return value into the floating point
7107      registers.  */
7108   if (TARGET_MIPS16
7109       && mips16_hard_float
7110       && ! aggregate_value_p (return_type, current_function_decl)
7111       && GET_MODE_CLASS (DECL_MODE (return_type)) == MODE_FLOAT
7112       && GET_MODE_SIZE (DECL_MODE (return_type)) <= UNITS_PER_FPVALUE)
7113     return 0;
7114
7115   if (cfun->machine->frame.initialized)
7116     return cfun->machine->frame.total_size == 0;
7117
7118   return compute_frame_size (get_frame_size ()) == 0;
7119 }
7120 \f
7121 /* Implement TARGET_ASM_OUTPUT_MI_THUNK.  Generate rtl rather than asm text
7122    in order to avoid duplicating too much logic from elsewhere.  */
7123
7124 static void
7125 mips_output_mi_thunk (FILE *file, tree thunk_fndecl ATTRIBUTE_UNUSED,
7126                       HOST_WIDE_INT delta, HOST_WIDE_INT vcall_offset,
7127                       tree function)
7128 {
7129   rtx this, temp1, temp2, insn, fnaddr;
7130
7131   /* Pretend to be a post-reload pass while generating rtl.  */
7132   no_new_pseudos = 1;
7133   reload_completed = 1;
7134   reset_block_changes ();
7135
7136   /* Pick a global pointer for -mabicalls.  Use $15 rather than $28
7137      for TARGET_NEWABI since the latter is a call-saved register.  */
7138   if (TARGET_ABICALLS)
7139     cfun->machine->global_pointer
7140       = REGNO (pic_offset_table_rtx)
7141       = TARGET_NEWABI ? 15 : GLOBAL_POINTER_REGNUM;
7142
7143   /* Set up the global pointer for n32 or n64 abicalls.  */
7144   mips_emit_loadgp ();
7145
7146   /* We need two temporary registers in some cases.  */
7147   temp1 = gen_rtx_REG (Pmode, 2);
7148   temp2 = gen_rtx_REG (Pmode, 3);
7149
7150   /* Find out which register contains the "this" pointer.  */
7151   if (aggregate_value_p (TREE_TYPE (TREE_TYPE (function)), function))
7152     this = gen_rtx_REG (Pmode, GP_ARG_FIRST + 1);
7153   else
7154     this = gen_rtx_REG (Pmode, GP_ARG_FIRST);
7155
7156   /* Add DELTA to THIS.  */
7157   if (delta != 0)
7158     {
7159       rtx offset = GEN_INT (delta);
7160       if (!SMALL_OPERAND (delta))
7161         {
7162           emit_move_insn (temp1, offset);
7163           offset = temp1;
7164         }
7165       emit_insn (gen_add3_insn (this, this, offset));
7166     }
7167
7168   /* If needed, add *(*THIS + VCALL_OFFSET) to THIS.  */
7169   if (vcall_offset != 0)
7170     {
7171       rtx addr;
7172
7173       /* Set TEMP1 to *THIS.  */
7174       emit_move_insn (temp1, gen_rtx_MEM (Pmode, this));
7175
7176       /* Set ADDR to a legitimate address for *THIS + VCALL_OFFSET.  */
7177       addr = mips_add_offset (temp2, temp1, vcall_offset);
7178
7179       /* Load the offset and add it to THIS.  */
7180       emit_move_insn (temp1, gen_rtx_MEM (Pmode, addr));
7181       emit_insn (gen_add3_insn (this, this, temp1));
7182     }
7183
7184   /* Jump to the target function.  Use a sibcall if direct jumps are
7185      allowed, otherwise load the address into a register first.  */
7186   fnaddr = XEXP (DECL_RTL (function), 0);
7187   if (TARGET_MIPS16 || TARGET_ABICALLS || TARGET_LONG_CALLS)
7188     {
7189       /* This is messy.  gas treats "la $25,foo" as part of a call
7190          sequence and may allow a global "foo" to be lazily bound.
7191          The general move patterns therefore reject this combination.
7192
7193          In this context, lazy binding would actually be OK for o32 and o64,
7194          but it's still wrong for n32 and n64; see mips_load_call_address.
7195          We must therefore load the address via a temporary register if
7196          mips_dangerous_for_la25_p.
7197
7198          If we jump to the temporary register rather than $25, the assembler
7199          can use the move insn to fill the jump's delay slot.  */
7200       if (TARGET_ABICALLS && !mips_dangerous_for_la25_p (fnaddr))
7201         temp1 = gen_rtx_REG (Pmode, PIC_FUNCTION_ADDR_REGNUM);
7202       mips_load_call_address (temp1, fnaddr, true);
7203
7204       if (TARGET_ABICALLS && REGNO (temp1) != PIC_FUNCTION_ADDR_REGNUM)
7205         emit_move_insn (gen_rtx_REG (Pmode, PIC_FUNCTION_ADDR_REGNUM), temp1);
7206       emit_jump_insn (gen_indirect_jump (temp1));
7207     }
7208   else
7209     {
7210       insn = emit_call_insn (gen_sibcall_internal (fnaddr, const0_rtx));
7211       SIBLING_CALL_P (insn) = 1;
7212     }
7213
7214   /* Run just enough of rest_of_compilation.  This sequence was
7215      "borrowed" from alpha.c.  */
7216   insn = get_insns ();
7217   insn_locators_initialize ();
7218   split_all_insns_noflow ();
7219   if (TARGET_MIPS16)
7220     mips16_lay_out_constants ();
7221   shorten_branches (insn);
7222   final_start_function (insn, file, 1);
7223   final (insn, file, 1);
7224   final_end_function ();
7225
7226   /* Clean up the vars set above.  Note that final_end_function resets
7227      the global pointer for us.  */
7228   reload_completed = 0;
7229   no_new_pseudos = 0;
7230 }
7231 \f
7232 /* Returns nonzero if X contains a SYMBOL_REF.  */
7233
7234 static int
7235 symbolic_expression_p (rtx x)
7236 {
7237   if (GET_CODE (x) == SYMBOL_REF)
7238     return 1;
7239
7240   if (GET_CODE (x) == CONST)
7241     return symbolic_expression_p (XEXP (x, 0));
7242
7243   if (UNARY_P (x))
7244     return symbolic_expression_p (XEXP (x, 0));
7245
7246   if (ARITHMETIC_P (x))
7247     return (symbolic_expression_p (XEXP (x, 0))
7248             || symbolic_expression_p (XEXP (x, 1)));
7249
7250   return 0;
7251 }
7252
7253 /* Choose the section to use for the constant rtx expression X that has
7254    mode MODE.  */
7255
7256 static section *
7257 mips_select_rtx_section (enum machine_mode mode, rtx x,
7258                          unsigned HOST_WIDE_INT align)
7259 {
7260   if (TARGET_MIPS16)
7261     {
7262       /* In mips16 mode, the constant table always goes in the same section
7263          as the function, so that constants can be loaded using PC relative
7264          addressing.  */
7265       return function_section (current_function_decl);
7266     }
7267   else if (TARGET_EMBEDDED_DATA)
7268     {
7269       /* For embedded applications, always put constants in read-only data,
7270          in order to reduce RAM usage.  */
7271       return mergeable_constant_section (mode, align, 0);
7272     }
7273   else
7274     {
7275       /* For hosted applications, always put constants in small data if
7276          possible, as this gives the best performance.  */
7277       /* ??? Consider using mergeable small data sections.  */
7278
7279       if (GET_MODE_SIZE (mode) <= (unsigned) mips_section_threshold
7280           && mips_section_threshold > 0)
7281         return get_named_section (NULL, ".sdata", 0);
7282       else if (flag_pic && symbolic_expression_p (x))
7283         return get_named_section (NULL, ".data.rel.ro", 3);
7284       else
7285         return mergeable_constant_section (mode, align, 0);
7286     }
7287 }
7288
7289 /* Implement TARGET_ASM_FUNCTION_RODATA_SECTION.
7290
7291    The complication here is that, with the combination TARGET_ABICALLS
7292    && !TARGET_GPWORD, jump tables will use absolute addresses, and should
7293    therefore not be included in the read-only part of a DSO.  Handle such
7294    cases by selecting a normal data section instead of a read-only one.
7295    The logic apes that in default_function_rodata_section.  */
7296
7297 static section *
7298 mips_function_rodata_section (tree decl)
7299 {
7300   if (!TARGET_ABICALLS || TARGET_GPWORD)
7301     return default_function_rodata_section (decl);
7302
7303   if (decl && DECL_SECTION_NAME (decl))
7304     {
7305       const char *name = TREE_STRING_POINTER (DECL_SECTION_NAME (decl));
7306       if (DECL_ONE_ONLY (decl) && strncmp (name, ".gnu.linkonce.t.", 16) == 0)
7307         {
7308           char *rname = ASTRDUP (name);
7309           rname[14] = 'd';
7310           return get_section (rname, SECTION_LINKONCE | SECTION_WRITE, decl);
7311         }
7312       else if (flag_function_sections && flag_data_sections
7313                && strncmp (name, ".text.", 6) == 0)
7314         {
7315           char *rname = ASTRDUP (name);
7316           memcpy (rname + 1, "data", 4);
7317           return get_section (rname, SECTION_WRITE, decl);
7318         }
7319     }
7320   return data_section;
7321 }
7322
7323 /* Implement TARGET_IN_SMALL_DATA_P.  This function controls whether
7324    locally-defined objects go in a small data section.  It also controls
7325    the setting of the SYMBOL_REF_SMALL_P flag, which in turn helps
7326    mips_classify_symbol decide when to use %gp_rel(...)($gp) accesses.  */
7327
7328 static bool
7329 mips_in_small_data_p (tree decl)
7330 {
7331   HOST_WIDE_INT size;
7332
7333   if (TREE_CODE (decl) == STRING_CST || TREE_CODE (decl) == FUNCTION_DECL)
7334     return false;
7335
7336   /* We don't yet generate small-data references for -mabicalls.  See related
7337      -G handling in override_options.  */
7338   if (TARGET_ABICALLS)
7339     return false;
7340
7341   if (TREE_CODE (decl) == VAR_DECL && DECL_SECTION_NAME (decl) != 0)
7342     {
7343       const char *name;
7344
7345       /* Reject anything that isn't in a known small-data section.  */
7346       name = TREE_STRING_POINTER (DECL_SECTION_NAME (decl));
7347       if (strcmp (name, ".sdata") != 0 && strcmp (name, ".sbss") != 0)
7348         return false;
7349
7350       /* If a symbol is defined externally, the assembler will use the
7351          usual -G rules when deciding how to implement macros.  */
7352       if (TARGET_EXPLICIT_RELOCS || !DECL_EXTERNAL (decl))
7353         return true;
7354     }
7355   else if (TARGET_EMBEDDED_DATA)
7356     {
7357       /* Don't put constants into the small data section: we want them
7358          to be in ROM rather than RAM.  */
7359       if (TREE_CODE (decl) != VAR_DECL)
7360         return false;
7361
7362       if (TREE_READONLY (decl)
7363           && !TREE_SIDE_EFFECTS (decl)
7364           && (!DECL_INITIAL (decl) || TREE_CONSTANT (DECL_INITIAL (decl))))
7365         return false;
7366     }
7367
7368   size = int_size_in_bytes (TREE_TYPE (decl));
7369   return (size > 0 && size <= mips_section_threshold);
7370 }
7371
7372 /* Implement TARGET_USE_ANCHORS_FOR_SYMBOL_P.  We don't want to use
7373    anchors for small data: the GP register acts as an anchor in that
7374    case.  We also don't want to use them for PC-relative accesses,
7375    where the PC acts as an anchor.  */
7376
7377 static bool
7378 mips_use_anchors_for_symbol_p (rtx symbol)
7379 {
7380   switch (mips_classify_symbol (symbol))
7381     {
7382     case SYMBOL_CONSTANT_POOL:
7383     case SYMBOL_SMALL_DATA:
7384       return false;
7385
7386     default:
7387       return true;
7388     }
7389 }
7390 \f
7391 /* See whether VALTYPE is a record whose fields should be returned in
7392    floating-point registers.  If so, return the number of fields and
7393    list them in FIELDS (which should have two elements).  Return 0
7394    otherwise.
7395
7396    For n32 & n64, a structure with one or two fields is returned in
7397    floating-point registers as long as every field has a floating-point
7398    type.  */
7399
7400 static int
7401 mips_fpr_return_fields (tree valtype, tree *fields)
7402 {
7403   tree field;
7404   int i;
7405
7406   if (!TARGET_NEWABI)
7407     return 0;
7408
7409   if (TREE_CODE (valtype) != RECORD_TYPE)
7410     return 0;
7411
7412   i = 0;
7413   for (field = TYPE_FIELDS (valtype); field != 0; field = TREE_CHAIN (field))
7414     {
7415       if (TREE_CODE (field) != FIELD_DECL)
7416         continue;
7417
7418       if (TREE_CODE (TREE_TYPE (field)) != REAL_TYPE)
7419         return 0;
7420
7421       if (i == 2)
7422         return 0;
7423
7424       fields[i++] = field;
7425     }
7426   return i;
7427 }
7428
7429
7430 /* Implement TARGET_RETURN_IN_MSB.  For n32 & n64, we should return
7431    a value in the most significant part of $2/$3 if:
7432
7433       - the target is big-endian;
7434
7435       - the value has a structure or union type (we generalize this to
7436         cover aggregates from other languages too); and
7437
7438       - the structure is not returned in floating-point registers.  */
7439
7440 static bool
7441 mips_return_in_msb (tree valtype)
7442 {
7443   tree fields[2];
7444
7445   return (TARGET_NEWABI
7446           && TARGET_BIG_ENDIAN
7447           && AGGREGATE_TYPE_P (valtype)
7448           && mips_fpr_return_fields (valtype, fields) == 0);
7449 }
7450
7451
7452 /* Return a composite value in a pair of floating-point registers.
7453    MODE1 and OFFSET1 are the mode and byte offset for the first value,
7454    likewise MODE2 and OFFSET2 for the second.  MODE is the mode of the
7455    complete value.
7456
7457    For n32 & n64, $f0 always holds the first value and $f2 the second.
7458    Otherwise the values are packed together as closely as possible.  */
7459
7460 static rtx
7461 mips_return_fpr_pair (enum machine_mode mode,
7462                       enum machine_mode mode1, HOST_WIDE_INT offset1,
7463                       enum machine_mode mode2, HOST_WIDE_INT offset2)
7464 {
7465   int inc;
7466
7467   inc = (TARGET_NEWABI ? 2 : FP_INC);
7468   return gen_rtx_PARALLEL
7469     (mode,
7470      gen_rtvec (2,
7471                 gen_rtx_EXPR_LIST (VOIDmode,
7472                                    gen_rtx_REG (mode1, FP_RETURN),
7473                                    GEN_INT (offset1)),
7474                 gen_rtx_EXPR_LIST (VOIDmode,
7475                                    gen_rtx_REG (mode2, FP_RETURN + inc),
7476                                    GEN_INT (offset2))));
7477
7478 }
7479
7480
7481 /* Implement FUNCTION_VALUE and LIBCALL_VALUE.  For normal calls,
7482    VALTYPE is the return type and MODE is VOIDmode.  For libcalls,
7483    VALTYPE is null and MODE is the mode of the return value.  */
7484
7485 rtx
7486 mips_function_value (tree valtype, tree func ATTRIBUTE_UNUSED,
7487                      enum machine_mode mode)
7488 {
7489   if (valtype)
7490     {
7491       tree fields[2];
7492       int unsignedp;
7493
7494       mode = TYPE_MODE (valtype);
7495       unsignedp = TYPE_UNSIGNED (valtype);
7496
7497       /* Since we define TARGET_PROMOTE_FUNCTION_RETURN that returns
7498          true, we must promote the mode just as PROMOTE_MODE does.  */
7499       mode = promote_mode (valtype, mode, &unsignedp, 1);
7500
7501       /* Handle structures whose fields are returned in $f0/$f2.  */
7502       switch (mips_fpr_return_fields (valtype, fields))
7503         {
7504         case 1:
7505           return gen_rtx_REG (mode, FP_RETURN);
7506
7507         case 2:
7508           return mips_return_fpr_pair (mode,
7509                                        TYPE_MODE (TREE_TYPE (fields[0])),
7510                                        int_byte_position (fields[0]),
7511                                        TYPE_MODE (TREE_TYPE (fields[1])),
7512                                        int_byte_position (fields[1]));
7513         }
7514
7515       /* If a value is passed in the most significant part of a register, see
7516          whether we have to round the mode up to a whole number of words.  */
7517       if (mips_return_in_msb (valtype))
7518         {
7519           HOST_WIDE_INT size = int_size_in_bytes (valtype);
7520           if (size % UNITS_PER_WORD != 0)
7521             {
7522               size += UNITS_PER_WORD - size % UNITS_PER_WORD;
7523               mode = mode_for_size (size * BITS_PER_UNIT, MODE_INT, 0);
7524             }
7525         }
7526
7527       /* For EABI, the class of return register depends entirely on MODE.
7528          For example, "struct { some_type x; }" and "union { some_type x; }"
7529          are returned in the same way as a bare "some_type" would be.
7530          Other ABIs only use FPRs for scalar, complex or vector types.  */
7531       if (mips_abi != ABI_EABI && !FLOAT_TYPE_P (valtype))
7532         return gen_rtx_REG (mode, GP_RETURN);
7533     }
7534
7535   if ((GET_MODE_CLASS (mode) == MODE_FLOAT
7536        || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
7537       && GET_MODE_SIZE (mode) <= UNITS_PER_HWFPVALUE)
7538     return gen_rtx_REG (mode, FP_RETURN);
7539
7540   /* Handle long doubles for n32 & n64.  */
7541   if (mode == TFmode)
7542     return mips_return_fpr_pair (mode,
7543                                  DImode, 0,
7544                                  DImode, GET_MODE_SIZE (mode) / 2);
7545
7546   if (GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT
7547       && GET_MODE_SIZE (mode) <= UNITS_PER_HWFPVALUE * 2)
7548     return mips_return_fpr_pair (mode,
7549                                  GET_MODE_INNER (mode), 0,
7550                                  GET_MODE_INNER (mode),
7551                                  GET_MODE_SIZE (mode) / 2);
7552
7553   return gen_rtx_REG (mode, GP_RETURN);
7554 }
7555
7556 /* Return nonzero when an argument must be passed by reference.  */
7557
7558 static bool
7559 mips_pass_by_reference (CUMULATIVE_ARGS *cum ATTRIBUTE_UNUSED,
7560                         enum machine_mode mode, tree type,
7561                         bool named ATTRIBUTE_UNUSED)
7562 {
7563   if (mips_abi == ABI_EABI)
7564     {
7565       int size;
7566
7567       /* ??? How should SCmode be handled?  */
7568       if (mode == DImode || mode == DFmode)
7569         return 0;
7570
7571       size = type ? int_size_in_bytes (type) : GET_MODE_SIZE (mode);
7572       return size == -1 || size > UNITS_PER_WORD;
7573     }
7574   else
7575     {
7576       /* If we have a variable-sized parameter, we have no choice.  */
7577       return targetm.calls.must_pass_in_stack (mode, type);
7578     }
7579 }
7580
7581 static bool
7582 mips_callee_copies (CUMULATIVE_ARGS *cum ATTRIBUTE_UNUSED,
7583                     enum machine_mode mode ATTRIBUTE_UNUSED,
7584                     tree type ATTRIBUTE_UNUSED, bool named)
7585 {
7586   return mips_abi == ABI_EABI && named;
7587 }
7588
7589 /* Return true if registers of class CLASS cannot change from mode FROM
7590    to mode TO.  */
7591
7592 bool
7593 mips_cannot_change_mode_class (enum machine_mode from,
7594                                enum machine_mode to, enum reg_class class)
7595 {
7596   if (MIN (GET_MODE_SIZE (from), GET_MODE_SIZE (to)) <= UNITS_PER_WORD
7597       && MAX (GET_MODE_SIZE (from), GET_MODE_SIZE (to)) > UNITS_PER_WORD)
7598     {
7599       if (TARGET_BIG_ENDIAN)
7600         {
7601           /* When a multi-word value is stored in paired floating-point
7602              registers, the first register always holds the low word.
7603              We therefore can't allow FPRs to change between single-word
7604              and multi-word modes.  */
7605           if (FP_INC > 1 && reg_classes_intersect_p (FP_REGS, class))
7606             return true;
7607         }
7608       else
7609         {
7610           /* LO_REGNO == HI_REGNO + 1, so if a multi-word value is stored
7611              in LO and HI, the high word always comes first.  We therefore
7612              can't allow values stored in HI to change between single-word
7613              and multi-word modes.
7614              This rule applies to both the original HI/LO pair and the new
7615              DSP accumulators.  */
7616           if (reg_classes_intersect_p (ACC_REGS, class))
7617             return true;
7618         }
7619     }
7620   /* Loading a 32-bit value into a 64-bit floating-point register
7621      will not sign-extend the value, despite what LOAD_EXTEND_OP says.
7622      We can't allow 64-bit float registers to change from SImode to
7623      to a wider mode.  */
7624   if (TARGET_FLOAT64
7625       && from == SImode
7626       && GET_MODE_SIZE (to) >= UNITS_PER_WORD
7627       && reg_classes_intersect_p (FP_REGS, class))
7628     return true;
7629   return false;
7630 }
7631
7632 /* Return true if X should not be moved directly into register $25.
7633    We need this because many versions of GAS will treat "la $25,foo" as
7634    part of a call sequence and so allow a global "foo" to be lazily bound.  */
7635
7636 bool
7637 mips_dangerous_for_la25_p (rtx x)
7638 {
7639   HOST_WIDE_INT offset;
7640
7641   if (TARGET_EXPLICIT_RELOCS)
7642     return false;
7643
7644   mips_split_const (x, &x, &offset);
7645   return global_got_operand (x, VOIDmode);
7646 }
7647
7648 /* Implement PREFERRED_RELOAD_CLASS.  */
7649
7650 enum reg_class
7651 mips_preferred_reload_class (rtx x, enum reg_class class)
7652 {
7653   if (mips_dangerous_for_la25_p (x) && reg_class_subset_p (LEA_REGS, class))
7654     return LEA_REGS;
7655
7656   if (TARGET_HARD_FLOAT
7657       && FLOAT_MODE_P (GET_MODE (x))
7658       && reg_class_subset_p (FP_REGS, class))
7659     return FP_REGS;
7660
7661   if (reg_class_subset_p (GR_REGS, class))
7662     class = GR_REGS;
7663
7664   if (TARGET_MIPS16 && reg_class_subset_p (M16_REGS, class))
7665     class = M16_REGS;
7666
7667   return class;
7668 }
7669
7670 /* This function returns the register class required for a secondary
7671    register when copying between one of the registers in CLASS, and X,
7672    using MODE.  If IN_P is nonzero, the copy is going from X to the
7673    register, otherwise the register is the source.  A return value of
7674    NO_REGS means that no secondary register is required.  */
7675
7676 enum reg_class
7677 mips_secondary_reload_class (enum reg_class class,
7678                              enum machine_mode mode, rtx x, int in_p)
7679 {
7680   enum reg_class gr_regs = TARGET_MIPS16 ? M16_REGS : GR_REGS;
7681   int regno = -1;
7682   int gp_reg_p;
7683
7684   if (REG_P (x)|| GET_CODE (x) == SUBREG)
7685     regno = true_regnum (x);
7686
7687   gp_reg_p = TARGET_MIPS16 ? M16_REG_P (regno) : GP_REG_P (regno);
7688
7689   if (mips_dangerous_for_la25_p (x))
7690     {
7691       gr_regs = LEA_REGS;
7692       if (TEST_HARD_REG_BIT (reg_class_contents[(int) class], 25))
7693         return gr_regs;
7694     }
7695
7696   /* Copying from HI or LO to anywhere other than a general register
7697      requires a general register.
7698      This rule applies to both the original HI/LO pair and the new
7699      DSP accumulators.  */
7700   if (reg_class_subset_p (class, ACC_REGS))
7701     {
7702       if (TARGET_MIPS16 && in_p)
7703         {
7704           /* We can't really copy to HI or LO at all in mips16 mode.  */
7705           return M16_REGS;
7706         }
7707       return gp_reg_p ? NO_REGS : gr_regs;
7708     }
7709   if (ACC_REG_P (regno))
7710     {
7711       if (TARGET_MIPS16 && ! in_p)
7712         {
7713           /* We can't really copy to HI or LO at all in mips16 mode.  */
7714           return M16_REGS;
7715         }
7716       return class == gr_regs ? NO_REGS : gr_regs;
7717     }
7718
7719   /* We can only copy a value to a condition code register from a
7720      floating point register, and even then we require a scratch
7721      floating point register.  We can only copy a value out of a
7722      condition code register into a general register.  */
7723   if (class == ST_REGS)
7724     {
7725       if (in_p)
7726         return FP_REGS;
7727       return gp_reg_p ? NO_REGS : gr_regs;
7728     }
7729   if (ST_REG_P (regno))
7730     {
7731       if (! in_p)
7732         return FP_REGS;
7733       return class == gr_regs ? NO_REGS : gr_regs;
7734     }
7735
7736   if (class == FP_REGS)
7737     {
7738       if (MEM_P (x))
7739         {
7740           /* In this case we can use lwc1, swc1, ldc1 or sdc1.  */
7741           return NO_REGS;
7742         }
7743       else if (CONSTANT_P (x) && GET_MODE_CLASS (mode) == MODE_FLOAT)
7744         {
7745           /* We can use the l.s and l.d macros to load floating-point
7746              constants.  ??? For l.s, we could probably get better
7747              code by returning GR_REGS here.  */
7748           return NO_REGS;
7749         }
7750       else if (gp_reg_p || x == CONST0_RTX (mode))
7751         {
7752           /* In this case we can use mtc1, mfc1, dmtc1 or dmfc1.  */
7753           return NO_REGS;
7754         }
7755       else if (FP_REG_P (regno))
7756         {
7757           /* In this case we can use mov.s or mov.d.  */
7758           return NO_REGS;
7759         }
7760       else
7761         {
7762           /* Otherwise, we need to reload through an integer register.  */
7763           return gr_regs;
7764         }
7765     }
7766
7767   /* In mips16 mode, going between memory and anything but M16_REGS
7768      requires an M16_REG.  */
7769   if (TARGET_MIPS16)
7770     {
7771       if (class != M16_REGS && class != M16_NA_REGS)
7772         {
7773           if (gp_reg_p)
7774             return NO_REGS;
7775           return M16_REGS;
7776         }
7777       if (! gp_reg_p)
7778         {
7779           if (class == M16_REGS || class == M16_NA_REGS)
7780             return NO_REGS;
7781           return M16_REGS;
7782         }
7783     }
7784
7785   return NO_REGS;
7786 }
7787
7788 /* Implement CLASS_MAX_NREGS.
7789
7790    Usually all registers are word-sized.  The only supported exception
7791    is -mgp64 -msingle-float, which has 64-bit words but 32-bit float
7792    registers.  A word-based calculation is correct even in that case,
7793    since -msingle-float disallows multi-FPR values.
7794
7795    The FP status registers are an exception to this rule.  They are always
7796    4 bytes wide as they only hold condition code modes, and CCmode is always
7797    considered to be 4 bytes wide.  */
7798
7799 int
7800 mips_class_max_nregs (enum reg_class class ATTRIBUTE_UNUSED,
7801                       enum machine_mode mode)
7802 {
7803   if (class == ST_REGS)
7804     return (GET_MODE_SIZE (mode) + 3) / 4;
7805   else
7806     return (GET_MODE_SIZE (mode) + UNITS_PER_WORD - 1) / UNITS_PER_WORD;
7807 }
7808
7809 static bool
7810 mips_valid_pointer_mode (enum machine_mode mode)
7811 {
7812   return (mode == SImode || (TARGET_64BIT && mode == DImode));
7813 }
7814
7815 /* Target hook for vector_mode_supported_p.  */
7816
7817 static bool
7818 mips_vector_mode_supported_p (enum machine_mode mode)
7819 {
7820   switch (mode)
7821     {
7822     case V2SFmode:
7823       return TARGET_PAIRED_SINGLE_FLOAT;
7824
7825     case V2HImode:
7826     case V4QImode:
7827       return TARGET_DSP;
7828
7829     default:
7830       return false;
7831     }
7832 }
7833 \f
7834 /* If we can access small data directly (using gp-relative relocation
7835    operators) return the small data pointer, otherwise return null.
7836
7837    For each mips16 function which refers to GP relative symbols, we
7838    use a pseudo register, initialized at the start of the function, to
7839    hold the $gp value.  */
7840
7841 static rtx
7842 mips16_gp_pseudo_reg (void)
7843 {
7844   if (cfun->machine->mips16_gp_pseudo_rtx == NULL_RTX)
7845     {
7846       rtx unspec;
7847       rtx insn, scan;
7848
7849       cfun->machine->mips16_gp_pseudo_rtx = gen_reg_rtx (Pmode);
7850
7851       /* We want to initialize this to a value which gcc will believe
7852          is constant.  */
7853       start_sequence ();
7854       unspec = gen_rtx_UNSPEC (VOIDmode, gen_rtvec (1, const0_rtx), UNSPEC_GP);
7855       emit_move_insn (cfun->machine->mips16_gp_pseudo_rtx,
7856                       gen_rtx_CONST (Pmode, unspec));
7857       insn = get_insns ();
7858       end_sequence ();
7859
7860       push_topmost_sequence ();
7861       /* We need to emit the initialization after the FUNCTION_BEG
7862          note, so that it will be integrated.  */
7863       for (scan = get_insns (); scan != NULL_RTX; scan = NEXT_INSN (scan))
7864         if (NOTE_P (scan)
7865             && NOTE_LINE_NUMBER (scan) == NOTE_INSN_FUNCTION_BEG)
7866           break;
7867       if (scan == NULL_RTX)
7868         scan = get_insns ();
7869       insn = emit_insn_after (insn, scan);
7870       pop_topmost_sequence ();
7871     }
7872
7873   return cfun->machine->mips16_gp_pseudo_rtx;
7874 }
7875
7876 /* Write out code to move floating point arguments in or out of
7877    general registers.  Output the instructions to FILE.  FP_CODE is
7878    the code describing which arguments are present (see the comment at
7879    the definition of CUMULATIVE_ARGS in mips.h).  FROM_FP_P is nonzero if
7880    we are copying from the floating point registers.  */
7881
7882 static void
7883 mips16_fp_args (FILE *file, int fp_code, int from_fp_p)
7884 {
7885   const char *s;
7886   int gparg, fparg;
7887   unsigned int f;
7888
7889   /* This code only works for the original 32 bit ABI and the O64 ABI.  */
7890   gcc_assert (TARGET_OLDABI);
7891
7892   if (from_fp_p)
7893     s = "mfc1";
7894   else
7895     s = "mtc1";
7896   gparg = GP_ARG_FIRST;
7897   fparg = FP_ARG_FIRST;
7898   for (f = (unsigned int) fp_code; f != 0; f >>= 2)
7899     {
7900       if ((f & 3) == 1)
7901         {
7902           if ((fparg & 1) != 0)
7903             ++fparg;
7904           fprintf (file, "\t%s\t%s,%s\n", s,
7905                    reg_names[gparg], reg_names[fparg]);
7906         }
7907       else if ((f & 3) == 2)
7908         {
7909           if (TARGET_64BIT)
7910             fprintf (file, "\td%s\t%s,%s\n", s,
7911                      reg_names[gparg], reg_names[fparg]);
7912           else
7913             {
7914               if ((fparg & 1) != 0)
7915                 ++fparg;
7916               if (TARGET_BIG_ENDIAN)
7917                 fprintf (file, "\t%s\t%s,%s\n\t%s\t%s,%s\n", s,
7918                          reg_names[gparg], reg_names[fparg + 1], s,
7919                          reg_names[gparg + 1], reg_names[fparg]);
7920               else
7921                 fprintf (file, "\t%s\t%s,%s\n\t%s\t%s,%s\n", s,
7922                          reg_names[gparg], reg_names[fparg], s,
7923                          reg_names[gparg + 1], reg_names[fparg + 1]);
7924               ++gparg;
7925               ++fparg;
7926             }
7927         }
7928       else
7929         gcc_unreachable ();
7930
7931       ++gparg;
7932       ++fparg;
7933     }
7934 }
7935
7936 /* Build a mips16 function stub.  This is used for functions which
7937    take arguments in the floating point registers.  It is 32 bit code
7938    that moves the floating point args into the general registers, and
7939    then jumps to the 16 bit code.  */
7940
7941 static void
7942 build_mips16_function_stub (FILE *file)
7943 {
7944   const char *fnname;
7945   char *secname, *stubname;
7946   tree stubid, stubdecl;
7947   int need_comma;
7948   unsigned int f;
7949
7950   fnname = XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0);
7951   secname = (char *) alloca (strlen (fnname) + 20);
7952   sprintf (secname, ".mips16.fn.%s", fnname);
7953   stubname = (char *) alloca (strlen (fnname) + 20);
7954   sprintf (stubname, "__fn_stub_%s", fnname);
7955   stubid = get_identifier (stubname);
7956   stubdecl = build_decl (FUNCTION_DECL, stubid,
7957                          build_function_type (void_type_node, NULL_TREE));
7958   DECL_SECTION_NAME (stubdecl) = build_string (strlen (secname), secname);
7959
7960   fprintf (file, "\t# Stub function for %s (", current_function_name ());
7961   need_comma = 0;
7962   for (f = (unsigned int) current_function_args_info.fp_code; f != 0; f >>= 2)
7963     {
7964       fprintf (file, "%s%s",
7965                need_comma ? ", " : "",
7966                (f & 3) == 1 ? "float" : "double");
7967       need_comma = 1;
7968     }
7969   fprintf (file, ")\n");
7970
7971   fprintf (file, "\t.set\tnomips16\n");
7972   switch_to_section (function_section (stubdecl));
7973   ASM_OUTPUT_ALIGN (file, floor_log2 (FUNCTION_BOUNDARY / BITS_PER_UNIT));
7974
7975   /* ??? If FUNCTION_NAME_ALREADY_DECLARED is defined, then we are
7976      within a .ent, and we cannot emit another .ent.  */
7977   if (!FUNCTION_NAME_ALREADY_DECLARED)
7978     {
7979       fputs ("\t.ent\t", file);
7980       assemble_name (file, stubname);
7981       fputs ("\n", file);
7982     }
7983
7984   assemble_name (file, stubname);
7985   fputs (":\n", file);
7986
7987   /* We don't want the assembler to insert any nops here.  */
7988   fprintf (file, "\t.set\tnoreorder\n");
7989
7990   mips16_fp_args (file, current_function_args_info.fp_code, 1);
7991
7992   fprintf (asm_out_file, "\t.set\tnoat\n");
7993   fprintf (asm_out_file, "\tla\t%s,", reg_names[GP_REG_FIRST + 1]);
7994   assemble_name (file, fnname);
7995   fprintf (file, "\n");
7996   fprintf (asm_out_file, "\tjr\t%s\n", reg_names[GP_REG_FIRST + 1]);
7997   fprintf (asm_out_file, "\t.set\tat\n");
7998
7999   /* Unfortunately, we can't fill the jump delay slot.  We can't fill
8000      with one of the mfc1 instructions, because the result is not
8001      available for one instruction, so if the very first instruction
8002      in the function refers to the register, it will see the wrong
8003      value.  */
8004   fprintf (file, "\tnop\n");
8005
8006   fprintf (file, "\t.set\treorder\n");
8007
8008   if (!FUNCTION_NAME_ALREADY_DECLARED)
8009     {
8010       fputs ("\t.end\t", file);
8011       assemble_name (file, stubname);
8012       fputs ("\n", file);
8013     }
8014
8015   fprintf (file, "\t.set\tmips16\n");
8016
8017   switch_to_section (function_section (current_function_decl));
8018 }
8019
8020 /* We keep a list of functions for which we have already built stubs
8021    in build_mips16_call_stub.  */
8022
8023 struct mips16_stub
8024 {
8025   struct mips16_stub *next;
8026   char *name;
8027   int fpret;
8028 };
8029
8030 static struct mips16_stub *mips16_stubs;
8031
8032 /* Build a call stub for a mips16 call.  A stub is needed if we are
8033    passing any floating point values which should go into the floating
8034    point registers.  If we are, and the call turns out to be to a 32
8035    bit function, the stub will be used to move the values into the
8036    floating point registers before calling the 32 bit function.  The
8037    linker will magically adjust the function call to either the 16 bit
8038    function or the 32 bit stub, depending upon where the function call
8039    is actually defined.
8040
8041    Similarly, we need a stub if the return value might come back in a
8042    floating point register.
8043
8044    RETVAL is the location of the return value, or null if this is
8045    a call rather than a call_value.  FN is the address of the
8046    function and ARG_SIZE is the size of the arguments.  FP_CODE
8047    is the code built by function_arg.  This function returns a nonzero
8048    value if it builds the call instruction itself.  */
8049
8050 int
8051 build_mips16_call_stub (rtx retval, rtx fn, rtx arg_size, int fp_code)
8052 {
8053   int fpret;
8054   const char *fnname;
8055   char *secname, *stubname;
8056   struct mips16_stub *l;
8057   tree stubid, stubdecl;
8058   int need_comma;
8059   unsigned int f;
8060
8061   /* We don't need to do anything if we aren't in mips16 mode, or if
8062      we were invoked with the -msoft-float option.  */
8063   if (! TARGET_MIPS16 || ! mips16_hard_float)
8064     return 0;
8065
8066   /* Figure out whether the value might come back in a floating point
8067      register.  */
8068   fpret = (retval != 0
8069            && GET_MODE_CLASS (GET_MODE (retval)) == MODE_FLOAT
8070            && GET_MODE_SIZE (GET_MODE (retval)) <= UNITS_PER_FPVALUE);
8071
8072   /* We don't need to do anything if there were no floating point
8073      arguments and the value will not be returned in a floating point
8074      register.  */
8075   if (fp_code == 0 && ! fpret)
8076     return 0;
8077
8078   /* We don't need to do anything if this is a call to a special
8079      mips16 support function.  */
8080   if (GET_CODE (fn) == SYMBOL_REF
8081       && strncmp (XSTR (fn, 0), "__mips16_", 9) == 0)
8082     return 0;
8083
8084   /* This code will only work for o32 and o64 abis.  The other ABI's
8085      require more sophisticated support.  */
8086   gcc_assert (TARGET_OLDABI);
8087
8088   /* We can only handle SFmode and DFmode floating point return
8089      values.  */
8090   if (fpret)
8091     gcc_assert (GET_MODE (retval) == SFmode || GET_MODE (retval) == DFmode);
8092
8093   /* If we're calling via a function pointer, then we must always call
8094      via a stub.  There are magic stubs provided in libgcc.a for each
8095      of the required cases.  Each of them expects the function address
8096      to arrive in register $2.  */
8097
8098   if (GET_CODE (fn) != SYMBOL_REF)
8099     {
8100       char buf[30];
8101       tree id;
8102       rtx stub_fn, insn;
8103
8104       /* ??? If this code is modified to support other ABI's, we need
8105          to handle PARALLEL return values here.  */
8106
8107       sprintf (buf, "__mips16_call_stub_%s%d",
8108                (fpret
8109                 ? (GET_MODE (retval) == SFmode ? "sf_" : "df_")
8110                 : ""),
8111                fp_code);
8112       id = get_identifier (buf);
8113       stub_fn = gen_rtx_SYMBOL_REF (Pmode, IDENTIFIER_POINTER (id));
8114
8115       emit_move_insn (gen_rtx_REG (Pmode, 2), fn);
8116
8117       if (retval == NULL_RTX)
8118         insn = gen_call_internal (stub_fn, arg_size);
8119       else
8120         insn = gen_call_value_internal (retval, stub_fn, arg_size);
8121       insn = emit_call_insn (insn);
8122
8123       /* Put the register usage information on the CALL.  */
8124       CALL_INSN_FUNCTION_USAGE (insn) =
8125         gen_rtx_EXPR_LIST (VOIDmode,
8126                            gen_rtx_USE (VOIDmode, gen_rtx_REG (Pmode, 2)),
8127                            CALL_INSN_FUNCTION_USAGE (insn));
8128
8129       /* If we are handling a floating point return value, we need to
8130          save $18 in the function prologue.  Putting a note on the
8131          call will mean that regs_ever_live[$18] will be true if the
8132          call is not eliminated, and we can check that in the prologue
8133          code.  */
8134       if (fpret)
8135         CALL_INSN_FUNCTION_USAGE (insn) =
8136           gen_rtx_EXPR_LIST (VOIDmode,
8137                              gen_rtx_USE (VOIDmode,
8138                                           gen_rtx_REG (word_mode, 18)),
8139                              CALL_INSN_FUNCTION_USAGE (insn));
8140
8141       /* Return 1 to tell the caller that we've generated the call
8142          insn.  */
8143       return 1;
8144     }
8145
8146   /* We know the function we are going to call.  If we have already
8147      built a stub, we don't need to do anything further.  */
8148
8149   fnname = XSTR (fn, 0);
8150   for (l = mips16_stubs; l != NULL; l = l->next)
8151     if (strcmp (l->name, fnname) == 0)
8152       break;
8153
8154   if (l == NULL)
8155     {
8156       /* Build a special purpose stub.  When the linker sees a
8157          function call in mips16 code, it will check where the target
8158          is defined.  If the target is a 32 bit call, the linker will
8159          search for the section defined here.  It can tell which
8160          symbol this section is associated with by looking at the
8161          relocation information (the name is unreliable, since this
8162          might be a static function).  If such a section is found, the
8163          linker will redirect the call to the start of the magic
8164          section.
8165
8166          If the function does not return a floating point value, the
8167          special stub section is named
8168              .mips16.call.FNNAME
8169
8170          If the function does return a floating point value, the stub
8171          section is named
8172              .mips16.call.fp.FNNAME
8173          */
8174
8175       secname = (char *) alloca (strlen (fnname) + 40);
8176       sprintf (secname, ".mips16.call.%s%s",
8177                fpret ? "fp." : "",
8178                fnname);
8179       stubname = (char *) alloca (strlen (fnname) + 20);
8180       sprintf (stubname, "__call_stub_%s%s",
8181                fpret ? "fp_" : "",
8182                fnname);
8183       stubid = get_identifier (stubname);
8184       stubdecl = build_decl (FUNCTION_DECL, stubid,
8185                              build_function_type (void_type_node, NULL_TREE));
8186       DECL_SECTION_NAME (stubdecl) = build_string (strlen (secname), secname);
8187
8188       fprintf (asm_out_file, "\t# Stub function to call %s%s (",
8189                (fpret
8190                 ? (GET_MODE (retval) == SFmode ? "float " : "double ")
8191                 : ""),
8192                fnname);
8193       need_comma = 0;
8194       for (f = (unsigned int) fp_code; f != 0; f >>= 2)
8195         {
8196           fprintf (asm_out_file, "%s%s",
8197                    need_comma ? ", " : "",
8198                    (f & 3) == 1 ? "float" : "double");
8199           need_comma = 1;
8200         }
8201       fprintf (asm_out_file, ")\n");
8202
8203       fprintf (asm_out_file, "\t.set\tnomips16\n");
8204       assemble_start_function (stubdecl, stubname);
8205
8206       if (!FUNCTION_NAME_ALREADY_DECLARED)
8207         {
8208           fputs ("\t.ent\t", asm_out_file);
8209           assemble_name (asm_out_file, stubname);
8210           fputs ("\n", asm_out_file);
8211
8212           assemble_name (asm_out_file, stubname);
8213           fputs (":\n", asm_out_file);
8214         }
8215
8216       /* We build the stub code by hand.  That's the only way we can
8217          do it, since we can't generate 32 bit code during a 16 bit
8218          compilation.  */
8219
8220       /* We don't want the assembler to insert any nops here.  */
8221       fprintf (asm_out_file, "\t.set\tnoreorder\n");
8222
8223       mips16_fp_args (asm_out_file, fp_code, 0);
8224
8225       if (! fpret)
8226         {
8227           fprintf (asm_out_file, "\t.set\tnoat\n");
8228           fprintf (asm_out_file, "\tla\t%s,%s\n", reg_names[GP_REG_FIRST + 1],
8229                    fnname);
8230           fprintf (asm_out_file, "\tjr\t%s\n", reg_names[GP_REG_FIRST + 1]);
8231           fprintf (asm_out_file, "\t.set\tat\n");
8232           /* Unfortunately, we can't fill the jump delay slot.  We
8233              can't fill with one of the mtc1 instructions, because the
8234              result is not available for one instruction, so if the
8235              very first instruction in the function refers to the
8236              register, it will see the wrong value.  */
8237           fprintf (asm_out_file, "\tnop\n");
8238         }
8239       else
8240         {
8241           fprintf (asm_out_file, "\tmove\t%s,%s\n",
8242                    reg_names[GP_REG_FIRST + 18], reg_names[GP_REG_FIRST + 31]);
8243           fprintf (asm_out_file, "\tjal\t%s\n", fnname);
8244           /* As above, we can't fill the delay slot.  */
8245           fprintf (asm_out_file, "\tnop\n");
8246           if (GET_MODE (retval) == SFmode)
8247             fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
8248                      reg_names[GP_REG_FIRST + 2], reg_names[FP_REG_FIRST + 0]);
8249           else
8250             {
8251               if (TARGET_BIG_ENDIAN)
8252                 {
8253                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
8254                            reg_names[GP_REG_FIRST + 2],
8255                            reg_names[FP_REG_FIRST + 1]);
8256                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
8257                            reg_names[GP_REG_FIRST + 3],
8258                            reg_names[FP_REG_FIRST + 0]);
8259                 }
8260               else
8261                 {
8262                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
8263                            reg_names[GP_REG_FIRST + 2],
8264                            reg_names[FP_REG_FIRST + 0]);
8265                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
8266                            reg_names[GP_REG_FIRST + 3],
8267                            reg_names[FP_REG_FIRST + 1]);
8268                 }
8269             }
8270           fprintf (asm_out_file, "\tj\t%s\n", reg_names[GP_REG_FIRST + 18]);
8271           /* As above, we can't fill the delay slot.  */
8272           fprintf (asm_out_file, "\tnop\n");
8273         }
8274
8275       fprintf (asm_out_file, "\t.set\treorder\n");
8276
8277 #ifdef ASM_DECLARE_FUNCTION_SIZE
8278       ASM_DECLARE_FUNCTION_SIZE (asm_out_file, stubname, stubdecl);
8279 #endif
8280
8281       if (!FUNCTION_NAME_ALREADY_DECLARED)
8282         {
8283           fputs ("\t.end\t", asm_out_file);
8284           assemble_name (asm_out_file, stubname);
8285           fputs ("\n", asm_out_file);
8286         }
8287
8288       fprintf (asm_out_file, "\t.set\tmips16\n");
8289
8290       /* Record this stub.  */
8291       l = (struct mips16_stub *) xmalloc (sizeof *l);
8292       l->name = xstrdup (fnname);
8293       l->fpret = fpret;
8294       l->next = mips16_stubs;
8295       mips16_stubs = l;
8296     }
8297
8298   /* If we expect a floating point return value, but we've built a
8299      stub which does not expect one, then we're in trouble.  We can't
8300      use the existing stub, because it won't handle the floating point
8301      value.  We can't build a new stub, because the linker won't know
8302      which stub to use for the various calls in this object file.
8303      Fortunately, this case is illegal, since it means that a function
8304      was declared in two different ways in a single compilation.  */
8305   if (fpret && ! l->fpret)
8306     error ("cannot handle inconsistent calls to %qs", fnname);
8307
8308   /* If we are calling a stub which handles a floating point return
8309      value, we need to arrange to save $18 in the prologue.  We do
8310      this by marking the function call as using the register.  The
8311      prologue will later see that it is used, and emit code to save
8312      it.  */
8313
8314   if (l->fpret)
8315     {
8316       rtx insn;
8317
8318       if (retval == NULL_RTX)
8319         insn = gen_call_internal (fn, arg_size);
8320       else
8321         insn = gen_call_value_internal (retval, fn, arg_size);
8322       insn = emit_call_insn (insn);
8323
8324       CALL_INSN_FUNCTION_USAGE (insn) =
8325         gen_rtx_EXPR_LIST (VOIDmode,
8326                            gen_rtx_USE (VOIDmode, gen_rtx_REG (word_mode, 18)),
8327                            CALL_INSN_FUNCTION_USAGE (insn));
8328
8329       /* Return 1 to tell the caller that we've generated the call
8330          insn.  */
8331       return 1;
8332     }
8333
8334   /* Return 0 to let the caller generate the call insn.  */
8335   return 0;
8336 }
8337
8338 /* An entry in the mips16 constant pool.  VALUE is the pool constant,
8339    MODE is its mode, and LABEL is the CODE_LABEL associated with it.  */
8340
8341 struct mips16_constant {
8342   struct mips16_constant *next;
8343   rtx value;
8344   rtx label;
8345   enum machine_mode mode;
8346 };
8347
8348 /* Information about an incomplete mips16 constant pool.  FIRST is the
8349    first constant, HIGHEST_ADDRESS is the highest address that the first
8350    byte of the pool can have, and INSN_ADDRESS is the current instruction
8351    address.  */
8352
8353 struct mips16_constant_pool {
8354   struct mips16_constant *first;
8355   int highest_address;
8356   int insn_address;
8357 };
8358
8359 /* Add constant VALUE to POOL and return its label.  MODE is the
8360    value's mode (used for CONST_INTs, etc.).  */
8361
8362 static rtx
8363 add_constant (struct mips16_constant_pool *pool,
8364               rtx value, enum machine_mode mode)
8365 {
8366   struct mips16_constant **p, *c;
8367   bool first_of_size_p;
8368
8369   /* See whether the constant is already in the pool.  If so, return the
8370      existing label, otherwise leave P pointing to the place where the
8371      constant should be added.
8372
8373      Keep the pool sorted in increasing order of mode size so that we can
8374      reduce the number of alignments needed.  */
8375   first_of_size_p = true;
8376   for (p = &pool->first; *p != 0; p = &(*p)->next)
8377     {
8378       if (mode == (*p)->mode && rtx_equal_p (value, (*p)->value))
8379         return (*p)->label;
8380       if (GET_MODE_SIZE (mode) < GET_MODE_SIZE ((*p)->mode))
8381         break;
8382       if (GET_MODE_SIZE (mode) == GET_MODE_SIZE ((*p)->mode))
8383         first_of_size_p = false;
8384     }
8385
8386   /* In the worst case, the constant needed by the earliest instruction
8387      will end up at the end of the pool.  The entire pool must then be
8388      accessible from that instruction.
8389
8390      When adding the first constant, set the pool's highest address to
8391      the address of the first out-of-range byte.  Adjust this address
8392      downwards each time a new constant is added.  */
8393   if (pool->first == 0)
8394     /* For pc-relative lw, addiu and daddiu instructions, the base PC value
8395        is the address of the instruction with the lowest two bits clear.
8396        The base PC value for ld has the lowest three bits clear.  Assume
8397        the worst case here.  */
8398     pool->highest_address = pool->insn_address - (UNITS_PER_WORD - 2) + 0x8000;
8399   pool->highest_address -= GET_MODE_SIZE (mode);
8400   if (first_of_size_p)
8401     /* Take into account the worst possible padding due to alignment.  */
8402     pool->highest_address -= GET_MODE_SIZE (mode) - 1;
8403
8404   /* Create a new entry.  */
8405   c = (struct mips16_constant *) xmalloc (sizeof *c);
8406   c->value = value;
8407   c->mode = mode;
8408   c->label = gen_label_rtx ();
8409   c->next = *p;
8410   *p = c;
8411
8412   return c->label;
8413 }
8414
8415 /* Output constant VALUE after instruction INSN and return the last
8416    instruction emitted.  MODE is the mode of the constant.  */
8417
8418 static rtx
8419 dump_constants_1 (enum machine_mode mode, rtx value, rtx insn)
8420 {
8421   switch (GET_MODE_CLASS (mode))
8422     {
8423     case MODE_INT:
8424       {
8425         rtx size = GEN_INT (GET_MODE_SIZE (mode));
8426         return emit_insn_after (gen_consttable_int (value, size), insn);
8427       }
8428
8429     case MODE_FLOAT:
8430       return emit_insn_after (gen_consttable_float (value), insn);
8431
8432     case MODE_VECTOR_FLOAT:
8433     case MODE_VECTOR_INT:
8434       {
8435         int i;
8436         for (i = 0; i < CONST_VECTOR_NUNITS (value); i++)
8437           insn = dump_constants_1 (GET_MODE_INNER (mode),
8438                                    CONST_VECTOR_ELT (value, i), insn);
8439         return insn;
8440       }
8441
8442     default:
8443       gcc_unreachable ();
8444     }
8445 }
8446
8447
8448 /* Dump out the constants in CONSTANTS after INSN.  */
8449
8450 static void
8451 dump_constants (struct mips16_constant *constants, rtx insn)
8452 {
8453   struct mips16_constant *c, *next;
8454   int align;
8455
8456   align = 0;
8457   for (c = constants; c != NULL; c = next)
8458     {
8459       /* If necessary, increase the alignment of PC.  */
8460       if (align < GET_MODE_SIZE (c->mode))
8461         {
8462           int align_log = floor_log2 (GET_MODE_SIZE (c->mode));
8463           insn = emit_insn_after (gen_align (GEN_INT (align_log)), insn);
8464         }
8465       align = GET_MODE_SIZE (c->mode);
8466
8467       insn = emit_label_after (c->label, insn);
8468       insn = dump_constants_1 (c->mode, c->value, insn);
8469
8470       next = c->next;
8471       free (c);
8472     }
8473
8474   emit_barrier_after (insn);
8475 }
8476
8477 /* Return the length of instruction INSN.  */
8478
8479 static int
8480 mips16_insn_length (rtx insn)
8481 {
8482   if (JUMP_P (insn))
8483     {
8484       rtx body = PATTERN (insn);
8485       if (GET_CODE (body) == ADDR_VEC)
8486         return GET_MODE_SIZE (GET_MODE (body)) * XVECLEN (body, 0);
8487       if (GET_CODE (body) == ADDR_DIFF_VEC)
8488         return GET_MODE_SIZE (GET_MODE (body)) * XVECLEN (body, 1);
8489     }
8490   return get_attr_length (insn);
8491 }
8492
8493 /* Rewrite *X so that constant pool references refer to the constant's
8494    label instead.  DATA points to the constant pool structure.  */
8495
8496 static int
8497 mips16_rewrite_pool_refs (rtx *x, void *data)
8498 {
8499   struct mips16_constant_pool *pool = data;
8500   if (GET_CODE (*x) == SYMBOL_REF && CONSTANT_POOL_ADDRESS_P (*x))
8501     *x = gen_rtx_LABEL_REF (Pmode, add_constant (pool,
8502                                                  get_pool_constant (*x),
8503                                                  get_pool_mode (*x)));
8504   return 0;
8505 }
8506
8507 /* Build MIPS16 constant pools.  */
8508
8509 static void
8510 mips16_lay_out_constants (void)
8511 {
8512   struct mips16_constant_pool pool;
8513   rtx insn, barrier;
8514
8515   barrier = 0;
8516   memset (&pool, 0, sizeof (pool));
8517   for (insn = get_insns (); insn; insn = NEXT_INSN (insn))
8518     {
8519       /* Rewrite constant pool references in INSN.  */
8520       if (INSN_P (insn))
8521         for_each_rtx (&PATTERN (insn), mips16_rewrite_pool_refs, &pool);
8522
8523       pool.insn_address += mips16_insn_length (insn);
8524
8525       if (pool.first != NULL)
8526         {
8527           /* If there are no natural barriers between the first user of
8528              the pool and the highest acceptable address, we'll need to
8529              create a new instruction to jump around the constant pool.
8530              In the worst case, this instruction will be 4 bytes long.
8531
8532              If it's too late to do this transformation after INSN,
8533              do it immediately before INSN.  */
8534           if (barrier == 0 && pool.insn_address + 4 > pool.highest_address)
8535             {
8536               rtx label, jump;
8537
8538               label = gen_label_rtx ();
8539
8540               jump = emit_jump_insn_before (gen_jump (label), insn);
8541               JUMP_LABEL (jump) = label;
8542               LABEL_NUSES (label) = 1;
8543               barrier = emit_barrier_after (jump);
8544
8545               emit_label_after (label, barrier);
8546               pool.insn_address += 4;
8547             }
8548
8549           /* See whether the constant pool is now out of range of the first
8550              user.  If so, output the constants after the previous barrier.
8551              Note that any instructions between BARRIER and INSN (inclusive)
8552              will use negative offsets to refer to the pool.  */
8553           if (pool.insn_address > pool.highest_address)
8554             {
8555               dump_constants (pool.first, barrier);
8556               pool.first = NULL;
8557               barrier = 0;
8558             }
8559           else if (BARRIER_P (insn))
8560             barrier = insn;
8561         }
8562     }
8563   dump_constants (pool.first, get_last_insn ());
8564 }
8565 \f
8566 /* A temporary variable used by for_each_rtx callbacks, etc.  */
8567 static rtx mips_sim_insn;
8568
8569 /* A structure representing the state of the processor pipeline.
8570    Used by the mips_sim_* family of functions.  */
8571 struct mips_sim {
8572   /* The maximum number of instructions that can be issued in a cycle.
8573      (Caches mips_issue_rate.)  */
8574   unsigned int issue_rate;
8575
8576   /* The current simulation time.  */
8577   unsigned int time;
8578
8579   /* How many more instructions can be issued in the current cycle.  */
8580   unsigned int insns_left;
8581
8582   /* LAST_SET[X].INSN is the last instruction to set register X.
8583      LAST_SET[X].TIME is the time at which that instruction was issued.
8584      INSN is null if no instruction has yet set register X.  */
8585   struct {
8586     rtx insn;
8587     unsigned int time;
8588   } last_set[FIRST_PSEUDO_REGISTER];
8589
8590   /* The pipeline's current DFA state.  */
8591   state_t dfa_state;
8592 };
8593
8594 /* Reset STATE to the initial simulation state.  */
8595
8596 static void
8597 mips_sim_reset (struct mips_sim *state)
8598 {
8599   state->time = 0;
8600   state->insns_left = state->issue_rate;
8601   memset (&state->last_set, 0, sizeof (state->last_set));
8602   state_reset (state->dfa_state);
8603 }
8604
8605 /* Initialize STATE before its first use.  DFA_STATE points to an
8606    allocated but uninitialized DFA state.  */
8607
8608 static void
8609 mips_sim_init (struct mips_sim *state, state_t dfa_state)
8610 {
8611   state->issue_rate = mips_issue_rate ();
8612   state->dfa_state = dfa_state;
8613   mips_sim_reset (state);
8614 }
8615
8616 /* Advance STATE by one clock cycle.  */
8617
8618 static void
8619 mips_sim_next_cycle (struct mips_sim *state)
8620 {
8621   state->time++;
8622   state->insns_left = state->issue_rate;
8623   state_transition (state->dfa_state, 0);
8624 }
8625
8626 /* Advance simulation state STATE until instruction INSN can read
8627    register REG.  */
8628
8629 static void
8630 mips_sim_wait_reg (struct mips_sim *state, rtx insn, rtx reg)
8631 {
8632   unsigned int i;
8633
8634   for (i = 0; i < HARD_REGNO_NREGS (REGNO (reg), GET_MODE (reg)); i++)
8635     if (state->last_set[REGNO (reg) + i].insn != 0)
8636       {
8637         unsigned int t;
8638
8639         t = state->last_set[REGNO (reg) + i].time;
8640         t += insn_latency (state->last_set[REGNO (reg) + i].insn, insn);
8641         while (state->time < t)
8642           mips_sim_next_cycle (state);
8643     }
8644 }
8645
8646 /* A for_each_rtx callback.  If *X is a register, advance simulation state
8647    DATA until mips_sim_insn can read the register's value.  */
8648
8649 static int
8650 mips_sim_wait_regs_2 (rtx *x, void *data)
8651 {
8652   if (REG_P (*x))
8653     mips_sim_wait_reg (data, mips_sim_insn, *x);
8654   return 0;
8655 }
8656
8657 /* Call mips_sim_wait_regs_2 (R, DATA) for each register R mentioned in *X.  */
8658
8659 static void
8660 mips_sim_wait_regs_1 (rtx *x, void *data)
8661 {
8662   for_each_rtx (x, mips_sim_wait_regs_2, data);
8663 }
8664
8665 /* Advance simulation state STATE until all of INSN's register
8666    dependencies are satisfied.  */
8667
8668 static void
8669 mips_sim_wait_regs (struct mips_sim *state, rtx insn)
8670 {
8671   mips_sim_insn = insn;
8672   note_uses (&PATTERN (insn), mips_sim_wait_regs_1, state);
8673 }
8674
8675 /* Advance simulation state STATE until the units required by
8676    instruction INSN are available.  */
8677
8678 static void
8679 mips_sim_wait_units (struct mips_sim *state, rtx insn)
8680 {
8681   state_t tmp_state;
8682
8683   tmp_state = alloca (state_size ());
8684   while (state->insns_left == 0
8685          || (memcpy (tmp_state, state->dfa_state, state_size ()),
8686              state_transition (tmp_state, insn) >= 0))
8687     mips_sim_next_cycle (state);
8688 }
8689
8690 /* Advance simulation state STATE until INSN is ready to issue.  */
8691
8692 static void
8693 mips_sim_wait_insn (struct mips_sim *state, rtx insn)
8694 {
8695   mips_sim_wait_regs (state, insn);
8696   mips_sim_wait_units (state, insn);
8697 }
8698
8699 /* mips_sim_insn has just set X.  Update the LAST_SET array
8700    in simulation state DATA.  */
8701
8702 static void
8703 mips_sim_record_set (rtx x, rtx pat ATTRIBUTE_UNUSED, void *data)
8704 {
8705   struct mips_sim *state;
8706   unsigned int i;
8707
8708   state = data;
8709   if (REG_P (x))
8710     for (i = 0; i < HARD_REGNO_NREGS (REGNO (x), GET_MODE (x)); i++)
8711       {
8712         state->last_set[REGNO (x) + i].insn = mips_sim_insn;
8713         state->last_set[REGNO (x) + i].time = state->time;
8714       }
8715 }
8716
8717 /* Issue instruction INSN in scheduler state STATE.  Assume that INSN
8718    can issue immediately (i.e., that mips_sim_wait_insn has already
8719    been called).  */
8720
8721 static void
8722 mips_sim_issue_insn (struct mips_sim *state, rtx insn)
8723 {
8724   state_transition (state->dfa_state, insn);
8725   state->insns_left--;
8726
8727   mips_sim_insn = insn;
8728   note_stores (PATTERN (insn), mips_sim_record_set, state);
8729 }
8730
8731 /* Simulate issuing a NOP in state STATE.  */
8732
8733 static void
8734 mips_sim_issue_nop (struct mips_sim *state)
8735 {
8736   if (state->insns_left == 0)
8737     mips_sim_next_cycle (state);
8738   state->insns_left--;
8739 }
8740
8741 /* Update simulation state STATE so that it's ready to accept the instruction
8742    after INSN.  INSN should be part of the main rtl chain, not a member of a
8743    SEQUENCE.  */
8744
8745 static void
8746 mips_sim_finish_insn (struct mips_sim *state, rtx insn)
8747 {
8748   /* If INSN is a jump with an implicit delay slot, simulate a nop.  */
8749   if (JUMP_P (insn))
8750     mips_sim_issue_nop (state);
8751
8752   switch (GET_CODE (SEQ_BEGIN (insn)))
8753     {
8754     case CODE_LABEL:
8755     case CALL_INSN:
8756       /* We can't predict the processor state after a call or label.  */
8757       mips_sim_reset (state);
8758       break;
8759
8760     case JUMP_INSN:
8761       /* The delay slots of branch likely instructions are only executed
8762          when the branch is taken.  Therefore, if the caller has simulated
8763          the delay slot instruction, STATE does not really reflect the state
8764          of the pipeline for the instruction after the delay slot.  Also,
8765          branch likely instructions tend to incur a penalty when not taken,
8766          so there will probably be an extra delay between the branch and
8767          the instruction after the delay slot.  */
8768       if (INSN_ANNULLED_BRANCH_P (SEQ_BEGIN (insn)))
8769         mips_sim_reset (state);
8770       break;
8771
8772     default:
8773       break;
8774     }
8775 }
8776 \f
8777 /* The VR4130 pipeline issues aligned pairs of instructions together,
8778    but it stalls the second instruction if it depends on the first.
8779    In order to cut down the amount of logic required, this dependence
8780    check is not based on a full instruction decode.  Instead, any non-SPECIAL
8781    instruction is assumed to modify the register specified by bits 20-16
8782    (which is usually the "rt" field).
8783
8784    In beq, beql, bne and bnel instructions, the rt field is actually an
8785    input, so we can end up with a false dependence between the branch
8786    and its delay slot.  If this situation occurs in instruction INSN,
8787    try to avoid it by swapping rs and rt.  */
8788
8789 static void
8790 vr4130_avoid_branch_rt_conflict (rtx insn)
8791 {
8792   rtx first, second;
8793
8794   first = SEQ_BEGIN (insn);
8795   second = SEQ_END (insn);
8796   if (JUMP_P (first)
8797       && NONJUMP_INSN_P (second)
8798       && GET_CODE (PATTERN (first)) == SET
8799       && GET_CODE (SET_DEST (PATTERN (first))) == PC
8800       && GET_CODE (SET_SRC (PATTERN (first))) == IF_THEN_ELSE)
8801     {
8802       /* Check for the right kind of condition.  */
8803       rtx cond = XEXP (SET_SRC (PATTERN (first)), 0);
8804       if ((GET_CODE (cond) == EQ || GET_CODE (cond) == NE)
8805           && REG_P (XEXP (cond, 0))
8806           && REG_P (XEXP (cond, 1))
8807           && reg_referenced_p (XEXP (cond, 1), PATTERN (second))
8808           && !reg_referenced_p (XEXP (cond, 0), PATTERN (second)))
8809         {
8810           /* SECOND mentions the rt register but not the rs register.  */
8811           rtx tmp = XEXP (cond, 0);
8812           XEXP (cond, 0) = XEXP (cond, 1);
8813           XEXP (cond, 1) = tmp;
8814         }
8815     }
8816 }
8817
8818 /* Implement -mvr4130-align.  Go through each basic block and simulate the
8819    processor pipeline.  If we find that a pair of instructions could execute
8820    in parallel, and the first of those instruction is not 8-byte aligned,
8821    insert a nop to make it aligned.  */
8822
8823 static void
8824 vr4130_align_insns (void)
8825 {
8826   struct mips_sim state;
8827   rtx insn, subinsn, last, last2, next;
8828   bool aligned_p;
8829
8830   dfa_start ();
8831
8832   /* LAST is the last instruction before INSN to have a nonzero length.
8833      LAST2 is the last such instruction before LAST.  */
8834   last = 0;
8835   last2 = 0;
8836
8837   /* ALIGNED_P is true if INSN is known to be at an aligned address.  */
8838   aligned_p = true;
8839
8840   mips_sim_init (&state, alloca (state_size ()));
8841   for (insn = get_insns (); insn != 0; insn = next)
8842     {
8843       unsigned int length;
8844
8845       next = NEXT_INSN (insn);
8846
8847       /* See the comment above vr4130_avoid_branch_rt_conflict for details.
8848          This isn't really related to the alignment pass, but we do it on
8849          the fly to avoid a separate instruction walk.  */
8850       vr4130_avoid_branch_rt_conflict (insn);
8851
8852       if (USEFUL_INSN_P (insn))
8853         FOR_EACH_SUBINSN (subinsn, insn)
8854           {
8855             mips_sim_wait_insn (&state, subinsn);
8856
8857             /* If we want this instruction to issue in parallel with the
8858                previous one, make sure that the previous instruction is
8859                aligned.  There are several reasons why this isn't worthwhile
8860                when the second instruction is a call:
8861
8862                   - Calls are less likely to be performance critical,
8863                   - There's a good chance that the delay slot can execute
8864                     in parallel with the call.
8865                   - The return address would then be unaligned.
8866
8867                In general, if we're going to insert a nop between instructions
8868                X and Y, it's better to insert it immediately after X.  That
8869                way, if the nop makes Y aligned, it will also align any labels
8870                between X and Y.  */
8871             if (state.insns_left != state.issue_rate
8872                 && !CALL_P (subinsn))
8873               {
8874                 if (subinsn == SEQ_BEGIN (insn) && aligned_p)
8875                   {
8876                     /* SUBINSN is the first instruction in INSN and INSN is
8877                        aligned.  We want to align the previous instruction
8878                        instead, so insert a nop between LAST2 and LAST.
8879
8880                        Note that LAST could be either a single instruction
8881                        or a branch with a delay slot.  In the latter case,
8882                        LAST, like INSN, is already aligned, but the delay
8883                        slot must have some extra delay that stops it from
8884                        issuing at the same time as the branch.  We therefore
8885                        insert a nop before the branch in order to align its
8886                        delay slot.  */
8887                     emit_insn_after (gen_nop (), last2);
8888                     aligned_p = false;
8889                   }
8890                 else if (subinsn != SEQ_BEGIN (insn) && !aligned_p)
8891                   {
8892                     /* SUBINSN is the delay slot of INSN, but INSN is
8893                        currently unaligned.  Insert a nop between
8894                        LAST and INSN to align it.  */
8895                     emit_insn_after (gen_nop (), last);
8896                     aligned_p = true;
8897                   }
8898               }
8899             mips_sim_issue_insn (&state, subinsn);
8900           }
8901       mips_sim_finish_insn (&state, insn);
8902
8903       /* Update LAST, LAST2 and ALIGNED_P for the next instruction.  */
8904       length = get_attr_length (insn);
8905       if (length > 0)
8906         {
8907           /* If the instruction is an asm statement or multi-instruction
8908              mips.md patern, the length is only an estimate.  Insert an
8909              8 byte alignment after it so that the following instructions
8910              can be handled correctly.  */
8911           if (NONJUMP_INSN_P (SEQ_BEGIN (insn))
8912               && (recog_memoized (insn) < 0 || length >= 8))
8913             {
8914               next = emit_insn_after (gen_align (GEN_INT (3)), insn);
8915               next = NEXT_INSN (next);
8916               mips_sim_next_cycle (&state);
8917               aligned_p = true;
8918             }
8919           else if (length & 4)
8920             aligned_p = !aligned_p;
8921           last2 = last;
8922           last = insn;
8923         }
8924
8925       /* See whether INSN is an aligned label.  */
8926       if (LABEL_P (insn) && label_to_alignment (insn) >= 3)
8927         aligned_p = true;
8928     }
8929   dfa_finish ();
8930 }
8931 \f
8932 /* Subroutine of mips_reorg.  If there is a hazard between INSN
8933    and a previous instruction, avoid it by inserting nops after
8934    instruction AFTER.
8935
8936    *DELAYED_REG and *HILO_DELAY describe the hazards that apply at
8937    this point.  If *DELAYED_REG is non-null, INSN must wait a cycle
8938    before using the value of that register.  *HILO_DELAY counts the
8939    number of instructions since the last hilo hazard (that is,
8940    the number of instructions since the last mflo or mfhi).
8941
8942    After inserting nops for INSN, update *DELAYED_REG and *HILO_DELAY
8943    for the next instruction.
8944
8945    LO_REG is an rtx for the LO register, used in dependence checking.  */
8946
8947 static void
8948 mips_avoid_hazard (rtx after, rtx insn, int *hilo_delay,
8949                    rtx *delayed_reg, rtx lo_reg)
8950 {
8951   rtx pattern, set;
8952   int nops, ninsns;
8953
8954   if (!INSN_P (insn))
8955     return;
8956
8957   pattern = PATTERN (insn);
8958
8959   /* Do not put the whole function in .set noreorder if it contains
8960      an asm statement.  We don't know whether there will be hazards
8961      between the asm statement and the gcc-generated code.  */
8962   if (GET_CODE (pattern) == ASM_INPUT || asm_noperands (pattern) >= 0)
8963     cfun->machine->all_noreorder_p = false;
8964
8965   /* Ignore zero-length instructions (barriers and the like).  */
8966   ninsns = get_attr_length (insn) / 4;
8967   if (ninsns == 0)
8968     return;
8969
8970   /* Work out how many nops are needed.  Note that we only care about
8971      registers that are explicitly mentioned in the instruction's pattern.
8972      It doesn't matter that calls use the argument registers or that they
8973      clobber hi and lo.  */
8974   if (*hilo_delay < 2 && reg_set_p (lo_reg, pattern))
8975     nops = 2 - *hilo_delay;
8976   else if (*delayed_reg != 0 && reg_referenced_p (*delayed_reg, pattern))
8977     nops = 1;
8978   else
8979     nops = 0;
8980
8981   /* Insert the nops between this instruction and the previous one.
8982      Each new nop takes us further from the last hilo hazard.  */
8983   *hilo_delay += nops;
8984   while (nops-- > 0)
8985     emit_insn_after (gen_hazard_nop (), after);
8986
8987   /* Set up the state for the next instruction.  */
8988   *hilo_delay += ninsns;
8989   *delayed_reg = 0;
8990   if (INSN_CODE (insn) >= 0)
8991     switch (get_attr_hazard (insn))
8992       {
8993       case HAZARD_NONE:
8994         break;
8995
8996       case HAZARD_HILO:
8997         *hilo_delay = 0;
8998         break;
8999
9000       case HAZARD_DELAY:
9001         set = single_set (insn);
9002         gcc_assert (set != 0);
9003         *delayed_reg = SET_DEST (set);
9004         break;
9005       }
9006 }
9007
9008
9009 /* Go through the instruction stream and insert nops where necessary.
9010    See if the whole function can then be put into .set noreorder &
9011    .set nomacro.  */
9012
9013 static void
9014 mips_avoid_hazards (void)
9015 {
9016   rtx insn, last_insn, lo_reg, delayed_reg;
9017   int hilo_delay, i;
9018
9019   /* Force all instructions to be split into their final form.  */
9020   split_all_insns_noflow ();
9021
9022   /* Recalculate instruction lengths without taking nops into account.  */
9023   cfun->machine->ignore_hazard_length_p = true;
9024   shorten_branches (get_insns ());
9025
9026   cfun->machine->all_noreorder_p = true;
9027
9028   /* Profiled functions can't be all noreorder because the profiler
9029      support uses assembler macros.  */
9030   if (current_function_profile)
9031     cfun->machine->all_noreorder_p = false;
9032
9033   /* Code compiled with -mfix-vr4120 can't be all noreorder because
9034      we rely on the assembler to work around some errata.  */
9035   if (TARGET_FIX_VR4120)
9036     cfun->machine->all_noreorder_p = false;
9037
9038   /* The same is true for -mfix-vr4130 if we might generate mflo or
9039      mfhi instructions.  Note that we avoid using mflo and mfhi if
9040      the VR4130 macc and dmacc instructions are available instead;
9041      see the *mfhilo_{si,di}_macc patterns.  */
9042   if (TARGET_FIX_VR4130 && !ISA_HAS_MACCHI)
9043     cfun->machine->all_noreorder_p = false;
9044
9045   last_insn = 0;
9046   hilo_delay = 2;
9047   delayed_reg = 0;
9048   lo_reg = gen_rtx_REG (SImode, LO_REGNUM);
9049
9050   for (insn = get_insns (); insn != 0; insn = NEXT_INSN (insn))
9051     if (INSN_P (insn))
9052       {
9053         if (GET_CODE (PATTERN (insn)) == SEQUENCE)
9054           for (i = 0; i < XVECLEN (PATTERN (insn), 0); i++)
9055             mips_avoid_hazard (last_insn, XVECEXP (PATTERN (insn), 0, i),
9056                                &hilo_delay, &delayed_reg, lo_reg);
9057         else
9058           mips_avoid_hazard (last_insn, insn, &hilo_delay,
9059                              &delayed_reg, lo_reg);
9060
9061         last_insn = insn;
9062       }
9063 }
9064
9065
9066 /* Implement TARGET_MACHINE_DEPENDENT_REORG.  */
9067
9068 static void
9069 mips_reorg (void)
9070 {
9071   if (TARGET_MIPS16)
9072     mips16_lay_out_constants ();
9073   else if (TARGET_EXPLICIT_RELOCS)
9074     {
9075       if (mips_flag_delayed_branch)
9076         dbr_schedule (get_insns ());
9077       mips_avoid_hazards ();
9078       if (TUNE_MIPS4130 && TARGET_VR4130_ALIGN)
9079         vr4130_align_insns ();
9080     }
9081 }
9082
9083 /* This function does three things:
9084
9085    - Register the special divsi3 and modsi3 functions if -mfix-vr4120.
9086    - Register the mips16 hardware floating point stubs.
9087    - Register the gofast functions if selected using --enable-gofast.  */
9088
9089 #include "config/gofast.h"
9090
9091 static void
9092 mips_init_libfuncs (void)
9093 {
9094   if (TARGET_FIX_VR4120)
9095     {
9096       set_optab_libfunc (sdiv_optab, SImode, "__vr4120_divsi3");
9097       set_optab_libfunc (smod_optab, SImode, "__vr4120_modsi3");
9098     }
9099
9100   if (TARGET_MIPS16 && mips16_hard_float)
9101     {
9102       set_optab_libfunc (add_optab, SFmode, "__mips16_addsf3");
9103       set_optab_libfunc (sub_optab, SFmode, "__mips16_subsf3");
9104       set_optab_libfunc (smul_optab, SFmode, "__mips16_mulsf3");
9105       set_optab_libfunc (sdiv_optab, SFmode, "__mips16_divsf3");
9106
9107       set_optab_libfunc (eq_optab, SFmode, "__mips16_eqsf2");
9108       set_optab_libfunc (ne_optab, SFmode, "__mips16_nesf2");
9109       set_optab_libfunc (gt_optab, SFmode, "__mips16_gtsf2");
9110       set_optab_libfunc (ge_optab, SFmode, "__mips16_gesf2");
9111       set_optab_libfunc (lt_optab, SFmode, "__mips16_ltsf2");
9112       set_optab_libfunc (le_optab, SFmode, "__mips16_lesf2");
9113
9114       set_conv_libfunc (sfix_optab, SImode, SFmode, "__mips16_fix_truncsfsi");
9115       set_conv_libfunc (sfloat_optab, SFmode, SImode, "__mips16_floatsisf");
9116
9117       if (TARGET_DOUBLE_FLOAT)
9118         {
9119           set_optab_libfunc (add_optab, DFmode, "__mips16_adddf3");
9120           set_optab_libfunc (sub_optab, DFmode, "__mips16_subdf3");
9121           set_optab_libfunc (smul_optab, DFmode, "__mips16_muldf3");
9122           set_optab_libfunc (sdiv_optab, DFmode, "__mips16_divdf3");
9123
9124           set_optab_libfunc (eq_optab, DFmode, "__mips16_eqdf2");
9125           set_optab_libfunc (ne_optab, DFmode, "__mips16_nedf2");
9126           set_optab_libfunc (gt_optab, DFmode, "__mips16_gtdf2");
9127           set_optab_libfunc (ge_optab, DFmode, "__mips16_gedf2");
9128           set_optab_libfunc (lt_optab, DFmode, "__mips16_ltdf2");
9129           set_optab_libfunc (le_optab, DFmode, "__mips16_ledf2");
9130
9131           set_conv_libfunc (sext_optab, DFmode, SFmode, "__mips16_extendsfdf2");
9132           set_conv_libfunc (trunc_optab, SFmode, DFmode, "__mips16_truncdfsf2");
9133
9134           set_conv_libfunc (sfix_optab, SImode, DFmode, "__mips16_fix_truncdfsi");
9135           set_conv_libfunc (sfloat_optab, DFmode, SImode, "__mips16_floatsidf");
9136         }
9137     }
9138   else
9139     gofast_maybe_init_libfuncs ();
9140 }
9141
9142 /* Return a number assessing the cost of moving a register in class
9143    FROM to class TO.  The classes are expressed using the enumeration
9144    values such as `GENERAL_REGS'.  A value of 2 is the default; other
9145    values are interpreted relative to that.
9146
9147    It is not required that the cost always equal 2 when FROM is the
9148    same as TO; on some machines it is expensive to move between
9149    registers if they are not general registers.
9150
9151    If reload sees an insn consisting of a single `set' between two
9152    hard registers, and if `REGISTER_MOVE_COST' applied to their
9153    classes returns a value of 2, reload does not check to ensure that
9154    the constraints of the insn are met.  Setting a cost of other than
9155    2 will allow reload to verify that the constraints are met.  You
9156    should do this if the `movM' pattern's constraints do not allow
9157    such copying.
9158
9159    ??? We make the cost of moving from HI/LO into general
9160    registers the same as for one of moving general registers to
9161    HI/LO for TARGET_MIPS16 in order to prevent allocating a
9162    pseudo to HI/LO.  This might hurt optimizations though, it
9163    isn't clear if it is wise.  And it might not work in all cases.  We
9164    could solve the DImode LO reg problem by using a multiply, just
9165    like reload_{in,out}si.  We could solve the SImode/HImode HI reg
9166    problem by using divide instructions.  divu puts the remainder in
9167    the HI reg, so doing a divide by -1 will move the value in the HI
9168    reg for all values except -1.  We could handle that case by using a
9169    signed divide, e.g.  -1 / 2 (or maybe 1 / -2?).  We'd have to emit
9170    a compare/branch to test the input value to see which instruction
9171    we need to use.  This gets pretty messy, but it is feasible.  */
9172
9173 int
9174 mips_register_move_cost (enum machine_mode mode ATTRIBUTE_UNUSED,
9175                          enum reg_class to, enum reg_class from)
9176 {
9177   if (from == M16_REGS && GR_REG_CLASS_P (to))
9178     return 2;
9179   else if (from == M16_NA_REGS && GR_REG_CLASS_P (to))
9180     return 2;
9181   else if (GR_REG_CLASS_P (from))
9182     {
9183       if (to == M16_REGS)
9184         return 2;
9185       else if (to == M16_NA_REGS)
9186         return 2;
9187       else if (GR_REG_CLASS_P (to))
9188         {
9189           if (TARGET_MIPS16)
9190             return 4;
9191           else
9192             return 2;
9193         }
9194       else if (to == FP_REGS)
9195         return 4;
9196       else if (reg_class_subset_p (to, ACC_REGS))
9197         {
9198           if (TARGET_MIPS16)
9199             return 12;
9200           else
9201             return 6;
9202         }
9203       else if (COP_REG_CLASS_P (to))
9204         {
9205           return 5;
9206         }
9207     }
9208   else if (from == FP_REGS)
9209     {
9210       if (GR_REG_CLASS_P (to))
9211         return 4;
9212       else if (to == FP_REGS)
9213         return 2;
9214       else if (to == ST_REGS)
9215         return 8;
9216     }
9217   else if (reg_class_subset_p (from, ACC_REGS))
9218     {
9219       if (GR_REG_CLASS_P (to))
9220         {
9221           if (TARGET_MIPS16)
9222             return 12;
9223           else
9224             return 6;
9225         }
9226     }
9227   else if (from == ST_REGS && GR_REG_CLASS_P (to))
9228     return 4;
9229   else if (COP_REG_CLASS_P (from))
9230     {
9231       return 5;
9232     }
9233
9234   /* Fall through.
9235      ??? What cases are these? Shouldn't we return 2 here?  */
9236
9237   return 12;
9238 }
9239
9240 /* Return the length of INSN.  LENGTH is the initial length computed by
9241    attributes in the machine-description file.  */
9242
9243 int
9244 mips_adjust_insn_length (rtx insn, int length)
9245 {
9246   /* A unconditional jump has an unfilled delay slot if it is not part
9247      of a sequence.  A conditional jump normally has a delay slot, but
9248      does not on MIPS16.  */
9249   if (CALL_P (insn) || (TARGET_MIPS16 ? simplejump_p (insn) : JUMP_P (insn)))
9250     length += 4;
9251
9252   /* See how many nops might be needed to avoid hardware hazards.  */
9253   if (!cfun->machine->ignore_hazard_length_p && INSN_CODE (insn) >= 0)
9254     switch (get_attr_hazard (insn))
9255       {
9256       case HAZARD_NONE:
9257         break;
9258
9259       case HAZARD_DELAY:
9260         length += 4;
9261         break;
9262
9263       case HAZARD_HILO:
9264         length += 8;
9265         break;
9266       }
9267
9268   /* All MIPS16 instructions are a measly two bytes.  */
9269   if (TARGET_MIPS16)
9270     length /= 2;
9271
9272   return length;
9273 }
9274
9275
9276 /* Return an asm sequence to start a noat block and load the address
9277    of a label into $1.  */
9278
9279 const char *
9280 mips_output_load_label (void)
9281 {
9282   if (TARGET_EXPLICIT_RELOCS)
9283     switch (mips_abi)
9284       {
9285       case ABI_N32:
9286         return "%[lw\t%@,%%got_page(%0)(%+)\n\taddiu\t%@,%@,%%got_ofst(%0)";
9287
9288       case ABI_64:
9289         return "%[ld\t%@,%%got_page(%0)(%+)\n\tdaddiu\t%@,%@,%%got_ofst(%0)";
9290
9291       default:
9292         if (ISA_HAS_LOAD_DELAY)
9293           return "%[lw\t%@,%%got(%0)(%+)%#\n\taddiu\t%@,%@,%%lo(%0)";
9294         return "%[lw\t%@,%%got(%0)(%+)\n\taddiu\t%@,%@,%%lo(%0)";
9295       }
9296   else
9297     {
9298       if (Pmode == DImode)
9299         return "%[dla\t%@,%0";
9300       else
9301         return "%[la\t%@,%0";
9302     }
9303 }
9304
9305 /* Return the assembly code for INSN, which has the operands given by
9306    OPERANDS, and which branches to OPERANDS[1] if some condition is true.
9307    BRANCH_IF_TRUE is the asm template that should be used if OPERANDS[1]
9308    is in range of a direct branch.  BRANCH_IF_FALSE is an inverted
9309    version of BRANCH_IF_TRUE.  */
9310
9311 const char *
9312 mips_output_conditional_branch (rtx insn, rtx *operands,
9313                                 const char *branch_if_true,
9314                                 const char *branch_if_false)
9315 {
9316   unsigned int length;
9317   rtx taken, not_taken;
9318
9319   length = get_attr_length (insn);
9320   if (length <= 8)
9321     {
9322       /* Just a simple conditional branch.  */
9323       mips_branch_likely = (final_sequence && INSN_ANNULLED_BRANCH_P (insn));
9324       return branch_if_true;
9325     }
9326
9327   /* Generate a reversed branch around a direct jump.  This fallback does
9328      not use branch-likely instructions.  */
9329   mips_branch_likely = false;
9330   not_taken = gen_label_rtx ();
9331   taken = operands[1];
9332
9333   /* Generate the reversed branch to NOT_TAKEN.  */
9334   operands[1] = not_taken;
9335   output_asm_insn (branch_if_false, operands);
9336
9337   /* If INSN has a delay slot, we must provide delay slots for both the
9338      branch to NOT_TAKEN and the conditional jump.  We must also ensure
9339      that INSN's delay slot is executed in the appropriate cases.  */
9340   if (final_sequence)
9341     {
9342       /* This first delay slot will always be executed, so use INSN's
9343          delay slot if is not annulled.  */
9344       if (!INSN_ANNULLED_BRANCH_P (insn))
9345         {
9346           final_scan_insn (XVECEXP (final_sequence, 0, 1),
9347                            asm_out_file, optimize, 1, NULL);
9348           INSN_DELETED_P (XVECEXP (final_sequence, 0, 1)) = 1;
9349         }
9350       else
9351         output_asm_insn ("nop", 0);
9352       fprintf (asm_out_file, "\n");
9353     }
9354
9355   /* Output the unconditional branch to TAKEN.  */
9356   if (length <= 16)
9357     output_asm_insn ("j\t%0%/", &taken);
9358   else
9359     {
9360       output_asm_insn (mips_output_load_label (), &taken);
9361       output_asm_insn ("jr\t%@%]%/", 0);
9362     }
9363
9364   /* Now deal with its delay slot; see above.  */
9365   if (final_sequence)
9366     {
9367       /* This delay slot will only be executed if the branch is taken.
9368          Use INSN's delay slot if is annulled.  */
9369       if (INSN_ANNULLED_BRANCH_P (insn))
9370         {
9371           final_scan_insn (XVECEXP (final_sequence, 0, 1),
9372                            asm_out_file, optimize, 1, NULL);
9373           INSN_DELETED_P (XVECEXP (final_sequence, 0, 1)) = 1;
9374         }
9375       else
9376         output_asm_insn ("nop", 0);
9377       fprintf (asm_out_file, "\n");
9378     }
9379
9380   /* Output NOT_TAKEN.  */
9381   (*targetm.asm_out.internal_label) (asm_out_file, "L",
9382                                      CODE_LABEL_NUMBER (not_taken));
9383   return "";
9384 }
9385
9386 /* Return the assembly code for INSN, which branches to OPERANDS[1]
9387    if some ordered condition is true.  The condition is given by
9388    OPERANDS[0] if !INVERTED_P, otherwise it is the inverse of
9389    OPERANDS[0].  OPERANDS[2] is the comparison's first operand;
9390    its second is always zero.  */
9391
9392 const char *
9393 mips_output_order_conditional_branch (rtx insn, rtx *operands, bool inverted_p)
9394 {
9395   const char *branch[2];
9396
9397   /* Make BRANCH[1] branch to OPERANDS[1] when the condition is true.
9398      Make BRANCH[0] branch on the inverse condition.  */
9399   switch (GET_CODE (operands[0]))
9400     {
9401       /* These cases are equivalent to comparisons against zero.  */
9402     case LEU:
9403       inverted_p = !inverted_p;
9404       /* Fall through.  */
9405     case GTU:
9406       branch[!inverted_p] = MIPS_BRANCH ("bne", "%2,%.,%1");
9407       branch[inverted_p] = MIPS_BRANCH ("beq", "%2,%.,%1");
9408       break;
9409
9410       /* These cases are always true or always false.  */
9411     case LTU:
9412       inverted_p = !inverted_p;
9413       /* Fall through.  */
9414     case GEU:
9415       branch[!inverted_p] = MIPS_BRANCH ("beq", "%.,%.,%1");
9416       branch[inverted_p] = MIPS_BRANCH ("bne", "%.,%.,%1");
9417       break;
9418
9419     default:
9420       branch[!inverted_p] = MIPS_BRANCH ("b%C0z", "%2,%1");
9421       branch[inverted_p] = MIPS_BRANCH ("b%N0z", "%2,%1");
9422       break;
9423     }
9424   return mips_output_conditional_branch (insn, operands, branch[1], branch[0]);
9425 }
9426 \f
9427 /* Used to output div or ddiv instruction DIVISION, which has the operands
9428    given by OPERANDS.  Add in a divide-by-zero check if needed.
9429
9430    When working around R4000 and R4400 errata, we need to make sure that
9431    the division is not immediately followed by a shift[1][2].  We also
9432    need to stop the division from being put into a branch delay slot[3].
9433    The easiest way to avoid both problems is to add a nop after the
9434    division.  When a divide-by-zero check is needed, this nop can be
9435    used to fill the branch delay slot.
9436
9437    [1] If a double-word or a variable shift executes immediately
9438        after starting an integer division, the shift may give an
9439        incorrect result.  See quotations of errata #16 and #28 from
9440        "MIPS R4000PC/SC Errata, Processor Revision 2.2 and 3.0"
9441        in mips.md for details.
9442
9443    [2] A similar bug to [1] exists for all revisions of the
9444        R4000 and the R4400 when run in an MC configuration.
9445        From "MIPS R4000MC Errata, Processor Revision 2.2 and 3.0":
9446
9447        "19. In this following sequence:
9448
9449                     ddiv                (or ddivu or div or divu)
9450                     dsll32              (or dsrl32, dsra32)
9451
9452             if an MPT stall occurs, while the divide is slipping the cpu
9453             pipeline, then the following double shift would end up with an
9454             incorrect result.
9455
9456             Workaround: The compiler needs to avoid generating any
9457             sequence with divide followed by extended double shift."
9458
9459        This erratum is also present in "MIPS R4400MC Errata, Processor
9460        Revision 1.0" and "MIPS R4400MC Errata, Processor Revision 2.0
9461        & 3.0" as errata #10 and #4, respectively.
9462
9463    [3] From "MIPS R4000PC/SC Errata, Processor Revision 2.2 and 3.0"
9464        (also valid for MIPS R4000MC processors):
9465
9466        "52. R4000SC: This bug does not apply for the R4000PC.
9467
9468             There are two flavors of this bug:
9469
9470             1) If the instruction just after divide takes an RF exception
9471                (tlb-refill, tlb-invalid) and gets an instruction cache
9472                miss (both primary and secondary) and the line which is
9473                currently in secondary cache at this index had the first
9474                data word, where the bits 5..2 are set, then R4000 would
9475                get a wrong result for the div.
9476
9477             ##1
9478                     nop
9479                     div r8, r9
9480                     -------------------         # end-of page. -tlb-refill
9481                     nop
9482             ##2
9483                     nop
9484                     div r8, r9
9485                     -------------------         # end-of page. -tlb-invalid
9486                     nop
9487
9488             2) If the divide is in the taken branch delay slot, where the
9489                target takes RF exception and gets an I-cache miss for the
9490                exception vector or where I-cache miss occurs for the
9491                target address, under the above mentioned scenarios, the
9492                div would get wrong results.
9493
9494             ##1
9495                     j   r2              # to next page mapped or unmapped
9496                     div r8,r9           # this bug would be there as long
9497                                         # as there is an ICache miss and
9498                     nop                 # the "data pattern" is present
9499
9500             ##2
9501                     beq r0, r0, NextPage        # to Next page
9502                     div r8,r9
9503                     nop
9504
9505             This bug is present for div, divu, ddiv, and ddivu
9506             instructions.
9507
9508             Workaround: For item 1), OS could make sure that the next page
9509             after the divide instruction is also mapped.  For item 2), the
9510             compiler could make sure that the divide instruction is not in
9511             the branch delay slot."
9512
9513        These processors have PRId values of 0x00004220 and 0x00004300 for
9514        the R4000 and 0x00004400, 0x00004500 and 0x00004600 for the R4400.  */
9515
9516 const char *
9517 mips_output_division (const char *division, rtx *operands)
9518 {
9519   const char *s;
9520
9521   s = division;
9522   if (TARGET_FIX_R4000 || TARGET_FIX_R4400)
9523     {
9524       output_asm_insn (s, operands);
9525       s = "nop";
9526     }
9527   if (TARGET_CHECK_ZERO_DIV)
9528     {
9529       if (TARGET_MIPS16)
9530         {
9531           output_asm_insn (s, operands);
9532           s = "bnez\t%2,1f\n\tbreak\t7\n1:";
9533         }
9534       else if (GENERATE_DIVIDE_TRAPS)
9535         {
9536           output_asm_insn (s, operands);
9537           s = "teq\t%2,%.,7";
9538         }
9539       else
9540         {
9541           output_asm_insn ("%(bne\t%2,%.,1f", operands);
9542           output_asm_insn (s, operands);
9543           s = "break\t7%)\n1:";
9544         }
9545     }
9546   return s;
9547 }
9548 \f
9549 /* Return true if GIVEN is the same as CANONICAL, or if it is CANONICAL
9550    with a final "000" replaced by "k".  Ignore case.
9551
9552    Note: this function is shared between GCC and GAS.  */
9553
9554 static bool
9555 mips_strict_matching_cpu_name_p (const char *canonical, const char *given)
9556 {
9557   while (*given != 0 && TOLOWER (*given) == TOLOWER (*canonical))
9558     given++, canonical++;
9559
9560   return ((*given == 0 && *canonical == 0)
9561           || (strcmp (canonical, "000") == 0 && strcasecmp (given, "k") == 0));
9562 }
9563
9564
9565 /* Return true if GIVEN matches CANONICAL, where GIVEN is a user-supplied
9566    CPU name.  We've traditionally allowed a lot of variation here.
9567
9568    Note: this function is shared between GCC and GAS.  */
9569
9570 static bool
9571 mips_matching_cpu_name_p (const char *canonical, const char *given)
9572 {
9573   /* First see if the name matches exactly, or with a final "000"
9574      turned into "k".  */
9575   if (mips_strict_matching_cpu_name_p (canonical, given))
9576     return true;
9577
9578   /* If not, try comparing based on numerical designation alone.
9579      See if GIVEN is an unadorned number, or 'r' followed by a number.  */
9580   if (TOLOWER (*given) == 'r')
9581     given++;
9582   if (!ISDIGIT (*given))
9583     return false;
9584
9585   /* Skip over some well-known prefixes in the canonical name,
9586      hoping to find a number there too.  */
9587   if (TOLOWER (canonical[0]) == 'v' && TOLOWER (canonical[1]) == 'r')
9588     canonical += 2;
9589   else if (TOLOWER (canonical[0]) == 'r' && TOLOWER (canonical[1]) == 'm')
9590     canonical += 2;
9591   else if (TOLOWER (canonical[0]) == 'r')
9592     canonical += 1;
9593
9594   return mips_strict_matching_cpu_name_p (canonical, given);
9595 }
9596
9597
9598 /* Return the mips_cpu_info entry for the processor or ISA given
9599    by CPU_STRING.  Return null if the string isn't recognized.
9600
9601    A similar function exists in GAS.  */
9602
9603 static const struct mips_cpu_info *
9604 mips_parse_cpu (const char *cpu_string)
9605 {
9606   const struct mips_cpu_info *p;
9607   const char *s;
9608
9609   /* In the past, we allowed upper-case CPU names, but it doesn't
9610      work well with the multilib machinery.  */
9611   for (s = cpu_string; *s != 0; s++)
9612     if (ISUPPER (*s))
9613       {
9614         warning (0, "the cpu name must be lower case");
9615         break;
9616       }
9617
9618   /* 'from-abi' selects the most compatible architecture for the given
9619      ABI: MIPS I for 32-bit ABIs and MIPS III for 64-bit ABIs.  For the
9620      EABIs, we have to decide whether we're using the 32-bit or 64-bit
9621      version.  Look first at the -mgp options, if given, otherwise base
9622      the choice on MASK_64BIT in TARGET_DEFAULT.  */
9623   if (strcasecmp (cpu_string, "from-abi") == 0)
9624     return mips_cpu_info_from_isa (ABI_NEEDS_32BIT_REGS ? 1
9625                                    : ABI_NEEDS_64BIT_REGS ? 3
9626                                    : (TARGET_64BIT ? 3 : 1));
9627
9628   /* 'default' has traditionally been a no-op.  Probably not very useful.  */
9629   if (strcasecmp (cpu_string, "default") == 0)
9630     return 0;
9631
9632   for (p = mips_cpu_info_table; p->name != 0; p++)
9633     if (mips_matching_cpu_name_p (p->name, cpu_string))
9634       return p;
9635
9636   return 0;
9637 }
9638
9639
9640 /* Return the processor associated with the given ISA level, or null
9641    if the ISA isn't valid.  */
9642
9643 static const struct mips_cpu_info *
9644 mips_cpu_info_from_isa (int isa)
9645 {
9646   const struct mips_cpu_info *p;
9647
9648   for (p = mips_cpu_info_table; p->name != 0; p++)
9649     if (p->isa == isa)
9650       return p;
9651
9652   return 0;
9653 }
9654 \f
9655 /* Implement HARD_REGNO_NREGS.  The size of FP registers is controlled
9656    by UNITS_PER_FPREG.  The size of FP status registers is always 4, because
9657    they only hold condition code modes, and CCmode is always considered to
9658    be 4 bytes wide.  All other registers are word sized.  */
9659
9660 unsigned int
9661 mips_hard_regno_nregs (int regno, enum machine_mode mode)
9662 {
9663   if (ST_REG_P (regno))
9664     return ((GET_MODE_SIZE (mode) + 3) / 4);
9665   else if (! FP_REG_P (regno))
9666     return ((GET_MODE_SIZE (mode) + UNITS_PER_WORD - 1) / UNITS_PER_WORD);
9667   else
9668     return ((GET_MODE_SIZE (mode) + UNITS_PER_FPREG - 1) / UNITS_PER_FPREG);
9669 }
9670
9671 /* Implement TARGET_RETURN_IN_MEMORY.  Under the old (i.e., 32 and O64 ABIs)
9672    all BLKmode objects are returned in memory.  Under the new (N32 and
9673    64-bit MIPS ABIs) small structures are returned in a register.
9674    Objects with varying size must still be returned in memory, of
9675    course.  */
9676
9677 static bool
9678 mips_return_in_memory (tree type, tree fndecl ATTRIBUTE_UNUSED)
9679 {
9680   if (TARGET_OLDABI)
9681     return (TYPE_MODE (type) == BLKmode);
9682   else
9683     return ((int_size_in_bytes (type) > (2 * UNITS_PER_WORD))
9684             || (int_size_in_bytes (type) == -1));
9685 }
9686
9687 static bool
9688 mips_strict_argument_naming (CUMULATIVE_ARGS *ca ATTRIBUTE_UNUSED)
9689 {
9690   return !TARGET_OLDABI;
9691 }
9692 \f
9693 /* Return true if INSN is a multiply-add or multiply-subtract
9694    instruction and PREV assigns to the accumulator operand.  */
9695
9696 bool
9697 mips_linked_madd_p (rtx prev, rtx insn)
9698 {
9699   rtx x;
9700
9701   x = single_set (insn);
9702   if (x == 0)
9703     return false;
9704
9705   x = SET_SRC (x);
9706
9707   if (GET_CODE (x) == PLUS
9708       && GET_CODE (XEXP (x, 0)) == MULT
9709       && reg_set_p (XEXP (x, 1), prev))
9710     return true;
9711
9712   if (GET_CODE (x) == MINUS
9713       && GET_CODE (XEXP (x, 1)) == MULT
9714       && reg_set_p (XEXP (x, 0), prev))
9715     return true;
9716
9717   return false;
9718 }
9719 \f
9720 /* Used by TUNE_MACC_CHAINS to record the last scheduled instruction
9721    that may clobber hi or lo.  */
9722
9723 static rtx mips_macc_chains_last_hilo;
9724
9725 /* A TUNE_MACC_CHAINS helper function.  Record that instruction INSN has
9726    been scheduled, updating mips_macc_chains_last_hilo appropriately.  */
9727
9728 static void
9729 mips_macc_chains_record (rtx insn)
9730 {
9731   if (get_attr_may_clobber_hilo (insn))
9732     mips_macc_chains_last_hilo = insn;
9733 }
9734
9735 /* A TUNE_MACC_CHAINS helper function.  Search ready queue READY, which
9736    has NREADY elements, looking for a multiply-add or multiply-subtract
9737    instruction that is cumulative with mips_macc_chains_last_hilo.
9738    If there is one, promote it ahead of anything else that might
9739    clobber hi or lo.  */
9740
9741 static void
9742 mips_macc_chains_reorder (rtx *ready, int nready)
9743 {
9744   int i, j;
9745
9746   if (mips_macc_chains_last_hilo != 0)
9747     for (i = nready - 1; i >= 0; i--)
9748       if (mips_linked_madd_p (mips_macc_chains_last_hilo, ready[i]))
9749         {
9750           for (j = nready - 1; j > i; j--)
9751             if (recog_memoized (ready[j]) >= 0
9752                 && get_attr_may_clobber_hilo (ready[j]))
9753               {
9754                 mips_promote_ready (ready, i, j);
9755                 break;
9756               }
9757           break;
9758         }
9759 }
9760 \f
9761 /* The last instruction to be scheduled.  */
9762
9763 static rtx vr4130_last_insn;
9764
9765 /* A note_stores callback used by vr4130_true_reg_dependence_p.  DATA
9766    points to an rtx that is initially an instruction.  Nullify the rtx
9767    if the instruction uses the value of register X.  */
9768
9769 static void
9770 vr4130_true_reg_dependence_p_1 (rtx x, rtx pat ATTRIBUTE_UNUSED, void *data)
9771 {
9772   rtx *insn_ptr = data;
9773   if (REG_P (x)
9774       && *insn_ptr != 0
9775       && reg_referenced_p (x, PATTERN (*insn_ptr)))
9776     *insn_ptr = 0;
9777 }
9778
9779 /* Return true if there is true register dependence between vr4130_last_insn
9780    and INSN.  */
9781
9782 static bool
9783 vr4130_true_reg_dependence_p (rtx insn)
9784 {
9785   note_stores (PATTERN (vr4130_last_insn),
9786                vr4130_true_reg_dependence_p_1, &insn);
9787   return insn == 0;
9788 }
9789
9790 /* A TUNE_MIPS4130 helper function.  Given that INSN1 is at the head of
9791    the ready queue and that INSN2 is the instruction after it, return
9792    true if it is worth promoting INSN2 ahead of INSN1.  Look for cases
9793    in which INSN1 and INSN2 can probably issue in parallel, but for
9794    which (INSN2, INSN1) should be less sensitive to instruction
9795    alignment than (INSN1, INSN2).  See 4130.md for more details.  */
9796
9797 static bool
9798 vr4130_swap_insns_p (rtx insn1, rtx insn2)
9799 {
9800   rtx dep;
9801
9802   /* Check for the following case:
9803
9804      1) there is some other instruction X with an anti dependence on INSN1;
9805      2) X has a higher priority than INSN2; and
9806      3) X is an arithmetic instruction (and thus has no unit restrictions).
9807
9808      If INSN1 is the last instruction blocking X, it would better to
9809      choose (INSN1, X) over (INSN2, INSN1).  */
9810   for (dep = INSN_DEPEND (insn1); dep != 0; dep = XEXP (dep, 1))
9811     if (REG_NOTE_KIND (dep) == REG_DEP_ANTI
9812         && INSN_PRIORITY (XEXP (dep, 0)) > INSN_PRIORITY (insn2)
9813         && recog_memoized (XEXP (dep, 0)) >= 0
9814         && get_attr_vr4130_class (XEXP (dep, 0)) == VR4130_CLASS_ALU)
9815       return false;
9816
9817   if (vr4130_last_insn != 0
9818       && recog_memoized (insn1) >= 0
9819       && recog_memoized (insn2) >= 0)
9820     {
9821       /* See whether INSN1 and INSN2 use different execution units,
9822          or if they are both ALU-type instructions.  If so, they can
9823          probably execute in parallel.  */
9824       enum attr_vr4130_class class1 = get_attr_vr4130_class (insn1);
9825       enum attr_vr4130_class class2 = get_attr_vr4130_class (insn2);
9826       if (class1 != class2 || class1 == VR4130_CLASS_ALU)
9827         {
9828           /* If only one of the instructions has a dependence on
9829              vr4130_last_insn, prefer to schedule the other one first.  */
9830           bool dep1 = vr4130_true_reg_dependence_p (insn1);
9831           bool dep2 = vr4130_true_reg_dependence_p (insn2);
9832           if (dep1 != dep2)
9833             return dep1;
9834
9835           /* Prefer to schedule INSN2 ahead of INSN1 if vr4130_last_insn
9836              is not an ALU-type instruction and if INSN1 uses the same
9837              execution unit.  (Note that if this condition holds, we already
9838              know that INSN2 uses a different execution unit.)  */
9839           if (class1 != VR4130_CLASS_ALU
9840               && recog_memoized (vr4130_last_insn) >= 0
9841               && class1 == get_attr_vr4130_class (vr4130_last_insn))
9842             return true;
9843         }
9844     }
9845   return false;
9846 }
9847
9848 /* A TUNE_MIPS4130 helper function.  (READY, NREADY) describes a ready
9849    queue with at least two instructions.  Swap the first two if
9850    vr4130_swap_insns_p says that it could be worthwhile.  */
9851
9852 static void
9853 vr4130_reorder (rtx *ready, int nready)
9854 {
9855   if (vr4130_swap_insns_p (ready[nready - 1], ready[nready - 2]))
9856     mips_promote_ready (ready, nready - 2, nready - 1);
9857 }
9858 \f
9859 /* Remove the instruction at index LOWER from ready queue READY and
9860    reinsert it in front of the instruction at index HIGHER.  LOWER must
9861    be <= HIGHER.  */
9862
9863 static void
9864 mips_promote_ready (rtx *ready, int lower, int higher)
9865 {
9866   rtx new_head;
9867   int i;
9868
9869   new_head = ready[lower];
9870   for (i = lower; i < higher; i++)
9871     ready[i] = ready[i + 1];
9872   ready[i] = new_head;
9873 }
9874
9875 /* Implement TARGET_SCHED_REORDER.  */
9876
9877 static int
9878 mips_sched_reorder (FILE *file ATTRIBUTE_UNUSED, int verbose ATTRIBUTE_UNUSED,
9879                     rtx *ready, int *nreadyp, int cycle)
9880 {
9881   if (!reload_completed && TUNE_MACC_CHAINS)
9882     {
9883       if (cycle == 0)
9884         mips_macc_chains_last_hilo = 0;
9885       if (*nreadyp > 0)
9886         mips_macc_chains_reorder (ready, *nreadyp);
9887     }
9888   if (reload_completed && TUNE_MIPS4130 && !TARGET_VR4130_ALIGN)
9889     {
9890       if (cycle == 0)
9891         vr4130_last_insn = 0;
9892       if (*nreadyp > 1)
9893         vr4130_reorder (ready, *nreadyp);
9894     }
9895   return mips_issue_rate ();
9896 }
9897
9898 /* Implement TARGET_SCHED_VARIABLE_ISSUE.  */
9899
9900 static int
9901 mips_variable_issue (FILE *file ATTRIBUTE_UNUSED, int verbose ATTRIBUTE_UNUSED,
9902                      rtx insn, int more)
9903 {
9904   switch (GET_CODE (PATTERN (insn)))
9905     {
9906     case USE:
9907     case CLOBBER:
9908       /* Don't count USEs and CLOBBERs against the issue rate.  */
9909       break;
9910
9911     default:
9912       more--;
9913       if (!reload_completed && TUNE_MACC_CHAINS)
9914         mips_macc_chains_record (insn);
9915       vr4130_last_insn = insn;
9916       break;
9917     }
9918   return more;
9919 }
9920 \f
9921 /* Implement TARGET_SCHED_ADJUST_COST.  We assume that anti and output
9922    dependencies have no cost.  */
9923
9924 static int
9925 mips_adjust_cost (rtx insn ATTRIBUTE_UNUSED, rtx link,
9926                   rtx dep ATTRIBUTE_UNUSED, int cost)
9927 {
9928   if (REG_NOTE_KIND (link) != 0)
9929     return 0;
9930   return cost;
9931 }
9932
9933 /* Return the number of instructions that can be issued per cycle.  */
9934
9935 static int
9936 mips_issue_rate (void)
9937 {
9938   switch (mips_tune)
9939     {
9940     case PROCESSOR_R4130:
9941     case PROCESSOR_R5400:
9942     case PROCESSOR_R5500:
9943     case PROCESSOR_R7000:
9944     case PROCESSOR_R9000:
9945       return 2;
9946
9947     case PROCESSOR_SB1:
9948     case PROCESSOR_SB1A:
9949       /* This is actually 4, but we get better performance if we claim 3.
9950          This is partly because of unwanted speculative code motion with the
9951          larger number, and partly because in most common cases we can't
9952          reach the theoretical max of 4.  */
9953       return 3;
9954
9955     default:
9956       return 1;
9957     }
9958 }
9959
9960 /* Implements TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD.  This should
9961    be as wide as the scheduling freedom in the DFA.  */
9962
9963 static int
9964 mips_multipass_dfa_lookahead (void)
9965 {
9966   /* Can schedule up to 4 of the 6 function units in any one cycle.  */
9967   if (TUNE_SB1)
9968     return 4;
9969
9970   return 0;
9971 }
9972
9973 /* Implements a store data bypass check.  We need this because the cprestore
9974    pattern is type store, but defined using an UNSPEC.  This UNSPEC causes the
9975    default routine to abort.  We just return false for that case.  */
9976 /* ??? Should try to give a better result here than assuming false.  */
9977
9978 int
9979 mips_store_data_bypass_p (rtx out_insn, rtx in_insn)
9980 {
9981   if (GET_CODE (PATTERN (in_insn)) == UNSPEC_VOLATILE)
9982     return false;
9983
9984   return ! store_data_bypass_p (out_insn, in_insn);
9985 }
9986 \f
9987 /* Given that we have an rtx of the form (prefetch ... WRITE LOCALITY),
9988    return the first operand of the associated "pref" or "prefx" insn.  */
9989
9990 rtx
9991 mips_prefetch_cookie (rtx write, rtx locality)
9992 {
9993   /* store_streamed / load_streamed.  */
9994   if (INTVAL (locality) <= 0)
9995     return GEN_INT (INTVAL (write) + 4);
9996
9997   /* store / load.  */
9998   if (INTVAL (locality) <= 2)
9999     return write;
10000
10001   /* store_retained / load_retained.  */
10002   return GEN_INT (INTVAL (write) + 6);
10003 }
10004 \f
10005 /* MIPS builtin function support. */
10006
10007 struct builtin_description
10008 {
10009   /* The code of the main .md file instruction.  See mips_builtin_type
10010      for more information.  */
10011   enum insn_code icode;
10012
10013   /* The floating-point comparison code to use with ICODE, if any.  */
10014   enum mips_fp_condition cond;
10015
10016   /* The name of the builtin function.  */
10017   const char *name;
10018
10019   /* Specifies how the function should be expanded.  */
10020   enum mips_builtin_type builtin_type;
10021
10022   /* The function's prototype.  */
10023   enum mips_function_type function_type;
10024
10025   /* The target flags required for this function.  */
10026   int target_flags;
10027 };
10028
10029 /* Define a MIPS_BUILTIN_DIRECT function for instruction CODE_FOR_mips_<INSN>.
10030    FUNCTION_TYPE and TARGET_FLAGS are builtin_description fields.  */
10031 #define DIRECT_BUILTIN(INSN, FUNCTION_TYPE, TARGET_FLAGS)               \
10032   { CODE_FOR_mips_ ## INSN, 0, "__builtin_mips_" #INSN,                 \
10033     MIPS_BUILTIN_DIRECT, FUNCTION_TYPE, TARGET_FLAGS }
10034
10035 /* Define __builtin_mips_<INSN>_<COND>_{s,d}, both of which require
10036    TARGET_FLAGS.  */
10037 #define CMP_SCALAR_BUILTINS(INSN, COND, TARGET_FLAGS)                   \
10038   { CODE_FOR_mips_ ## INSN ## _cond_s, MIPS_FP_COND_ ## COND,           \
10039     "__builtin_mips_" #INSN "_" #COND "_s",                             \
10040     MIPS_BUILTIN_CMP_SINGLE, MIPS_INT_FTYPE_SF_SF, TARGET_FLAGS },      \
10041   { CODE_FOR_mips_ ## INSN ## _cond_d, MIPS_FP_COND_ ## COND,           \
10042     "__builtin_mips_" #INSN "_" #COND "_d",                             \
10043     MIPS_BUILTIN_CMP_SINGLE, MIPS_INT_FTYPE_DF_DF, TARGET_FLAGS }
10044
10045 /* Define __builtin_mips_{any,all,upper,lower}_<INSN>_<COND>_ps.
10046    The lower and upper forms require TARGET_FLAGS while the any and all
10047    forms require MASK_MIPS3D.  */
10048 #define CMP_PS_BUILTINS(INSN, COND, TARGET_FLAGS)                       \
10049   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
10050     "__builtin_mips_any_" #INSN "_" #COND "_ps",                        \
10051     MIPS_BUILTIN_CMP_ANY, MIPS_INT_FTYPE_V2SF_V2SF, MASK_MIPS3D },      \
10052   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
10053     "__builtin_mips_all_" #INSN "_" #COND "_ps",                        \
10054     MIPS_BUILTIN_CMP_ALL, MIPS_INT_FTYPE_V2SF_V2SF, MASK_MIPS3D },      \
10055   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
10056     "__builtin_mips_lower_" #INSN "_" #COND "_ps",                      \
10057     MIPS_BUILTIN_CMP_LOWER, MIPS_INT_FTYPE_V2SF_V2SF, TARGET_FLAGS },   \
10058   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
10059     "__builtin_mips_upper_" #INSN "_" #COND "_ps",                      \
10060     MIPS_BUILTIN_CMP_UPPER, MIPS_INT_FTYPE_V2SF_V2SF, TARGET_FLAGS }
10061
10062 /* Define __builtin_mips_{any,all}_<INSN>_<COND>_4s.  The functions
10063    require MASK_MIPS3D.  */
10064 #define CMP_4S_BUILTINS(INSN, COND)                                     \
10065   { CODE_FOR_mips_ ## INSN ## _cond_4s, MIPS_FP_COND_ ## COND,          \
10066     "__builtin_mips_any_" #INSN "_" #COND "_4s",                        \
10067     MIPS_BUILTIN_CMP_ANY, MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF,           \
10068     MASK_MIPS3D },                                                      \
10069   { CODE_FOR_mips_ ## INSN ## _cond_4s, MIPS_FP_COND_ ## COND,          \
10070     "__builtin_mips_all_" #INSN "_" #COND "_4s",                        \
10071     MIPS_BUILTIN_CMP_ALL, MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF,           \
10072     MASK_MIPS3D }
10073
10074 /* Define __builtin_mips_mov{t,f}_<INSN>_<COND>_ps.  The comparison
10075    instruction requires TARGET_FLAGS.  */
10076 #define MOVTF_BUILTINS(INSN, COND, TARGET_FLAGS)                        \
10077   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
10078     "__builtin_mips_movt_" #INSN "_" #COND "_ps",                       \
10079     MIPS_BUILTIN_MOVT, MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF,             \
10080     TARGET_FLAGS },                                                     \
10081   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
10082     "__builtin_mips_movf_" #INSN "_" #COND "_ps",                       \
10083     MIPS_BUILTIN_MOVF, MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF,             \
10084     TARGET_FLAGS }
10085
10086 /* Define all the builtins related to c.cond.fmt condition COND.  */
10087 #define CMP_BUILTINS(COND)                                              \
10088   MOVTF_BUILTINS (c, COND, MASK_PAIRED_SINGLE_FLOAT),                   \
10089   MOVTF_BUILTINS (cabs, COND, MASK_MIPS3D),                             \
10090   CMP_SCALAR_BUILTINS (cabs, COND, MASK_MIPS3D),                        \
10091   CMP_PS_BUILTINS (c, COND, MASK_PAIRED_SINGLE_FLOAT),                  \
10092   CMP_PS_BUILTINS (cabs, COND, MASK_MIPS3D),                            \
10093   CMP_4S_BUILTINS (c, COND),                                            \
10094   CMP_4S_BUILTINS (cabs, COND)
10095
10096 static const struct builtin_description mips_bdesc[] =
10097 {
10098   DIRECT_BUILTIN (pll_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE_FLOAT),
10099   DIRECT_BUILTIN (pul_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE_FLOAT),
10100   DIRECT_BUILTIN (plu_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE_FLOAT),
10101   DIRECT_BUILTIN (puu_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE_FLOAT),
10102   DIRECT_BUILTIN (cvt_ps_s, MIPS_V2SF_FTYPE_SF_SF, MASK_PAIRED_SINGLE_FLOAT),
10103   DIRECT_BUILTIN (cvt_s_pl, MIPS_SF_FTYPE_V2SF, MASK_PAIRED_SINGLE_FLOAT),
10104   DIRECT_BUILTIN (cvt_s_pu, MIPS_SF_FTYPE_V2SF, MASK_PAIRED_SINGLE_FLOAT),
10105   DIRECT_BUILTIN (abs_ps, MIPS_V2SF_FTYPE_V2SF, MASK_PAIRED_SINGLE_FLOAT),
10106
10107   DIRECT_BUILTIN (alnv_ps, MIPS_V2SF_FTYPE_V2SF_V2SF_INT,
10108                   MASK_PAIRED_SINGLE_FLOAT),
10109   DIRECT_BUILTIN (addr_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
10110   DIRECT_BUILTIN (mulr_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
10111   DIRECT_BUILTIN (cvt_pw_ps, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
10112   DIRECT_BUILTIN (cvt_ps_pw, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
10113
10114   DIRECT_BUILTIN (recip1_s, MIPS_SF_FTYPE_SF, MASK_MIPS3D),
10115   DIRECT_BUILTIN (recip1_d, MIPS_DF_FTYPE_DF, MASK_MIPS3D),
10116   DIRECT_BUILTIN (recip1_ps, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
10117   DIRECT_BUILTIN (recip2_s, MIPS_SF_FTYPE_SF_SF, MASK_MIPS3D),
10118   DIRECT_BUILTIN (recip2_d, MIPS_DF_FTYPE_DF_DF, MASK_MIPS3D),
10119   DIRECT_BUILTIN (recip2_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
10120
10121   DIRECT_BUILTIN (rsqrt1_s, MIPS_SF_FTYPE_SF, MASK_MIPS3D),
10122   DIRECT_BUILTIN (rsqrt1_d, MIPS_DF_FTYPE_DF, MASK_MIPS3D),
10123   DIRECT_BUILTIN (rsqrt1_ps, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
10124   DIRECT_BUILTIN (rsqrt2_s, MIPS_SF_FTYPE_SF_SF, MASK_MIPS3D),
10125   DIRECT_BUILTIN (rsqrt2_d, MIPS_DF_FTYPE_DF_DF, MASK_MIPS3D),
10126   DIRECT_BUILTIN (rsqrt2_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
10127
10128   MIPS_FP_CONDITIONS (CMP_BUILTINS)
10129 };
10130
10131 /* Builtin functions for the SB-1 processor.  */
10132
10133 #define CODE_FOR_mips_sqrt_ps CODE_FOR_sqrtv2sf2
10134
10135 static const struct builtin_description sb1_bdesc[] =
10136 {
10137   DIRECT_BUILTIN (sqrt_ps, MIPS_V2SF_FTYPE_V2SF, MASK_PAIRED_SINGLE_FLOAT)
10138 };
10139
10140 /* Builtin functions for DSP ASE.  */
10141
10142 #define CODE_FOR_mips_addq_ph CODE_FOR_addv2hi3
10143 #define CODE_FOR_mips_addu_qb CODE_FOR_addv4qi3
10144 #define CODE_FOR_mips_subq_ph CODE_FOR_subv2hi3
10145 #define CODE_FOR_mips_subu_qb CODE_FOR_subv4qi3
10146
10147 /* Define a MIPS_BUILTIN_DIRECT_NO_TARGET function for instruction
10148    CODE_FOR_mips_<INSN>.  FUNCTION_TYPE and TARGET_FLAGS are
10149    builtin_description fields.  */
10150 #define DIRECT_NO_TARGET_BUILTIN(INSN, FUNCTION_TYPE, TARGET_FLAGS)     \
10151   { CODE_FOR_mips_ ## INSN, 0, "__builtin_mips_" #INSN,                 \
10152     MIPS_BUILTIN_DIRECT_NO_TARGET, FUNCTION_TYPE, TARGET_FLAGS }
10153
10154 /* Define __builtin_mips_bposge<VALUE>.  <VALUE> is 32 for the MIPS32 DSP
10155    branch instruction.  TARGET_FLAGS is a builtin_description field.  */
10156 #define BPOSGE_BUILTIN(VALUE, TARGET_FLAGS)                             \
10157   { CODE_FOR_mips_bposge, 0, "__builtin_mips_bposge" #VALUE,            \
10158     MIPS_BUILTIN_BPOSGE ## VALUE, MIPS_SI_FTYPE_VOID, TARGET_FLAGS }
10159
10160 static const struct builtin_description dsp_bdesc[] =
10161 {
10162   DIRECT_BUILTIN (addq_ph, MIPS_V2HI_FTYPE_V2HI_V2HI, MASK_DSP),
10163   DIRECT_BUILTIN (addq_s_ph, MIPS_V2HI_FTYPE_V2HI_V2HI, MASK_DSP),
10164   DIRECT_BUILTIN (addq_s_w, MIPS_SI_FTYPE_SI_SI, MASK_DSP),
10165   DIRECT_BUILTIN (addu_qb, MIPS_V4QI_FTYPE_V4QI_V4QI, MASK_DSP),
10166   DIRECT_BUILTIN (addu_s_qb, MIPS_V4QI_FTYPE_V4QI_V4QI, MASK_DSP),
10167   DIRECT_BUILTIN (subq_ph, MIPS_V2HI_FTYPE_V2HI_V2HI, MASK_DSP),
10168   DIRECT_BUILTIN (subq_s_ph, MIPS_V2HI_FTYPE_V2HI_V2HI, MASK_DSP),
10169   DIRECT_BUILTIN (subq_s_w, MIPS_SI_FTYPE_SI_SI, MASK_DSP),
10170   DIRECT_BUILTIN (subu_qb, MIPS_V4QI_FTYPE_V4QI_V4QI, MASK_DSP),
10171   DIRECT_BUILTIN (subu_s_qb, MIPS_V4QI_FTYPE_V4QI_V4QI, MASK_DSP),
10172   DIRECT_BUILTIN (addsc, MIPS_SI_FTYPE_SI_SI, MASK_DSP),
10173   DIRECT_BUILTIN (addwc, MIPS_SI_FTYPE_SI_SI, MASK_DSP),
10174   DIRECT_BUILTIN (modsub, MIPS_SI_FTYPE_SI_SI, MASK_DSP),
10175   DIRECT_BUILTIN (raddu_w_qb, MIPS_SI_FTYPE_V4QI, MASK_DSP),
10176   DIRECT_BUILTIN (absq_s_ph, MIPS_V2HI_FTYPE_V2HI, MASK_DSP),
10177   DIRECT_BUILTIN (absq_s_w, MIPS_SI_FTYPE_SI, MASK_DSP),
10178   DIRECT_BUILTIN (precrq_qb_ph, MIPS_V4QI_FTYPE_V2HI_V2HI, MASK_DSP),
10179   DIRECT_BUILTIN (precrq_ph_w, MIPS_V2HI_FTYPE_SI_SI, MASK_DSP),
10180   DIRECT_BUILTIN (precrq_rs_ph_w, MIPS_V2HI_FTYPE_SI_SI, MASK_DSP),
10181   DIRECT_BUILTIN (precrqu_s_qb_ph, MIPS_V4QI_FTYPE_V2HI_V2HI, MASK_DSP),
10182   DIRECT_BUILTIN (preceq_w_phl, MIPS_SI_FTYPE_V2HI, MASK_DSP),
10183   DIRECT_BUILTIN (preceq_w_phr, MIPS_SI_FTYPE_V2HI, MASK_DSP),
10184   DIRECT_BUILTIN (precequ_ph_qbl, MIPS_V2HI_FTYPE_V4QI, MASK_DSP),
10185   DIRECT_BUILTIN (precequ_ph_qbr, MIPS_V2HI_FTYPE_V4QI, MASK_DSP),
10186   DIRECT_BUILTIN (precequ_ph_qbla, MIPS_V2HI_FTYPE_V4QI, MASK_DSP),
10187   DIRECT_BUILTIN (precequ_ph_qbra, MIPS_V2HI_FTYPE_V4QI, MASK_DSP),
10188   DIRECT_BUILTIN (preceu_ph_qbl, MIPS_V2HI_FTYPE_V4QI, MASK_DSP),
10189   DIRECT_BUILTIN (preceu_ph_qbr, MIPS_V2HI_FTYPE_V4QI, MASK_DSP),
10190   DIRECT_BUILTIN (preceu_ph_qbla, MIPS_V2HI_FTYPE_V4QI, MASK_DSP),
10191   DIRECT_BUILTIN (preceu_ph_qbra, MIPS_V2HI_FTYPE_V4QI, MASK_DSP),
10192   DIRECT_BUILTIN (shll_qb, MIPS_V4QI_FTYPE_V4QI_SI, MASK_DSP),
10193   DIRECT_BUILTIN (shll_ph, MIPS_V2HI_FTYPE_V2HI_SI, MASK_DSP),
10194   DIRECT_BUILTIN (shll_s_ph, MIPS_V2HI_FTYPE_V2HI_SI, MASK_DSP),
10195   DIRECT_BUILTIN (shll_s_w, MIPS_SI_FTYPE_SI_SI, MASK_DSP),
10196   DIRECT_BUILTIN (shrl_qb, MIPS_V4QI_FTYPE_V4QI_SI, MASK_DSP),
10197   DIRECT_BUILTIN (shra_ph, MIPS_V2HI_FTYPE_V2HI_SI, MASK_DSP),
10198   DIRECT_BUILTIN (shra_r_ph, MIPS_V2HI_FTYPE_V2HI_SI, MASK_DSP),
10199   DIRECT_BUILTIN (shra_r_w, MIPS_SI_FTYPE_SI_SI, MASK_DSP),
10200   DIRECT_BUILTIN (muleu_s_ph_qbl, MIPS_V2HI_FTYPE_V4QI_V2HI, MASK_DSP),
10201   DIRECT_BUILTIN (muleu_s_ph_qbr, MIPS_V2HI_FTYPE_V4QI_V2HI, MASK_DSP),
10202   DIRECT_BUILTIN (mulq_rs_ph, MIPS_V2HI_FTYPE_V2HI_V2HI, MASK_DSP),
10203   DIRECT_BUILTIN (muleq_s_w_phl, MIPS_SI_FTYPE_V2HI_V2HI, MASK_DSP),
10204   DIRECT_BUILTIN (muleq_s_w_phr, MIPS_SI_FTYPE_V2HI_V2HI, MASK_DSP),
10205   DIRECT_BUILTIN (dpau_h_qbl, MIPS_DI_FTYPE_DI_V4QI_V4QI, MASK_DSP),
10206   DIRECT_BUILTIN (dpau_h_qbr, MIPS_DI_FTYPE_DI_V4QI_V4QI, MASK_DSP),
10207   DIRECT_BUILTIN (dpsu_h_qbl, MIPS_DI_FTYPE_DI_V4QI_V4QI, MASK_DSP),
10208   DIRECT_BUILTIN (dpsu_h_qbr, MIPS_DI_FTYPE_DI_V4QI_V4QI, MASK_DSP),
10209   DIRECT_BUILTIN (dpaq_s_w_ph, MIPS_DI_FTYPE_DI_V2HI_V2HI, MASK_DSP),
10210   DIRECT_BUILTIN (dpsq_s_w_ph, MIPS_DI_FTYPE_DI_V2HI_V2HI, MASK_DSP),
10211   DIRECT_BUILTIN (mulsaq_s_w_ph, MIPS_DI_FTYPE_DI_V2HI_V2HI, MASK_DSP),
10212   DIRECT_BUILTIN (dpaq_sa_l_w, MIPS_DI_FTYPE_DI_SI_SI, MASK_DSP),
10213   DIRECT_BUILTIN (dpsq_sa_l_w, MIPS_DI_FTYPE_DI_SI_SI, MASK_DSP),
10214   DIRECT_BUILTIN (maq_s_w_phl, MIPS_DI_FTYPE_DI_V2HI_V2HI, MASK_DSP),
10215   DIRECT_BUILTIN (maq_s_w_phr, MIPS_DI_FTYPE_DI_V2HI_V2HI, MASK_DSP),
10216   DIRECT_BUILTIN (maq_sa_w_phl, MIPS_DI_FTYPE_DI_V2HI_V2HI, MASK_DSP),
10217   DIRECT_BUILTIN (maq_sa_w_phr, MIPS_DI_FTYPE_DI_V2HI_V2HI, MASK_DSP),
10218   DIRECT_BUILTIN (bitrev, MIPS_SI_FTYPE_SI, MASK_DSP),
10219   DIRECT_BUILTIN (insv, MIPS_SI_FTYPE_SI_SI, MASK_DSP),
10220   DIRECT_BUILTIN (repl_qb, MIPS_V4QI_FTYPE_SI, MASK_DSP),
10221   DIRECT_BUILTIN (repl_ph, MIPS_V2HI_FTYPE_SI, MASK_DSP),
10222   DIRECT_NO_TARGET_BUILTIN (cmpu_eq_qb, MIPS_VOID_FTYPE_V4QI_V4QI, MASK_DSP),
10223   DIRECT_NO_TARGET_BUILTIN (cmpu_lt_qb, MIPS_VOID_FTYPE_V4QI_V4QI, MASK_DSP),
10224   DIRECT_NO_TARGET_BUILTIN (cmpu_le_qb, MIPS_VOID_FTYPE_V4QI_V4QI, MASK_DSP),
10225   DIRECT_BUILTIN (cmpgu_eq_qb, MIPS_SI_FTYPE_V4QI_V4QI, MASK_DSP),
10226   DIRECT_BUILTIN (cmpgu_lt_qb, MIPS_SI_FTYPE_V4QI_V4QI, MASK_DSP),
10227   DIRECT_BUILTIN (cmpgu_le_qb, MIPS_SI_FTYPE_V4QI_V4QI, MASK_DSP),
10228   DIRECT_NO_TARGET_BUILTIN (cmp_eq_ph, MIPS_VOID_FTYPE_V2HI_V2HI, MASK_DSP),
10229   DIRECT_NO_TARGET_BUILTIN (cmp_lt_ph, MIPS_VOID_FTYPE_V2HI_V2HI, MASK_DSP),
10230   DIRECT_NO_TARGET_BUILTIN (cmp_le_ph, MIPS_VOID_FTYPE_V2HI_V2HI, MASK_DSP),
10231   DIRECT_BUILTIN (pick_qb, MIPS_V4QI_FTYPE_V4QI_V4QI, MASK_DSP),
10232   DIRECT_BUILTIN (pick_ph, MIPS_V2HI_FTYPE_V2HI_V2HI, MASK_DSP),
10233   DIRECT_BUILTIN (packrl_ph, MIPS_V2HI_FTYPE_V2HI_V2HI, MASK_DSP),
10234   DIRECT_BUILTIN (extr_w, MIPS_SI_FTYPE_DI_SI, MASK_DSP),
10235   DIRECT_BUILTIN (extr_r_w, MIPS_SI_FTYPE_DI_SI, MASK_DSP),
10236   DIRECT_BUILTIN (extr_rs_w, MIPS_SI_FTYPE_DI_SI, MASK_DSP),
10237   DIRECT_BUILTIN (extr_s_h, MIPS_SI_FTYPE_DI_SI, MASK_DSP),
10238   DIRECT_BUILTIN (extp, MIPS_SI_FTYPE_DI_SI, MASK_DSP),
10239   DIRECT_BUILTIN (extpdp, MIPS_SI_FTYPE_DI_SI, MASK_DSP),
10240   DIRECT_BUILTIN (shilo, MIPS_DI_FTYPE_DI_SI, MASK_DSP),
10241   DIRECT_BUILTIN (mthlip, MIPS_DI_FTYPE_DI_SI, MASK_DSP),
10242   DIRECT_NO_TARGET_BUILTIN (wrdsp, MIPS_VOID_FTYPE_SI_SI, MASK_DSP),
10243   DIRECT_BUILTIN (rddsp, MIPS_SI_FTYPE_SI, MASK_DSP),
10244   DIRECT_BUILTIN (lbux, MIPS_SI_FTYPE_PTR_SI, MASK_DSP),
10245   DIRECT_BUILTIN (lhx, MIPS_SI_FTYPE_PTR_SI, MASK_DSP),
10246   DIRECT_BUILTIN (lwx, MIPS_SI_FTYPE_PTR_SI, MASK_DSP),
10247   BPOSGE_BUILTIN (32, MASK_DSP)
10248 };
10249
10250 /* This helps provide a mapping from builtin function codes to bdesc
10251    arrays.  */
10252
10253 struct bdesc_map
10254 {
10255   /* The builtin function table that this entry describes.  */
10256   const struct builtin_description *bdesc;
10257
10258   /* The number of entries in the builtin function table.  */
10259   unsigned int size;
10260
10261   /* The target processor that supports these builtin functions.
10262      PROCESSOR_MAX means we enable them for all processors.  */
10263   enum processor_type proc;
10264 };
10265
10266 static const struct bdesc_map bdesc_arrays[] =
10267 {
10268   { mips_bdesc, ARRAY_SIZE (mips_bdesc), PROCESSOR_MAX },
10269   { sb1_bdesc, ARRAY_SIZE (sb1_bdesc), PROCESSOR_SB1 },
10270   { dsp_bdesc, ARRAY_SIZE (dsp_bdesc), PROCESSOR_MAX }
10271 };
10272
10273 /* Take the head of argument list *ARGLIST and convert it into a form
10274    suitable for input operand OP of instruction ICODE.  Return the value
10275    and point *ARGLIST at the next element of the list.  */
10276
10277 static rtx
10278 mips_prepare_builtin_arg (enum insn_code icode,
10279                           unsigned int op, tree *arglist)
10280 {
10281   rtx value;
10282   enum machine_mode mode;
10283
10284   value = expand_normal (TREE_VALUE (*arglist));
10285   mode = insn_data[icode].operand[op].mode;
10286   if (!insn_data[icode].operand[op].predicate (value, mode))
10287     {
10288       value = copy_to_mode_reg (mode, value);
10289       /* Check the predicate again.  */
10290       if (!insn_data[icode].operand[op].predicate (value, mode))
10291         {
10292           error ("invalid argument to builtin function");
10293           return const0_rtx;
10294         }
10295     }
10296
10297   *arglist = TREE_CHAIN (*arglist);
10298   return value;
10299 }
10300
10301 /* Return an rtx suitable for output operand OP of instruction ICODE.
10302    If TARGET is non-null, try to use it where possible.  */
10303
10304 static rtx
10305 mips_prepare_builtin_target (enum insn_code icode, unsigned int op, rtx target)
10306 {
10307   enum machine_mode mode;
10308
10309   mode = insn_data[icode].operand[op].mode;
10310   if (target == 0 || !insn_data[icode].operand[op].predicate (target, mode))
10311     target = gen_reg_rtx (mode);
10312
10313   return target;
10314 }
10315
10316 /* Expand builtin functions.  This is called from TARGET_EXPAND_BUILTIN.  */
10317
10318 rtx
10319 mips_expand_builtin (tree exp, rtx target, rtx subtarget ATTRIBUTE_UNUSED,
10320                      enum machine_mode mode ATTRIBUTE_UNUSED,
10321                      int ignore ATTRIBUTE_UNUSED)
10322 {
10323   enum insn_code icode;
10324   enum mips_builtin_type type;
10325   tree fndecl, arglist;
10326   unsigned int fcode;
10327   const struct builtin_description *bdesc;
10328   const struct bdesc_map *m;
10329
10330   fndecl = TREE_OPERAND (TREE_OPERAND (exp, 0), 0);
10331   arglist = TREE_OPERAND (exp, 1);
10332   fcode = DECL_FUNCTION_CODE (fndecl);
10333
10334   bdesc = NULL;
10335   for (m = bdesc_arrays; m < &bdesc_arrays[ARRAY_SIZE (bdesc_arrays)]; m++)
10336     {
10337       if (fcode < m->size)
10338         {
10339           bdesc = m->bdesc;
10340           icode = bdesc[fcode].icode;
10341           type = bdesc[fcode].builtin_type;
10342           break;
10343         }
10344       fcode -= m->size;
10345     }
10346   if (bdesc == NULL)
10347     return 0;
10348
10349   switch (type)
10350     {
10351     case MIPS_BUILTIN_DIRECT:
10352       return mips_expand_builtin_direct (icode, target, arglist, true);
10353
10354     case MIPS_BUILTIN_DIRECT_NO_TARGET:
10355       return mips_expand_builtin_direct (icode, target, arglist, false);
10356
10357     case MIPS_BUILTIN_MOVT:
10358     case MIPS_BUILTIN_MOVF:
10359       return mips_expand_builtin_movtf (type, icode, bdesc[fcode].cond,
10360                                         target, arglist);
10361
10362     case MIPS_BUILTIN_CMP_ANY:
10363     case MIPS_BUILTIN_CMP_ALL:
10364     case MIPS_BUILTIN_CMP_UPPER:
10365     case MIPS_BUILTIN_CMP_LOWER:
10366     case MIPS_BUILTIN_CMP_SINGLE:
10367       return mips_expand_builtin_compare (type, icode, bdesc[fcode].cond,
10368                                           target, arglist);
10369
10370     case MIPS_BUILTIN_BPOSGE32:
10371       return mips_expand_builtin_bposge (type, target);
10372
10373     default:
10374       return 0;
10375     }
10376 }
10377
10378 /* Init builtin functions.  This is called from TARGET_INIT_BUILTIN.  */
10379
10380 void
10381 mips_init_builtins (void)
10382 {
10383   const struct builtin_description *d;
10384   const struct bdesc_map *m;
10385   tree types[(int) MIPS_MAX_FTYPE_MAX];
10386   tree V2SF_type_node;
10387   tree V2HI_type_node;
10388   tree V4QI_type_node;
10389   unsigned int offset;
10390
10391   /* We have only builtins for -mpaired-single, -mips3d and -mdsp.  */
10392   if (!TARGET_PAIRED_SINGLE_FLOAT && !TARGET_DSP)
10393     return;
10394
10395   if (TARGET_PAIRED_SINGLE_FLOAT)
10396     {
10397       V2SF_type_node = build_vector_type_for_mode (float_type_node, V2SFmode);
10398
10399       types[MIPS_V2SF_FTYPE_V2SF]
10400         = build_function_type_list (V2SF_type_node, V2SF_type_node, NULL_TREE);
10401
10402       types[MIPS_V2SF_FTYPE_V2SF_V2SF]
10403         = build_function_type_list (V2SF_type_node,
10404                                     V2SF_type_node, V2SF_type_node, NULL_TREE);
10405
10406       types[MIPS_V2SF_FTYPE_V2SF_V2SF_INT]
10407         = build_function_type_list (V2SF_type_node,
10408                                     V2SF_type_node, V2SF_type_node,
10409                                     integer_type_node, NULL_TREE);
10410
10411       types[MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF]
10412         = build_function_type_list (V2SF_type_node,
10413                                     V2SF_type_node, V2SF_type_node,
10414                                     V2SF_type_node, V2SF_type_node, NULL_TREE);
10415
10416       types[MIPS_V2SF_FTYPE_SF_SF]
10417         = build_function_type_list (V2SF_type_node,
10418                                     float_type_node, float_type_node, NULL_TREE);
10419
10420       types[MIPS_INT_FTYPE_V2SF_V2SF]
10421         = build_function_type_list (integer_type_node,
10422                                     V2SF_type_node, V2SF_type_node, NULL_TREE);
10423
10424       types[MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF]
10425         = build_function_type_list (integer_type_node,
10426                                     V2SF_type_node, V2SF_type_node,
10427                                     V2SF_type_node, V2SF_type_node, NULL_TREE);
10428
10429       types[MIPS_INT_FTYPE_SF_SF]
10430         = build_function_type_list (integer_type_node,
10431                                     float_type_node, float_type_node, NULL_TREE);
10432
10433       types[MIPS_INT_FTYPE_DF_DF]
10434         = build_function_type_list (integer_type_node,
10435                                     double_type_node, double_type_node, NULL_TREE);
10436
10437       types[MIPS_SF_FTYPE_V2SF]
10438         = build_function_type_list (float_type_node, V2SF_type_node, NULL_TREE);
10439
10440       types[MIPS_SF_FTYPE_SF]
10441         = build_function_type_list (float_type_node,
10442                                     float_type_node, NULL_TREE);
10443
10444       types[MIPS_SF_FTYPE_SF_SF]
10445         = build_function_type_list (float_type_node,
10446                                     float_type_node, float_type_node, NULL_TREE);
10447
10448       types[MIPS_DF_FTYPE_DF]
10449         = build_function_type_list (double_type_node,
10450                                     double_type_node, NULL_TREE);
10451
10452       types[MIPS_DF_FTYPE_DF_DF]
10453         = build_function_type_list (double_type_node,
10454                                     double_type_node, double_type_node, NULL_TREE);
10455     }
10456
10457   if (TARGET_DSP)
10458     {
10459       V2HI_type_node = build_vector_type_for_mode (intHI_type_node, V2HImode);
10460       V4QI_type_node = build_vector_type_for_mode (intQI_type_node, V4QImode);
10461
10462       types[MIPS_V2HI_FTYPE_V2HI_V2HI]
10463         = build_function_type_list (V2HI_type_node,
10464                                     V2HI_type_node, V2HI_type_node,
10465                                     NULL_TREE);
10466
10467       types[MIPS_SI_FTYPE_SI_SI]
10468         = build_function_type_list (intSI_type_node,
10469                                     intSI_type_node, intSI_type_node,
10470                                     NULL_TREE);
10471
10472       types[MIPS_V4QI_FTYPE_V4QI_V4QI]
10473         = build_function_type_list (V4QI_type_node,
10474                                     V4QI_type_node, V4QI_type_node,
10475                                     NULL_TREE);
10476
10477       types[MIPS_SI_FTYPE_V4QI]
10478         = build_function_type_list (intSI_type_node,
10479                                     V4QI_type_node,
10480                                     NULL_TREE);
10481
10482       types[MIPS_V2HI_FTYPE_V2HI]
10483         = build_function_type_list (V2HI_type_node,
10484                                     V2HI_type_node,
10485                                     NULL_TREE);
10486
10487       types[MIPS_SI_FTYPE_SI]
10488         = build_function_type_list (intSI_type_node,
10489                                     intSI_type_node,
10490                                     NULL_TREE);
10491
10492       types[MIPS_V4QI_FTYPE_V2HI_V2HI]
10493         = build_function_type_list (V4QI_type_node,
10494                                     V2HI_type_node, V2HI_type_node,
10495                                     NULL_TREE);
10496
10497       types[MIPS_V2HI_FTYPE_SI_SI]
10498         = build_function_type_list (V2HI_type_node,
10499                                     intSI_type_node, intSI_type_node,
10500                                     NULL_TREE);
10501
10502       types[MIPS_SI_FTYPE_V2HI]
10503         = build_function_type_list (intSI_type_node,
10504                                     V2HI_type_node,
10505                                     NULL_TREE);
10506
10507       types[MIPS_V2HI_FTYPE_V4QI]
10508         = build_function_type_list (V2HI_type_node,
10509                                     V4QI_type_node,
10510                                     NULL_TREE);
10511
10512       types[MIPS_V4QI_FTYPE_V4QI_SI]
10513         = build_function_type_list (V4QI_type_node,
10514                                     V4QI_type_node, intSI_type_node,
10515                                     NULL_TREE);
10516
10517       types[MIPS_V2HI_FTYPE_V2HI_SI]
10518         = build_function_type_list (V2HI_type_node,
10519                                     V2HI_type_node, intSI_type_node,
10520                                     NULL_TREE);
10521
10522       types[MIPS_V2HI_FTYPE_V4QI_V2HI]
10523         = build_function_type_list (V2HI_type_node,
10524                                     V4QI_type_node, V2HI_type_node,
10525                                     NULL_TREE);
10526
10527       types[MIPS_SI_FTYPE_V2HI_V2HI]
10528         = build_function_type_list (intSI_type_node,
10529                                     V2HI_type_node, V2HI_type_node,
10530                                     NULL_TREE);
10531
10532       types[MIPS_DI_FTYPE_DI_V4QI_V4QI]
10533         = build_function_type_list (intDI_type_node,
10534                                     intDI_type_node, V4QI_type_node, V4QI_type_node,
10535                                     NULL_TREE);
10536
10537       types[MIPS_DI_FTYPE_DI_V2HI_V2HI]
10538         = build_function_type_list (intDI_type_node,
10539                                     intDI_type_node, V2HI_type_node, V2HI_type_node,
10540                                     NULL_TREE);
10541
10542       types[MIPS_DI_FTYPE_DI_SI_SI]
10543         = build_function_type_list (intDI_type_node,
10544                                     intDI_type_node, intSI_type_node, intSI_type_node,
10545                                     NULL_TREE);
10546
10547       types[MIPS_V4QI_FTYPE_SI]
10548         = build_function_type_list (V4QI_type_node,
10549                                     intSI_type_node,
10550                                     NULL_TREE);
10551
10552       types[MIPS_V2HI_FTYPE_SI]
10553         = build_function_type_list (V2HI_type_node,
10554                                     intSI_type_node,
10555                                     NULL_TREE);
10556
10557       types[MIPS_VOID_FTYPE_V4QI_V4QI]
10558         = build_function_type_list (void_type_node,
10559                                     V4QI_type_node, V4QI_type_node,
10560                                     NULL_TREE);
10561
10562       types[MIPS_SI_FTYPE_V4QI_V4QI]
10563         = build_function_type_list (intSI_type_node,
10564                                     V4QI_type_node, V4QI_type_node,
10565                                     NULL_TREE);
10566
10567       types[MIPS_VOID_FTYPE_V2HI_V2HI]
10568         = build_function_type_list (void_type_node,
10569                                     V2HI_type_node, V2HI_type_node,
10570                                     NULL_TREE);
10571
10572       types[MIPS_SI_FTYPE_DI_SI]
10573         = build_function_type_list (intSI_type_node,
10574                                     intDI_type_node, intSI_type_node,
10575                                     NULL_TREE);
10576
10577       types[MIPS_DI_FTYPE_DI_SI]
10578         = build_function_type_list (intDI_type_node,
10579                                     intDI_type_node, intSI_type_node,
10580                                     NULL_TREE);
10581
10582       types[MIPS_VOID_FTYPE_SI_SI]
10583         = build_function_type_list (void_type_node,
10584                                     intSI_type_node, intSI_type_node,
10585                                     NULL_TREE);
10586
10587       types[MIPS_SI_FTYPE_PTR_SI]
10588         = build_function_type_list (intSI_type_node,
10589                                     ptr_type_node, intSI_type_node,
10590                                     NULL_TREE);
10591
10592       types[MIPS_SI_FTYPE_VOID]
10593         = build_function_type (intSI_type_node, void_list_node);
10594     }
10595
10596   /* Iterate through all of the bdesc arrays, initializing all of the
10597      builtin functions.  */
10598
10599   offset = 0;
10600   for (m = bdesc_arrays; m < &bdesc_arrays[ARRAY_SIZE (bdesc_arrays)]; m++)
10601     {
10602       if (m->proc == PROCESSOR_MAX || (m->proc == mips_arch))
10603         for (d = m->bdesc; d < &m->bdesc[m->size]; d++)
10604           if ((d->target_flags & target_flags) == d->target_flags)
10605             lang_hooks.builtin_function (d->name, types[d->function_type],
10606                                          d - m->bdesc + offset,
10607                                          BUILT_IN_MD, NULL, NULL);
10608       offset += m->size;
10609     }
10610 }
10611
10612 /* Expand a MIPS_BUILTIN_DIRECT function.  ICODE is the code of the
10613    .md pattern and ARGLIST is the list of function arguments.  TARGET,
10614    if nonnull, suggests a good place to put the result.
10615    HAS_TARGET indicates the function must return something.  */
10616
10617 static rtx
10618 mips_expand_builtin_direct (enum insn_code icode, rtx target, tree arglist,
10619                             bool has_target)
10620 {
10621   rtx ops[MAX_RECOG_OPERANDS];
10622   int i = 0;
10623
10624   if (has_target)
10625     {
10626       /* We save target to ops[0].  */
10627       ops[0] = mips_prepare_builtin_target (icode, 0, target);
10628       i = 1;
10629     }
10630
10631   /* We need to test if arglist is not zero.  Some instructions have extra
10632      clobber registers.  */
10633   for (; i < insn_data[icode].n_operands && arglist != 0; i++)
10634     ops[i] = mips_prepare_builtin_arg (icode, i, &arglist);
10635
10636   switch (i)
10637     {
10638     case 2:
10639       emit_insn (GEN_FCN (icode) (ops[0], ops[1]));
10640       break;
10641
10642     case 3:
10643       emit_insn (GEN_FCN (icode) (ops[0], ops[1], ops[2]));
10644       break;
10645
10646     case 4:
10647       emit_insn (GEN_FCN (icode) (ops[0], ops[1], ops[2], ops[3]));
10648       break;
10649
10650     default:
10651       gcc_unreachable ();
10652     }
10653   return target;
10654 }
10655
10656 /* Expand a __builtin_mips_movt_*_ps() or __builtin_mips_movf_*_ps()
10657    function (TYPE says which).  ARGLIST is the list of arguments to the
10658    function, ICODE is the instruction that should be used to compare
10659    the first two arguments, and COND is the condition it should test.
10660    TARGET, if nonnull, suggests a good place to put the result.  */
10661
10662 static rtx
10663 mips_expand_builtin_movtf (enum mips_builtin_type type,
10664                            enum insn_code icode, enum mips_fp_condition cond,
10665                            rtx target, tree arglist)
10666 {
10667   rtx cmp_result, op0, op1;
10668
10669   cmp_result = mips_prepare_builtin_target (icode, 0, 0);
10670   op0 = mips_prepare_builtin_arg (icode, 1, &arglist);
10671   op1 = mips_prepare_builtin_arg (icode, 2, &arglist);
10672   emit_insn (GEN_FCN (icode) (cmp_result, op0, op1, GEN_INT (cond)));
10673
10674   icode = CODE_FOR_mips_cond_move_tf_ps;
10675   target = mips_prepare_builtin_target (icode, 0, target);
10676   if (type == MIPS_BUILTIN_MOVT)
10677     {
10678       op1 = mips_prepare_builtin_arg (icode, 2, &arglist);
10679       op0 = mips_prepare_builtin_arg (icode, 1, &arglist);
10680     }
10681   else
10682     {
10683       op0 = mips_prepare_builtin_arg (icode, 1, &arglist);
10684       op1 = mips_prepare_builtin_arg (icode, 2, &arglist);
10685     }
10686   emit_insn (gen_mips_cond_move_tf_ps (target, op0, op1, cmp_result));
10687   return target;
10688 }
10689
10690 /* Move VALUE_IF_TRUE into TARGET if CONDITION is true; move VALUE_IF_FALSE
10691    into TARGET otherwise.  Return TARGET.  */
10692
10693 static rtx
10694 mips_builtin_branch_and_move (rtx condition, rtx target,
10695                               rtx value_if_true, rtx value_if_false)
10696 {
10697   rtx true_label, done_label;
10698
10699   true_label = gen_label_rtx ();
10700   done_label = gen_label_rtx ();
10701
10702   /* First assume that CONDITION is false.  */
10703   emit_move_insn (target, value_if_false);
10704
10705   /* Branch to TRUE_LABEL if CONDITION is true and DONE_LABEL otherwise.  */
10706   emit_jump_insn (gen_condjump (condition, true_label));
10707   emit_jump_insn (gen_jump (done_label));
10708   emit_barrier ();
10709
10710   /* Fix TARGET if CONDITION is true.  */
10711   emit_label (true_label);
10712   emit_move_insn (target, value_if_true);
10713
10714   emit_label (done_label);
10715   return target;
10716 }
10717
10718 /* Expand a comparison builtin of type BUILTIN_TYPE.  ICODE is the code
10719    of the comparison instruction and COND is the condition it should test.
10720    ARGLIST is the list of function arguments and TARGET, if nonnull,
10721    suggests a good place to put the boolean result.  */
10722
10723 static rtx
10724 mips_expand_builtin_compare (enum mips_builtin_type builtin_type,
10725                              enum insn_code icode, enum mips_fp_condition cond,
10726                              rtx target, tree arglist)
10727 {
10728   rtx offset, condition, cmp_result, ops[MAX_RECOG_OPERANDS];
10729   int i;
10730
10731   if (target == 0 || GET_MODE (target) != SImode)
10732     target = gen_reg_rtx (SImode);
10733
10734   /* Prepare the operands to the comparison.  */
10735   cmp_result = mips_prepare_builtin_target (icode, 0, 0);
10736   for (i = 1; i < insn_data[icode].n_operands - 1; i++)
10737     ops[i] = mips_prepare_builtin_arg (icode, i, &arglist);
10738
10739   switch (insn_data[icode].n_operands)
10740     {
10741     case 4:
10742       emit_insn (GEN_FCN (icode) (cmp_result, ops[1], ops[2], GEN_INT (cond)));
10743       break;
10744
10745     case 6:
10746       emit_insn (GEN_FCN (icode) (cmp_result, ops[1], ops[2],
10747                                   ops[3], ops[4], GEN_INT (cond)));
10748       break;
10749
10750     default:
10751       gcc_unreachable ();
10752     }
10753
10754   /* If the comparison sets more than one register, we define the result
10755      to be 0 if all registers are false and -1 if all registers are true.
10756      The value of the complete result is indeterminate otherwise.  */
10757   switch (builtin_type)
10758     {
10759     case MIPS_BUILTIN_CMP_ALL:
10760       condition = gen_rtx_NE (VOIDmode, cmp_result, constm1_rtx);
10761       return mips_builtin_branch_and_move (condition, target,
10762                                            const0_rtx, const1_rtx);
10763
10764     case MIPS_BUILTIN_CMP_UPPER:
10765     case MIPS_BUILTIN_CMP_LOWER:
10766       offset = GEN_INT (builtin_type == MIPS_BUILTIN_CMP_UPPER);
10767       condition = gen_single_cc (cmp_result, offset);
10768       return mips_builtin_branch_and_move (condition, target,
10769                                            const1_rtx, const0_rtx);
10770
10771     default:
10772       condition = gen_rtx_NE (VOIDmode, cmp_result, const0_rtx);
10773       return mips_builtin_branch_and_move (condition, target,
10774                                            const1_rtx, const0_rtx);
10775     }
10776 }
10777
10778 /* Expand a bposge builtin of type BUILTIN_TYPE.  TARGET, if nonnull,
10779    suggests a good place to put the boolean result.  */
10780
10781 static rtx
10782 mips_expand_builtin_bposge (enum mips_builtin_type builtin_type, rtx target)
10783 {
10784   rtx condition, cmp_result;
10785   int cmp_value;
10786
10787   if (target == 0 || GET_MODE (target) != SImode)
10788     target = gen_reg_rtx (SImode);
10789
10790   cmp_result = gen_rtx_REG (CCDSPmode, CCDSP_PO_REGNUM);
10791
10792   if (builtin_type == MIPS_BUILTIN_BPOSGE32)
10793     cmp_value = 32;
10794   else
10795     gcc_assert (0);
10796
10797   condition = gen_rtx_GE (VOIDmode, cmp_result, GEN_INT (cmp_value));
10798   return mips_builtin_branch_and_move (condition, target,
10799                                        const1_rtx, const0_rtx);
10800 }
10801 \f
10802 /* Set SYMBOL_REF_FLAGS for the SYMBOL_REF inside RTL, which belongs to DECL.
10803    FIRST is true if this is the first time handling this decl.  */
10804
10805 static void
10806 mips_encode_section_info (tree decl, rtx rtl, int first)
10807 {
10808   default_encode_section_info (decl, rtl, first);
10809
10810   if (TREE_CODE (decl) == FUNCTION_DECL
10811       && lookup_attribute ("long_call", TYPE_ATTRIBUTES (TREE_TYPE (decl))))
10812     {
10813       rtx symbol = XEXP (rtl, 0);
10814       SYMBOL_REF_FLAGS (symbol) |= SYMBOL_FLAG_LONG_CALL;
10815     }
10816 }
10817
10818 /* Implement TARGET_EXTRA_LIVE_ON_ENTRY.  PIC_FUNCTION_ADDR_REGNUM is live
10819    on entry to a function when generating -mshared abicalls code.  */
10820
10821 static void
10822 mips_extra_live_on_entry (bitmap regs)
10823 {
10824   if (TARGET_ABICALLS && !TARGET_ABSOLUTE_ABICALLS)
10825     bitmap_set_bit (regs, PIC_FUNCTION_ADDR_REGNUM);
10826 }
10827
10828 /* SImode values are represented as sign-extended to DImode.  */
10829
10830 int
10831 mips_mode_rep_extended (enum machine_mode mode, enum machine_mode mode_rep)
10832 {
10833   if (TARGET_64BIT && mode == SImode && mode_rep == DImode)
10834     return SIGN_EXTEND;
10835
10836   return UNKNOWN;
10837 }
10838 \f
10839 #include "gt-mips.h"