gcc/config/i386/xmmintrin.h

   1 /* Copyright (C) 2002, 2003 Free Software Foundation, Inc.
   2
   3    This file is part of GNU CC.
   4
   5    GNU CC is free software; you can redistribute it and/or modify
   6    it under the terms of the GNU General Public License as published by
   7    the Free Software Foundation; either version 2, or (at your option)
   8    any later version.
   9
  10    GNU CC is distributed in the hope that it will be useful,
  11    but WITHOUT ANY WARRANTY; without even the implied warranty of
  12    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13    GNU General Public License for more details.
  14
  15    You should have received a copy of the GNU General Public License
  16    along with GNU CC; see the file COPYING.  If not, write to
  17    the Free Software Foundation, 59 Temple Place - Suite 330,
  18    Boston, MA 02111-1307, USA.  */
  19
  20 /* As a special exception, if you include this header file into source
  21    files compiled by GCC, this header file does not by itself cause
  22    the resulting executable to be covered by the GNU General Public
  23    License.  This exception does not however invalidate any other
  24    reasons why the executable file might be covered by the GNU General
  25    Public License.  */
  26
  27 /* Implemented from the specification included in the Intel C++ Compiler
  28    User Guide and Reference, version 8.0.  */
  29
  30 #ifndef _XMMINTRIN_H_INCLUDED
  31 #define _XMMINTRIN_H_INCLUDED
  32
  33 #ifndef __SSE__
  34 # error "SSE instruction set not enabled"
  35 #else
  36
  37 /* We need type definitions from the MMX header file.  */
  38 #include <mmintrin.h>
  39
  40 /* The data type intended for user use.  */
  41 typedef int __m128 __attribute__ ((__mode__(__V4SF__)));
  42
  43 /* Internal data types for implementing the intrinsics.  */
  44 typedef int __v4sf __attribute__ ((__mode__(__V4SF__)));
  45 typedef int __v4si __attribute__ ((__mode__(__V4SI__)));
  46
  47 /* Create a selector for use with the SHUFPS instruction.  */
  48 #define _MM_SHUFFLE(fp3,fp2,fp1,fp0) \
  49  (((fp3) << 6) | ((fp2) << 4) | ((fp1) << 2) | (fp0))
  50
  51 /* Constants for use with _mm_prefetch.  */
  52 enum _mm_hint
  53 {
  54   _MM_HINT_T0 = 3,
  55   _MM_HINT_T1 = 2,
  56   _MM_HINT_T2 = 1,
  57   _MM_HINT_NTA = 0
  58 };
  59
  60 /* Bits in the MXCSR.  */
  61 #define _MM_EXCEPT_MASK       0x003f
  62 #define _MM_EXCEPT_INVALID    0x0001
  63 #define _MM_EXCEPT_DENORM     0x0002
  64 #define _MM_EXCEPT_DIV_ZERO   0x0004
  65 #define _MM_EXCEPT_OVERFLOW   0x0008
  66 #define _MM_EXCEPT_UNDERFLOW  0x0010
  67 #define _MM_EXCEPT_INEXACT    0x0020
  68
  69 #define _MM_MASK_MASK         0x1f80
  70 #define _MM_MASK_INVALID      0x0080
  71 #define _MM_MASK_DENORM       0x0100
  72 #define _MM_MASK_DIV_ZERO     0x0200
  73 #define _MM_MASK_OVERFLOW     0x0400
  74 #define _MM_MASK_UNDERFLOW    0x0800
  75 #define _MM_MASK_INEXACT      0x1000
  76
  77 #define _MM_ROUND_MASK        0x6000
  78 #define _MM_ROUND_NEAREST     0x0000
  79 #define _MM_ROUND_DOWN        0x2000
  80 #define _MM_ROUND_UP          0x4000
  81 #define _MM_ROUND_TOWARD_ZERO 0x6000
  82
  83 #define _MM_FLUSH_ZERO_MASK   0x8000
  84 #define _MM_FLUSH_ZERO_ON     0x8000
  85 #define _MM_FLUSH_ZERO_OFF    0x0000
  86
  87 /* Perform the respective operation on the lower SPFP (single-precision
  88    floating-point) values of A and B; the upper three SPFP values are
  89    passed through from A.  */
  90
  91 static __inline __m128
  92 _mm_add_ss (__m128 __A, __m128 __B)
  93 {
  94   return (__m128) __builtin_ia32_addss ((__v4sf)__A, (__v4sf)__B);
  95 }
  96
  97 static __inline __m128
  98 _mm_sub_ss (__m128 __A, __m128 __B)
  99 {
 100   return (__m128) __builtin_ia32_subss ((__v4sf)__A, (__v4sf)__B);
 101 }
 102
 103 static __inline __m128
 104 _mm_mul_ss (__m128 __A, __m128 __B)
 105 {
 106   return (__m128) __builtin_ia32_mulss ((__v4sf)__A, (__v4sf)__B);
 107 }
 108
 109 static __inline __m128
 110 _mm_div_ss (__m128 __A, __m128 __B)
 111 {
 112   return (__m128) __builtin_ia32_divss ((__v4sf)__A, (__v4sf)__B);
 113 }
 114
 115 static __inline __m128
 116 _mm_sqrt_ss (__m128 __A)
 117 {
 118   return (__m128) __builtin_ia32_sqrtss ((__v4sf)__A);
 119 }
 120
 121 static __inline __m128
 122 _mm_rcp_ss (__m128 __A)
 123 {
 124   return (__m128) __builtin_ia32_rcpss ((__v4sf)__A);
 125 }
 126
 127 static __inline __m128
 128 _mm_rsqrt_ss (__m128 __A)
 129 {
 130   return (__m128) __builtin_ia32_rsqrtss ((__v4sf)__A);
 131 }
 132
 133 static __inline __m128
 134 _mm_min_ss (__m128 __A, __m128 __B)
 135 {
 136   return (__m128) __builtin_ia32_minss ((__v4sf)__A, (__v4sf)__B);
 137 }
 138
 139 static __inline __m128
 140 _mm_max_ss (__m128 __A, __m128 __B)
 141 {
 142   return (__m128) __builtin_ia32_maxss ((__v4sf)__A, (__v4sf)__B);
 143 }
 144
 145 /* Perform the respective operation on the four SPFP values in A and B.  */
 146
 147 static __inline __m128
 148 _mm_add_ps (__m128 __A, __m128 __B)
 149 {
 150   return (__m128) __builtin_ia32_addps ((__v4sf)__A, (__v4sf)__B);
 151 }
 152
 153 static __inline __m128
 154 _mm_sub_ps (__m128 __A, __m128 __B)
 155 {
 156   return (__m128) __builtin_ia32_subps ((__v4sf)__A, (__v4sf)__B);
 157 }
 158
 159 static __inline __m128
 160 _mm_mul_ps (__m128 __A, __m128 __B)
 161 {
 162   return (__m128) __builtin_ia32_mulps ((__v4sf)__A, (__v4sf)__B);
 163 }
 164
 165 static __inline __m128
 166 _mm_div_ps (__m128 __A, __m128 __B)
 167 {
 168   return (__m128) __builtin_ia32_divps ((__v4sf)__A, (__v4sf)__B);
 169 }
 170
 171 static __inline __m128
 172 _mm_sqrt_ps (__m128 __A)
 173 {
 174   return (__m128) __builtin_ia32_sqrtps ((__v4sf)__A);
 175 }
 176
 177 static __inline __m128
 178 _mm_rcp_ps (__m128 __A)
 179 {
 180   return (__m128) __builtin_ia32_rcpps ((__v4sf)__A);
 181 }
 182
 183 static __inline __m128
 184 _mm_rsqrt_ps (__m128 __A)
 185 {
 186   return (__m128) __builtin_ia32_rsqrtps ((__v4sf)__A);
 187 }
 188
 189 static __inline __m128
 190 _mm_min_ps (__m128 __A, __m128 __B)
 191 {
 192   return (__m128) __builtin_ia32_minps ((__v4sf)__A, (__v4sf)__B);
 193 }
 194
 195 static __inline __m128
 196 _mm_max_ps (__m128 __A, __m128 __B)
 197 {
 198   return (__m128) __builtin_ia32_maxps ((__v4sf)__A, (__v4sf)__B);
 199 }
 200
 201 /* Perform logical bit-wise operations on 128-bit values.  */
 202
 203 static __inline __m128
 204 _mm_and_ps (__m128 __A, __m128 __B)
 205 {
 206   return __builtin_ia32_andps (__A, __B);
 207 }
 208
 209 static __inline __m128
 210 _mm_andnot_ps (__m128 __A, __m128 __B)
 211 {
 212   return __builtin_ia32_andnps (__A, __B);
 213 }
 214
 215 static __inline __m128
 216 _mm_or_ps (__m128 __A, __m128 __B)
 217 {
 218   return __builtin_ia32_orps (__A, __B);
 219 }
 220
 221 static __inline __m128
 222 _mm_xor_ps (__m128 __A, __m128 __B)
 223 {
 224   return __builtin_ia32_xorps (__A, __B);
 225 }
 226
 227 /* Perform a comparison on the lower SPFP values of A and B.  If the
 228    comparison is true, place a mask of all ones in the result, otherwise a
 229    mask of zeros.  The upper three SPFP values are passed through from A.  */
 230
 231 static __inline __m128
 232 _mm_cmpeq_ss (__m128 __A, __m128 __B)
 233 {
 234   return (__m128) __builtin_ia32_cmpeqss ((__v4sf)__A, (__v4sf)__B);
 235 }
 236
 237 static __inline __m128
 238 _mm_cmplt_ss (__m128 __A, __m128 __B)
 239 {
 240   return (__m128) __builtin_ia32_cmpltss ((__v4sf)__A, (__v4sf)__B);
 241 }
 242
 243 static __inline __m128
 244 _mm_cmple_ss (__m128 __A, __m128 __B)
 245 {
 246   return (__m128) __builtin_ia32_cmpless ((__v4sf)__A, (__v4sf)__B);
 247 }
 248
 249 static __inline __m128
 250 _mm_cmpgt_ss (__m128 __A, __m128 __B)
 251 {
 252   return (__m128) __builtin_ia32_movss ((__v4sf) __A,
 253                                         (__v4sf)
 254                                         __builtin_ia32_cmpltss ((__v4sf) __B,
 255                                                                 (__v4sf)
 256                                                                 __A));
 257 }
 258
 259 static __inline __m128
 260 _mm_cmpge_ss (__m128 __A, __m128 __B)
 261 {
 262   return (__m128) __builtin_ia32_movss ((__v4sf) __A,
 263                                         (__v4sf)
 264                                         __builtin_ia32_cmpless ((__v4sf) __B,
 265                                                                 (__v4sf)
 266                                                                 __A));
 267 }
 268
 269 static __inline __m128
 270 _mm_cmpneq_ss (__m128 __A, __m128 __B)
 271 {
 272   return (__m128) __builtin_ia32_cmpneqss ((__v4sf)__A, (__v4sf)__B);
 273 }
 274
 275 static __inline __m128
 276 _mm_cmpnlt_ss (__m128 __A, __m128 __B)
 277 {
 278   return (__m128) __builtin_ia32_cmpnltss ((__v4sf)__A, (__v4sf)__B);
 279 }
 280
 281 static __inline __m128
 282 _mm_cmpnle_ss (__m128 __A, __m128 __B)
 283 {
 284   return (__m128) __builtin_ia32_cmpnless ((__v4sf)__A, (__v4sf)__B);
 285 }
 286
 287 static __inline __m128
 288 _mm_cmpngt_ss (__m128 __A, __m128 __B)
 289 {
 290   return (__m128) __builtin_ia32_movss ((__v4sf) __A,
 291                                         (__v4sf)
 292                                         __builtin_ia32_cmpnltss ((__v4sf) __B,
 293                                                                  (__v4sf)
 294                                                                  __A));
 295 }
 296
 297 static __inline __m128
 298 _mm_cmpnge_ss (__m128 __A, __m128 __B)
 299 {
 300   return (__m128) __builtin_ia32_movss ((__v4sf) __A,
 301                                         (__v4sf)
 302                                         __builtin_ia32_cmpnless ((__v4sf) __B,
 303                                                                  (__v4sf)
 304                                                                  __A));
 305 }
 306
 307 static __inline __m128
 308 _mm_cmpord_ss (__m128 __A, __m128 __B)
 309 {
 310   return (__m128) __builtin_ia32_cmpordss ((__v4sf)__A, (__v4sf)__B);
 311 }
 312
 313 static __inline __m128
 314 _mm_cmpunord_ss (__m128 __A, __m128 __B)
 315 {
 316   return (__m128) __builtin_ia32_cmpunordss ((__v4sf)__A, (__v4sf)__B);
 317 }
 318
 319 /* Perform a comparison on the four SPFP values of A and B.  For each
 320    element, if the comparison is true, place a mask of all ones in the
 321    result, otherwise a mask of zeros.  */
 322
 323 static __inline __m128
 324 _mm_cmpeq_ps (__m128 __A, __m128 __B)
 325 {
 326   return (__m128) __builtin_ia32_cmpeqps ((__v4sf)__A, (__v4sf)__B);
 327 }
 328
 329 static __inline __m128
 330 _mm_cmplt_ps (__m128 __A, __m128 __B)
 331 {
 332   return (__m128) __builtin_ia32_cmpltps ((__v4sf)__A, (__v4sf)__B);
 333 }
 334
 335 static __inline __m128
 336 _mm_cmple_ps (__m128 __A, __m128 __B)
 337 {
 338   return (__m128) __builtin_ia32_cmpleps ((__v4sf)__A, (__v4sf)__B);
 339 }
 340
 341 static __inline __m128
 342 _mm_cmpgt_ps (__m128 __A, __m128 __B)
 343 {
 344   return (__m128) __builtin_ia32_cmpgtps ((__v4sf)__A, (__v4sf)__B);
 345 }
 346
 347 static __inline __m128
 348 _mm_cmpge_ps (__m128 __A, __m128 __B)
 349 {
 350   return (__m128) __builtin_ia32_cmpgeps ((__v4sf)__A, (__v4sf)__B);
 351 }
 352
 353 static __inline __m128
 354 _mm_cmpneq_ps (__m128 __A, __m128 __B)
 355 {
 356   return (__m128) __builtin_ia32_cmpneqps ((__v4sf)__A, (__v4sf)__B);
 357 }
 358
 359 static __inline __m128
 360 _mm_cmpnlt_ps (__m128 __A, __m128 __B)
 361 {
 362   return (__m128) __builtin_ia32_cmpnltps ((__v4sf)__A, (__v4sf)__B);
 363 }
 364
 365 static __inline __m128
 366 _mm_cmpnle_ps (__m128 __A, __m128 __B)
 367 {
 368   return (__m128) __builtin_ia32_cmpnleps ((__v4sf)__A, (__v4sf)__B);
 369 }
 370
 371 static __inline __m128
 372 _mm_cmpngt_ps (__m128 __A, __m128 __B)
 373 {
 374   return (__m128) __builtin_ia32_cmpngtps ((__v4sf)__A, (__v4sf)__B);
 375 }
 376
 377 static __inline __m128
 378 _mm_cmpnge_ps (__m128 __A, __m128 __B)
 379 {
 380   return (__m128) __builtin_ia32_cmpngeps ((__v4sf)__A, (__v4sf)__B);
 381 }
 382
 383 static __inline __m128
 384 _mm_cmpord_ps (__m128 __A, __m128 __B)
 385 {
 386   return (__m128) __builtin_ia32_cmpordps ((__v4sf)__A, (__v4sf)__B);
 387 }
 388
 389 static __inline __m128
 390 _mm_cmpunord_ps (__m128 __A, __m128 __B)
 391 {
 392   return (__m128) __builtin_ia32_cmpunordps ((__v4sf)__A, (__v4sf)__B);
 393 }
 394
 395 /* Compare the lower SPFP values of A and B and return 1 if true
 396    and 0 if false.  */
 397
 398 static __inline int
 399 _mm_comieq_ss (__m128 __A, __m128 __B)
 400 {
 401   return __builtin_ia32_comieq ((__v4sf)__A, (__v4sf)__B);
 402 }
 403
 404 static __inline int
 405 _mm_comilt_ss (__m128 __A, __m128 __B)
 406 {
 407   return __builtin_ia32_comilt ((__v4sf)__A, (__v4sf)__B);
 408 }
 409
 410 static __inline int
 411 _mm_comile_ss (__m128 __A, __m128 __B)
 412 {
 413   return __builtin_ia32_comile ((__v4sf)__A, (__v4sf)__B);
 414 }
 415
 416 static __inline int
 417 _mm_comigt_ss (__m128 __A, __m128 __B)
 418 {
 419   return __builtin_ia32_comigt ((__v4sf)__A, (__v4sf)__B);
 420 }
 421
 422 static __inline int
 423 _mm_comige_ss (__m128 __A, __m128 __B)
 424 {
 425   return __builtin_ia32_comige ((__v4sf)__A, (__v4sf)__B);
 426 }
 427
 428 static __inline int
 429 _mm_comineq_ss (__m128 __A, __m128 __B)
 430 {
 431   return __builtin_ia32_comineq ((__v4sf)__A, (__v4sf)__B);
 432 }
 433
 434 static __inline int
 435 _mm_ucomieq_ss (__m128 __A, __m128 __B)
 436 {
 437   return __builtin_ia32_ucomieq ((__v4sf)__A, (__v4sf)__B);
 438 }
 439
 440 static __inline int
 441 _mm_ucomilt_ss (__m128 __A, __m128 __B)
 442 {
 443   return __builtin_ia32_ucomilt ((__v4sf)__A, (__v4sf)__B);
 444 }
 445
 446 static __inline int
 447 _mm_ucomile_ss (__m128 __A, __m128 __B)
 448 {
 449   return __builtin_ia32_ucomile ((__v4sf)__A, (__v4sf)__B);
 450 }
 451
 452 static __inline int
 453 _mm_ucomigt_ss (__m128 __A, __m128 __B)
 454 {
 455   return __builtin_ia32_ucomigt ((__v4sf)__A, (__v4sf)__B);
 456 }
 457
 458 static __inline int
 459 _mm_ucomige_ss (__m128 __A, __m128 __B)
 460 {
 461   return __builtin_ia32_ucomige ((__v4sf)__A, (__v4sf)__B);
 462 }
 463
 464 static __inline int
 465 _mm_ucomineq_ss (__m128 __A, __m128 __B)
 466 {
 467   return __builtin_ia32_ucomineq ((__v4sf)__A, (__v4sf)__B);
 468 }
 469
 470 /* Convert the lower SPFP value to a 32-bit integer according to the current
 471    rounding mode.  */
 472 static __inline int
 473 _mm_cvtss_si32 (__m128 __A)
 474 {
 475   return __builtin_ia32_cvtss2si ((__v4sf) __A);
 476 }
 477
 478 #ifdef __x86_64__
 479 /* Convert the lower SPFP value to a 32-bit integer according to the current
 480    rounding mode.  */
 481 static __inline long long
 482 _mm_cvtss_si64x (__m128 __A)
 483 {
 484   return __builtin_ia32_cvtss2si64 ((__v4sf) __A);
 485 }
 486 #endif
 487
 488 /* Convert the two lower SPFP values to 32-bit integers according to the
 489    current rounding mode.  Return the integers in packed form.  */
 490 static __inline __m64
 491 _mm_cvtps_pi32 (__m128 __A)
 492 {
 493   return (__m64) __builtin_ia32_cvtps2pi ((__v4sf) __A);
 494 }
 495
 496 /* Truncate the lower SPFP value to a 32-bit integer.  */
 497 static __inline int
 498 _mm_cvttss_si32 (__m128 __A)
 499 {
 500   return __builtin_ia32_cvttss2si ((__v4sf) __A);
 501 }
 502
 503 #ifdef __x86_64__
 504 /* Truncate the lower SPFP value to a 32-bit integer.  */
 505 static __inline long long
 506 _mm_cvttss_si64x (__m128 __A)
 507 {
 508   return __builtin_ia32_cvttss2si64 ((__v4sf) __A);
 509 }
 510 #endif
 511
 512 /* Truncate the two lower SPFP values to 32-bit integers.  Return the
 513    integers in packed form.  */
 514 static __inline __m64
 515 _mm_cvttps_pi32 (__m128 __A)
 516 {
 517   return (__m64) __builtin_ia32_cvttps2pi ((__v4sf) __A);
 518 }
 519
 520 /* Convert B to a SPFP value and insert it as element zero in A.  */
 521 static __inline __m128
 522 _mm_cvtsi32_ss (__m128 __A, int __B)
 523 {
 524   return (__m128) __builtin_ia32_cvtsi2ss ((__v4sf) __A, __B);
 525 }
 526
 527 #ifdef __x86_64__
 528 /* Convert B to a SPFP value and insert it as element zero in A.  */
 529 static __inline __m128
 530 _mm_cvtsi64x_ss (__m128 __A, long long __B)
 531 {
 532   return (__m128) __builtin_ia32_cvtsi642ss ((__v4sf) __A, __B);
 533 }
 534 #endif
 535
 536 /* Convert the two 32-bit values in B to SPFP form and insert them
 537    as the two lower elements in A.  */
 538 static __inline __m128
 539 _mm_cvtpi32_ps (__m128 __A, __m64 __B)
 540 {
 541   return (__m128) __builtin_ia32_cvtpi2ps ((__v4sf) __A, (__v2si)__B);
 542 }
 543
 544 /* Convert the four signed 16-bit values in A to SPFP form.  */
 545 static __inline __m128
 546 _mm_cvtpi16_ps (__m64 __A)
 547 {
 548   __v4hi __sign;
 549   __v2si __hisi, __losi;
 550   __v4sf __r;
 551
 552   /* This comparison against zero gives us a mask that can be used to
 553      fill in the missing sign bits in the unpack operations below, so
 554      that we get signed values after unpacking.  */
 555   __sign = (__v4hi) __builtin_ia32_mmx_zero ();
 556   __sign = __builtin_ia32_pcmpgtw (__sign, (__v4hi)__A);
 557
 558   /* Convert the four words to doublewords.  */
 559   __hisi = (__v2si) __builtin_ia32_punpckhwd ((__v4hi)__A, __sign);
 560   __losi = (__v2si) __builtin_ia32_punpcklwd ((__v4hi)__A, __sign);
 561
 562   /* Convert the doublewords to floating point two at a time.  */
 563   __r = (__v4sf) __builtin_ia32_setzerops ();
 564   __r = __builtin_ia32_cvtpi2ps (__r, __hisi);
 565   __r = __builtin_ia32_movlhps (__r, __r);
 566   __r = __builtin_ia32_cvtpi2ps (__r, __losi);
 567
 568   return (__m128) __r;
 569 }
 570
 571 /* Convert the four unsigned 16-bit values in A to SPFP form.  */
 572 static __inline __m128
 573 _mm_cvtpu16_ps (__m64 __A)
 574 {
 575   __v4hi __zero = (__v4hi) __builtin_ia32_mmx_zero ();
 576   __v2si __hisi, __losi;
 577   __v4sf __r;
 578
 579   /* Convert the four words to doublewords.  */
 580   __hisi = (__v2si) __builtin_ia32_punpckhwd ((__v4hi)__A, __zero);
 581   __losi = (__v2si) __builtin_ia32_punpcklwd ((__v4hi)__A, __zero);
 582
 583   /* Convert the doublewords to floating point two at a time.  */
 584   __r = (__v4sf) __builtin_ia32_setzerops ();
 585   __r = __builtin_ia32_cvtpi2ps (__r, __hisi);
 586   __r = __builtin_ia32_movlhps (__r, __r);
 587   __r = __builtin_ia32_cvtpi2ps (__r, __losi);
 588
 589   return (__m128) __r;
 590 }
 591
 592 /* Convert the low four signed 8-bit values in A to SPFP form.  */
 593 static __inline __m128
 594 _mm_cvtpi8_ps (__m64 __A)
 595 {
 596   __v8qi __sign;
 597
 598   /* This comparison against zero gives us a mask that can be used to
 599      fill in the missing sign bits in the unpack operations below, so
 600      that we get signed values after unpacking.  */
 601   __sign = (__v8qi) __builtin_ia32_mmx_zero ();
 602   __sign = __builtin_ia32_pcmpgtb (__sign, (__v8qi)__A);
 603
 604   /* Convert the four low bytes to words.  */
 605   __A = (__m64) __builtin_ia32_punpcklbw ((__v8qi)__A, __sign);
 606
 607   return _mm_cvtpi16_ps(__A);
 608 }
 609
 610 /* Convert the low four unsigned 8-bit values in A to SPFP form.  */
 611 static __inline __m128
 612 _mm_cvtpu8_ps(__m64 __A)
 613 {
 614   __v8qi __zero = (__v8qi) __builtin_ia32_mmx_zero ();
 615   __A = (__m64) __builtin_ia32_punpcklbw ((__v8qi)__A, __zero);
 616   return _mm_cvtpu16_ps(__A);
 617 }
 618
 619 /* Convert the four signed 32-bit values in A and B to SPFP form.  */
 620 static __inline __m128
 621 _mm_cvtpi32x2_ps(__m64 __A, __m64 __B)
 622 {
 623   __v4sf __zero = (__v4sf) __builtin_ia32_setzerops ();
 624   __v4sf __sfa = __builtin_ia32_cvtpi2ps (__zero, (__v2si)__A);
 625   __v4sf __sfb = __builtin_ia32_cvtpi2ps (__zero, (__v2si)__B);
 626   return (__m128) __builtin_ia32_movlhps (__sfa, __sfb);
 627 }
 628
 629 /* Convert the four SPFP values in A to four signed 16-bit integers.  */
 630 static __inline __m64
 631 _mm_cvtps_pi16(__m128 __A)
 632 {
 633   __v4sf __hisf = (__v4sf)__A;
 634   __v4sf __losf = __builtin_ia32_movhlps (__hisf, __hisf);
 635   __v2si __hisi = __builtin_ia32_cvtps2pi (__hisf);
 636   __v2si __losi = __builtin_ia32_cvtps2pi (__losf);
 637   return (__m64) __builtin_ia32_packssdw (__hisi, __losi);
 638 }
 639
 640 /* Convert the four SPFP values in A to four signed 8-bit integers.  */
 641 static __inline __m64
 642 _mm_cvtps_pi8(__m128 __A)
 643 {
 644   __v4hi __tmp = (__v4hi) _mm_cvtps_pi16 (__A);
 645   __v4hi __zero = (__v4hi) __builtin_ia32_mmx_zero ();
 646   return (__m64) __builtin_ia32_packsswb (__tmp, __zero);
 647 }
 648
 649 /* Selects four specific SPFP values from A and B based on MASK.  */
 650 #if 0
 651 static __inline __m128
 652 _mm_shuffle_ps (__m128 __A, __m128 __B, int __mask)
 653 {
 654   return (__m128) __builtin_ia32_shufps ((__v4sf)__A, (__v4sf)__B, __mask);
 655 }
 656 #else
 657 #define _mm_shuffle_ps(A, B, MASK) \
 658  ((__m128) __builtin_ia32_shufps ((__v4sf)(A), (__v4sf)(B), (MASK)))
 659 #endif
 660
 661
 662 /* Selects and interleaves the upper two SPFP values from A and B.  */
 663 static __inline __m128
 664 _mm_unpackhi_ps (__m128 __A, __m128 __B)
 665 {
 666   return (__m128) __builtin_ia32_unpckhps ((__v4sf)__A, (__v4sf)__B);
 667 }
 668
 669 /* Selects and interleaves the lower two SPFP values from A and B.  */
 670 static __inline __m128
 671 _mm_unpacklo_ps (__m128 __A, __m128 __B)
 672 {
 673   return (__m128) __builtin_ia32_unpcklps ((__v4sf)__A, (__v4sf)__B);
 674 }
 675
 676 /* Sets the upper two SPFP values with 64-bits of data loaded from P;
 677    the lower two values are passed through from A.  */
 678 static __inline __m128
 679 _mm_loadh_pi (__m128 __A, __m64 const *__P)
 680 {
 681   return (__m128) __builtin_ia32_loadhps ((__v4sf)__A, (__v2si *)__P);
 682 }
 683
 684 /* Stores the upper two SPFP values of A into P.  */
 685 static __inline void
 686 _mm_storeh_pi (__m64 *__P, __m128 __A)
 687 {
 688   __builtin_ia32_storehps ((__v2si *)__P, (__v4sf)__A);
 689 }
 690
 691 /* Moves the upper two values of B into the lower two values of A.  */
 692 static __inline __m128
 693 _mm_movehl_ps (__m128 __A, __m128 __B)
 694 {
 695   return (__m128) __builtin_ia32_movhlps ((__v4sf)__A, (__v4sf)__B);
 696 }
 697
 698 /* Moves the lower two values of B into the upper two values of A.  */
 699 static __inline __m128
 700 _mm_movelh_ps (__m128 __A, __m128 __B)
 701 {
 702   return (__m128) __builtin_ia32_movlhps ((__v4sf)__A, (__v4sf)__B);
 703 }
 704
 705 /* Sets the lower two SPFP values with 64-bits of data loaded from P;
 706    the upper two values are passed through from A.  */
 707 static __inline __m128
 708 _mm_loadl_pi (__m128 __A, __m64 const *__P)
 709 {
 710   return (__m128) __builtin_ia32_loadlps ((__v4sf)__A, (__v2si *)__P);
 711 }
 712
 713 /* Stores the lower two SPFP values of A into P.  */
 714 static __inline void
 715 _mm_storel_pi (__m64 *__P, __m128 __A)
 716 {
 717   __builtin_ia32_storelps ((__v2si *)__P, (__v4sf)__A);
 718 }
 719
 720 /* Creates a 4-bit mask from the most significant bits of the SPFP values.  */
 721 static __inline int
 722 _mm_movemask_ps (__m128 __A)
 723 {
 724   return __builtin_ia32_movmskps ((__v4sf)__A);
 725 }
 726
 727 /* Return the contents of the control register.  */
 728 static __inline unsigned int
 729 _mm_getcsr (void)
 730 {
 731   return __builtin_ia32_stmxcsr ();
 732 }
 733
 734 /* Read exception bits from the control register.  */
 735 static __inline unsigned int
 736 _MM_GET_EXCEPTION_STATE (void)
 737 {
 738   return _mm_getcsr() & _MM_EXCEPT_MASK;
 739 }
 740
 741 static __inline unsigned int
 742 _MM_GET_EXCEPTION_MASK (void)
 743 {
 744   return _mm_getcsr() & _MM_MASK_MASK;
 745 }
 746
 747 static __inline unsigned int
 748 _MM_GET_ROUNDING_MODE (void)
 749 {
 750   return _mm_getcsr() & _MM_ROUND_MASK;
 751 }
 752
 753 static __inline unsigned int
 754 _MM_GET_FLUSH_ZERO_MODE (void)
 755 {
 756   return _mm_getcsr() & _MM_FLUSH_ZERO_MASK;
 757 }
 758
 759 /* Set the control register to I.  */
 760 static __inline void
 761 _mm_setcsr (unsigned int __I)
 762 {
 763   __builtin_ia32_ldmxcsr (__I);
 764 }
 765
 766 /* Set exception bits in the control register.  */
 767 static __inline void
 768 _MM_SET_EXCEPTION_STATE(unsigned int __mask)
 769 {
 770   _mm_setcsr((_mm_getcsr() & ~_MM_EXCEPT_MASK) | __mask);
 771 }
 772
 773 static __inline void
 774 _MM_SET_EXCEPTION_MASK (unsigned int __mask)
 775 {
 776   _mm_setcsr((_mm_getcsr() & ~_MM_MASK_MASK) | __mask);
 777 }
 778
 779 static __inline void
 780 _MM_SET_ROUNDING_MODE (unsigned int __mode)
 781 {
 782   _mm_setcsr((_mm_getcsr() & ~_MM_ROUND_MASK) | __mode);
 783 }
 784
 785 static __inline void
 786 _MM_SET_FLUSH_ZERO_MODE (unsigned int __mode)
 787 {
 788   _mm_setcsr((_mm_getcsr() & ~_MM_FLUSH_ZERO_MASK) | __mode);
 789 }
 790
 791 /* Create a vector with element 0 as *P and the rest zero.  */
 792 static __inline __m128
 793 _mm_load_ss (float const *__P)
 794 {
 795   return (__m128) __builtin_ia32_loadss (__P);
 796 }
 797
 798 /* Create a vector with all four elements equal to *P.  */
 799 static __inline __m128
 800 _mm_load1_ps (float const *__P)
 801 {
 802   __v4sf __tmp = __builtin_ia32_loadss (__P);
 803   return (__m128) __builtin_ia32_shufps (__tmp, __tmp, _MM_SHUFFLE (0,0,0,0));
 804 }
 805
 806 static __inline __m128
 807 _mm_load_ps1 (float const *__P)
 808 {
 809   return _mm_load1_ps (__P);
 810 }
 811
 812 /* Load four SPFP values from P.  The address must be 16-byte aligned.  */
 813 static __inline __m128
 814 _mm_load_ps (float const *__P)
 815 {
 816   return (__m128) __builtin_ia32_loadaps (__P);
 817 }
 818
 819 /* Load four SPFP values from P.  The address need not be 16-byte aligned.  */
 820 static __inline __m128
 821 _mm_loadu_ps (float const *__P)
 822 {
 823   return (__m128) __builtin_ia32_loadups (__P);
 824 }
 825
 826 /* Load four SPFP values in reverse order.  The address must be aligned.  */
 827 static __inline __m128
 828 _mm_loadr_ps (float const *__P)
 829 {
 830   __v4sf __tmp = __builtin_ia32_loadaps (__P);
 831   return (__m128) __builtin_ia32_shufps (__tmp, __tmp, _MM_SHUFFLE (0,1,2,3));
 832 }
 833
 834 /* Create a vector with element 0 as F and the rest zero.  */
 835 static __inline __m128
 836 _mm_set_ss (float __F)
 837 {
 838   return (__m128) __builtin_ia32_loadss (&__F);
 839 }
 840
 841 /* Create a vector with all four elements equal to F.  */
 842 static __inline __m128
 843 _mm_set1_ps (float __F)
 844 {
 845   __v4sf __tmp = __builtin_ia32_loadss (&__F);
 846   return (__m128) __builtin_ia32_shufps (__tmp, __tmp, _MM_SHUFFLE (0,0,0,0));
 847 }
 848
 849 static __inline __m128
 850 _mm_set_ps1 (float __F)
 851 {
 852   return _mm_set1_ps (__F);
 853 }
 854
 855 /* Create the vector [Z Y X W].  */
 856 static __inline __m128
 857 _mm_set_ps (float __Z, float __Y, float __X, float __W)
 858 {
 859   union {
 860     float __a[4];
 861     __m128 __v;
 862   } __u;
 863
 864   __u.__a[0] = __W;
 865   __u.__a[1] = __X;
 866   __u.__a[2] = __Y;
 867   __u.__a[3] = __Z;
 868
 869   return __u.__v;
 870 }
 871
 872 /* Create the vector [W X Y Z].  */
 873 static __inline __m128
 874 _mm_setr_ps (float __Z, float __Y, float __X, float __W)
 875 {
 876   return _mm_set_ps (__W, __X, __Y, __Z);
 877 }
 878
 879 /* Create a vector of zeros.  */
 880 static __inline __m128
 881 _mm_setzero_ps (void)
 882 {
 883   return (__m128) __builtin_ia32_setzerops ();
 884 }
 885
 886 /* Stores the lower SPFP value.  */
 887 static __inline void
 888 _mm_store_ss (float *__P, __m128 __A)
 889 {
 890   __builtin_ia32_storess (__P, (__v4sf)__A);
 891 }
 892
 893 /* Store the lower SPFP value across four words.  */
 894 static __inline void
 895 _mm_store1_ps (float *__P, __m128 __A)
 896 {
 897   __v4sf __va = (__v4sf)__A;
 898   __v4sf __tmp = __builtin_ia32_shufps (__va, __va, _MM_SHUFFLE (0,0,0,0));
 899   __builtin_ia32_storeaps (__P, __tmp);
 900 }
 901
 902 static __inline void
 903 _mm_store_ps1 (float *__P, __m128 __A)
 904 {
 905   _mm_store1_ps (__P, __A);
 906 }
 907
 908 /* Store four SPFP values.  The address must be 16-byte aligned.  */
 909 static __inline void
 910 _mm_store_ps (float *__P, __m128 __A)
 911 {
 912   __builtin_ia32_storeaps (__P, (__v4sf)__A);
 913 }
 914
 915 /* Store four SPFP values.  The address need not be 16-byte aligned.  */
 916 static __inline void
 917 _mm_storeu_ps (float *__P, __m128 __A)
 918 {
 919   __builtin_ia32_storeups (__P, (__v4sf)__A);
 920 }
 921
 922 /* Store four SPFP values in reverse order.  The address must be aligned.  */
 923 static __inline void
 924 _mm_storer_ps (float *__P, __m128 __A)
 925 {
 926   __v4sf __va = (__v4sf)__A;
 927   __v4sf __tmp = __builtin_ia32_shufps (__va, __va, _MM_SHUFFLE (0,1,2,3));
 928   __builtin_ia32_storeaps (__P, __tmp);
 929 }
 930
 931 /* Sets the low SPFP value of A from the low value of B.  */
 932 static __inline __m128
 933 _mm_move_ss (__m128 __A, __m128 __B)
 934 {
 935   return (__m128) __builtin_ia32_movss ((__v4sf)__A, (__v4sf)__B);
 936 }
 937
 938 /* Extracts one of the four words of A.  The selector N must be immediate.  */
 939 #if 0
 940 static __inline int
 941 _mm_extract_pi16 (__m64 __A, int __N)
 942 {
 943   return __builtin_ia32_pextrw ((__v4hi)__A, __N);
 944 }
 945 #else
 946 #define _mm_extract_pi16(A, N) \
 947   __builtin_ia32_pextrw ((__v4hi)(A), (N))
 948 #endif
 949
 950 /* Inserts word D into one of four words of A.  The selector N must be
 951    immediate.  */
 952 #if 0
 953 static __inline __m64
 954 _mm_insert_pi16 (__m64 __A, int __D, int __N)
 955 {
 956   return (__m64)__builtin_ia32_pinsrw ((__v4hi)__A, __D, __N);
 957 }
 958 #else
 959 #define _mm_insert_pi16(A, D, N) \
 960   ((__m64) __builtin_ia32_pinsrw ((__v4hi)(A), (D), (N)))
 961 #endif
 962
 963 /* Compute the element-wise maximum of signed 16-bit values.  */
 964 static __inline __m64
 965 _mm_max_pi16 (__m64 __A, __m64 __B)
 966 {
 967   return (__m64) __builtin_ia32_pmaxsw ((__v4hi)__A, (__v4hi)__B);
 968 }
 969
 970 /* Compute the element-wise maximum of unsigned 8-bit values.  */
 971 static __inline __m64
 972 _mm_max_pu8 (__m64 __A, __m64 __B)
 973 {
 974   return (__m64) __builtin_ia32_pmaxub ((__v8qi)__A, (__v8qi)__B);
 975 }
 976
 977 /* Compute the element-wise minimum of signed 16-bit values.  */
 978 static __inline __m64
 979 _mm_min_pi16 (__m64 __A, __m64 __B)
 980 {
 981   return (__m64) __builtin_ia32_pminsw ((__v4hi)__A, (__v4hi)__B);
 982 }
 983
 984 /* Compute the element-wise minimum of unsigned 8-bit values.  */
 985 static __inline __m64
 986 _mm_min_pu8 (__m64 __A, __m64 __B)
 987 {
 988   return (__m64) __builtin_ia32_pminub ((__v8qi)__A, (__v8qi)__B);
 989 }
 990
 991 /* Create an 8-bit mask of the signs of 8-bit values.  */
 992 static __inline int
 993 _mm_movemask_pi8 (__m64 __A)
 994 {
 995   return __builtin_ia32_pmovmskb ((__v8qi)__A);
 996 }
 997
 998 /* Multiply four unsigned 16-bit values in A by four unsigned 16-bit values
 999    in B and produce the high 16 bits of the 32-bit results.  */
1000 static __inline __m64
1001 _mm_mulhi_pu16 (__m64 __A, __m64 __B)
1002 {
1003   return (__m64) __builtin_ia32_pmulhuw ((__v4hi)__A, (__v4hi)__B);
1004 }
1005
1006 /* Return a combination of the four 16-bit values in A.  The selector
1007    must be an immediate.  */
1008 #if 0
1009 static __inline __m64
1010 _mm_shuffle_pi16 (__m64 __A, int __N)
1011 {
1012   return (__m64) __builtin_ia32_pshufw ((__v4hi)__A, __N);
1013 }
1014 #else
1015 #define _mm_shuffle_pi16(A, N) \
1016   ((__m64) __builtin_ia32_pshufw ((__v4hi)(A), (N)))
1017 #endif
1018
1019 /* Conditionally store byte elements of A into P.  The high bit of each
1020    byte in the selector N determines whether the corresponding byte from
1021    A is stored.  */
1022 static __inline void
1023 _mm_maskmove_si64 (__m64 __A, __m64 __N, char *__P)
1024 {
1025   __builtin_ia32_maskmovq ((__v8qi)__A, (__v8qi)__N, __P);
1026 }
1027
1028 /* Compute the rounded averages of the unsigned 8-bit values in A and B.  */
1029 static __inline __m64
1030 _mm_avg_pu8 (__m64 __A, __m64 __B)
1031 {
1032   return (__m64) __builtin_ia32_pavgb ((__v8qi)__A, (__v8qi)__B);
1033 }
1034
1035 /* Compute the rounded averages of the unsigned 16-bit values in A and B.  */
1036 static __inline __m64
1037 _mm_avg_pu16 (__m64 __A, __m64 __B)
1038 {
1039   return (__m64) __builtin_ia32_pavgw ((__v4hi)__A, (__v4hi)__B);
1040 }
1041
1042 /* Compute the sum of the absolute differences of the unsigned 8-bit
1043    values in A and B.  Return the value in the lower 16-bit word; the
1044    upper words are cleared.  */
1045 static __inline __m64
1046 _mm_sad_pu8 (__m64 __A, __m64 __B)
1047 {
1048   return (__m64) __builtin_ia32_psadbw ((__v8qi)__A, (__v8qi)__B);
1049 }
1050
1051 /* Loads one cache line from address P to a location "closer" to the
1052    processor.  The selector I specifies the type of prefetch operation.  */
1053 #if 0
1054 static __inline void
1055 _mm_prefetch (void *__P, enum _mm_hint __I)
1056 {
1057   __builtin_prefetch (__P, 0, __I);
1058 }
1059 #else
1060 #define _mm_prefetch(P, I) \
1061   __builtin_prefetch ((P), 0, (I))
1062 #endif
1063
1064 /* Stores the data in A to the address P without polluting the caches.  */
1065 static __inline void
1066 _mm_stream_pi (__m64 *__P, __m64 __A)
1067 {
1068   __builtin_ia32_movntq ((unsigned long long *)__P, (unsigned long long)__A);
1069 }
1070
1071 /* Likewise.  The address must be 16-byte aligned.  */
1072 static __inline void
1073 _mm_stream_ps (float *__P, __m128 __A)
1074 {
1075   __builtin_ia32_movntps (__P, (__v4sf)__A);
1076 }
1077
1078 /* Guarantees that every preceding store is globally visible before
1079    any subsequent store.  */
1080 static __inline void
1081 _mm_sfence (void)
1082 {
1083   __builtin_ia32_sfence ();
1084 }
1085
1086 /* The execution of the next instruction is delayed by an implementation
1087    specific amount of time.  The instruction does not modify the
1088    architectural state.  */
1089 static __inline void
1090 _mm_pause (void)
1091 {
1092   __asm__ __volatile__ ("rep; nop" : : );
1093 }
1094
1095 /* Transpose the 4x4 matrix composed of row[0-3].  */
1096 #define _MM_TRANSPOSE4_PS(row0, row1, row2, row3)                       \
1097 do {                                                                    \
1098   __v4sf __r0 = (row0), __r1 = (row1), __r2 = (row2), __r3 = (row3);    \
1099   __v4sf __t0 = __builtin_ia32_shufps (__r0, __r1, 0x44);               \
1100   __v4sf __t2 = __builtin_ia32_shufps (__r0, __r1, 0xEE);               \
1101   __v4sf __t1 = __builtin_ia32_shufps (__r2, __r3, 0x44);               \
1102   __v4sf __t3 = __builtin_ia32_shufps (__r2, __r3, 0xEE);               \
1103   (row0) = __builtin_ia32_shufps (__t0, __t1, 0x88);                    \
1104   (row1) = __builtin_ia32_shufps (__t0, __t1, 0xDD);                    \
1105   (row2) = __builtin_ia32_shufps (__t2, __t3, 0x88);                    \
1106   (row3) = __builtin_ia32_shufps (__t2, __t3, 0xDD);                    \
1107 } while (0)
1108
1109 /* Alternate intrinsic name definitions.  */
1110 #define _mm_cvt_ss2si   _mm_cvtss_si32
1111 #define _mm_cvt_ps2pi   _mm_cvtps_pi32
1112 #define _mm_cvtt_ss2si  _mm_cvttss_si32
1113 #define _mm_cvtt_ps2pi  _mm_cvttps_pi32
1114 #define _mm_cvt_si2ss   _mm_cvtsi32_ss
1115 #define _mm_cvt_pi2ps   _mm_cvtpi32_ps
1116 #define _m_pextrw       _mm_extract_pi16
1117 #define _m_pinsrw       _mm_insert_pi16
1118 #define _m_pmaxsw       _mm_max_pi16
1119 #define _m_pmaxub       _mm_max_pu8
1120 #define _m_pminsw       _mm_min_pi16
1121 #define _m_pminub       _mm_min_pu8
1122 #define _m_pmovmskb     _mm_movemask_pi8
1123 #define _m_pmulhuw      _mm_mulhi_pu16
1124 #define _m_pshufw       _mm_shuffle_pi16
1125 #define _m_maskmovq     _mm_maskmove_si64
1126 #define _m_pavgb        _mm_avg_pu8
1127 #define _m_pavgw        _mm_avg_pu16
1128 #define _m_psadbw       _mm_sad_pu8
1129 #define _mm_set_ps1     _mm_set1_ps
1130 #define _mm_load_ps1    _mm_load1_ps
1131 #define _mm_store_ps1   _mm_store1_ps
1132
1133 /* For backward source compatibility.  */
1134 #include <emmintrin.h>
1135
1136 #endif /* __SSE__ */
1137 #endif /* _XMMINTRIN_H_INCLUDED */