sid/bsp/pregen/arm-pid-tksm.conf

   1 # sid configuration file
   2 # created by Id: configrun-sid.in,v 1.32 2000/11/21 21:13:02 fche Exp
   3 # run by fche @ touchme.toronto.redhat.com (Linux) at Thu Nov 30 18:40:43 EST 2000
   4 # args: --cpu=arm --no-run --gdb=5000 --board=pid7t-uart1:gdb -EL --tksm
   5 set main verbose? 0
   6 set main persistent? 0
   7 load libmmu.la mmu_component_library
   8 load libsched.la sched_component_library
   9 load libhd44780u.la hd44780u_component_library
  10 load libcgencpu.la cgen_component_library
  11 load libprof.la prof_component_library
  12 load libgdb.la gdb_component_library
  13 load libgloss.la gloss_component_library
  14 load librtc.la rtc_component_library
  15 load libconsoles.la console_component_library
  16 load libparport.la parport_component_library
  17 load libide.la ide_component_library
  18 load libloader.la loader_component_library
  19 load libtimers.la timer_component_library
  20 load libmapper.la mapper_component_library
  21 load libtclapi.la tcl_bridge_library
  22 load libaudio.la audio_component_library
  23 load libmemory.la mem_component_library
  24 load libuart.la uart_component_library
  25 load libglue.la glue_component_library
  26 load libinterrupt.la interrupt_component_library
  27 # first section
  28 new hw-cpu-arm7t cpu
  29 new hw-mapper-basic mapper
  30 new hw-glue-sequence-8 init-sequence
  31 new hw-glue-sequence-1 hw-reset-net
  32 new hw-glue-sequence-8 deinit-sequence
  33 new hw-glue-sequence-1 yield-net
  34 new sid-sched-host-accurate host-sched
  35 new sid-sched-sim target-sched
  36 # pid7t components
  37 new hw-remap/pause-arm/ref remapper
  38 new hw-timer-arm/ref-sched timer1
  39 new hw-timer-arm/ref-sched timer2
  40 new hw-interrupt-arm/ref intctrl
  41 new hw-uart-ns16550 uart1
  42 new hw-uart-ns16550 uart2
  43 new hw-parport-ps/2 parport
  44 # gdb
  45 new sw-debug-gdb gdb
  46 new sid-io-socket-server gdb-socket
  47 # tk system monitor
  48 new sid-control-tksm tksm
  49 # tcl/tk adaptive event polling
  50 new bridge-tcl tcl-event-consumer
  51 # second section
  52 # settings
  53 set cpu step-insn-count 10000
  54 set cpu trace-result? 0
  55 set cpu trace-extract? 0
  56 set host-sched num-clients 10 # large enough?
  57 set target-sched num-clients 10 # large enough?
  58 # pin connections
  59 connect-pin main perform-activity -> host-sched advance
  60 connect-pin main perform-activity -> target-sched advance
  61 connect-pin main starting -> init-sequence input
  62 connect-pin main stopping -> deinit-sequence input
  63 connect-pin init-sequence output-0 -> hw-reset-net input
  64 connect-pin hw-reset-net output-0 -> cpu reset!
  65 connect-pin target-sched 0-event -> cpu step!
  66 connect-pin target-sched 0-control <- cpu step-cycles
  67 connect-pin yield-net output-0 -> cpu yield
  68 connect-pin yield-net output-0 -> host-sched yield
  69 # bus connections
  70 connect-bus cpu insn-memory mapper access-port
  71 connect-bus cpu data-memory mapper access-port
  72 # pid7t control connections
  73 connect-pin target-sched 2-control <- timer1 divided-clock-control
  74 connect-pin target-sched 2-event -> timer1 divided-clock-event
  75 set target-sched 2-scale 1/4  # artificial speed-up
  76 connect-pin timer1 interrupt -> intctrl interrupt-source-4
  77 connect-pin target-sched 3-control <- timer2 divided-clock-control
  78 connect-pin target-sched 3-event -> timer2 divided-clock-event
  79 set target-sched 3-scale 1/4  # artificial speed-up
  80 connect-pin timer2 interrupt -> intctrl interrupt-source-5
  81 connect-pin intctrl interrupt -> cpu nirq
  82 connect-pin intctrl fast-interrupt -> cpu nfiq
  83 connect-pin hw-reset-net output-0 -> uart1 Reset
  84 connect-pin hw-reset-net output-0 -> uart2 Reset
  85 connect-pin hw-reset-net output-0 -> intctrl reset
  86 connect-pin hw-reset-net output-0 -> timer1 reset
  87 connect-pin hw-reset-net output-0 -> timer2 reset
  88 connect-pin uart1 INTR -> intctrl interrupt-source-8
  89 connect-pin uart2 INTR -> intctrl interrupt-source-9
  90 connect-pin parport INTP -> intctrl interrupt-source-10
  91 # pid7t memory map
  92 connect-bus mapper intctrl:[0xA000000,0xA000013] intctrl irq-registers
  93 connect-bus mapper intctrl:[0xA000100,0xA00010F] intctrl fiq-registers
  94 connect-bus mapper timer1:[0xA800000,0xA80000F] timer1 registers
  95 connect-bus mapper timer2:[0xA800020,0xA80002F] timer2 registers
  96 connect-bus mapper remapper:[0xB000000,0xB000037] remapper registers
  97 connect-bus mapper uart1:[0xD800000,0xD80001F,4,1] uart1 Bus
  98 connect-bus mapper uart2:[0xD800020,0xD80003F,4,1] uart2 Bus
  99 connect-bus mapper parport:[0xD800040,0xD80005F,4,1] parport Bus
 100 # set uart unframed mode
 101 set uart1 sio-framing? 0
 102 set uart2 sio-framing? 0
 103 # remapper configuration
 104 # NB: remapping polarity is opposite to document
 105 set remapper num-relocations 1
 106 set remapper 0-start 0x0
 107 set remapper 0-end 0xFFFF
 108 set remapper 0-reloc-to 0x04000000
 109 set cpu engine-type pbb
 110 # gdb
 111 relate gdb cpu cpu
 112 relate gdb target-schedulers target-sched
 113 relate gdb host-schedulers host-sched
 114 connect-pin gdb process-signal -> main stop!
 115 connect-pin init-sequence output-3 -> gdb init
 116 connect-pin deinit-sequence output-5 -> gdb deinit
 117 connect-pin gdb yield -> yield-net input
 118 connect-pin gdb flush-icache -> cpu flush-icache
 119 set gdb trace-gdbsid? 0
 120 set gdb trace-gdbserv? 0
 121 # gdb-socket
 122 connect-pin init-sequence output-2 -> gdb-socket init
 123 connect-pin deinit-sequence output-6 -> gdb-socket fini
 124 connect-pin gdb-socket rx -> gdb remote-rx
 125 connect-pin gdb-socket tx <- gdb remote-tx
 126 connect-pin host-sched 6-event -> gdb-socket poll-event
 127 connect-pin host-sched 6-control <- gdb-socket poll-control
 128 set gdb-socket sockaddr-local 0.0.0.0:5000
 129 set gdb-socket verbose? 0
 130 # gdb w/ pid7t
 131 connect-pin cpu trap <-> gdb trap
 132 connect-pin cpu trap-code -> gdb trap-code
 133 # tk system monitor
 134 relate main component-catalog-informees tksm
 135 # refresh
 136 set host-sched 1-regular? 1
 137 set host-sched 1-time 1000
 138 connect-pin host-sched 1-event -> tksm refresh
 139 set cpu endian little
 140 # remapper reconnection
 141 connect-bus remapper all mapper access-port
 142 disconnect-bus cpu insn-memory mapper access-port
 143 connect-bus cpu insn-memory remapper access-port
 144 disconnect-bus cpu data-memory mapper access-port
 145 connect-bus cpu data-memory remapper access-port
 146 # uart1 <-> gdb also
 147 connect-pin uart1 Sout -> gdb target-tx
 148 # triggerpoint signal
 149 connect-pin tksm triggerpoint-hit -> gdb stop-target
 150 # memory region 1 (0x00000000,0x01000000)
 151 new hw-memory-ram/rom-basic mem1
 152 set mem1 size 16777216
 153 connect-bus mapper mem1:[0,16777215] mem1 read-write-port
 154 # memory region 2 (0x04000000,0x00100000)
 155 new hw-memory-ram/rom-basic mem2
 156 set mem2 size 1048576
 157 connect-bus mapper mem2:[67108864,68157439] mem2 read-write-port
 158 # tcl/tk adaptive event polling
 159 connect-pin host-sched 2-event -> tcl-event-consumer !event
 160 connect-pin host-sched 2-control <- tcl-event-consumer !event-control
 161 connect-pin init-sequence output-7 -> tcl-event-consumer !event