sid/bsp/pregen/arm-pid-cygmon.conf

   1 # sid configuration file
   2 # created by Id: configrun-sid.in,v 1.32 2000/11/21 21:13:02 fche Exp
   3 # run by fche @ touchme.toronto.redhat.com (Linux) at Thu Nov 30 18:40:44 EST 2000
   4 # args: --cpu=arm --no-run --board=pid7t-cygmon-uart1:5000 -EL
   5 set main verbose? 0
   6 set main persistent? 0
   7 load libmmu.la mmu_component_library
   8 load libsched.la sched_component_library
   9 load libhd44780u.la hd44780u_component_library
  10 load libcgencpu.la cgen_component_library
  11 load libprof.la prof_component_library
  12 load libgdb.la gdb_component_library
  13 load libgloss.la gloss_component_library
  14 load librtc.la rtc_component_library
  15 load libconsoles.la console_component_library
  16 load libparport.la parport_component_library
  17 load libide.la ide_component_library
  18 load libloader.la loader_component_library
  19 load libtimers.la timer_component_library
  20 load libmapper.la mapper_component_library
  21 load libaudio.la audio_component_library
  22 load libmemory.la mem_component_library
  23 load libuart.la uart_component_library
  24 load libglue.la glue_component_library
  25 load libinterrupt.la interrupt_component_library
  26 # first section
  27 new hw-cpu-arm7t cpu
  28 new hw-mapper-basic mapper
  29 new hw-glue-sequence-8 init-sequence
  30 new hw-glue-sequence-1 hw-reset-net
  31 new hw-glue-sequence-8 deinit-sequence
  32 new hw-glue-sequence-1 yield-net
  33 new sid-sched-host-accurate host-sched
  34 new sid-sched-sim target-sched
  35 # pid7t components
  36 new hw-remap/pause-arm/ref remapper
  37 new hw-timer-arm/ref-sched timer1
  38 new hw-timer-arm/ref-sched timer2
  39 new hw-interrupt-arm/ref intctrl
  40 new hw-uart-ns16550 uart1
  41 new hw-uart-ns16550 uart2
  42 new hw-parport-ps/2 parport
  43 # uart1 socket
  44 new sid-io-socket-server uart1-console
  45 # second section
  46 # settings
  47 set cpu step-insn-count 10000
  48 set cpu trace-result? 0
  49 set cpu trace-extract? 0
  50 set host-sched num-clients 10 # large enough?
  51 set target-sched num-clients 10 # large enough?
  52 # pin connections
  53 connect-pin main perform-activity -> host-sched advance
  54 connect-pin main perform-activity -> target-sched advance
  55 connect-pin main starting -> init-sequence input
  56 connect-pin main stopping -> deinit-sequence input
  57 connect-pin init-sequence output-0 -> hw-reset-net input
  58 connect-pin hw-reset-net output-0 -> cpu reset!
  59 connect-pin target-sched 0-event -> cpu step!
  60 connect-pin target-sched 0-control <- cpu step-cycles
  61 connect-pin yield-net output-0 -> cpu yield
  62 connect-pin yield-net output-0 -> host-sched yield
  63 # bus connections
  64 connect-bus cpu insn-memory mapper access-port
  65 connect-bus cpu data-memory mapper access-port
  66 # pid7t control connections
  67 connect-pin target-sched 2-control <- timer1 divided-clock-control
  68 connect-pin target-sched 2-event -> timer1 divided-clock-event
  69 set target-sched 2-scale 1/4  # artificial speed-up
  70 connect-pin timer1 interrupt -> intctrl interrupt-source-4
  71 connect-pin target-sched 3-control <- timer2 divided-clock-control
  72 connect-pin target-sched 3-event -> timer2 divided-clock-event
  73 set target-sched 3-scale 1/4  # artificial speed-up
  74 connect-pin timer2 interrupt -> intctrl interrupt-source-5
  75 connect-pin intctrl interrupt -> cpu nirq
  76 connect-pin intctrl fast-interrupt -> cpu nfiq
  77 connect-pin hw-reset-net output-0 -> uart1 Reset
  78 connect-pin hw-reset-net output-0 -> uart2 Reset
  79 connect-pin hw-reset-net output-0 -> intctrl reset
  80 connect-pin hw-reset-net output-0 -> timer1 reset
  81 connect-pin hw-reset-net output-0 -> timer2 reset
  82 connect-pin uart1 INTR -> intctrl interrupt-source-8
  83 connect-pin uart2 INTR -> intctrl interrupt-source-9
  84 connect-pin parport INTP -> intctrl interrupt-source-10
  85 # pid7t memory map
  86 connect-bus mapper intctrl:[0xA000000,0xA000013] intctrl irq-registers
  87 connect-bus mapper intctrl:[0xA000100,0xA00010F] intctrl fiq-registers
  88 connect-bus mapper timer1:[0xA800000,0xA80000F] timer1 registers
  89 connect-bus mapper timer2:[0xA800020,0xA80002F] timer2 registers
  90 connect-bus mapper remapper:[0xB000000,0xB000037] remapper registers
  91 connect-bus mapper uart1:[0xD800000,0xD80001F,4,1] uart1 Bus
  92 connect-bus mapper uart2:[0xD800020,0xD80003F,4,1] uart2 Bus
  93 connect-bus mapper parport:[0xD800040,0xD80005F,4,1] parport Bus
  94 # set uart unframed mode
  95 set uart1 sio-framing? 0
  96 set uart2 sio-framing? 0
  97 # remapper configuration
  98 # NB: remapping polarity is opposite to document
  99 set remapper num-relocations 1
 100 set remapper 0-start 0x0
 101 set remapper 0-end 0xFFFF
 102 set remapper 0-reloc-to 0x04000000
 103 # uart1 socketio config
 104 connect-pin host-sched 3-event -> uart1-console poll-event
 105 connect-pin host-sched 3-control <- uart1-console poll-control
 106 set uart1-console verbose? 0
 107 set uart1-console sockaddr-local 0.0.0.0:5000
 108 connect-pin init-sequence output-2 -> uart1-console init
 109 connect-pin deinit-sequence output-6 -> uart1-console fini
 110 # make big receive fifo
 111 set uart1 in-fifo-length 4096
 112 set cpu engine-type pbb
 113 set cpu endian little
 114 # remapper reconnection
 115 connect-bus remapper all mapper access-port
 116 disconnect-bus cpu insn-memory mapper access-port
 117 connect-bus cpu insn-memory remapper access-port
 118 disconnect-bus cpu data-memory mapper access-port
 119 connect-bus cpu data-memory remapper access-port
 120 # uart1 <-> socket
 121 connect-pin uart1 Sout -> uart1-console tx
 122 connect-pin uart1 Sin <- uart1-console rx
 123 # memory region 1 (0x00000000,0x01000000)
 124 new hw-memory-ram/rom-basic mem1
 125 set mem1 size 16777216
 126 connect-bus mapper mem1:[0,16777215] mem1 read-write-port
 127 # memory region 2 (0x04000000,0x00100000,file=/home/fche/INST/share/sid/armpid-cygmon.img,read-only)
 128 new hw-memory-ram/rom-basic mem2
 129 set mem2 size 1048576
 130 connect-bus mapper mem2:[67108864,68157439] mem2 read-only-port
 131 set mem2 image-file "/home/fche/INST/share/sid/armpid-cygmon.img"
 132 connect-pin init-sequence output-1 -> mem2 image-load