libavcodec/ppc/dsputil_ppc.c

   1 /*
   2  * Copyright (c) 2002 Brian Foley
   3  * Copyright (c) 2002 Dieter Shirley
   4  * Copyright (c) 2003-2004 Romain Dolbeau <romain@dolbeau.org>
   5  *
   6  * This file is part of FFmpeg.
   7  *
   8  * FFmpeg is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU Lesser General Public
  10  * License as published by the Free Software Foundation; either
  11  * version 2.1 of the License, or (at your option) any later version.
  12  *
  13  * FFmpeg is distributed in the hope that it will be useful,
  14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16  * Lesser General Public License for more details.
  17  *
  18  * You should have received a copy of the GNU Lesser General Public
  19  * License along with FFmpeg; if not, write to the Free Software
  20  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA
  21  */
  22
  23 #include "libavutil/cpu.h"
  24 #include "libavcodec/dsputil.h"
  25 #include "dsputil_altivec.h"
  26
  27 /* ***** WARNING ***** WARNING ***** WARNING ***** */
  28 /*
  29 clear_blocks_dcbz32_ppc will not work properly on PowerPC processors with a
  30 cache line size not equal to 32 bytes.
  31 Fortunately all processor used by Apple up to at least the 7450 (aka second
  32 generation G4) use 32 bytes cache line.
  33 This is due to the use of the 'dcbz' instruction. It simply clear to zero a
  34 single cache line, so you need to know the cache line size to use it !
  35 It's absurd, but it's fast...
  36
  37 update 24/06/2003 : Apple released yesterday the G5, with a PPC970. cache line
  38 size: 128 bytes. Oups.
  39 The semantic of dcbz was changed, it always clear 32 bytes. so the function
  40 below will work, but will be slow. So I fixed check_dcbz_effect to use dcbzl,
  41 which is defined to clear a cache line (as dcbz before). So we still can
  42 distinguish, and use dcbz (32 bytes) or dcbzl (one cache line) as required.
  43
  44 see <http://developer.apple.com/technotes/tn/tn2087.html>
  45 and <http://developer.apple.com/technotes/tn/tn2086.html>
  46 */
  47 static void clear_blocks_dcbz32_ppc(DCTELEM *blocks)
  48 {
  49     register int misal = ((unsigned long)blocks & 0x00000010);
  50     register int i = 0;
  51     if (misal) {
  52         ((unsigned long*)blocks)[0] = 0L;
  53         ((unsigned long*)blocks)[1] = 0L;
  54         ((unsigned long*)blocks)[2] = 0L;
  55         ((unsigned long*)blocks)[3] = 0L;
  56         i += 16;
  57     }
  58     for ( ; i < sizeof(DCTELEM)*6*64-31 ; i += 32) {
  59         __asm__ volatile("dcbz %0,%1" : : "b" (blocks), "r" (i) : "memory");
  60     }
  61     if (misal) {
  62         ((unsigned long*)blocks)[188] = 0L;
  63         ((unsigned long*)blocks)[189] = 0L;
  64         ((unsigned long*)blocks)[190] = 0L;
  65         ((unsigned long*)blocks)[191] = 0L;
  66         i += 16;
  67     }
  68 }
  69
  70 /* same as above, when dcbzl clear a whole 128B cache line
  71    i.e. the PPC970 aka G5 */
  72 #if HAVE_DCBZL
  73 static void clear_blocks_dcbz128_ppc(DCTELEM *blocks)
  74 {
  75     register int misal = ((unsigned long)blocks & 0x0000007f);
  76     register int i = 0;
  77     if (misal) {
  78         // we could probably also optimize this case,
  79         // but there's not much point as the machines
  80         // aren't available yet (2003-06-26)
  81         memset(blocks, 0, sizeof(DCTELEM)*6*64);
  82     }
  83     else
  84         for ( ; i < sizeof(DCTELEM)*6*64 ; i += 128) {
  85             __asm__ volatile("dcbzl %0,%1" : : "b" (blocks), "r" (i) : "memory");
  86         }
  87 }
  88 #else
  89 static void clear_blocks_dcbz128_ppc(DCTELEM *blocks)
  90 {
  91     memset(blocks, 0, sizeof(DCTELEM)*6*64);
  92 }
  93 #endif
  94
  95 #if HAVE_DCBZL
  96 /* check dcbz report how many bytes are set to 0 by dcbz */
  97 /* update 24/06/2003 : replace dcbz by dcbzl to get
  98    the intended effect (Apple "fixed" dcbz)
  99    unfortunately this cannot be used unless the assembler
 100    knows about dcbzl ... */
 101 static long check_dcbzl_effect(void)
 102 {
 103     register char *fakedata = av_malloc(1024);
 104     register char *fakedata_middle;
 105     register long zero = 0;
 106     register long i = 0;
 107     long count = 0;
 108
 109     if (!fakedata) {
 110         return 0L;
 111     }
 112
 113     fakedata_middle = (fakedata + 512);
 114
 115     memset(fakedata, 0xFF, 1024);
 116
 117     /* below the constraint "b" seems to mean "Address base register"
 118        in gcc-3.3 / RS/6000 speaks. seems to avoid using r0, so.... */
 119     __asm__ volatile("dcbzl %0, %1" : : "b" (fakedata_middle), "r" (zero));
 120
 121     for (i = 0; i < 1024 ; i ++) {
 122         if (fakedata[i] == (char)0)
 123             count++;
 124     }
 125
 126     av_free(fakedata);
 127
 128     return count;
 129 }
 130 #else
 131 static long check_dcbzl_effect(void)
 132 {
 133   return 0;
 134 }
 135 #endif
 136
 137 static void prefetch_ppc(void *mem, int stride, int h)
 138 {
 139     register const uint8_t *p = mem;
 140     do {
 141         __asm__ volatile ("dcbt 0,%0" : : "r" (p));
 142         p+= stride;
 143     } while(--h);
 144 }
 145
 146 void dsputil_init_ppc(DSPContext* c, AVCodecContext *avctx)
 147 {
 148     const int high_bit_depth = avctx->bits_per_raw_sample > 8;
 149
 150     // Common optimizations whether AltiVec is available or not
 151     c->prefetch = prefetch_ppc;
 152     if (!high_bit_depth) {
 153     switch (check_dcbzl_effect()) {
 154         case 32:
 155             c->clear_blocks = clear_blocks_dcbz32_ppc;
 156             break;
 157         case 128:
 158             c->clear_blocks = clear_blocks_dcbz128_ppc;
 159             break;
 160         default:
 161             break;
 162     }
 163     }
 164
 165 #if HAVE_ALTIVEC
 166     if(CONFIG_H264_DECODER) dsputil_h264_init_ppc(c, avctx);
 167
 168     if (av_get_cpu_flags() & AV_CPU_FLAG_ALTIVEC) {
 169         dsputil_init_altivec(c, avctx);
 170         float_init_altivec(c, avctx);
 171         int_init_altivec(c, avctx);
 172         c->gmc1 = gmc1_altivec;
 173
 174 #if CONFIG_ENCODERS
 175         if (avctx->bits_per_raw_sample <= 8 &&
 176             (avctx->dct_algo == FF_DCT_AUTO ||
 177              avctx->dct_algo == FF_DCT_ALTIVEC)) {
 178             c->fdct = fdct_altivec;
 179         }
 180 #endif //CONFIG_ENCODERS
 181
 182         if (avctx->lowres == 0 && avctx->bits_per_raw_sample <= 8) {
 183             if ((avctx->idct_algo == FF_IDCT_AUTO) ||
 184                 (avctx->idct_algo == FF_IDCT_ALTIVEC)) {
 185                 c->idct_put = idct_put_altivec;
 186                 c->idct_add = idct_add_altivec;
 187                 c->idct_permutation_type = FF_TRANSPOSE_IDCT_PERM;
 188             }else if((CONFIG_VP3_DECODER || CONFIG_VP5_DECODER || CONFIG_VP6_DECODER) &&
 189                      avctx->idct_algo==FF_IDCT_VP3){
 190                 c->idct_put = ff_vp3_idct_put_altivec;
 191                 c->idct_add = ff_vp3_idct_add_altivec;
 192                 c->idct     = ff_vp3_idct_altivec;
 193                 c->idct_permutation_type = FF_TRANSPOSE_IDCT_PERM;
 194             }
 195         }
 196
 197     }
 198 #endif /* HAVE_ALTIVEC */
 199 }