gcc/local-alloc.c

   1 /* Allocate registers within a basic block, for GNU compiler.
   2    Copyright (C) 1987, 88, 91, 93-99, 2000 Free Software Foundation, Inc.
   3
   4 This file is part of GNU CC.
   5
   6 GNU CC is free software; you can redistribute it and/or modify
   7 it under the terms of the GNU General Public License as published by
   8 the Free Software Foundation; either version 2, or (at your option)
   9 any later version.
  10
  11 GNU CC is distributed in the hope that it will be useful,
  12 but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 GNU General Public License for more details.
  15
  16 You should have received a copy of the GNU General Public License
  17 along with GNU CC; see the file COPYING.  If not, write to
  18 the Free Software Foundation, 59 Temple Place - Suite 330,
  19 Boston, MA 02111-1307, USA.  */
  20
  21
  22 /* Allocation of hard register numbers to pseudo registers is done in
  23    two passes.  In this pass we consider only regs that are born and
  24    die once within one basic block.  We do this one basic block at a
  25    time.  Then the next pass allocates the registers that remain.
  26    Two passes are used because this pass uses methods that work only
  27    on linear code, but that do a better job than the general methods
  28    used in global_alloc, and more quickly too.
  29
  30    The assignments made are recorded in the vector reg_renumber
  31    whose space is allocated here.  The rtl code itself is not altered.
  32
  33    We assign each instruction in the basic block a number
  34    which is its order from the beginning of the block.
  35    Then we can represent the lifetime of a pseudo register with
  36    a pair of numbers, and check for conflicts easily.
  37    We can record the availability of hard registers with a
  38    HARD_REG_SET for each instruction.  The HARD_REG_SET
  39    contains 0 or 1 for each hard reg.
  40
  41    To avoid register shuffling, we tie registers together when one
  42    dies by being copied into another, or dies in an instruction that
  43    does arithmetic to produce another.  The tied registers are
  44    allocated as one.  Registers with different reg class preferences
  45    can never be tied unless the class preferred by one is a subclass
  46    of the one preferred by the other.
  47
  48    Tying is represented with "quantity numbers".
  49    A non-tied register is given a new quantity number.
  50    Tied registers have the same quantity number.
  51
  52    We have provision to exempt registers, even when they are contained
  53    within the block, that can be tied to others that are not contained in it.
  54    This is so that global_alloc could process them both and tie them then.
  55    But this is currently disabled since tying in global_alloc is not
  56    yet implemented.  */
  57
  58 /* Pseudos allocated here can be reallocated by global.c if the hard register
  59    is used as a spill register.  Currently we don't allocate such pseudos
  60    here if their preferred class is likely to be used by spills.  */
  61
  62 #include "config.h"
  63 #include "system.h"
  64 #include "rtl.h"
  65 #include "tm_p.h"
  66 #include "flags.h"
  67 #include "basic-block.h"
  68 #include "regs.h"
  69 #include "function.h"
  70 #include "hard-reg-set.h"
  71 #include "insn-config.h"
  72 #include "insn-attr.h"
  73 #include "recog.h"
  74 #include "output.h"
  75 #include "toplev.h"
  76 \f
  77 /* Next quantity number available for allocation.  */
  78
  79 static int next_qty;
  80
  81 /* Information we maitain about each quantity.  */
  82 struct qty
  83 {
  84   /* The number of refs to quantity Q.  */
  85
  86   int n_refs;
  87
  88   /* Insn number (counting from head of basic block)
  89      where quantity Q was born.  -1 if birth has not been recorded.  */
  90
  91   int birth;
  92
  93   /* Insn number (counting from head of basic block)
  94      where given quantity died.  Due to the way tying is done,
  95      and the fact that we consider in this pass only regs that die but once,
  96      a quantity can die only once.  Each quantity's life span
  97      is a set of consecutive insns.  -1 if death has not been recorded.  */
  98
  99   int death;
 100
 101   /* Number of words needed to hold the data in given quantity.
 102      This depends on its machine mode.  It is used for these purposes:
 103      1. It is used in computing the relative importances of qtys,
 104         which determines the order in which we look for regs for them.
 105      2. It is used in rules that prevent tying several registers of
 106         different sizes in a way that is geometrically impossible
 107         (see combine_regs).  */
 108
 109   int size;
 110
 111   /* Number of times a reg tied to given qty lives across a CALL_INSN.  */
 112
 113   int n_calls_crossed;
 114
 115   /* The register number of one pseudo register whose reg_qty value is Q.
 116      This register should be the head of the chain
 117      maintained in reg_next_in_qty.  */
 118
 119   int first_reg;
 120
 121   /* Reg class contained in (smaller than) the preferred classes of all
 122      the pseudo regs that are tied in given quantity.
 123      This is the preferred class for allocating that quantity.  */
 124
 125   enum reg_class min_class;
 126
 127   /* Register class within which we allocate given qty if we can't get
 128      its preferred class.  */
 129
 130   enum reg_class alternate_class;
 131
 132   /* This holds the mode of the registers that are tied to given qty,
 133      or VOIDmode if registers with differing modes are tied together.  */
 134
 135   enum machine_mode mode;
 136
 137   /* the hard reg number chosen for given quantity,
 138      or -1 if none was found.  */
 139
 140   short phys_reg;
 141
 142   /* Nonzero if this quantity has been used in a SUBREG that changes
 143      its size.  */
 144
 145   char changes_size;
 146
 147 };
 148
 149 static struct qty *qty;
 150
 151 /* These fields are kept separately to speedup their clearing.  */
 152
 153 /* We maintain two hard register sets that indicate suggested hard registers
 154    for each quantity.  The first, phys_copy_sugg, contains hard registers
 155    that are tied to the quantity by a simple copy.  The second contains all
 156    hard registers that are tied to the quantity via an arithmetic operation.
 157
 158    The former register set is given priority for allocation.  This tends to
 159    eliminate copy insns.  */
 160
 161 /* Element Q is a set of hard registers that are suggested for quantity Q by
 162    copy insns.  */
 163
 164 static HARD_REG_SET *qty_phys_copy_sugg;
 165
 166 /* Element Q is a set of hard registers that are suggested for quantity Q by
 167    arithmetic insns.  */
 168
 169 static HARD_REG_SET *qty_phys_sugg;
 170
 171 /* Element Q is the number of suggested registers in qty_phys_copy_sugg.  */
 172
 173 static short *qty_phys_num_copy_sugg;
 174
 175 /* Element Q is the number of suggested registers in qty_phys_sugg.  */
 176
 177 static short *qty_phys_num_sugg;
 178
 179
 180 /* If (REG N) has been assigned a quantity number, is a register number
 181    of another register assigned the same quantity number, or -1 for the
 182    end of the chain.  qty->first_reg point to the head of this chain.  */
 183
 184 static int *reg_next_in_qty;
 185
 186 /* reg_qty[N] (where N is a pseudo reg number) is the qty number of that reg
 187    if it is >= 0,
 188    of -1 if this register cannot be allocated by local-alloc,
 189    or -2 if not known yet.
 190
 191    Note that if we see a use or death of pseudo register N with
 192    reg_qty[N] == -2, register N must be local to the current block.  If
 193    it were used in more than one block, we would have reg_qty[N] == -1.
 194    This relies on the fact that if reg_basic_block[N] is >= 0, register N
 195    will not appear in any other block.  We save a considerable number of
 196    tests by exploiting this.
 197
 198    If N is < FIRST_PSEUDO_REGISTER, reg_qty[N] is undefined and should not
 199    be referenced.  */
 200
 201 static int *reg_qty;
 202
 203 /* The offset (in words) of register N within its quantity.
 204    This can be nonzero if register N is SImode, and has been tied
 205    to a subreg of a DImode register.  */
 206
 207 static char *reg_offset;
 208
 209 /* Vector of substitutions of register numbers,
 210    used to map pseudo regs into hardware regs.
 211    This is set up as a result of register allocation.
 212    Element N is the hard reg assigned to pseudo reg N,
 213    or is -1 if no hard reg was assigned.
 214    If N is a hard reg number, element N is N.  */
 215
 216 short *reg_renumber;
 217
 218 /* Set of hard registers live at the current point in the scan
 219    of the instructions in a basic block.  */
 220
 221 static HARD_REG_SET regs_live;
 222
 223 /* Each set of hard registers indicates registers live at a particular
 224    point in the basic block.  For N even, regs_live_at[N] says which
 225    hard registers are needed *after* insn N/2 (i.e., they may not
 226    conflict with the outputs of insn N/2 or the inputs of insn N/2 + 1.
 227
 228    If an object is to conflict with the inputs of insn J but not the
 229    outputs of insn J + 1, we say it is born at index J*2 - 1.  Similarly,
 230    if it is to conflict with the outputs of insn J but not the inputs of
 231    insn J + 1, it is said to die at index J*2 + 1.  */
 232
 233 static HARD_REG_SET *regs_live_at;
 234
 235 /* Communicate local vars `insn_number' and `insn'
 236    from `block_alloc' to `reg_is_set', `wipe_dead_reg', and `alloc_qty'.  */
 237 static int this_insn_number;
 238 static rtx this_insn;
 239
 240 /* Used to communicate changes made by update_equiv_regs to
 241    memref_referenced_p.  reg_equiv_replacement is set for any REG_EQUIV note
 242    found or created, so that we can keep track of what memory accesses might
 243    be created later, e.g. by reload.  */
 244
 245 static rtx *reg_equiv_replacement;
 246
 247 /* Used for communication between update_equiv_regs and no_equiv.  */
 248 static rtx *reg_equiv_init_insns;
 249
 250 /* Nonzero if we recorded an equivalence for a LABEL_REF.  */
 251 static int recorded_label_ref;
 252
 253 static void alloc_qty           PARAMS ((int, enum machine_mode, int, int));
 254 static void validate_equiv_mem_from_store PARAMS ((rtx, rtx, void *));
 255 static int validate_equiv_mem   PARAMS ((rtx, rtx, rtx));
 256 static int contains_replace_regs PARAMS ((rtx, char *));
 257 static int memref_referenced_p  PARAMS ((rtx, rtx));
 258 static int memref_used_between_p PARAMS ((rtx, rtx, rtx));
 259 static void update_equiv_regs   PARAMS ((void));
 260 static void no_equiv            PARAMS ((rtx, rtx, void *));
 261 static void block_alloc         PARAMS ((int));
 262 static int qty_sugg_compare     PARAMS ((int, int));
 263 static int qty_sugg_compare_1   PARAMS ((const PTR, const PTR));
 264 static int qty_compare          PARAMS ((int, int));
 265 static int qty_compare_1        PARAMS ((const PTR, const PTR));
 266 static int combine_regs         PARAMS ((rtx, rtx, int, int, rtx, int));
 267 static int reg_meets_class_p    PARAMS ((int, enum reg_class));
 268 static void update_qty_class    PARAMS ((int, int));
 269 static void reg_is_set          PARAMS ((rtx, rtx, void *));
 270 static void reg_is_born         PARAMS ((rtx, int));
 271 static void wipe_dead_reg       PARAMS ((rtx, int));
 272 static int find_free_reg        PARAMS ((enum reg_class, enum machine_mode,
 273                                        int, int, int, int, int));
 274 static void mark_life           PARAMS ((int, enum machine_mode, int));
 275 static void post_mark_life      PARAMS ((int, enum machine_mode, int, int, int));
 276 static int no_conflict_p        PARAMS ((rtx, rtx, rtx));
 277 static int requires_inout       PARAMS ((const char *));
 278 \f
 279 /* Allocate a new quantity (new within current basic block)
 280    for register number REGNO which is born at index BIRTH
 281    within the block.  MODE and SIZE are info on reg REGNO.  */
 282
 283 static void
 284 alloc_qty (regno, mode, size, birth)
 285      int regno;
 286      enum machine_mode mode;
 287      int size, birth;
 288 {
 289   register int qtyno = next_qty++;
 290
 291   reg_qty[regno] = qtyno;
 292   reg_offset[regno] = 0;
 293   reg_next_in_qty[regno] = -1;
 294
 295   qty[qtyno].first_reg = regno;
 296   qty[qtyno].size = size;
 297   qty[qtyno].mode = mode;
 298   qty[qtyno].birth = birth;
 299   qty[qtyno].n_calls_crossed = REG_N_CALLS_CROSSED (regno);
 300   qty[qtyno].min_class = reg_preferred_class (regno);
 301   qty[qtyno].alternate_class = reg_alternate_class (regno);
 302   qty[qtyno].n_refs = REG_N_REFS (regno);
 303   qty[qtyno].changes_size = REG_CHANGES_SIZE (regno);
 304 }
 305 \f
 306 /* Main entry point of this file.  */
 307
 308 int
 309 local_alloc ()
 310 {
 311   register int b, i;
 312   int max_qty;
 313
 314   /* We need to keep track of whether or not we recorded a LABEL_REF so
 315      that we know if the jump optimizer needs to be rerun.  */
 316   recorded_label_ref = 0;
 317
 318   /* Leaf functions and non-leaf functions have different needs.
 319      If defined, let the machine say what kind of ordering we
 320      should use.  */
 321 #ifdef ORDER_REGS_FOR_LOCAL_ALLOC
 322   ORDER_REGS_FOR_LOCAL_ALLOC;
 323 #endif
 324
 325   /* Promote REG_EQUAL notes to REG_EQUIV notes and adjust status of affected
 326      registers.  */
 327   update_equiv_regs ();
 328
 329   /* This sets the maximum number of quantities we can have.  Quantity
 330      numbers start at zero and we can have one for each pseudo.  */
 331   max_qty = (max_regno - FIRST_PSEUDO_REGISTER);
 332
 333   /* Allocate vectors of temporary data.
 334      See the declarations of these variables, above,
 335      for what they mean.  */
 336
 337   qty = (struct qty *) xmalloc (max_qty * sizeof (struct qty));
 338   qty_phys_copy_sugg
 339     = (HARD_REG_SET *) xmalloc (max_qty * sizeof (HARD_REG_SET));
 340   qty_phys_num_copy_sugg = (short *) xmalloc (max_qty * sizeof (short));
 341   qty_phys_sugg = (HARD_REG_SET *) xmalloc (max_qty * sizeof (HARD_REG_SET));
 342   qty_phys_num_sugg = (short *) xmalloc (max_qty * sizeof (short));
 343
 344   reg_qty = (int *) xmalloc (max_regno * sizeof (int));
 345   reg_offset = (char *) xmalloc (max_regno * sizeof (char));
 346   reg_next_in_qty = (int *) xmalloc(max_regno * sizeof (int));
 347
 348   /* Allocate the reg_renumber array */
 349   allocate_reg_info (max_regno, FALSE, TRUE);
 350
 351   /* Determine which pseudo-registers can be allocated by local-alloc.
 352      In general, these are the registers used only in a single block and
 353      which only die once.  However, if a register's preferred class has only
 354      a few entries, don't allocate this register here unless it is preferred
 355      or nothing since retry_global_alloc won't be able to move it to
 356      GENERAL_REGS if a reload register of this class is needed.
 357
 358      We need not be concerned with which block actually uses the register
 359      since we will never see it outside that block.  */
 360
 361   for (i = FIRST_PSEUDO_REGISTER; i < max_regno; i++)
 362     {
 363       if (REG_BASIC_BLOCK (i) >= 0 && REG_N_DEATHS (i) == 1
 364           && (reg_alternate_class (i) == NO_REGS
 365               || ! CLASS_LIKELY_SPILLED_P (reg_preferred_class (i))))
 366         reg_qty[i] = -2;
 367       else
 368         reg_qty[i] = -1;
 369     }
 370
 371   /* Force loop below to initialize entire quantity array.  */
 372   next_qty = max_qty;
 373
 374   /* Allocate each block's local registers, block by block.  */
 375
 376   for (b = 0; b < n_basic_blocks; b++)
 377     {
 378       /* NEXT_QTY indicates which elements of the `qty_...'
 379          vectors might need to be initialized because they were used
 380          for the previous block; it is set to the entire array before
 381          block 0.  Initialize those, with explicit loop if there are few,
 382          else with bzero and bcopy.  Do not initialize vectors that are
 383          explicit set by `alloc_qty'.  */
 384
 385       if (next_qty < 6)
 386         {
 387           for (i = 0; i < next_qty; i++)
 388             {
 389               CLEAR_HARD_REG_SET (qty_phys_copy_sugg[i]);
 390               qty_phys_num_copy_sugg[i] = 0;
 391               CLEAR_HARD_REG_SET (qty_phys_sugg[i]);
 392               qty_phys_num_sugg[i] = 0;
 393             }
 394         }
 395       else
 396         {
 397 #define CLEAR(vector)  \
 398           bzero ((char *) (vector), (sizeof (*(vector))) * next_qty);
 399
 400           CLEAR (qty_phys_copy_sugg);
 401           CLEAR (qty_phys_num_copy_sugg);
 402           CLEAR (qty_phys_sugg);
 403           CLEAR (qty_phys_num_sugg);
 404         }
 405
 406       next_qty = 0;
 407
 408       block_alloc (b);
 409     }
 410
 411   free (qty);
 412   free (qty_phys_copy_sugg);
 413   free (qty_phys_num_copy_sugg);
 414   free (qty_phys_sugg);
 415   free (qty_phys_num_sugg);
 416
 417   free (reg_qty);
 418   free (reg_offset);
 419   free (reg_next_in_qty);
 420
 421   return recorded_label_ref;
 422 }
 423 \f
 424 /* Depth of loops we are in while in update_equiv_regs.  */
 425 static int loop_depth;
 426
 427 /* Used for communication between the following two functions: contains
 428    a MEM that we wish to ensure remains unchanged.  */
 429 static rtx equiv_mem;
 430
 431 /* Set nonzero if EQUIV_MEM is modified.  */
 432 static int equiv_mem_modified;
 433
 434 /* If EQUIV_MEM is modified by modifying DEST, indicate that it is modified.
 435    Called via note_stores.  */
 436
 437 static void
 438 validate_equiv_mem_from_store (dest, set, data)
 439      rtx dest;
 440      rtx set ATTRIBUTE_UNUSED;
 441      void *data ATTRIBUTE_UNUSED;
 442 {
 443   if ((GET_CODE (dest) == REG
 444        && reg_overlap_mentioned_p (dest, equiv_mem))
 445       || (GET_CODE (dest) == MEM
 446           && true_dependence (dest, VOIDmode, equiv_mem, rtx_varies_p)))
 447     equiv_mem_modified = 1;
 448 }
 449
 450 /* Verify that no store between START and the death of REG invalidates
 451    MEMREF.  MEMREF is invalidated by modifying a register used in MEMREF,
 452    by storing into an overlapping memory location, or with a non-const
 453    CALL_INSN.
 454
 455    Return 1 if MEMREF remains valid.  */
 456
 457 static int
 458 validate_equiv_mem (start, reg, memref)
 459      rtx start;
 460      rtx reg;
 461      rtx memref;
 462 {
 463   rtx insn;
 464   rtx note;
 465
 466   equiv_mem = memref;
 467   equiv_mem_modified = 0;
 468
 469   /* If the memory reference has side effects or is volatile, it isn't a
 470      valid equivalence.  */
 471   if (side_effects_p (memref))
 472     return 0;
 473
 474   for (insn = start; insn && ! equiv_mem_modified; insn = NEXT_INSN (insn))
 475     {
 476       if (GET_RTX_CLASS (GET_CODE (insn)) != 'i')
 477         continue;
 478
 479       if (find_reg_note (insn, REG_DEAD, reg))
 480         return 1;
 481
 482       if (GET_CODE (insn) == CALL_INSN && ! RTX_UNCHANGING_P (memref)
 483           && ! CONST_CALL_P (insn))
 484         return 0;
 485
 486       note_stores (PATTERN (insn), validate_equiv_mem_from_store, NULL);
 487
 488       /* If a register mentioned in MEMREF is modified via an
 489          auto-increment, we lose the equivalence.  Do the same if one
 490          dies; although we could extend the life, it doesn't seem worth
 491          the trouble.  */
 492
 493       for (note = REG_NOTES (insn); note; note = XEXP (note, 1))
 494         if ((REG_NOTE_KIND (note) == REG_INC
 495              || REG_NOTE_KIND (note) == REG_DEAD)
 496             && GET_CODE (XEXP (note, 0)) == REG
 497             && reg_overlap_mentioned_p (XEXP (note, 0), memref))
 498           return 0;
 499     }
 500
 501   return 0;
 502 }
 503
 504 /* TRUE if X uses any registers for which reg_equiv_replace is true.  */
 505
 506 static int
 507 contains_replace_regs (x, reg_equiv_replace)
 508      rtx x;
 509      char *reg_equiv_replace;
 510 {
 511   int i, j;
 512   const char *fmt;
 513   enum rtx_code code = GET_CODE (x);
 514
 515   switch (code)
 516     {
 517     case CONST_INT:
 518     case CONST:
 519     case LABEL_REF:
 520     case SYMBOL_REF:
 521     case CONST_DOUBLE:
 522     case PC:
 523     case CC0:
 524     case HIGH:
 525     case LO_SUM:
 526       return 0;
 527
 528     case REG:
 529       return reg_equiv_replace[REGNO (x)];
 530
 531     default:
 532       break;
 533     }
 534
 535   fmt = GET_RTX_FORMAT (code);
 536   for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
 537     switch (fmt[i])
 538       {
 539       case 'e':
 540         if (contains_replace_regs (XEXP (x, i), reg_equiv_replace))
 541           return 1;
 542         break;
 543       case 'E':
 544         for (j = XVECLEN (x, i) - 1; j >= 0; j--)
 545           if (contains_replace_regs (XVECEXP (x, i, j), reg_equiv_replace))
 546             return 1;
 547         break;
 548       }
 549
 550   return 0;
 551 }
 552 \f
 553 /* TRUE if X references a memory location that would be affected by a store
 554    to MEMREF.  */
 555
 556 static int
 557 memref_referenced_p (memref, x)
 558      rtx x;
 559      rtx memref;
 560 {
 561   int i, j;
 562   const char *fmt;
 563   enum rtx_code code = GET_CODE (x);
 564
 565   switch (code)
 566     {
 567     case CONST_INT:
 568     case CONST:
 569     case LABEL_REF:
 570     case SYMBOL_REF:
 571     case CONST_DOUBLE:
 572     case PC:
 573     case CC0:
 574     case HIGH:
 575     case LO_SUM:
 576       return 0;
 577
 578     case REG:
 579       return (reg_equiv_replacement[REGNO (x)]
 580               && memref_referenced_p (memref,
 581                                       reg_equiv_replacement[REGNO (x)]));
 582
 583     case MEM:
 584       if (true_dependence (memref, VOIDmode, x, rtx_varies_p))
 585         return 1;
 586       break;
 587
 588     case SET:
 589       /* If we are setting a MEM, it doesn't count (its address does), but any
 590          other SET_DEST that has a MEM in it is referencing the MEM.  */
 591       if (GET_CODE (SET_DEST (x)) == MEM)
 592         {
 593           if (memref_referenced_p (memref, XEXP (SET_DEST (x), 0)))
 594             return 1;
 595         }
 596       else if (memref_referenced_p (memref, SET_DEST (x)))
 597         return 1;
 598
 599       return memref_referenced_p (memref, SET_SRC (x));
 600
 601     default:
 602       break;
 603     }
 604
 605   fmt = GET_RTX_FORMAT (code);
 606   for (i = GET_RTX_LENGTH (code) - 1; i >= 0; i--)
 607     switch (fmt[i])
 608       {
 609       case 'e':
 610         if (memref_referenced_p (memref, XEXP (x, i)))
 611           return 1;
 612         break;
 613       case 'E':
 614         for (j = XVECLEN (x, i) - 1; j >= 0; j--)
 615           if (memref_referenced_p (memref, XVECEXP (x, i, j)))
 616             return 1;
 617         break;
 618       }
 619
 620   return 0;
 621 }
 622
 623 /* TRUE if some insn in the range (START, END] references a memory location
 624    that would be affected by a store to MEMREF.  */
 625
 626 static int
 627 memref_used_between_p (memref, start, end)
 628      rtx memref;
 629      rtx start;
 630      rtx end;
 631 {
 632   rtx insn;
 633
 634   for (insn = NEXT_INSN (start); insn != NEXT_INSN (end);
 635        insn = NEXT_INSN (insn))
 636     if (GET_RTX_CLASS (GET_CODE (insn)) == 'i'
 637         && memref_referenced_p (memref, PATTERN (insn)))
 638       return 1;
 639
 640   return 0;
 641 }
 642 \f
 643 /* Return nonzero if the rtx X is invariant over the current function.  */
 644 int
 645 function_invariant_p (x)
 646      rtx x;
 647 {
 648   if (CONSTANT_P (x))
 649     return 1;
 650   if (x == frame_pointer_rtx || x == arg_pointer_rtx)
 651     return 1;
 652   if (GET_CODE (x) == PLUS
 653       && (XEXP (x, 0) == frame_pointer_rtx || XEXP (x, 0) == arg_pointer_rtx)
 654       && CONSTANT_P (XEXP (x, 1)))
 655     return 1;
 656   return 0;
 657 }
 658
 659 /* Find registers that are equivalent to a single value throughout the
 660    compilation (either because they can be referenced in memory or are set once
 661    from a single constant).  Lower their priority for a register.
 662
 663    If such a register is only referenced once, try substituting its value
 664    into the using insn.  If it succeeds, we can eliminate the register
 665    completely.  */
 666
 667 static void
 668 update_equiv_regs ()
 669 {
 670   /* Set when an attempt should be made to replace a register with the
 671      associated reg_equiv_replacement entry at the end of this function.  */
 672   char *reg_equiv_replace;
 673   rtx insn;
 674   int block, depth;
 675
 676   reg_equiv_replace = (char *) xcalloc (max_regno, sizeof *reg_equiv_replace);
 677   reg_equiv_init_insns = (rtx *) xcalloc (max_regno, sizeof (rtx));
 678   reg_equiv_replacement = (rtx *) xcalloc (max_regno, sizeof (rtx));
 679
 680   init_alias_analysis ();
 681
 682   loop_depth = 0;
 683
 684   /* Scan the insns and find which registers have equivalences.  Do this
 685      in a separate scan of the insns because (due to -fcse-follow-jumps)
 686      a register can be set below its use.  */
 687   for (insn = get_insns (); insn; insn = NEXT_INSN (insn))
 688     {
 689       rtx note;
 690       rtx set;
 691       rtx dest, src;
 692       int regno;
 693
 694       if (GET_CODE (insn) == NOTE)
 695         {
 696           if (NOTE_LINE_NUMBER (insn) == NOTE_INSN_LOOP_BEG)
 697             loop_depth++;
 698           else if (NOTE_LINE_NUMBER (insn) == NOTE_INSN_LOOP_END)
 699             loop_depth--;
 700         }
 701
 702       if (GET_RTX_CLASS (GET_CODE (insn)) != 'i')
 703         continue;
 704
 705       for (note = REG_NOTES (insn); note; note = XEXP (note, 1))
 706         if (REG_NOTE_KIND (note) == REG_INC)
 707           no_equiv (XEXP (note, 0), note, NULL);
 708
 709       set = single_set (insn);
 710
 711       /* If this insn contains more (or less) than a single SET,
 712          only mark all destinations as having no known equivalence.  */
 713       if (set == 0)
 714         {
 715           note_stores (PATTERN (insn), no_equiv, NULL);
 716           continue;
 717         }
 718       else if (GET_CODE (PATTERN (insn)) == PARALLEL)
 719         {
 720           int i;
 721
 722           for (i = XVECLEN (PATTERN (insn), 0) - 1; i >= 0; i--)
 723             {
 724               rtx part = XVECEXP (PATTERN (insn), 0, i);
 725               if (part != set)
 726                 note_stores (part, no_equiv, NULL);
 727             }
 728         }
 729
 730       dest = SET_DEST (set);
 731       src = SET_SRC (set);
 732
 733       /* If this sets a MEM to the contents of a REG that is only used
 734          in a single basic block, see if the register is always equivalent
 735          to that memory location and if moving the store from INSN to the
 736          insn that set REG is safe.  If so, put a REG_EQUIV note on the
 737          initializing insn.
 738
 739          Don't add a REG_EQUIV note if the insn already has one.  The existing
 740          REG_EQUIV is likely more useful than the one we are adding.
 741
 742          If one of the regs in the address is marked as reg_equiv_replace,
 743          then we can't add this REG_EQUIV note.  The reg_equiv_replace
 744          optimization may move the set of this register immediately before
 745          insn, which puts it after reg_equiv_init_insns[regno], and hence
 746          the mention in the REG_EQUIV note would be to an uninitialized
 747          pseudo.  */
 748       /* ????? This test isn't good enough; we might see a MEM with a use of
 749          a pseudo register before we see its setting insn that will cause
 750          reg_equiv_replace for that pseudo to be set.
 751          Equivalences to MEMs should be made in another pass, after the
 752          reg_equiv_replace information has been gathered.  */
 753
 754       if (GET_CODE (dest) == MEM && GET_CODE (src) == REG
 755           && (regno = REGNO (src)) >= FIRST_PSEUDO_REGISTER
 756           && REG_BASIC_BLOCK (regno) >= 0
 757           && REG_N_SETS (regno) == 1
 758           && reg_equiv_init_insns[regno] != 0
 759           && reg_equiv_init_insns[regno] != const0_rtx
 760           && ! find_reg_note (XEXP (reg_equiv_init_insns[regno], 0),
 761                               REG_EQUIV, NULL_RTX)
 762           && ! contains_replace_regs (XEXP (dest, 0), reg_equiv_replace))
 763         {
 764           rtx init_insn = XEXP (reg_equiv_init_insns[regno], 0);
 765           if (validate_equiv_mem (init_insn, src, dest)
 766               && ! memref_used_between_p (dest, init_insn, insn))
 767             REG_NOTES (init_insn)
 768               = gen_rtx_EXPR_LIST (REG_EQUIV, dest, REG_NOTES (init_insn));
 769         }
 770
 771       /* We only handle the case of a pseudo register being set
 772          once, or always to the same value.  */
 773       /* ??? The mn10200 port breaks if we add equivalences for
 774          values that need an ADDRESS_REGS register and set them equivalent
 775          to a MEM of a pseudo.  The actual problem is in the over-conservative
 776          handling of INPADDR_ADDRESS / INPUT_ADDRESS / INPUT triples in
 777          calculate_needs, but we traditionally work around this problem
 778          here by rejecting equivalences when the destination is in a register
 779          that's likely spilled.  This is fragile, of course, since the
 780          preferred class of a pseudo depends on all instructions that set
 781          or use it.  */
 782
 783       if (GET_CODE (dest) != REG
 784           || (regno = REGNO (dest)) < FIRST_PSEUDO_REGISTER
 785           || reg_equiv_init_insns[regno] == const0_rtx
 786           || (CLASS_LIKELY_SPILLED_P (reg_preferred_class (regno))
 787               && GET_CODE (src) == MEM))
 788         {
 789           /* This might be seting a SUBREG of a pseudo, a pseudo that is
 790              also set somewhere else to a constant.  */
 791           note_stores (set, no_equiv, NULL);
 792           continue;
 793         }
 794       /* Don't handle the equivalence if the source is in a register
 795          class that's likely to be spilled.  */
 796       if (GET_CODE (src) == REG
 797           && REGNO (src) >= FIRST_PSEUDO_REGISTER
 798           && CLASS_LIKELY_SPILLED_P (reg_preferred_class (REGNO (src))))
 799         {
 800           no_equiv (dest, set, NULL);
 801           continue;
 802         }
 803
 804       note = find_reg_note (insn, REG_EQUAL, NULL_RTX);
 805
 806       if (REG_N_SETS (regno) != 1
 807           && (! note
 808               || ! function_invariant_p (XEXP (note, 0))
 809               || (reg_equiv_replacement[regno]
 810                   && ! rtx_equal_p (XEXP (note, 0),
 811                                     reg_equiv_replacement[regno]))))
 812         {
 813           no_equiv (dest, set, NULL);
 814           continue;
 815         }
 816       /* Record this insn as initializing this register.  */
 817       reg_equiv_init_insns[regno]
 818         = gen_rtx_INSN_LIST (VOIDmode, insn, reg_equiv_init_insns[regno]);
 819
 820       /* If this register is known to be equal to a constant, record that
 821          it is always equivalent to the constant.  */
 822       if (note && function_invariant_p (XEXP (note, 0)))
 823         PUT_MODE (note, (enum machine_mode) REG_EQUIV);
 824
 825       /* If this insn introduces a "constant" register, decrease the priority
 826          of that register.  Record this insn if the register is only used once
 827          more and the equivalence value is the same as our source.
 828
 829          The latter condition is checked for two reasons:  First, it is an
 830          indication that it may be more efficient to actually emit the insn
 831          as written (if no registers are available, reload will substitute
 832          the equivalence).  Secondly, it avoids problems with any registers
 833          dying in this insn whose death notes would be missed.
 834
 835          If we don't have a REG_EQUIV note, see if this insn is loading
 836          a register used only in one basic block from a MEM.  If so, and the
 837          MEM remains unchanged for the life of the register, add a REG_EQUIV
 838          note.  */
 839
 840       note = find_reg_note (insn, REG_EQUIV, NULL_RTX);
 841
 842       if (note == 0 && REG_BASIC_BLOCK (regno) >= 0
 843           && GET_CODE (SET_SRC (set)) == MEM
 844           && validate_equiv_mem (insn, dest, SET_SRC (set)))
 845         REG_NOTES (insn) = note = gen_rtx_EXPR_LIST (REG_EQUIV, SET_SRC (set),
 846                                                      REG_NOTES (insn));
 847
 848       if (note)
 849         {
 850           int regno = REGNO (dest);
 851
 852           /* Record whether or not we created a REG_EQUIV note for a LABEL_REF.
 853              We might end up substituting the LABEL_REF for uses of the
 854              pseudo here or later.  That kind of transformation may turn an
 855              indirect jump into a direct jump, in which case we must rerun the
 856              jump optimizer to ensure that the JUMP_LABEL fields are valid.  */
 857           if (GET_CODE (XEXP (note, 0)) == LABEL_REF
 858               || (GET_CODE (XEXP (note, 0)) == CONST
 859                   && GET_CODE (XEXP (XEXP (note, 0), 0)) == PLUS
 860                   && (GET_CODE (XEXP (XEXP (XEXP (note, 0), 0), 0))
 861                       == LABEL_REF)))
 862             recorded_label_ref = 1;
 863
 864
 865           reg_equiv_replacement[regno] = XEXP (note, 0);
 866
 867           /* Don't mess with things live during setjmp.  */
 868           if (REG_LIVE_LENGTH (regno) >= 0)
 869             {
 870               /* Note that the statement below does not affect the priority
 871                  in local-alloc!  */
 872               REG_LIVE_LENGTH (regno) *= 2;
 873
 874
 875               /* If the register is referenced exactly twice, meaning it is
 876                  set once and used once, indicate that the reference may be
 877                  replaced by the equivalence we computed above.  If the
 878                  register is only used in one basic block, this can't succeed
 879                  or combine would have done it.
 880
 881                  It would be nice to use "loop_depth * 2" in the compare
 882                  below.  Unfortunately, LOOP_DEPTH need not be constant within
 883                  a basic block so this would be too complicated.
 884
 885                  This case normally occurs when a parameter is read from
 886                  memory and then used exactly once, not in a loop.  */
 887
 888                 if (REG_N_REFS (regno) == 2
 889                     && REG_BASIC_BLOCK (regno) < 0
 890                     && rtx_equal_p (XEXP (note, 0), SET_SRC (set)))
 891                   reg_equiv_replace[regno] = 1;
 892             }
 893         }
 894     }
 895
 896   /* Now scan all regs killed in an insn to see if any of them are
 897      registers only used that once.  If so, see if we can replace the
 898      reference with the equivalent from.  If we can, delete the
 899      initializing reference and this register will go away.  If we
 900      can't replace the reference, and the instruction is not in a
 901      loop, then move the register initialization just before the use,
 902      so that they are in the same basic block.  */
 903   block = -1;
 904   depth = 0;
 905   for (insn = get_insns (); insn; insn = NEXT_INSN (insn))
 906     {
 907       rtx link;
 908
 909       /* Keep track of which basic block we are in.  */
 910       if (block + 1 < n_basic_blocks
 911           && BLOCK_HEAD (block + 1) == insn)
 912         ++block;
 913
 914       if (GET_RTX_CLASS (GET_CODE (insn)) != 'i')
 915         {
 916           if (GET_CODE (insn) == NOTE)
 917             {
 918               if (NOTE_LINE_NUMBER (insn) == NOTE_INSN_LOOP_BEG)
 919                 ++depth;
 920               else if (NOTE_LINE_NUMBER (insn) == NOTE_INSN_LOOP_END)
 921                 {
 922                   --depth;
 923                   if (depth < 0)
 924                     abort ();
 925                 }
 926             }
 927
 928           continue;
 929         }
 930
 931       for (link = REG_NOTES (insn); link; link = XEXP (link, 1))
 932         {
 933           if (REG_NOTE_KIND (link) == REG_DEAD
 934               /* Make sure this insn still refers to the register.  */
 935               && reg_mentioned_p (XEXP (link, 0), PATTERN (insn)))
 936             {
 937               int regno = REGNO (XEXP (link, 0));
 938               rtx equiv_insn;
 939
 940               if (! reg_equiv_replace[regno])
 941                 continue;
 942
 943               /* reg_equiv_replace[REGNO] gets set only when
 944                  REG_N_REFS[REGNO] is 2, i.e. the register is set
 945                  once and used once.  (If it were only set, but not used,
 946                  flow would have deleted the setting insns.)  Hence
 947                  there can only be one insn in reg_equiv_init_insns.  */
 948               equiv_insn = XEXP (reg_equiv_init_insns[regno], 0);
 949
 950               if (validate_replace_rtx (regno_reg_rtx[regno],
 951                                         reg_equiv_replacement[regno], insn))
 952                 {
 953                   remove_death (regno, insn);
 954                   REG_N_REFS (regno) = 0;
 955                   PUT_CODE (equiv_insn, NOTE);
 956                   NOTE_LINE_NUMBER (equiv_insn) = NOTE_INSN_DELETED;
 957                   NOTE_SOURCE_FILE (equiv_insn) = 0;
 958                 }
 959               /* If we aren't in a loop, and there are no calls in
 960                  INSN or in the initialization of the register, then
 961                  move the initialization of the register to just
 962                  before INSN.  Update the flow information.  */
 963               else if (depth == 0
 964                        && GET_CODE (equiv_insn) == INSN
 965                        && GET_CODE (insn) == INSN
 966                        && REG_BASIC_BLOCK (regno) < 0)
 967                 {
 968                   int l;
 969
 970                   emit_insn_before (copy_rtx (PATTERN (equiv_insn)), insn);
 971                   REG_NOTES (PREV_INSN (insn)) = REG_NOTES (equiv_insn);
 972                   REG_NOTES (equiv_insn) = 0;
 973
 974                   PUT_CODE (equiv_insn, NOTE);
 975                   NOTE_LINE_NUMBER (equiv_insn) = NOTE_INSN_DELETED;
 976                   NOTE_SOURCE_FILE (equiv_insn) = 0;
 977
 978                   if (block < 0)
 979                     REG_BASIC_BLOCK (regno) = 0;
 980                   else
 981                     REG_BASIC_BLOCK (regno) = block;
 982                   REG_N_CALLS_CROSSED (regno) = 0;
 983                   REG_LIVE_LENGTH (regno) = 2;
 984
 985                   if (block >= 0 && insn == BLOCK_HEAD (block))
 986                     BLOCK_HEAD (block) = PREV_INSN (insn);
 987
 988                   for (l = 0; l < n_basic_blocks; l++)
 989                     CLEAR_REGNO_REG_SET (BASIC_BLOCK (l)->global_live_at_start,
 990                                          regno);
 991                 }
 992             }
 993         }
 994     }
 995
 996   /* Clean up.  */
 997   end_alias_analysis ();
 998   free (reg_equiv_replace);
 999   free (reg_equiv_init_insns);
1000   free (reg_equiv_replacement);
1001 }
1002
1003 /* Mark REG as having no known equivalence.
1004    Some instructions might have been proceessed before and furnished
1005    with REG_EQUIV notes for this register; these notes will have to be
1006    removed.
1007    STORE is the piece of RTL that does the non-constant / conflicting
1008    assignment - a SET, CLOBBER or REG_INC note.  It is currently not used,
1009    but needs to be there because this function is called from note_stores.  */
1010 static void
1011 no_equiv (reg, store, data)
1012      rtx reg, store ATTRIBUTE_UNUSED;
1013      void *data ATTRIBUTE_UNUSED;
1014 {
1015   int regno;
1016   rtx list;
1017
1018   if (GET_CODE (reg) != REG)
1019     return;
1020   regno = REGNO (reg);
1021   list = reg_equiv_init_insns[regno];
1022   if (list == const0_rtx)
1023     return;
1024   for (; list; list =  XEXP (list, 1))
1025     {
1026       rtx insn = XEXP (list, 0);
1027       remove_note (insn, find_reg_note (insn, REG_EQUIV, NULL_RTX));
1028     }
1029   reg_equiv_init_insns[regno] = const0_rtx;
1030   reg_equiv_replacement[regno] = NULL_RTX;
1031 }
1032 \f
1033 /* Allocate hard regs to the pseudo regs used only within block number B.
1034    Only the pseudos that die but once can be handled.  */
1035
1036 static void
1037 block_alloc (b)
1038      int b;
1039 {
1040   register int i, q;
1041   register rtx insn;
1042   rtx note;
1043   int insn_number = 0;
1044   int insn_count = 0;
1045   int max_uid = get_max_uid ();
1046   int *qty_order;
1047   int no_conflict_combined_regno = -1;
1048
1049   /* Count the instructions in the basic block.  */
1050
1051   insn = BLOCK_END (b);
1052   while (1)
1053     {
1054       if (GET_CODE (insn) != NOTE)
1055         if (++insn_count > max_uid)
1056           abort ();
1057       if (insn == BLOCK_HEAD (b))
1058         break;
1059       insn = PREV_INSN (insn);
1060     }
1061
1062   /* +2 to leave room for a post_mark_life at the last insn and for
1063      the birth of a CLOBBER in the first insn.  */
1064   regs_live_at = (HARD_REG_SET *) xcalloc ((2 * insn_count + 2),
1065                                            sizeof (HARD_REG_SET));
1066
1067   /* Initialize table of hardware registers currently live.  */
1068
1069   REG_SET_TO_HARD_REG_SET (regs_live, BASIC_BLOCK (b)->global_live_at_start);
1070
1071   /* This loop scans the instructions of the basic block
1072      and assigns quantities to registers.
1073      It computes which registers to tie.  */
1074
1075   insn = BLOCK_HEAD (b);
1076   while (1)
1077     {
1078       if (GET_CODE (insn) != NOTE)
1079         insn_number++;
1080
1081       if (GET_RTX_CLASS (GET_CODE (insn)) == 'i')
1082         {
1083           register rtx link, set;
1084           register int win = 0;
1085           register rtx r0, r1 = NULL_RTX;
1086           int combined_regno = -1;
1087           int i;
1088
1089           this_insn_number = insn_number;
1090           this_insn = insn;
1091
1092           extract_insn (insn);
1093           which_alternative = -1;
1094
1095           /* Is this insn suitable for tying two registers?
1096              If so, try doing that.
1097              Suitable insns are those with at least two operands and where
1098              operand 0 is an output that is a register that is not
1099              earlyclobber.
1100
1101              We can tie operand 0 with some operand that dies in this insn.
1102              First look for operands that are required to be in the same
1103              register as operand 0.  If we find such, only try tying that
1104              operand or one that can be put into that operand if the
1105              operation is commutative.  If we don't find an operand
1106              that is required to be in the same register as operand 0,
1107              we can tie with any operand.
1108
1109              Subregs in place of regs are also ok.
1110
1111              If tying is done, WIN is set nonzero.  */
1112
1113           if (optimize
1114               && recog_data.n_operands > 1
1115               && recog_data.constraints[0][0] == '='
1116               && recog_data.constraints[0][1] != '&')
1117             {
1118               /* If non-negative, is an operand that must match operand 0.  */
1119               int must_match_0 = -1;
1120               /* Counts number of alternatives that require a match with
1121                  operand 0.  */
1122               int n_matching_alts = 0;
1123
1124               for (i = 1; i < recog_data.n_operands; i++)
1125                 {
1126                   const char *p = recog_data.constraints[i];
1127                   int this_match = (requires_inout (p));
1128
1129                   n_matching_alts += this_match;
1130                   if (this_match == recog_data.n_alternatives)
1131                     must_match_0 = i;
1132                 }
1133
1134               r0 = recog_data.operand[0];
1135               for (i = 1; i < recog_data.n_operands; i++)
1136                 {
1137                   /* Skip this operand if we found an operand that
1138                      must match operand 0 and this operand isn't it
1139                      and can't be made to be it by commutativity.  */
1140
1141                   if (must_match_0 >= 0 && i != must_match_0
1142                       && ! (i == must_match_0 + 1
1143                             && recog_data.constraints[i-1][0] == '%')
1144                       && ! (i == must_match_0 - 1
1145                             && recog_data.constraints[i][0] == '%'))
1146                     continue;
1147
1148                   /* Likewise if each alternative has some operand that
1149                      must match operand zero.  In that case, skip any
1150                      operand that doesn't list operand 0 since we know that
1151                      the operand always conflicts with operand 0.  We
1152                      ignore commutatity in this case to keep things simple.  */
1153                   if (n_matching_alts == recog_data.n_alternatives
1154                       && 0 == requires_inout (recog_data.constraints[i]))
1155                     continue;
1156
1157                   r1 = recog_data.operand[i];
1158
1159                   /* If the operand is an address, find a register in it.
1160                      There may be more than one register, but we only try one
1161                      of them.  */
1162                   if (recog_data.constraints[i][0] == 'p')
1163                     while (GET_CODE (r1) == PLUS || GET_CODE (r1) == MULT)
1164                       r1 = XEXP (r1, 0);
1165
1166                   if (GET_CODE (r0) == REG || GET_CODE (r0) == SUBREG)
1167                     {
1168                       /* We have two priorities for hard register preferences.
1169                          If we have a move insn or an insn whose first input
1170                          can only be in the same register as the output, give
1171                          priority to an equivalence found from that insn.  */
1172                       int may_save_copy
1173                         = (r1 == recog_data.operand[i] && must_match_0 >= 0);
1174
1175                       if (GET_CODE (r1) == REG || GET_CODE (r1) == SUBREG)
1176                         win = combine_regs (r1, r0, may_save_copy,
1177                                             insn_number, insn, 0);
1178                     }
1179                   if (win)
1180                     break;
1181                 }
1182             }
1183
1184           /* Recognize an insn sequence with an ultimate result
1185              which can safely overlap one of the inputs.
1186              The sequence begins with a CLOBBER of its result,
1187              and ends with an insn that copies the result to itself
1188              and has a REG_EQUAL note for an equivalent formula.
1189              That note indicates what the inputs are.
1190              The result and the input can overlap if each insn in
1191              the sequence either doesn't mention the input
1192              or has a REG_NO_CONFLICT note to inhibit the conflict.
1193
1194              We do the combining test at the CLOBBER so that the
1195              destination register won't have had a quantity number
1196              assigned, since that would prevent combining.  */
1197
1198           if (optimize
1199               && GET_CODE (PATTERN (insn)) == CLOBBER
1200               && (r0 = XEXP (PATTERN (insn), 0),
1201                   GET_CODE (r0) == REG)
1202               && (link = find_reg_note (insn, REG_LIBCALL, NULL_RTX)) != 0
1203               && XEXP (link, 0) != 0
1204               && GET_CODE (XEXP (link, 0)) == INSN
1205               && (set = single_set (XEXP (link, 0))) != 0
1206               && SET_DEST (set) == r0 && SET_SRC (set) == r0
1207               && (note = find_reg_note (XEXP (link, 0), REG_EQUAL,
1208                                         NULL_RTX)) != 0)
1209             {
1210               if (r1 = XEXP (note, 0), GET_CODE (r1) == REG
1211                   /* Check that we have such a sequence.  */
1212                   && no_conflict_p (insn, r0, r1))
1213                 win = combine_regs (r1, r0, 1, insn_number, insn, 1);
1214               else if (GET_RTX_FORMAT (GET_CODE (XEXP (note, 0)))[0] == 'e'
1215                        && (r1 = XEXP (XEXP (note, 0), 0),
1216                            GET_CODE (r1) == REG || GET_CODE (r1) == SUBREG)
1217                        && no_conflict_p (insn, r0, r1))
1218                 win = combine_regs (r1, r0, 0, insn_number, insn, 1);
1219
1220               /* Here we care if the operation to be computed is
1221                  commutative.  */
1222               else if ((GET_CODE (XEXP (note, 0)) == EQ
1223                         || GET_CODE (XEXP (note, 0)) == NE
1224                         || GET_RTX_CLASS (GET_CODE (XEXP (note, 0))) == 'c')
1225                        && (r1 = XEXP (XEXP (note, 0), 1),
1226                            (GET_CODE (r1) == REG || GET_CODE (r1) == SUBREG))
1227                        && no_conflict_p (insn, r0, r1))
1228                 win = combine_regs (r1, r0, 0, insn_number, insn, 1);
1229
1230               /* If we did combine something, show the register number
1231                  in question so that we know to ignore its death.  */
1232               if (win)
1233                 no_conflict_combined_regno = REGNO (r1);
1234             }
1235
1236           /* If registers were just tied, set COMBINED_REGNO
1237              to the number of the register used in this insn
1238              that was tied to the register set in this insn.
1239              This register's qty should not be "killed".  */
1240
1241           if (win)
1242             {
1243               while (GET_CODE (r1) == SUBREG)
1244                 r1 = SUBREG_REG (r1);
1245               combined_regno = REGNO (r1);
1246             }
1247
1248           /* Mark the death of everything that dies in this instruction,
1249              except for anything that was just combined.  */
1250
1251           for (link = REG_NOTES (insn); link; link = XEXP (link, 1))
1252             if (REG_NOTE_KIND (link) == REG_DEAD
1253                 && GET_CODE (XEXP (link, 0)) == REG
1254                 && combined_regno != REGNO (XEXP (link, 0))
1255                 && (no_conflict_combined_regno != REGNO (XEXP (link, 0))
1256                     || ! find_reg_note (insn, REG_NO_CONFLICT, XEXP (link, 0))))
1257               wipe_dead_reg (XEXP (link, 0), 0);
1258
1259           /* Allocate qty numbers for all registers local to this block
1260              that are born (set) in this instruction.
1261              A pseudo that already has a qty is not changed.  */
1262
1263           note_stores (PATTERN (insn), reg_is_set, NULL);
1264
1265           /* If anything is set in this insn and then unused, mark it as dying
1266              after this insn, so it will conflict with our outputs.  This
1267              can't match with something that combined, and it doesn't matter
1268              if it did.  Do this after the calls to reg_is_set since these
1269              die after, not during, the current insn.  */
1270
1271           for (link = REG_NOTES (insn); link; link = XEXP (link, 1))
1272             if (REG_NOTE_KIND (link) == REG_UNUSED
1273                 && GET_CODE (XEXP (link, 0)) == REG)
1274               wipe_dead_reg (XEXP (link, 0), 1);
1275
1276           /* If this is an insn that has a REG_RETVAL note pointing at a
1277              CLOBBER insn, we have reached the end of a REG_NO_CONFLICT
1278              block, so clear any register number that combined within it.  */
1279           if ((note = find_reg_note (insn, REG_RETVAL, NULL_RTX)) != 0
1280               && GET_CODE (XEXP (note, 0)) == INSN
1281               && GET_CODE (PATTERN (XEXP (note, 0))) == CLOBBER)
1282             no_conflict_combined_regno = -1;
1283         }
1284
1285       /* Set the registers live after INSN_NUMBER.  Note that we never
1286          record the registers live before the block's first insn, since no
1287          pseudos we care about are live before that insn.  */
1288
1289       IOR_HARD_REG_SET (regs_live_at[2 * insn_number], regs_live);
1290       IOR_HARD_REG_SET (regs_live_at[2 * insn_number + 1], regs_live);
1291
1292       if (insn == BLOCK_END (b))
1293         break;
1294
1295       insn = NEXT_INSN (insn);
1296     }
1297
1298   /* Now every register that is local to this basic block
1299      should have been given a quantity, or else -1 meaning ignore it.
1300      Every quantity should have a known birth and death.
1301
1302      Order the qtys so we assign them registers in order of the
1303      number of suggested registers they need so we allocate those with
1304      the most restrictive needs first.  */
1305
1306   qty_order = (int *) xmalloc (next_qty * sizeof (int));
1307   for (i = 0; i < next_qty; i++)
1308     qty_order[i] = i;
1309
1310 #define EXCHANGE(I1, I2)  \
1311   { i = qty_order[I1]; qty_order[I1] = qty_order[I2]; qty_order[I2] = i; }
1312
1313   switch (next_qty)
1314     {
1315     case 3:
1316       /* Make qty_order[2] be the one to allocate last.  */
1317       if (qty_sugg_compare (0, 1) > 0)
1318         EXCHANGE (0, 1);
1319       if (qty_sugg_compare (1, 2) > 0)
1320         EXCHANGE (2, 1);
1321
1322       /* ... Fall through ...  */
1323     case 2:
1324       /* Put the best one to allocate in qty_order[0].  */
1325       if (qty_sugg_compare (0, 1) > 0)
1326         EXCHANGE (0, 1);
1327
1328       /* ... Fall through ...  */
1329
1330     case 1:
1331     case 0:
1332       /* Nothing to do here.  */
1333       break;
1334
1335     default:
1336       qsort (qty_order, next_qty, sizeof (int), qty_sugg_compare_1);
1337     }
1338
1339   /* Try to put each quantity in a suggested physical register, if it has one.
1340      This may cause registers to be allocated that otherwise wouldn't be, but
1341      this seems acceptable in local allocation (unlike global allocation).  */
1342   for (i = 0; i < next_qty; i++)
1343     {
1344       q = qty_order[i];
1345       if (qty_phys_num_sugg[q] != 0 || qty_phys_num_copy_sugg[q] != 0)
1346         qty[q].phys_reg = find_free_reg (qty[q].min_class, qty[q].mode, q,
1347                                          0, 1, qty[q].birth, qty[q].death);
1348       else
1349         qty[q].phys_reg = -1;
1350     }
1351
1352   /* Order the qtys so we assign them registers in order of
1353      decreasing length of life.  Normally call qsort, but if we
1354      have only a very small number of quantities, sort them ourselves.  */
1355
1356   for (i = 0; i < next_qty; i++)
1357     qty_order[i] = i;
1358
1359 #define EXCHANGE(I1, I2)  \
1360   { i = qty_order[I1]; qty_order[I1] = qty_order[I2]; qty_order[I2] = i; }
1361
1362   switch (next_qty)
1363     {
1364     case 3:
1365       /* Make qty_order[2] be the one to allocate last.  */
1366       if (qty_compare (0, 1) > 0)
1367         EXCHANGE (0, 1);
1368       if (qty_compare (1, 2) > 0)
1369         EXCHANGE (2, 1);
1370
1371       /* ... Fall through ...  */
1372     case 2:
1373       /* Put the best one to allocate in qty_order[0].  */
1374       if (qty_compare (0, 1) > 0)
1375         EXCHANGE (0, 1);
1376
1377       /* ... Fall through ...  */
1378
1379     case 1:
1380     case 0:
1381       /* Nothing to do here.  */
1382       break;
1383
1384     default:
1385       qsort (qty_order, next_qty, sizeof (int), qty_compare_1);
1386     }
1387
1388   /* Now for each qty that is not a hardware register,
1389      look for a hardware register to put it in.
1390      First try the register class that is cheapest for this qty,
1391      if there is more than one class.  */
1392
1393   for (i = 0; i < next_qty; i++)
1394     {
1395       q = qty_order[i];
1396       if (qty[q].phys_reg < 0)
1397         {
1398 #ifdef INSN_SCHEDULING
1399           /* These values represent the adjusted lifetime of a qty so
1400              that it conflicts with qtys which appear near the start/end
1401              of this qty's lifetime.
1402
1403              The purpose behind extending the lifetime of this qty is to
1404              discourage the register allocator from creating false
1405              dependencies.
1406
1407              The adjustment value is choosen to indicate that this qty
1408              conflicts with all the qtys in the instructions immediately
1409              before and after the lifetime of this qty.
1410
1411              Experiments have shown that higher values tend to hurt
1412              overall code performance.
1413
1414              If allocation using the extended lifetime fails we will try
1415              again with the qty's unadjusted lifetime.  */
1416           int fake_birth = MAX (0, qty[q].birth - 2 + qty[q].birth % 2);
1417           int fake_death = MIN (insn_number * 2 + 1,
1418                                 qty[q].death + 2 - qty[q].death % 2);
1419 #endif
1420
1421           if (N_REG_CLASSES > 1)
1422             {
1423 #ifdef INSN_SCHEDULING
1424               /* We try to avoid using hard registers allocated to qtys which
1425                  are born immediately after this qty or die immediately before
1426                  this qty.
1427
1428                  This optimization is only appropriate when we will run
1429                  a scheduling pass after reload and we are not optimizing
1430                  for code size.  */
1431               if (flag_schedule_insns_after_reload
1432                   && !optimize_size
1433                   && !SMALL_REGISTER_CLASSES)
1434                 {
1435
1436                   qty[q].phys_reg = find_free_reg (qty[q].min_class,
1437                                                    qty[q].mode, q, 0, 0,
1438                                                    fake_birth, fake_death);
1439                   if (qty[q].phys_reg >= 0)
1440                     continue;
1441                 }
1442 #endif
1443               qty[q].phys_reg = find_free_reg (qty[q].min_class,
1444                                                qty[q].mode, q, 0, 0,
1445                                                qty[q].birth, qty[q].death);
1446               if (qty[q].phys_reg >= 0)
1447                 continue;
1448             }
1449
1450 #ifdef INSN_SCHEDULING
1451           /* Similarly, avoid false dependencies.  */
1452           if (flag_schedule_insns_after_reload
1453               && !optimize_size
1454               && !SMALL_REGISTER_CLASSES
1455               && qty[q].alternate_class != NO_REGS)
1456             qty[q].phys_reg = find_free_reg (qty[q].alternate_class,
1457                                              qty[q].mode, q, 0, 0,
1458                                              fake_birth, fake_death);
1459 #endif
1460           if (qty[q].alternate_class != NO_REGS)
1461             qty[q].phys_reg = find_free_reg (qty[q].alternate_class,
1462                                              qty[q].mode, q, 0, 0,
1463                                              qty[q].birth, qty[q].death);
1464         }
1465     }
1466
1467   /* Now propagate the register assignments
1468      to the pseudo regs belonging to the qtys.  */
1469
1470   for (q = 0; q < next_qty; q++)
1471     if (qty[q].phys_reg >= 0)
1472       {
1473         for (i = qty[q].first_reg; i >= 0; i = reg_next_in_qty[i])
1474           reg_renumber[i] = qty[q].phys_reg + reg_offset[i];
1475       }
1476
1477   /* Clean up.  */
1478   free (regs_live_at);
1479   free (qty_order);
1480 }
1481 \f
1482 /* Compare two quantities' priority for getting real registers.
1483    We give shorter-lived quantities higher priority.
1484    Quantities with more references are also preferred, as are quantities that
1485    require multiple registers.  This is the identical prioritization as
1486    done by global-alloc.
1487
1488    We used to give preference to registers with *longer* lives, but using
1489    the same algorithm in both local- and global-alloc can speed up execution
1490    of some programs by as much as a factor of three!  */
1491
1492 /* Note that the quotient will never be bigger than
1493    the value of floor_log2 times the maximum number of
1494    times a register can occur in one insn (surely less than 100).
1495    Multiplying this by 10000 can't overflow.
1496    QTY_CMP_PRI is also used by qty_sugg_compare.  */
1497
1498 #define QTY_CMP_PRI(q)          \
1499   ((int) (((double) (floor_log2 (qty[q].n_refs) * qty[q].n_refs * qty[q].size) \
1500           / (qty[q].death - qty[q].birth)) * 10000))
1501
1502 static int
1503 qty_compare (q1, q2)
1504      int q1, q2;
1505 {
1506   return QTY_CMP_PRI (q2) - QTY_CMP_PRI (q1);
1507 }
1508
1509 static int
1510 qty_compare_1 (q1p, q2p)
1511      const PTR q1p;
1512      const PTR q2p;
1513 {
1514   register int q1 = *(const int *)q1p, q2 = *(const int *)q2p;
1515   register int tem = QTY_CMP_PRI (q2) - QTY_CMP_PRI (q1);
1516
1517   if (tem != 0)
1518     return tem;
1519
1520   /* If qtys are equally good, sort by qty number,
1521      so that the results of qsort leave nothing to chance.  */
1522   return q1 - q2;
1523 }
1524 \f
1525 /* Compare two quantities' priority for getting real registers.  This version
1526    is called for quantities that have suggested hard registers.  First priority
1527    goes to quantities that have copy preferences, then to those that have
1528    normal preferences.  Within those groups, quantities with the lower
1529    number of preferences have the highest priority.  Of those, we use the same
1530    algorithm as above.  */
1531
1532 #define QTY_CMP_SUGG(q)         \
1533   (qty_phys_num_copy_sugg[q]            \
1534     ? qty_phys_num_copy_sugg[q] \
1535     : qty_phys_num_sugg[q] * FIRST_PSEUDO_REGISTER)
1536
1537 static int
1538 qty_sugg_compare (q1, q2)
1539      int q1, q2;
1540 {
1541   register int tem = QTY_CMP_SUGG (q1) - QTY_CMP_SUGG (q2);
1542
1543   if (tem != 0)
1544     return tem;
1545
1546   return QTY_CMP_PRI (q2) - QTY_CMP_PRI (q1);
1547 }
1548
1549 static int
1550 qty_sugg_compare_1 (q1p, q2p)
1551      const PTR q1p;
1552      const PTR q2p;
1553 {
1554   register int q1 = *(const int *)q1p, q2 = *(const int *)q2p;
1555   register int tem = QTY_CMP_SUGG (q1) - QTY_CMP_SUGG (q2);
1556
1557   if (tem != 0)
1558     return tem;
1559
1560   tem = QTY_CMP_PRI (q2) - QTY_CMP_PRI (q1);
1561   if (tem != 0)
1562     return tem;
1563
1564   /* If qtys are equally good, sort by qty number,
1565      so that the results of qsort leave nothing to chance.  */
1566   return q1 - q2;
1567 }
1568
1569 #undef QTY_CMP_SUGG
1570 #undef QTY_CMP_PRI
1571 \f
1572 /* Attempt to combine the two registers (rtx's) USEDREG and SETREG.
1573    Returns 1 if have done so, or 0 if cannot.
1574
1575    Combining registers means marking them as having the same quantity
1576    and adjusting the offsets within the quantity if either of
1577    them is a SUBREG).
1578
1579    We don't actually combine a hard reg with a pseudo; instead
1580    we just record the hard reg as the suggestion for the pseudo's quantity.
1581    If we really combined them, we could lose if the pseudo lives
1582    across an insn that clobbers the hard reg (eg, movstr).
1583
1584    ALREADY_DEAD is non-zero if USEDREG is known to be dead even though
1585    there is no REG_DEAD note on INSN.  This occurs during the processing
1586    of REG_NO_CONFLICT blocks.
1587
1588    MAY_SAVE_COPYCOPY is non-zero if this insn is simply copying USEDREG to
1589    SETREG or if the input and output must share a register.
1590    In that case, we record a hard reg suggestion in QTY_PHYS_COPY_SUGG.
1591
1592    There are elaborate checks for the validity of combining.  */
1593
1594
1595 static int
1596 combine_regs (usedreg, setreg, may_save_copy, insn_number, insn, already_dead)
1597      rtx usedreg, setreg;
1598      int may_save_copy;
1599      int insn_number;
1600      rtx insn;
1601      int already_dead;
1602 {
1603   register int ureg, sreg;
1604   register int offset = 0;
1605   int usize, ssize;
1606   register int sqty;
1607
1608   /* Determine the numbers and sizes of registers being used.  If a subreg
1609      is present that does not change the entire register, don't consider
1610      this a copy insn.  */
1611
1612   while (GET_CODE (usedreg) == SUBREG)
1613     {
1614       if (GET_MODE_SIZE (GET_MODE (SUBREG_REG (usedreg))) > UNITS_PER_WORD)
1615         may_save_copy = 0;
1616       offset += SUBREG_WORD (usedreg);
1617       usedreg = SUBREG_REG (usedreg);
1618     }
1619   if (GET_CODE (usedreg) != REG)
1620     return 0;
1621   ureg = REGNO (usedreg);
1622   usize = REG_SIZE (usedreg);
1623
1624   while (GET_CODE (setreg) == SUBREG)
1625     {
1626       if (GET_MODE_SIZE (GET_MODE (SUBREG_REG (setreg))) > UNITS_PER_WORD)
1627         may_save_copy = 0;
1628       offset -= SUBREG_WORD (setreg);
1629       setreg = SUBREG_REG (setreg);
1630     }
1631   if (GET_CODE (setreg) != REG)
1632     return 0;
1633   sreg = REGNO (setreg);
1634   ssize = REG_SIZE (setreg);
1635
1636   /* If UREG is a pseudo-register that hasn't already been assigned a
1637      quantity number, it means that it is not local to this block or dies
1638      more than once.  In either event, we can't do anything with it.  */
1639   if ((ureg >= FIRST_PSEUDO_REGISTER && reg_qty[ureg] < 0)
1640       /* Do not combine registers unless one fits within the other.  */
1641       || (offset > 0 && usize + offset > ssize)
1642       || (offset < 0 && usize + offset < ssize)
1643       /* Do not combine with a smaller already-assigned object
1644          if that smaller object is already combined with something bigger.  */
1645       || (ssize > usize && ureg >= FIRST_PSEUDO_REGISTER
1646           && usize < qty[reg_qty[ureg]].size)
1647       /* Can't combine if SREG is not a register we can allocate.  */
1648       || (sreg >= FIRST_PSEUDO_REGISTER && reg_qty[sreg] == -1)
1649       /* Don't combine with a pseudo mentioned in a REG_NO_CONFLICT note.
1650          These have already been taken care of.  This probably wouldn't
1651          combine anyway, but don't take any chances.  */
1652       || (ureg >= FIRST_PSEUDO_REGISTER
1653           && find_reg_note (insn, REG_NO_CONFLICT, usedreg))
1654       /* Don't tie something to itself.  In most cases it would make no
1655          difference, but it would screw up if the reg being tied to itself
1656          also dies in this insn.  */
1657       || ureg == sreg
1658       /* Don't try to connect two different hardware registers.  */
1659       || (ureg < FIRST_PSEUDO_REGISTER && sreg < FIRST_PSEUDO_REGISTER)
1660       /* Don't use a hard reg that might be spilled.  */
1661       || (ureg < FIRST_PSEUDO_REGISTER
1662           && CLASS_LIKELY_SPILLED_P (REGNO_REG_CLASS (ureg)))
1663       || (sreg < FIRST_PSEUDO_REGISTER
1664           && CLASS_LIKELY_SPILLED_P (REGNO_REG_CLASS (sreg)))
1665       /* Don't connect two different machine modes if they have different
1666          implications as to which registers may be used.  */
1667       || !MODES_TIEABLE_P (GET_MODE (usedreg), GET_MODE (setreg)))
1668     return 0;
1669
1670   /* Now, if UREG is a hard reg and SREG is a pseudo, record the hard reg in
1671      qty_phys_sugg for the pseudo instead of tying them.
1672
1673      Return "failure" so that the lifespan of UREG is terminated here;
1674      that way the two lifespans will be disjoint and nothing will prevent
1675      the pseudo reg from being given this hard reg.  */
1676
1677   if (ureg < FIRST_PSEUDO_REGISTER)
1678     {
1679       /* Allocate a quantity number so we have a place to put our
1680          suggestions.  */
1681       if (reg_qty[sreg] == -2)
1682         reg_is_born (setreg, 2 * insn_number);
1683
1684       if (reg_qty[sreg] >= 0)
1685         {
1686           if (may_save_copy
1687               && ! TEST_HARD_REG_BIT (qty_phys_copy_sugg[reg_qty[sreg]], ureg))
1688             {
1689               SET_HARD_REG_BIT (qty_phys_copy_sugg[reg_qty[sreg]], ureg);
1690               qty_phys_num_copy_sugg[reg_qty[sreg]]++;
1691             }
1692           else if (! TEST_HARD_REG_BIT (qty_phys_sugg[reg_qty[sreg]], ureg))
1693             {
1694               SET_HARD_REG_BIT (qty_phys_sugg[reg_qty[sreg]], ureg);
1695               qty_phys_num_sugg[reg_qty[sreg]]++;
1696             }
1697         }
1698       return 0;
1699     }
1700
1701   /* Similarly for SREG a hard register and UREG a pseudo register.  */
1702
1703   if (sreg < FIRST_PSEUDO_REGISTER)
1704     {
1705       if (may_save_copy
1706           && ! TEST_HARD_REG_BIT (qty_phys_copy_sugg[reg_qty[ureg]], sreg))
1707         {
1708           SET_HARD_REG_BIT (qty_phys_copy_sugg[reg_qty[ureg]], sreg);
1709           qty_phys_num_copy_sugg[reg_qty[ureg]]++;
1710         }
1711       else if (! TEST_HARD_REG_BIT (qty_phys_sugg[reg_qty[ureg]], sreg))
1712         {
1713           SET_HARD_REG_BIT (qty_phys_sugg[reg_qty[ureg]], sreg);
1714           qty_phys_num_sugg[reg_qty[ureg]]++;
1715         }
1716       return 0;
1717     }
1718
1719   /* At this point we know that SREG and UREG are both pseudos.
1720      Do nothing if SREG already has a quantity or is a register that we
1721      don't allocate.  */
1722   if (reg_qty[sreg] >= -1
1723       /* If we are not going to let any regs live across calls,
1724          don't tie a call-crossing reg to a non-call-crossing reg.  */
1725       || (current_function_has_nonlocal_label
1726           && ((REG_N_CALLS_CROSSED (ureg) > 0)
1727               != (REG_N_CALLS_CROSSED (sreg) > 0))))
1728     return 0;
1729
1730   /* We don't already know about SREG, so tie it to UREG
1731      if this is the last use of UREG, provided the classes they want
1732      are compatible.  */
1733
1734   if ((already_dead || find_regno_note (insn, REG_DEAD, ureg))
1735       && reg_meets_class_p (sreg, qty[reg_qty[ureg]].min_class))
1736     {
1737       /* Add SREG to UREG's quantity.  */
1738       sqty = reg_qty[ureg];
1739       reg_qty[sreg] = sqty;
1740       reg_offset[sreg] = reg_offset[ureg] + offset;
1741       reg_next_in_qty[sreg] = qty[sqty].first_reg;
1742       qty[sqty].first_reg = sreg;
1743
1744       /* If SREG's reg class is smaller, set qty[SQTY].min_class.  */
1745       update_qty_class (sqty, sreg);
1746
1747       /* Update info about quantity SQTY.  */
1748       qty[sqty].n_calls_crossed += REG_N_CALLS_CROSSED (sreg);
1749       qty[sqty].n_refs += REG_N_REFS (sreg);
1750       if (usize < ssize)
1751         {
1752           register int i;
1753
1754           for (i = qty[sqty].first_reg; i >= 0; i = reg_next_in_qty[i])
1755             reg_offset[i] -= offset;
1756
1757           qty[sqty].size = ssize;
1758           qty[sqty].mode = GET_MODE (setreg);
1759         }
1760     }
1761   else
1762     return 0;
1763
1764   return 1;
1765 }
1766 \f
1767 /* Return 1 if the preferred class of REG allows it to be tied
1768    to a quantity or register whose class is CLASS.
1769    True if REG's reg class either contains or is contained in CLASS.  */
1770
1771 static int
1772 reg_meets_class_p (reg, class)
1773      int reg;
1774      enum reg_class class;
1775 {
1776   register enum reg_class rclass = reg_preferred_class (reg);
1777   return (reg_class_subset_p (rclass, class)
1778           || reg_class_subset_p (class, rclass));
1779 }
1780
1781 /* Update the class of QTYNO assuming that REG is being tied to it.  */
1782
1783 static void
1784 update_qty_class (qtyno, reg)
1785      int qtyno;
1786      int reg;
1787 {
1788   enum reg_class rclass = reg_preferred_class (reg);
1789   if (reg_class_subset_p (rclass, qty[qtyno].min_class))
1790     qty[qtyno].min_class = rclass;
1791
1792   rclass = reg_alternate_class (reg);
1793   if (reg_class_subset_p (rclass, qty[qtyno].alternate_class))
1794     qty[qtyno].alternate_class = rclass;
1795
1796   if (REG_CHANGES_SIZE (reg))
1797     qty[qtyno].changes_size = 1;
1798 }
1799 \f
1800 /* Handle something which alters the value of an rtx REG.
1801
1802    REG is whatever is set or clobbered.  SETTER is the rtx that
1803    is modifying the register.
1804
1805    If it is not really a register, we do nothing.
1806    The file-global variables `this_insn' and `this_insn_number'
1807    carry info from `block_alloc'.  */
1808
1809 static void
1810 reg_is_set (reg, setter, data)
1811      rtx reg;
1812      rtx setter;
1813      void *data ATTRIBUTE_UNUSED;
1814 {
1815   /* Note that note_stores will only pass us a SUBREG if it is a SUBREG of
1816      a hard register.  These may actually not exist any more.  */
1817
1818   if (GET_CODE (reg) != SUBREG
1819       && GET_CODE (reg) != REG)
1820     return;
1821
1822   /* Mark this register as being born.  If it is used in a CLOBBER, mark
1823      it as being born halfway between the previous insn and this insn so that
1824      it conflicts with our inputs but not the outputs of the previous insn.  */
1825
1826   reg_is_born (reg, 2 * this_insn_number - (GET_CODE (setter) == CLOBBER));
1827 }
1828 \f
1829 /* Handle beginning of the life of register REG.
1830    BIRTH is the index at which this is happening.  */
1831
1832 static void
1833 reg_is_born (reg, birth)
1834      rtx reg;
1835      int birth;
1836 {
1837   register int regno;
1838
1839   if (GET_CODE (reg) == SUBREG)
1840     regno = REGNO (SUBREG_REG (reg)) + SUBREG_WORD (reg);
1841   else
1842     regno = REGNO (reg);
1843
1844   if (regno < FIRST_PSEUDO_REGISTER)
1845     {
1846       mark_life (regno, GET_MODE (reg), 1);
1847
1848       /* If the register was to have been born earlier that the present
1849          insn, mark it as live where it is actually born.  */
1850       if (birth < 2 * this_insn_number)
1851         post_mark_life (regno, GET_MODE (reg), 1, birth, 2 * this_insn_number);
1852     }
1853   else
1854     {
1855       if (reg_qty[regno] == -2)
1856         alloc_qty (regno, GET_MODE (reg), PSEUDO_REGNO_SIZE (regno), birth);
1857
1858       /* If this register has a quantity number, show that it isn't dead.  */
1859       if (reg_qty[regno] >= 0)
1860         qty[reg_qty[regno]].death = -1;
1861     }
1862 }
1863
1864 /* Record the death of REG in the current insn.  If OUTPUT_P is non-zero,
1865    REG is an output that is dying (i.e., it is never used), otherwise it
1866    is an input (the normal case).
1867    If OUTPUT_P is 1, then we extend the life past the end of this insn.  */
1868
1869 static void
1870 wipe_dead_reg (reg, output_p)
1871      register rtx reg;
1872      int output_p;
1873 {
1874   register int regno = REGNO (reg);
1875
1876   /* If this insn has multiple results,
1877      and the dead reg is used in one of the results,
1878      extend its life to after this insn,
1879      so it won't get allocated together with any other result of this insn.
1880
1881      It is unsafe to use !single_set here since it will ignore an unused
1882      output.  Just because an output is unused does not mean the compiler
1883      can assume the side effect will not occur.   Consider if REG appears
1884      in the address of an output and we reload the output.  If we allocate
1885      REG to the same hard register as an unused output we could set the hard
1886      register before the output reload insn.  */
1887   if (GET_CODE (PATTERN (this_insn)) == PARALLEL
1888       && multiple_sets (this_insn))
1889     {
1890       int i;
1891       for (i = XVECLEN (PATTERN (this_insn), 0) - 1; i >= 0; i--)
1892         {
1893           rtx set = XVECEXP (PATTERN (this_insn), 0, i);
1894           if (GET_CODE (set) == SET
1895               && GET_CODE (SET_DEST (set)) != REG
1896               && !rtx_equal_p (reg, SET_DEST (set))
1897               && reg_overlap_mentioned_p (reg, SET_DEST (set)))
1898             output_p = 1;
1899         }
1900     }
1901
1902   /* If this register is used in an auto-increment address, then extend its
1903      life to after this insn, so that it won't get allocated together with
1904      the result of this insn.  */
1905   if (! output_p && find_regno_note (this_insn, REG_INC, regno))
1906     output_p = 1;
1907
1908   if (regno < FIRST_PSEUDO_REGISTER)
1909     {
1910       mark_life (regno, GET_MODE (reg), 0);
1911
1912       /* If a hard register is dying as an output, mark it as in use at
1913          the beginning of this insn (the above statement would cause this
1914          not to happen).  */
1915       if (output_p)
1916         post_mark_life (regno, GET_MODE (reg), 1,
1917                         2 * this_insn_number, 2 * this_insn_number+ 1);
1918     }
1919
1920   else if (reg_qty[regno] >= 0)
1921     qty[reg_qty[regno]].death = 2 * this_insn_number + output_p;
1922 }
1923 \f
1924 /* Find a block of SIZE words of hard regs in reg_class CLASS
1925    that can hold something of machine-mode MODE
1926      (but actually we test only the first of the block for holding MODE)
1927    and still free between insn BORN_INDEX and insn DEAD_INDEX,
1928    and return the number of the first of them.
1929    Return -1 if such a block cannot be found.
1930    If QTYNO crosses calls, insist on a register preserved by calls,
1931    unless ACCEPT_CALL_CLOBBERED is nonzero.
1932
1933    If JUST_TRY_SUGGESTED is non-zero, only try to see if the suggested
1934    register is available.  If not, return -1.  */
1935
1936 static int
1937 find_free_reg (class, mode, qtyno, accept_call_clobbered, just_try_suggested,
1938                born_index, dead_index)
1939      enum reg_class class;
1940      enum machine_mode mode;
1941      int qtyno;
1942      int accept_call_clobbered;
1943      int just_try_suggested;
1944      int born_index, dead_index;
1945 {
1946   register int i, ins;
1947 #ifdef HARD_REG_SET
1948   register              /* Declare it register if it's a scalar.  */
1949 #endif
1950     HARD_REG_SET used, first_used;
1951 #ifdef ELIMINABLE_REGS
1952   static struct {int from, to; } eliminables[] = ELIMINABLE_REGS;
1953 #endif
1954
1955   /* Validate our parameters.  */
1956   if (born_index < 0 || born_index > dead_index)
1957     abort ();
1958
1959   /* Don't let a pseudo live in a reg across a function call
1960      if we might get a nonlocal goto.  */
1961   if (current_function_has_nonlocal_label
1962       && qty[qtyno].n_calls_crossed > 0)
1963     return -1;
1964
1965   if (accept_call_clobbered)
1966     COPY_HARD_REG_SET (used, call_fixed_reg_set);
1967   else if (qty[qtyno].n_calls_crossed == 0)
1968     COPY_HARD_REG_SET (used, fixed_reg_set);
1969   else
1970     COPY_HARD_REG_SET (used, call_used_reg_set);
1971
1972   if (accept_call_clobbered)
1973     IOR_HARD_REG_SET (used, losing_caller_save_reg_set);
1974
1975   for (ins = born_index; ins < dead_index; ins++)
1976     IOR_HARD_REG_SET (used, regs_live_at[ins]);
1977
1978   IOR_COMPL_HARD_REG_SET (used, reg_class_contents[(int) class]);
1979
1980   /* Don't use the frame pointer reg in local-alloc even if
1981      we may omit the frame pointer, because if we do that and then we
1982      need a frame pointer, reload won't know how to move the pseudo
1983      to another hard reg.  It can move only regs made by global-alloc.
1984
1985      This is true of any register that can be eliminated.  */
1986 #ifdef ELIMINABLE_REGS
1987   for (i = 0; i < (int)(sizeof eliminables / sizeof eliminables[0]); i++)
1988     SET_HARD_REG_BIT (used, eliminables[i].from);
1989 #if FRAME_POINTER_REGNUM != HARD_FRAME_POINTER_REGNUM
1990   /* If FRAME_POINTER_REGNUM is not a real register, then protect the one
1991      that it might be eliminated into.  */
1992   SET_HARD_REG_BIT (used, HARD_FRAME_POINTER_REGNUM);
1993 #endif
1994 #else
1995   SET_HARD_REG_BIT (used, FRAME_POINTER_REGNUM);
1996 #endif
1997
1998 #ifdef CLASS_CANNOT_CHANGE_SIZE
1999   if (qty[qtyno].changes_size)
2000     IOR_HARD_REG_SET (used,
2001                       reg_class_contents[(int) CLASS_CANNOT_CHANGE_SIZE]);
2002 #endif
2003
2004   /* Normally, the registers that can be used for the first register in
2005      a multi-register quantity are the same as those that can be used for
2006      subsequent registers.  However, if just trying suggested registers,
2007      restrict our consideration to them.  If there are copy-suggested
2008      register, try them.  Otherwise, try the arithmetic-suggested
2009      registers.  */
2010   COPY_HARD_REG_SET (first_used, used);
2011
2012   if (just_try_suggested)
2013     {
2014       if (qty_phys_num_copy_sugg[qtyno] != 0)
2015         IOR_COMPL_HARD_REG_SET (first_used, qty_phys_copy_sugg[qtyno]);
2016       else
2017         IOR_COMPL_HARD_REG_SET (first_used, qty_phys_sugg[qtyno]);
2018     }
2019
2020   /* If all registers are excluded, we can't do anything.  */
2021   GO_IF_HARD_REG_SUBSET (reg_class_contents[(int) ALL_REGS], first_used, fail);
2022
2023   /* If at least one would be suitable, test each hard reg.  */
2024
2025   for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
2026     {
2027 #ifdef REG_ALLOC_ORDER
2028       int regno = reg_alloc_order[i];
2029 #else
2030       int regno = i;
2031 #endif
2032       if (! TEST_HARD_REG_BIT (first_used, regno)
2033           && HARD_REGNO_MODE_OK (regno, mode)
2034           && (qty[qtyno].n_calls_crossed == 0
2035               || accept_call_clobbered
2036               || ! HARD_REGNO_CALL_PART_CLOBBERED (regno, mode)))
2037         {
2038           register int j;
2039           register int size1 = HARD_REGNO_NREGS (regno, mode);
2040           for (j = 1; j < size1 && ! TEST_HARD_REG_BIT (used, regno + j); j++);
2041           if (j == size1)
2042             {
2043               /* Mark that this register is in use between its birth and death
2044                  insns.  */
2045               post_mark_life (regno, mode, 1, born_index, dead_index);
2046               return regno;
2047             }
2048 #ifndef REG_ALLOC_ORDER
2049           i += j;               /* Skip starting points we know will lose */
2050 #endif
2051         }
2052     }
2053
2054  fail:
2055
2056   /* If we are just trying suggested register, we have just tried copy-
2057      suggested registers, and there are arithmetic-suggested registers,
2058      try them.  */
2059
2060   /* If it would be profitable to allocate a call-clobbered register
2061      and save and restore it around calls, do that.  */
2062   if (just_try_suggested && qty_phys_num_copy_sugg[qtyno] != 0
2063       && qty_phys_num_sugg[qtyno] != 0)
2064     {
2065       /* Don't try the copy-suggested regs again.  */
2066       qty_phys_num_copy_sugg[qtyno] = 0;
2067       return find_free_reg (class, mode, qtyno, accept_call_clobbered, 1,
2068                             born_index, dead_index);
2069     }
2070
2071   /* We need not check to see if the current function has nonlocal
2072      labels because we don't put any pseudos that are live over calls in
2073      registers in that case.  */
2074
2075   if (! accept_call_clobbered
2076       && flag_caller_saves
2077       && ! just_try_suggested
2078       && qty[qtyno].n_calls_crossed != 0
2079       && CALLER_SAVE_PROFITABLE (qty[qtyno].n_refs, qty[qtyno].n_calls_crossed))
2080     {
2081       i = find_free_reg (class, mode, qtyno, 1, 0, born_index, dead_index);
2082       if (i >= 0)
2083         caller_save_needed = 1;
2084       return i;
2085     }
2086   return -1;
2087 }
2088 \f
2089 /* Mark that REGNO with machine-mode MODE is live starting from the current
2090    insn (if LIFE is non-zero) or dead starting at the current insn (if LIFE
2091    is zero).  */
2092
2093 static void
2094 mark_life (regno, mode, life)
2095      register int regno;
2096      enum machine_mode mode;
2097      int life;
2098 {
2099   register int j = HARD_REGNO_NREGS (regno, mode);
2100   if (life)
2101     while (--j >= 0)
2102       SET_HARD_REG_BIT (regs_live, regno + j);
2103   else
2104     while (--j >= 0)
2105       CLEAR_HARD_REG_BIT (regs_live, regno + j);
2106 }
2107
2108 /* Mark register number REGNO (with machine-mode MODE) as live (if LIFE
2109    is non-zero) or dead (if LIFE is zero) from insn number BIRTH (inclusive)
2110    to insn number DEATH (exclusive).  */
2111
2112 static void
2113 post_mark_life (regno, mode, life, birth, death)
2114      int regno;
2115      enum machine_mode mode;
2116      int life, birth, death;
2117 {
2118   register int j = HARD_REGNO_NREGS (regno, mode);
2119 #ifdef HARD_REG_SET
2120   register              /* Declare it register if it's a scalar.  */
2121 #endif
2122     HARD_REG_SET this_reg;
2123
2124   CLEAR_HARD_REG_SET (this_reg);
2125   while (--j >= 0)
2126     SET_HARD_REG_BIT (this_reg, regno + j);
2127
2128   if (life)
2129     while (birth < death)
2130       {
2131         IOR_HARD_REG_SET (regs_live_at[birth], this_reg);
2132         birth++;
2133       }
2134   else
2135     while (birth < death)
2136       {
2137         AND_COMPL_HARD_REG_SET (regs_live_at[birth], this_reg);
2138         birth++;
2139       }
2140 }
2141 \f
2142 /* INSN is the CLOBBER insn that starts a REG_NO_NOCONFLICT block, R0
2143    is the register being clobbered, and R1 is a register being used in
2144    the equivalent expression.
2145
2146    If R1 dies in the block and has a REG_NO_CONFLICT note on every insn
2147    in which it is used, return 1.
2148
2149    Otherwise, return 0.  */
2150
2151 static int
2152 no_conflict_p (insn, r0, r1)
2153      rtx insn, r0 ATTRIBUTE_UNUSED, r1;
2154 {
2155   int ok = 0;
2156   rtx note = find_reg_note (insn, REG_LIBCALL, NULL_RTX);
2157   rtx p, last;
2158
2159   /* If R1 is a hard register, return 0 since we handle this case
2160      when we scan the insns that actually use it.  */
2161
2162   if (note == 0
2163       || (GET_CODE (r1) == REG && REGNO (r1) < FIRST_PSEUDO_REGISTER)
2164       || (GET_CODE (r1) == SUBREG && GET_CODE (SUBREG_REG (r1)) == REG
2165           && REGNO (SUBREG_REG (r1)) < FIRST_PSEUDO_REGISTER))
2166     return 0;
2167
2168   last = XEXP (note, 0);
2169
2170   for (p = NEXT_INSN (insn); p && p != last; p = NEXT_INSN (p))
2171     if (GET_RTX_CLASS (GET_CODE (p)) == 'i')
2172       {
2173         if (find_reg_note (p, REG_DEAD, r1))
2174           ok = 1;
2175
2176         /* There must be a REG_NO_CONFLICT note on every insn, otherwise
2177            some earlier optimization pass has inserted instructions into
2178            the sequence, and it is not safe to perform this optimization.
2179            Note that emit_no_conflict_block always ensures that this is
2180            true when these sequences are created.  */
2181         if (! find_reg_note (p, REG_NO_CONFLICT, r1))
2182           return 0;
2183       }
2184
2185   return ok;
2186 }
2187 \f
2188 /* Return the number of alternatives for which the constraint string P
2189    indicates that the operand must be equal to operand 0 and that no register
2190    is acceptable.  */
2191
2192 static int
2193 requires_inout (p)
2194   const char *p;
2195 {
2196   char c;
2197   int found_zero = 0;
2198   int reg_allowed = 0;
2199   int num_matching_alts = 0;
2200
2201   while ((c = *p++))
2202     switch (c)
2203       {
2204       case '=':  case '+':  case '?':
2205       case '#':  case '&':  case '!':
2206       case '*':  case '%':
2207       case '1':  case '2':  case '3':  case '4': case '5':
2208       case '6':  case '7':  case '8':  case '9':
2209       case 'm':  case '<':  case '>':  case 'V':  case 'o':
2210       case 'E':  case 'F':  case 'G':  case 'H':
2211       case 's':  case 'i':  case 'n':
2212       case 'I':  case 'J':  case 'K':  case 'L':
2213       case 'M':  case 'N':  case 'O':  case 'P':
2214 #ifdef EXTRA_CONSTRAINT
2215       case 'Q':  case 'R':  case 'S':  case 'T':  case 'U':
2216 #endif
2217       case 'X':
2218         /* These don't say anything we care about.  */
2219         break;
2220
2221       case ',':
2222         if (found_zero && ! reg_allowed)
2223           num_matching_alts++;
2224
2225         found_zero = reg_allowed = 0;
2226         break;
2227
2228       case '0':
2229         found_zero = 1;
2230         break;
2231
2232       case 'p':
2233       case 'g': case 'r':
2234       default:
2235         reg_allowed = 1;
2236         break;
2237       }
2238
2239   if (found_zero && ! reg_allowed)
2240     num_matching_alts++;
2241
2242   return num_matching_alts;
2243 }
2244 \f
2245 void
2246 dump_local_alloc (file)
2247      FILE *file;
2248 {
2249   register int i;
2250   for (i = FIRST_PSEUDO_REGISTER; i < max_regno; i++)
2251     if (reg_renumber[i] != -1)
2252       fprintf (file, ";; Register %d in %d.\n", i, reg_renumber[i]);
2253 }