gcc/config/sparc/sparc.h

   1 /* Definitions of target machine for GNU compiler, for Sun SPARC.
   2    Copyright (C) 1987, 1988, 1989, 1992, 1994, 1995, 1996, 1997, 1998, 1999
   3    2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008, 2009
   4    Free Software Foundation, Inc.
   5    Contributed by Michael Tiemann (tiemann@cygnus.com).
   6    64-bit SPARC-V9 support by Michael Tiemann, Jim Wilson, and Doug Evans,
   7    at Cygnus Support.
   8
   9 This file is part of GCC.
  10
  11 GCC is free software; you can redistribute it and/or modify
  12 it under the terms of the GNU General Public License as published by
  13 the Free Software Foundation; either version 3, or (at your option)
  14 any later version.
  15
  16 GCC is distributed in the hope that it will be useful,
  17 but WITHOUT ANY WARRANTY; without even the implied warranty of
  18 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19 GNU General Public License for more details.
  20
  21 You should have received a copy of the GNU General Public License
  22 along with GCC; see the file COPYING3.  If not see
  23 <http://www.gnu.org/licenses/>.  */
  24
  25 #include "config/vxworks-dummy.h"
  26
  27 /* Note that some other tm.h files include this one and then override
  28    whatever definitions are necessary.  */
  29
  30 /* Define the specific costs for a given cpu */
  31
  32 struct processor_costs {
  33   /* Integer load */
  34   const int int_load;
  35
  36   /* Integer signed load */
  37   const int int_sload;
  38
  39   /* Integer zeroed load */
  40   const int int_zload;
  41
  42   /* Float load */
  43   const int float_load;
  44
  45   /* fmov, fneg, fabs */
  46   const int float_move;
  47
  48   /* fadd, fsub */
  49   const int float_plusminus;
  50
  51   /* fcmp */
  52   const int float_cmp;
  53
  54   /* fmov, fmovr */
  55   const int float_cmove;
  56
  57   /* fmul */
  58   const int float_mul;
  59
  60   /* fdivs */
  61   const int float_div_sf;
  62
  63   /* fdivd */
  64   const int float_div_df;
  65
  66   /* fsqrts */
  67   const int float_sqrt_sf;
  68
  69   /* fsqrtd */
  70   const int float_sqrt_df;
  71
  72   /* umul/smul */
  73   const int int_mul;
  74
  75   /* mulX */
  76   const int int_mulX;
  77
  78   /* integer multiply cost for each bit set past the most
  79      significant 3, so the formula for multiply cost becomes:
  80
  81         if (rs1 < 0)
  82           highest_bit = highest_clear_bit(rs1);
  83         else
  84           highest_bit = highest_set_bit(rs1);
  85         if (highest_bit < 3)
  86           highest_bit = 3;
  87         cost = int_mul{,X} + ((highest_bit - 3) / int_mul_bit_factor);
  88
  89      A value of zero indicates that the multiply costs is fixed,
  90      and not variable.  */
  91   const int int_mul_bit_factor;
  92
  93   /* udiv/sdiv */
  94   const int int_div;
  95
  96   /* divX */
  97   const int int_divX;
  98
  99   /* movcc, movr */
 100   const int int_cmove;
 101
 102   /* penalty for shifts, due to scheduling rules etc. */
 103   const int shift_penalty;
 104 };
 105
 106 extern const struct processor_costs *sparc_costs;
 107
 108 /* Target CPU builtins.  FIXME: Defining sparc is for the benefit of
 109    Solaris only; otherwise just define __sparc__.  Sadly the headers
 110    are such a mess there is no Solaris-specific header.  */
 111 #define TARGET_CPU_CPP_BUILTINS()               \
 112   do                                            \
 113     {                                           \
 114         builtin_define_std ("sparc");           \
 115         if (TARGET_64BIT)                       \
 116           {                                     \
 117             builtin_assert ("cpu=sparc64");     \
 118             builtin_assert ("machine=sparc64"); \
 119           }                                     \
 120         else                                    \
 121           {                                     \
 122             builtin_assert ("cpu=sparc");       \
 123             builtin_assert ("machine=sparc");   \
 124           }                                     \
 125     }                                           \
 126   while (0)
 127
 128 /* Specify this in a cover file to provide bi-architecture (32/64) support.  */
 129 /* #define SPARC_BI_ARCH */
 130
 131 /* Macro used later in this file to determine default architecture.  */
 132 #define DEFAULT_ARCH32_P ((TARGET_DEFAULT & MASK_64BIT) == 0)
 133
 134 /* TARGET_ARCH{32,64} are the main macros to decide which of the two
 135    architectures to compile for.  We allow targets to choose compile time or
 136    runtime selection.  */
 137 #ifdef IN_LIBGCC2
 138 #if defined(__sparcv9) || defined(__arch64__)
 139 #define TARGET_ARCH32 0
 140 #else
 141 #define TARGET_ARCH32 1
 142 #endif /* sparc64 */
 143 #else
 144 #ifdef SPARC_BI_ARCH
 145 #define TARGET_ARCH32 (! TARGET_64BIT)
 146 #else
 147 #define TARGET_ARCH32 (DEFAULT_ARCH32_P)
 148 #endif /* SPARC_BI_ARCH */
 149 #endif /* IN_LIBGCC2 */
 150 #define TARGET_ARCH64 (! TARGET_ARCH32)
 151
 152 /* Code model selection in 64-bit environment.
 153
 154    The machine mode used for addresses is 32-bit wide:
 155
 156    TARGET_CM_32:     32-bit address space.
 157                      It is the code model used when generating 32-bit code.
 158
 159    The machine mode used for addresses is 64-bit wide:
 160
 161    TARGET_CM_MEDLOW: 32-bit address space.
 162                      The executable must be in the low 32 bits of memory.
 163                      This avoids generating %uhi and %ulo terms.  Programs
 164                      can be statically or dynamically linked.
 165
 166    TARGET_CM_MEDMID: 44-bit address space.
 167                      The executable must be in the low 44 bits of memory,
 168                      and the %[hml]44 terms are used.  The text and data
 169                      segments have a maximum size of 2GB (31-bit span).
 170                      The maximum offset from any instruction to the label
 171                      _GLOBAL_OFFSET_TABLE_ is 2GB (31-bit span).
 172
 173    TARGET_CM_MEDANY: 64-bit address space.
 174                      The text and data segments have a maximum size of 2GB
 175                      (31-bit span) and may be located anywhere in memory.
 176                      The maximum offset from any instruction to the label
 177                      _GLOBAL_OFFSET_TABLE_ is 2GB (31-bit span).
 178
 179    TARGET_CM_EMBMEDANY: 64-bit address space.
 180                      The text and data segments have a maximum size of 2GB
 181                      (31-bit span) and may be located anywhere in memory.
 182                      The global register %g4 contains the start address of
 183                      the data segment.  Programs are statically linked and
 184                      PIC is not supported.
 185
 186    Different code models are not supported in 32-bit environment.  */
 187
 188 enum cmodel {
 189   CM_32,
 190   CM_MEDLOW,
 191   CM_MEDMID,
 192   CM_MEDANY,
 193   CM_EMBMEDANY
 194 };
 195
 196 /* One of CM_FOO.  */
 197 extern enum cmodel sparc_cmodel;
 198
 199 /* V9 code model selection.  */
 200 #define TARGET_CM_MEDLOW    (sparc_cmodel == CM_MEDLOW)
 201 #define TARGET_CM_MEDMID    (sparc_cmodel == CM_MEDMID)
 202 #define TARGET_CM_MEDANY    (sparc_cmodel == CM_MEDANY)
 203 #define TARGET_CM_EMBMEDANY (sparc_cmodel == CM_EMBMEDANY)
 204
 205 #define SPARC_DEFAULT_CMODEL CM_32
 206
 207 /* The SPARC-V9 architecture defines a relaxed memory ordering model (RMO)
 208    which requires the following macro to be true if enabled.  Prior to V9,
 209    there are no instructions to even talk about memory synchronization.
 210    Note that the UltraSPARC III processors don't implement RMO, unlike the
 211    UltraSPARC II processors.  Niagara and Niagara-2 do not implement RMO
 212    either.
 213
 214    Default to false; for example, Solaris never enables RMO, only ever uses
 215    total memory ordering (TMO).  */
 216 #define SPARC_RELAXED_ORDERING false
 217
 218 /* Do not use the .note.GNU-stack convention by default.  */
 219 #define NEED_INDICATE_EXEC_STACK 0
 220
 221 /* This is call-clobbered in the normal ABI, but is reserved in the
 222    home grown (aka upward compatible) embedded ABI.  */
 223 #define EMBMEDANY_BASE_REG "%g4"
 224 \f
 225 /* Values of TARGET_CPU_DEFAULT, set via -D in the Makefile,
 226    and specified by the user via --with-cpu=foo.
 227    This specifies the cpu implementation, not the architecture size.  */
 228 /* Note that TARGET_CPU_v9 is assumed to start the list of 64-bit
 229    capable cpu's.  */
 230 #define TARGET_CPU_sparc        0
 231 #define TARGET_CPU_v7           0       /* alias for previous */
 232 #define TARGET_CPU_sparclet     1
 233 #define TARGET_CPU_sparclite    2
 234 #define TARGET_CPU_v8           3       /* generic v8 implementation */
 235 #define TARGET_CPU_supersparc   4
 236 #define TARGET_CPU_hypersparc   5
 237 #define TARGET_CPU_sparc86x     6
 238 #define TARGET_CPU_sparclite86x 6
 239 #define TARGET_CPU_v9           7       /* generic v9 implementation */
 240 #define TARGET_CPU_sparcv9      7       /* alias */
 241 #define TARGET_CPU_sparc64      7       /* alias */
 242 #define TARGET_CPU_ultrasparc   8
 243 #define TARGET_CPU_ultrasparc3  9
 244 #define TARGET_CPU_niagara      10
 245 #define TARGET_CPU_niagara2     11
 246
 247 #if TARGET_CPU_DEFAULT == TARGET_CPU_v9 \
 248  || TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc \
 249  || TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc3 \
 250  || TARGET_CPU_DEFAULT == TARGET_CPU_niagara \
 251  || TARGET_CPU_DEFAULT == TARGET_CPU_niagara2
 252
 253 #define CPP_CPU32_DEFAULT_SPEC ""
 254 #define ASM_CPU32_DEFAULT_SPEC ""
 255
 256 #if TARGET_CPU_DEFAULT == TARGET_CPU_v9
 257 /* ??? What does Sun's CC pass?  */
 258 #define CPP_CPU64_DEFAULT_SPEC "-D__sparc_v9__"
 259 /* ??? It's not clear how other assemblers will handle this, so by default
 260    use GAS.  Sun's Solaris assembler recognizes -xarch=v8plus, but this case
 261    is handled in sol2.h.  */
 262 #define ASM_CPU64_DEFAULT_SPEC "-Av9"
 263 #endif
 264 #if TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc
 265 #define CPP_CPU64_DEFAULT_SPEC "-D__sparc_v9__"
 266 #define ASM_CPU64_DEFAULT_SPEC "-Av9a"
 267 #endif
 268 #if TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc3
 269 #define CPP_CPU64_DEFAULT_SPEC "-D__sparc_v9__"
 270 #define ASM_CPU64_DEFAULT_SPEC "-Av9b"
 271 #endif
 272 #if TARGET_CPU_DEFAULT == TARGET_CPU_niagara
 273 #define CPP_CPU64_DEFAULT_SPEC "-D__sparc_v9__"
 274 #define ASM_CPU64_DEFAULT_SPEC "-Av9b"
 275 #endif
 276 #if TARGET_CPU_DEFAULT == TARGET_CPU_niagara2
 277 #define CPP_CPU64_DEFAULT_SPEC "-D__sparc_v9__"
 278 #define ASM_CPU64_DEFAULT_SPEC "-Av9b"
 279 #endif
 280
 281 #else
 282
 283 #define CPP_CPU64_DEFAULT_SPEC ""
 284 #define ASM_CPU64_DEFAULT_SPEC ""
 285
 286 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparc \
 287  || TARGET_CPU_DEFAULT == TARGET_CPU_v8
 288 #define CPP_CPU32_DEFAULT_SPEC ""
 289 #define ASM_CPU32_DEFAULT_SPEC ""
 290 #endif
 291
 292 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparclet
 293 #define CPP_CPU32_DEFAULT_SPEC "-D__sparclet__"
 294 #define ASM_CPU32_DEFAULT_SPEC "-Asparclet"
 295 #endif
 296
 297 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparclite
 298 #define CPP_CPU32_DEFAULT_SPEC "-D__sparclite__"
 299 #define ASM_CPU32_DEFAULT_SPEC "-Asparclite"
 300 #endif
 301
 302 #if TARGET_CPU_DEFAULT == TARGET_CPU_supersparc
 303 #define CPP_CPU32_DEFAULT_SPEC "-D__supersparc__ -D__sparc_v8__"
 304 #define ASM_CPU32_DEFAULT_SPEC ""
 305 #endif
 306
 307 #if TARGET_CPU_DEFAULT == TARGET_CPU_hypersparc
 308 #define CPP_CPU32_DEFAULT_SPEC "-D__hypersparc__ -D__sparc_v8__"
 309 #define ASM_CPU32_DEFAULT_SPEC ""
 310 #endif
 311
 312 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparclite86x
 313 #define CPP_CPU32_DEFAULT_SPEC "-D__sparclite86x__"
 314 #define ASM_CPU32_DEFAULT_SPEC "-Asparclite"
 315 #endif
 316
 317 #endif
 318
 319 #if !defined(CPP_CPU32_DEFAULT_SPEC) || !defined(CPP_CPU64_DEFAULT_SPEC)
 320  #error Unrecognized value in TARGET_CPU_DEFAULT.
 321 #endif
 322
 323 #ifdef SPARC_BI_ARCH
 324
 325 #define CPP_CPU_DEFAULT_SPEC \
 326 (DEFAULT_ARCH32_P ? "\
 327 %{m64:" CPP_CPU64_DEFAULT_SPEC "} \
 328 %{!m64:" CPP_CPU32_DEFAULT_SPEC "} \
 329 " : "\
 330 %{m32:" CPP_CPU32_DEFAULT_SPEC "} \
 331 %{!m32:" CPP_CPU64_DEFAULT_SPEC "} \
 332 ")
 333 #define ASM_CPU_DEFAULT_SPEC \
 334 (DEFAULT_ARCH32_P ? "\
 335 %{m64:" ASM_CPU64_DEFAULT_SPEC "} \
 336 %{!m64:" ASM_CPU32_DEFAULT_SPEC "} \
 337 " : "\
 338 %{m32:" ASM_CPU32_DEFAULT_SPEC "} \
 339 %{!m32:" ASM_CPU64_DEFAULT_SPEC "} \
 340 ")
 341
 342 #else /* !SPARC_BI_ARCH */
 343
 344 #define CPP_CPU_DEFAULT_SPEC (DEFAULT_ARCH32_P ? CPP_CPU32_DEFAULT_SPEC : CPP_CPU64_DEFAULT_SPEC)
 345 #define ASM_CPU_DEFAULT_SPEC (DEFAULT_ARCH32_P ? ASM_CPU32_DEFAULT_SPEC : ASM_CPU64_DEFAULT_SPEC)
 346
 347 #endif /* !SPARC_BI_ARCH */
 348
 349 /* Define macros to distinguish architectures.  */
 350
 351 /* Common CPP definitions used by CPP_SPEC amongst the various targets
 352    for handling -mcpu=xxx switches.  */
 353 #define CPP_CPU_SPEC "\
 354 %{msoft-float:-D_SOFT_FLOAT} \
 355 %{mcypress:} \
 356 %{msparclite:-D__sparclite__} \
 357 %{mf930:-D__sparclite__} %{mf934:-D__sparclite__} \
 358 %{mv8:-D__sparc_v8__} \
 359 %{msupersparc:-D__supersparc__ -D__sparc_v8__} \
 360 %{mcpu=sparclet:-D__sparclet__} %{mcpu=tsc701:-D__sparclet__} \
 361 %{mcpu=sparclite:-D__sparclite__} \
 362 %{mcpu=f930:-D__sparclite__} %{mcpu=f934:-D__sparclite__} \
 363 %{mcpu=v8:-D__sparc_v8__} \
 364 %{mcpu=supersparc:-D__supersparc__ -D__sparc_v8__} \
 365 %{mcpu=hypersparc:-D__hypersparc__ -D__sparc_v8__} \
 366 %{mcpu=sparclite86x:-D__sparclite86x__} \
 367 %{mcpu=v9:-D__sparc_v9__} \
 368 %{mcpu=ultrasparc:-D__sparc_v9__} \
 369 %{mcpu=ultrasparc3:-D__sparc_v9__} \
 370 %{mcpu=niagara:-D__sparc_v9__} \
 371 %{mcpu=niagara2:-D__sparc_v9__} \
 372 %{!mcpu*:%{!mcypress:%{!msparclite:%{!mf930:%{!mf934:%{!mv8:%{!msupersparc:%(cpp_cpu_default)}}}}}}} \
 373 "
 374 #define CPP_ARCH32_SPEC ""
 375 #define CPP_ARCH64_SPEC "-D__arch64__"
 376
 377 #define CPP_ARCH_DEFAULT_SPEC \
 378 (DEFAULT_ARCH32_P ? CPP_ARCH32_SPEC : CPP_ARCH64_SPEC)
 379
 380 #define CPP_ARCH_SPEC "\
 381 %{m32:%(cpp_arch32)} \
 382 %{m64:%(cpp_arch64)} \
 383 %{!m32:%{!m64:%(cpp_arch_default)}} \
 384 "
 385
 386 /* Macros to distinguish endianness.  */
 387 #define CPP_ENDIAN_SPEC "\
 388 %{mlittle-endian:-D__LITTLE_ENDIAN__} \
 389 %{mlittle-endian-data:-D__LITTLE_ENDIAN_DATA__}"
 390
 391 /* Macros to distinguish the particular subtarget.  */
 392 #define CPP_SUBTARGET_SPEC ""
 393
 394 #define CPP_SPEC "%(cpp_cpu) %(cpp_arch) %(cpp_endian) %(cpp_subtarget)"
 395
 396 /* Prevent error on `-sun4' and `-target sun4' options.  */
 397 /* This used to translate -dalign to -malign, but that is no good
 398    because it can't turn off the usual meaning of making debugging dumps.  */
 399 /* Translate old style -m<cpu> into new style -mcpu=<cpu>.
 400    ??? Delete support for -m<cpu> for 2.9.  */
 401
 402 #define CC1_SPEC "\
 403 %{sun4:} %{target:} \
 404 %{mcypress:-mcpu=cypress} \
 405 %{msparclite:-mcpu=sparclite} %{mf930:-mcpu=f930} %{mf934:-mcpu=f934} \
 406 %{mv8:-mcpu=v8} %{msupersparc:-mcpu=supersparc} \
 407 "
 408
 409 /* Override in target specific files.  */
 410 #define ASM_CPU_SPEC "\
 411 %{mcpu=sparclet:-Asparclet} %{mcpu=tsc701:-Asparclet} \
 412 %{msparclite:-Asparclite} \
 413 %{mf930:-Asparclite} %{mf934:-Asparclite} \
 414 %{mcpu=sparclite:-Asparclite} \
 415 %{mcpu=sparclite86x:-Asparclite} \
 416 %{mcpu=f930:-Asparclite} %{mcpu=f934:-Asparclite} \
 417 %{mv8plus:-Av8plus} \
 418 %{mcpu=v9:-Av9} \
 419 %{mcpu=ultrasparc:%{!mv8plus:-Av9a}} \
 420 %{mcpu=ultrasparc3:%{!mv8plus:-Av9b}} \
 421 %{mcpu=niagara:%{!mv8plus:-Av9b}} \
 422 %{mcpu=niagara2:%{!mv8plus:-Av9b}} \
 423 %{!mcpu*:%{!mcypress:%{!msparclite:%{!mf930:%{!mf934:%{!mv8:%{!msupersparc:%(asm_cpu_default)}}}}}}} \
 424 "
 425
 426 /* Word size selection, among other things.
 427    This is what GAS uses.  Add %(asm_arch) to ASM_SPEC to enable.  */
 428
 429 #define ASM_ARCH32_SPEC "-32"
 430 #ifdef HAVE_AS_REGISTER_PSEUDO_OP
 431 #define ASM_ARCH64_SPEC "-64 -no-undeclared-regs"
 432 #else
 433 #define ASM_ARCH64_SPEC "-64"
 434 #endif
 435 #define ASM_ARCH_DEFAULT_SPEC \
 436 (DEFAULT_ARCH32_P ? ASM_ARCH32_SPEC : ASM_ARCH64_SPEC)
 437
 438 #define ASM_ARCH_SPEC "\
 439 %{m32:%(asm_arch32)} \
 440 %{m64:%(asm_arch64)} \
 441 %{!m32:%{!m64:%(asm_arch_default)}} \
 442 "
 443
 444 #ifdef HAVE_AS_RELAX_OPTION
 445 #define ASM_RELAX_SPEC "%{!mno-relax:-relax}"
 446 #else
 447 #define ASM_RELAX_SPEC ""
 448 #endif
 449
 450 /* Special flags to the Sun-4 assembler when using pipe for input.  */
 451
 452 #define ASM_SPEC "\
 453 %{R} %{!pg:%{!p:%{fpic|fPIC|fpie|fPIE:-k}}} %{keep-local-as-symbols:-L} \
 454 %(asm_cpu) %(asm_relax)"
 455
 456 #define AS_NEEDS_DASH_FOR_PIPED_INPUT
 457
 458 /* This macro defines names of additional specifications to put in the specs
 459    that can be used in various specifications like CC1_SPEC.  Its definition
 460    is an initializer with a subgrouping for each command option.
 461
 462    Each subgrouping contains a string constant, that defines the
 463    specification name, and a string constant that used by the GCC driver
 464    program.
 465
 466    Do not define this macro if it does not need to do anything.  */
 467
 468 #define EXTRA_SPECS \
 469   { "cpp_cpu",          CPP_CPU_SPEC },         \
 470   { "cpp_cpu_default",  CPP_CPU_DEFAULT_SPEC }, \
 471   { "cpp_arch32",       CPP_ARCH32_SPEC },      \
 472   { "cpp_arch64",       CPP_ARCH64_SPEC },      \
 473   { "cpp_arch_default", CPP_ARCH_DEFAULT_SPEC },\
 474   { "cpp_arch",         CPP_ARCH_SPEC },        \
 475   { "cpp_endian",       CPP_ENDIAN_SPEC },      \
 476   { "cpp_subtarget",    CPP_SUBTARGET_SPEC },   \
 477   { "asm_cpu",          ASM_CPU_SPEC },         \
 478   { "asm_cpu_default",  ASM_CPU_DEFAULT_SPEC }, \
 479   { "asm_arch32",       ASM_ARCH32_SPEC },      \
 480   { "asm_arch64",       ASM_ARCH64_SPEC },      \
 481   { "asm_relax",        ASM_RELAX_SPEC },       \
 482   { "asm_arch_default", ASM_ARCH_DEFAULT_SPEC },\
 483   { "asm_arch",         ASM_ARCH_SPEC },        \
 484   SUBTARGET_EXTRA_SPECS
 485
 486 #define SUBTARGET_EXTRA_SPECS
 487
 488 /* Because libgcc can generate references back to libc (via .umul etc.) we have
 489    to list libc again after the second libgcc.  */
 490 #define LINK_GCC_C_SEQUENCE_SPEC "%G %L %G %L"
 491
 492 \f
 493 #define PTRDIFF_TYPE (TARGET_ARCH64 ? "long int" : "int")
 494 #define SIZE_TYPE (TARGET_ARCH64 ? "long unsigned int" : "unsigned int")
 495
 496 /* ??? This should be 32 bits for v9 but what can we do?  */
 497 #define WCHAR_TYPE "short unsigned int"
 498 #define WCHAR_TYPE_SIZE 16
 499
 500 /* Show we can debug even without a frame pointer.  */
 501 #define CAN_DEBUG_WITHOUT_FP
 502
 503 /* Option handling.  */
 504
 505 #define OVERRIDE_OPTIONS  sparc_override_options ()
 506 \f
 507 /* Mask of all CPU selection flags.  */
 508 #define MASK_ISA \
 509 (MASK_V8 + MASK_SPARCLITE + MASK_SPARCLET + MASK_V9 + MASK_DEPRECATED_V8_INSNS)
 510
 511 /* TARGET_HARD_MUL: Use hardware multiply instructions but not %y.
 512    TARGET_HARD_MUL32: Use hardware multiply instructions with rd %y
 513    to get high 32 bits.  False in V8+ or V9 because multiply stores
 514    a 64-bit result in a register.  */
 515
 516 #define TARGET_HARD_MUL32                               \
 517   ((TARGET_V8 || TARGET_SPARCLITE                       \
 518     || TARGET_SPARCLET || TARGET_DEPRECATED_V8_INSNS)   \
 519    && ! TARGET_V8PLUS && TARGET_ARCH32)
 520
 521 #define TARGET_HARD_MUL                                 \
 522   (TARGET_V8 || TARGET_SPARCLITE || TARGET_SPARCLET     \
 523    || TARGET_DEPRECATED_V8_INSNS || TARGET_V8PLUS)
 524
 525 /* MASK_APP_REGS must always be the default because that's what
 526    FIXED_REGISTERS is set to and -ffixed- is processed before
 527    CONDITIONAL_REGISTER_USAGE is called (where we process -mno-app-regs).  */
 528 #define TARGET_DEFAULT (MASK_APP_REGS + MASK_FPU)
 529
 530 /* Processor type.
 531    These must match the values for the cpu attribute in sparc.md.  */
 532 enum processor_type {
 533   PROCESSOR_V7,
 534   PROCESSOR_CYPRESS,
 535   PROCESSOR_V8,
 536   PROCESSOR_SUPERSPARC,
 537   PROCESSOR_SPARCLITE,
 538   PROCESSOR_F930,
 539   PROCESSOR_F934,
 540   PROCESSOR_HYPERSPARC,
 541   PROCESSOR_SPARCLITE86X,
 542   PROCESSOR_SPARCLET,
 543   PROCESSOR_TSC701,
 544   PROCESSOR_V9,
 545   PROCESSOR_ULTRASPARC,
 546   PROCESSOR_ULTRASPARC3,
 547   PROCESSOR_NIAGARA,
 548   PROCESSOR_NIAGARA2
 549 };
 550
 551 /* This is set from -m{cpu,tune}=xxx.  */
 552 extern enum processor_type sparc_cpu;
 553
 554 /* Recast the cpu class to be the cpu attribute.
 555    Every file includes us, but not every file includes insn-attr.h.  */
 556 #define sparc_cpu_attr ((enum attr_cpu) sparc_cpu)
 557
 558 /* Support for a compile-time default CPU, et cetera.  The rules are:
 559    --with-cpu is ignored if -mcpu is specified.
 560    --with-tune is ignored if -mtune is specified.
 561    --with-float is ignored if -mhard-float, -msoft-float, -mfpu, or -mno-fpu
 562      are specified.  */
 563 #define OPTION_DEFAULT_SPECS \
 564   {"cpu", "%{!mcpu=*:-mcpu=%(VALUE)}" }, \
 565   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
 566   {"float", "%{!msoft-float:%{!mhard-float:%{!fpu:%{!no-fpu:-m%(VALUE)-float}}}}" }
 567
 568 /* sparc_select[0] is reserved for the default cpu.  */
 569 struct sparc_cpu_select
 570 {
 571   const char *string;
 572   const char *const name;
 573   const int set_tune_p;
 574   const int set_arch_p;
 575 };
 576
 577 extern struct sparc_cpu_select sparc_select[];
 578 \f
 579 /* target machine storage layout */
 580
 581 /* Define this if most significant bit is lowest numbered
 582    in instructions that operate on numbered bit-fields.  */
 583 #define BITS_BIG_ENDIAN 1
 584
 585 /* Define this if most significant byte of a word is the lowest numbered.  */
 586 #define BYTES_BIG_ENDIAN 1
 587
 588 /* Define this if most significant word of a multiword number is the lowest
 589    numbered.  */
 590 #define WORDS_BIG_ENDIAN 1
 591
 592 /* Define this to set the endianness to use in libgcc2.c, which can
 593    not depend on target_flags.  */
 594 #if defined (__LITTLE_ENDIAN__) || defined(__LITTLE_ENDIAN_DATA__)
 595 #define LIBGCC2_WORDS_BIG_ENDIAN 0
 596 #else
 597 #define LIBGCC2_WORDS_BIG_ENDIAN 1
 598 #endif
 599
 600 #define MAX_BITS_PER_WORD       64
 601
 602 /* Width of a word, in units (bytes).  */
 603 #define UNITS_PER_WORD          (TARGET_ARCH64 ? 8 : 4)
 604 #ifdef IN_LIBGCC2
 605 #define MIN_UNITS_PER_WORD      UNITS_PER_WORD
 606 #else
 607 #define MIN_UNITS_PER_WORD      4
 608 #endif
 609
 610 #define UNITS_PER_SIMD_WORD(MODE) (TARGET_VIS ? 8 : UNITS_PER_WORD)
 611
 612 /* Now define the sizes of the C data types.  */
 613
 614 #define SHORT_TYPE_SIZE         16
 615 #define INT_TYPE_SIZE           32
 616 #define LONG_TYPE_SIZE          (TARGET_ARCH64 ? 64 : 32)
 617 #define LONG_LONG_TYPE_SIZE     64
 618 #define FLOAT_TYPE_SIZE         32
 619 #define DOUBLE_TYPE_SIZE        64
 620
 621 /* LONG_DOUBLE_TYPE_SIZE is defined per OS even though the
 622    SPARC ABI says that it is 128-bit wide.  */
 623 /* #define LONG_DOUBLE_TYPE_SIZE        128 */
 624
 625 /* The widest floating-point format really supported by the hardware.  */
 626 #define WIDEST_HARDWARE_FP_SIZE 64
 627
 628 /* Width in bits of a pointer.  This is the size of ptr_mode.  */
 629 #define POINTER_SIZE (TARGET_PTR64 ? 64 : 32)
 630
 631 /* This is the machine mode used for addresses.  */
 632 #define Pmode (TARGET_ARCH64 ? DImode : SImode)
 633
 634 /* If we have to extend pointers (only when TARGET_ARCH64 and not
 635    TARGET_PTR64), we want to do it unsigned.   This macro does nothing
 636    if ptr_mode and Pmode are the same.  */
 637 #define POINTERS_EXTEND_UNSIGNED 1
 638
 639 /* For TARGET_ARCH64 we need this, as we don't have instructions
 640    for arithmetic operations which do zero/sign extension at the same time,
 641    so without this we end up with a srl/sra after every assignment to an
 642    user variable,  which means very very bad code.  */
 643 #define PROMOTE_FUNCTION_MODE(MODE, UNSIGNEDP, TYPE) \
 644 if (TARGET_ARCH64                               \
 645     && GET_MODE_CLASS (MODE) == MODE_INT        \
 646     && GET_MODE_SIZE (MODE) < UNITS_PER_WORD)   \
 647   (MODE) = word_mode;
 648
 649 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
 650 #define PARM_BOUNDARY (TARGET_ARCH64 ? 64 : 32)
 651
 652 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
 653 /* FIXME, this is wrong when TARGET_ARCH64 and TARGET_STACK_BIAS, because
 654    then %sp+2047 is 128-bit aligned so %sp is really only byte-aligned.  */
 655 #define STACK_BOUNDARY (TARGET_ARCH64 ? 128 : 64)
 656 /* Temporary hack until the FIXME above is fixed.  */
 657 #define SPARC_STACK_BOUNDARY_HACK (TARGET_ARCH64 && TARGET_STACK_BIAS)
 658
 659 /* ALIGN FRAMES on double word boundaries */
 660
 661 #define SPARC_STACK_ALIGN(LOC) \
 662   (TARGET_ARCH64 ? (((LOC)+15) & ~15) : (((LOC)+7) & ~7))
 663
 664 /* Allocation boundary (in *bits*) for the code of a function.  */
 665 #define FUNCTION_BOUNDARY 32
 666
 667 /* Alignment of field after `int : 0' in a structure.  */
 668 #define EMPTY_FIELD_BOUNDARY (TARGET_ARCH64 ? 64 : 32)
 669
 670 /* Every structure's size must be a multiple of this.  */
 671 #define STRUCTURE_SIZE_BOUNDARY 8
 672
 673 /* A bit-field declared as `int' forces `int' alignment for the struct.  */
 674 #define PCC_BITFIELD_TYPE_MATTERS 1
 675
 676 /* No data type wants to be aligned rounder than this.  */
 677 #define BIGGEST_ALIGNMENT (TARGET_ARCH64 ? 128 : 64)
 678
 679 /* The best alignment to use in cases where we have a choice.  */
 680 #define FASTEST_ALIGNMENT 64
 681
 682 /* Define this macro as an expression for the alignment of a structure
 683    (given by STRUCT as a tree node) if the alignment computed in the
 684    usual way is COMPUTED and the alignment explicitly specified was
 685    SPECIFIED.
 686
 687    The default is to use SPECIFIED if it is larger; otherwise, use
 688    the smaller of COMPUTED and `BIGGEST_ALIGNMENT' */
 689 #define ROUND_TYPE_ALIGN(STRUCT, COMPUTED, SPECIFIED)   \
 690  (TARGET_FASTER_STRUCTS ?                               \
 691   ((TREE_CODE (STRUCT) == RECORD_TYPE                   \
 692     || TREE_CODE (STRUCT) == UNION_TYPE                 \
 693     || TREE_CODE (STRUCT) == QUAL_UNION_TYPE)           \
 694    && TYPE_FIELDS (STRUCT) != 0                         \
 695      ? MAX (MAX ((COMPUTED), (SPECIFIED)), BIGGEST_ALIGNMENT) \
 696      : MAX ((COMPUTED), (SPECIFIED)))                   \
 697    :  MAX ((COMPUTED), (SPECIFIED)))
 698
 699 /* Make strings word-aligned so strcpy from constants will be faster.  */
 700 #define CONSTANT_ALIGNMENT(EXP, ALIGN)  \
 701   ((TREE_CODE (EXP) == STRING_CST       \
 702     && (ALIGN) < FASTEST_ALIGNMENT)     \
 703    ? FASTEST_ALIGNMENT : (ALIGN))
 704
 705 /* Make arrays of chars word-aligned for the same reasons.  */
 706 #define DATA_ALIGNMENT(TYPE, ALIGN)             \
 707   (TREE_CODE (TYPE) == ARRAY_TYPE               \
 708    && TYPE_MODE (TREE_TYPE (TYPE)) == QImode    \
 709    && (ALIGN) < FASTEST_ALIGNMENT ? FASTEST_ALIGNMENT : (ALIGN))
 710
 711 /* Make local arrays of chars word-aligned for the same reasons.  */
 712 #define LOCAL_ALIGNMENT(TYPE, ALIGN) DATA_ALIGNMENT (TYPE, ALIGN)
 713
 714 /* Set this nonzero if move instructions will actually fail to work
 715    when given unaligned data.  */
 716 #define STRICT_ALIGNMENT 1
 717
 718 /* Things that must be doubleword aligned cannot go in the text section,
 719    because the linker fails to align the text section enough!
 720    Put them in the data section.  This macro is only used in this file.  */
 721 #define MAX_TEXT_ALIGN 32
 722 \f
 723 /* Standard register usage.  */
 724
 725 /* Number of actual hardware registers.
 726    The hardware registers are assigned numbers for the compiler
 727    from 0 to just below FIRST_PSEUDO_REGISTER.
 728    All registers that the compiler knows about must be given numbers,
 729    even those that are not normally considered general registers.
 730
 731    SPARC has 32 integer registers and 32 floating point registers.
 732    64-bit SPARC has 32 additional fp regs, but the odd numbered ones are not
 733    accessible.  We still account for them to simplify register computations
 734    (e.g.: in CLASS_MAX_NREGS).  There are also 4 fp condition code registers, so
 735    32+32+32+4 == 100.
 736    Register 100 is used as the integer condition code register.
 737    Register 101 is used as the soft frame pointer register.  */
 738
 739 #define FIRST_PSEUDO_REGISTER 102
 740
 741 #define SPARC_FIRST_FP_REG     32
 742 /* Additional V9 fp regs.  */
 743 #define SPARC_FIRST_V9_FP_REG  64
 744 #define SPARC_LAST_V9_FP_REG   95
 745 /* V9 %fcc[0123].  V8 uses (figuratively) %fcc0.  */
 746 #define SPARC_FIRST_V9_FCC_REG 96
 747 #define SPARC_LAST_V9_FCC_REG  99
 748 /* V8 fcc reg.  */
 749 #define SPARC_FCC_REG 96
 750 /* Integer CC reg.  We don't distinguish %icc from %xcc.  */
 751 #define SPARC_ICC_REG 100
 752
 753 /* Nonzero if REGNO is an fp reg.  */
 754 #define SPARC_FP_REG_P(REGNO) \
 755 ((REGNO) >= SPARC_FIRST_FP_REG && (REGNO) <= SPARC_LAST_V9_FP_REG)
 756
 757 /* Argument passing regs.  */
 758 #define SPARC_OUTGOING_INT_ARG_FIRST 8
 759 #define SPARC_INCOMING_INT_ARG_FIRST 24
 760 #define SPARC_FP_ARG_FIRST           32
 761
 762 /* 1 for registers that have pervasive standard uses
 763    and are not available for the register allocator.
 764
 765    On non-v9 systems:
 766    g1 is free to use as temporary.
 767    g2-g4 are reserved for applications.  Gcc normally uses them as
 768    temporaries, but this can be disabled via the -mno-app-regs option.
 769    g5 through g7 are reserved for the operating system.
 770
 771    On v9 systems:
 772    g1,g5 are free to use as temporaries, and are free to use between calls
 773    if the call is to an external function via the PLT.
 774    g4 is free to use as a temporary in the non-embedded case.
 775    g4 is reserved in the embedded case.
 776    g2-g3 are reserved for applications.  Gcc normally uses them as
 777    temporaries, but this can be disabled via the -mno-app-regs option.
 778    g6-g7 are reserved for the operating system (or application in
 779    embedded case).
 780    ??? Register 1 is used as a temporary by the 64 bit sethi pattern, so must
 781    currently be a fixed register until this pattern is rewritten.
 782    Register 1 is also used when restoring call-preserved registers in large
 783    stack frames.
 784
 785    Registers fixed in arch32 and not arch64 (or vice-versa) are marked in
 786    CONDITIONAL_REGISTER_USAGE in order to properly handle -ffixed-.
 787 */
 788
 789 #define FIXED_REGISTERS  \
 790  {1, 0, 2, 2, 2, 2, 1, 1,       \
 791   0, 0, 0, 0, 0, 0, 1, 0,       \
 792   0, 0, 0, 0, 0, 0, 0, 0,       \
 793   0, 0, 0, 0, 0, 0, 1, 1,       \
 794                                 \
 795   0, 0, 0, 0, 0, 0, 0, 0,       \
 796   0, 0, 0, 0, 0, 0, 0, 0,       \
 797   0, 0, 0, 0, 0, 0, 0, 0,       \
 798   0, 0, 0, 0, 0, 0, 0, 0,       \
 799                                 \
 800   0, 0, 0, 0, 0, 0, 0, 0,       \
 801   0, 0, 0, 0, 0, 0, 0, 0,       \
 802   0, 0, 0, 0, 0, 0, 0, 0,       \
 803   0, 0, 0, 0, 0, 0, 0, 0,       \
 804                                 \
 805   0, 0, 0, 0, 0, 1}
 806
 807 /* 1 for registers not available across function calls.
 808    These must include the FIXED_REGISTERS and also any
 809    registers that can be used without being saved.
 810    The latter must include the registers where values are returned
 811    and the register where structure-value addresses are passed.
 812    Aside from that, you can include as many other registers as you like.  */
 813
 814 #define CALL_USED_REGISTERS  \
 815  {1, 1, 1, 1, 1, 1, 1, 1,       \
 816   1, 1, 1, 1, 1, 1, 1, 1,       \
 817   0, 0, 0, 0, 0, 0, 0, 0,       \
 818   0, 0, 0, 0, 0, 0, 1, 1,       \
 819                                 \
 820   1, 1, 1, 1, 1, 1, 1, 1,       \
 821   1, 1, 1, 1, 1, 1, 1, 1,       \
 822   1, 1, 1, 1, 1, 1, 1, 1,       \
 823   1, 1, 1, 1, 1, 1, 1, 1,       \
 824                                 \
 825   1, 1, 1, 1, 1, 1, 1, 1,       \
 826   1, 1, 1, 1, 1, 1, 1, 1,       \
 827   1, 1, 1, 1, 1, 1, 1, 1,       \
 828   1, 1, 1, 1, 1, 1, 1, 1,       \
 829                                 \
 830   1, 1, 1, 1, 1, 1}
 831
 832 /* If !TARGET_FPU, then make the fp registers and fp cc regs fixed so that
 833    they won't be allocated.  */
 834
 835 #define CONDITIONAL_REGISTER_USAGE                              \
 836 do                                                              \
 837   {                                                             \
 838     if (PIC_OFFSET_TABLE_REGNUM != INVALID_REGNUM)              \
 839       {                                                         \
 840         fixed_regs[PIC_OFFSET_TABLE_REGNUM] = 1;                \
 841         call_used_regs[PIC_OFFSET_TABLE_REGNUM] = 1;            \
 842       }                                                         \
 843     /* If the user has passed -f{fixed,call-{used,saved}}-g5 */ \
 844     /* then honor it.  */                                       \
 845     if (TARGET_ARCH32 && fixed_regs[5])                         \
 846       fixed_regs[5] = 1;                                        \
 847     else if (TARGET_ARCH64 && fixed_regs[5] == 2)               \
 848       fixed_regs[5] = 0;                                        \
 849     if (! TARGET_V9)                                            \
 850       {                                                         \
 851         int regno;                                              \
 852         for (regno = SPARC_FIRST_V9_FP_REG;                     \
 853              regno <= SPARC_LAST_V9_FP_REG;                     \
 854              regno++)                                           \
 855           fixed_regs[regno] = 1;                                \
 856         /* %fcc0 is used by v8 and v9.  */                      \
 857         for (regno = SPARC_FIRST_V9_FCC_REG + 1;                \
 858              regno <= SPARC_LAST_V9_FCC_REG;                    \
 859              regno++)                                           \
 860           fixed_regs[regno] = 1;                                \
 861       }                                                         \
 862     if (! TARGET_FPU)                                           \
 863       {                                                         \
 864         int regno;                                              \
 865         for (regno = 32; regno < SPARC_LAST_V9_FCC_REG; regno++) \
 866           fixed_regs[regno] = 1;                                \
 867       }                                                         \
 868     /* If the user has passed -f{fixed,call-{used,saved}}-g2 */ \
 869     /* then honor it.  Likewise with g3 and g4.  */             \
 870     if (fixed_regs[2] == 2)                                     \
 871       fixed_regs[2] = ! TARGET_APP_REGS;                        \
 872     if (fixed_regs[3] == 2)                                     \
 873       fixed_regs[3] = ! TARGET_APP_REGS;                        \
 874     if (TARGET_ARCH32 && fixed_regs[4] == 2)                    \
 875       fixed_regs[4] = ! TARGET_APP_REGS;                        \
 876     else if (TARGET_CM_EMBMEDANY)                               \
 877       fixed_regs[4] = 1;                                        \
 878     else if (fixed_regs[4] == 2)                                \
 879       fixed_regs[4] = 0;                                        \
 880   }                                                             \
 881 while (0)
 882
 883 /* Return number of consecutive hard regs needed starting at reg REGNO
 884    to hold something of mode MODE.
 885    This is ordinarily the length in words of a value of mode MODE
 886    but can be less for certain modes in special long registers.
 887
 888    On SPARC, ordinary registers hold 32 bits worth;
 889    this means both integer and floating point registers.
 890    On v9, integer regs hold 64 bits worth; floating point regs hold
 891    32 bits worth (this includes the new fp regs as even the odd ones are
 892    included in the hard register count).  */
 893
 894 #define HARD_REGNO_NREGS(REGNO, MODE) \
 895   (TARGET_ARCH64                                                        \
 896    ? ((REGNO) < 32 || (REGNO) == FRAME_POINTER_REGNUM                   \
 897       ? (GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD    \
 898       : (GET_MODE_SIZE (MODE) + 3) / 4)                                 \
 899    : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
 900
 901 /* Due to the ARCH64 discrepancy above we must override this next
 902    macro too.  */
 903 #define REGMODE_NATURAL_SIZE(MODE) \
 904   ((TARGET_ARCH64 && FLOAT_MODE_P (MODE)) ? 4 : UNITS_PER_WORD)
 905
 906 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.
 907    See sparc.c for how we initialize this.  */
 908 extern const int *hard_regno_mode_classes;
 909 extern int sparc_mode_class[];
 910
 911 /* ??? Because of the funny way we pass parameters we should allow certain
 912    ??? types of float/complex values to be in integer registers during
 913    ??? RTL generation.  This only matters on arch32.  */
 914 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
 915   ((hard_regno_mode_classes[REGNO] & sparc_mode_class[MODE]) != 0)
 916
 917 /* Value is 1 if it is OK to rename a hard register FROM to another hard
 918    register TO.  We cannot rename %g1 as it may be used before the save
 919    register window instruction in the prologue.  */
 920 #define HARD_REGNO_RENAME_OK(FROM, TO) ((FROM) != 1)
 921
 922 /* Value is 1 if it is a good idea to tie two pseudo registers
 923    when one has mode MODE1 and one has mode MODE2.
 924    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
 925    for any hard reg, then this must be 0 for correct output.
 926
 927    For V9: SFmode can't be combined with other float modes, because they can't
 928    be allocated to the %d registers.  Also, DFmode won't fit in odd %f
 929    registers, but SFmode will.  */
 930 #define MODES_TIEABLE_P(MODE1, MODE2) \
 931   ((MODE1) == (MODE2)                                           \
 932    || (GET_MODE_CLASS (MODE1) == GET_MODE_CLASS (MODE2)         \
 933        && (! TARGET_V9                                          \
 934            || (GET_MODE_CLASS (MODE1) != MODE_FLOAT             \
 935                || (MODE1 != SFmode && MODE2 != SFmode)))))
 936
 937 /* Specify the registers used for certain standard purposes.
 938    The values of these macros are register numbers.  */
 939
 940 /* Register to use for pushing function arguments.  */
 941 #define STACK_POINTER_REGNUM 14
 942
 943 /* The stack bias (amount by which the hardware register is offset by).  */
 944 #define SPARC_STACK_BIAS ((TARGET_ARCH64 && TARGET_STACK_BIAS) ? 2047 : 0)
 945
 946 /* Actual top-of-stack address is 92/176 greater than the contents of the
 947    stack pointer register for !v9/v9.  That is:
 948    - !v9: 64 bytes for the in and local registers, 4 bytes for structure return
 949      address, and 6*4 bytes for the 6 register parameters.
 950    - v9: 128 bytes for the in and local registers + 6*8 bytes for the integer
 951      parameter regs.  */
 952 #define STACK_POINTER_OFFSET (FIRST_PARM_OFFSET(0) + SPARC_STACK_BIAS)
 953
 954 /* Base register for access to local variables of the function.  */
 955 #define HARD_FRAME_POINTER_REGNUM 30
 956
 957 /* The soft frame pointer does not have the stack bias applied.  */
 958 #define FRAME_POINTER_REGNUM 101
 959
 960 /* Given the stack bias, the stack pointer isn't actually aligned.  */
 961 #define INIT_EXPANDERS                                                   \
 962   do {                                                                   \
 963     if (crtl->emit.regno_pointer_align && SPARC_STACK_BIAS)      \
 964       {                                                                  \
 965         REGNO_POINTER_ALIGN (STACK_POINTER_REGNUM) = BITS_PER_UNIT;      \
 966         REGNO_POINTER_ALIGN (HARD_FRAME_POINTER_REGNUM) = BITS_PER_UNIT; \
 967       }                                                                  \
 968   } while (0)
 969
 970 /* Value should be nonzero if functions must have frame pointers.
 971    Zero means the frame pointer need not be set up (and parms
 972    may be accessed via the stack pointer) in functions that seem suitable.
 973    Used in flow.c, global.c, ra.c and reload1.c.  */
 974 #define FRAME_POINTER_REQUIRED  \
 975   (! (leaf_function_p () && only_leaf_regs_used ()))
 976
 977 /* Base register for access to arguments of the function.  */
 978 #define ARG_POINTER_REGNUM FRAME_POINTER_REGNUM
 979
 980 /* Register in which static-chain is passed to a function.  This must
 981    not be a register used by the prologue.  */
 982 #define STATIC_CHAIN_REGNUM (TARGET_ARCH64 ? 5 : 2)
 983
 984 /* Register which holds offset table for position-independent
 985    data references.  */
 986
 987 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? 23 : INVALID_REGNUM)
 988
 989 /* Pick a default value we can notice from override_options:
 990    !v9: Default is on.
 991    v9: Default is off.
 992    Originally it was -1, but later on the container of options changed to
 993    unsigned byte, so we decided to pick 127 as default value, which does
 994    reflect an undefined default value in case of 0/1.  */
 995
 996 #define DEFAULT_PCC_STRUCT_RETURN 127
 997
 998 /* Functions which return large structures get the address
 999    to place the wanted value at offset 64 from the frame.
1000    Must reserve 64 bytes for the in and local registers.
1001    v9: Functions which return large structures get the address to place the
1002    wanted value from an invisible first argument.  */
1003 #define STRUCT_VALUE_OFFSET 64
1004 \f
1005 /* Define the classes of registers for register constraints in the
1006    machine description.  Also define ranges of constants.
1007
1008    One of the classes must always be named ALL_REGS and include all hard regs.
1009    If there is more than one class, another class must be named NO_REGS
1010    and contain no registers.
1011
1012    The name GENERAL_REGS must be the name of a class (or an alias for
1013    another name such as ALL_REGS).  This is the class of registers
1014    that is allowed by "g" or "r" in a register constraint.
1015    Also, registers outside this class are allocated only when
1016    instructions express preferences for them.
1017
1018    The classes must be numbered in nondecreasing order; that is,
1019    a larger-numbered class must never be contained completely
1020    in a smaller-numbered class.
1021
1022    For any two classes, it is very desirable that there be another
1023    class that represents their union.  */
1024
1025 /* The SPARC has various kinds of registers: general, floating point,
1026    and condition codes [well, it has others as well, but none that we
1027    care directly about].
1028
1029    For v9 we must distinguish between the upper and lower floating point
1030    registers because the upper ones can't hold SFmode values.
1031    HARD_REGNO_MODE_OK won't help here because reload assumes that register(s)
1032    satisfying a group need for a class will also satisfy a single need for
1033    that class.  EXTRA_FP_REGS is a bit of a misnomer as it covers all 64 fp
1034    regs.
1035
1036    It is important that one class contains all the general and all the standard
1037    fp regs.  Otherwise find_reg() won't properly allocate int regs for moves,
1038    because reg_class_record() will bias the selection in favor of fp regs,
1039    because reg_class_subunion[GENERAL_REGS][FP_REGS] will yield FP_REGS,
1040    because FP_REGS > GENERAL_REGS.
1041
1042    It is also important that one class contain all the general and all
1043    the fp regs.  Otherwise when spilling a DFmode reg, it may be from
1044    EXTRA_FP_REGS but find_reloads() may use class
1045    GENERAL_OR_FP_REGS. This will cause allocate_reload_reg() to die
1046    because the compiler thinks it doesn't have a spill reg when in
1047    fact it does.
1048
1049    v9 also has 4 floating point condition code registers.  Since we don't
1050    have a class that is the union of FPCC_REGS with either of the others,
1051    it is important that it appear first.  Otherwise the compiler will die
1052    trying to compile _fixunsdfsi because fix_truncdfsi2 won't match its
1053    constraints.
1054
1055    It is important that SPARC_ICC_REG have class NO_REGS.  Otherwise combine
1056    may try to use it to hold an SImode value.  See register_operand.
1057    ??? Should %fcc[0123] be handled similarly?
1058 */
1059
1060 enum reg_class { NO_REGS, FPCC_REGS, I64_REGS, GENERAL_REGS, FP_REGS,
1061                  EXTRA_FP_REGS, GENERAL_OR_FP_REGS, GENERAL_OR_EXTRA_FP_REGS,
1062                  ALL_REGS, LIM_REG_CLASSES };
1063
1064 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1065
1066 /* Give names of register classes as strings for dump file.  */
1067
1068 #define REG_CLASS_NAMES \
1069   { "NO_REGS", "FPCC_REGS", "I64_REGS", "GENERAL_REGS", "FP_REGS",      \
1070      "EXTRA_FP_REGS", "GENERAL_OR_FP_REGS", "GENERAL_OR_EXTRA_FP_REGS", \
1071      "ALL_REGS" }
1072
1073 /* Define which registers fit in which classes.
1074    This is an initializer for a vector of HARD_REG_SET
1075    of length N_REG_CLASSES.  */
1076
1077 #define REG_CLASS_CONTENTS                              \
1078   {{0, 0, 0, 0},        /* NO_REGS */                   \
1079    {0, 0, 0, 0xf},      /* FPCC_REGS */                 \
1080    {0xffff, 0, 0, 0},   /* I64_REGS */                  \
1081    {-1, 0, 0, 0x20},    /* GENERAL_REGS */              \
1082    {0, -1, 0, 0},       /* FP_REGS */                   \
1083    {0, -1, -1, 0},      /* EXTRA_FP_REGS */             \
1084    {-1, -1, 0, 0x20},   /* GENERAL_OR_FP_REGS */        \
1085    {-1, -1, -1, 0x20},  /* GENERAL_OR_EXTRA_FP_REGS */  \
1086    {-1, -1, -1, 0x3f}}  /* ALL_REGS */
1087
1088 /* The following macro defines cover classes for Integrated Register
1089    Allocator.  Cover classes is a set of non-intersected register
1090    classes covering all hard registers used for register allocation
1091    purpose.  Any move between two registers of a cover class should be
1092    cheaper than load or store of the registers.  The macro value is
1093    array of register classes with LIM_REG_CLASSES used as the end
1094    marker.  */
1095
1096 #define IRA_COVER_CLASSES                                                    \
1097 {                                                                            \
1098   GENERAL_REGS, EXTRA_FP_REGS, FPCC_REGS, LIM_REG_CLASSES                    \
1099 }
1100
1101 /* Defines invalid mode changes.  Borrowed from pa64-regs.h.
1102
1103    SImode loads to floating-point registers are not zero-extended.
1104    The definition for LOAD_EXTEND_OP specifies that integer loads
1105    narrower than BITS_PER_WORD will be zero-extended.  As a result,
1106    we inhibit changes from SImode unless they are to a mode that is
1107    identical in size.  */
1108
1109 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)               \
1110   (TARGET_ARCH64                                                \
1111    && (FROM) == SImode                                          \
1112    && GET_MODE_SIZE (FROM) != GET_MODE_SIZE (TO)                \
1113    ? reg_classes_intersect_p (CLASS, FP_REGS) : 0)
1114
1115 /* The same information, inverted:
1116    Return the class number of the smallest class containing
1117    reg number REGNO.  This could be a conditional expression
1118    or could index an array.  */
1119
1120 extern enum reg_class sparc_regno_reg_class[FIRST_PSEUDO_REGISTER];
1121
1122 #define REGNO_REG_CLASS(REGNO) sparc_regno_reg_class[(REGNO)]
1123
1124 /* This is the order in which to allocate registers normally.
1125
1126    We put %f0-%f7 last among the float registers, so as to make it more
1127    likely that a pseudo-register which dies in the float return register
1128    area will get allocated to the float return register, thus saving a move
1129    instruction at the end of the function.
1130
1131    Similarly for integer return value registers.
1132
1133    We know in this case that we will not end up with a leaf function.
1134
1135    The register allocator is given the global and out registers first
1136    because these registers are call clobbered and thus less useful to
1137    global register allocation.
1138
1139    Next we list the local and in registers.  They are not call clobbered
1140    and thus very useful for global register allocation.  We list the input
1141    registers before the locals so that it is more likely the incoming
1142    arguments received in those registers can just stay there and not be
1143    reloaded.  */
1144
1145 #define REG_ALLOC_ORDER \
1146 { 1, 2, 3, 4, 5, 6, 7,                  /* %g1-%g7 */   \
1147   13, 12, 11, 10, 9, 8,                 /* %o5-%o0 */   \
1148   15,                                   /* %o7 */       \
1149   16, 17, 18, 19, 20, 21, 22, 23,       /* %l0-%l7 */   \
1150   29, 28, 27, 26, 25, 24, 31,           /* %i5-%i0,%i7 */\
1151   40, 41, 42, 43, 44, 45, 46, 47,       /* %f8-%f15 */  \
1152   48, 49, 50, 51, 52, 53, 54, 55,       /* %f16-%f23 */ \
1153   56, 57, 58, 59, 60, 61, 62, 63,       /* %f24-%f31 */ \
1154   64, 65, 66, 67, 68, 69, 70, 71,       /* %f32-%f39 */ \
1155   72, 73, 74, 75, 76, 77, 78, 79,       /* %f40-%f47 */ \
1156   80, 81, 82, 83, 84, 85, 86, 87,       /* %f48-%f55 */ \
1157   88, 89, 90, 91, 92, 93, 94, 95,       /* %f56-%f63 */ \
1158   39, 38, 37, 36, 35, 34, 33, 32,       /* %f7-%f0 */   \
1159   96, 97, 98, 99,                       /* %fcc0-3 */   \
1160   100, 0, 14, 30, 101}                  /* %icc, %g0, %o6, %i6, %sfp */
1161
1162 /* This is the order in which to allocate registers for
1163    leaf functions.  If all registers can fit in the global and
1164    output registers, then we have the possibility of having a leaf
1165    function.
1166
1167    The macro actually mentioned the input registers first,
1168    because they get renumbered into the output registers once
1169    we know really do have a leaf function.
1170
1171    To be more precise, this register allocation order is used
1172    when %o7 is found to not be clobbered right before register
1173    allocation.  Normally, the reason %o7 would be clobbered is
1174    due to a call which could not be transformed into a sibling
1175    call.
1176
1177    As a consequence, it is possible to use the leaf register
1178    allocation order and not end up with a leaf function.  We will
1179    not get suboptimal register allocation in that case because by
1180    definition of being potentially leaf, there were no function
1181    calls.  Therefore, allocation order within the local register
1182    window is not critical like it is when we do have function calls.  */
1183
1184 #define REG_LEAF_ALLOC_ORDER \
1185 { 1, 2, 3, 4, 5, 6, 7,                  /* %g1-%g7 */   \
1186   29, 28, 27, 26, 25, 24,               /* %i5-%i0 */   \
1187   15,                                   /* %o7 */       \
1188   13, 12, 11, 10, 9, 8,                 /* %o5-%o0 */   \
1189   16, 17, 18, 19, 20, 21, 22, 23,       /* %l0-%l7 */   \
1190   40, 41, 42, 43, 44, 45, 46, 47,       /* %f8-%f15 */  \
1191   48, 49, 50, 51, 52, 53, 54, 55,       /* %f16-%f23 */ \
1192   56, 57, 58, 59, 60, 61, 62, 63,       /* %f24-%f31 */ \
1193   64, 65, 66, 67, 68, 69, 70, 71,       /* %f32-%f39 */ \
1194   72, 73, 74, 75, 76, 77, 78, 79,       /* %f40-%f47 */ \
1195   80, 81, 82, 83, 84, 85, 86, 87,       /* %f48-%f55 */ \
1196   88, 89, 90, 91, 92, 93, 94, 95,       /* %f56-%f63 */ \
1197   39, 38, 37, 36, 35, 34, 33, 32,       /* %f7-%f0 */   \
1198   96, 97, 98, 99,                       /* %fcc0-3 */   \
1199   100, 0, 14, 30, 31, 101}              /* %icc, %g0, %o6, %i6, %i7, %sfp */
1200
1201 #define ORDER_REGS_FOR_LOCAL_ALLOC order_regs_for_local_alloc ()
1202
1203 extern char sparc_leaf_regs[];
1204 #define LEAF_REGISTERS sparc_leaf_regs
1205
1206 extern char leaf_reg_remap[];
1207 #define LEAF_REG_REMAP(REGNO) (leaf_reg_remap[REGNO])
1208
1209 /* The class value for index registers, and the one for base regs.  */
1210 #define INDEX_REG_CLASS GENERAL_REGS
1211 #define BASE_REG_CLASS GENERAL_REGS
1212
1213 /* Local macro to handle the two v9 classes of FP regs.  */
1214 #define FP_REG_CLASS_P(CLASS) ((CLASS) == FP_REGS || (CLASS) == EXTRA_FP_REGS)
1215
1216 /* Predicates for 10-bit, 11-bit and 13-bit signed constants.  */
1217 #define SPARC_SIMM10_P(X) ((unsigned HOST_WIDE_INT) (X) + 0x200 < 0x400)
1218 #define SPARC_SIMM11_P(X) ((unsigned HOST_WIDE_INT) (X) + 0x400 < 0x800)
1219 #define SPARC_SIMM13_P(X) ((unsigned HOST_WIDE_INT) (X) + 0x1000 < 0x2000)
1220
1221 /* 10- and 11-bit immediates are only used for a few specific insns.
1222    SMALL_INT is used throughout the port so we continue to use it.  */
1223 #define SMALL_INT(X) (SPARC_SIMM13_P (INTVAL (X)))
1224
1225 /* Predicate for constants that can be loaded with a sethi instruction.
1226    This is the general, 64-bit aware, bitwise version that ensures that
1227    only constants whose representation fits in the mask
1228
1229      0x00000000fffffc00
1230
1231    are accepted.  It will reject, for example, negative SImode constants
1232    on 64-bit hosts, so correct handling is to mask the value beforehand
1233    according to the mode of the instruction.  */
1234 #define SPARC_SETHI_P(X) \
1235   (((unsigned HOST_WIDE_INT) (X) \
1236     & ((unsigned HOST_WIDE_INT) 0x3ff - GET_MODE_MASK (SImode) - 1)) == 0)
1237
1238 /* Version of the above predicate for SImode constants and below.  */
1239 #define SPARC_SETHI32_P(X) \
1240   (SPARC_SETHI_P ((unsigned HOST_WIDE_INT) (X) & GET_MODE_MASK (SImode)))
1241
1242 /* Given an rtx X being reloaded into a reg required to be
1243    in class CLASS, return the class of reg to actually use.
1244    In general this is just CLASS; but on some machines
1245    in some cases it is preferable to use a more restrictive class.  */
1246 /* - We can't load constants into FP registers.
1247    - We can't load FP constants into integer registers when soft-float,
1248      because there is no soft-float pattern with a r/F constraint.
1249    - We can't load FP constants into integer registers for TFmode unless
1250      it is 0.0L, because there is no movtf pattern with a r/F constraint.
1251    - Try and reload integer constants (symbolic or otherwise) back into
1252      registers directly, rather than having them dumped to memory.  */
1253
1254 #define PREFERRED_RELOAD_CLASS(X,CLASS)                 \
1255   (CONSTANT_P (X)                                       \
1256    ? ((FP_REG_CLASS_P (CLASS)                           \
1257        || (CLASS) == GENERAL_OR_FP_REGS                 \
1258        || (CLASS) == GENERAL_OR_EXTRA_FP_REGS           \
1259        || (GET_MODE_CLASS (GET_MODE (X)) == MODE_FLOAT  \
1260            && ! TARGET_FPU)                             \
1261        || (GET_MODE (X) == TFmode                       \
1262            && ! const_zero_operand (X, TFmode)))        \
1263       ? NO_REGS                                         \
1264       : (!FP_REG_CLASS_P (CLASS)                        \
1265          && GET_MODE_CLASS (GET_MODE (X)) == MODE_INT)  \
1266       ? GENERAL_REGS                                    \
1267       : (CLASS))                                        \
1268    : (CLASS))
1269
1270 /* Return the register class of a scratch register needed to load IN into
1271    a register of class CLASS in MODE.
1272
1273    We need a temporary when loading/storing a HImode/QImode value
1274    between memory and the FPU registers.  This can happen when combine puts
1275    a paradoxical subreg in a float/fix conversion insn.
1276
1277    We need a temporary when loading/storing a DFmode value between
1278    unaligned memory and the upper FPU registers.  */
1279
1280 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, IN)           \
1281   ((FP_REG_CLASS_P (CLASS)                                      \
1282     && ((MODE) == HImode || (MODE) == QImode)                   \
1283     && (GET_CODE (IN) == MEM                                    \
1284         || ((GET_CODE (IN) == REG || GET_CODE (IN) == SUBREG)   \
1285             && true_regnum (IN) == -1)))                        \
1286    ? GENERAL_REGS                                               \
1287    : ((CLASS) == EXTRA_FP_REGS && (MODE) == DFmode              \
1288       && GET_CODE (IN) == MEM && TARGET_ARCH32                  \
1289       && ! mem_min_alignment ((IN), 8))                         \
1290      ? FP_REGS                                                  \
1291      : (((TARGET_CM_MEDANY                                      \
1292           && symbolic_operand ((IN), (MODE)))                   \
1293          || (TARGET_CM_EMBMEDANY                                \
1294              && text_segment_operand ((IN), (MODE))))           \
1295         && !flag_pic)                                           \
1296        ? GENERAL_REGS                                           \
1297        : NO_REGS)
1298
1299 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, IN)          \
1300   ((FP_REG_CLASS_P (CLASS)                                      \
1301      && ((MODE) == HImode || (MODE) == QImode)                  \
1302      && (GET_CODE (IN) == MEM                                   \
1303          || ((GET_CODE (IN) == REG || GET_CODE (IN) == SUBREG)  \
1304              && true_regnum (IN) == -1)))                       \
1305    ? GENERAL_REGS                                               \
1306    : ((CLASS) == EXTRA_FP_REGS && (MODE) == DFmode              \
1307       && GET_CODE (IN) == MEM && TARGET_ARCH32                  \
1308       && ! mem_min_alignment ((IN), 8))                         \
1309      ? FP_REGS                                                  \
1310      : (((TARGET_CM_MEDANY                                      \
1311           && symbolic_operand ((IN), (MODE)))                   \
1312          || (TARGET_CM_EMBMEDANY                                \
1313              && text_segment_operand ((IN), (MODE))))           \
1314         && !flag_pic)                                           \
1315        ? GENERAL_REGS                                           \
1316        : NO_REGS)
1317
1318 /* On SPARC it is not possible to directly move data between
1319    GENERAL_REGS and FP_REGS.  */
1320 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE) \
1321   (FP_REG_CLASS_P (CLASS1) != FP_REG_CLASS_P (CLASS2))
1322
1323 /* Get_secondary_mem widens its argument to BITS_PER_WORD which loses on v9
1324    because the movsi and movsf patterns don't handle r/f moves.
1325    For v8 we copy the default definition.  */
1326 #define SECONDARY_MEMORY_NEEDED_MODE(MODE) \
1327   (TARGET_ARCH64                                                \
1328    ? (GET_MODE_BITSIZE (MODE) < 32                              \
1329       ? mode_for_size (32, GET_MODE_CLASS (MODE), 0)            \
1330       : MODE)                                                   \
1331    : (GET_MODE_BITSIZE (MODE) < BITS_PER_WORD                   \
1332       ? mode_for_size (BITS_PER_WORD, GET_MODE_CLASS (MODE), 0) \
1333       : MODE))
1334
1335 /* Return the maximum number of consecutive registers
1336    needed to represent mode MODE in a register of class CLASS.  */
1337 /* On SPARC, this is the size of MODE in words.  */
1338 #define CLASS_MAX_NREGS(CLASS, MODE)    \
1339   (FP_REG_CLASS_P (CLASS) ? (GET_MODE_SIZE (MODE) + 3) / 4 \
1340    : (GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
1341 \f
1342 /* Stack layout; function entry, exit and calling.  */
1343
1344 /* Define this if pushing a word on the stack
1345    makes the stack pointer a smaller address.  */
1346 #define STACK_GROWS_DOWNWARD
1347
1348 /* Define this to nonzero if the nominal address of the stack frame
1349    is at the high-address end of the local variables;
1350    that is, each additional local variable allocated
1351    goes at a more negative offset in the frame.  */
1352 #define FRAME_GROWS_DOWNWARD 1
1353
1354 /* Offset within stack frame to start allocating local variables at.
1355    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1356    first local allocated.  Otherwise, it is the offset to the BEGINNING
1357    of the first local allocated.  */
1358 #define STARTING_FRAME_OFFSET 0
1359
1360 /* Offset of first parameter from the argument pointer register value.
1361    !v9: This is 64 for the ins and locals, plus 4 for the struct-return reg
1362    even if this function isn't going to use it.
1363    v9: This is 128 for the ins and locals.  */
1364 #define FIRST_PARM_OFFSET(FNDECL) \
1365   (TARGET_ARCH64 ? 16 * UNITS_PER_WORD : STRUCT_VALUE_OFFSET + UNITS_PER_WORD)
1366
1367 /* Offset from the argument pointer register value to the CFA.
1368    This is different from FIRST_PARM_OFFSET because the register window
1369    comes between the CFA and the arguments.  */
1370 #define ARG_POINTER_CFA_OFFSET(FNDECL)  0
1371
1372 /* When a parameter is passed in a register, stack space is still
1373    allocated for it.
1374    !v9: All 6 possible integer registers have backing store allocated.
1375    v9: Only space for the arguments passed is allocated.  */
1376 /* ??? Ideally, we'd use zero here (as the minimum), but zero has special
1377    meaning to the backend.  Further, we need to be able to detect if a
1378    varargs/unprototyped function is called, as they may want to spill more
1379    registers than we've provided space.  Ugly, ugly.  So for now we retain
1380    all 6 slots even for v9.  */
1381 #define REG_PARM_STACK_SPACE(DECL) (6 * UNITS_PER_WORD)
1382
1383 /* Definitions for register elimination.  */
1384
1385 #define ELIMINABLE_REGS \
1386   {{ FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM}, \
1387    { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM} }
1388
1389 /* The way this is structured, we can't eliminate SFP in favor of SP
1390    if the frame pointer is required: we want to use the SFP->HFP elimination
1391    in that case.  But the test in update_eliminables doesn't know we are
1392    assuming below that we only do the former elimination.  */
1393 #define CAN_ELIMINATE(FROM, TO) \
1394   ((TO) == HARD_FRAME_POINTER_REGNUM || !FRAME_POINTER_REQUIRED)
1395
1396 /* We always pretend that this is a leaf function because if it's not,
1397    there's no point in trying to eliminate the frame pointer.  If it
1398    is a leaf function, we guessed right!  */
1399 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET)                    \
1400   do {                                                                  \
1401     if ((TO) == STACK_POINTER_REGNUM)                                   \
1402       (OFFSET) = sparc_compute_frame_size (get_frame_size (), 1);       \
1403     else                                                                \
1404       (OFFSET) = 0;                                                     \
1405     (OFFSET) += SPARC_STACK_BIAS;                                       \
1406   } while (0)
1407
1408 /* Keep the stack pointer constant throughout the function.
1409    This is both an optimization and a necessity: longjmp
1410    doesn't behave itself when the stack pointer moves within
1411    the function!  */
1412 #define ACCUMULATE_OUTGOING_ARGS 1
1413
1414 /* Value is the number of bytes of arguments automatically
1415    popped when returning from a subroutine call.
1416    FUNDECL is the declaration node of the function (as a tree),
1417    FUNTYPE is the data type of the function (as a tree),
1418    or for a library call it is an identifier node for the subroutine name.
1419    SIZE is the number of bytes of arguments passed on the stack.  */
1420
1421 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1422
1423 /* Define this macro if the target machine has "register windows".  This
1424    C expression returns the register number as seen by the called function
1425    corresponding to register number OUT as seen by the calling function.
1426    Return OUT if register number OUT is not an outbound register.  */
1427
1428 #define INCOMING_REGNO(OUT) \
1429  (((OUT) < 8 || (OUT) > 15) ? (OUT) : (OUT) + 16)
1430
1431 /* Define this macro if the target machine has "register windows".  This
1432    C expression returns the register number as seen by the calling function
1433    corresponding to register number IN as seen by the called function.
1434    Return IN if register number IN is not an inbound register.  */
1435
1436 #define OUTGOING_REGNO(IN) \
1437  (((IN) < 24 || (IN) > 31) ? (IN) : (IN) - 16)
1438
1439 /* Define this macro if the target machine has register windows.  This
1440    C expression returns true if the register is call-saved but is in the
1441    register window.  */
1442
1443 #define LOCAL_REGNO(REGNO) \
1444   ((REGNO) >= 16 && (REGNO) <= 31)
1445
1446 /* Define how to find the value returned by a function.
1447    VALTYPE is the data type of the value (as a tree).
1448    If the precise function being called is known, FUNC is its FUNCTION_DECL;
1449    otherwise, FUNC is 0.  */
1450
1451 /* On SPARC the value is found in the first "output" register.  */
1452
1453 #define FUNCTION_VALUE(VALTYPE, FUNC) \
1454   function_value ((VALTYPE), TYPE_MODE (VALTYPE), 1)
1455
1456 /* But the called function leaves it in the first "input" register.  */
1457
1458 #define FUNCTION_OUTGOING_VALUE(VALTYPE, FUNC) \
1459   function_value ((VALTYPE), TYPE_MODE (VALTYPE), 0)
1460
1461 /* Define how to find the value returned by a library function
1462    assuming the value has mode MODE.  */
1463
1464 #define LIBCALL_VALUE(MODE) \
1465   function_value (NULL_TREE, (MODE), 1)
1466
1467 /* 1 if N is a possible register number for a function value
1468    as seen by the caller.
1469    On SPARC, the first "output" reg is used for integer values,
1470    and the first floating point register is used for floating point values.  */
1471
1472 #define FUNCTION_VALUE_REGNO_P(N) ((N) == 8 || (N) == 32)
1473
1474 /* Define the size of space to allocate for the return value of an
1475    untyped_call.  */
1476
1477 #define APPLY_RESULT_SIZE (TARGET_ARCH64 ? 24 : 16)
1478
1479 /* 1 if N is a possible register number for function argument passing.
1480    On SPARC, these are the "output" registers.  v9 also uses %f0-%f31.  */
1481
1482 #define FUNCTION_ARG_REGNO_P(N) \
1483 (TARGET_ARCH64 \
1484  ? (((N) >= 8 && (N) <= 13) || ((N) >= 32 && (N) <= 63)) \
1485  : ((N) >= 8 && (N) <= 13))
1486 \f
1487 /* Define a data type for recording info about an argument list
1488    during the scan of that argument list.  This data type should
1489    hold all necessary information about the function itself
1490    and about the args processed so far, enough to enable macros
1491    such as FUNCTION_ARG to determine where the next arg should go.
1492
1493    On SPARC (!v9), this is a single integer, which is a number of words
1494    of arguments scanned so far (including the invisible argument,
1495    if any, which holds the structure-value-address).
1496    Thus 7 or more means all following args should go on the stack.
1497
1498    For v9, we also need to know whether a prototype is present.  */
1499
1500 struct sparc_args {
1501   int words;       /* number of words passed so far */
1502   int prototype_p; /* nonzero if a prototype is present */
1503   int libcall_p;   /* nonzero if a library call */
1504 };
1505 #define CUMULATIVE_ARGS struct sparc_args
1506
1507 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1508    for a call to a function whose data type is FNTYPE.
1509    For a library call, FNTYPE is 0.  */
1510
1511 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, FNDECL, N_NAMED_ARGS) \
1512 init_cumulative_args (& (CUM), (FNTYPE), (LIBNAME), (FNDECL));
1513
1514 /* Update the data in CUM to advance over an argument
1515    of mode MODE and data type TYPE.
1516    TYPE is null for libcalls where that information may not be available.  */
1517
1518 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
1519 function_arg_advance (& (CUM), (MODE), (TYPE), (NAMED))
1520
1521 /* Determine where to put an argument to a function.
1522    Value is zero to push the argument on the stack,
1523    or a hard register in which to store the argument.
1524
1525    MODE is the argument's machine mode.
1526    TYPE is the data type of the argument (as a tree).
1527     This is null for libcalls where that information may
1528     not be available.
1529    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1530     the preceding args and about the function being called.
1531    NAMED is nonzero if this argument is a named parameter
1532     (otherwise it is an extra parameter matching an ellipsis).  */
1533
1534 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1535 function_arg (& (CUM), (MODE), (TYPE), (NAMED), 0)
1536
1537 /* Define where a function finds its arguments.
1538    This is different from FUNCTION_ARG because of register windows.  */
1539
1540 #define FUNCTION_INCOMING_ARG(CUM, MODE, TYPE, NAMED) \
1541 function_arg (& (CUM), (MODE), (TYPE), (NAMED), 1)
1542
1543 /* If defined, a C expression which determines whether, and in which direction,
1544    to pad out an argument with extra space.  The value should be of type
1545    `enum direction': either `upward' to pad above the argument,
1546    `downward' to pad below, or `none' to inhibit padding.  */
1547
1548 #define FUNCTION_ARG_PADDING(MODE, TYPE) \
1549 function_arg_padding ((MODE), (TYPE))
1550
1551 /* If defined, a C expression that gives the alignment boundary, in bits,
1552    of an argument with the specified mode and type.  If it is not defined,
1553    PARM_BOUNDARY is used for all arguments.
1554    For sparc64, objects requiring 16 byte alignment are passed that way.  */
1555
1556 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
1557 ((TARGET_ARCH64                                 \
1558   && (GET_MODE_ALIGNMENT (MODE) == 128          \
1559       || ((TYPE) && TYPE_ALIGN (TYPE) == 128))) \
1560  ? 128 : PARM_BOUNDARY)
1561
1562 \f
1563 /* Generate the special assembly code needed to tell the assembler whatever
1564    it might need to know about the return value of a function.
1565
1566    For SPARC assemblers, we need to output a .proc pseudo-op which conveys
1567    information to the assembler relating to peephole optimization (done in
1568    the assembler).  */
1569
1570 #define ASM_DECLARE_RESULT(FILE, RESULT) \
1571   fprintf ((FILE), "\t.proc\t0%lo\n", sparc_type_code (TREE_TYPE (RESULT)))
1572
1573 /* Output the special assembly code needed to tell the assembler some
1574    register is used as global register variable.
1575
1576    SPARC 64bit psABI declares registers %g2 and %g3 as application
1577    registers and %g6 and %g7 as OS registers.  Any object using them
1578    should declare (for %g2/%g3 has to, for %g6/%g7 can) that it uses them
1579    and how they are used (scratch or some global variable).
1580    Linker will then refuse to link together objects which use those
1581    registers incompatibly.
1582
1583    Unless the registers are used for scratch, two different global
1584    registers cannot be declared to the same name, so in the unlikely
1585    case of a global register variable occupying more than one register
1586    we prefix the second and following registers with .gnu.part1. etc.  */
1587
1588 extern GTY(()) char sparc_hard_reg_printed[8];
1589
1590 #ifdef HAVE_AS_REGISTER_PSEUDO_OP
1591 #define ASM_DECLARE_REGISTER_GLOBAL(FILE, DECL, REGNO, NAME)            \
1592 do {                                                                    \
1593   if (TARGET_ARCH64)                                                    \
1594     {                                                                   \
1595       int end = HARD_REGNO_NREGS ((REGNO), DECL_MODE (decl)) + (REGNO); \
1596       int reg;                                                          \
1597       for (reg = (REGNO); reg < 8 && reg < end; reg++)                  \
1598         if ((reg & ~1) == 2 || (reg & ~1) == 6)                         \
1599           {                                                             \
1600             if (reg == (REGNO))                                         \
1601               fprintf ((FILE), "\t.register\t%%g%d, %s\n", reg, (NAME)); \
1602             else                                                        \
1603               fprintf ((FILE), "\t.register\t%%g%d, .gnu.part%d.%s\n",  \
1604                        reg, reg - (REGNO), (NAME));                     \
1605             sparc_hard_reg_printed[reg] = 1;                            \
1606           }                                                             \
1607     }                                                                   \
1608 } while (0)
1609 #endif
1610
1611 \f
1612 /* Emit rtl for profiling.  */
1613 #define PROFILE_HOOK(LABEL)   sparc_profile_hook (LABEL)
1614
1615 /* All the work done in PROFILE_HOOK, but still required.  */
1616 #define FUNCTION_PROFILER(FILE, LABELNO) do { } while (0)
1617
1618 /* Set the name of the mcount function for the system.  */
1619 #define MCOUNT_FUNCTION "*mcount"
1620 \f
1621 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1622    the stack pointer does not matter.  The value is tested only in
1623    functions that have frame pointers.
1624    No definition is equivalent to always zero.  */
1625
1626 #define EXIT_IGNORE_STACK       \
1627  (get_frame_size () != 0        \
1628   || cfun->calls_alloca || crtl->outgoing_args_size)
1629
1630 /* Define registers used by the epilogue and return instruction.  */
1631 #define EPILOGUE_USES(REGNO) ((REGNO) == 31 \
1632   || (crtl->calls_eh_return && (REGNO) == 1))
1633 \f
1634 /* Length in units of the trampoline for entering a nested function.  */
1635
1636 #define TRAMPOLINE_SIZE (TARGET_ARCH64 ? 32 : 16)
1637
1638 #define TRAMPOLINE_ALIGNMENT 128 /* 16 bytes */
1639
1640 /* Emit RTL insns to initialize the variable parts of a trampoline.
1641    FNADDR is an RTX for the address of the function's pure code.
1642    CXT is an RTX for the static chain value for the function.  */
1643
1644 #define INITIALIZE_TRAMPOLINE(TRAMP, FNADDR, CXT) \
1645     if (TARGET_ARCH64)                                          \
1646       sparc64_initialize_trampoline (TRAMP, FNADDR, CXT);       \
1647     else                                                        \
1648       sparc_initialize_trampoline (TRAMP, FNADDR, CXT)
1649 \f
1650 /* Generate RTL to flush the register windows so as to make arbitrary frames
1651    available.  */
1652 #define SETUP_FRAME_ADDRESSES()         \
1653   emit_insn (gen_flush_register_windows ())
1654
1655 /* Given an rtx for the address of a frame,
1656    return an rtx for the address of the word in the frame
1657    that holds the dynamic chain--the previous frame's address.  */
1658 #define DYNAMIC_CHAIN_ADDRESS(frame)    \
1659   plus_constant (frame, 14 * UNITS_PER_WORD + SPARC_STACK_BIAS)
1660
1661 /* Given an rtx for the frame pointer,
1662    return an rtx for the address of the frame.  */
1663 #define FRAME_ADDR_RTX(frame) plus_constant (frame, SPARC_STACK_BIAS)
1664
1665 /* The return address isn't on the stack, it is in a register, so we can't
1666    access it from the current frame pointer.  We can access it from the
1667    previous frame pointer though by reading a value from the register window
1668    save area.  */
1669 #define RETURN_ADDR_IN_PREVIOUS_FRAME
1670
1671 /* This is the offset of the return address to the true next instruction to be
1672    executed for the current function.  */
1673 #define RETURN_ADDR_OFFSET \
1674   (8 + 4 * (! TARGET_ARCH64 && cfun->returns_struct))
1675
1676 /* The current return address is in %i7.  The return address of anything
1677    farther back is in the register window save area at [%fp+60].  */
1678 /* ??? This ignores the fact that the actual return address is +8 for normal
1679    returns, and +12 for structure returns.  */
1680 #define RETURN_ADDR_RTX(count, frame)           \
1681   ((count == -1)                                \
1682    ? gen_rtx_REG (Pmode, 31)                    \
1683    : gen_rtx_MEM (Pmode,                        \
1684                   memory_address (Pmode, plus_constant (frame, \
1685                                                         15 * UNITS_PER_WORD \
1686                                                         + SPARC_STACK_BIAS))))
1687
1688 /* Before the prologue, the return address is %o7 + 8.  OK, sometimes it's
1689    +12, but always using +8 is close enough for frame unwind purposes.
1690    Actually, just using %o7 is close enough for unwinding, but %o7+8
1691    is something you can return to.  */
1692 #define INCOMING_RETURN_ADDR_RTX \
1693   plus_constant (gen_rtx_REG (word_mode, 15), 8)
1694 #define DWARF_FRAME_RETURN_COLUMN       DWARF_FRAME_REGNUM (15)
1695
1696 /* The offset from the incoming value of %sp to the top of the stack frame
1697    for the current function.  On sparc64, we have to account for the stack
1698    bias if present.  */
1699 #define INCOMING_FRAME_SP_OFFSET SPARC_STACK_BIAS
1700
1701 /* Describe how we implement __builtin_eh_return.  */
1702 #define EH_RETURN_DATA_REGNO(N) ((N) < 4 ? (N) + 24 : INVALID_REGNUM)
1703 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 1)  /* %g1 */
1704 #define EH_RETURN_HANDLER_RTX   gen_rtx_REG (Pmode, 31) /* %i7 */
1705
1706 /* Select a format to encode pointers in exception handling data.  CODE
1707    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
1708    true if the symbol may be affected by dynamic relocations.
1709
1710    If assembler and linker properly support .uaword %r_disp32(foo),
1711    then use PC relative 32-bit relocations instead of absolute relocs
1712    for shared libraries.  On sparc64, use pc relative 32-bit relocs even
1713    for binaries, to save memory.
1714
1715    binutils 2.12 would emit a R_SPARC_DISP32 dynamic relocation if the
1716    symbol %r_disp32() is against was not local, but .hidden.  In that
1717    case, we have to use DW_EH_PE_absptr for pic personality.  */
1718 #ifdef HAVE_AS_SPARC_UA_PCREL
1719 #ifdef HAVE_AS_SPARC_UA_PCREL_HIDDEN
1720 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE,GLOBAL)                       \
1721   (flag_pic                                                             \
1722    ? (GLOBAL ? DW_EH_PE_indirect : 0) | DW_EH_PE_pcrel | DW_EH_PE_sdata4\
1723    : ((TARGET_ARCH64 && ! GLOBAL)                                       \
1724       ? (DW_EH_PE_pcrel | DW_EH_PE_sdata4)                              \
1725       : DW_EH_PE_absptr))
1726 #else
1727 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE,GLOBAL)                       \
1728   (flag_pic                                                             \
1729    ? (GLOBAL ? DW_EH_PE_absptr : (DW_EH_PE_pcrel | DW_EH_PE_sdata4))    \
1730    : ((TARGET_ARCH64 && ! GLOBAL)                                       \
1731       ? (DW_EH_PE_pcrel | DW_EH_PE_sdata4)                              \
1732       : DW_EH_PE_absptr))
1733 #endif
1734
1735 /* Emit a PC-relative relocation.  */
1736 #define ASM_OUTPUT_DWARF_PCREL(FILE, SIZE, LABEL)       \
1737   do {                                                  \
1738     fputs (integer_asm_op (SIZE, FALSE), FILE);         \
1739     fprintf (FILE, "%%r_disp%d(", SIZE * 8);            \
1740     assemble_name (FILE, LABEL);                        \
1741     fputc (')', FILE);                                  \
1742   } while (0)
1743 #endif
1744 \f
1745 /* Addressing modes, and classification of registers for them.  */
1746
1747 /* Macros to check register numbers against specific register classes.  */
1748
1749 /* These assume that REGNO is a hard or pseudo reg number.
1750    They give nonzero only if REGNO is a hard reg of the suitable class
1751    or a pseudo reg currently allocated to a suitable hard reg.
1752    Since they use reg_renumber, they are safe only once reg_renumber
1753    has been allocated, which happens in local-alloc.c.  */
1754
1755 #define REGNO_OK_FOR_INDEX_P(REGNO) \
1756 ((REGNO) < 32 || (unsigned) reg_renumber[REGNO] < (unsigned)32  \
1757  || (REGNO) == FRAME_POINTER_REGNUM                             \
1758  || reg_renumber[REGNO] == FRAME_POINTER_REGNUM)
1759
1760 #define REGNO_OK_FOR_BASE_P(REGNO)  REGNO_OK_FOR_INDEX_P (REGNO)
1761
1762 #define REGNO_OK_FOR_FP_P(REGNO) \
1763   (((unsigned) (REGNO) - 32 < (TARGET_V9 ? (unsigned)64 : (unsigned)32)) \
1764    || ((unsigned) reg_renumber[REGNO] - 32 < (TARGET_V9 ? (unsigned)64 : (unsigned)32)))
1765 #define REGNO_OK_FOR_CCFP_P(REGNO) \
1766  (TARGET_V9 \
1767   && (((unsigned) (REGNO) - 96 < (unsigned)4) \
1768       || ((unsigned) reg_renumber[REGNO] - 96 < (unsigned)4)))
1769
1770 /* Now macros that check whether X is a register and also,
1771    strictly, whether it is in a specified class.
1772
1773    These macros are specific to the SPARC, and may be used only
1774    in code for printing assembler insns and in conditions for
1775    define_optimization.  */
1776
1777 /* 1 if X is an fp register.  */
1778
1779 #define FP_REG_P(X) (REG_P (X) && REGNO_OK_FOR_FP_P (REGNO (X)))
1780
1781 /* Is X, a REG, an in or global register?  i.e. is regno 0..7 or 24..31 */
1782 #define IN_OR_GLOBAL_P(X) (REGNO (X) < 8 || (REGNO (X) >= 24 && REGNO (X) <= 31))
1783 \f
1784 /* Maximum number of registers that can appear in a valid memory address.  */
1785
1786 #define MAX_REGS_PER_ADDRESS 2
1787
1788 /* Recognize any constant value that is a valid address.
1789    When PIC, we do not accept an address that would require a scratch reg
1790    to load into a register.  */
1791
1792 #define CONSTANT_ADDRESS_P(X) constant_address_p (X)
1793
1794 /* Define this, so that when PIC, reload won't try to reload invalid
1795    addresses which require two reload registers.  */
1796
1797 #define LEGITIMATE_PIC_OPERAND_P(X) legitimate_pic_operand_p (X)
1798
1799 /* Nonzero if the constant value X is a legitimate general operand.
1800    Anything can be made to work except floating point constants.
1801    If TARGET_VIS, 0.0 can be made to work as well.  */
1802
1803 #define LEGITIMATE_CONSTANT_P(X) legitimate_constant_p (X)
1804
1805 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1806    and check its validity for a certain class.
1807    We have two alternate definitions for each of them.
1808    The usual definition accepts all pseudo regs; the other rejects
1809    them unless they have been allocated suitable hard regs.
1810    The symbol REG_OK_STRICT causes the latter definition to be used.
1811
1812    Most source files want to accept pseudo regs in the hope that
1813    they will get allocated to the class that the insn wants them to be in.
1814    Source files for reload pass need to be strict.
1815    After reload, it makes no difference, since pseudo regs have
1816    been eliminated by then.  */
1817
1818 #ifndef REG_OK_STRICT
1819
1820 /* Nonzero if X is a hard reg that can be used as an index
1821    or if it is a pseudo reg.  */
1822 #define REG_OK_FOR_INDEX_P(X) \
1823   (REGNO (X) < 32                               \
1824    || REGNO (X) == FRAME_POINTER_REGNUM         \
1825    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1826
1827 /* Nonzero if X is a hard reg that can be used as a base reg
1828    or if it is a pseudo reg.  */
1829 #define REG_OK_FOR_BASE_P(X)  REG_OK_FOR_INDEX_P (X)
1830
1831 #else
1832
1833 /* Nonzero if X is a hard reg that can be used as an index.  */
1834 #define REG_OK_FOR_INDEX_P(X) REGNO_OK_FOR_INDEX_P (REGNO (X))
1835 /* Nonzero if X is a hard reg that can be used as a base reg.  */
1836 #define REG_OK_FOR_BASE_P(X) REGNO_OK_FOR_BASE_P (REGNO (X))
1837
1838 #endif
1839 \f
1840 /* Should gcc use [%reg+%lo(xx)+offset] addresses?  */
1841
1842 #ifdef HAVE_AS_OFFSETABLE_LO10
1843 #define USE_AS_OFFSETABLE_LO10 1
1844 #else
1845 #define USE_AS_OFFSETABLE_LO10 0
1846 #endif
1847 \f
1848 /* On SPARC, the actual legitimate addresses must be REG+REG or REG+SMALLINT
1849    ordinarily.  This changes a bit when generating PIC.  The details are
1850    in sparc.c's implementation of TARGET_LEGITIMATE_ADDRESS_P.  */
1851
1852 #define SYMBOLIC_CONST(X) symbolic_operand (X, VOIDmode)
1853
1854 #define RTX_OK_FOR_BASE_P(X)                                            \
1855   ((GET_CODE (X) == REG && REG_OK_FOR_BASE_P (X))                       \
1856   || (GET_CODE (X) == SUBREG                                            \
1857       && GET_CODE (SUBREG_REG (X)) == REG                               \
1858       && REG_OK_FOR_BASE_P (SUBREG_REG (X))))
1859
1860 #define RTX_OK_FOR_INDEX_P(X)                                           \
1861   ((GET_CODE (X) == REG && REG_OK_FOR_INDEX_P (X))                      \
1862   || (GET_CODE (X) == SUBREG                                            \
1863       && GET_CODE (SUBREG_REG (X)) == REG                               \
1864       && REG_OK_FOR_INDEX_P (SUBREG_REG (X))))
1865
1866 #define RTX_OK_FOR_OFFSET_P(X)                                          \
1867   (GET_CODE (X) == CONST_INT && INTVAL (X) >= -0x1000 && INTVAL (X) < 0x1000 - 8)
1868
1869 #define RTX_OK_FOR_OLO10_P(X)                                           \
1870   (GET_CODE (X) == CONST_INT && INTVAL (X) >= -0x1000 && INTVAL (X) < 0xc00 - 8)
1871
1872 /* Go to LABEL if ADDR (a legitimate address expression)
1873    has an effect that depends on the machine mode it is used for.
1874
1875    In PIC mode,
1876
1877       (mem:HI [%l7+a])
1878
1879    is not equivalent to
1880
1881       (mem:QI [%l7+a]) (mem:QI [%l7+a+1])
1882
1883    because [%l7+a+1] is interpreted as the address of (a+1).  */
1884
1885 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR, LABEL)       \
1886 {                                                       \
1887   if (flag_pic == 1)                                    \
1888     {                                                   \
1889       if (GET_CODE (ADDR) == PLUS)                      \
1890         {                                               \
1891           rtx op0 = XEXP (ADDR, 0);                     \
1892           rtx op1 = XEXP (ADDR, 1);                     \
1893           if (op0 == pic_offset_table_rtx               \
1894               && SYMBOLIC_CONST (op1))                  \
1895             goto LABEL;                                 \
1896         }                                               \
1897     }                                                   \
1898 }
1899 \f
1900 /* Try a machine-dependent way of reloading an illegitimate address
1901    operand.  If we find one, push the reload and jump to WIN.  This
1902    macro is used in only one place: `find_reloads_address' in reload.c.
1903
1904    For SPARC 32, we wish to handle addresses by splitting them into
1905    HIGH+LO_SUM pairs, retaining the LO_SUM in the memory reference.
1906    This cuts the number of extra insns by one.
1907
1908    Do nothing when generating PIC code and the address is a
1909    symbolic operand or requires a scratch register.  */
1910
1911 #define LEGITIMIZE_RELOAD_ADDRESS(X,MODE,OPNUM,TYPE,IND_LEVELS,WIN)     \
1912 do {                                                                    \
1913   /* Decompose SImode constants into hi+lo_sum.  We do have to          \
1914      rerecognize what we produce, so be careful.  */                    \
1915   if (CONSTANT_P (X)                                                    \
1916       && (MODE != TFmode || TARGET_ARCH64)                              \
1917       && GET_MODE (X) == SImode                                         \
1918       && GET_CODE (X) != LO_SUM && GET_CODE (X) != HIGH                 \
1919       && ! (flag_pic                                                    \
1920             && (symbolic_operand (X, Pmode)                             \
1921                 || pic_address_needs_scratch (X)))                      \
1922       && sparc_cmodel <= CM_MEDLOW)                                     \
1923     {                                                                   \
1924       X = gen_rtx_LO_SUM (GET_MODE (X),                                 \
1925                           gen_rtx_HIGH (GET_MODE (X), X), X);           \
1926       push_reload (XEXP (X, 0), NULL_RTX, &XEXP (X, 0), NULL,           \
1927                    BASE_REG_CLASS, GET_MODE (X), VOIDmode, 0, 0,        \
1928                    OPNUM, TYPE);                                        \
1929       goto WIN;                                                         \
1930     }                                                                   \
1931   /* ??? 64-bit reloads.  */                                            \
1932 } while (0)
1933 \f
1934 /* Specify the machine mode that this machine uses
1935    for the index in the tablejump instruction.  */
1936 /* If we ever implement any of the full models (such as CM_FULLANY),
1937    this has to be DImode in that case */
1938 #ifdef HAVE_GAS_SUBSECTION_ORDERING
1939 #define CASE_VECTOR_MODE \
1940 (! TARGET_PTR64 ? SImode : flag_pic ? SImode : TARGET_CM_MEDLOW ? SImode : DImode)
1941 #else
1942 /* If assembler does not have working .subsection -1, we use DImode for pic, as otherwise
1943    we have to sign extend which slows things down.  */
1944 #define CASE_VECTOR_MODE \
1945 (! TARGET_PTR64 ? SImode : flag_pic ? DImode : TARGET_CM_MEDLOW ? SImode : DImode)
1946 #endif
1947
1948 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1949 #define DEFAULT_SIGNED_CHAR 1
1950
1951 /* Max number of bytes we can move from memory to memory
1952    in one reasonably fast instruction.  */
1953 #define MOVE_MAX 8
1954
1955 /* If a memory-to-memory move would take MOVE_RATIO or more simple
1956    move-instruction pairs, we will do a movmem or libcall instead.  */
1957
1958 #define MOVE_RATIO(speed) ((speed) ? 8 : 3)
1959
1960 /* Define if operations between registers always perform the operation
1961    on the full register even if a narrower mode is specified.  */
1962 #define WORD_REGISTER_OPERATIONS
1963
1964 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
1965    will either zero-extend or sign-extend.  The value of this macro should
1966    be the code that says which one of the two operations is implicitly
1967    done, UNKNOWN if none.  */
1968 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
1969
1970 /* Nonzero if access to memory by bytes is slow and undesirable.
1971    For RISC chips, it means that access to memory by bytes is no
1972    better than access by words when possible, so grab a whole word
1973    and maybe make use of that.  */
1974 #define SLOW_BYTE_ACCESS 1
1975
1976 /* Define this to be nonzero if shift instructions ignore all but the low-order
1977    few bits.  */
1978 #define SHIFT_COUNT_TRUNCATED 1
1979
1980 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
1981    is done just by pretending it is already truncated.  */
1982 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
1983
1984 /* Given a comparison code (EQ, NE, etc.) and the first operand of a COMPARE,
1985    return the mode to be used for the comparison.  For floating-point,
1986    CCFP[E]mode is used.  CC_NOOVmode should be used when the first operand
1987    is a PLUS, MINUS, NEG, or ASHIFT.  CCmode should be used when no special
1988    processing is needed.  */
1989 #define SELECT_CC_MODE(OP,X,Y)  select_cc_mode ((OP), (X), (Y))
1990
1991 /* Return nonzero if MODE implies a floating point inequality can be
1992    reversed.  For SPARC this is always true because we have a full
1993    compliment of ordered and unordered comparisons, but until generic
1994    code knows how to reverse it correctly we keep the old definition.  */
1995 #define REVERSIBLE_CC_MODE(MODE) ((MODE) != CCFPEmode && (MODE) != CCFPmode)
1996
1997 /* A function address in a call instruction for indexing purposes.  */
1998 #define FUNCTION_MODE Pmode
1999
2000 /* Define this if addresses of constant functions
2001    shouldn't be put through pseudo regs where they can be cse'd.
2002    Desirable on machines where ordinary constants are expensive
2003    but a CALL with constant address is cheap.  */
2004 #define NO_FUNCTION_CSE
2005
2006 /* alloca should avoid clobbering the old register save area.  */
2007 #define SETJMP_VIA_SAVE_AREA
2008
2009 /* The _Q_* comparison libcalls return booleans.  */
2010 #define FLOAT_LIB_COMPARE_RETURNS_BOOL(MODE, COMPARISON) ((MODE) == TFmode)
2011
2012 /* Assume by default that the _Qp_* 64-bit libcalls are implemented such
2013    that the inputs are fully consumed before the output memory is clobbered.  */
2014
2015 #define TARGET_BUGGY_QP_LIB     0
2016
2017 /* Assume by default that we do not have the Solaris-specific conversion
2018    routines nor 64-bit integer multiply and divide routines.  */
2019
2020 #define SUN_CONVERSION_LIBFUNCS         0
2021 #define DITF_CONVERSION_LIBFUNCS        0
2022 #define SUN_INTEGER_MULTIPLY_64         0
2023
2024 /* Compute extra cost of moving data between one register class
2025    and another.  */
2026 #define GENERAL_OR_I64(C) ((C) == GENERAL_REGS || (C) == I64_REGS)
2027 #define REGISTER_MOVE_COST(MODE, CLASS1, CLASS2)                \
2028   (((FP_REG_CLASS_P (CLASS1) && GENERAL_OR_I64 (CLASS2)) \
2029     || (GENERAL_OR_I64 (CLASS1) && FP_REG_CLASS_P (CLASS2)) \
2030     || (CLASS1) == FPCC_REGS || (CLASS2) == FPCC_REGS)          \
2031    ? ((sparc_cpu == PROCESSOR_ULTRASPARC \
2032        || sparc_cpu == PROCESSOR_ULTRASPARC3 \
2033        || sparc_cpu == PROCESSOR_NIAGARA \
2034        || sparc_cpu == PROCESSOR_NIAGARA2) ? 12 : 6) : 2)
2035
2036 /* Provide the cost of a branch.  For pre-v9 processors we use
2037    a value of 3 to take into account the potential annulling of
2038    the delay slot (which ends up being a bubble in the pipeline slot)
2039    plus a cycle to take into consideration the instruction cache
2040    effects.
2041
2042    On v9 and later, which have branch prediction facilities, we set
2043    it to the depth of the pipeline as that is the cost of a
2044    mispredicted branch.
2045
2046    On Niagara, normal branches insert 3 bubbles into the pipe
2047    and annulled branches insert 4 bubbles.
2048
2049    On Niagara-2, a not-taken branch costs 1 cycle whereas a taken
2050    branch costs 6 cycles.  */
2051
2052 #define BRANCH_COST(speed_p, predictable_p) \
2053         ((sparc_cpu == PROCESSOR_V9 \
2054           || sparc_cpu == PROCESSOR_ULTRASPARC) \
2055          ? 7 \
2056          : (sparc_cpu == PROCESSOR_ULTRASPARC3 \
2057             ? 9 \
2058          : (sparc_cpu == PROCESSOR_NIAGARA \
2059             ? 4 \
2060          : (sparc_cpu == PROCESSOR_NIAGARA2 \
2061             ? 5 \
2062          : 3))))
2063 \f
2064 /* Control the assembler format that we output.  */
2065
2066 /* A C string constant describing how to begin a comment in the target
2067    assembler language.  The compiler assumes that the comment will end at
2068    the end of the line.  */
2069
2070 #define ASM_COMMENT_START "!"
2071
2072 /* Output to assembler file text saying following lines
2073    may contain character constants, extra white space, comments, etc.  */
2074
2075 #define ASM_APP_ON ""
2076
2077 /* Output to assembler file text saying following lines
2078    no longer contain unusual constructs.  */
2079
2080 #define ASM_APP_OFF ""
2081
2082 /* How to refer to registers in assembler output.
2083    This sequence is indexed by compiler's hard-register-number (see above).  */
2084
2085 #define REGISTER_NAMES \
2086 {"%g0", "%g1", "%g2", "%g3", "%g4", "%g5", "%g6", "%g7",                \
2087  "%o0", "%o1", "%o2", "%o3", "%o4", "%o5", "%sp", "%o7",                \
2088  "%l0", "%l1", "%l2", "%l3", "%l4", "%l5", "%l6", "%l7",                \
2089  "%i0", "%i1", "%i2", "%i3", "%i4", "%i5", "%fp", "%i7",                \
2090  "%f0", "%f1", "%f2", "%f3", "%f4", "%f5", "%f6", "%f7",                \
2091  "%f8", "%f9", "%f10", "%f11", "%f12", "%f13", "%f14", "%f15",          \
2092  "%f16", "%f17", "%f18", "%f19", "%f20", "%f21", "%f22", "%f23",        \
2093  "%f24", "%f25", "%f26", "%f27", "%f28", "%f29", "%f30", "%f31",        \
2094  "%f32", "%f33", "%f34", "%f35", "%f36", "%f37", "%f38", "%f39",        \
2095  "%f40", "%f41", "%f42", "%f43", "%f44", "%f45", "%f46", "%f47",        \
2096  "%f48", "%f49", "%f50", "%f51", "%f52", "%f53", "%f54", "%f55",        \
2097  "%f56", "%f57", "%f58", "%f59", "%f60", "%f61", "%f62", "%f63",        \
2098  "%fcc0", "%fcc1", "%fcc2", "%fcc3", "%icc", "%sfp" }
2099
2100 /* Define additional names for use in asm clobbers and asm declarations.  */
2101
2102 #define ADDITIONAL_REGISTER_NAMES \
2103 {{"ccr", SPARC_ICC_REG}, {"cc", SPARC_ICC_REG}}
2104
2105 /* On Sun 4, this limit is 2048.  We use 1000 to be safe, since the length
2106    can run past this up to a continuation point.  Once we used 1500, but
2107    a single entry in C++ can run more than 500 bytes, due to the length of
2108    mangled symbol names.  dbxout.c should really be fixed to do
2109    continuations when they are actually needed instead of trying to
2110    guess...  */
2111 #define DBX_CONTIN_LENGTH 1000
2112
2113 /* This is how to output a command to make the user-level label named NAME
2114    defined for reference from other files.  */
2115
2116 /* Globalizing directive for a label.  */
2117 #define GLOBAL_ASM_OP "\t.global "
2118
2119 /* The prefix to add to user-visible assembler symbols.  */
2120
2121 #define USER_LABEL_PREFIX "_"
2122
2123 /* This is how to store into the string LABEL
2124    the symbol_ref name of an internal numbered label where
2125    PREFIX is the class of label and NUM is the number within the class.
2126    This is suitable for output with `assemble_name'.  */
2127
2128 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)   \
2129   sprintf ((LABEL), "*%s%ld", (PREFIX), (long)(NUM))
2130
2131 /* This is how we hook in and defer the case-vector until the end of
2132    the function.  */
2133 #define ASM_OUTPUT_ADDR_VEC(LAB,VEC) \
2134   sparc_defer_case_vector ((LAB),(VEC), 0)
2135
2136 #define ASM_OUTPUT_ADDR_DIFF_VEC(LAB,VEC) \
2137   sparc_defer_case_vector ((LAB),(VEC), 1)
2138
2139 /* This is how to output an element of a case-vector that is absolute.  */
2140
2141 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)  \
2142 do {                                                                    \
2143   char label[30];                                                       \
2144   ASM_GENERATE_INTERNAL_LABEL (label, "L", VALUE);                      \
2145   if (CASE_VECTOR_MODE == SImode)                                       \
2146     fprintf (FILE, "\t.word\t");                                        \
2147   else                                                                  \
2148     fprintf (FILE, "\t.xword\t");                                       \
2149   assemble_name (FILE, label);                                          \
2150   fputc ('\n', FILE);                                                   \
2151 } while (0)
2152
2153 /* This is how to output an element of a case-vector that is relative.
2154    (SPARC uses such vectors only when generating PIC.)  */
2155
2156 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL)                \
2157 do {                                                                    \
2158   char label[30];                                                       \
2159   ASM_GENERATE_INTERNAL_LABEL (label, "L", (VALUE));                    \
2160   if (CASE_VECTOR_MODE == SImode)                                       \
2161     fprintf (FILE, "\t.word\t");                                        \
2162   else                                                                  \
2163     fprintf (FILE, "\t.xword\t");                                       \
2164   assemble_name (FILE, label);                                          \
2165   ASM_GENERATE_INTERNAL_LABEL (label, "L", (REL));                      \
2166   fputc ('-', FILE);                                                    \
2167   assemble_name (FILE, label);                                          \
2168   fputc ('\n', FILE);                                                   \
2169 } while (0)
2170
2171 /* This is what to output before and after case-vector (both
2172    relative and absolute).  If .subsection -1 works, we put case-vectors
2173    at the beginning of the current section.  */
2174
2175 #ifdef HAVE_GAS_SUBSECTION_ORDERING
2176
2177 #define ASM_OUTPUT_ADDR_VEC_START(FILE)                                 \
2178   fprintf(FILE, "\t.subsection\t-1\n")
2179
2180 #define ASM_OUTPUT_ADDR_VEC_END(FILE)                                   \
2181   fprintf(FILE, "\t.previous\n")
2182
2183 #endif
2184
2185 /* This is how to output an assembler line
2186    that says to advance the location counter
2187    to a multiple of 2**LOG bytes.  */
2188
2189 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
2190   if ((LOG) != 0)                       \
2191     fprintf (FILE, "\t.align %d\n", (1<<(LOG)))
2192
2193 /* This is how to output an assembler line that says to advance
2194    the location counter to a multiple of 2**LOG bytes using the
2195    "nop" instruction as padding.  */
2196 #define ASM_OUTPUT_ALIGN_WITH_NOP(FILE,LOG)   \
2197   if ((LOG) != 0)                             \
2198     fprintf (FILE, "\t.align %d,0x1000000\n", (1<<(LOG)))
2199
2200 #define ASM_OUTPUT_SKIP(FILE,SIZE)  \
2201   fprintf (FILE, "\t.skip "HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2202
2203 /* This says how to output an assembler line
2204    to define a global common symbol.  */
2205
2206 #define ASM_OUTPUT_COMMON(FILE, NAME, SIZE, ROUNDED)  \
2207 ( fputs ("\t.common ", (FILE)),         \
2208   assemble_name ((FILE), (NAME)),               \
2209   fprintf ((FILE), ","HOST_WIDE_INT_PRINT_UNSIGNED",\"bss\"\n", (SIZE)))
2210
2211 /* This says how to output an assembler line to define a local common
2212    symbol.  */
2213
2214 #define ASM_OUTPUT_ALIGNED_LOCAL(FILE, NAME, SIZE, ALIGNED)             \
2215 ( fputs ("\t.reserve ", (FILE)),                                        \
2216   assemble_name ((FILE), (NAME)),                                       \
2217   fprintf ((FILE), ","HOST_WIDE_INT_PRINT_UNSIGNED",\"bss\",%u\n",      \
2218            (SIZE), ((ALIGNED) / BITS_PER_UNIT)))
2219
2220 /* A C statement (sans semicolon) to output to the stdio stream
2221    FILE the assembler definition of uninitialized global DECL named
2222    NAME whose size is SIZE bytes and alignment is ALIGN bytes.
2223    Try to use asm_output_aligned_bss to implement this macro.  */
2224
2225 #define ASM_OUTPUT_ALIGNED_BSS(FILE, DECL, NAME, SIZE, ALIGN)   \
2226   do {                                                          \
2227     ASM_OUTPUT_ALIGNED_LOCAL (FILE, NAME, SIZE, ALIGN);         \
2228   } while (0)
2229
2230 #define IDENT_ASM_OP "\t.ident\t"
2231
2232 /* Output #ident as a .ident.  */
2233
2234 #define ASM_OUTPUT_IDENT(FILE, NAME) \
2235   fprintf (FILE, "%s\"%s\"\n", IDENT_ASM_OP, NAME);
2236
2237 /* Prettify the assembly.  */
2238
2239 extern int sparc_indent_opcode;
2240
2241 #define ASM_OUTPUT_OPCODE(FILE, PTR)    \
2242   do {                                  \
2243     if (sparc_indent_opcode)            \
2244       {                                 \
2245         putc (' ', FILE);               \
2246         sparc_indent_opcode = 0;        \
2247       }                                 \
2248   } while (0)
2249
2250 #define SPARC_SYMBOL_REF_TLS_P(RTX) \
2251   (GET_CODE (RTX) == SYMBOL_REF && SYMBOL_REF_TLS_MODEL (RTX) != 0)
2252
2253 #define PRINT_OPERAND_PUNCT_VALID_P(CHAR) \
2254   ((CHAR) == '#' || (CHAR) == '*' || (CHAR) == '('              \
2255    || (CHAR) == ')' || (CHAR) == '_' || (CHAR) == '&')
2256
2257 /* Print operand X (an rtx) in assembler syntax to file FILE.
2258    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2259    For `%' followed by punctuation, CODE is the punctuation and X is null.  */
2260
2261 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
2262
2263 /* Print a memory address as an operand to reference that memory location.  */
2264
2265 #define PRINT_OPERAND_ADDRESS(FILE, ADDR)  \
2266 { register rtx base, index = 0;                                 \
2267   int offset = 0;                                               \
2268   register rtx addr = ADDR;                                     \
2269   if (GET_CODE (addr) == REG)                                   \
2270     fputs (reg_names[REGNO (addr)], FILE);                      \
2271   else if (GET_CODE (addr) == PLUS)                             \
2272     {                                                           \
2273       if (GET_CODE (XEXP (addr, 0)) == CONST_INT)               \
2274         offset = INTVAL (XEXP (addr, 0)), base = XEXP (addr, 1);\
2275       else if (GET_CODE (XEXP (addr, 1)) == CONST_INT)          \
2276         offset = INTVAL (XEXP (addr, 1)), base = XEXP (addr, 0);\
2277       else                                                      \
2278         base = XEXP (addr, 0), index = XEXP (addr, 1);          \
2279       if (GET_CODE (base) == LO_SUM)                            \
2280         {                                                       \
2281           gcc_assert (USE_AS_OFFSETABLE_LO10                    \
2282                       && TARGET_ARCH64                          \
2283                       && ! TARGET_CM_MEDMID);                   \
2284           output_operand (XEXP (base, 0), 0);                   \
2285           fputs ("+%lo(", FILE);                                \
2286           output_address (XEXP (base, 1));                      \
2287           fprintf (FILE, ")+%d", offset);                       \
2288         }                                                       \
2289       else                                                      \
2290         {                                                       \
2291           fputs (reg_names[REGNO (base)], FILE);                \
2292           if (index == 0)                                       \
2293             fprintf (FILE, "%+d", offset);                      \
2294           else if (GET_CODE (index) == REG)                     \
2295             fprintf (FILE, "+%s", reg_names[REGNO (index)]);    \
2296           else if (GET_CODE (index) == SYMBOL_REF               \
2297                    || GET_CODE (index) == LABEL_REF             \
2298                    || GET_CODE (index) == CONST)                \
2299             fputc ('+', FILE), output_addr_const (FILE, index); \
2300           else gcc_unreachable ();                              \
2301         }                                                       \
2302     }                                                           \
2303   else if (GET_CODE (addr) == MINUS                             \
2304            && GET_CODE (XEXP (addr, 1)) == LABEL_REF)           \
2305     {                                                           \
2306       output_addr_const (FILE, XEXP (addr, 0));                 \
2307       fputs ("-(", FILE);                                       \
2308       output_addr_const (FILE, XEXP (addr, 1));                 \
2309       fputs ("-.)", FILE);                                      \
2310     }                                                           \
2311   else if (GET_CODE (addr) == LO_SUM)                           \
2312     {                                                           \
2313       output_operand (XEXP (addr, 0), 0);                       \
2314       if (TARGET_CM_MEDMID)                                     \
2315         fputs ("+%l44(", FILE);                                 \
2316       else                                                      \
2317         fputs ("+%lo(", FILE);                                  \
2318       output_address (XEXP (addr, 1));                          \
2319       fputc (')', FILE);                                        \
2320     }                                                           \
2321   else if (flag_pic && GET_CODE (addr) == CONST                 \
2322            && GET_CODE (XEXP (addr, 0)) == MINUS                \
2323            && GET_CODE (XEXP (XEXP (addr, 0), 1)) == CONST      \
2324            && GET_CODE (XEXP (XEXP (XEXP (addr, 0), 1), 0)) == MINUS    \
2325            && XEXP (XEXP (XEXP (XEXP (addr, 0), 1), 0), 1) == pc_rtx)   \
2326     {                                                           \
2327       addr = XEXP (addr, 0);                                    \
2328       output_addr_const (FILE, XEXP (addr, 0));                 \
2329       /* Group the args of the second CONST in parenthesis.  */ \
2330       fputs ("-(", FILE);                                       \
2331       /* Skip past the second CONST--it does nothing for us.  */\
2332       output_addr_const (FILE, XEXP (XEXP (addr, 1), 0));       \
2333       /* Close the parenthesis.  */                             \
2334       fputc (')', FILE);                                        \
2335     }                                                           \
2336   else                                                          \
2337     {                                                           \
2338       output_addr_const (FILE, addr);                           \
2339     }                                                           \
2340 }
2341
2342 /* TLS support defaulting to original Sun flavor.  GNU extensions
2343    must be activated in separate configuration files.  */
2344 #ifdef HAVE_AS_TLS
2345 #define TARGET_TLS 1
2346 #else
2347 #define TARGET_TLS 0
2348 #endif
2349
2350 #define TARGET_SUN_TLS TARGET_TLS
2351 #define TARGET_GNU_TLS 0
2352
2353 /* The number of Pmode words for the setjmp buffer.  */
2354 #define JMP_BUF_SIZE 12
2355
2356 /* We use gcc _mcount for profiling.  */
2357 #define NO_PROFILE_COUNTERS 0