gcc/config/pa/pa64-regs.h

   1 /* Configuration for GCC-compiler for PA-RISC.
   2    Copyright (C) 1999, 2000, 2003, 2004, 2007 Free Software Foundation, Inc.
   3
   4 This file is part of GCC.
   5
   6 GCC is free software; you can redistribute it and/or modify
   7 it under the terms of the GNU General Public License as published by
   8 the Free Software Foundation; either version 3, or (at your option)
   9 any later version.
  10
  11 GCC is distributed in the hope that it will be useful,
  12 but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 GNU General Public License for more details.
  15
  16 You should have received a copy of the GNU General Public License
  17 along with GCC; see the file COPYING3.  If not see
  18 <http://www.gnu.org/licenses/>.  */
  19
  20 /* Standard register usage.
  21
  22    It is safe to refer to actual register numbers in this file.  */
  23
  24 /* Number of actual hardware registers.
  25    The hardware registers are assigned numbers for the compiler
  26    from 0 to just below FIRST_PSEUDO_REGISTER.
  27    All registers that the compiler knows about must be given numbers,
  28    even those that are not normally considered general registers.
  29
  30    HP-PA 2.0w has 32 fullword registers and 32 floating point
  31    registers. However, the floating point registers behave
  32    differently: the left and right halves of registers are addressable
  33    as 32-bit registers.
  34
  35    Due to limitations within GCC itself, we do not expose the left/right
  36    half addressability when in wide mode.  This is not a major performance
  37    issue as using the halves independently triggers false dependency stalls
  38    anyway.  */
  39
  40 #define FIRST_PSEUDO_REGISTER 61  /* 32 general regs + 28 fp regs +
  41                                      + 1 shift reg */
  42
  43 /* 1 for registers that have pervasive standard uses
  44    and are not available for the register allocator.
  45
  46    On the HP-PA, these are:
  47    Reg 0        = 0 (hardware). However, 0 is used for condition code,
  48                   so is not fixed.
  49    Reg 1        = ADDIL target/Temporary (hardware).
  50    Reg 2        = Return Pointer
  51    Reg 3        = Frame Pointer
  52    Reg 4        = Frame Pointer (>8k varying frame with HP compilers only)
  53    Reg 4-18     = Preserved Registers
  54    Reg 19       = Linkage Table Register in HPUX 8.0 shared library scheme.
  55    Reg 20-22    = Temporary Registers
  56    Reg 23-26    = Temporary/Parameter Registers
  57    Reg 27       = Global Data Pointer (hp)
  58    Reg 28       = Temporary/Return Value register
  59    Reg 29       = Temporary/Static Chain/Return Value register #2
  60    Reg 30       = stack pointer
  61    Reg 31       = Temporary/Millicode Return Pointer (hp)
  62
  63    Freg 0-3     = Status Registers      -- Not known to the compiler.
  64    Freg 4-7     = Arguments/Return Value
  65    Freg 8-11    = Temporary Registers
  66    Freg 12-21   = Preserved Registers
  67    Freg 22-31 = Temporary Registers
  68
  69 */
  70
  71 #define FIXED_REGISTERS  \
  72  {0, 0, 0, 0, 0, 0, 0, 0, \
  73   0, 0, 0, 0, 0, 0, 0, 0, \
  74   0, 0, 0, 0, 0, 0, 0, 0, \
  75   0, 0, 0, 1, 0, 0, 1, 0, \
  76   /* fp registers */      \
  77   0, 0, 0, 0, 0, 0, 0, 0, \
  78   0, 0, 0, 0, 0, 0, 0, 0, \
  79   0, 0, 0, 0, 0, 0, 0, 0, \
  80   0, 0, 0, 0,             \
  81   /* shift register */    \
  82   0}
  83
  84 /* 1 for registers not available across function calls.
  85    These must include the FIXED_REGISTERS and also any
  86    registers that can be used without being saved.
  87    The latter must include the registers where values are returned
  88    and the register where structure-value addresses are passed.
  89    Aside from that, you can include as many other registers as you like.  */
  90 #define CALL_USED_REGISTERS  \
  91  {1, 1, 1, 0, 0, 0, 0, 0, \
  92   0, 0, 0, 0, 0, 0, 0, 0, \
  93   0, 0, 0, 1, 1, 1, 1, 1, \
  94   1, 1, 1, 1, 1, 1, 1, 1, \
  95   /* fp registers */      \
  96   1, 1, 1, 1, 1, 1, 1, 1, \
  97   0, 0, 0, 0, 0, 0, 0, 0, \
  98   0, 0, 1, 1, 1, 1, 1, 1, \
  99   1, 1, 1, 1,             \
 100   /* shift register */    \
 101   1}
 102
 103 #define CONDITIONAL_REGISTER_USAGE \
 104 {                                               \
 105   int i;                                        \
 106   if (TARGET_DISABLE_FPREGS || TARGET_SOFT_FLOAT)\
 107     {                                           \
 108       for (i = FP_REG_FIRST; i <= FP_REG_LAST; i++)\
 109         fixed_regs[i] = call_used_regs[i] = 1;  \
 110     }                                           \
 111   if (flag_pic)                                 \
 112     fixed_regs[PIC_OFFSET_TABLE_REGNUM] = 1;    \
 113 }
 114
 115 /* Allocate the call used registers first.  This should minimize
 116    the number of registers that need to be saved (as call used
 117    registers will generally not be allocated across a call).
 118
 119    Experimentation has shown slightly better results by allocating
 120    FP registers first.  We allocate the caller-saved registers more
 121    or less in reverse order to their allocation as arguments.  */
 122
 123 #define REG_ALLOC_ORDER \
 124  {                                      \
 125   /* caller-saved fp regs.  */          \
 126   50, 51, 52, 53, 54, 55, 56, 57,       \
 127   58, 59, 39, 38, 37, 36, 35, 34,       \
 128   33, 32,                               \
 129   /* caller-saved general regs.  */     \
 130   28, 31, 19, 20, 21, 22, 23, 24,       \
 131   25, 26, 29,  2,                       \
 132   /* callee-saved fp regs.  */          \
 133   40, 41, 42, 43, 44, 45, 46, 47,       \
 134   48, 49,                               \
 135   /* callee-saved general regs.  */     \
 136    3,  4,  5,  6,  7,  8,  9, 10,       \
 137   11, 12, 13, 14, 15, 16, 17, 18,       \
 138   /* special registers.  */             \
 139    1, 27, 30,  0, 60}
 140
 141
 142 /* Return number of consecutive hard regs needed starting at reg REGNO
 143    to hold something of mode MODE.
 144    This is ordinarily the length in words of a value of mode MODE
 145    but can be less for certain modes in special long registers.
 146
 147    For PA64, GPRs and FPRs hold 64 bits worth.  We ignore the 32-bit
 148    addressability of the FPRs and pretend each register holds precisely
 149    WORD_SIZE bits.  Note that SCmode values are placed in a single FPR.
 150    Thus, any patterns defined to operate on these values would have to
 151    use the 32-bit addressability of the FPR registers.  */
 152 #define HARD_REGNO_NREGS(REGNO, MODE)                                   \
 153   ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
 154
 155 /* These are the valid FP modes.  */
 156 #define VALID_FP_MODE_P(MODE)                                           \
 157   ((MODE) == SFmode || (MODE) == DFmode                                 \
 158    || (MODE) == SCmode || (MODE) == DCmode                              \
 159    || (MODE) == QImode || (MODE) == HImode || (MODE) == SImode          \
 160    || (MODE) == DImode)
 161
 162 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.
 163    On the HP-PA, the cpu registers can hold any mode.  We
 164    force this to be an even register is it cannot hold the full mode.  */
 165 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
 166   ((REGNO) == 0                                                         \
 167    ? (MODE) == CCmode || (MODE) == CCFPmode                             \
 168    /* Make wide modes be in aligned registers.  */                      \
 169    : FP_REGNO_P (REGNO)                                                 \
 170      ? (VALID_FP_MODE_P (MODE)                                          \
 171         && (GET_MODE_SIZE (MODE) <= 8                                   \
 172             || (GET_MODE_SIZE (MODE) == 16 && ((REGNO) & 1) == 0)       \
 173             || (GET_MODE_SIZE (MODE) == 32 && ((REGNO) & 3) == 0)))     \
 174    : (GET_MODE_SIZE (MODE) <= UNITS_PER_WORD                            \
 175       || (GET_MODE_SIZE (MODE) == 2 * UNITS_PER_WORD                    \
 176           && ((((REGNO) & 1) == 1 && (REGNO) <= 25) || (REGNO) == 28))  \
 177       || (GET_MODE_SIZE (MODE) == 4 * UNITS_PER_WORD                    \
 178           && ((REGNO) & 3) == 3 && (REGNO) <= 23)))
 179
 180 /* How to renumber registers for dbx and gdb.
 181
 182    Registers 0  - 31 remain unchanged.
 183
 184    Registers 32 - 59 are mapped to 72, 74, 76 ...
 185
 186    Register 60 is mapped to 32.  */
 187 #define DBX_REGISTER_NUMBER(REGNO) \
 188   ((REGNO) <= 31 ? (REGNO) : ((REGNO) < 60 ? (REGNO - 32) * 2 + 72 : 32))
 189
 190 /* We must not use the DBX register numbers for the DWARF 2 CFA column
 191    numbers because that maps to numbers beyond FIRST_PSEUDO_REGISTER.
 192    Instead use the identity mapping.  */
 193 #define DWARF_FRAME_REGNUM(REG) REG
 194
 195 /* Define the classes of registers for register constraints in the
 196    machine description.  Also define ranges of constants.
 197
 198    One of the classes must always be named ALL_REGS and include all hard regs.
 199    If there is more than one class, another class must be named NO_REGS
 200    and contain no registers.
 201
 202    The name GENERAL_REGS must be the name of a class (or an alias for
 203    another name such as ALL_REGS).  This is the class of registers
 204    that is allowed by "g" or "r" in a register constraint.
 205    Also, registers outside this class are allocated only when
 206    instructions express preferences for them.
 207
 208    The classes must be numbered in nondecreasing order; that is,
 209    a larger-numbered class must never be contained completely
 210    in a smaller-numbered class.
 211
 212    For any two classes, it is very desirable that there be another
 213    class that represents their union.  */
 214
 215   /* The HP-PA has four kinds of registers: general regs, 1.0 fp regs,
 216      1.1 fp regs, and the high 1.1 fp regs, to which the operands of
 217      fmpyadd and fmpysub are restricted.  */
 218
 219 enum reg_class { NO_REGS, R1_REGS, GENERAL_REGS, FPUPPER_REGS, FP_REGS,
 220                  GENERAL_OR_FP_REGS, SHIFT_REGS, ALL_REGS, LIM_REG_CLASSES};
 221
 222 #define N_REG_CLASSES (int) LIM_REG_CLASSES
 223
 224 /* Give names of register classes as strings for dump file.  */
 225
 226 #define REG_CLASS_NAMES \
 227   {"NO_REGS", "R1_REGS", "GENERAL_REGS", "FPUPPER_REGS", "FP_REGS", \
 228    "GENERAL_OR_FP_REGS", "SHIFT_REGS", "ALL_REGS"}
 229
 230 /* Define which registers fit in which classes.
 231    This is an initializer for a vector of HARD_REG_SET
 232    of length N_REG_CLASSES. Register 0, the "condition code" register,
 233    is in no class.  */
 234
 235 #define REG_CLASS_CONTENTS      \
 236  {{0x00000000, 0x00000000},     /* NO_REGS */                   \
 237   {0x00000002, 0x00000000},     /* R1_REGS */                   \
 238   {0xfffffffe, 0x00000000},     /* GENERAL_REGS */              \
 239   {0x00000000, 0x00000000},     /* FPUPPER_REGS */                      \
 240   {0x00000000, 0x0fffffff},     /* FP_REGS */                   \
 241   {0xfffffffe, 0x0fffffff},     /* GENERAL_OR_FP_REGS */        \
 242   {0x00000000, 0x10000000},     /* SHIFT_REGS */                \
 243   {0xfffffffe, 0x1fffffff}}     /* ALL_REGS */
 244
 245 /* Defines invalid mode changes.
 246
 247    SImode loads to floating-point registers are not zero-extended.
 248    The definition for LOAD_EXTEND_OP specifies that integer loads
 249    narrower than BITS_PER_WORD will be zero-extended.  As a result,
 250    we inhibit changes from SImode unless they are to a mode that is
 251    identical in size.  */
 252
 253 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)               \
 254   ((FROM) == SImode && GET_MODE_SIZE (FROM) != GET_MODE_SIZE (TO)       \
 255    ? reg_classes_intersect_p (CLASS, FP_REGS) : 0)
 256
 257 /* Return the class number of the smallest class containing
 258    reg number REGNO.  This could be a conditional expression
 259    or could index an array.  */
 260
 261 #define REGNO_REG_CLASS(REGNO)                                          \
 262   ((REGNO) == 0 ? NO_REGS                                               \
 263    : (REGNO) == 1 ? R1_REGS                                             \
 264    : (REGNO) < 32 ? GENERAL_REGS                                        \
 265    : (REGNO) < 60 ? FP_REGS                                             \
 266    : SHIFT_REGS)
 267
 268 /* Return the maximum number of consecutive registers
 269    needed to represent mode MODE in a register of class CLASS.  */
 270 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
 271   ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
 272
 273 /* 1 if N is a possible register number for function argument passing.  */
 274
 275 #define FUNCTION_ARG_REGNO_P(N) \
 276   ((((N) >= 19) && (N) <= 26) \
 277    || (! TARGET_SOFT_FLOAT && (N) >= 32 && (N) <= 39))
 278
 279 /* How to refer to registers in assembler output.
 280    This sequence is indexed by compiler's hard-register-number (see above).  */
 281
 282 #define REGISTER_NAMES \
 283 {"%r0",   "%r1",    "%r2",   "%r3",    "%r4",   "%r5",    "%r6",   "%r7",    \
 284  "%r8",   "%r9",    "%r10",  "%r11",   "%r12",  "%r13",   "%r14",  "%r15",   \
 285  "%r16",  "%r17",   "%r18",  "%r19",   "%r20",  "%r21",   "%r22",  "%r23",   \
 286  "%r24",  "%r25",   "%r26",  "%r27",   "%r28",  "%r29",   "%r30",  "%r31",   \
 287  "%fr4",  "%fr5",   "%fr6",  "%fr7",   "%fr8",  "%fr9",   "%fr10", "%fr11",  \
 288  "%fr12", "%fr13",  "%fr14", "%fr15",  "%fr16", "%fr17",  "%fr18", "%fr19",  \
 289  "%fr20", "%fr21",  "%fr22", "%fr23",  "%fr24", "%fr25",  "%fr26", "%fr27",  \
 290  "%fr28", "%fr29",  "%fr30", "%fr31", "SAR"}
 291
 292 #define ADDITIONAL_REGISTER_NAMES \
 293  {{"%cr11",60}}
 294
 295 #define FP_SAVED_REG_LAST 49
 296 #define FP_SAVED_REG_FIRST 40
 297 #define FP_REG_STEP 1
 298 #define FP_REG_FIRST 32
 299 #define FP_REG_LAST 59