gcc/config/mips/mips.h

   1 /* Definitions of target machine for GNU compiler.  MIPS version.
   2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
   3    1999, 2000, 2001, 2002, 2003 Free Software Foundation, Inc.
   4    Contributed by A. Lichnewsky (lich@inria.inria.fr).
   5    Changed by Michael Meissner  (meissner@osf.org).
   6    64 bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
   7    Brendan Eich (brendan@microunity.com).
   8
   9 This file is part of GNU CC.
  10
  11 GNU CC is free software; you can redistribute it and/or modify
  12 it under the terms of the GNU General Public License as published by
  13 the Free Software Foundation; either version 2, or (at your option)
  14 any later version.
  15
  16 GNU CC is distributed in the hope that it will be useful,
  17 but WITHOUT ANY WARRANTY; without even the implied warranty of
  18 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19 GNU General Public License for more details.
  20
  21 You should have received a copy of the GNU General Public License
  22 along with GNU CC; see the file COPYING.  If not, write to
  23 the Free Software Foundation, 59 Temple Place - Suite 330,
  24 Boston, MA 02111-1307, USA.  */
  25
  26
  27 /* Standard GCC variables that we reference.  */
  28
  29 extern char     call_used_regs[];
  30 extern int      may_call_alloca;
  31 extern int      target_flags;
  32
  33 /* MIPS external variables defined in mips.c.  */
  34
  35 /* comparison type */
  36 enum cmp_type {
  37   CMP_SI,                               /* compare four byte integers */
  38   CMP_DI,                               /* compare eight byte integers */
  39   CMP_SF,                               /* compare single precision floats */
  40   CMP_DF,                               /* compare double precision floats */
  41   CMP_MAX                               /* max comparison type */
  42 };
  43
  44 /* Which processor to schedule for.  Since there is no difference between
  45    a R2000 and R3000 in terms of the scheduler, we collapse them into
  46    just an R3000.  The elements of the enumeration must match exactly
  47    the cpu attribute in the mips.md machine description.  */
  48
  49 enum processor_type {
  50   PROCESSOR_DEFAULT,
  51   PROCESSOR_4KC,
  52   PROCESSOR_5KC,
  53   PROCESSOR_20KC,
  54   PROCESSOR_M4K,
  55   PROCESSOR_R3000,
  56   PROCESSOR_R3900,
  57   PROCESSOR_R6000,
  58   PROCESSOR_R4000,
  59   PROCESSOR_R4100,
  60   PROCESSOR_R4111,
  61   PROCESSOR_R4120,
  62   PROCESSOR_R4300,
  63   PROCESSOR_R4600,
  64   PROCESSOR_R4650,
  65   PROCESSOR_R5000,
  66   PROCESSOR_R5400,
  67   PROCESSOR_R5500,
  68   PROCESSOR_R7000,
  69   PROCESSOR_R8000,
  70   PROCESSOR_R9000,
  71   PROCESSOR_SB1,
  72   PROCESSOR_SR71000
  73 };
  74
  75 /* Recast the cpu class to be the cpu attribute.  */
  76 #define mips_cpu_attr ((enum attr_cpu)mips_tune)
  77
  78 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
  79    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
  80    to work on a 64 bit machine.  */
  81
  82 #define ABI_32  0
  83 #define ABI_N32 1
  84 #define ABI_64  2
  85 #define ABI_EABI 3
  86 #define ABI_O64  4
  87
  88 /* Whether to emit abicalls code sequences or not.  */
  89
  90 enum mips_abicalls_type {
  91   MIPS_ABICALLS_NO,
  92   MIPS_ABICALLS_YES
  93 };
  94
  95 /* Recast the abicalls class to be the abicalls attribute.  */
  96 #define mips_abicalls_attr ((enum attr_abicalls)mips_abicalls)
  97
  98 /* Information about one recognized processor.  Defined here for the
  99    benefit of TARGET_CPU_CPP_BUILTINS.  */
 100 struct mips_cpu_info {
 101   /* The 'canonical' name of the processor as far as GCC is concerned.
 102      It's typically a manufacturer's prefix followed by a numerical
 103      designation.  It should be lower case.  */
 104   const char *name;
 105
 106   /* The internal processor number that most closely matches this
 107      entry.  Several processors can have the same value, if there's no
 108      difference between them from GCC's point of view.  */
 109   enum processor_type cpu;
 110
 111   /* The ISA level that the processor implements.  */
 112   int isa;
 113 };
 114
 115 extern char mips_reg_names[][8];        /* register names (a0 vs. $4).  */
 116 extern char mips_print_operand_punct[256]; /* print_operand punctuation chars */
 117 extern const char *current_function_file; /* filename current function is in */
 118 extern int num_source_filenames;        /* current .file # */
 119 extern int mips_section_threshold;      /* # bytes of data/sdata cutoff */
 120 extern int sym_lineno;                  /* sgi next label # for each stmt */
 121 extern int set_noreorder;               /* # of nested .set noreorder's  */
 122 extern int set_nomacro;                 /* # of nested .set nomacro's  */
 123 extern int set_noat;                    /* # of nested .set noat's  */
 124 extern int set_volatile;                /* # of nested .set volatile's  */
 125 extern int mips_branch_likely;          /* emit 'l' after br (branch likely) */
 126 extern int mips_dbx_regno[];            /* Map register # to debug register # */
 127 extern GTY(()) rtx branch_cmp[2];       /* operands for compare */
 128 extern enum cmp_type branch_type;       /* what type of branch to use */
 129 extern enum processor_type mips_arch;   /* which cpu to codegen for */
 130 extern enum processor_type mips_tune;   /* which cpu to schedule for */
 131 extern enum mips_abicalls_type mips_abicalls;/* for svr4 abi pic calls */
 132 extern int mips_isa;                    /* architectural level */
 133 extern int mips16;                      /* whether generating mips16 code */
 134 extern int mips16_hard_float;           /* mips16 without -msoft-float */
 135 extern int mips_entry;                  /* generate entry/exit for mips16 */
 136 extern const char *mips_arch_string;    /* for -march=<xxx> */
 137 extern const char *mips_tune_string;    /* for -mtune=<xxx> */
 138 extern const char *mips_isa_string;     /* for -mips{1,2,3,4} */
 139 extern const char *mips_abi_string;     /* for -mabi={32,n32,64} */
 140 extern const char *mips_entry_string;   /* for -mentry */
 141 extern const char *mips_no_mips16_string;/* for -mno-mips16 */
 142 extern const char *mips_cache_flush_func;/* for -mflush-func= and -mno-flush-func */
 143 extern int mips_string_length;          /* length of strings for mips16 */
 144 extern const struct mips_cpu_info mips_cpu_info_table[];
 145 extern const struct mips_cpu_info *mips_arch_info;
 146 extern const struct mips_cpu_info *mips_tune_info;
 147
 148 /* Macros to silence warnings about numbers being signed in traditional
 149    C and unsigned in ISO C when compiled on 32-bit hosts.  */
 150
 151 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
 152 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
 153 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
 154
 155 \f
 156 /* Run-time compilation parameters selecting different hardware subsets.  */
 157
 158 /* Macros used in the machine description to test the flags.  */
 159
 160                                         /* Bits for real switches */
 161 #define MASK_INT64         0x00000001   /* ints are 64 bits */
 162 #define MASK_LONG64        0x00000002   /* longs are 64 bits */
 163 #define MASK_SPLIT_ADDR    0x00000004   /* Address splitting is enabled.  */
 164 #define MASK_NO_FUSED_MADD 0x00000008   /* Don't generate floating point
 165                                            multiply-add operations.  */
 166 #define MASK_GAS           0x00000010   /* Gas used instead of MIPS as */
 167 #define MASK_NAME_REGS     0x00000020   /* Use MIPS s/w reg name convention */
 168 #define MASK_EXPLICIT_RELOCS 0x00000040 /* Use relocation operators.  */
 169 #define MASK_MEMCPY        0x00000080   /* call memcpy instead of inline code*/
 170 #define MASK_SOFT_FLOAT    0x00000100   /* software floating point */
 171 #define MASK_FLOAT64       0x00000200   /* fp registers are 64 bits */
 172 #define MASK_ABICALLS      0x00000400   /* emit .abicalls/.cprestore/.cpload */
 173 #define MASK_UNUSED1       0x00000800   /* Unused Mask.  */
 174 #define MASK_LONG_CALLS    0x00001000   /* Always call through a register */
 175 #define MASK_64BIT         0x00002000   /* Use 64 bit GP registers and insns */
 176 #define MASK_EMBEDDED_PIC  0x00004000   /* Generate embedded PIC code */
 177 #define MASK_EMBEDDED_DATA 0x00008000   /* Reduce RAM usage, not fast code */
 178 #define MASK_BIG_ENDIAN    0x00010000   /* Generate big endian code */
 179 #define MASK_SINGLE_FLOAT  0x00020000   /* Only single precision FPU.  */
 180 #define MASK_MAD           0x00040000   /* Generate mad/madu as on 4650.  */
 181 #define MASK_4300_MUL_FIX  0x00080000   /* Work-around early Vr4300 CPU bug */
 182 #define MASK_MIPS16        0x00100000   /* Generate mips16 code */
 183 #define MASK_NO_CHECK_ZERO_DIV \
 184                            0x00200000   /* divide by zero checking */
 185 #define MASK_BRANCHLIKELY  0x00400000   /* Generate Branch Likely
 186                                            instructions.  */
 187 #define MASK_UNINIT_CONST_IN_RODATA \
 188                            0x00800000   /* Store uninitialized
 189                                            consts in rodata */
 190
 191                                         /* Debug switches, not documented */
 192 #define MASK_DEBUG      0               /* unused */
 193 #define MASK_DEBUG_A    0               /* don't allow <label>($reg) addrs */
 194 #define MASK_DEBUG_B    0               /* GO_IF_LEGITIMATE_ADDRESS debug */
 195 #define MASK_DEBUG_C    0               /* don't expand seq, etc.  */
 196 #define MASK_DEBUG_D    0               /* don't do define_split's */
 197 #define MASK_DEBUG_E    0               /* function_arg debug */
 198 #define MASK_DEBUG_F    0               /* ??? */
 199 #define MASK_DEBUG_G    0               /* don't support 64 bit arithmetic */
 200 #define MASK_DEBUG_I    0               /* unused */
 201
 202                                         /* Dummy switches used only in specs */
 203 #define MASK_MIPS_TFILE 0               /* flag for mips-tfile usage */
 204
 205                                         /* r4000 64 bit sizes */
 206 #define TARGET_INT64            (target_flags & MASK_INT64)
 207 #define TARGET_LONG64           (target_flags & MASK_LONG64)
 208 #define TARGET_FLOAT64          (target_flags & MASK_FLOAT64)
 209 #define TARGET_64BIT            (target_flags & MASK_64BIT)
 210
 211                                         /* Mips vs. GNU linker */
 212 #define TARGET_SPLIT_ADDRESSES  (target_flags & MASK_SPLIT_ADDR)
 213
 214                                         /* Mips vs. GNU assembler */
 215 #define TARGET_GAS              (target_flags & MASK_GAS)
 216 #define TARGET_MIPS_AS          (!TARGET_GAS)
 217
 218                                         /* Debug Modes */
 219 #define TARGET_DEBUG_MODE       (target_flags & MASK_DEBUG)
 220 #define TARGET_DEBUG_A_MODE     (target_flags & MASK_DEBUG_A)
 221 #define TARGET_DEBUG_B_MODE     (target_flags & MASK_DEBUG_B)
 222 #define TARGET_DEBUG_C_MODE     (target_flags & MASK_DEBUG_C)
 223 #define TARGET_DEBUG_D_MODE     (target_flags & MASK_DEBUG_D)
 224 #define TARGET_DEBUG_E_MODE     (target_flags & MASK_DEBUG_E)
 225 #define TARGET_DEBUG_F_MODE     (target_flags & MASK_DEBUG_F)
 226 #define TARGET_DEBUG_G_MODE     (target_flags & MASK_DEBUG_G)
 227 #define TARGET_DEBUG_I_MODE     (target_flags & MASK_DEBUG_I)
 228
 229                                         /* Reg. Naming in .s ($21 vs. $a0) */
 230 #define TARGET_NAME_REGS        (target_flags & MASK_NAME_REGS)
 231
 232                                         /* call memcpy instead of inline code */
 233 #define TARGET_MEMCPY           (target_flags & MASK_MEMCPY)
 234
 235                                         /* .abicalls, etc from Pyramid V.4 */
 236 #define TARGET_ABICALLS         (target_flags & MASK_ABICALLS)
 237
 238                                         /* software floating point */
 239 #define TARGET_SOFT_FLOAT       (target_flags & MASK_SOFT_FLOAT)
 240 #define TARGET_HARD_FLOAT       (! TARGET_SOFT_FLOAT)
 241
 242                                         /* always call through a register */
 243 #define TARGET_LONG_CALLS       (target_flags & MASK_LONG_CALLS)
 244
 245                                         /* generate embedded PIC code;
 246                                            requires gas.  */
 247 #define TARGET_EMBEDDED_PIC     (target_flags & MASK_EMBEDDED_PIC)
 248
 249                                         /* for embedded systems, optimize for
 250                                            reduced RAM space instead of for
 251                                            fastest code.  */
 252 #define TARGET_EMBEDDED_DATA    (target_flags & MASK_EMBEDDED_DATA)
 253
 254                                         /* always store uninitialized const
 255                                            variables in rodata, requires
 256                                            TARGET_EMBEDDED_DATA.  */
 257 #define TARGET_UNINIT_CONST_IN_RODATA   (target_flags & MASK_UNINIT_CONST_IN_RODATA)
 258
 259                                         /* generate big endian code.  */
 260 #define TARGET_BIG_ENDIAN       (target_flags & MASK_BIG_ENDIAN)
 261
 262 #define TARGET_SINGLE_FLOAT     (target_flags & MASK_SINGLE_FLOAT)
 263 #define TARGET_DOUBLE_FLOAT     (! TARGET_SINGLE_FLOAT)
 264
 265 #define TARGET_MAD              (target_flags & MASK_MAD)
 266
 267 #define TARGET_FUSED_MADD       (! (target_flags & MASK_NO_FUSED_MADD))
 268
 269 #define TARGET_4300_MUL_FIX     (target_flags & MASK_4300_MUL_FIX)
 270
 271 #define TARGET_CHECK_ZERO_DIV   (!(target_flags & MASK_NO_CHECK_ZERO_DIV))
 272
 273 #define TARGET_BRANCHLIKELY     (target_flags & MASK_BRANCHLIKELY)
 274
 275
 276 /* True if we should use NewABI-style relocation operators for
 277    symbolic addresses.  This is never true for mips16 code,
 278    which has its own conventions.  */
 279
 280 #define TARGET_EXPLICIT_RELOCS  (target_flags & MASK_EXPLICIT_RELOCS)
 281
 282
 283 /* True if the call patterns should be split into a jalr followed by
 284    an instruction to restore $gp.  This is only ever true for SVR4 PIC,
 285    in which $gp is call-clobbered.  It is only safe to split the load
 286    from the call when every use of $gp is explicit.  */
 287
 288 #define TARGET_SPLIT_CALLS \
 289   (TARGET_EXPLICIT_RELOCS && TARGET_ABICALLS && !TARGET_NEWABI)
 290
 291 /* True if we can optimize sibling calls.  For simplicity, we only
 292    handle cases in which call_insn_operand will reject invalid
 293    sibcall addresses.  There are two cases in which this isn't true:
 294
 295       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
 296         but there is no direct jump instruction.  It isn't worth
 297         using sibling calls in this case anyway; they would usually
 298         be longer than normal calls.
 299
 300       - TARGET_ABICALLS && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
 301         accepts global constants, but "jr $25" is the only allowed
 302         sibcall.  */
 303
 304 #define TARGET_SIBCALLS \
 305   (!TARGET_MIPS16 && (!TARGET_ABICALLS || TARGET_EXPLICIT_RELOCS))
 306
 307 /* True if .gpword or .gpdword should be used for switch tables.
 308    Not all SGI assemblers support this.  */
 309
 310 #define TARGET_GPWORD (TARGET_ABICALLS && (!TARGET_NEWABI || TARGET_GAS))
 311
 312                                         /* Generate mips16 code */
 313 #define TARGET_MIPS16           (target_flags & MASK_MIPS16)
 314
 315 /* Generic ISA defines.  */
 316 #define ISA_MIPS1                   (mips_isa == 1)
 317 #define ISA_MIPS2                   (mips_isa == 2)
 318 #define ISA_MIPS3                   (mips_isa == 3)
 319 #define ISA_MIPS4                   (mips_isa == 4)
 320 #define ISA_MIPS32                  (mips_isa == 32)
 321 #define ISA_MIPS32R2                (mips_isa == 33)
 322 #define ISA_MIPS64                  (mips_isa == 64)
 323
 324 /* Architecture target defines.  */
 325 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
 326 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
 327 #define TARGET_MIPS4100             (mips_arch == PROCESSOR_R4100)
 328 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
 329 #define TARGET_MIPS4300             (mips_arch == PROCESSOR_R4300)
 330 #define TARGET_MIPS4KC              (mips_arch == PROCESSOR_4KC)
 331 #define TARGET_MIPS5KC              (mips_arch == PROCESSOR_5KC)
 332 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
 333 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
 334 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
 335 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
 336 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1)
 337 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
 338
 339 /* Scheduling target defines.  */
 340 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
 341 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
 342 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
 343 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
 344 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
 345 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
 346 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
 347 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
 348 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
 349 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1)
 350 #define TUNE_SR71K                  (mips_tune == PROCESSOR_SR71000)
 351
 352 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
 353
 354 /* Define preprocessor macros for the -march and -mtune options.
 355    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
 356    processor.  If INFO's canonical name is "foo", define PREFIX to
 357    be "foo", and define an additional macro PREFIX_FOO.  */
 358 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
 359   do                                                            \
 360     {                                                           \
 361       char *macro, *p;                                          \
 362                                                                 \
 363       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
 364       for (p = macro; *p != 0; p++)                             \
 365         *p = TOUPPER (*p);                                      \
 366                                                                 \
 367       builtin_define (macro);                                   \
 368       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
 369       free (macro);                                             \
 370     }                                                           \
 371   while (0)
 372
 373 /* Target CPU builtins.  */
 374 #define TARGET_CPU_CPP_BUILTINS()                               \
 375   do                                                            \
 376     {                                                           \
 377       builtin_assert ("cpu=mips");                              \
 378       builtin_define ("__mips__");                              \
 379       builtin_define ("_mips");                                 \
 380                                                                 \
 381       /* We do this here because __mips is defined below        \
 382          and so we can't use builtin_define_std.  */            \
 383       if (!flag_iso)                                            \
 384           builtin_define ("mips");                              \
 385                                                                 \
 386       /* Treat _R3000 and _R4000 like register-size defines,    \
 387          which is how they've historically been used.  */       \
 388       if (TARGET_64BIT)                                         \
 389         {                                                       \
 390           builtin_define ("__mips64");                          \
 391           builtin_define_std ("R4000");                         \
 392           builtin_define ("_R4000");                            \
 393         }                                                       \
 394       else                                                      \
 395         {                                                       \
 396           builtin_define_std ("R3000");                         \
 397           builtin_define ("_R3000");                            \
 398         }                                                       \
 399       if (TARGET_FLOAT64)                                       \
 400           builtin_define ("__mips_fpr=64");                     \
 401       else                                                      \
 402           builtin_define ("__mips_fpr=32");                     \
 403                                                                 \
 404       if (TARGET_MIPS16)                                        \
 405           builtin_define ("__mips16");                          \
 406                                                                 \
 407       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);    \
 408       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);    \
 409                                                                 \
 410       if (ISA_MIPS1)                                            \
 411         {                                                       \
 412           builtin_define ("__mips=1");                          \
 413           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");         \
 414         }                                                       \
 415       else if (ISA_MIPS2)                                       \
 416         {                                                       \
 417           builtin_define ("__mips=2");                          \
 418           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");         \
 419         }                                                       \
 420       else if (ISA_MIPS3)                                       \
 421         {                                                       \
 422           builtin_define ("__mips=3");                          \
 423           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");         \
 424         }                                                       \
 425       else if (ISA_MIPS4)                                       \
 426         {                                                       \
 427           builtin_define ("__mips=4");                          \
 428           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");         \
 429         }                                                       \
 430       else if (ISA_MIPS32)                                      \
 431         {                                                       \
 432           builtin_define ("__mips=32");                         \
 433           builtin_define ("__mips_isa_rev=1");                  \
 434           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
 435         }                                                       \
 436       else if (ISA_MIPS32R2)                                    \
 437         {                                                       \
 438           builtin_define ("__mips=32");                         \
 439           builtin_define ("__mips_isa_rev=2");                  \
 440           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
 441         }                                                       \
 442       else if (ISA_MIPS64)                                      \
 443         {                                                       \
 444           builtin_define ("__mips=64");                         \
 445           builtin_define ("__mips_isa_rev=1");                  \
 446           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");        \
 447         }                                                       \
 448                                                                 \
 449       if (TARGET_HARD_FLOAT)                                    \
 450           builtin_define ("__mips_hard_float");                 \
 451       else if (TARGET_SOFT_FLOAT)                               \
 452           builtin_define ("__mips_soft_float");                 \
 453                                                                 \
 454       if (TARGET_SINGLE_FLOAT)                                  \
 455           builtin_define ("__mips_single_float");               \
 456                                                                 \
 457       if (TARGET_BIG_ENDIAN)                                    \
 458         {                                                       \
 459           builtin_define_std ("MIPSEB");                        \
 460           builtin_define ("_MIPSEB");                           \
 461         }                                                       \
 462       else                                                      \
 463         {                                                       \
 464           builtin_define_std ("MIPSEL");                        \
 465           builtin_define ("_MIPSEL");                           \
 466         }                                                       \
 467                                                                 \
 468         /* Macros dependent on the C dialect.  */               \
 469       if (preprocessing_asm_p ())                               \
 470         {                                                       \
 471           builtin_define_std ("LANGUAGE_ASSEMBLY");             \
 472           builtin_define ("_LANGUAGE_ASSEMBLY");                \
 473         }                                                       \
 474       else if (c_dialect_cxx ())                                \
 475         {                                                       \
 476           builtin_define ("_LANGUAGE_C_PLUS_PLUS");             \
 477           builtin_define ("__LANGUAGE_C_PLUS_PLUS");            \
 478           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");          \
 479         }                                                       \
 480       else                                                      \
 481         {                                                       \
 482           builtin_define_std ("LANGUAGE_C");                    \
 483           builtin_define ("_LANGUAGE_C");                       \
 484         }                                                       \
 485       if (c_dialect_objc ())                                    \
 486         {                                                       \
 487           builtin_define ("_LANGUAGE_OBJECTIVE_C");             \
 488           builtin_define ("__LANGUAGE_OBJECTIVE_C");            \
 489           /* Bizzare, but needed at least for Irix.  */         \
 490           builtin_define_std ("LANGUAGE_C");                    \
 491           builtin_define ("_LANGUAGE_C");                       \
 492         }                                                       \
 493                                                                 \
 494       if (mips_abi == ABI_EABI)                                 \
 495         builtin_define ("__mips_eabi");                         \
 496                                                                 \
 497 } while (0)
 498
 499
 500
 501 /* Macro to define tables used to set the flags.
 502    This is a list in braces of pairs in braces,
 503    each pair being { "NAME", VALUE }
 504    where VALUE is the bits to set or minus the bits to clear.
 505    An empty string NAME is used to identify the default VALUE.  */
 506
 507 #define TARGET_SWITCHES                                                 \
 508 {                                                                       \
 509   SUBTARGET_TARGET_SWITCHES                                             \
 510   {"int64",               MASK_INT64 | MASK_LONG64,                     \
 511      N_("Use 64-bit int type")},                                        \
 512   {"long64",              MASK_LONG64,                                  \
 513      N_("Use 64-bit long type")},                                       \
 514   {"long32",             -(MASK_LONG64 | MASK_INT64),                   \
 515      N_("Use 32-bit long type")},                                       \
 516   {"split-addresses",     MASK_SPLIT_ADDR,                              \
 517      N_("Optimize lui/addiu address loads")},                           \
 518   {"no-split-addresses", -MASK_SPLIT_ADDR,                              \
 519      N_("Don't optimize lui/addiu address loads")},                     \
 520   {"mips-as",            -MASK_GAS,                                     \
 521      N_("Use MIPS as")},                                                \
 522   {"gas",                 MASK_GAS,                                     \
 523      N_("Use GNU as")},                                                 \
 524   {"rnames",              MASK_NAME_REGS,                               \
 525      N_("Use symbolic register names")},                                \
 526   {"no-rnames",          -MASK_NAME_REGS,                               \
 527      N_("Don't use symbolic register names")},                          \
 528   {"gpOPT",               0,                                            \
 529      N_("Use GP relative sdata/sbss sections (now ignored)")},          \
 530   {"gpopt",               0,                                            \
 531      N_("Use GP relative sdata/sbss sections (now ignored)")},          \
 532   {"no-gpOPT",            0,                                    \
 533      N_("Don't use GP relative sdata/sbss sections (now ignored)")},    \
 534   {"no-gpopt",            0,                                    \
 535      N_("Don't use GP relative sdata/sbss sections (now ignored)")},    \
 536   {"stats",               0,                                            \
 537      N_("Output compiler statistics (now ignored)")},                   \
 538   {"no-stats",            0,                                            \
 539      N_("Don't output compiler statistics")},                           \
 540   {"memcpy",              MASK_MEMCPY,                                  \
 541      N_("Don't optimize block moves")},                                 \
 542   {"no-memcpy",          -MASK_MEMCPY,                                  \
 543      N_("Optimize block moves")},                                       \
 544   {"mips-tfile",          MASK_MIPS_TFILE,                              \
 545      N_("Use mips-tfile asm postpass")},                                \
 546   {"no-mips-tfile",      -MASK_MIPS_TFILE,                              \
 547      N_("Don't use mips-tfile asm postpass")},                          \
 548   {"soft-float",          MASK_SOFT_FLOAT,                              \
 549      N_("Use software floating point")},                                \
 550   {"hard-float",         -MASK_SOFT_FLOAT,                              \
 551      N_("Use hardware floating point")},                                \
 552   {"fp64",                MASK_FLOAT64,                                 \
 553      N_("Use 64-bit FP registers")},                                    \
 554   {"fp32",               -MASK_FLOAT64,                                 \
 555      N_("Use 32-bit FP registers")},                                    \
 556   {"gp64",                MASK_64BIT,                                   \
 557      N_("Use 64-bit general registers")},                               \
 558   {"gp32",               -MASK_64BIT,                                   \
 559      N_("Use 32-bit general registers")},                               \
 560   {"abicalls",            MASK_ABICALLS,                                \
 561      N_("Use Irix PIC")},                                               \
 562   {"no-abicalls",        -MASK_ABICALLS,                                \
 563      N_("Don't use Irix PIC")},                                         \
 564   {"long-calls",          MASK_LONG_CALLS,                              \
 565      N_("Use indirect calls")},                                         \
 566   {"no-long-calls",      -MASK_LONG_CALLS,                              \
 567      N_("Don't use indirect calls")},                                   \
 568   {"embedded-pic",        MASK_EMBEDDED_PIC,                            \
 569      N_("Use embedded PIC")},                                           \
 570   {"no-embedded-pic",    -MASK_EMBEDDED_PIC,                            \
 571      N_("Don't use embedded PIC")},                                     \
 572   {"embedded-data",       MASK_EMBEDDED_DATA,                           \
 573      N_("Use ROM instead of RAM")},                                     \
 574   {"no-embedded-data",   -MASK_EMBEDDED_DATA,                           \
 575      N_("Don't use ROM instead of RAM")},                               \
 576   {"uninit-const-in-rodata", MASK_UNINIT_CONST_IN_RODATA,               \
 577      N_("Put uninitialized constants in ROM (needs -membedded-data)")}, \
 578   {"no-uninit-const-in-rodata", -MASK_UNINIT_CONST_IN_RODATA,           \
 579      N_("Don't put uninitialized constants in ROM")},                   \
 580   {"eb",                  MASK_BIG_ENDIAN,                              \
 581      N_("Use big-endian byte order")},                                  \
 582   {"el",                 -MASK_BIG_ENDIAN,                              \
 583      N_("Use little-endian byte order")},                               \
 584   {"single-float",        MASK_SINGLE_FLOAT,                            \
 585      N_("Use single (32-bit) FP only")},                                \
 586   {"double-float",       -MASK_SINGLE_FLOAT,                            \
 587      N_("Don't use single (32-bit) FP only")},                          \
 588   {"mad",                 MASK_MAD,                                     \
 589      N_("Use multiply accumulate")},                                    \
 590   {"no-mad",             -MASK_MAD,                                     \
 591      N_("Don't use multiply accumulate")},                              \
 592   {"no-fused-madd",       MASK_NO_FUSED_MADD,                           \
 593      N_("Don't generate fused multiply/add instructions")},             \
 594   {"fused-madd",         -MASK_NO_FUSED_MADD,                           \
 595      N_("Generate fused multiply/add instructions")},                   \
 596   {"fix4300",             MASK_4300_MUL_FIX,                            \
 597      N_("Work around early 4300 hardware bug")},                        \
 598   {"no-fix4300",         -MASK_4300_MUL_FIX,                            \
 599      N_("Don't work around early 4300 hardware bug")},                  \
 600   {"check-zero-division",-MASK_NO_CHECK_ZERO_DIV,                       \
 601      N_("Trap on integer divide by zero")},                             \
 602   {"no-check-zero-division", MASK_NO_CHECK_ZERO_DIV,                    \
 603      N_("Don't trap on integer divide by zero")},                       \
 604   { "branch-likely",      MASK_BRANCHLIKELY,                            \
 605       N_("Use Branch Likely instructions, overriding default for arch")}, \
 606   { "no-branch-likely",  -MASK_BRANCHLIKELY,                            \
 607       N_("Don't use Branch Likely instructions, overriding default for arch")}, \
 608   {"explicit-relocs",     MASK_EXPLICIT_RELOCS,                         \
 609      N_("Use NewABI-style %reloc() assembly operators")},               \
 610   {"no-explicit-relocs", -MASK_EXPLICIT_RELOCS,                         \
 611      N_("Use assembler macros instead of relocation operators")},       \
 612   {"debug",               MASK_DEBUG,                                   \
 613      NULL},                                                             \
 614   {"debuga",              MASK_DEBUG_A,                                 \
 615      NULL},                                                             \
 616   {"debugb",              MASK_DEBUG_B,                                 \
 617      NULL},                                                             \
 618   {"debugc",              MASK_DEBUG_C,                                 \
 619      NULL},                                                             \
 620   {"debugd",              MASK_DEBUG_D,                                 \
 621      NULL},                                                             \
 622   {"debuge",              MASK_DEBUG_E,                                 \
 623      NULL},                                                             \
 624   {"debugf",              MASK_DEBUG_F,                                 \
 625      NULL},                                                             \
 626   {"debugg",              MASK_DEBUG_G,                                 \
 627      NULL},                                                             \
 628   {"debugi",              MASK_DEBUG_I,                                 \
 629      NULL},                                                             \
 630   {"",                    (TARGET_DEFAULT                               \
 631                            | TARGET_CPU_DEFAULT                         \
 632                            | TARGET_ENDIAN_DEFAULT),                    \
 633      NULL},                                                             \
 634 }
 635
 636 /* Default target_flags if no switches are specified  */
 637
 638 #ifndef TARGET_DEFAULT
 639 #define TARGET_DEFAULT 0
 640 #endif
 641
 642 #ifndef TARGET_CPU_DEFAULT
 643 #define TARGET_CPU_DEFAULT 0
 644 #endif
 645
 646 #ifndef TARGET_ENDIAN_DEFAULT
 647 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
 648 #endif
 649
 650 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
 651 #ifndef MIPS_ISA_DEFAULT
 652 #ifndef MIPS_CPU_STRING_DEFAULT
 653 #define MIPS_CPU_STRING_DEFAULT "from-abi"
 654 #endif
 655 #endif
 656
 657 #ifdef IN_LIBGCC2
 658 #undef TARGET_64BIT
 659 /* Make this compile time constant for libgcc2 */
 660 #ifdef __mips64
 661 #define TARGET_64BIT            1
 662 #else
 663 #define TARGET_64BIT            0
 664 #endif
 665 #endif /* IN_LIBGCC2 */
 666
 667 #ifndef MULTILIB_ENDIAN_DEFAULT
 668 #if TARGET_ENDIAN_DEFAULT == 0
 669 #define MULTILIB_ENDIAN_DEFAULT "EL"
 670 #else
 671 #define MULTILIB_ENDIAN_DEFAULT "EB"
 672 #endif
 673 #endif
 674
 675 #ifndef MULTILIB_ISA_DEFAULT
 676 #  if MIPS_ISA_DEFAULT == 1
 677 #    define MULTILIB_ISA_DEFAULT "mips1"
 678 #  else
 679 #    if MIPS_ISA_DEFAULT == 2
 680 #      define MULTILIB_ISA_DEFAULT "mips2"
 681 #    else
 682 #      if MIPS_ISA_DEFAULT == 3
 683 #        define MULTILIB_ISA_DEFAULT "mips3"
 684 #      else
 685 #        if MIPS_ISA_DEFAULT == 4
 686 #          define MULTILIB_ISA_DEFAULT "mips4"
 687 #        else
 688 #          if MIPS_ISA_DEFAULT == 32
 689 #            define MULTILIB_ISA_DEFAULT "mips32"
 690 #          else
 691 #            if MIPS_ISA_DEFAULT == 33
 692 #              define MULTILIB_ISA_DEFAULT "mips32r2"
 693 #            else
 694 #              if MIPS_ISA_DEFAULT == 64
 695 #                define MULTILIB_ISA_DEFAULT "mips64"
 696 #              else
 697 #                define MULTILIB_ISA_DEFAULT "mips1"
 698 #              endif
 699 #            endif
 700 #          endif
 701 #        endif
 702 #      endif
 703 #    endif
 704 #  endif
 705 #endif
 706
 707 #ifndef MULTILIB_DEFAULTS
 708 #define MULTILIB_DEFAULTS \
 709     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
 710 #endif
 711
 712 /* We must pass -EL to the linker by default for little endian embedded
 713    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
 714    linker will default to using big-endian output files.  The OUTPUT_FORMAT
 715    line must be in the linker script, otherwise -EB/-EL will not work.  */
 716
 717 #ifndef ENDIAN_SPEC
 718 #if TARGET_ENDIAN_DEFAULT == 0
 719 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
 720 #else
 721 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
 722 #endif
 723 #endif
 724
 725 #define TARGET_OPTIONS                                                  \
 726 {                                                                       \
 727   SUBTARGET_TARGET_OPTIONS                                              \
 728   { "tune=",    &mips_tune_string,                                      \
 729       N_("Specify CPU for scheduling purposes"), 0},                    \
 730   { "arch=",    &mips_arch_string,                                      \
 731       N_("Specify CPU for code generation purposes"), 0},               \
 732   { "abi=", &mips_abi_string,                                           \
 733       N_("Specify an ABI"), 0},                                         \
 734   { "ips",      &mips_isa_string,                                       \
 735       N_("Specify a Standard MIPS ISA"), 0},                            \
 736   { "entry",    &mips_entry_string,                                     \
 737       N_("Use mips16 entry/exit psuedo ops"), 0},                       \
 738   { "no-mips16", &mips_no_mips16_string,                                \
 739       N_("Don't use MIPS16 instructions"), 0},                          \
 740   { "no-flush-func", &mips_cache_flush_func,                            \
 741       N_("Don't call any cache flush functions"), 0},                   \
 742   { "flush-func=", &mips_cache_flush_func,                              \
 743       N_("Specify cache flush function"), 0},                           \
 744 }
 745
 746 /* This is meant to be redefined in the host dependent files.  */
 747 #define SUBTARGET_TARGET_OPTIONS
 748
 749 /* Support for a compile-time default CPU, et cetera.  The rules are:
 750    --with-arch is ignored if -march is specified or a -mips is specified
 751      (other than -mips16).
 752    --with-tune is ignored if -mtune is specified.
 753    --with-abi is ignored if -mabi is specified.
 754    --with-float is ignored if -mhard-float or -msoft-float are
 755      specified.  */
 756 #define OPTION_DEFAULT_SPECS \
 757   {"arch", "%{!march=*:%{mips16:-march=%(VALUE)}%{!mips*:-march=%(VALUE)}}" }, \
 758   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
 759   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
 760   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }
 761
 762
 763 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY                    \
 764                                  && !TARGET_SR71K                       \
 765                                  && !TARGET_MIPS16)
 766
 767 /* Generate three-operand multiply instructions for SImode.  */
 768 #define GENERATE_MULT3_SI       ((TARGET_MIPS3900                       \
 769                                   || TARGET_MIPS5400                    \
 770                                   || TARGET_MIPS5500                    \
 771                                   || TARGET_MIPS7000                    \
 772                                   || TARGET_MIPS9000                    \
 773                                   || ISA_MIPS32                         \
 774                                   || ISA_MIPS32R2                       \
 775                                   || ISA_MIPS64)                        \
 776                                  && !TARGET_MIPS16)
 777
 778 /* Generate three-operand multiply instructions for DImode.  */
 779 #define GENERATE_MULT3_DI       ((TARGET_MIPS3900)                      \
 780                                  && !TARGET_MIPS16)
 781
 782 /* Macros to decide whether certain features are available or not,
 783    depending on the instruction set architecture level.  */
 784
 785 #define HAVE_SQRT_P()           (!ISA_MIPS1)
 786
 787 /* True if the ABI can only work with 64-bit integer registers.  We
 788    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
 789    otherwise floating-point registers must also be 64-bit.  */
 790 #define ABI_NEEDS_64BIT_REGS    (mips_abi == ABI_64                     \
 791                                  || mips_abi == ABI_O64                 \
 792                                  || mips_abi == ABI_N32)
 793
 794 /* Likewise for 32-bit regs.  */
 795 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
 796
 797 /* True if symbols are 64 bits wide.  At present, n64 is the only
 798    ABI for which this is true.  */
 799 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64)
 800
 801 /* ISA has instructions for managing 64 bit fp and gp regs (eg. mips3).  */
 802 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
 803                                  || ISA_MIPS4                           \
 804                                  || ISA_MIPS64)
 805
 806 /* ISA has branch likely instructions (eg. mips2).  */
 807 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
 808    been generated up to this point.  */
 809 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1                             \
 810                                  && !TARGET_MIPS5500)
 811
 812 /* ISA has the conditional move instructions introduced in mips4.  */
 813 #define ISA_HAS_CONDMOVE        ((ISA_MIPS4                             \
 814                                   || ISA_MIPS32                         \
 815                                   || ISA_MIPS32R2                       \
 816                                   || ISA_MIPS64)                        \
 817                                  && !TARGET_MIPS5500                    \
 818                                  && !TARGET_MIPS16)
 819
 820 /* ISA has just the integer condition move instructions (movn,movz) */
 821 #define ISA_HAS_INT_CONDMOVE     0
 822
 823 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
 824    branch on CC, and move (both FP and non-FP) on CC.  */
 825 #define ISA_HAS_8CC             (ISA_MIPS4                              \
 826                                  || ISA_MIPS32                          \
 827                                  || ISA_MIPS32R2                        \
 828                                  || ISA_MIPS64)
 829
 830 /* This is a catch all for the other new mips4 instructions: indexed load and
 831    indexed prefetch instructions, the FP madd and msub instructions,
 832    and the FP recip and recip sqrt instructions */
 833 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
 834                                   || ISA_MIPS64)                        \
 835                                  && !TARGET_MIPS16)
 836
 837 /* ISA has conditional trap instructions.  */
 838 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
 839                                  && !TARGET_MIPS16)
 840
 841 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
 842 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
 843                                   || ISA_MIPS32R2                       \
 844                                   || ISA_MIPS64                         \
 845                                   ) && !TARGET_MIPS16)
 846
 847 /* ISA has floating-point nmadd and nmsub instructions.  */
 848 #define ISA_HAS_NMADD_NMSUB     ((ISA_MIPS4                             \
 849                                   || ISA_MIPS64)                        \
 850                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
 851                                  && ! TARGET_MIPS16)
 852
 853 /* ISA has count leading zeroes/ones instruction (not implemented).  */
 854 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
 855                                   || ISA_MIPS32R2                       \
 856                                   || ISA_MIPS64                         \
 857                                  ) && !TARGET_MIPS16)
 858
 859 /* ISA has double-word count leading zeroes/ones instruction (not
 860    implemented).  */
 861 #define ISA_HAS_DCLZ_DCLO       (ISA_MIPS64                             \
 862                                  && !TARGET_MIPS16)
 863
 864 /* ISA has three operand multiply instructions that put
 865    the high part in an accumulator: mulhi or mulhiu.  */
 866 #define ISA_HAS_MULHI           (TARGET_MIPS5400                        \
 867                                  || TARGET_MIPS5500                     \
 868                                  || TARGET_SR71K                        \
 869                                  )
 870
 871 /* ISA has three operand multiply instructions that
 872    negates the result and puts the result in an accumulator.  */
 873 #define ISA_HAS_MULS            (TARGET_MIPS5400                        \
 874                                  || TARGET_MIPS5500                     \
 875                                  || TARGET_SR71K                        \
 876                                  )
 877
 878 /* ISA has three operand multiply instructions that subtracts the
 879    result from a 4th operand and puts the result in an accumulator.  */
 880 #define ISA_HAS_MSAC            (TARGET_MIPS5400                        \
 881                                  || TARGET_MIPS5500                     \
 882                                  || TARGET_SR71K                        \
 883                                  )
 884 /* ISA has three operand multiply instructions that  the result
 885    from a 4th operand and puts the result in an accumulator.  */
 886 #define ISA_HAS_MACC            ((TARGET_MIPS4120 && !TARGET_MIPS16)    \
 887                                  || TARGET_MIPS5400                     \
 888                                  || TARGET_MIPS5500                     \
 889                                  || TARGET_SR71K                        \
 890                                  )
 891
 892 /* ISA has 32-bit rotate right instruction.  */
 893 #define ISA_HAS_ROTR_SI         (!TARGET_MIPS16                         \
 894                                  && (ISA_MIPS32R2                       \
 895                                      || TARGET_MIPS5400                 \
 896                                      || TARGET_MIPS5500                 \
 897                                      || TARGET_SR71K                    \
 898                                      ))
 899
 900 /* ISA has 64-bit rotate right instruction.  */
 901 #define ISA_HAS_ROTR_DI         (TARGET_64BIT                           \
 902                                  && !TARGET_MIPS16                      \
 903                                  && (TARGET_MIPS5400                    \
 904                                      || TARGET_MIPS5500                 \
 905                                      || TARGET_SR71K                    \
 906                                      ))
 907
 908 /* ISA has data prefetch instruction.  */
 909 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
 910                                   || ISA_MIPS32                         \
 911                                   || ISA_MIPS32R2                       \
 912                                   || ISA_MIPS64)                        \
 913                                  && !TARGET_MIPS16)
 914
 915 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
 916    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
 917    also requires TARGET_DOUBLE_FLOAT.  */
 918 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
 919
 920 /* ISA includes the MIPS32r2 seb and seh instructions.  */
 921 #define ISA_HAS_SEB_SEH         (!TARGET_MIPS16                        \
 922                                  && (ISA_MIPS32R2                      \
 923                                      ))
 924
 925 /* True if the result of a load is not available to the next instruction.
 926    A nop will then be needed between instructions like "lw $4,..."
 927    and "addiu $4,$4,1".  */
 928 #define ISA_HAS_LOAD_DELAY      (mips_isa == 1                          \
 929                                  && !TARGET_MIPS3900                    \
 930                                  && !TARGET_MIPS16)
 931
 932 /* Likewise mtc1 and mfc1.  */
 933 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3)
 934
 935 /* Likewise floating-point comparisons.  */
 936 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3)
 937
 938 /* True if mflo and mfhi can be immediately followed by instructions
 939    which write to the HI and LO registers.  Most targets require a
 940    two-instruction gap.  */
 941 #define ISA_HAS_HILO_INTERLOCKS (TARGET_MIPS5500 || TARGET_SB1)
 942
 943 /* CC1_SPEC causes -mips3 and -mips4 to set -mfp64 and -mgp64; -mips1 or
 944    -mips2 sets -mfp32 and -mgp32.  This can be overridden by an explicit
 945    -mfp32, -mfp64, -mgp32 or -mgp64.  -mfp64 sets MASK_FLOAT64 in
 946    target_flags, and -mgp64 sets MASK_64BIT.
 947
 948    Setting MASK_64BIT in target_flags will cause gcc to assume that
 949    registers are 64 bits wide.  int, long and void * will be 32 bit;
 950    this may be changed with -mint64 or -mlong64.
 951
 952    The gen* programs link code that refers to MASK_64BIT.  They don't
 953    actually use the information in target_flags; they just refer to
 954    it.  */
 955 \f
 956 /* Switch  Recognition by gcc.c.  Add -G xx support */
 957
 958 #undef  SWITCH_TAKES_ARG
 959 #define SWITCH_TAKES_ARG(CHAR)                                          \
 960   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
 961
 962 /* Sometimes certain combinations of command options do not make sense
 963    on a particular target machine.  You can define a macro
 964    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
 965    defined, is executed once just after all the command options have
 966    been parsed.
 967
 968    On the MIPS, it is used to handle -G.  We also use it to set up all
 969    of the tables referenced in the other macros.  */
 970
 971 #define OVERRIDE_OPTIONS override_options ()
 972
 973 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
 974
 975 /* Show we can debug even without a frame pointer.  */
 976 #define CAN_DEBUG_WITHOUT_FP
 977 \f
 978 /* Tell collect what flags to pass to nm.  */
 979 #ifndef NM_FLAGS
 980 #define NM_FLAGS "-Bn"
 981 #endif
 982
 983 \f
 984 /* Assembler specs.  */
 985
 986 /* MIPS_AS_ASM_SPEC is passed when using the MIPS assembler rather
 987    than gas.  */
 988
 989 #define MIPS_AS_ASM_SPEC "\
 990 %{!.s:-nocpp} %{.s: %{cpp} %{nocpp}} \
 991 %{pipe: %e-pipe is not supported} \
 992 %{K} %(subtarget_mips_as_asm_spec)"
 993
 994 /* SUBTARGET_MIPS_AS_ASM_SPEC is passed when using the MIPS assembler
 995    rather than gas.  It may be overridden by subtargets.  */
 996
 997 #ifndef SUBTARGET_MIPS_AS_ASM_SPEC
 998 #define SUBTARGET_MIPS_AS_ASM_SPEC "%{v}"
 999 #endif
1000
1001 /* GAS_ASM_SPEC is passed when using gas, rather than the MIPS
1002    assembler.  */
1003
1004 #define GAS_ASM_SPEC "%{mtune=*} %{v}"
1005
1006 #define SUBTARGET_TARGET_SWITCHES
1007
1008 extern int mips_abi;
1009
1010 #ifndef MIPS_ABI_DEFAULT
1011 #define MIPS_ABI_DEFAULT ABI_32
1012 #endif
1013
1014 /* Use the most portable ABI flag for the ASM specs.  */
1015
1016 #if MIPS_ABI_DEFAULT == ABI_32
1017 #define MULTILIB_ABI_DEFAULT "mabi=32"
1018 #define ASM_ABI_DEFAULT_SPEC "-32"
1019 #endif
1020
1021 #if MIPS_ABI_DEFAULT == ABI_O64
1022 #define MULTILIB_ABI_DEFAULT "mabi=o64"
1023 #define ASM_ABI_DEFAULT_SPEC "-mabi=o64"
1024 #endif
1025
1026 #if MIPS_ABI_DEFAULT == ABI_N32
1027 #define MULTILIB_ABI_DEFAULT "mabi=n32"
1028 #define ASM_ABI_DEFAULT_SPEC "-n32"
1029 #endif
1030
1031 #if MIPS_ABI_DEFAULT == ABI_64
1032 #define MULTILIB_ABI_DEFAULT "mabi=64"
1033 #define ASM_ABI_DEFAULT_SPEC "-64"
1034 #endif
1035
1036 #if MIPS_ABI_DEFAULT == ABI_EABI
1037 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
1038 #define ASM_ABI_DEFAULT_SPEC "-mabi=eabi"
1039 #endif
1040
1041 /* Only ELF targets can switch the ABI.  */
1042 #ifndef OBJECT_FORMAT_ELF
1043 #undef ASM_ABI_DEFAULT_SPEC
1044 #define ASM_ABI_DEFAULT_SPEC ""
1045 #endif
1046
1047 /* TARGET_ASM_SPEC is used to select either MIPS_AS_ASM_SPEC or
1048    GAS_ASM_SPEC as the default, depending upon the value of
1049    TARGET_DEFAULT.  */
1050
1051 #if ((TARGET_CPU_DEFAULT | TARGET_DEFAULT) & MASK_GAS) != 0
1052 /* GAS */
1053
1054 #define TARGET_ASM_SPEC "\
1055 %{mmips-as: %(mips_as_asm_spec)} \
1056 %{!mmips-as: %(gas_asm_spec)}"
1057
1058 #else /* not GAS */
1059
1060 #define TARGET_ASM_SPEC "\
1061 %{!mgas: %(mips_as_asm_spec)} \
1062 %{mgas: %(gas_asm_spec)}"
1063
1064 #endif /* not GAS */
1065
1066 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
1067    to the assembler.  It may be overridden by subtargets.  */
1068 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
1069 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
1070 %{noasmopt:-O0} \
1071 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
1072 #endif
1073
1074 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
1075    the assembler.  It may be overridden by subtargets.  */
1076 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
1077 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
1078 %{g} %{g0} %{g1} %{g2} %{g3} \
1079 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
1080 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
1081 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1082 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1083 %(mdebug_asm_spec)"
1084 #endif
1085
1086 /* Beginning with gas 2.13, -mdebug must be passed to correctly handle COFF
1087    and stabs debugging info.  */
1088 #if ((TARGET_CPU_DEFAULT | TARGET_DEFAULT) & MASK_GAS) != 0
1089 /* GAS */
1090 #define MDEBUG_ASM_SPEC "%{!gdwarf*:-mdebug} %{gdwarf*:-no-mdebug}"
1091 #else /* not GAS */
1092 #define MDEBUG_ASM_SPEC ""
1093 #endif /* not GAS */
1094
1095 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1096    overridden by subtargets.  */
1097
1098 #ifndef SUBTARGET_ASM_SPEC
1099 #define SUBTARGET_ASM_SPEC ""
1100 #endif
1101
1102 /* ASM_SPEC is the set of arguments to pass to the assembler.  Note: we
1103    pass -mgp32, -mgp64, -march, -mabi=eabi and -meabi=o64 regardless of
1104    whether we're using GAS.  These options can only be used properly
1105    with GAS, and it is better to get an error from a non-GAS assembler
1106    than to silently generate bad code.  */
1107
1108 #undef ASM_SPEC
1109 #define ASM_SPEC "\
1110 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1111 %{mips32} %{mips32r2} %{mips64} \
1112 %{mips16:%{!mno-mips16:-mips16}} %{mno-mips16:-no-mips16} \
1113 %(subtarget_asm_optimizing_spec) \
1114 %(subtarget_asm_debugging_spec) \
1115 %{membedded-pic} \
1116 %{mabi=32:-32}%{mabi=n32:-n32}%{mabi=64:-64}%{mabi=n64:-64} \
1117 %{mabi=eabi} %{mabi=o64} %{!mabi*: %(asm_abi_default_spec)} \
1118 %{mgp32} %{mgp64} %{march=*} \
1119 %(target_asm_spec) \
1120 %(subtarget_asm_spec)"
1121
1122 /* Specify to run a post-processor, mips-tfile after the assembler
1123    has run to stuff the mips debug information into the object file.
1124    This is needed because the $#!%^ MIPS assembler provides no way
1125    of specifying such information in the assembly file.  If we are
1126    cross compiling, disable mips-tfile unless the user specifies
1127    -mmips-tfile.  */
1128
1129 #ifndef ASM_FINAL_SPEC
1130 #if ((TARGET_CPU_DEFAULT | TARGET_DEFAULT) & MASK_GAS) != 0
1131 /* GAS */
1132 #define ASM_FINAL_SPEC "\
1133 %{mmips-as: %{!mno-mips-tfile: \
1134         \n mips-tfile %{v*: -v} \
1135                 %{K: -I %b.o~} \
1136                 %{!K: %{save-temps: -I %b.o~}} \
1137                 %{c:%W{o*}%{!o*:-o %b.o}}%{!c:-o %U.o} \
1138                 %{.s:%i} %{!.s:%g.s}}}"
1139
1140 #else
1141 /* not GAS */
1142 #define ASM_FINAL_SPEC "\
1143 %{!mgas: %{!mno-mips-tfile: \
1144         \n mips-tfile %{v*: -v} \
1145                 %{K: -I %b.o~} \
1146                 %{!K: %{save-temps: -I %b.o~}} \
1147                 %{c:%W{o*}%{!o*:-o %b.o}}%{!c:-o %U.o} \
1148                 %{.s:%i} %{!.s:%g.s}}}"
1149
1150 #endif
1151 #endif  /* ASM_FINAL_SPEC */
1152
1153 /* Redefinition of libraries used.  Mips doesn't support normal
1154    UNIX style profiling via calling _mcount.  It does offer
1155    profiling that samples the PC, so do what we can...  */
1156
1157 #ifndef LIB_SPEC
1158 #define LIB_SPEC "%{pg:-lprof1} %{p:-lprof1} -lc"
1159 #endif
1160
1161 /* Extra switches sometimes passed to the linker.  */
1162 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1163   will interpret it as a -b option.  */
1164
1165 #ifndef LINK_SPEC
1166 #define LINK_SPEC "\
1167 %(endian_spec) \
1168 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32} %{mips32r2} %{mips64} \
1169 %{bestGnum} %{shared} %{non_shared}"
1170 #endif  /* LINK_SPEC defined */
1171
1172
1173 /* Specs for the compiler proper */
1174
1175 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1176    overridden by subtargets.  */
1177 #ifndef SUBTARGET_CC1_SPEC
1178 #define SUBTARGET_CC1_SPEC ""
1179 #endif
1180
1181 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1182 /* Note, we will need to adjust the following if we ever find a MIPS variant
1183    that has 32-bit GPRs and 64-bit FPRs as well as fix all of the reload bugs
1184    that show up in this case.  */
1185
1186 #ifndef CC1_SPEC
1187 #define CC1_SPEC "\
1188 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1189 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1190 %{save-temps: } \
1191 %(subtarget_cc1_spec)"
1192 #endif
1193
1194 /* Preprocessor specs.  */
1195
1196 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1197    overridden by subtargets.  */
1198 #ifndef SUBTARGET_CPP_SPEC
1199 #define SUBTARGET_CPP_SPEC ""
1200 #endif
1201
1202 #define CPP_SPEC "%(subtarget_cpp_spec)"
1203
1204 /* This macro defines names of additional specifications to put in the specs
1205    that can be used in various specifications like CC1_SPEC.  Its definition
1206    is an initializer with a subgrouping for each command option.
1207
1208    Each subgrouping contains a string constant, that defines the
1209    specification name, and a string constant that used by the GNU CC driver
1210    program.
1211
1212    Do not define this macro if it does not need to do anything.  */
1213
1214 #define EXTRA_SPECS                                                     \
1215   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1216   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1217   { "mips_as_asm_spec", MIPS_AS_ASM_SPEC },                             \
1218   { "gas_asm_spec", GAS_ASM_SPEC },                                     \
1219   { "target_asm_spec", TARGET_ASM_SPEC },                               \
1220   { "subtarget_mips_as_asm_spec", SUBTARGET_MIPS_AS_ASM_SPEC },         \
1221   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1222   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1223   { "mdebug_asm_spec", MDEBUG_ASM_SPEC },                               \
1224   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1225   { "asm_abi_default_spec", ASM_ABI_DEFAULT_SPEC },                     \
1226   { "endian_spec", ENDIAN_SPEC },                                       \
1227   SUBTARGET_EXTRA_SPECS
1228
1229 #ifndef SUBTARGET_EXTRA_SPECS
1230 #define SUBTARGET_EXTRA_SPECS
1231 #endif
1232
1233 /* If defined, this macro is an additional prefix to try after
1234    `STANDARD_EXEC_PREFIX'.  */
1235
1236 #ifndef MD_EXEC_PREFIX
1237 #define MD_EXEC_PREFIX "/usr/lib/cmplrs/cc/"
1238 #endif
1239
1240 #ifndef MD_STARTFILE_PREFIX
1241 #define MD_STARTFILE_PREFIX "/usr/lib/cmplrs/cc/"
1242 #endif
1243
1244 \f
1245 /* Print subsidiary information on the compiler version in use.  */
1246
1247 #define MIPS_VERSION "[AL 1.1, MM 40]"
1248
1249 #ifndef MACHINE_TYPE
1250 #define MACHINE_TYPE "BSD Mips"
1251 #endif
1252
1253 #ifndef TARGET_VERSION_INTERNAL
1254 #define TARGET_VERSION_INTERNAL(STREAM)                                 \
1255   fprintf (STREAM, " %s %s", MIPS_VERSION, MACHINE_TYPE)
1256 #endif
1257
1258 #ifndef TARGET_VERSION
1259 #define TARGET_VERSION TARGET_VERSION_INTERNAL (stderr)
1260 #endif
1261
1262 \f
1263 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1264 #define MIPS_DEBUGGING_INFO 1           /* MIPS specific debugging info */
1265
1266 /* By default, turn on GDB extensions.  */
1267 #define DEFAULT_GDB_EXTENSIONS 1
1268
1269 /* If we are passing smuggling stabs through the MIPS ECOFF object
1270    format, put a comment in front of the .stab<x> operation so
1271    that the MIPS assembler does not choke.  The mips-tfile program
1272    will correctly put the stab into the object file.  */
1273
1274 #define ASM_STABS_OP    ((TARGET_GAS) ? "\t.stabs\t" : " #.stabs\t")
1275 #define ASM_STABN_OP    ((TARGET_GAS) ? "\t.stabn\t" : " #.stabn\t")
1276 #define ASM_STABD_OP    ((TARGET_GAS) ? "\t.stabd\t" : " #.stabd\t")
1277
1278 /* Local compiler-generated symbols must have a prefix that the assembler
1279    understands.   By default, this is $, although some targets (e.g.,
1280    NetBSD-ELF) need to override this.  */
1281
1282 #ifndef LOCAL_LABEL_PREFIX
1283 #define LOCAL_LABEL_PREFIX      "$"
1284 #endif
1285
1286 /* By default on the mips, external symbols do not have an underscore
1287    prepended, but some targets (e.g., NetBSD) require this.  */
1288
1289 #ifndef USER_LABEL_PREFIX
1290 #define USER_LABEL_PREFIX       ""
1291 #endif
1292
1293 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1294    since the length can run past this up to a continuation point.  */
1295 #undef DBX_CONTIN_LENGTH
1296 #define DBX_CONTIN_LENGTH 1500
1297
1298 /* How to renumber registers for dbx and gdb.  */
1299 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[ (REGNO) ]
1300
1301 /* The mapping from gcc register number to DWARF 2 CFA column number.
1302    This mapping does not allow for tracking register 0, since SGI's broken
1303    dwarf reader thinks column 0 is used for the frame address, but since
1304    register 0 is fixed this is not a problem.  */
1305 #define DWARF_FRAME_REGNUM(REG)                         \
1306   (REG == GP_REG_FIRST + 31 ? DWARF_FRAME_RETURN_COLUMN : REG)
1307
1308 /* The DWARF 2 CFA column which tracks the return address.  */
1309 #define DWARF_FRAME_RETURN_COLUMN (FP_REG_LAST + 1)
1310
1311 /* Before the prologue, RA lives in r31.  */
1312 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1313
1314 /* Describe how we implement __builtin_eh_return.  */
1315 #define EH_RETURN_DATA_REGNO(N) ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1316 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1317
1318 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1319    The default for this in 64-bit mode is 8, which causes problems with
1320    SFmode register saves.  */
1321 #define DWARF_CIE_DATA_ALIGNMENT 4
1322
1323 #define FIND_BASE_TERM(X) mips_delegitimize_address (X)
1324
1325 /* Correct the offset of automatic variables and arguments.  Note that
1326    the MIPS debug format wants all automatic variables and arguments
1327    to be in terms of the virtual frame pointer (stack pointer before
1328    any adjustment in the function), while the MIPS 3.0 linker wants
1329    the frame pointer to be the stack pointer after the initial
1330    adjustment.  */
1331
1332 #define DEBUGGER_AUTO_OFFSET(X)                         \
1333   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1334 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1335   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1336 \f
1337 /* Target machine storage layout */
1338
1339 /* Define this if most significant bit is lowest numbered
1340    in instructions that operate on numbered bit-fields.
1341 */
1342 #define BITS_BIG_ENDIAN 0
1343
1344 /* Define this if most significant byte of a word is the lowest numbered.  */
1345 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1346
1347 /* Define this if most significant word of a multiword number is the lowest.  */
1348 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1349
1350 /* Define this to set the endianness to use in libgcc2.c, which can
1351    not depend on target_flags.  */
1352 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1353 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1354 #else
1355 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1356 #endif
1357
1358 #define MAX_BITS_PER_WORD 64
1359
1360 /* Width of a word, in units (bytes).  */
1361 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1362 #define MIN_UNITS_PER_WORD 4
1363
1364 /* For MIPS, width of a floating point register.  */
1365 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1366
1367 /* If register $f0 holds a floating-point value, $f(0 + FP_INC) is
1368    the next available register.  */
1369 #define FP_INC (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1370
1371 /* The largest size of value that can be held in floating-point
1372    registers and moved with a single instruction.  */
1373 #define UNITS_PER_HWFPVALUE (TARGET_SOFT_FLOAT ? 0 : FP_INC * UNITS_PER_FPREG)
1374
1375 /* The largest size of value that can be held in floating-point
1376    registers.  */
1377 #define UNITS_PER_FPVALUE \
1378   (TARGET_SOFT_FLOAT ? 0 : (LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT))
1379
1380 /* The number of bytes in a double.  */
1381 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1382
1383 /* A C expression for the size in bits of the type `int' on the
1384    target machine.  If you don't define this, the default is one
1385    word.  */
1386 #define INT_TYPE_SIZE (TARGET_INT64 ? 64 : 32)
1387
1388 /* Tell the preprocessor the maximum size of wchar_t.  */
1389 #ifndef MAX_WCHAR_TYPE_SIZE
1390 #ifndef WCHAR_TYPE_SIZE
1391 #define MAX_WCHAR_TYPE_SIZE 64
1392 #endif
1393 #endif
1394
1395 /* A C expression for the size in bits of the type `short' on the
1396    target machine.  If you don't define this, the default is half a
1397    word.  (If this would be less than one storage unit, it is
1398    rounded up to one unit.)  */
1399 #define SHORT_TYPE_SIZE 16
1400
1401 /* A C expression for the size in bits of the type `long' on the
1402    target machine.  If you don't define this, the default is one
1403    word.  */
1404 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1405 #define MAX_LONG_TYPE_SIZE 64
1406
1407 /* A C expression for the size in bits of the type `long long' on the
1408    target machine.  If you don't define this, the default is two
1409    words.  */
1410 #define LONG_LONG_TYPE_SIZE 64
1411
1412 /* A C expression for the size in bits of the type `float' on the
1413    target machine.  If you don't define this, the default is one
1414    word.  */
1415 #define FLOAT_TYPE_SIZE 32
1416
1417 /* A C expression for the size in bits of the type `double' on the
1418    target machine.  If you don't define this, the default is two
1419    words.  */
1420 #define DOUBLE_TYPE_SIZE 64
1421
1422 /* A C expression for the size in bits of the type `long double' on
1423    the target machine.  If you don't define this, the default is two
1424    words.  */
1425 #define LONG_DOUBLE_TYPE_SIZE \
1426   (mips_abi == ABI_N32 || mips_abi == ABI_64 ? 128 : 64)
1427
1428 /* long double is not a fixed mode, but the idea is that, if we
1429    support long double, we also want a 128-bit integer type.  */
1430 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1431
1432 #ifdef IN_LIBGCC2
1433 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1434   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1435 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1436 # else
1437 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1438 # endif
1439 #endif
1440
1441 /* Width in bits of a pointer.  */
1442 #ifndef POINTER_SIZE
1443 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1444 #endif
1445
1446 #define POINTERS_EXTEND_UNSIGNED 0
1447
1448 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1449 #define PARM_BOUNDARY ((mips_abi == ABI_O64 || mips_abi == ABI_N32 \
1450                         || mips_abi == ABI_64 \
1451                         || (mips_abi == ABI_EABI && TARGET_64BIT)) ? 64 : 32)
1452
1453
1454 /* Allocation boundary (in *bits*) for the code of a function.  */
1455 #define FUNCTION_BOUNDARY 32
1456
1457 /* Alignment of field after `int : 0' in a structure.  */
1458 #define EMPTY_FIELD_BOUNDARY 32
1459
1460 /* Every structure's size must be a multiple of this.  */
1461 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1462 #define STRUCTURE_SIZE_BOUNDARY 8
1463
1464 /* There is no point aligning anything to a rounder boundary than this.  */
1465 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1466
1467 /* Set this nonzero if move instructions will actually fail to work
1468    when given unaligned data.  */
1469 #define STRICT_ALIGNMENT 1
1470
1471 /* Define this if you wish to imitate the way many other C compilers
1472    handle alignment of bitfields and the structures that contain
1473    them.
1474
1475    The behavior is that the type written for a bit-field (`int',
1476    `short', or other integer type) imposes an alignment for the
1477    entire structure, as if the structure really did contain an
1478    ordinary field of that type.  In addition, the bit-field is placed
1479    within the structure so that it would fit within such a field,
1480    not crossing a boundary for it.
1481
1482    Thus, on most machines, a bit-field whose type is written as `int'
1483    would not cross a four-byte boundary, and would force four-byte
1484    alignment for the whole structure.  (The alignment used may not
1485    be four bytes; it is controlled by the other alignment
1486    parameters.)
1487
1488    If the macro is defined, its definition should be a C expression;
1489    a nonzero value for the expression enables this behavior.  */
1490
1491 #define PCC_BITFIELD_TYPE_MATTERS 1
1492
1493 /* If defined, a C expression to compute the alignment given to a
1494    constant that is being placed in memory.  CONSTANT is the constant
1495    and ALIGN is the alignment that the object would ordinarily have.
1496    The value of this macro is used instead of that alignment to align
1497    the object.
1498
1499    If this macro is not defined, then ALIGN is used.
1500
1501    The typical use of this macro is to increase alignment for string
1502    constants to be word aligned so that `strcpy' calls that copy
1503    constants can be done inline.  */
1504
1505 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1506   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1507    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1508
1509 /* If defined, a C expression to compute the alignment for a static
1510    variable.  TYPE is the data type, and ALIGN is the alignment that
1511    the object would ordinarily have.  The value of this macro is used
1512    instead of that alignment to align the object.
1513
1514    If this macro is not defined, then ALIGN is used.
1515
1516    One use of this macro is to increase alignment of medium-size
1517    data to make it all fit in fewer cache lines.  Another is to
1518    cause character arrays to be word-aligned so that `strcpy' calls
1519    that copy constants to character arrays can be done inline.  */
1520
1521 #undef DATA_ALIGNMENT
1522 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1523   ((((ALIGN) < BITS_PER_WORD)                                           \
1524     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1525         || TREE_CODE (TYPE) == UNION_TYPE                               \
1526         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1527
1528
1529 /* Force right-alignment for small varargs in 32 bit little_endian mode */
1530
1531 #define PAD_VARARGS_DOWN (TARGET_64BIT ? BYTES_BIG_ENDIAN : !BYTES_BIG_ENDIAN)
1532
1533 /* Define this macro if an argument declared as `char' or `short' in a
1534    prototype should actually be passed as an `int'.  In addition to
1535    avoiding errors in certain cases of mismatch, it also makes for
1536    better code on certain machines.  */
1537
1538 #define PROMOTE_PROTOTYPES 1
1539
1540 /* Define if operations between registers always perform the operation
1541    on the full register even if a narrower mode is specified.  */
1542 #define WORD_REGISTER_OPERATIONS
1543
1544 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
1545    will either zero-extend or sign-extend.  The value of this macro should
1546    be the code that says which one of the two operations is implicitly
1547    done, NIL if none.
1548
1549    When in 64 bit mode, mips_move_1word will sign extend SImode and CCmode
1550    moves.  All other references are zero extended.  */
1551 #define LOAD_EXTEND_OP(MODE) \
1552   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1553    ? SIGN_EXTEND : ZERO_EXTEND)
1554
1555 /* Define this macro if it is advisable to hold scalars in registers
1556    in a wider mode than that declared by the program.  In such cases,
1557    the value is constrained to be within the bounds of the declared
1558    type, but kept valid in the wider mode.  The signedness of the
1559    extension may differ from that of the type.  */
1560
1561 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1562   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1563       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1564     {                                           \
1565       if ((MODE) == SImode)                     \
1566         (UNSIGNEDP) = 0;                        \
1567       (MODE) = Pmode;                           \
1568     }
1569
1570 /* Define if loading short immediate values into registers sign extends.  */
1571 #define SHORT_IMMEDIATES_SIGN_EXTEND
1572
1573
1574 /* Define this if function arguments should also be promoted using the above
1575    procedure.  */
1576 #define PROMOTE_FUNCTION_ARGS
1577
1578 /* Likewise, if the function return value is promoted.  */
1579 #define PROMOTE_FUNCTION_RETURN
1580
1581 \f
1582 /* Standard register usage.  */
1583
1584 /* Number of actual hardware registers.
1585    The hardware registers are assigned numbers for the compiler
1586    from 0 to just below FIRST_PSEUDO_REGISTER.
1587    All registers that the compiler knows about must be given numbers,
1588    even those that are not normally considered general registers.
1589
1590    On the Mips, we have 32 integer registers, 32 floating point
1591    registers, 8 condition code registers, and the special registers
1592    hi and lo.  After that we have 32 COP0 registers, 32 COP2 registers,
1593    and 32 COP3 registers.  (COP1 is the floating-point processor.)
1594    The 8 condition code registers are only used if mips_isa >= 4.  */
1595
1596 #define FIRST_PSEUDO_REGISTER 176
1597
1598 /* 1 for registers that have pervasive standard uses
1599    and are not available for the register allocator.
1600
1601    On the MIPS, see conventions, page D-2  */
1602
1603 /* Regarding coprocessor registers: without evidence to the contrary,
1604    it's best to assume that each coprocessor register has a unique
1605    use.  This can be overridden, in, e.g., override_options() or
1606    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1607    for a particular target.  */
1608
1609 #define FIXED_REGISTERS                                                 \
1610 {                                                                       \
1611   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1612   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1613   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1614   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1615   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1616   /* COP0 registers */                                                  \
1617   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1618   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1619   /* COP2 registers */                                                  \
1620   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1621   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1622   /* COP3 registers */                                                  \
1623   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1624   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1625 }
1626
1627
1628 /* Don't mark $31 as a call-clobbered register.  The idea is that
1629    it's really the call instructions themselves which clobber $31.
1630    We don't care what the called function does with it afterwards.
1631
1632    This approach makes it easier to implement sibcalls.  Unlike normal
1633    calls, sibcalls don't clobber $31, so the register reaches the
1634    called function in tact.  EPILOGUE_USES says that $31 is useful
1635    to the called function.  */
1636
1637 #define CALL_USED_REGISTERS                                             \
1638 {                                                                       \
1639   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1640   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1641   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1642   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1643   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1644   /* COP0 registers */                                                  \
1645   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1646   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1647   /* COP2 registers */                                                  \
1648   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1649   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1650   /* COP3 registers */                                                  \
1651   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1652   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1653 }
1654
1655 /* Like `CALL_USED_REGISTERS' but used to overcome a historical
1656    problem which makes CALL_USED_REGISTERS *always* include
1657    all the FIXED_REGISTERS.  Until this problem has been
1658    resolved this macro can be used to overcome this situation.
1659    In particular, block_propagate() requires this list
1660    be accurate, or we can remove registers which should be live.
1661    This macro is used in regs_invalidated_by_call.  */
1662
1663
1664 #define CALL_REALLY_USED_REGISTERS                                      \
1665 { /* General registers.  */                                             \
1666   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1667   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1668   /* Floating-point registers.  */                                      \
1669   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1670   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1671   /* Others.  */                                                        \
1672   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1673   /* COP0 registers */                                                  \
1674   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1675   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1676   /* COP2 registers */                                                  \
1677   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1678   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1679   /* COP3 registers */                                                  \
1680   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1681   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0                        \
1682 }
1683
1684 /* Internal macros to classify a register number as to whether it's a
1685    general purpose register, a floating point register, a
1686    multiply/divide register, or a status register.  */
1687
1688 #define GP_REG_FIRST 0
1689 #define GP_REG_LAST  31
1690 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1691 #define GP_DBX_FIRST 0
1692
1693 #define FP_REG_FIRST 32
1694 #define FP_REG_LAST  63
1695 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1696 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1697
1698 #define MD_REG_FIRST 64
1699 #define MD_REG_LAST  65
1700 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1701 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1702
1703 #define ST_REG_FIRST 67
1704 #define ST_REG_LAST  74
1705 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1706
1707
1708 /* FIXME: renumber.  */
1709 #define COP0_REG_FIRST 80
1710 #define COP0_REG_LAST 111
1711 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1712
1713 #define COP2_REG_FIRST 112
1714 #define COP2_REG_LAST 143
1715 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1716
1717 #define COP3_REG_FIRST 144
1718 #define COP3_REG_LAST 175
1719 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1720 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1721 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1722
1723 #define AT_REGNUM       (GP_REG_FIRST + 1)
1724 #define HI_REGNUM       (MD_REG_FIRST + 0)
1725 #define LO_REGNUM       (MD_REG_FIRST + 1)
1726
1727 /* FPSW_REGNUM is the single condition code used if mips_isa < 4.  If
1728    mips_isa >= 4, it should not be used, and an arbitrary ST_REG
1729    should be used instead.  */
1730 #define FPSW_REGNUM     ST_REG_FIRST
1731
1732 #define GP_REG_P(REGNO) \
1733   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1734 #define M16_REG_P(REGNO) \
1735   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1736 #define FP_REG_P(REGNO)  \
1737   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1738 #define MD_REG_P(REGNO) \
1739   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1740 #define ST_REG_P(REGNO) \
1741   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1742 #define COP0_REG_P(REGNO) \
1743   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1744 #define COP2_REG_P(REGNO) \
1745   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1746 #define COP3_REG_P(REGNO) \
1747   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1748 #define ALL_COP_REG_P(REGNO) \
1749   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1750
1751 #define FP_REG_RTX_P(X) (GET_CODE (X) == REG && FP_REG_P (REGNO (X)))
1752
1753 /* Return coprocessor number from register number.  */
1754
1755 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1756   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1757    : COP3_REG_P (REGNO) ? '3' : '?')
1758
1759 /* Return number of consecutive hard regs needed starting at reg REGNO
1760    to hold something of mode MODE.
1761    This is ordinarily the length in words of a value of mode MODE
1762    but can be less for certain modes in special long registers.
1763
1764    On the MIPS, all general registers are one word long.  Except on
1765    the R4000 with the FR bit set, the floating point uses register
1766    pairs, with the second register not being allocable.  */
1767
1768 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1769
1770 /* Value is 1 if hard register REGNO can hold a value of machine-mode
1771    MODE.  In 32 bit mode, require that DImode and DFmode be in even
1772    registers.  For DImode, this makes some of the insns easier to
1773    write, since you don't have to worry about a DImode value in
1774    registers 3 & 4, producing a result in 4 & 5.
1775
1776    To make the code simpler HARD_REGNO_MODE_OK now just references an
1777    array built in override_options.  Because machmodes.h is not yet
1778    included before this file is processed, the MODE bound can't be
1779    expressed here.  */
1780
1781 extern char mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
1782
1783 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1784   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1785
1786 /* Value is 1 if it is a good idea to tie two pseudo registers
1787    when one has mode MODE1 and one has mode MODE2.
1788    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1789    for any hard reg, then this must be 0 for correct output.  */
1790 #define MODES_TIEABLE_P(MODE1, MODE2)                                   \
1791   ((GET_MODE_CLASS (MODE1) == MODE_FLOAT ||                             \
1792     GET_MODE_CLASS (MODE1) == MODE_COMPLEX_FLOAT)                       \
1793    == (GET_MODE_CLASS (MODE2) == MODE_FLOAT ||                          \
1794        GET_MODE_CLASS (MODE2) == MODE_COMPLEX_FLOAT))
1795
1796 /* MIPS pc is not overloaded on a register.     */
1797 /* #define PC_REGNUM xx                         */
1798
1799 /* Register to use for pushing function arguments.  */
1800 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1801
1802 /* Offset from the stack pointer to the first available location.  Use
1803    the default value zero.  */
1804 /* #define STACK_POINTER_OFFSET 0 */
1805
1806 /* Base register for access to local variables of the function.  We
1807    pretend that the frame pointer is $1, and then eliminate it to
1808    HARD_FRAME_POINTER_REGNUM.  We can get away with this because $1 is
1809    a fixed register, and will not be used for anything else.  */
1810 #define FRAME_POINTER_REGNUM (GP_REG_FIRST + 1)
1811
1812 /* Temporary scratch register for use by the assembler.  */
1813 #define ASSEMBLER_SCRATCH_REGNUM (GP_REG_FIRST + 1)
1814
1815 /* $30 is not available on the mips16, so we use $17 as the frame
1816    pointer.  */
1817 #define HARD_FRAME_POINTER_REGNUM \
1818   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1819
1820 /* Value should be nonzero if functions must have frame pointers.
1821    Zero means the frame pointer need not be set up (and parms
1822    may be accessed via the stack pointer) in functions that seem suitable.
1823    This is computed in `reload', in reload1.c.  */
1824 #define FRAME_POINTER_REQUIRED (current_function_calls_alloca)
1825
1826 /* Base register for access to arguments of the function.  */
1827 #define ARG_POINTER_REGNUM GP_REG_FIRST
1828
1829 /* Register in which static-chain is passed to a function.  */
1830 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 2)
1831
1832 /* If the structure value address is passed in a register, then
1833    `STRUCT_VALUE_REGNUM' should be the number of that register.  */
1834 /* #define STRUCT_VALUE_REGNUM (GP_REG_FIRST + 4) */
1835
1836 /* If the structure value address is not passed in a register, define
1837    `STRUCT_VALUE' as an expression returning an RTX for the place
1838    where the address is passed.  If it returns 0, the address is
1839    passed as an "invisible" first argument.  */
1840 #define STRUCT_VALUE 0
1841
1842 /* Mips registers used in prologue/epilogue code when the stack frame
1843    is larger than 32K bytes.  These registers must come from the
1844    scratch register set, and not used for passing and returning
1845    arguments and any other information used in the calling sequence
1846    (such as pic).  Must start at 12, since t0/t3 are parameter passing
1847    registers in the 64 bit ABI.  */
1848
1849 #define MIPS_TEMP1_REGNUM (GP_REG_FIRST + 12)
1850 #define MIPS_TEMP2_REGNUM (GP_REG_FIRST + 13)
1851
1852 /* Define this macro if it is as good or better to call a constant
1853    function address than to call an address kept in a register.  */
1854 #define NO_FUNCTION_CSE 1
1855
1856 /* Define this macro if it is as good or better for a function to
1857    call itself with an explicit address than to call an address
1858    kept in a register.  */
1859 #define NO_RECURSIVE_FUNCTION_CSE 1
1860
1861 /* The ABI-defined global pointer.  Sometimes we use a different
1862    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1863 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1864
1865 /* We normally use $28 as the global pointer.  However, when generating
1866    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1867    register instead.  They can then avoid saving and restoring $28
1868    and perhaps avoid using a frame at all.
1869
1870    When a leaf function uses something other than $28, mips_expand_prologue
1871    will modify pic_offset_table_rtx in place.  Take the register number
1872    from there after reload.  */
1873 #define PIC_OFFSET_TABLE_REGNUM \
1874   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1875
1876 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1877 \f
1878 /* Define the classes of registers for register constraints in the
1879    machine description.  Also define ranges of constants.
1880
1881    One of the classes must always be named ALL_REGS and include all hard regs.
1882    If there is more than one class, another class must be named NO_REGS
1883    and contain no registers.
1884
1885    The name GENERAL_REGS must be the name of a class (or an alias for
1886    another name such as ALL_REGS).  This is the class of registers
1887    that is allowed by "g" or "r" in a register constraint.
1888    Also, registers outside this class are allocated only when
1889    instructions express preferences for them.
1890
1891    The classes must be numbered in nondecreasing order; that is,
1892    a larger-numbered class must never be contained completely
1893    in a smaller-numbered class.
1894
1895    For any two classes, it is very desirable that there be another
1896    class that represents their union.  */
1897
1898 enum reg_class
1899 {
1900   NO_REGS,                      /* no registers in set */
1901   M16_NA_REGS,                  /* mips16 regs not used to pass args */
1902   M16_REGS,                     /* mips16 directly accessible registers */
1903   T_REG,                        /* mips16 T register ($24) */
1904   M16_T_REGS,                   /* mips16 registers plus T register */
1905   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1906   LEA_REGS,                     /* Every GPR except $25 */
1907   GR_REGS,                      /* integer registers */
1908   FP_REGS,                      /* floating point registers */
1909   HI_REG,                       /* hi register */
1910   LO_REG,                       /* lo register */
1911   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1912   COP0_REGS,                    /* generic coprocessor classes */
1913   COP2_REGS,
1914   COP3_REGS,
1915   HI_AND_GR_REGS,               /* union classes */
1916   LO_AND_GR_REGS,
1917   HI_AND_FP_REGS,
1918   COP0_AND_GR_REGS,
1919   COP2_AND_GR_REGS,
1920   COP3_AND_GR_REGS,
1921   ALL_COP_REGS,
1922   ALL_COP_AND_GR_REGS,
1923   ST_REGS,                      /* status registers (fp status) */
1924   ALL_REGS,                     /* all registers */
1925   LIM_REG_CLASSES               /* max value + 1 */
1926 };
1927
1928 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1929
1930 #define GENERAL_REGS GR_REGS
1931
1932 /* An initializer containing the names of the register classes as C
1933    string constants.  These names are used in writing some of the
1934    debugging dumps.  */
1935
1936 #define REG_CLASS_NAMES                                                 \
1937 {                                                                       \
1938   "NO_REGS",                                                            \
1939   "M16_NA_REGS",                                                        \
1940   "M16_REGS",                                                           \
1941   "T_REG",                                                              \
1942   "M16_T_REGS",                                                         \
1943   "PIC_FN_ADDR_REG",                                                    \
1944   "LEA_REGS",                                                           \
1945   "GR_REGS",                                                            \
1946   "FP_REGS",                                                            \
1947   "HI_REG",                                                             \
1948   "LO_REG",                                                             \
1949   "MD_REGS",                                                            \
1950   /* coprocessor registers */                                           \
1951   "COP0_REGS",                                                          \
1952   "COP2_REGS",                                                          \
1953   "COP3_REGS",                                                          \
1954   "HI_AND_GR_REGS",                                                     \
1955   "LO_AND_GR_REGS",                                                     \
1956   "HI_AND_FP_REGS",                                                     \
1957   "COP0_AND_GR_REGS",                                                   \
1958   "COP2_AND_GR_REGS",                                                   \
1959   "COP3_AND_GR_REGS",                                                   \
1960   "ALL_COP_REGS",                                                       \
1961   "ALL_COP_AND_GR_REGS",                                                \
1962   "ST_REGS",                                                            \
1963   "ALL_REGS"                                                            \
1964 }
1965
1966 /* An initializer containing the contents of the register classes,
1967    as integers which are bit masks.  The Nth integer specifies the
1968    contents of class N.  The way the integer MASK is interpreted is
1969    that register R is in the class if `MASK & (1 << R)' is 1.
1970
1971    When the machine has more than 32 registers, an integer does not
1972    suffice.  Then the integers are replaced by sub-initializers,
1973    braced groupings containing several integers.  Each
1974    sub-initializer must be suitable as an initializer for the type
1975    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1976
1977 #define REG_CLASS_CONTENTS                                              \
1978 {                                                                       \
1979   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
1980   { 0x0003000c, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 nonarg regs */\
1981   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
1982   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
1983   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
1984   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
1985   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR */ \
1986   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
1987   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
1988   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
1989   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
1990   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
1991   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 }, /* cop0 registers */ \
1992   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 }, /* cop2 registers */ \
1993   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff }, /* cop3 registers */ \
1994   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
1995   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
1996   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
1997   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                   \
1998   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   \
1999   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff }, \
2000   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff }, \
2001   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff }, \
2002   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
2003   { 0xffffffff, 0xffffffff, 0xffff07ff, 0xffffffff, 0xffffffff, 0x0000ffff }    /* all registers */     \
2004 }
2005
2006
2007 /* A C expression whose value is a register class containing hard
2008    register REGNO.  In general there is more that one such class;
2009    choose a class which is "minimal", meaning that no smaller class
2010    also contains the register.  */
2011
2012 extern const enum reg_class mips_regno_to_class[];
2013
2014 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
2015
2016 /* A macro whose definition is the name of the class to which a
2017    valid base register must belong.  A base register is one used in
2018    an address which is the register value plus a displacement.  */
2019
2020 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
2021
2022 /* A macro whose definition is the name of the class to which a
2023    valid index register must belong.  An index register is one used
2024    in an address where its value is either multiplied by a scale
2025    factor or added to another register (as well as added to a
2026    displacement).  */
2027
2028 #define INDEX_REG_CLASS NO_REGS
2029
2030 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
2031    registers explicitly used in the rtl to be used as spill registers
2032    but prevents the compiler from extending the lifetime of these
2033    registers.  */
2034
2035 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
2036
2037 /* This macro is used later on in the file.  */
2038 #define GR_REG_CLASS_P(CLASS)                                           \
2039   ((CLASS) == GR_REGS || (CLASS) == M16_REGS || (CLASS) == T_REG        \
2040    || (CLASS) == M16_T_REGS || (CLASS) == M16_NA_REGS                   \
2041    || (CLASS) == PIC_FN_ADDR_REG || (CLASS) == LEA_REGS)
2042
2043 /* This macro is also used later on in the file.  */
2044 #define COP_REG_CLASS_P(CLASS)                                          \
2045   ((CLASS)  == COP0_REGS || (CLASS) == COP2_REGS || (CLASS) == COP3_REGS)
2046
2047 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
2048    is the default value (allocate the registers in numeric order).  We
2049    define it just so that we can override it for the mips16 target in
2050    ORDER_REGS_FOR_LOCAL_ALLOC.  */
2051
2052 #define REG_ALLOC_ORDER                                                 \
2053 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
2054   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
2055   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
2056   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
2057   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
2058   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
2059   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
2060   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
2061   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
2062   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
2063   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175       \
2064 }
2065
2066 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
2067    to be rearranged based on a particular function.  On the mips16, we
2068    want to allocate $24 (T_REG) before other registers for
2069    instructions for which it is possible.  */
2070
2071 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
2072
2073 /* REGISTER AND CONSTANT CLASSES */
2074
2075 /* Get reg_class from a letter such as appears in the machine
2076    description.
2077
2078    DEFINED REGISTER CLASSES:
2079
2080    'd'  General (aka integer) registers
2081         Normally this is GR_REGS, but in mips16 mode this is M16_REGS
2082    'y'  General registers (in both mips16 and non mips16 mode)
2083    'e'  mips16 non argument registers (M16_NA_REGS)
2084    't'  mips16 temporary register ($24)
2085    'f'  Floating point registers
2086    'h'  Hi register
2087    'l'  Lo register
2088    'x'  Multiply/divide registers
2089    'z'  FP Status register
2090    'B'  Cop0 register
2091    'C'  Cop2 register
2092    'D'  Cop3 register
2093    'b'  All registers */
2094
2095 extern enum reg_class mips_char_to_class[256];
2096
2097 #define REG_CLASS_FROM_LETTER(C) mips_char_to_class[(unsigned char)(C)]
2098
2099 /* True if VALUE is a signed 16-bit number.  */
2100
2101 #define SMALL_OPERAND(VALUE) \
2102   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
2103
2104 /* True if VALUE is an unsigned 16-bit number.  */
2105
2106 #define SMALL_OPERAND_UNSIGNED(VALUE) \
2107   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
2108
2109 /* True if VALUE can be loaded into a register using LUI.  */
2110
2111 #define LUI_OPERAND(VALUE)                                      \
2112   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
2113    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
2114
2115 /* Return a value X with the low 16 bits clear, and such that
2116    VALUE - X is a signed 16-bit value.  */
2117
2118 #define CONST_HIGH_PART(VALUE) \
2119   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
2120
2121 #define CONST_LOW_PART(VALUE) \
2122   ((VALUE) - CONST_HIGH_PART (VALUE))
2123
2124 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
2125 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
2126 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
2127
2128 /* The letters I, J, K, L, M, N, O, and P in a register constraint
2129    string can be used to stand for particular ranges of immediate
2130    operands.  This macro defines what the ranges are.  C is the
2131    letter, and VALUE is a constant value.  Return 1 if VALUE is
2132    in the range specified by C.  */
2133
2134 /* For MIPS:
2135
2136    `I'  is used for the range of constants an arithmetic insn can
2137         actually contain (16 bits signed integers).
2138
2139    `J'  is used for the range which is just zero (ie, $r0).
2140
2141    `K'  is used for the range of constants a logical insn can actually
2142         contain (16 bit zero-extended integers).
2143
2144    `L'  is used for the range of constants that be loaded with lui
2145         (ie, the bottom 16 bits are zero).
2146
2147    `M'  is used for the range of constants that take two words to load
2148         (ie, not matched by `I', `K', and `L').
2149
2150    `N'  is used for negative 16 bit constants other than -65536.
2151
2152    `O'  is a 15 bit signed integer.
2153
2154    `P'  is used for positive 16 bit constants.  */
2155
2156 #define CONST_OK_FOR_LETTER_P(VALUE, C)                                 \
2157   ((C) == 'I' ? SMALL_OPERAND (VALUE)                                   \
2158    : (C) == 'J' ? ((VALUE) == 0)                                        \
2159    : (C) == 'K' ? SMALL_OPERAND_UNSIGNED (VALUE)                        \
2160    : (C) == 'L' ? LUI_OPERAND (VALUE)                                   \
2161    : (C) == 'M' ? (!SMALL_OPERAND (VALUE)                               \
2162                    && !SMALL_OPERAND_UNSIGNED (VALUE)                   \
2163                    && !LUI_OPERAND (VALUE))                             \
2164    : (C) == 'N' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0xffff) < 0xffff) \
2165    : (C) == 'O' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0x4000) < 0x8000) \
2166    : (C) == 'P' ? ((VALUE) != 0 && (((VALUE) & ~0x0000ffff) == 0))      \
2167    : 0)
2168
2169 /* Similar, but for floating constants, and defining letters G and H.
2170    Here VALUE is the CONST_DOUBLE rtx itself.  */
2171
2172 /* For Mips
2173
2174   'G'   : Floating point 0 */
2175
2176 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)                          \
2177   ((C) == 'G'                                                           \
2178    && (VALUE) == CONST0_RTX (GET_MODE (VALUE)))
2179
2180 /* True if OP is a constant that should not be moved into $25.
2181    We need this because many versions of gas treat 'la $25,foo' as
2182    part of a call sequence and allow a global 'foo' to be lazily bound.  */
2183
2184 #define DANGEROUS_FOR_LA25_P(OP)                                        \
2185   (TARGET_ABICALLS                                                      \
2186    && !TARGET_EXPLICIT_RELOCS                                           \
2187    && mips_global_pic_constant_p (OP))
2188
2189 /* Letters in the range `Q' through `U' may be defined in a
2190    machine-dependent fashion to stand for arbitrary operand types.
2191    The machine description macro `EXTRA_CONSTRAINT' is passed the
2192    operand as its first argument and the constraint letter as its
2193    second operand.
2194
2195    `Q' is for signed 16-bit constants.
2196    `R' is for single-instruction memory references.  Note that this
2197          constraint has often been used in linux and glibc code.
2198    `S' is for legitimate constant call addresses.
2199    `T' is for constant move_operands that cannot be safely loaded into $25.
2200    `U' is for constant move_operands that can be safely loaded into $25.  */
2201
2202 #define EXTRA_CONSTRAINT(OP,CODE)                                       \
2203   (((CODE) == 'Q')        ? const_arith_operand (OP, VOIDmode)          \
2204    : ((CODE) == 'R')      ? (GET_CODE (OP) == MEM                       \
2205                              && mips_fetch_insns (OP) == 1)             \
2206    : ((CODE) == 'S')      ? (CONSTANT_P (OP)                            \
2207                              && call_insn_operand (OP, VOIDmode))       \
2208    : ((CODE) == 'T')      ? (CONSTANT_P (OP)                            \
2209                              && move_operand (OP, VOIDmode)             \
2210                              && DANGEROUS_FOR_LA25_P (OP))              \
2211    : ((CODE) == 'U')      ? (CONSTANT_P (OP)                            \
2212                              && move_operand (OP, VOIDmode)             \
2213                              && !DANGEROUS_FOR_LA25_P (OP))             \
2214    : FALSE)
2215
2216 /* Given an rtx X being reloaded into a reg required to be
2217    in class CLASS, return the class of reg to actually use.
2218    In general this is just CLASS; but on some machines
2219    in some cases it is preferable to use a more restrictive class.  */
2220
2221 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
2222   ((CLASS) != ALL_REGS                                                  \
2223    ? (! TARGET_MIPS16                                                   \
2224       ? (CLASS)                                                         \
2225       : ((CLASS) != GR_REGS                                             \
2226          ? (CLASS)                                                      \
2227          : M16_REGS))                                                   \
2228    : ((GET_MODE_CLASS (GET_MODE (X)) == MODE_FLOAT                      \
2229        || GET_MODE_CLASS (GET_MODE (X)) == MODE_COMPLEX_FLOAT)          \
2230       ? (TARGET_SOFT_FLOAT                                              \
2231          ? (TARGET_MIPS16 ? M16_REGS : GR_REGS)                         \
2232          : FP_REGS)                                                     \
2233       : ((GET_MODE_CLASS (GET_MODE (X)) == MODE_INT                     \
2234           || GET_MODE (X) == VOIDmode)                                  \
2235          ? (TARGET_MIPS16 ? M16_REGS : GR_REGS)                         \
2236          : (CLASS))))
2237
2238 /* Certain machines have the property that some registers cannot be
2239    copied to some other registers without using memory.  Define this
2240    macro on those machines to be a C expression that is nonzero if
2241    objects of mode MODE in registers of CLASS1 can only be copied to
2242    registers of class CLASS2 by storing a register of CLASS1 into
2243    memory and loading that memory location into a register of CLASS2.
2244
2245    Do not define this macro if its value would always be zero.  */
2246 #if 0
2247 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE)                   \
2248   ((!TARGET_DEBUG_H_MODE                                                \
2249     && GET_MODE_CLASS (MODE) == MODE_INT                                \
2250     && ((CLASS1 == FP_REGS && GR_REG_CLASS_P (CLASS2))                  \
2251         || (GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)))             \
2252    || (TARGET_FLOAT64 && !TARGET_64BIT && (MODE) == DFmode              \
2253        && ((GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)               \
2254            || (GR_REG_CLASS_P (CLASS2) && CLASS1 == FP_REGS))))
2255 #endif
2256 /* The HI and LO registers can only be reloaded via the general
2257    registers.  Condition code registers can only be loaded to the
2258    general registers, and from the floating point registers.  */
2259
2260 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
2261   mips_secondary_reload_class (CLASS, MODE, X, 1)
2262 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
2263   mips_secondary_reload_class (CLASS, MODE, X, 0)
2264
2265 /* Return the maximum number of consecutive registers
2266    needed to represent mode MODE in a register of class CLASS.  */
2267
2268 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
2269
2270 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
2271   mips_cannot_change_mode_class (FROM, TO, CLASS)
2272 \f
2273 /* Stack layout; function entry, exit and calling.  */
2274
2275 #define STACK_GROWS_DOWNWARD
2276
2277 /* The offset of the first local variable from the beginning of the frame.
2278    See compute_frame_size for details about the frame layout.  */
2279 #define STARTING_FRAME_OFFSET                                           \
2280   (current_function_outgoing_args_size                                  \
2281    + (TARGET_ABICALLS && !TARGET_NEWABI                                 \
2282       ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
2283
2284 /* Offset from the stack pointer register to an item dynamically
2285    allocated on the stack, e.g., by `alloca'.
2286
2287    The default value for this macro is `STACK_POINTER_OFFSET' plus the
2288    length of the outgoing arguments.  The default is correct for most
2289    machines.  See `function.c' for details.
2290
2291    The MIPS ABI states that functions which dynamically allocate the
2292    stack must not have 0 for STACK_DYNAMIC_OFFSET, since it looks like
2293    we are trying to create a second frame pointer to the function, so
2294    allocate some stack space to make it happy.
2295
2296    However, the linker currently complains about linking any code that
2297    dynamically allocates stack space, and there seems to be a bug in
2298    STACK_DYNAMIC_OFFSET, so don't define this right now.  */
2299
2300 #if 0
2301 #define STACK_DYNAMIC_OFFSET(FUNDECL)                                   \
2302   ((current_function_outgoing_args_size == 0 && current_function_calls_alloca) \
2303         ? 4*UNITS_PER_WORD                                              \
2304         : current_function_outgoing_args_size)
2305 #endif
2306
2307 /* The return address for the current frame is in r31 if this is a leaf
2308    function.  Otherwise, it is on the stack.  It is at a variable offset
2309    from sp/fp/ap, so we define a fake hard register rap which is a
2310    pointer to the return address on the stack.  This always gets eliminated
2311    during reload to be either the frame pointer or the stack pointer plus
2312    an offset.  */
2313
2314 #define RETURN_ADDR_RTX mips_return_addr
2315
2316 /* Since the mips16 ISA mode is encoded in the least-significant bit
2317    of the address, mask it off return addresses for purposes of
2318    finding exception handling regions.  */
2319
2320 #define MASK_RETURN_ADDR GEN_INT (-2)
2321
2322
2323 /* Similarly, don't use the least-significant bit to tell pointers to
2324    code from vtable index.  */
2325
2326 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
2327
2328 /* If defined, this macro specifies a table of register pairs used to
2329    eliminate unneeded registers that point into the stack frame.  If
2330    it is not defined, the only elimination attempted by the compiler
2331    is to replace references to the frame pointer with references to
2332    the stack pointer.
2333
2334    The definition of this macro is a list of structure
2335    initializations, each of which specifies an original and
2336    replacement register.
2337
2338    On some machines, the position of the argument pointer is not
2339    known until the compilation is completed.  In such a case, a
2340    separate hard register must be used for the argument pointer.
2341    This register can be eliminated by replacing it with either the
2342    frame pointer or the argument pointer, depending on whether or not
2343    the frame pointer has been eliminated.
2344
2345    In this case, you might specify:
2346         #define ELIMINABLE_REGS  \
2347         {{ARG_POINTER_REGNUM, STACK_POINTER_REGNUM}, \
2348          {ARG_POINTER_REGNUM, FRAME_POINTER_REGNUM}, \
2349          {FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM}}
2350
2351    Note that the elimination of the argument pointer with the stack
2352    pointer is specified first since that is the preferred elimination.
2353
2354    The eliminations to $17 are only used on the mips16.  See the
2355    definition of HARD_FRAME_POINTER_REGNUM.  */
2356
2357 #define ELIMINABLE_REGS                                                 \
2358 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
2359  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
2360  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
2361  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
2362  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
2363  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
2364
2365 /* A C expression that returns nonzero if the compiler is allowed to
2366    try to replace register number FROM-REG with register number
2367    TO-REG.  This macro need only be defined if `ELIMINABLE_REGS' is
2368    defined, and will usually be the constant 1, since most of the
2369    cases preventing register elimination are things that the compiler
2370    already knows about.
2371
2372    When not in mips16 and mips64, we can always eliminate to the
2373    frame pointer.  We can eliminate to the stack pointer unless
2374    a frame pointer is needed.  In mips16 mode, we need a frame
2375    pointer for a large frame; otherwise, reload may be unable
2376    to compute the address of a local variable, since there is
2377    no way to add a large constant to the stack pointer
2378    without using a temporary register.
2379
2380    In mips16, for some instructions (eg lwu), we can't eliminate the
2381    frame pointer for the stack pointer.  These instructions are
2382    only generated in TARGET_64BIT mode.
2383    */
2384
2385 #define CAN_ELIMINATE(FROM, TO)                                         \
2386    (((TO) == HARD_FRAME_POINTER_REGNUM                                  \
2387           || ((TO) == STACK_POINTER_REGNUM && ! frame_pointer_needed    \
2388               && ! (TARGET_MIPS16 && TARGET_64BIT)                      \
2389               && (! TARGET_MIPS16                                       \
2390                   || compute_frame_size (get_frame_size ()) < 32768))))
2391
2392 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
2393         (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
2394
2395 /* If we generate an insn to push BYTES bytes,
2396    this says how many the stack pointer really advances by.
2397    On the VAX, sp@- in a byte insn really pushes a word.  */
2398
2399 /* #define PUSH_ROUNDING(BYTES) 0 */
2400
2401 /* If defined, the maximum amount of space required for outgoing
2402    arguments will be computed and placed into the variable
2403    `current_function_outgoing_args_size'.  No space will be pushed
2404    onto the stack for each call; instead, the function prologue
2405    should increase the stack frame size by this amount.
2406
2407    It is not proper to define both `PUSH_ROUNDING' and
2408    `ACCUMULATE_OUTGOING_ARGS'.  */
2409 #define ACCUMULATE_OUTGOING_ARGS 1
2410
2411 /* Offset from the argument pointer register to the first argument's
2412    address.  On some machines it may depend on the data type of the
2413    function.
2414
2415    If `ARGS_GROW_DOWNWARD', this is the offset to the location above
2416    the first argument's address.
2417
2418    On the MIPS, we must skip the first argument position if we are
2419    returning a structure or a union, to account for its address being
2420    passed in $4.  However, at the current time, this produces a compiler
2421    that can't bootstrap, so comment it out for now.  */
2422
2423 #if 0
2424 #define FIRST_PARM_OFFSET(FNDECL)                                       \
2425   (FNDECL != 0                                                          \
2426    && TREE_TYPE (FNDECL) != 0                                           \
2427    && TREE_TYPE (TREE_TYPE (FNDECL)) != 0                               \
2428    && (TREE_CODE (TREE_TYPE (TREE_TYPE (FNDECL))) == RECORD_TYPE        \
2429        || TREE_CODE (TREE_TYPE (TREE_TYPE (FNDECL))) == UNION_TYPE)     \
2430                 ? UNITS_PER_WORD                                        \
2431                 : 0)
2432 #else
2433 #define FIRST_PARM_OFFSET(FNDECL) 0
2434 #endif
2435
2436 /* When a parameter is passed in a register, stack space is still
2437    allocated for it.  For the MIPS, stack space must be allocated, cf
2438    Asm Lang Prog Guide page 7-8.
2439
2440    BEWARE that some space is also allocated for non existing arguments
2441    in register. In case an argument list is of form GF used registers
2442    are a0 (a2,a3), but we should push over a1...  */
2443
2444 #define REG_PARM_STACK_SPACE(FNDECL)                                     \
2445   ((mips_abi == ABI_32 || mips_abi == ABI_O64)                           \
2446    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD) - FIRST_PARM_OFFSET (FNDECL) \
2447    : 0)
2448
2449 /* Define this if it is the responsibility of the caller to
2450    allocate the area reserved for arguments passed in registers.
2451    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
2452    of this macro is to determine whether the space is included in
2453    `current_function_outgoing_args_size'.  */
2454 #define OUTGOING_REG_PARM_STACK_SPACE
2455
2456 #define STACK_BOUNDARY \
2457   ((mips_abi == ABI_32 || mips_abi == ABI_O64 || mips_abi == ABI_EABI) \
2458    ? 64 : 128)
2459
2460 \f
2461 /* A C expression that should indicate the number of bytes of its
2462    own arguments that a function pops on returning, or 0
2463    if the function pops no arguments and the caller must therefore
2464    pop them all after the function returns.
2465
2466    FUNDECL is the declaration node of the function (as a tree).
2467
2468    FUNTYPE is a C variable whose value is a tree node that
2469    describes the function in question.  Normally it is a node of
2470    type `FUNCTION_TYPE' that describes the data type of the function.
2471    From this it is possible to obtain the data types of the value
2472    and arguments (if known).
2473
2474    When a call to a library function is being considered, FUNTYPE
2475    will contain an identifier node for the library function.  Thus,
2476    if you need to distinguish among various library functions, you
2477    can do so by their names.  Note that "library function" in this
2478    context means a function used to perform arithmetic, whose name
2479    is known specially in the compiler and was not mentioned in the
2480    C code being compiled.
2481
2482    STACK-SIZE is the number of bytes of arguments passed on the
2483    stack.  If a variable number of bytes is passed, it is zero, and
2484    argument popping will always be the responsibility of the
2485    calling function.  */
2486
2487 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
2488
2489
2490 /* Symbolic macros for the registers used to return integer and floating
2491    point values.  */
2492
2493 #define GP_RETURN (GP_REG_FIRST + 2)
2494 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
2495
2496 #define MAX_ARGS_IN_REGISTERS \
2497   ((mips_abi == ABI_32 || mips_abi == ABI_O64) ? 4 : 8)
2498
2499 /* Largest possible value of MAX_ARGS_IN_REGISTERS.  */
2500
2501 #define BIGGEST_MAX_ARGS_IN_REGISTERS 8
2502
2503 /* Symbolic macros for the first/last argument registers.  */
2504
2505 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
2506 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2507 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
2508 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2509
2510 /* Define how to find the value returned by a library function
2511    assuming the value has mode MODE.  Because we define
2512    PROMOTE_FUNCTION_RETURN, we must promote the mode just as
2513    PROMOTE_MODE does.  */
2514
2515 #define LIBCALL_VALUE(MODE) \
2516   mips_function_value (NULL_TREE, NULL, (MODE))
2517
2518 /* Define how to find the value returned by a function.
2519    VALTYPE is the data type of the value (as a tree).
2520    If the precise function being called is known, FUNC is its FUNCTION_DECL;
2521    otherwise, FUNC is 0.  */
2522
2523 #define FUNCTION_VALUE(VALTYPE, FUNC) \
2524   mips_function_value ((VALTYPE), (FUNC), VOIDmode)
2525
2526 /* 1 if N is a possible register number for a function value.
2527    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
2528    Currently, R2 and F0 are only implemented  here (C has no complex type)  */
2529
2530 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
2531   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
2532       && (N) == FP_RETURN + 2))
2533
2534 /* 1 if N is a possible register number for function argument passing.
2535    We have no FP argument registers when soft-float.  When FP registers
2536    are 32 bits, we can't directly reference the odd numbered ones.  */
2537
2538 #define FUNCTION_ARG_REGNO_P(N)                                 \
2539   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
2540     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)                \
2541         && ((N) % FP_INC == 0) && mips_abi != ABI_O64))         \
2542    && !fixed_regs[N])
2543
2544 /* A C expression which can inhibit the returning of certain function
2545    values in registers, based on the type of value.  A nonzero value says
2546    to return the function value in memory, just as large structures are
2547    always returned.  Here TYPE will be a C expression of type
2548    `tree', representing the data type of the value.
2549
2550    Note that values of mode `BLKmode' must be explicitly
2551    handled by this macro.  Also, the option `-fpcc-struct-return'
2552    takes effect regardless of this macro.  On most systems, it is
2553    possible to leave the macro undefined; this causes a default
2554    definition to be used, whose value is the constant 1 for BLKmode
2555    values, and 0 otherwise.
2556
2557    GCC normally converts 1 byte structures into chars, 2 byte
2558    structs into shorts, and 4 byte structs into ints, and returns
2559    them this way.  Defining the following macro overrides this,
2560    to give us MIPS cc compatibility.  */
2561
2562 #define RETURN_IN_MEMORY(TYPE)  \
2563         mips_return_in_memory (TYPE)
2564
2565 #define SETUP_INCOMING_VARARGS(CUM,MODE,TYPE,PRETEND_SIZE,NO_RTL)       \
2566         (PRETEND_SIZE) = mips_setup_incoming_varargs (&(CUM), (MODE),   \
2567                                                       (TYPE), (NO_RTL))
2568 \f
2569 #define STRICT_ARGUMENT_NAMING (mips_abi != ABI_32 && mips_abi != ABI_O64)
2570
2571 /* Define a data type for recording info about an argument list
2572    during the scan of that argument list.  This data type should
2573    hold all necessary information about the function itself
2574    and about the args processed so far, enough to enable macros
2575    such as FUNCTION_ARG to determine where the next arg should go.
2576
2577    This structure has to cope with two different argument allocation
2578    schemes.  Most MIPS ABIs view the arguments as a struct, of which the
2579    first N words go in registers and the rest go on the stack.  If I < N,
2580    the Ith word might go in Ith integer argument register or the
2581    Ith floating-point one.  In some cases, it has to go in both (see
2582    function_arg).  For these ABIs, we only need to remember the number
2583    of words passed so far.
2584
2585    The EABI instead allocates the integer and floating-point arguments
2586    separately.  The first N words of FP arguments go in FP registers,
2587    the rest go on the stack.  Likewise, the first N words of the other
2588    arguments go in integer registers, and the rest go on the stack.  We
2589    need to maintain three counts: the number of integer registers used,
2590    the number of floating-point registers used, and the number of words
2591    passed on the stack.
2592
2593    We could keep separate information for the two ABIs (a word count for
2594    the standard ABIs, and three separate counts for the EABI).  But it
2595    seems simpler to view the standard ABIs as forms of EABI that do not
2596    allocate floating-point registers.
2597
2598    So for the standard ABIs, the first N words are allocated to integer
2599    registers, and function_arg decides on an argument-by-argument basis
2600    whether that argument should really go in an integer register, or in
2601    a floating-point one.  */
2602
2603 typedef struct mips_args {
2604   /* Always true for varargs functions.  Otherwise true if at least
2605      one argument has been passed in an integer register.  */
2606   int gp_reg_found;
2607
2608   /* The number of arguments seen so far.  */
2609   unsigned int arg_number;
2610
2611   /* For EABI, the number of integer registers used so far.  For other
2612      ABIs, the number of words passed in registers (whether integer
2613      or floating-point).  */
2614   unsigned int num_gprs;
2615
2616   /* For EABI, the number of floating-point registers used so far.  */
2617   unsigned int num_fprs;
2618
2619   /* The number of words passed on the stack.  */
2620   unsigned int stack_words;
2621
2622   /* On the mips16, we need to keep track of which floating point
2623      arguments were passed in general registers, but would have been
2624      passed in the FP regs if this were a 32 bit function, so that we
2625      can move them to the FP regs if we wind up calling a 32 bit
2626      function.  We record this information in fp_code, encoded in base
2627      four.  A zero digit means no floating point argument, a one digit
2628      means an SFmode argument, and a two digit means a DFmode argument,
2629      and a three digit is not used.  The low order digit is the first
2630      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2631      an SFmode argument.  ??? A more sophisticated approach will be
2632      needed if MIPS_ABI != ABI_32.  */
2633   int fp_code;
2634
2635   /* True if the function has a prototype.  */
2636   int prototype;
2637
2638   /* When a structure does not take up a full register, the argument
2639      should sometimes be shifted left so that it occupies the high part
2640      of the register.  These two fields describe an array of ashl
2641      patterns for doing this.  See function_arg_advance, which creates
2642      the shift patterns, and function_arg, which returns them when given
2643      a VOIDmode argument.  */
2644   unsigned int num_adjusts;
2645   rtx adjust[BIGGEST_MAX_ARGS_IN_REGISTERS];
2646 } CUMULATIVE_ARGS;
2647
2648 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2649    for a call to a function whose data type is FNTYPE.
2650    For a library call, FNTYPE is 0.
2651
2652 */
2653
2654 #define INIT_CUMULATIVE_ARGS(CUM,FNTYPE,LIBNAME,INDIRECT)               \
2655   init_cumulative_args (&CUM, FNTYPE, LIBNAME)                          \
2656
2657 /* Update the data in CUM to advance over an argument
2658    of mode MODE and data type TYPE.
2659    (TYPE is null for libcalls where that information may not be available.)  */
2660
2661 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)                    \
2662   function_arg_advance (&CUM, MODE, TYPE, NAMED)
2663
2664 /* Determine where to put an argument to a function.
2665    Value is zero to push the argument on the stack,
2666    or a hard register in which to store the argument.
2667
2668    MODE is the argument's machine mode.
2669    TYPE is the data type of the argument (as a tree).
2670     This is null for libcalls where that information may
2671     not be available.
2672    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2673     the preceding args and about the function being called.
2674    NAMED is nonzero if this argument is a named parameter
2675     (otherwise it is an extra parameter matching an ellipsis).  */
2676
2677 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2678   function_arg( &CUM, MODE, TYPE, NAMED)
2679
2680 /* For an arg passed partly in registers and partly in memory,
2681    this is the number of registers used.
2682    For args passed entirely in registers or entirely in memory, zero.  */
2683
2684 #define FUNCTION_ARG_PARTIAL_NREGS(CUM, MODE, TYPE, NAMED) \
2685   function_arg_partial_nregs (&CUM, MODE, TYPE, NAMED)
2686
2687 /* If defined, a C expression that gives the alignment boundary, in
2688    bits, of an argument with the specified mode and type.  If it is
2689    not defined,  `PARM_BOUNDARY' is used for all arguments.  */
2690
2691 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE)                               \
2692   (((TYPE) != 0)                                                        \
2693         ? ((TYPE_ALIGN(TYPE) <= PARM_BOUNDARY)                          \
2694                 ? PARM_BOUNDARY                                         \
2695                 : TYPE_ALIGN(TYPE))                                     \
2696         : ((GET_MODE_ALIGNMENT(MODE) <= PARM_BOUNDARY)                  \
2697                 ? PARM_BOUNDARY                                         \
2698                 : GET_MODE_ALIGNMENT(MODE)))
2699
2700 #define FUNCTION_ARG_PASS_BY_REFERENCE(CUM, MODE, TYPE, NAMED)          \
2701   function_arg_pass_by_reference (&CUM, MODE, TYPE, NAMED)
2702
2703 #define FUNCTION_ARG_PADDING(MODE, TYPE)                                \
2704   (! BYTES_BIG_ENDIAN                                                   \
2705    ? upward                                                             \
2706    : (((MODE) == BLKmode                                                \
2707        ? ((TYPE) && TREE_CODE (TYPE_SIZE (TYPE)) == INTEGER_CST         \
2708           && int_size_in_bytes (TYPE) < (PARM_BOUNDARY / BITS_PER_UNIT))\
2709        : (GET_MODE_BITSIZE (MODE) < PARM_BOUNDARY                       \
2710           && (mips_abi == ABI_32                                        \
2711               || mips_abi == ABI_O64                                    \
2712               || mips_abi == ABI_EABI                                   \
2713               || GET_MODE_CLASS (MODE) == MODE_INT)))                   \
2714       ? downward : upward))
2715
2716 #define FUNCTION_ARG_CALLEE_COPIES(CUM, MODE, TYPE, NAMED)              \
2717   (mips_abi == ABI_EABI && (NAMED)                                      \
2718    && FUNCTION_ARG_PASS_BY_REFERENCE (CUM, MODE, TYPE, NAMED))
2719
2720 /* Modified version of the macro in expr.h.  */
2721 #define MUST_PASS_IN_STACK(MODE,TYPE)                   \
2722   ((TYPE) != 0                                          \
2723    && (TREE_CODE (TYPE_SIZE (TYPE)) != INTEGER_CST      \
2724        || TREE_ADDRESSABLE (TYPE)                       \
2725        || ((MODE) == BLKmode                            \
2726            && mips_abi != ABI_32 && mips_abi != ABI_O64 \
2727            && ! ((TYPE) != 0 && TREE_CODE (TYPE_SIZE (TYPE)) == INTEGER_CST \
2728                  && 0 == (int_size_in_bytes (TYPE)      \
2729                           % (PARM_BOUNDARY / BITS_PER_UNIT))) \
2730            && (FUNCTION_ARG_PADDING (MODE, TYPE)        \
2731                == (BYTES_BIG_ENDIAN ? upward : downward)))))
2732
2733 /* True if using EABI and varargs can be passed in floating-point
2734    registers.  Under these conditions, we need a more complex form
2735    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2736 #define EABI_FLOAT_VARARGS_P \
2737         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2738
2739 \f
2740 /* Say that the epilogue uses the return address register.  Note that
2741    in the case of sibcalls, the values "used by the epilogue" are
2742    considered live at the start of the called function.  */
2743 #define EPILOGUE_USES(REGNO) ((REGNO) == 31)
2744
2745 /* Treat LOC as a byte offset from the stack pointer and round it up
2746    to the next fully-aligned offset.  */
2747 #define MIPS_STACK_ALIGN(LOC)                                           \
2748   ((mips_abi == ABI_32 || mips_abi == ABI_O64 || mips_abi == ABI_EABI)  \
2749    ? ((LOC) + 7) & ~7                                                   \
2750    : ((LOC) + 15) & ~15)
2751
2752 \f
2753 /* Define the `__builtin_va_list' type for the ABI.  */
2754 #define BUILD_VA_LIST_TYPE(VALIST) \
2755   (VALIST) = mips_build_va_list ()
2756
2757 /* Implement `va_start' for varargs and stdarg.  */
2758 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
2759   mips_va_start (valist, nextarg)
2760
2761 /* Implement `va_arg'.  */
2762 #define EXPAND_BUILTIN_VA_ARG(valist, type) \
2763   mips_va_arg (valist, type)
2764 \f
2765 /* Output assembler code to FILE to increment profiler label # LABELNO
2766    for profiling a function entry.  */
2767
2768 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2769 {                                                                       \
2770   if (TARGET_MIPS16)                                                    \
2771     sorry ("mips16 function profiling");                                \
2772   fprintf (FILE, "\t.set\tnoat\n");                                     \
2773   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2774            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2775   if (mips_abi != ABI_N32 && mips_abi != ABI_64)                        \
2776     {                                                                   \
2777       fprintf (FILE,                                                    \
2778                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2779                TARGET_64BIT ? "dsubu" : "subu",                         \
2780                reg_names[STACK_POINTER_REGNUM],                         \
2781                reg_names[STACK_POINTER_REGNUM],                         \
2782                Pmode == DImode ? 16 : 8);                               \
2783     }                                                                   \
2784   fprintf (FILE, "\tjal\t_mcount\n");                                   \
2785   fprintf (FILE, "\t.set\tat\n");                                       \
2786 }
2787
2788 /* Define this macro if the code for function profiling should come
2789    before the function prologue.  Normally, the profiling code comes
2790    after.  */
2791
2792 /* #define PROFILE_BEFORE_PROLOGUE */
2793
2794 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2795    the stack pointer does not matter.  The value is tested only in
2796    functions that have frame pointers.
2797    No definition is equivalent to always zero.  */
2798
2799 #define EXIT_IGNORE_STACK 1
2800
2801 \f
2802 /* A C statement to output, on the stream FILE, assembler code for a
2803    block of data that contains the constant parts of a trampoline.
2804    This code should not include a label--the label is taken care of
2805    automatically.  */
2806
2807 #define TRAMPOLINE_TEMPLATE(STREAM)                                      \
2808 {                                                                        \
2809   fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");         \
2810   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2811   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2812   if (ptr_mode == DImode)                                               \
2813     {                                                                   \
2814       fprintf (STREAM, "\t.word\t0xdfe30014\t\t# ld     $3,20($31)\n"); \
2815       fprintf (STREAM, "\t.word\t0xdfe2001c\t\t# ld     $2,28($31)\n"); \
2816     }                                                                   \
2817   else                                                                  \
2818     {                                                                   \
2819       fprintf (STREAM, "\t.word\t0x8fe30014\t\t# lw     $3,20($31)\n"); \
2820       fprintf (STREAM, "\t.word\t0x8fe20018\t\t# lw     $2,24($31)\n"); \
2821     }                                                                   \
2822   fprintf (STREAM, "\t.word\t0x0060c821\t\t# move   $25,$3 (abicalls)\n"); \
2823   fprintf (STREAM, "\t.word\t0x00600008\t\t# jr     $3\n");             \
2824   fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");         \
2825   if (ptr_mode == DImode)                                               \
2826     {                                                                   \
2827       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2828       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2829     }                                                                   \
2830   else                                                                  \
2831     {                                                                   \
2832       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2833       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2834     }                                                                   \
2835 }
2836
2837 /* A C expression for the size in bytes of the trampoline, as an
2838    integer.  */
2839
2840 #define TRAMPOLINE_SIZE (32 + GET_MODE_SIZE (ptr_mode) * 2)
2841
2842 /* Alignment required for trampolines, in bits.  */
2843
2844 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2845
2846 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2847    program and data caches.  */
2848
2849 #ifndef CACHE_FLUSH_FUNC
2850 #define CACHE_FLUSH_FUNC "_flush_cache"
2851 #endif
2852
2853 /* A C statement to initialize the variable parts of a trampoline.
2854    ADDR is an RTX for the address of the trampoline; FNADDR is an
2855    RTX for the address of the nested function; STATIC_CHAIN is an
2856    RTX for the static chain value that should be passed to the
2857    function when it is called.  */
2858
2859 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2860 {                                                                           \
2861   rtx func_addr, chain_addr;                                                \
2862                                                                             \
2863   func_addr = plus_constant (ADDR, 32);                                     \
2864   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2865   emit_move_insn (gen_rtx_MEM (ptr_mode, func_addr),                        \
2866                   gen_lowpart (ptr_mode, force_reg (Pmode, FUNC)));         \
2867   emit_move_insn (gen_rtx_MEM (ptr_mode, chain_addr),                       \
2868                   gen_lowpart (ptr_mode, force_reg (Pmode, CHAIN)));        \
2869                                                                             \
2870   /* Flush both caches.  We need to flush the data cache in case            \
2871      the system has a write-back cache.  */                                 \
2872   /* ??? Should check the return value for errors.  */                      \
2873   if (mips_cache_flush_func && mips_cache_flush_func[0])                    \
2874     emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func),   \
2875                        0, VOIDmode, 3, ADDR, Pmode,                         \
2876                        GEN_INT (TRAMPOLINE_SIZE), TYPE_MODE (integer_type_node),\
2877                        GEN_INT (3), TYPE_MODE (integer_type_node));         \
2878 }
2879 \f
2880 /* Addressing modes, and classification of registers for them.  */
2881
2882 /* These assume that REGNO is a hard or pseudo reg number.
2883    They give nonzero only if REGNO is a hard reg of the suitable class
2884    or a pseudo reg currently allocated to a suitable hard reg.
2885    These definitions are NOT overridden anywhere.  */
2886
2887 #define BASE_REG_P(regno, mode)                                 \
2888   (TARGET_MIPS16                                                \
2889    ? (M16_REG_P (regno)                                         \
2890       || (regno) == FRAME_POINTER_REGNUM                        \
2891       || (regno) == ARG_POINTER_REGNUM                          \
2892       || ((regno) == STACK_POINTER_REGNUM                       \
2893           && (GET_MODE_SIZE (mode) == 4                         \
2894               || GET_MODE_SIZE (mode) == 8)))                   \
2895    : GP_REG_P (regno))
2896
2897 #define GP_REG_OR_PSEUDO_STRICT_P(regno, mode)                              \
2898   BASE_REG_P((regno < FIRST_PSEUDO_REGISTER) ? (int) regno : reg_renumber[regno], \
2899              (mode))
2900
2901 #define GP_REG_OR_PSEUDO_NONSTRICT_P(regno, mode) \
2902   (((regno) >= FIRST_PSEUDO_REGISTER) || (BASE_REG_P ((regno), (mode))))
2903
2904 #define REGNO_OK_FOR_INDEX_P(regno)     0
2905 #define REGNO_MODE_OK_FOR_BASE_P(regno, mode) \
2906   GP_REG_OR_PSEUDO_STRICT_P ((regno), (mode))
2907
2908 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2909    and check its validity for a certain class.
2910    We have two alternate definitions for each of them.
2911    The usual definition accepts all pseudo regs; the other rejects them all.
2912    The symbol REG_OK_STRICT causes the latter definition to be used.
2913
2914    Most source files want to accept pseudo regs in the hope that
2915    they will get allocated to the class that the insn wants them to be in.
2916    Some source files that are used after register allocation
2917    need to be strict.  */
2918
2919 #ifndef REG_OK_STRICT
2920 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2921   mips_reg_mode_ok_for_base_p (X, MODE, 0)
2922 #else
2923 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2924   mips_reg_mode_ok_for_base_p (X, MODE, 1)
2925 #endif
2926
2927 #define REG_OK_FOR_INDEX_P(X) 0
2928
2929 \f
2930 /* Maximum number of registers that can appear in a valid memory address.  */
2931
2932 #define MAX_REGS_PER_ADDRESS 1
2933
2934 /* A C compound statement with a conditional `goto LABEL;' executed
2935    if X (an RTX) is a legitimate memory address on the target
2936    machine for a memory operand of mode MODE.  */
2937
2938 #if 1
2939 #define GO_PRINTF(x)    fprintf(stderr, (x))
2940 #define GO_PRINTF2(x,y) fprintf(stderr, (x), (y))
2941 #define GO_DEBUG_RTX(x) debug_rtx(x)
2942
2943 #else
2944 #define GO_PRINTF(x)
2945 #define GO_PRINTF2(x,y)
2946 #define GO_DEBUG_RTX(x)
2947 #endif
2948
2949 #ifdef REG_OK_STRICT
2950 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2951 {                                               \
2952   if (mips_legitimate_address_p (MODE, X, 1))   \
2953     goto ADDR;                                  \
2954 }
2955 #else
2956 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2957 {                                               \
2958   if (mips_legitimate_address_p (MODE, X, 0))   \
2959     goto ADDR;                                  \
2960 }
2961 #endif
2962
2963 /* Check for constness inline but use mips_legitimate_address_p
2964    to check whether a constant really is an address.  */
2965
2966 #define CONSTANT_ADDRESS_P(X) \
2967   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2968
2969
2970 /* Nonzero if the constant value X is a legitimate general operand.
2971    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.
2972
2973    At present, GAS doesn't understand li.[sd], so don't allow it
2974    to be generated at present.  Also, the MIPS assembler does not
2975    grok li.d Infinity.  */
2976
2977 /* ??? SGI Irix 6 assembler fails for CONST address, so reject them.
2978    Note that the Irix 6 assembler problem may already be fixed.
2979    Note also that the GET_CODE (X) == CONST test catches the mips16
2980    gp pseudo reg (see mips16_gp_pseudo_reg) deciding it is not
2981    a LEGITIMATE_CONSTANT.  If we ever want mips16 and ABI_N32 or
2982    ABI_64 to work together, we'll need to fix this.  */
2983 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2984
2985 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2986   do {                                                          \
2987     if (mips_legitimize_address (&(X), MODE))                   \
2988       goto WIN;                                                 \
2989   } while (0)
2990
2991
2992 /* A C statement or compound statement with a conditional `goto
2993    LABEL;' executed if memory address X (an RTX) can have different
2994    meanings depending on the machine mode of the memory reference it
2995    is used for.
2996
2997    Autoincrement and autodecrement addresses typically have
2998    mode-dependent effects because the amount of the increment or
2999    decrement is the size of the operand being addressed.  Some
3000    machines have other mode-dependent addresses.  Many RISC machines
3001    have no mode-dependent addresses.
3002
3003    You may assume that ADDR is a valid address for the machine.  */
3004
3005 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
3006
3007 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
3008    'the start of the function that this code is output in'.  */
3009
3010 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
3011   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
3012     asm_fprintf ((FILE), "%U%s",                                        \
3013                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
3014   else                                                                  \
3015     asm_fprintf ((FILE), "%U%s", (NAME))
3016
3017 /* The mips16 wants the constant pool to be after the function,
3018    because the PC relative load instructions use unsigned offsets.  */
3019
3020 #define CONSTANT_POOL_BEFORE_FUNCTION (! TARGET_MIPS16)
3021
3022 #define ASM_OUTPUT_POOL_EPILOGUE(FILE, FNNAME, FNDECL, SIZE)    \
3023   mips_string_length = 0;
3024 \f
3025 /* Specify the machine mode that this machine uses
3026    for the index in the tablejump instruction.
3027    ??? Using HImode in mips16 mode can cause overflow.  However, the
3028    overflow is no more likely than the overflow in a branch
3029    instruction.  Large functions can currently break in both ways.  */
3030 #define CASE_VECTOR_MODE \
3031   (TARGET_MIPS16 ? HImode : ptr_mode)
3032
3033 /* Define as C expression which evaluates to nonzero if the tablejump
3034    instruction expects the table to contain offsets from the address of the
3035    table.
3036    Do not define this if the table should contain absolute addresses.  */
3037 #define CASE_VECTOR_PC_RELATIVE (TARGET_MIPS16)
3038
3039 /* Define this as 1 if `char' should by default be signed; else as 0.  */
3040 #ifndef DEFAULT_SIGNED_CHAR
3041 #define DEFAULT_SIGNED_CHAR 1
3042 #endif
3043
3044 /* Max number of bytes we can move from memory to memory
3045    in one reasonably fast instruction.  */
3046 #define MOVE_MAX (TARGET_64BIT ? 8 : 4)
3047 #define MAX_MOVE_MAX 8
3048
3049 /* Define this macro as a C expression which is nonzero if
3050    accessing less than a word of memory (i.e. a `char' or a
3051    `short') is no faster than accessing a word of memory, i.e., if
3052    such access require more than one instruction or if there is no
3053    difference in cost between byte and (aligned) word loads.
3054
3055    On RISC machines, it tends to generate better code to define
3056    this as 1, since it avoids making a QI or HI mode register.  */
3057 #define SLOW_BYTE_ACCESS 1
3058
3059 /* Define this to be nonzero if shift instructions ignore all but the low-order
3060    few bits.  */
3061 #define SHIFT_COUNT_TRUNCATED 1
3062
3063 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
3064    is done just by pretending it is already truncated.  */
3065 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
3066   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
3067
3068
3069 /* Specify the machine mode that pointers have.
3070    After generation of rtl, the compiler makes no further distinction
3071    between pointers and any other objects of this machine mode.  */
3072
3073 #ifndef Pmode
3074 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
3075 #endif
3076
3077 /* Give call MEMs SImode since it is the "most permissive" mode
3078    for both 32-bit and 64-bit targets.  */
3079
3080 #define FUNCTION_MODE SImode
3081
3082 \f
3083 /* The cost of loading values from the constant pool.  It should be
3084    larger than the cost of any constant we want to synthesize in-line.  */
3085
3086 #define CONSTANT_POOL_COST COSTS_N_INSNS (8)
3087
3088 /* A C expression for the cost of moving data from a register in
3089    class FROM to one in class TO.  The classes are expressed using
3090    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
3091    the default; other values are interpreted relative to that.
3092
3093    It is not required that the cost always equal 2 when FROM is the
3094    same as TO; on some machines it is expensive to move between
3095    registers if they are not general registers.
3096
3097    If reload sees an insn consisting of a single `set' between two
3098    hard registers, and if `REGISTER_MOVE_COST' applied to their
3099    classes returns a value of 2, reload does not check to ensure
3100    that the constraints of the insn are met.  Setting a cost of
3101    other than 2 will allow reload to verify that the constraints are
3102    met.  You should do this if the `movM' pattern's constraints do
3103    not allow such copying. */
3104
3105 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
3106   mips_register_move_cost (MODE, FROM, TO)
3107
3108 /* ??? Fix this to be right for the R8000.  */
3109 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
3110   (((TUNE_MIPS4000 || TUNE_MIPS6000) ? 6 : 4) \
3111    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
3112
3113 /* Define if copies to/from condition code registers should be avoided.
3114
3115    This is needed for the MIPS because reload_outcc is not complete;
3116    it needs to handle cases where the source is a general or another
3117    condition code register.  */
3118 #define AVOID_CCMODE_COPIES
3119
3120 /* A C expression for the cost of a branch instruction.  A value of
3121    1 is the default; other values are interpreted relative to that.  */
3122
3123 /* ??? Fix this to be right for the R8000.  */
3124 #define BRANCH_COST                                                     \
3125   ((! TARGET_MIPS16                                                     \
3126     && (TUNE_MIPS4000 || TUNE_MIPS6000))        \
3127    ? 2 : 1)
3128
3129 /* If defined, modifies the length assigned to instruction INSN as a
3130    function of the context in which it is used.  LENGTH is an lvalue
3131    that contains the initially computed length of the insn and should
3132    be updated with the correct length of the insn.  */
3133 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
3134   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
3135
3136 \f
3137 /* Optionally define this if you have added predicates to
3138    `MACHINE.c'.  This macro is called within an initializer of an
3139    array of structures.  The first field in the structure is the
3140    name of a predicate and the second field is an array of rtl
3141    codes.  For each predicate, list all rtl codes that can be in
3142    expressions matched by the predicate.  The list should have a
3143    trailing comma.  Here is an example of two entries in the list
3144    for a typical RISC machine:
3145
3146    #define PREDICATE_CODES \
3147      {"gen_reg_rtx_operand", {SUBREG, REG}},  \
3148      {"reg_or_short_cint_operand", {SUBREG, REG, CONST_INT}},
3149
3150    Defining this macro does not affect the generated code (however,
3151    incorrect definitions that omit an rtl code that may be matched
3152    by the predicate can cause the compiler to malfunction).
3153    Instead, it allows the table built by `genrecog' to be more
3154    compact and efficient, thus speeding up the compiler.  The most
3155    important predicates to include in the list specified by this
3156    macro are thoses used in the most insn patterns.  */
3157
3158 #define PREDICATE_CODES                                                 \
3159   {"uns_arith_operand",         { REG, CONST_INT, SUBREG, ADDRESSOF }}, \
3160   {"symbolic_operand",          { CONST, SYMBOL_REF, LABEL_REF }},      \
3161   {"const_arith_operand",       { CONST, CONST_INT }},                  \
3162   {"arith_operand",             { REG, CONST_INT, CONST, SUBREG, ADDRESSOF }},  \
3163   {"arith32_operand",           { REG, CONST_INT, SUBREG, ADDRESSOF }},         \
3164   {"reg_or_0_operand",          { REG, CONST_INT, CONST_DOUBLE, SUBREG, ADDRESSOF }}, \
3165   {"true_reg_or_0_operand",     { REG, CONST_INT, CONST_DOUBLE, SUBREG, ADDRESSOF }}, \
3166   {"small_int",                 { CONST_INT }},                         \
3167   {"large_int",                 { CONST_INT }},                         \
3168   {"mips_const_double_ok",      { CONST_DOUBLE }},                      \
3169   {"const_float_1_operand",     { CONST_DOUBLE }},                      \
3170   {"simple_memory_operand",     { MEM, SUBREG }},                       \
3171   {"equality_op",               { EQ, NE }},                            \
3172   {"cmp_op",                    { EQ, NE, GT, GE, GTU, GEU, LT, LE,     \
3173                                   LTU, LEU }},                          \
3174   {"trap_cmp_op",               { EQ, NE, GE, GEU, LT, LTU }},          \
3175   {"pc_or_label_operand",       { PC, LABEL_REF }},                     \
3176   {"call_insn_operand",         { CONST, SYMBOL_REF, LABEL_REF, REG }}, \
3177   {"move_operand",              { CONST_INT, CONST_DOUBLE, CONST,       \
3178                                   SYMBOL_REF, LABEL_REF, SUBREG,        \
3179                                   REG, MEM}},                           \
3180   {"consttable_operand",        { LABEL_REF, SYMBOL_REF, CONST_INT,     \
3181                                   CONST_DOUBLE, CONST }},               \
3182   {"fcc_register_operand",      { REG, SUBREG }},                       \
3183   {"hilo_operand",              { REG }},                               \
3184   {"extend_operator",           { ZERO_EXTEND, SIGN_EXTEND }},
3185
3186 /* A list of predicates that do special things with modes, and so
3187    should not elicit warnings for VOIDmode match_operand.  */
3188
3189 #define SPECIAL_MODE_PREDICATES \
3190   "pc_or_label_operand",
3191 \f
3192 /* Control the assembler format that we output.  */
3193
3194 /* Output to assembler file text saying following lines
3195    may contain character constants, extra white space, comments, etc.  */
3196
3197 #ifndef ASM_APP_ON
3198 #define ASM_APP_ON " #APP\n"
3199 #endif
3200
3201 /* Output to assembler file text saying following lines
3202    no longer contain unusual constructs.  */
3203
3204 #ifndef ASM_APP_OFF
3205 #define ASM_APP_OFF " #NO_APP\n"
3206 #endif
3207
3208 /* How to refer to registers in assembler output.
3209    This sequence is indexed by compiler's hard-register-number (see above).
3210
3211    In order to support the two different conventions for register names,
3212    we use the name of a table set up in mips.c, which is overwritten
3213    if -mrnames is used.  */
3214
3215 #define REGISTER_NAMES                                                  \
3216 {                                                                       \
3217   &mips_reg_names[ 0][0],                                               \
3218   &mips_reg_names[ 1][0],                                               \
3219   &mips_reg_names[ 2][0],                                               \
3220   &mips_reg_names[ 3][0],                                               \
3221   &mips_reg_names[ 4][0],                                               \
3222   &mips_reg_names[ 5][0],                                               \
3223   &mips_reg_names[ 6][0],                                               \
3224   &mips_reg_names[ 7][0],                                               \
3225   &mips_reg_names[ 8][0],                                               \
3226   &mips_reg_names[ 9][0],                                               \
3227   &mips_reg_names[10][0],                                               \
3228   &mips_reg_names[11][0],                                               \
3229   &mips_reg_names[12][0],                                               \
3230   &mips_reg_names[13][0],                                               \
3231   &mips_reg_names[14][0],                                               \
3232   &mips_reg_names[15][0],                                               \
3233   &mips_reg_names[16][0],                                               \
3234   &mips_reg_names[17][0],                                               \
3235   &mips_reg_names[18][0],                                               \
3236   &mips_reg_names[19][0],                                               \
3237   &mips_reg_names[20][0],                                               \
3238   &mips_reg_names[21][0],                                               \
3239   &mips_reg_names[22][0],                                               \
3240   &mips_reg_names[23][0],                                               \
3241   &mips_reg_names[24][0],                                               \
3242   &mips_reg_names[25][0],                                               \
3243   &mips_reg_names[26][0],                                               \
3244   &mips_reg_names[27][0],                                               \
3245   &mips_reg_names[28][0],                                               \
3246   &mips_reg_names[29][0],                                               \
3247   &mips_reg_names[30][0],                                               \
3248   &mips_reg_names[31][0],                                               \
3249   &mips_reg_names[32][0],                                               \
3250   &mips_reg_names[33][0],                                               \
3251   &mips_reg_names[34][0],                                               \
3252   &mips_reg_names[35][0],                                               \
3253   &mips_reg_names[36][0],                                               \
3254   &mips_reg_names[37][0],                                               \
3255   &mips_reg_names[38][0],                                               \
3256   &mips_reg_names[39][0],                                               \
3257   &mips_reg_names[40][0],                                               \
3258   &mips_reg_names[41][0],                                               \
3259   &mips_reg_names[42][0],                                               \
3260   &mips_reg_names[43][0],                                               \
3261   &mips_reg_names[44][0],                                               \
3262   &mips_reg_names[45][0],                                               \
3263   &mips_reg_names[46][0],                                               \
3264   &mips_reg_names[47][0],                                               \
3265   &mips_reg_names[48][0],                                               \
3266   &mips_reg_names[49][0],                                               \
3267   &mips_reg_names[50][0],                                               \
3268   &mips_reg_names[51][0],                                               \
3269   &mips_reg_names[52][0],                                               \
3270   &mips_reg_names[53][0],                                               \
3271   &mips_reg_names[54][0],                                               \
3272   &mips_reg_names[55][0],                                               \
3273   &mips_reg_names[56][0],                                               \
3274   &mips_reg_names[57][0],                                               \
3275   &mips_reg_names[58][0],                                               \
3276   &mips_reg_names[59][0],                                               \
3277   &mips_reg_names[60][0],                                               \
3278   &mips_reg_names[61][0],                                               \
3279   &mips_reg_names[62][0],                                               \
3280   &mips_reg_names[63][0],                                               \
3281   &mips_reg_names[64][0],                                               \
3282   &mips_reg_names[65][0],                                               \
3283   &mips_reg_names[66][0],                                               \
3284   &mips_reg_names[67][0],                                               \
3285   &mips_reg_names[68][0],                                               \
3286   &mips_reg_names[69][0],                                               \
3287   &mips_reg_names[70][0],                                               \
3288   &mips_reg_names[71][0],                                               \
3289   &mips_reg_names[72][0],                                               \
3290   &mips_reg_names[73][0],                                               \
3291   &mips_reg_names[74][0],                                               \
3292   &mips_reg_names[75][0],                                               \
3293   &mips_reg_names[76][0],                                               \
3294   &mips_reg_names[77][0],                                               \
3295   &mips_reg_names[78][0],                                               \
3296   &mips_reg_names[79][0],                                               \
3297   &mips_reg_names[80][0],                                               \
3298   &mips_reg_names[81][0],                                               \
3299   &mips_reg_names[82][0],                                               \
3300   &mips_reg_names[83][0],                                               \
3301   &mips_reg_names[84][0],                                               \
3302   &mips_reg_names[85][0],                                               \
3303   &mips_reg_names[86][0],                                               \
3304   &mips_reg_names[87][0],                                               \
3305   &mips_reg_names[88][0],                                               \
3306   &mips_reg_names[89][0],                                               \
3307   &mips_reg_names[90][0],                                               \
3308   &mips_reg_names[91][0],                                               \
3309   &mips_reg_names[92][0],                                               \
3310   &mips_reg_names[93][0],                                               \
3311   &mips_reg_names[94][0],                                               \
3312   &mips_reg_names[95][0],                                               \
3313   &mips_reg_names[96][0],                                               \
3314   &mips_reg_names[97][0],                                               \
3315   &mips_reg_names[98][0],                                               \
3316   &mips_reg_names[99][0],                                               \
3317   &mips_reg_names[100][0],                                              \
3318   &mips_reg_names[101][0],                                              \
3319   &mips_reg_names[102][0],                                              \
3320   &mips_reg_names[103][0],                                              \
3321   &mips_reg_names[104][0],                                              \
3322   &mips_reg_names[105][0],                                              \
3323   &mips_reg_names[106][0],                                              \
3324   &mips_reg_names[107][0],                                              \
3325   &mips_reg_names[108][0],                                              \
3326   &mips_reg_names[109][0],                                              \
3327   &mips_reg_names[110][0],                                              \
3328   &mips_reg_names[111][0],                                              \
3329   &mips_reg_names[112][0],                                              \
3330   &mips_reg_names[113][0],                                              \
3331   &mips_reg_names[114][0],                                              \
3332   &mips_reg_names[115][0],                                              \
3333   &mips_reg_names[116][0],                                              \
3334   &mips_reg_names[117][0],                                              \
3335   &mips_reg_names[118][0],                                              \
3336   &mips_reg_names[119][0],                                              \
3337   &mips_reg_names[120][0],                                              \
3338   &mips_reg_names[121][0],                                              \
3339   &mips_reg_names[122][0],                                              \
3340   &mips_reg_names[123][0],                                              \
3341   &mips_reg_names[124][0],                                              \
3342   &mips_reg_names[125][0],                                              \
3343   &mips_reg_names[126][0],                                              \
3344   &mips_reg_names[127][0],                                              \
3345   &mips_reg_names[128][0],                                              \
3346   &mips_reg_names[129][0],                                              \
3347   &mips_reg_names[130][0],                                              \
3348   &mips_reg_names[131][0],                                              \
3349   &mips_reg_names[132][0],                                              \
3350   &mips_reg_names[133][0],                                              \
3351   &mips_reg_names[134][0],                                              \
3352   &mips_reg_names[135][0],                                              \
3353   &mips_reg_names[136][0],                                              \
3354   &mips_reg_names[137][0],                                              \
3355   &mips_reg_names[138][0],                                              \
3356   &mips_reg_names[139][0],                                              \
3357   &mips_reg_names[140][0],                                              \
3358   &mips_reg_names[141][0],                                              \
3359   &mips_reg_names[142][0],                                              \
3360   &mips_reg_names[143][0],                                              \
3361   &mips_reg_names[144][0],                                              \
3362   &mips_reg_names[145][0],                                              \
3363   &mips_reg_names[146][0],                                              \
3364   &mips_reg_names[147][0],                                              \
3365   &mips_reg_names[148][0],                                              \
3366   &mips_reg_names[149][0],                                              \
3367   &mips_reg_names[150][0],                                              \
3368   &mips_reg_names[151][0],                                              \
3369   &mips_reg_names[152][0],                                              \
3370   &mips_reg_names[153][0],                                              \
3371   &mips_reg_names[154][0],                                              \
3372   &mips_reg_names[155][0],                                              \
3373   &mips_reg_names[156][0],                                              \
3374   &mips_reg_names[157][0],                                              \
3375   &mips_reg_names[158][0],                                              \
3376   &mips_reg_names[159][0],                                              \
3377   &mips_reg_names[160][0],                                              \
3378   &mips_reg_names[161][0],                                              \
3379   &mips_reg_names[162][0],                                              \
3380   &mips_reg_names[163][0],                                              \
3381   &mips_reg_names[164][0],                                              \
3382   &mips_reg_names[165][0],                                              \
3383   &mips_reg_names[166][0],                                              \
3384   &mips_reg_names[167][0],                                              \
3385   &mips_reg_names[168][0],                                              \
3386   &mips_reg_names[169][0],                                              \
3387   &mips_reg_names[170][0],                                              \
3388   &mips_reg_names[171][0],                                              \
3389   &mips_reg_names[172][0],                                              \
3390   &mips_reg_names[173][0],                                              \
3391   &mips_reg_names[174][0],                                              \
3392   &mips_reg_names[175][0]                                               \
3393 }
3394
3395 /* print-rtl.c can't use REGISTER_NAMES, since it depends on mips.c.
3396    So define this for it.  */
3397 #define DEBUG_REGISTER_NAMES                                            \
3398 {                                                                       \
3399   "$0",   "at",   "v0",   "v1",   "a0",   "a1",   "a2",   "a3",         \
3400   "t0",   "t1",   "t2",   "t3",   "t4",   "t5",   "t6",   "t7",         \
3401   "s0",   "s1",   "s2",   "s3",   "s4",   "s5",   "s6",   "s7",         \
3402   "t8",   "t9",   "k0",   "k1",   "gp",   "sp",   "$fp",  "ra",         \
3403   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",        \
3404   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",       \
3405   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",       \
3406   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",       \
3407   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",      \
3408   "$fcc5","$fcc6","$fcc7","$rap", "",     "",     "",     "",           \
3409   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",\
3410   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15",\
3411   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23",\
3412   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31",\
3413   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",\
3414   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15",\
3415   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23",\
3416   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31",\
3417   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",\
3418   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15",\
3419   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23",\
3420   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31"\
3421 }
3422
3423 /* If defined, a C initializer for an array of structures
3424    containing a name and a register number.  This macro defines
3425    additional names for hard registers, thus allowing the `asm'
3426    option in declarations to refer to registers using alternate
3427    names.
3428
3429    We define both names for the integer registers here.  */
3430
3431 #define ADDITIONAL_REGISTER_NAMES                                       \
3432 {                                                                       \
3433   { "$0",        0 + GP_REG_FIRST },                                    \
3434   { "$1",        1 + GP_REG_FIRST },                                    \
3435   { "$2",        2 + GP_REG_FIRST },                                    \
3436   { "$3",        3 + GP_REG_FIRST },                                    \
3437   { "$4",        4 + GP_REG_FIRST },                                    \
3438   { "$5",        5 + GP_REG_FIRST },                                    \
3439   { "$6",        6 + GP_REG_FIRST },                                    \
3440   { "$7",        7 + GP_REG_FIRST },                                    \
3441   { "$8",        8 + GP_REG_FIRST },                                    \
3442   { "$9",        9 + GP_REG_FIRST },                                    \
3443   { "$10",      10 + GP_REG_FIRST },                                    \
3444   { "$11",      11 + GP_REG_FIRST },                                    \
3445   { "$12",      12 + GP_REG_FIRST },                                    \
3446   { "$13",      13 + GP_REG_FIRST },                                    \
3447   { "$14",      14 + GP_REG_FIRST },                                    \
3448   { "$15",      15 + GP_REG_FIRST },                                    \
3449   { "$16",      16 + GP_REG_FIRST },                                    \
3450   { "$17",      17 + GP_REG_FIRST },                                    \
3451   { "$18",      18 + GP_REG_FIRST },                                    \
3452   { "$19",      19 + GP_REG_FIRST },                                    \
3453   { "$20",      20 + GP_REG_FIRST },                                    \
3454   { "$21",      21 + GP_REG_FIRST },                                    \
3455   { "$22",      22 + GP_REG_FIRST },                                    \
3456   { "$23",      23 + GP_REG_FIRST },                                    \
3457   { "$24",      24 + GP_REG_FIRST },                                    \
3458   { "$25",      25 + GP_REG_FIRST },                                    \
3459   { "$26",      26 + GP_REG_FIRST },                                    \
3460   { "$27",      27 + GP_REG_FIRST },                                    \
3461   { "$28",      28 + GP_REG_FIRST },                                    \
3462   { "$29",      29 + GP_REG_FIRST },                                    \
3463   { "$30",      30 + GP_REG_FIRST },                                    \
3464   { "$31",      31 + GP_REG_FIRST },                                    \
3465   { "$sp",      29 + GP_REG_FIRST },                                    \
3466   { "$fp",      30 + GP_REG_FIRST },                                    \
3467   { "at",        1 + GP_REG_FIRST },                                    \
3468   { "v0",        2 + GP_REG_FIRST },                                    \
3469   { "v1",        3 + GP_REG_FIRST },                                    \
3470   { "a0",        4 + GP_REG_FIRST },                                    \
3471   { "a1",        5 + GP_REG_FIRST },                                    \
3472   { "a2",        6 + GP_REG_FIRST },                                    \
3473   { "a3",        7 + GP_REG_FIRST },                                    \
3474   { "t0",        8 + GP_REG_FIRST },                                    \
3475   { "t1",        9 + GP_REG_FIRST },                                    \
3476   { "t2",       10 + GP_REG_FIRST },                                    \
3477   { "t3",       11 + GP_REG_FIRST },                                    \
3478   { "t4",       12 + GP_REG_FIRST },                                    \
3479   { "t5",       13 + GP_REG_FIRST },                                    \
3480   { "t6",       14 + GP_REG_FIRST },                                    \
3481   { "t7",       15 + GP_REG_FIRST },                                    \
3482   { "s0",       16 + GP_REG_FIRST },                                    \
3483   { "s1",       17 + GP_REG_FIRST },                                    \
3484   { "s2",       18 + GP_REG_FIRST },                                    \
3485   { "s3",       19 + GP_REG_FIRST },                                    \
3486   { "s4",       20 + GP_REG_FIRST },                                    \
3487   { "s5",       21 + GP_REG_FIRST },                                    \
3488   { "s6",       22 + GP_REG_FIRST },                                    \
3489   { "s7",       23 + GP_REG_FIRST },                                    \
3490   { "t8",       24 + GP_REG_FIRST },                                    \
3491   { "t9",       25 + GP_REG_FIRST },                                    \
3492   { "k0",       26 + GP_REG_FIRST },                                    \
3493   { "k1",       27 + GP_REG_FIRST },                                    \
3494   { "gp",       28 + GP_REG_FIRST },                                    \
3495   { "sp",       29 + GP_REG_FIRST },                                    \
3496   { "fp",       30 + GP_REG_FIRST },                                    \
3497   { "ra",       31 + GP_REG_FIRST },                                    \
3498   { "$sp",      29 + GP_REG_FIRST },                                    \
3499   { "$fp",      30 + GP_REG_FIRST }                                     \
3500   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
3501 }
3502
3503 /* This is meant to be redefined in the host dependent files.  It is a
3504    set of alternative names and regnums for mips coprocessors.  */
3505
3506 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
3507
3508 /* A C compound statement to output to stdio stream STREAM the
3509    assembler syntax for an instruction operand X.  X is an RTL
3510    expression.
3511
3512    CODE is a value that can be used to specify one of several ways
3513    of printing the operand.  It is used when identical operands
3514    must be printed differently depending on the context.  CODE
3515    comes from the `%' specification that was used to request
3516    printing of the operand.  If the specification was just `%DIGIT'
3517    then CODE is 0; if the specification was `%LTR DIGIT' then CODE
3518    is the ASCII code for LTR.
3519
3520    If X is a register, this macro should print the register's name.
3521    The names can be found in an array `reg_names' whose type is
3522    `char *[]'.  `reg_names' is initialized from `REGISTER_NAMES'.
3523
3524    When the machine description has a specification `%PUNCT' (a `%'
3525    followed by a punctuation character), this macro is called with
3526    a null pointer for X and the punctuation character for CODE.
3527
3528    See mips.c for the MIPS specific codes.  */
3529
3530 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
3531
3532 /* A C expression which evaluates to true if CODE is a valid
3533    punctuation character for use in the `PRINT_OPERAND' macro.  If
3534    `PRINT_OPERAND_PUNCT_VALID_P' is not defined, it means that no
3535    punctuation characters (except for the standard one, `%') are
3536    used in this way.  */
3537
3538 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
3539
3540 /* A C compound statement to output to stdio stream STREAM the
3541    assembler syntax for an instruction operand that is a memory
3542    reference whose address is ADDR.  ADDR is an RTL expression.  */
3543
3544 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
3545
3546
3547 /* A C statement, to be executed after all slot-filler instructions
3548    have been output.  If necessary, call `dbr_sequence_length' to
3549    determine the number of slots filled in a sequence (zero if not
3550    currently outputting a sequence), to decide how many no-ops to
3551    output, or whatever.
3552
3553    Don't define this macro if it has nothing to do, but it is
3554    helpful in reading assembly output if the extent of the delay
3555    sequence is made explicit (e.g. with white space).
3556
3557    Note that output routines for instructions with delay slots must
3558    be prepared to deal with not being output as part of a sequence
3559    (i.e.  when the scheduling pass is not run, or when no slot
3560    fillers could be found.)  The variable `final_sequence' is null
3561    when not processing a sequence, otherwise it contains the
3562    `sequence' rtx being output.  */
3563
3564 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
3565 do                                                                      \
3566   {                                                                     \
3567     if (set_nomacro > 0 && --set_nomacro == 0)                          \
3568       fputs ("\t.set\tmacro\n", STREAM);                                \
3569                                                                         \
3570     if (set_noreorder > 0 && --set_noreorder == 0)                      \
3571       fputs ("\t.set\treorder\n", STREAM);                              \
3572                                                                         \
3573     fputs ("\n", STREAM);                                               \
3574   }                                                                     \
3575 while (0)
3576
3577
3578 /* How to tell the debugger about changes of source files.  */
3579
3580 #ifndef SET_FILE_NUMBER
3581 #define SET_FILE_NUMBER() ++num_source_filenames
3582 #endif
3583
3584 #define ASM_OUTPUT_SOURCE_FILENAME(STREAM, NAME)                        \
3585   mips_output_filename (STREAM, NAME)
3586
3587 /* This is defined so that it can be overridden in iris6.h.  */
3588 #define ASM_OUTPUT_FILENAME(STREAM, NUM_SOURCE_FILENAMES, NAME) \
3589 do                                                              \
3590   {                                                             \
3591     fprintf (STREAM, "\t.file\t%d ", NUM_SOURCE_FILENAMES);     \
3592     output_quoted_string (STREAM, NAME);                        \
3593     fputs ("\n", STREAM);                                       \
3594   }                                                             \
3595 while (0)
3596
3597 /* This is how to output a note the debugger telling it the line number
3598    to which the following sequence of instructions corresponds.
3599    Silicon graphics puts a label after each .loc.  */
3600
3601 #ifndef LABEL_AFTER_LOC
3602 #define LABEL_AFTER_LOC(STREAM)
3603 #endif
3604
3605 #ifndef ASM_OUTPUT_SOURCE_LINE
3606 #define ASM_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER)           \
3607   mips_output_lineno (STREAM, LINE)
3608 #endif
3609
3610 /* The MIPS implementation uses some labels for its own purpose.  The
3611    following lists what labels are created, and are all formed by the
3612    pattern $L[a-z].*.  The machine independent portion of GCC creates
3613    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
3614
3615         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
3616         $Lb[0-9]+       Begin blocks for MIPS debug support
3617         $Lc[0-9]+       Label for use in s<xx> operation.
3618         $Le[0-9]+       End blocks for MIPS debug support  */
3619
3620 #undef ASM_DECLARE_OBJECT_NAME
3621 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
3622   mips_declare_object (STREAM, NAME, "", ":\n", 0)
3623
3624 /* Globalizing directive for a label.  */
3625 #define GLOBAL_ASM_OP "\t.globl\t"
3626
3627 /* This says how to define a global common symbol.  */
3628
3629 #define ASM_OUTPUT_ALIGNED_DECL_COMMON(STREAM, DECL, NAME, SIZE, ALIGN) \
3630   do {                                                                  \
3631     /* If the target wants uninitialized const declarations in          \
3632        .rdata then don't put them in .comm */                           \
3633     if (TARGET_EMBEDDED_DATA && TARGET_UNINIT_CONST_IN_RODATA           \
3634         && TREE_CODE (DECL) == VAR_DECL && TREE_READONLY (DECL)         \
3635         && (DECL_INITIAL (DECL) == 0                                    \
3636             || DECL_INITIAL (DECL) == error_mark_node))                 \
3637       {                                                                 \
3638         if (TREE_PUBLIC (DECL) && DECL_NAME (DECL))                     \
3639           (*targetm.asm_out.globalize_label) (STREAM, NAME);            \
3640                                                                         \
3641         readonly_data_section ();                                       \
3642         ASM_OUTPUT_ALIGN (STREAM, floor_log2 (ALIGN / BITS_PER_UNIT));  \
3643         mips_declare_object (STREAM, NAME, "", ":\n\t.space\t%u\n",     \
3644             (SIZE));                                                    \
3645       }                                                                 \
3646     else                                                                \
3647         mips_declare_object (STREAM, NAME, "\n\t.comm\t", ",%u\n",      \
3648           (SIZE));                                                      \
3649   } while (0)
3650
3651
3652 /* This says how to define a local common symbol (ie, not visible to
3653    linker).  */
3654
3655 #define ASM_OUTPUT_LOCAL(STREAM, NAME, SIZE, ROUNDED)                   \
3656   mips_declare_object (STREAM, NAME, "\n\t.lcomm\t", ",%u\n", (int)(SIZE))
3657
3658
3659 /* This says how to output an external.  It would be possible not to
3660    output anything and let undefined symbol become external. However
3661    the assembler uses length information on externals to allocate in
3662    data/sdata bss/sbss, thereby saving exec time.  */
3663
3664 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
3665   mips_output_external(STREAM,DECL,NAME)
3666
3667
3668 /* This is how to declare a function name.  The actual work of
3669    emitting the label is moved to function_prologue, so that we can
3670    get the line number correctly emitted before the .ent directive,
3671    and after any .file directives.  Define as empty so that the function
3672    is not declared before the .ent directive elsewhere.  */
3673
3674 #undef ASM_DECLARE_FUNCTION_NAME
3675 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
3676
3677 /* This is how to store into the string LABEL
3678    the symbol_ref name of an internal numbered label where
3679    PREFIX is the class of label and NUM is the number within the class.
3680    This is suitable for output with `assemble_name'.  */
3681
3682 #undef ASM_GENERATE_INTERNAL_LABEL
3683 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
3684   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
3685
3686 /* This is how to output an element of a case-vector that is absolute.  */
3687
3688 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
3689   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
3690            ptr_mode == DImode ? ".dword" : ".word",                     \
3691            LOCAL_LABEL_PREFIX,                                          \
3692            VALUE)
3693
3694 /* This is how to output an element of a case-vector that is relative.
3695    This is used for pc-relative code (e.g. when TARGET_ABICALLS or
3696    TARGET_EMBEDDED_PIC).  */
3697
3698 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
3699 do {                                                                    \
3700   if (TARGET_MIPS16)                                                    \
3701     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
3702              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
3703   else if (TARGET_EMBEDDED_PIC)                                         \
3704     fprintf (STREAM, "\t%s\t%sL%d-%sLS%d\n",                            \
3705              ptr_mode == DImode ? ".dword" : ".word",                   \
3706              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
3707   else if (TARGET_GPWORD)                                               \
3708     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
3709              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
3710              LOCAL_LABEL_PREFIX, VALUE);                                \
3711   else                                                                  \
3712     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
3713              ptr_mode == DImode ? ".dword" : ".word",                   \
3714              LOCAL_LABEL_PREFIX, VALUE);                                \
3715 } while (0)
3716
3717 /* When generating embedded PIC or mips16 code we want to put the jump
3718    table in the .text section.  In all other cases, we want to put the
3719    jump table in the .rdata section.  Unfortunately, we can't use
3720    JUMP_TABLES_IN_TEXT_SECTION, because it is not conditional.
3721    Instead, we use ASM_OUTPUT_CASE_LABEL to switch back to the .text
3722    section if appropriate.  */
3723 #undef ASM_OUTPUT_CASE_LABEL
3724 #define ASM_OUTPUT_CASE_LABEL(FILE, PREFIX, NUM, INSN)                  \
3725 do {                                                                    \
3726   if (TARGET_EMBEDDED_PIC || TARGET_MIPS16)                             \
3727     function_section (current_function_decl);                           \
3728   (*targetm.asm_out.internal_label) (FILE, PREFIX, NUM);                        \
3729 } while (0)
3730
3731 /* This is how to output an assembler line
3732    that says to advance the location counter
3733    to a multiple of 2**LOG bytes.  */
3734
3735 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
3736   fprintf (STREAM, "\t.align\t%d\n", (LOG))
3737
3738 /* This is how to output an assembler line to advance the location
3739    counter by SIZE bytes.  */
3740
3741 #undef ASM_OUTPUT_SKIP
3742 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
3743   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
3744
3745 /* This is how to output a string.  */
3746 #undef ASM_OUTPUT_ASCII
3747 #define ASM_OUTPUT_ASCII(STREAM, STRING, LEN)                           \
3748   mips_output_ascii (STREAM, STRING, LEN)
3749
3750 /* Output #ident as a in the read-only data section.  */
3751 #undef  ASM_OUTPUT_IDENT
3752 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
3753 {                                                                       \
3754   const char *p = STRING;                                               \
3755   int size = strlen (p) + 1;                                            \
3756   readonly_data_section ();                                             \
3757   assemble_string (p, size);                                            \
3758 }
3759 \f
3760 /* Default to -G 8 */
3761 #ifndef MIPS_DEFAULT_GVALUE
3762 #define MIPS_DEFAULT_GVALUE 8
3763 #endif
3764
3765 /* Define the strings to put out for each section in the object file.  */
3766 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
3767 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
3768 #define SDATA_SECTION_ASM_OP    "\t.sdata"      /* small data */
3769
3770 #undef READONLY_DATA_SECTION_ASM_OP
3771 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
3772
3773 /* Given a decl node or constant node, choose the section to output it in
3774    and select that section.  */
3775
3776 #undef  TARGET_ASM_SELECT_SECTION
3777 #define TARGET_ASM_SELECT_SECTION  mips_select_section
3778 \f
3779 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
3780 do                                                                      \
3781   {                                                                     \
3782     fprintf (STREAM, "\t%s\t%s,%s,8\n\t%s\t%s,0(%s)\n",                 \
3783              TARGET_64BIT ? "dsubu" : "subu",                           \
3784              reg_names[STACK_POINTER_REGNUM],                           \
3785              reg_names[STACK_POINTER_REGNUM],                           \
3786              TARGET_64BIT ? "sd" : "sw",                                \
3787              reg_names[REGNO],                                          \
3788              reg_names[STACK_POINTER_REGNUM]);                          \
3789   }                                                                     \
3790 while (0)
3791
3792 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
3793 do                                                                      \
3794   {                                                                     \
3795     if (! set_noreorder)                                                \
3796       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
3797                                                                         \
3798     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
3799              TARGET_64BIT ? "ld" : "lw",                                \
3800              reg_names[REGNO],                                          \
3801              reg_names[STACK_POINTER_REGNUM],                           \
3802              TARGET_64BIT ? "daddu" : "addu",                           \
3803              reg_names[STACK_POINTER_REGNUM],                           \
3804              reg_names[STACK_POINTER_REGNUM]);                          \
3805                                                                         \
3806     if (! set_noreorder)                                                \
3807       fprintf (STREAM, "\t.set\treorder\n");                            \
3808   }                                                                     \
3809 while (0)
3810
3811 /* How to start an assembler comment.
3812    The leading space is important (the mips native assembler requires it).  */
3813 #ifndef ASM_COMMENT_START
3814 #define ASM_COMMENT_START " #"
3815 #endif
3816 \f
3817 /* Default definitions for size_t and ptrdiff_t.  We must override the
3818    definitions from ../svr4.h on mips-*-linux-gnu.  */
3819
3820 #ifndef SIZE_TYPE
3821 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
3822 #endif
3823
3824 #ifndef PTRDIFF_TYPE
3825 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
3826 #endif
3827
3828 /* See mips_expand_prologue's use of loadgp for when this should be
3829    true.  */
3830
3831 #define DONT_ACCESS_GBLS_AFTER_EPILOGUE (TARGET_ABICALLS                \
3832                                          && mips_abi != ABI_32          \
3833                                          && mips_abi != ABI_O64)
3834 \f
3835 /* We need to use a special set of functions to handle hard floating
3836    point code in mips16 mode.  */
3837
3838 #ifndef INIT_SUBTARGET_OPTABS
3839 #define INIT_SUBTARGET_OPTABS
3840 #endif
3841
3842 #define INIT_TARGET_OPTABS                                              \
3843 do                                                                      \
3844   {                                                                     \
3845     if (! TARGET_MIPS16 || ! mips16_hard_float)                         \
3846       INIT_SUBTARGET_OPTABS;                                            \
3847     else                                                                \
3848       {                                                                 \
3849         add_optab->handlers[(int) SFmode].libfunc =                     \
3850           init_one_libfunc ("__mips16_addsf3");                         \
3851         sub_optab->handlers[(int) SFmode].libfunc =                     \
3852           init_one_libfunc ("__mips16_subsf3");                         \
3853         smul_optab->handlers[(int) SFmode].libfunc =                    \
3854           init_one_libfunc ("__mips16_mulsf3");                         \
3855         sdiv_optab->handlers[(int) SFmode].libfunc =                    \
3856           init_one_libfunc ("__mips16_divsf3");                         \
3857                                                                         \
3858         eqsf2_libfunc = init_one_libfunc ("__mips16_eqsf2");            \
3859         nesf2_libfunc = init_one_libfunc ("__mips16_nesf2");            \
3860         gtsf2_libfunc = init_one_libfunc ("__mips16_gtsf2");            \
3861         gesf2_libfunc = init_one_libfunc ("__mips16_gesf2");            \
3862         ltsf2_libfunc = init_one_libfunc ("__mips16_ltsf2");            \
3863         lesf2_libfunc = init_one_libfunc ("__mips16_lesf2");            \
3864                                                                         \
3865         floatsisf_libfunc =                                             \
3866           init_one_libfunc ("__mips16_floatsisf");                      \
3867         fixsfsi_libfunc =                                               \
3868           init_one_libfunc ("__mips16_fixsfsi");                        \
3869                                                                         \
3870         if (TARGET_DOUBLE_FLOAT)                                        \
3871           {                                                             \
3872             add_optab->handlers[(int) DFmode].libfunc =                 \
3873               init_one_libfunc ("__mips16_adddf3");                     \
3874             sub_optab->handlers[(int) DFmode].libfunc =                 \
3875               init_one_libfunc ("__mips16_subdf3");                     \
3876             smul_optab->handlers[(int) DFmode].libfunc =                \
3877               init_one_libfunc ("__mips16_muldf3");                     \
3878             sdiv_optab->handlers[(int) DFmode].libfunc =                \
3879               init_one_libfunc ("__mips16_divdf3");                     \
3880                                                                         \
3881             extendsfdf2_libfunc =                                       \
3882               init_one_libfunc ("__mips16_extendsfdf2");                \
3883             truncdfsf2_libfunc =                                        \
3884               init_one_libfunc ("__mips16_truncdfsf2");                 \
3885                                                                         \
3886             eqdf2_libfunc =                                             \
3887               init_one_libfunc ("__mips16_eqdf2");                      \
3888             nedf2_libfunc =                                             \
3889               init_one_libfunc ("__mips16_nedf2");                      \
3890             gtdf2_libfunc =                                             \
3891               init_one_libfunc ("__mips16_gtdf2");                      \
3892             gedf2_libfunc =                                             \
3893               init_one_libfunc ("__mips16_gedf2");                      \
3894             ltdf2_libfunc =                                             \
3895               init_one_libfunc ("__mips16_ltdf2");                      \
3896             ledf2_libfunc =                                             \
3897               init_one_libfunc ("__mips16_ledf2");                      \
3898                                                                         \
3899             floatsidf_libfunc =                                         \
3900               init_one_libfunc ("__mips16_floatsidf");                  \
3901             fixdfsi_libfunc =                                           \
3902               init_one_libfunc ("__mips16_fixdfsi");                    \
3903           }                                                             \
3904       }                                                                 \
3905   }                                                                     \
3906 while (0)
3907
3908 #define DFMODE_NAN \
3909         unsigned short DFbignan[4] = {0x7ff7, 0xffff, 0xffff, 0xffff}; \
3910         unsigned short DFlittlenan[4] = {0xffff, 0xffff, 0xffff, 0xfff7}
3911 #define SFMODE_NAN \
3912         unsigned short SFbignan[2] = {0x7fbf, 0xffff}; \
3913         unsigned short SFlittlenan[2] = {0xffff, 0xffbf}
3914
3915 /* Generate calls to memcpy, etc., not bcopy, etc.  */
3916 #define TARGET_MEM_FUNCTIONS
3917
3918 #ifndef __mips16
3919 /* Since the bits of the _init and _fini function is spread across
3920    many object files, each potentially with its own GP, we must assume
3921    we need to load our GP.  We don't preserve $gp or $ra, since each
3922    init/fini chunk is supposed to initialize $gp, and crti/crtn
3923    already take care of preserving $ra and, when appropriate, $gp.  */
3924 #if _MIPS_SIM == _MIPS_SIM_ABI32
3925 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3926    asm (SECTION_OP "\n\
3927         .set noreorder\n\
3928         bal 1f\n\
3929         nop\n\
3930 1:      .cpload $31\n\
3931         .set reorder\n\
3932         jal " USER_LABEL_PREFIX #FUNC "\n\
3933         " TEXT_SECTION_ASM_OP);
3934 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
3935 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
3936    || (defined _ABI64 && _MIPS_SIM == _ABI64)
3937 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3938    asm (SECTION_OP "\n\
3939         .set noreorder\n\
3940         bal 1f\n\
3941         nop\n\
3942 1:      .set reorder\n\
3943         .cpsetup $31, $2, 1b\n\
3944         jal " USER_LABEL_PREFIX #FUNC "\n\
3945         " TEXT_SECTION_ASM_OP);
3946 #endif
3947 #endif