gcc/config/mips/mips.h

   1 /* Definitions of target machine for GNU compiler.  MIPS version.
   2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
   3    1999, 2000, 2001, 2002, 2003 Free Software Foundation, Inc.
   4    Contributed by A. Lichnewsky (lich@inria.inria.fr).
   5    Changed by Michael Meissner  (meissner@osf.org).
   6    64 bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
   7    Brendan Eich (brendan@microunity.com).
   8
   9 This file is part of GNU CC.
  10
  11 GNU CC is free software; you can redistribute it and/or modify
  12 it under the terms of the GNU General Public License as published by
  13 the Free Software Foundation; either version 2, or (at your option)
  14 any later version.
  15
  16 GNU CC is distributed in the hope that it will be useful,
  17 but WITHOUT ANY WARRANTY; without even the implied warranty of
  18 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19 GNU General Public License for more details.
  20
  21 You should have received a copy of the GNU General Public License
  22 along with GNU CC; see the file COPYING.  If not, write to
  23 the Free Software Foundation, 59 Temple Place - Suite 330,
  24 Boston, MA 02111-1307, USA.  */
  25
  26
  27 /* Standard GCC variables that we reference.  */
  28
  29 extern char    *asm_file_name;
  30 extern char     call_used_regs[];
  31 extern int      may_call_alloca;
  32 extern char   **save_argv;
  33 extern int      target_flags;
  34
  35 /* MIPS external variables defined in mips.c.  */
  36
  37 /* comparison type */
  38 enum cmp_type {
  39   CMP_SI,                               /* compare four byte integers */
  40   CMP_DI,                               /* compare eight byte integers */
  41   CMP_SF,                               /* compare single precision floats */
  42   CMP_DF,                               /* compare double precision floats */
  43   CMP_MAX                               /* max comparison type */
  44 };
  45
  46 /* Which processor to schedule for.  Since there is no difference between
  47    a R2000 and R3000 in terms of the scheduler, we collapse them into
  48    just an R3000.  The elements of the enumeration must match exactly
  49    the cpu attribute in the mips.md machine description.  */
  50
  51 enum processor_type {
  52   PROCESSOR_DEFAULT,
  53   PROCESSOR_4KC,
  54   PROCESSOR_5KC,
  55   PROCESSOR_20KC,
  56   PROCESSOR_M4K,
  57   PROCESSOR_R3000,
  58   PROCESSOR_R3900,
  59   PROCESSOR_R6000,
  60   PROCESSOR_R4000,
  61   PROCESSOR_R4100,
  62   PROCESSOR_R4111,
  63   PROCESSOR_R4120,
  64   PROCESSOR_R4300,
  65   PROCESSOR_R4600,
  66   PROCESSOR_R4650,
  67   PROCESSOR_R5000,
  68   PROCESSOR_R5400,
  69   PROCESSOR_R5500,
  70   PROCESSOR_R8000,
  71   PROCESSOR_SB1,
  72   PROCESSOR_SR71000
  73 };
  74
  75 /* Recast the cpu class to be the cpu attribute.  */
  76 #define mips_cpu_attr ((enum attr_cpu)mips_tune)
  77
  78 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
  79    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
  80    to work on a 64 bit machine.  */
  81
  82 #define ABI_32  0
  83 #define ABI_N32 1
  84 #define ABI_64  2
  85 #define ABI_EABI 3
  86 #define ABI_O64  4
  87
  88 /* Whether to emit abicalls code sequences or not.  */
  89
  90 enum mips_abicalls_type {
  91   MIPS_ABICALLS_NO,
  92   MIPS_ABICALLS_YES
  93 };
  94
  95 /* Recast the abicalls class to be the abicalls attribute.  */
  96 #define mips_abicalls_attr ((enum attr_abicalls)mips_abicalls)
  97
  98 /* Which type of block move to do (whether or not the last store is
  99    split out so it can fill a branch delay slot).  */
 100
 101 enum block_move_type {
 102   BLOCK_MOVE_NORMAL,                    /* generate complete block move */
 103   BLOCK_MOVE_NOT_LAST,                  /* generate all but last store */
 104   BLOCK_MOVE_LAST                       /* generate just the last store */
 105 };
 106
 107 /* Information about one recognized processor.  Defined here for the
 108    benefit of TARGET_CPU_CPP_BUILTINS.  */
 109 struct mips_cpu_info {
 110   /* The 'canonical' name of the processor as far as GCC is concerned.
 111      It's typically a manufacturer's prefix followed by a numerical
 112      designation.  It should be lower case.  */
 113   const char *name;
 114
 115   /* The internal processor number that most closely matches this
 116      entry.  Several processors can have the same value, if there's no
 117      difference between them from GCC's point of view.  */
 118   enum processor_type cpu;
 119
 120   /* The ISA level that the processor implements.  */
 121   int isa;
 122 };
 123
 124 extern char mips_reg_names[][8];        /* register names (a0 vs. $4).  */
 125 extern char mips_print_operand_punct[256]; /* print_operand punctuation chars */
 126 extern const char *current_function_file; /* filename current function is in */
 127 extern int num_source_filenames;        /* current .file # */
 128 extern int inside_function;             /* != 0 if inside of a function */
 129 extern int ignore_line_number;          /* != 0 if we are to ignore next .loc */
 130 extern int file_in_function_warning;    /* warning given about .file in func */
 131 extern int sdb_label_count;             /* block start/end next label # */
 132 extern int sdb_begin_function_line;     /* Starting Line of current function */
 133 extern int mips_section_threshold;      /* # bytes of data/sdata cutoff */
 134 /* extern unsigned HOST_WIDE_INT  g_switch_value; */ /* value of the -G xx switch */
 135 extern int g_switch_set;                /* whether -G xx was passed.  */
 136 extern int sym_lineno;                  /* sgi next label # for each stmt */
 137 extern int set_noreorder;               /* # of nested .set noreorder's  */
 138 extern int set_nomacro;                 /* # of nested .set nomacro's  */
 139 extern int set_noat;                    /* # of nested .set noat's  */
 140 extern int set_volatile;                /* # of nested .set volatile's  */
 141 extern int mips_branch_likely;          /* emit 'l' after br (branch likely) */
 142 extern int mips_dbx_regno[];            /* Map register # to debug register # */
 143 extern GTY(()) rtx branch_cmp[2];       /* operands for compare */
 144 extern enum cmp_type branch_type;       /* what type of branch to use */
 145 extern enum processor_type mips_arch;   /* which cpu to codegen for */
 146 extern enum processor_type mips_tune;   /* which cpu to schedule for */
 147 extern enum mips_abicalls_type mips_abicalls;/* for svr4 abi pic calls */
 148 extern int mips_isa;                    /* architectural level */
 149 extern int mips16;                      /* whether generating mips16 code */
 150 extern int mips16_hard_float;           /* mips16 without -msoft-float */
 151 extern int mips_entry;                  /* generate entry/exit for mips16 */
 152 extern const char *mips_arch_string;    /* for -march=<xxx> */
 153 extern const char *mips_tune_string;    /* for -mtune=<xxx> */
 154 extern const char *mips_isa_string;     /* for -mips{1,2,3,4} */
 155 extern const char *mips_abi_string;     /* for -mabi={32,n32,64} */
 156 extern const char *mips_entry_string;   /* for -mentry */
 157 extern const char *mips_no_mips16_string;/* for -mno-mips16 */
 158 extern const char *mips_cache_flush_func;/* for -mflush-func= and -mno-flush-func */
 159 extern int mips_string_length;          /* length of strings for mips16 */
 160 extern const struct mips_cpu_info mips_cpu_info_table[];
 161 extern const struct mips_cpu_info *mips_arch_info;
 162 extern const struct mips_cpu_info *mips_tune_info;
 163
 164 /* Functions to change what output section we are using.  */
 165 extern void             sdata_section PARAMS ((void));
 166 extern void             sbss_section PARAMS ((void));
 167
 168 /* Macros to silence warnings about numbers being signed in traditional
 169    C and unsigned in ISO C when compiled on 32-bit hosts.  */
 170
 171 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
 172 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
 173 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
 174
 175 \f
 176 /* Run-time compilation parameters selecting different hardware subsets.  */
 177
 178 /* Macros used in the machine description to test the flags.  */
 179
 180                                         /* Bits for real switches */
 181 #define MASK_INT64         0x00000001   /* ints are 64 bits */
 182 #define MASK_LONG64        0x00000002   /* longs are 64 bits */
 183 #define MASK_SPLIT_ADDR    0x00000004   /* Address splitting is enabled.  */
 184 #define MASK_GPOPT         0x00000008   /* Optimize for global pointer */
 185 #define MASK_GAS           0x00000010   /* Gas used instead of MIPS as */
 186 #define MASK_NAME_REGS     0x00000020   /* Use MIPS s/w reg name convention */
 187 #define MASK_EXPLICIT_RELOCS 0x00000040 /* Use relocation operators.  */
 188 #define MASK_MEMCPY        0x00000080   /* call memcpy instead of inline code*/
 189 #define MASK_SOFT_FLOAT    0x00000100   /* software floating point */
 190 #define MASK_FLOAT64       0x00000200   /* fp registers are 64 bits */
 191 #define MASK_ABICALLS      0x00000400   /* emit .abicalls/.cprestore/.cpload */
 192 #define MASK_UNUSED1       0x00000800   /* Unused Mask.  */
 193 #define MASK_LONG_CALLS    0x00001000   /* Always call through a register */
 194 #define MASK_64BIT         0x00002000   /* Use 64 bit GP registers and insns */
 195 #define MASK_EMBEDDED_PIC  0x00004000   /* Generate embedded PIC code */
 196 #define MASK_EMBEDDED_DATA 0x00008000   /* Reduce RAM usage, not fast code */
 197 #define MASK_BIG_ENDIAN    0x00010000   /* Generate big endian code */
 198 #define MASK_SINGLE_FLOAT  0x00020000   /* Only single precision FPU.  */
 199 #define MASK_MAD           0x00040000   /* Generate mad/madu as on 4650.  */
 200 #define MASK_4300_MUL_FIX  0x00080000   /* Work-around early Vr4300 CPU bug */
 201 #define MASK_MIPS16        0x00100000   /* Generate mips16 code */
 202 #define MASK_NO_CHECK_ZERO_DIV \
 203                            0x00200000   /* divide by zero checking */
 204 #define MASK_CHECK_RANGE_DIV \
 205                            0x00400000   /* divide result range checking */
 206 #define MASK_UNINIT_CONST_IN_RODATA \
 207                            0x00800000   /* Store uninitialized
 208                                            consts in rodata */
 209 #define MASK_NO_FUSED_MADD 0x01000000   /* Don't generate floating point
 210                                            multiply-add operations.  */
 211 #define MASK_BRANCHLIKELY  0x02000000   /* Generate Branch Likely
 212                                            instructions.  */
 213
 214                                         /* Debug switches, not documented */
 215 #define MASK_DEBUG      0               /* unused */
 216 #define MASK_DEBUG_A    0               /* don't allow <label>($reg) addrs */
 217 #define MASK_DEBUG_B    0               /* GO_IF_LEGITIMATE_ADDRESS debug */
 218 #define MASK_DEBUG_C    0               /* don't expand seq, etc.  */
 219 #define MASK_DEBUG_D    0               /* don't do define_split's */
 220 #define MASK_DEBUG_E    0               /* function_arg debug */
 221 #define MASK_DEBUG_F    0               /* ??? */
 222 #define MASK_DEBUG_G    0               /* don't support 64 bit arithmetic */
 223 #define MASK_DEBUG_I    0               /* unused */
 224
 225                                         /* Dummy switches used only in specs */
 226 #define MASK_MIPS_TFILE 0               /* flag for mips-tfile usage */
 227
 228                                         /* r4000 64 bit sizes */
 229 #define TARGET_INT64            (target_flags & MASK_INT64)
 230 #define TARGET_LONG64           (target_flags & MASK_LONG64)
 231 #define TARGET_FLOAT64          (target_flags & MASK_FLOAT64)
 232 #define TARGET_64BIT            (target_flags & MASK_64BIT)
 233
 234                                         /* Mips vs. GNU linker */
 235 #define TARGET_SPLIT_ADDRESSES  (target_flags & MASK_SPLIT_ADDR)
 236
 237                                         /* Mips vs. GNU assembler */
 238 #define TARGET_GAS              (target_flags & MASK_GAS)
 239 #define TARGET_MIPS_AS          (!TARGET_GAS)
 240
 241                                         /* Debug Modes */
 242 #define TARGET_DEBUG_MODE       (target_flags & MASK_DEBUG)
 243 #define TARGET_DEBUG_A_MODE     (target_flags & MASK_DEBUG_A)
 244 #define TARGET_DEBUG_B_MODE     (target_flags & MASK_DEBUG_B)
 245 #define TARGET_DEBUG_C_MODE     (target_flags & MASK_DEBUG_C)
 246 #define TARGET_DEBUG_D_MODE     (target_flags & MASK_DEBUG_D)
 247 #define TARGET_DEBUG_E_MODE     (target_flags & MASK_DEBUG_E)
 248 #define TARGET_DEBUG_F_MODE     (target_flags & MASK_DEBUG_F)
 249 #define TARGET_DEBUG_G_MODE     (target_flags & MASK_DEBUG_G)
 250 #define TARGET_DEBUG_I_MODE     (target_flags & MASK_DEBUG_I)
 251
 252                                         /* Reg. Naming in .s ($21 vs. $a0) */
 253 #define TARGET_NAME_REGS        (target_flags & MASK_NAME_REGS)
 254
 255                                         /* Optimize for Sdata/Sbss */
 256 #define TARGET_GP_OPT           (target_flags & MASK_GPOPT)
 257
 258                                         /* call memcpy instead of inline code */
 259 #define TARGET_MEMCPY           (target_flags & MASK_MEMCPY)
 260
 261                                         /* .abicalls, etc from Pyramid V.4 */
 262 #define TARGET_ABICALLS         (target_flags & MASK_ABICALLS)
 263
 264                                         /* software floating point */
 265 #define TARGET_SOFT_FLOAT       (target_flags & MASK_SOFT_FLOAT)
 266 #define TARGET_HARD_FLOAT       (! TARGET_SOFT_FLOAT)
 267
 268                                         /* always call through a register */
 269 #define TARGET_LONG_CALLS       (target_flags & MASK_LONG_CALLS)
 270
 271                                         /* generate embedded PIC code;
 272                                            requires gas.  */
 273 #define TARGET_EMBEDDED_PIC     (target_flags & MASK_EMBEDDED_PIC)
 274
 275                                         /* for embedded systems, optimize for
 276                                            reduced RAM space instead of for
 277                                            fastest code.  */
 278 #define TARGET_EMBEDDED_DATA    (target_flags & MASK_EMBEDDED_DATA)
 279
 280                                         /* always store uninitialized const
 281                                            variables in rodata, requires
 282                                            TARGET_EMBEDDED_DATA.  */
 283 #define TARGET_UNINIT_CONST_IN_RODATA   (target_flags & MASK_UNINIT_CONST_IN_RODATA)
 284
 285                                         /* generate big endian code.  */
 286 #define TARGET_BIG_ENDIAN       (target_flags & MASK_BIG_ENDIAN)
 287
 288 #define TARGET_SINGLE_FLOAT     (target_flags & MASK_SINGLE_FLOAT)
 289 #define TARGET_DOUBLE_FLOAT     (! TARGET_SINGLE_FLOAT)
 290
 291 #define TARGET_MAD              (target_flags & MASK_MAD)
 292
 293 #define TARGET_FUSED_MADD       (! (target_flags & MASK_NO_FUSED_MADD))
 294
 295 #define TARGET_4300_MUL_FIX     (target_flags & MASK_4300_MUL_FIX)
 296
 297 #define TARGET_NO_CHECK_ZERO_DIV (target_flags & MASK_NO_CHECK_ZERO_DIV)
 298 #define TARGET_CHECK_RANGE_DIV  (target_flags & MASK_CHECK_RANGE_DIV)
 299
 300 #define TARGET_BRANCHLIKELY     (target_flags & MASK_BRANCHLIKELY)
 301
 302
 303 /* True if we should use NewABI-style relocation operators for
 304    symbolic addresses.  This is never true for mips16 code,
 305    which has its own conventions.  */
 306
 307 #define TARGET_EXPLICIT_RELOCS  (target_flags & MASK_EXPLICIT_RELOCS)
 308
 309
 310 /* This is true if we must enable the assembly language file switching
 311    code.  */
 312
 313 #define TARGET_FILE_SWITCHING \
 314   (TARGET_GP_OPT && ! TARGET_GAS && ! TARGET_MIPS16)
 315
 316 /* True if the call patterns should be split into a jalr followed by
 317    an instruction to restore $gp.  This is only ever true for SVR4 PIC,
 318    in which $gp is call-clobbered.  It is only safe to split the load
 319    from the call when every use of $gp is explicit.  */
 320
 321 #define TARGET_SPLIT_CALLS \
 322   (TARGET_EXPLICIT_RELOCS && TARGET_ABICALLS && !TARGET_NEWABI)
 323
 324 /* True if we can optimize sibling calls.  For simplicity, we only
 325    handle cases in which call_insn_operand will reject invalid
 326    sibcall addresses.  There are two cases in which this isn't true:
 327
 328       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
 329         but there is no direct jump instruction.  It isn't worth
 330         using sibling calls in this case anyway; they would usually
 331         be longer than normal calls.
 332
 333       - TARGET_ABICALLS && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
 334         accepts global constants, but "jr $25" is the only allowed
 335         sibcall.  */
 336
 337 #define TARGET_SIBCALLS \
 338   (!TARGET_MIPS16 && (!TARGET_ABICALLS || TARGET_EXPLICIT_RELOCS))
 339
 340 /* True if .gpword or .gpdword should be used for switch tables.
 341    Not all SGI assemblers support this.  */
 342
 343 #define TARGET_GPWORD (TARGET_ABICALLS && (!TARGET_NEWABI || TARGET_GAS))
 344
 345
 346 /* We must disable the function end stabs when doing the file switching trick,
 347    because the Lscope stabs end up in the wrong place, making it impossible
 348    to debug the resulting code.  */
 349 #define NO_DBX_FUNCTION_END TARGET_FILE_SWITCHING
 350
 351                                         /* Generate mips16 code */
 352 #define TARGET_MIPS16           (target_flags & MASK_MIPS16)
 353
 354 /* Generic ISA defines.  */
 355 #define ISA_MIPS1                   (mips_isa == 1)
 356 #define ISA_MIPS2                   (mips_isa == 2)
 357 #define ISA_MIPS3                   (mips_isa == 3)
 358 #define ISA_MIPS4                   (mips_isa == 4)
 359 #define ISA_MIPS32                  (mips_isa == 32)
 360 #define ISA_MIPS32R2                (mips_isa == 33)
 361 #define ISA_MIPS64                  (mips_isa == 64)
 362
 363 /* Architecture target defines.  */
 364 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
 365 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
 366 #define TARGET_MIPS4100             (mips_arch == PROCESSOR_R4100)
 367 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
 368 #define TARGET_MIPS4300             (mips_arch == PROCESSOR_R4300)
 369 #define TARGET_MIPS4KC              (mips_arch == PROCESSOR_4KC)
 370 #define TARGET_MIPS5KC              (mips_arch == PROCESSOR_5KC)
 371 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
 372 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
 373 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1)
 374 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
 375
 376 /* Scheduling target defines.  */
 377 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
 378 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
 379 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
 380 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
 381 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
 382 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
 383 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
 384 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1)
 385 #define TUNE_SR71K                  (mips_tune == PROCESSOR_SR71000)
 386
 387 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
 388
 389 /* Define preprocessor macros for the -march and -mtune options.
 390    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
 391    processor.  If INFO's canonical name is "foo", define PREFIX to
 392    be "foo", and define an additional macro PREFIX_FOO.  */
 393 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
 394   do                                                            \
 395     {                                                           \
 396       char *macro, *p;                                          \
 397                                                                 \
 398       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
 399       for (p = macro; *p != 0; p++)                             \
 400         *p = TOUPPER (*p);                                      \
 401                                                                 \
 402       builtin_define (macro);                                   \
 403       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
 404       free (macro);                                             \
 405     }                                                           \
 406   while (0)
 407
 408 /* Target CPU builtins.  */
 409 #define TARGET_CPU_CPP_BUILTINS()                               \
 410   do                                                            \
 411     {                                                           \
 412       builtin_assert ("cpu=mips");                              \
 413       builtin_define ("__mips__");                              \
 414       builtin_define ("_mips");                                 \
 415                                                                 \
 416       /* We do this here because __mips is defined below        \
 417          and so we can't use builtin_define_std.  */            \
 418       if (!flag_iso)                                            \
 419           builtin_define ("mips");                              \
 420                                                                 \
 421       /* Treat _R3000 and _R4000 like register-size defines,    \
 422          which is how they've historically been used.  */       \
 423       if (TARGET_64BIT)                                         \
 424         {                                                       \
 425           builtin_define ("__mips64");                          \
 426           builtin_define_std ("R4000");                         \
 427           builtin_define ("_R4000");                            \
 428         }                                                       \
 429       else                                                      \
 430         {                                                       \
 431           builtin_define_std ("R3000");                         \
 432           builtin_define ("_R3000");                            \
 433         }                                                       \
 434       if (TARGET_FLOAT64)                                       \
 435           builtin_define ("__mips_fpr=64");                     \
 436       else                                                      \
 437           builtin_define ("__mips_fpr=32");                     \
 438                                                                 \
 439       if (TARGET_MIPS16)                                        \
 440           builtin_define ("__mips16");                          \
 441                                                                 \
 442       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);    \
 443       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);    \
 444                                                                 \
 445       if (ISA_MIPS1)                                            \
 446         {                                                       \
 447           builtin_define ("__mips=1");                          \
 448           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");         \
 449         }                                                       \
 450       else if (ISA_MIPS2)                                       \
 451         {                                                       \
 452           builtin_define ("__mips=2");                          \
 453           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");         \
 454         }                                                       \
 455       else if (ISA_MIPS3)                                       \
 456         {                                                       \
 457           builtin_define ("__mips=3");                          \
 458           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");         \
 459         }                                                       \
 460       else if (ISA_MIPS4)                                       \
 461         {                                                       \
 462           builtin_define ("__mips=4");                          \
 463           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");         \
 464         }                                                       \
 465       else if (ISA_MIPS32)                                      \
 466         {                                                       \
 467           builtin_define ("__mips=32");                         \
 468           builtin_define ("__mips_isa_rev=1");                  \
 469           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
 470         }                                                       \
 471       else if (ISA_MIPS32R2)                                    \
 472         {                                                       \
 473           builtin_define ("__mips=32");                         \
 474           builtin_define ("__mips_isa_rev=2");                  \
 475           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
 476         }                                                       \
 477       else if (ISA_MIPS64)                                      \
 478         {                                                       \
 479           builtin_define ("__mips=64");                         \
 480           builtin_define ("__mips_isa_rev=1");                  \
 481           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");        \
 482         }                                                       \
 483                                                                 \
 484       if (TARGET_HARD_FLOAT)                                    \
 485           builtin_define ("__mips_hard_float");                 \
 486       else if (TARGET_SOFT_FLOAT)                               \
 487           builtin_define ("__mips_soft_float");                 \
 488                                                                 \
 489       if (TARGET_SINGLE_FLOAT)                                  \
 490           builtin_define ("__mips_single_float");               \
 491                                                                 \
 492       if (TARGET_BIG_ENDIAN)                                    \
 493         {                                                       \
 494           builtin_define_std ("MIPSEB");                        \
 495           builtin_define ("_MIPSEB");                           \
 496         }                                                       \
 497       else                                                      \
 498         {                                                       \
 499           builtin_define_std ("MIPSEL");                        \
 500           builtin_define ("_MIPSEL");                           \
 501         }                                                       \
 502                                                                 \
 503         /* Macros dependent on the C dialect.  */               \
 504       if (preprocessing_asm_p ())                               \
 505         {                                                       \
 506           builtin_define_std ("LANGUAGE_ASSEMBLY");             \
 507           builtin_define ("_LANGUAGE_ASSEMBLY");                \
 508         }                                                       \
 509       else if (c_language == clk_c)                             \
 510         {                                                       \
 511           builtin_define_std ("LANGUAGE_C");                    \
 512           builtin_define ("_LANGUAGE_C");                       \
 513         }                                                       \
 514       else if (c_language == clk_cplusplus)                     \
 515         {                                                       \
 516           builtin_define ("_LANGUAGE_C_PLUS_PLUS");             \
 517           builtin_define ("__LANGUAGE_C_PLUS_PLUS");            \
 518           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");          \
 519         }                                                       \
 520       if (flag_objc)                                            \
 521         {                                                       \
 522           builtin_define ("_LANGUAGE_OBJECTIVE_C");             \
 523           builtin_define ("__LANGUAGE_OBJECTIVE_C");            \
 524           /* Bizzare, but needed at least for Irix.  */         \
 525           builtin_define_std ("LANGUAGE_C");                    \
 526           builtin_define ("_LANGUAGE_C");                       \
 527         }                                                       \
 528                                                                 \
 529       if (mips_abi == ABI_EABI)                                 \
 530         builtin_define ("__mips_eabi");                         \
 531                                                                 \
 532 } while (0)
 533
 534
 535
 536 /* Macro to define tables used to set the flags.
 537    This is a list in braces of pairs in braces,
 538    each pair being { "NAME", VALUE }
 539    where VALUE is the bits to set or minus the bits to clear.
 540    An empty string NAME is used to identify the default VALUE.  */
 541
 542 #define TARGET_SWITCHES                                                 \
 543 {                                                                       \
 544   SUBTARGET_TARGET_SWITCHES                                             \
 545   {"int64",               MASK_INT64 | MASK_LONG64,                     \
 546      N_("Use 64-bit int type")},                                        \
 547   {"long64",              MASK_LONG64,                                  \
 548      N_("Use 64-bit long type")},                                       \
 549   {"long32",             -(MASK_LONG64 | MASK_INT64),                   \
 550      N_("Use 32-bit long type")},                                       \
 551   {"split-addresses",     MASK_SPLIT_ADDR,                              \
 552      N_("Optimize lui/addiu address loads")},                           \
 553   {"no-split-addresses", -MASK_SPLIT_ADDR,                              \
 554      N_("Don't optimize lui/addiu address loads")},                     \
 555   {"mips-as",            -MASK_GAS,                                     \
 556      N_("Use MIPS as")},                                                \
 557   {"gas",                 MASK_GAS,                                     \
 558      N_("Use GNU as")},                                                 \
 559   {"rnames",              MASK_NAME_REGS,                               \
 560      N_("Use symbolic register names")},                                \
 561   {"no-rnames",          -MASK_NAME_REGS,                               \
 562      N_("Don't use symbolic register names")},                          \
 563   {"gpOPT",               MASK_GPOPT,                                   \
 564      N_("Use GP relative sdata/sbss sections")},                        \
 565   {"gpopt",               MASK_GPOPT,                                   \
 566      N_("Use GP relative sdata/sbss sections")},                        \
 567   {"no-gpOPT",           -MASK_GPOPT,                                   \
 568      N_("Don't use GP relative sdata/sbss sections")},                  \
 569   {"no-gpopt",           -MASK_GPOPT,                                   \
 570      N_("Don't use GP relative sdata/sbss sections")},                  \
 571   {"stats",               0,                                            \
 572      N_("Output compiler statistics (now ignored)")},                   \
 573   {"no-stats",            0,                                            \
 574      N_("Don't output compiler statistics")},                           \
 575   {"memcpy",              MASK_MEMCPY,                                  \
 576      N_("Don't optimize block moves")},                                 \
 577   {"no-memcpy",          -MASK_MEMCPY,                                  \
 578      N_("Optimize block moves")},                                       \
 579   {"mips-tfile",          MASK_MIPS_TFILE,                              \
 580      N_("Use mips-tfile asm postpass")},                                \
 581   {"no-mips-tfile",      -MASK_MIPS_TFILE,                              \
 582      N_("Don't use mips-tfile asm postpass")},                          \
 583   {"soft-float",          MASK_SOFT_FLOAT,                              \
 584      N_("Use software floating point")},                                \
 585   {"hard-float",         -MASK_SOFT_FLOAT,                              \
 586      N_("Use hardware floating point")},                                \
 587   {"fp64",                MASK_FLOAT64,                                 \
 588      N_("Use 64-bit FP registers")},                                    \
 589   {"fp32",               -MASK_FLOAT64,                                 \
 590      N_("Use 32-bit FP registers")},                                    \
 591   {"gp64",                MASK_64BIT,                                   \
 592      N_("Use 64-bit general registers")},                               \
 593   {"gp32",               -MASK_64BIT,                                   \
 594      N_("Use 32-bit general registers")},                               \
 595   {"abicalls",            MASK_ABICALLS,                                \
 596      N_("Use Irix PIC")},                                               \
 597   {"no-abicalls",        -MASK_ABICALLS,                                \
 598      N_("Don't use Irix PIC")},                                         \
 599   {"long-calls",          MASK_LONG_CALLS,                              \
 600      N_("Use indirect calls")},                                         \
 601   {"no-long-calls",      -MASK_LONG_CALLS,                              \
 602      N_("Don't use indirect calls")},                                   \
 603   {"embedded-pic",        MASK_EMBEDDED_PIC,                            \
 604      N_("Use embedded PIC")},                                           \
 605   {"no-embedded-pic",    -MASK_EMBEDDED_PIC,                            \
 606      N_("Don't use embedded PIC")},                                     \
 607   {"embedded-data",       MASK_EMBEDDED_DATA,                           \
 608      N_("Use ROM instead of RAM")},                                     \
 609   {"no-embedded-data",   -MASK_EMBEDDED_DATA,                           \
 610      N_("Don't use ROM instead of RAM")},                               \
 611   {"uninit-const-in-rodata", MASK_UNINIT_CONST_IN_RODATA,               \
 612      N_("Put uninitialized constants in ROM (needs -membedded-data)")}, \
 613   {"no-uninit-const-in-rodata", -MASK_UNINIT_CONST_IN_RODATA,           \
 614      N_("Don't put uninitialized constants in ROM")},                   \
 615   {"eb",                  MASK_BIG_ENDIAN,                              \
 616      N_("Use big-endian byte order")},                                  \
 617   {"el",                 -MASK_BIG_ENDIAN,                              \
 618      N_("Use little-endian byte order")},                               \
 619   {"single-float",        MASK_SINGLE_FLOAT,                            \
 620      N_("Use single (32-bit) FP only")},                                \
 621   {"double-float",       -MASK_SINGLE_FLOAT,                            \
 622      N_("Don't use single (32-bit) FP only")},                          \
 623   {"mad",                 MASK_MAD,                                     \
 624      N_("Use multiply accumulate")},                                    \
 625   {"no-mad",             -MASK_MAD,                                     \
 626      N_("Don't use multiply accumulate")},                              \
 627   {"no-fused-madd",       MASK_NO_FUSED_MADD,                           \
 628      N_("Don't generate fused multiply/add instructions")},             \
 629   {"fused-madd",         -MASK_NO_FUSED_MADD,                           \
 630      N_("Generate fused multiply/add instructions")},                   \
 631   {"fix4300",             MASK_4300_MUL_FIX,                            \
 632      N_("Work around early 4300 hardware bug")},                        \
 633   {"no-fix4300",         -MASK_4300_MUL_FIX,                            \
 634      N_("Don't work around early 4300 hardware bug")},                  \
 635   {"check-zero-division",-MASK_NO_CHECK_ZERO_DIV,                       \
 636      N_("Trap on integer divide by zero")},                             \
 637   {"no-check-zero-division", MASK_NO_CHECK_ZERO_DIV,                    \
 638      N_("Don't trap on integer divide by zero")},                       \
 639   {"check-range-division",MASK_CHECK_RANGE_DIV,                         \
 640      N_("Trap on integer divide overflow")},                            \
 641   {"no-check-range-division",-MASK_CHECK_RANGE_DIV,                     \
 642      N_("Don't trap on integer divide overflow")},                      \
 643   { "branch-likely",      MASK_BRANCHLIKELY,                            \
 644       N_("Use Branch Likely instructions, overriding default for arch")}, \
 645   { "no-branch-likely",  -MASK_BRANCHLIKELY,                            \
 646       N_("Don't use Branch Likely instructions, overriding default for arch")}, \
 647   {"explicit-relocs",     MASK_EXPLICIT_RELOCS,                         \
 648      N_("Use NewABI-style %reloc() assembly operators")},               \
 649   {"no-explicit-relocs", -MASK_EXPLICIT_RELOCS,                         \
 650      N_("Use assembler macros instead of relocation operators")},       \
 651   {"debug",               MASK_DEBUG,                                   \
 652      NULL},                                                             \
 653   {"debuga",              MASK_DEBUG_A,                                 \
 654      NULL},                                                             \
 655   {"debugb",              MASK_DEBUG_B,                                 \
 656      NULL},                                                             \
 657   {"debugc",              MASK_DEBUG_C,                                 \
 658      NULL},                                                             \
 659   {"debugd",              MASK_DEBUG_D,                                 \
 660      NULL},                                                             \
 661   {"debuge",              MASK_DEBUG_E,                                 \
 662      NULL},                                                             \
 663   {"debugf",              MASK_DEBUG_F,                                 \
 664      NULL},                                                             \
 665   {"debugg",              MASK_DEBUG_G,                                 \
 666      NULL},                                                             \
 667   {"debugi",              MASK_DEBUG_I,                                 \
 668      NULL},                                                             \
 669   {"",                    (TARGET_DEFAULT                               \
 670                            | TARGET_CPU_DEFAULT                         \
 671                            | TARGET_ENDIAN_DEFAULT),                    \
 672      NULL},                                                             \
 673 }
 674
 675 /* Default target_flags if no switches are specified  */
 676
 677 #ifndef TARGET_DEFAULT
 678 #define TARGET_DEFAULT 0
 679 #endif
 680
 681 #ifndef TARGET_CPU_DEFAULT
 682 #define TARGET_CPU_DEFAULT 0
 683 #endif
 684
 685 #ifndef TARGET_ENDIAN_DEFAULT
 686 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
 687 #endif
 688
 689 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
 690 #ifndef MIPS_ISA_DEFAULT
 691 #ifndef MIPS_CPU_STRING_DEFAULT
 692 #define MIPS_CPU_STRING_DEFAULT "from-abi"
 693 #endif
 694 #endif
 695
 696 #ifdef IN_LIBGCC2
 697 #undef TARGET_64BIT
 698 /* Make this compile time constant for libgcc2 */
 699 #ifdef __mips64
 700 #define TARGET_64BIT            1
 701 #else
 702 #define TARGET_64BIT            0
 703 #endif
 704 #endif /* IN_LIBGCC2 */
 705
 706 #ifndef MULTILIB_ENDIAN_DEFAULT
 707 #if TARGET_ENDIAN_DEFAULT == 0
 708 #define MULTILIB_ENDIAN_DEFAULT "EL"
 709 #else
 710 #define MULTILIB_ENDIAN_DEFAULT "EB"
 711 #endif
 712 #endif
 713
 714 #ifndef MULTILIB_ISA_DEFAULT
 715 #  if MIPS_ISA_DEFAULT == 1
 716 #    define MULTILIB_ISA_DEFAULT "mips1"
 717 #  else
 718 #    if MIPS_ISA_DEFAULT == 2
 719 #      define MULTILIB_ISA_DEFAULT "mips2"
 720 #    else
 721 #      if MIPS_ISA_DEFAULT == 3
 722 #        define MULTILIB_ISA_DEFAULT "mips3"
 723 #      else
 724 #        if MIPS_ISA_DEFAULT == 4
 725 #          define MULTILIB_ISA_DEFAULT "mips4"
 726 #        else
 727 #          if MIPS_ISA_DEFAULT == 32
 728 #            define MULTILIB_ISA_DEFAULT "mips32"
 729 #          else
 730 #            if MIPS_ISA_DEFAULT == 33
 731 #              define MULTILIB_ISA_DEFAULT "mips32r2"
 732 #            else
 733 #              if MIPS_ISA_DEFAULT == 64
 734 #                define MULTILIB_ISA_DEFAULT "mips64"
 735 #              else
 736 #                define MULTILIB_ISA_DEFAULT "mips1"
 737 #              endif
 738 #            endif
 739 #          endif
 740 #        endif
 741 #      endif
 742 #    endif
 743 #  endif
 744 #endif
 745
 746 #ifndef MULTILIB_DEFAULTS
 747 #define MULTILIB_DEFAULTS \
 748     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
 749 #endif
 750
 751 /* We must pass -EL to the linker by default for little endian embedded
 752    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
 753    linker will default to using big-endian output files.  The OUTPUT_FORMAT
 754    line must be in the linker script, otherwise -EB/-EL will not work.  */
 755
 756 #ifndef ENDIAN_SPEC
 757 #if TARGET_ENDIAN_DEFAULT == 0
 758 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
 759 #else
 760 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
 761 #endif
 762 #endif
 763
 764 #define TARGET_OPTIONS                                                  \
 765 {                                                                       \
 766   SUBTARGET_TARGET_OPTIONS                                              \
 767   { "tune=",    &mips_tune_string,                                      \
 768       N_("Specify CPU for scheduling purposes"), 0},                    \
 769   { "arch=",    &mips_arch_string,                                      \
 770       N_("Specify CPU for code generation purposes"), 0},               \
 771   { "abi=", &mips_abi_string,                                           \
 772       N_("Specify an ABI"), 0},                                         \
 773   { "ips",      &mips_isa_string,                                       \
 774       N_("Specify a Standard MIPS ISA"), 0},                            \
 775   { "entry",    &mips_entry_string,                                     \
 776       N_("Use mips16 entry/exit psuedo ops"), 0},                       \
 777   { "no-mips16", &mips_no_mips16_string,                                \
 778       N_("Don't use MIPS16 instructions"), 0},                          \
 779   { "no-flush-func", &mips_cache_flush_func,                            \
 780       N_("Don't call any cache flush functions"), 0},                   \
 781   { "flush-func=", &mips_cache_flush_func,                              \
 782       N_("Specify cache flush function"), 0},                           \
 783 }
 784
 785 /* This is meant to be redefined in the host dependent files.  */
 786 #define SUBTARGET_TARGET_OPTIONS
 787
 788 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY                    \
 789                                  && !TARGET_SR71K                       \
 790                                  && !TARGET_MIPS16)
 791
 792 /* Generate three-operand multiply instructions for SImode.  */
 793 #define GENERATE_MULT3_SI       ((TARGET_MIPS3900                       \
 794                                   || TARGET_MIPS5400                    \
 795                                   || TARGET_MIPS5500                    \
 796                                   || ISA_MIPS32                         \
 797                                   || ISA_MIPS32R2                       \
 798                                   || ISA_MIPS64)                        \
 799                                  && !TARGET_MIPS16)
 800
 801 /* Generate three-operand multiply instructions for DImode.  */
 802 #define GENERATE_MULT3_DI       ((TARGET_MIPS3900)                      \
 803                                  && !TARGET_MIPS16)
 804
 805 /* Macros to decide whether certain features are available or not,
 806    depending on the instruction set architecture level.  */
 807
 808 #define HAVE_SQRT_P()           (!ISA_MIPS1)
 809
 810 /* True if the ABI can only work with 64-bit integer registers.  We
 811    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
 812    otherwise floating-point registers must also be 64-bit.  */
 813 #define ABI_NEEDS_64BIT_REGS    (mips_abi == ABI_64                     \
 814                                  || mips_abi == ABI_O64                 \
 815                                  || mips_abi == ABI_N32)
 816
 817 /* Likewise for 32-bit regs.  */
 818 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
 819
 820 /* True if symbols are 64 bits wide.  At present, n64 is the only
 821    ABI for which this is true.  */
 822 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64)
 823
 824 /* ISA has instructions for managing 64 bit fp and gp regs (eg. mips3).  */
 825 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
 826                                  || ISA_MIPS4                           \
 827                                  || ISA_MIPS64)
 828
 829 /* ISA has branch likely instructions (eg. mips2).  */
 830 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
 831    been generated up to this point.  */
 832 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1                             \
 833                                  && !TARGET_MIPS5500)
 834
 835 /* ISA has the conditional move instructions introduced in mips4.  */
 836 #define ISA_HAS_CONDMOVE        ((ISA_MIPS4                             \
 837                                   || ISA_MIPS32                         \
 838                                   || ISA_MIPS32R2                       \
 839                                   || ISA_MIPS64)                        \
 840                                  && !TARGET_MIPS5500                    \
 841                                  && !TARGET_MIPS16)
 842
 843 /* ISA has just the integer condition move instructions (movn,movz) */
 844 #define ISA_HAS_INT_CONDMOVE     0
 845
 846 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
 847    branch on CC, and move (both FP and non-FP) on CC.  */
 848 #define ISA_HAS_8CC             (ISA_MIPS4                              \
 849                                  || ISA_MIPS32                          \
 850                                  || ISA_MIPS32R2                        \
 851                                  || ISA_MIPS64)
 852
 853 /* This is a catch all for the other new mips4 instructions: indexed load and
 854    indexed prefetch instructions, the FP madd and msub instructions,
 855    and the FP recip and recip sqrt instructions */
 856 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
 857                                   || ISA_MIPS64)                        \
 858                                  && !TARGET_MIPS16)
 859
 860 /* ISA has conditional trap instructions.  */
 861 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
 862                                  && !TARGET_MIPS16)
 863
 864 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
 865 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
 866                                   || ISA_MIPS32R2                       \
 867                                   || ISA_MIPS64                         \
 868                                   ) && !TARGET_MIPS16)
 869
 870 /* ISA has floating-point nmadd and nmsub instructions.  */
 871 #define ISA_HAS_NMADD_NMSUB     ((ISA_MIPS4                             \
 872                                   || ISA_MIPS64)                        \
 873                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
 874                                  && ! TARGET_MIPS16)
 875
 876 /* ISA has count leading zeroes/ones instruction (not implemented).  */
 877 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
 878                                   || ISA_MIPS32R2                       \
 879                                   || ISA_MIPS64                         \
 880                                  ) && !TARGET_MIPS16)
 881
 882 /* ISA has double-word count leading zeroes/ones instruction (not
 883    implemented).  */
 884 #define ISA_HAS_DCLZ_DCLO       (ISA_MIPS64                             \
 885                                  && !TARGET_MIPS16)
 886
 887 /* ISA has three operand multiply instructions that put
 888    the high part in an accumulator: mulhi or mulhiu.  */
 889 #define ISA_HAS_MULHI           (TARGET_MIPS5400                        \
 890                                  || TARGET_MIPS5500                     \
 891                                  || TARGET_SR71K                        \
 892                                  )
 893
 894 /* ISA has three operand multiply instructions that
 895    negates the result and puts the result in an accumulator.  */
 896 #define ISA_HAS_MULS            (TARGET_MIPS5400                        \
 897                                  || TARGET_MIPS5500                     \
 898                                  || TARGET_SR71K                        \
 899                                  )
 900
 901 /* ISA has three operand multiply instructions that subtracts the
 902    result from a 4th operand and puts the result in an accumulator.  */
 903 #define ISA_HAS_MSAC            (TARGET_MIPS5400                        \
 904                                  || TARGET_MIPS5500                     \
 905                                  || TARGET_SR71K                        \
 906                                  )
 907 /* ISA has three operand multiply instructions that  the result
 908    from a 4th operand and puts the result in an accumulator.  */
 909 #define ISA_HAS_MACC            ((TARGET_MIPS4120 && !TARGET_MIPS16)    \
 910                                  || TARGET_MIPS5400                     \
 911                                  || TARGET_MIPS5500                     \
 912                                  || TARGET_SR71K                        \
 913                                  )
 914
 915 /* ISA has 32-bit rotate right instruction.  */
 916 #define ISA_HAS_ROTR_SI         (!TARGET_MIPS16                         \
 917                                  && (ISA_MIPS32R2                       \
 918                                      || TARGET_MIPS5400                 \
 919                                      || TARGET_MIPS5500                 \
 920                                      || TARGET_SR71K                    \
 921                                      ))
 922
 923 /* ISA has 64-bit rotate right instruction.  */
 924 #define ISA_HAS_ROTR_DI         (TARGET_64BIT                           \
 925                                  && !TARGET_MIPS16                      \
 926                                  && (TARGET_MIPS5400                    \
 927                                      || TARGET_MIPS5500                 \
 928                                      || TARGET_SR71K                    \
 929                                      ))
 930
 931 /* ISA has data prefetch instruction.  */
 932 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
 933                                   || ISA_MIPS32                         \
 934                                   || ISA_MIPS32R2                       \
 935                                   || ISA_MIPS64)                        \
 936                                  && !TARGET_MIPS16)
 937
 938 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
 939    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
 940    also requires TARGET_DOUBLE_FLOAT.  */
 941 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
 942
 943 /* ISA includes the MIPS32r2 seb and seh instructions.  */
 944 #define ISA_HAS_SEB_SEH         (!TARGET_MIPS16                        \
 945                                  && (ISA_MIPS32R2                      \
 946                                      ))
 947
 948 /* CC1_SPEC causes -mips3 and -mips4 to set -mfp64 and -mgp64; -mips1 or
 949    -mips2 sets -mfp32 and -mgp32.  This can be overridden by an explicit
 950    -mfp32, -mfp64, -mgp32 or -mgp64.  -mfp64 sets MASK_FLOAT64 in
 951    target_flags, and -mgp64 sets MASK_64BIT.
 952
 953    Setting MASK_64BIT in target_flags will cause gcc to assume that
 954    registers are 64 bits wide.  int, long and void * will be 32 bit;
 955    this may be changed with -mint64 or -mlong64.
 956
 957    The gen* programs link code that refers to MASK_64BIT.  They don't
 958    actually use the information in target_flags; they just refer to
 959    it.  */
 960 \f
 961 /* Switch  Recognition by gcc.c.  Add -G xx support */
 962
 963 #undef  SWITCH_TAKES_ARG
 964 #define SWITCH_TAKES_ARG(CHAR)                                          \
 965   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
 966
 967 /* Sometimes certain combinations of command options do not make sense
 968    on a particular target machine.  You can define a macro
 969    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
 970    defined, is executed once just after all the command options have
 971    been parsed.
 972
 973    On the MIPS, it is used to handle -G.  We also use it to set up all
 974    of the tables referenced in the other macros.  */
 975
 976 #define OVERRIDE_OPTIONS override_options ()
 977
 978 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
 979
 980 /* Show we can debug even without a frame pointer.  */
 981 #define CAN_DEBUG_WITHOUT_FP
 982 \f
 983 /* Tell collect what flags to pass to nm.  */
 984 #ifndef NM_FLAGS
 985 #define NM_FLAGS "-Bn"
 986 #endif
 987
 988 \f
 989 /* Assembler specs.  */
 990
 991 /* MIPS_AS_ASM_SPEC is passed when using the MIPS assembler rather
 992    than gas.  */
 993
 994 #define MIPS_AS_ASM_SPEC "\
 995 %{!.s:-nocpp} %{.s: %{cpp} %{nocpp}} \
 996 %{pipe: %e-pipe is not supported} \
 997 %{K} %(subtarget_mips_as_asm_spec)"
 998
 999 /* SUBTARGET_MIPS_AS_ASM_SPEC is passed when using the MIPS assembler
1000    rather than gas.  It may be overridden by subtargets.  */
1001
1002 #ifndef SUBTARGET_MIPS_AS_ASM_SPEC
1003 #define SUBTARGET_MIPS_AS_ASM_SPEC "%{v}"
1004 #endif
1005
1006 /* GAS_ASM_SPEC is passed when using gas, rather than the MIPS
1007    assembler.  */
1008
1009 #define GAS_ASM_SPEC "%{mtune=*} %{v}"
1010
1011 #define SUBTARGET_TARGET_SWITCHES
1012
1013 extern int mips_abi;
1014
1015 #ifndef MIPS_ABI_DEFAULT
1016 #define MIPS_ABI_DEFAULT ABI_32
1017 #endif
1018
1019 /* Use the most portable ABI flag for the ASM specs.  */
1020
1021 #if MIPS_ABI_DEFAULT == ABI_32
1022 #define MULTILIB_ABI_DEFAULT "mabi=32"
1023 #define ASM_ABI_DEFAULT_SPEC "-32"
1024 #endif
1025
1026 #if MIPS_ABI_DEFAULT == ABI_O64
1027 #define MULTILIB_ABI_DEFAULT "mabi=o64"
1028 #define ASM_ABI_DEFAULT_SPEC "-mabi=o64"
1029 #endif
1030
1031 #if MIPS_ABI_DEFAULT == ABI_N32
1032 #define MULTILIB_ABI_DEFAULT "mabi=n32"
1033 #define ASM_ABI_DEFAULT_SPEC "-n32"
1034 #endif
1035
1036 #if MIPS_ABI_DEFAULT == ABI_64
1037 #define MULTILIB_ABI_DEFAULT "mabi=64"
1038 #define ASM_ABI_DEFAULT_SPEC "-64"
1039 #endif
1040
1041 #if MIPS_ABI_DEFAULT == ABI_EABI
1042 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
1043 #define ASM_ABI_DEFAULT_SPEC "-mabi=eabi"
1044 #endif
1045
1046 /* Only ELF targets can switch the ABI.  */
1047 #ifndef OBJECT_FORMAT_ELF
1048 #undef ASM_ABI_DEFAULT_SPEC
1049 #define ASM_ABI_DEFAULT_SPEC ""
1050 #endif
1051
1052 /* TARGET_ASM_SPEC is used to select either MIPS_AS_ASM_SPEC or
1053    GAS_ASM_SPEC as the default, depending upon the value of
1054    TARGET_DEFAULT.  */
1055
1056 #if ((TARGET_CPU_DEFAULT | TARGET_DEFAULT) & MASK_GAS) != 0
1057 /* GAS */
1058
1059 #define TARGET_ASM_SPEC "\
1060 %{mmips-as: %(mips_as_asm_spec)} \
1061 %{!mmips-as: %(gas_asm_spec)}"
1062
1063 #else /* not GAS */
1064
1065 #define TARGET_ASM_SPEC "\
1066 %{!mgas: %(mips_as_asm_spec)} \
1067 %{mgas: %(gas_asm_spec)}"
1068
1069 #endif /* not GAS */
1070
1071 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
1072    to the assembler.  It may be overridden by subtargets.  */
1073 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
1074 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
1075 %{noasmopt:-O0} \
1076 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
1077 #endif
1078
1079 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
1080    the assembler.  It may be overridden by subtargets.  */
1081 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
1082 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
1083 %{g} %{g0} %{g1} %{g2} %{g3} \
1084 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
1085 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
1086 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1087 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1088 %{!gdwarf*:-mdebug} %{gdwarf*:-no-mdebug}"
1089 #endif
1090
1091 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1092    overridden by subtargets.  */
1093
1094 #ifndef SUBTARGET_ASM_SPEC
1095 #define SUBTARGET_ASM_SPEC ""
1096 #endif
1097
1098 /* ASM_SPEC is the set of arguments to pass to the assembler.  Note: we
1099    pass -mgp32, -mgp64, -march, -mabi=eabi and -meabi=o64 regardless of
1100    whether we're using GAS.  These options can only be used properly
1101    with GAS, and it is better to get an error from a non-GAS assembler
1102    than to silently generate bad code.  */
1103
1104 #undef ASM_SPEC
1105 #define ASM_SPEC "\
1106 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1107 %{mips32} %{mips32r2} %{mips64} \
1108 %{mips16:%{!mno-mips16:-mips16}} %{mno-mips16:-no-mips16} \
1109 %(subtarget_asm_optimizing_spec) \
1110 %(subtarget_asm_debugging_spec) \
1111 %{membedded-pic} \
1112 %{mabi=32:-32}%{mabi=n32:-n32}%{mabi=64:-64}%{mabi=n64:-64} \
1113 %{mabi=eabi} %{mabi=o64} %{!mabi*: %(asm_abi_default_spec)} \
1114 %{mgp32} %{mgp64} %{march=*} \
1115 %(target_asm_spec) \
1116 %(subtarget_asm_spec)"
1117
1118 /* Specify to run a post-processor, mips-tfile after the assembler
1119    has run to stuff the mips debug information into the object file.
1120    This is needed because the $#!%^ MIPS assembler provides no way
1121    of specifying such information in the assembly file.  If we are
1122    cross compiling, disable mips-tfile unless the user specifies
1123    -mmips-tfile.  */
1124
1125 #ifndef ASM_FINAL_SPEC
1126 #if ((TARGET_CPU_DEFAULT | TARGET_DEFAULT) & MASK_GAS) != 0
1127 /* GAS */
1128 #define ASM_FINAL_SPEC "\
1129 %{mmips-as: %{!mno-mips-tfile: \
1130         \n mips-tfile %{v*: -v} \
1131                 %{K: -I %b.o~} \
1132                 %{!K: %{save-temps: -I %b.o~}} \
1133                 %{c:%W{o*}%{!o*:-o %b.o}}%{!c:-o %U.o} \
1134                 %{.s:%i} %{!.s:%g.s}}}"
1135
1136 #else
1137 /* not GAS */
1138 #define ASM_FINAL_SPEC "\
1139 %{!mgas: %{!mno-mips-tfile: \
1140         \n mips-tfile %{v*: -v} \
1141                 %{K: -I %b.o~} \
1142                 %{!K: %{save-temps: -I %b.o~}} \
1143                 %{c:%W{o*}%{!o*:-o %b.o}}%{!c:-o %U.o} \
1144                 %{.s:%i} %{!.s:%g.s}}}"
1145
1146 #endif
1147 #endif  /* ASM_FINAL_SPEC */
1148
1149 /* Redefinition of libraries used.  Mips doesn't support normal
1150    UNIX style profiling via calling _mcount.  It does offer
1151    profiling that samples the PC, so do what we can...  */
1152
1153 #ifndef LIB_SPEC
1154 #define LIB_SPEC "%{pg:-lprof1} %{p:-lprof1} -lc"
1155 #endif
1156
1157 /* Extra switches sometimes passed to the linker.  */
1158 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1159   will interpret it as a -b option.  */
1160
1161 #ifndef LINK_SPEC
1162 #define LINK_SPEC "\
1163 %(endian_spec) \
1164 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32} %{mips32r2} %{mips64} \
1165 %{bestGnum} %{shared} %{non_shared}"
1166 #endif  /* LINK_SPEC defined */
1167
1168
1169 /* Specs for the compiler proper */
1170
1171 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1172    overridden by subtargets.  */
1173 #ifndef SUBTARGET_CC1_SPEC
1174 #define SUBTARGET_CC1_SPEC ""
1175 #endif
1176
1177 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1178 /* Note, we will need to adjust the following if we ever find a MIPS variant
1179    that has 32-bit GPRs and 64-bit FPRs as well as fix all of the reload bugs
1180    that show up in this case.  */
1181
1182 #ifndef CC1_SPEC
1183 #define CC1_SPEC "\
1184 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1185 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1186 %{save-temps: } \
1187 %(subtarget_cc1_spec)"
1188 #endif
1189
1190 /* Preprocessor specs.  */
1191
1192 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1193    overridden by subtargets.  */
1194 #ifndef SUBTARGET_CPP_SPEC
1195 #define SUBTARGET_CPP_SPEC ""
1196 #endif
1197
1198 #define CPP_SPEC "%(subtarget_cpp_spec)"
1199
1200 /* This macro defines names of additional specifications to put in the specs
1201    that can be used in various specifications like CC1_SPEC.  Its definition
1202    is an initializer with a subgrouping for each command option.
1203
1204    Each subgrouping contains a string constant, that defines the
1205    specification name, and a string constant that used by the GNU CC driver
1206    program.
1207
1208    Do not define this macro if it does not need to do anything.  */
1209
1210 #define EXTRA_SPECS                                                     \
1211   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1212   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1213   { "mips_as_asm_spec", MIPS_AS_ASM_SPEC },                             \
1214   { "gas_asm_spec", GAS_ASM_SPEC },                                     \
1215   { "target_asm_spec", TARGET_ASM_SPEC },                               \
1216   { "subtarget_mips_as_asm_spec", SUBTARGET_MIPS_AS_ASM_SPEC },         \
1217   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1218   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1219   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1220   { "asm_abi_default_spec", ASM_ABI_DEFAULT_SPEC },                     \
1221   { "endian_spec", ENDIAN_SPEC },                                       \
1222   SUBTARGET_EXTRA_SPECS
1223
1224 #ifndef SUBTARGET_EXTRA_SPECS
1225 #define SUBTARGET_EXTRA_SPECS
1226 #endif
1227
1228 /* If defined, this macro is an additional prefix to try after
1229    `STANDARD_EXEC_PREFIX'.  */
1230
1231 #ifndef MD_EXEC_PREFIX
1232 #define MD_EXEC_PREFIX "/usr/lib/cmplrs/cc/"
1233 #endif
1234
1235 #ifndef MD_STARTFILE_PREFIX
1236 #define MD_STARTFILE_PREFIX "/usr/lib/cmplrs/cc/"
1237 #endif
1238
1239 \f
1240 /* Print subsidiary information on the compiler version in use.  */
1241
1242 #define MIPS_VERSION "[AL 1.1, MM 40]"
1243
1244 #ifndef MACHINE_TYPE
1245 #define MACHINE_TYPE "BSD Mips"
1246 #endif
1247
1248 #ifndef TARGET_VERSION_INTERNAL
1249 #define TARGET_VERSION_INTERNAL(STREAM)                                 \
1250   fprintf (STREAM, " %s %s", MIPS_VERSION, MACHINE_TYPE)
1251 #endif
1252
1253 #ifndef TARGET_VERSION
1254 #define TARGET_VERSION TARGET_VERSION_INTERNAL (stderr)
1255 #endif
1256
1257 \f
1258 #define SDB_DEBUGGING_INFO 1            /* generate info for mips-tfile */
1259 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1260 #define MIPS_DEBUGGING_INFO 1           /* MIPS specific debugging info */
1261
1262 #ifndef PREFERRED_DEBUGGING_TYPE        /* assume SDB_DEBUGGING_INFO */
1263 #define PREFERRED_DEBUGGING_TYPE SDB_DEBUG
1264 #endif
1265
1266 /* By default, turn on GDB extensions.  */
1267 #define DEFAULT_GDB_EXTENSIONS 1
1268
1269 /* If we are passing smuggling stabs through the MIPS ECOFF object
1270    format, put a comment in front of the .stab<x> operation so
1271    that the MIPS assembler does not choke.  The mips-tfile program
1272    will correctly put the stab into the object file.  */
1273
1274 #define ASM_STABS_OP    ((TARGET_GAS) ? "\t.stabs\t" : " #.stabs\t")
1275 #define ASM_STABN_OP    ((TARGET_GAS) ? "\t.stabn\t" : " #.stabn\t")
1276 #define ASM_STABD_OP    ((TARGET_GAS) ? "\t.stabd\t" : " #.stabd\t")
1277
1278 /* Local compiler-generated symbols must have a prefix that the assembler
1279    understands.   By default, this is $, although some targets (e.g.,
1280    NetBSD-ELF) need to override this.  */
1281
1282 #ifndef LOCAL_LABEL_PREFIX
1283 #define LOCAL_LABEL_PREFIX      "$"
1284 #endif
1285
1286 /* By default on the mips, external symbols do not have an underscore
1287    prepended, but some targets (e.g., NetBSD) require this.  */
1288
1289 #ifndef USER_LABEL_PREFIX
1290 #define USER_LABEL_PREFIX       ""
1291 #endif
1292
1293 /* Forward references to tags are allowed.  */
1294 #define SDB_ALLOW_FORWARD_REFERENCES
1295
1296 /* Unknown tags are also allowed.  */
1297 #define SDB_ALLOW_UNKNOWN_REFERENCES
1298
1299 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1300    since the length can run past this up to a continuation point.  */
1301 #undef DBX_CONTIN_LENGTH
1302 #define DBX_CONTIN_LENGTH 1500
1303
1304 /* How to renumber registers for dbx and gdb.  */
1305 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[ (REGNO) ]
1306
1307 /* The mapping from gcc register number to DWARF 2 CFA column number.
1308    This mapping does not allow for tracking register 0, since SGI's broken
1309    dwarf reader thinks column 0 is used for the frame address, but since
1310    register 0 is fixed this is not a problem.  */
1311 #define DWARF_FRAME_REGNUM(REG)                         \
1312   (REG == GP_REG_FIRST + 31 ? DWARF_FRAME_RETURN_COLUMN : REG)
1313
1314 /* The DWARF 2 CFA column which tracks the return address.  */
1315 #define DWARF_FRAME_RETURN_COLUMN (FP_REG_LAST + 1)
1316
1317 /* Before the prologue, RA lives in r31.  */
1318 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1319
1320 /* Describe how we implement __builtin_eh_return.  */
1321 #define EH_RETURN_DATA_REGNO(N) ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1322 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1323
1324 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1325    The default for this in 64-bit mode is 8, which causes problems with
1326    SFmode register saves.  */
1327 #define DWARF_CIE_DATA_ALIGNMENT 4
1328
1329 #define FIND_BASE_TERM(X) mips_delegitimize_address (X)
1330
1331 /* Overrides for the COFF debug format.  */
1332 #define PUT_SDB_SCL(a)                                  \
1333 do {                                                    \
1334   extern FILE *asm_out_text_file;                       \
1335   fprintf (asm_out_text_file, "\t.scl\t%d;", (a));      \
1336 } while (0)
1337
1338 #define PUT_SDB_INT_VAL(a)                              \
1339 do {                                                    \
1340   extern FILE *asm_out_text_file;                       \
1341   fprintf (asm_out_text_file, "\t.val\t" HOST_WIDE_INT_PRINT_DEC ";", \
1342            (HOST_WIDE_INT)(a));                         \
1343 } while (0)
1344
1345 #define PUT_SDB_VAL(a)                                  \
1346 do {                                                    \
1347   extern FILE *asm_out_text_file;                       \
1348   fputs ("\t.val\t", asm_out_text_file);                \
1349   output_addr_const (asm_out_text_file, (a));           \
1350   fputc (';', asm_out_text_file);                       \
1351 } while (0)
1352
1353 #define PUT_SDB_DEF(a)                                  \
1354 do {                                                    \
1355   extern FILE *asm_out_text_file;                       \
1356   fprintf (asm_out_text_file, "\t%s.def\t",             \
1357            (TARGET_GAS) ? "" : "#");                    \
1358   ASM_OUTPUT_LABELREF (asm_out_text_file, a);           \
1359   fputc (';', asm_out_text_file);                       \
1360 } while (0)
1361
1362 #define PUT_SDB_PLAIN_DEF(a)                            \
1363 do {                                                    \
1364   extern FILE *asm_out_text_file;                       \
1365   fprintf (asm_out_text_file, "\t%s.def\t.%s;",         \
1366            (TARGET_GAS) ? "" : "#", (a));               \
1367 } while (0)
1368
1369 #define PUT_SDB_ENDEF                                   \
1370 do {                                                    \
1371   extern FILE *asm_out_text_file;                       \
1372   fprintf (asm_out_text_file, "\t.endef\n");            \
1373 } while (0)
1374
1375 #define PUT_SDB_TYPE(a)                                 \
1376 do {                                                    \
1377   extern FILE *asm_out_text_file;                       \
1378   fprintf (asm_out_text_file, "\t.type\t0x%x;", (a));   \
1379 } while (0)
1380
1381 #define PUT_SDB_SIZE(a)                                 \
1382 do {                                                    \
1383   extern FILE *asm_out_text_file;                       \
1384   fprintf (asm_out_text_file, "\t.size\t" HOST_WIDE_INT_PRINT_DEC ";", \
1385            (HOST_WIDE_INT)(a));                         \
1386 } while (0)
1387
1388 #define PUT_SDB_DIM(a)                                  \
1389 do {                                                    \
1390   extern FILE *asm_out_text_file;                       \
1391   fprintf (asm_out_text_file, "\t.dim\t%d;", (a));      \
1392 } while (0)
1393
1394 #ifndef PUT_SDB_START_DIM
1395 #define PUT_SDB_START_DIM                               \
1396 do {                                                    \
1397   extern FILE *asm_out_text_file;                       \
1398   fprintf (asm_out_text_file, "\t.dim\t");              \
1399 } while (0)
1400 #endif
1401
1402 #ifndef PUT_SDB_NEXT_DIM
1403 #define PUT_SDB_NEXT_DIM(a)                             \
1404 do {                                                    \
1405   extern FILE *asm_out_text_file;                       \
1406   fprintf (asm_out_text_file, "%d,", a);                \
1407 } while (0)
1408 #endif
1409
1410 #ifndef PUT_SDB_LAST_DIM
1411 #define PUT_SDB_LAST_DIM(a)                             \
1412 do {                                                    \
1413   extern FILE *asm_out_text_file;                       \
1414   fprintf (asm_out_text_file, "%d;", a);                \
1415 } while (0)
1416 #endif
1417
1418 #define PUT_SDB_TAG(a)                                  \
1419 do {                                                    \
1420   extern FILE *asm_out_text_file;                       \
1421   fprintf (asm_out_text_file, "\t.tag\t");              \
1422   ASM_OUTPUT_LABELREF (asm_out_text_file, a);           \
1423   fputc (';', asm_out_text_file);                       \
1424 } while (0)
1425
1426 /* For block start and end, we create labels, so that
1427    later we can figure out where the correct offset is.
1428    The normal .ent/.end serve well enough for functions,
1429    so those are just commented out.  */
1430
1431 #define PUT_SDB_BLOCK_START(LINE)                       \
1432 do {                                                    \
1433   extern FILE *asm_out_text_file;                       \
1434   fprintf (asm_out_text_file,                           \
1435            "%sLb%d:\n\t%s.begin\t%sLb%d\t%d\n",         \
1436            LOCAL_LABEL_PREFIX,                          \
1437            sdb_label_count,                             \
1438            (TARGET_GAS) ? "" : "#",                     \
1439            LOCAL_LABEL_PREFIX,                          \
1440            sdb_label_count,                             \
1441            (LINE));                                     \
1442   sdb_label_count++;                                    \
1443 } while (0)
1444
1445 #define PUT_SDB_BLOCK_END(LINE)                         \
1446 do {                                                    \
1447   extern FILE *asm_out_text_file;                       \
1448   fprintf (asm_out_text_file,                           \
1449            "%sLe%d:\n\t%s.bend\t%sLe%d\t%d\n",          \
1450            LOCAL_LABEL_PREFIX,                          \
1451            sdb_label_count,                             \
1452            (TARGET_GAS) ? "" : "#",                     \
1453            LOCAL_LABEL_PREFIX,                          \
1454            sdb_label_count,                             \
1455            (LINE));                                     \
1456   sdb_label_count++;                                    \
1457 } while (0)
1458
1459 #define PUT_SDB_FUNCTION_START(LINE)
1460
1461 #define PUT_SDB_FUNCTION_END(LINE)                      \
1462 do {                                                    \
1463   extern FILE *asm_out_text_file;                       \
1464   ASM_OUTPUT_SOURCE_LINE (asm_out_text_file, LINE + sdb_begin_function_line); \
1465 } while (0)
1466
1467 #define PUT_SDB_EPILOGUE_END(NAME)
1468
1469 #define PUT_SDB_SRC_FILE(FILENAME)                      \
1470 do {                                                    \
1471   extern FILE *asm_out_text_file;                       \
1472   output_file_directive (asm_out_text_file, (FILENAME));\
1473 } while (0)
1474
1475 #define SDB_GENERATE_FAKE(BUFFER, NUMBER)               \
1476   sprintf ((BUFFER), ".%dfake", (NUMBER));
1477
1478 /* Correct the offset of automatic variables and arguments.  Note that
1479    the MIPS debug format wants all automatic variables and arguments
1480    to be in terms of the virtual frame pointer (stack pointer before
1481    any adjustment in the function), while the MIPS 3.0 linker wants
1482    the frame pointer to be the stack pointer after the initial
1483    adjustment.  */
1484
1485 #define DEBUGGER_AUTO_OFFSET(X)                         \
1486   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1487 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1488   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1489
1490 /* Tell collect that the object format is ECOFF */
1491 #define OBJECT_FORMAT_COFF      /* Object file looks like COFF */
1492 #define EXTENDED_COFF           /* ECOFF, not normal coff */
1493 \f
1494 /* Target machine storage layout */
1495
1496 /* Define this if most significant bit is lowest numbered
1497    in instructions that operate on numbered bit-fields.
1498 */
1499 #define BITS_BIG_ENDIAN 0
1500
1501 /* Define this if most significant byte of a word is the lowest numbered.  */
1502 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1503
1504 /* Define this if most significant word of a multiword number is the lowest.  */
1505 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1506
1507 /* Define this to set the endianness to use in libgcc2.c, which can
1508    not depend on target_flags.  */
1509 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1510 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1511 #else
1512 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1513 #endif
1514
1515 #define MAX_BITS_PER_WORD 64
1516
1517 /* Width of a word, in units (bytes).  */
1518 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1519 #define MIN_UNITS_PER_WORD 4
1520
1521 /* For MIPS, width of a floating point register.  */
1522 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1523
1524 /* If register $f0 holds a floating-point value, $f(0 + FP_INC) is
1525    the next available register.  */
1526 #define FP_INC (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1527
1528 /* The largest size of value that can be held in floating-point
1529    registers and moved with a single instruction.  */
1530 #define UNITS_PER_HWFPVALUE (TARGET_SOFT_FLOAT ? 0 : FP_INC * UNITS_PER_FPREG)
1531
1532 /* The largest size of value that can be held in floating-point
1533    registers.  */
1534 #define UNITS_PER_FPVALUE \
1535   (TARGET_SOFT_FLOAT ? 0 : (LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT))
1536
1537 /* The number of bytes in a double.  */
1538 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1539
1540 /* A C expression for the size in bits of the type `int' on the
1541    target machine.  If you don't define this, the default is one
1542    word.  */
1543 #define INT_TYPE_SIZE (TARGET_INT64 ? 64 : 32)
1544
1545 /* Tell the preprocessor the maximum size of wchar_t.  */
1546 #ifndef MAX_WCHAR_TYPE_SIZE
1547 #ifndef WCHAR_TYPE_SIZE
1548 #define MAX_WCHAR_TYPE_SIZE 64
1549 #endif
1550 #endif
1551
1552 /* A C expression for the size in bits of the type `short' on the
1553    target machine.  If you don't define this, the default is half a
1554    word.  (If this would be less than one storage unit, it is
1555    rounded up to one unit.)  */
1556 #define SHORT_TYPE_SIZE 16
1557
1558 /* A C expression for the size in bits of the type `long' on the
1559    target machine.  If you don't define this, the default is one
1560    word.  */
1561 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1562 #define MAX_LONG_TYPE_SIZE 64
1563
1564 /* A C expression for the size in bits of the type `long long' on the
1565    target machine.  If you don't define this, the default is two
1566    words.  */
1567 #define LONG_LONG_TYPE_SIZE 64
1568
1569 /* A C expression for the size in bits of the type `float' on the
1570    target machine.  If you don't define this, the default is one
1571    word.  */
1572 #define FLOAT_TYPE_SIZE 32
1573
1574 /* A C expression for the size in bits of the type `double' on the
1575    target machine.  If you don't define this, the default is two
1576    words.  */
1577 #define DOUBLE_TYPE_SIZE 64
1578
1579 /* A C expression for the size in bits of the type `long double' on
1580    the target machine.  If you don't define this, the default is two
1581    words.  */
1582 #define LONG_DOUBLE_TYPE_SIZE \
1583   (mips_abi == ABI_N32 || mips_abi == ABI_64 ? 128 : 64)
1584
1585 /* long double is not a fixed mode, but the idea is that, if we
1586    support long double, we also want a 128-bit integer type.  */
1587 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1588
1589 #ifdef IN_LIBGCC2
1590 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1591   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1592 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1593 # else
1594 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1595 # endif
1596 #endif
1597
1598 /* Width in bits of a pointer.  */
1599 #ifndef POINTER_SIZE
1600 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1601 #endif
1602
1603 #define POINTERS_EXTEND_UNSIGNED 0
1604
1605 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1606 #define PARM_BOUNDARY ((mips_abi == ABI_O64 || mips_abi == ABI_N32 \
1607                         || mips_abi == ABI_64 \
1608                         || (mips_abi == ABI_EABI && TARGET_64BIT)) ? 64 : 32)
1609
1610
1611 /* Allocation boundary (in *bits*) for the code of a function.  */
1612 #define FUNCTION_BOUNDARY 32
1613
1614 /* Alignment of field after `int : 0' in a structure.  */
1615 #define EMPTY_FIELD_BOUNDARY 32
1616
1617 /* Every structure's size must be a multiple of this.  */
1618 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1619 #define STRUCTURE_SIZE_BOUNDARY 8
1620
1621 /* There is no point aligning anything to a rounder boundary than this.  */
1622 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1623
1624 /* Set this nonzero if move instructions will actually fail to work
1625    when given unaligned data.  */
1626 #define STRICT_ALIGNMENT 1
1627
1628 /* Define this if you wish to imitate the way many other C compilers
1629    handle alignment of bitfields and the structures that contain
1630    them.
1631
1632    The behavior is that the type written for a bit-field (`int',
1633    `short', or other integer type) imposes an alignment for the
1634    entire structure, as if the structure really did contain an
1635    ordinary field of that type.  In addition, the bit-field is placed
1636    within the structure so that it would fit within such a field,
1637    not crossing a boundary for it.
1638
1639    Thus, on most machines, a bit-field whose type is written as `int'
1640    would not cross a four-byte boundary, and would force four-byte
1641    alignment for the whole structure.  (The alignment used may not
1642    be four bytes; it is controlled by the other alignment
1643    parameters.)
1644
1645    If the macro is defined, its definition should be a C expression;
1646    a nonzero value for the expression enables this behavior.  */
1647
1648 #define PCC_BITFIELD_TYPE_MATTERS 1
1649
1650 /* If defined, a C expression to compute the alignment given to a
1651    constant that is being placed in memory.  CONSTANT is the constant
1652    and ALIGN is the alignment that the object would ordinarily have.
1653    The value of this macro is used instead of that alignment to align
1654    the object.
1655
1656    If this macro is not defined, then ALIGN is used.
1657
1658    The typical use of this macro is to increase alignment for string
1659    constants to be word aligned so that `strcpy' calls that copy
1660    constants can be done inline.  */
1661
1662 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1663   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1664    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1665
1666 /* If defined, a C expression to compute the alignment for a static
1667    variable.  TYPE is the data type, and ALIGN is the alignment that
1668    the object would ordinarily have.  The value of this macro is used
1669    instead of that alignment to align the object.
1670
1671    If this macro is not defined, then ALIGN is used.
1672
1673    One use of this macro is to increase alignment of medium-size
1674    data to make it all fit in fewer cache lines.  Another is to
1675    cause character arrays to be word-aligned so that `strcpy' calls
1676    that copy constants to character arrays can be done inline.  */
1677
1678 #undef DATA_ALIGNMENT
1679 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1680   ((((ALIGN) < BITS_PER_WORD)                                           \
1681     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1682         || TREE_CODE (TYPE) == UNION_TYPE                               \
1683         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1684
1685
1686 /* Force right-alignment for small varargs in 32 bit little_endian mode */
1687
1688 #define PAD_VARARGS_DOWN (TARGET_64BIT ? BYTES_BIG_ENDIAN : !BYTES_BIG_ENDIAN)
1689
1690 /* Define this macro if an argument declared as `char' or `short' in a
1691    prototype should actually be passed as an `int'.  In addition to
1692    avoiding errors in certain cases of mismatch, it also makes for
1693    better code on certain machines.  */
1694
1695 #define PROMOTE_PROTOTYPES 1
1696
1697 /* Define if operations between registers always perform the operation
1698    on the full register even if a narrower mode is specified.  */
1699 #define WORD_REGISTER_OPERATIONS
1700
1701 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
1702    will either zero-extend or sign-extend.  The value of this macro should
1703    be the code that says which one of the two operations is implicitly
1704    done, NIL if none.
1705
1706    When in 64 bit mode, mips_move_1word will sign extend SImode and CCmode
1707    moves.  All other referces are zero extended.  */
1708 #define LOAD_EXTEND_OP(MODE) \
1709   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1710    ? SIGN_EXTEND : ZERO_EXTEND)
1711
1712 /* Define this macro if it is advisable to hold scalars in registers
1713    in a wider mode than that declared by the program.  In such cases,
1714    the value is constrained to be within the bounds of the declared
1715    type, but kept valid in the wider mode.  The signedness of the
1716    extension may differ from that of the type.  */
1717
1718 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1719   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1720       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1721     {                                           \
1722       if ((MODE) == SImode)                     \
1723         (UNSIGNEDP) = 0;                        \
1724       (MODE) = Pmode;                           \
1725     }
1726
1727 /* Define if loading short immediate values into registers sign extends.  */
1728 #define SHORT_IMMEDIATES_SIGN_EXTEND
1729
1730
1731 /* Define this if function arguments should also be promoted using the above
1732    procedure.  */
1733 #define PROMOTE_FUNCTION_ARGS
1734
1735 /* Likewise, if the function return value is promoted.  */
1736 #define PROMOTE_FUNCTION_RETURN
1737
1738 \f
1739 /* Standard register usage.  */
1740
1741 /* Number of actual hardware registers.
1742    The hardware registers are assigned numbers for the compiler
1743    from 0 to just below FIRST_PSEUDO_REGISTER.
1744    All registers that the compiler knows about must be given numbers,
1745    even those that are not normally considered general registers.
1746
1747    On the Mips, we have 32 integer registers, 32 floating point
1748    registers, 8 condition code registers, and the special registers
1749    hi, lo, hilo, and rap.  Afetr that we have 32 COP0 registers, 32
1750    COP2 registers, and 32 COp3 registers.  (COP1 is the floating-point
1751    processor.)  The 8 condition code registers are only used if
1752    mips_isa >= 4.  The hilo register is only used in 64 bit mode.  It
1753    represents a 64 bit value stored as two 32 bit values in the hi and
1754    lo registers; this is the result of the mult instruction.  rap is a
1755    pointer to the stack where the return address reg ($31) was stored.
1756    This is needed for C++ exception handling.  */
1757
1758 #define FIRST_PSEUDO_REGISTER 176
1759
1760 /* 1 for registers that have pervasive standard uses
1761    and are not available for the register allocator.
1762
1763    On the MIPS, see conventions, page D-2  */
1764
1765 /* Regarding coprocessor registers: without evidence to the contrary,
1766    it's best to assume that each coprocessor register has a unique
1767    use.  This can be overridden, in, e.g., override_options() or
1768    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1769    for a particular target.  */
1770
1771 #define FIXED_REGISTERS                                                 \
1772 {                                                                       \
1773   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1774   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1775   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1776   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1777   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1778   /* COP0 registers */                                                  \
1779   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1780   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1781   /* COP2 registers */                                                  \
1782   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1783   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1784   /* COP3 registers */                                                  \
1785   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1786   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1787 }
1788
1789
1790 /* Don't mark $31 as a call-clobbered register.  The idea is that
1791    it's really the call instructions themselves which clobber $31.
1792    We don't care what the called function does with it afterwards.
1793
1794    This approach makes it easier to implement sibcalls.  Unlike normal
1795    calls, sibcalls don't clobber $31, so the register reaches the
1796    called function in tact.  EPILOGUE_USES says that $31 is useful
1797    to the called function.  */
1798
1799 #define CALL_USED_REGISTERS                                             \
1800 {                                                                       \
1801   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1802   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1803   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1804   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1805   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1806   /* COP0 registers */                                                  \
1807   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1808   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1809   /* COP2 registers */                                                  \
1810   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1811   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1812   /* COP3 registers */                                                  \
1813   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1814   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1815 }
1816
1817 /* Like `CALL_USED_REGISTERS' but used to overcome a historical
1818    problem which makes CALL_USED_REGISTERS *always* include
1819    all the FIXED_REGISTERS.  Until this problem has been
1820    resolved this macro can be used to overcome this situation.
1821    In particular, block_propagate() requires this list
1822    be acurate, or we can remove registers which should be live.
1823    This macro is used in regs_invalidated_by_call.  */
1824
1825
1826 #define CALL_REALLY_USED_REGISTERS                                      \
1827 { /* General registers.  */                                             \
1828   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1829   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1830   /* Floating-point registers.  */                                      \
1831   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1832   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1833   /* Others.  */                                                        \
1834   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1835   /* COP0 registers */                                                  \
1836   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1837   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1838   /* COP2 registers */                                                  \
1839   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1840   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1841   /* COP3 registers */                                                  \
1842   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1843   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0                        \
1844 }
1845
1846 /* Internal macros to classify a register number as to whether it's a
1847    general purpose register, a floating point register, a
1848    multiply/divide register, or a status register.  */
1849
1850 #define GP_REG_FIRST 0
1851 #define GP_REG_LAST  31
1852 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1853 #define GP_DBX_FIRST 0
1854
1855 #define FP_REG_FIRST 32
1856 #define FP_REG_LAST  63
1857 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1858 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1859
1860 #define MD_REG_FIRST 64
1861 #define MD_REG_LAST  66
1862 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1863 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1864
1865 #define ST_REG_FIRST 67
1866 #define ST_REG_LAST  74
1867 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1868
1869
1870 /* FIXME: renumber.  */
1871 #define COP0_REG_FIRST 80
1872 #define COP0_REG_LAST 111
1873 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1874
1875 #define COP2_REG_FIRST 112
1876 #define COP2_REG_LAST 143
1877 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1878
1879 #define COP3_REG_FIRST 144
1880 #define COP3_REG_LAST 175
1881 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1882 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1883 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1884
1885 #define AT_REGNUM       (GP_REG_FIRST + 1)
1886 #define HI_REGNUM       (MD_REG_FIRST + 0)
1887 #define LO_REGNUM       (MD_REG_FIRST + 1)
1888 #define HILO_REGNUM     (MD_REG_FIRST + 2)
1889
1890 /* FPSW_REGNUM is the single condition code used if mips_isa < 4.  If
1891    mips_isa >= 4, it should not be used, and an arbitrary ST_REG
1892    should be used instead.  */
1893 #define FPSW_REGNUM     ST_REG_FIRST
1894
1895 #define GP_REG_P(REGNO) \
1896   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1897 #define M16_REG_P(REGNO) \
1898   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1899 #define FP_REG_P(REGNO)  \
1900   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1901 #define MD_REG_P(REGNO) \
1902   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1903 #define ST_REG_P(REGNO) \
1904   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1905 #define COP0_REG_P(REGNO) \
1906   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1907 #define COP2_REG_P(REGNO) \
1908   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1909 #define COP3_REG_P(REGNO) \
1910   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1911 #define ALL_COP_REG_P(REGNO) \
1912   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1913
1914 #define FP_REG_RTX_P(X) (GET_CODE (X) == REG && FP_REG_P (REGNO (X)))
1915
1916 /* Return coprocessor number from register number.  */
1917
1918 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1919   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1920    : COP3_REG_P (REGNO) ? '3' : '?')
1921
1922 /* Return number of consecutive hard regs needed starting at reg REGNO
1923    to hold something of mode MODE.
1924    This is ordinarily the length in words of a value of mode MODE
1925    but can be less for certain modes in special long registers.
1926
1927    On the MIPS, all general registers are one word long.  Except on
1928    the R4000 with the FR bit set, the floating point uses register
1929    pairs, with the second register not being allocable.  */
1930
1931 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1932
1933 /* Value is 1 if hard register REGNO can hold a value of machine-mode
1934    MODE.  In 32 bit mode, require that DImode and DFmode be in even
1935    registers.  For DImode, this makes some of the insns easier to
1936    write, since you don't have to worry about a DImode value in
1937    registers 3 & 4, producing a result in 4 & 5.
1938
1939    To make the code simpler HARD_REGNO_MODE_OK now just references an
1940    array built in override_options.  Because machmodes.h is not yet
1941    included before this file is processed, the MODE bound can't be
1942    expressed here.  */
1943
1944 extern char mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
1945
1946 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1947   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1948
1949 /* Value is 1 if it is a good idea to tie two pseudo registers
1950    when one has mode MODE1 and one has mode MODE2.
1951    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1952    for any hard reg, then this must be 0 for correct output.  */
1953 #define MODES_TIEABLE_P(MODE1, MODE2)                                   \
1954   ((GET_MODE_CLASS (MODE1) == MODE_FLOAT ||                             \
1955     GET_MODE_CLASS (MODE1) == MODE_COMPLEX_FLOAT)                       \
1956    == (GET_MODE_CLASS (MODE2) == MODE_FLOAT ||                          \
1957        GET_MODE_CLASS (MODE2) == MODE_COMPLEX_FLOAT))
1958
1959 /* MIPS pc is not overloaded on a register.     */
1960 /* #define PC_REGNUM xx                         */
1961
1962 /* Register to use for pushing function arguments.  */
1963 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1964
1965 /* Offset from the stack pointer to the first available location.  Use
1966    the default value zero.  */
1967 /* #define STACK_POINTER_OFFSET 0 */
1968
1969 /* Base register for access to local variables of the function.  We
1970    pretend that the frame pointer is $1, and then eliminate it to
1971    HARD_FRAME_POINTER_REGNUM.  We can get away with this because $1 is
1972    a fixed register, and will not be used for anything else.  */
1973 #define FRAME_POINTER_REGNUM (GP_REG_FIRST + 1)
1974
1975 /* Temporary scratch register for use by the assembler.  */
1976 #define ASSEMBLER_SCRATCH_REGNUM (GP_REG_FIRST + 1)
1977
1978 /* $30 is not available on the mips16, so we use $17 as the frame
1979    pointer.  */
1980 #define HARD_FRAME_POINTER_REGNUM \
1981   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1982
1983 /* Value should be nonzero if functions must have frame pointers.
1984    Zero means the frame pointer need not be set up (and parms
1985    may be accessed via the stack pointer) in functions that seem suitable.
1986    This is computed in `reload', in reload1.c.  */
1987 #define FRAME_POINTER_REQUIRED (current_function_calls_alloca)
1988
1989 /* Base register for access to arguments of the function.  */
1990 #define ARG_POINTER_REGNUM GP_REG_FIRST
1991
1992 /* Register in which static-chain is passed to a function.  */
1993 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 2)
1994
1995 /* If the structure value address is passed in a register, then
1996    `STRUCT_VALUE_REGNUM' should be the number of that register.  */
1997 /* #define STRUCT_VALUE_REGNUM (GP_REG_FIRST + 4) */
1998
1999 /* If the structure value address is not passed in a register, define
2000    `STRUCT_VALUE' as an expression returning an RTX for the place
2001    where the address is passed.  If it returns 0, the address is
2002    passed as an "invisible" first argument.  */
2003 #define STRUCT_VALUE 0
2004
2005 /* Mips registers used in prologue/epilogue code when the stack frame
2006    is larger than 32K bytes.  These registers must come from the
2007    scratch register set, and not used for passing and returning
2008    arguments and any other information used in the calling sequence
2009    (such as pic).  Must start at 12, since t0/t3 are parameter passing
2010    registers in the 64 bit ABI.  */
2011
2012 #define MIPS_TEMP1_REGNUM (GP_REG_FIRST + 12)
2013 #define MIPS_TEMP2_REGNUM (GP_REG_FIRST + 13)
2014
2015 /* Define this macro if it is as good or better to call a constant
2016    function address than to call an address kept in a register.  */
2017 #define NO_FUNCTION_CSE 1
2018
2019 /* Define this macro if it is as good or better for a function to
2020    call itself with an explicit address than to call an address
2021    kept in a register.  */
2022 #define NO_RECURSIVE_FUNCTION_CSE 1
2023
2024 /* The register number of the register used to address a table of
2025    static data addresses in memory.  In some cases this register is
2026    defined by a processor's "application binary interface" (ABI).
2027    When this macro is defined, RTL is generated for this register
2028    once, as with the stack pointer and frame pointer registers.  If
2029    this macro is not defined, it is up to the machine-dependent
2030    files to allocate such a register (if necessary).  */
2031 #define PIC_OFFSET_TABLE_REGNUM (GP_REG_FIRST + 28)
2032
2033 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
2034 \f
2035 /* Define the classes of registers for register constraints in the
2036    machine description.  Also define ranges of constants.
2037
2038    One of the classes must always be named ALL_REGS and include all hard regs.
2039    If there is more than one class, another class must be named NO_REGS
2040    and contain no registers.
2041
2042    The name GENERAL_REGS must be the name of a class (or an alias for
2043    another name such as ALL_REGS).  This is the class of registers
2044    that is allowed by "g" or "r" in a register constraint.
2045    Also, registers outside this class are allocated only when
2046    instructions express preferences for them.
2047
2048    The classes must be numbered in nondecreasing order; that is,
2049    a larger-numbered class must never be contained completely
2050    in a smaller-numbered class.
2051
2052    For any two classes, it is very desirable that there be another
2053    class that represents their union.  */
2054
2055 enum reg_class
2056 {
2057   NO_REGS,                      /* no registers in set */
2058   M16_NA_REGS,                  /* mips16 regs not used to pass args */
2059   M16_REGS,                     /* mips16 directly accessible registers */
2060   T_REG,                        /* mips16 T register ($24) */
2061   M16_T_REGS,                   /* mips16 registers plus T register */
2062   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
2063   LEA_REGS,                     /* Every GPR except $25 */
2064   GR_REGS,                      /* integer registers */
2065   FP_REGS,                      /* floating point registers */
2066   HI_REG,                       /* hi register */
2067   LO_REG,                       /* lo register */
2068   HILO_REG,                     /* hilo register pair for 64 bit mode mult */
2069   MD_REGS,                      /* multiply/divide registers (hi/lo) */
2070   COP0_REGS,                    /* generic coprocessor classes */
2071   COP2_REGS,
2072   COP3_REGS,
2073   HI_AND_GR_REGS,               /* union classes */
2074   LO_AND_GR_REGS,
2075   HILO_AND_GR_REGS,
2076   HI_AND_FP_REGS,
2077   COP0_AND_GR_REGS,
2078   COP2_AND_GR_REGS,
2079   COP3_AND_GR_REGS,
2080   ALL_COP_REGS,
2081   ALL_COP_AND_GR_REGS,
2082   ST_REGS,                      /* status registers (fp status) */
2083   ALL_REGS,                     /* all registers */
2084   LIM_REG_CLASSES               /* max value + 1 */
2085 };
2086
2087 #define N_REG_CLASSES (int) LIM_REG_CLASSES
2088
2089 #define GENERAL_REGS GR_REGS
2090
2091 /* An initializer containing the names of the register classes as C
2092    string constants.  These names are used in writing some of the
2093    debugging dumps.  */
2094
2095 #define REG_CLASS_NAMES                                                 \
2096 {                                                                       \
2097   "NO_REGS",                                                            \
2098   "M16_NA_REGS",                                                        \
2099   "M16_REGS",                                                           \
2100   "T_REG",                                                              \
2101   "M16_T_REGS",                                                         \
2102   "PIC_FN_ADDR_REG",                                                    \
2103   "LEA_REGS",                                                           \
2104   "GR_REGS",                                                            \
2105   "FP_REGS",                                                            \
2106   "HI_REG",                                                             \
2107   "LO_REG",                                                             \
2108   "HILO_REG",                                                           \
2109   "MD_REGS",                                                            \
2110   /* coprocessor registers */                                           \
2111   "COP0_REGS",                                                          \
2112   "COP2_REGS",                                                          \
2113   "COP3_REGS",                                                          \
2114   "HI_AND_GR_REGS",                                                     \
2115   "LO_AND_GR_REGS",                                                     \
2116   "HILO_AND_GR_REGS",                                                   \
2117   "HI_AND_FP_REGS",                                                     \
2118   "COP0_AND_GR_REGS",                                                   \
2119   "COP2_AND_GR_REGS",                                                   \
2120   "COP3_AND_GR_REGS",                                                   \
2121   "ALL_COP_REGS",                                                       \
2122   "ALL_COP_AND_GR_REGS",                                                \
2123   "ST_REGS",                                                            \
2124   "ALL_REGS"                                                            \
2125 }
2126
2127 /* An initializer containing the contents of the register classes,
2128    as integers which are bit masks.  The Nth integer specifies the
2129    contents of class N.  The way the integer MASK is interpreted is
2130    that register R is in the class if `MASK & (1 << R)' is 1.
2131
2132    When the machine has more than 32 registers, an integer does not
2133    suffice.  Then the integers are replaced by sub-initializers,
2134    braced groupings containing several integers.  Each
2135    sub-initializer must be suitable as an initializer for the type
2136    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
2137
2138 #define REG_CLASS_CONTENTS                                              \
2139 {                                                                       \
2140   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
2141   { 0x0003000c, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 nonarg regs */\
2142   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
2143   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
2144   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
2145   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
2146   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR */ \
2147   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
2148   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
2149   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
2150   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
2151   { 0x00000000, 0x00000000, 0x00000004, 0x00000000, 0x00000000, 0x00000000 },   /* hilo register */     \
2152   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
2153   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 }, /* cop0 registers */ \
2154   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 }, /* cop2 registers */ \
2155   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff }, /* cop3 registers */ \
2156   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
2157   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
2158   { 0xffffffff, 0x00000000, 0x00000004, 0x00000000, 0x00000000, 0x00000000 },                           \
2159   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
2160   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                   \
2161   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   \
2162   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff }, \
2163   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff }, \
2164   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff }, \
2165   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
2166   { 0xffffffff, 0xffffffff, 0xffff07ff, 0xffffffff, 0xffffffff, 0x0000ffff }    /* all registers */     \
2167 }
2168
2169
2170 /* A C expression whose value is a register class containing hard
2171    register REGNO.  In general there is more that one such class;
2172    choose a class which is "minimal", meaning that no smaller class
2173    also contains the register.  */
2174
2175 extern const enum reg_class mips_regno_to_class[];
2176
2177 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
2178
2179 /* A macro whose definition is the name of the class to which a
2180    valid base register must belong.  A base register is one used in
2181    an address which is the register value plus a displacement.  */
2182
2183 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
2184
2185 /* A macro whose definition is the name of the class to which a
2186    valid index register must belong.  An index register is one used
2187    in an address where its value is either multiplied by a scale
2188    factor or added to another register (as well as added to a
2189    displacement).  */
2190
2191 #define INDEX_REG_CLASS NO_REGS
2192
2193 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
2194    registers explicitly used in the rtl to be used as spill registers
2195    but prevents the compiler from extending the lifetime of these
2196    registers.  */
2197
2198 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
2199
2200 /* This macro is used later on in the file.  */
2201 #define GR_REG_CLASS_P(CLASS)                                           \
2202   ((CLASS) == GR_REGS || (CLASS) == M16_REGS || (CLASS) == T_REG        \
2203    || (CLASS) == M16_T_REGS || (CLASS) == M16_NA_REGS                   \
2204    || (CLASS) == PIC_FN_ADDR_REG || (CLASS) == LEA_REGS)
2205
2206 /* This macro is also used later on in the file.  */
2207 #define COP_REG_CLASS_P(CLASS)                                          \
2208   ((CLASS)  == COP0_REGS || (CLASS) == COP2_REGS || (CLASS) == COP3_REGS)
2209
2210 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
2211    is the default value (allocate the registers in numeric order).  We
2212    define it just so that we can override it for the mips16 target in
2213    ORDER_REGS_FOR_LOCAL_ALLOC.  */
2214
2215 #define REG_ALLOC_ORDER                                                 \
2216 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
2217   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
2218   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
2219   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
2220   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
2221   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
2222   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
2223   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
2224   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
2225   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
2226   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175       \
2227 }
2228
2229 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
2230    to be rearranged based on a particular function.  On the mips16, we
2231    want to allocate $24 (T_REG) before other registers for
2232    instructions for which it is possible.  */
2233
2234 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
2235
2236 /* REGISTER AND CONSTANT CLASSES */
2237
2238 /* Get reg_class from a letter such as appears in the machine
2239    description.
2240
2241    DEFINED REGISTER CLASSES:
2242
2243    'd'  General (aka integer) registers
2244         Normally this is GR_REGS, but in mips16 mode this is M16_REGS
2245    'y'  General registers (in both mips16 and non mips16 mode)
2246    'e'  mips16 non argument registers (M16_NA_REGS)
2247    't'  mips16 temporary register ($24)
2248    'f'  Floating point registers
2249    'h'  Hi register
2250    'l'  Lo register
2251    'x'  Multiply/divide registers
2252    'a'  HILO_REG
2253    'z'  FP Status register
2254    'B'  Cop0 register
2255    'C'  Cop2 register
2256    'D'  Cop3 register
2257    'b'  All registers */
2258
2259 extern enum reg_class mips_char_to_class[256];
2260
2261 #define REG_CLASS_FROM_LETTER(C) mips_char_to_class[(unsigned char)(C)]
2262
2263 /* True if VALUE is a signed 16-bit number.  */
2264
2265 #define SMALL_OPERAND(VALUE) \
2266   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
2267
2268 /* True if VALUE is an unsigned 16-bit number.  */
2269
2270 #define SMALL_OPERAND_UNSIGNED(VALUE) \
2271   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
2272
2273 /* True if VALUE can be loaded into a register using LUI.  */
2274
2275 #define LUI_OPERAND(VALUE)                                      \
2276   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
2277    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
2278
2279 /* Return a value X with the low 16 bits clear, and such that
2280    VALUE - X is a signed 16-bit value.  */
2281
2282 #define CONST_HIGH_PART(VALUE) \
2283   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
2284
2285 #define CONST_LOW_PART(VALUE) \
2286   ((VALUE) - CONST_HIGH_PART (VALUE))
2287
2288 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
2289 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
2290 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
2291
2292 /* The letters I, J, K, L, M, N, O, and P in a register constraint
2293    string can be used to stand for particular ranges of immediate
2294    operands.  This macro defines what the ranges are.  C is the
2295    letter, and VALUE is a constant value.  Return 1 if VALUE is
2296    in the range specified by C.  */
2297
2298 /* For MIPS:
2299
2300    `I'  is used for the range of constants an arithmetic insn can
2301         actually contain (16 bits signed integers).
2302
2303    `J'  is used for the range which is just zero (ie, $r0).
2304
2305    `K'  is used for the range of constants a logical insn can actually
2306         contain (16 bit zero-extended integers).
2307
2308    `L'  is used for the range of constants that be loaded with lui
2309         (ie, the bottom 16 bits are zero).
2310
2311    `M'  is used for the range of constants that take two words to load
2312         (ie, not matched by `I', `K', and `L').
2313
2314    `N'  is used for negative 16 bit constants other than -65536.
2315
2316    `O'  is a 15 bit signed integer.
2317
2318    `P'  is used for positive 16 bit constants.  */
2319
2320 #define CONST_OK_FOR_LETTER_P(VALUE, C)                                 \
2321   ((C) == 'I' ? SMALL_OPERAND (VALUE)                                   \
2322    : (C) == 'J' ? ((VALUE) == 0)                                        \
2323    : (C) == 'K' ? SMALL_OPERAND_UNSIGNED (VALUE)                        \
2324    : (C) == 'L' ? LUI_OPERAND (VALUE)                                   \
2325    : (C) == 'M' ? (!SMALL_OPERAND (VALUE)                               \
2326                    && !SMALL_OPERAND_UNSIGNED (VALUE)                   \
2327                    && !LUI_OPERAND (VALUE))                             \
2328    : (C) == 'N' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0xffff) < 0xffff) \
2329    : (C) == 'O' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0x4000) < 0x8000) \
2330    : (C) == 'P' ? ((VALUE) != 0 && (((VALUE) & ~0x0000ffff) == 0))      \
2331    : 0)
2332
2333 /* Similar, but for floating constants, and defining letters G and H.
2334    Here VALUE is the CONST_DOUBLE rtx itself.  */
2335
2336 /* For Mips
2337
2338   'G'   : Floating point 0 */
2339
2340 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)                          \
2341   ((C) == 'G'                                                           \
2342    && (VALUE) == CONST0_RTX (GET_MODE (VALUE)))
2343
2344 /* True if OP is a constant that should not be moved into $25.
2345    We need this because many versions of gas treat 'la $25,foo' as
2346    part of a call sequence and allow a global 'foo' to be lazily bound.  */
2347
2348 #define DANGEROUS_FOR_LA25_P(OP)                                        \
2349   (TARGET_ABICALLS                                                      \
2350    && !TARGET_EXPLICIT_RELOCS                                           \
2351    && mips_global_pic_constant_p (OP))
2352
2353 /* Letters in the range `Q' through `U' may be defined in a
2354    machine-dependent fashion to stand for arbitrary operand types.
2355    The machine description macro `EXTRA_CONSTRAINT' is passed the
2356    operand as its first argument and the constraint letter as its
2357    second operand.
2358
2359    `Q' is for signed 16-bit constants.
2360    `R' is for single-instruction memory references.  Note that this
2361          constraint has often been used in linux and glibc code.
2362    `S' is for legitimate constant call addresses.
2363    `T' is for constant move_operands that cannot be safely loaded into $25.
2364    `U' is for constant move_operands that can be safely loaded into $25.  */
2365
2366 #define EXTRA_CONSTRAINT(OP,CODE)                                       \
2367   (((CODE) == 'Q')        ? const_arith_operand (OP, VOIDmode)          \
2368    : ((CODE) == 'R')      ? (GET_CODE (OP) == MEM                       \
2369                              && mips_fetch_insns (OP) == 1)             \
2370    : ((CODE) == 'S')      ? (CONSTANT_P (OP)                            \
2371                              && call_insn_operand (OP, VOIDmode))       \
2372    : ((CODE) == 'T')      ? (CONSTANT_P (OP)                            \
2373                              && move_operand (OP, VOIDmode)             \
2374                              && DANGEROUS_FOR_LA25_P (OP))              \
2375    : ((CODE) == 'U')      ? (CONSTANT_P (OP)                            \
2376                              && move_operand (OP, VOIDmode)             \
2377                              && !DANGEROUS_FOR_LA25_P (OP))             \
2378    : FALSE)
2379
2380 /* Given an rtx X being reloaded into a reg required to be
2381    in class CLASS, return the class of reg to actually use.
2382    In general this is just CLASS; but on some machines
2383    in some cases it is preferable to use a more restrictive class.  */
2384
2385 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
2386   ((CLASS) != ALL_REGS                                                  \
2387    ? (! TARGET_MIPS16                                                   \
2388       ? (CLASS)                                                         \
2389       : ((CLASS) != GR_REGS                                             \
2390          ? (CLASS)                                                      \
2391          : M16_REGS))                                                   \
2392    : ((GET_MODE_CLASS (GET_MODE (X)) == MODE_FLOAT                      \
2393        || GET_MODE_CLASS (GET_MODE (X)) == MODE_COMPLEX_FLOAT)          \
2394       ? (TARGET_SOFT_FLOAT                                              \
2395          ? (TARGET_MIPS16 ? M16_REGS : GR_REGS)                         \
2396          : FP_REGS)                                                     \
2397       : ((GET_MODE_CLASS (GET_MODE (X)) == MODE_INT                     \
2398           || GET_MODE (X) == VOIDmode)                                  \
2399          ? (TARGET_MIPS16 ? M16_REGS : GR_REGS)                         \
2400          : (CLASS))))
2401
2402 /* Certain machines have the property that some registers cannot be
2403    copied to some other registers without using memory.  Define this
2404    macro on those machines to be a C expression that is nonzero if
2405    objects of mode MODE in registers of CLASS1 can only be copied to
2406    registers of class CLASS2 by storing a register of CLASS1 into
2407    memory and loading that memory location into a register of CLASS2.
2408
2409    Do not define this macro if its value would always be zero.  */
2410 #if 0
2411 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE)                   \
2412   ((!TARGET_DEBUG_H_MODE                                                \
2413     && GET_MODE_CLASS (MODE) == MODE_INT                                \
2414     && ((CLASS1 == FP_REGS && GR_REG_CLASS_P (CLASS2))                  \
2415         || (GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)))             \
2416    || (TARGET_FLOAT64 && !TARGET_64BIT && (MODE) == DFmode              \
2417        && ((GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)               \
2418            || (GR_REG_CLASS_P (CLASS2) && CLASS1 == FP_REGS))))
2419 #endif
2420 /* The HI and LO registers can only be reloaded via the general
2421    registers.  Condition code registers can only be loaded to the
2422    general registers, and from the floating point registers.  */
2423
2424 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
2425   mips_secondary_reload_class (CLASS, MODE, X, 1)
2426 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
2427   mips_secondary_reload_class (CLASS, MODE, X, 0)
2428
2429 /* Return the maximum number of consecutive registers
2430    needed to represent mode MODE in a register of class CLASS.  */
2431
2432 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
2433
2434 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
2435   mips_cannot_change_mode_class (FROM, TO, CLASS)
2436 \f
2437 /* Stack layout; function entry, exit and calling.  */
2438
2439 /* Define this if pushing a word on the stack
2440    makes the stack pointer a smaller address.  */
2441 #define STACK_GROWS_DOWNWARD
2442
2443 /* Define this if the nominal address of the stack frame
2444    is at the high-address end of the local variables;
2445    that is, each additional local variable allocated
2446    goes at a more negative offset in the frame.  */
2447 /* #define FRAME_GROWS_DOWNWARD */
2448
2449 /* Offset within stack frame to start allocating local variables at.
2450    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
2451    first local allocated.  Otherwise, it is the offset to the BEGINNING
2452    of the first local allocated.  */
2453 #define STARTING_FRAME_OFFSET                                           \
2454   (current_function_outgoing_args_size                                  \
2455    + (TARGET_ABICALLS ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
2456
2457 /* Offset from the stack pointer register to an item dynamically
2458    allocated on the stack, e.g., by `alloca'.
2459
2460    The default value for this macro is `STACK_POINTER_OFFSET' plus the
2461    length of the outgoing arguments.  The default is correct for most
2462    machines.  See `function.c' for details.
2463
2464    The MIPS ABI states that functions which dynamically allocate the
2465    stack must not have 0 for STACK_DYNAMIC_OFFSET, since it looks like
2466    we are trying to create a second frame pointer to the function, so
2467    allocate some stack space to make it happy.
2468
2469    However, the linker currently complains about linking any code that
2470    dynamically allocates stack space, and there seems to be a bug in
2471    STACK_DYNAMIC_OFFSET, so don't define this right now.  */
2472
2473 #if 0
2474 #define STACK_DYNAMIC_OFFSET(FUNDECL)                                   \
2475   ((current_function_outgoing_args_size == 0 && current_function_calls_alloca) \
2476         ? 4*UNITS_PER_WORD                                              \
2477         : current_function_outgoing_args_size)
2478 #endif
2479
2480 /* The return address for the current frame is in r31 if this is a leaf
2481    function.  Otherwise, it is on the stack.  It is at a variable offset
2482    from sp/fp/ap, so we define a fake hard register rap which is a
2483    poiner to the return address on the stack.  This always gets eliminated
2484    during reload to be either the frame pointer or the stack pointer plus
2485    an offset.  */
2486
2487 #define RETURN_ADDR_RTX mips_return_addr
2488
2489 /* Since the mips16 ISA mode is encoded in the least-significant bit
2490    of the address, mask it off return addresses for purposes of
2491    finding exception handling regions.  */
2492
2493 #define MASK_RETURN_ADDR GEN_INT (-2)
2494
2495
2496 /* Similarly, don't use the least-significant bit to tell pointers to
2497    code from vtable index.  */
2498
2499 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
2500
2501 /* If defined, this macro specifies a table of register pairs used to
2502    eliminate unneeded registers that point into the stack frame.  If
2503    it is not defined, the only elimination attempted by the compiler
2504    is to replace references to the frame pointer with references to
2505    the stack pointer.
2506
2507    The definition of this macro is a list of structure
2508    initializations, each of which specifies an original and
2509    replacement register.
2510
2511    On some machines, the position of the argument pointer is not
2512    known until the compilation is completed.  In such a case, a
2513    separate hard register must be used for the argument pointer.
2514    This register can be eliminated by replacing it with either the
2515    frame pointer or the argument pointer, depending on whether or not
2516    the frame pointer has been eliminated.
2517
2518    In this case, you might specify:
2519         #define ELIMINABLE_REGS  \
2520         {{ARG_POINTER_REGNUM, STACK_POINTER_REGNUM}, \
2521          {ARG_POINTER_REGNUM, FRAME_POINTER_REGNUM}, \
2522          {FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM}}
2523
2524    Note that the elimination of the argument pointer with the stack
2525    pointer is specified first since that is the preferred elimination.
2526
2527    The eliminations to $17 are only used on the mips16.  See the
2528    definition of HARD_FRAME_POINTER_REGNUM.  */
2529
2530 #define ELIMINABLE_REGS                                                 \
2531 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
2532  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
2533  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
2534  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
2535  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
2536  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
2537
2538 /* A C expression that returns nonzero if the compiler is allowed to
2539    try to replace register number FROM-REG with register number
2540    TO-REG.  This macro need only be defined if `ELIMINABLE_REGS' is
2541    defined, and will usually be the constant 1, since most of the
2542    cases preventing register elimination are things that the compiler
2543    already knows about.
2544
2545    When not in mips16 and mips64, we can always eliminate to the
2546    frame pointer.  We can eliminate to the stack pointer unless
2547    a frame pointer is needed.  In mips16 mode, we need a frame
2548    pointer for a large frame; otherwise, reload may be unable
2549    to compute the address of a local variable, since there is
2550    no way to add a large constant to the stack pointer
2551    without using a temporary register.
2552
2553    In mips16, for some instructions (eg lwu), we can't eliminate the
2554    frame pointer for the stack pointer.  These instructions are
2555    only generated in TARGET_64BIT mode.
2556    */
2557
2558 #define CAN_ELIMINATE(FROM, TO)                                         \
2559    (((TO) == HARD_FRAME_POINTER_REGNUM                                  \
2560           || ((TO) == STACK_POINTER_REGNUM && ! frame_pointer_needed    \
2561               && ! (TARGET_MIPS16 && TARGET_64BIT)                      \
2562               && (! TARGET_MIPS16                                       \
2563                   || compute_frame_size (get_frame_size ()) < 32768))))
2564
2565 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
2566         (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
2567
2568 /* If we generate an insn to push BYTES bytes,
2569    this says how many the stack pointer really advances by.
2570    On the VAX, sp@- in a byte insn really pushes a word.  */
2571
2572 /* #define PUSH_ROUNDING(BYTES) 0 */
2573
2574 /* If defined, the maximum amount of space required for outgoing
2575    arguments will be computed and placed into the variable
2576    `current_function_outgoing_args_size'.  No space will be pushed
2577    onto the stack for each call; instead, the function prologue
2578    should increase the stack frame size by this amount.
2579
2580    It is not proper to define both `PUSH_ROUNDING' and
2581    `ACCUMULATE_OUTGOING_ARGS'.  */
2582 #define ACCUMULATE_OUTGOING_ARGS 1
2583
2584 /* Offset from the argument pointer register to the first argument's
2585    address.  On some machines it may depend on the data type of the
2586    function.
2587
2588    If `ARGS_GROW_DOWNWARD', this is the offset to the location above
2589    the first argument's address.
2590
2591    On the MIPS, we must skip the first argument position if we are
2592    returning a structure or a union, to account for its address being
2593    passed in $4.  However, at the current time, this produces a compiler
2594    that can't bootstrap, so comment it out for now.  */
2595
2596 #if 0
2597 #define FIRST_PARM_OFFSET(FNDECL)                                       \
2598   (FNDECL != 0                                                          \
2599    && TREE_TYPE (FNDECL) != 0                                           \
2600    && TREE_TYPE (TREE_TYPE (FNDECL)) != 0                               \
2601    && (TREE_CODE (TREE_TYPE (TREE_TYPE (FNDECL))) == RECORD_TYPE        \
2602        || TREE_CODE (TREE_TYPE (TREE_TYPE (FNDECL))) == UNION_TYPE)     \
2603                 ? UNITS_PER_WORD                                        \
2604                 : 0)
2605 #else
2606 #define FIRST_PARM_OFFSET(FNDECL) 0
2607 #endif
2608
2609 /* When a parameter is passed in a register, stack space is still
2610    allocated for it.  For the MIPS, stack space must be allocated, cf
2611    Asm Lang Prog Guide page 7-8.
2612
2613    BEWARE that some space is also allocated for non existing arguments
2614    in register. In case an argument list is of form GF used registers
2615    are a0 (a2,a3), but we should push over a1...  */
2616
2617 #define REG_PARM_STACK_SPACE(FNDECL)                                     \
2618   ((mips_abi == ABI_32 || mips_abi == ABI_O64)                           \
2619    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD) - FIRST_PARM_OFFSET (FNDECL) \
2620    : 0)
2621
2622 /* Define this if it is the responsibility of the caller to
2623    allocate the area reserved for arguments passed in registers.
2624    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
2625    of this macro is to determine whether the space is included in
2626    `current_function_outgoing_args_size'.  */
2627 #define OUTGOING_REG_PARM_STACK_SPACE
2628
2629 #define STACK_BOUNDARY \
2630   ((mips_abi == ABI_32 || mips_abi == ABI_O64 || mips_abi == ABI_EABI) \
2631    ? 64 : 128)
2632
2633 /* Make sure 4 words are always allocated on the stack.  */
2634
2635 #ifndef STACK_ARGS_ADJUST
2636 #define STACK_ARGS_ADJUST(SIZE)                                         \
2637 {                                                                       \
2638   if (SIZE.constant < 4 * UNITS_PER_WORD)                               \
2639     SIZE.constant = 4 * UNITS_PER_WORD;                                 \
2640 }
2641 #endif
2642
2643 \f
2644 /* A C expression that should indicate the number of bytes of its
2645    own arguments that a function pops on returning, or 0
2646    if the function pops no arguments and the caller must therefore
2647    pop them all after the function returns.
2648
2649    FUNDECL is the declaration node of the function (as a tree).
2650
2651    FUNTYPE is a C variable whose value is a tree node that
2652    describes the function in question.  Normally it is a node of
2653    type `FUNCTION_TYPE' that describes the data type of the function.
2654    From this it is possible to obtain the data types of the value
2655    and arguments (if known).
2656
2657    When a call to a library function is being considered, FUNTYPE
2658    will contain an identifier node for the library function.  Thus,
2659    if you need to distinguish among various library functions, you
2660    can do so by their names.  Note that "library function" in this
2661    context means a function used to perform arithmetic, whose name
2662    is known specially in the compiler and was not mentioned in the
2663    C code being compiled.
2664
2665    STACK-SIZE is the number of bytes of arguments passed on the
2666    stack.  If a variable number of bytes is passed, it is zero, and
2667    argument popping will always be the responsibility of the
2668    calling function.  */
2669
2670 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
2671
2672
2673 /* Symbolic macros for the registers used to return integer and floating
2674    point values.  */
2675
2676 #define GP_RETURN (GP_REG_FIRST + 2)
2677 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
2678
2679 #define MAX_ARGS_IN_REGISTERS \
2680   ((mips_abi == ABI_32 || mips_abi == ABI_O64) ? 4 : 8)
2681
2682 /* Largest possible value of MAX_ARGS_IN_REGISTERS.  */
2683
2684 #define BIGGEST_MAX_ARGS_IN_REGISTERS 8
2685
2686 /* Symbolic macros for the first/last argument registers.  */
2687
2688 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
2689 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2690 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
2691 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2692
2693 /* Define how to find the value returned by a library function
2694    assuming the value has mode MODE.  Because we define
2695    PROMOTE_FUNCTION_RETURN, we must promote the mode just as
2696    PROMOTE_MODE does.  */
2697
2698 #define LIBCALL_VALUE(MODE) \
2699   mips_function_value (NULL_TREE, NULL, (MODE))
2700
2701 /* Define how to find the value returned by a function.
2702    VALTYPE is the data type of the value (as a tree).
2703    If the precise function being called is known, FUNC is its FUNCTION_DECL;
2704    otherwise, FUNC is 0.  */
2705
2706 #define FUNCTION_VALUE(VALTYPE, FUNC) \
2707   mips_function_value ((VALTYPE), (FUNC), VOIDmode)
2708
2709 /* 1 if N is a possible register number for a function value.
2710    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
2711    Currently, R2 and F0 are only implemented  here (C has no complex type)  */
2712
2713 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
2714   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
2715       && (N) == FP_RETURN + 2))
2716
2717 /* 1 if N is a possible register number for function argument passing.
2718    We have no FP argument registers when soft-float.  When FP registers
2719    are 32 bits, we can't directly reference the odd numbered ones.  */
2720
2721 #define FUNCTION_ARG_REGNO_P(N)                                 \
2722   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
2723     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)                \
2724         && ((N) % FP_INC == 0) && mips_abi != ABI_O64))         \
2725    && !fixed_regs[N])
2726
2727 /* A C expression which can inhibit the returning of certain function
2728    values in registers, based on the type of value.  A nonzero value says
2729    to return the function value in memory, just as large structures are
2730    always returned.  Here TYPE will be a C expression of type
2731    `tree', representing the data type of the value.
2732
2733    Note that values of mode `BLKmode' must be explicitly
2734    handled by this macro.  Also, the option `-fpcc-struct-return'
2735    takes effect regardless of this macro.  On most systems, it is
2736    possible to leave the macro undefined; this causes a default
2737    definition to be used, whose value is the constant 1 for BLKmode
2738    values, and 0 otherwise.
2739
2740    GCC normally converts 1 byte structures into chars, 2 byte
2741    structs into shorts, and 4 byte structs into ints, and returns
2742    them this way.  Defining the following macro overrides this,
2743    to give us MIPS cc compatibility.  */
2744
2745 #define RETURN_IN_MEMORY(TYPE)  \
2746         mips_return_in_memory (TYPE)
2747
2748 #define SETUP_INCOMING_VARARGS(CUM,MODE,TYPE,PRETEND_SIZE,NO_RTL)       \
2749         (PRETEND_SIZE) = mips_setup_incoming_varargs (&(CUM), (MODE),   \
2750                                                       (TYPE), (NO_RTL))
2751 \f
2752 #define STRICT_ARGUMENT_NAMING (mips_abi != ABI_32 && mips_abi != ABI_O64)
2753
2754 /* Define a data type for recording info about an argument list
2755    during the scan of that argument list.  This data type should
2756    hold all necessary information about the function itself
2757    and about the args processed so far, enough to enable macros
2758    such as FUNCTION_ARG to determine where the next arg should go.
2759
2760    This structure has to cope with two different argument allocation
2761    schemes.  Most MIPS ABIs view the arguments as a struct, of which the
2762    first N words go in registers and the rest go on the stack.  If I < N,
2763    the Ith word might go in Ith integer argument register or the
2764    Ith floating-point one.  In some cases, it has to go in both (see
2765    function_arg).  For these ABIs, we only need to remember the number
2766    of words passed so far.
2767
2768    The EABI instead allocates the integer and floating-point arguments
2769    separately.  The first N words of FP arguments go in FP registers,
2770    the rest go on the stack.  Likewise, the first N words of the other
2771    arguments go in integer registers, and the rest go on the stack.  We
2772    need to maintain three counts: the number of integer registers used,
2773    the number of floating-point registers used, and the number of words
2774    passed on the stack.
2775
2776    We could keep separate information for the two ABIs (a word count for
2777    the standard ABIs, and three separate counts for the EABI).  But it
2778    seems simpler to view the standard ABIs as forms of EABI that do not
2779    allocate floating-point registers.
2780
2781    So for the standard ABIs, the first N words are allocated to integer
2782    registers, and function_arg decides on an argument-by-argument basis
2783    whether that argument should really go in an integer register, or in
2784    a floating-point one.  */
2785
2786 typedef struct mips_args {
2787   /* Always true for varargs functions.  Otherwise true if at least
2788      one argument has been passed in an integer register.  */
2789   int gp_reg_found;
2790
2791   /* The number of arguments seen so far.  */
2792   unsigned int arg_number;
2793
2794   /* For EABI, the number of integer registers used so far.  For other
2795      ABIs, the number of words passed in registers (whether integer
2796      or floating-point).  */
2797   unsigned int num_gprs;
2798
2799   /* For EABI, the number of floating-point registers used so far.  */
2800   unsigned int num_fprs;
2801
2802   /* The number of words passed on the stack.  */
2803   unsigned int stack_words;
2804
2805   /* On the mips16, we need to keep track of which floating point
2806      arguments were passed in general registers, but would have been
2807      passed in the FP regs if this were a 32 bit function, so that we
2808      can move them to the FP regs if we wind up calling a 32 bit
2809      function.  We record this information in fp_code, encoded in base
2810      four.  A zero digit means no floating point argument, a one digit
2811      means an SFmode argument, and a two digit means a DFmode argument,
2812      and a three digit is not used.  The low order digit is the first
2813      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2814      an SFmode argument.  ??? A more sophisticated approach will be
2815      needed if MIPS_ABI != ABI_32.  */
2816   int fp_code;
2817
2818   /* True if the function has a prototype.  */
2819   int prototype;
2820
2821   /* When a structure does not take up a full register, the argument
2822      should sometimes be shifted left so that it occupies the high part
2823      of the register.  These two fields describe an array of ashl
2824      patterns for doing this.  See function_arg_advance, which creates
2825      the shift patterns, and function_arg, which returns them when given
2826      a VOIDmode argument.  */
2827   unsigned int num_adjusts;
2828   rtx adjust[BIGGEST_MAX_ARGS_IN_REGISTERS];
2829 } CUMULATIVE_ARGS;
2830
2831 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2832    for a call to a function whose data type is FNTYPE.
2833    For a library call, FNTYPE is 0.
2834
2835 */
2836
2837 #define INIT_CUMULATIVE_ARGS(CUM,FNTYPE,LIBNAME,INDIRECT)               \
2838   init_cumulative_args (&CUM, FNTYPE, LIBNAME)                          \
2839
2840 /* Update the data in CUM to advance over an argument
2841    of mode MODE and data type TYPE.
2842    (TYPE is null for libcalls where that information may not be available.)  */
2843
2844 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)                    \
2845   function_arg_advance (&CUM, MODE, TYPE, NAMED)
2846
2847 /* Determine where to put an argument to a function.
2848    Value is zero to push the argument on the stack,
2849    or a hard register in which to store the argument.
2850
2851    MODE is the argument's machine mode.
2852    TYPE is the data type of the argument (as a tree).
2853     This is null for libcalls where that information may
2854     not be available.
2855    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2856     the preceding args and about the function being called.
2857    NAMED is nonzero if this argument is a named parameter
2858     (otherwise it is an extra parameter matching an ellipsis).  */
2859
2860 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2861   function_arg( &CUM, MODE, TYPE, NAMED)
2862
2863 /* For an arg passed partly in registers and partly in memory,
2864    this is the number of registers used.
2865    For args passed entirely in registers or entirely in memory, zero.  */
2866
2867 #define FUNCTION_ARG_PARTIAL_NREGS(CUM, MODE, TYPE, NAMED) \
2868   function_arg_partial_nregs (&CUM, MODE, TYPE, NAMED)
2869
2870 /* If defined, a C expression that gives the alignment boundary, in
2871    bits, of an argument with the specified mode and type.  If it is
2872    not defined,  `PARM_BOUNDARY' is used for all arguments.  */
2873
2874 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE)                               \
2875   (((TYPE) != 0)                                                        \
2876         ? ((TYPE_ALIGN(TYPE) <= PARM_BOUNDARY)                          \
2877                 ? PARM_BOUNDARY                                         \
2878                 : TYPE_ALIGN(TYPE))                                     \
2879         : ((GET_MODE_ALIGNMENT(MODE) <= PARM_BOUNDARY)                  \
2880                 ? PARM_BOUNDARY                                         \
2881                 : GET_MODE_ALIGNMENT(MODE)))
2882
2883 #define FUNCTION_ARG_PASS_BY_REFERENCE(CUM, MODE, TYPE, NAMED)          \
2884   function_arg_pass_by_reference (&CUM, MODE, TYPE, NAMED)
2885
2886 #define FUNCTION_ARG_PADDING(MODE, TYPE)                                \
2887   (! BYTES_BIG_ENDIAN                                                   \
2888    ? upward                                                             \
2889    : (((MODE) == BLKmode                                                \
2890        ? ((TYPE) && TREE_CODE (TYPE_SIZE (TYPE)) == INTEGER_CST         \
2891           && int_size_in_bytes (TYPE) < (PARM_BOUNDARY / BITS_PER_UNIT))\
2892        : (GET_MODE_BITSIZE (MODE) < PARM_BOUNDARY                       \
2893           && (mips_abi == ABI_32                                        \
2894               || mips_abi == ABI_O64                                    \
2895               || mips_abi == ABI_EABI                                   \
2896               || GET_MODE_CLASS (MODE) == MODE_INT)))                   \
2897       ? downward : upward))
2898
2899 #define FUNCTION_ARG_CALLEE_COPIES(CUM, MODE, TYPE, NAMED)              \
2900   (mips_abi == ABI_EABI && (NAMED)                                      \
2901    && FUNCTION_ARG_PASS_BY_REFERENCE (CUM, MODE, TYPE, NAMED))
2902
2903 /* Modified version of the macro in expr.h.  */
2904 #define MUST_PASS_IN_STACK(MODE,TYPE)                   \
2905   ((TYPE) != 0                                          \
2906    && (TREE_CODE (TYPE_SIZE (TYPE)) != INTEGER_CST      \
2907        || TREE_ADDRESSABLE (TYPE)                       \
2908        || ((MODE) == BLKmode                            \
2909            && mips_abi != ABI_32 && mips_abi != ABI_O64 \
2910            && ! ((TYPE) != 0 && TREE_CODE (TYPE_SIZE (TYPE)) == INTEGER_CST \
2911                  && 0 == (int_size_in_bytes (TYPE)      \
2912                           % (PARM_BOUNDARY / BITS_PER_UNIT))) \
2913            && (FUNCTION_ARG_PADDING (MODE, TYPE)        \
2914                == (BYTES_BIG_ENDIAN ? upward : downward)))))
2915
2916 /* True if using EABI and varargs can be passed in floating-point
2917    registers.  Under these conditions, we need a more complex form
2918    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2919 #define EABI_FLOAT_VARARGS_P \
2920         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2921
2922 \f
2923 /* Tell prologue and epilogue if register REGNO should be saved / restored.  */
2924
2925 #define MUST_SAVE_REGISTER(regno) \
2926  ((regs_ever_live[regno] && !call_used_regs[regno])                     \
2927   || (regno == HARD_FRAME_POINTER_REGNUM && frame_pointer_needed)       \
2928   || (regno == (GP_REG_FIRST + 31) && regs_ever_live[GP_REG_FIRST + 31]))
2929
2930 /* Say that the epilogue uses the return address register.  Note that
2931    in the case of sibcalls, the values "used by the epilogue" are
2932    considered live at the start of the called function.  */
2933 #define EPILOGUE_USES(REGNO) ((REGNO) == 31)
2934
2935 /* Treat LOC as a byte offset from the stack pointer and round it up
2936    to the next fully-aligned offset.  */
2937 #define MIPS_STACK_ALIGN(LOC)                                           \
2938   ((mips_abi == ABI_32 || mips_abi == ABI_O64 || mips_abi == ABI_EABI)  \
2939    ? ((LOC) + 7) & ~7                                                   \
2940    : ((LOC) + 15) & ~15)
2941
2942 \f
2943 /* Define the `__builtin_va_list' type for the ABI.  */
2944 #define BUILD_VA_LIST_TYPE(VALIST) \
2945   (VALIST) = mips_build_va_list ()
2946
2947 /* Implement `va_start' for varargs and stdarg.  */
2948 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
2949   mips_va_start (valist, nextarg)
2950
2951 /* Implement `va_arg'.  */
2952 #define EXPAND_BUILTIN_VA_ARG(valist, type) \
2953   mips_va_arg (valist, type)
2954 \f
2955 /* Output assembler code to FILE to increment profiler label # LABELNO
2956    for profiling a function entry.  */
2957
2958 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2959 {                                                                       \
2960   if (TARGET_MIPS16)                                                    \
2961     sorry ("mips16 function profiling");                                \
2962   fprintf (FILE, "\t.set\tnoat\n");                                     \
2963   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2964            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2965   if (mips_abi != ABI_N32 && mips_abi != ABI_64)                        \
2966     {                                                                   \
2967       fprintf (FILE,                                                    \
2968                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2969                TARGET_64BIT ? "dsubu" : "subu",                         \
2970                reg_names[STACK_POINTER_REGNUM],                         \
2971                reg_names[STACK_POINTER_REGNUM],                         \
2972                Pmode == DImode ? 16 : 8);                               \
2973     }                                                                   \
2974   fprintf (FILE, "\tjal\t_mcount\n");                                   \
2975   fprintf (FILE, "\t.set\tat\n");                                       \
2976 }
2977
2978 /* Define this macro if the code for function profiling should come
2979    before the function prologue.  Normally, the profiling code comes
2980    after.  */
2981
2982 /* #define PROFILE_BEFORE_PROLOGUE */
2983
2984 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2985    the stack pointer does not matter.  The value is tested only in
2986    functions that have frame pointers.
2987    No definition is equivalent to always zero.  */
2988
2989 #define EXIT_IGNORE_STACK 1
2990
2991 \f
2992 /* A C statement to output, on the stream FILE, assembler code for a
2993    block of data that contains the constant parts of a trampoline.
2994    This code should not include a label--the label is taken care of
2995    automatically.  */
2996
2997 #define TRAMPOLINE_TEMPLATE(STREAM)                                      \
2998 {                                                                        \
2999   fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");         \
3000   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
3001   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
3002   if (ptr_mode == DImode)                                               \
3003     {                                                                   \
3004       fprintf (STREAM, "\t.word\t0xdfe30014\t\t# ld     $3,20($31)\n"); \
3005       fprintf (STREAM, "\t.word\t0xdfe2001c\t\t# ld     $2,28($31)\n"); \
3006     }                                                                   \
3007   else                                                                  \
3008     {                                                                   \
3009       fprintf (STREAM, "\t.word\t0x8fe30014\t\t# lw     $3,20($31)\n"); \
3010       fprintf (STREAM, "\t.word\t0x8fe20018\t\t# lw     $2,24($31)\n"); \
3011     }                                                                   \
3012   fprintf (STREAM, "\t.word\t0x0060c821\t\t# move   $25,$3 (abicalls)\n"); \
3013   fprintf (STREAM, "\t.word\t0x00600008\t\t# jr     $3\n");             \
3014   fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");         \
3015   if (ptr_mode == DImode)                                               \
3016     {                                                                   \
3017       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
3018       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
3019     }                                                                   \
3020   else                                                                  \
3021     {                                                                   \
3022       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
3023       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
3024     }                                                                   \
3025 }
3026
3027 /* A C expression for the size in bytes of the trampoline, as an
3028    integer.  */
3029
3030 #define TRAMPOLINE_SIZE (32 + GET_MODE_SIZE (ptr_mode) * 2)
3031
3032 /* Alignment required for trampolines, in bits.  */
3033
3034 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
3035
3036 /* INITIALIZE_TRAMPOLINE calls this library function to flush
3037    program and data caches.  */
3038
3039 #ifndef CACHE_FLUSH_FUNC
3040 #define CACHE_FLUSH_FUNC "_flush_cache"
3041 #endif
3042
3043 /* A C statement to initialize the variable parts of a trampoline.
3044    ADDR is an RTX for the address of the trampoline; FNADDR is an
3045    RTX for the address of the nested function; STATIC_CHAIN is an
3046    RTX for the static chain value that should be passed to the
3047    function when it is called.  */
3048
3049 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
3050 {                                                                           \
3051   rtx func_addr, chain_addr;                                                \
3052                                                                             \
3053   func_addr = plus_constant (ADDR, 32);                                     \
3054   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
3055   emit_move_insn (gen_rtx_MEM (ptr_mode, func_addr),                        \
3056                   gen_lowpart (ptr_mode, force_reg (Pmode, FUNC)));         \
3057   emit_move_insn (gen_rtx_MEM (ptr_mode, chain_addr),                       \
3058                   gen_lowpart (ptr_mode, force_reg (Pmode, CHAIN)));        \
3059                                                                             \
3060   /* Flush both caches.  We need to flush the data cache in case            \
3061      the system has a write-back cache.  */                                 \
3062   /* ??? Should check the return value for errors.  */                      \
3063   if (mips_cache_flush_func && mips_cache_flush_func[0])                    \
3064     emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func),   \
3065                        0, VOIDmode, 3, ADDR, Pmode,                         \
3066                        GEN_INT (TRAMPOLINE_SIZE), TYPE_MODE (integer_type_node),\
3067                        GEN_INT (3), TYPE_MODE (integer_type_node));         \
3068 }
3069 \f
3070 /* Addressing modes, and classification of registers for them.  */
3071
3072 /* These assume that REGNO is a hard or pseudo reg number.
3073    They give nonzero only if REGNO is a hard reg of the suitable class
3074    or a pseudo reg currently allocated to a suitable hard reg.
3075    These definitions are NOT overridden anywhere.  */
3076
3077 #define BASE_REG_P(regno, mode)                                 \
3078   (TARGET_MIPS16                                                \
3079    ? (M16_REG_P (regno)                                         \
3080       || (regno) == FRAME_POINTER_REGNUM                        \
3081       || (regno) == ARG_POINTER_REGNUM                          \
3082       || ((regno) == STACK_POINTER_REGNUM                       \
3083           && (GET_MODE_SIZE (mode) == 4                         \
3084               || GET_MODE_SIZE (mode) == 8)))                   \
3085    : GP_REG_P (regno))
3086
3087 #define GP_REG_OR_PSEUDO_STRICT_P(regno, mode)                              \
3088   BASE_REG_P((regno < FIRST_PSEUDO_REGISTER) ? (int) regno : reg_renumber[regno], \
3089              (mode))
3090
3091 #define GP_REG_OR_PSEUDO_NONSTRICT_P(regno, mode) \
3092   (((regno) >= FIRST_PSEUDO_REGISTER) || (BASE_REG_P ((regno), (mode))))
3093
3094 #define REGNO_OK_FOR_INDEX_P(regno)     0
3095 #define REGNO_MODE_OK_FOR_BASE_P(regno, mode) \
3096   GP_REG_OR_PSEUDO_STRICT_P ((regno), (mode))
3097
3098 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
3099    and check its validity for a certain class.
3100    We have two alternate definitions for each of them.
3101    The usual definition accepts all pseudo regs; the other rejects them all.
3102    The symbol REG_OK_STRICT causes the latter definition to be used.
3103
3104    Most source files want to accept pseudo regs in the hope that
3105    they will get allocated to the class that the insn wants them to be in.
3106    Some source files that are used after register allocation
3107    need to be strict.  */
3108
3109 #ifndef REG_OK_STRICT
3110 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
3111   mips_reg_mode_ok_for_base_p (X, MODE, 0)
3112 #else
3113 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
3114   mips_reg_mode_ok_for_base_p (X, MODE, 1)
3115 #endif
3116
3117 #define REG_OK_FOR_INDEX_P(X) 0
3118
3119 \f
3120 /* Maximum number of registers that can appear in a valid memory address.  */
3121
3122 #define MAX_REGS_PER_ADDRESS 1
3123
3124 /* A C compound statement with a conditional `goto LABEL;' executed
3125    if X (an RTX) is a legitimate memory address on the target
3126    machine for a memory operand of mode MODE.  */
3127
3128 #if 1
3129 #define GO_PRINTF(x)    fprintf(stderr, (x))
3130 #define GO_PRINTF2(x,y) fprintf(stderr, (x), (y))
3131 #define GO_DEBUG_RTX(x) debug_rtx(x)
3132
3133 #else
3134 #define GO_PRINTF(x)
3135 #define GO_PRINTF2(x,y)
3136 #define GO_DEBUG_RTX(x)
3137 #endif
3138
3139 #ifdef REG_OK_STRICT
3140 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
3141 {                                               \
3142   if (mips_legitimate_address_p (MODE, X, 1))   \
3143     goto ADDR;                                  \
3144 }
3145 #else
3146 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
3147 {                                               \
3148   if (mips_legitimate_address_p (MODE, X, 0))   \
3149     goto ADDR;                                  \
3150 }
3151 #endif
3152
3153 /* Check for constness inline but use mips_legitimate_address_p
3154    to check whether a constant really is an address.  */
3155
3156 #define CONSTANT_ADDRESS_P(X) \
3157   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
3158
3159
3160 /* Nonzero if the constant value X is a legitimate general operand.
3161    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.
3162
3163    At present, GAS doesn't understand li.[sd], so don't allow it
3164    to be generated at present.  Also, the MIPS assembler does not
3165    grok li.d Infinity.  */
3166
3167 /* ??? SGI Irix 6 assembler fails for CONST address, so reject them.
3168    Note that the Irix 6 assembler problem may already be fixed.
3169    Note also that the GET_CODE (X) == CONST test catches the mips16
3170    gp pseudo reg (see mips16_gp_pseudo_reg) deciding it is not
3171    a LEGITIMATE_CONSTANT.  If we ever want mips16 and ABI_N32 or
3172    ABI_64 to work together, we'll need to fix this.  */
3173 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
3174
3175 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
3176   do {                                                          \
3177     if (mips_legitimize_address (&(X), MODE))                   \
3178       goto WIN;                                                 \
3179   } while (0)
3180
3181
3182 /* A C statement or compound statement with a conditional `goto
3183    LABEL;' executed if memory address X (an RTX) can have different
3184    meanings depending on the machine mode of the memory reference it
3185    is used for.
3186
3187    Autoincrement and autodecrement addresses typically have
3188    mode-dependent effects because the amount of the increment or
3189    decrement is the size of the operand being addressed.  Some
3190    machines have other mode-dependent addresses.  Many RISC machines
3191    have no mode-dependent addresses.
3192
3193    You may assume that ADDR is a valid address for the machine.  */
3194
3195 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
3196
3197 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
3198    'the start of the function that this code is output in'.  */
3199
3200 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
3201   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
3202     asm_fprintf ((FILE), "%U%s",                                        \
3203                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
3204   else                                                                  \
3205     asm_fprintf ((FILE), "%U%s", (NAME))
3206
3207 /* The mips16 wants the constant pool to be after the function,
3208    because the PC relative load instructions use unsigned offsets.  */
3209
3210 #define CONSTANT_POOL_BEFORE_FUNCTION (! TARGET_MIPS16)
3211
3212 #define ASM_OUTPUT_POOL_EPILOGUE(FILE, FNNAME, FNDECL, SIZE)    \
3213   mips_string_length = 0;
3214 \f
3215 /* Specify the machine mode that this machine uses
3216    for the index in the tablejump instruction.
3217    ??? Using HImode in mips16 mode can cause overflow.  However, the
3218    overflow is no more likely than the overflow in a branch
3219    instruction.  Large functions can currently break in both ways.  */
3220 #define CASE_VECTOR_MODE \
3221   (TARGET_MIPS16 ? HImode : ptr_mode)
3222
3223 /* Define as C expression which evaluates to nonzero if the tablejump
3224    instruction expects the table to contain offsets from the address of the
3225    table.
3226    Do not define this if the table should contain absolute addresses.  */
3227 #define CASE_VECTOR_PC_RELATIVE (TARGET_MIPS16)
3228
3229 /* Define this as 1 if `char' should by default be signed; else as 0.  */
3230 #ifndef DEFAULT_SIGNED_CHAR
3231 #define DEFAULT_SIGNED_CHAR 1
3232 #endif
3233
3234 /* Max number of bytes we can move from memory to memory
3235    in one reasonably fast instruction.  */
3236 #define MOVE_MAX (TARGET_64BIT ? 8 : 4)
3237 #define MAX_MOVE_MAX 8
3238
3239 /* Define this macro as a C expression which is nonzero if
3240    accessing less than a word of memory (i.e. a `char' or a
3241    `short') is no faster than accessing a word of memory, i.e., if
3242    such access require more than one instruction or if there is no
3243    difference in cost between byte and (aligned) word loads.
3244
3245    On RISC machines, it tends to generate better code to define
3246    this as 1, since it avoids making a QI or HI mode register.  */
3247 #define SLOW_BYTE_ACCESS 1
3248
3249 /* We assume that the store-condition-codes instructions store 0 for false
3250    and some other value for true.  This is the value stored for true.  */
3251
3252 #define STORE_FLAG_VALUE 1
3253
3254 /* Define this to be nonzero if shift instructions ignore all but the low-order
3255    few bits.  */
3256 #define SHIFT_COUNT_TRUNCATED 1
3257
3258 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
3259    is done just by pretending it is already truncated.  */
3260 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
3261   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
3262
3263
3264 /* Specify the machine mode that pointers have.
3265    After generation of rtl, the compiler makes no further distinction
3266    between pointers and any other objects of this machine mode.  */
3267
3268 #ifndef Pmode
3269 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
3270 #endif
3271
3272 /* Give call MEMs SImode since it is the "most permissive" mode
3273    for both 32-bit and 64-bit targets.  */
3274
3275 #define FUNCTION_MODE SImode
3276
3277 \f
3278 /* The cost of loading values from the constant pool.  It should be
3279    larger than the cost of any constant we want to synthesise in-line.  */
3280
3281 #define CONSTANT_POOL_COST COSTS_N_INSNS (8)
3282
3283 /* A C expression for the cost of moving data from a register in
3284    class FROM to one in class TO.  The classes are expressed using
3285    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
3286    the default; other values are interpreted relative to that.
3287
3288    It is not required that the cost always equal 2 when FROM is the
3289    same as TO; on some machines it is expensive to move between
3290    registers if they are not general registers.
3291
3292    If reload sees an insn consisting of a single `set' between two
3293    hard registers, and if `REGISTER_MOVE_COST' applied to their
3294    classes returns a value of 2, reload does not check to ensure
3295    that the constraints of the insn are met.  Setting a cost of
3296    other than 2 will allow reload to verify that the constraints are
3297    met.  You should do this if the `movM' pattern's constraints do
3298    not allow such copying. */
3299
3300 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
3301   mips_register_move_cost (MODE, FROM, TO)
3302
3303 /* ??? Fix this to be right for the R8000.  */
3304 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
3305   (((TUNE_MIPS4000 || TUNE_MIPS6000) ? 6 : 4) \
3306    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
3307
3308 /* Define if copies to/from condition code registers should be avoided.
3309
3310    This is needed for the MIPS because reload_outcc is not complete;
3311    it needs to handle cases where the source is a general or another
3312    condition code register.  */
3313 #define AVOID_CCMODE_COPIES
3314
3315 /* A C expression for the cost of a branch instruction.  A value of
3316    1 is the default; other values are interpreted relative to that.  */
3317
3318 /* ??? Fix this to be right for the R8000.  */
3319 #define BRANCH_COST                                                     \
3320   ((! TARGET_MIPS16                                                     \
3321     && (TUNE_MIPS4000 || TUNE_MIPS6000))        \
3322    ? 2 : 1)
3323
3324 /* If defined, modifies the length assigned to instruction INSN as a
3325    function of the context in which it is used.  LENGTH is an lvalue
3326    that contains the initially computed length of the insn and should
3327    be updated with the correct length of the insn.  */
3328 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
3329   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
3330
3331 \f
3332 /* Optionally define this if you have added predicates to
3333    `MACHINE.c'.  This macro is called within an initializer of an
3334    array of structures.  The first field in the structure is the
3335    name of a predicate and the second field is an array of rtl
3336    codes.  For each predicate, list all rtl codes that can be in
3337    expressions matched by the predicate.  The list should have a
3338    trailing comma.  Here is an example of two entries in the list
3339    for a typical RISC machine:
3340
3341    #define PREDICATE_CODES \
3342      {"gen_reg_rtx_operand", {SUBREG, REG}},  \
3343      {"reg_or_short_cint_operand", {SUBREG, REG, CONST_INT}},
3344
3345    Defining this macro does not affect the generated code (however,
3346    incorrect definitions that omit an rtl code that may be matched
3347    by the predicate can cause the compiler to malfunction).
3348    Instead, it allows the table built by `genrecog' to be more
3349    compact and efficient, thus speeding up the compiler.  The most
3350    important predicates to include in the list specified by this
3351    macro are thoses used in the most insn patterns.  */
3352
3353 #define PREDICATE_CODES                                                 \
3354   {"uns_arith_operand",         { REG, CONST_INT, SUBREG, ADDRESSOF }}, \
3355   {"symbolic_operand",          { CONST, SYMBOL_REF, LABEL_REF }},      \
3356   {"const_arith_operand",       { CONST, CONST_INT }},                  \
3357   {"arith_operand",             { REG, CONST_INT, CONST, SUBREG, ADDRESSOF }},  \
3358   {"arith32_operand",           { REG, CONST_INT, SUBREG, ADDRESSOF }},         \
3359   {"reg_or_0_operand",          { REG, CONST_INT, CONST_DOUBLE, SUBREG, ADDRESSOF }}, \
3360   {"true_reg_or_0_operand",     { REG, CONST_INT, CONST_DOUBLE, SUBREG, ADDRESSOF }}, \
3361   {"small_int",                 { CONST_INT }},                         \
3362   {"large_int",                 { CONST_INT }},                         \
3363   {"mips_const_double_ok",      { CONST_DOUBLE }},                      \
3364   {"const_float_1_operand",     { CONST_DOUBLE }},                      \
3365   {"simple_memory_operand",     { MEM, SUBREG }},                       \
3366   {"equality_op",               { EQ, NE }},                            \
3367   {"cmp_op",                    { EQ, NE, GT, GE, GTU, GEU, LT, LE,     \
3368                                   LTU, LEU }},                          \
3369   {"trap_cmp_op",               { EQ, NE, GE, GEU, LT, LTU }},          \
3370   {"pc_or_label_operand",       { PC, LABEL_REF }},                     \
3371   {"call_insn_operand",         { CONST, SYMBOL_REF, LABEL_REF, REG }}, \
3372   {"move_operand",              { CONST_INT, CONST_DOUBLE, CONST,       \
3373                                   SYMBOL_REF, LABEL_REF, SUBREG,        \
3374                                   REG, MEM}},                           \
3375   {"consttable_operand",        { LABEL_REF, SYMBOL_REF, CONST_INT,     \
3376                                   CONST_DOUBLE, CONST }},               \
3377   {"fcc_register_operand",      { REG, SUBREG }},
3378
3379 /* A list of predicates that do special things with modes, and so
3380    should not elicit warnings for VOIDmode match_operand.  */
3381
3382 #define SPECIAL_MODE_PREDICATES \
3383   "pc_or_label_operand",
3384 \f
3385 /* Control the assembler format that we output.  */
3386
3387 /* Output at beginning of assembler file.
3388    If we are optimizing to use the global pointer, create a temporary
3389    file to hold all of the text stuff, and write it out to the end.
3390    This is needed because the MIPS assembler is evidently one pass,
3391    and if it hasn't seen the relevant .comm/.lcomm/.extern/.sdata
3392    declaration when the code is processed, it generates a two
3393    instruction sequence.  */
3394
3395 #undef ASM_FILE_START
3396 #define ASM_FILE_START(STREAM) mips_asm_file_start (STREAM)
3397
3398 /* Output to assembler file text saying following lines
3399    may contain character constants, extra white space, comments, etc.  */
3400
3401 #ifndef ASM_APP_ON
3402 #define ASM_APP_ON " #APP\n"
3403 #endif
3404
3405 /* Output to assembler file text saying following lines
3406    no longer contain unusual constructs.  */
3407
3408 #ifndef ASM_APP_OFF
3409 #define ASM_APP_OFF " #NO_APP\n"
3410 #endif
3411
3412 /* How to refer to registers in assembler output.
3413    This sequence is indexed by compiler's hard-register-number (see above).
3414
3415    In order to support the two different conventions for register names,
3416    we use the name of a table set up in mips.c, which is overwritten
3417    if -mrnames is used.  */
3418
3419 #define REGISTER_NAMES                                                  \
3420 {                                                                       \
3421   &mips_reg_names[ 0][0],                                               \
3422   &mips_reg_names[ 1][0],                                               \
3423   &mips_reg_names[ 2][0],                                               \
3424   &mips_reg_names[ 3][0],                                               \
3425   &mips_reg_names[ 4][0],                                               \
3426   &mips_reg_names[ 5][0],                                               \
3427   &mips_reg_names[ 6][0],                                               \
3428   &mips_reg_names[ 7][0],                                               \
3429   &mips_reg_names[ 8][0],                                               \
3430   &mips_reg_names[ 9][0],                                               \
3431   &mips_reg_names[10][0],                                               \
3432   &mips_reg_names[11][0],                                               \
3433   &mips_reg_names[12][0],                                               \
3434   &mips_reg_names[13][0],                                               \
3435   &mips_reg_names[14][0],                                               \
3436   &mips_reg_names[15][0],                                               \
3437   &mips_reg_names[16][0],                                               \
3438   &mips_reg_names[17][0],                                               \
3439   &mips_reg_names[18][0],                                               \
3440   &mips_reg_names[19][0],                                               \
3441   &mips_reg_names[20][0],                                               \
3442   &mips_reg_names[21][0],                                               \
3443   &mips_reg_names[22][0],                                               \
3444   &mips_reg_names[23][0],                                               \
3445   &mips_reg_names[24][0],                                               \
3446   &mips_reg_names[25][0],                                               \
3447   &mips_reg_names[26][0],                                               \
3448   &mips_reg_names[27][0],                                               \
3449   &mips_reg_names[28][0],                                               \
3450   &mips_reg_names[29][0],                                               \
3451   &mips_reg_names[30][0],                                               \
3452   &mips_reg_names[31][0],                                               \
3453   &mips_reg_names[32][0],                                               \
3454   &mips_reg_names[33][0],                                               \
3455   &mips_reg_names[34][0],                                               \
3456   &mips_reg_names[35][0],                                               \
3457   &mips_reg_names[36][0],                                               \
3458   &mips_reg_names[37][0],                                               \
3459   &mips_reg_names[38][0],                                               \
3460   &mips_reg_names[39][0],                                               \
3461   &mips_reg_names[40][0],                                               \
3462   &mips_reg_names[41][0],                                               \
3463   &mips_reg_names[42][0],                                               \
3464   &mips_reg_names[43][0],                                               \
3465   &mips_reg_names[44][0],                                               \
3466   &mips_reg_names[45][0],                                               \
3467   &mips_reg_names[46][0],                                               \
3468   &mips_reg_names[47][0],                                               \
3469   &mips_reg_names[48][0],                                               \
3470   &mips_reg_names[49][0],                                               \
3471   &mips_reg_names[50][0],                                               \
3472   &mips_reg_names[51][0],                                               \
3473   &mips_reg_names[52][0],                                               \
3474   &mips_reg_names[53][0],                                               \
3475   &mips_reg_names[54][0],                                               \
3476   &mips_reg_names[55][0],                                               \
3477   &mips_reg_names[56][0],                                               \
3478   &mips_reg_names[57][0],                                               \
3479   &mips_reg_names[58][0],                                               \
3480   &mips_reg_names[59][0],                                               \
3481   &mips_reg_names[60][0],                                               \
3482   &mips_reg_names[61][0],                                               \
3483   &mips_reg_names[62][0],                                               \
3484   &mips_reg_names[63][0],                                               \
3485   &mips_reg_names[64][0],                                               \
3486   &mips_reg_names[65][0],                                               \
3487   &mips_reg_names[66][0],                                               \
3488   &mips_reg_names[67][0],                                               \
3489   &mips_reg_names[68][0],                                               \
3490   &mips_reg_names[69][0],                                               \
3491   &mips_reg_names[70][0],                                               \
3492   &mips_reg_names[71][0],                                               \
3493   &mips_reg_names[72][0],                                               \
3494   &mips_reg_names[73][0],                                               \
3495   &mips_reg_names[74][0],                                               \
3496   &mips_reg_names[75][0],                                               \
3497   &mips_reg_names[76][0],                                               \
3498   &mips_reg_names[77][0],                                               \
3499   &mips_reg_names[78][0],                                               \
3500   &mips_reg_names[79][0],                                               \
3501   &mips_reg_names[80][0],                                               \
3502   &mips_reg_names[81][0],                                               \
3503   &mips_reg_names[82][0],                                               \
3504   &mips_reg_names[83][0],                                               \
3505   &mips_reg_names[84][0],                                               \
3506   &mips_reg_names[85][0],                                               \
3507   &mips_reg_names[86][0],                                               \
3508   &mips_reg_names[87][0],                                               \
3509   &mips_reg_names[88][0],                                               \
3510   &mips_reg_names[89][0],                                               \
3511   &mips_reg_names[90][0],                                               \
3512   &mips_reg_names[91][0],                                               \
3513   &mips_reg_names[92][0],                                               \
3514   &mips_reg_names[93][0],                                               \
3515   &mips_reg_names[94][0],                                               \
3516   &mips_reg_names[95][0],                                               \
3517   &mips_reg_names[96][0],                                               \
3518   &mips_reg_names[97][0],                                               \
3519   &mips_reg_names[98][0],                                               \
3520   &mips_reg_names[99][0],                                               \
3521   &mips_reg_names[100][0],                                              \
3522   &mips_reg_names[101][0],                                              \
3523   &mips_reg_names[102][0],                                              \
3524   &mips_reg_names[103][0],                                              \
3525   &mips_reg_names[104][0],                                              \
3526   &mips_reg_names[105][0],                                              \
3527   &mips_reg_names[106][0],                                              \
3528   &mips_reg_names[107][0],                                              \
3529   &mips_reg_names[108][0],                                              \
3530   &mips_reg_names[109][0],                                              \
3531   &mips_reg_names[110][0],                                              \
3532   &mips_reg_names[111][0],                                              \
3533   &mips_reg_names[112][0],                                              \
3534   &mips_reg_names[113][0],                                              \
3535   &mips_reg_names[114][0],                                              \
3536   &mips_reg_names[115][0],                                              \
3537   &mips_reg_names[116][0],                                              \
3538   &mips_reg_names[117][0],                                              \
3539   &mips_reg_names[118][0],                                              \
3540   &mips_reg_names[119][0],                                              \
3541   &mips_reg_names[120][0],                                              \
3542   &mips_reg_names[121][0],                                              \
3543   &mips_reg_names[122][0],                                              \
3544   &mips_reg_names[123][0],                                              \
3545   &mips_reg_names[124][0],                                              \
3546   &mips_reg_names[125][0],                                              \
3547   &mips_reg_names[126][0],                                              \
3548   &mips_reg_names[127][0],                                              \
3549   &mips_reg_names[128][0],                                              \
3550   &mips_reg_names[129][0],                                              \
3551   &mips_reg_names[130][0],                                              \
3552   &mips_reg_names[131][0],                                              \
3553   &mips_reg_names[132][0],                                              \
3554   &mips_reg_names[133][0],                                              \
3555   &mips_reg_names[134][0],                                              \
3556   &mips_reg_names[135][0],                                              \
3557   &mips_reg_names[136][0],                                              \
3558   &mips_reg_names[137][0],                                              \
3559   &mips_reg_names[138][0],                                              \
3560   &mips_reg_names[139][0],                                              \
3561   &mips_reg_names[140][0],                                              \
3562   &mips_reg_names[141][0],                                              \
3563   &mips_reg_names[142][0],                                              \
3564   &mips_reg_names[143][0],                                              \
3565   &mips_reg_names[144][0],                                              \
3566   &mips_reg_names[145][0],                                              \
3567   &mips_reg_names[146][0],                                              \
3568   &mips_reg_names[147][0],                                              \
3569   &mips_reg_names[148][0],                                              \
3570   &mips_reg_names[149][0],                                              \
3571   &mips_reg_names[150][0],                                              \
3572   &mips_reg_names[151][0],                                              \
3573   &mips_reg_names[152][0],                                              \
3574   &mips_reg_names[153][0],                                              \
3575   &mips_reg_names[154][0],                                              \
3576   &mips_reg_names[155][0],                                              \
3577   &mips_reg_names[156][0],                                              \
3578   &mips_reg_names[157][0],                                              \
3579   &mips_reg_names[158][0],                                              \
3580   &mips_reg_names[159][0],                                              \
3581   &mips_reg_names[160][0],                                              \
3582   &mips_reg_names[161][0],                                              \
3583   &mips_reg_names[162][0],                                              \
3584   &mips_reg_names[163][0],                                              \
3585   &mips_reg_names[164][0],                                              \
3586   &mips_reg_names[165][0],                                              \
3587   &mips_reg_names[166][0],                                              \
3588   &mips_reg_names[167][0],                                              \
3589   &mips_reg_names[168][0],                                              \
3590   &mips_reg_names[169][0],                                              \
3591   &mips_reg_names[170][0],                                              \
3592   &mips_reg_names[171][0],                                              \
3593   &mips_reg_names[172][0],                                              \
3594   &mips_reg_names[173][0],                                              \
3595   &mips_reg_names[174][0],                                              \
3596   &mips_reg_names[175][0]                                               \
3597 }
3598
3599 /* print-rtl.c can't use REGISTER_NAMES, since it depends on mips.c.
3600    So define this for it.  */
3601 #define DEBUG_REGISTER_NAMES                                            \
3602 {                                                                       \
3603   "$0",   "at",   "v0",   "v1",   "a0",   "a1",   "a2",   "a3",         \
3604   "t0",   "t1",   "t2",   "t3",   "t4",   "t5",   "t6",   "t7",         \
3605   "s0",   "s1",   "s2",   "s3",   "s4",   "s5",   "s6",   "s7",         \
3606   "t8",   "t9",   "k0",   "k1",   "gp",   "sp",   "$fp",  "ra",         \
3607   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",        \
3608   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",       \
3609   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",       \
3610   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",       \
3611   "hi",   "lo",   "accum","$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",      \
3612   "$fcc5","$fcc6","$fcc7","$rap", "",     "",     "",     "",           \
3613   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",\
3614   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15",\
3615   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23",\
3616   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31",\
3617   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",\
3618   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15",\
3619   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23",\
3620   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31",\
3621   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",\
3622   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15",\
3623   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23",\
3624   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31"\
3625 }
3626
3627 /* If defined, a C initializer for an array of structures
3628    containing a name and a register number.  This macro defines
3629    additional names for hard registers, thus allowing the `asm'
3630    option in declarations to refer to registers using alternate
3631    names.
3632
3633    We define both names for the integer registers here.  */
3634
3635 #define ADDITIONAL_REGISTER_NAMES                                       \
3636 {                                                                       \
3637   { "$0",        0 + GP_REG_FIRST },                                    \
3638   { "$1",        1 + GP_REG_FIRST },                                    \
3639   { "$2",        2 + GP_REG_FIRST },                                    \
3640   { "$3",        3 + GP_REG_FIRST },                                    \
3641   { "$4",        4 + GP_REG_FIRST },                                    \
3642   { "$5",        5 + GP_REG_FIRST },                                    \
3643   { "$6",        6 + GP_REG_FIRST },                                    \
3644   { "$7",        7 + GP_REG_FIRST },                                    \
3645   { "$8",        8 + GP_REG_FIRST },                                    \
3646   { "$9",        9 + GP_REG_FIRST },                                    \
3647   { "$10",      10 + GP_REG_FIRST },                                    \
3648   { "$11",      11 + GP_REG_FIRST },                                    \
3649   { "$12",      12 + GP_REG_FIRST },                                    \
3650   { "$13",      13 + GP_REG_FIRST },                                    \
3651   { "$14",      14 + GP_REG_FIRST },                                    \
3652   { "$15",      15 + GP_REG_FIRST },                                    \
3653   { "$16",      16 + GP_REG_FIRST },                                    \
3654   { "$17",      17 + GP_REG_FIRST },                                    \
3655   { "$18",      18 + GP_REG_FIRST },                                    \
3656   { "$19",      19 + GP_REG_FIRST },                                    \
3657   { "$20",      20 + GP_REG_FIRST },                                    \
3658   { "$21",      21 + GP_REG_FIRST },                                    \
3659   { "$22",      22 + GP_REG_FIRST },                                    \
3660   { "$23",      23 + GP_REG_FIRST },                                    \
3661   { "$24",      24 + GP_REG_FIRST },                                    \
3662   { "$25",      25 + GP_REG_FIRST },                                    \
3663   { "$26",      26 + GP_REG_FIRST },                                    \
3664   { "$27",      27 + GP_REG_FIRST },                                    \
3665   { "$28",      28 + GP_REG_FIRST },                                    \
3666   { "$29",      29 + GP_REG_FIRST },                                    \
3667   { "$30",      30 + GP_REG_FIRST },                                    \
3668   { "$31",      31 + GP_REG_FIRST },                                    \
3669   { "$sp",      29 + GP_REG_FIRST },                                    \
3670   { "$fp",      30 + GP_REG_FIRST },                                    \
3671   { "at",        1 + GP_REG_FIRST },                                    \
3672   { "v0",        2 + GP_REG_FIRST },                                    \
3673   { "v1",        3 + GP_REG_FIRST },                                    \
3674   { "a0",        4 + GP_REG_FIRST },                                    \
3675   { "a1",        5 + GP_REG_FIRST },                                    \
3676   { "a2",        6 + GP_REG_FIRST },                                    \
3677   { "a3",        7 + GP_REG_FIRST },                                    \
3678   { "t0",        8 + GP_REG_FIRST },                                    \
3679   { "t1",        9 + GP_REG_FIRST },                                    \
3680   { "t2",       10 + GP_REG_FIRST },                                    \
3681   { "t3",       11 + GP_REG_FIRST },                                    \
3682   { "t4",       12 + GP_REG_FIRST },                                    \
3683   { "t5",       13 + GP_REG_FIRST },                                    \
3684   { "t6",       14 + GP_REG_FIRST },                                    \
3685   { "t7",       15 + GP_REG_FIRST },                                    \
3686   { "s0",       16 + GP_REG_FIRST },                                    \
3687   { "s1",       17 + GP_REG_FIRST },                                    \
3688   { "s2",       18 + GP_REG_FIRST },                                    \
3689   { "s3",       19 + GP_REG_FIRST },                                    \
3690   { "s4",       20 + GP_REG_FIRST },                                    \
3691   { "s5",       21 + GP_REG_FIRST },                                    \
3692   { "s6",       22 + GP_REG_FIRST },                                    \
3693   { "s7",       23 + GP_REG_FIRST },                                    \
3694   { "t8",       24 + GP_REG_FIRST },                                    \
3695   { "t9",       25 + GP_REG_FIRST },                                    \
3696   { "k0",       26 + GP_REG_FIRST },                                    \
3697   { "k1",       27 + GP_REG_FIRST },                                    \
3698   { "gp",       28 + GP_REG_FIRST },                                    \
3699   { "sp",       29 + GP_REG_FIRST },                                    \
3700   { "fp",       30 + GP_REG_FIRST },                                    \
3701   { "ra",       31 + GP_REG_FIRST },                                    \
3702   { "$sp",      29 + GP_REG_FIRST },                                    \
3703   { "$fp",      30 + GP_REG_FIRST }                                     \
3704   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
3705 }
3706
3707 /* This is meant to be redefined in the host dependent files.  It is a
3708    set of alternative names and regnums for mips coprocessors.  */
3709
3710 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
3711
3712 /* A C compound statement to output to stdio stream STREAM the
3713    assembler syntax for an instruction operand X.  X is an RTL
3714    expression.
3715
3716    CODE is a value that can be used to specify one of several ways
3717    of printing the operand.  It is used when identical operands
3718    must be printed differently depending on the context.  CODE
3719    comes from the `%' specification that was used to request
3720    printing of the operand.  If the specification was just `%DIGIT'
3721    then CODE is 0; if the specification was `%LTR DIGIT' then CODE
3722    is the ASCII code for LTR.
3723
3724    If X is a register, this macro should print the register's name.
3725    The names can be found in an array `reg_names' whose type is
3726    `char *[]'.  `reg_names' is initialized from `REGISTER_NAMES'.
3727
3728    When the machine description has a specification `%PUNCT' (a `%'
3729    followed by a punctuation character), this macro is called with
3730    a null pointer for X and the punctuation character for CODE.
3731
3732    See mips.c for the MIPS specific codes.  */
3733
3734 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
3735
3736 /* A C expression which evaluates to true if CODE is a valid
3737    punctuation character for use in the `PRINT_OPERAND' macro.  If
3738    `PRINT_OPERAND_PUNCT_VALID_P' is not defined, it means that no
3739    punctuation characters (except for the standard one, `%') are
3740    used in this way.  */
3741
3742 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
3743
3744 /* A C compound statement to output to stdio stream STREAM the
3745    assembler syntax for an instruction operand that is a memory
3746    reference whose address is ADDR.  ADDR is an RTL expression.  */
3747
3748 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
3749
3750
3751 /* A C statement, to be executed after all slot-filler instructions
3752    have been output.  If necessary, call `dbr_sequence_length' to
3753    determine the number of slots filled in a sequence (zero if not
3754    currently outputting a sequence), to decide how many no-ops to
3755    output, or whatever.
3756
3757    Don't define this macro if it has nothing to do, but it is
3758    helpful in reading assembly output if the extent of the delay
3759    sequence is made explicit (e.g. with white space).
3760
3761    Note that output routines for instructions with delay slots must
3762    be prepared to deal with not being output as part of a sequence
3763    (i.e.  when the scheduling pass is not run, or when no slot
3764    fillers could be found.)  The variable `final_sequence' is null
3765    when not processing a sequence, otherwise it contains the
3766    `sequence' rtx being output.  */
3767
3768 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
3769 do                                                                      \
3770   {                                                                     \
3771     if (set_nomacro > 0 && --set_nomacro == 0)                          \
3772       fputs ("\t.set\tmacro\n", STREAM);                                \
3773                                                                         \
3774     if (set_noreorder > 0 && --set_noreorder == 0)                      \
3775       fputs ("\t.set\treorder\n", STREAM);                              \
3776                                                                         \
3777     fputs ("\n", STREAM);                                               \
3778   }                                                                     \
3779 while (0)
3780
3781
3782 /* How to tell the debugger about changes of source files.  Note, the
3783    mips ECOFF format cannot deal with changes of files inside of
3784    functions, which means the output of parser generators like bison
3785    is generally not debuggable without using the -l switch.  Lose,
3786    lose, lose.  Silicon graphics seems to want all .file's hardwired
3787    to 1.  */
3788
3789 #ifndef SET_FILE_NUMBER
3790 #define SET_FILE_NUMBER() ++num_source_filenames
3791 #endif
3792
3793 #define ASM_OUTPUT_SOURCE_FILENAME(STREAM, NAME)                        \
3794   mips_output_filename (STREAM, NAME)
3795
3796 /* This is defined so that it can be overridden in iris6.h.  */
3797 #define ASM_OUTPUT_FILENAME(STREAM, NUM_SOURCE_FILENAMES, NAME) \
3798 do                                                              \
3799   {                                                             \
3800     fprintf (STREAM, "\t.file\t%d ", NUM_SOURCE_FILENAMES);     \
3801     output_quoted_string (STREAM, NAME);                        \
3802     fputs ("\n", STREAM);                                       \
3803   }                                                             \
3804 while (0)
3805
3806 /* This is how to output a note the debugger telling it the line number
3807    to which the following sequence of instructions corresponds.
3808    Silicon graphics puts a label after each .loc.  */
3809
3810 #ifndef LABEL_AFTER_LOC
3811 #define LABEL_AFTER_LOC(STREAM)
3812 #endif
3813
3814 #ifndef ASM_OUTPUT_SOURCE_LINE
3815 #define ASM_OUTPUT_SOURCE_LINE(STREAM, LINE)                            \
3816   mips_output_lineno (STREAM, LINE)
3817 #endif
3818
3819 /* The MIPS implementation uses some labels for its own purpose.  The
3820    following lists what labels are created, and are all formed by the
3821    pattern $L[a-z].*.  The machine independent portion of GCC creates
3822    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
3823
3824         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
3825         $Lb[0-9]+       Begin blocks for MIPS debug support
3826         $Lc[0-9]+       Label for use in s<xx> operation.
3827         $Le[0-9]+       End blocks for MIPS debug support  */
3828
3829 /* A C statement (sans semicolon) to output to the stdio stream
3830    STREAM any text necessary for declaring the name NAME of an
3831    initialized variable which is being defined.  This macro must
3832    output the label definition (perhaps using `ASM_OUTPUT_LABEL').
3833    The argument DECL is the `VAR_DECL' tree node representing the
3834    variable.
3835
3836    If this macro is not defined, then the variable name is defined
3837    in the usual manner as a label (by means of `ASM_OUTPUT_LABEL').  */
3838
3839 #undef ASM_DECLARE_OBJECT_NAME
3840 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL)                     \
3841 do                                                                      \
3842  {                                                                      \
3843    mips_declare_object (STREAM, NAME, "", ":\n", 0);                    \
3844  }                                                                      \
3845 while (0)
3846
3847 /* Globalizing directive for a label.  */
3848 #define GLOBAL_ASM_OP "\t.globl\t"
3849
3850 /* This says how to define a global common symbol.  */
3851
3852 #define ASM_OUTPUT_ALIGNED_DECL_COMMON(STREAM, DECL, NAME, SIZE, ALIGN) \
3853   do {                                                                  \
3854     /* If the target wants uninitialized const declarations in          \
3855        .rdata then don't put them in .comm */                           \
3856     if (TARGET_EMBEDDED_DATA && TARGET_UNINIT_CONST_IN_RODATA           \
3857         && TREE_CODE (DECL) == VAR_DECL && TREE_READONLY (DECL)         \
3858         && (DECL_INITIAL (DECL) == 0                                    \
3859             || DECL_INITIAL (DECL) == error_mark_node))                 \
3860       {                                                                 \
3861         if (TREE_PUBLIC (DECL) && DECL_NAME (DECL))                     \
3862           (*targetm.asm_out.globalize_label) (STREAM, NAME);            \
3863                                                                         \
3864         readonly_data_section ();                                       \
3865         ASM_OUTPUT_ALIGN (STREAM, floor_log2 (ALIGN / BITS_PER_UNIT));  \
3866         mips_declare_object (STREAM, NAME, "", ":\n\t.space\t%u\n",     \
3867             (SIZE));                                                    \
3868       }                                                                 \
3869     else                                                                \
3870         mips_declare_object (STREAM, NAME, "\n\t.comm\t", ",%u\n",      \
3871           (SIZE));                                                      \
3872   } while (0)
3873
3874
3875 /* This says how to define a local common symbol (ie, not visible to
3876    linker).  */
3877
3878 #define ASM_OUTPUT_LOCAL(STREAM, NAME, SIZE, ROUNDED)                   \
3879   mips_declare_object (STREAM, NAME, "\n\t.lcomm\t", ",%u\n", (int)(SIZE))
3880
3881
3882 /* This says how to output an external.  It would be possible not to
3883    output anything and let undefined symbol become external. However
3884    the assembler uses length information on externals to allocate in
3885    data/sdata bss/sbss, thereby saving exec time.  */
3886
3887 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
3888   mips_output_external(STREAM,DECL,NAME)
3889
3890 /* This says what to print at the end of the assembly file */
3891 #undef ASM_FILE_END
3892 #define ASM_FILE_END(STREAM) mips_asm_file_end(STREAM)
3893
3894
3895 /* Play switch file games if we're optimizing the global pointer.  */
3896
3897 #undef TEXT_SECTION
3898 #define TEXT_SECTION()                                  \
3899 do {                                                    \
3900   extern FILE *asm_out_text_file;                       \
3901   if (TARGET_FILE_SWITCHING)                            \
3902     asm_out_file = asm_out_text_file;                   \
3903   fputs (TEXT_SECTION_ASM_OP, asm_out_file);            \
3904   fputc ('\n', asm_out_file);                           \
3905 } while (0)
3906
3907
3908 /* This is how to declare a function name.  The actual work of
3909    emitting the label is moved to function_prologue, so that we can
3910    get the line number correctly emitted before the .ent directive,
3911    and after any .file directives.  Define as empty so that the function
3912    is not declared before the .ent directive elsewhere.  */
3913
3914 #undef ASM_DECLARE_FUNCTION_NAME
3915 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
3916
3917 /* This is how to store into the string LABEL
3918    the symbol_ref name of an internal numbered label where
3919    PREFIX is the class of label and NUM is the number within the class.
3920    This is suitable for output with `assemble_name'.  */
3921
3922 #undef ASM_GENERATE_INTERNAL_LABEL
3923 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
3924   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
3925
3926 /* This is how to output an element of a case-vector that is absolute.  */
3927
3928 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
3929   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
3930            ptr_mode == DImode ? ".dword" : ".word",                     \
3931            LOCAL_LABEL_PREFIX,                                          \
3932            VALUE)
3933
3934 /* This is how to output an element of a case-vector that is relative.
3935    This is used for pc-relative code (e.g. when TARGET_ABICALLS or
3936    TARGET_EMBEDDED_PIC).  */
3937
3938 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
3939 do {                                                                    \
3940   if (TARGET_MIPS16)                                                    \
3941     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
3942              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
3943   else if (TARGET_EMBEDDED_PIC)                                         \
3944     fprintf (STREAM, "\t%s\t%sL%d-%sLS%d\n",                            \
3945              ptr_mode == DImode ? ".dword" : ".word",                   \
3946              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
3947   else if (TARGET_GPWORD)                                               \
3948     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
3949              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
3950              LOCAL_LABEL_PREFIX, VALUE);                                \
3951   else                                                                  \
3952     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
3953              ptr_mode == DImode ? ".dword" : ".word",                   \
3954              LOCAL_LABEL_PREFIX, VALUE);                                \
3955 } while (0)
3956
3957 /* When generating embedded PIC or mips16 code we want to put the jump
3958    table in the .text section.  In all other cases, we want to put the
3959    jump table in the .rdata section.  Unfortunately, we can't use
3960    JUMP_TABLES_IN_TEXT_SECTION, because it is not conditional.
3961    Instead, we use ASM_OUTPUT_CASE_LABEL to switch back to the .text
3962    section if appropriate.  */
3963 #undef ASM_OUTPUT_CASE_LABEL
3964 #define ASM_OUTPUT_CASE_LABEL(FILE, PREFIX, NUM, INSN)                  \
3965 do {                                                                    \
3966   if (TARGET_EMBEDDED_PIC || TARGET_MIPS16)                             \
3967     function_section (current_function_decl);                           \
3968   (*targetm.asm_out.internal_label) (FILE, PREFIX, NUM);                        \
3969 } while (0)
3970
3971 /* This is how to output an assembler line
3972    that says to advance the location counter
3973    to a multiple of 2**LOG bytes.  */
3974
3975 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
3976   fprintf (STREAM, "\t.align\t%d\n", (LOG))
3977
3978 /* This is how to output an assembler line to advance the location
3979    counter by SIZE bytes.  */
3980
3981 #undef ASM_OUTPUT_SKIP
3982 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
3983   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
3984
3985 /* This is how to output a string.  */
3986 #undef ASM_OUTPUT_ASCII
3987 #define ASM_OUTPUT_ASCII(STREAM, STRING, LEN)                           \
3988   mips_output_ascii (STREAM, STRING, LEN)
3989
3990 /* Output #ident as a in the read-only data section.  */
3991 #undef  ASM_OUTPUT_IDENT
3992 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
3993 {                                                                       \
3994   const char *p = STRING;                                               \
3995   int size = strlen (p) + 1;                                            \
3996   readonly_data_section ();                                             \
3997   assemble_string (p, size);                                            \
3998 }
3999 \f
4000 /* Default to -G 8 */
4001 #ifndef MIPS_DEFAULT_GVALUE
4002 #define MIPS_DEFAULT_GVALUE 8
4003 #endif
4004
4005 /* Define the strings to put out for each section in the object file.  */
4006 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
4007 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
4008 #define SDATA_SECTION_ASM_OP    "\t.sdata"      /* small data */
4009
4010 #undef READONLY_DATA_SECTION_ASM_OP
4011 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
4012
4013 #define SMALL_DATA_SECTION      sdata_section
4014
4015 /* What other sections we support other than the normal .data/.text.  */
4016
4017 #undef EXTRA_SECTIONS
4018 #define EXTRA_SECTIONS in_sdata
4019
4020 /* Define the additional functions to select our additional sections.  */
4021
4022 /* on the MIPS it is not a good idea to put constants in the text
4023    section, since this defeats the sdata/data mechanism. This is
4024    especially true when -O is used. In this case an effort is made to
4025    address with faster (gp) register relative addressing, which can
4026    only get at sdata and sbss items (there is no stext !!)  However,
4027    if the constant is too large for sdata, and it's readonly, it
4028    will go into the .rdata section.  */
4029
4030 #undef EXTRA_SECTION_FUNCTIONS
4031 #define EXTRA_SECTION_FUNCTIONS                                         \
4032 void                                                                    \
4033 sdata_section ()                                                        \
4034 {                                                                       \
4035   if (in_section != in_sdata)                                           \
4036     {                                                                   \
4037       fprintf (asm_out_file, "%s\n", SDATA_SECTION_ASM_OP);             \
4038       in_section = in_sdata;                                            \
4039     }                                                                   \
4040 }
4041
4042 /* Given a decl node or constant node, choose the section to output it in
4043    and select that section.  */
4044
4045 #undef  TARGET_ASM_SELECT_SECTION
4046 #define TARGET_ASM_SELECT_SECTION  mips_select_section
4047 \f
4048 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
4049 do                                                                      \
4050   {                                                                     \
4051     fprintf (STREAM, "\t%s\t%s,%s,8\n\t%s\t%s,0(%s)\n",                 \
4052              TARGET_64BIT ? "dsubu" : "subu",                           \
4053              reg_names[STACK_POINTER_REGNUM],                           \
4054              reg_names[STACK_POINTER_REGNUM],                           \
4055              TARGET_64BIT ? "sd" : "sw",                                \
4056              reg_names[REGNO],                                          \
4057              reg_names[STACK_POINTER_REGNUM]);                          \
4058   }                                                                     \
4059 while (0)
4060
4061 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
4062 do                                                                      \
4063   {                                                                     \
4064     if (! set_noreorder)                                                \
4065       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
4066                                                                         \
4067     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
4068              TARGET_64BIT ? "ld" : "lw",                                \
4069              reg_names[REGNO],                                          \
4070              reg_names[STACK_POINTER_REGNUM],                           \
4071              TARGET_64BIT ? "daddu" : "addu",                           \
4072              reg_names[STACK_POINTER_REGNUM],                           \
4073              reg_names[STACK_POINTER_REGNUM]);                          \
4074                                                                         \
4075     if (! set_noreorder)                                                \
4076       fprintf (STREAM, "\t.set\treorder\n");                            \
4077   }                                                                     \
4078 while (0)
4079
4080 /* How to start an assembler comment.
4081    The leading space is important (the mips native assembler requires it).  */
4082 #ifndef ASM_COMMENT_START
4083 #define ASM_COMMENT_START " #"
4084 #endif
4085 \f
4086
4087 /* Macros for mips-tfile.c to encapsulate stabs in ECOFF, and for
4088    and mips-tdump.c to print them out.
4089
4090    These must match the corresponding definitions in gdb/mipsread.c.
4091    Unfortunately, gcc and gdb do not currently share any directories.  */
4092
4093 #define CODE_MASK 0x8F300
4094 #define MIPS_IS_STAB(sym) (((sym)->index & 0xFFF00) == CODE_MASK)
4095 #define MIPS_MARK_STAB(code) ((code)+CODE_MASK)
4096 #define MIPS_UNMARK_STAB(code) ((code)-CODE_MASK)
4097
4098 \f
4099 /* Default definitions for size_t and ptrdiff_t.  We must override the
4100    definitions from ../svr4.h on mips-*-linux-gnu.  */
4101
4102 #ifndef SIZE_TYPE
4103 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
4104 #endif
4105
4106 #ifndef PTRDIFF_TYPE
4107 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
4108 #endif
4109
4110 /* See mips_expand_prologue's use of loadgp for when this should be
4111    true.  */
4112
4113 #define DONT_ACCESS_GBLS_AFTER_EPILOGUE (TARGET_ABICALLS                \
4114                                          && mips_abi != ABI_32          \
4115                                          && mips_abi != ABI_O64)
4116 \f
4117 /* We need to use a special set of functions to handle hard floating
4118    point code in mips16 mode.  */
4119
4120 #ifndef INIT_SUBTARGET_OPTABS
4121 #define INIT_SUBTARGET_OPTABS
4122 #endif
4123
4124 #define INIT_TARGET_OPTABS                                              \
4125 do                                                                      \
4126   {                                                                     \
4127     if (! TARGET_MIPS16 || ! mips16_hard_float)                         \
4128       INIT_SUBTARGET_OPTABS;                                            \
4129     else                                                                \
4130       {                                                                 \
4131         add_optab->handlers[(int) SFmode].libfunc =                     \
4132           init_one_libfunc ("__mips16_addsf3");                         \
4133         sub_optab->handlers[(int) SFmode].libfunc =                     \
4134           init_one_libfunc ("__mips16_subsf3");                         \
4135         smul_optab->handlers[(int) SFmode].libfunc =                    \
4136           init_one_libfunc ("__mips16_mulsf3");                         \
4137         sdiv_optab->handlers[(int) SFmode].libfunc =                    \
4138           init_one_libfunc ("__mips16_divsf3");                         \
4139                                                                         \
4140         eqsf2_libfunc = init_one_libfunc ("__mips16_eqsf2");            \
4141         nesf2_libfunc = init_one_libfunc ("__mips16_nesf2");            \
4142         gtsf2_libfunc = init_one_libfunc ("__mips16_gtsf2");            \
4143         gesf2_libfunc = init_one_libfunc ("__mips16_gesf2");            \
4144         ltsf2_libfunc = init_one_libfunc ("__mips16_ltsf2");            \
4145         lesf2_libfunc = init_one_libfunc ("__mips16_lesf2");            \
4146                                                                         \
4147         floatsisf_libfunc =                                             \
4148           init_one_libfunc ("__mips16_floatsisf");                      \
4149         fixsfsi_libfunc =                                               \
4150           init_one_libfunc ("__mips16_fixsfsi");                        \
4151                                                                         \
4152         if (TARGET_DOUBLE_FLOAT)                                        \
4153           {                                                             \
4154             add_optab->handlers[(int) DFmode].libfunc =                 \
4155               init_one_libfunc ("__mips16_adddf3");                     \
4156             sub_optab->handlers[(int) DFmode].libfunc =                 \
4157               init_one_libfunc ("__mips16_subdf3");                     \
4158             smul_optab->handlers[(int) DFmode].libfunc =                \
4159               init_one_libfunc ("__mips16_muldf3");                     \
4160             sdiv_optab->handlers[(int) DFmode].libfunc =                \
4161               init_one_libfunc ("__mips16_divdf3");                     \
4162                                                                         \
4163             extendsfdf2_libfunc =                                       \
4164               init_one_libfunc ("__mips16_extendsfdf2");                \
4165             truncdfsf2_libfunc =                                        \
4166               init_one_libfunc ("__mips16_truncdfsf2");                 \
4167                                                                         \
4168             eqdf2_libfunc =                                             \
4169               init_one_libfunc ("__mips16_eqdf2");                      \
4170             nedf2_libfunc =                                             \
4171               init_one_libfunc ("__mips16_nedf2");                      \
4172             gtdf2_libfunc =                                             \
4173               init_one_libfunc ("__mips16_gtdf2");                      \
4174             gedf2_libfunc =                                             \
4175               init_one_libfunc ("__mips16_gedf2");                      \
4176             ltdf2_libfunc =                                             \
4177               init_one_libfunc ("__mips16_ltdf2");                      \
4178             ledf2_libfunc =                                             \
4179               init_one_libfunc ("__mips16_ledf2");                      \
4180                                                                         \
4181             floatsidf_libfunc =                                         \
4182               init_one_libfunc ("__mips16_floatsidf");                  \
4183             fixdfsi_libfunc =                                           \
4184               init_one_libfunc ("__mips16_fixdfsi");                    \
4185           }                                                             \
4186       }                                                                 \
4187   }                                                                     \
4188 while (0)
4189
4190 #define DFMODE_NAN \
4191         unsigned short DFbignan[4] = {0x7ff7, 0xffff, 0xffff, 0xffff}; \
4192         unsigned short DFlittlenan[4] = {0xffff, 0xffff, 0xffff, 0xfff7}
4193 #define SFMODE_NAN \
4194         unsigned short SFbignan[2] = {0x7fbf, 0xffff}; \
4195         unsigned short SFlittlenan[2] = {0xffff, 0xffbf}
4196
4197 /* Generate calls to memcpy, etc., not bcopy, etc.  */
4198 #define TARGET_MEM_FUNCTIONS
4199
4200 #ifndef __mips16
4201 /* Since the bits of the _init and _fini function is spread across
4202    many object files, each potentially with its own GP, we must assume
4203    we need to load our GP.  We don't preserve $gp or $ra, since each
4204    init/fini chunk is supposed to initialize $gp, and crti/crtn
4205    already take care of preserving $ra and, when appropriate, $gp.  */
4206 #if _MIPS_SIM == _MIPS_SIM_ABI32
4207 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
4208    asm (SECTION_OP "\n\
4209         .set noreorder\n\
4210         bal 1f\n\
4211         nop\n\
4212 1:      .cpload $31\n\
4213         .set reorder\n\
4214         jal " USER_LABEL_PREFIX #FUNC "\n\
4215         " TEXT_SECTION_ASM_OP);
4216 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
4217 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
4218    || (defined _ABI64 && _MIPS_SIM == _ABI64)
4219 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
4220    asm (SECTION_OP "\n\
4221         .set noreorder\n\
4222         bal 1f\n\
4223         nop\n\
4224 1:      .set reorder\n\
4225         .cpsetup $31, $2, 1b\n\
4226         jal " USER_LABEL_PREFIX #FUNC "\n\
4227         " TEXT_SECTION_ASM_OP);
4228 #endif
4229 #endif