gcc/config/mips/mips.h

   1 /* Definitions of target machine for GNU compiler.  MIPS version.
   2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
   3    1999, 2000, 2001, 2002, 2003, 2004, 2005, 2007, 2008
   4    Free Software Foundation, Inc.
   5    Contributed by A. Lichnewsky (lich@inria.inria.fr).
   6    Changed by Michael Meissner  (meissner@osf.org).
   7    64-bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
   8    Brendan Eich (brendan@microunity.com).
   9
  10 This file is part of GCC.
  11
  12 GCC is free software; you can redistribute it and/or modify
  13 it under the terms of the GNU General Public License as published by
  14 the Free Software Foundation; either version 3, or (at your option)
  15 any later version.
  16
  17 GCC is distributed in the hope that it will be useful,
  18 but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 GNU General Public License for more details.
  21
  22 You should have received a copy of the GNU General Public License
  23 along with GCC; see the file COPYING3.  If not see
  24 <http://www.gnu.org/licenses/>.  */
  25
  26
  27 #include "config/vxworks-dummy.h"
  28
  29 /* MIPS external variables defined in mips.c.  */
  30
  31 /* Which processor to schedule for.  Since there is no difference between
  32    a R2000 and R3000 in terms of the scheduler, we collapse them into
  33    just an R3000.  The elements of the enumeration must match exactly
  34    the cpu attribute in the mips.md machine description.  */
  35
  36 enum processor_type {
  37   PROCESSOR_R3000,
  38   PROCESSOR_4KC,
  39   PROCESSOR_4KP,
  40   PROCESSOR_5KC,
  41   PROCESSOR_5KF,
  42   PROCESSOR_20KC,
  43   PROCESSOR_24KC,
  44   PROCESSOR_24KF2_1,
  45   PROCESSOR_24KF1_1,
  46   PROCESSOR_74KC,
  47   PROCESSOR_74KF2_1,
  48   PROCESSOR_74KF1_1,
  49   PROCESSOR_74KF3_2,
  50   PROCESSOR_LOONGSON_2E,
  51   PROCESSOR_LOONGSON_2F,
  52   PROCESSOR_M4K,
  53   PROCESSOR_OCTEON,
  54   PROCESSOR_R3900,
  55   PROCESSOR_R6000,
  56   PROCESSOR_R4000,
  57   PROCESSOR_R4100,
  58   PROCESSOR_R4111,
  59   PROCESSOR_R4120,
  60   PROCESSOR_R4130,
  61   PROCESSOR_R4300,
  62   PROCESSOR_R4600,
  63   PROCESSOR_R4650,
  64   PROCESSOR_R5000,
  65   PROCESSOR_R5400,
  66   PROCESSOR_R5500,
  67   PROCESSOR_R7000,
  68   PROCESSOR_R8000,
  69   PROCESSOR_R9000,
  70   PROCESSOR_R10000,
  71   PROCESSOR_SB1,
  72   PROCESSOR_SB1A,
  73   PROCESSOR_SR71000,
  74   PROCESSOR_XLR,
  75   PROCESSOR_MAX
  76 };
  77
  78 /* Costs of various operations on the different architectures.  */
  79
  80 struct mips_rtx_cost_data
  81 {
  82   unsigned short fp_add;
  83   unsigned short fp_mult_sf;
  84   unsigned short fp_mult_df;
  85   unsigned short fp_div_sf;
  86   unsigned short fp_div_df;
  87   unsigned short int_mult_si;
  88   unsigned short int_mult_di;
  89   unsigned short int_div_si;
  90   unsigned short int_div_di;
  91   unsigned short branch_cost;
  92   unsigned short memory_latency;
  93 };
  94
  95 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
  96    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
  97    to work on a 64-bit machine.  */
  98
  99 #define ABI_32  0
 100 #define ABI_N32 1
 101 #define ABI_64  2
 102 #define ABI_EABI 3
 103 #define ABI_O64  4
 104
 105 /* Masks that affect tuning.
 106
 107    PTF_AVOID_BRANCHLIKELY
 108         Set if it is usually not profitable to use branch-likely instructions
 109         for this target, typically because the branches are always predicted
 110         taken and so incur a large overhead when not taken.  */
 111 #define PTF_AVOID_BRANCHLIKELY 0x1
 112
 113 /* Information about one recognized processor.  Defined here for the
 114    benefit of TARGET_CPU_CPP_BUILTINS.  */
 115 struct mips_cpu_info {
 116   /* The 'canonical' name of the processor as far as GCC is concerned.
 117      It's typically a manufacturer's prefix followed by a numerical
 118      designation.  It should be lowercase.  */
 119   const char *name;
 120
 121   /* The internal processor number that most closely matches this
 122      entry.  Several processors can have the same value, if there's no
 123      difference between them from GCC's point of view.  */
 124   enum processor_type cpu;
 125
 126   /* The ISA level that the processor implements.  */
 127   int isa;
 128
 129   /* A mask of PTF_* values.  */
 130   unsigned int tune_flags;
 131 };
 132
 133 /* Enumerates the setting of the -mcode-readable option.  */
 134 enum mips_code_readable_setting {
 135   CODE_READABLE_NO,
 136   CODE_READABLE_PCREL,
 137   CODE_READABLE_YES
 138 };
 139
 140 /* Macros to silence warnings about numbers being signed in traditional
 141    C and unsigned in ISO C when compiled on 32-bit hosts.  */
 142
 143 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
 144 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
 145 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
 146
 147 \f
 148 /* Run-time compilation parameters selecting different hardware subsets.  */
 149
 150 /* True if we are generating position-independent VxWorks RTP code.  */
 151 #define TARGET_RTP_PIC (TARGET_VXWORKS_RTP && flag_pic)
 152
 153 /* True if the output file is marked as ".abicalls; .option pic0"
 154    (-call_nonpic).  */
 155 #define TARGET_ABICALLS_PIC0 \
 156   (TARGET_ABSOLUTE_ABICALLS && TARGET_PLT)
 157
 158 /* True if the output file is marked as ".abicalls; .option pic2" (-KPIC).  */
 159 #define TARGET_ABICALLS_PIC2 \
 160   (TARGET_ABICALLS && !TARGET_ABICALLS_PIC0)
 161
 162 /* True if the call patterns should be split into a jalr followed by
 163    an instruction to restore $gp.  It is only safe to split the load
 164    from the call when every use of $gp is explicit.  */
 165
 166 #define TARGET_SPLIT_CALLS \
 167   (TARGET_EXPLICIT_RELOCS && TARGET_CALL_CLOBBERED_GP)
 168
 169 /* True if we're generating a form of -mabicalls in which we can use
 170    operators like %hi and %lo to refer to locally-binding symbols.
 171    We can only do this for -mno-shared, and only then if we can use
 172    relocation operations instead of assembly macros.  It isn't really
 173    worth using absolute sequences for 64-bit symbols because GOT
 174    accesses are so much shorter.  */
 175
 176 #define TARGET_ABSOLUTE_ABICALLS        \
 177   (TARGET_ABICALLS                      \
 178    && !TARGET_SHARED                    \
 179    && TARGET_EXPLICIT_RELOCS            \
 180    && !ABI_HAS_64BIT_SYMBOLS)
 181
 182 /* True if we can optimize sibling calls.  For simplicity, we only
 183    handle cases in which call_insn_operand will reject invalid
 184    sibcall addresses.  There are two cases in which this isn't true:
 185
 186       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
 187         but there is no direct jump instruction.  It isn't worth
 188         using sibling calls in this case anyway; they would usually
 189         be longer than normal calls.
 190
 191       - TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
 192         accepts global constants, but all sibcalls must be indirect.  */
 193 #define TARGET_SIBCALLS \
 194   (!TARGET_MIPS16 && (!TARGET_USE_GOT || TARGET_EXPLICIT_RELOCS))
 195
 196 /* True if we need to use a global offset table to access some symbols.  */
 197 #define TARGET_USE_GOT (TARGET_ABICALLS || TARGET_RTP_PIC)
 198
 199 /* True if TARGET_USE_GOT and if $gp is a call-clobbered register.  */
 200 #define TARGET_CALL_CLOBBERED_GP (TARGET_ABICALLS && TARGET_OLDABI)
 201
 202 /* True if TARGET_USE_GOT and if $gp is a call-saved register.  */
 203 #define TARGET_CALL_SAVED_GP (TARGET_USE_GOT && !TARGET_CALL_CLOBBERED_GP)
 204
 205 /* True if indirect calls must use register class PIC_FN_ADDR_REG.
 206    This is true for both the PIC and non-PIC VxWorks RTP modes.  */
 207 #define TARGET_USE_PIC_FN_ADDR_REG (TARGET_ABICALLS || TARGET_VXWORKS_RTP)
 208
 209 /* True if .gpword or .gpdword should be used for switch tables.
 210
 211    Although GAS does understand .gpdword, the SGI linker mishandles
 212    the relocations GAS generates (R_MIPS_GPREL32 followed by R_MIPS_64).
 213    We therefore disable GP-relative switch tables for n64 on IRIX targets.  */
 214 #define TARGET_GPWORD                           \
 215   (TARGET_ABICALLS                              \
 216    && !TARGET_ABSOLUTE_ABICALLS                 \
 217    && !(mips_abi == ABI_64 && TARGET_IRIX))
 218
 219 /* Generate mips16 code */
 220 #define TARGET_MIPS16           ((target_flags & MASK_MIPS16) != 0)
 221 /* Generate mips16e code. Default 16bit ASE for mips32* and mips64* */
 222 #define GENERATE_MIPS16E        (TARGET_MIPS16 && mips_isa >= 32)
 223 /* Generate mips16e register save/restore sequences.  */
 224 #define GENERATE_MIPS16E_SAVE_RESTORE (GENERATE_MIPS16E && mips_abi == ABI_32)
 225
 226 /* True if we're generating a form of MIPS16 code in which general
 227    text loads are allowed.  */
 228 #define TARGET_MIPS16_TEXT_LOADS \
 229   (TARGET_MIPS16 && mips_code_readable == CODE_READABLE_YES)
 230
 231 /* True if we're generating a form of MIPS16 code in which PC-relative
 232    loads are allowed.  */
 233 #define TARGET_MIPS16_PCREL_LOADS \
 234   (TARGET_MIPS16 && mips_code_readable >= CODE_READABLE_PCREL)
 235
 236 /* Generic ISA defines.  */
 237 #define ISA_MIPS1                   (mips_isa == 1)
 238 #define ISA_MIPS2                   (mips_isa == 2)
 239 #define ISA_MIPS3                   (mips_isa == 3)
 240 #define ISA_MIPS4                   (mips_isa == 4)
 241 #define ISA_MIPS32                  (mips_isa == 32)
 242 #define ISA_MIPS32R2                (mips_isa == 33)
 243 #define ISA_MIPS64                  (mips_isa == 64)
 244 #define ISA_MIPS64R2                (mips_isa == 65)
 245
 246 /* Architecture target defines.  */
 247 #define TARGET_LOONGSON_2E          (mips_arch == PROCESSOR_LOONGSON_2E)
 248 #define TARGET_LOONGSON_2F          (mips_arch == PROCESSOR_LOONGSON_2F)
 249 #define TARGET_LOONGSON_2EF         (TARGET_LOONGSON_2E || TARGET_LOONGSON_2F)
 250 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
 251 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
 252 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
 253 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
 254 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
 255 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
 256 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
 257 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
 258 #define TARGET_OCTEON               (mips_arch == PROCESSOR_OCTEON)
 259 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1         \
 260                                      || mips_arch == PROCESSOR_SB1A)
 261 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
 262
 263 /* Scheduling target defines.  */
 264 #define TUNE_20KC                   (mips_tune == PROCESSOR_20KC)
 265 #define TUNE_24K                    (mips_tune == PROCESSOR_24KC        \
 266                                      || mips_tune == PROCESSOR_24KF2_1  \
 267                                      || mips_tune == PROCESSOR_24KF1_1)
 268 #define TUNE_74K                    (mips_tune == PROCESSOR_74KC        \
 269                                      || mips_tune == PROCESSOR_74KF2_1  \
 270                                      || mips_tune == PROCESSOR_74KF1_1  \
 271                                      || mips_tune == PROCESSOR_74KF3_2)
 272 #define TUNE_LOONGSON_2EF           (mips_tune == PROCESSOR_LOONGSON_2E \
 273                                      || mips_tune == PROCESSOR_LOONGSON_2F)
 274 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
 275 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
 276 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
 277 #define TUNE_MIPS4120               (mips_tune == PROCESSOR_R4120)
 278 #define TUNE_MIPS4130               (mips_tune == PROCESSOR_R4130)
 279 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
 280 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
 281 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
 282 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
 283 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
 284 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
 285 #define TUNE_OCTEON                 (mips_tune == PROCESSOR_OCTEON)
 286 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1         \
 287                                      || mips_tune == PROCESSOR_SB1A)
 288
 289 /* Whether vector modes and intrinsics for ST Microelectronics
 290    Loongson-2E/2F processors should be enabled.  In o32 pairs of
 291    floating-point registers provide 64-bit values.  */
 292 #define TARGET_LOONGSON_VECTORS     (TARGET_HARD_FLOAT_ABI              \
 293                                      && TARGET_LOONGSON_2EF)
 294
 295 /* True if the pre-reload scheduler should try to create chains of
 296    multiply-add or multiply-subtract instructions.  For example,
 297    suppose we have:
 298
 299         t1 = a * b
 300         t2 = t1 + c * d
 301         t3 = e * f
 302         t4 = t3 - g * h
 303
 304    t1 will have a higher priority than t2 and t3 will have a higher
 305    priority than t4.  However, before reload, there is no dependence
 306    between t1 and t3, and they can often have similar priorities.
 307    The scheduler will then tend to prefer:
 308
 309         t1 = a * b
 310         t3 = e * f
 311         t2 = t1 + c * d
 312         t4 = t3 - g * h
 313
 314    which stops us from making full use of macc/madd-style instructions.
 315    This sort of situation occurs frequently in Fourier transforms and
 316    in unrolled loops.
 317
 318    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
 319    queue so that chained multiply-add and multiply-subtract instructions
 320    appear ahead of any other instruction that is likely to clobber lo.
 321    In the example above, if t2 and t3 become ready at the same time,
 322    the code ensures that t2 is scheduled first.
 323
 324    Multiply-accumulate instructions are a bigger win for some targets
 325    than others, so this macro is defined on an opt-in basis.  */
 326 #define TUNE_MACC_CHAINS            (TUNE_MIPS5500              \
 327                                      || TUNE_MIPS4120           \
 328                                      || TUNE_MIPS4130           \
 329                                      || TUNE_24K)
 330
 331 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
 332 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
 333
 334 /* TARGET_HARD_FLOAT and TARGET_SOFT_FLOAT reflect whether the FPU is
 335    directly accessible, while the command-line options select
 336    TARGET_HARD_FLOAT_ABI and TARGET_SOFT_FLOAT_ABI to reflect the ABI
 337    in use.  */
 338 #define TARGET_HARD_FLOAT (TARGET_HARD_FLOAT_ABI && !TARGET_MIPS16)
 339 #define TARGET_SOFT_FLOAT (TARGET_SOFT_FLOAT_ABI || TARGET_MIPS16)
 340
 341 /* IRIX specific stuff.  */
 342 #define TARGET_IRIX        0
 343 #define TARGET_IRIX6       0
 344
 345 /* Define preprocessor macros for the -march and -mtune options.
 346    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
 347    processor.  If INFO's canonical name is "foo", define PREFIX to
 348    be "foo", and define an additional macro PREFIX_FOO.  */
 349 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
 350   do                                                            \
 351     {                                                           \
 352       char *macro, *p;                                          \
 353                                                                 \
 354       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
 355       for (p = macro; *p != 0; p++)                             \
 356         *p = TOUPPER (*p);                                      \
 357                                                                 \
 358       builtin_define (macro);                                   \
 359       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
 360       free (macro);                                             \
 361     }                                                           \
 362   while (0)
 363
 364 /* Target CPU builtins.  */
 365 #define TARGET_CPU_CPP_BUILTINS()                                       \
 366   do                                                                    \
 367     {                                                                   \
 368       /* Everyone but IRIX defines this to mips.  */                    \
 369       if (!TARGET_IRIX)                                                 \
 370         builtin_assert ("machine=mips");                                \
 371                                                                         \
 372       builtin_assert ("cpu=mips");                                      \
 373       builtin_define ("__mips__");                                      \
 374       builtin_define ("_mips");                                         \
 375                                                                         \
 376       /* We do this here because __mips is defined below and so we      \
 377          can't use builtin_define_std.  We don't ever want to define    \
 378          "mips" for VxWorks because some of the VxWorks headers         \
 379          construct include filenames from a root directory macro,       \
 380          an architecture macro and a filename, where the architecture   \
 381          macro expands to 'mips'.  If we define 'mips' to 1, the        \
 382          architecture macro expands to 1 as well.  */                   \
 383       if (!flag_iso && !TARGET_VXWORKS)                                 \
 384         builtin_define ("mips");                                        \
 385                                                                         \
 386       if (TARGET_64BIT)                                                 \
 387         builtin_define ("__mips64");                                    \
 388                                                                         \
 389       if (!TARGET_IRIX)                                                 \
 390         {                                                               \
 391           /* Treat _R3000 and _R4000 like register-size                 \
 392              defines, which is how they've historically                 \
 393              been used.  */                                             \
 394           if (TARGET_64BIT)                                             \
 395             {                                                           \
 396               builtin_define_std ("R4000");                             \
 397               builtin_define ("_R4000");                                \
 398             }                                                           \
 399           else                                                          \
 400             {                                                           \
 401               builtin_define_std ("R3000");                             \
 402               builtin_define ("_R3000");                                \
 403             }                                                           \
 404         }                                                               \
 405       if (TARGET_FLOAT64)                                               \
 406         builtin_define ("__mips_fpr=64");                               \
 407       else                                                              \
 408         builtin_define ("__mips_fpr=32");                               \
 409                                                                         \
 410       if (mips_base_mips16)                                             \
 411         builtin_define ("__mips16");                                    \
 412                                                                         \
 413       if (TARGET_MIPS3D)                                                \
 414         builtin_define ("__mips3d");                                    \
 415                                                                         \
 416       if (TARGET_SMARTMIPS)                                             \
 417         builtin_define ("__mips_smartmips");                            \
 418                                                                         \
 419       if (TARGET_DSP)                                                   \
 420         {                                                               \
 421           builtin_define ("__mips_dsp");                                \
 422           if (TARGET_DSPR2)                                             \
 423             {                                                           \
 424               builtin_define ("__mips_dspr2");                          \
 425               builtin_define ("__mips_dsp_rev=2");                      \
 426             }                                                           \
 427           else                                                          \
 428             builtin_define ("__mips_dsp_rev=1");                        \
 429         }                                                               \
 430                                                                         \
 431       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);            \
 432       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);            \
 433                                                                         \
 434       if (ISA_MIPS1)                                                    \
 435         {                                                               \
 436           builtin_define ("__mips=1");                                  \
 437           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");                 \
 438         }                                                               \
 439       else if (ISA_MIPS2)                                               \
 440         {                                                               \
 441           builtin_define ("__mips=2");                                  \
 442           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");                 \
 443         }                                                               \
 444       else if (ISA_MIPS3)                                               \
 445         {                                                               \
 446           builtin_define ("__mips=3");                                  \
 447           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");                 \
 448         }                                                               \
 449       else if (ISA_MIPS4)                                               \
 450         {                                                               \
 451           builtin_define ("__mips=4");                                  \
 452           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");                 \
 453         }                                                               \
 454       else if (ISA_MIPS32)                                              \
 455         {                                                               \
 456           builtin_define ("__mips=32");                                 \
 457           builtin_define ("__mips_isa_rev=1");                          \
 458           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 459         }                                                               \
 460       else if (ISA_MIPS32R2)                                            \
 461         {                                                               \
 462           builtin_define ("__mips=32");                                 \
 463           builtin_define ("__mips_isa_rev=2");                          \
 464           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 465         }                                                               \
 466       else if (ISA_MIPS64)                                              \
 467         {                                                               \
 468           builtin_define ("__mips=64");                                 \
 469           builtin_define ("__mips_isa_rev=1");                          \
 470           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
 471         }                                                               \
 472       else if (ISA_MIPS64R2)                                            \
 473         {                                                               \
 474           builtin_define ("__mips=64");                                 \
 475           builtin_define ("__mips_isa_rev=2");                          \
 476           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
 477         }                                                               \
 478                                                                         \
 479       switch (mips_abi)                                                 \
 480         {                                                               \
 481         case ABI_32:                                                    \
 482           builtin_define ("_ABIO32=1");                                 \
 483           builtin_define ("_MIPS_SIM=_ABIO32");                         \
 484           break;                                                        \
 485                                                                         \
 486         case ABI_N32:                                                   \
 487           builtin_define ("_ABIN32=2");                                 \
 488           builtin_define ("_MIPS_SIM=_ABIN32");                         \
 489           break;                                                        \
 490                                                                         \
 491         case ABI_64:                                                    \
 492           builtin_define ("_ABI64=3");                                  \
 493           builtin_define ("_MIPS_SIM=_ABI64");                          \
 494           break;                                                        \
 495                                                                         \
 496         case ABI_O64:                                                   \
 497           builtin_define ("_ABIO64=4");                                 \
 498           builtin_define ("_MIPS_SIM=_ABIO64");                         \
 499           break;                                                        \
 500         }                                                               \
 501                                                                         \
 502       builtin_define_with_int_value ("_MIPS_SZINT", INT_TYPE_SIZE);     \
 503       builtin_define_with_int_value ("_MIPS_SZLONG", LONG_TYPE_SIZE);   \
 504       builtin_define_with_int_value ("_MIPS_SZPTR", POINTER_SIZE);      \
 505       builtin_define_with_int_value ("_MIPS_FPSET",                     \
 506                                      32 / MAX_FPRS_PER_FMT);            \
 507                                                                         \
 508       /* These defines reflect the ABI in use, not whether the          \
 509          FPU is directly accessible.  */                                \
 510       if (TARGET_HARD_FLOAT_ABI)                                        \
 511         builtin_define ("__mips_hard_float");                           \
 512       else                                                              \
 513         builtin_define ("__mips_soft_float");                           \
 514                                                                         \
 515       if (TARGET_SINGLE_FLOAT)                                          \
 516         builtin_define ("__mips_single_float");                         \
 517                                                                         \
 518       if (TARGET_PAIRED_SINGLE_FLOAT)                                   \
 519         builtin_define ("__mips_paired_single_float");                  \
 520                                                                         \
 521       if (TARGET_BIG_ENDIAN)                                            \
 522         {                                                               \
 523           builtin_define_std ("MIPSEB");                                \
 524           builtin_define ("_MIPSEB");                                   \
 525         }                                                               \
 526       else                                                              \
 527         {                                                               \
 528           builtin_define_std ("MIPSEL");                                \
 529           builtin_define ("_MIPSEL");                                   \
 530         }                                                               \
 531                                                                         \
 532       /* Whether Loongson vector modes are enabled.  */                 \
 533       if (TARGET_LOONGSON_VECTORS)                                      \
 534         builtin_define ("__mips_loongson_vector_rev");                  \
 535                                                                         \
 536       /* Historical Octeon macro.  */                                   \
 537       if (TARGET_OCTEON)                                                \
 538         builtin_define ("__OCTEON__");                                  \
 539                                                                         \
 540       /* Macros dependent on the C dialect.  */                         \
 541       if (preprocessing_asm_p ())                                       \
 542         {                                                               \
 543           builtin_define_std ("LANGUAGE_ASSEMBLY");                     \
 544           builtin_define ("_LANGUAGE_ASSEMBLY");                        \
 545         }                                                               \
 546       else if (c_dialect_cxx ())                                        \
 547         {                                                               \
 548           builtin_define ("_LANGUAGE_C_PLUS_PLUS");                     \
 549           builtin_define ("__LANGUAGE_C_PLUS_PLUS");                    \
 550           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");                  \
 551         }                                                               \
 552       else                                                              \
 553         {                                                               \
 554           builtin_define_std ("LANGUAGE_C");                            \
 555           builtin_define ("_LANGUAGE_C");                               \
 556         }                                                               \
 557       if (c_dialect_objc ())                                            \
 558         {                                                               \
 559           builtin_define ("_LANGUAGE_OBJECTIVE_C");                     \
 560           builtin_define ("__LANGUAGE_OBJECTIVE_C");                    \
 561           /* Bizarre, but needed at least for Irix.  */                 \
 562           builtin_define_std ("LANGUAGE_C");                            \
 563           builtin_define ("_LANGUAGE_C");                               \
 564         }                                                               \
 565                                                                         \
 566       if (mips_abi == ABI_EABI)                                         \
 567         builtin_define ("__mips_eabi");                                 \
 568                                                                         \
 569       if (TARGET_CACHE_BUILTIN)                                         \
 570         builtin_define ("__GCC_HAVE_BUILTIN_MIPS_CACHE");               \
 571     }                                                                   \
 572   while (0)
 573
 574 /* Default target_flags if no switches are specified  */
 575
 576 #ifndef TARGET_DEFAULT
 577 #define TARGET_DEFAULT 0
 578 #endif
 579
 580 #ifndef TARGET_CPU_DEFAULT
 581 #define TARGET_CPU_DEFAULT 0
 582 #endif
 583
 584 #ifndef TARGET_ENDIAN_DEFAULT
 585 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
 586 #endif
 587
 588 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
 589 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
 590 #endif
 591
 592 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
 593 #ifndef MIPS_ISA_DEFAULT
 594 #ifndef MIPS_CPU_STRING_DEFAULT
 595 #define MIPS_CPU_STRING_DEFAULT "from-abi"
 596 #endif
 597 #endif
 598
 599 #ifdef IN_LIBGCC2
 600 #undef TARGET_64BIT
 601 /* Make this compile time constant for libgcc2 */
 602 #ifdef __mips64
 603 #define TARGET_64BIT            1
 604 #else
 605 #define TARGET_64BIT            0
 606 #endif
 607 #endif /* IN_LIBGCC2 */
 608
 609 /* Force the call stack unwinders in unwind.inc not to be MIPS16 code
 610    when compiled with hardware floating point.  This is because MIPS16
 611    code cannot save and restore the floating-point registers, which is
 612    important if in a mixed MIPS16/non-MIPS16 environment.  */
 613
 614 #ifdef IN_LIBGCC2
 615 #if __mips_hard_float
 616 #define LIBGCC2_UNWIND_ATTRIBUTE __attribute__((__nomips16__))
 617 #endif
 618 #endif /* IN_LIBGCC2 */
 619
 620 #define TARGET_LIBGCC_SDATA_SECTION ".sdata"
 621
 622 #ifndef MULTILIB_ENDIAN_DEFAULT
 623 #if TARGET_ENDIAN_DEFAULT == 0
 624 #define MULTILIB_ENDIAN_DEFAULT "EL"
 625 #else
 626 #define MULTILIB_ENDIAN_DEFAULT "EB"
 627 #endif
 628 #endif
 629
 630 #ifndef MULTILIB_ISA_DEFAULT
 631 #  if MIPS_ISA_DEFAULT == 1
 632 #    define MULTILIB_ISA_DEFAULT "mips1"
 633 #  else
 634 #    if MIPS_ISA_DEFAULT == 2
 635 #      define MULTILIB_ISA_DEFAULT "mips2"
 636 #    else
 637 #      if MIPS_ISA_DEFAULT == 3
 638 #        define MULTILIB_ISA_DEFAULT "mips3"
 639 #      else
 640 #        if MIPS_ISA_DEFAULT == 4
 641 #          define MULTILIB_ISA_DEFAULT "mips4"
 642 #        else
 643 #          if MIPS_ISA_DEFAULT == 32
 644 #            define MULTILIB_ISA_DEFAULT "mips32"
 645 #          else
 646 #            if MIPS_ISA_DEFAULT == 33
 647 #              define MULTILIB_ISA_DEFAULT "mips32r2"
 648 #            else
 649 #              if MIPS_ISA_DEFAULT == 64
 650 #                define MULTILIB_ISA_DEFAULT "mips64"
 651 #              else
 652 #                if MIPS_ISA_DEFAULT == 65
 653 #                  define MULTILIB_ISA_DEFAULT "mips64r2"
 654 #                else
 655 #                  define MULTILIB_ISA_DEFAULT "mips1"
 656 #                endif
 657 #              endif
 658 #            endif
 659 #          endif
 660 #        endif
 661 #      endif
 662 #    endif
 663 #  endif
 664 #endif
 665
 666 #ifndef MULTILIB_DEFAULTS
 667 #define MULTILIB_DEFAULTS \
 668     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
 669 #endif
 670
 671 /* We must pass -EL to the linker by default for little endian embedded
 672    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
 673    linker will default to using big-endian output files.  The OUTPUT_FORMAT
 674    line must be in the linker script, otherwise -EB/-EL will not work.  */
 675
 676 #ifndef ENDIAN_SPEC
 677 #if TARGET_ENDIAN_DEFAULT == 0
 678 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
 679 #else
 680 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
 681 #endif
 682 #endif
 683
 684 /* A spec condition that matches all non-mips16 -mips arguments.  */
 685
 686 #define MIPS_ISA_LEVEL_OPTION_SPEC \
 687   "mips1|mips2|mips3|mips4|mips32*|mips64*"
 688
 689 /* A spec condition that matches all non-mips16 architecture arguments.  */
 690
 691 #define MIPS_ARCH_OPTION_SPEC \
 692   MIPS_ISA_LEVEL_OPTION_SPEC "|march=*"
 693
 694 /* A spec that infers a -mips argument from an -march argument,
 695    or injects the default if no architecture is specified.  */
 696
 697 #define MIPS_ISA_LEVEL_SPEC \
 698   "%{" MIPS_ISA_LEVEL_OPTION_SPEC ":;: \
 699      %{march=mips1|march=r2000|march=r3000|march=r3900:-mips1} \
 700      %{march=mips2|march=r6000:-mips2} \
 701      %{march=mips3|march=r4*|march=vr4*|march=orion|march=loongson2*:-mips3} \
 702      %{march=mips4|march=r8000|march=vr5*|march=rm7000|march=rm9000:-mips4} \
 703      %{march=mips32|march=4kc|march=4km|march=4kp|march=4ksc:-mips32} \
 704      %{march=mips32r2|march=m4k|march=4ke*|march=4ksd|march=24k* \
 705        |march=34k*|march=74k*: -mips32r2} \
 706      %{march=mips64|march=5k*|march=20k*|march=sb1*|march=sr71000: -mips64} \
 707      %{march=mips64r2|march=octeon: -mips64r2} \
 708      %{!march=*: -" MULTILIB_ISA_DEFAULT "}}"
 709
 710 /* A spec that infers a -mhard-float or -msoft-float setting from an
 711    -march argument.  Note that soft-float and hard-float code are not
 712    link-compatible.  */
 713
 714 #define MIPS_ARCH_FLOAT_SPEC \
 715   "%{mhard-float|msoft-float|march=mips*:; \
 716      march=vr41*|march=m4k|march=4k*|march=24kc|march=24kec \
 717      |march=34kc|march=74kc|march=5kc|march=octeon: -msoft-float; \
 718      march=*: -mhard-float}"
 719
 720 /* A spec condition that matches 32-bit options.  It only works if
 721    MIPS_ISA_LEVEL_SPEC has been applied.  */
 722
 723 #define MIPS_32BIT_OPTION_SPEC \
 724   "mips1|mips2|mips32*|mgp32"
 725
 726 /* Support for a compile-time default CPU, et cetera.  The rules are:
 727    --with-arch is ignored if -march is specified or a -mips is specified
 728      (other than -mips16).
 729    --with-tune is ignored if -mtune is specified.
 730    --with-abi is ignored if -mabi is specified.
 731    --with-float is ignored if -mhard-float or -msoft-float are
 732      specified.
 733    --with-divide is ignored if -mdivide-traps or -mdivide-breaks are
 734      specified. */
 735 #define OPTION_DEFAULT_SPECS \
 736   {"arch", "%{" MIPS_ARCH_OPTION_SPEC ":;: -march=%(VALUE)}" }, \
 737   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
 738   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
 739   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }, \
 740   {"divide", "%{!mdivide-traps:%{!mdivide-breaks:-mdivide-%(VALUE)}}" }, \
 741   {"llsc", "%{!mllsc:%{!mno-llsc:-m%(VALUE)}}" }, \
 742   {"mips-plt", "%{!mplt:%{!mno-plt:-m%(VALUE)}}" }
 743
 744
 745 /* A spec that infers the -mdsp setting from an -march argument.  */
 746 #define BASE_DRIVER_SELF_SPECS \
 747   "%{!mno-dsp:%{march=24ke*|march=34k*|march=74k*: -mdsp}}"
 748
 749 #define DRIVER_SELF_SPECS BASE_DRIVER_SELF_SPECS
 750
 751 #define GENERATE_DIVIDE_TRAPS (TARGET_DIVIDE_TRAPS \
 752                                && ISA_HAS_COND_TRAP)
 753
 754 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY && !TARGET_MIPS16)
 755
 756 /* True if the ABI can only work with 64-bit integer registers.  We
 757    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
 758    otherwise floating-point registers must also be 64-bit.  */
 759 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
 760
 761 /* Likewise for 32-bit regs.  */
 762 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
 763
 764 /* True if symbols are 64 bits wide.  At present, n64 is the only
 765    ABI for which this is true.  */
 766 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64 && !TARGET_SYM32)
 767
 768 /* ISA has instructions for managing 64-bit fp and gp regs (e.g. mips3).  */
 769 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
 770                                  || ISA_MIPS4                           \
 771                                  || ISA_MIPS64                          \
 772                                  || ISA_MIPS64R2)
 773
 774 /* ISA has branch likely instructions (e.g. mips2).  */
 775 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
 776    been generated up to this point.  */
 777 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1)
 778
 779 /* ISA has a three-operand multiplication instruction (usually spelt "mul").  */
 780 #define ISA_HAS_MUL3            ((TARGET_MIPS3900                       \
 781                                   || TARGET_MIPS5400                    \
 782                                   || TARGET_MIPS5500                    \
 783                                   || TARGET_MIPS7000                    \
 784                                   || TARGET_MIPS9000                    \
 785                                   || TARGET_MAD                         \
 786                                   || ISA_MIPS32                         \
 787                                   || ISA_MIPS32R2                       \
 788                                   || ISA_MIPS64                         \
 789                                   || ISA_MIPS64R2)                      \
 790                                  && !TARGET_MIPS16)
 791
 792 /* ISA has a three-operand multiplication instruction.  */
 793 #define ISA_HAS_DMUL3           (TARGET_64BIT                           \
 794                                  && TARGET_OCTEON                       \
 795                                  && !TARGET_MIPS16)
 796
 797 /* ISA has the floating-point conditional move instructions introduced
 798    in mips4.  */
 799 #define ISA_HAS_FP_CONDMOVE     ((ISA_MIPS4                             \
 800                                   || ISA_MIPS32                         \
 801                                   || ISA_MIPS32R2                       \
 802                                   || ISA_MIPS64                         \
 803                                   || ISA_MIPS64R2)                      \
 804                                  && !TARGET_MIPS5500                    \
 805                                  && !TARGET_MIPS16)
 806
 807 /* ISA has the integer conditional move instructions introduced in mips4 and
 808    ST Loongson 2E/2F.  */
 809 #define ISA_HAS_CONDMOVE        (ISA_HAS_FP_CONDMOVE || TARGET_LOONGSON_2EF)
 810
 811 /* ISA has LDC1 and SDC1.  */
 812 #define ISA_HAS_LDC1_SDC1       (!ISA_MIPS1 && !TARGET_MIPS16)
 813
 814 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
 815    branch on CC, and move (both FP and non-FP) on CC.  */
 816 #define ISA_HAS_8CC             (ISA_MIPS4                              \
 817                                  || ISA_MIPS32                          \
 818                                  || ISA_MIPS32R2                        \
 819                                  || ISA_MIPS64                          \
 820                                  || ISA_MIPS64R2)
 821
 822 /* This is a catch all for other mips4 instructions: indexed load, the
 823    FP madd and msub instructions, and the FP recip and recip sqrt
 824    instructions.  */
 825 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
 826                                   || (ISA_MIPS32R2 && TARGET_FLOAT64)   \
 827                                   || ISA_MIPS64                         \
 828                                   || ISA_MIPS64R2)                      \
 829                                  && !TARGET_MIPS16)
 830
 831 /* ISA has paired-single instructions.  */
 832 #define ISA_HAS_PAIRED_SINGLE   (ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2)
 833
 834 /* ISA has conditional trap instructions.  */
 835 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
 836                                  && !TARGET_MIPS16)
 837
 838 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
 839 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
 840                                   || ISA_MIPS32R2                       \
 841                                   || ISA_MIPS64                         \
 842                                   || ISA_MIPS64R2)                      \
 843                                  && !TARGET_MIPS16)
 844
 845 /* Integer multiply-accumulate instructions should be generated.  */
 846 #define GENERATE_MADD_MSUB      (ISA_HAS_MADD_MSUB && !TUNE_74K)
 847
 848 /* ISA has floating-point madd and msub instructions 'd = a * b [+-] c'.  */
 849 #define ISA_HAS_FP_MADD4_MSUB4  ISA_HAS_FP4
 850
 851 /* ISA has floating-point madd and msub instructions 'c = a * b [+-] c'.  */
 852 #define ISA_HAS_FP_MADD3_MSUB3  TARGET_LOONGSON_2EF
 853
 854 /* ISA has floating-point nmadd and nmsub instructions
 855    'd = -((a * b) [+-] c)'.  */
 856 #define ISA_HAS_NMADD4_NMSUB4(MODE)                                     \
 857                                 ((ISA_MIPS4                             \
 858                                   || (ISA_MIPS32R2 && (MODE) == V2SFmode) \
 859                                   || ISA_MIPS64                         \
 860                                   || ISA_MIPS64R2)                      \
 861                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
 862                                  && !TARGET_MIPS16)
 863
 864 /* ISA has floating-point nmadd and nmsub instructions
 865    'c = -((a * b) [+-] c)'.  */
 866 #define ISA_HAS_NMADD3_NMSUB3(MODE)                                     \
 867                                 TARGET_LOONGSON_2EF
 868
 869 /* ISA has count leading zeroes/ones instruction (not implemented).  */
 870 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
 871                                   || ISA_MIPS32R2                       \
 872                                   || ISA_MIPS64                         \
 873                                   || ISA_MIPS64R2)                      \
 874                                  && !TARGET_MIPS16)
 875
 876 /* ISA has three operand multiply instructions that put
 877    the high part in an accumulator: mulhi or mulhiu.  */
 878 #define ISA_HAS_MULHI           ((TARGET_MIPS5400                        \
 879                                   || TARGET_MIPS5500                     \
 880                                   || TARGET_SR71K)                       \
 881                                  && !TARGET_MIPS16)
 882
 883 /* ISA has three operand multiply instructions that
 884    negates the result and puts the result in an accumulator.  */
 885 #define ISA_HAS_MULS            ((TARGET_MIPS5400                       \
 886                                   || TARGET_MIPS5500                    \
 887                                   || TARGET_SR71K)                      \
 888                                  && !TARGET_MIPS16)
 889
 890 /* ISA has three operand multiply instructions that subtracts the
 891    result from a 4th operand and puts the result in an accumulator.  */
 892 #define ISA_HAS_MSAC            ((TARGET_MIPS5400                       \
 893                                   || TARGET_MIPS5500                    \
 894                                   || TARGET_SR71K)                      \
 895                                  && !TARGET_MIPS16)
 896
 897 /* ISA has three operand multiply instructions that  the result
 898    from a 4th operand and puts the result in an accumulator.  */
 899 #define ISA_HAS_MACC            ((TARGET_MIPS4120                       \
 900                                   || TARGET_MIPS4130                    \
 901                                   || TARGET_MIPS5400                    \
 902                                   || TARGET_MIPS5500                    \
 903                                   || TARGET_SR71K)                      \
 904                                  && !TARGET_MIPS16)
 905
 906 /* ISA has NEC VR-style MACC, MACCHI, DMACC and DMACCHI instructions.  */
 907 #define ISA_HAS_MACCHI          ((TARGET_MIPS4120                       \
 908                                   || TARGET_MIPS4130)                   \
 909                                  && !TARGET_MIPS16)
 910
 911 /* ISA has the "ror" (rotate right) instructions.  */
 912 #define ISA_HAS_ROR             ((ISA_MIPS32R2                          \
 913                                   || ISA_MIPS64R2                       \
 914                                   || TARGET_MIPS5400                    \
 915                                   || TARGET_MIPS5500                    \
 916                                   || TARGET_SR71K                       \
 917                                   || TARGET_SMARTMIPS)                  \
 918                                  && !TARGET_MIPS16)
 919
 920 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
 921 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
 922                                   || ISA_MIPS32                         \
 923                                   || ISA_MIPS32R2                       \
 924                                   || ISA_MIPS64                         \
 925                                   || ISA_MIPS64R2)                      \
 926                                  && !TARGET_MIPS16)
 927
 928 /* ISA has data indexed prefetch instructions.  This controls use of
 929    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
 930    (prefx is a cop1x instruction, so can only be used if FP is
 931    enabled.)  */
 932 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
 933                                   || ISA_MIPS32R2                       \
 934                                   || ISA_MIPS64                         \
 935                                   || ISA_MIPS64R2)                      \
 936                                  && !TARGET_MIPS16)
 937
 938 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
 939    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
 940    also requires TARGET_DOUBLE_FLOAT.  */
 941 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
 942
 943 /* ISA includes the MIPS32r2 seb and seh instructions.  */
 944 #define ISA_HAS_SEB_SEH         ((ISA_MIPS32R2          \
 945                                   || ISA_MIPS64R2)      \
 946                                  && !TARGET_MIPS16)
 947
 948 /* ISA includes the MIPS32/64 rev 2 ext and ins instructions.  */
 949 #define ISA_HAS_EXT_INS         ((ISA_MIPS32R2          \
 950                                   || ISA_MIPS64R2)      \
 951                                  && !TARGET_MIPS16)
 952
 953 /* ISA has instructions for accessing top part of 64-bit fp regs.  */
 954 #define ISA_HAS_MXHC1           (TARGET_FLOAT64         \
 955                                  && (ISA_MIPS32R2       \
 956                                      || ISA_MIPS64R2))
 957
 958 /* ISA has lwxs instruction (load w/scaled index address.  */
 959 #define ISA_HAS_LWXS            (TARGET_SMARTMIPS && !TARGET_MIPS16)
 960
 961 /* The DSP ASE is available.  */
 962 #define ISA_HAS_DSP             (TARGET_DSP && !TARGET_MIPS16)
 963
 964 /* Revision 2 of the DSP ASE is available.  */
 965 #define ISA_HAS_DSPR2           (TARGET_DSPR2 && !TARGET_MIPS16)
 966
 967 /* True if the result of a load is not available to the next instruction.
 968    A nop will then be needed between instructions like "lw $4,..."
 969    and "addiu $4,$4,1".  */
 970 #define ISA_HAS_LOAD_DELAY      (ISA_MIPS1                              \
 971                                  && !TARGET_MIPS3900                    \
 972                                  && !TARGET_MIPS16)
 973
 974 /* Likewise mtc1 and mfc1.  */
 975 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3                  \
 976                                  && !TARGET_LOONGSON_2EF)
 977
 978 /* Likewise floating-point comparisons.  */
 979 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3                  \
 980                                  && !TARGET_LOONGSON_2EF)
 981
 982 /* True if mflo and mfhi can be immediately followed by instructions
 983    which write to the HI and LO registers.
 984
 985    According to MIPS specifications, MIPS ISAs I, II, and III need
 986    (at least) two instructions between the reads of HI/LO and
 987    instructions which write them, and later ISAs do not.  Contradicting
 988    the MIPS specifications, some MIPS IV processor user manuals (e.g.
 989    the UM for the NEC Vr5000) document needing the instructions between
 990    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
 991    MIPS64 and later ISAs to have the interlocks, plus any specific
 992    earlier-ISA CPUs for which CPU documentation declares that the
 993    instructions are really interlocked.  */
 994 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
 995                                  || ISA_MIPS32R2                        \
 996                                  || ISA_MIPS64                          \
 997                                  || ISA_MIPS64R2                        \
 998                                  || TARGET_MIPS5500                     \
 999                                  || TARGET_LOONGSON_2EF)
1000
1001 /* ISA includes synci, jr.hb and jalr.hb.  */
1002 #define ISA_HAS_SYNCI ((ISA_MIPS32R2            \
1003                         || ISA_MIPS64R2)        \
1004                        && !TARGET_MIPS16)
1005
1006 /* ISA includes sync.  */
1007 #define ISA_HAS_SYNC ((mips_isa >= 2 || TARGET_MIPS3900) && !TARGET_MIPS16)
1008 #define GENERATE_SYNC                   \
1009   (target_flags_explicit & MASK_LLSC    \
1010    ? TARGET_LLSC && !TARGET_MIPS16      \
1011    : ISA_HAS_SYNC)
1012
1013 /* ISA includes ll and sc.  Note that this implies ISA_HAS_SYNC
1014    because the expanders use both ISA_HAS_SYNC and ISA_HAS_LL_SC
1015    instructions.  */
1016 #define ISA_HAS_LL_SC (mips_isa >= 2 && !TARGET_MIPS16)
1017 #define GENERATE_LL_SC                  \
1018   (target_flags_explicit & MASK_LLSC    \
1019    ? TARGET_LLSC && !TARGET_MIPS16      \
1020    : ISA_HAS_LL_SC)
1021
1022 /* ISA includes the baddu instruction.  */
1023 #define ISA_HAS_BADDU           (TARGET_OCTEON && !TARGET_MIPS16)
1024
1025 /* ISA includes the bbit* instructions.  */
1026 #define ISA_HAS_BBIT            (TARGET_OCTEON && !TARGET_MIPS16)
1027
1028 /* ISA includes the cins instruction.  */
1029 #define ISA_HAS_CINS            (TARGET_OCTEON && !TARGET_MIPS16)
1030
1031 /* ISA includes the exts instruction.  */
1032 #define ISA_HAS_EXTS            (TARGET_OCTEON && !TARGET_MIPS16)
1033
1034 /* ISA includes the seq and sne instructions.  */
1035 #define ISA_HAS_SEQ_SNE         (TARGET_OCTEON && !TARGET_MIPS16)
1036
1037 /* ISA includes the pop instruction.  */
1038 #define ISA_HAS_POP             (TARGET_OCTEON && !TARGET_MIPS16)
1039
1040 /* The CACHE instruction is available in non-MIPS16 code.  */
1041 #define TARGET_CACHE_BUILTIN (mips_isa >= 3)
1042
1043 /* The CACHE instruction is available.  */
1044 #define ISA_HAS_CACHE (TARGET_CACHE_BUILTIN && !TARGET_MIPS16)
1045 \f
1046 /* Add -G xx support.  */
1047
1048 #undef  SWITCH_TAKES_ARG
1049 #define SWITCH_TAKES_ARG(CHAR)                                          \
1050   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
1051
1052 #define OVERRIDE_OPTIONS mips_override_options ()
1053
1054 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
1055
1056 /* Show we can debug even without a frame pointer.  */
1057 #define CAN_DEBUG_WITHOUT_FP
1058 \f
1059 /* Tell collect what flags to pass to nm.  */
1060 #ifndef NM_FLAGS
1061 #define NM_FLAGS "-Bn"
1062 #endif
1063
1064 \f
1065 #ifndef MIPS_ABI_DEFAULT
1066 #define MIPS_ABI_DEFAULT ABI_32
1067 #endif
1068
1069 /* Use the most portable ABI flag for the ASM specs.  */
1070
1071 #if MIPS_ABI_DEFAULT == ABI_32
1072 #define MULTILIB_ABI_DEFAULT "mabi=32"
1073 #endif
1074
1075 #if MIPS_ABI_DEFAULT == ABI_O64
1076 #define MULTILIB_ABI_DEFAULT "mabi=o64"
1077 #endif
1078
1079 #if MIPS_ABI_DEFAULT == ABI_N32
1080 #define MULTILIB_ABI_DEFAULT "mabi=n32"
1081 #endif
1082
1083 #if MIPS_ABI_DEFAULT == ABI_64
1084 #define MULTILIB_ABI_DEFAULT "mabi=64"
1085 #endif
1086
1087 #if MIPS_ABI_DEFAULT == ABI_EABI
1088 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
1089 #endif
1090
1091 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
1092    to the assembler.  It may be overridden by subtargets.  */
1093 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
1094 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
1095 %{noasmopt:-O0} \
1096 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
1097 #endif
1098
1099 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
1100    the assembler.  It may be overridden by subtargets.
1101
1102    Beginning with gas 2.13, -mdebug must be passed to correctly handle
1103    COFF debugging info.  */
1104
1105 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
1106 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
1107 %{g} %{g0} %{g1} %{g2} %{g3} \
1108 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
1109 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
1110 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1111 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1112 %{gcoff*:-mdebug} %{!gcoff*:-no-mdebug}"
1113 #endif
1114
1115 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1116    overridden by subtargets.  */
1117
1118 #ifndef SUBTARGET_ASM_SPEC
1119 #define SUBTARGET_ASM_SPEC ""
1120 #endif
1121
1122 #undef ASM_SPEC
1123 #define ASM_SPEC "\
1124 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1125 %{mips32*} %{mips64*} \
1126 %{mips16} %{mno-mips16:-no-mips16} \
1127 %{mips3d} %{mno-mips3d:-no-mips3d} \
1128 %{mdmx} %{mno-mdmx:-no-mdmx} \
1129 %{mdsp} %{mno-dsp} \
1130 %{mdspr2} %{mno-dspr2} \
1131 %{msmartmips} %{mno-smartmips} \
1132 %{mmt} %{mno-mt} \
1133 %{mfix-vr4120} %{mfix-vr4130} \
1134 %(subtarget_asm_optimizing_spec) \
1135 %(subtarget_asm_debugging_spec) \
1136 %{mabi=*} %{!mabi=*: %(asm_abi_default_spec)} \
1137 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
1138 %{mfp32} %{mfp64} \
1139 %{mshared} %{mno-shared} \
1140 %{msym32} %{mno-sym32} \
1141 %{mtune=*} %{v} \
1142 %(subtarget_asm_spec)"
1143
1144 /* Extra switches sometimes passed to the linker.  */
1145 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1146   will interpret it as a -b option.  */
1147
1148 #ifndef LINK_SPEC
1149 #define LINK_SPEC "\
1150 %(endian_spec) \
1151 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32*} %{mips64*} \
1152 %{bestGnum} %{shared} %{non_shared}"
1153 #endif  /* LINK_SPEC defined */
1154
1155
1156 /* Specs for the compiler proper */
1157
1158 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1159    overridden by subtargets.  */
1160 #ifndef SUBTARGET_CC1_SPEC
1161 #define SUBTARGET_CC1_SPEC ""
1162 #endif
1163
1164 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1165
1166 #undef CC1_SPEC
1167 #define CC1_SPEC "\
1168 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1169 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1170 %{save-temps: } \
1171 %(subtarget_cc1_spec)"
1172
1173 /* Preprocessor specs.  */
1174
1175 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1176    overridden by subtargets.  */
1177 #ifndef SUBTARGET_CPP_SPEC
1178 #define SUBTARGET_CPP_SPEC ""
1179 #endif
1180
1181 #define CPP_SPEC "%(subtarget_cpp_spec)"
1182
1183 /* This macro defines names of additional specifications to put in the specs
1184    that can be used in various specifications like CC1_SPEC.  Its definition
1185    is an initializer with a subgrouping for each command option.
1186
1187    Each subgrouping contains a string constant, that defines the
1188    specification name, and a string constant that used by the GCC driver
1189    program.
1190
1191    Do not define this macro if it does not need to do anything.  */
1192
1193 #define EXTRA_SPECS                                                     \
1194   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1195   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1196   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1197   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1198   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1199   { "asm_abi_default_spec", "-" MULTILIB_ABI_DEFAULT },                 \
1200   { "endian_spec", ENDIAN_SPEC },                                       \
1201   SUBTARGET_EXTRA_SPECS
1202
1203 #ifndef SUBTARGET_EXTRA_SPECS
1204 #define SUBTARGET_EXTRA_SPECS
1205 #endif
1206 \f
1207 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1208 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
1209
1210 #ifndef PREFERRED_DEBUGGING_TYPE
1211 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
1212 #endif
1213
1214 #define DWARF2_ADDR_SIZE (ABI_HAS_64BIT_SYMBOLS ? 8 : 4)
1215
1216 /* By default, turn on GDB extensions.  */
1217 #define DEFAULT_GDB_EXTENSIONS 1
1218
1219 /* Local compiler-generated symbols must have a prefix that the assembler
1220    understands.   By default, this is $, although some targets (e.g.,
1221    NetBSD-ELF) need to override this.  */
1222
1223 #ifndef LOCAL_LABEL_PREFIX
1224 #define LOCAL_LABEL_PREFIX      "$"
1225 #endif
1226
1227 /* By default on the mips, external symbols do not have an underscore
1228    prepended, but some targets (e.g., NetBSD) require this.  */
1229
1230 #ifndef USER_LABEL_PREFIX
1231 #define USER_LABEL_PREFIX       ""
1232 #endif
1233
1234 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1235    since the length can run past this up to a continuation point.  */
1236 #undef DBX_CONTIN_LENGTH
1237 #define DBX_CONTIN_LENGTH 1500
1238
1239 /* How to renumber registers for dbx and gdb.  */
1240 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[REGNO]
1241
1242 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
1243 #define DWARF_FRAME_REGNUM(REGNO) mips_dwarf_regno[REGNO]
1244
1245 /* The DWARF 2 CFA column which tracks the return address.  */
1246 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
1247
1248 /* Before the prologue, RA lives in r31.  */
1249 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1250
1251 /* Describe how we implement __builtin_eh_return.  */
1252 #define EH_RETURN_DATA_REGNO(N) \
1253   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1254
1255 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1256
1257 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1258    The default for this in 64-bit mode is 8, which causes problems with
1259    SFmode register saves.  */
1260 #define DWARF_CIE_DATA_ALIGNMENT -4
1261
1262 /* Correct the offset of automatic variables and arguments.  Note that
1263    the MIPS debug format wants all automatic variables and arguments
1264    to be in terms of the virtual frame pointer (stack pointer before
1265    any adjustment in the function), while the MIPS 3.0 linker wants
1266    the frame pointer to be the stack pointer after the initial
1267    adjustment.  */
1268
1269 #define DEBUGGER_AUTO_OFFSET(X)                         \
1270   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1271 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1272   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1273 \f
1274 /* Target machine storage layout */
1275
1276 #define BITS_BIG_ENDIAN 0
1277 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1278 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1279
1280 /* Define this to set the endianness to use in libgcc2.c, which can
1281    not depend on target_flags.  */
1282 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1283 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1284 #else
1285 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1286 #endif
1287
1288 #define MAX_BITS_PER_WORD 64
1289
1290 /* Width of a word, in units (bytes).  */
1291 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1292 #ifndef IN_LIBGCC2
1293 #define MIN_UNITS_PER_WORD 4
1294 #endif
1295
1296 /* For MIPS, width of a floating point register.  */
1297 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1298
1299 /* The number of consecutive floating-point registers needed to store the
1300    largest format supported by the FPU.  */
1301 #define MAX_FPRS_PER_FMT (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1302
1303 /* The number of consecutive floating-point registers needed to store the
1304    smallest format supported by the FPU.  */
1305 #define MIN_FPRS_PER_FMT \
1306   (ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2 \
1307    ? 1 : MAX_FPRS_PER_FMT)
1308
1309 /* The largest size of value that can be held in floating-point
1310    registers and moved with a single instruction.  */
1311 #define UNITS_PER_HWFPVALUE \
1312   (TARGET_SOFT_FLOAT_ABI ? 0 : MAX_FPRS_PER_FMT * UNITS_PER_FPREG)
1313
1314 /* The largest size of value that can be held in floating-point
1315    registers.  */
1316 #define UNITS_PER_FPVALUE                       \
1317   (TARGET_SOFT_FLOAT_ABI ? 0                    \
1318    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
1319    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
1320
1321 /* The number of bytes in a double.  */
1322 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1323
1324 #define UNITS_PER_SIMD_WORD(MODE) \
1325   (TARGET_PAIRED_SINGLE_FLOAT ? 8 : UNITS_PER_WORD)
1326
1327 /* Set the sizes of the core types.  */
1328 #define SHORT_TYPE_SIZE 16
1329 #define INT_TYPE_SIZE 32
1330 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1331 #define LONG_LONG_TYPE_SIZE 64
1332
1333 #define FLOAT_TYPE_SIZE 32
1334 #define DOUBLE_TYPE_SIZE 64
1335 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
1336
1337 /* Define the sizes of fixed-point types.  */
1338 #define SHORT_FRACT_TYPE_SIZE 8
1339 #define FRACT_TYPE_SIZE 16
1340 #define LONG_FRACT_TYPE_SIZE 32
1341 #define LONG_LONG_FRACT_TYPE_SIZE 64
1342
1343 #define SHORT_ACCUM_TYPE_SIZE 16
1344 #define ACCUM_TYPE_SIZE 32
1345 #define LONG_ACCUM_TYPE_SIZE 64
1346 /* FIXME.  LONG_LONG_ACCUM_TYPE_SIZE should be 128 bits, but GCC
1347    doesn't support 128-bit integers for MIPS32 currently.  */
1348 #define LONG_LONG_ACCUM_TYPE_SIZE (TARGET_64BIT ? 128 : 64)
1349
1350 /* long double is not a fixed mode, but the idea is that, if we
1351    support long double, we also want a 128-bit integer type.  */
1352 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1353
1354 #ifdef IN_LIBGCC2
1355 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1356   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1357 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1358 # else
1359 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1360 # endif
1361 #endif
1362
1363 /* Width in bits of a pointer.  */
1364 #ifndef POINTER_SIZE
1365 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1366 #endif
1367
1368 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1369 #define PARM_BOUNDARY BITS_PER_WORD
1370
1371 /* Allocation boundary (in *bits*) for the code of a function.  */
1372 #define FUNCTION_BOUNDARY 32
1373
1374 /* Alignment of field after `int : 0' in a structure.  */
1375 #define EMPTY_FIELD_BOUNDARY 32
1376
1377 /* Every structure's size must be a multiple of this.  */
1378 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1379 #define STRUCTURE_SIZE_BOUNDARY 8
1380
1381 /* There is no point aligning anything to a rounder boundary than this.  */
1382 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1383
1384 /* All accesses must be aligned.  */
1385 #define STRICT_ALIGNMENT 1
1386
1387 /* Define this if you wish to imitate the way many other C compilers
1388    handle alignment of bitfields and the structures that contain
1389    them.
1390
1391    The behavior is that the type written for a bit-field (`int',
1392    `short', or other integer type) imposes an alignment for the
1393    entire structure, as if the structure really did contain an
1394    ordinary field of that type.  In addition, the bit-field is placed
1395    within the structure so that it would fit within such a field,
1396    not crossing a boundary for it.
1397
1398    Thus, on most machines, a bit-field whose type is written as `int'
1399    would not cross a four-byte boundary, and would force four-byte
1400    alignment for the whole structure.  (The alignment used may not
1401    be four bytes; it is controlled by the other alignment
1402    parameters.)
1403
1404    If the macro is defined, its definition should be a C expression;
1405    a nonzero value for the expression enables this behavior.  */
1406
1407 #define PCC_BITFIELD_TYPE_MATTERS 1
1408
1409 /* If defined, a C expression to compute the alignment given to a
1410    constant that is being placed in memory.  CONSTANT is the constant
1411    and ALIGN is the alignment that the object would ordinarily have.
1412    The value of this macro is used instead of that alignment to align
1413    the object.
1414
1415    If this macro is not defined, then ALIGN is used.
1416
1417    The typical use of this macro is to increase alignment for string
1418    constants to be word aligned so that `strcpy' calls that copy
1419    constants can be done inline.  */
1420
1421 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1422   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1423    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1424
1425 /* If defined, a C expression to compute the alignment for a static
1426    variable.  TYPE is the data type, and ALIGN is the alignment that
1427    the object would ordinarily have.  The value of this macro is used
1428    instead of that alignment to align the object.
1429
1430    If this macro is not defined, then ALIGN is used.
1431
1432    One use of this macro is to increase alignment of medium-size
1433    data to make it all fit in fewer cache lines.  Another is to
1434    cause character arrays to be word-aligned so that `strcpy' calls
1435    that copy constants to character arrays can be done inline.  */
1436
1437 #undef DATA_ALIGNMENT
1438 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1439   ((((ALIGN) < BITS_PER_WORD)                                           \
1440     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1441         || TREE_CODE (TYPE) == UNION_TYPE                               \
1442         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1443
1444 /* We need this for the same reason as DATA_ALIGNMENT, namely to cause
1445    character arrays to be word-aligned so that `strcpy' calls that copy
1446    constants to character arrays can be done inline, and 'strcmp' can be
1447    optimised to use word loads. */
1448 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
1449   DATA_ALIGNMENT (TYPE, ALIGN)
1450
1451 #define PAD_VARARGS_DOWN \
1452   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1453
1454 /* Define if operations between registers always perform the operation
1455    on the full register even if a narrower mode is specified.  */
1456 #define WORD_REGISTER_OPERATIONS
1457
1458 /* When in 64-bit mode, move insns will sign extend SImode and CCmode
1459    moves.  All other references are zero extended.  */
1460 #define LOAD_EXTEND_OP(MODE) \
1461   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1462    ? SIGN_EXTEND : ZERO_EXTEND)
1463
1464 /* Define this macro if it is advisable to hold scalars in registers
1465    in a wider mode than that declared by the program.  In such cases,
1466    the value is constrained to be within the bounds of the declared
1467    type, but kept valid in the wider mode.  The signedness of the
1468    extension may differ from that of the type.  */
1469
1470 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1471   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1472       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1473     {                                           \
1474       if ((MODE) == SImode)                     \
1475         (UNSIGNEDP) = 0;                        \
1476       (MODE) = Pmode;                           \
1477     }
1478
1479 /* Pmode is always the same as ptr_mode, but not always the same as word_mode.
1480    Extensions of pointers to word_mode must be signed.  */
1481 #define POINTERS_EXTEND_UNSIGNED false
1482
1483 /* Define if loading short immediate values into registers sign extends.  */
1484 #define SHORT_IMMEDIATES_SIGN_EXTEND
1485
1486 /* The [d]clz instructions have the natural values at 0.  */
1487
1488 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1489   ((VALUE) = GET_MODE_BITSIZE (MODE), 2)
1490 \f
1491 /* Standard register usage.  */
1492
1493 /* Number of hardware registers.  We have:
1494
1495    - 32 integer registers
1496    - 32 floating point registers
1497    - 8 condition code registers
1498    - 2 accumulator registers (hi and lo)
1499    - 32 registers each for coprocessors 0, 2 and 3
1500    - 3 fake registers:
1501         - ARG_POINTER_REGNUM
1502         - FRAME_POINTER_REGNUM
1503         - GOT_VERSION_REGNUM (see the comment above load_call<mode> for details)
1504    - 3 dummy entries that were used at various times in the past.
1505    - 6 DSP accumulator registers (3 hi-lo pairs) for MIPS DSP ASE
1506    - 6 DSP control registers  */
1507
1508 #define FIRST_PSEUDO_REGISTER 188
1509
1510 /* By default, fix the kernel registers ($26 and $27), the global
1511    pointer ($28) and the stack pointer ($29).  This can change
1512    depending on the command-line options.
1513
1514    Regarding coprocessor registers: without evidence to the contrary,
1515    it's best to assume that each coprocessor register has a unique
1516    use.  This can be overridden, in, e.g., mips_override_options or
1517    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1518    for a particular target.  */
1519
1520 #define FIXED_REGISTERS                                                 \
1521 {                                                                       \
1522   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1523   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1524   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1525   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1526   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1527   /* COP0 registers */                                                  \
1528   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1529   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1530   /* COP2 registers */                                                  \
1531   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1532   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1533   /* COP3 registers */                                                  \
1534   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1535   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1536   /* 6 DSP accumulator registers & 6 control registers */               \
1537   0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1                                    \
1538 }
1539
1540
1541 /* Set up this array for o32 by default.
1542
1543    Note that we don't mark $31 as a call-clobbered register.  The idea is
1544    that it's really the call instructions themselves which clobber $31.
1545    We don't care what the called function does with it afterwards.
1546
1547    This approach makes it easier to implement sibcalls.  Unlike normal
1548    calls, sibcalls don't clobber $31, so the register reaches the
1549    called function in tact.  EPILOGUE_USES says that $31 is useful
1550    to the called function.  */
1551
1552 #define CALL_USED_REGISTERS                                             \
1553 {                                                                       \
1554   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1555   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1556   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1557   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1558   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1559   /* COP0 registers */                                                  \
1560   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1561   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1562   /* COP2 registers */                                                  \
1563   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1564   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1565   /* COP3 registers */                                                  \
1566   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1567   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1568   /* 6 DSP accumulator registers & 6 control registers */               \
1569   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                                    \
1570 }
1571
1572
1573 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1574
1575 #define CALL_REALLY_USED_REGISTERS                                      \
1576 { /* General registers.  */                                             \
1577   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1578   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1579   /* Floating-point registers.  */                                      \
1580   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1581   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1582   /* Others.  */                                                        \
1583   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0,                       \
1584   /* COP0 registers */                                                  \
1585   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1586   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1587   /* COP2 registers */                                                  \
1588   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1589   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1590   /* COP3 registers */                                                  \
1591   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1592   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1593   /* 6 DSP accumulator registers & 6 control registers */               \
1594   1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0                                    \
1595 }
1596
1597 /* Internal macros to classify a register number as to whether it's a
1598    general purpose register, a floating point register, a
1599    multiply/divide register, or a status register.  */
1600
1601 #define GP_REG_FIRST 0
1602 #define GP_REG_LAST  31
1603 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1604 #define GP_DBX_FIRST 0
1605
1606 #define FP_REG_FIRST 32
1607 #define FP_REG_LAST  63
1608 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1609 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1610
1611 #define MD_REG_FIRST 64
1612 #define MD_REG_LAST  65
1613 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1614 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1615
1616 /* The DWARF 2 CFA column which tracks the return address from a
1617    signal handler context.  This means that to maintain backwards
1618    compatibility, no hard register can be assigned this column if it
1619    would need to be handled by the DWARF unwinder.  */
1620 #define DWARF_ALT_FRAME_RETURN_COLUMN 66
1621
1622 #define ST_REG_FIRST 67
1623 #define ST_REG_LAST  74
1624 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1625
1626
1627 /* FIXME: renumber.  */
1628 #define COP0_REG_FIRST 80
1629 #define COP0_REG_LAST 111
1630 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1631
1632 #define COP2_REG_FIRST 112
1633 #define COP2_REG_LAST 143
1634 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1635
1636 #define COP3_REG_FIRST 144
1637 #define COP3_REG_LAST 175
1638 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1639 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1640 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1641
1642 #define DSP_ACC_REG_FIRST 176
1643 #define DSP_ACC_REG_LAST 181
1644 #define DSP_ACC_REG_NUM (DSP_ACC_REG_LAST - DSP_ACC_REG_FIRST + 1)
1645
1646 #define AT_REGNUM       (GP_REG_FIRST + 1)
1647 #define HI_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST : MD_REG_FIRST + 1)
1648 #define LO_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST + 1 : MD_REG_FIRST)
1649
1650 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1651    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1652    should be used instead.  */
1653 #define FPSW_REGNUM     ST_REG_FIRST
1654
1655 #define GP_REG_P(REGNO) \
1656   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1657 #define M16_REG_P(REGNO) \
1658   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1659 #define FP_REG_P(REGNO)  \
1660   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1661 #define MD_REG_P(REGNO) \
1662   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1663 #define ST_REG_P(REGNO) \
1664   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1665 #define COP0_REG_P(REGNO) \
1666   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1667 #define COP2_REG_P(REGNO) \
1668   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1669 #define COP3_REG_P(REGNO) \
1670   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1671 #define ALL_COP_REG_P(REGNO) \
1672   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1673 /* Test if REGNO is one of the 6 new DSP accumulators.  */
1674 #define DSP_ACC_REG_P(REGNO) \
1675   ((unsigned int) ((int) (REGNO) - DSP_ACC_REG_FIRST) < DSP_ACC_REG_NUM)
1676 /* Test if REGNO is hi, lo, or one of the 6 new DSP accumulators.  */
1677 #define ACC_REG_P(REGNO) \
1678   (MD_REG_P (REGNO) || DSP_ACC_REG_P (REGNO))
1679
1680 #define FP_REG_RTX_P(X) (REG_P (X) && FP_REG_P (REGNO (X)))
1681
1682 /* True if X is (const (unspec [(const_int 0)] UNSPEC_GP)).  This is used
1683    to initialize the mips16 gp pseudo register.  */
1684 #define CONST_GP_P(X)                           \
1685   (GET_CODE (X) == CONST                        \
1686    && GET_CODE (XEXP (X, 0)) == UNSPEC          \
1687    && XINT (XEXP (X, 0), 1) == UNSPEC_GP)
1688
1689 /* Return coprocessor number from register number.  */
1690
1691 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1692   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1693    : COP3_REG_P (REGNO) ? '3' : '?')
1694
1695
1696 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1697
1698 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1699   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1700
1701 #define MODES_TIEABLE_P mips_modes_tieable_p
1702
1703 /* Register to use for pushing function arguments.  */
1704 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1705
1706 /* These two registers don't really exist: they get eliminated to either
1707    the stack or hard frame pointer.  */
1708 #define ARG_POINTER_REGNUM 77
1709 #define FRAME_POINTER_REGNUM 78
1710
1711 /* $30 is not available on the mips16, so we use $17 as the frame
1712    pointer.  */
1713 #define HARD_FRAME_POINTER_REGNUM \
1714   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1715
1716 #define FRAME_POINTER_REQUIRED (mips_frame_pointer_required ())
1717
1718 /* Register in which static-chain is passed to a function.  */
1719 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 15)
1720
1721 /* Registers used as temporaries in prologue/epilogue code:
1722
1723    - If a MIPS16 PIC function needs access to _gp, it first loads
1724      the value into MIPS16_PIC_TEMP and then copies it to $gp.
1725
1726    - The prologue can use MIPS_PROLOGUE_TEMP as a general temporary
1727      register.  The register must not conflict with MIPS16_PIC_TEMP.
1728
1729    - The epilogue can use MIPS_EPILOGUE_TEMP as a general temporary
1730      register.
1731
1732    If we're generating MIPS16 code, these registers must come from the
1733    core set of 8.  The prologue registers mustn't conflict with any
1734    incoming arguments, the static chain pointer, or the frame pointer.
1735    The epilogue temporary mustn't conflict with the return registers,
1736    the PIC call register ($25), the frame pointer, the EH stack adjustment,
1737    or the EH data registers.  */
1738
1739 #define MIPS16_PIC_TEMP_REGNUM (GP_REG_FIRST + 2)
1740 #define MIPS_PROLOGUE_TEMP_REGNUM (GP_REG_FIRST + 3)
1741 #define MIPS_EPILOGUE_TEMP_REGNUM (GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1742
1743 #define MIPS16_PIC_TEMP gen_rtx_REG (Pmode, MIPS16_PIC_TEMP_REGNUM)
1744 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1745 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1746
1747 /* Define this macro if it is as good or better to call a constant
1748    function address than to call an address kept in a register.  */
1749 #define NO_FUNCTION_CSE 1
1750
1751 /* The ABI-defined global pointer.  Sometimes we use a different
1752    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1753 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1754
1755 /* We normally use $28 as the global pointer.  However, when generating
1756    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1757    register instead.  They can then avoid saving and restoring $28
1758    and perhaps avoid using a frame at all.
1759
1760    When a leaf function uses something other than $28, mips_expand_prologue
1761    will modify pic_offset_table_rtx in place.  Take the register number
1762    from there after reload.  */
1763 #define PIC_OFFSET_TABLE_REGNUM \
1764   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1765
1766 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1767 \f
1768 /* Define the classes of registers for register constraints in the
1769    machine description.  Also define ranges of constants.
1770
1771    One of the classes must always be named ALL_REGS and include all hard regs.
1772    If there is more than one class, another class must be named NO_REGS
1773    and contain no registers.
1774
1775    The name GENERAL_REGS must be the name of a class (or an alias for
1776    another name such as ALL_REGS).  This is the class of registers
1777    that is allowed by "g" or "r" in a register constraint.
1778    Also, registers outside this class are allocated only when
1779    instructions express preferences for them.
1780
1781    The classes must be numbered in nondecreasing order; that is,
1782    a larger-numbered class must never be contained completely
1783    in a smaller-numbered class.
1784
1785    For any two classes, it is very desirable that there be another
1786    class that represents their union.  */
1787
1788 enum reg_class
1789 {
1790   NO_REGS,                      /* no registers in set */
1791   M16_REGS,                     /* mips16 directly accessible registers */
1792   T_REG,                        /* mips16 T register ($24) */
1793   M16_T_REGS,                   /* mips16 registers plus T register */
1794   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1795   V1_REG,                       /* Register $v1 ($3) used for TLS access.  */
1796   LEA_REGS,                     /* Every GPR except $25 */
1797   GR_REGS,                      /* integer registers */
1798   FP_REGS,                      /* floating point registers */
1799   MD0_REG,                      /* first multiply/divide register */
1800   MD1_REG,                      /* second multiply/divide register */
1801   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1802   COP0_REGS,                    /* generic coprocessor classes */
1803   COP2_REGS,
1804   COP3_REGS,
1805   ST_REGS,                      /* status registers (fp status) */
1806   DSP_ACC_REGS,                 /* DSP accumulator registers */
1807   ACC_REGS,                     /* Hi/Lo and DSP accumulator registers */
1808   FRAME_REGS,                   /* $arg and $frame */
1809   GR_AND_MD0_REGS,              /* union classes */
1810   GR_AND_MD1_REGS,
1811   GR_AND_MD_REGS,
1812   GR_AND_ACC_REGS,
1813   ALL_REGS,                     /* all registers */
1814   LIM_REG_CLASSES               /* max value + 1 */
1815 };
1816
1817 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1818
1819 #define GENERAL_REGS GR_REGS
1820
1821 /* An initializer containing the names of the register classes as C
1822    string constants.  These names are used in writing some of the
1823    debugging dumps.  */
1824
1825 #define REG_CLASS_NAMES                                                 \
1826 {                                                                       \
1827   "NO_REGS",                                                            \
1828   "M16_REGS",                                                           \
1829   "T_REG",                                                              \
1830   "M16_T_REGS",                                                         \
1831   "PIC_FN_ADDR_REG",                                                    \
1832   "V1_REG",                                                             \
1833   "LEA_REGS",                                                           \
1834   "GR_REGS",                                                            \
1835   "FP_REGS",                                                            \
1836   "MD0_REG",                                                            \
1837   "MD1_REG",                                                            \
1838   "MD_REGS",                                                            \
1839   /* coprocessor registers */                                           \
1840   "COP0_REGS",                                                          \
1841   "COP2_REGS",                                                          \
1842   "COP3_REGS",                                                          \
1843   "ST_REGS",                                                            \
1844   "DSP_ACC_REGS",                                                       \
1845   "ACC_REGS",                                                           \
1846   "FRAME_REGS",                                                         \
1847   "GR_AND_MD0_REGS",                                                    \
1848   "GR_AND_MD1_REGS",                                                    \
1849   "GR_AND_MD_REGS",                                                     \
1850   "GR_AND_ACC_REGS",                                                    \
1851   "ALL_REGS"                                                            \
1852 }
1853
1854 /* An initializer containing the contents of the register classes,
1855    as integers which are bit masks.  The Nth integer specifies the
1856    contents of class N.  The way the integer MASK is interpreted is
1857    that register R is in the class if `MASK & (1 << R)' is 1.
1858
1859    When the machine has more than 32 registers, an integer does not
1860    suffice.  Then the integers are replaced by sub-initializers,
1861    braced groupings containing several integers.  Each
1862    sub-initializer must be suitable as an initializer for the type
1863    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1864
1865 #define REG_CLASS_CONTENTS                                                                              \
1866 {                                                                                                       \
1867   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* NO_REGS */           \
1868   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* M16_REGS */          \
1869   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* T_REG */             \
1870   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* M16_T_REGS */        \
1871   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* PIC_FN_ADDR_REG */   \
1872   { 0x00000008, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* V1_REG */            \
1873   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* LEA_REGS */          \
1874   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* GR_REGS */           \
1875   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* FP_REGS */           \
1876   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* MD0_REG */           \
1877   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* MD1_REG */           \
1878   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* MD_REGS */           \
1879   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* COP0_REGS */         \
1880   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* COP2_REGS */         \
1881   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* COP3_REGS */         \
1882   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* ST_REGS */           \
1883   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x003f0000 },   /* DSP_ACC_REGS */      \
1884   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* ACC_REGS */          \
1885   { 0x00000000, 0x00000000, 0x00006000, 0x00000000, 0x00000000, 0x00000000 },   /* FRAME_REGS */        \
1886   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* GR_AND_MD0_REGS */   \
1887   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* GR_AND_MD1_REGS */   \
1888   { 0xffffffff, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* GR_AND_MD_REGS */    \
1889   { 0xffffffff, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* GR_AND_ACC_REGS */   \
1890   { 0xffffffff, 0xffffffff, 0xffff67ff, 0xffffffff, 0xffffffff, 0x0fffffff }    /* ALL_REGS */          \
1891 }
1892
1893
1894 /* A C expression whose value is a register class containing hard
1895    register REGNO.  In general there is more that one such class;
1896    choose a class which is "minimal", meaning that no smaller class
1897    also contains the register.  */
1898
1899 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1900
1901 /* A macro whose definition is the name of the class to which a
1902    valid base register must belong.  A base register is one used in
1903    an address which is the register value plus a displacement.  */
1904
1905 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1906
1907 /* A macro whose definition is the name of the class to which a
1908    valid index register must belong.  An index register is one used
1909    in an address where its value is either multiplied by a scale
1910    factor or added to another register (as well as added to a
1911    displacement).  */
1912
1913 #define INDEX_REG_CLASS NO_REGS
1914
1915 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1916    registers explicitly used in the rtl to be used as spill registers
1917    but prevents the compiler from extending the lifetime of these
1918    registers.  */
1919
1920 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1921
1922 /* We generally want to put call-clobbered registers ahead of
1923    call-saved ones.  (IRA expects this.)  */
1924
1925 #define REG_ALLOC_ORDER                                                 \
1926 { /* Call-clobbered GPRs.  */                                           \
1927    1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,           \
1928   24, 25, 31,                                                           \
1929   /* The global pointer.  This is call-clobbered for o32 and o64        \
1930      abicalls, call-saved for n32 and n64 abicalls, and a program       \
1931      invariant otherwise.  Putting it between the call-clobbered        \
1932      and call-saved registers should cope with all eventualities.  */   \
1933   28,                                                                   \
1934   /* Call-saved GPRs.  */                                               \
1935   16, 17, 18, 19, 20, 21, 22, 23, 30,                                   \
1936   /* GPRs that can never be exposed to the register allocator.  */      \
1937    0, 26, 27, 29,                                                       \
1938   /* Call-clobbered FPRs.  */                                           \
1939   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
1940   48, 49, 50, 51,                                                       \
1941   /* FPRs that are usually call-saved.  The odd ones are actually       \
1942      call-clobbered for n32, but listing them ahead of the even         \
1943      registers might encourage the register allocator to fragment       \
1944      the available FPR pairs.  We need paired FPRs to store long        \
1945      doubles, so it isn't clear that using a different order            \
1946      for n32 would be a win.  */                                        \
1947   52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,                       \
1948   /* None of the remaining classes have defined call-saved              \
1949      registers.  */                                                     \
1950   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
1951   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
1952   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
1953   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
1954   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
1955   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
1956   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175,      \
1957   176,177,178,179,180,181,182,183,184,185,186,187                       \
1958 }
1959
1960 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1961    to be rearranged based on a particular function.  On the mips16, we
1962    want to allocate $24 (T_REG) before other registers for
1963    instructions for which it is possible.  */
1964
1965 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
1966
1967 /* True if VALUE is an unsigned 6-bit number.  */
1968
1969 #define UIMM6_OPERAND(VALUE) \
1970   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0x3f) == 0)
1971
1972 /* True if VALUE is a signed 10-bit number.  */
1973
1974 #define IMM10_OPERAND(VALUE) \
1975   ((unsigned HOST_WIDE_INT) (VALUE) + 0x200 < 0x400)
1976
1977 /* True if VALUE is a signed 16-bit number.  */
1978
1979 #define SMALL_OPERAND(VALUE) \
1980   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
1981
1982 /* True if VALUE is an unsigned 16-bit number.  */
1983
1984 #define SMALL_OPERAND_UNSIGNED(VALUE) \
1985   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
1986
1987 /* True if VALUE can be loaded into a register using LUI.  */
1988
1989 #define LUI_OPERAND(VALUE)                                      \
1990   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
1991    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
1992
1993 /* Return a value X with the low 16 bits clear, and such that
1994    VALUE - X is a signed 16-bit value.  */
1995
1996 #define CONST_HIGH_PART(VALUE) \
1997   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
1998
1999 #define CONST_LOW_PART(VALUE) \
2000   ((VALUE) - CONST_HIGH_PART (VALUE))
2001
2002 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
2003 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
2004 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
2005
2006 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
2007   mips_preferred_reload_class (X, CLASS)
2008
2009 /* The HI and LO registers can only be reloaded via the general
2010    registers.  Condition code registers can only be loaded to the
2011    general registers, and from the floating point registers.  */
2012
2013 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
2014   mips_secondary_reload_class (CLASS, MODE, X, true)
2015 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
2016   mips_secondary_reload_class (CLASS, MODE, X, false)
2017
2018 /* Return the maximum number of consecutive registers
2019    needed to represent mode MODE in a register of class CLASS.  */
2020
2021 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
2022
2023 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
2024   mips_cannot_change_mode_class (FROM, TO, CLASS)
2025 \f
2026 /* Stack layout; function entry, exit and calling.  */
2027
2028 #define STACK_GROWS_DOWNWARD
2029
2030 /* The offset of the first local variable from the beginning of the frame.
2031    See mips_compute_frame_info for details about the frame layout.  */
2032
2033 #define STARTING_FRAME_OFFSET                                           \
2034   (crtl->outgoing_args_size                                     \
2035    + (TARGET_CALL_CLOBBERED_GP ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
2036
2037 #define RETURN_ADDR_RTX mips_return_addr
2038
2039 /* Mask off the MIPS16 ISA bit in unwind addresses.
2040
2041    The reason for this is a little subtle.  When unwinding a call,
2042    we are given the call's return address, which on most targets
2043    is the address of the following instruction.  However, what we
2044    actually want to find is the EH region for the call itself.
2045    The target-independent unwind code therefore searches for "RA - 1".
2046
2047    In the MIPS16 case, RA is always an odd-valued (ISA-encoded) address.
2048    RA - 1 is therefore the real (even-valued) start of the return
2049    instruction.  EH region labels are usually odd-valued MIPS16 symbols
2050    too, so a search for an even address within a MIPS16 region would
2051    usually work.
2052
2053    However, there is an exception.  If the end of an EH region is also
2054    the end of a function, the end label is allowed to be even.  This is
2055    necessary because a following non-MIPS16 function may also need EH
2056    information for its first instruction.
2057
2058    Thus a MIPS16 region may be terminated by an ISA-encoded or a
2059    non-ISA-encoded address.  This probably isn't ideal, but it is
2060    the traditional (legacy) behavior.  It is therefore only safe
2061    to search MIPS EH regions for an _odd-valued_ address.
2062
2063    Masking off the ISA bit means that the target-independent code
2064    will search for "(RA & -2) - 1", which is guaranteed to be odd.  */
2065 #define MASK_RETURN_ADDR GEN_INT (-2)
2066
2067
2068 /* Similarly, don't use the least-significant bit to tell pointers to
2069    code from vtable index.  */
2070
2071 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
2072
2073 /* The eliminations to $17 are only used for mips16 code.  See the
2074    definition of HARD_FRAME_POINTER_REGNUM.  */
2075
2076 #define ELIMINABLE_REGS                                                 \
2077 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
2078  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
2079  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
2080  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
2081  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
2082  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
2083
2084 /* Make sure that we're not trying to eliminate to the wrong hard frame
2085    pointer.  */
2086 #define CAN_ELIMINATE(FROM, TO) \
2087   ((TO) == HARD_FRAME_POINTER_REGNUM || (TO) == STACK_POINTER_REGNUM)
2088
2089 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
2090   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
2091
2092 /* Allocate stack space for arguments at the beginning of each function.  */
2093 #define ACCUMULATE_OUTGOING_ARGS 1
2094
2095 /* The argument pointer always points to the first argument.  */
2096 #define FIRST_PARM_OFFSET(FNDECL) 0
2097
2098 /* o32 and o64 reserve stack space for all argument registers.  */
2099 #define REG_PARM_STACK_SPACE(FNDECL)                    \
2100   (TARGET_OLDABI                                        \
2101    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
2102    : 0)
2103
2104 /* Define this if it is the responsibility of the caller to
2105    allocate the area reserved for arguments passed in registers.
2106    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
2107    of this macro is to determine whether the space is included in
2108    `crtl->outgoing_args_size'.  */
2109 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
2110
2111 #define STACK_BOUNDARY (TARGET_NEWABI ? 128 : 64)
2112 \f
2113 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
2114
2115 /* Symbolic macros for the registers used to return integer and floating
2116    point values.  */
2117
2118 #define GP_RETURN (GP_REG_FIRST + 2)
2119 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
2120
2121 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
2122
2123 /* Symbolic macros for the first/last argument registers.  */
2124
2125 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
2126 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2127 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
2128 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2129
2130 #define LIBCALL_VALUE(MODE) \
2131   mips_function_value (NULL_TREE, MODE)
2132
2133 #define FUNCTION_VALUE(VALTYPE, FUNC) \
2134   mips_function_value (VALTYPE, VOIDmode)
2135
2136 /* 1 if N is a possible register number for a function value.
2137    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
2138    Currently, R2 and F0 are only implemented here (C has no complex type)  */
2139
2140 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
2141   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
2142       && (N) == FP_RETURN + 2))
2143
2144 /* 1 if N is a possible register number for function argument passing.
2145    We have no FP argument registers when soft-float.  When FP registers
2146    are 32 bits, we can't directly reference the odd numbered ones.  */
2147
2148 #define FUNCTION_ARG_REGNO_P(N)                                 \
2149   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
2150     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
2151    && !fixed_regs[N])
2152 \f
2153 /* This structure has to cope with two different argument allocation
2154    schemes.  Most MIPS ABIs view the arguments as a structure, of which
2155    the first N words go in registers and the rest go on the stack.  If I
2156    < N, the Ith word might go in Ith integer argument register or in a
2157    floating-point register.  For these ABIs, we only need to remember
2158    the offset of the current argument into the structure.
2159
2160    The EABI instead allocates the integer and floating-point arguments
2161    separately.  The first N words of FP arguments go in FP registers,
2162    the rest go on the stack.  Likewise, the first N words of the other
2163    arguments go in integer registers, and the rest go on the stack.  We
2164    need to maintain three counts: the number of integer registers used,
2165    the number of floating-point registers used, and the number of words
2166    passed on the stack.
2167
2168    We could keep separate information for the two ABIs (a word count for
2169    the standard ABIs, and three separate counts for the EABI).  But it
2170    seems simpler to view the standard ABIs as forms of EABI that do not
2171    allocate floating-point registers.
2172
2173    So for the standard ABIs, the first N words are allocated to integer
2174    registers, and mips_function_arg decides on an argument-by-argument
2175    basis whether that argument should really go in an integer register,
2176    or in a floating-point one.  */
2177
2178 typedef struct mips_args {
2179   /* Always true for varargs functions.  Otherwise true if at least
2180      one argument has been passed in an integer register.  */
2181   int gp_reg_found;
2182
2183   /* The number of arguments seen so far.  */
2184   unsigned int arg_number;
2185
2186   /* The number of integer registers used so far.  For all ABIs except
2187      EABI, this is the number of words that have been added to the
2188      argument structure, limited to MAX_ARGS_IN_REGISTERS.  */
2189   unsigned int num_gprs;
2190
2191   /* For EABI, the number of floating-point registers used so far.  */
2192   unsigned int num_fprs;
2193
2194   /* The number of words passed on the stack.  */
2195   unsigned int stack_words;
2196
2197   /* On the mips16, we need to keep track of which floating point
2198      arguments were passed in general registers, but would have been
2199      passed in the FP regs if this were a 32-bit function, so that we
2200      can move them to the FP regs if we wind up calling a 32-bit
2201      function.  We record this information in fp_code, encoded in base
2202      four.  A zero digit means no floating point argument, a one digit
2203      means an SFmode argument, and a two digit means a DFmode argument,
2204      and a three digit is not used.  The low order digit is the first
2205      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2206      an SFmode argument.  ??? A more sophisticated approach will be
2207      needed if MIPS_ABI != ABI_32.  */
2208   int fp_code;
2209
2210   /* True if the function has a prototype.  */
2211   int prototype;
2212 } CUMULATIVE_ARGS;
2213
2214 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2215    for a call to a function whose data type is FNTYPE.
2216    For a library call, FNTYPE is 0.  */
2217
2218 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
2219   mips_init_cumulative_args (&CUM, FNTYPE)
2220
2221 /* Update the data in CUM to advance over an argument
2222    of mode MODE and data type TYPE.
2223    (TYPE is null for libcalls where that information may not be available.)  */
2224
2225 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
2226   mips_function_arg_advance (&CUM, MODE, TYPE, NAMED)
2227
2228 /* Determine where to put an argument to a function.
2229    Value is zero to push the argument on the stack,
2230    or a hard register in which to store the argument.
2231
2232    MODE is the argument's machine mode.
2233    TYPE is the data type of the argument (as a tree).
2234     This is null for libcalls where that information may
2235     not be available.
2236    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2237     the preceding args and about the function being called.
2238    NAMED is nonzero if this argument is a named parameter
2239     (otherwise it is an extra parameter matching an ellipsis).  */
2240
2241 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2242   mips_function_arg (&CUM, MODE, TYPE, NAMED)
2243
2244 #define FUNCTION_ARG_BOUNDARY mips_function_arg_boundary
2245
2246 #define FUNCTION_ARG_PADDING(MODE, TYPE) \
2247   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
2248
2249 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST) \
2250   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
2251
2252 /* True if using EABI and varargs can be passed in floating-point
2253    registers.  Under these conditions, we need a more complex form
2254    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2255 #define EABI_FLOAT_VARARGS_P \
2256         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2257
2258 \f
2259 /* Say that the epilogue uses the return address register.  Note that
2260    in the case of sibcalls, the values "used by the epilogue" are
2261    considered live at the start of the called function.
2262
2263    If using a GOT, say that the epilogue also uses GOT_VERSION_REGNUM.
2264    See the comment above load_call<mode> for details.  */
2265 #define EPILOGUE_USES(REGNO) \
2266   ((REGNO) == 31 || (TARGET_USE_GOT && (REGNO) == GOT_VERSION_REGNUM))
2267
2268 /* Treat LOC as a byte offset from the stack pointer and round it up
2269    to the next fully-aligned offset.  */
2270 #define MIPS_STACK_ALIGN(LOC) \
2271   (TARGET_NEWABI ? ((LOC) + 15) & -16 : ((LOC) + 7) & -8)
2272
2273 \f
2274 /* Output assembler code to FILE to increment profiler label # LABELNO
2275    for profiling a function entry.  */
2276
2277 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2278 {                                                                       \
2279   if (TARGET_MIPS16)                                                    \
2280     sorry ("mips16 function profiling");                                \
2281   if (TARGET_LONG_CALLS)                                                \
2282     {                                                                   \
2283       /*  For TARGET_LONG_CALLS use $3 for the address of _mcount.  */  \
2284       if (Pmode == DImode)                                              \
2285         fprintf (FILE, "\tdla\t%s,_mcount\n", reg_names[GP_REG_FIRST + 3]); \
2286       else                                                              \
2287         fprintf (FILE, "\tla\t%s,_mcount\n", reg_names[GP_REG_FIRST + 3]); \
2288     }                                                                   \
2289   fprintf (FILE, "\t.set\tnoat\n");                                     \
2290   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2291            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2292   /* _mcount treats $2 as the static chain register.  */                \
2293   if (cfun->static_chain_decl != NULL)                                  \
2294     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[2],                     \
2295              reg_names[STATIC_CHAIN_REGNUM]);                           \
2296   if (!TARGET_NEWABI)                                                   \
2297     {                                                                   \
2298       fprintf (FILE,                                                    \
2299                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2300                TARGET_64BIT ? "dsubu" : "subu",                         \
2301                reg_names[STACK_POINTER_REGNUM],                         \
2302                reg_names[STACK_POINTER_REGNUM],                         \
2303                Pmode == DImode ? 16 : 8);                               \
2304     }                                                                   \
2305   if (TARGET_LONG_CALLS)                                                \
2306     fprintf (FILE, "\tjalr\t%s\n", reg_names[GP_REG_FIRST + 3]);        \
2307   else                                                                  \
2308     fprintf (FILE, "\tjal\t_mcount\n");                                 \
2309   fprintf (FILE, "\t.set\tat\n");                                       \
2310   /* _mcount treats $2 as the static chain register.  */                \
2311   if (cfun->static_chain_decl != NULL)                                  \
2312     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[STATIC_CHAIN_REGNUM],   \
2313              reg_names[2]);                                             \
2314 }
2315
2316 /* The profiler preserves all interesting registers, including $31.  */
2317 #define MIPS_SAVE_REG_FOR_PROFILING_P(REGNO) false
2318
2319 /* No mips port has ever used the profiler counter word, so don't emit it
2320    or the label for it.  */
2321
2322 #define NO_PROFILE_COUNTERS 1
2323
2324 /* Define this macro if the code for function profiling should come
2325    before the function prologue.  Normally, the profiling code comes
2326    after.  */
2327
2328 /* #define PROFILE_BEFORE_PROLOGUE */
2329
2330 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2331    the stack pointer does not matter.  The value is tested only in
2332    functions that have frame pointers.
2333    No definition is equivalent to always zero.  */
2334
2335 #define EXIT_IGNORE_STACK 1
2336
2337 \f
2338 /* A C statement to output, on the stream FILE, assembler code for a
2339    block of data that contains the constant parts of a trampoline.
2340    This code should not include a label--the label is taken care of
2341    automatically.  */
2342
2343 #define TRAMPOLINE_TEMPLATE(STREAM)                                     \
2344 {                                                                       \
2345   if (ptr_mode == DImode)                                               \
2346     fprintf (STREAM, "\t.word\t0x03e0082d\t\t# dmove   $1,$31\n");      \
2347   else                                                                  \
2348     fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");       \
2349   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2350   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2351   if (ptr_mode == DImode)                                               \
2352     {                                                                   \
2353       fprintf (STREAM, "\t.word\t0xdff90014\t\t# ld     $25,20($31)\n"); \
2354       fprintf (STREAM, "\t.word\t0xdfef001c\t\t# ld     $15,28($31)\n"); \
2355     }                                                                   \
2356   else                                                                  \
2357     {                                                                   \
2358       fprintf (STREAM, "\t.word\t0x8ff90010\t\t# lw     $25,16($31)\n"); \
2359       fprintf (STREAM, "\t.word\t0x8fef0014\t\t# lw     $15,20($31)\n"); \
2360     }                                                                   \
2361   fprintf (STREAM, "\t.word\t0x03200008\t\t# jr     $25\n");            \
2362   if (ptr_mode == DImode)                                               \
2363     {                                                                   \
2364       fprintf (STREAM, "\t.word\t0x0020f82d\t\t# dmove   $31,$1\n");    \
2365       fprintf (STREAM, "\t.word\t0x00000000\t\t# <padding>\n");         \
2366       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2367       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2368     }                                                                   \
2369   else                                                                  \
2370     {                                                                   \
2371       fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");     \
2372       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2373       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2374     }                                                                   \
2375 }
2376
2377 /* A C expression for the size in bytes of the trampoline, as an
2378    integer.  */
2379
2380 #define TRAMPOLINE_SIZE (ptr_mode == DImode ? 48 : 36)
2381
2382 /* Alignment required for trampolines, in bits.  */
2383
2384 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2385
2386 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2387    program and data caches.  */
2388
2389 #ifndef CACHE_FLUSH_FUNC
2390 #define CACHE_FLUSH_FUNC "_flush_cache"
2391 #endif
2392
2393 #define MIPS_ICACHE_SYNC(ADDR, SIZE)                                    \
2394   /* Flush both caches.  We need to flush the data cache in case        \
2395      the system has a write-back cache.  */                             \
2396   emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func), \
2397                      0, VOIDmode, 3, ADDR, Pmode, SIZE, Pmode,          \
2398                      GEN_INT (3), TYPE_MODE (integer_type_node))
2399
2400 /* A C statement to initialize the variable parts of a trampoline.
2401    ADDR is an RTX for the address of the trampoline; FNADDR is an
2402    RTX for the address of the nested function; STATIC_CHAIN is an
2403    RTX for the static chain value that should be passed to the
2404    function when it is called.  */
2405
2406 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2407 {                                                                           \
2408   rtx func_addr, chain_addr, end_addr;                                      \
2409                                                                             \
2410   func_addr = plus_constant (ADDR, ptr_mode == DImode ? 32 : 28);           \
2411   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2412   mips_emit_move (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2413   mips_emit_move (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2414   end_addr = gen_reg_rtx (Pmode);                                           \
2415   emit_insn (gen_add3_insn (end_addr, copy_rtx (ADDR),                      \
2416                             GEN_INT (TRAMPOLINE_SIZE)));                    \
2417   emit_insn (gen_clear_cache (copy_rtx (ADDR), end_addr));                  \
2418 }
2419 \f
2420 /* Addressing modes, and classification of registers for them.  */
2421
2422 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2423 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2424   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2425
2426 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2427    and check its validity for a certain class.
2428    We have two alternate definitions for each of them.
2429    The usual definition accepts all pseudo regs; the other rejects them all.
2430    The symbol REG_OK_STRICT causes the latter definition to be used.
2431
2432    Most source files want to accept pseudo regs in the hope that
2433    they will get allocated to the class that the insn wants them to be in.
2434    Some source files that are used after register allocation
2435    need to be strict.  */
2436
2437 #ifndef REG_OK_STRICT
2438 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2439   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2440 #else
2441 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2442   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2443 #endif
2444
2445 #define REG_OK_FOR_INDEX_P(X) 0
2446
2447 \f
2448 /* Maximum number of registers that can appear in a valid memory address.  */
2449
2450 #define MAX_REGS_PER_ADDRESS 1
2451
2452 #ifdef REG_OK_STRICT
2453 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2454 {                                               \
2455   if (mips_legitimate_address_p (MODE, X, 1))   \
2456     goto ADDR;                                  \
2457 }
2458 #else
2459 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2460 {                                               \
2461   if (mips_legitimate_address_p (MODE, X, 0))   \
2462     goto ADDR;                                  \
2463 }
2464 #endif
2465
2466 /* Check for constness inline but use mips_legitimate_address_p
2467    to check whether a constant really is an address.  */
2468
2469 #define CONSTANT_ADDRESS_P(X) \
2470   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2471
2472 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2473
2474 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2475   do {                                                          \
2476     if (mips_legitimize_address (&(X), MODE))                   \
2477       goto WIN;                                                 \
2478   } while (0)
2479
2480
2481 /* A C statement or compound statement with a conditional `goto
2482    LABEL;' executed if memory address X (an RTX) can have different
2483    meanings depending on the machine mode of the memory reference it
2484    is used for.
2485
2486    Autoincrement and autodecrement addresses typically have
2487    mode-dependent effects because the amount of the increment or
2488    decrement is the size of the operand being addressed.  Some
2489    machines have other mode-dependent addresses.  Many RISC machines
2490    have no mode-dependent addresses.
2491
2492    You may assume that ADDR is a valid address for the machine.  */
2493
2494 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
2495
2496 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2497    'the start of the function that this code is output in'.  */
2498
2499 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2500   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2501     asm_fprintf ((FILE), "%U%s",                                        \
2502                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2503   else                                                                  \
2504     asm_fprintf ((FILE), "%U%s", (NAME))
2505 \f
2506 /* Flag to mark a function decl symbol that requires a long call.  */
2507 #define SYMBOL_FLAG_LONG_CALL   (SYMBOL_FLAG_MACH_DEP << 0)
2508 #define SYMBOL_REF_LONG_CALL_P(X)                                       \
2509   ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_LONG_CALL) != 0)
2510
2511 /* This flag marks functions that cannot be lazily bound.  */
2512 #define SYMBOL_FLAG_BIND_NOW (SYMBOL_FLAG_MACH_DEP << 1)
2513 #define SYMBOL_REF_BIND_NOW_P(RTX) \
2514   ((SYMBOL_REF_FLAGS (RTX) & SYMBOL_FLAG_BIND_NOW) != 0)
2515
2516 /* True if we're generating a form of MIPS16 code in which jump tables
2517    are stored in the text section and encoded as 16-bit PC-relative
2518    offsets.  This is only possible when general text loads are allowed,
2519    since the table access itself will be an "lh" instruction.  */
2520 /* ??? 16-bit offsets can overflow in large functions.  */
2521 #define TARGET_MIPS16_SHORT_JUMP_TABLES TARGET_MIPS16_TEXT_LOADS
2522
2523 #define JUMP_TABLES_IN_TEXT_SECTION TARGET_MIPS16_SHORT_JUMP_TABLES
2524
2525 #define CASE_VECTOR_MODE (TARGET_MIPS16_SHORT_JUMP_TABLES ? HImode : ptr_mode)
2526
2527 #define CASE_VECTOR_PC_RELATIVE TARGET_MIPS16_SHORT_JUMP_TABLES
2528
2529 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2530 #ifndef DEFAULT_SIGNED_CHAR
2531 #define DEFAULT_SIGNED_CHAR 1
2532 #endif
2533
2534 /* Although LDC1 and SDC1 provide 64-bit moves on 32-bit targets,
2535    we generally don't want to use them for copying arbitrary data.
2536    A single N-word move is usually the same cost as N single-word moves.  */
2537 #define MOVE_MAX UNITS_PER_WORD
2538 #define MAX_MOVE_MAX 8
2539
2540 /* Define this macro as a C expression which is nonzero if
2541    accessing less than a word of memory (i.e. a `char' or a
2542    `short') is no faster than accessing a word of memory, i.e., if
2543    such access require more than one instruction or if there is no
2544    difference in cost between byte and (aligned) word loads.
2545
2546    On RISC machines, it tends to generate better code to define
2547    this as 1, since it avoids making a QI or HI mode register.
2548
2549    But, generating word accesses for -mips16 is generally bad as shifts
2550    (often extended) would be needed for byte accesses.  */
2551 #define SLOW_BYTE_ACCESS (!TARGET_MIPS16)
2552
2553 /* Define this to be nonzero if shift instructions ignore all but the low-order
2554    few bits.  */
2555 #define SHIFT_COUNT_TRUNCATED 1
2556
2557 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2558    is done just by pretending it is already truncated.  */
2559 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2560   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2561
2562
2563 /* Specify the machine mode that pointers have.
2564    After generation of rtl, the compiler makes no further distinction
2565    between pointers and any other objects of this machine mode.  */
2566
2567 #ifndef Pmode
2568 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2569 #endif
2570
2571 /* Give call MEMs SImode since it is the "most permissive" mode
2572    for both 32-bit and 64-bit targets.  */
2573
2574 #define FUNCTION_MODE SImode
2575
2576 \f
2577 /* A C expression for the cost of moving data from a register in
2578    class FROM to one in class TO.  The classes are expressed using
2579    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2580    the default; other values are interpreted relative to that.
2581
2582    It is not required that the cost always equal 2 when FROM is the
2583    same as TO; on some machines it is expensive to move between
2584    registers if they are not general registers.
2585
2586    If reload sees an insn consisting of a single `set' between two
2587    hard registers, and if `REGISTER_MOVE_COST' applied to their
2588    classes returns a value of 2, reload does not check to ensure
2589    that the constraints of the insn are met.  Setting a cost of
2590    other than 2 will allow reload to verify that the constraints are
2591    met.  You should do this if the `movM' pattern's constraints do
2592    not allow such copying.  */
2593
2594 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2595   mips_register_move_cost (MODE, FROM, TO)
2596
2597 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2598   (mips_cost->memory_latency                    \
2599    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2600
2601 /* Define if copies to/from condition code registers should be avoided.
2602
2603    This is needed for the MIPS because reload_outcc is not complete;
2604    it needs to handle cases where the source is a general or another
2605    condition code register.  */
2606 #define AVOID_CCMODE_COPIES
2607
2608 /* A C expression for the cost of a branch instruction.  A value of
2609    1 is the default; other values are interpreted relative to that.  */
2610
2611 #define BRANCH_COST(speed_p, predictable_p) mips_branch_cost
2612 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
2613
2614 /* If defined, modifies the length assigned to instruction INSN as a
2615    function of the context in which it is used.  LENGTH is an lvalue
2616    that contains the initially computed length of the insn and should
2617    be updated with the correct length of the insn.  */
2618 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2619   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2620
2621 /* Return the asm template for a non-MIPS16 conditional branch instruction.
2622    OPCODE is the opcode's mnemonic and OPERANDS is the asm template for
2623    its operands.  */
2624 #define MIPS_BRANCH(OPCODE, OPERANDS) \
2625   "%*" OPCODE "%?\t" OPERANDS "%/"
2626
2627 /* Return the asm template for a call.  INSN is the instruction's mnemonic
2628    ("j" or "jal"), OPERANDS are its operands, and OPNO is the operand number
2629    of the target.
2630
2631    When generating GOT code without explicit relocation operators,
2632    all calls should use assembly macros.  Otherwise, all indirect
2633    calls should use "jr" or "jalr"; we will arrange to restore $gp
2634    afterwards if necessary.  Finally, we can only generate direct
2635    calls for -mabicalls by temporarily switching to non-PIC mode.  */
2636 #define MIPS_CALL(INSN, OPERANDS, OPNO)                         \
2637   (TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS                    \
2638    ? "%*" INSN "\t%" #OPNO "%/"                                 \
2639    : REG_P (OPERANDS[OPNO])                                     \
2640    ? "%*" INSN "r\t%" #OPNO "%/"                                \
2641    : TARGET_ABICALLS_PIC2                                       \
2642    ? (".option\tpic0\n\t"                                       \
2643       "%*" INSN "\t%" #OPNO "%/\n\t"                            \
2644       ".option\tpic2")                                          \
2645    : "%*" INSN "\t%" #OPNO "%/")
2646 \f
2647 /* Control the assembler format that we output.  */
2648
2649 /* Output to assembler file text saying following lines
2650    may contain character constants, extra white space, comments, etc.  */
2651
2652 #ifndef ASM_APP_ON
2653 #define ASM_APP_ON " #APP\n"
2654 #endif
2655
2656 /* Output to assembler file text saying following lines
2657    no longer contain unusual constructs.  */
2658
2659 #ifndef ASM_APP_OFF
2660 #define ASM_APP_OFF " #NO_APP\n"
2661 #endif
2662
2663 #define REGISTER_NAMES                                                     \
2664 { "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",            \
2665   "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",           \
2666   "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",           \
2667   "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",           \
2668   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",           \
2669   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",          \
2670   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",          \
2671   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",          \
2672   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",         \
2673   "$fcc5","$fcc6","$fcc7","", "", "$arg", "$frame", "$fakec",              \
2674   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",  \
2675   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15", \
2676   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23", \
2677   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31", \
2678   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",  \
2679   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15", \
2680   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23", \
2681   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31", \
2682   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",  \
2683   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15", \
2684   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23", \
2685   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31", \
2686   "$ac1hi","$ac1lo","$ac2hi","$ac2lo","$ac3hi","$ac3lo","$dsp_po","$dsp_sc", \
2687   "$dsp_ca","$dsp_ou","$dsp_cc","$dsp_ef" }
2688
2689 /* List the "software" names for each register.  Also list the numerical
2690    names for $fp and $sp.  */
2691
2692 #define ADDITIONAL_REGISTER_NAMES                                       \
2693 {                                                                       \
2694   { "$29",      29 + GP_REG_FIRST },                                    \
2695   { "$30",      30 + GP_REG_FIRST },                                    \
2696   { "at",        1 + GP_REG_FIRST },                                    \
2697   { "v0",        2 + GP_REG_FIRST },                                    \
2698   { "v1",        3 + GP_REG_FIRST },                                    \
2699   { "a0",        4 + GP_REG_FIRST },                                    \
2700   { "a1",        5 + GP_REG_FIRST },                                    \
2701   { "a2",        6 + GP_REG_FIRST },                                    \
2702   { "a3",        7 + GP_REG_FIRST },                                    \
2703   { "t0",        8 + GP_REG_FIRST },                                    \
2704   { "t1",        9 + GP_REG_FIRST },                                    \
2705   { "t2",       10 + GP_REG_FIRST },                                    \
2706   { "t3",       11 + GP_REG_FIRST },                                    \
2707   { "t4",       12 + GP_REG_FIRST },                                    \
2708   { "t5",       13 + GP_REG_FIRST },                                    \
2709   { "t6",       14 + GP_REG_FIRST },                                    \
2710   { "t7",       15 + GP_REG_FIRST },                                    \
2711   { "s0",       16 + GP_REG_FIRST },                                    \
2712   { "s1",       17 + GP_REG_FIRST },                                    \
2713   { "s2",       18 + GP_REG_FIRST },                                    \
2714   { "s3",       19 + GP_REG_FIRST },                                    \
2715   { "s4",       20 + GP_REG_FIRST },                                    \
2716   { "s5",       21 + GP_REG_FIRST },                                    \
2717   { "s6",       22 + GP_REG_FIRST },                                    \
2718   { "s7",       23 + GP_REG_FIRST },                                    \
2719   { "t8",       24 + GP_REG_FIRST },                                    \
2720   { "t9",       25 + GP_REG_FIRST },                                    \
2721   { "k0",       26 + GP_REG_FIRST },                                    \
2722   { "k1",       27 + GP_REG_FIRST },                                    \
2723   { "gp",       28 + GP_REG_FIRST },                                    \
2724   { "sp",       29 + GP_REG_FIRST },                                    \
2725   { "fp",       30 + GP_REG_FIRST },                                    \
2726   { "ra",       31 + GP_REG_FIRST },                                    \
2727   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
2728 }
2729
2730 /* This is meant to be redefined in the host dependent files.  It is a
2731    set of alternative names and regnums for mips coprocessors.  */
2732
2733 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
2734
2735 #define PRINT_OPERAND mips_print_operand
2736 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
2737 #define PRINT_OPERAND_ADDRESS mips_print_operand_address
2738
2739 /* A C statement, to be executed after all slot-filler instructions
2740    have been output.  If necessary, call `dbr_sequence_length' to
2741    determine the number of slots filled in a sequence (zero if not
2742    currently outputting a sequence), to decide how many no-ops to
2743    output, or whatever.
2744
2745    Don't define this macro if it has nothing to do, but it is
2746    helpful in reading assembly output if the extent of the delay
2747    sequence is made explicit (e.g. with white space).
2748
2749    Note that output routines for instructions with delay slots must
2750    be prepared to deal with not being output as part of a sequence
2751    (i.e.  when the scheduling pass is not run, or when no slot
2752    fillers could be found.)  The variable `final_sequence' is null
2753    when not processing a sequence, otherwise it contains the
2754    `sequence' rtx being output.  */
2755
2756 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
2757 do                                                                      \
2758   {                                                                     \
2759     if (set_nomacro > 0 && --set_nomacro == 0)                          \
2760       fputs ("\t.set\tmacro\n", STREAM);                                \
2761                                                                         \
2762     if (set_noreorder > 0 && --set_noreorder == 0)                      \
2763       fputs ("\t.set\treorder\n", STREAM);                              \
2764                                                                         \
2765     fputs ("\n", STREAM);                                               \
2766   }                                                                     \
2767 while (0)
2768
2769 /* How to tell the debugger about changes of source files.  */
2770 #define ASM_OUTPUT_SOURCE_FILENAME mips_output_filename
2771
2772 /* mips-tfile does not understand .stabd directives.  */
2773 #define DBX_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER) do {      \
2774   dbxout_begin_stabn_sline (LINE);                              \
2775   dbxout_stab_value_internal_label ("LM", &COUNTER);            \
2776 } while (0)
2777
2778 /* Use .loc directives for SDB line numbers.  */
2779 #define SDB_OUTPUT_SOURCE_LINE(STREAM, LINE)                    \
2780   fprintf (STREAM, "\t.loc\t%d %d\n", num_source_filenames, LINE)
2781
2782 /* The MIPS implementation uses some labels for its own purpose.  The
2783    following lists what labels are created, and are all formed by the
2784    pattern $L[a-z].*.  The machine independent portion of GCC creates
2785    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
2786
2787         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
2788         $Lb[0-9]+       Begin blocks for MIPS debug support
2789         $Lc[0-9]+       Label for use in s<xx> operation.
2790         $Le[0-9]+       End blocks for MIPS debug support  */
2791
2792 #undef ASM_DECLARE_OBJECT_NAME
2793 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
2794   mips_declare_object (STREAM, NAME, "", ":\n")
2795
2796 /* Globalizing directive for a label.  */
2797 #define GLOBAL_ASM_OP "\t.globl\t"
2798
2799 /* This says how to define a global common symbol.  */
2800
2801 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
2802
2803 /* This says how to define a local common symbol (i.e., not visible to
2804    linker).  */
2805
2806 #ifndef ASM_OUTPUT_ALIGNED_LOCAL
2807 #define ASM_OUTPUT_ALIGNED_LOCAL(STREAM, NAME, SIZE, ALIGN) \
2808   mips_declare_common_object (STREAM, NAME, "\n\t.lcomm\t", SIZE, ALIGN, false)
2809 #endif
2810
2811 /* This says how to output an external.  It would be possible not to
2812    output anything and let undefined symbol become external. However
2813    the assembler uses length information on externals to allocate in
2814    data/sdata bss/sbss, thereby saving exec time.  */
2815
2816 #undef ASM_OUTPUT_EXTERNAL
2817 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
2818   mips_output_external(STREAM,DECL,NAME)
2819
2820 /* This is how to declare a function name.  The actual work of
2821    emitting the label is moved to function_prologue, so that we can
2822    get the line number correctly emitted before the .ent directive,
2823    and after any .file directives.  Define as empty so that the function
2824    is not declared before the .ent directive elsewhere.  */
2825
2826 #undef ASM_DECLARE_FUNCTION_NAME
2827 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
2828
2829 /* This is how to store into the string LABEL
2830    the symbol_ref name of an internal numbered label where
2831    PREFIX is the class of label and NUM is the number within the class.
2832    This is suitable for output with `assemble_name'.  */
2833
2834 #undef ASM_GENERATE_INTERNAL_LABEL
2835 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
2836   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
2837
2838 /* This is how to output an element of a case-vector that is absolute.  */
2839
2840 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
2841   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
2842            ptr_mode == DImode ? ".dword" : ".word",                     \
2843            LOCAL_LABEL_PREFIX,                                          \
2844            VALUE)
2845
2846 /* This is how to output an element of a case-vector.  We can make the
2847    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
2848    is supported.  */
2849
2850 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
2851 do {                                                                    \
2852   if (TARGET_MIPS16_SHORT_JUMP_TABLES)                                  \
2853     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
2854              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
2855   else if (TARGET_GPWORD)                                               \
2856     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2857              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
2858              LOCAL_LABEL_PREFIX, VALUE);                                \
2859   else if (TARGET_RTP_PIC)                                              \
2860     {                                                                   \
2861       /* Make the entry relative to the start of the function.  */      \
2862       rtx fnsym = XEXP (DECL_RTL (current_function_decl), 0);           \
2863       fprintf (STREAM, "\t%s\t%sL%d-",                                  \
2864                Pmode == DImode ? ".dword" : ".word",                    \
2865                LOCAL_LABEL_PREFIX, VALUE);                              \
2866       assemble_name (STREAM, XSTR (fnsym, 0));                          \
2867       fprintf (STREAM, "\n");                                           \
2868     }                                                                   \
2869   else                                                                  \
2870     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2871              ptr_mode == DImode ? ".dword" : ".word",                   \
2872              LOCAL_LABEL_PREFIX, VALUE);                                \
2873 } while (0)
2874
2875 /* This is how to output an assembler line
2876    that says to advance the location counter
2877    to a multiple of 2**LOG bytes.  */
2878
2879 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
2880   fprintf (STREAM, "\t.align\t%d\n", (LOG))
2881
2882 /* This is how to output an assembler line to advance the location
2883    counter by SIZE bytes.  */
2884
2885 #undef ASM_OUTPUT_SKIP
2886 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
2887   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2888
2889 /* This is how to output a string.  */
2890 #undef ASM_OUTPUT_ASCII
2891 #define ASM_OUTPUT_ASCII mips_output_ascii
2892
2893 /* Output #ident as a in the read-only data section.  */
2894 #undef  ASM_OUTPUT_IDENT
2895 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
2896 {                                                                       \
2897   const char *p = STRING;                                               \
2898   int size = strlen (p) + 1;                                            \
2899   switch_to_section (readonly_data_section);                            \
2900   assemble_string (p, size);                                            \
2901 }
2902 \f
2903 /* Default to -G 8 */
2904 #ifndef MIPS_DEFAULT_GVALUE
2905 #define MIPS_DEFAULT_GVALUE 8
2906 #endif
2907
2908 /* Define the strings to put out for each section in the object file.  */
2909 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
2910 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
2911
2912 #undef READONLY_DATA_SECTION_ASM_OP
2913 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
2914 \f
2915 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
2916 do                                                                      \
2917   {                                                                     \
2918     fprintf (STREAM, "\t%s\t%s,%s,-8\n\t%s\t%s,0(%s)\n",                \
2919              TARGET_64BIT ? "daddiu" : "addiu",                         \
2920              reg_names[STACK_POINTER_REGNUM],                           \
2921              reg_names[STACK_POINTER_REGNUM],                           \
2922              TARGET_64BIT ? "sd" : "sw",                                \
2923              reg_names[REGNO],                                          \
2924              reg_names[STACK_POINTER_REGNUM]);                          \
2925   }                                                                     \
2926 while (0)
2927
2928 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
2929 do                                                                      \
2930   {                                                                     \
2931     if (! set_noreorder)                                                \
2932       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
2933                                                                         \
2934     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
2935              TARGET_64BIT ? "ld" : "lw",                                \
2936              reg_names[REGNO],                                          \
2937              reg_names[STACK_POINTER_REGNUM],                           \
2938              TARGET_64BIT ? "daddu" : "addu",                           \
2939              reg_names[STACK_POINTER_REGNUM],                           \
2940              reg_names[STACK_POINTER_REGNUM]);                          \
2941                                                                         \
2942     if (! set_noreorder)                                                \
2943       fprintf (STREAM, "\t.set\treorder\n");                            \
2944   }                                                                     \
2945 while (0)
2946
2947 /* How to start an assembler comment.
2948    The leading space is important (the mips native assembler requires it).  */
2949 #ifndef ASM_COMMENT_START
2950 #define ASM_COMMENT_START " #"
2951 #endif
2952 \f
2953 /* Default definitions for size_t and ptrdiff_t.  We must override the
2954    definitions from ../svr4.h on mips-*-linux-gnu.  */
2955
2956 #undef SIZE_TYPE
2957 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
2958
2959 #undef PTRDIFF_TYPE
2960 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
2961
2962 /* The maximum number of bytes that can be copied by one iteration of
2963    a movmemsi loop; see mips_block_move_loop.  */
2964 #define MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER \
2965   (UNITS_PER_WORD * 4)
2966
2967 /* The maximum number of bytes that can be copied by a straight-line
2968    implementation of movmemsi; see mips_block_move_straight.  We want
2969    to make sure that any loop-based implementation will iterate at
2970    least twice.  */
2971 #define MIPS_MAX_MOVE_BYTES_STRAIGHT \
2972   (MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER * 2)
2973
2974 /* The base cost of a memcpy call, for MOVE_RATIO and friends.  These
2975    values were determined experimentally by benchmarking with CSiBE.
2976    In theory, the call overhead is higher for TARGET_ABICALLS (especially
2977    for o32 where we have to restore $gp afterwards as well as make an
2978    indirect call), but in practice, bumping this up higher for
2979    TARGET_ABICALLS doesn't make much difference to code size.  */
2980
2981 #define MIPS_CALL_RATIO 8
2982
2983 /* Any loop-based implementation of movmemsi will have at least
2984    MIPS_MAX_MOVE_BYTES_STRAIGHT / UNITS_PER_WORD memory-to-memory
2985    moves, so allow individual copies of fewer elements.
2986
2987    When movmemsi is not available, use a value approximating
2988    the length of a memcpy call sequence, so that move_by_pieces
2989    will generate inline code if it is shorter than a function call.
2990    Since move_by_pieces_ninsns counts memory-to-memory moves, but
2991    we'll have to generate a load/store pair for each, halve the
2992    value of MIPS_CALL_RATIO to take that into account.  */
2993
2994 #define MOVE_RATIO(speed)                               \
2995   (HAVE_movmemsi                                        \
2996    ? MIPS_MAX_MOVE_BYTES_STRAIGHT / MOVE_MAX            \
2997    : MIPS_CALL_RATIO / 2)
2998
2999 /* movmemsi is meant to generate code that is at least as good as
3000    move_by_pieces.  However, movmemsi effectively uses a by-pieces
3001    implementation both for moves smaller than a word and for word-aligned
3002    moves of no more than MIPS_MAX_MOVE_BYTES_STRAIGHT bytes.  We should
3003    allow the tree-level optimisers to do such moves by pieces, as it
3004    often exposes other optimization opportunities.  We might as well
3005    continue to use movmemsi at the rtl level though, as it produces
3006    better code when scheduling is disabled (such as at -O).  */
3007
3008 #define MOVE_BY_PIECES_P(SIZE, ALIGN)                           \
3009   (HAVE_movmemsi                                                \
3010    ? (!currently_expanding_to_rtl                               \
3011       && ((ALIGN) < BITS_PER_WORD                               \
3012           ? (SIZE) < UNITS_PER_WORD                             \
3013           : (SIZE) <= MIPS_MAX_MOVE_BYTES_STRAIGHT))            \
3014    : (move_by_pieces_ninsns (SIZE, ALIGN, MOVE_MAX_PIECES + 1)  \
3015       < (unsigned int) MOVE_RATIO (false)))
3016
3017 /* For CLEAR_RATIO, when optimizing for size, give a better estimate
3018    of the length of a memset call, but use the default otherwise.  */
3019
3020 #define CLEAR_RATIO(speed)\
3021   ((speed) ? 15 : MIPS_CALL_RATIO)
3022
3023 /* This is similar to CLEAR_RATIO, but for a non-zero constant, so when
3024    optimizing for size adjust the ratio to account for the overhead of
3025    loading the constant and replicating it across the word.  */
3026
3027 #define SET_RATIO(speed) \
3028   ((speed) ? 15 : MIPS_CALL_RATIO - 2)
3029
3030 /* STORE_BY_PIECES_P can be used when copying a constant string, but
3031    in that case each word takes 3 insns (lui, ori, sw), or more in
3032    64-bit mode, instead of 2 (lw, sw).  For now we always fail this
3033    and let the move_by_pieces code copy the string from read-only
3034    memory.  In the future, this could be tuned further for multi-issue
3035    CPUs that can issue stores down one pipe and arithmetic instructions
3036    down another; in that case, the lui/ori/sw combination would be a
3037    win for long enough strings.  */
3038
3039 #define STORE_BY_PIECES_P(SIZE, ALIGN) 0
3040 \f
3041 #ifndef __mips16
3042 /* Since the bits of the _init and _fini function is spread across
3043    many object files, each potentially with its own GP, we must assume
3044    we need to load our GP.  We don't preserve $gp or $ra, since each
3045    init/fini chunk is supposed to initialize $gp, and crti/crtn
3046    already take care of preserving $ra and, when appropriate, $gp.  */
3047 #if (defined _ABIO32 && _MIPS_SIM == _ABIO32)
3048 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3049    asm (SECTION_OP "\n\
3050         .set noreorder\n\
3051         bal 1f\n\
3052         nop\n\
3053 1:      .cpload $31\n\
3054         .set reorder\n\
3055         jal " USER_LABEL_PREFIX #FUNC "\n\
3056         " TEXT_SECTION_ASM_OP);
3057 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
3058 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
3059    || (defined _ABI64 && _MIPS_SIM == _ABI64)
3060 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3061    asm (SECTION_OP "\n\
3062         .set noreorder\n\
3063         bal 1f\n\
3064         nop\n\
3065 1:      .set reorder\n\
3066         .cpsetup $31, $2, 1b\n\
3067         jal " USER_LABEL_PREFIX #FUNC "\n\
3068         " TEXT_SECTION_ASM_OP);
3069 #endif
3070 #endif
3071
3072 #ifndef HAVE_AS_TLS
3073 #define HAVE_AS_TLS 0
3074 #endif
3075
3076 /* Return an asm string that atomically:
3077
3078      - Compares memory reference %1 to register %2 and, if they are
3079        equal, changes %1 to %3.
3080
3081      - Sets register %0 to the old value of memory reference %1.
3082
3083    SUFFIX is the suffix that should be added to "ll" and "sc" instructions
3084    and OP is the instruction that should be used to load %3 into a
3085    register.  */
3086 #define MIPS_COMPARE_AND_SWAP(SUFFIX, OP)       \
3087   "%(%<%[%|sync\n"                              \
3088   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3089   "\tbne\t%0,%z2,2f\n"                          \
3090   "\t" OP "\t%@,%3\n"                           \
3091   "\tsc" SUFFIX "\t%@,%1\n"                     \
3092   "\tbeq\t%@,%.,1b\n"                           \
3093   "\tnop\n"                                     \
3094   "\tsync%-%]%>%)\n"                            \
3095   "2:\n"
3096
3097 /* Return an asm string that atomically:
3098
3099      - Given that %2 contains a bit mask and %3 the inverted mask and
3100        that %4 and %5 have already been ANDed with %2.
3101
3102      - Compares the bits in memory reference %1 selected by mask %2 to
3103        register %4 and, if they are equal, changes the selected bits
3104        in memory to %5.
3105
3106      - Sets register %0 to the old value of memory reference %1.
3107
3108     OPS are the instructions needed to OR %5 with %@.  */
3109 #define MIPS_COMPARE_AND_SWAP_12(OPS)           \
3110   "%(%<%[%|sync\n"                              \
3111   "1:\tll\t%0,%1\n"                             \
3112   "\tand\t%@,%0,%2\n"                           \
3113   "\tbne\t%@,%z4,2f\n"                          \
3114   "\tand\t%@,%0,%3\n"                           \
3115   OPS                                           \
3116   "\tsc\t%@,%1\n"                               \
3117   "\tbeq\t%@,%.,1b\n"                           \
3118   "\tnop\n"                                     \
3119   "\tsync%-%]%>%)\n"                            \
3120   "2:\n"
3121
3122 #define MIPS_COMPARE_AND_SWAP_12_ZERO_OP ""
3123 #define MIPS_COMPARE_AND_SWAP_12_NONZERO_OP "\tor\t%@,%@,%5\n"
3124
3125
3126 /* Return an asm string that atomically:
3127
3128      - Sets memory reference %0 to %0 INSN %1.
3129
3130    SUFFIX is the suffix that should be added to "ll" and "sc"
3131    instructions.  */
3132 #define MIPS_SYNC_OP(SUFFIX, INSN)              \
3133   "%(%<%[%|sync\n"                              \
3134   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3135   "\t" INSN "\t%@,%@,%1\n"                      \
3136   "\tsc" SUFFIX "\t%@,%0\n"                     \
3137   "\tbeq\t%@,%.,1b\n"                           \
3138   "\tnop\n"                                     \
3139   "\tsync%-%]%>%)"
3140
3141 /* Return an asm string that atomically:
3142
3143      - Given that %1 contains a bit mask and %2 the inverted mask and
3144        that %3 has already been ANDed with %1.
3145
3146      - Sets the selected bits of memory reference %0 to %0 INSN %3.
3147
3148      - Uses scratch register %4.
3149
3150     NOT_OP are the optional instructions to do a bit-wise not
3151     operation in conjunction with an AND INSN to generate a sync_nand
3152     operation.  */
3153 #define MIPS_SYNC_OP_12(INSN, NOT_OP)           \
3154   "%(%<%[%|sync\n"                              \
3155   "1:\tll\t%4,%0\n"                             \
3156   "\tand\t%@,%4,%2\n"                           \
3157   NOT_OP                                        \
3158   "\t" INSN "\t%4,%4,%z3\n"                     \
3159   "\tand\t%4,%4,%1\n"                           \
3160   "\tor\t%@,%@,%4\n"                            \
3161   "\tsc\t%@,%0\n"                               \
3162   "\tbeq\t%@,%.,1b\n"                           \
3163   "\tnop\n"                                     \
3164   "\tsync%-%]%>%)"
3165
3166 #define MIPS_SYNC_OP_12_NOT_NOP ""
3167 #define MIPS_SYNC_OP_12_NOT_NOT "\tnor\t%4,%4,%.\n"
3168
3169 /* Return an asm string that atomically:
3170
3171      - Given that %2 contains a bit mask and %3 the inverted mask and
3172        that %4 has already been ANDed with %2.
3173
3174      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3175
3176      - Sets %0 to the original value of %1.
3177
3178      - Uses scratch register %5.
3179
3180     NOT_OP are the optional instructions to do a bit-wise not
3181     operation in conjunction with an AND INSN to generate a sync_nand
3182     operation.
3183
3184     REG is used in conjunction with NOT_OP and is used to select the
3185     register operated on by the INSN.  */
3186 #define MIPS_SYNC_OLD_OP_12(INSN, NOT_OP, REG)  \
3187   "%(%<%[%|sync\n"                              \
3188   "1:\tll\t%0,%1\n"                             \
3189   "\tand\t%@,%0,%3\n"                           \
3190   NOT_OP                                        \
3191   "\t" INSN "\t%5," REG ",%z4\n"                \
3192   "\tand\t%5,%5,%2\n"                           \
3193   "\tor\t%@,%@,%5\n"                            \
3194   "\tsc\t%@,%1\n"                               \
3195   "\tbeq\t%@,%.,1b\n"                           \
3196   "\tnop\n"                                     \
3197   "\tsync%-%]%>%)"
3198
3199 #define MIPS_SYNC_OLD_OP_12_NOT_NOP ""
3200 #define MIPS_SYNC_OLD_OP_12_NOT_NOP_REG "%0"
3201 #define MIPS_SYNC_OLD_OP_12_NOT_NOT "\tnor\t%5,%0,%.\n"
3202 #define MIPS_SYNC_OLD_OP_12_NOT_NOT_REG "%5"
3203
3204 /* Return an asm string that atomically:
3205
3206      - Given that %2 contains a bit mask and %3 the inverted mask and
3207        that %4 has already been ANDed with %2.
3208
3209      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3210
3211      - Sets %0 to the new value of %1.
3212
3213     NOT_OP are the optional instructions to do a bit-wise not
3214     operation in conjunction with an AND INSN to generate a sync_nand
3215     operation.  */
3216 #define MIPS_SYNC_NEW_OP_12(INSN, NOT_OP)       \
3217   "%(%<%[%|sync\n"                              \
3218   "1:\tll\t%0,%1\n"                             \
3219   "\tand\t%@,%0,%3\n"                           \
3220   NOT_OP                                        \
3221   "\t" INSN "\t%0,%0,%z4\n"                     \
3222   "\tand\t%0,%0,%2\n"                           \
3223   "\tor\t%@,%@,%0\n"                            \
3224   "\tsc\t%@,%1\n"                               \
3225   "\tbeq\t%@,%.,1b\n"                           \
3226   "\tnop\n"                                     \
3227   "\tsync%-%]%>%)"
3228
3229 #define MIPS_SYNC_NEW_OP_12_NOT_NOP ""
3230 #define MIPS_SYNC_NEW_OP_12_NOT_NOT "\tnor\t%0,%0,%.\n"
3231
3232 /* Return an asm string that atomically:
3233
3234      - Sets memory reference %1 to %1 INSN %2.
3235
3236      - Sets register %0 to the old value of memory reference %1.
3237
3238    SUFFIX is the suffix that should be added to "ll" and "sc"
3239    instructions.  */
3240 #define MIPS_SYNC_OLD_OP(SUFFIX, INSN)          \
3241   "%(%<%[%|sync\n"                              \
3242   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3243   "\t" INSN "\t%@,%0,%2\n"                      \
3244   "\tsc" SUFFIX "\t%@,%1\n"                     \
3245   "\tbeq\t%@,%.,1b\n"                           \
3246   "\tnop\n"                                     \
3247   "\tsync%-%]%>%)"
3248
3249 /* Return an asm string that atomically:
3250
3251      - Sets memory reference %1 to %1 INSN %2.
3252
3253      - Sets register %0 to the new value of memory reference %1.
3254
3255    SUFFIX is the suffix that should be added to "ll" and "sc"
3256    instructions.  */
3257 #define MIPS_SYNC_NEW_OP(SUFFIX, INSN)          \
3258   "%(%<%[%|sync\n"                              \
3259   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3260   "\t" INSN "\t%@,%0,%2\n"                      \
3261   "\tsc" SUFFIX "\t%@,%1\n"                     \
3262   "\tbeq\t%@,%.,1b\n"                           \
3263   "\t" INSN "\t%0,%0,%2\n"                      \
3264   "\tsync%-%]%>%)"
3265
3266 /* Return an asm string that atomically:
3267
3268      - Sets memory reference %0 to ~%0 AND %1.
3269
3270    SUFFIX is the suffix that should be added to "ll" and "sc"
3271    instructions.  INSN is the and instruction needed to and a register
3272    with %2.  */
3273 #define MIPS_SYNC_NAND(SUFFIX, INSN)            \
3274   "%(%<%[%|sync\n"                              \
3275   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3276   "\tnor\t%@,%@,%.\n"                           \
3277   "\t" INSN "\t%@,%@,%1\n"                      \
3278   "\tsc" SUFFIX "\t%@,%0\n"                     \
3279   "\tbeq\t%@,%.,1b\n"                           \
3280   "\tnop\n"                                     \
3281   "\tsync%-%]%>%)"
3282
3283 /* Return an asm string that atomically:
3284
3285      - Sets memory reference %1 to ~%1 AND %2.
3286
3287      - Sets register %0 to the old value of memory reference %1.
3288
3289    SUFFIX is the suffix that should be added to "ll" and "sc"
3290    instructions.  INSN is the and instruction needed to and a register
3291    with %2.  */
3292 #define MIPS_SYNC_OLD_NAND(SUFFIX, INSN)        \
3293   "%(%<%[%|sync\n"                              \
3294   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3295   "\tnor\t%@,%0,%.\n"                           \
3296   "\t" INSN "\t%@,%@,%2\n"                      \
3297   "\tsc" SUFFIX "\t%@,%1\n"                     \
3298   "\tbeq\t%@,%.,1b\n"                           \
3299   "\tnop\n"                                     \
3300   "\tsync%-%]%>%)"
3301
3302 /* Return an asm string that atomically:
3303
3304      - Sets memory reference %1 to ~%1 AND %2.
3305
3306      - Sets register %0 to the new value of memory reference %1.
3307
3308    SUFFIX is the suffix that should be added to "ll" and "sc"
3309    instructions.  INSN is the and instruction needed to and a register
3310    with %2.  */
3311 #define MIPS_SYNC_NEW_NAND(SUFFIX, INSN)        \
3312   "%(%<%[%|sync\n"                              \
3313   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3314   "\tnor\t%0,%0,%.\n"                           \
3315   "\t" INSN "\t%@,%0,%2\n"                      \
3316   "\tsc" SUFFIX "\t%@,%1\n"                     \
3317   "\tbeq\t%@,%.,1b\n"                           \
3318   "\t" INSN "\t%0,%0,%2\n"                      \
3319   "\tsync%-%]%>%)"
3320
3321 /* Return an asm string that atomically:
3322
3323      - Sets memory reference %1 to %2.
3324
3325      - Sets register %0 to the old value of memory reference %1.
3326
3327    SUFFIX is the suffix that should be added to "ll" and "sc"
3328    instructions.  OP is the and instruction that should be used to
3329    load %2 into a register.  */
3330 #define MIPS_SYNC_EXCHANGE(SUFFIX, OP)          \
3331   "%(%<%[%|\n"                                  \
3332   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3333   "\t" OP "\t%@,%2\n"                           \
3334   "\tsc" SUFFIX "\t%@,%1\n"                     \
3335   "\tbeq\t%@,%.,1b\n"                           \
3336   "\tnop\n"                                     \
3337   "\tsync%-%]%>%)"
3338
3339 /* Return an asm string that atomically:
3340
3341      - Given that %2 contains an inclusive mask, %3 and exclusive mask
3342        and %4 has already been ANDed with the inclusive mask.
3343
3344      - Sets bits selected by the inclusive mask of memory reference %1
3345        to %4.
3346
3347      - Sets register %0 to the old value of memory reference %1.
3348
3349     OPS are the instructions needed to OR %4 with %@.
3350
3351     Operand %2 is unused, but needed as to give the test_and_set_12
3352     insn the five operands expected by the expander.  */
3353 #define MIPS_SYNC_EXCHANGE_12(OPS)              \
3354   "%(%<%[%|\n"                                  \
3355   "1:\tll\t%0,%1\n"                             \
3356   "\tand\t%@,%0,%3\n"                           \
3357   OPS                                           \
3358   "\tsc\t%@,%1\n"                               \
3359   "\tbeq\t%@,%.,1b\n"                           \
3360   "\tnop\n"                                     \
3361   "\tsync%-%]%>%)"
3362
3363 #define MIPS_SYNC_EXCHANGE_12_ZERO_OP ""
3364 #define MIPS_SYNC_EXCHANGE_12_NONZERO_OP "\tor\t%@,%@,%4\n"
3365
3366 #ifndef USED_FOR_TARGET
3367 extern const enum reg_class mips_regno_to_class[];
3368 extern bool mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
3369 extern bool mips_print_operand_punct[256];
3370 extern const char *current_function_file; /* filename current function is in */
3371 extern int num_source_filenames;        /* current .file # */
3372 extern int set_noreorder;               /* # of nested .set noreorder's  */
3373 extern int set_nomacro;                 /* # of nested .set nomacro's  */
3374 extern int mips_dbx_regno[];
3375 extern int mips_dwarf_regno[];
3376 extern bool mips_split_p[];
3377 extern bool mips_split_hi_p[];
3378 extern GTY(()) rtx cmp_operands[2];
3379 extern enum processor_type mips_arch;   /* which cpu to codegen for */
3380 extern enum processor_type mips_tune;   /* which cpu to schedule for */
3381 extern int mips_isa;                    /* architectural level */
3382 extern int mips_abi;                    /* which ABI to use */
3383 extern const struct mips_cpu_info *mips_arch_info;
3384 extern const struct mips_cpu_info *mips_tune_info;
3385 extern const struct mips_rtx_cost_data *mips_cost;
3386 extern bool mips_base_mips16;
3387 extern enum mips_code_readable_setting mips_code_readable;
3388 #endif
3389
3390 /* Enable querying of DFA units.  */
3391 #define CPU_UNITS_QUERY 1