gcc/config/mips/mips.h

   1 /* Definitions of target machine for GNU compiler.  MIPS version.
   2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
   3    1999, 2000, 2001, 2002, 2003, 2004, 2005, 2007, 2008
   4    Free Software Foundation, Inc.
   5    Contributed by A. Lichnewsky (lich@inria.inria.fr).
   6    Changed by Michael Meissner  (meissner@osf.org).
   7    64-bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
   8    Brendan Eich (brendan@microunity.com).
   9
  10 This file is part of GCC.
  11
  12 GCC is free software; you can redistribute it and/or modify
  13 it under the terms of the GNU General Public License as published by
  14 the Free Software Foundation; either version 3, or (at your option)
  15 any later version.
  16
  17 GCC is distributed in the hope that it will be useful,
  18 but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 GNU General Public License for more details.
  21
  22 You should have received a copy of the GNU General Public License
  23 along with GCC; see the file COPYING3.  If not see
  24 <http://www.gnu.org/licenses/>.  */
  25
  26
  27 #include "config/vxworks-dummy.h"
  28
  29 /* MIPS external variables defined in mips.c.  */
  30
  31 /* Which processor to schedule for.  Since there is no difference between
  32    a R2000 and R3000 in terms of the scheduler, we collapse them into
  33    just an R3000.  The elements of the enumeration must match exactly
  34    the cpu attribute in the mips.md machine description.  */
  35
  36 enum processor_type {
  37   PROCESSOR_R3000,
  38   PROCESSOR_4KC,
  39   PROCESSOR_4KP,
  40   PROCESSOR_5KC,
  41   PROCESSOR_5KF,
  42   PROCESSOR_20KC,
  43   PROCESSOR_24KC,
  44   PROCESSOR_24KF2_1,
  45   PROCESSOR_24KF1_1,
  46   PROCESSOR_74KC,
  47   PROCESSOR_74KF2_1,
  48   PROCESSOR_74KF1_1,
  49   PROCESSOR_74KF3_2,
  50   PROCESSOR_LOONGSON_2E,
  51   PROCESSOR_LOONGSON_2F,
  52   PROCESSOR_M4K,
  53   PROCESSOR_R3900,
  54   PROCESSOR_R6000,
  55   PROCESSOR_R4000,
  56   PROCESSOR_R4100,
  57   PROCESSOR_R4111,
  58   PROCESSOR_R4120,
  59   PROCESSOR_R4130,
  60   PROCESSOR_R4300,
  61   PROCESSOR_R4600,
  62   PROCESSOR_R4650,
  63   PROCESSOR_R5000,
  64   PROCESSOR_R5400,
  65   PROCESSOR_R5500,
  66   PROCESSOR_R7000,
  67   PROCESSOR_R8000,
  68   PROCESSOR_R9000,
  69   PROCESSOR_SB1,
  70   PROCESSOR_SB1A,
  71   PROCESSOR_SR71000,
  72   PROCESSOR_XLR,
  73   PROCESSOR_MAX
  74 };
  75
  76 /* Costs of various operations on the different architectures.  */
  77
  78 struct mips_rtx_cost_data
  79 {
  80   unsigned short fp_add;
  81   unsigned short fp_mult_sf;
  82   unsigned short fp_mult_df;
  83   unsigned short fp_div_sf;
  84   unsigned short fp_div_df;
  85   unsigned short int_mult_si;
  86   unsigned short int_mult_di;
  87   unsigned short int_div_si;
  88   unsigned short int_div_di;
  89   unsigned short branch_cost;
  90   unsigned short memory_latency;
  91 };
  92
  93 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
  94    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
  95    to work on a 64-bit machine.  */
  96
  97 #define ABI_32  0
  98 #define ABI_N32 1
  99 #define ABI_64  2
 100 #define ABI_EABI 3
 101 #define ABI_O64  4
 102
 103 /* Masks that affect tuning.
 104
 105    PTF_AVOID_BRANCHLIKELY
 106         Set if it is usually not profitable to use branch-likely instructions
 107         for this target, typically because the branches are always predicted
 108         taken and so incur a large overhead when not taken.  */
 109 #define PTF_AVOID_BRANCHLIKELY 0x1
 110
 111 /* Information about one recognized processor.  Defined here for the
 112    benefit of TARGET_CPU_CPP_BUILTINS.  */
 113 struct mips_cpu_info {
 114   /* The 'canonical' name of the processor as far as GCC is concerned.
 115      It's typically a manufacturer's prefix followed by a numerical
 116      designation.  It should be lowercase.  */
 117   const char *name;
 118
 119   /* The internal processor number that most closely matches this
 120      entry.  Several processors can have the same value, if there's no
 121      difference between them from GCC's point of view.  */
 122   enum processor_type cpu;
 123
 124   /* The ISA level that the processor implements.  */
 125   int isa;
 126
 127   /* A mask of PTF_* values.  */
 128   unsigned int tune_flags;
 129 };
 130
 131 /* Enumerates the setting of the -mcode-readable option.  */
 132 enum mips_code_readable_setting {
 133   CODE_READABLE_NO,
 134   CODE_READABLE_PCREL,
 135   CODE_READABLE_YES
 136 };
 137
 138 /* Macros to silence warnings about numbers being signed in traditional
 139    C and unsigned in ISO C when compiled on 32-bit hosts.  */
 140
 141 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
 142 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
 143 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
 144
 145 \f
 146 /* Run-time compilation parameters selecting different hardware subsets.  */
 147
 148 /* True if we are generating position-independent VxWorks RTP code.  */
 149 #define TARGET_RTP_PIC (TARGET_VXWORKS_RTP && flag_pic)
 150
 151 /* True if the call patterns should be split into a jalr followed by
 152    an instruction to restore $gp.  It is only safe to split the load
 153    from the call when every use of $gp is explicit.  */
 154
 155 #define TARGET_SPLIT_CALLS \
 156   (TARGET_EXPLICIT_RELOCS && TARGET_CALL_CLOBBERED_GP)
 157
 158 /* True if we're generating a form of -mabicalls in which we can use
 159    operators like %hi and %lo to refer to locally-binding symbols.
 160    We can only do this for -mno-shared, and only then if we can use
 161    relocation operations instead of assembly macros.  It isn't really
 162    worth using absolute sequences for 64-bit symbols because GOT
 163    accesses are so much shorter.  */
 164
 165 #define TARGET_ABSOLUTE_ABICALLS        \
 166   (TARGET_ABICALLS                      \
 167    && !TARGET_SHARED                    \
 168    && TARGET_EXPLICIT_RELOCS            \
 169    && !ABI_HAS_64BIT_SYMBOLS)
 170
 171 /* True if we can optimize sibling calls.  For simplicity, we only
 172    handle cases in which call_insn_operand will reject invalid
 173    sibcall addresses.  There are two cases in which this isn't true:
 174
 175       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
 176         but there is no direct jump instruction.  It isn't worth
 177         using sibling calls in this case anyway; they would usually
 178         be longer than normal calls.
 179
 180       - TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
 181         accepts global constants, but all sibcalls must be indirect.  */
 182 #define TARGET_SIBCALLS \
 183   (!TARGET_MIPS16 && (!TARGET_USE_GOT || TARGET_EXPLICIT_RELOCS))
 184
 185 /* True if we need to use a global offset table to access some symbols.  */
 186 #define TARGET_USE_GOT (TARGET_ABICALLS || TARGET_RTP_PIC)
 187
 188 /* True if TARGET_USE_GOT and if $gp is a call-clobbered register.  */
 189 #define TARGET_CALL_CLOBBERED_GP (TARGET_ABICALLS && TARGET_OLDABI)
 190
 191 /* True if TARGET_USE_GOT and if $gp is a call-saved register.  */
 192 #define TARGET_CALL_SAVED_GP (TARGET_USE_GOT && !TARGET_CALL_CLOBBERED_GP)
 193
 194 /* True if indirect calls must use register class PIC_FN_ADDR_REG.
 195    This is true for both the PIC and non-PIC VxWorks RTP modes.  */
 196 #define TARGET_USE_PIC_FN_ADDR_REG (TARGET_ABICALLS || TARGET_VXWORKS_RTP)
 197
 198 /* True if .gpword or .gpdword should be used for switch tables.
 199
 200    Although GAS does understand .gpdword, the SGI linker mishandles
 201    the relocations GAS generates (R_MIPS_GPREL32 followed by R_MIPS_64).
 202    We therefore disable GP-relative switch tables for n64 on IRIX targets.  */
 203 #define TARGET_GPWORD (TARGET_ABICALLS && !(mips_abi == ABI_64 && TARGET_IRIX))
 204
 205 /* Generate mips16 code */
 206 #define TARGET_MIPS16           ((target_flags & MASK_MIPS16) != 0)
 207 /* Generate mips16e code. Default 16bit ASE for mips32/mips32r2/mips64 */
 208 #define GENERATE_MIPS16E        (TARGET_MIPS16 && mips_isa >= 32)
 209 /* Generate mips16e register save/restore sequences.  */
 210 #define GENERATE_MIPS16E_SAVE_RESTORE (GENERATE_MIPS16E && mips_abi == ABI_32)
 211
 212 /* True if we're generating a form of MIPS16 code in which general
 213    text loads are allowed.  */
 214 #define TARGET_MIPS16_TEXT_LOADS \
 215   (TARGET_MIPS16 && mips_code_readable == CODE_READABLE_YES)
 216
 217 /* True if we're generating a form of MIPS16 code in which PC-relative
 218    loads are allowed.  */
 219 #define TARGET_MIPS16_PCREL_LOADS \
 220   (TARGET_MIPS16 && mips_code_readable >= CODE_READABLE_PCREL)
 221
 222 /* Generic ISA defines.  */
 223 #define ISA_MIPS1                   (mips_isa == 1)
 224 #define ISA_MIPS2                   (mips_isa == 2)
 225 #define ISA_MIPS3                   (mips_isa == 3)
 226 #define ISA_MIPS4                   (mips_isa == 4)
 227 #define ISA_MIPS32                  (mips_isa == 32)
 228 #define ISA_MIPS32R2                (mips_isa == 33)
 229 #define ISA_MIPS64                  (mips_isa == 64)
 230
 231 /* Architecture target defines.  */
 232 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
 233 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
 234 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
 235 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
 236 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
 237 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
 238 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
 239 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
 240 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1         \
 241                                      || mips_arch == PROCESSOR_SB1A)
 242 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
 243 #define TARGET_LOONGSON_2E          (mips_arch == PROCESSOR_LOONGSON_2E)
 244 #define TARGET_LOONGSON_2F          (mips_arch == PROCESSOR_LOONGSON_2F)
 245 #define TARGET_LOONGSON_2EF         (TARGET_LOONGSON_2E || TARGET_LOONGSON_2F)
 246
 247 /* Scheduling target defines.  */
 248 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
 249 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
 250 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
 251 #define TUNE_MIPS4120               (mips_tune == PROCESSOR_R4120)
 252 #define TUNE_MIPS4130               (mips_tune == PROCESSOR_R4130)
 253 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
 254 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
 255 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
 256 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
 257 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
 258 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
 259 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1         \
 260                                      || mips_tune == PROCESSOR_SB1A)
 261 #define TUNE_24K                    (mips_tune == PROCESSOR_24KC        \
 262                                      || mips_tune == PROCESSOR_24KF2_1  \
 263                                      || mips_tune == PROCESSOR_24KF1_1)
 264 #define TUNE_74K                    (mips_tune == PROCESSOR_74KC        \
 265                                      || mips_tune == PROCESSOR_74KF2_1  \
 266                                      || mips_tune == PROCESSOR_74KF1_1  \
 267                                      || mips_tune == PROCESSOR_74KF3_2)
 268 #define TUNE_20KC                   (mips_tune == PROCESSOR_20KC)
 269
 270 /* Whether vector modes and intrinsics for ST Microelectronics
 271    Loongson-2E/2F processors should be enabled.  In o32 pairs of
 272    floating-point registers provide 64-bit values.  */
 273 #define TARGET_LOONGSON_VECTORS     (TARGET_HARD_FLOAT_ABI              \
 274                                      && TARGET_LOONGSON_2EF)
 275
 276 /* True if the pre-reload scheduler should try to create chains of
 277    multiply-add or multiply-subtract instructions.  For example,
 278    suppose we have:
 279
 280         t1 = a * b
 281         t2 = t1 + c * d
 282         t3 = e * f
 283         t4 = t3 - g * h
 284
 285    t1 will have a higher priority than t2 and t3 will have a higher
 286    priority than t4.  However, before reload, there is no dependence
 287    between t1 and t3, and they can often have similar priorities.
 288    The scheduler will then tend to prefer:
 289
 290         t1 = a * b
 291         t3 = e * f
 292         t2 = t1 + c * d
 293         t4 = t3 - g * h
 294
 295    which stops us from making full use of macc/madd-style instructions.
 296    This sort of situation occurs frequently in Fourier transforms and
 297    in unrolled loops.
 298
 299    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
 300    queue so that chained multiply-add and multiply-subtract instructions
 301    appear ahead of any other instruction that is likely to clobber lo.
 302    In the example above, if t2 and t3 become ready at the same time,
 303    the code ensures that t2 is scheduled first.
 304
 305    Multiply-accumulate instructions are a bigger win for some targets
 306    than others, so this macro is defined on an opt-in basis.  */
 307 #define TUNE_MACC_CHAINS            (TUNE_MIPS5500              \
 308                                      || TUNE_MIPS4120           \
 309                                      || TUNE_MIPS4130           \
 310                                      || TUNE_24K)
 311
 312 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
 313 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
 314
 315 /* TARGET_HARD_FLOAT and TARGET_SOFT_FLOAT reflect whether the FPU is
 316    directly accessible, while the command-line options select
 317    TARGET_HARD_FLOAT_ABI and TARGET_SOFT_FLOAT_ABI to reflect the ABI
 318    in use.  */
 319 #define TARGET_HARD_FLOAT (TARGET_HARD_FLOAT_ABI && !TARGET_MIPS16)
 320 #define TARGET_SOFT_FLOAT (TARGET_SOFT_FLOAT_ABI || TARGET_MIPS16)
 321
 322 /* IRIX specific stuff.  */
 323 #define TARGET_IRIX        0
 324 #define TARGET_IRIX6       0
 325
 326 /* Define preprocessor macros for the -march and -mtune options.
 327    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
 328    processor.  If INFO's canonical name is "foo", define PREFIX to
 329    be "foo", and define an additional macro PREFIX_FOO.  */
 330 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
 331   do                                                            \
 332     {                                                           \
 333       char *macro, *p;                                          \
 334                                                                 \
 335       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
 336       for (p = macro; *p != 0; p++)                             \
 337         *p = TOUPPER (*p);                                      \
 338                                                                 \
 339       builtin_define (macro);                                   \
 340       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
 341       free (macro);                                             \
 342     }                                                           \
 343   while (0)
 344
 345 /* Target CPU builtins.  */
 346 #define TARGET_CPU_CPP_BUILTINS()                                       \
 347   do                                                                    \
 348     {                                                                   \
 349       /* Everyone but IRIX defines this to mips.  */                    \
 350       if (!TARGET_IRIX)                                                 \
 351         builtin_assert ("machine=mips");                                \
 352                                                                         \
 353       builtin_assert ("cpu=mips");                                      \
 354       builtin_define ("__mips__");                                      \
 355       builtin_define ("_mips");                                         \
 356                                                                         \
 357       /* We do this here because __mips is defined below and so we      \
 358          can't use builtin_define_std.  We don't ever want to define    \
 359          "mips" for VxWorks because some of the VxWorks headers         \
 360          construct include filenames from a root directory macro,       \
 361          an architecture macro and a filename, where the architecture   \
 362          macro expands to 'mips'.  If we define 'mips' to 1, the        \
 363          architecture macro expands to 1 as well.  */                   \
 364       if (!flag_iso && !TARGET_VXWORKS)                                 \
 365         builtin_define ("mips");                                        \
 366                                                                         \
 367       if (TARGET_64BIT)                                                 \
 368         builtin_define ("__mips64");                                    \
 369                                                                         \
 370       if (!TARGET_IRIX)                                                 \
 371         {                                                               \
 372           /* Treat _R3000 and _R4000 like register-size                 \
 373              defines, which is how they've historically                 \
 374              been used.  */                                             \
 375           if (TARGET_64BIT)                                             \
 376             {                                                           \
 377               builtin_define_std ("R4000");                             \
 378               builtin_define ("_R4000");                                \
 379             }                                                           \
 380           else                                                          \
 381             {                                                           \
 382               builtin_define_std ("R3000");                             \
 383               builtin_define ("_R3000");                                \
 384             }                                                           \
 385         }                                                               \
 386       if (TARGET_FLOAT64)                                               \
 387         builtin_define ("__mips_fpr=64");                               \
 388       else                                                              \
 389         builtin_define ("__mips_fpr=32");                               \
 390                                                                         \
 391       if (TARGET_MIPS16)                                                \
 392         builtin_define ("__mips16");                                    \
 393                                                                         \
 394       if (TARGET_MIPS3D)                                                \
 395         builtin_define ("__mips3d");                                    \
 396                                                                         \
 397       if (TARGET_SMARTMIPS)                                             \
 398         builtin_define ("__mips_smartmips");                            \
 399                                                                         \
 400       if (TARGET_DSP)                                                   \
 401         {                                                               \
 402           builtin_define ("__mips_dsp");                                \
 403           if (TARGET_DSPR2)                                             \
 404             {                                                           \
 405               builtin_define ("__mips_dspr2");                          \
 406               builtin_define ("__mips_dsp_rev=2");                      \
 407             }                                                           \
 408           else                                                          \
 409             builtin_define ("__mips_dsp_rev=1");                        \
 410         }                                                               \
 411                                                                         \
 412       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);            \
 413       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);            \
 414                                                                         \
 415       if (ISA_MIPS1)                                                    \
 416         {                                                               \
 417           builtin_define ("__mips=1");                                  \
 418           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");                 \
 419         }                                                               \
 420       else if (ISA_MIPS2)                                               \
 421         {                                                               \
 422           builtin_define ("__mips=2");                                  \
 423           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");                 \
 424         }                                                               \
 425       else if (ISA_MIPS3)                                               \
 426         {                                                               \
 427           builtin_define ("__mips=3");                                  \
 428           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");                 \
 429         }                                                               \
 430       else if (ISA_MIPS4)                                               \
 431         {                                                               \
 432           builtin_define ("__mips=4");                                  \
 433           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");                 \
 434         }                                                               \
 435       else if (ISA_MIPS32)                                              \
 436         {                                                               \
 437           builtin_define ("__mips=32");                                 \
 438           builtin_define ("__mips_isa_rev=1");                          \
 439           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 440         }                                                               \
 441       else if (ISA_MIPS32R2)                                            \
 442         {                                                               \
 443           builtin_define ("__mips=32");                                 \
 444           builtin_define ("__mips_isa_rev=2");                          \
 445           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 446         }                                                               \
 447       else if (ISA_MIPS64)                                              \
 448         {                                                               \
 449           builtin_define ("__mips=64");                                 \
 450           builtin_define ("__mips_isa_rev=1");                          \
 451           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
 452         }                                                               \
 453                                                                         \
 454       switch (mips_abi)                                                 \
 455         {                                                               \
 456         case ABI_32:                                                    \
 457           builtin_define ("_ABIO32=1");                                 \
 458           builtin_define ("_MIPS_SIM=_ABIO32");                         \
 459           break;                                                        \
 460                                                                         \
 461         case ABI_N32:                                                   \
 462           builtin_define ("_ABIN32=2");                                 \
 463           builtin_define ("_MIPS_SIM=_ABIN32");                         \
 464           break;                                                        \
 465                                                                         \
 466         case ABI_64:                                                    \
 467           builtin_define ("_ABI64=3");                                  \
 468           builtin_define ("_MIPS_SIM=_ABI64");                          \
 469           break;                                                        \
 470                                                                         \
 471         case ABI_O64:                                                   \
 472           builtin_define ("_ABIO64=4");                                 \
 473           builtin_define ("_MIPS_SIM=_ABIO64");                         \
 474           break;                                                        \
 475         }                                                               \
 476                                                                         \
 477       builtin_define_with_int_value ("_MIPS_SZINT", INT_TYPE_SIZE);     \
 478       builtin_define_with_int_value ("_MIPS_SZLONG", LONG_TYPE_SIZE);   \
 479       builtin_define_with_int_value ("_MIPS_SZPTR", POINTER_SIZE);      \
 480       builtin_define_with_int_value ("_MIPS_FPSET",                     \
 481                                      32 / MAX_FPRS_PER_FMT);            \
 482                                                                         \
 483       /* These defines reflect the ABI in use, not whether the          \
 484          FPU is directly accessible.  */                                \
 485       if (TARGET_HARD_FLOAT_ABI)                                        \
 486         builtin_define ("__mips_hard_float");                           \
 487       else                                                              \
 488         builtin_define ("__mips_soft_float");                           \
 489                                                                         \
 490       if (TARGET_SINGLE_FLOAT)                                          \
 491         builtin_define ("__mips_single_float");                         \
 492                                                                         \
 493       if (TARGET_PAIRED_SINGLE_FLOAT)                                   \
 494         builtin_define ("__mips_paired_single_float");                  \
 495                                                                         \
 496       if (TARGET_BIG_ENDIAN)                                            \
 497         {                                                               \
 498           builtin_define_std ("MIPSEB");                                \
 499           builtin_define ("_MIPSEB");                                   \
 500         }                                                               \
 501       else                                                              \
 502         {                                                               \
 503           builtin_define_std ("MIPSEL");                                \
 504           builtin_define ("_MIPSEL");                                   \
 505         }                                                               \
 506                                                                         \
 507       /* Whether Loongson vector modes are enabled.  */                 \
 508       if (TARGET_LOONGSON_VECTORS)                                      \
 509         builtin_define ("__mips_loongson_vector_rev");                  \
 510                                                                         \
 511       /* Macros dependent on the C dialect.  */                         \
 512       if (preprocessing_asm_p ())                                       \
 513         {                                                               \
 514           builtin_define_std ("LANGUAGE_ASSEMBLY");                     \
 515           builtin_define ("_LANGUAGE_ASSEMBLY");                        \
 516         }                                                               \
 517       else if (c_dialect_cxx ())                                        \
 518         {                                                               \
 519           builtin_define ("_LANGUAGE_C_PLUS_PLUS");                     \
 520           builtin_define ("__LANGUAGE_C_PLUS_PLUS");                    \
 521           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");                  \
 522         }                                                               \
 523       else                                                              \
 524         {                                                               \
 525           builtin_define_std ("LANGUAGE_C");                            \
 526           builtin_define ("_LANGUAGE_C");                               \
 527         }                                                               \
 528       if (c_dialect_objc ())                                            \
 529         {                                                               \
 530           builtin_define ("_LANGUAGE_OBJECTIVE_C");                     \
 531           builtin_define ("__LANGUAGE_OBJECTIVE_C");                    \
 532           /* Bizarre, but needed at least for Irix.  */                 \
 533           builtin_define_std ("LANGUAGE_C");                            \
 534           builtin_define ("_LANGUAGE_C");                               \
 535         }                                                               \
 536                                                                         \
 537       if (mips_abi == ABI_EABI)                                         \
 538         builtin_define ("__mips_eabi");                                 \
 539     }                                                                   \
 540   while (0)
 541
 542 /* Default target_flags if no switches are specified  */
 543
 544 #ifndef TARGET_DEFAULT
 545 #define TARGET_DEFAULT 0
 546 #endif
 547
 548 #ifndef TARGET_CPU_DEFAULT
 549 #define TARGET_CPU_DEFAULT 0
 550 #endif
 551
 552 #ifndef TARGET_ENDIAN_DEFAULT
 553 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
 554 #endif
 555
 556 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
 557 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
 558 #endif
 559
 560 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
 561 #ifndef MIPS_ISA_DEFAULT
 562 #ifndef MIPS_CPU_STRING_DEFAULT
 563 #define MIPS_CPU_STRING_DEFAULT "from-abi"
 564 #endif
 565 #endif
 566
 567 #ifdef IN_LIBGCC2
 568 #undef TARGET_64BIT
 569 /* Make this compile time constant for libgcc2 */
 570 #ifdef __mips64
 571 #define TARGET_64BIT            1
 572 #else
 573 #define TARGET_64BIT            0
 574 #endif
 575 #endif /* IN_LIBGCC2 */
 576
 577 /* Force the call stack unwinders in unwind.inc not to be MIPS16 code
 578    when compiled with hardware floating point.  This is because MIPS16
 579    code cannot save and restore the floating-point registers, which is
 580    important if in a mixed MIPS16/non-MIPS16 environment.  */
 581
 582 #ifdef IN_LIBGCC2
 583 #if __mips_hard_float
 584 #define LIBGCC2_UNWIND_ATTRIBUTE __attribute__((__nomips16__))
 585 #endif
 586 #endif /* IN_LIBGCC2 */
 587
 588 #define TARGET_LIBGCC_SDATA_SECTION ".sdata"
 589
 590 #ifndef MULTILIB_ENDIAN_DEFAULT
 591 #if TARGET_ENDIAN_DEFAULT == 0
 592 #define MULTILIB_ENDIAN_DEFAULT "EL"
 593 #else
 594 #define MULTILIB_ENDIAN_DEFAULT "EB"
 595 #endif
 596 #endif
 597
 598 #ifndef MULTILIB_ISA_DEFAULT
 599 #  if MIPS_ISA_DEFAULT == 1
 600 #    define MULTILIB_ISA_DEFAULT "mips1"
 601 #  else
 602 #    if MIPS_ISA_DEFAULT == 2
 603 #      define MULTILIB_ISA_DEFAULT "mips2"
 604 #    else
 605 #      if MIPS_ISA_DEFAULT == 3
 606 #        define MULTILIB_ISA_DEFAULT "mips3"
 607 #      else
 608 #        if MIPS_ISA_DEFAULT == 4
 609 #          define MULTILIB_ISA_DEFAULT "mips4"
 610 #        else
 611 #          if MIPS_ISA_DEFAULT == 32
 612 #            define MULTILIB_ISA_DEFAULT "mips32"
 613 #          else
 614 #            if MIPS_ISA_DEFAULT == 33
 615 #              define MULTILIB_ISA_DEFAULT "mips32r2"
 616 #            else
 617 #              if MIPS_ISA_DEFAULT == 64
 618 #                define MULTILIB_ISA_DEFAULT "mips64"
 619 #              else
 620 #                define MULTILIB_ISA_DEFAULT "mips1"
 621 #              endif
 622 #            endif
 623 #          endif
 624 #        endif
 625 #      endif
 626 #    endif
 627 #  endif
 628 #endif
 629
 630 #ifndef MULTILIB_DEFAULTS
 631 #define MULTILIB_DEFAULTS \
 632     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
 633 #endif
 634
 635 /* We must pass -EL to the linker by default for little endian embedded
 636    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
 637    linker will default to using big-endian output files.  The OUTPUT_FORMAT
 638    line must be in the linker script, otherwise -EB/-EL will not work.  */
 639
 640 #ifndef ENDIAN_SPEC
 641 #if TARGET_ENDIAN_DEFAULT == 0
 642 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
 643 #else
 644 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
 645 #endif
 646 #endif
 647
 648 /* A spec condition that matches all non-mips16 -mips arguments.  */
 649
 650 #define MIPS_ISA_LEVEL_OPTION_SPEC \
 651   "mips1|mips2|mips3|mips4|mips32*|mips64*"
 652
 653 /* A spec condition that matches all non-mips16 architecture arguments.  */
 654
 655 #define MIPS_ARCH_OPTION_SPEC \
 656   MIPS_ISA_LEVEL_OPTION_SPEC "|march=*"
 657
 658 /* A spec that infers a -mips argument from an -march argument,
 659    or injects the default if no architecture is specified.  */
 660
 661 #define MIPS_ISA_LEVEL_SPEC \
 662   "%{" MIPS_ISA_LEVEL_OPTION_SPEC ":;: \
 663      %{march=mips1|march=r2000|march=r3000|march=r3900:-mips1} \
 664      %{march=mips2|march=r6000:-mips2} \
 665      %{march=mips3|march=r4*|march=vr4*|march=orion|march=loongson2*:-mips3} \
 666      %{march=mips4|march=r8000|march=vr5*|march=rm7000|march=rm9000:-mips4} \
 667      %{march=mips32|march=4kc|march=4km|march=4kp|march=4ksc:-mips32} \
 668      %{march=mips32r2|march=m4k|march=4ke*|march=4ksd|march=24k* \
 669        |march=34k*|march=74k*: -mips32r2} \
 670      %{march=mips64|march=5k*|march=20k*|march=sb1*|march=sr71000: -mips64} \
 671      %{!march=*: -" MULTILIB_ISA_DEFAULT "}}"
 672
 673 /* A spec that infers a -mhard-float or -msoft-float setting from an
 674    -march argument.  Note that soft-float and hard-float code are not
 675    link-compatible.  */
 676
 677 #define MIPS_ARCH_FLOAT_SPEC \
 678   "%{mhard-float|msoft-float|march=mips*:; \
 679      march=vr41*|march=m4k|march=4k*|march=24kc|march=24kec \
 680      |march=34kc|march=74kc|march=5kc: -msoft-float; \
 681      march=*: -mhard-float}"
 682
 683 /* A spec condition that matches 32-bit options.  It only works if
 684    MIPS_ISA_LEVEL_SPEC has been applied.  */
 685
 686 #define MIPS_32BIT_OPTION_SPEC \
 687   "mips1|mips2|mips32*|mgp32"
 688
 689 /* Support for a compile-time default CPU, et cetera.  The rules are:
 690    --with-arch is ignored if -march is specified or a -mips is specified
 691      (other than -mips16).
 692    --with-tune is ignored if -mtune is specified.
 693    --with-abi is ignored if -mabi is specified.
 694    --with-float is ignored if -mhard-float or -msoft-float are
 695      specified.
 696    --with-divide is ignored if -mdivide-traps or -mdivide-breaks are
 697      specified. */
 698 #define OPTION_DEFAULT_SPECS \
 699   {"arch", "%{" MIPS_ARCH_OPTION_SPEC ":;: -march=%(VALUE)}" }, \
 700   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
 701   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
 702   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }, \
 703   {"divide", "%{!mdivide-traps:%{!mdivide-breaks:-mdivide-%(VALUE)}}" }, \
 704   {"llsc", "%{!mllsc:%{!mno-llsc:-m%(VALUE)}}" }
 705
 706
 707 #define GENERATE_DIVIDE_TRAPS (TARGET_DIVIDE_TRAPS \
 708                                && ISA_HAS_COND_TRAP)
 709
 710 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY && !TARGET_MIPS16)
 711
 712 /* True if the ABI can only work with 64-bit integer registers.  We
 713    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
 714    otherwise floating-point registers must also be 64-bit.  */
 715 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
 716
 717 /* Likewise for 32-bit regs.  */
 718 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
 719
 720 /* True if symbols are 64 bits wide.  At present, n64 is the only
 721    ABI for which this is true.  */
 722 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64 && !TARGET_SYM32)
 723
 724 /* ISA has instructions for managing 64-bit fp and gp regs (e.g. mips3).  */
 725 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
 726                                  || ISA_MIPS4                           \
 727                                  || ISA_MIPS64)
 728
 729 /* ISA has branch likely instructions (e.g. mips2).  */
 730 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
 731    been generated up to this point.  */
 732 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1)
 733
 734 /* ISA has a three-operand multiplication instruction (usually spelt "mul").  */
 735 #define ISA_HAS_MUL3            ((TARGET_MIPS3900                       \
 736                                   || TARGET_MIPS5400                    \
 737                                   || TARGET_MIPS5500                    \
 738                                   || TARGET_MIPS7000                    \
 739                                   || TARGET_MIPS9000                    \
 740                                   || TARGET_MAD                         \
 741                                   || ISA_MIPS32                         \
 742                                   || ISA_MIPS32R2                       \
 743                                   || ISA_MIPS64)                        \
 744                                  && !TARGET_MIPS16)
 745
 746 /* ISA has the conditional move instructions introduced in mips4.  */
 747 #define ISA_HAS_CONDMOVE        ((ISA_MIPS4                             \
 748                                   || ISA_MIPS32                         \
 749                                   || ISA_MIPS32R2                       \
 750                                   || ISA_MIPS64)                        \
 751                                  && !TARGET_MIPS5500                    \
 752                                  && !TARGET_MIPS16)
 753
 754 /* ISA has LDC1 and SDC1.  */
 755 #define ISA_HAS_LDC1_SDC1       (!ISA_MIPS1 && !TARGET_MIPS16)
 756
 757 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
 758    branch on CC, and move (both FP and non-FP) on CC.  */
 759 #define ISA_HAS_8CC             (ISA_MIPS4                              \
 760                                  || ISA_MIPS32                          \
 761                                  || ISA_MIPS32R2                        \
 762                                  || ISA_MIPS64)
 763
 764 /* This is a catch all for other mips4 instructions: indexed load, the
 765    FP madd and msub instructions, and the FP recip and recip sqrt
 766    instructions.  */
 767 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
 768                                   || (ISA_MIPS32R2 && TARGET_FLOAT64)   \
 769                                   || ISA_MIPS64)                        \
 770                                  && !TARGET_MIPS16)
 771
 772 /* ISA has paired-single instructions.  */
 773 #define ISA_HAS_PAIRED_SINGLE   (ISA_MIPS32R2 || ISA_MIPS64)
 774
 775 /* ISA has conditional trap instructions.  */
 776 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
 777                                  && !TARGET_MIPS16)
 778
 779 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
 780 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
 781                                   || ISA_MIPS32R2                       \
 782                                   || ISA_MIPS64)                        \
 783                                  && !TARGET_MIPS16)
 784
 785 /* Integer multiply-accumulate instructions should be generated.  */
 786 #define GENERATE_MADD_MSUB      (ISA_HAS_MADD_MSUB && !TUNE_74K)
 787
 788 /* ISA has floating-point nmadd and nmsub instructions for mode MODE.  */
 789 #define ISA_HAS_NMADD_NMSUB(MODE) \
 790                                 ((ISA_MIPS4                             \
 791                                   || (ISA_MIPS32R2 && (MODE) == V2SFmode) \
 792                                   || ISA_MIPS64)                        \
 793                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
 794                                  && !TARGET_MIPS16)
 795
 796 /* ISA has count leading zeroes/ones instruction (not implemented).  */
 797 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
 798                                   || ISA_MIPS32R2                       \
 799                                   || ISA_MIPS64)                        \
 800                                  && !TARGET_MIPS16)
 801
 802 /* ISA has three operand multiply instructions that put
 803    the high part in an accumulator: mulhi or mulhiu.  */
 804 #define ISA_HAS_MULHI           ((TARGET_MIPS5400                        \
 805                                   || TARGET_MIPS5500                     \
 806                                   || TARGET_SR71K)                       \
 807                                  && !TARGET_MIPS16)
 808
 809 /* ISA has three operand multiply instructions that
 810    negates the result and puts the result in an accumulator.  */
 811 #define ISA_HAS_MULS            ((TARGET_MIPS5400                       \
 812                                   || TARGET_MIPS5500                    \
 813                                   || TARGET_SR71K)                      \
 814                                  && !TARGET_MIPS16)
 815
 816 /* ISA has three operand multiply instructions that subtracts the
 817    result from a 4th operand and puts the result in an accumulator.  */
 818 #define ISA_HAS_MSAC            ((TARGET_MIPS5400                       \
 819                                   || TARGET_MIPS5500                    \
 820                                   || TARGET_SR71K)                      \
 821                                  && !TARGET_MIPS16)
 822
 823 /* ISA has three operand multiply instructions that  the result
 824    from a 4th operand and puts the result in an accumulator.  */
 825 #define ISA_HAS_MACC            ((TARGET_MIPS4120                       \
 826                                   || TARGET_MIPS4130                    \
 827                                   || TARGET_MIPS5400                    \
 828                                   || TARGET_MIPS5500                    \
 829                                   || TARGET_SR71K)                      \
 830                                  && !TARGET_MIPS16)
 831
 832 /* ISA has NEC VR-style MACC, MACCHI, DMACC and DMACCHI instructions.  */
 833 #define ISA_HAS_MACCHI          ((TARGET_MIPS4120                       \
 834                                   || TARGET_MIPS4130)                   \
 835                                  && !TARGET_MIPS16)
 836
 837 /* ISA has the "ror" (rotate right) instructions.  */
 838 #define ISA_HAS_ROR             ((ISA_MIPS32R2                          \
 839                                   || TARGET_MIPS5400                    \
 840                                   || TARGET_MIPS5500                    \
 841                                   || TARGET_SR71K                       \
 842                                   || TARGET_SMARTMIPS)                  \
 843                                  && !TARGET_MIPS16)
 844
 845 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
 846 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
 847                                   || ISA_MIPS32                         \
 848                                   || ISA_MIPS32R2                       \
 849                                   || ISA_MIPS64)                        \
 850                                  && !TARGET_MIPS16)
 851
 852 /* ISA has data indexed prefetch instructions.  This controls use of
 853    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
 854    (prefx is a cop1x instruction, so can only be used if FP is
 855    enabled.)  */
 856 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
 857                                   || ISA_MIPS32R2                       \
 858                                   || ISA_MIPS64)                        \
 859                                  && !TARGET_MIPS16)
 860
 861 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
 862    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
 863    also requires TARGET_DOUBLE_FLOAT.  */
 864 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
 865
 866 /* ISA includes the MIPS32r2 seb and seh instructions.  */
 867 #define ISA_HAS_SEB_SEH         (ISA_MIPS32R2                           \
 868                                  && !TARGET_MIPS16)
 869
 870 /* ISA includes the MIPS32/64 rev 2 ext and ins instructions.  */
 871 #define ISA_HAS_EXT_INS         (ISA_MIPS32R2                           \
 872                                  && !TARGET_MIPS16)
 873
 874 /* ISA has instructions for accessing top part of 64-bit fp regs.  */
 875 #define ISA_HAS_MXHC1           (TARGET_FLOAT64 && ISA_MIPS32R2)
 876
 877 /* ISA has lwxs instruction (load w/scaled index address.  */
 878 #define ISA_HAS_LWXS            (TARGET_SMARTMIPS && !TARGET_MIPS16)
 879
 880 /* The DSP ASE is available.  */
 881 #define ISA_HAS_DSP             (TARGET_DSP && !TARGET_MIPS16)
 882
 883 /* Revision 2 of the DSP ASE is available.  */
 884 #define ISA_HAS_DSPR2           (TARGET_DSPR2 && !TARGET_MIPS16)
 885
 886 /* True if the result of a load is not available to the next instruction.
 887    A nop will then be needed between instructions like "lw $4,..."
 888    and "addiu $4,$4,1".  */
 889 #define ISA_HAS_LOAD_DELAY      (ISA_MIPS1                              \
 890                                  && !TARGET_MIPS3900                    \
 891                                  && !TARGET_MIPS16)
 892
 893 /* Likewise mtc1 and mfc1.  */
 894 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3)
 895
 896 /* Likewise floating-point comparisons.  */
 897 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3)
 898
 899 /* True if mflo and mfhi can be immediately followed by instructions
 900    which write to the HI and LO registers.
 901
 902    According to MIPS specifications, MIPS ISAs I, II, and III need
 903    (at least) two instructions between the reads of HI/LO and
 904    instructions which write them, and later ISAs do not.  Contradicting
 905    the MIPS specifications, some MIPS IV processor user manuals (e.g.
 906    the UM for the NEC Vr5000) document needing the instructions between
 907    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
 908    MIPS64 and later ISAs to have the interlocks, plus any specific
 909    earlier-ISA CPUs for which CPU documentation declares that the
 910    instructions are really interlocked.  */
 911 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
 912                                  || ISA_MIPS32R2                        \
 913                                  || ISA_MIPS64                          \
 914                                  || TARGET_MIPS5500)
 915
 916 /* ISA includes synci, jr.hb and jalr.hb.  */
 917 #define ISA_HAS_SYNCI (ISA_MIPS32R2 && !TARGET_MIPS16)
 918
 919 /* ISA includes sync.  */
 920 #define ISA_HAS_SYNC ((mips_isa >= 2 || TARGET_MIPS3900) && !TARGET_MIPS16)
 921 #define GENERATE_SYNC                   \
 922   (target_flags_explicit & MASK_LLSC    \
 923    ? TARGET_LLSC && !TARGET_MIPS16      \
 924    : ISA_HAS_SYNC)
 925
 926 /* ISA includes ll and sc.  Note that this implies ISA_HAS_SYNC
 927    because the expanders use both ISA_HAS_SYNC and ISA_HAS_LL_SC
 928    instructions.  */
 929 #define ISA_HAS_LL_SC (mips_isa >= 2 && !TARGET_MIPS16)
 930 #define GENERATE_LL_SC                  \
 931   (target_flags_explicit & MASK_LLSC    \
 932    ? TARGET_LLSC && !TARGET_MIPS16      \
 933    : ISA_HAS_LL_SC)
 934 \f
 935 /* Add -G xx support.  */
 936
 937 #undef  SWITCH_TAKES_ARG
 938 #define SWITCH_TAKES_ARG(CHAR)                                          \
 939   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
 940
 941 #define OVERRIDE_OPTIONS mips_override_options ()
 942
 943 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
 944
 945 /* Show we can debug even without a frame pointer.  */
 946 #define CAN_DEBUG_WITHOUT_FP
 947 \f
 948 /* Tell collect what flags to pass to nm.  */
 949 #ifndef NM_FLAGS
 950 #define NM_FLAGS "-Bn"
 951 #endif
 952
 953 \f
 954 #ifndef MIPS_ABI_DEFAULT
 955 #define MIPS_ABI_DEFAULT ABI_32
 956 #endif
 957
 958 /* Use the most portable ABI flag for the ASM specs.  */
 959
 960 #if MIPS_ABI_DEFAULT == ABI_32
 961 #define MULTILIB_ABI_DEFAULT "mabi=32"
 962 #endif
 963
 964 #if MIPS_ABI_DEFAULT == ABI_O64
 965 #define MULTILIB_ABI_DEFAULT "mabi=o64"
 966 #endif
 967
 968 #if MIPS_ABI_DEFAULT == ABI_N32
 969 #define MULTILIB_ABI_DEFAULT "mabi=n32"
 970 #endif
 971
 972 #if MIPS_ABI_DEFAULT == ABI_64
 973 #define MULTILIB_ABI_DEFAULT "mabi=64"
 974 #endif
 975
 976 #if MIPS_ABI_DEFAULT == ABI_EABI
 977 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
 978 #endif
 979
 980 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
 981    to the assembler.  It may be overridden by subtargets.  */
 982 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
 983 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
 984 %{noasmopt:-O0} \
 985 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
 986 #endif
 987
 988 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
 989    the assembler.  It may be overridden by subtargets.
 990
 991    Beginning with gas 2.13, -mdebug must be passed to correctly handle
 992    COFF debugging info.  */
 993
 994 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
 995 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
 996 %{g} %{g0} %{g1} %{g2} %{g3} \
 997 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
 998 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
 999 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1000 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1001 %{gcoff*:-mdebug} %{!gcoff*:-no-mdebug}"
1002 #endif
1003
1004 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1005    overridden by subtargets.  */
1006
1007 #ifndef SUBTARGET_ASM_SPEC
1008 #define SUBTARGET_ASM_SPEC ""
1009 #endif
1010
1011 #undef ASM_SPEC
1012 #define ASM_SPEC "\
1013 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1014 %{mips32} %{mips32r2} %{mips64} \
1015 %{mips16} %{mno-mips16:-no-mips16} \
1016 %{mips3d} %{mno-mips3d:-no-mips3d} \
1017 %{mdmx} %{mno-mdmx:-no-mdmx} \
1018 %{mdsp} %{mno-dsp} \
1019 %{mdspr2} %{mno-dspr2} \
1020 %{msmartmips} %{mno-smartmips} \
1021 %{mmt} %{mno-mt} \
1022 %{mfix-vr4120} %{mfix-vr4130} \
1023 %(subtarget_asm_optimizing_spec) \
1024 %(subtarget_asm_debugging_spec) \
1025 %{mabi=*} %{!mabi*: %(asm_abi_default_spec)} \
1026 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
1027 %{mfp32} %{mfp64} \
1028 %{mshared} %{mno-shared} \
1029 %{msym32} %{mno-sym32} \
1030 %{mtune=*} %{v} \
1031 %(subtarget_asm_spec)"
1032
1033 /* Extra switches sometimes passed to the linker.  */
1034 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1035   will interpret it as a -b option.  */
1036
1037 #ifndef LINK_SPEC
1038 #define LINK_SPEC "\
1039 %(endian_spec) \
1040 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32} %{mips32r2} %{mips64} \
1041 %{bestGnum} %{shared} %{non_shared}"
1042 #endif  /* LINK_SPEC defined */
1043
1044
1045 /* Specs for the compiler proper */
1046
1047 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1048    overridden by subtargets.  */
1049 #ifndef SUBTARGET_CC1_SPEC
1050 #define SUBTARGET_CC1_SPEC ""
1051 #endif
1052
1053 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1054
1055 #undef CC1_SPEC
1056 #define CC1_SPEC "\
1057 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1058 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1059 %{save-temps: } \
1060 %(subtarget_cc1_spec)"
1061
1062 /* Preprocessor specs.  */
1063
1064 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1065    overridden by subtargets.  */
1066 #ifndef SUBTARGET_CPP_SPEC
1067 #define SUBTARGET_CPP_SPEC ""
1068 #endif
1069
1070 #define CPP_SPEC "%(subtarget_cpp_spec)"
1071
1072 /* This macro defines names of additional specifications to put in the specs
1073    that can be used in various specifications like CC1_SPEC.  Its definition
1074    is an initializer with a subgrouping for each command option.
1075
1076    Each subgrouping contains a string constant, that defines the
1077    specification name, and a string constant that used by the GCC driver
1078    program.
1079
1080    Do not define this macro if it does not need to do anything.  */
1081
1082 #define EXTRA_SPECS                                                     \
1083   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1084   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1085   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1086   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1087   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1088   { "asm_abi_default_spec", "-" MULTILIB_ABI_DEFAULT },                 \
1089   { "endian_spec", ENDIAN_SPEC },                                       \
1090   SUBTARGET_EXTRA_SPECS
1091
1092 #ifndef SUBTARGET_EXTRA_SPECS
1093 #define SUBTARGET_EXTRA_SPECS
1094 #endif
1095 \f
1096 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1097 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
1098
1099 #ifndef PREFERRED_DEBUGGING_TYPE
1100 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
1101 #endif
1102
1103 #define DWARF2_ADDR_SIZE (ABI_HAS_64BIT_SYMBOLS ? 8 : 4)
1104
1105 /* By default, turn on GDB extensions.  */
1106 #define DEFAULT_GDB_EXTENSIONS 1
1107
1108 /* Local compiler-generated symbols must have a prefix that the assembler
1109    understands.   By default, this is $, although some targets (e.g.,
1110    NetBSD-ELF) need to override this.  */
1111
1112 #ifndef LOCAL_LABEL_PREFIX
1113 #define LOCAL_LABEL_PREFIX      "$"
1114 #endif
1115
1116 /* By default on the mips, external symbols do not have an underscore
1117    prepended, but some targets (e.g., NetBSD) require this.  */
1118
1119 #ifndef USER_LABEL_PREFIX
1120 #define USER_LABEL_PREFIX       ""
1121 #endif
1122
1123 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1124    since the length can run past this up to a continuation point.  */
1125 #undef DBX_CONTIN_LENGTH
1126 #define DBX_CONTIN_LENGTH 1500
1127
1128 /* How to renumber registers for dbx and gdb.  */
1129 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[REGNO]
1130
1131 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
1132 #define DWARF_FRAME_REGNUM(REGNO) mips_dwarf_regno[REGNO]
1133
1134 /* The DWARF 2 CFA column which tracks the return address.  */
1135 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
1136
1137 /* Before the prologue, RA lives in r31.  */
1138 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1139
1140 /* Describe how we implement __builtin_eh_return.  */
1141 #define EH_RETURN_DATA_REGNO(N) \
1142   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1143
1144 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1145
1146 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1147    The default for this in 64-bit mode is 8, which causes problems with
1148    SFmode register saves.  */
1149 #define DWARF_CIE_DATA_ALIGNMENT -4
1150
1151 /* Correct the offset of automatic variables and arguments.  Note that
1152    the MIPS debug format wants all automatic variables and arguments
1153    to be in terms of the virtual frame pointer (stack pointer before
1154    any adjustment in the function), while the MIPS 3.0 linker wants
1155    the frame pointer to be the stack pointer after the initial
1156    adjustment.  */
1157
1158 #define DEBUGGER_AUTO_OFFSET(X)                         \
1159   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1160 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1161   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1162 \f
1163 /* Target machine storage layout */
1164
1165 #define BITS_BIG_ENDIAN 0
1166 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1167 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1168
1169 /* Define this to set the endianness to use in libgcc2.c, which can
1170    not depend on target_flags.  */
1171 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1172 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1173 #else
1174 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1175 #endif
1176
1177 #define MAX_BITS_PER_WORD 64
1178
1179 /* Width of a word, in units (bytes).  */
1180 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1181 #ifndef IN_LIBGCC2
1182 #define MIN_UNITS_PER_WORD 4
1183 #endif
1184
1185 /* For MIPS, width of a floating point register.  */
1186 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1187
1188 /* The number of consecutive floating-point registers needed to store the
1189    largest format supported by the FPU.  */
1190 #define MAX_FPRS_PER_FMT (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1191
1192 /* The number of consecutive floating-point registers needed to store the
1193    smallest format supported by the FPU.  */
1194 #define MIN_FPRS_PER_FMT \
1195   (ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64 ? 1 : MAX_FPRS_PER_FMT)
1196
1197 /* The largest size of value that can be held in floating-point
1198    registers and moved with a single instruction.  */
1199 #define UNITS_PER_HWFPVALUE \
1200   (TARGET_SOFT_FLOAT_ABI ? 0 : MAX_FPRS_PER_FMT * UNITS_PER_FPREG)
1201
1202 /* The largest size of value that can be held in floating-point
1203    registers.  */
1204 #define UNITS_PER_FPVALUE                       \
1205   (TARGET_SOFT_FLOAT_ABI ? 0                    \
1206    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
1207    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
1208
1209 /* The number of bytes in a double.  */
1210 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1211
1212 #define UNITS_PER_SIMD_WORD(MODE) \
1213   (TARGET_PAIRED_SINGLE_FLOAT ? 8 : UNITS_PER_WORD)
1214
1215 /* Set the sizes of the core types.  */
1216 #define SHORT_TYPE_SIZE 16
1217 #define INT_TYPE_SIZE 32
1218 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1219 #define LONG_LONG_TYPE_SIZE 64
1220
1221 #define FLOAT_TYPE_SIZE 32
1222 #define DOUBLE_TYPE_SIZE 64
1223 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
1224
1225 /* Define the sizes of fixed-point types.  */
1226 #define SHORT_FRACT_TYPE_SIZE 8
1227 #define FRACT_TYPE_SIZE 16
1228 #define LONG_FRACT_TYPE_SIZE 32
1229 #define LONG_LONG_FRACT_TYPE_SIZE 64
1230
1231 #define SHORT_ACCUM_TYPE_SIZE 16
1232 #define ACCUM_TYPE_SIZE 32
1233 #define LONG_ACCUM_TYPE_SIZE 64
1234 /* FIXME.  LONG_LONG_ACCUM_TYPE_SIZE should be 128 bits, but GCC
1235    doesn't support 128-bit integers for MIPS32 currently.  */
1236 #define LONG_LONG_ACCUM_TYPE_SIZE (TARGET_64BIT ? 128 : 64)
1237
1238 /* long double is not a fixed mode, but the idea is that, if we
1239    support long double, we also want a 128-bit integer type.  */
1240 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1241
1242 #ifdef IN_LIBGCC2
1243 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1244   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1245 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1246 # else
1247 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1248 # endif
1249 #endif
1250
1251 /* Width in bits of a pointer.  */
1252 #ifndef POINTER_SIZE
1253 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1254 #endif
1255
1256 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1257 #define PARM_BOUNDARY BITS_PER_WORD
1258
1259 /* Allocation boundary (in *bits*) for the code of a function.  */
1260 #define FUNCTION_BOUNDARY 32
1261
1262 /* Alignment of field after `int : 0' in a structure.  */
1263 #define EMPTY_FIELD_BOUNDARY 32
1264
1265 /* Every structure's size must be a multiple of this.  */
1266 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1267 #define STRUCTURE_SIZE_BOUNDARY 8
1268
1269 /* There is no point aligning anything to a rounder boundary than this.  */
1270 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1271
1272 /* All accesses must be aligned.  */
1273 #define STRICT_ALIGNMENT 1
1274
1275 /* Define this if you wish to imitate the way many other C compilers
1276    handle alignment of bitfields and the structures that contain
1277    them.
1278
1279    The behavior is that the type written for a bit-field (`int',
1280    `short', or other integer type) imposes an alignment for the
1281    entire structure, as if the structure really did contain an
1282    ordinary field of that type.  In addition, the bit-field is placed
1283    within the structure so that it would fit within such a field,
1284    not crossing a boundary for it.
1285
1286    Thus, on most machines, a bit-field whose type is written as `int'
1287    would not cross a four-byte boundary, and would force four-byte
1288    alignment for the whole structure.  (The alignment used may not
1289    be four bytes; it is controlled by the other alignment
1290    parameters.)
1291
1292    If the macro is defined, its definition should be a C expression;
1293    a nonzero value for the expression enables this behavior.  */
1294
1295 #define PCC_BITFIELD_TYPE_MATTERS 1
1296
1297 /* If defined, a C expression to compute the alignment given to a
1298    constant that is being placed in memory.  CONSTANT is the constant
1299    and ALIGN is the alignment that the object would ordinarily have.
1300    The value of this macro is used instead of that alignment to align
1301    the object.
1302
1303    If this macro is not defined, then ALIGN is used.
1304
1305    The typical use of this macro is to increase alignment for string
1306    constants to be word aligned so that `strcpy' calls that copy
1307    constants can be done inline.  */
1308
1309 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1310   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1311    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1312
1313 /* If defined, a C expression to compute the alignment for a static
1314    variable.  TYPE is the data type, and ALIGN is the alignment that
1315    the object would ordinarily have.  The value of this macro is used
1316    instead of that alignment to align the object.
1317
1318    If this macro is not defined, then ALIGN is used.
1319
1320    One use of this macro is to increase alignment of medium-size
1321    data to make it all fit in fewer cache lines.  Another is to
1322    cause character arrays to be word-aligned so that `strcpy' calls
1323    that copy constants to character arrays can be done inline.  */
1324
1325 #undef DATA_ALIGNMENT
1326 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1327   ((((ALIGN) < BITS_PER_WORD)                                           \
1328     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1329         || TREE_CODE (TYPE) == UNION_TYPE                               \
1330         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1331
1332 /* We need this for the same reason as DATA_ALIGNMENT, namely to cause
1333    character arrays to be word-aligned so that `strcpy' calls that copy
1334    constants to character arrays can be done inline, and 'strcmp' can be
1335    optimised to use word loads. */
1336 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
1337   DATA_ALIGNMENT (TYPE, ALIGN)
1338
1339 #define PAD_VARARGS_DOWN \
1340   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1341
1342 /* Define if operations between registers always perform the operation
1343    on the full register even if a narrower mode is specified.  */
1344 #define WORD_REGISTER_OPERATIONS
1345
1346 /* When in 64-bit mode, move insns will sign extend SImode and CCmode
1347    moves.  All other references are zero extended.  */
1348 #define LOAD_EXTEND_OP(MODE) \
1349   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1350    ? SIGN_EXTEND : ZERO_EXTEND)
1351
1352 /* Define this macro if it is advisable to hold scalars in registers
1353    in a wider mode than that declared by the program.  In such cases,
1354    the value is constrained to be within the bounds of the declared
1355    type, but kept valid in the wider mode.  The signedness of the
1356    extension may differ from that of the type.  */
1357
1358 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1359   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1360       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1361     {                                           \
1362       if ((MODE) == SImode)                     \
1363         (UNSIGNEDP) = 0;                        \
1364       (MODE) = Pmode;                           \
1365     }
1366
1367 /* Pmode is always the same as ptr_mode, but not always the same as word_mode.
1368    Extensions of pointers to word_mode must be signed.  */
1369 #define POINTERS_EXTEND_UNSIGNED false
1370
1371 /* Define if loading short immediate values into registers sign extends.  */
1372 #define SHORT_IMMEDIATES_SIGN_EXTEND
1373
1374 /* The [d]clz instructions have the natural values at 0.  */
1375
1376 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1377   ((VALUE) = GET_MODE_BITSIZE (MODE), 2)
1378 \f
1379 /* Standard register usage.  */
1380
1381 /* Number of hardware registers.  We have:
1382
1383    - 32 integer registers
1384    - 32 floating point registers
1385    - 8 condition code registers
1386    - 2 accumulator registers (hi and lo)
1387    - 32 registers each for coprocessors 0, 2 and 3
1388    - 3 fake registers:
1389         - ARG_POINTER_REGNUM
1390         - FRAME_POINTER_REGNUM
1391         - GOT_VERSION_REGNUM (see the comment above load_call<mode> for details)
1392    - 3 dummy entries that were used at various times in the past.
1393    - 6 DSP accumulator registers (3 hi-lo pairs) for MIPS DSP ASE
1394    - 6 DSP control registers  */
1395
1396 #define FIRST_PSEUDO_REGISTER 188
1397
1398 /* By default, fix the kernel registers ($26 and $27), the global
1399    pointer ($28) and the stack pointer ($29).  This can change
1400    depending on the command-line options.
1401
1402    Regarding coprocessor registers: without evidence to the contrary,
1403    it's best to assume that each coprocessor register has a unique
1404    use.  This can be overridden, in, e.g., mips_override_options or
1405    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1406    for a particular target.  */
1407
1408 #define FIXED_REGISTERS                                                 \
1409 {                                                                       \
1410   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1411   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1412   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1413   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1414   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1415   /* COP0 registers */                                                  \
1416   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1417   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1418   /* COP2 registers */                                                  \
1419   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1420   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1421   /* COP3 registers */                                                  \
1422   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1423   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1424   /* 6 DSP accumulator registers & 6 control registers */               \
1425   0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1                                    \
1426 }
1427
1428
1429 /* Set up this array for o32 by default.
1430
1431    Note that we don't mark $31 as a call-clobbered register.  The idea is
1432    that it's really the call instructions themselves which clobber $31.
1433    We don't care what the called function does with it afterwards.
1434
1435    This approach makes it easier to implement sibcalls.  Unlike normal
1436    calls, sibcalls don't clobber $31, so the register reaches the
1437    called function in tact.  EPILOGUE_USES says that $31 is useful
1438    to the called function.  */
1439
1440 #define CALL_USED_REGISTERS                                             \
1441 {                                                                       \
1442   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1443   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1444   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1445   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1446   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1447   /* COP0 registers */                                                  \
1448   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1449   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1450   /* COP2 registers */                                                  \
1451   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1452   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1453   /* COP3 registers */                                                  \
1454   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1455   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1456   /* 6 DSP accumulator registers & 6 control registers */               \
1457   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                                    \
1458 }
1459
1460
1461 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1462
1463 #define CALL_REALLY_USED_REGISTERS                                      \
1464 { /* General registers.  */                                             \
1465   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1466   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1467   /* Floating-point registers.  */                                      \
1468   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1469   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1470   /* Others.  */                                                        \
1471   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0,                       \
1472   /* COP0 registers */                                                  \
1473   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1474   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1475   /* COP2 registers */                                                  \
1476   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1477   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1478   /* COP3 registers */                                                  \
1479   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1480   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1481   /* 6 DSP accumulator registers & 6 control registers */               \
1482   1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0                                    \
1483 }
1484
1485 /* Internal macros to classify a register number as to whether it's a
1486    general purpose register, a floating point register, a
1487    multiply/divide register, or a status register.  */
1488
1489 #define GP_REG_FIRST 0
1490 #define GP_REG_LAST  31
1491 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1492 #define GP_DBX_FIRST 0
1493
1494 #define FP_REG_FIRST 32
1495 #define FP_REG_LAST  63
1496 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1497 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1498
1499 #define MD_REG_FIRST 64
1500 #define MD_REG_LAST  65
1501 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1502 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1503
1504 /* The DWARF 2 CFA column which tracks the return address from a
1505    signal handler context.  This means that to maintain backwards
1506    compatibility, no hard register can be assigned this column if it
1507    would need to be handled by the DWARF unwinder.  */
1508 #define DWARF_ALT_FRAME_RETURN_COLUMN 66
1509
1510 #define ST_REG_FIRST 67
1511 #define ST_REG_LAST  74
1512 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1513
1514
1515 /* FIXME: renumber.  */
1516 #define COP0_REG_FIRST 80
1517 #define COP0_REG_LAST 111
1518 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1519
1520 #define COP2_REG_FIRST 112
1521 #define COP2_REG_LAST 143
1522 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1523
1524 #define COP3_REG_FIRST 144
1525 #define COP3_REG_LAST 175
1526 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1527 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1528 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1529
1530 #define DSP_ACC_REG_FIRST 176
1531 #define DSP_ACC_REG_LAST 181
1532 #define DSP_ACC_REG_NUM (DSP_ACC_REG_LAST - DSP_ACC_REG_FIRST + 1)
1533
1534 #define AT_REGNUM       (GP_REG_FIRST + 1)
1535 #define HI_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST : MD_REG_FIRST + 1)
1536 #define LO_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST + 1 : MD_REG_FIRST)
1537
1538 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1539    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1540    should be used instead.  */
1541 #define FPSW_REGNUM     ST_REG_FIRST
1542
1543 #define GP_REG_P(REGNO) \
1544   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1545 #define M16_REG_P(REGNO) \
1546   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1547 #define FP_REG_P(REGNO)  \
1548   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1549 #define MD_REG_P(REGNO) \
1550   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1551 #define ST_REG_P(REGNO) \
1552   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1553 #define COP0_REG_P(REGNO) \
1554   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1555 #define COP2_REG_P(REGNO) \
1556   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1557 #define COP3_REG_P(REGNO) \
1558   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1559 #define ALL_COP_REG_P(REGNO) \
1560   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1561 /* Test if REGNO is one of the 6 new DSP accumulators.  */
1562 #define DSP_ACC_REG_P(REGNO) \
1563   ((unsigned int) ((int) (REGNO) - DSP_ACC_REG_FIRST) < DSP_ACC_REG_NUM)
1564 /* Test if REGNO is hi, lo, or one of the 6 new DSP accumulators.  */
1565 #define ACC_REG_P(REGNO) \
1566   (MD_REG_P (REGNO) || DSP_ACC_REG_P (REGNO))
1567
1568 #define FP_REG_RTX_P(X) (REG_P (X) && FP_REG_P (REGNO (X)))
1569
1570 /* True if X is (const (unspec [(const_int 0)] UNSPEC_GP)).  This is used
1571    to initialize the mips16 gp pseudo register.  */
1572 #define CONST_GP_P(X)                           \
1573   (GET_CODE (X) == CONST                        \
1574    && GET_CODE (XEXP (X, 0)) == UNSPEC          \
1575    && XINT (XEXP (X, 0), 1) == UNSPEC_GP)
1576
1577 /* Return coprocessor number from register number.  */
1578
1579 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1580   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1581    : COP3_REG_P (REGNO) ? '3' : '?')
1582
1583
1584 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1585
1586 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1587   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1588
1589 #define MODES_TIEABLE_P mips_modes_tieable_p
1590
1591 /* Register to use for pushing function arguments.  */
1592 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1593
1594 /* These two registers don't really exist: they get eliminated to either
1595    the stack or hard frame pointer.  */
1596 #define ARG_POINTER_REGNUM 77
1597 #define FRAME_POINTER_REGNUM 78
1598
1599 /* $30 is not available on the mips16, so we use $17 as the frame
1600    pointer.  */
1601 #define HARD_FRAME_POINTER_REGNUM \
1602   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1603
1604 #define FRAME_POINTER_REQUIRED (mips_frame_pointer_required ())
1605
1606 /* Register in which static-chain is passed to a function.  */
1607 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 2)
1608
1609 /* Registers used as temporaries in prologue/epilogue code.  If we're
1610    generating mips16 code, these registers must come from the core set
1611    of 8.  The prologue register mustn't conflict with any incoming
1612    arguments, the static chain pointer, or the frame pointer.  The
1613    epilogue temporary mustn't conflict with the return registers, the
1614    frame pointer, the EH stack adjustment, or the EH data registers.  */
1615
1616 #define MIPS_PROLOGUE_TEMP_REGNUM (GP_REG_FIRST + 3)
1617 #define MIPS_EPILOGUE_TEMP_REGNUM (GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1618
1619 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1620 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1621
1622 /* Define this macro if it is as good or better to call a constant
1623    function address than to call an address kept in a register.  */
1624 #define NO_FUNCTION_CSE 1
1625
1626 /* The ABI-defined global pointer.  Sometimes we use a different
1627    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1628 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1629
1630 /* We normally use $28 as the global pointer.  However, when generating
1631    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1632    register instead.  They can then avoid saving and restoring $28
1633    and perhaps avoid using a frame at all.
1634
1635    When a leaf function uses something other than $28, mips_expand_prologue
1636    will modify pic_offset_table_rtx in place.  Take the register number
1637    from there after reload.  */
1638 #define PIC_OFFSET_TABLE_REGNUM \
1639   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1640
1641 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1642 \f
1643 /* Define the classes of registers for register constraints in the
1644    machine description.  Also define ranges of constants.
1645
1646    One of the classes must always be named ALL_REGS and include all hard regs.
1647    If there is more than one class, another class must be named NO_REGS
1648    and contain no registers.
1649
1650    The name GENERAL_REGS must be the name of a class (or an alias for
1651    another name such as ALL_REGS).  This is the class of registers
1652    that is allowed by "g" or "r" in a register constraint.
1653    Also, registers outside this class are allocated only when
1654    instructions express preferences for them.
1655
1656    The classes must be numbered in nondecreasing order; that is,
1657    a larger-numbered class must never be contained completely
1658    in a smaller-numbered class.
1659
1660    For any two classes, it is very desirable that there be another
1661    class that represents their union.  */
1662
1663 enum reg_class
1664 {
1665   NO_REGS,                      /* no registers in set */
1666   M16_NA_REGS,                  /* mips16 regs not used to pass args */
1667   M16_REGS,                     /* mips16 directly accessible registers */
1668   T_REG,                        /* mips16 T register ($24) */
1669   M16_T_REGS,                   /* mips16 registers plus T register */
1670   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1671   V1_REG,                       /* Register $v1 ($3) used for TLS access.  */
1672   LEA_REGS,                     /* Every GPR except $25 */
1673   GR_REGS,                      /* integer registers */
1674   FP_REGS,                      /* floating point registers */
1675   MD0_REG,                      /* first multiply/divide register */
1676   MD1_REG,                      /* second multiply/divide register */
1677   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1678   COP0_REGS,                    /* generic coprocessor classes */
1679   COP2_REGS,
1680   COP3_REGS,
1681   HI_AND_GR_REGS,               /* union classes */
1682   LO_AND_GR_REGS,
1683   HI_AND_FP_REGS,
1684   COP0_AND_GR_REGS,
1685   COP2_AND_GR_REGS,
1686   COP3_AND_GR_REGS,
1687   ALL_COP_REGS,
1688   ALL_COP_AND_GR_REGS,
1689   ST_REGS,                      /* status registers (fp status) */
1690   DSP_ACC_REGS,                 /* DSP accumulator registers */
1691   ACC_REGS,                     /* Hi/Lo and DSP accumulator registers */
1692   ALL_REGS,                     /* all registers */
1693   LIM_REG_CLASSES               /* max value + 1 */
1694 };
1695
1696 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1697
1698 #define GENERAL_REGS GR_REGS
1699
1700 /* An initializer containing the names of the register classes as C
1701    string constants.  These names are used in writing some of the
1702    debugging dumps.  */
1703
1704 #define REG_CLASS_NAMES                                                 \
1705 {                                                                       \
1706   "NO_REGS",                                                            \
1707   "M16_NA_REGS",                                                        \
1708   "M16_REGS",                                                           \
1709   "T_REG",                                                              \
1710   "M16_T_REGS",                                                         \
1711   "PIC_FN_ADDR_REG",                                                    \
1712   "V1_REG",                                                             \
1713   "LEA_REGS",                                                           \
1714   "GR_REGS",                                                            \
1715   "FP_REGS",                                                            \
1716   "MD0_REG",                                                            \
1717   "MD1_REG",                                                            \
1718   "MD_REGS",                                                            \
1719   /* coprocessor registers */                                           \
1720   "COP0_REGS",                                                          \
1721   "COP2_REGS",                                                          \
1722   "COP3_REGS",                                                          \
1723   "HI_AND_GR_REGS",                                                     \
1724   "LO_AND_GR_REGS",                                                     \
1725   "HI_AND_FP_REGS",                                                     \
1726   "COP0_AND_GR_REGS",                                                   \
1727   "COP2_AND_GR_REGS",                                                   \
1728   "COP3_AND_GR_REGS",                                                   \
1729   "ALL_COP_REGS",                                                       \
1730   "ALL_COP_AND_GR_REGS",                                                \
1731   "ST_REGS",                                                            \
1732   "DSP_ACC_REGS",                                                       \
1733   "ACC_REGS",                                                           \
1734   "ALL_REGS"                                                            \
1735 }
1736
1737 /* An initializer containing the contents of the register classes,
1738    as integers which are bit masks.  The Nth integer specifies the
1739    contents of class N.  The way the integer MASK is interpreted is
1740    that register R is in the class if `MASK & (1 << R)' is 1.
1741
1742    When the machine has more than 32 registers, an integer does not
1743    suffice.  Then the integers are replaced by sub-initializers,
1744    braced groupings containing several integers.  Each
1745    sub-initializer must be suitable as an initializer for the type
1746    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1747
1748 #define REG_CLASS_CONTENTS                                                                              \
1749 {                                                                                                       \
1750   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
1751   { 0x0003000c, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 nonarg regs */\
1752   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
1753   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
1754   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
1755   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
1756   { 0x00000008, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* only $v1 */ \
1757   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR except $25 */   \
1758   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
1759   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
1760   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
1761   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
1762   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
1763   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* cop0 registers */    \
1764   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* cop2 registers */    \
1765   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* cop3 registers */    \
1766   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
1767   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
1768   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
1769   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                           \
1770   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },                           \
1771   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },                           \
1772   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1773   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1774   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
1775   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x003f0000 },   /* dsp accumulator registers */ \
1776   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* hi/lo and dsp accumulator registers */       \
1777   { 0xffffffff, 0xffffffff, 0xffff07ff, 0xffffffff, 0xffffffff, 0x0fffffff }    /* all registers */     \
1778 }
1779
1780
1781 /* A C expression whose value is a register class containing hard
1782    register REGNO.  In general there is more that one such class;
1783    choose a class which is "minimal", meaning that no smaller class
1784    also contains the register.  */
1785
1786 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1787
1788 /* A macro whose definition is the name of the class to which a
1789    valid base register must belong.  A base register is one used in
1790    an address which is the register value plus a displacement.  */
1791
1792 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1793
1794 /* A macro whose definition is the name of the class to which a
1795    valid index register must belong.  An index register is one used
1796    in an address where its value is either multiplied by a scale
1797    factor or added to another register (as well as added to a
1798    displacement).  */
1799
1800 #define INDEX_REG_CLASS NO_REGS
1801
1802 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1803    registers explicitly used in the rtl to be used as spill registers
1804    but prevents the compiler from extending the lifetime of these
1805    registers.  */
1806
1807 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1808
1809 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
1810    is the default value (allocate the registers in numeric order).  We
1811    define it just so that we can override it for the mips16 target in
1812    ORDER_REGS_FOR_LOCAL_ALLOC.  */
1813
1814 #define REG_ALLOC_ORDER                                                 \
1815 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
1816   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
1817   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
1818   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
1819   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
1820   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
1821   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
1822   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
1823   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
1824   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
1825   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175,      \
1826   176,177,178,179,180,181,182,183,184,185,186,187                       \
1827 }
1828
1829 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1830    to be rearranged based on a particular function.  On the mips16, we
1831    want to allocate $24 (T_REG) before other registers for
1832    instructions for which it is possible.  */
1833
1834 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
1835
1836 /* True if VALUE is an unsigned 6-bit number.  */
1837
1838 #define UIMM6_OPERAND(VALUE) \
1839   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0x3f) == 0)
1840
1841 /* True if VALUE is a signed 10-bit number.  */
1842
1843 #define IMM10_OPERAND(VALUE) \
1844   ((unsigned HOST_WIDE_INT) (VALUE) + 0x200 < 0x400)
1845
1846 /* True if VALUE is a signed 16-bit number.  */
1847
1848 #define SMALL_OPERAND(VALUE) \
1849   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
1850
1851 /* True if VALUE is an unsigned 16-bit number.  */
1852
1853 #define SMALL_OPERAND_UNSIGNED(VALUE) \
1854   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
1855
1856 /* True if VALUE can be loaded into a register using LUI.  */
1857
1858 #define LUI_OPERAND(VALUE)                                      \
1859   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
1860    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
1861
1862 /* Return a value X with the low 16 bits clear, and such that
1863    VALUE - X is a signed 16-bit value.  */
1864
1865 #define CONST_HIGH_PART(VALUE) \
1866   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
1867
1868 #define CONST_LOW_PART(VALUE) \
1869   ((VALUE) - CONST_HIGH_PART (VALUE))
1870
1871 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
1872 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
1873 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
1874
1875 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
1876   mips_preferred_reload_class (X, CLASS)
1877
1878 /* The HI and LO registers can only be reloaded via the general
1879    registers.  Condition code registers can only be loaded to the
1880    general registers, and from the floating point registers.  */
1881
1882 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
1883   mips_secondary_reload_class (CLASS, MODE, X, true)
1884 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
1885   mips_secondary_reload_class (CLASS, MODE, X, false)
1886
1887 /* Return the maximum number of consecutive registers
1888    needed to represent mode MODE in a register of class CLASS.  */
1889
1890 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
1891
1892 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
1893   mips_cannot_change_mode_class (FROM, TO, CLASS)
1894 \f
1895 /* Stack layout; function entry, exit and calling.  */
1896
1897 #define STACK_GROWS_DOWNWARD
1898
1899 /* The offset of the first local variable from the beginning of the frame.
1900    See mips_compute_frame_info for details about the frame layout.  */
1901
1902 #define STARTING_FRAME_OFFSET                                           \
1903   (crtl->outgoing_args_size                                     \
1904    + (TARGET_CALL_CLOBBERED_GP ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
1905
1906 #define RETURN_ADDR_RTX mips_return_addr
1907
1908 /* Since the mips16 ISA mode is encoded in the least-significant bit
1909    of the address, mask it off return addresses for purposes of
1910    finding exception handling regions.  */
1911
1912 #define MASK_RETURN_ADDR GEN_INT (-2)
1913
1914
1915 /* Similarly, don't use the least-significant bit to tell pointers to
1916    code from vtable index.  */
1917
1918 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
1919
1920 /* The eliminations to $17 are only used for mips16 code.  See the
1921    definition of HARD_FRAME_POINTER_REGNUM.  */
1922
1923 #define ELIMINABLE_REGS                                                 \
1924 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
1925  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
1926  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
1927  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
1928  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
1929  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
1930
1931 /* Make sure that we're not trying to eliminate to the wrong hard frame
1932    pointer.  */
1933 #define CAN_ELIMINATE(FROM, TO) \
1934   ((TO) == HARD_FRAME_POINTER_REGNUM || (TO) == STACK_POINTER_REGNUM)
1935
1936 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1937   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
1938
1939 /* Allocate stack space for arguments at the beginning of each function.  */
1940 #define ACCUMULATE_OUTGOING_ARGS 1
1941
1942 /* The argument pointer always points to the first argument.  */
1943 #define FIRST_PARM_OFFSET(FNDECL) 0
1944
1945 /* o32 and o64 reserve stack space for all argument registers.  */
1946 #define REG_PARM_STACK_SPACE(FNDECL)                    \
1947   (TARGET_OLDABI                                        \
1948    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
1949    : 0)
1950
1951 /* Define this if it is the responsibility of the caller to
1952    allocate the area reserved for arguments passed in registers.
1953    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
1954    of this macro is to determine whether the space is included in
1955    `crtl->outgoing_args_size'.  */
1956 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
1957
1958 #define STACK_BOUNDARY (TARGET_NEWABI ? 128 : 64)
1959 \f
1960 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1961
1962 /* Symbolic macros for the registers used to return integer and floating
1963    point values.  */
1964
1965 #define GP_RETURN (GP_REG_FIRST + 2)
1966 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
1967
1968 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
1969
1970 /* Symbolic macros for the first/last argument registers.  */
1971
1972 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
1973 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
1974 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
1975 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
1976
1977 #define LIBCALL_VALUE(MODE) \
1978   mips_function_value (NULL_TREE, MODE)
1979
1980 #define FUNCTION_VALUE(VALTYPE, FUNC) \
1981   mips_function_value (VALTYPE, VOIDmode)
1982
1983 /* 1 if N is a possible register number for a function value.
1984    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
1985    Currently, R2 and F0 are only implemented here (C has no complex type)  */
1986
1987 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
1988   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
1989       && (N) == FP_RETURN + 2))
1990
1991 /* 1 if N is a possible register number for function argument passing.
1992    We have no FP argument registers when soft-float.  When FP registers
1993    are 32 bits, we can't directly reference the odd numbered ones.  */
1994
1995 #define FUNCTION_ARG_REGNO_P(N)                                 \
1996   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
1997     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
1998    && !fixed_regs[N])
1999 \f
2000 /* This structure has to cope with two different argument allocation
2001    schemes.  Most MIPS ABIs view the arguments as a structure, of which
2002    the first N words go in registers and the rest go on the stack.  If I
2003    < N, the Ith word might go in Ith integer argument register or in a
2004    floating-point register.  For these ABIs, we only need to remember
2005    the offset of the current argument into the structure.
2006
2007    The EABI instead allocates the integer and floating-point arguments
2008    separately.  The first N words of FP arguments go in FP registers,
2009    the rest go on the stack.  Likewise, the first N words of the other
2010    arguments go in integer registers, and the rest go on the stack.  We
2011    need to maintain three counts: the number of integer registers used,
2012    the number of floating-point registers used, and the number of words
2013    passed on the stack.
2014
2015    We could keep separate information for the two ABIs (a word count for
2016    the standard ABIs, and three separate counts for the EABI).  But it
2017    seems simpler to view the standard ABIs as forms of EABI that do not
2018    allocate floating-point registers.
2019
2020    So for the standard ABIs, the first N words are allocated to integer
2021    registers, and mips_function_arg decides on an argument-by-argument
2022    basis whether that argument should really go in an integer register,
2023    or in a floating-point one.  */
2024
2025 typedef struct mips_args {
2026   /* Always true for varargs functions.  Otherwise true if at least
2027      one argument has been passed in an integer register.  */
2028   int gp_reg_found;
2029
2030   /* The number of arguments seen so far.  */
2031   unsigned int arg_number;
2032
2033   /* The number of integer registers used so far.  For all ABIs except
2034      EABI, this is the number of words that have been added to the
2035      argument structure, limited to MAX_ARGS_IN_REGISTERS.  */
2036   unsigned int num_gprs;
2037
2038   /* For EABI, the number of floating-point registers used so far.  */
2039   unsigned int num_fprs;
2040
2041   /* The number of words passed on the stack.  */
2042   unsigned int stack_words;
2043
2044   /* On the mips16, we need to keep track of which floating point
2045      arguments were passed in general registers, but would have been
2046      passed in the FP regs if this were a 32-bit function, so that we
2047      can move them to the FP regs if we wind up calling a 32-bit
2048      function.  We record this information in fp_code, encoded in base
2049      four.  A zero digit means no floating point argument, a one digit
2050      means an SFmode argument, and a two digit means a DFmode argument,
2051      and a three digit is not used.  The low order digit is the first
2052      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2053      an SFmode argument.  ??? A more sophisticated approach will be
2054      needed if MIPS_ABI != ABI_32.  */
2055   int fp_code;
2056
2057   /* True if the function has a prototype.  */
2058   int prototype;
2059 } CUMULATIVE_ARGS;
2060
2061 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2062    for a call to a function whose data type is FNTYPE.
2063    For a library call, FNTYPE is 0.  */
2064
2065 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
2066   mips_init_cumulative_args (&CUM, FNTYPE)
2067
2068 /* Update the data in CUM to advance over an argument
2069    of mode MODE and data type TYPE.
2070    (TYPE is null for libcalls where that information may not be available.)  */
2071
2072 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
2073   mips_function_arg_advance (&CUM, MODE, TYPE, NAMED)
2074
2075 /* Determine where to put an argument to a function.
2076    Value is zero to push the argument on the stack,
2077    or a hard register in which to store the argument.
2078
2079    MODE is the argument's machine mode.
2080    TYPE is the data type of the argument (as a tree).
2081     This is null for libcalls where that information may
2082     not be available.
2083    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2084     the preceding args and about the function being called.
2085    NAMED is nonzero if this argument is a named parameter
2086     (otherwise it is an extra parameter matching an ellipsis).  */
2087
2088 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2089   mips_function_arg (&CUM, MODE, TYPE, NAMED)
2090
2091 #define FUNCTION_ARG_BOUNDARY mips_function_arg_boundary
2092
2093 #define FUNCTION_ARG_PADDING(MODE, TYPE) \
2094   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
2095
2096 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST) \
2097   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
2098
2099 /* True if using EABI and varargs can be passed in floating-point
2100    registers.  Under these conditions, we need a more complex form
2101    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2102 #define EABI_FLOAT_VARARGS_P \
2103         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2104
2105 \f
2106 /* Say that the epilogue uses the return address register.  Note that
2107    in the case of sibcalls, the values "used by the epilogue" are
2108    considered live at the start of the called function.
2109
2110    If using a GOT, say that the epilogue also uses GOT_VERSION_REGNUM.
2111    See the comment above load_call<mode> for details.  */
2112 #define EPILOGUE_USES(REGNO) \
2113   ((REGNO) == 31 || (TARGET_USE_GOT && (REGNO) == GOT_VERSION_REGNUM))
2114
2115 /* Treat LOC as a byte offset from the stack pointer and round it up
2116    to the next fully-aligned offset.  */
2117 #define MIPS_STACK_ALIGN(LOC) \
2118   (TARGET_NEWABI ? ((LOC) + 15) & -16 : ((LOC) + 7) & -8)
2119
2120 \f
2121 /* Output assembler code to FILE to increment profiler label # LABELNO
2122    for profiling a function entry.  */
2123
2124 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2125 {                                                                       \
2126   if (TARGET_MIPS16)                                                    \
2127     sorry ("mips16 function profiling");                                \
2128   fprintf (FILE, "\t.set\tnoat\n");                                     \
2129   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2130            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2131   if (!TARGET_NEWABI)                                                   \
2132     {                                                                   \
2133       fprintf (FILE,                                                    \
2134                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2135                TARGET_64BIT ? "dsubu" : "subu",                         \
2136                reg_names[STACK_POINTER_REGNUM],                         \
2137                reg_names[STACK_POINTER_REGNUM],                         \
2138                Pmode == DImode ? 16 : 8);                               \
2139     }                                                                   \
2140   fprintf (FILE, "\tjal\t_mcount\n");                                   \
2141   fprintf (FILE, "\t.set\tat\n");                                       \
2142 }
2143
2144 /* The profiler preserves all interesting registers, including $31.  */
2145 #define MIPS_SAVE_REG_FOR_PROFILING_P(REGNO) false
2146
2147 /* No mips port has ever used the profiler counter word, so don't emit it
2148    or the label for it.  */
2149
2150 #define NO_PROFILE_COUNTERS 1
2151
2152 /* Define this macro if the code for function profiling should come
2153    before the function prologue.  Normally, the profiling code comes
2154    after.  */
2155
2156 /* #define PROFILE_BEFORE_PROLOGUE */
2157
2158 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2159    the stack pointer does not matter.  The value is tested only in
2160    functions that have frame pointers.
2161    No definition is equivalent to always zero.  */
2162
2163 #define EXIT_IGNORE_STACK 1
2164
2165 \f
2166 /* A C statement to output, on the stream FILE, assembler code for a
2167    block of data that contains the constant parts of a trampoline.
2168    This code should not include a label--the label is taken care of
2169    automatically.  */
2170
2171 #define TRAMPOLINE_TEMPLATE(STREAM)                                     \
2172 {                                                                       \
2173   if (ptr_mode == DImode)                                               \
2174     fprintf (STREAM, "\t.word\t0x03e0082d\t\t# dmove   $1,$31\n");      \
2175   else                                                                  \
2176     fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");       \
2177   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2178   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2179   if (ptr_mode == DImode)                                               \
2180     {                                                                   \
2181       fprintf (STREAM, "\t.word\t0xdfe30014\t\t# ld     $3,20($31)\n"); \
2182       fprintf (STREAM, "\t.word\t0xdfe2001c\t\t# ld     $2,28($31)\n"); \
2183       fprintf (STREAM, "\t.word\t0x0060c82d\t\t# dmove  $25,$3\n");     \
2184     }                                                                   \
2185   else                                                                  \
2186     {                                                                   \
2187       fprintf (STREAM, "\t.word\t0x8fe30014\t\t# lw     $3,20($31)\n"); \
2188       fprintf (STREAM, "\t.word\t0x8fe20018\t\t# lw     $2,24($31)\n"); \
2189       fprintf (STREAM, "\t.word\t0x0060c821\t\t# move   $25,$3\n");     \
2190     }                                                                   \
2191   fprintf (STREAM, "\t.word\t0x00600008\t\t# jr     $3\n");             \
2192   if (ptr_mode == DImode)                                               \
2193     {                                                                   \
2194       fprintf (STREAM, "\t.word\t0x0020f82d\t\t# dmove   $31,$1\n");    \
2195       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2196       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2197     }                                                                   \
2198   else                                                                  \
2199     {                                                                   \
2200       fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");     \
2201       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2202       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2203     }                                                                   \
2204 }
2205
2206 /* A C expression for the size in bytes of the trampoline, as an
2207    integer.  */
2208
2209 #define TRAMPOLINE_SIZE (32 + GET_MODE_SIZE (ptr_mode) * 2)
2210
2211 /* Alignment required for trampolines, in bits.  */
2212
2213 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2214
2215 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2216    program and data caches.  */
2217
2218 #ifndef CACHE_FLUSH_FUNC
2219 #define CACHE_FLUSH_FUNC "_flush_cache"
2220 #endif
2221
2222 #define MIPS_ICACHE_SYNC(ADDR, SIZE)                                    \
2223   /* Flush both caches.  We need to flush the data cache in case        \
2224      the system has a write-back cache.  */                             \
2225   emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func), \
2226                      0, VOIDmode, 3, ADDR, Pmode, SIZE, Pmode,          \
2227                      GEN_INT (3), TYPE_MODE (integer_type_node))
2228
2229 /* A C statement to initialize the variable parts of a trampoline.
2230    ADDR is an RTX for the address of the trampoline; FNADDR is an
2231    RTX for the address of the nested function; STATIC_CHAIN is an
2232    RTX for the static chain value that should be passed to the
2233    function when it is called.  */
2234
2235 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2236 {                                                                           \
2237   rtx func_addr, chain_addr, end_addr;                                      \
2238                                                                             \
2239   func_addr = plus_constant (ADDR, 32);                                     \
2240   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2241   mips_emit_move (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2242   mips_emit_move (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2243   end_addr = gen_reg_rtx (Pmode);                                           \
2244   emit_insn (gen_add3_insn (end_addr, copy_rtx (ADDR),                      \
2245                             GEN_INT (TRAMPOLINE_SIZE)));                    \
2246   emit_insn (gen_clear_cache (copy_rtx (ADDR), end_addr));                  \
2247 }
2248 \f
2249 /* Addressing modes, and classification of registers for them.  */
2250
2251 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2252 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2253   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2254
2255 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2256    and check its validity for a certain class.
2257    We have two alternate definitions for each of them.
2258    The usual definition accepts all pseudo regs; the other rejects them all.
2259    The symbol REG_OK_STRICT causes the latter definition to be used.
2260
2261    Most source files want to accept pseudo regs in the hope that
2262    they will get allocated to the class that the insn wants them to be in.
2263    Some source files that are used after register allocation
2264    need to be strict.  */
2265
2266 #ifndef REG_OK_STRICT
2267 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2268   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2269 #else
2270 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2271   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2272 #endif
2273
2274 #define REG_OK_FOR_INDEX_P(X) 0
2275
2276 \f
2277 /* Maximum number of registers that can appear in a valid memory address.  */
2278
2279 #define MAX_REGS_PER_ADDRESS 1
2280
2281 #ifdef REG_OK_STRICT
2282 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2283 {                                               \
2284   if (mips_legitimate_address_p (MODE, X, 1))   \
2285     goto ADDR;                                  \
2286 }
2287 #else
2288 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2289 {                                               \
2290   if (mips_legitimate_address_p (MODE, X, 0))   \
2291     goto ADDR;                                  \
2292 }
2293 #endif
2294
2295 /* Check for constness inline but use mips_legitimate_address_p
2296    to check whether a constant really is an address.  */
2297
2298 #define CONSTANT_ADDRESS_P(X) \
2299   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2300
2301 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2302
2303 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2304   do {                                                          \
2305     if (mips_legitimize_address (&(X), MODE))                   \
2306       goto WIN;                                                 \
2307   } while (0)
2308
2309
2310 /* A C statement or compound statement with a conditional `goto
2311    LABEL;' executed if memory address X (an RTX) can have different
2312    meanings depending on the machine mode of the memory reference it
2313    is used for.
2314
2315    Autoincrement and autodecrement addresses typically have
2316    mode-dependent effects because the amount of the increment or
2317    decrement is the size of the operand being addressed.  Some
2318    machines have other mode-dependent addresses.  Many RISC machines
2319    have no mode-dependent addresses.
2320
2321    You may assume that ADDR is a valid address for the machine.  */
2322
2323 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
2324
2325 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2326    'the start of the function that this code is output in'.  */
2327
2328 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2329   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2330     asm_fprintf ((FILE), "%U%s",                                        \
2331                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2332   else                                                                  \
2333     asm_fprintf ((FILE), "%U%s", (NAME))
2334 \f
2335 /* Flag to mark a function decl symbol that requires a long call.  */
2336 #define SYMBOL_FLAG_LONG_CALL   (SYMBOL_FLAG_MACH_DEP << 0)
2337 #define SYMBOL_REF_LONG_CALL_P(X)                                       \
2338   ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_LONG_CALL) != 0)
2339
2340 /* True if we're generating a form of MIPS16 code in which jump tables
2341    are stored in the text section and encoded as 16-bit PC-relative
2342    offsets.  This is only possible when general text loads are allowed,
2343    since the table access itself will be an "lh" instruction.  */
2344 /* ??? 16-bit offsets can overflow in large functions.  */
2345 #define TARGET_MIPS16_SHORT_JUMP_TABLES TARGET_MIPS16_TEXT_LOADS
2346
2347 #define JUMP_TABLES_IN_TEXT_SECTION TARGET_MIPS16_SHORT_JUMP_TABLES
2348
2349 #define CASE_VECTOR_MODE (TARGET_MIPS16_SHORT_JUMP_TABLES ? HImode : ptr_mode)
2350
2351 #define CASE_VECTOR_PC_RELATIVE TARGET_MIPS16_SHORT_JUMP_TABLES
2352
2353 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2354 #ifndef DEFAULT_SIGNED_CHAR
2355 #define DEFAULT_SIGNED_CHAR 1
2356 #endif
2357
2358 /* Although LDC1 and SDC1 provide 64-bit moves on 32-bit targets,
2359    we generally don't want to use them for copying arbitrary data.
2360    A single N-word move is usually the same cost as N single-word moves.  */
2361 #define MOVE_MAX UNITS_PER_WORD
2362 #define MAX_MOVE_MAX 8
2363
2364 /* Define this macro as a C expression which is nonzero if
2365    accessing less than a word of memory (i.e. a `char' or a
2366    `short') is no faster than accessing a word of memory, i.e., if
2367    such access require more than one instruction or if there is no
2368    difference in cost between byte and (aligned) word loads.
2369
2370    On RISC machines, it tends to generate better code to define
2371    this as 1, since it avoids making a QI or HI mode register.
2372
2373    But, generating word accesses for -mips16 is generally bad as shifts
2374    (often extended) would be needed for byte accesses.  */
2375 #define SLOW_BYTE_ACCESS (!TARGET_MIPS16)
2376
2377 /* Define this to be nonzero if shift instructions ignore all but the low-order
2378    few bits.  */
2379 #define SHIFT_COUNT_TRUNCATED 1
2380
2381 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2382    is done just by pretending it is already truncated.  */
2383 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2384   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2385
2386
2387 /* Specify the machine mode that pointers have.
2388    After generation of rtl, the compiler makes no further distinction
2389    between pointers and any other objects of this machine mode.  */
2390
2391 #ifndef Pmode
2392 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2393 #endif
2394
2395 /* Give call MEMs SImode since it is the "most permissive" mode
2396    for both 32-bit and 64-bit targets.  */
2397
2398 #define FUNCTION_MODE SImode
2399
2400 \f
2401 /* A C expression for the cost of moving data from a register in
2402    class FROM to one in class TO.  The classes are expressed using
2403    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2404    the default; other values are interpreted relative to that.
2405
2406    It is not required that the cost always equal 2 when FROM is the
2407    same as TO; on some machines it is expensive to move between
2408    registers if they are not general registers.
2409
2410    If reload sees an insn consisting of a single `set' between two
2411    hard registers, and if `REGISTER_MOVE_COST' applied to their
2412    classes returns a value of 2, reload does not check to ensure
2413    that the constraints of the insn are met.  Setting a cost of
2414    other than 2 will allow reload to verify that the constraints are
2415    met.  You should do this if the `movM' pattern's constraints do
2416    not allow such copying.  */
2417
2418 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2419   mips_register_move_cost (MODE, FROM, TO)
2420
2421 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2422   (mips_cost->memory_latency                    \
2423    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2424
2425 /* Define if copies to/from condition code registers should be avoided.
2426
2427    This is needed for the MIPS because reload_outcc is not complete;
2428    it needs to handle cases where the source is a general or another
2429    condition code register.  */
2430 #define AVOID_CCMODE_COPIES
2431
2432 /* A C expression for the cost of a branch instruction.  A value of
2433    1 is the default; other values are interpreted relative to that.  */
2434
2435 #define BRANCH_COST mips_branch_cost
2436 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
2437
2438 /* If defined, modifies the length assigned to instruction INSN as a
2439    function of the context in which it is used.  LENGTH is an lvalue
2440    that contains the initially computed length of the insn and should
2441    be updated with the correct length of the insn.  */
2442 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2443   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2444
2445 /* Return the asm template for a non-MIPS16 conditional branch instruction.
2446    OPCODE is the opcode's mnemonic and OPERANDS is the asm template for
2447    its operands.  */
2448 #define MIPS_BRANCH(OPCODE, OPERANDS) \
2449   "%*" OPCODE "%?\t" OPERANDS "%/"
2450
2451 /* Return the asm template for a call.  INSN is the instruction's mnemonic
2452    ("j" or "jal"), OPERANDS are its operands, and OPNO is the operand number
2453    of the target.
2454
2455    When generating GOT code without explicit relocation operators,
2456    all calls should use assembly macros.  Otherwise, all indirect
2457    calls should use "jr" or "jalr"; we will arrange to restore $gp
2458    afterwards if necessary.  Finally, we can only generate direct
2459    calls for -mabicalls by temporarily switching to non-PIC mode.  */
2460 #define MIPS_CALL(INSN, OPERANDS, OPNO)                         \
2461   (TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS                    \
2462    ? "%*" INSN "\t%" #OPNO "%/"                                 \
2463    : REG_P (OPERANDS[OPNO])                                     \
2464    ? "%*" INSN "r\t%" #OPNO "%/"                                \
2465    : TARGET_ABICALLS                                            \
2466    ? (".option\tpic0\n\t"                                       \
2467       "%*" INSN "\t%" #OPNO "%/\n\t"                            \
2468       ".option\tpic2")                                          \
2469    : "%*" INSN "\t%" #OPNO "%/")
2470 \f
2471 /* Control the assembler format that we output.  */
2472
2473 /* Output to assembler file text saying following lines
2474    may contain character constants, extra white space, comments, etc.  */
2475
2476 #ifndef ASM_APP_ON
2477 #define ASM_APP_ON " #APP\n"
2478 #endif
2479
2480 /* Output to assembler file text saying following lines
2481    no longer contain unusual constructs.  */
2482
2483 #ifndef ASM_APP_OFF
2484 #define ASM_APP_OFF " #NO_APP\n"
2485 #endif
2486
2487 #define REGISTER_NAMES                                                     \
2488 { "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",            \
2489   "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",           \
2490   "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",           \
2491   "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",           \
2492   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",           \
2493   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",          \
2494   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",          \
2495   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",          \
2496   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",         \
2497   "$fcc5","$fcc6","$fcc7","", "", "$arg", "$frame", "$fakec",              \
2498   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",  \
2499   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15", \
2500   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23", \
2501   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31", \
2502   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",  \
2503   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15", \
2504   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23", \
2505   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31", \
2506   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",  \
2507   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15", \
2508   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23", \
2509   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31", \
2510   "$ac1hi","$ac1lo","$ac2hi","$ac2lo","$ac3hi","$ac3lo","$dsp_po","$dsp_sc", \
2511   "$dsp_ca","$dsp_ou","$dsp_cc","$dsp_ef" }
2512
2513 /* List the "software" names for each register.  Also list the numerical
2514    names for $fp and $sp.  */
2515
2516 #define ADDITIONAL_REGISTER_NAMES                                       \
2517 {                                                                       \
2518   { "$29",      29 + GP_REG_FIRST },                                    \
2519   { "$30",      30 + GP_REG_FIRST },                                    \
2520   { "at",        1 + GP_REG_FIRST },                                    \
2521   { "v0",        2 + GP_REG_FIRST },                                    \
2522   { "v1",        3 + GP_REG_FIRST },                                    \
2523   { "a0",        4 + GP_REG_FIRST },                                    \
2524   { "a1",        5 + GP_REG_FIRST },                                    \
2525   { "a2",        6 + GP_REG_FIRST },                                    \
2526   { "a3",        7 + GP_REG_FIRST },                                    \
2527   { "t0",        8 + GP_REG_FIRST },                                    \
2528   { "t1",        9 + GP_REG_FIRST },                                    \
2529   { "t2",       10 + GP_REG_FIRST },                                    \
2530   { "t3",       11 + GP_REG_FIRST },                                    \
2531   { "t4",       12 + GP_REG_FIRST },                                    \
2532   { "t5",       13 + GP_REG_FIRST },                                    \
2533   { "t6",       14 + GP_REG_FIRST },                                    \
2534   { "t7",       15 + GP_REG_FIRST },                                    \
2535   { "s0",       16 + GP_REG_FIRST },                                    \
2536   { "s1",       17 + GP_REG_FIRST },                                    \
2537   { "s2",       18 + GP_REG_FIRST },                                    \
2538   { "s3",       19 + GP_REG_FIRST },                                    \
2539   { "s4",       20 + GP_REG_FIRST },                                    \
2540   { "s5",       21 + GP_REG_FIRST },                                    \
2541   { "s6",       22 + GP_REG_FIRST },                                    \
2542   { "s7",       23 + GP_REG_FIRST },                                    \
2543   { "t8",       24 + GP_REG_FIRST },                                    \
2544   { "t9",       25 + GP_REG_FIRST },                                    \
2545   { "k0",       26 + GP_REG_FIRST },                                    \
2546   { "k1",       27 + GP_REG_FIRST },                                    \
2547   { "gp",       28 + GP_REG_FIRST },                                    \
2548   { "sp",       29 + GP_REG_FIRST },                                    \
2549   { "fp",       30 + GP_REG_FIRST },                                    \
2550   { "ra",       31 + GP_REG_FIRST },                                    \
2551   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
2552 }
2553
2554 /* This is meant to be redefined in the host dependent files.  It is a
2555    set of alternative names and regnums for mips coprocessors.  */
2556
2557 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
2558
2559 #define PRINT_OPERAND mips_print_operand
2560 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
2561 #define PRINT_OPERAND_ADDRESS mips_print_operand_address
2562
2563 /* A C statement, to be executed after all slot-filler instructions
2564    have been output.  If necessary, call `dbr_sequence_length' to
2565    determine the number of slots filled in a sequence (zero if not
2566    currently outputting a sequence), to decide how many no-ops to
2567    output, or whatever.
2568
2569    Don't define this macro if it has nothing to do, but it is
2570    helpful in reading assembly output if the extent of the delay
2571    sequence is made explicit (e.g. with white space).
2572
2573    Note that output routines for instructions with delay slots must
2574    be prepared to deal with not being output as part of a sequence
2575    (i.e.  when the scheduling pass is not run, or when no slot
2576    fillers could be found.)  The variable `final_sequence' is null
2577    when not processing a sequence, otherwise it contains the
2578    `sequence' rtx being output.  */
2579
2580 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
2581 do                                                                      \
2582   {                                                                     \
2583     if (set_nomacro > 0 && --set_nomacro == 0)                          \
2584       fputs ("\t.set\tmacro\n", STREAM);                                \
2585                                                                         \
2586     if (set_noreorder > 0 && --set_noreorder == 0)                      \
2587       fputs ("\t.set\treorder\n", STREAM);                              \
2588                                                                         \
2589     fputs ("\n", STREAM);                                               \
2590   }                                                                     \
2591 while (0)
2592
2593 /* How to tell the debugger about changes of source files.  */
2594 #define ASM_OUTPUT_SOURCE_FILENAME mips_output_filename
2595
2596 /* mips-tfile does not understand .stabd directives.  */
2597 #define DBX_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER) do {      \
2598   dbxout_begin_stabn_sline (LINE);                              \
2599   dbxout_stab_value_internal_label ("LM", &COUNTER);            \
2600 } while (0)
2601
2602 /* Use .loc directives for SDB line numbers.  */
2603 #define SDB_OUTPUT_SOURCE_LINE(STREAM, LINE)                    \
2604   fprintf (STREAM, "\t.loc\t%d %d\n", num_source_filenames, LINE)
2605
2606 /* The MIPS implementation uses some labels for its own purpose.  The
2607    following lists what labels are created, and are all formed by the
2608    pattern $L[a-z].*.  The machine independent portion of GCC creates
2609    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
2610
2611         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
2612         $Lb[0-9]+       Begin blocks for MIPS debug support
2613         $Lc[0-9]+       Label for use in s<xx> operation.
2614         $Le[0-9]+       End blocks for MIPS debug support  */
2615
2616 #undef ASM_DECLARE_OBJECT_NAME
2617 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
2618   mips_declare_object (STREAM, NAME, "", ":\n")
2619
2620 /* Globalizing directive for a label.  */
2621 #define GLOBAL_ASM_OP "\t.globl\t"
2622
2623 /* This says how to define a global common symbol.  */
2624
2625 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
2626
2627 /* This says how to define a local common symbol (i.e., not visible to
2628    linker).  */
2629
2630 #ifndef ASM_OUTPUT_ALIGNED_LOCAL
2631 #define ASM_OUTPUT_ALIGNED_LOCAL(STREAM, NAME, SIZE, ALIGN) \
2632   mips_declare_common_object (STREAM, NAME, "\n\t.lcomm\t", SIZE, ALIGN, false)
2633 #endif
2634
2635 /* This says how to output an external.  It would be possible not to
2636    output anything and let undefined symbol become external. However
2637    the assembler uses length information on externals to allocate in
2638    data/sdata bss/sbss, thereby saving exec time.  */
2639
2640 #undef ASM_OUTPUT_EXTERNAL
2641 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
2642   mips_output_external(STREAM,DECL,NAME)
2643
2644 /* This is how to declare a function name.  The actual work of
2645    emitting the label is moved to function_prologue, so that we can
2646    get the line number correctly emitted before the .ent directive,
2647    and after any .file directives.  Define as empty so that the function
2648    is not declared before the .ent directive elsewhere.  */
2649
2650 #undef ASM_DECLARE_FUNCTION_NAME
2651 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
2652
2653 #ifndef FUNCTION_NAME_ALREADY_DECLARED
2654 #define FUNCTION_NAME_ALREADY_DECLARED 0
2655 #endif
2656
2657 /* This is how to store into the string LABEL
2658    the symbol_ref name of an internal numbered label where
2659    PREFIX is the class of label and NUM is the number within the class.
2660    This is suitable for output with `assemble_name'.  */
2661
2662 #undef ASM_GENERATE_INTERNAL_LABEL
2663 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
2664   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
2665
2666 /* This is how to output an element of a case-vector that is absolute.  */
2667
2668 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
2669   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
2670            ptr_mode == DImode ? ".dword" : ".word",                     \
2671            LOCAL_LABEL_PREFIX,                                          \
2672            VALUE)
2673
2674 /* This is how to output an element of a case-vector.  We can make the
2675    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
2676    is supported.  */
2677
2678 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
2679 do {                                                                    \
2680   if (TARGET_MIPS16_SHORT_JUMP_TABLES)                                  \
2681     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
2682              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
2683   else if (TARGET_GPWORD)                                               \
2684     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2685              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
2686              LOCAL_LABEL_PREFIX, VALUE);                                \
2687   else if (TARGET_RTP_PIC)                                              \
2688     {                                                                   \
2689       /* Make the entry relative to the start of the function.  */      \
2690       rtx fnsym = XEXP (DECL_RTL (current_function_decl), 0);           \
2691       fprintf (STREAM, "\t%s\t%sL%d-",                                  \
2692                Pmode == DImode ? ".dword" : ".word",                    \
2693                LOCAL_LABEL_PREFIX, VALUE);                              \
2694       assemble_name (STREAM, XSTR (fnsym, 0));                          \
2695       fprintf (STREAM, "\n");                                           \
2696     }                                                                   \
2697   else                                                                  \
2698     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2699              ptr_mode == DImode ? ".dword" : ".word",                   \
2700              LOCAL_LABEL_PREFIX, VALUE);                                \
2701 } while (0)
2702
2703 /* This is how to output an assembler line
2704    that says to advance the location counter
2705    to a multiple of 2**LOG bytes.  */
2706
2707 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
2708   fprintf (STREAM, "\t.align\t%d\n", (LOG))
2709
2710 /* This is how to output an assembler line to advance the location
2711    counter by SIZE bytes.  */
2712
2713 #undef ASM_OUTPUT_SKIP
2714 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
2715   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2716
2717 /* This is how to output a string.  */
2718 #undef ASM_OUTPUT_ASCII
2719 #define ASM_OUTPUT_ASCII mips_output_ascii
2720
2721 /* Output #ident as a in the read-only data section.  */
2722 #undef  ASM_OUTPUT_IDENT
2723 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
2724 {                                                                       \
2725   const char *p = STRING;                                               \
2726   int size = strlen (p) + 1;                                            \
2727   switch_to_section (readonly_data_section);                            \
2728   assemble_string (p, size);                                            \
2729 }
2730 \f
2731 /* Default to -G 8 */
2732 #ifndef MIPS_DEFAULT_GVALUE
2733 #define MIPS_DEFAULT_GVALUE 8
2734 #endif
2735
2736 /* Define the strings to put out for each section in the object file.  */
2737 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
2738 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
2739
2740 #undef READONLY_DATA_SECTION_ASM_OP
2741 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
2742 \f
2743 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
2744 do                                                                      \
2745   {                                                                     \
2746     fprintf (STREAM, "\t%s\t%s,%s,-8\n\t%s\t%s,0(%s)\n",                \
2747              TARGET_64BIT ? "daddiu" : "addiu",                         \
2748              reg_names[STACK_POINTER_REGNUM],                           \
2749              reg_names[STACK_POINTER_REGNUM],                           \
2750              TARGET_64BIT ? "sd" : "sw",                                \
2751              reg_names[REGNO],                                          \
2752              reg_names[STACK_POINTER_REGNUM]);                          \
2753   }                                                                     \
2754 while (0)
2755
2756 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
2757 do                                                                      \
2758   {                                                                     \
2759     if (! set_noreorder)                                                \
2760       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
2761                                                                         \
2762     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
2763              TARGET_64BIT ? "ld" : "lw",                                \
2764              reg_names[REGNO],                                          \
2765              reg_names[STACK_POINTER_REGNUM],                           \
2766              TARGET_64BIT ? "daddu" : "addu",                           \
2767              reg_names[STACK_POINTER_REGNUM],                           \
2768              reg_names[STACK_POINTER_REGNUM]);                          \
2769                                                                         \
2770     if (! set_noreorder)                                                \
2771       fprintf (STREAM, "\t.set\treorder\n");                            \
2772   }                                                                     \
2773 while (0)
2774
2775 /* How to start an assembler comment.
2776    The leading space is important (the mips native assembler requires it).  */
2777 #ifndef ASM_COMMENT_START
2778 #define ASM_COMMENT_START " #"
2779 #endif
2780 \f
2781 /* Default definitions for size_t and ptrdiff_t.  We must override the
2782    definitions from ../svr4.h on mips-*-linux-gnu.  */
2783
2784 #undef SIZE_TYPE
2785 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
2786
2787 #undef PTRDIFF_TYPE
2788 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
2789
2790 /* The maximum number of bytes that can be copied by one iteration of
2791    a movmemsi loop; see mips_block_move_loop.  */
2792 #define MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER \
2793   (UNITS_PER_WORD * 4)
2794
2795 /* The maximum number of bytes that can be copied by a straight-line
2796    implementation of movmemsi; see mips_block_move_straight.  We want
2797    to make sure that any loop-based implementation will iterate at
2798    least twice.  */
2799 #define MIPS_MAX_MOVE_BYTES_STRAIGHT \
2800   (MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER * 2)
2801
2802 /* The base cost of a memcpy call, for MOVE_RATIO and friends.  These
2803    values were determined experimentally by benchmarking with CSiBE.
2804    In theory, the call overhead is higher for TARGET_ABICALLS (especially
2805    for o32 where we have to restore $gp afterwards as well as make an
2806    indirect call), but in practice, bumping this up higher for
2807    TARGET_ABICALLS doesn't make much difference to code size.  */
2808
2809 #define MIPS_CALL_RATIO 8
2810
2811 /* Any loop-based implementation of movmemsi will have at least
2812    MIPS_MAX_MOVE_BYTES_STRAIGHT / UNITS_PER_WORD memory-to-memory
2813    moves, so allow individual copies of fewer elements.
2814
2815    When movmemsi is not available, use a value approximating
2816    the length of a memcpy call sequence, so that move_by_pieces
2817    will generate inline code if it is shorter than a function call.
2818    Since move_by_pieces_ninsns counts memory-to-memory moves, but
2819    we'll have to generate a load/store pair for each, halve the
2820    value of MIPS_CALL_RATIO to take that into account.  */
2821
2822 #define MOVE_RATIO                                      \
2823   (HAVE_movmemsi                                        \
2824    ? MIPS_MAX_MOVE_BYTES_STRAIGHT / MOVE_MAX            \
2825    : MIPS_CALL_RATIO / 2)
2826
2827 /* movmemsi is meant to generate code that is at least as good as
2828    move_by_pieces.  However, movmemsi effectively uses a by-pieces
2829    implementation both for moves smaller than a word and for word-aligned
2830    moves of no more than MIPS_MAX_MOVE_BYTES_STRAIGHT bytes.  We should
2831    allow the tree-level optimisers to do such moves by pieces, as it
2832    often exposes other optimization opportunities.  We might as well
2833    continue to use movmemsi at the rtl level though, as it produces
2834    better code when scheduling is disabled (such as at -O).  */
2835
2836 #define MOVE_BY_PIECES_P(SIZE, ALIGN)                           \
2837   (HAVE_movmemsi                                                \
2838    ? (!currently_expanding_to_rtl                               \
2839       && ((ALIGN) < BITS_PER_WORD                               \
2840           ? (SIZE) < UNITS_PER_WORD                             \
2841           : (SIZE) <= MIPS_MAX_MOVE_BYTES_STRAIGHT))            \
2842    : (move_by_pieces_ninsns (SIZE, ALIGN, MOVE_MAX_PIECES + 1)  \
2843       < (unsigned int) MOVE_RATIO))
2844
2845 /* For CLEAR_RATIO, when optimizing for size, give a better estimate
2846    of the length of a memset call, but use the default otherwise.  */
2847
2848 #define CLEAR_RATIO \
2849   (optimize_size ? MIPS_CALL_RATIO : 15)
2850
2851 /* This is similar to CLEAR_RATIO, but for a non-zero constant, so when
2852    optimizing for size adjust the ratio to account for the overhead of
2853    loading the constant and replicating it across the word.  */
2854
2855 #define SET_RATIO \
2856   (optimize_size ? MIPS_CALL_RATIO - 2 : 15)
2857
2858 /* STORE_BY_PIECES_P can be used when copying a constant string, but
2859    in that case each word takes 3 insns (lui, ori, sw), or more in
2860    64-bit mode, instead of 2 (lw, sw).  For now we always fail this
2861    and let the move_by_pieces code copy the string from read-only
2862    memory.  In the future, this could be tuned further for multi-issue
2863    CPUs that can issue stores down one pipe and arithmetic instructions
2864    down another; in that case, the lui/ori/sw combination would be a
2865    win for long enough strings.  */
2866
2867 #define STORE_BY_PIECES_P(SIZE, ALIGN) 0
2868 \f
2869 #ifndef __mips16
2870 /* Since the bits of the _init and _fini function is spread across
2871    many object files, each potentially with its own GP, we must assume
2872    we need to load our GP.  We don't preserve $gp or $ra, since each
2873    init/fini chunk is supposed to initialize $gp, and crti/crtn
2874    already take care of preserving $ra and, when appropriate, $gp.  */
2875 #if (defined _ABIO32 && _MIPS_SIM == _ABIO32)
2876 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2877    asm (SECTION_OP "\n\
2878         .set noreorder\n\
2879         bal 1f\n\
2880         nop\n\
2881 1:      .cpload $31\n\
2882         .set reorder\n\
2883         jal " USER_LABEL_PREFIX #FUNC "\n\
2884         " TEXT_SECTION_ASM_OP);
2885 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
2886 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
2887    || (defined _ABI64 && _MIPS_SIM == _ABI64)
2888 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2889    asm (SECTION_OP "\n\
2890         .set noreorder\n\
2891         bal 1f\n\
2892         nop\n\
2893 1:      .set reorder\n\
2894         .cpsetup $31, $2, 1b\n\
2895         jal " USER_LABEL_PREFIX #FUNC "\n\
2896         " TEXT_SECTION_ASM_OP);
2897 #endif
2898 #endif
2899
2900 #ifndef HAVE_AS_TLS
2901 #define HAVE_AS_TLS 0
2902 #endif
2903
2904 /* Return an asm string that atomically:
2905
2906      - Compares memory reference %1 to register %2 and, if they are
2907        equal, changes %1 to %3.
2908
2909      - Sets register %0 to the old value of memory reference %1.
2910
2911    SUFFIX is the suffix that should be added to "ll" and "sc" instructions
2912    and OP is the instruction that should be used to load %3 into a
2913    register.  */
2914 #define MIPS_COMPARE_AND_SWAP(SUFFIX, OP)       \
2915   "%(%<%[%|sync\n"                              \
2916   "1:\tll" SUFFIX "\t%0,%1\n"                   \
2917   "\tbne\t%0,%z2,2f\n"                          \
2918   "\t" OP "\t%@,%3\n"                           \
2919   "\tsc" SUFFIX "\t%@,%1\n"                     \
2920   "\tbeq\t%@,%.,1b\n"                           \
2921   "\tnop\n"                                     \
2922   "\tsync%-%]%>%)\n"                            \
2923   "2:\n"
2924
2925 /* Return an asm string that atomically:
2926
2927      - Given that %2 contains a bit mask and %3 the inverted mask and
2928        that %4 and %5 have already been ANDed with %2.
2929
2930      - Compares the bits in memory reference %1 selected by mask %2 to
2931        register %4 and, if they are equal, changes the selected bits
2932        in memory to %5.
2933
2934      - Sets register %0 to the old value of memory reference %1.
2935
2936     OPS are the instructions needed to OR %5 with %@.  */
2937 #define MIPS_COMPARE_AND_SWAP_12(OPS)           \
2938   "%(%<%[%|sync\n"                              \
2939   "1:\tll\t%0,%1\n"                             \
2940   "\tand\t%@,%0,%2\n"                           \
2941   "\tbne\t%@,%z4,2f\n"                          \
2942   "\tand\t%@,%0,%3\n"                           \
2943   OPS                                           \
2944   "\tsc\t%@,%1\n"                               \
2945   "\tbeq\t%@,%.,1b\n"                           \
2946   "\tnop\n"                                     \
2947   "\tsync%-%]%>%)\n"                            \
2948   "2:\n"
2949
2950 #define MIPS_COMPARE_AND_SWAP_12_ZERO_OP ""
2951 #define MIPS_COMPARE_AND_SWAP_12_NONZERO_OP "\tor\t%@,%@,%5\n"
2952
2953
2954 /* Return an asm string that atomically:
2955
2956      - Sets memory reference %0 to %0 INSN %1.
2957
2958    SUFFIX is the suffix that should be added to "ll" and "sc"
2959    instructions.  */
2960 #define MIPS_SYNC_OP(SUFFIX, INSN)              \
2961   "%(%<%[%|sync\n"                              \
2962   "1:\tll" SUFFIX "\t%@,%0\n"                   \
2963   "\t" INSN "\t%@,%@,%1\n"                      \
2964   "\tsc" SUFFIX "\t%@,%0\n"                     \
2965   "\tbeq\t%@,%.,1b\n"                           \
2966   "\tnop\n"                                     \
2967   "\tsync%-%]%>%)"
2968
2969 /* Return an asm string that atomically:
2970
2971      - Given that %1 contains a bit mask and %2 the inverted mask and
2972        that %3 has already been ANDed with %1.
2973
2974      - Sets the selected bits of memory reference %0 to %0 INSN %3.
2975
2976      - Uses scratch register %4.
2977
2978     NOT_OP are the optional instructions to do a bit-wise not
2979     operation in conjunction with an AND INSN to generate a sync_nand
2980     operation.  */
2981 #define MIPS_SYNC_OP_12(INSN, NOT_OP)           \
2982   "%(%<%[%|sync\n"                              \
2983   "1:\tll\t%4,%0\n"                             \
2984   "\tand\t%@,%4,%2\n"                           \
2985   NOT_OP                                        \
2986   "\t" INSN "\t%4,%4,%z3\n"                     \
2987   "\tand\t%4,%4,%1\n"                           \
2988   "\tor\t%@,%@,%4\n"                            \
2989   "\tsc\t%@,%0\n"                               \
2990   "\tbeq\t%@,%.,1b\n"                           \
2991   "\tnop\n"                                     \
2992   "\tsync%-%]%>%)"
2993
2994 #define MIPS_SYNC_OP_12_NOT_NOP ""
2995 #define MIPS_SYNC_OP_12_NOT_NOT "\tnor\t%4,%4,%.\n"
2996
2997 /* Return an asm string that atomically:
2998
2999      - Given that %2 contains a bit mask and %3 the inverted mask and
3000        that %4 has already been ANDed with %2.
3001
3002      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3003
3004      - Sets %0 to the original value of %1.
3005
3006      - Uses scratch register %5.
3007
3008     NOT_OP are the optional instructions to do a bit-wise not
3009     operation in conjunction with an AND INSN to generate a sync_nand
3010     operation.
3011
3012     REG is used in conjunction with NOT_OP and is used to select the
3013     register operated on by the INSN.  */
3014 #define MIPS_SYNC_OLD_OP_12(INSN, NOT_OP, REG)  \
3015   "%(%<%[%|sync\n"                              \
3016   "1:\tll\t%0,%1\n"                             \
3017   "\tand\t%@,%0,%3\n"                           \
3018   NOT_OP                                        \
3019   "\t" INSN "\t%5," REG ",%z4\n"                \
3020   "\tand\t%5,%5,%2\n"                           \
3021   "\tor\t%@,%@,%5\n"                            \
3022   "\tsc\t%@,%1\n"                               \
3023   "\tbeq\t%@,%.,1b\n"                           \
3024   "\tnop\n"                                     \
3025   "\tsync%-%]%>%)"
3026
3027 #define MIPS_SYNC_OLD_OP_12_NOT_NOP ""
3028 #define MIPS_SYNC_OLD_OP_12_NOT_NOP_REG "%0"
3029 #define MIPS_SYNC_OLD_OP_12_NOT_NOT "\tnor\t%5,%0,%.\n"
3030 #define MIPS_SYNC_OLD_OP_12_NOT_NOT_REG "%5"
3031
3032 /* Return an asm string that atomically:
3033
3034      - Given that %2 contains a bit mask and %3 the inverted mask and
3035        that %4 has already been ANDed with %2.
3036
3037      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3038
3039      - Sets %0 to the new value of %1.
3040
3041     NOT_OP are the optional instructions to do a bit-wise not
3042     operation in conjunction with an AND INSN to generate a sync_nand
3043     operation.  */
3044 #define MIPS_SYNC_NEW_OP_12(INSN, NOT_OP)       \
3045   "%(%<%[%|sync\n"                              \
3046   "1:\tll\t%0,%1\n"                             \
3047   "\tand\t%@,%0,%3\n"                           \
3048   NOT_OP                                        \
3049   "\t" INSN "\t%0,%0,%z4\n"                     \
3050   "\tand\t%0,%0,%2\n"                           \
3051   "\tor\t%@,%@,%0\n"                            \
3052   "\tsc\t%@,%1\n"                               \
3053   "\tbeq\t%@,%.,1b\n"                           \
3054   "\tnop\n"                                     \
3055   "\tsync%-%]%>%)"
3056
3057 #define MIPS_SYNC_NEW_OP_12_NOT_NOP ""
3058 #define MIPS_SYNC_NEW_OP_12_NOT_NOT "\tnor\t%0,%0,%.\n"
3059
3060 /* Return an asm string that atomically:
3061
3062      - Sets memory reference %1 to %1 INSN %2.
3063
3064      - Sets register %0 to the old value of memory reference %1.
3065
3066    SUFFIX is the suffix that should be added to "ll" and "sc"
3067    instructions.  */
3068 #define MIPS_SYNC_OLD_OP(SUFFIX, INSN)          \
3069   "%(%<%[%|sync\n"                              \
3070   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3071   "\t" INSN "\t%@,%0,%2\n"                      \
3072   "\tsc" SUFFIX "\t%@,%1\n"                     \
3073   "\tbeq\t%@,%.,1b\n"                           \
3074   "\tnop\n"                                     \
3075   "\tsync%-%]%>%)"
3076
3077 /* Return an asm string that atomically:
3078
3079      - Sets memory reference %1 to %1 INSN %2.
3080
3081      - Sets register %0 to the new value of memory reference %1.
3082
3083    SUFFIX is the suffix that should be added to "ll" and "sc"
3084    instructions.  */
3085 #define MIPS_SYNC_NEW_OP(SUFFIX, INSN)          \
3086   "%(%<%[%|sync\n"                              \
3087   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3088   "\t" INSN "\t%@,%0,%2\n"                      \
3089   "\tsc" SUFFIX "\t%@,%1\n"                     \
3090   "\tbeq\t%@,%.,1b\n"                           \
3091   "\t" INSN "\t%0,%0,%2\n"                      \
3092   "\tsync%-%]%>%)"
3093
3094 /* Return an asm string that atomically:
3095
3096      - Sets memory reference %0 to ~%0 AND %1.
3097
3098    SUFFIX is the suffix that should be added to "ll" and "sc"
3099    instructions.  INSN is the and instruction needed to and a register
3100    with %2.  */
3101 #define MIPS_SYNC_NAND(SUFFIX, INSN)            \
3102   "%(%<%[%|sync\n"                              \
3103   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3104   "\tnor\t%@,%@,%.\n"                           \
3105   "\t" INSN "\t%@,%@,%1\n"                      \
3106   "\tsc" SUFFIX "\t%@,%0\n"                     \
3107   "\tbeq\t%@,%.,1b\n"                           \
3108   "\tnop\n"                                     \
3109   "\tsync%-%]%>%)"
3110
3111 /* Return an asm string that atomically:
3112
3113      - Sets memory reference %1 to ~%1 AND %2.
3114
3115      - Sets register %0 to the old value of memory reference %1.
3116
3117    SUFFIX is the suffix that should be added to "ll" and "sc"
3118    instructions.  INSN is the and instruction needed to and a register
3119    with %2.  */
3120 #define MIPS_SYNC_OLD_NAND(SUFFIX, INSN)        \
3121   "%(%<%[%|sync\n"                              \
3122   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3123   "\tnor\t%@,%0,%.\n"                           \
3124   "\t" INSN "\t%@,%@,%2\n"                      \
3125   "\tsc" SUFFIX "\t%@,%1\n"                     \
3126   "\tbeq\t%@,%.,1b\n"                           \
3127   "\tnop\n"                                     \
3128   "\tsync%-%]%>%)"
3129
3130 /* Return an asm string that atomically:
3131
3132      - Sets memory reference %1 to ~%1 AND %2.
3133
3134      - Sets register %0 to the new value of memory reference %1.
3135
3136    SUFFIX is the suffix that should be added to "ll" and "sc"
3137    instructions.  INSN is the and instruction needed to and a register
3138    with %2.  */
3139 #define MIPS_SYNC_NEW_NAND(SUFFIX, INSN)        \
3140   "%(%<%[%|sync\n"                              \
3141   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3142   "\tnor\t%0,%0,%.\n"                           \
3143   "\t" INSN "\t%@,%0,%2\n"                      \
3144   "\tsc" SUFFIX "\t%@,%1\n"                     \
3145   "\tbeq\t%@,%.,1b\n"                           \
3146   "\t" INSN "\t%0,%0,%2\n"                      \
3147   "\tsync%-%]%>%)"
3148
3149 /* Return an asm string that atomically:
3150
3151      - Sets memory reference %1 to %2.
3152
3153      - Sets register %0 to the old value of memory reference %1.
3154
3155    SUFFIX is the suffix that should be added to "ll" and "sc"
3156    instructions.  OP is the and instruction that should be used to
3157    load %2 into a register.  */
3158 #define MIPS_SYNC_EXCHANGE(SUFFIX, OP)          \
3159   "%(%<%[%|\n"                                  \
3160   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3161   "\t" OP "\t%@,%2\n"                           \
3162   "\tsc" SUFFIX "\t%@,%1\n"                     \
3163   "\tbeq\t%@,%.,1b\n"                           \
3164   "\tnop\n"                                     \
3165   "\tsync%-%]%>%)"
3166
3167 /* Return an asm string that atomically:
3168
3169      - Given that %2 contains an inclusive mask, %3 and exclusive mask
3170        and %4 has already been ANDed with the inclusive mask.
3171
3172      - Sets bits selected by the inclusive mask of memory reference %1
3173        to %4.
3174
3175      - Sets register %0 to the old value of memory reference %1.
3176
3177     OPS are the instructions needed to OR %4 with %@.
3178
3179     Operand %2 is unused, but needed as to give the test_and_set_12
3180     insn the five operands expected by the expander.  */
3181 #define MIPS_SYNC_EXCHANGE_12(OPS)              \
3182   "%(%<%[%|\n"                                  \
3183   "1:\tll\t%0,%1\n"                             \
3184   "\tand\t%@,%0,%3\n"                           \
3185   OPS                                           \
3186   "\tsc\t%@,%1\n"                               \
3187   "\tbeq\t%@,%.,1b\n"                           \
3188   "\tnop\n"                                     \
3189   "\tsync%-%]%>%)"
3190
3191 #define MIPS_SYNC_EXCHANGE_12_ZERO_OP ""
3192 #define MIPS_SYNC_EXCHANGE_12_NONZERO_OP "\tor\t%@,%@,%4\n"
3193
3194 #ifndef USED_FOR_TARGET
3195 extern const enum reg_class mips_regno_to_class[];
3196 extern bool mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
3197 extern bool mips_print_operand_punct[256];
3198 extern const char *current_function_file; /* filename current function is in */
3199 extern int num_source_filenames;        /* current .file # */
3200 extern int set_noreorder;               /* # of nested .set noreorder's  */
3201 extern int set_nomacro;                 /* # of nested .set nomacro's  */
3202 extern int mips_dbx_regno[];
3203 extern int mips_dwarf_regno[];
3204 extern bool mips_split_p[];
3205 extern GTY(()) rtx cmp_operands[2];
3206 extern enum processor_type mips_arch;   /* which cpu to codegen for */
3207 extern enum processor_type mips_tune;   /* which cpu to schedule for */
3208 extern int mips_isa;                    /* architectural level */
3209 extern int mips_abi;                    /* which ABI to use */
3210 extern const struct mips_cpu_info *mips_arch_info;
3211 extern const struct mips_cpu_info *mips_tune_info;
3212 extern const struct mips_rtx_cost_data *mips_cost;
3213 extern enum mips_code_readable_setting mips_code_readable;
3214 #endif