gcc/config/mips/mips.h

   1 /* Definitions of target machine for GNU compiler.  MIPS version.
   2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
   3    1999, 2000, 2001, 2002, 2003, 2004, 2005, 2007, 2008
   4    Free Software Foundation, Inc.
   5    Contributed by A. Lichnewsky (lich@inria.inria.fr).
   6    Changed by Michael Meissner  (meissner@osf.org).
   7    64-bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
   8    Brendan Eich (brendan@microunity.com).
   9
  10 This file is part of GCC.
  11
  12 GCC is free software; you can redistribute it and/or modify
  13 it under the terms of the GNU General Public License as published by
  14 the Free Software Foundation; either version 3, or (at your option)
  15 any later version.
  16
  17 GCC is distributed in the hope that it will be useful,
  18 but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 GNU General Public License for more details.
  21
  22 You should have received a copy of the GNU General Public License
  23 along with GCC; see the file COPYING3.  If not see
  24 <http://www.gnu.org/licenses/>.  */
  25
  26
  27 #include "config/vxworks-dummy.h"
  28
  29 /* MIPS external variables defined in mips.c.  */
  30
  31 /* Which processor to schedule for.  Since there is no difference between
  32    a R2000 and R3000 in terms of the scheduler, we collapse them into
  33    just an R3000.  The elements of the enumeration must match exactly
  34    the cpu attribute in the mips.md machine description.  */
  35
  36 enum processor_type {
  37   PROCESSOR_R3000,
  38   PROCESSOR_4KC,
  39   PROCESSOR_4KP,
  40   PROCESSOR_5KC,
  41   PROCESSOR_5KF,
  42   PROCESSOR_20KC,
  43   PROCESSOR_24KC,
  44   PROCESSOR_24KF2_1,
  45   PROCESSOR_24KF1_1,
  46   PROCESSOR_74KC,
  47   PROCESSOR_74KF2_1,
  48   PROCESSOR_74KF1_1,
  49   PROCESSOR_74KF3_2,
  50   PROCESSOR_LOONGSON_2E,
  51   PROCESSOR_LOONGSON_2F,
  52   PROCESSOR_M4K,
  53   PROCESSOR_OCTEON,
  54   PROCESSOR_R3900,
  55   PROCESSOR_R6000,
  56   PROCESSOR_R4000,
  57   PROCESSOR_R4100,
  58   PROCESSOR_R4111,
  59   PROCESSOR_R4120,
  60   PROCESSOR_R4130,
  61   PROCESSOR_R4300,
  62   PROCESSOR_R4600,
  63   PROCESSOR_R4650,
  64   PROCESSOR_R5000,
  65   PROCESSOR_R5400,
  66   PROCESSOR_R5500,
  67   PROCESSOR_R7000,
  68   PROCESSOR_R8000,
  69   PROCESSOR_R9000,
  70   PROCESSOR_SB1,
  71   PROCESSOR_SB1A,
  72   PROCESSOR_SR71000,
  73   PROCESSOR_XLR,
  74   PROCESSOR_MAX
  75 };
  76
  77 /* Costs of various operations on the different architectures.  */
  78
  79 struct mips_rtx_cost_data
  80 {
  81   unsigned short fp_add;
  82   unsigned short fp_mult_sf;
  83   unsigned short fp_mult_df;
  84   unsigned short fp_div_sf;
  85   unsigned short fp_div_df;
  86   unsigned short int_mult_si;
  87   unsigned short int_mult_di;
  88   unsigned short int_div_si;
  89   unsigned short int_div_di;
  90   unsigned short branch_cost;
  91   unsigned short memory_latency;
  92 };
  93
  94 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
  95    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
  96    to work on a 64-bit machine.  */
  97
  98 #define ABI_32  0
  99 #define ABI_N32 1
 100 #define ABI_64  2
 101 #define ABI_EABI 3
 102 #define ABI_O64  4
 103
 104 /* Masks that affect tuning.
 105
 106    PTF_AVOID_BRANCHLIKELY
 107         Set if it is usually not profitable to use branch-likely instructions
 108         for this target, typically because the branches are always predicted
 109         taken and so incur a large overhead when not taken.  */
 110 #define PTF_AVOID_BRANCHLIKELY 0x1
 111
 112 /* Information about one recognized processor.  Defined here for the
 113    benefit of TARGET_CPU_CPP_BUILTINS.  */
 114 struct mips_cpu_info {
 115   /* The 'canonical' name of the processor as far as GCC is concerned.
 116      It's typically a manufacturer's prefix followed by a numerical
 117      designation.  It should be lowercase.  */
 118   const char *name;
 119
 120   /* The internal processor number that most closely matches this
 121      entry.  Several processors can have the same value, if there's no
 122      difference between them from GCC's point of view.  */
 123   enum processor_type cpu;
 124
 125   /* The ISA level that the processor implements.  */
 126   int isa;
 127
 128   /* A mask of PTF_* values.  */
 129   unsigned int tune_flags;
 130 };
 131
 132 /* Enumerates the setting of the -mcode-readable option.  */
 133 enum mips_code_readable_setting {
 134   CODE_READABLE_NO,
 135   CODE_READABLE_PCREL,
 136   CODE_READABLE_YES
 137 };
 138
 139 /* Macros to silence warnings about numbers being signed in traditional
 140    C and unsigned in ISO C when compiled on 32-bit hosts.  */
 141
 142 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
 143 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
 144 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
 145
 146 \f
 147 /* Run-time compilation parameters selecting different hardware subsets.  */
 148
 149 /* True if we are generating position-independent VxWorks RTP code.  */
 150 #define TARGET_RTP_PIC (TARGET_VXWORKS_RTP && flag_pic)
 151
 152 /* True if the output file is marked as ".abicalls; .option pic0"
 153    (-call_nonpic).  */
 154 #define TARGET_ABICALLS_PIC0 \
 155   (TARGET_ABSOLUTE_ABICALLS && TARGET_PLT)
 156
 157 /* True if the output file is marked as ".abicalls; .option pic2" (-KPIC).  */
 158 #define TARGET_ABICALLS_PIC2 \
 159   (TARGET_ABICALLS && !TARGET_ABICALLS_PIC0)
 160
 161 /* True if the call patterns should be split into a jalr followed by
 162    an instruction to restore $gp.  It is only safe to split the load
 163    from the call when every use of $gp is explicit.  */
 164
 165 #define TARGET_SPLIT_CALLS \
 166   (TARGET_EXPLICIT_RELOCS && TARGET_CALL_CLOBBERED_GP)
 167
 168 /* True if we're generating a form of -mabicalls in which we can use
 169    operators like %hi and %lo to refer to locally-binding symbols.
 170    We can only do this for -mno-shared, and only then if we can use
 171    relocation operations instead of assembly macros.  It isn't really
 172    worth using absolute sequences for 64-bit symbols because GOT
 173    accesses are so much shorter.  */
 174
 175 #define TARGET_ABSOLUTE_ABICALLS        \
 176   (TARGET_ABICALLS                      \
 177    && !TARGET_SHARED                    \
 178    && TARGET_EXPLICIT_RELOCS            \
 179    && !ABI_HAS_64BIT_SYMBOLS)
 180
 181 /* True if we can optimize sibling calls.  For simplicity, we only
 182    handle cases in which call_insn_operand will reject invalid
 183    sibcall addresses.  There are two cases in which this isn't true:
 184
 185       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
 186         but there is no direct jump instruction.  It isn't worth
 187         using sibling calls in this case anyway; they would usually
 188         be longer than normal calls.
 189
 190       - TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
 191         accepts global constants, but all sibcalls must be indirect.  */
 192 #define TARGET_SIBCALLS \
 193   (!TARGET_MIPS16 && (!TARGET_USE_GOT || TARGET_EXPLICIT_RELOCS))
 194
 195 /* True if we need to use a global offset table to access some symbols.  */
 196 #define TARGET_USE_GOT (TARGET_ABICALLS || TARGET_RTP_PIC)
 197
 198 /* True if TARGET_USE_GOT and if $gp is a call-clobbered register.  */
 199 #define TARGET_CALL_CLOBBERED_GP (TARGET_ABICALLS && TARGET_OLDABI)
 200
 201 /* True if TARGET_USE_GOT and if $gp is a call-saved register.  */
 202 #define TARGET_CALL_SAVED_GP (TARGET_USE_GOT && !TARGET_CALL_CLOBBERED_GP)
 203
 204 /* True if indirect calls must use register class PIC_FN_ADDR_REG.
 205    This is true for both the PIC and non-PIC VxWorks RTP modes.  */
 206 #define TARGET_USE_PIC_FN_ADDR_REG (TARGET_ABICALLS || TARGET_VXWORKS_RTP)
 207
 208 /* True if .gpword or .gpdword should be used for switch tables.
 209
 210    Although GAS does understand .gpdword, the SGI linker mishandles
 211    the relocations GAS generates (R_MIPS_GPREL32 followed by R_MIPS_64).
 212    We therefore disable GP-relative switch tables for n64 on IRIX targets.  */
 213 #define TARGET_GPWORD                           \
 214   (TARGET_ABICALLS                              \
 215    && !TARGET_ABSOLUTE_ABICALLS                 \
 216    && !(mips_abi == ABI_64 && TARGET_IRIX))
 217
 218 /* Generate mips16 code */
 219 #define TARGET_MIPS16           ((target_flags & MASK_MIPS16) != 0)
 220 /* Generate mips16e code. Default 16bit ASE for mips32* and mips64* */
 221 #define GENERATE_MIPS16E        (TARGET_MIPS16 && mips_isa >= 32)
 222 /* Generate mips16e register save/restore sequences.  */
 223 #define GENERATE_MIPS16E_SAVE_RESTORE (GENERATE_MIPS16E && mips_abi == ABI_32)
 224
 225 /* True if we're generating a form of MIPS16 code in which general
 226    text loads are allowed.  */
 227 #define TARGET_MIPS16_TEXT_LOADS \
 228   (TARGET_MIPS16 && mips_code_readable == CODE_READABLE_YES)
 229
 230 /* True if we're generating a form of MIPS16 code in which PC-relative
 231    loads are allowed.  */
 232 #define TARGET_MIPS16_PCREL_LOADS \
 233   (TARGET_MIPS16 && mips_code_readable >= CODE_READABLE_PCREL)
 234
 235 /* Generic ISA defines.  */
 236 #define ISA_MIPS1                   (mips_isa == 1)
 237 #define ISA_MIPS2                   (mips_isa == 2)
 238 #define ISA_MIPS3                   (mips_isa == 3)
 239 #define ISA_MIPS4                   (mips_isa == 4)
 240 #define ISA_MIPS32                  (mips_isa == 32)
 241 #define ISA_MIPS32R2                (mips_isa == 33)
 242 #define ISA_MIPS64                  (mips_isa == 64)
 243 #define ISA_MIPS64R2                (mips_isa == 65)
 244
 245 /* Architecture target defines.  */
 246 #define TARGET_LOONGSON_2E          (mips_arch == PROCESSOR_LOONGSON_2E)
 247 #define TARGET_LOONGSON_2F          (mips_arch == PROCESSOR_LOONGSON_2F)
 248 #define TARGET_LOONGSON_2EF         (TARGET_LOONGSON_2E || TARGET_LOONGSON_2F)
 249 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
 250 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
 251 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
 252 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
 253 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
 254 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
 255 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
 256 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
 257 #define TARGET_OCTEON               (mips_arch == PROCESSOR_OCTEON)
 258 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1         \
 259                                      || mips_arch == PROCESSOR_SB1A)
 260 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
 261
 262 /* Scheduling target defines.  */
 263 #define TUNE_20KC                   (mips_tune == PROCESSOR_20KC)
 264 #define TUNE_24K                    (mips_tune == PROCESSOR_24KC        \
 265                                      || mips_tune == PROCESSOR_24KF2_1  \
 266                                      || mips_tune == PROCESSOR_24KF1_1)
 267 #define TUNE_74K                    (mips_tune == PROCESSOR_74KC        \
 268                                      || mips_tune == PROCESSOR_74KF2_1  \
 269                                      || mips_tune == PROCESSOR_74KF1_1  \
 270                                      || mips_tune == PROCESSOR_74KF3_2)
 271 #define TUNE_LOONGSON_2EF           (mips_tune == PROCESSOR_LOONGSON_2E \
 272                                      || mips_tune == PROCESSOR_LOONGSON_2F)
 273 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
 274 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
 275 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
 276 #define TUNE_MIPS4120               (mips_tune == PROCESSOR_R4120)
 277 #define TUNE_MIPS4130               (mips_tune == PROCESSOR_R4130)
 278 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
 279 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
 280 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
 281 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
 282 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
 283 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
 284 #define TUNE_OCTEON                 (mips_tune == PROCESSOR_OCTEON)
 285 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1         \
 286                                      || mips_tune == PROCESSOR_SB1A)
 287
 288 /* Whether vector modes and intrinsics for ST Microelectronics
 289    Loongson-2E/2F processors should be enabled.  In o32 pairs of
 290    floating-point registers provide 64-bit values.  */
 291 #define TARGET_LOONGSON_VECTORS     (TARGET_HARD_FLOAT_ABI              \
 292                                      && TARGET_LOONGSON_2EF)
 293
 294 /* True if the pre-reload scheduler should try to create chains of
 295    multiply-add or multiply-subtract instructions.  For example,
 296    suppose we have:
 297
 298         t1 = a * b
 299         t2 = t1 + c * d
 300         t3 = e * f
 301         t4 = t3 - g * h
 302
 303    t1 will have a higher priority than t2 and t3 will have a higher
 304    priority than t4.  However, before reload, there is no dependence
 305    between t1 and t3, and they can often have similar priorities.
 306    The scheduler will then tend to prefer:
 307
 308         t1 = a * b
 309         t3 = e * f
 310         t2 = t1 + c * d
 311         t4 = t3 - g * h
 312
 313    which stops us from making full use of macc/madd-style instructions.
 314    This sort of situation occurs frequently in Fourier transforms and
 315    in unrolled loops.
 316
 317    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
 318    queue so that chained multiply-add and multiply-subtract instructions
 319    appear ahead of any other instruction that is likely to clobber lo.
 320    In the example above, if t2 and t3 become ready at the same time,
 321    the code ensures that t2 is scheduled first.
 322
 323    Multiply-accumulate instructions are a bigger win for some targets
 324    than others, so this macro is defined on an opt-in basis.  */
 325 #define TUNE_MACC_CHAINS            (TUNE_MIPS5500              \
 326                                      || TUNE_MIPS4120           \
 327                                      || TUNE_MIPS4130           \
 328                                      || TUNE_24K)
 329
 330 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
 331 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
 332
 333 /* TARGET_HARD_FLOAT and TARGET_SOFT_FLOAT reflect whether the FPU is
 334    directly accessible, while the command-line options select
 335    TARGET_HARD_FLOAT_ABI and TARGET_SOFT_FLOAT_ABI to reflect the ABI
 336    in use.  */
 337 #define TARGET_HARD_FLOAT (TARGET_HARD_FLOAT_ABI && !TARGET_MIPS16)
 338 #define TARGET_SOFT_FLOAT (TARGET_SOFT_FLOAT_ABI || TARGET_MIPS16)
 339
 340 /* IRIX specific stuff.  */
 341 #define TARGET_IRIX        0
 342 #define TARGET_IRIX6       0
 343
 344 /* Define preprocessor macros for the -march and -mtune options.
 345    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
 346    processor.  If INFO's canonical name is "foo", define PREFIX to
 347    be "foo", and define an additional macro PREFIX_FOO.  */
 348 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
 349   do                                                            \
 350     {                                                           \
 351       char *macro, *p;                                          \
 352                                                                 \
 353       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
 354       for (p = macro; *p != 0; p++)                             \
 355         *p = TOUPPER (*p);                                      \
 356                                                                 \
 357       builtin_define (macro);                                   \
 358       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
 359       free (macro);                                             \
 360     }                                                           \
 361   while (0)
 362
 363 /* Target CPU builtins.  */
 364 #define TARGET_CPU_CPP_BUILTINS()                                       \
 365   do                                                                    \
 366     {                                                                   \
 367       /* Everyone but IRIX defines this to mips.  */                    \
 368       if (!TARGET_IRIX)                                                 \
 369         builtin_assert ("machine=mips");                                \
 370                                                                         \
 371       builtin_assert ("cpu=mips");                                      \
 372       builtin_define ("__mips__");                                      \
 373       builtin_define ("_mips");                                         \
 374                                                                         \
 375       /* We do this here because __mips is defined below and so we      \
 376          can't use builtin_define_std.  We don't ever want to define    \
 377          "mips" for VxWorks because some of the VxWorks headers         \
 378          construct include filenames from a root directory macro,       \
 379          an architecture macro and a filename, where the architecture   \
 380          macro expands to 'mips'.  If we define 'mips' to 1, the        \
 381          architecture macro expands to 1 as well.  */                   \
 382       if (!flag_iso && !TARGET_VXWORKS)                                 \
 383         builtin_define ("mips");                                        \
 384                                                                         \
 385       if (TARGET_64BIT)                                                 \
 386         builtin_define ("__mips64");                                    \
 387                                                                         \
 388       if (!TARGET_IRIX)                                                 \
 389         {                                                               \
 390           /* Treat _R3000 and _R4000 like register-size                 \
 391              defines, which is how they've historically                 \
 392              been used.  */                                             \
 393           if (TARGET_64BIT)                                             \
 394             {                                                           \
 395               builtin_define_std ("R4000");                             \
 396               builtin_define ("_R4000");                                \
 397             }                                                           \
 398           else                                                          \
 399             {                                                           \
 400               builtin_define_std ("R3000");                             \
 401               builtin_define ("_R3000");                                \
 402             }                                                           \
 403         }                                                               \
 404       if (TARGET_FLOAT64)                                               \
 405         builtin_define ("__mips_fpr=64");                               \
 406       else                                                              \
 407         builtin_define ("__mips_fpr=32");                               \
 408                                                                         \
 409       if (mips_base_mips16)                                             \
 410         builtin_define ("__mips16");                                    \
 411                                                                         \
 412       if (TARGET_MIPS3D)                                                \
 413         builtin_define ("__mips3d");                                    \
 414                                                                         \
 415       if (TARGET_SMARTMIPS)                                             \
 416         builtin_define ("__mips_smartmips");                            \
 417                                                                         \
 418       if (TARGET_DSP)                                                   \
 419         {                                                               \
 420           builtin_define ("__mips_dsp");                                \
 421           if (TARGET_DSPR2)                                             \
 422             {                                                           \
 423               builtin_define ("__mips_dspr2");                          \
 424               builtin_define ("__mips_dsp_rev=2");                      \
 425             }                                                           \
 426           else                                                          \
 427             builtin_define ("__mips_dsp_rev=1");                        \
 428         }                                                               \
 429                                                                         \
 430       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);            \
 431       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);            \
 432                                                                         \
 433       if (ISA_MIPS1)                                                    \
 434         {                                                               \
 435           builtin_define ("__mips=1");                                  \
 436           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");                 \
 437         }                                                               \
 438       else if (ISA_MIPS2)                                               \
 439         {                                                               \
 440           builtin_define ("__mips=2");                                  \
 441           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");                 \
 442         }                                                               \
 443       else if (ISA_MIPS3)                                               \
 444         {                                                               \
 445           builtin_define ("__mips=3");                                  \
 446           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");                 \
 447         }                                                               \
 448       else if (ISA_MIPS4)                                               \
 449         {                                                               \
 450           builtin_define ("__mips=4");                                  \
 451           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");                 \
 452         }                                                               \
 453       else if (ISA_MIPS32)                                              \
 454         {                                                               \
 455           builtin_define ("__mips=32");                                 \
 456           builtin_define ("__mips_isa_rev=1");                          \
 457           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 458         }                                                               \
 459       else if (ISA_MIPS32R2)                                            \
 460         {                                                               \
 461           builtin_define ("__mips=32");                                 \
 462           builtin_define ("__mips_isa_rev=2");                          \
 463           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 464         }                                                               \
 465       else if (ISA_MIPS64)                                              \
 466         {                                                               \
 467           builtin_define ("__mips=64");                                 \
 468           builtin_define ("__mips_isa_rev=1");                          \
 469           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
 470         }                                                               \
 471       else if (ISA_MIPS64R2)                                            \
 472         {                                                               \
 473           builtin_define ("__mips=64");                                 \
 474           builtin_define ("__mips_isa_rev=2");                          \
 475           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
 476         }                                                               \
 477                                                                         \
 478       switch (mips_abi)                                                 \
 479         {                                                               \
 480         case ABI_32:                                                    \
 481           builtin_define ("_ABIO32=1");                                 \
 482           builtin_define ("_MIPS_SIM=_ABIO32");                         \
 483           break;                                                        \
 484                                                                         \
 485         case ABI_N32:                                                   \
 486           builtin_define ("_ABIN32=2");                                 \
 487           builtin_define ("_MIPS_SIM=_ABIN32");                         \
 488           break;                                                        \
 489                                                                         \
 490         case ABI_64:                                                    \
 491           builtin_define ("_ABI64=3");                                  \
 492           builtin_define ("_MIPS_SIM=_ABI64");                          \
 493           break;                                                        \
 494                                                                         \
 495         case ABI_O64:                                                   \
 496           builtin_define ("_ABIO64=4");                                 \
 497           builtin_define ("_MIPS_SIM=_ABIO64");                         \
 498           break;                                                        \
 499         }                                                               \
 500                                                                         \
 501       builtin_define_with_int_value ("_MIPS_SZINT", INT_TYPE_SIZE);     \
 502       builtin_define_with_int_value ("_MIPS_SZLONG", LONG_TYPE_SIZE);   \
 503       builtin_define_with_int_value ("_MIPS_SZPTR", POINTER_SIZE);      \
 504       builtin_define_with_int_value ("_MIPS_FPSET",                     \
 505                                      32 / MAX_FPRS_PER_FMT);            \
 506                                                                         \
 507       /* These defines reflect the ABI in use, not whether the          \
 508          FPU is directly accessible.  */                                \
 509       if (TARGET_HARD_FLOAT_ABI)                                        \
 510         builtin_define ("__mips_hard_float");                           \
 511       else                                                              \
 512         builtin_define ("__mips_soft_float");                           \
 513                                                                         \
 514       if (TARGET_SINGLE_FLOAT)                                          \
 515         builtin_define ("__mips_single_float");                         \
 516                                                                         \
 517       if (TARGET_PAIRED_SINGLE_FLOAT)                                   \
 518         builtin_define ("__mips_paired_single_float");                  \
 519                                                                         \
 520       if (TARGET_BIG_ENDIAN)                                            \
 521         {                                                               \
 522           builtin_define_std ("MIPSEB");                                \
 523           builtin_define ("_MIPSEB");                                   \
 524         }                                                               \
 525       else                                                              \
 526         {                                                               \
 527           builtin_define_std ("MIPSEL");                                \
 528           builtin_define ("_MIPSEL");                                   \
 529         }                                                               \
 530                                                                         \
 531       /* Whether Loongson vector modes are enabled.  */                 \
 532       if (TARGET_LOONGSON_VECTORS)                                      \
 533         builtin_define ("__mips_loongson_vector_rev");                  \
 534                                                                         \
 535       /* Historical Octeon macro.  */                                   \
 536       if (TARGET_OCTEON)                                                \
 537         builtin_define ("__OCTEON__");                                  \
 538                                                                         \
 539       /* Macros dependent on the C dialect.  */                         \
 540       if (preprocessing_asm_p ())                                       \
 541         {                                                               \
 542           builtin_define_std ("LANGUAGE_ASSEMBLY");                     \
 543           builtin_define ("_LANGUAGE_ASSEMBLY");                        \
 544         }                                                               \
 545       else if (c_dialect_cxx ())                                        \
 546         {                                                               \
 547           builtin_define ("_LANGUAGE_C_PLUS_PLUS");                     \
 548           builtin_define ("__LANGUAGE_C_PLUS_PLUS");                    \
 549           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");                  \
 550         }                                                               \
 551       else                                                              \
 552         {                                                               \
 553           builtin_define_std ("LANGUAGE_C");                            \
 554           builtin_define ("_LANGUAGE_C");                               \
 555         }                                                               \
 556       if (c_dialect_objc ())                                            \
 557         {                                                               \
 558           builtin_define ("_LANGUAGE_OBJECTIVE_C");                     \
 559           builtin_define ("__LANGUAGE_OBJECTIVE_C");                    \
 560           /* Bizarre, but needed at least for Irix.  */                 \
 561           builtin_define_std ("LANGUAGE_C");                            \
 562           builtin_define ("_LANGUAGE_C");                               \
 563         }                                                               \
 564                                                                         \
 565       if (mips_abi == ABI_EABI)                                         \
 566         builtin_define ("__mips_eabi");                                 \
 567                                                                         \
 568       if (TARGET_CACHE_BUILTIN)                                         \
 569         builtin_define ("__GCC_HAVE_BUILTIN_MIPS_CACHE");               \
 570     }                                                                   \
 571   while (0)
 572
 573 /* Default target_flags if no switches are specified  */
 574
 575 #ifndef TARGET_DEFAULT
 576 #define TARGET_DEFAULT 0
 577 #endif
 578
 579 #ifndef TARGET_CPU_DEFAULT
 580 #define TARGET_CPU_DEFAULT 0
 581 #endif
 582
 583 #ifndef TARGET_ENDIAN_DEFAULT
 584 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
 585 #endif
 586
 587 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
 588 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
 589 #endif
 590
 591 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
 592 #ifndef MIPS_ISA_DEFAULT
 593 #ifndef MIPS_CPU_STRING_DEFAULT
 594 #define MIPS_CPU_STRING_DEFAULT "from-abi"
 595 #endif
 596 #endif
 597
 598 #ifdef IN_LIBGCC2
 599 #undef TARGET_64BIT
 600 /* Make this compile time constant for libgcc2 */
 601 #ifdef __mips64
 602 #define TARGET_64BIT            1
 603 #else
 604 #define TARGET_64BIT            0
 605 #endif
 606 #endif /* IN_LIBGCC2 */
 607
 608 /* Force the call stack unwinders in unwind.inc not to be MIPS16 code
 609    when compiled with hardware floating point.  This is because MIPS16
 610    code cannot save and restore the floating-point registers, which is
 611    important if in a mixed MIPS16/non-MIPS16 environment.  */
 612
 613 #ifdef IN_LIBGCC2
 614 #if __mips_hard_float
 615 #define LIBGCC2_UNWIND_ATTRIBUTE __attribute__((__nomips16__))
 616 #endif
 617 #endif /* IN_LIBGCC2 */
 618
 619 #define TARGET_LIBGCC_SDATA_SECTION ".sdata"
 620
 621 #ifndef MULTILIB_ENDIAN_DEFAULT
 622 #if TARGET_ENDIAN_DEFAULT == 0
 623 #define MULTILIB_ENDIAN_DEFAULT "EL"
 624 #else
 625 #define MULTILIB_ENDIAN_DEFAULT "EB"
 626 #endif
 627 #endif
 628
 629 #ifndef MULTILIB_ISA_DEFAULT
 630 #  if MIPS_ISA_DEFAULT == 1
 631 #    define MULTILIB_ISA_DEFAULT "mips1"
 632 #  else
 633 #    if MIPS_ISA_DEFAULT == 2
 634 #      define MULTILIB_ISA_DEFAULT "mips2"
 635 #    else
 636 #      if MIPS_ISA_DEFAULT == 3
 637 #        define MULTILIB_ISA_DEFAULT "mips3"
 638 #      else
 639 #        if MIPS_ISA_DEFAULT == 4
 640 #          define MULTILIB_ISA_DEFAULT "mips4"
 641 #        else
 642 #          if MIPS_ISA_DEFAULT == 32
 643 #            define MULTILIB_ISA_DEFAULT "mips32"
 644 #          else
 645 #            if MIPS_ISA_DEFAULT == 33
 646 #              define MULTILIB_ISA_DEFAULT "mips32r2"
 647 #            else
 648 #              if MIPS_ISA_DEFAULT == 64
 649 #                define MULTILIB_ISA_DEFAULT "mips64"
 650 #              else
 651 #                if MIPS_ISA_DEFAULT == 65
 652 #                  define MULTILIB_ISA_DEFAULT "mips64r2"
 653 #                else
 654 #                  define MULTILIB_ISA_DEFAULT "mips1"
 655 #                endif
 656 #              endif
 657 #            endif
 658 #          endif
 659 #        endif
 660 #      endif
 661 #    endif
 662 #  endif
 663 #endif
 664
 665 #ifndef MULTILIB_DEFAULTS
 666 #define MULTILIB_DEFAULTS \
 667     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
 668 #endif
 669
 670 /* We must pass -EL to the linker by default for little endian embedded
 671    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
 672    linker will default to using big-endian output files.  The OUTPUT_FORMAT
 673    line must be in the linker script, otherwise -EB/-EL will not work.  */
 674
 675 #ifndef ENDIAN_SPEC
 676 #if TARGET_ENDIAN_DEFAULT == 0
 677 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
 678 #else
 679 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
 680 #endif
 681 #endif
 682
 683 /* A spec condition that matches all non-mips16 -mips arguments.  */
 684
 685 #define MIPS_ISA_LEVEL_OPTION_SPEC \
 686   "mips1|mips2|mips3|mips4|mips32*|mips64*"
 687
 688 /* A spec condition that matches all non-mips16 architecture arguments.  */
 689
 690 #define MIPS_ARCH_OPTION_SPEC \
 691   MIPS_ISA_LEVEL_OPTION_SPEC "|march=*"
 692
 693 /* A spec that infers a -mips argument from an -march argument,
 694    or injects the default if no architecture is specified.  */
 695
 696 #define MIPS_ISA_LEVEL_SPEC \
 697   "%{" MIPS_ISA_LEVEL_OPTION_SPEC ":;: \
 698      %{march=mips1|march=r2000|march=r3000|march=r3900:-mips1} \
 699      %{march=mips2|march=r6000:-mips2} \
 700      %{march=mips3|march=r4*|march=vr4*|march=orion|march=loongson2*:-mips3} \
 701      %{march=mips4|march=r8000|march=vr5*|march=rm7000|march=rm9000:-mips4} \
 702      %{march=mips32|march=4kc|march=4km|march=4kp|march=4ksc:-mips32} \
 703      %{march=mips32r2|march=m4k|march=4ke*|march=4ksd|march=24k* \
 704        |march=34k*|march=74k*: -mips32r2} \
 705      %{march=mips64|march=5k*|march=20k*|march=sb1*|march=sr71000: -mips64} \
 706      %{march=mips64r2|march=octeon: -mips64r2} \
 707      %{!march=*: -" MULTILIB_ISA_DEFAULT "}}"
 708
 709 /* A spec that infers a -mhard-float or -msoft-float setting from an
 710    -march argument.  Note that soft-float and hard-float code are not
 711    link-compatible.  */
 712
 713 #define MIPS_ARCH_FLOAT_SPEC \
 714   "%{mhard-float|msoft-float|march=mips*:; \
 715      march=vr41*|march=m4k|march=4k*|march=24kc|march=24kec \
 716      |march=34kc|march=74kc|march=5kc|march=octeon: -msoft-float; \
 717      march=*: -mhard-float}"
 718
 719 /* A spec condition that matches 32-bit options.  It only works if
 720    MIPS_ISA_LEVEL_SPEC has been applied.  */
 721
 722 #define MIPS_32BIT_OPTION_SPEC \
 723   "mips1|mips2|mips32*|mgp32"
 724
 725 /* Support for a compile-time default CPU, et cetera.  The rules are:
 726    --with-arch is ignored if -march is specified or a -mips is specified
 727      (other than -mips16).
 728    --with-tune is ignored if -mtune is specified.
 729    --with-abi is ignored if -mabi is specified.
 730    --with-float is ignored if -mhard-float or -msoft-float are
 731      specified.
 732    --with-divide is ignored if -mdivide-traps or -mdivide-breaks are
 733      specified. */
 734 #define OPTION_DEFAULT_SPECS \
 735   {"arch", "%{" MIPS_ARCH_OPTION_SPEC ":;: -march=%(VALUE)}" }, \
 736   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
 737   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
 738   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }, \
 739   {"divide", "%{!mdivide-traps:%{!mdivide-breaks:-mdivide-%(VALUE)}}" }, \
 740   {"llsc", "%{!mllsc:%{!mno-llsc:-m%(VALUE)}}" }, \
 741   {"mips-plt", "%{!mplt:%{!mno-plt:-m%(VALUE)}}" }
 742
 743
 744 #define GENERATE_DIVIDE_TRAPS (TARGET_DIVIDE_TRAPS \
 745                                && ISA_HAS_COND_TRAP)
 746
 747 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY && !TARGET_MIPS16)
 748
 749 /* True if the ABI can only work with 64-bit integer registers.  We
 750    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
 751    otherwise floating-point registers must also be 64-bit.  */
 752 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
 753
 754 /* Likewise for 32-bit regs.  */
 755 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
 756
 757 /* True if symbols are 64 bits wide.  At present, n64 is the only
 758    ABI for which this is true.  */
 759 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64 && !TARGET_SYM32)
 760
 761 /* ISA has instructions for managing 64-bit fp and gp regs (e.g. mips3).  */
 762 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
 763                                  || ISA_MIPS4                           \
 764                                  || ISA_MIPS64                          \
 765                                  || ISA_MIPS64R2)
 766
 767 /* ISA has branch likely instructions (e.g. mips2).  */
 768 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
 769    been generated up to this point.  */
 770 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1)
 771
 772 /* ISA has a three-operand multiplication instruction (usually spelt "mul").  */
 773 #define ISA_HAS_MUL3            ((TARGET_MIPS3900                       \
 774                                   || TARGET_MIPS5400                    \
 775                                   || TARGET_MIPS5500                    \
 776                                   || TARGET_MIPS7000                    \
 777                                   || TARGET_MIPS9000                    \
 778                                   || TARGET_MAD                         \
 779                                   || ISA_MIPS32                         \
 780                                   || ISA_MIPS32R2                       \
 781                                   || ISA_MIPS64                         \
 782                                   || ISA_MIPS64R2)                      \
 783                                  && !TARGET_MIPS16)
 784
 785 /* ISA has a three-operand multiplication instruction.  */
 786 #define ISA_HAS_DMUL3           (TARGET_64BIT && TARGET_OCTEON)
 787
 788 /* ISA has the floating-point conditional move instructions introduced
 789    in mips4.  */
 790 #define ISA_HAS_FP_CONDMOVE     ((ISA_MIPS4                             \
 791                                   || ISA_MIPS32                         \
 792                                   || ISA_MIPS32R2                       \
 793                                   || ISA_MIPS64                         \
 794                                   || ISA_MIPS64R2)                      \
 795                                  && !TARGET_MIPS5500                    \
 796                                  && !TARGET_MIPS16)
 797
 798 /* ISA has the integer conditional move instructions introduced in mips4 and
 799    ST Loongson 2E/2F.  */
 800 #define ISA_HAS_CONDMOVE        (ISA_HAS_FP_CONDMOVE || TARGET_LOONGSON_2EF)
 801
 802 /* ISA has LDC1 and SDC1.  */
 803 #define ISA_HAS_LDC1_SDC1       (!ISA_MIPS1 && !TARGET_MIPS16)
 804
 805 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
 806    branch on CC, and move (both FP and non-FP) on CC.  */
 807 #define ISA_HAS_8CC             (ISA_MIPS4                              \
 808                                  || ISA_MIPS32                          \
 809                                  || ISA_MIPS32R2                        \
 810                                  || ISA_MIPS64                          \
 811                                  || ISA_MIPS64R2)
 812
 813 /* This is a catch all for other mips4 instructions: indexed load, the
 814    FP madd and msub instructions, and the FP recip and recip sqrt
 815    instructions.  */
 816 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
 817                                   || (ISA_MIPS32R2 && TARGET_FLOAT64)   \
 818                                   || ISA_MIPS64                         \
 819                                   || ISA_MIPS64R2)                      \
 820                                  && !TARGET_MIPS16)
 821
 822 /* ISA has paired-single instructions.  */
 823 #define ISA_HAS_PAIRED_SINGLE   (ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2)
 824
 825 /* ISA has conditional trap instructions.  */
 826 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
 827                                  && !TARGET_MIPS16)
 828
 829 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
 830 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
 831                                   || ISA_MIPS32R2                       \
 832                                   || ISA_MIPS64                         \
 833                                   || ISA_MIPS64R2)                      \
 834                                  && !TARGET_MIPS16)
 835
 836 /* Integer multiply-accumulate instructions should be generated.  */
 837 #define GENERATE_MADD_MSUB      (ISA_HAS_MADD_MSUB && !TUNE_74K)
 838
 839 /* ISA has floating-point madd and msub instructions 'd = a * b [+-] c'.  */
 840 #define ISA_HAS_FP_MADD4_MSUB4  ISA_HAS_FP4
 841
 842 /* ISA has floating-point madd and msub instructions 'c = a * b [+-] c'.  */
 843 #define ISA_HAS_FP_MADD3_MSUB3  TARGET_LOONGSON_2EF
 844
 845 /* ISA has floating-point nmadd and nmsub instructions
 846    'd = -((a * b) [+-] c)'.  */
 847 #define ISA_HAS_NMADD4_NMSUB4(MODE)                                     \
 848                                 ((ISA_MIPS4                             \
 849                                   || (ISA_MIPS32R2 && (MODE) == V2SFmode) \
 850                                   || ISA_MIPS64                         \
 851                                   || ISA_MIPS64R2)                      \
 852                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
 853                                  && !TARGET_MIPS16)
 854
 855 /* ISA has floating-point nmadd and nmsub instructions
 856    'c = -((a * b) [+-] c)'.  */
 857 #define ISA_HAS_NMADD3_NMSUB3(MODE)                                     \
 858                                 TARGET_LOONGSON_2EF
 859
 860 /* ISA has count leading zeroes/ones instruction (not implemented).  */
 861 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
 862                                   || ISA_MIPS32R2                       \
 863                                   || ISA_MIPS64                         \
 864                                   || ISA_MIPS64R2)                      \
 865                                  && !TARGET_MIPS16)
 866
 867 /* ISA has three operand multiply instructions that put
 868    the high part in an accumulator: mulhi or mulhiu.  */
 869 #define ISA_HAS_MULHI           ((TARGET_MIPS5400                        \
 870                                   || TARGET_MIPS5500                     \
 871                                   || TARGET_SR71K)                       \
 872                                  && !TARGET_MIPS16)
 873
 874 /* ISA has three operand multiply instructions that
 875    negates the result and puts the result in an accumulator.  */
 876 #define ISA_HAS_MULS            ((TARGET_MIPS5400                       \
 877                                   || TARGET_MIPS5500                    \
 878                                   || TARGET_SR71K)                      \
 879                                  && !TARGET_MIPS16)
 880
 881 /* ISA has three operand multiply instructions that subtracts the
 882    result from a 4th operand and puts the result in an accumulator.  */
 883 #define ISA_HAS_MSAC            ((TARGET_MIPS5400                       \
 884                                   || TARGET_MIPS5500                    \
 885                                   || TARGET_SR71K)                      \
 886                                  && !TARGET_MIPS16)
 887
 888 /* ISA has three operand multiply instructions that  the result
 889    from a 4th operand and puts the result in an accumulator.  */
 890 #define ISA_HAS_MACC            ((TARGET_MIPS4120                       \
 891                                   || TARGET_MIPS4130                    \
 892                                   || TARGET_MIPS5400                    \
 893                                   || TARGET_MIPS5500                    \
 894                                   || TARGET_SR71K)                      \
 895                                  && !TARGET_MIPS16)
 896
 897 /* ISA has NEC VR-style MACC, MACCHI, DMACC and DMACCHI instructions.  */
 898 #define ISA_HAS_MACCHI          ((TARGET_MIPS4120                       \
 899                                   || TARGET_MIPS4130)                   \
 900                                  && !TARGET_MIPS16)
 901
 902 /* ISA has the "ror" (rotate right) instructions.  */
 903 #define ISA_HAS_ROR             ((ISA_MIPS32R2                          \
 904                                   || ISA_MIPS64R2                       \
 905                                   || TARGET_MIPS5400                    \
 906                                   || TARGET_MIPS5500                    \
 907                                   || TARGET_SR71K                       \
 908                                   || TARGET_SMARTMIPS)                  \
 909                                  && !TARGET_MIPS16)
 910
 911 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
 912 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
 913                                   || ISA_MIPS32                         \
 914                                   || ISA_MIPS32R2                       \
 915                                   || ISA_MIPS64                         \
 916                                   || ISA_MIPS64R2)                      \
 917                                  && !TARGET_MIPS16)
 918
 919 /* ISA has data indexed prefetch instructions.  This controls use of
 920    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
 921    (prefx is a cop1x instruction, so can only be used if FP is
 922    enabled.)  */
 923 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
 924                                   || ISA_MIPS32R2                       \
 925                                   || ISA_MIPS64                         \
 926                                   || ISA_MIPS64R2)                      \
 927                                  && !TARGET_MIPS16)
 928
 929 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
 930    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
 931    also requires TARGET_DOUBLE_FLOAT.  */
 932 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
 933
 934 /* ISA includes the MIPS32r2 seb and seh instructions.  */
 935 #define ISA_HAS_SEB_SEH         ((ISA_MIPS32R2          \
 936                                   || ISA_MIPS64R2)      \
 937                                  && !TARGET_MIPS16)
 938
 939 /* ISA includes the MIPS32/64 rev 2 ext and ins instructions.  */
 940 #define ISA_HAS_EXT_INS         ((ISA_MIPS32R2          \
 941                                   || ISA_MIPS64R2)      \
 942                                  && !TARGET_MIPS16)
 943
 944 /* ISA has instructions for accessing top part of 64-bit fp regs.  */
 945 #define ISA_HAS_MXHC1           (TARGET_FLOAT64         \
 946                                  && (ISA_MIPS32R2       \
 947                                      || ISA_MIPS64R2))
 948
 949 /* ISA has lwxs instruction (load w/scaled index address.  */
 950 #define ISA_HAS_LWXS            (TARGET_SMARTMIPS && !TARGET_MIPS16)
 951
 952 /* The DSP ASE is available.  */
 953 #define ISA_HAS_DSP             (TARGET_DSP && !TARGET_MIPS16)
 954
 955 /* Revision 2 of the DSP ASE is available.  */
 956 #define ISA_HAS_DSPR2           (TARGET_DSPR2 && !TARGET_MIPS16)
 957
 958 /* True if the result of a load is not available to the next instruction.
 959    A nop will then be needed between instructions like "lw $4,..."
 960    and "addiu $4,$4,1".  */
 961 #define ISA_HAS_LOAD_DELAY      (ISA_MIPS1                              \
 962                                  && !TARGET_MIPS3900                    \
 963                                  && !TARGET_MIPS16)
 964
 965 /* Likewise mtc1 and mfc1.  */
 966 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3                  \
 967                                  && !TARGET_LOONGSON_2EF)
 968
 969 /* Likewise floating-point comparisons.  */
 970 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3                  \
 971                                  && !TARGET_LOONGSON_2EF)
 972
 973 /* True if mflo and mfhi can be immediately followed by instructions
 974    which write to the HI and LO registers.
 975
 976    According to MIPS specifications, MIPS ISAs I, II, and III need
 977    (at least) two instructions between the reads of HI/LO and
 978    instructions which write them, and later ISAs do not.  Contradicting
 979    the MIPS specifications, some MIPS IV processor user manuals (e.g.
 980    the UM for the NEC Vr5000) document needing the instructions between
 981    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
 982    MIPS64 and later ISAs to have the interlocks, plus any specific
 983    earlier-ISA CPUs for which CPU documentation declares that the
 984    instructions are really interlocked.  */
 985 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
 986                                  || ISA_MIPS32R2                        \
 987                                  || ISA_MIPS64                          \
 988                                  || ISA_MIPS64R2                        \
 989                                  || TARGET_MIPS5500                     \
 990                                  || TARGET_LOONGSON_2EF)
 991
 992 /* ISA includes synci, jr.hb and jalr.hb.  */
 993 #define ISA_HAS_SYNCI ((ISA_MIPS32R2            \
 994                         || ISA_MIPS64R2)        \
 995                        && !TARGET_MIPS16)
 996
 997 /* ISA includes sync.  */
 998 #define ISA_HAS_SYNC ((mips_isa >= 2 || TARGET_MIPS3900) && !TARGET_MIPS16)
 999 #define GENERATE_SYNC                   \
1000   (target_flags_explicit & MASK_LLSC    \
1001    ? TARGET_LLSC && !TARGET_MIPS16      \
1002    : ISA_HAS_SYNC)
1003
1004 /* ISA includes ll and sc.  Note that this implies ISA_HAS_SYNC
1005    because the expanders use both ISA_HAS_SYNC and ISA_HAS_LL_SC
1006    instructions.  */
1007 #define ISA_HAS_LL_SC (mips_isa >= 2 && !TARGET_MIPS16)
1008 #define GENERATE_LL_SC                  \
1009   (target_flags_explicit & MASK_LLSC    \
1010    ? TARGET_LLSC && !TARGET_MIPS16      \
1011    : ISA_HAS_LL_SC)
1012
1013 /* ISA includes the baddu instruction.  */
1014 #define ISA_HAS_BADDU           TARGET_OCTEON
1015
1016 /* ISA includes the bbit* instructions.  */
1017 #define ISA_HAS_BBIT            TARGET_OCTEON
1018
1019 /* ISA includes the cins instruction.  */
1020 #define ISA_HAS_CINS            TARGET_OCTEON
1021
1022 /* ISA includes the exts instruction.  */
1023 #define ISA_HAS_EXTS            TARGET_OCTEON
1024
1025 /* ISA includes the seq and sne instructions.  */
1026 #define ISA_HAS_SEQ_SNE         TARGET_OCTEON
1027
1028 /* ISA includes the pop instruction.  */
1029 #define ISA_HAS_POP             TARGET_OCTEON
1030
1031 /* The CACHE instruction is available in non-MIPS16 code.  */
1032 #define TARGET_CACHE_BUILTIN (mips_isa >= 3)
1033
1034 /* The CACHE instruction is available.  */
1035 #define ISA_HAS_CACHE (TARGET_CACHE_BUILTIN && !TARGET_MIPS16)
1036 \f
1037 /* Add -G xx support.  */
1038
1039 #undef  SWITCH_TAKES_ARG
1040 #define SWITCH_TAKES_ARG(CHAR)                                          \
1041   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
1042
1043 #define OVERRIDE_OPTIONS mips_override_options ()
1044
1045 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
1046
1047 /* Show we can debug even without a frame pointer.  */
1048 #define CAN_DEBUG_WITHOUT_FP
1049 \f
1050 /* Tell collect what flags to pass to nm.  */
1051 #ifndef NM_FLAGS
1052 #define NM_FLAGS "-Bn"
1053 #endif
1054
1055 \f
1056 #ifndef MIPS_ABI_DEFAULT
1057 #define MIPS_ABI_DEFAULT ABI_32
1058 #endif
1059
1060 /* Use the most portable ABI flag for the ASM specs.  */
1061
1062 #if MIPS_ABI_DEFAULT == ABI_32
1063 #define MULTILIB_ABI_DEFAULT "mabi=32"
1064 #endif
1065
1066 #if MIPS_ABI_DEFAULT == ABI_O64
1067 #define MULTILIB_ABI_DEFAULT "mabi=o64"
1068 #endif
1069
1070 #if MIPS_ABI_DEFAULT == ABI_N32
1071 #define MULTILIB_ABI_DEFAULT "mabi=n32"
1072 #endif
1073
1074 #if MIPS_ABI_DEFAULT == ABI_64
1075 #define MULTILIB_ABI_DEFAULT "mabi=64"
1076 #endif
1077
1078 #if MIPS_ABI_DEFAULT == ABI_EABI
1079 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
1080 #endif
1081
1082 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
1083    to the assembler.  It may be overridden by subtargets.  */
1084 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
1085 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
1086 %{noasmopt:-O0} \
1087 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
1088 #endif
1089
1090 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
1091    the assembler.  It may be overridden by subtargets.
1092
1093    Beginning with gas 2.13, -mdebug must be passed to correctly handle
1094    COFF debugging info.  */
1095
1096 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
1097 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
1098 %{g} %{g0} %{g1} %{g2} %{g3} \
1099 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
1100 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
1101 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1102 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1103 %{gcoff*:-mdebug} %{!gcoff*:-no-mdebug}"
1104 #endif
1105
1106 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1107    overridden by subtargets.  */
1108
1109 #ifndef SUBTARGET_ASM_SPEC
1110 #define SUBTARGET_ASM_SPEC ""
1111 #endif
1112
1113 #undef ASM_SPEC
1114 #define ASM_SPEC "\
1115 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1116 %{mips32*} %{mips64*} \
1117 %{mips16} %{mno-mips16:-no-mips16} \
1118 %{mips3d} %{mno-mips3d:-no-mips3d} \
1119 %{mdmx} %{mno-mdmx:-no-mdmx} \
1120 %{mdsp} %{mno-dsp} \
1121 %{mdspr2} %{mno-dspr2} \
1122 %{msmartmips} %{mno-smartmips} \
1123 %{mmt} %{mno-mt} \
1124 %{mfix-vr4120} %{mfix-vr4130} \
1125 %(subtarget_asm_optimizing_spec) \
1126 %(subtarget_asm_debugging_spec) \
1127 %{mabi=*} %{!mabi=*: %(asm_abi_default_spec)} \
1128 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
1129 %{mfp32} %{mfp64} \
1130 %{mshared} %{mno-shared} \
1131 %{msym32} %{mno-sym32} \
1132 %{mtune=*} %{v} \
1133 %(subtarget_asm_spec)"
1134
1135 /* Extra switches sometimes passed to the linker.  */
1136 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1137   will interpret it as a -b option.  */
1138
1139 #ifndef LINK_SPEC
1140 #define LINK_SPEC "\
1141 %(endian_spec) \
1142 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32*} %{mips64*} \
1143 %{bestGnum} %{shared} %{non_shared}"
1144 #endif  /* LINK_SPEC defined */
1145
1146
1147 /* Specs for the compiler proper */
1148
1149 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1150    overridden by subtargets.  */
1151 #ifndef SUBTARGET_CC1_SPEC
1152 #define SUBTARGET_CC1_SPEC ""
1153 #endif
1154
1155 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1156
1157 #undef CC1_SPEC
1158 #define CC1_SPEC "\
1159 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1160 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1161 %{save-temps: } \
1162 %(subtarget_cc1_spec)"
1163
1164 /* Preprocessor specs.  */
1165
1166 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1167    overridden by subtargets.  */
1168 #ifndef SUBTARGET_CPP_SPEC
1169 #define SUBTARGET_CPP_SPEC ""
1170 #endif
1171
1172 #define CPP_SPEC "%(subtarget_cpp_spec)"
1173
1174 /* This macro defines names of additional specifications to put in the specs
1175    that can be used in various specifications like CC1_SPEC.  Its definition
1176    is an initializer with a subgrouping for each command option.
1177
1178    Each subgrouping contains a string constant, that defines the
1179    specification name, and a string constant that used by the GCC driver
1180    program.
1181
1182    Do not define this macro if it does not need to do anything.  */
1183
1184 #define EXTRA_SPECS                                                     \
1185   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1186   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1187   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1188   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1189   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1190   { "asm_abi_default_spec", "-" MULTILIB_ABI_DEFAULT },                 \
1191   { "endian_spec", ENDIAN_SPEC },                                       \
1192   SUBTARGET_EXTRA_SPECS
1193
1194 #ifndef SUBTARGET_EXTRA_SPECS
1195 #define SUBTARGET_EXTRA_SPECS
1196 #endif
1197 \f
1198 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1199 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
1200
1201 #ifndef PREFERRED_DEBUGGING_TYPE
1202 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
1203 #endif
1204
1205 #define DWARF2_ADDR_SIZE (ABI_HAS_64BIT_SYMBOLS ? 8 : 4)
1206
1207 /* By default, turn on GDB extensions.  */
1208 #define DEFAULT_GDB_EXTENSIONS 1
1209
1210 /* Local compiler-generated symbols must have a prefix that the assembler
1211    understands.   By default, this is $, although some targets (e.g.,
1212    NetBSD-ELF) need to override this.  */
1213
1214 #ifndef LOCAL_LABEL_PREFIX
1215 #define LOCAL_LABEL_PREFIX      "$"
1216 #endif
1217
1218 /* By default on the mips, external symbols do not have an underscore
1219    prepended, but some targets (e.g., NetBSD) require this.  */
1220
1221 #ifndef USER_LABEL_PREFIX
1222 #define USER_LABEL_PREFIX       ""
1223 #endif
1224
1225 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1226    since the length can run past this up to a continuation point.  */
1227 #undef DBX_CONTIN_LENGTH
1228 #define DBX_CONTIN_LENGTH 1500
1229
1230 /* How to renumber registers for dbx and gdb.  */
1231 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[REGNO]
1232
1233 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
1234 #define DWARF_FRAME_REGNUM(REGNO) mips_dwarf_regno[REGNO]
1235
1236 /* The DWARF 2 CFA column which tracks the return address.  */
1237 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
1238
1239 /* Before the prologue, RA lives in r31.  */
1240 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1241
1242 /* Describe how we implement __builtin_eh_return.  */
1243 #define EH_RETURN_DATA_REGNO(N) \
1244   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1245
1246 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1247
1248 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1249    The default for this in 64-bit mode is 8, which causes problems with
1250    SFmode register saves.  */
1251 #define DWARF_CIE_DATA_ALIGNMENT -4
1252
1253 /* Correct the offset of automatic variables and arguments.  Note that
1254    the MIPS debug format wants all automatic variables and arguments
1255    to be in terms of the virtual frame pointer (stack pointer before
1256    any adjustment in the function), while the MIPS 3.0 linker wants
1257    the frame pointer to be the stack pointer after the initial
1258    adjustment.  */
1259
1260 #define DEBUGGER_AUTO_OFFSET(X)                         \
1261   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1262 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1263   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1264 \f
1265 /* Target machine storage layout */
1266
1267 #define BITS_BIG_ENDIAN 0
1268 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1269 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1270
1271 /* Define this to set the endianness to use in libgcc2.c, which can
1272    not depend on target_flags.  */
1273 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1274 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1275 #else
1276 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1277 #endif
1278
1279 #define MAX_BITS_PER_WORD 64
1280
1281 /* Width of a word, in units (bytes).  */
1282 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1283 #ifndef IN_LIBGCC2
1284 #define MIN_UNITS_PER_WORD 4
1285 #endif
1286
1287 /* For MIPS, width of a floating point register.  */
1288 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1289
1290 /* The number of consecutive floating-point registers needed to store the
1291    largest format supported by the FPU.  */
1292 #define MAX_FPRS_PER_FMT (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1293
1294 /* The number of consecutive floating-point registers needed to store the
1295    smallest format supported by the FPU.  */
1296 #define MIN_FPRS_PER_FMT \
1297   (ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2 \
1298    ? 1 : MAX_FPRS_PER_FMT)
1299
1300 /* The largest size of value that can be held in floating-point
1301    registers and moved with a single instruction.  */
1302 #define UNITS_PER_HWFPVALUE \
1303   (TARGET_SOFT_FLOAT_ABI ? 0 : MAX_FPRS_PER_FMT * UNITS_PER_FPREG)
1304
1305 /* The largest size of value that can be held in floating-point
1306    registers.  */
1307 #define UNITS_PER_FPVALUE                       \
1308   (TARGET_SOFT_FLOAT_ABI ? 0                    \
1309    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
1310    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
1311
1312 /* The number of bytes in a double.  */
1313 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1314
1315 #define UNITS_PER_SIMD_WORD(MODE) \
1316   (TARGET_PAIRED_SINGLE_FLOAT ? 8 : UNITS_PER_WORD)
1317
1318 /* Set the sizes of the core types.  */
1319 #define SHORT_TYPE_SIZE 16
1320 #define INT_TYPE_SIZE 32
1321 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1322 #define LONG_LONG_TYPE_SIZE 64
1323
1324 #define FLOAT_TYPE_SIZE 32
1325 #define DOUBLE_TYPE_SIZE 64
1326 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
1327
1328 /* Define the sizes of fixed-point types.  */
1329 #define SHORT_FRACT_TYPE_SIZE 8
1330 #define FRACT_TYPE_SIZE 16
1331 #define LONG_FRACT_TYPE_SIZE 32
1332 #define LONG_LONG_FRACT_TYPE_SIZE 64
1333
1334 #define SHORT_ACCUM_TYPE_SIZE 16
1335 #define ACCUM_TYPE_SIZE 32
1336 #define LONG_ACCUM_TYPE_SIZE 64
1337 /* FIXME.  LONG_LONG_ACCUM_TYPE_SIZE should be 128 bits, but GCC
1338    doesn't support 128-bit integers for MIPS32 currently.  */
1339 #define LONG_LONG_ACCUM_TYPE_SIZE (TARGET_64BIT ? 128 : 64)
1340
1341 /* long double is not a fixed mode, but the idea is that, if we
1342    support long double, we also want a 128-bit integer type.  */
1343 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1344
1345 #ifdef IN_LIBGCC2
1346 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1347   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1348 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1349 # else
1350 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1351 # endif
1352 #endif
1353
1354 /* Width in bits of a pointer.  */
1355 #ifndef POINTER_SIZE
1356 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1357 #endif
1358
1359 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1360 #define PARM_BOUNDARY BITS_PER_WORD
1361
1362 /* Allocation boundary (in *bits*) for the code of a function.  */
1363 #define FUNCTION_BOUNDARY 32
1364
1365 /* Alignment of field after `int : 0' in a structure.  */
1366 #define EMPTY_FIELD_BOUNDARY 32
1367
1368 /* Every structure's size must be a multiple of this.  */
1369 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1370 #define STRUCTURE_SIZE_BOUNDARY 8
1371
1372 /* There is no point aligning anything to a rounder boundary than this.  */
1373 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1374
1375 /* All accesses must be aligned.  */
1376 #define STRICT_ALIGNMENT 1
1377
1378 /* Define this if you wish to imitate the way many other C compilers
1379    handle alignment of bitfields and the structures that contain
1380    them.
1381
1382    The behavior is that the type written for a bit-field (`int',
1383    `short', or other integer type) imposes an alignment for the
1384    entire structure, as if the structure really did contain an
1385    ordinary field of that type.  In addition, the bit-field is placed
1386    within the structure so that it would fit within such a field,
1387    not crossing a boundary for it.
1388
1389    Thus, on most machines, a bit-field whose type is written as `int'
1390    would not cross a four-byte boundary, and would force four-byte
1391    alignment for the whole structure.  (The alignment used may not
1392    be four bytes; it is controlled by the other alignment
1393    parameters.)
1394
1395    If the macro is defined, its definition should be a C expression;
1396    a nonzero value for the expression enables this behavior.  */
1397
1398 #define PCC_BITFIELD_TYPE_MATTERS 1
1399
1400 /* If defined, a C expression to compute the alignment given to a
1401    constant that is being placed in memory.  CONSTANT is the constant
1402    and ALIGN is the alignment that the object would ordinarily have.
1403    The value of this macro is used instead of that alignment to align
1404    the object.
1405
1406    If this macro is not defined, then ALIGN is used.
1407
1408    The typical use of this macro is to increase alignment for string
1409    constants to be word aligned so that `strcpy' calls that copy
1410    constants can be done inline.  */
1411
1412 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1413   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1414    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1415
1416 /* If defined, a C expression to compute the alignment for a static
1417    variable.  TYPE is the data type, and ALIGN is the alignment that
1418    the object would ordinarily have.  The value of this macro is used
1419    instead of that alignment to align the object.
1420
1421    If this macro is not defined, then ALIGN is used.
1422
1423    One use of this macro is to increase alignment of medium-size
1424    data to make it all fit in fewer cache lines.  Another is to
1425    cause character arrays to be word-aligned so that `strcpy' calls
1426    that copy constants to character arrays can be done inline.  */
1427
1428 #undef DATA_ALIGNMENT
1429 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1430   ((((ALIGN) < BITS_PER_WORD)                                           \
1431     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1432         || TREE_CODE (TYPE) == UNION_TYPE                               \
1433         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1434
1435 /* We need this for the same reason as DATA_ALIGNMENT, namely to cause
1436    character arrays to be word-aligned so that `strcpy' calls that copy
1437    constants to character arrays can be done inline, and 'strcmp' can be
1438    optimised to use word loads. */
1439 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
1440   DATA_ALIGNMENT (TYPE, ALIGN)
1441
1442 #define PAD_VARARGS_DOWN \
1443   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1444
1445 /* Define if operations between registers always perform the operation
1446    on the full register even if a narrower mode is specified.  */
1447 #define WORD_REGISTER_OPERATIONS
1448
1449 /* When in 64-bit mode, move insns will sign extend SImode and CCmode
1450    moves.  All other references are zero extended.  */
1451 #define LOAD_EXTEND_OP(MODE) \
1452   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1453    ? SIGN_EXTEND : ZERO_EXTEND)
1454
1455 /* Define this macro if it is advisable to hold scalars in registers
1456    in a wider mode than that declared by the program.  In such cases,
1457    the value is constrained to be within the bounds of the declared
1458    type, but kept valid in the wider mode.  The signedness of the
1459    extension may differ from that of the type.  */
1460
1461 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1462   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1463       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1464     {                                           \
1465       if ((MODE) == SImode)                     \
1466         (UNSIGNEDP) = 0;                        \
1467       (MODE) = Pmode;                           \
1468     }
1469
1470 /* Pmode is always the same as ptr_mode, but not always the same as word_mode.
1471    Extensions of pointers to word_mode must be signed.  */
1472 #define POINTERS_EXTEND_UNSIGNED false
1473
1474 /* Define if loading short immediate values into registers sign extends.  */
1475 #define SHORT_IMMEDIATES_SIGN_EXTEND
1476
1477 /* The [d]clz instructions have the natural values at 0.  */
1478
1479 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1480   ((VALUE) = GET_MODE_BITSIZE (MODE), 2)
1481 \f
1482 /* Standard register usage.  */
1483
1484 /* Number of hardware registers.  We have:
1485
1486    - 32 integer registers
1487    - 32 floating point registers
1488    - 8 condition code registers
1489    - 2 accumulator registers (hi and lo)
1490    - 32 registers each for coprocessors 0, 2 and 3
1491    - 3 fake registers:
1492         - ARG_POINTER_REGNUM
1493         - FRAME_POINTER_REGNUM
1494         - GOT_VERSION_REGNUM (see the comment above load_call<mode> for details)
1495    - 3 dummy entries that were used at various times in the past.
1496    - 6 DSP accumulator registers (3 hi-lo pairs) for MIPS DSP ASE
1497    - 6 DSP control registers  */
1498
1499 #define FIRST_PSEUDO_REGISTER 188
1500
1501 /* By default, fix the kernel registers ($26 and $27), the global
1502    pointer ($28) and the stack pointer ($29).  This can change
1503    depending on the command-line options.
1504
1505    Regarding coprocessor registers: without evidence to the contrary,
1506    it's best to assume that each coprocessor register has a unique
1507    use.  This can be overridden, in, e.g., mips_override_options or
1508    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1509    for a particular target.  */
1510
1511 #define FIXED_REGISTERS                                                 \
1512 {                                                                       \
1513   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1514   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1515   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1516   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1517   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1518   /* COP0 registers */                                                  \
1519   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1520   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1521   /* COP2 registers */                                                  \
1522   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1523   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1524   /* COP3 registers */                                                  \
1525   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1526   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1527   /* 6 DSP accumulator registers & 6 control registers */               \
1528   0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1                                    \
1529 }
1530
1531
1532 /* Set up this array for o32 by default.
1533
1534    Note that we don't mark $31 as a call-clobbered register.  The idea is
1535    that it's really the call instructions themselves which clobber $31.
1536    We don't care what the called function does with it afterwards.
1537
1538    This approach makes it easier to implement sibcalls.  Unlike normal
1539    calls, sibcalls don't clobber $31, so the register reaches the
1540    called function in tact.  EPILOGUE_USES says that $31 is useful
1541    to the called function.  */
1542
1543 #define CALL_USED_REGISTERS                                             \
1544 {                                                                       \
1545   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1546   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1547   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1548   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1549   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1550   /* COP0 registers */                                                  \
1551   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1552   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1553   /* COP2 registers */                                                  \
1554   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1555   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1556   /* COP3 registers */                                                  \
1557   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1558   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1559   /* 6 DSP accumulator registers & 6 control registers */               \
1560   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                                    \
1561 }
1562
1563
1564 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1565
1566 #define CALL_REALLY_USED_REGISTERS                                      \
1567 { /* General registers.  */                                             \
1568   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1569   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1570   /* Floating-point registers.  */                                      \
1571   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1572   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1573   /* Others.  */                                                        \
1574   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0,                       \
1575   /* COP0 registers */                                                  \
1576   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1577   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1578   /* COP2 registers */                                                  \
1579   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1580   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1581   /* COP3 registers */                                                  \
1582   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1583   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1584   /* 6 DSP accumulator registers & 6 control registers */               \
1585   1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0                                    \
1586 }
1587
1588 /* Internal macros to classify a register number as to whether it's a
1589    general purpose register, a floating point register, a
1590    multiply/divide register, or a status register.  */
1591
1592 #define GP_REG_FIRST 0
1593 #define GP_REG_LAST  31
1594 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1595 #define GP_DBX_FIRST 0
1596
1597 #define FP_REG_FIRST 32
1598 #define FP_REG_LAST  63
1599 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1600 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1601
1602 #define MD_REG_FIRST 64
1603 #define MD_REG_LAST  65
1604 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1605 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1606
1607 /* The DWARF 2 CFA column which tracks the return address from a
1608    signal handler context.  This means that to maintain backwards
1609    compatibility, no hard register can be assigned this column if it
1610    would need to be handled by the DWARF unwinder.  */
1611 #define DWARF_ALT_FRAME_RETURN_COLUMN 66
1612
1613 #define ST_REG_FIRST 67
1614 #define ST_REG_LAST  74
1615 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1616
1617
1618 /* FIXME: renumber.  */
1619 #define COP0_REG_FIRST 80
1620 #define COP0_REG_LAST 111
1621 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1622
1623 #define COP2_REG_FIRST 112
1624 #define COP2_REG_LAST 143
1625 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1626
1627 #define COP3_REG_FIRST 144
1628 #define COP3_REG_LAST 175
1629 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1630 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1631 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1632
1633 #define DSP_ACC_REG_FIRST 176
1634 #define DSP_ACC_REG_LAST 181
1635 #define DSP_ACC_REG_NUM (DSP_ACC_REG_LAST - DSP_ACC_REG_FIRST + 1)
1636
1637 #define AT_REGNUM       (GP_REG_FIRST + 1)
1638 #define HI_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST : MD_REG_FIRST + 1)
1639 #define LO_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST + 1 : MD_REG_FIRST)
1640
1641 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1642    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1643    should be used instead.  */
1644 #define FPSW_REGNUM     ST_REG_FIRST
1645
1646 #define GP_REG_P(REGNO) \
1647   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1648 #define M16_REG_P(REGNO) \
1649   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1650 #define FP_REG_P(REGNO)  \
1651   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1652 #define MD_REG_P(REGNO) \
1653   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1654 #define ST_REG_P(REGNO) \
1655   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1656 #define COP0_REG_P(REGNO) \
1657   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1658 #define COP2_REG_P(REGNO) \
1659   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1660 #define COP3_REG_P(REGNO) \
1661   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1662 #define ALL_COP_REG_P(REGNO) \
1663   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1664 /* Test if REGNO is one of the 6 new DSP accumulators.  */
1665 #define DSP_ACC_REG_P(REGNO) \
1666   ((unsigned int) ((int) (REGNO) - DSP_ACC_REG_FIRST) < DSP_ACC_REG_NUM)
1667 /* Test if REGNO is hi, lo, or one of the 6 new DSP accumulators.  */
1668 #define ACC_REG_P(REGNO) \
1669   (MD_REG_P (REGNO) || DSP_ACC_REG_P (REGNO))
1670
1671 #define FP_REG_RTX_P(X) (REG_P (X) && FP_REG_P (REGNO (X)))
1672
1673 /* True if X is (const (unspec [(const_int 0)] UNSPEC_GP)).  This is used
1674    to initialize the mips16 gp pseudo register.  */
1675 #define CONST_GP_P(X)                           \
1676   (GET_CODE (X) == CONST                        \
1677    && GET_CODE (XEXP (X, 0)) == UNSPEC          \
1678    && XINT (XEXP (X, 0), 1) == UNSPEC_GP)
1679
1680 /* Return coprocessor number from register number.  */
1681
1682 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1683   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1684    : COP3_REG_P (REGNO) ? '3' : '?')
1685
1686
1687 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1688
1689 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1690   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1691
1692 #define MODES_TIEABLE_P mips_modes_tieable_p
1693
1694 /* Register to use for pushing function arguments.  */
1695 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1696
1697 /* These two registers don't really exist: they get eliminated to either
1698    the stack or hard frame pointer.  */
1699 #define ARG_POINTER_REGNUM 77
1700 #define FRAME_POINTER_REGNUM 78
1701
1702 /* $30 is not available on the mips16, so we use $17 as the frame
1703    pointer.  */
1704 #define HARD_FRAME_POINTER_REGNUM \
1705   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1706
1707 #define FRAME_POINTER_REQUIRED (mips_frame_pointer_required ())
1708
1709 /* Register in which static-chain is passed to a function.  */
1710 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 15)
1711
1712 /* Registers used as temporaries in prologue/epilogue code:
1713
1714    - If a MIPS16 PIC function needs access to _gp, it first loads
1715      the value into MIPS16_PIC_TEMP and then copies it to $gp.
1716
1717    - The prologue can use MIPS_PROLOGUE_TEMP as a general temporary
1718      register.  The register must not conflict with MIPS16_PIC_TEMP.
1719
1720    - The epilogue can use MIPS_EPILOGUE_TEMP as a general temporary
1721      register.
1722
1723    If we're generating MIPS16 code, these registers must come from the
1724    core set of 8.  The prologue registers mustn't conflict with any
1725    incoming arguments, the static chain pointer, or the frame pointer.
1726    The epilogue temporary mustn't conflict with the return registers,
1727    the PIC call register ($25), the frame pointer, the EH stack adjustment,
1728    or the EH data registers.  */
1729
1730 #define MIPS16_PIC_TEMP_REGNUM (GP_REG_FIRST + 2)
1731 #define MIPS_PROLOGUE_TEMP_REGNUM (GP_REG_FIRST + 3)
1732 #define MIPS_EPILOGUE_TEMP_REGNUM (GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1733
1734 #define MIPS16_PIC_TEMP gen_rtx_REG (Pmode, MIPS16_PIC_TEMP_REGNUM)
1735 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1736 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1737
1738 /* Define this macro if it is as good or better to call a constant
1739    function address than to call an address kept in a register.  */
1740 #define NO_FUNCTION_CSE 1
1741
1742 /* The ABI-defined global pointer.  Sometimes we use a different
1743    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1744 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1745
1746 /* We normally use $28 as the global pointer.  However, when generating
1747    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1748    register instead.  They can then avoid saving and restoring $28
1749    and perhaps avoid using a frame at all.
1750
1751    When a leaf function uses something other than $28, mips_expand_prologue
1752    will modify pic_offset_table_rtx in place.  Take the register number
1753    from there after reload.  */
1754 #define PIC_OFFSET_TABLE_REGNUM \
1755   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1756
1757 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1758 \f
1759 /* Define the classes of registers for register constraints in the
1760    machine description.  Also define ranges of constants.
1761
1762    One of the classes must always be named ALL_REGS and include all hard regs.
1763    If there is more than one class, another class must be named NO_REGS
1764    and contain no registers.
1765
1766    The name GENERAL_REGS must be the name of a class (or an alias for
1767    another name such as ALL_REGS).  This is the class of registers
1768    that is allowed by "g" or "r" in a register constraint.
1769    Also, registers outside this class are allocated only when
1770    instructions express preferences for them.
1771
1772    The classes must be numbered in nondecreasing order; that is,
1773    a larger-numbered class must never be contained completely
1774    in a smaller-numbered class.
1775
1776    For any two classes, it is very desirable that there be another
1777    class that represents their union.  */
1778
1779 enum reg_class
1780 {
1781   NO_REGS,                      /* no registers in set */
1782   M16_REGS,                     /* mips16 directly accessible registers */
1783   T_REG,                        /* mips16 T register ($24) */
1784   M16_T_REGS,                   /* mips16 registers plus T register */
1785   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1786   V1_REG,                       /* Register $v1 ($3) used for TLS access.  */
1787   LEA_REGS,                     /* Every GPR except $25 */
1788   GR_REGS,                      /* integer registers */
1789   FP_REGS,                      /* floating point registers */
1790   MD0_REG,                      /* first multiply/divide register */
1791   MD1_REG,                      /* second multiply/divide register */
1792   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1793   COP0_REGS,                    /* generic coprocessor classes */
1794   COP2_REGS,
1795   COP3_REGS,
1796   HI_AND_GR_REGS,               /* union classes */
1797   LO_AND_GR_REGS,
1798   HI_AND_FP_REGS,
1799   COP0_AND_GR_REGS,
1800   COP2_AND_GR_REGS,
1801   COP3_AND_GR_REGS,
1802   ALL_COP_REGS,
1803   ALL_COP_AND_GR_REGS,
1804   ST_REGS,                      /* status registers (fp status) */
1805   DSP_ACC_REGS,                 /* DSP accumulator registers */
1806   ACC_REGS,                     /* Hi/Lo and DSP accumulator registers */
1807   FRAME_REGS,                   /* $arg and $frame */
1808   ALL_REGS,                     /* all registers */
1809   LIM_REG_CLASSES               /* max value + 1 */
1810 };
1811
1812 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1813
1814 #define GENERAL_REGS GR_REGS
1815
1816 /* An initializer containing the names of the register classes as C
1817    string constants.  These names are used in writing some of the
1818    debugging dumps.  */
1819
1820 #define REG_CLASS_NAMES                                                 \
1821 {                                                                       \
1822   "NO_REGS",                                                            \
1823   "M16_REGS",                                                           \
1824   "T_REG",                                                              \
1825   "M16_T_REGS",                                                         \
1826   "PIC_FN_ADDR_REG",                                                    \
1827   "V1_REG",                                                             \
1828   "LEA_REGS",                                                           \
1829   "GR_REGS",                                                            \
1830   "FP_REGS",                                                            \
1831   "MD0_REG",                                                            \
1832   "MD1_REG",                                                            \
1833   "MD_REGS",                                                            \
1834   /* coprocessor registers */                                           \
1835   "COP0_REGS",                                                          \
1836   "COP2_REGS",                                                          \
1837   "COP3_REGS",                                                          \
1838   "HI_AND_GR_REGS",                                                     \
1839   "LO_AND_GR_REGS",                                                     \
1840   "HI_AND_FP_REGS",                                                     \
1841   "COP0_AND_GR_REGS",                                                   \
1842   "COP2_AND_GR_REGS",                                                   \
1843   "COP3_AND_GR_REGS",                                                   \
1844   "ALL_COP_REGS",                                                       \
1845   "ALL_COP_AND_GR_REGS",                                                \
1846   "ST_REGS",                                                            \
1847   "DSP_ACC_REGS",                                                       \
1848   "ACC_REGS",                                                           \
1849   "FRAME_REGS",                                                         \
1850   "ALL_REGS"                                                            \
1851 }
1852
1853 /* An initializer containing the contents of the register classes,
1854    as integers which are bit masks.  The Nth integer specifies the
1855    contents of class N.  The way the integer MASK is interpreted is
1856    that register R is in the class if `MASK & (1 << R)' is 1.
1857
1858    When the machine has more than 32 registers, an integer does not
1859    suffice.  Then the integers are replaced by sub-initializers,
1860    braced groupings containing several integers.  Each
1861    sub-initializer must be suitable as an initializer for the type
1862    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1863
1864 #define REG_CLASS_CONTENTS                                                                              \
1865 {                                                                                                       \
1866   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
1867   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
1868   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
1869   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
1870   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
1871   { 0x00000008, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* only $v1 */ \
1872   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR except $25 */   \
1873   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
1874   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
1875   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
1876   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
1877   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
1878   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* cop0 registers */    \
1879   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* cop2 registers */    \
1880   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* cop3 registers */    \
1881   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
1882   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
1883   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
1884   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                           \
1885   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },                           \
1886   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },                           \
1887   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1888   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1889   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
1890   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x003f0000 },   /* dsp accumulator registers */ \
1891   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* hi/lo and dsp accumulator registers */       \
1892   { 0x00000000, 0x00000000, 0x00006000, 0x00000000, 0x00000000, 0x00000000 },   /* frame registers */   \
1893   { 0xffffffff, 0xffffffff, 0xffff67ff, 0xffffffff, 0xffffffff, 0x0fffffff }    /* all registers */     \
1894 }
1895
1896
1897 /* A C expression whose value is a register class containing hard
1898    register REGNO.  In general there is more that one such class;
1899    choose a class which is "minimal", meaning that no smaller class
1900    also contains the register.  */
1901
1902 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1903
1904 /* A macro whose definition is the name of the class to which a
1905    valid base register must belong.  A base register is one used in
1906    an address which is the register value plus a displacement.  */
1907
1908 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1909
1910 /* A macro whose definition is the name of the class to which a
1911    valid index register must belong.  An index register is one used
1912    in an address where its value is either multiplied by a scale
1913    factor or added to another register (as well as added to a
1914    displacement).  */
1915
1916 #define INDEX_REG_CLASS NO_REGS
1917
1918 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1919    registers explicitly used in the rtl to be used as spill registers
1920    but prevents the compiler from extending the lifetime of these
1921    registers.  */
1922
1923 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1924
1925 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
1926    is the default value (allocate the registers in numeric order).  We
1927    define it just so that we can override it for the mips16 target in
1928    ORDER_REGS_FOR_LOCAL_ALLOC.  */
1929
1930 #define REG_ALLOC_ORDER                                                 \
1931 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
1932   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
1933   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
1934   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
1935   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
1936   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
1937   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
1938   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
1939   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
1940   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
1941   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175,      \
1942   176,177,178,179,180,181,182,183,184,185,186,187                       \
1943 }
1944
1945 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1946    to be rearranged based on a particular function.  On the mips16, we
1947    want to allocate $24 (T_REG) before other registers for
1948    instructions for which it is possible.  */
1949
1950 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
1951
1952 /* True if VALUE is an unsigned 6-bit number.  */
1953
1954 #define UIMM6_OPERAND(VALUE) \
1955   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0x3f) == 0)
1956
1957 /* True if VALUE is a signed 10-bit number.  */
1958
1959 #define IMM10_OPERAND(VALUE) \
1960   ((unsigned HOST_WIDE_INT) (VALUE) + 0x200 < 0x400)
1961
1962 /* True if VALUE is a signed 16-bit number.  */
1963
1964 #define SMALL_OPERAND(VALUE) \
1965   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
1966
1967 /* True if VALUE is an unsigned 16-bit number.  */
1968
1969 #define SMALL_OPERAND_UNSIGNED(VALUE) \
1970   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
1971
1972 /* True if VALUE can be loaded into a register using LUI.  */
1973
1974 #define LUI_OPERAND(VALUE)                                      \
1975   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
1976    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
1977
1978 /* Return a value X with the low 16 bits clear, and such that
1979    VALUE - X is a signed 16-bit value.  */
1980
1981 #define CONST_HIGH_PART(VALUE) \
1982   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
1983
1984 #define CONST_LOW_PART(VALUE) \
1985   ((VALUE) - CONST_HIGH_PART (VALUE))
1986
1987 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
1988 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
1989 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
1990
1991 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
1992   mips_preferred_reload_class (X, CLASS)
1993
1994 /* The HI and LO registers can only be reloaded via the general
1995    registers.  Condition code registers can only be loaded to the
1996    general registers, and from the floating point registers.  */
1997
1998 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
1999   mips_secondary_reload_class (CLASS, MODE, X, true)
2000 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
2001   mips_secondary_reload_class (CLASS, MODE, X, false)
2002
2003 /* Return the maximum number of consecutive registers
2004    needed to represent mode MODE in a register of class CLASS.  */
2005
2006 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
2007
2008 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
2009   mips_cannot_change_mode_class (FROM, TO, CLASS)
2010 \f
2011 /* Stack layout; function entry, exit and calling.  */
2012
2013 #define STACK_GROWS_DOWNWARD
2014
2015 /* The offset of the first local variable from the beginning of the frame.
2016    See mips_compute_frame_info for details about the frame layout.  */
2017
2018 #define STARTING_FRAME_OFFSET                                           \
2019   (crtl->outgoing_args_size                                     \
2020    + (TARGET_CALL_CLOBBERED_GP ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
2021
2022 #define RETURN_ADDR_RTX mips_return_addr
2023
2024 /* Mask off the MIPS16 ISA bit in unwind addresses.
2025
2026    The reason for this is a little subtle.  When unwinding a call,
2027    we are given the call's return address, which on most targets
2028    is the address of the following instruction.  However, what we
2029    actually want to find is the EH region for the call itself.
2030    The target-independent unwind code therefore searches for "RA - 1".
2031
2032    In the MIPS16 case, RA is always an odd-valued (ISA-encoded) address.
2033    RA - 1 is therefore the real (even-valued) start of the return
2034    instruction.  EH region labels are usually odd-valued MIPS16 symbols
2035    too, so a search for an even address within a MIPS16 region would
2036    usually work.
2037
2038    However, there is an exception.  If the end of an EH region is also
2039    the end of a function, the end label is allowed to be even.  This is
2040    necessary because a following non-MIPS16 function may also need EH
2041    information for its first instruction.
2042
2043    Thus a MIPS16 region may be terminated by an ISA-encoded or a
2044    non-ISA-encoded address.  This probably isn't ideal, but it is
2045    the traditional (legacy) behavior.  It is therefore only safe
2046    to search MIPS EH regions for an _odd-valued_ address.
2047
2048    Masking off the ISA bit means that the target-independent code
2049    will search for "(RA & -2) - 1", which is guaranteed to be odd.  */
2050 #define MASK_RETURN_ADDR GEN_INT (-2)
2051
2052
2053 /* Similarly, don't use the least-significant bit to tell pointers to
2054    code from vtable index.  */
2055
2056 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
2057
2058 /* The eliminations to $17 are only used for mips16 code.  See the
2059    definition of HARD_FRAME_POINTER_REGNUM.  */
2060
2061 #define ELIMINABLE_REGS                                                 \
2062 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
2063  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
2064  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
2065  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
2066  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
2067  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
2068
2069 /* Make sure that we're not trying to eliminate to the wrong hard frame
2070    pointer.  */
2071 #define CAN_ELIMINATE(FROM, TO) \
2072   ((TO) == HARD_FRAME_POINTER_REGNUM || (TO) == STACK_POINTER_REGNUM)
2073
2074 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
2075   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
2076
2077 /* Allocate stack space for arguments at the beginning of each function.  */
2078 #define ACCUMULATE_OUTGOING_ARGS 1
2079
2080 /* The argument pointer always points to the first argument.  */
2081 #define FIRST_PARM_OFFSET(FNDECL) 0
2082
2083 /* o32 and o64 reserve stack space for all argument registers.  */
2084 #define REG_PARM_STACK_SPACE(FNDECL)                    \
2085   (TARGET_OLDABI                                        \
2086    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
2087    : 0)
2088
2089 /* Define this if it is the responsibility of the caller to
2090    allocate the area reserved for arguments passed in registers.
2091    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
2092    of this macro is to determine whether the space is included in
2093    `crtl->outgoing_args_size'.  */
2094 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
2095
2096 #define STACK_BOUNDARY (TARGET_NEWABI ? 128 : 64)
2097 \f
2098 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
2099
2100 /* Symbolic macros for the registers used to return integer and floating
2101    point values.  */
2102
2103 #define GP_RETURN (GP_REG_FIRST + 2)
2104 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
2105
2106 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
2107
2108 /* Symbolic macros for the first/last argument registers.  */
2109
2110 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
2111 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2112 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
2113 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2114
2115 #define LIBCALL_VALUE(MODE) \
2116   mips_function_value (NULL_TREE, MODE)
2117
2118 #define FUNCTION_VALUE(VALTYPE, FUNC) \
2119   mips_function_value (VALTYPE, VOIDmode)
2120
2121 /* 1 if N is a possible register number for a function value.
2122    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
2123    Currently, R2 and F0 are only implemented here (C has no complex type)  */
2124
2125 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
2126   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
2127       && (N) == FP_RETURN + 2))
2128
2129 /* 1 if N is a possible register number for function argument passing.
2130    We have no FP argument registers when soft-float.  When FP registers
2131    are 32 bits, we can't directly reference the odd numbered ones.  */
2132
2133 #define FUNCTION_ARG_REGNO_P(N)                                 \
2134   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
2135     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
2136    && !fixed_regs[N])
2137 \f
2138 /* This structure has to cope with two different argument allocation
2139    schemes.  Most MIPS ABIs view the arguments as a structure, of which
2140    the first N words go in registers and the rest go on the stack.  If I
2141    < N, the Ith word might go in Ith integer argument register or in a
2142    floating-point register.  For these ABIs, we only need to remember
2143    the offset of the current argument into the structure.
2144
2145    The EABI instead allocates the integer and floating-point arguments
2146    separately.  The first N words of FP arguments go in FP registers,
2147    the rest go on the stack.  Likewise, the first N words of the other
2148    arguments go in integer registers, and the rest go on the stack.  We
2149    need to maintain three counts: the number of integer registers used,
2150    the number of floating-point registers used, and the number of words
2151    passed on the stack.
2152
2153    We could keep separate information for the two ABIs (a word count for
2154    the standard ABIs, and three separate counts for the EABI).  But it
2155    seems simpler to view the standard ABIs as forms of EABI that do not
2156    allocate floating-point registers.
2157
2158    So for the standard ABIs, the first N words are allocated to integer
2159    registers, and mips_function_arg decides on an argument-by-argument
2160    basis whether that argument should really go in an integer register,
2161    or in a floating-point one.  */
2162
2163 typedef struct mips_args {
2164   /* Always true for varargs functions.  Otherwise true if at least
2165      one argument has been passed in an integer register.  */
2166   int gp_reg_found;
2167
2168   /* The number of arguments seen so far.  */
2169   unsigned int arg_number;
2170
2171   /* The number of integer registers used so far.  For all ABIs except
2172      EABI, this is the number of words that have been added to the
2173      argument structure, limited to MAX_ARGS_IN_REGISTERS.  */
2174   unsigned int num_gprs;
2175
2176   /* For EABI, the number of floating-point registers used so far.  */
2177   unsigned int num_fprs;
2178
2179   /* The number of words passed on the stack.  */
2180   unsigned int stack_words;
2181
2182   /* On the mips16, we need to keep track of which floating point
2183      arguments were passed in general registers, but would have been
2184      passed in the FP regs if this were a 32-bit function, so that we
2185      can move them to the FP regs if we wind up calling a 32-bit
2186      function.  We record this information in fp_code, encoded in base
2187      four.  A zero digit means no floating point argument, a one digit
2188      means an SFmode argument, and a two digit means a DFmode argument,
2189      and a three digit is not used.  The low order digit is the first
2190      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2191      an SFmode argument.  ??? A more sophisticated approach will be
2192      needed if MIPS_ABI != ABI_32.  */
2193   int fp_code;
2194
2195   /* True if the function has a prototype.  */
2196   int prototype;
2197 } CUMULATIVE_ARGS;
2198
2199 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2200    for a call to a function whose data type is FNTYPE.
2201    For a library call, FNTYPE is 0.  */
2202
2203 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
2204   mips_init_cumulative_args (&CUM, FNTYPE)
2205
2206 /* Update the data in CUM to advance over an argument
2207    of mode MODE and data type TYPE.
2208    (TYPE is null for libcalls where that information may not be available.)  */
2209
2210 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
2211   mips_function_arg_advance (&CUM, MODE, TYPE, NAMED)
2212
2213 /* Determine where to put an argument to a function.
2214    Value is zero to push the argument on the stack,
2215    or a hard register in which to store the argument.
2216
2217    MODE is the argument's machine mode.
2218    TYPE is the data type of the argument (as a tree).
2219     This is null for libcalls where that information may
2220     not be available.
2221    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2222     the preceding args and about the function being called.
2223    NAMED is nonzero if this argument is a named parameter
2224     (otherwise it is an extra parameter matching an ellipsis).  */
2225
2226 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2227   mips_function_arg (&CUM, MODE, TYPE, NAMED)
2228
2229 #define FUNCTION_ARG_BOUNDARY mips_function_arg_boundary
2230
2231 #define FUNCTION_ARG_PADDING(MODE, TYPE) \
2232   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
2233
2234 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST) \
2235   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
2236
2237 /* True if using EABI and varargs can be passed in floating-point
2238    registers.  Under these conditions, we need a more complex form
2239    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2240 #define EABI_FLOAT_VARARGS_P \
2241         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2242
2243 \f
2244 /* Say that the epilogue uses the return address register.  Note that
2245    in the case of sibcalls, the values "used by the epilogue" are
2246    considered live at the start of the called function.
2247
2248    If using a GOT, say that the epilogue also uses GOT_VERSION_REGNUM.
2249    See the comment above load_call<mode> for details.  */
2250 #define EPILOGUE_USES(REGNO) \
2251   ((REGNO) == 31 || (TARGET_USE_GOT && (REGNO) == GOT_VERSION_REGNUM))
2252
2253 /* Treat LOC as a byte offset from the stack pointer and round it up
2254    to the next fully-aligned offset.  */
2255 #define MIPS_STACK_ALIGN(LOC) \
2256   (TARGET_NEWABI ? ((LOC) + 15) & -16 : ((LOC) + 7) & -8)
2257
2258 \f
2259 /* Output assembler code to FILE to increment profiler label # LABELNO
2260    for profiling a function entry.  */
2261
2262 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2263 {                                                                       \
2264   if (TARGET_MIPS16)                                                    \
2265     sorry ("mips16 function profiling");                                \
2266   if (TARGET_LONG_CALLS)                                                \
2267     {                                                                   \
2268       /*  For TARGET_LONG_CALLS use $3 for the address of _mcount.  */  \
2269       if (Pmode == DImode)                                              \
2270         fprintf (FILE, "\tdla\t%s,_mcount\n", reg_names[GP_REG_FIRST + 3]); \
2271       else                                                              \
2272         fprintf (FILE, "\tla\t%s,_mcount\n", reg_names[GP_REG_FIRST + 3]); \
2273     }                                                                   \
2274   fprintf (FILE, "\t.set\tnoat\n");                                     \
2275   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2276            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2277   /* _mcount treats $2 as the static chain register.  */                \
2278   if (cfun->static_chain_decl != NULL)                                  \
2279     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[2],                     \
2280              reg_names[STATIC_CHAIN_REGNUM]);                           \
2281   if (!TARGET_NEWABI)                                                   \
2282     {                                                                   \
2283       fprintf (FILE,                                                    \
2284                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2285                TARGET_64BIT ? "dsubu" : "subu",                         \
2286                reg_names[STACK_POINTER_REGNUM],                         \
2287                reg_names[STACK_POINTER_REGNUM],                         \
2288                Pmode == DImode ? 16 : 8);                               \
2289     }                                                                   \
2290   if (TARGET_LONG_CALLS)                                                \
2291     fprintf (FILE, "\tjalr\t%s\n", reg_names[GP_REG_FIRST + 3]);        \
2292   else                                                                  \
2293     fprintf (FILE, "\tjal\t_mcount\n");                                 \
2294   fprintf (FILE, "\t.set\tat\n");                                       \
2295   /* _mcount treats $2 as the static chain register.  */                \
2296   if (cfun->static_chain_decl != NULL)                                  \
2297     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[STATIC_CHAIN_REGNUM],   \
2298              reg_names[2]);                                             \
2299 }
2300
2301 /* The profiler preserves all interesting registers, including $31.  */
2302 #define MIPS_SAVE_REG_FOR_PROFILING_P(REGNO) false
2303
2304 /* No mips port has ever used the profiler counter word, so don't emit it
2305    or the label for it.  */
2306
2307 #define NO_PROFILE_COUNTERS 1
2308
2309 /* Define this macro if the code for function profiling should come
2310    before the function prologue.  Normally, the profiling code comes
2311    after.  */
2312
2313 /* #define PROFILE_BEFORE_PROLOGUE */
2314
2315 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2316    the stack pointer does not matter.  The value is tested only in
2317    functions that have frame pointers.
2318    No definition is equivalent to always zero.  */
2319
2320 #define EXIT_IGNORE_STACK 1
2321
2322 \f
2323 /* A C statement to output, on the stream FILE, assembler code for a
2324    block of data that contains the constant parts of a trampoline.
2325    This code should not include a label--the label is taken care of
2326    automatically.  */
2327
2328 #define TRAMPOLINE_TEMPLATE(STREAM)                                     \
2329 {                                                                       \
2330   if (ptr_mode == DImode)                                               \
2331     fprintf (STREAM, "\t.word\t0x03e0082d\t\t# dmove   $1,$31\n");      \
2332   else                                                                  \
2333     fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");       \
2334   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2335   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2336   if (ptr_mode == DImode)                                               \
2337     {                                                                   \
2338       fprintf (STREAM, "\t.word\t0xdff90014\t\t# ld     $25,20($31)\n"); \
2339       fprintf (STREAM, "\t.word\t0xdfef001c\t\t# ld     $15,28($31)\n"); \
2340     }                                                                   \
2341   else                                                                  \
2342     {                                                                   \
2343       fprintf (STREAM, "\t.word\t0x8ff90010\t\t# lw     $25,16($31)\n"); \
2344       fprintf (STREAM, "\t.word\t0x8fef0014\t\t# lw     $15,20($31)\n"); \
2345     }                                                                   \
2346   fprintf (STREAM, "\t.word\t0x03200008\t\t# jr     $25\n");            \
2347   if (ptr_mode == DImode)                                               \
2348     {                                                                   \
2349       fprintf (STREAM, "\t.word\t0x0020f82d\t\t# dmove   $31,$1\n");    \
2350       fprintf (STREAM, "\t.word\t0x00000000\t\t# <padding>\n");         \
2351       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2352       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2353     }                                                                   \
2354   else                                                                  \
2355     {                                                                   \
2356       fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");     \
2357       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2358       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2359     }                                                                   \
2360 }
2361
2362 /* A C expression for the size in bytes of the trampoline, as an
2363    integer.  */
2364
2365 #define TRAMPOLINE_SIZE (ptr_mode == DImode ? 48 : 36)
2366
2367 /* Alignment required for trampolines, in bits.  */
2368
2369 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2370
2371 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2372    program and data caches.  */
2373
2374 #ifndef CACHE_FLUSH_FUNC
2375 #define CACHE_FLUSH_FUNC "_flush_cache"
2376 #endif
2377
2378 #define MIPS_ICACHE_SYNC(ADDR, SIZE)                                    \
2379   /* Flush both caches.  We need to flush the data cache in case        \
2380      the system has a write-back cache.  */                             \
2381   emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func), \
2382                      0, VOIDmode, 3, ADDR, Pmode, SIZE, Pmode,          \
2383                      GEN_INT (3), TYPE_MODE (integer_type_node))
2384
2385 /* A C statement to initialize the variable parts of a trampoline.
2386    ADDR is an RTX for the address of the trampoline; FNADDR is an
2387    RTX for the address of the nested function; STATIC_CHAIN is an
2388    RTX for the static chain value that should be passed to the
2389    function when it is called.  */
2390
2391 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2392 {                                                                           \
2393   rtx func_addr, chain_addr, end_addr;                                      \
2394                                                                             \
2395   func_addr = plus_constant (ADDR, ptr_mode == DImode ? 32 : 28);           \
2396   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2397   mips_emit_move (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2398   mips_emit_move (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2399   end_addr = gen_reg_rtx (Pmode);                                           \
2400   emit_insn (gen_add3_insn (end_addr, copy_rtx (ADDR),                      \
2401                             GEN_INT (TRAMPOLINE_SIZE)));                    \
2402   emit_insn (gen_clear_cache (copy_rtx (ADDR), end_addr));                  \
2403 }
2404 \f
2405 /* Addressing modes, and classification of registers for them.  */
2406
2407 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2408 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2409   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2410
2411 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2412    and check its validity for a certain class.
2413    We have two alternate definitions for each of them.
2414    The usual definition accepts all pseudo regs; the other rejects them all.
2415    The symbol REG_OK_STRICT causes the latter definition to be used.
2416
2417    Most source files want to accept pseudo regs in the hope that
2418    they will get allocated to the class that the insn wants them to be in.
2419    Some source files that are used after register allocation
2420    need to be strict.  */
2421
2422 #ifndef REG_OK_STRICT
2423 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2424   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2425 #else
2426 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2427   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2428 #endif
2429
2430 #define REG_OK_FOR_INDEX_P(X) 0
2431
2432 \f
2433 /* Maximum number of registers that can appear in a valid memory address.  */
2434
2435 #define MAX_REGS_PER_ADDRESS 1
2436
2437 #ifdef REG_OK_STRICT
2438 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2439 {                                               \
2440   if (mips_legitimate_address_p (MODE, X, 1))   \
2441     goto ADDR;                                  \
2442 }
2443 #else
2444 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2445 {                                               \
2446   if (mips_legitimate_address_p (MODE, X, 0))   \
2447     goto ADDR;                                  \
2448 }
2449 #endif
2450
2451 /* Check for constness inline but use mips_legitimate_address_p
2452    to check whether a constant really is an address.  */
2453
2454 #define CONSTANT_ADDRESS_P(X) \
2455   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2456
2457 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2458
2459 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2460   do {                                                          \
2461     if (mips_legitimize_address (&(X), MODE))                   \
2462       goto WIN;                                                 \
2463   } while (0)
2464
2465
2466 /* A C statement or compound statement with a conditional `goto
2467    LABEL;' executed if memory address X (an RTX) can have different
2468    meanings depending on the machine mode of the memory reference it
2469    is used for.
2470
2471    Autoincrement and autodecrement addresses typically have
2472    mode-dependent effects because the amount of the increment or
2473    decrement is the size of the operand being addressed.  Some
2474    machines have other mode-dependent addresses.  Many RISC machines
2475    have no mode-dependent addresses.
2476
2477    You may assume that ADDR is a valid address for the machine.  */
2478
2479 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
2480
2481 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2482    'the start of the function that this code is output in'.  */
2483
2484 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2485   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2486     asm_fprintf ((FILE), "%U%s",                                        \
2487                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2488   else                                                                  \
2489     asm_fprintf ((FILE), "%U%s", (NAME))
2490 \f
2491 /* Flag to mark a function decl symbol that requires a long call.  */
2492 #define SYMBOL_FLAG_LONG_CALL   (SYMBOL_FLAG_MACH_DEP << 0)
2493 #define SYMBOL_REF_LONG_CALL_P(X)                                       \
2494   ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_LONG_CALL) != 0)
2495
2496 /* This flag marks functions that cannot be lazily bound.  */
2497 #define SYMBOL_FLAG_BIND_NOW (SYMBOL_FLAG_MACH_DEP << 1)
2498 #define SYMBOL_REF_BIND_NOW_P(RTX) \
2499   ((SYMBOL_REF_FLAGS (RTX) & SYMBOL_FLAG_BIND_NOW) != 0)
2500
2501 /* True if we're generating a form of MIPS16 code in which jump tables
2502    are stored in the text section and encoded as 16-bit PC-relative
2503    offsets.  This is only possible when general text loads are allowed,
2504    since the table access itself will be an "lh" instruction.  */
2505 /* ??? 16-bit offsets can overflow in large functions.  */
2506 #define TARGET_MIPS16_SHORT_JUMP_TABLES TARGET_MIPS16_TEXT_LOADS
2507
2508 #define JUMP_TABLES_IN_TEXT_SECTION TARGET_MIPS16_SHORT_JUMP_TABLES
2509
2510 #define CASE_VECTOR_MODE (TARGET_MIPS16_SHORT_JUMP_TABLES ? HImode : ptr_mode)
2511
2512 #define CASE_VECTOR_PC_RELATIVE TARGET_MIPS16_SHORT_JUMP_TABLES
2513
2514 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2515 #ifndef DEFAULT_SIGNED_CHAR
2516 #define DEFAULT_SIGNED_CHAR 1
2517 #endif
2518
2519 /* Although LDC1 and SDC1 provide 64-bit moves on 32-bit targets,
2520    we generally don't want to use them for copying arbitrary data.
2521    A single N-word move is usually the same cost as N single-word moves.  */
2522 #define MOVE_MAX UNITS_PER_WORD
2523 #define MAX_MOVE_MAX 8
2524
2525 /* Define this macro as a C expression which is nonzero if
2526    accessing less than a word of memory (i.e. a `char' or a
2527    `short') is no faster than accessing a word of memory, i.e., if
2528    such access require more than one instruction or if there is no
2529    difference in cost between byte and (aligned) word loads.
2530
2531    On RISC machines, it tends to generate better code to define
2532    this as 1, since it avoids making a QI or HI mode register.
2533
2534    But, generating word accesses for -mips16 is generally bad as shifts
2535    (often extended) would be needed for byte accesses.  */
2536 #define SLOW_BYTE_ACCESS (!TARGET_MIPS16)
2537
2538 /* Define this to be nonzero if shift instructions ignore all but the low-order
2539    few bits.  */
2540 #define SHIFT_COUNT_TRUNCATED 1
2541
2542 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2543    is done just by pretending it is already truncated.  */
2544 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2545   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2546
2547
2548 /* Specify the machine mode that pointers have.
2549    After generation of rtl, the compiler makes no further distinction
2550    between pointers and any other objects of this machine mode.  */
2551
2552 #ifndef Pmode
2553 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2554 #endif
2555
2556 /* Give call MEMs SImode since it is the "most permissive" mode
2557    for both 32-bit and 64-bit targets.  */
2558
2559 #define FUNCTION_MODE SImode
2560
2561 \f
2562 /* A C expression for the cost of moving data from a register in
2563    class FROM to one in class TO.  The classes are expressed using
2564    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2565    the default; other values are interpreted relative to that.
2566
2567    It is not required that the cost always equal 2 when FROM is the
2568    same as TO; on some machines it is expensive to move between
2569    registers if they are not general registers.
2570
2571    If reload sees an insn consisting of a single `set' between two
2572    hard registers, and if `REGISTER_MOVE_COST' applied to their
2573    classes returns a value of 2, reload does not check to ensure
2574    that the constraints of the insn are met.  Setting a cost of
2575    other than 2 will allow reload to verify that the constraints are
2576    met.  You should do this if the `movM' pattern's constraints do
2577    not allow such copying.  */
2578
2579 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2580   mips_register_move_cost (MODE, FROM, TO)
2581
2582 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2583   (mips_cost->memory_latency                    \
2584    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2585
2586 /* Define if copies to/from condition code registers should be avoided.
2587
2588    This is needed for the MIPS because reload_outcc is not complete;
2589    it needs to handle cases where the source is a general or another
2590    condition code register.  */
2591 #define AVOID_CCMODE_COPIES
2592
2593 /* A C expression for the cost of a branch instruction.  A value of
2594    1 is the default; other values are interpreted relative to that.  */
2595
2596 #define BRANCH_COST(speed_p, predictable_p) mips_branch_cost
2597 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
2598
2599 /* If defined, modifies the length assigned to instruction INSN as a
2600    function of the context in which it is used.  LENGTH is an lvalue
2601    that contains the initially computed length of the insn and should
2602    be updated with the correct length of the insn.  */
2603 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2604   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2605
2606 /* Return the asm template for a non-MIPS16 conditional branch instruction.
2607    OPCODE is the opcode's mnemonic and OPERANDS is the asm template for
2608    its operands.  */
2609 #define MIPS_BRANCH(OPCODE, OPERANDS) \
2610   "%*" OPCODE "%?\t" OPERANDS "%/"
2611
2612 /* Return the asm template for a call.  INSN is the instruction's mnemonic
2613    ("j" or "jal"), OPERANDS are its operands, and OPNO is the operand number
2614    of the target.
2615
2616    When generating GOT code without explicit relocation operators,
2617    all calls should use assembly macros.  Otherwise, all indirect
2618    calls should use "jr" or "jalr"; we will arrange to restore $gp
2619    afterwards if necessary.  Finally, we can only generate direct
2620    calls for -mabicalls by temporarily switching to non-PIC mode.  */
2621 #define MIPS_CALL(INSN, OPERANDS, OPNO)                         \
2622   (TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS                    \
2623    ? "%*" INSN "\t%" #OPNO "%/"                                 \
2624    : REG_P (OPERANDS[OPNO])                                     \
2625    ? "%*" INSN "r\t%" #OPNO "%/"                                \
2626    : TARGET_ABICALLS_PIC2                                       \
2627    ? (".option\tpic0\n\t"                                       \
2628       "%*" INSN "\t%" #OPNO "%/\n\t"                            \
2629       ".option\tpic2")                                          \
2630    : "%*" INSN "\t%" #OPNO "%/")
2631 \f
2632 /* Control the assembler format that we output.  */
2633
2634 /* Output to assembler file text saying following lines
2635    may contain character constants, extra white space, comments, etc.  */
2636
2637 #ifndef ASM_APP_ON
2638 #define ASM_APP_ON " #APP\n"
2639 #endif
2640
2641 /* Output to assembler file text saying following lines
2642    no longer contain unusual constructs.  */
2643
2644 #ifndef ASM_APP_OFF
2645 #define ASM_APP_OFF " #NO_APP\n"
2646 #endif
2647
2648 #define REGISTER_NAMES                                                     \
2649 { "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",            \
2650   "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",           \
2651   "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",           \
2652   "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",           \
2653   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",           \
2654   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",          \
2655   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",          \
2656   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",          \
2657   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",         \
2658   "$fcc5","$fcc6","$fcc7","", "", "$arg", "$frame", "$fakec",              \
2659   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",  \
2660   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15", \
2661   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23", \
2662   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31", \
2663   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",  \
2664   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15", \
2665   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23", \
2666   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31", \
2667   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",  \
2668   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15", \
2669   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23", \
2670   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31", \
2671   "$ac1hi","$ac1lo","$ac2hi","$ac2lo","$ac3hi","$ac3lo","$dsp_po","$dsp_sc", \
2672   "$dsp_ca","$dsp_ou","$dsp_cc","$dsp_ef" }
2673
2674 /* List the "software" names for each register.  Also list the numerical
2675    names for $fp and $sp.  */
2676
2677 #define ADDITIONAL_REGISTER_NAMES                                       \
2678 {                                                                       \
2679   { "$29",      29 + GP_REG_FIRST },                                    \
2680   { "$30",      30 + GP_REG_FIRST },                                    \
2681   { "at",        1 + GP_REG_FIRST },                                    \
2682   { "v0",        2 + GP_REG_FIRST },                                    \
2683   { "v1",        3 + GP_REG_FIRST },                                    \
2684   { "a0",        4 + GP_REG_FIRST },                                    \
2685   { "a1",        5 + GP_REG_FIRST },                                    \
2686   { "a2",        6 + GP_REG_FIRST },                                    \
2687   { "a3",        7 + GP_REG_FIRST },                                    \
2688   { "t0",        8 + GP_REG_FIRST },                                    \
2689   { "t1",        9 + GP_REG_FIRST },                                    \
2690   { "t2",       10 + GP_REG_FIRST },                                    \
2691   { "t3",       11 + GP_REG_FIRST },                                    \
2692   { "t4",       12 + GP_REG_FIRST },                                    \
2693   { "t5",       13 + GP_REG_FIRST },                                    \
2694   { "t6",       14 + GP_REG_FIRST },                                    \
2695   { "t7",       15 + GP_REG_FIRST },                                    \
2696   { "s0",       16 + GP_REG_FIRST },                                    \
2697   { "s1",       17 + GP_REG_FIRST },                                    \
2698   { "s2",       18 + GP_REG_FIRST },                                    \
2699   { "s3",       19 + GP_REG_FIRST },                                    \
2700   { "s4",       20 + GP_REG_FIRST },                                    \
2701   { "s5",       21 + GP_REG_FIRST },                                    \
2702   { "s6",       22 + GP_REG_FIRST },                                    \
2703   { "s7",       23 + GP_REG_FIRST },                                    \
2704   { "t8",       24 + GP_REG_FIRST },                                    \
2705   { "t9",       25 + GP_REG_FIRST },                                    \
2706   { "k0",       26 + GP_REG_FIRST },                                    \
2707   { "k1",       27 + GP_REG_FIRST },                                    \
2708   { "gp",       28 + GP_REG_FIRST },                                    \
2709   { "sp",       29 + GP_REG_FIRST },                                    \
2710   { "fp",       30 + GP_REG_FIRST },                                    \
2711   { "ra",       31 + GP_REG_FIRST },                                    \
2712   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
2713 }
2714
2715 /* This is meant to be redefined in the host dependent files.  It is a
2716    set of alternative names and regnums for mips coprocessors.  */
2717
2718 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
2719
2720 #define PRINT_OPERAND mips_print_operand
2721 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
2722 #define PRINT_OPERAND_ADDRESS mips_print_operand_address
2723
2724 /* A C statement, to be executed after all slot-filler instructions
2725    have been output.  If necessary, call `dbr_sequence_length' to
2726    determine the number of slots filled in a sequence (zero if not
2727    currently outputting a sequence), to decide how many no-ops to
2728    output, or whatever.
2729
2730    Don't define this macro if it has nothing to do, but it is
2731    helpful in reading assembly output if the extent of the delay
2732    sequence is made explicit (e.g. with white space).
2733
2734    Note that output routines for instructions with delay slots must
2735    be prepared to deal with not being output as part of a sequence
2736    (i.e.  when the scheduling pass is not run, or when no slot
2737    fillers could be found.)  The variable `final_sequence' is null
2738    when not processing a sequence, otherwise it contains the
2739    `sequence' rtx being output.  */
2740
2741 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
2742 do                                                                      \
2743   {                                                                     \
2744     if (set_nomacro > 0 && --set_nomacro == 0)                          \
2745       fputs ("\t.set\tmacro\n", STREAM);                                \
2746                                                                         \
2747     if (set_noreorder > 0 && --set_noreorder == 0)                      \
2748       fputs ("\t.set\treorder\n", STREAM);                              \
2749                                                                         \
2750     fputs ("\n", STREAM);                                               \
2751   }                                                                     \
2752 while (0)
2753
2754 /* How to tell the debugger about changes of source files.  */
2755 #define ASM_OUTPUT_SOURCE_FILENAME mips_output_filename
2756
2757 /* mips-tfile does not understand .stabd directives.  */
2758 #define DBX_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER) do {      \
2759   dbxout_begin_stabn_sline (LINE);                              \
2760   dbxout_stab_value_internal_label ("LM", &COUNTER);            \
2761 } while (0)
2762
2763 /* Use .loc directives for SDB line numbers.  */
2764 #define SDB_OUTPUT_SOURCE_LINE(STREAM, LINE)                    \
2765   fprintf (STREAM, "\t.loc\t%d %d\n", num_source_filenames, LINE)
2766
2767 /* The MIPS implementation uses some labels for its own purpose.  The
2768    following lists what labels are created, and are all formed by the
2769    pattern $L[a-z].*.  The machine independent portion of GCC creates
2770    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
2771
2772         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
2773         $Lb[0-9]+       Begin blocks for MIPS debug support
2774         $Lc[0-9]+       Label for use in s<xx> operation.
2775         $Le[0-9]+       End blocks for MIPS debug support  */
2776
2777 #undef ASM_DECLARE_OBJECT_NAME
2778 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
2779   mips_declare_object (STREAM, NAME, "", ":\n")
2780
2781 /* Globalizing directive for a label.  */
2782 #define GLOBAL_ASM_OP "\t.globl\t"
2783
2784 /* This says how to define a global common symbol.  */
2785
2786 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
2787
2788 /* This says how to define a local common symbol (i.e., not visible to
2789    linker).  */
2790
2791 #ifndef ASM_OUTPUT_ALIGNED_LOCAL
2792 #define ASM_OUTPUT_ALIGNED_LOCAL(STREAM, NAME, SIZE, ALIGN) \
2793   mips_declare_common_object (STREAM, NAME, "\n\t.lcomm\t", SIZE, ALIGN, false)
2794 #endif
2795
2796 /* This says how to output an external.  It would be possible not to
2797    output anything and let undefined symbol become external. However
2798    the assembler uses length information on externals to allocate in
2799    data/sdata bss/sbss, thereby saving exec time.  */
2800
2801 #undef ASM_OUTPUT_EXTERNAL
2802 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
2803   mips_output_external(STREAM,DECL,NAME)
2804
2805 /* This is how to declare a function name.  The actual work of
2806    emitting the label is moved to function_prologue, so that we can
2807    get the line number correctly emitted before the .ent directive,
2808    and after any .file directives.  Define as empty so that the function
2809    is not declared before the .ent directive elsewhere.  */
2810
2811 #undef ASM_DECLARE_FUNCTION_NAME
2812 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
2813
2814 /* This is how to store into the string LABEL
2815    the symbol_ref name of an internal numbered label where
2816    PREFIX is the class of label and NUM is the number within the class.
2817    This is suitable for output with `assemble_name'.  */
2818
2819 #undef ASM_GENERATE_INTERNAL_LABEL
2820 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
2821   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
2822
2823 /* This is how to output an element of a case-vector that is absolute.  */
2824
2825 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
2826   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
2827            ptr_mode == DImode ? ".dword" : ".word",                     \
2828            LOCAL_LABEL_PREFIX,                                          \
2829            VALUE)
2830
2831 /* This is how to output an element of a case-vector.  We can make the
2832    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
2833    is supported.  */
2834
2835 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
2836 do {                                                                    \
2837   if (TARGET_MIPS16_SHORT_JUMP_TABLES)                                  \
2838     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
2839              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
2840   else if (TARGET_GPWORD)                                               \
2841     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2842              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
2843              LOCAL_LABEL_PREFIX, VALUE);                                \
2844   else if (TARGET_RTP_PIC)                                              \
2845     {                                                                   \
2846       /* Make the entry relative to the start of the function.  */      \
2847       rtx fnsym = XEXP (DECL_RTL (current_function_decl), 0);           \
2848       fprintf (STREAM, "\t%s\t%sL%d-",                                  \
2849                Pmode == DImode ? ".dword" : ".word",                    \
2850                LOCAL_LABEL_PREFIX, VALUE);                              \
2851       assemble_name (STREAM, XSTR (fnsym, 0));                          \
2852       fprintf (STREAM, "\n");                                           \
2853     }                                                                   \
2854   else                                                                  \
2855     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2856              ptr_mode == DImode ? ".dword" : ".word",                   \
2857              LOCAL_LABEL_PREFIX, VALUE);                                \
2858 } while (0)
2859
2860 /* This is how to output an assembler line
2861    that says to advance the location counter
2862    to a multiple of 2**LOG bytes.  */
2863
2864 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
2865   fprintf (STREAM, "\t.align\t%d\n", (LOG))
2866
2867 /* This is how to output an assembler line to advance the location
2868    counter by SIZE bytes.  */
2869
2870 #undef ASM_OUTPUT_SKIP
2871 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
2872   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2873
2874 /* This is how to output a string.  */
2875 #undef ASM_OUTPUT_ASCII
2876 #define ASM_OUTPUT_ASCII mips_output_ascii
2877
2878 /* Output #ident as a in the read-only data section.  */
2879 #undef  ASM_OUTPUT_IDENT
2880 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
2881 {                                                                       \
2882   const char *p = STRING;                                               \
2883   int size = strlen (p) + 1;                                            \
2884   switch_to_section (readonly_data_section);                            \
2885   assemble_string (p, size);                                            \
2886 }
2887 \f
2888 /* Default to -G 8 */
2889 #ifndef MIPS_DEFAULT_GVALUE
2890 #define MIPS_DEFAULT_GVALUE 8
2891 #endif
2892
2893 /* Define the strings to put out for each section in the object file.  */
2894 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
2895 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
2896
2897 #undef READONLY_DATA_SECTION_ASM_OP
2898 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
2899 \f
2900 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
2901 do                                                                      \
2902   {                                                                     \
2903     fprintf (STREAM, "\t%s\t%s,%s,-8\n\t%s\t%s,0(%s)\n",                \
2904              TARGET_64BIT ? "daddiu" : "addiu",                         \
2905              reg_names[STACK_POINTER_REGNUM],                           \
2906              reg_names[STACK_POINTER_REGNUM],                           \
2907              TARGET_64BIT ? "sd" : "sw",                                \
2908              reg_names[REGNO],                                          \
2909              reg_names[STACK_POINTER_REGNUM]);                          \
2910   }                                                                     \
2911 while (0)
2912
2913 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
2914 do                                                                      \
2915   {                                                                     \
2916     if (! set_noreorder)                                                \
2917       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
2918                                                                         \
2919     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
2920              TARGET_64BIT ? "ld" : "lw",                                \
2921              reg_names[REGNO],                                          \
2922              reg_names[STACK_POINTER_REGNUM],                           \
2923              TARGET_64BIT ? "daddu" : "addu",                           \
2924              reg_names[STACK_POINTER_REGNUM],                           \
2925              reg_names[STACK_POINTER_REGNUM]);                          \
2926                                                                         \
2927     if (! set_noreorder)                                                \
2928       fprintf (STREAM, "\t.set\treorder\n");                            \
2929   }                                                                     \
2930 while (0)
2931
2932 /* How to start an assembler comment.
2933    The leading space is important (the mips native assembler requires it).  */
2934 #ifndef ASM_COMMENT_START
2935 #define ASM_COMMENT_START " #"
2936 #endif
2937 \f
2938 /* Default definitions for size_t and ptrdiff_t.  We must override the
2939    definitions from ../svr4.h on mips-*-linux-gnu.  */
2940
2941 #undef SIZE_TYPE
2942 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
2943
2944 #undef PTRDIFF_TYPE
2945 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
2946
2947 /* The maximum number of bytes that can be copied by one iteration of
2948    a movmemsi loop; see mips_block_move_loop.  */
2949 #define MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER \
2950   (UNITS_PER_WORD * 4)
2951
2952 /* The maximum number of bytes that can be copied by a straight-line
2953    implementation of movmemsi; see mips_block_move_straight.  We want
2954    to make sure that any loop-based implementation will iterate at
2955    least twice.  */
2956 #define MIPS_MAX_MOVE_BYTES_STRAIGHT \
2957   (MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER * 2)
2958
2959 /* The base cost of a memcpy call, for MOVE_RATIO and friends.  These
2960    values were determined experimentally by benchmarking with CSiBE.
2961    In theory, the call overhead is higher for TARGET_ABICALLS (especially
2962    for o32 where we have to restore $gp afterwards as well as make an
2963    indirect call), but in practice, bumping this up higher for
2964    TARGET_ABICALLS doesn't make much difference to code size.  */
2965
2966 #define MIPS_CALL_RATIO 8
2967
2968 /* Any loop-based implementation of movmemsi will have at least
2969    MIPS_MAX_MOVE_BYTES_STRAIGHT / UNITS_PER_WORD memory-to-memory
2970    moves, so allow individual copies of fewer elements.
2971
2972    When movmemsi is not available, use a value approximating
2973    the length of a memcpy call sequence, so that move_by_pieces
2974    will generate inline code if it is shorter than a function call.
2975    Since move_by_pieces_ninsns counts memory-to-memory moves, but
2976    we'll have to generate a load/store pair for each, halve the
2977    value of MIPS_CALL_RATIO to take that into account.  */
2978
2979 #define MOVE_RATIO(speed)                               \
2980   (HAVE_movmemsi                                        \
2981    ? MIPS_MAX_MOVE_BYTES_STRAIGHT / MOVE_MAX            \
2982    : MIPS_CALL_RATIO / 2)
2983
2984 /* movmemsi is meant to generate code that is at least as good as
2985    move_by_pieces.  However, movmemsi effectively uses a by-pieces
2986    implementation both for moves smaller than a word and for word-aligned
2987    moves of no more than MIPS_MAX_MOVE_BYTES_STRAIGHT bytes.  We should
2988    allow the tree-level optimisers to do such moves by pieces, as it
2989    often exposes other optimization opportunities.  We might as well
2990    continue to use movmemsi at the rtl level though, as it produces
2991    better code when scheduling is disabled (such as at -O).  */
2992
2993 #define MOVE_BY_PIECES_P(SIZE, ALIGN)                           \
2994   (HAVE_movmemsi                                                \
2995    ? (!currently_expanding_to_rtl                               \
2996       && ((ALIGN) < BITS_PER_WORD                               \
2997           ? (SIZE) < UNITS_PER_WORD                             \
2998           : (SIZE) <= MIPS_MAX_MOVE_BYTES_STRAIGHT))            \
2999    : (move_by_pieces_ninsns (SIZE, ALIGN, MOVE_MAX_PIECES + 1)  \
3000       < (unsigned int) MOVE_RATIO (false)))
3001
3002 /* For CLEAR_RATIO, when optimizing for size, give a better estimate
3003    of the length of a memset call, but use the default otherwise.  */
3004
3005 #define CLEAR_RATIO(speed)\
3006   ((speed) ? 15 : MIPS_CALL_RATIO)
3007
3008 /* This is similar to CLEAR_RATIO, but for a non-zero constant, so when
3009    optimizing for size adjust the ratio to account for the overhead of
3010    loading the constant and replicating it across the word.  */
3011
3012 #define SET_RATIO(speed) \
3013   ((speed) ? 15 : MIPS_CALL_RATIO - 2)
3014
3015 /* STORE_BY_PIECES_P can be used when copying a constant string, but
3016    in that case each word takes 3 insns (lui, ori, sw), or more in
3017    64-bit mode, instead of 2 (lw, sw).  For now we always fail this
3018    and let the move_by_pieces code copy the string from read-only
3019    memory.  In the future, this could be tuned further for multi-issue
3020    CPUs that can issue stores down one pipe and arithmetic instructions
3021    down another; in that case, the lui/ori/sw combination would be a
3022    win for long enough strings.  */
3023
3024 #define STORE_BY_PIECES_P(SIZE, ALIGN) 0
3025 \f
3026 #ifndef __mips16
3027 /* Since the bits of the _init and _fini function is spread across
3028    many object files, each potentially with its own GP, we must assume
3029    we need to load our GP.  We don't preserve $gp or $ra, since each
3030    init/fini chunk is supposed to initialize $gp, and crti/crtn
3031    already take care of preserving $ra and, when appropriate, $gp.  */
3032 #if (defined _ABIO32 && _MIPS_SIM == _ABIO32)
3033 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3034    asm (SECTION_OP "\n\
3035         .set noreorder\n\
3036         bal 1f\n\
3037         nop\n\
3038 1:      .cpload $31\n\
3039         .set reorder\n\
3040         jal " USER_LABEL_PREFIX #FUNC "\n\
3041         " TEXT_SECTION_ASM_OP);
3042 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
3043 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
3044    || (defined _ABI64 && _MIPS_SIM == _ABI64)
3045 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3046    asm (SECTION_OP "\n\
3047         .set noreorder\n\
3048         bal 1f\n\
3049         nop\n\
3050 1:      .set reorder\n\
3051         .cpsetup $31, $2, 1b\n\
3052         jal " USER_LABEL_PREFIX #FUNC "\n\
3053         " TEXT_SECTION_ASM_OP);
3054 #endif
3055 #endif
3056
3057 #ifndef HAVE_AS_TLS
3058 #define HAVE_AS_TLS 0
3059 #endif
3060
3061 /* Return an asm string that atomically:
3062
3063      - Compares memory reference %1 to register %2 and, if they are
3064        equal, changes %1 to %3.
3065
3066      - Sets register %0 to the old value of memory reference %1.
3067
3068    SUFFIX is the suffix that should be added to "ll" and "sc" instructions
3069    and OP is the instruction that should be used to load %3 into a
3070    register.  */
3071 #define MIPS_COMPARE_AND_SWAP(SUFFIX, OP)       \
3072   "%(%<%[%|sync\n"                              \
3073   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3074   "\tbne\t%0,%z2,2f\n"                          \
3075   "\t" OP "\t%@,%3\n"                           \
3076   "\tsc" SUFFIX "\t%@,%1\n"                     \
3077   "\tbeq\t%@,%.,1b\n"                           \
3078   "\tnop\n"                                     \
3079   "\tsync%-%]%>%)\n"                            \
3080   "2:\n"
3081
3082 /* Return an asm string that atomically:
3083
3084      - Given that %2 contains a bit mask and %3 the inverted mask and
3085        that %4 and %5 have already been ANDed with %2.
3086
3087      - Compares the bits in memory reference %1 selected by mask %2 to
3088        register %4 and, if they are equal, changes the selected bits
3089        in memory to %5.
3090
3091      - Sets register %0 to the old value of memory reference %1.
3092
3093     OPS are the instructions needed to OR %5 with %@.  */
3094 #define MIPS_COMPARE_AND_SWAP_12(OPS)           \
3095   "%(%<%[%|sync\n"                              \
3096   "1:\tll\t%0,%1\n"                             \
3097   "\tand\t%@,%0,%2\n"                           \
3098   "\tbne\t%@,%z4,2f\n"                          \
3099   "\tand\t%@,%0,%3\n"                           \
3100   OPS                                           \
3101   "\tsc\t%@,%1\n"                               \
3102   "\tbeq\t%@,%.,1b\n"                           \
3103   "\tnop\n"                                     \
3104   "\tsync%-%]%>%)\n"                            \
3105   "2:\n"
3106
3107 #define MIPS_COMPARE_AND_SWAP_12_ZERO_OP ""
3108 #define MIPS_COMPARE_AND_SWAP_12_NONZERO_OP "\tor\t%@,%@,%5\n"
3109
3110
3111 /* Return an asm string that atomically:
3112
3113      - Sets memory reference %0 to %0 INSN %1.
3114
3115    SUFFIX is the suffix that should be added to "ll" and "sc"
3116    instructions.  */
3117 #define MIPS_SYNC_OP(SUFFIX, INSN)              \
3118   "%(%<%[%|sync\n"                              \
3119   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3120   "\t" INSN "\t%@,%@,%1\n"                      \
3121   "\tsc" SUFFIX "\t%@,%0\n"                     \
3122   "\tbeq\t%@,%.,1b\n"                           \
3123   "\tnop\n"                                     \
3124   "\tsync%-%]%>%)"
3125
3126 /* Return an asm string that atomically:
3127
3128      - Given that %1 contains a bit mask and %2 the inverted mask and
3129        that %3 has already been ANDed with %1.
3130
3131      - Sets the selected bits of memory reference %0 to %0 INSN %3.
3132
3133      - Uses scratch register %4.
3134
3135     NOT_OP are the optional instructions to do a bit-wise not
3136     operation in conjunction with an AND INSN to generate a sync_nand
3137     operation.  */
3138 #define MIPS_SYNC_OP_12(INSN, NOT_OP)           \
3139   "%(%<%[%|sync\n"                              \
3140   "1:\tll\t%4,%0\n"                             \
3141   "\tand\t%@,%4,%2\n"                           \
3142   NOT_OP                                        \
3143   "\t" INSN "\t%4,%4,%z3\n"                     \
3144   "\tand\t%4,%4,%1\n"                           \
3145   "\tor\t%@,%@,%4\n"                            \
3146   "\tsc\t%@,%0\n"                               \
3147   "\tbeq\t%@,%.,1b\n"                           \
3148   "\tnop\n"                                     \
3149   "\tsync%-%]%>%)"
3150
3151 #define MIPS_SYNC_OP_12_NOT_NOP ""
3152 #define MIPS_SYNC_OP_12_NOT_NOT "\tnor\t%4,%4,%.\n"
3153
3154 /* Return an asm string that atomically:
3155
3156      - Given that %2 contains a bit mask and %3 the inverted mask and
3157        that %4 has already been ANDed with %2.
3158
3159      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3160
3161      - Sets %0 to the original value of %1.
3162
3163      - Uses scratch register %5.
3164
3165     NOT_OP are the optional instructions to do a bit-wise not
3166     operation in conjunction with an AND INSN to generate a sync_nand
3167     operation.
3168
3169     REG is used in conjunction with NOT_OP and is used to select the
3170     register operated on by the INSN.  */
3171 #define MIPS_SYNC_OLD_OP_12(INSN, NOT_OP, REG)  \
3172   "%(%<%[%|sync\n"                              \
3173   "1:\tll\t%0,%1\n"                             \
3174   "\tand\t%@,%0,%3\n"                           \
3175   NOT_OP                                        \
3176   "\t" INSN "\t%5," REG ",%z4\n"                \
3177   "\tand\t%5,%5,%2\n"                           \
3178   "\tor\t%@,%@,%5\n"                            \
3179   "\tsc\t%@,%1\n"                               \
3180   "\tbeq\t%@,%.,1b\n"                           \
3181   "\tnop\n"                                     \
3182   "\tsync%-%]%>%)"
3183
3184 #define MIPS_SYNC_OLD_OP_12_NOT_NOP ""
3185 #define MIPS_SYNC_OLD_OP_12_NOT_NOP_REG "%0"
3186 #define MIPS_SYNC_OLD_OP_12_NOT_NOT "\tnor\t%5,%0,%.\n"
3187 #define MIPS_SYNC_OLD_OP_12_NOT_NOT_REG "%5"
3188
3189 /* Return an asm string that atomically:
3190
3191      - Given that %2 contains a bit mask and %3 the inverted mask and
3192        that %4 has already been ANDed with %2.
3193
3194      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3195
3196      - Sets %0 to the new value of %1.
3197
3198     NOT_OP are the optional instructions to do a bit-wise not
3199     operation in conjunction with an AND INSN to generate a sync_nand
3200     operation.  */
3201 #define MIPS_SYNC_NEW_OP_12(INSN, NOT_OP)       \
3202   "%(%<%[%|sync\n"                              \
3203   "1:\tll\t%0,%1\n"                             \
3204   "\tand\t%@,%0,%3\n"                           \
3205   NOT_OP                                        \
3206   "\t" INSN "\t%0,%0,%z4\n"                     \
3207   "\tand\t%0,%0,%2\n"                           \
3208   "\tor\t%@,%@,%0\n"                            \
3209   "\tsc\t%@,%1\n"                               \
3210   "\tbeq\t%@,%.,1b\n"                           \
3211   "\tnop\n"                                     \
3212   "\tsync%-%]%>%)"
3213
3214 #define MIPS_SYNC_NEW_OP_12_NOT_NOP ""
3215 #define MIPS_SYNC_NEW_OP_12_NOT_NOT "\tnor\t%0,%0,%.\n"
3216
3217 /* Return an asm string that atomically:
3218
3219      - Sets memory reference %1 to %1 INSN %2.
3220
3221      - Sets register %0 to the old value of memory reference %1.
3222
3223    SUFFIX is the suffix that should be added to "ll" and "sc"
3224    instructions.  */
3225 #define MIPS_SYNC_OLD_OP(SUFFIX, INSN)          \
3226   "%(%<%[%|sync\n"                              \
3227   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3228   "\t" INSN "\t%@,%0,%2\n"                      \
3229   "\tsc" SUFFIX "\t%@,%1\n"                     \
3230   "\tbeq\t%@,%.,1b\n"                           \
3231   "\tnop\n"                                     \
3232   "\tsync%-%]%>%)"
3233
3234 /* Return an asm string that atomically:
3235
3236      - Sets memory reference %1 to %1 INSN %2.
3237
3238      - Sets register %0 to the new value of memory reference %1.
3239
3240    SUFFIX is the suffix that should be added to "ll" and "sc"
3241    instructions.  */
3242 #define MIPS_SYNC_NEW_OP(SUFFIX, INSN)          \
3243   "%(%<%[%|sync\n"                              \
3244   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3245   "\t" INSN "\t%@,%0,%2\n"                      \
3246   "\tsc" SUFFIX "\t%@,%1\n"                     \
3247   "\tbeq\t%@,%.,1b\n"                           \
3248   "\t" INSN "\t%0,%0,%2\n"                      \
3249   "\tsync%-%]%>%)"
3250
3251 /* Return an asm string that atomically:
3252
3253      - Sets memory reference %0 to ~%0 AND %1.
3254
3255    SUFFIX is the suffix that should be added to "ll" and "sc"
3256    instructions.  INSN is the and instruction needed to and a register
3257    with %2.  */
3258 #define MIPS_SYNC_NAND(SUFFIX, INSN)            \
3259   "%(%<%[%|sync\n"                              \
3260   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3261   "\tnor\t%@,%@,%.\n"                           \
3262   "\t" INSN "\t%@,%@,%1\n"                      \
3263   "\tsc" SUFFIX "\t%@,%0\n"                     \
3264   "\tbeq\t%@,%.,1b\n"                           \
3265   "\tnop\n"                                     \
3266   "\tsync%-%]%>%)"
3267
3268 /* Return an asm string that atomically:
3269
3270      - Sets memory reference %1 to ~%1 AND %2.
3271
3272      - Sets register %0 to the old value of memory reference %1.
3273
3274    SUFFIX is the suffix that should be added to "ll" and "sc"
3275    instructions.  INSN is the and instruction needed to and a register
3276    with %2.  */
3277 #define MIPS_SYNC_OLD_NAND(SUFFIX, INSN)        \
3278   "%(%<%[%|sync\n"                              \
3279   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3280   "\tnor\t%@,%0,%.\n"                           \
3281   "\t" INSN "\t%@,%@,%2\n"                      \
3282   "\tsc" SUFFIX "\t%@,%1\n"                     \
3283   "\tbeq\t%@,%.,1b\n"                           \
3284   "\tnop\n"                                     \
3285   "\tsync%-%]%>%)"
3286
3287 /* Return an asm string that atomically:
3288
3289      - Sets memory reference %1 to ~%1 AND %2.
3290
3291      - Sets register %0 to the new value of memory reference %1.
3292
3293    SUFFIX is the suffix that should be added to "ll" and "sc"
3294    instructions.  INSN is the and instruction needed to and a register
3295    with %2.  */
3296 #define MIPS_SYNC_NEW_NAND(SUFFIX, INSN)        \
3297   "%(%<%[%|sync\n"                              \
3298   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3299   "\tnor\t%0,%0,%.\n"                           \
3300   "\t" INSN "\t%@,%0,%2\n"                      \
3301   "\tsc" SUFFIX "\t%@,%1\n"                     \
3302   "\tbeq\t%@,%.,1b\n"                           \
3303   "\t" INSN "\t%0,%0,%2\n"                      \
3304   "\tsync%-%]%>%)"
3305
3306 /* Return an asm string that atomically:
3307
3308      - Sets memory reference %1 to %2.
3309
3310      - Sets register %0 to the old value of memory reference %1.
3311
3312    SUFFIX is the suffix that should be added to "ll" and "sc"
3313    instructions.  OP is the and instruction that should be used to
3314    load %2 into a register.  */
3315 #define MIPS_SYNC_EXCHANGE(SUFFIX, OP)          \
3316   "%(%<%[%|\n"                                  \
3317   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3318   "\t" OP "\t%@,%2\n"                           \
3319   "\tsc" SUFFIX "\t%@,%1\n"                     \
3320   "\tbeq\t%@,%.,1b\n"                           \
3321   "\tnop\n"                                     \
3322   "\tsync%-%]%>%)"
3323
3324 /* Return an asm string that atomically:
3325
3326      - Given that %2 contains an inclusive mask, %3 and exclusive mask
3327        and %4 has already been ANDed with the inclusive mask.
3328
3329      - Sets bits selected by the inclusive mask of memory reference %1
3330        to %4.
3331
3332      - Sets register %0 to the old value of memory reference %1.
3333
3334     OPS are the instructions needed to OR %4 with %@.
3335
3336     Operand %2 is unused, but needed as to give the test_and_set_12
3337     insn the five operands expected by the expander.  */
3338 #define MIPS_SYNC_EXCHANGE_12(OPS)              \
3339   "%(%<%[%|\n"                                  \
3340   "1:\tll\t%0,%1\n"                             \
3341   "\tand\t%@,%0,%3\n"                           \
3342   OPS                                           \
3343   "\tsc\t%@,%1\n"                               \
3344   "\tbeq\t%@,%.,1b\n"                           \
3345   "\tnop\n"                                     \
3346   "\tsync%-%]%>%)"
3347
3348 #define MIPS_SYNC_EXCHANGE_12_ZERO_OP ""
3349 #define MIPS_SYNC_EXCHANGE_12_NONZERO_OP "\tor\t%@,%@,%4\n"
3350
3351 #ifndef USED_FOR_TARGET
3352 extern const enum reg_class mips_regno_to_class[];
3353 extern bool mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
3354 extern bool mips_print_operand_punct[256];
3355 extern const char *current_function_file; /* filename current function is in */
3356 extern int num_source_filenames;        /* current .file # */
3357 extern int set_noreorder;               /* # of nested .set noreorder's  */
3358 extern int set_nomacro;                 /* # of nested .set nomacro's  */
3359 extern int mips_dbx_regno[];
3360 extern int mips_dwarf_regno[];
3361 extern bool mips_split_p[];
3362 extern bool mips_split_hi_p[];
3363 extern GTY(()) rtx cmp_operands[2];
3364 extern enum processor_type mips_arch;   /* which cpu to codegen for */
3365 extern enum processor_type mips_tune;   /* which cpu to schedule for */
3366 extern int mips_isa;                    /* architectural level */
3367 extern int mips_abi;                    /* which ABI to use */
3368 extern const struct mips_cpu_info *mips_arch_info;
3369 extern const struct mips_cpu_info *mips_tune_info;
3370 extern const struct mips_rtx_cost_data *mips_cost;
3371 extern bool mips_base_mips16;
3372 extern enum mips_code_readable_setting mips_code_readable;
3373 #endif
3374
3375 /* Enable querying of DFA units.  */
3376 #define CPU_UNITS_QUERY 1