gcc/config/mips/mips.c

   1 /* Subroutines used for MIPS code generation.
   2    Copyright (C) 1989, 1990, 1991, 1993, 1994, 1995, 1996, 1997, 1998,
   3    1999, 2000, 2001, 2002, 2003, 2004 Free Software Foundation, Inc.
   4    Contributed by A. Lichnewsky, lich@inria.inria.fr.
   5    Changes by Michael Meissner, meissner@osf.org.
   6    64 bit r4000 support by Ian Lance Taylor, ian@cygnus.com, and
   7    Brendan Eich, brendan@microunity.com.
   8
   9 This file is part of GCC.
  10
  11 GCC is free software; you can redistribute it and/or modify
  12 it under the terms of the GNU General Public License as published by
  13 the Free Software Foundation; either version 2, or (at your option)
  14 any later version.
  15
  16 GCC is distributed in the hope that it will be useful,
  17 but WITHOUT ANY WARRANTY; without even the implied warranty of
  18 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19 GNU General Public License for more details.
  20
  21 You should have received a copy of the GNU General Public License
  22 along with GCC; see the file COPYING.  If not, write to
  23 the Free Software Foundation, 59 Temple Place - Suite 330,
  24 Boston, MA 02111-1307, USA.  */
  25
  26 #include "config.h"
  27 #include "system.h"
  28 #include "coretypes.h"
  29 #include "tm.h"
  30 #include <signal.h>
  31 #include "rtl.h"
  32 #include "regs.h"
  33 #include "hard-reg-set.h"
  34 #include "real.h"
  35 #include "insn-config.h"
  36 #include "conditions.h"
  37 #include "insn-attr.h"
  38 #include "recog.h"
  39 #include "toplev.h"
  40 #include "output.h"
  41 #include "tree.h"
  42 #include "function.h"
  43 #include "expr.h"
  44 #include "optabs.h"
  45 #include "flags.h"
  46 #include "reload.h"
  47 #include "tm_p.h"
  48 #include "ggc.h"
  49 #include "gstab.h"
  50 #include "hashtab.h"
  51 #include "debug.h"
  52 #include "target.h"
  53 #include "target-def.h"
  54 #include "integrate.h"
  55 #include "langhooks.h"
  56 #include "cfglayout.h"
  57 #include "sched-int.h"
  58 #include "tree-gimple.h"
  59
  60 /* True if X is an unspec wrapper around a SYMBOL_REF or LABEL_REF.  */
  61 #define UNSPEC_ADDRESS_P(X)                                     \
  62   (GET_CODE (X) == UNSPEC                                       \
  63    && XINT (X, 1) >= UNSPEC_ADDRESS_FIRST                       \
  64    && XINT (X, 1) < UNSPEC_ADDRESS_FIRST + NUM_SYMBOL_TYPES)
  65
  66 /* Extract the symbol or label from UNSPEC wrapper X.  */
  67 #define UNSPEC_ADDRESS(X) \
  68   XVECEXP (X, 0, 0)
  69
  70 /* Extract the symbol type from UNSPEC wrapper X.  */
  71 #define UNSPEC_ADDRESS_TYPE(X) \
  72   ((enum mips_symbol_type) (XINT (X, 1) - UNSPEC_ADDRESS_FIRST))
  73
  74 /* The maximum distance between the top of the stack frame and the
  75    value $sp has when we save & restore registers.
  76
  77    Use a maximum gap of 0x100 in the mips16 case.  We can then use
  78    unextended instructions to save and restore registers, and to
  79    allocate and deallocate the top part of the frame.
  80
  81    The value in the !mips16 case must be a SMALL_OPERAND and must
  82    preserve the maximum stack alignment.  */
  83 #define MIPS_MAX_FIRST_STACK_STEP (TARGET_MIPS16 ? 0x100 : 0x7ff0)
  84
  85 /* True if INSN is a mips.md pattern or asm statement.  */
  86 #define USEFUL_INSN_P(INSN)                                             \
  87   (INSN_P (INSN)                                                        \
  88    && GET_CODE (PATTERN (INSN)) != USE                                  \
  89    && GET_CODE (PATTERN (INSN)) != CLOBBER                              \
  90    && GET_CODE (PATTERN (INSN)) != ADDR_VEC                             \
  91    && GET_CODE (PATTERN (INSN)) != ADDR_DIFF_VEC)
  92
  93 /* If INSN is a delayed branch sequence, return the first instruction
  94    in the sequence, otherwise return INSN itself.  */
  95 #define SEQ_BEGIN(INSN)                                                 \
  96   (INSN_P (INSN) && GET_CODE (PATTERN (INSN)) == SEQUENCE               \
  97    ? XVECEXP (PATTERN (INSN), 0, 0)                                     \
  98    : (INSN))
  99
 100 /* Likewise for the last instruction in a delayed branch sequence.  */
 101 #define SEQ_END(INSN)                                                   \
 102   (INSN_P (INSN) && GET_CODE (PATTERN (INSN)) == SEQUENCE               \
 103    ? XVECEXP (PATTERN (INSN), 0, XVECLEN (PATTERN (INSN), 0) - 1)       \
 104    : (INSN))
 105
 106 /* Execute the following loop body with SUBINSN set to each instruction
 107    between SEQ_BEGIN (INSN) and SEQ_END (INSN) inclusive.  */
 108 #define FOR_EACH_SUBINSN(SUBINSN, INSN)                                 \
 109   for ((SUBINSN) = SEQ_BEGIN (INSN);                                    \
 110        (SUBINSN) != NEXT_INSN (SEQ_END (INSN));                         \
 111        (SUBINSN) = NEXT_INSN (SUBINSN))
 112
 113 /* Classifies an address.
 114
 115    ADDRESS_REG
 116        A natural register + offset address.  The register satisfies
 117        mips_valid_base_register_p and the offset is a const_arith_operand.
 118
 119    ADDRESS_LO_SUM
 120        A LO_SUM rtx.  The first operand is a valid base register and
 121        the second operand is a symbolic address.
 122
 123    ADDRESS_CONST_INT
 124        A signed 16-bit constant address.
 125
 126    ADDRESS_SYMBOLIC:
 127        A constant symbolic address (equivalent to CONSTANT_SYMBOLIC).  */
 128 enum mips_address_type {
 129   ADDRESS_REG,
 130   ADDRESS_LO_SUM,
 131   ADDRESS_CONST_INT,
 132   ADDRESS_SYMBOLIC
 133 };
 134
 135 /* Classifies the prototype of a builtin function.  */
 136 enum mips_function_type
 137 {
 138   MIPS_V2SF_FTYPE_V2SF,
 139   MIPS_V2SF_FTYPE_V2SF_V2SF,
 140   MIPS_V2SF_FTYPE_V2SF_V2SF_INT,
 141   MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF,
 142   MIPS_V2SF_FTYPE_SF_SF,
 143   MIPS_INT_FTYPE_V2SF_V2SF,
 144   MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF,
 145   MIPS_INT_FTYPE_SF_SF,
 146   MIPS_INT_FTYPE_DF_DF,
 147   MIPS_SF_FTYPE_V2SF,
 148   MIPS_SF_FTYPE_SF,
 149   MIPS_SF_FTYPE_SF_SF,
 150   MIPS_DF_FTYPE_DF,
 151   MIPS_DF_FTYPE_DF_DF,
 152
 153   /* The last type.  */
 154   MIPS_MAX_FTYPE_MAX
 155 };
 156
 157 /* Specifies how a builtin function should be converted into rtl.  */
 158 enum mips_builtin_type
 159 {
 160   /* The builtin corresponds directly to an .md pattern.  The return
 161      value is mapped to operand 0 and the arguments are mapped to
 162      operands 1 and above.  */
 163   MIPS_BUILTIN_DIRECT,
 164
 165   /* The builtin corresponds to a comparison instruction followed by
 166      a mips_cond_move_tf_ps pattern.  The first two arguments are the
 167      values to compare and the second two arguments are the vector
 168      operands for the movt.ps or movf.ps instruction (in assembly order).  */
 169   MIPS_BUILTIN_MOVF,
 170   MIPS_BUILTIN_MOVT,
 171
 172   /* The builtin corresponds to a V2SF comparison instruction.  Operand 0
 173      of this instruction is the result of the comparison, which has mode
 174      CCV2 or CCV4.  The function arguments are mapped to operands 1 and
 175      above.  The function's return value is an SImode boolean that is
 176      true under the following conditions:
 177
 178      MIPS_BUILTIN_CMP_ANY: one of the registers is true
 179      MIPS_BUILTIN_CMP_ALL: all of the registers are true
 180      MIPS_BUILTIN_CMP_LOWER: the first register is true
 181      MIPS_BUILTIN_CMP_UPPER: the second register is true.  */
 182   MIPS_BUILTIN_CMP_ANY,
 183   MIPS_BUILTIN_CMP_ALL,
 184   MIPS_BUILTIN_CMP_UPPER,
 185   MIPS_BUILTIN_CMP_LOWER,
 186
 187   /* As above, but the instruction only sets a single $fcc register.  */
 188   MIPS_BUILTIN_CMP_SINGLE
 189 };
 190
 191 /* Invokes MACRO (COND) for each c.cond.fmt condition.  */
 192 #define MIPS_FP_CONDITIONS(MACRO) \
 193   MACRO (f),    \
 194   MACRO (un),   \
 195   MACRO (eq),   \
 196   MACRO (ueq),  \
 197   MACRO (olt),  \
 198   MACRO (ult),  \
 199   MACRO (ole),  \
 200   MACRO (ule),  \
 201   MACRO (sf),   \
 202   MACRO (ngle), \
 203   MACRO (seq),  \
 204   MACRO (ngl),  \
 205   MACRO (lt),   \
 206   MACRO (nge),  \
 207   MACRO (le),   \
 208   MACRO (ngt)
 209
 210 /* Enumerates the codes above as MIPS_FP_COND_<X>.  */
 211 #define DECLARE_MIPS_COND(X) MIPS_FP_COND_ ## X
 212 enum mips_fp_condition {
 213   MIPS_FP_CONDITIONS (DECLARE_MIPS_COND)
 214 };
 215
 216 /* Index X provides the string representation of MIPS_FP_COND_<X>.  */
 217 #define STRINGIFY(X) #X
 218 static const char *const mips_fp_conditions[] = {
 219   MIPS_FP_CONDITIONS (STRINGIFY)
 220 };
 221
 222 /* A function to save or store a register.  The first argument is the
 223    register and the second is the stack slot.  */
 224 typedef void (*mips_save_restore_fn) (rtx, rtx);
 225
 226 struct mips16_constant;
 227 struct mips_arg_info;
 228 struct mips_address_info;
 229 struct mips_integer_op;
 230 struct mips_sim;
 231
 232 static enum mips_symbol_type mips_classify_symbol (rtx);
 233 static void mips_split_const (rtx, rtx *, HOST_WIDE_INT *);
 234 static bool mips_offset_within_object_p (rtx, HOST_WIDE_INT);
 235 static bool mips_valid_base_register_p (rtx, enum machine_mode, int);
 236 static bool mips_symbolic_address_p (enum mips_symbol_type, enum machine_mode);
 237 static bool mips_classify_address (struct mips_address_info *, rtx,
 238                                    enum machine_mode, int);
 239 static int mips_symbol_insns (enum mips_symbol_type);
 240 static bool mips16_unextended_reference_p (enum machine_mode mode, rtx, rtx);
 241 static rtx mips_force_temporary (rtx, rtx);
 242 static rtx mips_split_symbol (rtx, rtx);
 243 static rtx mips_unspec_offset_high (rtx, rtx, rtx, enum mips_symbol_type);
 244 static rtx mips_add_offset (rtx, rtx, HOST_WIDE_INT);
 245 static unsigned int mips_build_shift (struct mips_integer_op *, HOST_WIDE_INT);
 246 static unsigned int mips_build_lower (struct mips_integer_op *,
 247                                       unsigned HOST_WIDE_INT);
 248 static unsigned int mips_build_integer (struct mips_integer_op *,
 249                                         unsigned HOST_WIDE_INT);
 250 static void mips_move_integer (rtx, unsigned HOST_WIDE_INT);
 251 static void mips_legitimize_const_move (enum machine_mode, rtx, rtx);
 252 static int m16_check_op (rtx, int, int, int);
 253 static bool mips_rtx_costs (rtx, int, int, int *);
 254 static int mips_address_cost (rtx);
 255 static void mips_emit_compare (enum rtx_code *, rtx *, rtx *, bool);
 256 static void mips_load_call_address (rtx, rtx, int);
 257 static bool mips_function_ok_for_sibcall (tree, tree);
 258 static void mips_block_move_straight (rtx, rtx, HOST_WIDE_INT);
 259 static void mips_adjust_block_mem (rtx, HOST_WIDE_INT, rtx *, rtx *);
 260 static void mips_block_move_loop (rtx, rtx, HOST_WIDE_INT);
 261 static void mips_arg_info (const CUMULATIVE_ARGS *, enum machine_mode,
 262                            tree, int, struct mips_arg_info *);
 263 static bool mips_get_unaligned_mem (rtx *, unsigned int, int, rtx *, rtx *);
 264 static void mips_set_architecture (const struct mips_cpu_info *);
 265 static void mips_set_tune (const struct mips_cpu_info *);
 266 static struct machine_function *mips_init_machine_status (void);
 267 static void print_operand_reloc (FILE *, rtx, const char **);
 268 #if TARGET_IRIX
 269 static void irix_output_external_libcall (rtx);
 270 #endif
 271 static void mips_file_start (void);
 272 static void mips_file_end (void);
 273 static bool mips_rewrite_small_data_p (rtx);
 274 static int mips_small_data_pattern_1 (rtx *, void *);
 275 static int mips_rewrite_small_data_1 (rtx *, void *);
 276 static bool mips_function_has_gp_insn (void);
 277 static unsigned int mips_global_pointer (void);
 278 static bool mips_save_reg_p (unsigned int);
 279 static void mips_save_restore_reg (enum machine_mode, int, HOST_WIDE_INT,
 280                                    mips_save_restore_fn);
 281 static void mips_for_each_saved_reg (HOST_WIDE_INT, mips_save_restore_fn);
 282 static void mips_output_cplocal (void);
 283 static void mips_emit_loadgp (void);
 284 static void mips_output_function_prologue (FILE *, HOST_WIDE_INT);
 285 static void mips_set_frame_expr (rtx);
 286 static rtx mips_frame_set (rtx, rtx);
 287 static void mips_save_reg (rtx, rtx);
 288 static void mips_output_function_epilogue (FILE *, HOST_WIDE_INT);
 289 static void mips_restore_reg (rtx, rtx);
 290 static void mips_output_mi_thunk (FILE *, tree, HOST_WIDE_INT,
 291                                   HOST_WIDE_INT, tree);
 292 static int symbolic_expression_p (rtx);
 293 static void mips_select_rtx_section (enum machine_mode, rtx,
 294                                      unsigned HOST_WIDE_INT);
 295 static void mips_function_rodata_section (tree);
 296 static bool mips_in_small_data_p (tree);
 297 static int mips_fpr_return_fields (tree, tree *);
 298 static bool mips_return_in_msb (tree);
 299 static rtx mips_return_fpr_pair (enum machine_mode mode,
 300                                  enum machine_mode mode1, HOST_WIDE_INT,
 301                                  enum machine_mode mode2, HOST_WIDE_INT);
 302 static rtx mips16_gp_pseudo_reg (void);
 303 static void mips16_fp_args (FILE *, int, int);
 304 static void build_mips16_function_stub (FILE *);
 305 static rtx dump_constants_1 (enum machine_mode, rtx, rtx);
 306 static void dump_constants (struct mips16_constant *, rtx);
 307 static int mips16_insn_length (rtx);
 308 static int mips16_rewrite_pool_refs (rtx *, void *);
 309 static void mips16_lay_out_constants (void);
 310 static void mips_sim_reset (struct mips_sim *);
 311 static void mips_sim_init (struct mips_sim *, state_t);
 312 static void mips_sim_next_cycle (struct mips_sim *);
 313 static void mips_sim_wait_reg (struct mips_sim *, rtx, rtx);
 314 static int mips_sim_wait_regs_2 (rtx *, void *);
 315 static void mips_sim_wait_regs_1 (rtx *, void *);
 316 static void mips_sim_wait_regs (struct mips_sim *, rtx);
 317 static void mips_sim_wait_units (struct mips_sim *, rtx);
 318 static void mips_sim_wait_insn (struct mips_sim *, rtx);
 319 static void mips_sim_record_set (rtx, rtx, void *);
 320 static void mips_sim_issue_insn (struct mips_sim *, rtx);
 321 static void mips_sim_issue_nop (struct mips_sim *);
 322 static void mips_sim_finish_insn (struct mips_sim *, rtx);
 323 static void vr4130_avoid_branch_rt_conflict (rtx);
 324 static void vr4130_align_insns (void);
 325 static void mips_avoid_hazard (rtx, rtx, int *, rtx *, rtx);
 326 static void mips_avoid_hazards (void);
 327 static void mips_reorg (void);
 328 static bool mips_strict_matching_cpu_name_p (const char *, const char *);
 329 static bool mips_matching_cpu_name_p (const char *, const char *);
 330 static const struct mips_cpu_info *mips_parse_cpu (const char *, const char *);
 331 static const struct mips_cpu_info *mips_cpu_info_from_isa (int);
 332 static bool mips_return_in_memory (tree, tree);
 333 static bool mips_strict_argument_naming (CUMULATIVE_ARGS *);
 334 static void mips_macc_chains_record (rtx);
 335 static void mips_macc_chains_reorder (rtx *, int);
 336 static void vr4130_true_reg_dependence_p_1 (rtx, rtx, void *);
 337 static bool vr4130_true_reg_dependence_p (rtx);
 338 static bool vr4130_swap_insns_p (rtx, rtx);
 339 static void vr4130_reorder (rtx *, int);
 340 static void mips_promote_ready (rtx *, int, int);
 341 static int mips_sched_reorder (FILE *, int, rtx *, int *, int);
 342 static int mips_variable_issue (FILE *, int, rtx, int);
 343 static int mips_adjust_cost (rtx, rtx, rtx, int);
 344 static int mips_issue_rate (void);
 345 static int mips_multipass_dfa_lookahead (void);
 346 static void mips_init_libfuncs (void);
 347 static void mips_setup_incoming_varargs (CUMULATIVE_ARGS *, enum machine_mode,
 348                                          tree, int *, int);
 349 static tree mips_build_builtin_va_list (void);
 350 static tree mips_gimplify_va_arg_expr (tree, tree, tree *, tree *);
 351 static bool mips_pass_by_reference (CUMULATIVE_ARGS *, enum machine_mode mode,
 352                                     tree, bool);
 353 static bool mips_callee_copies (CUMULATIVE_ARGS *, enum machine_mode mode,
 354                                 tree, bool);
 355 static int mips_arg_partial_bytes (CUMULATIVE_ARGS *, enum machine_mode mode,
 356                                    tree, bool);
 357 static bool mips_valid_pointer_mode (enum machine_mode);
 358 static bool mips_scalar_mode_supported_p (enum machine_mode);
 359 static bool mips_vector_mode_supported_p (enum machine_mode);
 360 static rtx mips_prepare_builtin_arg (enum insn_code, unsigned int, tree *);
 361 static rtx mips_prepare_builtin_target (enum insn_code, unsigned int, rtx);
 362 static rtx mips_expand_builtin (tree, rtx, rtx, enum machine_mode, int);
 363 static void mips_init_builtins (void);
 364 static rtx mips_expand_builtin_direct (enum insn_code, rtx, tree);
 365 static rtx mips_expand_builtin_movtf (enum mips_builtin_type,
 366                                       enum insn_code, enum mips_fp_condition,
 367                                       rtx, tree);
 368 static rtx mips_expand_builtin_compare (enum mips_builtin_type,
 369                                         enum insn_code, enum mips_fp_condition,
 370                                         rtx, tree);
 371
 372 /* Structure to be filled in by compute_frame_size with register
 373    save masks, and offsets for the current function.  */
 374
 375 struct mips_frame_info GTY(())
 376 {
 377   HOST_WIDE_INT total_size;     /* # bytes that the entire frame takes up */
 378   HOST_WIDE_INT var_size;       /* # bytes that variables take up */
 379   HOST_WIDE_INT args_size;      /* # bytes that outgoing arguments take up */
 380   HOST_WIDE_INT cprestore_size; /* # bytes that the .cprestore slot takes up */
 381   HOST_WIDE_INT gp_reg_size;    /* # bytes needed to store gp regs */
 382   HOST_WIDE_INT fp_reg_size;    /* # bytes needed to store fp regs */
 383   unsigned int mask;            /* mask of saved gp registers */
 384   unsigned int fmask;           /* mask of saved fp registers */
 385   HOST_WIDE_INT gp_save_offset; /* offset from vfp to store gp registers */
 386   HOST_WIDE_INT fp_save_offset; /* offset from vfp to store fp registers */
 387   HOST_WIDE_INT gp_sp_offset;   /* offset from new sp to store gp registers */
 388   HOST_WIDE_INT fp_sp_offset;   /* offset from new sp to store fp registers */
 389   bool initialized;             /* true if frame size already calculated */
 390   int num_gp;                   /* number of gp registers saved */
 391   int num_fp;                   /* number of fp registers saved */
 392 };
 393
 394 struct machine_function GTY(()) {
 395   /* Pseudo-reg holding the value of $28 in a mips16 function which
 396      refers to GP relative global variables.  */
 397   rtx mips16_gp_pseudo_rtx;
 398
 399   /* Current frame information, calculated by compute_frame_size.  */
 400   struct mips_frame_info frame;
 401
 402   /* The register to use as the global pointer within this function.  */
 403   unsigned int global_pointer;
 404
 405   /* True if mips_adjust_insn_length should ignore an instruction's
 406      hazard attribute.  */
 407   bool ignore_hazard_length_p;
 408
 409   /* True if the whole function is suitable for .set noreorder and
 410      .set nomacro.  */
 411   bool all_noreorder_p;
 412
 413   /* True if the function is known to have an instruction that needs $gp.  */
 414   bool has_gp_insn_p;
 415 };
 416
 417 /* Information about a single argument.  */
 418 struct mips_arg_info
 419 {
 420   /* True if the argument is passed in a floating-point register, or
 421      would have been if we hadn't run out of registers.  */
 422   bool fpr_p;
 423
 424   /* The number of words passed in registers, rounded up.  */
 425   unsigned int reg_words;
 426
 427   /* For EABI, the offset of the first register from GP_ARG_FIRST or
 428      FP_ARG_FIRST.  For other ABIs, the offset of the first register from
 429      the start of the ABI's argument structure (see the CUMULATIVE_ARGS
 430      comment for details).
 431
 432      The value is MAX_ARGS_IN_REGISTERS if the argument is passed entirely
 433      on the stack.  */
 434   unsigned int reg_offset;
 435
 436   /* The number of words that must be passed on the stack, rounded up.  */
 437   unsigned int stack_words;
 438
 439   /* The offset from the start of the stack overflow area of the argument's
 440      first stack word.  Only meaningful when STACK_WORDS is nonzero.  */
 441   unsigned int stack_offset;
 442 };
 443
 444
 445 /* Information about an address described by mips_address_type.
 446
 447    ADDRESS_CONST_INT
 448        No fields are used.
 449
 450    ADDRESS_REG
 451        REG is the base register and OFFSET is the constant offset.
 452
 453    ADDRESS_LO_SUM
 454        REG is the register that contains the high part of the address,
 455        OFFSET is the symbolic address being referenced and SYMBOL_TYPE
 456        is the type of OFFSET's symbol.
 457
 458    ADDRESS_SYMBOLIC
 459        SYMBOL_TYPE is the type of symbol being referenced.  */
 460
 461 struct mips_address_info
 462 {
 463   enum mips_address_type type;
 464   rtx reg;
 465   rtx offset;
 466   enum mips_symbol_type symbol_type;
 467 };
 468
 469
 470 /* One stage in a constant building sequence.  These sequences have
 471    the form:
 472
 473         A = VALUE[0]
 474         A = A CODE[1] VALUE[1]
 475         A = A CODE[2] VALUE[2]
 476         ...
 477
 478    where A is an accumulator, each CODE[i] is a binary rtl operation
 479    and each VALUE[i] is a constant integer.  */
 480 struct mips_integer_op {
 481   enum rtx_code code;
 482   unsigned HOST_WIDE_INT value;
 483 };
 484
 485
 486 /* The largest number of operations needed to load an integer constant.
 487    The worst accepted case for 64-bit constants is LUI,ORI,SLL,ORI,SLL,ORI.
 488    When the lowest bit is clear, we can try, but reject a sequence with
 489    an extra SLL at the end.  */
 490 #define MIPS_MAX_INTEGER_OPS 7
 491
 492
 493 /* Global variables for machine-dependent things.  */
 494
 495 /* Threshold for data being put into the small data/bss area, instead
 496    of the normal data area.  */
 497 int mips_section_threshold = -1;
 498
 499 /* Count the number of .file directives, so that .loc is up to date.  */
 500 int num_source_filenames = 0;
 501
 502 /* Count the number of sdb related labels are generated (to find block
 503    start and end boundaries).  */
 504 int sdb_label_count = 0;
 505
 506 /* Next label # for each statement for Silicon Graphics IRIS systems.  */
 507 int sym_lineno = 0;
 508
 509 /* Linked list of all externals that are to be emitted when optimizing
 510    for the global pointer if they haven't been declared by the end of
 511    the program with an appropriate .comm or initialization.  */
 512
 513 struct extern_list GTY (())
 514 {
 515   struct extern_list *next;     /* next external */
 516   const char *name;             /* name of the external */
 517   int size;                     /* size in bytes */
 518 };
 519
 520 static GTY (()) struct extern_list *extern_head = 0;
 521
 522 /* Name of the file containing the current function.  */
 523 const char *current_function_file = "";
 524
 525 /* Number of nested .set noreorder, noat, nomacro, and volatile requests.  */
 526 int set_noreorder;
 527 int set_noat;
 528 int set_nomacro;
 529 int set_volatile;
 530
 531 /* The next branch instruction is a branch likely, not branch normal.  */
 532 int mips_branch_likely;
 533
 534 /* The operands passed to the last cmpMM expander.  */
 535 rtx cmp_operands[2];
 536
 537 /* The target cpu for code generation.  */
 538 enum processor_type mips_arch;
 539 const struct mips_cpu_info *mips_arch_info;
 540
 541 /* The target cpu for optimization and scheduling.  */
 542 enum processor_type mips_tune;
 543 const struct mips_cpu_info *mips_tune_info;
 544
 545 /* Which instruction set architecture to use.  */
 546 int mips_isa;
 547
 548 /* Which ABI to use.  */
 549 int mips_abi;
 550
 551 /* Strings to hold which cpu and instruction set architecture to use.  */
 552 const char *mips_arch_string;   /* for -march=<xxx> */
 553 const char *mips_tune_string;   /* for -mtune=<xxx> */
 554 const char *mips_isa_string;    /* for -mips{1,2,3,4} */
 555 const char *mips_abi_string;    /* for -mabi={32,n32,64,eabi} */
 556
 557 /* Whether we are generating mips16 hard float code.  In mips16 mode
 558    we always set TARGET_SOFT_FLOAT; this variable is nonzero if
 559    -msoft-float was not specified by the user, which means that we
 560    should arrange to call mips32 hard floating point code.  */
 561 int mips16_hard_float;
 562
 563 const char *mips_cache_flush_func = CACHE_FLUSH_FUNC;
 564
 565 /* If TRUE, we split addresses into their high and low parts in the RTL.  */
 566 int mips_split_addresses;
 567
 568 /* Mode used for saving/restoring general purpose registers.  */
 569 static enum machine_mode gpr_mode;
 570
 571 /* Array giving truth value on whether or not a given hard register
 572    can support a given mode.  */
 573 char mips_hard_regno_mode_ok[(int)MAX_MACHINE_MODE][FIRST_PSEUDO_REGISTER];
 574
 575 /* List of all MIPS punctuation characters used by print_operand.  */
 576 char mips_print_operand_punct[256];
 577
 578 /* Map GCC register number to debugger register number.  */
 579 int mips_dbx_regno[FIRST_PSEUDO_REGISTER];
 580
 581 /* A copy of the original flag_delayed_branch: see override_options.  */
 582 static int mips_flag_delayed_branch;
 583
 584 static GTY (()) int mips_output_filename_first_time = 1;
 585
 586 /* mips_split_p[X] is true if symbols of type X can be split by
 587    mips_split_symbol().  */
 588 static bool mips_split_p[NUM_SYMBOL_TYPES];
 589
 590 /* mips_lo_relocs[X] is the relocation to use when a symbol of type X
 591    appears in a LO_SUM.  It can be null if such LO_SUMs aren't valid or
 592    if they are matched by a special .md file pattern.  */
 593 static const char *mips_lo_relocs[NUM_SYMBOL_TYPES];
 594
 595 /* Likewise for HIGHs.  */
 596 static const char *mips_hi_relocs[NUM_SYMBOL_TYPES];
 597
 598 /* Map hard register number to register class */
 599 const enum reg_class mips_regno_to_class[] =
 600 {
 601   LEA_REGS,     LEA_REGS,       M16_NA_REGS,    M16_NA_REGS,
 602   M16_REGS,     M16_REGS,       M16_REGS,       M16_REGS,
 603   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 604   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 605   M16_NA_REGS,  M16_NA_REGS,    LEA_REGS,       LEA_REGS,
 606   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 607   T_REG,        PIC_FN_ADDR_REG, LEA_REGS,      LEA_REGS,
 608   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 609   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 610   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 611   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 612   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 613   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 614   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 615   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 616   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 617   HI_REG,       LO_REG,         NO_REGS,        ST_REGS,
 618   ST_REGS,      ST_REGS,        ST_REGS,        ST_REGS,
 619   ST_REGS,      ST_REGS,        ST_REGS,        NO_REGS,
 620   NO_REGS,      ALL_REGS,       ALL_REGS,       NO_REGS,
 621   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 622   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 623   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 624   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 625   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 626   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 627   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 628   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 629   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 630   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 631   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 632   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 633   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 634   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 635   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 636   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 637   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 638   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 639   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 640   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 641   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 642   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 643   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 644   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS
 645 };
 646
 647 /* Map register constraint character to register class.  */
 648 enum reg_class mips_char_to_class[256];
 649 \f
 650 /* A table describing all the processors gcc knows about.  Names are
 651    matched in the order listed.  The first mention of an ISA level is
 652    taken as the canonical name for that ISA.
 653
 654    To ease comparison, please keep this table in the same order as
 655    gas's mips_cpu_info_table[].  */
 656 const struct mips_cpu_info mips_cpu_info_table[] = {
 657   /* Entries for generic ISAs */
 658   { "mips1", PROCESSOR_R3000, 1 },
 659   { "mips2", PROCESSOR_R6000, 2 },
 660   { "mips3", PROCESSOR_R4000, 3 },
 661   { "mips4", PROCESSOR_R8000, 4 },
 662   { "mips32", PROCESSOR_4KC, 32 },
 663   { "mips32r2", PROCESSOR_M4K, 33 },
 664   { "mips64", PROCESSOR_5KC, 64 },
 665
 666   /* MIPS I */
 667   { "r3000", PROCESSOR_R3000, 1 },
 668   { "r2000", PROCESSOR_R3000, 1 }, /* = r3000 */
 669   { "r3900", PROCESSOR_R3900, 1 },
 670
 671   /* MIPS II */
 672   { "r6000", PROCESSOR_R6000, 2 },
 673
 674   /* MIPS III */
 675   { "r4000", PROCESSOR_R4000, 3 },
 676   { "vr4100", PROCESSOR_R4100, 3 },
 677   { "vr4111", PROCESSOR_R4111, 3 },
 678   { "vr4120", PROCESSOR_R4120, 3 },
 679   { "vr4130", PROCESSOR_R4130, 3 },
 680   { "vr4300", PROCESSOR_R4300, 3 },
 681   { "r4400", PROCESSOR_R4000, 3 }, /* = r4000 */
 682   { "r4600", PROCESSOR_R4600, 3 },
 683   { "orion", PROCESSOR_R4600, 3 }, /* = r4600 */
 684   { "r4650", PROCESSOR_R4650, 3 },
 685
 686   /* MIPS IV */
 687   { "r8000", PROCESSOR_R8000, 4 },
 688   { "vr5000", PROCESSOR_R5000, 4 },
 689   { "vr5400", PROCESSOR_R5400, 4 },
 690   { "vr5500", PROCESSOR_R5500, 4 },
 691   { "rm7000", PROCESSOR_R7000, 4 },
 692   { "rm9000", PROCESSOR_R9000, 4 },
 693
 694   /* MIPS32 */
 695   { "4kc", PROCESSOR_4KC, 32 },
 696   { "4kp", PROCESSOR_4KC, 32 }, /* = 4kc */
 697
 698   /* MIPS32 Release 2 */
 699   { "m4k", PROCESSOR_M4K, 33 },
 700
 701   /* MIPS64 */
 702   { "5kc", PROCESSOR_5KC, 64 },
 703   { "20kc", PROCESSOR_20KC, 64 },
 704   { "sb1", PROCESSOR_SB1, 64 },
 705   { "sr71000", PROCESSOR_SR71000, 64 },
 706
 707   /* End marker */
 708   { 0, 0, 0 }
 709 };
 710 \f
 711 /* Nonzero if -march should decide the default value of MASK_SOFT_FLOAT.  */
 712 #ifndef MIPS_MARCH_CONTROLS_SOFT_FLOAT
 713 #define MIPS_MARCH_CONTROLS_SOFT_FLOAT 0
 714 #endif
 715 \f
 716 /* Initialize the GCC target structure.  */
 717 #undef TARGET_ASM_ALIGNED_HI_OP
 718 #define TARGET_ASM_ALIGNED_HI_OP "\t.half\t"
 719 #undef TARGET_ASM_ALIGNED_SI_OP
 720 #define TARGET_ASM_ALIGNED_SI_OP "\t.word\t"
 721 #undef TARGET_ASM_ALIGNED_DI_OP
 722 #define TARGET_ASM_ALIGNED_DI_OP "\t.dword\t"
 723
 724 #undef TARGET_ASM_FUNCTION_PROLOGUE
 725 #define TARGET_ASM_FUNCTION_PROLOGUE mips_output_function_prologue
 726 #undef TARGET_ASM_FUNCTION_EPILOGUE
 727 #define TARGET_ASM_FUNCTION_EPILOGUE mips_output_function_epilogue
 728 #undef TARGET_ASM_SELECT_RTX_SECTION
 729 #define TARGET_ASM_SELECT_RTX_SECTION mips_select_rtx_section
 730 #undef TARGET_ASM_FUNCTION_RODATA_SECTION
 731 #define TARGET_ASM_FUNCTION_RODATA_SECTION mips_function_rodata_section
 732
 733 #undef TARGET_SCHED_REORDER
 734 #define TARGET_SCHED_REORDER mips_sched_reorder
 735 #undef TARGET_SCHED_VARIABLE_ISSUE
 736 #define TARGET_SCHED_VARIABLE_ISSUE mips_variable_issue
 737 #undef TARGET_SCHED_ADJUST_COST
 738 #define TARGET_SCHED_ADJUST_COST mips_adjust_cost
 739 #undef TARGET_SCHED_ISSUE_RATE
 740 #define TARGET_SCHED_ISSUE_RATE mips_issue_rate
 741 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD
 742 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD \
 743   mips_multipass_dfa_lookahead
 744
 745 #undef TARGET_FUNCTION_OK_FOR_SIBCALL
 746 #define TARGET_FUNCTION_OK_FOR_SIBCALL mips_function_ok_for_sibcall
 747
 748 #undef TARGET_VALID_POINTER_MODE
 749 #define TARGET_VALID_POINTER_MODE mips_valid_pointer_mode
 750 #undef TARGET_RTX_COSTS
 751 #define TARGET_RTX_COSTS mips_rtx_costs
 752 #undef TARGET_ADDRESS_COST
 753 #define TARGET_ADDRESS_COST mips_address_cost
 754
 755 #undef TARGET_IN_SMALL_DATA_P
 756 #define TARGET_IN_SMALL_DATA_P mips_in_small_data_p
 757
 758 #undef TARGET_MACHINE_DEPENDENT_REORG
 759 #define TARGET_MACHINE_DEPENDENT_REORG mips_reorg
 760
 761 #undef TARGET_ASM_FILE_START
 762 #undef TARGET_ASM_FILE_END
 763 #define TARGET_ASM_FILE_START mips_file_start
 764 #define TARGET_ASM_FILE_END mips_file_end
 765 #undef TARGET_ASM_FILE_START_FILE_DIRECTIVE
 766 #define TARGET_ASM_FILE_START_FILE_DIRECTIVE true
 767
 768 #undef TARGET_INIT_LIBFUNCS
 769 #define TARGET_INIT_LIBFUNCS mips_init_libfuncs
 770
 771 #undef TARGET_BUILD_BUILTIN_VA_LIST
 772 #define TARGET_BUILD_BUILTIN_VA_LIST mips_build_builtin_va_list
 773 #undef TARGET_GIMPLIFY_VA_ARG_EXPR
 774 #define TARGET_GIMPLIFY_VA_ARG_EXPR mips_gimplify_va_arg_expr
 775
 776 #undef TARGET_PROMOTE_FUNCTION_ARGS
 777 #define TARGET_PROMOTE_FUNCTION_ARGS hook_bool_tree_true
 778 #undef TARGET_PROMOTE_FUNCTION_RETURN
 779 #define TARGET_PROMOTE_FUNCTION_RETURN hook_bool_tree_true
 780 #undef TARGET_PROMOTE_PROTOTYPES
 781 #define TARGET_PROMOTE_PROTOTYPES hook_bool_tree_true
 782
 783 #undef TARGET_RETURN_IN_MEMORY
 784 #define TARGET_RETURN_IN_MEMORY mips_return_in_memory
 785 #undef TARGET_RETURN_IN_MSB
 786 #define TARGET_RETURN_IN_MSB mips_return_in_msb
 787
 788 #undef TARGET_ASM_OUTPUT_MI_THUNK
 789 #define TARGET_ASM_OUTPUT_MI_THUNK mips_output_mi_thunk
 790 #undef TARGET_ASM_CAN_OUTPUT_MI_THUNK
 791 #define TARGET_ASM_CAN_OUTPUT_MI_THUNK hook_bool_tree_hwi_hwi_tree_true
 792
 793 #undef TARGET_SETUP_INCOMING_VARARGS
 794 #define TARGET_SETUP_INCOMING_VARARGS mips_setup_incoming_varargs
 795 #undef TARGET_STRICT_ARGUMENT_NAMING
 796 #define TARGET_STRICT_ARGUMENT_NAMING mips_strict_argument_naming
 797 #undef TARGET_MUST_PASS_IN_STACK
 798 #define TARGET_MUST_PASS_IN_STACK must_pass_in_stack_var_size
 799 #undef TARGET_PASS_BY_REFERENCE
 800 #define TARGET_PASS_BY_REFERENCE mips_pass_by_reference
 801 #undef TARGET_CALLEE_COPIES
 802 #define TARGET_CALLEE_COPIES mips_callee_copies
 803 #undef TARGET_ARG_PARTIAL_BYTES
 804 #define TARGET_ARG_PARTIAL_BYTES mips_arg_partial_bytes
 805
 806 #undef TARGET_VECTOR_MODE_SUPPORTED_P
 807 #define TARGET_VECTOR_MODE_SUPPORTED_P mips_vector_mode_supported_p
 808
 809 #undef TARGET_SCALAR_MODE_SUPPORTED_P
 810 #define TARGET_SCALAR_MODE_SUPPORTED_P mips_scalar_mode_supported_p
 811
 812 #undef TARGET_INIT_BUILTINS
 813 #define TARGET_INIT_BUILTINS mips_init_builtins
 814 #undef TARGET_EXPAND_BUILTIN
 815 #define TARGET_EXPAND_BUILTIN mips_expand_builtin
 816
 817 struct gcc_target targetm = TARGET_INITIALIZER;
 818 \f
 819 /* Classify symbol X, which must be a SYMBOL_REF or a LABEL_REF.  */
 820
 821 static enum mips_symbol_type
 822 mips_classify_symbol (rtx x)
 823 {
 824   if (GET_CODE (x) == LABEL_REF)
 825     {
 826       if (TARGET_MIPS16)
 827         return SYMBOL_CONSTANT_POOL;
 828       if (TARGET_ABICALLS)
 829         return SYMBOL_GOT_LOCAL;
 830       return SYMBOL_GENERAL;
 831     }
 832
 833   gcc_assert (GET_CODE (x) == SYMBOL_REF);
 834
 835   if (CONSTANT_POOL_ADDRESS_P (x))
 836     {
 837       if (TARGET_MIPS16)
 838         return SYMBOL_CONSTANT_POOL;
 839
 840       if (TARGET_ABICALLS)
 841         return SYMBOL_GOT_LOCAL;
 842
 843       if (GET_MODE_SIZE (get_pool_mode (x)) <= mips_section_threshold)
 844         return SYMBOL_SMALL_DATA;
 845
 846       return SYMBOL_GENERAL;
 847     }
 848
 849   if (SYMBOL_REF_SMALL_P (x))
 850     return SYMBOL_SMALL_DATA;
 851
 852   if (TARGET_ABICALLS)
 853     {
 854       if (SYMBOL_REF_DECL (x) == 0)
 855         return SYMBOL_REF_LOCAL_P (x) ? SYMBOL_GOT_LOCAL : SYMBOL_GOT_GLOBAL;
 856
 857       /* There are three cases to consider:
 858
 859             - o32 PIC (either with or without explicit relocs)
 860             - n32/n64 PIC without explicit relocs
 861             - n32/n64 PIC with explicit relocs
 862
 863          In the first case, both local and global accesses will use an
 864          R_MIPS_GOT16 relocation.  We must correctly predict which of
 865          the two semantics (local or global) the assembler and linker
 866          will apply.  The choice doesn't depend on the symbol's
 867          visibility, so we deliberately ignore decl_visibility and
 868          binds_local_p here.
 869
 870          In the second case, the assembler will not use R_MIPS_GOT16
 871          relocations, but it chooses between local and global accesses
 872          in the same way as for o32 PIC.
 873
 874          In the third case we have more freedom since both forms of
 875          access will work for any kind of symbol.  However, there seems
 876          little point in doing things differently.  */
 877       if (DECL_P (SYMBOL_REF_DECL (x)) && TREE_PUBLIC (SYMBOL_REF_DECL (x)))
 878         return SYMBOL_GOT_GLOBAL;
 879
 880       return SYMBOL_GOT_LOCAL;
 881     }
 882
 883   return SYMBOL_GENERAL;
 884 }
 885
 886
 887 /* Split X into a base and a constant offset, storing them in *BASE
 888    and *OFFSET respectively.  */
 889
 890 static void
 891 mips_split_const (rtx x, rtx *base, HOST_WIDE_INT *offset)
 892 {
 893   *offset = 0;
 894
 895   if (GET_CODE (x) == CONST)
 896     x = XEXP (x, 0);
 897
 898   if (GET_CODE (x) == PLUS && GET_CODE (XEXP (x, 1)) == CONST_INT)
 899     {
 900       *offset += INTVAL (XEXP (x, 1));
 901       x = XEXP (x, 0);
 902     }
 903   *base = x;
 904 }
 905
 906
 907 /* Return true if SYMBOL is a SYMBOL_REF and OFFSET + SYMBOL points
 908    to the same object as SYMBOL.  */
 909
 910 static bool
 911 mips_offset_within_object_p (rtx symbol, HOST_WIDE_INT offset)
 912 {
 913   if (GET_CODE (symbol) != SYMBOL_REF)
 914     return false;
 915
 916   if (CONSTANT_POOL_ADDRESS_P (symbol)
 917       && offset >= 0
 918       && offset < (int) GET_MODE_SIZE (get_pool_mode (symbol)))
 919     return true;
 920
 921   if (SYMBOL_REF_DECL (symbol) != 0
 922       && offset >= 0
 923       && offset < int_size_in_bytes (TREE_TYPE (SYMBOL_REF_DECL (symbol))))
 924     return true;
 925
 926   return false;
 927 }
 928
 929
 930 /* Return true if X is a symbolic constant that can be calculated in
 931    the same way as a bare symbol.  If it is, store the type of the
 932    symbol in *SYMBOL_TYPE.  */
 933
 934 bool
 935 mips_symbolic_constant_p (rtx x, enum mips_symbol_type *symbol_type)
 936 {
 937   HOST_WIDE_INT offset;
 938
 939   mips_split_const (x, &x, &offset);
 940   if (UNSPEC_ADDRESS_P (x))
 941     *symbol_type = UNSPEC_ADDRESS_TYPE (x);
 942   else if (GET_CODE (x) == SYMBOL_REF || GET_CODE (x) == LABEL_REF)
 943     *symbol_type = mips_classify_symbol (x);
 944   else
 945     return false;
 946
 947   if (offset == 0)
 948     return true;
 949
 950   /* Check whether a nonzero offset is valid for the underlying
 951      relocations.  */
 952   switch (*symbol_type)
 953     {
 954     case SYMBOL_GENERAL:
 955     case SYMBOL_64_HIGH:
 956     case SYMBOL_64_MID:
 957     case SYMBOL_64_LOW:
 958       /* If the target has 64-bit pointers and the object file only
 959          supports 32-bit symbols, the values of those symbols will be
 960          sign-extended.  In this case we can't allow an arbitrary offset
 961          in case the 32-bit value X + OFFSET has a different sign from X.  */
 962       if (Pmode == DImode && !ABI_HAS_64BIT_SYMBOLS)
 963         return mips_offset_within_object_p (x, offset);
 964
 965       /* In other cases the relocations can handle any offset.  */
 966       return true;
 967
 968     case SYMBOL_CONSTANT_POOL:
 969       /* Allow constant pool references to be converted to LABEL+CONSTANT.
 970          In this case, we no longer have access to the underlying constant,
 971          but the original symbol-based access was known to be valid.  */
 972       if (GET_CODE (x) == LABEL_REF)
 973         return true;
 974
 975       /* Fall through.  */
 976
 977     case SYMBOL_SMALL_DATA:
 978       /* Make sure that the offset refers to something within the
 979          underlying object.  This should guarantee that the final
 980          PC- or GP-relative offset is within the 16-bit limit.  */
 981       return mips_offset_within_object_p (x, offset);
 982
 983     case SYMBOL_GOT_LOCAL:
 984     case SYMBOL_GOTOFF_PAGE:
 985       /* The linker should provide enough local GOT entries for a
 986          16-bit offset.  Larger offsets may lead to GOT overflow.  */
 987       return SMALL_OPERAND (offset);
 988
 989     case SYMBOL_GOT_GLOBAL:
 990     case SYMBOL_GOTOFF_GLOBAL:
 991     case SYMBOL_GOTOFF_CALL:
 992     case SYMBOL_GOTOFF_LOADGP:
 993       return false;
 994     }
 995   gcc_unreachable ();
 996 }
 997
 998
 999 /* Return true if X is a symbolic constant whose value is not split
1000    into separate relocations.  */
1001
1002 bool
1003 mips_atomic_symbolic_constant_p (rtx x)
1004 {
1005   enum mips_symbol_type type;
1006   return mips_symbolic_constant_p (x, &type) && !mips_split_p[type];
1007 }
1008
1009
1010 /* This function is used to implement REG_MODE_OK_FOR_BASE_P.  */
1011
1012 int
1013 mips_regno_mode_ok_for_base_p (int regno, enum machine_mode mode, int strict)
1014 {
1015   if (regno >= FIRST_PSEUDO_REGISTER)
1016     {
1017       if (!strict)
1018         return true;
1019       regno = reg_renumber[regno];
1020     }
1021
1022   /* These fake registers will be eliminated to either the stack or
1023      hard frame pointer, both of which are usually valid base registers.
1024      Reload deals with the cases where the eliminated form isn't valid.  */
1025   if (regno == ARG_POINTER_REGNUM || regno == FRAME_POINTER_REGNUM)
1026     return true;
1027
1028   /* In mips16 mode, the stack pointer can only address word and doubleword
1029      values, nothing smaller.  There are two problems here:
1030
1031        (a) Instantiating virtual registers can introduce new uses of the
1032            stack pointer.  If these virtual registers are valid addresses,
1033            the stack pointer should be too.
1034
1035        (b) Most uses of the stack pointer are not made explicit until
1036            FRAME_POINTER_REGNUM and ARG_POINTER_REGNUM have been eliminated.
1037            We don't know until that stage whether we'll be eliminating to the
1038            stack pointer (which needs the restriction) or the hard frame
1039            pointer (which doesn't).
1040
1041      All in all, it seems more consistent to only enforce this restriction
1042      during and after reload.  */
1043   if (TARGET_MIPS16 && regno == STACK_POINTER_REGNUM)
1044     return !strict || GET_MODE_SIZE (mode) == 4 || GET_MODE_SIZE (mode) == 8;
1045
1046   return TARGET_MIPS16 ? M16_REG_P (regno) : GP_REG_P (regno);
1047 }
1048
1049
1050 /* Return true if X is a valid base register for the given mode.
1051    Allow only hard registers if STRICT.  */
1052
1053 static bool
1054 mips_valid_base_register_p (rtx x, enum machine_mode mode, int strict)
1055 {
1056   if (!strict && GET_CODE (x) == SUBREG)
1057     x = SUBREG_REG (x);
1058
1059   return (REG_P (x)
1060           && mips_regno_mode_ok_for_base_p (REGNO (x), mode, strict));
1061 }
1062
1063
1064 /* Return true if symbols of type SYMBOL_TYPE can directly address a value
1065    with mode MODE.  This is used for both symbolic and LO_SUM addresses.  */
1066
1067 static bool
1068 mips_symbolic_address_p (enum mips_symbol_type symbol_type,
1069                          enum machine_mode mode)
1070 {
1071   switch (symbol_type)
1072     {
1073     case SYMBOL_GENERAL:
1074       return !TARGET_MIPS16;
1075
1076     case SYMBOL_SMALL_DATA:
1077       return true;
1078
1079     case SYMBOL_CONSTANT_POOL:
1080       /* PC-relative addressing is only available for lw and ld.  */
1081       return GET_MODE_SIZE (mode) == 4 || GET_MODE_SIZE (mode) == 8;
1082
1083     case SYMBOL_GOT_LOCAL:
1084       return true;
1085
1086     case SYMBOL_GOT_GLOBAL:
1087       /* The address will have to be loaded from the GOT first.  */
1088       return false;
1089
1090     case SYMBOL_GOTOFF_PAGE:
1091     case SYMBOL_GOTOFF_GLOBAL:
1092     case SYMBOL_GOTOFF_CALL:
1093     case SYMBOL_GOTOFF_LOADGP:
1094     case SYMBOL_64_HIGH:
1095     case SYMBOL_64_MID:
1096     case SYMBOL_64_LOW:
1097       return true;
1098     }
1099   gcc_unreachable ();
1100 }
1101
1102
1103 /* Return true if X is a valid address for machine mode MODE.  If it is,
1104    fill in INFO appropriately.  STRICT is true if we should only accept
1105    hard base registers.  */
1106
1107 static bool
1108 mips_classify_address (struct mips_address_info *info, rtx x,
1109                        enum machine_mode mode, int strict)
1110 {
1111   switch (GET_CODE (x))
1112     {
1113     case REG:
1114     case SUBREG:
1115       info->type = ADDRESS_REG;
1116       info->reg = x;
1117       info->offset = const0_rtx;
1118       return mips_valid_base_register_p (info->reg, mode, strict);
1119
1120     case PLUS:
1121       info->type = ADDRESS_REG;
1122       info->reg = XEXP (x, 0);
1123       info->offset = XEXP (x, 1);
1124       return (mips_valid_base_register_p (info->reg, mode, strict)
1125               && const_arith_operand (info->offset, VOIDmode));
1126
1127     case LO_SUM:
1128       info->type = ADDRESS_LO_SUM;
1129       info->reg = XEXP (x, 0);
1130       info->offset = XEXP (x, 1);
1131       return (mips_valid_base_register_p (info->reg, mode, strict)
1132               && mips_symbolic_constant_p (info->offset, &info->symbol_type)
1133               && mips_symbolic_address_p (info->symbol_type, mode)
1134               && mips_lo_relocs[info->symbol_type] != 0);
1135
1136     case CONST_INT:
1137       /* Small-integer addresses don't occur very often, but they
1138          are legitimate if $0 is a valid base register.  */
1139       info->type = ADDRESS_CONST_INT;
1140       return !TARGET_MIPS16 && SMALL_INT (x);
1141
1142     case CONST:
1143     case LABEL_REF:
1144     case SYMBOL_REF:
1145       info->type = ADDRESS_SYMBOLIC;
1146       return (mips_symbolic_constant_p (x, &info->symbol_type)
1147               && mips_symbolic_address_p (info->symbol_type, mode)
1148               && !mips_split_p[info->symbol_type]);
1149
1150     default:
1151       return false;
1152     }
1153 }
1154 \f
1155 /* Return the number of instructions needed to load a symbol of the
1156    given type into a register.  If valid in an address, the same number
1157    of instructions are needed for loads and stores.  Treat extended
1158    mips16 instructions as two instructions.  */
1159
1160 static int
1161 mips_symbol_insns (enum mips_symbol_type type)
1162 {
1163   switch (type)
1164     {
1165     case SYMBOL_GENERAL:
1166       /* In mips16 code, general symbols must be fetched from the
1167          constant pool.  */
1168       if (TARGET_MIPS16)
1169         return 0;
1170
1171       /* When using 64-bit symbols, we need 5 preparatory instructions,
1172          such as:
1173
1174              lui     $at,%highest(symbol)
1175              daddiu  $at,$at,%higher(symbol)
1176              dsll    $at,$at,16
1177              daddiu  $at,$at,%hi(symbol)
1178              dsll    $at,$at,16
1179
1180          The final address is then $at + %lo(symbol).  With 32-bit
1181          symbols we just need a preparatory lui.  */
1182       return (ABI_HAS_64BIT_SYMBOLS ? 6 : 2);
1183
1184     case SYMBOL_SMALL_DATA:
1185       return 1;
1186
1187     case SYMBOL_CONSTANT_POOL:
1188       /* This case is for mips16 only.  Assume we'll need an
1189          extended instruction.  */
1190       return 2;
1191
1192     case SYMBOL_GOT_LOCAL:
1193     case SYMBOL_GOT_GLOBAL:
1194       /* Unless -funit-at-a-time is in effect, we can't be sure whether
1195          the local/global classification is accurate.  See override_options
1196          for details.
1197
1198          The worst cases are:
1199
1200          (1) For local symbols when generating o32 or o64 code.  The assembler
1201              will use:
1202
1203                  lw           $at,%got(symbol)
1204                  nop
1205
1206              ...and the final address will be $at + %lo(symbol).
1207
1208          (2) For global symbols when -mxgot.  The assembler will use:
1209
1210                  lui     $at,%got_hi(symbol)
1211                  (d)addu $at,$at,$gp
1212
1213              ...and the final address will be $at + %got_lo(symbol).  */
1214       return 3;
1215
1216     case SYMBOL_GOTOFF_PAGE:
1217     case SYMBOL_GOTOFF_GLOBAL:
1218     case SYMBOL_GOTOFF_CALL:
1219     case SYMBOL_GOTOFF_LOADGP:
1220     case SYMBOL_64_HIGH:
1221     case SYMBOL_64_MID:
1222     case SYMBOL_64_LOW:
1223       /* Check whether the offset is a 16- or 32-bit value.  */
1224       return mips_split_p[type] ? 2 : 1;
1225     }
1226   gcc_unreachable ();
1227 }
1228
1229 /* Return true if X is a legitimate $sp-based address for mode MDOE.  */
1230
1231 bool
1232 mips_stack_address_p (rtx x, enum machine_mode mode)
1233 {
1234   struct mips_address_info addr;
1235
1236   return (mips_classify_address (&addr, x, mode, false)
1237           && addr.type == ADDRESS_REG
1238           && addr.reg == stack_pointer_rtx);
1239 }
1240
1241 /* Return true if a value at OFFSET bytes from BASE can be accessed
1242    using an unextended mips16 instruction.  MODE is the mode of the
1243    value.
1244
1245    Usually the offset in an unextended instruction is a 5-bit field.
1246    The offset is unsigned and shifted left once for HIs, twice
1247    for SIs, and so on.  An exception is SImode accesses off the
1248    stack pointer, which have an 8-bit immediate field.  */
1249
1250 static bool
1251 mips16_unextended_reference_p (enum machine_mode mode, rtx base, rtx offset)
1252 {
1253   if (TARGET_MIPS16
1254       && GET_CODE (offset) == CONST_INT
1255       && INTVAL (offset) >= 0
1256       && (INTVAL (offset) & (GET_MODE_SIZE (mode) - 1)) == 0)
1257     {
1258       if (GET_MODE_SIZE (mode) == 4 && base == stack_pointer_rtx)
1259         return INTVAL (offset) < 256 * GET_MODE_SIZE (mode);
1260       return INTVAL (offset) < 32 * GET_MODE_SIZE (mode);
1261     }
1262   return false;
1263 }
1264
1265
1266 /* Return the number of instructions needed to load or store a value
1267    of mode MODE at X.  Return 0 if X isn't valid for MODE.
1268
1269    For mips16 code, count extended instructions as two instructions.  */
1270
1271 int
1272 mips_address_insns (rtx x, enum machine_mode mode)
1273 {
1274   struct mips_address_info addr;
1275   int factor;
1276
1277   if (mode == BLKmode)
1278     /* BLKmode is used for single unaligned loads and stores.  */
1279     factor = 1;
1280   else
1281     /* Each word of a multi-word value will be accessed individually.  */
1282     factor = (GET_MODE_SIZE (mode) + UNITS_PER_WORD - 1) / UNITS_PER_WORD;
1283
1284   if (mips_classify_address (&addr, x, mode, false))
1285     switch (addr.type)
1286       {
1287       case ADDRESS_REG:
1288         if (TARGET_MIPS16
1289             && !mips16_unextended_reference_p (mode, addr.reg, addr.offset))
1290           return factor * 2;
1291         return factor;
1292
1293       case ADDRESS_LO_SUM:
1294         return (TARGET_MIPS16 ? factor * 2 : factor);
1295
1296       case ADDRESS_CONST_INT:
1297         return factor;
1298
1299       case ADDRESS_SYMBOLIC:
1300         return factor * mips_symbol_insns (addr.symbol_type);
1301       }
1302   return 0;
1303 }
1304
1305
1306 /* Likewise for constant X.  */
1307
1308 int
1309 mips_const_insns (rtx x)
1310 {
1311   struct mips_integer_op codes[MIPS_MAX_INTEGER_OPS];
1312   enum mips_symbol_type symbol_type;
1313   HOST_WIDE_INT offset;
1314
1315   switch (GET_CODE (x))
1316     {
1317     case HIGH:
1318       if (TARGET_MIPS16
1319           || !mips_symbolic_constant_p (XEXP (x, 0), &symbol_type)
1320           || !mips_split_p[symbol_type])
1321         return 0;
1322
1323       return 1;
1324
1325     case CONST_INT:
1326       if (TARGET_MIPS16)
1327         /* Unsigned 8-bit constants can be loaded using an unextended
1328            LI instruction.  Unsigned 16-bit constants can be loaded
1329            using an extended LI.  Negative constants must be loaded
1330            using LI and then negated.  */
1331         return (INTVAL (x) >= 0 && INTVAL (x) < 256 ? 1
1332                 : SMALL_OPERAND_UNSIGNED (INTVAL (x)) ? 2
1333                 : INTVAL (x) > -256 && INTVAL (x) < 0 ? 2
1334                 : SMALL_OPERAND_UNSIGNED (-INTVAL (x)) ? 3
1335                 : 0);
1336
1337       return mips_build_integer (codes, INTVAL (x));
1338
1339     case CONST_DOUBLE:
1340     case CONST_VECTOR:
1341       return (!TARGET_MIPS16 && x == CONST0_RTX (GET_MODE (x)) ? 1 : 0);
1342
1343     case CONST:
1344       if (CONST_GP_P (x))
1345         return 1;
1346
1347       /* See if we can refer to X directly.  */
1348       if (mips_symbolic_constant_p (x, &symbol_type))
1349         return mips_symbol_insns (symbol_type);
1350
1351       /* Otherwise try splitting the constant into a base and offset.
1352          16-bit offsets can be added using an extra addiu.  Larger offsets
1353          must be calculated separately and then added to the base.  */
1354       mips_split_const (x, &x, &offset);
1355       if (offset != 0)
1356         {
1357           int n = mips_const_insns (x);
1358           if (n != 0)
1359             {
1360               if (SMALL_OPERAND (offset))
1361                 return n + 1;
1362               else
1363                 return n + 1 + mips_build_integer (codes, offset);
1364             }
1365         }
1366       return 0;
1367
1368     case SYMBOL_REF:
1369     case LABEL_REF:
1370       return mips_symbol_insns (mips_classify_symbol (x));
1371
1372     default:
1373       return 0;
1374     }
1375 }
1376
1377
1378 /* Return the number of instructions needed for memory reference X.
1379    Count extended mips16 instructions as two instructions.  */
1380
1381 int
1382 mips_fetch_insns (rtx x)
1383 {
1384   gcc_assert (MEM_P (x));
1385   return mips_address_insns (XEXP (x, 0), GET_MODE (x));
1386 }
1387
1388
1389 /* Return the number of instructions needed for an integer division.  */
1390
1391 int
1392 mips_idiv_insns (void)
1393 {
1394   int count;
1395
1396   count = 1;
1397   if (TARGET_CHECK_ZERO_DIV)
1398     {
1399       if (GENERATE_DIVIDE_TRAPS)
1400         count++;
1401       else
1402         count += 2;
1403     }
1404
1405   if (TARGET_FIX_R4000 || TARGET_FIX_R4400)
1406     count++;
1407   return count;
1408 }
1409 \f
1410 /* This function is used to implement GO_IF_LEGITIMATE_ADDRESS.  It
1411    returns a nonzero value if X is a legitimate address for a memory
1412    operand of the indicated MODE.  STRICT is nonzero if this function
1413    is called during reload.  */
1414
1415 bool
1416 mips_legitimate_address_p (enum machine_mode mode, rtx x, int strict)
1417 {
1418   struct mips_address_info addr;
1419
1420   return mips_classify_address (&addr, x, mode, strict);
1421 }
1422
1423
1424 /* Copy VALUE to a register and return that register.  If new psuedos
1425    are allowed, copy it into a new register, otherwise use DEST.  */
1426
1427 static rtx
1428 mips_force_temporary (rtx dest, rtx value)
1429 {
1430   if (!no_new_pseudos)
1431     return force_reg (Pmode, value);
1432   else
1433     {
1434       emit_move_insn (copy_rtx (dest), value);
1435       return dest;
1436     }
1437 }
1438
1439
1440 /* Return a LO_SUM expression for ADDR.  TEMP is as for mips_force_temporary
1441    and is used to load the high part into a register.  */
1442
1443 static rtx
1444 mips_split_symbol (rtx temp, rtx addr)
1445 {
1446   rtx high;
1447
1448   if (TARGET_MIPS16)
1449     high = mips16_gp_pseudo_reg ();
1450   else
1451     high = mips_force_temporary (temp, gen_rtx_HIGH (Pmode, copy_rtx (addr)));
1452   return gen_rtx_LO_SUM (Pmode, high, addr);
1453 }
1454
1455
1456 /* Return an UNSPEC address with underlying address ADDRESS and symbol
1457    type SYMBOL_TYPE.  */
1458
1459 rtx
1460 mips_unspec_address (rtx address, enum mips_symbol_type symbol_type)
1461 {
1462   rtx base;
1463   HOST_WIDE_INT offset;
1464
1465   mips_split_const (address, &base, &offset);
1466   base = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, base),
1467                          UNSPEC_ADDRESS_FIRST + symbol_type);
1468   return plus_constant (gen_rtx_CONST (Pmode, base), offset);
1469 }
1470
1471
1472 /* If mips_unspec_address (ADDR, SYMBOL_TYPE) is a 32-bit value, add the
1473    high part to BASE and return the result.  Just return BASE otherwise.
1474    TEMP is available as a temporary register if needed.
1475
1476    The returned expression can be used as the first operand to a LO_SUM.  */
1477
1478 static rtx
1479 mips_unspec_offset_high (rtx temp, rtx base, rtx addr,
1480                          enum mips_symbol_type symbol_type)
1481 {
1482   if (mips_split_p[symbol_type])
1483     {
1484       addr = gen_rtx_HIGH (Pmode, mips_unspec_address (addr, symbol_type));
1485       addr = mips_force_temporary (temp, addr);
1486       return mips_force_temporary (temp, gen_rtx_PLUS (Pmode, addr, base));
1487     }
1488   return base;
1489 }
1490
1491
1492 /* Return a legitimate address for REG + OFFSET.  TEMP is as for
1493    mips_force_temporary; it is only needed when OFFSET is not a
1494    SMALL_OPERAND.  */
1495
1496 static rtx
1497 mips_add_offset (rtx temp, rtx reg, HOST_WIDE_INT offset)
1498 {
1499   if (!SMALL_OPERAND (offset))
1500     {
1501       rtx high;
1502       if (TARGET_MIPS16)
1503         {
1504           /* Load the full offset into a register so that we can use
1505              an unextended instruction for the address itself.  */
1506           high = GEN_INT (offset);
1507           offset = 0;
1508         }
1509       else
1510         {
1511           /* Leave OFFSET as a 16-bit offset and put the excess in HIGH.  */
1512           high = GEN_INT (CONST_HIGH_PART (offset));
1513           offset = CONST_LOW_PART (offset);
1514         }
1515       high = mips_force_temporary (temp, high);
1516       reg = mips_force_temporary (temp, gen_rtx_PLUS (Pmode, high, reg));
1517     }
1518   return plus_constant (reg, offset);
1519 }
1520
1521
1522 /* This function is used to implement LEGITIMIZE_ADDRESS.  If *XLOC can
1523    be legitimized in a way that the generic machinery might not expect,
1524    put the new address in *XLOC and return true.  MODE is the mode of
1525    the memory being accessed.  */
1526
1527 bool
1528 mips_legitimize_address (rtx *xloc, enum machine_mode mode)
1529 {
1530   enum mips_symbol_type symbol_type;
1531
1532   /* See if the address can split into a high part and a LO_SUM.  */
1533   if (mips_symbolic_constant_p (*xloc, &symbol_type)
1534       && mips_symbolic_address_p (symbol_type, mode)
1535       && mips_split_p[symbol_type])
1536     {
1537       *xloc = mips_split_symbol (0, *xloc);
1538       return true;
1539     }
1540
1541   if (GET_CODE (*xloc) == PLUS && GET_CODE (XEXP (*xloc, 1)) == CONST_INT)
1542     {
1543       /* Handle REG + CONSTANT using mips_add_offset.  */
1544       rtx reg;
1545
1546       reg = XEXP (*xloc, 0);
1547       if (!mips_valid_base_register_p (reg, mode, 0))
1548         reg = copy_to_mode_reg (Pmode, reg);
1549       *xloc = mips_add_offset (0, reg, INTVAL (XEXP (*xloc, 1)));
1550       return true;
1551     }
1552
1553   return false;
1554 }
1555
1556
1557 /* Subroutine of mips_build_integer (with the same interface).
1558    Assume that the final action in the sequence should be a left shift.  */
1559
1560 static unsigned int
1561 mips_build_shift (struct mips_integer_op *codes, HOST_WIDE_INT value)
1562 {
1563   unsigned int i, shift;
1564
1565   /* Shift VALUE right until its lowest bit is set.  Shift arithmetically
1566      since signed numbers are easier to load than unsigned ones.  */
1567   shift = 0;
1568   while ((value & 1) == 0)
1569     value /= 2, shift++;
1570
1571   i = mips_build_integer (codes, value);
1572   codes[i].code = ASHIFT;
1573   codes[i].value = shift;
1574   return i + 1;
1575 }
1576
1577
1578 /* As for mips_build_shift, but assume that the final action will be
1579    an IOR or PLUS operation.  */
1580
1581 static unsigned int
1582 mips_build_lower (struct mips_integer_op *codes, unsigned HOST_WIDE_INT value)
1583 {
1584   unsigned HOST_WIDE_INT high;
1585   unsigned int i;
1586
1587   high = value & ~(unsigned HOST_WIDE_INT) 0xffff;
1588   if (!LUI_OPERAND (high) && (value & 0x18000) == 0x18000)
1589     {
1590       /* The constant is too complex to load with a simple lui/ori pair
1591          so our goal is to clear as many trailing zeros as possible.
1592          In this case, we know bit 16 is set and that the low 16 bits
1593          form a negative number.  If we subtract that number from VALUE,
1594          we will clear at least the lowest 17 bits, maybe more.  */
1595       i = mips_build_integer (codes, CONST_HIGH_PART (value));
1596       codes[i].code = PLUS;
1597       codes[i].value = CONST_LOW_PART (value);
1598     }
1599   else
1600     {
1601       i = mips_build_integer (codes, high);
1602       codes[i].code = IOR;
1603       codes[i].value = value & 0xffff;
1604     }
1605   return i + 1;
1606 }
1607
1608
1609 /* Fill CODES with a sequence of rtl operations to load VALUE.
1610    Return the number of operations needed.  */
1611
1612 static unsigned int
1613 mips_build_integer (struct mips_integer_op *codes,
1614                     unsigned HOST_WIDE_INT value)
1615 {
1616   if (SMALL_OPERAND (value)
1617       || SMALL_OPERAND_UNSIGNED (value)
1618       || LUI_OPERAND (value))
1619     {
1620       /* The value can be loaded with a single instruction.  */
1621       codes[0].code = UNKNOWN;
1622       codes[0].value = value;
1623       return 1;
1624     }
1625   else if ((value & 1) != 0 || LUI_OPERAND (CONST_HIGH_PART (value)))
1626     {
1627       /* Either the constant is a simple LUI/ORI combination or its
1628          lowest bit is set.  We don't want to shift in this case.  */
1629       return mips_build_lower (codes, value);
1630     }
1631   else if ((value & 0xffff) == 0)
1632     {
1633       /* The constant will need at least three actions.  The lowest
1634          16 bits are clear, so the final action will be a shift.  */
1635       return mips_build_shift (codes, value);
1636     }
1637   else
1638     {
1639       /* The final action could be a shift, add or inclusive OR.
1640          Rather than use a complex condition to select the best
1641          approach, try both mips_build_shift and mips_build_lower
1642          and pick the one that gives the shortest sequence.
1643          Note that this case is only used once per constant.  */
1644       struct mips_integer_op alt_codes[MIPS_MAX_INTEGER_OPS];
1645       unsigned int cost, alt_cost;
1646
1647       cost = mips_build_shift (codes, value);
1648       alt_cost = mips_build_lower (alt_codes, value);
1649       if (alt_cost < cost)
1650         {
1651           memcpy (codes, alt_codes, alt_cost * sizeof (codes[0]));
1652           cost = alt_cost;
1653         }
1654       return cost;
1655     }
1656 }
1657
1658
1659 /* Move VALUE into register DEST.  */
1660
1661 static void
1662 mips_move_integer (rtx dest, unsigned HOST_WIDE_INT value)
1663 {
1664   struct mips_integer_op codes[MIPS_MAX_INTEGER_OPS];
1665   enum machine_mode mode;
1666   unsigned int i, cost;
1667   rtx x;
1668
1669   mode = GET_MODE (dest);
1670   cost = mips_build_integer (codes, value);
1671
1672   /* Apply each binary operation to X.  Invariant: X is a legitimate
1673      source operand for a SET pattern.  */
1674   x = GEN_INT (codes[0].value);
1675   for (i = 1; i < cost; i++)
1676     {
1677       if (no_new_pseudos)
1678         emit_move_insn (dest, x), x = dest;
1679       else
1680         x = force_reg (mode, x);
1681       x = gen_rtx_fmt_ee (codes[i].code, mode, x, GEN_INT (codes[i].value));
1682     }
1683
1684   emit_insn (gen_rtx_SET (VOIDmode, dest, x));
1685 }
1686
1687
1688 /* Subroutine of mips_legitimize_move.  Move constant SRC into register
1689    DEST given that SRC satisfies immediate_operand but doesn't satisfy
1690    move_operand.  */
1691
1692 static void
1693 mips_legitimize_const_move (enum machine_mode mode, rtx dest, rtx src)
1694 {
1695   rtx base;
1696   HOST_WIDE_INT offset;
1697   enum mips_symbol_type symbol_type;
1698
1699   /* Split moves of big integers into smaller pieces.  In mips16 code,
1700      it's better to force the constant into memory instead.  */
1701   if (GET_CODE (src) == CONST_INT && !TARGET_MIPS16)
1702     {
1703       mips_move_integer (dest, INTVAL (src));
1704       return;
1705     }
1706
1707   /* See if the symbol can be split.  For mips16, this is often worse than
1708      forcing it in the constant pool since it needs the single-register form
1709      of addiu or daddiu.  */
1710   if (!TARGET_MIPS16
1711       && mips_symbolic_constant_p (src, &symbol_type)
1712       && mips_split_p[symbol_type])
1713     {
1714       emit_move_insn (dest, mips_split_symbol (dest, src));
1715       return;
1716     }
1717
1718   /* If we have (const (plus symbol offset)), load the symbol first
1719      and then add in the offset.  This is usually better than forcing
1720      the constant into memory, at least in non-mips16 code.  */
1721   mips_split_const (src, &base, &offset);
1722   if (!TARGET_MIPS16
1723       && offset != 0
1724       && (!no_new_pseudos || SMALL_OPERAND (offset)))
1725     {
1726       base = mips_force_temporary (dest, base);
1727       emit_move_insn (dest, mips_add_offset (0, base, offset));
1728       return;
1729     }
1730
1731   src = force_const_mem (mode, src);
1732
1733   /* When using explicit relocs, constant pool references are sometimes
1734      not legitimate addresses.  */
1735   if (!memory_operand (src, VOIDmode))
1736     src = replace_equiv_address (src, mips_split_symbol (dest, XEXP (src, 0)));
1737   emit_move_insn (dest, src);
1738 }
1739
1740
1741 /* If (set DEST SRC) is not a valid instruction, emit an equivalent
1742    sequence that is valid.  */
1743
1744 bool
1745 mips_legitimize_move (enum machine_mode mode, rtx dest, rtx src)
1746 {
1747   if (!register_operand (dest, mode) && !reg_or_0_operand (src, mode))
1748     {
1749       emit_move_insn (dest, force_reg (mode, src));
1750       return true;
1751     }
1752
1753   /* Check for individual, fully-reloaded mflo and mfhi instructions.  */
1754   if (GET_MODE_SIZE (mode) <= UNITS_PER_WORD
1755       && REG_P (src) && MD_REG_P (REGNO (src))
1756       && REG_P (dest) && GP_REG_P (REGNO (dest)))
1757     {
1758       int other_regno = REGNO (src) == HI_REGNUM ? LO_REGNUM : HI_REGNUM;
1759       if (GET_MODE_SIZE (mode) <= 4)
1760         emit_insn (gen_mfhilo_si (gen_rtx_REG (SImode, REGNO (dest)),
1761                                   gen_rtx_REG (SImode, REGNO (src)),
1762                                   gen_rtx_REG (SImode, other_regno)));
1763       else
1764         emit_insn (gen_mfhilo_di (gen_rtx_REG (DImode, REGNO (dest)),
1765                                   gen_rtx_REG (DImode, REGNO (src)),
1766                                   gen_rtx_REG (DImode, other_regno)));
1767       return true;
1768     }
1769
1770   /* We need to deal with constants that would be legitimate
1771      immediate_operands but not legitimate move_operands.  */
1772   if (CONSTANT_P (src) && !move_operand (src, mode))
1773     {
1774       mips_legitimize_const_move (mode, dest, src);
1775       set_unique_reg_note (get_last_insn (), REG_EQUAL, copy_rtx (src));
1776       return true;
1777     }
1778   return false;
1779 }
1780 \f
1781 /* We need a lot of little routines to check constant values on the
1782    mips16.  These are used to figure out how long the instruction will
1783    be.  It would be much better to do this using constraints, but
1784    there aren't nearly enough letters available.  */
1785
1786 static int
1787 m16_check_op (rtx op, int low, int high, int mask)
1788 {
1789   return (GET_CODE (op) == CONST_INT
1790           && INTVAL (op) >= low
1791           && INTVAL (op) <= high
1792           && (INTVAL (op) & mask) == 0);
1793 }
1794
1795 int
1796 m16_uimm3_b (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1797 {
1798   return m16_check_op (op, 0x1, 0x8, 0);
1799 }
1800
1801 int
1802 m16_simm4_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1803 {
1804   return m16_check_op (op, - 0x8, 0x7, 0);
1805 }
1806
1807 int
1808 m16_nsimm4_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1809 {
1810   return m16_check_op (op, - 0x7, 0x8, 0);
1811 }
1812
1813 int
1814 m16_simm5_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1815 {
1816   return m16_check_op (op, - 0x10, 0xf, 0);
1817 }
1818
1819 int
1820 m16_nsimm5_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1821 {
1822   return m16_check_op (op, - 0xf, 0x10, 0);
1823 }
1824
1825 int
1826 m16_uimm5_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1827 {
1828   return m16_check_op (op, (- 0x10) << 2, 0xf << 2, 3);
1829 }
1830
1831 int
1832 m16_nuimm5_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1833 {
1834   return m16_check_op (op, (- 0xf) << 2, 0x10 << 2, 3);
1835 }
1836
1837 int
1838 m16_simm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1839 {
1840   return m16_check_op (op, - 0x80, 0x7f, 0);
1841 }
1842
1843 int
1844 m16_nsimm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1845 {
1846   return m16_check_op (op, - 0x7f, 0x80, 0);
1847 }
1848
1849 int
1850 m16_uimm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1851 {
1852   return m16_check_op (op, 0x0, 0xff, 0);
1853 }
1854
1855 int
1856 m16_nuimm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1857 {
1858   return m16_check_op (op, - 0xff, 0x0, 0);
1859 }
1860
1861 int
1862 m16_uimm8_m1_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1863 {
1864   return m16_check_op (op, - 0x1, 0xfe, 0);
1865 }
1866
1867 int
1868 m16_uimm8_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1869 {
1870   return m16_check_op (op, 0x0, 0xff << 2, 3);
1871 }
1872
1873 int
1874 m16_nuimm8_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1875 {
1876   return m16_check_op (op, (- 0xff) << 2, 0x0, 3);
1877 }
1878
1879 int
1880 m16_simm8_8 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1881 {
1882   return m16_check_op (op, (- 0x80) << 3, 0x7f << 3, 7);
1883 }
1884
1885 int
1886 m16_nsimm8_8 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1887 {
1888   return m16_check_op (op, (- 0x7f) << 3, 0x80 << 3, 7);
1889 }
1890 \f
1891 static bool
1892 mips_rtx_costs (rtx x, int code, int outer_code, int *total)
1893 {
1894   enum machine_mode mode = GET_MODE (x);
1895
1896   switch (code)
1897     {
1898     case CONST_INT:
1899       if (!TARGET_MIPS16)
1900         {
1901           /* Always return 0, since we don't have different sized
1902              instructions, hence different costs according to Richard
1903              Kenner */
1904           *total = 0;
1905           return true;
1906         }
1907
1908       /* A number between 1 and 8 inclusive is efficient for a shift.
1909          Otherwise, we will need an extended instruction.  */
1910       if ((outer_code) == ASHIFT || (outer_code) == ASHIFTRT
1911           || (outer_code) == LSHIFTRT)
1912         {
1913           if (INTVAL (x) >= 1 && INTVAL (x) <= 8)
1914             *total = 0;
1915           else
1916             *total = COSTS_N_INSNS (1);
1917           return true;
1918         }
1919
1920       /* We can use cmpi for an xor with an unsigned 16 bit value.  */
1921       if ((outer_code) == XOR
1922           && INTVAL (x) >= 0 && INTVAL (x) < 0x10000)
1923         {
1924           *total = 0;
1925           return true;
1926         }
1927
1928       /* We may be able to use slt or sltu for a comparison with a
1929          signed 16 bit value.  (The boundary conditions aren't quite
1930          right, but this is just a heuristic anyhow.)  */
1931       if (((outer_code) == LT || (outer_code) == LE
1932            || (outer_code) == GE || (outer_code) == GT
1933            || (outer_code) == LTU || (outer_code) == LEU
1934            || (outer_code) == GEU || (outer_code) == GTU)
1935           && INTVAL (x) >= -0x8000 && INTVAL (x) < 0x8000)
1936         {
1937           *total = 0;
1938           return true;
1939         }
1940
1941       /* Equality comparisons with 0 are cheap.  */
1942       if (((outer_code) == EQ || (outer_code) == NE)
1943           && INTVAL (x) == 0)
1944         {
1945           *total = 0;
1946           return true;
1947         }
1948
1949       /* Constants in the range 0...255 can be loaded with an unextended
1950          instruction.  They are therefore as cheap as a register move.
1951
1952          Given the choice between "li R1,0...255" and "move R1,R2"
1953          (where R2 is a known constant), it is usually better to use "li",
1954          since we do not want to unnecessarily extend the lifetime of R2.  */
1955       if (outer_code == SET
1956           && INTVAL (x) >= 0
1957           && INTVAL (x) < 256)
1958         {
1959           *total = 0;
1960           return true;
1961         }
1962
1963       /* Otherwise fall through to the handling below.  */
1964
1965     case CONST:
1966     case SYMBOL_REF:
1967     case LABEL_REF:
1968     case CONST_DOUBLE:
1969       if (LEGITIMATE_CONSTANT_P (x))
1970         {
1971           *total = COSTS_N_INSNS (1);
1972           return true;
1973         }
1974       else
1975         {
1976           /* The value will need to be fetched from the constant pool.  */
1977           *total = CONSTANT_POOL_COST;
1978           return true;
1979         }
1980
1981     case MEM:
1982       {
1983         /* If the address is legitimate, return the number of
1984            instructions it needs, otherwise use the default handling.  */
1985         int n = mips_address_insns (XEXP (x, 0), GET_MODE (x));
1986         if (n > 0)
1987           {
1988             *total = COSTS_N_INSNS (1 + n);
1989             return true;
1990           }
1991         return false;
1992       }
1993
1994     case FFS:
1995       *total = COSTS_N_INSNS (6);
1996       return true;
1997
1998     case NOT:
1999       *total = COSTS_N_INSNS ((mode == DImode && !TARGET_64BIT) ? 2 : 1);
2000       return true;
2001
2002     case AND:
2003     case IOR:
2004     case XOR:
2005       if (mode == DImode && !TARGET_64BIT)
2006         {
2007           *total = COSTS_N_INSNS (2);
2008           return true;
2009         }
2010       return false;
2011
2012     case ASHIFT:
2013     case ASHIFTRT:
2014     case LSHIFTRT:
2015       if (mode == DImode && !TARGET_64BIT)
2016         {
2017           *total = COSTS_N_INSNS ((GET_CODE (XEXP (x, 1)) == CONST_INT)
2018                                   ? 4 : 12);
2019           return true;
2020         }
2021       return false;
2022
2023     case ABS:
2024       if (mode == SFmode || mode == DFmode)
2025         *total = COSTS_N_INSNS (1);
2026       else
2027         *total = COSTS_N_INSNS (4);
2028       return true;
2029
2030     case LO_SUM:
2031       *total = COSTS_N_INSNS (1);
2032       return true;
2033
2034     case PLUS:
2035     case MINUS:
2036       if (mode == SFmode || mode == DFmode)
2037         {
2038           if (TUNE_MIPS3000 || TUNE_MIPS3900)
2039             *total = COSTS_N_INSNS (2);
2040           else if (TUNE_MIPS6000)
2041             *total = COSTS_N_INSNS (3);
2042           else if (TUNE_SB1)
2043             *total = COSTS_N_INSNS (4);
2044           else
2045             *total = COSTS_N_INSNS (6);
2046           return true;
2047         }
2048       if (mode == DImode && !TARGET_64BIT)
2049         {
2050           *total = COSTS_N_INSNS (4);
2051           return true;
2052         }
2053       return false;
2054
2055     case NEG:
2056       if (mode == DImode && !TARGET_64BIT)
2057         {
2058           *total = 4;
2059           return true;
2060         }
2061       return false;
2062
2063     case MULT:
2064       if (mode == SFmode)
2065         {
2066           if (TUNE_MIPS3000
2067               || TUNE_MIPS3900
2068               || TUNE_MIPS5000
2069               || TUNE_SB1)
2070             *total = COSTS_N_INSNS (4);
2071           else if (TUNE_MIPS6000
2072                    || TUNE_MIPS5400
2073                    || TUNE_MIPS5500)
2074             *total = COSTS_N_INSNS (5);
2075           else
2076             *total = COSTS_N_INSNS (7);
2077           return true;
2078         }
2079
2080       if (mode == DFmode)
2081         {
2082           if (TUNE_SB1)
2083             *total = COSTS_N_INSNS (4);
2084           else if (TUNE_MIPS3000
2085               || TUNE_MIPS3900
2086               || TUNE_MIPS5000)
2087             *total = COSTS_N_INSNS (5);
2088           else if (TUNE_MIPS6000
2089                    || TUNE_MIPS5400
2090                    || TUNE_MIPS5500)
2091             *total = COSTS_N_INSNS (6);
2092           else
2093             *total = COSTS_N_INSNS (8);
2094           return true;
2095         }
2096
2097       if (TUNE_MIPS3000)
2098         *total = COSTS_N_INSNS (12);
2099       else if (TUNE_MIPS3900)
2100         *total = COSTS_N_INSNS (2);
2101       else if (TUNE_MIPS4130)
2102         *total = COSTS_N_INSNS (mode == DImode ? 6 : 4);
2103       else if (TUNE_MIPS5400 || TUNE_SB1)
2104         *total = COSTS_N_INSNS (mode == DImode ? 4 : 3);
2105       else if (TUNE_MIPS5500 || TUNE_MIPS7000)
2106         *total = COSTS_N_INSNS (mode == DImode ? 9 : 5);
2107       else if (TUNE_MIPS9000)
2108         *total = COSTS_N_INSNS (mode == DImode ? 8 : 3);
2109       else if (TUNE_MIPS6000)
2110         *total = COSTS_N_INSNS (17);
2111       else if (TUNE_MIPS5000)
2112         *total = COSTS_N_INSNS (5);
2113       else
2114         *total = COSTS_N_INSNS (10);
2115       return true;
2116
2117     case DIV:
2118     case MOD:
2119       if (mode == SFmode)
2120         {
2121           if (TUNE_MIPS3000
2122               || TUNE_MIPS3900)
2123             *total = COSTS_N_INSNS (12);
2124           else if (TUNE_MIPS6000)
2125             *total = COSTS_N_INSNS (15);
2126           else if (TUNE_SB1)
2127             *total = COSTS_N_INSNS (24);
2128           else if (TUNE_MIPS5400 || TUNE_MIPS5500)
2129             *total = COSTS_N_INSNS (30);
2130           else
2131             *total = COSTS_N_INSNS (23);
2132           return true;
2133         }
2134
2135       if (mode == DFmode)
2136         {
2137           if (TUNE_MIPS3000
2138               || TUNE_MIPS3900)
2139             *total = COSTS_N_INSNS (19);
2140           else if (TUNE_MIPS5400 || TUNE_MIPS5500)
2141             *total = COSTS_N_INSNS (59);
2142           else if (TUNE_MIPS6000)
2143             *total = COSTS_N_INSNS (16);
2144           else if (TUNE_SB1)
2145             *total = COSTS_N_INSNS (32);
2146           else
2147             *total = COSTS_N_INSNS (36);
2148           return true;
2149         }
2150       /* Fall through.  */
2151
2152     case UDIV:
2153     case UMOD:
2154       if (TUNE_MIPS3000
2155           || TUNE_MIPS3900)
2156         *total = COSTS_N_INSNS (35);
2157       else if (TUNE_MIPS6000)
2158         *total = COSTS_N_INSNS (38);
2159       else if (TUNE_MIPS5000)
2160         *total = COSTS_N_INSNS (36);
2161       else if (TUNE_SB1)
2162         *total = COSTS_N_INSNS ((mode == SImode) ? 36 : 68);
2163       else if (TUNE_MIPS5400 || TUNE_MIPS5500)
2164         *total = COSTS_N_INSNS ((mode == SImode) ? 42 : 74);
2165       else
2166         *total = COSTS_N_INSNS (69);
2167       return true;
2168
2169     case SIGN_EXTEND:
2170       /* A sign extend from SImode to DImode in 64 bit mode is often
2171          zero instructions, because the result can often be used
2172          directly by another instruction; we'll call it one.  */
2173       if (TARGET_64BIT && mode == DImode
2174           && GET_MODE (XEXP (x, 0)) == SImode)
2175         *total = COSTS_N_INSNS (1);
2176       else
2177         *total = COSTS_N_INSNS (2);
2178       return true;
2179
2180     case ZERO_EXTEND:
2181       if (TARGET_64BIT && mode == DImode
2182           && GET_MODE (XEXP (x, 0)) == SImode)
2183         *total = COSTS_N_INSNS (2);
2184       else
2185         *total = COSTS_N_INSNS (1);
2186       return true;
2187
2188     default:
2189       return false;
2190     }
2191 }
2192
2193 /* Provide the costs of an addressing mode that contains ADDR.
2194    If ADDR is not a valid address, its cost is irrelevant.  */
2195
2196 static int
2197 mips_address_cost (rtx addr)
2198 {
2199   return mips_address_insns (addr, SImode);
2200 }
2201 \f
2202 /* Return one word of double-word value OP, taking into account the fixed
2203    endianness of certain registers.  HIGH_P is true to select the high part,
2204    false to select the low part.  */
2205
2206 rtx
2207 mips_subword (rtx op, int high_p)
2208 {
2209   unsigned int byte;
2210   enum machine_mode mode;
2211
2212   mode = GET_MODE (op);
2213   if (mode == VOIDmode)
2214     mode = DImode;
2215
2216   if (TARGET_BIG_ENDIAN ? !high_p : high_p)
2217     byte = UNITS_PER_WORD;
2218   else
2219     byte = 0;
2220
2221   if (REG_P (op))
2222     {
2223       if (FP_REG_P (REGNO (op)))
2224         return gen_rtx_REG (word_mode, high_p ? REGNO (op) + 1 : REGNO (op));
2225       if (REGNO (op) == HI_REGNUM)
2226         return gen_rtx_REG (word_mode, high_p ? HI_REGNUM : LO_REGNUM);
2227     }
2228
2229   if (MEM_P (op))
2230     return mips_rewrite_small_data (adjust_address (op, word_mode, byte));
2231
2232   return simplify_gen_subreg (word_mode, op, mode, byte);
2233 }
2234
2235
2236 /* Return true if a 64-bit move from SRC to DEST should be split into two.  */
2237
2238 bool
2239 mips_split_64bit_move_p (rtx dest, rtx src)
2240 {
2241   if (TARGET_64BIT)
2242     return false;
2243
2244   /* FP->FP moves can be done in a single instruction.  */
2245   if (FP_REG_RTX_P (src) && FP_REG_RTX_P (dest))
2246     return false;
2247
2248   /* Check for floating-point loads and stores.  They can be done using
2249      ldc1 and sdc1 on MIPS II and above.  */
2250   if (mips_isa > 1)
2251     {
2252       if (FP_REG_RTX_P (dest) && MEM_P (src))
2253         return false;
2254       if (FP_REG_RTX_P (src) && MEM_P (dest))
2255         return false;
2256     }
2257   return true;
2258 }
2259
2260
2261 /* Split a 64-bit move from SRC to DEST assuming that
2262    mips_split_64bit_move_p holds.
2263
2264    Moves into and out of FPRs cause some difficulty here.  Such moves
2265    will always be DFmode, since paired FPRs are not allowed to store
2266    DImode values.  The most natural representation would be two separate
2267    32-bit moves, such as:
2268
2269         (set (reg:SI $f0) (mem:SI ...))
2270         (set (reg:SI $f1) (mem:SI ...))
2271
2272    However, the second insn is invalid because odd-numbered FPRs are
2273    not allowed to store independent values.  Use the patterns load_df_low,
2274    load_df_high and store_df_high instead.  */
2275
2276 void
2277 mips_split_64bit_move (rtx dest, rtx src)
2278 {
2279   if (FP_REG_RTX_P (dest))
2280     {
2281       /* Loading an FPR from memory or from GPRs.  */
2282       emit_insn (gen_load_df_low (copy_rtx (dest), mips_subword (src, 0)));
2283       emit_insn (gen_load_df_high (dest, mips_subword (src, 1),
2284                                    copy_rtx (dest)));
2285     }
2286   else if (FP_REG_RTX_P (src))
2287     {
2288       /* Storing an FPR into memory or GPRs.  */
2289       emit_move_insn (mips_subword (dest, 0), mips_subword (src, 0));
2290       emit_insn (gen_store_df_high (mips_subword (dest, 1), src));
2291     }
2292   else
2293     {
2294       /* The operation can be split into two normal moves.  Decide in
2295          which order to do them.  */
2296       rtx low_dest;
2297
2298       low_dest = mips_subword (dest, 0);
2299       if (REG_P (low_dest)
2300           && reg_overlap_mentioned_p (low_dest, src))
2301         {
2302           emit_move_insn (mips_subword (dest, 1), mips_subword (src, 1));
2303           emit_move_insn (low_dest, mips_subword (src, 0));
2304         }
2305       else
2306         {
2307           emit_move_insn (low_dest, mips_subword (src, 0));
2308           emit_move_insn (mips_subword (dest, 1), mips_subword (src, 1));
2309         }
2310     }
2311 }
2312 \f
2313 /* Return the appropriate instructions to move SRC into DEST.  Assume
2314    that SRC is operand 1 and DEST is operand 0.  */
2315
2316 const char *
2317 mips_output_move (rtx dest, rtx src)
2318 {
2319   enum rtx_code dest_code, src_code;
2320   bool dbl_p;
2321
2322   dest_code = GET_CODE (dest);
2323   src_code = GET_CODE (src);
2324   dbl_p = (GET_MODE_SIZE (GET_MODE (dest)) == 8);
2325
2326   if (dbl_p && mips_split_64bit_move_p (dest, src))
2327     return "#";
2328
2329   if ((src_code == REG && GP_REG_P (REGNO (src)))
2330       || (!TARGET_MIPS16 && src == CONST0_RTX (GET_MODE (dest))))
2331     {
2332       if (dest_code == REG)
2333         {
2334           if (GP_REG_P (REGNO (dest)))
2335             return "move\t%0,%z1";
2336
2337           if (MD_REG_P (REGNO (dest)))
2338             return "mt%0\t%z1";
2339
2340           if (FP_REG_P (REGNO (dest)))
2341             return (dbl_p ? "dmtc1\t%z1,%0" : "mtc1\t%z1,%0");
2342
2343           if (ALL_COP_REG_P (REGNO (dest)))
2344             {
2345               static char retval[] = "dmtc_\t%z1,%0";
2346
2347               retval[4] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (dest));
2348               return (dbl_p ? retval : retval + 1);
2349             }
2350         }
2351       if (dest_code == MEM)
2352         return (dbl_p ? "sd\t%z1,%0" : "sw\t%z1,%0");
2353     }
2354   if (dest_code == REG && GP_REG_P (REGNO (dest)))
2355     {
2356       if (src_code == REG)
2357         {
2358           if (ST_REG_P (REGNO (src)) && ISA_HAS_8CC)
2359             return "lui\t%0,0x3f80\n\tmovf\t%0,%.,%1";
2360
2361           if (FP_REG_P (REGNO (src)))
2362             return (dbl_p ? "dmfc1\t%0,%1" : "mfc1\t%0,%1");
2363
2364           if (ALL_COP_REG_P (REGNO (src)))
2365             {
2366               static char retval[] = "dmfc_\t%0,%1";
2367
2368               retval[4] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (src));
2369               return (dbl_p ? retval : retval + 1);
2370             }
2371         }
2372
2373       if (src_code == MEM)
2374         return (dbl_p ? "ld\t%0,%1" : "lw\t%0,%1");
2375
2376       if (src_code == CONST_INT)
2377         {
2378           /* Don't use the X format, because that will give out of
2379              range numbers for 64 bit hosts and 32 bit targets.  */
2380           if (!TARGET_MIPS16)
2381             return "li\t%0,%1\t\t\t# %X1";
2382
2383           if (INTVAL (src) >= 0 && INTVAL (src) <= 0xffff)
2384             return "li\t%0,%1";
2385
2386           if (INTVAL (src) < 0 && INTVAL (src) >= -0xffff)
2387             return "#";
2388         }
2389
2390       if (src_code == HIGH)
2391         return "lui\t%0,%h1";
2392
2393       if (CONST_GP_P (src))
2394         return "move\t%0,%1";
2395
2396       if (symbolic_operand (src, VOIDmode))
2397         return (dbl_p ? "dla\t%0,%1" : "la\t%0,%1");
2398     }
2399   if (src_code == REG && FP_REG_P (REGNO (src)))
2400     {
2401       if (dest_code == REG && FP_REG_P (REGNO (dest)))
2402         {
2403           if (GET_MODE (dest) == V2SFmode)
2404             return "mov.ps\t%0,%1";
2405           else
2406             return (dbl_p ? "mov.d\t%0,%1" : "mov.s\t%0,%1");
2407         }
2408
2409       if (dest_code == MEM)
2410         return (dbl_p ? "sdc1\t%1,%0" : "swc1\t%1,%0");
2411     }
2412   if (dest_code == REG && FP_REG_P (REGNO (dest)))
2413     {
2414       if (src_code == MEM)
2415         return (dbl_p ? "ldc1\t%0,%1" : "lwc1\t%0,%1");
2416     }
2417   if (dest_code == REG && ALL_COP_REG_P (REGNO (dest)) && src_code == MEM)
2418     {
2419       static char retval[] = "l_c_\t%0,%1";
2420
2421       retval[1] = (dbl_p ? 'd' : 'w');
2422       retval[3] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (dest));
2423       return retval;
2424     }
2425   if (dest_code == MEM && src_code == REG && ALL_COP_REG_P (REGNO (src)))
2426     {
2427       static char retval[] = "s_c_\t%1,%0";
2428
2429       retval[1] = (dbl_p ? 'd' : 'w');
2430       retval[3] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (src));
2431       return retval;
2432     }
2433   gcc_unreachable ();
2434 }
2435 \f
2436 /* Restore $gp from its save slot.  Valid only when using o32 or
2437    o64 abicalls.  */
2438
2439 void
2440 mips_restore_gp (void)
2441 {
2442   rtx address, slot;
2443
2444   gcc_assert (TARGET_ABICALLS && TARGET_OLDABI);
2445
2446   address = mips_add_offset (pic_offset_table_rtx,
2447                              frame_pointer_needed
2448                              ? hard_frame_pointer_rtx
2449                              : stack_pointer_rtx,
2450                              current_function_outgoing_args_size);
2451   slot = gen_rtx_MEM (Pmode, address);
2452
2453   emit_move_insn (pic_offset_table_rtx, slot);
2454   if (!TARGET_EXPLICIT_RELOCS)
2455     emit_insn (gen_blockage ());
2456 }
2457 \f
2458 /* Emit an instruction of the form (set TARGET (CODE OP0 OP1)).  */
2459
2460 static void
2461 mips_emit_binary (enum rtx_code code, rtx target, rtx op0, rtx op1)
2462 {
2463   emit_insn (gen_rtx_SET (VOIDmode, target,
2464                           gen_rtx_fmt_ee (code, GET_MODE (target), op0, op1)));
2465 }
2466
2467 /* Return true if CMP1 is a suitable second operand for relational
2468    operator CODE.  See also the *sCC patterns in mips.md.  */
2469
2470 static bool
2471 mips_relational_operand_ok_p (enum rtx_code code, rtx cmp1)
2472 {
2473   switch (code)
2474     {
2475     case GT:
2476     case GTU:
2477       return reg_or_0_operand (cmp1, VOIDmode);
2478
2479     case GE:
2480     case GEU:
2481       return !TARGET_MIPS16 && cmp1 == const1_rtx;
2482
2483     case LT:
2484     case LTU:
2485       return arith_operand (cmp1, VOIDmode);
2486
2487     case LE:
2488       return sle_operand (cmp1, VOIDmode);
2489
2490     case LEU:
2491       return sleu_operand (cmp1, VOIDmode);
2492
2493     default:
2494       gcc_unreachable ();
2495     }
2496 }
2497
2498 /* Compare CMP0 and CMP1 using relational operator CODE and store the
2499    result in TARGET.  CMP0 and TARGET are register_operands that have
2500    the same integer mode.  If INVERT_PTR is nonnull, it's OK to set
2501    TARGET to the inverse of the result and flip *INVERT_PTR instead.  */
2502
2503 static void
2504 mips_emit_int_relational (enum rtx_code code, bool *invert_ptr,
2505                           rtx target, rtx cmp0, rtx cmp1)
2506 {
2507   /* First see if there is a MIPS instruction that can do this operation
2508      with CMP1 in its current form.  If not, try doing the same for the
2509      inverse operation.  If that also fails, force CMP1 into a register
2510      and try again.  */
2511   if (mips_relational_operand_ok_p (code, cmp1))
2512     mips_emit_binary (code, target, cmp0, cmp1);
2513   else
2514     {
2515       enum rtx_code inv_code = reverse_condition (code);
2516       if (!mips_relational_operand_ok_p (inv_code, cmp1))
2517         {
2518           cmp1 = force_reg (GET_MODE (cmp0), cmp1);
2519           mips_emit_int_relational (code, invert_ptr, target, cmp0, cmp1);
2520         }
2521       else if (invert_ptr == 0)
2522         {
2523           rtx inv_target = gen_reg_rtx (GET_MODE (target));
2524           mips_emit_binary (inv_code, inv_target, cmp0, cmp1);
2525           mips_emit_binary (XOR, target, inv_target, const1_rtx);
2526         }
2527       else
2528         {
2529           *invert_ptr = !*invert_ptr;
2530           mips_emit_binary (inv_code, target, cmp0, cmp1);
2531         }
2532     }
2533 }
2534
2535 /* Return a register that is zero iff CMP0 and CMP1 are equal.
2536    The register will have the same mode as CMP0.  */
2537
2538 static rtx
2539 mips_zero_if_equal (rtx cmp0, rtx cmp1)
2540 {
2541   if (cmp1 == const0_rtx)
2542     return cmp0;
2543
2544   if (uns_arith_operand (cmp1, VOIDmode))
2545     return expand_binop (GET_MODE (cmp0), xor_optab,
2546                          cmp0, cmp1, 0, 0, OPTAB_DIRECT);
2547
2548   return expand_binop (GET_MODE (cmp0), sub_optab,
2549                        cmp0, cmp1, 0, 0, OPTAB_DIRECT);
2550 }
2551
2552 /* Convert a comparison into something that can be used in a branch or
2553    conditional move.  cmp_operands[0] and cmp_operands[1] are the values
2554    being compared and *CODE is the code used to compare them.
2555
2556    Update *CODE, *OP0 and *OP1 so that they describe the final comparison.
2557    If NEED_EQ_NE_P, then only EQ/NE comparisons against zero are possible,
2558    otherwise any standard branch condition can be used.  The standard branch
2559    conditions are:
2560
2561       - EQ/NE between two registers.
2562       - any comparison between a register and zero.  */
2563
2564 static void
2565 mips_emit_compare (enum rtx_code *code, rtx *op0, rtx *op1, bool need_eq_ne_p)
2566 {
2567   if (GET_MODE_CLASS (GET_MODE (cmp_operands[0])) == MODE_INT)
2568     {
2569       if (!need_eq_ne_p && cmp_operands[1] == const0_rtx)
2570         {
2571           *op0 = cmp_operands[0];
2572           *op1 = cmp_operands[1];
2573         }
2574       else if (*code == EQ || *code == NE)
2575         {
2576           if (need_eq_ne_p)
2577             {
2578               *op0 = mips_zero_if_equal (cmp_operands[0], cmp_operands[1]);
2579               *op1 = const0_rtx;
2580             }
2581           else
2582             {
2583               *op0 = cmp_operands[0];
2584               *op1 = force_reg (GET_MODE (*op0), cmp_operands[1]);
2585             }
2586         }
2587       else
2588         {
2589           /* The comparison needs a separate scc instruction.  Store the
2590              result of the scc in *OP0 and compare it against zero.  */
2591           bool invert = false;
2592           *op0 = gen_reg_rtx (GET_MODE (cmp_operands[0]));
2593           *op1 = const0_rtx;
2594           mips_emit_int_relational (*code, &invert, *op0,
2595                                     cmp_operands[0], cmp_operands[1]);
2596           *code = (invert ? EQ : NE);
2597         }
2598     }
2599   else
2600     {
2601       enum rtx_code cmp_code;
2602
2603       /* Floating-point tests use a separate c.cond.fmt comparison to
2604          set a condition code register.  The branch or conditional move
2605          will then compare that register against zero.
2606
2607          Set CMP_CODE to the code of the comparison instruction and
2608          *CODE to the code that the branch or move should use.  */
2609       switch (*code)
2610         {
2611         case NE:
2612         case UNGE:
2613         case UNGT:
2614         case LTGT:
2615         case ORDERED:
2616           cmp_code = reverse_condition_maybe_unordered (*code);
2617           *code = EQ;
2618           break;
2619
2620         default:
2621           cmp_code = *code;
2622           *code = NE;
2623           break;
2624         }
2625       *op0 = (ISA_HAS_8CC
2626               ? gen_reg_rtx (CCmode)
2627               : gen_rtx_REG (CCmode, FPSW_REGNUM));
2628       *op1 = const0_rtx;
2629       mips_emit_binary (cmp_code, *op0, cmp_operands[0], cmp_operands[1]);
2630     }
2631 }
2632 \f
2633 /* Try comparing cmp_operands[0] and cmp_operands[1] using rtl code CODE.
2634    Store the result in TARGET and return true if successful.
2635
2636    On 64-bit targets, TARGET may be wider than cmp_operands[0].  */
2637
2638 bool
2639 mips_emit_scc (enum rtx_code code, rtx target)
2640 {
2641   if (GET_MODE_CLASS (GET_MODE (cmp_operands[0])) != MODE_INT)
2642     return false;
2643
2644   target = gen_lowpart (GET_MODE (cmp_operands[0]), target);
2645   if (code == EQ || code == NE)
2646     {
2647       rtx zie = mips_zero_if_equal (cmp_operands[0], cmp_operands[1]);
2648       mips_emit_binary (code, target, zie, const0_rtx);
2649     }
2650   else
2651     mips_emit_int_relational (code, 0, target,
2652                               cmp_operands[0], cmp_operands[1]);
2653   return true;
2654 }
2655
2656 /* Emit the common code for doing conditional branches.
2657    operand[0] is the label to jump to.
2658    The comparison operands are saved away by cmp{si,di,sf,df}.  */
2659
2660 void
2661 gen_conditional_branch (rtx *operands, enum rtx_code code)
2662 {
2663   rtx op0, op1, target;
2664
2665   mips_emit_compare (&code, &op0, &op1, TARGET_MIPS16);
2666   target = gen_rtx_IF_THEN_ELSE (VOIDmode,
2667                                  gen_rtx_fmt_ee (code, GET_MODE (op0),
2668                                                  op0, op1),
2669                                  gen_rtx_LABEL_REF (VOIDmode, operands[0]),
2670                                  pc_rtx);
2671   emit_jump_insn (gen_rtx_SET (VOIDmode, pc_rtx, target));
2672 }
2673
2674 /* Emit the common code for conditional moves.  OPERANDS is the array
2675    of operands passed to the conditional move define_expand.  */
2676
2677 void
2678 gen_conditional_move (rtx *operands)
2679 {
2680   enum rtx_code code;
2681   rtx op0, op1;
2682
2683   code = GET_CODE (operands[1]);
2684   mips_emit_compare (&code, &op0, &op1, true);
2685   emit_insn (gen_rtx_SET (VOIDmode, operands[0],
2686                           gen_rtx_IF_THEN_ELSE (GET_MODE (operands[0]),
2687                                                 gen_rtx_fmt_ee (code,
2688                                                                 GET_MODE (op0),
2689                                                                 op0, op1),
2690                                                 operands[2], operands[3])));
2691 }
2692
2693 /* Emit a conditional trap.  OPERANDS is the array of operands passed to
2694    the conditional_trap expander.  */
2695
2696 void
2697 mips_gen_conditional_trap (rtx *operands)
2698 {
2699   rtx op0, op1;
2700   enum rtx_code cmp_code = GET_CODE (operands[0]);
2701   enum machine_mode mode = GET_MODE (cmp_operands[0]);
2702
2703   /* MIPS conditional trap machine instructions don't have GT or LE
2704      flavors, so we must invert the comparison and convert to LT and
2705      GE, respectively.  */
2706   switch (cmp_code)
2707     {
2708     case GT: cmp_code = LT; break;
2709     case LE: cmp_code = GE; break;
2710     case GTU: cmp_code = LTU; break;
2711     case LEU: cmp_code = GEU; break;
2712     default: break;
2713     }
2714   if (cmp_code == GET_CODE (operands[0]))
2715     {
2716       op0 = cmp_operands[0];
2717       op1 = cmp_operands[1];
2718     }
2719   else
2720     {
2721       op0 = cmp_operands[1];
2722       op1 = cmp_operands[0];
2723     }
2724   op0 = force_reg (mode, op0);
2725   if (!arith_operand (op1, mode))
2726     op1 = force_reg (mode, op1);
2727
2728   emit_insn (gen_rtx_TRAP_IF (VOIDmode,
2729                               gen_rtx_fmt_ee (cmp_code, mode, op0, op1),
2730                               operands[1]));
2731 }
2732 \f
2733 /* Load function address ADDR into register DEST.  SIBCALL_P is true
2734    if the address is needed for a sibling call.  */
2735
2736 static void
2737 mips_load_call_address (rtx dest, rtx addr, int sibcall_p)
2738 {
2739   /* If we're generating PIC, and this call is to a global function,
2740      try to allow its address to be resolved lazily.  This isn't
2741      possible for NewABI sibcalls since the value of $gp on entry
2742      to the stub would be our caller's gp, not ours.  */
2743   if (TARGET_EXPLICIT_RELOCS
2744       && !(sibcall_p && TARGET_NEWABI)
2745       && global_got_operand (addr, VOIDmode))
2746     {
2747       rtx high, lo_sum_symbol;
2748
2749       high = mips_unspec_offset_high (dest, pic_offset_table_rtx,
2750                                       addr, SYMBOL_GOTOFF_CALL);
2751       lo_sum_symbol = mips_unspec_address (addr, SYMBOL_GOTOFF_CALL);
2752       if (Pmode == SImode)
2753         emit_insn (gen_load_callsi (dest, high, lo_sum_symbol));
2754       else
2755         emit_insn (gen_load_calldi (dest, high, lo_sum_symbol));
2756     }
2757   else
2758     emit_move_insn (dest, addr);
2759 }
2760
2761
2762 /* Expand a call or call_value instruction.  RESULT is where the
2763    result will go (null for calls), ADDR is the address of the
2764    function, ARGS_SIZE is the size of the arguments and AUX is
2765    the value passed to us by mips_function_arg.  SIBCALL_P is true
2766    if we are expanding a sibling call, false if we're expanding
2767    a normal call.  */
2768
2769 void
2770 mips_expand_call (rtx result, rtx addr, rtx args_size, rtx aux, int sibcall_p)
2771 {
2772   rtx orig_addr, pattern, insn;
2773
2774   orig_addr = addr;
2775   if (!call_insn_operand (addr, VOIDmode))
2776     {
2777       addr = gen_reg_rtx (Pmode);
2778       mips_load_call_address (addr, orig_addr, sibcall_p);
2779     }
2780
2781   if (TARGET_MIPS16
2782       && mips16_hard_float
2783       && build_mips16_call_stub (result, addr, args_size,
2784                                  aux == 0 ? 0 : (int) GET_MODE (aux)))
2785     return;
2786
2787   if (result == 0)
2788     pattern = (sibcall_p
2789                ? gen_sibcall_internal (addr, args_size)
2790                : gen_call_internal (addr, args_size));
2791   else if (GET_CODE (result) == PARALLEL && XVECLEN (result, 0) == 2)
2792     {
2793       rtx reg1, reg2;
2794
2795       reg1 = XEXP (XVECEXP (result, 0, 0), 0);
2796       reg2 = XEXP (XVECEXP (result, 0, 1), 0);
2797       pattern =
2798         (sibcall_p
2799          ? gen_sibcall_value_multiple_internal (reg1, addr, args_size, reg2)
2800          : gen_call_value_multiple_internal (reg1, addr, args_size, reg2));
2801     }
2802   else
2803     pattern = (sibcall_p
2804                ? gen_sibcall_value_internal (result, addr, args_size)
2805                : gen_call_value_internal (result, addr, args_size));
2806
2807   insn = emit_call_insn (pattern);
2808
2809   /* Lazy-binding stubs require $gp to be valid on entry.  */
2810   if (global_got_operand (orig_addr, VOIDmode))
2811     use_reg (&CALL_INSN_FUNCTION_USAGE (insn), pic_offset_table_rtx);
2812 }
2813
2814
2815 /* We can handle any sibcall when TARGET_SIBCALLS is true.  */
2816
2817 static bool
2818 mips_function_ok_for_sibcall (tree decl ATTRIBUTE_UNUSED,
2819                               tree exp ATTRIBUTE_UNUSED)
2820 {
2821   return TARGET_SIBCALLS;
2822 }
2823 \f
2824 /* Emit code to move general operand SRC into condition-code
2825    register DEST.  SCRATCH is a scratch TFmode float register.
2826    The sequence is:
2827
2828         FP1 = SRC
2829         FP2 = 0.0f
2830         DEST = FP2 < FP1
2831
2832    where FP1 and FP2 are single-precision float registers
2833    taken from SCRATCH.  */
2834
2835 void
2836 mips_emit_fcc_reload (rtx dest, rtx src, rtx scratch)
2837 {
2838   rtx fp1, fp2;
2839
2840   /* Change the source to SFmode.  */
2841   if (MEM_P (src))
2842     src = adjust_address (src, SFmode, 0);
2843   else if (REG_P (src) || GET_CODE (src) == SUBREG)
2844     src = gen_rtx_REG (SFmode, true_regnum (src));
2845
2846   fp1 = gen_rtx_REG (SFmode, REGNO (scratch));
2847   fp2 = gen_rtx_REG (SFmode, REGNO (scratch) + FP_INC);
2848
2849   emit_move_insn (copy_rtx (fp1), src);
2850   emit_move_insn (copy_rtx (fp2), CONST0_RTX (SFmode));
2851   emit_insn (gen_slt_sf (dest, fp2, fp1));
2852 }
2853 \f
2854 /* Emit code to change the current function's return address to
2855    ADDRESS.  SCRATCH is available as a scratch register, if needed.
2856    ADDRESS and SCRATCH are both word-mode GPRs.  */
2857
2858 void
2859 mips_set_return_address (rtx address, rtx scratch)
2860 {
2861   rtx slot_address;
2862
2863   compute_frame_size (get_frame_size ());
2864   gcc_assert ((cfun->machine->frame.mask >> 31) & 1);
2865   slot_address = mips_add_offset (scratch, stack_pointer_rtx,
2866                                   cfun->machine->frame.gp_sp_offset);
2867
2868   emit_move_insn (gen_rtx_MEM (GET_MODE (address), slot_address), address);
2869 }
2870 \f
2871 /* Emit straight-line code to move LENGTH bytes from SRC to DEST.
2872    Assume that the areas do not overlap.  */
2873
2874 static void
2875 mips_block_move_straight (rtx dest, rtx src, HOST_WIDE_INT length)
2876 {
2877   HOST_WIDE_INT offset, delta;
2878   unsigned HOST_WIDE_INT bits;
2879   int i;
2880   enum machine_mode mode;
2881   rtx *regs;
2882
2883   /* Work out how many bits to move at a time.  If both operands have
2884      half-word alignment, it is usually better to move in half words.
2885      For instance, lh/lh/sh/sh is usually better than lwl/lwr/swl/swr
2886      and lw/lw/sw/sw is usually better than ldl/ldr/sdl/sdr.
2887      Otherwise move word-sized chunks.  */
2888   if (MEM_ALIGN (src) == BITS_PER_WORD / 2
2889       && MEM_ALIGN (dest) == BITS_PER_WORD / 2)
2890     bits = BITS_PER_WORD / 2;
2891   else
2892     bits = BITS_PER_WORD;
2893
2894   mode = mode_for_size (bits, MODE_INT, 0);
2895   delta = bits / BITS_PER_UNIT;
2896
2897   /* Allocate a buffer for the temporary registers.  */
2898   regs = alloca (sizeof (rtx) * length / delta);
2899
2900   /* Load as many BITS-sized chunks as possible.  Use a normal load if
2901      the source has enough alignment, otherwise use left/right pairs.  */
2902   for (offset = 0, i = 0; offset + delta <= length; offset += delta, i++)
2903     {
2904       regs[i] = gen_reg_rtx (mode);
2905       if (MEM_ALIGN (src) >= bits)
2906         emit_move_insn (regs[i], adjust_address (src, mode, offset));
2907       else
2908         {
2909           rtx part = adjust_address (src, BLKmode, offset);
2910           if (!mips_expand_unaligned_load (regs[i], part, bits, 0))
2911             gcc_unreachable ();
2912         }
2913     }
2914
2915   /* Copy the chunks to the destination.  */
2916   for (offset = 0, i = 0; offset + delta <= length; offset += delta, i++)
2917     if (MEM_ALIGN (dest) >= bits)
2918       emit_move_insn (adjust_address (dest, mode, offset), regs[i]);
2919     else
2920       {
2921         rtx part = adjust_address (dest, BLKmode, offset);
2922         if (!mips_expand_unaligned_store (part, regs[i], bits, 0))
2923           gcc_unreachable ();
2924       }
2925
2926   /* Mop up any left-over bytes.  */
2927   if (offset < length)
2928     {
2929       src = adjust_address (src, BLKmode, offset);
2930       dest = adjust_address (dest, BLKmode, offset);
2931       move_by_pieces (dest, src, length - offset,
2932                       MIN (MEM_ALIGN (src), MEM_ALIGN (dest)), 0);
2933     }
2934 }
2935 \f
2936 #define MAX_MOVE_REGS 4
2937 #define MAX_MOVE_BYTES (MAX_MOVE_REGS * UNITS_PER_WORD)
2938
2939
2940 /* Helper function for doing a loop-based block operation on memory
2941    reference MEM.  Each iteration of the loop will operate on LENGTH
2942    bytes of MEM.
2943
2944    Create a new base register for use within the loop and point it to
2945    the start of MEM.  Create a new memory reference that uses this
2946    register.  Store them in *LOOP_REG and *LOOP_MEM respectively.  */
2947
2948 static void
2949 mips_adjust_block_mem (rtx mem, HOST_WIDE_INT length,
2950                        rtx *loop_reg, rtx *loop_mem)
2951 {
2952   *loop_reg = copy_addr_to_reg (XEXP (mem, 0));
2953
2954   /* Although the new mem does not refer to a known location,
2955      it does keep up to LENGTH bytes of alignment.  */
2956   *loop_mem = change_address (mem, BLKmode, *loop_reg);
2957   set_mem_align (*loop_mem, MIN (MEM_ALIGN (mem), length * BITS_PER_UNIT));
2958 }
2959
2960
2961 /* Move LENGTH bytes from SRC to DEST using a loop that moves MAX_MOVE_BYTES
2962    per iteration.  LENGTH must be at least MAX_MOVE_BYTES.  Assume that the
2963    memory regions do not overlap.  */
2964
2965 static void
2966 mips_block_move_loop (rtx dest, rtx src, HOST_WIDE_INT length)
2967 {
2968   rtx label, src_reg, dest_reg, final_src;
2969   HOST_WIDE_INT leftover;
2970
2971   leftover = length % MAX_MOVE_BYTES;
2972   length -= leftover;
2973
2974   /* Create registers and memory references for use within the loop.  */
2975   mips_adjust_block_mem (src, MAX_MOVE_BYTES, &src_reg, &src);
2976   mips_adjust_block_mem (dest, MAX_MOVE_BYTES, &dest_reg, &dest);
2977
2978   /* Calculate the value that SRC_REG should have after the last iteration
2979      of the loop.  */
2980   final_src = expand_simple_binop (Pmode, PLUS, src_reg, GEN_INT (length),
2981                                    0, 0, OPTAB_WIDEN);
2982
2983   /* Emit the start of the loop.  */
2984   label = gen_label_rtx ();
2985   emit_label (label);
2986
2987   /* Emit the loop body.  */
2988   mips_block_move_straight (dest, src, MAX_MOVE_BYTES);
2989
2990   /* Move on to the next block.  */
2991   emit_move_insn (src_reg, plus_constant (src_reg, MAX_MOVE_BYTES));
2992   emit_move_insn (dest_reg, plus_constant (dest_reg, MAX_MOVE_BYTES));
2993
2994   /* Emit the loop condition.  */
2995   if (Pmode == DImode)
2996     emit_insn (gen_cmpdi (src_reg, final_src));
2997   else
2998     emit_insn (gen_cmpsi (src_reg, final_src));
2999   emit_jump_insn (gen_bne (label));
3000
3001   /* Mop up any left-over bytes.  */
3002   if (leftover)
3003     mips_block_move_straight (dest, src, leftover);
3004 }
3005 \f
3006 /* Expand a movmemsi instruction.  */
3007
3008 bool
3009 mips_expand_block_move (rtx dest, rtx src, rtx length)
3010 {
3011   if (GET_CODE (length) == CONST_INT)
3012     {
3013       if (INTVAL (length) <= 2 * MAX_MOVE_BYTES)
3014         {
3015           mips_block_move_straight (dest, src, INTVAL (length));
3016           return true;
3017         }
3018       else if (optimize)
3019         {
3020           mips_block_move_loop (dest, src, INTVAL (length));
3021           return true;
3022         }
3023     }
3024   return false;
3025 }
3026 \f
3027 /* Argument support functions.  */
3028
3029 /* Initialize CUMULATIVE_ARGS for a function.  */
3030
3031 void
3032 init_cumulative_args (CUMULATIVE_ARGS *cum, tree fntype,
3033                       rtx libname ATTRIBUTE_UNUSED)
3034 {
3035   static CUMULATIVE_ARGS zero_cum;
3036   tree param, next_param;
3037
3038   *cum = zero_cum;
3039   cum->prototype = (fntype && TYPE_ARG_TYPES (fntype));
3040
3041   /* Determine if this function has variable arguments.  This is
3042      indicated by the last argument being 'void_type_mode' if there
3043      are no variable arguments.  The standard MIPS calling sequence
3044      passes all arguments in the general purpose registers in this case.  */
3045
3046   for (param = fntype ? TYPE_ARG_TYPES (fntype) : 0;
3047        param != 0; param = next_param)
3048     {
3049       next_param = TREE_CHAIN (param);
3050       if (next_param == 0 && TREE_VALUE (param) != void_type_node)
3051         cum->gp_reg_found = 1;
3052     }
3053 }
3054
3055
3056 /* Fill INFO with information about a single argument.  CUM is the
3057    cumulative state for earlier arguments.  MODE is the mode of this
3058    argument and TYPE is its type (if known).  NAMED is true if this
3059    is a named (fixed) argument rather than a variable one.  */
3060
3061 static void
3062 mips_arg_info (const CUMULATIVE_ARGS *cum, enum machine_mode mode,
3063                tree type, int named, struct mips_arg_info *info)
3064 {
3065   bool doubleword_aligned_p;
3066   unsigned int num_bytes, num_words, max_regs;
3067
3068   /* Work out the size of the argument.  */
3069   num_bytes = type ? int_size_in_bytes (type) : GET_MODE_SIZE (mode);
3070   num_words = (num_bytes + UNITS_PER_WORD - 1) / UNITS_PER_WORD;
3071
3072   /* Decide whether it should go in a floating-point register, assuming
3073      one is free.  Later code checks for availability.
3074
3075      The checks against UNITS_PER_FPVALUE handle the soft-float and
3076      single-float cases.  */
3077   switch (mips_abi)
3078     {
3079     case ABI_EABI:
3080       /* The EABI conventions have traditionally been defined in terms
3081          of TYPE_MODE, regardless of the actual type.  */
3082       info->fpr_p = ((GET_MODE_CLASS (mode) == MODE_FLOAT
3083                       || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
3084                      && GET_MODE_SIZE (mode) <= UNITS_PER_FPVALUE);
3085       break;
3086
3087     case ABI_32:
3088     case ABI_O64:
3089       /* Only leading floating-point scalars are passed in
3090          floating-point registers.  We also handle vector floats the same
3091          say, which is OK because they are not covered by the standard ABI.  */
3092       info->fpr_p = (!cum->gp_reg_found
3093                      && cum->arg_number < 2
3094                      && (type == 0 || SCALAR_FLOAT_TYPE_P (type)
3095                          || VECTOR_FLOAT_TYPE_P (type))
3096                      && (GET_MODE_CLASS (mode) == MODE_FLOAT
3097                          || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
3098                      && GET_MODE_SIZE (mode) <= UNITS_PER_FPVALUE);
3099       break;
3100
3101     case ABI_N32:
3102     case ABI_64:
3103       /* Scalar and complex floating-point types are passed in
3104          floating-point registers.  */
3105       info->fpr_p = (named
3106                      && (type == 0 || FLOAT_TYPE_P (type))
3107                      && (GET_MODE_CLASS (mode) == MODE_FLOAT
3108                          || GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT
3109                          || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
3110                      && GET_MODE_UNIT_SIZE (mode) <= UNITS_PER_FPVALUE);
3111
3112       /* ??? According to the ABI documentation, the real and imaginary
3113          parts of complex floats should be passed in individual registers.
3114          The real and imaginary parts of stack arguments are supposed
3115          to be contiguous and there should be an extra word of padding
3116          at the end.
3117
3118          This has two problems.  First, it makes it impossible to use a
3119          single "void *" va_list type, since register and stack arguments
3120          are passed differently.  (At the time of writing, MIPSpro cannot
3121          handle complex float varargs correctly.)  Second, it's unclear
3122          what should happen when there is only one register free.
3123
3124          For now, we assume that named complex floats should go into FPRs
3125          if there are two FPRs free, otherwise they should be passed in the
3126          same way as a struct containing two floats.  */
3127       if (info->fpr_p
3128           && GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT
3129           && GET_MODE_UNIT_SIZE (mode) < UNITS_PER_FPVALUE)
3130         {
3131           if (cum->num_gprs >= MAX_ARGS_IN_REGISTERS - 1)
3132             info->fpr_p = false;
3133           else
3134             num_words = 2;
3135         }
3136       break;
3137
3138     default:
3139       gcc_unreachable ();
3140     }
3141
3142   /* See whether the argument has doubleword alignment.  */
3143   doubleword_aligned_p = FUNCTION_ARG_BOUNDARY (mode, type) > BITS_PER_WORD;
3144
3145   /* Set REG_OFFSET to the register count we're interested in.
3146      The EABI allocates the floating-point registers separately,
3147      but the other ABIs allocate them like integer registers.  */
3148   info->reg_offset = (mips_abi == ABI_EABI && info->fpr_p
3149                       ? cum->num_fprs
3150                       : cum->num_gprs);
3151
3152   /* Advance to an even register if the argument is doubleword-aligned.  */
3153   if (doubleword_aligned_p)
3154     info->reg_offset += info->reg_offset & 1;
3155
3156   /* Work out the offset of a stack argument.  */
3157   info->stack_offset = cum->stack_words;
3158   if (doubleword_aligned_p)
3159     info->stack_offset += info->stack_offset & 1;
3160
3161   max_regs = MAX_ARGS_IN_REGISTERS - info->reg_offset;
3162
3163   /* Partition the argument between registers and stack.  */
3164   info->reg_words = MIN (num_words, max_regs);
3165   info->stack_words = num_words - info->reg_words;
3166 }
3167
3168
3169 /* Implement FUNCTION_ARG_ADVANCE.  */
3170
3171 void
3172 function_arg_advance (CUMULATIVE_ARGS *cum, enum machine_mode mode,
3173                       tree type, int named)
3174 {
3175   struct mips_arg_info info;
3176
3177   mips_arg_info (cum, mode, type, named, &info);
3178
3179   if (!info.fpr_p)
3180     cum->gp_reg_found = true;
3181
3182   /* See the comment above the cumulative args structure in mips.h
3183      for an explanation of what this code does.  It assumes the O32
3184      ABI, which passes at most 2 arguments in float registers.  */
3185   if (cum->arg_number < 2 && info.fpr_p)
3186     cum->fp_code += (mode == SFmode ? 1 : 2) << ((cum->arg_number - 1) * 2);
3187
3188   if (mips_abi != ABI_EABI || !info.fpr_p)
3189     cum->num_gprs = info.reg_offset + info.reg_words;
3190   else if (info.reg_words > 0)
3191     cum->num_fprs += FP_INC;
3192
3193   if (info.stack_words > 0)
3194     cum->stack_words = info.stack_offset + info.stack_words;
3195
3196   cum->arg_number++;
3197 }
3198
3199 /* Implement FUNCTION_ARG.  */
3200
3201 struct rtx_def *
3202 function_arg (const CUMULATIVE_ARGS *cum, enum machine_mode mode,
3203               tree type, int named)
3204 {
3205   struct mips_arg_info info;
3206
3207   /* We will be called with a mode of VOIDmode after the last argument
3208      has been seen.  Whatever we return will be passed to the call
3209      insn.  If we need a mips16 fp_code, return a REG with the code
3210      stored as the mode.  */
3211   if (mode == VOIDmode)
3212     {
3213       if (TARGET_MIPS16 && cum->fp_code != 0)
3214         return gen_rtx_REG ((enum machine_mode) cum->fp_code, 0);
3215
3216       else
3217         return 0;
3218     }
3219
3220   mips_arg_info (cum, mode, type, named, &info);
3221
3222   /* Return straight away if the whole argument is passed on the stack.  */
3223   if (info.reg_offset == MAX_ARGS_IN_REGISTERS)
3224     return 0;
3225
3226   if (type != 0
3227       && TREE_CODE (type) == RECORD_TYPE
3228       && TARGET_NEWABI
3229       && TYPE_SIZE_UNIT (type)
3230       && host_integerp (TYPE_SIZE_UNIT (type), 1)
3231       && named)
3232     {
3233       /* The Irix 6 n32/n64 ABIs say that if any 64 bit chunk of the
3234          structure contains a double in its entirety, then that 64 bit
3235          chunk is passed in a floating point register.  */
3236       tree field;
3237
3238       /* First check to see if there is any such field.  */
3239       for (field = TYPE_FIELDS (type); field; field = TREE_CHAIN (field))
3240         if (TREE_CODE (field) == FIELD_DECL
3241             && TREE_CODE (TREE_TYPE (field)) == REAL_TYPE
3242             && TYPE_PRECISION (TREE_TYPE (field)) == BITS_PER_WORD
3243             && host_integerp (bit_position (field), 0)
3244             && int_bit_position (field) % BITS_PER_WORD == 0)
3245           break;
3246
3247       if (field != 0)
3248         {
3249           /* Now handle the special case by returning a PARALLEL
3250              indicating where each 64 bit chunk goes.  INFO.REG_WORDS
3251              chunks are passed in registers.  */
3252           unsigned int i;
3253           HOST_WIDE_INT bitpos;
3254           rtx ret;
3255
3256           /* assign_parms checks the mode of ENTRY_PARM, so we must
3257              use the actual mode here.  */
3258           ret = gen_rtx_PARALLEL (mode, rtvec_alloc (info.reg_words));
3259
3260           bitpos = 0;
3261           field = TYPE_FIELDS (type);
3262           for (i = 0; i < info.reg_words; i++)
3263             {
3264               rtx reg;
3265
3266               for (; field; field = TREE_CHAIN (field))
3267                 if (TREE_CODE (field) == FIELD_DECL
3268                     && int_bit_position (field) >= bitpos)
3269                   break;
3270
3271               if (field
3272                   && int_bit_position (field) == bitpos
3273                   && TREE_CODE (TREE_TYPE (field)) == REAL_TYPE
3274                   && !TARGET_SOFT_FLOAT
3275                   && TYPE_PRECISION (TREE_TYPE (field)) == BITS_PER_WORD)
3276                 reg = gen_rtx_REG (DFmode, FP_ARG_FIRST + info.reg_offset + i);
3277               else
3278                 reg = gen_rtx_REG (DImode, GP_ARG_FIRST + info.reg_offset + i);
3279
3280               XVECEXP (ret, 0, i)
3281                 = gen_rtx_EXPR_LIST (VOIDmode, reg,
3282                                      GEN_INT (bitpos / BITS_PER_UNIT));
3283
3284               bitpos += BITS_PER_WORD;
3285             }
3286           return ret;
3287         }
3288     }
3289
3290   /* Handle the n32/n64 conventions for passing complex floating-point
3291      arguments in FPR pairs.  The real part goes in the lower register
3292      and the imaginary part goes in the upper register.  */
3293   if (TARGET_NEWABI
3294       && info.fpr_p
3295       && GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT)
3296     {
3297       rtx real, imag;
3298       enum machine_mode inner;
3299       int reg;
3300
3301       inner = GET_MODE_INNER (mode);
3302       reg = FP_ARG_FIRST + info.reg_offset;
3303       real = gen_rtx_EXPR_LIST (VOIDmode,
3304                                 gen_rtx_REG (inner, reg),
3305                                 const0_rtx);
3306       imag = gen_rtx_EXPR_LIST (VOIDmode,
3307                                 gen_rtx_REG (inner, reg + info.reg_words / 2),
3308                                 GEN_INT (GET_MODE_SIZE (inner)));
3309       return gen_rtx_PARALLEL (mode, gen_rtvec (2, real, imag));
3310     }
3311
3312   if (!info.fpr_p)
3313     return gen_rtx_REG (mode, GP_ARG_FIRST + info.reg_offset);
3314   else if (info.reg_offset == 1)
3315     /* This code handles the special o32 case in which the second word
3316        of the argument structure is passed in floating-point registers.  */
3317     return gen_rtx_REG (mode, FP_ARG_FIRST + FP_INC);
3318   else
3319     return gen_rtx_REG (mode, FP_ARG_FIRST + info.reg_offset);
3320 }
3321
3322
3323 /* Implement TARGET_ARG_PARTIAL_BYTES.  */
3324
3325 static int
3326 mips_arg_partial_bytes (CUMULATIVE_ARGS *cum,
3327                         enum machine_mode mode, tree type, bool named)
3328 {
3329   struct mips_arg_info info;
3330
3331   mips_arg_info (cum, mode, type, named, &info);
3332   return info.stack_words > 0 ? info.reg_words * UNITS_PER_WORD : 0;
3333 }
3334
3335
3336 /* Implement FUNCTION_ARG_BOUNDARY.  Every parameter gets at least
3337    PARM_BOUNDARY bits of alignment, but will be given anything up
3338    to STACK_BOUNDARY bits if the type requires it.  */
3339
3340 int
3341 function_arg_boundary (enum machine_mode mode, tree type)
3342 {
3343   unsigned int alignment;
3344
3345   alignment = type ? TYPE_ALIGN (type) : GET_MODE_ALIGNMENT (mode);
3346   if (alignment < PARM_BOUNDARY)
3347     alignment = PARM_BOUNDARY;
3348   if (alignment > STACK_BOUNDARY)
3349     alignment = STACK_BOUNDARY;
3350   return alignment;
3351 }
3352
3353 /* Return true if FUNCTION_ARG_PADDING (MODE, TYPE) should return
3354    upward rather than downward.  In other words, return true if the
3355    first byte of the stack slot has useful data, false if the last
3356    byte does.  */
3357
3358 bool
3359 mips_pad_arg_upward (enum machine_mode mode, tree type)
3360 {
3361   /* On little-endian targets, the first byte of every stack argument
3362      is passed in the first byte of the stack slot.  */
3363   if (!BYTES_BIG_ENDIAN)
3364     return true;
3365
3366   /* Otherwise, integral types are padded downward: the last byte of a
3367      stack argument is passed in the last byte of the stack slot.  */
3368   if (type != 0
3369       ? INTEGRAL_TYPE_P (type) || POINTER_TYPE_P (type)
3370       : GET_MODE_CLASS (mode) == MODE_INT)
3371     return false;
3372
3373   /* Big-endian o64 pads floating-point arguments downward.  */
3374   if (mips_abi == ABI_O64)
3375     if (type != 0 ? FLOAT_TYPE_P (type) : GET_MODE_CLASS (mode) == MODE_FLOAT)
3376       return false;
3377
3378   /* Other types are padded upward for o32, o64, n32 and n64.  */
3379   if (mips_abi != ABI_EABI)
3380     return true;
3381
3382   /* Arguments smaller than a stack slot are padded downward.  */
3383   if (mode != BLKmode)
3384     return (GET_MODE_BITSIZE (mode) >= PARM_BOUNDARY);
3385   else
3386     return (int_size_in_bytes (type) >= (PARM_BOUNDARY / BITS_PER_UNIT));
3387 }
3388
3389
3390 /* Likewise BLOCK_REG_PADDING (MODE, TYPE, ...).  Return !BYTES_BIG_ENDIAN
3391    if the least significant byte of the register has useful data.  Return
3392    the opposite if the most significant byte does.  */
3393
3394 bool
3395 mips_pad_reg_upward (enum machine_mode mode, tree type)
3396 {
3397   /* No shifting is required for floating-point arguments.  */
3398   if (type != 0 ? FLOAT_TYPE_P (type) : GET_MODE_CLASS (mode) == MODE_FLOAT)
3399     return !BYTES_BIG_ENDIAN;
3400
3401   /* Otherwise, apply the same padding to register arguments as we do
3402      to stack arguments.  */
3403   return mips_pad_arg_upward (mode, type);
3404 }
3405 \f
3406 static void
3407 mips_setup_incoming_varargs (CUMULATIVE_ARGS *cum, enum machine_mode mode,
3408                              tree type, int *pretend_size, int no_rtl)
3409 {
3410   CUMULATIVE_ARGS local_cum;
3411   int gp_saved, fp_saved;
3412
3413   /* The caller has advanced CUM up to, but not beyond, the last named
3414      argument.  Advance a local copy of CUM past the last "real" named
3415      argument, to find out how many registers are left over.  */
3416
3417   local_cum = *cum;
3418   FUNCTION_ARG_ADVANCE (local_cum, mode, type, 1);
3419
3420   /* Found out how many registers we need to save.  */
3421   gp_saved = MAX_ARGS_IN_REGISTERS - local_cum.num_gprs;
3422   fp_saved = (EABI_FLOAT_VARARGS_P
3423               ? MAX_ARGS_IN_REGISTERS - local_cum.num_fprs
3424               : 0);
3425
3426   if (!no_rtl)
3427     {
3428       if (gp_saved > 0)
3429         {
3430           rtx ptr, mem;
3431
3432           ptr = virtual_incoming_args_rtx;
3433           switch (mips_abi)
3434             {
3435             case ABI_32:
3436             case ABI_O64:
3437               ptr = plus_constant (ptr, local_cum.num_gprs * UNITS_PER_WORD);
3438               break;
3439
3440             case ABI_EABI:
3441               ptr = plus_constant (ptr, -gp_saved * UNITS_PER_WORD);
3442               break;
3443             }
3444           mem = gen_rtx_MEM (BLKmode, ptr);
3445           set_mem_alias_set (mem, get_varargs_alias_set ());
3446
3447           move_block_from_reg (local_cum.num_gprs + GP_ARG_FIRST,
3448                                mem, gp_saved);
3449         }
3450       if (fp_saved > 0)
3451         {
3452           /* We can't use move_block_from_reg, because it will use
3453              the wrong mode.  */
3454           enum machine_mode mode;
3455           int off, i;
3456
3457           /* Set OFF to the offset from virtual_incoming_args_rtx of
3458              the first float register.  The FP save area lies below
3459              the integer one, and is aligned to UNITS_PER_FPVALUE bytes.  */
3460           off = -gp_saved * UNITS_PER_WORD;
3461           off &= ~(UNITS_PER_FPVALUE - 1);
3462           off -= fp_saved * UNITS_PER_FPREG;
3463
3464           mode = TARGET_SINGLE_FLOAT ? SFmode : DFmode;
3465
3466           for (i = local_cum.num_fprs; i < MAX_ARGS_IN_REGISTERS; i += FP_INC)
3467             {
3468               rtx ptr, mem;
3469
3470               ptr = plus_constant (virtual_incoming_args_rtx, off);
3471               mem = gen_rtx_MEM (mode, ptr);
3472               set_mem_alias_set (mem, get_varargs_alias_set ());
3473               emit_move_insn (mem, gen_rtx_REG (mode, FP_ARG_FIRST + i));
3474               off += UNITS_PER_HWFPVALUE;
3475             }
3476         }
3477     }
3478   if (TARGET_OLDABI)
3479     {
3480       /* No need for pretend arguments: the register parameter area was
3481          allocated by the caller.  */
3482       *pretend_size = 0;
3483       return;
3484     }
3485   *pretend_size = (gp_saved * UNITS_PER_WORD) + (fp_saved * UNITS_PER_FPREG);
3486 }
3487
3488 /* Create the va_list data type.
3489    We keep 3 pointers, and two offsets.
3490    Two pointers are to the overflow area, which starts at the CFA.
3491      One of these is constant, for addressing into the GPR save area below it.
3492      The other is advanced up the stack through the overflow region.
3493    The third pointer is to the GPR save area.  Since the FPR save area
3494      is just below it, we can address FPR slots off this pointer.
3495    We also keep two one-byte offsets, which are to be subtracted from the
3496      constant pointers to yield addresses in the GPR and FPR save areas.
3497      These are downcounted as float or non-float arguments are used,
3498      and when they get to zero, the argument must be obtained from the
3499      overflow region.
3500    If !EABI_FLOAT_VARARGS_P, then no FPR save area exists, and a single
3501      pointer is enough.  It's started at the GPR save area, and is
3502      advanced, period.
3503    Note that the GPR save area is not constant size, due to optimization
3504      in the prologue.  Hence, we can't use a design with two pointers
3505      and two offsets, although we could have designed this with two pointers
3506      and three offsets.  */
3507
3508 static tree
3509 mips_build_builtin_va_list (void)
3510 {
3511   if (EABI_FLOAT_VARARGS_P)
3512     {
3513       tree f_ovfl, f_gtop, f_ftop, f_goff, f_foff, f_res, record;
3514       tree array, index;
3515
3516       record = (*lang_hooks.types.make_type) (RECORD_TYPE);
3517
3518       f_ovfl = build_decl (FIELD_DECL, get_identifier ("__overflow_argptr"),
3519                           ptr_type_node);
3520       f_gtop = build_decl (FIELD_DECL, get_identifier ("__gpr_top"),
3521                           ptr_type_node);
3522       f_ftop = build_decl (FIELD_DECL, get_identifier ("__fpr_top"),
3523                           ptr_type_node);
3524       f_goff = build_decl (FIELD_DECL, get_identifier ("__gpr_offset"),
3525                           unsigned_char_type_node);
3526       f_foff = build_decl (FIELD_DECL, get_identifier ("__fpr_offset"),
3527                           unsigned_char_type_node);
3528       /* Explicitly pad to the size of a pointer, so that -Wpadded won't
3529          warn on every user file.  */
3530       index = build_int_cst (NULL_TREE, GET_MODE_SIZE (ptr_mode) - 2 - 1);
3531       array = build_array_type (unsigned_char_type_node,
3532                                 build_index_type (index));
3533       f_res = build_decl (FIELD_DECL, get_identifier ("__reserved"), array);
3534
3535       DECL_FIELD_CONTEXT (f_ovfl) = record;
3536       DECL_FIELD_CONTEXT (f_gtop) = record;
3537       DECL_FIELD_CONTEXT (f_ftop) = record;
3538       DECL_FIELD_CONTEXT (f_goff) = record;
3539       DECL_FIELD_CONTEXT (f_foff) = record;
3540       DECL_FIELD_CONTEXT (f_res) = record;
3541
3542       TYPE_FIELDS (record) = f_ovfl;
3543       TREE_CHAIN (f_ovfl) = f_gtop;
3544       TREE_CHAIN (f_gtop) = f_ftop;
3545       TREE_CHAIN (f_ftop) = f_goff;
3546       TREE_CHAIN (f_goff) = f_foff;
3547       TREE_CHAIN (f_foff) = f_res;
3548
3549       layout_type (record);
3550       return record;
3551     }
3552   else if (TARGET_IRIX && TARGET_IRIX6)
3553     /* On IRIX 6, this type is 'char *'.  */
3554     return build_pointer_type (char_type_node);
3555   else
3556     /* Otherwise, we use 'void *'.  */
3557     return ptr_type_node;
3558 }
3559
3560 /* Implement va_start.  */
3561
3562 void
3563 mips_va_start (tree valist, rtx nextarg)
3564 {
3565   const CUMULATIVE_ARGS *cum = &current_function_args_info;
3566
3567   /* ARG_POINTER_REGNUM is initialized to STACK_POINTER_BOUNDARY, but
3568      since the stack is aligned for a pair of argument-passing slots,
3569      and the beginning of a variable argument list may be an odd slot,
3570      we have to decrease its alignment.  */
3571   if (cfun && cfun->emit->regno_pointer_align)
3572     while (((current_function_pretend_args_size * BITS_PER_UNIT)
3573             & (REGNO_POINTER_ALIGN (ARG_POINTER_REGNUM) - 1)) != 0)
3574       REGNO_POINTER_ALIGN (ARG_POINTER_REGNUM) /= 2;
3575
3576   if (mips_abi == ABI_EABI)
3577     {
3578       int gpr_save_area_size;
3579
3580       gpr_save_area_size
3581         = (MAX_ARGS_IN_REGISTERS - cum->num_gprs) * UNITS_PER_WORD;
3582
3583       if (EABI_FLOAT_VARARGS_P)
3584         {
3585           tree f_ovfl, f_gtop, f_ftop, f_goff, f_foff;
3586           tree ovfl, gtop, ftop, goff, foff;
3587           tree t;
3588           int fpr_offset;
3589           int fpr_save_area_size;
3590
3591           f_ovfl = TYPE_FIELDS (va_list_type_node);
3592           f_gtop = TREE_CHAIN (f_ovfl);
3593           f_ftop = TREE_CHAIN (f_gtop);
3594           f_goff = TREE_CHAIN (f_ftop);
3595           f_foff = TREE_CHAIN (f_goff);
3596
3597           ovfl = build (COMPONENT_REF, TREE_TYPE (f_ovfl), valist, f_ovfl,
3598                         NULL_TREE);
3599           gtop = build (COMPONENT_REF, TREE_TYPE (f_gtop), valist, f_gtop,
3600                         NULL_TREE);
3601           ftop = build (COMPONENT_REF, TREE_TYPE (f_ftop), valist, f_ftop,
3602                         NULL_TREE);
3603           goff = build (COMPONENT_REF, TREE_TYPE (f_goff), valist, f_goff,
3604                         NULL_TREE);
3605           foff = build (COMPONENT_REF, TREE_TYPE (f_foff), valist, f_foff,
3606                         NULL_TREE);
3607
3608           /* Emit code to initialize OVFL, which points to the next varargs
3609              stack argument.  CUM->STACK_WORDS gives the number of stack
3610              words used by named arguments.  */
3611           t = make_tree (TREE_TYPE (ovfl), virtual_incoming_args_rtx);
3612           if (cum->stack_words > 0)
3613             t = build (PLUS_EXPR, TREE_TYPE (ovfl), t,
3614                        build_int_cst (NULL_TREE,
3615                                       cum->stack_words * UNITS_PER_WORD));
3616           t = build (MODIFY_EXPR, TREE_TYPE (ovfl), ovfl, t);
3617           expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
3618
3619           /* Emit code to initialize GTOP, the top of the GPR save area.  */
3620           t = make_tree (TREE_TYPE (gtop), virtual_incoming_args_rtx);
3621           t = build (MODIFY_EXPR, TREE_TYPE (gtop), gtop, t);
3622           expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
3623
3624           /* Emit code to initialize FTOP, the top of the FPR save area.
3625              This address is gpr_save_area_bytes below GTOP, rounded
3626              down to the next fp-aligned boundary.  */
3627           t = make_tree (TREE_TYPE (ftop), virtual_incoming_args_rtx);
3628           fpr_offset = gpr_save_area_size + UNITS_PER_FPVALUE - 1;
3629           fpr_offset &= ~(UNITS_PER_FPVALUE - 1);
3630           if (fpr_offset)
3631             t = build (PLUS_EXPR, TREE_TYPE (ftop), t,
3632                        build_int_cst (NULL_TREE, -fpr_offset));
3633           t = build (MODIFY_EXPR, TREE_TYPE (ftop), ftop, t);
3634           expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
3635
3636           /* Emit code to initialize GOFF, the offset from GTOP of the
3637              next GPR argument.  */
3638           t = build (MODIFY_EXPR, TREE_TYPE (goff), goff,
3639                      build_int_cst (NULL_TREE, gpr_save_area_size));
3640           expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
3641
3642           /* Likewise emit code to initialize FOFF, the offset from FTOP
3643              of the next FPR argument.  */
3644           fpr_save_area_size
3645             = (MAX_ARGS_IN_REGISTERS - cum->num_fprs) * UNITS_PER_FPREG;
3646           t = build (MODIFY_EXPR, TREE_TYPE (foff), foff,
3647                      build_int_cst (NULL_TREE, fpr_save_area_size));
3648           expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
3649         }
3650       else
3651         {
3652           /* Everything is in the GPR save area, or in the overflow
3653              area which is contiguous with it.  */
3654           nextarg = plus_constant (nextarg, -gpr_save_area_size);
3655           std_expand_builtin_va_start (valist, nextarg);
3656         }
3657     }
3658   else
3659     std_expand_builtin_va_start (valist, nextarg);
3660 }
3661 \f
3662 /* Implement va_arg.  */
3663
3664 static tree
3665 mips_gimplify_va_arg_expr (tree valist, tree type, tree *pre_p, tree *post_p)
3666 {
3667   HOST_WIDE_INT size, rsize;
3668   tree addr;
3669   bool indirect;
3670
3671   indirect = pass_by_reference (NULL, TYPE_MODE (type), type, 0);
3672
3673   if (indirect)
3674     type = build_pointer_type (type);
3675
3676   size = int_size_in_bytes (type);
3677   rsize = (size + UNITS_PER_WORD - 1) & -UNITS_PER_WORD;
3678
3679   if (mips_abi != ABI_EABI || !EABI_FLOAT_VARARGS_P)
3680     addr = std_gimplify_va_arg_expr (valist, type, pre_p, post_p);
3681   else
3682     {
3683       /* Not a simple merged stack.      */
3684
3685       tree f_ovfl, f_gtop, f_ftop, f_goff, f_foff;
3686       tree ovfl, top, off, align;
3687       HOST_WIDE_INT osize;
3688       tree t, u;
3689
3690       f_ovfl = TYPE_FIELDS (va_list_type_node);
3691       f_gtop = TREE_CHAIN (f_ovfl);
3692       f_ftop = TREE_CHAIN (f_gtop);
3693       f_goff = TREE_CHAIN (f_ftop);
3694       f_foff = TREE_CHAIN (f_goff);
3695
3696       /* We maintain separate pointers and offsets for floating-point
3697          and integer arguments, but we need similar code in both cases.
3698          Let:
3699
3700          TOP be the top of the register save area;
3701          OFF be the offset from TOP of the next register;
3702          ADDR_RTX be the address of the argument;
3703          RSIZE be the number of bytes used to store the argument
3704          when it's in the register save area;
3705          OSIZE be the number of bytes used to store it when it's
3706          in the stack overflow area; and
3707          PADDING be (BYTES_BIG_ENDIAN ? OSIZE - RSIZE : 0)
3708
3709          The code we want is:
3710
3711          1: off &= -rsize;        // round down
3712          2: if (off != 0)
3713          3:   {
3714          4:      addr_rtx = top - off;
3715          5:      off -= rsize;
3716          6:   }
3717          7: else
3718          8:   {
3719          9:      ovfl += ((intptr_t) ovfl + osize - 1) & -osize;
3720          10:     addr_rtx = ovfl + PADDING;
3721          11:     ovfl += osize;
3722          14:   }
3723
3724          [1] and [9] can sometimes be optimized away.  */
3725
3726       ovfl = build (COMPONENT_REF, TREE_TYPE (f_ovfl), valist, f_ovfl,
3727                     NULL_TREE);
3728
3729       if (GET_MODE_CLASS (TYPE_MODE (type)) == MODE_FLOAT
3730           && GET_MODE_SIZE (TYPE_MODE (type)) <= UNITS_PER_FPVALUE)
3731         {
3732           top = build (COMPONENT_REF, TREE_TYPE (f_ftop), valist, f_ftop,
3733                        NULL_TREE);
3734           off = build (COMPONENT_REF, TREE_TYPE (f_foff), valist, f_foff,
3735                        NULL_TREE);
3736
3737           /* When floating-point registers are saved to the stack,
3738              each one will take up UNITS_PER_HWFPVALUE bytes, regardless
3739              of the float's precision.  */
3740           rsize = UNITS_PER_HWFPVALUE;
3741
3742           /* Overflow arguments are padded to UNITS_PER_WORD bytes
3743              (= PARM_BOUNDARY bits).  This can be different from RSIZE
3744              in two cases:
3745
3746              (1) On 32-bit targets when TYPE is a structure such as:
3747
3748              struct s { float f; };
3749
3750              Such structures are passed in paired FPRs, so RSIZE
3751              will be 8 bytes.  However, the structure only takes
3752              up 4 bytes of memory, so OSIZE will only be 4.
3753
3754              (2) In combinations such as -mgp64 -msingle-float
3755              -fshort-double.  Doubles passed in registers
3756              will then take up 4 (UNITS_PER_HWFPVALUE) bytes,
3757              but those passed on the stack take up
3758              UNITS_PER_WORD bytes.  */
3759           osize = MAX (GET_MODE_SIZE (TYPE_MODE (type)), UNITS_PER_WORD);
3760         }
3761       else
3762         {
3763           top = build (COMPONENT_REF, TREE_TYPE (f_gtop), valist, f_gtop,
3764                        NULL_TREE);
3765           off = build (COMPONENT_REF, TREE_TYPE (f_goff), valist, f_goff,
3766                        NULL_TREE);
3767           if (rsize > UNITS_PER_WORD)
3768             {
3769               /* [1] Emit code for: off &= -rsize.      */
3770               t = build (BIT_AND_EXPR, TREE_TYPE (off), off,
3771                          build_int_cst (NULL_TREE, -rsize));
3772               t = build (MODIFY_EXPR, TREE_TYPE (off), off, t);
3773               gimplify_and_add (t, pre_p);
3774             }
3775           osize = rsize;
3776         }
3777
3778       /* [2] Emit code to branch if off == 0.  */
3779       t = lang_hooks.truthvalue_conversion (off);
3780       addr = build (COND_EXPR, ptr_type_node, t, NULL, NULL);
3781
3782       /* [5] Emit code for: off -= rsize.  We do this as a form of
3783          post-increment not available to C.  Also widen for the
3784          coming pointer arithmetic.  */
3785       t = fold_convert (TREE_TYPE (off), build_int_cst (NULL_TREE, rsize));
3786       t = build (POSTDECREMENT_EXPR, TREE_TYPE (off), off, t);
3787       t = fold_convert (sizetype, t);
3788       t = fold_convert (TREE_TYPE (top), t);
3789
3790       /* [4] Emit code for: addr_rtx = top - off.  On big endian machines,
3791          the argument has RSIZE - SIZE bytes of leading padding.  */
3792       t = build (MINUS_EXPR, TREE_TYPE (top), top, t);
3793       if (BYTES_BIG_ENDIAN && rsize > size)
3794         {
3795           u = fold_convert (TREE_TYPE (t), build_int_cst (NULL_TREE,
3796                                                           rsize - size));
3797           t = build (PLUS_EXPR, TREE_TYPE (t), t, u);
3798         }
3799       COND_EXPR_THEN (addr) = t;
3800
3801       if (osize > UNITS_PER_WORD)
3802         {
3803           /* [9] Emit: ovfl += ((intptr_t) ovfl + osize - 1) & -osize.  */
3804           u = fold_convert (TREE_TYPE (ovfl),
3805                             build_int_cst (NULL_TREE, osize - 1));
3806           t = build (PLUS_EXPR, TREE_TYPE (ovfl), ovfl, u);
3807           u = fold_convert (TREE_TYPE (ovfl),
3808                             build_int_cst (NULL_TREE, -osize));
3809           t = build (BIT_AND_EXPR, TREE_TYPE (ovfl), t, u);
3810           align = build (MODIFY_EXPR, TREE_TYPE (ovfl), ovfl, t);
3811         }
3812       else
3813         align = NULL;
3814
3815       /* [10, 11].      Emit code to store ovfl in addr_rtx, then
3816          post-increment ovfl by osize.  On big-endian machines,
3817          the argument has OSIZE - SIZE bytes of leading padding.  */
3818       u = fold_convert (TREE_TYPE (ovfl),
3819                         build_int_cst (NULL_TREE, osize));
3820       t = build (POSTINCREMENT_EXPR, TREE_TYPE (ovfl), ovfl, u);
3821       if (BYTES_BIG_ENDIAN && osize > size)
3822         {
3823           u = fold_convert (TREE_TYPE (t),
3824                             build_int_cst (NULL_TREE, osize - size));
3825           t = build (PLUS_EXPR, TREE_TYPE (t), t, u);
3826         }
3827
3828       /* String [9] and [10,11] together.  */
3829       if (align)
3830         t = build (COMPOUND_EXPR, TREE_TYPE (t), align, t);
3831       COND_EXPR_ELSE (addr) = t;
3832
3833       addr = fold_convert (build_pointer_type (type), addr);
3834       addr = build_fold_indirect_ref (addr);
3835     }
3836
3837   if (indirect)
3838     addr = build_fold_indirect_ref (addr);
3839
3840   return addr;
3841 }
3842 \f
3843 /* Return true if it is possible to use left/right accesses for a
3844    bitfield of WIDTH bits starting BITPOS bits into *OP.  When
3845    returning true, update *OP, *LEFT and *RIGHT as follows:
3846
3847    *OP is a BLKmode reference to the whole field.
3848
3849    *LEFT is a QImode reference to the first byte if big endian or
3850    the last byte if little endian.  This address can be used in the
3851    left-side instructions (lwl, swl, ldl, sdl).
3852
3853    *RIGHT is a QImode reference to the opposite end of the field and
3854    can be used in the parterning right-side instruction.  */
3855
3856 static bool
3857 mips_get_unaligned_mem (rtx *op, unsigned int width, int bitpos,
3858                         rtx *left, rtx *right)
3859 {
3860   rtx first, last;
3861
3862   /* Check that the operand really is a MEM.  Not all the extv and
3863      extzv predicates are checked.  */
3864   if (!MEM_P (*op))
3865     return false;
3866
3867   /* Check that the size is valid.  */
3868   if (width != 32 && (!TARGET_64BIT || width != 64))
3869     return false;
3870
3871   /* We can only access byte-aligned values.  Since we are always passed
3872      a reference to the first byte of the field, it is not necessary to
3873      do anything with BITPOS after this check.  */
3874   if (bitpos % BITS_PER_UNIT != 0)
3875     return false;
3876
3877   /* Reject aligned bitfields: we want to use a normal load or store
3878      instead of a left/right pair.  */
3879   if (MEM_ALIGN (*op) >= width)
3880     return false;
3881
3882   /* Adjust *OP to refer to the whole field.  This also has the effect
3883      of legitimizing *OP's address for BLKmode, possibly simplifying it.  */
3884   *op = adjust_address (*op, BLKmode, 0);
3885   set_mem_size (*op, GEN_INT (width / BITS_PER_UNIT));
3886
3887   /* Get references to both ends of the field.  We deliberately don't
3888      use the original QImode *OP for FIRST since the new BLKmode one
3889      might have a simpler address.  */
3890   first = adjust_address (*op, QImode, 0);
3891   last = adjust_address (*op, QImode, width / BITS_PER_UNIT - 1);
3892
3893   /* Allocate to LEFT and RIGHT according to endianness.  LEFT should
3894      be the upper word and RIGHT the lower word.  */
3895   if (TARGET_BIG_ENDIAN)
3896     *left = first, *right = last;
3897   else
3898     *left = last, *right = first;
3899
3900   return true;
3901 }
3902
3903
3904 /* Try to emit the equivalent of (set DEST (zero_extract SRC WIDTH BITPOS)).
3905    Return true on success.  We only handle cases where zero_extract is
3906    equivalent to sign_extract.  */
3907
3908 bool
3909 mips_expand_unaligned_load (rtx dest, rtx src, unsigned int width, int bitpos)
3910 {
3911   rtx left, right, temp;
3912
3913   /* If TARGET_64BIT, the destination of a 32-bit load will be a
3914      paradoxical word_mode subreg.  This is the only case in which
3915      we allow the destination to be larger than the source.  */
3916   if (GET_CODE (dest) == SUBREG
3917       && GET_MODE (dest) == DImode
3918       && SUBREG_BYTE (dest) == 0
3919       && GET_MODE (SUBREG_REG (dest)) == SImode)
3920     dest = SUBREG_REG (dest);
3921
3922   /* After the above adjustment, the destination must be the same
3923      width as the source.  */
3924   if (GET_MODE_BITSIZE (GET_MODE (dest)) != width)
3925     return false;
3926
3927   if (!mips_get_unaligned_mem (&src, width, bitpos, &left, &right))
3928     return false;
3929
3930   temp = gen_reg_rtx (GET_MODE (dest));
3931   if (GET_MODE (dest) == DImode)
3932     {
3933       emit_insn (gen_mov_ldl (temp, src, left));
3934       emit_insn (gen_mov_ldr (dest, copy_rtx (src), right, temp));
3935     }
3936   else
3937     {
3938       emit_insn (gen_mov_lwl (temp, src, left));
3939       emit_insn (gen_mov_lwr (dest, copy_rtx (src), right, temp));
3940     }
3941   return true;
3942 }
3943
3944
3945 /* Try to expand (set (zero_extract DEST WIDTH BITPOS) SRC).  Return
3946    true on success.  */
3947
3948 bool
3949 mips_expand_unaligned_store (rtx dest, rtx src, unsigned int width, int bitpos)
3950 {
3951   rtx left, right;
3952
3953   if (!mips_get_unaligned_mem (&dest, width, bitpos, &left, &right))
3954     return false;
3955
3956   src = gen_lowpart (mode_for_size (width, MODE_INT, 0), src);
3957
3958   if (GET_MODE (src) == DImode)
3959     {
3960       emit_insn (gen_mov_sdl (dest, src, left));
3961       emit_insn (gen_mov_sdr (copy_rtx (dest), copy_rtx (src), right));
3962     }
3963   else
3964     {
3965       emit_insn (gen_mov_swl (dest, src, left));
3966       emit_insn (gen_mov_swr (copy_rtx (dest), copy_rtx (src), right));
3967     }
3968   return true;
3969 }
3970 \f
3971 /* Set up globals to generate code for the ISA or processor
3972    described by INFO.  */
3973
3974 static void
3975 mips_set_architecture (const struct mips_cpu_info *info)
3976 {
3977   if (info != 0)
3978     {
3979       mips_arch_info = info;
3980       mips_arch = info->cpu;
3981       mips_isa = info->isa;
3982     }
3983 }
3984
3985
3986 /* Likewise for tuning.  */
3987
3988 static void
3989 mips_set_tune (const struct mips_cpu_info *info)
3990 {
3991   if (info != 0)
3992     {
3993       mips_tune_info = info;
3994       mips_tune = info->cpu;
3995     }
3996 }
3997
3998
3999 /* Set up the threshold for data to go into the small data area, instead
4000    of the normal data area, and detect any conflicts in the switches.  */
4001
4002 void
4003 override_options (void)
4004 {
4005   int i, start, regno;
4006   enum machine_mode mode;
4007
4008   mips_section_threshold = g_switch_set ? g_switch_value : MIPS_DEFAULT_GVALUE;
4009
4010   /* Interpret -mabi.  */
4011   mips_abi = MIPS_ABI_DEFAULT;
4012   if (mips_abi_string != 0)
4013     {
4014       if (strcmp (mips_abi_string, "32") == 0)
4015         mips_abi = ABI_32;
4016       else if (strcmp (mips_abi_string, "o64") == 0)
4017         mips_abi = ABI_O64;
4018       else if (strcmp (mips_abi_string, "n32") == 0)
4019         mips_abi = ABI_N32;
4020       else if (strcmp (mips_abi_string, "64") == 0)
4021         mips_abi = ABI_64;
4022       else if (strcmp (mips_abi_string, "eabi") == 0)
4023         mips_abi = ABI_EABI;
4024       else
4025         fatal_error ("bad value (%s) for -mabi= switch", mips_abi_string);
4026     }
4027
4028   /* The following code determines the architecture and register size.
4029      Similar code was added to GAS 2.14 (see tc-mips.c:md_after_parse_args()).
4030      The GAS and GCC code should be kept in sync as much as possible.  */
4031
4032   if (mips_arch_string != 0)
4033     mips_set_architecture (mips_parse_cpu ("-march", mips_arch_string));
4034
4035   if (mips_isa_string != 0)
4036     {
4037       /* Handle -mipsN.  */
4038       char *whole_isa_str = concat ("mips", mips_isa_string, NULL);
4039       const struct mips_cpu_info *isa_info;
4040
4041       isa_info = mips_parse_cpu ("-mips option", whole_isa_str);
4042       free (whole_isa_str);
4043
4044       /* -march takes precedence over -mipsN, since it is more descriptive.
4045          There's no harm in specifying both as long as the ISA levels
4046          are the same.  */
4047       if (mips_arch_info != 0 && mips_isa != isa_info->isa)
4048         error ("-mips%s conflicts with the other architecture options, "
4049                "which specify a MIPS%d processor",
4050                mips_isa_string, mips_isa);
4051
4052       /* Set architecture based on the given option.  */
4053       mips_set_architecture (isa_info);
4054     }
4055
4056   if (mips_arch_info == 0)
4057     {
4058 #ifdef MIPS_CPU_STRING_DEFAULT
4059       mips_set_architecture (mips_parse_cpu ("default CPU",
4060                                              MIPS_CPU_STRING_DEFAULT));
4061 #else
4062       mips_set_architecture (mips_cpu_info_from_isa (MIPS_ISA_DEFAULT));
4063 #endif
4064     }
4065
4066   if (ABI_NEEDS_64BIT_REGS && !ISA_HAS_64BIT_REGS)
4067     error ("-march=%s is not compatible with the selected ABI",
4068            mips_arch_info->name);
4069
4070   /* Optimize for mips_arch, unless -mtune selects a different processor.  */
4071   if (mips_tune_string != 0)
4072     mips_set_tune (mips_parse_cpu ("-mtune", mips_tune_string));
4073
4074   if (mips_tune_info == 0)
4075     mips_set_tune (mips_arch_info);
4076
4077   if ((target_flags_explicit & MASK_64BIT) != 0)
4078     {
4079       /* The user specified the size of the integer registers.  Make sure
4080          it agrees with the ABI and ISA.  */
4081       if (TARGET_64BIT && !ISA_HAS_64BIT_REGS)
4082         error ("-mgp64 used with a 32-bit processor");
4083       else if (!TARGET_64BIT && ABI_NEEDS_64BIT_REGS)
4084         error ("-mgp32 used with a 64-bit ABI");
4085       else if (TARGET_64BIT && ABI_NEEDS_32BIT_REGS)
4086         error ("-mgp64 used with a 32-bit ABI");
4087     }
4088   else
4089     {
4090       /* Infer the integer register size from the ABI and processor.
4091          Restrict ourselves to 32-bit registers if that's all the
4092          processor has, or if the ABI cannot handle 64-bit registers.  */
4093       if (ABI_NEEDS_32BIT_REGS || !ISA_HAS_64BIT_REGS)
4094         target_flags &= ~MASK_64BIT;
4095       else
4096         target_flags |= MASK_64BIT;
4097     }
4098
4099   if ((target_flags_explicit & MASK_FLOAT64) != 0)
4100     {
4101       /* Really, -mfp32 and -mfp64 are ornamental options.  There's
4102          only one right answer here.  */
4103       if (TARGET_64BIT && TARGET_DOUBLE_FLOAT && !TARGET_FLOAT64)
4104         error ("unsupported combination: %s", "-mgp64 -mfp32 -mdouble-float");
4105       else if (!TARGET_64BIT && TARGET_FLOAT64)
4106         error ("unsupported combination: %s", "-mgp32 -mfp64");
4107       else if (TARGET_SINGLE_FLOAT && TARGET_FLOAT64)
4108         error ("unsupported combination: %s", "-mfp64 -msingle-float");
4109     }
4110   else
4111     {
4112       /* -msingle-float selects 32-bit float registers.  Otherwise the
4113          float registers should be the same size as the integer ones.  */
4114       if (TARGET_64BIT && TARGET_DOUBLE_FLOAT)
4115         target_flags |= MASK_FLOAT64;
4116       else
4117         target_flags &= ~MASK_FLOAT64;
4118     }
4119
4120   /* End of code shared with GAS.  */
4121
4122   if ((target_flags_explicit & MASK_LONG64) == 0)
4123     {
4124       /* If no type size setting options (-mlong64,-mint64,-mlong32)
4125          were used, then set the type sizes.  In the EABI in 64 bit mode,
4126          longs and pointers are 64 bits.  Likewise for the SGI Irix6 N64
4127          ABI.  */
4128       if ((mips_abi == ABI_EABI && TARGET_64BIT) || mips_abi == ABI_64)
4129         target_flags |= MASK_LONG64;
4130       else
4131         target_flags &= ~MASK_LONG64;
4132     }
4133
4134   if (MIPS_MARCH_CONTROLS_SOFT_FLOAT
4135       && (target_flags_explicit & MASK_SOFT_FLOAT) == 0)
4136     {
4137       /* For some configurations, it is useful to have -march control
4138          the default setting of MASK_SOFT_FLOAT.  */
4139       switch ((int) mips_arch)
4140         {
4141         case PROCESSOR_R4100:
4142         case PROCESSOR_R4111:
4143         case PROCESSOR_R4120:
4144         case PROCESSOR_R4130:
4145           target_flags |= MASK_SOFT_FLOAT;
4146           break;
4147
4148         default:
4149           target_flags &= ~MASK_SOFT_FLOAT;
4150           break;
4151         }
4152     }
4153
4154   if (!TARGET_OLDABI)
4155     flag_pcc_struct_return = 0;
4156
4157   if ((target_flags_explicit & MASK_BRANCHLIKELY) == 0)
4158     {
4159       /* If neither -mbranch-likely nor -mno-branch-likely was given
4160          on the command line, set MASK_BRANCHLIKELY based on the target
4161          architecture.
4162
4163          By default, we enable use of Branch Likely instructions on
4164          all architectures which support them with the following
4165          exceptions: when creating MIPS32 or MIPS64 code, and when
4166          tuning for architectures where their use tends to hurt
4167          performance.
4168
4169          The MIPS32 and MIPS64 architecture specifications say "Software
4170          is strongly encouraged to avoid use of Branch Likely
4171          instructions, as they will be removed from a future revision
4172          of the [MIPS32 and MIPS64] architecture."  Therefore, we do not
4173          issue those instructions unless instructed to do so by
4174          -mbranch-likely.  */
4175       if (ISA_HAS_BRANCHLIKELY
4176           && !(ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64)
4177           && !(TUNE_MIPS5500 || TUNE_SB1))
4178         target_flags |= MASK_BRANCHLIKELY;
4179       else
4180         target_flags &= ~MASK_BRANCHLIKELY;
4181     }
4182   if (TARGET_BRANCHLIKELY && !ISA_HAS_BRANCHLIKELY)
4183     warning ("generation of Branch Likely instructions enabled, but not supported by architecture");
4184
4185   /* The effect of -mabicalls isn't defined for the EABI.  */
4186   if (mips_abi == ABI_EABI && TARGET_ABICALLS)
4187     {
4188       error ("unsupported combination: %s", "-mabicalls -mabi=eabi");
4189       target_flags &= ~MASK_ABICALLS;
4190     }
4191
4192   /* -fpic (-KPIC) is the default when TARGET_ABICALLS is defined.  We need
4193      to set flag_pic so that the LEGITIMATE_PIC_OPERAND_P macro will work.  */
4194   /* ??? -non_shared turns off pic code generation, but this is not
4195      implemented.  */
4196   if (TARGET_ABICALLS)
4197     {
4198       flag_pic = 1;
4199       if (mips_section_threshold > 0)
4200         warning ("-G is incompatible with PIC code which is the default");
4201     }
4202
4203   /* mips_split_addresses is a half-way house between explicit
4204      relocations and the traditional assembler macros.  It can
4205      split absolute 32-bit symbolic constants into a high/lo_sum
4206      pair but uses macros for other sorts of access.
4207
4208      Like explicit relocation support for REL targets, it relies
4209      on GNU extensions in the assembler and the linker.
4210
4211      Although this code should work for -O0, it has traditionally
4212      been treated as an optimization.  */
4213   if (!TARGET_MIPS16 && TARGET_SPLIT_ADDRESSES
4214       && optimize && !flag_pic
4215       && !ABI_HAS_64BIT_SYMBOLS)
4216     mips_split_addresses = 1;
4217   else
4218     mips_split_addresses = 0;
4219
4220   /* -mvr4130-align is a "speed over size" optimization: it usually produces
4221      faster code, but at the expense of more nops.  Enable it at -O3 and
4222      above.  */
4223   if (optimize > 2 && (target_flags_explicit & MASK_VR4130_ALIGN) == 0)
4224     target_flags |= MASK_VR4130_ALIGN;
4225
4226   /* When compiling for the mips16, we cannot use floating point.  We
4227      record the original hard float value in mips16_hard_float.  */
4228   if (TARGET_MIPS16)
4229     {
4230       if (TARGET_SOFT_FLOAT)
4231         mips16_hard_float = 0;
4232       else
4233         mips16_hard_float = 1;
4234       target_flags |= MASK_SOFT_FLOAT;
4235
4236       /* Don't run the scheduler before reload, since it tends to
4237          increase register pressure.  */
4238       flag_schedule_insns = 0;
4239
4240       /* Don't do hot/cold partitioning.  The constant layout code expects
4241          the whole function to be in a single section.  */
4242       flag_reorder_blocks_and_partition = 0;
4243
4244       /* Silently disable -mexplicit-relocs since it doesn't apply
4245          to mips16 code.  Even so, it would overly pedantic to warn
4246          about "-mips16 -mexplicit-relocs", especially given that
4247          we use a %gprel() operator.  */
4248       target_flags &= ~MASK_EXPLICIT_RELOCS;
4249     }
4250
4251   /* When using explicit relocs, we call dbr_schedule from within
4252      mips_reorg.  */
4253   if (TARGET_EXPLICIT_RELOCS)
4254     {
4255       mips_flag_delayed_branch = flag_delayed_branch;
4256       flag_delayed_branch = 0;
4257     }
4258
4259 #ifdef MIPS_TFMODE_FORMAT
4260   REAL_MODE_FORMAT (TFmode) = &MIPS_TFMODE_FORMAT;
4261 #endif
4262
4263   /* Make sure that the user didn't turn off paired single support when
4264      MIPS-3D support is requested.  */
4265   if (TARGET_MIPS3D && (target_flags_explicit & MASK_PAIRED_SINGLE)
4266       && !TARGET_PAIRED_SINGLE_FLOAT)
4267     error ("-mips3d requires -mpaired-single");
4268
4269   /* If TARGET_MIPS3D, enable MASK_PAIRED_SINGLE.  */
4270   if (TARGET_MIPS3D)
4271     target_flags |= MASK_PAIRED_SINGLE;
4272
4273   /* Make sure that when TARGET_PAIRED_SINGLE_FLOAT is true, TARGET_FLOAT64
4274      and TARGET_HARD_FLOAT are both true.  */
4275   if (TARGET_PAIRED_SINGLE_FLOAT && !(TARGET_FLOAT64 && TARGET_HARD_FLOAT))
4276     error ("-mips3d/-mpaired-single must be used with -mfp64 -mhard-float");
4277
4278   /* Make sure that the ISA supports TARGET_PAIRED_SINGLE_FLOAT when it is
4279      enabled.  */
4280   if (TARGET_PAIRED_SINGLE_FLOAT && !ISA_MIPS64)
4281     error ("-mips3d/-mpaired-single must be used with -mips64");
4282
4283   mips_print_operand_punct['?'] = 1;
4284   mips_print_operand_punct['#'] = 1;
4285   mips_print_operand_punct['/'] = 1;
4286   mips_print_operand_punct['&'] = 1;
4287   mips_print_operand_punct['!'] = 1;
4288   mips_print_operand_punct['*'] = 1;
4289   mips_print_operand_punct['@'] = 1;
4290   mips_print_operand_punct['.'] = 1;
4291   mips_print_operand_punct['('] = 1;
4292   mips_print_operand_punct[')'] = 1;
4293   mips_print_operand_punct['['] = 1;
4294   mips_print_operand_punct[']'] = 1;
4295   mips_print_operand_punct['<'] = 1;
4296   mips_print_operand_punct['>'] = 1;
4297   mips_print_operand_punct['{'] = 1;
4298   mips_print_operand_punct['}'] = 1;
4299   mips_print_operand_punct['^'] = 1;
4300   mips_print_operand_punct['$'] = 1;
4301   mips_print_operand_punct['+'] = 1;
4302   mips_print_operand_punct['~'] = 1;
4303
4304   mips_char_to_class['d'] = TARGET_MIPS16 ? M16_REGS : GR_REGS;
4305   mips_char_to_class['t'] = T_REG;
4306   mips_char_to_class['f'] = (TARGET_HARD_FLOAT ? FP_REGS : NO_REGS);
4307   mips_char_to_class['h'] = HI_REG;
4308   mips_char_to_class['l'] = LO_REG;
4309   mips_char_to_class['x'] = MD_REGS;
4310   mips_char_to_class['b'] = ALL_REGS;
4311   mips_char_to_class['c'] = (TARGET_ABICALLS ? PIC_FN_ADDR_REG :
4312                              TARGET_MIPS16 ? M16_NA_REGS :
4313                              GR_REGS);
4314   mips_char_to_class['e'] = LEA_REGS;
4315   mips_char_to_class['j'] = PIC_FN_ADDR_REG;
4316   mips_char_to_class['y'] = GR_REGS;
4317   mips_char_to_class['z'] = ST_REGS;
4318   mips_char_to_class['B'] = COP0_REGS;
4319   mips_char_to_class['C'] = COP2_REGS;
4320   mips_char_to_class['D'] = COP3_REGS;
4321
4322   /* Set up array to map GCC register number to debug register number.
4323      Ignore the special purpose register numbers.  */
4324
4325   for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
4326     mips_dbx_regno[i] = -1;
4327
4328   start = GP_DBX_FIRST - GP_REG_FIRST;
4329   for (i = GP_REG_FIRST; i <= GP_REG_LAST; i++)
4330     mips_dbx_regno[i] = i + start;
4331
4332   start = FP_DBX_FIRST - FP_REG_FIRST;
4333   for (i = FP_REG_FIRST; i <= FP_REG_LAST; i++)
4334     mips_dbx_regno[i] = i + start;
4335
4336   mips_dbx_regno[HI_REGNUM] = MD_DBX_FIRST + 0;
4337   mips_dbx_regno[LO_REGNUM] = MD_DBX_FIRST + 1;
4338
4339   /* Set up array giving whether a given register can hold a given mode.  */
4340
4341   for (mode = VOIDmode;
4342        mode != MAX_MACHINE_MODE;
4343        mode = (enum machine_mode) ((int)mode + 1))
4344     {
4345       register int size              = GET_MODE_SIZE (mode);
4346       register enum mode_class class = GET_MODE_CLASS (mode);
4347
4348       for (regno = 0; regno < FIRST_PSEUDO_REGISTER; regno++)
4349         {
4350           register int temp;
4351
4352           if (mode == CCV2mode)
4353             temp = (ISA_HAS_8CC
4354                     && ST_REG_P (regno)
4355                     && (regno - ST_REG_FIRST) % 2 == 0);
4356
4357           else if (mode == CCV4mode)
4358             temp = (ISA_HAS_8CC
4359                     && ST_REG_P (regno)
4360                     && (regno - ST_REG_FIRST) % 4 == 0);
4361
4362           else if (mode == CCmode)
4363             {
4364               if (! ISA_HAS_8CC)
4365                 temp = (regno == FPSW_REGNUM);
4366               else
4367                 temp = (ST_REG_P (regno) || GP_REG_P (regno)
4368                         || FP_REG_P (regno));
4369             }
4370
4371           else if (GP_REG_P (regno))
4372             temp = ((regno & 1) == 0 || size <= UNITS_PER_WORD);
4373
4374           else if (FP_REG_P (regno))
4375             temp = ((regno % FP_INC) == 0)
4376                     && (((class == MODE_FLOAT || class == MODE_COMPLEX_FLOAT
4377                           || class == MODE_VECTOR_FLOAT)
4378                          && size <= UNITS_PER_FPVALUE)
4379                         /* Allow integer modes that fit into a single
4380                            register.  We need to put integers into FPRs
4381                            when using instructions like cvt and trunc.  */
4382                         || (class == MODE_INT && size <= UNITS_PER_FPREG)
4383                         /* Allow TFmode for CCmode reloads.  */
4384                         || (ISA_HAS_8CC && mode == TFmode));
4385
4386           else if (MD_REG_P (regno))
4387             temp = (INTEGRAL_MODE_P (mode)
4388                     && (size <= UNITS_PER_WORD
4389                         || (regno == MD_REG_FIRST
4390                             && size == 2 * UNITS_PER_WORD)));
4391
4392           else if (ALL_COP_REG_P (regno))
4393             temp = (class == MODE_INT && size <= UNITS_PER_WORD);
4394           else
4395             temp = 0;
4396
4397           mips_hard_regno_mode_ok[(int)mode][regno] = temp;
4398         }
4399     }
4400
4401   /* Save GPR registers in word_mode sized hunks.  word_mode hasn't been
4402      initialized yet, so we can't use that here.  */
4403   gpr_mode = TARGET_64BIT ? DImode : SImode;
4404
4405   /* Provide default values for align_* for 64-bit targets.  */
4406   if (TARGET_64BIT && !TARGET_MIPS16)
4407     {
4408       if (align_loops == 0)
4409         align_loops = 8;
4410       if (align_jumps == 0)
4411         align_jumps = 8;
4412       if (align_functions == 0)
4413         align_functions = 8;
4414     }
4415
4416   /* Function to allocate machine-dependent function status.  */
4417   init_machine_status = &mips_init_machine_status;
4418
4419   if (ABI_HAS_64BIT_SYMBOLS)
4420     {
4421       if (TARGET_EXPLICIT_RELOCS)
4422         {
4423           mips_split_p[SYMBOL_64_HIGH] = true;
4424           mips_hi_relocs[SYMBOL_64_HIGH] = "%highest(";
4425           mips_lo_relocs[SYMBOL_64_HIGH] = "%higher(";
4426
4427           mips_split_p[SYMBOL_64_MID] = true;
4428           mips_hi_relocs[SYMBOL_64_MID] = "%higher(";
4429           mips_lo_relocs[SYMBOL_64_MID] = "%hi(";
4430
4431           mips_split_p[SYMBOL_64_LOW] = true;
4432           mips_hi_relocs[SYMBOL_64_LOW] = "%hi(";
4433           mips_lo_relocs[SYMBOL_64_LOW] = "%lo(";
4434
4435           mips_split_p[SYMBOL_GENERAL] = true;
4436           mips_lo_relocs[SYMBOL_GENERAL] = "%lo(";
4437         }
4438     }
4439   else
4440     {
4441       if (TARGET_EXPLICIT_RELOCS || mips_split_addresses)
4442         {
4443           mips_split_p[SYMBOL_GENERAL] = true;
4444           mips_hi_relocs[SYMBOL_GENERAL] = "%hi(";
4445           mips_lo_relocs[SYMBOL_GENERAL] = "%lo(";
4446         }
4447     }
4448
4449   if (TARGET_MIPS16)
4450     {
4451       /* The high part is provided by a pseudo copy of $gp.  */
4452       mips_split_p[SYMBOL_SMALL_DATA] = true;
4453       mips_lo_relocs[SYMBOL_SMALL_DATA] = "%gprel(";
4454     }
4455
4456   if (TARGET_EXPLICIT_RELOCS)
4457     {
4458       /* Small data constants are kept whole until after reload,
4459          then lowered by mips_rewrite_small_data.  */
4460       mips_lo_relocs[SYMBOL_SMALL_DATA] = "%gp_rel(";
4461
4462       mips_split_p[SYMBOL_GOT_LOCAL] = true;
4463       if (TARGET_NEWABI)
4464         {
4465           mips_lo_relocs[SYMBOL_GOTOFF_PAGE] = "%got_page(";
4466           mips_lo_relocs[SYMBOL_GOT_LOCAL] = "%got_ofst(";
4467         }
4468       else
4469         {
4470           mips_lo_relocs[SYMBOL_GOTOFF_PAGE] = "%got(";
4471           mips_lo_relocs[SYMBOL_GOT_LOCAL] = "%lo(";
4472         }
4473
4474       if (TARGET_XGOT)
4475         {
4476           /* The HIGH and LO_SUM are matched by special .md patterns.  */
4477           mips_split_p[SYMBOL_GOT_GLOBAL] = true;
4478
4479           mips_split_p[SYMBOL_GOTOFF_GLOBAL] = true;
4480           mips_hi_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got_hi(";
4481           mips_lo_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got_lo(";
4482
4483           mips_split_p[SYMBOL_GOTOFF_CALL] = true;
4484           mips_hi_relocs[SYMBOL_GOTOFF_CALL] = "%call_hi(";
4485           mips_lo_relocs[SYMBOL_GOTOFF_CALL] = "%call_lo(";
4486         }
4487       else
4488         {
4489           if (TARGET_NEWABI)
4490             mips_lo_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got_disp(";
4491           else
4492             mips_lo_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got(";
4493           mips_lo_relocs[SYMBOL_GOTOFF_CALL] = "%call16(";
4494         }
4495     }
4496
4497   if (TARGET_NEWABI)
4498     {
4499       mips_split_p[SYMBOL_GOTOFF_LOADGP] = true;
4500       mips_hi_relocs[SYMBOL_GOTOFF_LOADGP] = "%hi(%neg(%gp_rel(";
4501       mips_lo_relocs[SYMBOL_GOTOFF_LOADGP] = "%lo(%neg(%gp_rel(";
4502     }
4503
4504   /* Default to working around R4000 errata only if the processor
4505      was selected explicitly.  */
4506   if ((target_flags_explicit & MASK_FIX_R4000) == 0
4507       && mips_matching_cpu_name_p (mips_arch_info->name, "r4000"))
4508     target_flags |= MASK_FIX_R4000;
4509
4510   /* Default to working around R4400 errata only if the processor
4511      was selected explicitly.  */
4512   if ((target_flags_explicit & MASK_FIX_R4400) == 0
4513       && mips_matching_cpu_name_p (mips_arch_info->name, "r4400"))
4514     target_flags |= MASK_FIX_R4400;
4515 }
4516
4517 /* Implement CONDITIONAL_REGISTER_USAGE.  */
4518
4519 void
4520 mips_conditional_register_usage (void)
4521 {
4522   if (!TARGET_HARD_FLOAT)
4523     {
4524       int regno;
4525
4526       for (regno = FP_REG_FIRST; regno <= FP_REG_LAST; regno++)
4527         fixed_regs[regno] = call_used_regs[regno] = 1;
4528       for (regno = ST_REG_FIRST; regno <= ST_REG_LAST; regno++)
4529         fixed_regs[regno] = call_used_regs[regno] = 1;
4530     }
4531   else if (! ISA_HAS_8CC)
4532     {
4533       int regno;
4534
4535       /* We only have a single condition code register.  We
4536          implement this by hiding all the condition code registers,
4537          and generating RTL that refers directly to ST_REG_FIRST.  */
4538       for (regno = ST_REG_FIRST; regno <= ST_REG_LAST; regno++)
4539         fixed_regs[regno] = call_used_regs[regno] = 1;
4540     }
4541   /* In mips16 mode, we permit the $t temporary registers to be used
4542      for reload.  We prohibit the unused $s registers, since they
4543      are caller saved, and saving them via a mips16 register would
4544      probably waste more time than just reloading the value.  */
4545   if (TARGET_MIPS16)
4546     {
4547       fixed_regs[18] = call_used_regs[18] = 1;
4548       fixed_regs[19] = call_used_regs[19] = 1;
4549       fixed_regs[20] = call_used_regs[20] = 1;
4550       fixed_regs[21] = call_used_regs[21] = 1;
4551       fixed_regs[22] = call_used_regs[22] = 1;
4552       fixed_regs[23] = call_used_regs[23] = 1;
4553       fixed_regs[26] = call_used_regs[26] = 1;
4554       fixed_regs[27] = call_used_regs[27] = 1;
4555       fixed_regs[30] = call_used_regs[30] = 1;
4556     }
4557   /* fp20-23 are now caller saved.  */
4558   if (mips_abi == ABI_64)
4559     {
4560       int regno;
4561       for (regno = FP_REG_FIRST + 20; regno < FP_REG_FIRST + 24; regno++)
4562         call_really_used_regs[regno] = call_used_regs[regno] = 1;
4563     }
4564   /* Odd registers from fp21 to fp31 are now caller saved.  */
4565   if (mips_abi == ABI_N32)
4566     {
4567       int regno;
4568       for (regno = FP_REG_FIRST + 21; regno <= FP_REG_FIRST + 31; regno+=2)
4569         call_really_used_regs[regno] = call_used_regs[regno] = 1;
4570     }
4571 }
4572
4573 /* Allocate a chunk of memory for per-function machine-dependent data.  */
4574 static struct machine_function *
4575 mips_init_machine_status (void)
4576 {
4577   return ((struct machine_function *)
4578           ggc_alloc_cleared (sizeof (struct machine_function)));
4579 }
4580
4581 /* On the mips16, we want to allocate $24 (T_REG) before other
4582    registers for instructions for which it is possible.  This helps
4583    avoid shuffling registers around in order to set up for an xor,
4584    encouraging the compiler to use a cmp instead.  */
4585
4586 void
4587 mips_order_regs_for_local_alloc (void)
4588 {
4589   register int i;
4590
4591   for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
4592     reg_alloc_order[i] = i;
4593
4594   if (TARGET_MIPS16)
4595     {
4596       /* It really doesn't matter where we put register 0, since it is
4597          a fixed register anyhow.  */
4598       reg_alloc_order[0] = 24;
4599       reg_alloc_order[24] = 0;
4600     }
4601 }
4602
4603 \f
4604 /* The MIPS debug format wants all automatic variables and arguments
4605    to be in terms of the virtual frame pointer (stack pointer before
4606    any adjustment in the function), while the MIPS 3.0 linker wants
4607    the frame pointer to be the stack pointer after the initial
4608    adjustment.  So, we do the adjustment here.  The arg pointer (which
4609    is eliminated) points to the virtual frame pointer, while the frame
4610    pointer (which may be eliminated) points to the stack pointer after
4611    the initial adjustments.  */
4612
4613 HOST_WIDE_INT
4614 mips_debugger_offset (rtx addr, HOST_WIDE_INT offset)
4615 {
4616   rtx offset2 = const0_rtx;
4617   rtx reg = eliminate_constant_term (addr, &offset2);
4618
4619   if (offset == 0)
4620     offset = INTVAL (offset2);
4621
4622   if (reg == stack_pointer_rtx || reg == frame_pointer_rtx
4623       || reg == hard_frame_pointer_rtx)
4624     {
4625       HOST_WIDE_INT frame_size = (!cfun->machine->frame.initialized)
4626                                   ? compute_frame_size (get_frame_size ())
4627                                   : cfun->machine->frame.total_size;
4628
4629       /* MIPS16 frame is smaller */
4630       if (frame_pointer_needed && TARGET_MIPS16)
4631         frame_size -= cfun->machine->frame.args_size;
4632
4633       offset = offset - frame_size;
4634     }
4635
4636   /* sdbout_parms does not want this to crash for unrecognized cases.  */
4637 #if 0
4638   else if (reg != arg_pointer_rtx)
4639     fatal_insn ("mips_debugger_offset called with non stack/frame/arg pointer",
4640                 addr);
4641 #endif
4642
4643   return offset;
4644 }
4645 \f
4646 /* Implement the PRINT_OPERAND macro.  The MIPS-specific operand codes are:
4647
4648    'X'  OP is CONST_INT, prints 32 bits in hexadecimal format = "0x%08x",
4649    'x'  OP is CONST_INT, prints 16 bits in hexadecimal format = "0x%04x",
4650    'h'  OP is HIGH, prints %hi(X),
4651    'd'  output integer constant in decimal,
4652    'z'  if the operand is 0, use $0 instead of normal operand.
4653    'D'  print second part of double-word register or memory operand.
4654    'L'  print low-order register of double-word register operand.
4655    'M'  print high-order register of double-word register operand.
4656    'C'  print part of opcode for a branch condition.
4657    'F'  print part of opcode for a floating-point branch condition.
4658    'N'  print part of opcode for a branch condition, inverted.
4659    'W'  print part of opcode for a floating-point branch condition, inverted.
4660    'T'  print 'f' for (eq:CC ...), 't' for (ne:CC ...),
4661               'z' for (eq:?I ...), 'n' for (ne:?I ...).
4662    't'  like 'T', but with the EQ/NE cases reversed
4663    'Y'  for a CONST_INT X, print mips_fp_conditions[X]
4664    'Z'  print the operand and a comma for ISA_HAS_8CC, otherwise print nothing
4665    'R'  print the reloc associated with LO_SUM
4666
4667    The punctuation characters are:
4668
4669    '('  Turn on .set noreorder
4670    ')'  Turn on .set reorder
4671    '['  Turn on .set noat
4672    ']'  Turn on .set at
4673    '<'  Turn on .set nomacro
4674    '>'  Turn on .set macro
4675    '{'  Turn on .set volatile (not GAS)
4676    '}'  Turn on .set novolatile (not GAS)
4677    '&'  Turn on .set noreorder if filling delay slots
4678    '*'  Turn on both .set noreorder and .set nomacro if filling delay slots
4679    '!'  Turn on .set nomacro if filling delay slots
4680    '#'  Print nop if in a .set noreorder section.
4681    '/'  Like '#', but does nothing within a delayed branch sequence
4682    '?'  Print 'l' if we are to use a branch likely instead of normal branch.
4683    '@'  Print the name of the assembler temporary register (at or $1).
4684    '.'  Print the name of the register with a hard-wired zero (zero or $0).
4685    '^'  Print the name of the pic call-through register (t9 or $25).
4686    '$'  Print the name of the stack pointer register (sp or $29).
4687    '+'  Print the name of the gp register (usually gp or $28).
4688    '~'  Output a branch alignment to LABEL_ALIGN(NULL).  */
4689
4690 void
4691 print_operand (FILE *file, rtx op, int letter)
4692 {
4693   register enum rtx_code code;
4694
4695   if (PRINT_OPERAND_PUNCT_VALID_P (letter))
4696     {
4697       switch (letter)
4698         {
4699         case '?':
4700           if (mips_branch_likely)
4701             putc ('l', file);
4702           break;
4703
4704         case '@':
4705           fputs (reg_names [GP_REG_FIRST + 1], file);
4706           break;
4707
4708         case '^':
4709           fputs (reg_names [PIC_FUNCTION_ADDR_REGNUM], file);
4710           break;
4711
4712         case '.':
4713           fputs (reg_names [GP_REG_FIRST + 0], file);
4714           break;
4715
4716         case '$':
4717           fputs (reg_names[STACK_POINTER_REGNUM], file);
4718           break;
4719
4720         case '+':
4721           fputs (reg_names[PIC_OFFSET_TABLE_REGNUM], file);
4722           break;
4723
4724         case '&':
4725           if (final_sequence != 0 && set_noreorder++ == 0)
4726             fputs (".set\tnoreorder\n\t", file);
4727           break;
4728
4729         case '*':
4730           if (final_sequence != 0)
4731             {
4732               if (set_noreorder++ == 0)
4733                 fputs (".set\tnoreorder\n\t", file);
4734
4735               if (set_nomacro++ == 0)
4736                 fputs (".set\tnomacro\n\t", file);
4737             }
4738           break;
4739
4740         case '!':
4741           if (final_sequence != 0 && set_nomacro++ == 0)
4742             fputs ("\n\t.set\tnomacro", file);
4743           break;
4744
4745         case '#':
4746           if (set_noreorder != 0)
4747             fputs ("\n\tnop", file);
4748           break;
4749
4750         case '/':
4751           /* Print an extra newline so that the delayed insn is separated
4752              from the following ones.  This looks neater and is consistent
4753              with non-nop delayed sequences.  */
4754           if (set_noreorder != 0 && final_sequence == 0)
4755             fputs ("\n\tnop\n", file);
4756           break;
4757
4758         case '(':
4759           if (set_noreorder++ == 0)
4760             fputs (".set\tnoreorder\n\t", file);
4761           break;
4762
4763         case ')':
4764           if (set_noreorder == 0)
4765             error ("internal error: %%) found without a %%( in assembler pattern");
4766
4767           else if (--set_noreorder == 0)
4768             fputs ("\n\t.set\treorder", file);
4769
4770           break;
4771
4772         case '[':
4773           if (set_noat++ == 0)
4774             fputs (".set\tnoat\n\t", file);
4775           break;
4776
4777         case ']':
4778           if (set_noat == 0)
4779             error ("internal error: %%] found without a %%[ in assembler pattern");
4780           else if (--set_noat == 0)
4781             fputs ("\n\t.set\tat", file);
4782
4783           break;
4784
4785         case '<':
4786           if (set_nomacro++ == 0)
4787             fputs (".set\tnomacro\n\t", file);
4788           break;
4789
4790         case '>':
4791           if (set_nomacro == 0)
4792             error ("internal error: %%> found without a %%< in assembler pattern");
4793           else if (--set_nomacro == 0)
4794             fputs ("\n\t.set\tmacro", file);
4795
4796           break;
4797
4798         case '{':
4799           if (set_volatile++ == 0)
4800             fputs ("#.set\tvolatile\n\t", file);
4801           break;
4802
4803         case '}':
4804           if (set_volatile == 0)
4805             error ("internal error: %%} found without a %%{ in assembler pattern");
4806           else if (--set_volatile == 0)
4807             fputs ("\n\t#.set\tnovolatile", file);
4808
4809           break;
4810
4811         case '~':
4812           {
4813             if (align_labels_log > 0)
4814               ASM_OUTPUT_ALIGN (file, align_labels_log);
4815           }
4816           break;
4817
4818         default:
4819           error ("PRINT_OPERAND: unknown punctuation '%c'", letter);
4820           break;
4821         }
4822
4823       return;
4824     }
4825
4826   if (! op)
4827     {
4828       error ("PRINT_OPERAND null pointer");
4829       return;
4830     }
4831
4832   code = GET_CODE (op);
4833
4834   if (letter == 'C')
4835     switch (code)
4836       {
4837       case EQ:  fputs ("eq",  file); break;
4838       case NE:  fputs ("ne",  file); break;
4839       case GT:  fputs ("gt",  file); break;
4840       case GE:  fputs ("ge",  file); break;
4841       case LT:  fputs ("lt",  file); break;
4842       case LE:  fputs ("le",  file); break;
4843       case GTU: fputs ("gtu", file); break;
4844       case GEU: fputs ("geu", file); break;
4845       case LTU: fputs ("ltu", file); break;
4846       case LEU: fputs ("leu", file); break;
4847       default:
4848         fatal_insn ("PRINT_OPERAND, invalid insn for %%C", op);
4849       }
4850
4851   else if (letter == 'N')
4852     switch (code)
4853       {
4854       case EQ:  fputs ("ne",  file); break;
4855       case NE:  fputs ("eq",  file); break;
4856       case GT:  fputs ("le",  file); break;
4857       case GE:  fputs ("lt",  file); break;
4858       case LT:  fputs ("ge",  file); break;
4859       case LE:  fputs ("gt",  file); break;
4860       case GTU: fputs ("leu", file); break;
4861       case GEU: fputs ("ltu", file); break;
4862       case LTU: fputs ("geu", file); break;
4863       case LEU: fputs ("gtu", file); break;
4864       default:
4865         fatal_insn ("PRINT_OPERAND, invalid insn for %%N", op);
4866       }
4867
4868   else if (letter == 'F')
4869     switch (code)
4870       {
4871       case EQ: fputs ("c1f", file); break;
4872       case NE: fputs ("c1t", file); break;
4873       default:
4874         fatal_insn ("PRINT_OPERAND, invalid insn for %%F", op);
4875       }
4876
4877   else if (letter == 'W')
4878     switch (code)
4879       {
4880       case EQ: fputs ("c1t", file); break;
4881       case NE: fputs ("c1f", file); break;
4882       default:
4883         fatal_insn ("PRINT_OPERAND, invalid insn for %%W", op);
4884       }
4885
4886   else if (letter == 'h')
4887     {
4888       if (GET_CODE (op) == HIGH)
4889         op = XEXP (op, 0);
4890
4891       print_operand_reloc (file, op, mips_hi_relocs);
4892     }
4893
4894   else if (letter == 'R')
4895     print_operand_reloc (file, op, mips_lo_relocs);
4896
4897   else if (letter == 'Y')
4898     {
4899       if (GET_CODE (op) == CONST_INT
4900           && ((unsigned HOST_WIDE_INT) INTVAL (op)
4901               < ARRAY_SIZE (mips_fp_conditions)))
4902         fputs (mips_fp_conditions[INTVAL (op)], file);
4903       else
4904         output_operand_lossage ("invalid %%Y value");
4905     }
4906
4907   else if (letter == 'Z')
4908     {
4909       if (ISA_HAS_8CC)
4910         {
4911           print_operand (file, op, 0);
4912           fputc (',', file);
4913         }
4914     }
4915
4916   else if (code == REG || code == SUBREG)
4917     {
4918       register int regnum;
4919
4920       if (code == REG)
4921         regnum = REGNO (op);
4922       else
4923         regnum = true_regnum (op);
4924
4925       if ((letter == 'M' && ! WORDS_BIG_ENDIAN)
4926           || (letter == 'L' && WORDS_BIG_ENDIAN)
4927           || letter == 'D')
4928         regnum++;
4929
4930       fprintf (file, "%s", reg_names[regnum]);
4931     }
4932
4933   else if (code == MEM)
4934     {
4935       if (letter == 'D')
4936         output_address (plus_constant (XEXP (op, 0), 4));
4937       else
4938         output_address (XEXP (op, 0));
4939     }
4940
4941   else if (letter == 'x' && GET_CODE (op) == CONST_INT)
4942     fprintf (file, HOST_WIDE_INT_PRINT_HEX, 0xffff & INTVAL(op));
4943
4944   else if (letter == 'X' && GET_CODE(op) == CONST_INT)
4945     fprintf (file, HOST_WIDE_INT_PRINT_HEX, INTVAL (op));
4946
4947   else if (letter == 'd' && GET_CODE(op) == CONST_INT)
4948     fprintf (file, HOST_WIDE_INT_PRINT_DEC, (INTVAL(op)));
4949
4950   else if (letter == 'z' && op == CONST0_RTX (GET_MODE (op)))
4951     fputs (reg_names[GP_REG_FIRST], file);
4952
4953   else if (letter == 'd' || letter == 'x' || letter == 'X')
4954     output_operand_lossage ("invalid use of %%d, %%x, or %%X");
4955
4956   else if (letter == 'T' || letter == 't')
4957     {
4958       int truth = (code == NE) == (letter == 'T');
4959       fputc ("zfnt"[truth * 2 + (GET_MODE (op) == CCmode)], file);
4960     }
4961
4962   else if (CONST_GP_P (op))
4963     fputs (reg_names[GLOBAL_POINTER_REGNUM], file);
4964
4965   else
4966     output_addr_const (file, op);
4967 }
4968
4969
4970 /* Print symbolic operand OP, which is part of a HIGH or LO_SUM.
4971    RELOCS is the array of relocations to use.  */
4972
4973 static void
4974 print_operand_reloc (FILE *file, rtx op, const char **relocs)
4975 {
4976   enum mips_symbol_type symbol_type;
4977   const char *p;
4978   rtx base;
4979   HOST_WIDE_INT offset;
4980
4981   if (!mips_symbolic_constant_p (op, &symbol_type) || relocs[symbol_type] == 0)
4982     fatal_insn ("PRINT_OPERAND, invalid operand for relocation", op);
4983
4984   /* If OP uses an UNSPEC address, we want to print the inner symbol.  */
4985   mips_split_const (op, &base, &offset);
4986   if (UNSPEC_ADDRESS_P (base))
4987     op = plus_constant (UNSPEC_ADDRESS (base), offset);
4988
4989   fputs (relocs[symbol_type], file);
4990   output_addr_const (file, op);
4991   for (p = relocs[symbol_type]; *p != 0; p++)
4992     if (*p == '(')
4993       fputc (')', file);
4994 }
4995 \f
4996 /* Output address operand X to FILE.  */
4997
4998 void
4999 print_operand_address (FILE *file, rtx x)
5000 {
5001   struct mips_address_info addr;
5002
5003   if (mips_classify_address (&addr, x, word_mode, true))
5004     switch (addr.type)
5005       {
5006       case ADDRESS_REG:
5007         print_operand (file, addr.offset, 0);
5008         fprintf (file, "(%s)", reg_names[REGNO (addr.reg)]);
5009         return;
5010
5011       case ADDRESS_LO_SUM:
5012         print_operand (file, addr.offset, 'R');
5013         fprintf (file, "(%s)", reg_names[REGNO (addr.reg)]);
5014         return;
5015
5016       case ADDRESS_CONST_INT:
5017         output_addr_const (file, x);
5018         fprintf (file, "(%s)", reg_names[0]);
5019         return;
5020
5021       case ADDRESS_SYMBOLIC:
5022         output_addr_const (file, x);
5023         return;
5024       }
5025   gcc_unreachable ();
5026 }
5027 \f
5028 /* When using assembler macros, keep track of all of small-data externs
5029    so that mips_file_end can emit the appropriate declarations for them.
5030
5031    In most cases it would be safe (though pointless) to emit .externs
5032    for other symbols too.  One exception is when an object is within
5033    the -G limit but declared by the user to be in a section other
5034    than .sbss or .sdata.  */
5035
5036 int
5037 mips_output_external (FILE *file ATTRIBUTE_UNUSED, tree decl, const char *name)
5038 {
5039   register struct extern_list *p;
5040
5041   if (!TARGET_EXPLICIT_RELOCS && mips_in_small_data_p (decl))
5042     {
5043       p = (struct extern_list *) ggc_alloc (sizeof (struct extern_list));
5044       p->next = extern_head;
5045       p->name = name;
5046       p->size = int_size_in_bytes (TREE_TYPE (decl));
5047       extern_head = p;
5048     }
5049
5050   if (TARGET_IRIX && mips_abi == ABI_32 && TREE_CODE (decl) == FUNCTION_DECL)
5051     {
5052       p = (struct extern_list *) ggc_alloc (sizeof (struct extern_list));
5053       p->next = extern_head;
5054       p->name = name;
5055       p->size = -1;
5056       extern_head = p;
5057     }
5058
5059   return 0;
5060 }
5061
5062 #if TARGET_IRIX
5063 static void
5064 irix_output_external_libcall (rtx fun)
5065 {
5066   register struct extern_list *p;
5067
5068   if (mips_abi == ABI_32)
5069     {
5070       p = (struct extern_list *) ggc_alloc (sizeof (struct extern_list));
5071       p->next = extern_head;
5072       p->name = XSTR (fun, 0);
5073       p->size = -1;
5074       extern_head = p;
5075     }
5076 }
5077 #endif
5078 \f
5079 /* Emit a new filename to a stream.  If we are smuggling stabs, try to
5080    put out a MIPS ECOFF file and a stab.  */
5081
5082 void
5083 mips_output_filename (FILE *stream, const char *name)
5084 {
5085
5086   /* If we are emitting DWARF-2, let dwarf2out handle the ".file"
5087      directives.  */
5088   if (write_symbols == DWARF2_DEBUG)
5089     return;
5090   else if (mips_output_filename_first_time)
5091     {
5092       mips_output_filename_first_time = 0;
5093       num_source_filenames += 1;
5094       current_function_file = name;
5095       fprintf (stream, "\t.file\t%d ", num_source_filenames);
5096       output_quoted_string (stream, name);
5097       putc ('\n', stream);
5098     }
5099
5100   /* If we are emitting stabs, let dbxout.c handle this (except for
5101      the mips_output_filename_first_time case).  */
5102   else if (write_symbols == DBX_DEBUG)
5103     return;
5104
5105   else if (name != current_function_file
5106            && strcmp (name, current_function_file) != 0)
5107     {
5108       num_source_filenames += 1;
5109       current_function_file = name;
5110       fprintf (stream, "\t.file\t%d ", num_source_filenames);
5111       output_quoted_string (stream, name);
5112       putc ('\n', stream);
5113     }
5114 }
5115 \f
5116 /* Output an ASCII string, in a space-saving way.  PREFIX is the string
5117    that should be written before the opening quote, such as "\t.ascii\t"
5118    for real string data or "\t# " for a comment.  */
5119
5120 void
5121 mips_output_ascii (FILE *stream, const char *string_param, size_t len,
5122                    const char *prefix)
5123 {
5124   size_t i;
5125   int cur_pos = 17;
5126   register const unsigned char *string =
5127     (const unsigned char *)string_param;
5128
5129   fprintf (stream, "%s\"", prefix);
5130   for (i = 0; i < len; i++)
5131     {
5132       register int c = string[i];
5133
5134       switch (c)
5135         {
5136         case '\"':
5137         case '\\':
5138           putc ('\\', stream);
5139           putc (c, stream);
5140           cur_pos += 2;
5141           break;
5142
5143         case TARGET_NEWLINE:
5144           fputs ("\\n", stream);
5145           if (i+1 < len
5146               && (((c = string[i+1]) >= '\040' && c <= '~')
5147                   || c == TARGET_TAB))
5148             cur_pos = 32767;            /* break right here */
5149           else
5150             cur_pos += 2;
5151           break;
5152
5153         case TARGET_TAB:
5154           fputs ("\\t", stream);
5155           cur_pos += 2;
5156           break;
5157
5158         case TARGET_FF:
5159           fputs ("\\f", stream);
5160           cur_pos += 2;
5161           break;
5162
5163         case TARGET_BS:
5164           fputs ("\\b", stream);
5165           cur_pos += 2;
5166           break;
5167
5168         case TARGET_CR:
5169           fputs ("\\r", stream);
5170           cur_pos += 2;
5171           break;
5172
5173         default:
5174           if (c >= ' ' && c < 0177)
5175             {
5176               putc (c, stream);
5177               cur_pos++;
5178             }
5179           else
5180             {
5181               fprintf (stream, "\\%03o", c);
5182               cur_pos += 4;
5183             }
5184         }
5185
5186       if (cur_pos > 72 && i+1 < len)
5187         {
5188           cur_pos = 17;
5189           fprintf (stream, "\"\n%s\"", prefix);
5190         }
5191     }
5192   fprintf (stream, "\"\n");
5193 }
5194 \f
5195 /* Implement TARGET_ASM_FILE_START.  */
5196
5197 static void
5198 mips_file_start (void)
5199 {
5200   default_file_start ();
5201
5202   if (!TARGET_IRIX)
5203     {
5204       /* Generate a special section to describe the ABI switches used to
5205          produce the resultant binary.  This used to be done by the assembler
5206          setting bits in the ELF header's flags field, but we have run out of
5207          bits.  GDB needs this information in order to be able to correctly
5208          debug these binaries.  See the function mips_gdbarch_init() in
5209          gdb/mips-tdep.c.  This is unnecessary for the IRIX 5/6 ABIs and
5210          causes unnecessary IRIX 6 ld warnings.  */
5211       const char * abi_string = NULL;
5212
5213       switch (mips_abi)
5214         {
5215         case ABI_32:   abi_string = "abi32"; break;
5216         case ABI_N32:  abi_string = "abiN32"; break;
5217         case ABI_64:   abi_string = "abi64"; break;
5218         case ABI_O64:  abi_string = "abiO64"; break;
5219         case ABI_EABI: abi_string = TARGET_64BIT ? "eabi64" : "eabi32"; break;
5220         default:
5221           gcc_unreachable ();
5222         }
5223       /* Note - we use fprintf directly rather than called named_section()
5224          because in this way we can avoid creating an allocated section.  We
5225          do not want this section to take up any space in the running
5226          executable.  */
5227       fprintf (asm_out_file, "\t.section .mdebug.%s\n", abi_string);
5228
5229       /* There is no ELF header flag to distinguish long32 forms of the
5230          EABI from long64 forms.  Emit a special section to help tools
5231          such as GDB.  */
5232       if (mips_abi == ABI_EABI)
5233         fprintf (asm_out_file, "\t.section .gcc_compiled_long%d\n",
5234                  TARGET_LONG64 ? 64 : 32);
5235
5236       /* Restore the default section.  */
5237       fprintf (asm_out_file, "\t.previous\n");
5238     }
5239
5240   /* Generate the pseudo ops that System V.4 wants.  */
5241   if (TARGET_ABICALLS)
5242     /* ??? but do not want this (or want pic0) if -non-shared? */
5243     fprintf (asm_out_file, "\t.abicalls\n");
5244
5245   if (TARGET_MIPS16)
5246     fprintf (asm_out_file, "\t.set\tmips16\n");
5247
5248   if (flag_verbose_asm)
5249     fprintf (asm_out_file, "\n%s -G value = %d, Arch = %s, ISA = %d\n",
5250              ASM_COMMENT_START,
5251              mips_section_threshold, mips_arch_info->name, mips_isa);
5252 }
5253
5254 #ifdef BSS_SECTION_ASM_OP
5255 /* Implement ASM_OUTPUT_ALIGNED_BSS.  This differs from the default only
5256    in the use of sbss.  */
5257
5258 void
5259 mips_output_aligned_bss (FILE *stream, tree decl, const char *name,
5260                          unsigned HOST_WIDE_INT size, int align)
5261 {
5262   extern tree last_assemble_variable_decl;
5263
5264   if (mips_in_small_data_p (decl))
5265     named_section (0, ".sbss", 0);
5266   else
5267     bss_section ();
5268   ASM_OUTPUT_ALIGN (stream, floor_log2 (align / BITS_PER_UNIT));
5269   last_assemble_variable_decl = decl;
5270   ASM_DECLARE_OBJECT_NAME (stream, name, decl);
5271   ASM_OUTPUT_SKIP (stream, size != 0 ? size : 1);
5272 }
5273 #endif
5274 \f
5275 /* Implement TARGET_ASM_FILE_END.  When using assembler macros, emit
5276    .externs for any small-data variables that turned out to be external.  */
5277
5278 static void
5279 mips_file_end (void)
5280 {
5281   tree name_tree;
5282   struct extern_list *p;
5283
5284   if (extern_head)
5285     {
5286       fputs ("\n", asm_out_file);
5287
5288       for (p = extern_head; p != 0; p = p->next)
5289         {
5290           name_tree = get_identifier (p->name);
5291
5292           /* Positively ensure only one .extern for any given symbol.  */
5293           if (!TREE_ASM_WRITTEN (name_tree)
5294               && TREE_SYMBOL_REFERENCED (name_tree))
5295             {
5296               TREE_ASM_WRITTEN (name_tree) = 1;
5297               /* In IRIX 5 or IRIX 6 for the O32 ABI, we must output a
5298                  `.global name .text' directive for every used but
5299                  undefined function.  If we don't, the linker may perform
5300                  an optimization (skipping over the insns that set $gp)
5301                  when it is unsafe.  */
5302               if (TARGET_IRIX && mips_abi == ABI_32 && p->size == -1)
5303                 {
5304                   fputs ("\t.globl ", asm_out_file);
5305                   assemble_name (asm_out_file, p->name);
5306                   fputs (" .text\n", asm_out_file);
5307                 }
5308               else
5309                 {
5310                   fputs ("\t.extern\t", asm_out_file);
5311                   assemble_name (asm_out_file, p->name);
5312                   fprintf (asm_out_file, ", %d\n", p->size);
5313                 }
5314             }
5315         }
5316     }
5317 }
5318
5319 /* Implement ASM_OUTPUT_ALIGNED_DECL_COMMON.  This is usually the same as the
5320    elfos.h version, but we also need to handle -muninit-const-in-rodata.  */
5321
5322 void
5323 mips_output_aligned_decl_common (FILE *stream, tree decl, const char *name,
5324                                  unsigned HOST_WIDE_INT size,
5325                                  unsigned int align)
5326 {
5327   /* If the target wants uninitialized const declarations in
5328      .rdata then don't put them in .comm.  */
5329   if (TARGET_EMBEDDED_DATA && TARGET_UNINIT_CONST_IN_RODATA
5330       && TREE_CODE (decl) == VAR_DECL && TREE_READONLY (decl)
5331       && (DECL_INITIAL (decl) == 0 || DECL_INITIAL (decl) == error_mark_node))
5332     {
5333       if (TREE_PUBLIC (decl) && DECL_NAME (decl))
5334         targetm.asm_out.globalize_label (stream, name);
5335
5336       readonly_data_section ();
5337       ASM_OUTPUT_ALIGN (stream, floor_log2 (align / BITS_PER_UNIT));
5338       mips_declare_object (stream, name, "",
5339                            ":\n\t.space\t" HOST_WIDE_INT_PRINT_UNSIGNED "\n",
5340                            size);
5341     }
5342   else
5343     mips_declare_common_object (stream, name, "\n\t.comm\t",
5344                                 size, align, true);
5345 }
5346
5347 /* Declare a common object of SIZE bytes using asm directive INIT_STRING.
5348    NAME is the name of the object and ALIGN is the required alignment
5349    in bytes.  TAKES_ALIGNMENT_P is true if the directive takes a third
5350    alignment argument.  */
5351
5352 void
5353 mips_declare_common_object (FILE *stream, const char *name,
5354                             const char *init_string,
5355                             unsigned HOST_WIDE_INT size,
5356                             unsigned int align, bool takes_alignment_p)
5357 {
5358   if (!takes_alignment_p)
5359     {
5360       size += (align / BITS_PER_UNIT) - 1;
5361       size -= size % (align / BITS_PER_UNIT);
5362       mips_declare_object (stream, name, init_string,
5363                            "," HOST_WIDE_INT_PRINT_UNSIGNED "\n", size);
5364     }
5365   else
5366     mips_declare_object (stream, name, init_string,
5367                          "," HOST_WIDE_INT_PRINT_UNSIGNED ",%u\n",
5368                          size, align / BITS_PER_UNIT);
5369 }
5370
5371 /* Emit either a label, .comm, or .lcomm directive.  When using assembler
5372    macros, mark the symbol as written so that mips_file_end won't emit an
5373    .extern for it.  STREAM is the output file, NAME is the name of the
5374    symbol, INIT_STRING is the string that should be written before the
5375    symbol and FINAL_STRING is the string that should be written after it.
5376    FINAL_STRING is a printf() format that consumes the remaining arguments.  */
5377
5378 void
5379 mips_declare_object (FILE *stream, const char *name, const char *init_string,
5380                      const char *final_string, ...)
5381 {
5382   va_list ap;
5383
5384   fputs (init_string, stream);
5385   assemble_name (stream, name);
5386   va_start (ap, final_string);
5387   vfprintf (stream, final_string, ap);
5388   va_end (ap);
5389
5390   if (!TARGET_EXPLICIT_RELOCS)
5391     {
5392       tree name_tree = get_identifier (name);
5393       TREE_ASM_WRITTEN (name_tree) = 1;
5394     }
5395 }
5396
5397 #ifdef ASM_OUTPUT_SIZE_DIRECTIVE
5398 extern int size_directive_output;
5399
5400 /* Implement ASM_DECLARE_OBJECT_NAME.  This is like most of the standard ELF
5401    definitions except that it uses mips_declare_object() to emit the label.  */
5402
5403 void
5404 mips_declare_object_name (FILE *stream, const char *name,
5405                           tree decl ATTRIBUTE_UNUSED)
5406 {
5407 #ifdef ASM_OUTPUT_TYPE_DIRECTIVE
5408   ASM_OUTPUT_TYPE_DIRECTIVE (stream, name, "object");
5409 #endif
5410
5411   size_directive_output = 0;
5412   if (!flag_inhibit_size_directive && DECL_SIZE (decl))
5413     {
5414       HOST_WIDE_INT size;
5415
5416       size_directive_output = 1;
5417       size = int_size_in_bytes (TREE_TYPE (decl));
5418       ASM_OUTPUT_SIZE_DIRECTIVE (stream, name, size);
5419     }
5420
5421   mips_declare_object (stream, name, "", ":\n", 0);
5422 }
5423
5424 /* Implement ASM_FINISH_DECLARE_OBJECT.  This is generic ELF stuff.  */
5425
5426 void
5427 mips_finish_declare_object (FILE *stream, tree decl, int top_level, int at_end)
5428 {
5429   const char *name;
5430
5431   name = XSTR (XEXP (DECL_RTL (decl), 0), 0);
5432   if (!flag_inhibit_size_directive
5433       && DECL_SIZE (decl) != 0
5434       && !at_end && top_level
5435       && DECL_INITIAL (decl) == error_mark_node
5436       && !size_directive_output)
5437     {
5438       HOST_WIDE_INT size;
5439
5440       size_directive_output = 1;
5441       size = int_size_in_bytes (TREE_TYPE (decl));
5442       ASM_OUTPUT_SIZE_DIRECTIVE (stream, name, size);
5443     }
5444 }
5445 #endif
5446 \f
5447 /* Return true if X is a small data address that can be rewritten
5448    as a LO_SUM.  */
5449
5450 static bool
5451 mips_rewrite_small_data_p (rtx x)
5452 {
5453   enum mips_symbol_type symbol_type;
5454
5455   return (TARGET_EXPLICIT_RELOCS
5456           && mips_symbolic_constant_p (x, &symbol_type)
5457           && symbol_type == SYMBOL_SMALL_DATA);
5458 }
5459
5460
5461 /* A for_each_rtx callback for mips_small_data_pattern_p.  */
5462
5463 static int
5464 mips_small_data_pattern_1 (rtx *loc, void *data ATTRIBUTE_UNUSED)
5465 {
5466   if (GET_CODE (*loc) == LO_SUM)
5467     return -1;
5468
5469   return mips_rewrite_small_data_p (*loc);
5470 }
5471
5472 /* Return true if OP refers to small data symbols directly, not through
5473    a LO_SUM.  */
5474
5475 bool
5476 mips_small_data_pattern_p (rtx op)
5477 {
5478   return for_each_rtx (&op, mips_small_data_pattern_1, 0);
5479 }
5480 \f
5481 /* A for_each_rtx callback, used by mips_rewrite_small_data.  */
5482
5483 static int
5484 mips_rewrite_small_data_1 (rtx *loc, void *data ATTRIBUTE_UNUSED)
5485 {
5486   if (mips_rewrite_small_data_p (*loc))
5487     *loc = gen_rtx_LO_SUM (Pmode, pic_offset_table_rtx, *loc);
5488
5489   if (GET_CODE (*loc) == LO_SUM)
5490     return -1;
5491
5492   return 0;
5493 }
5494
5495 /* If possible, rewrite OP so that it refers to small data using
5496    explicit relocations.  */
5497
5498 rtx
5499 mips_rewrite_small_data (rtx op)
5500 {
5501   op = copy_insn (op);
5502   for_each_rtx (&op, mips_rewrite_small_data_1, 0);
5503   return op;
5504 }
5505 \f
5506 /* Return true if the current function has an insn that implicitly
5507    refers to $gp.  */
5508
5509 static bool
5510 mips_function_has_gp_insn (void)
5511 {
5512   /* Don't bother rechecking if we found one last time.  */
5513   if (!cfun->machine->has_gp_insn_p)
5514     {
5515       rtx insn;
5516
5517       push_topmost_sequence ();
5518       for (insn = get_insns (); insn; insn = NEXT_INSN (insn))
5519         if (INSN_P (insn)
5520             && GET_CODE (PATTERN (insn)) != USE
5521             && GET_CODE (PATTERN (insn)) != CLOBBER
5522             && (get_attr_got (insn) != GOT_UNSET
5523                 || small_data_pattern (PATTERN (insn), VOIDmode)))
5524           break;
5525       pop_topmost_sequence ();
5526
5527       cfun->machine->has_gp_insn_p = (insn != 0);
5528     }
5529   return cfun->machine->has_gp_insn_p;
5530 }
5531
5532
5533 /* Return the register that should be used as the global pointer
5534    within this function.  Return 0 if the function doesn't need
5535    a global pointer.  */
5536
5537 static unsigned int
5538 mips_global_pointer (void)
5539 {
5540   unsigned int regno;
5541
5542   /* $gp is always available in non-abicalls code.  */
5543   if (!TARGET_ABICALLS)
5544     return GLOBAL_POINTER_REGNUM;
5545
5546   /* We must always provide $gp when it is used implicitly.  */
5547   if (!TARGET_EXPLICIT_RELOCS)
5548     return GLOBAL_POINTER_REGNUM;
5549
5550   /* FUNCTION_PROFILER includes a jal macro, so we need to give it
5551      a valid gp.  */
5552   if (current_function_profile)
5553     return GLOBAL_POINTER_REGNUM;
5554
5555   /* If the function has a nonlocal goto, $gp must hold the correct
5556      global pointer for the target function.  */
5557   if (current_function_has_nonlocal_goto)
5558     return GLOBAL_POINTER_REGNUM;
5559
5560   /* If the gp is never referenced, there's no need to initialize it.
5561      Note that reload can sometimes introduce constant pool references
5562      into a function that otherwise didn't need them.  For example,
5563      suppose we have an instruction like:
5564
5565           (set (reg:DF R1) (float:DF (reg:SI R2)))
5566
5567      If R2 turns out to be constant such as 1, the instruction may have a
5568      REG_EQUAL note saying that R1 == 1.0.  Reload then has the option of
5569      using this constant if R2 doesn't get allocated to a register.
5570
5571      In cases like these, reload will have added the constant to the pool
5572      but no instruction will yet refer to it.  */
5573   if (!regs_ever_live[GLOBAL_POINTER_REGNUM]
5574       && !current_function_uses_const_pool
5575       && !mips_function_has_gp_insn ())
5576     return 0;
5577
5578   /* We need a global pointer, but perhaps we can use a call-clobbered
5579      register instead of $gp.  */
5580   if (TARGET_NEWABI && current_function_is_leaf)
5581     for (regno = GP_REG_FIRST; regno <= GP_REG_LAST; regno++)
5582       if (!regs_ever_live[regno]
5583           && call_used_regs[regno]
5584           && !fixed_regs[regno]
5585           && regno != PIC_FUNCTION_ADDR_REGNUM)
5586         return regno;
5587
5588   return GLOBAL_POINTER_REGNUM;
5589 }
5590
5591
5592 /* Return true if the current function must save REGNO.  */
5593
5594 static bool
5595 mips_save_reg_p (unsigned int regno)
5596 {
5597   /* We only need to save $gp for NewABI PIC.  */
5598   if (regno == GLOBAL_POINTER_REGNUM)
5599     return (TARGET_ABICALLS && TARGET_NEWABI
5600             && cfun->machine->global_pointer == regno);
5601
5602   /* Check call-saved registers.  */
5603   if (regs_ever_live[regno] && !call_used_regs[regno])
5604     return true;
5605
5606   /* We need to save the old frame pointer before setting up a new one.  */
5607   if (regno == HARD_FRAME_POINTER_REGNUM && frame_pointer_needed)
5608     return true;
5609
5610   /* We need to save the incoming return address if it is ever clobbered
5611      within the function.  */
5612   if (regno == GP_REG_FIRST + 31 && regs_ever_live[regno])
5613     return true;
5614
5615   if (TARGET_MIPS16)
5616     {
5617       tree return_type;
5618
5619       return_type = DECL_RESULT (current_function_decl);
5620
5621       /* $18 is a special case in mips16 code.  It may be used to call
5622          a function which returns a floating point value, but it is
5623          marked in call_used_regs.  */
5624       if (regno == GP_REG_FIRST + 18 && regs_ever_live[regno])
5625         return true;
5626
5627       /* $31 is also a special case.  It will be used to copy a return
5628          value into the floating point registers if the return value is
5629          floating point.  */
5630       if (regno == GP_REG_FIRST + 31
5631           && mips16_hard_float
5632           && !aggregate_value_p (return_type, current_function_decl)
5633           && GET_MODE_CLASS (DECL_MODE (return_type)) == MODE_FLOAT
5634           && GET_MODE_SIZE (DECL_MODE (return_type)) <= UNITS_PER_FPVALUE)
5635         return true;
5636     }
5637
5638   return false;
5639 }
5640
5641
5642 /* Return the bytes needed to compute the frame pointer from the current
5643    stack pointer.  SIZE is the size (in bytes) of the local variables.
5644
5645    Mips stack frames look like:
5646
5647              Before call                        After call
5648         +-----------------------+       +-----------------------+
5649    high |                       |       |                       |
5650    mem. |                       |       |                       |
5651         |  caller's temps.      |       |  caller's temps.      |
5652         |                       |       |                       |
5653         +-----------------------+       +-----------------------+
5654         |                       |       |                       |
5655         |  arguments on stack.  |       |  arguments on stack.  |
5656         |                       |       |                       |
5657         +-----------------------+       +-----------------------+
5658         |  4 words to save      |       |  4 words to save      |
5659         |  arguments passed     |       |  arguments passed     |
5660         |  in registers, even   |       |  in registers, even   |
5661     SP->|  if not passed.       |  VFP->|  if not passed.       |
5662         +-----------------------+       +-----------------------+
5663                                         |                       |
5664                                         |  fp register save     |
5665                                         |                       |
5666                                         +-----------------------+
5667                                         |                       |
5668                                         |  gp register save     |
5669                                         |                       |
5670                                         +-----------------------+
5671                                         |                       |
5672                                         |  local variables      |
5673                                         |                       |
5674                                         +-----------------------+
5675                                         |                       |
5676                                         |  alloca allocations   |
5677                                         |                       |
5678                                         +-----------------------+
5679                                         |                       |
5680                                         |  GP save for V.4 abi  |
5681                                         |                       |
5682                                         +-----------------------+
5683                                         |                       |
5684                                         |  arguments on stack   |
5685                                         |                       |
5686                                         +-----------------------+
5687                                         |  4 words to save      |
5688                                         |  arguments passed     |
5689                                         |  in registers, even   |
5690    low                              SP->|  if not passed.       |
5691    memory                               +-----------------------+
5692
5693 */
5694
5695 HOST_WIDE_INT
5696 compute_frame_size (HOST_WIDE_INT size)
5697 {
5698   unsigned int regno;
5699   HOST_WIDE_INT total_size;     /* # bytes that the entire frame takes up */
5700   HOST_WIDE_INT var_size;       /* # bytes that variables take up */
5701   HOST_WIDE_INT args_size;      /* # bytes that outgoing arguments take up */
5702   HOST_WIDE_INT cprestore_size; /* # bytes that the cprestore slot takes up */
5703   HOST_WIDE_INT gp_reg_rounded; /* # bytes needed to store gp after rounding */
5704   HOST_WIDE_INT gp_reg_size;    /* # bytes needed to store gp regs */
5705   HOST_WIDE_INT fp_reg_size;    /* # bytes needed to store fp regs */
5706   unsigned int mask;            /* mask of saved gp registers */
5707   unsigned int fmask;           /* mask of saved fp registers */
5708
5709   cfun->machine->global_pointer = mips_global_pointer ();
5710
5711   gp_reg_size = 0;
5712   fp_reg_size = 0;
5713   mask = 0;
5714   fmask = 0;
5715   var_size = MIPS_STACK_ALIGN (size);
5716   args_size = current_function_outgoing_args_size;
5717   cprestore_size = MIPS_STACK_ALIGN (STARTING_FRAME_OFFSET) - args_size;
5718
5719   /* The space set aside by STARTING_FRAME_OFFSET isn't needed in leaf
5720      functions.  If the function has local variables, we're committed
5721      to allocating it anyway.  Otherwise reclaim it here.  */
5722   if (var_size == 0 && current_function_is_leaf)
5723     cprestore_size = args_size = 0;
5724
5725   /* The MIPS 3.0 linker does not like functions that dynamically
5726      allocate the stack and have 0 for STACK_DYNAMIC_OFFSET, since it
5727      looks like we are trying to create a second frame pointer to the
5728      function, so allocate some stack space to make it happy.  */
5729
5730   if (args_size == 0 && current_function_calls_alloca)
5731     args_size = 4 * UNITS_PER_WORD;
5732
5733   total_size = var_size + args_size + cprestore_size;
5734
5735   /* Calculate space needed for gp registers.  */
5736   for (regno = GP_REG_FIRST; regno <= GP_REG_LAST; regno++)
5737     if (mips_save_reg_p (regno))
5738       {
5739         gp_reg_size += GET_MODE_SIZE (gpr_mode);
5740         mask |= 1 << (regno - GP_REG_FIRST);
5741       }
5742
5743   /* We need to restore these for the handler.  */
5744   if (current_function_calls_eh_return)
5745     {
5746       unsigned int i;
5747       for (i = 0; ; ++i)
5748         {
5749           regno = EH_RETURN_DATA_REGNO (i);
5750           if (regno == INVALID_REGNUM)
5751             break;
5752           gp_reg_size += GET_MODE_SIZE (gpr_mode);
5753           mask |= 1 << (regno - GP_REG_FIRST);
5754         }
5755     }
5756
5757   /* This loop must iterate over the same space as its companion in
5758      save_restore_insns.  */
5759   for (regno = (FP_REG_LAST - FP_INC + 1);
5760        regno >= FP_REG_FIRST;
5761        regno -= FP_INC)
5762     {
5763       if (mips_save_reg_p (regno))
5764         {
5765           fp_reg_size += FP_INC * UNITS_PER_FPREG;
5766           fmask |= ((1 << FP_INC) - 1) << (regno - FP_REG_FIRST);
5767         }
5768     }
5769
5770   gp_reg_rounded = MIPS_STACK_ALIGN (gp_reg_size);
5771   total_size += gp_reg_rounded + MIPS_STACK_ALIGN (fp_reg_size);
5772
5773   /* Add in space reserved on the stack by the callee for storing arguments
5774      passed in registers.  */
5775   if (!TARGET_OLDABI)
5776     total_size += MIPS_STACK_ALIGN (current_function_pretend_args_size);
5777
5778   /* Save other computed information.  */
5779   cfun->machine->frame.total_size = total_size;
5780   cfun->machine->frame.var_size = var_size;
5781   cfun->machine->frame.args_size = args_size;
5782   cfun->machine->frame.cprestore_size = cprestore_size;
5783   cfun->machine->frame.gp_reg_size = gp_reg_size;
5784   cfun->machine->frame.fp_reg_size = fp_reg_size;
5785   cfun->machine->frame.mask = mask;
5786   cfun->machine->frame.fmask = fmask;
5787   cfun->machine->frame.initialized = reload_completed;
5788   cfun->machine->frame.num_gp = gp_reg_size / UNITS_PER_WORD;
5789   cfun->machine->frame.num_fp = fp_reg_size / (FP_INC * UNITS_PER_FPREG);
5790
5791   if (mask)
5792     {
5793       HOST_WIDE_INT offset;
5794
5795       offset = (args_size + cprestore_size + var_size
5796                 + gp_reg_size - GET_MODE_SIZE (gpr_mode));
5797       cfun->machine->frame.gp_sp_offset = offset;
5798       cfun->machine->frame.gp_save_offset = offset - total_size;
5799     }
5800   else
5801     {
5802       cfun->machine->frame.gp_sp_offset = 0;
5803       cfun->machine->frame.gp_save_offset = 0;
5804     }
5805
5806   if (fmask)
5807     {
5808       HOST_WIDE_INT offset;
5809
5810       offset = (args_size + cprestore_size + var_size
5811                 + gp_reg_rounded + fp_reg_size
5812                 - FP_INC * UNITS_PER_FPREG);
5813       cfun->machine->frame.fp_sp_offset = offset;
5814       cfun->machine->frame.fp_save_offset = offset - total_size;
5815     }
5816   else
5817     {
5818       cfun->machine->frame.fp_sp_offset = 0;
5819       cfun->machine->frame.fp_save_offset = 0;
5820     }
5821
5822   /* Ok, we're done.  */
5823   return total_size;
5824 }
5825 \f
5826 /* Implement INITIAL_ELIMINATION_OFFSET.  FROM is either the frame
5827    pointer or argument pointer.  TO is either the stack pointer or
5828    hard frame pointer.  */
5829
5830 HOST_WIDE_INT
5831 mips_initial_elimination_offset (int from, int to)
5832 {
5833   HOST_WIDE_INT offset;
5834
5835   compute_frame_size (get_frame_size ());
5836
5837   /* Set OFFSET to the offset from the stack pointer.  */
5838   switch (from)
5839     {
5840     case FRAME_POINTER_REGNUM:
5841       offset = 0;
5842       break;
5843
5844     case ARG_POINTER_REGNUM:
5845       offset = cfun->machine->frame.total_size;
5846       if (TARGET_NEWABI)
5847         offset -= current_function_pretend_args_size;
5848       break;
5849
5850     default:
5851       gcc_unreachable ();
5852     }
5853
5854   if (TARGET_MIPS16 && to == HARD_FRAME_POINTER_REGNUM)
5855     offset -= cfun->machine->frame.args_size;
5856
5857   return offset;
5858 }
5859 \f
5860 /* Implement RETURN_ADDR_RTX.  Note, we do not support moving
5861    back to a previous frame.  */
5862 rtx
5863 mips_return_addr (int count, rtx frame ATTRIBUTE_UNUSED)
5864 {
5865   if (count != 0)
5866     return const0_rtx;
5867
5868   return get_hard_reg_initial_val (Pmode, GP_REG_FIRST + 31);
5869 }
5870 \f
5871 /* Use FN to save or restore register REGNO.  MODE is the register's
5872    mode and OFFSET is the offset of its save slot from the current
5873    stack pointer.  */
5874
5875 static void
5876 mips_save_restore_reg (enum machine_mode mode, int regno,
5877                        HOST_WIDE_INT offset, mips_save_restore_fn fn)
5878 {
5879   rtx mem;
5880
5881   mem = gen_rtx_MEM (mode, plus_constant (stack_pointer_rtx, offset));
5882
5883   fn (gen_rtx_REG (mode, regno), mem);
5884 }
5885
5886
5887 /* Call FN for each register that is saved by the current function.
5888    SP_OFFSET is the offset of the current stack pointer from the start
5889    of the frame.  */
5890
5891 static void
5892 mips_for_each_saved_reg (HOST_WIDE_INT sp_offset, mips_save_restore_fn fn)
5893 {
5894 #define BITSET_P(VALUE, BIT) (((VALUE) & (1L << (BIT))) != 0)
5895
5896   enum machine_mode fpr_mode;
5897   HOST_WIDE_INT offset;
5898   int regno;
5899
5900   /* Save registers starting from high to low.  The debuggers prefer at least
5901      the return register be stored at func+4, and also it allows us not to
5902      need a nop in the epilog if at least one register is reloaded in
5903      addition to return address.  */
5904   offset = cfun->machine->frame.gp_sp_offset - sp_offset;
5905   for (regno = GP_REG_LAST; regno >= GP_REG_FIRST; regno--)
5906     if (BITSET_P (cfun->machine->frame.mask, regno - GP_REG_FIRST))
5907       {
5908         mips_save_restore_reg (gpr_mode, regno, offset, fn);
5909         offset -= GET_MODE_SIZE (gpr_mode);
5910       }
5911
5912   /* This loop must iterate over the same space as its companion in
5913      compute_frame_size.  */
5914   offset = cfun->machine->frame.fp_sp_offset - sp_offset;
5915   fpr_mode = (TARGET_SINGLE_FLOAT ? SFmode : DFmode);
5916   for (regno = (FP_REG_LAST - FP_INC + 1);
5917        regno >= FP_REG_FIRST;
5918        regno -= FP_INC)
5919     if (BITSET_P (cfun->machine->frame.fmask, regno - FP_REG_FIRST))
5920       {
5921         mips_save_restore_reg (fpr_mode, regno, offset, fn);
5922         offset -= GET_MODE_SIZE (fpr_mode);
5923       }
5924 #undef BITSET_P
5925 }
5926 \f
5927 /* If we're generating n32 or n64 abicalls, and the current function
5928    does not use $28 as its global pointer, emit a cplocal directive.
5929    Use pic_offset_table_rtx as the argument to the directive.  */
5930
5931 static void
5932 mips_output_cplocal (void)
5933 {
5934   if (!TARGET_EXPLICIT_RELOCS
5935       && cfun->machine->global_pointer > 0
5936       && cfun->machine->global_pointer != GLOBAL_POINTER_REGNUM)
5937     output_asm_insn (".cplocal %+", 0);
5938 }
5939
5940 /* If we're generating n32 or n64 abicalls, emit instructions
5941    to set up the global pointer.  */
5942
5943 static void
5944 mips_emit_loadgp (void)
5945 {
5946   if (TARGET_ABICALLS && TARGET_NEWABI && cfun->machine->global_pointer > 0)
5947     {
5948       rtx addr, offset, incoming_address;
5949
5950       addr = XEXP (DECL_RTL (current_function_decl), 0);
5951       offset = mips_unspec_address (addr, SYMBOL_GOTOFF_LOADGP);
5952       incoming_address = gen_rtx_REG (Pmode, PIC_FUNCTION_ADDR_REGNUM);
5953       emit_insn (gen_loadgp (offset, incoming_address));
5954       if (!TARGET_EXPLICIT_RELOCS)
5955         emit_insn (gen_loadgp_blockage ());
5956     }
5957 }
5958
5959 /* Set up the stack and frame (if desired) for the function.  */
5960
5961 static void
5962 mips_output_function_prologue (FILE *file, HOST_WIDE_INT size ATTRIBUTE_UNUSED)
5963 {
5964   const char *fnname;
5965   HOST_WIDE_INT tsize = cfun->machine->frame.total_size;
5966
5967 #ifdef SDB_DEBUGGING_INFO
5968   if (debug_info_level != DINFO_LEVEL_TERSE && write_symbols == SDB_DEBUG)
5969     SDB_OUTPUT_SOURCE_LINE (file, DECL_SOURCE_LINE (current_function_decl));
5970 #endif
5971
5972   /* In mips16 mode, we may need to generate a 32 bit to handle
5973      floating point arguments.  The linker will arrange for any 32 bit
5974      functions to call this stub, which will then jump to the 16 bit
5975      function proper.  */
5976   if (TARGET_MIPS16 && !TARGET_SOFT_FLOAT
5977       && current_function_args_info.fp_code != 0)
5978     build_mips16_function_stub (file);
5979
5980   if (!FUNCTION_NAME_ALREADY_DECLARED)
5981     {
5982       /* Get the function name the same way that toplev.c does before calling
5983          assemble_start_function.  This is needed so that the name used here
5984          exactly matches the name used in ASM_DECLARE_FUNCTION_NAME.  */
5985       fnname = XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0);
5986
5987       if (!flag_inhibit_size_directive)
5988         {
5989           fputs ("\t.ent\t", file);
5990           assemble_name (file, fnname);
5991           fputs ("\n", file);
5992         }
5993
5994       assemble_name (file, fnname);
5995       fputs (":\n", file);
5996     }
5997
5998   /* Stop mips_file_end from treating this function as external.  */
5999   if (TARGET_IRIX && mips_abi == ABI_32)
6000     TREE_ASM_WRITTEN (DECL_NAME (cfun->decl)) = 1;
6001
6002   if (!flag_inhibit_size_directive)
6003     {
6004       /* .frame FRAMEREG, FRAMESIZE, RETREG */
6005       fprintf (file,
6006                "\t.frame\t%s," HOST_WIDE_INT_PRINT_DEC ",%s\t\t"
6007                "# vars= " HOST_WIDE_INT_PRINT_DEC ", regs= %d/%d"
6008                ", args= " HOST_WIDE_INT_PRINT_DEC
6009                ", gp= " HOST_WIDE_INT_PRINT_DEC "\n",
6010                (reg_names[(frame_pointer_needed)
6011                           ? HARD_FRAME_POINTER_REGNUM : STACK_POINTER_REGNUM]),
6012                ((frame_pointer_needed && TARGET_MIPS16)
6013                 ? tsize - cfun->machine->frame.args_size
6014                 : tsize),
6015                reg_names[GP_REG_FIRST + 31],
6016                cfun->machine->frame.var_size,
6017                cfun->machine->frame.num_gp,
6018                cfun->machine->frame.num_fp,
6019                cfun->machine->frame.args_size,
6020                cfun->machine->frame.cprestore_size);
6021
6022       /* .mask MASK, GPOFFSET; .fmask FPOFFSET */
6023       fprintf (file, "\t.mask\t0x%08x," HOST_WIDE_INT_PRINT_DEC "\n",
6024                cfun->machine->frame.mask,
6025                cfun->machine->frame.gp_save_offset);
6026       fprintf (file, "\t.fmask\t0x%08x," HOST_WIDE_INT_PRINT_DEC "\n",
6027                cfun->machine->frame.fmask,
6028                cfun->machine->frame.fp_save_offset);
6029
6030       /* Require:
6031          OLD_SP == *FRAMEREG + FRAMESIZE => can find old_sp from nominated FP reg.
6032          HIGHEST_GP_SAVED == *FRAMEREG + FRAMESIZE + GPOFFSET => can find saved regs.  */
6033     }
6034
6035   if (TARGET_ABICALLS && !TARGET_NEWABI && cfun->machine->global_pointer > 0)
6036     {
6037       /* Handle the initialization of $gp for SVR4 PIC.  */
6038       if (!cfun->machine->all_noreorder_p)
6039         output_asm_insn ("%(.cpload\t%^%)", 0);
6040       else
6041         output_asm_insn ("%(.cpload\t%^\n\t%<", 0);
6042     }
6043   else if (cfun->machine->all_noreorder_p)
6044     output_asm_insn ("%(%<", 0);
6045
6046   /* Tell the assembler which register we're using as the global
6047      pointer.  This is needed for thunks, since they can use either
6048      explicit relocs or assembler macros.  */
6049   mips_output_cplocal ();
6050 }
6051 \f
6052 /* Make the last instruction frame related and note that it performs
6053    the operation described by FRAME_PATTERN.  */
6054
6055 static void
6056 mips_set_frame_expr (rtx frame_pattern)
6057 {
6058   rtx insn;
6059
6060   insn = get_last_insn ();
6061   RTX_FRAME_RELATED_P (insn) = 1;
6062   REG_NOTES (insn) = alloc_EXPR_LIST (REG_FRAME_RELATED_EXPR,
6063                                       frame_pattern,
6064                                       REG_NOTES (insn));
6065 }
6066
6067
6068 /* Return a frame-related rtx that stores REG at MEM.
6069    REG must be a single register.  */
6070
6071 static rtx
6072 mips_frame_set (rtx mem, rtx reg)
6073 {
6074   rtx set = gen_rtx_SET (VOIDmode, mem, reg);
6075   RTX_FRAME_RELATED_P (set) = 1;
6076   return set;
6077 }
6078
6079
6080 /* Save register REG to MEM.  Make the instruction frame-related.  */
6081
6082 static void
6083 mips_save_reg (rtx reg, rtx mem)
6084 {
6085   if (GET_MODE (reg) == DFmode && !TARGET_FLOAT64)
6086     {
6087       rtx x1, x2;
6088
6089       if (mips_split_64bit_move_p (mem, reg))
6090         mips_split_64bit_move (mem, reg);
6091       else
6092         emit_move_insn (mem, reg);
6093
6094       x1 = mips_frame_set (mips_subword (mem, 0), mips_subword (reg, 0));
6095       x2 = mips_frame_set (mips_subword (mem, 1), mips_subword (reg, 1));
6096       mips_set_frame_expr (gen_rtx_PARALLEL (VOIDmode, gen_rtvec (2, x1, x2)));
6097     }
6098   else
6099     {
6100       if (TARGET_MIPS16
6101           && REGNO (reg) != GP_REG_FIRST + 31
6102           && !M16_REG_P (REGNO (reg)))
6103         {
6104           /* Save a non-mips16 register by moving it through a temporary.
6105              We don't need to do this for $31 since there's a special
6106              instruction for it.  */
6107           emit_move_insn (MIPS_PROLOGUE_TEMP (GET_MODE (reg)), reg);
6108           emit_move_insn (mem, MIPS_PROLOGUE_TEMP (GET_MODE (reg)));
6109         }
6110       else
6111         emit_move_insn (mem, reg);
6112
6113       mips_set_frame_expr (mips_frame_set (mem, reg));
6114     }
6115 }
6116
6117
6118 /* Expand the prologue into a bunch of separate insns.  */
6119
6120 void
6121 mips_expand_prologue (void)
6122 {
6123   HOST_WIDE_INT size;
6124
6125   if (cfun->machine->global_pointer > 0)
6126     REGNO (pic_offset_table_rtx) = cfun->machine->global_pointer;
6127
6128   size = compute_frame_size (get_frame_size ());
6129
6130   /* Save the registers.  Allocate up to MIPS_MAX_FIRST_STACK_STEP
6131      bytes beforehand; this is enough to cover the register save area
6132      without going out of range.  */
6133   if ((cfun->machine->frame.mask | cfun->machine->frame.fmask) != 0)
6134     {
6135       HOST_WIDE_INT step1;
6136
6137       step1 = MIN (size, MIPS_MAX_FIRST_STACK_STEP);
6138       RTX_FRAME_RELATED_P (emit_insn (gen_add3_insn (stack_pointer_rtx,
6139                                                      stack_pointer_rtx,
6140                                                      GEN_INT (-step1)))) = 1;
6141       size -= step1;
6142       mips_for_each_saved_reg (size, mips_save_reg);
6143     }
6144
6145   /* Allocate the rest of the frame.  */
6146   if (size > 0)
6147     {
6148       if (SMALL_OPERAND (-size))
6149         RTX_FRAME_RELATED_P (emit_insn (gen_add3_insn (stack_pointer_rtx,
6150                                                        stack_pointer_rtx,
6151                                                        GEN_INT (-size)))) = 1;
6152       else
6153         {
6154           emit_move_insn (MIPS_PROLOGUE_TEMP (Pmode), GEN_INT (size));
6155           if (TARGET_MIPS16)
6156             {
6157               /* There are no instructions to add or subtract registers
6158                  from the stack pointer, so use the frame pointer as a
6159                  temporary.  We should always be using a frame pointer
6160                  in this case anyway.  */
6161               gcc_assert (frame_pointer_needed);
6162               emit_move_insn (hard_frame_pointer_rtx, stack_pointer_rtx);
6163               emit_insn (gen_sub3_insn (hard_frame_pointer_rtx,
6164                                         hard_frame_pointer_rtx,
6165                                         MIPS_PROLOGUE_TEMP (Pmode)));
6166               emit_move_insn (stack_pointer_rtx, hard_frame_pointer_rtx);
6167             }
6168           else
6169             emit_insn (gen_sub3_insn (stack_pointer_rtx,
6170                                       stack_pointer_rtx,
6171                                       MIPS_PROLOGUE_TEMP (Pmode)));
6172
6173           /* Describe the combined effect of the previous instructions.  */
6174           mips_set_frame_expr
6175             (gen_rtx_SET (VOIDmode, stack_pointer_rtx,
6176                           plus_constant (stack_pointer_rtx, -size)));
6177         }
6178     }
6179
6180   /* Set up the frame pointer, if we're using one.  In mips16 code,
6181      we point the frame pointer ahead of the outgoing argument area.
6182      This should allow more variables & incoming arguments to be
6183      accessed with unextended instructions.  */
6184   if (frame_pointer_needed)
6185     {
6186       if (TARGET_MIPS16 && cfun->machine->frame.args_size != 0)
6187         {
6188           rtx offset = GEN_INT (cfun->machine->frame.args_size);
6189           RTX_FRAME_RELATED_P
6190             (emit_insn (gen_add3_insn (hard_frame_pointer_rtx,
6191                                        stack_pointer_rtx,
6192                                        offset))) = 1;
6193         }
6194       else
6195         RTX_FRAME_RELATED_P (emit_move_insn (hard_frame_pointer_rtx,
6196                                              stack_pointer_rtx)) = 1;
6197     }
6198
6199   /* If generating o32/o64 abicalls, save $gp on the stack.  */
6200   if (TARGET_ABICALLS && !TARGET_NEWABI && !current_function_is_leaf)
6201     emit_insn (gen_cprestore (GEN_INT (current_function_outgoing_args_size)));
6202
6203   mips_emit_loadgp ();
6204
6205   /* If we are profiling, make sure no instructions are scheduled before
6206      the call to mcount.  */
6207
6208   if (current_function_profile)
6209     emit_insn (gen_blockage ());
6210 }
6211 \f
6212 /* Do any necessary cleanup after a function to restore stack, frame,
6213    and regs.  */
6214
6215 #define RA_MASK BITMASK_HIGH    /* 1 << 31 */
6216
6217 static void
6218 mips_output_function_epilogue (FILE *file ATTRIBUTE_UNUSED,
6219                                HOST_WIDE_INT size ATTRIBUTE_UNUSED)
6220 {
6221   /* Reinstate the normal $gp.  */
6222   REGNO (pic_offset_table_rtx) = GLOBAL_POINTER_REGNUM;
6223   mips_output_cplocal ();
6224
6225   if (cfun->machine->all_noreorder_p)
6226     {
6227       /* Avoid using %>%) since it adds excess whitespace.  */
6228       output_asm_insn (".set\tmacro", 0);
6229       output_asm_insn (".set\treorder", 0);
6230       set_noreorder = set_nomacro = 0;
6231     }
6232
6233   if (!FUNCTION_NAME_ALREADY_DECLARED && !flag_inhibit_size_directive)
6234     {
6235       const char *fnname;
6236
6237       /* Get the function name the same way that toplev.c does before calling
6238          assemble_start_function.  This is needed so that the name used here
6239          exactly matches the name used in ASM_DECLARE_FUNCTION_NAME.  */
6240       fnname = XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0);
6241       fputs ("\t.end\t", file);
6242       assemble_name (file, fnname);
6243       fputs ("\n", file);
6244     }
6245 }
6246 \f
6247 /* Emit instructions to restore register REG from slot MEM.  */
6248
6249 static void
6250 mips_restore_reg (rtx reg, rtx mem)
6251 {
6252   /* There's no mips16 instruction to load $31 directly.  Load into
6253      $7 instead and adjust the return insn appropriately.  */
6254   if (TARGET_MIPS16 && REGNO (reg) == GP_REG_FIRST + 31)
6255     reg = gen_rtx_REG (GET_MODE (reg), 7);
6256
6257   if (TARGET_MIPS16 && !M16_REG_P (REGNO (reg)))
6258     {
6259       /* Can't restore directly; move through a temporary.  */
6260       emit_move_insn (MIPS_EPILOGUE_TEMP (GET_MODE (reg)), mem);
6261       emit_move_insn (reg, MIPS_EPILOGUE_TEMP (GET_MODE (reg)));
6262     }
6263   else
6264     emit_move_insn (reg, mem);
6265 }
6266
6267
6268 /* Expand the epilogue into a bunch of separate insns.  SIBCALL_P is true
6269    if this epilogue precedes a sibling call, false if it is for a normal
6270    "epilogue" pattern.  */
6271
6272 void
6273 mips_expand_epilogue (int sibcall_p)
6274 {
6275   HOST_WIDE_INT step1, step2;
6276   rtx base, target;
6277
6278   if (!sibcall_p && mips_can_use_return_insn ())
6279     {
6280       emit_jump_insn (gen_return ());
6281       return;
6282     }
6283
6284   /* Split the frame into two.  STEP1 is the amount of stack we should
6285      deallocate before restoring the registers.  STEP2 is the amount we
6286      should deallocate afterwards.
6287
6288      Start off by assuming that no registers need to be restored.  */
6289   step1 = cfun->machine->frame.total_size;
6290   step2 = 0;
6291
6292   /* Work out which register holds the frame address.  Account for the
6293      frame pointer offset used by mips16 code.  */
6294   if (!frame_pointer_needed)
6295     base = stack_pointer_rtx;
6296   else
6297     {
6298       base = hard_frame_pointer_rtx;
6299       if (TARGET_MIPS16)
6300         step1 -= cfun->machine->frame.args_size;
6301     }
6302
6303   /* If we need to restore registers, deallocate as much stack as
6304      possible in the second step without going out of range.  */
6305   if ((cfun->machine->frame.mask | cfun->machine->frame.fmask) != 0)
6306     {
6307       step2 = MIN (step1, MIPS_MAX_FIRST_STACK_STEP);
6308       step1 -= step2;
6309     }
6310
6311   /* Set TARGET to BASE + STEP1.  */
6312   target = base;
6313   if (step1 > 0)
6314     {
6315       rtx adjust;
6316
6317       /* Get an rtx for STEP1 that we can add to BASE.  */
6318       adjust = GEN_INT (step1);
6319       if (!SMALL_OPERAND (step1))
6320         {
6321           emit_move_insn (MIPS_EPILOGUE_TEMP (Pmode), adjust);
6322           adjust = MIPS_EPILOGUE_TEMP (Pmode);
6323         }
6324
6325       /* Normal mode code can copy the result straight into $sp.  */
6326       if (!TARGET_MIPS16)
6327         target = stack_pointer_rtx;
6328
6329       emit_insn (gen_add3_insn (target, base, adjust));
6330     }
6331
6332   /* Copy TARGET into the stack pointer.  */
6333   if (target != stack_pointer_rtx)
6334     emit_move_insn (stack_pointer_rtx, target);
6335
6336   /* If we're using addressing macros for n32/n64 abicalls, $gp is
6337      implicitly used by all SYMBOL_REFs.  We must emit a blockage
6338      insn before restoring it.  */
6339   if (TARGET_ABICALLS && TARGET_NEWABI && !TARGET_EXPLICIT_RELOCS)
6340     emit_insn (gen_blockage ());
6341
6342   /* Restore the registers.  */
6343   mips_for_each_saved_reg (cfun->machine->frame.total_size - step2,
6344                            mips_restore_reg);
6345
6346   /* Deallocate the final bit of the frame.  */
6347   if (step2 > 0)
6348     emit_insn (gen_add3_insn (stack_pointer_rtx,
6349                               stack_pointer_rtx,
6350                               GEN_INT (step2)));
6351
6352   /* Add in the __builtin_eh_return stack adjustment.  We need to
6353      use a temporary in mips16 code.  */
6354   if (current_function_calls_eh_return)
6355     {
6356       if (TARGET_MIPS16)
6357         {
6358           emit_move_insn (MIPS_EPILOGUE_TEMP (Pmode), stack_pointer_rtx);
6359           emit_insn (gen_add3_insn (MIPS_EPILOGUE_TEMP (Pmode),
6360                                     MIPS_EPILOGUE_TEMP (Pmode),
6361                                     EH_RETURN_STACKADJ_RTX));
6362           emit_move_insn (stack_pointer_rtx, MIPS_EPILOGUE_TEMP (Pmode));
6363         }
6364       else
6365         emit_insn (gen_add3_insn (stack_pointer_rtx,
6366                                   stack_pointer_rtx,
6367                                   EH_RETURN_STACKADJ_RTX));
6368     }
6369
6370   if (!sibcall_p)
6371     {
6372       /* The mips16 loads the return address into $7, not $31.  */
6373       if (TARGET_MIPS16 && (cfun->machine->frame.mask & RA_MASK) != 0)
6374         emit_jump_insn (gen_return_internal (gen_rtx_REG (Pmode,
6375                                                           GP_REG_FIRST + 7)));
6376       else
6377         emit_jump_insn (gen_return_internal (gen_rtx_REG (Pmode,
6378                                                           GP_REG_FIRST + 31)));
6379     }
6380 }
6381 \f
6382 /* Return nonzero if this function is known to have a null epilogue.
6383    This allows the optimizer to omit jumps to jumps if no stack
6384    was created.  */
6385
6386 int
6387 mips_can_use_return_insn (void)
6388 {
6389   tree return_type;
6390
6391   if (! reload_completed)
6392     return 0;
6393
6394   if (regs_ever_live[31] || current_function_profile)
6395     return 0;
6396
6397   return_type = DECL_RESULT (current_function_decl);
6398
6399   /* In mips16 mode, a function which returns a floating point value
6400      needs to arrange to copy the return value into the floating point
6401      registers.  */
6402   if (TARGET_MIPS16
6403       && mips16_hard_float
6404       && ! aggregate_value_p (return_type, current_function_decl)
6405       && GET_MODE_CLASS (DECL_MODE (return_type)) == MODE_FLOAT
6406       && GET_MODE_SIZE (DECL_MODE (return_type)) <= UNITS_PER_FPVALUE)
6407     return 0;
6408
6409   if (cfun->machine->frame.initialized)
6410     return cfun->machine->frame.total_size == 0;
6411
6412   return compute_frame_size (get_frame_size ()) == 0;
6413 }
6414 \f
6415 /* Implement TARGET_ASM_OUTPUT_MI_THUNK.  Generate rtl rather than asm text
6416    in order to avoid duplicating too much logic from elsewhere.  */
6417
6418 static void
6419 mips_output_mi_thunk (FILE *file, tree thunk_fndecl ATTRIBUTE_UNUSED,
6420                       HOST_WIDE_INT delta, HOST_WIDE_INT vcall_offset,
6421                       tree function)
6422 {
6423   rtx this, temp1, temp2, insn, fnaddr;
6424
6425   /* Pretend to be a post-reload pass while generating rtl.  */
6426   no_new_pseudos = 1;
6427   reload_completed = 1;
6428   reset_block_changes ();
6429
6430   /* Pick a global pointer for -mabicalls.  Use $15 rather than $28
6431      for TARGET_NEWABI since the latter is a call-saved register.  */
6432   if (TARGET_ABICALLS)
6433     cfun->machine->global_pointer
6434       = REGNO (pic_offset_table_rtx)
6435       = TARGET_NEWABI ? 15 : GLOBAL_POINTER_REGNUM;
6436
6437   /* Set up the global pointer for n32 or n64 abicalls.  */
6438   mips_emit_loadgp ();
6439
6440   /* We need two temporary registers in some cases.  */
6441   temp1 = gen_rtx_REG (Pmode, 2);
6442   temp2 = gen_rtx_REG (Pmode, 3);
6443
6444   /* Find out which register contains the "this" pointer.  */
6445   if (aggregate_value_p (TREE_TYPE (TREE_TYPE (function)), function))
6446     this = gen_rtx_REG (Pmode, GP_ARG_FIRST + 1);
6447   else
6448     this = gen_rtx_REG (Pmode, GP_ARG_FIRST);
6449
6450   /* Add DELTA to THIS.  */
6451   if (delta != 0)
6452     {
6453       rtx offset = GEN_INT (delta);
6454       if (!SMALL_OPERAND (delta))
6455         {
6456           emit_move_insn (temp1, offset);
6457           offset = temp1;
6458         }
6459       emit_insn (gen_add3_insn (this, this, offset));
6460     }
6461
6462   /* If needed, add *(*THIS + VCALL_OFFSET) to THIS.  */
6463   if (vcall_offset != 0)
6464     {
6465       rtx addr;
6466
6467       /* Set TEMP1 to *THIS.  */
6468       emit_move_insn (temp1, gen_rtx_MEM (Pmode, this));
6469
6470       /* Set ADDR to a legitimate address for *THIS + VCALL_OFFSET.  */
6471       addr = mips_add_offset (temp2, temp1, vcall_offset);
6472
6473       /* Load the offset and add it to THIS.  */
6474       emit_move_insn (temp1, gen_rtx_MEM (Pmode, addr));
6475       emit_insn (gen_add3_insn (this, this, temp1));
6476     }
6477
6478   /* Jump to the target function.  Use a sibcall if direct jumps are
6479      allowed, otherwise load the address into a register first.  */
6480   fnaddr = XEXP (DECL_RTL (function), 0);
6481   if (TARGET_MIPS16 || TARGET_ABICALLS || TARGET_LONG_CALLS)
6482     {
6483       /* This is messy.  gas treats "la $25,foo" as part of a call
6484          sequence and may allow a global "foo" to be lazily bound.
6485          The general move patterns therefore reject this combination.
6486
6487          In this context, lazy binding would actually be OK for o32 and o64,
6488          but it's still wrong for n32 and n64; see mips_load_call_address.
6489          We must therefore load the address via a temporary register if
6490          mips_dangerous_for_la25_p.
6491
6492          If we jump to the temporary register rather than $25, the assembler
6493          can use the move insn to fill the jump's delay slot.  */
6494       if (TARGET_ABICALLS && !mips_dangerous_for_la25_p (fnaddr))
6495         temp1 = gen_rtx_REG (Pmode, PIC_FUNCTION_ADDR_REGNUM);
6496       mips_load_call_address (temp1, fnaddr, true);
6497
6498       if (TARGET_ABICALLS && REGNO (temp1) != PIC_FUNCTION_ADDR_REGNUM)
6499         emit_move_insn (gen_rtx_REG (Pmode, PIC_FUNCTION_ADDR_REGNUM), temp1);
6500       emit_jump_insn (gen_indirect_jump (temp1));
6501     }
6502   else
6503     {
6504       insn = emit_call_insn (gen_sibcall_internal (fnaddr, const0_rtx));
6505       SIBLING_CALL_P (insn) = 1;
6506     }
6507
6508   /* Run just enough of rest_of_compilation.  This sequence was
6509      "borrowed" from alpha.c.  */
6510   insn = get_insns ();
6511   insn_locators_initialize ();
6512   split_all_insns_noflow ();
6513   if (TARGET_MIPS16)
6514     mips16_lay_out_constants ();
6515   shorten_branches (insn);
6516   final_start_function (insn, file, 1);
6517   final (insn, file, 1, 0);
6518   final_end_function ();
6519
6520   /* Clean up the vars set above.  Note that final_end_function resets
6521      the global pointer for us.  */
6522   reload_completed = 0;
6523   no_new_pseudos = 0;
6524 }
6525 \f
6526 /* Returns nonzero if X contains a SYMBOL_REF.  */
6527
6528 static int
6529 symbolic_expression_p (rtx x)
6530 {
6531   if (GET_CODE (x) == SYMBOL_REF)
6532     return 1;
6533
6534   if (GET_CODE (x) == CONST)
6535     return symbolic_expression_p (XEXP (x, 0));
6536
6537   if (UNARY_P (x))
6538     return symbolic_expression_p (XEXP (x, 0));
6539
6540   if (ARITHMETIC_P (x))
6541     return (symbolic_expression_p (XEXP (x, 0))
6542             || symbolic_expression_p (XEXP (x, 1)));
6543
6544   return 0;
6545 }
6546
6547 /* Choose the section to use for the constant rtx expression X that has
6548    mode MODE.  */
6549
6550 static void
6551 mips_select_rtx_section (enum machine_mode mode, rtx x,
6552                          unsigned HOST_WIDE_INT align)
6553 {
6554   if (TARGET_MIPS16)
6555     {
6556       /* In mips16 mode, the constant table always goes in the same section
6557          as the function, so that constants can be loaded using PC relative
6558          addressing.  */
6559       function_section (current_function_decl);
6560     }
6561   else if (TARGET_EMBEDDED_DATA)
6562     {
6563       /* For embedded applications, always put constants in read-only data,
6564          in order to reduce RAM usage.  */
6565       mergeable_constant_section (mode, align, 0);
6566     }
6567   else
6568     {
6569       /* For hosted applications, always put constants in small data if
6570          possible, as this gives the best performance.  */
6571       /* ??? Consider using mergeable small data sections.  */
6572
6573       if (GET_MODE_SIZE (mode) <= (unsigned) mips_section_threshold
6574           && mips_section_threshold > 0)
6575         named_section (0, ".sdata", 0);
6576       else if (flag_pic && symbolic_expression_p (x))
6577         named_section (0, ".data.rel.ro", 3);
6578       else
6579         mergeable_constant_section (mode, align, 0);
6580     }
6581 }
6582
6583 /* Implement TARGET_ASM_FUNCTION_RODATA_SECTION.
6584
6585    The complication here is that, with the combination TARGET_ABICALLS
6586    && !TARGET_GPWORD, jump tables will use absolute addresses, and should
6587    therefore not be included in the read-only part of a DSO.  Handle such
6588    cases by selecting a normal data section instead of a read-only one.
6589    The logic apes that in default_function_rodata_section.  */
6590
6591 static void
6592 mips_function_rodata_section (tree decl)
6593 {
6594   if (!TARGET_ABICALLS || TARGET_GPWORD)
6595     default_function_rodata_section (decl);
6596   else if (decl && DECL_SECTION_NAME (decl))
6597     {
6598       const char *name = TREE_STRING_POINTER (DECL_SECTION_NAME (decl));
6599       if (DECL_ONE_ONLY (decl) && strncmp (name, ".gnu.linkonce.t.", 16) == 0)
6600         {
6601           char *rname = ASTRDUP (name);
6602           rname[14] = 'd';
6603           named_section_real (rname, SECTION_LINKONCE | SECTION_WRITE, decl);
6604         }
6605       else if (flag_function_sections && flag_data_sections
6606                && strncmp (name, ".text.", 6) == 0)
6607         {
6608           char *rname = ASTRDUP (name);
6609           memcpy (rname + 1, "data", 4);
6610           named_section_flags (rname, SECTION_WRITE);
6611         }
6612       else
6613         data_section ();
6614     }
6615   else
6616     data_section ();
6617 }
6618
6619 /* Implement TARGET_IN_SMALL_DATA_P.  Return true if it would be safe to
6620    access DECL using %gp_rel(...)($gp).  */
6621
6622 static bool
6623 mips_in_small_data_p (tree decl)
6624 {
6625   HOST_WIDE_INT size;
6626
6627   if (TREE_CODE (decl) == STRING_CST || TREE_CODE (decl) == FUNCTION_DECL)
6628     return false;
6629
6630   /* We don't yet generate small-data references for -mabicalls.  See related
6631      -G handling in override_options.  */
6632   if (TARGET_ABICALLS)
6633     return false;
6634
6635   if (TREE_CODE (decl) == VAR_DECL && DECL_SECTION_NAME (decl) != 0)
6636     {
6637       const char *name;
6638
6639       /* Reject anything that isn't in a known small-data section.  */
6640       name = TREE_STRING_POINTER (DECL_SECTION_NAME (decl));
6641       if (strcmp (name, ".sdata") != 0 && strcmp (name, ".sbss") != 0)
6642         return false;
6643
6644       /* If a symbol is defined externally, the assembler will use the
6645          usual -G rules when deciding how to implement macros.  */
6646       if (TARGET_EXPLICIT_RELOCS || !DECL_EXTERNAL (decl))
6647         return true;
6648     }
6649   else if (TARGET_EMBEDDED_DATA)
6650     {
6651       /* Don't put constants into the small data section: we want them
6652          to be in ROM rather than RAM.  */
6653       if (TREE_CODE (decl) != VAR_DECL)
6654         return false;
6655
6656       if (TREE_READONLY (decl)
6657           && !TREE_SIDE_EFFECTS (decl)
6658           && (!DECL_INITIAL (decl) || TREE_CONSTANT (DECL_INITIAL (decl))))
6659         return false;
6660     }
6661
6662   size = int_size_in_bytes (TREE_TYPE (decl));
6663   return (size > 0 && size <= mips_section_threshold);
6664 }
6665 \f
6666 /* See whether VALTYPE is a record whose fields should be returned in
6667    floating-point registers.  If so, return the number of fields and
6668    list them in FIELDS (which should have two elements).  Return 0
6669    otherwise.
6670
6671    For n32 & n64, a structure with one or two fields is returned in
6672    floating-point registers as long as every field has a floating-point
6673    type.  */
6674
6675 static int
6676 mips_fpr_return_fields (tree valtype, tree *fields)
6677 {
6678   tree field;
6679   int i;
6680
6681   if (!TARGET_NEWABI)
6682     return 0;
6683
6684   if (TREE_CODE (valtype) != RECORD_TYPE)
6685     return 0;
6686
6687   i = 0;
6688   for (field = TYPE_FIELDS (valtype); field != 0; field = TREE_CHAIN (field))
6689     {
6690       if (TREE_CODE (field) != FIELD_DECL)
6691         continue;
6692
6693       if (TREE_CODE (TREE_TYPE (field)) != REAL_TYPE)
6694         return 0;
6695
6696       if (i == 2)
6697         return 0;
6698
6699       fields[i++] = field;
6700     }
6701   return i;
6702 }
6703
6704
6705 /* Implement TARGET_RETURN_IN_MSB.  For n32 & n64, we should return
6706    a value in the most significant part of $2/$3 if:
6707
6708       - the target is big-endian;
6709
6710       - the value has a structure or union type (we generalize this to
6711         cover aggregates from other languages too); and
6712
6713       - the structure is not returned in floating-point registers.  */
6714
6715 static bool
6716 mips_return_in_msb (tree valtype)
6717 {
6718   tree fields[2];
6719
6720   return (TARGET_NEWABI
6721           && TARGET_BIG_ENDIAN
6722           && AGGREGATE_TYPE_P (valtype)
6723           && mips_fpr_return_fields (valtype, fields) == 0);
6724 }
6725
6726
6727 /* Return a composite value in a pair of floating-point registers.
6728    MODE1 and OFFSET1 are the mode and byte offset for the first value,
6729    likewise MODE2 and OFFSET2 for the second.  MODE is the mode of the
6730    complete value.
6731
6732    For n32 & n64, $f0 always holds the first value and $f2 the second.
6733    Otherwise the values are packed together as closely as possible.  */
6734
6735 static rtx
6736 mips_return_fpr_pair (enum machine_mode mode,
6737                       enum machine_mode mode1, HOST_WIDE_INT offset1,
6738                       enum machine_mode mode2, HOST_WIDE_INT offset2)
6739 {
6740   int inc;
6741
6742   inc = (TARGET_NEWABI ? 2 : FP_INC);
6743   return gen_rtx_PARALLEL
6744     (mode,
6745      gen_rtvec (2,
6746                 gen_rtx_EXPR_LIST (VOIDmode,
6747                                    gen_rtx_REG (mode1, FP_RETURN),
6748                                    GEN_INT (offset1)),
6749                 gen_rtx_EXPR_LIST (VOIDmode,
6750                                    gen_rtx_REG (mode2, FP_RETURN + inc),
6751                                    GEN_INT (offset2))));
6752
6753 }
6754
6755
6756 /* Implement FUNCTION_VALUE and LIBCALL_VALUE.  For normal calls,
6757    VALTYPE is the return type and MODE is VOIDmode.  For libcalls,
6758    VALTYPE is null and MODE is the mode of the return value.  */
6759
6760 rtx
6761 mips_function_value (tree valtype, tree func ATTRIBUTE_UNUSED,
6762                      enum machine_mode mode)
6763 {
6764   if (valtype)
6765     {
6766       tree fields[2];
6767       int unsignedp;
6768
6769       mode = TYPE_MODE (valtype);
6770       unsignedp = TYPE_UNSIGNED (valtype);
6771
6772       /* Since we define TARGET_PROMOTE_FUNCTION_RETURN that returns
6773          true, we must promote the mode just as PROMOTE_MODE does.  */
6774       mode = promote_mode (valtype, mode, &unsignedp, 1);
6775
6776       /* Handle structures whose fields are returned in $f0/$f2.  */
6777       switch (mips_fpr_return_fields (valtype, fields))
6778         {
6779         case 1:
6780           return gen_rtx_REG (mode, FP_RETURN);
6781
6782         case 2:
6783           return mips_return_fpr_pair (mode,
6784                                        TYPE_MODE (TREE_TYPE (fields[0])),
6785                                        int_byte_position (fields[0]),
6786                                        TYPE_MODE (TREE_TYPE (fields[1])),
6787                                        int_byte_position (fields[1]));
6788         }
6789
6790       /* If a value is passed in the most significant part of a register, see
6791          whether we have to round the mode up to a whole number of words.  */
6792       if (mips_return_in_msb (valtype))
6793         {
6794           HOST_WIDE_INT size = int_size_in_bytes (valtype);
6795           if (size % UNITS_PER_WORD != 0)
6796             {
6797               size += UNITS_PER_WORD - size % UNITS_PER_WORD;
6798               mode = mode_for_size (size * BITS_PER_UNIT, MODE_INT, 0);
6799             }
6800         }
6801
6802       /* For EABI, the class of return register depends entirely on MODE.
6803          For example, "struct { some_type x; }" and "union { some_type x; }"
6804          are returned in the same way as a bare "some_type" would be.
6805          Other ABIs only use FPRs for scalar, complex or vector types.  */
6806       if (mips_abi != ABI_EABI && !FLOAT_TYPE_P (valtype))
6807         return gen_rtx_REG (mode, GP_RETURN);
6808     }
6809
6810   if ((GET_MODE_CLASS (mode) == MODE_FLOAT
6811        || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
6812       && GET_MODE_SIZE (mode) <= UNITS_PER_HWFPVALUE)
6813     return gen_rtx_REG (mode, FP_RETURN);
6814
6815   /* Handle long doubles for n32 & n64.  */
6816   if (mode == TFmode)
6817     return mips_return_fpr_pair (mode,
6818                                  DImode, 0,
6819                                  DImode, GET_MODE_SIZE (mode) / 2);
6820
6821   if (GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT
6822       && GET_MODE_SIZE (mode) <= UNITS_PER_HWFPVALUE * 2)
6823     return mips_return_fpr_pair (mode,
6824                                  GET_MODE_INNER (mode), 0,
6825                                  GET_MODE_INNER (mode),
6826                                  GET_MODE_SIZE (mode) / 2);
6827
6828   return gen_rtx_REG (mode, GP_RETURN);
6829 }
6830
6831 /* Return nonzero when an argument must be passed by reference.  */
6832
6833 static bool
6834 mips_pass_by_reference (CUMULATIVE_ARGS *cum ATTRIBUTE_UNUSED,
6835                         enum machine_mode mode, tree type,
6836                         bool named ATTRIBUTE_UNUSED)
6837 {
6838   if (mips_abi == ABI_EABI)
6839     {
6840       int size;
6841
6842       /* ??? How should SCmode be handled?  */
6843       if (type == NULL_TREE || mode == DImode || mode == DFmode)
6844         return 0;
6845
6846       size = int_size_in_bytes (type);
6847       return size == -1 || size > UNITS_PER_WORD;
6848     }
6849   else
6850     {
6851       /* If we have a variable-sized parameter, we have no choice.  */
6852       return targetm.calls.must_pass_in_stack (mode, type);
6853     }
6854 }
6855
6856 static bool
6857 mips_callee_copies (CUMULATIVE_ARGS *cum ATTRIBUTE_UNUSED,
6858                     enum machine_mode mode ATTRIBUTE_UNUSED,
6859                     tree type ATTRIBUTE_UNUSED, bool named)
6860 {
6861   return mips_abi == ABI_EABI && named;
6862 }
6863
6864 /* Return true if registers of class CLASS cannot change from mode FROM
6865    to mode TO.  */
6866
6867 bool
6868 mips_cannot_change_mode_class (enum machine_mode from,
6869                                enum machine_mode to, enum reg_class class)
6870 {
6871   if (MIN (GET_MODE_SIZE (from), GET_MODE_SIZE (to)) <= UNITS_PER_WORD
6872       && MAX (GET_MODE_SIZE (from), GET_MODE_SIZE (to)) > UNITS_PER_WORD)
6873     {
6874       if (TARGET_BIG_ENDIAN)
6875         {
6876           /* When a multi-word value is stored in paired floating-point
6877              registers, the first register always holds the low word.
6878              We therefore can't allow FPRs to change between single-word
6879              and multi-word modes.  */
6880           if (FP_INC > 1 && reg_classes_intersect_p (FP_REGS, class))
6881             return true;
6882         }
6883       else
6884         {
6885           /* LO_REGNO == HI_REGNO + 1, so if a multi-word value is stored
6886              in LO and HI, the high word always comes first.  We therefore
6887              can't allow values stored in HI to change between single-word
6888              and multi-word modes.  */
6889           if (reg_classes_intersect_p (HI_REG, class))
6890             return true;
6891         }
6892     }
6893   /* Loading a 32-bit value into a 64-bit floating-point register
6894      will not sign-extend the value, despite what LOAD_EXTEND_OP says.
6895      We can't allow 64-bit float registers to change from SImode to
6896      to a wider mode.  */
6897   if (TARGET_FLOAT64
6898       && from == SImode
6899       && GET_MODE_SIZE (to) >= UNITS_PER_WORD
6900       && reg_classes_intersect_p (FP_REGS, class))
6901     return true;
6902   return false;
6903 }
6904
6905 /* Return true if X should not be moved directly into register $25.
6906    We need this because many versions of GAS will treat "la $25,foo" as
6907    part of a call sequence and so allow a global "foo" to be lazily bound.  */
6908
6909 bool
6910 mips_dangerous_for_la25_p (rtx x)
6911 {
6912   HOST_WIDE_INT offset;
6913
6914   if (TARGET_EXPLICIT_RELOCS)
6915     return false;
6916
6917   mips_split_const (x, &x, &offset);
6918   return global_got_operand (x, VOIDmode);
6919 }
6920
6921 /* Implement PREFERRED_RELOAD_CLASS.  */
6922
6923 enum reg_class
6924 mips_preferred_reload_class (rtx x, enum reg_class class)
6925 {
6926   if (mips_dangerous_for_la25_p (x) && reg_class_subset_p (LEA_REGS, class))
6927     return LEA_REGS;
6928
6929   if (TARGET_HARD_FLOAT
6930       && FLOAT_MODE_P (GET_MODE (x))
6931       && reg_class_subset_p (FP_REGS, class))
6932     return FP_REGS;
6933
6934   if (reg_class_subset_p (GR_REGS, class))
6935     class = GR_REGS;
6936
6937   if (TARGET_MIPS16 && reg_class_subset_p (M16_REGS, class))
6938     class = M16_REGS;
6939
6940   return class;
6941 }
6942
6943 /* This function returns the register class required for a secondary
6944    register when copying between one of the registers in CLASS, and X,
6945    using MODE.  If IN_P is nonzero, the copy is going from X to the
6946    register, otherwise the register is the source.  A return value of
6947    NO_REGS means that no secondary register is required.  */
6948
6949 enum reg_class
6950 mips_secondary_reload_class (enum reg_class class,
6951                              enum machine_mode mode, rtx x, int in_p)
6952 {
6953   enum reg_class gr_regs = TARGET_MIPS16 ? M16_REGS : GR_REGS;
6954   int regno = -1;
6955   int gp_reg_p;
6956
6957   if (REG_P (x)|| GET_CODE (x) == SUBREG)
6958     regno = true_regnum (x);
6959
6960   gp_reg_p = TARGET_MIPS16 ? M16_REG_P (regno) : GP_REG_P (regno);
6961
6962   if (mips_dangerous_for_la25_p (x))
6963     {
6964       gr_regs = LEA_REGS;
6965       if (TEST_HARD_REG_BIT (reg_class_contents[(int) class], 25))
6966         return gr_regs;
6967     }
6968
6969   /* Copying from HI or LO to anywhere other than a general register
6970      requires a general register.  */
6971   if (class == HI_REG || class == LO_REG || class == MD_REGS)
6972     {
6973       if (TARGET_MIPS16 && in_p)
6974         {
6975           /* We can't really copy to HI or LO at all in mips16 mode.  */
6976           return M16_REGS;
6977         }
6978       return gp_reg_p ? NO_REGS : gr_regs;
6979     }
6980   if (MD_REG_P (regno))
6981     {
6982       if (TARGET_MIPS16 && ! in_p)
6983         {
6984           /* We can't really copy to HI or LO at all in mips16 mode.  */
6985           return M16_REGS;
6986         }
6987       return class == gr_regs ? NO_REGS : gr_regs;
6988     }
6989
6990   /* We can only copy a value to a condition code register from a
6991      floating point register, and even then we require a scratch
6992      floating point register.  We can only copy a value out of a
6993      condition code register into a general register.  */
6994   if (class == ST_REGS)
6995     {
6996       if (in_p)
6997         return FP_REGS;
6998       return gp_reg_p ? NO_REGS : gr_regs;
6999     }
7000   if (ST_REG_P (regno))
7001     {
7002       if (! in_p)
7003         return FP_REGS;
7004       return class == gr_regs ? NO_REGS : gr_regs;
7005     }
7006
7007   if (class == FP_REGS)
7008     {
7009       if (MEM_P (x))
7010         {
7011           /* In this case we can use lwc1, swc1, ldc1 or sdc1.  */
7012           return NO_REGS;
7013         }
7014       else if (CONSTANT_P (x) && GET_MODE_CLASS (mode) == MODE_FLOAT)
7015         {
7016           /* We can use the l.s and l.d macros to load floating-point
7017              constants.  ??? For l.s, we could probably get better
7018              code by returning GR_REGS here.  */
7019           return NO_REGS;
7020         }
7021       else if (gp_reg_p || x == CONST0_RTX (mode))
7022         {
7023           /* In this case we can use mtc1, mfc1, dmtc1 or dmfc1.  */
7024           return NO_REGS;
7025         }
7026       else if (FP_REG_P (regno))
7027         {
7028           /* In this case we can use mov.s or mov.d.  */
7029           return NO_REGS;
7030         }
7031       else
7032         {
7033           /* Otherwise, we need to reload through an integer register.  */
7034           return gr_regs;
7035         }
7036     }
7037
7038   /* In mips16 mode, going between memory and anything but M16_REGS
7039      requires an M16_REG.  */
7040   if (TARGET_MIPS16)
7041     {
7042       if (class != M16_REGS && class != M16_NA_REGS)
7043         {
7044           if (gp_reg_p)
7045             return NO_REGS;
7046           return M16_REGS;
7047         }
7048       if (! gp_reg_p)
7049         {
7050           if (class == M16_REGS || class == M16_NA_REGS)
7051             return NO_REGS;
7052           return M16_REGS;
7053         }
7054     }
7055
7056   return NO_REGS;
7057 }
7058
7059 /* Implement CLASS_MAX_NREGS.
7060
7061    Usually all registers are word-sized.  The only supported exception
7062    is -mgp64 -msingle-float, which has 64-bit words but 32-bit float
7063    registers.  A word-based calculation is correct even in that case,
7064    since -msingle-float disallows multi-FPR values.
7065
7066    The FP status registers are an exception to this rule.  They are always
7067    4 bytes wide as they only hold condition code modes, and CCmode is always
7068    considered to be 4 bytes wide.  */
7069
7070 int
7071 mips_class_max_nregs (enum reg_class class ATTRIBUTE_UNUSED,
7072                       enum machine_mode mode)
7073 {
7074   if (class == ST_REGS)
7075     return (GET_MODE_SIZE (mode) + 3) / 4;
7076   else
7077     return (GET_MODE_SIZE (mode) + UNITS_PER_WORD - 1) / UNITS_PER_WORD;
7078 }
7079
7080 static bool
7081 mips_valid_pointer_mode (enum machine_mode mode)
7082 {
7083   return (mode == SImode || (TARGET_64BIT && mode == DImode));
7084 }
7085
7086 /* Define this so that we can deal with a testcase like:
7087
7088    char foo __attribute__ ((mode (SI)));
7089
7090    then compiled with -mabi=64 and -mint64. We have no
7091    32-bit type at that point and so the default case
7092    always fails.  */
7093
7094 static bool
7095 mips_scalar_mode_supported_p (enum machine_mode mode)
7096 {
7097   switch (mode)
7098     {
7099     case QImode:
7100     case HImode:
7101     case SImode:
7102     case DImode:
7103       return true;
7104
7105       /* Handled via optabs.c.  */
7106     case TImode:
7107       return TARGET_64BIT;
7108
7109     case SFmode:
7110     case DFmode:
7111       return true;
7112
7113       /* LONG_DOUBLE_TYPE_SIZE is 128 for TARGET_NEWABI only.  */
7114     case TFmode:
7115       return TARGET_NEWABI;
7116
7117     default:
7118       return false;
7119     }
7120 }
7121
7122
7123 /* Target hook for vector_mode_supported_p.  */
7124 static bool
7125 mips_vector_mode_supported_p (enum machine_mode mode)
7126 {
7127   if (mode == V2SFmode && TARGET_PAIRED_SINGLE_FLOAT)
7128     return true;
7129   else
7130     return false;
7131 }
7132 \f
7133 /* If we can access small data directly (using gp-relative relocation
7134    operators) return the small data pointer, otherwise return null.
7135
7136    For each mips16 function which refers to GP relative symbols, we
7137    use a pseudo register, initialized at the start of the function, to
7138    hold the $gp value.  */
7139
7140 static rtx
7141 mips16_gp_pseudo_reg (void)
7142 {
7143   if (cfun->machine->mips16_gp_pseudo_rtx == NULL_RTX)
7144     {
7145       rtx unspec;
7146       rtx insn, scan;
7147
7148       cfun->machine->mips16_gp_pseudo_rtx = gen_reg_rtx (Pmode);
7149
7150       /* We want to initialize this to a value which gcc will believe
7151          is constant.  */
7152       start_sequence ();
7153       unspec = gen_rtx_UNSPEC (VOIDmode, gen_rtvec (1, const0_rtx), UNSPEC_GP);
7154       emit_move_insn (cfun->machine->mips16_gp_pseudo_rtx,
7155                       gen_rtx_CONST (Pmode, unspec));
7156       insn = get_insns ();
7157       end_sequence ();
7158
7159       push_topmost_sequence ();
7160       /* We need to emit the initialization after the FUNCTION_BEG
7161          note, so that it will be integrated.  */
7162       for (scan = get_insns (); scan != NULL_RTX; scan = NEXT_INSN (scan))
7163         if (NOTE_P (scan)
7164             && NOTE_LINE_NUMBER (scan) == NOTE_INSN_FUNCTION_BEG)
7165           break;
7166       if (scan == NULL_RTX)
7167         scan = get_insns ();
7168       insn = emit_insn_after (insn, scan);
7169       pop_topmost_sequence ();
7170     }
7171
7172   return cfun->machine->mips16_gp_pseudo_rtx;
7173 }
7174
7175 /* Write out code to move floating point arguments in or out of
7176    general registers.  Output the instructions to FILE.  FP_CODE is
7177    the code describing which arguments are present (see the comment at
7178    the definition of CUMULATIVE_ARGS in mips.h).  FROM_FP_P is nonzero if
7179    we are copying from the floating point registers.  */
7180
7181 static void
7182 mips16_fp_args (FILE *file, int fp_code, int from_fp_p)
7183 {
7184   const char *s;
7185   int gparg, fparg;
7186   unsigned int f;
7187
7188   /* This code only works for the original 32 bit ABI and the O64 ABI.  */
7189   gcc_assert (TARGET_OLDABI);
7190
7191   if (from_fp_p)
7192     s = "mfc1";
7193   else
7194     s = "mtc1";
7195   gparg = GP_ARG_FIRST;
7196   fparg = FP_ARG_FIRST;
7197   for (f = (unsigned int) fp_code; f != 0; f >>= 2)
7198     {
7199       if ((f & 3) == 1)
7200         {
7201           if ((fparg & 1) != 0)
7202             ++fparg;
7203           fprintf (file, "\t%s\t%s,%s\n", s,
7204                    reg_names[gparg], reg_names[fparg]);
7205         }
7206       else if ((f & 3) == 2)
7207         {
7208           if (TARGET_64BIT)
7209             fprintf (file, "\td%s\t%s,%s\n", s,
7210                      reg_names[gparg], reg_names[fparg]);
7211           else
7212             {
7213               if ((fparg & 1) != 0)
7214                 ++fparg;
7215               if (TARGET_BIG_ENDIAN)
7216                 fprintf (file, "\t%s\t%s,%s\n\t%s\t%s,%s\n", s,
7217                          reg_names[gparg], reg_names[fparg + 1], s,
7218                          reg_names[gparg + 1], reg_names[fparg]);
7219               else
7220                 fprintf (file, "\t%s\t%s,%s\n\t%s\t%s,%s\n", s,
7221                          reg_names[gparg], reg_names[fparg], s,
7222                          reg_names[gparg + 1], reg_names[fparg + 1]);
7223               ++gparg;
7224               ++fparg;
7225             }
7226         }
7227       else
7228         gcc_unreachable ();
7229
7230       ++gparg;
7231       ++fparg;
7232     }
7233 }
7234
7235 /* Build a mips16 function stub.  This is used for functions which
7236    take arguments in the floating point registers.  It is 32 bit code
7237    that moves the floating point args into the general registers, and
7238    then jumps to the 16 bit code.  */
7239
7240 static void
7241 build_mips16_function_stub (FILE *file)
7242 {
7243   const char *fnname;
7244   char *secname, *stubname;
7245   tree stubid, stubdecl;
7246   int need_comma;
7247   unsigned int f;
7248
7249   fnname = XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0);
7250   secname = (char *) alloca (strlen (fnname) + 20);
7251   sprintf (secname, ".mips16.fn.%s", fnname);
7252   stubname = (char *) alloca (strlen (fnname) + 20);
7253   sprintf (stubname, "__fn_stub_%s", fnname);
7254   stubid = get_identifier (stubname);
7255   stubdecl = build_decl (FUNCTION_DECL, stubid,
7256                          build_function_type (void_type_node, NULL_TREE));
7257   DECL_SECTION_NAME (stubdecl) = build_string (strlen (secname), secname);
7258
7259   fprintf (file, "\t# Stub function for %s (", current_function_name ());
7260   need_comma = 0;
7261   for (f = (unsigned int) current_function_args_info.fp_code; f != 0; f >>= 2)
7262     {
7263       fprintf (file, "%s%s",
7264                need_comma ? ", " : "",
7265                (f & 3) == 1 ? "float" : "double");
7266       need_comma = 1;
7267     }
7268   fprintf (file, ")\n");
7269
7270   fprintf (file, "\t.set\tnomips16\n");
7271   function_section (stubdecl);
7272   ASM_OUTPUT_ALIGN (file, floor_log2 (FUNCTION_BOUNDARY / BITS_PER_UNIT));
7273
7274   /* ??? If FUNCTION_NAME_ALREADY_DECLARED is defined, then we are
7275      within a .ent, and we cannot emit another .ent.  */
7276   if (!FUNCTION_NAME_ALREADY_DECLARED)
7277     {
7278       fputs ("\t.ent\t", file);
7279       assemble_name (file, stubname);
7280       fputs ("\n", file);
7281     }
7282
7283   assemble_name (file, stubname);
7284   fputs (":\n", file);
7285
7286   /* We don't want the assembler to insert any nops here.  */
7287   fprintf (file, "\t.set\tnoreorder\n");
7288
7289   mips16_fp_args (file, current_function_args_info.fp_code, 1);
7290
7291   fprintf (asm_out_file, "\t.set\tnoat\n");
7292   fprintf (asm_out_file, "\tla\t%s,", reg_names[GP_REG_FIRST + 1]);
7293   assemble_name (file, fnname);
7294   fprintf (file, "\n");
7295   fprintf (asm_out_file, "\tjr\t%s\n", reg_names[GP_REG_FIRST + 1]);
7296   fprintf (asm_out_file, "\t.set\tat\n");
7297
7298   /* Unfortunately, we can't fill the jump delay slot.  We can't fill
7299      with one of the mfc1 instructions, because the result is not
7300      available for one instruction, so if the very first instruction
7301      in the function refers to the register, it will see the wrong
7302      value.  */
7303   fprintf (file, "\tnop\n");
7304
7305   fprintf (file, "\t.set\treorder\n");
7306
7307   if (!FUNCTION_NAME_ALREADY_DECLARED)
7308     {
7309       fputs ("\t.end\t", file);
7310       assemble_name (file, stubname);
7311       fputs ("\n", file);
7312     }
7313
7314   fprintf (file, "\t.set\tmips16\n");
7315
7316   function_section (current_function_decl);
7317 }
7318
7319 /* We keep a list of functions for which we have already built stubs
7320    in build_mips16_call_stub.  */
7321
7322 struct mips16_stub
7323 {
7324   struct mips16_stub *next;
7325   char *name;
7326   int fpret;
7327 };
7328
7329 static struct mips16_stub *mips16_stubs;
7330
7331 /* Build a call stub for a mips16 call.  A stub is needed if we are
7332    passing any floating point values which should go into the floating
7333    point registers.  If we are, and the call turns out to be to a 32
7334    bit function, the stub will be used to move the values into the
7335    floating point registers before calling the 32 bit function.  The
7336    linker will magically adjust the function call to either the 16 bit
7337    function or the 32 bit stub, depending upon where the function call
7338    is actually defined.
7339
7340    Similarly, we need a stub if the return value might come back in a
7341    floating point register.
7342
7343    RETVAL is the location of the return value, or null if this is
7344    a call rather than a call_value.  FN is the address of the
7345    function and ARG_SIZE is the size of the arguments.  FP_CODE
7346    is the code built by function_arg.  This function returns a nonzero
7347    value if it builds the call instruction itself.  */
7348
7349 int
7350 build_mips16_call_stub (rtx retval, rtx fn, rtx arg_size, int fp_code)
7351 {
7352   int fpret;
7353   const char *fnname;
7354   char *secname, *stubname;
7355   struct mips16_stub *l;
7356   tree stubid, stubdecl;
7357   int need_comma;
7358   unsigned int f;
7359
7360   /* We don't need to do anything if we aren't in mips16 mode, or if
7361      we were invoked with the -msoft-float option.  */
7362   if (! TARGET_MIPS16 || ! mips16_hard_float)
7363     return 0;
7364
7365   /* Figure out whether the value might come back in a floating point
7366      register.  */
7367   fpret = (retval != 0
7368            && GET_MODE_CLASS (GET_MODE (retval)) == MODE_FLOAT
7369            && GET_MODE_SIZE (GET_MODE (retval)) <= UNITS_PER_FPVALUE);
7370
7371   /* We don't need to do anything if there were no floating point
7372      arguments and the value will not be returned in a floating point
7373      register.  */
7374   if (fp_code == 0 && ! fpret)
7375     return 0;
7376
7377   /* We don't need to do anything if this is a call to a special
7378      mips16 support function.  */
7379   if (GET_CODE (fn) == SYMBOL_REF
7380       && strncmp (XSTR (fn, 0), "__mips16_", 9) == 0)
7381     return 0;
7382
7383   /* This code will only work for o32 and o64 abis.  The other ABI's
7384      require more sophisticated support.  */
7385   gcc_assert (TARGET_OLDABI);
7386
7387   /* We can only handle SFmode and DFmode floating point return
7388      values.  */
7389   if (fpret)
7390     gcc_assert (GET_MODE (retval) == SFmode || GET_MODE (retval) == DFmode);
7391
7392   /* If we're calling via a function pointer, then we must always call
7393      via a stub.  There are magic stubs provided in libgcc.a for each
7394      of the required cases.  Each of them expects the function address
7395      to arrive in register $2.  */
7396
7397   if (GET_CODE (fn) != SYMBOL_REF)
7398     {
7399       char buf[30];
7400       tree id;
7401       rtx stub_fn, insn;
7402
7403       /* ??? If this code is modified to support other ABI's, we need
7404          to handle PARALLEL return values here.  */
7405
7406       sprintf (buf, "__mips16_call_stub_%s%d",
7407                (fpret
7408                 ? (GET_MODE (retval) == SFmode ? "sf_" : "df_")
7409                 : ""),
7410                fp_code);
7411       id = get_identifier (buf);
7412       stub_fn = gen_rtx_SYMBOL_REF (Pmode, IDENTIFIER_POINTER (id));
7413
7414       emit_move_insn (gen_rtx_REG (Pmode, 2), fn);
7415
7416       if (retval == NULL_RTX)
7417         insn = gen_call_internal (stub_fn, arg_size);
7418       else
7419         insn = gen_call_value_internal (retval, stub_fn, arg_size);
7420       insn = emit_call_insn (insn);
7421
7422       /* Put the register usage information on the CALL.  */
7423       CALL_INSN_FUNCTION_USAGE (insn) =
7424         gen_rtx_EXPR_LIST (VOIDmode,
7425                            gen_rtx_USE (VOIDmode, gen_rtx_REG (Pmode, 2)),
7426                            CALL_INSN_FUNCTION_USAGE (insn));
7427
7428       /* If we are handling a floating point return value, we need to
7429          save $18 in the function prologue.  Putting a note on the
7430          call will mean that regs_ever_live[$18] will be true if the
7431          call is not eliminated, and we can check that in the prologue
7432          code.  */
7433       if (fpret)
7434         CALL_INSN_FUNCTION_USAGE (insn) =
7435           gen_rtx_EXPR_LIST (VOIDmode,
7436                              gen_rtx_USE (VOIDmode,
7437                                           gen_rtx_REG (word_mode, 18)),
7438                              CALL_INSN_FUNCTION_USAGE (insn));
7439
7440       /* Return 1 to tell the caller that we've generated the call
7441          insn.  */
7442       return 1;
7443     }
7444
7445   /* We know the function we are going to call.  If we have already
7446      built a stub, we don't need to do anything further.  */
7447
7448   fnname = XSTR (fn, 0);
7449   for (l = mips16_stubs; l != NULL; l = l->next)
7450     if (strcmp (l->name, fnname) == 0)
7451       break;
7452
7453   if (l == NULL)
7454     {
7455       /* Build a special purpose stub.  When the linker sees a
7456          function call in mips16 code, it will check where the target
7457          is defined.  If the target is a 32 bit call, the linker will
7458          search for the section defined here.  It can tell which
7459          symbol this section is associated with by looking at the
7460          relocation information (the name is unreliable, since this
7461          might be a static function).  If such a section is found, the
7462          linker will redirect the call to the start of the magic
7463          section.
7464
7465          If the function does not return a floating point value, the
7466          special stub section is named
7467              .mips16.call.FNNAME
7468
7469          If the function does return a floating point value, the stub
7470          section is named
7471              .mips16.call.fp.FNNAME
7472          */
7473
7474       secname = (char *) alloca (strlen (fnname) + 40);
7475       sprintf (secname, ".mips16.call.%s%s",
7476                fpret ? "fp." : "",
7477                fnname);
7478       stubname = (char *) alloca (strlen (fnname) + 20);
7479       sprintf (stubname, "__call_stub_%s%s",
7480                fpret ? "fp_" : "",
7481                fnname);
7482       stubid = get_identifier (stubname);
7483       stubdecl = build_decl (FUNCTION_DECL, stubid,
7484                              build_function_type (void_type_node, NULL_TREE));
7485       DECL_SECTION_NAME (stubdecl) = build_string (strlen (secname), secname);
7486
7487       fprintf (asm_out_file, "\t# Stub function to call %s%s (",
7488                (fpret
7489                 ? (GET_MODE (retval) == SFmode ? "float " : "double ")
7490                 : ""),
7491                fnname);
7492       need_comma = 0;
7493       for (f = (unsigned int) fp_code; f != 0; f >>= 2)
7494         {
7495           fprintf (asm_out_file, "%s%s",
7496                    need_comma ? ", " : "",
7497                    (f & 3) == 1 ? "float" : "double");
7498           need_comma = 1;
7499         }
7500       fprintf (asm_out_file, ")\n");
7501
7502       fprintf (asm_out_file, "\t.set\tnomips16\n");
7503       assemble_start_function (stubdecl, stubname);
7504
7505       if (!FUNCTION_NAME_ALREADY_DECLARED)
7506         {
7507           fputs ("\t.ent\t", asm_out_file);
7508           assemble_name (asm_out_file, stubname);
7509           fputs ("\n", asm_out_file);
7510
7511           assemble_name (asm_out_file, stubname);
7512           fputs (":\n", asm_out_file);
7513         }
7514
7515       /* We build the stub code by hand.  That's the only way we can
7516          do it, since we can't generate 32 bit code during a 16 bit
7517          compilation.  */
7518
7519       /* We don't want the assembler to insert any nops here.  */
7520       fprintf (asm_out_file, "\t.set\tnoreorder\n");
7521
7522       mips16_fp_args (asm_out_file, fp_code, 0);
7523
7524       if (! fpret)
7525         {
7526           fprintf (asm_out_file, "\t.set\tnoat\n");
7527           fprintf (asm_out_file, "\tla\t%s,%s\n", reg_names[GP_REG_FIRST + 1],
7528                    fnname);
7529           fprintf (asm_out_file, "\tjr\t%s\n", reg_names[GP_REG_FIRST + 1]);
7530           fprintf (asm_out_file, "\t.set\tat\n");
7531           /* Unfortunately, we can't fill the jump delay slot.  We
7532              can't fill with one of the mtc1 instructions, because the
7533              result is not available for one instruction, so if the
7534              very first instruction in the function refers to the
7535              register, it will see the wrong value.  */
7536           fprintf (asm_out_file, "\tnop\n");
7537         }
7538       else
7539         {
7540           fprintf (asm_out_file, "\tmove\t%s,%s\n",
7541                    reg_names[GP_REG_FIRST + 18], reg_names[GP_REG_FIRST + 31]);
7542           fprintf (asm_out_file, "\tjal\t%s\n", fnname);
7543           /* As above, we can't fill the delay slot.  */
7544           fprintf (asm_out_file, "\tnop\n");
7545           if (GET_MODE (retval) == SFmode)
7546             fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
7547                      reg_names[GP_REG_FIRST + 2], reg_names[FP_REG_FIRST + 0]);
7548           else
7549             {
7550               if (TARGET_BIG_ENDIAN)
7551                 {
7552                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
7553                            reg_names[GP_REG_FIRST + 2],
7554                            reg_names[FP_REG_FIRST + 1]);
7555                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
7556                            reg_names[GP_REG_FIRST + 3],
7557                            reg_names[FP_REG_FIRST + 0]);
7558                 }
7559               else
7560                 {
7561                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
7562                            reg_names[GP_REG_FIRST + 2],
7563                            reg_names[FP_REG_FIRST + 0]);
7564                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
7565                            reg_names[GP_REG_FIRST + 3],
7566                            reg_names[FP_REG_FIRST + 1]);
7567                 }
7568             }
7569           fprintf (asm_out_file, "\tj\t%s\n", reg_names[GP_REG_FIRST + 18]);
7570           /* As above, we can't fill the delay slot.  */
7571           fprintf (asm_out_file, "\tnop\n");
7572         }
7573
7574       fprintf (asm_out_file, "\t.set\treorder\n");
7575
7576 #ifdef ASM_DECLARE_FUNCTION_SIZE
7577       ASM_DECLARE_FUNCTION_SIZE (asm_out_file, stubname, stubdecl);
7578 #endif
7579
7580       if (!FUNCTION_NAME_ALREADY_DECLARED)
7581         {
7582           fputs ("\t.end\t", asm_out_file);
7583           assemble_name (asm_out_file, stubname);
7584           fputs ("\n", asm_out_file);
7585         }
7586
7587       fprintf (asm_out_file, "\t.set\tmips16\n");
7588
7589       /* Record this stub.  */
7590       l = (struct mips16_stub *) xmalloc (sizeof *l);
7591       l->name = xstrdup (fnname);
7592       l->fpret = fpret;
7593       l->next = mips16_stubs;
7594       mips16_stubs = l;
7595     }
7596
7597   /* If we expect a floating point return value, but we've built a
7598      stub which does not expect one, then we're in trouble.  We can't
7599      use the existing stub, because it won't handle the floating point
7600      value.  We can't build a new stub, because the linker won't know
7601      which stub to use for the various calls in this object file.
7602      Fortunately, this case is illegal, since it means that a function
7603      was declared in two different ways in a single compilation.  */
7604   if (fpret && ! l->fpret)
7605     error ("cannot handle inconsistent calls to %qs", fnname);
7606
7607   /* If we are calling a stub which handles a floating point return
7608      value, we need to arrange to save $18 in the prologue.  We do
7609      this by marking the function call as using the register.  The
7610      prologue will later see that it is used, and emit code to save
7611      it.  */
7612
7613   if (l->fpret)
7614     {
7615       rtx insn;
7616
7617       if (retval == NULL_RTX)
7618         insn = gen_call_internal (fn, arg_size);
7619       else
7620         insn = gen_call_value_internal (retval, fn, arg_size);
7621       insn = emit_call_insn (insn);
7622
7623       CALL_INSN_FUNCTION_USAGE (insn) =
7624         gen_rtx_EXPR_LIST (VOIDmode,
7625                            gen_rtx_USE (VOIDmode, gen_rtx_REG (word_mode, 18)),
7626                            CALL_INSN_FUNCTION_USAGE (insn));
7627
7628       /* Return 1 to tell the caller that we've generated the call
7629          insn.  */
7630       return 1;
7631     }
7632
7633   /* Return 0 to let the caller generate the call insn.  */
7634   return 0;
7635 }
7636
7637 /* An entry in the mips16 constant pool.  VALUE is the pool constant,
7638    MODE is its mode, and LABEL is the CODE_LABEL associated with it.  */
7639
7640 struct mips16_constant {
7641   struct mips16_constant *next;
7642   rtx value;
7643   rtx label;
7644   enum machine_mode mode;
7645 };
7646
7647 /* Information about an incomplete mips16 constant pool.  FIRST is the
7648    first constant, HIGHEST_ADDRESS is the highest address that the first
7649    byte of the pool can have, and INSN_ADDRESS is the current instruction
7650    address.  */
7651
7652 struct mips16_constant_pool {
7653   struct mips16_constant *first;
7654   int highest_address;
7655   int insn_address;
7656 };
7657
7658 /* Add constant VALUE to POOL and return its label.  MODE is the
7659    value's mode (used for CONST_INTs, etc.).  */
7660
7661 static rtx
7662 add_constant (struct mips16_constant_pool *pool,
7663               rtx value, enum machine_mode mode)
7664 {
7665   struct mips16_constant **p, *c;
7666   bool first_of_size_p;
7667
7668   /* See whether the constant is already in the pool.  If so, return the
7669      existing label, otherwise leave P pointing to the place where the
7670      constant should be added.
7671
7672      Keep the pool sorted in increasing order of mode size so that we can
7673      reduce the number of alignments needed.  */
7674   first_of_size_p = true;
7675   for (p = &pool->first; *p != 0; p = &(*p)->next)
7676     {
7677       if (mode == (*p)->mode && rtx_equal_p (value, (*p)->value))
7678         return (*p)->label;
7679       if (GET_MODE_SIZE (mode) < GET_MODE_SIZE ((*p)->mode))
7680         break;
7681       if (GET_MODE_SIZE (mode) == GET_MODE_SIZE ((*p)->mode))
7682         first_of_size_p = false;
7683     }
7684
7685   /* In the worst case, the constant needed by the earliest instruction
7686      will end up at the end of the pool.  The entire pool must then be
7687      accessible from that instruction.
7688
7689      When adding the first constant, set the pool's highest address to
7690      the address of the first out-of-range byte.  Adjust this address
7691      downwards each time a new constant is added.  */
7692   if (pool->first == 0)
7693     /* For pc-relative lw, addiu and daddiu instructions, the base PC value
7694        is the address of the instruction with the lowest two bits clear.
7695        The base PC value for ld has the lowest three bits clear.  Assume
7696        the worst case here.  */
7697     pool->highest_address = pool->insn_address - (UNITS_PER_WORD - 2) + 0x8000;
7698   pool->highest_address -= GET_MODE_SIZE (mode);
7699   if (first_of_size_p)
7700     /* Take into account the worst possible padding due to alignment.  */
7701     pool->highest_address -= GET_MODE_SIZE (mode) - 1;
7702
7703   /* Create a new entry.  */
7704   c = (struct mips16_constant *) xmalloc (sizeof *c);
7705   c->value = value;
7706   c->mode = mode;
7707   c->label = gen_label_rtx ();
7708   c->next = *p;
7709   *p = c;
7710
7711   return c->label;
7712 }
7713
7714 /* Output constant VALUE after instruction INSN and return the last
7715    instruction emitted.  MODE is the mode of the constant.  */
7716
7717 static rtx
7718 dump_constants_1 (enum machine_mode mode, rtx value, rtx insn)
7719 {
7720   switch (GET_MODE_CLASS (mode))
7721     {
7722     case MODE_INT:
7723       {
7724         rtx size = GEN_INT (GET_MODE_SIZE (mode));
7725         return emit_insn_after (gen_consttable_int (value, size), insn);
7726       }
7727
7728     case MODE_FLOAT:
7729       return emit_insn_after (gen_consttable_float (value), insn);
7730
7731     case MODE_VECTOR_FLOAT:
7732     case MODE_VECTOR_INT:
7733       {
7734         int i;
7735         for (i = 0; i < CONST_VECTOR_NUNITS (value); i++)
7736           insn = dump_constants_1 (GET_MODE_INNER (mode),
7737                                    CONST_VECTOR_ELT (value, i), insn);
7738         return insn;
7739       }
7740
7741     default:
7742       gcc_unreachable ();
7743     }
7744 }
7745
7746
7747 /* Dump out the constants in CONSTANTS after INSN.  */
7748
7749 static void
7750 dump_constants (struct mips16_constant *constants, rtx insn)
7751 {
7752   struct mips16_constant *c, *next;
7753   int align;
7754
7755   align = 0;
7756   for (c = constants; c != NULL; c = next)
7757     {
7758       /* If necessary, increase the alignment of PC.  */
7759       if (align < GET_MODE_SIZE (c->mode))
7760         {
7761           int align_log = floor_log2 (GET_MODE_SIZE (c->mode));
7762           insn = emit_insn_after (gen_align (GEN_INT (align_log)), insn);
7763         }
7764       align = GET_MODE_SIZE (c->mode);
7765
7766       insn = emit_label_after (c->label, insn);
7767       insn = dump_constants_1 (c->mode, c->value, insn);
7768
7769       next = c->next;
7770       free (c);
7771     }
7772
7773   emit_barrier_after (insn);
7774 }
7775
7776 /* Return the length of instruction INSN.
7777
7778    ??? MIPS16 switch tables go in .text, but we don't define
7779    JUMP_TABLES_IN_TEXT_SECTION, so get_attr_length will not
7780    compute their lengths correctly.  */
7781
7782 static int
7783 mips16_insn_length (rtx insn)
7784 {
7785   if (JUMP_P (insn))
7786     {
7787       rtx body = PATTERN (insn);
7788       if (GET_CODE (body) == ADDR_VEC)
7789         return GET_MODE_SIZE (GET_MODE (body)) * XVECLEN (body, 0);
7790       if (GET_CODE (body) == ADDR_DIFF_VEC)
7791         return GET_MODE_SIZE (GET_MODE (body)) * XVECLEN (body, 1);
7792     }
7793   return get_attr_length (insn);
7794 }
7795
7796 /* Rewrite *X so that constant pool references refer to the constant's
7797    label instead.  DATA points to the constant pool structure.  */
7798
7799 static int
7800 mips16_rewrite_pool_refs (rtx *x, void *data)
7801 {
7802   struct mips16_constant_pool *pool = data;
7803   if (GET_CODE (*x) == SYMBOL_REF && CONSTANT_POOL_ADDRESS_P (*x))
7804     *x = gen_rtx_LABEL_REF (Pmode, add_constant (pool,
7805                                                  get_pool_constant (*x),
7806                                                  get_pool_mode (*x)));
7807   return 0;
7808 }
7809
7810 /* Build MIPS16 constant pools.  */
7811
7812 static void
7813 mips16_lay_out_constants (void)
7814 {
7815   struct mips16_constant_pool pool;
7816   rtx insn, barrier;
7817
7818   barrier = 0;
7819   memset (&pool, 0, sizeof (pool));
7820   for (insn = get_insns (); insn; insn = NEXT_INSN (insn))
7821     {
7822       /* Rewrite constant pool references in INSN.  */
7823       if (INSN_P (insn))
7824         for_each_rtx (&PATTERN (insn), mips16_rewrite_pool_refs, &pool);
7825
7826       pool.insn_address += mips16_insn_length (insn);
7827
7828       if (pool.first != NULL)
7829         {
7830           /* If there are no natural barriers between the first user of
7831              the pool and the highest acceptable address, we'll need to
7832              create a new instruction to jump around the constant pool.
7833              In the worst case, this instruction will be 4 bytes long.
7834
7835              If it's too late to do this transformation after INSN,
7836              do it immediately before INSN.  */
7837           if (barrier == 0 && pool.insn_address + 4 > pool.highest_address)
7838             {
7839               rtx label, jump;
7840
7841               label = gen_label_rtx ();
7842
7843               jump = emit_jump_insn_before (gen_jump (label), insn);
7844               JUMP_LABEL (jump) = label;
7845               LABEL_NUSES (label) = 1;
7846               barrier = emit_barrier_after (jump);
7847
7848               emit_label_after (label, barrier);
7849               pool.insn_address += 4;
7850             }
7851
7852           /* See whether the constant pool is now out of range of the first
7853              user.  If so, output the constants after the previous barrier.
7854              Note that any instructions between BARRIER and INSN (inclusive)
7855              will use negative offsets to refer to the pool.  */
7856           if (pool.insn_address > pool.highest_address)
7857             {
7858               dump_constants (pool.first, barrier);
7859               pool.first = NULL;
7860               barrier = 0;
7861             }
7862           else if (BARRIER_P (insn))
7863             barrier = insn;
7864         }
7865     }
7866   dump_constants (pool.first, get_last_insn ());
7867 }
7868 \f
7869 /* A temporary variable used by for_each_rtx callbacks, etc.  */
7870 static rtx mips_sim_insn;
7871
7872 /* A structure representing the state of the processor pipeline.
7873    Used by the mips_sim_* family of functions.  */
7874 struct mips_sim {
7875   /* The maximum number of instructions that can be issued in a cycle.
7876      (Caches mips_issue_rate.)  */
7877   unsigned int issue_rate;
7878
7879   /* The current simulation time.  */
7880   unsigned int time;
7881
7882   /* How many more instructions can be issued in the current cycle.  */
7883   unsigned int insns_left;
7884
7885   /* LAST_SET[X].INSN is the last instruction to set register X.
7886      LAST_SET[X].TIME is the time at which that instruction was issued.
7887      INSN is null if no instruction has yet set register X.  */
7888   struct {
7889     rtx insn;
7890     unsigned int time;
7891   } last_set[FIRST_PSEUDO_REGISTER];
7892
7893   /* The pipeline's current DFA state.  */
7894   state_t dfa_state;
7895 };
7896
7897 /* Reset STATE to the initial simulation state.  */
7898
7899 static void
7900 mips_sim_reset (struct mips_sim *state)
7901 {
7902   state->time = 0;
7903   state->insns_left = state->issue_rate;
7904   memset (&state->last_set, 0, sizeof (state->last_set));
7905   state_reset (state->dfa_state);
7906 }
7907
7908 /* Initialize STATE before its first use.  DFA_STATE points to an
7909    allocated but uninitialized DFA state.  */
7910
7911 static void
7912 mips_sim_init (struct mips_sim *state, state_t dfa_state)
7913 {
7914   state->issue_rate = mips_issue_rate ();
7915   state->dfa_state = dfa_state;
7916   mips_sim_reset (state);
7917 }
7918
7919 /* Advance STATE by one clock cycle.  */
7920
7921 static void
7922 mips_sim_next_cycle (struct mips_sim *state)
7923 {
7924   state->time++;
7925   state->insns_left = state->issue_rate;
7926   state_transition (state->dfa_state, 0);
7927 }
7928
7929 /* Advance simulation state STATE until instruction INSN can read
7930    register REG.  */
7931
7932 static void
7933 mips_sim_wait_reg (struct mips_sim *state, rtx insn, rtx reg)
7934 {
7935   unsigned int i;
7936
7937   for (i = 0; i < HARD_REGNO_NREGS (REGNO (reg), GET_MODE (reg)); i++)
7938     if (state->last_set[REGNO (reg) + i].insn != 0)
7939       {
7940         unsigned int t;
7941
7942         t = state->last_set[REGNO (reg) + i].time;
7943         t += insn_latency (state->last_set[REGNO (reg) + i].insn, insn);
7944         while (state->time < t)
7945           mips_sim_next_cycle (state);
7946     }
7947 }
7948
7949 /* A for_each_rtx callback.  If *X is a register, advance simulation state
7950    DATA until mips_sim_insn can read the register's value.  */
7951
7952 static int
7953 mips_sim_wait_regs_2 (rtx *x, void *data)
7954 {
7955   if (REG_P (*x))
7956     mips_sim_wait_reg (data, mips_sim_insn, *x);
7957   return 0;
7958 }
7959
7960 /* Call mips_sim_wait_regs_2 (R, DATA) for each register R mentioned in *X.  */
7961
7962 static void
7963 mips_sim_wait_regs_1 (rtx *x, void *data)
7964 {
7965   for_each_rtx (x, mips_sim_wait_regs_2, data);
7966 }
7967
7968 /* Advance simulation state STATE until all of INSN's register
7969    dependencies are satisfied.  */
7970
7971 static void
7972 mips_sim_wait_regs (struct mips_sim *state, rtx insn)
7973 {
7974   mips_sim_insn = insn;
7975   note_uses (&PATTERN (insn), mips_sim_wait_regs_1, state);
7976 }
7977
7978 /* Advance simulation state STATE until the units required by
7979    instruction INSN are available.  */
7980
7981 static void
7982 mips_sim_wait_units (struct mips_sim *state, rtx insn)
7983 {
7984   state_t tmp_state;
7985
7986   tmp_state = alloca (state_size ());
7987   while (state->insns_left == 0
7988          || (memcpy (tmp_state, state->dfa_state, state_size ()),
7989              state_transition (tmp_state, insn) >= 0))
7990     mips_sim_next_cycle (state);
7991 }
7992
7993 /* Advance simulation state STATE until INSN is ready to issue.  */
7994
7995 static void
7996 mips_sim_wait_insn (struct mips_sim *state, rtx insn)
7997 {
7998   mips_sim_wait_regs (state, insn);
7999   mips_sim_wait_units (state, insn);
8000 }
8001
8002 /* mips_sim_insn has just set X.  Update the LAST_SET array
8003    in simulation state DATA.  */
8004
8005 static void
8006 mips_sim_record_set (rtx x, rtx pat ATTRIBUTE_UNUSED, void *data)
8007 {
8008   struct mips_sim *state;
8009   unsigned int i;
8010
8011   state = data;
8012   if (REG_P (x))
8013     for (i = 0; i < HARD_REGNO_NREGS (REGNO (x), GET_MODE (x)); i++)
8014       {
8015         state->last_set[REGNO (x) + i].insn = mips_sim_insn;
8016         state->last_set[REGNO (x) + i].time = state->time;
8017       }
8018 }
8019
8020 /* Issue instruction INSN in scheduler state STATE.  Assume that INSN
8021    can issue immediately (i.e., that mips_sim_wait_insn has already
8022    been called).  */
8023
8024 static void
8025 mips_sim_issue_insn (struct mips_sim *state, rtx insn)
8026 {
8027   state_transition (state->dfa_state, insn);
8028   state->insns_left--;
8029
8030   mips_sim_insn = insn;
8031   note_stores (PATTERN (insn), mips_sim_record_set, state);
8032 }
8033
8034 /* Simulate issuing a NOP in state STATE.  */
8035
8036 static void
8037 mips_sim_issue_nop (struct mips_sim *state)
8038 {
8039   if (state->insns_left == 0)
8040     mips_sim_next_cycle (state);
8041   state->insns_left--;
8042 }
8043
8044 /* Update simulation state STATE so that it's ready to accept the instruction
8045    after INSN.  INSN should be part of the main rtl chain, not a member of a
8046    SEQUENCE.  */
8047
8048 static void
8049 mips_sim_finish_insn (struct mips_sim *state, rtx insn)
8050 {
8051   /* If INSN is a jump with an implicit delay slot, simulate a nop.  */
8052   if (JUMP_P (insn))
8053     mips_sim_issue_nop (state);
8054
8055   switch (GET_CODE (SEQ_BEGIN (insn)))
8056     {
8057     case CODE_LABEL:
8058     case CALL_INSN:
8059       /* We can't predict the processor state after a call or label.  */
8060       mips_sim_reset (state);
8061       break;
8062
8063     case JUMP_INSN:
8064       /* The delay slots of branch likely instructions are only executed
8065          when the branch is taken.  Therefore, if the caller has simulated
8066          the delay slot instruction, STATE does not really reflect the state
8067          of the pipeline for the instruction after the delay slot.  Also,
8068          branch likely instructions tend to incur a penalty when not taken,
8069          so there will probably be an extra delay between the branch and
8070          the instruction after the delay slot.  */
8071       if (INSN_ANNULLED_BRANCH_P (SEQ_BEGIN (insn)))
8072         mips_sim_reset (state);
8073       break;
8074
8075     default:
8076       break;
8077     }
8078 }
8079 \f
8080 /* The VR4130 pipeline issues aligned pairs of instructions together,
8081    but it stalls the second instruction if it depends on the first.
8082    In order to cut down the amount of logic required, this dependence
8083    check is not based on a full instruction decode.  Instead, any non-SPECIAL
8084    instruction is assumed to modify the register specified by bits 20-16
8085    (which is usually the "rt" field).
8086
8087    In beq, beql, bne and bnel instructions, the rt field is actually an
8088    input, so we can end up with a false dependence between the branch
8089    and its delay slot.  If this situation occurs in instruction INSN,
8090    try to avoid it by swapping rs and rt.  */
8091
8092 static void
8093 vr4130_avoid_branch_rt_conflict (rtx insn)
8094 {
8095   rtx first, second;
8096
8097   first = SEQ_BEGIN (insn);
8098   second = SEQ_END (insn);
8099   if (JUMP_P (first)
8100       && NONJUMP_INSN_P (second)
8101       && GET_CODE (PATTERN (first)) == SET
8102       && GET_CODE (SET_DEST (PATTERN (first))) == PC
8103       && GET_CODE (SET_SRC (PATTERN (first))) == IF_THEN_ELSE)
8104     {
8105       /* Check for the right kind of condition.  */
8106       rtx cond = XEXP (SET_SRC (PATTERN (first)), 0);
8107       if ((GET_CODE (cond) == EQ || GET_CODE (cond) == NE)
8108           && REG_P (XEXP (cond, 0))
8109           && REG_P (XEXP (cond, 1))
8110           && reg_referenced_p (XEXP (cond, 1), PATTERN (second))
8111           && !reg_referenced_p (XEXP (cond, 0), PATTERN (second)))
8112         {
8113           /* SECOND mentions the rt register but not the rs register.  */
8114           rtx tmp = XEXP (cond, 0);
8115           XEXP (cond, 0) = XEXP (cond, 1);
8116           XEXP (cond, 1) = tmp;
8117         }
8118     }
8119 }
8120
8121 /* Implement -mvr4130-align.  Go through each basic block and simulate the
8122    processor pipeline.  If we find that a pair of instructions could execute
8123    in parallel, and the first of those instruction is not 8-byte aligned,
8124    insert a nop to make it aligned.  */
8125
8126 static void
8127 vr4130_align_insns (void)
8128 {
8129   struct mips_sim state;
8130   rtx insn, subinsn, last, last2, next;
8131   bool aligned_p;
8132
8133   dfa_start ();
8134
8135   /* LAST is the last instruction before INSN to have a nonzero length.
8136      LAST2 is the last such instruction before LAST.  */
8137   last = 0;
8138   last2 = 0;
8139
8140   /* ALIGNED_P is true if INSN is known to be at an aligned address.  */
8141   aligned_p = true;
8142
8143   mips_sim_init (&state, alloca (state_size ()));
8144   for (insn = get_insns (); insn != 0; insn = next)
8145     {
8146       unsigned int length;
8147
8148       next = NEXT_INSN (insn);
8149
8150       /* See the comment above vr4130_avoid_branch_rt_conflict for details.
8151          This isn't really related to the alignment pass, but we do it on
8152          the fly to avoid a separate instruction walk.  */
8153       vr4130_avoid_branch_rt_conflict (insn);
8154
8155       if (USEFUL_INSN_P (insn))
8156         FOR_EACH_SUBINSN (subinsn, insn)
8157           {
8158             mips_sim_wait_insn (&state, subinsn);
8159
8160             /* If we want this instruction to issue in parallel with the
8161                previous one, make sure that the previous instruction is
8162                aligned.  There are several reasons why this isn't worthwhile
8163                when the second instruction is a call:
8164
8165                   - Calls are less likely to be performance critical,
8166                   - There's a good chance that the delay slot can execute
8167                     in parallel with the call.
8168                   - The return address would then be unaligned.
8169
8170                In general, if we're going to insert a nop between instructions
8171                X and Y, it's better to insert it immediately after X.  That
8172                way, if the nop makes Y aligned, it will also align any labels
8173                between X and Y.  */
8174             if (state.insns_left != state.issue_rate
8175                 && !CALL_P (subinsn))
8176               {
8177                 if (subinsn == SEQ_BEGIN (insn) && aligned_p)
8178                   {
8179                     /* SUBINSN is the first instruction in INSN and INSN is
8180                        aligned.  We want to align the previous instruction
8181                        instead, so insert a nop between LAST2 and LAST.
8182
8183                        Note that LAST could be either a single instruction
8184                        or a branch with a delay slot.  In the latter case,
8185                        LAST, like INSN, is already aligned, but the delay
8186                        slot must have some extra delay that stops it from
8187                        issuing at the same time as the branch.  We therefore
8188                        insert a nop before the branch in order to align its
8189                        delay slot.  */
8190                     emit_insn_after (gen_nop (), last2);
8191                     aligned_p = false;
8192                   }
8193                 else if (subinsn != SEQ_BEGIN (insn) && !aligned_p)
8194                   {
8195                     /* SUBINSN is the delay slot of INSN, but INSN is
8196                        currently unaligned.  Insert a nop between
8197                        LAST and INSN to align it.  */
8198                     emit_insn_after (gen_nop (), last);
8199                     aligned_p = true;
8200                   }
8201               }
8202             mips_sim_issue_insn (&state, subinsn);
8203           }
8204       mips_sim_finish_insn (&state, insn);
8205
8206       /* Update LAST, LAST2 and ALIGNED_P for the next instruction.  */
8207       length = get_attr_length (insn);
8208       if (length > 0)
8209         {
8210           /* If the instruction is an asm statement or multi-instruction
8211              mips.md patern, the length is only an estimate.  Insert an
8212              8 byte alignment after it so that the following instructions
8213              can be handled correctly.  */
8214           if (NONJUMP_INSN_P (SEQ_BEGIN (insn))
8215               && (recog_memoized (insn) < 0 || length >= 8))
8216             {
8217               next = emit_insn_after (gen_align (GEN_INT (3)), insn);
8218               next = NEXT_INSN (next);
8219               mips_sim_next_cycle (&state);
8220               aligned_p = true;
8221             }
8222           else if (length & 4)
8223             aligned_p = !aligned_p;
8224           last2 = last;
8225           last = insn;
8226         }
8227
8228       /* See whether INSN is an aligned label.  */
8229       if (LABEL_P (insn) && label_to_alignment (insn) >= 3)
8230         aligned_p = true;
8231     }
8232   dfa_finish ();
8233 }
8234 \f
8235 /* Subroutine of mips_reorg.  If there is a hazard between INSN
8236    and a previous instruction, avoid it by inserting nops after
8237    instruction AFTER.
8238
8239    *DELAYED_REG and *HILO_DELAY describe the hazards that apply at
8240    this point.  If *DELAYED_REG is non-null, INSN must wait a cycle
8241    before using the value of that register.  *HILO_DELAY counts the
8242    number of instructions since the last hilo hazard (that is,
8243    the number of instructions since the last mflo or mfhi).
8244
8245    After inserting nops for INSN, update *DELAYED_REG and *HILO_DELAY
8246    for the next instruction.
8247
8248    LO_REG is an rtx for the LO register, used in dependence checking.  */
8249
8250 static void
8251 mips_avoid_hazard (rtx after, rtx insn, int *hilo_delay,
8252                    rtx *delayed_reg, rtx lo_reg)
8253 {
8254   rtx pattern, set;
8255   int nops, ninsns;
8256
8257   if (!INSN_P (insn))
8258     return;
8259
8260   pattern = PATTERN (insn);
8261
8262   /* Do not put the whole function in .set noreorder if it contains
8263      an asm statement.  We don't know whether there will be hazards
8264      between the asm statement and the gcc-generated code.  */
8265   if (GET_CODE (pattern) == ASM_INPUT || asm_noperands (pattern) >= 0)
8266     cfun->machine->all_noreorder_p = false;
8267
8268   /* Ignore zero-length instructions (barriers and the like).  */
8269   ninsns = get_attr_length (insn) / 4;
8270   if (ninsns == 0)
8271     return;
8272
8273   /* Work out how many nops are needed.  Note that we only care about
8274      registers that are explicitly mentioned in the instruction's pattern.
8275      It doesn't matter that calls use the argument registers or that they
8276      clobber hi and lo.  */
8277   if (*hilo_delay < 2 && reg_set_p (lo_reg, pattern))
8278     nops = 2 - *hilo_delay;
8279   else if (*delayed_reg != 0 && reg_referenced_p (*delayed_reg, pattern))
8280     nops = 1;
8281   else
8282     nops = 0;
8283
8284   /* Insert the nops between this instruction and the previous one.
8285      Each new nop takes us further from the last hilo hazard.  */
8286   *hilo_delay += nops;
8287   while (nops-- > 0)
8288     emit_insn_after (gen_hazard_nop (), after);
8289
8290   /* Set up the state for the next instruction.  */
8291   *hilo_delay += ninsns;
8292   *delayed_reg = 0;
8293   if (INSN_CODE (insn) >= 0)
8294     switch (get_attr_hazard (insn))
8295       {
8296       case HAZARD_NONE:
8297         break;
8298
8299       case HAZARD_HILO:
8300         *hilo_delay = 0;
8301         break;
8302
8303       case HAZARD_DELAY:
8304         set = single_set (insn);
8305         gcc_assert (set != 0);
8306         *delayed_reg = SET_DEST (set);
8307         break;
8308       }
8309 }
8310
8311
8312 /* Go through the instruction stream and insert nops where necessary.
8313    See if the whole function can then be put into .set noreorder &
8314    .set nomacro.  */
8315
8316 static void
8317 mips_avoid_hazards (void)
8318 {
8319   rtx insn, last_insn, lo_reg, delayed_reg;
8320   int hilo_delay, i;
8321
8322   /* Force all instructions to be split into their final form.  */
8323   split_all_insns_noflow ();
8324
8325   /* Recalculate instruction lengths without taking nops into account.  */
8326   cfun->machine->ignore_hazard_length_p = true;
8327   shorten_branches (get_insns ());
8328
8329   /* The profiler code uses assembler macros.  -mfix-vr4120 relies on
8330      assembler nop insertion.  */
8331   cfun->machine->all_noreorder_p = (!current_function_profile
8332                                     && !TARGET_FIX_VR4120);
8333
8334   last_insn = 0;
8335   hilo_delay = 2;
8336   delayed_reg = 0;
8337   lo_reg = gen_rtx_REG (SImode, LO_REGNUM);
8338
8339   for (insn = get_insns (); insn != 0; insn = NEXT_INSN (insn))
8340     if (INSN_P (insn))
8341       {
8342         if (GET_CODE (PATTERN (insn)) == SEQUENCE)
8343           for (i = 0; i < XVECLEN (PATTERN (insn), 0); i++)
8344             mips_avoid_hazard (last_insn, XVECEXP (PATTERN (insn), 0, i),
8345                                &hilo_delay, &delayed_reg, lo_reg);
8346         else
8347           mips_avoid_hazard (last_insn, insn, &hilo_delay,
8348                              &delayed_reg, lo_reg);
8349
8350         last_insn = insn;
8351       }
8352 }
8353
8354
8355 /* Implement TARGET_MACHINE_DEPENDENT_REORG.  */
8356
8357 static void
8358 mips_reorg (void)
8359 {
8360   if (TARGET_MIPS16)
8361     mips16_lay_out_constants ();
8362   else if (TARGET_EXPLICIT_RELOCS)
8363     {
8364       if (mips_flag_delayed_branch)
8365         dbr_schedule (get_insns (), dump_file);
8366       mips_avoid_hazards ();
8367       if (TUNE_MIPS4130 && TARGET_VR4130_ALIGN)
8368         vr4130_align_insns ();
8369     }
8370 }
8371
8372 /* This function does three things:
8373
8374    - Register the special divsi3 and modsi3 functions if -mfix-vr4120.
8375    - Register the mips16 hardware floating point stubs.
8376    - Register the gofast functions if selected using --enable-gofast.  */
8377
8378 #include "config/gofast.h"
8379
8380 static void
8381 mips_init_libfuncs (void)
8382 {
8383   if (TARGET_FIX_VR4120)
8384     {
8385       set_optab_libfunc (sdiv_optab, SImode, "__vr4120_divsi3");
8386       set_optab_libfunc (smod_optab, SImode, "__vr4120_modsi3");
8387     }
8388
8389   if (TARGET_MIPS16 && mips16_hard_float)
8390     {
8391       set_optab_libfunc (add_optab, SFmode, "__mips16_addsf3");
8392       set_optab_libfunc (sub_optab, SFmode, "__mips16_subsf3");
8393       set_optab_libfunc (smul_optab, SFmode, "__mips16_mulsf3");
8394       set_optab_libfunc (sdiv_optab, SFmode, "__mips16_divsf3");
8395
8396       set_optab_libfunc (eq_optab, SFmode, "__mips16_eqsf2");
8397       set_optab_libfunc (ne_optab, SFmode, "__mips16_nesf2");
8398       set_optab_libfunc (gt_optab, SFmode, "__mips16_gtsf2");
8399       set_optab_libfunc (ge_optab, SFmode, "__mips16_gesf2");
8400       set_optab_libfunc (lt_optab, SFmode, "__mips16_ltsf2");
8401       set_optab_libfunc (le_optab, SFmode, "__mips16_lesf2");
8402
8403       set_conv_libfunc (sfix_optab, SImode, SFmode, "__mips16_fix_truncsfsi");
8404       set_conv_libfunc (sfloat_optab, SFmode, SImode, "__mips16_floatsisf");
8405
8406       if (TARGET_DOUBLE_FLOAT)
8407         {
8408           set_optab_libfunc (add_optab, DFmode, "__mips16_adddf3");
8409           set_optab_libfunc (sub_optab, DFmode, "__mips16_subdf3");
8410           set_optab_libfunc (smul_optab, DFmode, "__mips16_muldf3");
8411           set_optab_libfunc (sdiv_optab, DFmode, "__mips16_divdf3");
8412
8413           set_optab_libfunc (eq_optab, DFmode, "__mips16_eqdf2");
8414           set_optab_libfunc (ne_optab, DFmode, "__mips16_nedf2");
8415           set_optab_libfunc (gt_optab, DFmode, "__mips16_gtdf2");
8416           set_optab_libfunc (ge_optab, DFmode, "__mips16_gedf2");
8417           set_optab_libfunc (lt_optab, DFmode, "__mips16_ltdf2");
8418           set_optab_libfunc (le_optab, DFmode, "__mips16_ledf2");
8419
8420           set_conv_libfunc (sext_optab, DFmode, SFmode, "__mips16_extendsfdf2");
8421           set_conv_libfunc (trunc_optab, SFmode, DFmode, "__mips16_truncdfsf2");
8422
8423           set_conv_libfunc (sfix_optab, SImode, DFmode, "__mips16_fix_truncdfsi");
8424           set_conv_libfunc (sfloat_optab, DFmode, SImode, "__mips16_floatsidf");
8425         }
8426     }
8427   else
8428     gofast_maybe_init_libfuncs ();
8429 }
8430
8431 /* Return a number assessing the cost of moving a register in class
8432    FROM to class TO.  The classes are expressed using the enumeration
8433    values such as `GENERAL_REGS'.  A value of 2 is the default; other
8434    values are interpreted relative to that.
8435
8436    It is not required that the cost always equal 2 when FROM is the
8437    same as TO; on some machines it is expensive to move between
8438    registers if they are not general registers.
8439
8440    If reload sees an insn consisting of a single `set' between two
8441    hard registers, and if `REGISTER_MOVE_COST' applied to their
8442    classes returns a value of 2, reload does not check to ensure that
8443    the constraints of the insn are met.  Setting a cost of other than
8444    2 will allow reload to verify that the constraints are met.  You
8445    should do this if the `movM' pattern's constraints do not allow
8446    such copying.
8447
8448    ??? We make the cost of moving from HI/LO into general
8449    registers the same as for one of moving general registers to
8450    HI/LO for TARGET_MIPS16 in order to prevent allocating a
8451    pseudo to HI/LO.  This might hurt optimizations though, it
8452    isn't clear if it is wise.  And it might not work in all cases.  We
8453    could solve the DImode LO reg problem by using a multiply, just
8454    like reload_{in,out}si.  We could solve the SImode/HImode HI reg
8455    problem by using divide instructions.  divu puts the remainder in
8456    the HI reg, so doing a divide by -1 will move the value in the HI
8457    reg for all values except -1.  We could handle that case by using a
8458    signed divide, e.g.  -1 / 2 (or maybe 1 / -2?).  We'd have to emit
8459    a compare/branch to test the input value to see which instruction
8460    we need to use.  This gets pretty messy, but it is feasible.  */
8461
8462 int
8463 mips_register_move_cost (enum machine_mode mode ATTRIBUTE_UNUSED,
8464                          enum reg_class to, enum reg_class from)
8465 {
8466   if (from == M16_REGS && GR_REG_CLASS_P (to))
8467     return 2;
8468   else if (from == M16_NA_REGS && GR_REG_CLASS_P (to))
8469     return 2;
8470   else if (GR_REG_CLASS_P (from))
8471     {
8472       if (to == M16_REGS)
8473         return 2;
8474       else if (to == M16_NA_REGS)
8475         return 2;
8476       else if (GR_REG_CLASS_P (to))
8477         {
8478           if (TARGET_MIPS16)
8479             return 4;
8480           else
8481             return 2;
8482         }
8483       else if (to == FP_REGS)
8484         return 4;
8485       else if (to == HI_REG || to == LO_REG || to == MD_REGS)
8486         {
8487           if (TARGET_MIPS16)
8488             return 12;
8489           else
8490             return 6;
8491         }
8492       else if (COP_REG_CLASS_P (to))
8493         {
8494           return 5;
8495         }
8496     }  /* GR_REG_CLASS_P (from) */
8497   else if (from == FP_REGS)
8498     {
8499       if (GR_REG_CLASS_P (to))
8500         return 4;
8501       else if (to == FP_REGS)
8502         return 2;
8503       else if (to == ST_REGS)
8504         return 8;
8505     }  /* from == FP_REGS */
8506   else if (from == HI_REG || from == LO_REG || from == MD_REGS)
8507     {
8508       if (GR_REG_CLASS_P (to))
8509         {
8510           if (TARGET_MIPS16)
8511             return 12;
8512           else
8513             return 6;
8514         }
8515     }  /* from == HI_REG, etc.  */
8516   else if (from == ST_REGS && GR_REG_CLASS_P (to))
8517     return 4;
8518   else if (COP_REG_CLASS_P (from))
8519     {
8520       return 5;
8521     }  /* COP_REG_CLASS_P (from) */
8522
8523   /* Fall through.  */
8524
8525   return 12;
8526 }
8527
8528 /* Return the length of INSN.  LENGTH is the initial length computed by
8529    attributes in the machine-description file.  */
8530
8531 int
8532 mips_adjust_insn_length (rtx insn, int length)
8533 {
8534   /* A unconditional jump has an unfilled delay slot if it is not part
8535      of a sequence.  A conditional jump normally has a delay slot, but
8536      does not on MIPS16.  */
8537   if (CALL_P (insn) || (TARGET_MIPS16 ? simplejump_p (insn) : JUMP_P (insn)))
8538     length += 4;
8539
8540   /* See how many nops might be needed to avoid hardware hazards.  */
8541   if (!cfun->machine->ignore_hazard_length_p && INSN_CODE (insn) >= 0)
8542     switch (get_attr_hazard (insn))
8543       {
8544       case HAZARD_NONE:
8545         break;
8546
8547       case HAZARD_DELAY:
8548         length += 4;
8549         break;
8550
8551       case HAZARD_HILO:
8552         length += 8;
8553         break;
8554       }
8555
8556   /* All MIPS16 instructions are a measly two bytes.  */
8557   if (TARGET_MIPS16)
8558     length /= 2;
8559
8560   return length;
8561 }
8562
8563
8564 /* Return an asm sequence to start a noat block and load the address
8565    of a label into $1.  */
8566
8567 const char *
8568 mips_output_load_label (void)
8569 {
8570   if (TARGET_EXPLICIT_RELOCS)
8571     switch (mips_abi)
8572       {
8573       case ABI_N32:
8574         return "%[lw\t%@,%%got_page(%0)(%+)\n\taddiu\t%@,%@,%%got_ofst(%0)";
8575
8576       case ABI_64:
8577         return "%[ld\t%@,%%got_page(%0)(%+)\n\tdaddiu\t%@,%@,%%got_ofst(%0)";
8578
8579       default:
8580         if (ISA_HAS_LOAD_DELAY)
8581           return "%[lw\t%@,%%got(%0)(%+)%#\n\taddiu\t%@,%@,%%lo(%0)";
8582         return "%[lw\t%@,%%got(%0)(%+)\n\taddiu\t%@,%@,%%lo(%0)";
8583       }
8584   else
8585     {
8586       if (Pmode == DImode)
8587         return "%[dla\t%@,%0";
8588       else
8589         return "%[la\t%@,%0";
8590     }
8591 }
8592
8593
8594 /* Output assembly instructions to peform a conditional branch.
8595
8596    INSN is the branch instruction.  OPERANDS[0] is the condition.
8597    OPERANDS[1] is the target of the branch.  OPERANDS[2] is the target
8598    of the first operand to the condition.  If TWO_OPERANDS_P is
8599    nonzero the comparison takes two operands; OPERANDS[3] will be the
8600    second operand.
8601
8602    If INVERTED_P is nonzero we are to branch if the condition does
8603    not hold.  If FLOAT_P is nonzero this is a floating-point comparison.
8604
8605    LENGTH is the length (in bytes) of the sequence we are to generate.
8606    That tells us whether to generate a simple conditional branch, or a
8607    reversed conditional branch around a `jr' instruction.  */
8608 const char *
8609 mips_output_conditional_branch (rtx insn, rtx *operands, int two_operands_p,
8610                                 int float_p, int inverted_p, int length)
8611 {
8612   static char buffer[200];
8613   /* The kind of comparison we are doing.  */
8614   enum rtx_code code = GET_CODE (operands[0]);
8615   /* Nonzero if the opcode for the comparison needs a `z' indicating
8616      that it is a comparison against zero.  */
8617   int need_z_p;
8618   /* A string to use in the assembly output to represent the first
8619      operand.  */
8620   const char *op1 = "%z2";
8621   /* A string to use in the assembly output to represent the second
8622      operand.  Use the hard-wired zero register if there's no second
8623      operand.  */
8624   const char *op2 = (two_operands_p ? ",%z3" : ",%.");
8625   /* The operand-printing string for the comparison.  */
8626   const char *const comp = (float_p ? "%F0" : "%C0");
8627   /* The operand-printing string for the inverted comparison.  */
8628   const char *const inverted_comp = (float_p ? "%W0" : "%N0");
8629
8630   /* The MIPS processors (for levels of the ISA at least two), have
8631      "likely" variants of each branch instruction.  These instructions
8632      annul the instruction in the delay slot if the branch is not
8633      taken.  */
8634   mips_branch_likely = (final_sequence && INSN_ANNULLED_BRANCH_P (insn));
8635
8636   if (!two_operands_p)
8637     {
8638       /* To compute whether than A > B, for example, we normally
8639          subtract B from A and then look at the sign bit.  But, if we
8640          are doing an unsigned comparison, and B is zero, we don't
8641          have to do the subtraction.  Instead, we can just check to
8642          see if A is nonzero.  Thus, we change the CODE here to
8643          reflect the simpler comparison operation.  */
8644       switch (code)
8645         {
8646         case GTU:
8647           code = NE;
8648           break;
8649
8650         case LEU:
8651           code = EQ;
8652           break;
8653
8654         case GEU:
8655           /* A condition which will always be true.  */
8656           code = EQ;
8657           op1 = "%.";
8658           break;
8659
8660         case LTU:
8661           /* A condition which will always be false.  */
8662           code = NE;
8663           op1 = "%.";
8664           break;
8665
8666         default:
8667           /* Not a special case.  */
8668           break;
8669         }
8670     }
8671
8672   /* Relative comparisons are always done against zero.  But
8673      equality comparisons are done between two operands, and therefore
8674      do not require a `z' in the assembly language output.  */
8675   need_z_p = (!float_p && code != EQ && code != NE);
8676   /* For comparisons against zero, the zero is not provided
8677      explicitly.  */
8678   if (need_z_p)
8679     op2 = "";
8680
8681   /* Begin by terminating the buffer.  That way we can always use
8682      strcat to add to it.  */
8683   buffer[0] = '\0';
8684
8685   switch (length)
8686     {
8687     case 4:
8688     case 8:
8689       /* Just a simple conditional branch.  */
8690       if (float_p)
8691         sprintf (buffer, "%%*b%s%%?\t%%Z2%%1%%/",
8692                  inverted_p ? inverted_comp : comp);
8693       else
8694         sprintf (buffer, "%%*b%s%s%%?\t%s%s,%%1%%/",
8695                  inverted_p ? inverted_comp : comp,
8696                  need_z_p ? "z" : "",
8697                  op1,
8698                  op2);
8699       return buffer;
8700
8701     case 12:
8702     case 16:
8703     case 24:
8704     case 28:
8705       {
8706         /* Generate a reversed conditional branch around ` j'
8707            instruction:
8708
8709                 .set noreorder
8710                 .set nomacro
8711                 bc    l
8712                 delay_slot or #nop
8713                 j     target
8714                 #nop
8715              l:
8716                 .set macro
8717                 .set reorder
8718
8719            If the original branch was a likely branch, the delay slot
8720            must be executed only if the branch is taken, so generate:
8721
8722                 .set noreorder
8723                 .set nomacro
8724                 bc    l
8725                 #nop
8726                 j     target
8727                 delay slot or #nop
8728              l:
8729                 .set macro
8730                 .set reorder
8731
8732            When generating PIC, instead of:
8733
8734                 j     target
8735
8736            we emit:
8737
8738                 .set noat
8739                 la    $at, target
8740                 jr    $at
8741                 .set at
8742         */
8743
8744         rtx orig_target;
8745         rtx target = gen_label_rtx ();
8746
8747         orig_target = operands[1];
8748         operands[1] = target;
8749         /* Generate the reversed comparison.  This takes four
8750            bytes.  */
8751         if (float_p)
8752           sprintf (buffer, "%%*b%s\t%%Z2%%1",
8753                    inverted_p ? comp : inverted_comp);
8754         else
8755           sprintf (buffer, "%%*b%s%s\t%s%s,%%1",
8756                    inverted_p ? comp : inverted_comp,
8757                    need_z_p ? "z" : "",
8758                    op1,
8759                    op2);
8760         output_asm_insn (buffer, operands);
8761
8762         if (length != 16 && length != 28 && ! mips_branch_likely)
8763           {
8764             /* Output delay slot instruction.  */
8765             rtx insn = final_sequence;
8766             final_scan_insn (XVECEXP (insn, 0, 1), asm_out_file,
8767                              optimize, 0, 1, NULL);
8768             INSN_DELETED_P (XVECEXP (insn, 0, 1)) = 1;
8769           }
8770         else
8771           output_asm_insn ("%#", 0);
8772
8773         if (length <= 16)
8774           output_asm_insn ("j\t%0", &orig_target);
8775         else
8776           {
8777             output_asm_insn (mips_output_load_label (), &orig_target);
8778             output_asm_insn ("jr\t%@%]", 0);
8779           }
8780
8781         if (length != 16 && length != 28 && mips_branch_likely)
8782           {
8783             /* Output delay slot instruction.  */
8784             rtx insn = final_sequence;
8785             final_scan_insn (XVECEXP (insn, 0, 1), asm_out_file,
8786                              optimize, 0, 1, NULL);
8787             INSN_DELETED_P (XVECEXP (insn, 0, 1)) = 1;
8788           }
8789         else
8790           output_asm_insn ("%#", 0);
8791
8792         (*targetm.asm_out.internal_label) (asm_out_file, "L",
8793                                    CODE_LABEL_NUMBER (target));
8794
8795         return "";
8796       }
8797
8798     default:
8799       gcc_unreachable ();
8800     }
8801
8802   /* NOTREACHED */
8803   return 0;
8804 }
8805 \f
8806 /* Used to output div or ddiv instruction DIVISION, which has the operands
8807    given by OPERANDS.  Add in a divide-by-zero check if needed.
8808
8809    When working around R4000 and R4400 errata, we need to make sure that
8810    the division is not immediately followed by a shift[1][2].  We also
8811    need to stop the division from being put into a branch delay slot[3].
8812    The easiest way to avoid both problems is to add a nop after the
8813    division.  When a divide-by-zero check is needed, this nop can be
8814    used to fill the branch delay slot.
8815
8816    [1] If a double-word or a variable shift executes immediately
8817        after starting an integer division, the shift may give an
8818        incorrect result.  See quotations of errata #16 and #28 from
8819        "MIPS R4000PC/SC Errata, Processor Revision 2.2 and 3.0"
8820        in mips.md for details.
8821
8822    [2] A similar bug to [1] exists for all revisions of the
8823        R4000 and the R4400 when run in an MC configuration.
8824        From "MIPS R4000MC Errata, Processor Revision 2.2 and 3.0":
8825
8826        "19. In this following sequence:
8827
8828                     ddiv                (or ddivu or div or divu)
8829                     dsll32              (or dsrl32, dsra32)
8830
8831             if an MPT stall occurs, while the divide is slipping the cpu
8832             pipeline, then the following double shift would end up with an
8833             incorrect result.
8834
8835             Workaround: The compiler needs to avoid generating any
8836             sequence with divide followed by extended double shift."
8837
8838        This erratum is also present in "MIPS R4400MC Errata, Processor
8839        Revision 1.0" and "MIPS R4400MC Errata, Processor Revision 2.0
8840        & 3.0" as errata #10 and #4, respectively.
8841
8842    [3] From "MIPS R4000PC/SC Errata, Processor Revision 2.2 and 3.0"
8843        (also valid for MIPS R4000MC processors):
8844
8845        "52. R4000SC: This bug does not apply for the R4000PC.
8846
8847             There are two flavors of this bug:
8848
8849             1) If the instruction just after divide takes an RF exception
8850                (tlb-refill, tlb-invalid) and gets an instruction cache
8851                miss (both primary and secondary) and the line which is
8852                currently in secondary cache at this index had the first
8853                data word, where the bits 5..2 are set, then R4000 would
8854                get a wrong result for the div.
8855
8856             ##1
8857                     nop
8858                     div r8, r9
8859                     -------------------         # end-of page. -tlb-refill
8860                     nop
8861             ##2
8862                     nop
8863                     div r8, r9
8864                     -------------------         # end-of page. -tlb-invalid
8865                     nop
8866
8867             2) If the divide is in the taken branch delay slot, where the
8868                target takes RF exception and gets an I-cache miss for the
8869                exception vector or where I-cache miss occurs for the
8870                target address, under the above mentioned scenarios, the
8871                div would get wrong results.
8872
8873             ##1
8874                     j   r2              # to next page mapped or unmapped
8875                     div r8,r9           # this bug would be there as long
8876                                         # as there is an ICache miss and
8877                     nop                 # the "data pattern" is present
8878
8879             ##2
8880                     beq r0, r0, NextPage        # to Next page
8881                     div r8,r9
8882                     nop
8883
8884             This bug is present for div, divu, ddiv, and ddivu
8885             instructions.
8886
8887             Workaround: For item 1), OS could make sure that the next page
8888             after the divide instruction is also mapped.  For item 2), the
8889             compiler could make sure that the divide instruction is not in
8890             the branch delay slot."
8891
8892        These processors have PRId values of 0x00004220 and 0x00004300 for
8893        the R4000 and 0x00004400, 0x00004500 and 0x00004600 for the R4400.  */
8894
8895 const char *
8896 mips_output_division (const char *division, rtx *operands)
8897 {
8898   const char *s;
8899
8900   s = division;
8901   if (TARGET_FIX_R4000 || TARGET_FIX_R4400)
8902     {
8903       output_asm_insn (s, operands);
8904       s = "nop";
8905     }
8906   if (TARGET_CHECK_ZERO_DIV)
8907     {
8908       if (TARGET_MIPS16)
8909         {
8910           output_asm_insn (s, operands);
8911           s = "bnez\t%2,1f\n\tbreak\t7\n1:";
8912         }
8913       else if (GENERATE_DIVIDE_TRAPS)
8914         {
8915           output_asm_insn (s, operands);
8916           s = "teq\t%2,%.,7";
8917         }
8918       else
8919         {
8920           output_asm_insn ("%(bne\t%2,%.,1f", operands);
8921           output_asm_insn (s, operands);
8922           s = "break\t7%)\n1:";
8923         }
8924     }
8925   return s;
8926 }
8927 \f
8928 /* Return true if GIVEN is the same as CANONICAL, or if it is CANONICAL
8929    with a final "000" replaced by "k".  Ignore case.
8930
8931    Note: this function is shared between GCC and GAS.  */
8932
8933 static bool
8934 mips_strict_matching_cpu_name_p (const char *canonical, const char *given)
8935 {
8936   while (*given != 0 && TOLOWER (*given) == TOLOWER (*canonical))
8937     given++, canonical++;
8938
8939   return ((*given == 0 && *canonical == 0)
8940           || (strcmp (canonical, "000") == 0 && strcasecmp (given, "k") == 0));
8941 }
8942
8943
8944 /* Return true if GIVEN matches CANONICAL, where GIVEN is a user-supplied
8945    CPU name.  We've traditionally allowed a lot of variation here.
8946
8947    Note: this function is shared between GCC and GAS.  */
8948
8949 static bool
8950 mips_matching_cpu_name_p (const char *canonical, const char *given)
8951 {
8952   /* First see if the name matches exactly, or with a final "000"
8953      turned into "k".  */
8954   if (mips_strict_matching_cpu_name_p (canonical, given))
8955     return true;
8956
8957   /* If not, try comparing based on numerical designation alone.
8958      See if GIVEN is an unadorned number, or 'r' followed by a number.  */
8959   if (TOLOWER (*given) == 'r')
8960     given++;
8961   if (!ISDIGIT (*given))
8962     return false;
8963
8964   /* Skip over some well-known prefixes in the canonical name,
8965      hoping to find a number there too.  */
8966   if (TOLOWER (canonical[0]) == 'v' && TOLOWER (canonical[1]) == 'r')
8967     canonical += 2;
8968   else if (TOLOWER (canonical[0]) == 'r' && TOLOWER (canonical[1]) == 'm')
8969     canonical += 2;
8970   else if (TOLOWER (canonical[0]) == 'r')
8971     canonical += 1;
8972
8973   return mips_strict_matching_cpu_name_p (canonical, given);
8974 }
8975
8976
8977 /* Parse an option that takes the name of a processor as its argument.
8978    OPTION is the name of the option and CPU_STRING is the argument.
8979    Return the corresponding processor enumeration if the CPU_STRING is
8980    recognized, otherwise report an error and return null.
8981
8982    A similar function exists in GAS.  */
8983
8984 static const struct mips_cpu_info *
8985 mips_parse_cpu (const char *option, const char *cpu_string)
8986 {
8987   const struct mips_cpu_info *p;
8988   const char *s;
8989
8990   /* In the past, we allowed upper-case CPU names, but it doesn't
8991      work well with the multilib machinery.  */
8992   for (s = cpu_string; *s != 0; s++)
8993     if (ISUPPER (*s))
8994       {
8995         warning ("the cpu name must be lower case");
8996         break;
8997       }
8998
8999   /* 'from-abi' selects the most compatible architecture for the given
9000      ABI: MIPS I for 32-bit ABIs and MIPS III for 64-bit ABIs.  For the
9001      EABIs, we have to decide whether we're using the 32-bit or 64-bit
9002      version.  Look first at the -mgp options, if given, otherwise base
9003      the choice on MASK_64BIT in TARGET_DEFAULT.  */
9004   if (strcasecmp (cpu_string, "from-abi") == 0)
9005     return mips_cpu_info_from_isa (ABI_NEEDS_32BIT_REGS ? 1
9006                                    : ABI_NEEDS_64BIT_REGS ? 3
9007                                    : (TARGET_64BIT ? 3 : 1));
9008
9009   /* 'default' has traditionally been a no-op.  Probably not very useful.  */
9010   if (strcasecmp (cpu_string, "default") == 0)
9011     return 0;
9012
9013   for (p = mips_cpu_info_table; p->name != 0; p++)
9014     if (mips_matching_cpu_name_p (p->name, cpu_string))
9015       return p;
9016
9017   error ("bad value (%s) for %s", cpu_string, option);
9018   return 0;
9019 }
9020
9021
9022 /* Return the processor associated with the given ISA level, or null
9023    if the ISA isn't valid.  */
9024
9025 static const struct mips_cpu_info *
9026 mips_cpu_info_from_isa (int isa)
9027 {
9028   const struct mips_cpu_info *p;
9029
9030   for (p = mips_cpu_info_table; p->name != 0; p++)
9031     if (p->isa == isa)
9032       return p;
9033
9034   return 0;
9035 }
9036 \f
9037 /* Implement HARD_REGNO_NREGS.  The size of FP registers is controlled
9038    by UNITS_PER_FPREG.  The size of FP status registers is always 4, because
9039    they only hold condition code modes, and CCmode is always considered to
9040    be 4 bytes wide.  All other registers are word sized.  */
9041
9042 unsigned int
9043 mips_hard_regno_nregs (int regno, enum machine_mode mode)
9044 {
9045   if (ST_REG_P (regno))
9046     return ((GET_MODE_SIZE (mode) + 3) / 4);
9047   else if (! FP_REG_P (regno))
9048     return ((GET_MODE_SIZE (mode) + UNITS_PER_WORD - 1) / UNITS_PER_WORD);
9049   else
9050     return ((GET_MODE_SIZE (mode) + UNITS_PER_FPREG - 1) / UNITS_PER_FPREG);
9051 }
9052
9053 /* Implement TARGET_RETURN_IN_MEMORY.  Under the old (i.e., 32 and O64 ABIs)
9054    all BLKmode objects are returned in memory.  Under the new (N32 and
9055    64-bit MIPS ABIs) small structures are returned in a register.
9056    Objects with varying size must still be returned in memory, of
9057    course.  */
9058
9059 static bool
9060 mips_return_in_memory (tree type, tree fndecl ATTRIBUTE_UNUSED)
9061 {
9062   if (TARGET_OLDABI)
9063     return (TYPE_MODE (type) == BLKmode);
9064   else
9065     return ((int_size_in_bytes (type) > (2 * UNITS_PER_WORD))
9066             || (int_size_in_bytes (type) == -1));
9067 }
9068
9069 static bool
9070 mips_strict_argument_naming (CUMULATIVE_ARGS *ca ATTRIBUTE_UNUSED)
9071 {
9072   return !TARGET_OLDABI;
9073 }
9074 \f
9075 /* Return true if INSN is a multiply-add or multiply-subtract
9076    instruction and PREV assigns to the accumulator operand.  */
9077
9078 bool
9079 mips_linked_madd_p (rtx prev, rtx insn)
9080 {
9081   rtx x;
9082
9083   x = single_set (insn);
9084   if (x == 0)
9085     return false;
9086
9087   x = SET_SRC (x);
9088
9089   if (GET_CODE (x) == PLUS
9090       && GET_CODE (XEXP (x, 0)) == MULT
9091       && reg_set_p (XEXP (x, 1), prev))
9092     return true;
9093
9094   if (GET_CODE (x) == MINUS
9095       && GET_CODE (XEXP (x, 1)) == MULT
9096       && reg_set_p (XEXP (x, 0), prev))
9097     return true;
9098
9099   return false;
9100 }
9101 \f
9102 /* Used by TUNE_MACC_CHAINS to record the last scheduled instruction
9103    that may clobber hi or lo.  */
9104
9105 static rtx mips_macc_chains_last_hilo;
9106
9107 /* A TUNE_MACC_CHAINS helper function.  Record that instruction INSN has
9108    been scheduled, updating mips_macc_chains_last_hilo appropriately.  */
9109
9110 static void
9111 mips_macc_chains_record (rtx insn)
9112 {
9113   if (get_attr_may_clobber_hilo (insn))
9114     mips_macc_chains_last_hilo = insn;
9115 }
9116
9117 /* A TUNE_MACC_CHAINS helper function.  Search ready queue READY, which
9118    has NREADY elements, looking for a multiply-add or multiply-subtract
9119    instruction that is cumulative with mips_macc_chains_last_hilo.
9120    If there is one, promote it ahead of anything else that might
9121    clobber hi or lo.  */
9122
9123 static void
9124 mips_macc_chains_reorder (rtx *ready, int nready)
9125 {
9126   int i, j;
9127
9128   if (mips_macc_chains_last_hilo != 0)
9129     for (i = nready - 1; i >= 0; i--)
9130       if (mips_linked_madd_p (mips_macc_chains_last_hilo, ready[i]))
9131         {
9132           for (j = nready - 1; j > i; j--)
9133             if (recog_memoized (ready[j]) >= 0
9134                 && get_attr_may_clobber_hilo (ready[j]))
9135               {
9136                 mips_promote_ready (ready, i, j);
9137                 break;
9138               }
9139           break;
9140         }
9141 }
9142 \f
9143 /* The last instruction to be scheduled.  */
9144
9145 static rtx vr4130_last_insn;
9146
9147 /* A note_stores callback used by vr4130_true_reg_dependence_p.  DATA
9148    points to an rtx that is initially an instruction.  Nullify the rtx
9149    if the instruction uses the value of register X.  */
9150
9151 static void
9152 vr4130_true_reg_dependence_p_1 (rtx x, rtx pat ATTRIBUTE_UNUSED, void *data)
9153 {
9154   rtx *insn_ptr = data;
9155   if (REG_P (x)
9156       && *insn_ptr != 0
9157       && reg_referenced_p (x, PATTERN (*insn_ptr)))
9158     *insn_ptr = 0;
9159 }
9160
9161 /* Return true if there is true register dependence between vr4130_last_insn
9162    and INSN.  */
9163
9164 static bool
9165 vr4130_true_reg_dependence_p (rtx insn)
9166 {
9167   note_stores (PATTERN (vr4130_last_insn),
9168                vr4130_true_reg_dependence_p_1, &insn);
9169   return insn == 0;
9170 }
9171
9172 /* A TUNE_MIPS4130 helper function.  Given that INSN1 is at the head of
9173    the ready queue and that INSN2 is the instruction after it, return
9174    true if it is worth promoting INSN2 ahead of INSN1.  Look for cases
9175    in which INSN1 and INSN2 can probably issue in parallel, but for
9176    which (INSN2, INSN1) should be less sensitive to instruction
9177    alignment than (INSN1, INSN2).  See 4130.md for more details.  */
9178
9179 static bool
9180 vr4130_swap_insns_p (rtx insn1, rtx insn2)
9181 {
9182   rtx dep;
9183
9184   /* Check for the following case:
9185
9186      1) there is some other instruction X with an anti dependence on INSN1;
9187      2) X has a higher priority than INSN2; and
9188      3) X is an arithmetic instruction (and thus has no unit restrictions).
9189
9190      If INSN1 is the last instruction blocking X, it would better to
9191      choose (INSN1, X) over (INSN2, INSN1).  */
9192   for (dep = INSN_DEPEND (insn1); dep != 0; dep = XEXP (dep, 1))
9193     if (REG_NOTE_KIND (dep) == REG_DEP_ANTI
9194         && INSN_PRIORITY (XEXP (dep, 0)) > INSN_PRIORITY (insn2)
9195         && recog_memoized (XEXP (dep, 0)) >= 0
9196         && get_attr_vr4130_class (XEXP (dep, 0)) == VR4130_CLASS_ALU)
9197       return false;
9198
9199   if (vr4130_last_insn != 0
9200       && recog_memoized (insn1) >= 0
9201       && recog_memoized (insn2) >= 0)
9202     {
9203       /* See whether INSN1 and INSN2 use different execution units,
9204          or if they are both ALU-type instructions.  If so, they can
9205          probably execute in parallel.  */
9206       enum attr_vr4130_class class1 = get_attr_vr4130_class (insn1);
9207       enum attr_vr4130_class class2 = get_attr_vr4130_class (insn2);
9208       if (class1 != class2 || class1 == VR4130_CLASS_ALU)
9209         {
9210           /* If only one of the instructions has a dependence on
9211              vr4130_last_insn, prefer to schedule the other one first.  */
9212           bool dep1 = vr4130_true_reg_dependence_p (insn1);
9213           bool dep2 = vr4130_true_reg_dependence_p (insn2);
9214           if (dep1 != dep2)
9215             return dep1;
9216
9217           /* Prefer to schedule INSN2 ahead of INSN1 if vr4130_last_insn
9218              is not an ALU-type instruction and if INSN1 uses the same
9219              execution unit.  (Note that if this condition holds, we already
9220              know that INSN2 uses a different execution unit.)  */
9221           if (class1 != VR4130_CLASS_ALU
9222               && recog_memoized (vr4130_last_insn) >= 0
9223               && class1 == get_attr_vr4130_class (vr4130_last_insn))
9224             return true;
9225         }
9226     }
9227   return false;
9228 }
9229
9230 /* A TUNE_MIPS4130 helper function.  (READY, NREADY) describes a ready
9231    queue with at least two instructions.  Swap the first two if
9232    vr4130_swap_insns_p says that it could be worthwhile.  */
9233
9234 static void
9235 vr4130_reorder (rtx *ready, int nready)
9236 {
9237   if (vr4130_swap_insns_p (ready[nready - 1], ready[nready - 2]))
9238     mips_promote_ready (ready, nready - 2, nready - 1);
9239 }
9240 \f
9241 /* Remove the instruction at index LOWER from ready queue READY and
9242    reinsert it in front of the instruction at index HIGHER.  LOWER must
9243    be <= HIGHER.  */
9244
9245 static void
9246 mips_promote_ready (rtx *ready, int lower, int higher)
9247 {
9248   rtx new_head;
9249   int i;
9250
9251   new_head = ready[lower];
9252   for (i = lower; i < higher; i++)
9253     ready[i] = ready[i + 1];
9254   ready[i] = new_head;
9255 }
9256
9257 /* Implement TARGET_SCHED_REORDER.  */
9258
9259 static int
9260 mips_sched_reorder (FILE *file ATTRIBUTE_UNUSED, int verbose ATTRIBUTE_UNUSED,
9261                     rtx *ready, int *nreadyp, int cycle)
9262 {
9263   if (!reload_completed && TUNE_MACC_CHAINS)
9264     {
9265       if (cycle == 0)
9266         mips_macc_chains_last_hilo = 0;
9267       if (*nreadyp > 0)
9268         mips_macc_chains_reorder (ready, *nreadyp);
9269     }
9270   if (reload_completed && TUNE_MIPS4130 && !TARGET_VR4130_ALIGN)
9271     {
9272       if (cycle == 0)
9273         vr4130_last_insn = 0;
9274       if (*nreadyp > 1)
9275         vr4130_reorder (ready, *nreadyp);
9276     }
9277   return mips_issue_rate ();
9278 }
9279
9280 /* Implement TARGET_SCHED_VARIABLE_ISSUE.  */
9281
9282 static int
9283 mips_variable_issue (FILE *file ATTRIBUTE_UNUSED, int verbose ATTRIBUTE_UNUSED,
9284                      rtx insn, int more)
9285 {
9286   switch (GET_CODE (PATTERN (insn)))
9287     {
9288     case USE:
9289     case CLOBBER:
9290       /* Don't count USEs and CLOBBERs against the issue rate.  */
9291       break;
9292
9293     default:
9294       more--;
9295       if (!reload_completed && TUNE_MACC_CHAINS)
9296         mips_macc_chains_record (insn);
9297       vr4130_last_insn = insn;
9298       break;
9299     }
9300   return more;
9301 }
9302 \f
9303 /* Implement TARGET_SCHED_ADJUST_COST.  We assume that anti and output
9304    dependencies have no cost.  */
9305
9306 static int
9307 mips_adjust_cost (rtx insn ATTRIBUTE_UNUSED, rtx link,
9308                   rtx dep ATTRIBUTE_UNUSED, int cost)
9309 {
9310   if (REG_NOTE_KIND (link) != 0)
9311     return 0;
9312   return cost;
9313 }
9314
9315 /* Return the number of instructions that can be issued per cycle.  */
9316
9317 static int
9318 mips_issue_rate (void)
9319 {
9320   switch (mips_tune)
9321     {
9322     case PROCESSOR_R4130:
9323     case PROCESSOR_R5400:
9324     case PROCESSOR_R5500:
9325     case PROCESSOR_R7000:
9326     case PROCESSOR_R9000:
9327       return 2;
9328
9329     case PROCESSOR_SB1:
9330       /* This is actually 4, but we get better performance if we claim 3.
9331          This is partly because of unwanted speculative code motion with the
9332          larger number, and partly because in most common cases we can't
9333          reach the theoretical max of 4.  */
9334       return 3;
9335
9336     default:
9337       return 1;
9338     }
9339 }
9340
9341 /* Implements TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD.  This should
9342    be as wide as the scheduling freedom in the DFA.  */
9343
9344 static int
9345 mips_multipass_dfa_lookahead (void)
9346 {
9347   /* Can schedule up to 4 of the 6 function units in any one cycle.  */
9348   if (mips_tune == PROCESSOR_SB1)
9349     return 4;
9350
9351   return 0;
9352 }
9353 \f
9354 /* Given that we have an rtx of the form (prefetch ... WRITE LOCALITY),
9355    return the first operand of the associated "pref" or "prefx" insn.  */
9356
9357 rtx
9358 mips_prefetch_cookie (rtx write, rtx locality)
9359 {
9360   /* store_streamed / load_streamed.  */
9361   if (INTVAL (locality) <= 0)
9362     return GEN_INT (INTVAL (write) + 4);
9363
9364   /* store / load.  */
9365   if (INTVAL (locality) <= 2)
9366     return write;
9367
9368   /* store_retained / load_retained.  */
9369   return GEN_INT (INTVAL (write) + 6);
9370 }
9371 \f
9372 /* MIPS builtin function support. */
9373
9374 struct builtin_description
9375 {
9376   /* The code of the main .md file instruction.  See mips_builtin_type
9377      for more information.  */
9378   enum insn_code icode;
9379
9380   /* The floating-point comparison code to use with ICODE, if any.  */
9381   enum mips_fp_condition cond;
9382
9383   /* The name of the builtin function.  */
9384   const char *name;
9385
9386   /* Specifies how the function should be expanded.  */
9387   enum mips_builtin_type builtin_type;
9388
9389   /* The function's prototype.  */
9390   enum mips_function_type function_type;
9391
9392   /* The target flags required for this function.  */
9393   int target_flags;
9394 };
9395
9396 /* Define a MIPS_BUILTIN_DIRECT function for instruction CODE_FOR_mips_<INSN>.
9397    FUNCTION_TYPE and TARGET_FLAGS are builtin_description fields.  */
9398 #define DIRECT_BUILTIN(INSN, FUNCTION_TYPE, TARGET_FLAGS)               \
9399   { CODE_FOR_mips_ ## INSN, 0, "__builtin_mips_" #INSN,                 \
9400     MIPS_BUILTIN_DIRECT, FUNCTION_TYPE, TARGET_FLAGS }
9401
9402 /* Define __builtin_mips_<INSN>_<COND>_{s,d}, both of which require
9403    TARGET_FLAGS.  */
9404 #define CMP_SCALAR_BUILTINS(INSN, COND, TARGET_FLAGS)                   \
9405   { CODE_FOR_mips_ ## INSN ## _cond_s, MIPS_FP_COND_ ## COND,           \
9406     "__builtin_mips_" #INSN "_" #COND "_s",                             \
9407     MIPS_BUILTIN_CMP_SINGLE, MIPS_INT_FTYPE_SF_SF, TARGET_FLAGS },      \
9408   { CODE_FOR_mips_ ## INSN ## _cond_d, MIPS_FP_COND_ ## COND,           \
9409     "__builtin_mips_" #INSN "_" #COND "_d",                             \
9410     MIPS_BUILTIN_CMP_SINGLE, MIPS_INT_FTYPE_DF_DF, TARGET_FLAGS }
9411
9412 /* Define __builtin_mips_{any,all,upper,lower}_<INSN>_<COND>_ps.
9413    The lower and upper forms require TARGET_FLAGS while the any and all
9414    forms require MASK_MIPS3D.  */
9415 #define CMP_PS_BUILTINS(INSN, COND, TARGET_FLAGS)                       \
9416   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9417     "__builtin_mips_any_" #INSN "_" #COND "_ps",                        \
9418     MIPS_BUILTIN_CMP_ANY, MIPS_INT_FTYPE_V2SF_V2SF, MASK_MIPS3D },      \
9419   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9420     "__builtin_mips_all_" #INSN "_" #COND "_ps",                        \
9421     MIPS_BUILTIN_CMP_ALL, MIPS_INT_FTYPE_V2SF_V2SF, MASK_MIPS3D },      \
9422   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9423     "__builtin_mips_lower_" #INSN "_" #COND "_ps",                      \
9424     MIPS_BUILTIN_CMP_LOWER, MIPS_INT_FTYPE_V2SF_V2SF, TARGET_FLAGS },   \
9425   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9426     "__builtin_mips_upper_" #INSN "_" #COND "_ps",                      \
9427     MIPS_BUILTIN_CMP_UPPER, MIPS_INT_FTYPE_V2SF_V2SF, TARGET_FLAGS }
9428
9429 /* Define __builtin_mips_{any,all}_<INSN>_<COND>_4s.  The functions
9430    require MASK_MIPS3D.  */
9431 #define CMP_4S_BUILTINS(INSN, COND)                                     \
9432   { CODE_FOR_mips_ ## INSN ## _cond_4s, MIPS_FP_COND_ ## COND,          \
9433     "__builtin_mips_any_" #INSN "_" #COND "_4s",                        \
9434     MIPS_BUILTIN_CMP_ANY, MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF,           \
9435     MASK_MIPS3D },                                                      \
9436   { CODE_FOR_mips_ ## INSN ## _cond_4s, MIPS_FP_COND_ ## COND,          \
9437     "__builtin_mips_all_" #INSN "_" #COND "_4s",                        \
9438     MIPS_BUILTIN_CMP_ALL, MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF,           \
9439     MASK_MIPS3D }
9440
9441 /* Define __builtin_mips_mov{t,f}_<INSN>_<COND>_ps.  The comparison
9442    instruction requires TARGET_FLAGS.  */
9443 #define MOVTF_BUILTINS(INSN, COND, TARGET_FLAGS)                        \
9444   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9445     "__builtin_mips_movt_" #INSN "_" #COND "_ps",                       \
9446     MIPS_BUILTIN_MOVT, MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF,             \
9447     TARGET_FLAGS },                                                     \
9448   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9449     "__builtin_mips_movf_" #INSN "_" #COND "_ps",                       \
9450     MIPS_BUILTIN_MOVF, MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF,             \
9451     TARGET_FLAGS }
9452
9453 /* Define all the builtins related to c.cond.fmt condition COND.  */
9454 #define CMP_BUILTINS(COND)                                              \
9455   MOVTF_BUILTINS (c, COND, MASK_PAIRED_SINGLE),                         \
9456   MOVTF_BUILTINS (cabs, COND, MASK_MIPS3D),                             \
9457   CMP_SCALAR_BUILTINS (cabs, COND, MASK_MIPS3D),                        \
9458   CMP_PS_BUILTINS (c, COND, MASK_PAIRED_SINGLE),                        \
9459   CMP_PS_BUILTINS (cabs, COND, MASK_MIPS3D),                            \
9460   CMP_4S_BUILTINS (c, COND),                                            \
9461   CMP_4S_BUILTINS (cabs, COND)
9462
9463 /* __builtin_mips_abs_ps() maps to the standard absM2 pattern.  */
9464 #define CODE_FOR_mips_abs_ps CODE_FOR_absv2sf2
9465
9466 static const struct builtin_description mips_bdesc[] =
9467 {
9468   DIRECT_BUILTIN (pll_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE),
9469   DIRECT_BUILTIN (pul_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE),
9470   DIRECT_BUILTIN (plu_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE),
9471   DIRECT_BUILTIN (puu_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE),
9472   DIRECT_BUILTIN (cvt_ps_s, MIPS_V2SF_FTYPE_SF_SF, MASK_PAIRED_SINGLE),
9473   DIRECT_BUILTIN (cvt_s_pl, MIPS_SF_FTYPE_V2SF, MASK_PAIRED_SINGLE),
9474   DIRECT_BUILTIN (cvt_s_pu, MIPS_SF_FTYPE_V2SF, MASK_PAIRED_SINGLE),
9475   DIRECT_BUILTIN (abs_ps, MIPS_V2SF_FTYPE_V2SF, MASK_PAIRED_SINGLE),
9476
9477   DIRECT_BUILTIN (alnv_ps, MIPS_V2SF_FTYPE_V2SF_V2SF_INT, MASK_PAIRED_SINGLE),
9478   DIRECT_BUILTIN (addr_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
9479   DIRECT_BUILTIN (mulr_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
9480   DIRECT_BUILTIN (cvt_pw_ps, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
9481   DIRECT_BUILTIN (cvt_ps_pw, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
9482
9483   DIRECT_BUILTIN (recip1_s, MIPS_SF_FTYPE_SF, MASK_MIPS3D),
9484   DIRECT_BUILTIN (recip1_d, MIPS_DF_FTYPE_DF, MASK_MIPS3D),
9485   DIRECT_BUILTIN (recip1_ps, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
9486   DIRECT_BUILTIN (recip2_s, MIPS_SF_FTYPE_SF_SF, MASK_MIPS3D),
9487   DIRECT_BUILTIN (recip2_d, MIPS_DF_FTYPE_DF_DF, MASK_MIPS3D),
9488   DIRECT_BUILTIN (recip2_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
9489
9490   DIRECT_BUILTIN (rsqrt1_s, MIPS_SF_FTYPE_SF, MASK_MIPS3D),
9491   DIRECT_BUILTIN (rsqrt1_d, MIPS_DF_FTYPE_DF, MASK_MIPS3D),
9492   DIRECT_BUILTIN (rsqrt1_ps, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
9493   DIRECT_BUILTIN (rsqrt2_s, MIPS_SF_FTYPE_SF_SF, MASK_MIPS3D),
9494   DIRECT_BUILTIN (rsqrt2_d, MIPS_DF_FTYPE_DF_DF, MASK_MIPS3D),
9495   DIRECT_BUILTIN (rsqrt2_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
9496
9497   MIPS_FP_CONDITIONS (CMP_BUILTINS)
9498 };
9499
9500 /* Builtin functions for the SB-1 processor.  */
9501
9502 #define CODE_FOR_mips_sqrt_ps CODE_FOR_sqrtv2sf2
9503
9504 static const struct builtin_description sb1_bdesc[] =
9505 {
9506   DIRECT_BUILTIN (sqrt_ps, MIPS_V2SF_FTYPE_V2SF, MASK_PAIRED_SINGLE)
9507 };
9508
9509 /* This helps provide a mapping from builtin function codes to bdesc
9510    arrays.  */
9511
9512 struct bdesc_map
9513 {
9514   /* The builtin function table that this entry describes.  */
9515   const struct builtin_description *bdesc;
9516
9517   /* The number of entries in the builtin function table.  */
9518   unsigned int size;
9519
9520   /* The target processor that supports these builtin functions.
9521      PROCESSOR_DEFAULT means we enable them for all processors.  */
9522   enum processor_type proc;
9523 };
9524
9525 static const struct bdesc_map bdesc_arrays[] =
9526 {
9527   { mips_bdesc, ARRAY_SIZE (mips_bdesc), PROCESSOR_DEFAULT },
9528   { sb1_bdesc, ARRAY_SIZE (sb1_bdesc), PROCESSOR_SB1 }
9529 };
9530
9531 /* Take the head of argument list *ARGLIST and convert it into a form
9532    suitable for input operand OP of instruction ICODE.  Return the value
9533    and point *ARGLIST at the next element of the list.  */
9534
9535 static rtx
9536 mips_prepare_builtin_arg (enum insn_code icode,
9537                           unsigned int op, tree *arglist)
9538 {
9539   rtx value;
9540   enum machine_mode mode;
9541
9542   value = expand_expr (TREE_VALUE (*arglist), NULL_RTX, VOIDmode, 0);
9543   mode = insn_data[icode].operand[op].mode;
9544   if (!insn_data[icode].operand[op].predicate (value, mode))
9545     value = copy_to_mode_reg (mode, value);
9546
9547   *arglist = TREE_CHAIN (*arglist);
9548   return value;
9549 }
9550
9551 /* Return an rtx suitable for output operand OP of instruction ICODE.
9552    If TARGET is non-null, try to use it where possible.  */
9553
9554 static rtx
9555 mips_prepare_builtin_target (enum insn_code icode, unsigned int op, rtx target)
9556 {
9557   enum machine_mode mode;
9558
9559   mode = insn_data[icode].operand[op].mode;
9560   if (target == 0 || !insn_data[icode].operand[op].predicate (target, mode))
9561     target = gen_reg_rtx (mode);
9562
9563   return target;
9564 }
9565
9566 /* Expand builtin functions.  This is called from TARGET_EXPAND_BUILTIN.  */
9567
9568 rtx
9569 mips_expand_builtin (tree exp, rtx target, rtx subtarget ATTRIBUTE_UNUSED,
9570                      enum machine_mode mode ATTRIBUTE_UNUSED,
9571                      int ignore ATTRIBUTE_UNUSED)
9572 {
9573   enum insn_code icode;
9574   enum mips_builtin_type type;
9575   tree fndecl, arglist;
9576   unsigned int fcode;
9577   const struct builtin_description *bdesc;
9578   const struct bdesc_map *m;
9579
9580   fndecl = TREE_OPERAND (TREE_OPERAND (exp, 0), 0);
9581   arglist = TREE_OPERAND (exp, 1);
9582   fcode = DECL_FUNCTION_CODE (fndecl);
9583
9584   bdesc = NULL;
9585   for (m = bdesc_arrays; m < &bdesc_arrays[ARRAY_SIZE (bdesc_arrays)]; m++)
9586     {
9587       if (fcode < m->size)
9588         {
9589           bdesc = m->bdesc;
9590           icode = bdesc[fcode].icode;
9591           type = bdesc[fcode].builtin_type;
9592           break;
9593         }
9594       fcode -= m->size;
9595     }
9596   if (bdesc == NULL)
9597     return 0;
9598
9599   switch (type)
9600     {
9601     case MIPS_BUILTIN_DIRECT:
9602       return mips_expand_builtin_direct (icode, target, arglist);
9603
9604     case MIPS_BUILTIN_MOVT:
9605     case MIPS_BUILTIN_MOVF:
9606       return mips_expand_builtin_movtf (type, icode, bdesc[fcode].cond,
9607                                         target, arglist);
9608
9609     case MIPS_BUILTIN_CMP_ANY:
9610     case MIPS_BUILTIN_CMP_ALL:
9611     case MIPS_BUILTIN_CMP_UPPER:
9612     case MIPS_BUILTIN_CMP_LOWER:
9613     case MIPS_BUILTIN_CMP_SINGLE:
9614       return mips_expand_builtin_compare (type, icode, bdesc[fcode].cond,
9615                                           target, arglist);
9616
9617     default:
9618       return 0;
9619     }
9620 }
9621
9622 /* Init builtin functions.  This is called from TARGET_INIT_BUILTIN.  */
9623
9624 void
9625 mips_init_builtins (void)
9626 {
9627   const struct builtin_description *d;
9628   const struct bdesc_map *m;
9629   tree types[(int) MIPS_MAX_FTYPE_MAX];
9630   tree V2SF_type_node;
9631   unsigned int offset;
9632
9633   /* We have only builtins for -mpaired-single and -mips3d.  */
9634   if (!TARGET_PAIRED_SINGLE_FLOAT)
9635     return;
9636
9637   V2SF_type_node = build_vector_type_for_mode (float_type_node, V2SFmode);
9638
9639   types[MIPS_V2SF_FTYPE_V2SF]
9640     = build_function_type_list (V2SF_type_node, V2SF_type_node, NULL_TREE);
9641
9642   types[MIPS_V2SF_FTYPE_V2SF_V2SF]
9643     = build_function_type_list (V2SF_type_node,
9644                                 V2SF_type_node, V2SF_type_node, NULL_TREE);
9645
9646   types[MIPS_V2SF_FTYPE_V2SF_V2SF_INT]
9647     = build_function_type_list (V2SF_type_node,
9648                                 V2SF_type_node, V2SF_type_node,
9649                                 integer_type_node, NULL_TREE);
9650
9651   types[MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF]
9652     = build_function_type_list (V2SF_type_node,
9653                                 V2SF_type_node, V2SF_type_node,
9654                                 V2SF_type_node, V2SF_type_node, NULL_TREE);
9655
9656   types[MIPS_V2SF_FTYPE_SF_SF]
9657     = build_function_type_list (V2SF_type_node,
9658                                 float_type_node, float_type_node, NULL_TREE);
9659
9660   types[MIPS_INT_FTYPE_V2SF_V2SF]
9661     = build_function_type_list (integer_type_node,
9662                                 V2SF_type_node, V2SF_type_node, NULL_TREE);
9663
9664   types[MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF]
9665     = build_function_type_list (integer_type_node,
9666                                 V2SF_type_node, V2SF_type_node,
9667                                 V2SF_type_node, V2SF_type_node, NULL_TREE);
9668
9669   types[MIPS_INT_FTYPE_SF_SF]
9670     = build_function_type_list (integer_type_node,
9671                                 float_type_node, float_type_node, NULL_TREE);
9672
9673   types[MIPS_INT_FTYPE_DF_DF]
9674     = build_function_type_list (integer_type_node,
9675                                 double_type_node, double_type_node, NULL_TREE);
9676
9677   types[MIPS_SF_FTYPE_V2SF]
9678     = build_function_type_list (float_type_node, V2SF_type_node, NULL_TREE);
9679
9680   types[MIPS_SF_FTYPE_SF]
9681     = build_function_type_list (float_type_node,
9682                                 float_type_node, NULL_TREE);
9683
9684   types[MIPS_SF_FTYPE_SF_SF]
9685     = build_function_type_list (float_type_node,
9686                                 float_type_node, float_type_node, NULL_TREE);
9687
9688   types[MIPS_DF_FTYPE_DF]
9689     = build_function_type_list (double_type_node,
9690                                 double_type_node, NULL_TREE);
9691
9692   types[MIPS_DF_FTYPE_DF_DF]
9693     = build_function_type_list (double_type_node,
9694                                 double_type_node, double_type_node, NULL_TREE);
9695
9696   /* Iterate through all of the bdesc arrays, initializing all of the
9697      builtin functions.  */
9698
9699   offset = 0;
9700   for (m = bdesc_arrays; m < &bdesc_arrays[ARRAY_SIZE (bdesc_arrays)]; m++)
9701     {
9702       if (m->proc == PROCESSOR_DEFAULT || (m->proc == mips_arch))
9703         for (d = m->bdesc; d < &m->bdesc[m->size]; d++)
9704           if ((d->target_flags & target_flags) == d->target_flags)
9705             lang_hooks.builtin_function (d->name, types[d->function_type],
9706                                          d - m->bdesc + offset,
9707                                          BUILT_IN_MD, NULL, NULL);
9708       offset += m->size;
9709     }
9710 }
9711
9712 /* Expand a MIPS_BUILTIN_DIRECT function.  ICODE is the code of the
9713    .md pattern and ARGLIST is the list of function arguments.  TARGET,
9714    if nonnull, suggests a good place to put the result.  */
9715
9716 static rtx
9717 mips_expand_builtin_direct (enum insn_code icode, rtx target, tree arglist)
9718 {
9719   rtx ops[MAX_RECOG_OPERANDS];
9720   int i;
9721
9722   target = mips_prepare_builtin_target (icode, 0, target);
9723   for (i = 1; i < insn_data[icode].n_operands; i++)
9724     ops[i] = mips_prepare_builtin_arg (icode, i, &arglist);
9725
9726   switch (insn_data[icode].n_operands)
9727     {
9728     case 2:
9729       emit_insn (GEN_FCN (icode) (target, ops[1]));
9730       break;
9731
9732     case 3:
9733       emit_insn (GEN_FCN (icode) (target, ops[1], ops[2]));
9734       break;
9735
9736     case 4:
9737       emit_insn (GEN_FCN (icode) (target, ops[1], ops[2], ops[3]));
9738       break;
9739
9740     default:
9741       gcc_unreachable ();
9742     }
9743   return target;
9744 }
9745
9746 /* Expand a __builtin_mips_movt_*_ps() or __builtin_mips_movf_*_ps()
9747    function (TYPE says which).  ARGLIST is the list of arguments to the
9748    function, ICODE is the instruction that should be used to compare
9749    the first two arguments, and COND is the condition it should test.
9750    TARGET, if nonnull, suggests a good place to put the result.  */
9751
9752 static rtx
9753 mips_expand_builtin_movtf (enum mips_builtin_type type,
9754                            enum insn_code icode, enum mips_fp_condition cond,
9755                            rtx target, tree arglist)
9756 {
9757   rtx cmp_result, op0, op1;
9758
9759   cmp_result = mips_prepare_builtin_target (icode, 0, 0);
9760   op0 = mips_prepare_builtin_arg (icode, 1, &arglist);
9761   op1 = mips_prepare_builtin_arg (icode, 2, &arglist);
9762   emit_insn (GEN_FCN (icode) (cmp_result, op0, op1, GEN_INT (cond)));
9763
9764   icode = CODE_FOR_mips_cond_move_tf_ps;
9765   target = mips_prepare_builtin_target (icode, 0, target);
9766   if (type == MIPS_BUILTIN_MOVT)
9767     {
9768       op1 = mips_prepare_builtin_arg (icode, 2, &arglist);
9769       op0 = mips_prepare_builtin_arg (icode, 1, &arglist);
9770     }
9771   else
9772     {
9773       op0 = mips_prepare_builtin_arg (icode, 1, &arglist);
9774       op1 = mips_prepare_builtin_arg (icode, 2, &arglist);
9775     }
9776   emit_insn (gen_mips_cond_move_tf_ps (target, op0, op1, cmp_result));
9777   return target;
9778 }
9779
9780 /* Expand a comparison builtin of type BUILTIN_TYPE.  ICODE is the code
9781    of the comparison instruction and COND is the condition it should test.
9782    ARGLIST is the list of function arguments and TARGET, if nonnull,
9783    suggests a good place to put the boolean result.  */
9784
9785 static rtx
9786 mips_expand_builtin_compare (enum mips_builtin_type builtin_type,
9787                              enum insn_code icode, enum mips_fp_condition cond,
9788                              rtx target, tree arglist)
9789 {
9790   rtx label1, label2, if_then_else;
9791   rtx pat, cmp_result, ops[MAX_RECOG_OPERANDS];
9792   rtx target_if_equal, target_if_unequal;
9793   int cmp_value, i;
9794
9795   if (target == 0 || GET_MODE (target) != SImode)
9796     target = gen_reg_rtx (SImode);
9797
9798   /* Prepare the operands to the comparison.  */
9799   cmp_result = mips_prepare_builtin_target (icode, 0, 0);
9800   for (i = 1; i < insn_data[icode].n_operands - 1; i++)
9801     ops[i] = mips_prepare_builtin_arg (icode, i, &arglist);
9802
9803   switch (insn_data[icode].n_operands)
9804     {
9805     case 4:
9806       pat = GEN_FCN (icode) (cmp_result, ops[1], ops[2], GEN_INT (cond));
9807       break;
9808
9809     case 6:
9810       pat = GEN_FCN (icode) (cmp_result, ops[1], ops[2],
9811                              ops[3], ops[4], GEN_INT (cond));
9812       break;
9813
9814     default:
9815       gcc_unreachable ();
9816     }
9817
9818   /* If the comparison sets more than one register, we define the result
9819      to be 0 if all registers are false and -1 if all registers are true.
9820      The value of the complete result is indeterminate otherwise.  It is
9821      possible to test individual registers using SUBREGs.
9822
9823      Set up CMP_RESULT, CMP_VALUE, TARGET_IF_EQUAL and TARGET_IF_UNEQUAL so
9824      that the result should be TARGET_IF_EQUAL if (EQ CMP_RESULT CMP_VALUE)
9825      and TARGET_IF_UNEQUAL otherwise.  */
9826   if (builtin_type == MIPS_BUILTIN_CMP_ALL)
9827     {
9828       cmp_value = -1;
9829       target_if_equal = const1_rtx;
9830       target_if_unequal = const0_rtx;
9831     }
9832   else
9833     {
9834       cmp_value = 0;
9835       target_if_equal = const0_rtx;
9836       target_if_unequal = const1_rtx;
9837       if (builtin_type == MIPS_BUILTIN_CMP_UPPER)
9838         cmp_result = simplify_gen_subreg (CCmode, cmp_result, CCV2mode, 4);
9839       else if (builtin_type == MIPS_BUILTIN_CMP_LOWER)
9840         cmp_result = simplify_gen_subreg (CCmode, cmp_result, CCV2mode, 0);
9841     }
9842
9843   /* First assume that CMP_RESULT == CMP_VALUE.  */
9844   emit_move_insn (target, target_if_equal);
9845
9846   /* Branch to LABEL1 if CMP_RESULT != CMP_VALUE.  */
9847   emit_insn (pat);
9848   label1 = gen_label_rtx ();
9849   label2 = gen_label_rtx ();
9850   if_then_else
9851     = gen_rtx_IF_THEN_ELSE (VOIDmode,
9852                             gen_rtx_fmt_ee (NE, GET_MODE (cmp_result),
9853                                             cmp_result, GEN_INT (cmp_value)),
9854                             gen_rtx_LABEL_REF (VOIDmode, label1), pc_rtx);
9855   emit_jump_insn (gen_rtx_SET (VOIDmode, pc_rtx, if_then_else));
9856   emit_jump_insn (gen_rtx_SET (VOIDmode, pc_rtx,
9857                                gen_rtx_LABEL_REF (VOIDmode, label2)));
9858   emit_barrier ();
9859   emit_label (label1);
9860
9861   /* Fix TARGET for CMP_RESULT != CMP_VALUE.  */
9862   emit_move_insn (target, target_if_unequal);
9863   emit_label (label2);
9864
9865   return target;
9866 }
9867 \f
9868 #include "gt-mips.h"