OSDN Git Service

5b184e2b69a4f0d772ec9fc1f5b42907b9a38e57
[pf3gnuchains/gcc-fork.git] / gcc / config / mips / constraints.md
1 ;; Constraint definitions for MIPS.
2 ;; Copyright (C) 2006 Free Software Foundation, Inc.
3 ;;
4 ;; This file is part of GCC.
5 ;;
6 ;; GCC is free software; you can redistribute it and/or modify
7 ;; it under the terms of the GNU General Public License as published by
8 ;; the Free Software Foundation; either version 2, or (at your option)
9 ;; any later version.
10 ;;
11 ;; GCC is distributed in the hope that it will be useful,
12 ;; but WITHOUT ANY WARRANTY; without even the implied warranty of
13 ;; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14 ;; GNU General Public License for more details.
15 ;;
16 ;; You should have received a copy of the GNU General Public License
17 ;; along with GCC; see the file COPYING.  If not, write to
18 ;; the Free Software Foundation, 51 Franklin Street, Fifth Floor,
19 ;; Boston, MA 02110-1301, USA.
20
21 ;; Register constraints
22
23 (define_register_constraint "d" "BASE_REG_CLASS"
24   "An address register.  This is equivalent to @code{r} unless
25    generating MIPS16 code.")
26
27 (define_register_constraint "t" "T_REG"
28   "@internal")
29
30 (define_register_constraint "f" "TARGET_HARD_FLOAT ? FP_REGS : NO_REGS"
31   "A floating-point register (if available).")
32
33 (define_register_constraint "h" "TARGET_BIG_ENDIAN ? MD0_REG : MD1_REG"
34   "The @code{hi} register.")
35
36 (define_register_constraint "l" "TARGET_BIG_ENDIAN ? MD1_REG : MD0_REG"
37   "The @code{lo} register.")
38
39 (define_register_constraint "x" "MD_REGS"
40   "The @code{hi} and @code{lo} registers.")
41
42 (define_register_constraint "b" "ALL_REGS"
43   "@internal")
44
45 (define_register_constraint "c" "TARGET_USE_PIC_FN_ADDR_REG ? PIC_FN_ADDR_REG
46                                  : TARGET_MIPS16 ? M16_NA_REGS
47                                  : GR_REGS"
48   "A register suitable for use in an indirect jump.  This will always be
49    @code{$25} for @option{-mabicalls}.")
50
51 (define_register_constraint "e" "LEA_REGS"
52   "@internal")
53
54 (define_register_constraint "j" "PIC_FN_ADDR_REG"
55   "@internal")
56
57 (define_register_constraint "v" "V1_REG"
58   "@internal")
59
60 (define_register_constraint "y" "GR_REGS"
61   "Equivalent to @code{r}; retained for backwards compatibility.")
62
63 (define_register_constraint "z" "ST_REGS"
64   "A floating-point condition code register.")
65
66 (define_register_constraint "A" "DSP_ACC_REGS"
67   "@internal")
68
69 (define_register_constraint "a" "ACC_REGS"
70   "@internal")
71
72 (define_register_constraint "B" "COP0_REGS"
73   "@internal")
74
75 (define_register_constraint "C" "COP2_REGS"
76   "@internal")
77
78 (define_register_constraint "D" "COP3_REGS"
79   "@internal")
80
81 ;; Registers that can be used as the target of multiply-accumulate
82 ;; instructions.  The core MIPS32 ISA provides a hi/lo madd,
83 ;; but the DSPr2 version allows any accumulator target.
84 (define_register_constraint "ka" "TARGET_DSPR2 ? ACC_REGS : MD_REGS")
85
86 ;; Integer constraints
87
88 (define_constraint "I"
89   "A signed 16-bit constant (for arithmetic instructions)."
90   (and (match_code "const_int")
91        (match_test "SMALL_OPERAND (ival)")))
92
93 (define_constraint "J"
94   "Integer zero."
95   (and (match_code "const_int")
96        (match_test "ival == 0")))
97
98 (define_constraint "K"
99   "An unsigned 16-bit constant (for logic instructions)."
100   (and (match_code "const_int")
101        (match_test "SMALL_OPERAND_UNSIGNED (ival)")))
102  
103 (define_constraint "L"
104   "A signed 32-bit constant in which the lower 16 bits are zero.
105    Such constants can be loaded using @code{lui}."
106   (and (match_code "const_int")
107        (match_test "LUI_OPERAND (ival)")))
108
109 (define_constraint "M"
110   "A constant that cannot be loaded using @code{lui}, @code{addiu}
111    or @code{ori}."
112   (and (match_code "const_int")
113        (match_test "!SMALL_OPERAND (ival)")
114        (match_test "!SMALL_OPERAND_UNSIGNED (ival)")
115        (match_test "!LUI_OPERAND (ival)")))
116
117 (define_constraint "N"
118   "A constant in the range -65535 to -1 (inclusive)."
119   (and (match_code "const_int")
120        (match_test "ival >= -0xffff && ival < 0")))
121
122 (define_constraint "O"
123   "A signed 15-bit constant."
124   (and (match_code "const_int")
125        (match_test "ival >= -0x4000 && ival < 0x4000")))
126
127 (define_constraint "P"
128   "A constant in the range 1 to 65535 (inclusive)."
129   (and (match_code "const_int")
130        (match_test "ival > 0 && ival < 0x10000")))
131
132 ;; Floating-point constraints
133
134 (define_constraint "G"
135   "Floating-point zero."
136   (and (match_code "const_double")
137        (match_test "op == CONST0_RTX (mode)")))
138
139 ;; General constraints
140
141 (define_constraint "Q"
142   "@internal"
143   (match_operand 0 "const_arith_operand"))
144
145 (define_memory_constraint "R"
146   "An address that can be used in a non-macro load or store."
147   (and (match_code "mem")
148        (match_test "mips_fetch_insns (op) == 1")))
149
150 (define_constraint "S"
151   "@internal
152    A constant call address."
153   (and (match_operand 0 "call_insn_operand")
154        (match_test "CONSTANT_P (op)")))
155
156 (define_constraint "T"
157   "@internal
158    A constant @code{move_operand} that cannot be safely loaded into @code{$25}
159    using @code{la}."
160   (and (match_operand 0 "move_operand")
161        (match_test "CONSTANT_P (op)")
162        (match_test "mips_dangerous_for_la25_p (op)")))
163
164 (define_constraint "U"
165   "@internal
166    A constant @code{move_operand} that can be safely loaded into @code{$25}
167    using @code{la}."
168   (and (match_operand 0 "move_operand")
169        (match_test "CONSTANT_P (op)")
170        (match_test "!mips_dangerous_for_la25_p (op)")))
171
172 (define_memory_constraint "W"
173   "@internal
174    A memory address based on a member of @code{BASE_REG_CLASS}.  This is
175    true for all non-mips16 references (although it can sometimes be implicit
176    if @samp{!TARGET_EXPLICIT_RELOCS}).  For MIPS16, it excludes stack and
177    constant-pool references."
178   (and (match_code "mem")
179        (match_operand 0 "memory_operand")
180        (ior (match_test "!TARGET_MIPS16")
181             (and (not (match_operand 0 "stack_operand"))
182                  (not (match_test "CONSTANT_P (XEXP (op, 0))"))))))
183
184 (define_constraint "YG"
185   "@internal
186    A vector zero."
187   (and (match_code "const_vector")
188        (match_test "op == CONST0_RTX (mode)")))
189
190 (define_constraint "YA"
191   "@internal
192    An unsigned 6-bit constant."
193   (and (match_code "const_int")
194        (match_test "UIMM6_OPERAND (ival)")))
195
196 (define_constraint "YB"
197   "@internal
198    A signed 10-bit constant."
199   (and (match_code "const_int")
200        (match_test "IMM10_OPERAND (ival)")))