gcc/config/m32c/addsub.md

   1 ;; Machine Descriptions for R8C/M16C/M32C
   2 ;; Copyright (C) 2005, 2007
   3 ;; Free Software Foundation, Inc.
   4 ;; Contributed by Red Hat.
   5 ;;
   6 ;; This file is part of GCC.
   7 ;;
   8 ;; GCC is free software; you can redistribute it and/or modify it
   9 ;; under the terms of the GNU General Public License as published
  10 ;; by the Free Software Foundation; either version 3, or (at your
  11 ;; option) any later version.
  12 ;;
  13 ;; GCC is distributed in the hope that it will be useful, but WITHOUT
  14 ;; ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  15 ;; or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  16 ;; License for more details.
  17 ;;
  18 ;; You should have received a copy of the GNU General Public License
  19 ;; along with GCC; see the file COPYING3.  If not see
  20 ;; <http://www.gnu.org/licenses/>.
  21
  22 ;; add, sub
  23
  24 (define_insn "addqi3"
  25   [(set (match_operand:QI 0 "mra_or_sp_operand"
  26                   "=SdRhl,SdRhl,??Rmm,??Rmm, *Raa,*Raa,SdRhl,??Rmm")
  27         (plus:QI (match_operand:QI 1 "mra_operand"
  28                   "%0,0,0,0, 0,0,0,0")
  29                  (match_operand:QI 2 "mrai_operand"
  30                   "iSdRhl,?Rmm,iSdRhl,?Rmm, iSdRhl,?Rmm,*Raa,*Raa")))]
  31   ""
  32   "add.b\t%2,%0"
  33   [(set_attr "flags" "oszc")]
  34   )
  35
  36 (define_insn "addhi3"
  37   [(set (match_operand:HI 0 "m32c_nonimmediate_operand"
  38                   "=SdRhi,SdRhi,??Rmm,??Rmm, SdRhi,??Rmm, Rhi, Raw, Raw, !Rsp")
  39         (plus:HI (match_operand:HI 1 "m32c_any_operand"
  40                   "%0,0,0,0, 0,0, Raw, Rfb, Rfb, 0")
  41                  (match_operand:HI 2 "m32c_any_operand"
  42                   "IU2sSdRhi,?Rmm,IU2sSdRhi,?Rmm, IM2,IM2, IS2IU2, I00, IS1, i")))]
  43   ""
  44   "@
  45    add.w\t%2,%0
  46    add.w\t%2,%0
  47    add.w\t%2,%0
  48    add.w\t%2,%0
  49    sub.w\t%m2,%0
  50    sub.w\t%m2,%0
  51    mova\t%d2[%1],%0
  52    stc\t%1,%0
  53    mova\t%D2[%1],%0
  54    add.w\t%2,%0"
  55   [(set_attr "flags" "oszc,oszc,oszc,oszc,oszc,oszc,n,n,n,oszc")]
  56   )
  57
  58 (define_insn "addpsi3"
  59   [(set (match_operand:PSI 0 "m32c_nonimmediate_operand" "=Rpi,Raa,SdRpi,SdRpi,Rsp*Rmm, Rpi,Rpi")
  60         (plus:PSI (match_operand:PSI 1 "m32c_nonimmediate_operand" "0,0,0,0,0, Raa,Rad")
  61                   (match_operand:PSI 2 "m32c_any_operand" "Is3,IS1,iSdRpi,?Rmm,i, i,IS2")))]
  62   "TARGET_A24"
  63   "@
  64    add.l:q\t%2,%0
  65    addx\t%2,%0
  66    add.l\t%2,%0
  67    add.l\t%2,%0
  68    add.l\t%2,%0
  69    mova\t%d2[%1],%0
  70    mova\t%D2[%1],%0"
  71   [(set_attr "flags" "oszc,oszc,oszc,oszc,oszc,n,n")]
  72   )
  73
  74 (define_expand "addsi3"
  75   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,RsiSd,??Rmm,??Rmm")
  76         (plus:SI (match_operand:SI 1 "mra_operand" "%0,0,0,0")
  77                  (match_operand:SI 2 "mrai_operand" "iRsiSd,?Rmm,iRsiSd,?Rmm")))]
  78   "TARGET_A24 ||TARGET_A16"
  79   ""
  80   )
  81
  82 (define_insn "addsi3_1"
  83   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,??Rmm,RsiSd,RsiSd,??Rmm,??Rmm,??Rmm,RsiSd")
  84         (plus:SI (match_operand:SI 1 "mra_operand" "%0,0,0,0,0,0,0,0")
  85                  (match_operand 2 "mrai_operand" "IU2,IU2,i,?Rmm,i,RsiSd,?Rmm,RsiSd")))]
  86   "TARGET_A16"
  87   "*
  88
  89   switch (which_alternative)
  90     {
  91     case 0:
  92       return \"add.w %X2,%h0\;adcf.w %H0\";
  93     case 1:
  94       return \"add.w %X2,%h0\;adcf.w %H0\";
  95     case 2:
  96       output_asm_insn (\"add.w %X2,%h0\",operands);
  97       operands[2]= GEN_INT (INTVAL (operands[2]) >> 16);
  98       return \"adc.w %X2,%H0\";
  99     case 3:
 100       return \"add.w %h2,%h0\;adc.w %H2,%H0\";
 101     case 4:
 102       output_asm_insn (\"add.w %X2,%h0\",operands);
 103       operands[2]= GEN_INT (INTVAL (operands[2]) >> 16);
 104       return \"adc.w %X2,%H0\";
 105     case 5:
 106       return \"add.w %h2,%h0\;adc.w %H2,%H0\";
 107     case 6:
 108       return \"add.w %h2,%h0\;adc.w %H2,%H0\";
 109     case 7:
 110       return \"add.w %h2,%h0\;adc.w %H2,%H0\";
 111     }"
 112   [(set_attr "flags" "x,x,x,x,x,x,x,x")]
 113 )
 114
 115 (define_insn "addsi3_2"
 116   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,RsiSd,??Rmm,??Rmm")
 117         (plus:SI (match_operand:SI 1 "mra_operand" "%0,0,0,0")
 118                  (match_operand:SI 2 "mrai_operand" "iRsiSd,?Rmm,iRsiSd,?Rmm")))]
 119   "TARGET_A24"
 120   "add.l\t%2,%0"
 121   [(set_attr "flags" "oszc")]
 122 )
 123
 124 (define_insn "subqi3"
 125   [(set (match_operand:QI 0 "mra_or_sp_operand"
 126                    "=SdRhl,SdRhl,??Rmm,??Rmm, Raa,Raa,SdRhl,??Rmm, *Rsp")
 127         (minus:QI (match_operand:QI 1 "mra_operand"
 128                    "0,0,0,0, 0,0,0,0, 0")
 129                   (match_operand:QI 2 "mrai_operand"
 130                    "iSdRhl,?Rmm,iSdRhl,?Rmm, iSdRhl,?Rmm,Raa,Raa, i")))]
 131   ""
 132   "sub.b\t%2,%0"
 133   [(set_attr "flags" "oszc")]
 134   )
 135
 136 (define_insn "subhi3"
 137   [(set (match_operand:HI 0 "mra_operand"
 138                    "=SdRhi,SdRhi,??Rmm,??Rmm, SdRhi,??Rmm")
 139         (minus:HI (match_operand:HI 1 "mras_operand"
 140                    "0,0,0,0, 0,0")
 141                   (match_operand:HI 2 "mrai_operand"
 142                    "IU2SdRhi,?Rmm,IU2SdRhi,?Rmm, IM2,IM2")))]
 143   ""
 144   "@
 145    sub.w\t%2,%0
 146    sub.w\t%2,%0
 147    sub.w\t%2,%0
 148    sub.w\t%2,%0
 149    add.w\t%m2,%0
 150    add.w\t%m2,%0"
 151   [(set_attr "flags" "oszc,oszc,oszc,oszc,oszc,oszc")]
 152   )
 153
 154 (define_insn "subpsi3"
 155   [(set (match_operand:PSI 0 "mra_operand" "=RpiSd,RpiSd,??Rmm,??Rmm")
 156         (minus:PSI (match_operand:PSI 1 "mra_operand" "0,0,0,0")
 157                    (match_operand:PSI 2 "mrai_operand" "iRpiSd,?Rmm,iRpiSd,?Rmm")))]
 158   "TARGET_A24"
 159   "sub.%&\t%2,%0"
 160   [(set_attr "flags" "oszc")]
 161   )
 162
 163 (define_expand "subsi3"
 164   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,RsiSd,??Rmm,??Rmm")
 165         (minus:SI (match_operand:SI 1 "mra_operand" "0,0,0,0")
 166                   (match_operand:SI 2 "mrai_operand" "iRsiSd,?Rmm,iRsiSd,?Rmm")))]
 167   "TARGET_A24 ||TARGET_A16"
 168   ""
 169 )
 170
 171 (define_insn "subsi3_1"
 172   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,RsiSd,??Rmm,??Rmm,??Rmm,RsiSd")
 173         (minus:SI (match_operand:SI 1 "mra_operand" "0,0,0,0,0,0")
 174                   (match_operand:SI 2 "mrai_operand" "i,?Rmm,i,RsiSd,?Rmm,RsiSd")))]
 175   "TARGET_A16"
 176   "*
 177   switch (which_alternative)
 178     {
 179     case 0:
 180       output_asm_insn (\"sub.w %X2,%h0\",operands);
 181       operands[2]= GEN_INT (INTVAL (operands[2]) >> 16);
 182       return \"sbb.w %X2,%H0\";
 183     case 1:
 184       return \"sub.w %h2,%h0\;sbb.w %H2,%H0\";
 185     case 2:
 186       output_asm_insn (\"sub.w %X2,%h0\",operands);
 187       operands[2]= GEN_INT (INTVAL (operands[2]) >> 16);
 188       return \"sbb.w %X2,%H0\";
 189     case 3:
 190       return \"sub.w %h2,%h0\;sbb.w %H2,%H0\";
 191     case 4:
 192       return \"sub.w %h2,%h0\;sbb.w %H2,%H0\";
 193     case 5:
 194       return \"sub.w %h2,%h0\;sbb.w %H2,%H0\";
 195     }"
 196   [(set_attr "flags" "x,x,x,x,x,x")]
 197 )
 198
 199 (define_insn "subsi3_2"
 200   [(set (match_operand:SI 0 "mra_operand" "=RsiSd,RsiSd,??Rmm,??Rmm")
 201         (minus:SI (match_operand:SI 1 "mra_operand" "0,0,0,0")
 202                   (match_operand:SI 2 "mrai_operand" "iRsiSd,?Rmm,iRsiSd,?Rmm")))]
 203   "TARGET_A24"
 204   "sub.l\t%2,%0"
 205   [(set_attr "flags" "oszc,oszc,oszc,oszc")]
 206 )
 207
 208 (define_insn "negqi2"
 209   [(set (match_operand:QI 0 "mra_operand" "=SdRhl,??Rmm")
 210         (neg:QI (match_operand:QI 1 "mra_operand" "0,0")))]
 211   ""
 212   "neg.b\t%0"
 213   [(set_attr "flags" "oszc,oszc")]
 214   )
 215
 216 (define_insn "neghi2"
 217   [(set (match_operand:HI 0 "mra_operand" "=SdRhi,??Rmm")
 218         (neg:HI (match_operand:HI 1 "mra_operand" "0,0")))]
 219   ""
 220   "neg.w\t%0"
 221   [(set_attr "flags" "oszc,oszc")]
 222   )
 223
 224 ; We can negate an SImode by operating on the subparts.  GCC deals
 225 ; with this itself for larger modes, but not SI.
 226 (define_insn "negsi2"
 227   [(set (match_operand:SI 0 "mra_operand" "=SdR03,??Rmm")
 228         (neg:SI (match_operand:SI 1 "mra_operand" "0,0")))]
 229   ""
 230   "not.w %h0 | not.w %H0 | add.w #1,%h0 | adcf.w %H0"
 231   [(set_attr "flags" "x")]
 232   )
 233
 234 (define_insn "absqi2"
 235   [(set (match_operand:QI 0 "mra_operand" "=RhlSd,??Rmm")
 236         (abs:QI (match_operand:QI 1 "mra_operand" "0,0")))]
 237   ""
 238   "abs.b\t%0"
 239   [(set_attr "flags" "oszc")]
 240   )
 241
 242 (define_insn "abshi2"
 243   [(set (match_operand:HI 0 "mra_operand" "=RhiSd,??Rmm")
 244         (abs:HI (match_operand:HI 1 "mra_operand" "0,0")))]
 245   ""
 246   "abs.w\t%0"
 247   [(set_attr "flags" "oszc")]
 248   )