gcc/config/ia64/ia64.c

   1 /* Definitions of target machine for GNU compiler.
   2    Copyright (C) 1999, 2000, 2001, 2002, 2003, 2004
   3    Free Software Foundation, Inc.
   4    Contributed by James E. Wilson <wilson@cygnus.com> and
   5                   David Mosberger <davidm@hpl.hp.com>.
   6
   7 This file is part of GCC.
   8
   9 GCC is free software; you can redistribute it and/or modify
  10 it under the terms of the GNU General Public License as published by
  11 the Free Software Foundation; either version 2, or (at your option)
  12 any later version.
  13
  14 GCC is distributed in the hope that it will be useful,
  15 but WITHOUT ANY WARRANTY; without even the implied warranty of
  16 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17 GNU General Public License for more details.
  18
  19 You should have received a copy of the GNU General Public License
  20 along with GCC; see the file COPYING.  If not, write to
  21 the Free Software Foundation, 59 Temple Place - Suite 330,
  22 Boston, MA 02111-1307, USA.  */
  23
  24 #include "config.h"
  25 #include "system.h"
  26 #include "coretypes.h"
  27 #include "tm.h"
  28 #include "rtl.h"
  29 #include "tree.h"
  30 #include "regs.h"
  31 #include "hard-reg-set.h"
  32 #include "real.h"
  33 #include "insn-config.h"
  34 #include "conditions.h"
  35 #include "output.h"
  36 #include "insn-attr.h"
  37 #include "flags.h"
  38 #include "recog.h"
  39 #include "expr.h"
  40 #include "optabs.h"
  41 #include "except.h"
  42 #include "function.h"
  43 #include "ggc.h"
  44 #include "basic-block.h"
  45 #include "toplev.h"
  46 #include "sched-int.h"
  47 #include "timevar.h"
  48 #include "target.h"
  49 #include "target-def.h"
  50 #include "tm_p.h"
  51 #include "hashtab.h"
  52 #include "langhooks.h"
  53 #include "cfglayout.h"
  54
  55 /* This is used for communication between ASM_OUTPUT_LABEL and
  56    ASM_OUTPUT_LABELREF.  */
  57 int ia64_asm_output_label = 0;
  58
  59 /* Define the information needed to generate branch and scc insns.  This is
  60    stored from the compare operation.  */
  61 struct rtx_def * ia64_compare_op0;
  62 struct rtx_def * ia64_compare_op1;
  63
  64 /* Register names for ia64_expand_prologue.  */
  65 static const char * const ia64_reg_numbers[96] =
  66 { "r32", "r33", "r34", "r35", "r36", "r37", "r38", "r39",
  67   "r40", "r41", "r42", "r43", "r44", "r45", "r46", "r47",
  68   "r48", "r49", "r50", "r51", "r52", "r53", "r54", "r55",
  69   "r56", "r57", "r58", "r59", "r60", "r61", "r62", "r63",
  70   "r64", "r65", "r66", "r67", "r68", "r69", "r70", "r71",
  71   "r72", "r73", "r74", "r75", "r76", "r77", "r78", "r79",
  72   "r80", "r81", "r82", "r83", "r84", "r85", "r86", "r87",
  73   "r88", "r89", "r90", "r91", "r92", "r93", "r94", "r95",
  74   "r96", "r97", "r98", "r99", "r100","r101","r102","r103",
  75   "r104","r105","r106","r107","r108","r109","r110","r111",
  76   "r112","r113","r114","r115","r116","r117","r118","r119",
  77   "r120","r121","r122","r123","r124","r125","r126","r127"};
  78
  79 /* ??? These strings could be shared with REGISTER_NAMES.  */
  80 static const char * const ia64_input_reg_names[8] =
  81 { "in0",  "in1",  "in2",  "in3",  "in4",  "in5",  "in6",  "in7" };
  82
  83 /* ??? These strings could be shared with REGISTER_NAMES.  */
  84 static const char * const ia64_local_reg_names[80] =
  85 { "loc0", "loc1", "loc2", "loc3", "loc4", "loc5", "loc6", "loc7",
  86   "loc8", "loc9", "loc10","loc11","loc12","loc13","loc14","loc15",
  87   "loc16","loc17","loc18","loc19","loc20","loc21","loc22","loc23",
  88   "loc24","loc25","loc26","loc27","loc28","loc29","loc30","loc31",
  89   "loc32","loc33","loc34","loc35","loc36","loc37","loc38","loc39",
  90   "loc40","loc41","loc42","loc43","loc44","loc45","loc46","loc47",
  91   "loc48","loc49","loc50","loc51","loc52","loc53","loc54","loc55",
  92   "loc56","loc57","loc58","loc59","loc60","loc61","loc62","loc63",
  93   "loc64","loc65","loc66","loc67","loc68","loc69","loc70","loc71",
  94   "loc72","loc73","loc74","loc75","loc76","loc77","loc78","loc79" };
  95
  96 /* ??? These strings could be shared with REGISTER_NAMES.  */
  97 static const char * const ia64_output_reg_names[8] =
  98 { "out0", "out1", "out2", "out3", "out4", "out5", "out6", "out7" };
  99
 100 /* String used with the -mfixed-range= option.  */
 101 const char *ia64_fixed_range_string;
 102
 103 /* Determines whether we use adds, addl, or movl to generate our
 104    TLS immediate offsets.  */
 105 int ia64_tls_size = 22;
 106
 107 /* String used with the -mtls-size= option.  */
 108 const char *ia64_tls_size_string;
 109
 110 /* Which cpu are we scheduling for.  */
 111 enum processor_type ia64_tune;
 112
 113 /* String used with the -tune= option.  */
 114 const char *ia64_tune_string;
 115
 116 /* Determines whether we run our final scheduling pass or not.  We always
 117    avoid the normal second scheduling pass.  */
 118 static int ia64_flag_schedule_insns2;
 119
 120 /* Variables which are this size or smaller are put in the sdata/sbss
 121    sections.  */
 122
 123 unsigned int ia64_section_threshold;
 124
 125 /* The following variable is used by the DFA insn scheduler.  The value is
 126    TRUE if we do insn bundling instead of insn scheduling.  */
 127 int bundling_p = 0;
 128
 129 /* Structure to be filled in by ia64_compute_frame_size with register
 130    save masks and offsets for the current function.  */
 131
 132 struct ia64_frame_info
 133 {
 134   HOST_WIDE_INT total_size;     /* size of the stack frame, not including
 135                                    the caller's scratch area.  */
 136   HOST_WIDE_INT spill_cfa_off;  /* top of the reg spill area from the cfa.  */
 137   HOST_WIDE_INT spill_size;     /* size of the gr/br/fr spill area.  */
 138   HOST_WIDE_INT extra_spill_size;  /* size of spill area for others.  */
 139   HARD_REG_SET mask;            /* mask of saved registers.  */
 140   unsigned int gr_used_mask;    /* mask of registers in use as gr spill
 141                                    registers or long-term scratches.  */
 142   int n_spilled;                /* number of spilled registers.  */
 143   int reg_fp;                   /* register for fp.  */
 144   int reg_save_b0;              /* save register for b0.  */
 145   int reg_save_pr;              /* save register for prs.  */
 146   int reg_save_ar_pfs;          /* save register for ar.pfs.  */
 147   int reg_save_ar_unat;         /* save register for ar.unat.  */
 148   int reg_save_ar_lc;           /* save register for ar.lc.  */
 149   int reg_save_gp;              /* save register for gp.  */
 150   int n_input_regs;             /* number of input registers used.  */
 151   int n_local_regs;             /* number of local registers used.  */
 152   int n_output_regs;            /* number of output registers used.  */
 153   int n_rotate_regs;            /* number of rotating registers used.  */
 154
 155   char need_regstk;             /* true if a .regstk directive needed.  */
 156   char initialized;             /* true if the data is finalized.  */
 157 };
 158
 159 /* Current frame information calculated by ia64_compute_frame_size.  */
 160 static struct ia64_frame_info current_frame_info;
 161 \f
 162 static int ia64_use_dfa_pipeline_interface (void);
 163 static int ia64_first_cycle_multipass_dfa_lookahead (void);
 164 static void ia64_dependencies_evaluation_hook (rtx, rtx);
 165 static void ia64_init_dfa_pre_cycle_insn (void);
 166 static rtx ia64_dfa_pre_cycle_insn (void);
 167 static int ia64_first_cycle_multipass_dfa_lookahead_guard (rtx);
 168 static int ia64_dfa_new_cycle (FILE *, int, rtx, int, int, int *);
 169 static rtx gen_tls_get_addr (void);
 170 static rtx gen_thread_pointer (void);
 171 static rtx ia64_expand_tls_address (enum tls_model, rtx, rtx);
 172 static int find_gr_spill (int);
 173 static int next_scratch_gr_reg (void);
 174 static void mark_reg_gr_used_mask (rtx, void *);
 175 static void ia64_compute_frame_size (HOST_WIDE_INT);
 176 static void setup_spill_pointers (int, rtx, HOST_WIDE_INT);
 177 static void finish_spill_pointers (void);
 178 static rtx spill_restore_mem (rtx, HOST_WIDE_INT);
 179 static void do_spill (rtx (*)(rtx, rtx, rtx), rtx, HOST_WIDE_INT, rtx);
 180 static void do_restore (rtx (*)(rtx, rtx, rtx), rtx, HOST_WIDE_INT);
 181 static rtx gen_movdi_x (rtx, rtx, rtx);
 182 static rtx gen_fr_spill_x (rtx, rtx, rtx);
 183 static rtx gen_fr_restore_x (rtx, rtx, rtx);
 184
 185 static enum machine_mode hfa_element_mode (tree, int);
 186 static void ia64_setup_incoming_varargs (CUMULATIVE_ARGS *, enum machine_mode,
 187                                          tree, int *, int);
 188 static bool ia64_function_ok_for_sibcall (tree, tree);
 189 static bool ia64_return_in_memory (tree, tree);
 190 static bool ia64_rtx_costs (rtx, int, int, int *);
 191 static void fix_range (const char *);
 192 static struct machine_function * ia64_init_machine_status (void);
 193 static void emit_insn_group_barriers (FILE *);
 194 static void emit_all_insn_group_barriers (FILE *);
 195 static void final_emit_insn_group_barriers (FILE *);
 196 static void emit_predicate_relation_info (void);
 197 static void ia64_reorg (void);
 198 static bool ia64_in_small_data_p (tree);
 199 static void process_epilogue (void);
 200 static int process_set (FILE *, rtx);
 201
 202 static rtx ia64_expand_fetch_and_op (optab, enum machine_mode, tree, rtx);
 203 static rtx ia64_expand_op_and_fetch (optab, enum machine_mode, tree, rtx);
 204 static rtx ia64_expand_compare_and_swap (enum machine_mode, enum machine_mode,
 205                                          int, tree, rtx);
 206 static rtx ia64_expand_lock_test_and_set (enum machine_mode, tree, rtx);
 207 static rtx ia64_expand_lock_release (enum machine_mode, tree, rtx);
 208 static bool ia64_assemble_integer (rtx, unsigned int, int);
 209 static void ia64_output_function_prologue (FILE *, HOST_WIDE_INT);
 210 static void ia64_output_function_epilogue (FILE *, HOST_WIDE_INT);
 211 static void ia64_output_function_end_prologue (FILE *);
 212
 213 static int ia64_issue_rate (void);
 214 static int ia64_adjust_cost (rtx, rtx, rtx, int);
 215 static void ia64_sched_init (FILE *, int, int);
 216 static void ia64_sched_finish (FILE *, int);
 217 static int ia64_dfa_sched_reorder (FILE *, int, rtx *, int *, int, int);
 218 static int ia64_sched_reorder (FILE *, int, rtx *, int *, int);
 219 static int ia64_sched_reorder2 (FILE *, int, rtx *, int *, int);
 220 static int ia64_variable_issue (FILE *, int, rtx, int);
 221
 222 static struct bundle_state *get_free_bundle_state (void);
 223 static void free_bundle_state (struct bundle_state *);
 224 static void initiate_bundle_states (void);
 225 static void finish_bundle_states (void);
 226 static unsigned bundle_state_hash (const void *);
 227 static int bundle_state_eq_p (const void *, const void *);
 228 static int insert_bundle_state (struct bundle_state *);
 229 static void initiate_bundle_state_table (void);
 230 static void finish_bundle_state_table (void);
 231 static int try_issue_nops (struct bundle_state *, int);
 232 static int try_issue_insn (struct bundle_state *, rtx);
 233 static void issue_nops_and_insn (struct bundle_state *, int, rtx, int, int);
 234 static int get_max_pos (state_t);
 235 static int get_template (state_t, int);
 236
 237 static rtx get_next_important_insn (rtx, rtx);
 238 static void bundling (FILE *, int, rtx, rtx);
 239
 240 static void ia64_output_mi_thunk (FILE *, tree, HOST_WIDE_INT,
 241                                   HOST_WIDE_INT, tree);
 242 static void ia64_file_start (void);
 243
 244 static void ia64_select_rtx_section (enum machine_mode, rtx,
 245                                      unsigned HOST_WIDE_INT);
 246 static void ia64_rwreloc_select_section (tree, int, unsigned HOST_WIDE_INT)
 247      ATTRIBUTE_UNUSED;
 248 static void ia64_rwreloc_unique_section (tree, int)
 249      ATTRIBUTE_UNUSED;
 250 static void ia64_rwreloc_select_rtx_section (enum machine_mode, rtx,
 251                                              unsigned HOST_WIDE_INT)
 252      ATTRIBUTE_UNUSED;
 253 static unsigned int ia64_rwreloc_section_type_flags (tree, const char *, int)
 254      ATTRIBUTE_UNUSED;
 255
 256 static void ia64_hpux_add_extern_decl (const char *name)
 257      ATTRIBUTE_UNUSED;
 258 static void ia64_hpux_file_end (void)
 259      ATTRIBUTE_UNUSED;
 260 static void ia64_hpux_init_libfuncs (void)
 261      ATTRIBUTE_UNUSED;
 262 static void ia64_vms_init_libfuncs (void)
 263      ATTRIBUTE_UNUSED;
 264
 265 static tree ia64_handle_model_attribute (tree *, tree, tree, int, bool *);
 266 static void ia64_encode_section_info (tree, rtx, int);
 267 static rtx ia64_struct_value_rtx (tree, int);
 268
 269 \f
 270 /* Table of valid machine attributes.  */
 271 static const struct attribute_spec ia64_attribute_table[] =
 272 {
 273   /* { name, min_len, max_len, decl_req, type_req, fn_type_req, handler } */
 274   { "syscall_linkage", 0, 0, false, true,  true,  NULL },
 275   { "model",           1, 1, true, false, false, ia64_handle_model_attribute },
 276   { NULL,              0, 0, false, false, false, NULL }
 277 };
 278
 279 /* Initialize the GCC target structure.  */
 280 #undef TARGET_ATTRIBUTE_TABLE
 281 #define TARGET_ATTRIBUTE_TABLE ia64_attribute_table
 282
 283 #undef TARGET_INIT_BUILTINS
 284 #define TARGET_INIT_BUILTINS ia64_init_builtins
 285
 286 #undef TARGET_EXPAND_BUILTIN
 287 #define TARGET_EXPAND_BUILTIN ia64_expand_builtin
 288
 289 #undef TARGET_ASM_BYTE_OP
 290 #define TARGET_ASM_BYTE_OP "\tdata1\t"
 291 #undef TARGET_ASM_ALIGNED_HI_OP
 292 #define TARGET_ASM_ALIGNED_HI_OP "\tdata2\t"
 293 #undef TARGET_ASM_ALIGNED_SI_OP
 294 #define TARGET_ASM_ALIGNED_SI_OP "\tdata4\t"
 295 #undef TARGET_ASM_ALIGNED_DI_OP
 296 #define TARGET_ASM_ALIGNED_DI_OP "\tdata8\t"
 297 #undef TARGET_ASM_UNALIGNED_HI_OP
 298 #define TARGET_ASM_UNALIGNED_HI_OP "\tdata2.ua\t"
 299 #undef TARGET_ASM_UNALIGNED_SI_OP
 300 #define TARGET_ASM_UNALIGNED_SI_OP "\tdata4.ua\t"
 301 #undef TARGET_ASM_UNALIGNED_DI_OP
 302 #define TARGET_ASM_UNALIGNED_DI_OP "\tdata8.ua\t"
 303 #undef TARGET_ASM_INTEGER
 304 #define TARGET_ASM_INTEGER ia64_assemble_integer
 305
 306 #undef TARGET_ASM_FUNCTION_PROLOGUE
 307 #define TARGET_ASM_FUNCTION_PROLOGUE ia64_output_function_prologue
 308 #undef TARGET_ASM_FUNCTION_END_PROLOGUE
 309 #define TARGET_ASM_FUNCTION_END_PROLOGUE ia64_output_function_end_prologue
 310 #undef TARGET_ASM_FUNCTION_EPILOGUE
 311 #define TARGET_ASM_FUNCTION_EPILOGUE ia64_output_function_epilogue
 312
 313 #undef TARGET_IN_SMALL_DATA_P
 314 #define TARGET_IN_SMALL_DATA_P  ia64_in_small_data_p
 315
 316 #undef TARGET_SCHED_ADJUST_COST
 317 #define TARGET_SCHED_ADJUST_COST ia64_adjust_cost
 318 #undef TARGET_SCHED_ISSUE_RATE
 319 #define TARGET_SCHED_ISSUE_RATE ia64_issue_rate
 320 #undef TARGET_SCHED_VARIABLE_ISSUE
 321 #define TARGET_SCHED_VARIABLE_ISSUE ia64_variable_issue
 322 #undef TARGET_SCHED_INIT
 323 #define TARGET_SCHED_INIT ia64_sched_init
 324 #undef TARGET_SCHED_FINISH
 325 #define TARGET_SCHED_FINISH ia64_sched_finish
 326 #undef TARGET_SCHED_REORDER
 327 #define TARGET_SCHED_REORDER ia64_sched_reorder
 328 #undef TARGET_SCHED_REORDER2
 329 #define TARGET_SCHED_REORDER2 ia64_sched_reorder2
 330
 331 #undef TARGET_SCHED_DEPENDENCIES_EVALUATION_HOOK
 332 #define TARGET_SCHED_DEPENDENCIES_EVALUATION_HOOK ia64_dependencies_evaluation_hook
 333
 334 #undef TARGET_SCHED_USE_DFA_PIPELINE_INTERFACE
 335 #define TARGET_SCHED_USE_DFA_PIPELINE_INTERFACE ia64_use_dfa_pipeline_interface
 336
 337 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD
 338 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD ia64_first_cycle_multipass_dfa_lookahead
 339
 340 #undef TARGET_SCHED_INIT_DFA_PRE_CYCLE_INSN
 341 #define TARGET_SCHED_INIT_DFA_PRE_CYCLE_INSN ia64_init_dfa_pre_cycle_insn
 342 #undef TARGET_SCHED_DFA_PRE_CYCLE_INSN
 343 #define TARGET_SCHED_DFA_PRE_CYCLE_INSN ia64_dfa_pre_cycle_insn
 344
 345 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD
 346 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD\
 347   ia64_first_cycle_multipass_dfa_lookahead_guard
 348
 349 #undef TARGET_SCHED_DFA_NEW_CYCLE
 350 #define TARGET_SCHED_DFA_NEW_CYCLE ia64_dfa_new_cycle
 351
 352 #undef TARGET_FUNCTION_OK_FOR_SIBCALL
 353 #define TARGET_FUNCTION_OK_FOR_SIBCALL ia64_function_ok_for_sibcall
 354
 355 #undef TARGET_ASM_OUTPUT_MI_THUNK
 356 #define TARGET_ASM_OUTPUT_MI_THUNK ia64_output_mi_thunk
 357 #undef TARGET_ASM_CAN_OUTPUT_MI_THUNK
 358 #define TARGET_ASM_CAN_OUTPUT_MI_THUNK hook_bool_tree_hwi_hwi_tree_true
 359
 360 #undef TARGET_ASM_FILE_START
 361 #define TARGET_ASM_FILE_START ia64_file_start
 362
 363 #undef TARGET_RTX_COSTS
 364 #define TARGET_RTX_COSTS ia64_rtx_costs
 365 #undef TARGET_ADDRESS_COST
 366 #define TARGET_ADDRESS_COST hook_int_rtx_0
 367
 368 #undef TARGET_MACHINE_DEPENDENT_REORG
 369 #define TARGET_MACHINE_DEPENDENT_REORG ia64_reorg
 370
 371 #undef TARGET_ENCODE_SECTION_INFO
 372 #define TARGET_ENCODE_SECTION_INFO ia64_encode_section_info
 373
 374 /* ??? ABI doesn't allow us to define this.  */
 375 #if 0
 376 #undef TARGET_PROMOTE_FUNCTION_ARGS
 377 #define TARGET_PROMOTE_FUNCTION_ARGS hook_bool_tree_true
 378 #endif
 379
 380 /* ??? ABI doesn't allow us to define this.  */
 381 #if 0
 382 #undef TARGET_PROMOTE_FUNCTION_RETURN
 383 #define TARGET_PROMOTE_FUNCTION_RETURN hook_bool_tree_true
 384 #endif
 385
 386 /* ??? Investigate.  */
 387 #if 0
 388 #undef TARGET_PROMOTE_PROTOTYPES
 389 #define TARGET_PROMOTE_PROTOTYPES hook_bool_tree_true
 390 #endif
 391
 392 #undef TARGET_STRUCT_VALUE_RTX
 393 #define TARGET_STRUCT_VALUE_RTX ia64_struct_value_rtx
 394 #undef TARGET_RETURN_IN_MEMORY
 395 #define TARGET_RETURN_IN_MEMORY ia64_return_in_memory
 396
 397 #undef TARGET_SETUP_INCOMING_VARARGS
 398 #define TARGET_SETUP_INCOMING_VARARGS ia64_setup_incoming_varargs
 399 #undef TARGET_STRICT_ARGUMENT_NAMING
 400 #define TARGET_STRICT_ARGUMENT_NAMING hook_bool_CUMULATIVE_ARGS_true
 401
 402 struct gcc_target targetm = TARGET_INITIALIZER;
 403 \f
 404 /* Return 1 if OP is a valid operand for the MEM of a CALL insn.  */
 405
 406 int
 407 call_operand (rtx op, enum machine_mode mode)
 408 {
 409   if (mode != GET_MODE (op) && mode != VOIDmode)
 410     return 0;
 411
 412   return (GET_CODE (op) == SYMBOL_REF || GET_CODE (op) == REG
 413           || (GET_CODE (op) == SUBREG && GET_CODE (XEXP (op, 0)) == REG));
 414 }
 415
 416 /* Return 1 if OP refers to a symbol in the sdata section.  */
 417
 418 int
 419 sdata_symbolic_operand (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
 420 {
 421   switch (GET_CODE (op))
 422     {
 423     case CONST:
 424       if (GET_CODE (XEXP (op, 0)) != PLUS
 425           || GET_CODE (XEXP (XEXP (op, 0), 0)) != SYMBOL_REF)
 426         break;
 427       op = XEXP (XEXP (op, 0), 0);
 428       /* FALLTHRU */
 429
 430     case SYMBOL_REF:
 431       if (CONSTANT_POOL_ADDRESS_P (op))
 432         return GET_MODE_SIZE (get_pool_mode (op)) <= ia64_section_threshold;
 433       else
 434         return SYMBOL_REF_LOCAL_P (op) && SYMBOL_REF_SMALL_P (op);
 435
 436     default:
 437       break;
 438     }
 439
 440   return 0;
 441 }
 442
 443 int
 444 small_addr_symbolic_operand (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
 445 {
 446   return SYMBOL_REF_SMALL_ADDR_P (op);
 447 }
 448
 449 /* Return 1 if OP refers to a symbol, and is appropriate for a GOT load.  */
 450
 451 int
 452 got_symbolic_operand (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
 453 {
 454   switch (GET_CODE (op))
 455     {
 456     case CONST:
 457       op = XEXP (op, 0);
 458       if (GET_CODE (op) != PLUS)
 459         return 0;
 460       if (GET_CODE (XEXP (op, 0)) != SYMBOL_REF)
 461         return 0;
 462       op = XEXP (op, 1);
 463       if (GET_CODE (op) != CONST_INT)
 464         return 0;
 465
 466         return 1;
 467
 468       /* Ok if we're not using GOT entries at all.  */
 469       if (TARGET_NO_PIC || TARGET_AUTO_PIC)
 470         return 1;
 471
 472       /* "Ok" while emitting rtl, since otherwise we won't be provided
 473          with the entire offset during emission, which makes it very
 474          hard to split the offset into high and low parts.  */
 475       if (rtx_equal_function_value_matters)
 476         return 1;
 477
 478       /* Force the low 14 bits of the constant to zero so that we do not
 479          use up so many GOT entries.  */
 480       return (INTVAL (op) & 0x3fff) == 0;
 481
 482     case SYMBOL_REF:
 483       if (SYMBOL_REF_SMALL_ADDR_P (op))
 484         return 0;
 485     case LABEL_REF:
 486       return 1;
 487
 488     default:
 489       break;
 490     }
 491   return 0;
 492 }
 493
 494 /* Return 1 if OP refers to a symbol.  */
 495
 496 int
 497 symbolic_operand (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
 498 {
 499   switch (GET_CODE (op))
 500     {
 501     case CONST:
 502     case SYMBOL_REF:
 503     case LABEL_REF:
 504       return 1;
 505
 506     default:
 507       break;
 508     }
 509   return 0;
 510 }
 511
 512 /* Return tls_model if OP refers to a TLS symbol.  */
 513
 514 int
 515 tls_symbolic_operand (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
 516 {
 517   if (GET_CODE (op) != SYMBOL_REF)
 518     return 0;
 519   return SYMBOL_REF_TLS_MODEL (op);
 520 }
 521
 522
 523 /* Return 1 if OP refers to a function.  */
 524
 525 int
 526 function_operand (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
 527 {
 528   if (GET_CODE (op) == SYMBOL_REF && SYMBOL_REF_FUNCTION_P (op))
 529     return 1;
 530   else
 531     return 0;
 532 }
 533
 534 /* Return 1 if OP is setjmp or a similar function.  */
 535
 536 /* ??? This is an unsatisfying solution.  Should rethink.  */
 537
 538 int
 539 setjmp_operand (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
 540 {
 541   const char *name;
 542   int retval = 0;
 543
 544   if (GET_CODE (op) != SYMBOL_REF)
 545     return 0;
 546
 547   name = XSTR (op, 0);
 548
 549   /* The following code is borrowed from special_function_p in calls.c.  */
 550
 551   /* Disregard prefix _, __ or __x.  */
 552   if (name[0] == '_')
 553     {
 554       if (name[1] == '_' && name[2] == 'x')
 555         name += 3;
 556       else if (name[1] == '_')
 557         name += 2;
 558       else
 559         name += 1;
 560     }
 561
 562   if (name[0] == 's')
 563     {
 564       retval
 565         = ((name[1] == 'e'
 566             && (! strcmp (name, "setjmp")
 567                 || ! strcmp (name, "setjmp_syscall")))
 568            || (name[1] == 'i'
 569                && ! strcmp (name, "sigsetjmp"))
 570            || (name[1] == 'a'
 571                && ! strcmp (name, "savectx")));
 572     }
 573   else if ((name[0] == 'q' && name[1] == 's'
 574             && ! strcmp (name, "qsetjmp"))
 575            || (name[0] == 'v' && name[1] == 'f'
 576                && ! strcmp (name, "vfork")))
 577     retval = 1;
 578
 579   return retval;
 580 }
 581
 582 /* Return 1 if OP is a general operand, excluding tls symbolic operands.  */
 583
 584 int
 585 move_operand (rtx op, enum machine_mode mode)
 586 {
 587   return general_operand (op, mode) && !tls_symbolic_operand (op, mode);
 588 }
 589
 590 /* Return 1 if OP is a register operand that is (or could be) a GR reg.  */
 591
 592 int
 593 gr_register_operand (rtx op, enum machine_mode mode)
 594 {
 595   if (! register_operand (op, mode))
 596     return 0;
 597   if (GET_CODE (op) == SUBREG)
 598     op = SUBREG_REG (op);
 599   if (GET_CODE (op) == REG)
 600     {
 601       unsigned int regno = REGNO (op);
 602       if (regno < FIRST_PSEUDO_REGISTER)
 603         return GENERAL_REGNO_P (regno);
 604     }
 605   return 1;
 606 }
 607
 608 /* Return 1 if OP is a register operand that is (or could be) an FR reg.  */
 609
 610 int
 611 fr_register_operand (rtx op, enum machine_mode mode)
 612 {
 613   if (! register_operand (op, mode))
 614     return 0;
 615   if (GET_CODE (op) == SUBREG)
 616     op = SUBREG_REG (op);
 617   if (GET_CODE (op) == REG)
 618     {
 619       unsigned int regno = REGNO (op);
 620       if (regno < FIRST_PSEUDO_REGISTER)
 621         return FR_REGNO_P (regno);
 622     }
 623   return 1;
 624 }
 625
 626 /* Return 1 if OP is a register operand that is (or could be) a GR/FR reg.  */
 627
 628 int
 629 grfr_register_operand (rtx op, enum machine_mode mode)
 630 {
 631   if (! register_operand (op, mode))
 632     return 0;
 633   if (GET_CODE (op) == SUBREG)
 634     op = SUBREG_REG (op);
 635   if (GET_CODE (op) == REG)
 636     {
 637       unsigned int regno = REGNO (op);
 638       if (regno < FIRST_PSEUDO_REGISTER)
 639         return GENERAL_REGNO_P (regno) || FR_REGNO_P (regno);
 640     }
 641   return 1;
 642 }
 643
 644 /* Return 1 if OP is a nonimmediate operand that is (or could be) a GR reg.  */
 645
 646 int
 647 gr_nonimmediate_operand (rtx op, enum machine_mode mode)
 648 {
 649   if (! nonimmediate_operand (op, mode))
 650     return 0;
 651   if (GET_CODE (op) == SUBREG)
 652     op = SUBREG_REG (op);
 653   if (GET_CODE (op) == REG)
 654     {
 655       unsigned int regno = REGNO (op);
 656       if (regno < FIRST_PSEUDO_REGISTER)
 657         return GENERAL_REGNO_P (regno);
 658     }
 659   return 1;
 660 }
 661
 662 /* Return 1 if OP is a nonimmediate operand that is (or could be) a FR reg.  */
 663
 664 int
 665 fr_nonimmediate_operand (rtx op, enum machine_mode mode)
 666 {
 667   if (! nonimmediate_operand (op, mode))
 668     return 0;
 669   if (GET_CODE (op) == SUBREG)
 670     op = SUBREG_REG (op);
 671   if (GET_CODE (op) == REG)
 672     {
 673       unsigned int regno = REGNO (op);
 674       if (regno < FIRST_PSEUDO_REGISTER)
 675         return FR_REGNO_P (regno);
 676     }
 677   return 1;
 678 }
 679
 680 /* Return 1 if OP is a nonimmediate operand that is a GR/FR reg.  */
 681
 682 int
 683 grfr_nonimmediate_operand (rtx op, enum machine_mode mode)
 684 {
 685   if (! nonimmediate_operand (op, mode))
 686     return 0;
 687   if (GET_CODE (op) == SUBREG)
 688     op = SUBREG_REG (op);
 689   if (GET_CODE (op) == REG)
 690     {
 691       unsigned int regno = REGNO (op);
 692       if (regno < FIRST_PSEUDO_REGISTER)
 693         return GENERAL_REGNO_P (regno) || FR_REGNO_P (regno);
 694     }
 695   return 1;
 696 }
 697
 698 /* Return 1 if OP is a GR register operand, or zero.  */
 699
 700 int
 701 gr_reg_or_0_operand (rtx op, enum machine_mode mode)
 702 {
 703   return (op == const0_rtx || gr_register_operand (op, mode));
 704 }
 705
 706 /* Return 1 if OP is a GR register operand, or a 5 bit immediate operand.  */
 707
 708 int
 709 gr_reg_or_5bit_operand (rtx op, enum machine_mode mode)
 710 {
 711   return ((GET_CODE (op) == CONST_INT && INTVAL (op) >= 0 && INTVAL (op) < 32)
 712           || GET_CODE (op) == CONSTANT_P_RTX
 713           || gr_register_operand (op, mode));
 714 }
 715
 716 /* Return 1 if OP is a GR register operand, or a 6 bit immediate operand.  */
 717
 718 int
 719 gr_reg_or_6bit_operand (rtx op, enum machine_mode mode)
 720 {
 721   return ((GET_CODE (op) == CONST_INT && CONST_OK_FOR_M (INTVAL (op)))
 722           || GET_CODE (op) == CONSTANT_P_RTX
 723           || gr_register_operand (op, mode));
 724 }
 725
 726 /* Return 1 if OP is a GR register operand, or an 8 bit immediate operand.  */
 727
 728 int
 729 gr_reg_or_8bit_operand (rtx op, enum machine_mode mode)
 730 {
 731   return ((GET_CODE (op) == CONST_INT && CONST_OK_FOR_K (INTVAL (op)))
 732           || GET_CODE (op) == CONSTANT_P_RTX
 733           || gr_register_operand (op, mode));
 734 }
 735
 736 /* Return 1 if OP is a GR/FR register operand, or an 8 bit immediate.  */
 737
 738 int
 739 grfr_reg_or_8bit_operand (rtx op, enum machine_mode mode)
 740 {
 741   return ((GET_CODE (op) == CONST_INT && CONST_OK_FOR_K (INTVAL (op)))
 742           || GET_CODE (op) == CONSTANT_P_RTX
 743           || grfr_register_operand (op, mode));
 744 }
 745
 746 /* Return 1 if OP is a register operand, or an 8 bit adjusted immediate
 747    operand.  */
 748
 749 int
 750 gr_reg_or_8bit_adjusted_operand (rtx op, enum machine_mode mode)
 751 {
 752   return ((GET_CODE (op) == CONST_INT && CONST_OK_FOR_L (INTVAL (op)))
 753           || GET_CODE (op) == CONSTANT_P_RTX
 754           || gr_register_operand (op, mode));
 755 }
 756
 757 /* Return 1 if OP is a register operand, or is valid for both an 8 bit
 758    immediate and an 8 bit adjusted immediate operand.  This is necessary
 759    because when we emit a compare, we don't know what the condition will be,
 760    so we need the union of the immediates accepted by GT and LT.  */
 761
 762 int
 763 gr_reg_or_8bit_and_adjusted_operand (rtx op, enum machine_mode mode)
 764 {
 765   return ((GET_CODE (op) == CONST_INT && CONST_OK_FOR_K (INTVAL (op))
 766            && CONST_OK_FOR_L (INTVAL (op)))
 767           || GET_CODE (op) == CONSTANT_P_RTX
 768           || gr_register_operand (op, mode));
 769 }
 770
 771 /* Return 1 if OP is a register operand, or a 14 bit immediate operand.  */
 772
 773 int
 774 gr_reg_or_14bit_operand (rtx op, enum machine_mode mode)
 775 {
 776   return ((GET_CODE (op) == CONST_INT && CONST_OK_FOR_I (INTVAL (op)))
 777           || GET_CODE (op) == CONSTANT_P_RTX
 778           || gr_register_operand (op, mode));
 779 }
 780
 781 /* Return 1 if OP is a register operand, or a 22 bit immediate operand.  */
 782
 783 int
 784 gr_reg_or_22bit_operand (rtx op, enum machine_mode mode)
 785 {
 786   return ((GET_CODE (op) == CONST_INT && CONST_OK_FOR_J (INTVAL (op)))
 787           || GET_CODE (op) == CONSTANT_P_RTX
 788           || gr_register_operand (op, mode));
 789 }
 790
 791 /* Return 1 if OP is a 6 bit immediate operand.  */
 792
 793 int
 794 shift_count_operand (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
 795 {
 796   return ((GET_CODE (op) == CONST_INT && CONST_OK_FOR_M (INTVAL (op)))
 797           || GET_CODE (op) == CONSTANT_P_RTX);
 798 }
 799
 800 /* Return 1 if OP is a 5 bit immediate operand.  */
 801
 802 int
 803 shift_32bit_count_operand (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
 804 {
 805   return ((GET_CODE (op) == CONST_INT
 806            && (INTVAL (op) >= 0 && INTVAL (op) < 32))
 807           || GET_CODE (op) == CONSTANT_P_RTX);
 808 }
 809
 810 /* Return 1 if OP is a 2, 4, 8, or 16 immediate operand.  */
 811
 812 int
 813 shladd_operand (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
 814 {
 815   return (GET_CODE (op) == CONST_INT
 816           && (INTVAL (op) == 2 || INTVAL (op) == 4
 817               || INTVAL (op) == 8 || INTVAL (op) == 16));
 818 }
 819
 820 /* Return 1 if OP is a -16, -8, -4, -1, 1, 4, 8, or 16 immediate operand.  */
 821
 822 int
 823 fetchadd_operand (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
 824 {
 825   return (GET_CODE (op) == CONST_INT
 826           && (INTVAL (op) == -16 || INTVAL (op) == -8 ||
 827               INTVAL (op) == -4  || INTVAL (op) == -1 ||
 828               INTVAL (op) == 1   || INTVAL (op) == 4  ||
 829               INTVAL (op) == 8   || INTVAL (op) == 16));
 830 }
 831
 832 /* Return 1 if OP is a floating-point constant zero, one, or a register.  */
 833
 834 int
 835 fr_reg_or_fp01_operand (rtx op, enum machine_mode mode)
 836 {
 837   return ((GET_CODE (op) == CONST_DOUBLE && CONST_DOUBLE_OK_FOR_G (op))
 838           || fr_register_operand (op, mode));
 839 }
 840
 841 /* Like nonimmediate_operand, but don't allow MEMs that try to use a
 842    POST_MODIFY with a REG as displacement.  */
 843
 844 int
 845 destination_operand (rtx op, enum machine_mode mode)
 846 {
 847   if (! nonimmediate_operand (op, mode))
 848     return 0;
 849   if (GET_CODE (op) == MEM
 850       && GET_CODE (XEXP (op, 0)) == POST_MODIFY
 851       && GET_CODE (XEXP (XEXP (XEXP (op, 0), 1), 1)) == REG)
 852     return 0;
 853   return 1;
 854 }
 855
 856 /* Like memory_operand, but don't allow post-increments.  */
 857
 858 int
 859 not_postinc_memory_operand (rtx op, enum machine_mode mode)
 860 {
 861   return (memory_operand (op, mode)
 862           && GET_RTX_CLASS (GET_CODE (XEXP (op, 0))) != 'a');
 863 }
 864
 865 /* Return 1 if this is a comparison operator, which accepts a normal 8-bit
 866    signed immediate operand.  */
 867
 868 int
 869 normal_comparison_operator (register rtx op, enum machine_mode mode)
 870 {
 871   enum rtx_code code = GET_CODE (op);
 872   return ((mode == VOIDmode || GET_MODE (op) == mode)
 873           && (code == EQ || code == NE
 874               || code == GT || code == LE || code == GTU || code == LEU));
 875 }
 876
 877 /* Return 1 if this is a comparison operator, which accepts an adjusted 8-bit
 878    signed immediate operand.  */
 879
 880 int
 881 adjusted_comparison_operator (register rtx op, enum machine_mode mode)
 882 {
 883   enum rtx_code code = GET_CODE (op);
 884   return ((mode == VOIDmode || GET_MODE (op) == mode)
 885           && (code == LT || code == GE || code == LTU || code == GEU));
 886 }
 887
 888 /* Return 1 if this is a signed inequality operator.  */
 889
 890 int
 891 signed_inequality_operator (register rtx op, enum machine_mode mode)
 892 {
 893   enum rtx_code code = GET_CODE (op);
 894   return ((mode == VOIDmode || GET_MODE (op) == mode)
 895           && (code == GE || code == GT
 896               || code == LE || code == LT));
 897 }
 898
 899 /* Return 1 if this operator is valid for predication.  */
 900
 901 int
 902 predicate_operator (register rtx op, enum machine_mode mode)
 903 {
 904   enum rtx_code code = GET_CODE (op);
 905   return ((GET_MODE (op) == mode || mode == VOIDmode)
 906           && (code == EQ || code == NE));
 907 }
 908
 909 /* Return 1 if this operator can be used in a conditional operation.  */
 910
 911 int
 912 condop_operator (register rtx op, enum machine_mode mode)
 913 {
 914   enum rtx_code code = GET_CODE (op);
 915   return ((GET_MODE (op) == mode || mode == VOIDmode)
 916           && (code == PLUS || code == MINUS || code == AND
 917               || code == IOR || code == XOR));
 918 }
 919
 920 /* Return 1 if this is the ar.lc register.  */
 921
 922 int
 923 ar_lc_reg_operand (register rtx op, enum machine_mode mode)
 924 {
 925   return (GET_MODE (op) == DImode
 926           && (mode == DImode || mode == VOIDmode)
 927           && GET_CODE (op) == REG
 928           && REGNO (op) == AR_LC_REGNUM);
 929 }
 930
 931 /* Return 1 if this is the ar.ccv register.  */
 932
 933 int
 934 ar_ccv_reg_operand (register rtx op, enum machine_mode mode)
 935 {
 936   return ((GET_MODE (op) == mode || mode == VOIDmode)
 937           && GET_CODE (op) == REG
 938           && REGNO (op) == AR_CCV_REGNUM);
 939 }
 940
 941 /* Return 1 if this is the ar.pfs register.  */
 942
 943 int
 944 ar_pfs_reg_operand (register rtx op, enum machine_mode mode)
 945 {
 946   return ((GET_MODE (op) == mode || mode == VOIDmode)
 947           && GET_CODE (op) == REG
 948           && REGNO (op) == AR_PFS_REGNUM);
 949 }
 950
 951 /* Like general_operand, but don't allow (mem (addressof)).  */
 952
 953 int
 954 general_xfmode_operand (rtx op, enum machine_mode mode)
 955 {
 956   if (! general_operand (op, mode))
 957     return 0;
 958   if (GET_CODE (op) == MEM && GET_CODE (XEXP (op, 0)) == ADDRESSOF)
 959     return 0;
 960   return 1;
 961 }
 962
 963 /* Similarly.  */
 964
 965 int
 966 destination_xfmode_operand (rtx op, enum machine_mode mode)
 967 {
 968   if (! destination_operand (op, mode))
 969     return 0;
 970   if (GET_CODE (op) == MEM && GET_CODE (XEXP (op, 0)) == ADDRESSOF)
 971     return 0;
 972   return 1;
 973 }
 974
 975 /* Similarly.  */
 976
 977 int
 978 xfreg_or_fp01_operand (rtx op, enum machine_mode mode)
 979 {
 980   if (GET_CODE (op) == SUBREG)
 981     return 0;
 982   return fr_reg_or_fp01_operand (op, mode);
 983 }
 984
 985 /* Return 1 if OP is valid as a base register in a reg + offset address.  */
 986
 987 int
 988 basereg_operand (rtx op, enum machine_mode mode)
 989 {
 990   /* ??? Should I copy the flag_omit_frame_pointer and cse_not_expected
 991      checks from pa.c basereg_operand as well?  Seems to be OK without them
 992      in test runs.  */
 993
 994   return (register_operand (op, mode) &&
 995           REG_POINTER ((GET_CODE (op) == SUBREG) ? SUBREG_REG (op) : op));
 996 }
 997 \f
 998 typedef enum
 999   {
1000     ADDR_AREA_NORMAL,   /* normal address area */
1001     ADDR_AREA_SMALL     /* addressable by "addl" (-2MB < addr < 2MB) */
1002   }
1003 ia64_addr_area;
1004
1005 static GTY(()) tree small_ident1;
1006 static GTY(()) tree small_ident2;
1007
1008 static void
1009 init_idents (void)
1010 {
1011   if (small_ident1 == 0)
1012     {
1013       small_ident1 = get_identifier ("small");
1014       small_ident2 = get_identifier ("__small__");
1015     }
1016 }
1017
1018 /* Retrieve the address area that has been chosen for the given decl.  */
1019
1020 static ia64_addr_area
1021 ia64_get_addr_area (tree decl)
1022 {
1023   tree model_attr;
1024
1025   model_attr = lookup_attribute ("model", DECL_ATTRIBUTES (decl));
1026   if (model_attr)
1027     {
1028       tree id;
1029
1030       init_idents ();
1031       id = TREE_VALUE (TREE_VALUE (model_attr));
1032       if (id == small_ident1 || id == small_ident2)
1033         return ADDR_AREA_SMALL;
1034     }
1035   return ADDR_AREA_NORMAL;
1036 }
1037
1038 static tree
1039 ia64_handle_model_attribute (tree *node, tree name, tree args, int flags ATTRIBUTE_UNUSED, bool *no_add_attrs)
1040 {
1041   ia64_addr_area addr_area = ADDR_AREA_NORMAL;
1042   ia64_addr_area area;
1043   tree arg, decl = *node;
1044
1045   init_idents ();
1046   arg = TREE_VALUE (args);
1047   if (arg == small_ident1 || arg == small_ident2)
1048     {
1049       addr_area = ADDR_AREA_SMALL;
1050     }
1051   else
1052     {
1053       warning ("invalid argument of `%s' attribute",
1054                IDENTIFIER_POINTER (name));
1055       *no_add_attrs = true;
1056     }
1057
1058   switch (TREE_CODE (decl))
1059     {
1060     case VAR_DECL:
1061       if ((DECL_CONTEXT (decl) && TREE_CODE (DECL_CONTEXT (decl))
1062            == FUNCTION_DECL)
1063           && !TREE_STATIC (decl))
1064         {
1065           error ("%Jan address area attribute cannot be specified for "
1066                  "local variables", decl, decl);
1067           *no_add_attrs = true;
1068         }
1069       area = ia64_get_addr_area (decl);
1070       if (area != ADDR_AREA_NORMAL && addr_area != area)
1071         {
1072           error ("%Jaddress area of '%s' conflicts with previous "
1073                  "declaration", decl, decl);
1074           *no_add_attrs = true;
1075         }
1076       break;
1077
1078     case FUNCTION_DECL:
1079       error ("%Jaddress area attribute cannot be specified for functions",
1080              decl, decl);
1081       *no_add_attrs = true;
1082       break;
1083
1084     default:
1085       warning ("`%s' attribute ignored", IDENTIFIER_POINTER (name));
1086       *no_add_attrs = true;
1087       break;
1088     }
1089
1090   return NULL_TREE;
1091 }
1092
1093 static void
1094 ia64_encode_addr_area (tree decl, rtx symbol)
1095 {
1096   int flags;
1097
1098   flags = SYMBOL_REF_FLAGS (symbol);
1099   switch (ia64_get_addr_area (decl))
1100     {
1101     case ADDR_AREA_NORMAL: break;
1102     case ADDR_AREA_SMALL: flags |= SYMBOL_FLAG_SMALL_ADDR; break;
1103     default: abort ();
1104     }
1105   SYMBOL_REF_FLAGS (symbol) = flags;
1106 }
1107
1108 static void
1109 ia64_encode_section_info (tree decl, rtx rtl, int first)
1110 {
1111   default_encode_section_info (decl, rtl, first);
1112
1113   if (TREE_CODE (decl) == VAR_DECL
1114       && (TREE_STATIC (decl) || DECL_EXTERNAL (decl)))
1115     ia64_encode_addr_area (decl, XEXP (rtl, 0));
1116 }
1117 \f
1118 /* Return 1 if the operands of a move are ok.  */
1119
1120 int
1121 ia64_move_ok (rtx dst, rtx src)
1122 {
1123   /* If we're under init_recog_no_volatile, we'll not be able to use
1124      memory_operand.  So check the code directly and don't worry about
1125      the validity of the underlying address, which should have been
1126      checked elsewhere anyway.  */
1127   if (GET_CODE (dst) != MEM)
1128     return 1;
1129   if (GET_CODE (src) == MEM)
1130     return 0;
1131   if (register_operand (src, VOIDmode))
1132     return 1;
1133
1134   /* Otherwise, this must be a constant, and that either 0 or 0.0 or 1.0.  */
1135   if (INTEGRAL_MODE_P (GET_MODE (dst)))
1136     return src == const0_rtx;
1137   else
1138     return GET_CODE (src) == CONST_DOUBLE && CONST_DOUBLE_OK_FOR_G (src);
1139 }
1140
1141 int
1142 addp4_optimize_ok (rtx op1, rtx op2)
1143 {
1144   return (basereg_operand (op1, GET_MODE(op1)) !=
1145           basereg_operand (op2, GET_MODE(op2)));
1146 }
1147
1148 /* Check if OP is a mask suitable for use with SHIFT in a dep.z instruction.
1149    Return the length of the field, or <= 0 on failure.  */
1150
1151 int
1152 ia64_depz_field_mask (rtx rop, rtx rshift)
1153 {
1154   unsigned HOST_WIDE_INT op = INTVAL (rop);
1155   unsigned HOST_WIDE_INT shift = INTVAL (rshift);
1156
1157   /* Get rid of the zero bits we're shifting in.  */
1158   op >>= shift;
1159
1160   /* We must now have a solid block of 1's at bit 0.  */
1161   return exact_log2 (op + 1);
1162 }
1163
1164 /* Expand a symbolic constant load.  */
1165
1166 void
1167 ia64_expand_load_address (rtx dest, rtx src)
1168 {
1169   if (tls_symbolic_operand (src, VOIDmode))
1170     abort ();
1171   if (GET_CODE (dest) != REG)
1172     abort ();
1173
1174   /* ILP32 mode still loads 64-bits of data from the GOT.  This avoids
1175      having to pointer-extend the value afterward.  Other forms of address
1176      computation below are also more natural to compute as 64-bit quantities.
1177      If we've been given an SImode destination register, change it.  */
1178   if (GET_MODE (dest) != Pmode)
1179     dest = gen_rtx_REG (Pmode, REGNO (dest));
1180
1181   if (GET_CODE (src) == SYMBOL_REF && SYMBOL_REF_SMALL_ADDR_P (src))
1182     {
1183       emit_insn (gen_rtx_SET (VOIDmode, dest, src));
1184       return;
1185     }
1186   else if (TARGET_AUTO_PIC)
1187     {
1188       emit_insn (gen_load_gprel64 (dest, src));
1189       return;
1190     }
1191   else if (GET_CODE (src) == SYMBOL_REF && SYMBOL_REF_FUNCTION_P (src))
1192     {
1193       emit_insn (gen_load_fptr (dest, src));
1194       return;
1195     }
1196   else if (sdata_symbolic_operand (src, VOIDmode))
1197     {
1198       emit_insn (gen_load_gprel (dest, src));
1199       return;
1200     }
1201
1202   if (GET_CODE (src) == CONST
1203       && GET_CODE (XEXP (src, 0)) == PLUS
1204       && GET_CODE (XEXP (XEXP (src, 0), 1)) == CONST_INT
1205       && (INTVAL (XEXP (XEXP (src, 0), 1)) & 0x1fff) != 0)
1206     {
1207       rtx sym = XEXP (XEXP (src, 0), 0);
1208       HOST_WIDE_INT ofs, hi, lo;
1209
1210       /* Split the offset into a sign extended 14-bit low part
1211          and a complementary high part.  */
1212       ofs = INTVAL (XEXP (XEXP (src, 0), 1));
1213       lo = ((ofs & 0x3fff) ^ 0x2000) - 0x2000;
1214       hi = ofs - lo;
1215
1216       ia64_expand_load_address (dest, plus_constant (sym, hi));
1217       emit_insn (gen_adddi3 (dest, dest, GEN_INT (lo)));
1218     }
1219   else
1220     {
1221       rtx tmp;
1222
1223       tmp = gen_rtx_HIGH (Pmode, src);
1224       tmp = gen_rtx_PLUS (Pmode, tmp, pic_offset_table_rtx);
1225       emit_insn (gen_rtx_SET (VOIDmode, dest, tmp));
1226
1227       tmp = gen_rtx_LO_SUM (GET_MODE (dest), dest, src);
1228       emit_insn (gen_rtx_SET (VOIDmode, dest, tmp));
1229     }
1230 }
1231
1232 static GTY(()) rtx gen_tls_tga;
1233 static rtx
1234 gen_tls_get_addr (void)
1235 {
1236   if (!gen_tls_tga)
1237     gen_tls_tga = init_one_libfunc ("__tls_get_addr");
1238   return gen_tls_tga;
1239 }
1240
1241 static GTY(()) rtx thread_pointer_rtx;
1242 static rtx
1243 gen_thread_pointer (void)
1244 {
1245   if (!thread_pointer_rtx)
1246     {
1247       thread_pointer_rtx = gen_rtx_REG (Pmode, 13);
1248       RTX_UNCHANGING_P (thread_pointer_rtx) = 1;
1249     }
1250   return thread_pointer_rtx;
1251 }
1252
1253 static rtx
1254 ia64_expand_tls_address (enum tls_model tls_kind, rtx op0, rtx op1)
1255 {
1256   rtx tga_op1, tga_op2, tga_ret, tga_eqv, tmp, insns;
1257   rtx orig_op0 = op0;
1258
1259   switch (tls_kind)
1260     {
1261     case TLS_MODEL_GLOBAL_DYNAMIC:
1262       start_sequence ();
1263
1264       tga_op1 = gen_reg_rtx (Pmode);
1265       emit_insn (gen_load_ltoff_dtpmod (tga_op1, op1));
1266       tga_op1 = gen_rtx_MEM (Pmode, tga_op1);
1267       RTX_UNCHANGING_P (tga_op1) = 1;
1268
1269       tga_op2 = gen_reg_rtx (Pmode);
1270       emit_insn (gen_load_ltoff_dtprel (tga_op2, op1));
1271       tga_op2 = gen_rtx_MEM (Pmode, tga_op2);
1272       RTX_UNCHANGING_P (tga_op2) = 1;
1273
1274       tga_ret = emit_library_call_value (gen_tls_get_addr (), NULL_RTX,
1275                                          LCT_CONST, Pmode, 2, tga_op1,
1276                                          Pmode, tga_op2, Pmode);
1277
1278       insns = get_insns ();
1279       end_sequence ();
1280
1281       if (GET_MODE (op0) != Pmode)
1282         op0 = tga_ret;
1283       emit_libcall_block (insns, op0, tga_ret, op1);
1284       break;
1285
1286     case TLS_MODEL_LOCAL_DYNAMIC:
1287       /* ??? This isn't the completely proper way to do local-dynamic
1288          If the call to __tls_get_addr is used only by a single symbol,
1289          then we should (somehow) move the dtprel to the second arg
1290          to avoid the extra add.  */
1291       start_sequence ();
1292
1293       tga_op1 = gen_reg_rtx (Pmode);
1294       emit_insn (gen_load_ltoff_dtpmod (tga_op1, op1));
1295       tga_op1 = gen_rtx_MEM (Pmode, tga_op1);
1296       RTX_UNCHANGING_P (tga_op1) = 1;
1297
1298       tga_op2 = const0_rtx;
1299
1300       tga_ret = emit_library_call_value (gen_tls_get_addr (), NULL_RTX,
1301                                          LCT_CONST, Pmode, 2, tga_op1,
1302                                          Pmode, tga_op2, Pmode);
1303
1304       insns = get_insns ();
1305       end_sequence ();
1306
1307       tga_eqv = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, const0_rtx),
1308                                 UNSPEC_LD_BASE);
1309       tmp = gen_reg_rtx (Pmode);
1310       emit_libcall_block (insns, tmp, tga_ret, tga_eqv);
1311
1312       if (!register_operand (op0, Pmode))
1313         op0 = gen_reg_rtx (Pmode);
1314       if (TARGET_TLS64)
1315         {
1316           emit_insn (gen_load_dtprel (op0, op1));
1317           emit_insn (gen_adddi3 (op0, tmp, op0));
1318         }
1319       else
1320         emit_insn (gen_add_dtprel (op0, tmp, op1));
1321       break;
1322
1323     case TLS_MODEL_INITIAL_EXEC:
1324       tmp = gen_reg_rtx (Pmode);
1325       emit_insn (gen_load_ltoff_tprel (tmp, op1));
1326       tmp = gen_rtx_MEM (Pmode, tmp);
1327       RTX_UNCHANGING_P (tmp) = 1;
1328       tmp = force_reg (Pmode, tmp);
1329
1330       if (!register_operand (op0, Pmode))
1331         op0 = gen_reg_rtx (Pmode);
1332       emit_insn (gen_adddi3 (op0, tmp, gen_thread_pointer ()));
1333       break;
1334
1335     case TLS_MODEL_LOCAL_EXEC:
1336       if (!register_operand (op0, Pmode))
1337         op0 = gen_reg_rtx (Pmode);
1338       if (TARGET_TLS64)
1339         {
1340           emit_insn (gen_load_tprel (op0, op1));
1341           emit_insn (gen_adddi3 (op0, gen_thread_pointer (), op0));
1342         }
1343       else
1344         emit_insn (gen_add_tprel (op0, gen_thread_pointer (), op1));
1345       break;
1346
1347     default:
1348       abort ();
1349     }
1350
1351   if (orig_op0 == op0)
1352     return NULL_RTX;
1353   if (GET_MODE (orig_op0) == Pmode)
1354     return op0;
1355   return gen_lowpart (GET_MODE (orig_op0), op0);
1356 }
1357
1358 rtx
1359 ia64_expand_move (rtx op0, rtx op1)
1360 {
1361   enum machine_mode mode = GET_MODE (op0);
1362
1363   if (!reload_in_progress && !reload_completed && !ia64_move_ok (op0, op1))
1364     op1 = force_reg (mode, op1);
1365
1366   if ((mode == Pmode || mode == ptr_mode) && symbolic_operand (op1, VOIDmode))
1367     {
1368       enum tls_model tls_kind;
1369       if ((tls_kind = tls_symbolic_operand (op1, VOIDmode)))
1370         return ia64_expand_tls_address (tls_kind, op0, op1);
1371
1372       if (!TARGET_NO_PIC && reload_completed)
1373         {
1374           ia64_expand_load_address (op0, op1);
1375           return NULL_RTX;
1376         }
1377     }
1378
1379   return op1;
1380 }
1381
1382 /* Split a move from OP1 to OP0 conditional on COND.  */
1383
1384 void
1385 ia64_emit_cond_move (rtx op0, rtx op1, rtx cond)
1386 {
1387   rtx insn, first = get_last_insn ();
1388
1389   emit_move_insn (op0, op1);
1390
1391   for (insn = get_last_insn (); insn != first; insn = PREV_INSN (insn))
1392     if (INSN_P (insn))
1393       PATTERN (insn) = gen_rtx_COND_EXEC (VOIDmode, copy_rtx (cond),
1394                                           PATTERN (insn));
1395 }
1396
1397 /* Split a post-reload TImode or TFmode reference into two DImode
1398    components.  This is made extra difficult by the fact that we do
1399    not get any scratch registers to work with, because reload cannot
1400    be prevented from giving us a scratch that overlaps the register
1401    pair involved.  So instead, when addressing memory, we tweak the
1402    pointer register up and back down with POST_INCs.  Or up and not
1403    back down when we can get away with it.
1404
1405    REVERSED is true when the loads must be done in reversed order
1406    (high word first) for correctness.  DEAD is true when the pointer
1407    dies with the second insn we generate and therefore the second
1408    address must not carry a postmodify.
1409
1410    May return an insn which is to be emitted after the moves.  */
1411
1412 static rtx
1413 ia64_split_tmode (rtx out[2], rtx in, bool reversed, bool dead)
1414 {
1415   rtx fixup = 0;
1416
1417   switch (GET_CODE (in))
1418     {
1419     case REG:
1420       out[reversed] = gen_rtx_REG (DImode, REGNO (in));
1421       out[!reversed] = gen_rtx_REG (DImode, REGNO (in) + 1);
1422       break;
1423
1424     case CONST_INT:
1425     case CONST_DOUBLE:
1426       /* Cannot occur reversed.  */
1427       if (reversed) abort ();
1428
1429       if (GET_MODE (in) != TFmode)
1430         split_double (in, &out[0], &out[1]);
1431       else
1432         /* split_double does not understand how to split a TFmode
1433            quantity into a pair of DImode constants.  */
1434         {
1435           REAL_VALUE_TYPE r;
1436           unsigned HOST_WIDE_INT p[2];
1437           long l[4];  /* TFmode is 128 bits */
1438
1439           REAL_VALUE_FROM_CONST_DOUBLE (r, in);
1440           real_to_target (l, &r, TFmode);
1441
1442           if (FLOAT_WORDS_BIG_ENDIAN)
1443             {
1444               p[0] = (((unsigned HOST_WIDE_INT) l[0]) << 32) + l[1];
1445               p[1] = (((unsigned HOST_WIDE_INT) l[2]) << 32) + l[3];
1446             }
1447           else
1448             {
1449               p[0] = (((unsigned HOST_WIDE_INT) l[3]) << 32) + l[2];
1450               p[1] = (((unsigned HOST_WIDE_INT) l[1]) << 32) + l[0];
1451             }
1452           out[0] = GEN_INT (p[0]);
1453           out[1] = GEN_INT (p[1]);
1454         }
1455       break;
1456
1457     case MEM:
1458       {
1459         rtx base = XEXP (in, 0);
1460         rtx offset;
1461
1462         switch (GET_CODE (base))
1463           {
1464           case REG:
1465             if (!reversed)
1466               {
1467                 out[0] = adjust_automodify_address
1468                   (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1469                 out[1] = adjust_automodify_address
1470                   (in, DImode, dead ? 0 : gen_rtx_POST_DEC (Pmode, base), 8);
1471               }
1472             else
1473               {
1474                 /* Reversal requires a pre-increment, which can only
1475                    be done as a separate insn.  */
1476                 emit_insn (gen_adddi3 (base, base, GEN_INT (8)));
1477                 out[0] = adjust_automodify_address
1478                   (in, DImode, gen_rtx_POST_DEC (Pmode, base), 8);
1479                 out[1] = adjust_address (in, DImode, 0);
1480               }
1481             break;
1482
1483           case POST_INC:
1484             if (reversed || dead) abort ();
1485             /* Just do the increment in two steps.  */
1486             out[0] = adjust_automodify_address (in, DImode, 0, 0);
1487             out[1] = adjust_automodify_address (in, DImode, 0, 8);
1488             break;
1489
1490           case POST_DEC:
1491             if (reversed || dead) abort ();
1492             /* Add 8, subtract 24.  */
1493             base = XEXP (base, 0);
1494             out[0] = adjust_automodify_address
1495               (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1496             out[1] = adjust_automodify_address
1497               (in, DImode,
1498                gen_rtx_POST_MODIFY (Pmode, base, plus_constant (base, -24)),
1499                8);
1500             break;
1501
1502           case POST_MODIFY:
1503             if (reversed || dead) abort ();
1504             /* Extract and adjust the modification.  This case is
1505                trickier than the others, because we might have an
1506                index register, or we might have a combined offset that
1507                doesn't fit a signed 9-bit displacement field.  We can
1508                assume the incoming expression is already legitimate.  */
1509             offset = XEXP (base, 1);
1510             base = XEXP (base, 0);
1511
1512             out[0] = adjust_automodify_address
1513               (in, DImode, gen_rtx_POST_INC (Pmode, base), 0);
1514
1515             if (GET_CODE (XEXP (offset, 1)) == REG)
1516               {
1517                 /* Can't adjust the postmodify to match.  Emit the
1518                    original, then a separate addition insn.  */
1519                 out[1] = adjust_automodify_address (in, DImode, 0, 8);
1520                 fixup = gen_adddi3 (base, base, GEN_INT (-8));
1521               }
1522             else if (GET_CODE (XEXP (offset, 1)) != CONST_INT)
1523               abort ();
1524             else if (INTVAL (XEXP (offset, 1)) < -256 + 8)
1525               {
1526                 /* Again the postmodify cannot be made to match, but
1527                    in this case it's more efficient to get rid of the
1528                    postmodify entirely and fix up with an add insn.  */
1529                 out[1] = adjust_automodify_address (in, DImode, base, 8);
1530                 fixup = gen_adddi3 (base, base,
1531                                     GEN_INT (INTVAL (XEXP (offset, 1)) - 8));
1532               }
1533             else
1534               {
1535                 /* Combined offset still fits in the displacement field.
1536                    (We cannot overflow it at the high end.)  */
1537                 out[1] = adjust_automodify_address
1538                   (in, DImode,
1539                    gen_rtx_POST_MODIFY (Pmode, base,
1540                      gen_rtx_PLUS (Pmode, base,
1541                                    GEN_INT (INTVAL (XEXP (offset, 1)) - 8))),
1542                    8);
1543               }
1544             break;
1545
1546           default:
1547             abort ();
1548           }
1549         break;
1550       }
1551
1552     default:
1553       abort ();
1554     }
1555
1556   return fixup;
1557 }
1558
1559 /* Split a TImode or TFmode move instruction after reload.
1560    This is used by *movtf_internal and *movti_internal.  */
1561 void
1562 ia64_split_tmode_move (rtx operands[])
1563 {
1564   rtx in[2], out[2], insn;
1565   rtx fixup[2];
1566   bool dead = false;
1567   bool reversed = false;
1568
1569   /* It is possible for reload to decide to overwrite a pointer with
1570      the value it points to.  In that case we have to do the loads in
1571      the appropriate order so that the pointer is not destroyed too
1572      early.  Also we must not generate a postmodify for that second
1573      load, or rws_access_regno will abort.  */
1574   if (GET_CODE (operands[1]) == MEM
1575       && reg_overlap_mentioned_p (operands[0], operands[1]))
1576     {
1577       rtx base = XEXP (operands[1], 0);
1578       while (GET_CODE (base) != REG)
1579         base = XEXP (base, 0);
1580
1581       if (REGNO (base) == REGNO (operands[0]))
1582         reversed = true;
1583       dead = true;
1584     }
1585   /* Another reason to do the moves in reversed order is if the first
1586      element of the target register pair is also the second element of
1587      the source register pair.  */
1588   if (GET_CODE (operands[0]) == REG && GET_CODE (operands[1]) == REG
1589       && REGNO (operands[0]) == REGNO (operands[1]) + 1)
1590     reversed = true;
1591
1592   fixup[0] = ia64_split_tmode (in, operands[1], reversed, dead);
1593   fixup[1] = ia64_split_tmode (out, operands[0], reversed, dead);
1594
1595 #define MAYBE_ADD_REG_INC_NOTE(INSN, EXP)                               \
1596   if (GET_CODE (EXP) == MEM                                             \
1597       && (GET_CODE (XEXP (EXP, 0)) == POST_MODIFY                       \
1598           || GET_CODE (XEXP (EXP, 0)) == POST_INC                       \
1599           || GET_CODE (XEXP (EXP, 0)) == POST_DEC))                     \
1600     REG_NOTES (INSN) = gen_rtx_EXPR_LIST (REG_INC,                      \
1601                                           XEXP (XEXP (EXP, 0), 0),      \
1602                                           REG_NOTES (INSN))
1603
1604   insn = emit_insn (gen_rtx_SET (VOIDmode, out[0], in[0]));
1605   MAYBE_ADD_REG_INC_NOTE (insn, in[0]);
1606   MAYBE_ADD_REG_INC_NOTE (insn, out[0]);
1607
1608   insn = emit_insn (gen_rtx_SET (VOIDmode, out[1], in[1]));
1609   MAYBE_ADD_REG_INC_NOTE (insn, in[1]);
1610   MAYBE_ADD_REG_INC_NOTE (insn, out[1]);
1611
1612   if (fixup[0])
1613     emit_insn (fixup[0]);
1614   if (fixup[1])
1615     emit_insn (fixup[1]);
1616
1617 #undef MAYBE_ADD_REG_INC_NOTE
1618 }
1619
1620 /* ??? Fixing GR->FR XFmode moves during reload is hard.  You need to go
1621    through memory plus an extra GR scratch register.  Except that you can
1622    either get the first from SECONDARY_MEMORY_NEEDED or the second from
1623    SECONDARY_RELOAD_CLASS, but not both.
1624
1625    We got into problems in the first place by allowing a construct like
1626    (subreg:XF (reg:TI)), which we got from a union containing a long double.
1627    This solution attempts to prevent this situation from occurring.  When
1628    we see something like the above, we spill the inner register to memory.  */
1629
1630 rtx
1631 spill_xfmode_operand (rtx in, int force)
1632 {
1633   if (GET_CODE (in) == SUBREG
1634       && GET_MODE (SUBREG_REG (in)) == TImode
1635       && GET_CODE (SUBREG_REG (in)) == REG)
1636     {
1637       rtx mem = gen_mem_addressof (SUBREG_REG (in), NULL_TREE, /*rescan=*/true);
1638       return gen_rtx_MEM (XFmode, copy_to_reg (XEXP (mem, 0)));
1639     }
1640   else if (force && GET_CODE (in) == REG)
1641     {
1642       rtx mem = gen_mem_addressof (in, NULL_TREE, /*rescan=*/true);
1643       return gen_rtx_MEM (XFmode, copy_to_reg (XEXP (mem, 0)));
1644     }
1645   else if (GET_CODE (in) == MEM
1646            && GET_CODE (XEXP (in, 0)) == ADDRESSOF)
1647     return change_address (in, XFmode, copy_to_reg (XEXP (in, 0)));
1648   else
1649     return in;
1650 }
1651
1652 /* Emit comparison instruction if necessary, returning the expression
1653    that holds the compare result in the proper mode.  */
1654
1655 static GTY(()) rtx cmptf_libfunc;
1656
1657 rtx
1658 ia64_expand_compare (enum rtx_code code, enum machine_mode mode)
1659 {
1660   rtx op0 = ia64_compare_op0, op1 = ia64_compare_op1;
1661   rtx cmp;
1662
1663   /* If we have a BImode input, then we already have a compare result, and
1664      do not need to emit another comparison.  */
1665   if (GET_MODE (op0) == BImode)
1666     {
1667       if ((code == NE || code == EQ) && op1 == const0_rtx)
1668         cmp = op0;
1669       else
1670         abort ();
1671     }
1672   /* HPUX TFmode compare requires a library call to _U_Qfcmp, which takes a
1673      magic number as its third argument, that indicates what to do.
1674      The return value is an integer to be compared against zero.  */
1675   else if (TARGET_HPUX && GET_MODE (op0) == TFmode)
1676     {
1677       enum qfcmp_magic {
1678         QCMP_INV = 1,   /* Raise FP_INVALID on SNaN as a side effect.  */
1679         QCMP_UNORD = 2,
1680         QCMP_EQ = 4,
1681         QCMP_LT = 8,
1682         QCMP_GT = 16
1683       } magic;
1684       enum rtx_code ncode;
1685       rtx ret, insns;
1686       if (GET_MODE (op1) != TFmode)
1687         abort ();
1688       switch (code)
1689         {
1690           /* 1 = equal, 0 = not equal.  Equality operators do
1691              not raise FP_INVALID when given an SNaN operand.  */
1692         case EQ:        magic = QCMP_EQ;                  ncode = NE; break;
1693         case NE:        magic = QCMP_EQ;                  ncode = EQ; break;
1694           /* isunordered() from C99.  */
1695         case UNORDERED: magic = QCMP_UNORD;               ncode = NE; break;
1696           /* Relational operators raise FP_INVALID when given
1697              an SNaN operand.  */
1698         case LT:        magic = QCMP_LT        |QCMP_INV; ncode = NE; break;
1699         case LE:        magic = QCMP_LT|QCMP_EQ|QCMP_INV; ncode = NE; break;
1700         case GT:        magic = QCMP_GT        |QCMP_INV; ncode = NE; break;
1701         case GE:        magic = QCMP_GT|QCMP_EQ|QCMP_INV; ncode = NE; break;
1702           /* FUTURE: Implement UNEQ, UNLT, UNLE, UNGT, UNGE, LTGT.
1703              Expanders for buneq etc. weuld have to be added to ia64.md
1704              for this to be useful.  */
1705         default: abort ();
1706         }
1707
1708       start_sequence ();
1709
1710       ret = emit_library_call_value (cmptf_libfunc, 0, LCT_CONST, DImode, 3,
1711                                      op0, TFmode, op1, TFmode,
1712                                      GEN_INT (magic), DImode);
1713       cmp = gen_reg_rtx (BImode);
1714       emit_insn (gen_rtx_SET (VOIDmode, cmp,
1715                               gen_rtx_fmt_ee (ncode, BImode,
1716                                               ret, const0_rtx)));
1717
1718       insns = get_insns ();
1719       end_sequence ();
1720
1721       emit_libcall_block (insns, cmp, cmp,
1722                           gen_rtx_fmt_ee (code, BImode, op0, op1));
1723       code = NE;
1724     }
1725   else
1726     {
1727       cmp = gen_reg_rtx (BImode);
1728       emit_insn (gen_rtx_SET (VOIDmode, cmp,
1729                               gen_rtx_fmt_ee (code, BImode, op0, op1)));
1730       code = NE;
1731     }
1732
1733   return gen_rtx_fmt_ee (code, mode, cmp, const0_rtx);
1734 }
1735
1736 /* Emit the appropriate sequence for a call.  */
1737
1738 void
1739 ia64_expand_call (rtx retval, rtx addr, rtx nextarg ATTRIBUTE_UNUSED,
1740                   int sibcall_p)
1741 {
1742   rtx insn, b0;
1743
1744   addr = XEXP (addr, 0);
1745   addr = convert_memory_address (DImode, addr);
1746   b0 = gen_rtx_REG (DImode, R_BR (0));
1747
1748   /* ??? Should do this for functions known to bind local too.  */
1749   if (TARGET_NO_PIC || TARGET_AUTO_PIC)
1750     {
1751       if (sibcall_p)
1752         insn = gen_sibcall_nogp (addr);
1753       else if (! retval)
1754         insn = gen_call_nogp (addr, b0);
1755       else
1756         insn = gen_call_value_nogp (retval, addr, b0);
1757       insn = emit_call_insn (insn);
1758     }
1759   else
1760     {
1761       if (sibcall_p)
1762         insn = gen_sibcall_gp (addr);
1763       else if (! retval)
1764         insn = gen_call_gp (addr, b0);
1765       else
1766         insn = gen_call_value_gp (retval, addr, b0);
1767       insn = emit_call_insn (insn);
1768
1769       use_reg (&CALL_INSN_FUNCTION_USAGE (insn), pic_offset_table_rtx);
1770     }
1771
1772   if (sibcall_p)
1773     use_reg (&CALL_INSN_FUNCTION_USAGE (insn), b0);
1774 }
1775
1776 void
1777 ia64_reload_gp (void)
1778 {
1779   rtx tmp;
1780
1781   if (current_frame_info.reg_save_gp)
1782     tmp = gen_rtx_REG (DImode, current_frame_info.reg_save_gp);
1783   else
1784     {
1785       HOST_WIDE_INT offset;
1786
1787       offset = (current_frame_info.spill_cfa_off
1788                 + current_frame_info.spill_size);
1789       if (frame_pointer_needed)
1790         {
1791           tmp = hard_frame_pointer_rtx;
1792           offset = -offset;
1793         }
1794       else
1795         {
1796           tmp = stack_pointer_rtx;
1797           offset = current_frame_info.total_size - offset;
1798         }
1799
1800       if (CONST_OK_FOR_I (offset))
1801         emit_insn (gen_adddi3 (pic_offset_table_rtx,
1802                                tmp, GEN_INT (offset)));
1803       else
1804         {
1805           emit_move_insn (pic_offset_table_rtx, GEN_INT (offset));
1806           emit_insn (gen_adddi3 (pic_offset_table_rtx,
1807                                  pic_offset_table_rtx, tmp));
1808         }
1809
1810       tmp = gen_rtx_MEM (DImode, pic_offset_table_rtx);
1811     }
1812
1813   emit_move_insn (pic_offset_table_rtx, tmp);
1814 }
1815
1816 void
1817 ia64_split_call (rtx retval, rtx addr, rtx retaddr, rtx scratch_r,
1818                  rtx scratch_b, int noreturn_p, int sibcall_p)
1819 {
1820   rtx insn;
1821   bool is_desc = false;
1822
1823   /* If we find we're calling through a register, then we're actually
1824      calling through a descriptor, so load up the values.  */
1825   if (REG_P (addr) && GR_REGNO_P (REGNO (addr)))
1826     {
1827       rtx tmp;
1828       bool addr_dead_p;
1829
1830       /* ??? We are currently constrained to *not* use peep2, because
1831          we can legitimately change the global lifetime of the GP
1832          (in the form of killing where previously live).  This is
1833          because a call through a descriptor doesn't use the previous
1834          value of the GP, while a direct call does, and we do not
1835          commit to either form until the split here.
1836
1837          That said, this means that we lack precise life info for
1838          whether ADDR is dead after this call.  This is not terribly
1839          important, since we can fix things up essentially for free
1840          with the POST_DEC below, but it's nice to not use it when we
1841          can immediately tell it's not necessary.  */
1842       addr_dead_p = ((noreturn_p || sibcall_p
1843                       || TEST_HARD_REG_BIT (regs_invalidated_by_call,
1844                                             REGNO (addr)))
1845                      && !FUNCTION_ARG_REGNO_P (REGNO (addr)));
1846
1847       /* Load the code address into scratch_b.  */
1848       tmp = gen_rtx_POST_INC (Pmode, addr);
1849       tmp = gen_rtx_MEM (Pmode, tmp);
1850       emit_move_insn (scratch_r, tmp);
1851       emit_move_insn (scratch_b, scratch_r);
1852
1853       /* Load the GP address.  If ADDR is not dead here, then we must
1854          revert the change made above via the POST_INCREMENT.  */
1855       if (!addr_dead_p)
1856         tmp = gen_rtx_POST_DEC (Pmode, addr);
1857       else
1858         tmp = addr;
1859       tmp = gen_rtx_MEM (Pmode, tmp);
1860       emit_move_insn (pic_offset_table_rtx, tmp);
1861
1862       is_desc = true;
1863       addr = scratch_b;
1864     }
1865
1866   if (sibcall_p)
1867     insn = gen_sibcall_nogp (addr);
1868   else if (retval)
1869     insn = gen_call_value_nogp (retval, addr, retaddr);
1870   else
1871     insn = gen_call_nogp (addr, retaddr);
1872   emit_call_insn (insn);
1873
1874   if ((!TARGET_CONST_GP || is_desc) && !noreturn_p && !sibcall_p)
1875     ia64_reload_gp ();
1876 }
1877 \f
1878 /* Begin the assembly file.  */
1879
1880 static void
1881 ia64_file_start (void)
1882 {
1883   default_file_start ();
1884   emit_safe_across_calls ();
1885 }
1886
1887 void
1888 emit_safe_across_calls (void)
1889 {
1890   unsigned int rs, re;
1891   int out_state;
1892
1893   rs = 1;
1894   out_state = 0;
1895   while (1)
1896     {
1897       while (rs < 64 && call_used_regs[PR_REG (rs)])
1898         rs++;
1899       if (rs >= 64)
1900         break;
1901       for (re = rs + 1; re < 64 && ! call_used_regs[PR_REG (re)]; re++)
1902         continue;
1903       if (out_state == 0)
1904         {
1905           fputs ("\t.pred.safe_across_calls ", asm_out_file);
1906           out_state = 1;
1907         }
1908       else
1909         fputc (',', asm_out_file);
1910       if (re == rs + 1)
1911         fprintf (asm_out_file, "p%u", rs);
1912       else
1913         fprintf (asm_out_file, "p%u-p%u", rs, re - 1);
1914       rs = re + 1;
1915     }
1916   if (out_state)
1917     fputc ('\n', asm_out_file);
1918 }
1919
1920 /* Helper function for ia64_compute_frame_size: find an appropriate general
1921    register to spill some special register to.  SPECIAL_SPILL_MASK contains
1922    bits in GR0 to GR31 that have already been allocated by this routine.
1923    TRY_LOCALS is true if we should attempt to locate a local regnum.  */
1924
1925 static int
1926 find_gr_spill (int try_locals)
1927 {
1928   int regno;
1929
1930   /* If this is a leaf function, first try an otherwise unused
1931      call-clobbered register.  */
1932   if (current_function_is_leaf)
1933     {
1934       for (regno = GR_REG (1); regno <= GR_REG (31); regno++)
1935         if (! regs_ever_live[regno]
1936             && call_used_regs[regno]
1937             && ! fixed_regs[regno]
1938             && ! global_regs[regno]
1939             && ((current_frame_info.gr_used_mask >> regno) & 1) == 0)
1940           {
1941             current_frame_info.gr_used_mask |= 1 << regno;
1942             return regno;
1943           }
1944     }
1945
1946   if (try_locals)
1947     {
1948       regno = current_frame_info.n_local_regs;
1949       /* If there is a frame pointer, then we can't use loc79, because
1950          that is HARD_FRAME_POINTER_REGNUM.  In particular, see the
1951          reg_name switching code in ia64_expand_prologue.  */
1952       if (regno < (80 - frame_pointer_needed))
1953         {
1954           current_frame_info.n_local_regs = regno + 1;
1955           return LOC_REG (0) + regno;
1956         }
1957     }
1958
1959   /* Failed to find a general register to spill to.  Must use stack.  */
1960   return 0;
1961 }
1962
1963 /* In order to make for nice schedules, we try to allocate every temporary
1964    to a different register.  We must of course stay away from call-saved,
1965    fixed, and global registers.  We must also stay away from registers
1966    allocated in current_frame_info.gr_used_mask, since those include regs
1967    used all through the prologue.
1968
1969    Any register allocated here must be used immediately.  The idea is to
1970    aid scheduling, not to solve data flow problems.  */
1971
1972 static int last_scratch_gr_reg;
1973
1974 static int
1975 next_scratch_gr_reg (void)
1976 {
1977   int i, regno;
1978
1979   for (i = 0; i < 32; ++i)
1980     {
1981       regno = (last_scratch_gr_reg + i + 1) & 31;
1982       if (call_used_regs[regno]
1983           && ! fixed_regs[regno]
1984           && ! global_regs[regno]
1985           && ((current_frame_info.gr_used_mask >> regno) & 1) == 0)
1986         {
1987           last_scratch_gr_reg = regno;
1988           return regno;
1989         }
1990     }
1991
1992   /* There must be _something_ available.  */
1993   abort ();
1994 }
1995
1996 /* Helper function for ia64_compute_frame_size, called through
1997    diddle_return_value.  Mark REG in current_frame_info.gr_used_mask.  */
1998
1999 static void
2000 mark_reg_gr_used_mask (rtx reg, void *data ATTRIBUTE_UNUSED)
2001 {
2002   unsigned int regno = REGNO (reg);
2003   if (regno < 32)
2004     {
2005       unsigned int i, n = HARD_REGNO_NREGS (regno, GET_MODE (reg));
2006       for (i = 0; i < n; ++i)
2007         current_frame_info.gr_used_mask |= 1 << (regno + i);
2008     }
2009 }
2010
2011 /* Returns the number of bytes offset between the frame pointer and the stack
2012    pointer for the current function.  SIZE is the number of bytes of space
2013    needed for local variables.  */
2014
2015 static void
2016 ia64_compute_frame_size (HOST_WIDE_INT size)
2017 {
2018   HOST_WIDE_INT total_size;
2019   HOST_WIDE_INT spill_size = 0;
2020   HOST_WIDE_INT extra_spill_size = 0;
2021   HOST_WIDE_INT pretend_args_size;
2022   HARD_REG_SET mask;
2023   int n_spilled = 0;
2024   int spilled_gr_p = 0;
2025   int spilled_fr_p = 0;
2026   unsigned int regno;
2027   int i;
2028
2029   if (current_frame_info.initialized)
2030     return;
2031
2032   memset (&current_frame_info, 0, sizeof current_frame_info);
2033   CLEAR_HARD_REG_SET (mask);
2034
2035   /* Don't allocate scratches to the return register.  */
2036   diddle_return_value (mark_reg_gr_used_mask, NULL);
2037
2038   /* Don't allocate scratches to the EH scratch registers.  */
2039   if (cfun->machine->ia64_eh_epilogue_sp)
2040     mark_reg_gr_used_mask (cfun->machine->ia64_eh_epilogue_sp, NULL);
2041   if (cfun->machine->ia64_eh_epilogue_bsp)
2042     mark_reg_gr_used_mask (cfun->machine->ia64_eh_epilogue_bsp, NULL);
2043
2044   /* Find the size of the register stack frame.  We have only 80 local
2045      registers, because we reserve 8 for the inputs and 8 for the
2046      outputs.  */
2047
2048   /* Skip HARD_FRAME_POINTER_REGNUM (loc79) when frame_pointer_needed,
2049      since we'll be adjusting that down later.  */
2050   regno = LOC_REG (78) + ! frame_pointer_needed;
2051   for (; regno >= LOC_REG (0); regno--)
2052     if (regs_ever_live[regno])
2053       break;
2054   current_frame_info.n_local_regs = regno - LOC_REG (0) + 1;
2055
2056   /* For functions marked with the syscall_linkage attribute, we must mark
2057      all eight input registers as in use, so that locals aren't visible to
2058      the caller.  */
2059
2060   if (cfun->machine->n_varargs > 0
2061       || lookup_attribute ("syscall_linkage",
2062                            TYPE_ATTRIBUTES (TREE_TYPE (current_function_decl))))
2063     current_frame_info.n_input_regs = 8;
2064   else
2065     {
2066       for (regno = IN_REG (7); regno >= IN_REG (0); regno--)
2067         if (regs_ever_live[regno])
2068           break;
2069       current_frame_info.n_input_regs = regno - IN_REG (0) + 1;
2070     }
2071
2072   for (regno = OUT_REG (7); regno >= OUT_REG (0); regno--)
2073     if (regs_ever_live[regno])
2074       break;
2075   i = regno - OUT_REG (0) + 1;
2076
2077   /* When -p profiling, we need one output register for the mcount argument.
2078      Likewise for -a profiling for the bb_init_func argument.  For -ax
2079      profiling, we need two output registers for the two bb_init_trace_func
2080      arguments.  */
2081   if (current_function_profile)
2082     i = MAX (i, 1);
2083   current_frame_info.n_output_regs = i;
2084
2085   /* ??? No rotating register support yet.  */
2086   current_frame_info.n_rotate_regs = 0;
2087
2088   /* Discover which registers need spilling, and how much room that
2089      will take.  Begin with floating point and general registers,
2090      which will always wind up on the stack.  */
2091
2092   for (regno = FR_REG (2); regno <= FR_REG (127); regno++)
2093     if (regs_ever_live[regno] && ! call_used_regs[regno])
2094       {
2095         SET_HARD_REG_BIT (mask, regno);
2096         spill_size += 16;
2097         n_spilled += 1;
2098         spilled_fr_p = 1;
2099       }
2100
2101   for (regno = GR_REG (1); regno <= GR_REG (31); regno++)
2102     if (regs_ever_live[regno] && ! call_used_regs[regno])
2103       {
2104         SET_HARD_REG_BIT (mask, regno);
2105         spill_size += 8;
2106         n_spilled += 1;
2107         spilled_gr_p = 1;
2108       }
2109
2110   for (regno = BR_REG (1); regno <= BR_REG (7); regno++)
2111     if (regs_ever_live[regno] && ! call_used_regs[regno])
2112       {
2113         SET_HARD_REG_BIT (mask, regno);
2114         spill_size += 8;
2115         n_spilled += 1;
2116       }
2117
2118   /* Now come all special registers that might get saved in other
2119      general registers.  */
2120
2121   if (frame_pointer_needed)
2122     {
2123       current_frame_info.reg_fp = find_gr_spill (1);
2124       /* If we did not get a register, then we take LOC79.  This is guaranteed
2125          to be free, even if regs_ever_live is already set, because this is
2126          HARD_FRAME_POINTER_REGNUM.  This requires incrementing n_local_regs,
2127          as we don't count loc79 above.  */
2128       if (current_frame_info.reg_fp == 0)
2129         {
2130           current_frame_info.reg_fp = LOC_REG (79);
2131           current_frame_info.n_local_regs++;
2132         }
2133     }
2134
2135   if (! current_function_is_leaf)
2136     {
2137       /* Emit a save of BR0 if we call other functions.  Do this even
2138          if this function doesn't return, as EH depends on this to be
2139          able to unwind the stack.  */
2140       SET_HARD_REG_BIT (mask, BR_REG (0));
2141
2142       current_frame_info.reg_save_b0 = find_gr_spill (1);
2143       if (current_frame_info.reg_save_b0 == 0)
2144         {
2145           spill_size += 8;
2146           n_spilled += 1;
2147         }
2148
2149       /* Similarly for ar.pfs.  */
2150       SET_HARD_REG_BIT (mask, AR_PFS_REGNUM);
2151       current_frame_info.reg_save_ar_pfs = find_gr_spill (1);
2152       if (current_frame_info.reg_save_ar_pfs == 0)
2153         {
2154           extra_spill_size += 8;
2155           n_spilled += 1;
2156         }
2157
2158       /* Similarly for gp.  Note that if we're calling setjmp, the stacked
2159          registers are clobbered, so we fall back to the stack.  */
2160       current_frame_info.reg_save_gp
2161         = (current_function_calls_setjmp ? 0 : find_gr_spill (1));
2162       if (current_frame_info.reg_save_gp == 0)
2163         {
2164           SET_HARD_REG_BIT (mask, GR_REG (1));
2165           spill_size += 8;
2166           n_spilled += 1;
2167         }
2168     }
2169   else
2170     {
2171       if (regs_ever_live[BR_REG (0)] && ! call_used_regs[BR_REG (0)])
2172         {
2173           SET_HARD_REG_BIT (mask, BR_REG (0));
2174           spill_size += 8;
2175           n_spilled += 1;
2176         }
2177
2178       if (regs_ever_live[AR_PFS_REGNUM])
2179         {
2180           SET_HARD_REG_BIT (mask, AR_PFS_REGNUM);
2181           current_frame_info.reg_save_ar_pfs = find_gr_spill (1);
2182           if (current_frame_info.reg_save_ar_pfs == 0)
2183             {
2184               extra_spill_size += 8;
2185               n_spilled += 1;
2186             }
2187         }
2188     }
2189
2190   /* Unwind descriptor hackery: things are most efficient if we allocate
2191      consecutive GR save registers for RP, PFS, FP in that order. However,
2192      it is absolutely critical that FP get the only hard register that's
2193      guaranteed to be free, so we allocated it first.  If all three did
2194      happen to be allocated hard regs, and are consecutive, rearrange them
2195      into the preferred order now.  */
2196   if (current_frame_info.reg_fp != 0
2197       && current_frame_info.reg_save_b0 == current_frame_info.reg_fp + 1
2198       && current_frame_info.reg_save_ar_pfs == current_frame_info.reg_fp + 2)
2199     {
2200       current_frame_info.reg_save_b0 = current_frame_info.reg_fp;
2201       current_frame_info.reg_save_ar_pfs = current_frame_info.reg_fp + 1;
2202       current_frame_info.reg_fp = current_frame_info.reg_fp + 2;
2203     }
2204
2205   /* See if we need to store the predicate register block.  */
2206   for (regno = PR_REG (0); regno <= PR_REG (63); regno++)
2207     if (regs_ever_live[regno] && ! call_used_regs[regno])
2208       break;
2209   if (regno <= PR_REG (63))
2210     {
2211       SET_HARD_REG_BIT (mask, PR_REG (0));
2212       current_frame_info.reg_save_pr = find_gr_spill (1);
2213       if (current_frame_info.reg_save_pr == 0)
2214         {
2215           extra_spill_size += 8;
2216           n_spilled += 1;
2217         }
2218
2219       /* ??? Mark them all as used so that register renaming and such
2220          are free to use them.  */
2221       for (regno = PR_REG (0); regno <= PR_REG (63); regno++)
2222         regs_ever_live[regno] = 1;
2223     }
2224
2225   /* If we're forced to use st8.spill, we're forced to save and restore
2226      ar.unat as well.  The check for existing liveness allows inline asm
2227      to touch ar.unat.  */
2228   if (spilled_gr_p || cfun->machine->n_varargs
2229       || regs_ever_live[AR_UNAT_REGNUM])
2230     {
2231       regs_ever_live[AR_UNAT_REGNUM] = 1;
2232       SET_HARD_REG_BIT (mask, AR_UNAT_REGNUM);
2233       current_frame_info.reg_save_ar_unat = find_gr_spill (spill_size == 0);
2234       if (current_frame_info.reg_save_ar_unat == 0)
2235         {
2236           extra_spill_size += 8;
2237           n_spilled += 1;
2238         }
2239     }
2240
2241   if (regs_ever_live[AR_LC_REGNUM])
2242     {
2243       SET_HARD_REG_BIT (mask, AR_LC_REGNUM);
2244       current_frame_info.reg_save_ar_lc = find_gr_spill (spill_size == 0);
2245       if (current_frame_info.reg_save_ar_lc == 0)
2246         {
2247           extra_spill_size += 8;
2248           n_spilled += 1;
2249         }
2250     }
2251
2252   /* If we have an odd number of words of pretend arguments written to
2253      the stack, then the FR save area will be unaligned.  We round the
2254      size of this area up to keep things 16 byte aligned.  */
2255   if (spilled_fr_p)
2256     pretend_args_size = IA64_STACK_ALIGN (current_function_pretend_args_size);
2257   else
2258     pretend_args_size = current_function_pretend_args_size;
2259
2260   total_size = (spill_size + extra_spill_size + size + pretend_args_size
2261                 + current_function_outgoing_args_size);
2262   total_size = IA64_STACK_ALIGN (total_size);
2263
2264   /* We always use the 16-byte scratch area provided by the caller, but
2265      if we are a leaf function, there's no one to which we need to provide
2266      a scratch area.  */
2267   if (current_function_is_leaf)
2268     total_size = MAX (0, total_size - 16);
2269
2270   current_frame_info.total_size = total_size;
2271   current_frame_info.spill_cfa_off = pretend_args_size - 16;
2272   current_frame_info.spill_size = spill_size;
2273   current_frame_info.extra_spill_size = extra_spill_size;
2274   COPY_HARD_REG_SET (current_frame_info.mask, mask);
2275   current_frame_info.n_spilled = n_spilled;
2276   current_frame_info.initialized = reload_completed;
2277 }
2278
2279 /* Compute the initial difference between the specified pair of registers.  */
2280
2281 HOST_WIDE_INT
2282 ia64_initial_elimination_offset (int from, int to)
2283 {
2284   HOST_WIDE_INT offset;
2285
2286   ia64_compute_frame_size (get_frame_size ());
2287   switch (from)
2288     {
2289     case FRAME_POINTER_REGNUM:
2290       if (to == HARD_FRAME_POINTER_REGNUM)
2291         {
2292           if (current_function_is_leaf)
2293             offset = -current_frame_info.total_size;
2294           else
2295             offset = -(current_frame_info.total_size
2296                        - current_function_outgoing_args_size - 16);
2297         }
2298       else if (to == STACK_POINTER_REGNUM)
2299         {
2300           if (current_function_is_leaf)
2301             offset = 0;
2302           else
2303             offset = 16 + current_function_outgoing_args_size;
2304         }
2305       else
2306         abort ();
2307       break;
2308
2309     case ARG_POINTER_REGNUM:
2310       /* Arguments start above the 16 byte save area, unless stdarg
2311          in which case we store through the 16 byte save area.  */
2312       if (to == HARD_FRAME_POINTER_REGNUM)
2313         offset = 16 - current_function_pretend_args_size;
2314       else if (to == STACK_POINTER_REGNUM)
2315         offset = (current_frame_info.total_size
2316                   + 16 - current_function_pretend_args_size);
2317       else
2318         abort ();
2319       break;
2320
2321     default:
2322       abort ();
2323     }
2324
2325   return offset;
2326 }
2327
2328 /* If there are more than a trivial number of register spills, we use
2329    two interleaved iterators so that we can get two memory references
2330    per insn group.
2331
2332    In order to simplify things in the prologue and epilogue expanders,
2333    we use helper functions to fix up the memory references after the
2334    fact with the appropriate offsets to a POST_MODIFY memory mode.
2335    The following data structure tracks the state of the two iterators
2336    while insns are being emitted.  */
2337
2338 struct spill_fill_data
2339 {
2340   rtx init_after;               /* point at which to emit initializations */
2341   rtx init_reg[2];              /* initial base register */
2342   rtx iter_reg[2];              /* the iterator registers */
2343   rtx *prev_addr[2];            /* address of last memory use */
2344   rtx prev_insn[2];             /* the insn corresponding to prev_addr */
2345   HOST_WIDE_INT prev_off[2];    /* last offset */
2346   int n_iter;                   /* number of iterators in use */
2347   int next_iter;                /* next iterator to use */
2348   unsigned int save_gr_used_mask;
2349 };
2350
2351 static struct spill_fill_data spill_fill_data;
2352
2353 static void
2354 setup_spill_pointers (int n_spills, rtx init_reg, HOST_WIDE_INT cfa_off)
2355 {
2356   int i;
2357
2358   spill_fill_data.init_after = get_last_insn ();
2359   spill_fill_data.init_reg[0] = init_reg;
2360   spill_fill_data.init_reg[1] = init_reg;
2361   spill_fill_data.prev_addr[0] = NULL;
2362   spill_fill_data.prev_addr[1] = NULL;
2363   spill_fill_data.prev_insn[0] = NULL;
2364   spill_fill_data.prev_insn[1] = NULL;
2365   spill_fill_data.prev_off[0] = cfa_off;
2366   spill_fill_data.prev_off[1] = cfa_off;
2367   spill_fill_data.next_iter = 0;
2368   spill_fill_data.save_gr_used_mask = current_frame_info.gr_used_mask;
2369
2370   spill_fill_data.n_iter = 1 + (n_spills > 2);
2371   for (i = 0; i < spill_fill_data.n_iter; ++i)
2372     {
2373       int regno = next_scratch_gr_reg ();
2374       spill_fill_data.iter_reg[i] = gen_rtx_REG (DImode, regno);
2375       current_frame_info.gr_used_mask |= 1 << regno;
2376     }
2377 }
2378
2379 static void
2380 finish_spill_pointers (void)
2381 {
2382   current_frame_info.gr_used_mask = spill_fill_data.save_gr_used_mask;
2383 }
2384
2385 static rtx
2386 spill_restore_mem (rtx reg, HOST_WIDE_INT cfa_off)
2387 {
2388   int iter = spill_fill_data.next_iter;
2389   HOST_WIDE_INT disp = spill_fill_data.prev_off[iter] - cfa_off;
2390   rtx disp_rtx = GEN_INT (disp);
2391   rtx mem;
2392
2393   if (spill_fill_data.prev_addr[iter])
2394     {
2395       if (CONST_OK_FOR_N (disp))
2396         {
2397           *spill_fill_data.prev_addr[iter]
2398             = gen_rtx_POST_MODIFY (DImode, spill_fill_data.iter_reg[iter],
2399                                    gen_rtx_PLUS (DImode,
2400                                                  spill_fill_data.iter_reg[iter],
2401                                                  disp_rtx));
2402           REG_NOTES (spill_fill_data.prev_insn[iter])
2403             = gen_rtx_EXPR_LIST (REG_INC, spill_fill_data.iter_reg[iter],
2404                                  REG_NOTES (spill_fill_data.prev_insn[iter]));
2405         }
2406       else
2407         {
2408           /* ??? Could use register post_modify for loads.  */
2409           if (! CONST_OK_FOR_I (disp))
2410             {
2411               rtx tmp = gen_rtx_REG (DImode, next_scratch_gr_reg ());
2412               emit_move_insn (tmp, disp_rtx);
2413               disp_rtx = tmp;
2414             }
2415           emit_insn (gen_adddi3 (spill_fill_data.iter_reg[iter],
2416                                  spill_fill_data.iter_reg[iter], disp_rtx));
2417         }
2418     }
2419   /* Micro-optimization: if we've created a frame pointer, it's at
2420      CFA 0, which may allow the real iterator to be initialized lower,
2421      slightly increasing parallelism.  Also, if there are few saves
2422      it may eliminate the iterator entirely.  */
2423   else if (disp == 0
2424            && spill_fill_data.init_reg[iter] == stack_pointer_rtx
2425            && frame_pointer_needed)
2426     {
2427       mem = gen_rtx_MEM (GET_MODE (reg), hard_frame_pointer_rtx);
2428       set_mem_alias_set (mem, get_varargs_alias_set ());
2429       return mem;
2430     }
2431   else
2432     {
2433       rtx seq, insn;
2434
2435       if (disp == 0)
2436         seq = gen_movdi (spill_fill_data.iter_reg[iter],
2437                          spill_fill_data.init_reg[iter]);
2438       else
2439         {
2440           start_sequence ();
2441
2442           if (! CONST_OK_FOR_I (disp))
2443             {
2444               rtx tmp = gen_rtx_REG (DImode, next_scratch_gr_reg ());
2445               emit_move_insn (tmp, disp_rtx);
2446               disp_rtx = tmp;
2447             }
2448
2449           emit_insn (gen_adddi3 (spill_fill_data.iter_reg[iter],
2450                                  spill_fill_data.init_reg[iter],
2451                                  disp_rtx));
2452
2453           seq = get_insns ();
2454           end_sequence ();
2455         }
2456
2457       /* Careful for being the first insn in a sequence.  */
2458       if (spill_fill_data.init_after)
2459         insn = emit_insn_after (seq, spill_fill_data.init_after);
2460       else
2461         {
2462           rtx first = get_insns ();
2463           if (first)
2464             insn = emit_insn_before (seq, first);
2465           else
2466             insn = emit_insn (seq);
2467         }
2468       spill_fill_data.init_after = insn;
2469
2470       /* If DISP is 0, we may or may not have a further adjustment
2471          afterward.  If we do, then the load/store insn may be modified
2472          to be a post-modify.  If we don't, then this copy may be
2473          eliminated by copyprop_hardreg_forward, which makes this
2474          insn garbage, which runs afoul of the sanity check in
2475          propagate_one_insn.  So mark this insn as legal to delete.  */
2476       if (disp == 0)
2477         REG_NOTES(insn) = gen_rtx_EXPR_LIST (REG_MAYBE_DEAD, const0_rtx,
2478                                              REG_NOTES (insn));
2479     }
2480
2481   mem = gen_rtx_MEM (GET_MODE (reg), spill_fill_data.iter_reg[iter]);
2482
2483   /* ??? Not all of the spills are for varargs, but some of them are.
2484      The rest of the spills belong in an alias set of their own.  But
2485      it doesn't actually hurt to include them here.  */
2486   set_mem_alias_set (mem, get_varargs_alias_set ());
2487
2488   spill_fill_data.prev_addr[iter] = &XEXP (mem, 0);
2489   spill_fill_data.prev_off[iter] = cfa_off;
2490
2491   if (++iter >= spill_fill_data.n_iter)
2492     iter = 0;
2493   spill_fill_data.next_iter = iter;
2494
2495   return mem;
2496 }
2497
2498 static void
2499 do_spill (rtx (*move_fn) (rtx, rtx, rtx), rtx reg, HOST_WIDE_INT cfa_off,
2500           rtx frame_reg)
2501 {
2502   int iter = spill_fill_data.next_iter;
2503   rtx mem, insn;
2504
2505   mem = spill_restore_mem (reg, cfa_off);
2506   insn = emit_insn ((*move_fn) (mem, reg, GEN_INT (cfa_off)));
2507   spill_fill_data.prev_insn[iter] = insn;
2508
2509   if (frame_reg)
2510     {
2511       rtx base;
2512       HOST_WIDE_INT off;
2513
2514       RTX_FRAME_RELATED_P (insn) = 1;
2515
2516       /* Don't even pretend that the unwind code can intuit its way
2517          through a pair of interleaved post_modify iterators.  Just
2518          provide the correct answer.  */
2519
2520       if (frame_pointer_needed)
2521         {
2522           base = hard_frame_pointer_rtx;
2523           off = - cfa_off;
2524         }
2525       else
2526         {
2527           base = stack_pointer_rtx;
2528           off = current_frame_info.total_size - cfa_off;
2529         }
2530
2531       REG_NOTES (insn)
2532         = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
2533                 gen_rtx_SET (VOIDmode,
2534                              gen_rtx_MEM (GET_MODE (reg),
2535                                           plus_constant (base, off)),
2536                              frame_reg),
2537                 REG_NOTES (insn));
2538     }
2539 }
2540
2541 static void
2542 do_restore (rtx (*move_fn) (rtx, rtx, rtx), rtx reg, HOST_WIDE_INT cfa_off)
2543 {
2544   int iter = spill_fill_data.next_iter;
2545   rtx insn;
2546
2547   insn = emit_insn ((*move_fn) (reg, spill_restore_mem (reg, cfa_off),
2548                                 GEN_INT (cfa_off)));
2549   spill_fill_data.prev_insn[iter] = insn;
2550 }
2551
2552 /* Wrapper functions that discards the CONST_INT spill offset.  These
2553    exist so that we can give gr_spill/gr_fill the offset they need and
2554    use a consistent function interface.  */
2555
2556 static rtx
2557 gen_movdi_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2558 {
2559   return gen_movdi (dest, src);
2560 }
2561
2562 static rtx
2563 gen_fr_spill_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2564 {
2565   return gen_fr_spill (dest, src);
2566 }
2567
2568 static rtx
2569 gen_fr_restore_x (rtx dest, rtx src, rtx offset ATTRIBUTE_UNUSED)
2570 {
2571   return gen_fr_restore (dest, src);
2572 }
2573
2574 /* Called after register allocation to add any instructions needed for the
2575    prologue.  Using a prologue insn is favored compared to putting all of the
2576    instructions in output_function_prologue(), since it allows the scheduler
2577    to intermix instructions with the saves of the caller saved registers.  In
2578    some cases, it might be necessary to emit a barrier instruction as the last
2579    insn to prevent such scheduling.
2580
2581    Also any insns generated here should have RTX_FRAME_RELATED_P(insn) = 1
2582    so that the debug info generation code can handle them properly.
2583
2584    The register save area is layed out like so:
2585    cfa+16
2586         [ varargs spill area ]
2587         [ fr register spill area ]
2588         [ br register spill area ]
2589         [ ar register spill area ]
2590         [ pr register spill area ]
2591         [ gr register spill area ] */
2592
2593 /* ??? Get inefficient code when the frame size is larger than can fit in an
2594    adds instruction.  */
2595
2596 void
2597 ia64_expand_prologue (void)
2598 {
2599   rtx insn, ar_pfs_save_reg, ar_unat_save_reg;
2600   int i, epilogue_p, regno, alt_regno, cfa_off, n_varargs;
2601   rtx reg, alt_reg;
2602
2603   ia64_compute_frame_size (get_frame_size ());
2604   last_scratch_gr_reg = 15;
2605
2606   /* If there is no epilogue, then we don't need some prologue insns.
2607      We need to avoid emitting the dead prologue insns, because flow
2608      will complain about them.  */
2609   if (optimize)
2610     {
2611       edge e;
2612
2613       for (e = EXIT_BLOCK_PTR->pred; e ; e = e->pred_next)
2614         if ((e->flags & EDGE_FAKE) == 0
2615             && (e->flags & EDGE_FALLTHRU) != 0)
2616           break;
2617       epilogue_p = (e != NULL);
2618     }
2619   else
2620     epilogue_p = 1;
2621
2622   /* Set the local, input, and output register names.  We need to do this
2623      for GNU libc, which creates crti.S/crtn.S by splitting initfini.c in
2624      half.  If we use in/loc/out register names, then we get assembler errors
2625      in crtn.S because there is no alloc insn or regstk directive in there.  */
2626   if (! TARGET_REG_NAMES)
2627     {
2628       int inputs = current_frame_info.n_input_regs;
2629       int locals = current_frame_info.n_local_regs;
2630       int outputs = current_frame_info.n_output_regs;
2631
2632       for (i = 0; i < inputs; i++)
2633         reg_names[IN_REG (i)] = ia64_reg_numbers[i];
2634       for (i = 0; i < locals; i++)
2635         reg_names[LOC_REG (i)] = ia64_reg_numbers[inputs + i];
2636       for (i = 0; i < outputs; i++)
2637         reg_names[OUT_REG (i)] = ia64_reg_numbers[inputs + locals + i];
2638     }
2639
2640   /* Set the frame pointer register name.  The regnum is logically loc79,
2641      but of course we'll not have allocated that many locals.  Rather than
2642      worrying about renumbering the existing rtxs, we adjust the name.  */
2643   /* ??? This code means that we can never use one local register when
2644      there is a frame pointer.  loc79 gets wasted in this case, as it is
2645      renamed to a register that will never be used.  See also the try_locals
2646      code in find_gr_spill.  */
2647   if (current_frame_info.reg_fp)
2648     {
2649       const char *tmp = reg_names[HARD_FRAME_POINTER_REGNUM];
2650       reg_names[HARD_FRAME_POINTER_REGNUM]
2651         = reg_names[current_frame_info.reg_fp];
2652       reg_names[current_frame_info.reg_fp] = tmp;
2653     }
2654
2655   /* We don't need an alloc instruction if we've used no outputs or locals.  */
2656   if (current_frame_info.n_local_regs == 0
2657       && current_frame_info.n_output_regs == 0
2658       && current_frame_info.n_input_regs <= current_function_args_info.int_regs
2659       && !TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM))
2660     {
2661       /* If there is no alloc, but there are input registers used, then we
2662          need a .regstk directive.  */
2663       current_frame_info.need_regstk = (TARGET_REG_NAMES != 0);
2664       ar_pfs_save_reg = NULL_RTX;
2665     }
2666   else
2667     {
2668       current_frame_info.need_regstk = 0;
2669
2670       if (current_frame_info.reg_save_ar_pfs)
2671         regno = current_frame_info.reg_save_ar_pfs;
2672       else
2673         regno = next_scratch_gr_reg ();
2674       ar_pfs_save_reg = gen_rtx_REG (DImode, regno);
2675
2676       insn = emit_insn (gen_alloc (ar_pfs_save_reg,
2677                                    GEN_INT (current_frame_info.n_input_regs),
2678                                    GEN_INT (current_frame_info.n_local_regs),
2679                                    GEN_INT (current_frame_info.n_output_regs),
2680                                    GEN_INT (current_frame_info.n_rotate_regs)));
2681       RTX_FRAME_RELATED_P (insn) = (current_frame_info.reg_save_ar_pfs != 0);
2682     }
2683
2684   /* Set up frame pointer, stack pointer, and spill iterators.  */
2685
2686   n_varargs = cfun->machine->n_varargs;
2687   setup_spill_pointers (current_frame_info.n_spilled + n_varargs,
2688                         stack_pointer_rtx, 0);
2689
2690   if (frame_pointer_needed)
2691     {
2692       insn = emit_move_insn (hard_frame_pointer_rtx, stack_pointer_rtx);
2693       RTX_FRAME_RELATED_P (insn) = 1;
2694     }
2695
2696   if (current_frame_info.total_size != 0)
2697     {
2698       rtx frame_size_rtx = GEN_INT (- current_frame_info.total_size);
2699       rtx offset;
2700
2701       if (CONST_OK_FOR_I (- current_frame_info.total_size))
2702         offset = frame_size_rtx;
2703       else
2704         {
2705           regno = next_scratch_gr_reg ();
2706           offset = gen_rtx_REG (DImode, regno);
2707           emit_move_insn (offset, frame_size_rtx);
2708         }
2709
2710       insn = emit_insn (gen_adddi3 (stack_pointer_rtx,
2711                                     stack_pointer_rtx, offset));
2712
2713       if (! frame_pointer_needed)
2714         {
2715           RTX_FRAME_RELATED_P (insn) = 1;
2716           if (GET_CODE (offset) != CONST_INT)
2717             {
2718               REG_NOTES (insn)
2719                 = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
2720                         gen_rtx_SET (VOIDmode,
2721                                      stack_pointer_rtx,
2722                                      gen_rtx_PLUS (DImode,
2723                                                    stack_pointer_rtx,
2724                                                    frame_size_rtx)),
2725                         REG_NOTES (insn));
2726             }
2727         }
2728
2729       /* ??? At this point we must generate a magic insn that appears to
2730          modify the stack pointer, the frame pointer, and all spill
2731          iterators.  This would allow the most scheduling freedom.  For
2732          now, just hard stop.  */
2733       emit_insn (gen_blockage ());
2734     }
2735
2736   /* Must copy out ar.unat before doing any integer spills.  */
2737   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
2738     {
2739       if (current_frame_info.reg_save_ar_unat)
2740         ar_unat_save_reg
2741           = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_unat);
2742       else
2743         {
2744           alt_regno = next_scratch_gr_reg ();
2745           ar_unat_save_reg = gen_rtx_REG (DImode, alt_regno);
2746           current_frame_info.gr_used_mask |= 1 << alt_regno;
2747         }
2748
2749       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
2750       insn = emit_move_insn (ar_unat_save_reg, reg);
2751       RTX_FRAME_RELATED_P (insn) = (current_frame_info.reg_save_ar_unat != 0);
2752
2753       /* Even if we're not going to generate an epilogue, we still
2754          need to save the register so that EH works.  */
2755       if (! epilogue_p && current_frame_info.reg_save_ar_unat)
2756         emit_insn (gen_prologue_use (ar_unat_save_reg));
2757     }
2758   else
2759     ar_unat_save_reg = NULL_RTX;
2760
2761   /* Spill all varargs registers.  Do this before spilling any GR registers,
2762      since we want the UNAT bits for the GR registers to override the UNAT
2763      bits from varargs, which we don't care about.  */
2764
2765   cfa_off = -16;
2766   for (regno = GR_ARG_FIRST + 7; n_varargs > 0; --n_varargs, --regno)
2767     {
2768       reg = gen_rtx_REG (DImode, regno);
2769       do_spill (gen_gr_spill, reg, cfa_off += 8, NULL_RTX);
2770     }
2771
2772   /* Locate the bottom of the register save area.  */
2773   cfa_off = (current_frame_info.spill_cfa_off
2774              + current_frame_info.spill_size
2775              + current_frame_info.extra_spill_size);
2776
2777   /* Save the predicate register block either in a register or in memory.  */
2778   if (TEST_HARD_REG_BIT (current_frame_info.mask, PR_REG (0)))
2779     {
2780       reg = gen_rtx_REG (DImode, PR_REG (0));
2781       if (current_frame_info.reg_save_pr != 0)
2782         {
2783           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_pr);
2784           insn = emit_move_insn (alt_reg, reg);
2785
2786           /* ??? Denote pr spill/fill by a DImode move that modifies all
2787              64 hard registers.  */
2788           RTX_FRAME_RELATED_P (insn) = 1;
2789           REG_NOTES (insn)
2790             = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
2791                         gen_rtx_SET (VOIDmode, alt_reg, reg),
2792                         REG_NOTES (insn));
2793
2794           /* Even if we're not going to generate an epilogue, we still
2795              need to save the register so that EH works.  */
2796           if (! epilogue_p)
2797             emit_insn (gen_prologue_use (alt_reg));
2798         }
2799       else
2800         {
2801           alt_regno = next_scratch_gr_reg ();
2802           alt_reg = gen_rtx_REG (DImode, alt_regno);
2803           insn = emit_move_insn (alt_reg, reg);
2804           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
2805           cfa_off -= 8;
2806         }
2807     }
2808
2809   /* Handle AR regs in numerical order.  All of them get special handling.  */
2810   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM)
2811       && current_frame_info.reg_save_ar_unat == 0)
2812     {
2813       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
2814       do_spill (gen_movdi_x, ar_unat_save_reg, cfa_off, reg);
2815       cfa_off -= 8;
2816     }
2817
2818   /* The alloc insn already copied ar.pfs into a general register.  The
2819      only thing we have to do now is copy that register to a stack slot
2820      if we'd not allocated a local register for the job.  */
2821   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM)
2822       && current_frame_info.reg_save_ar_pfs == 0)
2823     {
2824       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
2825       do_spill (gen_movdi_x, ar_pfs_save_reg, cfa_off, reg);
2826       cfa_off -= 8;
2827     }
2828
2829   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_LC_REGNUM))
2830     {
2831       reg = gen_rtx_REG (DImode, AR_LC_REGNUM);
2832       if (current_frame_info.reg_save_ar_lc != 0)
2833         {
2834           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_lc);
2835           insn = emit_move_insn (alt_reg, reg);
2836           RTX_FRAME_RELATED_P (insn) = 1;
2837
2838           /* Even if we're not going to generate an epilogue, we still
2839              need to save the register so that EH works.  */
2840           if (! epilogue_p)
2841             emit_insn (gen_prologue_use (alt_reg));
2842         }
2843       else
2844         {
2845           alt_regno = next_scratch_gr_reg ();
2846           alt_reg = gen_rtx_REG (DImode, alt_regno);
2847           emit_move_insn (alt_reg, reg);
2848           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
2849           cfa_off -= 8;
2850         }
2851     }
2852
2853   if (current_frame_info.reg_save_gp)
2854     {
2855       insn = emit_move_insn (gen_rtx_REG (DImode,
2856                                           current_frame_info.reg_save_gp),
2857                              pic_offset_table_rtx);
2858       /* We don't know for sure yet if this is actually needed, since
2859          we've not split the PIC call patterns.  If all of the calls
2860          are indirect, and not followed by any uses of the gp, then
2861          this save is dead.  Allow it to go away.  */
2862       REG_NOTES (insn)
2863         = gen_rtx_EXPR_LIST (REG_MAYBE_DEAD, const0_rtx, REG_NOTES (insn));
2864     }
2865
2866   /* We should now be at the base of the gr/br/fr spill area.  */
2867   if (cfa_off != (current_frame_info.spill_cfa_off
2868                   + current_frame_info.spill_size))
2869     abort ();
2870
2871   /* Spill all general registers.  */
2872   for (regno = GR_REG (1); regno <= GR_REG (31); ++regno)
2873     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
2874       {
2875         reg = gen_rtx_REG (DImode, regno);
2876         do_spill (gen_gr_spill, reg, cfa_off, reg);
2877         cfa_off -= 8;
2878       }
2879
2880   /* Handle BR0 specially -- it may be getting stored permanently in
2881      some GR register.  */
2882   if (TEST_HARD_REG_BIT (current_frame_info.mask, BR_REG (0)))
2883     {
2884       reg = gen_rtx_REG (DImode, BR_REG (0));
2885       if (current_frame_info.reg_save_b0 != 0)
2886         {
2887           alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_b0);
2888           insn = emit_move_insn (alt_reg, reg);
2889           RTX_FRAME_RELATED_P (insn) = 1;
2890
2891           /* Even if we're not going to generate an epilogue, we still
2892              need to save the register so that EH works.  */
2893           if (! epilogue_p)
2894             emit_insn (gen_prologue_use (alt_reg));
2895         }
2896       else
2897         {
2898           alt_regno = next_scratch_gr_reg ();
2899           alt_reg = gen_rtx_REG (DImode, alt_regno);
2900           emit_move_insn (alt_reg, reg);
2901           do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
2902           cfa_off -= 8;
2903         }
2904     }
2905
2906   /* Spill the rest of the BR registers.  */
2907   for (regno = BR_REG (1); regno <= BR_REG (7); ++regno)
2908     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
2909       {
2910         alt_regno = next_scratch_gr_reg ();
2911         alt_reg = gen_rtx_REG (DImode, alt_regno);
2912         reg = gen_rtx_REG (DImode, regno);
2913         emit_move_insn (alt_reg, reg);
2914         do_spill (gen_movdi_x, alt_reg, cfa_off, reg);
2915         cfa_off -= 8;
2916       }
2917
2918   /* Align the frame and spill all FR registers.  */
2919   for (regno = FR_REG (2); regno <= FR_REG (127); ++regno)
2920     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
2921       {
2922         if (cfa_off & 15)
2923           abort ();
2924         reg = gen_rtx_REG (XFmode, regno);
2925         do_spill (gen_fr_spill_x, reg, cfa_off, reg);
2926         cfa_off -= 16;
2927       }
2928
2929   if (cfa_off != current_frame_info.spill_cfa_off)
2930     abort ();
2931
2932   finish_spill_pointers ();
2933 }
2934
2935 /* Called after register allocation to add any instructions needed for the
2936    epilogue.  Using an epilogue insn is favored compared to putting all of the
2937    instructions in output_function_prologue(), since it allows the scheduler
2938    to intermix instructions with the saves of the caller saved registers.  In
2939    some cases, it might be necessary to emit a barrier instruction as the last
2940    insn to prevent such scheduling.  */
2941
2942 void
2943 ia64_expand_epilogue (int sibcall_p)
2944 {
2945   rtx insn, reg, alt_reg, ar_unat_save_reg;
2946   int regno, alt_regno, cfa_off;
2947
2948   ia64_compute_frame_size (get_frame_size ());
2949
2950   /* If there is a frame pointer, then we use it instead of the stack
2951      pointer, so that the stack pointer does not need to be valid when
2952      the epilogue starts.  See EXIT_IGNORE_STACK.  */
2953   if (frame_pointer_needed)
2954     setup_spill_pointers (current_frame_info.n_spilled,
2955                           hard_frame_pointer_rtx, 0);
2956   else
2957     setup_spill_pointers (current_frame_info.n_spilled, stack_pointer_rtx,
2958                           current_frame_info.total_size);
2959
2960   if (current_frame_info.total_size != 0)
2961     {
2962       /* ??? At this point we must generate a magic insn that appears to
2963          modify the spill iterators and the frame pointer.  This would
2964          allow the most scheduling freedom.  For now, just hard stop.  */
2965       emit_insn (gen_blockage ());
2966     }
2967
2968   /* Locate the bottom of the register save area.  */
2969   cfa_off = (current_frame_info.spill_cfa_off
2970              + current_frame_info.spill_size
2971              + current_frame_info.extra_spill_size);
2972
2973   /* Restore the predicate registers.  */
2974   if (TEST_HARD_REG_BIT (current_frame_info.mask, PR_REG (0)))
2975     {
2976       if (current_frame_info.reg_save_pr != 0)
2977         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_pr);
2978       else
2979         {
2980           alt_regno = next_scratch_gr_reg ();
2981           alt_reg = gen_rtx_REG (DImode, alt_regno);
2982           do_restore (gen_movdi_x, alt_reg, cfa_off);
2983           cfa_off -= 8;
2984         }
2985       reg = gen_rtx_REG (DImode, PR_REG (0));
2986       emit_move_insn (reg, alt_reg);
2987     }
2988
2989   /* Restore the application registers.  */
2990
2991   /* Load the saved unat from the stack, but do not restore it until
2992      after the GRs have been restored.  */
2993   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
2994     {
2995       if (current_frame_info.reg_save_ar_unat != 0)
2996         ar_unat_save_reg
2997           = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_unat);
2998       else
2999         {
3000           alt_regno = next_scratch_gr_reg ();
3001           ar_unat_save_reg = gen_rtx_REG (DImode, alt_regno);
3002           current_frame_info.gr_used_mask |= 1 << alt_regno;
3003           do_restore (gen_movdi_x, ar_unat_save_reg, cfa_off);
3004           cfa_off -= 8;
3005         }
3006     }
3007   else
3008     ar_unat_save_reg = NULL_RTX;
3009
3010   if (current_frame_info.reg_save_ar_pfs != 0)
3011     {
3012       alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_pfs);
3013       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
3014       emit_move_insn (reg, alt_reg);
3015     }
3016   else if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_PFS_REGNUM))
3017     {
3018       alt_regno = next_scratch_gr_reg ();
3019       alt_reg = gen_rtx_REG (DImode, alt_regno);
3020       do_restore (gen_movdi_x, alt_reg, cfa_off);
3021       cfa_off -= 8;
3022       reg = gen_rtx_REG (DImode, AR_PFS_REGNUM);
3023       emit_move_insn (reg, alt_reg);
3024     }
3025
3026   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_LC_REGNUM))
3027     {
3028       if (current_frame_info.reg_save_ar_lc != 0)
3029         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_ar_lc);
3030       else
3031         {
3032           alt_regno = next_scratch_gr_reg ();
3033           alt_reg = gen_rtx_REG (DImode, alt_regno);
3034           do_restore (gen_movdi_x, alt_reg, cfa_off);
3035           cfa_off -= 8;
3036         }
3037       reg = gen_rtx_REG (DImode, AR_LC_REGNUM);
3038       emit_move_insn (reg, alt_reg);
3039     }
3040
3041   /* We should now be at the base of the gr/br/fr spill area.  */
3042   if (cfa_off != (current_frame_info.spill_cfa_off
3043                   + current_frame_info.spill_size))
3044     abort ();
3045
3046   /* The GP may be stored on the stack in the prologue, but it's
3047      never restored in the epilogue.  Skip the stack slot.  */
3048   if (TEST_HARD_REG_BIT (current_frame_info.mask, GR_REG (1)))
3049     cfa_off -= 8;
3050
3051   /* Restore all general registers.  */
3052   for (regno = GR_REG (2); regno <= GR_REG (31); ++regno)
3053     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3054       {
3055         reg = gen_rtx_REG (DImode, regno);
3056         do_restore (gen_gr_restore, reg, cfa_off);
3057         cfa_off -= 8;
3058       }
3059
3060   /* Restore the branch registers.  Handle B0 specially, as it may
3061      have gotten stored in some GR register.  */
3062   if (TEST_HARD_REG_BIT (current_frame_info.mask, BR_REG (0)))
3063     {
3064       if (current_frame_info.reg_save_b0 != 0)
3065         alt_reg = gen_rtx_REG (DImode, current_frame_info.reg_save_b0);
3066       else
3067         {
3068           alt_regno = next_scratch_gr_reg ();
3069           alt_reg = gen_rtx_REG (DImode, alt_regno);
3070           do_restore (gen_movdi_x, alt_reg, cfa_off);
3071           cfa_off -= 8;
3072         }
3073       reg = gen_rtx_REG (DImode, BR_REG (0));
3074       emit_move_insn (reg, alt_reg);
3075     }
3076
3077   for (regno = BR_REG (1); regno <= BR_REG (7); ++regno)
3078     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3079       {
3080         alt_regno = next_scratch_gr_reg ();
3081         alt_reg = gen_rtx_REG (DImode, alt_regno);
3082         do_restore (gen_movdi_x, alt_reg, cfa_off);
3083         cfa_off -= 8;
3084         reg = gen_rtx_REG (DImode, regno);
3085         emit_move_insn (reg, alt_reg);
3086       }
3087
3088   /* Restore floating point registers.  */
3089   for (regno = FR_REG (2); regno <= FR_REG (127); ++regno)
3090     if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3091       {
3092         if (cfa_off & 15)
3093           abort ();
3094         reg = gen_rtx_REG (XFmode, regno);
3095         do_restore (gen_fr_restore_x, reg, cfa_off);
3096         cfa_off -= 16;
3097       }
3098
3099   /* Restore ar.unat for real.  */
3100   if (TEST_HARD_REG_BIT (current_frame_info.mask, AR_UNAT_REGNUM))
3101     {
3102       reg = gen_rtx_REG (DImode, AR_UNAT_REGNUM);
3103       emit_move_insn (reg, ar_unat_save_reg);
3104     }
3105
3106   if (cfa_off != current_frame_info.spill_cfa_off)
3107     abort ();
3108
3109   finish_spill_pointers ();
3110
3111   if (current_frame_info.total_size || cfun->machine->ia64_eh_epilogue_sp)
3112     {
3113       /* ??? At this point we must generate a magic insn that appears to
3114          modify the spill iterators, the stack pointer, and the frame
3115          pointer.  This would allow the most scheduling freedom.  For now,
3116          just hard stop.  */
3117       emit_insn (gen_blockage ());
3118     }
3119
3120   if (cfun->machine->ia64_eh_epilogue_sp)
3121     emit_move_insn (stack_pointer_rtx, cfun->machine->ia64_eh_epilogue_sp);
3122   else if (frame_pointer_needed)
3123     {
3124       insn = emit_move_insn (stack_pointer_rtx, hard_frame_pointer_rtx);
3125       RTX_FRAME_RELATED_P (insn) = 1;
3126     }
3127   else if (current_frame_info.total_size)
3128     {
3129       rtx offset, frame_size_rtx;
3130
3131       frame_size_rtx = GEN_INT (current_frame_info.total_size);
3132       if (CONST_OK_FOR_I (current_frame_info.total_size))
3133         offset = frame_size_rtx;
3134       else
3135         {
3136           regno = next_scratch_gr_reg ();
3137           offset = gen_rtx_REG (DImode, regno);
3138           emit_move_insn (offset, frame_size_rtx);
3139         }
3140
3141       insn = emit_insn (gen_adddi3 (stack_pointer_rtx, stack_pointer_rtx,
3142                                     offset));
3143
3144       RTX_FRAME_RELATED_P (insn) = 1;
3145       if (GET_CODE (offset) != CONST_INT)
3146         {
3147           REG_NOTES (insn)
3148             = gen_rtx_EXPR_LIST (REG_FRAME_RELATED_EXPR,
3149                         gen_rtx_SET (VOIDmode,
3150                                      stack_pointer_rtx,
3151                                      gen_rtx_PLUS (DImode,
3152                                                    stack_pointer_rtx,
3153                                                    frame_size_rtx)),
3154                         REG_NOTES (insn));
3155         }
3156     }
3157
3158   if (cfun->machine->ia64_eh_epilogue_bsp)
3159     emit_insn (gen_set_bsp (cfun->machine->ia64_eh_epilogue_bsp));
3160
3161   if (! sibcall_p)
3162     emit_jump_insn (gen_return_internal (gen_rtx_REG (DImode, BR_REG (0))));
3163   else
3164     {
3165       int fp = GR_REG (2);
3166       /* We need a throw away register here, r0 and r1 are reserved, so r2 is the
3167          first available call clobbered register.  If there was a frame_pointer
3168          register, we may have swapped the names of r2 and HARD_FRAME_POINTER_REGNUM,
3169          so we have to make sure we're using the string "r2" when emitting
3170          the register name for the assembler.  */
3171       if (current_frame_info.reg_fp && current_frame_info.reg_fp == GR_REG (2))
3172         fp = HARD_FRAME_POINTER_REGNUM;
3173
3174       /* We must emit an alloc to force the input registers to become output
3175          registers.  Otherwise, if the callee tries to pass its parameters
3176          through to another call without an intervening alloc, then these
3177          values get lost.  */
3178       /* ??? We don't need to preserve all input registers.  We only need to
3179          preserve those input registers used as arguments to the sibling call.
3180          It is unclear how to compute that number here.  */
3181       if (current_frame_info.n_input_regs != 0)
3182         emit_insn (gen_alloc (gen_rtx_REG (DImode, fp),
3183                               const0_rtx, const0_rtx,
3184                               GEN_INT (current_frame_info.n_input_regs),
3185                               const0_rtx));
3186     }
3187 }
3188
3189 /* Return 1 if br.ret can do all the work required to return from a
3190    function.  */
3191
3192 int
3193 ia64_direct_return (void)
3194 {
3195   if (reload_completed && ! frame_pointer_needed)
3196     {
3197       ia64_compute_frame_size (get_frame_size ());
3198
3199       return (current_frame_info.total_size == 0
3200               && current_frame_info.n_spilled == 0
3201               && current_frame_info.reg_save_b0 == 0
3202               && current_frame_info.reg_save_pr == 0
3203               && current_frame_info.reg_save_ar_pfs == 0
3204               && current_frame_info.reg_save_ar_unat == 0
3205               && current_frame_info.reg_save_ar_lc == 0);
3206     }
3207   return 0;
3208 }
3209
3210 /* Return the magic cookie that we use to hold the return address
3211    during early compilation.  */
3212
3213 rtx
3214 ia64_return_addr_rtx (HOST_WIDE_INT count, rtx frame ATTRIBUTE_UNUSED)
3215 {
3216   if (count != 0)
3217     return NULL;
3218   return gen_rtx_UNSPEC (Pmode, gen_rtvec (1, const0_rtx), UNSPEC_RET_ADDR);
3219 }
3220
3221 /* Split this value after reload, now that we know where the return
3222    address is saved.  */
3223
3224 void
3225 ia64_split_return_addr_rtx (rtx dest)
3226 {
3227   rtx src;
3228
3229   if (TEST_HARD_REG_BIT (current_frame_info.mask, BR_REG (0)))
3230     {
3231       if (current_frame_info.reg_save_b0 != 0)
3232         src = gen_rtx_REG (DImode, current_frame_info.reg_save_b0);
3233       else
3234         {
3235           HOST_WIDE_INT off;
3236           unsigned int regno;
3237
3238           /* Compute offset from CFA for BR0.  */
3239           /* ??? Must be kept in sync with ia64_expand_prologue.  */
3240           off = (current_frame_info.spill_cfa_off
3241                  + current_frame_info.spill_size);
3242           for (regno = GR_REG (1); regno <= GR_REG (31); ++regno)
3243             if (TEST_HARD_REG_BIT (current_frame_info.mask, regno))
3244               off -= 8;
3245
3246           /* Convert CFA offset to a register based offset.  */
3247           if (frame_pointer_needed)
3248             src = hard_frame_pointer_rtx;
3249           else
3250             {
3251               src = stack_pointer_rtx;
3252               off += current_frame_info.total_size;
3253             }
3254
3255           /* Load address into scratch register.  */
3256           if (CONST_OK_FOR_I (off))
3257             emit_insn (gen_adddi3 (dest, src, GEN_INT (off)));
3258           else
3259             {
3260               emit_move_insn (dest, GEN_INT (off));
3261               emit_insn (gen_adddi3 (dest, src, dest));
3262             }
3263
3264           src = gen_rtx_MEM (Pmode, dest);
3265         }
3266     }
3267   else
3268     src = gen_rtx_REG (DImode, BR_REG (0));
3269
3270   emit_move_insn (dest, src);
3271 }
3272
3273 int
3274 ia64_hard_regno_rename_ok (int from, int to)
3275 {
3276   /* Don't clobber any of the registers we reserved for the prologue.  */
3277   if (to == current_frame_info.reg_fp
3278       || to == current_frame_info.reg_save_b0
3279       || to == current_frame_info.reg_save_pr
3280       || to == current_frame_info.reg_save_ar_pfs
3281       || to == current_frame_info.reg_save_ar_unat
3282       || to == current_frame_info.reg_save_ar_lc)
3283     return 0;
3284
3285   if (from == current_frame_info.reg_fp
3286       || from == current_frame_info.reg_save_b0
3287       || from == current_frame_info.reg_save_pr
3288       || from == current_frame_info.reg_save_ar_pfs
3289       || from == current_frame_info.reg_save_ar_unat
3290       || from == current_frame_info.reg_save_ar_lc)
3291     return 0;
3292
3293   /* Don't use output registers outside the register frame.  */
3294   if (OUT_REGNO_P (to) && to >= OUT_REG (current_frame_info.n_output_regs))
3295     return 0;
3296
3297   /* Retain even/oddness on predicate register pairs.  */
3298   if (PR_REGNO_P (from) && PR_REGNO_P (to))
3299     return (from & 1) == (to & 1);
3300
3301   return 1;
3302 }
3303
3304 /* Target hook for assembling integer objects.  Handle word-sized
3305    aligned objects and detect the cases when @fptr is needed.  */
3306
3307 static bool
3308 ia64_assemble_integer (rtx x, unsigned int size, int aligned_p)
3309 {
3310   if (size == POINTER_SIZE / BITS_PER_UNIT
3311       && aligned_p
3312       && !(TARGET_NO_PIC || TARGET_AUTO_PIC)
3313       && GET_CODE (x) == SYMBOL_REF
3314       && SYMBOL_REF_FUNCTION_P (x))
3315     {
3316       if (POINTER_SIZE == 32)
3317         fputs ("\tdata4\t@fptr(", asm_out_file);
3318       else
3319         fputs ("\tdata8\t@fptr(", asm_out_file);
3320       output_addr_const (asm_out_file, x);
3321       fputs (")\n", asm_out_file);
3322       return true;
3323     }
3324   return default_assemble_integer (x, size, aligned_p);
3325 }
3326
3327 /* Emit the function prologue.  */
3328
3329 static void
3330 ia64_output_function_prologue (FILE *file, HOST_WIDE_INT size ATTRIBUTE_UNUSED)
3331 {
3332   int mask, grsave, grsave_prev;
3333
3334   if (current_frame_info.need_regstk)
3335     fprintf (file, "\t.regstk %d, %d, %d, %d\n",
3336              current_frame_info.n_input_regs,
3337              current_frame_info.n_local_regs,
3338              current_frame_info.n_output_regs,
3339              current_frame_info.n_rotate_regs);
3340
3341   if (!flag_unwind_tables && (!flag_exceptions || USING_SJLJ_EXCEPTIONS))
3342     return;
3343
3344   /* Emit the .prologue directive.  */
3345
3346   mask = 0;
3347   grsave = grsave_prev = 0;
3348   if (current_frame_info.reg_save_b0 != 0)
3349     {
3350       mask |= 8;
3351       grsave = grsave_prev = current_frame_info.reg_save_b0;
3352     }
3353   if (current_frame_info.reg_save_ar_pfs != 0
3354       && (grsave_prev == 0
3355           || current_frame_info.reg_save_ar_pfs == grsave_prev + 1))
3356     {
3357       mask |= 4;
3358       if (grsave_prev == 0)
3359         grsave = current_frame_info.reg_save_ar_pfs;
3360       grsave_prev = current_frame_info.reg_save_ar_pfs;
3361     }
3362   if (current_frame_info.reg_fp != 0
3363       && (grsave_prev == 0
3364           || current_frame_info.reg_fp == grsave_prev + 1))
3365     {
3366       mask |= 2;
3367       if (grsave_prev == 0)
3368         grsave = HARD_FRAME_POINTER_REGNUM;
3369       grsave_prev = current_frame_info.reg_fp;
3370     }
3371   if (current_frame_info.reg_save_pr != 0
3372       && (grsave_prev == 0
3373           || current_frame_info.reg_save_pr == grsave_prev + 1))
3374     {
3375       mask |= 1;
3376       if (grsave_prev == 0)
3377         grsave = current_frame_info.reg_save_pr;
3378     }
3379
3380   if (mask && TARGET_GNU_AS)
3381     fprintf (file, "\t.prologue %d, %d\n", mask,
3382              ia64_dbx_register_number (grsave));
3383   else
3384     fputs ("\t.prologue\n", file);
3385
3386   /* Emit a .spill directive, if necessary, to relocate the base of
3387      the register spill area.  */
3388   if (current_frame_info.spill_cfa_off != -16)
3389     fprintf (file, "\t.spill %ld\n",
3390              (long) (current_frame_info.spill_cfa_off
3391                      + current_frame_info.spill_size));
3392 }
3393
3394 /* Emit the .body directive at the scheduled end of the prologue.  */
3395
3396 static void
3397 ia64_output_function_end_prologue (FILE *file)
3398 {
3399   if (!flag_unwind_tables && (!flag_exceptions || USING_SJLJ_EXCEPTIONS))
3400     return;
3401
3402   fputs ("\t.body\n", file);
3403 }
3404
3405 /* Emit the function epilogue.  */
3406
3407 static void
3408 ia64_output_function_epilogue (FILE *file ATTRIBUTE_UNUSED,
3409                                HOST_WIDE_INT size ATTRIBUTE_UNUSED)
3410 {
3411   int i;
3412
3413   if (current_frame_info.reg_fp)
3414     {
3415       const char *tmp = reg_names[HARD_FRAME_POINTER_REGNUM];
3416       reg_names[HARD_FRAME_POINTER_REGNUM]
3417         = reg_names[current_frame_info.reg_fp];
3418       reg_names[current_frame_info.reg_fp] = tmp;
3419     }
3420   if (! TARGET_REG_NAMES)
3421     {
3422       for (i = 0; i < current_frame_info.n_input_regs; i++)
3423         reg_names[IN_REG (i)] = ia64_input_reg_names[i];
3424       for (i = 0; i < current_frame_info.n_local_regs; i++)
3425         reg_names[LOC_REG (i)] = ia64_local_reg_names[i];
3426       for (i = 0; i < current_frame_info.n_output_regs; i++)
3427         reg_names[OUT_REG (i)] = ia64_output_reg_names[i];
3428     }
3429
3430   current_frame_info.initialized = 0;
3431 }
3432
3433 int
3434 ia64_dbx_register_number (int regno)
3435 {
3436   /* In ia64_expand_prologue we quite literally renamed the frame pointer
3437      from its home at loc79 to something inside the register frame.  We
3438      must perform the same renumbering here for the debug info.  */
3439   if (current_frame_info.reg_fp)
3440     {
3441       if (regno == HARD_FRAME_POINTER_REGNUM)
3442         regno = current_frame_info.reg_fp;
3443       else if (regno == current_frame_info.reg_fp)
3444         regno = HARD_FRAME_POINTER_REGNUM;
3445     }
3446
3447   if (IN_REGNO_P (regno))
3448     return 32 + regno - IN_REG (0);
3449   else if (LOC_REGNO_P (regno))
3450     return 32 + current_frame_info.n_input_regs + regno - LOC_REG (0);
3451   else if (OUT_REGNO_P (regno))
3452     return (32 + current_frame_info.n_input_regs
3453             + current_frame_info.n_local_regs + regno - OUT_REG (0));
3454   else
3455     return regno;
3456 }
3457
3458 void
3459 ia64_initialize_trampoline (rtx addr, rtx fnaddr, rtx static_chain)
3460 {
3461   rtx addr_reg, eight = GEN_INT (8);
3462
3463   /* The Intel assembler requires that the global __ia64_trampoline symbol
3464      be declared explicitly */
3465   if (!TARGET_GNU_AS)
3466     {
3467       static bool declared_ia64_trampoline = false;
3468
3469       if (!declared_ia64_trampoline)
3470         {
3471           declared_ia64_trampoline = true;
3472           (*targetm.asm_out.globalize_label) (asm_out_file,
3473                                               "__ia64_trampoline");
3474         }
3475     }
3476
3477   /* Load up our iterator.  */
3478   addr_reg = gen_reg_rtx (Pmode);
3479   emit_move_insn (addr_reg, addr);
3480
3481   /* The first two words are the fake descriptor:
3482      __ia64_trampoline, ADDR+16.  */
3483   emit_move_insn (gen_rtx_MEM (Pmode, addr_reg),
3484                   gen_rtx_SYMBOL_REF (Pmode, "__ia64_trampoline"));
3485   emit_insn (gen_adddi3 (addr_reg, addr_reg, eight));
3486
3487   emit_move_insn (gen_rtx_MEM (Pmode, addr_reg),
3488                   copy_to_reg (plus_constant (addr, 16)));
3489   emit_insn (gen_adddi3 (addr_reg, addr_reg, eight));
3490
3491   /* The third word is the target descriptor.  */
3492   emit_move_insn (gen_rtx_MEM (Pmode, addr_reg), fnaddr);
3493   emit_insn (gen_adddi3 (addr_reg, addr_reg, eight));
3494
3495   /* The fourth word is the static chain.  */
3496   emit_move_insn (gen_rtx_MEM (Pmode, addr_reg), static_chain);
3497 }
3498 \f
3499 /* Do any needed setup for a variadic function.  CUM has not been updated
3500    for the last named argument which has type TYPE and mode MODE.
3501
3502    We generate the actual spill instructions during prologue generation.  */
3503
3504 static void
3505 ia64_setup_incoming_varargs (CUMULATIVE_ARGS *cum, enum machine_mode mode,
3506                              tree type, int * pretend_size,
3507                              int second_time ATTRIBUTE_UNUSED)
3508 {
3509   CUMULATIVE_ARGS next_cum = *cum;
3510
3511   /* Skip the current argument.  */
3512   ia64_function_arg_advance (&next_cum, mode, type, 1);
3513
3514   if (next_cum.words < MAX_ARGUMENT_SLOTS)
3515     {
3516       int n = MAX_ARGUMENT_SLOTS - next_cum.words;
3517       *pretend_size = n * UNITS_PER_WORD;
3518       cfun->machine->n_varargs = n;
3519     }
3520 }
3521
3522 /* Check whether TYPE is a homogeneous floating point aggregate.  If
3523    it is, return the mode of the floating point type that appears
3524    in all leafs.  If it is not, return VOIDmode.
3525
3526    An aggregate is a homogeneous floating point aggregate is if all
3527    fields/elements in it have the same floating point type (e.g,
3528    SFmode).  128-bit quad-precision floats are excluded.  */
3529
3530 static enum machine_mode
3531 hfa_element_mode (tree type, int nested)
3532 {
3533   enum machine_mode element_mode = VOIDmode;
3534   enum machine_mode mode;
3535   enum tree_code code = TREE_CODE (type);
3536   int know_element_mode = 0;
3537   tree t;
3538
3539   switch (code)
3540     {
3541     case VOID_TYPE:     case INTEGER_TYPE:      case ENUMERAL_TYPE:
3542     case BOOLEAN_TYPE:  case CHAR_TYPE:         case POINTER_TYPE:
3543     case OFFSET_TYPE:   case REFERENCE_TYPE:    case METHOD_TYPE:
3544     case FILE_TYPE:     case SET_TYPE:          case LANG_TYPE:
3545     case FUNCTION_TYPE:
3546       return VOIDmode;
3547
3548       /* Fortran complex types are supposed to be HFAs, so we need to handle
3549          gcc's COMPLEX_TYPEs as HFAs.  We need to exclude the integral complex
3550          types though.  */
3551     case COMPLEX_TYPE:
3552       if (GET_MODE_CLASS (TYPE_MODE (type)) == MODE_COMPLEX_FLOAT
3553           && TYPE_MODE (type) != TCmode)
3554         return GET_MODE_INNER (TYPE_MODE (type));
3555       else
3556         return VOIDmode;
3557
3558     case REAL_TYPE:
3559       /* We want to return VOIDmode for raw REAL_TYPEs, but the actual
3560          mode if this is contained within an aggregate.  */
3561       if (nested && TYPE_MODE (type) != TFmode)
3562         return TYPE_MODE (type);
3563       else
3564         return VOIDmode;
3565
3566     case ARRAY_TYPE:
3567       return hfa_element_mode (TREE_TYPE (type), 1);
3568
3569     case RECORD_TYPE:
3570     case UNION_TYPE:
3571     case QUAL_UNION_TYPE:
3572       for (t = TYPE_FIELDS (type); t; t = TREE_CHAIN (t))
3573         {
3574           if (TREE_CODE (t) != FIELD_DECL)
3575             continue;
3576
3577           mode = hfa_element_mode (TREE_TYPE (t), 1);
3578           if (know_element_mode)
3579             {
3580               if (mode != element_mode)
3581                 return VOIDmode;
3582             }
3583           else if (GET_MODE_CLASS (mode) != MODE_FLOAT)
3584             return VOIDmode;
3585           else
3586             {
3587               know_element_mode = 1;
3588               element_mode = mode;
3589             }
3590         }
3591       return element_mode;
3592
3593     default:
3594       /* If we reach here, we probably have some front-end specific type
3595          that the backend doesn't know about.  This can happen via the
3596          aggregate_value_p call in init_function_start.  All we can do is
3597          ignore unknown tree types.  */
3598       return VOIDmode;
3599     }
3600
3601   return VOIDmode;
3602 }
3603
3604 /* Return the number of words required to hold a quantity of TYPE and MODE
3605    when passed as an argument.  */
3606 static int
3607 ia64_function_arg_words (tree type, enum machine_mode mode)
3608 {
3609   int words;
3610
3611   if (mode == BLKmode)
3612     words = int_size_in_bytes (type);
3613   else
3614     words = GET_MODE_SIZE (mode);
3615
3616   return (words + UNITS_PER_WORD - 1) / UNITS_PER_WORD;  /* round up */
3617 }
3618
3619 /* Return the number of registers that should be skipped so the current
3620    argument (described by TYPE and WORDS) will be properly aligned.
3621
3622    Integer and float arguments larger than 8 bytes start at the next
3623    even boundary.  Aggregates larger than 8 bytes start at the next
3624    even boundary if the aggregate has 16 byte alignment.  Note that
3625    in the 32-bit ABI, TImode and TFmode have only 8-byte alignment
3626    but are still to be aligned in registers.
3627
3628    ??? The ABI does not specify how to handle aggregates with
3629    alignment from 9 to 15 bytes, or greater than 16.  We handle them
3630    all as if they had 16 byte alignment.  Such aggregates can occur
3631    only if gcc extensions are used.  */
3632 static int
3633 ia64_function_arg_offset (CUMULATIVE_ARGS *cum, tree type, int words)
3634 {
3635   if ((cum->words & 1) == 0)
3636     return 0;
3637
3638   if (type
3639       && TREE_CODE (type) != INTEGER_TYPE
3640       && TREE_CODE (type) != REAL_TYPE)
3641     return TYPE_ALIGN (type) > 8 * BITS_PER_UNIT;
3642   else
3643     return words > 1;
3644 }
3645
3646 /* Return rtx for register where argument is passed, or zero if it is passed
3647    on the stack.  */
3648 /* ??? 128-bit quad-precision floats are always passed in general
3649    registers.  */
3650
3651 rtx
3652 ia64_function_arg (CUMULATIVE_ARGS *cum, enum machine_mode mode, tree type,
3653                    int named, int incoming)
3654 {
3655   int basereg = (incoming ? GR_ARG_FIRST : AR_ARG_FIRST);
3656   int words = ia64_function_arg_words (type, mode);
3657   int offset = ia64_function_arg_offset (cum, type, words);
3658   enum machine_mode hfa_mode = VOIDmode;
3659
3660   /* If all argument slots are used, then it must go on the stack.  */
3661   if (cum->words + offset >= MAX_ARGUMENT_SLOTS)
3662     return 0;
3663
3664   /* Check for and handle homogeneous FP aggregates.  */
3665   if (type)
3666     hfa_mode = hfa_element_mode (type, 0);
3667
3668   /* Unnamed prototyped hfas are passed as usual.  Named prototyped hfas
3669      and unprototyped hfas are passed specially.  */
3670   if (hfa_mode != VOIDmode && (! cum->prototype || named))
3671     {
3672       rtx loc[16];
3673       int i = 0;
3674       int fp_regs = cum->fp_regs;
3675       int int_regs = cum->words + offset;
3676       int hfa_size = GET_MODE_SIZE (hfa_mode);
3677       int byte_size;
3678       int args_byte_size;
3679
3680       /* If prototyped, pass it in FR regs then GR regs.
3681          If not prototyped, pass it in both FR and GR regs.
3682
3683          If this is an SFmode aggregate, then it is possible to run out of
3684          FR regs while GR regs are still left.  In that case, we pass the
3685          remaining part in the GR regs.  */
3686
3687       /* Fill the FP regs.  We do this always.  We stop if we reach the end
3688          of the argument, the last FP register, or the last argument slot.  */
3689
3690       byte_size = ((mode == BLKmode)
3691                    ? int_size_in_bytes (type) : GET_MODE_SIZE (mode));
3692       args_byte_size = int_regs * UNITS_PER_WORD;
3693       offset = 0;
3694       for (; (offset < byte_size && fp_regs < MAX_ARGUMENT_SLOTS
3695               && args_byte_size < (MAX_ARGUMENT_SLOTS * UNITS_PER_WORD)); i++)
3696         {
3697           loc[i] = gen_rtx_EXPR_LIST (VOIDmode,
3698                                       gen_rtx_REG (hfa_mode, (FR_ARG_FIRST
3699                                                               + fp_regs)),
3700                                       GEN_INT (offset));
3701           offset += hfa_size;
3702           args_byte_size += hfa_size;
3703           fp_regs++;
3704         }
3705
3706       /* If no prototype, then the whole thing must go in GR regs.  */
3707       if (! cum->prototype)
3708         offset = 0;
3709       /* If this is an SFmode aggregate, then we might have some left over
3710          that needs to go in GR regs.  */
3711       else if (byte_size != offset)
3712         int_regs += offset / UNITS_PER_WORD;
3713
3714       /* Fill in the GR regs.  We must use DImode here, not the hfa mode.  */
3715
3716       for (; offset < byte_size && int_regs < MAX_ARGUMENT_SLOTS; i++)
3717         {
3718           enum machine_mode gr_mode = DImode;
3719           unsigned int gr_size;
3720
3721           /* If we have an odd 4 byte hunk because we ran out of FR regs,
3722              then this goes in a GR reg left adjusted/little endian, right
3723              adjusted/big endian.  */
3724           /* ??? Currently this is handled wrong, because 4-byte hunks are
3725              always right adjusted/little endian.  */
3726           if (offset & 0x4)
3727             gr_mode = SImode;
3728           /* If we have an even 4 byte hunk because the aggregate is a
3729              multiple of 4 bytes in size, then this goes in a GR reg right
3730              adjusted/little endian.  */
3731           else if (byte_size - offset == 4)
3732             gr_mode = SImode;
3733
3734           loc[i] = gen_rtx_EXPR_LIST (VOIDmode,
3735                                       gen_rtx_REG (gr_mode, (basereg
3736                                                              + int_regs)),
3737                                       GEN_INT (offset));
3738
3739           gr_size = GET_MODE_SIZE (gr_mode);
3740           offset += gr_size;
3741           if (gr_size == UNITS_PER_WORD
3742               || (gr_size < UNITS_PER_WORD && offset % UNITS_PER_WORD == 0))
3743             int_regs++;
3744           else if (gr_size > UNITS_PER_WORD)
3745             int_regs += gr_size / UNITS_PER_WORD;
3746         }
3747
3748       /* If we ended up using just one location, just return that one loc, but
3749          change the mode back to the argument mode.  */
3750       if (i == 1)
3751         return gen_rtx_REG (mode, REGNO (XEXP (loc[0], 0)));
3752       else
3753         return gen_rtx_PARALLEL (mode, gen_rtvec_v (i, loc));
3754     }
3755
3756   /* Integral and aggregates go in general registers.  If we have run out of
3757      FR registers, then FP values must also go in general registers.  This can
3758      happen when we have a SFmode HFA.  */
3759   else if (mode == TFmode || mode == TCmode
3760            || (! FLOAT_MODE_P (mode) || cum->fp_regs == MAX_ARGUMENT_SLOTS))
3761     {
3762       int byte_size = ((mode == BLKmode)
3763                        ? int_size_in_bytes (type) : GET_MODE_SIZE (mode));
3764       if (BYTES_BIG_ENDIAN
3765         && (mode == BLKmode || (type && AGGREGATE_TYPE_P (type)))
3766         && byte_size < UNITS_PER_WORD
3767         && byte_size > 0)
3768         {
3769           rtx gr_reg = gen_rtx_EXPR_LIST (VOIDmode,
3770                                           gen_rtx_REG (DImode,
3771                                                        (basereg + cum->words
3772                                                         + offset)),
3773                                           const0_rtx);
3774           return gen_rtx_PARALLEL (mode, gen_rtvec (1, gr_reg));
3775         }
3776       else
3777         return gen_rtx_REG (mode, basereg + cum->words + offset);
3778
3779     }
3780
3781   /* If there is a prototype, then FP values go in a FR register when
3782      named, and in a GR register when unnamed.  */
3783   else if (cum->prototype)
3784     {
3785       if (! named)
3786         return gen_rtx_REG (mode, basereg + cum->words + offset);
3787       else
3788         return gen_rtx_REG (mode, FR_ARG_FIRST + cum->fp_regs);
3789     }
3790   /* If there is no prototype, then FP values go in both FR and GR
3791      registers.  */
3792   else
3793     {
3794       rtx fp_reg = gen_rtx_EXPR_LIST (VOIDmode,
3795                                       gen_rtx_REG (mode, (FR_ARG_FIRST
3796                                                           + cum->fp_regs)),
3797                                       const0_rtx);
3798       rtx gr_reg = gen_rtx_EXPR_LIST (VOIDmode,
3799                                       gen_rtx_REG (mode,
3800                                                    (basereg + cum->words
3801                                                     + offset)),
3802                                       const0_rtx);
3803
3804       return gen_rtx_PARALLEL (mode, gen_rtvec (2, fp_reg, gr_reg));
3805     }
3806 }
3807
3808 /* Return number of words, at the beginning of the argument, that must be
3809    put in registers.  0 is the argument is entirely in registers or entirely
3810    in memory.  */
3811
3812 int
3813 ia64_function_arg_partial_nregs (CUMULATIVE_ARGS *cum, enum machine_mode mode,
3814                                  tree type, int named ATTRIBUTE_UNUSED)
3815 {
3816   int words = ia64_function_arg_words (type, mode);
3817   int offset = ia64_function_arg_offset (cum, type, words);
3818
3819   /* If all argument slots are used, then it must go on the stack.  */
3820   if (cum->words + offset >= MAX_ARGUMENT_SLOTS)
3821     return 0;
3822
3823   /* It doesn't matter whether the argument goes in FR or GR regs.  If
3824      it fits within the 8 argument slots, then it goes entirely in
3825      registers.  If it extends past the last argument slot, then the rest
3826      goes on the stack.  */
3827
3828   if (words + cum->words + offset <= MAX_ARGUMENT_SLOTS)
3829     return 0;
3830
3831   return MAX_ARGUMENT_SLOTS - cum->words - offset;
3832 }
3833
3834 /* Update CUM to point after this argument.  This is patterned after
3835    ia64_function_arg.  */
3836
3837 void
3838 ia64_function_arg_advance (CUMULATIVE_ARGS *cum, enum machine_mode mode,
3839                            tree type, int named)
3840 {
3841   int words = ia64_function_arg_words (type, mode);
3842   int offset = ia64_function_arg_offset (cum, type, words);
3843   enum machine_mode hfa_mode = VOIDmode;
3844
3845   /* If all arg slots are already full, then there is nothing to do.  */
3846   if (cum->words >= MAX_ARGUMENT_SLOTS)
3847     return;
3848
3849   cum->words += words + offset;
3850
3851   /* Check for and handle homogeneous FP aggregates.  */
3852   if (type)
3853     hfa_mode = hfa_element_mode (type, 0);
3854
3855   /* Unnamed prototyped hfas are passed as usual.  Named prototyped hfas
3856      and unprototyped hfas are passed specially.  */
3857   if (hfa_mode != VOIDmode && (! cum->prototype || named))
3858     {
3859       int fp_regs = cum->fp_regs;
3860       /* This is the original value of cum->words + offset.  */
3861       int int_regs = cum->words - words;
3862       int hfa_size = GET_MODE_SIZE (hfa_mode);
3863       int byte_size;
3864       int args_byte_size;
3865
3866       /* If prototyped, pass it in FR regs then GR regs.
3867          If not prototyped, pass it in both FR and GR regs.
3868
3869          If this is an SFmode aggregate, then it is possible to run out of
3870          FR regs while GR regs are still left.  In that case, we pass the
3871          remaining part in the GR regs.  */
3872
3873       /* Fill the FP regs.  We do this always.  We stop if we reach the end
3874          of the argument, the last FP register, or the last argument slot.  */
3875
3876       byte_size = ((mode == BLKmode)
3877                    ? int_size_in_bytes (type) : GET_MODE_SIZE (mode));
3878       args_byte_size = int_regs * UNITS_PER_WORD;
3879       offset = 0;
3880       for (; (offset < byte_size && fp_regs < MAX_ARGUMENT_SLOTS
3881               && args_byte_size < (MAX_ARGUMENT_SLOTS * UNITS_PER_WORD));)
3882         {
3883           offset += hfa_size;
3884           args_byte_size += hfa_size;
3885           fp_regs++;
3886         }
3887
3888       cum->fp_regs = fp_regs;
3889     }
3890
3891   /* Integral and aggregates go in general registers.  If we have run out of
3892      FR registers, then FP values must also go in general registers.  This can
3893      happen when we have a SFmode HFA.  */
3894   else if (! FLOAT_MODE_P (mode) || cum->fp_regs == MAX_ARGUMENT_SLOTS)
3895     cum->int_regs = cum->words;
3896
3897   /* If there is a prototype, then FP values go in a FR register when
3898      named, and in a GR register when unnamed.  */
3899   else if (cum->prototype)
3900     {
3901       if (! named)
3902         cum->int_regs = cum->words;
3903       else
3904         /* ??? Complex types should not reach here.  */
3905         cum->fp_regs += (GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT ? 2 : 1);
3906     }
3907   /* If there is no prototype, then FP values go in both FR and GR
3908      registers.  */
3909   else
3910     {
3911       /* ??? Complex types should not reach here.  */
3912       cum->fp_regs += (GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT ? 2 : 1);
3913       cum->int_regs = cum->words;
3914     }
3915 }
3916
3917 /* Variable sized types are passed by reference.  */
3918 /* ??? At present this is a GCC extension to the IA-64 ABI.  */
3919
3920 int
3921 ia64_function_arg_pass_by_reference (CUMULATIVE_ARGS *cum ATTRIBUTE_UNUSED,
3922                                      enum machine_mode mode ATTRIBUTE_UNUSED,
3923                                      tree type, int named ATTRIBUTE_UNUSED)
3924 {
3925   return type && TREE_CODE (TYPE_SIZE (type)) != INTEGER_CST;
3926 }
3927
3928 /* True if it is OK to do sibling call optimization for the specified
3929    call expression EXP.  DECL will be the called function, or NULL if
3930    this is an indirect call.  */
3931 static bool
3932 ia64_function_ok_for_sibcall (tree decl, tree exp ATTRIBUTE_UNUSED)
3933 {
3934   /* We must always return with our current GP.  This means we can
3935      only sibcall to functions defined in the current module.  */
3936   return decl && (*targetm.binds_local_p) (decl);
3937 }
3938 \f
3939
3940 /* Implement va_arg.  */
3941
3942 rtx
3943 ia64_va_arg (tree valist, tree type)
3944 {
3945   tree t;
3946
3947   /* Variable sized types are passed by reference.  */
3948   if (TREE_CODE (TYPE_SIZE (type)) != INTEGER_CST)
3949     {
3950       rtx addr = force_reg (ptr_mode,
3951             std_expand_builtin_va_arg (valist, build_pointer_type (type)));
3952 #ifdef POINTERS_EXTEND_UNSIGNED
3953       addr = convert_memory_address (Pmode, addr);
3954 #endif
3955       return gen_rtx_MEM (ptr_mode, addr);
3956     }
3957
3958   /* Aggregate arguments with alignment larger than 8 bytes start at
3959      the next even boundary.  Integer and floating point arguments
3960      do so if they are larger than 8 bytes, whether or not they are
3961      also aligned larger than 8 bytes.  */
3962   if ((TREE_CODE (type) == REAL_TYPE || TREE_CODE (type) == INTEGER_TYPE)
3963       ? int_size_in_bytes (type) > 8 : TYPE_ALIGN (type) > 8 * BITS_PER_UNIT)
3964     {
3965       t = build (PLUS_EXPR, TREE_TYPE (valist), valist,
3966                  build_int_2 (2 * UNITS_PER_WORD - 1, 0));
3967       t = build (BIT_AND_EXPR, TREE_TYPE (t), t,
3968                  build_int_2 (-2 * UNITS_PER_WORD, -1));
3969       t = build (MODIFY_EXPR, TREE_TYPE (valist), valist, t);
3970       TREE_SIDE_EFFECTS (t) = 1;
3971       expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
3972     }
3973
3974   return std_expand_builtin_va_arg (valist, type);
3975 }
3976 \f
3977 /* Return 1 if function return value returned in memory.  Return 0 if it is
3978    in a register.  */
3979
3980 static bool
3981 ia64_return_in_memory (tree valtype, tree fntype ATTRIBUTE_UNUSED)
3982 {
3983   enum machine_mode mode;
3984   enum machine_mode hfa_mode;
3985   HOST_WIDE_INT byte_size;
3986
3987   mode = TYPE_MODE (valtype);
3988   byte_size = GET_MODE_SIZE (mode);
3989   if (mode == BLKmode)
3990     {
3991       byte_size = int_size_in_bytes (valtype);
3992       if (byte_size < 0)
3993         return true;
3994     }
3995
3996   /* Hfa's with up to 8 elements are returned in the FP argument registers.  */
3997
3998   hfa_mode = hfa_element_mode (valtype, 0);
3999   if (hfa_mode != VOIDmode)
4000     {
4001       int hfa_size = GET_MODE_SIZE (hfa_mode);
4002
4003       if (byte_size / hfa_size > MAX_ARGUMENT_SLOTS)
4004         return true;
4005       else
4006         return false;
4007     }
4008   else if (byte_size > UNITS_PER_WORD * MAX_INT_RETURN_SLOTS)
4009     return true;
4010   else
4011     return false;
4012 }
4013
4014 /* Return rtx for register that holds the function return value.  */
4015
4016 rtx
4017 ia64_function_value (tree valtype, tree func ATTRIBUTE_UNUSED)
4018 {
4019   enum machine_mode mode;
4020   enum machine_mode hfa_mode;
4021
4022   mode = TYPE_MODE (valtype);
4023   hfa_mode = hfa_element_mode (valtype, 0);
4024
4025   if (hfa_mode != VOIDmode)
4026     {
4027       rtx loc[8];
4028       int i;
4029       int hfa_size;
4030       int byte_size;
4031       int offset;
4032
4033       hfa_size = GET_MODE_SIZE (hfa_mode);
4034       byte_size = ((mode == BLKmode)
4035                    ? int_size_in_bytes (valtype) : GET_MODE_SIZE (mode));
4036       offset = 0;
4037       for (i = 0; offset < byte_size; i++)
4038         {
4039           loc[i] = gen_rtx_EXPR_LIST (VOIDmode,
4040                                       gen_rtx_REG (hfa_mode, FR_ARG_FIRST + i),
4041                                       GEN_INT (offset));
4042           offset += hfa_size;
4043         }
4044
4045       if (i == 1)
4046         return XEXP (loc[0], 0);
4047       else
4048         return gen_rtx_PARALLEL (mode, gen_rtvec_v (i, loc));
4049     }
4050   else if (FLOAT_TYPE_P (valtype) && mode != TFmode && mode != TCmode)
4051     return gen_rtx_REG (mode, FR_ARG_FIRST);
4052   else
4053     {
4054       if (BYTES_BIG_ENDIAN
4055           && (mode == BLKmode || (valtype && AGGREGATE_TYPE_P (valtype))))
4056         {
4057           rtx loc[8];
4058           int offset;
4059           int bytesize;
4060           int i;
4061
4062           offset = 0;
4063           bytesize = int_size_in_bytes (valtype);
4064           for (i = 0; offset < bytesize; i++)
4065             {
4066               loc[i] = gen_rtx_EXPR_LIST (VOIDmode,
4067                                           gen_rtx_REG (DImode,
4068                                                        GR_RET_FIRST + i),
4069                                           GEN_INT (offset));
4070               offset += UNITS_PER_WORD;
4071             }
4072           return gen_rtx_PARALLEL (mode, gen_rtvec_v (i, loc));
4073         }
4074       else
4075         return gen_rtx_REG (mode, GR_RET_FIRST);
4076     }
4077 }
4078
4079 /* This is called from dwarf2out.c via ASM_OUTPUT_DWARF_DTPREL.
4080    We need to emit DTP-relative relocations.  */
4081
4082 void
4083 ia64_output_dwarf_dtprel (FILE *file, int size, rtx x)
4084 {
4085   if (size != 8)
4086     abort ();
4087   fputs ("\tdata8.ua\t@dtprel(", file);
4088   output_addr_const (file, x);
4089   fputs (")", file);
4090 }
4091
4092 /* Print a memory address as an operand to reference that memory location.  */
4093
4094 /* ??? Do we need this?  It gets used only for 'a' operands.  We could perhaps
4095    also call this from ia64_print_operand for memory addresses.  */
4096
4097 void
4098 ia64_print_operand_address (FILE * stream ATTRIBUTE_UNUSED,
4099                             rtx address ATTRIBUTE_UNUSED)
4100 {
4101 }
4102
4103 /* Print an operand to an assembler instruction.
4104    C    Swap and print a comparison operator.
4105    D    Print an FP comparison operator.
4106    E    Print 32 - constant, for SImode shifts as extract.
4107    e    Print 64 - constant, for DImode rotates.
4108    F    A floating point constant 0.0 emitted as f0, or 1.0 emitted as f1, or
4109         a floating point register emitted normally.
4110    I    Invert a predicate register by adding 1.
4111    J    Select the proper predicate register for a condition.
4112    j    Select the inverse predicate register for a condition.
4113    O    Append .acq for volatile load.
4114    P    Postincrement of a MEM.
4115    Q    Append .rel for volatile store.
4116    S    Shift amount for shladd instruction.
4117    T    Print an 8-bit sign extended number (K) as a 32-bit unsigned number
4118         for Intel assembler.
4119    U    Print an 8-bit sign extended number (K) as a 64-bit unsigned number
4120         for Intel assembler.
4121    r    Print register name, or constant 0 as r0.  HP compatibility for
4122         Linux kernel.  */
4123 void
4124 ia64_print_operand (FILE * file, rtx x, int code)
4125 {
4126   const char *str;
4127
4128   switch (code)
4129     {
4130     case 0:
4131       /* Handled below.  */
4132       break;
4133
4134     case 'C':
4135       {
4136         enum rtx_code c = swap_condition (GET_CODE (x));
4137         fputs (GET_RTX_NAME (c), file);
4138         return;
4139       }
4140
4141     case 'D':
4142       switch (GET_CODE (x))
4143         {
4144         case NE:
4145           str = "neq";
4146           break;
4147         case UNORDERED:
4148           str = "unord";
4149           break;
4150         case ORDERED:
4151           str = "ord";
4152           break;
4153         default:
4154           str = GET_RTX_NAME (GET_CODE (x));
4155           break;
4156         }
4157       fputs (str, file);
4158       return;
4159
4160     case 'E':
4161       fprintf (file, HOST_WIDE_INT_PRINT_DEC, 32 - INTVAL (x));
4162       return;
4163
4164     case 'e':
4165       fprintf (file, HOST_WIDE_INT_PRINT_DEC, 64 - INTVAL (x));
4166       return;
4167
4168     case 'F':
4169       if (x == CONST0_RTX (GET_MODE (x)))
4170         str = reg_names [FR_REG (0)];
4171       else if (x == CONST1_RTX (GET_MODE (x)))
4172         str = reg_names [FR_REG (1)];
4173       else if (GET_CODE (x) == REG)
4174         str = reg_names [REGNO (x)];
4175       else
4176         abort ();
4177       fputs (str, file);
4178       return;
4179
4180     case 'I':
4181       fputs (reg_names [REGNO (x) + 1], file);
4182       return;
4183
4184     case 'J':
4185     case 'j':
4186       {
4187         unsigned int regno = REGNO (XEXP (x, 0));
4188         if (GET_CODE (x) == EQ)
4189           regno += 1;
4190         if (code == 'j')
4191           regno ^= 1;
4192         fputs (reg_names [regno], file);
4193       }
4194       return;
4195
4196     case 'O':
4197       if (MEM_VOLATILE_P (x))
4198         fputs(".acq", file);
4199       return;
4200
4201     case 'P':
4202       {
4203         HOST_WIDE_INT value;
4204
4205         switch (GET_CODE (XEXP (x, 0)))
4206           {
4207           default:
4208             return;
4209
4210           case POST_MODIFY:
4211             x = XEXP (XEXP (XEXP (x, 0), 1), 1);
4212             if (GET_CODE (x) == CONST_INT)
4213               value = INTVAL (x);
4214             else if (GET_CODE (x) == REG)
4215               {
4216                 fprintf (file, ", %s", reg_names[REGNO (x)]);
4217                 return;
4218               }
4219             else
4220               abort ();
4221             break;
4222
4223           case POST_INC:
4224             value = GET_MODE_SIZE (GET_MODE (x));
4225             break;
4226
4227           case POST_DEC:
4228             value = - (HOST_WIDE_INT) GET_MODE_SIZE (GET_MODE (x));
4229             break;
4230           }
4231
4232         fprintf (file, ", " HOST_WIDE_INT_PRINT_DEC, value);
4233         return;
4234       }
4235
4236     case 'Q':
4237       if (MEM_VOLATILE_P (x))
4238         fputs(".rel", file);
4239       return;
4240
4241     case 'S':
4242       fprintf (file, "%d", exact_log2 (INTVAL (x)));
4243       return;
4244
4245     case 'T':
4246       if (! TARGET_GNU_AS && GET_CODE (x) == CONST_INT)
4247         {
4248           fprintf (file, "0x%x", (int) INTVAL (x) & 0xffffffff);
4249           return;
4250         }
4251       break;
4252
4253     case 'U':
4254       if (! TARGET_GNU_AS && GET_CODE (x) == CONST_INT)
4255         {
4256           const char *prefix = "0x";
4257           if (INTVAL (x) & 0x80000000)
4258             {
4259               fprintf (file, "0xffffffff");
4260               prefix = "";
4261             }
4262           fprintf (file, "%s%x", prefix, (int) INTVAL (x) & 0xffffffff);
4263           return;
4264         }
4265       break;
4266
4267     case 'r':
4268       /* If this operand is the constant zero, write it as register zero.
4269          Any register, zero, or CONST_INT value is OK here.  */
4270       if (GET_CODE (x) == REG)
4271         fputs (reg_names[REGNO (x)], file);
4272       else if (x == CONST0_RTX (GET_MODE (x)))
4273         fputs ("r0", file);
4274       else if (GET_CODE (x) == CONST_INT)
4275         output_addr_const (file, x);
4276       else
4277         output_operand_lossage ("invalid %%r value");
4278       return;
4279
4280     case '+':
4281       {
4282         const char *which;
4283
4284         /* For conditional branches, returns or calls, substitute
4285            sptk, dptk, dpnt, or spnt for %s.  */
4286         x = find_reg_note (current_output_insn, REG_BR_PROB, 0);
4287         if (x)
4288           {
4289             int pred_val = INTVAL (XEXP (x, 0));
4290
4291             /* Guess top and bottom 10% statically predicted.  */
4292             if (pred_val < REG_BR_PROB_BASE / 50)
4293               which = ".spnt";
4294             else if (pred_val < REG_BR_PROB_BASE / 2)
4295               which = ".dpnt";
4296             else if (pred_val < REG_BR_PROB_BASE / 100 * 98)
4297               which = ".dptk";
4298             else
4299               which = ".sptk";
4300           }
4301         else if (GET_CODE (current_output_insn) == CALL_INSN)
4302           which = ".sptk";
4303         else
4304           which = ".dptk";
4305
4306         fputs (which, file);
4307         return;
4308       }
4309
4310     case ',':
4311       x = current_insn_predicate;
4312       if (x)
4313         {
4314           unsigned int regno = REGNO (XEXP (x, 0));
4315           if (GET_CODE (x) == EQ)
4316             regno += 1;
4317           fprintf (file, "(%s) ", reg_names [regno]);
4318         }
4319       return;
4320
4321     default:
4322       output_operand_lossage ("ia64_print_operand: unknown code");
4323       return;
4324     }
4325
4326   switch (GET_CODE (x))
4327     {
4328       /* This happens for the spill/restore instructions.  */
4329     case POST_INC:
4330     case POST_DEC:
4331     case POST_MODIFY:
4332       x = XEXP (x, 0);
4333       /* ... fall through ...  */
4334
4335     case REG:
4336       fputs (reg_names [REGNO (x)], file);
4337       break;
4338
4339     case MEM:
4340       {
4341         rtx addr = XEXP (x, 0);
4342         if (GET_RTX_CLASS (GET_CODE (addr)) == 'a')
4343           addr = XEXP (addr, 0);
4344         fprintf (file, "[%s]", reg_names [REGNO (addr)]);
4345         break;
4346       }
4347
4348     default:
4349       output_addr_const (file, x);
4350       break;
4351     }
4352
4353   return;
4354 }
4355 \f
4356 /* Compute a (partial) cost for rtx X.  Return true if the complete
4357    cost has been computed, and false if subexpressions should be
4358    scanned.  In either case, *TOTAL contains the cost result.  */
4359 /* ??? This is incomplete.  */
4360
4361 static bool
4362 ia64_rtx_costs (rtx x, int code, int outer_code, int *total)
4363 {
4364   switch (code)
4365     {
4366     case CONST_INT:
4367       switch (outer_code)
4368         {
4369         case SET:
4370           *total = CONST_OK_FOR_J (INTVAL (x)) ? 0 : COSTS_N_INSNS (1);
4371           return true;
4372         case PLUS:
4373           if (CONST_OK_FOR_I (INTVAL (x)))
4374             *total = 0;
4375           else if (CONST_OK_FOR_J (INTVAL (x)))
4376             *total = 1;
4377           else
4378             *total = COSTS_N_INSNS (1);
4379           return true;
4380         default:
4381           if (CONST_OK_FOR_K (INTVAL (x)) || CONST_OK_FOR_L (INTVAL (x)))
4382             *total = 0;
4383           else
4384             *total = COSTS_N_INSNS (1);
4385           return true;
4386         }
4387
4388     case CONST_DOUBLE:
4389       *total = COSTS_N_INSNS (1);
4390       return true;
4391
4392     case CONST:
4393     case SYMBOL_REF:
4394     case LABEL_REF:
4395       *total = COSTS_N_INSNS (3);
4396       return true;
4397
4398     case MULT:
4399       /* For multiplies wider than HImode, we have to go to the FPU,
4400          which normally involves copies.  Plus there's the latency
4401          of the multiply itself, and the latency of the instructions to
4402          transfer integer regs to FP regs.  */
4403       /* ??? Check for FP mode.  */
4404       if (GET_MODE_SIZE (GET_MODE (x)) > 2)
4405         *total = COSTS_N_INSNS (10);
4406       else
4407         *total = COSTS_N_INSNS (2);
4408       return true;
4409
4410     case PLUS:
4411     case MINUS:
4412     case ASHIFT:
4413     case ASHIFTRT:
4414     case LSHIFTRT:
4415       *total = COSTS_N_INSNS (1);
4416       return true;
4417
4418     case DIV:
4419     case UDIV:
4420     case MOD:
4421     case UMOD:
4422       /* We make divide expensive, so that divide-by-constant will be
4423          optimized to a multiply.  */
4424       *total = COSTS_N_INSNS (60);
4425       return true;
4426
4427     default:
4428       return false;
4429     }
4430 }
4431
4432 /* Calculate the cost of moving data from a register in class FROM to
4433    one in class TO, using MODE.  */
4434
4435 int
4436 ia64_register_move_cost (enum machine_mode mode, enum reg_class from,
4437                          enum reg_class to)
4438 {
4439   /* ADDL_REGS is the same as GR_REGS for movement purposes.  */
4440   if (to == ADDL_REGS)
4441     to = GR_REGS;
4442   if (from == ADDL_REGS)
4443     from = GR_REGS;
4444
4445   /* All costs are symmetric, so reduce cases by putting the
4446      lower number class as the destination.  */
4447   if (from < to)
4448     {
4449       enum reg_class tmp = to;
4450       to = from, from = tmp;
4451     }
4452
4453   /* Moving from FR<->GR in XFmode must be more expensive than 2,
4454      so that we get secondary memory reloads.  Between FR_REGS,
4455      we have to make this at least as expensive as MEMORY_MOVE_COST
4456      to avoid spectacularly poor register class preferencing.  */
4457   if (mode == XFmode)
4458     {
4459       if (to != GR_REGS || from != GR_REGS)
4460         return MEMORY_MOVE_COST (mode, to, 0);
4461       else
4462         return 3;
4463     }
4464
4465   switch (to)
4466     {
4467     case PR_REGS:
4468       /* Moving between PR registers takes two insns.  */
4469       if (from == PR_REGS)
4470         return 3;
4471       /* Moving between PR and anything but GR is impossible.  */
4472       if (from != GR_REGS)
4473         return MEMORY_MOVE_COST (mode, to, 0);
4474       break;
4475
4476     case BR_REGS:
4477       /* Moving between BR and anything but GR is impossible.  */
4478       if (from != GR_REGS && from != GR_AND_BR_REGS)
4479         return MEMORY_MOVE_COST (mode, to, 0);
4480       break;
4481
4482     case AR_I_REGS:
4483     case AR_M_REGS:
4484       /* Moving between AR and anything but GR is impossible.  */
4485       if (from != GR_REGS)
4486         return MEMORY_MOVE_COST (mode, to, 0);
4487       break;
4488
4489     case GR_REGS:
4490     case FR_REGS:
4491     case GR_AND_FR_REGS:
4492     case GR_AND_BR_REGS:
4493     case ALL_REGS:
4494       break;
4495
4496     default:
4497       abort ();
4498     }
4499
4500   return 2;
4501 }
4502
4503 /* This function returns the register class required for a secondary
4504    register when copying between one of the registers in CLASS, and X,
4505    using MODE.  A return value of NO_REGS means that no secondary register
4506    is required.  */
4507
4508 enum reg_class
4509 ia64_secondary_reload_class (enum reg_class class,
4510                              enum machine_mode mode ATTRIBUTE_UNUSED, rtx x)
4511 {
4512   int regno = -1;
4513
4514   if (GET_CODE (x) == REG || GET_CODE (x) == SUBREG)
4515     regno = true_regnum (x);
4516
4517   switch (class)
4518     {
4519     case BR_REGS:
4520     case AR_M_REGS:
4521     case AR_I_REGS:
4522       /* ??? BR<->BR register copies can happen due to a bad gcse/cse/global
4523          interaction.  We end up with two pseudos with overlapping lifetimes
4524          both of which are equiv to the same constant, and both which need
4525          to be in BR_REGS.  This seems to be a cse bug.  cse_basic_block_end
4526          changes depending on the path length, which means the qty_first_reg
4527          check in make_regs_eqv can give different answers at different times.
4528          At some point I'll probably need a reload_indi pattern to handle
4529          this.
4530
4531          We can also get GR_AND_FR_REGS to BR_REGS/AR_REGS copies, where we
4532          wound up with a FP register from GR_AND_FR_REGS.  Extend that to all
4533          non-general registers for good measure.  */
4534       if (regno >= 0 && ! GENERAL_REGNO_P (regno))
4535         return GR_REGS;
4536
4537       /* This is needed if a pseudo used as a call_operand gets spilled to a
4538          stack slot.  */
4539       if (GET_CODE (x) == MEM)
4540         return GR_REGS;
4541       break;
4542
4543     case FR_REGS:
4544       /* Need to go through general registers to get to other class regs.  */
4545       if (regno >= 0 && ! (FR_REGNO_P (regno) || GENERAL_REGNO_P (regno)))
4546         return GR_REGS;
4547
4548       /* This can happen when a paradoxical subreg is an operand to the
4549          muldi3 pattern.  */
4550       /* ??? This shouldn't be necessary after instruction scheduling is
4551          enabled, because paradoxical subregs are not accepted by
4552          register_operand when INSN_SCHEDULING is defined.  Or alternatively,
4553          stop the paradoxical subreg stupidity in the *_operand functions
4554          in recog.c.  */
4555       if (GET_CODE (x) == MEM
4556           && (GET_MODE (x) == SImode || GET_MODE (x) == HImode
4557               || GET_MODE (x) == QImode))
4558         return GR_REGS;
4559
4560       /* This can happen because of the ior/and/etc patterns that accept FP
4561          registers as operands.  If the third operand is a constant, then it
4562          needs to be reloaded into a FP register.  */
4563       if (GET_CODE (x) == CONST_INT)
4564         return GR_REGS;
4565
4566       /* This can happen because of register elimination in a muldi3 insn.
4567          E.g. `26107 * (unsigned long)&u'.  */
4568       if (GET_CODE (x) == PLUS)
4569         return GR_REGS;
4570       break;
4571
4572     case PR_REGS:
4573       /* ??? This happens if we cse/gcse a BImode value across a call,
4574          and the function has a nonlocal goto.  This is because global
4575          does not allocate call crossing pseudos to hard registers when
4576          current_function_has_nonlocal_goto is true.  This is relatively
4577          common for C++ programs that use exceptions.  To reproduce,
4578          return NO_REGS and compile libstdc++.  */
4579       if (GET_CODE (x) == MEM)
4580         return GR_REGS;
4581
4582       /* This can happen when we take a BImode subreg of a DImode value,
4583          and that DImode value winds up in some non-GR register.  */
4584       if (regno >= 0 && ! GENERAL_REGNO_P (regno) && ! PR_REGNO_P (regno))
4585         return GR_REGS;
4586       break;
4587
4588     default:
4589       break;
4590     }
4591
4592   return NO_REGS;
4593 }
4594
4595 \f
4596 /* Emit text to declare externally defined variables and functions, because
4597    the Intel assembler does not support undefined externals.  */
4598
4599 void
4600 ia64_asm_output_external (FILE *file, tree decl, const char *name)
4601 {
4602   int save_referenced;
4603
4604   /* GNU as does not need anything here, but the HP linker does need
4605      something for external functions.  */
4606
4607   if (TARGET_GNU_AS
4608       && (!TARGET_HPUX_LD
4609           || TREE_CODE (decl) != FUNCTION_DECL
4610           || strstr (name, "__builtin_") == name))
4611     return;
4612
4613   /* ??? The Intel assembler creates a reference that needs to be satisfied by
4614      the linker when we do this, so we need to be careful not to do this for
4615      builtin functions which have no library equivalent.  Unfortunately, we
4616      can't tell here whether or not a function will actually be called by
4617      expand_expr, so we pull in library functions even if we may not need
4618      them later.  */
4619   if (! strcmp (name, "__builtin_next_arg")
4620       || ! strcmp (name, "alloca")
4621       || ! strcmp (name, "__builtin_constant_p")
4622       || ! strcmp (name, "__builtin_args_info"))
4623     return;
4624
4625   if (TARGET_HPUX_LD)
4626     ia64_hpux_add_extern_decl (name);
4627   else
4628     {
4629       /* assemble_name will set TREE_SYMBOL_REFERENCED, so we must save and
4630          restore it.  */
4631       save_referenced = TREE_SYMBOL_REFERENCED (DECL_ASSEMBLER_NAME (decl));
4632       if (TREE_CODE (decl) == FUNCTION_DECL)
4633         ASM_OUTPUT_TYPE_DIRECTIVE (file, name, "function");
4634       (*targetm.asm_out.globalize_label) (file, name);
4635       TREE_SYMBOL_REFERENCED (DECL_ASSEMBLER_NAME (decl)) = save_referenced;
4636     }
4637 }
4638 \f
4639 /* Parse the -mfixed-range= option string.  */
4640
4641 static void
4642 fix_range (const char *const_str)
4643 {
4644   int i, first, last;
4645   char *str, *dash, *comma;
4646
4647   /* str must be of the form REG1'-'REG2{,REG1'-'REG} where REG1 and
4648      REG2 are either register names or register numbers.  The effect
4649      of this option is to mark the registers in the range from REG1 to
4650      REG2 as ``fixed'' so they won't be used by the compiler.  This is
4651      used, e.g., to ensure that kernel mode code doesn't use f32-f127.  */
4652
4653   i = strlen (const_str);
4654   str = (char *) alloca (i + 1);
4655   memcpy (str, const_str, i + 1);
4656
4657   while (1)
4658     {
4659       dash = strchr (str, '-');
4660       if (!dash)
4661         {
4662           warning ("value of -mfixed-range must have form REG1-REG2");
4663           return;
4664         }
4665       *dash = '\0';
4666
4667       comma = strchr (dash + 1, ',');
4668       if (comma)
4669         *comma = '\0';
4670
4671       first = decode_reg_name (str);
4672       if (first < 0)
4673         {
4674           warning ("unknown register name: %s", str);
4675           return;
4676         }
4677
4678       last = decode_reg_name (dash + 1);
4679       if (last < 0)
4680         {
4681           warning ("unknown register name: %s", dash + 1);
4682           return;
4683         }
4684
4685       *dash = '-';
4686
4687       if (first > last)
4688         {
4689           warning ("%s-%s is an empty range", str, dash + 1);
4690           return;
4691         }
4692
4693       for (i = first; i <= last; ++i)
4694         fixed_regs[i] = call_used_regs[i] = 1;
4695
4696       if (!comma)
4697         break;
4698
4699       *comma = ',';
4700       str = comma + 1;
4701     }
4702 }
4703
4704 static struct machine_function *
4705 ia64_init_machine_status (void)
4706 {
4707   return ggc_alloc_cleared (sizeof (struct machine_function));
4708 }
4709
4710 /* Handle TARGET_OPTIONS switches.  */
4711
4712 void
4713 ia64_override_options (void)
4714 {
4715   static struct pta
4716     {
4717       const char *const name;           /* processor name or nickname.  */
4718       const enum processor_type processor;
4719     }
4720   const processor_alias_table[] =
4721     {
4722       {"itanium", PROCESSOR_ITANIUM},
4723       {"itanium1", PROCESSOR_ITANIUM},
4724       {"merced", PROCESSOR_ITANIUM},
4725       {"itanium2", PROCESSOR_ITANIUM2},
4726       {"mckinley", PROCESSOR_ITANIUM2},
4727     };
4728
4729   int const pta_size = ARRAY_SIZE (processor_alias_table);
4730   int i;
4731
4732   if (TARGET_AUTO_PIC)
4733     target_flags |= MASK_CONST_GP;
4734
4735   if (TARGET_INLINE_FLOAT_DIV_LAT && TARGET_INLINE_FLOAT_DIV_THR)
4736     {
4737       warning ("cannot optimize floating point division for both latency and throughput");
4738       target_flags &= ~MASK_INLINE_FLOAT_DIV_THR;
4739     }
4740
4741   if (TARGET_INLINE_INT_DIV_LAT && TARGET_INLINE_INT_DIV_THR)
4742     {
4743       warning ("cannot optimize integer division for both latency and throughput");
4744       target_flags &= ~MASK_INLINE_INT_DIV_THR;
4745     }
4746
4747   if (TARGET_INLINE_SQRT_LAT && TARGET_INLINE_SQRT_THR)
4748     {
4749       warning ("cannot optimize square root for both latency and throughput");
4750       target_flags &= ~MASK_INLINE_SQRT_THR;
4751     }
4752
4753   if (TARGET_INLINE_SQRT_LAT)
4754     {
4755       warning ("not yet implemented: latency-optimized inline square root");
4756       target_flags &= ~MASK_INLINE_SQRT_LAT;
4757     }
4758
4759   if (ia64_fixed_range_string)
4760     fix_range (ia64_fixed_range_string);
4761
4762   if (ia64_tls_size_string)
4763     {
4764       char *end;
4765       unsigned long tmp = strtoul (ia64_tls_size_string, &end, 10);
4766       if (*end || (tmp != 14 && tmp != 22 && tmp != 64))
4767         error ("bad value (%s) for -mtls-size= switch", ia64_tls_size_string);
4768       else
4769         ia64_tls_size = tmp;
4770     }
4771
4772   if (!ia64_tune_string)
4773     ia64_tune_string = "itanium2";
4774
4775   for (i = 0; i < pta_size; i++)
4776     if (! strcmp (ia64_tune_string, processor_alias_table[i].name))
4777       {
4778         ia64_tune = processor_alias_table[i].processor;
4779         break;
4780       }
4781
4782   if (i == pta_size)
4783     error ("bad value (%s) for -tune= switch", ia64_tune_string);
4784
4785   ia64_flag_schedule_insns2 = flag_schedule_insns_after_reload;
4786   flag_schedule_insns_after_reload = 0;
4787
4788   ia64_section_threshold = g_switch_set ? g_switch_value : IA64_DEFAULT_GVALUE;
4789
4790   init_machine_status = ia64_init_machine_status;
4791 }
4792 \f
4793 static enum attr_itanium_class ia64_safe_itanium_class (rtx);
4794 static enum attr_type ia64_safe_type (rtx);
4795
4796 static enum attr_itanium_class
4797 ia64_safe_itanium_class (rtx insn)
4798 {
4799   if (recog_memoized (insn) >= 0)
4800     return get_attr_itanium_class (insn);
4801   else
4802     return ITANIUM_CLASS_UNKNOWN;
4803 }
4804
4805 static enum attr_type
4806 ia64_safe_type (rtx insn)
4807 {
4808   if (recog_memoized (insn) >= 0)
4809     return get_attr_type (insn);
4810   else
4811     return TYPE_UNKNOWN;
4812 }
4813 \f
4814 /* The following collection of routines emit instruction group stop bits as
4815    necessary to avoid dependencies.  */
4816
4817 /* Need to track some additional registers as far as serialization is
4818    concerned so we can properly handle br.call and br.ret.  We could
4819    make these registers visible to gcc, but since these registers are
4820    never explicitly used in gcc generated code, it seems wasteful to
4821    do so (plus it would make the call and return patterns needlessly
4822    complex).  */
4823 #define REG_RP          (BR_REG (0))
4824 #define REG_AR_CFM      (FIRST_PSEUDO_REGISTER + 1)
4825 /* This is used for volatile asms which may require a stop bit immediately
4826    before and after them.  */
4827 #define REG_VOLATILE    (FIRST_PSEUDO_REGISTER + 2)
4828 #define AR_UNAT_BIT_0   (FIRST_PSEUDO_REGISTER + 3)
4829 #define NUM_REGS        (AR_UNAT_BIT_0 + 64)
4830
4831 /* For each register, we keep track of how it has been written in the
4832    current instruction group.
4833
4834    If a register is written unconditionally (no qualifying predicate),
4835    WRITE_COUNT is set to 2 and FIRST_PRED is ignored.
4836
4837    If a register is written if its qualifying predicate P is true, we
4838    set WRITE_COUNT to 1 and FIRST_PRED to P.  Later on, the same register
4839    may be written again by the complement of P (P^1) and when this happens,
4840    WRITE_COUNT gets set to 2.
4841
4842    The result of this is that whenever an insn attempts to write a register
4843    whose WRITE_COUNT is two, we need to issue an insn group barrier first.
4844
4845    If a predicate register is written by a floating-point insn, we set
4846    WRITTEN_BY_FP to true.
4847
4848    If a predicate register is written by an AND.ORCM we set WRITTEN_BY_AND
4849    to true; if it was written by an OR.ANDCM we set WRITTEN_BY_OR to true.  */
4850
4851 struct reg_write_state
4852 {
4853   unsigned int write_count : 2;
4854   unsigned int first_pred : 16;
4855   unsigned int written_by_fp : 1;
4856   unsigned int written_by_and : 1;
4857   unsigned int written_by_or : 1;
4858 };
4859
4860 /* Cumulative info for the current instruction group.  */
4861 struct reg_write_state rws_sum[NUM_REGS];
4862 /* Info for the current instruction.  This gets copied to rws_sum after a
4863    stop bit is emitted.  */
4864 struct reg_write_state rws_insn[NUM_REGS];
4865
4866 /* Indicates whether this is the first instruction after a stop bit,
4867    in which case we don't need another stop bit.  Without this, we hit
4868    the abort in ia64_variable_issue when scheduling an alloc.  */
4869 static int first_instruction;
4870
4871 /* Misc flags needed to compute RAW/WAW dependencies while we are traversing
4872    RTL for one instruction.  */
4873 struct reg_flags
4874 {
4875   unsigned int is_write : 1;    /* Is register being written?  */
4876   unsigned int is_fp : 1;       /* Is register used as part of an fp op?  */
4877   unsigned int is_branch : 1;   /* Is register used as part of a branch?  */
4878   unsigned int is_and : 1;      /* Is register used as part of and.orcm?  */
4879   unsigned int is_or : 1;       /* Is register used as part of or.andcm?  */
4880   unsigned int is_sibcall : 1;  /* Is this a sibling or normal call?  */
4881 };
4882
4883 static void rws_update (struct reg_write_state *, int, struct reg_flags, int);
4884 static int rws_access_regno (int, struct reg_flags, int);
4885 static int rws_access_reg (rtx, struct reg_flags, int);
4886 static void update_set_flags (rtx, struct reg_flags *, int *, rtx *);
4887 static int set_src_needs_barrier (rtx, struct reg_flags, int, rtx);
4888 static int rtx_needs_barrier (rtx, struct reg_flags, int);
4889 static void init_insn_group_barriers (void);
4890 static int group_barrier_needed_p (rtx);
4891 static int safe_group_barrier_needed_p (rtx);
4892
4893 /* Update *RWS for REGNO, which is being written by the current instruction,
4894    with predicate PRED, and associated register flags in FLAGS.  */
4895
4896 static void
4897 rws_update (struct reg_write_state *rws, int regno, struct reg_flags flags, int pred)
4898 {
4899   if (pred)
4900     rws[regno].write_count++;
4901   else
4902     rws[regno].write_count = 2;
4903   rws[regno].written_by_fp |= flags.is_fp;
4904   /* ??? Not tracking and/or across differing predicates.  */
4905   rws[regno].written_by_and = flags.is_and;
4906   rws[regno].written_by_or = flags.is_or;
4907   rws[regno].first_pred = pred;
4908 }
4909
4910 /* Handle an access to register REGNO of type FLAGS using predicate register
4911    PRED.  Update rws_insn and rws_sum arrays.  Return 1 if this access creates
4912    a dependency with an earlier instruction in the same group.  */
4913
4914 static int
4915 rws_access_regno (int regno, struct reg_flags flags, int pred)
4916 {
4917   int need_barrier = 0;
4918
4919   if (regno >= NUM_REGS)
4920     abort ();
4921
4922   if (! PR_REGNO_P (regno))
4923     flags.is_and = flags.is_or = 0;
4924
4925   if (flags.is_write)
4926     {
4927       int write_count;
4928
4929       /* One insn writes same reg multiple times?  */
4930       if (rws_insn[regno].write_count > 0)
4931         abort ();
4932
4933       /* Update info for current instruction.  */
4934       rws_update (rws_insn, regno, flags, pred);
4935       write_count = rws_sum[regno].write_count;
4936
4937       switch (write_count)
4938         {
4939         case 0:
4940           /* The register has not been written yet.  */
4941           rws_update (rws_sum, regno, flags, pred);
4942           break;
4943
4944         case 1:
4945           /* The register has been written via a predicate.  If this is
4946              not a complementary predicate, then we need a barrier.  */
4947           /* ??? This assumes that P and P+1 are always complementary
4948              predicates for P even.  */
4949           if (flags.is_and && rws_sum[regno].written_by_and)
4950             ;
4951           else if (flags.is_or && rws_sum[regno].written_by_or)
4952             ;
4953           else if ((rws_sum[regno].first_pred ^ 1) != pred)
4954             need_barrier = 1;
4955           rws_update (rws_sum, regno, flags, pred);
4956           break;
4957
4958         case 2:
4959           /* The register has been unconditionally written already.  We
4960              need a barrier.  */
4961           if (flags.is_and && rws_sum[regno].written_by_and)
4962             ;
4963           else if (flags.is_or && rws_sum[regno].written_by_or)
4964             ;
4965           else
4966             need_barrier = 1;
4967           rws_sum[regno].written_by_and = flags.is_and;
4968           rws_sum[regno].written_by_or = flags.is_or;
4969           break;
4970
4971         default:
4972           abort ();
4973         }
4974     }
4975   else
4976     {
4977       if (flags.is_branch)
4978         {
4979           /* Branches have several RAW exceptions that allow to avoid
4980              barriers.  */
4981
4982           if (REGNO_REG_CLASS (regno) == BR_REGS || regno == AR_PFS_REGNUM)
4983             /* RAW dependencies on branch regs are permissible as long
4984                as the writer is a non-branch instruction.  Since we
4985                never generate code that uses a branch register written
4986                by a branch instruction, handling this case is
4987                easy.  */
4988             return 0;
4989
4990           if (REGNO_REG_CLASS (regno) == PR_REGS
4991               && ! rws_sum[regno].written_by_fp)
4992             /* The predicates of a branch are available within the
4993                same insn group as long as the predicate was written by
4994                something other than a floating-point instruction.  */
4995             return 0;
4996         }
4997
4998       if (flags.is_and && rws_sum[regno].written_by_and)
4999         return 0;
5000       if (flags.is_or && rws_sum[regno].written_by_or)
5001         return 0;
5002
5003       switch (rws_sum[regno].write_count)
5004         {
5005         case 0:
5006           /* The register has not been written yet.  */
5007           break;
5008
5009         case 1:
5010           /* The register has been written via a predicate.  If this is
5011              not a complementary predicate, then we need a barrier.  */
5012           /* ??? This assumes that P and P+1 are always complementary
5013              predicates for P even.  */
5014           if ((rws_sum[regno].first_pred ^ 1) != pred)
5015             need_barrier = 1;
5016           break;
5017
5018         case 2:
5019           /* The register has been unconditionally written already.  We
5020              need a barrier.  */
5021           need_barrier = 1;
5022           break;
5023
5024         default:
5025           abort ();
5026         }
5027     }
5028
5029   return need_barrier;
5030 }
5031
5032 static int
5033 rws_access_reg (rtx reg, struct reg_flags flags, int pred)
5034 {
5035   int regno = REGNO (reg);
5036   int n = HARD_REGNO_NREGS (REGNO (reg), GET_MODE (reg));
5037
5038   if (n == 1)
5039     return rws_access_regno (regno, flags, pred);
5040   else
5041     {
5042       int need_barrier = 0;
5043       while (--n >= 0)
5044         need_barrier |= rws_access_regno (regno + n, flags, pred);
5045       return need_barrier;
5046     }
5047 }
5048
5049 /* Examine X, which is a SET rtx, and update the flags, the predicate, and
5050    the condition, stored in *PFLAGS, *PPRED and *PCOND.  */
5051
5052 static void
5053 update_set_flags (rtx x, struct reg_flags *pflags, int *ppred, rtx *pcond)
5054 {
5055   rtx src = SET_SRC (x);
5056
5057   *pcond = 0;
5058
5059   switch (GET_CODE (src))
5060     {
5061     case CALL:
5062       return;
5063
5064     case IF_THEN_ELSE:
5065       if (SET_DEST (x) == pc_rtx)
5066         /* X is a conditional branch.  */
5067         return;
5068       else
5069         {
5070           int is_complemented = 0;
5071
5072           /* X is a conditional move.  */
5073           rtx cond = XEXP (src, 0);
5074           if (GET_CODE (cond) == EQ)
5075             is_complemented = 1;
5076           cond = XEXP (cond, 0);
5077           if (GET_CODE (cond) != REG
5078               && REGNO_REG_CLASS (REGNO (cond)) != PR_REGS)
5079             abort ();
5080           *pcond = cond;
5081           if (XEXP (src, 1) == SET_DEST (x)
5082               || XEXP (src, 2) == SET_DEST (x))
5083             {
5084               /* X is a conditional move that conditionally writes the
5085                  destination.  */
5086
5087               /* We need another complement in this case.  */
5088               if (XEXP (src, 1) == SET_DEST (x))
5089                 is_complemented = ! is_complemented;
5090
5091               *ppred = REGNO (cond);
5092               if (is_complemented)
5093                 ++*ppred;
5094             }
5095
5096           /* ??? If this is a conditional write to the dest, then this
5097              instruction does not actually read one source.  This probably
5098              doesn't matter, because that source is also the dest.  */
5099           /* ??? Multiple writes to predicate registers are allowed
5100              if they are all AND type compares, or if they are all OR
5101              type compares.  We do not generate such instructions
5102              currently.  */
5103         }
5104       /* ... fall through ...  */
5105
5106     default:
5107       if (GET_RTX_CLASS (GET_CODE (src)) == '<'
5108           && GET_MODE_CLASS (GET_MODE (XEXP (src, 0))) == MODE_FLOAT)
5109         /* Set pflags->is_fp to 1 so that we know we're dealing
5110            with a floating point comparison when processing the
5111            destination of the SET.  */
5112         pflags->is_fp = 1;
5113
5114       /* Discover if this is a parallel comparison.  We only handle
5115          and.orcm and or.andcm at present, since we must retain a
5116          strict inverse on the predicate pair.  */
5117       else if (GET_CODE (src) == AND)
5118         pflags->is_and = 1;
5119       else if (GET_CODE (src) == IOR)
5120         pflags->is_or = 1;
5121
5122       break;
5123     }
5124 }
5125
5126 /* Subroutine of rtx_needs_barrier; this function determines whether the
5127    source of a given SET rtx found in X needs a barrier.  FLAGS and PRED
5128    are as in rtx_needs_barrier.  COND is an rtx that holds the condition
5129    for this insn.  */
5130
5131 static int
5132 set_src_needs_barrier (rtx x, struct reg_flags flags, int pred, rtx cond)
5133 {
5134   int need_barrier = 0;
5135   rtx dst;
5136   rtx src = SET_SRC (x);
5137
5138   if (GET_CODE (src) == CALL)
5139     /* We don't need to worry about the result registers that
5140        get written by subroutine call.  */
5141     return rtx_needs_barrier (src, flags, pred);
5142   else if (SET_DEST (x) == pc_rtx)
5143     {
5144       /* X is a conditional branch.  */
5145       /* ??? This seems redundant, as the caller sets this bit for
5146          all JUMP_INSNs.  */
5147       flags.is_branch = 1;
5148       return rtx_needs_barrier (src, flags, pred);
5149     }
5150
5151   need_barrier = rtx_needs_barrier (src, flags, pred);
5152
5153   /* This instruction unconditionally uses a predicate register.  */
5154   if (cond)
5155     need_barrier |= rws_access_reg (cond, flags, 0);
5156
5157   dst = SET_DEST (x);
5158   if (GET_CODE (dst) == ZERO_EXTRACT)
5159     {
5160       need_barrier |= rtx_needs_barrier (XEXP (dst, 1), flags, pred);
5161       need_barrier |= rtx_needs_barrier (XEXP (dst, 2), flags, pred);
5162       dst = XEXP (dst, 0);
5163     }
5164   return need_barrier;
5165 }
5166
5167 /* Handle an access to rtx X of type FLAGS using predicate register
5168    PRED.  Return 1 if this access creates a dependency with an earlier
5169    instruction in the same group.  */
5170
5171 static int
5172 rtx_needs_barrier (rtx x, struct reg_flags flags, int pred)
5173 {
5174   int i, j;
5175   int is_complemented = 0;
5176   int need_barrier = 0;
5177   const char *format_ptr;
5178   struct reg_flags new_flags;
5179   rtx cond = 0;
5180
5181   if (! x)
5182     return 0;
5183
5184   new_flags = flags;
5185
5186   switch (GET_CODE (x))
5187     {
5188     case SET:
5189       update_set_flags (x, &new_flags, &pred, &cond);
5190       need_barrier = set_src_needs_barrier (x, new_flags, pred, cond);
5191       if (GET_CODE (SET_SRC (x)) != CALL)
5192         {
5193           new_flags.is_write = 1;
5194           need_barrier |= rtx_needs_barrier (SET_DEST (x), new_flags, pred);
5195         }
5196       break;
5197
5198     case CALL:
5199       new_flags.is_write = 0;
5200       need_barrier |= rws_access_regno (AR_EC_REGNUM, new_flags, pred);
5201
5202       /* Avoid multiple register writes, in case this is a pattern with
5203          multiple CALL rtx.  This avoids an abort in rws_access_reg.  */
5204       if (! flags.is_sibcall && ! rws_insn[REG_AR_CFM].write_count)
5205         {
5206           new_flags.is_write = 1;
5207           need_barrier |= rws_access_regno (REG_RP, new_flags, pred);
5208           need_barrier |= rws_access_regno (AR_PFS_REGNUM, new_flags, pred);
5209           need_barrier |= rws_access_regno (REG_AR_CFM, new_flags, pred);
5210         }
5211       break;
5212
5213     case COND_EXEC:
5214       /* X is a predicated instruction.  */
5215
5216       cond = COND_EXEC_TEST (x);
5217       if (pred)
5218         abort ();
5219       need_barrier = rtx_needs_barrier (cond, flags, 0);
5220
5221       if (GET_CODE (cond) == EQ)
5222         is_complemented = 1;
5223       cond = XEXP (cond, 0);
5224       if (GET_CODE (cond) != REG
5225           && REGNO_REG_CLASS (REGNO (cond)) != PR_REGS)
5226         abort ();
5227       pred = REGNO (cond);
5228       if (is_complemented)
5229         ++pred;
5230
5231       need_barrier |= rtx_needs_barrier (COND_EXEC_CODE (x), flags, pred);
5232       return need_barrier;
5233
5234     case CLOBBER:
5235     case USE:
5236       /* Clobber & use are for earlier compiler-phases only.  */
5237       break;
5238
5239     case ASM_OPERANDS:
5240     case ASM_INPUT:
5241       /* We always emit stop bits for traditional asms.  We emit stop bits
5242          for volatile extended asms if TARGET_VOL_ASM_STOP is true.  */
5243       if (GET_CODE (x) != ASM_OPERANDS
5244           || (MEM_VOLATILE_P (x) && TARGET_VOL_ASM_STOP))
5245         {
5246           /* Avoid writing the register multiple times if we have multiple
5247              asm outputs.  This avoids an abort in rws_access_reg.  */
5248           if (! rws_insn[REG_VOLATILE].write_count)
5249             {
5250               new_flags.is_write = 1;
5251               rws_access_regno (REG_VOLATILE, new_flags, pred);
5252             }
5253           return 1;
5254         }
5255
5256       /* For all ASM_OPERANDS, we must traverse the vector of input operands.
5257          We can not just fall through here since then we would be confused
5258          by the ASM_INPUT rtx inside ASM_OPERANDS, which do not indicate
5259          traditional asms unlike their normal usage.  */
5260
5261       for (i = ASM_OPERANDS_INPUT_LENGTH (x) - 1; i >= 0; --i)
5262         if (rtx_needs_barrier (ASM_OPERANDS_INPUT (x, i), flags, pred))
5263           need_barrier = 1;
5264       break;
5265
5266     case PARALLEL:
5267       for (i = XVECLEN (x, 0) - 1; i >= 0; --i)
5268         {
5269           rtx pat = XVECEXP (x, 0, i);
5270           if (GET_CODE (pat) == SET)
5271             {
5272               update_set_flags (pat, &new_flags, &pred, &cond);
5273               need_barrier |= set_src_needs_barrier (pat, new_flags, pred, cond);
5274             }
5275           else if (GET_CODE (pat) == USE
5276                    || GET_CODE (pat) == CALL
5277                    || GET_CODE (pat) == ASM_OPERANDS)
5278             need_barrier |= rtx_needs_barrier (pat, flags, pred);
5279           else if (GET_CODE (pat) != CLOBBER && GET_CODE (pat) != RETURN)
5280             abort ();
5281         }
5282       for (i = XVECLEN (x, 0) - 1; i >= 0; --i)
5283         {
5284           rtx pat = XVECEXP (x, 0, i);
5285           if (GET_CODE (pat) == SET)
5286             {
5287               if (GET_CODE (SET_SRC (pat)) != CALL)
5288                 {
5289                   new_flags.is_write = 1;
5290                   need_barrier |= rtx_needs_barrier (SET_DEST (pat), new_flags,
5291                                                      pred);
5292                 }
5293             }
5294           else if (GET_CODE (pat) == CLOBBER || GET_CODE (pat) == RETURN)
5295             need_barrier |= rtx_needs_barrier (pat, flags, pred);
5296         }
5297       break;
5298
5299     case SUBREG:
5300       x = SUBREG_REG (x);
5301       /* FALLTHRU */
5302     case REG:
5303       if (REGNO (x) == AR_UNAT_REGNUM)
5304         {
5305           for (i = 0; i < 64; ++i)
5306             need_barrier |= rws_access_regno (AR_UNAT_BIT_0 + i, flags, pred);
5307         }
5308       else
5309         need_barrier = rws_access_reg (x, flags, pred);
5310       break;
5311
5312     case MEM:
5313       /* Find the regs used in memory address computation.  */
5314       new_flags.is_write = 0;
5315       need_barrier = rtx_needs_barrier (XEXP (x, 0), new_flags, pred);
5316       break;
5317
5318     case CONST_INT:   case CONST_DOUBLE:
5319     case SYMBOL_REF:  case LABEL_REF:     case CONST:
5320       break;
5321
5322       /* Operators with side-effects.  */
5323     case POST_INC:    case POST_DEC:
5324       if (GET_CODE (XEXP (x, 0)) != REG)
5325         abort ();
5326
5327       new_flags.is_write = 0;
5328       need_barrier  = rws_access_reg (XEXP (x, 0), new_flags, pred);
5329       new_flags.is_write = 1;
5330       need_barrier |= rws_access_reg (XEXP (x, 0), new_flags, pred);
5331       break;
5332
5333     case POST_MODIFY:
5334       if (GET_CODE (XEXP (x, 0)) != REG)
5335         abort ();
5336
5337       new_flags.is_write = 0;
5338       need_barrier  = rws_access_reg (XEXP (x, 0), new_flags, pred);
5339       need_barrier |= rtx_needs_barrier (XEXP (x, 1), new_flags, pred);
5340       new_flags.is_write = 1;
5341       need_barrier |= rws_access_reg (XEXP (x, 0), new_flags, pred);
5342       break;
5343
5344       /* Handle common unary and binary ops for efficiency.  */
5345     case COMPARE:  case PLUS:    case MINUS:   case MULT:      case DIV:
5346     case MOD:      case UDIV:    case UMOD:    case AND:       case IOR:
5347     case XOR:      case ASHIFT:  case ROTATE:  case ASHIFTRT:  case LSHIFTRT:
5348     case ROTATERT: case SMIN:    case SMAX:    case UMIN:      case UMAX:
5349     case NE:       case EQ:      case GE:      case GT:        case LE:
5350     case LT:       case GEU:     case GTU:     case LEU:       case LTU:
5351       need_barrier = rtx_needs_barrier (XEXP (x, 0), new_flags, pred);
5352       need_barrier |= rtx_needs_barrier (XEXP (x, 1), new_flags, pred);
5353       break;
5354
5355     case NEG:      case NOT:            case SIGN_EXTEND:     case ZERO_EXTEND:
5356     case TRUNCATE: case FLOAT_EXTEND:   case FLOAT_TRUNCATE:  case FLOAT:
5357     case FIX:      case UNSIGNED_FLOAT: case UNSIGNED_FIX:    case ABS:
5358     case SQRT:     case FFS:            case POPCOUNT:
5359       need_barrier = rtx_needs_barrier (XEXP (x, 0), flags, pred);
5360       break;
5361
5362     case UNSPEC:
5363       switch (XINT (x, 1))
5364         {
5365         case UNSPEC_LTOFF_DTPMOD:
5366         case UNSPEC_LTOFF_DTPREL:
5367         case UNSPEC_DTPREL:
5368         case UNSPEC_LTOFF_TPREL:
5369         case UNSPEC_TPREL:
5370         case UNSPEC_PRED_REL_MUTEX:
5371         case UNSPEC_PIC_CALL:
5372         case UNSPEC_MF:
5373         case UNSPEC_FETCHADD_ACQ:
5374         case UNSPEC_BSP_VALUE:
5375         case UNSPEC_FLUSHRS:
5376         case UNSPEC_BUNDLE_SELECTOR:
5377           break;
5378
5379         case UNSPEC_GR_SPILL:
5380         case UNSPEC_GR_RESTORE:
5381           {
5382             HOST_WIDE_INT offset = INTVAL (XVECEXP (x, 0, 1));
5383             HOST_WIDE_INT bit = (offset >> 3) & 63;
5384
5385             need_barrier = rtx_needs_barrier (XVECEXP (x, 0, 0), flags, pred);
5386             new_flags.is_write = (XINT (x, 1) == 1);
5387             need_barrier |= rws_access_regno (AR_UNAT_BIT_0 + bit,
5388                                               new_flags, pred);
5389             break;
5390           }
5391
5392         case UNSPEC_FR_SPILL:
5393         case UNSPEC_FR_RESTORE:
5394         case UNSPEC_GETF_EXP:
5395         case UNSPEC_SETF_EXP:
5396         case UNSPEC_ADDP4:
5397         case UNSPEC_FR_SQRT_RECIP_APPROX:
5398           need_barrier = rtx_needs_barrier (XVECEXP (x, 0, 0), flags, pred);
5399           break;
5400
5401         case UNSPEC_FR_RECIP_APPROX:
5402           need_barrier = rtx_needs_barrier (XVECEXP (x, 0, 0), flags, pred);
5403           need_barrier |= rtx_needs_barrier (XVECEXP (x, 0, 1), flags, pred);
5404           break;
5405
5406         case UNSPEC_CMPXCHG_ACQ:
5407           need_barrier = rtx_needs_barrier (XVECEXP (x, 0, 1), flags, pred);
5408           need_barrier |= rtx_needs_barrier (XVECEXP (x, 0, 2), flags, pred);
5409           break;
5410
5411         default:
5412           abort ();
5413         }
5414       break;
5415
5416     case UNSPEC_VOLATILE:
5417       switch (XINT (x, 1))
5418         {
5419         case UNSPECV_ALLOC:
5420           /* Alloc must always be the first instruction of a group.
5421              We force this by always returning true.  */
5422           /* ??? We might get better scheduling if we explicitly check for
5423              input/local/output register dependencies, and modify the
5424              scheduler so that alloc is always reordered to the start of
5425              the current group.  We could then eliminate all of the
5426              first_instruction code.  */
5427           rws_access_regno (AR_PFS_REGNUM, flags, pred);
5428
5429           new_flags.is_write = 1;
5430           rws_access_regno (REG_AR_CFM, new_flags, pred);
5431           return 1;
5432
5433         case UNSPECV_SET_BSP:
5434           need_barrier = 1;
5435           break;
5436
5437         case UNSPECV_BLOCKAGE:
5438         case UNSPECV_INSN_GROUP_BARRIER:
5439         case UNSPECV_BREAK:
5440         case UNSPECV_PSAC_ALL:
5441         case UNSPECV_PSAC_NORMAL:
5442           return 0;
5443
5444         default:
5445           abort ();
5446         }
5447       break;
5448
5449     case RETURN:
5450       new_flags.is_write = 0;
5451       need_barrier  = rws_access_regno (REG_RP, flags, pred);
5452       need_barrier |= rws_access_regno (AR_PFS_REGNUM, flags, pred);
5453
5454       new_flags.is_write = 1;
5455       need_barrier |= rws_access_regno (AR_EC_REGNUM, new_flags, pred);
5456       need_barrier |= rws_access_regno (REG_AR_CFM, new_flags, pred);
5457       break;
5458
5459     default:
5460       format_ptr = GET_RTX_FORMAT (GET_CODE (x));
5461       for (i = GET_RTX_LENGTH (GET_CODE (x)) - 1; i >= 0; i--)
5462         switch (format_ptr[i])
5463           {
5464           case '0':     /* unused field */
5465           case 'i':     /* integer */
5466           case 'n':     /* note */
5467           case 'w':     /* wide integer */
5468           case 's':     /* pointer to string */
5469           case 'S':     /* optional pointer to string */
5470             break;
5471
5472           case 'e':
5473             if (rtx_needs_barrier (XEXP (x, i), flags, pred))
5474               need_barrier = 1;
5475             break;
5476
5477           case 'E':
5478             for (j = XVECLEN (x, i) - 1; j >= 0; --j)
5479               if (rtx_needs_barrier (XVECEXP (x, i, j), flags, pred))
5480                 need_barrier = 1;
5481             break;
5482
5483           default:
5484             abort ();
5485           }
5486       break;
5487     }
5488   return need_barrier;
5489 }
5490
5491 /* Clear out the state for group_barrier_needed_p at the start of a
5492    sequence of insns.  */
5493
5494 static void
5495 init_insn_group_barriers (void)
5496 {
5497   memset (rws_sum, 0, sizeof (rws_sum));
5498   first_instruction = 1;
5499 }
5500
5501 /* Given the current state, recorded by previous calls to this function,
5502    determine whether a group barrier (a stop bit) is necessary before INSN.
5503    Return nonzero if so.  */
5504
5505 static int
5506 group_barrier_needed_p (rtx insn)
5507 {
5508   rtx pat;
5509   int need_barrier = 0;
5510   struct reg_flags flags;
5511
5512   memset (&flags, 0, sizeof (flags));
5513   switch (GET_CODE (insn))
5514     {
5515     case NOTE:
5516       break;
5517
5518     case BARRIER:
5519       /* A barrier doesn't imply an instruction group boundary.  */
5520       break;
5521
5522     case CODE_LABEL:
5523       memset (rws_insn, 0, sizeof (rws_insn));
5524       return 1;
5525
5526     case CALL_INSN:
5527       flags.is_branch = 1;
5528       flags.is_sibcall = SIBLING_CALL_P (insn);
5529       memset (rws_insn, 0, sizeof (rws_insn));
5530
5531       /* Don't bundle a call following another call.  */
5532       if ((pat = prev_active_insn (insn))
5533           && GET_CODE (pat) == CALL_INSN)
5534         {
5535           need_barrier = 1;
5536           break;
5537         }
5538
5539       need_barrier = rtx_needs_barrier (PATTERN (insn), flags, 0);
5540       break;
5541
5542     case JUMP_INSN:
5543       flags.is_branch = 1;
5544
5545       /* Don't bundle a jump following a call.  */
5546       if ((pat = prev_active_insn (insn))
5547           && GET_CODE (pat) == CALL_INSN)
5548         {
5549           need_barrier = 1;
5550           break;
5551         }
5552       /* FALLTHRU */
5553
5554     case INSN:
5555       if (GET_CODE (PATTERN (insn)) == USE
5556           || GET_CODE (PATTERN (insn)) == CLOBBER)
5557         /* Don't care about USE and CLOBBER "insns"---those are used to
5558            indicate to the optimizer that it shouldn't get rid of
5559            certain operations.  */
5560         break;
5561
5562       pat = PATTERN (insn);
5563
5564       /* Ug.  Hack hacks hacked elsewhere.  */
5565       switch (recog_memoized (insn))
5566         {
5567           /* We play dependency tricks with the epilogue in order
5568              to get proper schedules.  Undo this for dv analysis.  */
5569         case CODE_FOR_epilogue_deallocate_stack:
5570         case CODE_FOR_prologue_allocate_stack:
5571           pat = XVECEXP (pat, 0, 0);
5572           break;
5573
5574           /* The pattern we use for br.cloop confuses the code above.
5575              The second element of the vector is representative.  */
5576         case CODE_FOR_doloop_end_internal:
5577           pat = XVECEXP (pat, 0, 1);
5578           break;
5579
5580           /* Doesn't generate code.  */
5581         case CODE_FOR_pred_rel_mutex:
5582         case CODE_FOR_prologue_use:
5583           return 0;
5584
5585         default:
5586           break;
5587         }
5588
5589       memset (rws_insn, 0, sizeof (rws_insn));
5590       need_barrier = rtx_needs_barrier (pat, flags, 0);
5591
5592       /* Check to see if the previous instruction was a volatile
5593          asm.  */
5594       if (! need_barrier)
5595         need_barrier = rws_access_regno (REG_VOLATILE, flags, 0);
5596       break;
5597
5598     default:
5599       abort ();
5600     }
5601
5602   if (first_instruction && INSN_P (insn)
5603       && ia64_safe_itanium_class (insn) != ITANIUM_CLASS_IGNORE
5604       && GET_CODE (PATTERN (insn)) != USE
5605       && GET_CODE (PATTERN (insn)) != CLOBBER)
5606     {
5607       need_barrier = 0;
5608       first_instruction = 0;
5609     }
5610
5611   return need_barrier;
5612 }
5613
5614 /* Like group_barrier_needed_p, but do not clobber the current state.  */
5615
5616 static int
5617 safe_group_barrier_needed_p (rtx insn)
5618 {
5619   struct reg_write_state rws_saved[NUM_REGS];
5620   int saved_first_instruction;
5621   int t;
5622
5623   memcpy (rws_saved, rws_sum, NUM_REGS * sizeof *rws_saved);
5624   saved_first_instruction = first_instruction;
5625
5626   t = group_barrier_needed_p (insn);
5627
5628   memcpy (rws_sum, rws_saved, NUM_REGS * sizeof *rws_saved);
5629   first_instruction = saved_first_instruction;
5630
5631   return t;
5632 }
5633
5634 /* Scan the current function and insert stop bits as necessary to
5635    eliminate dependencies.  This function assumes that a final
5636    instruction scheduling pass has been run which has already
5637    inserted most of the necessary stop bits.  This function only
5638    inserts new ones at basic block boundaries, since these are
5639    invisible to the scheduler.  */
5640
5641 static void
5642 emit_insn_group_barriers (FILE *dump)
5643 {
5644   rtx insn;
5645   rtx last_label = 0;
5646   int insns_since_last_label = 0;
5647
5648   init_insn_group_barriers ();
5649
5650   for (insn = get_insns (); insn; insn = NEXT_INSN (insn))
5651     {
5652       if (GET_CODE (insn) == CODE_LABEL)
5653         {
5654           if (insns_since_last_label)
5655             last_label = insn;
5656           insns_since_last_label = 0;
5657         }
5658       else if (GET_CODE (insn) == NOTE
5659                && NOTE_LINE_NUMBER (insn) == NOTE_INSN_BASIC_BLOCK)
5660         {
5661           if (insns_since_last_label)
5662             last_label = insn;
5663           insns_since_last_label = 0;
5664         }
5665       else if (GET_CODE (insn) == INSN
5666                && GET_CODE (PATTERN (insn)) == UNSPEC_VOLATILE
5667                && XINT (PATTERN (insn), 1) == UNSPECV_INSN_GROUP_BARRIER)
5668         {
5669           init_insn_group_barriers ();
5670           last_label = 0;
5671         }
5672       else if (INSN_P (insn))
5673         {
5674           insns_since_last_label = 1;
5675
5676           if (group_barrier_needed_p (insn))
5677             {
5678               if (last_label)
5679                 {
5680                   if (dump)
5681                     fprintf (dump, "Emitting stop before label %d\n",
5682                              INSN_UID (last_label));
5683                   emit_insn_before (gen_insn_group_barrier (GEN_INT (3)), last_label);
5684                   insn = last_label;
5685
5686                   init_insn_group_barriers ();
5687                   last_label = 0;
5688                 }
5689             }
5690         }
5691     }
5692 }
5693
5694 /* Like emit_insn_group_barriers, but run if no final scheduling pass was run.
5695    This function has to emit all necessary group barriers.  */
5696
5697 static void
5698 emit_all_insn_group_barriers (FILE *dump ATTRIBUTE_UNUSED)
5699 {
5700   rtx insn;
5701
5702   init_insn_group_barriers ();
5703
5704   for (insn = get_insns (); insn; insn = NEXT_INSN (insn))
5705     {
5706       if (GET_CODE (insn) == BARRIER)
5707         {
5708           rtx last = prev_active_insn (insn);
5709
5710           if (! last)
5711             continue;
5712           if (GET_CODE (last) == JUMP_INSN
5713               && GET_CODE (PATTERN (last)) == ADDR_DIFF_VEC)
5714             last = prev_active_insn (last);
5715           if (recog_memoized (last) != CODE_FOR_insn_group_barrier)
5716             emit_insn_after (gen_insn_group_barrier (GEN_INT (3)), last);
5717
5718           init_insn_group_barriers ();
5719         }
5720       else if (INSN_P (insn))
5721         {
5722           if (recog_memoized (insn) == CODE_FOR_insn_group_barrier)
5723             init_insn_group_barriers ();
5724           else if (group_barrier_needed_p (insn))
5725             {
5726               emit_insn_before (gen_insn_group_barrier (GEN_INT (3)), insn);
5727               init_insn_group_barriers ();
5728               group_barrier_needed_p (insn);
5729             }
5730         }
5731     }
5732 }
5733
5734 \f
5735 static int errata_find_address_regs (rtx *, void *);
5736 static void errata_emit_nops (rtx);
5737 static void fixup_errata (void);
5738
5739 /* This structure is used to track some details about the previous insns
5740    groups so we can determine if it may be necessary to insert NOPs to
5741    workaround hardware errata.  */
5742 static struct group
5743 {
5744   HARD_REG_SET p_reg_set;
5745   HARD_REG_SET gr_reg_conditionally_set;
5746 } last_group[2];
5747
5748 /* Index into the last_group array.  */
5749 static int group_idx;
5750
5751 /* Called through for_each_rtx; determines if a hard register that was
5752    conditionally set in the previous group is used as an address register.
5753    It ensures that for_each_rtx returns 1 in that case.  */
5754 static int
5755 errata_find_address_regs (rtx *xp, void *data ATTRIBUTE_UNUSED)
5756 {
5757   rtx x = *xp;
5758   if (GET_CODE (x) != MEM)
5759     return 0;
5760   x = XEXP (x, 0);
5761   if (GET_CODE (x) == POST_MODIFY)
5762     x = XEXP (x, 0);
5763   if (GET_CODE (x) == REG)
5764     {
5765       struct group *prev_group = last_group + (group_idx ^ 1);
5766       if (TEST_HARD_REG_BIT (prev_group->gr_reg_conditionally_set,
5767                              REGNO (x)))
5768         return 1;
5769       return -1;
5770     }
5771   return 0;
5772 }
5773
5774 /* Called for each insn; this function keeps track of the state in
5775    last_group and emits additional NOPs if necessary to work around
5776    an Itanium A/B step erratum.  */
5777 static void
5778 errata_emit_nops (rtx insn)
5779 {
5780   struct group *this_group = last_group + group_idx;
5781   struct group *prev_group = last_group + (group_idx ^ 1);
5782   rtx pat = PATTERN (insn);
5783   rtx cond = GET_CODE (pat) == COND_EXEC ? COND_EXEC_TEST (pat) : 0;
5784   rtx real_pat = cond ? COND_EXEC_CODE (pat) : pat;
5785   enum attr_type type;
5786   rtx set = real_pat;
5787
5788   if (GET_CODE (real_pat) == USE
5789       || GET_CODE (real_pat) == CLOBBER
5790       || GET_CODE (real_pat) == ASM_INPUT
5791       || GET_CODE (real_pat) == ADDR_VEC
5792       || GET_CODE (real_pat) == ADDR_DIFF_VEC
5793       || asm_noperands (PATTERN (insn)) >= 0)
5794     return;
5795
5796   /* single_set doesn't work for COND_EXEC insns, so we have to duplicate
5797      parts of it.  */
5798
5799   if (GET_CODE (set) == PARALLEL)
5800     {
5801       int i;
5802       set = XVECEXP (real_pat, 0, 0);
5803       for (i = 1; i < XVECLEN (real_pat, 0); i++)
5804         if (GET_CODE (XVECEXP (real_pat, 0, i)) != USE
5805             && GET_CODE (XVECEXP (real_pat, 0, i)) != CLOBBER)
5806           {
5807             set = 0;
5808             break;
5809           }
5810     }
5811
5812   if (set && GET_CODE (set) != SET)
5813     set = 0;
5814
5815   type  = get_attr_type (insn);
5816
5817   if (type == TYPE_F
5818       && set && REG_P (SET_DEST (set)) && PR_REGNO_P (REGNO (SET_DEST (set))))
5819     SET_HARD_REG_BIT (this_group->p_reg_set, REGNO (SET_DEST (set)));
5820
5821   if ((type == TYPE_M || type == TYPE_A) && cond && set
5822       && REG_P (SET_DEST (set))
5823       && GET_CODE (SET_SRC (set)) != PLUS
5824       && GET_CODE (SET_SRC (set)) != MINUS
5825       && (GET_CODE (SET_SRC (set)) != ASHIFT
5826           || !shladd_operand (XEXP (SET_SRC (set), 1), VOIDmode))
5827       && (GET_CODE (SET_SRC (set)) != MEM
5828           || GET_CODE (XEXP (SET_SRC (set), 0)) != POST_MODIFY)
5829       && GENERAL_REGNO_P (REGNO (SET_DEST (set))))
5830     {
5831       if (GET_RTX_CLASS (GET_CODE (cond)) != '<'
5832           || ! REG_P (XEXP (cond, 0)))
5833         abort ();
5834
5835       if (TEST_HARD_REG_BIT (prev_group->p_reg_set, REGNO (XEXP (cond, 0))))
5836         SET_HARD_REG_BIT (this_group->gr_reg_conditionally_set, REGNO (SET_DEST (set)));
5837     }
5838   if (for_each_rtx (&real_pat, errata_find_address_regs, NULL))
5839     {
5840       emit_insn_before (gen_insn_group_barrier (GEN_INT (3)), insn);
5841       emit_insn_before (gen_nop (), insn);
5842       emit_insn_before (gen_insn_group_barrier (GEN_INT (3)), insn);
5843       group_idx = 0;
5844       memset (last_group, 0, sizeof last_group);
5845     }
5846 }
5847
5848 /* Emit extra nops if they are required to work around hardware errata.  */
5849
5850 static void
5851 fixup_errata (void)
5852 {
5853   rtx insn;
5854
5855   if (! TARGET_B_STEP)
5856     return;
5857
5858   group_idx = 0;
5859   memset (last_group, 0, sizeof last_group);
5860
5861   for (insn = get_insns (); insn; insn = NEXT_INSN (insn))
5862     {
5863       if (!INSN_P (insn))
5864         continue;
5865
5866       if (ia64_safe_type (insn) == TYPE_S)
5867         {
5868           group_idx ^= 1;
5869           memset (last_group + group_idx, 0, sizeof last_group[group_idx]);
5870         }
5871       else
5872         errata_emit_nops (insn);
5873     }
5874 }
5875 \f
5876
5877 /* Instruction scheduling support.  */
5878
5879 #define NR_BUNDLES 10
5880
5881 /* A list of names of all available bundles.  */
5882
5883 static const char *bundle_name [NR_BUNDLES] =
5884 {
5885   ".mii",
5886   ".mmi",
5887   ".mfi",
5888   ".mmf",
5889 #if NR_BUNDLES == 10
5890   ".bbb",
5891   ".mbb",
5892 #endif
5893   ".mib",
5894   ".mmb",
5895   ".mfb",
5896   ".mlx"
5897 };
5898
5899 /* Nonzero if we should insert stop bits into the schedule.  */
5900
5901 int ia64_final_schedule = 0;
5902
5903 /* Codes of the corresponding quieryied units: */
5904
5905 static int _0mii_, _0mmi_, _0mfi_, _0mmf_;
5906 static int _0bbb_, _0mbb_, _0mib_, _0mmb_, _0mfb_, _0mlx_;
5907
5908 static int _1mii_, _1mmi_, _1mfi_, _1mmf_;
5909 static int _1bbb_, _1mbb_, _1mib_, _1mmb_, _1mfb_, _1mlx_;
5910
5911 static int pos_1, pos_2, pos_3, pos_4, pos_5, pos_6;
5912
5913 /* The following variable value is an insn group barrier.  */
5914
5915 static rtx dfa_stop_insn;
5916
5917 /* The following variable value is the last issued insn.  */
5918
5919 static rtx last_scheduled_insn;
5920
5921 /* The following variable value is size of the DFA state.  */
5922
5923 static size_t dfa_state_size;
5924
5925 /* The following variable value is pointer to a DFA state used as
5926    temporary variable.  */
5927
5928 static state_t temp_dfa_state = NULL;
5929
5930 /* The following variable value is DFA state after issuing the last
5931    insn.  */
5932
5933 static state_t prev_cycle_state = NULL;
5934
5935 /* The following array element values are TRUE if the corresponding
5936    insn requires to add stop bits before it.  */
5937
5938 static char *stops_p;
5939
5940 /* The following variable is used to set up the mentioned above array.  */
5941
5942 static int stop_before_p = 0;
5943
5944 /* The following variable value is length of the arrays `clocks' and
5945    `add_cycles'. */
5946
5947 static int clocks_length;
5948
5949 /* The following array element values are cycles on which the
5950    corresponding insn will be issued.  The array is used only for
5951    Itanium1.  */
5952
5953 static int *clocks;
5954
5955 /* The following array element values are numbers of cycles should be
5956    added to improve insn scheduling for MM_insns for Itanium1.  */
5957
5958 static int *add_cycles;
5959
5960 static rtx ia64_single_set (rtx);
5961 static void ia64_emit_insn_before (rtx, rtx);
5962
5963 /* Map a bundle number to its pseudo-op.  */
5964
5965 const char *
5966 get_bundle_name (int b)
5967 {
5968   return bundle_name[b];
5969 }
5970
5971
5972 /* Return the maximum number of instructions a cpu can issue.  */
5973
5974 static int
5975 ia64_issue_rate (void)
5976 {
5977   return 6;
5978 }
5979
5980 /* Helper function - like single_set, but look inside COND_EXEC.  */
5981
5982 static rtx
5983 ia64_single_set (rtx insn)
5984 {
5985   rtx x = PATTERN (insn), ret;
5986   if (GET_CODE (x) == COND_EXEC)
5987     x = COND_EXEC_CODE (x);
5988   if (GET_CODE (x) == SET)
5989     return x;
5990
5991   /* Special case here prologue_allocate_stack and epilogue_deallocate_stack.
5992      Although they are not classical single set, the second set is there just
5993      to protect it from moving past FP-relative stack accesses.  */
5994   switch (recog_memoized (insn))
5995     {
5996     case CODE_FOR_prologue_allocate_stack:
5997     case CODE_FOR_epilogue_deallocate_stack:
5998       ret = XVECEXP (x, 0, 0);
5999       break;
6000
6001     default:
6002       ret = single_set_2 (insn, x);
6003       break;
6004     }
6005
6006   return ret;
6007 }
6008
6009 /* Adjust the cost of a scheduling dependency.  Return the new cost of
6010    a dependency LINK or INSN on DEP_INSN.  COST is the current cost.  */
6011
6012 static int
6013 ia64_adjust_cost (rtx insn, rtx link, rtx dep_insn, int cost)
6014 {
6015   enum attr_itanium_class dep_class;
6016   enum attr_itanium_class insn_class;
6017
6018   if (REG_NOTE_KIND (link) != REG_DEP_OUTPUT)
6019     return cost;
6020
6021   insn_class = ia64_safe_itanium_class (insn);
6022   dep_class = ia64_safe_itanium_class (dep_insn);
6023   if (dep_class == ITANIUM_CLASS_ST || dep_class == ITANIUM_CLASS_STF
6024       || insn_class == ITANIUM_CLASS_ST || insn_class == ITANIUM_CLASS_STF)
6025     return 0;
6026
6027   return cost;
6028 }
6029
6030 /* Like emit_insn_before, but skip cycle_display notes.
6031    ??? When cycle display notes are implemented, update this.  */
6032
6033 static void
6034 ia64_emit_insn_before (rtx insn, rtx before)
6035 {
6036   emit_insn_before (insn, before);
6037 }
6038
6039 /* The following function marks insns who produce addresses for load
6040    and store insns.  Such insns will be placed into M slots because it
6041    decrease latency time for Itanium1 (see function
6042    `ia64_produce_address_p' and the DFA descriptions).  */
6043
6044 static void
6045 ia64_dependencies_evaluation_hook (rtx head, rtx tail)
6046 {
6047   rtx insn, link, next, next_tail;
6048
6049   next_tail = NEXT_INSN (tail);
6050   for (insn = head; insn != next_tail; insn = NEXT_INSN (insn))
6051     if (INSN_P (insn))
6052       insn->call = 0;
6053   for (insn = head; insn != next_tail; insn = NEXT_INSN (insn))
6054     if (INSN_P (insn)
6055         && ia64_safe_itanium_class (insn) == ITANIUM_CLASS_IALU)
6056       {
6057         for (link = INSN_DEPEND (insn); link != 0; link = XEXP (link, 1))
6058           {
6059             next = XEXP (link, 0);
6060             if ((ia64_safe_itanium_class (next) == ITANIUM_CLASS_ST
6061                  || ia64_safe_itanium_class (next) == ITANIUM_CLASS_STF)
6062                 && ia64_st_address_bypass_p (insn, next))
6063               break;
6064             else if ((ia64_safe_itanium_class (next) == ITANIUM_CLASS_LD
6065                       || ia64_safe_itanium_class (next)
6066                       == ITANIUM_CLASS_FLD)
6067                      && ia64_ld_address_bypass_p (insn, next))
6068               break;
6069           }
6070         insn->call = link != 0;
6071       }
6072 }
6073
6074 /* We're beginning a new block.  Initialize data structures as necessary.  */
6075
6076 static void
6077 ia64_sched_init (FILE *dump ATTRIBUTE_UNUSED,
6078                  int sched_verbose ATTRIBUTE_UNUSED,
6079                  int max_ready ATTRIBUTE_UNUSED)
6080 {
6081 #ifdef ENABLE_CHECKING
6082   rtx insn;
6083
6084   if (reload_completed)
6085     for (insn = NEXT_INSN (current_sched_info->prev_head);
6086          insn != current_sched_info->next_tail;
6087          insn = NEXT_INSN (insn))
6088       if (SCHED_GROUP_P (insn))
6089         abort ();
6090 #endif
6091   last_scheduled_insn = NULL_RTX;
6092   init_insn_group_barriers ();
6093 }
6094
6095 /* We are about to being issuing insns for this clock cycle.
6096    Override the default sort algorithm to better slot instructions.  */
6097
6098 static int
6099 ia64_dfa_sched_reorder (FILE *dump, int sched_verbose, rtx *ready,
6100                         int *pn_ready, int clock_var ATTRIBUTE_UNUSED,
6101                         int reorder_type)
6102 {
6103   int n_asms;
6104   int n_ready = *pn_ready;
6105   rtx *e_ready = ready + n_ready;
6106   rtx *insnp;
6107
6108   if (sched_verbose)
6109     fprintf (dump, "// ia64_dfa_sched_reorder (type %d):\n", reorder_type);
6110
6111   if (reorder_type == 0)
6112     {
6113       /* First, move all USEs, CLOBBERs and other crud out of the way.  */
6114       n_asms = 0;
6115       for (insnp = ready; insnp < e_ready; insnp++)
6116         if (insnp < e_ready)
6117           {
6118             rtx insn = *insnp;
6119             enum attr_type t = ia64_safe_type (insn);
6120             if (t == TYPE_UNKNOWN)
6121               {
6122                 if (GET_CODE (PATTERN (insn)) == ASM_INPUT
6123                     || asm_noperands (PATTERN (insn)) >= 0)
6124                   {
6125                     rtx lowest = ready[n_asms];
6126                     ready[n_asms] = insn;
6127                     *insnp = lowest;
6128                     n_asms++;
6129                   }
6130                 else
6131                   {
6132                     rtx highest = ready[n_ready - 1];
6133                     ready[n_ready - 1] = insn;
6134                     *insnp = highest;
6135                     return 1;
6136                   }
6137               }
6138           }
6139
6140       if (n_asms < n_ready)
6141         {
6142           /* Some normal insns to process.  Skip the asms.  */
6143           ready += n_asms;
6144           n_ready -= n_asms;
6145         }
6146       else if (n_ready > 0)
6147         return 1;
6148     }
6149
6150   if (ia64_final_schedule)
6151     {
6152       int deleted = 0;
6153       int nr_need_stop = 0;
6154
6155       for (insnp = ready; insnp < e_ready; insnp++)
6156         if (safe_group_barrier_needed_p (*insnp))
6157           nr_need_stop++;
6158
6159       if (reorder_type == 1 && n_ready == nr_need_stop)
6160         return 0;
6161       if (reorder_type == 0)
6162         return 1;
6163       insnp = e_ready;
6164       /* Move down everything that needs a stop bit, preserving
6165          relative order.  */
6166       while (insnp-- > ready + deleted)
6167         while (insnp >= ready + deleted)
6168           {
6169             rtx insn = *insnp;
6170             if (! safe_group_barrier_needed_p (insn))
6171               break;
6172             memmove (ready + 1, ready, (insnp - ready) * sizeof (rtx));
6173             *ready = insn;
6174             deleted++;
6175           }
6176       n_ready -= deleted;
6177       ready += deleted;
6178     }
6179
6180   return 1;
6181 }
6182
6183 /* We are about to being issuing insns for this clock cycle.  Override
6184    the default sort algorithm to better slot instructions.  */
6185
6186 static int
6187 ia64_sched_reorder (FILE *dump, int sched_verbose, rtx *ready, int *pn_ready,
6188                     int clock_var)
6189 {
6190   return ia64_dfa_sched_reorder (dump, sched_verbose, ready,
6191                                  pn_ready, clock_var, 0);
6192 }
6193
6194 /* Like ia64_sched_reorder, but called after issuing each insn.
6195    Override the default sort algorithm to better slot instructions.  */
6196
6197 static int
6198 ia64_sched_reorder2 (FILE *dump ATTRIBUTE_UNUSED,
6199                      int sched_verbose ATTRIBUTE_UNUSED, rtx *ready,
6200                      int *pn_ready, int clock_var)
6201 {
6202   if (ia64_tune == PROCESSOR_ITANIUM && reload_completed && last_scheduled_insn)
6203     clocks [INSN_UID (last_scheduled_insn)] = clock_var;
6204   return ia64_dfa_sched_reorder (dump, sched_verbose, ready, pn_ready,
6205                                  clock_var, 1);
6206 }
6207
6208 /* We are about to issue INSN.  Return the number of insns left on the
6209    ready queue that can be issued this cycle.  */
6210
6211 static int
6212 ia64_variable_issue (FILE *dump ATTRIBUTE_UNUSED,
6213                      int sched_verbose ATTRIBUTE_UNUSED,
6214                      rtx insn ATTRIBUTE_UNUSED,
6215                      int can_issue_more ATTRIBUTE_UNUSED)
6216 {
6217   last_scheduled_insn = insn;
6218   memcpy (prev_cycle_state, curr_state, dfa_state_size);
6219   if (reload_completed)
6220     {
6221       if (group_barrier_needed_p (insn))
6222         abort ();
6223       if (GET_CODE (insn) == CALL_INSN)
6224         init_insn_group_barriers ();
6225       stops_p [INSN_UID (insn)] = stop_before_p;
6226       stop_before_p = 0;
6227     }
6228   return 1;
6229 }
6230
6231 /* We are choosing insn from the ready queue.  Return nonzero if INSN
6232    can be chosen.  */
6233
6234 static int
6235 ia64_first_cycle_multipass_dfa_lookahead_guard (rtx insn)
6236 {
6237   if (insn == NULL_RTX || !INSN_P (insn))
6238     abort ();
6239   return (!reload_completed
6240           || !safe_group_barrier_needed_p (insn));
6241 }
6242
6243 /* The following variable value is pseudo-insn used by the DFA insn
6244    scheduler to change the DFA state when the simulated clock is
6245    increased.  */
6246
6247 static rtx dfa_pre_cycle_insn;
6248
6249 /* We are about to being issuing INSN.  Return nonzero if we can not
6250    issue it on given cycle CLOCK and return zero if we should not sort
6251    the ready queue on the next clock start.  */
6252
6253 static int
6254 ia64_dfa_new_cycle (FILE *dump, int verbose, rtx insn, int last_clock,
6255                     int clock, int *sort_p)
6256 {
6257   int setup_clocks_p = FALSE;
6258
6259   if (insn == NULL_RTX || !INSN_P (insn))
6260     abort ();
6261   if ((reload_completed && safe_group_barrier_needed_p (insn))
6262       || (last_scheduled_insn
6263           && (GET_CODE (last_scheduled_insn) == CALL_INSN
6264               || GET_CODE (PATTERN (last_scheduled_insn)) == ASM_INPUT
6265               || asm_noperands (PATTERN (last_scheduled_insn)) >= 0)))
6266     {
6267       init_insn_group_barriers ();
6268       if (verbose && dump)
6269         fprintf (dump, "//    Stop should be before %d%s\n", INSN_UID (insn),
6270                  last_clock == clock ? " + cycle advance" : "");
6271       stop_before_p = 1;
6272       if (last_clock == clock)
6273         {
6274           state_transition (curr_state, dfa_stop_insn);
6275           if (TARGET_EARLY_STOP_BITS)
6276             *sort_p = (last_scheduled_insn == NULL_RTX
6277                        || GET_CODE (last_scheduled_insn) != CALL_INSN);
6278           else
6279             *sort_p = 0;
6280           return 1;
6281         }
6282       else if (reload_completed)
6283         setup_clocks_p = TRUE;
6284       memcpy (curr_state, prev_cycle_state, dfa_state_size);
6285       state_transition (curr_state, dfa_stop_insn);
6286       state_transition (curr_state, dfa_pre_cycle_insn);
6287       state_transition (curr_state, NULL);
6288     }
6289   else if (reload_completed)
6290     setup_clocks_p = TRUE;
6291   if (setup_clocks_p && ia64_tune == PROCESSOR_ITANIUM)
6292     {
6293       enum attr_itanium_class c = ia64_safe_itanium_class (insn);
6294
6295       if (c != ITANIUM_CLASS_MMMUL && c != ITANIUM_CLASS_MMSHF)
6296         {
6297           rtx link;
6298           int d = -1;
6299
6300           for (link = LOG_LINKS (insn); link; link = XEXP (link, 1))
6301             if (REG_NOTE_KIND (link) == 0)
6302               {
6303                 enum attr_itanium_class dep_class;
6304                 rtx dep_insn = XEXP (link, 0);
6305
6306                 dep_class = ia64_safe_itanium_class (dep_insn);
6307                 if ((dep_class == ITANIUM_CLASS_MMMUL
6308                      || dep_class == ITANIUM_CLASS_MMSHF)
6309                     && last_clock - clocks [INSN_UID (dep_insn)] < 4
6310                     && (d < 0
6311                         || last_clock - clocks [INSN_UID (dep_insn)] < d))
6312                   d = last_clock - clocks [INSN_UID (dep_insn)];
6313               }
6314           if (d >= 0)
6315             add_cycles [INSN_UID (insn)] = 3 - d;
6316         }
6317     }
6318   return 0;
6319 }
6320
6321 \f
6322
6323 /* The following page contains abstract data `bundle states' which are
6324    used for bundling insns (inserting nops and template generation).  */
6325
6326 /* The following describes state of insn bundling.  */
6327
6328 struct bundle_state
6329 {
6330   /* Unique bundle state number to identify them in the debugging
6331      output  */
6332   int unique_num;
6333   rtx insn;     /* corresponding insn, NULL for the 1st and the last state  */
6334   /* number nops before and after the insn  */
6335   short before_nops_num, after_nops_num;
6336   int insn_num; /* insn number (0 - for initial state, 1 - for the 1st
6337                    insn */
6338   int cost;     /* cost of the state in cycles */
6339   int accumulated_insns_num; /* number of all previous insns including
6340                                 nops.  L is considered as 2 insns */
6341   int branch_deviation; /* deviation of previous branches from 3rd slots  */
6342   struct bundle_state *next;  /* next state with the same insn_num  */
6343   struct bundle_state *originator; /* originator (previous insn state)  */
6344   /* All bundle states are in the following chain.  */
6345   struct bundle_state *allocated_states_chain;
6346   /* The DFA State after issuing the insn and the nops.  */
6347   state_t dfa_state;
6348 };
6349
6350 /* The following is map insn number to the corresponding bundle state.  */
6351
6352 static struct bundle_state **index_to_bundle_states;
6353
6354 /* The unique number of next bundle state.  */
6355
6356 static int bundle_states_num;
6357
6358 /* All allocated bundle states are in the following chain.  */
6359
6360 static struct bundle_state *allocated_bundle_states_chain;
6361
6362 /* All allocated but not used bundle states are in the following
6363    chain.  */
6364
6365 static struct bundle_state *free_bundle_state_chain;
6366
6367
6368 /* The following function returns a free bundle state.  */
6369
6370 static struct bundle_state *
6371 get_free_bundle_state (void)
6372 {
6373   struct bundle_state *result;
6374
6375   if (free_bundle_state_chain != NULL)
6376     {
6377       result = free_bundle_state_chain;
6378       free_bundle_state_chain = result->next;
6379     }
6380   else
6381     {
6382       result = xmalloc (sizeof (struct bundle_state));
6383       result->dfa_state = xmalloc (dfa_state_size);
6384       result->allocated_states_chain = allocated_bundle_states_chain;
6385       allocated_bundle_states_chain = result;
6386     }
6387   result->unique_num = bundle_states_num++;
6388   return result;
6389
6390 }
6391
6392 /* The following function frees given bundle state.  */
6393
6394 static void
6395 free_bundle_state (struct bundle_state *state)
6396 {
6397   state->next = free_bundle_state_chain;
6398   free_bundle_state_chain = state;
6399 }
6400
6401 /* Start work with abstract data `bundle states'.  */
6402
6403 static void
6404 initiate_bundle_states (void)
6405 {
6406   bundle_states_num = 0;
6407   free_bundle_state_chain = NULL;
6408   allocated_bundle_states_chain = NULL;
6409 }
6410
6411 /* Finish work with abstract data `bundle states'.  */
6412
6413 static void
6414 finish_bundle_states (void)
6415 {
6416   struct bundle_state *curr_state, *next_state;
6417
6418   for (curr_state = allocated_bundle_states_chain;
6419        curr_state != NULL;
6420        curr_state = next_state)
6421     {
6422       next_state = curr_state->allocated_states_chain;
6423       free (curr_state->dfa_state);
6424       free (curr_state);
6425     }
6426 }
6427
6428 /* Hash table of the bundle states.  The key is dfa_state and insn_num
6429    of the bundle states.  */
6430
6431 static htab_t bundle_state_table;
6432
6433 /* The function returns hash of BUNDLE_STATE.  */
6434
6435 static unsigned
6436 bundle_state_hash (const void *bundle_state)
6437 {
6438   const struct bundle_state *state = (struct bundle_state *) bundle_state;
6439   unsigned result, i;
6440
6441   for (result = i = 0; i < dfa_state_size; i++)
6442     result += (((unsigned char *) state->dfa_state) [i]
6443                << ((i % CHAR_BIT) * 3 + CHAR_BIT));
6444   return result + state->insn_num;
6445 }
6446
6447 /* The function returns nonzero if the bundle state keys are equal.  */
6448
6449 static int
6450 bundle_state_eq_p (const void *bundle_state_1, const void *bundle_state_2)
6451 {
6452   const struct bundle_state * state1 = (struct bundle_state *) bundle_state_1;
6453   const struct bundle_state * state2 = (struct bundle_state *) bundle_state_2;
6454
6455   return (state1->insn_num == state2->insn_num
6456           && memcmp (state1->dfa_state, state2->dfa_state,
6457                      dfa_state_size) == 0);
6458 }
6459
6460 /* The function inserts the BUNDLE_STATE into the hash table.  The
6461    function returns nonzero if the bundle has been inserted into the
6462    table.  The table contains the best bundle state with given key.  */
6463
6464 static int
6465 insert_bundle_state (struct bundle_state *bundle_state)
6466 {
6467   void **entry_ptr;
6468
6469   entry_ptr = htab_find_slot (bundle_state_table, bundle_state, 1);
6470   if (*entry_ptr == NULL)
6471     {
6472       bundle_state->next = index_to_bundle_states [bundle_state->insn_num];
6473       index_to_bundle_states [bundle_state->insn_num] = bundle_state;
6474       *entry_ptr = (void *) bundle_state;
6475       return TRUE;
6476     }
6477   else if (bundle_state->cost < ((struct bundle_state *) *entry_ptr)->cost
6478            || (bundle_state->cost == ((struct bundle_state *) *entry_ptr)->cost
6479                && (((struct bundle_state *)*entry_ptr)->accumulated_insns_num
6480                    > bundle_state->accumulated_insns_num
6481                    || (((struct bundle_state *)
6482                         *entry_ptr)->accumulated_insns_num
6483                        == bundle_state->accumulated_insns_num
6484                        && ((struct bundle_state *)
6485                            *entry_ptr)->branch_deviation
6486                        > bundle_state->branch_deviation))))
6487
6488     {
6489       struct bundle_state temp;
6490
6491       temp = *(struct bundle_state *) *entry_ptr;
6492       *(struct bundle_state *) *entry_ptr = *bundle_state;
6493       ((struct bundle_state *) *entry_ptr)->next = temp.next;
6494       *bundle_state = temp;
6495     }
6496   return FALSE;
6497 }
6498
6499 /* Start work with the hash table.  */
6500
6501 static void
6502 initiate_bundle_state_table (void)
6503 {
6504   bundle_state_table = htab_create (50, bundle_state_hash, bundle_state_eq_p,
6505                                     (htab_del) 0);
6506 }
6507
6508 /* Finish work with the hash table.  */
6509
6510 static void
6511 finish_bundle_state_table (void)
6512 {
6513   htab_delete (bundle_state_table);
6514 }
6515
6516 \f
6517
6518 /* The following variable is a insn `nop' used to check bundle states
6519    with different number of inserted nops.  */
6520
6521 static rtx ia64_nop;
6522
6523 /* The following function tries to issue NOPS_NUM nops for the current
6524    state without advancing processor cycle.  If it failed, the
6525    function returns FALSE and frees the current state.  */
6526
6527 static int
6528 try_issue_nops (struct bundle_state *curr_state, int nops_num)
6529 {
6530   int i;
6531
6532   for (i = 0; i < nops_num; i++)
6533     if (state_transition (curr_state->dfa_state, ia64_nop) >= 0)
6534       {
6535         free_bundle_state (curr_state);
6536         return FALSE;
6537       }
6538   return TRUE;
6539 }
6540
6541 /* The following function tries to issue INSN for the current
6542    state without advancing processor cycle.  If it failed, the
6543    function returns FALSE and frees the current state.  */
6544
6545 static int
6546 try_issue_insn (struct bundle_state *curr_state, rtx insn)
6547 {
6548   if (insn && state_transition (curr_state->dfa_state, insn) >= 0)
6549     {
6550       free_bundle_state (curr_state);
6551       return FALSE;
6552     }
6553   return TRUE;
6554 }
6555
6556 /* The following function tries to issue BEFORE_NOPS_NUM nops and INSN
6557    starting with ORIGINATOR without advancing processor cycle.  If
6558    TRY_BUNDLE_END_P is TRUE, the function also/only (if
6559    ONLY_BUNDLE_END_P is TRUE) tries to issue nops to fill all bundle.
6560    If it was successful, the function creates new bundle state and
6561    insert into the hash table and into `index_to_bundle_states'.  */
6562
6563 static void
6564 issue_nops_and_insn (struct bundle_state *originator, int before_nops_num,
6565                      rtx insn, int try_bundle_end_p, int only_bundle_end_p)
6566 {
6567   struct bundle_state *curr_state;
6568
6569   curr_state = get_free_bundle_state ();
6570   memcpy (curr_state->dfa_state, originator->dfa_state, dfa_state_size);
6571   curr_state->insn = insn;
6572   curr_state->insn_num = originator->insn_num + 1;
6573   curr_state->cost = originator->cost;
6574   curr_state->originator = originator;
6575   curr_state->before_nops_num = before_nops_num;
6576   curr_state->after_nops_num = 0;
6577   curr_state->accumulated_insns_num
6578     = originator->accumulated_insns_num + before_nops_num;
6579   curr_state->branch_deviation = originator->branch_deviation;
6580   if (insn == NULL_RTX)
6581     abort ();
6582   else if (INSN_CODE (insn) == CODE_FOR_insn_group_barrier)
6583     {
6584       if (GET_MODE (insn) == TImode)
6585         abort ();
6586       if (!try_issue_nops (curr_state, before_nops_num))
6587         return;
6588       if (!try_issue_insn (curr_state, insn))
6589         return;
6590       memcpy (temp_dfa_state, curr_state->dfa_state, dfa_state_size);
6591       if (state_transition (temp_dfa_state, dfa_pre_cycle_insn) >= 0
6592           && curr_state->accumulated_insns_num % 3 != 0)
6593         {
6594           free_bundle_state (curr_state);
6595           return;
6596         }
6597     }
6598   else if (GET_MODE (insn) != TImode)
6599     {
6600       if (!try_issue_nops (curr_state, before_nops_num))
6601         return;
6602       if (!try_issue_insn (curr_state, insn))
6603         return;
6604       curr_state->accumulated_insns_num++;
6605       if (GET_CODE (PATTERN (insn)) == ASM_INPUT
6606           || asm_noperands (PATTERN (insn)) >= 0)
6607         abort ();
6608       if (ia64_safe_type (insn) == TYPE_L)
6609         curr_state->accumulated_insns_num++;
6610     }
6611   else
6612     {
6613       state_transition (curr_state->dfa_state, dfa_pre_cycle_insn);
6614       state_transition (curr_state->dfa_state, NULL);
6615       curr_state->cost++;
6616       if (!try_issue_nops (curr_state, before_nops_num))
6617         return;
6618       if (!try_issue_insn (curr_state, insn))
6619         return;
6620       curr_state->accumulated_insns_num++;
6621       if (GET_CODE (PATTERN (insn)) == ASM_INPUT
6622           || asm_noperands (PATTERN (insn)) >= 0)
6623         {
6624           /* Finish bundle containing asm insn.  */
6625           curr_state->after_nops_num
6626             = 3 - curr_state->accumulated_insns_num % 3;
6627           curr_state->accumulated_insns_num
6628             += 3 - curr_state->accumulated_insns_num % 3;
6629         }
6630       else if (ia64_safe_type (insn) == TYPE_L)
6631         curr_state->accumulated_insns_num++;
6632     }
6633   if (ia64_safe_type (insn) == TYPE_B)
6634     curr_state->branch_deviation
6635       += 2 - (curr_state->accumulated_insns_num - 1) % 3;
6636   if (try_bundle_end_p && curr_state->accumulated_insns_num % 3 != 0)
6637     {
6638       if (!only_bundle_end_p && insert_bundle_state (curr_state))
6639         {
6640           state_t dfa_state;
6641           struct bundle_state *curr_state1;
6642           struct bundle_state *allocated_states_chain;
6643
6644           curr_state1 = get_free_bundle_state ();
6645           dfa_state = curr_state1->dfa_state;
6646           allocated_states_chain = curr_state1->allocated_states_chain;
6647           *curr_state1 = *curr_state;
6648           curr_state1->dfa_state = dfa_state;
6649           curr_state1->allocated_states_chain = allocated_states_chain;
6650           memcpy (curr_state1->dfa_state, curr_state->dfa_state,
6651                   dfa_state_size);
6652           curr_state = curr_state1;
6653         }
6654       if (!try_issue_nops (curr_state,
6655                            3 - curr_state->accumulated_insns_num % 3))
6656         return;
6657       curr_state->after_nops_num
6658         = 3 - curr_state->accumulated_insns_num % 3;
6659       curr_state->accumulated_insns_num
6660         += 3 - curr_state->accumulated_insns_num % 3;
6661     }
6662   if (!insert_bundle_state (curr_state))
6663     free_bundle_state (curr_state);
6664   return;
6665 }
6666
6667 /* The following function returns position in the two window bundle
6668    for given STATE.  */
6669
6670 static int
6671 get_max_pos (state_t state)
6672 {
6673   if (cpu_unit_reservation_p (state, pos_6))
6674     return 6;
6675   else if (cpu_unit_reservation_p (state, pos_5))
6676     return 5;
6677   else if (cpu_unit_reservation_p (state, pos_4))
6678     return 4;
6679   else if (cpu_unit_reservation_p (state, pos_3))
6680     return 3;
6681   else if (cpu_unit_reservation_p (state, pos_2))
6682     return 2;
6683   else if (cpu_unit_reservation_p (state, pos_1))
6684     return 1;
6685   else
6686     return 0;
6687 }
6688
6689 /* The function returns code of a possible template for given position
6690    and state.  The function should be called only with 2 values of
6691    position equal to 3 or 6.  */
6692
6693 static int
6694 get_template (state_t state, int pos)
6695 {
6696   switch (pos)
6697     {
6698     case 3:
6699       if (cpu_unit_reservation_p (state, _0mii_))
6700         return 0;
6701       else if (cpu_unit_reservation_p (state, _0mmi_))
6702         return 1;
6703       else if (cpu_unit_reservation_p (state, _0mfi_))
6704         return 2;
6705       else if (cpu_unit_reservation_p (state, _0mmf_))
6706         return 3;
6707       else if (cpu_unit_reservation_p (state, _0bbb_))
6708         return 4;
6709       else if (cpu_unit_reservation_p (state, _0mbb_))
6710         return 5;
6711       else if (cpu_unit_reservation_p (state, _0mib_))
6712         return 6;
6713       else if (cpu_unit_reservation_p (state, _0mmb_))
6714         return 7;
6715       else if (cpu_unit_reservation_p (state, _0mfb_))
6716         return 8;
6717       else if (cpu_unit_reservation_p (state, _0mlx_))
6718         return 9;
6719       else
6720         abort ();
6721     case 6:
6722       if (cpu_unit_reservation_p (state, _1mii_))
6723         return 0;
6724       else if (cpu_unit_reservation_p (state, _1mmi_))
6725         return 1;
6726       else if (cpu_unit_reservation_p (state, _1mfi_))
6727         return 2;
6728       else if (_1mmf_ >= 0 && cpu_unit_reservation_p (state, _1mmf_))
6729         return 3;
6730       else if (cpu_unit_reservation_p (state, _1bbb_))
6731         return 4;
6732       else if (cpu_unit_reservation_p (state, _1mbb_))
6733         return 5;
6734       else if (cpu_unit_reservation_p (state, _1mib_))
6735         return 6;
6736       else if (cpu_unit_reservation_p (state, _1mmb_))
6737         return 7;
6738       else if (cpu_unit_reservation_p (state, _1mfb_))
6739         return 8;
6740       else if (cpu_unit_reservation_p (state, _1mlx_))
6741         return 9;
6742       else
6743         abort ();
6744     default:
6745       abort ();
6746     }
6747 }
6748
6749 /* The following function returns an insn important for insn bundling
6750    followed by INSN and before TAIL.  */
6751
6752 static rtx
6753 get_next_important_insn (rtx insn, rtx tail)
6754 {
6755   for (; insn && insn != tail; insn = NEXT_INSN (insn))
6756     if (INSN_P (insn)
6757         && ia64_safe_itanium_class (insn) != ITANIUM_CLASS_IGNORE
6758         && GET_CODE (PATTERN (insn)) != USE
6759         && GET_CODE (PATTERN (insn)) != CLOBBER)
6760       return insn;
6761   return NULL_RTX;
6762 }
6763
6764 /* The following function does insn bundling.  Bundling means
6765    inserting templates and nop insns to fit insn groups into permitted
6766    templates.  Instruction scheduling uses NDFA (non-deterministic
6767    finite automata) encoding informations about the templates and the
6768    inserted nops.  Nondeterminism of the automata permits follows
6769    all possible insn sequences very fast.
6770
6771    Unfortunately it is not possible to get information about inserting
6772    nop insns and used templates from the automata states.  The
6773    automata only says that we can issue an insn possibly inserting
6774    some nops before it and using some template.  Therefore insn
6775    bundling in this function is implemented by using DFA
6776    (deterministic finite automata).  We follows all possible insn
6777    sequences by inserting 0-2 nops (that is what the NDFA describe for
6778    insn scheduling) before/after each insn being bundled.  We know the
6779    start of simulated processor cycle from insn scheduling (insn
6780    starting a new cycle has TImode).
6781
6782    Simple implementation of insn bundling would create enormous
6783    number of possible insn sequences satisfying information about new
6784    cycle ticks taken from the insn scheduling.  To make the algorithm
6785    practical we use dynamic programming.  Each decision (about
6786    inserting nops and implicitly about previous decisions) is described
6787    by structure bundle_state (see above).  If we generate the same
6788    bundle state (key is automaton state after issuing the insns and
6789    nops for it), we reuse already generated one.  As consequence we
6790    reject some decisions which can not improve the solution and
6791    reduce memory for the algorithm.
6792
6793    When we reach the end of EBB (extended basic block), we choose the
6794    best sequence and then, moving back in EBB, insert templates for
6795    the best alternative.  The templates are taken from querying
6796    automaton state for each insn in chosen bundle states.
6797
6798    So the algorithm makes two (forward and backward) passes through
6799    EBB.  There is an additional forward pass through EBB for Itanium1
6800    processor.  This pass inserts more nops to make dependency between
6801    a producer insn and MMMUL/MMSHF at least 4 cycles long.  */
6802
6803 static void
6804 bundling (FILE *dump, int verbose, rtx prev_head_insn, rtx tail)
6805 {
6806   struct bundle_state *curr_state, *next_state, *best_state;
6807   rtx insn, next_insn;
6808   int insn_num;
6809   int i, bundle_end_p, only_bundle_end_p, asm_p;
6810   int pos = 0, max_pos, template0, template1;
6811   rtx b;
6812   rtx nop;
6813   enum attr_type type;
6814
6815   insn_num = 0;
6816   /* Count insns in the EBB.  */
6817   for (insn = NEXT_INSN (prev_head_insn);
6818        insn && insn != tail;
6819        insn = NEXT_INSN (insn))
6820     if (INSN_P (insn))
6821       insn_num++;
6822   if (insn_num == 0)
6823     return;
6824   bundling_p = 1;
6825   dfa_clean_insn_cache ();
6826   initiate_bundle_state_table ();
6827   index_to_bundle_states = xmalloc ((insn_num + 2)
6828                                     * sizeof (struct bundle_state *));
6829   /* First (forward) pass -- generation of bundle states.  */
6830   curr_state = get_free_bundle_state ();
6831   curr_state->insn = NULL;
6832   curr_state->before_nops_num = 0;
6833   curr_state->after_nops_num = 0;
6834   curr_state->insn_num = 0;
6835   curr_state->cost = 0;
6836   curr_state->accumulated_insns_num = 0;
6837   curr_state->branch_deviation = 0;
6838   curr_state->next = NULL;
6839   curr_state->originator = NULL;
6840   state_reset (curr_state->dfa_state);
6841   index_to_bundle_states [0] = curr_state;
6842   insn_num = 0;
6843   /* Shift cycle mark if it is put on insn which could be ignored.  */
6844   for (insn = NEXT_INSN (prev_head_insn);
6845        insn != tail;
6846        insn = NEXT_INSN (insn))
6847     if (INSN_P (insn)
6848         && (ia64_safe_itanium_class (insn) == ITANIUM_CLASS_IGNORE
6849             || GET_CODE (PATTERN (insn)) == USE
6850             || GET_CODE (PATTERN (insn)) == CLOBBER)
6851         && GET_MODE (insn) == TImode)
6852       {
6853         PUT_MODE (insn, VOIDmode);
6854         for (next_insn = NEXT_INSN (insn);
6855              next_insn != tail;
6856              next_insn = NEXT_INSN (next_insn))
6857           if (INSN_P (next_insn)
6858               && ia64_safe_itanium_class (next_insn) != ITANIUM_CLASS_IGNORE
6859               && GET_CODE (PATTERN (next_insn)) != USE
6860               && GET_CODE (PATTERN (next_insn)) != CLOBBER)
6861             {
6862               PUT_MODE (next_insn, TImode);
6863               break;
6864             }
6865       }
6866   /* Froward pass: generation of bundle states.  */
6867   for (insn = get_next_important_insn (NEXT_INSN (prev_head_insn), tail);
6868        insn != NULL_RTX;
6869        insn = next_insn)
6870     {
6871       if (!INSN_P (insn)
6872           || ia64_safe_itanium_class (insn) == ITANIUM_CLASS_IGNORE
6873           || GET_CODE (PATTERN (insn)) == USE
6874           || GET_CODE (PATTERN (insn)) == CLOBBER)
6875         abort ();
6876       type = ia64_safe_type (insn);
6877       next_insn = get_next_important_insn (NEXT_INSN (insn), tail);
6878       insn_num++;
6879       index_to_bundle_states [insn_num] = NULL;
6880       for (curr_state = index_to_bundle_states [insn_num - 1];
6881            curr_state != NULL;
6882            curr_state = next_state)
6883         {
6884           pos = curr_state->accumulated_insns_num % 3;
6885           next_state = curr_state->next;
6886           /* We must fill up the current bundle in order to start a
6887              subsequent asm insn in a new bundle.  Asm insn is always
6888              placed in a separate bundle.  */
6889           only_bundle_end_p
6890             = (next_insn != NULL_RTX
6891                && INSN_CODE (insn) == CODE_FOR_insn_group_barrier
6892                && ia64_safe_type (next_insn) == TYPE_UNKNOWN);
6893           /* We may fill up the current bundle if it is the cycle end
6894              without a group barrier.  */
6895           bundle_end_p
6896             = (only_bundle_end_p || next_insn == NULL_RTX
6897                || (GET_MODE (next_insn) == TImode
6898                    && INSN_CODE (insn) != CODE_FOR_insn_group_barrier));
6899           if (type == TYPE_F || type == TYPE_B || type == TYPE_L
6900               || type == TYPE_S
6901               /* We need to insert 2 nops for cases like M_MII.  To
6902                  guarantee issuing all insns on the same cycle for
6903                  Itanium 1, we need to issue 2 nops after the first M
6904                  insn (MnnMII where n is a nop insn).  */
6905               || (type == TYPE_M && ia64_tune == PROCESSOR_ITANIUM
6906                   && !bundle_end_p && pos == 1))
6907             issue_nops_and_insn (curr_state, 2, insn, bundle_end_p,
6908                                  only_bundle_end_p);
6909           issue_nops_and_insn (curr_state, 1, insn, bundle_end_p,
6910                                only_bundle_end_p);
6911           issue_nops_and_insn (curr_state, 0, insn, bundle_end_p,
6912                                only_bundle_end_p);
6913         }
6914       if (index_to_bundle_states [insn_num] == NULL)
6915         abort ();
6916       for (curr_state = index_to_bundle_states [insn_num];
6917            curr_state != NULL;
6918            curr_state = curr_state->next)
6919         if (verbose >= 2 && dump)
6920           {
6921             /* This structure is taken from generated code of the
6922                pipeline hazard recognizer (see file insn-attrtab.c).
6923                Please don't forget to change the structure if a new
6924                automaton is added to .md file.  */
6925             struct DFA_chip
6926             {
6927               unsigned short one_automaton_state;
6928               unsigned short oneb_automaton_state;
6929               unsigned short two_automaton_state;
6930               unsigned short twob_automaton_state;
6931             };
6932
6933             fprintf
6934               (dump,
6935                "//    Bundle state %d (orig %d, cost %d, nops %d/%d, insns %d, branch %d, state %d) for %d\n",
6936                curr_state->unique_num,
6937                (curr_state->originator == NULL
6938                 ? -1 : curr_state->originator->unique_num),
6939                curr_state->cost,
6940                curr_state->before_nops_num, curr_state->after_nops_num,
6941                curr_state->accumulated_insns_num, curr_state->branch_deviation,
6942                (ia64_tune == PROCESSOR_ITANIUM
6943                 ? ((struct DFA_chip *) curr_state->dfa_state)->oneb_automaton_state
6944                 : ((struct DFA_chip *) curr_state->dfa_state)->twob_automaton_state),
6945                INSN_UID (insn));
6946           }
6947     }
6948   if (index_to_bundle_states [insn_num] == NULL)
6949     /* We should find a solution because the 2nd insn scheduling has
6950        found one.  */
6951     abort ();
6952   /* Find a state corresponding to the best insn sequence.  */
6953   best_state = NULL;
6954   for (curr_state = index_to_bundle_states [insn_num];
6955        curr_state != NULL;
6956        curr_state = curr_state->next)
6957     /* We are just looking at the states with fully filled up last
6958        bundle.  The first we prefer insn sequences with minimal cost
6959        then with minimal inserted nops and finally with branch insns
6960        placed in the 3rd slots.  */
6961     if (curr_state->accumulated_insns_num % 3 == 0
6962         && (best_state == NULL || best_state->cost > curr_state->cost
6963             || (best_state->cost == curr_state->cost
6964                 && (curr_state->accumulated_insns_num
6965                     < best_state->accumulated_insns_num
6966                     || (curr_state->accumulated_insns_num
6967                         == best_state->accumulated_insns_num
6968                         && curr_state->branch_deviation
6969                         < best_state->branch_deviation)))))
6970       best_state = curr_state;
6971   /* Second (backward) pass: adding nops and templates.  */
6972   insn_num = best_state->before_nops_num;
6973   template0 = template1 = -1;
6974   for (curr_state = best_state;
6975        curr_state->originator != NULL;
6976        curr_state = curr_state->originator)
6977     {
6978       insn = curr_state->insn;
6979       asm_p = (GET_CODE (PATTERN (insn)) == ASM_INPUT
6980                || asm_noperands (PATTERN (insn)) >= 0);
6981       insn_num++;
6982       if (verbose >= 2 && dump)
6983         {
6984           struct DFA_chip
6985           {
6986             unsigned short one_automaton_state;
6987             unsigned short oneb_automaton_state;
6988             unsigned short two_automaton_state;
6989             unsigned short twob_automaton_state;
6990           };
6991
6992           fprintf
6993             (dump,
6994              "//    Best %d (orig %d, cost %d, nops %d/%d, insns %d, branch %d, state %d) for %d\n",
6995              curr_state->unique_num,
6996              (curr_state->originator == NULL
6997               ? -1 : curr_state->originator->unique_num),
6998              curr_state->cost,
6999              curr_state->before_nops_num, curr_state->after_nops_num,
7000              curr_state->accumulated_insns_num, curr_state->branch_deviation,
7001              (ia64_tune == PROCESSOR_ITANIUM
7002               ? ((struct DFA_chip *) curr_state->dfa_state)->oneb_automaton_state
7003               : ((struct DFA_chip *) curr_state->dfa_state)->twob_automaton_state),
7004              INSN_UID (insn));
7005         }
7006       /* Find the position in the current bundle window.  The window can
7007          contain at most two bundles.  Two bundle window means that
7008          the processor will make two bundle rotation.  */
7009       max_pos = get_max_pos (curr_state->dfa_state);
7010       if (max_pos == 6
7011           /* The following (negative template number) means that the
7012              processor did one bundle rotation.  */
7013           || (max_pos == 3 && template0 < 0))
7014         {
7015           /* We are at the end of the window -- find template(s) for
7016              its bundle(s).  */
7017           pos = max_pos;
7018           if (max_pos == 3)
7019             template0 = get_template (curr_state->dfa_state, 3);
7020           else
7021             {
7022               template1 = get_template (curr_state->dfa_state, 3);
7023               template0 = get_template (curr_state->dfa_state, 6);
7024             }
7025         }
7026       if (max_pos > 3 && template1 < 0)
7027         /* It may happen when we have the stop inside a bundle.  */
7028         {
7029           if (pos > 3)
7030             abort ();
7031           template1 = get_template (curr_state->dfa_state, 3);
7032           pos += 3;
7033         }
7034       if (!asm_p)
7035         /* Emit nops after the current insn.  */
7036         for (i = 0; i < curr_state->after_nops_num; i++)
7037           {
7038             nop = gen_nop ();
7039             emit_insn_after (nop, insn);
7040             pos--;
7041             if (pos < 0)
7042               abort ();
7043             if (pos % 3 == 0)
7044               {
7045                 /* We are at the start of a bundle: emit the template
7046                    (it should be defined).  */
7047                 if (template0 < 0)
7048                   abort ();
7049                 b = gen_bundle_selector (GEN_INT (template0));
7050                 ia64_emit_insn_before (b, nop);
7051                 /* If we have two bundle window, we make one bundle
7052                    rotation.  Otherwise template0 will be undefined
7053                    (negative value).  */
7054                 template0 = template1;
7055                 template1 = -1;
7056               }
7057           }
7058       /* Move the position backward in the window.  Group barrier has
7059          no slot.  Asm insn takes all bundle.  */
7060       if (INSN_CODE (insn) != CODE_FOR_insn_group_barrier
7061           && GET_CODE (PATTERN (insn)) != ASM_INPUT
7062           && asm_noperands (PATTERN (insn)) < 0)
7063         pos--;
7064       /* Long insn takes 2 slots.  */
7065       if (ia64_safe_type (insn) == TYPE_L)
7066         pos--;
7067       if (pos < 0)
7068         abort ();
7069       if (pos % 3 == 0
7070           && INSN_CODE (insn) != CODE_FOR_insn_group_barrier
7071           && GET_CODE (PATTERN (insn)) != ASM_INPUT
7072           && asm_noperands (PATTERN (insn)) < 0)
7073         {
7074           /* The current insn is at the bundle start: emit the
7075              template.  */
7076           if (template0 < 0)
7077             abort ();
7078           b = gen_bundle_selector (GEN_INT (template0));
7079           ia64_emit_insn_before (b, insn);
7080           b = PREV_INSN (insn);
7081           insn = b;
7082           /* See comment above in analogous place for emiting nops
7083              after the insn.  */
7084           template0 = template1;
7085           template1 = -1;
7086         }
7087       /* Emit nops after the current insn.  */
7088       for (i = 0; i < curr_state->before_nops_num; i++)
7089         {
7090           nop = gen_nop ();
7091           ia64_emit_insn_before (nop, insn);
7092           nop = PREV_INSN (insn);
7093           insn = nop;
7094           pos--;
7095           if (pos < 0)
7096             abort ();
7097           if (pos % 3 == 0)
7098             {
7099               /* See comment above in analogous place for emiting nops
7100                  after the insn.  */
7101               if (template0 < 0)
7102                 abort ();
7103               b = gen_bundle_selector (GEN_INT (template0));
7104               ia64_emit_insn_before (b, insn);
7105               b = PREV_INSN (insn);
7106               insn = b;
7107               template0 = template1;
7108               template1 = -1;
7109             }
7110         }
7111     }
7112   if (ia64_tune == PROCESSOR_ITANIUM)
7113     /* Insert additional cycles for MM-insns (MMMUL and MMSHF).
7114        Itanium1 has a strange design, if the distance between an insn
7115        and dependent MM-insn is less 4 then we have a 6 additional
7116        cycles stall.  So we make the distance equal to 4 cycles if it
7117        is less.  */
7118     for (insn = get_next_important_insn (NEXT_INSN (prev_head_insn), tail);
7119          insn != NULL_RTX;
7120          insn = next_insn)
7121       {
7122         if (!INSN_P (insn)
7123             || ia64_safe_itanium_class (insn) == ITANIUM_CLASS_IGNORE
7124             || GET_CODE (PATTERN (insn)) == USE
7125             || GET_CODE (PATTERN (insn)) == CLOBBER)
7126           abort ();
7127         next_insn = get_next_important_insn (NEXT_INSN (insn), tail);
7128         if (INSN_UID (insn) < clocks_length && add_cycles [INSN_UID (insn)])
7129           /* We found a MM-insn which needs additional cycles.  */
7130           {
7131             rtx last;
7132             int i, j, n;
7133             int pred_stop_p;
7134
7135             /* Now we are searching for a template of the bundle in
7136                which the MM-insn is placed and the position of the
7137                insn in the bundle (0, 1, 2).  Also we are searching
7138                for that there is a stop before the insn.  */
7139             last = prev_active_insn (insn);
7140             pred_stop_p = recog_memoized (last) == CODE_FOR_insn_group_barrier;
7141             if (pred_stop_p)
7142               last = prev_active_insn (last);
7143             n = 0;
7144             for (;; last = prev_active_insn (last))
7145               if (recog_memoized (last) == CODE_FOR_bundle_selector)
7146                 {
7147                   template0 = XINT (XVECEXP (PATTERN (last), 0, 0), 0);
7148                   if (template0 == 9)
7149                     /* The insn is in MLX bundle.  Change the template
7150                        onto MFI because we will add nops before the
7151                        insn.  It simplifies subsequent code a lot.  */
7152                     PATTERN (last)
7153                       = gen_bundle_selector (const2_rtx); /* -> MFI */
7154                   break;
7155                 }
7156               else if (recog_memoized (last) != CODE_FOR_insn_group_barrier)
7157                 n++;
7158             /* Some check of correctness: the stop is not at the
7159                bundle start, there are no more 3 insns in the bundle,
7160                and the MM-insn is not at the start of bundle with
7161                template MLX.  */
7162             if ((pred_stop_p && n == 0) || n > 2
7163                 || (template0 == 9 && n != 0))
7164               abort ();
7165             /* Put nops after the insn in the bundle.  */
7166             for (j = 3 - n; j > 0; j --)
7167               ia64_emit_insn_before (gen_nop (), insn);
7168             /* It takes into account that we will add more N nops
7169                before the insn lately -- please see code below.  */
7170             add_cycles [INSN_UID (insn)]--;
7171             if (!pred_stop_p || add_cycles [INSN_UID (insn)])
7172               ia64_emit_insn_before (gen_insn_group_barrier (GEN_INT (3)),
7173                                      insn);
7174             if (pred_stop_p)
7175               add_cycles [INSN_UID (insn)]--;
7176             for (i = add_cycles [INSN_UID (insn)]; i > 0; i--)
7177               {
7178                 /* Insert "MII;" template.  */
7179                 ia64_emit_insn_before (gen_bundle_selector (const0_rtx),
7180                                        insn);
7181                 ia64_emit_insn_before (gen_nop (), insn);
7182                 ia64_emit_insn_before (gen_nop (), insn);
7183                 if (i > 1)
7184                   {
7185                     /* To decrease code size, we use "MI;I;"
7186                        template.  */
7187                     ia64_emit_insn_before
7188                       (gen_insn_group_barrier (GEN_INT (3)), insn);
7189                     i--;
7190                   }
7191                 ia64_emit_insn_before (gen_nop (), insn);
7192                 ia64_emit_insn_before (gen_insn_group_barrier (GEN_INT (3)),
7193                                        insn);
7194               }
7195             /* Put the MM-insn in the same slot of a bundle with the
7196                same template as the original one.  */
7197             ia64_emit_insn_before (gen_bundle_selector (GEN_INT (template0)),
7198                                    insn);
7199             /* To put the insn in the same slot, add necessary number
7200                of nops.  */
7201             for (j = n; j > 0; j --)
7202               ia64_emit_insn_before (gen_nop (), insn);
7203             /* Put the stop if the original bundle had it.  */
7204             if (pred_stop_p)
7205               ia64_emit_insn_before (gen_insn_group_barrier (GEN_INT (3)),
7206                                      insn);
7207           }
7208       }
7209   free (index_to_bundle_states);
7210   finish_bundle_state_table ();
7211   bundling_p = 0;
7212   dfa_clean_insn_cache ();
7213 }
7214
7215 /* The following function is called at the end of scheduling BB or
7216    EBB.  After reload, it inserts stop bits and does insn bundling.  */
7217
7218 static void
7219 ia64_sched_finish (FILE *dump, int sched_verbose)
7220 {
7221   if (sched_verbose)
7222     fprintf (dump, "// Finishing schedule.\n");
7223   if (!reload_completed)
7224     return;
7225   if (reload_completed)
7226     {
7227       final_emit_insn_group_barriers (dump);
7228       bundling (dump, sched_verbose, current_sched_info->prev_head,
7229                 current_sched_info->next_tail);
7230       if (sched_verbose && dump)
7231         fprintf (dump, "//    finishing %d-%d\n",
7232                  INSN_UID (NEXT_INSN (current_sched_info->prev_head)),
7233                  INSN_UID (PREV_INSN (current_sched_info->next_tail)));
7234
7235       return;
7236     }
7237 }
7238
7239 /* The following function inserts stop bits in scheduled BB or EBB.  */
7240
7241 static void
7242 final_emit_insn_group_barriers (FILE *dump ATTRIBUTE_UNUSED)
7243 {
7244   rtx insn;
7245   int need_barrier_p = 0;
7246   rtx prev_insn = NULL_RTX;
7247
7248   init_insn_group_barriers ();
7249
7250   for (insn = NEXT_INSN (current_sched_info->prev_head);
7251        insn != current_sched_info->next_tail;
7252        insn = NEXT_INSN (insn))
7253     {
7254       if (GET_CODE (insn) == BARRIER)
7255         {
7256           rtx last = prev_active_insn (insn);
7257
7258           if (! last)
7259             continue;
7260           if (GET_CODE (last) == JUMP_INSN
7261               && GET_CODE (PATTERN (last)) == ADDR_DIFF_VEC)
7262             last = prev_active_insn (last);
7263           if (recog_memoized (last) != CODE_FOR_insn_group_barrier)
7264             emit_insn_after (gen_insn_group_barrier (GEN_INT (3)), last);
7265
7266           init_insn_group_barriers ();
7267           need_barrier_p = 0;
7268           prev_insn = NULL_RTX;
7269         }
7270       else if (INSN_P (insn))
7271         {
7272           if (recog_memoized (insn) == CODE_FOR_insn_group_barrier)
7273             {
7274               init_insn_group_barriers ();
7275               need_barrier_p = 0;
7276               prev_insn = NULL_RTX;
7277             }
7278           else if (need_barrier_p || group_barrier_needed_p (insn))
7279             {
7280               if (TARGET_EARLY_STOP_BITS)
7281                 {
7282                   rtx last;
7283
7284                   for (last = insn;
7285                        last != current_sched_info->prev_head;
7286                        last = PREV_INSN (last))
7287                     if (INSN_P (last) && GET_MODE (last) == TImode
7288                         && stops_p [INSN_UID (last)])
7289                       break;
7290                   if (last == current_sched_info->prev_head)
7291                     last = insn;
7292                   last = prev_active_insn (last);
7293                   if (last
7294                       && recog_memoized (last) != CODE_FOR_insn_group_barrier)
7295                     emit_insn_after (gen_insn_group_barrier (GEN_INT (3)),
7296                                      last);
7297                   init_insn_group_barriers ();
7298                   for (last = NEXT_INSN (last);
7299                        last != insn;
7300                        last = NEXT_INSN (last))
7301                     if (INSN_P (last))
7302                       group_barrier_needed_p (last);
7303                 }
7304               else
7305                 {
7306                   emit_insn_before (gen_insn_group_barrier (GEN_INT (3)),
7307                                     insn);
7308                   init_insn_group_barriers ();
7309                 }
7310               group_barrier_needed_p (insn);
7311               prev_insn = NULL_RTX;
7312             }
7313           else if (recog_memoized (insn) >= 0)
7314             prev_insn = insn;
7315           need_barrier_p = (GET_CODE (insn) == CALL_INSN
7316                             || GET_CODE (PATTERN (insn)) == ASM_INPUT
7317                             || asm_noperands (PATTERN (insn)) >= 0);
7318         }
7319     }
7320 }
7321
7322 \f
7323
7324 /* If the following function returns TRUE, we will use the the DFA
7325    insn scheduler.  */
7326
7327 static int
7328 ia64_use_dfa_pipeline_interface (void)
7329 {
7330   return 1;
7331 }
7332
7333 /* If the following function returns TRUE, we will use the the DFA
7334    insn scheduler.  */
7335
7336 static int
7337 ia64_first_cycle_multipass_dfa_lookahead (void)
7338 {
7339   return (reload_completed ? 6 : 4);
7340 }
7341
7342 /* The following function initiates variable `dfa_pre_cycle_insn'.  */
7343
7344 static void
7345 ia64_init_dfa_pre_cycle_insn (void)
7346 {
7347   if (temp_dfa_state == NULL)
7348     {
7349       dfa_state_size = state_size ();
7350       temp_dfa_state = xmalloc (dfa_state_size);
7351       prev_cycle_state = xmalloc (dfa_state_size);
7352     }
7353   dfa_pre_cycle_insn = make_insn_raw (gen_pre_cycle ());
7354   PREV_INSN (dfa_pre_cycle_insn) = NEXT_INSN (dfa_pre_cycle_insn) = NULL_RTX;
7355   recog_memoized (dfa_pre_cycle_insn);
7356   dfa_stop_insn = make_insn_raw (gen_insn_group_barrier (GEN_INT (3)));
7357   PREV_INSN (dfa_stop_insn) = NEXT_INSN (dfa_stop_insn) = NULL_RTX;
7358   recog_memoized (dfa_stop_insn);
7359 }
7360
7361 /* The following function returns the pseudo insn DFA_PRE_CYCLE_INSN
7362    used by the DFA insn scheduler.  */
7363
7364 static rtx
7365 ia64_dfa_pre_cycle_insn (void)
7366 {
7367   return dfa_pre_cycle_insn;
7368 }
7369
7370 /* The following function returns TRUE if PRODUCER (of type ilog or
7371    ld) produces address for CONSUMER (of type st or stf). */
7372
7373 int
7374 ia64_st_address_bypass_p (rtx producer, rtx consumer)
7375 {
7376   rtx dest, reg, mem;
7377
7378   if (producer == NULL_RTX || consumer == NULL_RTX)
7379     abort ();
7380   dest = ia64_single_set (producer);
7381   if (dest == NULL_RTX || (reg = SET_DEST (dest)) == NULL_RTX
7382       || (GET_CODE (reg) != REG && GET_CODE (reg) != SUBREG))
7383     abort ();
7384   if (GET_CODE (reg) == SUBREG)
7385     reg = SUBREG_REG (reg);
7386   dest = ia64_single_set (consumer);
7387   if (dest == NULL_RTX || (mem = SET_DEST (dest)) == NULL_RTX
7388       || GET_CODE (mem) != MEM)
7389     abort ();
7390   return reg_mentioned_p (reg, mem);
7391 }
7392
7393 /* The following function returns TRUE if PRODUCER (of type ilog or
7394    ld) produces address for CONSUMER (of type ld or fld). */
7395
7396 int
7397 ia64_ld_address_bypass_p (rtx producer, rtx consumer)
7398 {
7399   rtx dest, src, reg, mem;
7400
7401   if (producer == NULL_RTX || consumer == NULL_RTX)
7402     abort ();
7403   dest = ia64_single_set (producer);
7404   if (dest == NULL_RTX || (reg = SET_DEST (dest)) == NULL_RTX
7405       || (GET_CODE (reg) != REG && GET_CODE (reg) != SUBREG))
7406     abort ();
7407   if (GET_CODE (reg) == SUBREG)
7408     reg = SUBREG_REG (reg);
7409   src = ia64_single_set (consumer);
7410   if (src == NULL_RTX || (mem = SET_SRC (src)) == NULL_RTX)
7411     abort ();
7412   if (GET_CODE (mem) == UNSPEC && XVECLEN (mem, 0) > 0)
7413     mem = XVECEXP (mem, 0, 0);
7414   while (GET_CODE (mem) == SUBREG || GET_CODE (mem) == ZERO_EXTEND)
7415     mem = XEXP (mem, 0);
7416
7417   /* Note that LO_SUM is used for GOT loads.  */
7418   if (GET_CODE (mem) != LO_SUM && GET_CODE (mem) != MEM)
7419     abort ();
7420
7421   return reg_mentioned_p (reg, mem);
7422 }
7423
7424 /* The following function returns TRUE if INSN produces address for a
7425    load/store insn.  We will place such insns into M slot because it
7426    decreases its latency time.  */
7427
7428 int
7429 ia64_produce_address_p (rtx insn)
7430 {
7431   return insn->call;
7432 }
7433
7434 \f
7435 /* Emit pseudo-ops for the assembler to describe predicate relations.
7436    At present this assumes that we only consider predicate pairs to
7437    be mutex, and that the assembler can deduce proper values from
7438    straight-line code.  */
7439
7440 static void
7441 emit_predicate_relation_info (void)
7442 {
7443   basic_block bb;
7444
7445   FOR_EACH_BB_REVERSE (bb)
7446     {
7447       int r;
7448       rtx head = BB_HEAD (bb);
7449
7450       /* We only need such notes at code labels.  */
7451       if (GET_CODE (head) != CODE_LABEL)
7452         continue;
7453       if (GET_CODE (NEXT_INSN (head)) == NOTE
7454           && NOTE_LINE_NUMBER (NEXT_INSN (head)) == NOTE_INSN_BASIC_BLOCK)
7455         head = NEXT_INSN (head);
7456
7457       for (r = PR_REG (0); r < PR_REG (64); r += 2)
7458         if (REGNO_REG_SET_P (bb->global_live_at_start, r))
7459           {
7460             rtx p = gen_rtx_REG (BImode, r);
7461             rtx n = emit_insn_after (gen_pred_rel_mutex (p), head);
7462             if (head == BB_END (bb))
7463               BB_END (bb) = n;
7464             head = n;
7465           }
7466     }
7467
7468   /* Look for conditional calls that do not return, and protect predicate
7469      relations around them.  Otherwise the assembler will assume the call
7470      returns, and complain about uses of call-clobbered predicates after
7471      the call.  */
7472   FOR_EACH_BB_REVERSE (bb)
7473     {
7474       rtx insn = BB_HEAD (bb);
7475
7476       while (1)
7477         {
7478           if (GET_CODE (insn) == CALL_INSN
7479               && GET_CODE (PATTERN (insn)) == COND_EXEC
7480               && find_reg_note (insn, REG_NORETURN, NULL_RTX))
7481             {
7482               rtx b = emit_insn_before (gen_safe_across_calls_all (), insn);
7483               rtx a = emit_insn_after (gen_safe_across_calls_normal (), insn);
7484               if (BB_HEAD (bb) == insn)
7485                 BB_HEAD (bb) = b;
7486               if (BB_END (bb) == insn)
7487                 BB_END (bb) = a;
7488             }
7489
7490           if (insn == BB_END (bb))
7491             break;
7492           insn = NEXT_INSN (insn);
7493         }
7494     }
7495 }
7496
7497 /* Perform machine dependent operations on the rtl chain INSNS.  */
7498
7499 static void
7500 ia64_reorg (void)
7501 {
7502   /* We are freeing block_for_insn in the toplev to keep compatibility
7503      with old MDEP_REORGS that are not CFG based.  Recompute it now.  */
7504   compute_bb_for_insn ();
7505
7506   /* If optimizing, we'll have split before scheduling.  */
7507   if (optimize == 0)
7508     split_all_insns (0);
7509
7510   /* ??? update_life_info_in_dirty_blocks fails to terminate during
7511      non-optimizing bootstrap.  */
7512   update_life_info (NULL, UPDATE_LIFE_GLOBAL_RM_NOTES, PROP_DEATH_NOTES);
7513
7514   if (ia64_flag_schedule_insns2)
7515     {
7516       timevar_push (TV_SCHED2);
7517       ia64_final_schedule = 1;
7518
7519       initiate_bundle_states ();
7520       ia64_nop = make_insn_raw (gen_nop ());
7521       PREV_INSN (ia64_nop) = NEXT_INSN (ia64_nop) = NULL_RTX;
7522       recog_memoized (ia64_nop);
7523       clocks_length = get_max_uid () + 1;
7524       stops_p = xcalloc (1, clocks_length);
7525       if (ia64_tune == PROCESSOR_ITANIUM)
7526         {
7527           clocks = xcalloc (clocks_length, sizeof (int));
7528           add_cycles = xcalloc (clocks_length, sizeof (int));
7529         }
7530       if (ia64_tune == PROCESSOR_ITANIUM2)
7531         {
7532           pos_1 = get_cpu_unit_code ("2_1");
7533           pos_2 = get_cpu_unit_code ("2_2");
7534           pos_3 = get_cpu_unit_code ("2_3");
7535           pos_4 = get_cpu_unit_code ("2_4");
7536           pos_5 = get_cpu_unit_code ("2_5");
7537           pos_6 = get_cpu_unit_code ("2_6");
7538           _0mii_ = get_cpu_unit_code ("2b_0mii.");
7539           _0mmi_ = get_cpu_unit_code ("2b_0mmi.");
7540           _0mfi_ = get_cpu_unit_code ("2b_0mfi.");
7541           _0mmf_ = get_cpu_unit_code ("2b_0mmf.");
7542           _0bbb_ = get_cpu_unit_code ("2b_0bbb.");
7543           _0mbb_ = get_cpu_unit_code ("2b_0mbb.");
7544           _0mib_ = get_cpu_unit_code ("2b_0mib.");
7545           _0mmb_ = get_cpu_unit_code ("2b_0mmb.");
7546           _0mfb_ = get_cpu_unit_code ("2b_0mfb.");
7547           _0mlx_ = get_cpu_unit_code ("2b_0mlx.");
7548           _1mii_ = get_cpu_unit_code ("2b_1mii.");
7549           _1mmi_ = get_cpu_unit_code ("2b_1mmi.");
7550           _1mfi_ = get_cpu_unit_code ("2b_1mfi.");
7551           _1mmf_ = get_cpu_unit_code ("2b_1mmf.");
7552           _1bbb_ = get_cpu_unit_code ("2b_1bbb.");
7553           _1mbb_ = get_cpu_unit_code ("2b_1mbb.");
7554           _1mib_ = get_cpu_unit_code ("2b_1mib.");
7555           _1mmb_ = get_cpu_unit_code ("2b_1mmb.");
7556           _1mfb_ = get_cpu_unit_code ("2b_1mfb.");
7557           _1mlx_ = get_cpu_unit_code ("2b_1mlx.");
7558         }
7559       else
7560         {
7561           pos_1 = get_cpu_unit_code ("1_1");
7562           pos_2 = get_cpu_unit_code ("1_2");
7563           pos_3 = get_cpu_unit_code ("1_3");
7564           pos_4 = get_cpu_unit_code ("1_4");
7565           pos_5 = get_cpu_unit_code ("1_5");
7566           pos_6 = get_cpu_unit_code ("1_6");
7567           _0mii_ = get_cpu_unit_code ("1b_0mii.");
7568           _0mmi_ = get_cpu_unit_code ("1b_0mmi.");
7569           _0mfi_ = get_cpu_unit_code ("1b_0mfi.");
7570           _0mmf_ = get_cpu_unit_code ("1b_0mmf.");
7571           _0bbb_ = get_cpu_unit_code ("1b_0bbb.");
7572           _0mbb_ = get_cpu_unit_code ("1b_0mbb.");
7573           _0mib_ = get_cpu_unit_code ("1b_0mib.");
7574           _0mmb_ = get_cpu_unit_code ("1b_0mmb.");
7575           _0mfb_ = get_cpu_unit_code ("1b_0mfb.");
7576           _0mlx_ = get_cpu_unit_code ("1b_0mlx.");
7577           _1mii_ = get_cpu_unit_code ("1b_1mii.");
7578           _1mmi_ = get_cpu_unit_code ("1b_1mmi.");
7579           _1mfi_ = get_cpu_unit_code ("1b_1mfi.");
7580           _1mmf_ = get_cpu_unit_code ("1b_1mmf.");
7581           _1bbb_ = get_cpu_unit_code ("1b_1bbb.");
7582           _1mbb_ = get_cpu_unit_code ("1b_1mbb.");
7583           _1mib_ = get_cpu_unit_code ("1b_1mib.");
7584           _1mmb_ = get_cpu_unit_code ("1b_1mmb.");
7585           _1mfb_ = get_cpu_unit_code ("1b_1mfb.");
7586           _1mlx_ = get_cpu_unit_code ("1b_1mlx.");
7587         }
7588       schedule_ebbs (rtl_dump_file);
7589       finish_bundle_states ();
7590       if (ia64_tune == PROCESSOR_ITANIUM)
7591         {
7592           free (add_cycles);
7593           free (clocks);
7594         }
7595       free (stops_p);
7596       emit_insn_group_barriers (rtl_dump_file);
7597
7598       ia64_final_schedule = 0;
7599       timevar_pop (TV_SCHED2);
7600     }
7601   else
7602     emit_all_insn_group_barriers (rtl_dump_file);
7603
7604   /* A call must not be the last instruction in a function, so that the
7605      return address is still within the function, so that unwinding works
7606      properly.  Note that IA-64 differs from dwarf2 on this point.  */
7607   if (flag_unwind_tables || (flag_exceptions && !USING_SJLJ_EXCEPTIONS))
7608     {
7609       rtx insn;
7610       int saw_stop = 0;
7611
7612       insn = get_last_insn ();
7613       if (! INSN_P (insn))
7614         insn = prev_active_insn (insn);
7615       if (GET_CODE (insn) == INSN
7616           && GET_CODE (PATTERN (insn)) == UNSPEC_VOLATILE
7617           && XINT (PATTERN (insn), 1) == UNSPECV_INSN_GROUP_BARRIER)
7618         {
7619           saw_stop = 1;
7620           insn = prev_active_insn (insn);
7621         }
7622       if (GET_CODE (insn) == CALL_INSN)
7623         {
7624           if (! saw_stop)
7625             emit_insn (gen_insn_group_barrier (GEN_INT (3)));
7626           emit_insn (gen_break_f ());
7627           emit_insn (gen_insn_group_barrier (GEN_INT (3)));
7628         }
7629     }
7630
7631   fixup_errata ();
7632   emit_predicate_relation_info ();
7633 }
7634 \f
7635 /* Return true if REGNO is used by the epilogue.  */
7636
7637 int
7638 ia64_epilogue_uses (int regno)
7639 {
7640   switch (regno)
7641     {
7642     case R_GR (1):
7643       /* With a call to a function in another module, we will write a new
7644          value to "gp".  After returning from such a call, we need to make
7645          sure the function restores the original gp-value, even if the
7646          function itself does not use the gp anymore.  */
7647       return !(TARGET_AUTO_PIC || TARGET_NO_PIC);
7648
7649     case IN_REG (0): case IN_REG (1): case IN_REG (2): case IN_REG (3):
7650     case IN_REG (4): case IN_REG (5): case IN_REG (6): case IN_REG (7):
7651       /* For functions defined with the syscall_linkage attribute, all
7652          input registers are marked as live at all function exits.  This
7653          prevents the register allocator from using the input registers,
7654          which in turn makes it possible to restart a system call after
7655          an interrupt without having to save/restore the input registers.
7656          This also prevents kernel data from leaking to application code.  */
7657       return lookup_attribute ("syscall_linkage",
7658            TYPE_ATTRIBUTES (TREE_TYPE (current_function_decl))) != NULL;
7659
7660     case R_BR (0):
7661       /* Conditional return patterns can't represent the use of `b0' as
7662          the return address, so we force the value live this way.  */
7663       return 1;
7664
7665     case AR_PFS_REGNUM:
7666       /* Likewise for ar.pfs, which is used by br.ret.  */
7667       return 1;
7668
7669     default:
7670       return 0;
7671     }
7672 }
7673
7674 /* Return true if REGNO is used by the frame unwinder.  */
7675
7676 int
7677 ia64_eh_uses (int regno)
7678 {
7679   if (! reload_completed)
7680     return 0;
7681
7682   if (current_frame_info.reg_save_b0
7683       && regno == current_frame_info.reg_save_b0)
7684     return 1;
7685   if (current_frame_info.reg_save_pr
7686       && regno == current_frame_info.reg_save_pr)
7687     return 1;
7688   if (current_frame_info.reg_save_ar_pfs
7689       && regno == current_frame_info.reg_save_ar_pfs)
7690     return 1;
7691   if (current_frame_info.reg_save_ar_unat
7692       && regno == current_frame_info.reg_save_ar_unat)
7693     return 1;
7694   if (current_frame_info.reg_save_ar_lc
7695       && regno == current_frame_info.reg_save_ar_lc)
7696     return 1;
7697
7698   return 0;
7699 }
7700 \f
7701 /* Return true if this goes in small data/bss.  */
7702
7703 /* ??? We could also support own long data here.  Generating movl/add/ld8
7704    instead of addl,ld8/ld8.  This makes the code bigger, but should make the
7705    code faster because there is one less load.  This also includes incomplete
7706    types which can't go in sdata/sbss.  */
7707
7708 static bool
7709 ia64_in_small_data_p (tree exp)
7710 {
7711   if (TARGET_NO_SDATA)
7712     return false;
7713
7714   /* We want to merge strings, so we never consider them small data.  */
7715   if (TREE_CODE (exp) == STRING_CST)
7716     return false;
7717
7718   /* Functions are never small data.  */
7719   if (TREE_CODE (exp) == FUNCTION_DECL)
7720     return false;
7721
7722   if (TREE_CODE (exp) == VAR_DECL && DECL_SECTION_NAME (exp))
7723     {
7724       const char *section = TREE_STRING_POINTER (DECL_SECTION_NAME (exp));
7725       if (strcmp (section, ".sdata") == 0
7726           || strcmp (section, ".sbss") == 0)
7727         return true;
7728     }
7729   else
7730     {
7731       HOST_WIDE_INT size = int_size_in_bytes (TREE_TYPE (exp));
7732
7733       /* If this is an incomplete type with size 0, then we can't put it
7734          in sdata because it might be too big when completed.  */
7735       if (size > 0 && size <= ia64_section_threshold)
7736         return true;
7737     }
7738
7739   return false;
7740 }
7741 \f
7742 /* Output assembly directives for prologue regions.  */
7743
7744 /* The current basic block number.  */
7745
7746 static bool last_block;
7747
7748 /* True if we need a copy_state command at the start of the next block.  */
7749
7750 static bool need_copy_state;
7751
7752 /* The function emits unwind directives for the start of an epilogue.  */
7753
7754 static void
7755 process_epilogue (void)
7756 {
7757   /* If this isn't the last block of the function, then we need to label the
7758      current state, and copy it back in at the start of the next block.  */
7759
7760   if (!last_block)
7761     {
7762       fprintf (asm_out_file, "\t.label_state 1\n");
7763       need_copy_state = true;
7764     }
7765
7766   fprintf (asm_out_file, "\t.restore sp\n");
7767 }
7768
7769 /* This function processes a SET pattern looking for specific patterns
7770    which result in emitting an assembly directive required for unwinding.  */
7771
7772 static int
7773 process_set (FILE *asm_out_file, rtx pat)
7774 {
7775   rtx src = SET_SRC (pat);
7776   rtx dest = SET_DEST (pat);
7777   int src_regno, dest_regno;
7778
7779   /* Look for the ALLOC insn.  */
7780   if (GET_CODE (src) == UNSPEC_VOLATILE
7781       && XINT (src, 1) == UNSPECV_ALLOC
7782       && GET_CODE (dest) == REG)
7783     {
7784       dest_regno = REGNO (dest);
7785
7786       /* If this isn't the final destination for ar.pfs, the alloc
7787          shouldn't have been marked frame related.  */
7788       if (dest_regno != current_frame_info.reg_save_ar_pfs)
7789         abort ();
7790
7791       fprintf (asm_out_file, "\t.save ar.pfs, r%d\n",
7792                ia64_dbx_register_number (dest_regno));
7793       return 1;
7794     }
7795
7796   /* Look for SP = ....  */
7797   if (GET_CODE (dest) == REG && REGNO (dest) == STACK_POINTER_REGNUM)
7798     {
7799       if (GET_CODE (src) == PLUS)
7800         {
7801           rtx op0 = XEXP (src, 0);
7802           rtx op1 = XEXP (src, 1);
7803           if (op0 == dest && GET_CODE (op1) == CONST_INT)
7804             {
7805               if (INTVAL (op1) < 0)
7806                 fprintf (asm_out_file, "\t.fframe "HOST_WIDE_INT_PRINT_DEC"\n",
7807                          -INTVAL (op1));
7808               else
7809                 process_epilogue ();
7810             }
7811           else
7812             abort ();
7813         }
7814       else if (GET_CODE (src) == REG
7815                && REGNO (src) == HARD_FRAME_POINTER_REGNUM)
7816         process_epilogue ();
7817       else
7818         abort ();
7819
7820       return 1;
7821     }
7822
7823   /* Register move we need to look at.  */
7824   if (GET_CODE (dest) == REG && GET_CODE (src) == REG)
7825     {
7826       src_regno = REGNO (src);
7827       dest_regno = REGNO (dest);
7828
7829       switch (src_regno)
7830         {
7831         case BR_REG (0):
7832           /* Saving return address pointer.  */
7833           if (dest_regno != current_frame_info.reg_save_b0)
7834             abort ();
7835           fprintf (asm_out_file, "\t.save rp, r%d\n",
7836                    ia64_dbx_register_number (dest_regno));
7837           return 1;
7838
7839         case PR_REG (0):
7840           if (dest_regno != current_frame_info.reg_save_pr)
7841             abort ();
7842           fprintf (asm_out_file, "\t.save pr, r%d\n",
7843                    ia64_dbx_register_number (dest_regno));
7844           return 1;
7845
7846         case AR_UNAT_REGNUM:
7847           if (dest_regno != current_frame_info.reg_save_ar_unat)
7848             abort ();
7849           fprintf (asm_out_file, "\t.save ar.unat, r%d\n",
7850                    ia64_dbx_register_number (dest_regno));
7851           return 1;
7852
7853         case AR_LC_REGNUM:
7854           if (dest_regno != current_frame_info.reg_save_ar_lc)
7855             abort ();
7856           fprintf (asm_out_file, "\t.save ar.lc, r%d\n",
7857                    ia64_dbx_register_number (dest_regno));
7858           return 1;
7859
7860         case STACK_POINTER_REGNUM:
7861           if (dest_regno != HARD_FRAME_POINTER_REGNUM
7862               || ! frame_pointer_needed)
7863             abort ();
7864           fprintf (asm_out_file, "\t.vframe r%d\n",
7865                    ia64_dbx_register_number (dest_regno));
7866           return 1;
7867
7868         default:
7869           /* Everything else should indicate being stored to memory.  */
7870           abort ();
7871         }
7872     }
7873
7874   /* Memory store we need to look at.  */
7875   if (GET_CODE (dest) == MEM && GET_CODE (src) == REG)
7876     {
7877       long off;
7878       rtx base;
7879       const char *saveop;
7880
7881       if (GET_CODE (XEXP (dest, 0)) == REG)
7882         {
7883           base = XEXP (dest, 0);
7884           off = 0;
7885         }
7886       else if (GET_CODE (XEXP (dest, 0)) == PLUS
7887                && GET_CODE (XEXP (XEXP (dest, 0), 1)) == CONST_INT)
7888         {
7889           base = XEXP (XEXP (dest, 0), 0);
7890           off = INTVAL (XEXP (XEXP (dest, 0), 1));
7891         }
7892       else
7893         abort ();
7894
7895       if (base == hard_frame_pointer_rtx)
7896         {
7897           saveop = ".savepsp";
7898           off = - off;
7899         }
7900       else if (base == stack_pointer_rtx)
7901         saveop = ".savesp";
7902       else
7903         abort ();
7904
7905       src_regno = REGNO (src);
7906       switch (src_regno)
7907         {
7908         case BR_REG (0):
7909           if (current_frame_info.reg_save_b0 != 0)
7910             abort ();
7911           fprintf (asm_out_file, "\t%s rp, %ld\n", saveop, off);
7912           return 1;
7913
7914         case PR_REG (0):
7915           if (current_frame_info.reg_save_pr != 0)
7916             abort ();
7917           fprintf (asm_out_file, "\t%s pr, %ld\n", saveop, off);
7918           return 1;
7919
7920         case AR_LC_REGNUM:
7921           if (current_frame_info.reg_save_ar_lc != 0)
7922             abort ();
7923           fprintf (asm_out_file, "\t%s ar.lc, %ld\n", saveop, off);
7924           return 1;
7925
7926         case AR_PFS_REGNUM:
7927           if (current_frame_info.reg_save_ar_pfs != 0)
7928             abort ();
7929           fprintf (asm_out_file, "\t%s ar.pfs, %ld\n", saveop, off);
7930           return 1;
7931
7932         case AR_UNAT_REGNUM:
7933           if (current_frame_info.reg_save_ar_unat != 0)
7934             abort ();
7935           fprintf (asm_out_file, "\t%s ar.unat, %ld\n", saveop, off);
7936           return 1;
7937
7938         case GR_REG (4):
7939         case GR_REG (5):
7940         case GR_REG (6):
7941         case GR_REG (7):
7942           fprintf (asm_out_file, "\t.save.g 0x%x\n",
7943                    1 << (src_regno - GR_REG (4)));
7944           return 1;
7945
7946         case BR_REG (1):
7947         case BR_REG (2):
7948         case BR_REG (3):
7949         case BR_REG (4):
7950         case BR_REG (5):
7951           fprintf (asm_out_file, "\t.save.b 0x%x\n",
7952                    1 << (src_regno - BR_REG (1)));
7953           return 1;
7954
7955         case FR_REG (2):
7956         case FR_REG (3):
7957         case FR_REG (4):
7958         case FR_REG (5):
7959           fprintf (asm_out_file, "\t.save.f 0x%x\n",
7960                    1 << (src_regno - FR_REG (2)));
7961           return 1;
7962
7963         case FR_REG (16): case FR_REG (17): case FR_REG (18): case FR_REG (19):
7964         case FR_REG (20): case FR_REG (21): case FR_REG (22): case FR_REG (23):
7965         case FR_REG (24): case FR_REG (25): case FR_REG (26): case FR_REG (27):
7966         case FR_REG (28): case FR_REG (29): case FR_REG (30): case FR_REG (31):
7967           fprintf (asm_out_file, "\t.save.gf 0x0, 0x%x\n",
7968                    1 << (src_regno - FR_REG (12)));
7969           return 1;
7970
7971         default:
7972           return 0;
7973         }
7974     }
7975
7976   return 0;
7977 }
7978
7979
7980 /* This function looks at a single insn and emits any directives
7981    required to unwind this insn.  */
7982 void
7983 process_for_unwind_directive (FILE *asm_out_file, rtx insn)
7984 {
7985   if (flag_unwind_tables
7986       || (flag_exceptions && !USING_SJLJ_EXCEPTIONS))
7987     {
7988       rtx pat;
7989
7990       if (GET_CODE (insn) == NOTE
7991           && NOTE_LINE_NUMBER (insn) == NOTE_INSN_BASIC_BLOCK)
7992         {
7993           last_block = NOTE_BASIC_BLOCK (insn)->next_bb == EXIT_BLOCK_PTR;
7994
7995           /* Restore unwind state from immediately before the epilogue.  */
7996           if (need_copy_state)
7997             {
7998               fprintf (asm_out_file, "\t.body\n");
7999               fprintf (asm_out_file, "\t.copy_state 1\n");
8000               need_copy_state = false;
8001             }
8002         }
8003
8004       if (GET_CODE (insn) == NOTE || ! RTX_FRAME_RELATED_P (insn))
8005         return;
8006
8007       pat = find_reg_note (insn, REG_FRAME_RELATED_EXPR, NULL_RTX);
8008       if (pat)
8009         pat = XEXP (pat, 0);
8010       else
8011         pat = PATTERN (insn);
8012
8013       switch (GET_CODE (pat))
8014         {
8015         case SET:
8016           process_set (asm_out_file, pat);
8017           break;
8018
8019         case PARALLEL:
8020           {
8021             int par_index;
8022             int limit = XVECLEN (pat, 0);
8023             for (par_index = 0; par_index < limit; par_index++)
8024               {
8025                 rtx x = XVECEXP (pat, 0, par_index);
8026                 if (GET_CODE (x) == SET)
8027                   process_set (asm_out_file, x);
8028               }
8029             break;
8030           }
8031
8032         default:
8033           abort ();
8034         }
8035     }
8036 }
8037
8038 \f
8039 void
8040 ia64_init_builtins (void)
8041 {
8042   tree psi_type_node = build_pointer_type (integer_type_node);
8043   tree pdi_type_node = build_pointer_type (long_integer_type_node);
8044
8045   /* __sync_val_compare_and_swap_si, __sync_bool_compare_and_swap_si */
8046   tree si_ftype_psi_si_si
8047     = build_function_type_list (integer_type_node,
8048                                 psi_type_node, integer_type_node,
8049                                 integer_type_node, NULL_TREE);
8050
8051   /* __sync_val_compare_and_swap_di */
8052   tree di_ftype_pdi_di_di
8053     = build_function_type_list (long_integer_type_node,
8054                                 pdi_type_node, long_integer_type_node,
8055                                 long_integer_type_node, NULL_TREE);
8056   /* __sync_bool_compare_and_swap_di */
8057   tree si_ftype_pdi_di_di
8058     = build_function_type_list (integer_type_node,
8059                                 pdi_type_node, long_integer_type_node,
8060                                 long_integer_type_node, NULL_TREE);
8061   /* __sync_synchronize */
8062   tree void_ftype_void
8063     = build_function_type (void_type_node, void_list_node);
8064
8065   /* __sync_lock_test_and_set_si */
8066   tree si_ftype_psi_si
8067     = build_function_type_list (integer_type_node,
8068                                 psi_type_node, integer_type_node, NULL_TREE);
8069
8070   /* __sync_lock_test_and_set_di */
8071   tree di_ftype_pdi_di
8072     = build_function_type_list (long_integer_type_node,
8073                                 pdi_type_node, long_integer_type_node,
8074                                 NULL_TREE);
8075
8076   /* __sync_lock_release_si */
8077   tree void_ftype_psi
8078     = build_function_type_list (void_type_node, psi_type_node, NULL_TREE);
8079
8080   /* __sync_lock_release_di */
8081   tree void_ftype_pdi
8082     = build_function_type_list (void_type_node, pdi_type_node, NULL_TREE);
8083
8084   tree fpreg_type;
8085   tree float80_type;
8086
8087   /* The __fpreg type.  */
8088   fpreg_type = make_node (REAL_TYPE);
8089   /* ??? The back end should know to load/save __fpreg variables using
8090      the ldf.fill and stf.spill instructions.  */
8091   TYPE_PRECISION (fpreg_type) = 96;
8092   layout_type (fpreg_type);
8093   (*lang_hooks.types.register_builtin_type) (fpreg_type, "__fpreg");
8094
8095   /* The __float80 type.  */
8096   float80_type = make_node (REAL_TYPE);
8097   TYPE_PRECISION (float80_type) = 96;
8098   layout_type (float80_type);
8099   (*lang_hooks.types.register_builtin_type) (float80_type, "__float80");
8100
8101   /* The __float128 type.  */
8102   if (!TARGET_HPUX)
8103     {
8104       tree float128_type = make_node (REAL_TYPE);
8105       TYPE_PRECISION (float128_type) = 128;
8106       layout_type (float128_type);
8107       (*lang_hooks.types.register_builtin_type) (float128_type, "__float128");
8108     }
8109   else
8110     /* Under HPUX, this is a synonym for "long double".  */
8111     (*lang_hooks.types.register_builtin_type) (long_double_type_node,
8112                                                "__float128");
8113
8114 #define def_builtin(name, type, code) \
8115   builtin_function ((name), (type), (code), BUILT_IN_MD, NULL, NULL_TREE)
8116
8117   def_builtin ("__sync_val_compare_and_swap_si", si_ftype_psi_si_si,
8118                IA64_BUILTIN_VAL_COMPARE_AND_SWAP_SI);
8119   def_builtin ("__sync_val_compare_and_swap_di", di_ftype_pdi_di_di,
8120                IA64_BUILTIN_VAL_COMPARE_AND_SWAP_DI);
8121   def_builtin ("__sync_bool_compare_and_swap_si", si_ftype_psi_si_si,
8122                IA64_BUILTIN_BOOL_COMPARE_AND_SWAP_SI);
8123   def_builtin ("__sync_bool_compare_and_swap_di", si_ftype_pdi_di_di,
8124                IA64_BUILTIN_BOOL_COMPARE_AND_SWAP_DI);
8125
8126   def_builtin ("__sync_synchronize", void_ftype_void,
8127                IA64_BUILTIN_SYNCHRONIZE);
8128
8129   def_builtin ("__sync_lock_test_and_set_si", si_ftype_psi_si,
8130                IA64_BUILTIN_LOCK_TEST_AND_SET_SI);
8131   def_builtin ("__sync_lock_test_and_set_di", di_ftype_pdi_di,
8132                IA64_BUILTIN_LOCK_TEST_AND_SET_DI);
8133   def_builtin ("__sync_lock_release_si", void_ftype_psi,
8134                IA64_BUILTIN_LOCK_RELEASE_SI);
8135   def_builtin ("__sync_lock_release_di", void_ftype_pdi,
8136                IA64_BUILTIN_LOCK_RELEASE_DI);
8137
8138   def_builtin ("__builtin_ia64_bsp",
8139                build_function_type (ptr_type_node, void_list_node),
8140                IA64_BUILTIN_BSP);
8141
8142   def_builtin ("__builtin_ia64_flushrs",
8143                build_function_type (void_type_node, void_list_node),
8144                IA64_BUILTIN_FLUSHRS);
8145
8146   def_builtin ("__sync_fetch_and_add_si", si_ftype_psi_si,
8147                IA64_BUILTIN_FETCH_AND_ADD_SI);
8148   def_builtin ("__sync_fetch_and_sub_si", si_ftype_psi_si,
8149                IA64_BUILTIN_FETCH_AND_SUB_SI);
8150   def_builtin ("__sync_fetch_and_or_si", si_ftype_psi_si,
8151                IA64_BUILTIN_FETCH_AND_OR_SI);
8152   def_builtin ("__sync_fetch_and_and_si", si_ftype_psi_si,
8153                IA64_BUILTIN_FETCH_AND_AND_SI);
8154   def_builtin ("__sync_fetch_and_xor_si", si_ftype_psi_si,
8155                IA64_BUILTIN_FETCH_AND_XOR_SI);
8156   def_builtin ("__sync_fetch_and_nand_si", si_ftype_psi_si,
8157                IA64_BUILTIN_FETCH_AND_NAND_SI);
8158
8159   def_builtin ("__sync_add_and_fetch_si", si_ftype_psi_si,
8160                IA64_BUILTIN_ADD_AND_FETCH_SI);
8161   def_builtin ("__sync_sub_and_fetch_si", si_ftype_psi_si,
8162                IA64_BUILTIN_SUB_AND_FETCH_SI);
8163   def_builtin ("__sync_or_and_fetch_si", si_ftype_psi_si,
8164                IA64_BUILTIN_OR_AND_FETCH_SI);
8165   def_builtin ("__sync_and_and_fetch_si", si_ftype_psi_si,
8166                IA64_BUILTIN_AND_AND_FETCH_SI);
8167   def_builtin ("__sync_xor_and_fetch_si", si_ftype_psi_si,
8168                IA64_BUILTIN_XOR_AND_FETCH_SI);
8169   def_builtin ("__sync_nand_and_fetch_si", si_ftype_psi_si,
8170                IA64_BUILTIN_NAND_AND_FETCH_SI);
8171
8172   def_builtin ("__sync_fetch_and_add_di", di_ftype_pdi_di,
8173                IA64_BUILTIN_FETCH_AND_ADD_DI);
8174   def_builtin ("__sync_fetch_and_sub_di", di_ftype_pdi_di,
8175                IA64_BUILTIN_FETCH_AND_SUB_DI);
8176   def_builtin ("__sync_fetch_and_or_di", di_ftype_pdi_di,
8177                IA64_BUILTIN_FETCH_AND_OR_DI);
8178   def_builtin ("__sync_fetch_and_and_di", di_ftype_pdi_di,
8179                IA64_BUILTIN_FETCH_AND_AND_DI);
8180   def_builtin ("__sync_fetch_and_xor_di", di_ftype_pdi_di,
8181                IA64_BUILTIN_FETCH_AND_XOR_DI);
8182   def_builtin ("__sync_fetch_and_nand_di", di_ftype_pdi_di,
8183                IA64_BUILTIN_FETCH_AND_NAND_DI);
8184
8185   def_builtin ("__sync_add_and_fetch_di", di_ftype_pdi_di,
8186                IA64_BUILTIN_ADD_AND_FETCH_DI);
8187   def_builtin ("__sync_sub_and_fetch_di", di_ftype_pdi_di,
8188                IA64_BUILTIN_SUB_AND_FETCH_DI);
8189   def_builtin ("__sync_or_and_fetch_di", di_ftype_pdi_di,
8190                IA64_BUILTIN_OR_AND_FETCH_DI);
8191   def_builtin ("__sync_and_and_fetch_di", di_ftype_pdi_di,
8192                IA64_BUILTIN_AND_AND_FETCH_DI);
8193   def_builtin ("__sync_xor_and_fetch_di", di_ftype_pdi_di,
8194                IA64_BUILTIN_XOR_AND_FETCH_DI);
8195   def_builtin ("__sync_nand_and_fetch_di", di_ftype_pdi_di,
8196                IA64_BUILTIN_NAND_AND_FETCH_DI);
8197
8198 #undef def_builtin
8199 }
8200
8201 /* Expand fetch_and_op intrinsics.  The basic code sequence is:
8202
8203      mf
8204      tmp = [ptr];
8205      do {
8206        ret = tmp;
8207        ar.ccv = tmp;
8208        tmp <op>= value;
8209        cmpxchgsz.acq tmp = [ptr], tmp
8210      } while (tmp != ret)
8211 */
8212
8213 static rtx
8214 ia64_expand_fetch_and_op (optab binoptab, enum machine_mode mode,
8215                           tree arglist, rtx target)
8216 {
8217   rtx ret, label, tmp, ccv, insn, mem, value;
8218   tree arg0, arg1;
8219
8220   arg0 = TREE_VALUE (arglist);
8221   arg1 = TREE_VALUE (TREE_CHAIN (arglist));
8222   mem = expand_expr (arg0, NULL_RTX, Pmode, 0);
8223 #ifdef POINTERS_EXTEND_UNSIGNED
8224   if (GET_MODE(mem) != Pmode)
8225     mem = convert_memory_address (Pmode, mem);
8226 #endif
8227   value = expand_expr (arg1, NULL_RTX, mode, 0);
8228
8229   mem = gen_rtx_MEM (mode, force_reg (Pmode, mem));
8230   MEM_VOLATILE_P (mem) = 1;
8231
8232   if (target && register_operand (target, mode))
8233     ret = target;
8234   else
8235     ret = gen_reg_rtx (mode);
8236
8237   emit_insn (gen_mf ());
8238
8239   /* Special case for fetchadd instructions.  */
8240   if (binoptab == add_optab && fetchadd_operand (value, VOIDmode))
8241     {
8242       if (mode == SImode)
8243         insn = gen_fetchadd_acq_si (ret, mem, value);
8244       else
8245         insn = gen_fetchadd_acq_di (ret, mem, value);
8246       emit_insn (insn);
8247       return ret;
8248     }
8249
8250   tmp = gen_reg_rtx (mode);
8251   /* ar.ccv must always be loaded with a zero-extended DImode value.  */
8252   ccv = gen_rtx_REG (DImode, AR_CCV_REGNUM);
8253   emit_move_insn (tmp, mem);
8254
8255   label = gen_label_rtx ();
8256   emit_label (label);
8257   emit_move_insn (ret, tmp);
8258   convert_move (ccv, tmp, /*unsignedp=*/1);
8259
8260   /* Perform the specific operation.  Special case NAND by noticing
8261      one_cmpl_optab instead.  */
8262   if (binoptab == one_cmpl_optab)
8263     {
8264       tmp = expand_unop (mode, binoptab, tmp, NULL, OPTAB_WIDEN);
8265       binoptab = and_optab;
8266     }
8267   tmp = expand_binop (mode, binoptab, tmp, value, tmp, 1, OPTAB_WIDEN);
8268
8269   if (mode == SImode)
8270     insn = gen_cmpxchg_acq_si (tmp, mem, tmp, ccv);
8271   else
8272     insn = gen_cmpxchg_acq_di (tmp, mem, tmp, ccv);
8273   emit_insn (insn);
8274
8275   emit_cmp_and_jump_insns (tmp, ret, NE, 0, mode, 1, label);
8276
8277   return ret;
8278 }
8279
8280 /* Expand op_and_fetch intrinsics.  The basic code sequence is:
8281
8282      mf
8283      tmp = [ptr];
8284      do {
8285        old = tmp;
8286        ar.ccv = tmp;
8287        ret = tmp <op> value;
8288        cmpxchgsz.acq tmp = [ptr], ret
8289      } while (tmp != old)
8290 */
8291
8292 static rtx
8293 ia64_expand_op_and_fetch (optab binoptab, enum machine_mode mode,
8294                           tree arglist, rtx target)
8295 {
8296   rtx old, label, tmp, ret, ccv, insn, mem, value;
8297   tree arg0, arg1;
8298
8299   arg0 = TREE_VALUE (arglist);
8300   arg1 = TREE_VALUE (TREE_CHAIN (arglist));
8301   mem = expand_expr (arg0, NULL_RTX, Pmode, 0);
8302 #ifdef POINTERS_EXTEND_UNSIGNED
8303   if (GET_MODE(mem) != Pmode)
8304     mem = convert_memory_address (Pmode, mem);
8305 #endif
8306
8307   value = expand_expr (arg1, NULL_RTX, mode, 0);
8308
8309   mem = gen_rtx_MEM (mode, force_reg (Pmode, mem));
8310   MEM_VOLATILE_P (mem) = 1;
8311
8312   if (target && ! register_operand (target, mode))
8313     target = NULL_RTX;
8314
8315   emit_insn (gen_mf ());
8316   tmp = gen_reg_rtx (mode);
8317   old = gen_reg_rtx (mode);
8318   /* ar.ccv must always be loaded with a zero-extended DImode value.  */
8319   ccv = gen_rtx_REG (DImode, AR_CCV_REGNUM);
8320
8321   emit_move_insn (tmp, mem);
8322
8323   label = gen_label_rtx ();
8324   emit_label (label);
8325   emit_move_insn (old, tmp);
8326   convert_move (ccv, tmp, /*unsignedp=*/1);
8327
8328   /* Perform the specific operation.  Special case NAND by noticing
8329      one_cmpl_optab instead.  */
8330   if (binoptab == one_cmpl_optab)
8331     {
8332       tmp = expand_unop (mode, binoptab, tmp, NULL, OPTAB_WIDEN);
8333       binoptab = and_optab;
8334     }
8335   ret = expand_binop (mode, binoptab, tmp, value, target, 1, OPTAB_WIDEN);
8336
8337   if (mode == SImode)
8338     insn = gen_cmpxchg_acq_si (tmp, mem, ret, ccv);
8339   else
8340     insn = gen_cmpxchg_acq_di (tmp, mem, ret, ccv);
8341   emit_insn (insn);
8342
8343   emit_cmp_and_jump_insns (tmp, old, NE, 0, mode, 1, label);
8344
8345   return ret;
8346 }
8347
8348 /* Expand val_ and bool_compare_and_swap.  For val_ we want:
8349
8350      ar.ccv = oldval
8351      mf
8352      cmpxchgsz.acq ret = [ptr], newval, ar.ccv
8353      return ret
8354
8355    For bool_ it's the same except return ret == oldval.
8356 */
8357
8358 static rtx
8359 ia64_expand_compare_and_swap (enum machine_mode rmode, enum machine_mode mode,
8360                               int boolp, tree arglist, rtx target)
8361 {
8362   tree arg0, arg1, arg2;
8363   rtx mem, old, new, ccv, tmp, insn;
8364
8365   arg0 = TREE_VALUE (arglist);
8366   arg1 = TREE_VALUE (TREE_CHAIN (arglist));
8367   arg2 = TREE_VALUE (TREE_CHAIN (TREE_CHAIN (arglist)));
8368   mem = expand_expr (arg0, NULL_RTX, ptr_mode, 0);
8369   old = expand_expr (arg1, NULL_RTX, mode, 0);
8370   new = expand_expr (arg2, NULL_RTX, mode, 0);
8371
8372   mem = gen_rtx_MEM (mode, force_reg (ptr_mode, mem));
8373   MEM_VOLATILE_P (mem) = 1;
8374
8375   if (GET_MODE (old) != mode)
8376     old = convert_to_mode (mode, old, /*unsignedp=*/1);
8377   if (GET_MODE (new) != mode)
8378     new = convert_to_mode (mode, new, /*unsignedp=*/1);
8379
8380   if (! register_operand (old, mode))
8381     old = copy_to_mode_reg (mode, old);
8382   if (! register_operand (new, mode))
8383     new = copy_to_mode_reg (mode, new);
8384
8385   if (! boolp && target && register_operand (target, mode))
8386     tmp = target;
8387   else
8388     tmp = gen_reg_rtx (mode);
8389
8390   ccv = gen_rtx_REG (DImode, AR_CCV_REGNUM);
8391   convert_move (ccv, old, /*unsignedp=*/1);
8392   emit_insn (gen_mf ());
8393   if (mode == SImode)
8394     insn = gen_cmpxchg_acq_si (tmp, mem, new, ccv);
8395   else
8396     insn = gen_cmpxchg_acq_di (tmp, mem, new, ccv);
8397   emit_insn (insn);
8398
8399   if (boolp)
8400     {
8401       if (! target)
8402         target = gen_reg_rtx (rmode);
8403       return emit_store_flag_force (target, EQ, tmp, old, mode, 1, 1);
8404     }
8405   else
8406     return tmp;
8407 }
8408
8409 /* Expand lock_test_and_set.  I.e. `xchgsz ret = [ptr], new'.  */
8410
8411 static rtx
8412 ia64_expand_lock_test_and_set (enum machine_mode mode, tree arglist,
8413                                rtx target)
8414 {
8415   tree arg0, arg1;
8416   rtx mem, new, ret, insn;
8417
8418   arg0 = TREE_VALUE (arglist);
8419   arg1 = TREE_VALUE (TREE_CHAIN (arglist));
8420   mem = expand_expr (arg0, NULL_RTX, ptr_mode, 0);
8421   new = expand_expr (arg1, NULL_RTX, mode, 0);
8422
8423   mem = gen_rtx_MEM (mode, force_reg (ptr_mode, mem));
8424   MEM_VOLATILE_P (mem) = 1;
8425   if (! register_operand (new, mode))
8426     new = copy_to_mode_reg (mode, new);
8427
8428   if (target && register_operand (target, mode))
8429     ret = target;
8430   else
8431     ret = gen_reg_rtx (mode);
8432
8433   if (mode == SImode)
8434     insn = gen_xchgsi (ret, mem, new);
8435   else
8436     insn = gen_xchgdi (ret, mem, new);
8437   emit_insn (insn);
8438
8439   return ret;
8440 }
8441
8442 /* Expand lock_release.  I.e. `stsz.rel [ptr] = r0'.  */
8443
8444 static rtx
8445 ia64_expand_lock_release (enum machine_mode mode, tree arglist,
8446                           rtx target ATTRIBUTE_UNUSED)
8447 {
8448   tree arg0;
8449   rtx mem;
8450
8451   arg0 = TREE_VALUE (arglist);
8452   mem = expand_expr (arg0, NULL_RTX, ptr_mode, 0);
8453
8454   mem = gen_rtx_MEM (mode, force_reg (ptr_mode, mem));
8455   MEM_VOLATILE_P (mem) = 1;
8456
8457   emit_move_insn (mem, const0_rtx);
8458
8459   return const0_rtx;
8460 }
8461
8462 rtx
8463 ia64_expand_builtin (tree exp, rtx target, rtx subtarget ATTRIBUTE_UNUSED,
8464                      enum machine_mode mode ATTRIBUTE_UNUSED,
8465                      int ignore ATTRIBUTE_UNUSED)
8466 {
8467   tree fndecl = TREE_OPERAND (TREE_OPERAND (exp, 0), 0);
8468   unsigned int fcode = DECL_FUNCTION_CODE (fndecl);
8469   tree arglist = TREE_OPERAND (exp, 1);
8470   enum machine_mode rmode = VOIDmode;
8471
8472   switch (fcode)
8473     {
8474     case IA64_BUILTIN_BOOL_COMPARE_AND_SWAP_SI:
8475     case IA64_BUILTIN_VAL_COMPARE_AND_SWAP_SI:
8476       mode = SImode;
8477       rmode = SImode;
8478       break;
8479
8480     case IA64_BUILTIN_LOCK_TEST_AND_SET_SI:
8481     case IA64_BUILTIN_LOCK_RELEASE_SI:
8482     case IA64_BUILTIN_FETCH_AND_ADD_SI:
8483     case IA64_BUILTIN_FETCH_AND_SUB_SI:
8484     case IA64_BUILTIN_FETCH_AND_OR_SI:
8485     case IA64_BUILTIN_FETCH_AND_AND_SI:
8486     case IA64_BUILTIN_FETCH_AND_XOR_SI:
8487     case IA64_BUILTIN_FETCH_AND_NAND_SI:
8488     case IA64_BUILTIN_ADD_AND_FETCH_SI:
8489     case IA64_BUILTIN_SUB_AND_FETCH_SI:
8490     case IA64_BUILTIN_OR_AND_FETCH_SI:
8491     case IA64_BUILTIN_AND_AND_FETCH_SI:
8492     case IA64_BUILTIN_XOR_AND_FETCH_SI:
8493     case IA64_BUILTIN_NAND_AND_FETCH_SI:
8494       mode = SImode;
8495       break;
8496
8497     case IA64_BUILTIN_BOOL_COMPARE_AND_SWAP_DI:
8498       mode = DImode;
8499       rmode = SImode;
8500       break;
8501
8502     case IA64_BUILTIN_VAL_COMPARE_AND_SWAP_DI:
8503       mode = DImode;
8504       rmode = DImode;
8505       break;
8506
8507     case IA64_BUILTIN_LOCK_TEST_AND_SET_DI:
8508     case IA64_BUILTIN_LOCK_RELEASE_DI:
8509     case IA64_BUILTIN_FETCH_AND_ADD_DI:
8510     case IA64_BUILTIN_FETCH_AND_SUB_DI:
8511     case IA64_BUILTIN_FETCH_AND_OR_DI:
8512     case IA64_BUILTIN_FETCH_AND_AND_DI:
8513     case IA64_BUILTIN_FETCH_AND_XOR_DI:
8514     case IA64_BUILTIN_FETCH_AND_NAND_DI:
8515     case IA64_BUILTIN_ADD_AND_FETCH_DI:
8516     case IA64_BUILTIN_SUB_AND_FETCH_DI:
8517     case IA64_BUILTIN_OR_AND_FETCH_DI:
8518     case IA64_BUILTIN_AND_AND_FETCH_DI:
8519     case IA64_BUILTIN_XOR_AND_FETCH_DI:
8520     case IA64_BUILTIN_NAND_AND_FETCH_DI:
8521       mode = DImode;
8522       break;
8523
8524     default:
8525       break;
8526     }
8527
8528   switch (fcode)
8529     {
8530     case IA64_BUILTIN_BOOL_COMPARE_AND_SWAP_SI:
8531     case IA64_BUILTIN_BOOL_COMPARE_AND_SWAP_DI:
8532       return ia64_expand_compare_and_swap (rmode, mode, 1, arglist,
8533                                            target);
8534
8535     case IA64_BUILTIN_VAL_COMPARE_AND_SWAP_SI:
8536     case IA64_BUILTIN_VAL_COMPARE_AND_SWAP_DI:
8537       return ia64_expand_compare_and_swap (rmode, mode, 0, arglist,
8538                                            target);
8539
8540     case IA64_BUILTIN_SYNCHRONIZE:
8541       emit_insn (gen_mf ());
8542       return const0_rtx;
8543
8544     case IA64_BUILTIN_LOCK_TEST_AND_SET_SI:
8545     case IA64_BUILTIN_LOCK_TEST_AND_SET_DI:
8546       return ia64_expand_lock_test_and_set (mode, arglist, target);
8547
8548     case IA64_BUILTIN_LOCK_RELEASE_SI:
8549     case IA64_BUILTIN_LOCK_RELEASE_DI:
8550       return ia64_expand_lock_release (mode, arglist, target);
8551
8552     case IA64_BUILTIN_BSP:
8553       if (! target || ! register_operand (target, DImode))
8554         target = gen_reg_rtx (DImode);
8555       emit_insn (gen_bsp_value (target));
8556 #ifdef POINTERS_EXTEND_UNSIGNED
8557       target = convert_memory_address (ptr_mode, target);
8558 #endif
8559       return target;
8560
8561     case IA64_BUILTIN_FLUSHRS:
8562       emit_insn (gen_flushrs ());
8563       return const0_rtx;
8564
8565     case IA64_BUILTIN_FETCH_AND_ADD_SI:
8566     case IA64_BUILTIN_FETCH_AND_ADD_DI:
8567       return ia64_expand_fetch_and_op (add_optab, mode, arglist, target);
8568
8569     case IA64_BUILTIN_FETCH_AND_SUB_SI:
8570     case IA64_BUILTIN_FETCH_AND_SUB_DI:
8571       return ia64_expand_fetch_and_op (sub_optab, mode, arglist, target);
8572
8573     case IA64_BUILTIN_FETCH_AND_OR_SI:
8574     case IA64_BUILTIN_FETCH_AND_OR_DI:
8575       return ia64_expand_fetch_and_op (ior_optab, mode, arglist, target);
8576
8577     case IA64_BUILTIN_FETCH_AND_AND_SI:
8578     case IA64_BUILTIN_FETCH_AND_AND_DI:
8579       return ia64_expand_fetch_and_op (and_optab, mode, arglist, target);
8580
8581     case IA64_BUILTIN_FETCH_AND_XOR_SI:
8582     case IA64_BUILTIN_FETCH_AND_XOR_DI:
8583       return ia64_expand_fetch_and_op (xor_optab, mode, arglist, target);
8584
8585     case IA64_BUILTIN_FETCH_AND_NAND_SI:
8586     case IA64_BUILTIN_FETCH_AND_NAND_DI:
8587       return ia64_expand_fetch_and_op (one_cmpl_optab, mode, arglist, target);
8588
8589     case IA64_BUILTIN_ADD_AND_FETCH_SI:
8590     case IA64_BUILTIN_ADD_AND_FETCH_DI:
8591       return ia64_expand_op_and_fetch (add_optab, mode, arglist, target);
8592
8593     case IA64_BUILTIN_SUB_AND_FETCH_SI:
8594     case IA64_BUILTIN_SUB_AND_FETCH_DI:
8595       return ia64_expand_op_and_fetch (sub_optab, mode, arglist, target);
8596
8597     case IA64_BUILTIN_OR_AND_FETCH_SI:
8598     case IA64_BUILTIN_OR_AND_FETCH_DI:
8599       return ia64_expand_op_and_fetch (ior_optab, mode, arglist, target);
8600
8601     case IA64_BUILTIN_AND_AND_FETCH_SI:
8602     case IA64_BUILTIN_AND_AND_FETCH_DI:
8603       return ia64_expand_op_and_fetch (and_optab, mode, arglist, target);
8604
8605     case IA64_BUILTIN_XOR_AND_FETCH_SI:
8606     case IA64_BUILTIN_XOR_AND_FETCH_DI:
8607       return ia64_expand_op_and_fetch (xor_optab, mode, arglist, target);
8608
8609     case IA64_BUILTIN_NAND_AND_FETCH_SI:
8610     case IA64_BUILTIN_NAND_AND_FETCH_DI:
8611       return ia64_expand_op_and_fetch (one_cmpl_optab, mode, arglist, target);
8612
8613     default:
8614       break;
8615     }
8616
8617   return NULL_RTX;
8618 }
8619
8620 /* For the HP-UX IA64 aggregate parameters are passed stored in the
8621    most significant bits of the stack slot.  */
8622
8623 enum direction
8624 ia64_hpux_function_arg_padding (enum machine_mode mode, tree type)
8625 {
8626    /* Exception to normal case for structures/unions/etc.  */
8627
8628    if (type && AGGREGATE_TYPE_P (type)
8629        && int_size_in_bytes (type) < UNITS_PER_WORD)
8630      return upward;
8631
8632    /* Fall back to the default.  */
8633    return DEFAULT_FUNCTION_ARG_PADDING (mode, type);
8634 }
8635
8636 /* Linked list of all external functions that are to be emitted by GCC.
8637    We output the name if and only if TREE_SYMBOL_REFERENCED is set in
8638    order to avoid putting out names that are never really used.  */
8639
8640 struct extern_func_list
8641 {
8642   struct extern_func_list *next; /* next external */
8643   char *name;                    /* name of the external */
8644 } *extern_func_head = 0;
8645
8646 static void
8647 ia64_hpux_add_extern_decl (const char *name)
8648 {
8649   struct extern_func_list *p;
8650
8651   p = (struct extern_func_list *) xmalloc (sizeof (struct extern_func_list));
8652   p->name = xmalloc (strlen (name) + 1);
8653   strcpy(p->name, name);
8654   p->next = extern_func_head;
8655   extern_func_head = p;
8656 }
8657
8658 /* Print out the list of used global functions.  */
8659
8660 static void
8661 ia64_hpux_file_end (void)
8662 {
8663   while (extern_func_head)
8664     {
8665       const char *real_name;
8666       tree decl;
8667
8668       real_name = (* targetm.strip_name_encoding) (extern_func_head->name);
8669       decl = maybe_get_identifier (real_name);
8670
8671       if (!decl
8672           || (! TREE_ASM_WRITTEN (decl) && TREE_SYMBOL_REFERENCED (decl)))
8673         {
8674           if (decl)
8675             TREE_ASM_WRITTEN (decl) = 1;
8676           (*targetm.asm_out.globalize_label) (asm_out_file,
8677                                               extern_func_head->name);
8678           fputs (TYPE_ASM_OP, asm_out_file);
8679           assemble_name (asm_out_file, extern_func_head->name);
8680           putc (',', asm_out_file);
8681           fprintf (asm_out_file, TYPE_OPERAND_FMT, "function");
8682           putc ('\n', asm_out_file);
8683         }
8684       extern_func_head = extern_func_head->next;
8685     }
8686 }
8687
8688 /* Rename all the TFmode libfuncs using the HPUX conventions.  */
8689
8690 static void
8691 ia64_hpux_init_libfuncs (void)
8692 {
8693   set_optab_libfunc (add_optab, TFmode, "_U_Qfadd");
8694   set_optab_libfunc (sub_optab, TFmode, "_U_Qfsub");
8695   set_optab_libfunc (smul_optab, TFmode, "_U_Qfmpy");
8696   set_optab_libfunc (sdiv_optab, TFmode, "_U_Qfdiv");
8697   set_optab_libfunc (smin_optab, TFmode, "_U_Qfmin");
8698   set_optab_libfunc (smax_optab, TFmode, "_U_Qfmax");
8699   set_optab_libfunc (abs_optab, TFmode, "_U_Qfabs");
8700   set_optab_libfunc (neg_optab, TFmode, "_U_Qfneg");
8701
8702   /* ia64_expand_compare uses this.  */
8703   cmptf_libfunc = init_one_libfunc ("_U_Qfcmp");
8704
8705   /* These should never be used.  */
8706   set_optab_libfunc (eq_optab, TFmode, 0);
8707   set_optab_libfunc (ne_optab, TFmode, 0);
8708   set_optab_libfunc (gt_optab, TFmode, 0);
8709   set_optab_libfunc (ge_optab, TFmode, 0);
8710   set_optab_libfunc (lt_optab, TFmode, 0);
8711   set_optab_libfunc (le_optab, TFmode, 0);
8712
8713   set_conv_libfunc (sext_optab,   TFmode, SFmode, "_U_Qfcnvff_sgl_to_quad");
8714   set_conv_libfunc (sext_optab,   TFmode, DFmode, "_U_Qfcnvff_dbl_to_quad");
8715   set_conv_libfunc (sext_optab,   TFmode, XFmode, "_U_Qfcnvff_f80_to_quad");
8716   set_conv_libfunc (trunc_optab,  SFmode, TFmode, "_U_Qfcnvff_quad_to_sgl");
8717   set_conv_libfunc (trunc_optab,  DFmode, TFmode, "_U_Qfcnvff_quad_to_dbl");
8718   set_conv_libfunc (trunc_optab,  XFmode, TFmode, "_U_Qfcnvff_quad_to_f80");
8719
8720   set_conv_libfunc (sfix_optab,   SImode, TFmode, "_U_Qfcnvfxt_quad_to_sgl");
8721   set_conv_libfunc (sfix_optab,   DImode, TFmode, "_U_Qfcnvfxt_quad_to_dbl");
8722   set_conv_libfunc (ufix_optab,   SImode, TFmode, "_U_Qfcnvfxut_quad_to_sgl");
8723   set_conv_libfunc (ufix_optab,   DImode, TFmode, "_U_Qfcnvfxut_quad_to_dbl");
8724
8725   set_conv_libfunc (sfloat_optab, TFmode, SImode, "_U_Qfcnvxf_sgl_to_quad");
8726   set_conv_libfunc (sfloat_optab, TFmode, DImode, "_U_Qfcnvxf_dbl_to_quad");
8727 }
8728
8729 /* Rename the division and modulus functions in VMS.  */
8730
8731 static void
8732 ia64_vms_init_libfuncs (void)
8733 {
8734   set_optab_libfunc (sdiv_optab, SImode, "OTS$DIV_I");
8735   set_optab_libfunc (sdiv_optab, DImode, "OTS$DIV_L");
8736   set_optab_libfunc (udiv_optab, SImode, "OTS$DIV_UI");
8737   set_optab_libfunc (udiv_optab, DImode, "OTS$DIV_UL");
8738   set_optab_libfunc (smod_optab, SImode, "OTS$REM_I");
8739   set_optab_libfunc (smod_optab, DImode, "OTS$REM_L");
8740   set_optab_libfunc (umod_optab, SImode, "OTS$REM_UI");
8741   set_optab_libfunc (umod_optab, DImode, "OTS$REM_UL");
8742 }
8743 \f
8744 /* Switch to the section to which we should output X.  The only thing
8745    special we do here is to honor small data.  */
8746
8747 static void
8748 ia64_select_rtx_section (enum machine_mode mode, rtx x,
8749                          unsigned HOST_WIDE_INT align)
8750 {
8751   if (GET_MODE_SIZE (mode) > 0
8752       && GET_MODE_SIZE (mode) <= ia64_section_threshold)
8753     sdata_section ();
8754   else
8755     default_elf_select_rtx_section (mode, x, align);
8756 }
8757
8758 /* It is illegal to have relocations in shared segments on AIX and HPUX.
8759    Pretend flag_pic is always set.  */
8760
8761 static void
8762 ia64_rwreloc_select_section (tree exp, int reloc, unsigned HOST_WIDE_INT align)
8763 {
8764   default_elf_select_section_1 (exp, reloc, align, true);
8765 }
8766
8767 static void
8768 ia64_rwreloc_unique_section (tree decl, int reloc)
8769 {
8770   default_unique_section_1 (decl, reloc, true);
8771 }
8772
8773 static void
8774 ia64_rwreloc_select_rtx_section (enum machine_mode mode, rtx x,
8775                                  unsigned HOST_WIDE_INT align)
8776 {
8777   int save_pic = flag_pic;
8778   flag_pic = 1;
8779   ia64_select_rtx_section (mode, x, align);
8780   flag_pic = save_pic;
8781 }
8782
8783 static unsigned int
8784 ia64_rwreloc_section_type_flags (tree decl, const char *name, int reloc)
8785 {
8786   return default_section_type_flags_1 (decl, name, reloc, true);
8787 }
8788
8789
8790 /* Output the assembler code for a thunk function.  THUNK_DECL is the
8791    declaration for the thunk function itself, FUNCTION is the decl for
8792    the target function.  DELTA is an immediate constant offset to be
8793    added to THIS.  If VCALL_OFFSET is nonzero, the word at
8794    *(*this + vcall_offset) should be added to THIS.  */
8795
8796 static void
8797 ia64_output_mi_thunk (FILE *file, tree thunk ATTRIBUTE_UNUSED,
8798                       HOST_WIDE_INT delta, HOST_WIDE_INT vcall_offset,
8799                       tree function)
8800 {
8801   rtx this, insn, funexp;
8802
8803   reload_completed = 1;
8804   epilogue_completed = 1;
8805   no_new_pseudos = 1;
8806
8807   /* Set things up as ia64_expand_prologue might.  */
8808   last_scratch_gr_reg = 15;
8809
8810   memset (&current_frame_info, 0, sizeof (current_frame_info));
8811   current_frame_info.spill_cfa_off = -16;
8812   current_frame_info.n_input_regs = 1;
8813   current_frame_info.need_regstk = (TARGET_REG_NAMES != 0);
8814
8815   if (!TARGET_REG_NAMES)
8816     reg_names[IN_REG (0)] = ia64_reg_numbers[0];
8817
8818   /* Mark the end of the (empty) prologue.  */
8819   emit_note (NOTE_INSN_PROLOGUE_END);
8820
8821   this = gen_rtx_REG (Pmode, IN_REG (0));
8822   if (TARGET_ILP32)
8823     {
8824       rtx tmp = gen_rtx_REG (ptr_mode, IN_REG (0));
8825       REG_POINTER (tmp) = 1;
8826       if (delta && CONST_OK_FOR_I (delta))
8827         {
8828           emit_insn (gen_ptr_extend_plus_imm (this, tmp, GEN_INT (delta)));
8829           delta = 0;
8830         }
8831       else
8832         emit_insn (gen_ptr_extend (this, tmp));
8833     }
8834
8835   /* Apply the constant offset, if required.  */
8836   if (delta)
8837     {
8838       rtx delta_rtx = GEN_INT (delta);
8839
8840       if (!CONST_OK_FOR_I (delta))
8841         {
8842           rtx tmp = gen_rtx_REG (Pmode, 2);
8843           emit_move_insn (tmp, delta_rtx);
8844           delta_rtx = tmp;
8845         }
8846       emit_insn (gen_adddi3 (this, this, delta_rtx));
8847     }
8848
8849   /* Apply the offset from the vtable, if required.  */
8850   if (vcall_offset)
8851     {
8852       rtx vcall_offset_rtx = GEN_INT (vcall_offset);
8853       rtx tmp = gen_rtx_REG (Pmode, 2);
8854
8855       if (TARGET_ILP32)
8856         {
8857           rtx t = gen_rtx_REG (ptr_mode, 2);
8858           REG_POINTER (t) = 1;
8859           emit_move_insn (t, gen_rtx_MEM (ptr_mode, this));
8860           if (CONST_OK_FOR_I (vcall_offset))
8861             {
8862               emit_insn (gen_ptr_extend_plus_imm (tmp, t,
8863                                                   vcall_offset_rtx));
8864               vcall_offset = 0;
8865             }
8866           else
8867             emit_insn (gen_ptr_extend (tmp, t));
8868         }
8869       else
8870         emit_move_insn (tmp, gen_rtx_MEM (Pmode, this));
8871
8872       if (vcall_offset)
8873         {
8874           if (!CONST_OK_FOR_J (vcall_offset))
8875             {
8876               rtx tmp2 = gen_rtx_REG (Pmode, next_scratch_gr_reg ());
8877               emit_move_insn (tmp2, vcall_offset_rtx);
8878               vcall_offset_rtx = tmp2;
8879             }
8880           emit_insn (gen_adddi3 (tmp, tmp, vcall_offset_rtx));
8881         }
8882
8883       if (TARGET_ILP32)
8884         emit_move_insn (gen_rtx_REG (ptr_mode, 2),
8885                         gen_rtx_MEM (ptr_mode, tmp));
8886       else
8887         emit_move_insn (tmp, gen_rtx_MEM (Pmode, tmp));
8888
8889       emit_insn (gen_adddi3 (this, this, tmp));
8890     }
8891
8892   /* Generate a tail call to the target function.  */
8893   if (! TREE_USED (function))
8894     {
8895       assemble_external (function);
8896       TREE_USED (function) = 1;
8897     }
8898   funexp = XEXP (DECL_RTL (function), 0);
8899   funexp = gen_rtx_MEM (FUNCTION_MODE, funexp);
8900   ia64_expand_call (NULL_RTX, funexp, NULL_RTX, 1);
8901   insn = get_last_insn ();
8902   SIBLING_CALL_P (insn) = 1;
8903
8904   /* Code generation for calls relies on splitting.  */
8905   reload_completed = 1;
8906   epilogue_completed = 1;
8907   try_split (PATTERN (insn), insn, 0);
8908
8909   emit_barrier ();
8910
8911   /* Run just enough of rest_of_compilation to get the insns emitted.
8912      There's not really enough bulk here to make other passes such as
8913      instruction scheduling worth while.  Note that use_thunk calls
8914      assemble_start_function and assemble_end_function.  */
8915
8916   insn_locators_initialize ();
8917   emit_all_insn_group_barriers (NULL);
8918   insn = get_insns ();
8919   shorten_branches (insn);
8920   final_start_function (insn, file, 1);
8921   final (insn, file, 1, 0);
8922   final_end_function ();
8923
8924   reload_completed = 0;
8925   epilogue_completed = 0;
8926   no_new_pseudos = 0;
8927 }
8928
8929 /* Worker function for TARGET_STRUCT_VALUE_RTX.  */
8930
8931 static rtx
8932 ia64_struct_value_rtx (tree fntype ATTRIBUTE_UNUSED,
8933                        int incoming ATTRIBUTE_UNUSED)
8934 {
8935   return gen_rtx_REG (Pmode, GR_REG (8));
8936 }
8937
8938 #include "gt-ia64.h"