gcc/config/bfin/bfin.h

   1 /* Definitions for the Blackfin port.
   2    Copyright (C) 2005, 2007, 2008, 2009, 2010, 2011
   3    Free Software Foundation, Inc.
   4    Contributed by Analog Devices.
   5
   6    This file is part of GCC.
   7
   8    GCC is free software; you can redistribute it and/or modify it
   9    under the terms of the GNU General Public License as published
  10    by the Free Software Foundation; either version 3, or (at your
  11    option) any later version.
  12
  13    GCC is distributed in the hope that it will be useful, but WITHOUT
  14    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  15    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  16    License for more details.
  17
  18    You should have received a copy of the GNU General Public License
  19    along with GCC; see the file COPYING3.  If not see
  20    <http://www.gnu.org/licenses/>.  */
  21
  22 #ifndef _BFIN_CONFIG
  23 #define _BFIN_CONFIG
  24
  25 #ifndef BFIN_OPTS_H
  26 #include "config/bfin/bfin-opts.h"
  27 #endif
  28
  29 #define OBJECT_FORMAT_ELF
  30
  31 #define BRT 1
  32 #define BRF 0
  33
  34 /* Predefinition in the preprocessor for this target machine */
  35 #ifndef TARGET_CPU_CPP_BUILTINS
  36 #define TARGET_CPU_CPP_BUILTINS()               \
  37   do                                            \
  38     {                                           \
  39       builtin_define_std ("bfin");              \
  40       builtin_define_std ("BFIN");              \
  41       builtin_define ("__ADSPBLACKFIN__");      \
  42       builtin_define ("__ADSPLPBLACKFIN__");    \
  43                                                 \
  44       switch (bfin_cpu_type)                    \
  45         {                                       \
  46         case BFIN_CPU_BF512:                    \
  47           builtin_define ("__ADSPBF512__");     \
  48           builtin_define ("__ADSPBF51x__");     \
  49           break;                                \
  50         case BFIN_CPU_BF514:                    \
  51           builtin_define ("__ADSPBF514__");     \
  52           builtin_define ("__ADSPBF51x__");     \
  53           break;                                \
  54         case BFIN_CPU_BF516:                    \
  55           builtin_define ("__ADSPBF516__");     \
  56           builtin_define ("__ADSPBF51x__");     \
  57           break;                                \
  58         case BFIN_CPU_BF518:                    \
  59           builtin_define ("__ADSPBF518__");     \
  60           builtin_define ("__ADSPBF51x__");     \
  61           break;                                \
  62         case BFIN_CPU_BF522:                    \
  63           builtin_define ("__ADSPBF522__");     \
  64           builtin_define ("__ADSPBF52x__");     \
  65           break;                                \
  66         case BFIN_CPU_BF523:                    \
  67           builtin_define ("__ADSPBF523__");     \
  68           builtin_define ("__ADSPBF52x__");     \
  69           break;                                \
  70         case BFIN_CPU_BF524:                    \
  71           builtin_define ("__ADSPBF524__");     \
  72           builtin_define ("__ADSPBF52x__");     \
  73           break;                                \
  74         case BFIN_CPU_BF525:                    \
  75           builtin_define ("__ADSPBF525__");     \
  76           builtin_define ("__ADSPBF52x__");     \
  77           break;                                \
  78         case BFIN_CPU_BF526:                    \
  79           builtin_define ("__ADSPBF526__");     \
  80           builtin_define ("__ADSPBF52x__");     \
  81           break;                                \
  82         case BFIN_CPU_BF527:                    \
  83           builtin_define ("__ADSPBF527__");     \
  84           builtin_define ("__ADSPBF52x__");     \
  85           break;                                \
  86         case BFIN_CPU_BF531:                    \
  87           builtin_define ("__ADSPBF531__");     \
  88           break;                                \
  89         case BFIN_CPU_BF532:                    \
  90           builtin_define ("__ADSPBF532__");     \
  91           break;                                \
  92         case BFIN_CPU_BF533:                    \
  93           builtin_define ("__ADSPBF533__");     \
  94           break;                                \
  95         case BFIN_CPU_BF534:                    \
  96           builtin_define ("__ADSPBF534__");     \
  97           break;                                \
  98         case BFIN_CPU_BF536:                    \
  99           builtin_define ("__ADSPBF536__");     \
 100           break;                                \
 101         case BFIN_CPU_BF537:                    \
 102           builtin_define ("__ADSPBF537__");     \
 103           break;                                \
 104         case BFIN_CPU_BF538:                    \
 105           builtin_define ("__ADSPBF538__");     \
 106           break;                                \
 107         case BFIN_CPU_BF539:                    \
 108           builtin_define ("__ADSPBF539__");     \
 109           break;                                \
 110         case BFIN_CPU_BF542M:                   \
 111           builtin_define ("__ADSPBF542M__");    \
 112         case BFIN_CPU_BF542:                    \
 113           builtin_define ("__ADSPBF542__");     \
 114           builtin_define ("__ADSPBF54x__");     \
 115           break;                                \
 116         case BFIN_CPU_BF544M:                   \
 117           builtin_define ("__ADSPBF544M__");    \
 118         case BFIN_CPU_BF544:                    \
 119           builtin_define ("__ADSPBF544__");     \
 120           builtin_define ("__ADSPBF54x__");     \
 121           break;                                \
 122         case BFIN_CPU_BF547M:                   \
 123           builtin_define ("__ADSPBF547M__");    \
 124         case BFIN_CPU_BF547:                    \
 125           builtin_define ("__ADSPBF547__");     \
 126           builtin_define ("__ADSPBF54x__");     \
 127           break;                                \
 128         case BFIN_CPU_BF548M:                   \
 129           builtin_define ("__ADSPBF548M__");    \
 130         case BFIN_CPU_BF548:                    \
 131           builtin_define ("__ADSPBF548__");     \
 132           builtin_define ("__ADSPBF54x__");     \
 133           break;                                \
 134         case BFIN_CPU_BF549M:                   \
 135           builtin_define ("__ADSPBF549M__");    \
 136         case BFIN_CPU_BF549:                    \
 137           builtin_define ("__ADSPBF549__");     \
 138           builtin_define ("__ADSPBF54x__");     \
 139           break;                                \
 140         case BFIN_CPU_BF561:                    \
 141           builtin_define ("__ADSPBF561__");     \
 142           break;                                \
 143         }                                       \
 144                                                 \
 145       if (bfin_si_revision != -1)               \
 146         {                                       \
 147           /* space of 0xnnnn and a NUL */       \
 148           char *buf = XALLOCAVEC (char, 7);     \
 149                                                 \
 150           sprintf (buf, "0x%04x", bfin_si_revision);                    \
 151           builtin_define_with_value ("__SILICON_REVISION__", buf, 0);   \
 152         }                                                               \
 153                                                                         \
 154       if (bfin_workarounds)                                             \
 155         builtin_define ("__WORKAROUNDS_ENABLED");                       \
 156       if (ENABLE_WA_SPECULATIVE_LOADS)                                  \
 157         builtin_define ("__WORKAROUND_SPECULATIVE_LOADS");              \
 158       if (ENABLE_WA_SPECULATIVE_SYNCS)                                  \
 159         builtin_define ("__WORKAROUND_SPECULATIVE_SYNCS");              \
 160       if (ENABLE_WA_INDIRECT_CALLS)                                     \
 161         builtin_define ("__WORKAROUND_INDIRECT_CALLS");                 \
 162       if (ENABLE_WA_RETS)                                               \
 163         builtin_define ("__WORKAROUND_RETS");                           \
 164                                                 \
 165       if (TARGET_FDPIC)                         \
 166         {                                       \
 167           builtin_define ("__BFIN_FDPIC__");    \
 168           builtin_define ("__FDPIC__");         \
 169         }                                       \
 170       if (TARGET_ID_SHARED_LIBRARY              \
 171           && !TARGET_SEP_DATA)                  \
 172         builtin_define ("__ID_SHARED_LIB__");   \
 173       if (flag_no_builtin)                      \
 174         builtin_define ("__NO_BUILTIN");        \
 175       if (TARGET_MULTICORE)                     \
 176         builtin_define ("__BFIN_MULTICORE");    \
 177       if (TARGET_COREA)                         \
 178         builtin_define ("__BFIN_COREA");        \
 179       if (TARGET_COREB)                         \
 180         builtin_define ("__BFIN_COREB");        \
 181       if (TARGET_SDRAM)                         \
 182         builtin_define ("__BFIN_SDRAM");        \
 183     }                                           \
 184   while (0)
 185 #endif
 186
 187 #define DRIVER_SELF_SPECS SUBTARGET_DRIVER_SELF_SPECS   "\
 188  %{mleaf-id-shared-library:%{!mid-shared-library:-mid-shared-library}} \
 189  %{mfdpic:%{!fpic:%{!fpie:%{!fPIC:%{!fPIE:\
 190             %{!fno-pic:%{!fno-pie:%{!fno-PIC:%{!fno-PIE:-fpie}}}}}}}}} \
 191 "
 192 #ifndef SUBTARGET_DRIVER_SELF_SPECS
 193 # define SUBTARGET_DRIVER_SELF_SPECS
 194 #endif
 195
 196 #define LINK_GCC_C_SEQUENCE_SPEC "\
 197   %{mfast-fp:-lbffastfp} %G %L %{mfast-fp:-lbffastfp} %G \
 198 "
 199
 200 #undef  ASM_SPEC
 201 #define ASM_SPEC "\
 202     %{mno-fdpic:-mnopic} %{mfdpic}"
 203
 204 #define LINK_SPEC "\
 205 %{h*} %{v:-V} \
 206 %{mfdpic:-melf32bfinfd -z text} \
 207 %{static:-dn -Bstatic} \
 208 %{shared:-G -Bdynamic} \
 209 %{symbolic:-Bsymbolic} \
 210 -init __init -fini __fini "
 211
 212 /* Generate DSP instructions, like DSP halfword loads */
 213 #define TARGET_DSP                      (1)
 214
 215 #define TARGET_DEFAULT 0
 216
 217 /* Maximum number of library ids we permit */
 218 #define MAX_LIBRARY_ID 255
 219
 220 extern const char *bfin_library_id_string;
 221
 222 #define FUNCTION_MODE    SImode
 223 #define Pmode            SImode
 224
 225 /* store-condition-codes instructions store 0 for false
 226    This is the value stored for true.  */
 227 #define STORE_FLAG_VALUE 1
 228
 229 /* Define this if pushing a word on the stack
 230    makes the stack pointer a smaller address.  */
 231 #define STACK_GROWS_DOWNWARD
 232
 233 #define STACK_PUSH_CODE PRE_DEC
 234
 235 /* Define this to nonzero if the nominal address of the stack frame
 236    is at the high-address end of the local variables;
 237    that is, each additional local variable allocated
 238    goes at a more negative offset in the frame.  */
 239 #define FRAME_GROWS_DOWNWARD 1
 240
 241 /* We define a dummy ARGP register; the parameters start at offset 0 from
 242    it. */
 243 #define FIRST_PARM_OFFSET(DECL) 0
 244
 245 /* Offset within stack frame to start allocating local variables at.
 246    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
 247    first local allocated.  Otherwise, it is the offset to the BEGINNING
 248    of the first local allocated.  */
 249 #define STARTING_FRAME_OFFSET 0
 250
 251 /* Register to use for pushing function arguments.  */
 252 #define STACK_POINTER_REGNUM REG_P6
 253
 254 /* Base register for access to local variables of the function.  */
 255 #define FRAME_POINTER_REGNUM REG_P7
 256
 257 /* A dummy register that will be eliminated to either FP or SP.  */
 258 #define ARG_POINTER_REGNUM REG_ARGP
 259
 260 /* `PIC_OFFSET_TABLE_REGNUM'
 261      The register number of the register used to address a table of
 262      static data addresses in memory.  In some cases this register is
 263      defined by a processor's "application binary interface" (ABI).
 264      When this macro is defined, RTL is generated for this register
 265      once, as with the stack pointer and frame pointer registers.  If
 266      this macro is not defined, it is up to the machine-dependent files
 267      to allocate such a register (if necessary). */
 268 #define PIC_OFFSET_TABLE_REGNUM (REG_P5)
 269
 270 #define FDPIC_FPTR_REGNO REG_P1
 271 #define FDPIC_REGNO REG_P3
 272 #define OUR_FDPIC_REG   get_hard_reg_initial_val (SImode, FDPIC_REGNO)
 273
 274 /* A static chain register for nested functions.  We need to use a
 275    call-clobbered register for this.  */
 276 #define STATIC_CHAIN_REGNUM REG_P2
 277
 278 /* Define this if functions should assume that stack space has been
 279    allocated for arguments even when their values are passed in
 280    registers.
 281
 282    The value of this macro is the size, in bytes, of the area reserved for
 283    arguments passed in registers.
 284
 285    This space can either be allocated by the caller or be a part of the
 286    machine-dependent stack frame: `OUTGOING_REG_PARM_STACK_SPACE'
 287    says which.  */
 288 #define FIXED_STACK_AREA 12
 289 #define REG_PARM_STACK_SPACE(FNDECL) FIXED_STACK_AREA
 290
 291 /* Define this if the above stack space is to be considered part of the
 292  * space allocated by the caller.  */
 293 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
 294
 295 /* Define this if the maximum size of all the outgoing args is to be
 296    accumulated and pushed during the prologue.  The amount can be
 297    found in the variable crtl->outgoing_args_size. */
 298 #define ACCUMULATE_OUTGOING_ARGS 1
 299
 300 /*#define DATA_ALIGNMENT(TYPE, BASIC-ALIGN) for arrays.. */
 301
 302 /* If defined, a C expression to compute the alignment for a local
 303    variable.  TYPE is the data type, and ALIGN is the alignment that
 304    the object would ordinarily have.  The value of this macro is used
 305    instead of that alignment to align the object.
 306
 307    If this macro is not defined, then ALIGN is used.
 308
 309    One use of this macro is to increase alignment of medium-size
 310    data to make it all fit in fewer cache lines.  */
 311
 312 #define LOCAL_ALIGNMENT(TYPE, ALIGN) bfin_local_alignment ((TYPE), (ALIGN))
 313
 314 /* Make strings word-aligned so strcpy from constants will be faster.  */
 315 #define CONSTANT_ALIGNMENT(EXP, ALIGN)  \
 316   (TREE_CODE (EXP) == STRING_CST        \
 317    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
 318
 319 #define TRAMPOLINE_SIZE (TARGET_FDPIC ? 30 : 18)
 320 \f
 321 /* Definitions for register eliminations.
 322
 323    This is an array of structures.  Each structure initializes one pair
 324    of eliminable registers.  The "from" register number is given first,
 325    followed by "to".  Eliminations of the same "from" register are listed
 326    in order of preference.
 327
 328    There are two registers that can always be eliminated on the i386.
 329    The frame pointer and the arg pointer can be replaced by either the
 330    hard frame pointer or to the stack pointer, depending upon the
 331    circumstances.  The hard frame pointer is not used before reload and
 332    so it is not eligible for elimination.  */
 333
 334 #define ELIMINABLE_REGS                         \
 335 {{ ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},   \
 336  { ARG_POINTER_REGNUM, FRAME_POINTER_REGNUM},   \
 337  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM}} \
 338
 339 /* Define the offset between two registers, one to be eliminated, and the other
 340    its replacement, at the start of a routine.  */
 341
 342 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
 343   ((OFFSET) = bfin_initial_elimination_offset ((FROM), (TO)))
 344 \f
 345 /* This processor has
 346    8 data register for doing arithmetic
 347    8  pointer register for doing addressing, including
 348       1  stack pointer P6
 349       1  frame pointer P7
 350    4 sets of indexing registers (I0-3, B0-3, L0-3, M0-3)
 351    1  condition code flag register CC
 352    5  return address registers RETS/I/X/N/E
 353    1  arithmetic status register (ASTAT).  */
 354
 355 #define FIRST_PSEUDO_REGISTER 50
 356
 357 #define D_REGNO_P(X) ((X) <= REG_R7)
 358 #define P_REGNO_P(X) ((X) >= REG_P0 && (X) <= REG_P7)
 359 #define I_REGNO_P(X) ((X) >= REG_I0 && (X) <= REG_I3)
 360 #define DP_REGNO_P(X) (D_REGNO_P (X) || P_REGNO_P (X))
 361 #define ADDRESS_REGNO_P(X) ((X) >= REG_P0 && (X) <= REG_M3)
 362 #define DREG_P(X) (REG_P (X) && D_REGNO_P (REGNO (X)))
 363 #define PREG_P(X) (REG_P (X) && P_REGNO_P (REGNO (X)))
 364 #define IREG_P(X) (REG_P (X) && I_REGNO_P (REGNO (X)))
 365 #define DPREG_P(X) (REG_P (X) && DP_REGNO_P (REGNO (X)))
 366
 367 #define REGISTER_NAMES { \
 368   "R0", "R1", "R2", "R3", "R4", "R5", "R6", "R7", \
 369   "P0", "P1", "P2", "P3", "P4", "P5", "SP", "FP", \
 370   "I0", "I1", "I2", "I3", "B0", "B1", "B2", "B3", \
 371   "L0", "L1", "L2", "L3", "M0", "M1", "M2", "M3", \
 372   "A0", "A1", \
 373   "CC", \
 374   "RETS", "RETI", "RETX", "RETN", "RETE", "ASTAT", "SEQSTAT", "USP", \
 375   "ARGP", \
 376   "LT0", "LT1", "LC0", "LC1", "LB0", "LB1" \
 377 }
 378
 379 #define SHORT_REGISTER_NAMES { \
 380         "R0.L", "R1.L", "R2.L", "R3.L", "R4.L", "R5.L", "R6.L", "R7.L", \
 381         "P0.L", "P1.L", "P2.L", "P3.L", "P4.L", "P5.L", "SP.L", "FP.L", \
 382         "I0.L", "I1.L", "I2.L", "I3.L", "B0.L", "B1.L", "B2.L", "B3.L", \
 383         "L0.L", "L1.L", "L2.L", "L3.L", "M0.L", "M1.L", "M2.L", "M3.L", }
 384
 385 #define HIGH_REGISTER_NAMES { \
 386         "R0.H", "R1.H", "R2.H", "R3.H", "R4.H", "R5.H", "R6.H", "R7.H", \
 387         "P0.H", "P1.H", "P2.H", "P3.H", "P4.H", "P5.H", "SP.H", "FP.H", \
 388         "I0.H", "I1.H", "I2.H", "I3.H", "B0.H", "B1.H", "B2.H", "B3.H", \
 389         "L0.H", "L1.H", "L2.H", "L3.H", "M0.H", "M1.H", "M2.H", "M3.H", }
 390
 391 #define DREGS_PAIR_NAMES { \
 392   "R1:0.p", 0, "R3:2.p", 0, "R5:4.p", 0, "R7:6.p", 0,  }
 393
 394 #define BYTE_REGISTER_NAMES { \
 395   "R0.B", "R1.B", "R2.B", "R3.B", "R4.B", "R5.B", "R6.B", "R7.B",  }
 396
 397
 398 /* 1 for registers that have pervasive standard uses
 399    and are not available for the register allocator.  */
 400
 401 #define FIXED_REGISTERS \
 402 /*r0 r1 r2 r3 r4 r5 r6 r7   p0 p1 p2 p3 p4 p5 p6 p7 */ \
 403 { 0, 0, 0, 0, 0, 0, 0, 0,   0, 0, 0, 0, 0, 0, 1, 0,    \
 404 /*i0 i1 i2 i3 b0 b1 b2 b3   l0 l1 l2 l3 m0 m1 m2 m3 */ \
 405   0, 0, 0, 0, 0, 0, 0, 0,   1, 1, 1, 1, 0, 0, 0, 0,    \
 406 /*a0 a1 cc rets/i/x/n/e     astat seqstat usp argp lt0/1 lc0/1 */ \
 407   0, 0, 0, 1, 1, 1, 1, 1,   1, 1, 1, 1, 1, 1, 1, 1,    \
 408 /*lb0/1 */ \
 409   1, 1  \
 410 }
 411
 412 /* 1 for registers not available across function calls.
 413    These must include the FIXED_REGISTERS and also any
 414    registers that can be used without being saved.
 415    The latter must include the registers where values are returned
 416    and the register where structure-value addresses are passed.
 417    Aside from that, you can include as many other registers as you like.  */
 418
 419 #define CALL_USED_REGISTERS \
 420 /*r0 r1 r2 r3 r4 r5 r6 r7   p0 p1 p2 p3 p4 p5 p6 p7 */ \
 421 { 1, 1, 1, 1, 0, 0, 0, 0,   1, 1, 1, 0, 0, 0, 1, 0, \
 422 /*i0 i1 i2 i3 b0 b1 b2 b3   l0 l1 l2 l3 m0 m1 m2 m3 */ \
 423   1, 1, 1, 1, 1, 1, 1, 1,   1, 1, 1, 1, 1, 1, 1, 1,   \
 424 /*a0 a1 cc rets/i/x/n/e     astat seqstat usp argp lt0/1 lc0/1 */ \
 425   1, 1, 1, 1, 1, 1, 1, 1,   1, 1, 1, 1, 1, 1, 1, 1, \
 426 /*lb0/1 */ \
 427   1, 1  \
 428 }
 429
 430 /* Order in which to allocate registers.  Each register must be
 431    listed once, even those in FIXED_REGISTERS.  List frame pointer
 432    late and fixed registers last.  Note that, in general, we prefer
 433    registers listed in CALL_USED_REGISTERS, keeping the others
 434    available for storage of persistent values. */
 435
 436 #define REG_ALLOC_ORDER \
 437 { REG_R0, REG_R1, REG_R2, REG_R3, REG_R7, REG_R6, REG_R5, REG_R4, \
 438   REG_P2, REG_P1, REG_P0, REG_P5, REG_P4, REG_P3, REG_P6, REG_P7, \
 439   REG_A0, REG_A1, \
 440   REG_I0, REG_I1, REG_I2, REG_I3, REG_B0, REG_B1, REG_B2, REG_B3, \
 441   REG_L0, REG_L1, REG_L2, REG_L3, REG_M0, REG_M1, REG_M2, REG_M3, \
 442   REG_RETS, REG_RETI, REG_RETX, REG_RETN, REG_RETE,               \
 443   REG_ASTAT, REG_SEQSTAT, REG_USP,                                \
 444   REG_CC, REG_ARGP,                                               \
 445   REG_LT0, REG_LT1, REG_LC0, REG_LC1, REG_LB0, REG_LB1            \
 446 }
 447
 448 /* Define the classes of registers for register constraints in the
 449    machine description.  Also define ranges of constants.
 450
 451    One of the classes must always be named ALL_REGS and include all hard regs.
 452    If there is more than one class, another class must be named NO_REGS
 453    and contain no registers.
 454
 455    The name GENERAL_REGS must be the name of a class (or an alias for
 456    another name such as ALL_REGS).  This is the class of registers
 457    that is allowed by "g" or "r" in a register constraint.
 458    Also, registers outside this class are allocated only when
 459    instructions express preferences for them.
 460
 461    The classes must be numbered in nondecreasing order; that is,
 462    a larger-numbered class must never be contained completely
 463    in a smaller-numbered class.
 464
 465    For any two classes, it is very desirable that there be another
 466    class that represents their union. */
 467
 468
 469 enum reg_class
 470 {
 471   NO_REGS,
 472   IREGS,
 473   BREGS,
 474   LREGS,
 475   MREGS,
 476   CIRCREGS, /* Circular buffering registers, Ix, Bx, Lx together form.  See Automatic Circular Buffering.  */
 477   DAGREGS,
 478   EVEN_AREGS,
 479   ODD_AREGS,
 480   AREGS,
 481   CCREGS,
 482   EVEN_DREGS,
 483   ODD_DREGS,
 484   D0REGS,
 485   D1REGS,
 486   D2REGS,
 487   D3REGS,
 488   D4REGS,
 489   D5REGS,
 490   D6REGS,
 491   D7REGS,
 492   DREGS,
 493   P0REGS,
 494   FDPIC_REGS,
 495   FDPIC_FPTR_REGS,
 496   PREGS_CLOBBERED,
 497   PREGS,
 498   IPREGS,
 499   DPREGS,
 500   MOST_REGS,
 501   LT_REGS,
 502   LC_REGS,
 503   LB_REGS,
 504   PROLOGUE_REGS,
 505   NON_A_CC_REGS,
 506   ALL_REGS, LIM_REG_CLASSES
 507 };
 508
 509 #define N_REG_CLASSES ((int)LIM_REG_CLASSES)
 510
 511 #define GENERAL_REGS DPREGS
 512
 513 /* Give names of register classes as strings for dump file.   */
 514
 515 #define REG_CLASS_NAMES \
 516 {  "NO_REGS",           \
 517    "IREGS",             \
 518    "BREGS",             \
 519    "LREGS",             \
 520    "MREGS",             \
 521    "CIRCREGS",          \
 522    "DAGREGS",           \
 523    "EVEN_AREGS",        \
 524    "ODD_AREGS",         \
 525    "AREGS",             \
 526    "CCREGS",            \
 527    "EVEN_DREGS",        \
 528    "ODD_DREGS",         \
 529    "D0REGS",            \
 530    "D1REGS",            \
 531    "D2REGS",            \
 532    "D3REGS",            \
 533    "D4REGS",            \
 534    "D5REGS",            \
 535    "D6REGS",            \
 536    "D7REGS",            \
 537    "DREGS",             \
 538    "P0REGS",            \
 539    "FDPIC_REGS",        \
 540    "FDPIC_FPTR_REGS",   \
 541    "PREGS_CLOBBERED",   \
 542    "PREGS",             \
 543    "IPREGS",            \
 544    "DPREGS",            \
 545    "MOST_REGS",         \
 546    "LT_REGS",           \
 547    "LC_REGS",           \
 548    "LB_REGS",           \
 549    "PROLOGUE_REGS",     \
 550    "NON_A_CC_REGS",     \
 551    "ALL_REGS" }
 552
 553 /* An initializer containing the contents of the register classes, as integers
 554    which are bit masks.  The Nth integer specifies the contents of class N.
 555    The way the integer MASK is interpreted is that register R is in the class
 556    if `MASK & (1 << R)' is 1.
 557
 558    When the machine has more than 32 registers, an integer does not suffice.
 559    Then the integers are replaced by sub-initializers, braced groupings
 560    containing several integers.  Each sub-initializer must be suitable as an
 561    initializer for the type `HARD_REG_SET' which is defined in
 562    `hard-reg-set.h'.  */
 563
 564 /* NOTE: DSP registers, IREGS - AREGS, are not GENERAL_REGS.  We use
 565    MOST_REGS as the union of DPREGS and DAGREGS.  */
 566
 567 #define REG_CLASS_CONTENTS \
 568     /* 31 - 0       63-32   */ \
 569 {   { 0x00000000,    0 },               /* NO_REGS */   \
 570     { 0x000f0000,    0 },               /* IREGS */     \
 571     { 0x00f00000,    0 },               /* BREGS */             \
 572     { 0x0f000000,    0 },               /* LREGS */     \
 573     { 0xf0000000,    0 },               /* MREGS */   \
 574     { 0x0fff0000,    0 },               /* CIRCREGS */   \
 575     { 0xffff0000,    0 },               /* DAGREGS */   \
 576     { 0x00000000,    0x1 },             /* EVEN_AREGS */   \
 577     { 0x00000000,    0x2 },             /* ODD_AREGS */   \
 578     { 0x00000000,    0x3 },             /* AREGS */   \
 579     { 0x00000000,    0x4 },             /* CCREGS */  \
 580     { 0x00000055,    0 },               /* EVEN_DREGS */   \
 581     { 0x000000aa,    0 },               /* ODD_DREGS */   \
 582     { 0x00000001,    0 },               /* D0REGS */   \
 583     { 0x00000002,    0 },               /* D1REGS */   \
 584     { 0x00000004,    0 },               /* D2REGS */   \
 585     { 0x00000008,    0 },               /* D3REGS */   \
 586     { 0x00000010,    0 },               /* D4REGS */   \
 587     { 0x00000020,    0 },               /* D5REGS */   \
 588     { 0x00000040,    0 },               /* D6REGS */   \
 589     { 0x00000080,    0 },               /* D7REGS */   \
 590     { 0x000000ff,    0 },               /* DREGS */   \
 591     { 0x00000100,    0x000 },           /* P0REGS */   \
 592     { 0x00000800,    0x000 },           /* FDPIC_REGS */   \
 593     { 0x00000200,    0x000 },           /* FDPIC_FPTR_REGS */   \
 594     { 0x00004700,    0x800 },           /* PREGS_CLOBBERED */   \
 595     { 0x0000ff00,    0x800 },           /* PREGS */   \
 596     { 0x000fff00,    0x800 },           /* IPREGS */    \
 597     { 0x0000ffff,    0x800 },           /* DPREGS */   \
 598     { 0xffffffff,    0x800 },           /* MOST_REGS */\
 599     { 0x00000000,    0x3000 },          /* LT_REGS */\
 600     { 0x00000000,    0xc000 },          /* LC_REGS */\
 601     { 0x00000000,    0x30000 },         /* LB_REGS */\
 602     { 0x00000000,    0x3f7f8 },         /* PROLOGUE_REGS */\
 603     { 0xffffffff,    0x3fff8 },         /* NON_A_CC_REGS */\
 604     { 0xffffffff,    0x3ffff }}         /* ALL_REGS */
 605
 606 #define IREG_POSSIBLE_P(OUTER)                               \
 607   ((OUTER) == POST_INC || (OUTER) == PRE_INC                 \
 608    || (OUTER) == POST_DEC || (OUTER) == PRE_DEC              \
 609    || (OUTER) == MEM || (OUTER) == ADDRESS)
 610
 611 #define MODE_CODE_BASE_REG_CLASS(MODE, OUTER, INDEX)                    \
 612   ((MODE) == HImode && IREG_POSSIBLE_P (OUTER) ? IPREGS : PREGS)
 613
 614 #define INDEX_REG_CLASS         PREGS
 615
 616 #define REGNO_OK_FOR_BASE_STRICT_P(X, MODE, OUTER, INDEX)       \
 617   (P_REGNO_P (X) || (X) == REG_ARGP                             \
 618    || (IREG_POSSIBLE_P (OUTER) && (MODE) == HImode              \
 619        && I_REGNO_P (X)))
 620
 621 #define REGNO_OK_FOR_BASE_NONSTRICT_P(X, MODE, OUTER, INDEX)    \
 622   ((X) >= FIRST_PSEUDO_REGISTER                                 \
 623    || REGNO_OK_FOR_BASE_STRICT_P (X, MODE, OUTER, INDEX))
 624
 625 #ifdef REG_OK_STRICT
 626 #define REGNO_MODE_CODE_OK_FOR_BASE_P(X, MODE, OUTER, INDEX) \
 627   REGNO_OK_FOR_BASE_STRICT_P (X, MODE, OUTER, INDEX)
 628 #else
 629 #define REGNO_MODE_CODE_OK_FOR_BASE_P(X, MODE, OUTER, INDEX) \
 630   REGNO_OK_FOR_BASE_NONSTRICT_P (X, MODE, OUTER, INDEX)
 631 #endif
 632
 633 #define REGNO_OK_FOR_INDEX_P(X)   0
 634
 635 /* The same information, inverted:
 636    Return the class number of the smallest class containing
 637    reg number REGNO.  This could be a conditional expression
 638    or could index an array.  */
 639
 640 #define REGNO_REG_CLASS(REGNO) \
 641 ((REGNO) == REG_R0 ? D0REGS                             \
 642  : (REGNO) == REG_R1 ? D1REGS                           \
 643  : (REGNO) == REG_R2 ? D2REGS                           \
 644  : (REGNO) == REG_R3 ? D3REGS                           \
 645  : (REGNO) == REG_R4 ? D4REGS                           \
 646  : (REGNO) == REG_R5 ? D5REGS                           \
 647  : (REGNO) == REG_R6 ? D6REGS                           \
 648  : (REGNO) == REG_R7 ? D7REGS                           \
 649  : (REGNO) == REG_P0 ? P0REGS                           \
 650  : (REGNO) < REG_I0 ? PREGS                             \
 651  : (REGNO) == REG_ARGP ? PREGS                          \
 652  : (REGNO) >= REG_I0 && (REGNO) <= REG_I3 ? IREGS       \
 653  : (REGNO) >= REG_L0 && (REGNO) <= REG_L3 ? LREGS       \
 654  : (REGNO) >= REG_B0 && (REGNO) <= REG_B3 ? BREGS       \
 655  : (REGNO) >= REG_M0 && (REGNO) <= REG_M3 ? MREGS       \
 656  : (REGNO) == REG_A0 || (REGNO) == REG_A1 ? AREGS       \
 657  : (REGNO) == REG_LT0 || (REGNO) == REG_LT1 ? LT_REGS   \
 658  : (REGNO) == REG_LC0 || (REGNO) == REG_LC1 ? LC_REGS   \
 659  : (REGNO) == REG_LB0 || (REGNO) == REG_LB1 ? LB_REGS   \
 660  : (REGNO) == REG_CC ? CCREGS                           \
 661  : (REGNO) >= REG_RETS ? PROLOGUE_REGS                  \
 662  : NO_REGS)
 663
 664 /* When this hook returns true for MODE, the compiler allows
 665    registers explicitly used in the rtl to be used as spill registers
 666    but prevents the compiler from extending the lifetime of these
 667    registers.  */
 668 #define TARGET_SMALL_REGISTER_CLASSES_FOR_MODE_P hook_bool_mode_true
 669
 670 /* Do not allow to store a value in REG_CC for any mode */
 671 /* Do not allow to store value in pregs if mode is not SI*/
 672 #define HARD_REGNO_MODE_OK(REGNO, MODE) hard_regno_mode_ok((REGNO), (MODE))
 673
 674 /* Return the maximum number of consecutive registers
 675    needed to represent mode MODE in a register of class CLASS.  */
 676 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
 677   ((MODE) == V2PDImode && (CLASS) == AREGS ? 2                          \
 678    : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
 679
 680 #define HARD_REGNO_NREGS(REGNO, MODE) \
 681   ((MODE) == PDImode && ((REGNO) == REG_A0 || (REGNO) == REG_A1) ? 1    \
 682    : (MODE) == V2PDImode && ((REGNO) == REG_A0 || (REGNO) == REG_A1) ? 2 \
 683    : CLASS_MAX_NREGS (GENERAL_REGS, MODE))
 684
 685 /* A C expression that is nonzero if hard register TO can be
 686    considered for use as a rename register for FROM register */
 687 #define HARD_REGNO_RENAME_OK(FROM, TO) bfin_hard_regno_rename_ok (FROM, TO)
 688
 689 /* A C expression that is nonzero if it is desirable to choose
 690    register allocation so as to avoid move instructions between a
 691    value of mode MODE1 and a value of mode MODE2.
 692
 693    If `HARD_REGNO_MODE_OK (R, MODE1)' and `HARD_REGNO_MODE_OK (R,
 694    MODE2)' are ever different for any R, then `MODES_TIEABLE_P (MODE1,
 695    MODE2)' must be zero. */
 696 #define MODES_TIEABLE_P(MODE1, MODE2)                   \
 697  ((MODE1) == (MODE2)                                    \
 698   || ((GET_MODE_CLASS (MODE1) == MODE_INT               \
 699        || GET_MODE_CLASS (MODE1) == MODE_FLOAT)         \
 700       && (GET_MODE_CLASS (MODE2) == MODE_INT            \
 701           || GET_MODE_CLASS (MODE2) == MODE_FLOAT)      \
 702       && (MODE1) != BImode && (MODE2) != BImode         \
 703       && GET_MODE_SIZE (MODE1) <= UNITS_PER_WORD        \
 704       && GET_MODE_SIZE (MODE2) <= UNITS_PER_WORD))
 705
 706 /* `PREFERRED_RELOAD_CLASS (X, CLASS)'
 707    A C expression that places additional restrictions on the register
 708    class to use when it is necessary to copy value X into a register
 709    in class CLASS.  The value is a register class; perhaps CLASS, or
 710    perhaps another, smaller class.  */
 711 #define PREFERRED_RELOAD_CLASS(X, CLASS)                \
 712   (GET_CODE (X) == POST_INC                             \
 713    || GET_CODE (X) == POST_DEC                          \
 714    || GET_CODE (X) == PRE_DEC ? PREGS : (CLASS))
 715
 716 /* Function Calling Conventions. */
 717
 718 /* The type of the current function; normal functions are of type
 719    SUBROUTINE.  */
 720 typedef enum {
 721   SUBROUTINE, INTERRUPT_HANDLER, EXCPT_HANDLER, NMI_HANDLER
 722 } e_funkind;
 723 #define FUNCTION_RETURN_REGISTERS { REG_RETS, REG_RETI, REG_RETX, REG_RETN }
 724
 725 #define FUNCTION_ARG_REGISTERS { REG_R0, REG_R1, REG_R2, -1 }
 726
 727 /* Flags for the call/call_value rtl operations set up by function_arg */
 728 #define CALL_NORMAL             0x00000000      /* no special processing */
 729 #define CALL_LONG               0x00000001      /* always call indirect */
 730 #define CALL_SHORT              0x00000002      /* always call by symbol */
 731
 732 typedef struct {
 733   int words;                    /* # words passed so far */
 734   int nregs;                    /* # registers available for passing */
 735   int *arg_regs;                /* array of register -1 terminated */
 736   int call_cookie;              /* Do special things for this call */
 737 } CUMULATIVE_ARGS;
 738
 739 #define FUNCTION_ARG_REGNO_P(REGNO) function_arg_regno_p (REGNO)
 740
 741
 742 /* Initialize a variable CUM of type CUMULATIVE_ARGS
 743    for a call to a function whose data type is FNTYPE.
 744    For a library call, FNTYPE is 0.  */
 745 #define INIT_CUMULATIVE_ARGS(CUM,FNTYPE,LIBNAME,INDIRECT, N_NAMED_ARGS) \
 746   (init_cumulative_args (&CUM, FNTYPE, LIBNAME))
 747
 748 /* Define how to find the value returned by a function.
 749    VALTYPE is the data type of the value (as a tree).
 750    If the precise function being called is known, FUNC is its FUNCTION_DECL;
 751    otherwise, FUNC is 0.
 752 */
 753
 754 #define VALUE_REGNO(MODE) (REG_R0)
 755
 756 #define FUNCTION_VALUE(VALTYPE, FUNC)           \
 757   gen_rtx_REG (TYPE_MODE (VALTYPE),             \
 758                VALUE_REGNO(TYPE_MODE(VALTYPE)))
 759
 760 /* Define how to find the value returned by a library function
 761    assuming the value has mode MODE.  */
 762
 763 #define LIBCALL_VALUE(MODE)  gen_rtx_REG (MODE, VALUE_REGNO(MODE))
 764
 765 #define FUNCTION_VALUE_REGNO_P(N) ((N) == REG_R0)
 766
 767 #define DEFAULT_PCC_STRUCT_RETURN 0
 768
 769 /* Before the prologue, the return address is in the RETS register.  */
 770 #define INCOMING_RETURN_ADDR_RTX gen_rtx_REG (Pmode, REG_RETS)
 771
 772 #define RETURN_ADDR_RTX(COUNT, FRAME) bfin_return_addr_rtx (COUNT)
 773
 774 #define DWARF_FRAME_RETURN_COLUMN DWARF_FRAME_REGNUM (REG_RETS)
 775
 776 /* Call instructions don't modify the stack pointer on the Blackfin.  */
 777 #define INCOMING_FRAME_SP_OFFSET 0
 778
 779 /* Describe how we implement __builtin_eh_return.  */
 780 #define EH_RETURN_DATA_REGNO(N) ((N) < 2 ? (N) : INVALID_REGNUM)
 781 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, REG_P2)
 782 #define EH_RETURN_HANDLER_RTX \
 783     gen_frame_mem (Pmode, plus_constant (frame_pointer_rtx, UNITS_PER_WORD))
 784
 785 /* Addressing Modes */
 786
 787 /*   A number, the maximum number of registers that can appear in a
 788      valid memory address.  Note that it is up to you to specify a
 789      value equal to the maximum number that `TARGET_LEGITIMATE_ADDRESS_P'
 790      would ever accept. */
 791 #define MAX_REGS_PER_ADDRESS 1
 792
 793 #define LEGITIMATE_MODE_FOR_AUTOINC_P(MODE) \
 794       (GET_MODE_SIZE (MODE) <= 4 || (MODE) == PDImode)
 795
 796 #define HAVE_POST_INCREMENT 1
 797 #define HAVE_POST_DECREMENT 1
 798 #define HAVE_PRE_DECREMENT  1
 799
 800 /* `LEGITIMATE_PIC_OPERAND_P (X)'
 801      A C expression that is nonzero if X is a legitimate immediate
 802      operand on the target machine when generating position independent
 803      code.  You can assume that X satisfies `CONSTANT_P', so you need
 804      not check this.  You can also assume FLAG_PIC is true, so you need
 805      not check it either.  You need not define this macro if all
 806      constants (including `SYMBOL_REF') can be immediate operands when
 807      generating position independent code. */
 808 #define LEGITIMATE_PIC_OPERAND_P(X) ! SYMBOLIC_CONST (X)
 809
 810 #define SYMBOLIC_CONST(X)       \
 811 (GET_CODE (X) == SYMBOL_REF                                             \
 812  || GET_CODE (X) == LABEL_REF                                           \
 813  || (GET_CODE (X) == CONST && symbolic_reference_mentioned_p (X)))
 814
 815 #define NOTICE_UPDATE_CC(EXPR, INSN) 0
 816
 817 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
 818    is done just by pretending it is already truncated.  */
 819 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
 820
 821 /* Max number of bytes we can move from memory to memory
 822    in one reasonably fast instruction.  */
 823 #define MOVE_MAX UNITS_PER_WORD
 824
 825 /* If a memory-to-memory move would take MOVE_RATIO or more simple
 826    move-instruction pairs, we will do a movmem or libcall instead.  */
 827
 828 #define MOVE_RATIO(speed) 5
 829
 830 /* STORAGE LAYOUT: target machine storage layout
 831    Define this macro as a C expression which is nonzero if accessing
 832    less than a word of memory (i.e. a `char' or a `short') is no
 833    faster than accessing a word of memory, i.e., if such access
 834    require more than one instruction or if there is no difference in
 835    cost between byte and (aligned) word loads.
 836
 837    When this macro is not defined, the compiler will access a field by
 838    finding the smallest containing object; when it is defined, a
 839    fullword load will be used if alignment permits.  Unless bytes
 840    accesses are faster than word accesses, using word accesses is
 841    preferable since it may eliminate subsequent memory access if
 842    subsequent accesses occur to other fields in the same word of the
 843    structure, but to different bytes.  */
 844 #define SLOW_BYTE_ACCESS  0
 845 #define SLOW_SHORT_ACCESS 0
 846
 847 /* Define this if most significant bit is lowest numbered
 848    in instructions that operate on numbered bit-fields. */
 849 #define BITS_BIG_ENDIAN  0
 850
 851 /* Define this if most significant byte of a word is the lowest numbered.
 852    We can't access bytes but if we could we would in the Big Endian order. */
 853 #define BYTES_BIG_ENDIAN 0
 854
 855 /* Define this if most significant word of a multiword number is numbered. */
 856 #define WORDS_BIG_ENDIAN 0
 857
 858 /* number of bits in an addressable storage unit */
 859 #define BITS_PER_UNIT 8
 860
 861 /* Width in bits of a "word", which is the contents of a machine register.
 862    Note that this is not necessarily the width of data type `int';
 863    if using 16-bit ints on a 68000, this would still be 32.
 864    But on a machine with 16-bit registers, this would be 16.  */
 865 #define BITS_PER_WORD 32
 866
 867 /* Width of a word, in units (bytes).  */
 868 #define UNITS_PER_WORD 4
 869
 870 /* Width in bits of a pointer.
 871    See also the macro `Pmode1' defined below.  */
 872 #define POINTER_SIZE 32
 873
 874 /* Allocation boundary (in *bits*) for storing pointers in memory.  */
 875 #define POINTER_BOUNDARY 32
 876
 877 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
 878 #define PARM_BOUNDARY 32
 879
 880 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
 881 #define STACK_BOUNDARY 32
 882
 883 /* Allocation boundary (in *bits*) for the code of a function.  */
 884 #define FUNCTION_BOUNDARY 32
 885
 886 /* Alignment of field after `int : 0' in a structure.  */
 887 #define EMPTY_FIELD_BOUNDARY BITS_PER_WORD
 888
 889 /* No data type wants to be aligned rounder than this.  */
 890 #define BIGGEST_ALIGNMENT 32
 891
 892 /* Define this if move instructions will actually fail to work
 893    when given unaligned data.  */
 894 #define STRICT_ALIGNMENT 1
 895
 896 /* (shell-command "rm c-decl.o stor-layout.o")
 897  *  never define PCC_BITFIELD_TYPE_MATTERS
 898  *  really cause some alignment problem
 899  */
 900
 901 #define UNITS_PER_FLOAT  ((FLOAT_TYPE_SIZE  + BITS_PER_UNIT - 1) / \
 902                            BITS_PER_UNIT)
 903
 904 #define UNITS_PER_DOUBLE ((DOUBLE_TYPE_SIZE + BITS_PER_UNIT - 1) / \
 905                            BITS_PER_UNIT)
 906
 907
 908 /* what is the 'type' of size_t */
 909 #define SIZE_TYPE "long unsigned int"
 910
 911 /* Define this as 1 if `char' should by default be signed; else as 0.  */
 912 #define DEFAULT_SIGNED_CHAR 1
 913 #define FLOAT_TYPE_SIZE BITS_PER_WORD
 914 #define SHORT_TYPE_SIZE 16
 915 #define CHAR_TYPE_SIZE  8
 916 #define INT_TYPE_SIZE   32
 917 #define LONG_TYPE_SIZE  32
 918 #define LONG_LONG_TYPE_SIZE 64
 919
 920 /* Note: Fix this to depend on target switch. -- lev */
 921
 922 /* Note: Try to implement double and force long double. -- tonyko
 923  * #define __DOUBLES_ARE_FLOATS__
 924  * #define DOUBLE_TYPE_SIZE FLOAT_TYPE_SIZE
 925  * #define LONG_DOUBLE_TYPE_SIZE DOUBLE_TYPE_SIZE
 926  * #define DOUBLES_ARE_FLOATS 1
 927  */
 928
 929 #define DOUBLE_TYPE_SIZE        64
 930 #define LONG_DOUBLE_TYPE_SIZE   64
 931
 932 /* `PROMOTE_MODE (M, UNSIGNEDP, TYPE)'
 933      A macro to update M and UNSIGNEDP when an object whose type is
 934      TYPE and which has the specified mode and signedness is to be
 935      stored in a register.  This macro is only called when TYPE is a
 936      scalar type.
 937
 938      On most RISC machines, which only have operations that operate on
 939      a full register, define this macro to set M to `word_mode' if M is
 940      an integer mode narrower than `BITS_PER_WORD'.  In most cases,
 941      only integer modes should be widened because wider-precision
 942      floating-point operations are usually more expensive than their
 943      narrower counterparts.
 944
 945      For most machines, the macro definition does not change UNSIGNEDP.
 946      However, some machines, have instructions that preferentially
 947      handle either signed or unsigned quantities of certain modes.  For
 948      example, on the DEC Alpha, 32-bit loads from memory and 32-bit add
 949      instructions sign-extend the result to 64 bits.  On such machines,
 950      set UNSIGNEDP according to which kind of extension is more
 951      efficient.
 952
 953      Do not define this macro if it would never modify M.*/
 954
 955 #define BFIN_PROMOTE_MODE_P(MODE) \
 956     (!TARGET_DSP && GET_MODE_CLASS (MODE) == MODE_INT   \
 957       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD)
 958
 959 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
 960   if (BFIN_PROMOTE_MODE_P(MODE))                \
 961     {                                           \
 962       if (MODE == QImode)                       \
 963         UNSIGNEDP = 1;                          \
 964       else if (MODE == HImode)                  \
 965         UNSIGNEDP = 0;                          \
 966       (MODE) = SImode;                          \
 967     }
 968
 969 /* Describing Relative Costs of Operations */
 970
 971 /* Do not put function addr into constant pool */
 972 #define NO_FUNCTION_CSE 1
 973
 974 /* A C expression for the cost of moving data from a register in class FROM to
 975    one in class TO.  The classes are expressed using the enumeration values
 976    such as `GENERAL_REGS'.  A value of 2 is the default; other values are
 977    interpreted relative to that.
 978
 979    It is not required that the cost always equal 2 when FROM is the same as TO;
 980    on some machines it is expensive to move between registers if they are not
 981    general registers.  */
 982
 983 #define REGISTER_MOVE_COST(MODE, CLASS1, CLASS2) \
 984    bfin_register_move_cost ((MODE), (CLASS1), (CLASS2))
 985
 986 /* A C expression for the cost of moving data of mode M between a
 987    register and memory.  A value of 2 is the default; this cost is
 988    relative to those in `REGISTER_MOVE_COST'.
 989
 990    If moving between registers and memory is more expensive than
 991    between two registers, you should define this macro to express the
 992    relative cost.  */
 993
 994 #define MEMORY_MOVE_COST(MODE, CLASS, IN)       \
 995   bfin_memory_move_cost ((MODE), (CLASS), (IN))
 996
 997 /* Specify the machine mode that this machine uses
 998    for the index in the tablejump instruction.  */
 999 #define CASE_VECTOR_MODE SImode
1000
1001 #define JUMP_TABLES_IN_TEXT_SECTION flag_pic
1002
1003 /* Define if operations between registers always perform the operation
1004    on the full register even if a narrower mode is specified.
1005 #define WORD_REGISTER_OPERATIONS
1006 */
1007
1008 /* Evaluates to true if A and B are mac flags that can be used
1009    together in a single multiply insn.  That is the case if they are
1010    both the same flag not involving M, or if one is a combination of
1011    the other with M.  */
1012 #define MACFLAGS_MATCH_P(A, B) \
1013  ((A) == (B) \
1014   || ((A) == MACFLAG_NONE && (B) == MACFLAG_M) \
1015   || ((A) == MACFLAG_M && (B) == MACFLAG_NONE) \
1016   || ((A) == MACFLAG_IS && (B) == MACFLAG_IS_M) \
1017   || ((A) == MACFLAG_IS_M && (B) == MACFLAG_IS))
1018
1019 /* Switch into a generic section.  */
1020 #define TARGET_ASM_NAMED_SECTION  default_elf_asm_named_section
1021
1022 #define PRINT_OPERAND(FILE, RTX, CODE)   print_operand (FILE, RTX, CODE)
1023 #define PRINT_OPERAND_ADDRESS(FILE, RTX) print_address_operand (FILE, RTX)
1024
1025 typedef enum sections {
1026     CODE_DIR,
1027     DATA_DIR,
1028     LAST_SECT_NM
1029 } SECT_ENUM_T;
1030
1031 typedef enum directives {
1032     LONG_CONST_DIR,
1033     SHORT_CONST_DIR,
1034     BYTE_CONST_DIR,
1035     SPACE_DIR,
1036     INIT_DIR,
1037     LAST_DIR_NM
1038 } DIR_ENUM_T;
1039
1040 #define IS_ASM_LOGICAL_LINE_SEPARATOR(C, STR)   \
1041   ((C) == ';'                                   \
1042    || ((C) == '|' && (STR)[1] == '|'))
1043
1044 #define TEXT_SECTION_ASM_OP ".text;"
1045 #define DATA_SECTION_ASM_OP ".data;"
1046
1047 #define ASM_APP_ON  ""
1048 #define ASM_APP_OFF ""
1049
1050 #define ASM_GLOBALIZE_LABEL1(FILE, NAME) \
1051   do {  fputs (".global ", FILE);               \
1052         assemble_name (FILE, NAME);             \
1053         fputc (';',FILE);                       \
1054         fputc ('\n',FILE);                      \
1055       } while (0)
1056
1057 #define ASM_DECLARE_FUNCTION_NAME(FILE,NAME,DECL) \
1058   do {                                  \
1059     fputs (".type ", FILE);             \
1060     assemble_name (FILE, NAME);         \
1061     fputs (", STT_FUNC", FILE);         \
1062     fputc (';',FILE);                   \
1063     fputc ('\n',FILE);                  \
1064     ASM_OUTPUT_LABEL(FILE, NAME);       \
1065   } while (0)
1066
1067 #define ASM_OUTPUT_LABEL(FILE, NAME)    \
1068   do {  assemble_name (FILE, NAME);             \
1069         fputs (":\n",FILE);                     \
1070       } while (0)
1071
1072 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
1073     do {  fprintf (FILE, "_%s", NAME); \
1074         } while (0)
1075
1076 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)            \
1077 do { char __buf[256];                                   \
1078      fprintf (FILE, "\t.dd\t");                         \
1079      ASM_GENERATE_INTERNAL_LABEL (__buf, "L", VALUE);   \
1080      assemble_name (FILE, __buf);                       \
1081      fputc (';', FILE);                                 \
1082      fputc ('\n', FILE);                                \
1083    } while (0)
1084
1085 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
1086     MY_ASM_OUTPUT_ADDR_DIFF_ELT(FILE, VALUE, REL)
1087
1088 #define MY_ASM_OUTPUT_ADDR_DIFF_ELT(FILE, VALUE, REL)           \
1089     do {                                                        \
1090         char __buf[256];                                        \
1091         fprintf (FILE, "\t.dd\t");                              \
1092         ASM_GENERATE_INTERNAL_LABEL (__buf, "L", VALUE);        \
1093         assemble_name (FILE, __buf);                            \
1094         fputs (" - ", FILE);                                    \
1095         ASM_GENERATE_INTERNAL_LABEL (__buf, "L", REL);          \
1096         assemble_name (FILE, __buf);                            \
1097         fputc (';', FILE);                                      \
1098         fputc ('\n', FILE);                                     \
1099     } while (0)
1100
1101 #define ASM_OUTPUT_ALIGN(FILE,LOG)                              \
1102     do {                                                        \
1103       if ((LOG) != 0)                                           \
1104         fprintf (FILE, "\t.align %d\n", 1 << (LOG));            \
1105     } while (0)
1106
1107 #define ASM_OUTPUT_SKIP(FILE,SIZE)              \
1108     do {                                        \
1109         asm_output_skip (FILE, SIZE);           \
1110     } while (0)
1111
1112 #define ASM_OUTPUT_LOCAL(FILE, NAME, SIZE, ROUNDED)     \
1113 do {                                            \
1114     switch_to_section (data_section);                           \
1115     if ((SIZE) >= (unsigned int) 4 ) ASM_OUTPUT_ALIGN(FILE,2);  \
1116     ASM_OUTPUT_SIZE_DIRECTIVE (FILE, NAME, SIZE);               \
1117     ASM_OUTPUT_LABEL (FILE, NAME);                              \
1118     fprintf (FILE, "%s %ld;\n", ASM_SPACE,                      \
1119              (ROUNDED) > (unsigned int) 1 ? (ROUNDED) : 1);     \
1120 } while (0)
1121
1122 #define ASM_OUTPUT_COMMON(FILE, NAME, SIZE, ROUNDED)    \
1123      do {                                               \
1124         ASM_GLOBALIZE_LABEL1(FILE,NAME);                \
1125         ASM_OUTPUT_LOCAL (FILE, NAME, SIZE, ROUNDED); } while(0)
1126
1127 #define ASM_COMMENT_START "//"
1128
1129 #define FUNCTION_PROFILER(FILE, LABELNO)        \
1130   do {                                          \
1131     fprintf (FILE, "\tCALL __mcount;\n");       \
1132   } while(0)
1133
1134 #undef NO_PROFILE_COUNTERS
1135 #define NO_PROFILE_COUNTERS 1
1136
1137 #define ASM_OUTPUT_REG_PUSH(FILE, REGNO) fprintf (FILE, "[SP--] = %s;\n", reg_names[REGNO])
1138 #define ASM_OUTPUT_REG_POP(FILE, REGNO)  fprintf (FILE, "%s = [SP++];\n", reg_names[REGNO])
1139
1140 extern struct rtx_def *bfin_cc_rtx, *bfin_rets_rtx;
1141
1142 /* This works for GAS and some other assemblers.  */
1143 #define SET_ASM_OP              ".set "
1144
1145 /* DBX register number for a given compiler register number */
1146 #define DBX_REGISTER_NUMBER(REGNO)  (REGNO)
1147
1148 #define SIZE_ASM_OP     "\t.size\t"
1149
1150 extern int splitting_for_sched, splitting_loops;
1151
1152 #define PRINT_OPERAND_PUNCT_VALID_P(CHAR) ((CHAR) == '!')
1153
1154 #ifndef TARGET_SUPPORTS_SYNC_CALLS
1155 #define TARGET_SUPPORTS_SYNC_CALLS 0
1156 #endif
1157
1158 #endif /*  _BFIN_CONFIG */