gcc/config/bfin/bfin.h

   1 /* Definitions for the Blackfin port.
   2    Copyright (C) 2005, 2007, 2008, 2009 Free Software Foundation, Inc.
   3    Contributed by Analog Devices.
   4
   5    This file is part of GCC.
   6
   7    GCC is free software; you can redistribute it and/or modify it
   8    under the terms of the GNU General Public License as published
   9    by the Free Software Foundation; either version 3, or (at your
  10    option) any later version.
  11
  12    GCC is distributed in the hope that it will be useful, but WITHOUT
  13    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  14    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  15    License for more details.
  16
  17    You should have received a copy of the GNU General Public License
  18    along with GCC; see the file COPYING3.  If not see
  19    <http://www.gnu.org/licenses/>.  */
  20
  21 #ifndef _BFIN_CONFIG
  22 #define _BFIN_CONFIG
  23
  24 #define OBJECT_FORMAT_ELF
  25
  26 #define BRT 1
  27 #define BRF 0
  28
  29 /* CPU type.  */
  30 typedef enum bfin_cpu_type
  31 {
  32   BFIN_CPU_UNKNOWN,
  33   BFIN_CPU_BF512,
  34   BFIN_CPU_BF514,
  35   BFIN_CPU_BF516,
  36   BFIN_CPU_BF518,
  37   BFIN_CPU_BF522,
  38   BFIN_CPU_BF523,
  39   BFIN_CPU_BF524,
  40   BFIN_CPU_BF525,
  41   BFIN_CPU_BF526,
  42   BFIN_CPU_BF527,
  43   BFIN_CPU_BF531,
  44   BFIN_CPU_BF532,
  45   BFIN_CPU_BF533,
  46   BFIN_CPU_BF534,
  47   BFIN_CPU_BF536,
  48   BFIN_CPU_BF537,
  49   BFIN_CPU_BF538,
  50   BFIN_CPU_BF539,
  51   BFIN_CPU_BF542,
  52   BFIN_CPU_BF542M,
  53   BFIN_CPU_BF544,
  54   BFIN_CPU_BF544M,
  55   BFIN_CPU_BF547,
  56   BFIN_CPU_BF547M,
  57   BFIN_CPU_BF548,
  58   BFIN_CPU_BF548M,
  59   BFIN_CPU_BF549,
  60   BFIN_CPU_BF549M,
  61   BFIN_CPU_BF561
  62 } bfin_cpu_t;
  63
  64 /* Value of -mcpu= */
  65 extern bfin_cpu_t bfin_cpu_type;
  66
  67 /* Value of -msi-revision= */
  68 extern int bfin_si_revision;
  69
  70 extern unsigned int bfin_workarounds;
  71
  72 /* Print subsidiary information on the compiler version in use.  */
  73 #define TARGET_VERSION fprintf (stderr, " (BlackFin bfin)")
  74
  75 /* Run-time compilation parameters selecting different hardware subsets.  */
  76
  77 extern int target_flags;
  78
  79 /* Predefinition in the preprocessor for this target machine */
  80 #ifndef TARGET_CPU_CPP_BUILTINS
  81 #define TARGET_CPU_CPP_BUILTINS()               \
  82   do                                            \
  83     {                                           \
  84       builtin_define_std ("bfin");              \
  85       builtin_define_std ("BFIN");              \
  86       builtin_define ("__ADSPBLACKFIN__");      \
  87       builtin_define ("__ADSPLPBLACKFIN__");    \
  88                                                 \
  89       switch (bfin_cpu_type)                    \
  90         {                                       \
  91         case BFIN_CPU_BF512:                    \
  92           builtin_define ("__ADSPBF512__");     \
  93           builtin_define ("__ADSPBF51x__");     \
  94           break;                                \
  95         case BFIN_CPU_BF514:                    \
  96           builtin_define ("__ADSPBF514__");     \
  97           builtin_define ("__ADSPBF51x__");     \
  98           break;                                \
  99         case BFIN_CPU_BF516:                    \
 100           builtin_define ("__ADSPBF516__");     \
 101           builtin_define ("__ADSPBF51x__");     \
 102           break;                                \
 103         case BFIN_CPU_BF518:                    \
 104           builtin_define ("__ADSPBF518__");     \
 105           builtin_define ("__ADSPBF51x__");     \
 106           break;                                \
 107         case BFIN_CPU_BF522:                    \
 108           builtin_define ("__ADSPBF522__");     \
 109           builtin_define ("__ADSPBF52x__");     \
 110           break;                                \
 111         case BFIN_CPU_BF523:                    \
 112           builtin_define ("__ADSPBF523__");     \
 113           builtin_define ("__ADSPBF52x__");     \
 114           break;                                \
 115         case BFIN_CPU_BF524:                    \
 116           builtin_define ("__ADSPBF524__");     \
 117           builtin_define ("__ADSPBF52x__");     \
 118           break;                                \
 119         case BFIN_CPU_BF525:                    \
 120           builtin_define ("__ADSPBF525__");     \
 121           builtin_define ("__ADSPBF52x__");     \
 122           break;                                \
 123         case BFIN_CPU_BF526:                    \
 124           builtin_define ("__ADSPBF526__");     \
 125           builtin_define ("__ADSPBF52x__");     \
 126           break;                                \
 127         case BFIN_CPU_BF527:                    \
 128           builtin_define ("__ADSPBF527__");     \
 129           builtin_define ("__ADSPBF52x__");     \
 130           break;                                \
 131         case BFIN_CPU_BF531:                    \
 132           builtin_define ("__ADSPBF531__");     \
 133           break;                                \
 134         case BFIN_CPU_BF532:                    \
 135           builtin_define ("__ADSPBF532__");     \
 136           break;                                \
 137         case BFIN_CPU_BF533:                    \
 138           builtin_define ("__ADSPBF533__");     \
 139           break;                                \
 140         case BFIN_CPU_BF534:                    \
 141           builtin_define ("__ADSPBF534__");     \
 142           break;                                \
 143         case BFIN_CPU_BF536:                    \
 144           builtin_define ("__ADSPBF536__");     \
 145           break;                                \
 146         case BFIN_CPU_BF537:                    \
 147           builtin_define ("__ADSPBF537__");     \
 148           break;                                \
 149         case BFIN_CPU_BF538:                    \
 150           builtin_define ("__ADSPBF538__");     \
 151           break;                                \
 152         case BFIN_CPU_BF539:                    \
 153           builtin_define ("__ADSPBF539__");     \
 154           break;                                \
 155         case BFIN_CPU_BF542M:                   \
 156           builtin_define ("__ADSPBF542M__");    \
 157         case BFIN_CPU_BF542:                    \
 158           builtin_define ("__ADSPBF542__");     \
 159           builtin_define ("__ADSPBF54x__");     \
 160           break;                                \
 161         case BFIN_CPU_BF544M:                   \
 162           builtin_define ("__ADSPBF544M__");    \
 163         case BFIN_CPU_BF544:                    \
 164           builtin_define ("__ADSPBF544__");     \
 165           builtin_define ("__ADSPBF54x__");     \
 166           break;                                \
 167         case BFIN_CPU_BF547M:                   \
 168           builtin_define ("__ADSPBF547M__");    \
 169         case BFIN_CPU_BF547:                    \
 170           builtin_define ("__ADSPBF547__");     \
 171           builtin_define ("__ADSPBF54x__");     \
 172           break;                                \
 173         case BFIN_CPU_BF548M:                   \
 174           builtin_define ("__ADSPBF548M__");    \
 175         case BFIN_CPU_BF548:                    \
 176           builtin_define ("__ADSPBF548__");     \
 177           builtin_define ("__ADSPBF54x__");     \
 178           break;                                \
 179         case BFIN_CPU_BF549M:                   \
 180           builtin_define ("__ADSPBF549M__");    \
 181         case BFIN_CPU_BF549:                    \
 182           builtin_define ("__ADSPBF549__");     \
 183           builtin_define ("__ADSPBF54x__");     \
 184           break;                                \
 185         case BFIN_CPU_BF561:                    \
 186           builtin_define ("__ADSPBF561__");     \
 187           break;                                \
 188         }                                       \
 189                                                 \
 190       if (bfin_si_revision != -1)               \
 191         {                                       \
 192           /* space of 0xnnnn and a NUL */       \
 193           char *buf = XALLOCAVEC (char, 7);     \
 194                                                 \
 195           sprintf (buf, "0x%04x", bfin_si_revision);                    \
 196           builtin_define_with_value ("__SILICON_REVISION__", buf, 0);   \
 197         }                                                               \
 198                                                                         \
 199       if (bfin_workarounds)                                             \
 200         builtin_define ("__WORKAROUNDS_ENABLED");                       \
 201       if (ENABLE_WA_SPECULATIVE_LOADS)                                  \
 202         builtin_define ("__WORKAROUND_SPECULATIVE_LOADS");              \
 203       if (ENABLE_WA_SPECULATIVE_SYNCS)                                  \
 204         builtin_define ("__WORKAROUND_SPECULATIVE_SYNCS");              \
 205       if (ENABLE_WA_INDIRECT_CALLS)                                     \
 206         builtin_define ("__WORKAROUND_INDIRECT_CALLS");                 \
 207       if (ENABLE_WA_RETS)                                               \
 208         builtin_define ("__WORKAROUND_RETS");                           \
 209                                                 \
 210       if (TARGET_FDPIC)                         \
 211         {                                       \
 212           builtin_define ("__BFIN_FDPIC__");    \
 213           builtin_define ("__FDPIC__");         \
 214         }                                       \
 215       if (TARGET_ID_SHARED_LIBRARY              \
 216           && !TARGET_SEP_DATA)                  \
 217         builtin_define ("__ID_SHARED_LIB__");   \
 218       if (flag_no_builtin)                      \
 219         builtin_define ("__NO_BUILTIN");        \
 220       if (TARGET_MULTICORE)                     \
 221         builtin_define ("__BFIN_MULTICORE");    \
 222       if (TARGET_COREA)                         \
 223         builtin_define ("__BFIN_COREA");        \
 224       if (TARGET_COREB)                         \
 225         builtin_define ("__BFIN_COREB");        \
 226       if (TARGET_SDRAM)                         \
 227         builtin_define ("__BFIN_SDRAM");        \
 228     }                                           \
 229   while (0)
 230 #endif
 231
 232 #define DRIVER_SELF_SPECS SUBTARGET_DRIVER_SELF_SPECS   "\
 233  %{mleaf-id-shared-library:%{!mid-shared-library:-mid-shared-library}} \
 234  %{mfdpic:%{!fpic:%{!fpie:%{!fPIC:%{!fPIE:\
 235             %{!fno-pic:%{!fno-pie:%{!fno-PIC:%{!fno-PIE:-fpie}}}}}}}}} \
 236 "
 237 #ifndef SUBTARGET_DRIVER_SELF_SPECS
 238 # define SUBTARGET_DRIVER_SELF_SPECS
 239 #endif
 240
 241 #define LINK_GCC_C_SEQUENCE_SPEC "\
 242   %{mfast-fp:-lbffastfp} %G %L %{mfast-fp:-lbffastfp} %G \
 243 "
 244
 245 /* A C string constant that tells the GCC driver program options to pass to
 246    the assembler.  It can also specify how to translate options you give to GNU
 247    CC into options for GCC to pass to the assembler.  See the file `sun3.h'
 248    for an example of this.
 249
 250    Do not define this macro if it does not need to do anything.
 251
 252    Defined in svr4.h.  */
 253 #undef  ASM_SPEC
 254 #define ASM_SPEC "\
 255 %{G*} %{v} %{n} %{T} %{Ym,*} %{Yd,*} %{Wa,*:%*} \
 256     %{mno-fdpic:-mnopic} %{mfdpic}"
 257
 258 #define LINK_SPEC "\
 259 %{h*} %{v:-V} \
 260 %{b} \
 261 %{mfdpic:-melf32bfinfd -z text} \
 262 %{static:-dn -Bstatic} \
 263 %{shared:-G -Bdynamic} \
 264 %{symbolic:-Bsymbolic} \
 265 %{G*} \
 266 %{YP,*} \
 267 %{Qy:} %{!Qn:-Qy} \
 268 -init __init -fini __fini "
 269
 270 /* Generate DSP instructions, like DSP halfword loads */
 271 #define TARGET_DSP                      (1)
 272
 273 #define TARGET_DEFAULT 0
 274
 275 /* Maximum number of library ids we permit */
 276 #define MAX_LIBRARY_ID 255
 277
 278 extern const char *bfin_library_id_string;
 279
 280 /* Sometimes certain combinations of command options do not make
 281    sense on a particular target machine.  You can define a macro
 282    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
 283    defined, is executed once just after all the command options have
 284    been parsed.
 285
 286    Don't use this macro to turn on various extra optimizations for
 287    `-O'.  That is what `OPTIMIZATION_OPTIONS' is for.  */
 288
 289 #define OVERRIDE_OPTIONS override_options ()
 290
 291 #define FUNCTION_MODE    SImode
 292 #define Pmode            SImode
 293
 294 /* store-condition-codes instructions store 0 for false
 295    This is the value stored for true.  */
 296 #define STORE_FLAG_VALUE 1
 297
 298 /* Define this if pushing a word on the stack
 299    makes the stack pointer a smaller address.  */
 300 #define STACK_GROWS_DOWNWARD
 301
 302 #define STACK_PUSH_CODE PRE_DEC
 303
 304 /* Define this to nonzero if the nominal address of the stack frame
 305    is at the high-address end of the local variables;
 306    that is, each additional local variable allocated
 307    goes at a more negative offset in the frame.  */
 308 #define FRAME_GROWS_DOWNWARD 1
 309
 310 /* We define a dummy ARGP register; the parameters start at offset 0 from
 311    it. */
 312 #define FIRST_PARM_OFFSET(DECL) 0
 313
 314 /* Offset within stack frame to start allocating local variables at.
 315    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
 316    first local allocated.  Otherwise, it is the offset to the BEGINNING
 317    of the first local allocated.  */
 318 #define STARTING_FRAME_OFFSET 0
 319
 320 /* Register to use for pushing function arguments.  */
 321 #define STACK_POINTER_REGNUM REG_P6
 322
 323 /* Base register for access to local variables of the function.  */
 324 #define FRAME_POINTER_REGNUM REG_P7
 325
 326 /* A dummy register that will be eliminated to either FP or SP.  */
 327 #define ARG_POINTER_REGNUM REG_ARGP
 328
 329 /* `PIC_OFFSET_TABLE_REGNUM'
 330      The register number of the register used to address a table of
 331      static data addresses in memory.  In some cases this register is
 332      defined by a processor's "application binary interface" (ABI).
 333      When this macro is defined, RTL is generated for this register
 334      once, as with the stack pointer and frame pointer registers.  If
 335      this macro is not defined, it is up to the machine-dependent files
 336      to allocate such a register (if necessary). */
 337 #define PIC_OFFSET_TABLE_REGNUM (REG_P5)
 338
 339 #define FDPIC_FPTR_REGNO REG_P1
 340 #define FDPIC_REGNO REG_P3
 341 #define OUR_FDPIC_REG   get_hard_reg_initial_val (SImode, FDPIC_REGNO)
 342
 343 /* A static chain register for nested functions.  We need to use a
 344    call-clobbered register for this.  */
 345 #define STATIC_CHAIN_REGNUM REG_P2
 346
 347 /* Define this if functions should assume that stack space has been
 348    allocated for arguments even when their values are passed in
 349    registers.
 350
 351    The value of this macro is the size, in bytes, of the area reserved for
 352    arguments passed in registers.
 353
 354    This space can either be allocated by the caller or be a part of the
 355    machine-dependent stack frame: `OUTGOING_REG_PARM_STACK_SPACE'
 356    says which.  */
 357 #define FIXED_STACK_AREA 12
 358 #define REG_PARM_STACK_SPACE(FNDECL) FIXED_STACK_AREA
 359
 360 /* Define this if the above stack space is to be considered part of the
 361  * space allocated by the caller.  */
 362 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
 363
 364 /* Define this if the maximum size of all the outgoing args is to be
 365    accumulated and pushed during the prologue.  The amount can be
 366    found in the variable crtl->outgoing_args_size. */
 367 #define ACCUMULATE_OUTGOING_ARGS 1
 368
 369 /*#define DATA_ALIGNMENT(TYPE, BASIC-ALIGN) for arrays.. */
 370
 371 /* If defined, a C expression to compute the alignment for a local
 372    variable.  TYPE is the data type, and ALIGN is the alignment that
 373    the object would ordinarily have.  The value of this macro is used
 374    instead of that alignment to align the object.
 375
 376    If this macro is not defined, then ALIGN is used.
 377
 378    One use of this macro is to increase alignment of medium-size
 379    data to make it all fit in fewer cache lines.  */
 380
 381 #define LOCAL_ALIGNMENT(TYPE, ALIGN) bfin_local_alignment ((TYPE), (ALIGN))
 382
 383 /* Make strings word-aligned so strcpy from constants will be faster.  */
 384 #define CONSTANT_ALIGNMENT(EXP, ALIGN)  \
 385   (TREE_CODE (EXP) == STRING_CST        \
 386    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
 387
 388 #define TRAMPOLINE_SIZE (TARGET_FDPIC ? 30 : 18)
 389 #define TRAMPOLINE_TEMPLATE(FILE)                                       \
 390   if (TARGET_FDPIC)                                                     \
 391     {                                                                   \
 392       fprintf(FILE, "\t.dd\t0x00000000\n"); /* 0 */                     \
 393       fprintf(FILE, "\t.dd\t0x00000000\n"); /* 0 */                     \
 394       fprintf(FILE, "\t.dd\t0x0000e109\n"); /* p1.l = fn low */         \
 395       fprintf(FILE, "\t.dd\t0x0000e149\n"); /* p1.h = fn high */        \
 396       fprintf(FILE, "\t.dd\t0x0000e10a\n"); /* p2.l = sc low */         \
 397       fprintf(FILE, "\t.dd\t0x0000e14a\n"); /* p2.h = sc high */        \
 398       fprintf(FILE, "\t.dw\t0xac4b\n"); /* p3 = [p1 + 4] */             \
 399       fprintf(FILE, "\t.dw\t0x9149\n"); /* p1 = [p1] */                 \
 400       fprintf(FILE, "\t.dw\t0x0051\n"); /* jump (p1)*/                  \
 401     }                                                                   \
 402   else                                                                  \
 403     {                                                                   \
 404       fprintf(FILE, "\t.dd\t0x0000e109\n"); /* p1.l = fn low */         \
 405       fprintf(FILE, "\t.dd\t0x0000e149\n"); /* p1.h = fn high */        \
 406       fprintf(FILE, "\t.dd\t0x0000e10a\n"); /* p2.l = sc low */         \
 407       fprintf(FILE, "\t.dd\t0x0000e14a\n"); /* p2.h = sc high */        \
 408       fprintf(FILE, "\t.dw\t0x0051\n"); /* jump (p1)*/                  \
 409     }
 410
 411 #define INITIALIZE_TRAMPOLINE(TRAMP, FNADDR, CXT) \
 412   initialize_trampoline (TRAMP, FNADDR, CXT)
 413 \f
 414 /* Definitions for register eliminations.
 415
 416    This is an array of structures.  Each structure initializes one pair
 417    of eliminable registers.  The "from" register number is given first,
 418    followed by "to".  Eliminations of the same "from" register are listed
 419    in order of preference.
 420
 421    There are two registers that can always be eliminated on the i386.
 422    The frame pointer and the arg pointer can be replaced by either the
 423    hard frame pointer or to the stack pointer, depending upon the
 424    circumstances.  The hard frame pointer is not used before reload and
 425    so it is not eligible for elimination.  */
 426
 427 #define ELIMINABLE_REGS                         \
 428 {{ ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},   \
 429  { ARG_POINTER_REGNUM, FRAME_POINTER_REGNUM},   \
 430  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM}} \
 431
 432 /* Define the offset between two registers, one to be eliminated, and the other
 433    its replacement, at the start of a routine.  */
 434
 435 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
 436   ((OFFSET) = bfin_initial_elimination_offset ((FROM), (TO)))
 437 \f
 438 /* This processor has
 439    8 data register for doing arithmetic
 440    8  pointer register for doing addressing, including
 441       1  stack pointer P6
 442       1  frame pointer P7
 443    4 sets of indexing registers (I0-3, B0-3, L0-3, M0-3)
 444    1  condition code flag register CC
 445    5  return address registers RETS/I/X/N/E
 446    1  arithmetic status register (ASTAT).  */
 447
 448 #define FIRST_PSEUDO_REGISTER 50
 449
 450 #define D_REGNO_P(X) ((X) <= REG_R7)
 451 #define P_REGNO_P(X) ((X) >= REG_P0 && (X) <= REG_P7)
 452 #define I_REGNO_P(X) ((X) >= REG_I0 && (X) <= REG_I3)
 453 #define DP_REGNO_P(X) (D_REGNO_P (X) || P_REGNO_P (X))
 454 #define ADDRESS_REGNO_P(X) ((X) >= REG_P0 && (X) <= REG_M3)
 455 #define DREG_P(X) (REG_P (X) && D_REGNO_P (REGNO (X)))
 456 #define PREG_P(X) (REG_P (X) && P_REGNO_P (REGNO (X)))
 457 #define IREG_P(X) (REG_P (X) && I_REGNO_P (REGNO (X)))
 458 #define DPREG_P(X) (REG_P (X) && DP_REGNO_P (REGNO (X)))
 459
 460 #define REGISTER_NAMES { \
 461   "R0", "R1", "R2", "R3", "R4", "R5", "R6", "R7", \
 462   "P0", "P1", "P2", "P3", "P4", "P5", "SP", "FP", \
 463   "I0", "I1", "I2", "I3", "B0", "B1", "B2", "B3", \
 464   "L0", "L1", "L2", "L3", "M0", "M1", "M2", "M3", \
 465   "A0", "A1", \
 466   "CC", \
 467   "RETS", "RETI", "RETX", "RETN", "RETE", "ASTAT", "SEQSTAT", "USP", \
 468   "ARGP", \
 469   "LT0", "LT1", "LC0", "LC1", "LB0", "LB1" \
 470 }
 471
 472 #define SHORT_REGISTER_NAMES { \
 473         "R0.L", "R1.L", "R2.L", "R3.L", "R4.L", "R5.L", "R6.L", "R7.L", \
 474         "P0.L", "P1.L", "P2.L", "P3.L", "P4.L", "P5.L", "SP.L", "FP.L", \
 475         "I0.L", "I1.L", "I2.L", "I3.L", "B0.L", "B1.L", "B2.L", "B3.L", \
 476         "L0.L", "L1.L", "L2.L", "L3.L", "M0.L", "M1.L", "M2.L", "M3.L", }
 477
 478 #define HIGH_REGISTER_NAMES { \
 479         "R0.H", "R1.H", "R2.H", "R3.H", "R4.H", "R5.H", "R6.H", "R7.H", \
 480         "P0.H", "P1.H", "P2.H", "P3.H", "P4.H", "P5.H", "SP.H", "FP.H", \
 481         "I0.H", "I1.H", "I2.H", "I3.H", "B0.H", "B1.H", "B2.H", "B3.H", \
 482         "L0.H", "L1.H", "L2.H", "L3.H", "M0.H", "M1.H", "M2.H", "M3.H", }
 483
 484 #define DREGS_PAIR_NAMES { \
 485   "R1:0.p", 0, "R3:2.p", 0, "R5:4.p", 0, "R7:6.p", 0,  }
 486
 487 #define BYTE_REGISTER_NAMES { \
 488   "R0.B", "R1.B", "R2.B", "R3.B", "R4.B", "R5.B", "R6.B", "R7.B",  }
 489
 490
 491 /* 1 for registers that have pervasive standard uses
 492    and are not available for the register allocator.  */
 493
 494 #define FIXED_REGISTERS \
 495 /*r0 r1 r2 r3 r4 r5 r6 r7   p0 p1 p2 p3 p4 p5 p6 p7 */ \
 496 { 0, 0, 0, 0, 0, 0, 0, 0,   0, 0, 0, 0, 0, 0, 1, 0,    \
 497 /*i0 i1 i2 i3 b0 b1 b2 b3   l0 l1 l2 l3 m0 m1 m2 m3 */ \
 498   0, 0, 0, 0, 0, 0, 0, 0,   1, 1, 1, 1, 0, 0, 0, 0,    \
 499 /*a0 a1 cc rets/i/x/n/e     astat seqstat usp argp lt0/1 lc0/1 */ \
 500   0, 0, 0, 1, 1, 1, 1, 1,   1, 1, 1, 1, 1, 1, 1, 1,    \
 501 /*lb0/1 */ \
 502   1, 1  \
 503 }
 504
 505 /* 1 for registers not available across function calls.
 506    These must include the FIXED_REGISTERS and also any
 507    registers that can be used without being saved.
 508    The latter must include the registers where values are returned
 509    and the register where structure-value addresses are passed.
 510    Aside from that, you can include as many other registers as you like.  */
 511
 512 #define CALL_USED_REGISTERS \
 513 /*r0 r1 r2 r3 r4 r5 r6 r7   p0 p1 p2 p3 p4 p5 p6 p7 */ \
 514 { 1, 1, 1, 1, 0, 0, 0, 0,   1, 1, 1, 0, 0, 0, 1, 0, \
 515 /*i0 i1 i2 i3 b0 b1 b2 b3   l0 l1 l2 l3 m0 m1 m2 m3 */ \
 516   1, 1, 1, 1, 1, 1, 1, 1,   1, 1, 1, 1, 1, 1, 1, 1,   \
 517 /*a0 a1 cc rets/i/x/n/e     astat seqstat usp argp lt0/1 lc0/1 */ \
 518   1, 1, 1, 1, 1, 1, 1, 1,   1, 1, 1, 1, 1, 1, 1, 1, \
 519 /*lb0/1 */ \
 520   1, 1  \
 521 }
 522
 523 /* Order in which to allocate registers.  Each register must be
 524    listed once, even those in FIXED_REGISTERS.  List frame pointer
 525    late and fixed registers last.  Note that, in general, we prefer
 526    registers listed in CALL_USED_REGISTERS, keeping the others
 527    available for storage of persistent values. */
 528
 529 #define REG_ALLOC_ORDER \
 530 { REG_R0, REG_R1, REG_R2, REG_R3, REG_R7, REG_R6, REG_R5, REG_R4, \
 531   REG_P2, REG_P1, REG_P0, REG_P5, REG_P4, REG_P3, REG_P6, REG_P7, \
 532   REG_A0, REG_A1, \
 533   REG_I0, REG_I1, REG_I2, REG_I3, REG_B0, REG_B1, REG_B2, REG_B3, \
 534   REG_L0, REG_L1, REG_L2, REG_L3, REG_M0, REG_M1, REG_M2, REG_M3, \
 535   REG_RETS, REG_RETI, REG_RETX, REG_RETN, REG_RETE,               \
 536   REG_ASTAT, REG_SEQSTAT, REG_USP,                                \
 537   REG_CC, REG_ARGP,                                               \
 538   REG_LT0, REG_LT1, REG_LC0, REG_LC1, REG_LB0, REG_LB1            \
 539 }
 540
 541 /* Macro to conditionally modify fixed_regs/call_used_regs.  */
 542 #define CONDITIONAL_REGISTER_USAGE                      \
 543   {                                                     \
 544     conditional_register_usage();                       \
 545     if (TARGET_FDPIC)                                   \
 546       call_used_regs[FDPIC_REGNO] = 1;                  \
 547     if (!TARGET_FDPIC && flag_pic)                      \
 548       {                                                 \
 549         fixed_regs[PIC_OFFSET_TABLE_REGNUM] = 1;        \
 550         call_used_regs[PIC_OFFSET_TABLE_REGNUM] = 1;    \
 551       }                                                 \
 552   }
 553
 554 /* Define the classes of registers for register constraints in the
 555    machine description.  Also define ranges of constants.
 556
 557    One of the classes must always be named ALL_REGS and include all hard regs.
 558    If there is more than one class, another class must be named NO_REGS
 559    and contain no registers.
 560
 561    The name GENERAL_REGS must be the name of a class (or an alias for
 562    another name such as ALL_REGS).  This is the class of registers
 563    that is allowed by "g" or "r" in a register constraint.
 564    Also, registers outside this class are allocated only when
 565    instructions express preferences for them.
 566
 567    The classes must be numbered in nondecreasing order; that is,
 568    a larger-numbered class must never be contained completely
 569    in a smaller-numbered class.
 570
 571    For any two classes, it is very desirable that there be another
 572    class that represents their union. */
 573
 574
 575 enum reg_class
 576 {
 577   NO_REGS,
 578   IREGS,
 579   BREGS,
 580   LREGS,
 581   MREGS,
 582   CIRCREGS, /* Circular buffering registers, Ix, Bx, Lx together form.  See Automatic Circular Buffering.  */
 583   DAGREGS,
 584   EVEN_AREGS,
 585   ODD_AREGS,
 586   AREGS,
 587   CCREGS,
 588   EVEN_DREGS,
 589   ODD_DREGS,
 590   D0REGS,
 591   D1REGS,
 592   D2REGS,
 593   D3REGS,
 594   D4REGS,
 595   D5REGS,
 596   D6REGS,
 597   D7REGS,
 598   DREGS,
 599   P0REGS,
 600   FDPIC_REGS,
 601   FDPIC_FPTR_REGS,
 602   PREGS_CLOBBERED,
 603   PREGS,
 604   IPREGS,
 605   DPREGS,
 606   MOST_REGS,
 607   LT_REGS,
 608   LC_REGS,
 609   LB_REGS,
 610   PROLOGUE_REGS,
 611   NON_A_CC_REGS,
 612   ALL_REGS, LIM_REG_CLASSES
 613 };
 614
 615 #define N_REG_CLASSES ((int)LIM_REG_CLASSES)
 616
 617 #define GENERAL_REGS DPREGS
 618
 619 /* Give names of register classes as strings for dump file.   */
 620
 621 #define REG_CLASS_NAMES \
 622 {  "NO_REGS",           \
 623    "IREGS",             \
 624    "BREGS",             \
 625    "LREGS",             \
 626    "MREGS",             \
 627    "CIRCREGS",          \
 628    "DAGREGS",           \
 629    "EVEN_AREGS",        \
 630    "ODD_AREGS",         \
 631    "AREGS",             \
 632    "CCREGS",            \
 633    "EVEN_DREGS",        \
 634    "ODD_DREGS",         \
 635    "D0REGS",            \
 636    "D1REGS",            \
 637    "D2REGS",            \
 638    "D3REGS",            \
 639    "D4REGS",            \
 640    "D5REGS",            \
 641    "D6REGS",            \
 642    "D7REGS",            \
 643    "DREGS",             \
 644    "P0REGS",            \
 645    "FDPIC_REGS",        \
 646    "FDPIC_FPTR_REGS",   \
 647    "PREGS_CLOBBERED",   \
 648    "PREGS",             \
 649    "IPREGS",            \
 650    "DPREGS",            \
 651    "MOST_REGS",         \
 652    "LT_REGS",           \
 653    "LC_REGS",           \
 654    "LB_REGS",           \
 655    "PROLOGUE_REGS",     \
 656    "NON_A_CC_REGS",     \
 657    "ALL_REGS" }
 658
 659 /* An initializer containing the contents of the register classes, as integers
 660    which are bit masks.  The Nth integer specifies the contents of class N.
 661    The way the integer MASK is interpreted is that register R is in the class
 662    if `MASK & (1 << R)' is 1.
 663
 664    When the machine has more than 32 registers, an integer does not suffice.
 665    Then the integers are replaced by sub-initializers, braced groupings
 666    containing several integers.  Each sub-initializer must be suitable as an
 667    initializer for the type `HARD_REG_SET' which is defined in
 668    `hard-reg-set.h'.  */
 669
 670 /* NOTE: DSP registers, IREGS - AREGS, are not GENERAL_REGS.  We use
 671    MOST_REGS as the union of DPREGS and DAGREGS.  */
 672
 673 #define REG_CLASS_CONTENTS \
 674     /* 31 - 0       63-32   */ \
 675 {   { 0x00000000,    0 },               /* NO_REGS */   \
 676     { 0x000f0000,    0 },               /* IREGS */     \
 677     { 0x00f00000,    0 },               /* BREGS */             \
 678     { 0x0f000000,    0 },               /* LREGS */     \
 679     { 0xf0000000,    0 },               /* MREGS */   \
 680     { 0x0fff0000,    0 },               /* CIRCREGS */   \
 681     { 0xffff0000,    0 },               /* DAGREGS */   \
 682     { 0x00000000,    0x1 },             /* EVEN_AREGS */   \
 683     { 0x00000000,    0x2 },             /* ODD_AREGS */   \
 684     { 0x00000000,    0x3 },             /* AREGS */   \
 685     { 0x00000000,    0x4 },             /* CCREGS */  \
 686     { 0x00000055,    0 },               /* EVEN_DREGS */   \
 687     { 0x000000aa,    0 },               /* ODD_DREGS */   \
 688     { 0x00000001,    0 },               /* D0REGS */   \
 689     { 0x00000002,    0 },               /* D1REGS */   \
 690     { 0x00000004,    0 },               /* D2REGS */   \
 691     { 0x00000008,    0 },               /* D3REGS */   \
 692     { 0x00000010,    0 },               /* D4REGS */   \
 693     { 0x00000020,    0 },               /* D5REGS */   \
 694     { 0x00000040,    0 },               /* D6REGS */   \
 695     { 0x00000080,    0 },               /* D7REGS */   \
 696     { 0x000000ff,    0 },               /* DREGS */   \
 697     { 0x00000100,    0x000 },           /* P0REGS */   \
 698     { 0x00000800,    0x000 },           /* FDPIC_REGS */   \
 699     { 0x00000200,    0x000 },           /* FDPIC_FPTR_REGS */   \
 700     { 0x00004700,    0x800 },           /* PREGS_CLOBBERED */   \
 701     { 0x0000ff00,    0x800 },           /* PREGS */   \
 702     { 0x000fff00,    0x800 },           /* IPREGS */    \
 703     { 0x0000ffff,    0x800 },           /* DPREGS */   \
 704     { 0xffffffff,    0x800 },           /* MOST_REGS */\
 705     { 0x00000000,    0x3000 },          /* LT_REGS */\
 706     { 0x00000000,    0xc000 },          /* LC_REGS */\
 707     { 0x00000000,    0x30000 },         /* LB_REGS */\
 708     { 0x00000000,    0x3f7f8 },         /* PROLOGUE_REGS */\
 709     { 0xffffffff,    0x3fff8 },         /* NON_A_CC_REGS */\
 710     { 0xffffffff,    0x3ffff }}         /* ALL_REGS */
 711
 712 #define IREG_POSSIBLE_P(OUTER)                               \
 713   ((OUTER) == POST_INC || (OUTER) == PRE_INC                 \
 714    || (OUTER) == POST_DEC || (OUTER) == PRE_DEC              \
 715    || (OUTER) == MEM || (OUTER) == ADDRESS)
 716
 717 #define MODE_CODE_BASE_REG_CLASS(MODE, OUTER, INDEX)                    \
 718   ((MODE) == HImode && IREG_POSSIBLE_P (OUTER) ? IPREGS : PREGS)
 719
 720 #define INDEX_REG_CLASS         PREGS
 721
 722 #define REGNO_OK_FOR_BASE_STRICT_P(X, MODE, OUTER, INDEX)       \
 723   (P_REGNO_P (X) || (X) == REG_ARGP                             \
 724    || (IREG_POSSIBLE_P (OUTER) && (MODE) == HImode              \
 725        && I_REGNO_P (X)))
 726
 727 #define REGNO_OK_FOR_BASE_NONSTRICT_P(X, MODE, OUTER, INDEX)    \
 728   ((X) >= FIRST_PSEUDO_REGISTER                                 \
 729    || REGNO_OK_FOR_BASE_STRICT_P (X, MODE, OUTER, INDEX))
 730
 731 #ifdef REG_OK_STRICT
 732 #define REGNO_MODE_CODE_OK_FOR_BASE_P(X, MODE, OUTER, INDEX) \
 733   REGNO_OK_FOR_BASE_STRICT_P (X, MODE, OUTER, INDEX)
 734 #else
 735 #define REGNO_MODE_CODE_OK_FOR_BASE_P(X, MODE, OUTER, INDEX) \
 736   REGNO_OK_FOR_BASE_NONSTRICT_P (X, MODE, OUTER, INDEX)
 737 #endif
 738
 739 #define REGNO_OK_FOR_INDEX_P(X)   0
 740
 741 /* The same information, inverted:
 742    Return the class number of the smallest class containing
 743    reg number REGNO.  This could be a conditional expression
 744    or could index an array.  */
 745
 746 #define REGNO_REG_CLASS(REGNO) \
 747 ((REGNO) == REG_R0 ? D0REGS                             \
 748  : (REGNO) == REG_R1 ? D1REGS                           \
 749  : (REGNO) == REG_R2 ? D2REGS                           \
 750  : (REGNO) == REG_R3 ? D3REGS                           \
 751  : (REGNO) == REG_R4 ? D4REGS                           \
 752  : (REGNO) == REG_R5 ? D5REGS                           \
 753  : (REGNO) == REG_R6 ? D6REGS                           \
 754  : (REGNO) == REG_R7 ? D7REGS                           \
 755  : (REGNO) == REG_P0 ? P0REGS                           \
 756  : (REGNO) < REG_I0 ? PREGS                             \
 757  : (REGNO) == REG_ARGP ? PREGS                          \
 758  : (REGNO) >= REG_I0 && (REGNO) <= REG_I3 ? IREGS       \
 759  : (REGNO) >= REG_L0 && (REGNO) <= REG_L3 ? LREGS       \
 760  : (REGNO) >= REG_B0 && (REGNO) <= REG_B3 ? BREGS       \
 761  : (REGNO) >= REG_M0 && (REGNO) <= REG_M3 ? MREGS       \
 762  : (REGNO) == REG_A0 || (REGNO) == REG_A1 ? AREGS       \
 763  : (REGNO) == REG_LT0 || (REGNO) == REG_LT1 ? LT_REGS   \
 764  : (REGNO) == REG_LC0 || (REGNO) == REG_LC1 ? LC_REGS   \
 765  : (REGNO) == REG_LB0 || (REGNO) == REG_LB1 ? LB_REGS   \
 766  : (REGNO) == REG_CC ? CCREGS                           \
 767  : (REGNO) >= REG_RETS ? PROLOGUE_REGS                  \
 768  : NO_REGS)
 769
 770 /* The following macro defines cover classes for Integrated Register
 771    Allocator.  Cover classes is a set of non-intersected register
 772    classes covering all hard registers used for register allocation
 773    purpose.  Any move between two registers of a cover class should be
 774    cheaper than load or store of the registers.  The macro value is
 775    array of register classes with LIM_REG_CLASSES used as the end
 776    marker.  */
 777
 778 #define IRA_COVER_CLASSES                               \
 779 {                                                       \
 780     MOST_REGS, AREGS, CCREGS, LIM_REG_CLASSES           \
 781 }
 782
 783 /* When defined, the compiler allows registers explicitly used in the
 784    rtl to be used as spill registers but prevents the compiler from
 785    extending the lifetime of these registers. */
 786 #define SMALL_REGISTER_CLASSES 1
 787
 788 #define CLASS_LIKELY_SPILLED_P(CLASS) \
 789     ((CLASS) == PREGS_CLOBBERED \
 790      || (CLASS) == PROLOGUE_REGS \
 791      || (CLASS) == P0REGS \
 792      || (CLASS) == D0REGS \
 793      || (CLASS) == D1REGS \
 794      || (CLASS) == D2REGS \
 795      || (CLASS) == CCREGS)
 796
 797 /* Do not allow to store a value in REG_CC for any mode */
 798 /* Do not allow to store value in pregs if mode is not SI*/
 799 #define HARD_REGNO_MODE_OK(REGNO, MODE) hard_regno_mode_ok((REGNO), (MODE))
 800
 801 /* Return the maximum number of consecutive registers
 802    needed to represent mode MODE in a register of class CLASS.  */
 803 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
 804   ((MODE) == V2PDImode && (CLASS) == AREGS ? 2                          \
 805    : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
 806
 807 #define HARD_REGNO_NREGS(REGNO, MODE) \
 808   ((MODE) == PDImode && ((REGNO) == REG_A0 || (REGNO) == REG_A1) ? 1    \
 809    : (MODE) == V2PDImode && ((REGNO) == REG_A0 || (REGNO) == REG_A1) ? 2 \
 810    : CLASS_MAX_NREGS (GENERAL_REGS, MODE))
 811
 812 /* A C expression that is nonzero if hard register TO can be
 813    considered for use as a rename register for FROM register */
 814 #define HARD_REGNO_RENAME_OK(FROM, TO) bfin_hard_regno_rename_ok (FROM, TO)
 815
 816 /* A C expression that is nonzero if it is desirable to choose
 817    register allocation so as to avoid move instructions between a
 818    value of mode MODE1 and a value of mode MODE2.
 819
 820    If `HARD_REGNO_MODE_OK (R, MODE1)' and `HARD_REGNO_MODE_OK (R,
 821    MODE2)' are ever different for any R, then `MODES_TIEABLE_P (MODE1,
 822    MODE2)' must be zero. */
 823 #define MODES_TIEABLE_P(MODE1, MODE2)                   \
 824  ((MODE1) == (MODE2)                                    \
 825   || ((GET_MODE_CLASS (MODE1) == MODE_INT               \
 826        || GET_MODE_CLASS (MODE1) == MODE_FLOAT)         \
 827       && (GET_MODE_CLASS (MODE2) == MODE_INT            \
 828           || GET_MODE_CLASS (MODE2) == MODE_FLOAT)      \
 829       && (MODE1) != BImode && (MODE2) != BImode         \
 830       && GET_MODE_SIZE (MODE1) <= UNITS_PER_WORD        \
 831       && GET_MODE_SIZE (MODE2) <= UNITS_PER_WORD))
 832
 833 /* `PREFERRED_RELOAD_CLASS (X, CLASS)'
 834    A C expression that places additional restrictions on the register
 835    class to use when it is necessary to copy value X into a register
 836    in class CLASS.  The value is a register class; perhaps CLASS, or
 837    perhaps another, smaller class.  */
 838 #define PREFERRED_RELOAD_CLASS(X, CLASS)                \
 839   (GET_CODE (X) == POST_INC                             \
 840    || GET_CODE (X) == POST_DEC                          \
 841    || GET_CODE (X) == PRE_DEC ? PREGS : (CLASS))
 842
 843 /* Function Calling Conventions. */
 844
 845 /* The type of the current function; normal functions are of type
 846    SUBROUTINE.  */
 847 typedef enum {
 848   SUBROUTINE, INTERRUPT_HANDLER, EXCPT_HANDLER, NMI_HANDLER
 849 } e_funkind;
 850 #define FUNCTION_RETURN_REGISTERS { REG_RETS, REG_RETI, REG_RETX, REG_RETN }
 851
 852 #define FUNCTION_ARG_REGISTERS { REG_R0, REG_R1, REG_R2, -1 }
 853
 854 /* Flags for the call/call_value rtl operations set up by function_arg */
 855 #define CALL_NORMAL             0x00000000      /* no special processing */
 856 #define CALL_LONG               0x00000001      /* always call indirect */
 857 #define CALL_SHORT              0x00000002      /* always call by symbol */
 858
 859 typedef struct {
 860   int words;                    /* # words passed so far */
 861   int nregs;                    /* # registers available for passing */
 862   int *arg_regs;                /* array of register -1 terminated */
 863   int call_cookie;              /* Do special things for this call */
 864 } CUMULATIVE_ARGS;
 865
 866 /* Define where to put the arguments to a function.
 867    Value is zero to push the argument on the stack,
 868    or a hard register in which to store the argument.
 869
 870    MODE is the argument's machine mode.
 871    TYPE is the data type of the argument (as a tree).
 872     This is null for libcalls where that information may
 873     not be available.
 874    CUM is a variable of type CUMULATIVE_ARGS which gives info about
 875     the preceding args and about the function being called.
 876    NAMED is nonzero if this argument is a named parameter
 877     (otherwise it is an extra parameter matching an ellipsis).  */
 878
 879 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
 880   (function_arg (&CUM, MODE, TYPE, NAMED))
 881
 882 #define FUNCTION_ARG_REGNO_P(REGNO) function_arg_regno_p (REGNO)
 883
 884
 885 /* Initialize a variable CUM of type CUMULATIVE_ARGS
 886    for a call to a function whose data type is FNTYPE.
 887    For a library call, FNTYPE is 0.  */
 888 #define INIT_CUMULATIVE_ARGS(CUM,FNTYPE,LIBNAME,INDIRECT, N_NAMED_ARGS) \
 889   (init_cumulative_args (&CUM, FNTYPE, LIBNAME))
 890
 891 /* Update the data in CUM to advance over an argument
 892    of mode MODE and data type TYPE.
 893    (TYPE is null for libcalls where that information may not be available.)  */
 894 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)    \
 895   (function_arg_advance (&CUM, MODE, TYPE, NAMED))
 896
 897 #define RETURN_POPS_ARGS(FDECL, FUNTYPE, STKSIZE) 0
 898
 899 /* Define how to find the value returned by a function.
 900    VALTYPE is the data type of the value (as a tree).
 901    If the precise function being called is known, FUNC is its FUNCTION_DECL;
 902    otherwise, FUNC is 0.
 903 */
 904
 905 #define VALUE_REGNO(MODE) (REG_R0)
 906
 907 #define FUNCTION_VALUE(VALTYPE, FUNC)           \
 908   gen_rtx_REG (TYPE_MODE (VALTYPE),             \
 909                VALUE_REGNO(TYPE_MODE(VALTYPE)))
 910
 911 /* Define how to find the value returned by a library function
 912    assuming the value has mode MODE.  */
 913
 914 #define LIBCALL_VALUE(MODE)  gen_rtx_REG (MODE, VALUE_REGNO(MODE))
 915
 916 #define FUNCTION_VALUE_REGNO_P(N) ((N) == REG_R0)
 917
 918 #define DEFAULT_PCC_STRUCT_RETURN 0
 919
 920 /* Before the prologue, the return address is in the RETS register.  */
 921 #define INCOMING_RETURN_ADDR_RTX gen_rtx_REG (Pmode, REG_RETS)
 922
 923 #define RETURN_ADDR_RTX(COUNT, FRAME) bfin_return_addr_rtx (COUNT)
 924
 925 #define DWARF_FRAME_RETURN_COLUMN DWARF_FRAME_REGNUM (REG_RETS)
 926
 927 /* Call instructions don't modify the stack pointer on the Blackfin.  */
 928 #define INCOMING_FRAME_SP_OFFSET 0
 929
 930 /* Describe how we implement __builtin_eh_return.  */
 931 #define EH_RETURN_DATA_REGNO(N) ((N) < 2 ? (N) : INVALID_REGNUM)
 932 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, REG_P2)
 933 #define EH_RETURN_HANDLER_RTX \
 934     gen_frame_mem (Pmode, plus_constant (frame_pointer_rtx, UNITS_PER_WORD))
 935
 936 /* Addressing Modes */
 937
 938 /* Recognize any constant value that is a valid address.  */
 939 #define CONSTANT_ADDRESS_P(X)   (CONSTANT_P (X))
 940
 941 /* Nonzero if the constant value X is a legitimate general operand.
 942    symbol_ref are not legitimate and will be put into constant pool.
 943    See force_const_mem().
 944    If -mno-pool, all constants are legitimate.
 945  */
 946 #define LEGITIMATE_CONSTANT_P(X) bfin_legitimate_constant_p (X)
 947
 948 /*   A number, the maximum number of registers that can appear in a
 949      valid memory address.  Note that it is up to you to specify a
 950      value equal to the maximum number that `TARGET_LEGITIMATE_ADDRESS_P'
 951      would ever accept. */
 952 #define MAX_REGS_PER_ADDRESS 1
 953
 954 #define LEGITIMATE_MODE_FOR_AUTOINC_P(MODE) \
 955       (GET_MODE_SIZE (MODE) <= 4 || (MODE) == PDImode)
 956
 957 #define HAVE_POST_INCREMENT 1
 958 #define HAVE_POST_DECREMENT 1
 959 #define HAVE_PRE_DECREMENT  1
 960
 961 /* `LEGITIMATE_PIC_OPERAND_P (X)'
 962      A C expression that is nonzero if X is a legitimate immediate
 963      operand on the target machine when generating position independent
 964      code.  You can assume that X satisfies `CONSTANT_P', so you need
 965      not check this.  You can also assume FLAG_PIC is true, so you need
 966      not check it either.  You need not define this macro if all
 967      constants (including `SYMBOL_REF') can be immediate operands when
 968      generating position independent code. */
 969 #define LEGITIMATE_PIC_OPERAND_P(X) ! SYMBOLIC_CONST (X)
 970
 971 #define SYMBOLIC_CONST(X)       \
 972 (GET_CODE (X) == SYMBOL_REF                                             \
 973  || GET_CODE (X) == LABEL_REF                                           \
 974  || (GET_CODE (X) == CONST && symbolic_reference_mentioned_p (X)))
 975
 976 #define NOTICE_UPDATE_CC(EXPR, INSN) 0
 977
 978 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
 979    is done just by pretending it is already truncated.  */
 980 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
 981
 982 /* Max number of bytes we can move from memory to memory
 983    in one reasonably fast instruction.  */
 984 #define MOVE_MAX UNITS_PER_WORD
 985
 986 /* If a memory-to-memory move would take MOVE_RATIO or more simple
 987    move-instruction pairs, we will do a movmem or libcall instead.  */
 988
 989 #define MOVE_RATIO(speed) 5
 990
 991 /* STORAGE LAYOUT: target machine storage layout
 992    Define this macro as a C expression which is nonzero if accessing
 993    less than a word of memory (i.e. a `char' or a `short') is no
 994    faster than accessing a word of memory, i.e., if such access
 995    require more than one instruction or if there is no difference in
 996    cost between byte and (aligned) word loads.
 997
 998    When this macro is not defined, the compiler will access a field by
 999    finding the smallest containing object; when it is defined, a
1000    fullword load will be used if alignment permits.  Unless bytes
1001    accesses are faster than word accesses, using word accesses is
1002    preferable since it may eliminate subsequent memory access if
1003    subsequent accesses occur to other fields in the same word of the
1004    structure, but to different bytes.  */
1005 #define SLOW_BYTE_ACCESS  0
1006 #define SLOW_SHORT_ACCESS 0
1007
1008 /* Define this if most significant bit is lowest numbered
1009    in instructions that operate on numbered bit-fields. */
1010 #define BITS_BIG_ENDIAN  0
1011
1012 /* Define this if most significant byte of a word is the lowest numbered.
1013    We can't access bytes but if we could we would in the Big Endian order. */
1014 #define BYTES_BIG_ENDIAN 0
1015
1016 /* Define this if most significant word of a multiword number is numbered. */
1017 #define WORDS_BIG_ENDIAN 0
1018
1019 /* number of bits in an addressable storage unit */
1020 #define BITS_PER_UNIT 8
1021
1022 /* Width in bits of a "word", which is the contents of a machine register.
1023    Note that this is not necessarily the width of data type `int';
1024    if using 16-bit ints on a 68000, this would still be 32.
1025    But on a machine with 16-bit registers, this would be 16.  */
1026 #define BITS_PER_WORD 32
1027
1028 /* Width of a word, in units (bytes).  */
1029 #define UNITS_PER_WORD 4
1030
1031 /* Width in bits of a pointer.
1032    See also the macro `Pmode1' defined below.  */
1033 #define POINTER_SIZE 32
1034
1035 /* Allocation boundary (in *bits*) for storing pointers in memory.  */
1036 #define POINTER_BOUNDARY 32
1037
1038 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1039 #define PARM_BOUNDARY 32
1040
1041 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
1042 #define STACK_BOUNDARY 32
1043
1044 /* Allocation boundary (in *bits*) for the code of a function.  */
1045 #define FUNCTION_BOUNDARY 32
1046
1047 /* Alignment of field after `int : 0' in a structure.  */
1048 #define EMPTY_FIELD_BOUNDARY BITS_PER_WORD
1049
1050 /* No data type wants to be aligned rounder than this.  */
1051 #define BIGGEST_ALIGNMENT 32
1052
1053 /* Define this if move instructions will actually fail to work
1054    when given unaligned data.  */
1055 #define STRICT_ALIGNMENT 1
1056
1057 /* (shell-command "rm c-decl.o stor-layout.o")
1058  *  never define PCC_BITFIELD_TYPE_MATTERS
1059  *  really cause some alignment problem
1060  */
1061
1062 #define UNITS_PER_FLOAT  ((FLOAT_TYPE_SIZE  + BITS_PER_UNIT - 1) / \
1063                            BITS_PER_UNIT)
1064
1065 #define UNITS_PER_DOUBLE ((DOUBLE_TYPE_SIZE + BITS_PER_UNIT - 1) / \
1066                            BITS_PER_UNIT)
1067
1068
1069 /* what is the 'type' of size_t */
1070 #define SIZE_TYPE "long unsigned int"
1071
1072 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1073 #define DEFAULT_SIGNED_CHAR 1
1074 #define FLOAT_TYPE_SIZE BITS_PER_WORD
1075 #define SHORT_TYPE_SIZE 16
1076 #define CHAR_TYPE_SIZE  8
1077 #define INT_TYPE_SIZE   32
1078 #define LONG_TYPE_SIZE  32
1079 #define LONG_LONG_TYPE_SIZE 64
1080
1081 /* Note: Fix this to depend on target switch. -- lev */
1082
1083 /* Note: Try to implement double and force long double. -- tonyko
1084  * #define __DOUBLES_ARE_FLOATS__
1085  * #define DOUBLE_TYPE_SIZE FLOAT_TYPE_SIZE
1086  * #define LONG_DOUBLE_TYPE_SIZE DOUBLE_TYPE_SIZE
1087  * #define DOUBLES_ARE_FLOATS 1
1088  */
1089
1090 #define DOUBLE_TYPE_SIZE        64
1091 #define LONG_DOUBLE_TYPE_SIZE   64
1092
1093 /* `PROMOTE_MODE (M, UNSIGNEDP, TYPE)'
1094      A macro to update M and UNSIGNEDP when an object whose type is
1095      TYPE and which has the specified mode and signedness is to be
1096      stored in a register.  This macro is only called when TYPE is a
1097      scalar type.
1098
1099      On most RISC machines, which only have operations that operate on
1100      a full register, define this macro to set M to `word_mode' if M is
1101      an integer mode narrower than `BITS_PER_WORD'.  In most cases,
1102      only integer modes should be widened because wider-precision
1103      floating-point operations are usually more expensive than their
1104      narrower counterparts.
1105
1106      For most machines, the macro definition does not change UNSIGNEDP.
1107      However, some machines, have instructions that preferentially
1108      handle either signed or unsigned quantities of certain modes.  For
1109      example, on the DEC Alpha, 32-bit loads from memory and 32-bit add
1110      instructions sign-extend the result to 64 bits.  On such machines,
1111      set UNSIGNEDP according to which kind of extension is more
1112      efficient.
1113
1114      Do not define this macro if it would never modify M.*/
1115
1116 #define BFIN_PROMOTE_MODE_P(MODE) \
1117     (!TARGET_DSP && GET_MODE_CLASS (MODE) == MODE_INT   \
1118       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD)
1119
1120 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1121   if (BFIN_PROMOTE_MODE_P(MODE))                \
1122     {                                           \
1123       if (MODE == QImode)                       \
1124         UNSIGNEDP = 1;                          \
1125       else if (MODE == HImode)                  \
1126         UNSIGNEDP = 0;                          \
1127       (MODE) = SImode;                          \
1128     }
1129
1130 /* Describing Relative Costs of Operations */
1131
1132 /* Do not put function addr into constant pool */
1133 #define NO_FUNCTION_CSE 1
1134
1135 /* A C expression for the cost of moving data from a register in class FROM to
1136    one in class TO.  The classes are expressed using the enumeration values
1137    such as `GENERAL_REGS'.  A value of 2 is the default; other values are
1138    interpreted relative to that.
1139
1140    It is not required that the cost always equal 2 when FROM is the same as TO;
1141    on some machines it is expensive to move between registers if they are not
1142    general registers.  */
1143
1144 #define REGISTER_MOVE_COST(MODE, CLASS1, CLASS2) \
1145    bfin_register_move_cost ((MODE), (CLASS1), (CLASS2))
1146
1147 /* A C expression for the cost of moving data of mode M between a
1148    register and memory.  A value of 2 is the default; this cost is
1149    relative to those in `REGISTER_MOVE_COST'.
1150
1151    If moving between registers and memory is more expensive than
1152    between two registers, you should define this macro to express the
1153    relative cost.  */
1154
1155 #define MEMORY_MOVE_COST(MODE, CLASS, IN)       \
1156   bfin_memory_move_cost ((MODE), (CLASS), (IN))
1157
1158 /* Specify the machine mode that this machine uses
1159    for the index in the tablejump instruction.  */
1160 #define CASE_VECTOR_MODE SImode
1161
1162 #define JUMP_TABLES_IN_TEXT_SECTION flag_pic
1163
1164 /* Define if operations between registers always perform the operation
1165    on the full register even if a narrower mode is specified.
1166 #define WORD_REGISTER_OPERATIONS
1167 */
1168
1169 /* Evaluates to true if A and B are mac flags that can be used
1170    together in a single multiply insn.  That is the case if they are
1171    both the same flag not involving M, or if one is a combination of
1172    the other with M.  */
1173 #define MACFLAGS_MATCH_P(A, B) \
1174  ((A) == (B) \
1175   || ((A) == MACFLAG_NONE && (B) == MACFLAG_M) \
1176   || ((A) == MACFLAG_M && (B) == MACFLAG_NONE) \
1177   || ((A) == MACFLAG_IS && (B) == MACFLAG_IS_M) \
1178   || ((A) == MACFLAG_IS_M && (B) == MACFLAG_IS))
1179
1180 /* Switch into a generic section.  */
1181 #define TARGET_ASM_NAMED_SECTION  default_elf_asm_named_section
1182
1183 #define PRINT_OPERAND(FILE, RTX, CODE)   print_operand (FILE, RTX, CODE)
1184 #define PRINT_OPERAND_ADDRESS(FILE, RTX) print_address_operand (FILE, RTX)
1185
1186 typedef enum sections {
1187     CODE_DIR,
1188     DATA_DIR,
1189     LAST_SECT_NM
1190 } SECT_ENUM_T;
1191
1192 typedef enum directives {
1193     LONG_CONST_DIR,
1194     SHORT_CONST_DIR,
1195     BYTE_CONST_DIR,
1196     SPACE_DIR,
1197     INIT_DIR,
1198     LAST_DIR_NM
1199 } DIR_ENUM_T;
1200
1201 #define IS_ASM_LOGICAL_LINE_SEPARATOR(C, STR)   \
1202   ((C) == ';'                                   \
1203    || ((C) == '|' && (STR)[1] == '|'))
1204
1205 #define TEXT_SECTION_ASM_OP ".text;"
1206 #define DATA_SECTION_ASM_OP ".data;"
1207
1208 #define ASM_APP_ON  ""
1209 #define ASM_APP_OFF ""
1210
1211 #define ASM_GLOBALIZE_LABEL1(FILE, NAME) \
1212   do {  fputs (".global ", FILE);               \
1213         assemble_name (FILE, NAME);             \
1214         fputc (';',FILE);                       \
1215         fputc ('\n',FILE);                      \
1216       } while (0)
1217
1218 #define ASM_DECLARE_FUNCTION_NAME(FILE,NAME,DECL) \
1219   do {                                  \
1220     fputs (".type ", FILE);             \
1221     assemble_name (FILE, NAME);         \
1222     fputs (", STT_FUNC", FILE);         \
1223     fputc (';',FILE);                   \
1224     fputc ('\n',FILE);                  \
1225     ASM_OUTPUT_LABEL(FILE, NAME);       \
1226   } while (0)
1227
1228 #define ASM_OUTPUT_LABEL(FILE, NAME)    \
1229   do {  assemble_name (FILE, NAME);             \
1230         fputs (":\n",FILE);                     \
1231       } while (0)
1232
1233 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
1234     do {  fprintf (FILE, "_%s", NAME); \
1235         } while (0)
1236
1237 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)            \
1238 do { char __buf[256];                                   \
1239      fprintf (FILE, "\t.dd\t");                         \
1240      ASM_GENERATE_INTERNAL_LABEL (__buf, "L", VALUE);   \
1241      assemble_name (FILE, __buf);                       \
1242      fputc (';', FILE);                                 \
1243      fputc ('\n', FILE);                                \
1244    } while (0)
1245
1246 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
1247     MY_ASM_OUTPUT_ADDR_DIFF_ELT(FILE, VALUE, REL)
1248
1249 #define MY_ASM_OUTPUT_ADDR_DIFF_ELT(FILE, VALUE, REL)           \
1250     do {                                                        \
1251         char __buf[256];                                        \
1252         fprintf (FILE, "\t.dd\t");                              \
1253         ASM_GENERATE_INTERNAL_LABEL (__buf, "L", VALUE);        \
1254         assemble_name (FILE, __buf);                            \
1255         fputs (" - ", FILE);                                    \
1256         ASM_GENERATE_INTERNAL_LABEL (__buf, "L", REL);          \
1257         assemble_name (FILE, __buf);                            \
1258         fputc (';', FILE);                                      \
1259         fputc ('\n', FILE);                                     \
1260     } while (0)
1261
1262 #define ASM_OUTPUT_ALIGN(FILE,LOG)                              \
1263     do {                                                        \
1264       if ((LOG) != 0)                                           \
1265         fprintf (FILE, "\t.align %d\n", 1 << (LOG));            \
1266     } while (0)
1267
1268 #define ASM_OUTPUT_SKIP(FILE,SIZE)              \
1269     do {                                        \
1270         asm_output_skip (FILE, SIZE);           \
1271     } while (0)
1272
1273 #define ASM_OUTPUT_LOCAL(FILE, NAME, SIZE, ROUNDED)     \
1274 do {                                            \
1275     switch_to_section (data_section);                           \
1276     if ((SIZE) >= (unsigned int) 4 ) ASM_OUTPUT_ALIGN(FILE,2);  \
1277     ASM_OUTPUT_SIZE_DIRECTIVE (FILE, NAME, SIZE);               \
1278     ASM_OUTPUT_LABEL (FILE, NAME);                              \
1279     fprintf (FILE, "%s %ld;\n", ASM_SPACE,                      \
1280              (ROUNDED) > (unsigned int) 1 ? (ROUNDED) : 1);     \
1281 } while (0)
1282
1283 #define ASM_OUTPUT_COMMON(FILE, NAME, SIZE, ROUNDED)    \
1284      do {                                               \
1285         ASM_GLOBALIZE_LABEL1(FILE,NAME);                \
1286         ASM_OUTPUT_LOCAL (FILE, NAME, SIZE, ROUNDED); } while(0)
1287
1288 #define ASM_COMMENT_START "//"
1289
1290 #define FUNCTION_PROFILER(FILE, LABELNO)        \
1291   do {                                          \
1292     fprintf (FILE, "\tCALL __mcount;\n");       \
1293   } while(0)
1294
1295 #undef NO_PROFILE_COUNTERS
1296 #define NO_PROFILE_COUNTERS 1
1297
1298 #define ASM_OUTPUT_REG_PUSH(FILE, REGNO) fprintf (FILE, "[SP--] = %s;\n", reg_names[REGNO])
1299 #define ASM_OUTPUT_REG_POP(FILE, REGNO)  fprintf (FILE, "%s = [SP++];\n", reg_names[REGNO])
1300
1301 extern struct rtx_def *bfin_cc_rtx, *bfin_rets_rtx;
1302
1303 /* This works for GAS and some other assemblers.  */
1304 #define SET_ASM_OP              ".set "
1305
1306 /* DBX register number for a given compiler register number */
1307 #define DBX_REGISTER_NUMBER(REGNO)  (REGNO)
1308
1309 #define SIZE_ASM_OP     "\t.size\t"
1310
1311 extern int splitting_for_sched, splitting_loops;
1312
1313 #define PRINT_OPERAND_PUNCT_VALID_P(CHAR) ((CHAR) == '!')
1314
1315 #ifndef TARGET_SUPPORTS_SYNC_CALLS
1316 #define TARGET_SUPPORTS_SYNC_CALLS 0
1317 #endif
1318
1319 #endif /*  _BFIN_CONFIG */