gcc/config/arm/arm.h

   1 /* Definitions of target machine for GNU compiler, for ARM.
   2    Copyright (C) 1991, 1993, 1994, 1995, 1996, 1997, 1998, 1999, 2000,
   3    2001, 2002, 2003 Free Software Foundation, Inc.
   4    Contributed by Pieter `Tiggr' Schoenmakers (rcpieter@win.tue.nl)
   5    and Martin Simmons (@harleqn.co.uk).
   6    More major hacks by Richard Earnshaw (rearnsha@arm.com)
   7    Minor hacks by Nick Clifton (nickc@cygnus.com)
   8
   9    This file is part of GCC.
  10
  11    GCC is free software; you can redistribute it and/or modify it
  12    under the terms of the GNU General Public License as published
  13    by the Free Software Foundation; either version 2, or (at your
  14    option) any later version.
  15
  16    GCC is distributed in the hope that it will be useful, but WITHOUT
  17    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  18    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
  19    License for more details.
  20
  21    You should have received a copy of the GNU General Public License
  22    along with GCC; see the file COPYING.  If not, write to
  23    the Free Software Foundation, 59 Temple Place - Suite 330, Boston,
  24    MA 02111-1307, USA.  */
  25
  26 #ifndef GCC_ARM_H
  27 #define GCC_ARM_H
  28
  29 /* Target CPU builtins.  */
  30 #define TARGET_CPU_CPP_BUILTINS()                       \
  31   do                                                    \
  32     {                                                   \
  33         if (TARGET_ARM)                                 \
  34           builtin_define ("__arm__");                   \
  35         else                                            \
  36           builtin_define ("__thumb__");                 \
  37                                                         \
  38         if (TARGET_BIG_END)                             \
  39           {                                             \
  40             builtin_define ("__ARMEB__");               \
  41             if (TARGET_THUMB)                           \
  42               builtin_define ("__THUMBEB__");           \
  43             if (TARGET_LITTLE_WORDS)                    \
  44               builtin_define ("__ARMWEL__");            \
  45           }                                             \
  46         else                                            \
  47           {                                             \
  48             builtin_define ("__ARMEL__");               \
  49             if (TARGET_THUMB)                           \
  50               builtin_define ("__THUMBEL__");           \
  51           }                                             \
  52                                                         \
  53         if (TARGET_APCS_32)                             \
  54           builtin_define ("__APCS_32__");               \
  55         else                                            \
  56           builtin_define ("__APCS_26__");               \
  57                                                         \
  58         if (TARGET_SOFT_FLOAT)                          \
  59           builtin_define ("__SOFTFP__");                \
  60                                                         \
  61         /* FIXME: TARGET_HARD_FLOAT currently implies   \
  62            FPA.  */                                     \
  63         if (TARGET_VFP && !TARGET_HARD_FLOAT)           \
  64           builtin_define ("__VFP_FP__");                \
  65                                                         \
  66         /* Add a define for interworking.               \
  67            Needed when building libgcc.a.  */           \
  68         if (TARGET_INTERWORK)                           \
  69           builtin_define ("__THUMB_INTERWORK__");       \
  70                                                         \
  71         builtin_assert ("cpu=arm");                     \
  72         builtin_assert ("machine=arm");                 \
  73     } while (0)
  74
  75 #define TARGET_CPU_arm2         0x0000
  76 #define TARGET_CPU_arm250       0x0000
  77 #define TARGET_CPU_arm3         0x0000
  78 #define TARGET_CPU_arm6         0x0001
  79 #define TARGET_CPU_arm600       0x0001
  80 #define TARGET_CPU_arm610       0x0002
  81 #define TARGET_CPU_arm7         0x0001
  82 #define TARGET_CPU_arm7m        0x0004
  83 #define TARGET_CPU_arm7dm       0x0004
  84 #define TARGET_CPU_arm7dmi      0x0004
  85 #define TARGET_CPU_arm700       0x0001
  86 #define TARGET_CPU_arm710       0x0002
  87 #define TARGET_CPU_arm7100      0x0002
  88 #define TARGET_CPU_arm7500      0x0002
  89 #define TARGET_CPU_arm7500fe    0x1001
  90 #define TARGET_CPU_arm7tdmi     0x0008
  91 #define TARGET_CPU_arm8         0x0010
  92 #define TARGET_CPU_arm810       0x0020
  93 #define TARGET_CPU_strongarm    0x0040
  94 #define TARGET_CPU_strongarm110 0x0040
  95 #define TARGET_CPU_strongarm1100 0x0040
  96 #define TARGET_CPU_arm9         0x0080
  97 #define TARGET_CPU_arm9tdmi     0x0080
  98 #define TARGET_CPU_xscale       0x0100
  99 #define TARGET_CPU_ep9312       0x0200
 100 /* Configure didn't specify.  */
 101 #define TARGET_CPU_generic      0x8000
 102
 103 typedef enum arm_cond_code
 104 {
 105   ARM_EQ = 0, ARM_NE, ARM_CS, ARM_CC, ARM_MI, ARM_PL, ARM_VS, ARM_VC,
 106   ARM_HI, ARM_LS, ARM_GE, ARM_LT, ARM_GT, ARM_LE, ARM_AL, ARM_NV
 107 }
 108 arm_cc;
 109
 110 extern arm_cc arm_current_cc;
 111
 112 #define ARM_INVERSE_CONDITION_CODE(X)  ((arm_cc) (((int)X) ^ 1))
 113
 114 extern int arm_target_label;
 115 extern int arm_ccfsm_state;
 116 extern GTY(()) rtx arm_target_insn;
 117 /* Run-time compilation parameters selecting different hardware subsets.  */
 118 extern int target_flags;
 119 /* The floating point instruction architecture, can be 2 or 3 */
 120 extern const char * target_fp_name;
 121 /* Define the information needed to generate branch insns.  This is
 122    stored from the compare operation.  */
 123 extern GTY(()) rtx arm_compare_op0;
 124 extern GTY(()) rtx arm_compare_op1;
 125 /* The label of the current constant pool.  */
 126 extern rtx pool_vector_label;
 127 /* Set to 1 when a return insn is output, this means that the epilogue
 128    is not needed. */
 129 extern int return_used_this_function;
 130 /* Used to produce AOF syntax assembler.  */
 131 extern GTY(()) rtx aof_pic_label;
 132 \f
 133 /* Just in case configure has failed to define anything. */
 134 #ifndef TARGET_CPU_DEFAULT
 135 #define TARGET_CPU_DEFAULT TARGET_CPU_generic
 136 #endif
 137
 138 /* If the configuration file doesn't specify the cpu, the subtarget may
 139    override it.  If it doesn't, then default to an ARM6.  */
 140 #if TARGET_CPU_DEFAULT == TARGET_CPU_generic
 141 #undef TARGET_CPU_DEFAULT
 142
 143 #ifdef SUBTARGET_CPU_DEFAULT
 144 #define TARGET_CPU_DEFAULT SUBTARGET_CPU_DEFAULT
 145 #else
 146 #define TARGET_CPU_DEFAULT TARGET_CPU_arm6
 147 #endif
 148 #endif
 149
 150 #if TARGET_CPU_DEFAULT == TARGET_CPU_arm2
 151 #define CPP_ARCH_DEFAULT_SPEC "-D__ARM_ARCH_2__"
 152 #else
 153 #if TARGET_CPU_DEFAULT == TARGET_CPU_arm6 || TARGET_CPU_DEFAULT == TARGET_CPU_arm610 || TARGET_CPU_DEFAULT == TARGET_CPU_arm7500fe
 154 #define CPP_ARCH_DEFAULT_SPEC "-D__ARM_ARCH_3__"
 155 #else
 156 #if TARGET_CPU_DEFAULT == TARGET_CPU_arm7m
 157 #define CPP_ARCH_DEFAULT_SPEC "-D__ARM_ARCH_3M__"
 158 #else
 159 #if TARGET_CPU_DEFAULT == TARGET_CPU_arm7tdmi || TARGET_CPU_DEFAULT == TARGET_CPU_arm9 || TARGET_CPU_DEFAULT == TARGET_CPU_arm9tdmi
 160 #define CPP_ARCH_DEFAULT_SPEC "-D__ARM_ARCH_4T__"
 161 #else
 162 #if TARGET_CPU_DEFAULT == TARGET_CPU_arm8 || TARGET_CPU_DEFAULT == TARGET_CPU_arm810 || TARGET_CPU_DEFAULT == TARGET_CPU_strongarm || TARGET_CPU_DEFAULT == TARGET_CPU_strongarm110 || TARGET_CPU_DEFAULT == TARGET_CPU_strongarm1100
 163 #define CPP_ARCH_DEFAULT_SPEC "-D__ARM_ARCH_4__"
 164 #else
 165 #if TARGET_CPU_DEFAULT == TARGET_CPU_xscale
 166 #define CPP_ARCH_DEFAULT_SPEC "-D__ARM_ARCH_5TE__ -D__XSCALE__"
 167 #else
 168 #if TARGET_CPU_DEFAULT == TARGET_CPU_ep9312
 169 #define CPP_ARCH_DEFAULT_SPEC "-D__ARM_ARCH_4T__ -D__MAVERICK__"
 170 /* Set TARGET_DEFAULT to the default, but without soft-float.  */
 171 #ifdef  TARGET_DEFAULT
 172 #undef  TARGET_DEFAULT
 173 #define TARGET_DEFAULT  (ARM_FLAG_APCS_32 | ARM_FLAG_APCS_FRAME)
 174 #endif /* TARGET_CPU_DEFAULT */
 175 #else
 176 Unrecognized value in TARGET_CPU_DEFAULT.
 177 #endif
 178 #endif
 179 #endif
 180 #endif
 181 #endif
 182 #endif
 183 #endif
 184
 185 #undef  CPP_SPEC
 186 #define CPP_SPEC "%(cpp_cpu_arch) %(subtarget_cpp_spec)                 \
 187 %{mapcs-32:%{mapcs-26:                                                  \
 188         %e-mapcs-26 and -mapcs-32 may not be used together}}            \
 189 %{msoft-float:%{mhard-float:                                            \
 190         %e-msoft-float and -mhard_float may not be used together}}      \
 191 %{mbig-endian:%{mlittle-endian:                                         \
 192         %e-mbig-endian and -mlittle-endian may not be used together}}"
 193
 194 /* Set the architecture define -- if -march= is set, then it overrides
 195    the -mcpu= setting.  */
 196 #define CPP_CPU_ARCH_SPEC "\
 197 %{march=arm2:-D__ARM_ARCH_2__} \
 198 %{march=arm250:-D__ARM_ARCH_2__} \
 199 %{march=arm3:-D__ARM_ARCH_2__} \
 200 %{march=arm6:-D__ARM_ARCH_3__} \
 201 %{march=arm600:-D__ARM_ARCH_3__} \
 202 %{march=arm610:-D__ARM_ARCH_3__} \
 203 %{march=arm7:-D__ARM_ARCH_3__} \
 204 %{march=arm700:-D__ARM_ARCH_3__} \
 205 %{march=arm710:-D__ARM_ARCH_3__} \
 206 %{march=arm720:-D__ARM_ARCH_3__} \
 207 %{march=arm7100:-D__ARM_ARCH_3__} \
 208 %{march=arm7500:-D__ARM_ARCH_3__} \
 209 %{march=arm7500fe:-D__ARM_ARCH_3__} \
 210 %{march=arm7m:-D__ARM_ARCH_3M__} \
 211 %{march=arm7dm:-D__ARM_ARCH_3M__} \
 212 %{march=arm7dmi:-D__ARM_ARCH_3M__} \
 213 %{march=arm7tdmi:-D__ARM_ARCH_4T__} \
 214 %{march=arm8:-D__ARM_ARCH_4__} \
 215 %{march=arm810:-D__ARM_ARCH_4__} \
 216 %{march=arm9:-D__ARM_ARCH_4T__} \
 217 %{march=arm920:-D__ARM_ARCH_4__} \
 218 %{march=arm920t:-D__ARM_ARCH_4T__} \
 219 %{march=arm9tdmi:-D__ARM_ARCH_4T__} \
 220 %{march=strongarm:-D__ARM_ARCH_4__} \
 221 %{march=strongarm110:-D__ARM_ARCH_4__} \
 222 %{march=strongarm1100:-D__ARM_ARCH_4__} \
 223 %{march=xscale:-D__ARM_ARCH_5TE__} \
 224 %{march=xscale:-D__XSCALE__} \
 225 %{march=ep9312:-D__ARM_ARCH_4T__} \
 226 %{march=ep9312:-D__MAVERICK__} \
 227 %{march=armv2:-D__ARM_ARCH_2__} \
 228 %{march=armv2a:-D__ARM_ARCH_2__} \
 229 %{march=armv3:-D__ARM_ARCH_3__} \
 230 %{march=armv3m:-D__ARM_ARCH_3M__} \
 231 %{march=armv4:-D__ARM_ARCH_4__} \
 232 %{march=armv4t:-D__ARM_ARCH_4T__} \
 233 %{march=armv5:-D__ARM_ARCH_5__} \
 234 %{march=armv5t:-D__ARM_ARCH_5T__} \
 235 %{march=armv5e:-D__ARM_ARCH_5E__} \
 236 %{march=armv5te:-D__ARM_ARCH_5TE__} \
 237 %{!march=*: \
 238  %{mcpu=arm2:-D__ARM_ARCH_2__} \
 239  %{mcpu=arm250:-D__ARM_ARCH_2__} \
 240  %{mcpu=arm3:-D__ARM_ARCH_2__} \
 241  %{mcpu=arm6:-D__ARM_ARCH_3__} \
 242  %{mcpu=arm600:-D__ARM_ARCH_3__} \
 243  %{mcpu=arm610:-D__ARM_ARCH_3__} \
 244  %{mcpu=arm7:-D__ARM_ARCH_3__} \
 245  %{mcpu=arm700:-D__ARM_ARCH_3__} \
 246  %{mcpu=arm710:-D__ARM_ARCH_3__} \
 247  %{mcpu=arm720:-D__ARM_ARCH_3__} \
 248  %{mcpu=arm7100:-D__ARM_ARCH_3__} \
 249  %{mcpu=arm7500:-D__ARM_ARCH_3__} \
 250  %{mcpu=arm7500fe:-D__ARM_ARCH_3__} \
 251  %{mcpu=arm7m:-D__ARM_ARCH_3M__} \
 252  %{mcpu=arm7dm:-D__ARM_ARCH_3M__} \
 253  %{mcpu=arm7dmi:-D__ARM_ARCH_3M__} \
 254  %{mcpu=arm7tdmi:-D__ARM_ARCH_4T__} \
 255  %{mcpu=arm8:-D__ARM_ARCH_4__} \
 256  %{mcpu=arm810:-D__ARM_ARCH_4__} \
 257  %{mcpu=arm9:-D__ARM_ARCH_4T__} \
 258  %{mcpu=arm920:-D__ARM_ARCH_4__} \
 259  %{mcpu=arm920t:-D__ARM_ARCH_4T__} \
 260  %{mcpu=arm9tdmi:-D__ARM_ARCH_4T__} \
 261  %{mcpu=strongarm:-D__ARM_ARCH_4__} \
 262  %{mcpu=strongarm110:-D__ARM_ARCH_4__} \
 263  %{mcpu=strongarm1100:-D__ARM_ARCH_4__} \
 264  %{mcpu=xscale:-D__ARM_ARCH_5TE__} \
 265  %{mcpu=xscale:-D__XSCALE__} \
 266  %{mcpu=ep9312:-D__ARM_ARCH_4T__} \
 267  %{mcpu=ep9312:-D__MAVERICK__} \
 268  %{!mcpu*:%(cpp_cpu_arch_default)}} \
 269 "
 270
 271 #ifndef CC1_SPEC
 272 #define CC1_SPEC ""
 273 #endif
 274
 275 /* This macro defines names of additional specifications to put in the specs
 276    that can be used in various specifications like CC1_SPEC.  Its definition
 277    is an initializer with a subgrouping for each command option.
 278
 279    Each subgrouping contains a string constant, that defines the
 280    specification name, and a string constant that used by the GCC driver
 281    program.
 282
 283    Do not define this macro if it does not need to do anything.  */
 284 #define EXTRA_SPECS                                             \
 285   { "cpp_cpu_arch",             CPP_CPU_ARCH_SPEC },            \
 286   { "cpp_cpu_arch_default",     CPP_ARCH_DEFAULT_SPEC },        \
 287   { "subtarget_cpp_spec",       SUBTARGET_CPP_SPEC },           \
 288   SUBTARGET_EXTRA_SPECS
 289
 290 #ifndef SUBTARGET_EXTRA_SPECS
 291 #define SUBTARGET_EXTRA_SPECS
 292 #endif
 293
 294 #ifndef SUBTARGET_CPP_SPEC
 295 #define SUBTARGET_CPP_SPEC      ""
 296 #endif
 297 \f
 298 /* Run-time Target Specification.  */
 299 #ifndef TARGET_VERSION
 300 #define TARGET_VERSION fputs (" (ARM/generic)", stderr);
 301 #endif
 302
 303 /* Nonzero if the function prologue (and epilogue) should obey
 304    the ARM Procedure Call Standard.  */
 305 #define ARM_FLAG_APCS_FRAME     (1 << 0)
 306
 307 /* Nonzero if the function prologue should output the function name to enable
 308    the post mortem debugger to print a backtrace (very useful on RISCOS,
 309    unused on RISCiX).  Specifying this flag also enables
 310    -fno-omit-frame-pointer.
 311    XXX Must still be implemented in the prologue.  */
 312 #define ARM_FLAG_POKE           (1 << 1)
 313
 314 /* Nonzero if floating point instructions are emulated by the FPE, in which
 315    case instruction scheduling becomes very uninteresting.  */
 316 #define ARM_FLAG_FPE            (1 << 2)
 317
 318 /* Nonzero if destined for a processor in 32-bit program mode.  Takes out bit
 319    that assume restoration of the condition flags when returning from a
 320    branch and link (ie a function).  */
 321 #define ARM_FLAG_APCS_32        (1 << 3)
 322
 323 /* FLAGS 0x0008 and 0x0010 are now spare (used to be arm3/6 selection).  */
 324
 325 /* Nonzero if stack checking should be performed on entry to each function
 326    which allocates temporary variables on the stack.  */
 327 #define ARM_FLAG_APCS_STACK     (1 << 4)
 328
 329 /* Nonzero if floating point parameters should be passed to functions in
 330    floating point registers.  */
 331 #define ARM_FLAG_APCS_FLOAT     (1 << 5)
 332
 333 /* Nonzero if re-entrant, position independent code should be generated.
 334    This is equivalent to -fpic.  */
 335 #define ARM_FLAG_APCS_REENT     (1 << 6)
 336
 337 /* Nonzero if the MMU will trap unaligned word accesses, so shorts must
 338    be loaded using either LDRH or LDRB instructions.  */
 339 #define ARM_FLAG_MMU_TRAPS      (1 << 7)
 340
 341 /* Nonzero if all floating point instructions are missing (and there is no
 342    emulator either).  Generate function calls for all ops in this case.  */
 343 #define ARM_FLAG_SOFT_FLOAT     (1 << 8)
 344
 345 /* Nonzero if we should compile with BYTES_BIG_ENDIAN set to 1.  */
 346 #define ARM_FLAG_BIG_END        (1 << 9)
 347
 348 /* Nonzero if we should compile for Thumb interworking.  */
 349 #define ARM_FLAG_INTERWORK      (1 << 10)
 350
 351 /* Nonzero if we should have little-endian words even when compiling for
 352    big-endian (for backwards compatibility with older versions of GCC).  */
 353 #define ARM_FLAG_LITTLE_WORDS   (1 << 11)
 354
 355 /* Nonzero if we need to protect the prolog from scheduling */
 356 #define ARM_FLAG_NO_SCHED_PRO   (1 << 12)
 357
 358 /* Nonzero if a call to abort should be generated if a noreturn
 359    function tries to return.  */
 360 #define ARM_FLAG_ABORT_NORETURN (1 << 13)
 361
 362 /* Nonzero if function prologues should not load the PIC register. */
 363 #define ARM_FLAG_SINGLE_PIC_BASE (1 << 14)
 364
 365 /* Nonzero if all call instructions should be indirect.  */
 366 #define ARM_FLAG_LONG_CALLS     (1 << 15)
 367
 368 /* Nonzero means that the target ISA is the THUMB, not the ARM.  */
 369 #define ARM_FLAG_THUMB          (1 << 16)
 370
 371 /* Set if a TPCS style stack frame should be generated, for non-leaf
 372    functions, even if they do not need one.  */
 373 #define THUMB_FLAG_BACKTRACE    (1 << 17)
 374
 375 /* Set if a TPCS style stack frame should be generated, for leaf
 376    functions, even if they do not need one.  */
 377 #define THUMB_FLAG_LEAF_BACKTRACE               (1 << 18)
 378
 379 /* Set if externally visible functions should assume that they
 380    might be called in ARM mode, from a non-thumb aware code.  */
 381 #define THUMB_FLAG_CALLEE_SUPER_INTERWORKING    (1 << 19)
 382
 383 /* Set if calls via function pointers should assume that their
 384    destination is non-Thumb aware.  */
 385 #define THUMB_FLAG_CALLER_SUPER_INTERWORKING    (1 << 20)
 386
 387 /* Nonzero means target uses VFP FP.  */
 388 #define ARM_FLAG_VFP            (1 << 21)
 389
 390 /* Nonzero means to use ARM/Thumb Procedure Call Standard conventions.  */
 391 #define ARM_FLAG_ATPCS          (1 << 22)
 392
 393 /* Fix invalid Cirrus instruction combinations by inserting NOPs.  */
 394 #define CIRRUS_FIX_INVALID_INSNS (1 << 23)
 395
 396 #define TARGET_APCS_FRAME               (target_flags & ARM_FLAG_APCS_FRAME)
 397 #define TARGET_POKE_FUNCTION_NAME       (target_flags & ARM_FLAG_POKE)
 398 #define TARGET_FPE                      (target_flags & ARM_FLAG_FPE)
 399 #define TARGET_APCS_32                  (target_flags & ARM_FLAG_APCS_32)
 400 #define TARGET_APCS_STACK               (target_flags & ARM_FLAG_APCS_STACK)
 401 #define TARGET_APCS_FLOAT               (target_flags & ARM_FLAG_APCS_FLOAT)
 402 #define TARGET_APCS_REENT               (target_flags & ARM_FLAG_APCS_REENT)
 403 #define TARGET_ATPCS                    (target_flags & ARM_FLAG_ATPCS)
 404 #define TARGET_MMU_TRAPS                (target_flags & ARM_FLAG_MMU_TRAPS)
 405 #define TARGET_SOFT_FLOAT               (target_flags & ARM_FLAG_SOFT_FLOAT)
 406 #define TARGET_HARD_FLOAT               (! TARGET_SOFT_FLOAT)
 407 #define TARGET_CIRRUS                   (arm_is_cirrus)
 408 #define TARGET_ANY_HARD_FLOAT           (TARGET_HARD_FLOAT || TARGET_CIRRUS)
 409 #define TARGET_VFP                      (target_flags & ARM_FLAG_VFP)
 410 #define TARGET_BIG_END                  (target_flags & ARM_FLAG_BIG_END)
 411 #define TARGET_INTERWORK                (target_flags & ARM_FLAG_INTERWORK)
 412 #define TARGET_LITTLE_WORDS             (target_flags & ARM_FLAG_LITTLE_WORDS)
 413 #define TARGET_NO_SCHED_PRO             (target_flags & ARM_FLAG_NO_SCHED_PRO)
 414 #define TARGET_ABORT_NORETURN           (target_flags & ARM_FLAG_ABORT_NORETURN)
 415 #define TARGET_SINGLE_PIC_BASE          (target_flags & ARM_FLAG_SINGLE_PIC_BASE)
 416 #define TARGET_LONG_CALLS               (target_flags & ARM_FLAG_LONG_CALLS)
 417 #define TARGET_THUMB                    (target_flags & ARM_FLAG_THUMB)
 418 #define TARGET_ARM                      (! TARGET_THUMB)
 419 #define TARGET_EITHER                   1 /* (TARGET_ARM | TARGET_THUMB) */
 420 #define TARGET_CALLEE_INTERWORKING      (target_flags & THUMB_FLAG_CALLEE_SUPER_INTERWORKING)
 421 #define TARGET_CALLER_INTERWORKING      (target_flags & THUMB_FLAG_CALLER_SUPER_INTERWORKING)
 422 #define TARGET_BACKTRACE                (leaf_function_p ()                             \
 423                                          ? (target_flags & THUMB_FLAG_LEAF_BACKTRACE)   \
 424                                          : (target_flags & THUMB_FLAG_BACKTRACE))
 425 #define TARGET_CIRRUS_FIX_INVALID_INSNS (target_flags & CIRRUS_FIX_INVALID_INSNS)
 426
 427 /* SUBTARGET_SWITCHES is used to add flags on a per-config basis.  */
 428 #ifndef SUBTARGET_SWITCHES
 429 #define SUBTARGET_SWITCHES
 430 #endif
 431
 432 #define TARGET_SWITCHES                                                 \
 433 {                                                                       \
 434   {"apcs",                      ARM_FLAG_APCS_FRAME, "" },              \
 435   {"apcs-frame",                ARM_FLAG_APCS_FRAME,                    \
 436    N_("Generate APCS conformant stack frames") },                       \
 437   {"no-apcs-frame",            -ARM_FLAG_APCS_FRAME, "" },              \
 438   {"poke-function-name",        ARM_FLAG_POKE,                          \
 439    N_("Store function names in object code") },                         \
 440   {"no-poke-function-name",    -ARM_FLAG_POKE, "" },                    \
 441   {"fpe",                       ARM_FLAG_FPE,  "" },                    \
 442   {"apcs-32",                   ARM_FLAG_APCS_32,                       \
 443    N_("Use the 32-bit version of the APCS") },                          \
 444   {"apcs-26",                  -ARM_FLAG_APCS_32,                       \
 445    N_("Use the 26-bit version of the APCS") },                          \
 446   {"apcs-stack-check",          ARM_FLAG_APCS_STACK, "" },              \
 447   {"no-apcs-stack-check",      -ARM_FLAG_APCS_STACK, "" },              \
 448   {"apcs-float",                ARM_FLAG_APCS_FLOAT,                    \
 449    N_("Pass FP arguments in FP registers") },                           \
 450   {"no-apcs-float",            -ARM_FLAG_APCS_FLOAT, "" },              \
 451   {"apcs-reentrant",            ARM_FLAG_APCS_REENT,                    \
 452    N_("Generate re-entrant, PIC code") },                               \
 453   {"no-apcs-reentrant",        -ARM_FLAG_APCS_REENT, "" },              \
 454   {"alignment-traps",           ARM_FLAG_MMU_TRAPS,                     \
 455    N_("The MMU will trap on unaligned accesses") },                     \
 456   {"no-alignment-traps",       -ARM_FLAG_MMU_TRAPS, "" },               \
 457   {"short-load-bytes",          ARM_FLAG_MMU_TRAPS, "" },               \
 458   {"no-short-load-bytes",      -ARM_FLAG_MMU_TRAPS, "" },               \
 459   {"short-load-words",         -ARM_FLAG_MMU_TRAPS, "" },               \
 460   {"no-short-load-words",       ARM_FLAG_MMU_TRAPS, "" },               \
 461   {"soft-float",                ARM_FLAG_SOFT_FLOAT,                    \
 462    N_("Use library calls to perform FP operations") },                  \
 463   {"hard-float",               -ARM_FLAG_SOFT_FLOAT,                    \
 464    N_("Use hardware floating point instructions") },                    \
 465   {"big-endian",                ARM_FLAG_BIG_END,                       \
 466    N_("Assume target CPU is configured as big endian") },               \
 467   {"little-endian",            -ARM_FLAG_BIG_END,                       \
 468    N_("Assume target CPU is configured as little endian") },            \
 469   {"words-little-endian",       ARM_FLAG_LITTLE_WORDS,                  \
 470    N_("Assume big endian bytes, little endian words") },                \
 471   {"thumb-interwork",           ARM_FLAG_INTERWORK,                     \
 472    N_("Support calls between Thumb and ARM instruction sets") },        \
 473   {"no-thumb-interwork",       -ARM_FLAG_INTERWORK, "" },               \
 474   {"abort-on-noreturn",         ARM_FLAG_ABORT_NORETURN,                \
 475    N_("Generate a call to abort if a noreturn function returns")},      \
 476   {"no-abort-on-noreturn",     -ARM_FLAG_ABORT_NORETURN, "" },          \
 477   {"no-sched-prolog",           ARM_FLAG_NO_SCHED_PRO,                  \
 478    N_("Do not move instructions into a function's prologue") },         \
 479   {"sched-prolog",             -ARM_FLAG_NO_SCHED_PRO, "" },            \
 480   {"single-pic-base",           ARM_FLAG_SINGLE_PIC_BASE,               \
 481    N_("Do not load the PIC register in function prologues") },          \
 482   {"no-single-pic-base",       -ARM_FLAG_SINGLE_PIC_BASE, "" },         \
 483   {"long-calls",                ARM_FLAG_LONG_CALLS,                    \
 484    N_("Generate call insns as indirect calls, if necessary") },         \
 485   {"no-long-calls",            -ARM_FLAG_LONG_CALLS, "" },              \
 486   {"thumb",                     ARM_FLAG_THUMB,                         \
 487    N_("Compile for the Thumb not the ARM") },                           \
 488   {"no-thumb",                 -ARM_FLAG_THUMB, "" },                   \
 489   {"arm",                      -ARM_FLAG_THUMB, "" },                   \
 490   {"tpcs-frame",                    THUMB_FLAG_BACKTRACE,               \
 491    N_("Thumb: Generate (non-leaf) stack frames even if not needed") },     \
 492   {"no-tpcs-frame",                -THUMB_FLAG_BACKTRACE, "" },            \
 493   {"tpcs-leaf-frame",               THUMB_FLAG_LEAF_BACKTRACE,             \
 494    N_("Thumb: Generate (leaf) stack frames even if not needed") },         \
 495   {"no-tpcs-leaf-frame",           -THUMB_FLAG_LEAF_BACKTRACE, "" },       \
 496   {"callee-super-interworking",     THUMB_FLAG_CALLEE_SUPER_INTERWORKING,  \
 497    N_("Thumb: Assume non-static functions may be called from ARM code") }, \
 498   {"no-callee-super-interworking", -THUMB_FLAG_CALLEE_SUPER_INTERWORKING,  \
 499      "" },                                                                 \
 500   {"caller-super-interworking",     THUMB_FLAG_CALLER_SUPER_INTERWORKING,  \
 501    N_("Thumb: Assume function pointers may go to non-Thumb aware code") }, \
 502   {"no-caller-super-interworking", -THUMB_FLAG_CALLER_SUPER_INTERWORKING,  \
 503    "" },                                                                   \
 504   {"cirrus-fix-invalid-insns",      CIRRUS_FIX_INVALID_INSNS,              \
 505    N_("Cirrus: Place NOPs to avoid invalid instruction combinations") },   \
 506   {"no-cirrus-fix-invalid-insns",  -CIRRUS_FIX_INVALID_INSNS,              \
 507    N_("Cirrus: Do not break up invalid instruction combinations with NOPs") },\
 508   SUBTARGET_SWITCHES                                                       \
 509   {"",                          TARGET_DEFAULT, "" }                       \
 510 }
 511
 512 #define TARGET_OPTIONS                                          \
 513 {                                                               \
 514   {"cpu=",  & arm_select[0].string,                             \
 515    N_("Specify the name of the target CPU"), 0},                \
 516   {"arch=", & arm_select[1].string,                             \
 517    N_("Specify the name of the target architecture"), 0},       \
 518   {"tune=", & arm_select[2].string, "", 0},                     \
 519   {"fpe=",  & target_fp_name, "" , 0},                          \
 520   {"fp=",   & target_fp_name,                                   \
 521    N_("Specify the version of the floating point emulator"), 0},\
 522   {"structure-size-boundary=", & structure_size_string,         \
 523    N_("Specify the minimum bit alignment of structures"), 0},   \
 524   {"pic-register=", & arm_pic_register_string,                  \
 525    N_("Specify the register to be used for PIC addressing"), 0} \
 526 }
 527
 528 /* Support for a compile-time default CPU, et cetera.  The rules are:
 529    --with-arch is ignored if -march or -mcpu are specified.
 530    --with-cpu is ignored if -march or -mcpu are specified, and is overridden
 531     by --with-arch.
 532    --with-tune is ignored if -mtune or -mcpu are specified (but not affected
 533      by -march).
 534    --with-float is ignored if -mhard-float or -msoft-float are
 535     specified.  */
 536 #define OPTION_DEFAULT_SPECS \
 537   {"arch", "%{!march=*:%{!mcpu=*:-march=%(VALUE)}}" }, \
 538   {"cpu", "%{!march=*:%{!mcpu=*:-mcpu=%(VALUE)}}" }, \
 539   {"tune", "%{!mcpu=*:%{!mtune=*:-mtune=%(VALUE)}}" }, \
 540   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }
 541
 542 struct arm_cpu_select
 543 {
 544   const char *              string;
 545   const char *              name;
 546   const struct processors * processors;
 547 };
 548
 549 /* This is a magic array.  If the user specifies a command line switch
 550    which matches one of the entries in TARGET_OPTIONS then the corresponding
 551    string pointer will be set to the value specified by the user.  */
 552 extern struct arm_cpu_select arm_select[];
 553
 554 enum prog_mode_type
 555 {
 556   prog_mode26,
 557   prog_mode32
 558 };
 559
 560 /* Recast the program mode class to be the prog_mode attribute */
 561 #define arm_prog_mode ((enum attr_prog_mode) arm_prgmode)
 562
 563 extern enum prog_mode_type arm_prgmode;
 564
 565 /* What sort of floating point unit do we have? Hardware or software.
 566    If software, is it issue 2 or issue 3?  */
 567 enum fputype
 568 {
 569   /* Software floating point, FPA style double fmt.  */
 570   FPUTYPE_SOFT_FPA,
 571   /* Full FPA support.  */
 572   FPUTYPE_FPA,
 573   /* Emulated FPA hardware, Issue 2 emulator (no LFM/SFM).  */
 574   FPUTYPE_FPA_EMU2,
 575   /* Emulated FPA hardware, Issue 3 emulator.  */
 576   FPUTYPE_FPA_EMU3,
 577   /* Cirrus Maverick floating point co-processor.  */
 578   FPUTYPE_MAVERICK
 579 };
 580
 581 /* Recast the floating point class to be the floating point attribute.  */
 582 #define arm_fpu_attr ((enum attr_fpu) arm_fpu_tune)
 583
 584 /* What type of floating point to tune for */
 585 extern enum fputype arm_fpu_tune;
 586
 587 /* What type of floating point instructions are available */
 588 extern enum fputype arm_fpu_arch;
 589
 590 /* Default floating point architecture.  Override in sub-target if
 591    necessary.  */
 592 #ifndef FPUTYPE_DEFAULT
 593 #define FPUTYPE_DEFAULT FPUTYPE_FPA_EMU2
 594 #endif
 595
 596 #if TARGET_CPU_DEFAULT == TARGET_CPU_ep9312
 597 #undef  FPUTYPE_DEFAULT
 598 #define FPUTYPE_DEFAULT FPUTYPE_MAVERICK
 599 #endif
 600
 601 /* Nonzero if the processor has a fast multiply insn, and one that does
 602    a 64-bit multiply of two 32-bit values.  */
 603 extern int arm_fast_multiply;
 604
 605 /* Nonzero if this chip supports the ARM Architecture 4 extensions */
 606 extern int arm_arch4;
 607
 608 /* Nonzero if this chip supports the ARM Architecture 5 extensions */
 609 extern int arm_arch5;
 610
 611 /* Nonzero if this chip supports the ARM Architecture 5E extensions */
 612 extern int arm_arch5e;
 613
 614 /* Nonzero if this chip can benefit from load scheduling.  */
 615 extern int arm_ld_sched;
 616
 617 /* Nonzero if generating thumb code.  */
 618 extern int thumb_code;
 619
 620 /* Nonzero if this chip is a StrongARM.  */
 621 extern int arm_is_strong;
 622
 623 /* Nonzero if this chip is a Cirrus variant.  */
 624 extern int arm_is_cirrus;
 625
 626 /* Nonzero if this chip is an XScale.  */
 627 extern int arm_arch_xscale;
 628
 629 /* Nonzero if tuning for XScale  */
 630 extern int arm_tune_xscale;
 631
 632 /* Nonzero if this chip is an ARM6 or an ARM7.  */
 633 extern int arm_is_6_or_7;
 634
 635 #ifndef TARGET_DEFAULT
 636 #define TARGET_DEFAULT  (ARM_FLAG_APCS_FRAME)
 637 #endif
 638
 639 /* The frame pointer register used in gcc has nothing to do with debugging;
 640    that is controlled by the APCS-FRAME option.  */
 641 #define CAN_DEBUG_WITHOUT_FP
 642
 643 #undef  TARGET_MEM_FUNCTIONS
 644 #define TARGET_MEM_FUNCTIONS 1
 645
 646 #define OVERRIDE_OPTIONS  arm_override_options ()
 647
 648 /* Nonzero if PIC code requires explicit qualifiers to generate
 649    PLT and GOT relocs rather than the assembler doing so implicitly.
 650    Subtargets can override these if required.  */
 651 #ifndef NEED_GOT_RELOC
 652 #define NEED_GOT_RELOC  0
 653 #endif
 654 #ifndef NEED_PLT_RELOC
 655 #define NEED_PLT_RELOC  0
 656 #endif
 657
 658 /* Nonzero if we need to refer to the GOT with a PC-relative
 659    offset.  In other words, generate
 660
 661    .word        _GLOBAL_OFFSET_TABLE_ - [. - (.Lxx + 8)]
 662
 663    rather than
 664
 665    .word        _GLOBAL_OFFSET_TABLE_ - (.Lxx + 8)
 666
 667    The default is true, which matches NetBSD.  Subtargets can
 668    override this if required.  */
 669 #ifndef GOT_PCREL
 670 #define GOT_PCREL   1
 671 #endif
 672 \f
 673 /* Target machine storage Layout.  */
 674
 675
 676 /* Define this macro if it is advisable to hold scalars in registers
 677    in a wider mode than that declared by the program.  In such cases,
 678    the value is constrained to be within the bounds of the declared
 679    type, but kept valid in the wider mode.  The signedness of the
 680    extension may differ from that of the type.  */
 681
 682 /* It is far faster to zero extend chars than to sign extend them */
 683
 684 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
 685   if (GET_MODE_CLASS (MODE) == MODE_INT         \
 686       && GET_MODE_SIZE (MODE) < 4)              \
 687     {                                           \
 688       if (MODE == QImode)                       \
 689         UNSIGNEDP = 1;                          \
 690       else if (MODE == HImode)                  \
 691         UNSIGNEDP = TARGET_MMU_TRAPS != 0;      \
 692       (MODE) = SImode;                          \
 693     }
 694
 695 /* Define this macro if the promotion described by `PROMOTE_MODE'
 696    should also be done for outgoing function arguments.  */
 697 /* This is required to ensure that push insns always push a word.  */
 698 #define PROMOTE_FUNCTION_ARGS
 699
 700 /* Define this if most significant bit is lowest numbered
 701    in instructions that operate on numbered bit-fields.  */
 702 #define BITS_BIG_ENDIAN  0
 703
 704 /* Define this if most significant byte of a word is the lowest numbered.
 705    Most ARM processors are run in little endian mode, so that is the default.
 706    If you want to have it run-time selectable, change the definition in a
 707    cover file to be TARGET_BIG_ENDIAN.  */
 708 #define BYTES_BIG_ENDIAN  (TARGET_BIG_END != 0)
 709
 710 /* Define this if most significant word of a multiword number is the lowest
 711    numbered.
 712    This is always false, even when in big-endian mode.  */
 713 #define WORDS_BIG_ENDIAN  (BYTES_BIG_ENDIAN && ! TARGET_LITTLE_WORDS)
 714
 715 /* LIBGCC2_WORDS_BIG_ENDIAN has to be a constant, so we define this based
 716    on processor pre-defineds when compiling libgcc2.c.  */
 717 #if defined(__ARMEB__) && !defined(__ARMWEL__)
 718 #define LIBGCC2_WORDS_BIG_ENDIAN 1
 719 #else
 720 #define LIBGCC2_WORDS_BIG_ENDIAN 0
 721 #endif
 722
 723 /* Define this if most significant word of doubles is the lowest numbered.
 724    The rules are different based on whether or not we use FPA-format,
 725    VFP-format or some other floating point co-processor's format doubles.  */
 726 #define FLOAT_WORDS_BIG_ENDIAN (arm_float_words_big_endian ())
 727
 728 #define UNITS_PER_WORD  4
 729
 730 #define PARM_BOUNDARY   32
 731
 732 #define STACK_BOUNDARY  32
 733
 734 #define PREFERRED_STACK_BOUNDARY (TARGET_ATPCS ? 64 : 32)
 735
 736 #define FUNCTION_BOUNDARY  32
 737
 738 /* The lowest bit is used to indicate Thumb-mode functions, so the
 739    vbit must go into the delta field of pointers to member
 740    functions.  */
 741 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
 742
 743 #define EMPTY_FIELD_BOUNDARY  32
 744
 745 #define BIGGEST_ALIGNMENT  32
 746
 747 /* Make strings word-aligned so strcpy from constants will be faster.  */
 748 #define CONSTANT_ALIGNMENT_FACTOR (TARGET_THUMB || ! arm_arch_xscale ? 1 : 2)
 749
 750 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                          \
 751   ((TREE_CODE (EXP) == STRING_CST                               \
 752     && (ALIGN) < BITS_PER_WORD * CONSTANT_ALIGNMENT_FACTOR)     \
 753    ? BITS_PER_WORD * CONSTANT_ALIGNMENT_FACTOR : (ALIGN))
 754
 755 /* Setting STRUCTURE_SIZE_BOUNDARY to 32 produces more efficient code, but the
 756    value set in previous versions of this toolchain was 8, which produces more
 757    compact structures.  The command line option -mstructure_size_boundary=<n>
 758    can be used to change this value.  For compatibility with the ARM SDK
 759    however the value should be left at 32.  ARM SDT Reference Manual (ARM DUI
 760    0020D) page 2-20 says "Structures are aligned on word boundaries".  */
 761 #define STRUCTURE_SIZE_BOUNDARY arm_structure_size_boundary
 762 extern int arm_structure_size_boundary;
 763
 764 /* This is the value used to initialize arm_structure_size_boundary.  If a
 765    particular arm target wants to change the default value it should change
 766    the definition of this macro, not STRUCTURE_SIZE_BOUNDARY.  See netbsd.h
 767    for an example of this.  */
 768 #ifndef DEFAULT_STRUCTURE_SIZE_BOUNDARY
 769 #define DEFAULT_STRUCTURE_SIZE_BOUNDARY 32
 770 #endif
 771
 772 /* Used when parsing command line option -mstructure_size_boundary.  */
 773 extern const char * structure_size_string;
 774
 775 /* Nonzero if move instructions will actually fail to work
 776    when given unaligned data.  */
 777 #define STRICT_ALIGNMENT 1
 778 \f
 779 /* Standard register usage.  */
 780
 781 /* Register allocation in ARM Procedure Call Standard (as used on RISCiX):
 782    (S - saved over call).
 783
 784         r0         *    argument word/integer result
 785         r1-r3           argument word
 786
 787         r4-r8        S  register variable
 788         r9           S  (rfp) register variable (real frame pointer)
 789
 790         r10        F S  (sl) stack limit (used by -mapcs-stack-check)
 791         r11        F S  (fp) argument pointer
 792         r12             (ip) temp workspace
 793         r13        F S  (sp) lower end of current stack frame
 794         r14             (lr) link address/workspace
 795         r15        F    (pc) program counter
 796
 797         f0              floating point result
 798         f1-f3           floating point scratch
 799
 800         f4-f7        S  floating point variable
 801
 802         cc              This is NOT a real register, but is used internally
 803                         to represent things that use or set the condition
 804                         codes.
 805         sfp             This isn't either.  It is used during rtl generation
 806                         since the offset between the frame pointer and the
 807                         auto's isn't known until after register allocation.
 808         afp             Nor this, we only need this because of non-local
 809                         goto.  Without it fp appears to be used and the
 810                         elimination code won't get rid of sfp.  It tracks
 811                         fp exactly at all times.
 812
 813    *: See CONDITIONAL_REGISTER_USAGE  */
 814
 815 /*
 816         mvf0            Cirrus floating point result
 817         mvf1-mvf3       Cirrus floating point scratch
 818         mvf4-mvf15   S  Cirrus floating point variable.  */
 819
 820 /* The stack backtrace structure is as follows:
 821   fp points to here:  |  save code pointer  |      [fp]
 822                       |  return link value  |      [fp, #-4]
 823                       |  return sp value    |      [fp, #-8]
 824                       |  return fp value    |      [fp, #-12]
 825                      [|  saved r10 value    |]
 826                      [|  saved r9 value     |]
 827                      [|  saved r8 value     |]
 828                      [|  saved r7 value     |]
 829                      [|  saved r6 value     |]
 830                      [|  saved r5 value     |]
 831                      [|  saved r4 value     |]
 832                      [|  saved r3 value     |]
 833                      [|  saved r2 value     |]
 834                      [|  saved r1 value     |]
 835                      [|  saved r0 value     |]
 836                      [|  saved f7 value     |]     three words
 837                      [|  saved f6 value     |]     three words
 838                      [|  saved f5 value     |]     three words
 839                      [|  saved f4 value     |]     three words
 840   r0-r3 are not normally saved in a C function.  */
 841
 842 /* 1 for registers that have pervasive standard uses
 843    and are not available for the register allocator.  */
 844 #define FIXED_REGISTERS  \
 845 {                        \
 846   0,0,0,0,0,0,0,0,       \
 847   0,0,0,0,0,1,0,1,       \
 848   0,0,0,0,0,0,0,0,       \
 849   1,1,1,                \
 850   1,1,1,1,1,1,1,1,      \
 851   1,1,1,1,1,1,1,1       \
 852 }
 853
 854 /* 1 for registers not available across function calls.
 855    These must include the FIXED_REGISTERS and also any
 856    registers that can be used without being saved.
 857    The latter must include the registers where values are returned
 858    and the register where structure-value addresses are passed.
 859    Aside from that, you can include as many other registers as you like.
 860    The CC is not preserved over function calls on the ARM 6, so it is
 861    easier to assume this for all.  SFP is preserved, since FP is. */
 862 #define CALL_USED_REGISTERS  \
 863 {                            \
 864   1,1,1,1,0,0,0,0,           \
 865   0,0,0,0,1,1,1,1,           \
 866   1,1,1,1,0,0,0,0,           \
 867   1,1,1,                     \
 868   1,1,1,1,1,1,1,1,           \
 869   1,1,1,1,1,1,1,1            \
 870 }
 871
 872 #ifndef SUBTARGET_CONDITIONAL_REGISTER_USAGE
 873 #define SUBTARGET_CONDITIONAL_REGISTER_USAGE
 874 #endif
 875
 876 #define CONDITIONAL_REGISTER_USAGE                              \
 877 {                                                               \
 878   int regno;                                                    \
 879                                                                 \
 880   if (TARGET_SOFT_FLOAT || TARGET_THUMB)                        \
 881     {                                                           \
 882       for (regno = FIRST_ARM_FP_REGNUM;                         \
 883            regno <= LAST_ARM_FP_REGNUM; ++regno)                \
 884         fixed_regs[regno] = call_used_regs[regno] = 1;          \
 885     }                                                           \
 886                                                                 \
 887   if (TARGET_CIRRUS)                                            \
 888     {                                                           \
 889       for (regno = FIRST_ARM_FP_REGNUM;                         \
 890            regno <= LAST_ARM_FP_REGNUM; ++ regno)               \
 891         fixed_regs[regno] = call_used_regs[regno] = 1;          \
 892       for (regno = FIRST_CIRRUS_FP_REGNUM;                      \
 893            regno <= LAST_CIRRUS_FP_REGNUM; ++ regno)            \
 894         {                                                       \
 895           fixed_regs[regno] = 0;                                \
 896           call_used_regs[regno] = regno < FIRST_CIRRUS_FP_REGNUM + 4; \
 897         }                                                       \
 898     }                                                           \
 899                                                                 \
 900   if ((unsigned) PIC_OFFSET_TABLE_REGNUM != INVALID_REGNUM)     \
 901     {                                                           \
 902       fixed_regs[PIC_OFFSET_TABLE_REGNUM] = 1;                  \
 903       call_used_regs[PIC_OFFSET_TABLE_REGNUM] = 1;              \
 904     }                                                           \
 905   else if (TARGET_APCS_STACK)                                   \
 906     {                                                           \
 907       fixed_regs[10]     = 1;                                   \
 908       call_used_regs[10] = 1;                                   \
 909     }                                                           \
 910   if (TARGET_APCS_FRAME)                                        \
 911     {                                                           \
 912       fixed_regs[ARM_HARD_FRAME_POINTER_REGNUM] = 1;            \
 913       call_used_regs[ARM_HARD_FRAME_POINTER_REGNUM] = 1;        \
 914     }                                                           \
 915   SUBTARGET_CONDITIONAL_REGISTER_USAGE                          \
 916 }
 917
 918 /* These are a couple of extensions to the formats accepted
 919    by asm_fprintf:
 920      %@ prints out ASM_COMMENT_START
 921      %r prints out REGISTER_PREFIX reg_names[arg]  */
 922 #define ASM_FPRINTF_EXTENSIONS(FILE, ARGS, P)           \
 923   case '@':                                             \
 924     fputs (ASM_COMMENT_START, FILE);                    \
 925     break;                                              \
 926                                                         \
 927   case 'r':                                             \
 928     fputs (REGISTER_PREFIX, FILE);                      \
 929     fputs (reg_names [va_arg (ARGS, int)], FILE);       \
 930     break;
 931
 932 /* Round X up to the nearest word.  */
 933 #define ROUND_UP_WORD(X) (((X) + 3) & ~3)
 934
 935 /* Convert fron bytes to ints.  */
 936 #define ARM_NUM_INTS(X) (((X) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
 937
 938 /* The number of (integer) registers required to hold a quantity of type MODE.  */
 939 #define ARM_NUM_REGS(MODE)                              \
 940   ARM_NUM_INTS (GET_MODE_SIZE (MODE))
 941
 942 /* The number of (integer) registers required to hold a quantity of TYPE MODE.  */
 943 #define ARM_NUM_REGS2(MODE, TYPE)                   \
 944   ARM_NUM_INTS ((MODE) == BLKmode ?             \
 945   int_size_in_bytes (TYPE) : GET_MODE_SIZE (MODE))
 946
 947 /* The number of (integer) argument register available.  */
 948 #define NUM_ARG_REGS            4
 949
 950 /* Return the regiser number of the N'th (integer) argument.  */
 951 #define ARG_REGISTER(N)         (N - 1)
 952
 953 #if 0 /* FIXME: The ARM backend has special code to handle structure
 954          returns, and will reserve its own hidden first argument.  So
 955          if this macro is enabled a *second* hidden argument will be
 956          reserved, which will break binary compatibility with old
 957          toolchains and also thunk handling.  One day this should be
 958          fixed.  */
 959 /* RTX for structure returns.  NULL means use a hidden first argument.  */
 960 #define STRUCT_VALUE            0
 961 #else
 962 /* Register in which address to store a structure value
 963    is passed to a function.  */
 964 #define STRUCT_VALUE_REGNUM     ARG_REGISTER (1)
 965 #endif
 966
 967 /* Specify the registers used for certain standard purposes.
 968    The values of these macros are register numbers.  */
 969
 970 /* The number of the last argument register.  */
 971 #define LAST_ARG_REGNUM         ARG_REGISTER (NUM_ARG_REGS)
 972
 973 /* The number of the last "lo" register (thumb).  */
 974 #define LAST_LO_REGNUM          7
 975
 976 /* The register that holds the return address in exception handlers.  */
 977 #define EXCEPTION_LR_REGNUM     2
 978
 979 /* The native (Norcroft) Pascal compiler for the ARM passes the static chain
 980    as an invisible last argument (possible since varargs don't exist in
 981    Pascal), so the following is not true.  */
 982 #define STATIC_CHAIN_REGNUM     (TARGET_ARM ? 12 : 9)
 983
 984 /* Define this to be where the real frame pointer is if it is not possible to
 985    work out the offset between the frame pointer and the automatic variables
 986    until after register allocation has taken place.  FRAME_POINTER_REGNUM
 987    should point to a special register that we will make sure is eliminated.
 988
 989    For the Thumb we have another problem.  The TPCS defines the frame pointer
 990    as r11, and GCC believes that it is always possible to use the frame pointer
 991    as base register for addressing purposes.  (See comments in
 992    find_reloads_address()).  But - the Thumb does not allow high registers,
 993    including r11, to be used as base address registers.  Hence our problem.
 994
 995    The solution used here, and in the old thumb port is to use r7 instead of
 996    r11 as the hard frame pointer and to have special code to generate
 997    backtrace structures on the stack (if required to do so via a command line
 998    option) using r11.  This is the only 'user visible' use of r11 as a frame
 999    pointer.  */
1000 #define ARM_HARD_FRAME_POINTER_REGNUM   11
1001 #define THUMB_HARD_FRAME_POINTER_REGNUM  7
1002
1003 #define HARD_FRAME_POINTER_REGNUM               \
1004   (TARGET_ARM                                   \
1005    ? ARM_HARD_FRAME_POINTER_REGNUM              \
1006    : THUMB_HARD_FRAME_POINTER_REGNUM)
1007
1008 #define FP_REGNUM                       HARD_FRAME_POINTER_REGNUM
1009
1010 /* Register to use for pushing function arguments.  */
1011 #define STACK_POINTER_REGNUM    SP_REGNUM
1012
1013 /* ARM floating pointer registers.  */
1014 #define FIRST_ARM_FP_REGNUM     16
1015 #define LAST_ARM_FP_REGNUM      23
1016
1017 /* Base register for access to local variables of the function.  */
1018 #define FRAME_POINTER_REGNUM    25
1019
1020 /* Base register for access to arguments of the function.  */
1021 #define ARG_POINTER_REGNUM      26
1022
1023 #define FIRST_CIRRUS_FP_REGNUM  27
1024 #define LAST_CIRRUS_FP_REGNUM   42
1025 #define IS_CIRRUS_REGNUM(REGNUM) \
1026   (((REGNUM) >= FIRST_CIRRUS_FP_REGNUM) && ((REGNUM) <= LAST_CIRRUS_FP_REGNUM))
1027
1028 /* The number of hard registers is 16 ARM + 8 FPA + 1 CC + 1 SFP + 1 AFP.  */
1029 /* + 16 Cirrus registers take us up to 43.  */
1030 #define FIRST_PSEUDO_REGISTER   43
1031
1032 /* Value should be nonzero if functions must have frame pointers.
1033    Zero means the frame pointer need not be set up (and parms may be accessed
1034    via the stack pointer) in functions that seem suitable.
1035    If we have to have a frame pointer we might as well make use of it.
1036    APCS says that the frame pointer does not need to be pushed in leaf
1037    functions, or simple tail call functions.  */
1038 #define FRAME_POINTER_REQUIRED                                  \
1039   (current_function_has_nonlocal_label                          \
1040    || (TARGET_ARM && TARGET_APCS_FRAME && ! leaf_function_p ()))
1041
1042 /* Return number of consecutive hard regs needed starting at reg REGNO
1043    to hold something of mode MODE.
1044    This is ordinarily the length in words of a value of mode MODE
1045    but can be less for certain modes in special long registers.
1046
1047    On the ARM regs are UNITS_PER_WORD bits wide; FPA regs can hold any FP
1048    mode.  */
1049 #define HARD_REGNO_NREGS(REGNO, MODE)   \
1050   ((TARGET_ARM                          \
1051     && REGNO >= FIRST_ARM_FP_REGNUM     \
1052     && REGNO != FRAME_POINTER_REGNUM    \
1053     && REGNO != ARG_POINTER_REGNUM)     \
1054    ? 1 : ARM_NUM_REGS (MODE))
1055
1056 /* Return true if REGNO is suitable for holding a quantity of type MODE.  */
1057 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1058   arm_hard_regno_mode_ok ((REGNO), (MODE))
1059
1060 /* Value is 1 if it is a good idea to tie two pseudo registers
1061    when one has mode MODE1 and one has mode MODE2.
1062    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1063    for any hard reg, then this must be 0 for correct output.  */
1064 #define MODES_TIEABLE_P(MODE1, MODE2)  \
1065   (GET_MODE_CLASS (MODE1) == GET_MODE_CLASS (MODE2))
1066
1067 /* The order in which register should be allocated.  It is good to use ip
1068    since no saving is required (though calls clobber it) and it never contains
1069    function parameters.  It is quite good to use lr since other calls may
1070    clobber it anyway.  Allocate r0 through r3 in reverse order since r3 is
1071    least likely to contain a function parameter; in addition results are
1072    returned in r0.  */
1073 #define REG_ALLOC_ORDER             \
1074 {                                   \
1075      3,  2,  1,  0, 12, 14,  4,  5, \
1076      6,  7,  8, 10,  9, 11, 13, 15, \
1077     16, 17, 18, 19, 20, 21, 22, 23, \
1078     27, 28, 29, 30, 31, 32, 33, 34, \
1079     35, 36, 37, 38, 39, 40, 41, 42, \
1080     24, 25, 26                      \
1081 }
1082
1083 /* Interrupt functions can only use registers that have already been
1084    saved by the prologue, even if they would normally be
1085    call-clobbered.  */
1086 #define HARD_REGNO_RENAME_OK(SRC, DST)                                  \
1087         (! IS_INTERRUPT (cfun->machine->func_type) ||                   \
1088                 regs_ever_live[DST])
1089 \f
1090 /* Register and constant classes.  */
1091
1092 /* Register classes: used to be simple, just all ARM regs or all FPA regs
1093    Now that the Thumb is involved it has become more complicated.  */
1094 enum reg_class
1095 {
1096   NO_REGS,
1097   FPA_REGS,
1098   CIRRUS_REGS,
1099   LO_REGS,
1100   STACK_REG,
1101   BASE_REGS,
1102   HI_REGS,
1103   CC_REG,
1104   GENERAL_REGS,
1105   ALL_REGS,
1106   LIM_REG_CLASSES
1107 };
1108
1109 #define N_REG_CLASSES  (int) LIM_REG_CLASSES
1110
1111 /* Give names of register classes as strings for dump file.   */
1112 #define REG_CLASS_NAMES  \
1113 {                       \
1114   "NO_REGS",            \
1115   "FPA_REGS",           \
1116   "CIRRUS_REGS",        \
1117   "LO_REGS",            \
1118   "STACK_REG",          \
1119   "BASE_REGS",          \
1120   "HI_REGS",            \
1121   "CC_REG",             \
1122   "GENERAL_REGS",       \
1123   "ALL_REGS",           \
1124 }
1125
1126 /* Define which registers fit in which classes.
1127    This is an initializer for a vector of HARD_REG_SET
1128    of length N_REG_CLASSES.  */
1129 #define REG_CLASS_CONTENTS              \
1130 {                                       \
1131   { 0x00000000, 0x0 },        /* NO_REGS  */    \
1132   { 0x00FF0000, 0x0 },        /* FPA_REGS */    \
1133   { 0xF8000000, 0x000007FF }, /* CIRRUS_REGS */ \
1134   { 0x000000FF, 0x0 },        /* LO_REGS */     \
1135   { 0x00002000, 0x0 },        /* STACK_REG */   \
1136   { 0x000020FF, 0x0 },        /* BASE_REGS */   \
1137   { 0x0000FF00, 0x0 },        /* HI_REGS */     \
1138   { 0x01000000, 0x0 },        /* CC_REG */      \
1139   { 0x0200FFFF, 0x0 },        /* GENERAL_REGS */\
1140   { 0xFAFFFFFF, 0x000007FF }  /* ALL_REGS */    \
1141 }
1142
1143 /* The same information, inverted:
1144    Return the class number of the smallest class containing
1145    reg number REGNO.  This could be a conditional expression
1146    or could index an array.  */
1147 #define REGNO_REG_CLASS(REGNO)  arm_regno_class (REGNO)
1148
1149 /* FPA registers can't do dubreg as all values are reformatted to internal
1150    precision.  */
1151 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)       \
1152   (GET_MODE_SIZE (FROM) != GET_MODE_SIZE (TO)           \
1153    ? reg_classes_intersect_p (FPA_REGS, (CLASS)) : 0)
1154
1155 /* The class value for index registers, and the one for base regs.  */
1156 #define INDEX_REG_CLASS  (TARGET_THUMB ? LO_REGS : GENERAL_REGS)
1157 #define BASE_REG_CLASS   (TARGET_THUMB ? LO_REGS : GENERAL_REGS)
1158
1159 /* For the Thumb the high registers cannot be used as base registers
1160    when addressing quantities in QI or HI mode; if we don't know the
1161    mode, then we must be conservative.  After reload we must also be
1162    conservative, since we can't support SP+reg addressing, and we
1163    can't fix up any bad substitutions.  */
1164 #define MODE_BASE_REG_CLASS(MODE)                                       \
1165     (TARGET_ARM ? GENERAL_REGS :                                        \
1166      (((MODE) == SImode && !reload_completed) ? BASE_REGS : LO_REGS))
1167
1168 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1169    registers explicitly used in the rtl to be used as spill registers
1170    but prevents the compiler from extending the lifetime of these
1171    registers. */
1172 #define SMALL_REGISTER_CLASSES   TARGET_THUMB
1173
1174 /* Get reg_class from a letter such as appears in the machine description.
1175    We only need constraint `f' for FPA_REGS (`r' == GENERAL_REGS) for the
1176    ARM, but several more letters for the Thumb.  */
1177 #define REG_CLASS_FROM_LETTER(C)        \
1178   (  (C) == 'f' ? FPA_REGS              \
1179    : (C) == 'v' ? CIRRUS_REGS           \
1180    : (C) == 'l' ? (TARGET_ARM ? GENERAL_REGS : LO_REGS) \
1181    : TARGET_ARM ? NO_REGS               \
1182    : (C) == 'h' ? HI_REGS               \
1183    : (C) == 'b' ? BASE_REGS             \
1184    : (C) == 'k' ? STACK_REG             \
1185    : (C) == 'c' ? CC_REG                \
1186    : NO_REGS)
1187
1188 /* The letters I, J, K, L and M in a register constraint string
1189    can be used to stand for particular ranges of immediate operands.
1190    This macro defines what the ranges are.
1191    C is the letter, and VALUE is a constant value.
1192    Return 1 if VALUE is in the range specified by C.
1193         I: immediate arithmetic operand (i.e. 8 bits shifted as required).
1194         J: valid indexing constants.
1195         K: ~value ok in rhs argument of data operand.
1196         L: -value ok in rhs argument of data operand.
1197         M: 0..32, or a power of 2  (for shifts, or mult done by shift).  */
1198 #define CONST_OK_FOR_ARM_LETTER(VALUE, C)               \
1199   ((C) == 'I' ? const_ok_for_arm (VALUE) :              \
1200    (C) == 'J' ? ((VALUE) < 4096 && (VALUE) > -4096) :   \
1201    (C) == 'K' ? (const_ok_for_arm (~(VALUE))) :         \
1202    (C) == 'L' ? (const_ok_for_arm (-(VALUE))) :         \
1203    (C) == 'M' ? (((VALUE >= 0 && VALUE <= 32))          \
1204                  || (((VALUE) & ((VALUE) - 1)) == 0))   \
1205    : 0)
1206
1207 #define CONST_OK_FOR_THUMB_LETTER(VAL, C)               \
1208   ((C) == 'I' ? (unsigned HOST_WIDE_INT) (VAL) < 256 :  \
1209    (C) == 'J' ? (VAL) > -256 && (VAL) < 0 :             \
1210    (C) == 'K' ? thumb_shiftable_const (VAL) :           \
1211    (C) == 'L' ? (VAL) > -8 && (VAL) < 8 :               \
1212    (C) == 'M' ? ((unsigned HOST_WIDE_INT) (VAL) < 1024  \
1213                    && ((VAL) & 3) == 0) :               \
1214    (C) == 'N' ? ((unsigned HOST_WIDE_INT) (VAL) < 32) : \
1215    (C) == 'O' ? ((VAL) >= -508 && (VAL) <= 508)         \
1216    : 0)
1217
1218 #define CONST_OK_FOR_LETTER_P(VALUE, C)                                 \
1219   (TARGET_ARM ?                                                         \
1220    CONST_OK_FOR_ARM_LETTER (VALUE, C) : CONST_OK_FOR_THUMB_LETTER (VALUE, C))
1221
1222 /* Constant letter 'G' for the FPA immediate constants.
1223    'H' means the same constant negated.  */
1224 #define CONST_DOUBLE_OK_FOR_ARM_LETTER(X, C)                    \
1225     ((C) == 'G' ? const_double_rtx_ok_for_fpa (X) :             \
1226      (C) == 'H' ? neg_const_double_rtx_ok_for_fpa (X) : 0)
1227
1228 #define CONST_DOUBLE_OK_FOR_LETTER_P(X, C)                      \
1229   (TARGET_ARM ?                                                 \
1230    CONST_DOUBLE_OK_FOR_ARM_LETTER (X, C) : 0)
1231
1232 /* For the ARM, `Q' means that this is a memory operand that is just
1233    an offset from a register.
1234    `S' means any symbol that has the SYMBOL_REF_FLAG set or a CONSTANT_POOL
1235    address.  This means that the symbol is in the text segment and can be
1236    accessed without using a load. */
1237
1238 #define EXTRA_CONSTRAINT_ARM(OP, C)                                         \
1239   ((C) == 'Q' ? GET_CODE (OP) == MEM && GET_CODE (XEXP (OP, 0)) == REG :    \
1240    (C) == 'R' ? (GET_CODE (OP) == MEM                                       \
1241                  && GET_CODE (XEXP (OP, 0)) == SYMBOL_REF                   \
1242                  && CONSTANT_POOL_ADDRESS_P (XEXP (OP, 0))) :               \
1243    (C) == 'S' ? (optimize > 0 && CONSTANT_ADDRESS_P (OP)) :                 \
1244    (C) == 'T' ? cirrus_memory_offset (OP) :                                 \
1245    0)
1246
1247 #define EXTRA_CONSTRAINT_THUMB(X, C)                                    \
1248   ((C) == 'Q' ? (GET_CODE (X) == MEM                                    \
1249                  && GET_CODE (XEXP (X, 0)) == LABEL_REF) : 0)
1250
1251 #define EXTRA_CONSTRAINT(X, C)                                          \
1252   (TARGET_ARM ?                                                         \
1253    EXTRA_CONSTRAINT_ARM (X, C) : EXTRA_CONSTRAINT_THUMB (X, C))
1254
1255 /* Given an rtx X being reloaded into a reg required to be
1256    in class CLASS, return the class of reg to actually use.
1257    In general this is just CLASS, but for the Thumb we prefer
1258    a LO_REGS class or a subset.  */
1259 #define PREFERRED_RELOAD_CLASS(X, CLASS)        \
1260   (TARGET_ARM ? (CLASS) :                       \
1261    ((CLASS) == BASE_REGS ? (CLASS) : LO_REGS))
1262
1263 /* Must leave BASE_REGS reloads alone */
1264 #define THUMB_SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)              \
1265   ((CLASS) != LO_REGS && (CLASS) != BASE_REGS                           \
1266    ? ((true_regnum (X) == -1 ? LO_REGS                                  \
1267        : (true_regnum (X) + HARD_REGNO_NREGS (0, MODE) > 8) ? LO_REGS   \
1268        : NO_REGS))                                                      \
1269    : NO_REGS)
1270
1271 #define THUMB_SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)             \
1272   ((CLASS) != LO_REGS                                                   \
1273    ? ((true_regnum (X) == -1 ? LO_REGS                                  \
1274        : (true_regnum (X) + HARD_REGNO_NREGS (0, MODE) > 8) ? LO_REGS   \
1275        : NO_REGS))                                                      \
1276    : NO_REGS)
1277
1278 /* Return the register class of a scratch register needed to copy IN into
1279    or out of a register in CLASS in MODE.  If it can be done directly,
1280    NO_REGS is returned.  */
1281 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)           \
1282   (TARGET_ARM ?                                                 \
1283    (((MODE) == HImode && ! arm_arch4 && true_regnum (X) == -1)  \
1284     ? GENERAL_REGS : NO_REGS)                                   \
1285    : THUMB_SECONDARY_OUTPUT_RELOAD_CLASS (CLASS, MODE, X))
1286
1287 /* If we need to load shorts byte-at-a-time, then we need a scratch. */
1288 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)            \
1289   /* Cannot load constants into Cirrus registers.  */           \
1290   ((TARGET_CIRRUS                                               \
1291      && (CLASS) == CIRRUS_REGS                                  \
1292      && (CONSTANT_P (X) || GET_CODE (X) == SYMBOL_REF))         \
1293     ? GENERAL_REGS :                                            \
1294   (TARGET_ARM ?                                                 \
1295    (((MODE) == HImode && ! arm_arch4 && TARGET_MMU_TRAPS        \
1296      && (GET_CODE (X) == MEM                                    \
1297          || ((GET_CODE (X) == REG || GET_CODE (X) == SUBREG)    \
1298              && true_regnum (X) == -1)))                        \
1299     ? GENERAL_REGS : NO_REGS)                                   \
1300    : THUMB_SECONDARY_INPUT_RELOAD_CLASS (CLASS, MODE, X)))
1301
1302 /* Try a machine-dependent way of reloading an illegitimate address
1303    operand.  If we find one, push the reload and jump to WIN.  This
1304    macro is used in only one place: `find_reloads_address' in reload.c.
1305
1306    For the ARM, we wish to handle large displacements off a base
1307    register by splitting the addend across a MOV and the mem insn.
1308    This can cut the number of reloads needed.  */
1309 #define ARM_LEGITIMIZE_RELOAD_ADDRESS(X, MODE, OPNUM, TYPE, IND, WIN)      \
1310   do                                                                       \
1311     {                                                                      \
1312       if (GET_CODE (X) == PLUS                                             \
1313           && GET_CODE (XEXP (X, 0)) == REG                                 \
1314           && REGNO (XEXP (X, 0)) < FIRST_PSEUDO_REGISTER                   \
1315           && REG_MODE_OK_FOR_BASE_P (XEXP (X, 0), MODE)                    \
1316           && GET_CODE (XEXP (X, 1)) == CONST_INT)                          \
1317         {                                                                  \
1318           HOST_WIDE_INT val = INTVAL (XEXP (X, 1));                        \
1319           HOST_WIDE_INT low, high;                                         \
1320                                                                            \
1321           if (MODE == DImode || (TARGET_SOFT_FLOAT && MODE == DFmode))     \
1322             low = ((val & 0xf) ^ 0x8) - 0x8;                               \
1323           else if (TARGET_CIRRUS)                                          \
1324             /* Need to be careful, -256 is not a valid offset.  */         \
1325             low = val >= 0 ? (val & 0xff) : -((-val) & 0xff);              \
1326           else if (MODE == SImode                                          \
1327                    || (MODE == SFmode && TARGET_SOFT_FLOAT)                \
1328                    || ((MODE == HImode || MODE == QImode) && ! arm_arch4)) \
1329             /* Need to be careful, -4096 is not a valid offset.  */        \
1330             low = val >= 0 ? (val & 0xfff) : -((-val) & 0xfff);            \
1331           else if ((MODE == HImode || MODE == QImode) && arm_arch4)        \
1332             /* Need to be careful, -256 is not a valid offset.  */         \
1333             low = val >= 0 ? (val & 0xff) : -((-val) & 0xff);              \
1334           else if (GET_MODE_CLASS (MODE) == MODE_FLOAT                     \
1335                    && TARGET_HARD_FLOAT)                                   \
1336             /* Need to be careful, -1024 is not a valid offset.  */        \
1337             low = val >= 0 ? (val & 0x3ff) : -((-val) & 0x3ff);            \
1338           else                                                             \
1339             break;                                                         \
1340                                                                            \
1341           high = ((((val - low) & (unsigned HOST_WIDE_INT) 0xffffffff)     \
1342                    ^ (unsigned HOST_WIDE_INT) 0x80000000)                  \
1343                   - (unsigned HOST_WIDE_INT) 0x80000000);                  \
1344           /* Check for overflow or zero */                                 \
1345           if (low == 0 || high == 0 || (high + low != val))                \
1346             break;                                                         \
1347                                                                            \
1348           /* Reload the high part into a base reg; leave the low part      \
1349              in the mem.  */                                               \
1350           X = gen_rtx_PLUS (GET_MODE (X),                                  \
1351                             gen_rtx_PLUS (GET_MODE (X), XEXP (X, 0),       \
1352                                           GEN_INT (high)),                 \
1353                             GEN_INT (low));                                \
1354           push_reload (XEXP (X, 0), NULL_RTX, &XEXP (X, 0), NULL,          \
1355                        MODE_BASE_REG_CLASS (MODE), GET_MODE (X),           \
1356                        VOIDmode, 0, 0, OPNUM, TYPE);                       \
1357           goto WIN;                                                        \
1358         }                                                                  \
1359     }                                                                      \
1360   while (0)
1361
1362 /* ??? If an HImode FP+large_offset address is converted to an HImode
1363    SP+large_offset address, then reload won't know how to fix it.  It sees
1364    only that SP isn't valid for HImode, and so reloads the SP into an index
1365    register, but the resulting address is still invalid because the offset
1366    is too big.  We fix it here instead by reloading the entire address.  */
1367 /* We could probably achieve better results by defining PROMOTE_MODE to help
1368    cope with the variances between the Thumb's signed and unsigned byte and
1369    halfword load instructions.  */
1370 #define THUMB_LEGITIMIZE_RELOAD_ADDRESS(X, MODE, OPNUM, TYPE, IND_LEVELS, WIN)  \
1371 {                                                                       \
1372   if (GET_CODE (X) == PLUS                                              \
1373       && GET_MODE_SIZE (MODE) < 4                                       \
1374       && GET_CODE (XEXP (X, 0)) == REG                                  \
1375       && XEXP (X, 0) == stack_pointer_rtx                               \
1376       && GET_CODE (XEXP (X, 1)) == CONST_INT                            \
1377       && ! thumb_legitimate_offset_p (MODE, INTVAL (XEXP (X, 1))))      \
1378     {                                                                   \
1379       rtx orig_X = X;                                                   \
1380       X = copy_rtx (X);                                                 \
1381       push_reload (orig_X, NULL_RTX, &X, NULL,                          \
1382                    MODE_BASE_REG_CLASS (MODE),                          \
1383                    Pmode, VOIDmode, 0, 0, OPNUM, TYPE);                 \
1384       goto WIN;                                                         \
1385     }                                                                   \
1386 }
1387
1388 #define LEGITIMIZE_RELOAD_ADDRESS(X, MODE, OPNUM, TYPE, IND_LEVELS, WIN)   \
1389   if (TARGET_ARM)                                                          \
1390     ARM_LEGITIMIZE_RELOAD_ADDRESS (X, MODE, OPNUM, TYPE, IND_LEVELS, WIN); \
1391   else                                                                     \
1392     THUMB_LEGITIMIZE_RELOAD_ADDRESS (X, MODE, OPNUM, TYPE, IND_LEVELS, WIN)
1393
1394 /* Return the maximum number of consecutive registers
1395    needed to represent mode MODE in a register of class CLASS.
1396    ARM regs are UNITS_PER_WORD bits while FPA regs can hold any FP mode */
1397 #define CLASS_MAX_NREGS(CLASS, MODE)  \
1398   (((CLASS) == FPA_REGS || (CLASS) == CIRRUS_REGS) ? 1 : ARM_NUM_REGS (MODE))
1399
1400 /* If defined, gives a class of registers that cannot be used as the
1401    operand of a SUBREG that changes the mode of the object illegally.  */
1402
1403 /* Moves between FPA_REGS and GENERAL_REGS are two memory insns.  */
1404 #define REGISTER_MOVE_COST(MODE, FROM, TO)              \
1405   (TARGET_ARM ?                                         \
1406    ((FROM) == FPA_REGS && (TO) != FPA_REGS ? 20 :       \
1407     (FROM) != FPA_REGS && (TO) == FPA_REGS ? 20 :       \
1408     (FROM) == CIRRUS_REGS && (TO) != CIRRUS_REGS ? 20 : \
1409     (FROM) != CIRRUS_REGS && (TO) == CIRRUS_REGS ? 20 : \
1410    2)                                                   \
1411    :                                                    \
1412    ((FROM) == HI_REGS || (TO) == HI_REGS) ? 4 : 2)
1413 \f
1414 /* Stack layout; function entry, exit and calling.  */
1415
1416 /* Define this if pushing a word on the stack
1417    makes the stack pointer a smaller address.  */
1418 #define STACK_GROWS_DOWNWARD  1
1419
1420 /* Define this if the nominal address of the stack frame
1421    is at the high-address end of the local variables;
1422    that is, each additional local variable allocated
1423    goes at a more negative offset in the frame.  */
1424 #define FRAME_GROWS_DOWNWARD 1
1425
1426 /* Offset within stack frame to start allocating local variables at.
1427    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1428    first local allocated.  Otherwise, it is the offset to the BEGINNING
1429    of the first local allocated.  */
1430 #define STARTING_FRAME_OFFSET  0
1431
1432 /* If we generate an insn to push BYTES bytes,
1433    this says how many the stack pointer really advances by.  */
1434 /* The push insns do not do this rounding implicitly.
1435    So don't define this. */
1436 /* #define PUSH_ROUNDING(NPUSHED)  ROUND_UP_WORD (NPUSHED) */
1437
1438 /* Define this if the maximum size of all the outgoing args is to be
1439    accumulated and pushed during the prologue.  The amount can be
1440    found in the variable current_function_outgoing_args_size.  */
1441 #define ACCUMULATE_OUTGOING_ARGS 1
1442
1443 /* Offset of first parameter from the argument pointer register value.  */
1444 #define FIRST_PARM_OFFSET(FNDECL)  (TARGET_ARM ? 4 : 0)
1445
1446 /* Value is the number of byte of arguments automatically
1447    popped when returning from a subroutine call.
1448    FUNDECL is the declaration node of the function (as a tree),
1449    FUNTYPE is the data type of the function (as a tree),
1450    or for a library call it is an identifier node for the subroutine name.
1451    SIZE is the number of bytes of arguments passed on the stack.
1452
1453    On the ARM, the caller does not pop any of its arguments that were passed
1454    on the stack.  */
1455 #define RETURN_POPS_ARGS(FUNDECL, FUNTYPE, SIZE)  0
1456
1457 /* Define how to find the value returned by a library function
1458    assuming the value has mode MODE.  */
1459 #define LIBCALL_VALUE(MODE)  \
1460   (TARGET_ARM && TARGET_HARD_FLOAT && GET_MODE_CLASS (MODE) == MODE_FLOAT \
1461    ? gen_rtx_REG (MODE, FIRST_ARM_FP_REGNUM) \
1462    : TARGET_ARM && TARGET_CIRRUS && GET_MODE_CLASS (MODE) == MODE_FLOAT \
1463    ? gen_rtx_REG (MODE, FIRST_CIRRUS_FP_REGNUM)                         \
1464    : gen_rtx_REG (MODE, ARG_REGISTER (1)))
1465
1466 /* Define how to find the value returned by a function.
1467    VALTYPE is the data type of the value (as a tree).
1468    If the precise function being called is known, FUNC is its FUNCTION_DECL;
1469    otherwise, FUNC is 0.  */
1470 #define FUNCTION_VALUE(VALTYPE, FUNC) \
1471   LIBCALL_VALUE (TYPE_MODE (VALTYPE))
1472
1473 /* 1 if N is a possible register number for a function value.
1474    On the ARM, only r0 and f0 can return results.  */
1475 /* On a Cirrus chip, mvf0 can return results.  */
1476 #define FUNCTION_VALUE_REGNO_P(REGNO)  \
1477   ((REGNO) == ARG_REGISTER (1) \
1478    || (TARGET_ARM && ((REGNO) == FIRST_CIRRUS_FP_REGNUM) && TARGET_CIRRUS) \
1479    || (TARGET_ARM && ((REGNO) == FIRST_ARM_FP_REGNUM) && TARGET_HARD_FLOAT))
1480
1481 /* How large values are returned */
1482 /* A C expression which can inhibit the returning of certain function values
1483    in registers, based on the type of value. */
1484 #define RETURN_IN_MEMORY(TYPE) arm_return_in_memory (TYPE)
1485
1486 /* Define DEFAULT_PCC_STRUCT_RETURN to 1 if all structure and union return
1487    values must be in memory.  On the ARM, they need only do so if larger
1488    than a word, or if they contain elements offset from zero in the struct. */
1489 #define DEFAULT_PCC_STRUCT_RETURN 0
1490
1491 /* Flags for the call/call_value rtl operations set up by function_arg.  */
1492 #define CALL_NORMAL             0x00000000      /* No special processing.  */
1493 #define CALL_LONG               0x00000001      /* Always call indirect.  */
1494 #define CALL_SHORT              0x00000002      /* Never call indirect.  */
1495
1496 /* These bits describe the different types of function supported
1497    by the ARM backend.  They are exclusive.  ie a function cannot be both a
1498    normal function and an interworked function, for example.  Knowing the
1499    type of a function is important for determining its prologue and
1500    epilogue sequences.
1501    Note value 7 is currently unassigned.  Also note that the interrupt
1502    function types all have bit 2 set, so that they can be tested for easily.
1503    Note that 0 is deliberately chosen for ARM_FT_UNKNOWN so that when the
1504    machine_function structure is initialized (to zero) func_type will
1505    default to unknown.  This will force the first use of arm_current_func_type
1506    to call arm_compute_func_type.  */
1507 #define ARM_FT_UNKNOWN           0 /* Type has not yet been determined.  */
1508 #define ARM_FT_NORMAL            1 /* Your normal, straightforward function.  */
1509 #define ARM_FT_INTERWORKED       2 /* A function that supports interworking.  */
1510 #define ARM_FT_EXCEPTION_HANDLER 3 /* A C++ exception handler.  */
1511 #define ARM_FT_ISR               4 /* An interrupt service routine.  */
1512 #define ARM_FT_FIQ               5 /* A fast interrupt service routine.  */
1513 #define ARM_FT_EXCEPTION         6 /* An ARM exception handler (subcase of ISR).  */
1514
1515 #define ARM_FT_TYPE_MASK        ((1 << 3) - 1)
1516
1517 /* In addition functions can have several type modifiers,
1518    outlined by these bit masks:  */
1519 #define ARM_FT_INTERRUPT        (1 << 2) /* Note overlap with FT_ISR and above.  */
1520 #define ARM_FT_NAKED            (1 << 3) /* No prologue or epilogue.  */
1521 #define ARM_FT_VOLATILE         (1 << 4) /* Does not return.  */
1522 #define ARM_FT_NESTED           (1 << 5) /* Embedded inside another func. */
1523
1524 /* Some macros to test these flags.  */
1525 #define ARM_FUNC_TYPE(t)        (t & ARM_FT_TYPE_MASK)
1526 #define IS_INTERRUPT(t)         (t & ARM_FT_INTERRUPT)
1527 #define IS_VOLATILE(t)          (t & ARM_FT_VOLATILE)
1528 #define IS_NAKED(t)             (t & ARM_FT_NAKED)
1529 #define IS_NESTED(t)            (t & ARM_FT_NESTED)
1530
1531 /* A C structure for machine-specific, per-function data.
1532    This is added to the cfun structure.  */
1533 typedef struct machine_function GTY(())
1534 {
1535   /* Additional stack adjustment in __builtin_eh_throw.  */
1536   rtx eh_epilogue_sp_ofs;
1537   /* Records if LR has to be saved for far jumps.  */
1538   int far_jump_used;
1539   /* Records if ARG_POINTER was ever live.  */
1540   int arg_pointer_live;
1541   /* Records if the save of LR has been eliminated.  */
1542   int lr_save_eliminated;
1543   /* The size of the stack frame.  Only valid after reload.  */
1544   int frame_size;
1545   /* Records the type of the current function.  */
1546   unsigned long func_type;
1547   /* Record if the function has a variable argument list.  */
1548   int uses_anonymous_args;
1549 }
1550 machine_function;
1551
1552 /* A C type for declaring a variable that is used as the first argument of
1553    `FUNCTION_ARG' and other related values.  For some target machines, the
1554    type `int' suffices and can hold the number of bytes of argument so far.  */
1555 typedef struct
1556 {
1557   /* This is the number of registers of arguments scanned so far.  */
1558   int nregs;
1559   /* One of CALL_NORMAL, CALL_LONG or CALL_SHORT . */
1560   int call_cookie;
1561 } CUMULATIVE_ARGS;
1562
1563 /* Define where to put the arguments to a function.
1564    Value is zero to push the argument on the stack,
1565    or a hard register in which to store the argument.
1566
1567    MODE is the argument's machine mode.
1568    TYPE is the data type of the argument (as a tree).
1569     This is null for libcalls where that information may
1570     not be available.
1571    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1572     the preceding args and about the function being called.
1573    NAMED is nonzero if this argument is a named parameter
1574     (otherwise it is an extra parameter matching an ellipsis).
1575
1576    On the ARM, normally the first 16 bytes are passed in registers r0-r3; all
1577    other arguments are passed on the stack.  If (NAMED == 0) (which happens
1578    only in assign_parms, since SETUP_INCOMING_VARARGS is defined), say it is
1579    passed in the stack (function_prologue will indeed make it pass in the
1580    stack if necessary).  */
1581 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1582   arm_function_arg (&(CUM), (MODE), (TYPE), (NAMED))
1583
1584 /* For an arg passed partly in registers and partly in memory,
1585    this is the number of registers used.
1586    For args passed entirely in registers or entirely in memory, zero.  */
1587 #define FUNCTION_ARG_PARTIAL_NREGS(CUM, MODE, TYPE, NAMED)      \
1588   (    NUM_ARG_REGS > (CUM).nregs                               \
1589    && (NUM_ARG_REGS < ((CUM).nregs + ARM_NUM_REGS2 (MODE, TYPE)))       \
1590    ?   NUM_ARG_REGS - (CUM).nregs : 0)
1591
1592 /* A C expression that indicates when an argument must be passed by
1593    reference.  If nonzero for an argument, a copy of that argument is
1594    made in memory and a pointer to the argument is passed instead of
1595    the argument itself.  The pointer is passed in whatever way is
1596    appropriate for passing a pointer to that type.  */
1597 #define FUNCTION_ARG_PASS_BY_REFERENCE(CUM, MODE, TYPE, NAMED) \
1598   arm_function_arg_pass_by_reference (&CUM, MODE, TYPE, NAMED)
1599
1600 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1601    for a call to a function whose data type is FNTYPE.
1602    For a library call, FNTYPE is 0.
1603    On the ARM, the offset starts at 0.  */
1604 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, FNDECL) \
1605   arm_init_cumulative_args (&(CUM), (FNTYPE), (LIBNAME), (FNDECL))
1606
1607 /* Update the data in CUM to advance over an argument
1608    of mode MODE and data type TYPE.
1609    (TYPE is null for libcalls where that information may not be available.)  */
1610 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)    \
1611   (CUM).nregs += ARM_NUM_REGS2 (MODE, TYPE)
1612
1613 /* 1 if N is a possible register number for function argument passing.
1614    On the ARM, r0-r3 are used to pass args.  */
1615 #define FUNCTION_ARG_REGNO_P(REGNO)     (IN_RANGE ((REGNO), 0, 3))
1616
1617 /* Implement `va_arg'.  */
1618 #define EXPAND_BUILTIN_VA_ARG(valist, type) \
1619   arm_va_arg (valist, type)
1620
1621 \f
1622 /* Perform any actions needed for a function that is receiving a variable
1623    number of arguments.  CUM is as above.  MODE and TYPE are the mode and type
1624    of the current parameter.  PRETEND_SIZE is a variable that should be set to
1625    the amount of stack that must be pushed by the prolog to pretend that our
1626    caller pushed it.
1627
1628    Normally, this macro will push all remaining incoming registers on the
1629    stack and set PRETEND_SIZE to the length of the registers pushed.
1630
1631    On the ARM, PRETEND_SIZE is set in order to have the prologue push the last
1632    named arg and all anonymous args onto the stack.
1633    XXX I know the prologue shouldn't be pushing registers, but it is faster
1634    that way.  */
1635 #define SETUP_INCOMING_VARARGS(CUM, MODE, TYPE, PRETEND_SIZE, NO_RTL)   \
1636 {                                                                       \
1637   cfun->machine->uses_anonymous_args = 1;                               \
1638   if ((CUM).nregs < NUM_ARG_REGS)                                       \
1639     (PRETEND_SIZE) = (NUM_ARG_REGS - (CUM).nregs) * UNITS_PER_WORD;     \
1640 }
1641
1642 /* If your target environment doesn't prefix user functions with an
1643    underscore, you may wish to re-define this to prevent any conflicts.
1644    e.g. AOF may prefix mcount with an underscore.  */
1645 #ifndef ARM_MCOUNT_NAME
1646 #define ARM_MCOUNT_NAME "*mcount"
1647 #endif
1648
1649 /* Call the function profiler with a given profile label.  The Acorn
1650    compiler puts this BEFORE the prolog but gcc puts it afterwards.
1651    On the ARM the full profile code will look like:
1652         .data
1653         LP1
1654                 .word   0
1655         .text
1656                 mov     ip, lr
1657                 bl      mcount
1658                 .word   LP1
1659
1660    profile_function() in final.c outputs the .data section, FUNCTION_PROFILER
1661    will output the .text section.
1662
1663    The ``mov ip,lr'' seems like a good idea to stick with cc convention.
1664    ``prof'' doesn't seem to mind about this!
1665
1666    Note - this version of the code is designed to work in both ARM and
1667    Thumb modes.  */
1668 #ifndef ARM_FUNCTION_PROFILER
1669 #define ARM_FUNCTION_PROFILER(STREAM, LABELNO)          \
1670 {                                                       \
1671   char temp[20];                                        \
1672   rtx sym;                                              \
1673                                                         \
1674   asm_fprintf (STREAM, "\tmov\t%r, %r\n\tbl\t",         \
1675            IP_REGNUM, LR_REGNUM);                       \
1676   assemble_name (STREAM, ARM_MCOUNT_NAME);              \
1677   fputc ('\n', STREAM);                                 \
1678   ASM_GENERATE_INTERNAL_LABEL (temp, "LP", LABELNO);    \
1679   sym = gen_rtx (SYMBOL_REF, Pmode, temp);              \
1680   assemble_aligned_integer (UNITS_PER_WORD, sym);       \
1681 }
1682 #endif
1683
1684 #ifdef THUMB_FUNCTION_PROFILER
1685 #define FUNCTION_PROFILER(STREAM, LABELNO)              \
1686   if (TARGET_ARM)                                       \
1687     ARM_FUNCTION_PROFILER (STREAM, LABELNO)             \
1688   else                                                  \
1689     THUMB_FUNCTION_PROFILER (STREAM, LABELNO)
1690 #else
1691 #define FUNCTION_PROFILER(STREAM, LABELNO)              \
1692     ARM_FUNCTION_PROFILER (STREAM, LABELNO)
1693 #endif
1694
1695 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1696    the stack pointer does not matter.  The value is tested only in
1697    functions that have frame pointers.
1698    No definition is equivalent to always zero.
1699
1700    On the ARM, the function epilogue recovers the stack pointer from the
1701    frame.  */
1702 #define EXIT_IGNORE_STACK 1
1703
1704 #define EPILOGUE_USES(REGNO) (reload_completed && (REGNO) == LR_REGNUM)
1705
1706 /* Determine if the epilogue should be output as RTL.
1707    You should override this if you define FUNCTION_EXTRA_EPILOGUE.  */
1708 #define USE_RETURN_INSN(ISCOND)                         \
1709   (TARGET_ARM ? use_return_insn (ISCOND) : 0)
1710
1711 /* Definitions for register eliminations.
1712
1713    This is an array of structures.  Each structure initializes one pair
1714    of eliminable registers.  The "from" register number is given first,
1715    followed by "to".  Eliminations of the same "from" register are listed
1716    in order of preference.
1717
1718    We have two registers that can be eliminated on the ARM.  First, the
1719    arg pointer register can often be eliminated in favor of the stack
1720    pointer register.  Secondly, the pseudo frame pointer register can always
1721    be eliminated; it is replaced with either the stack or the real frame
1722    pointer.  Note we have to use {ARM|THUMB}_HARD_FRAME_POINTER_REGNUM
1723    because the definition of HARD_FRAME_POINTER_REGNUM is not a constant.  */
1724
1725 #define ELIMINABLE_REGS                                         \
1726 {{ ARG_POINTER_REGNUM,        STACK_POINTER_REGNUM            },\
1727  { ARG_POINTER_REGNUM,        FRAME_POINTER_REGNUM            },\
1728  { ARG_POINTER_REGNUM,        ARM_HARD_FRAME_POINTER_REGNUM   },\
1729  { ARG_POINTER_REGNUM,        THUMB_HARD_FRAME_POINTER_REGNUM },\
1730  { FRAME_POINTER_REGNUM,      STACK_POINTER_REGNUM            },\
1731  { FRAME_POINTER_REGNUM,      ARM_HARD_FRAME_POINTER_REGNUM   },\
1732  { FRAME_POINTER_REGNUM,      THUMB_HARD_FRAME_POINTER_REGNUM }}
1733
1734 /* Given FROM and TO register numbers, say whether this elimination is
1735    allowed.  Frame pointer elimination is automatically handled.
1736
1737    All eliminations are permissible.  Note that ARG_POINTER_REGNUM and
1738    HARD_FRAME_POINTER_REGNUM are in fact the same thing.  If we need a frame
1739    pointer, we must eliminate FRAME_POINTER_REGNUM into
1740    HARD_FRAME_POINTER_REGNUM and not into STACK_POINTER_REGNUM or
1741    ARG_POINTER_REGNUM.  */
1742 #define CAN_ELIMINATE(FROM, TO)                                         \
1743   (((TO) == FRAME_POINTER_REGNUM && (FROM) == ARG_POINTER_REGNUM) ? 0 : \
1744    ((TO) == STACK_POINTER_REGNUM && frame_pointer_needed) ? 0 :         \
1745    ((TO) == ARM_HARD_FRAME_POINTER_REGNUM && TARGET_THUMB) ? 0 :        \
1746    ((TO) == THUMB_HARD_FRAME_POINTER_REGNUM && TARGET_ARM) ? 0 :        \
1747    1)
1748
1749 #define THUMB_REG_PUSHED_P(reg)                                 \
1750   (regs_ever_live [reg]                                         \
1751    && (! call_used_regs [reg]                                   \
1752        || (flag_pic && (reg) == PIC_OFFSET_TABLE_REGNUM))       \
1753    && !(TARGET_SINGLE_PIC_BASE && ((reg) == arm_pic_register)))
1754
1755 /* Define the offset between two registers, one to be eliminated, and the
1756    other its replacement, at the start of a routine.  */
1757 #define ARM_INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET)                \
1758   do                                                                    \
1759     {                                                                   \
1760       (OFFSET) = arm_compute_initial_elimination_offset (FROM, TO);     \
1761     }                                                                   \
1762   while (0)
1763
1764 /* Note:  This macro must match the code in thumb_function_prologue().  */
1765 #define THUMB_INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET)              \
1766 {                                                                       \
1767   (OFFSET) = 0;                                                         \
1768   if ((FROM) == ARG_POINTER_REGNUM)                                     \
1769     {                                                                   \
1770       int count_regs = 0;                                               \
1771       int regno;                                                        \
1772       for (regno = 8; regno < 13; regno ++)                             \
1773         if (THUMB_REG_PUSHED_P (regno))                                 \
1774           count_regs ++;                                                \
1775       if (count_regs)                                                   \
1776         (OFFSET) += 4 * count_regs;                                     \
1777       count_regs = 0;                                                   \
1778       for (regno = 0; regno <= LAST_LO_REGNUM; regno ++)                \
1779         if (THUMB_REG_PUSHED_P (regno))                                 \
1780           count_regs ++;                                                \
1781       if (count_regs || ! leaf_function_p () || thumb_far_jump_used_p (0))\
1782         (OFFSET) += 4 * (count_regs + 1);                               \
1783       if (TARGET_BACKTRACE)                                             \
1784         {                                                               \
1785           if ((count_regs & 0xFF) == 0 && (regs_ever_live[3] != 0))     \
1786             (OFFSET) += 20;                                             \
1787           else                                                          \
1788             (OFFSET) += 16;                                             \
1789         }                                                               \
1790     }                                                                   \
1791   if ((TO) == STACK_POINTER_REGNUM)                                     \
1792     {                                                                   \
1793       (OFFSET) += current_function_outgoing_args_size;                  \
1794       (OFFSET) += thumb_get_frame_size ();                              \
1795      }                                                                  \
1796 }
1797
1798 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET)                    \
1799   if (TARGET_ARM)                                                       \
1800     ARM_INITIAL_ELIMINATION_OFFSET (FROM, TO, OFFSET);                  \
1801   else                                                                  \
1802     THUMB_INITIAL_ELIMINATION_OFFSET (FROM, TO, OFFSET)
1803
1804 /* Special case handling of the location of arguments passed on the stack.  */
1805 #define DEBUGGER_ARG_OFFSET(value, addr) value ? value : arm_debugger_arg_offset (value, addr)
1806
1807 /* Initialize data used by insn expanders.  This is called from insn_emit,
1808    once for every function before code is generated.  */
1809 #define INIT_EXPANDERS  arm_init_expanders ()
1810
1811 /* Output assembler code for a block containing the constant parts
1812    of a trampoline, leaving space for the variable parts.
1813
1814    On the ARM, (if r8 is the static chain regnum, and remembering that
1815    referencing pc adds an offset of 8) the trampoline looks like:
1816            ldr          r8, [pc, #0]
1817            ldr          pc, [pc]
1818            .word        static chain value
1819            .word        function's address
1820    ??? FIXME: When the trampoline returns, r8 will be clobbered.  */
1821 #define ARM_TRAMPOLINE_TEMPLATE(FILE)                           \
1822 {                                                               \
1823   asm_fprintf (FILE, "\tldr\t%r, [%r, #0]\n",                   \
1824                STATIC_CHAIN_REGNUM, PC_REGNUM);                 \
1825   asm_fprintf (FILE, "\tldr\t%r, [%r, #0]\n",                   \
1826                PC_REGNUM, PC_REGNUM);                           \
1827   assemble_aligned_integer (UNITS_PER_WORD, const0_rtx);        \
1828   assemble_aligned_integer (UNITS_PER_WORD, const0_rtx);        \
1829 }
1830
1831 /* On the Thumb we always switch into ARM mode to execute the trampoline.
1832    Why - because it is easier.  This code will always be branched to via
1833    a BX instruction and since the compiler magically generates the address
1834    of the function the linker has no opportunity to ensure that the
1835    bottom bit is set.  Thus the processor will be in ARM mode when it
1836    reaches this code.  So we duplicate the ARM trampoline code and add
1837    a switch into Thumb mode as well.  */
1838 #define THUMB_TRAMPOLINE_TEMPLATE(FILE)         \
1839 {                                               \
1840   fprintf (FILE, "\t.code 32\n");               \
1841   fprintf (FILE, ".Ltrampoline_start:\n");      \
1842   asm_fprintf (FILE, "\tldr\t%r, [%r, #8]\n",   \
1843                STATIC_CHAIN_REGNUM, PC_REGNUM); \
1844   asm_fprintf (FILE, "\tldr\t%r, [%r, #8]\n",   \
1845                IP_REGNUM, PC_REGNUM);           \
1846   asm_fprintf (FILE, "\torr\t%r, %r, #1\n",     \
1847                IP_REGNUM, IP_REGNUM);           \
1848   asm_fprintf (FILE, "\tbx\t%r\n", IP_REGNUM);  \
1849   fprintf (FILE, "\t.word\t0\n");               \
1850   fprintf (FILE, "\t.word\t0\n");               \
1851   fprintf (FILE, "\t.code 16\n");               \
1852 }
1853
1854 #define TRAMPOLINE_TEMPLATE(FILE)               \
1855   if (TARGET_ARM)                               \
1856     ARM_TRAMPOLINE_TEMPLATE (FILE)              \
1857   else                                          \
1858     THUMB_TRAMPOLINE_TEMPLATE (FILE)
1859
1860 /* Length in units of the trampoline for entering a nested function.  */
1861 #define TRAMPOLINE_SIZE  (TARGET_ARM ? 16 : 24)
1862
1863 /* Alignment required for a trampoline in bits.  */
1864 #define TRAMPOLINE_ALIGNMENT  32
1865
1866 /* Emit RTL insns to initialize the variable parts of a trampoline.
1867    FNADDR is an RTX for the address of the function's pure code.
1868    CXT is an RTX for the static chain value for the function.  */
1869 #define INITIALIZE_TRAMPOLINE(TRAMP, FNADDR, CXT)                                       \
1870 {                                                                                       \
1871   emit_move_insn                                                                        \
1872     (gen_rtx_MEM (SImode, plus_constant (TRAMP, TARGET_ARM ? 8 : 16)), CXT);            \
1873   emit_move_insn                                                                        \
1874     (gen_rtx_MEM (SImode, plus_constant (TRAMP, TARGET_ARM ? 12 : 20)), FNADDR);        \
1875 }
1876
1877 \f
1878 /* Addressing modes, and classification of registers for them.  */
1879 #define HAVE_POST_INCREMENT   1
1880 #define HAVE_PRE_INCREMENT    TARGET_ARM
1881 #define HAVE_POST_DECREMENT   TARGET_ARM
1882 #define HAVE_PRE_DECREMENT    TARGET_ARM
1883 #define HAVE_PRE_MODIFY_DISP  TARGET_ARM
1884 #define HAVE_POST_MODIFY_DISP TARGET_ARM
1885 #define HAVE_PRE_MODIFY_REG   TARGET_ARM
1886 #define HAVE_POST_MODIFY_REG  TARGET_ARM
1887
1888 /* Macros to check register numbers against specific register classes.  */
1889
1890 /* These assume that REGNO is a hard or pseudo reg number.
1891    They give nonzero only if REGNO is a hard reg of the suitable class
1892    or a pseudo reg currently allocated to a suitable hard reg.
1893    Since they use reg_renumber, they are safe only once reg_renumber
1894    has been allocated, which happens in local-alloc.c. */
1895 #define TEST_REGNO(R, TEST, VALUE) \
1896   ((R TEST VALUE) || ((unsigned) reg_renumber[R] TEST VALUE))
1897
1898 /*   On the ARM, don't allow the pc to be used.  */
1899 #define ARM_REGNO_OK_FOR_BASE_P(REGNO)                  \
1900   (TEST_REGNO (REGNO, <, PC_REGNUM)                     \
1901    || TEST_REGNO (REGNO, ==, FRAME_POINTER_REGNUM)      \
1902    || TEST_REGNO (REGNO, ==, ARG_POINTER_REGNUM))
1903
1904 #define THUMB_REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE)             \
1905   (TEST_REGNO (REGNO, <=, LAST_LO_REGNUM)                       \
1906    || (GET_MODE_SIZE (MODE) >= 4                                \
1907        && TEST_REGNO (REGNO, ==, STACK_POINTER_REGNUM)))
1908
1909 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE)           \
1910   (TARGET_THUMB                                         \
1911    ? THUMB_REGNO_MODE_OK_FOR_BASE_P (REGNO, MODE)       \
1912    : ARM_REGNO_OK_FOR_BASE_P (REGNO))
1913
1914 /* For ARM code, we don't care about the mode, but for Thumb, the index
1915    must be suitable for use in a QImode load.  */
1916 #define REGNO_OK_FOR_INDEX_P(REGNO)     \
1917   REGNO_MODE_OK_FOR_BASE_P (REGNO, QImode)
1918
1919 /* Maximum number of registers that can appear in a valid memory address.
1920    Shifts in addresses can't be by a register. */
1921 #define MAX_REGS_PER_ADDRESS 2
1922
1923 /* Recognize any constant value that is a valid address.  */
1924 /* XXX We can address any constant, eventually...  */
1925
1926 #ifdef AOF_ASSEMBLER
1927
1928 #define CONSTANT_ADDRESS_P(X)           \
1929   (GET_CODE (X) == SYMBOL_REF && CONSTANT_POOL_ADDRESS_P (X))
1930
1931 #else
1932
1933 #define CONSTANT_ADDRESS_P(X)                   \
1934   (GET_CODE (X) == SYMBOL_REF                   \
1935    && (CONSTANT_POOL_ADDRESS_P (X)              \
1936        || (TARGET_ARM && optimize > 0 && SYMBOL_REF_FLAG (X))))
1937
1938 #endif /* AOF_ASSEMBLER */
1939
1940 /* Nonzero if the constant value X is a legitimate general operand.
1941    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.
1942
1943    On the ARM, allow any integer (invalid ones are removed later by insn
1944    patterns), nice doubles and symbol_refs which refer to the function's
1945    constant pool XXX.
1946
1947    When generating pic allow anything.  */
1948 #define ARM_LEGITIMATE_CONSTANT_P(X)    (flag_pic || ! label_mentioned_p (X))
1949
1950 #define THUMB_LEGITIMATE_CONSTANT_P(X)  \
1951  (   GET_CODE (X) == CONST_INT          \
1952   || GET_CODE (X) == CONST_DOUBLE       \
1953   || CONSTANT_ADDRESS_P (X)             \
1954   || flag_pic)
1955
1956 #define LEGITIMATE_CONSTANT_P(X)        \
1957   (TARGET_ARM ? ARM_LEGITIMATE_CONSTANT_P (X) : THUMB_LEGITIMATE_CONSTANT_P (X))
1958
1959 /* Special characters prefixed to function names
1960    in order to encode attribute like information.
1961    Note, '@' and '*' have already been taken.  */
1962 #define SHORT_CALL_FLAG_CHAR    '^'
1963 #define LONG_CALL_FLAG_CHAR     '#'
1964
1965 #define ENCODED_SHORT_CALL_ATTR_P(SYMBOL_NAME)  \
1966   (*(SYMBOL_NAME) == SHORT_CALL_FLAG_CHAR)
1967
1968 #define ENCODED_LONG_CALL_ATTR_P(SYMBOL_NAME)   \
1969   (*(SYMBOL_NAME) == LONG_CALL_FLAG_CHAR)
1970
1971 #ifndef SUBTARGET_NAME_ENCODING_LENGTHS
1972 #define SUBTARGET_NAME_ENCODING_LENGTHS
1973 #endif
1974
1975 /* This is a C fragment for the inside of a switch statement.
1976    Each case label should return the number of characters to
1977    be stripped from the start of a function's name, if that
1978    name starts with the indicated character.  */
1979 #define ARM_NAME_ENCODING_LENGTHS               \
1980   case SHORT_CALL_FLAG_CHAR: return 1;          \
1981   case LONG_CALL_FLAG_CHAR:  return 1;          \
1982   case '*':  return 1;                          \
1983   SUBTARGET_NAME_ENCODING_LENGTHS
1984
1985 /* This is how to output a reference to a user-level label named NAME.
1986    `assemble_name' uses this.  */
1987 #undef  ASM_OUTPUT_LABELREF
1988 #define ASM_OUTPUT_LABELREF(FILE, NAME)         \
1989    arm_asm_output_labelref (FILE, NAME)
1990
1991 #define ARM_DECLARE_FUNCTION_SIZE(STREAM, NAME, DECL)   \
1992   arm_encode_call_attribute (DECL, SHORT_CALL_FLAG_CHAR)
1993
1994 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1995    and check its validity for a certain class.
1996    We have two alternate definitions for each of them.
1997    The usual definition accepts all pseudo regs; the other rejects
1998    them unless they have been allocated suitable hard regs.
1999    The symbol REG_OK_STRICT causes the latter definition to be used.  */
2000 #ifndef REG_OK_STRICT
2001
2002 #define ARM_REG_OK_FOR_BASE_P(X)                \
2003   (REGNO (X) <= LAST_ARM_REGNUM                 \
2004    || REGNO (X) >= FIRST_PSEUDO_REGISTER        \
2005    || REGNO (X) == FRAME_POINTER_REGNUM         \
2006    || REGNO (X) == ARG_POINTER_REGNUM)
2007
2008 #define THUMB_REG_MODE_OK_FOR_BASE_P(X, MODE)   \
2009   (REGNO (X) <= LAST_LO_REGNUM                  \
2010    || REGNO (X) >= FIRST_PSEUDO_REGISTER        \
2011    || (GET_MODE_SIZE (MODE) >= 4                \
2012        && (REGNO (X) == STACK_POINTER_REGNUM    \
2013            || (X) == hard_frame_pointer_rtx     \
2014            || (X) == arg_pointer_rtx)))
2015
2016 #define REG_STRICT_P 0
2017
2018 #else /* REG_OK_STRICT */
2019
2020 #define ARM_REG_OK_FOR_BASE_P(X)                \
2021   ARM_REGNO_OK_FOR_BASE_P (REGNO (X))
2022
2023 #define THUMB_REG_MODE_OK_FOR_BASE_P(X, MODE)   \
2024   THUMB_REGNO_MODE_OK_FOR_BASE_P (REGNO (X), MODE)
2025
2026 #define REG_STRICT_P 1
2027
2028 #endif /* REG_OK_STRICT */
2029
2030 /* Now define some helpers in terms of the above.  */
2031
2032 #define REG_MODE_OK_FOR_BASE_P(X, MODE)         \
2033   (TARGET_THUMB                                 \
2034    ? THUMB_REG_MODE_OK_FOR_BASE_P (X, MODE)     \
2035    : ARM_REG_OK_FOR_BASE_P (X))
2036
2037 #define ARM_REG_OK_FOR_INDEX_P(X) ARM_REG_OK_FOR_BASE_P (X)
2038
2039 /* For Thumb, a valid index register is anything that can be used in
2040    a byte load instruction.  */
2041 #define THUMB_REG_OK_FOR_INDEX_P(X) THUMB_REG_MODE_OK_FOR_BASE_P (X, QImode)
2042
2043 /* Nonzero if X is a hard reg that can be used as an index
2044    or if it is a pseudo reg.  On the Thumb, the stack pointer
2045    is not suitable.  */
2046 #define REG_OK_FOR_INDEX_P(X)                   \
2047   (TARGET_THUMB                                 \
2048    ? THUMB_REG_OK_FOR_INDEX_P (X)               \
2049    : ARM_REG_OK_FOR_INDEX_P (X))
2050
2051 \f
2052 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
2053    that is a valid memory address for an instruction.
2054    The MODE argument is the machine mode for the MEM expression
2055    that wants to use this address.  */
2056
2057 #define ARM_BASE_REGISTER_RTX_P(X)  \
2058   (GET_CODE (X) == REG && ARM_REG_OK_FOR_BASE_P (X))
2059
2060 #define ARM_INDEX_REGISTER_RTX_P(X)  \
2061   (GET_CODE (X) == REG && ARM_REG_OK_FOR_INDEX_P (X))
2062
2063 #define ARM_GO_IF_LEGITIMATE_ADDRESS(MODE,X,WIN)                \
2064   {                                                             \
2065     if (arm_legitimate_address_p (MODE, X, REG_STRICT_P))       \
2066       goto WIN;                                                 \
2067   }
2068
2069 #define THUMB_GO_IF_LEGITIMATE_ADDRESS(MODE,X,WIN)              \
2070   {                                                             \
2071     if (thumb_legitimate_address_p (MODE, X, REG_STRICT_P))     \
2072       goto WIN;                                                 \
2073   }
2074
2075 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, WIN)                          \
2076   if (TARGET_ARM)                                                       \
2077     ARM_GO_IF_LEGITIMATE_ADDRESS (MODE, X, WIN)                         \
2078   else /* if (TARGET_THUMB) */                                          \
2079     THUMB_GO_IF_LEGITIMATE_ADDRESS (MODE, X, WIN)
2080
2081 \f
2082 /* Try machine-dependent ways of modifying an illegitimate address
2083    to be legitimate.  If we find one, return the new, valid address.  */
2084 #define ARM_LEGITIMIZE_ADDRESS(X, OLDX, MODE, WIN)      \
2085 do {                                                    \
2086   X = arm_legitimize_address (X, OLDX, MODE);           \
2087                                                         \
2088   if (memory_address_p (MODE, X))                       \
2089     goto WIN;                                           \
2090 } while (0)
2091
2092 #define THUMB_LEGITIMIZE_ADDRESS(X, OLDX, MODE, WIN)            \
2093 do {                                                            \
2094   if (flag_pic)                                                 \
2095     (X) = legitimize_pic_address (OLDX, MODE, NULL_RTX);        \
2096 } while (0)
2097
2098 #define LEGITIMIZE_ADDRESS(X, OLDX, MODE, WIN)          \
2099 do {                                                    \
2100   if (TARGET_ARM)                                       \
2101     ARM_LEGITIMIZE_ADDRESS (X, OLDX, MODE, WIN);        \
2102   else                                                  \
2103     THUMB_LEGITIMIZE_ADDRESS (X, OLDX, MODE, WIN);      \
2104 } while (0)
2105
2106 /* Go to LABEL if ADDR (a legitimate address expression)
2107    has an effect that depends on the machine mode it is used for.  */
2108 #define ARM_GO_IF_MODE_DEPENDENT_ADDRESS(ADDR, LABEL)                   \
2109 {                                                                       \
2110   if (   GET_CODE (ADDR) == PRE_DEC || GET_CODE (ADDR) == POST_DEC      \
2111       || GET_CODE (ADDR) == PRE_INC || GET_CODE (ADDR) == POST_INC)     \
2112     goto LABEL;                                                         \
2113 }
2114
2115 /* Nothing helpful to do for the Thumb */
2116 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR, LABEL)       \
2117   if (TARGET_ARM)                                       \
2118     ARM_GO_IF_MODE_DEPENDENT_ADDRESS (ADDR, LABEL)
2119 \f
2120
2121 /* Specify the machine mode that this machine uses
2122    for the index in the tablejump instruction.  */
2123 #define CASE_VECTOR_MODE Pmode
2124
2125 /* Define as C expression which evaluates to nonzero if the tablejump
2126    instruction expects the table to contain offsets from the address of the
2127    table.
2128    Do not define this if the table should contain absolute addresses. */
2129 /* #define CASE_VECTOR_PC_RELATIVE 1 */
2130
2131 /* signed 'char' is most compatible, but RISC OS wants it unsigned.
2132    unsigned is probably best, but may break some code.  */
2133 #ifndef DEFAULT_SIGNED_CHAR
2134 #define DEFAULT_SIGNED_CHAR  0
2135 #endif
2136
2137 /* Don't cse the address of the function being compiled.  */
2138 #define NO_RECURSIVE_FUNCTION_CSE 1
2139
2140 /* Max number of bytes we can move from memory to memory
2141    in one reasonably fast instruction.  */
2142 #define MOVE_MAX 4
2143
2144 #undef  MOVE_RATIO
2145 #define MOVE_RATIO (arm_arch_xscale ? 4 : 2)
2146
2147 /* Define if operations between registers always perform the operation
2148    on the full register even if a narrower mode is specified.  */
2149 #define WORD_REGISTER_OPERATIONS
2150
2151 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
2152    will either zero-extend or sign-extend.  The value of this macro should
2153    be the code that says which one of the two operations is implicitly
2154    done, NIL if none.  */
2155 #define LOAD_EXTEND_OP(MODE)                                            \
2156   (TARGET_THUMB ? ZERO_EXTEND :                                         \
2157    ((arm_arch4 || (MODE) == QImode) ? ZERO_EXTEND                       \
2158     : ((BYTES_BIG_ENDIAN && (MODE) == HImode) ? SIGN_EXTEND : NIL)))
2159
2160 /* Nonzero if access to memory by bytes is slow and undesirable.  */
2161 #define SLOW_BYTE_ACCESS 0
2162
2163 #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN) 1
2164
2165 /* Immediate shift counts are truncated by the output routines (or was it
2166    the assembler?).  Shift counts in a register are truncated by ARM.  Note
2167    that the native compiler puts too large (> 32) immediate shift counts
2168    into a register and shifts by the register, letting the ARM decide what
2169    to do instead of doing that itself.  */
2170 /* This is all wrong.  Defining SHIFT_COUNT_TRUNCATED tells combine that
2171    code like (X << (Y % 32)) for register X, Y is equivalent to (X << Y).
2172    On the arm, Y in a register is used modulo 256 for the shift. Only for
2173    rotates is modulo 32 used. */
2174 /* #define SHIFT_COUNT_TRUNCATED 1 */
2175
2176 /* All integers have the same format so truncation is easy.  */
2177 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC)  1
2178
2179 /* Calling from registers is a massive pain.  */
2180 #define NO_FUNCTION_CSE 1
2181
2182 /* Chars and shorts should be passed as ints.  */
2183 #define PROMOTE_PROTOTYPES 1
2184
2185 /* The machine modes of pointers and functions */
2186 #define Pmode  SImode
2187 #define FUNCTION_MODE  Pmode
2188
2189 #define ARM_FRAME_RTX(X)                                        \
2190   (   (X) == frame_pointer_rtx || (X) == stack_pointer_rtx      \
2191    || (X) == arg_pointer_rtx)
2192
2193 /* Moves to and from memory are quite expensive */
2194 #define MEMORY_MOVE_COST(M, CLASS, IN)                  \
2195   (TARGET_ARM ? 10 :                                    \
2196    ((GET_MODE_SIZE (M) < 4 ? 8 : 2 * GET_MODE_SIZE (M)) \
2197     * (CLASS == LO_REGS ? 1 : 2)))
2198
2199 /* Try to generate sequences that don't involve branches, we can then use
2200    conditional instructions */
2201 #define BRANCH_COST \
2202   (TARGET_ARM ? 4 : (optimize > 1 ? 1 : 0))
2203 \f
2204 /* Position Independent Code.  */
2205 /* We decide which register to use based on the compilation options and
2206    the assembler in use; this is more general than the APCS restriction of
2207    using sb (r9) all the time.  */
2208 extern int arm_pic_register;
2209
2210 /* Used when parsing command line option -mpic-register=.  */
2211 extern const char * arm_pic_register_string;
2212
2213 /* The register number of the register used to address a table of static
2214    data addresses in memory.  */
2215 #define PIC_OFFSET_TABLE_REGNUM arm_pic_register
2216
2217 #define FINALIZE_PIC arm_finalize_pic (1)
2218
2219 /* We can't directly access anything that contains a symbol,
2220    nor can we indirect via the constant pool.  */
2221 #define LEGITIMATE_PIC_OPERAND_P(X)                                     \
2222         (!(symbol_mentioned_p (X)                                       \
2223            || label_mentioned_p (X)                                     \
2224            || (GET_CODE (X) == SYMBOL_REF                               \
2225                && CONSTANT_POOL_ADDRESS_P (X)                           \
2226                && (symbol_mentioned_p (get_pool_constant (X))           \
2227                    || label_mentioned_p (get_pool_constant (X))))))
2228
2229 /* We need to know when we are making a constant pool; this determines
2230    whether data needs to be in the GOT or can be referenced via a GOT
2231    offset.  */
2232 extern int making_const_table;
2233 \f
2234 /* Handle pragmas for compatibility with Intel's compilers.  */
2235 #define REGISTER_TARGET_PRAGMAS() do {                                  \
2236   c_register_pragma (0, "long_calls", arm_pr_long_calls);               \
2237   c_register_pragma (0, "no_long_calls", arm_pr_no_long_calls);         \
2238   c_register_pragma (0, "long_calls_off", arm_pr_long_calls_off);       \
2239 } while (0)
2240
2241 /* Condition code information. */
2242 /* Given a comparison code (EQ, NE, etc.) and the first operand of a COMPARE,
2243    return the mode to be used for the comparison.  */
2244
2245 #define SELECT_CC_MODE(OP, X, Y)  arm_select_cc_mode (OP, X, Y)
2246
2247 #define REVERSIBLE_CC_MODE(MODE) ((MODE) != CCFPEmode)
2248
2249 #define CANONICALIZE_COMPARISON(CODE, OP0, OP1)                         \
2250   do                                                                    \
2251     {                                                                   \
2252       if (GET_CODE (OP1) == CONST_INT                                   \
2253           && ! (const_ok_for_arm (INTVAL (OP1))                         \
2254                 || (const_ok_for_arm (- INTVAL (OP1)))))                \
2255         {                                                               \
2256           rtx const_op = OP1;                                           \
2257           CODE = arm_canonicalize_comparison ((CODE), &const_op);       \
2258           OP1 = const_op;                                               \
2259         }                                                               \
2260     }                                                                   \
2261   while (0)
2262
2263 #define STORE_FLAG_VALUE 1
2264
2265 /* The arm5 clz instruction returns 32.  */
2266 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE)  ((VALUE) = 32, 1)
2267 \f
2268 #undef  ASM_APP_OFF
2269 #define ASM_APP_OFF (TARGET_THUMB ? "\t.code\t16\n" : "")
2270
2271 /* Output a push or a pop instruction (only used when profiling).  */
2272 #define ASM_OUTPUT_REG_PUSH(STREAM, REGNO)              \
2273   if (TARGET_ARM)                                       \
2274     asm_fprintf (STREAM,"\tstmfd\t%r!,{%r}\n",          \
2275                  STACK_POINTER_REGNUM, REGNO);          \
2276   else                                                  \
2277     asm_fprintf (STREAM, "\tpush {%r}\n", REGNO)
2278
2279
2280 #define ASM_OUTPUT_REG_POP(STREAM, REGNO)               \
2281   if (TARGET_ARM)                                       \
2282     asm_fprintf (STREAM, "\tldmfd\t%r!,{%r}\n",         \
2283                  STACK_POINTER_REGNUM, REGNO);          \
2284   else                                                  \
2285     asm_fprintf (STREAM, "\tpop {%r}\n", REGNO)
2286
2287 /* This is how to output a label which precedes a jumptable.  Since
2288    Thumb instructions are 2 bytes, we may need explicit alignment here.  */
2289 #undef  ASM_OUTPUT_CASE_LABEL
2290 #define ASM_OUTPUT_CASE_LABEL(FILE, PREFIX, NUM, JUMPTABLE)     \
2291   do                                                            \
2292     {                                                           \
2293       if (TARGET_THUMB)                                         \
2294         ASM_OUTPUT_ALIGN (FILE, 2);                             \
2295       (*targetm.asm_out.internal_label) (FILE, PREFIX, NUM);            \
2296     }                                                           \
2297   while (0)
2298
2299 #define ARM_DECLARE_FUNCTION_NAME(STREAM, NAME, DECL)   \
2300   do                                                    \
2301     {                                                   \
2302       if (TARGET_THUMB)                                 \
2303         {                                               \
2304           if (is_called_in_ARM_mode (DECL))             \
2305             fprintf (STREAM, "\t.code 32\n") ;          \
2306           else                                          \
2307            fprintf (STREAM, "\t.thumb_func\n") ;        \
2308         }                                               \
2309       if (TARGET_POKE_FUNCTION_NAME)                    \
2310         arm_poke_function_name (STREAM, (char *) NAME); \
2311     }                                                   \
2312   while (0)
2313
2314 /* For aliases of functions we use .thumb_set instead.  */
2315 #define ASM_OUTPUT_DEF_FROM_DECLS(FILE, DECL1, DECL2)           \
2316   do                                                            \
2317     {                                                           \
2318       const char *const LABEL1 = XSTR (XEXP (DECL_RTL (decl), 0), 0); \
2319       const char *const LABEL2 = IDENTIFIER_POINTER (DECL2);    \
2320                                                                 \
2321       if (TARGET_THUMB && TREE_CODE (DECL1) == FUNCTION_DECL)   \
2322         {                                                       \
2323           fprintf (FILE, "\t.thumb_set ");                      \
2324           assemble_name (FILE, LABEL1);                         \
2325           fprintf (FILE, ",");                                  \
2326           assemble_name (FILE, LABEL2);                         \
2327           fprintf (FILE, "\n");                                 \
2328         }                                                       \
2329       else                                                      \
2330         ASM_OUTPUT_DEF (FILE, LABEL1, LABEL2);                  \
2331     }                                                           \
2332   while (0)
2333
2334 #ifdef HAVE_GAS_MAX_SKIP_P2ALIGN
2335 /* To support -falign-* switches we need to use .p2align so
2336    that alignment directives in code sections will be padded
2337    with no-op instructions, rather than zeroes.  */
2338 #define ASM_OUTPUT_MAX_SKIP_ALIGN(FILE,LOG,MAX_SKIP)            \
2339   if ((LOG) != 0)                                               \
2340     {                                                           \
2341       if ((MAX_SKIP) == 0)                                      \
2342         fprintf ((FILE), "\t.p2align %d\n", (LOG));             \
2343       else                                                      \
2344         fprintf ((FILE), "\t.p2align %d,,%d\n",                 \
2345                  (LOG), (MAX_SKIP));                            \
2346     }
2347 #endif
2348 \f
2349 /* Only perform branch elimination (by making instructions conditional) if
2350    we're optimising.  Otherwise it's of no use anyway.  */
2351 #define FINAL_PRESCAN_INSN(INSN, OPVEC, NOPERANDS)      \
2352   if (TARGET_ARM && optimize)                           \
2353     arm_final_prescan_insn (INSN);                      \
2354   else if (TARGET_THUMB)                                \
2355     thumb_final_prescan_insn (INSN)
2356
2357 #define PRINT_OPERAND_PUNCT_VALID_P(CODE)       \
2358   (CODE == '@' || CODE == '|'                   \
2359    || (TARGET_ARM   && (CODE == '?'))           \
2360    || (TARGET_THUMB && (CODE == '_')))
2361
2362 /* Output an operand of an instruction.  */
2363 #define PRINT_OPERAND(STREAM, X, CODE)  \
2364   arm_print_operand (STREAM, X, CODE)
2365
2366 #define ARM_SIGN_EXTEND(x)  ((HOST_WIDE_INT)                    \
2367   (HOST_BITS_PER_WIDE_INT <= 32 ? (unsigned HOST_WIDE_INT) (x)  \
2368    : ((((unsigned HOST_WIDE_INT)(x)) & (unsigned HOST_WIDE_INT) 0xffffffff) |\
2369       ((((unsigned HOST_WIDE_INT)(x)) & (unsigned HOST_WIDE_INT) 0x80000000) \
2370        ? ((~ (unsigned HOST_WIDE_INT) 0)                        \
2371           & ~ (unsigned HOST_WIDE_INT) 0xffffffff)              \
2372        : 0))))
2373
2374 /* Output the address of an operand.  */
2375 #define ARM_PRINT_OPERAND_ADDRESS(STREAM, X)                            \
2376 {                                                                       \
2377     int is_minus = GET_CODE (X) == MINUS;                               \
2378                                                                         \
2379     if (GET_CODE (X) == REG)                                            \
2380       asm_fprintf (STREAM, "[%r, #0]", REGNO (X));                      \
2381     else if (GET_CODE (X) == PLUS || is_minus)                          \
2382       {                                                                 \
2383         rtx base = XEXP (X, 0);                                         \
2384         rtx index = XEXP (X, 1);                                        \
2385         HOST_WIDE_INT offset = 0;                                       \
2386         if (GET_CODE (base) != REG)                                     \
2387           {                                                             \
2388             /* Ensure that BASE is a register */                        \
2389             /* (one of them must be). */                                \
2390             rtx temp = base;                                            \
2391             base = index;                                               \
2392             index = temp;                                               \
2393           }                                                             \
2394         switch (GET_CODE (index))                                       \
2395           {                                                             \
2396           case CONST_INT:                                               \
2397             offset = INTVAL (index);                                    \
2398             if (is_minus)                                               \
2399               offset = -offset;                                         \
2400             asm_fprintf (STREAM, "[%r, #%wd]",                          \
2401                          REGNO (base), offset);                         \
2402             break;                                                      \
2403                                                                         \
2404           case REG:                                                     \
2405             asm_fprintf (STREAM, "[%r, %s%r]",                          \
2406                      REGNO (base), is_minus ? "-" : "",                 \
2407                      REGNO (index));                                    \
2408             break;                                                      \
2409                                                                         \
2410           case MULT:                                                    \
2411           case ASHIFTRT:                                                \
2412           case LSHIFTRT:                                                \
2413           case ASHIFT:                                                  \
2414           case ROTATERT:                                                \
2415           {                                                             \
2416             asm_fprintf (STREAM, "[%r, %s%r",                           \
2417                          REGNO (base), is_minus ? "-" : "",             \
2418                          REGNO (XEXP (index, 0)));                      \
2419             arm_print_operand (STREAM, index, 'S');                     \
2420             fputs ("]", STREAM);                                        \
2421             break;                                                      \
2422           }                                                             \
2423                                                                         \
2424           default:                                                      \
2425             abort();                                                    \
2426         }                                                               \
2427     }                                                                   \
2428   else if (GET_CODE (X) == PRE_INC || GET_CODE (X) == POST_INC          \
2429            || GET_CODE (X) == PRE_DEC || GET_CODE (X) == POST_DEC)      \
2430     {                                                                   \
2431       extern enum machine_mode output_memory_reference_mode;            \
2432                                                                         \
2433       if (GET_CODE (XEXP (X, 0)) != REG)                                \
2434         abort ();                                                       \
2435                                                                         \
2436       if (GET_CODE (X) == PRE_DEC || GET_CODE (X) == PRE_INC)           \
2437         asm_fprintf (STREAM, "[%r, #%s%d]!",                            \
2438                      REGNO (XEXP (X, 0)),                               \
2439                      GET_CODE (X) == PRE_DEC ? "-" : "",                \
2440                      GET_MODE_SIZE (output_memory_reference_mode));     \
2441       else                                                              \
2442         asm_fprintf (STREAM, "[%r], #%s%d",                             \
2443                      REGNO (XEXP (X, 0)),                               \
2444                      GET_CODE (X) == POST_DEC ? "-" : "",               \
2445                      GET_MODE_SIZE (output_memory_reference_mode));     \
2446     }                                                                   \
2447   else if (GET_CODE (X) == PRE_MODIFY)                                  \
2448     {                                                                   \
2449       asm_fprintf (STREAM, "[%r, ", REGNO (XEXP (X, 0)));               \
2450       if (GET_CODE (XEXP (XEXP (X, 1), 1)) == CONST_INT)                \
2451         asm_fprintf (STREAM, "#%wd]!",                                  \
2452                      INTVAL (XEXP (XEXP (X, 1), 1)));                   \
2453       else                                                              \
2454         asm_fprintf (STREAM, "%r]!",                                    \
2455                      REGNO (XEXP (XEXP (X, 1), 1)));                    \
2456     }                                                                   \
2457   else if (GET_CODE (X) == POST_MODIFY)                                 \
2458     {                                                                   \
2459       asm_fprintf (STREAM, "[%r], ", REGNO (XEXP (X, 0)));              \
2460       if (GET_CODE (XEXP (XEXP (X, 1), 1)) == CONST_INT)                \
2461         asm_fprintf (STREAM, "#%wd",                                    \
2462                      INTVAL (XEXP (XEXP (X, 1), 1)));                   \
2463       else                                                              \
2464         asm_fprintf (STREAM, "%r",                                      \
2465                      REGNO (XEXP (XEXP (X, 1), 1)));                    \
2466     }                                                                   \
2467   else output_addr_const (STREAM, X);                                   \
2468 }
2469
2470 #define THUMB_PRINT_OPERAND_ADDRESS(STREAM, X)          \
2471 {                                                       \
2472   if (GET_CODE (X) == REG)                              \
2473     asm_fprintf (STREAM, "[%r]", REGNO (X));            \
2474   else if (GET_CODE (X) == POST_INC)                    \
2475     asm_fprintf (STREAM, "%r!", REGNO (XEXP (X, 0)));   \
2476   else if (GET_CODE (X) == PLUS)                        \
2477     {                                                   \
2478       if (GET_CODE (XEXP (X, 1)) == CONST_INT)          \
2479         asm_fprintf (STREAM, "[%r, #%wd]",              \
2480                      REGNO (XEXP (X, 0)),               \
2481                      INTVAL (XEXP (X, 1)));             \
2482       else                                              \
2483         asm_fprintf (STREAM, "[%r, %r]",                \
2484                      REGNO (XEXP (X, 0)),               \
2485                      REGNO (XEXP (X, 1)));              \
2486     }                                                   \
2487   else                                                  \
2488     output_addr_const (STREAM, X);                      \
2489 }
2490
2491 #define PRINT_OPERAND_ADDRESS(STREAM, X)        \
2492   if (TARGET_ARM)                               \
2493     ARM_PRINT_OPERAND_ADDRESS (STREAM, X)       \
2494   else                                          \
2495     THUMB_PRINT_OPERAND_ADDRESS (STREAM, X)
2496
2497 /* A C expression whose value is RTL representing the value of the return
2498    address for the frame COUNT steps up from the current frame.  */
2499
2500 #define RETURN_ADDR_RTX(COUNT, FRAME) \
2501   arm_return_addr (COUNT, FRAME)
2502
2503 /* Mask of the bits in the PC that contain the real return address
2504    when running in 26-bit mode.  */
2505 #define RETURN_ADDR_MASK26 (0x03fffffc)
2506
2507 /* Pick up the return address upon entry to a procedure. Used for
2508    dwarf2 unwind information.  This also enables the table driven
2509    mechanism.  */
2510 #define INCOMING_RETURN_ADDR_RTX        gen_rtx_REG (Pmode, LR_REGNUM)
2511 #define DWARF_FRAME_RETURN_COLUMN       DWARF_FRAME_REGNUM (LR_REGNUM)
2512
2513 /* Used to mask out junk bits from the return address, such as
2514    processor state, interrupt status, condition codes and the like.  */
2515 #define MASK_RETURN_ADDR \
2516   /* If we are generating code for an ARM2/ARM3 machine or for an ARM6  \
2517      in 26 bit mode, the condition codes must be masked out of the      \
2518      return address.  This does not apply to ARM6 and later processors  \
2519      when running in 32 bit mode.  */                                   \
2520   ((!TARGET_APCS_32) ? (gen_int_mode (RETURN_ADDR_MASK26, Pmode))       \
2521    : (arm_arch4 || TARGET_THUMB) ?                                      \
2522      (gen_int_mode ((unsigned long)0xffffffff, Pmode))                  \
2523    : arm_gen_return_addr_mask ())
2524
2525 \f
2526 /* Define the codes that are matched by predicates in arm.c */
2527 #define PREDICATE_CODES                                                 \
2528   {"s_register_operand", {SUBREG, REG}},                                \
2529   {"arm_hard_register_operand", {REG}},                                 \
2530   {"f_register_operand", {SUBREG, REG}},                                \
2531   {"arm_add_operand",    {SUBREG, REG, CONST_INT}},                     \
2532   {"fpa_add_operand",    {SUBREG, REG, CONST_DOUBLE}},                  \
2533   {"fpa_rhs_operand",    {SUBREG, REG, CONST_DOUBLE}},                  \
2534   {"arm_rhs_operand",    {SUBREG, REG, CONST_INT}},                     \
2535   {"arm_not_operand",    {SUBREG, REG, CONST_INT}},                     \
2536   {"reg_or_int_operand", {SUBREG, REG, CONST_INT}},                     \
2537   {"index_operand",      {SUBREG, REG, CONST_INT}},                     \
2538   {"thumb_cmp_operand",  {SUBREG, REG, CONST_INT}},                     \
2539   {"offsettable_memory_operand", {MEM}},                                \
2540   {"bad_signed_byte_operand", {MEM}},                                   \
2541   {"alignable_memory_operand", {MEM}},                                  \
2542   {"shiftable_operator", {PLUS, MINUS, AND, IOR, XOR}},                 \
2543   {"minmax_operator", {SMIN, SMAX, UMIN, UMAX}},                        \
2544   {"shift_operator", {ASHIFT, ASHIFTRT, LSHIFTRT, ROTATERT, MULT}},     \
2545   {"di_operand", {SUBREG, REG, CONST_INT, CONST_DOUBLE, MEM}},          \
2546   {"nonimmediate_di_operand", {SUBREG, REG, MEM}},                      \
2547   {"soft_df_operand", {SUBREG, REG, CONST_DOUBLE, MEM}},                \
2548   {"nonimmediate_soft_df_operand", {SUBREG, REG, MEM}},                 \
2549   {"load_multiple_operation",  {PARALLEL}},                             \
2550   {"store_multiple_operation", {PARALLEL}},                             \
2551   {"equality_operator", {EQ, NE}},                                      \
2552   {"arm_comparison_operator", {EQ, NE, LE, LT, GE, GT, GEU, GTU, LEU,   \
2553                                LTU, UNORDERED, ORDERED, UNLT, UNLE,     \
2554                                UNGE, UNGT}},                            \
2555   {"arm_rhsm_operand", {SUBREG, REG, CONST_INT, MEM}},                  \
2556   {"const_shift_operand", {CONST_INT}},                                 \
2557   {"multi_register_push", {PARALLEL}},                                  \
2558   {"cc_register", {REG}},                                               \
2559   {"logical_binary_operator", {AND, IOR, XOR}},                         \
2560   {"cirrus_register_operand", {REG}},                                   \
2561   {"cirrus_fp_register", {REG}},                                        \
2562   {"cirrus_shift_const", {CONST_INT}},                                  \
2563   {"dominant_cc_register", {REG}},
2564
2565 /* Define this if you have special predicates that know special things
2566    about modes.  Genrecog will warn about certain forms of
2567    match_operand without a mode; if the operand predicate is listed in
2568    SPECIAL_MODE_PREDICATES, the warning will be suppressed. */
2569 #define SPECIAL_MODE_PREDICATES                 \
2570  "cc_register", "dominant_cc_register",
2571
2572 #endif /* ! GCC_ARM_H */