OSDN Git Service

* config/i386/i386-protos.h (x86_maybe_negate_const_int): Declare.
authoruros <uros@138bc75d-0d04-0410-961f-82ee72b054a4>
Tue, 6 Apr 2010 18:18:42 +0000 (18:18 +0000)
committerMasaki Muranaka <monaka@monami-software.com>
Sun, 23 May 2010 00:46:52 +0000 (09:46 +0900)
* config/i386/i386.c (x86_maybe_negate_const_int): New.
(x86_output_mi_thunk): Use x86_maybe_negate_const_int.
* config/i386/i386.md (*add<mode>_1, *addsi_1_zext, *addhi_1,
*addhi_1_lea, *addqi_1, *addqi_1_lea, *addqi_1_slp, *add<mode>_2,
*addsi_2_zext, *addhi_2, *addqi_2, *add<mode>_3, *addsi_3_zext,
*addhi_3, *addqi_3,*add<mode>_5, *addhi_5, *addqi_5):
Use x86_maybe_negate_const_int to output insn mnemonic.
(*adddi_4, *addsi_4, *addhi_4, *addqi_4): Ditto.  Remove overflow
check from instruction predicate.  Update comments.
* config/i386/sync.md (sync_add<mode>): Use
x86_maybe_negate_const_int to output insn mnemonic.

git-svn-id: svn+ssh://gcc.gnu.org/svn/gcc/trunk@158013 138bc75d-0d04-0410-961f-82ee72b054a4

gcc/ChangeLog
gcc/config/i386/i386.c
gcc/config/i386/sync.md

index a05b595..a958473 100644 (file)
@@ -1,12 +1,28 @@
-2010-04-06  Jan Hubicka  <jh@suse.czpli
+2010-04-06  Uros Bizjak  <ubizjak@gmail.com>
+
+       * config/i386/i386-protos.h (x86_maybe_negate_const_int): Declare.
+       * config/i386/i386.c (x86_maybe_negate_const_int): New.
+       (x86_output_mi_thunk): Use x86_maybe_negate_const_int.
+       * config/i386/i386.md (*add<mode>_1, *addsi_1_zext, *addhi_1,
+       *addhi_1_lea, *addqi_1, *addqi_1_lea, *addqi_1_slp, *add<mode>_2,
+       *addsi_2_zext, *addhi_2, *addqi_2, *add<mode>_3, *addsi_3_zext,
+       *addhi_3, *addqi_3,*add<mode>_5, *addhi_5, *addqi_5):
+       Use x86_maybe_negate_const_int to output insn mnemonic.
+       (*adddi_4, *addsi_4, *addhi_4, *addqi_4): Ditto.  Remove overflow
+       check from instruction predicate.  Update comments.
+       * config/i386/sync.md (sync_add<mode>): Use
+       x86_maybe_negate_const_int to output insn mnemonic.
 
-       PR tree-optimization/42906
 
-       * tree-ssa-dce.c (mark_control_dependent_edges_necessary): Add IGNORE_SELF
-       argument; set visited_control_parents for fully processed BBs.
+2010-04-06  Jan Hubicka  <jh@suse.cz>
+
+       PR tree-optimization/42906
+       * tree-ssa-dce.c (mark_control_dependent_edges_necessary): Add
+       IGNORE_SELF argument.  Set visited_control_parents for fully
+       processed BBs.
        (find_obviously_necessary_stmts): Update call of
        mark_control_dependent_edges_necessary.
-       (propagate_necessity): Likewise; handle PHI edges more curefully.
+       (propagate_necessity): Likewise.  Handle PHI edges more curefully.
 
 2010-04-06  Uros Bizjak  <ubizjak@gmail.com>
 
@@ -52,7 +68,7 @@
 
 2010-04-02  Steven Bosscher  <steven@gcc.gnu.org>
 
-       * ada/gcc-interface/Make-lang.in, alias.c, attribs.c, auto-inc-dec.c, 
+       * ada/gcc-interface/Make-lang.in, alias.c, attribs.c, auto-inc-dec.c,
        basic-block.h, bb-reorder.c, calls.c, c-common.c, cgraph.h,
        collect2.h, config/alpha/alpha.c, config/alpha/alpha.md,
        config/alpha/predicates.md, config/arm/arm.md,
 2010-04-02  Richard Earnshaw  <rearnsha@arm.com>
 
        PR target/43469
-       * arm.c (legitimize_tls_address): Adjust call to 
+       * arm.c (legitimize_tls_address): Adjust call to
        gen_tls_load_dot_plus_four.
        (arm_note_pic_base): New function.
        (arm_cannot_copy_insn_p): Use it.
 
 2010-02-15  Nick Clifton  <nickc@redhat.com>
 
-       * config/h8300/h8300.c: (h8300_push_pop): Use bool type for
+       * config/h8300/h8300.c (h8300_push_pop): Use bool type for
        boolean parameters.  Use emit_jump_insn when emitting a pop
        instruction containing a return insn.
        (push): Use 'true' rather than '1' as second parameter to F.
index cfd2270..d498b47 100644 (file)
@@ -26202,10 +26202,7 @@ x86_output_mi_thunk (FILE *file,
   /* Adjust the this parameter by a fixed constant.  */
   if (delta)
     {
-      /* Make things pretty and `subl $4,%eax' rather than `addl $-4,%eax'.
-         Exceptions: -128 encodes smaller than 128, so swap sign and op.  */
-      bool sub = delta < 0 || delta == 128;
-      xops[0] = GEN_INT (sub ? -delta : delta);
+      xops[0] = GEN_INT (delta);
       xops[1] = this_reg ? this_reg : this_param;
       if (TARGET_64BIT)
        {
@@ -26217,12 +26214,12 @@ x86_output_mi_thunk (FILE *file,
              xops[0] = tmp;
              xops[1] = this_param;
            }
-         if (sub)
+         if (x86_maybe_negate_const_int (&xops[0], DImode))
            output_asm_insn ("sub{q}\t{%0, %1|%1, %0}", xops);
          else
            output_asm_insn ("add{q}\t{%0, %1|%1, %0}", xops);
        }
-      else if (sub)
+      else if (x86_maybe_negate_const_int (&xops[0], SImode))
        output_asm_insn ("sub{l}\t{%0, %1|%1, %0}", xops);
       else
        output_asm_insn ("add{l}\t{%0, %1|%1, %0}", xops);
@@ -26649,6 +26646,52 @@ x86_extended_reg_mentioned_p (rtx insn)
                       extended_reg_mentioned_1, NULL);
 }
 
+/* If profitable, negate (without causing overflow) integer constant
+   of mode MODE at location LOC.  Return true in this case.  */
+bool
+x86_maybe_negate_const_int (rtx *loc, enum machine_mode mode)
+{
+  HOST_WIDE_INT val;
+
+  if (!CONST_INT_P (*loc))
+    return false;
+
+  switch (mode)
+    {
+    case DImode:
+      /* DImode x86_64 constants must fit in 32 bits.  */
+      gcc_assert (x86_64_immediate_operand (*loc, mode));
+
+      mode = SImode;
+      break;
+
+    case SImode:
+    case HImode:
+    case QImode:
+      break;
+
+    default:
+      gcc_unreachable ();
+    }
+
+  /* Avoid overflows.  */
+  if (mode_signbit_p (mode, *loc))
+    return false;
+
+  val = INTVAL (*loc);
+
+  /* Make things pretty and `subl $4,%eax' rather than `addl $-4,%eax'.
+     Exceptions: -128 encodes smaller than 128, so swap sign and op.  */
+  if ((val < 0 && val != -128)
+      || val == 128)
+    {
+      *loc = GEN_INT (-val);
+      return true;
+    }
+
+  return false;
+}
+
 /* Generate an unsigned DImode/SImode to FP conversion.  This is the same code
    optabs would emit if we didn't have TFmode patterns.  */
 
index 22f3648..feea161 100644 (file)
@@ -1,5 +1,5 @@
 ;; GCC machine description for i386 synchronization instructions.
-;; Copyright (C) 2005, 2006, 2007, 2008, 2009, 2010
+;; Copyright (C) 2005, 2006, 2007, 2008, 2009
 ;; Free Software Foundation, Inc.
 ;;
 ;; This file is part of GCC.
@@ -47,7 +47,7 @@
        (unspec:BLK [(match_dup 0)] UNSPEC_MFENCE))
    (clobber (reg:CC FLAGS_REG))]
   "!(TARGET_64BIT || TARGET_SSE2)"
-  "lock{%;or{l}\t{$0, (%%esp)|DWORD PTR [esp], 0}"
+  "lock{%;| }or{l}\t{$0, (%%esp)|DWORD PTR [esp], 0}"
   [(set_attr "memory" "unknown")])
 
 ;; ??? It would be possible to use cmpxchg8b on pentium for DImode
             [(match_dup 1) (match_dup 2) (match_dup 3)] UNSPECV_CMPXCHG)
           (match_dup 2)))]
   "TARGET_CMPXCHG"
-  "lock{%;cmpxchg{<imodesuffix>}\t{%3, %1|%1, %3}")
+  "lock{%;| }cmpxchg{<imodesuffix>}\t{%3, %1|%1, %3}")
 
 (define_insn "sync_double_compare_and_swap<mode>"
   [(set (match_operand:DCASMODE 0 "register_operand" "=A")
            UNSPECV_CMPXCHG)
           (match_dup 2)))]
   ""
-  "lock{%;cmpxchg<doublemodesuffix>b\t%1")
+  "lock{%;| }cmpxchg<doublemodesuffix>b\t%1")
 
 ;; Theoretically we'd like to use constraint "r" (any reg) for operand
 ;; 3, but that includes ecx.  If operand 3 and 4 are the same (like when
            UNSPECV_CMPXCHG)
          (match_dup 2)))]
   "!TARGET_64BIT && TARGET_CMPXCHG8B && flag_pic"
-  "xchg{l}\t%%ebx, %3\;lock{%;cmpxchg8b\t%1\;xchg{l}\t%%ebx, %3")
+  "xchg{l}\t%%ebx, %3\;lock{%;| }cmpxchg8b\t%1\;xchg{l}\t%%ebx, %3")
 
 (define_insn "sync_old_add<mode>"
   [(set (match_operand:SWI 0 "register_operand" "=<r>")
                  (match_operand:SWI 2 "register_operand" "0")))
    (clobber (reg:CC FLAGS_REG))]
   "TARGET_XADD"
-  "lock{%;xadd{<imodesuffix>}\t{%0, %1|%1, %0}")
+  "lock{%;| }xadd{<imodesuffix>}\t{%0, %1|%1, %0}")
 
 ;; Recall that xchg implicitly sets LOCK#, so adding it again wastes space.
 (define_insn "sync_lock_test_and_set<mode>"
   if (TARGET_USE_INCDEC)
     {
       if (operands[1] == const1_rtx)
-       return "lock{%;inc{<imodesuffix>}\t%0";
+       return "lock{%;| }inc{<imodesuffix>}\t%0";
       if (operands[1] == constm1_rtx)
-       return "lock{%;dec{<imodesuffix>}\t%0";
+       return "lock{%;| }dec{<imodesuffix>}\t%0";
     }
 
   if (x86_maybe_negate_const_int (&operands[1], <MODE>mode))
-    return "lock{%;sub{<imodesuffix>}\t{%1, %0|%0, %1}";
+    return "lock{%;| }sub{<imodesuffix>}\t{%1, %0|%0, %1}";
 
-  return "lock{%;add{<imodesuffix>}\t{%1, %0|%0, %1}";
+  return "lock{%;| }add{<imodesuffix>}\t{%1, %0|%0, %1}";
 })
 
 (define_insn "sync_sub<mode>"
   if (TARGET_USE_INCDEC)
     {
       if (operands[1] == const1_rtx)
-       return "lock{%;dec{<imodesuffix>}\t%0";
+       return "lock{%;| }dec{<imodesuffix>}\t%0";
       if (operands[1] == constm1_rtx)
-       return "lock{%;inc{<imodesuffix>}\t%0";
+       return "lock{%;| }inc{<imodesuffix>}\t%0";
     }
 
-  return "lock{%;sub{<imodesuffix>}\t{%1, %0|%0, %1}";
+  return "lock{%;| }sub{<imodesuffix>}\t{%1, %0|%0, %1}";
 })
 
 (define_insn "sync_<code><mode>"
          UNSPECV_LOCK))
    (clobber (reg:CC FLAGS_REG))]
   ""
-  "lock{%;} <logic>{<imodesuffix>}\t{%1, %0|%0, %1}")
+  "lock{%;| }<logicprefix>{<imodesuffix>}\t{%1, %0|%0, %1}")