OSDN Git Service

gcc/
authorrsandifo <rsandifo@138bc75d-0d04-0410-961f-82ee72b054a4>
Fri, 14 Oct 2011 14:38:30 +0000 (14:38 +0000)
committerrsandifo <rsandifo@138bc75d-0d04-0410-961f-82ee72b054a4>
Fri, 14 Oct 2011 14:38:30 +0000 (14:38 +0000)
2011-10-14  David Alan Gilbert  <david.gilbert@linaro.org>

* config/arm/arm.h (TARGET_HAVE_DMB_MCR): MCR Not available in Thumb1.

git-svn-id: svn+ssh://gcc.gnu.org/svn/gcc/trunk@179979 138bc75d-0d04-0410-961f-82ee72b054a4

gcc/ChangeLog
gcc/config/arm/arm.h

index 6dc80be..6a141e5 100644 (file)
@@ -1,3 +1,7 @@
+2011-10-14  David Alan Gilbert  <david.gilbert@linaro.org>
+
+       * config/arm/arm.h (TARGET_HAVE_DMB_MCR): MCR Not available in Thumb1.
+
 2011-10-14  Paolo Carlini  <paolo.carlini@oracle.com>
 
        * doc/invoke.texi ([Wformat-zero-length]): Tidy.
index 8ce2b3e..19381fb 100644 (file)
@@ -288,7 +288,8 @@ extern void (*arm_lang_output_object_attributes_hook)(void);
 #define TARGET_HAVE_DMB                (arm_arch7)
 
 /* Nonzero if this chip implements a memory barrier via CP15.  */
-#define TARGET_HAVE_DMB_MCR    (arm_arch6k && ! TARGET_HAVE_DMB)
+#define TARGET_HAVE_DMB_MCR    (arm_arch6 && ! TARGET_HAVE_DMB \
+                                && ! TARGET_THUMB1)
 
 /* Nonzero if this chip implements a memory barrier instruction.  */
 #define TARGET_HAVE_MEMORY_BARRIER (TARGET_HAVE_DMB || TARGET_HAVE_DMB_MCR)