OSDN Git Service

libjava:
[pf3gnuchains/gcc-fork.git] / libjava / sysdep / powerpc / locks.h
1 // locks.h - Thread synchronization primitives. PowerPC implementation.
2
3 /* Copyright (C) 2002  Free Software Foundation
4
5    This file is part of libgcj.
6
7 This software is copyrighted work licensed under the terms of the
8 Libgcj License.  Please consult the file "LIBGCJ_LICENSE" for
9 details.  */
10
11 #ifndef __SYSDEP_LOCKS_H__
12 #define __SYSDEP_LOCKS_H__
13
14 typedef size_t obj_addr_t;      /* Integer type big enough for object   */
15                                 /* address.                             */
16
17 inline static bool
18 compare_and_swap(volatile obj_addr_t *addr,
19                                               obj_addr_t old,
20                                               obj_addr_t new_val) 
21 {
22   int ret;
23
24   __asm__ __volatile__ (
25            "0:    lwarx %0,0,%1 ;"
26            "      xor. %0,%3,%0;"
27            "      bne 1f;"
28            "      stwcx. %2,0,%1;"
29            "      bne- 0b;"
30            "1:    "
31         : "=&r"(ret)
32         : "r"(addr), "r"(new_val), "r"(old)
33         : "cr0", "memory");
34   /* This version of __compare_and_swap is to be used when acquiring
35      a lock, so we don't need to worry about whether other memory
36      operations have completed, but we do need to be sure that any loads
37      after this point really occur after we have acquired the lock.  */
38   __asm__ __volatile__ ("isync" : : : "memory");
39   return ret == 0;
40 }
41
42 inline static void
43 release_set(volatile obj_addr_t *addr, obj_addr_t new_val)
44 {
45   __asm__ __volatile__ ("sync" : : : "memory");
46   *(addr) = new_val;
47 }
48
49 inline static bool
50 compare_and_swap_release(volatile obj_addr_t *addr,
51                                                      obj_addr_t old,
52                                                      obj_addr_t new_val)
53 {
54   int ret;
55
56   __asm__ __volatile__ ("sync" : : : "memory");
57   __asm__ __volatile__ (
58            "0:    lwarx %0,0,%1 ;"
59            "      xor. %0,%3,%0;"
60            "      bne 1f;"
61            "      stwcx. %2,0,%1;"
62            "      bne- 0b;"
63            "1:    "
64         : "=&r"(ret)
65         : "r"(addr), "r"(new_val), "r"(old)
66         : "cr0", "memory");
67   return ret == 0;
68 }
69
70 // Ensure that subsequent instructions do not execute on stale
71 // data that was loaded from memory before the barrier.
72 inline static void
73 read_barrier()
74 {
75   __asm__ __volatile__ ("isync" : : : "memory");
76 }
77
78 #endif