OSDN Git Service

5038514e711eef5446e42974cf25b054880e1ae9
[pf3gnuchains/gcc-fork.git] / gcc / rtl.def
1 /* This file contains the definitions and documentation for the
2    Register Transfer Expressions (rtx's) that make up the
3    Register Transfer Language (rtl) used in the Back End of the GNU compiler.
4    Copyright (C) 1987, 1988, 1992, 1994, 1995, 1997, 1998, 1999, 2000, 2004
5    Free Software Foundation, Inc.
6
7 This file is part of GCC.
8
9 GCC is free software; you can redistribute it and/or modify it under
10 the terms of the GNU General Public License as published by the Free
11 Software Foundation; either version 2, or (at your option) any later
12 version.
13
14 GCC is distributed in the hope that it will be useful, but WITHOUT ANY
15 WARRANTY; without even the implied warranty of MERCHANTABILITY or
16 FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
17 for more details.
18
19 You should have received a copy of the GNU General Public License
20 along with GCC; see the file COPYING.  If not, write to the Free
21 Software Foundation, 59 Temple Place - Suite 330, Boston, MA
22 02111-1307, USA.  */
23
24
25 /* Expression definitions and descriptions for all targets are in this file.
26    Some will not be used for some targets.
27
28    The fields in the cpp macro call "DEF_RTL_EXPR()"
29    are used to create declarations in the C source of the compiler.
30
31    The fields are:
32
33    1.  The internal name of the rtx used in the C source.
34    It is a tag in the enumeration "enum rtx_code" defined in "rtl.h".
35    By convention these are in UPPER_CASE.
36
37    2.  The name of the rtx in the external ASCII format read by
38    read_rtx(), and printed by print_rtx().
39    These names are stored in rtx_name[].
40    By convention these are the internal (field 1) names in lower_case.
41
42    3.  The print format, and type of each rtx->u.fld[] (field) in this rtx.
43    These formats are stored in rtx_format[].
44    The meaning of the formats is documented in front of this array in rtl.c
45    
46    4.  The class of the rtx.  These are stored in rtx_class and are accessed
47    via the GET_RTX_CLASS macro.  They are defined as follows:
48
49      RTX_CONST_OBJ
50          an rtx code that can be used to represent a constant object
51          (e.g, CONST_INT)
52      RTX_OBJ
53          an rtx code that can be used to represent an object (e.g, REG, MEM)
54      RTX_COMPARE
55          an rtx code for a comparison (e.g, LT, GT)
56      RTX_COMM_COMPARE
57          an rtx code for a commutative comparison (e.g, EQ, NE, ORDERED)
58      RTX_UNARY
59          an rtx code for a unary arithmetic expression (e.g, NEG, NOT)
60      RTX_COMM_ARITH
61          an rtx code for a commutative binary operation (e.g,, PLUS, MULT)
62      RTX_TERNARY
63          an rtx code for a non-bitfield three input operation (IF_THEN_ELSE)
64      RTX_BIN_ARITH
65          an rtx code for a non-commutative binary operation (e.g., MINUS, DIV)
66      RTX_BITFIELD_OPS
67          an rtx code for a bit-field operation (ZERO_EXTRACT, SIGN_EXTRACT)
68      RTX_INSN
69          an rtx code for a machine insn (INSN, JUMP_INSN, CALL_INSN)
70      RTX_MATCH
71          an rtx code for something that matches in insns (e.g, MATCH_DUP)
72      RTX_AUTOINC
73          an rtx code for autoincrement addressing modes (e.g. POST_DEC)
74      RTX_EXTRA
75          everything else
76
77    All of the expressions that appear only in machine descriptions,
78    not in RTL used by the compiler itself, are at the end of the file.  */
79
80 /* Unknown, or no such operation; the enumeration constant should have
81    value zero.  */
82 DEF_RTL_EXPR(UNKNOWN, "UnKnown", "*", RTX_EXTRA)
83
84 /* ---------------------------------------------------------------------
85    Expressions used in constructing lists.
86    --------------------------------------------------------------------- */
87
88 /* a linked list of expressions */
89 DEF_RTL_EXPR(EXPR_LIST, "expr_list", "ee", RTX_EXTRA)
90
91 /* a linked list of instructions.
92    The insns are represented in print by their uids.  */
93 DEF_RTL_EXPR(INSN_LIST, "insn_list", "ue", RTX_EXTRA)
94
95 /* SEQUENCE appears in the result of a `gen_...' function
96    for a DEFINE_EXPAND that wants to make several insns.
97    Its elements are the bodies of the insns that should be made.
98    `emit_insn' takes the SEQUENCE apart and makes separate insns.  */
99 DEF_RTL_EXPR(SEQUENCE, "sequence", "E", RTX_EXTRA)
100
101 /* Refers to the address of its argument.  This is only used in alias.c.  */
102 DEF_RTL_EXPR(ADDRESS, "address", "e", RTX_MATCH)
103
104 /* ----------------------------------------------------------------------
105    Expression types used for things in the instruction chain.
106
107    All formats must start with "iuu" to handle the chain.
108    Each insn expression holds an rtl instruction and its semantics
109    during back-end processing.
110    See macros's in "rtl.h" for the meaning of each rtx->u.fld[].
111
112    ---------------------------------------------------------------------- */
113
114 /* An instruction that cannot jump.  */
115 DEF_RTL_EXPR(INSN, "insn", "iuuBieiee", RTX_INSN)
116
117 /* An instruction that can possibly jump.
118    Fields ( rtx->u.fld[] ) have exact same meaning as INSN's.  */
119 DEF_RTL_EXPR(JUMP_INSN, "jump_insn", "iuuBieiee0", RTX_INSN)
120
121 /* An instruction that can possibly call a subroutine
122    but which will not change which instruction comes next
123    in the current function.
124    Field ( rtx->u.fld[9] ) is CALL_INSN_FUNCTION_USAGE.
125    All other fields ( rtx->u.fld[] ) have exact same meaning as INSN's.  */
126 DEF_RTL_EXPR(CALL_INSN, "call_insn", "iuuBieieee", RTX_INSN)
127
128 /* A marker that indicates that control will not flow through.  */
129 DEF_RTL_EXPR(BARRIER, "barrier", "iuu000000", RTX_EXTRA)
130
131 /* Holds a label that is followed by instructions.
132    Operand:
133    4: is used in jump.c for the use-count of the label.
134    5: is used in flow.c to point to the chain of label_ref's to this label.
135    6: is a number that is unique in the entire compilation.
136    7: is the user-given name of the label, if any.  */
137 DEF_RTL_EXPR(CODE_LABEL, "code_label", "iuuB00is", RTX_EXTRA)
138
139 #ifdef USE_MAPPED_LOCATION
140 /* Say where in the code a source line starts, for symbol table's sake.
141    Operand:
142    4: unused if line number > 0, note-specific data otherwise.
143    5: line number if > 0, enum note_insn otherwise.
144    6: CODE_LABEL_NUMBER if line number == NOTE_INSN_DELETED_LABEL.  */
145 #else
146 /* Say where in the code a source line starts, for symbol table's sake.
147    Operand:
148    4: filename, if line number > 0, note-specific data otherwise.
149    5: line number if > 0, enum note_insn otherwise.
150    6: unique number if line number == note_insn_deleted_label.  */
151 #endif
152 DEF_RTL_EXPR(NOTE, "note", "iuuB0ni", RTX_EXTRA)
153
154 /* ----------------------------------------------------------------------
155    Top level constituents of INSN, JUMP_INSN and CALL_INSN.
156    ---------------------------------------------------------------------- */
157    
158 /* Conditionally execute code.
159    Operand 0 is the condition that if true, the code is executed.
160    Operand 1 is the code to be executed (typically a SET). 
161
162    Semantics are that there are no side effects if the condition
163    is false.  This pattern is created automatically by the if_convert
164    pass run after reload or by target-specific splitters.  */
165 DEF_RTL_EXPR(COND_EXEC, "cond_exec", "ee", RTX_EXTRA)
166
167 /* Several operations to be done in parallel (perhaps under COND_EXEC).  */
168 DEF_RTL_EXPR(PARALLEL, "parallel", "E", RTX_EXTRA)
169
170 /* A string that is passed through to the assembler as input.
171      One can obviously pass comments through by using the
172      assembler comment syntax.
173      These occur in an insn all by themselves as the PATTERN.
174      They also appear inside an ASM_OPERANDS
175      as a convenient way to hold a string.  */
176 DEF_RTL_EXPR(ASM_INPUT, "asm_input", "s", RTX_EXTRA)
177
178 #ifdef USE_MAPPED_LOCATION
179 /* An assembler instruction with operands.
180    1st operand is the instruction template.
181    2nd operand is the constraint for the output.
182    3rd operand is the number of the output this expression refers to.
183      When an insn stores more than one value, a separate ASM_OPERANDS
184      is made for each output; this integer distinguishes them.
185    4th is a vector of values of input operands.
186    5th is a vector of modes and constraints for the input operands.
187      Each element is an ASM_INPUT containing a constraint string
188      and whose mode indicates the mode of the input operand.
189    6th is the source line number.  */
190 DEF_RTL_EXPR(ASM_OPERANDS, "asm_operands", "ssiEEi", RTX_EXTRA)
191 #else
192 /* An assembler instruction with operands.
193    1st operand is the instruction template.
194    2nd operand is the constraint for the output.
195    3rd operand is the number of the output this expression refers to.
196      When an insn stores more than one value, a separate ASM_OPERANDS
197      is made for each output; this integer distinguishes them.
198    4th is a vector of values of input operands.
199    5th is a vector of modes and constraints for the input operands.
200      Each element is an ASM_INPUT containing a constraint string
201      and whose mode indicates the mode of the input operand.
202    6th is the name of the containing source file.
203    7th is the source line number.  */
204 DEF_RTL_EXPR(ASM_OPERANDS, "asm_operands", "ssiEEsi", RTX_EXTRA)
205 #endif
206
207 /* A machine-specific operation.
208    1st operand is a vector of operands being used by the operation so that
209      any needed reloads can be done.
210    2nd operand is a unique value saying which of a number of machine-specific
211      operations is to be performed.
212    (Note that the vector must be the first operand because of the way that
213    genrecog.c record positions within an insn.)
214    This can occur all by itself in a PATTERN, as a component of a PARALLEL,
215    or inside an expression.  */
216 DEF_RTL_EXPR(UNSPEC, "unspec", "Ei", RTX_EXTRA)
217
218 /* Similar, but a volatile operation and one which may trap.  */
219 DEF_RTL_EXPR(UNSPEC_VOLATILE, "unspec_volatile", "Ei", RTX_EXTRA)
220
221 /* Vector of addresses, stored as full words.  */
222 /* Each element is a LABEL_REF to a CODE_LABEL whose address we want.  */
223 DEF_RTL_EXPR(ADDR_VEC, "addr_vec", "E", RTX_EXTRA)
224
225 /* Vector of address differences X0 - BASE, X1 - BASE, ...
226    First operand is BASE; the vector contains the X's.
227    The machine mode of this rtx says how much space to leave
228    for each difference and is adjusted by branch shortening if
229    CASE_VECTOR_SHORTEN_MODE is defined.
230    The third and fourth operands store the target labels with the
231    minimum and maximum addresses respectively.
232    The fifth operand stores flags for use by branch shortening.
233   Set at the start of shorten_branches:
234    min_align: the minimum alignment for any of the target labels.
235    base_after_vec: true iff BASE is after the ADDR_DIFF_VEC.
236    min_after_vec: true iff minimum addr target label is after the ADDR_DIFF_VEC.
237    max_after_vec: true iff maximum addr target label is after the ADDR_DIFF_VEC.
238    min_after_base: true iff minimum address target label is after BASE.
239    max_after_base: true iff maximum address target label is after BASE.
240   Set by the actual branch shortening process:
241    offset_unsigned: true iff offsets have to be treated as unsigned.
242    scale: scaling that is necessary to make offsets fit into the mode.
243
244    The third, fourth and fifth operands are only valid when
245    CASE_VECTOR_SHORTEN_MODE is defined, and only in an optimizing
246    compilations.  */
247      
248 DEF_RTL_EXPR(ADDR_DIFF_VEC, "addr_diff_vec", "eEee0", RTX_EXTRA)
249
250 /* Memory prefetch, with attributes supported on some targets.
251    Operand 1 is the address of the memory to fetch.
252    Operand 2 is 1 for a write access, 0 otherwise.
253    Operand 3 is the level of temporal locality; 0 means there is no
254    temporal locality and 1, 2, and 3 are for increasing levels of temporal
255    locality.
256
257    The attributes specified by operands 2 and 3 are ignored for targets
258    whose prefetch instructions do not support them.  */
259 DEF_RTL_EXPR(PREFETCH, "prefetch", "eee", RTX_EXTRA)
260
261 /* ----------------------------------------------------------------------
262    At the top level of an instruction (perhaps under PARALLEL).
263    ---------------------------------------------------------------------- */
264
265 /* Assignment.
266    Operand 1 is the location (REG, MEM, PC, CC0 or whatever) assigned to.
267    Operand 2 is the value stored there.
268    ALL assignment must use SET.
269    Instructions that do multiple assignments must use multiple SET,
270    under PARALLEL.  */
271 DEF_RTL_EXPR(SET, "set", "ee", RTX_EXTRA)
272
273 /* Indicate something is used in a way that we don't want to explain.
274    For example, subroutine calls will use the register
275    in which the static chain is passed.  */
276 DEF_RTL_EXPR(USE, "use", "e", RTX_EXTRA)
277
278 /* Indicate something is clobbered in a way that we don't want to explain.
279    For example, subroutine calls will clobber some physical registers
280    (the ones that are by convention not saved).  */
281 DEF_RTL_EXPR(CLOBBER, "clobber", "e", RTX_EXTRA)
282
283 /* Call a subroutine.
284    Operand 1 is the address to call.
285    Operand 2 is the number of arguments.  */
286
287 DEF_RTL_EXPR(CALL, "call", "ee", RTX_EXTRA)
288
289 /* Return from a subroutine.  */
290
291 DEF_RTL_EXPR(RETURN, "return", "", RTX_EXTRA)
292
293 /* Conditional trap.
294    Operand 1 is the condition.
295    Operand 2 is the trap code.
296    For an unconditional trap, make the condition (const_int 1).  */
297 DEF_RTL_EXPR(TRAP_IF, "trap_if", "ee", RTX_EXTRA)
298
299 /* Placeholder for _Unwind_Resume before we know if a function call
300    or a branch is needed.  Operand 1 is the exception region from
301    which control is flowing.  */
302 DEF_RTL_EXPR(RESX, "resx", "i", RTX_EXTRA)
303
304 /* ----------------------------------------------------------------------
305    Primitive values for use in expressions.
306    ---------------------------------------------------------------------- */
307
308 /* numeric integer constant */
309 DEF_RTL_EXPR(CONST_INT, "const_int", "w", RTX_CONST_OBJ)
310
311 /* numeric floating point constant.
312    Operands hold the value.  They are all 'w' and there may be from 2 to 6;
313    see real.h.  */
314 DEF_RTL_EXPR(CONST_DOUBLE, "const_double", CONST_DOUBLE_FORMAT, RTX_CONST_OBJ)
315
316 /* Describes a vector constant.  */
317 DEF_RTL_EXPR(CONST_VECTOR, "const_vector", "E", RTX_EXTRA)
318
319 /* String constant.  Used for attributes in machine descriptions and
320    for special cases in DWARF2 debug output.  NOT used for source-
321    language string constants.  */
322 DEF_RTL_EXPR(CONST_STRING, "const_string", "s", RTX_OBJ)
323
324 /* This is used to encapsulate an expression whose value is constant
325    (such as the sum of a SYMBOL_REF and a CONST_INT) so that it will be
326    recognized as a constant operand rather than by arithmetic instructions.  */
327
328 DEF_RTL_EXPR(CONST, "const", "e", RTX_CONST_OBJ)
329
330 /* program counter.  Ordinary jumps are represented
331    by a SET whose first operand is (PC).  */
332 DEF_RTL_EXPR(PC, "pc", "", RTX_OBJ)
333
334 /* Used in the cselib routines to describe a value.  */
335 DEF_RTL_EXPR(VALUE, "value", "0", RTX_OBJ)
336
337 /* A register.  The "operand" is the register number, accessed with
338    the REGNO macro.  If this number is less than FIRST_PSEUDO_REGISTER
339    than a hardware register is being referred to.  The second operand
340    holds the original register number - this will be different for a
341    pseudo register that got turned into a hard register.
342    This rtx needs to have as many (or more) fields as a MEM, since we
343    can change REG rtx's into MEMs during reload.  */
344 DEF_RTL_EXPR(REG, "reg", "i00", RTX_OBJ)
345
346 /* A scratch register.  This represents a register used only within a
347    single insn.  It will be turned into a REG during register allocation
348    or reload unless the constraint indicates that the register won't be
349    needed, in which case it can remain a SCRATCH.  This code is
350    marked as having one operand so it can be turned into a REG.  */
351 DEF_RTL_EXPR(SCRATCH, "scratch", "0", RTX_OBJ)
352
353 /* One word of a multi-word value.
354    The first operand is the complete value; the second says which word.
355    The WORDS_BIG_ENDIAN flag controls whether word number 0
356    (as numbered in a SUBREG) is the most or least significant word.
357
358    This is also used to refer to a value in a different machine mode.
359    For example, it can be used to refer to a SImode value as if it were
360    Qimode, or vice versa.  Then the word number is always 0.  */
361 DEF_RTL_EXPR(SUBREG, "subreg", "ei", RTX_EXTRA)
362
363 /* This one-argument rtx is used for move instructions
364    that are guaranteed to alter only the low part of a destination.
365    Thus, (SET (SUBREG:HI (REG...)) (MEM:HI ...))
366    has an unspecified effect on the high part of REG,
367    but (SET (STRICT_LOW_PART (SUBREG:HI (REG...))) (MEM:HI ...))
368    is guaranteed to alter only the bits of REG that are in HImode.
369
370    The actual instruction used is probably the same in both cases,
371    but the register constraints may be tighter when STRICT_LOW_PART
372    is in use.  */
373
374 DEF_RTL_EXPR(STRICT_LOW_PART, "strict_low_part", "e", RTX_EXTRA)
375
376 /* (CONCAT a b) represents the virtual concatenation of a and b
377    to make a value that has as many bits as a and b put together.
378    This is used for complex values.  Normally it appears only
379    in DECL_RTLs and during RTL generation, but not in the insn chain.  */
380 DEF_RTL_EXPR(CONCAT, "concat", "ee", RTX_OBJ)
381
382 /* A memory location; operand is the address.  The second operand is the
383    alias set to which this MEM belongs.  We use `0' instead of `w' for this
384    field so that the field need not be specified in machine descriptions.  */
385 DEF_RTL_EXPR(MEM, "mem", "e0", RTX_OBJ)
386
387 /* Reference to an assembler label in the code for this function.
388    The operand is a CODE_LABEL found in the insn chain.
389    The unprinted fields 1 and 2 are used in flow.c for the
390    LABEL_NEXTREF and CONTAINING_INSN.  */
391 DEF_RTL_EXPR(LABEL_REF, "label_ref", "u00", RTX_CONST_OBJ)
392
393 /* Reference to a named label: 
394    Operand 0: label name
395    Operand 1: flags (see SYMBOL_FLAG_* in rtl.h)
396    Operand 2: tree from which this symbol is derived, or null.
397    This is either a DECL node, or some kind of constant.  */
398 DEF_RTL_EXPR(SYMBOL_REF, "symbol_ref", "s00", RTX_CONST_OBJ)
399
400 /* The condition code register is represented, in our imagination,
401    as a register holding a value that can be compared to zero.
402    In fact, the machine has already compared them and recorded the
403    results; but instructions that look at the condition code
404    pretend to be looking at the entire value and comparing it.  */
405 DEF_RTL_EXPR(CC0, "cc0", "", RTX_OBJ)
406
407 /* ----------------------------------------------------------------------
408    Expressions for operators in an rtl pattern
409    ---------------------------------------------------------------------- */
410
411 /* if_then_else.  This is used in representing ordinary
412    conditional jump instructions.
413      Operand:
414      0:  condition
415      1:  then expr
416      2:  else expr */
417 DEF_RTL_EXPR(IF_THEN_ELSE, "if_then_else", "eee", RTX_TERNARY)
418
419 /* Comparison, produces a condition code result.  */
420 DEF_RTL_EXPR(COMPARE, "compare", "ee", RTX_BIN_ARITH)
421
422 /* plus */
423 DEF_RTL_EXPR(PLUS, "plus", "ee", RTX_COMM_ARITH)
424
425 /* Operand 0 minus operand 1.  */
426 DEF_RTL_EXPR(MINUS, "minus", "ee", RTX_BIN_ARITH)
427
428 /* Minus operand 0.  */
429 DEF_RTL_EXPR(NEG, "neg", "e", RTX_UNARY)
430
431 DEF_RTL_EXPR(MULT, "mult", "ee", RTX_COMM_ARITH)
432
433 /* Operand 0 divided by operand 1.  */
434 DEF_RTL_EXPR(DIV, "div", "ee", RTX_BIN_ARITH)
435 /* Remainder of operand 0 divided by operand 1.  */
436 DEF_RTL_EXPR(MOD, "mod", "ee", RTX_BIN_ARITH)
437
438 /* Unsigned divide and remainder.  */
439 DEF_RTL_EXPR(UDIV, "udiv", "ee", RTX_BIN_ARITH)
440 DEF_RTL_EXPR(UMOD, "umod", "ee", RTX_BIN_ARITH)
441
442 /* Bitwise operations.  */
443 DEF_RTL_EXPR(AND, "and", "ee", RTX_COMM_ARITH)
444
445 DEF_RTL_EXPR(IOR, "ior", "ee", RTX_COMM_ARITH)
446
447 DEF_RTL_EXPR(XOR, "xor", "ee", RTX_COMM_ARITH)
448
449 DEF_RTL_EXPR(NOT, "not", "e", RTX_UNARY)
450
451 /* Operand:
452      0:  value to be shifted.
453      1:  number of bits.  */
454 DEF_RTL_EXPR(ASHIFT, "ashift", "ee", RTX_BIN_ARITH) /* shift left */
455 DEF_RTL_EXPR(ROTATE, "rotate", "ee", RTX_BIN_ARITH) /* rotate left */
456 DEF_RTL_EXPR(ASHIFTRT, "ashiftrt", "ee", RTX_BIN_ARITH) /* arithmetic shift right */
457 DEF_RTL_EXPR(LSHIFTRT, "lshiftrt", "ee", RTX_BIN_ARITH) /* logical shift right */
458 DEF_RTL_EXPR(ROTATERT, "rotatert", "ee", RTX_BIN_ARITH) /* rotate right */
459
460 /* Minimum and maximum values of two operands.  We need both signed and
461    unsigned forms.  (We cannot use MIN for SMIN because it conflicts
462    with a macro of the same name.) */
463
464 DEF_RTL_EXPR(SMIN, "smin", "ee", RTX_COMM_ARITH)
465 DEF_RTL_EXPR(SMAX, "smax", "ee", RTX_COMM_ARITH)
466 DEF_RTL_EXPR(UMIN, "umin", "ee", RTX_COMM_ARITH)
467 DEF_RTL_EXPR(UMAX, "umax", "ee", RTX_COMM_ARITH)
468
469 /* These unary operations are used to represent incrementation
470    and decrementation as they occur in memory addresses.
471    The amount of increment or decrement are not represented
472    because they can be understood from the machine-mode of the
473    containing MEM.  These operations exist in only two cases:
474    1. pushes onto the stack.
475    2. created automatically by the life_analysis pass in flow.c.  */
476 DEF_RTL_EXPR(PRE_DEC, "pre_dec", "e", RTX_AUTOINC)
477 DEF_RTL_EXPR(PRE_INC, "pre_inc", "e", RTX_AUTOINC)
478 DEF_RTL_EXPR(POST_DEC, "post_dec", "e", RTX_AUTOINC)
479 DEF_RTL_EXPR(POST_INC, "post_inc", "e", RTX_AUTOINC)
480
481 /* These binary operations are used to represent generic address
482    side-effects in memory addresses, except for simple incrementation
483    or decrementation which use the above operations.  They are
484    created automatically by the life_analysis pass in flow.c.
485    The first operand is a REG which is used as the address.
486    The second operand is an expression that is assigned to the
487    register, either before (PRE_MODIFY) or after (POST_MODIFY)
488    evaluating the address.
489    Currently, the compiler can only handle second operands of the
490    form (plus (reg) (reg)) and (plus (reg) (const_int)), where
491    the first operand of the PLUS has to be the same register as
492    the first operand of the *_MODIFY.  */
493 DEF_RTL_EXPR(PRE_MODIFY, "pre_modify", "ee", RTX_AUTOINC)
494 DEF_RTL_EXPR(POST_MODIFY, "post_modify", "ee", RTX_AUTOINC)
495
496 /* Comparison operations.  The ordered comparisons exist in two
497    flavors, signed and unsigned.  */
498 DEF_RTL_EXPR(NE, "ne", "ee", RTX_COMM_COMPARE)
499 DEF_RTL_EXPR(EQ, "eq", "ee", RTX_COMM_COMPARE)
500 DEF_RTL_EXPR(GE, "ge", "ee", RTX_COMPARE)
501 DEF_RTL_EXPR(GT, "gt", "ee", RTX_COMPARE)
502 DEF_RTL_EXPR(LE, "le", "ee", RTX_COMPARE)
503 DEF_RTL_EXPR(LT, "lt", "ee", RTX_COMPARE)
504 DEF_RTL_EXPR(GEU, "geu", "ee", RTX_COMPARE)
505 DEF_RTL_EXPR(GTU, "gtu", "ee", RTX_COMPARE)
506 DEF_RTL_EXPR(LEU, "leu", "ee", RTX_COMPARE)
507 DEF_RTL_EXPR(LTU, "ltu", "ee", RTX_COMPARE)
508
509 /* Additional floating point unordered comparison flavors.  */
510 DEF_RTL_EXPR(UNORDERED, "unordered", "ee", RTX_COMM_COMPARE)
511 DEF_RTL_EXPR(ORDERED, "ordered", "ee", RTX_COMM_COMPARE)
512
513 /* These are equivalent to unordered or ...  */
514 DEF_RTL_EXPR(UNEQ, "uneq", "ee", RTX_COMM_COMPARE)
515 DEF_RTL_EXPR(UNGE, "unge", "ee", RTX_COMPARE)
516 DEF_RTL_EXPR(UNGT, "ungt", "ee", RTX_COMPARE)
517 DEF_RTL_EXPR(UNLE, "unle", "ee", RTX_COMPARE)
518 DEF_RTL_EXPR(UNLT, "unlt", "ee", RTX_COMPARE)
519
520 /* This is an ordered NE, ie !UNEQ, ie false for NaN.  */
521 DEF_RTL_EXPR(LTGT, "ltgt", "ee", RTX_COMM_COMPARE)
522
523 /* Represents the result of sign-extending the sole operand.
524    The machine modes of the operand and of the SIGN_EXTEND expression
525    determine how much sign-extension is going on.  */
526 DEF_RTL_EXPR(SIGN_EXTEND, "sign_extend", "e", RTX_UNARY)
527
528 /* Similar for zero-extension (such as unsigned short to int).  */
529 DEF_RTL_EXPR(ZERO_EXTEND, "zero_extend", "e", RTX_UNARY)
530
531 /* Similar but here the operand has a wider mode.  */
532 DEF_RTL_EXPR(TRUNCATE, "truncate", "e", RTX_UNARY)
533
534 /* Similar for extending floating-point values (such as SFmode to DFmode).  */
535 DEF_RTL_EXPR(FLOAT_EXTEND, "float_extend", "e", RTX_UNARY)
536 DEF_RTL_EXPR(FLOAT_TRUNCATE, "float_truncate", "e", RTX_UNARY)
537
538 /* Conversion of fixed point operand to floating point value.  */
539 DEF_RTL_EXPR(FLOAT, "float", "e", RTX_UNARY)
540
541 /* With fixed-point machine mode:
542    Conversion of floating point operand to fixed point value.
543    Value is defined only when the operand's value is an integer.
544    With floating-point machine mode (and operand with same mode):
545    Operand is rounded toward zero to produce an integer value
546    represented in floating point.  */
547 DEF_RTL_EXPR(FIX, "fix", "e", RTX_UNARY)
548
549 /* Conversion of unsigned fixed point operand to floating point value.  */
550 DEF_RTL_EXPR(UNSIGNED_FLOAT, "unsigned_float", "e", RTX_UNARY)
551
552 /* With fixed-point machine mode:
553    Conversion of floating point operand to *unsigned* fixed point value.
554    Value is defined only when the operand's value is an integer.  */
555 DEF_RTL_EXPR(UNSIGNED_FIX, "unsigned_fix", "e", RTX_UNARY)
556
557 /* Absolute value */
558 DEF_RTL_EXPR(ABS, "abs", "e", RTX_UNARY)
559
560 /* Square root */
561 DEF_RTL_EXPR(SQRT, "sqrt", "e", RTX_UNARY)
562
563 /* Find first bit that is set.
564    Value is 1 + number of trailing zeros in the arg.,
565    or 0 if arg is 0.  */
566 DEF_RTL_EXPR(FFS, "ffs", "e", RTX_UNARY)
567
568 /* Count leading zeros.  */
569 DEF_RTL_EXPR(CLZ, "clz", "e", RTX_UNARY)
570
571 /* Count trailing zeros.  */
572 DEF_RTL_EXPR(CTZ, "ctz", "e", RTX_UNARY)
573
574 /* Population count (number of 1 bits).  */
575 DEF_RTL_EXPR(POPCOUNT, "popcount", "e", RTX_UNARY)
576
577 /* Population parity (number of 1 bits modulo 2).  */
578 DEF_RTL_EXPR(PARITY, "parity", "e", RTX_UNARY)
579
580 /* Reference to a signed bit-field of specified size and position.
581    Operand 0 is the memory unit (usually SImode or QImode) which
582    contains the field's first bit.  Operand 1 is the width, in bits.
583    Operand 2 is the number of bits in the memory unit before the
584    first bit of this field.
585    If BITS_BIG_ENDIAN is defined, the first bit is the msb and
586    operand 2 counts from the msb of the memory unit.
587    Otherwise, the first bit is the lsb and operand 2 counts from
588    the lsb of the memory unit.  */
589 DEF_RTL_EXPR(SIGN_EXTRACT, "sign_extract", "eee", RTX_BITFIELD_OPS)
590
591 /* Similar for unsigned bit-field.  */
592 DEF_RTL_EXPR(ZERO_EXTRACT, "zero_extract", "eee", RTX_BITFIELD_OPS)
593
594 /* For RISC machines.  These save memory when splitting insns.  */
595
596 /* HIGH are the high-order bits of a constant expression.  */
597 DEF_RTL_EXPR(HIGH, "high", "e", RTX_CONST_OBJ)
598
599 /* LO_SUM is the sum of a register and the low-order bits
600    of a constant expression.  */
601 DEF_RTL_EXPR(LO_SUM, "lo_sum", "ee", RTX_OBJ)
602
603 /* Header for range information.  Operand 0 is the NOTE_INSN_RANGE_BEG insn.
604    Operand 1 is the NOTE_INSN_RANGE_END insn.  Operand 2 is a vector of all of
605    the registers that can be substituted within this range.  Operand 3 is the
606    number of calls in the range.  Operand 4 is the number of insns in the
607    range.  Operand 5 is the unique range number for this range.  Operand 6 is
608    the basic block # of the start of the live range.  Operand 7 is the basic
609    block # of the end of the live range.  Operand 8 is the loop depth.  Operand
610    9 is a bitmap of the registers live at the start of the range.  Operand 10
611    is a bitmap of the registers live at the end of the range.  Operand 11 is
612    marker number for the start of the range.  Operand 12 is the marker number
613    for the end of the range.  */
614 DEF_RTL_EXPR(RANGE_INFO, "range_info", "uuEiiiiiibbii", RTX_EXTRA)
615
616 /* Registers that can be substituted within the range.  Operand 0 is the
617    original pseudo register number.  Operand 1 will be filled in with the
618    pseudo register the value is copied for the duration of the range.  Operand
619    2 is the number of references within the range to the register.  Operand 3
620    is the number of sets or clobbers of the register in the range.  Operand 4
621    is the number of deaths the register has.  Operand 5 is the copy flags that
622    give the status of whether a copy is needed from the original register to
623    the new register at the beginning of the range, or whether a copy from the
624    new register back to the original at the end of the range.  Operand 6 is the
625    live length.  Operand 7 is the number of calls that this register is live
626    across.  Operand 8 is the symbol node of the variable if the register is a
627    user variable.  Operand 9 is the block node that the variable is declared
628    in if the register is a user variable.  */
629 DEF_RTL_EXPR(RANGE_REG, "range_reg", "iiiiiiiitt", RTX_EXTRA)
630
631 /* Information about a local variable's ranges.  Operand 0 is an EXPR_LIST of
632    the different ranges a variable is in where it is copied to a different
633    pseudo register.  Operand 1 is the block that the variable is declared in.
634    Operand 2 is the number of distinct ranges.  */
635 DEF_RTL_EXPR(RANGE_VAR, "range_var", "eti", RTX_EXTRA)
636
637 /* Information about the registers that are live at the current point.  Operand
638    0 is the live bitmap.  Operand 1 is the original block number.  */
639 DEF_RTL_EXPR(RANGE_LIVE, "range_live", "bi", RTX_EXTRA)
640
641 /* Describes a merge operation between two vector values.
642    Operands 0 and 1 are the vectors to be merged, operand 2 is a bitmask
643    that specifies where the parts of the result are taken from.  Set bits
644    indicate operand 0, clear bits indicate operand 1.  The parts are defined
645    by the mode of the vectors.  */
646 DEF_RTL_EXPR(VEC_MERGE, "vec_merge", "eee", RTX_TERNARY)
647
648 /* Describes an operation that selects parts of a vector.
649    Operands 0 is the source vector, operand 1 is a PARALLEL that contains
650    a CONST_INT for each of the subparts of the result vector, giving the
651    number of the source subpart that should be stored into it.  */
652 DEF_RTL_EXPR(VEC_SELECT, "vec_select", "ee", RTX_BIN_ARITH)
653
654 /* Describes a vector concat operation.  Operands 0 and 1 are the source
655    vectors, the result is a vector that is as long as operands 0 and 1
656    combined and is the concatenation of the two source vectors.  */
657 DEF_RTL_EXPR(VEC_CONCAT, "vec_concat", "ee", RTX_BIN_ARITH)
658
659 /* Describes an operation that converts a small vector into a larger one by
660    duplicating the input values.  The output vector mode must have the same
661    submodes as the input vector mode, and the number of output parts must be
662    an integer multiple of the number of input parts.  */
663 DEF_RTL_EXPR(VEC_DUPLICATE, "vec_duplicate", "e", RTX_UNARY)
664      
665 /* Addition with signed saturation */
666 DEF_RTL_EXPR(SS_PLUS, "ss_plus", "ee", RTX_COMM_ARITH)
667
668 /* Addition with unsigned saturation */
669 DEF_RTL_EXPR(US_PLUS, "us_plus", "ee", RTX_COMM_ARITH)
670
671 /* Operand 0 minus operand 1, with signed saturation.  */
672 DEF_RTL_EXPR(SS_MINUS, "ss_minus", "ee", RTX_BIN_ARITH)
673
674 /* Operand 0 minus operand 1, with unsigned saturation.  */
675 DEF_RTL_EXPR(US_MINUS, "us_minus", "ee", RTX_BIN_ARITH)
676
677 /* Signed saturating truncate.  */
678 DEF_RTL_EXPR(SS_TRUNCATE, "ss_truncate", "e", RTX_UNARY)
679
680 /* Unsigned saturating truncate.  */
681 DEF_RTL_EXPR(US_TRUNCATE, "us_truncate", "e", RTX_UNARY)
682
683 /* Information about the variable and its location.  */
684 DEF_RTL_EXPR(VAR_LOCATION, "var_location", "te", RTX_EXTRA)
685
686 /* All expressions from this point forward appear only in machine
687    descriptions.  */
688
689 /* Include a secondary machine-description file at this point.  */
690 DEF_RTL_EXPR(INCLUDE, "include", "s", RTX_EXTRA)
691
692 /* Pattern-matching operators:  */
693
694 /* Use the function named by the second arg (the string)
695    as a predicate; if matched, store the structure that was matched
696    in the operand table at index specified by the first arg (the integer).
697    If the second arg is the null string, the structure is just stored.
698
699    A third string argument indicates to the register allocator restrictions
700    on where the operand can be allocated.
701
702    If the target needs no restriction on any instruction this field should
703    be the null string.
704
705    The string is prepended by:
706    '=' to indicate the operand is only written to.
707    '+' to indicate the operand is both read and written to.
708
709    Each character in the string represents an allocable class for an operand.
710    'g' indicates the operand can be any valid class.
711    'i' indicates the operand can be immediate (in the instruction) data.
712    'r' indicates the operand can be in a register.
713    'm' indicates the operand can be in memory.
714    'o' a subset of the 'm' class.  Those memory addressing modes that
715        can be offset at compile time (have a constant added to them).
716
717    Other characters indicate target dependent operand classes and
718    are described in each target's machine description.
719
720    For instructions with more than one operand, sets of classes can be
721    separated by a comma to indicate the appropriate multi-operand constraints.
722    There must be a 1 to 1 correspondence between these sets of classes in
723    all operands for an instruction.
724    */
725 DEF_RTL_EXPR(MATCH_OPERAND, "match_operand", "iss", RTX_MATCH)
726
727 /* Match a SCRATCH or a register.  When used to generate rtl, a
728    SCRATCH is generated.  As for MATCH_OPERAND, the mode specifies
729    the desired mode and the first argument is the operand number.
730    The second argument is the constraint.  */
731 DEF_RTL_EXPR(MATCH_SCRATCH, "match_scratch", "is", RTX_MATCH)
732
733 /* Apply a predicate, AND match recursively the operands of the rtx.
734    Operand 0 is the operand-number, as in match_operand.
735    Operand 1 is a predicate to apply (as a string, a function name).
736    Operand 2 is a vector of expressions, each of which must match
737    one subexpression of the rtx this construct is matching.  */
738 DEF_RTL_EXPR(MATCH_OPERATOR, "match_operator", "isE", RTX_MATCH)
739
740 /* Match a PARALLEL of arbitrary length.  The predicate is applied
741    to the PARALLEL and the initial expressions in the PARALLEL are matched.
742    Operand 0 is the operand-number, as in match_operand.
743    Operand 1 is a predicate to apply to the PARALLEL.
744    Operand 2 is a vector of expressions, each of which must match the 
745    corresponding element in the PARALLEL.  */
746 DEF_RTL_EXPR(MATCH_PARALLEL, "match_parallel", "isE", RTX_MATCH)
747
748 /* Match only something equal to what is stored in the operand table
749    at the index specified by the argument.  Use with MATCH_OPERAND.  */
750 DEF_RTL_EXPR(MATCH_DUP, "match_dup", "i", RTX_MATCH)
751
752 /* Match only something equal to what is stored in the operand table
753    at the index specified by the argument.  Use with MATCH_OPERATOR.  */
754 DEF_RTL_EXPR(MATCH_OP_DUP, "match_op_dup", "iE", RTX_MATCH)
755
756 /* Match only something equal to what is stored in the operand table
757    at the index specified by the argument.  Use with MATCH_PARALLEL.  */
758 DEF_RTL_EXPR(MATCH_PAR_DUP, "match_par_dup", "iE", RTX_MATCH)
759
760 /* Appears only in define_predicate/define_special_predicate
761    expressions.  Evaluates true only if the operand has an RTX code
762    from the set given by the argument (a comma-separated list).  */
763 DEF_RTL_EXPR(MATCH_CODE, "match_code", "s", RTX_MATCH)
764
765 /* Appears only in define_predicate/define_special_predicate
766     expressions.  The argument is a C expression to be injected at this
767     point in the predicate formula.  */
768 DEF_RTL_EXPR(MATCH_TEST, "match_test", "s", RTX_MATCH)
769
770 /* Insn (and related) definitions.  */
771
772 /* Definition of the pattern for one kind of instruction.
773    Operand:
774    0: names this instruction.
775       If the name is the null string, the instruction is in the
776       machine description just to be recognized, and will never be emitted by
777       the tree to rtl expander.
778    1: is the pattern.
779    2: is a string which is a C expression
780       giving an additional condition for recognizing this pattern.
781       A null string means no extra condition.
782    3: is the action to execute if this pattern is matched.
783       If this assembler code template starts with a * then it is a fragment of
784       C code to run to decide on a template to use.  Otherwise, it is the
785       template to use.
786    4: optionally, a vector of attributes for this insn.
787      */
788 DEF_RTL_EXPR(DEFINE_INSN, "define_insn", "sEsTV", RTX_EXTRA)
789
790 /* Definition of a peephole optimization.
791    1st operand: vector of insn patterns to match
792    2nd operand: C expression that must be true
793    3rd operand: template or C code to produce assembler output.
794    4: optionally, a vector of attributes for this insn.
795
796    This form is deprecated; use define_peephole2 instead.  */
797 DEF_RTL_EXPR(DEFINE_PEEPHOLE, "define_peephole", "EsTV", RTX_EXTRA)
798
799 /* Definition of a split operation.
800    1st operand: insn pattern to match
801    2nd operand: C expression that must be true
802    3rd operand: vector of insn patterns to place into a SEQUENCE
803    4th operand: optionally, some C code to execute before generating the
804         insns.  This might, for example, create some RTX's and store them in
805         elements of `recog_data.operand' for use by the vector of
806         insn-patterns.
807         (`operands' is an alias here for `recog_data.operand').  */
808 DEF_RTL_EXPR(DEFINE_SPLIT, "define_split", "EsES", RTX_EXTRA)
809
810 /* Definition of an insn and associated split.
811    This is the concatenation, with a few modifications, of a define_insn
812    and a define_split which share the same pattern.
813    Operand:
814    0: names this instruction.
815       If the name is the null string, the instruction is in the
816       machine description just to be recognized, and will never be emitted by
817       the tree to rtl expander.
818    1: is the pattern.
819    2: is a string which is a C expression
820       giving an additional condition for recognizing this pattern.
821       A null string means no extra condition.
822    3: is the action to execute if this pattern is matched.
823       If this assembler code template starts with a * then it is a fragment of
824       C code to run to decide on a template to use.  Otherwise, it is the
825       template to use.
826    4: C expression that must be true for split.  This may start with "&&"
827       in which case the split condition is the logical and of the insn 
828       condition and what follows the "&&" of this operand.
829    5: vector of insn patterns to place into a SEQUENCE
830    6: optionally, some C code to execute before generating the
831         insns.  This might, for example, create some RTX's and store them in
832         elements of `recog_data.operand' for use by the vector of
833         insn-patterns.
834         (`operands' is an alias here for `recog_data.operand').  
835    7: optionally, a vector of attributes for this insn.  */
836 DEF_RTL_EXPR(DEFINE_INSN_AND_SPLIT, "define_insn_and_split", "sEsTsESV", RTX_EXTRA)
837
838 /* Definition of an RTL peephole operation.
839    Follows the same arguments as define_split.  */
840 DEF_RTL_EXPR(DEFINE_PEEPHOLE2, "define_peephole2", "EsES", RTX_EXTRA)
841
842 /* Define how to generate multiple insns for a standard insn name.
843    1st operand: the insn name.
844    2nd operand: vector of insn-patterns.
845         Use match_operand to substitute an element of `recog_data.operand'.
846    3rd operand: C expression that must be true for this to be available.
847         This may not test any operands.
848    4th operand: Extra C code to execute before generating the insns.
849         This might, for example, create some RTX's and store them in
850         elements of `recog_data.operand' for use by the vector of
851         insn-patterns.
852         (`operands' is an alias here for `recog_data.operand').  */
853 DEF_RTL_EXPR(DEFINE_EXPAND, "define_expand", "sEss", RTX_EXTRA)
854    
855 /* Define a requirement for delay slots.
856    1st operand: Condition involving insn attributes that, if true,
857                 indicates that the insn requires the number of delay slots
858                 shown.
859    2nd operand: Vector whose length is the three times the number of delay
860                 slots required.
861                 Each entry gives three conditions, each involving attributes.
862                 The first must be true for an insn to occupy that delay slot
863                 location.  The second is true for all insns that can be
864                 annulled if the branch is true and the third is true for all
865                 insns that can be annulled if the branch is false. 
866
867    Multiple DEFINE_DELAYs may be present.  They indicate differing
868    requirements for delay slots.  */
869 DEF_RTL_EXPR(DEFINE_DELAY, "define_delay", "eE", RTX_EXTRA)
870
871 /* Define attribute computation for `asm' instructions.  */
872 DEF_RTL_EXPR(DEFINE_ASM_ATTRIBUTES, "define_asm_attributes", "V", RTX_EXTRA)
873
874 /* Definition of a conditional execution meta operation.  Automatically
875    generates new instances of DEFINE_INSN, selected by having attribute
876    "predicable" true.  The new pattern will contain a COND_EXEC and the
877    predicate at top-level.
878
879    Operand:
880    0: The predicate pattern.  The top-level form should match a
881       relational operator.  Operands should have only one alternative.
882    1: A C expression giving an additional condition for recognizing
883       the generated pattern.
884    2: A template or C code to produce assembler output.  */
885 DEF_RTL_EXPR(DEFINE_COND_EXEC, "define_cond_exec", "Ess", RTX_EXTRA)
886
887 /* Definition of an operand predicate.  The difference between
888    DEFINE_PREDICATE and DEFINE_SPECIAL_PREDICATE is that genrecog will
889    not warn about a match_operand with no mode if it has a predicate
890    defined with DEFINE_SPECIAL_PREDICATE.
891
892    Operand:
893    0: The name of the predicate.
894    1: A boolean expression which computes whether or not the predicate
895       matches.  This expression can use IOR, AND, NOT, MATCH_OPERAND,
896       MATCH_CODE, and MATCH_TEST.  It must be specific enough that genrecog
897       can calculate the set of RTX codes that can possibly match.
898    2: A C function body which must return true for the predicate to match.
899       Optional.  Use this when the test is too complicated to fit into a
900       match_test expression.  */
901 DEF_RTL_EXPR(DEFINE_PREDICATE, "define_predicate", "ses", RTX_EXTRA)
902 DEF_RTL_EXPR(DEFINE_SPECIAL_PREDICATE, "define_special_predicate", "ses", RTX_EXTRA)
903
904 /* Constructions for CPU pipeline description described by NDFAs.  */
905
906 /* (define_cpu_unit string [string]) describes cpu functional
907    units (separated by comma).
908
909    1st operand: Names of cpu functional units.
910    2nd operand: Name of automaton (see comments for DEFINE_AUTOMATON).
911
912    All define_reservations, define_cpu_units, and
913    define_query_cpu_units should have unique names which may not be
914    "nothing".  */
915 DEF_RTL_EXPR(DEFINE_CPU_UNIT, "define_cpu_unit", "sS", RTX_EXTRA)
916
917 /* (define_query_cpu_unit string [string]) describes cpu functional
918    units analogously to define_cpu_unit.  The reservation of such
919    units can be queried for automaton state.  */
920 DEF_RTL_EXPR(DEFINE_QUERY_CPU_UNIT, "define_query_cpu_unit", "sS", RTX_EXTRA)
921
922 /* (exclusion_set string string) means that each CPU functional unit
923    in the first string can not be reserved simultaneously with any
924    unit whose name is in the second string and vise versa.  CPU units
925    in the string are separated by commas.  For example, it is useful
926    for description CPU with fully pipelined floating point functional
927    unit which can execute simultaneously only single floating point
928    insns or only double floating point insns.  All CPU functional
929    units in a set should belong to the same automaton.  */
930 DEF_RTL_EXPR(EXCLUSION_SET, "exclusion_set", "ss", RTX_EXTRA)
931
932 /* (presence_set string string) means that each CPU functional unit in
933    the first string can not be reserved unless at least one of pattern
934    of units whose names are in the second string is reserved.  This is
935    an asymmetric relation.  CPU units or unit patterns in the strings
936    are separated by commas.  Pattern is one unit name or unit names
937    separated by white-spaces.
938  
939    For example, it is useful for description that slot1 is reserved
940    after slot0 reservation for a VLIW processor.  We could describe it
941    by the following construction
942
943       (presence_set "slot1" "slot0")
944
945    Or slot1 is reserved only after slot0 and unit b0 reservation.  In
946    this case we could write
947
948       (presence_set "slot1" "slot0 b0")
949
950    All CPU functional units in a set should belong to the same
951    automaton.  */
952 DEF_RTL_EXPR(PRESENCE_SET, "presence_set", "ss", RTX_EXTRA)
953
954 /* (final_presence_set string string) is analogous to `presence_set'.
955    The difference between them is when checking is done.  When an
956    instruction is issued in given automaton state reflecting all
957    current and planned unit reservations, the automaton state is
958    changed.  The first state is a source state, the second one is a
959    result state.  Checking for `presence_set' is done on the source
960    state reservation, checking for `final_presence_set' is done on the
961    result reservation.  This construction is useful to describe a
962    reservation which is actually two subsequent reservations.  For
963    example, if we use 
964
965       (presence_set "slot1" "slot0")
966
967    the following insn will be never issued (because slot1 requires
968    slot0 which is absent in the source state).
969
970       (define_reservation "insn_and_nop" "slot0 + slot1")
971
972    but it can be issued if we use analogous `final_presence_set'.  */
973 DEF_RTL_EXPR(FINAL_PRESENCE_SET, "final_presence_set", "ss", RTX_EXTRA)
974
975 /* (absence_set string string) means that each CPU functional unit in
976    the first string can be reserved only if each pattern of units
977    whose names are in the second string is not reserved.  This is an
978    asymmetric relation (actually exclusion set is analogous to this
979    one but it is symmetric).  CPU units or unit patterns in the string
980    are separated by commas.  Pattern is one unit name or unit names
981    separated by white-spaces.
982
983    For example, it is useful for description that slot0 can not be
984    reserved after slot1 or slot2 reservation for a VLIW processor.  We
985    could describe it by the following construction
986
987       (absence_set "slot2" "slot0, slot1")
988
989    Or slot2 can not be reserved if slot0 and unit b0 are reserved or
990    slot1 and unit b1 are reserved .  In this case we could write
991
992       (absence_set "slot2" "slot0 b0, slot1 b1")
993
994    All CPU functional units in a set should to belong the same
995    automaton.  */
996 DEF_RTL_EXPR(ABSENCE_SET, "absence_set", "ss", RTX_EXTRA)
997
998 /* (final_absence_set string string) is analogous to `absence_set' but
999    checking is done on the result (state) reservation.  See comments
1000    for `final_presence_set'.  */
1001 DEF_RTL_EXPR(FINAL_ABSENCE_SET, "final_absence_set", "ss", RTX_EXTRA)
1002
1003 /* (define_bypass number out_insn_names in_insn_names) names bypass
1004    with given latency (the first number) from insns given by the first
1005    string (see define_insn_reservation) into insns given by the second
1006    string.  Insn names in the strings are separated by commas.  The
1007    third operand is optional name of function which is additional
1008    guard for the bypass.  The function will get the two insns as
1009    parameters.  If the function returns zero the bypass will be
1010    ignored for this case.  Additional guard is necessary to recognize
1011    complicated bypasses, e.g. when consumer is load address.  */
1012 DEF_RTL_EXPR(DEFINE_BYPASS, "define_bypass", "issS", RTX_EXTRA)
1013
1014 /* (define_automaton string) describes names of automata generated and
1015    used for pipeline hazards recognition.  The names are separated by
1016    comma.  Actually it is possibly to generate the single automaton
1017    but unfortunately it can be very large.  If we use more one
1018    automata, the summary size of the automata usually is less than the
1019    single one.  The automaton name is used in define_cpu_unit and
1020    define_query_cpu_unit.  All automata should have unique names.  */
1021 DEF_RTL_EXPR(DEFINE_AUTOMATON, "define_automaton", "s", RTX_EXTRA)
1022
1023 /* (automata_option string) describes option for generation of
1024    automata.  Currently there are the following options:
1025
1026    o "no-minimization" which makes no minimization of automata.  This
1027      is only worth to do when we are debugging the description and
1028      need to look more accurately at reservations of states.
1029
1030    o "time" which means printing additional time statistics about
1031       generation of automata.
1032   
1033    o "v" which means generation of file describing the result
1034      automata.  The file has suffix `.dfa' and can be used for the
1035      description verification and debugging.
1036
1037    o "w" which means generation of warning instead of error for
1038      non-critical errors.
1039
1040    o "ndfa" which makes nondeterministic finite state automata.
1041
1042    o "progress" which means output of a progress bar showing how many
1043      states were generated so far for automaton being processed.  */
1044 DEF_RTL_EXPR(AUTOMATA_OPTION, "automata_option", "s", RTX_EXTRA)
1045
1046 /* (define_reservation string string) names reservation (the first
1047    string) of cpu functional units (the 2nd string).  Sometimes unit
1048    reservations for different insns contain common parts.  In such
1049    case, you can describe common part and use its name (the 1st
1050    parameter) in regular expression in define_insn_reservation.  All
1051    define_reservations, define_cpu_units, and define_query_cpu_units
1052    should have unique names which may not be "nothing".  */
1053 DEF_RTL_EXPR(DEFINE_RESERVATION, "define_reservation", "ss", RTX_EXTRA)
1054
1055 /* (define_insn_reservation name default_latency condition regexpr)
1056    describes reservation of cpu functional units (the 3nd operand) for
1057    instruction which is selected by the condition (the 2nd parameter).
1058    The first parameter is used for output of debugging information.
1059    The reservations are described by a regular expression according
1060    the following syntax:
1061
1062        regexp = regexp "," oneof
1063               | oneof
1064
1065        oneof = oneof "|" allof
1066              | allof
1067
1068        allof = allof "+" repeat
1069              | repeat
1070  
1071        repeat = element "*" number
1072               | element
1073
1074        element = cpu_function_unit_name
1075                | reservation_name
1076                | result_name
1077                | "nothing"
1078                | "(" regexp ")"
1079
1080        1. "," is used for describing start of the next cycle in
1081        reservation.
1082
1083        2. "|" is used for describing the reservation described by the
1084        first regular expression *or* the reservation described by the
1085        second regular expression *or* etc.
1086
1087        3. "+" is used for describing the reservation described by the
1088        first regular expression *and* the reservation described by the
1089        second regular expression *and* etc.
1090
1091        4. "*" is used for convenience and simply means sequence in
1092        which the regular expression are repeated NUMBER times with
1093        cycle advancing (see ",").
1094
1095        5. cpu functional unit name which means its reservation.
1096
1097        6. reservation name -- see define_reservation.
1098
1099        7. string "nothing" means no units reservation.  */
1100
1101 DEF_RTL_EXPR(DEFINE_INSN_RESERVATION, "define_insn_reservation", "sies", RTX_EXTRA)
1102
1103 /* Expressions used for insn attributes.  */
1104
1105 /* Definition of an insn attribute.
1106    1st operand: name of the attribute
1107    2nd operand: comma-separated list of possible attribute values
1108    3rd operand: expression for the default value of the attribute.  */
1109 DEF_RTL_EXPR(DEFINE_ATTR, "define_attr", "sse", RTX_EXTRA)
1110
1111 /* Marker for the name of an attribute.  */
1112 DEF_RTL_EXPR(ATTR, "attr", "s", RTX_EXTRA)
1113
1114 /* For use in the last (optional) operand of DEFINE_INSN or DEFINE_PEEPHOLE and
1115    in DEFINE_ASM_INSN to specify an attribute to assign to insns matching that
1116    pattern.
1117
1118    (set_attr "name" "value") is equivalent to
1119    (set (attr "name") (const_string "value"))  */
1120 DEF_RTL_EXPR(SET_ATTR, "set_attr", "ss", RTX_EXTRA)
1121
1122 /* In the last operand of DEFINE_INSN and DEFINE_PEEPHOLE, this can be used to
1123    specify that attribute values are to be assigned according to the
1124    alternative matched.
1125
1126    The following three expressions are equivalent:
1127
1128    (set (attr "att") (cond [(eq_attrq "alternative" "1") (const_string "a1")
1129                             (eq_attrq "alternative" "2") (const_string "a2")]
1130                            (const_string "a3")))
1131    (set_attr_alternative "att" [(const_string "a1") (const_string "a2")
1132                                  (const_string "a3")])
1133    (set_attr "att" "a1,a2,a3")
1134  */
1135 DEF_RTL_EXPR(SET_ATTR_ALTERNATIVE, "set_attr_alternative", "sE", RTX_EXTRA)
1136
1137 /* A conditional expression true if the value of the specified attribute of
1138    the current insn equals the specified value.  The first operand is the
1139    attribute name and the second is the comparison value.  */
1140 DEF_RTL_EXPR(EQ_ATTR, "eq_attr", "ss", RTX_EXTRA)
1141
1142 /* A special case of the above representing a set of alternatives.  The first
1143    operand is bitmap of the set, the second one is the default value.  */
1144 DEF_RTL_EXPR(EQ_ATTR_ALT, "eq_attr_alt", "ii", RTX_EXTRA)
1145
1146 /* A conditional expression which is true if the specified flag is
1147    true for the insn being scheduled in reorg.
1148
1149    genattr.c defines the following flags which can be tested by
1150    (attr_flag "foo") expressions in eligible_for_delay.
1151
1152    forward, backward, very_likely, likely, very_unlikely, and unlikely.  */
1153
1154 DEF_RTL_EXPR (ATTR_FLAG, "attr_flag", "s", RTX_EXTRA)
1155
1156 /* General conditional. The first operand is a vector composed of pairs of
1157    expressions.  The first element of each pair is evaluated, in turn.
1158    The value of the conditional is the second expression of the first pair
1159    whose first expression evaluates nonzero.  If none of the expressions is
1160    true, the second operand will be used as the value of the conditional.  */
1161 DEF_RTL_EXPR(COND, "cond", "Ee", RTX_EXTRA)
1162
1163
1164 /*
1165 Local variables:
1166 mode:c
1167 End:
1168 */