OSDN Git Service

* expmed.c (expand_divmod): Add comment.
[pf3gnuchains/gcc-fork.git] / gcc / expmed.c
1 /* Medium-level subroutines: convert bit-field store and extract
2    and shifts, multiplies and divides to rtl instructions.
3    Copyright (C) 1987, 1988, 1989, 1992, 1993, 1994, 1995, 1996, 1997, 1998,
4    1999, 2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007
5    Free Software Foundation, Inc.
6
7 This file is part of GCC.
8
9 GCC is free software; you can redistribute it and/or modify it under
10 the terms of the GNU General Public License as published by the Free
11 Software Foundation; either version 2, or (at your option) any later
12 version.
13
14 GCC is distributed in the hope that it will be useful, but WITHOUT ANY
15 WARRANTY; without even the implied warranty of MERCHANTABILITY or
16 FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
17 for more details.
18
19 You should have received a copy of the GNU General Public License
20 along with GCC; see the file COPYING.  If not, write to the Free
21 Software Foundation, 51 Franklin Street, Fifth Floor, Boston, MA
22 02110-1301, USA.  */
23
24
25 #include "config.h"
26 #include "system.h"
27 #include "coretypes.h"
28 #include "tm.h"
29 #include "toplev.h"
30 #include "rtl.h"
31 #include "tree.h"
32 #include "tm_p.h"
33 #include "flags.h"
34 #include "insn-config.h"
35 #include "expr.h"
36 #include "optabs.h"
37 #include "real.h"
38 #include "recog.h"
39 #include "langhooks.h"
40 #include "target.h"
41
42 static void store_fixed_bit_field (rtx, unsigned HOST_WIDE_INT,
43                                    unsigned HOST_WIDE_INT,
44                                    unsigned HOST_WIDE_INT, rtx);
45 static void store_split_bit_field (rtx, unsigned HOST_WIDE_INT,
46                                    unsigned HOST_WIDE_INT, rtx);
47 static rtx extract_fixed_bit_field (enum machine_mode, rtx,
48                                     unsigned HOST_WIDE_INT,
49                                     unsigned HOST_WIDE_INT,
50                                     unsigned HOST_WIDE_INT, rtx, int);
51 static rtx mask_rtx (enum machine_mode, int, int, int);
52 static rtx lshift_value (enum machine_mode, rtx, int, int);
53 static rtx extract_split_bit_field (rtx, unsigned HOST_WIDE_INT,
54                                     unsigned HOST_WIDE_INT, int);
55 static void do_cmp_and_jump (rtx, rtx, enum rtx_code, enum machine_mode, rtx);
56 static rtx expand_smod_pow2 (enum machine_mode, rtx, HOST_WIDE_INT);
57 static rtx expand_sdiv_pow2 (enum machine_mode, rtx, HOST_WIDE_INT);
58
59 /* Test whether a value is zero of a power of two.  */
60 #define EXACT_POWER_OF_2_OR_ZERO_P(x) (((x) & ((x) - 1)) == 0)
61
62 /* Nonzero means divides or modulus operations are relatively cheap for
63    powers of two, so don't use branches; emit the operation instead.
64    Usually, this will mean that the MD file will emit non-branch
65    sequences.  */
66
67 static bool sdiv_pow2_cheap[NUM_MACHINE_MODES];
68 static bool smod_pow2_cheap[NUM_MACHINE_MODES];
69
70 #ifndef SLOW_UNALIGNED_ACCESS
71 #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN) STRICT_ALIGNMENT
72 #endif
73
74 /* For compilers that support multiple targets with different word sizes,
75    MAX_BITS_PER_WORD contains the biggest value of BITS_PER_WORD.  An example
76    is the H8/300(H) compiler.  */
77
78 #ifndef MAX_BITS_PER_WORD
79 #define MAX_BITS_PER_WORD BITS_PER_WORD
80 #endif
81
82 /* Reduce conditional compilation elsewhere.  */
83 #ifndef HAVE_insv
84 #define HAVE_insv       0
85 #define CODE_FOR_insv   CODE_FOR_nothing
86 #define gen_insv(a,b,c,d) NULL_RTX
87 #endif
88 #ifndef HAVE_extv
89 #define HAVE_extv       0
90 #define CODE_FOR_extv   CODE_FOR_nothing
91 #define gen_extv(a,b,c,d) NULL_RTX
92 #endif
93 #ifndef HAVE_extzv
94 #define HAVE_extzv      0
95 #define CODE_FOR_extzv  CODE_FOR_nothing
96 #define gen_extzv(a,b,c,d) NULL_RTX
97 #endif
98
99 /* Cost of various pieces of RTL.  Note that some of these are indexed by
100    shift count and some by mode.  */
101 static int zero_cost;
102 static int add_cost[NUM_MACHINE_MODES];
103 static int neg_cost[NUM_MACHINE_MODES];
104 static int shift_cost[NUM_MACHINE_MODES][MAX_BITS_PER_WORD];
105 static int shiftadd_cost[NUM_MACHINE_MODES][MAX_BITS_PER_WORD];
106 static int shiftsub_cost[NUM_MACHINE_MODES][MAX_BITS_PER_WORD];
107 static int mul_cost[NUM_MACHINE_MODES];
108 static int sdiv_cost[NUM_MACHINE_MODES];
109 static int udiv_cost[NUM_MACHINE_MODES];
110 static int mul_widen_cost[NUM_MACHINE_MODES];
111 static int mul_highpart_cost[NUM_MACHINE_MODES];
112
113 void
114 init_expmed (void)
115 {
116   struct
117   {
118     struct rtx_def reg;         rtunion reg_fld[2];
119     struct rtx_def plus;        rtunion plus_fld1;
120     struct rtx_def neg;
121     struct rtx_def mult;        rtunion mult_fld1;
122     struct rtx_def sdiv;        rtunion sdiv_fld1;
123     struct rtx_def udiv;        rtunion udiv_fld1;
124     struct rtx_def zext;
125     struct rtx_def sdiv_32;     rtunion sdiv_32_fld1;
126     struct rtx_def smod_32;     rtunion smod_32_fld1;
127     struct rtx_def wide_mult;   rtunion wide_mult_fld1;
128     struct rtx_def wide_lshr;   rtunion wide_lshr_fld1;
129     struct rtx_def wide_trunc;
130     struct rtx_def shift;       rtunion shift_fld1;
131     struct rtx_def shift_mult;  rtunion shift_mult_fld1;
132     struct rtx_def shift_add;   rtunion shift_add_fld1;
133     struct rtx_def shift_sub;   rtunion shift_sub_fld1;
134   } all;
135
136   rtx pow2[MAX_BITS_PER_WORD];
137   rtx cint[MAX_BITS_PER_WORD];
138   int m, n;
139   enum machine_mode mode, wider_mode;
140
141   zero_cost = rtx_cost (const0_rtx, 0);
142
143   for (m = 1; m < MAX_BITS_PER_WORD; m++)
144     {
145       pow2[m] = GEN_INT ((HOST_WIDE_INT) 1 << m);
146       cint[m] = GEN_INT (m);
147     }
148
149   memset (&all, 0, sizeof all);
150
151   PUT_CODE (&all.reg, REG);
152   /* Avoid using hard regs in ways which may be unsupported.  */
153   REGNO (&all.reg) = LAST_VIRTUAL_REGISTER + 1;
154
155   PUT_CODE (&all.plus, PLUS);
156   XEXP (&all.plus, 0) = &all.reg;
157   XEXP (&all.plus, 1) = &all.reg;
158
159   PUT_CODE (&all.neg, NEG);
160   XEXP (&all.neg, 0) = &all.reg;
161
162   PUT_CODE (&all.mult, MULT);
163   XEXP (&all.mult, 0) = &all.reg;
164   XEXP (&all.mult, 1) = &all.reg;
165
166   PUT_CODE (&all.sdiv, DIV);
167   XEXP (&all.sdiv, 0) = &all.reg;
168   XEXP (&all.sdiv, 1) = &all.reg;
169
170   PUT_CODE (&all.udiv, UDIV);
171   XEXP (&all.udiv, 0) = &all.reg;
172   XEXP (&all.udiv, 1) = &all.reg;
173
174   PUT_CODE (&all.sdiv_32, DIV);
175   XEXP (&all.sdiv_32, 0) = &all.reg;
176   XEXP (&all.sdiv_32, 1) = 32 < MAX_BITS_PER_WORD ? cint[32] : GEN_INT (32);
177
178   PUT_CODE (&all.smod_32, MOD);
179   XEXP (&all.smod_32, 0) = &all.reg;
180   XEXP (&all.smod_32, 1) = XEXP (&all.sdiv_32, 1);
181
182   PUT_CODE (&all.zext, ZERO_EXTEND);
183   XEXP (&all.zext, 0) = &all.reg;
184
185   PUT_CODE (&all.wide_mult, MULT);
186   XEXP (&all.wide_mult, 0) = &all.zext;
187   XEXP (&all.wide_mult, 1) = &all.zext;
188
189   PUT_CODE (&all.wide_lshr, LSHIFTRT);
190   XEXP (&all.wide_lshr, 0) = &all.wide_mult;
191
192   PUT_CODE (&all.wide_trunc, TRUNCATE);
193   XEXP (&all.wide_trunc, 0) = &all.wide_lshr;
194
195   PUT_CODE (&all.shift, ASHIFT);
196   XEXP (&all.shift, 0) = &all.reg;
197
198   PUT_CODE (&all.shift_mult, MULT);
199   XEXP (&all.shift_mult, 0) = &all.reg;
200
201   PUT_CODE (&all.shift_add, PLUS);
202   XEXP (&all.shift_add, 0) = &all.shift_mult;
203   XEXP (&all.shift_add, 1) = &all.reg;
204
205   PUT_CODE (&all.shift_sub, MINUS);
206   XEXP (&all.shift_sub, 0) = &all.shift_mult;
207   XEXP (&all.shift_sub, 1) = &all.reg;
208
209   for (mode = GET_CLASS_NARROWEST_MODE (MODE_INT);
210        mode != VOIDmode;
211        mode = GET_MODE_WIDER_MODE (mode))
212     {
213       PUT_MODE (&all.reg, mode);
214       PUT_MODE (&all.plus, mode);
215       PUT_MODE (&all.neg, mode);
216       PUT_MODE (&all.mult, mode);
217       PUT_MODE (&all.sdiv, mode);
218       PUT_MODE (&all.udiv, mode);
219       PUT_MODE (&all.sdiv_32, mode);
220       PUT_MODE (&all.smod_32, mode);
221       PUT_MODE (&all.wide_trunc, mode);
222       PUT_MODE (&all.shift, mode);
223       PUT_MODE (&all.shift_mult, mode);
224       PUT_MODE (&all.shift_add, mode);
225       PUT_MODE (&all.shift_sub, mode);
226
227       add_cost[mode] = rtx_cost (&all.plus, SET);
228       neg_cost[mode] = rtx_cost (&all.neg, SET);
229       mul_cost[mode] = rtx_cost (&all.mult, SET);
230       sdiv_cost[mode] = rtx_cost (&all.sdiv, SET);
231       udiv_cost[mode] = rtx_cost (&all.udiv, SET);
232
233       sdiv_pow2_cheap[mode] = (rtx_cost (&all.sdiv_32, SET)
234                                <= 2 * add_cost[mode]);
235       smod_pow2_cheap[mode] = (rtx_cost (&all.smod_32, SET)
236                                <= 4 * add_cost[mode]);
237
238       wider_mode = GET_MODE_WIDER_MODE (mode);
239       if (wider_mode != VOIDmode)
240         {
241           PUT_MODE (&all.zext, wider_mode);
242           PUT_MODE (&all.wide_mult, wider_mode);
243           PUT_MODE (&all.wide_lshr, wider_mode);
244           XEXP (&all.wide_lshr, 1) = GEN_INT (GET_MODE_BITSIZE (mode));
245
246           mul_widen_cost[wider_mode] = rtx_cost (&all.wide_mult, SET);
247           mul_highpart_cost[mode] = rtx_cost (&all.wide_trunc, SET);
248         }
249
250       shift_cost[mode][0] = 0;
251       shiftadd_cost[mode][0] = shiftsub_cost[mode][0] = add_cost[mode];
252
253       n = MIN (MAX_BITS_PER_WORD, GET_MODE_BITSIZE (mode));
254       for (m = 1; m < n; m++)
255         {
256           XEXP (&all.shift, 1) = cint[m];
257           XEXP (&all.shift_mult, 1) = pow2[m];
258
259           shift_cost[mode][m] = rtx_cost (&all.shift, SET);
260           shiftadd_cost[mode][m] = rtx_cost (&all.shift_add, SET);
261           shiftsub_cost[mode][m] = rtx_cost (&all.shift_sub, SET);
262         }
263     }
264 }
265
266 /* Return an rtx representing minus the value of X.
267    MODE is the intended mode of the result,
268    useful if X is a CONST_INT.  */
269
270 rtx
271 negate_rtx (enum machine_mode mode, rtx x)
272 {
273   rtx result = simplify_unary_operation (NEG, mode, x, mode);
274
275   if (result == 0)
276     result = expand_unop (mode, neg_optab, x, NULL_RTX, 0);
277
278   return result;
279 }
280
281 /* Report on the availability of insv/extv/extzv and the desired mode
282    of each of their operands.  Returns MAX_MACHINE_MODE if HAVE_foo
283    is false; else the mode of the specified operand.  If OPNO is -1,
284    all the caller cares about is whether the insn is available.  */
285 enum machine_mode
286 mode_for_extraction (enum extraction_pattern pattern, int opno)
287 {
288   const struct insn_data *data;
289
290   switch (pattern)
291     {
292     case EP_insv:
293       if (HAVE_insv)
294         {
295           data = &insn_data[CODE_FOR_insv];
296           break;
297         }
298       return MAX_MACHINE_MODE;
299
300     case EP_extv:
301       if (HAVE_extv)
302         {
303           data = &insn_data[CODE_FOR_extv];
304           break;
305         }
306       return MAX_MACHINE_MODE;
307
308     case EP_extzv:
309       if (HAVE_extzv)
310         {
311           data = &insn_data[CODE_FOR_extzv];
312           break;
313         }
314       return MAX_MACHINE_MODE;
315
316     default:
317       gcc_unreachable ();
318     }
319
320   if (opno == -1)
321     return VOIDmode;
322
323   /* Everyone who uses this function used to follow it with
324      if (result == VOIDmode) result = word_mode; */
325   if (data->operand[opno].mode == VOIDmode)
326     return word_mode;
327   return data->operand[opno].mode;
328 }
329
330 \f
331 /* Generate code to store value from rtx VALUE
332    into a bit-field within structure STR_RTX
333    containing BITSIZE bits starting at bit BITNUM.
334    FIELDMODE is the machine-mode of the FIELD_DECL node for this field.
335    ALIGN is the alignment that STR_RTX is known to have.
336    TOTAL_SIZE is the size of the structure in bytes, or -1 if varying.  */
337
338 /* ??? Note that there are two different ideas here for how
339    to determine the size to count bits within, for a register.
340    One is BITS_PER_WORD, and the other is the size of operand 3
341    of the insv pattern.
342
343    If operand 3 of the insv pattern is VOIDmode, then we will use BITS_PER_WORD
344    else, we use the mode of operand 3.  */
345
346 rtx
347 store_bit_field (rtx str_rtx, unsigned HOST_WIDE_INT bitsize,
348                  unsigned HOST_WIDE_INT bitnum, enum machine_mode fieldmode,
349                  rtx value)
350 {
351   unsigned int unit
352     = (MEM_P (str_rtx)) ? BITS_PER_UNIT : BITS_PER_WORD;
353   unsigned HOST_WIDE_INT offset, bitpos;
354   rtx op0 = str_rtx;
355   int byte_offset;
356   rtx orig_value;
357
358   enum machine_mode op_mode = mode_for_extraction (EP_insv, 3);
359
360   while (GET_CODE (op0) == SUBREG)
361     {
362       /* The following line once was done only if WORDS_BIG_ENDIAN,
363          but I think that is a mistake.  WORDS_BIG_ENDIAN is
364          meaningful at a much higher level; when structures are copied
365          between memory and regs, the higher-numbered regs
366          always get higher addresses.  */
367       int inner_mode_size = GET_MODE_SIZE (GET_MODE (SUBREG_REG (op0)));
368       int outer_mode_size = GET_MODE_SIZE (GET_MODE (op0));
369       
370       byte_offset = 0;
371
372       /* Paradoxical subregs need special handling on big endian machines.  */
373       if (SUBREG_BYTE (op0) == 0 && inner_mode_size < outer_mode_size)
374         {
375           int difference = inner_mode_size - outer_mode_size;
376
377           if (WORDS_BIG_ENDIAN)
378             byte_offset += (difference / UNITS_PER_WORD) * UNITS_PER_WORD;
379           if (BYTES_BIG_ENDIAN)
380             byte_offset += difference % UNITS_PER_WORD;
381         }
382       else
383         byte_offset = SUBREG_BYTE (op0);
384
385       bitnum += byte_offset * BITS_PER_UNIT;
386       op0 = SUBREG_REG (op0);
387     }
388
389   /* No action is needed if the target is a register and if the field
390      lies completely outside that register.  This can occur if the source
391      code contains an out-of-bounds access to a small array.  */
392   if (REG_P (op0) && bitnum >= GET_MODE_BITSIZE (GET_MODE (op0)))
393     return value;
394
395   /* Use vec_set patterns for inserting parts of vectors whenever
396      available.  */
397   if (VECTOR_MODE_P (GET_MODE (op0))
398       && !MEM_P (op0)
399       && (vec_set_optab->handlers[GET_MODE (op0)].insn_code
400           != CODE_FOR_nothing)
401       && fieldmode == GET_MODE_INNER (GET_MODE (op0))
402       && bitsize == GET_MODE_BITSIZE (GET_MODE_INNER (GET_MODE (op0)))
403       && !(bitnum % GET_MODE_BITSIZE (GET_MODE_INNER (GET_MODE (op0)))))
404     {
405       enum machine_mode outermode = GET_MODE (op0);
406       enum machine_mode innermode = GET_MODE_INNER (outermode);
407       int icode = (int) vec_set_optab->handlers[outermode].insn_code;
408       int pos = bitnum / GET_MODE_BITSIZE (innermode);
409       rtx rtxpos = GEN_INT (pos);
410       rtx src = value;
411       rtx dest = op0;
412       rtx pat, seq;
413       enum machine_mode mode0 = insn_data[icode].operand[0].mode;
414       enum machine_mode mode1 = insn_data[icode].operand[1].mode;
415       enum machine_mode mode2 = insn_data[icode].operand[2].mode;
416
417       start_sequence ();
418
419       if (! (*insn_data[icode].operand[1].predicate) (src, mode1))
420         src = copy_to_mode_reg (mode1, src);
421
422       if (! (*insn_data[icode].operand[2].predicate) (rtxpos, mode2))
423         rtxpos = copy_to_mode_reg (mode1, rtxpos);
424
425       /* We could handle this, but we should always be called with a pseudo
426          for our targets and all insns should take them as outputs.  */
427       gcc_assert ((*insn_data[icode].operand[0].predicate) (dest, mode0)
428                   && (*insn_data[icode].operand[1].predicate) (src, mode1)
429                   && (*insn_data[icode].operand[2].predicate) (rtxpos, mode2));
430       pat = GEN_FCN (icode) (dest, src, rtxpos);
431       seq = get_insns ();
432       end_sequence ();
433       if (pat)
434         {
435           emit_insn (seq);
436           emit_insn (pat);
437           return dest;
438         }
439     }
440
441   /* If the target is a register, overwriting the entire object, or storing
442      a full-word or multi-word field can be done with just a SUBREG.
443
444      If the target is memory, storing any naturally aligned field can be
445      done with a simple store.  For targets that support fast unaligned
446      memory, any naturally sized, unit aligned field can be done directly.  */
447
448   offset = bitnum / unit;
449   bitpos = bitnum % unit;
450   byte_offset = (bitnum % BITS_PER_WORD) / BITS_PER_UNIT
451                 + (offset * UNITS_PER_WORD);
452
453   if (bitpos == 0
454       && bitsize == GET_MODE_BITSIZE (fieldmode)
455       && (!MEM_P (op0)
456           ? ((GET_MODE_SIZE (fieldmode) >= UNITS_PER_WORD
457              || GET_MODE_SIZE (GET_MODE (op0)) == GET_MODE_SIZE (fieldmode))
458              && byte_offset % GET_MODE_SIZE (fieldmode) == 0)
459           : (! SLOW_UNALIGNED_ACCESS (fieldmode, MEM_ALIGN (op0))
460              || (offset * BITS_PER_UNIT % bitsize == 0
461                  && MEM_ALIGN (op0) % GET_MODE_BITSIZE (fieldmode) == 0))))
462     {
463       if (MEM_P (op0))
464         op0 = adjust_address (op0, fieldmode, offset);
465       else if (GET_MODE (op0) != fieldmode)
466         op0 = simplify_gen_subreg (fieldmode, op0, GET_MODE (op0),
467                                    byte_offset);
468       emit_move_insn (op0, value);
469       return value;
470     }
471
472   /* Make sure we are playing with integral modes.  Pun with subregs
473      if we aren't.  This must come after the entire register case above,
474      since that case is valid for any mode.  The following cases are only
475      valid for integral modes.  */
476   {
477     enum machine_mode imode = int_mode_for_mode (GET_MODE (op0));
478     if (imode != GET_MODE (op0))
479       {
480         if (MEM_P (op0))
481           op0 = adjust_address (op0, imode, 0);
482         else
483           {
484             gcc_assert (imode != BLKmode);
485             op0 = gen_lowpart (imode, op0);
486           }
487       }
488   }
489
490   /* We may be accessing data outside the field, which means
491      we can alias adjacent data.  */
492   if (MEM_P (op0))
493     {
494       op0 = shallow_copy_rtx (op0);
495       set_mem_alias_set (op0, 0);
496       set_mem_expr (op0, 0);
497     }
498
499   /* If OP0 is a register, BITPOS must count within a word.
500      But as we have it, it counts within whatever size OP0 now has.
501      On a bigendian machine, these are not the same, so convert.  */
502   if (BYTES_BIG_ENDIAN
503       && !MEM_P (op0)
504       && unit > GET_MODE_BITSIZE (GET_MODE (op0)))
505     bitpos += unit - GET_MODE_BITSIZE (GET_MODE (op0));
506
507   /* Storing an lsb-aligned field in a register
508      can be done with a movestrict instruction.  */
509
510   if (!MEM_P (op0)
511       && (BYTES_BIG_ENDIAN ? bitpos + bitsize == unit : bitpos == 0)
512       && bitsize == GET_MODE_BITSIZE (fieldmode)
513       && (movstrict_optab->handlers[fieldmode].insn_code
514           != CODE_FOR_nothing))
515     {
516       int icode = movstrict_optab->handlers[fieldmode].insn_code;
517
518       /* Get appropriate low part of the value being stored.  */
519       if (GET_CODE (value) == CONST_INT || REG_P (value))
520         value = gen_lowpart (fieldmode, value);
521       else if (!(GET_CODE (value) == SYMBOL_REF
522                  || GET_CODE (value) == LABEL_REF
523                  || GET_CODE (value) == CONST))
524         value = convert_to_mode (fieldmode, value, 0);
525
526       if (! (*insn_data[icode].operand[1].predicate) (value, fieldmode))
527         value = copy_to_mode_reg (fieldmode, value);
528
529       if (GET_CODE (op0) == SUBREG)
530         {
531           /* Else we've got some float mode source being extracted into
532              a different float mode destination -- this combination of
533              subregs results in Severe Tire Damage.  */
534           gcc_assert (GET_MODE (SUBREG_REG (op0)) == fieldmode
535                       || GET_MODE_CLASS (fieldmode) == MODE_INT
536                       || GET_MODE_CLASS (fieldmode) == MODE_PARTIAL_INT);
537           op0 = SUBREG_REG (op0);
538         }
539
540       emit_insn (GEN_FCN (icode)
541                  (gen_rtx_SUBREG (fieldmode, op0,
542                                   (bitnum % BITS_PER_WORD) / BITS_PER_UNIT
543                                   + (offset * UNITS_PER_WORD)),
544                                   value));
545
546       return value;
547     }
548
549   /* Handle fields bigger than a word.  */
550
551   if (bitsize > BITS_PER_WORD)
552     {
553       /* Here we transfer the words of the field
554          in the order least significant first.
555          This is because the most significant word is the one which may
556          be less than full.
557          However, only do that if the value is not BLKmode.  */
558
559       unsigned int backwards = WORDS_BIG_ENDIAN && fieldmode != BLKmode;
560       unsigned int nwords = (bitsize + (BITS_PER_WORD - 1)) / BITS_PER_WORD;
561       unsigned int i;
562
563       /* This is the mode we must force value to, so that there will be enough
564          subwords to extract.  Note that fieldmode will often (always?) be
565          VOIDmode, because that is what store_field uses to indicate that this
566          is a bit field, but passing VOIDmode to operand_subword_force
567          is not allowed.  */
568       fieldmode = GET_MODE (value);
569       if (fieldmode == VOIDmode)
570         fieldmode = smallest_mode_for_size (nwords * BITS_PER_WORD, MODE_INT);
571
572       for (i = 0; i < nwords; i++)
573         {
574           /* If I is 0, use the low-order word in both field and target;
575              if I is 1, use the next to lowest word; and so on.  */
576           unsigned int wordnum = (backwards ? nwords - i - 1 : i);
577           unsigned int bit_offset = (backwards
578                                      ? MAX ((int) bitsize - ((int) i + 1)
579                                             * BITS_PER_WORD,
580                                             0)
581                                      : (int) i * BITS_PER_WORD);
582
583           store_bit_field (op0, MIN (BITS_PER_WORD,
584                                      bitsize - i * BITS_PER_WORD),
585                            bitnum + bit_offset, word_mode,
586                            operand_subword_force (value, wordnum, fieldmode));
587         }
588       return value;
589     }
590
591   /* From here on we can assume that the field to be stored in is
592      a full-word (whatever type that is), since it is shorter than a word.  */
593
594   /* OFFSET is the number of words or bytes (UNIT says which)
595      from STR_RTX to the first word or byte containing part of the field.  */
596
597   if (!MEM_P (op0))
598     {
599       if (offset != 0
600           || GET_MODE_SIZE (GET_MODE (op0)) > UNITS_PER_WORD)
601         {
602           if (!REG_P (op0))
603             {
604               /* Since this is a destination (lvalue), we can't copy
605                  it to a pseudo.  We can remove a SUBREG that does not
606                  change the size of the operand.  Such a SUBREG may
607                  have been added above.  */
608               gcc_assert (GET_CODE (op0) == SUBREG
609                           && (GET_MODE_SIZE (GET_MODE (op0))
610                               == GET_MODE_SIZE (GET_MODE (SUBREG_REG (op0)))));
611               op0 = SUBREG_REG (op0);
612             }
613           op0 = gen_rtx_SUBREG (mode_for_size (BITS_PER_WORD, MODE_INT, 0),
614                                 op0, (offset * UNITS_PER_WORD));
615         }
616       offset = 0;
617     }
618
619   /* If VALUE has a floating-point or complex mode, access it as an
620      integer of the corresponding size.  This can occur on a machine
621      with 64 bit registers that uses SFmode for float.  It can also
622      occur for unaligned float or complex fields.  */
623   orig_value = value;
624   if (GET_MODE (value) != VOIDmode
625       && GET_MODE_CLASS (GET_MODE (value)) != MODE_INT
626       && GET_MODE_CLASS (GET_MODE (value)) != MODE_PARTIAL_INT)
627     {
628       value = gen_reg_rtx (int_mode_for_mode (GET_MODE (value)));
629       emit_move_insn (gen_lowpart (GET_MODE (orig_value), value), orig_value);
630     }
631
632   /* Now OFFSET is nonzero only if OP0 is memory
633      and is therefore always measured in bytes.  */
634
635   if (HAVE_insv
636       && GET_MODE (value) != BLKmode
637       && bitsize > 0
638       && GET_MODE_BITSIZE (op_mode) >= bitsize
639       && ! ((REG_P (op0) || GET_CODE (op0) == SUBREG)
640             && (bitsize + bitpos > GET_MODE_BITSIZE (op_mode)))
641       && insn_data[CODE_FOR_insv].operand[1].predicate (GEN_INT (bitsize),
642                                                         VOIDmode))
643     {
644       int xbitpos = bitpos;
645       rtx value1;
646       rtx xop0 = op0;
647       rtx last = get_last_insn ();
648       rtx pat;
649       enum machine_mode maxmode = mode_for_extraction (EP_insv, 3);
650       int save_volatile_ok = volatile_ok;
651
652       volatile_ok = 1;
653
654       /* If this machine's insv can only insert into a register, copy OP0
655          into a register and save it back later.  */
656       if (MEM_P (op0)
657           && ! ((*insn_data[(int) CODE_FOR_insv].operand[0].predicate)
658                 (op0, VOIDmode)))
659         {
660           rtx tempreg;
661           enum machine_mode bestmode;
662
663           /* Get the mode to use for inserting into this field.  If OP0 is
664              BLKmode, get the smallest mode consistent with the alignment. If
665              OP0 is a non-BLKmode object that is no wider than MAXMODE, use its
666              mode. Otherwise, use the smallest mode containing the field.  */
667
668           if (GET_MODE (op0) == BLKmode
669               || GET_MODE_SIZE (GET_MODE (op0)) > GET_MODE_SIZE (maxmode))
670             bestmode
671               = get_best_mode (bitsize, bitnum, MEM_ALIGN (op0), maxmode,
672                                MEM_VOLATILE_P (op0));
673           else
674             bestmode = GET_MODE (op0);
675
676           if (bestmode == VOIDmode
677               || GET_MODE_SIZE (bestmode) < GET_MODE_SIZE (fieldmode)
678               || (SLOW_UNALIGNED_ACCESS (bestmode, MEM_ALIGN (op0))
679                   && GET_MODE_BITSIZE (bestmode) > MEM_ALIGN (op0)))
680             goto insv_loses;
681
682           /* Adjust address to point to the containing unit of that mode.
683              Compute offset as multiple of this unit, counting in bytes.  */
684           unit = GET_MODE_BITSIZE (bestmode);
685           offset = (bitnum / unit) * GET_MODE_SIZE (bestmode);
686           bitpos = bitnum % unit;
687           op0 = adjust_address (op0, bestmode,  offset);
688
689           /* Fetch that unit, store the bitfield in it, then store
690              the unit.  */
691           tempreg = copy_to_reg (op0);
692           store_bit_field (tempreg, bitsize, bitpos, fieldmode, orig_value);
693           emit_move_insn (op0, tempreg);
694           return value;
695         }
696       volatile_ok = save_volatile_ok;
697
698       /* Add OFFSET into OP0's address.  */
699       if (MEM_P (xop0))
700         xop0 = adjust_address (xop0, byte_mode, offset);
701
702       /* If xop0 is a register, we need it in MAXMODE
703          to make it acceptable to the format of insv.  */
704       if (GET_CODE (xop0) == SUBREG)
705         /* We can't just change the mode, because this might clobber op0,
706            and we will need the original value of op0 if insv fails.  */
707         xop0 = gen_rtx_SUBREG (maxmode, SUBREG_REG (xop0), SUBREG_BYTE (xop0));
708       if (REG_P (xop0) && GET_MODE (xop0) != maxmode)
709         xop0 = gen_rtx_SUBREG (maxmode, xop0, 0);
710
711       /* On big-endian machines, we count bits from the most significant.
712          If the bit field insn does not, we must invert.  */
713
714       if (BITS_BIG_ENDIAN != BYTES_BIG_ENDIAN)
715         xbitpos = unit - bitsize - xbitpos;
716
717       /* We have been counting XBITPOS within UNIT.
718          Count instead within the size of the register.  */
719       if (BITS_BIG_ENDIAN && !MEM_P (xop0))
720         xbitpos += GET_MODE_BITSIZE (maxmode) - unit;
721
722       unit = GET_MODE_BITSIZE (maxmode);
723
724       /* Convert VALUE to maxmode (which insv insn wants) in VALUE1.  */
725       value1 = value;
726       if (GET_MODE (value) != maxmode)
727         {
728           if (GET_MODE_BITSIZE (GET_MODE (value)) >= bitsize)
729             {
730               /* Optimization: Don't bother really extending VALUE
731                  if it has all the bits we will actually use.  However,
732                  if we must narrow it, be sure we do it correctly.  */
733
734               if (GET_MODE_SIZE (GET_MODE (value)) < GET_MODE_SIZE (maxmode))
735                 {
736                   rtx tmp;
737
738                   tmp = simplify_subreg (maxmode, value1, GET_MODE (value), 0);
739                   if (! tmp)
740                     tmp = simplify_gen_subreg (maxmode,
741                                                force_reg (GET_MODE (value),
742                                                           value1),
743                                                GET_MODE (value), 0);
744                   value1 = tmp;
745                 }
746               else
747                 value1 = gen_lowpart (maxmode, value1);
748             }
749           else if (GET_CODE (value) == CONST_INT)
750             value1 = gen_int_mode (INTVAL (value), maxmode);
751           else
752             /* Parse phase is supposed to make VALUE's data type
753                match that of the component reference, which is a type
754                at least as wide as the field; so VALUE should have
755                a mode that corresponds to that type.  */
756             gcc_assert (CONSTANT_P (value));
757         }
758
759       /* If this machine's insv insists on a register,
760          get VALUE1 into a register.  */
761       if (! ((*insn_data[(int) CODE_FOR_insv].operand[3].predicate)
762              (value1, maxmode)))
763         value1 = force_reg (maxmode, value1);
764
765       pat = gen_insv (xop0, GEN_INT (bitsize), GEN_INT (xbitpos), value1);
766       if (pat)
767         emit_insn (pat);
768       else
769         {
770           delete_insns_since (last);
771           store_fixed_bit_field (op0, offset, bitsize, bitpos, value);
772         }
773     }
774   else
775     insv_loses:
776     /* Insv is not available; store using shifts and boolean ops.  */
777     store_fixed_bit_field (op0, offset, bitsize, bitpos, value);
778   return value;
779 }
780 \f
781 /* Use shifts and boolean operations to store VALUE
782    into a bit field of width BITSIZE
783    in a memory location specified by OP0 except offset by OFFSET bytes.
784      (OFFSET must be 0 if OP0 is a register.)
785    The field starts at position BITPOS within the byte.
786     (If OP0 is a register, it may be a full word or a narrower mode,
787      but BITPOS still counts within a full word,
788      which is significant on bigendian machines.)  */
789
790 static void
791 store_fixed_bit_field (rtx op0, unsigned HOST_WIDE_INT offset,
792                        unsigned HOST_WIDE_INT bitsize,
793                        unsigned HOST_WIDE_INT bitpos, rtx value)
794 {
795   enum machine_mode mode;
796   unsigned int total_bits = BITS_PER_WORD;
797   rtx temp;
798   int all_zero = 0;
799   int all_one = 0;
800
801   /* There is a case not handled here:
802      a structure with a known alignment of just a halfword
803      and a field split across two aligned halfwords within the structure.
804      Or likewise a structure with a known alignment of just a byte
805      and a field split across two bytes.
806      Such cases are not supposed to be able to occur.  */
807
808   if (REG_P (op0) || GET_CODE (op0) == SUBREG)
809     {
810       gcc_assert (!offset);
811       /* Special treatment for a bit field split across two registers.  */
812       if (bitsize + bitpos > BITS_PER_WORD)
813         {
814           store_split_bit_field (op0, bitsize, bitpos, value);
815           return;
816         }
817     }
818   else
819     {
820       /* Get the proper mode to use for this field.  We want a mode that
821          includes the entire field.  If such a mode would be larger than
822          a word, we won't be doing the extraction the normal way.
823          We don't want a mode bigger than the destination.  */
824
825       mode = GET_MODE (op0);
826       if (GET_MODE_BITSIZE (mode) == 0
827           || GET_MODE_BITSIZE (mode) > GET_MODE_BITSIZE (word_mode))
828         mode = word_mode;
829       mode = get_best_mode (bitsize, bitpos + offset * BITS_PER_UNIT,
830                             MEM_ALIGN (op0), mode, MEM_VOLATILE_P (op0));
831
832       if (mode == VOIDmode)
833         {
834           /* The only way this should occur is if the field spans word
835              boundaries.  */
836           store_split_bit_field (op0, bitsize, bitpos + offset * BITS_PER_UNIT,
837                                  value);
838           return;
839         }
840
841       total_bits = GET_MODE_BITSIZE (mode);
842
843       /* Make sure bitpos is valid for the chosen mode.  Adjust BITPOS to
844          be in the range 0 to total_bits-1, and put any excess bytes in
845          OFFSET.  */
846       if (bitpos >= total_bits)
847         {
848           offset += (bitpos / total_bits) * (total_bits / BITS_PER_UNIT);
849           bitpos -= ((bitpos / total_bits) * (total_bits / BITS_PER_UNIT)
850                      * BITS_PER_UNIT);
851         }
852
853       /* Get ref to an aligned byte, halfword, or word containing the field.
854          Adjust BITPOS to be position within a word,
855          and OFFSET to be the offset of that word.
856          Then alter OP0 to refer to that word.  */
857       bitpos += (offset % (total_bits / BITS_PER_UNIT)) * BITS_PER_UNIT;
858       offset -= (offset % (total_bits / BITS_PER_UNIT));
859       op0 = adjust_address (op0, mode, offset);
860     }
861
862   mode = GET_MODE (op0);
863
864   /* Now MODE is either some integral mode for a MEM as OP0,
865      or is a full-word for a REG as OP0.  TOTAL_BITS corresponds.
866      The bit field is contained entirely within OP0.
867      BITPOS is the starting bit number within OP0.
868      (OP0's mode may actually be narrower than MODE.)  */
869
870   if (BYTES_BIG_ENDIAN)
871       /* BITPOS is the distance between our msb
872          and that of the containing datum.
873          Convert it to the distance from the lsb.  */
874       bitpos = total_bits - bitsize - bitpos;
875
876   /* Now BITPOS is always the distance between our lsb
877      and that of OP0.  */
878
879   /* Shift VALUE left by BITPOS bits.  If VALUE is not constant,
880      we must first convert its mode to MODE.  */
881
882   if (GET_CODE (value) == CONST_INT)
883     {
884       HOST_WIDE_INT v = INTVAL (value);
885
886       if (bitsize < HOST_BITS_PER_WIDE_INT)
887         v &= ((HOST_WIDE_INT) 1 << bitsize) - 1;
888
889       if (v == 0)
890         all_zero = 1;
891       else if ((bitsize < HOST_BITS_PER_WIDE_INT
892                 && v == ((HOST_WIDE_INT) 1 << bitsize) - 1)
893                || (bitsize == HOST_BITS_PER_WIDE_INT && v == -1))
894         all_one = 1;
895
896       value = lshift_value (mode, value, bitpos, bitsize);
897     }
898   else
899     {
900       int must_and = (GET_MODE_BITSIZE (GET_MODE (value)) != bitsize
901                       && bitpos + bitsize != GET_MODE_BITSIZE (mode));
902
903       if (GET_MODE (value) != mode)
904         {
905           if ((REG_P (value) || GET_CODE (value) == SUBREG)
906               && GET_MODE_SIZE (mode) < GET_MODE_SIZE (GET_MODE (value)))
907             value = gen_lowpart (mode, value);
908           else
909             value = convert_to_mode (mode, value, 1);
910         }
911
912       if (must_and)
913         value = expand_binop (mode, and_optab, value,
914                               mask_rtx (mode, 0, bitsize, 0),
915                               NULL_RTX, 1, OPTAB_LIB_WIDEN);
916       if (bitpos > 0)
917         value = expand_shift (LSHIFT_EXPR, mode, value,
918                               build_int_cst (NULL_TREE, bitpos), NULL_RTX, 1);
919     }
920
921   /* Now clear the chosen bits in OP0,
922      except that if VALUE is -1 we need not bother.  */
923   /* We keep the intermediates in registers to allow CSE to combine
924      consecutive bitfield assignments.  */
925
926   temp = force_reg (mode, op0);
927
928   if (! all_one)
929     {
930       temp = expand_binop (mode, and_optab, temp,
931                            mask_rtx (mode, bitpos, bitsize, 1),
932                            NULL_RTX, 1, OPTAB_LIB_WIDEN);
933       temp = force_reg (mode, temp);
934     }
935
936   /* Now logical-or VALUE into OP0, unless it is zero.  */
937
938   if (! all_zero)
939     {
940       temp = expand_binop (mode, ior_optab, temp, value,
941                            NULL_RTX, 1, OPTAB_LIB_WIDEN);
942       temp = force_reg (mode, temp);
943     }
944
945   if (op0 != temp)
946     emit_move_insn (op0, temp);
947 }
948 \f
949 /* Store a bit field that is split across multiple accessible memory objects.
950
951    OP0 is the REG, SUBREG or MEM rtx for the first of the objects.
952    BITSIZE is the field width; BITPOS the position of its first bit
953    (within the word).
954    VALUE is the value to store.
955
956    This does not yet handle fields wider than BITS_PER_WORD.  */
957
958 static void
959 store_split_bit_field (rtx op0, unsigned HOST_WIDE_INT bitsize,
960                        unsigned HOST_WIDE_INT bitpos, rtx value)
961 {
962   unsigned int unit;
963   unsigned int bitsdone = 0;
964
965   /* Make sure UNIT isn't larger than BITS_PER_WORD, we can only handle that
966      much at a time.  */
967   if (REG_P (op0) || GET_CODE (op0) == SUBREG)
968     unit = BITS_PER_WORD;
969   else
970     unit = MIN (MEM_ALIGN (op0), BITS_PER_WORD);
971
972   /* If VALUE is a constant other than a CONST_INT, get it into a register in
973      WORD_MODE.  If we can do this using gen_lowpart_common, do so.  Note
974      that VALUE might be a floating-point constant.  */
975   if (CONSTANT_P (value) && GET_CODE (value) != CONST_INT)
976     {
977       rtx word = gen_lowpart_common (word_mode, value);
978
979       if (word && (value != word))
980         value = word;
981       else
982         value = gen_lowpart_common (word_mode,
983                                     force_reg (GET_MODE (value) != VOIDmode
984                                                ? GET_MODE (value)
985                                                : word_mode, value));
986     }
987
988   while (bitsdone < bitsize)
989     {
990       unsigned HOST_WIDE_INT thissize;
991       rtx part, word;
992       unsigned HOST_WIDE_INT thispos;
993       unsigned HOST_WIDE_INT offset;
994
995       offset = (bitpos + bitsdone) / unit;
996       thispos = (bitpos + bitsdone) % unit;
997
998       /* THISSIZE must not overrun a word boundary.  Otherwise,
999          store_fixed_bit_field will call us again, and we will mutually
1000          recurse forever.  */
1001       thissize = MIN (bitsize - bitsdone, BITS_PER_WORD);
1002       thissize = MIN (thissize, unit - thispos);
1003
1004       if (BYTES_BIG_ENDIAN)
1005         {
1006           int total_bits;
1007
1008           /* We must do an endian conversion exactly the same way as it is
1009              done in extract_bit_field, so that the two calls to
1010              extract_fixed_bit_field will have comparable arguments.  */
1011           if (!MEM_P (value) || GET_MODE (value) == BLKmode)
1012             total_bits = BITS_PER_WORD;
1013           else
1014             total_bits = GET_MODE_BITSIZE (GET_MODE (value));
1015
1016           /* Fetch successively less significant portions.  */
1017           if (GET_CODE (value) == CONST_INT)
1018             part = GEN_INT (((unsigned HOST_WIDE_INT) (INTVAL (value))
1019                              >> (bitsize - bitsdone - thissize))
1020                             & (((HOST_WIDE_INT) 1 << thissize) - 1));
1021           else
1022             /* The args are chosen so that the last part includes the
1023                lsb.  Give extract_bit_field the value it needs (with
1024                endianness compensation) to fetch the piece we want.  */
1025             part = extract_fixed_bit_field (word_mode, value, 0, thissize,
1026                                             total_bits - bitsize + bitsdone,
1027                                             NULL_RTX, 1);
1028         }
1029       else
1030         {
1031           /* Fetch successively more significant portions.  */
1032           if (GET_CODE (value) == CONST_INT)
1033             part = GEN_INT (((unsigned HOST_WIDE_INT) (INTVAL (value))
1034                              >> bitsdone)
1035                             & (((HOST_WIDE_INT) 1 << thissize) - 1));
1036           else
1037             part = extract_fixed_bit_field (word_mode, value, 0, thissize,
1038                                             bitsdone, NULL_RTX, 1);
1039         }
1040
1041       /* If OP0 is a register, then handle OFFSET here.
1042
1043          When handling multiword bitfields, extract_bit_field may pass
1044          down a word_mode SUBREG of a larger REG for a bitfield that actually
1045          crosses a word boundary.  Thus, for a SUBREG, we must find
1046          the current word starting from the base register.  */
1047       if (GET_CODE (op0) == SUBREG)
1048         {
1049           int word_offset = (SUBREG_BYTE (op0) / UNITS_PER_WORD) + offset;
1050           word = operand_subword_force (SUBREG_REG (op0), word_offset,
1051                                         GET_MODE (SUBREG_REG (op0)));
1052           offset = 0;
1053         }
1054       else if (REG_P (op0))
1055         {
1056           word = operand_subword_force (op0, offset, GET_MODE (op0));
1057           offset = 0;
1058         }
1059       else
1060         word = op0;
1061
1062       /* OFFSET is in UNITs, and UNIT is in bits.
1063          store_fixed_bit_field wants offset in bytes.  */
1064       store_fixed_bit_field (word, offset * unit / BITS_PER_UNIT, thissize,
1065                              thispos, part);
1066       bitsdone += thissize;
1067     }
1068 }
1069 \f
1070 /* Generate code to extract a byte-field from STR_RTX
1071    containing BITSIZE bits, starting at BITNUM,
1072    and put it in TARGET if possible (if TARGET is nonzero).
1073    Regardless of TARGET, we return the rtx for where the value is placed.
1074
1075    STR_RTX is the structure containing the byte (a REG or MEM).
1076    UNSIGNEDP is nonzero if this is an unsigned bit field.
1077    MODE is the natural mode of the field value once extracted.
1078    TMODE is the mode the caller would like the value to have;
1079    but the value may be returned with type MODE instead.
1080
1081    TOTAL_SIZE is the size in bytes of the containing structure,
1082    or -1 if varying.
1083
1084    If a TARGET is specified and we can store in it at no extra cost,
1085    we do so, and return TARGET.
1086    Otherwise, we return a REG of mode TMODE or MODE, with TMODE preferred
1087    if they are equally easy.  */
1088
1089 rtx
1090 extract_bit_field (rtx str_rtx, unsigned HOST_WIDE_INT bitsize,
1091                    unsigned HOST_WIDE_INT bitnum, int unsignedp, rtx target,
1092                    enum machine_mode mode, enum machine_mode tmode)
1093 {
1094   unsigned int unit
1095     = (MEM_P (str_rtx)) ? BITS_PER_UNIT : BITS_PER_WORD;
1096   unsigned HOST_WIDE_INT offset, bitpos;
1097   rtx op0 = str_rtx;
1098   rtx spec_target = target;
1099   rtx spec_target_subreg = 0;
1100   enum machine_mode int_mode;
1101   enum machine_mode extv_mode = mode_for_extraction (EP_extv, 0);
1102   enum machine_mode extzv_mode = mode_for_extraction (EP_extzv, 0);
1103   enum machine_mode mode1;
1104   int byte_offset;
1105
1106   if (tmode == VOIDmode)
1107     tmode = mode;
1108
1109   while (GET_CODE (op0) == SUBREG)
1110     {
1111       bitnum += SUBREG_BYTE (op0) * BITS_PER_UNIT;
1112       op0 = SUBREG_REG (op0);
1113     }
1114
1115   /* If we have an out-of-bounds access to a register, just return an
1116      uninitialized register of the required mode.  This can occur if the
1117      source code contains an out-of-bounds access to a small array.  */
1118   if (REG_P (op0) && bitnum >= GET_MODE_BITSIZE (GET_MODE (op0)))
1119     return gen_reg_rtx (tmode);
1120
1121   if (REG_P (op0)
1122       && mode == GET_MODE (op0)
1123       && bitnum == 0
1124       && bitsize == GET_MODE_BITSIZE (GET_MODE (op0)))
1125     {
1126       /* We're trying to extract a full register from itself.  */
1127       return op0;
1128     }
1129
1130   /* See if we can get a better vector mode before extracting.  */
1131   if (VECTOR_MODE_P (GET_MODE (op0))
1132       && !MEM_P (op0)
1133       && GET_MODE_INNER (GET_MODE (op0)) != tmode)
1134     {
1135       enum machine_mode new_mode;
1136       int nunits = GET_MODE_NUNITS (GET_MODE (op0));
1137
1138       if (GET_MODE_CLASS (tmode) == MODE_FLOAT)
1139         new_mode = MIN_MODE_VECTOR_FLOAT;
1140       else
1141         new_mode = MIN_MODE_VECTOR_INT;
1142
1143       for (; new_mode != VOIDmode ; new_mode = GET_MODE_WIDER_MODE (new_mode))
1144         if (GET_MODE_NUNITS (new_mode) == nunits
1145             && GET_MODE_INNER (new_mode) == tmode
1146             && targetm.vector_mode_supported_p (new_mode))
1147           break;
1148       if (new_mode != VOIDmode)
1149         op0 = gen_lowpart (new_mode, op0);
1150     }
1151
1152   /* Use vec_extract patterns for extracting parts of vectors whenever
1153      available.  */
1154   if (VECTOR_MODE_P (GET_MODE (op0))
1155       && !MEM_P (op0)
1156       && (vec_extract_optab->handlers[GET_MODE (op0)].insn_code
1157           != CODE_FOR_nothing)
1158       && ((bitnum + bitsize - 1) / GET_MODE_BITSIZE (GET_MODE_INNER (GET_MODE (op0)))
1159           == bitnum / GET_MODE_BITSIZE (GET_MODE_INNER (GET_MODE (op0)))))
1160     {
1161       enum machine_mode outermode = GET_MODE (op0);
1162       enum machine_mode innermode = GET_MODE_INNER (outermode);
1163       int icode = (int) vec_extract_optab->handlers[outermode].insn_code;
1164       unsigned HOST_WIDE_INT pos = bitnum / GET_MODE_BITSIZE (innermode);
1165       rtx rtxpos = GEN_INT (pos);
1166       rtx src = op0;
1167       rtx dest = NULL, pat, seq;
1168       enum machine_mode mode0 = insn_data[icode].operand[0].mode;
1169       enum machine_mode mode1 = insn_data[icode].operand[1].mode;
1170       enum machine_mode mode2 = insn_data[icode].operand[2].mode;
1171
1172       if (innermode == tmode || innermode == mode)
1173         dest = target;
1174
1175       if (!dest)
1176         dest = gen_reg_rtx (innermode);
1177
1178       start_sequence ();
1179
1180       if (! (*insn_data[icode].operand[0].predicate) (dest, mode0))
1181         dest = copy_to_mode_reg (mode0, dest);
1182
1183       if (! (*insn_data[icode].operand[1].predicate) (src, mode1))
1184         src = copy_to_mode_reg (mode1, src);
1185
1186       if (! (*insn_data[icode].operand[2].predicate) (rtxpos, mode2))
1187         rtxpos = copy_to_mode_reg (mode1, rtxpos);
1188
1189       /* We could handle this, but we should always be called with a pseudo
1190          for our targets and all insns should take them as outputs.  */
1191       gcc_assert ((*insn_data[icode].operand[0].predicate) (dest, mode0)
1192                   && (*insn_data[icode].operand[1].predicate) (src, mode1)
1193                   && (*insn_data[icode].operand[2].predicate) (rtxpos, mode2));
1194
1195       pat = GEN_FCN (icode) (dest, src, rtxpos);
1196       seq = get_insns ();
1197       end_sequence ();
1198       if (pat)
1199         {
1200           emit_insn (seq);
1201           emit_insn (pat);
1202           if (mode0 != mode)
1203             return gen_lowpart (tmode, dest);
1204           return dest;
1205         }
1206     }
1207
1208   /* Make sure we are playing with integral modes.  Pun with subregs
1209      if we aren't.  */
1210   {
1211     enum machine_mode imode = int_mode_for_mode (GET_MODE (op0));
1212     if (imode != GET_MODE (op0))
1213       {
1214         if (MEM_P (op0))
1215           op0 = adjust_address (op0, imode, 0);
1216         else
1217           {
1218             gcc_assert (imode != BLKmode);
1219             op0 = gen_lowpart (imode, op0);
1220
1221             /* If we got a SUBREG, force it into a register since we
1222                aren't going to be able to do another SUBREG on it.  */
1223             if (GET_CODE (op0) == SUBREG)
1224               op0 = force_reg (imode, op0);
1225           }
1226       }
1227   }
1228
1229   /* We may be accessing data outside the field, which means
1230      we can alias adjacent data.  */
1231   if (MEM_P (op0))
1232     {
1233       op0 = shallow_copy_rtx (op0);
1234       set_mem_alias_set (op0, 0);
1235       set_mem_expr (op0, 0);
1236     }
1237
1238   /* Extraction of a full-word or multi-word value from a structure
1239      in a register or aligned memory can be done with just a SUBREG.
1240      A subword value in the least significant part of a register
1241      can also be extracted with a SUBREG.  For this, we need the
1242      byte offset of the value in op0.  */
1243
1244   bitpos = bitnum % unit;
1245   offset = bitnum / unit;
1246   byte_offset = bitpos / BITS_PER_UNIT + offset * UNITS_PER_WORD;
1247
1248   /* If OP0 is a register, BITPOS must count within a word.
1249      But as we have it, it counts within whatever size OP0 now has.
1250      On a bigendian machine, these are not the same, so convert.  */
1251   if (BYTES_BIG_ENDIAN
1252       && !MEM_P (op0)
1253       && unit > GET_MODE_BITSIZE (GET_MODE (op0)))
1254     bitpos += unit - GET_MODE_BITSIZE (GET_MODE (op0));
1255
1256   /* ??? We currently assume TARGET is at least as big as BITSIZE.
1257      If that's wrong, the solution is to test for it and set TARGET to 0
1258      if needed.  */
1259
1260   /* Only scalar integer modes can be converted via subregs.  There is an
1261      additional problem for FP modes here in that they can have a precision
1262      which is different from the size.  mode_for_size uses precision, but
1263      we want a mode based on the size, so we must avoid calling it for FP
1264      modes.  */
1265   mode1  = (SCALAR_INT_MODE_P (tmode)
1266             ? mode_for_size (bitsize, GET_MODE_CLASS (tmode), 0)
1267             : mode);
1268
1269   if (((bitsize >= BITS_PER_WORD && bitsize == GET_MODE_BITSIZE (mode)
1270         && bitpos % BITS_PER_WORD == 0)
1271        || (mode1 != BLKmode
1272            /* ??? The big endian test here is wrong.  This is correct
1273               if the value is in a register, and if mode_for_size is not
1274               the same mode as op0.  This causes us to get unnecessarily
1275               inefficient code from the Thumb port when -mbig-endian.  */
1276            && (BYTES_BIG_ENDIAN
1277                ? bitpos + bitsize == BITS_PER_WORD
1278                : bitpos == 0)))
1279       && ((!MEM_P (op0)
1280            && TRULY_NOOP_TRUNCATION (GET_MODE_BITSIZE (mode),
1281                                      GET_MODE_BITSIZE (GET_MODE (op0)))
1282            && GET_MODE_SIZE (mode1) != 0
1283            && byte_offset % GET_MODE_SIZE (mode1) == 0)
1284           || (MEM_P (op0)
1285               && (! SLOW_UNALIGNED_ACCESS (mode, MEM_ALIGN (op0))
1286                   || (offset * BITS_PER_UNIT % bitsize == 0
1287                       && MEM_ALIGN (op0) % bitsize == 0)))))
1288     {
1289       if (mode1 != GET_MODE (op0))
1290         {
1291           if (MEM_P (op0))
1292             op0 = adjust_address (op0, mode1, offset);
1293           else
1294             {
1295               rtx sub = simplify_gen_subreg (mode1, op0, GET_MODE (op0),
1296                                              byte_offset);
1297               if (sub == NULL)
1298                 goto no_subreg_mode_swap;
1299               op0 = sub;
1300             }
1301         }
1302       if (mode1 != mode)
1303         return convert_to_mode (tmode, op0, unsignedp);
1304       return op0;
1305     }
1306  no_subreg_mode_swap:
1307
1308   /* Handle fields bigger than a word.  */
1309
1310   if (bitsize > BITS_PER_WORD)
1311     {
1312       /* Here we transfer the words of the field
1313          in the order least significant first.
1314          This is because the most significant word is the one which may
1315          be less than full.  */
1316
1317       unsigned int nwords = (bitsize + (BITS_PER_WORD - 1)) / BITS_PER_WORD;
1318       unsigned int i;
1319
1320       if (target == 0 || !REG_P (target))
1321         target = gen_reg_rtx (mode);
1322
1323       /* Indicate for flow that the entire target reg is being set.  */
1324       emit_insn (gen_rtx_CLOBBER (VOIDmode, target));
1325
1326       for (i = 0; i < nwords; i++)
1327         {
1328           /* If I is 0, use the low-order word in both field and target;
1329              if I is 1, use the next to lowest word; and so on.  */
1330           /* Word number in TARGET to use.  */
1331           unsigned int wordnum
1332             = (WORDS_BIG_ENDIAN
1333                ? GET_MODE_SIZE (GET_MODE (target)) / UNITS_PER_WORD - i - 1
1334                : i);
1335           /* Offset from start of field in OP0.  */
1336           unsigned int bit_offset = (WORDS_BIG_ENDIAN
1337                                      ? MAX (0, ((int) bitsize - ((int) i + 1)
1338                                                 * (int) BITS_PER_WORD))
1339                                      : (int) i * BITS_PER_WORD);
1340           rtx target_part = operand_subword (target, wordnum, 1, VOIDmode);
1341           rtx result_part
1342             = extract_bit_field (op0, MIN (BITS_PER_WORD,
1343                                            bitsize - i * BITS_PER_WORD),
1344                                  bitnum + bit_offset, 1, target_part, mode,
1345                                  word_mode);
1346
1347           gcc_assert (target_part);
1348
1349           if (result_part != target_part)
1350             emit_move_insn (target_part, result_part);
1351         }
1352
1353       if (unsignedp)
1354         {
1355           /* Unless we've filled TARGET, the upper regs in a multi-reg value
1356              need to be zero'd out.  */
1357           if (GET_MODE_SIZE (GET_MODE (target)) > nwords * UNITS_PER_WORD)
1358             {
1359               unsigned int i, total_words;
1360
1361               total_words = GET_MODE_SIZE (GET_MODE (target)) / UNITS_PER_WORD;
1362               for (i = nwords; i < total_words; i++)
1363                 emit_move_insn
1364                   (operand_subword (target,
1365                                     WORDS_BIG_ENDIAN ? total_words - i - 1 : i,
1366                                     1, VOIDmode),
1367                    const0_rtx);
1368             }
1369           return target;
1370         }
1371
1372       /* Signed bit field: sign-extend with two arithmetic shifts.  */
1373       target = expand_shift (LSHIFT_EXPR, mode, target,
1374                              build_int_cst (NULL_TREE,
1375                                             GET_MODE_BITSIZE (mode) - bitsize),
1376                              NULL_RTX, 0);
1377       return expand_shift (RSHIFT_EXPR, mode, target,
1378                            build_int_cst (NULL_TREE,
1379                                           GET_MODE_BITSIZE (mode) - bitsize),
1380                            NULL_RTX, 0);
1381     }
1382
1383   /* From here on we know the desired field is smaller than a word.  */
1384
1385   /* Check if there is a correspondingly-sized integer field, so we can
1386      safely extract it as one size of integer, if necessary; then
1387      truncate or extend to the size that is wanted; then use SUBREGs or
1388      convert_to_mode to get one of the modes we really wanted.  */
1389
1390   int_mode = int_mode_for_mode (tmode);
1391   if (int_mode == BLKmode)
1392     int_mode = int_mode_for_mode (mode);
1393   /* Should probably push op0 out to memory and then do a load.  */
1394   gcc_assert (int_mode != BLKmode);
1395
1396   /* OFFSET is the number of words or bytes (UNIT says which)
1397      from STR_RTX to the first word or byte containing part of the field.  */
1398   if (!MEM_P (op0))
1399     {
1400       if (offset != 0
1401           || GET_MODE_SIZE (GET_MODE (op0)) > UNITS_PER_WORD)
1402         {
1403           if (!REG_P (op0))
1404             op0 = copy_to_reg (op0);
1405           op0 = gen_rtx_SUBREG (mode_for_size (BITS_PER_WORD, MODE_INT, 0),
1406                                 op0, (offset * UNITS_PER_WORD));
1407         }
1408       offset = 0;
1409     }
1410
1411   /* Now OFFSET is nonzero only for memory operands.  */
1412
1413   if (unsignedp)
1414     {
1415       if (HAVE_extzv
1416           && bitsize > 0
1417           && GET_MODE_BITSIZE (extzv_mode) >= bitsize
1418           && ! ((REG_P (op0) || GET_CODE (op0) == SUBREG)
1419                 && (bitsize + bitpos > GET_MODE_BITSIZE (extzv_mode))))
1420         {
1421           unsigned HOST_WIDE_INT xbitpos = bitpos, xoffset = offset;
1422           rtx bitsize_rtx, bitpos_rtx;
1423           rtx last = get_last_insn ();
1424           rtx xop0 = op0;
1425           rtx xtarget = target;
1426           rtx xspec_target = spec_target;
1427           rtx xspec_target_subreg = spec_target_subreg;
1428           rtx pat;
1429           enum machine_mode maxmode = mode_for_extraction (EP_extzv, 0);
1430
1431           if (MEM_P (xop0))
1432             {
1433               int save_volatile_ok = volatile_ok;
1434               volatile_ok = 1;
1435
1436               /* Is the memory operand acceptable?  */
1437               if (! ((*insn_data[(int) CODE_FOR_extzv].operand[1].predicate)
1438                      (xop0, GET_MODE (xop0))))
1439                 {
1440                   /* No, load into a reg and extract from there.  */
1441                   enum machine_mode bestmode;
1442
1443                   /* Get the mode to use for inserting into this field.  If
1444                      OP0 is BLKmode, get the smallest mode consistent with the
1445                      alignment. If OP0 is a non-BLKmode object that is no
1446                      wider than MAXMODE, use its mode. Otherwise, use the
1447                      smallest mode containing the field.  */
1448
1449                   if (GET_MODE (xop0) == BLKmode
1450                       || (GET_MODE_SIZE (GET_MODE (op0))
1451                           > GET_MODE_SIZE (maxmode)))
1452                     bestmode = get_best_mode (bitsize, bitnum,
1453                                               MEM_ALIGN (xop0), maxmode,
1454                                               MEM_VOLATILE_P (xop0));
1455                   else
1456                     bestmode = GET_MODE (xop0);
1457
1458                   if (bestmode == VOIDmode
1459                       || (SLOW_UNALIGNED_ACCESS (bestmode, MEM_ALIGN (xop0))
1460                           && GET_MODE_BITSIZE (bestmode) > MEM_ALIGN (xop0)))
1461                     goto extzv_loses;
1462
1463                   /* Compute offset as multiple of this unit,
1464                      counting in bytes.  */
1465                   unit = GET_MODE_BITSIZE (bestmode);
1466                   xoffset = (bitnum / unit) * GET_MODE_SIZE (bestmode);
1467                   xbitpos = bitnum % unit;
1468                   xop0 = adjust_address (xop0, bestmode, xoffset);
1469
1470                   /* Make sure register is big enough for the whole field. */
1471                   if (xoffset * BITS_PER_UNIT + unit 
1472                       < offset * BITS_PER_UNIT + bitsize)
1473                     goto extzv_loses;
1474
1475                   /* Fetch it to a register in that size.  */
1476                   xop0 = force_reg (bestmode, xop0);
1477
1478                   /* XBITPOS counts within UNIT, which is what is expected.  */
1479                 }
1480               else
1481                 /* Get ref to first byte containing part of the field.  */
1482                 xop0 = adjust_address (xop0, byte_mode, xoffset);
1483
1484               volatile_ok = save_volatile_ok;
1485             }
1486
1487           /* If op0 is a register, we need it in MAXMODE (which is usually
1488              SImode). to make it acceptable to the format of extzv.  */
1489           if (GET_CODE (xop0) == SUBREG && GET_MODE (xop0) != maxmode)
1490             goto extzv_loses;
1491           if (REG_P (xop0) && GET_MODE (xop0) != maxmode)
1492             xop0 = gen_rtx_SUBREG (maxmode, xop0, 0);
1493
1494           /* On big-endian machines, we count bits from the most significant.
1495              If the bit field insn does not, we must invert.  */
1496           if (BITS_BIG_ENDIAN != BYTES_BIG_ENDIAN)
1497             xbitpos = unit - bitsize - xbitpos;
1498
1499           /* Now convert from counting within UNIT to counting in MAXMODE.  */
1500           if (BITS_BIG_ENDIAN && !MEM_P (xop0))
1501             xbitpos += GET_MODE_BITSIZE (maxmode) - unit;
1502
1503           unit = GET_MODE_BITSIZE (maxmode);
1504
1505           if (xtarget == 0)
1506             xtarget = xspec_target = gen_reg_rtx (tmode);
1507
1508           if (GET_MODE (xtarget) != maxmode)
1509             {
1510               if (REG_P (xtarget))
1511                 {
1512                   int wider = (GET_MODE_SIZE (maxmode)
1513                                > GET_MODE_SIZE (GET_MODE (xtarget)));
1514                   xtarget = gen_lowpart (maxmode, xtarget);
1515                   if (wider)
1516                     xspec_target_subreg = xtarget;
1517                 }
1518               else
1519                 xtarget = gen_reg_rtx (maxmode);
1520             }
1521
1522           /* If this machine's extzv insists on a register target,
1523              make sure we have one.  */
1524           if (! ((*insn_data[(int) CODE_FOR_extzv].operand[0].predicate)
1525                  (xtarget, maxmode)))
1526             xtarget = gen_reg_rtx (maxmode);
1527
1528           bitsize_rtx = GEN_INT (bitsize);
1529           bitpos_rtx = GEN_INT (xbitpos);
1530
1531           pat = gen_extzv (xtarget, xop0, bitsize_rtx, bitpos_rtx);
1532           if (pat)
1533             {
1534               emit_insn (pat);
1535               target = xtarget;
1536               spec_target = xspec_target;
1537               spec_target_subreg = xspec_target_subreg;
1538             }
1539           else
1540             {
1541               delete_insns_since (last);
1542               target = extract_fixed_bit_field (int_mode, op0, offset, bitsize,
1543                                                 bitpos, target, 1);
1544             }
1545         }
1546       else
1547       extzv_loses:
1548         target = extract_fixed_bit_field (int_mode, op0, offset, bitsize,
1549                                           bitpos, target, 1);
1550     }
1551   else
1552     {
1553       if (HAVE_extv
1554           && bitsize > 0
1555           && GET_MODE_BITSIZE (extv_mode) >= bitsize
1556           && ! ((REG_P (op0) || GET_CODE (op0) == SUBREG)
1557                 && (bitsize + bitpos > GET_MODE_BITSIZE (extv_mode))))
1558         {
1559           int xbitpos = bitpos, xoffset = offset;
1560           rtx bitsize_rtx, bitpos_rtx;
1561           rtx last = get_last_insn ();
1562           rtx xop0 = op0, xtarget = target;
1563           rtx xspec_target = spec_target;
1564           rtx xspec_target_subreg = spec_target_subreg;
1565           rtx pat;
1566           enum machine_mode maxmode = mode_for_extraction (EP_extv, 0);
1567
1568           if (MEM_P (xop0))
1569             {
1570               /* Is the memory operand acceptable?  */
1571               if (! ((*insn_data[(int) CODE_FOR_extv].operand[1].predicate)
1572                      (xop0, GET_MODE (xop0))))
1573                 {
1574                   /* No, load into a reg and extract from there.  */
1575                   enum machine_mode bestmode;
1576
1577                   /* Get the mode to use for inserting into this field.  If
1578                      OP0 is BLKmode, get the smallest mode consistent with the
1579                      alignment. If OP0 is a non-BLKmode object that is no
1580                      wider than MAXMODE, use its mode. Otherwise, use the
1581                      smallest mode containing the field.  */
1582
1583                   if (GET_MODE (xop0) == BLKmode
1584                       || (GET_MODE_SIZE (GET_MODE (op0))
1585                           > GET_MODE_SIZE (maxmode)))
1586                     bestmode = get_best_mode (bitsize, bitnum,
1587                                               MEM_ALIGN (xop0), maxmode,
1588                                               MEM_VOLATILE_P (xop0));
1589                   else
1590                     bestmode = GET_MODE (xop0);
1591
1592                   if (bestmode == VOIDmode
1593                       || (SLOW_UNALIGNED_ACCESS (bestmode, MEM_ALIGN (xop0))
1594                           && GET_MODE_BITSIZE (bestmode) > MEM_ALIGN (xop0)))
1595                     goto extv_loses;
1596
1597                   /* Compute offset as multiple of this unit,
1598                      counting in bytes.  */
1599                   unit = GET_MODE_BITSIZE (bestmode);
1600                   xoffset = (bitnum / unit) * GET_MODE_SIZE (bestmode);
1601                   xbitpos = bitnum % unit;
1602                   xop0 = adjust_address (xop0, bestmode, xoffset);
1603
1604                   /* Make sure register is big enough for the whole field. */
1605                   if (xoffset * BITS_PER_UNIT + unit 
1606                       < offset * BITS_PER_UNIT + bitsize)
1607                     goto extv_loses;
1608
1609                   /* Fetch it to a register in that size.  */
1610                   xop0 = force_reg (bestmode, xop0);
1611
1612                   /* XBITPOS counts within UNIT, which is what is expected.  */
1613                 }
1614               else
1615                 /* Get ref to first byte containing part of the field.  */
1616                 xop0 = adjust_address (xop0, byte_mode, xoffset);
1617             }
1618
1619           /* If op0 is a register, we need it in MAXMODE (which is usually
1620              SImode) to make it acceptable to the format of extv.  */
1621           if (GET_CODE (xop0) == SUBREG && GET_MODE (xop0) != maxmode)
1622             goto extv_loses;
1623           if (REG_P (xop0) && GET_MODE (xop0) != maxmode)
1624             xop0 = gen_rtx_SUBREG (maxmode, xop0, 0);
1625
1626           /* On big-endian machines, we count bits from the most significant.
1627              If the bit field insn does not, we must invert.  */
1628           if (BITS_BIG_ENDIAN != BYTES_BIG_ENDIAN)
1629             xbitpos = unit - bitsize - xbitpos;
1630
1631           /* XBITPOS counts within a size of UNIT.
1632              Adjust to count within a size of MAXMODE.  */
1633           if (BITS_BIG_ENDIAN && !MEM_P (xop0))
1634             xbitpos += (GET_MODE_BITSIZE (maxmode) - unit);
1635
1636           unit = GET_MODE_BITSIZE (maxmode);
1637
1638           if (xtarget == 0)
1639             xtarget = xspec_target = gen_reg_rtx (tmode);
1640
1641           if (GET_MODE (xtarget) != maxmode)
1642             {
1643               if (REG_P (xtarget))
1644                 {
1645                   int wider = (GET_MODE_SIZE (maxmode)
1646                                > GET_MODE_SIZE (GET_MODE (xtarget)));
1647                   xtarget = gen_lowpart (maxmode, xtarget);
1648                   if (wider)
1649                     xspec_target_subreg = xtarget;
1650                 }
1651               else
1652                 xtarget = gen_reg_rtx (maxmode);
1653             }
1654
1655           /* If this machine's extv insists on a register target,
1656              make sure we have one.  */
1657           if (! ((*insn_data[(int) CODE_FOR_extv].operand[0].predicate)
1658                  (xtarget, maxmode)))
1659             xtarget = gen_reg_rtx (maxmode);
1660
1661           bitsize_rtx = GEN_INT (bitsize);
1662           bitpos_rtx = GEN_INT (xbitpos);
1663
1664           pat = gen_extv (xtarget, xop0, bitsize_rtx, bitpos_rtx);
1665           if (pat)
1666             {
1667               emit_insn (pat);
1668               target = xtarget;
1669               spec_target = xspec_target;
1670               spec_target_subreg = xspec_target_subreg;
1671             }
1672           else
1673             {
1674               delete_insns_since (last);
1675               target = extract_fixed_bit_field (int_mode, op0, offset, bitsize,
1676                                                 bitpos, target, 0);
1677             }
1678         }
1679       else
1680       extv_loses:
1681         target = extract_fixed_bit_field (int_mode, op0, offset, bitsize,
1682                                           bitpos, target, 0);
1683     }
1684   if (target == spec_target)
1685     return target;
1686   if (target == spec_target_subreg)
1687     return spec_target;
1688   if (GET_MODE (target) != tmode && GET_MODE (target) != mode)
1689     {
1690       /* If the target mode is not a scalar integral, first convert to the
1691          integer mode of that size and then access it as a floating-point
1692          value via a SUBREG.  */
1693       if (!SCALAR_INT_MODE_P (tmode))
1694         {
1695           enum machine_mode smode
1696             = mode_for_size (GET_MODE_BITSIZE (tmode), MODE_INT, 0);
1697           target = convert_to_mode (smode, target, unsignedp);
1698           target = force_reg (smode, target);
1699           return gen_lowpart (tmode, target);
1700         }
1701
1702       return convert_to_mode (tmode, target, unsignedp);
1703     }
1704   return target;
1705 }
1706 \f
1707 /* Extract a bit field using shifts and boolean operations
1708    Returns an rtx to represent the value.
1709    OP0 addresses a register (word) or memory (byte).
1710    BITPOS says which bit within the word or byte the bit field starts in.
1711    OFFSET says how many bytes farther the bit field starts;
1712     it is 0 if OP0 is a register.
1713    BITSIZE says how many bits long the bit field is.
1714     (If OP0 is a register, it may be narrower than a full word,
1715      but BITPOS still counts within a full word,
1716      which is significant on bigendian machines.)
1717
1718    UNSIGNEDP is nonzero for an unsigned bit field (don't sign-extend value).
1719    If TARGET is nonzero, attempts to store the value there
1720    and return TARGET, but this is not guaranteed.
1721    If TARGET is not used, create a pseudo-reg of mode TMODE for the value.  */
1722
1723 static rtx
1724 extract_fixed_bit_field (enum machine_mode tmode, rtx op0,
1725                          unsigned HOST_WIDE_INT offset,
1726                          unsigned HOST_WIDE_INT bitsize,
1727                          unsigned HOST_WIDE_INT bitpos, rtx target,
1728                          int unsignedp)
1729 {
1730   unsigned int total_bits = BITS_PER_WORD;
1731   enum machine_mode mode;
1732
1733   if (GET_CODE (op0) == SUBREG || REG_P (op0))
1734     {
1735       /* Special treatment for a bit field split across two registers.  */
1736       if (bitsize + bitpos > BITS_PER_WORD)
1737         return extract_split_bit_field (op0, bitsize, bitpos, unsignedp);
1738     }
1739   else
1740     {
1741       /* Get the proper mode to use for this field.  We want a mode that
1742          includes the entire field.  If such a mode would be larger than
1743          a word, we won't be doing the extraction the normal way.  */
1744
1745       mode = get_best_mode (bitsize, bitpos + offset * BITS_PER_UNIT,
1746                             MEM_ALIGN (op0), word_mode, MEM_VOLATILE_P (op0));
1747
1748       if (mode == VOIDmode)
1749         /* The only way this should occur is if the field spans word
1750            boundaries.  */
1751         return extract_split_bit_field (op0, bitsize,
1752                                         bitpos + offset * BITS_PER_UNIT,
1753                                         unsignedp);
1754
1755       total_bits = GET_MODE_BITSIZE (mode);
1756
1757       /* Make sure bitpos is valid for the chosen mode.  Adjust BITPOS to
1758          be in the range 0 to total_bits-1, and put any excess bytes in
1759          OFFSET.  */
1760       if (bitpos >= total_bits)
1761         {
1762           offset += (bitpos / total_bits) * (total_bits / BITS_PER_UNIT);
1763           bitpos -= ((bitpos / total_bits) * (total_bits / BITS_PER_UNIT)
1764                      * BITS_PER_UNIT);
1765         }
1766
1767       /* Get ref to an aligned byte, halfword, or word containing the field.
1768          Adjust BITPOS to be position within a word,
1769          and OFFSET to be the offset of that word.
1770          Then alter OP0 to refer to that word.  */
1771       bitpos += (offset % (total_bits / BITS_PER_UNIT)) * BITS_PER_UNIT;
1772       offset -= (offset % (total_bits / BITS_PER_UNIT));
1773       op0 = adjust_address (op0, mode, offset);
1774     }
1775
1776   mode = GET_MODE (op0);
1777
1778   if (BYTES_BIG_ENDIAN)
1779     /* BITPOS is the distance between our msb and that of OP0.
1780        Convert it to the distance from the lsb.  */
1781     bitpos = total_bits - bitsize - bitpos;
1782
1783   /* Now BITPOS is always the distance between the field's lsb and that of OP0.
1784      We have reduced the big-endian case to the little-endian case.  */
1785
1786   if (unsignedp)
1787     {
1788       if (bitpos)
1789         {
1790           /* If the field does not already start at the lsb,
1791              shift it so it does.  */
1792           tree amount = build_int_cst (NULL_TREE, bitpos);
1793           /* Maybe propagate the target for the shift.  */
1794           /* But not if we will return it--could confuse integrate.c.  */
1795           rtx subtarget = (target != 0 && REG_P (target) ? target : 0);
1796           if (tmode != mode) subtarget = 0;
1797           op0 = expand_shift (RSHIFT_EXPR, mode, op0, amount, subtarget, 1);
1798         }
1799       /* Convert the value to the desired mode.  */
1800       if (mode != tmode)
1801         op0 = convert_to_mode (tmode, op0, 1);
1802
1803       /* Unless the msb of the field used to be the msb when we shifted,
1804          mask out the upper bits.  */
1805
1806       if (GET_MODE_BITSIZE (mode) != bitpos + bitsize)
1807         return expand_binop (GET_MODE (op0), and_optab, op0,
1808                              mask_rtx (GET_MODE (op0), 0, bitsize, 0),
1809                              target, 1, OPTAB_LIB_WIDEN);
1810       return op0;
1811     }
1812
1813   /* To extract a signed bit-field, first shift its msb to the msb of the word,
1814      then arithmetic-shift its lsb to the lsb of the word.  */
1815   op0 = force_reg (mode, op0);
1816   if (mode != tmode)
1817     target = 0;
1818
1819   /* Find the narrowest integer mode that contains the field.  */
1820
1821   for (mode = GET_CLASS_NARROWEST_MODE (MODE_INT); mode != VOIDmode;
1822        mode = GET_MODE_WIDER_MODE (mode))
1823     if (GET_MODE_BITSIZE (mode) >= bitsize + bitpos)
1824       {
1825         op0 = convert_to_mode (mode, op0, 0);
1826         break;
1827       }
1828
1829   if (GET_MODE_BITSIZE (mode) != (bitsize + bitpos))
1830     {
1831       tree amount
1832         = build_int_cst (NULL_TREE,
1833                          GET_MODE_BITSIZE (mode) - (bitsize + bitpos));
1834       /* Maybe propagate the target for the shift.  */
1835       rtx subtarget = (target != 0 && REG_P (target) ? target : 0);
1836       op0 = expand_shift (LSHIFT_EXPR, mode, op0, amount, subtarget, 1);
1837     }
1838
1839   return expand_shift (RSHIFT_EXPR, mode, op0,
1840                        build_int_cst (NULL_TREE,
1841                                       GET_MODE_BITSIZE (mode) - bitsize),
1842                        target, 0);
1843 }
1844 \f
1845 /* Return a constant integer (CONST_INT or CONST_DOUBLE) mask value
1846    of mode MODE with BITSIZE ones followed by BITPOS zeros, or the
1847    complement of that if COMPLEMENT.  The mask is truncated if
1848    necessary to the width of mode MODE.  The mask is zero-extended if
1849    BITSIZE+BITPOS is too small for MODE.  */
1850
1851 static rtx
1852 mask_rtx (enum machine_mode mode, int bitpos, int bitsize, int complement)
1853 {
1854   HOST_WIDE_INT masklow, maskhigh;
1855
1856   if (bitsize == 0)
1857     masklow = 0;
1858   else if (bitpos < HOST_BITS_PER_WIDE_INT)
1859     masklow = (HOST_WIDE_INT) -1 << bitpos;
1860   else
1861     masklow = 0;
1862
1863   if (bitpos + bitsize < HOST_BITS_PER_WIDE_INT)
1864     masklow &= ((unsigned HOST_WIDE_INT) -1
1865                 >> (HOST_BITS_PER_WIDE_INT - bitpos - bitsize));
1866
1867   if (bitpos <= HOST_BITS_PER_WIDE_INT)
1868     maskhigh = -1;
1869   else
1870     maskhigh = (HOST_WIDE_INT) -1 << (bitpos - HOST_BITS_PER_WIDE_INT);
1871
1872   if (bitsize == 0)
1873     maskhigh = 0;
1874   else if (bitpos + bitsize > HOST_BITS_PER_WIDE_INT)
1875     maskhigh &= ((unsigned HOST_WIDE_INT) -1
1876                  >> (2 * HOST_BITS_PER_WIDE_INT - bitpos - bitsize));
1877   else
1878     maskhigh = 0;
1879
1880   if (complement)
1881     {
1882       maskhigh = ~maskhigh;
1883       masklow = ~masklow;
1884     }
1885
1886   return immed_double_const (masklow, maskhigh, mode);
1887 }
1888
1889 /* Return a constant integer (CONST_INT or CONST_DOUBLE) rtx with the value
1890    VALUE truncated to BITSIZE bits and then shifted left BITPOS bits.  */
1891
1892 static rtx
1893 lshift_value (enum machine_mode mode, rtx value, int bitpos, int bitsize)
1894 {
1895   unsigned HOST_WIDE_INT v = INTVAL (value);
1896   HOST_WIDE_INT low, high;
1897
1898   if (bitsize < HOST_BITS_PER_WIDE_INT)
1899     v &= ~((HOST_WIDE_INT) -1 << bitsize);
1900
1901   if (bitpos < HOST_BITS_PER_WIDE_INT)
1902     {
1903       low = v << bitpos;
1904       high = (bitpos > 0 ? (v >> (HOST_BITS_PER_WIDE_INT - bitpos)) : 0);
1905     }
1906   else
1907     {
1908       low = 0;
1909       high = v << (bitpos - HOST_BITS_PER_WIDE_INT);
1910     }
1911
1912   return immed_double_const (low, high, mode);
1913 }
1914 \f
1915 /* Extract a bit field from a memory by forcing the alignment of the
1916    memory.  This efficient only if the field spans at least 4 boundaries.
1917
1918    OP0 is the MEM.
1919    BITSIZE is the field width; BITPOS is the position of the first bit.
1920    UNSIGNEDP is true if the result should be zero-extended.  */
1921
1922 static rtx
1923 extract_force_align_mem_bit_field (rtx op0, unsigned HOST_WIDE_INT bitsize,
1924                                    unsigned HOST_WIDE_INT bitpos,
1925                                    int unsignedp)
1926 {
1927   enum machine_mode mode, dmode;
1928   unsigned int m_bitsize, m_size;
1929   unsigned int sign_shift_up, sign_shift_dn;
1930   rtx base, a1, a2, v1, v2, comb, shift, result, start;
1931
1932   /* Choose a mode that will fit BITSIZE.  */
1933   mode = smallest_mode_for_size (bitsize, MODE_INT);
1934   m_size = GET_MODE_SIZE (mode);
1935   m_bitsize = GET_MODE_BITSIZE (mode);
1936
1937   /* Choose a mode twice as wide.  Fail if no such mode exists.  */
1938   dmode = mode_for_size (m_bitsize * 2, MODE_INT, false);
1939   if (dmode == BLKmode)
1940     return NULL;
1941
1942   do_pending_stack_adjust ();
1943   start = get_last_insn ();
1944
1945   /* At the end, we'll need an additional shift to deal with sign/zero
1946      extension.  By default this will be a left+right shift of the
1947      appropriate size.  But we may be able to eliminate one of them.  */
1948   sign_shift_up = sign_shift_dn = m_bitsize - bitsize;
1949
1950   if (STRICT_ALIGNMENT)
1951     {
1952       base = plus_constant (XEXP (op0, 0), bitpos / BITS_PER_UNIT);
1953       bitpos %= BITS_PER_UNIT;
1954
1955       /* We load two values to be concatenate.  There's an edge condition
1956          that bears notice -- an aligned value at the end of a page can
1957          only load one value lest we segfault.  So the two values we load
1958          are at "base & -size" and "(base + size - 1) & -size".  If base
1959          is unaligned, the addresses will be aligned and sequential; if
1960          base is aligned, the addresses will both be equal to base.  */
1961
1962       a1 = expand_simple_binop (Pmode, AND, force_operand (base, NULL),
1963                                 GEN_INT (-(HOST_WIDE_INT)m_size),
1964                                 NULL, true, OPTAB_LIB_WIDEN);
1965       mark_reg_pointer (a1, m_bitsize);
1966       v1 = gen_rtx_MEM (mode, a1);
1967       set_mem_align (v1, m_bitsize);
1968       v1 = force_reg (mode, validize_mem (v1));
1969
1970       a2 = plus_constant (base, GET_MODE_SIZE (mode) - 1);
1971       a2 = expand_simple_binop (Pmode, AND, force_operand (a2, NULL),
1972                                 GEN_INT (-(HOST_WIDE_INT)m_size),
1973                                 NULL, true, OPTAB_LIB_WIDEN);
1974       v2 = gen_rtx_MEM (mode, a2);
1975       set_mem_align (v2, m_bitsize);
1976       v2 = force_reg (mode, validize_mem (v2));
1977
1978       /* Combine these two values into a double-word value.  */
1979       if (m_bitsize == BITS_PER_WORD)
1980         {
1981           comb = gen_reg_rtx (dmode);
1982           emit_insn (gen_rtx_CLOBBER (VOIDmode, comb));
1983           emit_move_insn (gen_rtx_SUBREG (mode, comb, 0), v1);
1984           emit_move_insn (gen_rtx_SUBREG (mode, comb, m_size), v2);
1985         }
1986       else
1987         {
1988           if (BYTES_BIG_ENDIAN)
1989             comb = v1, v1 = v2, v2 = comb;
1990           v1 = convert_modes (dmode, mode, v1, true);
1991           if (v1 == NULL)
1992             goto fail;
1993           v2 = convert_modes (dmode, mode, v2, true);
1994           v2 = expand_simple_binop (dmode, ASHIFT, v2, GEN_INT (m_bitsize),
1995                                     NULL, true, OPTAB_LIB_WIDEN);
1996           if (v2 == NULL)
1997             goto fail;
1998           comb = expand_simple_binop (dmode, IOR, v1, v2, NULL,
1999                                       true, OPTAB_LIB_WIDEN);
2000           if (comb == NULL)
2001             goto fail;
2002         }
2003
2004       shift = expand_simple_binop (Pmode, AND, base, GEN_INT (m_size - 1),
2005                                    NULL, true, OPTAB_LIB_WIDEN);
2006       shift = expand_mult (Pmode, shift, GEN_INT (BITS_PER_UNIT), NULL, 1);
2007
2008       if (bitpos != 0)
2009         {
2010           if (sign_shift_up <= bitpos)
2011             bitpos -= sign_shift_up, sign_shift_up = 0;
2012           shift = expand_simple_binop (Pmode, PLUS, shift, GEN_INT (bitpos),
2013                                        NULL, true, OPTAB_LIB_WIDEN);
2014         }
2015     }
2016   else
2017     {
2018       unsigned HOST_WIDE_INT offset = bitpos / BITS_PER_UNIT;
2019       bitpos %= BITS_PER_UNIT;
2020
2021       /* When strict alignment is not required, we can just load directly
2022          from memory without masking.  If the remaining BITPOS offset is
2023          small enough, we may be able to do all operations in MODE as 
2024          opposed to DMODE.  */
2025       if (bitpos + bitsize <= m_bitsize)
2026         dmode = mode;
2027       comb = adjust_address (op0, dmode, offset);
2028
2029       if (sign_shift_up <= bitpos)
2030         bitpos -= sign_shift_up, sign_shift_up = 0;
2031       shift = GEN_INT (bitpos);
2032     }
2033
2034   /* Shift down the double-word such that the requested value is at bit 0.  */
2035   if (shift != const0_rtx)
2036     comb = expand_simple_binop (dmode, unsignedp ? LSHIFTRT : ASHIFTRT,
2037                                 comb, shift, NULL, unsignedp, OPTAB_LIB_WIDEN);
2038   if (comb == NULL)
2039     goto fail;
2040
2041   /* If the field exactly matches MODE, then all we need to do is return the
2042      lowpart.  Otherwise, shift to get the sign bits set properly.  */
2043   result = force_reg (mode, gen_lowpart (mode, comb));
2044
2045   if (sign_shift_up)
2046     result = expand_simple_binop (mode, ASHIFT, result,
2047                                   GEN_INT (sign_shift_up),
2048                                   NULL_RTX, 0, OPTAB_LIB_WIDEN);
2049   if (sign_shift_dn)
2050     result = expand_simple_binop (mode, unsignedp ? LSHIFTRT : ASHIFTRT,
2051                                   result, GEN_INT (sign_shift_dn),
2052                                   NULL_RTX, 0, OPTAB_LIB_WIDEN);
2053
2054   return result;
2055
2056  fail:
2057   delete_insns_since (start);
2058   return NULL;
2059 }
2060
2061 /* Extract a bit field that is split across two words
2062    and return an RTX for the result.
2063
2064    OP0 is the REG, SUBREG or MEM rtx for the first of the two words.
2065    BITSIZE is the field width; BITPOS, position of its first bit, in the word.
2066    UNSIGNEDP is 1 if should zero-extend the contents; else sign-extend.  */
2067
2068 static rtx
2069 extract_split_bit_field (rtx op0, unsigned HOST_WIDE_INT bitsize,
2070                          unsigned HOST_WIDE_INT bitpos, int unsignedp)
2071 {
2072   unsigned int unit;
2073   unsigned int bitsdone = 0;
2074   rtx result = NULL_RTX;
2075   int first = 1;
2076
2077   /* Make sure UNIT isn't larger than BITS_PER_WORD, we can only handle that
2078      much at a time.  */
2079   if (REG_P (op0) || GET_CODE (op0) == SUBREG)
2080     unit = BITS_PER_WORD;
2081   else
2082     {
2083       unit = MIN (MEM_ALIGN (op0), BITS_PER_WORD);
2084       if (0 && bitsize / unit > 2)
2085         {
2086           rtx tmp = extract_force_align_mem_bit_field (op0, bitsize, bitpos,
2087                                                        unsignedp);
2088           if (tmp)
2089             return tmp;
2090         }
2091     }
2092
2093   while (bitsdone < bitsize)
2094     {
2095       unsigned HOST_WIDE_INT thissize;
2096       rtx part, word;
2097       unsigned HOST_WIDE_INT thispos;
2098       unsigned HOST_WIDE_INT offset;
2099
2100       offset = (bitpos + bitsdone) / unit;
2101       thispos = (bitpos + bitsdone) % unit;
2102
2103       /* THISSIZE must not overrun a word boundary.  Otherwise,
2104          extract_fixed_bit_field will call us again, and we will mutually
2105          recurse forever.  */
2106       thissize = MIN (bitsize - bitsdone, BITS_PER_WORD);
2107       thissize = MIN (thissize, unit - thispos);
2108
2109       /* If OP0 is a register, then handle OFFSET here.
2110
2111          When handling multiword bitfields, extract_bit_field may pass
2112          down a word_mode SUBREG of a larger REG for a bitfield that actually
2113          crosses a word boundary.  Thus, for a SUBREG, we must find
2114          the current word starting from the base register.  */
2115       if (GET_CODE (op0) == SUBREG)
2116         {
2117           int word_offset = (SUBREG_BYTE (op0) / UNITS_PER_WORD) + offset;
2118           word = operand_subword_force (SUBREG_REG (op0), word_offset,
2119                                         GET_MODE (SUBREG_REG (op0)));
2120           offset = 0;
2121         }
2122       else if (REG_P (op0))
2123         {
2124           word = operand_subword_force (op0, offset, GET_MODE (op0));
2125           offset = 0;
2126         }
2127       else
2128         word = op0;
2129
2130       /* Extract the parts in bit-counting order,
2131          whose meaning is determined by BYTES_PER_UNIT.
2132          OFFSET is in UNITs, and UNIT is in bits.
2133          extract_fixed_bit_field wants offset in bytes.  */
2134       part = extract_fixed_bit_field (word_mode, word,
2135                                       offset * unit / BITS_PER_UNIT,
2136                                       thissize, thispos, 0, 1);
2137       bitsdone += thissize;
2138
2139       /* Shift this part into place for the result.  */
2140       if (BYTES_BIG_ENDIAN)
2141         {
2142           if (bitsize != bitsdone)
2143             part = expand_shift (LSHIFT_EXPR, word_mode, part,
2144                                  build_int_cst (NULL_TREE, bitsize - bitsdone),
2145                                  0, 1);
2146         }
2147       else
2148         {
2149           if (bitsdone != thissize)
2150             part = expand_shift (LSHIFT_EXPR, word_mode, part,
2151                                  build_int_cst (NULL_TREE,
2152                                                 bitsdone - thissize), 0, 1);
2153         }
2154
2155       if (first)
2156         result = part;
2157       else
2158         /* Combine the parts with bitwise or.  This works
2159            because we extracted each part as an unsigned bit field.  */
2160         result = expand_binop (word_mode, ior_optab, part, result, NULL_RTX, 1,
2161                                OPTAB_LIB_WIDEN);
2162
2163       first = 0;
2164     }
2165
2166   /* Unsigned bit field: we are done.  */
2167   if (unsignedp)
2168     return result;
2169   /* Signed bit field: sign-extend with two arithmetic shifts.  */
2170   result = expand_shift (LSHIFT_EXPR, word_mode, result,
2171                          build_int_cst (NULL_TREE, BITS_PER_WORD - bitsize),
2172                          NULL_RTX, 0);
2173   return expand_shift (RSHIFT_EXPR, word_mode, result,
2174                        build_int_cst (NULL_TREE, BITS_PER_WORD - bitsize),
2175                        NULL_RTX, 0);
2176 }
2177 \f
2178 /* Add INC into TARGET.  */
2179
2180 void
2181 expand_inc (rtx target, rtx inc)
2182 {
2183   rtx value = expand_binop (GET_MODE (target), add_optab,
2184                             target, inc,
2185                             target, 0, OPTAB_LIB_WIDEN);
2186   if (value != target)
2187     emit_move_insn (target, value);
2188 }
2189
2190 /* Subtract DEC from TARGET.  */
2191
2192 void
2193 expand_dec (rtx target, rtx dec)
2194 {
2195   rtx value = expand_binop (GET_MODE (target), sub_optab,
2196                             target, dec,
2197                             target, 0, OPTAB_LIB_WIDEN);
2198   if (value != target)
2199     emit_move_insn (target, value);
2200 }
2201 \f
2202 /* Output a shift instruction for expression code CODE,
2203    with SHIFTED being the rtx for the value to shift,
2204    and AMOUNT the tree for the amount to shift by.
2205    Store the result in the rtx TARGET, if that is convenient.
2206    If UNSIGNEDP is nonzero, do a logical shift; otherwise, arithmetic.
2207    Return the rtx for where the value is.  */
2208
2209 rtx
2210 expand_shift (enum tree_code code, enum machine_mode mode, rtx shifted,
2211               tree amount, rtx target, int unsignedp)
2212 {
2213   rtx op1, temp = 0;
2214   int left = (code == LSHIFT_EXPR || code == LROTATE_EXPR);
2215   int rotate = (code == LROTATE_EXPR || code == RROTATE_EXPR);
2216   int try;
2217
2218   /* Previously detected shift-counts computed by NEGATE_EXPR
2219      and shifted in the other direction; but that does not work
2220      on all machines.  */
2221
2222   op1 = expand_normal (amount);
2223
2224   if (SHIFT_COUNT_TRUNCATED)
2225     {
2226       if (GET_CODE (op1) == CONST_INT
2227           && ((unsigned HOST_WIDE_INT) INTVAL (op1) >=
2228               (unsigned HOST_WIDE_INT) GET_MODE_BITSIZE (mode)))
2229         op1 = GEN_INT ((unsigned HOST_WIDE_INT) INTVAL (op1)
2230                        % GET_MODE_BITSIZE (mode));
2231       else if (GET_CODE (op1) == SUBREG
2232                && subreg_lowpart_p (op1))
2233         op1 = SUBREG_REG (op1);
2234     }
2235
2236   if (op1 == const0_rtx)
2237     return shifted;
2238
2239   /* Check whether its cheaper to implement a left shift by a constant
2240      bit count by a sequence of additions.  */
2241   if (code == LSHIFT_EXPR
2242       && GET_CODE (op1) == CONST_INT
2243       && INTVAL (op1) > 0
2244       && INTVAL (op1) < GET_MODE_BITSIZE (mode)
2245       && INTVAL (op1) < MAX_BITS_PER_WORD
2246       && shift_cost[mode][INTVAL (op1)] > INTVAL (op1) * add_cost[mode]
2247       && shift_cost[mode][INTVAL (op1)] != MAX_COST)
2248     {
2249       int i;
2250       for (i = 0; i < INTVAL (op1); i++)
2251         {
2252           temp = force_reg (mode, shifted);
2253           shifted = expand_binop (mode, add_optab, temp, temp, NULL_RTX,
2254                                   unsignedp, OPTAB_LIB_WIDEN);
2255         }
2256       return shifted;
2257     }
2258
2259   for (try = 0; temp == 0 && try < 3; try++)
2260     {
2261       enum optab_methods methods;
2262
2263       if (try == 0)
2264         methods = OPTAB_DIRECT;
2265       else if (try == 1)
2266         methods = OPTAB_WIDEN;
2267       else
2268         methods = OPTAB_LIB_WIDEN;
2269
2270       if (rotate)
2271         {
2272           /* Widening does not work for rotation.  */
2273           if (methods == OPTAB_WIDEN)
2274             continue;
2275           else if (methods == OPTAB_LIB_WIDEN)
2276             {
2277               /* If we have been unable to open-code this by a rotation,
2278                  do it as the IOR of two shifts.  I.e., to rotate A
2279                  by N bits, compute (A << N) | ((unsigned) A >> (C - N))
2280                  where C is the bitsize of A.
2281
2282                  It is theoretically possible that the target machine might
2283                  not be able to perform either shift and hence we would
2284                  be making two libcalls rather than just the one for the
2285                  shift (similarly if IOR could not be done).  We will allow
2286                  this extremely unlikely lossage to avoid complicating the
2287                  code below.  */
2288
2289               rtx subtarget = target == shifted ? 0 : target;
2290               tree new_amount, other_amount;
2291               rtx temp1;
2292               tree type = TREE_TYPE (amount);
2293               if (GET_MODE (op1) != TYPE_MODE (type)
2294                   && GET_MODE (op1) != VOIDmode)
2295                 op1 = convert_to_mode (TYPE_MODE (type), op1, 1);
2296               new_amount = make_tree (type, op1);
2297               other_amount
2298                 = fold_build2 (MINUS_EXPR, type,
2299                                build_int_cst (type, GET_MODE_BITSIZE (mode)),
2300                                new_amount);
2301
2302               shifted = force_reg (mode, shifted);
2303
2304               temp = expand_shift (left ? LSHIFT_EXPR : RSHIFT_EXPR,
2305                                    mode, shifted, new_amount, 0, 1);
2306               temp1 = expand_shift (left ? RSHIFT_EXPR : LSHIFT_EXPR,
2307                                     mode, shifted, other_amount, subtarget, 1);
2308               return expand_binop (mode, ior_optab, temp, temp1, target,
2309                                    unsignedp, methods);
2310             }
2311
2312           temp = expand_binop (mode,
2313                                left ? rotl_optab : rotr_optab,
2314                                shifted, op1, target, unsignedp, methods);
2315         }
2316       else if (unsignedp)
2317         temp = expand_binop (mode,
2318                              left ? ashl_optab : lshr_optab,
2319                              shifted, op1, target, unsignedp, methods);
2320
2321       /* Do arithmetic shifts.
2322          Also, if we are going to widen the operand, we can just as well
2323          use an arithmetic right-shift instead of a logical one.  */
2324       if (temp == 0 && ! rotate
2325           && (! unsignedp || (! left && methods == OPTAB_WIDEN)))
2326         {
2327           enum optab_methods methods1 = methods;
2328
2329           /* If trying to widen a log shift to an arithmetic shift,
2330              don't accept an arithmetic shift of the same size.  */
2331           if (unsignedp)
2332             methods1 = OPTAB_MUST_WIDEN;
2333
2334           /* Arithmetic shift */
2335
2336           temp = expand_binop (mode,
2337                                left ? ashl_optab : ashr_optab,
2338                                shifted, op1, target, unsignedp, methods1);
2339         }
2340
2341       /* We used to try extzv here for logical right shifts, but that was
2342          only useful for one machine, the VAX, and caused poor code
2343          generation there for lshrdi3, so the code was deleted and a
2344          define_expand for lshrsi3 was added to vax.md.  */
2345     }
2346
2347   gcc_assert (temp);
2348   return temp;
2349 }
2350 \f
2351 enum alg_code {
2352   alg_unknown,
2353   alg_zero,
2354   alg_m, alg_shift,
2355   alg_add_t_m2,
2356   alg_sub_t_m2,
2357   alg_add_factor,
2358   alg_sub_factor,
2359   alg_add_t2_m,
2360   alg_sub_t2_m,
2361   alg_impossible
2362 };
2363
2364 /* This structure holds the "cost" of a multiply sequence.  The
2365    "cost" field holds the total rtx_cost of every operator in the
2366    synthetic multiplication sequence, hence cost(a op b) is defined
2367    as rtx_cost(op) + cost(a) + cost(b), where cost(leaf) is zero.
2368    The "latency" field holds the minimum possible latency of the
2369    synthetic multiply, on a hypothetical infinitely parallel CPU.
2370    This is the critical path, or the maximum height, of the expression
2371    tree which is the sum of rtx_costs on the most expensive path from
2372    any leaf to the root.  Hence latency(a op b) is defined as zero for
2373    leaves and rtx_cost(op) + max(latency(a), latency(b)) otherwise.  */
2374
2375 struct mult_cost {
2376   short cost;     /* Total rtx_cost of the multiplication sequence.  */
2377   short latency;  /* The latency of the multiplication sequence.  */
2378 };
2379
2380 /* This macro is used to compare a pointer to a mult_cost against an
2381    single integer "rtx_cost" value.  This is equivalent to the macro
2382    CHEAPER_MULT_COST(X,Z) where Z = {Y,Y}.  */
2383 #define MULT_COST_LESS(X,Y) ((X)->cost < (Y)    \
2384                              || ((X)->cost == (Y) && (X)->latency < (Y)))
2385
2386 /* This macro is used to compare two pointers to mult_costs against
2387    each other.  The macro returns true if X is cheaper than Y.
2388    Currently, the cheaper of two mult_costs is the one with the
2389    lower "cost".  If "cost"s are tied, the lower latency is cheaper.  */
2390 #define CHEAPER_MULT_COST(X,Y)  ((X)->cost < (Y)->cost          \
2391                                  || ((X)->cost == (Y)->cost     \
2392                                      && (X)->latency < (Y)->latency))
2393
2394 /* This structure records a sequence of operations.
2395    `ops' is the number of operations recorded.
2396    `cost' is their total cost.
2397    The operations are stored in `op' and the corresponding
2398    logarithms of the integer coefficients in `log'.
2399
2400    These are the operations:
2401    alg_zero             total := 0;
2402    alg_m                total := multiplicand;
2403    alg_shift            total := total * coeff
2404    alg_add_t_m2         total := total + multiplicand * coeff;
2405    alg_sub_t_m2         total := total - multiplicand * coeff;
2406    alg_add_factor       total := total * coeff + total;
2407    alg_sub_factor       total := total * coeff - total;
2408    alg_add_t2_m         total := total * coeff + multiplicand;
2409    alg_sub_t2_m         total := total * coeff - multiplicand;
2410
2411    The first operand must be either alg_zero or alg_m.  */
2412
2413 struct algorithm
2414 {
2415   struct mult_cost cost;
2416   short ops;
2417   /* The size of the OP and LOG fields are not directly related to the
2418      word size, but the worst-case algorithms will be if we have few
2419      consecutive ones or zeros, i.e., a multiplicand like 10101010101...
2420      In that case we will generate shift-by-2, add, shift-by-2, add,...,
2421      in total wordsize operations.  */
2422   enum alg_code op[MAX_BITS_PER_WORD];
2423   char log[MAX_BITS_PER_WORD];
2424 };
2425
2426 /* The entry for our multiplication cache/hash table.  */
2427 struct alg_hash_entry {
2428   /* The number we are multiplying by.  */
2429   unsigned HOST_WIDE_INT t;
2430
2431   /* The mode in which we are multiplying something by T.  */
2432   enum machine_mode mode;
2433
2434   /* The best multiplication algorithm for t.  */
2435   enum alg_code alg;
2436
2437   /* The cost of multiplication if ALG_CODE is not alg_impossible.
2438      Otherwise, the cost within which multiplication by T is
2439      impossible.  */
2440   struct mult_cost cost;
2441 };
2442
2443 /* The number of cache/hash entries.  */
2444 #if HOST_BITS_PER_WIDE_INT == 64
2445 #define NUM_ALG_HASH_ENTRIES 1031
2446 #else
2447 #define NUM_ALG_HASH_ENTRIES 307
2448 #endif
2449
2450 /* Each entry of ALG_HASH caches alg_code for some integer.  This is
2451    actually a hash table.  If we have a collision, that the older
2452    entry is kicked out.  */
2453 static struct alg_hash_entry alg_hash[NUM_ALG_HASH_ENTRIES];
2454
2455 /* Indicates the type of fixup needed after a constant multiplication.
2456    BASIC_VARIANT means no fixup is needed, NEGATE_VARIANT means that
2457    the result should be negated, and ADD_VARIANT means that the
2458    multiplicand should be added to the result.  */
2459 enum mult_variant {basic_variant, negate_variant, add_variant};
2460
2461 static void synth_mult (struct algorithm *, unsigned HOST_WIDE_INT,
2462                         const struct mult_cost *, enum machine_mode mode);
2463 static bool choose_mult_variant (enum machine_mode, HOST_WIDE_INT,
2464                                  struct algorithm *, enum mult_variant *, int);
2465 static rtx expand_mult_const (enum machine_mode, rtx, HOST_WIDE_INT, rtx,
2466                               const struct algorithm *, enum mult_variant);
2467 static unsigned HOST_WIDE_INT choose_multiplier (unsigned HOST_WIDE_INT, int,
2468                                                  int, rtx *, int *, int *);
2469 static unsigned HOST_WIDE_INT invert_mod2n (unsigned HOST_WIDE_INT, int);
2470 static rtx extract_high_half (enum machine_mode, rtx);
2471 static rtx expand_mult_highpart (enum machine_mode, rtx, rtx, rtx, int, int);
2472 static rtx expand_mult_highpart_optab (enum machine_mode, rtx, rtx, rtx,
2473                                        int, int);
2474 /* Compute and return the best algorithm for multiplying by T.
2475    The algorithm must cost less than cost_limit
2476    If retval.cost >= COST_LIMIT, no algorithm was found and all
2477    other field of the returned struct are undefined.
2478    MODE is the machine mode of the multiplication.  */
2479
2480 static void
2481 synth_mult (struct algorithm *alg_out, unsigned HOST_WIDE_INT t,
2482             const struct mult_cost *cost_limit, enum machine_mode mode)
2483 {
2484   int m;
2485   struct algorithm *alg_in, *best_alg;
2486   struct mult_cost best_cost;
2487   struct mult_cost new_limit;
2488   int op_cost, op_latency;
2489   unsigned HOST_WIDE_INT q;
2490   int maxm = MIN (BITS_PER_WORD, GET_MODE_BITSIZE (mode));
2491   int hash_index;
2492   bool cache_hit = false;
2493   enum alg_code cache_alg = alg_zero;
2494
2495   /* Indicate that no algorithm is yet found.  If no algorithm
2496      is found, this value will be returned and indicate failure.  */
2497   alg_out->cost.cost = cost_limit->cost + 1;
2498   alg_out->cost.latency = cost_limit->latency + 1;
2499
2500   if (cost_limit->cost < 0
2501       || (cost_limit->cost == 0 && cost_limit->latency <= 0))
2502     return;
2503
2504   /* Restrict the bits of "t" to the multiplication's mode.  */
2505   t &= GET_MODE_MASK (mode);
2506
2507   /* t == 1 can be done in zero cost.  */
2508   if (t == 1)
2509     {
2510       alg_out->ops = 1;
2511       alg_out->cost.cost = 0;
2512       alg_out->cost.latency = 0;
2513       alg_out->op[0] = alg_m;
2514       return;
2515     }
2516
2517   /* t == 0 sometimes has a cost.  If it does and it exceeds our limit,
2518      fail now.  */
2519   if (t == 0)
2520     {
2521       if (MULT_COST_LESS (cost_limit, zero_cost))
2522         return;
2523       else
2524         {
2525           alg_out->ops = 1;
2526           alg_out->cost.cost = zero_cost;
2527           alg_out->cost.latency = zero_cost;
2528           alg_out->op[0] = alg_zero;
2529           return;
2530         }
2531     }
2532
2533   /* We'll be needing a couple extra algorithm structures now.  */
2534
2535   alg_in = alloca (sizeof (struct algorithm));
2536   best_alg = alloca (sizeof (struct algorithm));
2537   best_cost = *cost_limit;
2538
2539   /* Compute the hash index.  */
2540   hash_index = (t ^ (unsigned int) mode) % NUM_ALG_HASH_ENTRIES;
2541
2542   /* See if we already know what to do for T.  */
2543   if (alg_hash[hash_index].t == t
2544       && alg_hash[hash_index].mode == mode
2545       && alg_hash[hash_index].alg != alg_unknown)
2546     {
2547       cache_alg = alg_hash[hash_index].alg;
2548
2549       if (cache_alg == alg_impossible)
2550         {
2551           /* The cache tells us that it's impossible to synthesize
2552              multiplication by T within alg_hash[hash_index].cost.  */
2553           if (!CHEAPER_MULT_COST (&alg_hash[hash_index].cost, cost_limit))
2554             /* COST_LIMIT is at least as restrictive as the one
2555                recorded in the hash table, in which case we have no
2556                hope of synthesizing a multiplication.  Just
2557                return.  */
2558             return;
2559
2560           /* If we get here, COST_LIMIT is less restrictive than the
2561              one recorded in the hash table, so we may be able to
2562              synthesize a multiplication.  Proceed as if we didn't
2563              have the cache entry.  */
2564         }
2565       else
2566         {
2567           if (CHEAPER_MULT_COST (cost_limit, &alg_hash[hash_index].cost))
2568             /* The cached algorithm shows that this multiplication
2569                requires more cost than COST_LIMIT.  Just return.  This
2570                way, we don't clobber this cache entry with
2571                alg_impossible but retain useful information.  */
2572             return;
2573
2574           cache_hit = true;
2575
2576           switch (cache_alg)
2577             {
2578             case alg_shift:
2579               goto do_alg_shift;
2580
2581             case alg_add_t_m2:
2582             case alg_sub_t_m2:
2583               goto do_alg_addsub_t_m2;
2584
2585             case alg_add_factor:
2586             case alg_sub_factor:
2587               goto do_alg_addsub_factor;
2588
2589             case alg_add_t2_m:
2590               goto do_alg_add_t2_m;
2591
2592             case alg_sub_t2_m:
2593               goto do_alg_sub_t2_m;
2594
2595             default:
2596               gcc_unreachable ();
2597             }
2598         }
2599     }
2600
2601   /* If we have a group of zero bits at the low-order part of T, try
2602      multiplying by the remaining bits and then doing a shift.  */
2603
2604   if ((t & 1) == 0)
2605     {
2606     do_alg_shift:
2607       m = floor_log2 (t & -t);  /* m = number of low zero bits */
2608       if (m < maxm)
2609         {
2610           q = t >> m;
2611           /* The function expand_shift will choose between a shift and
2612              a sequence of additions, so the observed cost is given as
2613              MIN (m * add_cost[mode], shift_cost[mode][m]).  */
2614           op_cost = m * add_cost[mode];
2615           if (shift_cost[mode][m] < op_cost)
2616             op_cost = shift_cost[mode][m];
2617           new_limit.cost = best_cost.cost - op_cost;
2618           new_limit.latency = best_cost.latency - op_cost;
2619           synth_mult (alg_in, q, &new_limit, mode);
2620
2621           alg_in->cost.cost += op_cost;
2622           alg_in->cost.latency += op_cost;
2623           if (CHEAPER_MULT_COST (&alg_in->cost, &best_cost))
2624             {
2625               struct algorithm *x;
2626               best_cost = alg_in->cost;
2627               x = alg_in, alg_in = best_alg, best_alg = x;
2628               best_alg->log[best_alg->ops] = m;
2629               best_alg->op[best_alg->ops] = alg_shift;
2630             }
2631         }
2632       if (cache_hit)
2633         goto done;
2634     }
2635
2636   /* If we have an odd number, add or subtract one.  */
2637   if ((t & 1) != 0)
2638     {
2639       unsigned HOST_WIDE_INT w;
2640
2641     do_alg_addsub_t_m2:
2642       for (w = 1; (w & t) != 0; w <<= 1)
2643         ;
2644       /* If T was -1, then W will be zero after the loop.  This is another
2645          case where T ends with ...111.  Handling this with (T + 1) and
2646          subtract 1 produces slightly better code and results in algorithm
2647          selection much faster than treating it like the ...0111 case
2648          below.  */
2649       if (w == 0
2650           || (w > 2
2651               /* Reject the case where t is 3.
2652                  Thus we prefer addition in that case.  */
2653               && t != 3))
2654         {
2655           /* T ends with ...111.  Multiply by (T + 1) and subtract 1.  */
2656
2657           op_cost = add_cost[mode];
2658           new_limit.cost = best_cost.cost - op_cost;
2659           new_limit.latency = best_cost.latency - op_cost;
2660           synth_mult (alg_in, t + 1, &new_limit, mode);
2661
2662           alg_in->cost.cost += op_cost;
2663           alg_in->cost.latency += op_cost;
2664           if (CHEAPER_MULT_COST (&alg_in->cost, &best_cost))
2665             {
2666               struct algorithm *x;
2667               best_cost = alg_in->cost;
2668               x = alg_in, alg_in = best_alg, best_alg = x;
2669               best_alg->log[best_alg->ops] = 0;
2670               best_alg->op[best_alg->ops] = alg_sub_t_m2;
2671             }
2672         }
2673       else
2674         {
2675           /* T ends with ...01 or ...011.  Multiply by (T - 1) and add 1.  */
2676
2677           op_cost = add_cost[mode];
2678           new_limit.cost = best_cost.cost - op_cost;
2679           new_limit.latency = best_cost.latency - op_cost;
2680           synth_mult (alg_in, t - 1, &new_limit, mode);
2681
2682           alg_in->cost.cost += op_cost;
2683           alg_in->cost.latency += op_cost;
2684           if (CHEAPER_MULT_COST (&alg_in->cost, &best_cost))
2685             {
2686               struct algorithm *x;
2687               best_cost = alg_in->cost;
2688               x = alg_in, alg_in = best_alg, best_alg = x;
2689               best_alg->log[best_alg->ops] = 0;
2690               best_alg->op[best_alg->ops] = alg_add_t_m2;
2691             }
2692         }
2693       if (cache_hit)
2694         goto done;
2695     }
2696
2697   /* Look for factors of t of the form
2698      t = q(2**m +- 1), 2 <= m <= floor(log2(t - 1)).
2699      If we find such a factor, we can multiply by t using an algorithm that
2700      multiplies by q, shift the result by m and add/subtract it to itself.
2701
2702      We search for large factors first and loop down, even if large factors
2703      are less probable than small; if we find a large factor we will find a
2704      good sequence quickly, and therefore be able to prune (by decreasing
2705      COST_LIMIT) the search.  */
2706
2707  do_alg_addsub_factor:
2708   for (m = floor_log2 (t - 1); m >= 2; m--)
2709     {
2710       unsigned HOST_WIDE_INT d;
2711
2712       d = ((unsigned HOST_WIDE_INT) 1 << m) + 1;
2713       if (t % d == 0 && t > d && m < maxm
2714           && (!cache_hit || cache_alg == alg_add_factor))
2715         {
2716           /* If the target has a cheap shift-and-add instruction use
2717              that in preference to a shift insn followed by an add insn.
2718              Assume that the shift-and-add is "atomic" with a latency
2719              equal to its cost, otherwise assume that on superscalar
2720              hardware the shift may be executed concurrently with the
2721              earlier steps in the algorithm.  */
2722           op_cost = add_cost[mode] + shift_cost[mode][m];
2723           if (shiftadd_cost[mode][m] < op_cost)
2724             {
2725               op_cost = shiftadd_cost[mode][m];
2726               op_latency = op_cost;
2727             }
2728           else
2729             op_latency = add_cost[mode];
2730
2731           new_limit.cost = best_cost.cost - op_cost;
2732           new_limit.latency = best_cost.latency - op_latency;
2733           synth_mult (alg_in, t / d, &new_limit, mode);
2734
2735           alg_in->cost.cost += op_cost;
2736           alg_in->cost.latency += op_latency;
2737           if (alg_in->cost.latency < op_cost)
2738             alg_in->cost.latency = op_cost;
2739           if (CHEAPER_MULT_COST (&alg_in->cost, &best_cost))
2740             {
2741               struct algorithm *x;
2742               best_cost = alg_in->cost;
2743               x = alg_in, alg_in = best_alg, best_alg = x;
2744               best_alg->log[best_alg->ops] = m;
2745               best_alg->op[best_alg->ops] = alg_add_factor;
2746             }
2747           /* Other factors will have been taken care of in the recursion.  */
2748           break;
2749         }
2750
2751       d = ((unsigned HOST_WIDE_INT) 1 << m) - 1;
2752       if (t % d == 0 && t > d && m < maxm
2753           && (!cache_hit || cache_alg == alg_sub_factor))
2754         {
2755           /* If the target has a cheap shift-and-subtract insn use
2756              that in preference to a shift insn followed by a sub insn.
2757              Assume that the shift-and-sub is "atomic" with a latency
2758              equal to it's cost, otherwise assume that on superscalar
2759              hardware the shift may be executed concurrently with the
2760              earlier steps in the algorithm.  */
2761           op_cost = add_cost[mode] + shift_cost[mode][m];
2762           if (shiftsub_cost[mode][m] < op_cost)
2763             {
2764               op_cost = shiftsub_cost[mode][m];
2765               op_latency = op_cost;
2766             }
2767           else
2768             op_latency = add_cost[mode];
2769
2770           new_limit.cost = best_cost.cost - op_cost;
2771           new_limit.latency = best_cost.latency - op_latency;
2772           synth_mult (alg_in, t / d, &new_limit, mode);
2773
2774           alg_in->cost.cost += op_cost;
2775           alg_in->cost.latency += op_latency;
2776           if (alg_in->cost.latency < op_cost)
2777             alg_in->cost.latency = op_cost;
2778           if (CHEAPER_MULT_COST (&alg_in->cost, &best_cost))
2779             {
2780               struct algorithm *x;
2781               best_cost = alg_in->cost;
2782               x = alg_in, alg_in = best_alg, best_alg = x;
2783               best_alg->log[best_alg->ops] = m;
2784               best_alg->op[best_alg->ops] = alg_sub_factor;
2785             }
2786           break;
2787         }
2788     }
2789   if (cache_hit)
2790     goto done;
2791
2792   /* Try shift-and-add (load effective address) instructions,
2793      i.e. do a*3, a*5, a*9.  */
2794   if ((t & 1) != 0)
2795     {
2796     do_alg_add_t2_m:
2797       q = t - 1;
2798       q = q & -q;
2799       m = exact_log2 (q);
2800       if (m >= 0 && m < maxm)
2801         {
2802           op_cost = shiftadd_cost[mode][m];
2803           new_limit.cost = best_cost.cost - op_cost;
2804           new_limit.latency = best_cost.latency - op_cost;
2805           synth_mult (alg_in, (t - 1) >> m, &new_limit, mode);
2806
2807           alg_in->cost.cost += op_cost;
2808           alg_in->cost.latency += op_cost;
2809           if (CHEAPER_MULT_COST (&alg_in->cost, &best_cost))
2810             {
2811               struct algorithm *x;
2812               best_cost = alg_in->cost;
2813               x = alg_in, alg_in = best_alg, best_alg = x;
2814               best_alg->log[best_alg->ops] = m;
2815               best_alg->op[best_alg->ops] = alg_add_t2_m;
2816             }
2817         }
2818       if (cache_hit)
2819         goto done;
2820
2821     do_alg_sub_t2_m:
2822       q = t + 1;
2823       q = q & -q;
2824       m = exact_log2 (q);
2825       if (m >= 0 && m < maxm)
2826         {
2827           op_cost = shiftsub_cost[mode][m];
2828           new_limit.cost = best_cost.cost - op_cost;
2829           new_limit.latency = best_cost.latency - op_cost;
2830           synth_mult (alg_in, (t + 1) >> m, &new_limit, mode);
2831
2832           alg_in->cost.cost += op_cost;
2833           alg_in->cost.latency += op_cost;
2834           if (CHEAPER_MULT_COST (&alg_in->cost, &best_cost))
2835             {
2836               struct algorithm *x;
2837               best_cost = alg_in->cost;
2838               x = alg_in, alg_in = best_alg, best_alg = x;
2839               best_alg->log[best_alg->ops] = m;
2840               best_alg->op[best_alg->ops] = alg_sub_t2_m;
2841             }
2842         }
2843       if (cache_hit)
2844         goto done;
2845     }
2846
2847  done:
2848   /* If best_cost has not decreased, we have not found any algorithm.  */
2849   if (!CHEAPER_MULT_COST (&best_cost, cost_limit))
2850     {
2851       /* We failed to find an algorithm.  Record alg_impossible for
2852          this case (that is, <T, MODE, COST_LIMIT>) so that next time
2853          we are asked to find an algorithm for T within the same or
2854          lower COST_LIMIT, we can immediately return to the
2855          caller.  */
2856       alg_hash[hash_index].t = t;
2857       alg_hash[hash_index].mode = mode;
2858       alg_hash[hash_index].alg = alg_impossible;
2859       alg_hash[hash_index].cost = *cost_limit;
2860       return;
2861     }
2862
2863   /* Cache the result.  */
2864   if (!cache_hit)
2865     {
2866       alg_hash[hash_index].t = t;
2867       alg_hash[hash_index].mode = mode;
2868       alg_hash[hash_index].alg = best_alg->op[best_alg->ops];
2869       alg_hash[hash_index].cost.cost = best_cost.cost;
2870       alg_hash[hash_index].cost.latency = best_cost.latency;
2871     }
2872
2873   /* If we are getting a too long sequence for `struct algorithm'
2874      to record, make this search fail.  */
2875   if (best_alg->ops == MAX_BITS_PER_WORD)
2876     return;
2877
2878   /* Copy the algorithm from temporary space to the space at alg_out.
2879      We avoid using structure assignment because the majority of
2880      best_alg is normally undefined, and this is a critical function.  */
2881   alg_out->ops = best_alg->ops + 1;
2882   alg_out->cost = best_cost;
2883   memcpy (alg_out->op, best_alg->op,
2884           alg_out->ops * sizeof *alg_out->op);
2885   memcpy (alg_out->log, best_alg->log,
2886           alg_out->ops * sizeof *alg_out->log);
2887 }
2888 \f
2889 /* Find the cheapest way of multiplying a value of mode MODE by VAL.
2890    Try three variations:
2891
2892        - a shift/add sequence based on VAL itself
2893        - a shift/add sequence based on -VAL, followed by a negation
2894        - a shift/add sequence based on VAL - 1, followed by an addition.
2895
2896    Return true if the cheapest of these cost less than MULT_COST,
2897    describing the algorithm in *ALG and final fixup in *VARIANT.  */
2898
2899 static bool
2900 choose_mult_variant (enum machine_mode mode, HOST_WIDE_INT val,
2901                      struct algorithm *alg, enum mult_variant *variant,
2902                      int mult_cost)
2903 {
2904   struct algorithm alg2;
2905   struct mult_cost limit;
2906   int op_cost;
2907
2908   /* Fail quickly for impossible bounds.  */
2909   if (mult_cost < 0)
2910     return false;
2911
2912   /* Ensure that mult_cost provides a reasonable upper bound.
2913      Any constant multiplication can be performed with less
2914      than 2 * bits additions.  */
2915   op_cost = 2 * GET_MODE_BITSIZE (mode) * add_cost[mode];
2916   if (mult_cost > op_cost)
2917     mult_cost = op_cost;
2918
2919   *variant = basic_variant;
2920   limit.cost = mult_cost;
2921   limit.latency = mult_cost;
2922   synth_mult (alg, val, &limit, mode);
2923
2924   /* This works only if the inverted value actually fits in an
2925      `unsigned int' */
2926   if (HOST_BITS_PER_INT >= GET_MODE_BITSIZE (mode))
2927     {
2928       op_cost = neg_cost[mode];
2929       if (MULT_COST_LESS (&alg->cost, mult_cost))
2930         {
2931           limit.cost = alg->cost.cost - op_cost;
2932           limit.latency = alg->cost.latency - op_cost;
2933         }
2934       else
2935         {
2936           limit.cost = mult_cost - op_cost;
2937           limit.latency = mult_cost - op_cost;
2938         }
2939
2940       synth_mult (&alg2, -val, &limit, mode);
2941       alg2.cost.cost += op_cost;
2942       alg2.cost.latency += op_cost;
2943       if (CHEAPER_MULT_COST (&alg2.cost, &alg->cost))
2944         *alg = alg2, *variant = negate_variant;
2945     }
2946
2947   /* This proves very useful for division-by-constant.  */
2948   op_cost = add_cost[mode];
2949   if (MULT_COST_LESS (&alg->cost, mult_cost))
2950     {
2951       limit.cost = alg->cost.cost - op_cost;
2952       limit.latency = alg->cost.latency - op_cost;
2953     }
2954   else
2955     {
2956       limit.cost = mult_cost - op_cost;
2957       limit.latency = mult_cost - op_cost;
2958     }
2959
2960   synth_mult (&alg2, val - 1, &limit, mode);
2961   alg2.cost.cost += op_cost;
2962   alg2.cost.latency += op_cost;
2963   if (CHEAPER_MULT_COST (&alg2.cost, &alg->cost))
2964     *alg = alg2, *variant = add_variant;
2965
2966   return MULT_COST_LESS (&alg->cost, mult_cost);
2967 }
2968
2969 /* A subroutine of expand_mult, used for constant multiplications.
2970    Multiply OP0 by VAL in mode MODE, storing the result in TARGET if
2971    convenient.  Use the shift/add sequence described by ALG and apply
2972    the final fixup specified by VARIANT.  */
2973
2974 static rtx
2975 expand_mult_const (enum machine_mode mode, rtx op0, HOST_WIDE_INT val,
2976                    rtx target, const struct algorithm *alg,
2977                    enum mult_variant variant)
2978 {
2979   HOST_WIDE_INT val_so_far;
2980   rtx insn, accum, tem;
2981   int opno;
2982   enum machine_mode nmode;
2983
2984   /* Avoid referencing memory over and over and invalid sharing
2985      on SUBREGs.  */
2986   op0 = force_reg (mode, op0);
2987
2988   /* ACCUM starts out either as OP0 or as a zero, depending on
2989      the first operation.  */
2990
2991   if (alg->op[0] == alg_zero)
2992     {
2993       accum = copy_to_mode_reg (mode, const0_rtx);
2994       val_so_far = 0;
2995     }
2996   else if (alg->op[0] == alg_m)
2997     {
2998       accum = copy_to_mode_reg (mode, op0);
2999       val_so_far = 1;
3000     }
3001   else
3002     gcc_unreachable ();
3003
3004   for (opno = 1; opno < alg->ops; opno++)
3005     {
3006       int log = alg->log[opno];
3007       rtx shift_subtarget = optimize ? 0 : accum;
3008       rtx add_target
3009         = (opno == alg->ops - 1 && target != 0 && variant != add_variant
3010            && !optimize)
3011           ? target : 0;
3012       rtx accum_target = optimize ? 0 : accum;
3013
3014       switch (alg->op[opno])
3015         {
3016         case alg_shift:
3017           accum = expand_shift (LSHIFT_EXPR, mode, accum,
3018                                 build_int_cst (NULL_TREE, log),
3019                                 NULL_RTX, 0);
3020           val_so_far <<= log;
3021           break;
3022
3023         case alg_add_t_m2:
3024           tem = expand_shift (LSHIFT_EXPR, mode, op0,
3025                               build_int_cst (NULL_TREE, log),
3026                               NULL_RTX, 0);
3027           accum = force_operand (gen_rtx_PLUS (mode, accum, tem),
3028                                  add_target ? add_target : accum_target);
3029           val_so_far += (HOST_WIDE_INT) 1 << log;
3030           break;
3031
3032         case alg_sub_t_m2:
3033           tem = expand_shift (LSHIFT_EXPR, mode, op0,
3034                               build_int_cst (NULL_TREE, log),
3035                               NULL_RTX, 0);
3036           accum = force_operand (gen_rtx_MINUS (mode, accum, tem),
3037                                  add_target ? add_target : accum_target);
3038           val_so_far -= (HOST_WIDE_INT) 1 << log;
3039           break;
3040
3041         case alg_add_t2_m:
3042           accum = expand_shift (LSHIFT_EXPR, mode, accum,
3043                                 build_int_cst (NULL_TREE, log),
3044                                 shift_subtarget,
3045                                 0);
3046           accum = force_operand (gen_rtx_PLUS (mode, accum, op0),
3047                                  add_target ? add_target : accum_target);
3048           val_so_far = (val_so_far << log) + 1;
3049           break;
3050
3051         case alg_sub_t2_m:
3052           accum = expand_shift (LSHIFT_EXPR, mode, accum,
3053                                 build_int_cst (NULL_TREE, log),
3054                                 shift_subtarget, 0);
3055           accum = force_operand (gen_rtx_MINUS (mode, accum, op0),
3056                                  add_target ? add_target : accum_target);
3057           val_so_far = (val_so_far << log) - 1;
3058           break;
3059
3060         case alg_add_factor:
3061           tem = expand_shift (LSHIFT_EXPR, mode, accum,
3062                               build_int_cst (NULL_TREE, log),
3063                               NULL_RTX, 0);
3064           accum = force_operand (gen_rtx_PLUS (mode, accum, tem),
3065                                  add_target ? add_target : accum_target);
3066           val_so_far += val_so_far << log;
3067           break;
3068
3069         case alg_sub_factor:
3070           tem = expand_shift (LSHIFT_EXPR, mode, accum,
3071                               build_int_cst (NULL_TREE, log),
3072                               NULL_RTX, 0);
3073           accum = force_operand (gen_rtx_MINUS (mode, tem, accum),
3074                                  (add_target
3075                                   ? add_target : (optimize ? 0 : tem)));
3076           val_so_far = (val_so_far << log) - val_so_far;
3077           break;
3078
3079         default:
3080           gcc_unreachable ();
3081         }
3082
3083       /* Write a REG_EQUAL note on the last insn so that we can cse
3084          multiplication sequences.  Note that if ACCUM is a SUBREG,
3085          we've set the inner register and must properly indicate
3086          that.  */
3087
3088       tem = op0, nmode = mode;
3089       if (GET_CODE (accum) == SUBREG)
3090         {
3091           nmode = GET_MODE (SUBREG_REG (accum));
3092           tem = gen_lowpart (nmode, op0);
3093         }
3094
3095       insn = get_last_insn ();
3096       set_unique_reg_note (insn, REG_EQUAL,
3097                            gen_rtx_MULT (nmode, tem,
3098                                          GEN_INT (val_so_far)));
3099     }
3100
3101   if (variant == negate_variant)
3102     {
3103       val_so_far = -val_so_far;
3104       accum = expand_unop (mode, neg_optab, accum, target, 0);
3105     }
3106   else if (variant == add_variant)
3107     {
3108       val_so_far = val_so_far + 1;
3109       accum = force_operand (gen_rtx_PLUS (mode, accum, op0), target);
3110     }
3111
3112   /* Compare only the bits of val and val_so_far that are significant
3113      in the result mode, to avoid sign-/zero-extension confusion.  */
3114   val &= GET_MODE_MASK (mode);
3115   val_so_far &= GET_MODE_MASK (mode);
3116   gcc_assert (val == val_so_far);
3117
3118   return accum;
3119 }
3120
3121 /* Perform a multiplication and return an rtx for the result.
3122    MODE is mode of value; OP0 and OP1 are what to multiply (rtx's);
3123    TARGET is a suggestion for where to store the result (an rtx).
3124
3125    We check specially for a constant integer as OP1.
3126    If you want this check for OP0 as well, then before calling
3127    you should swap the two operands if OP0 would be constant.  */
3128
3129 rtx
3130 expand_mult (enum machine_mode mode, rtx op0, rtx op1, rtx target,
3131              int unsignedp)
3132 {
3133   enum mult_variant variant;
3134   struct algorithm algorithm;
3135   int max_cost;
3136
3137   /* Handling const0_rtx here allows us to use zero as a rogue value for
3138      coeff below.  */
3139   if (op1 == const0_rtx)
3140     return const0_rtx;
3141   if (op1 == const1_rtx)
3142     return op0;
3143   if (op1 == constm1_rtx)
3144     return expand_unop (mode,
3145                         GET_MODE_CLASS (mode) == MODE_INT
3146                         && !unsignedp && flag_trapv
3147                         ? negv_optab : neg_optab,
3148                         op0, target, 0);
3149
3150   /* These are the operations that are potentially turned into a sequence
3151      of shifts and additions.  */
3152   if (SCALAR_INT_MODE_P (mode)
3153       && (unsignedp || !flag_trapv))
3154     {
3155       HOST_WIDE_INT coeff = 0;
3156       rtx fake_reg = gen_raw_REG (mode, LAST_VIRTUAL_REGISTER + 1);
3157
3158       /* synth_mult does an `unsigned int' multiply.  As long as the mode is
3159          less than or equal in size to `unsigned int' this doesn't matter.
3160          If the mode is larger than `unsigned int', then synth_mult works
3161          only if the constant value exactly fits in an `unsigned int' without
3162          any truncation.  This means that multiplying by negative values does
3163          not work; results are off by 2^32 on a 32 bit machine.  */
3164
3165       if (GET_CODE (op1) == CONST_INT)
3166         {
3167           /* Attempt to handle multiplication of DImode values by negative
3168              coefficients, by performing the multiplication by a positive
3169              multiplier and then inverting the result.  */
3170           if (INTVAL (op1) < 0
3171               && GET_MODE_BITSIZE (mode) > HOST_BITS_PER_WIDE_INT)
3172             {
3173               /* Its safe to use -INTVAL (op1) even for INT_MIN, as the
3174                  result is interpreted as an unsigned coefficient.
3175                  Exclude cost of op0 from max_cost to match the cost
3176                  calculation of the synth_mult.  */
3177               max_cost = rtx_cost (gen_rtx_MULT (mode, fake_reg, op1), SET)
3178                          - neg_cost[mode];
3179               if (max_cost > 0
3180                   && choose_mult_variant (mode, -INTVAL (op1), &algorithm,
3181                                           &variant, max_cost))
3182                 {
3183                   rtx temp = expand_mult_const (mode, op0, -INTVAL (op1),
3184                                                 NULL_RTX, &algorithm,
3185                                                 variant);
3186                   return expand_unop (mode, neg_optab, temp, target, 0);
3187                 }
3188             }
3189           else coeff = INTVAL (op1);
3190         }
3191       else if (GET_CODE (op1) == CONST_DOUBLE)
3192         {
3193           /* If we are multiplying in DImode, it may still be a win
3194              to try to work with shifts and adds.  */
3195           if (CONST_DOUBLE_HIGH (op1) == 0)
3196             coeff = CONST_DOUBLE_LOW (op1);
3197           else if (CONST_DOUBLE_LOW (op1) == 0
3198                    && EXACT_POWER_OF_2_OR_ZERO_P (CONST_DOUBLE_HIGH (op1)))
3199             {
3200               int shift = floor_log2 (CONST_DOUBLE_HIGH (op1))
3201                           + HOST_BITS_PER_WIDE_INT;
3202               return expand_shift (LSHIFT_EXPR, mode, op0,
3203                                    build_int_cst (NULL_TREE, shift),
3204                                    target, unsignedp);
3205             }
3206         }
3207         
3208       /* We used to test optimize here, on the grounds that it's better to
3209          produce a smaller program when -O is not used.  But this causes
3210          such a terrible slowdown sometimes that it seems better to always
3211          use synth_mult.  */
3212       if (coeff != 0)
3213         {
3214           /* Special case powers of two.  */
3215           if (EXACT_POWER_OF_2_OR_ZERO_P (coeff))
3216             return expand_shift (LSHIFT_EXPR, mode, op0,
3217                                  build_int_cst (NULL_TREE, floor_log2 (coeff)),
3218                                  target, unsignedp);
3219
3220           /* Exclude cost of op0 from max_cost to match the cost
3221              calculation of the synth_mult.  */
3222           max_cost = rtx_cost (gen_rtx_MULT (mode, fake_reg, op1), SET);
3223           if (choose_mult_variant (mode, coeff, &algorithm, &variant,
3224                                    max_cost))
3225             return expand_mult_const (mode, op0, coeff, target,
3226                                       &algorithm, variant);
3227         }
3228     }
3229
3230   if (GET_CODE (op0) == CONST_DOUBLE)
3231     {
3232       rtx temp = op0;
3233       op0 = op1;
3234       op1 = temp;
3235     }
3236
3237   /* Expand x*2.0 as x+x.  */
3238   if (GET_CODE (op1) == CONST_DOUBLE
3239       && SCALAR_FLOAT_MODE_P (mode))
3240     {
3241       REAL_VALUE_TYPE d;
3242       REAL_VALUE_FROM_CONST_DOUBLE (d, op1);
3243
3244       if (REAL_VALUES_EQUAL (d, dconst2))
3245         {
3246           op0 = force_reg (GET_MODE (op0), op0);
3247           return expand_binop (mode, add_optab, op0, op0,
3248                                target, unsignedp, OPTAB_LIB_WIDEN);
3249         }
3250     }
3251
3252   /* This used to use umul_optab if unsigned, but for non-widening multiply
3253      there is no difference between signed and unsigned.  */
3254   op0 = expand_binop (mode,
3255                       ! unsignedp
3256                       && flag_trapv && (GET_MODE_CLASS(mode) == MODE_INT)
3257                       ? smulv_optab : smul_optab,
3258                       op0, op1, target, unsignedp, OPTAB_LIB_WIDEN);
3259   gcc_assert (op0);
3260   return op0;
3261 }
3262 \f
3263 /* Return the smallest n such that 2**n >= X.  */
3264
3265 int
3266 ceil_log2 (unsigned HOST_WIDE_INT x)
3267 {
3268   return floor_log2 (x - 1) + 1;
3269 }
3270
3271 /* Choose a minimal N + 1 bit approximation to 1/D that can be used to
3272    replace division by D, and put the least significant N bits of the result
3273    in *MULTIPLIER_PTR and return the most significant bit.
3274
3275    The width of operations is N (should be <= HOST_BITS_PER_WIDE_INT), the
3276    needed precision is in PRECISION (should be <= N).
3277
3278    PRECISION should be as small as possible so this function can choose
3279    multiplier more freely.
3280
3281    The rounded-up logarithm of D is placed in *lgup_ptr.  A shift count that
3282    is to be used for a final right shift is placed in *POST_SHIFT_PTR.
3283
3284    Using this function, x/D will be equal to (x * m) >> (*POST_SHIFT_PTR),
3285    where m is the full HOST_BITS_PER_WIDE_INT + 1 bit multiplier.  */
3286
3287 static
3288 unsigned HOST_WIDE_INT
3289 choose_multiplier (unsigned HOST_WIDE_INT d, int n, int precision,
3290                    rtx *multiplier_ptr, int *post_shift_ptr, int *lgup_ptr)
3291 {
3292   HOST_WIDE_INT mhigh_hi, mlow_hi;
3293   unsigned HOST_WIDE_INT mhigh_lo, mlow_lo;
3294   int lgup, post_shift;
3295   int pow, pow2;
3296   unsigned HOST_WIDE_INT nl, dummy1;
3297   HOST_WIDE_INT nh, dummy2;
3298
3299   /* lgup = ceil(log2(divisor)); */
3300   lgup = ceil_log2 (d);
3301
3302   gcc_assert (lgup <= n);
3303
3304   pow = n + lgup;
3305   pow2 = n + lgup - precision;
3306
3307   /* We could handle this with some effort, but this case is much
3308      better handled directly with a scc insn, so rely on caller using
3309      that.  */
3310   gcc_assert (pow != 2 * HOST_BITS_PER_WIDE_INT);
3311
3312   /* mlow = 2^(N + lgup)/d */
3313  if (pow >= HOST_BITS_PER_WIDE_INT)
3314     {
3315       nh = (HOST_WIDE_INT) 1 << (pow - HOST_BITS_PER_WIDE_INT);
3316       nl = 0;
3317     }
3318   else
3319     {
3320       nh = 0;
3321       nl = (unsigned HOST_WIDE_INT) 1 << pow;
3322     }
3323   div_and_round_double (TRUNC_DIV_EXPR, 1, nl, nh, d, (HOST_WIDE_INT) 0,
3324                         &mlow_lo, &mlow_hi, &dummy1, &dummy2);
3325
3326   /* mhigh = (2^(N + lgup) + 2^N + lgup - precision)/d */
3327   if (pow2 >= HOST_BITS_PER_WIDE_INT)
3328     nh |= (HOST_WIDE_INT) 1 << (pow2 - HOST_BITS_PER_WIDE_INT);
3329   else
3330     nl |= (unsigned HOST_WIDE_INT) 1 << pow2;
3331   div_and_round_double (TRUNC_DIV_EXPR, 1, nl, nh, d, (HOST_WIDE_INT) 0,
3332                         &mhigh_lo, &mhigh_hi, &dummy1, &dummy2);
3333
3334   gcc_assert (!mhigh_hi || nh - d < d);
3335   gcc_assert (mhigh_hi <= 1 && mlow_hi <= 1);
3336   /* Assert that mlow < mhigh.  */
3337   gcc_assert (mlow_hi < mhigh_hi
3338               || (mlow_hi == mhigh_hi && mlow_lo < mhigh_lo));
3339
3340   /* If precision == N, then mlow, mhigh exceed 2^N
3341      (but they do not exceed 2^(N+1)).  */
3342
3343   /* Reduce to lowest terms.  */
3344   for (post_shift = lgup; post_shift > 0; post_shift--)
3345     {
3346       unsigned HOST_WIDE_INT ml_lo = (mlow_hi << (HOST_BITS_PER_WIDE_INT - 1)) | (mlow_lo >> 1);
3347       unsigned HOST_WIDE_INT mh_lo = (mhigh_hi << (HOST_BITS_PER_WIDE_INT - 1)) | (mhigh_lo >> 1);
3348       if (ml_lo >= mh_lo)
3349         break;
3350
3351       mlow_hi = 0;
3352       mlow_lo = ml_lo;
3353       mhigh_hi = 0;
3354       mhigh_lo = mh_lo;
3355     }
3356
3357   *post_shift_ptr = post_shift;
3358   *lgup_ptr = lgup;
3359   if (n < HOST_BITS_PER_WIDE_INT)
3360     {
3361       unsigned HOST_WIDE_INT mask = ((unsigned HOST_WIDE_INT) 1 << n) - 1;
3362       *multiplier_ptr = GEN_INT (mhigh_lo & mask);
3363       return mhigh_lo >= mask;
3364     }
3365   else
3366     {
3367       *multiplier_ptr = GEN_INT (mhigh_lo);
3368       return mhigh_hi;
3369     }