OSDN Git Service

* config/xtensa/xtensa.c (call_insn_operand): Check
[pf3gnuchains/gcc-fork.git] / gcc / config / xtensa / xtensa.h
1 /* Definitions of Tensilica's Xtensa target machine for GNU compiler.
2    Copyright 2001, 2002, 2003, 2004 Free Software Foundation, Inc.
3    Contributed by Bob Wilson (bwilson@tensilica.com) at Tensilica.
4
5 This file is part of GCC.
6
7 GCC is free software; you can redistribute it and/or modify it under
8 the terms of the GNU General Public License as published by the Free
9 Software Foundation; either version 2, or (at your option) any later
10 version.
11
12 GCC is distributed in the hope that it will be useful, but WITHOUT ANY
13 WARRANTY; without even the implied warranty of MERCHANTABILITY or
14 FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License
15 for more details.
16
17 You should have received a copy of the GNU General Public License
18 along with GCC; see the file COPYING.  If not, write to the Free
19 Software Foundation, 59 Temple Place - Suite 330, Boston, MA
20 02111-1307, USA.  */
21
22 /* Get Xtensa configuration settings */
23 #include "xtensa-config.h"
24
25 /* Standard GCC variables that we reference.  */
26 extern int current_function_calls_alloca;
27 extern int target_flags;
28 extern int optimize;
29
30 /* External variables defined in xtensa.c.  */
31
32 /* comparison type */
33 enum cmp_type {
34   CMP_SI,                               /* four byte integers */
35   CMP_DI,                               /* eight byte integers */
36   CMP_SF,                               /* single precision floats */
37   CMP_DF,                               /* double precision floats */
38   CMP_MAX                               /* max comparison type */
39 };
40
41 extern struct rtx_def * branch_cmp[2];  /* operands for compare */
42 extern enum cmp_type branch_type;       /* what type of branch to use */
43 extern unsigned xtensa_current_frame_size;
44
45 /* Masks for the -m switches */
46 #define MASK_NO_FUSED_MADD      0x00000001      /* avoid f-p mul/add */
47 #define MASK_CONST16            0x00000002      /* use CONST16 instruction */
48
49 /* Macros used in the machine description to select various Xtensa
50    configuration options.  */
51 #define TARGET_BIG_ENDIAN       XCHAL_HAVE_BE
52 #define TARGET_DENSITY          XCHAL_HAVE_DENSITY
53 #define TARGET_MAC16            XCHAL_HAVE_MAC16
54 #define TARGET_MUL16            XCHAL_HAVE_MUL16
55 #define TARGET_MUL32            XCHAL_HAVE_MUL32
56 #define TARGET_DIV32            XCHAL_HAVE_DIV32
57 #define TARGET_NSA              XCHAL_HAVE_NSA
58 #define TARGET_MINMAX           XCHAL_HAVE_MINMAX
59 #define TARGET_SEXT             XCHAL_HAVE_SEXT
60 #define TARGET_BOOLEANS         XCHAL_HAVE_BOOLEANS
61 #define TARGET_HARD_FLOAT       XCHAL_HAVE_FP
62 #define TARGET_HARD_FLOAT_DIV   XCHAL_HAVE_FP_DIV
63 #define TARGET_HARD_FLOAT_RECIP XCHAL_HAVE_FP_RECIP
64 #define TARGET_HARD_FLOAT_SQRT  XCHAL_HAVE_FP_SQRT
65 #define TARGET_HARD_FLOAT_RSQRT XCHAL_HAVE_FP_RSQRT
66 #define TARGET_ABS              XCHAL_HAVE_ABS
67 #define TARGET_ADDX             XCHAL_HAVE_ADDX
68
69 /* Macros controlled by command-line options.  */
70 #define TARGET_NO_FUSED_MADD    (target_flags & MASK_NO_FUSED_MADD)
71 #define TARGET_CONST16          (target_flags & MASK_CONST16)
72
73 #define TARGET_DEFAULT (                                                \
74   (XCHAL_HAVE_L32R      ? 0 : MASK_CONST16))
75
76 #define TARGET_SWITCHES                                                 \
77 {                                                                       \
78   {"const16",                   MASK_CONST16,                           \
79     N_("Use CONST16 instruction to load constants")},                   \
80   {"no-const16",                -MASK_CONST16,                          \
81     N_("Use PC-relative L32R instruction to load constants")},          \
82   {"no-fused-madd",             MASK_NO_FUSED_MADD,                     \
83     N_("Disable fused multiply/add and multiply/subtract FP instructions")}, \
84   {"fused-madd",                -MASK_NO_FUSED_MADD,                    \
85     N_("Enable fused multiply/add and multiply/subtract FP instructions")}, \
86   {"text-section-literals",     0,                                      \
87     N_("Intersperse literal pools with code in the text section")},     \
88   {"no-text-section-literals",  0,                                      \
89     N_("Put literal pools in a separate literal section")},             \
90   {"target-align",              0,                                      \
91     N_("Automatically align branch targets to reduce branch penalties")}, \
92   {"no-target-align",           0,                                      \
93     N_("Do not automatically align branch targets")},                   \
94   {"longcalls",                 0,                                      \
95     N_("Use indirect CALLXn instructions for large programs")},         \
96   {"no-longcalls",              0,                                      \
97     N_("Use direct CALLn instructions for fast calls")},                \
98   {"",                          TARGET_DEFAULT, 0}                      \
99 }
100
101
102 #define OVERRIDE_OPTIONS override_options ()
103 \f
104 /* Target CPU builtins.  */
105 #define TARGET_CPU_CPP_BUILTINS()                                       \
106   do {                                                                  \
107     builtin_assert ("cpu=xtensa");                                      \
108     builtin_assert ("machine=xtensa");                                  \
109     builtin_define ("__xtensa__");                                      \
110     builtin_define ("__XTENSA__");                                      \
111     builtin_define (TARGET_BIG_ENDIAN ? "__XTENSA_EB__" : "__XTENSA_EL__"); \
112     if (!TARGET_HARD_FLOAT)                                             \
113       builtin_define ("__XTENSA_SOFT_FLOAT__");                         \
114     if (flag_pic)                                                       \
115       {                                                                 \
116         builtin_define ("__PIC__");                                     \
117         builtin_define ("__pic__");                                     \
118       }                                                                 \
119   } while (0)
120
121 #define CPP_SPEC " %(subtarget_cpp_spec) "
122
123 #ifndef SUBTARGET_CPP_SPEC
124 #define SUBTARGET_CPP_SPEC ""
125 #endif
126
127 #define EXTRA_SPECS                                                     \
128   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },
129
130 #ifdef __XTENSA_EB__
131 #define LIBGCC2_WORDS_BIG_ENDIAN 1
132 #else
133 #define LIBGCC2_WORDS_BIG_ENDIAN 0
134 #endif
135
136 /* Show we can debug even without a frame pointer.  */
137 #define CAN_DEBUG_WITHOUT_FP
138
139
140 /* Target machine storage layout */
141
142 /* Define this if most significant bit is lowest numbered
143    in instructions that operate on numbered bit-fields.  */
144 #define BITS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
145
146 /* Define this if most significant byte of a word is the lowest numbered.  */
147 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
148
149 /* Define this if most significant word of a multiword number is the lowest.  */
150 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
151
152 #define MAX_BITS_PER_WORD 32
153
154 /* Width of a word, in units (bytes).  */
155 #define UNITS_PER_WORD 4
156 #define MIN_UNITS_PER_WORD 4
157
158 /* Width of a floating point register.  */
159 #define UNITS_PER_FPREG 4
160
161 /* Size in bits of various types on the target machine.  */
162 #define INT_TYPE_SIZE 32
163 #define SHORT_TYPE_SIZE 16
164 #define LONG_TYPE_SIZE 32
165 #define LONG_LONG_TYPE_SIZE 64
166 #define FLOAT_TYPE_SIZE 32
167 #define DOUBLE_TYPE_SIZE 64
168 #define LONG_DOUBLE_TYPE_SIZE 64
169
170 /* Allocation boundary (in *bits*) for storing pointers in memory.  */
171 #define POINTER_BOUNDARY 32
172
173 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
174 #define PARM_BOUNDARY 32
175
176 /* Allocation boundary (in *bits*) for the code of a function.  */
177 #define FUNCTION_BOUNDARY 32
178
179 /* Alignment of field after 'int : 0' in a structure.  */
180 #define EMPTY_FIELD_BOUNDARY 32
181
182 /* Every structure's size must be a multiple of this.  */
183 #define STRUCTURE_SIZE_BOUNDARY 8
184
185 /* There is no point aligning anything to a rounder boundary than this.  */
186 #define BIGGEST_ALIGNMENT 128
187
188 /* Set this nonzero if move instructions will actually fail to work
189    when given unaligned data.  */
190 #define STRICT_ALIGNMENT 1
191
192 /* Promote integer modes smaller than a word to SImode.  Set UNSIGNEDP
193    for QImode, because there is no 8-bit load from memory with sign
194    extension.  Otherwise, leave UNSIGNEDP alone, since Xtensa has 16-bit
195    loads both with and without sign extension.  */
196 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)                             \
197   do {                                                                  \
198     if (GET_MODE_CLASS (MODE) == MODE_INT                               \
199         && GET_MODE_SIZE (MODE) < UNITS_PER_WORD)                       \
200       {                                                                 \
201         if ((MODE) == QImode)                                           \
202           (UNSIGNEDP) = 1;                                              \
203         (MODE) = SImode;                                                \
204       }                                                                 \
205   } while (0)
206
207 /* Imitate the way many other C compilers handle alignment of
208    bitfields and the structures that contain them.  */
209 #define PCC_BITFIELD_TYPE_MATTERS 1
210
211 /* Align string constants and constructors to at least a word boundary.
212    The typical use of this macro is to increase alignment for string
213    constants to be word aligned so that 'strcpy' calls that copy
214    constants can be done inline.  */
215 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
216   ((TREE_CODE (EXP) == STRING_CST || TREE_CODE (EXP) == CONSTRUCTOR)    \
217    && (ALIGN) < BITS_PER_WORD                                           \
218         ? BITS_PER_WORD                                                 \
219         : (ALIGN))
220
221 /* Align arrays, unions and records to at least a word boundary.
222    One use of this macro is to increase alignment of medium-size
223    data to make it all fit in fewer cache lines.  Another is to
224    cause character arrays to be word-aligned so that 'strcpy' calls
225    that copy constants to character arrays can be done inline.  */
226 #undef DATA_ALIGNMENT
227 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
228   ((((ALIGN) < BITS_PER_WORD)                                           \
229     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
230         || TREE_CODE (TYPE) == UNION_TYPE                               \
231         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
232
233 /* Operations between registers always perform the operation
234    on the full register even if a narrower mode is specified.  */
235 #define WORD_REGISTER_OPERATIONS
236
237 /* Xtensa loads are zero-extended by default.  */
238 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
239
240 /* Standard register usage.  */
241
242 /* Number of actual hardware registers.
243    The hardware registers are assigned numbers for the compiler
244    from 0 to just below FIRST_PSEUDO_REGISTER.
245    All registers that the compiler knows about must be given numbers,
246    even those that are not normally considered general registers.
247
248    The fake frame pointer and argument pointer will never appear in
249    the generated code, since they will always be eliminated and replaced
250    by either the stack pointer or the hard frame pointer.
251
252    0 - 15       AR[0] - AR[15]
253    16           FRAME_POINTER (fake = initial sp)
254    17           ARG_POINTER (fake = initial sp + framesize)
255    18           BR[0] for floating-point CC
256    19 - 34      FR[0] - FR[15]
257    35           MAC16 accumulator */
258
259 #define FIRST_PSEUDO_REGISTER 36
260
261 /* Return the stabs register number to use for REGNO.  */
262 #define DBX_REGISTER_NUMBER(REGNO) xtensa_dbx_register_number (REGNO)
263
264 /* 1 for registers that have pervasive standard uses
265    and are not available for the register allocator.  */
266 #define FIXED_REGISTERS                                                 \
267 {                                                                       \
268   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
269   1, 1, 0,                                                              \
270   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
271   0,                                                                    \
272 }
273
274 /* 1 for registers not available across function calls.
275    These must include the FIXED_REGISTERS and also any
276    registers that can be used without being saved.
277    The latter must include the registers where values are returned
278    and the register where structure-value addresses are passed.
279    Aside from that, you can include as many other registers as you like.  */
280 #define CALL_USED_REGISTERS                                             \
281 {                                                                       \
282   1, 1, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 1, 1,                       \
283   1, 1, 1,                                                              \
284   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
285   1,                                                                    \
286 }
287
288 /* For non-leaf procedures on Xtensa processors, the allocation order
289    is as specified below by REG_ALLOC_ORDER.  For leaf procedures, we
290    want to use the lowest numbered registers first to minimize
291    register window overflows.  However, local-alloc is not smart
292    enough to consider conflicts with incoming arguments.  If an
293    incoming argument in a2 is live throughout the function and
294    local-alloc decides to use a2, then the incoming argument must
295    either be spilled or copied to another register.  To get around
296    this, we define ORDER_REGS_FOR_LOCAL_ALLOC to redefine
297    reg_alloc_order for leaf functions such that lowest numbered
298    registers are used first with the exception that the incoming
299    argument registers are not used until after other register choices
300    have been exhausted.  */
301
302 #define REG_ALLOC_ORDER \
303 {  8,  9, 10, 11, 12, 13, 14, 15,  7,  6,  5,  4,  3,  2, \
304   18, \
305   19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31, 32, 33, 34, \
306    0,  1, 16, 17, \
307   35, \
308 }
309
310 #define ORDER_REGS_FOR_LOCAL_ALLOC order_regs_for_local_alloc ()
311
312 /* For Xtensa, the only point of this is to prevent GCC from otherwise
313    giving preference to call-used registers.  To minimize window
314    overflows for the AR registers, we want to give preference to the
315    lower-numbered AR registers.  For other register files, which are
316    not windowed, we still prefer call-used registers, if there are any.  */
317 extern const char xtensa_leaf_regs[FIRST_PSEUDO_REGISTER];
318 #define LEAF_REGISTERS xtensa_leaf_regs
319
320 /* For Xtensa, no remapping is necessary, but this macro must be
321    defined if LEAF_REGISTERS is defined.  */
322 #define LEAF_REG_REMAP(REGNO) (REGNO)
323
324 /* This must be declared if LEAF_REGISTERS is set.  */
325 extern int leaf_function;
326
327 /* Internal macros to classify a register number.  */
328
329 /* 16 address registers + fake registers */
330 #define GP_REG_FIRST 0
331 #define GP_REG_LAST  17
332 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
333
334 /* Coprocessor registers */
335 #define BR_REG_FIRST 18
336 #define BR_REG_LAST  18 
337 #define BR_REG_NUM   (BR_REG_LAST - BR_REG_FIRST + 1)
338
339 /* 16 floating-point registers */
340 #define FP_REG_FIRST 19
341 #define FP_REG_LAST  34
342 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
343
344 /* MAC16 accumulator */
345 #define ACC_REG_FIRST 35
346 #define ACC_REG_LAST 35
347 #define ACC_REG_NUM  (ACC_REG_LAST - ACC_REG_FIRST + 1)
348
349 #define GP_REG_P(REGNO) ((unsigned) ((REGNO) - GP_REG_FIRST) < GP_REG_NUM)
350 #define BR_REG_P(REGNO) ((unsigned) ((REGNO) - BR_REG_FIRST) < BR_REG_NUM)
351 #define FP_REG_P(REGNO) ((unsigned) ((REGNO) - FP_REG_FIRST) < FP_REG_NUM)
352 #define ACC_REG_P(REGNO) ((unsigned) ((REGNO) - ACC_REG_FIRST) < ACC_REG_NUM)
353
354 /* Return number of consecutive hard regs needed starting at reg REGNO
355    to hold something of mode MODE.  */
356 #define HARD_REGNO_NREGS(REGNO, MODE)                                   \
357   (FP_REG_P (REGNO) ?                                                   \
358         ((GET_MODE_SIZE (MODE) + UNITS_PER_FPREG - 1) / UNITS_PER_FPREG) : \
359         ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
360
361 /* Value is 1 if hard register REGNO can hold a value of machine-mode
362    MODE.  */
363 extern char xtensa_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
364
365 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
366   xtensa_hard_regno_mode_ok[(int) (MODE)][(REGNO)]
367
368 /* Value is 1 if it is a good idea to tie two pseudo registers
369    when one has mode MODE1 and one has mode MODE2.
370    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
371    for any hard reg, then this must be 0 for correct output.  */
372 #define MODES_TIEABLE_P(MODE1, MODE2)                                   \
373   ((GET_MODE_CLASS (MODE1) == MODE_FLOAT ||                             \
374     GET_MODE_CLASS (MODE1) == MODE_COMPLEX_FLOAT)                       \
375    == (GET_MODE_CLASS (MODE2) == MODE_FLOAT ||                          \
376        GET_MODE_CLASS (MODE2) == MODE_COMPLEX_FLOAT))
377
378 /* Register to use for pushing function arguments.  */
379 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 1)
380
381 /* Base register for access to local variables of the function.  */
382 #define HARD_FRAME_POINTER_REGNUM (GP_REG_FIRST + 7)
383
384 /* The register number of the frame pointer register, which is used to
385    access automatic variables in the stack frame.  For Xtensa, this
386    register never appears in the output.  It is always eliminated to
387    either the stack pointer or the hard frame pointer.  */
388 #define FRAME_POINTER_REGNUM (GP_REG_FIRST + 16)
389
390 /* Value should be nonzero if functions must have frame pointers.
391    Zero means the frame pointer need not be set up (and parms
392    may be accessed via the stack pointer) in functions that seem suitable.
393    This is computed in 'reload', in reload1.c.  */
394 #define FRAME_POINTER_REQUIRED xtensa_frame_pointer_required ()
395
396 /* Base register for access to arguments of the function.  */
397 #define ARG_POINTER_REGNUM (GP_REG_FIRST + 17)
398
399 /* If the static chain is passed in memory, these macros provide rtx
400    giving 'mem' expressions that denote where they are stored.
401    'STATIC_CHAIN' and 'STATIC_CHAIN_INCOMING' give the locations as
402    seen by the calling and called functions, respectively.  */
403
404 #define STATIC_CHAIN                                                    \
405   gen_rtx_MEM (Pmode, plus_constant (stack_pointer_rtx, -5 * UNITS_PER_WORD))
406
407 #define STATIC_CHAIN_INCOMING                                           \
408   gen_rtx_MEM (Pmode, plus_constant (arg_pointer_rtx, -5 * UNITS_PER_WORD))
409
410 /* For now we don't try to use the full set of boolean registers.  Without
411    software pipelining of FP operations, there's not much to gain and it's
412    a real pain to get them reloaded.  */
413 #define FPCC_REGNUM (BR_REG_FIRST + 0)
414
415 /* It is as good or better to call a constant function address than to
416    call an address kept in a register.  */
417 #define NO_FUNCTION_CSE 1
418
419 /* It is as good or better for a function to call itself with an
420    explicit address than to call an address kept in a register.  */
421 #define NO_RECURSIVE_FUNCTION_CSE 1
422
423 /* Xtensa processors have "register windows".  GCC does not currently
424    take advantage of the possibility for variable-sized windows; instead,
425    we use a fixed window size of 8.  */
426
427 #define INCOMING_REGNO(OUT)                                             \
428   ((GP_REG_P (OUT) &&                                                   \
429     ((unsigned) ((OUT) - GP_REG_FIRST) >= WINDOW_SIZE)) ?               \
430    (OUT) - WINDOW_SIZE : (OUT))
431
432 #define OUTGOING_REGNO(IN)                                              \
433   ((GP_REG_P (IN) &&                                                    \
434     ((unsigned) ((IN) - GP_REG_FIRST) < WINDOW_SIZE)) ?                 \
435    (IN) + WINDOW_SIZE : (IN))
436
437
438 /* Define the classes of registers for register constraints in the
439    machine description.  */
440 enum reg_class
441 {
442   NO_REGS,                      /* no registers in set */
443   BR_REGS,                      /* coprocessor boolean registers */
444   FP_REGS,                      /* floating point registers */
445   ACC_REG,                      /* MAC16 accumulator */
446   SP_REG,                       /* sp register (aka a1) */
447   RL_REGS,                      /* preferred reload regs (not sp or fp) */
448   GR_REGS,                      /* integer registers except sp */
449   AR_REGS,                      /* all integer registers */
450   ALL_REGS,                     /* all registers */
451   LIM_REG_CLASSES               /* max value + 1 */
452 };
453
454 #define N_REG_CLASSES (int) LIM_REG_CLASSES
455
456 #define GENERAL_REGS AR_REGS
457
458 /* An initializer containing the names of the register classes as C
459    string constants.  These names are used in writing some of the
460    debugging dumps.  */
461 #define REG_CLASS_NAMES                                                 \
462 {                                                                       \
463   "NO_REGS",                                                            \
464   "BR_REGS",                                                            \
465   "FP_REGS",                                                            \
466   "ACC_REG",                                                            \
467   "SP_REG",                                                             \
468   "RL_REGS",                                                            \
469   "GR_REGS",                                                            \
470   "AR_REGS",                                                            \
471   "ALL_REGS"                                                            \
472 }
473
474 /* Contents of the register classes.  The Nth integer specifies the
475    contents of class N.  The way the integer MASK is interpreted is
476    that register R is in the class if 'MASK & (1 << R)' is 1.  */
477 #define REG_CLASS_CONTENTS \
478 { \
479   { 0x00000000, 0x00000000 }, /* no registers */ \
480   { 0x00040000, 0x00000000 }, /* coprocessor boolean registers */ \
481   { 0xfff80000, 0x00000007 }, /* floating-point registers */ \
482   { 0x00000000, 0x00000008 }, /* MAC16 accumulator */ \
483   { 0x00000002, 0x00000000 }, /* stack pointer register */ \
484   { 0x0000ff7d, 0x00000000 }, /* preferred reload registers */ \
485   { 0x0000fffd, 0x00000000 }, /* general-purpose registers */ \
486   { 0x0003ffff, 0x00000000 }, /* integer registers */ \
487   { 0xffffffff, 0x0000000f }  /* all registers */ \
488 }
489
490 /* A C expression whose value is a register class containing hard
491    register REGNO.  In general there is more that one such class;
492    choose a class which is "minimal", meaning that no smaller class
493    also contains the register.  */
494 extern const enum reg_class xtensa_regno_to_class[FIRST_PSEUDO_REGISTER];
495
496 #define REGNO_REG_CLASS(REGNO) xtensa_regno_to_class[ (REGNO) ]
497
498 /* Use the Xtensa AR register file for base registers.
499    No index registers.  */
500 #define BASE_REG_CLASS AR_REGS
501 #define INDEX_REG_CLASS NO_REGS
502
503 /* SMALL_REGISTER_CLASSES is required for Xtensa, because all of the
504    16 AR registers may be explicitly used in the RTL, as either
505    incoming or outgoing arguments.  */
506 #define SMALL_REGISTER_CLASSES 1
507
508
509 /* REGISTER AND CONSTANT CLASSES */
510
511 /* Get reg_class from a letter such as appears in the machine
512    description.
513
514    Available letters: a-f,h,j-l,q,t-z,A-D,W,Y-Z
515
516    DEFINED REGISTER CLASSES:
517
518    'a'  general-purpose registers except sp
519    'q'  sp (aka a1)
520    'D'  general-purpose registers (only if density option enabled)
521    'd'  general-purpose registers, including sp (only if density enabled)
522    'A'  MAC16 accumulator (only if MAC16 option enabled)
523    'B'  general-purpose registers (only if sext instruction enabled)
524    'C'  general-purpose registers (only if mul16 option enabled)
525    'W'  general-purpose registers (only if const16 option enabled)
526    'b'  coprocessor boolean registers
527    'f'  floating-point registers
528 */
529
530 extern enum reg_class xtensa_char_to_class[256];
531
532 #define REG_CLASS_FROM_LETTER(C) xtensa_char_to_class[ (int) (C) ]
533
534 /* The letters I, J, K, L, M, N, O, and P in a register constraint
535    string can be used to stand for particular ranges of immediate
536    operands.  This macro defines what the ranges are.  C is the
537    letter, and VALUE is a constant value.  Return 1 if VALUE is
538    in the range specified by C.
539
540    For Xtensa:
541
542    I = 12-bit signed immediate for movi
543    J = 8-bit signed immediate for addi
544    K = 4-bit value in (b4const U {0})
545    L = 4-bit value in b4constu
546    M = 7-bit value in simm7
547    N = 8-bit unsigned immediate shifted left by 8 bits for addmi
548    O = 4-bit value in ai4const
549    P = valid immediate mask value for extui */
550
551 #define CONST_OK_FOR_LETTER_P(VALUE, C)                                 \
552   ((C) == 'I' ? (xtensa_simm12b (VALUE))                                \
553    : (C) == 'J' ? (xtensa_simm8 (VALUE))                                \
554    : (C) == 'K' ? (((VALUE) == 0) || xtensa_b4const (VALUE))            \
555    : (C) == 'L' ? (xtensa_b4constu (VALUE))                             \
556    : (C) == 'M' ? (xtensa_simm7 (VALUE))                                \
557    : (C) == 'N' ? (xtensa_simm8x256 (VALUE))                            \
558    : (C) == 'O' ? (xtensa_ai4const (VALUE))                             \
559    : (C) == 'P' ? (xtensa_mask_immediate (VALUE))                       \
560    : FALSE)
561
562
563 /* Similar, but for floating constants, and defining letters G and H.
564    Here VALUE is the CONST_DOUBLE rtx itself.  */
565 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C) (0)
566
567
568 /* Other letters can be defined in a machine-dependent fashion to
569    stand for particular classes of registers or other arbitrary
570    operand types.
571
572    R = memory that can be accessed with a 4-bit unsigned offset
573    T = memory in a constant pool (addressable with a pc-relative load)
574    U = memory *NOT* in a constant pool
575
576    The offset range should not be checked here (except to distinguish
577    denser versions of the instructions for which more general versions
578    are available).  Doing so leads to problems in reloading: an
579    argptr-relative address may become invalid when the phony argptr is
580    eliminated in favor of the stack pointer (the offset becomes too
581    large to fit in the instruction's immediate field); a reload is
582    generated to fix this but the RTL is not immediately updated; in
583    the meantime, the constraints are checked and none match.  The
584    solution seems to be to simply skip the offset check here.  The
585    address will be checked anyway because of the code in
586    GO_IF_LEGITIMATE_ADDRESS.  */
587
588 #define EXTRA_CONSTRAINT(OP, CODE)                                      \
589   ((GET_CODE (OP) != MEM) ?                                             \
590        ((CODE) >= 'R' && (CODE) <= 'U'                                  \
591         && reload_in_progress && GET_CODE (OP) == REG                   \
592         && REGNO (OP) >= FIRST_PSEUDO_REGISTER)                         \
593    : ((CODE) == 'R') ? smalloffset_mem_p (OP)                           \
594    : ((CODE) == 'T') ? !TARGET_CONST16 && constantpool_mem_p (OP)       \
595    : ((CODE) == 'U') ? !constantpool_mem_p (OP)                         \
596    : FALSE)
597
598 #define PREFERRED_RELOAD_CLASS(X, CLASS)                                \
599   xtensa_preferred_reload_class (X, CLASS, 0)
600
601 #define PREFERRED_OUTPUT_RELOAD_CLASS(X, CLASS)                         \
602   xtensa_preferred_reload_class (X, CLASS, 1)
603   
604 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
605   xtensa_secondary_reload_class (CLASS, MODE, X, 0)
606
607 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
608   xtensa_secondary_reload_class (CLASS, MODE, X, 1)
609
610 /* Return the maximum number of consecutive registers
611    needed to represent mode MODE in a register of class CLASS.  */
612 #define CLASS_UNITS(mode, size)                                         \
613   ((GET_MODE_SIZE (mode) + (size) - 1) / (size))
614
615 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
616   (CLASS_UNITS (MODE, UNITS_PER_WORD))
617
618
619 /* Stack layout; function entry, exit and calling.  */
620
621 #define STACK_GROWS_DOWNWARD
622
623 /* Offset within stack frame to start allocating local variables at.  */
624 #define STARTING_FRAME_OFFSET                                           \
625   current_function_outgoing_args_size
626
627 /* The ARG_POINTER and FRAME_POINTER are not real Xtensa registers, so
628    they are eliminated to either the stack pointer or hard frame pointer.  */
629 #define ELIMINABLE_REGS                                                 \
630 {{ ARG_POINTER_REGNUM,          STACK_POINTER_REGNUM},                  \
631  { ARG_POINTER_REGNUM,          HARD_FRAME_POINTER_REGNUM},             \
632  { FRAME_POINTER_REGNUM,        STACK_POINTER_REGNUM},                  \
633  { FRAME_POINTER_REGNUM,        HARD_FRAME_POINTER_REGNUM}}
634
635 #define CAN_ELIMINATE(FROM, TO) 1
636
637 /* Specify the initial difference between the specified pair of registers.  */
638 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET)                    \
639   do {                                                                  \
640     compute_frame_size (get_frame_size ());                             \
641     if ((FROM) == FRAME_POINTER_REGNUM)                                 \
642       (OFFSET) = 0;                                                     \
643     else if ((FROM) == ARG_POINTER_REGNUM)                              \
644       (OFFSET) = xtensa_current_frame_size;                             \
645     else                                                                \
646       abort ();                                                         \
647   } while (0)
648
649 /* If defined, the maximum amount of space required for outgoing
650    arguments will be computed and placed into the variable
651    'current_function_outgoing_args_size'.  No space will be pushed
652    onto the stack for each call; instead, the function prologue
653    should increase the stack frame size by this amount.  */
654 #define ACCUMULATE_OUTGOING_ARGS 1
655
656 /* Offset from the argument pointer register to the first argument's
657    address.  On some machines it may depend on the data type of the
658    function.  If 'ARGS_GROW_DOWNWARD', this is the offset to the
659    location above the first argument's address.  */
660 #define FIRST_PARM_OFFSET(FNDECL) 0
661
662 /* Align stack frames on 128 bits for Xtensa.  This is necessary for
663    128-bit datatypes defined in TIE (e.g., for Vectra).  */
664 #define STACK_BOUNDARY 128
665
666 /* Functions do not pop arguments off the stack.  */
667 #define RETURN_POPS_ARGS(FUNDECL, FUNTYPE, SIZE) 0
668
669 /* Use a fixed register window size of 8.  */
670 #define WINDOW_SIZE 8
671
672 /* Symbolic macros for the registers used to return integer, floating
673    point, and values of coprocessor and user-defined modes.  */
674 #define GP_RETURN (GP_REG_FIRST + 2 + WINDOW_SIZE)
675 #define GP_OUTGOING_RETURN (GP_REG_FIRST + 2)
676
677 /* Symbolic macros for the first/last argument registers.  */
678 #define GP_ARG_FIRST (GP_REG_FIRST + 2)
679 #define GP_ARG_LAST  (GP_REG_FIRST + 7)
680 #define GP_OUTGOING_ARG_FIRST (GP_REG_FIRST + 2 + WINDOW_SIZE)
681 #define GP_OUTGOING_ARG_LAST  (GP_REG_FIRST + 7 + WINDOW_SIZE)
682
683 #define MAX_ARGS_IN_REGISTERS 6
684
685 /* Don't worry about compatibility with PCC.  */
686 #define DEFAULT_PCC_STRUCT_RETURN 0
687
688 /* Define how to find the value returned by a library function
689    assuming the value has mode MODE.  Because we have defined
690    TARGET_PROMOTE_FUNCTION_RETURN that returns true, we have to
691    perform the same promotions as PROMOTE_MODE.  */
692 #define XTENSA_LIBCALL_VALUE(MODE, OUTGOINGP)                           \
693   gen_rtx_REG ((GET_MODE_CLASS (MODE) == MODE_INT                       \
694                 && GET_MODE_SIZE (MODE) < UNITS_PER_WORD)               \
695                ? SImode : (MODE),                                       \
696                OUTGOINGP ? GP_OUTGOING_RETURN : GP_RETURN)
697
698 #define LIBCALL_VALUE(MODE)                                             \
699   XTENSA_LIBCALL_VALUE ((MODE), 0)
700
701 #define LIBCALL_OUTGOING_VALUE(MODE)                                    \
702   XTENSA_LIBCALL_VALUE ((MODE), 1)
703
704 /* Define how to find the value returned by a function.
705    VALTYPE is the data type of the value (as a tree).
706    If the precise function being called is known, FUNC is its FUNCTION_DECL;
707    otherwise, FUNC is 0.  */
708 #define XTENSA_FUNCTION_VALUE(VALTYPE, FUNC, OUTGOINGP)                 \
709   gen_rtx_REG ((INTEGRAL_TYPE_P (VALTYPE)                               \
710                 && TYPE_PRECISION (VALTYPE) < BITS_PER_WORD)            \
711                ? SImode: TYPE_MODE (VALTYPE),                           \
712                OUTGOINGP ? GP_OUTGOING_RETURN : GP_RETURN)
713
714 #define FUNCTION_VALUE(VALTYPE, FUNC)                                   \
715   XTENSA_FUNCTION_VALUE (VALTYPE, FUNC, 0)
716
717 #define FUNCTION_OUTGOING_VALUE(VALTYPE, FUNC)                          \
718   XTENSA_FUNCTION_VALUE (VALTYPE, FUNC, 1)
719
720 /* A C expression that is nonzero if REGNO is the number of a hard
721    register in which the values of called function may come back.  A
722    register whose use for returning values is limited to serving as
723    the second of a pair (for a value of type 'double', say) need not
724    be recognized by this macro.  If the machine has register windows,
725    so that the caller and the called function use different registers
726    for the return value, this macro should recognize only the caller's
727    register numbers.  */
728 #define FUNCTION_VALUE_REGNO_P(N)                                       \
729   ((N) == GP_RETURN)
730
731 /* A C expression that is nonzero if REGNO is the number of a hard
732    register in which function arguments are sometimes passed.  This
733    does *not* include implicit arguments such as the static chain and
734    the structure-value address.  On many machines, no registers can be
735    used for this purpose since all function arguments are pushed on
736    the stack.  */
737 #define FUNCTION_ARG_REGNO_P(N)                                         \
738   ((N) >= GP_OUTGOING_ARG_FIRST && (N) <= GP_OUTGOING_ARG_LAST)
739
740 /* Record the number of argument words seen so far, along with a flag to
741    indicate whether these are incoming arguments.  (FUNCTION_INCOMING_ARG
742    is used for both incoming and outgoing args, so a separate flag is
743    needed.  */
744 typedef struct xtensa_args
745 {
746   int arg_words;
747   int incoming;
748 } CUMULATIVE_ARGS;
749
750 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
751   init_cumulative_args (&CUM, 0)
752
753 #define INIT_CUMULATIVE_INCOMING_ARGS(CUM, FNTYPE, LIBNAME)             \
754   init_cumulative_args (&CUM, 1)
755
756 /* Update the data in CUM to advance over an argument
757    of mode MODE and data type TYPE.
758    (TYPE is null for libcalls where that information may not be available.)  */
759 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)                    \
760   function_arg_advance (&CUM, MODE, TYPE)
761
762 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
763   function_arg (&CUM, MODE, TYPE, FALSE)
764
765 #define FUNCTION_INCOMING_ARG(CUM, MODE, TYPE, NAMED) \
766   function_arg (&CUM, MODE, TYPE, TRUE)
767
768 /* Arguments are never passed partly in memory and partly in registers.  */
769 #define FUNCTION_ARG_PARTIAL_NREGS(CUM, MODE, TYPE, NAMED) (0)
770
771 /* Specify function argument alignment.  */
772 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE)                               \
773   ((TYPE) != 0                                                          \
774    ? (TYPE_ALIGN (TYPE) <= PARM_BOUNDARY                                \
775       ? PARM_BOUNDARY                                                   \
776       : TYPE_ALIGN (TYPE))                                              \
777    : (GET_MODE_ALIGNMENT (MODE) <= PARM_BOUNDARY                        \
778       ? PARM_BOUNDARY                                                   \
779       : GET_MODE_ALIGNMENT (MODE)))
780
781 /* Nonzero if we do not know how to pass TYPE solely in registers.
782    We cannot do so in the following cases:
783
784    - if the type has variable size
785    - if the type is marked as addressable (it is required to be constructed
786      into the stack)
787
788    This differs from the default in that it does not check if the padding
789    and mode of the type are such that a copy into a register would put it
790    into the wrong part of the register.  */
791
792 #define MUST_PASS_IN_STACK(MODE, TYPE)                                  \
793   ((TYPE) != 0                                                          \
794    && (TREE_CODE (TYPE_SIZE (TYPE)) != INTEGER_CST                      \
795        || TREE_ADDRESSABLE (TYPE)))
796
797 /* Profiling Xtensa code is typically done with the built-in profiling
798    feature of Tensilica's instruction set simulator, which does not
799    require any compiler support.  Profiling code on a real (i.e.,
800    non-simulated) Xtensa processor is currently only supported by
801    GNU/Linux with glibc.  The glibc version of _mcount doesn't require
802    counter variables.  The _mcount function needs the current PC and
803    the current return address to identify an arc in the call graph.
804    Pass the current return address as the first argument; the current
805    PC is available as a0 in _mcount's register window.  Both of these
806    values contain window size information in the two most significant
807    bits; we assume that _mcount will mask off those bits.  The call to
808    _mcount uses a window size of 8 to make sure that it doesn't clobber
809    any incoming argument values.  */
810
811 #define NO_PROFILE_COUNTERS     1
812
813 #define FUNCTION_PROFILER(FILE, LABELNO) \
814   do {                                                                  \
815     fprintf (FILE, "\t%s\ta10, a0\n", TARGET_DENSITY ? "mov.n" : "mov"); \
816     if (flag_pic)                                                       \
817       {                                                                 \
818         fprintf (FILE, "\tmovi\ta8, _mcount@PLT\n");                    \
819         fprintf (FILE, "\tcallx8\ta8\n");                               \
820       }                                                                 \
821     else                                                                \
822       fprintf (FILE, "\tcall8\t_mcount\n");                             \
823   } while (0)
824
825 /* Stack pointer value doesn't matter at exit.  */
826 #define EXIT_IGNORE_STACK 1
827
828 /* A C statement to output, on the stream FILE, assembler code for a
829    block of data that contains the constant parts of a trampoline. 
830    This code should not include a label--the label is taken care of
831    automatically.
832
833    For Xtensa, the trampoline must perform an entry instruction with a
834    minimal stack frame in order to get some free registers.  Once the
835    actual call target is known, the proper stack frame size is extracted
836    from the entry instruction at the target and the current frame is
837    adjusted to match.  The trampoline then transfers control to the
838    instruction following the entry at the target.  Note: this assumes
839    that the target begins with an entry instruction.  */
840
841 /* minimum frame = reg save area (4 words) plus static chain (1 word)
842    and the total number of words must be a multiple of 128 bits */
843 #define MIN_FRAME_SIZE (8 * UNITS_PER_WORD)
844
845 #define TRAMPOLINE_TEMPLATE(STREAM)                                     \
846   do {                                                                  \
847     fprintf (STREAM, "\t.begin no-generics\n");                         \
848     fprintf (STREAM, "\tentry\tsp, %d\n", MIN_FRAME_SIZE);              \
849                                                                         \
850     /* save the return address */                                       \
851     fprintf (STREAM, "\tmov\ta10, a0\n");                               \
852                                                                         \
853     /* Use a CALL0 instruction to skip past the constants and in the    \
854        process get the PC into A0.  This allows PC-relative access to   \
855        the constants without relying on L32R, which may not always be   \
856        available.  */                                                   \
857                                                                         \
858     fprintf (STREAM, "\tcall0\t.Lskipconsts\n");                        \
859     fprintf (STREAM, "\t.align\t4\n");                                  \
860     fprintf (STREAM, ".Lchainval:%s0\n", integer_asm_op (4, TRUE));     \
861     fprintf (STREAM, ".Lfnaddr:%s0\n", integer_asm_op (4, TRUE));       \
862     fprintf (STREAM, ".Lskipconsts:\n");                                \
863                                                                         \
864     /* store the static chain */                                        \
865     fprintf (STREAM, "\taddi\ta0, a0, 3\n");                            \
866     fprintf (STREAM, "\tl32i\ta8, a0, 0\n");                            \
867     fprintf (STREAM, "\ts32i\ta8, sp, %d\n", MIN_FRAME_SIZE - 20);      \
868                                                                         \
869     /* set the proper stack pointer value */                            \
870     fprintf (STREAM, "\tl32i\ta8, a0, 4\n");                            \
871     fprintf (STREAM, "\tl32i\ta9, a8, 0\n");                            \
872     fprintf (STREAM, "\textui\ta9, a9, %d, 12\n",                       \
873              TARGET_BIG_ENDIAN ? 8 : 12);                               \
874     fprintf (STREAM, "\tslli\ta9, a9, 3\n");                            \
875     fprintf (STREAM, "\taddi\ta9, a9, %d\n", -MIN_FRAME_SIZE);          \
876     fprintf (STREAM, "\tsub\ta9, sp, a9\n");                            \
877     fprintf (STREAM, "\tmovsp\tsp, a9\n");                              \
878                                                                         \
879     /* restore the return address */                                    \
880     fprintf (STREAM, "\tmov\ta0, a10\n");                               \
881                                                                         \
882     /* jump to the instruction following the entry */                   \
883     fprintf (STREAM, "\taddi\ta8, a8, 3\n");                            \
884     fprintf (STREAM, "\tjx\ta8\n");                                     \
885     fprintf (STREAM, "\t.end no-generics\n");                           \
886   } while (0)
887
888 /* Size in bytes of the trampoline, as an integer.  */
889 #define TRAMPOLINE_SIZE 59
890
891 /* Alignment required for trampolines, in bits.  */
892 #define TRAMPOLINE_ALIGNMENT (32)
893
894 /* A C statement to initialize the variable parts of a trampoline.  */
895 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                        \
896   do {                                                                  \
897     rtx addr = ADDR;                                                    \
898     emit_move_insn (gen_rtx_MEM (SImode, plus_constant (addr, 12)), CHAIN); \
899     emit_move_insn (gen_rtx_MEM (SImode, plus_constant (addr, 16)), FUNC); \
900     emit_library_call (gen_rtx_SYMBOL_REF (Pmode, "__xtensa_sync_caches"), \
901                        0, VOIDmode, 1, addr, Pmode);                    \
902   } while (0)
903
904 /* Implement `va_start' for varargs and stdarg.  */
905 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
906   xtensa_va_start (valist, nextarg)
907
908 /* Implement `va_arg'.  */
909 #define EXPAND_BUILTIN_VA_ARG(valist, type) \
910   xtensa_va_arg (valist, type)
911
912 /* If defined, a C expression that produces the machine-specific code
913    to setup the stack so that arbitrary frames can be accessed.
914
915    On Xtensa, a stack back-trace must always begin from the stack pointer,
916    so that the register overflow save area can be located.  However, the
917    stack-walking code in GCC always begins from the hard_frame_pointer
918    register, not the stack pointer.  The frame pointer is usually equal
919    to the stack pointer, but the __builtin_return_address and
920    __builtin_frame_address functions will not work if count > 0 and
921    they are called from a routine that uses alloca.  These functions
922    are not guaranteed to work at all if count > 0 so maybe that is OK.
923
924    A nicer solution would be to allow the architecture-specific files to
925    specify whether to start from the stack pointer or frame pointer.  That
926    would also allow us to skip the machine->accesses_prev_frame stuff that
927    we currently need to ensure that there is a frame pointer when these
928    builtin functions are used.  */
929
930 #define SETUP_FRAME_ADDRESSES  xtensa_setup_frame_addresses
931
932 /* A C expression whose value is RTL representing the address in a
933    stack frame where the pointer to the caller's frame is stored.
934    Assume that FRAMEADDR is an RTL expression for the address of the
935    stack frame itself.
936
937    For Xtensa, there is no easy way to get the frame pointer if it is
938    not equivalent to the stack pointer.  Moreover, the result of this
939    macro is used for continuing to walk back up the stack, so it must
940    return the stack pointer address.  Thus, there is some inconsistency
941    here in that __builtin_frame_address will return the frame pointer
942    when count == 0 and the stack pointer when count > 0.  */
943
944 #define DYNAMIC_CHAIN_ADDRESS(frame)                                    \
945   gen_rtx_PLUS (Pmode, frame, GEN_INT (-3 * UNITS_PER_WORD))
946
947 /* Define this if the return address of a particular stack frame is
948    accessed from the frame pointer of the previous stack frame.  */
949 #define RETURN_ADDR_IN_PREVIOUS_FRAME
950
951 /* A C expression whose value is RTL representing the value of the
952    return address for the frame COUNT steps up from the current
953    frame, after the prologue.  */
954 #define RETURN_ADDR_RTX  xtensa_return_addr
955
956 /* Addressing modes, and classification of registers for them.  */
957
958 /* C expressions which are nonzero if register number NUM is suitable
959    for use as a base or index register in operand addresses.  It may
960    be either a suitable hard register or a pseudo register that has
961    been allocated such a hard register. The difference between an
962    index register and a base register is that the index register may
963    be scaled.  */
964
965 #define REGNO_OK_FOR_BASE_P(NUM) \
966   (GP_REG_P (NUM) || GP_REG_P ((unsigned) reg_renumber[NUM]))
967
968 #define REGNO_OK_FOR_INDEX_P(NUM) 0
969
970 /* C expressions that are nonzero if X (assumed to be a `reg' RTX) is
971    valid for use as a base or index register.  For hard registers, it
972    should always accept those which the hardware permits and reject
973    the others.  Whether the macro accepts or rejects pseudo registers
974    must be controlled by `REG_OK_STRICT'.  This usually requires two
975    variant definitions, of which `REG_OK_STRICT' controls the one
976    actually used. The difference between an index register and a base
977    register is that the index register may be scaled.  */
978
979 #ifdef REG_OK_STRICT
980
981 #define REG_OK_FOR_INDEX_P(X) 0
982 #define REG_OK_FOR_BASE_P(X) \
983   REGNO_OK_FOR_BASE_P (REGNO (X))
984
985 #else /* !REG_OK_STRICT */
986
987 #define REG_OK_FOR_INDEX_P(X) 0
988 #define REG_OK_FOR_BASE_P(X) \
989   ((REGNO (X) >= FIRST_PSEUDO_REGISTER) || (GP_REG_P (REGNO (X))))
990
991 #endif /* !REG_OK_STRICT */
992
993 /* Maximum number of registers that can appear in a valid memory address.  */
994 #define MAX_REGS_PER_ADDRESS 1
995
996 /* Identify valid Xtensa addresses.  */
997 #define GO_IF_LEGITIMATE_ADDRESS(MODE, ADDR, LABEL)                     \
998   do {                                                                  \
999     rtx xinsn = (ADDR);                                                 \
1000                                                                         \
1001     /* allow constant pool addresses */                                 \
1002     if ((MODE) != BLKmode && GET_MODE_SIZE (MODE) >= UNITS_PER_WORD     \
1003         && !TARGET_CONST16 && constantpool_address_p (xinsn))           \
1004       goto LABEL;                                                       \
1005                                                                         \
1006     while (GET_CODE (xinsn) == SUBREG)                                  \
1007       xinsn = SUBREG_REG (xinsn);                                       \
1008                                                                         \
1009     /* allow base registers */                                          \
1010     if (GET_CODE (xinsn) == REG && REG_OK_FOR_BASE_P (xinsn))           \
1011       goto LABEL;                                                       \
1012                                                                         \
1013     /* check for "register + offset" addressing */                      \
1014     if (GET_CODE (xinsn) == PLUS)                                       \
1015       {                                                                 \
1016         rtx xplus0 = XEXP (xinsn, 0);                                   \
1017         rtx xplus1 = XEXP (xinsn, 1);                                   \
1018         enum rtx_code code0;                                            \
1019         enum rtx_code code1;                                            \
1020                                                                         \
1021         while (GET_CODE (xplus0) == SUBREG)                             \
1022           xplus0 = SUBREG_REG (xplus0);                                 \
1023         code0 = GET_CODE (xplus0);                                      \
1024                                                                         \
1025         while (GET_CODE (xplus1) == SUBREG)                             \
1026           xplus1 = SUBREG_REG (xplus1);                                 \
1027         code1 = GET_CODE (xplus1);                                      \
1028                                                                         \
1029         /* swap operands if necessary so the register is first */       \
1030         if (code0 != REG && code1 == REG)                               \
1031           {                                                             \
1032             xplus0 = XEXP (xinsn, 1);                                   \
1033             xplus1 = XEXP (xinsn, 0);                                   \
1034             code0 = GET_CODE (xplus0);                                  \
1035             code1 = GET_CODE (xplus1);                                  \
1036           }                                                             \
1037                                                                         \
1038         if (code0 == REG && REG_OK_FOR_BASE_P (xplus0)                  \
1039             && code1 == CONST_INT                                       \
1040             && xtensa_mem_offset (INTVAL (xplus1), (MODE)))             \
1041           {                                                             \
1042             goto LABEL;                                                 \
1043           }                                                             \
1044       }                                                                 \
1045   } while (0)
1046
1047 /* A C expression that is 1 if the RTX X is a constant which is a
1048    valid address.  This is defined to be the same as 'CONSTANT_P (X)',
1049    but rejecting CONST_DOUBLE.  */
1050 #define CONSTANT_ADDRESS_P(X)                                           \
1051   ((GET_CODE (X) == LABEL_REF || GET_CODE (X) == SYMBOL_REF             \
1052     || GET_CODE (X) == CONST_INT || GET_CODE (X) == HIGH                \
1053     || (GET_CODE (X) == CONST)))
1054
1055 /* Nonzero if the constant value X is a legitimate general operand.
1056    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1057 #define LEGITIMATE_CONSTANT_P(X) 1
1058
1059 /* A C expression that is nonzero if X is a legitimate immediate
1060    operand on the target machine when generating position independent
1061    code.  */
1062 #define LEGITIMATE_PIC_OPERAND_P(X)                                     \
1063   ((GET_CODE (X) != SYMBOL_REF                                          \
1064     || (SYMBOL_REF_LOCAL_P (X) && !SYMBOL_REF_EXTERNAL_P (X)))          \
1065    && GET_CODE (X) != LABEL_REF                                         \
1066    && GET_CODE (X) != CONST)
1067
1068 /* Tell GCC how to use ADDMI to generate addresses.  */
1069 #define LEGITIMIZE_ADDRESS(X, OLDX, MODE, WIN)                          \
1070   do {                                                                  \
1071     rtx xinsn = (X);                                                    \
1072     if (GET_CODE (xinsn) == PLUS)                                       \
1073       {                                                                 \
1074         rtx plus0 = XEXP (xinsn, 0);                                    \
1075         rtx plus1 = XEXP (xinsn, 1);                                    \
1076                                                                         \
1077         if (GET_CODE (plus0) != REG && GET_CODE (plus1) == REG)         \
1078           {                                                             \
1079             plus0 = XEXP (xinsn, 1);                                    \
1080             plus1 = XEXP (xinsn, 0);                                    \
1081           }                                                             \
1082                                                                         \
1083         if (GET_CODE (plus0) == REG                                     \
1084             && GET_CODE (plus1) == CONST_INT                            \
1085             && !xtensa_mem_offset (INTVAL (plus1), MODE)                \
1086             && !xtensa_simm8 (INTVAL (plus1))                           \
1087             && xtensa_mem_offset (INTVAL (plus1) & 0xff, MODE)          \
1088             && xtensa_simm8x256 (INTVAL (plus1) & ~0xff))               \
1089           {                                                             \
1090             rtx temp = gen_reg_rtx (Pmode);                             \
1091             emit_insn (gen_rtx_SET (Pmode, temp,                        \
1092                                 gen_rtx_PLUS (Pmode, plus0,             \
1093                                          GEN_INT (INTVAL (plus1) & ~0xff)))); \
1094             (X) = gen_rtx_PLUS (Pmode, temp,                            \
1095                            GEN_INT (INTVAL (plus1) & 0xff));            \
1096             goto WIN;                                                   \
1097           }                                                             \
1098       }                                                                 \
1099   } while (0)
1100
1101
1102 /* Treat constant-pool references as "mode dependent" since they can
1103    only be accessed with SImode loads.  This works around a bug in the
1104    combiner where a constant pool reference is temporarily converted
1105    to an HImode load, which is then assumed to zero-extend based on
1106    our definition of LOAD_EXTEND_OP.  This is wrong because the high
1107    bits of a 16-bit value in the constant pool are now sign-extended
1108    by default.  */
1109
1110 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR, LABEL)                       \
1111   do {                                                                  \
1112     if (constantpool_address_p (ADDR))                                  \
1113       goto LABEL;                                                       \
1114   } while (0)
1115
1116 /* Specify the machine mode that this machine uses
1117    for the index in the tablejump instruction.  */
1118 #define CASE_VECTOR_MODE (SImode)
1119
1120 /* Define this as 1 if 'char' should by default be signed; else as 0.  */
1121 #define DEFAULT_SIGNED_CHAR 0
1122
1123 /* Max number of bytes we can move from memory to memory
1124    in one reasonably fast instruction.  */
1125 #define MOVE_MAX 4
1126 #define MAX_MOVE_MAX 4
1127
1128 /* Prefer word-sized loads.  */
1129 #define SLOW_BYTE_ACCESS 1
1130
1131 /* Shift instructions ignore all but the low-order few bits.  */
1132 #define SHIFT_COUNT_TRUNCATED 1
1133
1134 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
1135    is done just by pretending it is already truncated.  */
1136 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
1137
1138 /* Specify the machine mode that pointers have.
1139    After generation of rtl, the compiler makes no further distinction
1140    between pointers and any other objects of this machine mode.  */
1141 #define Pmode SImode
1142
1143 /* A function address in a call instruction is a word address (for
1144    indexing purposes) so give the MEM rtx a words's mode.  */
1145 #define FUNCTION_MODE SImode
1146
1147 /* A C expression for the cost of moving data from a register in
1148    class FROM to one in class TO.  The classes are expressed using
1149    the enumeration values such as 'GENERAL_REGS'.  A value of 2 is
1150    the default; other values are interpreted relative to that.  */
1151 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
1152   (((FROM) == (TO) && (FROM) != BR_REGS && (TO) != BR_REGS)             \
1153    ? 2                                                                  \
1154    : (reg_class_subset_p ((FROM), AR_REGS)                              \
1155       && reg_class_subset_p ((TO), AR_REGS)                             \
1156       ? 2                                                               \
1157       : (reg_class_subset_p ((FROM), AR_REGS)                           \
1158          && (TO) == ACC_REG                                             \
1159          ? 3                                                            \
1160          : ((FROM) == ACC_REG                                           \
1161             && reg_class_subset_p ((TO), AR_REGS)                       \
1162             ? 3                                                         \
1163             : 10))))
1164
1165 #define MEMORY_MOVE_COST(MODE, CLASS, IN) 4
1166
1167 #define BRANCH_COST 3
1168
1169 /* Optionally define this if you have added predicates to
1170    'MACHINE.c'.  This macro is called within an initializer of an
1171    array of structures.  The first field in the structure is the
1172    name of a predicate and the second field is an array of rtl
1173    codes.  For each predicate, list all rtl codes that can be in
1174    expressions matched by the predicate.  The list should have a
1175    trailing comma.  */
1176
1177 #define PREDICATE_CODES                                                 \
1178   {"add_operand",               { REG, CONST_INT, SUBREG }},            \
1179   {"arith_operand",             { REG, CONST_INT, SUBREG }},            \
1180   {"nonimmed_operand",          { REG, SUBREG, MEM }},                  \
1181   {"mem_operand",               { MEM }},                               \
1182   {"mask_operand",              { REG, CONST_INT, SUBREG }},            \
1183   {"extui_fldsz_operand",       { CONST_INT }},                         \
1184   {"sext_fldsz_operand",        { CONST_INT }},                         \
1185   {"lsbitnum_operand",          { CONST_INT }},                         \
1186   {"fpmem_offset_operand",      { CONST_INT }},                         \
1187   {"sext_operand",              { REG, SUBREG, MEM }},                  \
1188   {"branch_operand",            { REG, CONST_INT, SUBREG }},            \
1189   {"ubranch_operand",           { REG, CONST_INT, SUBREG }},            \
1190   {"call_insn_operand",         { CONST_INT, CONST, SYMBOL_REF, REG }}, \
1191   {"move_operand",              { REG, SUBREG, MEM, CONST_INT, CONST_DOUBLE, \
1192                                   CONST, SYMBOL_REF, LABEL_REF }},      \
1193   {"const_float_1_operand",     { CONST_DOUBLE }},                      \
1194   {"branch_operator",           { EQ, NE, LT, GE }},                    \
1195   {"ubranch_operator",          { LTU, GEU }},                          \
1196   {"boolean_operator",          { EQ, NE }},
1197
1198 /* Control the assembler format that we output.  */
1199
1200 /* How to refer to registers in assembler output.
1201    This sequence is indexed by compiler's hard-register-number (see above).  */
1202 #define REGISTER_NAMES                                                  \
1203 {                                                                       \
1204   "a0",   "sp",   "a2",   "a3",   "a4",   "a5",   "a6",   "a7",         \
1205   "a8",   "a9",   "a10",  "a11",  "a12",  "a13",  "a14",  "a15",        \
1206   "fp",   "argp", "b0",                                                 \
1207   "f0",   "f1",   "f2",   "f3",   "f4",   "f5",   "f6",   "f7",         \
1208   "f8",   "f9",   "f10",  "f11",  "f12",  "f13",  "f14",  "f15",        \
1209   "acc"                                                                 \
1210 }
1211
1212 /* If defined, a C initializer for an array of structures containing a
1213    name and a register number.  This macro defines additional names
1214    for hard registers, thus allowing the 'asm' option in declarations
1215    to refer to registers using alternate names.  */
1216 #define ADDITIONAL_REGISTER_NAMES                                       \
1217 {                                                                       \
1218   { "a1",        1 + GP_REG_FIRST }                                     \
1219 }
1220
1221 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
1222 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
1223
1224 /* Recognize machine-specific patterns that may appear within
1225    constants.  Used for PIC-specific UNSPECs.  */
1226 #define OUTPUT_ADDR_CONST_EXTRA(STREAM, X, FAIL)                        \
1227   do {                                                                  \
1228     if (flag_pic && GET_CODE (X) == UNSPEC && XVECLEN ((X), 0) == 1)    \
1229       {                                                                 \
1230         switch (XINT ((X), 1))                                          \
1231           {                                                             \
1232           case UNSPEC_PLT:                                              \
1233             output_addr_const ((STREAM), XVECEXP ((X), 0, 0));          \
1234             fputs ("@PLT", (STREAM));                                   \
1235             break;                                                      \
1236           default:                                                      \
1237             goto FAIL;                                                  \
1238           }                                                             \
1239         break;                                                          \
1240       }                                                                 \
1241     else                                                                \
1242       goto FAIL;                                                        \
1243   } while (0)
1244
1245 /* Globalizing directive for a label.  */
1246 #define GLOBAL_ASM_OP "\t.global\t"
1247
1248 /* Declare an uninitialized external linkage data object.  */
1249 #define ASM_OUTPUT_ALIGNED_BSS(FILE, DECL, NAME, SIZE, ALIGN) \
1250   asm_output_aligned_bss (FILE, DECL, NAME, SIZE, ALIGN)
1251
1252 /* This is how to output an element of a case-vector that is absolute.  */
1253 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
1254   fprintf (STREAM, "%s%sL%u\n", integer_asm_op (4, TRUE),               \
1255            LOCAL_LABEL_PREFIX, VALUE)
1256
1257 /* This is how to output an element of a case-vector that is relative.
1258    This is used for pc-relative code.  */
1259 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
1260   do {                                                                  \
1261     fprintf (STREAM, "%s%sL%u-%sL%u\n", integer_asm_op (4, TRUE),       \
1262              LOCAL_LABEL_PREFIX, (VALUE),                               \
1263              LOCAL_LABEL_PREFIX, (REL));                                \
1264   } while (0)
1265
1266 /* This is how to output an assembler line that says to advance the
1267    location counter to a multiple of 2**LOG bytes.  */
1268 #define ASM_OUTPUT_ALIGN(STREAM, LOG)                                   \
1269   do {                                                                  \
1270     if ((LOG) != 0)                                                     \
1271       fprintf (STREAM, "\t.align\t%d\n", 1 << (LOG));                   \
1272   } while (0)
1273
1274 /* Indicate that jump tables go in the text section.  This is
1275    necessary when compiling PIC code.  */
1276 #define JUMP_TABLES_IN_TEXT_SECTION (flag_pic)
1277
1278
1279 /* Define the strings to put out for each section in the object file.  */
1280 #define TEXT_SECTION_ASM_OP     "\t.text"
1281 #define DATA_SECTION_ASM_OP     "\t.data"
1282 #define BSS_SECTION_ASM_OP      "\t.section\t.bss"
1283
1284
1285 /* Define output to appear before the constant pool.  If the function
1286    has been assigned to a specific ELF section, or if it goes into a
1287    unique section, set the name of that section to be the literal
1288    prefix.  */
1289 #define ASM_OUTPUT_POOL_PROLOGUE(FILE, FUNNAME, FUNDECL, SIZE)          \
1290   do {                                                                  \
1291     tree fnsection;                                                     \
1292     resolve_unique_section ((FUNDECL), 0, flag_function_sections);      \
1293     fnsection = DECL_SECTION_NAME (FUNDECL);                            \
1294     if (fnsection != NULL_TREE)                                         \
1295       {                                                                 \
1296         const char *fnsectname = TREE_STRING_POINTER (fnsection);       \
1297         fprintf (FILE, "\t.begin\tliteral_prefix %s\n",                 \
1298                  strcmp (fnsectname, ".text") ? fnsectname : "");       \
1299       }                                                                 \
1300     if ((SIZE) > 0)                                                     \
1301       {                                                                 \
1302         function_section (FUNDECL);                                     \
1303         fprintf (FILE, "\t.literal_position\n");                        \
1304       }                                                                 \
1305   } while (0)
1306
1307
1308 /* Define code to write out the ".end literal_prefix" directive for a
1309    function in a special section.  This is appended to the standard ELF
1310    code for ASM_DECLARE_FUNCTION_SIZE.  */
1311 #define XTENSA_DECLARE_FUNCTION_SIZE(FILE, FNAME, DECL)                 \
1312   if (DECL_SECTION_NAME (DECL) != NULL_TREE)                            \
1313     fprintf (FILE, "\t.end\tliteral_prefix\n")
1314
1315 /* A C statement (with or without semicolon) to output a constant in
1316    the constant pool, if it needs special treatment.  */
1317 #define ASM_OUTPUT_SPECIAL_POOL_ENTRY(FILE, X, MODE, ALIGN, LABELNO, JUMPTO) \
1318   do {                                                                  \
1319     xtensa_output_literal (FILE, X, MODE, LABELNO);                     \
1320     goto JUMPTO;                                                        \
1321   } while (0)
1322
1323 /* How to start an assembler comment.  */
1324 #define ASM_COMMENT_START "#"
1325
1326 /* Exception handling TODO!! */
1327 #define DWARF_UNWIND_INFO 0
1328
1329 /* Xtensa constant pool breaks the devices in crtstuff.c to control
1330    section in where code resides.  We have to write it as asm code.  Use
1331    a MOVI and let the assembler relax it -- for the .init and .fini
1332    sections, the assembler knows to put the literal in the right
1333    place.  */
1334 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC) \
1335     asm (SECTION_OP "\n\
1336         movi\ta8, " USER_LABEL_PREFIX #FUNC "\n\
1337         callx8\ta8\n" \
1338         TEXT_SECTION_ASM_OP);