OSDN Git Service

gcc:
[pf3gnuchains/gcc-fork.git] / gcc / config / sparc / sparc.h
1 /* Definitions of target machine for GNU compiler, for Sun SPARC.
2    Copyright (C) 1987, 1988, 1989, 1992, 1994, 1995, 1996, 1997, 1998, 1999
3    2000, 2001, 2002, 2003, 2004, 2005 Free Software Foundation, Inc.
4    Contributed by Michael Tiemann (tiemann@cygnus.com).
5    64-bit SPARC-V9 support by Michael Tiemann, Jim Wilson, and Doug Evans,
6    at Cygnus Support.
7
8 This file is part of GCC.
9
10 GCC is free software; you can redistribute it and/or modify
11 it under the terms of the GNU General Public License as published by
12 the Free Software Foundation; either version 2, or (at your option)
13 any later version.
14
15 GCC is distributed in the hope that it will be useful,
16 but WITHOUT ANY WARRANTY; without even the implied warranty of
17 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18 GNU General Public License for more details.
19
20 You should have received a copy of the GNU General Public License
21 along with GCC; see the file COPYING.  If not, write to
22 the Free Software Foundation, 59 Temple Place - Suite 330,
23 Boston, MA 02111-1307, USA.  */
24
25 /* Note that some other tm.h files include this one and then override
26    whatever definitions are necessary.  */
27
28 /* Define the specific costs for a given cpu */
29
30 struct processor_costs {
31   /* Integer load */
32   const int int_load;
33
34   /* Integer signed load */
35   const int int_sload;
36
37   /* Integer zeroed load */
38   const int int_zload;
39
40   /* Float load */
41   const int float_load;
42
43   /* fmov, fneg, fabs */
44   const int float_move;
45
46   /* fadd, fsub */
47   const int float_plusminus;
48
49   /* fcmp */
50   const int float_cmp;
51
52   /* fmov, fmovr */
53   const int float_cmove;
54
55   /* fmul */
56   const int float_mul;
57
58   /* fdivs */
59   const int float_div_sf;
60
61   /* fdivd */
62   const int float_div_df;
63
64   /* fsqrts */
65   const int float_sqrt_sf;
66
67   /* fsqrtd */
68   const int float_sqrt_df;
69
70   /* umul/smul */
71   const int int_mul;
72
73   /* mulX */
74   const int int_mulX;
75
76   /* integer multiply cost for each bit set past the most
77      significant 3, so the formula for multiply cost becomes:
78
79         if (rs1 < 0)
80           highest_bit = highest_clear_bit(rs1);
81         else
82           highest_bit = highest_set_bit(rs1);
83         if (highest_bit < 3)
84           highest_bit = 3;
85         cost = int_mul{,X} + ((highest_bit - 3) / int_mul_bit_factor);
86
87      A value of zero indicates that the multiply costs is fixed,
88      and not variable.  */
89   const int int_mul_bit_factor;
90
91   /* udiv/sdiv */
92   const int int_div;
93
94   /* divX */
95   const int int_divX;
96
97   /* movcc, movr */
98   const int int_cmove;
99
100   /* penalty for shifts, due to scheduling rules etc. */
101   const int shift_penalty;
102 };
103
104 extern const struct processor_costs *sparc_costs;
105
106 /* Target CPU builtins.  FIXME: Defining sparc is for the benefit of
107    Solaris only; otherwise just define __sparc__.  Sadly the headers
108    are such a mess there is no Solaris-specific header.  */
109 #define TARGET_CPU_CPP_BUILTINS()               \
110   do                                            \
111     {                                           \
112         builtin_define_std ("sparc");           \
113         if (TARGET_64BIT)                       \
114           {                                     \
115             builtin_assert ("cpu=sparc64");     \
116             builtin_assert ("machine=sparc64"); \
117           }                                     \
118         else                                    \
119           {                                     \
120             builtin_assert ("cpu=sparc");       \
121             builtin_assert ("machine=sparc");   \
122           }                                     \
123     }                                           \
124   while (0)
125
126 /* Specify this in a cover file to provide bi-architecture (32/64) support.  */
127 /* #define SPARC_BI_ARCH */
128
129 /* Macro used later in this file to determine default architecture.  */
130 #define DEFAULT_ARCH32_P ((TARGET_DEFAULT & MASK_64BIT) == 0)
131
132 /* TARGET_ARCH{32,64} are the main macros to decide which of the two
133    architectures to compile for.  We allow targets to choose compile time or
134    runtime selection.  */
135 #ifdef IN_LIBGCC2
136 #if defined(__sparcv9) || defined(__arch64__)
137 #define TARGET_ARCH32 0
138 #else
139 #define TARGET_ARCH32 1
140 #endif /* sparc64 */
141 #else
142 #ifdef SPARC_BI_ARCH
143 #define TARGET_ARCH32 (! TARGET_64BIT)
144 #else
145 #define TARGET_ARCH32 (DEFAULT_ARCH32_P)
146 #endif /* SPARC_BI_ARCH */
147 #endif /* IN_LIBGCC2 */
148 #define TARGET_ARCH64 (! TARGET_ARCH32)
149
150 /* Code model selection in 64-bit environment.
151
152    The machine mode used for addresses is 32-bit wide:
153
154    TARGET_CM_32:     32-bit address space.
155                      It is the code model used when generating 32-bit code.
156
157    The machine mode used for addresses is 64-bit wide:
158
159    TARGET_CM_MEDLOW: 32-bit address space.
160                      The executable must be in the low 32 bits of memory.
161                      This avoids generating %uhi and %ulo terms.  Programs
162                      can be statically or dynamically linked.
163
164    TARGET_CM_MEDMID: 44-bit address space.
165                      The executable must be in the low 44 bits of memory,
166                      and the %[hml]44 terms are used.  The text and data
167                      segments have a maximum size of 2GB (31-bit span).
168                      The maximum offset from any instruction to the label
169                      _GLOBAL_OFFSET_TABLE_ is 2GB (31-bit span).
170
171    TARGET_CM_MEDANY: 64-bit address space.
172                      The text and data segments have a maximum size of 2GB
173                      (31-bit span) and may be located anywhere in memory.
174                      The maximum offset from any instruction to the label
175                      _GLOBAL_OFFSET_TABLE_ is 2GB (31-bit span).
176
177    TARGET_CM_EMBMEDANY: 64-bit address space.
178                      The text and data segments have a maximum size of 2GB
179                      (31-bit span) and may be located anywhere in memory.
180                      The global register %g4 contains the start address of
181                      the data segment.  Programs are statically linked and
182                      PIC is not supported.
183
184    Different code models are not supported in 32-bit environment.  */
185
186 enum cmodel {
187   CM_32,
188   CM_MEDLOW,
189   CM_MEDMID,
190   CM_MEDANY,
191   CM_EMBMEDANY
192 };
193
194 /* Value of -mcmodel specified by user.  */
195 extern const char *sparc_cmodel_string;
196 /* One of CM_FOO.  */
197 extern enum cmodel sparc_cmodel;
198
199 /* V9 code model selection.  */
200 #define TARGET_CM_MEDLOW    (sparc_cmodel == CM_MEDLOW)
201 #define TARGET_CM_MEDMID    (sparc_cmodel == CM_MEDMID)
202 #define TARGET_CM_MEDANY    (sparc_cmodel == CM_MEDANY)
203 #define TARGET_CM_EMBMEDANY (sparc_cmodel == CM_EMBMEDANY)
204
205 #define SPARC_DEFAULT_CMODEL CM_32
206
207 /* The SPARC-V9 architecture defines a relaxed memory ordering model (RMO)
208    which requires the following macro to be true if enabled.  Prior to V9,
209    there are no instructions to even talk about memory synchronization.
210    Note that the UltraSPARC III processors don't implement RMO, unlike the
211    UltraSPARC II processors.
212
213    Default to false; for example, Solaris never enables RMO, only ever uses
214    total memory ordering (TMO).  */
215 #define SPARC_RELAXED_ORDERING false
216
217 /* Do not use the .note.GNU-stack convention by default.  */
218 #define NEED_INDICATE_EXEC_STACK 0
219
220 /* This is call-clobbered in the normal ABI, but is reserved in the
221    home grown (aka upward compatible) embedded ABI.  */
222 #define EMBMEDANY_BASE_REG "%g4"
223 \f
224 /* Values of TARGET_CPU_DEFAULT, set via -D in the Makefile,
225    and specified by the user via --with-cpu=foo.
226    This specifies the cpu implementation, not the architecture size.  */
227 /* Note that TARGET_CPU_v9 is assumed to start the list of 64-bit
228    capable cpu's.  */
229 #define TARGET_CPU_sparc        0
230 #define TARGET_CPU_v7           0       /* alias for previous */
231 #define TARGET_CPU_sparclet     1
232 #define TARGET_CPU_sparclite    2
233 #define TARGET_CPU_v8           3       /* generic v8 implementation */
234 #define TARGET_CPU_supersparc   4
235 #define TARGET_CPU_hypersparc   5
236 #define TARGET_CPU_sparc86x     6
237 #define TARGET_CPU_sparclite86x 6
238 #define TARGET_CPU_v9           7       /* generic v9 implementation */
239 #define TARGET_CPU_sparcv9      7       /* alias */
240 #define TARGET_CPU_sparc64      7       /* alias */
241 #define TARGET_CPU_ultrasparc   8
242 #define TARGET_CPU_ultrasparc3  9
243
244 #if TARGET_CPU_DEFAULT == TARGET_CPU_v9 \
245  || TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc \
246  || TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc3
247
248 #define CPP_CPU32_DEFAULT_SPEC ""
249 #define ASM_CPU32_DEFAULT_SPEC ""
250
251 #if TARGET_CPU_DEFAULT == TARGET_CPU_v9
252 /* ??? What does Sun's CC pass?  */
253 #define CPP_CPU64_DEFAULT_SPEC "-D__sparc_v9__"
254 /* ??? It's not clear how other assemblers will handle this, so by default
255    use GAS.  Sun's Solaris assembler recognizes -xarch=v8plus, but this case
256    is handled in sol2.h.  */
257 #define ASM_CPU64_DEFAULT_SPEC "-Av9"
258 #endif
259 #if TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc
260 #define CPP_CPU64_DEFAULT_SPEC "-D__sparc_v9__"
261 #define ASM_CPU64_DEFAULT_SPEC "-Av9a"
262 #endif
263 #if TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc3
264 #define CPP_CPU64_DEFAULT_SPEC "-D__sparc_v9__"
265 #define ASM_CPU64_DEFAULT_SPEC "-Av9b"
266 #endif
267
268 #else
269
270 #define CPP_CPU64_DEFAULT_SPEC ""
271 #define ASM_CPU64_DEFAULT_SPEC ""
272
273 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparc \
274  || TARGET_CPU_DEFAULT == TARGET_CPU_v8
275 #define CPP_CPU32_DEFAULT_SPEC ""
276 #define ASM_CPU32_DEFAULT_SPEC ""
277 #endif
278
279 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparclet
280 #define CPP_CPU32_DEFAULT_SPEC "-D__sparclet__"
281 #define ASM_CPU32_DEFAULT_SPEC "-Asparclet"
282 #endif
283
284 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparclite
285 #define CPP_CPU32_DEFAULT_SPEC "-D__sparclite__"
286 #define ASM_CPU32_DEFAULT_SPEC "-Asparclite"
287 #endif
288
289 #if TARGET_CPU_DEFAULT == TARGET_CPU_supersparc
290 #define CPP_CPU32_DEFAULT_SPEC "-D__supersparc__ -D__sparc_v8__"
291 #define ASM_CPU32_DEFAULT_SPEC ""
292 #endif
293
294 #if TARGET_CPU_DEFAULT == TARGET_CPU_hypersparc
295 #define CPP_CPU32_DEFAULT_SPEC "-D__hypersparc__ -D__sparc_v8__"
296 #define ASM_CPU32_DEFAULT_SPEC ""
297 #endif
298
299 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparclite86x
300 #define CPP_CPU32_DEFAULT_SPEC "-D__sparclite86x__"
301 #define ASM_CPU32_DEFAULT_SPEC "-Asparclite"
302 #endif
303
304 #endif
305
306 #if !defined(CPP_CPU32_DEFAULT_SPEC) || !defined(CPP_CPU64_DEFAULT_SPEC)
307  #error Unrecognized value in TARGET_CPU_DEFAULT.
308 #endif
309
310 #ifdef SPARC_BI_ARCH
311
312 #define CPP_CPU_DEFAULT_SPEC \
313 (DEFAULT_ARCH32_P ? "\
314 %{m64:" CPP_CPU64_DEFAULT_SPEC "} \
315 %{!m64:" CPP_CPU32_DEFAULT_SPEC "} \
316 " : "\
317 %{m32:" CPP_CPU32_DEFAULT_SPEC "} \
318 %{!m32:" CPP_CPU64_DEFAULT_SPEC "} \
319 ")
320 #define ASM_CPU_DEFAULT_SPEC \
321 (DEFAULT_ARCH32_P ? "\
322 %{m64:" ASM_CPU64_DEFAULT_SPEC "} \
323 %{!m64:" ASM_CPU32_DEFAULT_SPEC "} \
324 " : "\
325 %{m32:" ASM_CPU32_DEFAULT_SPEC "} \
326 %{!m32:" ASM_CPU64_DEFAULT_SPEC "} \
327 ")
328
329 #else /* !SPARC_BI_ARCH */
330
331 #define CPP_CPU_DEFAULT_SPEC (DEFAULT_ARCH32_P ? CPP_CPU32_DEFAULT_SPEC : CPP_CPU64_DEFAULT_SPEC)
332 #define ASM_CPU_DEFAULT_SPEC (DEFAULT_ARCH32_P ? ASM_CPU32_DEFAULT_SPEC : ASM_CPU64_DEFAULT_SPEC)
333
334 #endif /* !SPARC_BI_ARCH */
335
336 /* Define macros to distinguish architectures.  */
337
338 /* Common CPP definitions used by CPP_SPEC amongst the various targets
339    for handling -mcpu=xxx switches.  */
340 #define CPP_CPU_SPEC "\
341 %{msoft-float:-D_SOFT_FLOAT} \
342 %{mcypress:} \
343 %{msparclite:-D__sparclite__} \
344 %{mf930:-D__sparclite__} %{mf934:-D__sparclite__} \
345 %{mv8:-D__sparc_v8__} \
346 %{msupersparc:-D__supersparc__ -D__sparc_v8__} \
347 %{mcpu=sparclet:-D__sparclet__} %{mcpu=tsc701:-D__sparclet__} \
348 %{mcpu=sparclite:-D__sparclite__} \
349 %{mcpu=f930:-D__sparclite__} %{mcpu=f934:-D__sparclite__} \
350 %{mcpu=v8:-D__sparc_v8__} \
351 %{mcpu=supersparc:-D__supersparc__ -D__sparc_v8__} \
352 %{mcpu=hypersparc:-D__hypersparc__ -D__sparc_v8__} \
353 %{mcpu=sparclite86x:-D__sparclite86x__} \
354 %{mcpu=v9:-D__sparc_v9__} \
355 %{mcpu=ultrasparc:-D__sparc_v9__} \
356 %{mcpu=ultrasparc3:-D__sparc_v9__} \
357 %{!mcpu*:%{!mcypress:%{!msparclite:%{!mf930:%{!mf934:%{!mv8:%{!msupersparc:%(cpp_cpu_default)}}}}}}} \
358 "
359 #define CPP_ARCH32_SPEC ""
360 #define CPP_ARCH64_SPEC "-D__arch64__"
361
362 #define CPP_ARCH_DEFAULT_SPEC \
363 (DEFAULT_ARCH32_P ? CPP_ARCH32_SPEC : CPP_ARCH64_SPEC)
364
365 #define CPP_ARCH_SPEC "\
366 %{m32:%(cpp_arch32)} \
367 %{m64:%(cpp_arch64)} \
368 %{!m32:%{!m64:%(cpp_arch_default)}} \
369 "
370
371 /* Macros to distinguish endianness.  */
372 #define CPP_ENDIAN_SPEC "\
373 %{mlittle-endian:-D__LITTLE_ENDIAN__} \
374 %{mlittle-endian-data:-D__LITTLE_ENDIAN_DATA__}"
375
376 /* Macros to distinguish the particular subtarget.  */
377 #define CPP_SUBTARGET_SPEC ""
378
379 #define CPP_SPEC "%(cpp_cpu) %(cpp_arch) %(cpp_endian) %(cpp_subtarget)"
380
381 /* Prevent error on `-sun4' and `-target sun4' options.  */
382 /* This used to translate -dalign to -malign, but that is no good
383    because it can't turn off the usual meaning of making debugging dumps.  */
384 /* Translate old style -m<cpu> into new style -mcpu=<cpu>.
385    ??? Delete support for -m<cpu> for 2.9.  */
386
387 #define CC1_SPEC "\
388 %{sun4:} %{target:} \
389 %{mcypress:-mcpu=cypress} \
390 %{msparclite:-mcpu=sparclite} %{mf930:-mcpu=f930} %{mf934:-mcpu=f934} \
391 %{mv8:-mcpu=v8} %{msupersparc:-mcpu=supersparc} \
392 "
393
394 /* Override in target specific files.  */
395 #define ASM_CPU_SPEC "\
396 %{mcpu=sparclet:-Asparclet} %{mcpu=tsc701:-Asparclet} \
397 %{msparclite:-Asparclite} \
398 %{mf930:-Asparclite} %{mf934:-Asparclite} \
399 %{mcpu=sparclite:-Asparclite} \
400 %{mcpu=sparclite86x:-Asparclite} \
401 %{mcpu=f930:-Asparclite} %{mcpu=f934:-Asparclite} \
402 %{mv8plus:-Av8plus} \
403 %{mcpu=v9:-Av9} \
404 %{mcpu=ultrasparc:%{!mv8plus:-Av9a}} \
405 %{mcpu=ultrasparc3:%{!mv8plus:-Av9b}} \
406 %{!mcpu*:%{!mcypress:%{!msparclite:%{!mf930:%{!mf934:%{!mv8:%{!msupersparc:%(asm_cpu_default)}}}}}}} \
407 "
408
409 /* Word size selection, among other things.
410    This is what GAS uses.  Add %(asm_arch) to ASM_SPEC to enable.  */
411
412 #define ASM_ARCH32_SPEC "-32"
413 #ifdef HAVE_AS_REGISTER_PSEUDO_OP
414 #define ASM_ARCH64_SPEC "-64 -no-undeclared-regs"
415 #else
416 #define ASM_ARCH64_SPEC "-64"
417 #endif
418 #define ASM_ARCH_DEFAULT_SPEC \
419 (DEFAULT_ARCH32_P ? ASM_ARCH32_SPEC : ASM_ARCH64_SPEC)
420
421 #define ASM_ARCH_SPEC "\
422 %{m32:%(asm_arch32)} \
423 %{m64:%(asm_arch64)} \
424 %{!m32:%{!m64:%(asm_arch_default)}} \
425 "
426
427 #ifdef HAVE_AS_RELAX_OPTION
428 #define ASM_RELAX_SPEC "%{!mno-relax:-relax}"
429 #else
430 #define ASM_RELAX_SPEC ""
431 #endif
432
433 /* Special flags to the Sun-4 assembler when using pipe for input.  */
434
435 #define ASM_SPEC "\
436 %{R} %{!pg:%{!p:%{fpic|fPIC|fpie|fPIE:-k}}} %{keep-local-as-symbols:-L} \
437 %(asm_cpu) %(asm_relax)"
438
439 #define AS_NEEDS_DASH_FOR_PIPED_INPUT
440
441 /* This macro defines names of additional specifications to put in the specs
442    that can be used in various specifications like CC1_SPEC.  Its definition
443    is an initializer with a subgrouping for each command option.
444
445    Each subgrouping contains a string constant, that defines the
446    specification name, and a string constant that used by the GCC driver
447    program.
448
449    Do not define this macro if it does not need to do anything.  */
450
451 #define EXTRA_SPECS \
452   { "cpp_cpu",          CPP_CPU_SPEC },         \
453   { "cpp_cpu_default",  CPP_CPU_DEFAULT_SPEC }, \
454   { "cpp_arch32",       CPP_ARCH32_SPEC },      \
455   { "cpp_arch64",       CPP_ARCH64_SPEC },      \
456   { "cpp_arch_default", CPP_ARCH_DEFAULT_SPEC },\
457   { "cpp_arch",         CPP_ARCH_SPEC },        \
458   { "cpp_endian",       CPP_ENDIAN_SPEC },      \
459   { "cpp_subtarget",    CPP_SUBTARGET_SPEC },   \
460   { "asm_cpu",          ASM_CPU_SPEC },         \
461   { "asm_cpu_default",  ASM_CPU_DEFAULT_SPEC }, \
462   { "asm_arch32",       ASM_ARCH32_SPEC },      \
463   { "asm_arch64",       ASM_ARCH64_SPEC },      \
464   { "asm_relax",        ASM_RELAX_SPEC },       \
465   { "asm_arch_default", ASM_ARCH_DEFAULT_SPEC },\
466   { "asm_arch",         ASM_ARCH_SPEC },        \
467   SUBTARGET_EXTRA_SPECS
468
469 #define SUBTARGET_EXTRA_SPECS
470
471 /* Because libgcc can generate references back to libc (via .umul etc.) we have
472    to list libc again after the second libgcc.  */
473 #define LINK_GCC_C_SEQUENCE_SPEC "%G %L %G %L"
474
475 \f
476 #define PTRDIFF_TYPE (TARGET_ARCH64 ? "long int" : "int")
477 #define SIZE_TYPE (TARGET_ARCH64 ? "long unsigned int" : "unsigned int")
478
479 /* ??? This should be 32 bits for v9 but what can we do?  */
480 #define WCHAR_TYPE "short unsigned int"
481 #define WCHAR_TYPE_SIZE 16
482
483 /* Show we can debug even without a frame pointer.  */
484 #define CAN_DEBUG_WITHOUT_FP
485
486 /* Option handling.  */
487
488 #define OVERRIDE_OPTIONS  sparc_override_options ()
489 \f
490 /* Mask of all CPU selection flags.  */
491 #define MASK_ISA \
492 (MASK_V8 + MASK_SPARCLITE + MASK_SPARCLET + MASK_V9 + MASK_DEPRECATED_V8_INSNS)
493
494 /* TARGET_HARD_MUL: Use hardware multiply instructions but not %y.
495    TARGET_HARD_MUL32: Use hardware multiply instructions with rd %y
496    to get high 32 bits.  False in V8+ or V9 because multiply stores
497    a 64 bit result in a register.  */
498
499 #define TARGET_HARD_MUL32                               \
500   ((TARGET_V8 || TARGET_SPARCLITE                       \
501     || TARGET_SPARCLET || TARGET_DEPRECATED_V8_INSNS)   \
502    && ! TARGET_V8PLUS && TARGET_ARCH32)
503
504 #define TARGET_HARD_MUL                                 \
505   (TARGET_V8 || TARGET_SPARCLITE || TARGET_SPARCLET     \
506    || TARGET_DEPRECATED_V8_INSNS || TARGET_V8PLUS)
507
508 /* MASK_APP_REGS must always be the default because that's what
509    FIXED_REGISTERS is set to and -ffixed- is processed before
510    CONDITIONAL_REGISTER_USAGE is called (where we process -mno-app-regs).  */
511 #define TARGET_DEFAULT (MASK_APP_REGS + MASK_FPU)
512
513 /* Processor type.
514    These must match the values for the cpu attribute in sparc.md.  */
515 enum processor_type {
516   PROCESSOR_V7,
517   PROCESSOR_CYPRESS,
518   PROCESSOR_V8,
519   PROCESSOR_SUPERSPARC,
520   PROCESSOR_SPARCLITE,
521   PROCESSOR_F930,
522   PROCESSOR_F934,
523   PROCESSOR_HYPERSPARC,
524   PROCESSOR_SPARCLITE86X,
525   PROCESSOR_SPARCLET,
526   PROCESSOR_TSC701,
527   PROCESSOR_V9,
528   PROCESSOR_ULTRASPARC,
529   PROCESSOR_ULTRASPARC3
530 };
531
532 /* This is set from -m{cpu,tune}=xxx.  */
533 extern enum processor_type sparc_cpu;
534
535 /* Recast the cpu class to be the cpu attribute.
536    Every file includes us, but not every file includes insn-attr.h.  */
537 #define sparc_cpu_attr ((enum attr_cpu) sparc_cpu)
538
539 /* Support for a compile-time default CPU, et cetera.  The rules are:
540    --with-cpu is ignored if -mcpu is specified.
541    --with-tune is ignored if -mtune is specified.
542    --with-float is ignored if -mhard-float, -msoft-float, -mfpu, or -mno-fpu
543      are specified.  */
544 #define OPTION_DEFAULT_SPECS \
545   {"cpu", "%{!mcpu=*:-mcpu=%(VALUE)}" }, \
546   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
547   {"float", "%{!msoft-float:%{!mhard-float:%{!fpu:%{!no-fpu:-m%(VALUE)-float}}}}" }
548
549 /* sparc_select[0] is reserved for the default cpu.  */
550 struct sparc_cpu_select
551 {
552   const char *string;
553   const char *const name;
554   const int set_tune_p;
555   const int set_arch_p;
556 };
557
558 extern struct sparc_cpu_select sparc_select[];
559 \f
560 /* target machine storage layout */
561
562 /* Define this if most significant bit is lowest numbered
563    in instructions that operate on numbered bit-fields.  */
564 #define BITS_BIG_ENDIAN 1
565
566 /* Define this if most significant byte of a word is the lowest numbered.  */
567 #define BYTES_BIG_ENDIAN 1
568
569 /* Define this if most significant word of a multiword number is the lowest
570    numbered.  */
571 #define WORDS_BIG_ENDIAN 1
572
573 /* Define this to set the endianness to use in libgcc2.c, which can
574    not depend on target_flags.  */
575 #if defined (__LITTLE_ENDIAN__) || defined(__LITTLE_ENDIAN_DATA__)
576 #define LIBGCC2_WORDS_BIG_ENDIAN 0
577 #else
578 #define LIBGCC2_WORDS_BIG_ENDIAN 1
579 #endif
580
581 #define MAX_BITS_PER_WORD       64
582
583 /* Width of a word, in units (bytes).  */
584 #define UNITS_PER_WORD          (TARGET_ARCH64 ? 8 : 4)
585 #ifdef IN_LIBGCC2
586 #define MIN_UNITS_PER_WORD      UNITS_PER_WORD
587 #else
588 #define MIN_UNITS_PER_WORD      4
589 #endif
590
591 #define UNITS_PER_SIMD_WORD     (TARGET_VIS ? 8 : UNITS_PER_WORD)
592
593 /* Now define the sizes of the C data types.  */
594
595 #define SHORT_TYPE_SIZE         16
596 #define INT_TYPE_SIZE           32
597 #define LONG_TYPE_SIZE          (TARGET_ARCH64 ? 64 : 32)
598 #define LONG_LONG_TYPE_SIZE     64
599 #define FLOAT_TYPE_SIZE         32
600 #define DOUBLE_TYPE_SIZE        64
601 /* LONG_DOUBLE_TYPE_SIZE is defined per OS even though the
602    SPARC ABI says that it is 128-bit wide.  */
603 /* #define LONG_DOUBLE_TYPE_SIZE        128 */
604
605 /* Width in bits of a pointer.
606    See also the macro `Pmode' defined below.  */
607 #define POINTER_SIZE (TARGET_PTR64 ? 64 : 32)
608
609 /* If we have to extend pointers (only when TARGET_ARCH64 and not
610    TARGET_PTR64), we want to do it unsigned.   This macro does nothing
611    if ptr_mode and Pmode are the same.  */
612 #define POINTERS_EXTEND_UNSIGNED 1
613
614 /* For TARGET_ARCH64 we need this, as we don't have instructions
615    for arithmetic operations which do zero/sign extension at the same time,
616    so without this we end up with a srl/sra after every assignment to an
617    user variable,  which means very very bad code.  */
618 #define PROMOTE_FUNCTION_MODE(MODE, UNSIGNEDP, TYPE) \
619 if (TARGET_ARCH64                               \
620     && GET_MODE_CLASS (MODE) == MODE_INT        \
621     && GET_MODE_SIZE (MODE) < UNITS_PER_WORD)   \
622   (MODE) = word_mode;
623
624 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
625 #define PARM_BOUNDARY (TARGET_ARCH64 ? 64 : 32)
626
627 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
628 /* FIXME, this is wrong when TARGET_ARCH64 and TARGET_STACK_BIAS, because
629    then sp+2047 is 128-bit aligned so sp is really only byte-aligned.  */
630 #define STACK_BOUNDARY (TARGET_ARCH64 ? 128 : 64)
631 /* Temporary hack until the FIXME above is fixed.  This macro is used
632    only in pad_to_arg_alignment in function.c; see the comment there
633    for details about what it does.  */
634 #define SPARC_STACK_BOUNDARY_HACK (TARGET_ARCH64 && TARGET_STACK_BIAS)
635
636 /* ALIGN FRAMES on double word boundaries */
637
638 #define SPARC_STACK_ALIGN(LOC) \
639   (TARGET_ARCH64 ? (((LOC)+15) & ~15) : (((LOC)+7) & ~7))
640
641 /* Allocation boundary (in *bits*) for the code of a function.  */
642 #define FUNCTION_BOUNDARY 32
643
644 /* Alignment of field after `int : 0' in a structure.  */
645 #define EMPTY_FIELD_BOUNDARY (TARGET_ARCH64 ? 64 : 32)
646
647 /* Every structure's size must be a multiple of this.  */
648 #define STRUCTURE_SIZE_BOUNDARY 8
649
650 /* A bit-field declared as `int' forces `int' alignment for the struct.  */
651 #define PCC_BITFIELD_TYPE_MATTERS 1
652
653 /* No data type wants to be aligned rounder than this.  */
654 #define BIGGEST_ALIGNMENT (TARGET_ARCH64 ? 128 : 64)
655
656 /* The best alignment to use in cases where we have a choice.  */
657 #define FASTEST_ALIGNMENT 64
658
659 /* Define this macro as an expression for the alignment of a structure
660    (given by STRUCT as a tree node) if the alignment computed in the
661    usual way is COMPUTED and the alignment explicitly specified was
662    SPECIFIED.
663
664    The default is to use SPECIFIED if it is larger; otherwise, use
665    the smaller of COMPUTED and `BIGGEST_ALIGNMENT' */
666 #define ROUND_TYPE_ALIGN(STRUCT, COMPUTED, SPECIFIED)   \
667  (TARGET_FASTER_STRUCTS ?                               \
668   ((TREE_CODE (STRUCT) == RECORD_TYPE                   \
669     || TREE_CODE (STRUCT) == UNION_TYPE                 \
670     || TREE_CODE (STRUCT) == QUAL_UNION_TYPE)           \
671    && TYPE_FIELDS (STRUCT) != 0                         \
672      ? MAX (MAX ((COMPUTED), (SPECIFIED)), BIGGEST_ALIGNMENT) \
673      : MAX ((COMPUTED), (SPECIFIED)))                   \
674    :  MAX ((COMPUTED), (SPECIFIED)))
675
676 /* Make strings word-aligned so strcpy from constants will be faster.  */
677 #define CONSTANT_ALIGNMENT(EXP, ALIGN)  \
678   ((TREE_CODE (EXP) == STRING_CST       \
679     && (ALIGN) < FASTEST_ALIGNMENT)     \
680    ? FASTEST_ALIGNMENT : (ALIGN))
681
682 /* Make arrays of chars word-aligned for the same reasons.  */
683 #define DATA_ALIGNMENT(TYPE, ALIGN)             \
684   (TREE_CODE (TYPE) == ARRAY_TYPE               \
685    && TYPE_MODE (TREE_TYPE (TYPE)) == QImode    \
686    && (ALIGN) < FASTEST_ALIGNMENT ? FASTEST_ALIGNMENT : (ALIGN))
687
688 /* Set this nonzero if move instructions will actually fail to work
689    when given unaligned data.  */
690 #define STRICT_ALIGNMENT 1
691
692 /* Things that must be doubleword aligned cannot go in the text section,
693    because the linker fails to align the text section enough!
694    Put them in the data section.  This macro is only used in this file.  */
695 #define MAX_TEXT_ALIGN 32
696 \f
697 /* Standard register usage.  */
698
699 /* Number of actual hardware registers.
700    The hardware registers are assigned numbers for the compiler
701    from 0 to just below FIRST_PSEUDO_REGISTER.
702    All registers that the compiler knows about must be given numbers,
703    even those that are not normally considered general registers.
704
705    SPARC has 32 integer registers and 32 floating point registers.
706    64 bit SPARC has 32 additional fp regs, but the odd numbered ones are not
707    accessible.  We still account for them to simplify register computations
708    (e.g.: in CLASS_MAX_NREGS).  There are also 4 fp condition code registers, so
709    32+32+32+4 == 100.
710    Register 100 is used as the integer condition code register.
711    Register 101 is used as the soft frame pointer register.  */
712
713 #define FIRST_PSEUDO_REGISTER 102
714
715 #define SPARC_FIRST_FP_REG     32
716 /* Additional V9 fp regs.  */
717 #define SPARC_FIRST_V9_FP_REG  64
718 #define SPARC_LAST_V9_FP_REG   95
719 /* V9 %fcc[0123].  V8 uses (figuratively) %fcc0.  */
720 #define SPARC_FIRST_V9_FCC_REG 96
721 #define SPARC_LAST_V9_FCC_REG  99
722 /* V8 fcc reg.  */
723 #define SPARC_FCC_REG 96
724 /* Integer CC reg.  We don't distinguish %icc from %xcc.  */
725 #define SPARC_ICC_REG 100
726
727 /* Nonzero if REGNO is an fp reg.  */
728 #define SPARC_FP_REG_P(REGNO) \
729 ((REGNO) >= SPARC_FIRST_FP_REG && (REGNO) <= SPARC_LAST_V9_FP_REG)
730
731 /* Argument passing regs.  */
732 #define SPARC_OUTGOING_INT_ARG_FIRST 8
733 #define SPARC_INCOMING_INT_ARG_FIRST 24
734 #define SPARC_FP_ARG_FIRST           32
735
736 /* 1 for registers that have pervasive standard uses
737    and are not available for the register allocator.
738
739    On non-v9 systems:
740    g1 is free to use as temporary.
741    g2-g4 are reserved for applications.  Gcc normally uses them as
742    temporaries, but this can be disabled via the -mno-app-regs option.
743    g5 through g7 are reserved for the operating system.
744
745    On v9 systems:
746    g1,g5 are free to use as temporaries, and are free to use between calls
747    if the call is to an external function via the PLT.
748    g4 is free to use as a temporary in the non-embedded case.
749    g4 is reserved in the embedded case.
750    g2-g3 are reserved for applications.  Gcc normally uses them as
751    temporaries, but this can be disabled via the -mno-app-regs option.
752    g6-g7 are reserved for the operating system (or application in
753    embedded case).
754    ??? Register 1 is used as a temporary by the 64 bit sethi pattern, so must
755    currently be a fixed register until this pattern is rewritten.
756    Register 1 is also used when restoring call-preserved registers in large
757    stack frames.
758
759    Registers fixed in arch32 and not arch64 (or vice-versa) are marked in
760    CONDITIONAL_REGISTER_USAGE in order to properly handle -ffixed-.
761 */
762
763 #define FIXED_REGISTERS  \
764  {1, 0, 2, 2, 2, 2, 1, 1,       \
765   0, 0, 0, 0, 0, 0, 1, 0,       \
766   0, 0, 0, 0, 0, 0, 0, 0,       \
767   0, 0, 0, 0, 0, 0, 1, 1,       \
768                                 \
769   0, 0, 0, 0, 0, 0, 0, 0,       \
770   0, 0, 0, 0, 0, 0, 0, 0,       \
771   0, 0, 0, 0, 0, 0, 0, 0,       \
772   0, 0, 0, 0, 0, 0, 0, 0,       \
773                                 \
774   0, 0, 0, 0, 0, 0, 0, 0,       \
775   0, 0, 0, 0, 0, 0, 0, 0,       \
776   0, 0, 0, 0, 0, 0, 0, 0,       \
777   0, 0, 0, 0, 0, 0, 0, 0,       \
778                                 \
779   0, 0, 0, 0, 0, 1}
780
781 /* 1 for registers not available across function calls.
782    These must include the FIXED_REGISTERS and also any
783    registers that can be used without being saved.
784    The latter must include the registers where values are returned
785    and the register where structure-value addresses are passed.
786    Aside from that, you can include as many other registers as you like.  */
787
788 #define CALL_USED_REGISTERS  \
789  {1, 1, 1, 1, 1, 1, 1, 1,       \
790   1, 1, 1, 1, 1, 1, 1, 1,       \
791   0, 0, 0, 0, 0, 0, 0, 0,       \
792   0, 0, 0, 0, 0, 0, 1, 1,       \
793                                 \
794   1, 1, 1, 1, 1, 1, 1, 1,       \
795   1, 1, 1, 1, 1, 1, 1, 1,       \
796   1, 1, 1, 1, 1, 1, 1, 1,       \
797   1, 1, 1, 1, 1, 1, 1, 1,       \
798                                 \
799   1, 1, 1, 1, 1, 1, 1, 1,       \
800   1, 1, 1, 1, 1, 1, 1, 1,       \
801   1, 1, 1, 1, 1, 1, 1, 1,       \
802   1, 1, 1, 1, 1, 1, 1, 1,       \
803                                 \
804   1, 1, 1, 1, 1, 1}
805
806 /* If !TARGET_FPU, then make the fp registers and fp cc regs fixed so that
807    they won't be allocated.  */
808
809 #define CONDITIONAL_REGISTER_USAGE                              \
810 do                                                              \
811   {                                                             \
812     if (PIC_OFFSET_TABLE_REGNUM != INVALID_REGNUM)              \
813       {                                                         \
814         fixed_regs[PIC_OFFSET_TABLE_REGNUM] = 1;                \
815         call_used_regs[PIC_OFFSET_TABLE_REGNUM] = 1;            \
816       }                                                         \
817     /* If the user has passed -f{fixed,call-{used,saved}}-g5 */ \
818     /* then honor it.  */                                       \
819     if (TARGET_ARCH32 && fixed_regs[5])                         \
820       fixed_regs[5] = 1;                                        \
821     else if (TARGET_ARCH64 && fixed_regs[5] == 2)               \
822       fixed_regs[5] = 0;                                        \
823     if (! TARGET_V9)                                            \
824       {                                                         \
825         int regno;                                              \
826         for (regno = SPARC_FIRST_V9_FP_REG;                     \
827              regno <= SPARC_LAST_V9_FP_REG;                     \
828              regno++)                                           \
829           fixed_regs[regno] = 1;                                \
830         /* %fcc0 is used by v8 and v9.  */                      \
831         for (regno = SPARC_FIRST_V9_FCC_REG + 1;                \
832              regno <= SPARC_LAST_V9_FCC_REG;                    \
833              regno++)                                           \
834           fixed_regs[regno] = 1;                                \
835       }                                                         \
836     if (! TARGET_FPU)                                           \
837       {                                                         \
838         int regno;                                              \
839         for (regno = 32; regno < SPARC_LAST_V9_FCC_REG; regno++) \
840           fixed_regs[regno] = 1;                                \
841       }                                                         \
842     /* If the user has passed -f{fixed,call-{used,saved}}-g2 */ \
843     /* then honor it.  Likewise with g3 and g4.  */             \
844     if (fixed_regs[2] == 2)                                     \
845       fixed_regs[2] = ! TARGET_APP_REGS;                        \
846     if (fixed_regs[3] == 2)                                     \
847       fixed_regs[3] = ! TARGET_APP_REGS;                        \
848     if (TARGET_ARCH32 && fixed_regs[4] == 2)                    \
849       fixed_regs[4] = ! TARGET_APP_REGS;                        \
850     else if (TARGET_CM_EMBMEDANY)                               \
851       fixed_regs[4] = 1;                                        \
852     else if (fixed_regs[4] == 2)                                \
853       fixed_regs[4] = 0;                                        \
854   }                                                             \
855 while (0)
856
857 /* Return number of consecutive hard regs needed starting at reg REGNO
858    to hold something of mode MODE.
859    This is ordinarily the length in words of a value of mode MODE
860    but can be less for certain modes in special long registers.
861
862    On SPARC, ordinary registers hold 32 bits worth;
863    this means both integer and floating point registers.
864    On v9, integer regs hold 64 bits worth; floating point regs hold
865    32 bits worth (this includes the new fp regs as even the odd ones are
866    included in the hard register count).  */
867
868 #define HARD_REGNO_NREGS(REGNO, MODE) \
869   (TARGET_ARCH64                                                        \
870    ? ((REGNO) < 32 || (REGNO) == FRAME_POINTER_REGNUM                   \
871       ? (GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD    \
872       : (GET_MODE_SIZE (MODE) + 3) / 4)                                 \
873    : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
874
875 /* Due to the ARCH64 discrepancy above we must override this next
876    macro too.  */
877 #define REGMODE_NATURAL_SIZE(MODE) \
878   ((TARGET_ARCH64 && FLOAT_MODE_P (MODE)) ? 4 : UNITS_PER_WORD)
879
880 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.
881    See sparc.c for how we initialize this.  */
882 extern const int *hard_regno_mode_classes;
883 extern int sparc_mode_class[];
884
885 /* ??? Because of the funny way we pass parameters we should allow certain
886    ??? types of float/complex values to be in integer registers during
887    ??? RTL generation.  This only matters on arch32.  */
888 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
889   ((hard_regno_mode_classes[REGNO] & sparc_mode_class[MODE]) != 0)
890
891 /* Value is 1 if it is a good idea to tie two pseudo registers
892    when one has mode MODE1 and one has mode MODE2.
893    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
894    for any hard reg, then this must be 0 for correct output.
895
896    For V9: SFmode can't be combined with other float modes, because they can't
897    be allocated to the %d registers.  Also, DFmode won't fit in odd %f
898    registers, but SFmode will.  */
899 #define MODES_TIEABLE_P(MODE1, MODE2) \
900   ((MODE1) == (MODE2)                                           \
901    || (GET_MODE_CLASS (MODE1) == GET_MODE_CLASS (MODE2)         \
902        && (! TARGET_V9                                          \
903            || (GET_MODE_CLASS (MODE1) != MODE_FLOAT             \
904                || (MODE1 != SFmode && MODE2 != SFmode)))))
905
906 /* Specify the registers used for certain standard purposes.
907    The values of these macros are register numbers.  */
908
909 /* SPARC pc isn't overloaded on a register that the compiler knows about.  */
910 /* #define PC_REGNUM  */
911
912 /* Register to use for pushing function arguments.  */
913 #define STACK_POINTER_REGNUM 14
914
915 /* The stack bias (amount by which the hardware register is offset by).  */
916 #define SPARC_STACK_BIAS ((TARGET_ARCH64 && TARGET_STACK_BIAS) ? 2047 : 0)
917
918 /* Actual top-of-stack address is 92/176 greater than the contents of the
919    stack pointer register for !v9/v9.  That is:
920    - !v9: 64 bytes for the in and local registers, 4 bytes for structure return
921      address, and 6*4 bytes for the 6 register parameters.
922    - v9: 128 bytes for the in and local registers + 6*8 bytes for the integer
923      parameter regs.  */
924 #define STACK_POINTER_OFFSET (FIRST_PARM_OFFSET(0) + SPARC_STACK_BIAS)
925
926 /* Base register for access to local variables of the function.  */
927 #define HARD_FRAME_POINTER_REGNUM 30
928
929 /* The soft frame pointer does not have the stack bias applied.  */
930 #define FRAME_POINTER_REGNUM 101
931
932 /* Given the stack bias, the stack pointer isn't actually aligned.  */
933 #define INIT_EXPANDERS                                                   \
934   do {                                                                   \
935     if (cfun && cfun->emit->regno_pointer_align && SPARC_STACK_BIAS)     \
936       {                                                                  \
937         REGNO_POINTER_ALIGN (STACK_POINTER_REGNUM) = BITS_PER_UNIT;      \
938         REGNO_POINTER_ALIGN (HARD_FRAME_POINTER_REGNUM) = BITS_PER_UNIT; \
939       }                                                                  \
940   } while (0)
941
942 /* Value should be nonzero if functions must have frame pointers.
943    Zero means the frame pointer need not be set up (and parms
944    may be accessed via the stack pointer) in functions that seem suitable.
945    Used in flow.c, global.c, ra.c and reload1.c.  */
946 #define FRAME_POINTER_REQUIRED  \
947   (! (leaf_function_p () && only_leaf_regs_used ()))
948
949 /* Base register for access to arguments of the function.  */
950 #define ARG_POINTER_REGNUM FRAME_POINTER_REGNUM
951
952 /* Register in which static-chain is passed to a function.  This must
953    not be a register used by the prologue.  */
954 #define STATIC_CHAIN_REGNUM (TARGET_ARCH64 ? 5 : 2)
955
956 /* Register which holds offset table for position-independent
957    data references.  */
958
959 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? 23 : INVALID_REGNUM)
960
961 /* Pick a default value we can notice from override_options:
962    !v9: Default is on.
963    v9: Default is off.  */
964
965 #define DEFAULT_PCC_STRUCT_RETURN -1
966
967 /* Functions which return large structures get the address
968    to place the wanted value at offset 64 from the frame.
969    Must reserve 64 bytes for the in and local registers.
970    v9: Functions which return large structures get the address to place the
971    wanted value from an invisible first argument.  */
972 #define STRUCT_VALUE_OFFSET 64
973 \f
974 /* Define the classes of registers for register constraints in the
975    machine description.  Also define ranges of constants.
976
977    One of the classes must always be named ALL_REGS and include all hard regs.
978    If there is more than one class, another class must be named NO_REGS
979    and contain no registers.
980
981    The name GENERAL_REGS must be the name of a class (or an alias for
982    another name such as ALL_REGS).  This is the class of registers
983    that is allowed by "g" or "r" in a register constraint.
984    Also, registers outside this class are allocated only when
985    instructions express preferences for them.
986
987    The classes must be numbered in nondecreasing order; that is,
988    a larger-numbered class must never be contained completely
989    in a smaller-numbered class.
990
991    For any two classes, it is very desirable that there be another
992    class that represents their union.  */
993
994 /* The SPARC has various kinds of registers: general, floating point,
995    and condition codes [well, it has others as well, but none that we
996    care directly about].
997
998    For v9 we must distinguish between the upper and lower floating point
999    registers because the upper ones can't hold SFmode values.
1000    HARD_REGNO_MODE_OK won't help here because reload assumes that register(s)
1001    satisfying a group need for a class will also satisfy a single need for
1002    that class.  EXTRA_FP_REGS is a bit of a misnomer as it covers all 64 fp
1003    regs.
1004
1005    It is important that one class contains all the general and all the standard
1006    fp regs.  Otherwise find_reg() won't properly allocate int regs for moves,
1007    because reg_class_record() will bias the selection in favor of fp regs,
1008    because reg_class_subunion[GENERAL_REGS][FP_REGS] will yield FP_REGS,
1009    because FP_REGS > GENERAL_REGS.
1010
1011    It is also important that one class contain all the general and all
1012    the fp regs.  Otherwise when spilling a DFmode reg, it may be from
1013    EXTRA_FP_REGS but find_reloads() may use class
1014    GENERAL_OR_FP_REGS. This will cause allocate_reload_reg() to die
1015    because the compiler thinks it doesn't have a spill reg when in
1016    fact it does.
1017
1018    v9 also has 4 floating point condition code registers.  Since we don't
1019    have a class that is the union of FPCC_REGS with either of the others,
1020    it is important that it appear first.  Otherwise the compiler will die
1021    trying to compile _fixunsdfsi because fix_truncdfsi2 won't match its
1022    constraints.
1023
1024    It is important that SPARC_ICC_REG have class NO_REGS.  Otherwise combine
1025    may try to use it to hold an SImode value.  See register_operand.
1026    ??? Should %fcc[0123] be handled similarly?
1027 */
1028
1029 enum reg_class { NO_REGS, FPCC_REGS, I64_REGS, GENERAL_REGS, FP_REGS,
1030                  EXTRA_FP_REGS, GENERAL_OR_FP_REGS, GENERAL_OR_EXTRA_FP_REGS,
1031                  ALL_REGS, LIM_REG_CLASSES };
1032
1033 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1034
1035 /* Give names of register classes as strings for dump file.  */
1036
1037 #define REG_CLASS_NAMES \
1038   { "NO_REGS", "FPCC_REGS", "I64_REGS", "GENERAL_REGS", "FP_REGS",      \
1039      "EXTRA_FP_REGS", "GENERAL_OR_FP_REGS", "GENERAL_OR_EXTRA_FP_REGS", \
1040      "ALL_REGS" }
1041
1042 /* Define which registers fit in which classes.
1043    This is an initializer for a vector of HARD_REG_SET
1044    of length N_REG_CLASSES.  */
1045
1046 #define REG_CLASS_CONTENTS                              \
1047   {{0, 0, 0, 0},        /* NO_REGS */                   \
1048    {0, 0, 0, 0xf},      /* FPCC_REGS */                 \
1049    {0xffff, 0, 0, 0},   /* I64_REGS */                  \
1050    {-1, 0, 0, 0x20},    /* GENERAL_REGS */              \
1051    {0, -1, 0, 0},       /* FP_REGS */                   \
1052    {0, -1, -1, 0},      /* EXTRA_FP_REGS */             \
1053    {-1, -1, 0, 0x20},   /* GENERAL_OR_FP_REGS */        \
1054    {-1, -1, -1, 0x20},  /* GENERAL_OR_EXTRA_FP_REGS */  \
1055    {-1, -1, -1, 0x3f}}  /* ALL_REGS */
1056
1057 /* Defines invalid mode changes.  Borrowed from pa64-regs.h.
1058
1059    SImode loads to floating-point registers are not zero-extended.
1060    The definition for LOAD_EXTEND_OP specifies that integer loads
1061    narrower than BITS_PER_WORD will be zero-extended.  As a result,
1062    we inhibit changes from SImode unless they are to a mode that is
1063    identical in size.  */
1064
1065 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)               \
1066   (TARGET_ARCH64                                                \
1067    && (FROM) == SImode                                          \
1068    && GET_MODE_SIZE (FROM) != GET_MODE_SIZE (TO)                \
1069    ? reg_classes_intersect_p (CLASS, FP_REGS) : 0)
1070
1071 /* The same information, inverted:
1072    Return the class number of the smallest class containing
1073    reg number REGNO.  This could be a conditional expression
1074    or could index an array.  */
1075
1076 extern enum reg_class sparc_regno_reg_class[FIRST_PSEUDO_REGISTER];
1077
1078 #define REGNO_REG_CLASS(REGNO) sparc_regno_reg_class[(REGNO)]
1079
1080 /* This is the order in which to allocate registers normally.
1081
1082    We put %f0-%f7 last among the float registers, so as to make it more
1083    likely that a pseudo-register which dies in the float return register
1084    area will get allocated to the float return register, thus saving a move
1085    instruction at the end of the function.
1086
1087    Similarly for integer return value registers.
1088
1089    We know in this case that we will not end up with a leaf function.
1090
1091    The register allocator is given the global and out registers first
1092    because these registers are call clobbered and thus less useful to
1093    global register allocation.
1094
1095    Next we list the local and in registers.  They are not call clobbered
1096    and thus very useful for global register allocation.  We list the input
1097    registers before the locals so that it is more likely the incoming
1098    arguments received in those registers can just stay there and not be
1099    reloaded.  */
1100
1101 #define REG_ALLOC_ORDER \
1102 { 1, 2, 3, 4, 5, 6, 7,                  /* %g1-%g7 */   \
1103   13, 12, 11, 10, 9, 8,                 /* %o5-%o0 */   \
1104   15,                                   /* %o7 */       \
1105   16, 17, 18, 19, 20, 21, 22, 23,       /* %l0-%l7 */   \
1106   29, 28, 27, 26, 25, 24, 31,           /* %i5-%i0,%i7 */\
1107   40, 41, 42, 43, 44, 45, 46, 47,       /* %f8-%f15 */  \
1108   48, 49, 50, 51, 52, 53, 54, 55,       /* %f16-%f23 */ \
1109   56, 57, 58, 59, 60, 61, 62, 63,       /* %f24-%f31 */ \
1110   64, 65, 66, 67, 68, 69, 70, 71,       /* %f32-%f39 */ \
1111   72, 73, 74, 75, 76, 77, 78, 79,       /* %f40-%f47 */ \
1112   80, 81, 82, 83, 84, 85, 86, 87,       /* %f48-%f55 */ \
1113   88, 89, 90, 91, 92, 93, 94, 95,       /* %f56-%f63 */ \
1114   39, 38, 37, 36, 35, 34, 33, 32,       /* %f7-%f0 */   \
1115   96, 97, 98, 99,                       /* %fcc0-3 */   \
1116   100, 0, 14, 30, 101}                  /* %icc, %g0, %o6, %i6, %sfp */
1117
1118 /* This is the order in which to allocate registers for
1119    leaf functions.  If all registers can fit in the global and
1120    output registers, then we have the possibility of having a leaf
1121    function.
1122
1123    The macro actually mentioned the input registers first,
1124    because they get renumbered into the output registers once
1125    we know really do have a leaf function.
1126
1127    To be more precise, this register allocation order is used
1128    when %o7 is found to not be clobbered right before register
1129    allocation.  Normally, the reason %o7 would be clobbered is
1130    due to a call which could not be transformed into a sibling
1131    call.
1132
1133    As a consequence, it is possible to use the leaf register
1134    allocation order and not end up with a leaf function.  We will
1135    not get suboptimal register allocation in that case because by
1136    definition of being potentially leaf, there were no function
1137    calls.  Therefore, allocation order within the local register
1138    window is not critical like it is when we do have function calls.  */
1139
1140 #define REG_LEAF_ALLOC_ORDER \
1141 { 1, 2, 3, 4, 5, 6, 7,                  /* %g1-%g7 */   \
1142   29, 28, 27, 26, 25, 24,               /* %i5-%i0 */   \
1143   15,                                   /* %o7 */       \
1144   13, 12, 11, 10, 9, 8,                 /* %o5-%o0 */   \
1145   16, 17, 18, 19, 20, 21, 22, 23,       /* %l0-%l7 */   \
1146   40, 41, 42, 43, 44, 45, 46, 47,       /* %f8-%f15 */  \
1147   48, 49, 50, 51, 52, 53, 54, 55,       /* %f16-%f23 */ \
1148   56, 57, 58, 59, 60, 61, 62, 63,       /* %f24-%f31 */ \
1149   64, 65, 66, 67, 68, 69, 70, 71,       /* %f32-%f39 */ \
1150   72, 73, 74, 75, 76, 77, 78, 79,       /* %f40-%f47 */ \
1151   80, 81, 82, 83, 84, 85, 86, 87,       /* %f48-%f55 */ \
1152   88, 89, 90, 91, 92, 93, 94, 95,       /* %f56-%f63 */ \
1153   39, 38, 37, 36, 35, 34, 33, 32,       /* %f7-%f0 */   \
1154   96, 97, 98, 99,                       /* %fcc0-3 */   \
1155   100, 0, 14, 30, 31, 101}              /* %icc, %g0, %o6, %i6, %i7, %sfp */
1156
1157 #define ORDER_REGS_FOR_LOCAL_ALLOC order_regs_for_local_alloc ()
1158
1159 extern char sparc_leaf_regs[];
1160 #define LEAF_REGISTERS sparc_leaf_regs
1161
1162 extern char leaf_reg_remap[];
1163 #define LEAF_REG_REMAP(REGNO) (leaf_reg_remap[REGNO])
1164
1165 /* The class value for index registers, and the one for base regs.  */
1166 #define INDEX_REG_CLASS GENERAL_REGS
1167 #define BASE_REG_CLASS GENERAL_REGS
1168
1169 /* Local macro to handle the two v9 classes of FP regs.  */
1170 #define FP_REG_CLASS_P(CLASS) ((CLASS) == FP_REGS || (CLASS) == EXTRA_FP_REGS)
1171
1172 /* Get reg_class from a letter such as appears in the machine description.
1173    In the not-v9 case, coerce v9's 'e' class to 'f', so we can use 'e' in the
1174    .md file for v8 and v9.
1175    'd' and 'b' are used for single and double precision VIS operations,
1176    if TARGET_VIS.
1177    'h' is used for V8+ 64 bit global and out registers.  */
1178
1179 #define REG_CLASS_FROM_LETTER(C)                \
1180 (TARGET_V9                                      \
1181  ? ((C) == 'f' ? FP_REGS                        \
1182     : (C) == 'e' ? EXTRA_FP_REGS                \
1183     : (C) == 'c' ? FPCC_REGS                    \
1184     : ((C) == 'd' && TARGET_VIS) ? FP_REGS\
1185     : ((C) == 'b' && TARGET_VIS) ? EXTRA_FP_REGS\
1186     : ((C) == 'h' && TARGET_V8PLUS) ? I64_REGS\
1187     : NO_REGS)                                  \
1188  : ((C) == 'f' ? FP_REGS                        \
1189     : (C) == 'e' ? FP_REGS                      \
1190     : (C) == 'c' ? FPCC_REGS                    \
1191     : NO_REGS))
1192
1193 /* The letters I, J, K, L, M, N, O, P in a register constraint string
1194    can be used to stand for particular ranges of CONST_INTs.
1195    This macro defines what the ranges are.
1196    C is the letter, and VALUE is a constant value.
1197    Return 1 if VALUE is in the range specified by C.
1198
1199    `I' is used for the range of constants an insn can actually contain.
1200    `J' is used for the range which is just zero (since that is R0).
1201    `K' is used for constants which can be loaded with a single sethi insn.
1202    `L' is used for the range of constants supported by the movcc insns.
1203    `M' is used for the range of constants supported by the movrcc insns.
1204    `N' is like K, but for constants wider than 32 bits.
1205    `O' is used for the range which is just 4096.
1206    `P' is free.  */
1207
1208 /* Predicates for 10-bit, 11-bit and 13-bit signed constants.  */
1209 #define SPARC_SIMM10_P(X) ((unsigned HOST_WIDE_INT) (X) + 0x200 < 0x400)
1210 #define SPARC_SIMM11_P(X) ((unsigned HOST_WIDE_INT) (X) + 0x400 < 0x800)
1211 #define SPARC_SIMM13_P(X) ((unsigned HOST_WIDE_INT) (X) + 0x1000 < 0x2000)
1212
1213 /* 10- and 11-bit immediates are only used for a few specific insns.
1214    SMALL_INT is used throughout the port so we continue to use it.  */
1215 #define SMALL_INT(X) (SPARC_SIMM13_P (INTVAL (X)))
1216
1217 /* Predicate for constants that can be loaded with a sethi instruction.
1218    This is the general, 64-bit aware, bitwise version that ensures that
1219    only constants whose representation fits in the mask
1220
1221      0x00000000fffffc00
1222
1223    are accepted.  It will reject, for example, negative SImode constants
1224    on 64-bit hosts, so correct handling is to mask the value beforehand
1225    according to the mode of the instruction.  */
1226 #define SPARC_SETHI_P(X) \
1227   (((unsigned HOST_WIDE_INT) (X) \
1228     & ((unsigned HOST_WIDE_INT) 0x3ff - GET_MODE_MASK (SImode) - 1)) == 0)
1229
1230 /* Version of the above predicate for SImode constants and below.  */
1231 #define SPARC_SETHI32_P(X) \
1232   (SPARC_SETHI_P ((unsigned HOST_WIDE_INT) (X) & GET_MODE_MASK (SImode)))
1233
1234 #define CONST_OK_FOR_LETTER_P(VALUE, C)  \
1235   ((C) == 'I' ? SPARC_SIMM13_P (VALUE)                  \
1236    : (C) == 'J' ? (VALUE) == 0                          \
1237    : (C) == 'K' ? SPARC_SETHI32_P (VALUE)               \
1238    : (C) == 'L' ? SPARC_SIMM11_P (VALUE)                \
1239    : (C) == 'M' ? SPARC_SIMM10_P (VALUE)                \
1240    : (C) == 'N' ? SPARC_SETHI_P (VALUE)                 \
1241    : (C) == 'O' ? (VALUE) == 4096                       \
1242    : 0)
1243
1244 /* Similar, but for CONST_DOUBLEs, and defining letters G and H.
1245    Here VALUE is the CONST_DOUBLE rtx itself.  */
1246
1247 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)  \
1248   ((C) == 'G' ? const_zero_operand (VALUE, GET_MODE (VALUE))    \
1249    : (C) == 'H' ? arith_double_operand (VALUE, DImode)          \
1250    : 0)
1251
1252 /* Given an rtx X being reloaded into a reg required to be
1253    in class CLASS, return the class of reg to actually use.
1254    In general this is just CLASS; but on some machines
1255    in some cases it is preferable to use a more restrictive class.  */
1256 /* - We can't load constants into FP registers.
1257    - We can't load FP constants into integer registers when soft-float,
1258      because there is no soft-float pattern with a r/F constraint.
1259    - We can't load FP constants into integer registers for TFmode unless
1260      it is 0.0L, because there is no movtf pattern with a r/F constraint.
1261    - Try and reload integer constants (symbolic or otherwise) back into
1262      registers directly, rather than having them dumped to memory.  */
1263
1264 #define PREFERRED_RELOAD_CLASS(X,CLASS)                 \
1265   (CONSTANT_P (X)                                       \
1266    ? ((FP_REG_CLASS_P (CLASS)                           \
1267        || (CLASS) == GENERAL_OR_FP_REGS                 \
1268        || (CLASS) == GENERAL_OR_EXTRA_FP_REGS           \
1269        || (GET_MODE_CLASS (GET_MODE (X)) == MODE_FLOAT  \
1270            && ! TARGET_FPU)                             \
1271        || (GET_MODE (X) == TFmode                       \
1272            && ! const_zero_operand (X, TFmode)))        \
1273       ? NO_REGS                                         \
1274       : (!FP_REG_CLASS_P (CLASS)                        \
1275          && GET_MODE_CLASS (GET_MODE (X)) == MODE_INT)  \
1276       ? GENERAL_REGS                                    \
1277       : (CLASS))                                        \
1278    : (CLASS))
1279
1280 /* Return the register class of a scratch register needed to load IN into
1281    a register of class CLASS in MODE.
1282
1283    We need a temporary when loading/storing a HImode/QImode value
1284    between memory and the FPU registers.  This can happen when combine puts
1285    a paradoxical subreg in a float/fix conversion insn.
1286
1287    We need a temporary when loading/storing a DFmode value between
1288    unaligned memory and the upper FPU registers.  */
1289
1290 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, IN)           \
1291   ((FP_REG_CLASS_P (CLASS)                                      \
1292     && ((MODE) == HImode || (MODE) == QImode)                   \
1293     && (GET_CODE (IN) == MEM                                    \
1294         || ((GET_CODE (IN) == REG || GET_CODE (IN) == SUBREG)   \
1295             && true_regnum (IN) == -1)))                        \
1296    ? GENERAL_REGS                                               \
1297    : ((CLASS) == EXTRA_FP_REGS && (MODE) == DFmode              \
1298       && GET_CODE (IN) == MEM && TARGET_ARCH32                  \
1299       && ! mem_min_alignment ((IN), 8))                         \
1300      ? FP_REGS                                                  \
1301      : (((TARGET_CM_MEDANY                                      \
1302           && symbolic_operand ((IN), (MODE)))                   \
1303          || (TARGET_CM_EMBMEDANY                                \
1304              && text_segment_operand ((IN), (MODE))))           \
1305         && !flag_pic)                                           \
1306        ? GENERAL_REGS                                           \
1307        : NO_REGS)
1308
1309 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, IN)          \
1310   ((FP_REG_CLASS_P (CLASS)                                      \
1311      && ((MODE) == HImode || (MODE) == QImode)                  \
1312      && (GET_CODE (IN) == MEM                                   \
1313          || ((GET_CODE (IN) == REG || GET_CODE (IN) == SUBREG)  \
1314              && true_regnum (IN) == -1)))                       \
1315    ? GENERAL_REGS                                               \
1316    : ((CLASS) == EXTRA_FP_REGS && (MODE) == DFmode              \
1317       && GET_CODE (IN) == MEM && TARGET_ARCH32                  \
1318       && ! mem_min_alignment ((IN), 8))                         \
1319      ? FP_REGS                                                  \
1320      : (((TARGET_CM_MEDANY                                      \
1321           && symbolic_operand ((IN), (MODE)))                   \
1322          || (TARGET_CM_EMBMEDANY                                \
1323              && text_segment_operand ((IN), (MODE))))           \
1324         && !flag_pic)                                           \
1325        ? GENERAL_REGS                                           \
1326        : NO_REGS)
1327
1328 /* On SPARC it is not possible to directly move data between
1329    GENERAL_REGS and FP_REGS.  */
1330 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE) \
1331   (FP_REG_CLASS_P (CLASS1) != FP_REG_CLASS_P (CLASS2))
1332
1333 /* Return the stack location to use for secondary memory needed reloads.
1334    We want to use the reserved location just below the frame pointer.
1335    However, we must ensure that there is a frame, so use assign_stack_local
1336    if the frame size is zero.  */
1337 #define SECONDARY_MEMORY_NEEDED_RTX(MODE) \
1338   (get_frame_size () == 0                                               \
1339    ? assign_stack_local (MODE, GET_MODE_SIZE (MODE), 0)                 \
1340    : gen_rtx_MEM (MODE, plus_constant (frame_pointer_rtx,               \
1341                                        STARTING_FRAME_OFFSET)))
1342
1343 /* Get_secondary_mem widens its argument to BITS_PER_WORD which loses on v9
1344    because the movsi and movsf patterns don't handle r/f moves.
1345    For v8 we copy the default definition.  */
1346 #define SECONDARY_MEMORY_NEEDED_MODE(MODE) \
1347   (TARGET_ARCH64                                                \
1348    ? (GET_MODE_BITSIZE (MODE) < 32                              \
1349       ? mode_for_size (32, GET_MODE_CLASS (MODE), 0)            \
1350       : MODE)                                                   \
1351    : (GET_MODE_BITSIZE (MODE) < BITS_PER_WORD                   \
1352       ? mode_for_size (BITS_PER_WORD, GET_MODE_CLASS (MODE), 0) \
1353       : MODE))
1354
1355 /* Return the maximum number of consecutive registers
1356    needed to represent mode MODE in a register of class CLASS.  */
1357 /* On SPARC, this is the size of MODE in words.  */
1358 #define CLASS_MAX_NREGS(CLASS, MODE)    \
1359   (FP_REG_CLASS_P (CLASS) ? (GET_MODE_SIZE (MODE) + 3) / 4 \
1360    : (GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
1361 \f
1362 /* Stack layout; function entry, exit and calling.  */
1363
1364 /* Define this if pushing a word on the stack
1365    makes the stack pointer a smaller address.  */
1366 #define STACK_GROWS_DOWNWARD
1367
1368 /* Define this if the nominal address of the stack frame
1369    is at the high-address end of the local variables;
1370    that is, each additional local variable allocated
1371    goes at a more negative offset in the frame.  */
1372 #define FRAME_GROWS_DOWNWARD
1373
1374 /* Offset within stack frame to start allocating local variables at.
1375    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1376    first local allocated.  Otherwise, it is the offset to the BEGINNING
1377    of the first local allocated.  */
1378 /* This allows space for one TFmode floating point value.  */
1379 #define STARTING_FRAME_OFFSET \
1380   (TARGET_ARCH64 ? -16 \
1381    : (-SPARC_STACK_ALIGN (LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)))
1382
1383 /* If we generate an insn to push BYTES bytes,
1384    this says how many the stack pointer really advances by.
1385    On SPARC, don't define this because there are no push insns.  */
1386 /*  #define PUSH_ROUNDING(BYTES) */
1387
1388 /* Offset of first parameter from the argument pointer register value.
1389    !v9: This is 64 for the ins and locals, plus 4 for the struct-return reg
1390    even if this function isn't going to use it.
1391    v9: This is 128 for the ins and locals.  */
1392 #define FIRST_PARM_OFFSET(FNDECL) \
1393   (TARGET_ARCH64 ? 16 * UNITS_PER_WORD : STRUCT_VALUE_OFFSET + UNITS_PER_WORD)
1394
1395 /* Offset from the argument pointer register value to the CFA.
1396    This is different from FIRST_PARM_OFFSET because the register window
1397    comes between the CFA and the arguments.  */
1398 #define ARG_POINTER_CFA_OFFSET(FNDECL)  0
1399
1400 /* When a parameter is passed in a register, stack space is still
1401    allocated for it.
1402    !v9: All 6 possible integer registers have backing store allocated.
1403    v9: Only space for the arguments passed is allocated.  */
1404 /* ??? Ideally, we'd use zero here (as the minimum), but zero has special
1405    meaning to the backend.  Further, we need to be able to detect if a
1406    varargs/unprototyped function is called, as they may want to spill more
1407    registers than we've provided space.  Ugly, ugly.  So for now we retain
1408    all 6 slots even for v9.  */
1409 #define REG_PARM_STACK_SPACE(DECL) (6 * UNITS_PER_WORD)
1410
1411 /* Definitions for register elimination.  */
1412
1413 #define ELIMINABLE_REGS \
1414   {{ FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM}, \
1415    { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM} }
1416
1417 /* The way this is structured, we can't eliminate SFP in favor of SP
1418    if the frame pointer is required: we want to use the SFP->HFP elimination
1419    in that case.  But the test in update_eliminables doesn't know we are
1420    assuming below that we only do the former elimination.  */
1421 #define CAN_ELIMINATE(FROM, TO) \
1422   ((TO) == HARD_FRAME_POINTER_REGNUM || !FRAME_POINTER_REQUIRED)
1423
1424 /* We always pretend that this is a leaf function because if it's not,
1425    there's no point in trying to eliminate the frame pointer.  If it
1426    is a leaf function, we guessed right!  */
1427 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET)                    \
1428   do {                                                                  \
1429     if ((TO) == STACK_POINTER_REGNUM)                                   \
1430       (OFFSET) = sparc_compute_frame_size (get_frame_size (), 1);       \
1431     else                                                                \
1432       (OFFSET) = 0;                                                     \
1433     (OFFSET) += SPARC_STACK_BIAS;                                       \
1434   } while (0)
1435
1436 /* Keep the stack pointer constant throughout the function.
1437    This is both an optimization and a necessity: longjmp
1438    doesn't behave itself when the stack pointer moves within
1439    the function!  */
1440 #define ACCUMULATE_OUTGOING_ARGS 1
1441
1442 /* Value is the number of bytes of arguments automatically
1443    popped when returning from a subroutine call.
1444    FUNDECL is the declaration node of the function (as a tree),
1445    FUNTYPE is the data type of the function (as a tree),
1446    or for a library call it is an identifier node for the subroutine name.
1447    SIZE is the number of bytes of arguments passed on the stack.  */
1448
1449 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1450
1451 /* Define this macro if the target machine has "register windows".  This
1452    C expression returns the register number as seen by the called function
1453    corresponding to register number OUT as seen by the calling function.
1454    Return OUT if register number OUT is not an outbound register.  */
1455
1456 #define INCOMING_REGNO(OUT) \
1457  (((OUT) < 8 || (OUT) > 15) ? (OUT) : (OUT) + 16)
1458
1459 /* Define this macro if the target machine has "register windows".  This
1460    C expression returns the register number as seen by the calling function
1461    corresponding to register number IN as seen by the called function.
1462    Return IN if register number IN is not an inbound register.  */
1463
1464 #define OUTGOING_REGNO(IN) \
1465  (((IN) < 24 || (IN) > 31) ? (IN) : (IN) - 16)
1466
1467 /* Define this macro if the target machine has register windows.  This
1468    C expression returns true if the register is call-saved but is in the
1469    register window.  */
1470
1471 #define LOCAL_REGNO(REGNO) \
1472   ((REGNO) >= 16 && (REGNO) <= 31)
1473
1474 /* Define how to find the value returned by a function.
1475    VALTYPE is the data type of the value (as a tree).
1476    If the precise function being called is known, FUNC is its FUNCTION_DECL;
1477    otherwise, FUNC is 0.  */
1478
1479 /* On SPARC the value is found in the first "output" register.  */
1480
1481 #define FUNCTION_VALUE(VALTYPE, FUNC) \
1482   function_value ((VALTYPE), TYPE_MODE (VALTYPE), 1)
1483
1484 /* But the called function leaves it in the first "input" register.  */
1485
1486 #define FUNCTION_OUTGOING_VALUE(VALTYPE, FUNC) \
1487   function_value ((VALTYPE), TYPE_MODE (VALTYPE), 0)
1488
1489 /* Define how to find the value returned by a library function
1490    assuming the value has mode MODE.  */
1491
1492 #define LIBCALL_VALUE(MODE) \
1493   function_value (NULL_TREE, (MODE), 1)
1494
1495 /* 1 if N is a possible register number for a function value
1496    as seen by the caller.
1497    On SPARC, the first "output" reg is used for integer values,
1498    and the first floating point register is used for floating point values.  */
1499
1500 #define FUNCTION_VALUE_REGNO_P(N) ((N) == 8 || (N) == 32)
1501
1502 /* Define the size of space to allocate for the return value of an
1503    untyped_call.  */
1504
1505 #define APPLY_RESULT_SIZE (TARGET_ARCH64 ? 24 : 16)
1506
1507 /* 1 if N is a possible register number for function argument passing.
1508    On SPARC, these are the "output" registers.  v9 also uses %f0-%f31.  */
1509
1510 #define FUNCTION_ARG_REGNO_P(N) \
1511 (TARGET_ARCH64 \
1512  ? (((N) >= 8 && (N) <= 13) || ((N) >= 32 && (N) <= 63)) \
1513  : ((N) >= 8 && (N) <= 13))
1514 \f
1515 /* Define a data type for recording info about an argument list
1516    during the scan of that argument list.  This data type should
1517    hold all necessary information about the function itself
1518    and about the args processed so far, enough to enable macros
1519    such as FUNCTION_ARG to determine where the next arg should go.
1520
1521    On SPARC (!v9), this is a single integer, which is a number of words
1522    of arguments scanned so far (including the invisible argument,
1523    if any, which holds the structure-value-address).
1524    Thus 7 or more means all following args should go on the stack.
1525
1526    For v9, we also need to know whether a prototype is present.  */
1527
1528 struct sparc_args {
1529   int words;       /* number of words passed so far */
1530   int prototype_p; /* nonzero if a prototype is present */
1531   int libcall_p;   /* nonzero if a library call */
1532 };
1533 #define CUMULATIVE_ARGS struct sparc_args
1534
1535 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1536    for a call to a function whose data type is FNTYPE.
1537    For a library call, FNTYPE is 0.  */
1538
1539 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, FNDECL, N_NAMED_ARGS) \
1540 init_cumulative_args (& (CUM), (FNTYPE), (LIBNAME), (FNDECL));
1541
1542 /* Update the data in CUM to advance over an argument
1543    of mode MODE and data type TYPE.
1544    TYPE is null for libcalls where that information may not be available.  */
1545
1546 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
1547 function_arg_advance (& (CUM), (MODE), (TYPE), (NAMED))
1548
1549 /* Determine where to put an argument to a function.
1550    Value is zero to push the argument on the stack,
1551    or a hard register in which to store the argument.
1552
1553    MODE is the argument's machine mode.
1554    TYPE is the data type of the argument (as a tree).
1555     This is null for libcalls where that information may
1556     not be available.
1557    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1558     the preceding args and about the function being called.
1559    NAMED is nonzero if this argument is a named parameter
1560     (otherwise it is an extra parameter matching an ellipsis).  */
1561
1562 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1563 function_arg (& (CUM), (MODE), (TYPE), (NAMED), 0)
1564
1565 /* Define where a function finds its arguments.
1566    This is different from FUNCTION_ARG because of register windows.  */
1567
1568 #define FUNCTION_INCOMING_ARG(CUM, MODE, TYPE, NAMED) \
1569 function_arg (& (CUM), (MODE), (TYPE), (NAMED), 1)
1570
1571 /* If defined, a C expression which determines whether, and in which direction,
1572    to pad out an argument with extra space.  The value should be of type
1573    `enum direction': either `upward' to pad above the argument,
1574    `downward' to pad below, or `none' to inhibit padding.  */
1575
1576 #define FUNCTION_ARG_PADDING(MODE, TYPE) \
1577 function_arg_padding ((MODE), (TYPE))
1578
1579 /* If defined, a C expression that gives the alignment boundary, in bits,
1580    of an argument with the specified mode and type.  If it is not defined,
1581    PARM_BOUNDARY is used for all arguments.
1582    For sparc64, objects requiring 16 byte alignment are passed that way.  */
1583
1584 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
1585 ((TARGET_ARCH64                                 \
1586   && (GET_MODE_ALIGNMENT (MODE) == 128          \
1587       || ((TYPE) && TYPE_ALIGN (TYPE) == 128))) \
1588  ? 128 : PARM_BOUNDARY)
1589 \f
1590 /* Define the information needed to generate branch and scc insns.  This is
1591    stored from the compare operation.  Note that we can't use "rtx" here
1592    since it hasn't been defined!  */
1593
1594 extern GTY(()) rtx sparc_compare_op0;
1595 extern GTY(()) rtx sparc_compare_op1;
1596
1597 \f
1598 /* Generate the special assembly code needed to tell the assembler whatever
1599    it might need to know about the return value of a function.
1600
1601    For SPARC assemblers, we need to output a .proc pseudo-op which conveys
1602    information to the assembler relating to peephole optimization (done in
1603    the assembler).  */
1604
1605 #define ASM_DECLARE_RESULT(FILE, RESULT) \
1606   fprintf ((FILE), "\t.proc\t0%lo\n", sparc_type_code (TREE_TYPE (RESULT)))
1607
1608 /* Output the special assembly code needed to tell the assembler some
1609    register is used as global register variable.
1610
1611    SPARC 64bit psABI declares registers %g2 and %g3 as application
1612    registers and %g6 and %g7 as OS registers.  Any object using them
1613    should declare (for %g2/%g3 has to, for %g6/%g7 can) that it uses them
1614    and how they are used (scratch or some global variable).
1615    Linker will then refuse to link together objects which use those
1616    registers incompatibly.
1617
1618    Unless the registers are used for scratch, two different global
1619    registers cannot be declared to the same name, so in the unlikely
1620    case of a global register variable occupying more than one register
1621    we prefix the second and following registers with .gnu.part1. etc.  */
1622
1623 extern GTY(()) char sparc_hard_reg_printed[8];
1624
1625 #ifdef HAVE_AS_REGISTER_PSEUDO_OP
1626 #define ASM_DECLARE_REGISTER_GLOBAL(FILE, DECL, REGNO, NAME)            \
1627 do {                                                                    \
1628   if (TARGET_ARCH64)                                                    \
1629     {                                                                   \
1630       int end = HARD_REGNO_NREGS ((REGNO), DECL_MODE (decl)) + (REGNO); \
1631       int reg;                                                          \
1632       for (reg = (REGNO); reg < 8 && reg < end; reg++)                  \
1633         if ((reg & ~1) == 2 || (reg & ~1) == 6)                         \
1634           {                                                             \
1635             if (reg == (REGNO))                                         \
1636               fprintf ((FILE), "\t.register\t%%g%d, %s\n", reg, (NAME)); \
1637             else                                                        \
1638               fprintf ((FILE), "\t.register\t%%g%d, .gnu.part%d.%s\n",  \
1639                        reg, reg - (REGNO), (NAME));                     \
1640             sparc_hard_reg_printed[reg] = 1;                            \
1641           }                                                             \
1642     }                                                                   \
1643 } while (0)
1644 #endif
1645
1646 \f
1647 /* Emit rtl for profiling.  */
1648 #define PROFILE_HOOK(LABEL)   sparc_profile_hook (LABEL)
1649
1650 /* All the work done in PROFILE_HOOK, but still required.  */
1651 #define FUNCTION_PROFILER(FILE, LABELNO) do { } while (0)
1652
1653 /* Set the name of the mcount function for the system.  */
1654 #define MCOUNT_FUNCTION "*mcount"
1655 \f
1656 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1657    the stack pointer does not matter.  The value is tested only in
1658    functions that have frame pointers.
1659    No definition is equivalent to always zero.  */
1660
1661 #define EXIT_IGNORE_STACK       \
1662  (get_frame_size () != 0        \
1663   || current_function_calls_alloca || current_function_outgoing_args_size)
1664
1665 /* Define registers used by the epilogue and return instruction.  */
1666 #define EPILOGUE_USES(REGNO) ((REGNO) == 31 \
1667   || (current_function_calls_eh_return && (REGNO) == 1))
1668 \f
1669 /* Length in units of the trampoline for entering a nested function.  */
1670
1671 #define TRAMPOLINE_SIZE (TARGET_ARCH64 ? 32 : 16)
1672
1673 #define TRAMPOLINE_ALIGNMENT 128 /* 16 bytes */
1674
1675 /* Emit RTL insns to initialize the variable parts of a trampoline.
1676    FNADDR is an RTX for the address of the function's pure code.
1677    CXT is an RTX for the static chain value for the function.  */
1678
1679 #define INITIALIZE_TRAMPOLINE(TRAMP, FNADDR, CXT) \
1680     if (TARGET_ARCH64)                                          \
1681       sparc64_initialize_trampoline (TRAMP, FNADDR, CXT);       \
1682     else                                                        \
1683       sparc_initialize_trampoline (TRAMP, FNADDR, CXT)
1684 \f
1685 /* Implement `va_start' for varargs and stdarg.  */
1686 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
1687   sparc_va_start (valist, nextarg)
1688
1689 /* Generate RTL to flush the register windows so as to make arbitrary frames
1690    available.  */
1691 #define SETUP_FRAME_ADDRESSES()         \
1692   emit_insn (gen_flush_register_windows ())
1693
1694 /* Given an rtx for the address of a frame,
1695    return an rtx for the address of the word in the frame
1696    that holds the dynamic chain--the previous frame's address.  */
1697 #define DYNAMIC_CHAIN_ADDRESS(frame)    \
1698   plus_constant (frame, 14 * UNITS_PER_WORD + SPARC_STACK_BIAS)
1699
1700 /* The return address isn't on the stack, it is in a register, so we can't
1701    access it from the current frame pointer.  We can access it from the
1702    previous frame pointer though by reading a value from the register window
1703    save area.  */
1704 #define RETURN_ADDR_IN_PREVIOUS_FRAME
1705
1706 /* This is the offset of the return address to the true next instruction to be
1707    executed for the current function.  */
1708 #define RETURN_ADDR_OFFSET \
1709   (8 + 4 * (! TARGET_ARCH64 && current_function_returns_struct))
1710
1711 /* The current return address is in %i7.  The return address of anything
1712    farther back is in the register window save area at [%fp+60].  */
1713 /* ??? This ignores the fact that the actual return address is +8 for normal
1714    returns, and +12 for structure returns.  */
1715 #define RETURN_ADDR_RTX(count, frame)           \
1716   ((count == -1)                                \
1717    ? gen_rtx_REG (Pmode, 31)                    \
1718    : gen_rtx_MEM (Pmode,                        \
1719                   memory_address (Pmode, plus_constant (frame, \
1720                                                         15 * UNITS_PER_WORD \
1721                                                         + SPARC_STACK_BIAS))))
1722
1723 /* Before the prologue, the return address is %o7 + 8.  OK, sometimes it's
1724    +12, but always using +8 is close enough for frame unwind purposes.
1725    Actually, just using %o7 is close enough for unwinding, but %o7+8
1726    is something you can return to.  */
1727 #define INCOMING_RETURN_ADDR_RTX \
1728   plus_constant (gen_rtx_REG (word_mode, 15), 8)
1729 #define DWARF_FRAME_RETURN_COLUMN       DWARF_FRAME_REGNUM (15)
1730
1731 /* The offset from the incoming value of %sp to the top of the stack frame
1732    for the current function.  On sparc64, we have to account for the stack
1733    bias if present.  */
1734 #define INCOMING_FRAME_SP_OFFSET SPARC_STACK_BIAS
1735
1736 /* Describe how we implement __builtin_eh_return.  */
1737 #define EH_RETURN_DATA_REGNO(N) ((N) < 4 ? (N) + 24 : INVALID_REGNUM)
1738 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 1)  /* %g1 */
1739 #define EH_RETURN_HANDLER_RTX   gen_rtx_REG (Pmode, 31) /* %i7 */
1740
1741 /* Select a format to encode pointers in exception handling data.  CODE
1742    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
1743    true if the symbol may be affected by dynamic relocations.
1744
1745    If assembler and linker properly support .uaword %r_disp32(foo),
1746    then use PC relative 32-bit relocations instead of absolute relocs
1747    for shared libraries.  On sparc64, use pc relative 32-bit relocs even
1748    for binaries, to save memory.
1749
1750    binutils 2.12 would emit a R_SPARC_DISP32 dynamic relocation if the
1751    symbol %r_disp32() is against was not local, but .hidden.  In that
1752    case, we have to use DW_EH_PE_absptr for pic personality.  */
1753 #ifdef HAVE_AS_SPARC_UA_PCREL
1754 #ifdef HAVE_AS_SPARC_UA_PCREL_HIDDEN
1755 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE,GLOBAL)                       \
1756   (flag_pic                                                             \
1757    ? (GLOBAL ? DW_EH_PE_indirect : 0) | DW_EH_PE_pcrel | DW_EH_PE_sdata4\
1758    : ((TARGET_ARCH64 && ! GLOBAL)                                       \
1759       ? (DW_EH_PE_pcrel | DW_EH_PE_sdata4)                              \
1760       : DW_EH_PE_absptr))
1761 #else
1762 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE,GLOBAL)                       \
1763   (flag_pic                                                             \
1764    ? (GLOBAL ? DW_EH_PE_absptr : (DW_EH_PE_pcrel | DW_EH_PE_sdata4))    \
1765    : ((TARGET_ARCH64 && ! GLOBAL)                                       \
1766       ? (DW_EH_PE_pcrel | DW_EH_PE_sdata4)                              \
1767       : DW_EH_PE_absptr))
1768 #endif
1769
1770 /* Emit a PC-relative relocation.  */
1771 #define ASM_OUTPUT_DWARF_PCREL(FILE, SIZE, LABEL)       \
1772   do {                                                  \
1773     fputs (integer_asm_op (SIZE, FALSE), FILE);         \
1774     fprintf (FILE, "%%r_disp%d(", SIZE * 8);            \
1775     assemble_name (FILE, LABEL);                        \
1776     fputc (')', FILE);                                  \
1777   } while (0)
1778 #endif
1779 \f
1780 /* Addressing modes, and classification of registers for them.  */
1781
1782 /* Macros to check register numbers against specific register classes.  */
1783
1784 /* These assume that REGNO is a hard or pseudo reg number.
1785    They give nonzero only if REGNO is a hard reg of the suitable class
1786    or a pseudo reg currently allocated to a suitable hard reg.
1787    Since they use reg_renumber, they are safe only once reg_renumber
1788    has been allocated, which happens in local-alloc.c.  */
1789
1790 #define REGNO_OK_FOR_INDEX_P(REGNO) \
1791 ((REGNO) < 32 || (unsigned) reg_renumber[REGNO] < (unsigned)32  \
1792  || (REGNO) == FRAME_POINTER_REGNUM                             \
1793  || reg_renumber[REGNO] == FRAME_POINTER_REGNUM)
1794
1795 #define REGNO_OK_FOR_BASE_P(REGNO)  REGNO_OK_FOR_INDEX_P (REGNO)
1796
1797 #define REGNO_OK_FOR_FP_P(REGNO) \
1798   (((unsigned) (REGNO) - 32 < (TARGET_V9 ? (unsigned)64 : (unsigned)32)) \
1799    || ((unsigned) reg_renumber[REGNO] - 32 < (TARGET_V9 ? (unsigned)64 : (unsigned)32)))
1800 #define REGNO_OK_FOR_CCFP_P(REGNO) \
1801  (TARGET_V9 \
1802   && (((unsigned) (REGNO) - 96 < (unsigned)4) \
1803       || ((unsigned) reg_renumber[REGNO] - 96 < (unsigned)4)))
1804
1805 /* Now macros that check whether X is a register and also,
1806    strictly, whether it is in a specified class.
1807
1808    These macros are specific to the SPARC, and may be used only
1809    in code for printing assembler insns and in conditions for
1810    define_optimization.  */
1811
1812 /* 1 if X is an fp register.  */
1813
1814 #define FP_REG_P(X) (REG_P (X) && REGNO_OK_FOR_FP_P (REGNO (X)))
1815
1816 /* Is X, a REG, an in or global register?  i.e. is regno 0..7 or 24..31 */
1817 #define IN_OR_GLOBAL_P(X) (REGNO (X) < 8 || (REGNO (X) >= 24 && REGNO (X) <= 31))
1818 \f
1819 /* Maximum number of registers that can appear in a valid memory address.  */
1820
1821 #define MAX_REGS_PER_ADDRESS 2
1822
1823 /* Recognize any constant value that is a valid address.
1824    When PIC, we do not accept an address that would require a scratch reg
1825    to load into a register.  */
1826
1827 #define CONSTANT_ADDRESS_P(X) constant_address_p (X)
1828
1829 /* Define this, so that when PIC, reload won't try to reload invalid
1830    addresses which require two reload registers.  */
1831
1832 #define LEGITIMATE_PIC_OPERAND_P(X) legitimate_pic_operand_p (X)
1833
1834 /* Nonzero if the constant value X is a legitimate general operand.
1835    Anything can be made to work except floating point constants.
1836    If TARGET_VIS, 0.0 can be made to work as well.  */
1837
1838 #define LEGITIMATE_CONSTANT_P(X) legitimate_constant_p (X)
1839
1840 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1841    and check its validity for a certain class.
1842    We have two alternate definitions for each of them.
1843    The usual definition accepts all pseudo regs; the other rejects
1844    them unless they have been allocated suitable hard regs.
1845    The symbol REG_OK_STRICT causes the latter definition to be used.
1846
1847    Most source files want to accept pseudo regs in the hope that
1848    they will get allocated to the class that the insn wants them to be in.
1849    Source files for reload pass need to be strict.
1850    After reload, it makes no difference, since pseudo regs have
1851    been eliminated by then.  */
1852
1853 /* Optional extra constraints for this machine.
1854
1855    'Q' handles floating point constants which can be moved into
1856        an integer register with a single sethi instruction.
1857
1858    'R' handles floating point constants which can be moved into
1859        an integer register with a single mov instruction.
1860
1861    'S' handles floating point constants which can be moved into
1862        an integer register using a high/lo_sum sequence.
1863
1864    'T' handles memory addresses where the alignment is known to
1865        be at least 8 bytes.
1866
1867    `U' handles all pseudo registers or a hard even numbered
1868        integer register, needed for ldd/std instructions.
1869
1870    'W' handles the memory operand when moving operands in/out
1871        of 'e' constraint floating point registers.
1872
1873    'Y' handles the zero vector constant.  */
1874
1875 #ifndef REG_OK_STRICT
1876
1877 /* Nonzero if X is a hard reg that can be used as an index
1878    or if it is a pseudo reg.  */
1879 #define REG_OK_FOR_INDEX_P(X) \
1880   (REGNO (X) < 32                               \
1881    || REGNO (X) == FRAME_POINTER_REGNUM         \
1882    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
1883
1884 /* Nonzero if X is a hard reg that can be used as a base reg
1885    or if it is a pseudo reg.  */
1886 #define REG_OK_FOR_BASE_P(X)  REG_OK_FOR_INDEX_P (X)
1887
1888 /* 'T', 'U' are for aligned memory loads which aren't needed for arch64.
1889    'W' is like 'T' but is assumed true on arch64.
1890
1891    Remember to accept pseudo-registers for memory constraints if reload is
1892    in progress.  */
1893
1894 #define EXTRA_CONSTRAINT(OP, C) \
1895         sparc_extra_constraint_check(OP, C, 0)
1896
1897 #else
1898
1899 /* Nonzero if X is a hard reg that can be used as an index.  */
1900 #define REG_OK_FOR_INDEX_P(X) REGNO_OK_FOR_INDEX_P (REGNO (X))
1901 /* Nonzero if X is a hard reg that can be used as a base reg.  */
1902 #define REG_OK_FOR_BASE_P(X) REGNO_OK_FOR_BASE_P (REGNO (X))
1903
1904 #define EXTRA_CONSTRAINT(OP, C) \
1905         sparc_extra_constraint_check(OP, C, 1)
1906
1907 #endif
1908 \f
1909 /* Should gcc use [%reg+%lo(xx)+offset] addresses?  */
1910
1911 #ifdef HAVE_AS_OFFSETABLE_LO10
1912 #define USE_AS_OFFSETABLE_LO10 1
1913 #else
1914 #define USE_AS_OFFSETABLE_LO10 0
1915 #endif
1916 \f
1917 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
1918    that is a valid memory address for an instruction.
1919    The MODE argument is the machine mode for the MEM expression
1920    that wants to use this address.
1921
1922    On SPARC, the actual legitimate addresses must be REG+REG or REG+SMALLINT
1923    ordinarily.  This changes a bit when generating PIC.
1924
1925    If you change this, execute "rm explow.o recog.o reload.o".  */
1926
1927 #define SYMBOLIC_CONST(X) symbolic_operand (X, VOIDmode)
1928
1929 #define RTX_OK_FOR_BASE_P(X)                                            \
1930   ((GET_CODE (X) == REG && REG_OK_FOR_BASE_P (X))                       \
1931   || (GET_CODE (X) == SUBREG                                            \
1932       && GET_CODE (SUBREG_REG (X)) == REG                               \
1933       && REG_OK_FOR_BASE_P (SUBREG_REG (X))))
1934
1935 #define RTX_OK_FOR_INDEX_P(X)                                           \
1936   ((GET_CODE (X) == REG && REG_OK_FOR_INDEX_P (X))                      \
1937   || (GET_CODE (X) == SUBREG                                            \
1938       && GET_CODE (SUBREG_REG (X)) == REG                               \
1939       && REG_OK_FOR_INDEX_P (SUBREG_REG (X))))
1940
1941 #define RTX_OK_FOR_OFFSET_P(X)                                          \
1942   (GET_CODE (X) == CONST_INT && INTVAL (X) >= -0x1000 && INTVAL (X) < 0x1000 - 8)
1943
1944 #define RTX_OK_FOR_OLO10_P(X)                                           \
1945   (GET_CODE (X) == CONST_INT && INTVAL (X) >= -0x1000 && INTVAL (X) < 0xc00 - 8)
1946
1947 #ifdef REG_OK_STRICT
1948 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)         \
1949 {                                                       \
1950   if (legitimate_address_p (MODE, X, 1))                \
1951     goto ADDR;                                          \
1952 }
1953 #else
1954 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)         \
1955 {                                                       \
1956   if (legitimate_address_p (MODE, X, 0))                \
1957     goto ADDR;                                          \
1958 }
1959 #endif
1960
1961 /* Go to LABEL if ADDR (a legitimate address expression)
1962    has an effect that depends on the machine mode it is used for.
1963
1964    In PIC mode,
1965
1966       (mem:HI [%l7+a])
1967
1968    is not equivalent to
1969    
1970       (mem:QI [%l7+a]) (mem:QI [%l7+a+1])
1971
1972    because [%l7+a+1] is interpreted as the address of (a+1).  */
1973
1974 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR, LABEL)       \
1975 {                                                       \
1976   if (flag_pic == 1)                                    \
1977     {                                                   \
1978       if (GET_CODE (ADDR) == PLUS)                      \
1979         {                                               \
1980           rtx op0 = XEXP (ADDR, 0);                     \
1981           rtx op1 = XEXP (ADDR, 1);                     \
1982           if (op0 == pic_offset_table_rtx               \
1983               && SYMBOLIC_CONST (op1))                  \
1984             goto LABEL;                                 \
1985         }                                               \
1986     }                                                   \
1987 }
1988 \f
1989 /* Try machine-dependent ways of modifying an illegitimate address
1990    to be legitimate.  If we find one, return the new, valid address.
1991    This macro is used in only one place: `memory_address' in explow.c.
1992
1993    OLDX is the address as it was before break_out_memory_refs was called.
1994    In some cases it is useful to look at this to decide what needs to be done.
1995
1996    MODE and WIN are passed so that this macro can use
1997    GO_IF_LEGITIMATE_ADDRESS.
1998
1999    It is always safe for this macro to do nothing.  It exists to recognize
2000    opportunities to optimize the output.  */
2001
2002 /* On SPARC, change REG+N into REG+REG, and REG+(X*Y) into REG+REG.  */
2003 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)     \
2004 {                                               \
2005   (X) = legitimize_address (X, OLDX, MODE);     \
2006   if (memory_address_p (MODE, X))               \
2007     goto WIN;                                   \
2008 }
2009
2010 /* Try a machine-dependent way of reloading an illegitimate address
2011    operand.  If we find one, push the reload and jump to WIN.  This
2012    macro is used in only one place: `find_reloads_address' in reload.c.
2013
2014    For SPARC 32, we wish to handle addresses by splitting them into
2015    HIGH+LO_SUM pairs, retaining the LO_SUM in the memory reference.
2016    This cuts the number of extra insns by one.
2017
2018    Do nothing when generating PIC code and the address is a
2019    symbolic operand or requires a scratch register.  */
2020
2021 #define LEGITIMIZE_RELOAD_ADDRESS(X,MODE,OPNUM,TYPE,IND_LEVELS,WIN)     \
2022 do {                                                                    \
2023   /* Decompose SImode constants into hi+lo_sum.  We do have to          \
2024      rerecognize what we produce, so be careful.  */                    \
2025   if (CONSTANT_P (X)                                                    \
2026       && (MODE != TFmode || TARGET_ARCH64)                              \
2027       && GET_MODE (X) == SImode                                         \
2028       && GET_CODE (X) != LO_SUM && GET_CODE (X) != HIGH                 \
2029       && ! (flag_pic                                                    \
2030             && (symbolic_operand (X, Pmode)                             \
2031                 || pic_address_needs_scratch (X)))                      \
2032       && sparc_cmodel <= CM_MEDLOW)                                     \
2033     {                                                                   \
2034       X = gen_rtx_LO_SUM (GET_MODE (X),                                 \
2035                           gen_rtx_HIGH (GET_MODE (X), X), X);           \
2036       push_reload (XEXP (X, 0), NULL_RTX, &XEXP (X, 0), NULL,           \
2037                    BASE_REG_CLASS, GET_MODE (X), VOIDmode, 0, 0,        \
2038                    OPNUM, TYPE);                                        \
2039       goto WIN;                                                         \
2040     }                                                                   \
2041   /* ??? 64-bit reloads.  */                                            \
2042 } while (0)
2043 \f
2044 /* Specify the machine mode that this machine uses
2045    for the index in the tablejump instruction.  */
2046 /* If we ever implement any of the full models (such as CM_FULLANY),
2047    this has to be DImode in that case */
2048 #ifdef HAVE_GAS_SUBSECTION_ORDERING
2049 #define CASE_VECTOR_MODE \
2050 (! TARGET_PTR64 ? SImode : flag_pic ? SImode : TARGET_CM_MEDLOW ? SImode : DImode)
2051 #else
2052 /* If assembler does not have working .subsection -1, we use DImode for pic, as otherwise
2053    we have to sign extend which slows things down.  */
2054 #define CASE_VECTOR_MODE \
2055 (! TARGET_PTR64 ? SImode : flag_pic ? DImode : TARGET_CM_MEDLOW ? SImode : DImode)
2056 #endif
2057
2058 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2059 #define DEFAULT_SIGNED_CHAR 1
2060
2061 /* Max number of bytes we can move from memory to memory
2062    in one reasonably fast instruction.  */
2063 #define MOVE_MAX 8
2064
2065 /* If a memory-to-memory move would take MOVE_RATIO or more simple
2066    move-instruction pairs, we will do a movmem or libcall instead.  */
2067
2068 #define MOVE_RATIO (optimize_size ? 3 : 8)
2069
2070 /* Define if operations between registers always perform the operation
2071    on the full register even if a narrower mode is specified.  */
2072 #define WORD_REGISTER_OPERATIONS
2073
2074 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
2075    will either zero-extend or sign-extend.  The value of this macro should
2076    be the code that says which one of the two operations is implicitly
2077    done, UNKNOWN if none.  */
2078 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
2079
2080 /* Nonzero if access to memory by bytes is slow and undesirable.
2081    For RISC chips, it means that access to memory by bytes is no
2082    better than access by words when possible, so grab a whole word
2083    and maybe make use of that.  */
2084 #define SLOW_BYTE_ACCESS 1
2085
2086 /* Define this to be nonzero if shift instructions ignore all but the low-order
2087    few bits.  */
2088 #define SHIFT_COUNT_TRUNCATED 1
2089
2090 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2091    is done just by pretending it is already truncated.  */
2092 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
2093
2094 /* Specify the machine mode used for addresses.  */
2095 #define Pmode (TARGET_ARCH64 ? DImode : SImode)
2096
2097 /* Given a comparison code (EQ, NE, etc.) and the first operand of a COMPARE,
2098    return the mode to be used for the comparison.  For floating-point,
2099    CCFP[E]mode is used.  CC_NOOVmode should be used when the first operand
2100    is a PLUS, MINUS, NEG, or ASHIFT.  CCmode should be used when no special
2101    processing is needed.  */
2102 #define SELECT_CC_MODE(OP,X,Y)  select_cc_mode ((OP), (X), (Y))
2103
2104 /* Return nonzero if MODE implies a floating point inequality can be
2105    reversed.  For SPARC this is always true because we have a full
2106    compliment of ordered and unordered comparisons, but until generic
2107    code knows how to reverse it correctly we keep the old definition.  */
2108 #define REVERSIBLE_CC_MODE(MODE) ((MODE) != CCFPEmode && (MODE) != CCFPmode)
2109
2110 /* A function address in a call instruction for indexing purposes.  */
2111 #define FUNCTION_MODE Pmode
2112
2113 /* Define this if addresses of constant functions
2114    shouldn't be put through pseudo regs where they can be cse'd.
2115    Desirable on machines where ordinary constants are expensive
2116    but a CALL with constant address is cheap.  */
2117 #define NO_FUNCTION_CSE
2118
2119 /* alloca should avoid clobbering the old register save area.  */
2120 #define SETJMP_VIA_SAVE_AREA
2121
2122 /* The _Q_* comparison libcalls return booleans.  */
2123 #define FLOAT_LIB_COMPARE_RETURNS_BOOL(MODE, COMPARISON) ((MODE) == TFmode)
2124
2125 /* Assume by default that the _Qp_* 64-bit libcalls are implemented such
2126    that the inputs are fully consumed before the output memory is clobbered.  */
2127
2128 #define TARGET_BUGGY_QP_LIB     0
2129
2130 /* Assume by default that we do not have the Solaris-specific conversion
2131    routines nor 64-bit integer multiply and divide routines.  */
2132
2133 #define SUN_CONVERSION_LIBFUNCS         0
2134 #define DITF_CONVERSION_LIBFUNCS        0
2135 #define SUN_INTEGER_MULTIPLY_64         0
2136
2137 /* Compute extra cost of moving data between one register class
2138    and another.  */
2139 #define GENERAL_OR_I64(C) ((C) == GENERAL_REGS || (C) == I64_REGS)
2140 #define REGISTER_MOVE_COST(MODE, CLASS1, CLASS2)                \
2141   (((FP_REG_CLASS_P (CLASS1) && GENERAL_OR_I64 (CLASS2)) \
2142     || (GENERAL_OR_I64 (CLASS1) && FP_REG_CLASS_P (CLASS2)) \
2143     || (CLASS1) == FPCC_REGS || (CLASS2) == FPCC_REGS)          \
2144    ? ((sparc_cpu == PROCESSOR_ULTRASPARC \
2145        || sparc_cpu == PROCESSOR_ULTRASPARC3) ? 12 : 6) : 2)
2146
2147 /* Provide the cost of a branch.  For pre-v9 processors we use
2148    a value of 3 to take into account the potential annulling of
2149    the delay slot (which ends up being a bubble in the pipeline slot)
2150    plus a cycle to take into consideration the instruction cache
2151    effects.
2152
2153    On v9 and later, which have branch prediction facilities, we set
2154    it to the depth of the pipeline as that is the cost of a
2155    mispredicted branch.  */
2156
2157 #define BRANCH_COST \
2158         ((sparc_cpu == PROCESSOR_V9 \
2159           || sparc_cpu == PROCESSOR_ULTRASPARC) \
2160          ? 7 \
2161          : (sparc_cpu == PROCESSOR_ULTRASPARC3 \
2162             ? 9 : 3))
2163
2164 #define PREFETCH_BLOCK \
2165         ((sparc_cpu == PROCESSOR_ULTRASPARC \
2166           || sparc_cpu == PROCESSOR_ULTRASPARC3) \
2167          ? 64 : 32)
2168
2169 #define SIMULTANEOUS_PREFETCHES \
2170         ((sparc_cpu == PROCESSOR_ULTRASPARC) \
2171          ? 2 \
2172          : (sparc_cpu == PROCESSOR_ULTRASPARC3 \
2173             ? 8 : 3))
2174 \f
2175 /* Control the assembler format that we output.  */
2176
2177 /* A C string constant describing how to begin a comment in the target
2178    assembler language.  The compiler assumes that the comment will end at
2179    the end of the line.  */
2180
2181 #define ASM_COMMENT_START "!"
2182
2183 /* Output to assembler file text saying following lines
2184    may contain character constants, extra white space, comments, etc.  */
2185
2186 #define ASM_APP_ON ""
2187
2188 /* Output to assembler file text saying following lines
2189    no longer contain unusual constructs.  */
2190
2191 #define ASM_APP_OFF ""
2192
2193 /* How to refer to registers in assembler output.
2194    This sequence is indexed by compiler's hard-register-number (see above).  */
2195
2196 #define REGISTER_NAMES \
2197 {"%g0", "%g1", "%g2", "%g3", "%g4", "%g5", "%g6", "%g7",                \
2198  "%o0", "%o1", "%o2", "%o3", "%o4", "%o5", "%sp", "%o7",                \
2199  "%l0", "%l1", "%l2", "%l3", "%l4", "%l5", "%l6", "%l7",                \
2200  "%i0", "%i1", "%i2", "%i3", "%i4", "%i5", "%fp", "%i7",                \
2201  "%f0", "%f1", "%f2", "%f3", "%f4", "%f5", "%f6", "%f7",                \
2202  "%f8", "%f9", "%f10", "%f11", "%f12", "%f13", "%f14", "%f15",          \
2203  "%f16", "%f17", "%f18", "%f19", "%f20", "%f21", "%f22", "%f23",        \
2204  "%f24", "%f25", "%f26", "%f27", "%f28", "%f29", "%f30", "%f31",        \
2205  "%f32", "%f33", "%f34", "%f35", "%f36", "%f37", "%f38", "%f39",        \
2206  "%f40", "%f41", "%f42", "%f43", "%f44", "%f45", "%f46", "%f47",        \
2207  "%f48", "%f49", "%f50", "%f51", "%f52", "%f53", "%f54", "%f55",        \
2208  "%f56", "%f57", "%f58", "%f59", "%f60", "%f61", "%f62", "%f63",        \
2209  "%fcc0", "%fcc1", "%fcc2", "%fcc3", "%icc", "%sfp" }
2210
2211 /* Define additional names for use in asm clobbers and asm declarations.  */
2212
2213 #define ADDITIONAL_REGISTER_NAMES \
2214 {{"ccr", SPARC_ICC_REG}, {"cc", SPARC_ICC_REG}}
2215
2216 /* On Sun 4, this limit is 2048.  We use 1000 to be safe, since the length
2217    can run past this up to a continuation point.  Once we used 1500, but
2218    a single entry in C++ can run more than 500 bytes, due to the length of
2219    mangled symbol names.  dbxout.c should really be fixed to do
2220    continuations when they are actually needed instead of trying to
2221    guess...  */
2222 #define DBX_CONTIN_LENGTH 1000
2223
2224 /* This is how to output a command to make the user-level label named NAME
2225    defined for reference from other files.  */
2226
2227 /* Globalizing directive for a label.  */
2228 #define GLOBAL_ASM_OP "\t.global "
2229
2230 /* The prefix to add to user-visible assembler symbols.  */
2231
2232 #define USER_LABEL_PREFIX "_"
2233
2234 /* This is how to store into the string LABEL
2235    the symbol_ref name of an internal numbered label where
2236    PREFIX is the class of label and NUM is the number within the class.
2237    This is suitable for output with `assemble_name'.  */
2238
2239 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)   \
2240   sprintf ((LABEL), "*%s%ld", (PREFIX), (long)(NUM))
2241
2242 /* This is how we hook in and defer the case-vector until the end of
2243    the function.  */
2244 #define ASM_OUTPUT_ADDR_VEC(LAB,VEC) \
2245   sparc_defer_case_vector ((LAB),(VEC), 0)
2246
2247 #define ASM_OUTPUT_ADDR_DIFF_VEC(LAB,VEC) \
2248   sparc_defer_case_vector ((LAB),(VEC), 1)
2249
2250 /* This is how to output an element of a case-vector that is absolute.  */
2251
2252 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)  \
2253 do {                                                                    \
2254   char label[30];                                                       \
2255   ASM_GENERATE_INTERNAL_LABEL (label, "L", VALUE);                      \
2256   if (CASE_VECTOR_MODE == SImode)                                       \
2257     fprintf (FILE, "\t.word\t");                                        \
2258   else                                                                  \
2259     fprintf (FILE, "\t.xword\t");                                       \
2260   assemble_name (FILE, label);                                          \
2261   fputc ('\n', FILE);                                                   \
2262 } while (0)
2263
2264 /* This is how to output an element of a case-vector that is relative.
2265    (SPARC uses such vectors only when generating PIC.)  */
2266
2267 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL)                \
2268 do {                                                                    \
2269   char label[30];                                                       \
2270   ASM_GENERATE_INTERNAL_LABEL (label, "L", (VALUE));                    \
2271   if (CASE_VECTOR_MODE == SImode)                                       \
2272     fprintf (FILE, "\t.word\t");                                        \
2273   else                                                                  \
2274     fprintf (FILE, "\t.xword\t");                                       \
2275   assemble_name (FILE, label);                                          \
2276   ASM_GENERATE_INTERNAL_LABEL (label, "L", (REL));                      \
2277   fputc ('-', FILE);                                                    \
2278   assemble_name (FILE, label);                                          \
2279   fputc ('\n', FILE);                                                   \
2280 } while (0)
2281
2282 /* This is what to output before and after case-vector (both
2283    relative and absolute).  If .subsection -1 works, we put case-vectors
2284    at the beginning of the current section.  */
2285
2286 #ifdef HAVE_GAS_SUBSECTION_ORDERING
2287
2288 #define ASM_OUTPUT_ADDR_VEC_START(FILE)                                 \
2289   fprintf(FILE, "\t.subsection\t-1\n")
2290
2291 #define ASM_OUTPUT_ADDR_VEC_END(FILE)                                   \
2292   fprintf(FILE, "\t.previous\n")
2293
2294 #endif
2295
2296 /* This is how to output an assembler line
2297    that says to advance the location counter
2298    to a multiple of 2**LOG bytes.  */
2299
2300 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
2301   if ((LOG) != 0)                       \
2302     fprintf (FILE, "\t.align %d\n", (1<<(LOG)))
2303
2304 /* This is how to output an assembler line that says to advance
2305    the location counter to a multiple of 2**LOG bytes using the
2306    "nop" instruction as padding.  */
2307 #define ASM_OUTPUT_ALIGN_WITH_NOP(FILE,LOG)   \
2308   if ((LOG) != 0)                             \
2309     fprintf (FILE, "\t.align %d,0x1000000\n", (1<<(LOG)))
2310
2311 #define ASM_OUTPUT_SKIP(FILE,SIZE)  \
2312   fprintf (FILE, "\t.skip "HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2313
2314 /* This says how to output an assembler line
2315    to define a global common symbol.  */
2316
2317 #define ASM_OUTPUT_COMMON(FILE, NAME, SIZE, ROUNDED)  \
2318 ( fputs ("\t.common ", (FILE)),         \
2319   assemble_name ((FILE), (NAME)),               \
2320   fprintf ((FILE), ","HOST_WIDE_INT_PRINT_UNSIGNED",\"bss\"\n", (SIZE)))
2321
2322 /* This says how to output an assembler line to define a local common
2323    symbol.  */
2324
2325 #define ASM_OUTPUT_ALIGNED_LOCAL(FILE, NAME, SIZE, ALIGNED)             \
2326 ( fputs ("\t.reserve ", (FILE)),                                        \
2327   assemble_name ((FILE), (NAME)),                                       \
2328   fprintf ((FILE), ","HOST_WIDE_INT_PRINT_UNSIGNED",\"bss\",%u\n",      \
2329            (SIZE), ((ALIGNED) / BITS_PER_UNIT)))
2330
2331 /* A C statement (sans semicolon) to output to the stdio stream
2332    FILE the assembler definition of uninitialized global DECL named
2333    NAME whose size is SIZE bytes and alignment is ALIGN bytes.
2334    Try to use asm_output_aligned_bss to implement this macro.  */
2335
2336 #define ASM_OUTPUT_ALIGNED_BSS(FILE, DECL, NAME, SIZE, ALIGN)   \
2337   do {                                                          \
2338     ASM_OUTPUT_ALIGNED_LOCAL (FILE, NAME, SIZE, ALIGN);         \
2339   } while (0)
2340
2341 #define IDENT_ASM_OP "\t.ident\t"
2342
2343 /* Output #ident as a .ident.  */
2344
2345 #define ASM_OUTPUT_IDENT(FILE, NAME) \
2346   fprintf (FILE, "%s\"%s\"\n", IDENT_ASM_OP, NAME);
2347
2348 /* Prettify the assembly.  */
2349
2350 extern int sparc_indent_opcode;
2351
2352 #define ASM_OUTPUT_OPCODE(FILE, PTR)    \
2353   do {                                  \
2354     if (sparc_indent_opcode)            \
2355       {                                 \
2356         putc (' ', FILE);               \
2357         sparc_indent_opcode = 0;        \
2358       }                                 \
2359   } while (0)
2360
2361 /* Emit a dtp-relative reference to a TLS variable.  */
2362
2363 #ifdef HAVE_AS_TLS
2364 #define ASM_OUTPUT_DWARF_DTPREL(FILE, SIZE, X) \
2365   sparc_output_dwarf_dtprel (FILE, SIZE, X)
2366 #endif
2367
2368 #define PRINT_OPERAND_PUNCT_VALID_P(CHAR) \
2369   ((CHAR) == '#' || (CHAR) == '*' || (CHAR) == '('              \
2370    || (CHAR) == ')' || (CHAR) == '_' || (CHAR) == '&')
2371
2372 /* Print operand X (an rtx) in assembler syntax to file FILE.
2373    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2374    For `%' followed by punctuation, CODE is the punctuation and X is null.  */
2375
2376 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
2377
2378 /* Print a memory address as an operand to reference that memory location.  */
2379
2380 #define PRINT_OPERAND_ADDRESS(FILE, ADDR)  \
2381 { register rtx base, index = 0;                                 \
2382   int offset = 0;                                               \
2383   register rtx addr = ADDR;                                     \
2384   if (GET_CODE (addr) == REG)                                   \
2385     fputs (reg_names[REGNO (addr)], FILE);                      \
2386   else if (GET_CODE (addr) == PLUS)                             \
2387     {                                                           \
2388       if (GET_CODE (XEXP (addr, 0)) == CONST_INT)               \
2389         offset = INTVAL (XEXP (addr, 0)), base = XEXP (addr, 1);\
2390       else if (GET_CODE (XEXP (addr, 1)) == CONST_INT)          \
2391         offset = INTVAL (XEXP (addr, 1)), base = XEXP (addr, 0);\
2392       else                                                      \
2393         base = XEXP (addr, 0), index = XEXP (addr, 1);          \
2394       if (GET_CODE (base) == LO_SUM)                            \
2395         {                                                       \
2396           gcc_assert (USE_AS_OFFSETABLE_LO10                    \
2397                       && TARGET_ARCH64                          \
2398                       && ! TARGET_CM_MEDMID);                   \
2399           output_operand (XEXP (base, 0), 0);                   \
2400           fputs ("+%lo(", FILE);                                \
2401           output_address (XEXP (base, 1));                      \
2402           fprintf (FILE, ")+%d", offset);                       \
2403         }                                                       \
2404       else                                                      \
2405         {                                                       \
2406           fputs (reg_names[REGNO (base)], FILE);                \
2407           if (index == 0)                                       \
2408             fprintf (FILE, "%+d", offset);                      \
2409           else if (GET_CODE (index) == REG)                     \
2410             fprintf (FILE, "+%s", reg_names[REGNO (index)]);    \
2411           else if (GET_CODE (index) == SYMBOL_REF               \
2412                    || GET_CODE (index) == CONST)                \
2413             fputc ('+', FILE), output_addr_const (FILE, index); \
2414           else gcc_unreachable ();                              \
2415         }                                                       \
2416     }                                                           \
2417   else if (GET_CODE (addr) == MINUS                             \
2418            && GET_CODE (XEXP (addr, 1)) == LABEL_REF)           \
2419     {                                                           \
2420       output_addr_const (FILE, XEXP (addr, 0));                 \
2421       fputs ("-(", FILE);                                       \
2422       output_addr_const (FILE, XEXP (addr, 1));                 \
2423       fputs ("-.)", FILE);                                      \
2424     }                                                           \
2425   else if (GET_CODE (addr) == LO_SUM)                           \
2426     {                                                           \
2427       output_operand (XEXP (addr, 0), 0);                       \
2428       if (TARGET_CM_MEDMID)                                     \
2429         fputs ("+%l44(", FILE);                                 \
2430       else                                                      \
2431         fputs ("+%lo(", FILE);                                  \
2432       output_address (XEXP (addr, 1));                          \
2433       fputc (')', FILE);                                        \
2434     }                                                           \
2435   else if (flag_pic && GET_CODE (addr) == CONST                 \
2436            && GET_CODE (XEXP (addr, 0)) == MINUS                \
2437            && GET_CODE (XEXP (XEXP (addr, 0), 1)) == CONST      \
2438            && GET_CODE (XEXP (XEXP (XEXP (addr, 0), 1), 0)) == MINUS    \
2439            && XEXP (XEXP (XEXP (XEXP (addr, 0), 1), 0), 1) == pc_rtx)   \
2440     {                                                           \
2441       addr = XEXP (addr, 0);                                    \
2442       output_addr_const (FILE, XEXP (addr, 0));                 \
2443       /* Group the args of the second CONST in parenthesis.  */ \
2444       fputs ("-(", FILE);                                       \
2445       /* Skip past the second CONST--it does nothing for us.  */\
2446       output_addr_const (FILE, XEXP (XEXP (addr, 1), 0));       \
2447       /* Close the parenthesis.  */                             \
2448       fputc (')', FILE);                                        \
2449     }                                                           \
2450   else                                                          \
2451     {                                                           \
2452       output_addr_const (FILE, addr);                           \
2453     }                                                           \
2454 }
2455
2456 #ifdef HAVE_AS_TLS
2457 #define TARGET_TLS 1
2458 #else
2459 #define TARGET_TLS 0
2460 #endif
2461 #define TARGET_SUN_TLS TARGET_TLS
2462 #define TARGET_GNU_TLS 0
2463
2464 /* The number of Pmode words for the setjmp buffer.  */
2465 #define JMP_BUF_SIZE 12