OSDN Git Service

PR target/6512, PR target/5628
[pf3gnuchains/gcc-fork.git] / gcc / config / sparc / sparc.h
1 /* Definitions of target machine for GNU compiler, for Sun SPARC.
2    Copyright (C) 1987, 1988, 1989, 1992, 1994, 1995, 1996, 1997, 1998, 1999
3    2000, 2001, 2002 Free Software Foundation, Inc.
4    Contributed by Michael Tiemann (tiemann@cygnus.com).
5    64 bit SPARC V9 support by Michael Tiemann, Jim Wilson, and Doug Evans,
6    at Cygnus Support.
7
8 This file is part of GNU CC.
9
10 GNU CC is free software; you can redistribute it and/or modify
11 it under the terms of the GNU General Public License as published by
12 the Free Software Foundation; either version 2, or (at your option)
13 any later version.
14
15 GNU CC is distributed in the hope that it will be useful,
16 but WITHOUT ANY WARRANTY; without even the implied warranty of
17 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18 GNU General Public License for more details.
19
20 You should have received a copy of the GNU General Public License
21 along with GNU CC; see the file COPYING.  If not, write to
22 the Free Software Foundation, 59 Temple Place - Suite 330,
23 Boston, MA 02111-1307, USA.  */
24
25 /* Note that some other tm.h files include this one and then override
26    whatever definitions are necessary.  */
27
28 /* Specify this in a cover file to provide bi-architecture (32/64) support.  */
29 /* #define SPARC_BI_ARCH */
30
31 /* Macro used later in this file to determine default architecture.  */
32 #define DEFAULT_ARCH32_P ((TARGET_DEFAULT & MASK_64BIT) == 0)
33
34 /* TARGET_ARCH{32,64} are the main macros to decide which of the two
35    architectures to compile for.  We allow targets to choose compile time or
36    runtime selection.  */
37 #ifdef IN_LIBGCC2
38 #if defined(__sparcv9) || defined(__arch64__)
39 #define TARGET_ARCH32 0
40 #else
41 #define TARGET_ARCH32 1
42 #endif /* sparc64 */
43 #else
44 #ifdef SPARC_BI_ARCH
45 #define TARGET_ARCH32 (! TARGET_64BIT)
46 #else
47 #define TARGET_ARCH32 (DEFAULT_ARCH32_P)
48 #endif /* SPARC_BI_ARCH */
49 #endif /* IN_LIBGCC2 */
50 #define TARGET_ARCH64 (! TARGET_ARCH32)
51
52 /* Code model selection.
53    -mcmodel is used to select the v9 code model.
54    Different code models aren't supported for v7/8 code.
55
56    TARGET_CM_32:     32 bit address space, top 32 bits = 0,
57                      pointers are 32 bits.  Note that this isn't intended
58                      to imply a v7/8 abi.
59
60    TARGET_CM_MEDLOW: 32 bit address space, top 32 bits = 0,
61                      avoid generating %uhi and %ulo terms,
62                      pointers are 64 bits.
63
64    TARGET_CM_MEDMID: 64 bit address space.
65                      The executable must be in the low 16 TB of memory.
66                      This corresponds to the low 44 bits, and the %[hml]44
67                      relocs are used.  The text segment has a maximum size
68                      of 31 bits.
69
70    TARGET_CM_MEDANY: 64 bit address space.
71                      The text and data segments have a maximum size of 31
72                      bits and may be located anywhere.  The maximum offset
73                      from any instruction to the label _GLOBAL_OFFSET_TABLE_
74                      is 31 bits.
75
76    TARGET_CM_EMBMEDANY: 64 bit address space.
77                      The text and data segments have a maximum size of 31 bits
78                      and may be located anywhere.  Register %g4 contains
79                      the start address of the data segment.
80 */
81
82 enum cmodel {
83   CM_32,
84   CM_MEDLOW,
85   CM_MEDMID,
86   CM_MEDANY,
87   CM_EMBMEDANY
88 };
89
90 /* Value of -mcmodel specified by user.  */
91 extern const char *sparc_cmodel_string;
92 /* One of CM_FOO.  */
93 extern enum cmodel sparc_cmodel;
94
95 /* V9 code model selection.  */
96 #define TARGET_CM_MEDLOW    (sparc_cmodel == CM_MEDLOW)
97 #define TARGET_CM_MEDMID    (sparc_cmodel == CM_MEDMID)
98 #define TARGET_CM_MEDANY    (sparc_cmodel == CM_MEDANY)
99 #define TARGET_CM_EMBMEDANY (sparc_cmodel == CM_EMBMEDANY)
100
101 #define SPARC_DEFAULT_CMODEL CM_32
102
103 /* This is call-clobbered in the normal ABI, but is reserved in the
104    home grown (aka upward compatible) embedded ABI.  */
105 #define EMBMEDANY_BASE_REG "%g4"
106 \f
107 /* Values of TARGET_CPU_DEFAULT, set via -D in the Makefile,
108    and specified by the user via --with-cpu=foo.
109    This specifies the cpu implementation, not the architecture size.  */
110 /* Note that TARGET_CPU_v9 is assumed to start the list of 64-bit 
111    capable cpu's.  */
112 #define TARGET_CPU_sparc        0
113 #define TARGET_CPU_v7           0       /* alias for previous */
114 #define TARGET_CPU_sparclet     1
115 #define TARGET_CPU_sparclite    2
116 #define TARGET_CPU_v8           3       /* generic v8 implementation */
117 #define TARGET_CPU_supersparc   4
118 #define TARGET_CPU_hypersparc   5
119 #define TARGET_CPU_sparc86x     6
120 #define TARGET_CPU_sparclite86x 6
121 #define TARGET_CPU_v9           7       /* generic v9 implementation */
122 #define TARGET_CPU_sparcv9      7       /* alias */
123 #define TARGET_CPU_sparc64      7       /* alias */
124 #define TARGET_CPU_ultrasparc   8
125 #define TARGET_CPU_ultrasparc3  9
126
127 #if TARGET_CPU_DEFAULT == TARGET_CPU_v9 \
128  || TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc \
129  || TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc3
130
131 #define CPP_CPU32_DEFAULT_SPEC ""
132 #define ASM_CPU32_DEFAULT_SPEC ""
133
134 #if TARGET_CPU_DEFAULT == TARGET_CPU_v9
135 /* ??? What does Sun's CC pass?  */
136 #define CPP_CPU64_DEFAULT_SPEC "-D__sparc_v9__"
137 /* ??? It's not clear how other assemblers will handle this, so by default
138    use GAS.  Sun's Solaris assembler recognizes -xarch=v8plus, but this case
139    is handled in sol2.h.  */
140 #define ASM_CPU64_DEFAULT_SPEC "-Av9"
141 #endif
142 #if TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc
143 #define CPP_CPU64_DEFAULT_SPEC "-D__sparc_v9__"
144 #define ASM_CPU64_DEFAULT_SPEC "-Av9a"
145 #endif
146 #if TARGET_CPU_DEFAULT == TARGET_CPU_ultrasparc3
147 #define CPP_CPU64_DEFAULT_SPEC "-D__sparc_v9__"
148 #define ASM_CPU64_DEFAULT_SPEC "-Av9b"
149 #endif
150
151 #else
152
153 #define CPP_CPU64_DEFAULT_SPEC ""
154 #define ASM_CPU64_DEFAULT_SPEC ""
155
156 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparc \
157  || TARGET_CPU_DEFAULT == TARGET_CPU_v8
158 #define CPP_CPU32_DEFAULT_SPEC ""
159 #define ASM_CPU32_DEFAULT_SPEC ""
160 #endif
161
162 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparclet
163 #define CPP_CPU32_DEFAULT_SPEC "-D__sparclet__"
164 #define ASM_CPU32_DEFAULT_SPEC "-Asparclet"
165 #endif
166
167 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparclite
168 #define CPP_CPU32_DEFAULT_SPEC "-D__sparclite__"
169 #define ASM_CPU32_DEFAULT_SPEC "-Asparclite"
170 #endif
171
172 #if TARGET_CPU_DEFAULT == TARGET_CPU_supersparc
173 #define CPP_CPU32_DEFAULT_SPEC "-D__supersparc__ -D__sparc_v8__"
174 #define ASM_CPU32_DEFAULT_SPEC ""
175 #endif
176
177 #if TARGET_CPU_DEFAULT == TARGET_CPU_hypersparc
178 #define CPP_CPU32_DEFAULT_SPEC "-D__hypersparc__ -D__sparc_v8__"
179 #define ASM_CPU32_DEFAULT_SPEC ""
180 #endif
181
182 #if TARGET_CPU_DEFAULT == TARGET_CPU_sparclite86x
183 #define CPP_CPU32_DEFAULT_SPEC "-D__sparclite86x__"
184 #define ASM_CPU32_DEFAULT_SPEC "-Asparclite"
185 #endif
186
187 #endif
188
189 #if !defined(CPP_CPU32_DEFAULT_SPEC) || !defined(CPP_CPU64_DEFAULT_SPEC)
190 Unrecognized value in TARGET_CPU_DEFAULT.
191 #endif
192
193 #ifdef SPARC_BI_ARCH
194
195 #define CPP_CPU_DEFAULT_SPEC \
196 (DEFAULT_ARCH32_P ? "\
197 %{m64:" CPP_CPU64_DEFAULT_SPEC "} \
198 %{!m64:" CPP_CPU32_DEFAULT_SPEC "} \
199 " : "\
200 %{m32:" CPP_CPU32_DEFAULT_SPEC "} \
201 %{!m32:" CPP_CPU64_DEFAULT_SPEC "} \
202 ")
203 #define ASM_CPU_DEFAULT_SPEC \
204 (DEFAULT_ARCH32_P ? "\
205 %{m64:" ASM_CPU64_DEFAULT_SPEC "} \
206 %{!m64:" ASM_CPU32_DEFAULT_SPEC "} \
207 " : "\
208 %{m32:" ASM_CPU32_DEFAULT_SPEC "} \
209 %{!m32:" ASM_CPU64_DEFAULT_SPEC "} \
210 ")
211
212 #else /* !SPARC_BI_ARCH */
213
214 #define CPP_CPU_DEFAULT_SPEC (DEFAULT_ARCH32_P ? CPP_CPU32_DEFAULT_SPEC : CPP_CPU64_DEFAULT_SPEC)
215 #define ASM_CPU_DEFAULT_SPEC (DEFAULT_ARCH32_P ? ASM_CPU32_DEFAULT_SPEC : ASM_CPU64_DEFAULT_SPEC)
216
217 #endif /* !SPARC_BI_ARCH */
218
219 /* Define macros to distinguish architectures.  */
220
221 /* Common CPP definitions used by CPP_SPEC amongst the various targets
222    for handling -mcpu=xxx switches.  */
223 #define CPP_CPU_SPEC "\
224 %{msoft-float:-D_SOFT_FLOAT} \
225 %{mcypress:} \
226 %{msparclite:-D__sparclite__} \
227 %{mf930:-D__sparclite__} %{mf934:-D__sparclite__} \
228 %{mv8:-D__sparc_v8__} \
229 %{msupersparc:-D__supersparc__ -D__sparc_v8__} \
230 %{mcpu=sparclet:-D__sparclet__} %{mcpu=tsc701:-D__sparclet__} \
231 %{mcpu=sparclite:-D__sparclite__} \
232 %{mcpu=f930:-D__sparclite__} %{mcpu=f934:-D__sparclite__} \
233 %{mcpu=v8:-D__sparc_v8__} \
234 %{mcpu=supersparc:-D__supersparc__ -D__sparc_v8__} \
235 %{mcpu=hypersparc:-D__hypersparc__ -D__sparc_v8__} \
236 %{mcpu=sparclite86x:-D__sparclite86x__} \
237 %{mcpu=v9:-D__sparc_v9__} \
238 %{mcpu=ultrasparc:-D__sparc_v9__} \
239 %{mcpu=ultrasparc3:-D__sparc_v9__} \
240 %{!mcpu*:%{!mcypress:%{!msparclite:%{!mf930:%{!mf934:%{!mv8:%{!msupersparc:%(cpp_cpu_default)}}}}}}} \
241 "
242
243 /* ??? The GCC_NEW_VARARGS macro is now obsolete, because gcc always uses
244    the right varags.h file when bootstrapping.  */
245 /* ??? It's not clear what value we want to use for -Acpu/machine for
246    sparc64 in 32 bit environments, so for now we only use `sparc64' in
247    64 bit environments.  */
248
249 #ifdef SPARC_BI_ARCH
250
251 #define CPP_ARCH32_SPEC "-D__SIZE_TYPE__=unsigned\\ int -D__PTRDIFF_TYPE__=int \
252 -D__GCC_NEW_VARARGS__ -Acpu=sparc -Amachine=sparc"
253 #define CPP_ARCH64_SPEC "-D__SIZE_TYPE__=long\\ unsigned\\ int -D__PTRDIFF_TYPE__=long\\ int \
254 -D__arch64__ -Acpu=sparc64 -Amachine=sparc64"
255
256 #else
257
258 #define CPP_ARCH32_SPEC "-D__GCC_NEW_VARARGS__ -Acpu=sparc -Amachine=sparc"
259 #define CPP_ARCH64_SPEC "-D__arch64__ -Acpu=sparc64 -Amachine=sparc64"
260
261 #endif
262
263 #define CPP_ARCH_DEFAULT_SPEC \
264 (DEFAULT_ARCH32_P ? CPP_ARCH32_SPEC : CPP_ARCH64_SPEC)
265
266 #define CPP_ARCH_SPEC "\
267 %{m32:%(cpp_arch32)} \
268 %{m64:%(cpp_arch64)} \
269 %{!m32:%{!m64:%(cpp_arch_default)}} \
270 "
271
272 /* Macros to distinguish endianness.  */
273 #define CPP_ENDIAN_SPEC "\
274 %{mlittle-endian:-D__LITTLE_ENDIAN__} \
275 %{mlittle-endian-data:-D__LITTLE_ENDIAN_DATA__}"
276
277 /* Macros to distinguish the particular subtarget.  */
278 #define CPP_SUBTARGET_SPEC ""
279
280 #define CPP_SPEC "%(cpp_cpu) %(cpp_arch) %(cpp_endian) %(cpp_subtarget)"
281
282 /* Prevent error on `-sun4' and `-target sun4' options.  */
283 /* This used to translate -dalign to -malign, but that is no good
284    because it can't turn off the usual meaning of making debugging dumps.  */
285 /* Translate old style -m<cpu> into new style -mcpu=<cpu>.
286    ??? Delete support for -m<cpu> for 2.9.  */
287
288 #define CC1_SPEC "\
289 %{sun4:} %{target:} \
290 %{mcypress:-mcpu=cypress} \
291 %{msparclite:-mcpu=sparclite} %{mf930:-mcpu=f930} %{mf934:-mcpu=f934} \
292 %{mv8:-mcpu=v8} %{msupersparc:-mcpu=supersparc} \
293 "
294
295 /* Override in target specific files.  */
296 #define ASM_CPU_SPEC "\
297 %{mcpu=sparclet:-Asparclet} %{mcpu=tsc701:-Asparclet} \
298 %{msparclite:-Asparclite} \
299 %{mf930:-Asparclite} %{mf934:-Asparclite} \
300 %{mcpu=sparclite:-Asparclite} \
301 %{mcpu=sparclite86x:-Asparclite} \
302 %{mcpu=f930:-Asparclite} %{mcpu=f934:-Asparclite} \
303 %{mv8plus:-Av8plus} \
304 %{mcpu=v9:-Av9} \
305 %{mcpu=ultrasparc:%{!mv8plus:-Av9a}} \
306 %{mcpu=ultrasparc3:%{!mv8plus:-Av9b}} \
307 %{!mcpu*:%{!mcypress:%{!msparclite:%{!mf930:%{!mf934:%{!mv8:%{!msupersparc:%(asm_cpu_default)}}}}}}} \
308 "
309
310 /* Word size selection, among other things.
311    This is what GAS uses.  Add %(asm_arch) to ASM_SPEC to enable.  */
312
313 #define ASM_ARCH32_SPEC "-32"
314 #ifdef HAVE_AS_REGISTER_PSEUDO_OP
315 #define ASM_ARCH64_SPEC "-64 -no-undeclared-regs"
316 #else
317 #define ASM_ARCH64_SPEC "-64"
318 #endif
319 #define ASM_ARCH_DEFAULT_SPEC \
320 (DEFAULT_ARCH32_P ? ASM_ARCH32_SPEC : ASM_ARCH64_SPEC)
321
322 #define ASM_ARCH_SPEC "\
323 %{m32:%(asm_arch32)} \
324 %{m64:%(asm_arch64)} \
325 %{!m32:%{!m64:%(asm_arch_default)}} \
326 "
327
328 #ifdef HAVE_AS_RELAX_OPTION
329 #define ASM_RELAX_SPEC "%{!mno-relax:-relax}"
330 #else
331 #define ASM_RELAX_SPEC ""
332 #endif
333
334 /* Special flags to the Sun-4 assembler when using pipe for input.  */
335
336 #define ASM_SPEC "\
337 %| %{R} %{!pg:%{!p:%{fpic:-k} %{fPIC:-k}}} %{keep-local-as-symbols:-L} \
338 %(asm_cpu) %(asm_relax)"
339
340 /* This macro defines names of additional specifications to put in the specs
341    that can be used in various specifications like CC1_SPEC.  Its definition
342    is an initializer with a subgrouping for each command option.
343
344    Each subgrouping contains a string constant, that defines the
345    specification name, and a string constant that used by the GNU CC driver
346    program.
347
348    Do not define this macro if it does not need to do anything.  */
349
350 #define EXTRA_SPECS \
351   { "cpp_cpu",          CPP_CPU_SPEC },         \
352   { "cpp_cpu_default",  CPP_CPU_DEFAULT_SPEC }, \
353   { "cpp_arch32",       CPP_ARCH32_SPEC },      \
354   { "cpp_arch64",       CPP_ARCH64_SPEC },      \
355   { "cpp_arch_default", CPP_ARCH_DEFAULT_SPEC },\
356   { "cpp_arch",         CPP_ARCH_SPEC },        \
357   { "cpp_endian",       CPP_ENDIAN_SPEC },      \
358   { "cpp_subtarget",    CPP_SUBTARGET_SPEC },   \
359   { "asm_cpu",          ASM_CPU_SPEC },         \
360   { "asm_cpu_default",  ASM_CPU_DEFAULT_SPEC }, \
361   { "asm_arch32",       ASM_ARCH32_SPEC },      \
362   { "asm_arch64",       ASM_ARCH64_SPEC },      \
363   { "asm_relax",        ASM_RELAX_SPEC },       \
364   { "asm_arch_default", ASM_ARCH_DEFAULT_SPEC },\
365   { "asm_arch",         ASM_ARCH_SPEC },        \
366   SUBTARGET_EXTRA_SPECS
367
368 #define SUBTARGET_EXTRA_SPECS
369
370 /* Because libgcc can generate references back to libc (via .umul etc.) we have
371    to list libc again after the second libgcc.  */
372 #define LINK_GCC_C_SEQUENCE_SPEC "%G %L %G %L"
373
374 \f
375 #ifdef SPARC_BI_ARCH
376 #define NO_BUILTIN_PTRDIFF_TYPE
377 #define NO_BUILTIN_SIZE_TYPE
378 #endif
379 #define PTRDIFF_TYPE (TARGET_ARCH64 ? "long int" : "int")
380 #define SIZE_TYPE (TARGET_ARCH64 ? "long unsigned int" : "unsigned int")
381
382 /* ??? This should be 32 bits for v9 but what can we do?  */
383 #define WCHAR_TYPE "short unsigned int"
384 #define WCHAR_TYPE_SIZE 16
385
386 /* Show we can debug even without a frame pointer.  */
387 #define CAN_DEBUG_WITHOUT_FP
388
389 #define OVERRIDE_OPTIONS  sparc_override_options ()
390
391 /* Generate DBX debugging information.  */
392
393 #define DBX_DEBUGGING_INFO
394 \f
395 /* Run-time compilation parameters selecting different hardware subsets.  */
396
397 extern int target_flags;
398
399 /* Nonzero if we should generate code to use the fpu.  */
400 #define MASK_FPU 1
401 #define TARGET_FPU (target_flags & MASK_FPU)
402
403 /* Nonzero if we should assume that double pointers might be unaligned.
404    This can happen when linking gcc compiled code with other compilers,
405    because the ABI only guarantees 4 byte alignment.  */
406 #define MASK_UNALIGNED_DOUBLES 4
407 #define TARGET_UNALIGNED_DOUBLES (target_flags & MASK_UNALIGNED_DOUBLES)
408
409 /* Nonzero means that we should generate code for a v8 sparc.  */
410 #define MASK_V8 0x8
411 #define TARGET_V8 (target_flags & MASK_V8)
412
413 /* Nonzero means that we should generate code for a sparclite.
414    This enables the sparclite specific instructions, but does not affect
415    whether FPU instructions are emitted.  */
416 #define MASK_SPARCLITE 0x10
417 #define TARGET_SPARCLITE (target_flags & MASK_SPARCLITE)
418
419 /* Nonzero if we're compiling for the sparclet.  */
420 #define MASK_SPARCLET 0x20
421 #define TARGET_SPARCLET (target_flags & MASK_SPARCLET)
422
423 /* Nonzero if we're compiling for v9 sparc.
424    Note that v9's can run in 32 bit mode so this doesn't necessarily mean
425    the word size is 64.  */
426 #define MASK_V9 0x40
427 #define TARGET_V9 (target_flags & MASK_V9)
428
429 /* Non-zero to generate code that uses the instructions deprecated in
430    the v9 architecture.  This option only applies to v9 systems.  */
431 /* ??? This isn't user selectable yet.  It's used to enable such insns
432    on 32 bit v9 systems and for the moment they're permanently disabled
433    on 64 bit v9 systems.  */
434 #define MASK_DEPRECATED_V8_INSNS 0x80
435 #define TARGET_DEPRECATED_V8_INSNS (target_flags & MASK_DEPRECATED_V8_INSNS)
436
437 /* Mask of all CPU selection flags.  */
438 #define MASK_ISA \
439 (MASK_V8 + MASK_SPARCLITE + MASK_SPARCLET + MASK_V9 + MASK_DEPRECATED_V8_INSNS)
440
441 /* Non-zero means don't pass `-assert pure-text' to the linker.  */
442 #define MASK_IMPURE_TEXT 0x100
443 #define TARGET_IMPURE_TEXT (target_flags & MASK_IMPURE_TEXT)
444
445 /* Nonzero means that we should generate code using a flat register window
446    model, i.e. no save/restore instructions are generated, which is
447    compatible with normal sparc code.
448    The frame pointer is %i7 instead of %fp.  */
449 #define MASK_FLAT 0x200
450 #define TARGET_FLAT (target_flags & MASK_FLAT)
451
452 /* Nonzero means use the registers that the Sparc ABI reserves for
453    application software.  This must be the default to coincide with the
454    setting in FIXED_REGISTERS.  */
455 #define MASK_APP_REGS 0x400
456 #define TARGET_APP_REGS (target_flags & MASK_APP_REGS)
457
458 /* Option to select how quad word floating point is implemented.
459    When TARGET_HARD_QUAD is true, we use the hardware quad instructions.
460    Otherwise, we use the SPARC ABI quad library functions.  */
461 #define MASK_HARD_QUAD 0x800
462 #define TARGET_HARD_QUAD (target_flags & MASK_HARD_QUAD)
463
464 /* Non-zero on little-endian machines.  */
465 /* ??? Little endian support currently only exists for sparclet-aout and
466    sparc64-elf configurations.  May eventually want to expand the support
467    to all targets, but for now it's kept local to only those two.  */
468 #define MASK_LITTLE_ENDIAN 0x1000
469 #define TARGET_LITTLE_ENDIAN (target_flags & MASK_LITTLE_ENDIAN)
470
471 /* 0x2000, 0x4000 are unused */
472
473 /* Nonzero if pointers are 64 bits.  */
474 #define MASK_PTR64 0x8000
475 #define TARGET_PTR64 (target_flags & MASK_PTR64)
476
477 /* Nonzero if generating code to run in a 64 bit environment.
478    This is intended to only be used by TARGET_ARCH{32,64} as they are the
479    mechanism used to control compile time or run time selection.  */
480 #define MASK_64BIT 0x10000
481 #define TARGET_64BIT (target_flags & MASK_64BIT)
482
483 /* 0x20000,0x40000 unused */
484
485 /* Non-zero means use a stack bias of 2047.  Stack offsets are obtained by
486    adding 2047 to %sp.  This option is for v9 only and is the default.  */
487 #define MASK_STACK_BIAS 0x80000
488 #define TARGET_STACK_BIAS (target_flags & MASK_STACK_BIAS)
489
490 /* 0x100000,0x200000 unused */
491
492 /* Non-zero means -m{,no-}fpu was passed on the command line.  */
493 #define MASK_FPU_SET 0x400000
494 #define TARGET_FPU_SET (target_flags & MASK_FPU_SET)
495
496 /* Use the UltraSPARC Visual Instruction Set extensions.  */
497 #define MASK_VIS 0x1000000          
498 #define TARGET_VIS (target_flags & MASK_VIS)
499
500 /* Compile for Solaris V8+.  32 bit Solaris preserves the high bits of
501    the current out and global registers and Linux 2.2+ as well.  */
502 #define MASK_V8PLUS 0x2000000
503 #define TARGET_V8PLUS (target_flags & MASK_V8PLUS)                            
504
505 /* Force a the fastest alignment on structures to take advantage of
506    faster copies.  */
507 #define MASK_FASTER_STRUCTS 0x4000000
508 #define TARGET_FASTER_STRUCTS (target_flags & MASK_FASTER_STRUCTS)
509
510 /* Use IEEE quad long double.  */
511 #define MASK_LONG_DOUBLE_128 0x8000000
512 #define TARGET_LONG_DOUBLE_128 (target_flags & MASK_LONG_DOUBLE_128)
513
514 /* TARGET_HARD_MUL: Use hardware multiply instructions but not %y.
515    TARGET_HARD_MUL32: Use hardware multiply instructions with rd %y
516    to get high 32 bits.  False in V8+ or V9 because multiply stores
517    a 64 bit result in a register.  */
518
519 #define TARGET_HARD_MUL32                               \
520   ((TARGET_V8 || TARGET_SPARCLITE                       \
521     || TARGET_SPARCLET || TARGET_DEPRECATED_V8_INSNS)   \
522    && ! TARGET_V8PLUS && TARGET_ARCH32)
523
524 #define TARGET_HARD_MUL                                 \
525   (TARGET_V8 || TARGET_SPARCLITE || TARGET_SPARCLET     \
526    || TARGET_DEPRECATED_V8_INSNS || TARGET_V8PLUS)                        
527
528
529 /* Macro to define tables used to set the flags.
530    This is a list in braces of pairs in braces,
531    each pair being { "NAME", VALUE }
532    where VALUE is the bits to set or minus the bits to clear.
533    An empty string NAME is used to identify the default VALUE.  */
534
535 #define TARGET_SWITCHES  \
536   { {"fpu", MASK_FPU | MASK_FPU_SET,                                    \
537      N_("Use hardware fp") },                                           \
538     {"no-fpu", -MASK_FPU,                                               \
539      N_("Do not use hardware fp") },                                    \
540     {"no-fpu", MASK_FPU_SET,                            NULL, },        \
541     {"hard-float", MASK_FPU | MASK_FPU_SET,                             \
542      N_("Use hardware fp") },                                           \
543     {"soft-float", -MASK_FPU,                                           \
544      N_("Do not use hardware fp") },                                    \
545     {"soft-float", MASK_FPU_SET,                        NULL },         \
546     {"unaligned-doubles", MASK_UNALIGNED_DOUBLES,                       \
547      N_("Assume possible double misalignment") },                       \
548     {"no-unaligned-doubles", -MASK_UNALIGNED_DOUBLES,                   \
549      N_("Assume all doubles are aligned") },                            \
550     {"impure-text", MASK_IMPURE_TEXT,                                   \
551      N_("Pass -assert pure-text to linker") },                          \
552     {"no-impure-text", -MASK_IMPURE_TEXT,                               \
553      N_("Do not pass -assert pure-text to linker") },                   \
554     {"flat", MASK_FLAT,                                                 \
555      N_("Use flat register window model") },                            \
556     {"no-flat", -MASK_FLAT,                                             \
557      N_("Do not use flat register window model") },                     \
558     {"app-regs", MASK_APP_REGS,                                         \
559      N_("Use ABI reserved registers") },                                \
560     {"no-app-regs", -MASK_APP_REGS,                                     \
561      N_("Do not use ABI reserved registers") },                         \
562     {"hard-quad-float", MASK_HARD_QUAD,                                 \
563      N_("Use hardware quad fp instructions") },                         \
564     {"soft-quad-float", -MASK_HARD_QUAD,                                \
565      N_("Do not use hardware quad fp instructions") },                  \
566     {"v8plus", MASK_V8PLUS,                                             \
567      N_("Compile for v8plus ABI") },                                    \
568     {"no-v8plus", -MASK_V8PLUS,                                         \
569      N_("Do not compile for v8plus ABI") },                             \
570     {"vis", MASK_VIS,                                                   \
571      N_("Utilize Visual Instruction Set") },                            \
572     {"no-vis", -MASK_VIS,                                               \
573      N_("Do not utilize Visual Instruction Set") },                     \
574     /* ??? These are deprecated, coerced to -mcpu=.  Delete in 2.9.  */ \
575     {"cypress", 0,                                                      \
576      N_("Optimize for Cypress processors") },                           \
577     {"sparclite", 0,                                                    \
578      N_("Optimize for SparcLite processors") },                         \
579     {"f930", 0,                                                         \
580      N_("Optimize for F930 processors") },                              \
581     {"f934", 0,                                                         \
582      N_("Optimize for F934 processors") },                              \
583     {"v8", 0,                                                           \
584      N_("Use V8 Sparc ISA") },                                          \
585     {"supersparc", 0,                                                   \
586      N_("Optimize for SuperSparc processors") },                        \
587     /* End of deprecated options.  */                                   \
588     {"ptr64", MASK_PTR64,                                               \
589      N_("Pointers are 64-bit") },                                       \
590     {"ptr32", -MASK_PTR64,                                              \
591      N_("Pointers are 32-bit") },                                       \
592     {"32", -MASK_64BIT,                                                 \
593      N_("Use 32-bit ABI") },                                            \
594     {"64", MASK_64BIT,                                                  \
595      N_("Use 64-bit ABI") },                                            \
596     {"stack-bias", MASK_STACK_BIAS,                                     \
597      N_("Use stack bias") },                                            \
598     {"no-stack-bias", -MASK_STACK_BIAS,                                 \
599      N_("Do not use stack bias") },                                     \
600     {"faster-structs", MASK_FASTER_STRUCTS,                             \
601      N_("Use structs on stronger alignment for double-word copies") },  \
602     {"no-faster-structs", -MASK_FASTER_STRUCTS,                         \
603      N_("Do not use structs on stronger alignment for double-word copies") }, \
604     {"relax", 0,                                                        \
605      N_("Optimize tail call instructions in assembler and linker") },   \
606     {"no-relax", 0,                                                     \
607      N_("Do not optimize tail call instructions in assembler or linker") }, \
608     SUBTARGET_SWITCHES                  \
609     { "", TARGET_DEFAULT, ""}}
610
611 /* MASK_APP_REGS must always be the default because that's what
612    FIXED_REGISTERS is set to and -ffixed- is processed before
613    CONDITIONAL_REGISTER_USAGE is called (where we process -mno-app-regs).  */
614 #define TARGET_DEFAULT (MASK_APP_REGS + MASK_FPU)
615
616 /* This is meant to be redefined in target specific files.  */
617 #define SUBTARGET_SWITCHES
618
619 /* Processor type.
620    These must match the values for the cpu attribute in sparc.md.  */
621 enum processor_type {
622   PROCESSOR_V7,
623   PROCESSOR_CYPRESS,
624   PROCESSOR_V8,
625   PROCESSOR_SUPERSPARC,
626   PROCESSOR_SPARCLITE,
627   PROCESSOR_F930,
628   PROCESSOR_F934,
629   PROCESSOR_HYPERSPARC,
630   PROCESSOR_SPARCLITE86X,
631   PROCESSOR_SPARCLET,
632   PROCESSOR_TSC701,
633   PROCESSOR_V9,
634   PROCESSOR_ULTRASPARC,
635   PROCESSOR_ULTRASPARC3
636 };
637
638 /* This is set from -m{cpu,tune}=xxx.  */
639 extern enum processor_type sparc_cpu;
640
641 /* Recast the cpu class to be the cpu attribute.
642    Every file includes us, but not every file includes insn-attr.h.  */
643 #define sparc_cpu_attr ((enum attr_cpu) sparc_cpu)
644
645 #define TARGET_OPTIONS \
646 {                                                               \
647   { "cpu=",  &sparc_select[1].string,                           \
648     N_("Use features of and schedule code for given CPU") },    \
649   { "tune=", &sparc_select[2].string,                           \
650     N_("Schedule code for given CPU") },                        \
651   { "cmodel=", &sparc_cmodel_string,                            \
652     N_("Use given Sparc code model") },                         \
653   SUBTARGET_OPTIONS                                             \
654 }
655
656 /* This is meant to be redefined in target specific files.  */
657 #define SUBTARGET_OPTIONS
658
659 /* sparc_select[0] is reserved for the default cpu.  */
660 struct sparc_cpu_select
661 {
662   const char *string;
663   const char *const name;
664   const int set_tune_p;
665   const int set_arch_p;
666 };
667
668 extern struct sparc_cpu_select sparc_select[];
669 \f
670 /* target machine storage layout */
671
672 /* Define this if most significant bit is lowest numbered
673    in instructions that operate on numbered bit-fields.  */
674 #define BITS_BIG_ENDIAN 1
675
676 /* Define this if most significant byte of a word is the lowest numbered.  */
677 #define BYTES_BIG_ENDIAN 1
678
679 /* Define this if most significant word of a multiword number is the lowest
680    numbered.  */
681 #define WORDS_BIG_ENDIAN 1
682
683 /* Define this to set the endianness to use in libgcc2.c, which can
684    not depend on target_flags.  */
685 #if defined (__LITTLE_ENDIAN__) || defined(__LITTLE_ENDIAN_DATA__)
686 #define LIBGCC2_WORDS_BIG_ENDIAN 0
687 #else
688 #define LIBGCC2_WORDS_BIG_ENDIAN 1
689 #endif
690
691 #define MAX_BITS_PER_WORD       64
692
693 /* Width of a word, in units (bytes).  */
694 #define UNITS_PER_WORD          (TARGET_ARCH64 ? 8 : 4)
695 #ifdef IN_LIBGCC2
696 #define MIN_UNITS_PER_WORD      UNITS_PER_WORD
697 #else
698 #define MIN_UNITS_PER_WORD      4
699 #endif
700
701 /* Now define the sizes of the C data types.  */
702
703 #define SHORT_TYPE_SIZE         16
704 #define INT_TYPE_SIZE           32
705 #define LONG_TYPE_SIZE          (TARGET_ARCH64 ? 64 : 32)
706 #define LONG_LONG_TYPE_SIZE     64
707 #define FLOAT_TYPE_SIZE         32
708 #define DOUBLE_TYPE_SIZE        64
709
710 #ifdef SPARC_BI_ARCH
711 #define MAX_LONG_TYPE_SIZE      64
712 #endif
713
714 #if 0
715 /* ??? This does not work in SunOS 4.x, so it is not enabled here.
716    Instead, it is enabled in sol2.h, because it does work under Solaris.  */
717 /* Define for support of TFmode long double.
718    Sparc ABI says that long double is 4 words.  */
719 #define LONG_DOUBLE_TYPE_SIZE 128
720 #endif
721
722 /* Width in bits of a pointer.
723    See also the macro `Pmode' defined below.  */
724 #define POINTER_SIZE (TARGET_PTR64 ? 64 : 32)
725
726 /* If we have to extend pointers (only when TARGET_ARCH64 and not
727    TARGET_PTR64), we want to do it unsigned.   This macro does nothing
728    if ptr_mode and Pmode are the same.  */
729 #define POINTERS_EXTEND_UNSIGNED 1
730
731 /* A macro to update MODE and UNSIGNEDP when an object whose type
732    is TYPE and which has the specified mode and signedness is to be
733    stored in a register.  This macro is only called when TYPE is a
734    scalar type.  */
735 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE) \
736 if (TARGET_ARCH64                               \
737     && GET_MODE_CLASS (MODE) == MODE_INT        \
738     && GET_MODE_SIZE (MODE) < UNITS_PER_WORD)   \
739   (MODE) = DImode;
740
741 /* Define this macro if the promotion described by PROMOTE_MODE
742    should also be done for outgoing function arguments.  */
743 /* This is only needed for TARGET_ARCH64, but since PROMOTE_MODE is a no-op
744    for TARGET_ARCH32 this is ok.  Otherwise we'd need to add a runtime test
745    for this value.  */
746 #define PROMOTE_FUNCTION_ARGS
747
748 /* Define this macro if the promotion described by PROMOTE_MODE
749    should also be done for the return value of functions.
750    If this macro is defined, FUNCTION_VALUE must perform the same
751    promotions done by PROMOTE_MODE.  */
752 /* This is only needed for TARGET_ARCH64, but since PROMOTE_MODE is a no-op
753    for TARGET_ARCH32 this is ok.  Otherwise we'd need to add a runtime test
754    for this value.  */
755 #define PROMOTE_FUNCTION_RETURN
756
757 /* Define this macro if the promotion described by PROMOTE_MODE
758    should _only_ be performed for outgoing function arguments or
759    function return values, as specified by PROMOTE_FUNCTION_ARGS
760    and PROMOTE_FUNCTION_RETURN, respectively.  */
761 /* This is only needed for TARGET_ARCH64, but since PROMOTE_MODE is a no-op
762    for TARGET_ARCH32 this is ok.  Otherwise we'd need to add a runtime test
763    for this value.  For TARGET_ARCH64 we need it, as we don't have instructions
764    for arithmetic operations which do zero/sign extension at the same time,
765    so without this we end up with a srl/sra after every assignment to an
766    user variable,  which means very very bad code.  */
767 #define PROMOTE_FOR_CALL_ONLY
768
769 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
770 #define PARM_BOUNDARY (TARGET_ARCH64 ? 64 : 32)
771
772 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
773 #define STACK_BOUNDARY (TARGET_ARCH64 ? 128 : 64)
774
775 /* ALIGN FRAMES on double word boundaries */
776
777 #define SPARC_STACK_ALIGN(LOC) \
778   (TARGET_ARCH64 ? (((LOC)+15) & ~15) : (((LOC)+7) & ~7))
779
780 /* Allocation boundary (in *bits*) for the code of a function.  */
781 #define FUNCTION_BOUNDARY 32
782
783 /* Alignment of field after `int : 0' in a structure.  */
784 #define EMPTY_FIELD_BOUNDARY (TARGET_ARCH64 ? 64 : 32)
785
786 /* Every structure's size must be a multiple of this.  */
787 #define STRUCTURE_SIZE_BOUNDARY 8
788
789 /* A bitfield declared as `int' forces `int' alignment for the struct.  */
790 #define PCC_BITFIELD_TYPE_MATTERS 1
791
792 /* No data type wants to be aligned rounder than this.  */
793 #define BIGGEST_ALIGNMENT (TARGET_ARCH64 ? 128 : 64)
794
795 /* The best alignment to use in cases where we have a choice.  */
796 #define FASTEST_ALIGNMENT 64
797
798 /* Define this macro as an expression for the alignment of a structure
799    (given by STRUCT as a tree node) if the alignment computed in the
800    usual way is COMPUTED and the alignment explicitly specified was
801    SPECIFIED.
802
803    The default is to use SPECIFIED if it is larger; otherwise, use
804    the smaller of COMPUTED and `BIGGEST_ALIGNMENT' */
805 #define ROUND_TYPE_ALIGN(STRUCT, COMPUTED, SPECIFIED)   \
806  (TARGET_FASTER_STRUCTS ?                               \
807   ((TREE_CODE (STRUCT) == RECORD_TYPE                   \
808     || TREE_CODE (STRUCT) == UNION_TYPE                 \
809     || TREE_CODE (STRUCT) == QUAL_UNION_TYPE)           \
810    && TYPE_FIELDS (STRUCT) != 0                         \
811      ? MAX (MAX ((COMPUTED), (SPECIFIED)), BIGGEST_ALIGNMENT) \
812      : MAX ((COMPUTED), (SPECIFIED)))                   \
813    :  MAX ((COMPUTED), (SPECIFIED)))
814
815 /* Make strings word-aligned so strcpy from constants will be faster.  */
816 #define CONSTANT_ALIGNMENT(EXP, ALIGN)  \
817   ((TREE_CODE (EXP) == STRING_CST       \
818     && (ALIGN) < FASTEST_ALIGNMENT)     \
819    ? FASTEST_ALIGNMENT : (ALIGN))
820
821 /* Make arrays of chars word-aligned for the same reasons.  */
822 #define DATA_ALIGNMENT(TYPE, ALIGN)             \
823   (TREE_CODE (TYPE) == ARRAY_TYPE               \
824    && TYPE_MODE (TREE_TYPE (TYPE)) == QImode    \
825    && (ALIGN) < FASTEST_ALIGNMENT ? FASTEST_ALIGNMENT : (ALIGN))
826
827 /* Set this nonzero if move instructions will actually fail to work
828    when given unaligned data.  */
829 #define STRICT_ALIGNMENT 1
830
831 /* Things that must be doubleword aligned cannot go in the text section,
832    because the linker fails to align the text section enough!
833    Put them in the data section.  This macro is only used in this file.  */
834 #define MAX_TEXT_ALIGN 32
835
836 /* This forces all variables and constants to the data section when PIC.
837    This is because the SunOS 4 shared library scheme thinks everything in
838    text is a function, and patches the address to point to a loader stub.  */
839 /* This is defined to zero for every system which doesn't use the a.out object
840    file format.  */
841 #ifndef SUNOS4_SHARED_LIBRARIES
842 #define SUNOS4_SHARED_LIBRARIES 0
843 #endif
844
845
846 /* Use text section for a constant
847    unless we need more alignment than that offers.  */
848 /* This is defined differently for v9 in a cover file.  */
849 #define SELECT_RTX_SECTION(MODE, X, ALIGN)      \
850 {                                               \
851   if (GET_MODE_BITSIZE (MODE) <= MAX_TEXT_ALIGN \
852       && ! (flag_pic && (symbolic_operand ((X), (MODE)) || SUNOS4_SHARED_LIBRARIES)))  \
853     text_section ();                            \
854   else                                          \
855     data_section ();                            \
856 }
857 \f
858 /* Standard register usage.  */
859
860 /* Number of actual hardware registers.
861    The hardware registers are assigned numbers for the compiler
862    from 0 to just below FIRST_PSEUDO_REGISTER.
863    All registers that the compiler knows about must be given numbers,
864    even those that are not normally considered general registers.
865
866    SPARC has 32 integer registers and 32 floating point registers.
867    64 bit SPARC has 32 additional fp regs, but the odd numbered ones are not
868    accessible.  We still account for them to simplify register computations
869    (eg: in CLASS_MAX_NREGS).  There are also 4 fp condition code registers, so
870    32+32+32+4 == 100.
871    Register 100 is used as the integer condition code register.
872    Register 101 is used as the soft frame pointer register.  */
873
874 #define FIRST_PSEUDO_REGISTER 102
875
876 #define SPARC_FIRST_FP_REG     32
877 /* Additional V9 fp regs.  */
878 #define SPARC_FIRST_V9_FP_REG  64
879 #define SPARC_LAST_V9_FP_REG   95
880 /* V9 %fcc[0123].  V8 uses (figuratively) %fcc0.  */
881 #define SPARC_FIRST_V9_FCC_REG 96
882 #define SPARC_LAST_V9_FCC_REG  99
883 /* V8 fcc reg.  */
884 #define SPARC_FCC_REG 96
885 /* Integer CC reg.  We don't distinguish %icc from %xcc.  */
886 #define SPARC_ICC_REG 100
887
888 /* Nonzero if REGNO is an fp reg.  */
889 #define SPARC_FP_REG_P(REGNO) \
890 ((REGNO) >= SPARC_FIRST_FP_REG && (REGNO) <= SPARC_LAST_V9_FP_REG)
891
892 /* Argument passing regs.  */
893 #define SPARC_OUTGOING_INT_ARG_FIRST 8
894 #define SPARC_INCOMING_INT_ARG_FIRST (TARGET_FLAT ? 8 : 24)
895 #define SPARC_FP_ARG_FIRST           32
896
897 /* 1 for registers that have pervasive standard uses
898    and are not available for the register allocator.
899
900    On non-v9 systems:
901    g1 is free to use as temporary.
902    g2-g4 are reserved for applications.  Gcc normally uses them as
903    temporaries, but this can be disabled via the -mno-app-regs option.
904    g5 through g7 are reserved for the operating system.
905
906    On v9 systems:
907    g1,g5 are free to use as temporaries, and are free to use between calls
908    if the call is to an external function via the PLT.
909    g4 is free to use as a temporary in the non-embedded case.
910    g4 is reserved in the embedded case.
911    g2-g3 are reserved for applications.  Gcc normally uses them as
912    temporaries, but this can be disabled via the -mno-app-regs option.
913    g6-g7 are reserved for the operating system (or application in
914    embedded case).
915    ??? Register 1 is used as a temporary by the 64 bit sethi pattern, so must
916    currently be a fixed register until this pattern is rewritten.
917    Register 1 is also used when restoring call-preserved registers in large
918    stack frames.
919
920    Registers fixed in arch32 and not arch64 (or vice-versa) are marked in
921    CONDITIONAL_REGISTER_USAGE in order to properly handle -ffixed-.
922 */
923
924 #define FIXED_REGISTERS  \
925  {1, 0, 2, 2, 2, 2, 1, 1,       \
926   0, 0, 0, 0, 0, 0, 1, 0,       \
927   0, 0, 0, 0, 0, 0, 0, 0,       \
928   0, 0, 0, 0, 0, 0, 1, 1,       \
929                                 \
930   0, 0, 0, 0, 0, 0, 0, 0,       \
931   0, 0, 0, 0, 0, 0, 0, 0,       \
932   0, 0, 0, 0, 0, 0, 0, 0,       \
933   0, 0, 0, 0, 0, 0, 0, 0,       \
934                                 \
935   0, 0, 0, 0, 0, 0, 0, 0,       \
936   0, 0, 0, 0, 0, 0, 0, 0,       \
937   0, 0, 0, 0, 0, 0, 0, 0,       \
938   0, 0, 0, 0, 0, 0, 0, 0,       \
939                                 \
940   0, 0, 0, 0, 0, 1}
941
942 /* 1 for registers not available across function calls.
943    These must include the FIXED_REGISTERS and also any
944    registers that can be used without being saved.
945    The latter must include the registers where values are returned
946    and the register where structure-value addresses are passed.
947    Aside from that, you can include as many other registers as you like.  */
948
949 #define CALL_USED_REGISTERS  \
950  {1, 1, 1, 1, 1, 1, 1, 1,       \
951   1, 1, 1, 1, 1, 1, 1, 1,       \
952   0, 0, 0, 0, 0, 0, 0, 0,       \
953   0, 0, 0, 0, 0, 0, 1, 1,       \
954                                 \
955   1, 1, 1, 1, 1, 1, 1, 1,       \
956   1, 1, 1, 1, 1, 1, 1, 1,       \
957   1, 1, 1, 1, 1, 1, 1, 1,       \
958   1, 1, 1, 1, 1, 1, 1, 1,       \
959                                 \
960   1, 1, 1, 1, 1, 1, 1, 1,       \
961   1, 1, 1, 1, 1, 1, 1, 1,       \
962   1, 1, 1, 1, 1, 1, 1, 1,       \
963   1, 1, 1, 1, 1, 1, 1, 1,       \
964                                 \
965   1, 1, 1, 1, 1, 1}
966
967 /* If !TARGET_FPU, then make the fp registers and fp cc regs fixed so that
968    they won't be allocated.  */
969
970 #define CONDITIONAL_REGISTER_USAGE                              \
971 do                                                              \
972   {                                                             \
973     if (PIC_OFFSET_TABLE_REGNUM != INVALID_REGNUM)              \
974       {                                                         \
975         fixed_regs[PIC_OFFSET_TABLE_REGNUM] = 1;                \
976         call_used_regs[PIC_OFFSET_TABLE_REGNUM] = 1;            \
977       }                                                         \
978     /* If the user has passed -f{fixed,call-{used,saved}}-g5 */ \
979     /* then honour it.  */                                      \
980     if (TARGET_ARCH32 && fixed_regs[5])                         \
981       fixed_regs[5] = 1;                                        \
982     else if (TARGET_ARCH64 && fixed_regs[5] == 2)               \
983       fixed_regs[5] = 0;                                        \
984     if (! TARGET_V9)                                            \
985       {                                                         \
986         int regno;                                              \
987         for (regno = SPARC_FIRST_V9_FP_REG;                     \
988              regno <= SPARC_LAST_V9_FP_REG;                     \
989              regno++)                                           \
990           fixed_regs[regno] = 1;                                \
991         /* %fcc0 is used by v8 and v9.  */                      \
992         for (regno = SPARC_FIRST_V9_FCC_REG + 1;                \
993              regno <= SPARC_LAST_V9_FCC_REG;                    \
994              regno++)                                           \
995           fixed_regs[regno] = 1;                                \
996       }                                                         \
997     if (! TARGET_FPU)                                           \
998       {                                                         \
999         int regno;                                              \
1000         for (regno = 32; regno < SPARC_LAST_V9_FCC_REG; regno++) \
1001           fixed_regs[regno] = 1;                                \
1002       }                                                         \
1003     /* If the user has passed -f{fixed,call-{used,saved}}-g2 */ \
1004     /* then honour it.  Likewise with g3 and g4.  */            \
1005     if (fixed_regs[2] == 2)                                     \
1006       fixed_regs[2] = ! TARGET_APP_REGS;                        \
1007     if (fixed_regs[3] == 2)                                     \
1008       fixed_regs[3] = ! TARGET_APP_REGS;                        \
1009     if (TARGET_ARCH32 && fixed_regs[4] == 2)                    \
1010       fixed_regs[4] = ! TARGET_APP_REGS;                        \
1011     else if (TARGET_CM_EMBMEDANY)                               \
1012       fixed_regs[4] = 1;                                        \
1013     else if (fixed_regs[4] == 2)                                \
1014       fixed_regs[4] = 0;                                        \
1015     if (TARGET_FLAT)                                            \
1016       {                                                         \
1017         /* Let the compiler believe the frame pointer is still  \
1018            %fp, but output it as %i7.  */                       \
1019         fixed_regs[31] = 1;                                     \
1020         reg_names[HARD_FRAME_POINTER_REGNUM] = "%i7";           \
1021         /* Disable leaf functions */                            \
1022         memset (sparc_leaf_regs, 0, FIRST_PSEUDO_REGISTER);     \
1023       }                                                         \
1024   }                                                             \
1025 while (0)
1026
1027 /* Return number of consecutive hard regs needed starting at reg REGNO
1028    to hold something of mode MODE.
1029    This is ordinarily the length in words of a value of mode MODE
1030    but can be less for certain modes in special long registers.
1031
1032    On SPARC, ordinary registers hold 32 bits worth;
1033    this means both integer and floating point registers.
1034    On v9, integer regs hold 64 bits worth; floating point regs hold
1035    32 bits worth (this includes the new fp regs as even the odd ones are
1036    included in the hard register count).  */
1037
1038 #define HARD_REGNO_NREGS(REGNO, MODE) \
1039   (TARGET_ARCH64                                                        \
1040    ? ((REGNO) < 32 || (REGNO) == FRAME_POINTER_REGNUM                   \
1041       ? (GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD    \
1042       : (GET_MODE_SIZE (MODE) + 3) / 4)                                 \
1043    : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
1044
1045 /* Due to the ARCH64 descrepancy above we must override this next
1046    macro too.  */
1047 #define REGMODE_NATURAL_SIZE(MODE) \
1048   ((TARGET_ARCH64 && FLOAT_MODE_P (MODE)) ? 4 : UNITS_PER_WORD)
1049
1050 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.
1051    See sparc.c for how we initialize this.  */
1052 extern const int *hard_regno_mode_classes;
1053 extern int sparc_mode_class[];
1054
1055 /* ??? Because of the funny way we pass parameters we should allow certain
1056    ??? types of float/complex values to be in integer registers during
1057    ??? RTL generation.  This only matters on arch32.  */
1058 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
1059   ((hard_regno_mode_classes[REGNO] & sparc_mode_class[MODE]) != 0)
1060
1061 /* Value is 1 if it is a good idea to tie two pseudo registers
1062    when one has mode MODE1 and one has mode MODE2.
1063    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1064    for any hard reg, then this must be 0 for correct output.
1065
1066    For V9: SFmode can't be combined with other float modes, because they can't
1067    be allocated to the %d registers.  Also, DFmode won't fit in odd %f
1068    registers, but SFmode will.  */
1069 #define MODES_TIEABLE_P(MODE1, MODE2) \
1070   ((MODE1) == (MODE2)                                           \
1071    || (GET_MODE_CLASS (MODE1) == GET_MODE_CLASS (MODE2)         \
1072        && (! TARGET_V9                                          \
1073            || (GET_MODE_CLASS (MODE1) != MODE_FLOAT             \
1074                || (MODE1 != SFmode && MODE2 != SFmode)))))
1075
1076 /* Specify the registers used for certain standard purposes.
1077    The values of these macros are register numbers.  */
1078
1079 /* SPARC pc isn't overloaded on a register that the compiler knows about.  */
1080 /* #define PC_REGNUM  */
1081
1082 /* Register to use for pushing function arguments.  */
1083 #define STACK_POINTER_REGNUM 14
1084
1085 /* The stack bias (amount by which the hardware register is offset by).  */
1086 #define SPARC_STACK_BIAS ((TARGET_ARCH64 && TARGET_STACK_BIAS) ? 2047 : 0)
1087
1088 /* Actual top-of-stack address is 92/176 greater than the contents of the
1089    stack pointer register for !v9/v9.  That is:
1090    - !v9: 64 bytes for the in and local registers, 4 bytes for structure return
1091      address, and 6*4 bytes for the 6 register parameters.
1092    - v9: 128 bytes for the in and local registers + 6*8 bytes for the integer
1093      parameter regs.  */
1094 #define STACK_POINTER_OFFSET (FIRST_PARM_OFFSET(0) + SPARC_STACK_BIAS)
1095
1096 /* Base register for access to local variables of the function.  */
1097 #define HARD_FRAME_POINTER_REGNUM 30
1098
1099 /* The soft frame pointer does not have the stack bias applied.  */
1100 #define FRAME_POINTER_REGNUM 101
1101
1102 /* Given the stack bias, the stack pointer isn't actually aligned.  */
1103 #define INIT_EXPANDERS                                                   \
1104   do {                                                                   \
1105     if (cfun && cfun->emit->regno_pointer_align && SPARC_STACK_BIAS)     \
1106       {                                                                  \
1107         REGNO_POINTER_ALIGN (STACK_POINTER_REGNUM) = BITS_PER_UNIT;      \
1108         REGNO_POINTER_ALIGN (HARD_FRAME_POINTER_REGNUM) = BITS_PER_UNIT; \
1109       }                                                                  \
1110   } while (0)
1111
1112 /* Value should be nonzero if functions must have frame pointers.
1113    Zero means the frame pointer need not be set up (and parms
1114    may be accessed via the stack pointer) in functions that seem suitable.
1115    This is computed in `reload', in reload1.c.
1116    Used in flow.c, global.c, and reload1.c.
1117
1118    Being a non-leaf function does not mean a frame pointer is needed in the
1119    flat window model.  However, the debugger won't be able to backtrace through
1120    us with out it.  */
1121 #define FRAME_POINTER_REQUIRED                          \
1122   (TARGET_FLAT                                          \
1123    ? (current_function_calls_alloca                     \
1124       || current_function_varargs                       \
1125       || !leaf_function_p ())                           \
1126    : ! (leaf_function_p () && only_leaf_regs_used ()))
1127
1128 /* Base register for access to arguments of the function.  */
1129 #define ARG_POINTER_REGNUM FRAME_POINTER_REGNUM
1130
1131 /* Register in which static-chain is passed to a function.  This must
1132    not be a register used by the prologue.  */
1133 #define STATIC_CHAIN_REGNUM (TARGET_ARCH64 ? 5 : 2)
1134
1135 /* Register which holds offset table for position-independent
1136    data references.  */
1137
1138 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? 23 : INVALID_REGNUM)
1139
1140 /* Pick a default value we can notice from override_options:
1141    !v9: Default is on.
1142    v9: Default is off.  */
1143
1144 #define DEFAULT_PCC_STRUCT_RETURN -1
1145
1146 /* Sparc ABI says that quad-precision floats and all structures are returned
1147    in memory.
1148    For v9: unions <= 32 bytes in size are returned in int regs,
1149    structures up to 32 bytes are returned in int and fp regs.  */
1150
1151 #define RETURN_IN_MEMORY(TYPE)                          \
1152 (TARGET_ARCH32                                          \
1153  ? (TYPE_MODE (TYPE) == BLKmode                         \
1154     || TYPE_MODE (TYPE) == TFmode                       \
1155     || TYPE_MODE (TYPE) == TCmode)                      \
1156  : (TYPE_MODE (TYPE) == BLKmode                         \
1157     && (unsigned HOST_WIDE_INT) int_size_in_bytes (TYPE) > 32))
1158
1159 /* Functions which return large structures get the address
1160    to place the wanted value at offset 64 from the frame.
1161    Must reserve 64 bytes for the in and local registers.
1162    v9: Functions which return large structures get the address to place the
1163    wanted value from an invisible first argument.  */
1164 /* Used only in other #defines in this file.  */
1165 #define STRUCT_VALUE_OFFSET 64
1166
1167 #define STRUCT_VALUE \
1168   (TARGET_ARCH64                                        \
1169    ? 0                                                  \
1170    : gen_rtx_MEM (Pmode, plus_constant (stack_pointer_rtx, \
1171                                         STRUCT_VALUE_OFFSET)))
1172
1173 #define STRUCT_VALUE_INCOMING \
1174   (TARGET_ARCH64                                                \
1175    ? 0                                                          \
1176    : gen_rtx_MEM (Pmode, plus_constant (frame_pointer_rtx,      \
1177                                         STRUCT_VALUE_OFFSET)))
1178 \f
1179 /* Define the classes of registers for register constraints in the
1180    machine description.  Also define ranges of constants.
1181
1182    One of the classes must always be named ALL_REGS and include all hard regs.
1183    If there is more than one class, another class must be named NO_REGS
1184    and contain no registers.
1185
1186    The name GENERAL_REGS must be the name of a class (or an alias for
1187    another name such as ALL_REGS).  This is the class of registers
1188    that is allowed by "g" or "r" in a register constraint.
1189    Also, registers outside this class are allocated only when
1190    instructions express preferences for them.
1191
1192    The classes must be numbered in nondecreasing order; that is,
1193    a larger-numbered class must never be contained completely
1194    in a smaller-numbered class.
1195
1196    For any two classes, it is very desirable that there be another
1197    class that represents their union.  */
1198
1199 /* The SPARC has various kinds of registers: general, floating point,
1200    and condition codes [well, it has others as well, but none that we
1201    care directly about].
1202
1203    For v9 we must distinguish between the upper and lower floating point
1204    registers because the upper ones can't hold SFmode values.
1205    HARD_REGNO_MODE_OK won't help here because reload assumes that register(s)
1206    satisfying a group need for a class will also satisfy a single need for
1207    that class.  EXTRA_FP_REGS is a bit of a misnomer as it covers all 64 fp
1208    regs.
1209
1210    It is important that one class contains all the general and all the standard
1211    fp regs.  Otherwise find_reg() won't properly allocate int regs for moves,
1212    because reg_class_record() will bias the selection in favor of fp regs,
1213    because reg_class_subunion[GENERAL_REGS][FP_REGS] will yield FP_REGS,
1214    because FP_REGS > GENERAL_REGS.
1215
1216    It is also important that one class contain all the general and all the
1217    fp regs.  Otherwise when spilling a DFmode reg, it may be from EXTRA_FP_REGS
1218    but find_reloads() may use class GENERAL_OR_FP_REGS. This will cause
1219    allocate_reload_reg() to bypass it causing an abort because the compiler
1220    thinks it doesn't have a spill reg when in fact it does.
1221
1222    v9 also has 4 floating point condition code registers.  Since we don't
1223    have a class that is the union of FPCC_REGS with either of the others,
1224    it is important that it appear first.  Otherwise the compiler will die
1225    trying to compile _fixunsdfsi because fix_truncdfsi2 won't match its
1226    constraints.
1227
1228    It is important that SPARC_ICC_REG have class NO_REGS.  Otherwise combine
1229    may try to use it to hold an SImode value.  See register_operand.
1230    ??? Should %fcc[0123] be handled similarly?
1231 */
1232
1233 enum reg_class { NO_REGS, FPCC_REGS, I64_REGS, GENERAL_REGS, FP_REGS,
1234                  EXTRA_FP_REGS, GENERAL_OR_FP_REGS, GENERAL_OR_EXTRA_FP_REGS,
1235                  ALL_REGS, LIM_REG_CLASSES };
1236
1237 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1238
1239 /* Give names of register classes as strings for dump file.  */
1240
1241 #define REG_CLASS_NAMES \
1242   { "NO_REGS", "FPCC_REGS", "I64_REGS", "GENERAL_REGS", "FP_REGS",      \
1243      "EXTRA_FP_REGS", "GENERAL_OR_FP_REGS", "GENERAL_OR_EXTRA_FP_REGS", \
1244      "ALL_REGS" }
1245
1246 /* Define which registers fit in which classes.
1247    This is an initializer for a vector of HARD_REG_SET
1248    of length N_REG_CLASSES.  */
1249
1250 #define REG_CLASS_CONTENTS                              \
1251   {{0, 0, 0, 0},        /* NO_REGS */                   \
1252    {0, 0, 0, 0xf},      /* FPCC_REGS */                 \
1253    {0xffff, 0, 0, 0},   /* I64_REGS */                  \
1254    {-1, 0, 0, 0x20},    /* GENERAL_REGS */              \
1255    {0, -1, 0, 0},       /* FP_REGS */                   \
1256    {0, -1, -1, 0},      /* EXTRA_FP_REGS */             \
1257    {-1, -1, 0, 0x20},   /* GENERAL_OR_FP_REGS */        \
1258    {-1, -1, -1, 0x20},  /* GENERAL_OR_EXTRA_FP_REGS */  \
1259    {-1, -1, -1, 0x3f}}  /* ALL_REGS */
1260
1261 /* The same information, inverted:
1262    Return the class number of the smallest class containing
1263    reg number REGNO.  This could be a conditional expression
1264    or could index an array.  */
1265
1266 extern enum reg_class sparc_regno_reg_class[FIRST_PSEUDO_REGISTER];
1267
1268 #define REGNO_REG_CLASS(REGNO) sparc_regno_reg_class[(REGNO)]
1269
1270 /* This is the order in which to allocate registers normally.  
1271    
1272    We put %f0/%f1 last among the float registers, so as to make it more
1273    likely that a pseudo-register which dies in the float return register
1274    will get allocated to the float return register, thus saving a move
1275    instruction at the end of the function.  */
1276
1277 #define REG_ALLOC_ORDER \
1278 { 8, 9, 10, 11, 12, 13, 2, 3,           \
1279   15, 16, 17, 18, 19, 20, 21, 22,       \
1280   23, 24, 25, 26, 27, 28, 29, 31,       \
1281   34, 35, 36, 37, 38, 39,               /* %f2-%f7 */   \
1282   40, 41, 42, 43, 44, 45, 46, 47,       /* %f8-%f15 */  \
1283   48, 49, 50, 51, 52, 53, 54, 55,       /* %f16-%f23 */ \
1284   56, 57, 58, 59, 60, 61, 62, 63,       /* %f24-%f31 */ \
1285   64, 65, 66, 67, 68, 69, 70, 71,       /* %f32-%f39 */ \
1286   72, 73, 74, 75, 76, 77, 78, 79,       /* %f40-%f47 */ \
1287   80, 81, 82, 83, 84, 85, 86, 87,       /* %f48-%f55 */ \
1288   88, 89, 90, 91, 92, 93, 94, 95,       /* %f56-%f63 */ \
1289   32, 33,                               /* %f0,%f1 */   \
1290   96, 97, 98, 99, 100,                  /* %fcc0-3, %icc */ \
1291   1, 4, 5, 6, 7, 0, 14, 30, 101}
1292
1293 /* This is the order in which to allocate registers for
1294    leaf functions.  If all registers can fit in the "gi" registers,
1295    then we have the possibility of having a leaf function.  */
1296
1297 #define REG_LEAF_ALLOC_ORDER \
1298 { 2, 3, 24, 25, 26, 27, 28, 29,         \
1299   4, 5, 6, 7, 1,                        \
1300   15, 8, 9, 10, 11, 12, 13,             \
1301   16, 17, 18, 19, 20, 21, 22, 23,       \
1302   34, 35, 36, 37, 38, 39,               \
1303   40, 41, 42, 43, 44, 45, 46, 47,       \
1304   48, 49, 50, 51, 52, 53, 54, 55,       \
1305   56, 57, 58, 59, 60, 61, 62, 63,       \
1306   64, 65, 66, 67, 68, 69, 70, 71,       \
1307   72, 73, 74, 75, 76, 77, 78, 79,       \
1308   80, 81, 82, 83, 84, 85, 86, 87,       \
1309   88, 89, 90, 91, 92, 93, 94, 95,       \
1310   32, 33,                               \
1311   96, 97, 98, 99, 100,                  \
1312   0, 14, 30, 31, 101}
1313   
1314 #define ORDER_REGS_FOR_LOCAL_ALLOC order_regs_for_local_alloc ()
1315
1316 extern char sparc_leaf_regs[];
1317 #define LEAF_REGISTERS sparc_leaf_regs
1318
1319 extern const char leaf_reg_remap[];
1320 #define LEAF_REG_REMAP(REGNO) (leaf_reg_remap[REGNO])
1321
1322 /* The class value for index registers, and the one for base regs.  */
1323 #define INDEX_REG_CLASS GENERAL_REGS
1324 #define BASE_REG_CLASS GENERAL_REGS
1325
1326 /* Local macro to handle the two v9 classes of FP regs.  */
1327 #define FP_REG_CLASS_P(CLASS) ((CLASS) == FP_REGS || (CLASS) == EXTRA_FP_REGS)
1328
1329 /* Get reg_class from a letter such as appears in the machine description.
1330    In the not-v9 case, coerce v9's 'e' class to 'f', so we can use 'e' in the
1331    .md file for v8 and v9.
1332    'd' and 'b' are used for single and double precision VIS operations,
1333    if TARGET_VIS.
1334    'h' is used for V8+ 64 bit global and out registers.  */
1335
1336 #define REG_CLASS_FROM_LETTER(C)                \
1337 (TARGET_V9                                      \
1338  ? ((C) == 'f' ? FP_REGS                        \
1339     : (C) == 'e' ? EXTRA_FP_REGS                \
1340     : (C) == 'c' ? FPCC_REGS                    \
1341     : ((C) == 'd' && TARGET_VIS) ? FP_REGS\
1342     : ((C) == 'b' && TARGET_VIS) ? EXTRA_FP_REGS\
1343     : ((C) == 'h' && TARGET_V8PLUS) ? I64_REGS\
1344     : NO_REGS)                                  \
1345  : ((C) == 'f' ? FP_REGS                        \
1346     : (C) == 'e' ? FP_REGS                      \
1347     : (C) == 'c' ? FPCC_REGS                    \
1348     : NO_REGS))
1349
1350 /* The letters I, J, K, L and M in a register constraint string
1351    can be used to stand for particular ranges of immediate operands.
1352    This macro defines what the ranges are.
1353    C is the letter, and VALUE is a constant value.
1354    Return 1 if VALUE is in the range specified by C.
1355
1356    `I' is used for the range of constants an insn can actually contain.
1357    `J' is used for the range which is just zero (since that is R0).
1358    `K' is used for constants which can be loaded with a single sethi insn.
1359    `L' is used for the range of constants supported by the movcc insns.
1360    `M' is used for the range of constants supported by the movrcc insns.
1361    `N' is like K, but for constants wider than 32 bits.  */
1362
1363 #define SPARC_SIMM10_P(X) ((unsigned HOST_WIDE_INT) (X) + 0x200 < 0x400)
1364 #define SPARC_SIMM11_P(X) ((unsigned HOST_WIDE_INT) (X) + 0x400 < 0x800)
1365 #define SPARC_SIMM13_P(X) ((unsigned HOST_WIDE_INT) (X) + 0x1000 < 0x2000)
1366 /* 10 and 11 bit immediates are only used for a few specific insns.
1367    SMALL_INT is used throughout the port so we continue to use it.  */
1368 #define SMALL_INT(X) (SPARC_SIMM13_P (INTVAL (X)))
1369 /* 13 bit immediate, considering only the low 32 bits */
1370 #define SMALL_INT32(X) (SPARC_SIMM13_P (trunc_int_for_mode \
1371                                         (INTVAL (X), SImode)))
1372 #define SPARC_SETHI_P(X) \
1373   (((unsigned HOST_WIDE_INT) (X) \
1374     & ((unsigned HOST_WIDE_INT) 0x3ff - GET_MODE_MASK (SImode) - 1)) == 0)
1375 #define SPARC_SETHI32_P(X) \
1376   (SPARC_SETHI_P ((unsigned HOST_WIDE_INT) (X) & GET_MODE_MASK (SImode)))
1377
1378 #define CONST_OK_FOR_LETTER_P(VALUE, C)  \
1379   ((C) == 'I' ? SPARC_SIMM13_P (VALUE)                  \
1380    : (C) == 'J' ? (VALUE) == 0                          \
1381    : (C) == 'K' ? SPARC_SETHI32_P (VALUE)               \
1382    : (C) == 'L' ? SPARC_SIMM11_P (VALUE)                \
1383    : (C) == 'M' ? SPARC_SIMM10_P (VALUE)                \
1384    : (C) == 'N' ? SPARC_SETHI_P (VALUE)                 \
1385    : 0)
1386
1387 /* Similar, but for floating constants, and defining letters G and H.
1388    Here VALUE is the CONST_DOUBLE rtx itself.  */
1389
1390 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)  \
1391   ((C) == 'G' ? fp_zero_operand (VALUE, GET_MODE (VALUE))       \
1392    : (C) == 'H' ? arith_double_operand (VALUE, DImode)          \
1393    : 0)
1394
1395 /* Given an rtx X being reloaded into a reg required to be
1396    in class CLASS, return the class of reg to actually use.
1397    In general this is just CLASS; but on some machines
1398    in some cases it is preferable to use a more restrictive class.  */
1399 /* - We can't load constants into FP registers.
1400    - We can't load FP constants into integer registers when soft-float,
1401      because there is no soft-float pattern with a r/F constraint.
1402    - We can't load FP constants into integer registers for TFmode unless
1403      it is 0.0L, because there is no movtf pattern with a r/F constraint.
1404    - Try and reload integer constants (symbolic or otherwise) back into
1405      registers directly, rather than having them dumped to memory.  */
1406
1407 #define PREFERRED_RELOAD_CLASS(X,CLASS)                 \
1408   (CONSTANT_P (X)                                       \
1409    ? ((FP_REG_CLASS_P (CLASS)                           \
1410        || (GET_MODE_CLASS (GET_MODE (X)) == MODE_FLOAT  \
1411            && ! TARGET_FPU)                             \
1412        || (GET_MODE (X) == TFmode                       \
1413            && ! fp_zero_operand (X, TFmode)))           \
1414       ? NO_REGS                                         \
1415       : (!FP_REG_CLASS_P (CLASS)                        \
1416          && GET_MODE_CLASS (GET_MODE (X)) == MODE_INT)  \
1417       ? GENERAL_REGS                                    \
1418       : (CLASS))                                        \
1419    : (CLASS))
1420
1421 /* Return the register class of a scratch register needed to load IN into
1422    a register of class CLASS in MODE.
1423
1424    We need a temporary when loading/storing a HImode/QImode value
1425    between memory and the FPU registers.  This can happen when combine puts
1426    a paradoxical subreg in a float/fix conversion insn.
1427
1428    We need a temporary when loading/storing a DFmode value between
1429    unaligned memory and the upper FPU registers.  */
1430
1431 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, IN)           \
1432   ((FP_REG_CLASS_P (CLASS)                                      \
1433     && ((MODE) == HImode || (MODE) == QImode)                   \
1434     && (GET_CODE (IN) == MEM                                    \
1435         || ((GET_CODE (IN) == REG || GET_CODE (IN) == SUBREG)   \
1436             && true_regnum (IN) == -1)))                        \
1437    ? GENERAL_REGS                                               \
1438    : ((CLASS) == EXTRA_FP_REGS && (MODE) == DFmode              \
1439       && GET_CODE (IN) == MEM && TARGET_ARCH32                  \
1440       && ! mem_min_alignment ((IN), 8))                         \
1441      ? FP_REGS                                                  \
1442      : (((TARGET_CM_MEDANY                                      \
1443           && symbolic_operand ((IN), (MODE)))                   \
1444          || (TARGET_CM_EMBMEDANY                                \
1445              && text_segment_operand ((IN), (MODE))))           \
1446         && !flag_pic)                                           \
1447        ? GENERAL_REGS                                           \
1448        : NO_REGS)
1449
1450 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, IN)          \
1451   ((FP_REG_CLASS_P (CLASS)                                      \
1452      && ((MODE) == HImode || (MODE) == QImode)                  \
1453      && (GET_CODE (IN) == MEM                                   \
1454          || ((GET_CODE (IN) == REG || GET_CODE (IN) == SUBREG)  \
1455              && true_regnum (IN) == -1)))                       \
1456    ? GENERAL_REGS                                               \
1457    : ((CLASS) == EXTRA_FP_REGS && (MODE) == DFmode              \
1458       && GET_CODE (IN) == MEM && TARGET_ARCH32                  \
1459       && ! mem_min_alignment ((IN), 8))                         \
1460      ? FP_REGS                                                  \
1461      : (((TARGET_CM_MEDANY                                      \
1462           && symbolic_operand ((IN), (MODE)))                   \
1463          || (TARGET_CM_EMBMEDANY                                \
1464              && text_segment_operand ((IN), (MODE))))           \
1465         && !flag_pic)                                           \
1466        ? GENERAL_REGS                                           \
1467        : NO_REGS)
1468
1469 /* On SPARC it is not possible to directly move data between 
1470    GENERAL_REGS and FP_REGS.  */
1471 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE) \
1472   (FP_REG_CLASS_P (CLASS1) != FP_REG_CLASS_P (CLASS2))
1473
1474 /* Return the stack location to use for secondary memory needed reloads.
1475    We want to use the reserved location just below the frame pointer.
1476    However, we must ensure that there is a frame, so use assign_stack_local
1477    if the frame size is zero.  */
1478 #define SECONDARY_MEMORY_NEEDED_RTX(MODE) \
1479   (get_frame_size () == 0                                               \
1480    ? assign_stack_local (MODE, GET_MODE_SIZE (MODE), 0)                 \
1481    : gen_rtx_MEM (MODE, plus_constant (frame_pointer_rtx,               \
1482                                        STARTING_FRAME_OFFSET)))
1483
1484 /* Get_secondary_mem widens its argument to BITS_PER_WORD which loses on v9
1485    because the movsi and movsf patterns don't handle r/f moves.
1486    For v8 we copy the default definition.  */
1487 #define SECONDARY_MEMORY_NEEDED_MODE(MODE) \
1488   (TARGET_ARCH64                                                \
1489    ? (GET_MODE_BITSIZE (MODE) < 32                              \
1490       ? mode_for_size (32, GET_MODE_CLASS (MODE), 0)            \
1491       : MODE)                                                   \
1492    : (GET_MODE_BITSIZE (MODE) < BITS_PER_WORD                   \
1493       ? mode_for_size (BITS_PER_WORD, GET_MODE_CLASS (MODE), 0) \
1494       : MODE))
1495
1496 /* Return the maximum number of consecutive registers
1497    needed to represent mode MODE in a register of class CLASS.  */
1498 /* On SPARC, this is the size of MODE in words.  */
1499 #define CLASS_MAX_NREGS(CLASS, MODE)    \
1500   (FP_REG_CLASS_P (CLASS) ? (GET_MODE_SIZE (MODE) + 3) / 4 \
1501    : (GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
1502 \f
1503 /* Stack layout; function entry, exit and calling.  */
1504
1505 /* Define the number of register that can hold parameters.
1506    This macro is only used in other macro definitions below and in sparc.c.
1507    MODE is the mode of the argument.
1508    !v9: All args are passed in %o0-%o5.
1509    v9: %o0-%o5 and %f0-%f31 are cumulatively used to pass values.
1510    See the description in sparc.c.  */
1511 #define NPARM_REGS(MODE) \
1512 (TARGET_ARCH64 \
1513  ? (GET_MODE_CLASS (MODE) == MODE_FLOAT ? 32 : 6) \
1514  : 6)
1515
1516 /* Define this if pushing a word on the stack
1517    makes the stack pointer a smaller address.  */
1518 #define STACK_GROWS_DOWNWARD
1519
1520 /* Define this if the nominal address of the stack frame
1521    is at the high-address end of the local variables;
1522    that is, each additional local variable allocated
1523    goes at a more negative offset in the frame.  */
1524 #define FRAME_GROWS_DOWNWARD
1525
1526 /* Offset within stack frame to start allocating local variables at.
1527    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1528    first local allocated.  Otherwise, it is the offset to the BEGINNING
1529    of the first local allocated.  */
1530 /* This allows space for one TFmode floating point value.  */
1531 #define STARTING_FRAME_OFFSET \
1532   (TARGET_ARCH64 ? -16 \
1533    : (-SPARC_STACK_ALIGN (LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)))
1534
1535 /* If we generate an insn to push BYTES bytes,
1536    this says how many the stack pointer really advances by.
1537    On SPARC, don't define this because there are no push insns.  */
1538 /*  #define PUSH_ROUNDING(BYTES) */
1539
1540 /* Offset of first parameter from the argument pointer register value.
1541    !v9: This is 64 for the ins and locals, plus 4 for the struct-return reg
1542    even if this function isn't going to use it.
1543    v9: This is 128 for the ins and locals.  */
1544 #define FIRST_PARM_OFFSET(FNDECL) \
1545   (TARGET_ARCH64 ? 16 * UNITS_PER_WORD : STRUCT_VALUE_OFFSET + UNITS_PER_WORD)
1546
1547 /* Offset from the argument pointer register value to the CFA.
1548    This is different from FIRST_PARM_OFFSET because the register window
1549    comes between the CFA and the arguments.  */
1550 #define ARG_POINTER_CFA_OFFSET(FNDECL)  0
1551
1552 /* When a parameter is passed in a register, stack space is still
1553    allocated for it.
1554    !v9: All 6 possible integer registers have backing store allocated.
1555    v9: Only space for the arguments passed is allocated.  */
1556 /* ??? Ideally, we'd use zero here (as the minimum), but zero has special
1557    meaning to the backend.  Further, we need to be able to detect if a
1558    varargs/unprototyped function is called, as they may want to spill more
1559    registers than we've provided space.  Ugly, ugly.  So for now we retain
1560    all 6 slots even for v9.  */
1561 #define REG_PARM_STACK_SPACE(DECL) (6 * UNITS_PER_WORD)
1562
1563 /* Definitions for register elimination.  */
1564 /* ??? In TARGET_FLAT mode we needn't have a hard frame pointer.  */
1565    
1566 #define ELIMINABLE_REGS \
1567   {{ FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM}, \
1568    { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM} }
1569
1570 /* The way this is structured, we can't eliminate SFP in favor of SP
1571    if the frame pointer is required: we want to use the SFP->HFP elimination
1572    in that case.  But the test in update_eliminables doesn't know we are
1573    assuming below that we only do the former elimination.  */
1574 #define CAN_ELIMINATE(FROM, TO) \
1575   ((TO) == HARD_FRAME_POINTER_REGNUM || !FRAME_POINTER_REQUIRED)
1576
1577 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1578   do {                                                          \
1579     (OFFSET) = 0;                                               \
1580     if ((TO) == STACK_POINTER_REGNUM)                           \
1581       {                                                         \
1582         /* Note, we always pretend that this is a leaf function \
1583            because if it's not, there's no point in trying to   \
1584            eliminate the frame pointer.  If it is a leaf        \
1585            function, we guessed right!  */                      \
1586         if (TARGET_FLAT)                                        \
1587           (OFFSET) =                                            \
1588             sparc_flat_compute_frame_size (get_frame_size ());  \
1589         else                                                    \
1590           (OFFSET) = compute_frame_size (get_frame_size (), 1); \
1591       }                                                         \
1592     (OFFSET) += SPARC_STACK_BIAS;                               \
1593   } while (0)
1594
1595 /* Keep the stack pointer constant throughout the function.
1596    This is both an optimization and a necessity: longjmp
1597    doesn't behave itself when the stack pointer moves within
1598    the function!  */
1599 #define ACCUMULATE_OUTGOING_ARGS 1
1600
1601 /* Value is the number of bytes of arguments automatically
1602    popped when returning from a subroutine call.
1603    FUNDECL is the declaration node of the function (as a tree),
1604    FUNTYPE is the data type of the function (as a tree),
1605    or for a library call it is an identifier node for the subroutine name.
1606    SIZE is the number of bytes of arguments passed on the stack.  */
1607
1608 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1609
1610 /* Some subroutine macros specific to this machine.
1611    When !TARGET_FPU, put float return values in the general registers,
1612    since we don't have any fp registers.  */
1613 #define BASE_RETURN_VALUE_REG(MODE)                                     \
1614   (TARGET_ARCH64                                                        \
1615    ? (TARGET_FPU && FLOAT_MODE_P (MODE) ? 32 : 8)                       \
1616    : (((MODE) == SFmode || (MODE) == DFmode) && TARGET_FPU ? 32 : 8))
1617
1618 #define BASE_OUTGOING_VALUE_REG(MODE)                           \
1619   (TARGET_ARCH64                                                \
1620    ? (TARGET_FPU && FLOAT_MODE_P (MODE) ? 32                    \
1621       : TARGET_FLAT ? 8 : 24)                                   \
1622    : (((MODE) == SFmode || (MODE) == DFmode) && TARGET_FPU ? 32 \
1623       : (TARGET_FLAT ? 8 : 24)))
1624
1625 #define BASE_PASSING_ARG_REG(MODE)                              \
1626   (TARGET_ARCH64                                                \
1627    ? (TARGET_FPU && FLOAT_MODE_P (MODE) ? 32 : 8)               \
1628    : 8)
1629
1630 /* ??? FIXME -- seems wrong for v9 structure passing...  */
1631 #define BASE_INCOMING_ARG_REG(MODE)                             \
1632   (TARGET_ARCH64                                                \
1633    ? (TARGET_FPU && FLOAT_MODE_P (MODE) ? 32                    \
1634       : TARGET_FLAT ? 8 : 24)                                   \
1635    : (TARGET_FLAT ? 8 : 24))
1636
1637 /* Define this macro if the target machine has "register windows".  This
1638    C expression returns the register number as seen by the called function
1639    corresponding to register number OUT as seen by the calling function.
1640    Return OUT if register number OUT is not an outbound register.  */
1641
1642 #define INCOMING_REGNO(OUT) \
1643  ((TARGET_FLAT || (OUT) < 8 || (OUT) > 15) ? (OUT) : (OUT) + 16)
1644
1645 /* Define this macro if the target machine has "register windows".  This
1646    C expression returns the register number as seen by the calling function
1647    corresponding to register number IN as seen by the called function.
1648    Return IN if register number IN is not an inbound register.  */
1649
1650 #define OUTGOING_REGNO(IN) \
1651  ((TARGET_FLAT || (IN) < 24 || (IN) > 31) ? (IN) : (IN) - 16)
1652
1653 /* Define this macro if the target machine has register windows.  This
1654    C expression returns true if the register is call-saved but is in the
1655    register window.  */
1656
1657 #define LOCAL_REGNO(REGNO) \
1658   (TARGET_FLAT ? 0 : (REGNO) >= 16 && (REGNO) <= 31)
1659
1660 /* Define how to find the value returned by a function.
1661    VALTYPE is the data type of the value (as a tree).
1662    If the precise function being called is known, FUNC is its FUNCTION_DECL;
1663    otherwise, FUNC is 0.  */
1664
1665 /* On SPARC the value is found in the first "output" register.  */
1666
1667 #define FUNCTION_VALUE(VALTYPE, FUNC) \
1668   function_value ((VALTYPE), TYPE_MODE (VALTYPE), 1)
1669
1670 /* But the called function leaves it in the first "input" register.  */
1671
1672 #define FUNCTION_OUTGOING_VALUE(VALTYPE, FUNC) \
1673   function_value ((VALTYPE), TYPE_MODE (VALTYPE), 0)
1674
1675 /* Define how to find the value returned by a library function
1676    assuming the value has mode MODE.  */
1677
1678 #define LIBCALL_VALUE(MODE) \
1679   function_value (NULL_TREE, (MODE), 1)
1680
1681 /* 1 if N is a possible register number for a function value
1682    as seen by the caller.
1683    On SPARC, the first "output" reg is used for integer values,
1684    and the first floating point register is used for floating point values.  */
1685
1686 #define FUNCTION_VALUE_REGNO_P(N) ((N) == 8 || (N) == 32)
1687
1688 /* Define the size of space to allocate for the return value of an
1689    untyped_call.  */
1690
1691 #define APPLY_RESULT_SIZE 16
1692
1693 /* 1 if N is a possible register number for function argument passing.
1694    On SPARC, these are the "output" registers.  v9 also uses %f0-%f31.  */
1695
1696 #define FUNCTION_ARG_REGNO_P(N) \
1697 (TARGET_ARCH64 \
1698  ? (((N) >= 8 && (N) <= 13) || ((N) >= 32 && (N) <= 63)) \
1699  : ((N) >= 8 && (N) <= 13))
1700 \f
1701 /* Define a data type for recording info about an argument list
1702    during the scan of that argument list.  This data type should
1703    hold all necessary information about the function itself
1704    and about the args processed so far, enough to enable macros
1705    such as FUNCTION_ARG to determine where the next arg should go.
1706
1707    On SPARC (!v9), this is a single integer, which is a number of words
1708    of arguments scanned so far (including the invisible argument,
1709    if any, which holds the structure-value-address).
1710    Thus 7 or more means all following args should go on the stack.
1711
1712    For v9, we also need to know whether a prototype is present.  */
1713
1714 struct sparc_args {
1715   int words;       /* number of words passed so far */
1716   int prototype_p; /* non-zero if a prototype is present */
1717   int libcall_p;   /* non-zero if a library call */
1718 };
1719 #define CUMULATIVE_ARGS struct sparc_args
1720
1721 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1722    for a call to a function whose data type is FNTYPE.
1723    For a library call, FNTYPE is 0.  */
1724
1725 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT) \
1726 init_cumulative_args (& (CUM), (FNTYPE), (LIBNAME), (INDIRECT));
1727
1728 /* Update the data in CUM to advance over an argument
1729    of mode MODE and data type TYPE.
1730    TYPE is null for libcalls where that information may not be available.  */
1731
1732 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
1733 function_arg_advance (& (CUM), (MODE), (TYPE), (NAMED))
1734
1735 /* Nonzero if we do not know how to pass TYPE solely in registers.  */
1736
1737 #define MUST_PASS_IN_STACK(MODE,TYPE)                   \
1738   ((TYPE) != 0                                          \
1739    && (TREE_CODE (TYPE_SIZE (TYPE)) != INTEGER_CST      \
1740        || TREE_ADDRESSABLE (TYPE)))
1741
1742 /* Determine where to put an argument to a function.
1743    Value is zero to push the argument on the stack,
1744    or a hard register in which to store the argument.
1745
1746    MODE is the argument's machine mode.
1747    TYPE is the data type of the argument (as a tree).
1748     This is null for libcalls where that information may
1749     not be available.
1750    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1751     the preceding args and about the function being called.
1752    NAMED is nonzero if this argument is a named parameter
1753     (otherwise it is an extra parameter matching an ellipsis).  */
1754
1755 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1756 function_arg (& (CUM), (MODE), (TYPE), (NAMED), 0)
1757
1758 /* Define where a function finds its arguments.
1759    This is different from FUNCTION_ARG because of register windows.  */
1760
1761 #define FUNCTION_INCOMING_ARG(CUM, MODE, TYPE, NAMED) \
1762 function_arg (& (CUM), (MODE), (TYPE), (NAMED), 1)
1763
1764 /* For an arg passed partly in registers and partly in memory,
1765    this is the number of registers used.
1766    For args passed entirely in registers or entirely in memory, zero.  */
1767
1768 #define FUNCTION_ARG_PARTIAL_NREGS(CUM, MODE, TYPE, NAMED) \
1769 function_arg_partial_nregs (& (CUM), (MODE), (TYPE), (NAMED))
1770
1771 /* A C expression that indicates when an argument must be passed by reference.
1772    If nonzero for an argument, a copy of that argument is made in memory and a
1773    pointer to the argument is passed instead of the argument itself.
1774    The pointer is passed in whatever way is appropriate for passing a pointer
1775    to that type.  */
1776
1777 #define FUNCTION_ARG_PASS_BY_REFERENCE(CUM, MODE, TYPE, NAMED) \
1778 function_arg_pass_by_reference (& (CUM), (MODE), (TYPE), (NAMED))
1779
1780 /* If defined, a C expression which determines whether, and in which direction,
1781    to pad out an argument with extra space.  The value should be of type
1782    `enum direction': either `upward' to pad above the argument,
1783    `downward' to pad below, or `none' to inhibit padding.  */
1784
1785 #define FUNCTION_ARG_PADDING(MODE, TYPE) \
1786 function_arg_padding ((MODE), (TYPE))
1787
1788 /* If defined, a C expression that gives the alignment boundary, in bits,
1789    of an argument with the specified mode and type.  If it is not defined,
1790    PARM_BOUNDARY is used for all arguments.
1791    For sparc64, objects requiring 16 byte alignment are passed that way.  */
1792
1793 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
1794 ((TARGET_ARCH64                                 \
1795   && (GET_MODE_ALIGNMENT (MODE) == 128          \
1796       || ((TYPE) && TYPE_ALIGN (TYPE) == 128))) \
1797  ? 128 : PARM_BOUNDARY)
1798 \f
1799 /* Define the information needed to generate branch and scc insns.  This is
1800    stored from the compare operation.  Note that we can't use "rtx" here
1801    since it hasn't been defined!  */
1802
1803 extern struct rtx_def *sparc_compare_op0, *sparc_compare_op1;
1804
1805 \f
1806 /* Generate the special assembly code needed to tell the assembler whatever
1807    it might need to know about the return value of a function.
1808
1809    For Sparc assemblers, we need to output a .proc pseudo-op which conveys
1810    information to the assembler relating to peephole optimization (done in
1811    the assembler).  */
1812
1813 #define ASM_DECLARE_RESULT(FILE, RESULT) \
1814   fprintf ((FILE), "\t.proc\t0%lo\n", sparc_type_code (TREE_TYPE (RESULT)))
1815
1816 /* Output the special assembly code needed to tell the assembler some
1817    register is used as global register variable.  
1818
1819    SPARC 64bit psABI declares registers %g2 and %g3 as application
1820    registers and %g6 and %g7 as OS registers.  Any object using them
1821    should declare (for %g2/%g3 has to, for %g6/%g7 can) that it uses them
1822    and how they are used (scratch or some global variable).
1823    Linker will then refuse to link together objects which use those
1824    registers incompatibly.
1825
1826    Unless the registers are used for scratch, two different global
1827    registers cannot be declared to the same name, so in the unlikely
1828    case of a global register variable occupying more than one register
1829    we prefix the second and following registers with .gnu.part1. etc.  */
1830
1831 extern char sparc_hard_reg_printed[8];
1832
1833 #ifdef HAVE_AS_REGISTER_PSEUDO_OP
1834 #define ASM_DECLARE_REGISTER_GLOBAL(FILE, DECL, REGNO, NAME)            \
1835 do {                                                                    \
1836   if (TARGET_ARCH64)                                                    \
1837     {                                                                   \
1838       int end = HARD_REGNO_NREGS ((REGNO), DECL_MODE (decl)) + (REGNO); \
1839       int reg;                                                          \
1840       for (reg = (REGNO); reg < 8 && reg < end; reg++)                  \
1841         if ((reg & ~1) == 2 || (reg & ~1) == 6)                         \
1842           {                                                             \
1843             if (reg == (REGNO))                                         \
1844               fprintf ((FILE), "\t.register\t%%g%d, %s\n", reg, (NAME)); \
1845             else                                                        \
1846               fprintf ((FILE), "\t.register\t%%g%d, .gnu.part%d.%s\n",  \
1847                        reg, reg - (REGNO), (NAME));                     \
1848             sparc_hard_reg_printed[reg] = 1;                            \
1849           }                                                             \
1850     }                                                                   \
1851 } while (0)
1852 #endif
1853
1854 \f
1855 /* Emit rtl for profiling.  */
1856 #define PROFILE_HOOK(LABEL)   sparc_profile_hook (LABEL)
1857
1858 /* All the work done in PROFILE_HOOK, but still required.  */
1859 #define FUNCTION_PROFILER(FILE, LABELNO) do { } while (0)
1860
1861 /* Set the name of the mcount function for the system.  */
1862 #define MCOUNT_FUNCTION "*mcount"
1863 \f
1864 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1865    the stack pointer does not matter.  The value is tested only in
1866    functions that have frame pointers.
1867    No definition is equivalent to always zero.  */
1868
1869 #define EXIT_IGNORE_STACK       \
1870  (get_frame_size () != 0        \
1871   || current_function_calls_alloca || current_function_outgoing_args_size)
1872
1873 #define DELAY_SLOTS_FOR_EPILOGUE \
1874   (TARGET_FLAT ? sparc_flat_epilogue_delay_slots () : 1)
1875 #define ELIGIBLE_FOR_EPILOGUE_DELAY(trial, slots_filled) \
1876   (TARGET_FLAT ? sparc_flat_eligible_for_epilogue_delay (trial, slots_filled) \
1877    : eligible_for_epilogue_delay (trial, slots_filled))
1878
1879 /* Define registers used by the epilogue and return instruction.  */
1880 #define EPILOGUE_USES(REGNO) \
1881   (!TARGET_FLAT && REGNO == 31)
1882 \f
1883 /* Length in units of the trampoline for entering a nested function.  */
1884
1885 #define TRAMPOLINE_SIZE (TARGET_ARCH64 ? 32 : 16)
1886
1887 #define TRAMPOLINE_ALIGNMENT 128 /* 16 bytes */
1888
1889 /* Emit RTL insns to initialize the variable parts of a trampoline.
1890    FNADDR is an RTX for the address of the function's pure code.
1891    CXT is an RTX for the static chain value for the function.  */
1892
1893 #define INITIALIZE_TRAMPOLINE(TRAMP, FNADDR, CXT) \
1894     if (TARGET_ARCH64)                                          \
1895       sparc64_initialize_trampoline (TRAMP, FNADDR, CXT);       \
1896     else                                                        \
1897       sparc_initialize_trampoline (TRAMP, FNADDR, CXT)
1898 \f
1899 /* Generate necessary RTL for __builtin_saveregs().  */
1900
1901 #define EXPAND_BUILTIN_SAVEREGS() sparc_builtin_saveregs ()
1902
1903 /* Implement `va_start' for varargs and stdarg.  */
1904 #define EXPAND_BUILTIN_VA_START(stdarg, valist, nextarg) \
1905   sparc_va_start (stdarg, valist, nextarg)
1906
1907 /* Implement `va_arg'.  */
1908 #define EXPAND_BUILTIN_VA_ARG(valist, type) \
1909   sparc_va_arg (valist, type)
1910
1911 /* Define this macro if the location where a function argument is passed
1912    depends on whether or not it is a named argument.
1913
1914    This macro controls how the NAMED argument to FUNCTION_ARG
1915    is set for varargs and stdarg functions.  With this macro defined,
1916    the NAMED argument is always true for named arguments, and false for
1917    unnamed arguments.  If this is not defined, but SETUP_INCOMING_VARARGS
1918    is defined, then all arguments are treated as named.  Otherwise, all named
1919    arguments except the last are treated as named.
1920    For the v9 we want NAMED to mean what it says it means.  */
1921
1922 #define STRICT_ARGUMENT_NAMING TARGET_V9
1923
1924 /* We do not allow sibling calls if -mflat, nor
1925    we do not allow indirect calls to be optimized into sibling calls.
1926
1927    Also, on sparc 32-bit we cannot emit a sibling call when the
1928    current function returns a structure.  This is because the "unimp
1929    after call" convention would cause the callee to return to the
1930    wrong place.  The generic code already disallows cases where the
1931    function being called returns a structure.
1932
1933    It may seem strange how this last case could occur.  Usually there
1934    is code after the call which jumps to epilogue code which dumps the
1935    return value into the struct return area.  That ought to invalidate
1936    the sibling call right?  Well, in the c++ case we can end up passing
1937    the pointer to the struct return area to a constructor (which returns
1938    void) and then nothing else happens.  Such a sibling call would look
1939    valid without the added check here.  */
1940 #define FUNCTION_OK_FOR_SIBCALL(DECL) \
1941         (DECL \
1942          && ! TARGET_FLAT \
1943          && (TARGET_ARCH64 || ! current_function_returns_struct))
1944
1945 /* Generate RTL to flush the register windows so as to make arbitrary frames
1946    available.  */
1947 #define SETUP_FRAME_ADDRESSES()         \
1948   emit_insn (gen_flush_register_windows ())
1949
1950 /* Given an rtx for the address of a frame,
1951    return an rtx for the address of the word in the frame
1952    that holds the dynamic chain--the previous frame's address.
1953    ??? -mflat support? */
1954 #define DYNAMIC_CHAIN_ADDRESS(frame) plus_constant (frame, 14 * UNITS_PER_WORD)
1955
1956 /* The return address isn't on the stack, it is in a register, so we can't
1957    access it from the current frame pointer.  We can access it from the
1958    previous frame pointer though by reading a value from the register window
1959    save area.  */
1960 #define RETURN_ADDR_IN_PREVIOUS_FRAME
1961
1962 /* This is the offset of the return address to the true next instruction to be
1963    executed for the current function.  */
1964 #define RETURN_ADDR_OFFSET \
1965   (8 + 4 * (! TARGET_ARCH64 && current_function_returns_struct))
1966
1967 /* The current return address is in %i7.  The return address of anything
1968    farther back is in the register window save area at [%fp+60].  */
1969 /* ??? This ignores the fact that the actual return address is +8 for normal
1970    returns, and +12 for structure returns.  */
1971 #define RETURN_ADDR_RTX(count, frame)           \
1972   ((count == -1)                                \
1973    ? gen_rtx_REG (Pmode, 31)                    \
1974    : gen_rtx_MEM (Pmode,                        \
1975                   memory_address (Pmode, plus_constant (frame, \
1976                                                         15 * UNITS_PER_WORD \
1977                                                         + SPARC_STACK_BIAS))))
1978
1979 /* Before the prologue, the return address is %o7 + 8.  OK, sometimes it's
1980    +12, but always using +8 is close enough for frame unwind purposes.
1981    Actually, just using %o7 is close enough for unwinding, but %o7+8
1982    is something you can return to.  */
1983 #define INCOMING_RETURN_ADDR_RTX \
1984   plus_constant (gen_rtx_REG (word_mode, 15), 8)
1985 #define DWARF_FRAME_RETURN_COLUMN       DWARF_FRAME_REGNUM (15)
1986
1987 /* The offset from the incoming value of %sp to the top of the stack frame
1988    for the current function.  On sparc64, we have to account for the stack
1989    bias if present.  */
1990 #define INCOMING_FRAME_SP_OFFSET SPARC_STACK_BIAS
1991
1992 /* Describe how we implement __builtin_eh_return.  */
1993 #define EH_RETURN_DATA_REGNO(N) ((N) < 4 ? (N) + 24 : INVALID_REGNUM)
1994 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 1)  /* %g1 */
1995 #define EH_RETURN_HANDLER_RTX   gen_rtx_REG (Pmode, 31) /* %i7 */
1996
1997 /* Select a format to encode pointers in exception handling data.  CODE
1998    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
1999    true if the symbol may be affected by dynamic relocations.
2000
2001    If assembler and linker properly support .uaword %r_disp32(foo),
2002    then use PC relative 32-bit relocations instead of absolute relocs
2003    for shared libraries.  On sparc64, use pc relative 32-bit relocs even
2004    for binaries, to save memory.
2005
2006    binutils 2.12 would emit a R_SPARC_DISP32 dynamic relocation if the
2007    symbol %r_disp32() is against was not local, but .hidden.  In that
2008    case, we have to use DW_EH_PE_absptr for pic personality.  */
2009 #ifdef HAVE_AS_SPARC_UA_PCREL
2010 #ifdef HAVE_AS_SPARC_UA_PCREL_HIDDEN
2011 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE,GLOBAL)                       \
2012   (flag_pic                                                             \
2013    ? (GLOBAL ? DW_EH_PE_indirect : 0) | DW_EH_PE_pcrel | DW_EH_PE_sdata4\
2014    : ((TARGET_ARCH64 && ! GLOBAL)                                       \
2015       ? (DW_EH_PE_pcrel | DW_EH_PE_sdata4)                              \
2016       : DW_EH_PE_absptr))
2017 #else
2018 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE,GLOBAL)                       \
2019   (flag_pic                                                             \
2020    ? (GLOBAL ? DW_EH_PE_absptr : (DW_EH_PE_pcrel | DW_EH_PE_sdata4))    \
2021    : ((TARGET_ARCH64 && ! GLOBAL)                                       \
2022       ? (DW_EH_PE_pcrel | DW_EH_PE_sdata4)                              \
2023       : DW_EH_PE_absptr))
2024 #endif
2025
2026 /* Emit a PC-relative relocation.  */
2027 #define ASM_OUTPUT_DWARF_PCREL(FILE, SIZE, LABEL)       \
2028   do {                                                  \
2029     fputs (integer_asm_op (SIZE, FALSE), FILE);         \
2030     fprintf (FILE, "%%r_disp%d(", SIZE * 8);            \
2031     assemble_name (FILE, LABEL);                        \
2032     fputc (')', FILE);                                  \
2033   } while (0)
2034 #endif
2035 \f
2036 /* Addressing modes, and classification of registers for them.  */
2037
2038 /* #define HAVE_POST_INCREMENT 0 */
2039 /* #define HAVE_POST_DECREMENT 0 */
2040
2041 /* #define HAVE_PRE_DECREMENT 0 */
2042 /* #define HAVE_PRE_INCREMENT 0 */
2043
2044 /* Macros to check register numbers against specific register classes.  */
2045
2046 /* These assume that REGNO is a hard or pseudo reg number.
2047    They give nonzero only if REGNO is a hard reg of the suitable class
2048    or a pseudo reg currently allocated to a suitable hard reg.
2049    Since they use reg_renumber, they are safe only once reg_renumber
2050    has been allocated, which happens in local-alloc.c.  */
2051
2052 #define REGNO_OK_FOR_INDEX_P(REGNO) \
2053 ((REGNO) < 32 || (unsigned) reg_renumber[REGNO] < (unsigned)32  \
2054  || (REGNO) == FRAME_POINTER_REGNUM                             \
2055  || reg_renumber[REGNO] == FRAME_POINTER_REGNUM)
2056
2057 #define REGNO_OK_FOR_BASE_P(REGNO)  REGNO_OK_FOR_INDEX_P (REGNO)
2058
2059 #define REGNO_OK_FOR_FP_P(REGNO) \
2060   (((unsigned) (REGNO) - 32 < (TARGET_V9 ? (unsigned)64 : (unsigned)32)) \
2061    || ((unsigned) reg_renumber[REGNO] - 32 < (TARGET_V9 ? (unsigned)64 : (unsigned)32)))
2062 #define REGNO_OK_FOR_CCFP_P(REGNO) \
2063  (TARGET_V9 \
2064   && (((unsigned) (REGNO) - 96 < (unsigned)4) \
2065       || ((unsigned) reg_renumber[REGNO] - 96 < (unsigned)4)))
2066
2067 /* Now macros that check whether X is a register and also,
2068    strictly, whether it is in a specified class.
2069
2070    These macros are specific to the SPARC, and may be used only
2071    in code for printing assembler insns and in conditions for
2072    define_optimization.  */
2073
2074 /* 1 if X is an fp register.  */
2075
2076 #define FP_REG_P(X) (REG_P (X) && REGNO_OK_FOR_FP_P (REGNO (X)))
2077
2078 /* Is X, a REG, an in or global register?  i.e. is regno 0..7 or 24..31 */
2079 #define IN_OR_GLOBAL_P(X) (REGNO (X) < 8 || (REGNO (X) >= 24 && REGNO (X) <= 31))
2080 \f
2081 /* Maximum number of registers that can appear in a valid memory address.  */
2082
2083 #define MAX_REGS_PER_ADDRESS 2
2084
2085 /* Recognize any constant value that is a valid address.
2086    When PIC, we do not accept an address that would require a scratch reg
2087    to load into a register.  */
2088
2089 #define CONSTANT_ADDRESS_P(X)   \
2090   (GET_CODE (X) == LABEL_REF || GET_CODE (X) == SYMBOL_REF              \
2091    || GET_CODE (X) == CONST_INT || GET_CODE (X) == HIGH                 \
2092    || (GET_CODE (X) == CONST                                            \
2093        && ! (flag_pic && pic_address_needs_scratch (X))))
2094
2095 /* Define this, so that when PIC, reload won't try to reload invalid
2096    addresses which require two reload registers.  */
2097
2098 #define LEGITIMATE_PIC_OPERAND_P(X)  (! pic_address_needs_scratch (X))
2099
2100 /* Nonzero if the constant value X is a legitimate general operand.
2101    Anything can be made to work except floating point constants.
2102    If TARGET_VIS, 0.0 can be made to work as well.  */
2103
2104 #define LEGITIMATE_CONSTANT_P(X)                                        \
2105   (GET_CODE (X) != CONST_DOUBLE || GET_MODE (X) == VOIDmode ||          \
2106    (TARGET_VIS &&                                                       \
2107     (GET_MODE (X) == SFmode || GET_MODE (X) == DFmode ||                \
2108      GET_MODE (X) == TFmode) &&                                         \
2109     fp_zero_operand (X, GET_MODE (X))))
2110
2111 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2112    and check its validity for a certain class.
2113    We have two alternate definitions for each of them.
2114    The usual definition accepts all pseudo regs; the other rejects
2115    them unless they have been allocated suitable hard regs.
2116    The symbol REG_OK_STRICT causes the latter definition to be used.
2117
2118    Most source files want to accept pseudo regs in the hope that
2119    they will get allocated to the class that the insn wants them to be in.
2120    Source files for reload pass need to be strict.
2121    After reload, it makes no difference, since pseudo regs have
2122    been eliminated by then.  */
2123
2124 /* Optional extra constraints for this machine.
2125
2126    'Q' handles floating point constants which can be moved into
2127        an integer register with a single sethi instruction.
2128
2129    'R' handles floating point constants which can be moved into
2130        an integer register with a single mov instruction.
2131
2132    'S' handles floating point constants which can be moved into
2133        an integer register using a high/lo_sum sequence.
2134
2135    'T' handles memory addresses where the alignment is known to
2136        be at least 8 bytes.
2137
2138    `U' handles all pseudo registers or a hard even numbered
2139        integer register, needed for ldd/std instructions.
2140
2141    'W' handles the memory operand when moving operands in/out
2142        of 'e' constraint floating point registers.  */
2143
2144 #ifndef REG_OK_STRICT
2145
2146 /* Nonzero if X is a hard reg that can be used as an index
2147    or if it is a pseudo reg.  */
2148 #define REG_OK_FOR_INDEX_P(X) \
2149   (REGNO (X) < 32                               \
2150    || REGNO (X) == FRAME_POINTER_REGNUM         \
2151    || REGNO (X) >= FIRST_PSEUDO_REGISTER)
2152
2153 /* Nonzero if X is a hard reg that can be used as a base reg
2154    or if it is a pseudo reg.  */
2155 #define REG_OK_FOR_BASE_P(X)  REG_OK_FOR_INDEX_P (X)
2156
2157 /* 'T', 'U' are for aligned memory loads which aren't needed for arch64.
2158    'W' is like 'T' but is assumed true on arch64.
2159
2160    Remember to accept pseudo-registers for memory constraints if reload is
2161    in progress.  */
2162
2163 #define EXTRA_CONSTRAINT(OP, C) \
2164         sparc_extra_constraint_check(OP, C, 0)
2165
2166 #else
2167
2168 /* Nonzero if X is a hard reg that can be used as an index.  */
2169 #define REG_OK_FOR_INDEX_P(X) REGNO_OK_FOR_INDEX_P (REGNO (X))
2170 /* Nonzero if X is a hard reg that can be used as a base reg.  */
2171 #define REG_OK_FOR_BASE_P(X) REGNO_OK_FOR_BASE_P (REGNO (X))
2172
2173 #define EXTRA_CONSTRAINT(OP, C) \
2174         sparc_extra_constraint_check(OP, C, 1)
2175
2176 #endif
2177 \f
2178 /* Should gcc use [%reg+%lo(xx)+offset] addresses?  */
2179
2180 #ifdef HAVE_AS_OFFSETABLE_LO10
2181 #define USE_AS_OFFSETABLE_LO10 1
2182 #else
2183 #define USE_AS_OFFSETABLE_LO10 0
2184 #endif
2185 \f
2186 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
2187    that is a valid memory address for an instruction.
2188    The MODE argument is the machine mode for the MEM expression
2189    that wants to use this address.
2190
2191    On SPARC, the actual legitimate addresses must be REG+REG or REG+SMALLINT
2192    ordinarily.  This changes a bit when generating PIC.
2193
2194    If you change this, execute "rm explow.o recog.o reload.o".  */
2195
2196 #define RTX_OK_FOR_BASE_P(X)                                            \
2197   ((GET_CODE (X) == REG && REG_OK_FOR_BASE_P (X))                       \
2198   || (GET_CODE (X) == SUBREG                                            \
2199       && GET_CODE (SUBREG_REG (X)) == REG                               \
2200       && REG_OK_FOR_BASE_P (SUBREG_REG (X))))
2201
2202 #define RTX_OK_FOR_INDEX_P(X)                                           \
2203   ((GET_CODE (X) == REG && REG_OK_FOR_INDEX_P (X))                      \
2204   || (GET_CODE (X) == SUBREG                                            \
2205       && GET_CODE (SUBREG_REG (X)) == REG                               \
2206       && REG_OK_FOR_INDEX_P (SUBREG_REG (X))))
2207
2208 #define RTX_OK_FOR_OFFSET_P(X)                                          \
2209   (GET_CODE (X) == CONST_INT && INTVAL (X) >= -0x1000 && INTVAL (X) < 0x1000 - 8)
2210   
2211 #define RTX_OK_FOR_OLO10_P(X)                                           \
2212   (GET_CODE (X) == CONST_INT && INTVAL (X) >= -0x1000 && INTVAL (X) < 0xc00 - 8)
2213
2214 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)         \
2215 { if (RTX_OK_FOR_BASE_P (X))                            \
2216     goto ADDR;                                          \
2217   else if (GET_CODE (X) == PLUS)                        \
2218     {                                                   \
2219       register rtx op0 = XEXP (X, 0);                   \
2220       register rtx op1 = XEXP (X, 1);                   \
2221       if (flag_pic && op0 == pic_offset_table_rtx)      \
2222         {                                               \
2223           if (RTX_OK_FOR_BASE_P (op1))                  \
2224             goto ADDR;                                  \
2225           else if (flag_pic == 1                        \
2226                    && GET_CODE (op1) != REG             \
2227                    && GET_CODE (op1) != LO_SUM          \
2228                    && GET_CODE (op1) != MEM             \
2229                    && (GET_CODE (op1) != CONST_INT      \
2230                        || SMALL_INT (op1)))             \
2231             goto ADDR;                                  \
2232         }                                               \
2233       else if (RTX_OK_FOR_BASE_P (op0))                 \
2234         {                                               \
2235           if ((RTX_OK_FOR_INDEX_P (op1)                 \
2236               /* We prohibit REG + REG for TFmode when  \
2237                  there are no instructions which accept \
2238                  REG+REG instructions.  We do this      \
2239                  because REG+REG is not an offsetable   \
2240                  address.  If we get the situation      \
2241                  in reload where source and destination \
2242                  of a movtf pattern are both MEMs with  \
2243                  REG+REG address, then only one of them \
2244                  gets converted to an offsetable        \
2245                  address.  */                           \
2246                && (MODE != TFmode                       \
2247                    || (TARGET_FPU && TARGET_ARCH64      \
2248                        && TARGET_V9                     \
2249                        && TARGET_HARD_QUAD))            \
2250               /* We prohibit REG + REG on ARCH32 if     \
2251                  not optimizing for DFmode/DImode       \
2252                  because then mem_min_alignment is      \
2253                  likely to be zero after reload and the \
2254                  forced split would lack a matching     \
2255                  splitter pattern.  */                  \
2256                && (TARGET_ARCH64 || optimize            \
2257                    || (MODE != DFmode                   \
2258                        && MODE != DImode)))             \
2259               || RTX_OK_FOR_OFFSET_P (op1))             \
2260             goto ADDR;                                  \
2261         }                                               \
2262       else if (RTX_OK_FOR_BASE_P (op1))                 \
2263         {                                               \
2264           if ((RTX_OK_FOR_INDEX_P (op0)                 \
2265               /* See the previous comment.  */          \
2266                && (MODE != TFmode                       \
2267                   || (TARGET_FPU && TARGET_ARCH64       \
2268                       && TARGET_V9                      \
2269                       && TARGET_HARD_QUAD))             \
2270                && (TARGET_ARCH64 || optimize            \
2271                    || (MODE != DFmode                   \
2272                        && MODE != DImode)))             \
2273               || RTX_OK_FOR_OFFSET_P (op0))             \
2274             goto ADDR;                                  \
2275         }                                               \
2276       else if (USE_AS_OFFSETABLE_LO10                   \
2277                && GET_CODE (op0) == LO_SUM              \
2278                && TARGET_ARCH64                         \
2279                && ! TARGET_CM_MEDMID                    \
2280                && RTX_OK_FOR_OLO10_P (op1))             \
2281         {                                               \
2282           register rtx op00 = XEXP (op0, 0);            \
2283           register rtx op01 = XEXP (op0, 1);            \
2284           if (RTX_OK_FOR_BASE_P (op00)                  \
2285               && CONSTANT_P (op01))                     \
2286             goto ADDR;                                  \
2287         }                                               \
2288       else if (USE_AS_OFFSETABLE_LO10                   \
2289                && GET_CODE (op1) == LO_SUM              \
2290                && TARGET_ARCH64                         \
2291                && ! TARGET_CM_MEDMID                    \
2292                && RTX_OK_FOR_OLO10_P (op0))             \
2293         {                                               \
2294           register rtx op10 = XEXP (op1, 0);            \
2295           register rtx op11 = XEXP (op1, 1);            \
2296           if (RTX_OK_FOR_BASE_P (op10)                  \
2297               && CONSTANT_P (op11))                     \
2298             goto ADDR;                                  \
2299         }                                               \
2300     }                                                   \
2301   else if (GET_CODE (X) == LO_SUM)                      \
2302     {                                                   \
2303       register rtx op0 = XEXP (X, 0);                   \
2304       register rtx op1 = XEXP (X, 1);                   \
2305       if (RTX_OK_FOR_BASE_P (op0)                       \
2306           && CONSTANT_P (op1)                           \
2307           /* We can't allow TFmode, because an offset   \
2308              greater than or equal to the alignment (8) \
2309              may cause the LO_SUM to overflow if !v9.  */\
2310           && (MODE != TFmode || TARGET_V9))             \
2311         goto ADDR;                                      \
2312     }                                                   \
2313   else if (GET_CODE (X) == CONST_INT && SMALL_INT (X))  \
2314     goto ADDR;                                          \
2315 }
2316 \f
2317 /* Try machine-dependent ways of modifying an illegitimate address
2318    to be legitimate.  If we find one, return the new, valid address.
2319    This macro is used in only one place: `memory_address' in explow.c.
2320
2321    OLDX is the address as it was before break_out_memory_refs was called.
2322    In some cases it is useful to look at this to decide what needs to be done.
2323
2324    MODE and WIN are passed so that this macro can use
2325    GO_IF_LEGITIMATE_ADDRESS.
2326
2327    It is always safe for this macro to do nothing.  It exists to recognize
2328    opportunities to optimize the output.  */
2329
2330 /* On SPARC, change REG+N into REG+REG, and REG+(X*Y) into REG+REG.  */
2331 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)     \
2332 { rtx sparc_x = (X);                                            \
2333   if (GET_CODE (X) == PLUS && GET_CODE (XEXP (X, 0)) == MULT)   \
2334     (X) = gen_rtx_PLUS (Pmode, XEXP (X, 1),                     \
2335                         force_operand (XEXP (X, 0), NULL_RTX)); \
2336   if (GET_CODE (X) == PLUS && GET_CODE (XEXP (X, 1)) == MULT)   \
2337     (X) = gen_rtx_PLUS (Pmode, XEXP (X, 0),                     \
2338                         force_operand (XEXP (X, 1), NULL_RTX)); \
2339   if (GET_CODE (X) == PLUS && GET_CODE (XEXP (X, 0)) == PLUS)   \
2340     (X) = gen_rtx_PLUS (Pmode, force_operand (XEXP (X, 0), NULL_RTX),\
2341                         XEXP (X, 1));                           \
2342   if (GET_CODE (X) == PLUS && GET_CODE (XEXP (X, 1)) == PLUS)   \
2343     (X) = gen_rtx_PLUS (Pmode, XEXP (X, 0),                     \
2344                         force_operand (XEXP (X, 1), NULL_RTX)); \
2345   if (sparc_x != (X) && memory_address_p (MODE, X))             \
2346     goto WIN;                                                   \
2347   if (flag_pic) (X) = legitimize_pic_address (X, MODE, 0);      \
2348   else if (GET_CODE (X) == PLUS && CONSTANT_ADDRESS_P (XEXP (X, 1)))    \
2349     (X) = gen_rtx_PLUS (Pmode, XEXP (X, 0),                     \
2350                         copy_to_mode_reg (Pmode, XEXP (X, 1))); \
2351   else if (GET_CODE (X) == PLUS && CONSTANT_ADDRESS_P (XEXP (X, 0)))    \
2352     (X) = gen_rtx_PLUS (Pmode, XEXP (X, 1),                     \
2353                         copy_to_mode_reg (Pmode, XEXP (X, 0))); \
2354   else if (GET_CODE (X) == SYMBOL_REF || GET_CODE (X) == CONST  \
2355            || GET_CODE (X) == LABEL_REF)                        \
2356     (X) = copy_to_suggested_reg (X, NULL_RTX, Pmode);           \
2357   if (memory_address_p (MODE, X))                               \
2358     goto WIN; }
2359
2360 /* Try a machine-dependent way of reloading an illegitimate address
2361    operand.  If we find one, push the reload and jump to WIN.  This
2362    macro is used in only one place: `find_reloads_address' in reload.c.
2363
2364    For Sparc 32, we wish to handle addresses by splitting them into
2365    HIGH+LO_SUM pairs, retaining the LO_SUM in the memory reference. 
2366    This cuts the number of extra insns by one.
2367
2368    Do nothing when generating PIC code and the address is a
2369    symbolic operand or requires a scratch register.  */
2370
2371 #define LEGITIMIZE_RELOAD_ADDRESS(X,MODE,OPNUM,TYPE,IND_LEVELS,WIN)     \
2372 do {                                                                    \
2373   /* Decompose SImode constants into hi+lo_sum.  We do have to          \
2374      rerecognize what we produce, so be careful.  */                    \
2375   if (CONSTANT_P (X)                                                    \
2376       && (MODE != TFmode || TARGET_ARCH64)                              \
2377       && GET_MODE (X) == SImode                                         \
2378       && GET_CODE (X) != LO_SUM && GET_CODE (X) != HIGH                 \
2379       && ! (flag_pic                                                    \
2380             && (symbolic_operand (X, Pmode)                             \
2381                 || pic_address_needs_scratch (X)))                      \
2382       && sparc_cmodel <= CM_MEDLOW)                                     \
2383     {                                                                   \
2384       X = gen_rtx_LO_SUM (GET_MODE (X),                                 \
2385                           gen_rtx_HIGH (GET_MODE (X), X), X);           \
2386       push_reload (XEXP (X, 0), NULL_RTX, &XEXP (X, 0), NULL,           \
2387                    BASE_REG_CLASS, GET_MODE (X), VOIDmode, 0, 0,        \
2388                    OPNUM, TYPE);                                        \
2389       goto WIN;                                                         \
2390     }                                                                   \
2391   /* ??? 64-bit reloads.  */                                            \
2392 } while (0)
2393
2394 /* Go to LABEL if ADDR (a legitimate address expression)
2395    has an effect that depends on the machine mode it is used for.
2396    On the SPARC this is never true.  */
2397
2398 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL)
2399
2400 /* If we are referencing a function make the SYMBOL_REF special.
2401    In the Embedded Medium/Anywhere code model, %g4 points to the data segment
2402    so we must not add it to function addresses.  */
2403
2404 #define ENCODE_SECTION_INFO(DECL, FIRST)                                \
2405   do {                                                                  \
2406     if (TARGET_CM_EMBMEDANY && TREE_CODE (DECL) == FUNCTION_DECL)       \
2407       SYMBOL_REF_FLAG (XEXP (DECL_RTL (DECL), 0)) = 1;                  \
2408   } while (0)
2409 \f
2410 /* Specify the machine mode that this machine uses
2411    for the index in the tablejump instruction.  */
2412 /* If we ever implement any of the full models (such as CM_FULLANY),
2413    this has to be DImode in that case */
2414 #ifdef HAVE_GAS_SUBSECTION_ORDERING
2415 #define CASE_VECTOR_MODE \
2416 (! TARGET_PTR64 ? SImode : flag_pic ? SImode : TARGET_CM_MEDLOW ? SImode : DImode)
2417 #else
2418 /* If assembler does not have working .subsection -1, we use DImode for pic, as otherwise
2419    we have to sign extend which slows things down.  */
2420 #define CASE_VECTOR_MODE \
2421 (! TARGET_PTR64 ? SImode : flag_pic ? DImode : TARGET_CM_MEDLOW ? SImode : DImode)
2422 #endif
2423
2424 /* Define as C expression which evaluates to nonzero if the tablejump
2425    instruction expects the table to contain offsets from the address of the
2426    table.
2427    Do not define this if the table should contain absolute addresses.  */
2428 /* #define CASE_VECTOR_PC_RELATIVE 1 */
2429
2430 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2431 #define DEFAULT_SIGNED_CHAR 1
2432
2433 /* Max number of bytes we can move from memory to memory
2434    in one reasonably fast instruction.  */
2435 #define MOVE_MAX 8
2436
2437 #if 0 /* Sun 4 has matherr, so this is no good.  */
2438 /* This is the value of the error code EDOM for this machine,
2439    used by the sqrt instruction.  */
2440 #define TARGET_EDOM 33
2441
2442 /* This is how to refer to the variable errno.  */
2443 #define GEN_ERRNO_RTX \
2444   gen_rtx_MEM (SImode, gen_rtx_SYMBOL_REF (Pmode, "errno"))
2445 #endif /* 0 */
2446
2447 /* Define if operations between registers always perform the operation
2448    on the full register even if a narrower mode is specified.  */
2449 #define WORD_REGISTER_OPERATIONS
2450
2451 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
2452    will either zero-extend or sign-extend.  The value of this macro should
2453    be the code that says which one of the two operations is implicitly
2454    done, NIL if none.  */
2455 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
2456
2457 /* Nonzero if access to memory by bytes is slow and undesirable.
2458    For RISC chips, it means that access to memory by bytes is no
2459    better than access by words when possible, so grab a whole word
2460    and maybe make use of that.  */
2461 #define SLOW_BYTE_ACCESS 1
2462
2463 /* We assume that the store-condition-codes instructions store 0 for false
2464    and some other value for true.  This is the value stored for true.  */
2465
2466 #define STORE_FLAG_VALUE 1
2467
2468 /* When a prototype says `char' or `short', really pass an `int'.  */
2469 #define PROMOTE_PROTOTYPES (TARGET_ARCH32)
2470
2471 /* Define this to be nonzero if shift instructions ignore all but the low-order
2472    few bits.  */
2473 #define SHIFT_COUNT_TRUNCATED 1
2474
2475 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2476    is done just by pretending it is already truncated.  */
2477 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
2478
2479 /* Specify the machine mode that pointers have.
2480    After generation of rtl, the compiler makes no further distinction
2481    between pointers and any other objects of this machine mode.  */
2482 #define Pmode (TARGET_ARCH64 ? DImode : SImode)
2483
2484 /* Generate calls to memcpy, memcmp and memset.  */
2485 #define TARGET_MEM_FUNCTIONS
2486
2487 /* Add any extra modes needed to represent the condition code.
2488
2489    On the Sparc, we have a "no-overflow" mode which is used when an add or
2490    subtract insn is used to set the condition code.  Different branches are
2491    used in this case for some operations.
2492
2493    We also have two modes to indicate that the relevant condition code is
2494    in the floating-point condition code register.  One for comparisons which
2495    will generate an exception if the result is unordered (CCFPEmode) and
2496    one for comparisons which will never trap (CCFPmode).
2497
2498    CCXmode and CCX_NOOVmode are only used by v9.  */
2499
2500 #define EXTRA_CC_MODES                  \
2501     CC(CCXmode,      "CCX")             \
2502     CC(CC_NOOVmode,  "CC_NOOV")         \
2503     CC(CCX_NOOVmode, "CCX_NOOV")        \
2504     CC(CCFPmode,     "CCFP")            \
2505     CC(CCFPEmode,    "CCFPE")
2506
2507 /* Given a comparison code (EQ, NE, etc.) and the first operand of a COMPARE,
2508    return the mode to be used for the comparison.  For floating-point,
2509    CCFP[E]mode is used.  CC_NOOVmode should be used when the first operand
2510    is a PLUS, MINUS, NEG, or ASHIFT.  CCmode should be used when no special
2511    processing is needed.  */
2512 #define SELECT_CC_MODE(OP,X,Y)  select_cc_mode ((OP), (X), (Y))
2513
2514 /* Return non-zero if MODE implies a floating point inequality can be
2515    reversed.  For Sparc this is always true because we have a full
2516    compliment of ordered and unordered comparisons, but until generic
2517    code knows how to reverse it correctly we keep the old definition.  */
2518 #define REVERSIBLE_CC_MODE(MODE) ((MODE) != CCFPEmode && (MODE) != CCFPmode)
2519
2520 /* A function address in a call instruction for indexing purposes.  */
2521 #define FUNCTION_MODE Pmode
2522
2523 /* Define this if addresses of constant functions
2524    shouldn't be put through pseudo regs where they can be cse'd.
2525    Desirable on machines where ordinary constants are expensive
2526    but a CALL with constant address is cheap.  */
2527 #define NO_FUNCTION_CSE
2528
2529 /* alloca should avoid clobbering the old register save area.  */
2530 #define SETJMP_VIA_SAVE_AREA
2531
2532 /* Define subroutines to call to handle multiply and divide.
2533    Use the subroutines that Sun's library provides.
2534    The `*' prevents an underscore from being prepended by the compiler.  */
2535
2536 #define DIVSI3_LIBCALL "*.div"
2537 #define UDIVSI3_LIBCALL "*.udiv"
2538 #define MODSI3_LIBCALL "*.rem"
2539 #define UMODSI3_LIBCALL "*.urem"
2540 /* .umul is a little faster than .mul.  */
2541 #define MULSI3_LIBCALL "*.umul"
2542
2543 /* Define library calls for quad FP operations.  These are all part of the
2544    SPARC 32bit ABI.  */
2545 #define ADDTF3_LIBCALL "_Q_add"
2546 #define SUBTF3_LIBCALL "_Q_sub"
2547 #define NEGTF2_LIBCALL "_Q_neg"
2548 #define MULTF3_LIBCALL "_Q_mul"
2549 #define DIVTF3_LIBCALL "_Q_div"
2550 #define FLOATSITF2_LIBCALL "_Q_itoq"
2551 #define FIX_TRUNCTFSI2_LIBCALL "_Q_qtoi"
2552 #define FIXUNS_TRUNCTFSI2_LIBCALL "_Q_qtou"
2553 #define EXTENDSFTF2_LIBCALL "_Q_stoq"
2554 #define TRUNCTFSF2_LIBCALL "_Q_qtos"
2555 #define EXTENDDFTF2_LIBCALL "_Q_dtoq"
2556 #define TRUNCTFDF2_LIBCALL "_Q_qtod"
2557 #define EQTF2_LIBCALL "_Q_feq"
2558 #define NETF2_LIBCALL "_Q_fne"
2559 #define GTTF2_LIBCALL "_Q_fgt"
2560 #define GETF2_LIBCALL "_Q_fge"
2561 #define LTTF2_LIBCALL "_Q_flt"
2562 #define LETF2_LIBCALL "_Q_fle"
2563
2564 /* We can define the TFmode sqrt optab only if TARGET_FPU.  This is because
2565    with soft-float, the SFmode and DFmode sqrt instructions will be absent,
2566    and the compiler will notice and try to use the TFmode sqrt instruction
2567    for calls to the builtin function sqrt, but this fails.  */
2568 #define INIT_TARGET_OPTABS                                              \
2569   do {                                                                  \
2570     if (TARGET_ARCH32)                                                  \
2571       {                                                                 \
2572         add_optab->handlers[(int) TFmode].libfunc                       \
2573           = init_one_libfunc (ADDTF3_LIBCALL);                          \
2574         sub_optab->handlers[(int) TFmode].libfunc                       \
2575           = init_one_libfunc (SUBTF3_LIBCALL);                          \
2576         neg_optab->handlers[(int) TFmode].libfunc                       \
2577           = init_one_libfunc (NEGTF2_LIBCALL);                          \
2578         smul_optab->handlers[(int) TFmode].libfunc                      \
2579           = init_one_libfunc (MULTF3_LIBCALL);                          \
2580         sdiv_optab->handlers[(int) TFmode].libfunc                      \
2581           = init_one_libfunc (DIVTF3_LIBCALL);                          \
2582         eqtf2_libfunc = init_one_libfunc (EQTF2_LIBCALL);               \
2583         netf2_libfunc = init_one_libfunc (NETF2_LIBCALL);               \
2584         gttf2_libfunc = init_one_libfunc (GTTF2_LIBCALL);               \
2585         getf2_libfunc = init_one_libfunc (GETF2_LIBCALL);               \
2586         lttf2_libfunc = init_one_libfunc (LTTF2_LIBCALL);               \
2587         letf2_libfunc = init_one_libfunc (LETF2_LIBCALL);               \
2588         trunctfsf2_libfunc = init_one_libfunc (TRUNCTFSF2_LIBCALL);     \
2589         trunctfdf2_libfunc = init_one_libfunc (TRUNCTFDF2_LIBCALL);     \
2590         extendsftf2_libfunc = init_one_libfunc (EXTENDSFTF2_LIBCALL);   \
2591         extenddftf2_libfunc = init_one_libfunc (EXTENDDFTF2_LIBCALL);   \
2592         floatsitf_libfunc = init_one_libfunc (FLOATSITF2_LIBCALL);      \
2593         fixtfsi_libfunc = init_one_libfunc (FIX_TRUNCTFSI2_LIBCALL);    \
2594         fixunstfsi_libfunc                                              \
2595           = init_one_libfunc (FIXUNS_TRUNCTFSI2_LIBCALL);               \
2596         if (TARGET_FPU)                                                 \
2597           sqrt_optab->handlers[(int) TFmode].libfunc                    \
2598             = init_one_libfunc ("_Q_sqrt");                             \
2599       }                                                                 \
2600     INIT_SUBTARGET_OPTABS;                                              \
2601   } while (0)
2602
2603 /* This is meant to be redefined in the host dependent files */
2604 #define INIT_SUBTARGET_OPTABS
2605
2606 /* Nonzero if a floating point comparison library call for
2607    mode MODE that will return a boolean value.  Zero if one
2608    of the libgcc2 functions is used.  */
2609 #define FLOAT_LIB_COMPARE_RETURNS_BOOL(MODE, COMPARISON) ((MODE) == TFmode)
2610
2611 /* Compute the cost of computing a constant rtl expression RTX
2612    whose rtx-code is CODE.  The body of this macro is a portion
2613    of a switch statement.  If the code is computed here,
2614    return it with a return statement.  Otherwise, break from the switch.  */
2615
2616 #define CONST_COSTS(RTX,CODE,OUTER_CODE) \
2617   case CONST_INT:                                               \
2618     if (INTVAL (RTX) < 0x1000 && INTVAL (RTX) >= -0x1000)       \
2619       return 0;                                                 \
2620   case HIGH:                                                    \
2621     return 2;                                                   \
2622   case CONST:                                                   \
2623   case LABEL_REF:                                               \
2624   case SYMBOL_REF:                                              \
2625     return 4;                                                   \
2626   case CONST_DOUBLE:                                            \
2627     if (GET_MODE (RTX) == DImode)                               \
2628       if ((XINT (RTX, 3) == 0                                   \
2629            && (unsigned) XINT (RTX, 2) < 0x1000)                \
2630           || (XINT (RTX, 3) == -1                               \
2631               && XINT (RTX, 2) < 0                              \
2632               && XINT (RTX, 2) >= -0x1000))                     \
2633         return 0;                                               \
2634     return 8;
2635
2636 #define ADDRESS_COST(RTX)  1
2637
2638 /* Compute extra cost of moving data between one register class
2639    and another.  */
2640 #define GENERAL_OR_I64(C) ((C) == GENERAL_REGS || (C) == I64_REGS)
2641 #define REGISTER_MOVE_COST(MODE, CLASS1, CLASS2)                \
2642   (((FP_REG_CLASS_P (CLASS1) && GENERAL_OR_I64 (CLASS2)) \
2643     || (GENERAL_OR_I64 (CLASS1) && FP_REG_CLASS_P (CLASS2)) \
2644     || (CLASS1) == FPCC_REGS || (CLASS2) == FPCC_REGS)          \
2645    ? ((sparc_cpu == PROCESSOR_ULTRASPARC \
2646        || sparc_cpu == PROCESSOR_ULTRASPARC3) ? 12 : 6) : 2)
2647
2648 /* Provide the cost of a branch.  For pre-v9 processors we use
2649    a value of 3 to take into account the potential annulling of
2650    the delay slot (which ends up being a bubble in the pipeline slot)
2651    plus a cycle to take into consideration the instruction cache
2652    effects.
2653
2654    On v9 and later, which have branch prediction facilities, we set
2655    it to the depth of the pipeline as that is the cost of a
2656    mispredicted branch.  */
2657
2658 #define BRANCH_COST \
2659         ((sparc_cpu == PROCESSOR_V9 \
2660           || sparc_cpu == PROCESSOR_ULTRASPARC) \
2661          ? 7 \
2662          : (sparc_cpu == PROCESSOR_ULTRASPARC3 \
2663             ? 9 : 3))
2664
2665 /* Provide the costs of a rtl expression.  This is in the body of a
2666    switch on CODE.  The purpose for the cost of MULT is to encourage
2667    `synth_mult' to find a synthetic multiply when reasonable.
2668
2669    If we need more than 12 insns to do a multiply, then go out-of-line,
2670    since the call overhead will be < 10% of the cost of the multiply.  */
2671
2672 #define RTX_COSTS(X,CODE,OUTER_CODE)                    \
2673   case MULT:                                            \
2674     if (sparc_cpu == PROCESSOR_ULTRASPARC)              \
2675       return (GET_MODE (X) == DImode ?                  \
2676               COSTS_N_INSNS (34) : COSTS_N_INSNS (19)); \
2677     if (sparc_cpu == PROCESSOR_ULTRASPARC3)             \
2678       return COSTS_N_INSNS (6);                         \
2679     return TARGET_HARD_MUL ? COSTS_N_INSNS (5) : COSTS_N_INSNS (25); \
2680   case DIV:                                             \
2681   case UDIV:                                            \
2682   case MOD:                                             \
2683   case UMOD:                                            \
2684     if (sparc_cpu == PROCESSOR_ULTRASPARC)              \
2685       return (GET_MODE (X) == DImode ?                  \
2686               COSTS_N_INSNS (68) : COSTS_N_INSNS (37)); \
2687     if (sparc_cpu == PROCESSOR_ULTRASPARC3)             \
2688       return (GET_MODE (X) == DImode ?                  \
2689               COSTS_N_INSNS (71) : COSTS_N_INSNS (40)); \
2690     return COSTS_N_INSNS (25);                          \
2691   /* Make FLOAT and FIX more expensive than CONST_DOUBLE,\
2692      so that cse will favor the latter.  */             \
2693   case FLOAT:                                           \
2694   case FIX:                                             \
2695     return 19;
2696
2697 #define PREFETCH_BLOCK \
2698         ((sparc_cpu == PROCESSOR_ULTRASPARC \
2699           || sparc_cpu == PROCESSOR_ULTRASPARC3) \
2700          ? 64 : 32)
2701
2702 #define SIMULTANEOUS_PREFETCHES \
2703         ((sparc_cpu == PROCESSOR_ULTRASPARC) \
2704          ? 2 \
2705          : (sparc_cpu == PROCESSOR_ULTRASPARC3 \
2706             ? 8 : 3))
2707 \f
2708 /* Control the assembler format that we output.  */
2709
2710 /* Output at beginning of assembler file.  */
2711
2712 #define ASM_FILE_START(file)
2713
2714 /* A C string constant describing how to begin a comment in the target
2715    assembler language.  The compiler assumes that the comment will end at
2716    the end of the line.  */
2717
2718 #define ASM_COMMENT_START "!"
2719
2720 /* Output to assembler file text saying following lines
2721    may contain character constants, extra white space, comments, etc.  */
2722
2723 #define ASM_APP_ON ""
2724
2725 /* Output to assembler file text saying following lines
2726    no longer contain unusual constructs.  */
2727
2728 #define ASM_APP_OFF ""
2729
2730 /* ??? Try to make the style consistent here (_OP?).  */
2731
2732 #define ASM_FLOAT       ".single"
2733 #define ASM_DOUBLE      ".double"
2734 #define ASM_LONGDOUBLE  ".xxx"          /* ??? Not known (or used yet).  */
2735
2736 /* How to refer to registers in assembler output.
2737    This sequence is indexed by compiler's hard-register-number (see above).  */
2738
2739 #define REGISTER_NAMES \
2740 {"%g0", "%g1", "%g2", "%g3", "%g4", "%g5", "%g6", "%g7",                \
2741  "%o0", "%o1", "%o2", "%o3", "%o4", "%o5", "%sp", "%o7",                \
2742  "%l0", "%l1", "%l2", "%l3", "%l4", "%l5", "%l6", "%l7",                \
2743  "%i0", "%i1", "%i2", "%i3", "%i4", "%i5", "%fp", "%i7",                \
2744  "%f0", "%f1", "%f2", "%f3", "%f4", "%f5", "%f6", "%f7",                \
2745  "%f8", "%f9", "%f10", "%f11", "%f12", "%f13", "%f14", "%f15",          \
2746  "%f16", "%f17", "%f18", "%f19", "%f20", "%f21", "%f22", "%f23",        \
2747  "%f24", "%f25", "%f26", "%f27", "%f28", "%f29", "%f30", "%f31",        \
2748  "%f32", "%f33", "%f34", "%f35", "%f36", "%f37", "%f38", "%f39",        \
2749  "%f40", "%f41", "%f42", "%f43", "%f44", "%f45", "%f46", "%f47",        \
2750  "%f48", "%f49", "%f50", "%f51", "%f52", "%f53", "%f54", "%f55",        \
2751  "%f56", "%f57", "%f58", "%f59", "%f60", "%f61", "%f62", "%f63",        \
2752  "%fcc0", "%fcc1", "%fcc2", "%fcc3", "%icc", "%sfp" }
2753
2754 /* Define additional names for use in asm clobbers and asm declarations.  */
2755
2756 #define ADDITIONAL_REGISTER_NAMES \
2757 {{"ccr", SPARC_ICC_REG}, {"cc", SPARC_ICC_REG}}
2758
2759 /* On Sun 4, this limit is 2048.  We use 1000 to be safe, since the length
2760    can run past this up to a continuation point.  Once we used 1500, but
2761    a single entry in C++ can run more than 500 bytes, due to the length of
2762    mangled symbol names.  dbxout.c should really be fixed to do
2763    continuations when they are actually needed instead of trying to
2764    guess...  */
2765 #define DBX_CONTIN_LENGTH 1000
2766
2767 /* This is how to output the definition of a user-level label named NAME,
2768    such as the label on a static function or variable NAME.  */
2769
2770 #define ASM_OUTPUT_LABEL(FILE,NAME)     \
2771   do { assemble_name (FILE, NAME); fputs (":\n", FILE); } while (0)
2772
2773 /* This is how to output a command to make the user-level label named NAME
2774    defined for reference from other files.  */
2775
2776 #define ASM_GLOBALIZE_LABEL(FILE,NAME)  \
2777   do { fputs ("\t.global ", FILE); assemble_name (FILE, NAME); fputs ("\n", FILE);} while (0)
2778
2779 /* The prefix to add to user-visible assembler symbols.  */
2780
2781 #define USER_LABEL_PREFIX "_"
2782
2783 /* This is how to output a definition of an internal numbered label where
2784    PREFIX is the class of label and NUM is the number within the class.  */
2785
2786 #define ASM_OUTPUT_INTERNAL_LABEL(FILE,PREFIX,NUM)      \
2787   fprintf (FILE, "%s%d:\n", PREFIX, NUM)
2788
2789 /* This is how to store into the string LABEL
2790    the symbol_ref name of an internal numbered label where
2791    PREFIX is the class of label and NUM is the number within the class.
2792    This is suitable for output with `assemble_name'.  */
2793
2794 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)   \
2795   sprintf ((LABEL), "*%s%ld", (PREFIX), (long)(NUM))
2796
2797 /* This is how we hook in and defer the case-vector until the end of
2798    the function.  */
2799 #define ASM_OUTPUT_ADDR_VEC(LAB,VEC) \
2800   sparc_defer_case_vector ((LAB),(VEC), 0)
2801
2802 #define ASM_OUTPUT_ADDR_DIFF_VEC(LAB,VEC) \
2803   sparc_defer_case_vector ((LAB),(VEC), 1)
2804
2805 /* This is how to output an element of a case-vector that is absolute.  */
2806
2807 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)  \
2808 do {                                                                    \
2809   char label[30];                                                       \
2810   ASM_GENERATE_INTERNAL_LABEL (label, "L", VALUE);                      \
2811   if (CASE_VECTOR_MODE == SImode)                                       \
2812     fprintf (FILE, "\t.word\t");                                        \
2813   else                                                                  \
2814     fprintf (FILE, "\t.xword\t");                                       \
2815   assemble_name (FILE, label);                                          \
2816   fputc ('\n', FILE);                                                   \
2817 } while (0)
2818
2819 /* This is how to output an element of a case-vector that is relative.
2820    (SPARC uses such vectors only when generating PIC.)  */
2821
2822 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL)                \
2823 do {                                                                    \
2824   char label[30];                                                       \
2825   ASM_GENERATE_INTERNAL_LABEL (label, "L", (VALUE));                    \
2826   if (CASE_VECTOR_MODE == SImode)                                       \
2827     fprintf (FILE, "\t.word\t");                                        \
2828   else                                                                  \
2829     fprintf (FILE, "\t.xword\t");                                       \
2830   assemble_name (FILE, label);                                          \
2831   ASM_GENERATE_INTERNAL_LABEL (label, "L", (REL));                      \
2832   fputc ('-', FILE);                                                    \
2833   assemble_name (FILE, label);                                          \
2834   fputc ('\n', FILE);                                                   \
2835 } while (0)
2836
2837 /* This is what to output before and after case-vector (both
2838    relative and absolute).  If .subsection -1 works, we put case-vectors
2839    at the beginning of the current section.  */
2840
2841 #ifdef HAVE_GAS_SUBSECTION_ORDERING
2842
2843 #define ASM_OUTPUT_ADDR_VEC_START(FILE)                                 \
2844   fprintf(FILE, "\t.subsection\t-1\n")
2845
2846 #define ASM_OUTPUT_ADDR_VEC_END(FILE)                                   \
2847   fprintf(FILE, "\t.previous\n")
2848
2849 #endif
2850
2851 /* This is how to output an assembler line
2852    that says to advance the location counter
2853    to a multiple of 2**LOG bytes.  */
2854
2855 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
2856   if ((LOG) != 0)                       \
2857     fprintf (FILE, "\t.align %d\n", (1<<(LOG)))
2858
2859 #define ASM_OUTPUT_SKIP(FILE,SIZE)  \
2860   fprintf (FILE, "\t.skip %u\n", (SIZE))
2861
2862 /* This says how to output an assembler line
2863    to define a global common symbol.  */
2864
2865 #define ASM_OUTPUT_COMMON(FILE, NAME, SIZE, ROUNDED)  \
2866 ( fputs ("\t.common ", (FILE)),         \
2867   assemble_name ((FILE), (NAME)),               \
2868   fprintf ((FILE), ",%u,\"bss\"\n", (SIZE)))
2869
2870 /* This says how to output an assembler line to define a local common
2871    symbol.  */
2872
2873 #define ASM_OUTPUT_ALIGNED_LOCAL(FILE, NAME, SIZE, ALIGNED)             \
2874 ( fputs ("\t.reserve ", (FILE)),                                        \
2875   assemble_name ((FILE), (NAME)),                                       \
2876   fprintf ((FILE), ",%u,\"bss\",%u\n",                                  \
2877            (SIZE), ((ALIGNED) / BITS_PER_UNIT)))
2878
2879 /* A C statement (sans semicolon) to output to the stdio stream
2880    FILE the assembler definition of uninitialized global DECL named
2881    NAME whose size is SIZE bytes and alignment is ALIGN bytes.
2882    Try to use asm_output_aligned_bss to implement this macro.  */
2883
2884 #define ASM_OUTPUT_ALIGNED_BSS(FILE, DECL, NAME, SIZE, ALIGN)   \
2885   do {                                                          \
2886     fputs (".globl ", (FILE));                                  \
2887     assemble_name ((FILE), (NAME));                             \
2888     fputs ("\n", (FILE));                                       \
2889     ASM_OUTPUT_ALIGNED_LOCAL (FILE, NAME, SIZE, ALIGN);         \
2890   } while (0)
2891
2892 /* Store in OUTPUT a string (made with alloca) containing
2893    an assembler-name for a local static variable named NAME.
2894    LABELNO is an integer which is different for each call.  */
2895
2896 #define ASM_FORMAT_PRIVATE_NAME(OUTPUT, NAME, LABELNO)  \
2897 ( (OUTPUT) = (char *) alloca (strlen ((NAME)) + 10),    \
2898   sprintf ((OUTPUT), "%s.%d", (NAME), (LABELNO)))
2899
2900 #define IDENT_ASM_OP "\t.ident\t"
2901
2902 /* Output #ident as a .ident.  */
2903
2904 #define ASM_OUTPUT_IDENT(FILE, NAME) \
2905   fprintf (FILE, "%s\"%s\"\n", IDENT_ASM_OP, NAME);
2906
2907 /* Output code to add DELTA to the first argument, and then jump to FUNCTION.
2908    Used for C++ multiple inheritance.  */
2909 #define ASM_OUTPUT_MI_THUNK(FILE, THUNK_FNDECL, DELTA, FUNCTION)        \
2910 do {                                                                    \
2911   int reg = 0;                                                          \
2912                                                                         \
2913   if (TARGET_ARCH64                                                     \
2914       && aggregate_value_p (TREE_TYPE (TREE_TYPE (FUNCTION))))          \
2915     reg = 1;                                                            \
2916   if ((DELTA) >= 4096 || (DELTA) < -4096)                               \
2917     fprintf (FILE, "\tset\t%d, %%g1\n\tadd\t%%o%d, %%g1, %%o%d\n",      \
2918              (int)(DELTA), reg, reg);                                   \
2919   else                                                                  \
2920     fprintf (FILE, "\tadd\t%%o%d, %d, %%o%d\n", reg, (int)(DELTA), reg);\
2921   fprintf (FILE, "\tor\t%%o7, %%g0, %%g1\n");                           \
2922   fprintf (FILE, "\tcall\t");                                           \
2923   assemble_name (FILE, XSTR (XEXP (DECL_RTL (FUNCTION), 0), 0));        \
2924   fprintf (FILE, ", 0\n");                                              \
2925   fprintf (FILE, "\t or\t%%g1, %%g0, %%o7\n");                          \
2926 } while (0)
2927
2928 #define PRINT_OPERAND_PUNCT_VALID_P(CHAR) \
2929   ((CHAR) == '#' || (CHAR) == '*' || (CHAR) == '^' || (CHAR) == '(' || (CHAR) == '_')
2930
2931 /* Print operand X (an rtx) in assembler syntax to file FILE.
2932    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2933    For `%' followed by punctuation, CODE is the punctuation and X is null.  */
2934
2935 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
2936
2937 /* Print a memory address as an operand to reference that memory location.  */
2938
2939 #define PRINT_OPERAND_ADDRESS(FILE, ADDR)  \
2940 { register rtx base, index = 0;                                 \
2941   int offset = 0;                                               \
2942   register rtx addr = ADDR;                                     \
2943   if (GET_CODE (addr) == REG)                                   \
2944     fputs (reg_names[REGNO (addr)], FILE);                      \
2945   else if (GET_CODE (addr) == PLUS)                             \
2946     {                                                           \
2947       if (GET_CODE (XEXP (addr, 0)) == CONST_INT)               \
2948         offset = INTVAL (XEXP (addr, 0)), base = XEXP (addr, 1);\
2949       else if (GET_CODE (XEXP (addr, 1)) == CONST_INT)          \
2950         offset = INTVAL (XEXP (addr, 1)), base = XEXP (addr, 0);\
2951       else                                                      \
2952         base = XEXP (addr, 0), index = XEXP (addr, 1);          \
2953       if (GET_CODE (base) == LO_SUM)                            \
2954         {                                                       \
2955           if (! USE_AS_OFFSETABLE_LO10                          \
2956               || TARGET_ARCH32                                  \
2957               || TARGET_CM_MEDMID)                              \
2958             abort ();                                           \
2959           output_operand (XEXP (base, 0), 0);                   \
2960           fputs ("+%lo(", FILE);                                \
2961           output_address (XEXP (base, 1));                      \
2962           fprintf (FILE, ")+%d", offset);                       \
2963         }                                                       \
2964       else                                                      \
2965         {                                                       \
2966           fputs (reg_names[REGNO (base)], FILE);                \
2967           if (index == 0)                                       \
2968             fprintf (FILE, "%+d", offset);                      \
2969           else if (GET_CODE (index) == REG)                     \
2970             fprintf (FILE, "+%s", reg_names[REGNO (index)]);    \
2971           else if (GET_CODE (index) == SYMBOL_REF               \
2972                    || GET_CODE (index) == CONST)                \
2973             fputc ('+', FILE), output_addr_const (FILE, index); \
2974           else abort ();                                        \
2975         }                                                       \
2976     }                                                           \
2977   else if (GET_CODE (addr) == MINUS                             \
2978            && GET_CODE (XEXP (addr, 1)) == LABEL_REF)           \
2979     {                                                           \
2980       output_addr_const (FILE, XEXP (addr, 0));                 \
2981       fputs ("-(", FILE);                                       \
2982       output_addr_const (FILE, XEXP (addr, 1));                 \
2983       fputs ("-.)", FILE);                                      \
2984     }                                                           \
2985   else if (GET_CODE (addr) == LO_SUM)                           \
2986     {                                                           \
2987       output_operand (XEXP (addr, 0), 0);                       \
2988       if (TARGET_CM_MEDMID)                                     \
2989         fputs ("+%l44(", FILE);                                 \
2990       else                                                      \
2991         fputs ("+%lo(", FILE);                                  \
2992       output_address (XEXP (addr, 1));                          \
2993       fputc (')', FILE);                                        \
2994     }                                                           \
2995   else if (flag_pic && GET_CODE (addr) == CONST                 \
2996            && GET_CODE (XEXP (addr, 0)) == MINUS                \
2997            && GET_CODE (XEXP (XEXP (addr, 0), 1)) == CONST      \
2998            && GET_CODE (XEXP (XEXP (XEXP (addr, 0), 1), 0)) == MINUS    \
2999            && XEXP (XEXP (XEXP (XEXP (addr, 0), 1), 0), 1) == pc_rtx)   \
3000     {                                                           \
3001       addr = XEXP (addr, 0);                                    \
3002       output_addr_const (FILE, XEXP (addr, 0));                 \
3003       /* Group the args of the second CONST in parenthesis.  */ \
3004       fputs ("-(", FILE);                                       \<