OSDN Git Service

8b9ec86ceef8e34d33acbd7e58d82ea8d68a2d69
[pf3gnuchains/gcc-fork.git] / gcc / config / sh / sh.h
1 /* Definitions of target machine for GNU compiler for Renesas / SuperH SH.
2    Copyright (C) 1993, 1994, 1995, 1996, 1997, 1998, 1999, 2000, 2001, 2002,
3    2003, 2004, 2005, 2006, 2007, 2008 Free Software Foundation, Inc.
4    Contributed by Steve Chamberlain (sac@cygnus.com).
5    Improved by Jim Wilson (wilson@cygnus.com).
6
7 This file is part of GCC.
8
9 GCC is free software; you can redistribute it and/or modify
10 it under the terms of the GNU General Public License as published by
11 the Free Software Foundation; either version 3, or (at your option)
12 any later version.
13
14 GCC is distributed in the hope that it will be useful,
15 but WITHOUT ANY WARRANTY; without even the implied warranty of
16 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
17 GNU General Public License for more details.
18
19 You should have received a copy of the GNU General Public License
20 along with GCC; see the file COPYING3.  If not see
21 <http://www.gnu.org/licenses/>.  */
22
23 #ifndef GCC_SH_H
24 #define GCC_SH_H
25
26 #include "config/vxworks-dummy.h"
27
28 #define TARGET_VERSION \
29   fputs (" (Hitachi SH)", stderr);
30
31 /* Unfortunately, insn-attrtab.c doesn't include insn-codes.h.  We can't
32    include it here, because bconfig.h is also included by gencodes.c .  */
33 /* ??? No longer true.  */
34 extern int code_for_indirect_jump_scratch;
35
36 #define TARGET_CPU_CPP_BUILTINS() \
37 do { \
38   builtin_define ("__sh__"); \
39   builtin_assert ("cpu=sh"); \
40   builtin_assert ("machine=sh"); \
41   switch ((int) sh_cpu) \
42     { \
43     case PROCESSOR_SH1: \
44       builtin_define ("__sh1__"); \
45       break; \
46     case PROCESSOR_SH2: \
47       builtin_define ("__sh2__"); \
48       break; \
49     case PROCESSOR_SH2E: \
50       builtin_define ("__SH2E__"); \
51       break; \
52     case PROCESSOR_SH2A: \
53       builtin_define ("__SH2A__"); \
54       builtin_define (TARGET_SH2A_DOUBLE \
55                       ? (TARGET_FPU_SINGLE ? "__SH2A_SINGLE__" : "__SH2A_DOUBLE__") \
56                       : TARGET_FPU_ANY ? "__SH2A_SINGLE_ONLY__" \
57                       : "__SH2A_NOFPU__"); \
58       break; \
59     case PROCESSOR_SH3: \
60       builtin_define ("__sh3__"); \
61       builtin_define ("__SH3__"); \
62       if (TARGET_HARD_SH4) \
63         builtin_define ("__SH4_NOFPU__"); \
64       break; \
65     case PROCESSOR_SH3E: \
66       builtin_define (TARGET_HARD_SH4 ? "__SH4_SINGLE_ONLY__" : "__SH3E__"); \
67       break; \
68     case PROCESSOR_SH4: \
69       builtin_define (TARGET_FPU_SINGLE ? "__SH4_SINGLE__" : "__SH4__"); \
70       break; \
71     case PROCESSOR_SH4A: \
72       builtin_define ("__SH4A__"); \
73       builtin_define (TARGET_SH4 \
74                       ? (TARGET_FPU_SINGLE ? "__SH4_SINGLE__" : "__SH4__") \
75                       : TARGET_FPU_ANY ? "__SH4_SINGLE_ONLY__" \
76                       : "__SH4_NOFPU__"); \
77       break; \
78     case PROCESSOR_SH5: \
79       { \
80         builtin_define_with_value ("__SH5__", \
81                                    TARGET_SHMEDIA64 ? "64" : "32", 0); \
82         builtin_define_with_value ("__SHMEDIA__", \
83                                    TARGET_SHMEDIA ? "1" : "0", 0); \
84         if (! TARGET_FPU_DOUBLE) \
85           builtin_define ("__SH4_NOFPU__"); \
86       } \
87     } \
88   if (TARGET_FPU_ANY) \
89     builtin_define ("__SH_FPU_ANY__"); \
90   if (TARGET_FPU_DOUBLE) \
91     builtin_define ("__SH_FPU_DOUBLE__"); \
92   if (TARGET_HITACHI) \
93     builtin_define ("__HITACHI__"); \
94   builtin_define (TARGET_LITTLE_ENDIAN \
95                   ? "__LITTLE_ENDIAN__" : "__BIG_ENDIAN__"); \
96 } while (0)
97
98 /* We can not debug without a frame pointer.  */
99 /* #define CAN_DEBUG_WITHOUT_FP */
100
101 #define CONDITIONAL_REGISTER_USAGE do                                   \
102 {                                                                       \
103   int regno;                                                            \
104   for (regno = 0; regno < FIRST_PSEUDO_REGISTER; regno ++)              \
105     if (! VALID_REGISTER_P (regno))                                     \
106       fixed_regs[regno] = call_used_regs[regno] = 1;                    \
107   /* R8 and R9 are call-clobbered on SH5, but not on earlier SH ABIs.  */ \
108   if (TARGET_SH5)                                                       \
109     {                                                                   \
110       call_used_regs[FIRST_GENERAL_REG + 8]                             \
111         = call_used_regs[FIRST_GENERAL_REG + 9] = 1;                    \
112       call_really_used_regs[FIRST_GENERAL_REG + 8]                      \
113         = call_really_used_regs[FIRST_GENERAL_REG + 9] = 1;             \
114     }                                                                   \
115   if (TARGET_SHMEDIA)                                                   \
116     {                                                                   \
117       regno_reg_class[FIRST_GENERAL_REG] = GENERAL_REGS;                \
118       CLEAR_HARD_REG_SET (reg_class_contents[FP0_REGS]);                \
119       regno_reg_class[FIRST_FP_REG] = FP_REGS;                          \
120     }                                                                   \
121   if (flag_pic)                                                         \
122     {                                                                   \
123       fixed_regs[PIC_OFFSET_TABLE_REGNUM] = 1;                          \
124       call_used_regs[PIC_OFFSET_TABLE_REGNUM] = 1;                      \
125     }                                                                   \
126   /* Renesas saves and restores mac registers on call.  */              \
127   if (TARGET_HITACHI && ! TARGET_NOMACSAVE)                             \
128     {                                                                   \
129       call_really_used_regs[MACH_REG] = 0;                              \
130       call_really_used_regs[MACL_REG] = 0;                              \
131     }                                                                   \
132   for (regno = FIRST_FP_REG + (TARGET_LITTLE_ENDIAN != 0);              \
133        regno <= LAST_FP_REG; regno += 2)                                \
134     SET_HARD_REG_BIT (reg_class_contents[DF_HI_REGS], regno);           \
135   if (TARGET_SHMEDIA)                                                   \
136     {                                                                   \
137       for (regno = FIRST_TARGET_REG; regno <= LAST_TARGET_REG; regno ++)\
138         if (! fixed_regs[regno] && call_really_used_regs[regno])        \
139           SET_HARD_REG_BIT (reg_class_contents[SIBCALL_REGS], regno);   \
140     }                                                                   \
141   else                                                                  \
142     for (regno = FIRST_GENERAL_REG; regno <= LAST_GENERAL_REG; regno++) \
143       if (! fixed_regs[regno] && call_really_used_regs[regno])          \
144         SET_HARD_REG_BIT (reg_class_contents[SIBCALL_REGS], regno);     \
145 } while (0)
146 \f
147 /* Nonzero if this is an ELF target - compile time only */
148 #define TARGET_ELF 0
149
150 /* Nonzero if we should generate code using type 2E insns.  */
151 #define TARGET_SH2E (TARGET_SH2 && TARGET_SH_E)
152
153 /* Nonzero if we should generate code using type 2A insns.  */
154 #define TARGET_SH2A TARGET_HARD_SH2A
155 /* Nonzero if we should generate code using type 2A SF insns.  */
156 #define TARGET_SH2A_SINGLE (TARGET_SH2A && TARGET_SH2E)
157 /* Nonzero if we should generate code using type 2A DF insns.  */
158 #define TARGET_SH2A_DOUBLE (TARGET_HARD_SH2A_DOUBLE && TARGET_SH2A)
159
160 /* Nonzero if we should generate code using type 3E insns.  */
161 #define TARGET_SH3E (TARGET_SH3 && TARGET_SH_E)
162
163 /* Nonzero if the cache line size is 32.  */
164 #define TARGET_CACHE32 (TARGET_HARD_SH4 || TARGET_SH5)
165
166 /* Nonzero if we schedule for a superscalar implementation.  */
167 #define TARGET_SUPERSCALAR TARGET_HARD_SH4
168
169 /* Nonzero if the target has separate instruction and data caches.  */
170 #define TARGET_HARVARD (TARGET_HARD_SH4 || TARGET_SH5)
171
172 /* Nonzero if a double-precision FPU is available.  */
173 #define TARGET_FPU_DOUBLE \
174   ((target_flags & MASK_SH4) != 0 || TARGET_SH2A_DOUBLE)
175
176 /* Nonzero if an FPU is available.  */
177 #define TARGET_FPU_ANY (TARGET_SH2E || TARGET_FPU_DOUBLE)
178
179 /* Nonzero if we should generate code using type 4 insns.  */
180 #undef TARGET_SH4
181 #define TARGET_SH4 ((target_flags & MASK_SH4) != 0 && TARGET_SH1)
182
183 /* Nonzero if we're generating code for the common subset of
184    instructions present on both SH4a and SH4al-dsp.  */
185 #define TARGET_SH4A_ARCH TARGET_SH4A
186
187 /* Nonzero if we're generating code for SH4a, unless the use of the
188    FPU is disabled (which makes it compatible with SH4al-dsp).  */
189 #define TARGET_SH4A_FP (TARGET_SH4A_ARCH && TARGET_FPU_ANY)
190
191 /* Nonzero if we should generate code using the SHcompact instruction
192    set and 32-bit ABI.  */
193 #define TARGET_SHCOMPACT (TARGET_SH5 && TARGET_SH1)
194
195 /* Nonzero if we should generate code using the SHmedia instruction
196    set and ABI.  */
197 #define TARGET_SHMEDIA (TARGET_SH5 && ! TARGET_SH1)
198
199 /* Nonzero if we should generate code using the SHmedia ISA and 32-bit
200    ABI.  */
201 #define TARGET_SHMEDIA32 (TARGET_SH5 && ! TARGET_SH1 && TARGET_SH_E)
202
203 /* Nonzero if we should generate code using the SHmedia ISA and 64-bit
204    ABI.  */
205 #define TARGET_SHMEDIA64 (TARGET_SH5 && ! TARGET_SH1 && ! TARGET_SH_E)
206
207 /* Nonzero if we should generate code using SHmedia FPU instructions.  */
208 #define TARGET_SHMEDIA_FPU (TARGET_SHMEDIA && TARGET_FPU_DOUBLE)
209
210 /* This is not used by the SH2E calling convention  */
211 #define TARGET_VARARGS_PRETEND_ARGS(FUN_DECL) \
212   (TARGET_SH1 && ! TARGET_SH2E && ! TARGET_SH5 \
213    && ! (TARGET_HITACHI || sh_attr_renesas_p (FUN_DECL)))
214
215 #ifndef TARGET_CPU_DEFAULT
216 #define TARGET_CPU_DEFAULT SELECT_SH1
217 #define SUPPORT_SH1 1
218 #define SUPPORT_SH2E 1
219 #define SUPPORT_SH4 1
220 #define SUPPORT_SH4_SINGLE 1
221 #define SUPPORT_SH2A 1
222 #define SUPPORT_SH2A_SINGLE 1
223 #endif
224
225 #define TARGET_DIVIDE_INV \
226   (sh_div_strategy == SH_DIV_INV || sh_div_strategy == SH_DIV_INV_MINLAT \
227    || sh_div_strategy == SH_DIV_INV20U || sh_div_strategy == SH_DIV_INV20L \
228    || sh_div_strategy == SH_DIV_INV_CALL \
229    || sh_div_strategy == SH_DIV_INV_CALL2 || sh_div_strategy == SH_DIV_INV_FP)
230 #define TARGET_DIVIDE_FP (sh_div_strategy == SH_DIV_FP)
231 #define TARGET_DIVIDE_INV_FP (sh_div_strategy == SH_DIV_INV_FP)
232 #define TARGET_DIVIDE_CALL2 (sh_div_strategy == SH_DIV_CALL2)
233 #define TARGET_DIVIDE_INV_MINLAT (sh_div_strategy == SH_DIV_INV_MINLAT)
234 #define TARGET_DIVIDE_INV20U (sh_div_strategy == SH_DIV_INV20U)
235 #define TARGET_DIVIDE_INV20L (sh_div_strategy == SH_DIV_INV20L)
236 #define TARGET_DIVIDE_INV_CALL (sh_div_strategy == SH_DIV_INV_CALL)
237 #define TARGET_DIVIDE_INV_CALL2 (sh_div_strategy == SH_DIV_INV_CALL2)
238 #define TARGET_DIVIDE_CALL_DIV1 (sh_div_strategy == SH_DIV_CALL_DIV1)
239 #define TARGET_DIVIDE_CALL_FP (sh_div_strategy == SH_DIV_CALL_FP)
240 #define TARGET_DIVIDE_CALL_TABLE (sh_div_strategy == SH_DIV_CALL_TABLE)
241
242 #define SELECT_SH1               (MASK_SH1)
243 #define SELECT_SH2               (MASK_SH2 | SELECT_SH1)
244 #define SELECT_SH2E              (MASK_SH_E | MASK_SH2 | MASK_SH1 \
245                                   | MASK_FPU_SINGLE)
246 #define SELECT_SH2A              (MASK_SH_E | MASK_HARD_SH2A \
247                                   | MASK_HARD_SH2A_DOUBLE \
248                                   | MASK_SH2 | MASK_SH1)
249 #define SELECT_SH2A_NOFPU        (MASK_HARD_SH2A | MASK_SH2 | MASK_SH1)
250 #define SELECT_SH2A_SINGLE_ONLY  (MASK_SH_E | MASK_HARD_SH2A | MASK_SH2 \
251                                   | MASK_SH1 | MASK_FPU_SINGLE)
252 #define SELECT_SH2A_SINGLE       (MASK_SH_E | MASK_HARD_SH2A \
253                                   | MASK_FPU_SINGLE | MASK_HARD_SH2A_DOUBLE \
254                                   | MASK_SH2 | MASK_SH1)
255 #define SELECT_SH3               (MASK_SH3 | SELECT_SH2)
256 #define SELECT_SH3E              (MASK_SH_E | MASK_FPU_SINGLE | SELECT_SH3)
257 #define SELECT_SH4_NOFPU         (MASK_HARD_SH4 | SELECT_SH3)
258 #define SELECT_SH4_SINGLE_ONLY   (MASK_HARD_SH4 | SELECT_SH3E)
259 #define SELECT_SH4               (MASK_SH4 | MASK_SH_E | MASK_HARD_SH4 \
260                                   | SELECT_SH3)
261 #define SELECT_SH4_SINGLE        (MASK_FPU_SINGLE | SELECT_SH4)
262 #define SELECT_SH4A_NOFPU        (MASK_SH4A | SELECT_SH4_NOFPU)
263 #define SELECT_SH4A_SINGLE_ONLY  (MASK_SH4A | SELECT_SH4_SINGLE_ONLY)
264 #define SELECT_SH4A              (MASK_SH4A | SELECT_SH4)
265 #define SELECT_SH4A_SINGLE       (MASK_SH4A | SELECT_SH4_SINGLE)
266 #define SELECT_SH5_64MEDIA       (MASK_SH5 | MASK_SH4)
267 #define SELECT_SH5_64MEDIA_NOFPU (MASK_SH5)
268 #define SELECT_SH5_32MEDIA       (MASK_SH5 | MASK_SH4 | MASK_SH_E)
269 #define SELECT_SH5_32MEDIA_NOFPU (MASK_SH5 | MASK_SH_E)
270 #define SELECT_SH5_COMPACT       (MASK_SH5 | MASK_SH4 | SELECT_SH3E)
271 #define SELECT_SH5_COMPACT_NOFPU (MASK_SH5 | SELECT_SH3)
272
273 #if SUPPORT_SH1
274 #define SUPPORT_SH2 1
275 #endif
276 #if SUPPORT_SH2
277 #define SUPPORT_SH3 1
278 #define SUPPORT_SH2A_NOFPU 1
279 #endif
280 #if SUPPORT_SH3
281 #define SUPPORT_SH4_NOFPU 1
282 #endif
283 #if SUPPORT_SH4_NOFPU
284 #define SUPPORT_SH4A_NOFPU 1
285 #define SUPPORT_SH4AL 1
286 #endif
287
288 #if SUPPORT_SH2E
289 #define SUPPORT_SH3E 1
290 #define SUPPORT_SH2A_SINGLE_ONLY 1
291 #endif
292 #if SUPPORT_SH3E
293 #define SUPPORT_SH4_SINGLE_ONLY 1
294 #endif
295 #if SUPPORT_SH4_SINGLE_ONLY
296 #define SUPPORT_SH4A_SINGLE_ONLY 1
297 #endif
298
299 #if SUPPORT_SH4
300 #define SUPPORT_SH4A 1
301 #endif
302
303 #if SUPPORT_SH4_SINGLE
304 #define SUPPORT_SH4A_SINGLE 1
305 #endif
306
307 #if SUPPORT_SH5_COMPAT
308 #define SUPPORT_SH5_32MEDIA 1
309 #endif
310
311 #if SUPPORT_SH5_COMPACT_NOFPU
312 #define SUPPORT_SH5_32MEDIA_NOFPU 1
313 #endif
314
315 #define SUPPORT_ANY_SH5_32MEDIA \
316   (SUPPORT_SH5_32MEDIA || SUPPORT_SH5_32MEDIA_NOFPU)
317 #define SUPPORT_ANY_SH5_64MEDIA \
318   (SUPPORT_SH5_64MEDIA || SUPPORT_SH5_64MEDIA_NOFPU)
319 #define SUPPORT_ANY_SH5 \
320   (SUPPORT_ANY_SH5_32MEDIA || SUPPORT_ANY_SH5_64MEDIA)
321
322 /* Reset all target-selection flags.  */
323 #define MASK_ARCH (MASK_SH1 | MASK_SH2 | MASK_SH3 | MASK_SH_E | MASK_SH4 \
324                    | MASK_HARD_SH2A | MASK_HARD_SH2A_DOUBLE | MASK_SH4A \
325                    | MASK_HARD_SH4 | MASK_FPU_SINGLE | MASK_SH5)
326
327 /* This defaults us to big-endian.  */
328 #ifndef TARGET_ENDIAN_DEFAULT
329 #define TARGET_ENDIAN_DEFAULT 0
330 #endif
331
332 #ifndef TARGET_OPT_DEFAULT
333 #define TARGET_OPT_DEFAULT  MASK_ADJUST_UNROLL
334 #endif
335
336 #define TARGET_DEFAULT \
337   (TARGET_CPU_DEFAULT | TARGET_ENDIAN_DEFAULT | TARGET_OPT_DEFAULT)
338
339 #ifndef SH_MULTILIB_CPU_DEFAULT
340 #define SH_MULTILIB_CPU_DEFAULT "m1"
341 #endif
342
343 #if TARGET_ENDIAN_DEFAULT
344 #define MULTILIB_DEFAULTS { "ml", SH_MULTILIB_CPU_DEFAULT }
345 #else
346 #define MULTILIB_DEFAULTS { "mb", SH_MULTILIB_CPU_DEFAULT }
347 #endif
348
349 #define CPP_SPEC " %(subtarget_cpp_spec) "
350
351 #ifndef SUBTARGET_CPP_SPEC
352 #define SUBTARGET_CPP_SPEC ""
353 #endif
354
355 #ifndef SUBTARGET_EXTRA_SPECS
356 #define SUBTARGET_EXTRA_SPECS
357 #endif
358
359 #define EXTRA_SPECS                                             \
360   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                 \
361   { "link_emul_prefix", LINK_EMUL_PREFIX },                     \
362   { "link_default_cpu_emul", LINK_DEFAULT_CPU_EMUL },           \
363   { "subtarget_link_emul_suffix", SUBTARGET_LINK_EMUL_SUFFIX }, \
364   { "subtarget_link_spec", SUBTARGET_LINK_SPEC },               \
365   { "subtarget_asm_endian_spec", SUBTARGET_ASM_ENDIAN_SPEC },   \
366   { "subtarget_asm_relax_spec", SUBTARGET_ASM_RELAX_SPEC },     \
367   { "subtarget_asm_isa_spec", SUBTARGET_ASM_ISA_SPEC },         \
368   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                 \
369   SUBTARGET_EXTRA_SPECS
370
371 #if TARGET_CPU_DEFAULT & MASK_HARD_SH4
372 #define SUBTARGET_ASM_RELAX_SPEC "%{!m1:%{!m2:%{!m3*:%{!m5*:-isa=sh4-up}}}}"
373 #else
374 #define SUBTARGET_ASM_RELAX_SPEC "%{m4*:-isa=sh4-up}"
375 #endif
376
377 #define SH_ASM_SPEC \
378  "%(subtarget_asm_endian_spec) %{mrelax:-relax %(subtarget_asm_relax_spec)}\
379 %(subtarget_asm_isa_spec) %(subtarget_asm_spec)\
380 %{m2a:--isa=sh2a} \
381 %{m2a-single:--isa=sh2a} \
382 %{m2a-single-only:--isa=sh2a} \
383 %{m2a-nofpu:--isa=sh2a-nofpu} \
384 %{m5-compact*:--isa=SHcompact} \
385 %{m5-32media*:--isa=SHmedia --abi=32} \
386 %{m5-64media*:--isa=SHmedia --abi=64} \
387 %{m4al:-dsp} %{mcut2-workaround:-cut2-workaround}"
388
389 #define ASM_SPEC SH_ASM_SPEC
390
391 #ifndef SUBTARGET_ASM_ENDIAN_SPEC
392 #if TARGET_ENDIAN_DEFAULT == MASK_LITTLE_ENDIAN
393 #define SUBTARGET_ASM_ENDIAN_SPEC "%{mb:-big} %{!mb:-little}"
394 #else
395 #define SUBTARGET_ASM_ENDIAN_SPEC "%{ml:-little} %{!ml:-big}"
396 #endif
397 #endif
398
399 #if STRICT_NOFPU == 1
400 /* Strict nofpu means that the compiler should tell the assembler
401    to reject FPU instructions. E.g. from ASM inserts.  */
402 #if TARGET_CPU_DEFAULT & MASK_HARD_SH4 && !(TARGET_CPU_DEFAULT & MASK_SH_E)
403 #define SUBTARGET_ASM_ISA_SPEC "%{!m1:%{!m2:%{!m3*:%{m4-nofpu|!m4*:%{!m5:-isa=sh4-nofpu}}}}}"
404 #else
405 /* If there were an -isa option for sh5-nofpu then it would also go here. */
406 #define SUBTARGET_ASM_ISA_SPEC \
407  "%{m4-nofpu:-isa=sh4-nofpu} " ASM_ISA_DEFAULT_SPEC
408 #endif
409 #else /* ! STRICT_NOFPU */
410 #define SUBTARGET_ASM_ISA_SPEC ASM_ISA_DEFAULT_SPEC
411 #endif
412
413 #ifndef SUBTARGET_ASM_SPEC
414 #define SUBTARGET_ASM_SPEC ""
415 #endif
416
417 #if TARGET_ENDIAN_DEFAULT == MASK_LITTLE_ENDIAN
418 #define LINK_EMUL_PREFIX "sh%{!mb:l}"
419 #else
420 #define LINK_EMUL_PREFIX "sh%{ml:l}"
421 #endif
422
423 #if TARGET_CPU_DEFAULT & MASK_SH5
424 #if TARGET_CPU_DEFAULT & MASK_SH_E
425 #define LINK_DEFAULT_CPU_EMUL "32"
426 #if TARGET_CPU_DEFAULT & MASK_SH1
427 #define ASM_ISA_SPEC_DEFAULT "--isa=SHcompact"
428 #else
429 #define ASM_ISA_SPEC_DEFAULT "--isa=SHmedia --abi=32"
430 #endif /* MASK_SH1 */
431 #else /* !MASK_SH_E */
432 #define LINK_DEFAULT_CPU_EMUL "64"
433 #define ASM_ISA_SPEC_DEFAULT "--isa=SHmedia --abi=64"
434 #endif /* MASK_SH_E */
435 #define ASM_ISA_DEFAULT_SPEC \
436 " %{!m1:%{!m2*:%{!m3*:%{!m4*:%{!m5*:" ASM_ISA_SPEC_DEFAULT "}}}}}"
437 #else /* !MASK_SH5 */
438 #define LINK_DEFAULT_CPU_EMUL ""
439 #define ASM_ISA_DEFAULT_SPEC ""
440 #endif /* MASK_SH5 */
441
442 #define SUBTARGET_LINK_EMUL_SUFFIX ""
443 #define SUBTARGET_LINK_SPEC ""
444
445 /* svr4.h redefines LINK_SPEC inappropriately, so go via SH_LINK_SPEC,
446    so that we can undo the damage without code replication.  */
447 #define LINK_SPEC SH_LINK_SPEC
448
449 #define SH_LINK_SPEC "\
450 -m %(link_emul_prefix)\
451 %{m5-compact*|m5-32media*:32}\
452 %{m5-64media*:64}\
453 %{!m1:%{!m2:%{!m3*:%{!m4*:%{!m5*:%(link_default_cpu_emul)}}}}}\
454 %(subtarget_link_emul_suffix) \
455 %{mrelax:-relax} %(subtarget_link_spec)"
456
457 #ifndef SH_DIV_STR_FOR_SIZE
458 #define SH_DIV_STR_FOR_SIZE "call"
459 #endif
460
461 #define DRIVER_SELF_SPECS "%{m2a:%{ml:%eSH2a does not support little-endian}}"
462 #define OPTIMIZATION_OPTIONS(LEVEL,SIZE)                                \
463 do {                                                                    \
464   if (LEVEL)                                                            \
465     {                                                                   \
466       flag_omit_frame_pointer = 2;                                      \
467       if (! SIZE)                                                       \
468         sh_div_str = "inv:minlat";                                      \
469     }                                                                   \
470   if (SIZE)                                                             \
471     {                                                                   \
472       target_flags |= MASK_SMALLCODE;                                   \
473       sh_div_str = SH_DIV_STR_FOR_SIZE ;                                \
474     }                                                                   \
475   else                                                                  \
476     {                                                                   \
477       TARGET_CBRANCHDI4 = 1;                                            \
478       TARGET_EXPAND_CBRANCHDI4 = 1;                                     \
479     }                                                                   \
480   /* We can't meaningfully test TARGET_SHMEDIA here, because -m options \
481      haven't been parsed yet, hence we'd read only the default. \
482      sh_target_reg_class will return NO_REGS if this is not SHMEDIA, so \
483      it's OK to always set flag_branch_target_load_optimize.  */        \
484   if (LEVEL > 1)                                                        \
485     {                                                                   \
486       flag_branch_target_load_optimize = 1;                             \
487       if (! (SIZE))                                                     \
488         target_flags |= MASK_SAVE_ALL_TARGET_REGS;                      \
489     }                                                                   \
490   /* Likewise, we can't meaningfully test TARGET_SH2E / TARGET_IEEE     \
491      here, so leave it to OVERRIDE_OPTIONS to set                       \
492     flag_finite_math_only.  We set it to 2 here so we know if the user  \
493     explicitly requested this to be on or off.  */                      \
494   flag_finite_math_only = 2;                                            \
495   /* If flag_schedule_insns is 1, we set it to 2 here so we know if     \
496      the user explicitly requested this to be on or off.  */            \
497   if (flag_schedule_insns > 0)                                          \
498     flag_schedule_insns = 2;                                            \
499                                                                         \
500   set_param_value ("simultaneous-prefetches", 2);                       \
501 } while (0)
502
503 #define ASSEMBLER_DIALECT assembler_dialect
504
505 extern int assembler_dialect;
506
507 enum sh_divide_strategy_e {
508   /* SH5 strategies.  */
509   SH_DIV_CALL,
510   SH_DIV_CALL2,
511   SH_DIV_FP, /* We could do this also for SH4.  */
512   SH_DIV_INV,
513   SH_DIV_INV_MINLAT,
514   SH_DIV_INV20U,
515   SH_DIV_INV20L,
516   SH_DIV_INV_CALL,
517   SH_DIV_INV_CALL2,
518   SH_DIV_INV_FP,
519   /* SH1 .. SH4 strategies.  Because of the small number of registers
520      available, the compiler uses knowledge of the actual set of registers
521      being clobbered by the different functions called.  */
522   SH_DIV_CALL_DIV1, /* No FPU, medium size, highest latency.  */
523   SH_DIV_CALL_FP,     /* FPU needed, small size, high latency.  */
524   SH_DIV_CALL_TABLE,  /* No FPU, large size, medium latency. */
525   SH_DIV_INTRINSIC
526 };
527
528 extern enum sh_divide_strategy_e sh_div_strategy;
529
530 #ifndef SH_DIV_STRATEGY_DEFAULT
531 #define SH_DIV_STRATEGY_DEFAULT SH_DIV_CALL
532 #endif
533
534 #define SUBTARGET_OVERRIDE_OPTIONS (void) 0
535
536 extern const char *sh_fixed_range_str;
537
538 #define OVERRIDE_OPTIONS                                                \
539 do {                                                                    \
540   int regno;                                                            \
541                                                                         \
542   SUBTARGET_OVERRIDE_OPTIONS;                                           \
543   if (flag_finite_math_only == 2)                                       \
544     flag_finite_math_only                                               \
545       = !flag_signaling_nans && TARGET_SH2E && ! TARGET_IEEE;           \
546   if (TARGET_SH2E && !flag_finite_math_only)                            \
547     target_flags |= MASK_IEEE;                                          \
548   sh_cpu = CPU_SH1;                                                     \
549   assembler_dialect = 0;                                                \
550   if (TARGET_SH2)                                                       \
551     sh_cpu = CPU_SH2;                                                   \
552   if (TARGET_SH2E)                                                      \
553     sh_cpu = CPU_SH2E;                                                  \
554   if (TARGET_SH2A)                                                      \
555     {                                                                   \
556       sh_cpu = CPU_SH2A;                                                \
557       if (TARGET_SH2A_DOUBLE)                                           \
558         target_flags |= MASK_FMOVD;                                     \
559     }                                                                   \
560   if (TARGET_SH3)                                                       \
561     sh_cpu = CPU_SH3;                                                   \
562   if (TARGET_SH3E)                                                      \
563     sh_cpu = CPU_SH3E;                                                  \
564   if (TARGET_SH4)                                                       \
565     {                                                                   \
566       assembler_dialect = 1;                                            \
567       sh_cpu = CPU_SH4;                                                 \
568     }                                                                   \
569   if (TARGET_SH4A_ARCH)                                                 \
570     {                                                                   \
571       assembler_dialect = 1;                                            \
572       sh_cpu = CPU_SH4A;                                                \
573     }                                                                   \
574   if (TARGET_SH5)                                                       \
575     {                                                                   \
576       sh_cpu = CPU_SH5;                                                 \
577       target_flags |= MASK_ALIGN_DOUBLE;                                \
578       if (TARGET_SHMEDIA_FPU)                                           \
579         target_flags |= MASK_FMOVD;                                     \
580       if (TARGET_SHMEDIA)                                               \
581         {                                                               \
582           /* There are no delay slots on SHmedia.  */                   \
583           flag_delayed_branch = 0;                                      \
584           /* Relaxation isn't yet supported for SHmedia */              \
585           target_flags &= ~MASK_RELAX;                                  \
586           /* After reload, if conversion does little good but can cause \
587              ICEs:                                                      \
588              - find_if_block doesn't do anything for SH because we don't\
589                have conditional execution patterns.  (We use conditional\
590                move patterns, which are handled differently, and only   \
591                before reload).                                          \
592              - find_cond_trap doesn't do anything for the SH because we \       
593                don't have conditional traps.                            \
594              - find_if_case_1 uses redirect_edge_and_branch_force in    \
595                the only path that does an optimization, and this causes \
596                an ICE when branch targets are in registers.             \
597              - find_if_case_2 doesn't do anything for the SHmedia after \
598                reload except when it can redirect a tablejump - and     \
599                that's rather rare.  */                                  \
600           flag_if_conversion2 = 0;                                      \
601           if (! strcmp (sh_div_str, "call"))                            \
602             sh_div_strategy = SH_DIV_CALL;                              \
603           else if (! strcmp (sh_div_str, "call2"))                      \
604             sh_div_strategy = SH_DIV_CALL2;                             \
605           if (! strcmp (sh_div_str, "fp") && TARGET_FPU_ANY)            \
606             sh_div_strategy = SH_DIV_FP;                                \
607           else if (! strcmp (sh_div_str, "inv"))                        \
608             sh_div_strategy = SH_DIV_INV;                               \
609           else if (! strcmp (sh_div_str, "inv:minlat"))                 \
610             sh_div_strategy = SH_DIV_INV_MINLAT;                        \
611           else if (! strcmp (sh_div_str, "inv20u"))                     \
612             sh_div_strategy = SH_DIV_INV20U;                            \
613           else if (! strcmp (sh_div_str, "inv20l"))                     \
614             sh_div_strategy = SH_DIV_INV20L;                            \
615           else if (! strcmp (sh_div_str, "inv:call2"))                  \
616             sh_div_strategy = SH_DIV_INV_CALL2;                         \
617           else if (! strcmp (sh_div_str, "inv:call"))                   \
618             sh_div_strategy = SH_DIV_INV_CALL;                          \
619           else if (! strcmp (sh_div_str, "inv:fp"))                     \
620             {                                                           \
621               if (TARGET_FPU_ANY)                                       \
622                 sh_div_strategy = SH_DIV_INV_FP;                        \
623               else                                                      \
624                 sh_div_strategy = SH_DIV_INV;                           \
625             }                                                           \
626           TARGET_CBRANCHDI4 = 0;                                        \
627           /* Assembler CFI isn't yet fully supported for SHmedia.  */   \
628           flag_dwarf2_cfi_asm = 0;                                      \
629         }                                                               \
630     }                                                                   \
631   else                                                                  \
632     {                                                                   \
633        /* Only the sh64-elf assembler fully supports .quad properly.  */\
634        targetm.asm_out.aligned_op.di = NULL;                            \
635        targetm.asm_out.unaligned_op.di = NULL;                          \
636     }                                                                   \
637   if (TARGET_SH1)                                                       \
638     {                                                                   \
639       if (! strcmp (sh_div_str, "call-div1"))                           \
640         sh_div_strategy = SH_DIV_CALL_DIV1;                             \
641       else if (! strcmp (sh_div_str, "call-fp")                         \
642                && (TARGET_FPU_DOUBLE                                    \
643                    || (TARGET_HARD_SH4 && TARGET_SH2E)                  \
644                    || (TARGET_SHCOMPACT && TARGET_FPU_ANY)))            \
645         sh_div_strategy = SH_DIV_CALL_FP;                               \
646       else if (! strcmp (sh_div_str, "call-table") && TARGET_SH2)       \
647         sh_div_strategy = SH_DIV_CALL_TABLE;                            \
648       else                                                              \
649         /* Pick one that makes most sense for the target in general.    \
650            It is not much good to use different functions depending     \
651            on -Os, since then we'll end up with two different functions \
652            when some of the code is compiled for size, and some for     \
653            speed.  */                                                   \
654                                                                         \
655         /* SH4 tends to emphasize speed.  */                            \
656         if (TARGET_HARD_SH4)                                            \
657           sh_div_strategy = SH_DIV_CALL_TABLE;                          \
658         /* These have their own way of doing things.  */                \
659         else if (TARGET_SH2A)                                           \
660           sh_div_strategy = SH_DIV_INTRINSIC;                           \
661         /* ??? Should we use the integer SHmedia function instead?  */  \
662         else if (TARGET_SHCOMPACT && TARGET_FPU_ANY)                    \
663           sh_div_strategy = SH_DIV_CALL_FP;                             \
664         /* SH1 .. SH3 cores often go into small-footprint systems, so   \
665            default to the smallest implementation available.  */        \
666         else if (TARGET_SH2)    /* ??? EXPERIMENTAL */                  \
667           sh_div_strategy = SH_DIV_CALL_TABLE;                          \
668         else                                                            \
669           sh_div_strategy = SH_DIV_CALL_DIV1;                           \
670     }                                                                   \
671   if (!TARGET_SH1)                                                      \
672     TARGET_PRETEND_CMOVE = 0;                                           \
673   if (sh_divsi3_libfunc[0])                                             \
674     ; /* User supplied - leave it alone.  */                            \
675   else if (TARGET_DIVIDE_CALL_FP)                                       \
676     sh_divsi3_libfunc = "__sdivsi3_i4";                                 \
677   else if (TARGET_DIVIDE_CALL_TABLE)                                    \
678     sh_divsi3_libfunc = "__sdivsi3_i4i";                                \
679   else if (TARGET_SH5)                                                  \
680     sh_divsi3_libfunc = "__sdivsi3_1";                                  \
681   else                                                                  \
682     sh_divsi3_libfunc = "__sdivsi3";                                    \
683   if (sh_branch_cost == -1)                                             \
684     sh_branch_cost                                                      \
685       = TARGET_SH5 ? 1 : ! TARGET_SH2 || TARGET_HARD_SH4 ? 2 : 1;       \
686                                                                         \
687   for (regno = 0; regno < FIRST_PSEUDO_REGISTER; regno++)               \
688     if (! VALID_REGISTER_P (regno))                                     \
689       sh_register_names[regno][0] = '\0';                               \
690                                                                         \
691   for (regno = 0; regno < ADDREGNAMES_SIZE; regno++)                    \
692     if (! VALID_REGISTER_P (ADDREGNAMES_REGNO (regno)))                 \
693       sh_additional_register_names[regno][0] = '\0';                    \
694                                                                         \
695   if (flag_omit_frame_pointer == 2)                                     \
696    {                                                                    \
697      /* The debugging information is sufficient,                        \
698         but gdb doesn't implement this yet */                           \
699      if (0)                                                             \
700       flag_omit_frame_pointer                                           \
701         = (PREFERRED_DEBUGGING_TYPE == DWARF2_DEBUG);                   \
702      else                                                               \
703       flag_omit_frame_pointer = 0;                                      \
704    }                                                                    \
705                                                                         \
706   if ((flag_pic && ! TARGET_PREFERGOT)                                  \
707       || (TARGET_SHMEDIA && !TARGET_PT_FIXED))                          \
708     flag_no_function_cse = 1;                                           \
709                                                                         \
710   if (SMALL_REGISTER_CLASSES)                                           \
711     {                                                                   \
712       /* Never run scheduling before reload, since that can             \
713          break global alloc, and generates slower code anyway due       \
714          to the pressure on R0.  */                                     \
715       /* Enable sched1 for SH4; ready queue will be reordered by        \
716          the target hooks when pressure is high. We can not do this for \
717          PIC, SH3 and lower as they give spill failures for R0.  */     \
718       if (!TARGET_HARD_SH4 || flag_pic)                                 \
719         flag_schedule_insns = 0;                                        \
720       /* ??? Current exception handling places basic block boundaries   \
721          after call_insns.  It causes the high pressure on R0 and gives \
722          spill failures for R0 in reload.  See PR 22553 and the thread  \
723          on gcc-patches                                                 \
724          <http://gcc.gnu.org/ml/gcc-patches/2005-10/msg00816.html>.  */ \
725       else if (flag_exceptions)                                         \
726         {                                                               \
727           if (flag_schedule_insns == 1)                                 \
728             warning (0, "ignoring -fschedule-insns because of exception handling bug"); \
729           flag_schedule_insns = 0;                                      \
730         }                                                               \
731     }                                                                   \
732                                                                         \
733   if (align_loops == 0)                                                 \
734     align_loops =  1 << (TARGET_SH5 ? 3 : 2);                           \
735   if (align_jumps == 0)                                                 \
736     align_jumps = 1 << CACHE_LOG;                                       \
737   else if (align_jumps < (TARGET_SHMEDIA ? 4 : 2))                      \
738     align_jumps = TARGET_SHMEDIA ? 4 : 2;                               \
739                                                                         \
740   /* Allocation boundary (in *bytes*) for the code of a function.       \
741      SH1: 32 bit alignment is faster, because instructions are always   \
742      fetched as a pair from a longword boundary.                        \
743      SH2 .. SH5 : align to cache line start.  */                        \
744   if (align_functions == 0)                                             \
745     align_functions                                                     \
746       = TARGET_SMALLCODE ? FUNCTION_BOUNDARY/8 : (1 << CACHE_LOG);      \
747   /* The linker relaxation code breaks when a function contains         \
748      alignments that are larger than that at the start of a             \
749      compilation unit.  */                                              \
750   if (TARGET_RELAX)                                                     \
751     {                                                                   \
752       int min_align                                                     \
753         = align_loops > align_jumps ? align_loops : align_jumps;        \
754                                                                         \
755       /* Also take possible .long constants / mova tables int account.  */\
756       if (min_align < 4)                                                \
757         min_align = 4;                                                  \
758       if (align_functions < min_align)                                  \
759         align_functions = min_align;                                    \
760     }                                                                   \
761                                                                         \
762   if (sh_fixed_range_str)                                               \
763     sh_fix_range (sh_fixed_range_str);                                  \
764 } while (0)
765 \f
766 /* Target machine storage layout.  */
767
768 /* Define this if most significant bit is lowest numbered
769    in instructions that operate on numbered bit-fields.  */
770
771 #define BITS_BIG_ENDIAN  0
772
773 /* Define this if most significant byte of a word is the lowest numbered.  */
774 #define BYTES_BIG_ENDIAN (TARGET_LITTLE_ENDIAN == 0)
775
776 /* Define this if most significant word of a multiword number is the lowest
777    numbered.  */
778 #define WORDS_BIG_ENDIAN (TARGET_LITTLE_ENDIAN == 0)
779
780 /* Define this to set the endianness to use in libgcc2.c, which can
781    not depend on target_flags.  */
782 #if defined(__LITTLE_ENDIAN__)
783 #define LIBGCC2_WORDS_BIG_ENDIAN 0
784 #else
785 #define LIBGCC2_WORDS_BIG_ENDIAN 1
786 #endif
787
788 #define MAX_BITS_PER_WORD 64
789
790 /* Width in bits of an `int'.  We want just 32-bits, even if words are
791    longer.  */
792 #define INT_TYPE_SIZE 32
793
794 /* Width in bits of a `long'.  */
795 #define LONG_TYPE_SIZE (TARGET_SHMEDIA64 ? 64 : 32)
796
797 /* Width in bits of a `long long'.  */
798 #define LONG_LONG_TYPE_SIZE 64
799
800 /* Width in bits of a `long double'.  */
801 #define LONG_DOUBLE_TYPE_SIZE 64
802
803 /* Width of a word, in units (bytes).  */
804 #define UNITS_PER_WORD  (TARGET_SHMEDIA ? 8 : 4)
805 #define MIN_UNITS_PER_WORD 4
806
807 /* Scaling factor for Dwarf data offsets for CFI information.
808    The dwarf2out.c default would use -UNITS_PER_WORD, which is -8 for
809    SHmedia; however, since we do partial register saves for the registers
810    visible to SHcompact, and for target registers for SHMEDIA32, we have
811    to allow saves that are only 4-byte aligned.  */
812 #define DWARF_CIE_DATA_ALIGNMENT -4
813
814 /* Width in bits of a pointer.
815    See also the macro `Pmode' defined below.  */
816 #define POINTER_SIZE  (TARGET_SHMEDIA64 ? 64 : 32)
817
818 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
819 #define PARM_BOUNDARY   (TARGET_SH5 ? 64 : 32)
820
821 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
822 #define STACK_BOUNDARY  BIGGEST_ALIGNMENT
823
824 /* The log (base 2) of the cache line size, in bytes.  Processors prior to
825    SH2 have no actual cache, but they fetch code in chunks of 4 bytes.
826    The SH2/3 have 16 byte cache lines, and the SH4 has a 32 byte cache line */
827 #define CACHE_LOG (TARGET_CACHE32 ? 5 : TARGET_SH2 ? 4 : 2)
828
829 /* ABI given & required minimum allocation boundary (in *bits*) for the
830    code of a function.  */
831 #define FUNCTION_BOUNDARY (16 << TARGET_SHMEDIA)
832
833 /* On SH5, the lowest bit is used to indicate SHmedia functions, so
834    the vbit must go into the delta field of
835    pointers-to-member-functions.  */
836 #define TARGET_PTRMEMFUNC_VBIT_LOCATION \
837   (TARGET_SH5 ? ptrmemfunc_vbit_in_delta : ptrmemfunc_vbit_in_pfn)
838
839 /* Alignment of field after `int : 0' in a structure.  */
840 #define EMPTY_FIELD_BOUNDARY  32
841
842 /* No data type wants to be aligned rounder than this.  */
843 #define BIGGEST_ALIGNMENT  (TARGET_ALIGN_DOUBLE ? 64 : 32)
844
845 /* The best alignment to use in cases where we have a choice.  */
846 #define FASTEST_ALIGNMENT (TARGET_SH5 ? 64 : 32)
847
848 /* Make strings word-aligned so strcpy from constants will be faster.  */
849 #define CONSTANT_ALIGNMENT(EXP, ALIGN)  \
850   ((TREE_CODE (EXP) == STRING_CST       \
851     && (ALIGN) < FASTEST_ALIGNMENT)     \
852     ? FASTEST_ALIGNMENT : (ALIGN))
853
854 /* get_mode_alignment assumes complex values are always held in multiple
855    registers, but that is not the case on the SH; CQImode and CHImode are
856    held in a single integer register.  SH5 also holds CSImode and SCmode
857    values in integer registers.  This is relevant for argument passing on
858    SHcompact as we use a stack temp in order to pass CSImode by reference.  */
859 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
860   ((GET_MODE_CLASS (TYPE_MODE (TYPE)) == MODE_COMPLEX_INT \
861     || GET_MODE_CLASS (TYPE_MODE (TYPE)) == MODE_COMPLEX_FLOAT) \
862    ? (unsigned) MIN (BIGGEST_ALIGNMENT, GET_MODE_BITSIZE (TYPE_MODE (TYPE))) \
863    : (unsigned) DATA_ALIGNMENT(TYPE, ALIGN))
864
865 /* Make arrays of chars word-aligned for the same reasons.  */
866 #define DATA_ALIGNMENT(TYPE, ALIGN)             \
867   (TREE_CODE (TYPE) == ARRAY_TYPE               \
868    && TYPE_MODE (TREE_TYPE (TYPE)) == QImode    \
869    && (ALIGN) < FASTEST_ALIGNMENT ? FASTEST_ALIGNMENT : (ALIGN))
870
871 /* Number of bits which any structure or union's size must be a
872    multiple of.  Each structure or union's size is rounded up to a
873    multiple of this.  */
874 #define STRUCTURE_SIZE_BOUNDARY (TARGET_PADSTRUCT ? 32 : 8)
875
876 /* Set this nonzero if move instructions will actually fail to work
877    when given unaligned data.  */
878 #define STRICT_ALIGNMENT 1
879
880 /* If LABEL_AFTER_BARRIER demands an alignment, return its base 2 logarithm.  */
881 #define LABEL_ALIGN_AFTER_BARRIER(LABEL_AFTER_BARRIER) \
882   barrier_align (LABEL_AFTER_BARRIER)
883
884 #define LOOP_ALIGN(A_LABEL) \
885   ((! optimize || TARGET_HARD_SH4 || TARGET_SMALLCODE) \
886    ? 0 : sh_loop_align (A_LABEL))
887
888 #define LABEL_ALIGN(A_LABEL) \
889 (                                                                       \
890   (PREV_INSN (A_LABEL)                                                  \
891    && GET_CODE (PREV_INSN (A_LABEL)) == INSN                            \
892    && GET_CODE (PATTERN (PREV_INSN (A_LABEL))) == UNSPEC_VOLATILE       \
893    && XINT (PATTERN (PREV_INSN (A_LABEL)), 1) == UNSPECV_ALIGN)         \
894    /* explicit alignment insn in constant tables.  */                   \
895   ? INTVAL (XVECEXP (PATTERN (PREV_INSN (A_LABEL)), 0, 0))              \
896   : 0)
897
898 /* Jump tables must be 32 bit aligned, no matter the size of the element.  */
899 #define ADDR_VEC_ALIGN(ADDR_VEC) 2
900
901 /* The base two logarithm of the known minimum alignment of an insn length.  */
902 #define INSN_LENGTH_ALIGNMENT(A_INSN)                                   \
903   (GET_CODE (A_INSN) == INSN                                            \
904    ? 1 << TARGET_SHMEDIA                                                \
905    : GET_CODE (A_INSN) == JUMP_INSN || GET_CODE (A_INSN) == CALL_INSN   \
906    ? 1 << TARGET_SHMEDIA                                                \
907    : CACHE_LOG)
908 \f
909 /* Standard register usage.  */
910
911 /* Register allocation for the Renesas calling convention:
912
913         r0              arg return
914         r1..r3          scratch
915         r4..r7          args in
916         r8..r13         call saved
917         r14             frame pointer/call saved
918         r15             stack pointer
919         ap              arg pointer (doesn't really exist, always eliminated)
920         pr              subroutine return address
921         t               t bit
922         mach            multiply/accumulate result, high part
923         macl            multiply/accumulate result, low part.
924         fpul            fp/int communication register
925         rap             return address pointer register
926         fr0             fp arg return
927         fr1..fr3        scratch floating point registers
928         fr4..fr11       fp args in
929         fr12..fr15      call saved floating point registers  */
930
931 #define MAX_REGISTER_NAME_LENGTH 5
932 extern char sh_register_names[][MAX_REGISTER_NAME_LENGTH + 1];
933
934 #define SH_REGISTER_NAMES_INITIALIZER                                   \
935 {                                                                       \
936   "r0",   "r1",   "r2",   "r3",   "r4",   "r5",   "r6",   "r7",         \
937   "r8",   "r9",   "r10",  "r11",  "r12",  "r13",  "r14",  "r15",        \
938   "r16",  "r17",  "r18",  "r19",  "r20",  "r21",  "r22",  "r23",        \
939   "r24",  "r25",  "r26",  "r27",  "r28",  "r29",  "r30",  "r31",        \
940   "r32",  "r33",  "r34",  "r35",  "r36",  "r37",  "r38",  "r39",        \
941   "r40",  "r41",  "r42",  "r43",  "r44",  "r45",  "r46",  "r47",        \
942   "r48",  "r49",  "r50",  "r51",  "r52",  "r53",  "r54",  "r55",        \
943   "r56",  "r57",  "r58",  "r59",  "r60",  "r61",  "r62",  "r63",        \
944   "fr0",  "fr1",  "fr2",  "fr3",  "fr4",  "fr5",  "fr6",  "fr7",        \
945   "fr8",  "fr9",  "fr10", "fr11", "fr12", "fr13", "fr14", "fr15",       \
946   "fr16", "fr17", "fr18", "fr19", "fr20", "fr21", "fr22", "fr23",       \
947   "fr24", "fr25", "fr26", "fr27", "fr28", "fr29", "fr30", "fr31",       \
948   "fr32", "fr33", "fr34", "fr35", "fr36", "fr37", "fr38", "fr39",       \
949   "fr40", "fr41", "fr42", "fr43", "fr44", "fr45", "fr46", "fr47",       \
950   "fr48", "fr49", "fr50", "fr51", "fr52", "fr53", "fr54", "fr55",       \
951   "fr56", "fr57", "fr58", "fr59", "fr60", "fr61", "fr62", "fr63",       \
952   "tr0",  "tr1",  "tr2",  "tr3",  "tr4",  "tr5",  "tr6",  "tr7",        \
953   "xd0",  "xd2",  "xd4",  "xd6",  "xd8",  "xd10", "xd12", "xd14",       \
954   "gbr",  "ap",   "pr",   "t",    "mach", "macl", "fpul", "fpscr",      \
955   "rap",  "sfp"                                                         \
956 }
957
958 #define REGNAMES_ARR_INDEX_1(index) \
959   (sh_register_names[index])
960 #define REGNAMES_ARR_INDEX_2(index) \
961   REGNAMES_ARR_INDEX_1 ((index)), REGNAMES_ARR_INDEX_1 ((index)+1)
962 #define REGNAMES_ARR_INDEX_4(index) \
963   REGNAMES_ARR_INDEX_2 ((index)), REGNAMES_ARR_INDEX_2 ((index)+2)
964 #define REGNAMES_ARR_INDEX_8(index) \
965   REGNAMES_ARR_INDEX_4 ((index)), REGNAMES_ARR_INDEX_4 ((index)+4)
966 #define REGNAMES_ARR_INDEX_16(index) \
967   REGNAMES_ARR_INDEX_8 ((index)), REGNAMES_ARR_INDEX_8 ((index)+8)
968 #define REGNAMES_ARR_INDEX_32(index) \
969   REGNAMES_ARR_INDEX_16 ((index)), REGNAMES_ARR_INDEX_16 ((index)+16)
970 #define REGNAMES_ARR_INDEX_64(index) \
971   REGNAMES_ARR_INDEX_32 ((index)), REGNAMES_ARR_INDEX_32 ((index)+32)
972
973 #define REGISTER_NAMES \
974 { \
975   REGNAMES_ARR_INDEX_64 (0), \
976   REGNAMES_ARR_INDEX_64 (64), \
977   REGNAMES_ARR_INDEX_8 (128), \
978   REGNAMES_ARR_INDEX_8 (136), \
979   REGNAMES_ARR_INDEX_8 (144), \
980   REGNAMES_ARR_INDEX_2 (152) \
981 }
982
983 #define ADDREGNAMES_SIZE 32
984 #define MAX_ADDITIONAL_REGISTER_NAME_LENGTH 4
985 extern char sh_additional_register_names[ADDREGNAMES_SIZE] \
986   [MAX_ADDITIONAL_REGISTER_NAME_LENGTH + 1];
987
988 #define SH_ADDITIONAL_REGISTER_NAMES_INITIALIZER                        \
989 {                                                                       \
990   "dr0",  "dr2",  "dr4",  "dr6",  "dr8",  "dr10", "dr12", "dr14",       \
991   "dr16", "dr18", "dr20", "dr22", "dr24", "dr26", "dr28", "dr30",       \
992   "dr32", "dr34", "dr36", "dr38", "dr40", "dr42", "dr44", "dr46",       \
993   "dr48", "dr50", "dr52", "dr54", "dr56", "dr58", "dr60", "dr62"        \
994 }
995
996 #define ADDREGNAMES_REGNO(index) \
997   ((index < 32) ? (FIRST_FP_REG + (index) * 2) \
998    : (-1))
999
1000 #define ADDREGNAMES_ARR_INDEX_1(index) \
1001   { (sh_additional_register_names[index]), ADDREGNAMES_REGNO (index) }
1002 #define ADDREGNAMES_ARR_INDEX_2(index) \
1003   ADDREGNAMES_ARR_INDEX_1 ((index)), ADDREGNAMES_ARR_INDEX_1 ((index)+1)
1004 #define ADDREGNAMES_ARR_INDEX_4(index) \
1005   ADDREGNAMES_ARR_INDEX_2 ((index)), ADDREGNAMES_ARR_INDEX_2 ((index)+2)
1006 #define ADDREGNAMES_ARR_INDEX_8(index) \
1007   ADDREGNAMES_ARR_INDEX_4 ((index)), ADDREGNAMES_ARR_INDEX_4 ((index)+4)
1008 #define ADDREGNAMES_ARR_INDEX_16(index) \
1009   ADDREGNAMES_ARR_INDEX_8 ((index)), ADDREGNAMES_ARR_INDEX_8 ((index)+8)
1010 #define ADDREGNAMES_ARR_INDEX_32(index) \
1011   ADDREGNAMES_ARR_INDEX_16 ((index)), ADDREGNAMES_ARR_INDEX_16 ((index)+16)
1012
1013 #define ADDITIONAL_REGISTER_NAMES \
1014 {                                       \
1015   ADDREGNAMES_ARR_INDEX_32 (0)          \
1016 }
1017
1018 /* Number of actual hardware registers.
1019    The hardware registers are assigned numbers for the compiler
1020    from 0 to just below FIRST_PSEUDO_REGISTER.
1021    All registers that the compiler knows about must be given numbers,
1022    even those that are not normally considered general registers.  */
1023
1024 /* There are many other relevant definitions in sh.md's md_constants.  */
1025
1026 #define FIRST_GENERAL_REG R0_REG
1027 #define LAST_GENERAL_REG (FIRST_GENERAL_REG + (TARGET_SHMEDIA ? 63 : 15))
1028 #define FIRST_FP_REG DR0_REG
1029 #define LAST_FP_REG  (FIRST_FP_REG + \
1030                       (TARGET_SHMEDIA_FPU ? 63 : TARGET_SH2E ? 15 : -1))
1031 #define FIRST_XD_REG XD0_REG
1032 #define LAST_XD_REG  (FIRST_XD_REG + ((TARGET_SH4 && TARGET_FMOVD) ? 7 : -1))
1033 #define FIRST_TARGET_REG TR0_REG
1034 #define LAST_TARGET_REG  (FIRST_TARGET_REG + (TARGET_SHMEDIA ? 7 : -1))
1035
1036 /* Registers that can be accessed through bank0 or bank1 depending on sr.md.  */
1037
1038 #define FIRST_BANKED_REG R0_REG
1039 #define LAST_BANKED_REG R7_REG
1040
1041 #define BANKED_REGISTER_P(REGNO)                       \
1042   IN_RANGE ((REGNO),                                   \
1043             (unsigned HOST_WIDE_INT) FIRST_BANKED_REG, \
1044             (unsigned HOST_WIDE_INT) LAST_BANKED_REG)
1045
1046 #define GENERAL_REGISTER_P(REGNO) \
1047   IN_RANGE ((REGNO), \
1048             (unsigned HOST_WIDE_INT) FIRST_GENERAL_REG, \
1049             (unsigned HOST_WIDE_INT) LAST_GENERAL_REG)
1050
1051 #define GENERAL_OR_AP_REGISTER_P(REGNO) \
1052   (GENERAL_REGISTER_P (REGNO) || ((REGNO) == AP_REG)    \
1053    || ((REGNO) == FRAME_POINTER_REGNUM))
1054
1055 #define FP_REGISTER_P(REGNO) \
1056   ((int) (REGNO) >= FIRST_FP_REG && (int) (REGNO) <= LAST_FP_REG)
1057
1058 #define XD_REGISTER_P(REGNO) \
1059   ((int) (REGNO) >= FIRST_XD_REG && (int) (REGNO) <= LAST_XD_REG)
1060
1061 #define FP_OR_XD_REGISTER_P(REGNO) \
1062   (FP_REGISTER_P (REGNO) || XD_REGISTER_P (REGNO))
1063
1064 #define FP_ANY_REGISTER_P(REGNO) \
1065   (FP_REGISTER_P (REGNO) || XD_REGISTER_P (REGNO) || (REGNO) == FPUL_REG)
1066
1067 #define SPECIAL_REGISTER_P(REGNO) \
1068   ((REGNO) == GBR_REG || (REGNO) == T_REG \
1069    || (REGNO) == MACH_REG || (REGNO) == MACL_REG)
1070
1071 #define TARGET_REGISTER_P(REGNO) \
1072   ((int) (REGNO) >= FIRST_TARGET_REG && (int) (REGNO) <= LAST_TARGET_REG)
1073
1074 #define SHMEDIA_REGISTER_P(REGNO) \
1075   (GENERAL_REGISTER_P (REGNO) || FP_REGISTER_P (REGNO) \
1076    || TARGET_REGISTER_P (REGNO))
1077
1078 /* This is to be used in CONDITIONAL_REGISTER_USAGE, to mark registers
1079    that should be fixed.  */
1080 #define VALID_REGISTER_P(REGNO) \
1081   (SHMEDIA_REGISTER_P (REGNO) || XD_REGISTER_P (REGNO) \
1082    || (REGNO) == AP_REG || (REGNO) == RAP_REG \
1083    || (REGNO) == FRAME_POINTER_REGNUM \
1084    || (TARGET_SH1 && (SPECIAL_REGISTER_P (REGNO) || (REGNO) == PR_REG)) \
1085    || (TARGET_SH2E && (REGNO) == FPUL_REG))
1086
1087 /* The mode that should be generally used to store a register by
1088    itself in the stack, or to load it back.  */
1089 #define REGISTER_NATURAL_MODE(REGNO) \
1090   (FP_REGISTER_P (REGNO) ? SFmode \
1091    : XD_REGISTER_P (REGNO) ? DFmode \
1092    : TARGET_SHMEDIA && ! HARD_REGNO_CALL_PART_CLOBBERED ((REGNO), DImode) \
1093    ? DImode \
1094    : SImode)
1095
1096 #define FIRST_PSEUDO_REGISTER 154
1097
1098 /* Don't count soft frame pointer.  */
1099 #define DWARF_FRAME_REGISTERS (FIRST_PSEUDO_REGISTER - 1)
1100
1101 /* 1 for registers that have pervasive standard uses
1102    and are not available for the register allocator.
1103
1104    Mach register is fixed 'cause it's only 10 bits wide for SH1.
1105    It is 32 bits wide for SH2.  */
1106
1107 #define FIXED_REGISTERS                                                 \
1108 {                                                                       \
1109 /* Regular registers.  */                                               \
1110   0,      0,      0,      0,      0,      0,      0,      0,            \
1111   0,      0,      0,      0,      0,      0,      0,      1,            \
1112   /* r16 is reserved, r18 is the former pr.  */                         \
1113   1,      0,      0,      0,      0,      0,      0,      0,            \
1114   /* r24 is reserved for the OS; r25, for the assembler or linker.  */  \
1115   /* r26 is a global variable data pointer; r27 is for constants.  */   \
1116   1,      1,      1,      1,      0,      0,      0,      0,            \
1117   0,      0,      0,      0,      0,      0,      0,      0,            \
1118   0,      0,      0,      0,      0,      0,      0,      0,            \
1119   0,      0,      0,      0,      0,      0,      0,      0,            \
1120   0,      0,      0,      0,      0,      0,      0,      1,            \
1121 /* FP registers.  */                                                    \
1122   0,      0,      0,      0,      0,      0,      0,      0,            \
1123   0,      0,      0,      0,      0,      0,      0,      0,            \
1124   0,      0,      0,      0,      0,      0,      0,      0,            \
1125   0,      0,      0,      0,      0,      0,      0,      0,            \
1126   0,      0,      0,      0,      0,      0,      0,      0,            \
1127   0,      0,      0,      0,      0,      0,      0,      0,            \
1128   0,      0,      0,      0,      0,      0,      0,      0,            \
1129   0,      0,      0,      0,      0,      0,      0,      0,            \
1130 /* Branch target registers.  */                                         \
1131   0,      0,      0,      0,      0,      0,      0,      0,            \
1132 /* XD registers.  */                                                    \
1133   0,      0,      0,      0,      0,      0,      0,      0,            \
1134 /*"gbr",  "ap",   "pr",   "t",    "mach", "macl", "fpul", "fpscr", */   \
1135   1,      1,      1,      1,      1,      1,      0,      1,            \
1136 /*"rap",  "sfp" */                                                      \
1137   1,      1,                                                            \
1138 }
1139
1140 /* 1 for registers not available across function calls.
1141    These must include the FIXED_REGISTERS and also any
1142    registers that can be used without being saved.
1143    The latter must include the registers where values are returned
1144    and the register where structure-value addresses are passed.
1145    Aside from that, you can include as many other registers as you like.  */
1146
1147 #define CALL_USED_REGISTERS                                             \
1148 {                                                                       \
1149 /* Regular registers.  */                                               \
1150   1,      1,      1,      1,      1,      1,      1,      1,            \
1151   /* R8 and R9 are call-clobbered on SH5, but not on earlier SH ABIs.   \
1152      Only the lower 32bits of R10-R14 are guaranteed to be preserved    \
1153      across SH5 function calls.  */                                     \
1154   0,      0,      0,      0,      0,      0,      0,      1,            \
1155   1,      1,      1,      1,      1,      1,      1,      1,            \
1156   1,      1,      1,      1,      0,      0,      0,      0,            \
1157   0,      0,      0,      0,      1,      1,      1,      1,            \
1158   1,      1,      1,      1,      0,      0,      0,      0,            \
1159   0,      0,      0,      0,      0,      0,      0,      0,            \
1160   0,      0,      0,      0,      1,      1,      1,      1,            \
1161 /* FP registers.  */                                                    \
1162   1,      1,      1,      1,      1,      1,      1,      1,            \
1163   1,      1,      1,      1,      0,      0,      0,      0,            \
1164   1,      1,      1,      1,      1,      1,      1,      1,            \
1165   1,      1,      1,      1,      1,      1,      1,      1,            \
1166   1,      1,      1,      1,      0,      0,      0,      0,            \
1167   0,      0,      0,      0,      0,      0,      0,      0,            \
1168   0,      0,      0,      0,      0,      0,      0,      0,            \
1169   0,      0,      0,      0,      0,      0,      0,      0,            \
1170 /* Branch target registers.  */                                         \
1171   1,      1,      1,      1,      1,      0,      0,      0,            \
1172 /* XD registers.  */                                                    \
1173   1,      1,      1,      1,      1,      1,      0,      0,            \
1174 /*"gbr",  "ap",   "pr",   "t",    "mach", "macl", "fpul", "fpscr", */   \
1175   1,      1,      1,      1,      1,      1,      1,      1,            \
1176 /*"rap",  "sfp" */                                                      \
1177   1,      1,                                                            \
1178 }
1179
1180 /* CONDITIONAL_REGISTER_USAGE might want to make a register call-used, yet
1181    fixed, like PIC_OFFSET_TABLE_REGNUM.  */
1182 #define CALL_REALLY_USED_REGISTERS CALL_USED_REGISTERS
1183
1184 /* Only the lower 32-bits of R10-R14 are guaranteed to be preserved
1185    across SHcompact function calls.  We can't tell whether a called
1186    function is SHmedia or SHcompact, so we assume it may be when
1187    compiling SHmedia code with the 32-bit ABI, since that's the only
1188    ABI that can be linked with SHcompact code.  */
1189 #define HARD_REGNO_CALL_PART_CLOBBERED(REGNO,MODE) \
1190   (TARGET_SHMEDIA32 \
1191    && GET_MODE_SIZE (MODE) > 4 \
1192    && (((REGNO) >= FIRST_GENERAL_REG + 10 \
1193         && (REGNO) <= FIRST_GENERAL_REG + 15) \
1194        || TARGET_REGISTER_P (REGNO) \
1195        || (REGNO) == PR_MEDIA_REG))
1196
1197 /* Return number of consecutive hard regs needed starting at reg REGNO
1198    to hold something of mode MODE.
1199    This is ordinarily the length in words of a value of mode MODE
1200    but can be less for certain modes in special long registers.
1201
1202    On the SH all but the XD regs are UNITS_PER_WORD bits wide.  */
1203
1204 #define HARD_REGNO_NREGS(REGNO, MODE) \
1205    (XD_REGISTER_P (REGNO) \
1206     ? ((GET_MODE_SIZE (MODE) + (2*UNITS_PER_WORD - 1)) / (2*UNITS_PER_WORD)) \
1207     : (TARGET_SHMEDIA && FP_REGISTER_P (REGNO)) \
1208     ? ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD/2 - 1) / (UNITS_PER_WORD/2)) \
1209     : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
1210
1211 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.
1212    We can allow any mode in any general register.  The special registers
1213    only allow SImode.  Don't allow any mode in the PR.  */
1214
1215 /* We cannot hold DCmode values in the XD registers because alter_reg
1216    handles subregs of them incorrectly.  We could work around this by
1217    spacing the XD registers like the DR registers, but this would require
1218    additional memory in every compilation to hold larger register vectors.
1219    We could hold SFmode / SCmode values in XD registers, but that
1220    would require a tertiary reload when reloading from / to memory,
1221    and a secondary reload to reload from / to general regs; that
1222    seems to be a loosing proposition.  */
1223 /* We want to allow TImode FP regs so that when V4SFmode is loaded as TImode,
1224    it won't be ferried through GP registers first.  */
1225 #define HARD_REGNO_MODE_OK(REGNO, MODE)         \
1226   (SPECIAL_REGISTER_P (REGNO) ? (MODE) == SImode \
1227    : (REGNO) == FPUL_REG ? (MODE) == SImode || (MODE) == SFmode \
1228    : FP_REGISTER_P (REGNO) && (MODE) == SFmode \
1229    ? 1 \
1230    : (MODE) == V2SFmode \
1231    ? ((FP_REGISTER_P (REGNO) && ((REGNO) - FIRST_FP_REG) % 2 == 0) \
1232       || GENERAL_REGISTER_P (REGNO)) \
1233    : (MODE) == V4SFmode \
1234    ? ((FP_REGISTER_P (REGNO) && ((REGNO) - FIRST_FP_REG) % 4 == 0) \
1235       || GENERAL_REGISTER_P (REGNO)) \
1236    : (MODE) == V16SFmode \
1237    ? (TARGET_SHMEDIA \
1238       ? (FP_REGISTER_P (REGNO) && ((REGNO) - FIRST_FP_REG) % 16 == 0) \
1239       : (REGNO) == FIRST_XD_REG) \
1240    : FP_REGISTER_P (REGNO) \
1241    ? ((MODE) == SFmode || (MODE) == SImode \
1242       || ((TARGET_SH2E || TARGET_SHMEDIA) && (MODE) == SCmode) \
1243       || ((((TARGET_SH4 || TARGET_SH2A_DOUBLE) && (MODE) == DFmode) || (MODE) == DCmode \
1244            || (TARGET_SHMEDIA && ((MODE) == DFmode || (MODE) == DImode \
1245                                   || (MODE) == V2SFmode || (MODE) == TImode))) \
1246           && (((REGNO) - FIRST_FP_REG) & 1) == 0) \
1247       || ((TARGET_SH4 || TARGET_SHMEDIA) \
1248           && (MODE) == TImode \
1249           && (((REGNO) - FIRST_FP_REG) & 3) == 0)) \
1250    : XD_REGISTER_P (REGNO) \
1251    ? (MODE) == DFmode \
1252    : TARGET_REGISTER_P (REGNO) \
1253    ? ((MODE) == DImode || (MODE) == SImode || (MODE) == PDImode) \
1254    : (REGNO) == PR_REG ? (MODE) == SImode \
1255    : (REGNO) == FPSCR_REG ? (MODE) == PSImode \
1256    : 1)
1257
1258 /* Value is 1 if it is a good idea to tie two pseudo registers
1259    when one has mode MODE1 and one has mode MODE2.
1260    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1261    for any hard reg, then this must be 0 for correct output.
1262    That's the case for xd registers: we don't hold SFmode values in
1263    them, so we can't tie an SFmode pseudos with one in another
1264    floating-point mode.  */
1265
1266 #define MODES_TIEABLE_P(MODE1, MODE2) \
1267   ((MODE1) == (MODE2) \
1268    || (TARGET_SHMEDIA \
1269        && GET_MODE_SIZE (MODE1) == GET_MODE_SIZE (MODE2) \
1270        && INTEGRAL_MODE_P (MODE1) && INTEGRAL_MODE_P (MODE2)) \
1271    || (GET_MODE_CLASS (MODE1) == GET_MODE_CLASS (MODE2) \
1272        && (TARGET_SHMEDIA ? ((GET_MODE_SIZE (MODE1) <= 4) \
1273                               && (GET_MODE_SIZE (MODE2) <= 4)) \
1274                           : ((MODE1) != SFmode && (MODE2) != SFmode))))
1275
1276 /* A C expression that is nonzero if hard register NEW_REG can be
1277    considered for use as a rename register for OLD_REG register */
1278
1279 #define HARD_REGNO_RENAME_OK(OLD_REG, NEW_REG) \
1280    sh_hard_regno_rename_ok (OLD_REG, NEW_REG)
1281
1282 /* Specify the registers used for certain standard purposes.
1283    The values of these macros are register numbers.  */
1284
1285 /* Define this if the program counter is overloaded on a register.  */
1286 /* #define PC_REGNUM            15*/
1287
1288 /* Register to use for pushing function arguments.  */
1289 #define STACK_POINTER_REGNUM    SP_REG
1290
1291 /* Base register for access to local variables of the function.  */
1292 #define HARD_FRAME_POINTER_REGNUM       FP_REG
1293
1294 /* Base register for access to local variables of the function.  */
1295 #define FRAME_POINTER_REGNUM    153
1296
1297 /* Fake register that holds the address on the stack of the
1298    current function's return address.  */
1299 #define RETURN_ADDRESS_POINTER_REGNUM RAP_REG
1300
1301 /* Register to hold the addressing base for position independent
1302    code access to data items.  */
1303 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? PIC_REG : INVALID_REGNUM)
1304
1305 #define GOT_SYMBOL_NAME "*_GLOBAL_OFFSET_TABLE_"
1306
1307 /* Value should be nonzero if functions must have frame pointers.
1308    Zero means the frame pointer need not be set up (and parms may be accessed
1309    via the stack pointer) in functions that seem suitable.  */
1310
1311 #define FRAME_POINTER_REQUIRED  0
1312
1313 /* Definitions for register eliminations.
1314
1315    We have three registers that can be eliminated on the SH.  First, the
1316    frame pointer register can often be eliminated in favor of the stack
1317    pointer register.  Secondly, the argument pointer register can always be
1318    eliminated; it is replaced with either the stack or frame pointer.
1319    Third, there is the return address pointer, which can also be replaced
1320    with either the stack or the frame pointer.  */
1321
1322 /* This is an array of structures.  Each structure initializes one pair
1323    of eliminable registers.  The "from" register number is given first,
1324    followed by "to".  Eliminations of the same "from" register are listed
1325    in order of preference.  */
1326
1327 /* If you add any registers here that are not actually hard registers,
1328    and that have any alternative of elimination that doesn't always
1329    apply, you need to amend calc_live_regs to exclude it, because
1330    reload spills all eliminable registers where it sees an
1331    can_eliminate == 0 entry, thus making them 'live' .
1332    If you add any hard registers that can be eliminated in different
1333    ways, you have to patch reload to spill them only when all alternatives
1334    of elimination fail.  */
1335
1336 #define ELIMINABLE_REGS                                         \
1337 {{ HARD_FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},            \
1338  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                 \
1339  { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},            \
1340  { RETURN_ADDRESS_POINTER_REGNUM, STACK_POINTER_REGNUM},        \
1341  { RETURN_ADDRESS_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},   \
1342  { ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},                   \
1343  { ARG_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},}
1344
1345 /* Given FROM and TO register numbers, say whether this elimination
1346    is allowed.  */
1347 #define CAN_ELIMINATE(FROM, TO) \
1348   (!((FROM) == HARD_FRAME_POINTER_REGNUM && FRAME_POINTER_REQUIRED))
1349
1350 /* Define the offset between two registers, one to be eliminated, and the other
1351    its replacement, at the start of a routine.  */
1352
1353 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1354   OFFSET = initial_elimination_offset ((FROM), (TO))
1355
1356 /* Base register for access to arguments of the function.  */
1357 #define ARG_POINTER_REGNUM      AP_REG
1358
1359 /* Register in which the static-chain is passed to a function.  */
1360 #define STATIC_CHAIN_REGNUM     (TARGET_SH5 ? 1 : 3)
1361
1362 /* Don't default to pcc-struct-return, because we have already specified
1363    exactly how to return structures in the TARGET_RETURN_IN_MEMORY
1364    target hook.  */
1365
1366 #define DEFAULT_PCC_STRUCT_RETURN 0
1367
1368 #define SHMEDIA_REGS_STACK_ADJUST() \
1369   (TARGET_SHCOMPACT && crtl->saves_all_registers \
1370    ? (8 * (/* r28-r35 */ 8 + /* r44-r59 */ 16 + /* tr5-tr7 */ 3) \
1371       + (TARGET_FPU_ANY ? 4 * (/* fr36 - fr63 */ 28) : 0)) \
1372    : 0)
1373
1374 \f
1375 /* Define the classes of registers for register constraints in the
1376    machine description.  Also define ranges of constants.
1377
1378    One of the classes must always be named ALL_REGS and include all hard regs.
1379    If there is more than one class, another class must be named NO_REGS
1380    and contain no registers.
1381
1382    The name GENERAL_REGS must be the name of a class (or an alias for
1383    another name such as ALL_REGS).  This is the class of registers
1384    that is allowed by "g" or "r" in a register constraint.
1385    Also, registers outside this class are allocated only when
1386    instructions express preferences for them.
1387
1388    The classes must be numbered in nondecreasing order; that is,
1389    a larger-numbered class must never be contained completely
1390    in a smaller-numbered class.
1391
1392    For any two classes, it is very desirable that there be another
1393    class that represents their union.  */
1394
1395 /* The SH has two sorts of general registers, R0 and the rest.  R0 can
1396    be used as the destination of some of the arithmetic ops. There are
1397    also some special purpose registers; the T bit register, the
1398    Procedure Return Register and the Multiply Accumulate Registers.  */
1399 /* Place GENERAL_REGS after FPUL_REGS so that it will be preferred by
1400    reg_class_subunion.  We don't want to have an actual union class
1401    of these, because it would only be used when both classes are calculated
1402    to give the same cost, but there is only one FPUL register.
1403    Besides, regclass fails to notice the different REGISTER_MOVE_COSTS
1404    applying to the actual instruction alternative considered.  E.g., the
1405    y/r alternative of movsi_ie is considered to have no more cost that
1406    the r/r alternative, which is patently untrue.  */
1407
1408 enum reg_class
1409 {
1410   NO_REGS,
1411   R0_REGS,
1412   PR_REGS,
1413   T_REGS,
1414   MAC_REGS,
1415   FPUL_REGS,
1416   SIBCALL_REGS,
1417   GENERAL_REGS,
1418   FP0_REGS,
1419   FP_REGS,
1420   DF_HI_REGS,
1421   DF_REGS,
1422   FPSCR_REGS,
1423   GENERAL_FP_REGS,
1424   GENERAL_DF_REGS,
1425   TARGET_REGS,
1426   ALL_REGS,
1427   LIM_REG_CLASSES
1428 };
1429
1430 #define N_REG_CLASSES  (int) LIM_REG_CLASSES
1431
1432 /* Give names of register classes as strings for dump file.  */
1433 #define REG_CLASS_NAMES \
1434 {                       \
1435   "NO_REGS",            \
1436   "R0_REGS",            \
1437   "PR_REGS",            \
1438   "T_REGS",             \
1439   "MAC_REGS",           \
1440   "FPUL_REGS",          \
1441   "SIBCALL_REGS",       \
1442   "GENERAL_REGS",       \
1443   "FP0_REGS",           \
1444   "FP_REGS",            \
1445   "DF_HI_REGS",         \
1446   "DF_REGS",            \
1447   "FPSCR_REGS",         \
1448   "GENERAL_FP_REGS",    \
1449   "GENERAL_DF_REGS",    \
1450   "TARGET_REGS",        \
1451   "ALL_REGS",           \
1452 }
1453
1454 /* Define which registers fit in which classes.
1455    This is an initializer for a vector of HARD_REG_SET
1456    of length N_REG_CLASSES.  */
1457
1458 #define REG_CLASS_CONTENTS                                              \
1459 {                                                                       \
1460 /* NO_REGS:  */                                                         \
1461   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },       \
1462 /* R0_REGS:  */                                                         \
1463   { 0x00000001, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },       \
1464 /* PR_REGS:  */                                                         \
1465   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00040000 },       \
1466 /* T_REGS:  */                                                          \
1467   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00080000 },       \
1468 /* MAC_REGS:  */                                                        \
1469   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00300000 },       \
1470 /* FPUL_REGS:  */                                                       \
1471   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00400000 },       \
1472 /* SIBCALL_REGS: Initialized in CONDITIONAL_REGISTER_USAGE.  */ \
1473   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },       \
1474 /* GENERAL_REGS:  */                                                    \
1475   { 0xffffffff, 0xffffffff, 0x00000000, 0x00000000, 0x03020000 },       \
1476 /* FP0_REGS:  */                                                        \
1477   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000 },       \
1478 /* FP_REGS:  */                                                         \
1479   { 0x00000000, 0x00000000, 0xffffffff, 0xffffffff, 0x00000000 },       \
1480 /* DF_HI_REGS:  Initialized in CONDITIONAL_REGISTER_USAGE.  */          \
1481   { 0x00000000, 0x00000000, 0xffffffff, 0xffffffff, 0x0000ff00 },       \
1482 /* DF_REGS:  */                                                         \
1483   { 0x00000000, 0x00000000, 0xffffffff, 0xffffffff, 0x0000ff00 },       \
1484 /* FPSCR_REGS:  */                                                      \
1485   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00800000 },       \
1486 /* GENERAL_FP_REGS:  */                                                 \
1487   { 0xffffffff, 0xffffffff, 0xffffffff, 0xffffffff, 0x03020000 },       \
1488 /* GENERAL_DF_REGS:  */                                                 \
1489   { 0xffffffff, 0xffffffff, 0xffffffff, 0xffffffff, 0x0302ff00 },       \
1490 /* TARGET_REGS:  */                                                     \
1491   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x000000ff },       \
1492 /* ALL_REGS:  */                                                        \
1493   { 0xffffffff, 0xffffffff, 0xffffffff, 0xffffffff, 0x03ffffff },       \
1494 }
1495
1496 /* The same information, inverted:
1497    Return the class number of the smallest class containing
1498    reg number REGNO.  This could be a conditional expression
1499    or could index an array.  */
1500
1501 extern enum reg_class regno_reg_class[FIRST_PSEUDO_REGISTER];
1502 #define REGNO_REG_CLASS(REGNO) regno_reg_class[(REGNO)]
1503
1504 /* The following macro defines cover classes for Integrated Register
1505    Allocator.  Cover classes is a set of non-intersected register
1506    classes covering all hard registers used for register allocation
1507    purpose.  Any move between two registers of a cover class should be
1508    cheaper than load or store of the registers.  The macro value is
1509    array of register classes with LIM_REG_CLASSES used as the end
1510    marker.  */
1511
1512 #define IRA_COVER_CLASSES                                                    \
1513 {                                                                            \
1514   GENERAL_REGS, FP_REGS, PR_REGS, T_REGS, MAC_REGS, TARGET_REGS,             \
1515   FPUL_REGS, LIM_REG_CLASSES                                                 \
1516 }
1517
1518 /* When defined, the compiler allows registers explicitly used in the
1519    rtl to be used as spill registers but prevents the compiler from
1520    extending the lifetime of these registers.  */
1521
1522 #define SMALL_REGISTER_CLASSES (! TARGET_SHMEDIA)
1523
1524 /* The order in which register should be allocated.  */
1525 /* Sometimes FP0_REGS becomes the preferred class of a floating point pseudo,
1526    and GENERAL_FP_REGS the alternate class.  Since FP0 is likely to be
1527    spilled or used otherwise, we better have the FP_REGS allocated first.  */
1528 #define REG_ALLOC_ORDER \
1529   {/* Caller-saved FPRs */ \
1530     65, 66, 67, 68, 69, 70, 71, 64, \
1531     72, 73, 74, 75, 80, 81, 82, 83, \
1532     84, 85, 86, 87, 88, 89, 90, 91, \
1533     92, 93, 94, 95, 96, 97, 98, 99, \
1534    /* Callee-saved FPRs */ \
1535     76, 77, 78, 79,100,101,102,103, \
1536    104,105,106,107,108,109,110,111, \
1537    112,113,114,115,116,117,118,119, \
1538    120,121,122,123,124,125,126,127, \
1539    136,137,138,139,140,141,142,143, \
1540    /* FPSCR */ 151, \
1541    /* Caller-saved GPRs (except 8/9 on SH1-4) */ \
1542      1,  2,  3,  7,  6,  5,  4,  0, \
1543      8,  9, 17, 19, 20, 21, 22, 23, \
1544     36, 37, 38, 39, 40, 41, 42, 43, \
1545     60, 61, 62, \
1546    /* SH1-4 callee-saved saved GPRs / SH5 partially-saved GPRs */ \
1547     10, 11, 12, 13, 14, 18, \
1548     /* SH5 callee-saved GPRs */ \
1549     28, 29, 30, 31, 32, 33, 34, 35, \
1550     44, 45, 46, 47, 48, 49, 50, 51, \
1551     52, 53, 54, 55, 56, 57, 58, 59, \
1552    /* FPUL */ 150, \
1553    /* SH5 branch target registers */ \
1554    128,129,130,131,132,133,134,135, \
1555    /* Fixed registers */ \
1556     15, 16, 24, 25, 26, 27, 63,144, \
1557    145,146,147,148,149,152,153 }
1558
1559 /* The class value for index registers, and the one for base regs.  */
1560 #define INDEX_REG_CLASS \
1561   (!ALLOW_INDEXED_ADDRESS ? NO_REGS : TARGET_SHMEDIA ? GENERAL_REGS : R0_REGS)
1562 #define BASE_REG_CLASS   GENERAL_REGS
1563 \f
1564 /* Defines for sh.md and constraints.md.  */
1565
1566 #define CONST_OK_FOR_I06(VALUE) (((HOST_WIDE_INT)(VALUE)) >= -32 \
1567                                  && ((HOST_WIDE_INT)(VALUE)) <= 31)
1568 #define CONST_OK_FOR_I08(VALUE) (((HOST_WIDE_INT)(VALUE))>= -128 \
1569                                  && ((HOST_WIDE_INT)(VALUE)) <= 127)
1570 #define CONST_OK_FOR_I10(VALUE) (((HOST_WIDE_INT)(VALUE)) >= -512 \
1571                                  && ((HOST_WIDE_INT)(VALUE)) <= 511)
1572 #define CONST_OK_FOR_I16(VALUE) (((HOST_WIDE_INT)(VALUE)) >= -32768 \
1573                                  && ((HOST_WIDE_INT)(VALUE)) <= 32767)
1574
1575 #define CONST_OK_FOR_J16(VALUE) \
1576   ((HOST_BITS_PER_WIDE_INT >= 64 && (VALUE) == (HOST_WIDE_INT) 0xffffffff) \
1577    || (HOST_BITS_PER_WIDE_INT >= 64 && (VALUE) == (HOST_WIDE_INT) -1 << 32))
1578
1579 #define CONST_OK_FOR_K08(VALUE) (((HOST_WIDE_INT)(VALUE))>= 0 \
1580                                  && ((HOST_WIDE_INT)(VALUE)) <= 255)
1581
1582 /* Given an rtx X being reloaded into a reg required to be
1583    in class CLASS, return the class of reg to actually use.
1584    In general this is just CLASS; but on some machines
1585    in some cases it is preferable to use a more restrictive class.  */
1586
1587 #define PREFERRED_RELOAD_CLASS(X, CLASS) \
1588   ((CLASS) == NO_REGS && TARGET_SHMEDIA \
1589    && (GET_CODE (X) == CONST_DOUBLE \
1590        || GET_CODE (X) == SYMBOL_REF \
1591        || PIC_ADDR_P (X)) \
1592    ? GENERAL_REGS \
1593    : (CLASS)) \
1594
1595 #if 0
1596 #define SECONDARY_INOUT_RELOAD_CLASS(CLASS,MODE,X,ELSE) \
1597   ((((REGCLASS_HAS_FP_REG (CLASS)                                       \
1598       && (GET_CODE (X) == REG                                           \
1599       && (GENERAL_OR_AP_REGISTER_P (REGNO (X))                          \
1600           || (FP_REGISTER_P (REGNO (X)) && (MODE) == SImode             \
1601               && TARGET_FMOVD))))                                       \
1602      || (REGCLASS_HAS_GENERAL_REG (CLASS)                               \
1603          && GET_CODE (X) == REG                                         \
1604          && FP_REGISTER_P (REGNO (X))))                                 \
1605     && ! TARGET_SHMEDIA                                                 \
1606     && ((MODE) == SFmode || (MODE) == SImode))                          \
1607    ? FPUL_REGS                                                          \
1608    : (((CLASS) == FPUL_REGS                                             \
1609        || (REGCLASS_HAS_FP_REG (CLASS)                                  \
1610            && ! TARGET_SHMEDIA && MODE == SImode))                      \
1611       && (GET_CODE (X) == MEM                                           \
1612           || (GET_CODE (X) == REG                                       \
1613               && (REGNO (X) >= FIRST_PSEUDO_REGISTER                    \
1614                   || REGNO (X) == T_REG                                 \
1615                   || system_reg_operand (X, VOIDmode)))))               \
1616    ? GENERAL_REGS                                                       \
1617    : (((CLASS) == TARGET_REGS                                           \
1618        || (TARGET_SHMEDIA && (CLASS) == SIBCALL_REGS))                  \
1619       && !satisfies_constraint_Csy (X)                                  \
1620       && (GET_CODE (X) != REG || ! GENERAL_REGISTER_P (REGNO (X))))     \
1621    ? GENERAL_REGS                                                       \
1622    : (((CLASS) == MAC_REGS || (CLASS) == PR_REGS)                       \
1623       && GET_CODE (X) == REG && ! GENERAL_REGISTER_P (REGNO (X))        \
1624       && (CLASS) != REGNO_REG_CLASS (REGNO (X)))                        \
1625    ? GENERAL_REGS                                                       \
1626    : ((CLASS) != GENERAL_REGS && GET_CODE (X) == REG                    \
1627       && TARGET_REGISTER_P (REGNO (X)))                                 \
1628    ? GENERAL_REGS : (ELSE))
1629
1630 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS,MODE,X) \
1631  SECONDARY_INOUT_RELOAD_CLASS(CLASS,MODE,X,NO_REGS)
1632
1633 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS,MODE,X)  \
1634   ((REGCLASS_HAS_FP_REG (CLASS)                                         \
1635     && ! TARGET_SHMEDIA                                                 \
1636     && immediate_operand ((X), (MODE))                                  \
1637     && ! ((fp_zero_operand (X) || fp_one_operand (X))                   \
1638           && (MODE) == SFmode && fldi_ok ()))                           \
1639    ? R0_REGS                                                            \
1640    : ((CLASS) == FPUL_REGS                                              \
1641       && ((GET_CODE (X) == REG                                          \
1642            && (REGNO (X) == MACL_REG || REGNO (X) == MACH_REG           \
1643                || REGNO (X) == T_REG))                                  \
1644           || GET_CODE (X) == PLUS))                                     \
1645    ? GENERAL_REGS                                                       \
1646    : (CLASS) == FPUL_REGS && immediate_operand ((X), (MODE))            \
1647    ? (satisfies_constraint_I08 (X)                                      \
1648       ? GENERAL_REGS                                                    \
1649       : R0_REGS)                                                        \
1650    : ((CLASS) == FPSCR_REGS                                             \
1651       && ((GET_CODE (X) == REG && REGNO (X) >= FIRST_PSEUDO_REGISTER)   \
1652           || (GET_CODE (X) == MEM && GET_CODE (XEXP ((X), 0)) == PLUS)))\
1653    ? GENERAL_REGS                                                       \
1654    : (REGCLASS_HAS_FP_REG (CLASS)                                       \
1655       && TARGET_SHMEDIA                                                 \
1656       && immediate_operand ((X), (MODE))                                \
1657       && (X) != CONST0_RTX (GET_MODE (X))                               \
1658       && GET_MODE (X) != V4SFmode)                                      \
1659    ? GENERAL_REGS                                                       \
1660    : (((MODE) == QImode || (MODE) == HImode)                            \
1661       && TARGET_SHMEDIA && inqhi_operand ((X), (MODE)))                 \
1662    ? GENERAL_REGS                                                       \
1663    : (TARGET_SHMEDIA && (CLASS) == GENERAL_REGS                         \
1664       && (GET_CODE (X) == LABEL_REF || PIC_ADDR_P (X)))                 \
1665    ? TARGET_REGS                                                        \
1666    : SECONDARY_INOUT_RELOAD_CLASS((CLASS),(MODE),(X), NO_REGS))
1667 #endif
1668
1669 /* Return the maximum number of consecutive registers
1670    needed to represent mode MODE in a register of class CLASS.
1671
1672    If TARGET_SHMEDIA, we need two FP registers per word.
1673    Otherwise we will need at most one register per word.  */
1674 #define CLASS_MAX_NREGS(CLASS, MODE) \
1675     (TARGET_SHMEDIA \
1676      && TEST_HARD_REG_BIT (reg_class_contents[CLASS], FIRST_FP_REG) \
1677      ? (GET_MODE_SIZE (MODE) + UNITS_PER_WORD/2 - 1) / (UNITS_PER_WORD/2) \
1678      : (GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
1679
1680 /* If defined, gives a class of registers that cannot be used as the
1681    operand of a SUBREG that changes the mode of the object illegally.  */
1682 /* ??? We need to renumber the internal numbers for the frnn registers
1683    when in little endian in order to allow mode size changes.  */
1684
1685 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)                           \
1686   sh_cannot_change_mode_class (FROM, TO, CLASS)
1687 \f
1688 /* Stack layout; function entry, exit and calling.  */
1689
1690 /* Define the number of registers that can hold parameters.
1691    These macros are used only in other macro definitions below.  */
1692
1693 #define NPARM_REGS(MODE) \
1694   (TARGET_FPU_ANY && (MODE) == SFmode \
1695    ? (TARGET_SH5 ? 12 : 8) \
1696    : (TARGET_SH4 || TARGET_SH2A_DOUBLE) && (GET_MODE_CLASS (MODE) == MODE_FLOAT \
1697                     || GET_MODE_CLASS (MODE) == MODE_COMPLEX_FLOAT) \
1698    ? (TARGET_SH5 ? 12 : 8) \
1699    : (TARGET_SH5 ? 8 : 4))
1700
1701 #define FIRST_PARM_REG (FIRST_GENERAL_REG + (TARGET_SH5 ? 2 : 4))
1702 #define FIRST_RET_REG  (FIRST_GENERAL_REG + (TARGET_SH5 ? 2 : 0))
1703
1704 #define FIRST_FP_PARM_REG (FIRST_FP_REG + (TARGET_SH5 ? 0 : 4))
1705 #define FIRST_FP_RET_REG FIRST_FP_REG
1706
1707 /* Define this if pushing a word on the stack
1708    makes the stack pointer a smaller address.  */
1709 #define STACK_GROWS_DOWNWARD
1710
1711 /*  Define this macro to nonzero if the addresses of local variable slots
1712     are at negative offsets from the frame pointer.  */
1713 #define FRAME_GROWS_DOWNWARD 1
1714
1715 /* Offset from the frame pointer to the first local variable slot to
1716    be allocated.  */
1717 #define STARTING_FRAME_OFFSET  0
1718
1719 /* If we generate an insn to push BYTES bytes,
1720    this says how many the stack pointer really advances by.  */
1721 /* Don't define PUSH_ROUNDING, since the hardware doesn't do this.
1722    When PUSH_ROUNDING is not defined, PARM_BOUNDARY will cause gcc to
1723    do correct alignment.  */
1724 #if 0
1725 #define PUSH_ROUNDING(NPUSHED)  (((NPUSHED) + 3) & ~3)
1726 #endif
1727
1728 /* Offset of first parameter from the argument pointer register value.  */
1729 #define FIRST_PARM_OFFSET(FNDECL)  0
1730
1731 /* Value is the number of byte of arguments automatically
1732    popped when returning from a subroutine call.
1733    FUNDECL is the declaration node of the function (as a tree),
1734    FUNTYPE is the data type of the function (as a tree),
1735    or for a library call it is an identifier node for the subroutine name.
1736    SIZE is the number of bytes of arguments passed on the stack.
1737
1738    On the SH, the caller does not pop any of its arguments that were passed
1739    on the stack.  */
1740 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE)  0
1741
1742 /* Value is the number of bytes of arguments automatically popped when
1743    calling a subroutine.
1744    CUM is the accumulated argument list.
1745
1746    On SHcompact, the call trampoline pops arguments off the stack.  */
1747 #define CALL_POPS_ARGS(CUM) (TARGET_SHCOMPACT ? (CUM).stack_regs * 8 : 0)
1748
1749 /* Some subroutine macros specific to this machine.  */
1750
1751 #define BASE_RETURN_VALUE_REG(MODE) \
1752   ((TARGET_FPU_ANY && ((MODE) == SFmode))                       \
1753    ? FIRST_FP_RET_REG                                   \
1754    : TARGET_FPU_ANY && (MODE) == SCmode         \
1755    ? FIRST_FP_RET_REG                                   \
1756    : (TARGET_FPU_DOUBLE                                 \
1757       && ((MODE) == DFmode || (MODE) == SFmode          \
1758           || (MODE) == DCmode || (MODE) == SCmode ))    \
1759    ? FIRST_FP_RET_REG                                   \
1760    : FIRST_RET_REG)
1761
1762 #define BASE_ARG_REG(MODE) \
1763   ((TARGET_SH2E && ((MODE) == SFmode))                  \
1764    ? FIRST_FP_PARM_REG                                  \
1765    : (TARGET_SH4 || TARGET_SH2A_DOUBLE) && (GET_MODE_CLASS (MODE) == MODE_FLOAT \
1766                     || GET_MODE_CLASS (MODE) == MODE_COMPLEX_FLOAT)\
1767    ? FIRST_FP_PARM_REG                                  \
1768    : FIRST_PARM_REG)
1769
1770 /* Define how to find the value returned by a function.
1771    VALTYPE is the data type of the value (as a tree).
1772    If the precise function being called is known, FUNC is its FUNCTION_DECL;
1773    otherwise, FUNC is 0.
1774    For the SH, this is like LIBCALL_VALUE, except that we must change the
1775    mode like PROMOTE_MODE does.
1776    ??? PROMOTE_MODE is ignored for non-scalar types.  The set of types
1777    tested here has to be kept in sync with the one in explow.c:promote_mode.  */
1778
1779 #define FUNCTION_VALUE(VALTYPE, FUNC)                                   \
1780   gen_rtx_REG (                                                         \
1781            ((GET_MODE_CLASS (TYPE_MODE (VALTYPE)) == MODE_INT           \
1782              && GET_MODE_SIZE (TYPE_MODE (VALTYPE)) < 4                 \
1783              && (TREE_CODE (VALTYPE) == INTEGER_TYPE                    \
1784                  || TREE_CODE (VALTYPE) == ENUMERAL_TYPE                \
1785                  || TREE_CODE (VALTYPE) == BOOLEAN_TYPE                 \
1786                  || TREE_CODE (VALTYPE) == REAL_TYPE                    \
1787                  || TREE_CODE (VALTYPE) == OFFSET_TYPE))                \
1788              && sh_promote_prototypes (VALTYPE)                         \
1789             ? (TARGET_SHMEDIA64 ? DImode : SImode) : TYPE_MODE (VALTYPE)), \
1790            BASE_RETURN_VALUE_REG (TYPE_MODE (VALTYPE)))
1791
1792 /* Define how to find the value returned by a library function
1793    assuming the value has mode MODE.  */
1794 #define LIBCALL_VALUE(MODE) \
1795   gen_rtx_REG ((MODE), BASE_RETURN_VALUE_REG (MODE));
1796
1797 /* 1 if N is a possible register number for a function value.  */
1798 #define FUNCTION_VALUE_REGNO_P(REGNO) \
1799   ((REGNO) == FIRST_RET_REG || (TARGET_SH2E && (REGNO) == FIRST_FP_RET_REG) \
1800    || (TARGET_SHMEDIA_FPU && (REGNO) == FIRST_FP_RET_REG))
1801
1802 /* 1 if N is a possible register number for function argument passing.  */
1803 /* ??? There are some callers that pass REGNO as int, and others that pass
1804    it as unsigned.  We get warnings unless we do casts everywhere.  */
1805 #define FUNCTION_ARG_REGNO_P(REGNO) \
1806   (((unsigned) (REGNO) >= (unsigned) FIRST_PARM_REG                     \
1807     && (unsigned) (REGNO) < (unsigned) (FIRST_PARM_REG + NPARM_REGS (SImode)))\
1808    || (TARGET_FPU_ANY                                                   \
1809        && (unsigned) (REGNO) >= (unsigned) FIRST_FP_PARM_REG            \
1810        && (unsigned) (REGNO) < (unsigned) (FIRST_FP_PARM_REG            \
1811                                            + NPARM_REGS (SFmode))))
1812 \f
1813 /* Define a data type for recording info about an argument list
1814    during the scan of that argument list.  This data type should
1815    hold all necessary information about the function itself
1816    and about the args processed so far, enough to enable macros
1817    such as FUNCTION_ARG to determine where the next arg should go.
1818
1819    On SH, this is a single integer, which is a number of words
1820    of arguments scanned so far (including the invisible argument,
1821    if any, which holds the structure-value-address).
1822    Thus NARGREGS or more means all following args should go on the stack.  */
1823
1824 enum sh_arg_class { SH_ARG_INT = 0, SH_ARG_FLOAT = 1 };
1825 struct sh_args {
1826     int arg_count[2];
1827     int force_mem;
1828   /* Nonzero if a prototype is available for the function.  */
1829     int prototype_p;
1830   /* The number of an odd floating-point register, that should be used
1831      for the next argument of type float.  */
1832     int free_single_fp_reg;
1833   /* Whether we're processing an outgoing function call.  */
1834     int outgoing;
1835   /* The number of general-purpose registers that should have been
1836      used to pass partial arguments, that are passed totally on the
1837      stack.  On SHcompact, a call trampoline will pop them off the
1838      stack before calling the actual function, and, if the called
1839      function is implemented in SHcompact mode, the incoming arguments
1840      decoder will push such arguments back onto the stack.  For
1841      incoming arguments, STACK_REGS also takes into account other
1842      arguments passed by reference, that the decoder will also push
1843      onto the stack.  */
1844     int stack_regs;
1845   /* The number of general-purpose registers that should have been
1846      used to pass arguments, if the arguments didn't have to be passed
1847      by reference.  */
1848     int byref_regs;
1849   /* Set as by shcompact_byref if the current argument is to be passed
1850      by reference.  */
1851     int byref;
1852
1853   /* call_cookie is a bitmask used by call expanders, as well as
1854      function prologue and epilogues, to allow SHcompact to comply
1855      with the SH5 32-bit ABI, that requires 64-bit registers to be
1856      used even though only the lower 32-bit half is visible in
1857      SHcompact mode.  The strategy is to call SHmedia trampolines.
1858
1859      The alternatives for each of the argument-passing registers are
1860      (a) leave it unchanged; (b) pop it off the stack; (c) load its
1861      contents from the address in it; (d) add 8 to it, storing the
1862      result in the next register, then (c); (e) copy it from some
1863      floating-point register,
1864
1865      Regarding copies from floating-point registers, r2 may only be
1866      copied from dr0.  r3 may be copied from dr0 or dr2.  r4 maybe
1867      copied from dr0, dr2 or dr4.  r5 maybe copied from dr0, dr2,
1868      dr4 or dr6.  r6 may be copied from dr0, dr2, dr4, dr6 or dr8.
1869      r7 through to r9 may be copied from dr0, dr2, dr4, dr8, dr8 or
1870      dr10.
1871
1872      The bit mask is structured as follows:
1873
1874      - 1 bit to tell whether to set up a return trampoline.
1875
1876      - 3 bits to count the number consecutive registers to pop off the
1877        stack.
1878
1879      - 4 bits for each of r9, r8, r7 and r6.
1880
1881      - 3 bits for each of r5, r4, r3 and r2.
1882
1883      - 3 bits set to 0 (the most significant ones)
1884
1885         3           2            1           0
1886        1098 7654 3210 9876 5432 1098 7654 3210
1887        FLPF LPFL PFLP FFLP FFLP FFLP FFLP SSST
1888        2223 3344 4555 6666 7777 8888 9999 SSS-
1889
1890      - If F is set, the register must be copied from an FP register,
1891        whose number is encoded in the remaining bits.
1892
1893      - Else, if L is set, the register must be loaded from the address
1894        contained in it.  If the P bit is *not* set, the address of the
1895        following dword should be computed first, and stored in the
1896        following register.
1897
1898      - Else, if P is set, the register alone should be popped off the
1899        stack.
1900
1901      - After all this processing, the number of registers represented
1902        in SSS will be popped off the stack.  This is an optimization
1903        for pushing/popping consecutive registers, typically used for
1904        varargs and large arguments partially passed in registers.
1905
1906      - If T is set, a return trampoline will be set up for 64-bit
1907      return values to be split into 2 32-bit registers.  */
1908     long call_cookie;
1909
1910   /* This is set to nonzero when the call in question must use the Renesas ABI,
1911      even without the -mrenesas option.  */
1912     int renesas_abi;
1913 };
1914
1915 #define CALL_COOKIE_RET_TRAMP_SHIFT 0
1916 #define CALL_COOKIE_RET_TRAMP(VAL) ((VAL) << CALL_COOKIE_RET_TRAMP_SHIFT)
1917 #define CALL_COOKIE_STACKSEQ_SHIFT 1
1918 #define CALL_COOKIE_STACKSEQ(VAL) ((VAL) << CALL_COOKIE_STACKSEQ_SHIFT)
1919 #define CALL_COOKIE_STACKSEQ_GET(COOKIE) \
1920   (((COOKIE) >> CALL_COOKIE_STACKSEQ_SHIFT) & 7)
1921 #define CALL_COOKIE_INT_REG_SHIFT(REG) \
1922   (4 * (7 - (REG)) + (((REG) <= 2) ? ((REG) - 2) : 1) + 3)
1923 #define CALL_COOKIE_INT_REG(REG, VAL) \
1924   ((VAL) << CALL_COOKIE_INT_REG_SHIFT (REG))
1925 #define CALL_COOKIE_INT_REG_GET(COOKIE, REG) \
1926   (((COOKIE) >> CALL_COOKIE_INT_REG_SHIFT (REG)) & ((REG) < 4 ? 7 : 15))
1927
1928 #define CUMULATIVE_ARGS  struct sh_args
1929
1930 #define GET_SH_ARG_CLASS(MODE) \
1931   ((TARGET_FPU_ANY && (MODE) == SFmode) \
1932    ? SH_ARG_FLOAT \
1933    /* There's no mention of complex float types in the SH5 ABI, so we
1934       should presumably handle them as aggregate types.  */ \
1935    : TARGET_SH5 && GET_MODE_CLASS (MODE) == MODE_COMPLEX_FLOAT \
1936    ? SH_ARG_INT \
1937    : TARGET_FPU_DOUBLE && (GET_MODE_CLASS (MODE) == MODE_FLOAT \
1938                            || GET_MODE_CLASS (MODE) == MODE_COMPLEX_FLOAT) \
1939    ? SH_ARG_FLOAT : SH_ARG_INT)
1940
1941 #define ROUND_ADVANCE(SIZE) \
1942   (((SIZE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD)
1943
1944 /* Round a register number up to a proper boundary for an arg of mode
1945    MODE.
1946
1947    The SH doesn't care about double alignment, so we only
1948    round doubles to even regs when asked to explicitly.  */
1949
1950 #define ROUND_REG(CUM, MODE) \
1951    (((TARGET_ALIGN_DOUBLE                                       \
1952       || ((TARGET_SH4 || TARGET_SH2A_DOUBLE) && ((MODE) == DFmode || (MODE) == DCmode)  \
1953           && (CUM).arg_count[(int) SH_ARG_FLOAT] < NPARM_REGS (MODE)))\
1954      && GET_MODE_UNIT_SIZE ((MODE)) > UNITS_PER_WORD)           \
1955     ? ((CUM).arg_count[(int) GET_SH_ARG_CLASS (MODE)]           \
1956        + ((CUM).arg_count[(int) GET_SH_ARG_CLASS (MODE)] & 1))  \
1957     : (CUM).arg_count[(int) GET_SH_ARG_CLASS (MODE)])
1958
1959 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1960    for a call to a function whose data type is FNTYPE.
1961    For a library call, FNTYPE is 0.
1962
1963    On SH, the offset always starts at 0: the first parm reg is always
1964    the same reg for a given argument class.
1965
1966    For TARGET_HITACHI, the structure value pointer is passed in memory.  */
1967
1968 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, FNDECL, N_NAMED_ARGS) \
1969   sh_init_cumulative_args (& (CUM), (FNTYPE), (LIBNAME), (FNDECL), (N_NAMED_ARGS), VOIDmode)
1970
1971 #define INIT_CUMULATIVE_LIBCALL_ARGS(CUM, MODE, LIBNAME) \
1972   sh_init_cumulative_args (& (CUM), NULL_TREE, (LIBNAME), NULL_TREE, 0, (MODE))
1973
1974 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)    \
1975         sh_function_arg_advance (&(CUM), (MODE), (TYPE), (NAMED))
1976 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED)    \
1977         sh_function_arg (&(CUM), (MODE), (TYPE), (NAMED))
1978
1979 /* Return boolean indicating arg of mode MODE will be passed in a reg.
1980    This macro is only used in this file.  */
1981
1982 #define PASS_IN_REG_P(CUM, MODE, TYPE) \
1983   (((TYPE) == 0 \
1984     || (! TREE_ADDRESSABLE ((tree)(TYPE)) \
1985         && (! (TARGET_HITACHI || (CUM).renesas_abi) \
1986             || ! (AGGREGATE_TYPE_P (TYPE) \
1987                   || (!TARGET_FPU_ANY \
1988                       && (GET_MODE_CLASS (MODE) == MODE_FLOAT \
1989                           && GET_MODE_SIZE (MODE) > GET_MODE_SIZE (SFmode))))))) \
1990    && ! (CUM).force_mem \
1991    && (TARGET_SH2E \
1992        ? ((MODE) == BLKmode \
1993           ? (((CUM).arg_count[(int) SH_ARG_INT] * UNITS_PER_WORD \
1994               + int_size_in_bytes (TYPE)) \
1995              <= NPARM_REGS (SImode) * UNITS_PER_WORD) \
1996           : ((ROUND_REG((CUM), (MODE)) \
1997               + HARD_REGNO_NREGS (BASE_ARG_REG (MODE), (MODE))) \
1998              <= NPARM_REGS (MODE))) \
1999        : ROUND_REG ((CUM), (MODE)) < NPARM_REGS (MODE)))
2000
2001 /* By accident we got stuck with passing SCmode on SH4 little endian
2002    in two registers that are nominally successive - which is different from
2003    two single SFmode values, where we take endianness translation into
2004    account.  That does not work at all if an odd number of registers is
2005    already in use, so that got fixed, but library functions are still more
2006    likely to use complex numbers without mixing them with SFmode arguments
2007    (which in C would have to be structures), so for the sake of ABI
2008    compatibility the way SCmode values are passed when an even number of
2009    FP registers is in use remains different from a pair of SFmode values for
2010    now.
2011    I.e.:
2012    foo (double); a: fr5,fr4
2013    foo (float a, float b); a: fr5 b: fr4
2014    foo (__complex float a); a.real fr4 a.imag: fr5 - for consistency,
2015                             this should be the other way round...
2016    foo (float a, __complex float b); a: fr5 b.real: fr4 b.imag: fr7  */
2017 #define FUNCTION_ARG_SCmode_WART 1
2018
2019 /* If an argument of size 5, 6 or 7 bytes is to be passed in a 64-bit
2020    register in SHcompact mode, it must be padded in the most
2021    significant end.  This means that passing it by reference wouldn't
2022    pad properly on a big-endian machine.  In this particular case, we
2023    pass this argument on the stack, in a way that the call trampoline
2024    will load its value into the appropriate register.  */
2025 #define SHCOMPACT_FORCE_ON_STACK(MODE,TYPE) \
2026   ((MODE) == BLKmode \
2027    && TARGET_SHCOMPACT \
2028    && ! TARGET_LITTLE_ENDIAN \
2029    && int_size_in_bytes (TYPE) > 4 \
2030    && int_size_in_bytes (TYPE) < 8)
2031
2032 /* Minimum alignment for an argument to be passed by callee-copy
2033    reference.  We need such arguments to be aligned to 8 byte
2034    boundaries, because they'll be loaded using quad loads.  */
2035 #define SH_MIN_ALIGN_FOR_CALLEE_COPY (8 * BITS_PER_UNIT)
2036
2037 /* The SH5 ABI requires floating-point arguments to be passed to
2038    functions without a prototype in both an FP register and a regular
2039    register or the stack.  When passing the argument in both FP and
2040    general-purpose registers, list the FP register first.  */
2041 #define SH5_PROTOTYPELESS_FLOAT_ARG(CUM,MODE) \
2042   (gen_rtx_PARALLEL                                                     \
2043    ((MODE),                                                             \
2044     gen_rtvec (2,                                                       \
2045                gen_rtx_EXPR_LIST                                        \
2046                (VOIDmode,                                               \
2047                 ((CUM).arg_count[(int) SH_ARG_INT] < NPARM_REGS (SImode) \
2048                  ? gen_rtx_REG ((MODE), FIRST_FP_PARM_REG               \
2049                                 + (CUM).arg_count[(int) SH_ARG_FLOAT])  \
2050                  : NULL_RTX),                                           \
2051                 const0_rtx),                                            \
2052                gen_rtx_EXPR_LIST                                        \
2053                (VOIDmode,                                               \
2054                 ((CUM).arg_count[(int) SH_ARG_INT] < NPARM_REGS (SImode) \
2055                  ? gen_rtx_REG ((MODE), FIRST_PARM_REG                  \
2056                                 + (CUM).arg_count[(int) SH_ARG_INT])    \
2057                  : gen_rtx_REG ((MODE), FIRST_FP_PARM_REG               \
2058                                 + (CUM).arg_count[(int) SH_ARG_FLOAT])), \
2059                 const0_rtx))))
2060
2061 /* The SH5 ABI requires regular registers or stack slots to be
2062    reserved for floating-point arguments.  Registers are taken care of
2063    in FUNCTION_ARG_ADVANCE, but stack slots must be reserved here.
2064    Unfortunately, there's no way to just reserve a stack slot, so
2065    we'll end up needlessly storing a copy of the argument in the
2066    stack.  For incoming arguments, however, the PARALLEL will be
2067    optimized to the register-only form, and the value in the stack
2068    slot won't be used at all.  */
2069 #define SH5_PROTOTYPED_FLOAT_ARG(CUM,MODE,REG) \
2070   ((CUM).arg_count[(int) SH_ARG_INT] < NPARM_REGS (SImode)              \
2071    ? gen_rtx_REG ((MODE), (REG))                                        \
2072    : gen_rtx_PARALLEL ((MODE),                                          \
2073                        gen_rtvec (2,                                    \
2074                                   gen_rtx_EXPR_LIST                     \
2075                                   (VOIDmode, NULL_RTX,                  \
2076                                    const0_rtx),                         \
2077                                   gen_rtx_EXPR_LIST                     \
2078                                   (VOIDmode, gen_rtx_REG ((MODE),       \
2079                                                           (REG)),       \
2080                                    const0_rtx))))
2081
2082 #define SH5_WOULD_BE_PARTIAL_NREGS(CUM, MODE, TYPE, NAMED) \
2083   (TARGET_SH5                                                   \
2084    && ((MODE) == BLKmode || (MODE) == TImode || (MODE) == CDImode \
2085        || (MODE) == DCmode) \
2086    && ((CUM).arg_count[(int) SH_ARG_INT]                        \
2087        + (((MODE) == BLKmode ? int_size_in_bytes (TYPE)         \
2088                              : GET_MODE_SIZE (MODE))            \
2089           + 7) / 8) > NPARM_REGS (SImode))
2090
2091 /* Perform any needed actions needed for a function that is receiving a
2092    variable number of arguments.  */
2093
2094 /* Call the function profiler with a given profile label.
2095    We use two .aligns, so as to make sure that both the .long is aligned
2096    on a 4 byte boundary, and that the .long is a fixed distance (2 bytes)
2097    from the trapa instruction.  */
2098
2099 #define FUNCTION_PROFILER(STREAM,LABELNO)                       \
2100 {                                                               \
2101   if (TARGET_SHMEDIA)                                           \
2102     {                                                           \
2103       fprintf((STREAM), "\tmovi\t33,r0\n");                     \
2104       fprintf((STREAM), "\ttrapa\tr0\n");                       \
2105       asm_fprintf((STREAM), "\t.long\t%LLP%d\n", (LABELNO));    \
2106     }                                                           \
2107   else                                                          \
2108     {                                                           \
2109       fprintf((STREAM), "\t.align\t2\n");                       \
2110       fprintf((STREAM), "\ttrapa\t#33\n");                      \
2111       fprintf((STREAM), "\t.align\t2\n");                       \
2112       asm_fprintf((STREAM), "\t.long\t%LLP%d\n", (LABELNO));    \
2113     }                                                           \
2114 }
2115
2116 /* Define this macro if the code for function profiling should come
2117    before the function prologue.  Normally, the profiling code comes
2118    after.  */
2119
2120 #define PROFILE_BEFORE_PROLOGUE
2121
2122 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2123    the stack pointer does not matter.  The value is tested only in
2124    functions that have frame pointers.
2125    No definition is equivalent to always zero.  */
2126
2127 #define EXIT_IGNORE_STACK 1
2128
2129 /*
2130    On the SH, the trampoline looks like
2131    2 0002 D202                  mov.l   l2,r2
2132    1 0000 D301                  mov.l   l1,r3
2133    3 0004 422B                  jmp     @r2
2134    4 0006 0009                  nop
2135    5 0008 00000000      l1:     .long   area
2136    6 000c 00000000      l2:     .long   function  */
2137
2138 /* Length in units of the trampoline for entering a nested function.  */
2139 #define TRAMPOLINE_SIZE  (TARGET_SHMEDIA64 ? 40 : TARGET_SH5 ? 24 : 16)
2140
2141 /* Alignment required for a trampoline in bits .  */
2142 #define TRAMPOLINE_ALIGNMENT \
2143   ((CACHE_LOG < 3 || (TARGET_SMALLCODE && ! TARGET_HARVARD)) ? 32 \
2144    : TARGET_SHMEDIA ? 256 : 64)
2145
2146 /* Emit RTL insns to initialize the variable parts of a trampoline.
2147    FNADDR is an RTX for the address of the function's pure code.
2148    CXT is an RTX for the static chain value for the function.  */
2149
2150 #define INITIALIZE_TRAMPOLINE(TRAMP, FNADDR, CXT) \
2151   sh_initialize_trampoline ((TRAMP), (FNADDR), (CXT))
2152
2153 /* On SH5, trampolines are SHmedia code, so add 1 to the address.  */
2154
2155 #define TRAMPOLINE_ADJUST_ADDRESS(TRAMP) do                             \
2156 {                                                                       \
2157   if (TARGET_SHMEDIA)                                                   \
2158     (TRAMP) = expand_simple_binop (Pmode, PLUS, (TRAMP), const1_rtx,    \
2159                                    gen_reg_rtx (Pmode), 0,              \
2160                                    OPTAB_LIB_WIDEN);                    \
2161 } while (0)
2162
2163 /* A C expression whose value is RTL representing the value of the return
2164    address for the frame COUNT steps up from the current frame.
2165    FRAMEADDR is already the frame pointer of the COUNT frame, so we
2166    can ignore COUNT.  */
2167
2168 #define RETURN_ADDR_RTX(COUNT, FRAME)   \
2169   (((COUNT) == 0) ? sh_get_pr_initial_val () : (rtx) 0)
2170
2171 /* A C expression whose value is RTL representing the location of the
2172    incoming return address at the beginning of any function, before the
2173    prologue.  This RTL is either a REG, indicating that the return
2174    value is saved in REG, or a MEM representing a location in
2175    the stack.  */
2176 #define INCOMING_RETURN_ADDR_RTX \
2177   gen_rtx_REG (Pmode, TARGET_SHMEDIA ? PR_MEDIA_REG : PR_REG)
2178 \f
2179 /* Addressing modes, and classification of registers for them.  */
2180 #define HAVE_POST_INCREMENT  TARGET_SH1
2181 #define HAVE_PRE_DECREMENT   TARGET_SH1
2182
2183 #define USE_LOAD_POST_INCREMENT(mode)    ((mode == SImode || mode == DImode) \
2184                                            ? 0 : TARGET_SH1)
2185 #define USE_LOAD_PRE_DECREMENT(mode)     0
2186 #define USE_STORE_POST_INCREMENT(mode)   0
2187 #define USE_STORE_PRE_DECREMENT(mode)    ((mode == SImode || mode == DImode) \
2188                                            ? 0 : TARGET_SH1)
2189
2190 #define MOVE_BY_PIECES_P(SIZE, ALIGN) \
2191   (move_by_pieces_ninsns (SIZE, ALIGN, MOVE_MAX_PIECES + 1) \
2192    < (TARGET_SMALLCODE ? 2 : ((ALIGN >= 32) ? 16 : 2)))
2193
2194 #define STORE_BY_PIECES_P(SIZE, ALIGN) \
2195   (move_by_pieces_ninsns (SIZE, ALIGN, STORE_MAX_PIECES + 1) \
2196    < (TARGET_SMALLCODE ? 2 : ((ALIGN >= 32) ? 16 : 2)))
2197
2198 #define SET_BY_PIECES_P(SIZE, ALIGN) STORE_BY_PIECES_P(SIZE, ALIGN)
2199
2200 /* Macros to check register numbers against specific register classes.  */
2201
2202 /* These assume that REGNO is a hard or pseudo reg number.
2203    They give nonzero only if REGNO is a hard reg of the suitable class
2204    or a pseudo reg currently allocated to a suitable hard reg.
2205    Since they use reg_renumber, they are safe only once reg_renumber
2206    has been allocated, which happens in local-alloc.c.  */
2207
2208 #define REGNO_OK_FOR_BASE_P(REGNO) \
2209   (GENERAL_OR_AP_REGISTER_P (REGNO) \
2210    || GENERAL_OR_AP_REGISTER_P (reg_renumber[(REGNO)]))
2211 #define REGNO_OK_FOR_INDEX_P(REGNO) \
2212   (TARGET_SHMEDIA \
2213    ? (GENERAL_REGISTER_P (REGNO) \
2214       || GENERAL_REGISTER_P ((unsigned) reg_renumber[(REGNO)])) \
2215    : (REGNO) == R0_REG || (unsigned) reg_renumber[(REGNO)] == R0_REG)
2216
2217 /* Maximum number of registers that can appear in a valid memory
2218    address.  */
2219
2220 #define MAX_REGS_PER_ADDRESS 2
2221
2222 /* Recognize any constant value that is a valid address.  */
2223
2224 #define CONSTANT_ADDRESS_P(X)   (GET_CODE (X) == LABEL_REF)
2225
2226 /* Nonzero if the constant value X is a legitimate general operand.  */
2227 /* can_store_by_pieces constructs VOIDmode CONST_DOUBLEs.  */
2228
2229 #define LEGITIMATE_CONSTANT_P(X) \
2230   (TARGET_SHMEDIA                                                       \
2231    ? ((GET_MODE (X) != DFmode                                           \
2232        && GET_MODE_CLASS (GET_MODE (X)) != MODE_VECTOR_FLOAT)           \
2233       || (X) == CONST0_RTX (GET_MODE (X))                               \
2234       || ! TARGET_SHMEDIA_FPU                                           \
2235       || TARGET_SHMEDIA64)                                              \
2236    : (GET_CODE (X) != CONST_DOUBLE                                      \
2237       || GET_MODE (X) == DFmode || GET_MODE (X) == SFmode               \
2238       || GET_MODE (X) == DImode || GET_MODE (X) == VOIDmode))
2239
2240 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2241    and check its validity for a certain class.
2242    We have two alternate definitions for each of them.
2243    The usual definition accepts all pseudo regs; the other rejects
2244    them unless they have been allocated suitable hard regs.
2245    The symbol REG_OK_STRICT causes the latter definition to be used.  */
2246
2247 #ifndef REG_OK_STRICT
2248
2249 /* Nonzero if X is a hard reg that can be used as a base reg
2250    or if it is a pseudo reg.  */
2251 #define REG_OK_FOR_BASE_P(X) \
2252   (GENERAL_OR_AP_REGISTER_P (REGNO (X)) || REGNO (X) >= FIRST_PSEUDO_REGISTER)
2253
2254 /* Nonzero if X is a hard reg that can be used as an index
2255    or if it is a pseudo reg.  */
2256 #define REG_OK_FOR_INDEX_P(X) \
2257   ((TARGET_SHMEDIA ? GENERAL_REGISTER_P (REGNO (X)) \
2258     : REGNO (X) == R0_REG) || REGNO (X) >= FIRST_PSEUDO_REGISTER)
2259
2260 /* Nonzero if X/OFFSET is a hard reg that can be used as an index
2261    or if X is a pseudo reg.  */
2262 #define SUBREG_OK_FOR_INDEX_P(X, OFFSET) \
2263   ((TARGET_SHMEDIA ? GENERAL_REGISTER_P (REGNO (X)) \
2264     : REGNO (X) == R0_REG && OFFSET == 0) || REGNO (X) >= FIRST_PSEUDO_REGISTER)
2265
2266 #else
2267
2268 /* Nonzero if X is a hard reg that can be used as a base reg.  */
2269 #define REG_OK_FOR_BASE_P(X) \
2270   REGNO_OK_FOR_BASE_P (REGNO (X))
2271
2272 /* Nonzero if X is a hard reg that can be used as an index.  */
2273 #define REG_OK_FOR_INDEX_P(X) \
2274   REGNO_OK_FOR_INDEX_P (REGNO (X))
2275
2276 /* Nonzero if X/OFFSET is a hard reg that can be used as an index.  */
2277 #define SUBREG_OK_FOR_INDEX_P(X, OFFSET) \
2278   (REGNO_OK_FOR_INDEX_P (REGNO (X)) && (OFFSET) == 0)
2279
2280 #endif
2281
2282 /* Macros for extra constraints.  */
2283
2284 #define IS_PC_RELATIVE_LOAD_ADDR_P(OP)                                  \
2285   ((GET_CODE ((OP)) == LABEL_REF)                                       \
2286    || (GET_CODE ((OP)) == CONST                                         \
2287        && GET_CODE (XEXP ((OP), 0)) == PLUS                             \
2288        && GET_CODE (XEXP (XEXP ((OP), 0), 0)) == LABEL_REF              \
2289        && GET_CODE (XEXP (XEXP ((OP), 0), 1)) == CONST_INT))
2290
2291 #define IS_NON_EXPLICIT_CONSTANT_P(OP)                                  \
2292   (CONSTANT_P (OP)                                                      \
2293    && GET_CODE (OP) != CONST_INT                                        \
2294    && GET_CODE (OP) != CONST_DOUBLE                                     \
2295    && (!flag_pic                                                        \
2296        || (LEGITIMATE_PIC_OPERAND_P (OP)                                \
2297            && !PIC_ADDR_P (OP)                                          \
2298            && GET_CODE (OP) != LABEL_REF)))
2299
2300 /* Check whether OP is a datalabel unspec.  */
2301 #define DATALABEL_REF_NO_CONST_P(OP) \
2302   (GET_CODE (OP) == UNSPEC \
2303    && XINT ((OP), 1) == UNSPEC_DATALABEL \
2304    && XVECLEN ((OP), 0) == 1 \
2305    && GET_CODE (XVECEXP ((OP), 0, 0)) == LABEL_REF)
2306
2307 #define GOT_ENTRY_P(OP) \
2308   (GET_CODE (OP) == CONST && GET_CODE (XEXP ((OP), 0)) == UNSPEC \
2309    && XINT (XEXP ((OP), 0), 1) == UNSPEC_GOT)
2310
2311 #define GOTPLT_ENTRY_P(OP) \
2312   (GET_CODE (OP) == CONST && GET_CODE (XEXP ((OP), 0)) == UNSPEC \
2313    && XINT (XEXP ((OP), 0), 1) == UNSPEC_GOTPLT)
2314
2315 #define UNSPEC_GOTOFF_P(OP) \
2316   (GET_CODE (OP) == UNSPEC && XINT ((OP), 1) == UNSPEC_GOTOFF)
2317
2318 #define GOTOFF_P(OP) \
2319   (GET_CODE (OP) == CONST \
2320    && (UNSPEC_GOTOFF_P (XEXP ((OP), 0)) \
2321        || (GET_CODE (XEXP ((OP), 0)) == PLUS \
2322            && UNSPEC_GOTOFF_P (XEXP (XEXP ((OP), 0), 0)) \
2323            && GET_CODE (XEXP (XEXP ((OP), 0), 1)) == CONST_INT)))
2324
2325 #define PIC_ADDR_P(OP) \
2326   (GET_CODE (OP) == CONST && GET_CODE (XEXP ((OP), 0)) == UNSPEC \
2327    && XINT (XEXP ((OP), 0), 1) == UNSPEC_PIC)
2328
2329 #define PCREL_SYMOFF_P(OP) \
2330   (GET_CODE (OP) == CONST \
2331    && GET_CODE (XEXP ((OP), 0)) == UNSPEC \
2332    && XINT (XEXP ((OP), 0), 1) == UNSPEC_PCREL_SYMOFF)
2333
2334 #define NON_PIC_REFERENCE_P(OP) \
2335   (GET_CODE (OP) == LABEL_REF || GET_CODE (OP) == SYMBOL_REF \
2336    || (GET_CODE (OP) == CONST \
2337        && (GET_CODE (XEXP ((OP), 0)) == LABEL_REF \
2338            || GET_CODE (XEXP ((OP), 0)) == SYMBOL_REF \
2339            || DATALABEL_REF_NO_CONST_P (XEXP ((OP), 0)))) \
2340    || (GET_CODE (OP) == CONST && GET_CODE (XEXP ((OP), 0)) == PLUS \
2341        && (GET_CODE (XEXP (XEXP ((OP), 0), 0)) == SYMBOL_REF \
2342            || GET_CODE (XEXP (XEXP ((OP), 0), 0)) == LABEL_REF \
2343            || DATALABEL_REF_NO_CONST_P (XEXP (XEXP ((OP), 0), 0))) \
2344        && GET_CODE (XEXP (XEXP ((OP), 0), 1)) == CONST_INT))
2345
2346 #define PIC_REFERENCE_P(OP) \
2347   (GOT_ENTRY_P (OP) || GOTPLT_ENTRY_P (OP) \
2348    || GOTOFF_P (OP) || PIC_ADDR_P (OP))
2349
2350 #define MOVI_SHORI_BASE_OPERAND_P(OP) \
2351   (flag_pic \
2352    ? (GOT_ENTRY_P (OP) || GOTPLT_ENTRY_P (OP)  || GOTOFF_P (OP) \
2353       || PCREL_SYMOFF_P (OP)) \
2354    : NON_PIC_REFERENCE_P (OP))
2355 \f
2356 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
2357    that is a valid memory address for an instruction.
2358    The MODE argument is the machine mode for the MEM expression
2359    that wants to use this address.  */
2360
2361 #define MODE_DISP_OK_4(X,MODE) \
2362 (GET_MODE_SIZE (MODE) == 4 && (unsigned) INTVAL (X) < 64        \
2363  && ! (INTVAL (X) & 3) && ! (TARGET_SH2E && (MODE) == SFmode))
2364
2365 #define MODE_DISP_OK_8(X,MODE) \
2366 ((GET_MODE_SIZE(MODE)==8) && ((unsigned)INTVAL(X)<60)   \
2367  && ! (INTVAL(X) & 3) && ! (TARGET_SH4 && (MODE) == DFmode))
2368
2369 #undef MODE_DISP_OK_4
2370 #define MODE_DISP_OK_4(X,MODE) \
2371 ((GET_MODE_SIZE (MODE) == 4 && (unsigned) INTVAL (X) < 64       \
2372   && ! (INTVAL (X) & 3) && ! (TARGET_SH2E && (MODE) == SFmode)) \
2373   || ((GET_MODE_SIZE(MODE)==4) && ((unsigned)INTVAL(X)<16383)   \
2374   && ! (INTVAL(X) & 3) && TARGET_SH2A))
2375
2376 #undef MODE_DISP_OK_8
2377 #define MODE_DISP_OK_8(X,MODE) \
2378 (((GET_MODE_SIZE(MODE)==8) && ((unsigned)INTVAL(X)<60)  \
2379   && ! (INTVAL(X) & 3) && ! ((TARGET_SH4 || TARGET_SH2A) && (MODE) == DFmode)) \
2380  || ((GET_MODE_SIZE(MODE)==8) && ((unsigned)INTVAL(X)<8192)     \
2381   && ! (INTVAL(X) & (TARGET_SH2A_DOUBLE ? 7 : 3)) && (TARGET_SH2A && (MODE) == DFmode)))
2382
2383 #define BASE_REGISTER_RTX_P(X)                          \
2384   ((GET_CODE (X) == REG && REG_OK_FOR_BASE_P (X))       \
2385    || (GET_CODE (X) == SUBREG                           \
2386        && TRULY_NOOP_TRUNCATION (GET_MODE_BITSIZE (GET_MODE ((X))), \
2387                                  GET_MODE_BITSIZE (GET_MODE (SUBREG_REG (X)))) \
2388        && GET_CODE (SUBREG_REG (X)) == REG              \
2389        && REG_OK_FOR_BASE_P (SUBREG_REG (X))))
2390
2391 /* Since this must be r0, which is a single register class, we must check
2392    SUBREGs more carefully, to be sure that we don't accept one that extends
2393    outside the class.  */
2394 #define INDEX_REGISTER_RTX_P(X)                         \
2395   ((GET_CODE (X) == REG && REG_OK_FOR_INDEX_P (X))      \
2396    || (GET_CODE (X) == SUBREG                           \
2397        && TRULY_NOOP_TRUNCATION (GET_MODE_BITSIZE (GET_MODE ((X))), \
2398                                  GET_MODE_BITSIZE (GET_MODE (SUBREG_REG (X)))) \
2399        && GET_CODE (SUBREG_REG (X)) == REG              \
2400        && SUBREG_OK_FOR_INDEX_P (SUBREG_REG (X), SUBREG_BYTE (X))))
2401
2402 /* Jump to LABEL if X is a valid address RTX.  This must also take
2403    REG_OK_STRICT into account when deciding about valid registers, but it uses
2404    the above macros so we are in luck.
2405
2406    Allow  REG
2407           REG+disp
2408           REG+r0
2409           REG++
2410           --REG  */
2411
2412 /* ??? The SH2e does not have the REG+disp addressing mode when loading values
2413    into the FRx registers.  We implement this by setting the maximum offset
2414    to zero when the value is SFmode.  This also restricts loading of SFmode
2415    values into the integer registers, but that can't be helped.  */
2416
2417 /* The SH allows a displacement in a QI or HI amode, but only when the
2418    other operand is R0. GCC doesn't handle this very well, so we forgo
2419    all of that.
2420
2421    A legitimate index for a QI or HI is 0, SI can be any number 0..63,
2422    DI can be any number 0..60.  */
2423
2424 #define GO_IF_LEGITIMATE_INDEX(MODE, OP, LABEL)                         \
2425   do {                                                                  \
2426     if (GET_CODE (OP) == CONST_INT)                                     \
2427       {                                                                 \
2428         if (TARGET_SHMEDIA)                                             \
2429           {                                                             \
2430             int MODE_SIZE;                                              \
2431             /* Check if this the address of an unaligned load / store.  */\
2432             if ((MODE) == VOIDmode)                                     \
2433               {                                                         \
2434                 if (CONST_OK_FOR_I06 (INTVAL (OP)))                     \
2435                   goto LABEL;                                           \
2436                 break;                                                  \
2437               }                                                         \
2438             MODE_SIZE = GET_MODE_SIZE (MODE);                           \
2439             if (! (INTVAL (OP) & (MODE_SIZE - 1))                       \
2440                 && INTVAL (OP) >= -512 * MODE_SIZE                      \
2441                 && INTVAL (OP) < 512 * MODE_SIZE)                       \
2442               goto LABEL;                                               \
2443             else                                                        \
2444               break;                                                    \
2445           }                                                             \
2446         if (TARGET_SH2A)                                                \
2447           {                                                             \
2448             if (GET_MODE_SIZE (MODE) == 1                               \
2449                 && (unsigned) INTVAL (OP) < 4096)                       \
2450             goto LABEL;                                                 \
2451           }                                                             \
2452         if (MODE_DISP_OK_4 ((OP), (MODE)))  goto LABEL;                 \
2453         if (MODE_DISP_OK_8 ((OP), (MODE)))  goto LABEL;                 \
2454       }                                                                 \
2455   } while(0)
2456
2457 #define ALLOW_INDEXED_ADDRESS \
2458   ((!TARGET_SHMEDIA32 && !TARGET_SHCOMPACT) || TARGET_ALLOW_INDEXED_ADDRESS)
2459
2460 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, LABEL)                        \
2461 {                                                                       \
2462   if (BASE_REGISTER_RTX_P (X))                                          \
2463     goto LABEL;                                                         \
2464   else if ((GET_CODE (X) == POST_INC || GET_CODE (X) == PRE_DEC)        \
2465            && ! TARGET_SHMEDIA                                          \
2466            && BASE_REGISTER_RTX_P (XEXP ((X), 0)))                      \
2467     goto LABEL;                                                         \
2468   else if (GET_CODE (X) == PLUS                                         \
2469            && ((MODE) != PSImode || reload_completed))                  \
2470     {                                                                   \
2471       rtx xop0 = XEXP ((X), 0);                                         \
2472       rtx xop1 = XEXP ((X), 1);                                         \
2473       if (GET_MODE_SIZE (MODE) <= 8 && BASE_REGISTER_RTX_P (xop0))      \
2474         GO_IF_LEGITIMATE_INDEX ((MODE), xop1, LABEL);                   \
2475       if ((ALLOW_INDEXED_ADDRESS || GET_MODE (X) == DImode              \
2476            || ((xop0 == stack_pointer_rtx                               \
2477                 || xop0 == hard_frame_pointer_rtx)                      \
2478                && REG_P (xop1) && REGNO (xop1) == R0_REG)               \
2479            || ((xop1 == stack_pointer_rtx                               \
2480                 || xop1 == hard_frame_pointer_rtx)                      \
2481                && REG_P (xop0) && REGNO (xop0) == R0_REG))              \
2482           && ((!TARGET_SHMEDIA && GET_MODE_SIZE (MODE) <= 4)            \
2483               || (TARGET_SHMEDIA && GET_MODE_SIZE (MODE) <= 8)          \
2484               || ((TARGET_SH4 || TARGET_SH2A_DOUBLE)                    \
2485                   && TARGET_FMOVD && MODE == DFmode)))                  \
2486         {                                                               \
2487           if (BASE_REGISTER_RTX_P (xop1) && INDEX_REGISTER_RTX_P (xop0))\
2488             goto LABEL;                                                 \
2489           if (INDEX_REGISTER_RTX_P (xop1) && BASE_REGISTER_RTX_P (xop0))\
2490             goto LABEL;                                                 \
2491         }                                                               \
2492     }                                                                   \
2493 }
2494 \f
2495 /* Try machine-dependent ways of modifying an illegitimate address
2496    to be legitimate.  If we find one, return the new, valid address.
2497    This macro is used in only one place: `memory_address' in explow.c.
2498
2499    OLDX is the address as it was before break_out_memory_refs was called.
2500    In some cases it is useful to look at this to decide what needs to be done.
2501
2502    MODE and WIN are passed so that this macro can use
2503    GO_IF_LEGITIMATE_ADDRESS.
2504
2505    It is always safe for this macro to do nothing.  It exists to recognize
2506    opportunities to optimize the output.
2507
2508    For the SH, if X is almost suitable for indexing, but the offset is
2509    out of range, convert it into a normal form so that cse has a chance
2510    of reducing the number of address registers used.  */
2511
2512 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2513 {                                                               \
2514   if (flag_pic)                                                 \
2515     (X) = legitimize_pic_address (OLDX, MODE, NULL_RTX);        \
2516   if (GET_CODE (X) == PLUS                                      \
2517       && (GET_MODE_SIZE (MODE) == 4                             \
2518           || GET_MODE_SIZE (MODE) == 8)                         \
2519       && GET_CODE (XEXP ((X), 1)) == CONST_INT                  \
2520       && BASE_REGISTER_RTX_P (XEXP ((X), 0))                    \
2521       && ! TARGET_SHMEDIA                                       \
2522       && ! ((TARGET_SH4 || TARGET_SH2A_DOUBLE) && (MODE) == DFmode)                     \
2523       && ! (TARGET_SH2E && (MODE) == SFmode))                   \
2524     {                                                           \
2525       rtx index_rtx = XEXP ((X), 1);                            \
2526       HOST_WIDE_INT offset = INTVAL (index_rtx), offset_base;   \
2527       rtx sum;                                                  \
2528                                                                 \
2529       GO_IF_LEGITIMATE_INDEX ((MODE), index_rtx, WIN);          \
2530       /* On rare occasions, we might get an unaligned pointer   \
2531          that is indexed in a way to give an aligned address.   \
2532          Therefore, keep the lower two bits in offset_base.  */ \
2533       /* Instead of offset_base 128..131 use 124..127, so that  \
2534          simple add suffices.  */                               \
2535       if (offset > 127)                                         \
2536         {                                                       \
2537           offset_base = ((offset + 4) & ~60) - 4;               \
2538         }                                                       \
2539       else                                                      \
2540         offset_base = offset & ~60;                             \
2541       /* Sometimes the normal form does not suit DImode.  We    \
2542          could avoid that by using smaller ranges, but that     \
2543          would give less optimized code when SImode is          \
2544          prevalent.  */                                         \
2545       if (GET_MODE_SIZE (MODE) + offset - offset_base <= 64)    \
2546         {                                                       \
2547           sum = expand_binop (Pmode, add_optab, XEXP ((X), 0),  \
2548                               GEN_INT (offset_base), NULL_RTX, 0, \
2549                               OPTAB_LIB_WIDEN);                 \
2550                                                                 \
2551           (X) = gen_rtx_PLUS (Pmode, sum, GEN_INT (offset - offset_base)); \
2552           goto WIN;                                             \
2553         }                                                       \
2554     }                                                           \
2555 }
2556
2557 /* A C compound statement that attempts to replace X, which is an address
2558    that needs reloading, with a valid memory address for an operand of
2559    mode MODE.  WIN is a C statement label elsewhere in the code.
2560
2561    Like for LEGITIMIZE_ADDRESS, for the SH we try to get a normal form
2562    of the address.  That will allow inheritance of the address reloads.  */
2563
2564 #define LEGITIMIZE_RELOAD_ADDRESS(X,MODE,OPNUM,TYPE,IND_LEVELS,WIN)     \
2565 {                                                                       \
2566   if (GET_CODE (X) == PLUS                                              \
2567       && (GET_MODE_SIZE (MODE) == 4 || GET_MODE_SIZE (MODE) == 8)       \
2568       && GET_CODE (XEXP (X, 1)) == CONST_INT                            \
2569       && BASE_REGISTER_RTX_P (XEXP (X, 0))                              \
2570       && ! TARGET_SHMEDIA                                               \
2571       && ! (TARGET_SH4 && (MODE) == DFmode)                             \
2572       && ! ((MODE) == PSImode && (TYPE) == RELOAD_FOR_INPUT_ADDRESS)    \
2573       && (ALLOW_INDEXED_ADDRESS                                         \
2574           || XEXP ((X), 0) == stack_pointer_rtx                         \
2575           || XEXP ((X), 0) == hard_frame_pointer_rtx))                  \
2576     {                                                                   \
2577       rtx index_rtx = XEXP (X, 1);                                      \
2578       HOST_WIDE_INT offset = INTVAL (index_rtx), offset_base;           \
2579       rtx sum;                                                          \
2580                                                                         \
2581       if (TARGET_SH2A && (MODE) == DFmode && (offset & 0x7))            \
2582         {                                                               \
2583           push_reload (X, NULL_RTX, &X, NULL,                           \
2584                        BASE_REG_CLASS, Pmode, VOIDmode, 0, 0, (OPNUM),  \
2585                        (TYPE));                                         \
2586           goto WIN;                                                     \
2587         }                                                               \
2588       if (TARGET_SH2E && MODE == SFmode)                                \
2589         {                                                               \
2590           X = copy_rtx (X);                                             \
2591           push_reload (X, NULL_RTX, &X, NULL,                           \
2592                        BASE_REG_CLASS, Pmode, VOIDmode, 0, 0, (OPNUM),  \
2593                        (TYPE));                                         \
2594           goto WIN;                                                     \
2595         }                                                               \
2596       /* Instead of offset_base 128..131 use 124..127, so that          \
2597          simple add suffices.  */                                       \
2598       if (offset > 127)                                                 \
2599         {                                                               \
2600           offset_base = ((offset + 4) & ~60) - 4;                       \
2601         }                                                               \
2602       else                                                              \
2603         offset_base = offset & ~60;                                     \
2604       /* Sometimes the normal form does not suit DImode.  We            \
2605          could avoid that by using smaller ranges, but that             \
2606          would give less optimized code when SImode is                  \
2607          prevalent.  */                                                 \
2608       if (GET_MODE_SIZE (MODE) + offset - offset_base <= 64)            \
2609         {                                                               \
2610           sum = gen_rtx_PLUS (Pmode, XEXP (X, 0),                       \
2611                          GEN_INT (offset_base));                        \
2612           X = gen_rtx_PLUS (Pmode, sum, GEN_INT (offset - offset_base));\
2613           push_reload (sum, NULL_RTX, &XEXP (X, 0), NULL,               \
2614                        BASE_REG_CLASS, Pmode, VOIDmode, 0, 0, (OPNUM),  \
2615                        (TYPE));                                         \
2616           goto WIN;                                                     \
2617         }                                                               \
2618     }                                                                   \
2619   /* We must re-recognize what we created before.  */                   \
2620   else if (GET_CODE (X) == PLUS                                         \
2621            && (GET_MODE_SIZE (MODE) == 4 || GET_MODE_SIZE (MODE) == 8)  \
2622            && GET_CODE (XEXP (X, 0)) == PLUS                            \
2623            && GET_CODE (XEXP (XEXP (X, 0), 1)) == CONST_INT             \
2624            && BASE_REGISTER_RTX_P (XEXP (XEXP (X, 0), 0))               \
2625            && GET_CODE (XEXP (X, 1)) == CONST_INT                       \
2626            && ! TARGET_SHMEDIA                                          \
2627            && ! (TARGET_SH2E && MODE == SFmode))                        \
2628     {                                                                   \
2629       /* Because this address is so complex, we know it must have       \
2630          been created by LEGITIMIZE_RELOAD_ADDRESS before; thus,        \
2631          it is already unshared, and needs no further unsharing.  */    \
2632       push_reload (XEXP ((X), 0), NULL_RTX, &XEXP ((X), 0), NULL,       \
2633                    BASE_REG_CLASS, Pmode, VOIDmode, 0, 0, (OPNUM), (TYPE));\
2634       goto WIN;                                                         \
2635     }                                                                   \
2636 }
2637
2638 /* Go to LABEL if ADDR (a legitimate address expression)
2639    has an effect that depends on the machine mode it is used for.
2640
2641    ??? Strictly speaking, we should also include all indexed addressing,
2642    because the index scale factor is the length of the operand.
2643    However, the impact of GO_IF_MODE_DEPENDENT_ADDRESS would be to
2644    high if we did that.  So we rely on reload to fix things up.
2645
2646    Auto-increment addressing is now treated in recog.c.  */
2647
2648 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL)
2649 \f
2650 /* Specify the machine mode that this machine uses
2651    for the index in the tablejump instruction.  */
2652 #define CASE_VECTOR_MODE ((! optimize || TARGET_BIGTABLE) ? SImode : HImode)
2653
2654 #define CASE_VECTOR_SHORTEN_MODE(MIN_OFFSET, MAX_OFFSET, BODY) \
2655 ((MIN_OFFSET) >= 0 && (MAX_OFFSET) <= 127 \
2656  ? (ADDR_DIFF_VEC_FLAGS (BODY).offset_unsigned = 0, QImode) \
2657  : (MIN_OFFSET) >= 0 && (MAX_OFFSET) <= 255 \
2658  ? (ADDR_DIFF_VEC_FLAGS (BODY).offset_unsigned = 1, QImode) \
2659  : (MIN_OFFSET) >= -32768 && (MAX_OFFSET) <= 32767 ? HImode \
2660  : SImode)
2661
2662 /* Define as C expression which evaluates to nonzero if the tablejump
2663    instruction expects the table to contain offsets from the address of the
2664    table.
2665    Do not define this if the table should contain absolute addresses.  */
2666 #define CASE_VECTOR_PC_RELATIVE 1
2667
2668 /* Define it here, so that it doesn't get bumped to 64-bits on SHmedia.  */
2669 #define FLOAT_TYPE_SIZE 32
2670
2671 /* Since the SH2e has only `float' support, it is desirable to make all
2672    floating point types equivalent to `float'.  */
2673 #define DOUBLE_TYPE_SIZE ((TARGET_SH2E && ! TARGET_SH4 && ! TARGET_SH2A_DOUBLE) ? 32 : 64)
2674
2675 #if defined(__SH2E__) || defined(__SH3E__) || defined( __SH4_SINGLE_ONLY__)
2676 #define LIBGCC2_DOUBLE_TYPE_SIZE 32
2677 #else
2678 #define LIBGCC2_DOUBLE_TYPE_SIZE 64
2679 #endif
2680
2681 /* 'char' is signed by default.  */
2682 #define DEFAULT_SIGNED_CHAR  1
2683
2684 /* The type of size_t unsigned int.  */
2685 #define SIZE_TYPE (TARGET_SH5 ? "long unsigned int" : "unsigned int")
2686
2687 #undef  PTRDIFF_TYPE
2688 #define PTRDIFF_TYPE (TARGET_SH5 ? "long int" : "int")
2689
2690 #define WCHAR_TYPE "short unsigned int"
2691 #define WCHAR_TYPE_SIZE 16
2692
2693 #define SH_ELF_WCHAR_TYPE "long int"
2694
2695 /* Max number of bytes we can move from memory to memory
2696    in one reasonably fast instruction.  */
2697 #define MOVE_MAX (TARGET_SHMEDIA ? 8 : 4)
2698
2699 /* Maximum value possibly taken by MOVE_MAX.  Must be defined whenever
2700    MOVE_MAX is not a compile-time constant.  */
2701 #define MAX_MOVE_MAX 8
2702
2703 /* Max number of bytes we want move_by_pieces to be able to copy
2704    efficiently.  */
2705 #define MOVE_MAX_PIECES (TARGET_SH4 || TARGET_SHMEDIA ? 8 : 4)
2706
2707 /* Define if operations between registers always perform the operation
2708    on the full register even if a narrower mode is specified.  */
2709 #define WORD_REGISTER_OPERATIONS
2710
2711 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
2712    will either zero-extend or sign-extend.  The value of this macro should
2713    be the code that says which one of the two operations is implicitly
2714    done, UNKNOWN if none.  */
2715 /* For SHmedia, we can truncate to QImode easier using zero extension.  */
2716 /* FP registers can load SImode values, but don't implicitly sign-extend
2717    them to DImode.  */
2718 #define LOAD_EXTEND_OP(MODE) \
2719  (((MODE) == QImode  && TARGET_SHMEDIA) ? ZERO_EXTEND \
2720   : (MODE) != SImode ? SIGN_EXTEND : UNKNOWN)
2721
2722 /* Define if loading short immediate values into registers sign extends.  */
2723 #define SHORT_IMMEDIATES_SIGN_EXTEND
2724
2725 /* Nonzero if access to memory by bytes is no faster than for words.  */
2726 #define SLOW_BYTE_ACCESS 1
2727
2728 /* Immediate shift counts are truncated by the output routines (or was it
2729    the assembler?).  Shift counts in a register are truncated by SH.  Note
2730    that the native compiler puts too large (> 32) immediate shift counts
2731    into a register and shifts by the register, letting the SH decide what
2732    to do instead of doing that itself.  */
2733 /* ??? The library routines in lib1funcs.asm truncate the shift count.
2734    However, the SH3 has hardware shifts that do not truncate exactly as gcc
2735    expects - the sign bit is significant - so it appears that we need to
2736    leave this zero for correct SH3 code.  */
2737 #define SHIFT_COUNT_TRUNCATED (! TARGET_SH3 && ! TARGET_SH2A)
2738
2739 /* All integers have the same format so truncation is easy.  */
2740 /* But SHmedia must sign-extend DImode when truncating to SImode.  */
2741 #define TRULY_NOOP_TRUNCATION(OUTPREC,INPREC) \
2742  (!TARGET_SHMEDIA || (INPREC) < 64 || (OUTPREC) >= 64)
2743
2744 /* Define this if addresses of constant functions
2745    shouldn't be put through pseudo regs where they can be cse'd.
2746    Desirable on machines where ordinary constants are expensive
2747    but a CALL with constant address is cheap.  */
2748 /*#define NO_FUNCTION_CSE 1*/
2749
2750 /* The machine modes of pointers and functions.  */
2751 #define Pmode  (TARGET_SHMEDIA64 ? DImode : SImode)
2752 #define FUNCTION_MODE  Pmode
2753
2754 /* The multiply insn on the SH1 and the divide insns on the SH1 and SH2
2755    are actually function calls with some special constraints on arguments
2756    and register usage.
2757
2758    These macros tell reorg that the references to arguments and
2759    register clobbers for insns of type sfunc do not appear to happen
2760    until after the millicode call.  This allows reorg to put insns
2761    which set the argument registers into the delay slot of the millicode
2762    call -- thus they act more like traditional CALL_INSNs.
2763
2764    get_attr_is_sfunc will try to recognize the given insn, so make sure to
2765    filter out things it will not accept -- SEQUENCE, USE and CLOBBER insns
2766    in particular.  */
2767
2768 #define INSN_SETS_ARE_DELAYED(X)                \
2769   ((GET_CODE (X) == INSN                        \
2770     && GET_CODE (PATTERN (X)) != SEQUENCE       \
2771     && GET_CODE (PATTERN (X)) != USE            \
2772     && GET_CODE (PATTERN (X)) != CLOBBER        \
2773     && get_attr_is_sfunc (X)))
2774
2775 #define INSN_REFERENCES_ARE_DELAYED(X)          \
2776   ((GET_CODE (X) == INSN                        \
2777     && GET_CODE (PATTERN (X)) != SEQUENCE       \
2778     && GET_CODE (PATTERN (X)) != USE            \
2779     && GET_CODE (PATTERN (X)) != CLOBBER        \
2780     && get_attr_is_sfunc (X)))
2781
2782 \f
2783 /* Position Independent Code.  */
2784
2785 /* We can't directly access anything that contains a symbol,
2786    nor can we indirect via the constant pool.  */
2787 #define LEGITIMATE_PIC_OPERAND_P(X)                             \
2788         ((! nonpic_symbol_mentioned_p (X)                       \
2789           && (GET_CODE (X) != SYMBOL_REF                        \
2790               || ! CONSTANT_POOL_ADDRESS_P (X)                  \
2791               || ! nonpic_symbol_mentioned_p (get_pool_constant (X)))) \
2792          || (TARGET_SHMEDIA && GET_CODE (X) == LABEL_REF))
2793
2794 #define SYMBOLIC_CONST_P(X)     \
2795 ((GET_CODE (X) == SYMBOL_REF || GET_CODE (X) == LABEL_REF)      \
2796   && nonpic_symbol_mentioned_p (X))
2797 \f
2798 /* Compute extra cost of moving data between one register class
2799    and another.  */
2800
2801 /* If SECONDARY*_RELOAD_CLASS says something about the src/dst pair, regclass
2802    uses this information.  Hence, the general register <-> floating point
2803    register information here is not used for SFmode.  */
2804
2805 #define REGCLASS_HAS_GENERAL_REG(CLASS) \
2806   ((CLASS) == GENERAL_REGS || (CLASS) == R0_REGS \
2807     || (! TARGET_SHMEDIA && (CLASS) == SIBCALL_REGS))
2808
2809 #define REGCLASS_HAS_FP_REG(CLASS) \
2810   ((CLASS) == FP0_REGS || (CLASS) == FP_REGS \
2811    || (CLASS) == DF_REGS || (CLASS) == DF_HI_REGS)
2812
2813 #define REGISTER_MOVE_COST(MODE, SRCCLASS, DSTCLASS) \
2814   sh_register_move_cost ((MODE), (SRCCLASS), (DSTCLASS))
2815
2816 /* ??? Perhaps make MEMORY_MOVE_COST depend on compiler option?  This
2817    would be so that people with slow memory systems could generate
2818    different code that does fewer memory accesses.  */
2819
2820 /* A C expression for the cost of a branch instruction.  A value of 1
2821    is the default; other values are interpreted relative to that.
2822    The SH1 does not have delay slots, hence we get a pipeline stall
2823    at every branch.  The SH4 is superscalar, so the single delay slot
2824    is not sufficient to keep both pipelines filled.  */
2825 #define BRANCH_COST(speed_p, predictable_p) \
2826         (TARGET_SH5 ? 1 : ! TARGET_SH2 || TARGET_HARD_SH4 ? 2 : 1)
2827 \f
2828 /* Assembler output control.  */
2829
2830 /* A C string constant describing how to begin a comment in the target
2831    assembler language.  The compiler assumes that the comment will end at
2832    the end of the line.  */
2833 #define ASM_COMMENT_START "!"
2834
2835 #define ASM_APP_ON              ""
2836 #define ASM_APP_OFF             ""
2837 #define FILE_ASM_OP             "\t.file\n"
2838 #define SET_ASM_OP              "\t.set\t"
2839
2840 /* How to change between sections.  */
2841
2842 #define TEXT_SECTION_ASM_OP             (TARGET_SHMEDIA32 ? "\t.section\t.text..SHmedia32,\"ax\"" : "\t.text")
2843 #define DATA_SECTION_ASM_OP             "\t.data"
2844
2845 #if defined CRT_BEGIN || defined CRT_END
2846 /* Arrange for TEXT_SECTION_ASM_OP to be a compile-time constant.  */
2847 # undef TEXT_SECTION_ASM_OP
2848 # if __SHMEDIA__ == 1 && __SH5__ == 32
2849 #  define TEXT_SECTION_ASM_OP "\t.section\t.text..SHmedia32,\"ax\""
2850 # else
2851 #  define TEXT_SECTION_ASM_OP "\t.text"
2852 # endif
2853 #endif
2854
2855
2856 /* If defined, a C expression whose value is a string containing the
2857    assembler operation to identify the following data as
2858    uninitialized global data.  If not defined, and neither
2859    `ASM_OUTPUT_BSS' nor `ASM_OUTPUT_ALIGNED_BSS' are defined,
2860    uninitialized global data will be output in the data section if
2861    `-fno-common' is passed, otherwise `ASM_OUTPUT_COMMON' will be
2862    used.  */
2863 #ifndef BSS_SECTION_ASM_OP
2864 #define BSS_SECTION_ASM_OP      "\t.section\t.bss"
2865 #endif
2866
2867 /* Like `ASM_OUTPUT_BSS' except takes the required alignment as a
2868    separate, explicit argument.  If you define this macro, it is used
2869    in place of `ASM_OUTPUT_BSS', and gives you more flexibility in
2870    handling the required alignment of the variable.  The alignment is
2871    specified as the number of bits.
2872
2873    Try to use function `asm_output_aligned_bss' defined in file
2874    `varasm.c' when defining this macro.  */
2875 #ifndef ASM_OUTPUT_ALIGNED_BSS
2876 #define ASM_OUTPUT_ALIGNED_BSS(FILE, DECL, NAME, SIZE, ALIGN) \
2877   asm_output_aligned_bss (FILE, DECL, NAME, SIZE, ALIGN)
2878 #endif
2879
2880 /* Define this so that jump tables go in same section as the current function,
2881    which could be text or it could be a user defined section.  */
2882 #define JUMP_TABLES_IN_TEXT_SECTION 1
2883
2884 #undef DO_GLOBAL_CTORS_BODY
2885 #define DO_GLOBAL_CTORS_BODY                    \
2886 {                                               \
2887   typedef void (*pfunc) (void);                 \
2888   extern pfunc __ctors[];                       \
2889   extern pfunc __ctors_end[];                   \
2890   pfunc *p;                                     \
2891   for (p = __ctors_end; p > __ctors; )          \
2892     {                                           \
2893       (*--p)();                                 \
2894     }                                           \
2895 }
2896
2897 #undef DO_GLOBAL_DTORS_BODY
2898 #define DO_GLOBAL_DTORS_BODY                    \
2899 {                                               \
2900   typedef void (*pfunc) (void);                 \
2901   extern pfunc __dtors[];                       \
2902   extern pfunc __dtors_end[];                   \
2903   pfunc *p;                                     \
2904   for (p = __dtors; p < __dtors_end; p++)       \
2905     {                                           \
2906       (*p)();                                   \
2907     }                                           \
2908 }
2909
2910 #define ASM_OUTPUT_REG_PUSH(file, v) \
2911 {                                                       \
2912   if (TARGET_SHMEDIA)                                   \
2913     {                                                   \
2914       fprintf ((file), "\taddi.l\tr15,-8,r15\n");       \
2915       fprintf ((file), "\tst.q\tr15,0,r%d\n", (v));     \
2916     }                                                   \
2917   else                                                  \
2918     fprintf ((file), "\tmov.l\tr%d,@-r15\n", (v));      \
2919 }
2920
2921 #define ASM_OUTPUT_REG_POP(file, v) \
2922 {                                                       \
2923   if (TARGET_SHMEDIA)                                   \
2924     {                                                   \
2925       fprintf ((file), "\tld.q\tr15,0,r%d\n", (v));     \
2926       fprintf ((file), "\taddi.l\tr15,8,r15\n");        \
2927     }                                                   \
2928   else                                                  \
2929     fprintf ((file), "\tmov.l\t@r15+,r%d\n", (v));      \
2930 }
2931
2932 /* DBX register number for a given compiler register number.  */
2933 /* GDB has FPUL at 23 and FP0 at 25, so we must add one to all FP registers
2934    to match gdb.  */
2935 /* svr4.h undefines this macro, yet we really want to use the same numbers
2936    for coff as for elf, so we go via another macro: SH_DBX_REGISTER_NUMBER.  */
2937 /* expand_builtin_init_dwarf_reg_sizes uses this to test if a
2938    register exists, so we should return -1 for invalid register numbers.  */
2939 #define DBX_REGISTER_NUMBER(REGNO) SH_DBX_REGISTER_NUMBER (REGNO)
2940
2941 /* SHcompact PR_REG used to use the encoding 241, and SHcompact FP registers
2942    used to use the encodings 245..260, but that doesn't make sense:
2943    PR_REG and PR_MEDIA_REG are actually the same register, and likewise
2944    the FP registers stay the same when switching between compact and media
2945    mode.  Hence, we also need to use the same dwarf frame columns.
2946    Likewise, we need to support unwind information for SHmedia registers
2947    even in compact code.  */
2948 #define SH_DBX_REGISTER_NUMBER(REGNO) \
2949   (IN_RANGE ((REGNO), \
2950              (unsigned HOST_WIDE_INT) FIRST_GENERAL_REG, \
2951              FIRST_GENERAL_REG + (TARGET_SH5 ? 63U :15U)) \
2952    ? ((unsigned) (REGNO) - FIRST_GENERAL_REG) \
2953   : ((int) (REGNO) >= FIRST_FP_REG \
2954      && ((int) (REGNO) \
2955          <= (FIRST_FP_REG + \
2956              ((TARGET_SH5 && TARGET_FPU_ANY) ? 63 : TARGET_SH2E ? 15 : -1)))) \
2957    ? ((unsigned) (REGNO) - FIRST_FP_REG \
2958       + (TARGET_SH5 ? 77 : 25)) \
2959    : XD_REGISTER_P (REGNO) \
2960    ? ((unsigned) (REGNO) - FIRST_XD_REG + (TARGET_SH5 ? 289 : 87)) \
2961    : TARGET_REGISTER_P (REGNO) \
2962    ? ((unsigned) (REGNO) - FIRST_TARGET_REG + 68) \
2963    : (REGNO) == PR_REG \
2964    ? (TARGET_SH5 ? 18 : 17) \
2965    : (REGNO) == PR_MEDIA_REG \
2966    ? (TARGET_SH5 ? 18 : (unsigned) -1) \
2967    : (REGNO) == GBR_REG \
2968    ? (TARGET_SH5 ? 238 : 18) \
2969    : (REGNO) == MACH_REG \
2970    ? (TARGET_SH5 ? 239 : 20) \
2971    : (REGNO) == MACL_REG \
2972    ? (TARGET_SH5 ? 240 : 21) \
2973    : (REGNO) == T_REG \
2974    ? (TARGET_SH5 ? 242 : 22) \
2975    : (REGNO) == FPUL_REG \
2976    ? (TARGET_SH5 ? 244 : 23) \
2977    : (REGNO) == FPSCR_REG \
2978    ? (TARGET_SH5 ? 243 : 24) \
2979    : (unsigned) -1)
2980
2981 /* This is how to output a reference to a symbol_ref.  On SH5,
2982    references to non-code symbols must be preceded by `datalabel'.  */
2983 #define ASM_OUTPUT_SYMBOL_REF(FILE,SYM)                 \
2984   do                                                    \
2985     {                                                   \
2986       if (TARGET_SH5 && !SYMBOL_REF_FUNCTION_P (SYM))   \
2987         fputs ("datalabel ", (FILE));                   \
2988       assemble_name ((FILE), XSTR ((SYM), 0));          \
2989     }                                                   \
2990   while (0)
2991
2992 /* This is how to output an assembler line
2993    that says to advance the location counter
2994    to a multiple of 2**LOG bytes.  */
2995
2996 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
2997   if ((LOG) != 0)                       \
2998     fprintf ((FILE), "\t.align %d\n", (LOG))
2999
3000 /* Globalizing directive for a label.  */
3001 #define GLOBAL_ASM_OP "\t.global\t"
3002
3003 /* #define ASM_OUTPUT_CASE_END(STREAM,NUM,TABLE)            */
3004
3005 /* Output a relative address table.  */
3006
3007 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM,BODY,VALUE,REL)                 \
3008   switch (GET_MODE (BODY))                                              \
3009     {                                                                   \
3010     case SImode:                                                        \
3011       if (TARGET_SH5)                                                   \
3012         {                                                               \
3013           asm_fprintf ((STREAM), "\t.long\t%LL%d-datalabel %LL%d\n",    \
3014                        (VALUE), (REL));                                 \
3015           break;                                                        \
3016         }                                                               \
3017       asm_fprintf ((STREAM), "\t.long\t%LL%d-%LL%d\n", (VALUE),(REL));  \
3018       break;                                                            \
3019     case HImode:                                                        \
3020       if (TARGET_SH5)                                                   \
3021         {                                                               \
3022           asm_fprintf ((STREAM), "\t.word\t%LL%d-datalabel %LL%d\n",    \
3023                        (VALUE), (REL));                                 \
3024           break;                                                        \
3025         }                                                               \
3026       asm_fprintf ((STREAM), "\t.word\t%LL%d-%LL%d\n", (VALUE),(REL));  \
3027       break;                                                            \
3028     case QImode:                                                        \
3029       if (TARGET_SH5)                                                   \
3030         {                                                               \
3031           asm_fprintf ((STREAM), "\t.byte\t%LL%d-datalabel %LL%d\n",    \
3032                        (VALUE), (REL));                                 \
3033           break;                                                        \
3034         }                                                               \
3035       asm_fprintf ((STREAM), "\t.byte\t%LL%d-%LL%d\n", (VALUE),(REL));  \
3036       break;                                                            \
3037     default:                                                            \
3038       break;                                                            \
3039     }
3040
3041 /* Output an absolute table element.  */
3042
3043 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM,VALUE)                           \
3044   if (! optimize || TARGET_BIGTABLE)                                    \
3045     asm_fprintf ((STREAM), "\t.long\t%LL%d\n", (VALUE));                \
3046   else                                                                  \
3047     asm_fprintf ((STREAM), "\t.word\t%LL%d\n", (VALUE));
3048
3049 \f
3050 /* A C statement to be executed just prior to the output of
3051    assembler code for INSN, to modify the extracted operands so
3052    they will be output differently.
3053
3054    Here the argument OPVEC is the vector containing the operands
3055    extracted from INSN, and NOPERANDS is the number of elements of
3056    the vector which contain meaningful data for this insn.
3057    The contents of this vector are what will be used to convert the insn
3058    template into assembler code, so you can change the assembler output
3059    by changing the contents of the vector.  */
3060
3061 #define FINAL_PRESCAN_INSN(INSN, OPVEC, NOPERANDS) \
3062   final_prescan_insn ((INSN), (OPVEC), (NOPERANDS))
3063
3064 /* Print operand X (an rtx) in assembler syntax to file FILE.
3065    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
3066    For `%' followed by punctuation, CODE is the punctuation and X is null.  */
3067
3068 #define PRINT_OPERAND(STREAM, X, CODE)  print_operand ((STREAM), (X), (CODE))
3069
3070 /* Print a memory address as an operand to reference that memory location.  */
3071
3072 #define PRINT_OPERAND_ADDRESS(STREAM,X)  print_operand_address ((STREAM), (X))
3073
3074 #define PRINT_OPERAND_PUNCT_VALID_P(CHAR) \
3075   ((CHAR) == '.' || (CHAR) == '#' || (CHAR) == '@' || (CHAR) == ','     \
3076    || (CHAR) == '$' || (CHAR) == '\'' || (CHAR) == '>')
3077
3078 /* Recognize machine-specific patterns that may appear within
3079    constants.  Used for PIC-specific UNSPECs.  */
3080 #define OUTPUT_ADDR_CONST_EXTRA(STREAM, X, FAIL) \
3081   do                                                                    \
3082     if (GET_CODE (X) == UNSPEC)                                         \
3083       {                                                                 \
3084         switch (XINT ((X), 1))                                          \
3085           {                                                             \
3086           case UNSPEC_DATALABEL:                                        \
3087             fputs ("datalabel ", (STREAM));                             \
3088             output_addr_const ((STREAM), XVECEXP ((X), 0, 0));          \
3089             break;                                                      \
3090           case UNSPEC_PIC:                                              \
3091             /* GLOBAL_OFFSET_TABLE or local symbols, no suffix.  */     \
3092             output_addr_const ((STREAM), XVECEXP ((X), 0, 0));          \
3093             break;                                                      \
3094           case UNSPEC_GOT:                                              \
3095             output_addr_const ((STREAM), XVECEXP ((X), 0, 0));          \
3096             fputs ("@GOT", (STREAM));                                   \
3097             break;                                                      \
3098           case UNSPEC_GOTOFF:                                           \
3099             output_addr_const ((STREAM), XVECEXP ((X), 0, 0));          \
3100             fputs ("@GOTOFF", (STREAM));                                \
3101             break;                                                      \
3102           case UNSPEC_PLT:                                              \
3103             output_addr_const ((STREAM), XVECEXP ((X), 0, 0));          \
3104             fputs ("@PLT", (STREAM));                                   \
3105             break;                                                      \
3106           case UNSPEC_GOTPLT:                                           \
3107             output_addr_const ((STREAM), XVECEXP ((X), 0, 0));          \
3108             fputs ("@GOTPLT", (STREAM));                                \
3109             break;                                                      \
3110           case UNSPEC_DTPOFF:                                           \
3111             output_addr_const ((STREAM), XVECEXP ((X), 0, 0));          \
3112             fputs ("@DTPOFF", (STREAM));                                \
3113             break;                                                      \
3114           case UNSPEC_GOTTPOFF:                                         \
3115             output_addr_const ((STREAM), XVECEXP ((X), 0, 0));          \
3116             fputs ("@GOTTPOFF", (STREAM));                              \
3117             break;                                                      \
3118           case UNSPEC_TPOFF:                                            \
3119             output_addr_const ((STREAM), XVECEXP ((X), 0, 0));          \
3120             fputs ("@TPOFF", (STREAM));                                 \
3121             break;                                                      \
3122           case UNSPEC_CALLER:                                           \
3123             {                                                           \
3124               char name[32];                                            \
3125               /* LPCS stands for Label for PIC Call Site.  */           \
3126               ASM_GENERATE_INTERNAL_LABEL                               \
3127                 (name, "LPCS", INTVAL (XVECEXP ((X), 0, 0)));           \
3128               assemble_name ((STREAM), name);                           \
3129             }                                                           \
3130             break;                                                      \
3131           case UNSPEC_EXTRACT_S16:                                      \
3132           case UNSPEC_EXTRACT_U16:                                      \
3133             {                                                           \
3134               rtx val, shift;                                           \
3135                                                                         \
3136               val = XVECEXP (X, 0, 0);                                  \
3137               shift = XVECEXP (X, 0, 1);                                \
3138               fputc ('(', STREAM);                                      \
3139               if (shift != const0_rtx)                                  \
3140                 fputc ('(', STREAM);                                    \
3141               if (GET_CODE (val) == CONST                               \
3142                   || GET_RTX_CLASS (GET_CODE (val)) != RTX_OBJ)         \
3143                 {                                                       \
3144                   fputc ('(', STREAM);                                  \
3145                   output_addr_const (STREAM, val);                      \
3146                   fputc (')', STREAM);                                  \
3147                 }                                                       \
3148               else                                                      \
3149                 output_addr_const (STREAM, val);                        \
3150               if (shift != const0_rtx)                                  \
3151                 {                                                       \
3152                   fputs (" >> ", STREAM);                               \
3153                   output_addr_const (STREAM, shift);                    \
3154                   fputc (')', STREAM);                                  \
3155                 }                                                       \
3156               fputs (" & 65535)", STREAM);                              \
3157             }                                                           \
3158             break;                                                      \
3159           case UNSPEC_SYMOFF:                                           \
3160             output_addr_const (STREAM, XVECEXP (X, 0, 0));              \
3161             fputc ('-', STREAM);                                        \
3162             if (GET_CODE (XVECEXP (X, 0, 1)) == CONST)                  \
3163               {                                                         \
3164                 fputc ('(', STREAM);                                    \
3165                 output_addr_const (STREAM, XVECEXP (X, 0, 1));          \
3166                 fputc (')', STREAM);                                    \
3167               }                                                         \
3168             else                                                        \
3169               output_addr_const (STREAM, XVECEXP (X, 0, 1));            \
3170             break;                                                      \
3171           case UNSPEC_PCREL_SYMOFF:                                     \
3172             output_addr_const (STREAM, XVECEXP (X, 0, 0));              \
3173             fputs ("-(", STREAM);                                       \
3174             output_addr_const (STREAM, XVECEXP (X, 0, 1));              \
3175             fputs ("-.)", STREAM);                                      \
3176             break;                                                      \
3177           default:                                                      \
3178             goto FAIL;                                                  \
3179           }                                                             \
3180         break;                                                          \
3181       }                                                                 \
3182     else                                                                \
3183       goto FAIL;                                                        \
3184   while (0)
3185
3186 \f
3187 extern struct rtx_def *sh_compare_op0;
3188 extern struct rtx_def *sh_compare_op1;
3189
3190 /* Which processor to schedule for.  The elements of the enumeration must
3191    match exactly the cpu attribute in the sh.md file.  */
3192
3193 enum processor_type {
3194   PROCESSOR_SH1,
3195   PROCESSOR_SH2,
3196   PROCESSOR_SH2E,
3197   PROCESSOR_SH2A,
3198   PROCESSOR_SH3,
3199   PROCESSOR_SH3E,
3200   PROCESSOR_SH4,
3201   PROCESSOR_SH4A,
3202   PROCESSOR_SH5
3203 };
3204
3205 #define sh_cpu_attr ((enum attr_cpu)sh_cpu)
3206 extern enum processor_type sh_cpu;
3207
3208 extern int optimize; /* needed for gen_casesi.  */
3209
3210 enum mdep_reorg_phase_e
3211 {
3212   SH_BEFORE_MDEP_REORG,
3213   SH_INSERT_USES_LABELS,
3214   SH_SHORTEN_BRANCHES0,
3215   SH_FIXUP_PCLOAD,
3216   SH_SHORTEN_BRANCHES1,
3217   SH_AFTER_MDEP_REORG
3218 };
3219
3220 extern enum mdep_reorg_phase_e mdep_reorg_phase;
3221
3222 /* Handle Renesas compiler's pragmas.  */