OSDN Git Service

b7dced33aad1bc2db6fd2e9cf8b1e8a2d1d64315
[pf3gnuchains/gcc-fork.git] / gcc / config / rs6000 / rs6000.h
1 /* Definitions of target machine for GNU compiler, for IBM RS/6000.
2    Copyright (C) 1992, 1993, 1994, 1995, 1996, 1997, 1998, 1999,
3    2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007
4    Free Software Foundation, Inc.
5    Contributed by Richard Kenner (kenner@vlsi1.ultra.nyu.edu)
6
7    This file is part of GCC.
8
9    GCC is free software; you can redistribute it and/or modify it
10    under the terms of the GNU General Public License as published
11    by the Free Software Foundation; either version 3, or (at your
12    option) any later version.
13
14    GCC is distributed in the hope that it will be useful, but WITHOUT
15    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
16    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
17    License for more details.
18
19    You should have received a copy of the GNU General Public License
20    along with GCC; see the file COPYING3.  If not see
21    <http://www.gnu.org/licenses/>.  */
22
23 /* Note that some other tm.h files include this one and then override
24    many of the definitions.  */
25
26 /* Definitions for the object file format.  These are set at
27    compile-time.  */
28
29 #define OBJECT_XCOFF 1
30 #define OBJECT_ELF 2
31 #define OBJECT_PEF 3
32 #define OBJECT_MACHO 4
33
34 #define TARGET_ELF (TARGET_OBJECT_FORMAT == OBJECT_ELF)
35 #define TARGET_XCOFF (TARGET_OBJECT_FORMAT == OBJECT_XCOFF)
36 #define TARGET_MACOS (TARGET_OBJECT_FORMAT == OBJECT_PEF)
37 #define TARGET_MACHO (TARGET_OBJECT_FORMAT == OBJECT_MACHO)
38
39 #ifndef TARGET_AIX
40 #define TARGET_AIX 0
41 #endif
42
43 /* Control whether function entry points use a "dot" symbol when
44    ABI_AIX.  */
45 #define DOT_SYMBOLS 1
46
47 /* Default string to use for cpu if not specified.  */
48 #ifndef TARGET_CPU_DEFAULT
49 #define TARGET_CPU_DEFAULT ((char *)0)
50 #endif
51
52 /* If configured for PPC405, support PPC405CR Erratum77.  */
53 #ifdef CONFIG_PPC405CR
54 #define PPC405_ERRATUM77 (rs6000_cpu == PROCESSOR_PPC405)
55 #else
56 #define PPC405_ERRATUM77 0
57 #endif
58
59 #ifndef TARGET_PAIRED_FLOAT
60 #define TARGET_PAIRED_FLOAT 0
61 #endif
62
63 /* Common ASM definitions used by ASM_SPEC among the various targets
64    for handling -mcpu=xxx switches.  */
65 #define ASM_CPU_SPEC \
66 "%{!mcpu*: \
67   %{mpower: %{!mpower2: -mpwr}} \
68   %{mpower2: -mpwrx} \
69   %{mpowerpc64*: -mppc64} \
70   %{!mpowerpc64*: %{mpowerpc*: -mppc}} \
71   %{mno-power: %{!mpowerpc*: -mcom}} \
72   %{!mno-power: %{!mpower*: %(asm_default)}}} \
73 %{mcpu=common: -mcom} \
74 %{mcpu=cell: -mcell} \
75 %{mcpu=power: -mpwr} \
76 %{mcpu=power2: -mpwrx} \
77 %{mcpu=power3: -mppc64} \
78 %{mcpu=power4: -mpower4} \
79 %{mcpu=power5: -mpower4} \
80 %{mcpu=power5+: -mpower4} \
81 %{mcpu=power6: -mpower4 -maltivec} \
82 %{mcpu=power6x: -mpower4 -maltivec} \
83 %{mcpu=powerpc: -mppc} \
84 %{mcpu=rios: -mpwr} \
85 %{mcpu=rios1: -mpwr} \
86 %{mcpu=rios2: -mpwrx} \
87 %{mcpu=rsc: -mpwr} \
88 %{mcpu=rsc1: -mpwr} \
89 %{mcpu=rs64a: -mppc64} \
90 %{mcpu=401: -mppc} \
91 %{mcpu=403: -m403} \
92 %{mcpu=405: -m405} \
93 %{mcpu=405fp: -m405} \
94 %{mcpu=440: -m440} \
95 %{mcpu=440fp: -m440} \
96 %{mcpu=505: -mppc} \
97 %{mcpu=601: -m601} \
98 %{mcpu=602: -mppc} \
99 %{mcpu=603: -mppc} \
100 %{mcpu=603e: -mppc} \
101 %{mcpu=ec603e: -mppc} \
102 %{mcpu=604: -mppc} \
103 %{mcpu=604e: -mppc} \
104 %{mcpu=620: -mppc64} \
105 %{mcpu=630: -mppc64} \
106 %{mcpu=740: -mppc} \
107 %{mcpu=750: -mppc} \
108 %{mcpu=G3: -mppc} \
109 %{mcpu=7400: -mppc -maltivec} \
110 %{mcpu=7450: -mppc -maltivec} \
111 %{mcpu=G4: -mppc -maltivec} \
112 %{mcpu=801: -mppc} \
113 %{mcpu=821: -mppc} \
114 %{mcpu=823: -mppc} \
115 %{mcpu=860: -mppc} \
116 %{mcpu=970: -mpower4 -maltivec} \
117 %{mcpu=G5: -mpower4 -maltivec} \
118 %{mcpu=8540: -me500} \
119 %{maltivec: -maltivec} \
120 -many"
121
122 #define CPP_DEFAULT_SPEC ""
123
124 #define ASM_DEFAULT_SPEC ""
125
126 /* This macro defines names of additional specifications to put in the specs
127    that can be used in various specifications like CC1_SPEC.  Its definition
128    is an initializer with a subgrouping for each command option.
129
130    Each subgrouping contains a string constant, that defines the
131    specification name, and a string constant that used by the GCC driver
132    program.
133
134    Do not define this macro if it does not need to do anything.  */
135
136 #define SUBTARGET_EXTRA_SPECS
137
138 #define EXTRA_SPECS                                                     \
139   { "cpp_default",              CPP_DEFAULT_SPEC },                     \
140   { "asm_cpu",                  ASM_CPU_SPEC },                         \
141   { "asm_default",              ASM_DEFAULT_SPEC },                     \
142   { "cc1_cpu",                  CC1_CPU_SPEC },                         \
143   SUBTARGET_EXTRA_SPECS
144
145 /* -mcpu=native handling only makes sense with compiler running on
146    an PowerPC chip.  If changing this condition, also change
147    the condition in driver-rs6000.c.  */
148 #if defined(__powerpc__) || defined(__POWERPC__) || defined(_AIX)
149 /* In driver-rs6000.c.  */
150 extern const char *host_detect_local_cpu (int argc, const char **argv);
151 #define EXTRA_SPEC_FUNCTIONS \
152   { "local_cpu_detect", host_detect_local_cpu },
153 #define HAVE_LOCAL_CPU_DETECT
154 #endif
155
156 #ifndef CC1_CPU_SPEC
157 #ifdef HAVE_LOCAL_CPU_DETECT
158 #define CC1_CPU_SPEC \
159 "%{mcpu=native:%<mcpu=native %:local_cpu_detect(cpu)} \
160  %{mtune=native:%<mtune=native %:local_cpu_detect(tune)}"
161 #else
162 #define CC1_CPU_SPEC ""
163 #endif
164 #endif
165
166 /* Architecture type.  */
167
168 /* Define TARGET_MFCRF if the target assembler does not support the
169    optional field operand for mfcr.  */
170
171 #ifndef HAVE_AS_MFCRF
172 #undef  TARGET_MFCRF
173 #define TARGET_MFCRF 0
174 #endif
175
176 /* Define TARGET_POPCNTB if the target assembler does not support the
177    popcount byte instruction.  */
178
179 #ifndef HAVE_AS_POPCNTB
180 #undef  TARGET_POPCNTB
181 #define TARGET_POPCNTB 0
182 #endif
183
184 /* Define TARGET_FPRND if the target assembler does not support the
185    fp rounding instructions.  */
186
187 #ifndef HAVE_AS_FPRND
188 #undef  TARGET_FPRND
189 #define TARGET_FPRND 0
190 #endif
191
192 /* Define TARGET_CMPB if the target assembler does not support the
193    cmpb instruction.  */
194
195 #ifndef HAVE_AS_CMPB
196 #undef  TARGET_CMPB
197 #define TARGET_CMPB 0
198 #endif
199
200 /* Define TARGET_MFPGPR if the target assembler does not support the
201    mffpr and mftgpr instructions. */
202
203 #ifndef HAVE_AS_MFPGPR
204 #undef  TARGET_MFPGPR
205 #define TARGET_MFPGPR 0
206 #endif
207
208 /* Define TARGET_DFP if the target assembler does not support decimal
209    floating point instructions.  */
210 #ifndef HAVE_AS_DFP
211 #undef  TARGET_DFP
212 #define TARGET_DFP 0
213 #endif
214
215 #ifndef TARGET_SECURE_PLT
216 #define TARGET_SECURE_PLT 0
217 #endif
218
219 #define TARGET_32BIT            (! TARGET_64BIT)
220
221 #ifndef HAVE_AS_TLS
222 #define HAVE_AS_TLS 0
223 #endif
224
225 /* Return 1 for a symbol ref for a thread-local storage symbol.  */
226 #define RS6000_SYMBOL_REF_TLS_P(RTX) \
227   (GET_CODE (RTX) == SYMBOL_REF && SYMBOL_REF_TLS_MODEL (RTX) != 0)
228
229 #ifdef IN_LIBGCC2
230 /* For libgcc2 we make sure this is a compile time constant */
231 #if defined (__64BIT__) || defined (__powerpc64__) || defined (__ppc64__)
232 #undef TARGET_POWERPC64
233 #define TARGET_POWERPC64        1
234 #else
235 #undef TARGET_POWERPC64
236 #define TARGET_POWERPC64        0
237 #endif
238 #else
239     /* The option machinery will define this.  */
240 #endif
241
242 #define TARGET_DEFAULT (MASK_POWER | MASK_MULTIPLE | MASK_STRING)
243
244 /* Processor type.  Order must match cpu attribute in MD file.  */
245 enum processor_type
246  {
247    PROCESSOR_RIOS1,
248    PROCESSOR_RIOS2,
249    PROCESSOR_RS64A,
250    PROCESSOR_MPCCORE,
251    PROCESSOR_PPC403,
252    PROCESSOR_PPC405,
253    PROCESSOR_PPC440,
254    PROCESSOR_PPC601,
255    PROCESSOR_PPC603,
256    PROCESSOR_PPC604,
257    PROCESSOR_PPC604e,
258    PROCESSOR_PPC620,
259    PROCESSOR_PPC630,
260    PROCESSOR_PPC750,
261    PROCESSOR_PPC7400,
262    PROCESSOR_PPC7450,
263    PROCESSOR_PPC8540,
264    PROCESSOR_POWER4,
265    PROCESSOR_POWER5,
266    PROCESSOR_POWER6,
267    PROCESSOR_CELL
268 };
269
270 extern enum processor_type rs6000_cpu;
271
272 /* Recast the processor type to the cpu attribute.  */
273 #define rs6000_cpu_attr ((enum attr_cpu)rs6000_cpu)
274
275 /* Define generic processor types based upon current deployment.  */
276 #define PROCESSOR_COMMON    PROCESSOR_PPC601
277 #define PROCESSOR_POWER     PROCESSOR_RIOS1
278 #define PROCESSOR_POWERPC   PROCESSOR_PPC604
279 #define PROCESSOR_POWERPC64 PROCESSOR_RS64A
280
281 /* Define the default processor.  This is overridden by other tm.h files.  */
282 #define PROCESSOR_DEFAULT   PROCESSOR_RIOS1
283 #define PROCESSOR_DEFAULT64 PROCESSOR_RS64A
284
285 /* Specify the dialect of assembler to use.  New mnemonics is dialect one
286    and the old mnemonics are dialect zero.  */
287 #define ASSEMBLER_DIALECT (TARGET_NEW_MNEMONICS ? 1 : 0)
288
289 /* Types of costly dependences.  */
290 enum rs6000_dependence_cost
291  {
292    max_dep_latency = 1000,
293    no_dep_costly,
294    all_deps_costly,
295    true_store_to_load_dep_costly,
296    store_to_load_dep_costly
297  };
298
299 /* Types of nop insertion schemes in sched target hook sched_finish.  */
300 enum rs6000_nop_insertion
301   {
302     sched_finish_regroup_exact = 1000,
303     sched_finish_pad_groups,
304     sched_finish_none
305   };
306
307 /* Dispatch group termination caused by an insn.  */
308 enum group_termination
309   {
310     current_group,
311     previous_group
312   };
313
314 /* Support for a compile-time default CPU, et cetera.  The rules are:
315    --with-cpu is ignored if -mcpu is specified.
316    --with-tune is ignored if -mtune is specified.
317    --with-float is ignored if -mhard-float or -msoft-float are
318     specified.  */
319 #define OPTION_DEFAULT_SPECS \
320   {"cpu", "%{!mcpu=*:-mcpu=%(VALUE)}" }, \
321   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
322   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }
323
324 /* rs6000_select[0] is reserved for the default cpu defined via --with-cpu */
325 struct rs6000_cpu_select
326 {
327   const char *string;
328   const char *name;
329   int set_tune_p;
330   int set_arch_p;
331 };
332
333 extern struct rs6000_cpu_select rs6000_select[];
334
335 /* Debug support */
336 extern const char *rs6000_debug_name;   /* Name for -mdebug-xxxx option */
337 extern int rs6000_debug_stack;          /* debug stack applications */
338 extern int rs6000_debug_arg;            /* debug argument handling */
339
340 #define TARGET_DEBUG_STACK      rs6000_debug_stack
341 #define TARGET_DEBUG_ARG        rs6000_debug_arg
342
343 extern const char *rs6000_traceback_name; /* Type of traceback table.  */
344
345 /* These are separate from target_flags because we've run out of bits
346    there.  */
347 extern int rs6000_long_double_type_size;
348 extern int rs6000_ieeequad;
349 extern int rs6000_altivec_abi;
350 extern int rs6000_spe_abi;
351 extern int rs6000_float_gprs;
352 extern int rs6000_alignment_flags;
353 extern const char *rs6000_sched_insert_nops_str;
354 extern enum rs6000_nop_insertion rs6000_sched_insert_nops;
355
356 /* Alignment options for fields in structures for sub-targets following
357    AIX-like ABI.
358    ALIGN_POWER word-aligns FP doubles (default AIX ABI).
359    ALIGN_NATURAL doubleword-aligns FP doubles (align to object size).
360
361    Override the macro definitions when compiling libobjc to avoid undefined
362    reference to rs6000_alignment_flags due to library's use of GCC alignment
363    macros which use the macros below.  */
364
365 #ifndef IN_TARGET_LIBS
366 #define MASK_ALIGN_POWER   0x00000000
367 #define MASK_ALIGN_NATURAL 0x00000001
368 #define TARGET_ALIGN_NATURAL (rs6000_alignment_flags & MASK_ALIGN_NATURAL)
369 #else
370 #define TARGET_ALIGN_NATURAL 0
371 #endif
372
373 #define TARGET_LONG_DOUBLE_128 (rs6000_long_double_type_size == 128)
374 #define TARGET_IEEEQUAD rs6000_ieeequad
375 #define TARGET_ALTIVEC_ABI rs6000_altivec_abi
376
377 #define TARGET_SPE_ABI 0
378 #define TARGET_SPE 0
379 #define TARGET_E500 0
380 #define TARGET_ISEL 0
381 #define TARGET_FPRS 1
382 #define TARGET_E500_SINGLE 0
383 #define TARGET_E500_DOUBLE 0
384 #define CHECK_E500_OPTIONS do { } while (0)
385
386 /* E500 processors only support plain "sync", not lwsync.  */
387 #define TARGET_NO_LWSYNC TARGET_E500
388
389 /* Sometimes certain combinations of command options do not make sense
390    on a particular target machine.  You can define a macro
391    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
392    defined, is executed once just after all the command options have
393    been parsed.
394
395    Do not use this macro to turn on various extra optimizations for
396    `-O'.  That is what `OPTIMIZATION_OPTIONS' is for.
397
398    On the RS/6000 this is used to define the target cpu type.  */
399
400 #define OVERRIDE_OPTIONS rs6000_override_options (TARGET_CPU_DEFAULT)
401
402 /* Define this to change the optimizations performed by default.  */
403 #define OPTIMIZATION_OPTIONS(LEVEL,SIZE) optimization_options(LEVEL,SIZE)
404
405 /* Show we can debug even without a frame pointer.  */
406 #define CAN_DEBUG_WITHOUT_FP
407
408 /* Target pragma.  */
409 #define REGISTER_TARGET_PRAGMAS() do {                          \
410   c_register_pragma (0, "longcall", rs6000_pragma_longcall);    \
411   targetm.resolve_overloaded_builtin = altivec_resolve_overloaded_builtin; \
412 } while (0)
413
414 /* Target #defines.  */
415 #define TARGET_CPU_CPP_BUILTINS() \
416   rs6000_cpu_cpp_builtins (pfile)
417
418 /* This is used by rs6000_cpu_cpp_builtins to indicate the byte order
419    we're compiling for.  Some configurations may need to override it.  */
420 #define RS6000_CPU_CPP_ENDIAN_BUILTINS()        \
421   do                                            \
422     {                                           \
423       if (BYTES_BIG_ENDIAN)                     \
424         {                                       \
425           builtin_define ("__BIG_ENDIAN__");    \
426           builtin_define ("_BIG_ENDIAN");       \
427           builtin_assert ("machine=bigendian"); \
428         }                                       \
429       else                                      \
430         {                                       \
431           builtin_define ("__LITTLE_ENDIAN__"); \
432           builtin_define ("_LITTLE_ENDIAN");    \
433           builtin_assert ("machine=littleendian"); \
434         }                                       \
435     }                                           \
436   while (0)
437 \f
438 /* Target machine storage layout.  */
439
440 /* Define this macro if it is advisable to hold scalars in registers
441    in a wider mode than that declared by the program.  In such cases,
442    the value is constrained to be within the bounds of the declared
443    type, but kept valid in the wider mode.  The signedness of the
444    extension may differ from that of the type.  */
445
446 #define PROMOTE_MODE(MODE,UNSIGNEDP,TYPE)       \
447   if (GET_MODE_CLASS (MODE) == MODE_INT         \
448       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
449     (MODE) = TARGET_32BIT ? SImode : DImode;
450
451 /* Define this if most significant bit is lowest numbered
452    in instructions that operate on numbered bit-fields.  */
453 /* That is true on RS/6000.  */
454 #define BITS_BIG_ENDIAN 1
455
456 /* Define this if most significant byte of a word is the lowest numbered.  */
457 /* That is true on RS/6000.  */
458 #define BYTES_BIG_ENDIAN 1
459
460 /* Define this if most significant word of a multiword number is lowest
461    numbered.
462
463    For RS/6000 we can decide arbitrarily since there are no machine
464    instructions for them.  Might as well be consistent with bits and bytes.  */
465 #define WORDS_BIG_ENDIAN 1
466
467 #define MAX_BITS_PER_WORD 64
468
469 /* Width of a word, in units (bytes).  */
470 #define UNITS_PER_WORD (! TARGET_POWERPC64 ? 4 : 8)
471 #ifdef IN_LIBGCC2
472 #define MIN_UNITS_PER_WORD UNITS_PER_WORD
473 #else
474 #define MIN_UNITS_PER_WORD 4
475 #endif
476 #define UNITS_PER_FP_WORD 8
477 #define UNITS_PER_ALTIVEC_WORD 16
478 #define UNITS_PER_SPE_WORD 8
479 #define UNITS_PER_PAIRED_WORD 8
480
481 /* Type used for ptrdiff_t, as a string used in a declaration.  */
482 #define PTRDIFF_TYPE "int"
483
484 /* Type used for size_t, as a string used in a declaration.  */
485 #define SIZE_TYPE "long unsigned int"
486
487 /* Type used for wchar_t, as a string used in a declaration.  */
488 #define WCHAR_TYPE "short unsigned int"
489
490 /* Width of wchar_t in bits.  */
491 #define WCHAR_TYPE_SIZE 16
492
493 /* A C expression for the size in bits of the type `short' on the
494    target machine.  If you don't define this, the default is half a
495    word.  (If this would be less than one storage unit, it is
496    rounded up to one unit.)  */
497 #define SHORT_TYPE_SIZE 16
498
499 /* A C expression for the size in bits of the type `int' on the
500    target machine.  If you don't define this, the default is one
501    word.  */
502 #define INT_TYPE_SIZE 32
503
504 /* A C expression for the size in bits of the type `long' on the
505    target machine.  If you don't define this, the default is one
506    word.  */
507 #define LONG_TYPE_SIZE (TARGET_32BIT ? 32 : 64)
508
509 /* A C expression for the size in bits of the type `long long' on the
510    target machine.  If you don't define this, the default is two
511    words.  */
512 #define LONG_LONG_TYPE_SIZE 64
513
514 /* A C expression for the size in bits of the type `float' on the
515    target machine.  If you don't define this, the default is one
516    word.  */
517 #define FLOAT_TYPE_SIZE 32
518
519 /* A C expression for the size in bits of the type `double' on the
520    target machine.  If you don't define this, the default is two
521    words.  */
522 #define DOUBLE_TYPE_SIZE 64
523
524 /* A C expression for the size in bits of the type `long double' on
525    the target machine.  If you don't define this, the default is two
526    words.  */
527 #define LONG_DOUBLE_TYPE_SIZE rs6000_long_double_type_size
528
529 /* Define this to set long double type size to use in libgcc2.c, which can
530    not depend on target_flags.  */
531 #ifdef __LONG_DOUBLE_128__
532 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
533 #else
534 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
535 #endif
536
537 /* Work around rs6000_long_double_type_size dependency in ada/targtyps.c.  */
538 #define WIDEST_HARDWARE_FP_SIZE 64
539
540 /* Width in bits of a pointer.
541    See also the macro `Pmode' defined below.  */
542 #define POINTER_SIZE (TARGET_32BIT ? 32 : 64)
543
544 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
545 #define PARM_BOUNDARY (TARGET_32BIT ? 32 : 64)
546
547 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
548 #define STACK_BOUNDARY \
549   ((TARGET_32BIT && !TARGET_ALTIVEC && !TARGET_ALTIVEC_ABI) ? 64 : 128)
550
551 /* Allocation boundary (in *bits*) for the code of a function.  */
552 #define FUNCTION_BOUNDARY 32
553
554 /* No data type wants to be aligned rounder than this.  */
555 #define BIGGEST_ALIGNMENT 128
556
557 /* A C expression to compute the alignment for a variables in the
558    local store.  TYPE is the data type, and ALIGN is the alignment
559    that the object would ordinarily have.  */
560 #define LOCAL_ALIGNMENT(TYPE, ALIGN)                            \
561   ((TARGET_ALTIVEC && TREE_CODE (TYPE) == VECTOR_TYPE) ? 128 :  \
562     (TARGET_E500_DOUBLE && TYPE_MODE (TYPE) == DFmode) ? 64 : \
563     ((TARGET_SPE && TREE_CODE (TYPE) == VECTOR_TYPE \
564      && SPE_VECTOR_MODE (TYPE_MODE (TYPE))) || (TARGET_PAIRED_FLOAT \
565         && TREE_CODE (TYPE) == VECTOR_TYPE \
566         && PAIRED_VECTOR_MODE (TYPE_MODE (TYPE)))) ? 64 : ALIGN)
567
568 /* Alignment of field after `int : 0' in a structure.  */
569 #define EMPTY_FIELD_BOUNDARY 32
570
571 /* Every structure's size must be a multiple of this.  */
572 #define STRUCTURE_SIZE_BOUNDARY 8
573
574 /* Return 1 if a structure or array containing FIELD should be
575    accessed using `BLKMODE'.
576
577    For the SPE, simd types are V2SI, and gcc can be tempted to put the
578    entire thing in a DI and use subregs to access the internals.
579    store_bit_field() will force (subreg:DI (reg:V2SI x))'s to the
580    back-end.  Because a single GPR can hold a V2SI, but not a DI, the
581    best thing to do is set structs to BLKmode and avoid Severe Tire
582    Damage.
583
584    On e500 v2, DF and DI modes suffer from the same anomaly.  DF can
585    fit into 1, whereas DI still needs two.  */
586 #define MEMBER_TYPE_FORCES_BLK(FIELD, MODE) \
587   ((TARGET_SPE && TREE_CODE (TREE_TYPE (FIELD)) == VECTOR_TYPE) \
588    || (TARGET_E500_DOUBLE && (MODE) == DFmode))
589
590 /* A bit-field declared as `int' forces `int' alignment for the struct.  */
591 #define PCC_BITFIELD_TYPE_MATTERS 1
592
593 /* Make strings word-aligned so strcpy from constants will be faster.
594    Make vector constants quadword aligned.  */
595 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                           \
596   (TREE_CODE (EXP) == STRING_CST                                 \
597    && (ALIGN) < BITS_PER_WORD                                    \
598    ? BITS_PER_WORD                                               \
599    : (ALIGN))
600
601 /* Make arrays of chars word-aligned for the same reasons.
602    Align vectors to 128 bits.  Align SPE vectors and E500 v2 doubles to
603    64 bits.  */
604 #define DATA_ALIGNMENT(TYPE, ALIGN)             \
605   (TREE_CODE (TYPE) == VECTOR_TYPE ? ((TARGET_SPE_ABI \
606    || TARGET_PAIRED_FLOAT) ? 64 : 128)  \
607    : (TARGET_E500_DOUBLE && TYPE_MODE (TYPE) == DFmode) ? 64 \
608    : TREE_CODE (TYPE) == ARRAY_TYPE             \
609    && TYPE_MODE (TREE_TYPE (TYPE)) == QImode    \
610    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
611
612 /* Nonzero if move instructions will actually fail to work
613    when given unaligned data.  */
614 #define STRICT_ALIGNMENT 0
615
616 /* Define this macro to be the value 1 if unaligned accesses have a cost
617    many times greater than aligned accesses, for example if they are
618    emulated in a trap handler.  */
619 #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN)                              \
620   (STRICT_ALIGNMENT                                                     \
621    || (((MODE) == SFmode || (MODE) == DFmode || (MODE) == TFmode        \
622         || (MODE) == DDmode || (MODE) == TDmode                         \
623         || (MODE) == DImode)                                            \
624        && (ALIGN) < 32))
625 \f
626 /* Standard register usage.  */
627
628 /* Number of actual hardware registers.
629    The hardware registers are assigned numbers for the compiler
630    from 0 to just below FIRST_PSEUDO_REGISTER.
631    All registers that the compiler knows about must be given numbers,
632    even those that are not normally considered general registers.
633
634    RS/6000 has 32 fixed-point registers, 32 floating-point registers,
635    an MQ register, a count register, a link register, and 8 condition
636    register fields, which we view here as separate registers.  AltiVec
637    adds 32 vector registers and a VRsave register.
638
639    In addition, the difference between the frame and argument pointers is
640    a function of the number of registers saved, so we need to have a
641    register for AP that will later be eliminated in favor of SP or FP.
642    This is a normal register, but it is fixed.
643
644    We also create a pseudo register for float/int conversions, that will
645    really represent the memory location used.  It is represented here as
646    a register, in order to work around problems in allocating stack storage
647    in inline functions.
648
649    Another pseudo (not included in DWARF_FRAME_REGISTERS) is soft frame
650    pointer, which is eventually eliminated in favor of SP or FP.  */
651
652 #define FIRST_PSEUDO_REGISTER 114
653
654 /* This must be included for pre gcc 3.0 glibc compatibility.  */
655 #define PRE_GCC3_DWARF_FRAME_REGISTERS 77
656
657 /* Add 32 dwarf columns for synthetic SPE registers.  */
658 #define DWARF_FRAME_REGISTERS ((FIRST_PSEUDO_REGISTER - 1) + 32)
659
660 /* The SPE has an additional 32 synthetic registers, with DWARF debug
661    info numbering for these registers starting at 1200.  While eh_frame
662    register numbering need not be the same as the debug info numbering,
663    we choose to number these regs for eh_frame at 1200 too.  This allows
664    future versions of the rs6000 backend to add hard registers and
665    continue to use the gcc hard register numbering for eh_frame.  If the
666    extra SPE registers in eh_frame were numbered starting from the
667    current value of FIRST_PSEUDO_REGISTER, then if FIRST_PSEUDO_REGISTER
668    changed we'd need to introduce a mapping in DWARF_FRAME_REGNUM to
669    avoid invalidating older SPE eh_frame info.
670
671    We must map them here to avoid huge unwinder tables mostly consisting
672    of unused space.  */
673 #define DWARF_REG_TO_UNWIND_COLUMN(r) \
674   ((r) > 1200 ? ((r) - 1200 + FIRST_PSEUDO_REGISTER - 1) : (r))
675
676 /* Use standard DWARF numbering for DWARF debugging information.  */
677 #define DBX_REGISTER_NUMBER(REGNO) rs6000_dbx_register_number (REGNO)
678
679 /* Use gcc hard register numbering for eh_frame.  */
680 #define DWARF_FRAME_REGNUM(REGNO) (REGNO)
681
682 /* Map register numbers held in the call frame info that gcc has
683    collected using DWARF_FRAME_REGNUM to those that should be output in
684    .debug_frame and .eh_frame.  We continue to use gcc hard reg numbers
685    for .eh_frame, but use the numbers mandated by the various ABIs for
686    .debug_frame.  rs6000_emit_prologue has translated any combination of
687    CR2, CR3, CR4 saves to a save of CR2.  The actual code emitted saves
688    the whole of CR, so we map CR2_REGNO to the DWARF reg for CR.  */
689 #define DWARF2_FRAME_REG_OUT(REGNO, FOR_EH)     \
690   ((FOR_EH) ? (REGNO)                           \
691    : (REGNO) == CR2_REGNO ? 64                  \
692    : DBX_REGISTER_NUMBER (REGNO))
693
694 /* 1 for registers that have pervasive standard uses
695    and are not available for the register allocator.
696
697    On RS/6000, r1 is used for the stack.  On Darwin, r2 is available
698    as a local register; for all other OS's r2 is the TOC pointer.
699
700    cr5 is not supposed to be used.
701
702    On System V implementations, r13 is fixed and not available for use.  */
703
704 #define FIXED_REGISTERS  \
705   {0, 1, FIXED_R2, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, FIXED_R13, 0, 0, \
706    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
707    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
708    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
709    0, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0, 0, 1,          \
710    /* AltiVec registers.  */                       \
711    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
712    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
713    1, 1                                            \
714    , 1, 1, 1                                       \
715 }
716
717 /* 1 for registers not available across function calls.
718    These must include the FIXED_REGISTERS and also any
719    registers that can be used without being saved.
720    The latter must include the registers where values are returned
721    and the register where structure-value addresses are passed.
722    Aside from that, you can include as many other registers as you like.  */
723
724 #define CALL_USED_REGISTERS  \
725   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
726    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
727    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
728    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
729    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
730    /* AltiVec registers.  */                       \
731    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
732    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
733    1, 1                                            \
734    , 1, 1, 1                                       \
735 }
736
737 /* Like `CALL_USED_REGISTERS' except this macro doesn't require that
738    the entire set of `FIXED_REGISTERS' be included.
739    (`CALL_USED_REGISTERS' must be a superset of `FIXED_REGISTERS').
740    This macro is optional.  If not specified, it defaults to the value
741    of `CALL_USED_REGISTERS'.  */
742
743 #define CALL_REALLY_USED_REGISTERS  \
744   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
745    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
746    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
747    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
748    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
749    /* AltiVec registers.  */                       \
750    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
751    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
752    0, 0                                            \
753    , 0, 0, 0                                       \
754 }
755
756 #define TOTAL_ALTIVEC_REGS      (LAST_ALTIVEC_REGNO - FIRST_ALTIVEC_REGNO + 1)
757
758 #define FIRST_SAVED_ALTIVEC_REGNO (FIRST_ALTIVEC_REGNO+20)
759 #define FIRST_SAVED_FP_REGNO    (14+32)
760 #define FIRST_SAVED_GP_REGNO 13
761
762 /* List the order in which to allocate registers.  Each register must be
763    listed once, even those in FIXED_REGISTERS.
764
765    We allocate in the following order:
766         fp0             (not saved or used for anything)
767         fp13 - fp2      (not saved; incoming fp arg registers)
768         fp1             (not saved; return value)
769         fp31 - fp14     (saved; order given to save least number)
770         cr7, cr6        (not saved or special)
771         cr1             (not saved, but used for FP operations)
772         cr0             (not saved, but used for arithmetic operations)
773         cr4, cr3, cr2   (saved)
774         r0              (not saved; cannot be base reg)
775         r9              (not saved; best for TImode)
776         r11, r10, r8-r4 (not saved; highest used first to make less conflict)
777         r3              (not saved; return value register)
778         r31 - r13       (saved; order given to save least number)
779         r12             (not saved; if used for DImode or DFmode would use r13)
780         mq              (not saved; best to use it if we can)
781         ctr             (not saved; when we have the choice ctr is better)
782         lr              (saved)
783         cr5, r1, r2, ap, xer (fixed)
784         v0 - v1         (not saved or used for anything)
785         v13 - v3        (not saved; incoming vector arg registers)
786         v2              (not saved; incoming vector arg reg; return value)
787         v19 - v14       (not saved or used for anything)
788         v31 - v20       (saved; order given to save least number)
789         vrsave, vscr    (fixed)
790         spe_acc, spefscr (fixed)
791         sfp             (fixed)
792 */
793
794 #if FIXED_R2 == 1
795 #define MAYBE_R2_AVAILABLE
796 #define MAYBE_R2_FIXED 2,
797 #else
798 #define MAYBE_R2_AVAILABLE 2,
799 #define MAYBE_R2_FIXED
800 #endif
801
802 #define REG_ALLOC_ORDER                                         \
803   {32,                                                          \
804    45, 44, 43, 42, 41, 40, 39, 38, 37, 36, 35, 34,              \
805    33,                                                          \
806    63, 62, 61, 60, 59, 58, 57, 56, 55, 54, 53, 52, 51,          \
807    50, 49, 48, 47, 46,                                          \
808    75, 74, 69, 68, 72, 71, 70,                                  \
809    0, MAYBE_R2_AVAILABLE                                        \
810    9, 11, 10, 8, 7, 6, 5, 4,                                    \
811    3,                                                           \
812    31, 30, 29, 28, 27, 26, 25, 24, 23, 22, 21, 20, 19,          \
813    18, 17, 16, 15, 14, 13, 12,                                  \
814    64, 66, 65,                                                  \
815    73, 1, MAYBE_R2_FIXED 67, 76,                                \
816    /* AltiVec registers.  */                                    \
817    77, 78,                                                      \
818    90, 89, 88, 87, 86, 85, 84, 83, 82, 81, 80,                  \
819    79,                                                          \
820    96, 95, 94, 93, 92, 91,                                      \
821    108, 107, 106, 105, 104, 103, 102, 101, 100, 99, 98, 97,     \
822    109, 110,                                                    \
823    111, 112, 113                                                \
824 }
825
826 /* True if register is floating-point.  */
827 #define FP_REGNO_P(N) ((N) >= 32 && (N) <= 63)
828
829 /* True if register is a condition register.  */
830 #define CR_REGNO_P(N) ((N) >= CR0_REGNO && (N) <= CR7_REGNO)
831
832 /* True if register is a condition register, but not cr0.  */
833 #define CR_REGNO_NOT_CR0_P(N) ((N) >= CR1_REGNO && (N) <= CR7_REGNO)
834
835 /* True if register is an integer register.  */
836 #define INT_REGNO_P(N) \
837   ((N) <= 31 || (N) == ARG_POINTER_REGNUM || (N) == FRAME_POINTER_REGNUM)
838
839 /* SPE SIMD registers are just the GPRs.  */
840 #define SPE_SIMD_REGNO_P(N) ((N) <= 31)
841
842 /* PAIRED SIMD registers are just the FPRs.  */
843 #define PAIRED_SIMD_REGNO_P(N) ((N) >= 32 && (N) <= 63)
844
845 /* True if register is the XER register.  */
846 #define XER_REGNO_P(N) ((N) == XER_REGNO)
847
848 /* True if register is an AltiVec register.  */
849 #define ALTIVEC_REGNO_P(N) ((N) >= FIRST_ALTIVEC_REGNO && (N) <= LAST_ALTIVEC_REGNO)
850
851 /* Return number of consecutive hard regs needed starting at reg REGNO
852    to hold something of mode MODE.  */
853
854 #define HARD_REGNO_NREGS(REGNO, MODE) rs6000_hard_regno_nregs ((REGNO), (MODE))
855
856 #define HARD_REGNO_CALL_PART_CLOBBERED(REGNO, MODE)     \
857   ((TARGET_32BIT && TARGET_POWERPC64                    \
858     && (GET_MODE_SIZE (MODE) > 4)  \
859     && INT_REGNO_P (REGNO)) ? 1 : 0)
860
861 #define ALTIVEC_VECTOR_MODE(MODE)       \
862          ((MODE) == V16QImode           \
863           || (MODE) == V8HImode         \
864           || (MODE) == V4SFmode         \
865           || (MODE) == V4SImode)
866
867 #define SPE_VECTOR_MODE(MODE)           \
868         ((MODE) == V4HImode             \
869          || (MODE) == V2SFmode          \
870          || (MODE) == V1DImode          \
871          || (MODE) == V2SImode)
872
873 #define PAIRED_VECTOR_MODE(MODE)        \
874          ((MODE) == V2SFmode)            
875
876 #define UNITS_PER_SIMD_WORD                                          \
877         (TARGET_ALTIVEC ? UNITS_PER_ALTIVEC_WORD                     \
878          : (TARGET_SPE ? UNITS_PER_SPE_WORD : (TARGET_PAIRED_FLOAT ? \
879          UNITS_PER_PAIRED_WORD : UNITS_PER_WORD)))
880
881 /* Value is TRUE if hard register REGNO can hold a value of
882    machine-mode MODE.  */
883 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
884   rs6000_hard_regno_mode_ok_p[(int)(MODE)][REGNO]
885
886 /* Value is 1 if it is a good idea to tie two pseudo registers
887    when one has mode MODE1 and one has mode MODE2.
888    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
889    for any hard reg, then this must be 0 for correct output.  */
890 #define MODES_TIEABLE_P(MODE1, MODE2) \
891   (SCALAR_FLOAT_MODE_P (MODE1)                  \
892    ? SCALAR_FLOAT_MODE_P (MODE2)                \
893    : SCALAR_FLOAT_MODE_P (MODE2)                \
894    ? SCALAR_FLOAT_MODE_P (MODE1)                \
895    : GET_MODE_CLASS (MODE1) == MODE_CC          \
896    ? GET_MODE_CLASS (MODE2) == MODE_CC          \
897    : GET_MODE_CLASS (MODE2) == MODE_CC          \
898    ? GET_MODE_CLASS (MODE1) == MODE_CC          \
899    : SPE_VECTOR_MODE (MODE1)                    \
900    ? SPE_VECTOR_MODE (MODE2)                    \
901    : SPE_VECTOR_MODE (MODE2)                    \
902    ? SPE_VECTOR_MODE (MODE1)                    \
903    : ALTIVEC_VECTOR_MODE (MODE1)                \
904    ? ALTIVEC_VECTOR_MODE (MODE2)                \
905    : ALTIVEC_VECTOR_MODE (MODE2)                \
906    ? ALTIVEC_VECTOR_MODE (MODE1)                \
907    : 1)
908
909 /* Post-reload, we can't use any new AltiVec registers, as we already
910    emitted the vrsave mask.  */
911
912 #define HARD_REGNO_RENAME_OK(SRC, DST) \
913   (! ALTIVEC_REGNO_P (DST) || df_regs_ever_live_p (DST))
914
915 /* A C expression returning the cost of moving data from a register of class
916    CLASS1 to one of CLASS2.  */
917
918 #define REGISTER_MOVE_COST rs6000_register_move_cost
919
920 /* A C expressions returning the cost of moving data of MODE from a register to
921    or from memory.  */
922
923 #define MEMORY_MOVE_COST rs6000_memory_move_cost
924
925 /* Specify the cost of a branch insn; roughly the number of extra insns that
926    should be added to avoid a branch.
927
928    Set this to 3 on the RS/6000 since that is roughly the average cost of an
929    unscheduled conditional branch.  */
930
931 #define BRANCH_COST 3
932
933 /* Override BRANCH_COST heuristic which empirically produces worse
934    performance for removing short circuiting from the logical ops.  */
935
936 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
937
938 /* A fixed register used at epilogue generation to address SPE registers
939    with negative offsets.  The 64-bit load/store instructions on the SPE
940    only take positive offsets (and small ones at that), so we need to
941    reserve a register for consing up negative offsets.  */
942
943 #define FIXED_SCRATCH 0
944
945 /* Define this macro to change register usage conditional on target
946    flags.  */
947
948 #define CONDITIONAL_REGISTER_USAGE rs6000_conditional_register_usage ()
949
950 /* Specify the registers used for certain standard purposes.
951    The values of these macros are register numbers.  */
952
953 /* RS/6000 pc isn't overloaded on a register that the compiler knows about.  */
954 /* #define PC_REGNUM  */
955
956 /* Register to use for pushing function arguments.  */
957 #define STACK_POINTER_REGNUM 1
958
959 /* Base register for access to local variables of the function.  */
960 #define HARD_FRAME_POINTER_REGNUM 31
961
962 /* Base register for access to local variables of the function.  */
963 #define FRAME_POINTER_REGNUM 113
964
965 /* Value should be nonzero if functions must have frame pointers.
966    Zero means the frame pointer need not be set up (and parms
967    may be accessed via the stack pointer) in functions that seem suitable.
968    This is computed in `reload', in reload1.c.  */
969 #define FRAME_POINTER_REQUIRED 0
970
971 /* Base register for access to arguments of the function.  */
972 #define ARG_POINTER_REGNUM 67
973
974 /* Place to put static chain when calling a function that requires it.  */
975 #define STATIC_CHAIN_REGNUM 11
976
977 \f
978 /* Define the classes of registers for register constraints in the
979    machine description.  Also define ranges of constants.
980
981    One of the classes must always be named ALL_REGS and include all hard regs.
982    If there is more than one class, another class must be named NO_REGS
983    and contain no registers.
984
985    The name GENERAL_REGS must be the name of a class (or an alias for
986    another name such as ALL_REGS).  This is the class of registers
987    that is allowed by "g" or "r" in a register constraint.
988    Also, registers outside this class are allocated only when
989    instructions express preferences for them.
990
991    The classes must be numbered in nondecreasing order; that is,
992    a larger-numbered class must never be contained completely
993    in a smaller-numbered class.
994
995    For any two classes, it is very desirable that there be another
996    class that represents their union.  */
997
998 /* The RS/6000 has three types of registers, fixed-point, floating-point,
999    and condition registers, plus three special registers, MQ, CTR, and the
1000    link register.  AltiVec adds a vector register class.
1001
1002    However, r0 is special in that it cannot be used as a base register.
1003    So make a class for registers valid as base registers.
1004
1005    Also, cr0 is the only condition code register that can be used in
1006    arithmetic insns, so make a separate class for it.  */
1007
1008 enum reg_class
1009 {
1010   NO_REGS,
1011   BASE_REGS,
1012   GENERAL_REGS,
1013   FLOAT_REGS,
1014   ALTIVEC_REGS,
1015   VRSAVE_REGS,
1016   VSCR_REGS,
1017   SPE_ACC_REGS,
1018   SPEFSCR_REGS,
1019   NON_SPECIAL_REGS,
1020   MQ_REGS,
1021   LINK_REGS,
1022   CTR_REGS,
1023   LINK_OR_CTR_REGS,
1024   SPECIAL_REGS,
1025   SPEC_OR_GEN_REGS,
1026   CR0_REGS,
1027   CR_REGS,
1028   NON_FLOAT_REGS,
1029   XER_REGS,
1030   ALL_REGS,
1031   LIM_REG_CLASSES
1032 };
1033
1034 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1035
1036 /* Give names of register classes as strings for dump file.  */
1037
1038 #define REG_CLASS_NAMES                                                 \
1039 {                                                                       \
1040   "NO_REGS",                                                            \
1041   "BASE_REGS",                                                          \
1042   "GENERAL_REGS",                                                       \
1043   "FLOAT_REGS",                                                         \
1044   "ALTIVEC_REGS",                                                       \
1045   "VRSAVE_REGS",                                                        \
1046   "VSCR_REGS",                                                          \
1047   "SPE_ACC_REGS",                                                       \
1048   "SPEFSCR_REGS",                                                       \
1049   "NON_SPECIAL_REGS",                                                   \
1050   "MQ_REGS",                                                            \
1051   "LINK_REGS",                                                          \
1052   "CTR_REGS",                                                           \
1053   "LINK_OR_CTR_REGS",                                                   \
1054   "SPECIAL_REGS",                                                       \
1055   "SPEC_OR_GEN_REGS",                                                   \
1056   "CR0_REGS",                                                           \
1057   "CR_REGS",                                                            \
1058   "NON_FLOAT_REGS",                                                     \
1059   "XER_REGS",                                                           \
1060   "ALL_REGS"                                                            \
1061 }
1062
1063 /* Define which registers fit in which classes.
1064    This is an initializer for a vector of HARD_REG_SET
1065    of length N_REG_CLASSES.  */
1066
1067 #define REG_CLASS_CONTENTS                                                   \
1068 {                                                                            \
1069   { 0x00000000, 0x00000000, 0x00000000, 0x00000000 }, /* NO_REGS */          \
1070   { 0xfffffffe, 0x00000000, 0x00000008, 0x00020000 }, /* BASE_REGS */        \
1071   { 0xffffffff, 0x00000000, 0x00000008, 0x00020000 }, /* GENERAL_REGS */     \
1072   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000 }, /* FLOAT_REGS */       \
1073   { 0x00000000, 0x00000000, 0xffffe000, 0x00001fff }, /* ALTIVEC_REGS */     \
1074   { 0x00000000, 0x00000000, 0x00000000, 0x00002000 }, /* VRSAVE_REGS */      \
1075   { 0x00000000, 0x00000000, 0x00000000, 0x00004000 }, /* VSCR_REGS */        \
1076   { 0x00000000, 0x00000000, 0x00000000, 0x00008000 }, /* SPE_ACC_REGS */     \
1077   { 0x00000000, 0x00000000, 0x00000000, 0x00010000 }, /* SPEFSCR_REGS */     \
1078   { 0xffffffff, 0xffffffff, 0x00000008, 0x00020000 }, /* NON_SPECIAL_REGS */ \
1079   { 0x00000000, 0x00000000, 0x00000001, 0x00000000 }, /* MQ_REGS */          \
1080   { 0x00000000, 0x00000000, 0x00000002, 0x00000000 }, /* LINK_REGS */        \
1081   { 0x00000000, 0x00000000, 0x00000004, 0x00000000 }, /* CTR_REGS */         \
1082   { 0x00000000, 0x00000000, 0x00000006, 0x00000000 }, /* LINK_OR_CTR_REGS */ \
1083   { 0x00000000, 0x00000000, 0x00000007, 0x00002000 }, /* SPECIAL_REGS */     \
1084   { 0xffffffff, 0x00000000, 0x0000000f, 0x00022000 }, /* SPEC_OR_GEN_REGS */ \
1085   { 0x00000000, 0x00000000, 0x00000010, 0x00000000 }, /* CR0_REGS */         \
1086   { 0x00000000, 0x00000000, 0x00000ff0, 0x00000000 }, /* CR_REGS */          \
1087   { 0xffffffff, 0x00000000, 0x0000efff, 0x00020000 }, /* NON_FLOAT_REGS */   \
1088   { 0x00000000, 0x00000000, 0x00001000, 0x00000000 }, /* XER_REGS */         \
1089   { 0xffffffff, 0xffffffff, 0xffffffff, 0x0003ffff }  /* ALL_REGS */         \
1090 }
1091
1092 /* The same information, inverted:
1093    Return the class number of the smallest class containing
1094    reg number REGNO.  This could be a conditional expression
1095    or could index an array.  */
1096
1097 #define REGNO_REG_CLASS(REGNO)                  \
1098  ((REGNO) == 0 ? GENERAL_REGS                   \
1099   : (REGNO) < 32 ? BASE_REGS                    \
1100   : FP_REGNO_P (REGNO) ? FLOAT_REGS             \
1101   : ALTIVEC_REGNO_P (REGNO) ? ALTIVEC_REGS      \
1102   : (REGNO) == CR0_REGNO ? CR0_REGS             \
1103   : CR_REGNO_P (REGNO) ? CR_REGS                \
1104   : (REGNO) == MQ_REGNO ? MQ_REGS               \
1105   : (REGNO) == LR_REGNO ? LINK_REGS     \
1106   : (REGNO) == CTR_REGNO ? CTR_REGS     \
1107   : (REGNO) == ARG_POINTER_REGNUM ? BASE_REGS   \
1108   : (REGNO) == XER_REGNO ? XER_REGS             \
1109   : (REGNO) == VRSAVE_REGNO ? VRSAVE_REGS       \
1110   : (REGNO) == VSCR_REGNO ? VRSAVE_REGS         \
1111   : (REGNO) == SPE_ACC_REGNO ? SPE_ACC_REGS     \
1112   : (REGNO) == SPEFSCR_REGNO ? SPEFSCR_REGS     \
1113   : (REGNO) == FRAME_POINTER_REGNUM ? BASE_REGS \
1114   : NO_REGS)
1115
1116 /* The class value for index registers, and the one for base regs.  */
1117 #define INDEX_REG_CLASS GENERAL_REGS
1118 #define BASE_REG_CLASS BASE_REGS
1119
1120 /* Given an rtx X being reloaded into a reg required to be
1121    in class CLASS, return the class of reg to actually use.
1122    In general this is just CLASS; but on some machines
1123    in some cases it is preferable to use a more restrictive class.
1124
1125    On the RS/6000, we have to return NO_REGS when we want to reload a
1126    floating-point CONST_DOUBLE to force it to be copied to memory.
1127
1128    We also don't want to reload integer values into floating-point
1129    registers if we can at all help it.  In fact, this can
1130    cause reload to die, if it tries to generate a reload of CTR
1131    into a FP register and discovers it doesn't have the memory location
1132    required.
1133
1134    ??? Would it be a good idea to have reload do the converse, that is
1135    try to reload floating modes into FP registers if possible?
1136  */
1137
1138 #define PREFERRED_RELOAD_CLASS(X,CLASS)                 \
1139   ((CONSTANT_P (X)                                      \
1140     && reg_classes_intersect_p ((CLASS), FLOAT_REGS))   \
1141    ? NO_REGS                                            \
1142    : (GET_MODE_CLASS (GET_MODE (X)) == MODE_INT         \
1143       && (CLASS) == NON_SPECIAL_REGS)                   \
1144    ? GENERAL_REGS                                       \
1145    : (CLASS))
1146
1147 /* Return the register class of a scratch register needed to copy IN into
1148    or out of a register in CLASS in MODE.  If it can be done directly,
1149    NO_REGS is returned.  */
1150
1151 #define SECONDARY_RELOAD_CLASS(CLASS,MODE,IN) \
1152   rs6000_secondary_reload_class (CLASS, MODE, IN)
1153
1154 /* If we are copying between FP or AltiVec registers and anything
1155    else, we need a memory location.  The exception is when we are
1156    targeting ppc64 and the move to/from fpr to gpr instructions
1157    are available.*/
1158
1159 #define SECONDARY_MEMORY_NEEDED(CLASS1,CLASS2,MODE)                     \
1160  ((CLASS1) != (CLASS2) && (((CLASS1) == FLOAT_REGS                      \
1161                             && (!TARGET_MFPGPR || !TARGET_POWERPC64     \
1162                                 || ((MODE != DFmode)                    \
1163                                     && (MODE != DDmode)                 \
1164                                     && (MODE != DImode))))              \
1165                            || ((CLASS2) == FLOAT_REGS                   \
1166                                && (!TARGET_MFPGPR || !TARGET_POWERPC64  \
1167                                    || ((MODE != DFmode)                 \
1168                                        && (MODE != DDmode)              \
1169                                        && (MODE != DImode))))           \
1170                            || (CLASS1) == ALTIVEC_REGS                  \
1171                            || (CLASS2) == ALTIVEC_REGS))
1172
1173 /* Return the maximum number of consecutive registers
1174    needed to represent mode MODE in a register of class CLASS.
1175
1176    On RS/6000, this is the size of MODE in words,
1177    except in the FP regs, where a single reg is enough for two words.  */
1178 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
1179  (((CLASS) == FLOAT_REGS)                                               \
1180   ? ((GET_MODE_SIZE (MODE) + UNITS_PER_FP_WORD - 1) / UNITS_PER_FP_WORD) \
1181   : (TARGET_E500_DOUBLE && (CLASS) == GENERAL_REGS && (MODE) == DFmode) \
1182   ? 1                                                                   \
1183   : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
1184
1185 /* Return nonzero if for CLASS a mode change from FROM to TO is invalid.  */
1186
1187 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)                       \
1188   (GET_MODE_SIZE (FROM) != GET_MODE_SIZE (TO)                           \
1189    ? ((GET_MODE_SIZE (FROM) < 8 || GET_MODE_SIZE (TO) < 8               \
1190        || TARGET_IEEEQUAD)                                              \
1191       && reg_classes_intersect_p (FLOAT_REGS, CLASS))                   \
1192    : (((TARGET_E500_DOUBLE                                              \
1193         && ((((TO) == DFmode) + ((FROM) == DFmode)) == 1                \
1194             || (((TO) == TFmode) + ((FROM) == TFmode)) == 1             \
1195             || (((TO) == DImode) + ((FROM) == DImode)) == 1))           \
1196        || (TARGET_SPE                                                   \
1197            && (SPE_VECTOR_MODE (FROM) + SPE_VECTOR_MODE (TO)) == 1))    \
1198       && reg_classes_intersect_p (GENERAL_REGS, CLASS)))
1199
1200 /* Stack layout; function entry, exit and calling.  */
1201
1202 /* Enumeration to give which calling sequence to use.  */
1203 enum rs6000_abi {
1204   ABI_NONE,
1205   ABI_AIX,                      /* IBM's AIX */
1206   ABI_V4,                       /* System V.4/eabi */
1207   ABI_DARWIN                    /* Apple's Darwin (OS X kernel) */
1208 };
1209
1210 extern enum rs6000_abi rs6000_current_abi;      /* available for use by subtarget */
1211
1212 /* Define this if pushing a word on the stack
1213    makes the stack pointer a smaller address.  */
1214 #define STACK_GROWS_DOWNWARD
1215
1216 /* Offsets recorded in opcodes are a multiple of this alignment factor.  */
1217 #define DWARF_CIE_DATA_ALIGNMENT (-((int) (TARGET_32BIT ? 4 : 8)))
1218
1219 /* Define this to nonzero if the nominal address of the stack frame
1220    is at the high-address end of the local variables;
1221    that is, each additional local variable allocated
1222    goes at a more negative offset in the frame.
1223
1224    On the RS/6000, we grow upwards, from the area after the outgoing
1225    arguments.  */
1226 #define FRAME_GROWS_DOWNWARD (flag_stack_protect != 0)
1227
1228 /* Size of the outgoing register save area */
1229 #define RS6000_REG_SAVE ((DEFAULT_ABI == ABI_AIX                        \
1230                           || DEFAULT_ABI == ABI_DARWIN)                 \
1231                          ? (TARGET_64BIT ? 64 : 32)                     \
1232                          : 0)
1233
1234 /* Size of the fixed area on the stack */
1235 #define RS6000_SAVE_AREA \
1236   (((DEFAULT_ABI == ABI_AIX || DEFAULT_ABI == ABI_DARWIN) ? 24 : 8)     \
1237    << (TARGET_64BIT ? 1 : 0))
1238
1239 /* MEM representing address to save the TOC register */
1240 #define RS6000_SAVE_TOC gen_rtx_MEM (Pmode, \
1241                                      plus_constant (stack_pointer_rtx, \
1242                                                     (TARGET_32BIT ? 20 : 40)))
1243
1244 /* Align an address */
1245 #define RS6000_ALIGN(n,a) (((n) + (a) - 1) & ~((a) - 1))
1246
1247 /* Offset within stack frame to start allocating local variables at.
1248    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1249    first local allocated.  Otherwise, it is the offset to the BEGINNING
1250    of the first local allocated.
1251
1252    On the RS/6000, the frame pointer is the same as the stack pointer,
1253    except for dynamic allocations.  So we start after the fixed area and
1254    outgoing parameter area.  */
1255
1256 #define STARTING_FRAME_OFFSET                                           \
1257   (FRAME_GROWS_DOWNWARD                                                 \
1258    ? 0                                                                  \
1259    : (RS6000_ALIGN (current_function_outgoing_args_size,                \
1260                     TARGET_ALTIVEC ? 16 : 8)                            \
1261       + RS6000_SAVE_AREA))
1262
1263 /* Offset from the stack pointer register to an item dynamically
1264    allocated on the stack, e.g., by `alloca'.
1265
1266    The default value for this macro is `STACK_POINTER_OFFSET' plus the
1267    length of the outgoing arguments.  The default is correct for most
1268    machines.  See `function.c' for details.  */
1269 #define STACK_DYNAMIC_OFFSET(FUNDECL)                                   \
1270   (RS6000_ALIGN (current_function_outgoing_args_size,                   \
1271                  TARGET_ALTIVEC ? 16 : 8)                               \
1272    + (STACK_POINTER_OFFSET))
1273
1274 /* If we generate an insn to push BYTES bytes,
1275    this says how many the stack pointer really advances by.
1276    On RS/6000, don't define this because there are no push insns.  */
1277 /*  #define PUSH_ROUNDING(BYTES) */
1278
1279 /* Offset of first parameter from the argument pointer register value.
1280    On the RS/6000, we define the argument pointer to the start of the fixed
1281    area.  */
1282 #define FIRST_PARM_OFFSET(FNDECL) RS6000_SAVE_AREA
1283
1284 /* Offset from the argument pointer register value to the top of
1285    stack.  This is different from FIRST_PARM_OFFSET because of the
1286    register save area.  */
1287 #define ARG_POINTER_CFA_OFFSET(FNDECL) 0
1288
1289 /* Define this if stack space is still allocated for a parameter passed
1290    in a register.  The value is the number of bytes allocated to this
1291    area.  */
1292 #define REG_PARM_STACK_SPACE(FNDECL)    RS6000_REG_SAVE
1293
1294 /* Define this if the above stack space is to be considered part of the
1295    space allocated by the caller.  */
1296 #define OUTGOING_REG_PARM_STACK_SPACE 1
1297
1298 /* This is the difference between the logical top of stack and the actual sp.
1299
1300    For the RS/6000, sp points past the fixed area.  */
1301 #define STACK_POINTER_OFFSET RS6000_SAVE_AREA
1302
1303 /* Define this if the maximum size of all the outgoing args is to be
1304    accumulated and pushed during the prologue.  The amount can be
1305    found in the variable current_function_outgoing_args_size.  */
1306 #define ACCUMULATE_OUTGOING_ARGS 1
1307
1308 /* Value is the number of bytes of arguments automatically
1309    popped when returning from a subroutine call.
1310    FUNDECL is the declaration node of the function (as a tree),
1311    FUNTYPE is the data type of the function (as a tree),
1312    or for a library call it is an identifier node for the subroutine name.
1313    SIZE is the number of bytes of arguments passed on the stack.  */
1314
1315 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1316
1317 /* Define how to find the value returned by a function.
1318    VALTYPE is the data type of the value (as a tree).
1319    If the precise function being called is known, FUNC is its FUNCTION_DECL;
1320    otherwise, FUNC is 0.  */
1321
1322 #define FUNCTION_VALUE(VALTYPE, FUNC) rs6000_function_value ((VALTYPE), (FUNC))
1323
1324 /* Define how to find the value returned by a library function
1325    assuming the value has mode MODE.  */
1326
1327 #define LIBCALL_VALUE(MODE) rs6000_libcall_value ((MODE))
1328
1329 /* DRAFT_V4_STRUCT_RET defaults off.  */
1330 #define DRAFT_V4_STRUCT_RET 0
1331
1332 /* Let TARGET_RETURN_IN_MEMORY control what happens.  */
1333 #define DEFAULT_PCC_STRUCT_RETURN 0
1334
1335 /* Mode of stack savearea.
1336    FUNCTION is VOIDmode because calling convention maintains SP.
1337    BLOCK needs Pmode for SP.
1338    NONLOCAL needs twice Pmode to maintain both backchain and SP.  */
1339 #define STACK_SAVEAREA_MODE(LEVEL)      \
1340   (LEVEL == SAVE_FUNCTION ? VOIDmode    \
1341   : LEVEL == SAVE_NONLOCAL ? (TARGET_32BIT ? DImode : TImode) : Pmode)
1342
1343 /* Minimum and maximum general purpose registers used to hold arguments.  */
1344 #define GP_ARG_MIN_REG 3
1345 #define GP_ARG_MAX_REG 10
1346 #define GP_ARG_NUM_REG (GP_ARG_MAX_REG - GP_ARG_MIN_REG + 1)
1347
1348 /* Minimum and maximum floating point registers used to hold arguments.  */
1349 #define FP_ARG_MIN_REG 33
1350 #define FP_ARG_AIX_MAX_REG 45
1351 #define FP_ARG_V4_MAX_REG  40
1352 #define FP_ARG_MAX_REG ((DEFAULT_ABI == ABI_AIX                         \
1353                          || DEFAULT_ABI == ABI_DARWIN)                  \
1354                         ? FP_ARG_AIX_MAX_REG : FP_ARG_V4_MAX_REG)
1355 #define FP_ARG_NUM_REG (FP_ARG_MAX_REG - FP_ARG_MIN_REG + 1)
1356
1357 /* Minimum and maximum AltiVec registers used to hold arguments.  */
1358 #define ALTIVEC_ARG_MIN_REG (FIRST_ALTIVEC_REGNO + 2)
1359 #define ALTIVEC_ARG_MAX_REG (ALTIVEC_ARG_MIN_REG + 11)
1360 #define ALTIVEC_ARG_NUM_REG (ALTIVEC_ARG_MAX_REG - ALTIVEC_ARG_MIN_REG + 1)
1361
1362 /* Return registers */
1363 #define GP_ARG_RETURN GP_ARG_MIN_REG
1364 #define FP_ARG_RETURN FP_ARG_MIN_REG
1365 #define ALTIVEC_ARG_RETURN (FIRST_ALTIVEC_REGNO + 2)
1366
1367 /* Flags for the call/call_value rtl operations set up by function_arg */
1368 #define CALL_NORMAL             0x00000000      /* no special processing */
1369 /* Bits in 0x00000001 are unused.  */
1370 #define CALL_V4_CLEAR_FP_ARGS   0x00000002      /* V.4, no FP args passed */
1371 #define CALL_V4_SET_FP_ARGS     0x00000004      /* V.4, FP args were passed */
1372 #define CALL_LONG               0x00000008      /* always call indirect */
1373 #define CALL_LIBCALL            0x00000010      /* libcall */
1374
1375 /* We don't have prologue and epilogue functions to save/restore
1376    everything for most ABIs.  */
1377 #define WORLD_SAVE_P(INFO) 0
1378
1379 /* 1 if N is a possible register number for a function value
1380    as seen by the caller.
1381
1382    On RS/6000, this is r3, fp1, and v2 (for AltiVec).  */
1383 #define FUNCTION_VALUE_REGNO_P(N)                                       \
1384   ((N) == GP_ARG_RETURN                                                 \
1385    || ((N) == FP_ARG_RETURN && TARGET_HARD_FLOAT && TARGET_FPRS)        \
1386    || ((N) == ALTIVEC_ARG_RETURN && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI))
1387
1388 /* 1 if N is a possible register number for function argument passing.
1389    On RS/6000, these are r3-r10 and fp1-fp13.
1390    On AltiVec, v2 - v13 are used for passing vectors.  */
1391 #define FUNCTION_ARG_REGNO_P(N)                                         \
1392   ((unsigned) (N) - GP_ARG_MIN_REG < GP_ARG_NUM_REG                     \
1393    || ((unsigned) (N) - ALTIVEC_ARG_MIN_REG < ALTIVEC_ARG_NUM_REG       \
1394        && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI)                         \
1395    || ((unsigned) (N) - FP_ARG_MIN_REG < FP_ARG_NUM_REG                 \
1396        && TARGET_HARD_FLOAT && TARGET_FPRS))
1397 \f
1398 /* Define a data type for recording info about an argument list
1399    during the scan of that argument list.  This data type should
1400    hold all necessary information about the function itself
1401    and about the args processed so far, enough to enable macros
1402    such as FUNCTION_ARG to determine where the next arg should go.
1403
1404    On the RS/6000, this is a structure.  The first element is the number of
1405    total argument words, the second is used to store the next
1406    floating-point register number, and the third says how many more args we
1407    have prototype types for.
1408
1409    For ABI_V4, we treat these slightly differently -- `sysv_gregno' is
1410    the next available GP register, `fregno' is the next available FP
1411    register, and `words' is the number of words used on the stack.
1412
1413    The varargs/stdarg support requires that this structure's size
1414    be a multiple of sizeof(int).  */
1415
1416 typedef struct rs6000_args
1417 {
1418   int words;                    /* # words used for passing GP registers */
1419   int fregno;                   /* next available FP register */
1420   int vregno;                   /* next available AltiVec register */
1421   int nargs_prototype;          /* # args left in the current prototype */
1422   int prototype;                /* Whether a prototype was defined */
1423   int stdarg;                   /* Whether function is a stdarg function.  */
1424   int call_cookie;              /* Do special things for this call */
1425   int sysv_gregno;              /* next available GP register */
1426   int intoffset;                /* running offset in struct (darwin64) */
1427   int use_stack;                /* any part of struct on stack (darwin64) */
1428   int named;                    /* false for varargs params */
1429 } CUMULATIVE_ARGS;
1430
1431 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1432    for a call to a function whose data type is FNTYPE.
1433    For a library call, FNTYPE is 0.  */
1434
1435 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
1436   init_cumulative_args (&CUM, FNTYPE, LIBNAME, FALSE, FALSE, N_NAMED_ARGS)
1437
1438 /* Similar, but when scanning the definition of a procedure.  We always
1439    set NARGS_PROTOTYPE large so we never return an EXPR_LIST.  */
1440
1441 #define INIT_CUMULATIVE_INCOMING_ARGS(CUM, FNTYPE, LIBNAME) \
1442   init_cumulative_args (&CUM, FNTYPE, LIBNAME, TRUE, FALSE, 1000)
1443
1444 /* Like INIT_CUMULATIVE_ARGS' but only used for outgoing libcalls.  */
1445
1446 #define INIT_CUMULATIVE_LIBCALL_ARGS(CUM, MODE, LIBNAME) \
1447   init_cumulative_args (&CUM, NULL_TREE, LIBNAME, FALSE, TRUE, 0)
1448
1449 /* Update the data in CUM to advance over an argument
1450    of mode MODE and data type TYPE.
1451    (TYPE is null for libcalls where that information may not be available.)  */
1452
1453 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)    \
1454   function_arg_advance (&CUM, MODE, TYPE, NAMED, 0)
1455
1456 /* Determine where to put an argument to a function.
1457    Value is zero to push the argument on the stack,
1458    or a hard register in which to store the argument.
1459
1460    MODE is the argument's machine mode.
1461    TYPE is the data type of the argument (as a tree).
1462     This is null for libcalls where that information may
1463     not be available.
1464    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1465     the preceding args and about the function being called.
1466    NAMED is nonzero if this argument is a named parameter
1467     (otherwise it is an extra parameter matching an ellipsis).
1468
1469    On RS/6000 the first eight words of non-FP are normally in registers
1470    and the rest are pushed.  The first 13 FP args are in registers.
1471
1472    If this is floating-point and no prototype is specified, we use
1473    both an FP and integer register (or possibly FP reg and stack).  Library
1474    functions (when TYPE is zero) always have the proper types for args,
1475    so we can pass the FP value just in one register.  emit_library_function
1476    doesn't support EXPR_LIST anyway.  */
1477
1478 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1479   function_arg (&CUM, MODE, TYPE, NAMED)
1480
1481 /* If defined, a C expression which determines whether, and in which
1482    direction, to pad out an argument with extra space.  The value
1483    should be of type `enum direction': either `upward' to pad above
1484    the argument, `downward' to pad below, or `none' to inhibit
1485    padding.  */
1486
1487 #define FUNCTION_ARG_PADDING(MODE, TYPE) function_arg_padding (MODE, TYPE)
1488
1489 /* If defined, a C expression that gives the alignment boundary, in bits,
1490    of an argument with the specified mode and type.  If it is not defined,
1491    PARM_BOUNDARY is used for all arguments.  */
1492
1493 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
1494   function_arg_boundary (MODE, TYPE)
1495
1496 /* Implement `va_start' for varargs and stdarg.  */
1497 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
1498   rs6000_va_start (valist, nextarg)
1499
1500 #define PAD_VARARGS_DOWN \
1501    (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1502
1503 /* Output assembler code to FILE to increment profiler label # LABELNO
1504    for profiling a function entry.  */
1505
1506 #define FUNCTION_PROFILER(FILE, LABELNO)        \
1507   output_function_profiler ((FILE), (LABELNO));
1508
1509 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1510    the stack pointer does not matter. No definition is equivalent to
1511    always zero.
1512
1513    On the RS/6000, this is nonzero because we can restore the stack from
1514    its backpointer, which we maintain.  */
1515 #define EXIT_IGNORE_STACK       1
1516
1517 /* Define this macro as a C expression that is nonzero for registers
1518    that are used by the epilogue or the return' pattern.  The stack
1519    and frame pointer registers are already be assumed to be used as
1520    needed.  */
1521
1522 #define EPILOGUE_USES(REGNO)                                    \
1523   ((reload_completed && (REGNO) == LR_REGNO)                    \
1524    || (TARGET_ALTIVEC && (REGNO) == VRSAVE_REGNO)               \
1525    || (current_function_calls_eh_return                         \
1526        && TARGET_AIX                                            \
1527        && (REGNO) == 2))
1528
1529 \f
1530 /* TRAMPOLINE_TEMPLATE deleted */
1531
1532 /* Length in units of the trampoline for entering a nested function.  */
1533
1534 #define TRAMPOLINE_SIZE rs6000_trampoline_size ()
1535
1536 /* Emit RTL insns to initialize the variable parts of a trampoline.
1537    FNADDR is an RTX for the address of the function's pure code.
1538    CXT is an RTX for the static chain value for the function.  */
1539
1540 #define INITIALIZE_TRAMPOLINE(ADDR, FNADDR, CXT)                \
1541   rs6000_initialize_trampoline (ADDR, FNADDR, CXT)
1542 \f
1543 /* Definitions for __builtin_return_address and __builtin_frame_address.
1544    __builtin_return_address (0) should give link register (65), enable
1545    this.  */
1546 /* This should be uncommented, so that the link register is used, but
1547    currently this would result in unmatched insns and spilling fixed
1548    registers so we'll leave it for another day.  When these problems are
1549    taken care of one additional fetch will be necessary in RETURN_ADDR_RTX.
1550    (mrs) */
1551 /* #define RETURN_ADDR_IN_PREVIOUS_FRAME */
1552
1553 /* Number of bytes into the frame return addresses can be found.  See
1554    rs6000_stack_info in rs6000.c for more information on how the different
1555    abi's store the return address.  */
1556 #define RETURN_ADDRESS_OFFSET                                           \
1557  ((DEFAULT_ABI == ABI_AIX                                               \
1558    || DEFAULT_ABI == ABI_DARWIN)        ? (TARGET_32BIT ? 8 : 16) :     \
1559   (DEFAULT_ABI == ABI_V4)               ? 4 :                           \
1560   (internal_error ("RETURN_ADDRESS_OFFSET not supported"), 0))
1561
1562 /* The current return address is in link register (65).  The return address
1563    of anything farther back is accessed normally at an offset of 8 from the
1564    frame pointer.  */
1565 #define RETURN_ADDR_RTX(COUNT, FRAME)                 \
1566   (rs6000_return_addr (COUNT, FRAME))
1567
1568 \f
1569 /* Definitions for register eliminations.
1570
1571    We have two registers that can be eliminated on the RS/6000.  First, the
1572    frame pointer register can often be eliminated in favor of the stack
1573    pointer register.  Secondly, the argument pointer register can always be
1574    eliminated; it is replaced with either the stack or frame pointer.
1575
1576    In addition, we use the elimination mechanism to see if r30 is needed
1577    Initially we assume that it isn't.  If it is, we spill it.  This is done
1578    by making it an eliminable register.  We replace it with itself so that
1579    if it isn't needed, then existing uses won't be modified.  */
1580
1581 /* This is an array of structures.  Each structure initializes one pair
1582    of eliminable registers.  The "from" register number is given first,
1583    followed by "to".  Eliminations of the same "from" register are listed
1584    in order of preference.  */
1585 #define ELIMINABLE_REGS                                 \
1586 {{ HARD_FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},    \
1587  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},         \
1588  { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},    \
1589  { ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},           \
1590  { ARG_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},      \
1591  { RS6000_PIC_OFFSET_TABLE_REGNUM, RS6000_PIC_OFFSET_TABLE_REGNUM } }
1592
1593 /* Given FROM and TO register numbers, say whether this elimination is allowed.
1594    Frame pointer elimination is automatically handled.
1595
1596    For the RS/6000, if frame pointer elimination is being done, we would like
1597    to convert ap into fp, not sp.
1598
1599    We need r30 if -mminimal-toc was specified, and there are constant pool
1600    references.  */
1601
1602 #define CAN_ELIMINATE(FROM, TO)                                         \
1603  ((FROM) == ARG_POINTER_REGNUM && (TO) == STACK_POINTER_REGNUM          \
1604   ? ! frame_pointer_needed                                              \
1605   : (FROM) == RS6000_PIC_OFFSET_TABLE_REGNUM                            \
1606   ? ! TARGET_MINIMAL_TOC || TARGET_NO_TOC || get_pool_size () == 0      \
1607   : 1)
1608
1609 /* Define the offset between two registers, one to be eliminated, and the other
1610    its replacement, at the start of a routine.  */
1611 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1612   ((OFFSET) = rs6000_initial_elimination_offset(FROM, TO))
1613 \f
1614 /* Addressing modes, and classification of registers for them.  */
1615
1616 #define HAVE_PRE_DECREMENT 1
1617 #define HAVE_PRE_INCREMENT 1
1618 #define HAVE_PRE_MODIFY_DISP 1
1619 #define HAVE_PRE_MODIFY_REG 1
1620
1621 /* Macros to check register numbers against specific register classes.  */
1622
1623 /* These assume that REGNO is a hard or pseudo reg number.
1624    They give nonzero only if REGNO is a hard reg of the suitable class
1625    or a pseudo reg currently allocated to a suitable hard reg.
1626    Since they use reg_renumber, they are safe only once reg_renumber
1627    has been allocated, which happens in local-alloc.c.  */
1628
1629 #define REGNO_OK_FOR_INDEX_P(REGNO)                             \
1630 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1631  ? (REGNO) <= 31 || (REGNO) == 67                               \
1632    || (REGNO) == FRAME_POINTER_REGNUM                           \
1633  : (reg_renumber[REGNO] >= 0                                    \
1634     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67  \
1635         || reg_renumber[REGNO] == FRAME_POINTER_REGNUM)))
1636
1637 #define REGNO_OK_FOR_BASE_P(REGNO)                              \
1638 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1639  ? ((REGNO) > 0 && (REGNO) <= 31) || (REGNO) == 67              \
1640    || (REGNO) == FRAME_POINTER_REGNUM                           \
1641  : (reg_renumber[REGNO] > 0                                     \
1642     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67  \
1643         || reg_renumber[REGNO] == FRAME_POINTER_REGNUM)))
1644 \f
1645 /* Maximum number of registers that can appear in a valid memory address.  */
1646
1647 #define MAX_REGS_PER_ADDRESS 2
1648
1649 /* Recognize any constant value that is a valid address.  */
1650
1651 #define CONSTANT_ADDRESS_P(X)   \
1652   (GET_CODE (X) == LABEL_REF || GET_CODE (X) == SYMBOL_REF              \
1653    || GET_CODE (X) == CONST_INT || GET_CODE (X) == CONST                \
1654    || GET_CODE (X) == HIGH)
1655
1656 /* Nonzero if the constant value X is a legitimate general operand.
1657    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.
1658
1659    On the RS/6000, all integer constants are acceptable, most won't be valid
1660    for particular insns, though.  Only easy FP constants are
1661    acceptable.  */
1662
1663 #define LEGITIMATE_CONSTANT_P(X)                                \
1664   (((GET_CODE (X) != CONST_DOUBLE                               \
1665      && GET_CODE (X) != CONST_VECTOR)                           \
1666     || GET_MODE (X) == VOIDmode                                 \
1667     || (TARGET_POWERPC64 && GET_MODE (X) == DImode)             \
1668     || easy_fp_constant (X, GET_MODE (X))                       \
1669     || easy_vector_constant (X, GET_MODE (X)))                  \
1670    && !rs6000_tls_referenced_p (X))
1671
1672 #define EASY_VECTOR_15(n) ((n) >= -16 && (n) <= 15)
1673 #define EASY_VECTOR_15_ADD_SELF(n) (!EASY_VECTOR_15((n))        \
1674                                     && EASY_VECTOR_15((n) >> 1) \
1675                                     && ((n) & 1) == 0)
1676
1677 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1678    and check its validity for a certain class.
1679    We have two alternate definitions for each of them.
1680    The usual definition accepts all pseudo regs; the other rejects
1681    them unless they have been allocated suitable hard regs.
1682    The symbol REG_OK_STRICT causes the latter definition to be used.
1683
1684    Most source files want to accept pseudo regs in the hope that
1685    they will get allocated to the class that the insn wants them to be in.
1686    Source files for reload pass need to be strict.
1687    After reload, it makes no difference, since pseudo regs have
1688    been eliminated by then.  */
1689
1690 #ifdef REG_OK_STRICT
1691 # define REG_OK_STRICT_FLAG 1
1692 #else
1693 # define REG_OK_STRICT_FLAG 0
1694 #endif
1695
1696 /* Nonzero if X is a hard reg that can be used as an index
1697    or if it is a pseudo reg in the non-strict case.  */
1698 #define INT_REG_OK_FOR_INDEX_P(X, STRICT)                       \
1699   ((!(STRICT) && REGNO (X) >= FIRST_PSEUDO_REGISTER)            \
1700    || REGNO_OK_FOR_INDEX_P (REGNO (X)))
1701
1702 /* Nonzero if X is a hard reg that can be used as a base reg
1703    or if it is a pseudo reg in the non-strict case.  */
1704 #define INT_REG_OK_FOR_BASE_P(X, STRICT)                        \
1705   ((!(STRICT) && REGNO (X) >= FIRST_PSEUDO_REGISTER)            \
1706    || REGNO_OK_FOR_BASE_P (REGNO (X)))
1707
1708 #define REG_OK_FOR_INDEX_P(X) INT_REG_OK_FOR_INDEX_P (X, REG_OK_STRICT_FLAG)
1709 #define REG_OK_FOR_BASE_P(X)  INT_REG_OK_FOR_BASE_P (X, REG_OK_STRICT_FLAG)
1710 \f
1711 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
1712    that is a valid memory address for an instruction.
1713    The MODE argument is the machine mode for the MEM expression
1714    that wants to use this address.
1715
1716    On the RS/6000, there are four valid addresses: a SYMBOL_REF that
1717    refers to a constant pool entry of an address (or the sum of it
1718    plus a constant), a short (16-bit signed) constant plus a register,
1719    the sum of two registers, or a register indirect, possibly with an
1720    auto-increment.  For DFmode and DImode with a constant plus register,
1721    we must ensure that both words are addressable or PowerPC64 with offset
1722    word aligned.
1723
1724    For modes spanning multiple registers (DFmode in 32-bit GPRs,
1725    32-bit DImode, TImode), indexed addressing cannot be used because
1726    adjacent memory cells are accessed by adding word-sized offsets
1727    during assembly output.  */
1728
1729 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)                 \
1730 { if (rs6000_legitimate_address (MODE, X, REG_OK_STRICT_FLAG))  \
1731     goto ADDR;                                                  \
1732 }
1733 \f
1734 /* Try machine-dependent ways of modifying an illegitimate address
1735    to be legitimate.  If we find one, return the new, valid address.
1736    This macro is used in only one place: `memory_address' in explow.c.
1737
1738    OLDX is the address as it was before break_out_memory_refs was called.
1739    In some cases it is useful to look at this to decide what needs to be done.
1740
1741    MODE and WIN are passed so that this macro can use
1742    GO_IF_LEGITIMATE_ADDRESS.
1743
1744    It is always safe for this macro to do nothing.  It exists to recognize
1745    opportunities to optimize the output.
1746
1747    On RS/6000, first check for the sum of a register with a constant
1748    integer that is out of range.  If so, generate code to add the
1749    constant with the low-order 16 bits masked to the register and force
1750    this result into another register (this can be done with `cau').
1751    Then generate an address of REG+(CONST&0xffff), allowing for the
1752    possibility of bit 16 being a one.
1753
1754    Then check for the sum of a register and something not constant, try to
1755    load the other things into a register and return the sum.  */
1756
1757 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
1758 {  rtx result = rs6000_legitimize_address (X, OLDX, MODE);      \
1759    if (result != NULL_RTX)                                      \
1760      {                                                          \
1761        (X) = result;                                            \
1762        goto WIN;                                                \
1763      }                                                          \
1764 }
1765
1766 /* Try a machine-dependent way of reloading an illegitimate address
1767    operand.  If we find one, push the reload and jump to WIN.  This
1768    macro is used in only one place: `find_reloads_address' in reload.c.
1769
1770    Implemented on rs6000 by rs6000_legitimize_reload_address.
1771    Note that (X) is evaluated twice; this is safe in current usage.  */
1772
1773 #define LEGITIMIZE_RELOAD_ADDRESS(X,MODE,OPNUM,TYPE,IND_LEVELS,WIN)          \
1774 do {                                                                         \
1775   int win;                                                                   \
1776   (X) = rs6000_legitimize_reload_address ((X), (MODE), (OPNUM),              \
1777                         (int)(TYPE), (IND_LEVELS), &win);                    \
1778   if ( win )                                                                 \
1779     goto WIN;                                                                \
1780 } while (0)
1781
1782 /* Go to LABEL if ADDR (a legitimate address expression)
1783    has an effect that depends on the machine mode it is used for.  */
1784
1785 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL)                \
1786 do {                                                            \
1787   if (rs6000_mode_dependent_address (ADDR))                     \
1788     goto LABEL;                                                 \
1789 } while (0)
1790 \f
1791 /* The register number of the register used to address a table of
1792    static data addresses in memory.  In some cases this register is
1793    defined by a processor's "application binary interface" (ABI).
1794    When this macro is defined, RTL is generated for this register
1795    once, as with the stack pointer and frame pointer registers.  If
1796    this macro is not defined, it is up to the machine-dependent files
1797    to allocate such a register (if necessary).  */
1798
1799 #define RS6000_PIC_OFFSET_TABLE_REGNUM 30
1800 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? RS6000_PIC_OFFSET_TABLE_REGNUM : INVALID_REGNUM)
1801
1802 #define TOC_REGISTER (TARGET_MINIMAL_TOC ? RS6000_PIC_OFFSET_TABLE_REGNUM : 2)
1803
1804 /* Define this macro if the register defined by
1805    `PIC_OFFSET_TABLE_REGNUM' is clobbered by calls.  Do not define
1806    this macro if `PIC_OFFSET_TABLE_REGNUM' is not defined.  */
1807
1808 /* #define PIC_OFFSET_TABLE_REG_CALL_CLOBBERED */
1809
1810 /* A C expression that is nonzero if X is a legitimate immediate
1811    operand on the target machine when generating position independent
1812    code.  You can assume that X satisfies `CONSTANT_P', so you need
1813    not check this.  You can also assume FLAG_PIC is true, so you need
1814    not check it either.  You need not define this macro if all
1815    constants (including `SYMBOL_REF') can be immediate operands when
1816    generating position independent code.  */
1817
1818 /* #define LEGITIMATE_PIC_OPERAND_P (X) */
1819 \f
1820 /* Define this if some processing needs to be done immediately before
1821    emitting code for an insn.  */
1822
1823 /* #define FINAL_PRESCAN_INSN(INSN,OPERANDS,NOPERANDS) */
1824
1825 /* Specify the machine mode that this machine uses
1826    for the index in the tablejump instruction.  */
1827 #define CASE_VECTOR_MODE SImode
1828
1829 /* Define as C expression which evaluates to nonzero if the tablejump
1830    instruction expects the table to contain offsets from the address of the
1831    table.
1832    Do not define this if the table should contain absolute addresses.  */
1833 #define CASE_VECTOR_PC_RELATIVE 1
1834
1835 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1836 #define DEFAULT_SIGNED_CHAR 0
1837
1838 /* This flag, if defined, says the same insns that convert to a signed fixnum
1839    also convert validly to an unsigned one.  */
1840
1841 /* #define FIXUNS_TRUNC_LIKE_FIX_TRUNC */
1842
1843 /* An integer expression for the size in bits of the largest integer machine
1844    mode that should actually be used.  */
1845
1846 /* Allow pairs of registers to be used, which is the intent of the default.  */
1847 #define MAX_FIXED_MODE_SIZE GET_MODE_BITSIZE (TARGET_POWERPC64 ? TImode : DImode)
1848
1849 /* Max number of bytes we can move from memory to memory
1850    in one reasonably fast instruction.  */
1851 #define MOVE_MAX (! TARGET_POWERPC64 ? 4 : 8)
1852 #define MAX_MOVE_MAX 8
1853
1854 /* Nonzero if access to memory by bytes is no faster than for words.
1855    Also nonzero if doing byte operations (specifically shifts) in registers
1856    is undesirable.  */
1857 #define SLOW_BYTE_ACCESS 1
1858
1859 /* Define if operations between registers always perform the operation
1860    on the full register even if a narrower mode is specified.  */
1861 #define WORD_REGISTER_OPERATIONS
1862
1863 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
1864    will either zero-extend or sign-extend.  The value of this macro should
1865    be the code that says which one of the two operations is implicitly
1866    done, UNKNOWN if none.  */
1867 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
1868
1869 /* Define if loading short immediate values into registers sign extends.  */
1870 #define SHORT_IMMEDIATES_SIGN_EXTEND
1871 \f
1872 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
1873    is done just by pretending it is already truncated.  */
1874 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
1875
1876 /* The cntlzw and cntlzd instructions return 32 and 64 for input of zero.  */
1877 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1878   ((VALUE) = ((MODE) == SImode ? 32 : 64), 1)
1879
1880 /* The CTZ patterns return -1 for input of zero.  */
1881 #define CTZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) ((VALUE) = -1, 1)
1882
1883 /* Specify the machine mode that pointers have.
1884    After generation of rtl, the compiler makes no further distinction
1885    between pointers and any other objects of this machine mode.  */
1886 #define Pmode (TARGET_32BIT ? SImode : DImode)
1887
1888 /* Supply definition of STACK_SIZE_MODE for allocate_dynamic_stack_space.  */
1889 #define STACK_SIZE_MODE (TARGET_32BIT ? SImode : DImode)
1890
1891 /* Mode of a function address in a call instruction (for indexing purposes).
1892    Doesn't matter on RS/6000.  */
1893 #define FUNCTION_MODE SImode
1894
1895 /* Define this if addresses of constant functions
1896    shouldn't be put through pseudo regs where they can be cse'd.
1897    Desirable on machines where ordinary constants are expensive
1898    but a CALL with constant address is cheap.  */
1899 #define NO_FUNCTION_CSE
1900
1901 /* Define this to be nonzero if shift instructions ignore all but the low-order
1902    few bits.
1903
1904    The sle and sre instructions which allow SHIFT_COUNT_TRUNCATED
1905    have been dropped from the PowerPC architecture.  */
1906
1907 #define SHIFT_COUNT_TRUNCATED (TARGET_POWER ? 1 : 0)
1908
1909 /* Adjust the length of an INSN.  LENGTH is the currently-computed length and
1910    should be adjusted to reflect any required changes.  This macro is used when
1911    there is some systematic length adjustment required that would be difficult
1912    to express in the length attribute.  */
1913
1914 /* #define ADJUST_INSN_LENGTH(X,LENGTH) */
1915
1916 /* Given a comparison code (EQ, NE, etc.) and the first operand of a
1917    COMPARE, return the mode to be used for the comparison.  For
1918    floating-point, CCFPmode should be used.  CCUNSmode should be used
1919    for unsigned comparisons.  CCEQmode should be used when we are
1920    doing an inequality comparison on the result of a
1921    comparison.  CCmode should be used in all other cases.  */
1922
1923 #define SELECT_CC_MODE(OP,X,Y) \
1924   (SCALAR_FLOAT_MODE_P (GET_MODE (X)) ? CCFPmode        \
1925    : (OP) == GTU || (OP) == LTU || (OP) == GEU || (OP) == LEU ? CCUNSmode \
1926    : (((OP) == EQ || (OP) == NE) && COMPARISON_P (X)                      \
1927       ? CCEQmode : CCmode))
1928
1929 /* Can the condition code MODE be safely reversed?  This is safe in
1930    all cases on this port, because at present it doesn't use the
1931    trapping FP comparisons (fcmpo).  */
1932 #define REVERSIBLE_CC_MODE(MODE) 1
1933
1934 /* Given a condition code and a mode, return the inverse condition.  */
1935 #define REVERSE_CONDITION(CODE, MODE) rs6000_reverse_condition (MODE, CODE)
1936
1937 /* Define the information needed to generate branch and scc insns.  This is
1938    stored from the compare operation.  */
1939
1940 extern GTY(()) rtx rs6000_compare_op0;
1941 extern GTY(()) rtx rs6000_compare_op1;
1942 extern int rs6000_compare_fp_p;
1943 \f
1944 /* Control the assembler format that we output.  */
1945
1946 /* A C string constant describing how to begin a comment in the target
1947    assembler language.  The compiler assumes that the comment will end at
1948    the end of the line.  */
1949 #define ASM_COMMENT_START " #"
1950
1951 /* Flag to say the TOC is initialized */
1952 extern int toc_initialized;
1953
1954 /* Macro to output a special constant pool entry.  Go to WIN if we output
1955    it.  Otherwise, it is written the usual way.
1956
1957    On the RS/6000, toc entries are handled this way.  */
1958
1959 #define ASM_OUTPUT_SPECIAL_POOL_ENTRY(FILE, X, MODE, ALIGN, LABELNO, WIN) \
1960 { if (ASM_OUTPUT_SPECIAL_POOL_ENTRY_P (X, MODE))                          \
1961     {                                                                     \
1962       output_toc (FILE, X, LABELNO, MODE);                                \
1963       goto WIN;                                                           \
1964     }                                                                     \
1965 }
1966
1967 #ifdef HAVE_GAS_WEAK
1968 #define RS6000_WEAK 1
1969 #else
1970 #define RS6000_WEAK 0
1971 #endif
1972
1973 #if RS6000_WEAK
1974 /* Used in lieu of ASM_WEAKEN_LABEL.  */
1975 #define ASM_WEAKEN_DECL(FILE, DECL, NAME, VAL)                          \
1976   do                                                                    \
1977     {                                                                   \
1978       fputs ("\t.weak\t", (FILE));                                      \
1979       RS6000_OUTPUT_BASENAME ((FILE), (NAME));                          \
1980       if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL                   \
1981           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
1982         {                                                               \
1983           if (TARGET_XCOFF)                                             \
1984             fputs ("[DS]", (FILE));                                     \
1985           fputs ("\n\t.weak\t.", (FILE));                               \
1986           RS6000_OUTPUT_BASENAME ((FILE), (NAME));                      \
1987         }                                                               \
1988       fputc ('\n', (FILE));                                             \
1989       if (VAL)                                                          \
1990         {                                                               \
1991           ASM_OUTPUT_DEF ((FILE), (NAME), (VAL));                       \
1992           if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL               \
1993               && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                 \
1994             {                                                           \
1995               fputs ("\t.set\t.", (FILE));                              \
1996               RS6000_OUTPUT_BASENAME ((FILE), (NAME));                  \
1997               fputs (",.", (FILE));                                     \
1998               RS6000_OUTPUT_BASENAME ((FILE), (VAL));                   \
1999               fputc ('\n', (FILE));                                     \
2000             }                                                           \
2001         }                                                               \
2002     }                                                                   \
2003   while (0)
2004 #endif
2005
2006 #if HAVE_GAS_WEAKREF
2007 #define ASM_OUTPUT_WEAKREF(FILE, DECL, NAME, VALUE)                     \
2008   do                                                                    \
2009     {                                                                   \
2010       fputs ("\t.weakref\t", (FILE));                                   \
2011       RS6000_OUTPUT_BASENAME ((FILE), (NAME));                          \
2012       fputs (", ", (FILE));                                             \
2013       RS6000_OUTPUT_BASENAME ((FILE), (VALUE));                         \
2014       if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL                   \
2015           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2016         {                                                               \
2017           fputs ("\n\t.weakref\t.", (FILE));                            \
2018           RS6000_OUTPUT_BASENAME ((FILE), (NAME));                      \
2019           fputs (", .", (FILE));                                        \
2020           RS6000_OUTPUT_BASENAME ((FILE), (VALUE));                     \
2021         }                                                               \
2022       fputc ('\n', (FILE));                                             \
2023     } while (0)
2024 #endif
2025
2026 /* This implements the `alias' attribute.  */
2027 #undef  ASM_OUTPUT_DEF_FROM_DECLS
2028 #define ASM_OUTPUT_DEF_FROM_DECLS(FILE, DECL, TARGET)                   \
2029   do                                                                    \
2030     {                                                                   \
2031       const char *alias = XSTR (XEXP (DECL_RTL (DECL), 0), 0);          \
2032       const char *name = IDENTIFIER_POINTER (TARGET);                   \
2033       if (TREE_CODE (DECL) == FUNCTION_DECL                             \
2034           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2035         {                                                               \
2036           if (TREE_PUBLIC (DECL))                                       \
2037             {                                                           \
2038               if (!RS6000_WEAK || !DECL_WEAK (DECL))                    \
2039                 {                                                       \
2040                   fputs ("\t.globl\t.", FILE);                          \
2041                   RS6000_OUTPUT_BASENAME (FILE, alias);                 \
2042                   putc ('\n', FILE);                                    \
2043                 }                                                       \
2044             }                                                           \
2045           else if (TARGET_XCOFF)                                        \
2046             {                                                           \
2047               fputs ("\t.lglobl\t.", FILE);                             \
2048               RS6000_OUTPUT_BASENAME (FILE, alias);                     \
2049               putc ('\n', FILE);                                        \
2050             }                                                           \
2051           fputs ("\t.set\t.", FILE);                                    \
2052           RS6000_OUTPUT_BASENAME (FILE, alias);                         \
2053           fputs (",.", FILE);                                           \
2054           RS6000_OUTPUT_BASENAME (FILE, name);                          \
2055           fputc ('\n', FILE);                                           \
2056         }                                                               \
2057       ASM_OUTPUT_DEF (FILE, alias, name);                               \
2058     }                                                                   \
2059    while (0)
2060
2061 #define TARGET_ASM_FILE_START rs6000_file_start
2062
2063 /* Output to assembler file text saying following lines
2064    may contain character constants, extra white space, comments, etc.  */
2065
2066 #define ASM_APP_ON ""
2067
2068 /* Output to assembler file text saying following lines
2069    no longer contain unusual constructs.  */
2070
2071 #define ASM_APP_OFF ""
2072
2073 /* How to refer to registers in assembler output.
2074    This sequence is indexed by compiler's hard-register-number (see above).  */
2075
2076 extern char rs6000_reg_names[][8];      /* register names (0 vs. %r0).  */
2077
2078 #define REGISTER_NAMES                                                  \
2079 {                                                                       \
2080   &rs6000_reg_names[ 0][0],     /* r0   */                              \
2081   &rs6000_reg_names[ 1][0],     /* r1   */                              \
2082   &rs6000_reg_names[ 2][0],     /* r2   */                              \
2083   &rs6000_reg_names[ 3][0],     /* r3   */                              \
2084   &rs6000_reg_names[ 4][0],     /* r4   */                              \
2085   &rs6000_reg_names[ 5][0],     /* r5   */                              \
2086   &rs6000_reg_names[ 6][0],     /* r6   */                              \
2087   &rs6000_reg_names[ 7][0],     /* r7   */                              \
2088   &rs6000_reg_names[ 8][0],     /* r8   */                              \
2089   &rs6000_reg_names[ 9][0],     /* r9   */                              \
2090   &rs6000_reg_names[10][0],     /* r10  */                              \
2091   &rs6000_reg_names[11][0],     /* r11  */                              \
2092   &rs6000_reg_names[12][0],     /* r12  */                              \
2093   &rs6000_reg_names[13][0],     /* r13  */                              \
2094   &rs6000_reg_names[14][0],     /* r14  */                              \
2095   &rs6000_reg_names[15][0],     /* r15  */                              \
2096   &rs6000_reg_names[16][0],     /* r16  */                              \
2097   &rs6000_reg_names[17][0],     /* r17  */                              \
2098   &rs6000_reg_names[18][0],     /* r18  */                              \
2099   &rs6000_reg_names[19][0],     /* r19  */                              \
2100   &rs6000_reg_names[20][0],     /* r20  */                              \
2101   &rs6000_reg_names[21][0],     /* r21  */                              \
2102   &rs6000_reg_names[22][0],     /* r22  */                              \
2103   &rs6000_reg_names[23][0],     /* r23  */                              \
2104   &rs6000_reg_names[24][0],     /* r24  */                              \
2105   &rs6000_reg_names[25][0],     /* r25  */                              \
2106   &rs6000_reg_names[26][0],     /* r26  */                              \
2107   &rs6000_reg_names[27][0],     /* r27  */                              \
2108   &rs6000_reg_names[28][0],     /* r28  */                              \
2109   &rs6000_reg_names[29][0],     /* r29  */                              \
2110   &rs6000_reg_names[30][0],     /* r30  */                              \
2111   &rs6000_reg_names[31][0],     /* r31  */                              \
2112                                                                         \
2113   &rs6000_reg_names[32][0],     /* fr0  */                              \
2114   &rs6000_reg_names[33][0],     /* fr1  */                              \
2115   &rs6000_reg_names[34][0],     /* fr2  */                              \
2116   &rs6000_reg_names[35][0],     /* fr3  */                              \
2117   &rs6000_reg_names[36][0],     /* fr4  */                              \
2118   &rs6000_reg_names[37][0],     /* fr5  */                              \
2119   &rs6000_reg_names[38][0],     /* fr6  */                              \
2120   &rs6000_reg_names[39][0],     /* fr7  */                              \
2121   &rs6000_reg_names[40][0],     /* fr8  */                              \
2122   &rs6000_reg_names[41][0],     /* fr9  */                              \
2123   &rs6000_reg_names[42][0],     /* fr10 */                              \
2124   &rs6000_reg_names[43][0],     /* fr11 */                              \
2125   &rs6000_reg_names[44][0],     /* fr12 */                              \
2126   &rs6000_reg_names[45][0],     /* fr13 */                              \
2127   &rs6000_reg_names[46][0],     /* fr14 */                              \
2128   &rs6000_reg_names[47][0],     /* fr15 */                              \
2129   &rs6000_reg_names[48][0],     /* fr16 */                              \
2130   &rs6000_reg_names[49][0],     /* fr17 */                              \
2131   &rs6000_reg_names[50][0],     /* fr18 */                              \
2132   &rs6000_reg_names[51][0],     /* fr19 */                              \
2133   &rs6000_reg_names[52][0],     /* fr20 */                              \
2134   &rs6000_reg_names[53][0],     /* fr21 */                              \
2135   &rs6000_reg_names[54][0],     /* fr22 */                              \
2136   &rs6000_reg_names[55][0],     /* fr23 */                              \
2137   &rs6000_reg_names[56][0],     /* fr24 */                              \
2138   &rs6000_reg_names[57][0],     /* fr25 */                              \
2139   &rs6000_reg_names[58][0],     /* fr26 */                              \
2140   &rs6000_reg_names[59][0],     /* fr27 */                              \
2141   &rs6000_reg_names[60][0],     /* fr28 */                              \
2142   &rs6000_reg_names[61][0],     /* fr29 */                              \
2143   &rs6000_reg_names[62][0],     /* fr30 */                              \
2144   &rs6000_reg_names[63][0],     /* fr31 */                              \
2145                                                                         \
2146   &rs6000_reg_names[64][0],     /* mq   */                              \
2147   &rs6000_reg_names[65][0],     /* lr   */                              \
2148   &rs6000_reg_names[66][0],     /* ctr  */                              \
2149   &rs6000_reg_names[67][0],     /* ap   */                              \
2150                                                                         \
2151   &rs6000_reg_names[68][0],     /* cr0  */                              \
2152   &rs6000_reg_names[69][0],     /* cr1  */                              \
2153   &rs6000_reg_names[70][0],     /* cr2  */                              \
2154   &rs6000_reg_names[71][0],     /* cr3  */                              \
2155   &rs6000_reg_names[72][0],     /* cr4  */                              \
2156   &rs6000_reg_names[73][0],     /* cr5  */                              \
2157   &rs6000_reg_names[74][0],     /* cr6  */                              \
2158   &rs6000_reg_names[75][0],     /* cr7  */                              \
2159                                                                         \
2160   &rs6000_reg_names[76][0],     /* xer  */                              \
2161                                                                         \
2162   &rs6000_reg_names[77][0],     /* v0  */                               \
2163   &rs6000_reg_names[78][0],     /* v1  */                               \
2164   &rs6000_reg_names[79][0],     /* v2  */                               \
2165   &rs6000_reg_names[80][0],     /* v3  */                               \
2166   &rs6000_reg_names[81][0],     /* v4  */                               \
2167   &rs6000_reg_names[82][0],     /* v5  */                               \
2168   &rs6000_reg_names[83][0],     /* v6  */                               \
2169   &rs6000_reg_names[84][0],     /* v7  */                               \
2170   &rs6000_reg_names[85][0],     /* v8  */                               \
2171   &rs6000_reg_names[86][0],     /* v9  */                               \
2172   &rs6000_reg_names[87][0],     /* v10  */                              \
2173   &rs6000_reg_names[88][0],     /* v11  */                              \
2174   &rs6000_reg_names[89][0],     /* v12  */                              \
2175   &rs6000_reg_names[90][0],     /* v13  */                              \
2176   &rs6000_reg_names[91][0],     /* v14  */                              \
2177   &rs6000_reg_names[92][0],     /* v15  */                              \
2178   &rs6000_reg_names[93][0],     /* v16  */                              \
2179   &rs6000_reg_names[94][0],     /* v17  */                              \
2180   &rs6000_reg_names[95][0],     /* v18  */                              \
2181   &rs6000_reg_names[96][0],     /* v19  */                              \
2182   &rs6000_reg_names[97][0],     /* v20  */                              \
2183   &rs6000_reg_names[98][0],     /* v21  */                              \
2184   &rs6000_reg_names[99][0],     /* v22  */                              \
2185   &rs6000_reg_names[100][0],    /* v23  */                              \
2186   &rs6000_reg_names[101][0],    /* v24  */                              \
2187   &rs6000_reg_names[102][0],    /* v25  */                              \
2188   &rs6000_reg_names[103][0],    /* v26  */                              \
2189   &rs6000_reg_names[104][0],    /* v27  */                              \
2190   &rs6000_reg_names[105][0],    /* v28  */                              \
2191   &rs6000_reg_names[106][0],    /* v29  */                              \
2192   &rs6000_reg_names[107][0],    /* v30  */                              \
2193   &rs6000_reg_names[108][0],    /* v31  */                              \
2194   &rs6000_reg_names[109][0],    /* vrsave  */                           \
2195   &rs6000_reg_names[110][0],    /* vscr  */                             \
2196   &rs6000_reg_names[111][0],    /* spe_acc */                           \
2197   &rs6000_reg_names[112][0],    /* spefscr */                           \
2198   &rs6000_reg_names[113][0],    /* sfp  */                              \
2199 }
2200
2201 /* Table of additional register names to use in user input.  */
2202
2203 #define ADDITIONAL_REGISTER_NAMES \
2204  {{"r0",    0}, {"r1",    1}, {"r2",    2}, {"r3",    3},       \
2205   {"r4",    4}, {"r5",    5}, {"r6",    6}, {"r7",    7},       \
2206   {"r8",    8}, {"r9",    9}, {"r10",  10}, {"r11",  11},       \
2207   {"r12",  12}, {"r13",  13}, {"r14",  14}, {"r15",  15},       \
2208   {"r16",  16}, {"r17",  17}, {"r18",  18}, {"r19",  19},       \
2209   {"r20",  20}, {"r21",  21}, {"r22",  22}, {"r23",  23},       \
2210   {"r24",  24}, {"r25",  25}, {"r26",  26}, {"r27",  27},       \
2211   {"r28",  28}, {"r29",  29}, {"r30",  30}, {"r31",  31},       \
2212   {"fr0",  32}, {"fr1",  33}, {"fr2",  34}, {"fr3",  35},       \
2213   {"fr4",  36}, {"fr5",  37}, {"fr6",  38}, {"fr7",  39},       \
2214   {"fr8",  40}, {"fr9",  41}, {"fr10", 42}, {"fr11", 43},       \
2215   {"fr12", 44}, {"fr13", 45}, {"fr14", 46}, {"fr15", 47},       \
2216   {"fr16", 48}, {"fr17", 49}, {"fr18", 50}, {"fr19", 51},       \
2217   {"fr20", 52}, {"fr21", 53}, {"fr22", 54}, {"fr23", 55},       \
2218   {"fr24", 56}, {"fr25", 57}, {"fr26", 58}, {"fr27", 59},       \
2219   {"fr28", 60}, {"fr29", 61}, {"fr30", 62}, {"fr31", 63},       \
2220   {"v0",   77}, {"v1",   78}, {"v2",   79}, {"v3",   80},       \
2221   {"v4",   81}, {"v5",   82}, {"v6",   83}, {"v7",   84},       \
2222   {"v8",   85}, {"v9",   86}, {"v10",  87}, {"v11",  88},       \
2223   {"v12",  89}, {"v13",  90}, {"v14",  91}, {"v15",  92},       \
2224   {"v16",  93}, {"v17",  94}, {"v18",  95}, {"v19",  96},       \
2225   {"v20",  97}, {"v21",  98}, {"v22",  99}, {"v23",  100},      \
2226   {"v24",  101},{"v25",  102},{"v26",  103},{"v27",  104},      \
2227   {"v28",  105},{"v29",  106},{"v30",  107},{"v31",  108},      \
2228   {"vrsave", 109}, {"vscr", 110},                               \
2229   {"spe_acc", 111}, {"spefscr", 112},                           \
2230   /* no additional names for: mq, lr, ctr, ap */                \
2231   {"cr0",  68}, {"cr1",  69}, {"cr2",  70}, {"cr3",  71},       \
2232   {"cr4",  72}, {"cr5",  73}, {"cr6",  74}, {"cr7",  75},       \
2233   {"cc",   68}, {"sp",    1}, {"toc",   2} }
2234
2235 /* Text to write out after a CALL that may be replaced by glue code by
2236    the loader.  This depends on the AIX version.  */
2237 #define RS6000_CALL_GLUE "cror 31,31,31"
2238
2239 /* This is how to output an element of a case-vector that is relative.  */
2240
2241 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
2242   do { char buf[100];                                   \
2243        fputs ("\t.long ", FILE);                        \
2244        ASM_GENERATE_INTERNAL_LABEL (buf, "L", VALUE);   \
2245        assemble_name (FILE, buf);                       \
2246        putc ('-', FILE);                                \
2247        ASM_GENERATE_INTERNAL_LABEL (buf, "L", REL);     \
2248        assemble_name (FILE, buf);                       \
2249        putc ('\n', FILE);                               \
2250      } while (0)
2251
2252 /* This is how to output an assembler line
2253    that says to advance the location counter
2254    to a multiple of 2**LOG bytes.  */
2255
2256 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
2257   if ((LOG) != 0)                       \
2258     fprintf (FILE, "\t.align %d\n", (LOG))
2259
2260 /* Pick up the return address upon entry to a procedure. Used for
2261    dwarf2 unwind information.  This also enables the table driven
2262    mechanism.  */
2263
2264 #define INCOMING_RETURN_ADDR_RTX   gen_rtx_REG (Pmode, LR_REGNO)
2265 #define DWARF_FRAME_RETURN_COLUMN  DWARF_FRAME_REGNUM (LR_REGNO)
2266
2267 /* Describe how we implement __builtin_eh_return.  */
2268 #define EH_RETURN_DATA_REGNO(N) ((N) < 4 ? (N) + 3 : INVALID_REGNUM)
2269 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 10)
2270
2271 /* Print operand X (an rtx) in assembler syntax to file FILE.
2272    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2273    For `%' followed by punctuation, CODE is the punctuation and X is null.  */
2274
2275 #define PRINT_OPERAND(FILE, X, CODE)  print_operand (FILE, X, CODE)
2276
2277 /* Define which CODE values are valid.  */
2278
2279 #define PRINT_OPERAND_PUNCT_VALID_P(CODE)  \
2280   ((CODE) == '.' || (CODE) == '&')
2281
2282 /* Print a memory address as an operand to reference that memory location.  */
2283
2284 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
2285
2286 /* uncomment for disabling the corresponding default options */
2287 /* #define  MACHINE_no_sched_interblock */
2288 /* #define  MACHINE_no_sched_speculative */
2289 /* #define  MACHINE_no_sched_speculative_load */
2290
2291 /* General flags.  */
2292 extern int flag_pic;
2293 extern int optimize;
2294 extern int flag_expensive_optimizations;
2295 extern int frame_pointer_needed;
2296
2297 enum rs6000_builtins
2298 {
2299   /* AltiVec builtins.  */
2300   ALTIVEC_BUILTIN_ST_INTERNAL_4si,
2301   ALTIVEC_BUILTIN_LD_INTERNAL_4si,
2302   ALTIVEC_BUILTIN_ST_INTERNAL_8hi,
2303   ALTIVEC_BUILTIN_LD_INTERNAL_8hi,
2304   ALTIVEC_BUILTIN_ST_INTERNAL_16qi,
2305   ALTIVEC_BUILTIN_LD_INTERNAL_16qi,
2306   ALTIVEC_BUILTIN_ST_INTERNAL_4sf,
2307   ALTIVEC_BUILTIN_LD_INTERNAL_4sf,
2308   ALTIVEC_BUILTIN_VADDUBM,
2309   ALTIVEC_BUILTIN_VADDUHM,
2310   ALTIVEC_BUILTIN_VADDUWM,
2311   ALTIVEC_BUILTIN_VADDFP,
2312   ALTIVEC_BUILTIN_VADDCUW,
2313   ALTIVEC_BUILTIN_VADDUBS,
2314   ALTIVEC_BUILTIN_VADDSBS,
2315   ALTIVEC_BUILTIN_VADDUHS,
2316   ALTIVEC_BUILTIN_VADDSHS,
2317   ALTIVEC_BUILTIN_VADDUWS,
2318   ALTIVEC_BUILTIN_VADDSWS,
2319   ALTIVEC_BUILTIN_VAND,
2320   ALTIVEC_BUILTIN_VANDC,
2321   ALTIVEC_BUILTIN_VAVGUB,
2322   ALTIVEC_BUILTIN_VAVGSB,
2323   ALTIVEC_BUILTIN_VAVGUH,
2324   ALTIVEC_BUILTIN_VAVGSH,
2325   ALTIVEC_BUILTIN_VAVGUW,
2326   ALTIVEC_BUILTIN_VAVGSW,
2327   ALTIVEC_BUILTIN_VCFUX,
2328   ALTIVEC_BUILTIN_VCFSX,
2329   ALTIVEC_BUILTIN_VCTSXS,
2330   ALTIVEC_BUILTIN_VCTUXS,
2331   ALTIVEC_BUILTIN_VCMPBFP,
2332   ALTIVEC_BUILTIN_VCMPEQUB,
2333   ALTIVEC_BUILTIN_VCMPEQUH,
2334   ALTIVEC_BUILTIN_VCMPEQUW,
2335   ALTIVEC_BUILTIN_VCMPEQFP,
2336   ALTIVEC_BUILTIN_VCMPGEFP,
2337   ALTIVEC_BUILTIN_VCMPGTUB,
2338   ALTIVEC_BUILTIN_VCMPGTSB,
2339   ALTIVEC_BUILTIN_VCMPGTUH,
2340   ALTIVEC_BUILTIN_VCMPGTSH,
2341   ALTIVEC_BUILTIN_VCMPGTUW,
2342   ALTIVEC_BUILTIN_VCMPGTSW,
2343   ALTIVEC_BUILTIN_VCMPGTFP,
2344   ALTIVEC_BUILTIN_VEXPTEFP,
2345   ALTIVEC_BUILTIN_VLOGEFP,
2346   ALTIVEC_BUILTIN_VMADDFP,
2347   ALTIVEC_BUILTIN_VMAXUB,
2348   ALTIVEC_BUILTIN_VMAXSB,
2349   ALTIVEC_BUILTIN_VMAXUH,
2350   ALTIVEC_BUILTIN_VMAXSH,
2351   ALTIVEC_BUILTIN_VMAXUW,
2352   ALTIVEC_BUILTIN_VMAXSW,
2353   ALTIVEC_BUILTIN_VMAXFP,
2354   ALTIVEC_BUILTIN_VMHADDSHS,
2355   ALTIVEC_BUILTIN_VMHRADDSHS,
2356   ALTIVEC_BUILTIN_VMLADDUHM,
2357   ALTIVEC_BUILTIN_VMRGHB,
2358   ALTIVEC_BUILTIN_VMRGHH,
2359   ALTIVEC_BUILTIN_VMRGHW,
2360   ALTIVEC_BUILTIN_VMRGLB,
2361   ALTIVEC_BUILTIN_VMRGLH,
2362   ALTIVEC_BUILTIN_VMRGLW,
2363   ALTIVEC_BUILTIN_VMSUMUBM,
2364   ALTIVEC_BUILTIN_VMSUMMBM,
2365   ALTIVEC_BUILTIN_VMSUMUHM,
2366   ALTIVEC_BUILTIN_VMSUMSHM,
2367   ALTIVEC_BUILTIN_VMSUMUHS,
2368   ALTIVEC_BUILTIN_VMSUMSHS,
2369   ALTIVEC_BUILTIN_VMINUB,
2370   ALTIVEC_BUILTIN_VMINSB,
2371   ALTIVEC_BUILTIN_VMINUH,
2372   ALTIVEC_BUILTIN_VMINSH,
2373   ALTIVEC_BUILTIN_VMINUW,
2374   ALTIVEC_BUILTIN_VMINSW,
2375   ALTIVEC_BUILTIN_VMINFP,
2376   ALTIVEC_BUILTIN_VMULEUB,
2377   ALTIVEC_BUILTIN_VMULESB,
2378   ALTIVEC_BUILTIN_VMULEUH,
2379   ALTIVEC_BUILTIN_VMULESH,
2380   ALTIVEC_BUILTIN_VMULOUB,
2381   ALTIVEC_BUILTIN_VMULOSB,
2382   ALTIVEC_BUILTIN_VMULOUH,
2383   ALTIVEC_BUILTIN_VMULOSH,
2384   ALTIVEC_BUILTIN_VNMSUBFP,
2385   ALTIVEC_BUILTIN_VNOR,
2386   ALTIVEC_BUILTIN_VOR,
2387   ALTIVEC_BUILTIN_VSEL_4SI,
2388   ALTIVEC_BUILTIN_VSEL_4SF,
2389   ALTIVEC_BUILTIN_VSEL_8HI,
2390   ALTIVEC_BUILTIN_VSEL_16QI,
2391   ALTIVEC_BUILTIN_VPERM_4SI,
2392   ALTIVEC_BUILTIN_VPERM_4SF,
2393   ALTIVEC_BUILTIN_VPERM_8HI,
2394   ALTIVEC_BUILTIN_VPERM_16QI,
2395   ALTIVEC_BUILTIN_VPKUHUM,
2396   ALTIVEC_BUILTIN_VPKUWUM,
2397   ALTIVEC_BUILTIN_VPKPX,
2398   ALTIVEC_BUILTIN_VPKUHSS,
2399   ALTIVEC_BUILTIN_VPKSHSS,
2400   ALTIVEC_BUILTIN_VPKUWSS,
2401   ALTIVEC_BUILTIN_VPKSWSS,
2402   ALTIVEC_BUILTIN_VPKUHUS,
2403   ALTIVEC_BUILTIN_VPKSHUS,
2404   ALTIVEC_BUILTIN_VPKUWUS,
2405   ALTIVEC_BUILTIN_VPKSWUS,
2406   ALTIVEC_BUILTIN_VREFP,
2407   ALTIVEC_BUILTIN_VRFIM,
2408   ALTIVEC_BUILTIN_VRFIN,
2409   ALTIVEC_BUILTIN_VRFIP,
2410   ALTIVEC_BUILTIN_VRFIZ,
2411   ALTIVEC_BUILTIN_VRLB,
2412   ALTIVEC_BUILTIN_VRLH,
2413   ALTIVEC_BUILTIN_VRLW,
2414   ALTIVEC_BUILTIN_VRSQRTEFP,
2415   ALTIVEC_BUILTIN_VSLB,
2416   ALTIVEC_BUILTIN_VSLH,
2417   ALTIVEC_BUILTIN_VSLW,
2418   ALTIVEC_BUILTIN_VSL,
2419   ALTIVEC_BUILTIN_VSLO,
2420   ALTIVEC_BUILTIN_VSPLTB,
2421   ALTIVEC_BUILTIN_VSPLTH,
2422   ALTIVEC_BUILTIN_VSPLTW,
2423   ALTIVEC_BUILTIN_VSPLTISB,
2424   ALTIVEC_BUILTIN_VSPLTISH,
2425   ALTIVEC_BUILTIN_VSPLTISW,
2426   ALTIVEC_BUILTIN_VSRB,
2427   ALTIVEC_BUILTIN_VSRH,
2428   ALTIVEC_BUILTIN_VSRW,
2429   ALTIVEC_BUILTIN_VSRAB,
2430   ALTIVEC_BUILTIN_VSRAH,
2431   ALTIVEC_BUILTIN_VSRAW,
2432   ALTIVEC_BUILTIN_VSR,
2433   ALTIVEC_BUILTIN_VSRO,
2434   ALTIVEC_BUILTIN_VSUBUBM,
2435   ALTIVEC_BUILTIN_VSUBUHM,
2436   ALTIVEC_BUILTIN_VSUBUWM,
2437   ALTIVEC_BUILTIN_VSUBFP,
2438   ALTIVEC_BUILTIN_VSUBCUW,
2439   ALTIVEC_BUILTIN_VSUBUBS,
2440   ALTIVEC_BUILTIN_VSUBSBS,
2441   ALTIVEC_BUILTIN_VSUBUHS,
2442   ALTIVEC_BUILTIN_VSUBSHS,
2443   ALTIVEC_BUILTIN_VSUBUWS,
2444   ALTIVEC_BUILTIN_VSUBSWS,
2445   ALTIVEC_BUILTIN_VSUM4UBS,
2446   ALTIVEC_BUILTIN_VSUM4SBS,
2447   ALTIVEC_BUILTIN_VSUM4SHS,
2448   ALTIVEC_BUILTIN_VSUM2SWS,
2449   ALTIVEC_BUILTIN_VSUMSWS,
2450   ALTIVEC_BUILTIN_VXOR,
2451   ALTIVEC_BUILTIN_VSLDOI_16QI,
2452   ALTIVEC_BUILTIN_VSLDOI_8HI,
2453   ALTIVEC_BUILTIN_VSLDOI_4SI,
2454   ALTIVEC_BUILTIN_VSLDOI_4SF,
2455   ALTIVEC_BUILTIN_VUPKHSB,
2456   ALTIVEC_BUILTIN_VUPKHPX,
2457   ALTIVEC_BUILTIN_VUPKHSH,
2458   ALTIVEC_BUILTIN_VUPKLSB,
2459   ALTIVEC_BUILTIN_VUPKLPX,
2460   ALTIVEC_BUILTIN_VUPKLSH,
2461   ALTIVEC_BUILTIN_MTVSCR,
2462   ALTIVEC_BUILTIN_MFVSCR,
2463   ALTIVEC_BUILTIN_DSSALL,
2464   ALTIVEC_BUILTIN_DSS,
2465   ALTIVEC_BUILTIN_LVSL,
2466   ALTIVEC_BUILTIN_LVSR,
2467   ALTIVEC_BUILTIN_DSTT,
2468   ALTIVEC_BUILTIN_DSTST,
2469   ALTIVEC_BUILTIN_DSTSTT,
2470   ALTIVEC_BUILTIN_DST,
2471   ALTIVEC_BUILTIN_LVEBX,
2472   ALTIVEC_BUILTIN_LVEHX,
2473   ALTIVEC_BUILTIN_LVEWX,
2474   ALTIVEC_BUILTIN_LVXL,
2475   ALTIVEC_BUILTIN_LVX,
2476   ALTIVEC_BUILTIN_STVX,
2477   ALTIVEC_BUILTIN_STVEBX,
2478   ALTIVEC_BUILTIN_STVEHX,
2479   ALTIVEC_BUILTIN_STVEWX,
2480   ALTIVEC_BUILTIN_STVXL,
2481   ALTIVEC_BUILTIN_VCMPBFP_P,
2482   ALTIVEC_BUILTIN_VCMPEQFP_P,
2483   ALTIVEC_BUILTIN_VCMPEQUB_P,
2484   ALTIVEC_BUILTIN_VCMPEQUH_P,
2485   ALTIVEC_BUILTIN_VCMPEQUW_P,
2486   ALTIVEC_BUILTIN_VCMPGEFP_P,
2487   ALTIVEC_BUILTIN_VCMPGTFP_P,
2488   ALTIVEC_BUILTIN_VCMPGTSB_P,
2489   ALTIVEC_BUILTIN_VCMPGTSH_P,
2490   ALTIVEC_BUILTIN_VCMPGTSW_P,
2491   ALTIVEC_BUILTIN_VCMPGTUB_P,
2492   ALTIVEC_BUILTIN_VCMPGTUH_P,
2493   ALTIVEC_BUILTIN_VCMPGTUW_P,
2494   ALTIVEC_BUILTIN_ABSS_V4SI,
2495   ALTIVEC_BUILTIN_ABSS_V8HI,
2496   ALTIVEC_BUILTIN_ABSS_V16QI,
2497   ALTIVEC_BUILTIN_ABS_V4SI,
2498   ALTIVEC_BUILTIN_ABS_V4SF,
2499   ALTIVEC_BUILTIN_ABS_V8HI,
2500   ALTIVEC_BUILTIN_ABS_V16QI,
2501   ALTIVEC_BUILTIN_MASK_FOR_LOAD,
2502   ALTIVEC_BUILTIN_MASK_FOR_STORE,
2503   ALTIVEC_BUILTIN_VEC_INIT_V4SI,
2504   ALTIVEC_BUILTIN_VEC_INIT_V8HI,
2505   ALTIVEC_BUILTIN_VEC_INIT_V16QI,
2506   ALTIVEC_BUILTIN_VEC_INIT_V4SF,
2507   ALTIVEC_BUILTIN_VEC_SET_V4SI,
2508   ALTIVEC_BUILTIN_VEC_SET_V8HI,
2509   ALTIVEC_BUILTIN_VEC_SET_V16QI,
2510   ALTIVEC_BUILTIN_VEC_SET_V4SF,
2511   ALTIVEC_BUILTIN_VEC_EXT_V4SI,
2512   ALTIVEC_BUILTIN_VEC_EXT_V8HI,
2513   ALTIVEC_BUILTIN_VEC_EXT_V16QI,
2514   ALTIVEC_BUILTIN_VEC_EXT_V4SF,
2515
2516   /* Altivec overloaded builtins.  */
2517   ALTIVEC_BUILTIN_VCMPEQ_P,
2518   ALTIVEC_BUILTIN_OVERLOADED_FIRST = ALTIVEC_BUILTIN_VCMPEQ_P,
2519   ALTIVEC_BUILTIN_VCMPGT_P,
2520   ALTIVEC_BUILTIN_VCMPGE_P,
2521   ALTIVEC_BUILTIN_VEC_ABS,
2522   ALTIVEC_BUILTIN_VEC_ABSS,
2523   ALTIVEC_BUILTIN_VEC_ADD,
2524   ALTIVEC_BUILTIN_VEC_ADDC,
2525   ALTIVEC_BUILTIN_VEC_ADDS,
2526   ALTIVEC_BUILTIN_VEC_AND,
2527   ALTIVEC_BUILTIN_VEC_ANDC,
2528   ALTIVEC_BUILTIN_VEC_AVG,
2529   ALTIVEC_BUILTIN_VEC_CEIL,
2530   ALTIVEC_BUILTIN_VEC_CMPB,
2531   ALTIVEC_BUILTIN_VEC_CMPEQ,
2532   ALTIVEC_BUILTIN_VEC_CMPEQUB,
2533   ALTIVEC_BUILTIN_VEC_CMPEQUH,
2534   ALTIVEC_BUILTIN_VEC_CMPEQUW,
2535   ALTIVEC_BUILTIN_VEC_CMPGE,
2536   ALTIVEC_BUILTIN_VEC_CMPGT,
2537   ALTIVEC_BUILTIN_VEC_CMPLE,
2538   ALTIVEC_BUILTIN_VEC_CMPLT,
2539   ALTIVEC_BUILTIN_VEC_CTF,
2540   ALTIVEC_BUILTIN_VEC_CTS,
2541   ALTIVEC_BUILTIN_VEC_CTU,
2542   ALTIVEC_BUILTIN_VEC_DST,
2543   ALTIVEC_BUILTIN_VEC_DSTST,
2544   ALTIVEC_BUILTIN_VEC_DSTSTT,
2545   ALTIVEC_BUILTIN_VEC_DSTT,
2546   ALTIVEC_BUILTIN_VEC_EXPTE,
2547   ALTIVEC_BUILTIN_VEC_FLOOR,
2548   ALTIVEC_BUILTIN_VEC_LD,
2549   ALTIVEC_BUILTIN_VEC_LDE,
2550   ALTIVEC_BUILTIN_VEC_LDL,
2551   ALTIVEC_BUILTIN_VEC_LOGE,
2552   ALTIVEC_BUILTIN_VEC_LVEBX,
2553   ALTIVEC_BUILTIN_VEC_LVEHX,
2554   ALTIVEC_BUILTIN_VEC_LVEWX,
2555   ALTIVEC_BUILTIN_VEC_LVSL,
2556   ALTIVEC_BUILTIN_VEC_LVSR,
2557   ALTIVEC_BUILTIN_VEC_MADD,
2558   ALTIVEC_BUILTIN_VEC_MADDS,
2559   ALTIVEC_BUILTIN_VEC_MAX,
2560   ALTIVEC_BUILTIN_VEC_MERGEH,
2561   ALTIVEC_BUILTIN_VEC_MERGEL,
2562   ALTIVEC_BUILTIN_VEC_MIN,
2563   ALTIVEC_BUILTIN_VEC_MLADD,
2564   ALTIVEC_BUILTIN_VEC_MPERM,
2565   ALTIVEC_BUILTIN_VEC_MRADDS,
2566   ALTIVEC_BUILTIN_VEC_MRGHB,
2567   ALTIVEC_BUILTIN_VEC_MRGHH,
2568   ALTIVEC_BUILTIN_VEC_MRGHW,
2569   ALTIVEC_BUILTIN_VEC_MRGLB,
2570   ALTIVEC_BUILTIN_VEC_MRGLH,
2571   ALTIVEC_BUILTIN_VEC_MRGLW,
2572   ALTIVEC_BUILTIN_VEC_MSUM,
2573   ALTIVEC_BUILTIN_VEC_MSUMS,
2574   ALTIVEC_BUILTIN_VEC_MTVSCR,
2575   ALTIVEC_BUILTIN_VEC_MULE,
2576   ALTIVEC_BUILTIN_VEC_MULO,
2577   ALTIVEC_BUILTIN_VEC_NMSUB,
2578   ALTIVEC_BUILTIN_VEC_NOR,
2579   ALTIVEC_BUILTIN_VEC_OR,
2580   ALTIVEC_BUILTIN_VEC_PACK,
2581   ALTIVEC_BUILTIN_VEC_PACKPX,
2582   ALTIVEC_BUILTIN_VEC_PACKS,
2583   ALTIVEC_BUILTIN_VEC_PACKSU,
2584   ALTIVEC_BUILTIN_VEC_PERM,
2585   ALTIVEC_BUILTIN_VEC_RE,
2586   ALTIVEC_BUILTIN_VEC_RL,
2587   ALTIVEC_BUILTIN_VEC_ROUND,
2588   ALTIVEC_BUILTIN_VEC_RSQRTE,
2589   ALTIVEC_BUILTIN_VEC_SEL,
2590   ALTIVEC_BUILTIN_VEC_SL,
2591   ALTIVEC_BUILTIN_VEC_SLD,
2592   ALTIVEC_BUILTIN_VEC_SLL,
2593   ALTIVEC_BUILTIN_VEC_SLO,
2594   ALTIVEC_BUILTIN_VEC_SPLAT,
2595   ALTIVEC_BUILTIN_VEC_SPLAT_S16,
2596   ALTIVEC_BUILTIN_VEC_SPLAT_S32,
2597   ALTIVEC_BUILTIN_VEC_SPLAT_S8,
2598   ALTIVEC_BUILTIN_VEC_SPLAT_U16,
2599   ALTIVEC_BUILTIN_VEC_SPLAT_U32,
2600   ALTIVEC_BUILTIN_VEC_SPLAT_U8,
2601   ALTIVEC_BUILTIN_VEC_SPLTB,
2602   ALTIVEC_BUILTIN_VEC_SPLTH,
2603   ALTIVEC_BUILTIN_VEC_SPLTW,
2604   ALTIVEC_BUILTIN_VEC_SR,
2605   ALTIVEC_BUILTIN_VEC_SRA,
2606   ALTIVEC_BUILTIN_VEC_SRL,
2607   ALTIVEC_BUILTIN_VEC_SRO,
2608   ALTIVEC_BUILTIN_VEC_ST,
2609   ALTIVEC_BUILTIN_VEC_STE,
2610   ALTIVEC_BUILTIN_VEC_STL,
2611   ALTIVEC_BUILTIN_VEC_STVEBX,
2612   ALTIVEC_BUILTIN_VEC_STVEHX,
2613   ALTIVEC_BUILTIN_VEC_STVEWX,
2614   ALTIVEC_BUILTIN_VEC_SUB,
2615   ALTIVEC_BUILTIN_VEC_SUBC,
2616   ALTIVEC_BUILTIN_VEC_SUBS,
2617   ALTIVEC_BUILTIN_VEC_SUM2S,
2618   ALTIVEC_BUILTIN_VEC_SUM4S,
2619   ALTIVEC_BUILTIN_VEC_SUMS,
2620   ALTIVEC_BUILTIN_VEC_TRUNC,
2621   ALTIVEC_BUILTIN_VEC_UNPACKH,
2622   ALTIVEC_BUILTIN_VEC_UNPACKL,
2623   ALTIVEC_BUILTIN_VEC_VADDFP,
2624   ALTIVEC_BUILTIN_VEC_VADDSBS,
2625   ALTIVEC_BUILTIN_VEC_VADDSHS,
2626   ALTIVEC_BUILTIN_VEC_VADDSWS,
2627   ALTIVEC_BUILTIN_VEC_VADDUBM,
2628   ALTIVEC_BUILTIN_VEC_VADDUBS,
2629   ALTIVEC_BUILTIN_VEC_VADDUHM,
2630   ALTIVEC_BUILTIN_VEC_VADDUHS,
2631   ALTIVEC_BUILTIN_VEC_VADDUWM,
2632   ALTIVEC_BUILTIN_VEC_VADDUWS,
2633   ALTIVEC_BUILTIN_VEC_VAVGSB,
2634   ALTIVEC_BUILTIN_VEC_VAVGSH,
2635   ALTIVEC_BUILTIN_VEC_VAVGSW,
2636   ALTIVEC_BUILTIN_VEC_VAVGUB,
2637   ALTIVEC_BUILTIN_VEC_VAVGUH,
2638   ALTIVEC_BUILTIN_VEC_VAVGUW,
2639   ALTIVEC_BUILTIN_VEC_VCFSX,
2640   ALTIVEC_BUILTIN_VEC_VCFUX,
2641   ALTIVEC_BUILTIN_VEC_VCMPEQFP,
2642   ALTIVEC_BUILTIN_VEC_VCMPEQUB,
2643   ALTIVEC_BUILTIN_VEC_VCMPEQUH,
2644   ALTIVEC_BUILTIN_VEC_VCMPEQUW,
2645   ALTIVEC_BUILTIN_VEC_VCMPGTFP,
2646   ALTIVEC_BUILTIN_VEC_VCMPGTSB,
2647   ALTIVEC_BUILTIN_VEC_VCMPGTSH,
2648   ALTIVEC_BUILTIN_VEC_VCMPGTSW,
2649   ALTIVEC_BUILTIN_VEC_VCMPGTUB,
2650   ALTIVEC_BUILTIN_VEC_VCMPGTUH,
2651   ALTIVEC_BUILTIN_VEC_VCMPGTUW,
2652   ALTIVEC_BUILTIN_VEC_VMAXFP,
2653   ALTIVEC_BUILTIN_VEC_VMAXSB,
2654   ALTIVEC_BUILTIN_VEC_VMAXSH,
2655   ALTIVEC_BUILTIN_VEC_VMAXSW,
2656   ALTIVEC_BUILTIN_VEC_VMAXUB,
2657   ALTIVEC_BUILTIN_VEC_VMAXUH,
2658   ALTIVEC_BUILTIN_VEC_VMAXUW,
2659   ALTIVEC_BUILTIN_VEC_VMINFP,
2660   ALTIVEC_BUILTIN_VEC_VMINSB,
2661   ALTIVEC_BUILTIN_VEC_VMINSH,
2662   ALTIVEC_BUILTIN_VEC_VMINSW,
2663   ALTIVEC_BUILTIN_VEC_VMINUB,
2664   ALTIVEC_BUILTIN_VEC_VMINUH,
2665   ALTIVEC_BUILTIN_VEC_VMINUW,
2666   ALTIVEC_BUILTIN_VEC_VMRGHB,
2667   ALTIVEC_BUILTIN_VEC_VMRGHH,
2668   ALTIVEC_BUILTIN_VEC_VMRGHW,
2669   ALTIVEC_BUILTIN_VEC_VMRGLB,
2670   ALTIVEC_BUILTIN_VEC_VMRGLH,
2671   ALTIVEC_BUILTIN_VEC_VMRGLW,
2672   ALTIVEC_BUILTIN_VEC_VMSUMMBM,
2673   ALTIVEC_BUILTIN_VEC_VMSUMSHM,
2674   ALTIVEC_BUILTIN_VEC_VMSUMSHS,
2675   ALTIVEC_BUILTIN_VEC_VMSUMUBM,
2676   ALTIVEC_BUILTIN_VEC_VMSUMUHM,
2677   ALTIVEC_BUILTIN_VEC_VMSUMUHS,
2678   ALTIVEC_BUILTIN_VEC_VMULESB,
2679   ALTIVEC_BUILTIN_VEC_VMULESH,
2680   ALTIVEC_BUILTIN_VEC_VMULEUB,
2681   ALTIVEC_BUILTIN_VEC_VMULEUH,
2682   ALTIVEC_BUILTIN_VEC_VMULOSB,
2683   ALTIVEC_BUILTIN_VEC_VMULOSH,
2684   ALTIVEC_BUILTIN_VEC_VMULOUB,
2685   ALTIVEC_BUILTIN_VEC_VMULOUH,
2686   ALTIVEC_BUILTIN_VEC_VPKSHSS,
2687   ALTIVEC_BUILTIN_VEC_VPKSHUS,
2688   ALTIVEC_BUILTIN_VEC_VPKSWSS,
2689   ALTIVEC_BUILTIN_VEC_VPKSWUS,
2690   ALTIVEC_BUILTIN_VEC_VPKUHUM,
2691   ALTIVEC_BUILTIN_VEC_VPKUHUS,
2692   ALTIVEC_BUILTIN_VEC_VPKUWUM,
2693   ALTIVEC_BUILTIN_VEC_VPKUWUS,
2694   ALTIVEC_BUILTIN_VEC_VRLB,
2695   ALTIVEC_BUILTIN_VEC_VRLH,
2696   ALTIVEC_BUILTIN_VEC_VRLW,
2697   ALTIVEC_BUILTIN_VEC_VSLB,
2698   ALTIVEC_BUILTIN_VEC_VSLH,
2699   ALTIVEC_BUILTIN_VEC_VSLW,
2700   ALTIVEC_BUILTIN_VEC_VSPLTB,
2701   ALTIVEC_BUILTIN_VEC_VSPLTH,
2702   ALTIVEC_BUILTIN_VEC_VSPLTW,
2703   ALTIVEC_BUILTIN_VEC_VSRAB,
2704   ALTIVEC_BUILTIN_VEC_VSRAH,
2705   ALTIVEC_BUILTIN_VEC_VSRAW,
2706   ALTIVEC_BUILTIN_VEC_VSRB,
2707   ALTIVEC_BUILTIN_VEC_VSRH,
2708   ALTIVEC_BUILTIN_VEC_VSRW,
2709   ALTIVEC_BUILTIN_VEC_VSUBFP,
2710   ALTIVEC_BUILTIN_VEC_VSUBSBS,
2711   ALTIVEC_BUILTIN_VEC_VSUBSHS,
2712   ALTIVEC_BUILTIN_VEC_VSUBSWS,
2713   ALTIVEC_BUILTIN_VEC_VSUBUBM,
2714   ALTIVEC_BUILTIN_VEC_VSUBUBS,
2715   ALTIVEC_BUILTIN_VEC_VSUBUHM,
2716   ALTIVEC_BUILTIN_VEC_VSUBUHS,
2717   ALTIVEC_BUILTIN_VEC_VSUBUWM,
2718   ALTIVEC_BUILTIN_VEC_VSUBUWS,
2719   ALTIVEC_BUILTIN_VEC_VSUM4SBS,
2720   ALTIVEC_BUILTIN_VEC_VSUM4SHS,
2721   ALTIVEC_BUILTIN_VEC_VSUM4UBS,
2722   ALTIVEC_BUILTIN_VEC_VUPKHPX,
2723   ALTIVEC_BUILTIN_VEC_VUPKHSB,
2724   ALTIVEC_BUILTIN_VEC_VUPKHSH,
2725   ALTIVEC_BUILTIN_VEC_VUPKLPX,
2726   ALTIVEC_BUILTIN_VEC_VUPKLSB,
2727   ALTIVEC_BUILTIN_VEC_VUPKLSH,
2728   ALTIVEC_BUILTIN_VEC_XOR,
2729   ALTIVEC_BUILTIN_VEC_STEP,
2730   ALTIVEC_BUILTIN_OVERLOADED_LAST = ALTIVEC_BUILTIN_VEC_STEP,
2731
2732   /* SPE builtins.  */
2733   SPE_BUILTIN_EVADDW,
2734   SPE_BUILTIN_EVAND,
2735   SPE_BUILTIN_EVANDC,
2736   SPE_BUILTIN_EVDIVWS,
2737   SPE_BUILTIN_EVDIVWU,
2738   SPE_BUILTIN_EVEQV,
2739   SPE_BUILTIN_EVFSADD,
2740   SPE_BUILTIN_EVFSDIV,
2741   SPE_BUILTIN_EVFSMUL,
2742   SPE_BUILTIN_EVFSSUB,
2743   SPE_BUILTIN_EVLDDX,
2744   SPE_BUILTIN_EVLDHX,
2745   SPE_BUILTIN_EVLDWX,
2746   SPE_BUILTIN_EVLHHESPLATX,
2747   SPE_BUILTIN_EVLHHOSSPLATX,
2748   SPE_BUILTIN_EVLHHOUSPLATX,
2749   SPE_BUILTIN_EVLWHEX,
2750   SPE_BUILTIN_EVLWHOSX,
2751   SPE_BUILTIN_EVLWHOUX,
2752   SPE_BUILTIN_EVLWHSPLATX,
2753   SPE_BUILTIN_EVLWWSPLATX,
2754   SPE_BUILTIN_EVMERGEHI,
2755   SPE_BUILTIN_EVMERGEHILO,
2756   SPE_BUILTIN_EVMERGELO,
2757   SPE_BUILTIN_EVMERGELOHI,
2758   SPE_BUILTIN_EVMHEGSMFAA,
2759   SPE_BUILTIN_EVMHEGSMFAN,
2760   SPE_BUILTIN_EVMHEGSMIAA,
2761   SPE_BUILTIN_EVMHEGSMIAN,
2762   SPE_BUILTIN_EVMHEGUMIAA,
2763   SPE_BUILTIN_EVMHEGUMIAN,
2764   SPE_BUILTIN_EVMHESMF,
2765   SPE_BUILTIN_EVMHESMFA,
2766   SPE_BUILTIN_EVMHESMFAAW,
2767   SPE_BUILTIN_EVMHESMFANW,
2768   SPE_BUILTIN_EVMHESMI,
2769   SPE_BUILTIN_EVMHESMIA,
2770   SPE_BUILTIN_EVMHESMIAAW,
2771   SPE_BUILTIN_EVMHESMIANW,
2772   SPE_BUILTIN_EVMHESSF,
2773   SPE_BUILTIN_EVMHESSFA,
2774   SPE_BUILTIN_EVMHESSFAAW,
2775   SPE_BUILTIN_EVMHESSFANW,
2776   SPE_BUILTIN_EVMHESSIAAW,
2777   SPE_BUILTIN_EVMHESSIANW,
2778   SPE_BUILTIN_EVMHEUMI,
2779   SPE_BUILTIN_EVMHEUMIA,
2780   SPE_BUILTIN_EVMHEUMIAAW,
2781   SPE_BUILTIN_EVMHEUMIANW,
2782   SPE_BUILTIN_EVMHEUSIAAW,
2783   SPE_BUILTIN_EVMHEUSIANW,
2784   SPE_BUILTIN_EVMHOGSMFAA,
2785   SPE_BUILTIN_EVMHOGSMFAN,
2786   SPE_BUILTIN_EVMHOGSMIAA,
2787   SPE_BUILTIN_EVMHOGSMIAN,
2788   SPE_BUILTIN_EVMHOGUMIAA,
2789   SPE_BUILTIN_EVMHOGUMIAN,
2790   SPE_BUILTIN_EVMHOSMF,
2791   SPE_BUILTIN_EVMHOSMFA,
2792   SPE_BUILTIN_EVMHOSMFAAW,
2793   SPE_BUILTIN_EVMHOSMFANW,
2794   SPE_BUILTIN_EVMHOSMI,
2795   SPE_BUILTIN_EVMHOSMIA,
2796   SPE_BUILTIN_EVMHOSMIAAW,
2797   SPE_BUILTIN_EVMHOSMIANW,
2798   SPE_BUILTIN_EVMHOSSF,
2799   SPE_BUILTIN_EVMHOSSFA,
2800   SPE_BUILTIN_EVMHOSSFAAW,
2801   SPE_BUILTIN_EVMHOSSFANW,
2802   SPE_BUILTIN_EVMHOSSIAAW,
2803   SPE_BUILTIN_EVMHOSSIANW,
2804   SPE_BUILTIN_EVMHOUMI,
2805   SPE_BUILTIN_EVMHOUMIA,
2806   SPE_BUILTIN_EVMHOUMIAAW,
2807   SPE_BUILTIN_EVMHOUMIANW,
2808   SPE_BUILTIN_EVMHOUSIAAW,
2809   SPE_BUILTIN_EVMHOUSIANW,
2810   SPE_BUILTIN_EVMWHSMF,
2811   SPE_BUILTIN_EVMWHSMFA,
2812   SPE_BUILTIN_EVMWHSMI,
2813   SPE_BUILTIN_EVMWHSMIA,
2814   SPE_BUILTIN_EVMWHSSF,
2815   SPE_BUILTIN_EVMWHSSFA,
2816   SPE_BUILTIN_EVMWHUMI,
2817   SPE_BUILTIN_EVMWHUMIA,
2818   SPE_BUILTIN_EVMWLSMIAAW,
2819   SPE_BUILTIN_EVMWLSMIANW,
2820   SPE_BUILTIN_EVMWLSSIAAW,
2821   SPE_BUILTIN_EVMWLSSIANW,
2822   SPE_BUILTIN_EVMWLUMI,
2823   SPE_BUILTIN_EVMWLUMIA,
2824   SPE_BUILTIN_EVMWLUMIAAW,
2825   SPE_BUILTIN_EVMWLUMIANW,
2826   SPE_BUILTIN_EVMWLUSIAAW,
2827   SPE_BUILTIN_EVMWLUSIANW,
2828   SPE_BUILTIN_EVMWSMF,
2829   SPE_BUILTIN_EVMWSMFA,
2830   SPE_BUILTIN_EVMWSMFAA,
2831   SPE_BUILTIN_EVMWSMFAN,
2832   SPE_BUILTIN_EVMWSMI,
2833   SPE_BUILTIN_EVMWSMIA,
2834   SPE_BUILTIN_EVMWSMIAA,
2835   SPE_BUILTIN_EVMWSMIAN,
2836   SPE_BUILTIN_EVMWHSSFAA,
2837   SPE_BUILTIN_EVMWSSF,
2838   SPE_BUILTIN_EVMWSSFA,
2839   SPE_BUILTIN_EVMWSSFAA,
2840   SPE_BUILTIN_EVMWSSFAN,
2841   SPE_BUILTIN_EVMWUMI,
2842   SPE_BUILTIN_EVMWUMIA,
2843   SPE_BUILTIN_EVMWUMIAA,
2844   SPE_BUILTIN_EVMWUMIAN,
2845   SPE_BUILTIN_EVNAND,
2846   SPE_BUILTIN_EVNOR,
2847   SPE_BUILTIN_EVOR,
2848   SPE_BUILTIN_EVORC,
2849   SPE_BUILTIN_EVRLW,
2850   SPE_BUILTIN_EVSLW,
2851   SPE_BUILTIN_EVSRWS,
2852   SPE_BUILTIN_EVSRWU,
2853   SPE_BUILTIN_EVSTDDX,
2854   SPE_BUILTIN_EVSTDHX,
2855   SPE_BUILTIN_EVSTDWX,
2856   SPE_BUILTIN_EVSTWHEX,
2857   SPE_BUILTIN_EVSTWHOX,
2858   SPE_BUILTIN_EVSTWWEX,
2859   SPE_BUILTIN_EVSTWWOX,
2860   SPE_BUILTIN_EVSUBFW,
2861   SPE_BUILTIN_EVXOR,
2862   SPE_BUILTIN_EVABS,
2863   SPE_BUILTIN_EVADDSMIAAW,
2864   SPE_BUILTIN_EVADDSSIAAW,
2865   SPE_BUILTIN_EVADDUMIAAW,
2866   SPE_BUILTIN_EVADDUSIAAW,
2867   SPE_BUILTIN_EVCNTLSW,
2868   SPE_BUILTIN_EVCNTLZW,
2869   SPE_BUILTIN_EVEXTSB,
2870   SPE_BUILTIN_EVEXTSH,
2871   SPE_BUILTIN_EVFSABS,
2872   SPE_BUILTIN_EVFSCFSF,
2873   SPE_BUILTIN_EVFSCFSI,
2874   SPE_BUILTIN_EVFSCFUF,
2875   SPE_BUILTIN_EVFSCFUI,
2876   SPE_BUILTIN_EVFSCTSF,
2877   SPE_BUILTIN_EVFSCTSI,
2878   SPE_BUILTIN_EVFSCTSIZ,
2879   SPE_BUILTIN_EVFSCTUF,
2880   SPE_BUILTIN_EVFSCTUI,
2881   SPE_BUILTIN_EVFSCTUIZ,
2882   SPE_BUILTIN_EVFSNABS,
2883   SPE_BUILTIN_EVFSNEG,
2884   SPE_BUILTIN_EVMRA,
2885   SPE_BUILTIN_EVNEG,
2886   SPE_BUILTIN_EVRNDW,
2887   SPE_BUILTIN_EVSUBFSMIAAW,
2888   SPE_BUILTIN_EVSUBFSSIAAW,
2889   SPE_BUILTIN_EVSUBFUMIAAW,
2890   SPE_BUILTIN_EVSUBFUSIAAW,
2891   SPE_BUILTIN_EVADDIW,
2892   SPE_BUILTIN_EVLDD,
2893   SPE_BUILTIN_EVLDH,
2894   SPE_BUILTIN_EVLDW,
2895   SPE_BUILTIN_EVLHHESPLAT,
2896   SPE_BUILTIN_EVLHHOSSPLAT,
2897   SPE_BUILTIN_EVLHHOUSPLAT,
2898   SPE_BUILTIN_EVLWHE,
2899   SPE_BUILTIN_EVLWHOS,
2900   SPE_BUILTIN_EVLWHOU,
2901   SPE_BUILTIN_EVLWHSPLAT,
2902   SPE_BUILTIN_EVLWWSPLAT,
2903   SPE_BUILTIN_EVRLWI,
2904   SPE_BUILTIN_EVSLWI,
2905   SPE_BUILTIN_EVSRWIS,
2906   SPE_BUILTIN_EVSRWIU,
2907   SPE_BUILTIN_EVSTDD,
2908   SPE_BUILTIN_EVSTDH,
2909   SPE_BUILTIN_EVSTDW,
2910   SPE_BUILTIN_EVSTWHE,
2911   SPE_BUILTIN_EVSTWHO,
2912   SPE_BUILTIN_EVSTWWE,
2913   SPE_BUILTIN_EVSTWWO,
2914   SPE_BUILTIN_EVSUBIFW,
2915
2916   /* Compares.  */
2917   SPE_BUILTIN_EVCMPEQ,
2918   SPE_BUILTIN_EVCMPGTS,
2919   SPE_BUILTIN_EVCMPGTU,
2920   SPE_BUILTIN_EVCMPLTS,
2921   SPE_BUILTIN_EVCMPLTU,
2922   SPE_BUILTIN_EVFSCMPEQ,
2923   SPE_BUILTIN_EVFSCMPGT,
2924   SPE_BUILTIN_EVFSCMPLT,
2925   SPE_BUILTIN_EVFSTSTEQ,
2926   SPE_BUILTIN_EVFSTSTGT,
2927   SPE_BUILTIN_EVFSTSTLT,
2928
2929   /* EVSEL compares.  */
2930   SPE_BUILTIN_EVSEL_CMPEQ,
2931   SPE_BUILTIN_EVSEL_CMPGTS,
2932   SPE_BUILTIN_EVSEL_CMPGTU,
2933   SPE_BUILTIN_EVSEL_CMPLTS,
2934   SPE_BUILTIN_EVSEL_CMPLTU,
2935   SPE_BUILTIN_EVSEL_FSCMPEQ,
2936   SPE_BUILTIN_EVSEL_FSCMPGT,
2937   SPE_BUILTIN_EVSEL_FSCMPLT,
2938   SPE_BUILTIN_EVSEL_FSTSTEQ,
2939   SPE_BUILTIN_EVSEL_FSTSTGT,
2940   SPE_BUILTIN_EVSEL_FSTSTLT,
2941
2942   SPE_BUILTIN_EVSPLATFI,
2943   SPE_BUILTIN_EVSPLATI,
2944   SPE_BUILTIN_EVMWHSSMAA,
2945   SPE_BUILTIN_EVMWHSMFAA,
2946   SPE_BUILTIN_EVMWHSMIAA,
2947   SPE_BUILTIN_EVMWHUSIAA,
2948   SPE_BUILTIN_EVMWHUMIAA,
2949   SPE_BUILTIN_EVMWHSSFAN,
2950   SPE_BUILTIN_EVMWHSSIAN,
2951   SPE_BUILTIN_EVMWHSMFAN,
2952   SPE_BUILTIN_EVMWHSMIAN,
2953   SPE_BUILTIN_EVMWHUSIAN,
2954   SPE_BUILTIN_EVMWHUMIAN,
2955   SPE_BUILTIN_EVMWHGSSFAA,
2956   SPE_BUILTIN_EVMWHGSMFAA,
2957   SPE_BUILTIN_EVMWHGSMIAA,
2958   SPE_BUILTIN_EVMWHGUMIAA,
2959   SPE_BUILTIN_EVMWHGSSFAN,
2960   SPE_BUILTIN_EVMWHGSMFAN,
2961   SPE_BUILTIN_EVMWHGSMIAN,
2962   SPE_BUILTIN_EVMWHGUMIAN,
2963   SPE_BUILTIN_MTSPEFSCR,
2964   SPE_BUILTIN_MFSPEFSCR,
2965   SPE_BUILTIN_BRINC,
2966
2967   /* PAIRED builtins.  */
2968   PAIRED_BUILTIN_DIVV2SF3,
2969   PAIRED_BUILTIN_ABSV2SF2,
2970   PAIRED_BUILTIN_NEGV2SF2,
2971   PAIRED_BUILTIN_SQRTV2SF2,
2972   PAIRED_BUILTIN_ADDV2SF3,
2973   PAIRED_BUILTIN_SUBV2SF3,
2974   PAIRED_BUILTIN_RESV2SF2,
2975   PAIRED_BUILTIN_MULV2SF3,
2976   PAIRED_BUILTIN_MSUB,
2977   PAIRED_BUILTIN_MADD,
2978   PAIRED_BUILTIN_NMSUB,
2979   PAIRED_BUILTIN_NMADD,
2980   PAIRED_BUILTIN_NABSV2SF2,
2981   PAIRED_BUILTIN_SUM0,
2982   PAIRED_BUILTIN_SUM1,
2983   PAIRED_BUILTIN_MULS0,
2984   PAIRED_BUILTIN_MULS1,
2985   PAIRED_BUILTIN_MERGE00,
2986   PAIRED_BUILTIN_MERGE01,
2987   PAIRED_BUILTIN_MERGE10,
2988   PAIRED_BUILTIN_MERGE11,
2989   PAIRED_BUILTIN_MADDS0,
2990   PAIRED_BUILTIN_MADDS1,
2991   PAIRED_BUILTIN_STX,
2992   PAIRED_BUILTIN_LX,
2993   PAIRED_BUILTIN_CMPU0,
2994   PAIRED_BUILTIN_CMPU1,
2995
2996   RS6000_BUILTIN_COUNT
2997 };
2998
2999 enum rs6000_builtin_type_index
3000 {
3001   RS6000_BTI_NOT_OPAQUE,
3002   RS6000_BTI_opaque_V2SI,
3003   RS6000_BTI_opaque_V2SF,
3004   RS6000_BTI_opaque_p_V2SI,
3005   RS6000_BTI_opaque_V4SI,
3006   RS6000_BTI_V16QI,
3007   RS6000_BTI_V2SI,
3008   RS6000_BTI_V2SF,
3009   RS6000_BTI_V4HI,
3010   RS6000_BTI_V4SI,
3011   RS6000_BTI_V4SF,
3012   RS6000_BTI_V8HI,
3013   RS6000_BTI_unsigned_V16QI,
3014   RS6000_BTI_unsigned_V8HI,
3015   RS6000_BTI_unsigned_V4SI,
3016   RS6000_BTI_bool_char,          /* __bool char */
3017   RS6000_BTI_bool_short,         /* __bool short */
3018   RS6000_BTI_bool_int,           /* __bool int */
3019   RS6000_BTI_pixel,              /* __pixel */
3020   RS6000_BTI_bool_V16QI,         /* __vector __bool char */
3021   RS6000_BTI_bool_V8HI,          /* __vector __bool short */
3022   RS6000_BTI_bool_V4SI,          /* __vector __bool int */
3023   RS6000_BTI_pixel_V8HI,         /* __vector __pixel */
3024   RS6000_BTI_long,               /* long_integer_type_node */
3025   RS6000_BTI_unsigned_long,      /* long_unsigned_type_node */
3026   RS6000_BTI_INTQI,              /* intQI_type_node */
3027   RS6000_BTI_UINTQI,             /* unsigned_intQI_type_node */
3028   RS6000_BTI_INTHI,              /* intHI_type_node */
3029   RS6000_BTI_UINTHI,             /* unsigned_intHI_type_node */
3030   RS6000_BTI_INTSI,              /* intSI_type_node */
3031   RS6000_BTI_UINTSI,             /* unsigned_intSI_type_node */
3032   RS6000_BTI_float,              /* float_type_node */
3033   RS6000_BTI_void,               /* void_type_node */
3034   RS6000_BTI_MAX
3035 };
3036
3037
3038 #define opaque_V2SI_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V2SI])
3039 #define opaque_V2SF_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V2SF])
3040 #define opaque_p_V2SI_type_node       (rs6000_builtin_types[RS6000_BTI_opaque_p_V2SI])
3041 #define opaque_V4SI_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V4SI])
3042 #define V16QI_type_node               (rs6000_builtin_types[RS6000_BTI_V16QI])
3043 #define V2SI_type_node                (rs6000_builtin_types[RS6000_BTI_V2SI])
3044 #define V2SF_type_node                (rs6000_builtin_types[RS6000_BTI_V2SF])
3045 #define V4HI_type_node                (rs6000_builtin_types[RS6000_BTI_V4HI])
3046 #define V4SI_type_node                (rs6000_builtin_types[RS6000_BTI_V4SI])
3047 #define V4SF_type_node                (rs6000_builtin_types[RS6000_BTI_V4SF])
3048 #define V8HI_type_node                (rs6000_builtin_types[RS6000_BTI_V8HI])
3049 #define unsigned_V16QI_type_node      (rs6000_builtin_types[RS6000_BTI_unsigned_V16QI])
3050 #define unsigned_V8HI_type_node       (rs6000_builtin_types[RS6000_BTI_unsigned_V8HI])
3051 #define unsigned_V4SI_type_node       (rs6000_builtin_types[RS6000_BTI_unsigned_V4SI])
3052 #define bool_char_type_node           (rs6000_builtin_types[RS6000_BTI_bool_char])
3053 #define bool_short_type_node          (rs6000_builtin_types[RS6000_BTI_bool_short])
3054 #define bool_int_type_node            (rs6000_builtin_types[RS6000_BTI_bool_int])
3055 #define pixel_type_node               (rs6000_builtin_types[RS6000_BTI_pixel])
3056 #define bool_V16QI_type_node          (rs6000_builtin_types[RS6000_BTI_bool_V16QI])
3057 #define bool_V8HI_type_node           (rs6000_builtin_types[RS6000_BTI_bool_V8HI])
3058 #define bool_V4SI_type_node           (rs6000_builtin_types[RS6000_BTI_bool_V4SI])
3059 #define pixel_V8HI_type_node          (rs6000_builtin_types[RS6000_BTI_pixel_V8HI])
3060
3061 #define long_integer_type_internal_node  (rs6000_builtin_types[RS6000_BTI_long])
3062 #define long_unsigned_type_internal_node (rs6000_builtin_types[RS6000_BTI_unsigned_long])
3063 #define intQI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTQI])
3064 #define uintQI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTQI])
3065 #define intHI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTHI])
3066 #define uintHI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTHI])
3067 #define intSI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTSI])
3068 #define uintSI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTSI])
3069 #define float_type_internal_node         (rs6000_builtin_types[RS6000_BTI_float])
3070 #define void_type_internal_node          (rs6000_builtin_types[RS6000_BTI_void])
3071
3072 extern GTY(()) tree rs6000_builtin_types[RS6000_BTI_MAX];
3073 extern GTY(()) tree rs6000_builtin_decls[RS6000_BUILTIN_COUNT];
3074