OSDN Git Service

Merge branch 'trunk' of git://gcc.gnu.org/git/gcc into rework
[pf3gnuchains/gcc-fork.git] / gcc / config / rs6000 / rs6000.h
1 /* Definitions of target machine for GNU compiler, for IBM RS/6000.
2    Copyright (C) 1992, 1993, 1994, 1995, 1996, 1997, 1998, 1999,
3    2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008, 2009,
4    2010
5    Free Software Foundation, Inc.
6    Contributed by Richard Kenner (kenner@vlsi1.ultra.nyu.edu)
7
8    This file is part of GCC.
9
10    GCC is free software; you can redistribute it and/or modify it
11    under the terms of the GNU General Public License as published
12    by the Free Software Foundation; either version 3, or (at your
13    option) any later version.
14
15    GCC is distributed in the hope that it will be useful, but WITHOUT
16    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
17    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
18    License for more details.
19
20    Under Section 7 of GPL version 3, you are granted additional
21    permissions described in the GCC Runtime Library Exception, version
22    3.1, as published by the Free Software Foundation.
23
24    You should have received a copy of the GNU General Public License and
25    a copy of the GCC Runtime Library Exception along with this program;
26    see the files COPYING3 and COPYING.RUNTIME respectively.  If not, see
27    <http://www.gnu.org/licenses/>.  */
28
29 /* Note that some other tm.h files include this one and then override
30    many of the definitions.  */
31
32 #ifndef RS6000_OPTS_H
33 #include "config/rs6000/rs6000-opts.h"
34 #endif
35
36 /* Definitions for the object file format.  These are set at
37    compile-time.  */
38
39 #define OBJECT_XCOFF 1
40 #define OBJECT_ELF 2
41 #define OBJECT_PEF 3
42 #define OBJECT_MACHO 4
43
44 #define TARGET_ELF (TARGET_OBJECT_FORMAT == OBJECT_ELF)
45 #define TARGET_XCOFF (TARGET_OBJECT_FORMAT == OBJECT_XCOFF)
46 #define TARGET_MACOS (TARGET_OBJECT_FORMAT == OBJECT_PEF)
47 #define TARGET_MACHO (TARGET_OBJECT_FORMAT == OBJECT_MACHO)
48
49 #ifndef TARGET_AIX
50 #define TARGET_AIX 0
51 #endif
52
53 #ifndef TARGET_AIX_OS
54 #define TARGET_AIX_OS 0
55 #endif
56
57 /* Control whether function entry points use a "dot" symbol when
58    ABI_AIX.  */
59 #define DOT_SYMBOLS 1
60
61 /* Default string to use for cpu if not specified.  */
62 #ifndef TARGET_CPU_DEFAULT
63 #define TARGET_CPU_DEFAULT ((char *)0)
64 #endif
65
66 /* If configured for PPC405, support PPC405CR Erratum77.  */
67 #ifdef CONFIG_PPC405CR
68 #define PPC405_ERRATUM77 (rs6000_cpu == PROCESSOR_PPC405)
69 #else
70 #define PPC405_ERRATUM77 0
71 #endif
72
73 #ifndef TARGET_PAIRED_FLOAT
74 #define TARGET_PAIRED_FLOAT 0
75 #endif
76
77 #ifdef HAVE_AS_POPCNTB
78 #define ASM_CPU_POWER5_SPEC "-mpower5"
79 #else
80 #define ASM_CPU_POWER5_SPEC "-mpower4"
81 #endif
82
83 #ifdef HAVE_AS_DFP
84 #define ASM_CPU_POWER6_SPEC "-mpower6 -maltivec"
85 #else
86 #define ASM_CPU_POWER6_SPEC "-mpower4 -maltivec"
87 #endif
88
89 #ifdef HAVE_AS_POPCNTD
90 #define ASM_CPU_POWER7_SPEC "-mpower7"
91 #else
92 #define ASM_CPU_POWER7_SPEC "-mpower4 -maltivec"
93 #endif
94
95 #ifdef HAVE_AS_DCI
96 #define ASM_CPU_476_SPEC "-m476"
97 #else
98 #define ASM_CPU_476_SPEC "-mpower4"
99 #endif
100
101 /* Common ASM definitions used by ASM_SPEC among the various targets for
102    handling -mcpu=xxx switches.  There is a parallel list in driver-rs6000.c to
103    provide the default assembler options if the user uses -mcpu=native, so if
104    you make changes here, make them also there.  */
105 #define ASM_CPU_SPEC \
106 "%{!mcpu*: \
107   %{mpower: %{!mpower2: -mpwr}} \
108   %{mpower2: -mpwrx} \
109   %{mpowerpc64*: -mppc64} \
110   %{!mpowerpc64*: %{mpowerpc*: -mppc}} \
111   %{mno-power: %{!mpowerpc*: -mcom}} \
112   %{!mno-power: %{!mpower*: %(asm_default)}}} \
113 %{mcpu=native: %(asm_cpu_native)} \
114 %{mcpu=common: -mcom} \
115 %{mcpu=cell: -mcell} \
116 %{mcpu=power: -mpwr} \
117 %{mcpu=power2: -mpwrx} \
118 %{mcpu=power3: -mppc64} \
119 %{mcpu=power4: -mpower4} \
120 %{mcpu=power5: %(asm_cpu_power5)} \
121 %{mcpu=power5+: %(asm_cpu_power5)} \
122 %{mcpu=power6: %(asm_cpu_power6) -maltivec} \
123 %{mcpu=power6x: %(asm_cpu_power6) -maltivec} \
124 %{mcpu=power7: %(asm_cpu_power7)} \
125 %{mcpu=a2: -ma2} \
126 %{mcpu=powerpc: -mppc} \
127 %{mcpu=rios: -mpwr} \
128 %{mcpu=rios1: -mpwr} \
129 %{mcpu=rios2: -mpwrx} \
130 %{mcpu=rsc: -mpwr} \
131 %{mcpu=rsc1: -mpwr} \
132 %{mcpu=rs64a: -mppc64} \
133 %{mcpu=401: -mppc} \
134 %{mcpu=403: -m403} \
135 %{mcpu=405: -m405} \
136 %{mcpu=405fp: -m405} \
137 %{mcpu=440: -m440} \
138 %{mcpu=440fp: -m440} \
139 %{mcpu=464: -m440} \
140 %{mcpu=464fp: -m440} \
141 %{mcpu=476: %(asm_cpu_476)} \
142 %{mcpu=476fp: %(asm_cpu_476)} \
143 %{mcpu=505: -mppc} \
144 %{mcpu=601: -m601} \
145 %{mcpu=602: -mppc} \
146 %{mcpu=603: -mppc} \
147 %{mcpu=603e: -mppc} \
148 %{mcpu=ec603e: -mppc} \
149 %{mcpu=604: -mppc} \
150 %{mcpu=604e: -mppc} \
151 %{mcpu=620: -mppc64} \
152 %{mcpu=630: -mppc64} \
153 %{mcpu=740: -mppc} \
154 %{mcpu=750: -mppc} \
155 %{mcpu=G3: -mppc} \
156 %{mcpu=7400: -mppc -maltivec} \
157 %{mcpu=7450: -mppc -maltivec} \
158 %{mcpu=G4: -mppc -maltivec} \
159 %{mcpu=801: -mppc} \
160 %{mcpu=821: -mppc} \
161 %{mcpu=823: -mppc} \
162 %{mcpu=860: -mppc} \
163 %{mcpu=970: -mpower4 -maltivec} \
164 %{mcpu=G5: -mpower4 -maltivec} \
165 %{mcpu=8540: -me500} \
166 %{mcpu=8548: -me500} \
167 %{mcpu=e300c2: -me300} \
168 %{mcpu=e300c3: -me300} \
169 %{mcpu=e500mc: -me500mc} \
170 %{mcpu=e500mc64: -me500mc64} \
171 %{maltivec: -maltivec} \
172 %{mvsx: -mvsx %{!maltivec: -maltivec} %{!mcpu*: %(asm_cpu_power7)}} \
173 -many"
174
175 #define CPP_DEFAULT_SPEC ""
176
177 #define ASM_DEFAULT_SPEC ""
178
179 /* This macro defines names of additional specifications to put in the specs
180    that can be used in various specifications like CC1_SPEC.  Its definition
181    is an initializer with a subgrouping for each command option.
182
183    Each subgrouping contains a string constant, that defines the
184    specification name, and a string constant that used by the GCC driver
185    program.
186
187    Do not define this macro if it does not need to do anything.  */
188
189 #define SUBTARGET_EXTRA_SPECS
190
191 #define EXTRA_SPECS                                                     \
192   { "cpp_default",              CPP_DEFAULT_SPEC },                     \
193   { "asm_cpu",                  ASM_CPU_SPEC },                         \
194   { "asm_cpu_native",           ASM_CPU_NATIVE_SPEC },                  \
195   { "asm_default",              ASM_DEFAULT_SPEC },                     \
196   { "cc1_cpu",                  CC1_CPU_SPEC },                         \
197   { "asm_cpu_power5",           ASM_CPU_POWER5_SPEC },                  \
198   { "asm_cpu_power6",           ASM_CPU_POWER6_SPEC },                  \
199   { "asm_cpu_power7",           ASM_CPU_POWER7_SPEC },                  \
200   { "asm_cpu_476",              ASM_CPU_476_SPEC },                     \
201   SUBTARGET_EXTRA_SPECS
202
203 /* -mcpu=native handling only makes sense with compiler running on
204    an PowerPC chip.  If changing this condition, also change
205    the condition in driver-rs6000.c.  */
206 #if 0 /* defined(__powerpc__) || defined(__POWERPC__) || defined(_AIX) */
207 /* In driver-rs6000.c.  */
208 extern const char *host_detect_local_cpu (int argc, const char **argv);
209 #define EXTRA_SPEC_FUNCTIONS \
210   { "local_cpu_detect", host_detect_local_cpu },
211 #define HAVE_LOCAL_CPU_DETECT
212 #define ASM_CPU_NATIVE_SPEC "%:local_cpu_detect(asm)"
213
214 #else
215 #define ASM_CPU_NATIVE_SPEC "%(asm_default)"
216 #endif
217
218 #ifndef CC1_CPU_SPEC
219 #ifdef HAVE_LOCAL_CPU_DETECT
220 #define CC1_CPU_SPEC \
221 "%{mcpu=native:%<mcpu=native %:local_cpu_detect(cpu)} \
222  %{mtune=native:%<mtune=native %:local_cpu_detect(tune)}"
223 #else
224 #define CC1_CPU_SPEC ""
225 #endif
226 #endif
227
228 /* Architecture type.  */
229
230 /* Define TARGET_MFCRF if the target assembler does not support the
231    optional field operand for mfcr.  */
232
233 #ifndef HAVE_AS_MFCRF
234 #undef  TARGET_MFCRF
235 #define TARGET_MFCRF 0
236 #endif
237
238 /* Define TARGET_POPCNTB if the target assembler does not support the
239    popcount byte instruction.  */
240
241 #ifndef HAVE_AS_POPCNTB
242 #undef  TARGET_POPCNTB
243 #define TARGET_POPCNTB 0
244 #endif
245
246 /* Define TARGET_FPRND if the target assembler does not support the
247    fp rounding instructions.  */
248
249 #ifndef HAVE_AS_FPRND
250 #undef  TARGET_FPRND
251 #define TARGET_FPRND 0
252 #endif
253
254 /* Define TARGET_CMPB if the target assembler does not support the
255    cmpb instruction.  */
256
257 #ifndef HAVE_AS_CMPB
258 #undef  TARGET_CMPB
259 #define TARGET_CMPB 0
260 #endif
261
262 /* Define TARGET_MFPGPR if the target assembler does not support the
263    mffpr and mftgpr instructions. */
264
265 #ifndef HAVE_AS_MFPGPR
266 #undef  TARGET_MFPGPR
267 #define TARGET_MFPGPR 0
268 #endif
269
270 /* Define TARGET_DFP if the target assembler does not support decimal
271    floating point instructions.  */
272 #ifndef HAVE_AS_DFP
273 #undef  TARGET_DFP
274 #define TARGET_DFP 0
275 #endif
276
277 /* Define TARGET_POPCNTD if the target assembler does not support the
278    popcount word and double word instructions.  */
279
280 #ifndef HAVE_AS_POPCNTD
281 #undef  TARGET_POPCNTD
282 #define TARGET_POPCNTD 0
283 #endif
284
285 /* Define TARGET_LWSYNC_INSTRUCTION if the assembler knows about lwsync.  If
286    not, generate the lwsync code as an integer constant.  */
287 #ifdef HAVE_AS_LWSYNC
288 #define TARGET_LWSYNC_INSTRUCTION 1
289 #else
290 #define TARGET_LWSYNC_INSTRUCTION 0
291 #endif
292
293 /* Define TARGET_TLS_MARKERS if the target assembler does not support
294    arg markers for __tls_get_addr calls.  */
295 #ifndef HAVE_AS_TLS_MARKERS
296 #undef  TARGET_TLS_MARKERS
297 #define TARGET_TLS_MARKERS 0
298 #else
299 #define TARGET_TLS_MARKERS tls_markers
300 #endif
301
302 #ifndef TARGET_SECURE_PLT
303 #define TARGET_SECURE_PLT 0
304 #endif
305
306 #ifndef TARGET_CMODEL
307 #define TARGET_CMODEL CMODEL_SMALL
308 #endif
309
310 #define TARGET_32BIT            (! TARGET_64BIT)
311
312 #ifndef HAVE_AS_TLS
313 #define HAVE_AS_TLS 0
314 #endif
315
316 /* Return 1 for a symbol ref for a thread-local storage symbol.  */
317 #define RS6000_SYMBOL_REF_TLS_P(RTX) \
318   (GET_CODE (RTX) == SYMBOL_REF && SYMBOL_REF_TLS_MODEL (RTX) != 0)
319
320 #ifdef IN_LIBGCC2
321 /* For libgcc2 we make sure this is a compile time constant */
322 #if defined (__64BIT__) || defined (__powerpc64__) || defined (__ppc64__)
323 #undef TARGET_POWERPC64
324 #define TARGET_POWERPC64        1
325 #else
326 #undef TARGET_POWERPC64
327 #define TARGET_POWERPC64        0
328 #endif
329 #else
330     /* The option machinery will define this.  */
331 #endif
332
333 #define TARGET_DEFAULT (MASK_POWER | MASK_MULTIPLE | MASK_STRING)
334
335 /* FPU operations supported. 
336    Each use of TARGET_SINGLE_FLOAT or TARGET_DOUBLE_FLOAT must 
337    also test TARGET_HARD_FLOAT.  */
338 #define TARGET_SINGLE_FLOAT 1
339 #define TARGET_DOUBLE_FLOAT 1
340 #define TARGET_SINGLE_FPU   0
341 #define TARGET_SIMPLE_FPU   0
342 #define TARGET_XILINX_FPU   0
343
344 /* Recast the processor type to the cpu attribute.  */
345 #define rs6000_cpu_attr ((enum attr_cpu)rs6000_cpu)
346
347 /* Define generic processor types based upon current deployment.  */
348 #define PROCESSOR_COMMON    PROCESSOR_PPC601
349 #define PROCESSOR_POWER     PROCESSOR_RIOS1
350 #define PROCESSOR_POWERPC   PROCESSOR_PPC604
351 #define PROCESSOR_POWERPC64 PROCESSOR_RS64A
352
353 /* Define the default processor.  This is overridden by other tm.h files.  */
354 #define PROCESSOR_DEFAULT   PROCESSOR_RIOS1
355 #define PROCESSOR_DEFAULT64 PROCESSOR_RS64A
356
357 extern enum fpu_type_t fpu_type;
358
359 /* Specify the dialect of assembler to use.  New mnemonics is dialect one
360    and the old mnemonics are dialect zero.  */
361 #define ASSEMBLER_DIALECT (TARGET_NEW_MNEMONICS ? 1 : 0)
362
363 /* rs6000_select[0] is reserved for the default cpu defined via --with-cpu */
364 struct rs6000_cpu_select
365 {
366   const char *string;
367   const char *name;
368   int set_tune_p;
369   int set_arch_p;
370 };
371
372 extern struct rs6000_cpu_select rs6000_select[];
373
374 /* Debug support */
375 #define MASK_DEBUG_STACK        0x01    /* debug stack applications */
376 #define MASK_DEBUG_ARG          0x02    /* debug argument handling */
377 #define MASK_DEBUG_REG          0x04    /* debug register handling */
378 #define MASK_DEBUG_ADDR         0x08    /* debug memory addressing */
379 #define MASK_DEBUG_COST         0x10    /* debug rtx codes */
380 #define MASK_DEBUG_TARGET       0x20    /* debug target attribute/pragma */
381 #define MASK_DEBUG_ALL          (MASK_DEBUG_STACK \
382                                  | MASK_DEBUG_ARG \
383                                  | MASK_DEBUG_REG \
384                                  | MASK_DEBUG_ADDR \
385                                  | MASK_DEBUG_COST \
386                                  | MASK_DEBUG_TARGET)
387
388 #define TARGET_DEBUG_STACK      (rs6000_debug & MASK_DEBUG_STACK)
389 #define TARGET_DEBUG_ARG        (rs6000_debug & MASK_DEBUG_ARG)
390 #define TARGET_DEBUG_REG        (rs6000_debug & MASK_DEBUG_REG)
391 #define TARGET_DEBUG_ADDR       (rs6000_debug & MASK_DEBUG_ADDR)
392 #define TARGET_DEBUG_COST       (rs6000_debug & MASK_DEBUG_COST)
393 #define TARGET_DEBUG_TARGET     (rs6000_debug & MASK_DEBUG_TARGET)
394
395 extern enum rs6000_vector rs6000_vector_unit[];
396
397 #define VECTOR_UNIT_NONE_P(MODE)                        \
398   (rs6000_vector_unit[(MODE)] == VECTOR_NONE)
399
400 #define VECTOR_UNIT_VSX_P(MODE)                         \
401   (rs6000_vector_unit[(MODE)] == VECTOR_VSX)
402
403 #define VECTOR_UNIT_ALTIVEC_P(MODE)                     \
404   (rs6000_vector_unit[(MODE)] == VECTOR_ALTIVEC)
405
406 #define VECTOR_UNIT_ALTIVEC_OR_VSX_P(MODE)              \
407   (rs6000_vector_unit[(MODE)] == VECTOR_ALTIVEC         \
408    || rs6000_vector_unit[(MODE)] == VECTOR_VSX)
409
410 /* Describe whether to use VSX loads or Altivec loads.  For now, just use the
411    same unit as the vector unit we are using, but we may want to migrate to
412    using VSX style loads even for types handled by altivec.  */
413 extern enum rs6000_vector rs6000_vector_mem[];
414
415 #define VECTOR_MEM_NONE_P(MODE)                         \
416   (rs6000_vector_mem[(MODE)] == VECTOR_NONE)
417
418 #define VECTOR_MEM_VSX_P(MODE)                          \
419   (rs6000_vector_mem[(MODE)] == VECTOR_VSX)
420
421 #define VECTOR_MEM_ALTIVEC_P(MODE)                      \
422   (rs6000_vector_mem[(MODE)] == VECTOR_ALTIVEC)
423
424 #define VECTOR_MEM_ALTIVEC_OR_VSX_P(MODE)               \
425   (rs6000_vector_mem[(MODE)] == VECTOR_ALTIVEC  \
426    || rs6000_vector_mem[(MODE)] == VECTOR_VSX)
427
428 /* Return the alignment of a given vector type, which is set based on the
429    vector unit use.  VSX for instance can load 32 or 64 bit aligned words
430    without problems, while Altivec requires 128-bit aligned vectors.  */
431 extern int rs6000_vector_align[];
432
433 #define VECTOR_ALIGN(MODE)                                              \
434   ((rs6000_vector_align[(MODE)] != 0)                                   \
435    ? rs6000_vector_align[(MODE)]                                        \
436    : (int)GET_MODE_BITSIZE ((MODE)))
437
438 /* Alignment options for fields in structures for sub-targets following
439    AIX-like ABI.
440    ALIGN_POWER word-aligns FP doubles (default AIX ABI).
441    ALIGN_NATURAL doubleword-aligns FP doubles (align to object size).
442
443    Override the macro definitions when compiling libobjc to avoid undefined
444    reference to rs6000_alignment_flags due to library's use of GCC alignment
445    macros which use the macros below.  */
446
447 #ifndef IN_TARGET_LIBS
448 #define MASK_ALIGN_POWER   0x00000000
449 #define MASK_ALIGN_NATURAL 0x00000001
450 #define TARGET_ALIGN_NATURAL (rs6000_alignment_flags & MASK_ALIGN_NATURAL)
451 #else
452 #define TARGET_ALIGN_NATURAL 0
453 #endif
454
455 #define TARGET_LONG_DOUBLE_128 (rs6000_long_double_type_size == 128)
456 #define TARGET_IEEEQUAD rs6000_ieeequad
457 #define TARGET_ALTIVEC_ABI rs6000_altivec_abi
458 #define TARGET_LDBRX (TARGET_POPCNTD || rs6000_cpu == PROCESSOR_CELL)
459
460 #define TARGET_SPE_ABI 0
461 #define TARGET_SPE 0
462 #define TARGET_E500 0
463 #define TARGET_ISEL64 (TARGET_ISEL && TARGET_POWERPC64)
464 #define TARGET_FPRS 1
465 #define TARGET_E500_SINGLE 0
466 #define TARGET_E500_DOUBLE 0
467 #define CHECK_E500_OPTIONS do { } while (0)
468
469 /* ISA 2.01 allowed FCFID to be done in 32-bit, previously it was 64-bit only.
470    Enable 32-bit fcfid's on any of the switches for newer ISA machines or
471    XILINX.  */
472 #define TARGET_FCFID    (TARGET_POWERPC64 \
473                          || TARGET_POPCNTB      /* ISA 2.02 */ \
474                          || TARGET_CMPB         /* ISA 2.05 */ \
475                          || TARGET_POPCNTD      /* ISA 2.06 */ \
476                          || TARGET_XILINX_FPU)
477
478 #define TARGET_FCTIDZ   TARGET_FCFID
479 #define TARGET_STFIWX   TARGET_PPC_GFXOPT
480 #define TARGET_LFIWAX   TARGET_CMPB
481 #define TARGET_LFIWZX   TARGET_POPCNTD
482 #define TARGET_FCFIDS   TARGET_POPCNTD
483 #define TARGET_FCFIDU   TARGET_POPCNTD
484 #define TARGET_FCFIDUS  TARGET_POPCNTD
485 #define TARGET_FCTIDUZ  TARGET_POPCNTD
486 #define TARGET_FCTIWUZ  TARGET_POPCNTD
487
488 /* E500 processors only support plain "sync", not lwsync.  */
489 #define TARGET_NO_LWSYNC TARGET_E500
490
491 /* Which machine supports the various reciprocal estimate instructions.  */
492 #define TARGET_FRES     (TARGET_HARD_FLOAT && TARGET_PPC_GFXOPT \
493                          && TARGET_FPRS && TARGET_SINGLE_FLOAT)
494
495 #define TARGET_FRE      (TARGET_HARD_FLOAT && TARGET_FPRS \
496                          && TARGET_DOUBLE_FLOAT \
497                          && (TARGET_POPCNTB || VECTOR_UNIT_VSX_P (DFmode)))
498
499 #define TARGET_FRSQRTES (TARGET_HARD_FLOAT && TARGET_POPCNTB \
500                          && TARGET_FPRS && TARGET_SINGLE_FLOAT)
501
502 #define TARGET_FRSQRTE  (TARGET_HARD_FLOAT && TARGET_FPRS \
503                          && TARGET_DOUBLE_FLOAT \
504                          && (TARGET_PPC_GFXOPT || VECTOR_UNIT_VSX_P (DFmode)))
505
506 /* Whether the various reciprocal divide/square root estimate instructions
507    exist, and whether we should automatically generate code for the instruction
508    by default.  */
509 #define RS6000_RECIP_MASK_HAVE_RE       0x1     /* have RE instruction.  */
510 #define RS6000_RECIP_MASK_AUTO_RE       0x2     /* generate RE by default.  */
511 #define RS6000_RECIP_MASK_HAVE_RSQRTE   0x4     /* have RSQRTE instruction.  */
512 #define RS6000_RECIP_MASK_AUTO_RSQRTE   0x8     /* gen. RSQRTE by default.  */
513
514 extern unsigned char rs6000_recip_bits[];
515
516 #define RS6000_RECIP_HAVE_RE_P(MODE) \
517   (rs6000_recip_bits[(int)(MODE)] & RS6000_RECIP_MASK_HAVE_RE)
518
519 #define RS6000_RECIP_AUTO_RE_P(MODE) \
520   (rs6000_recip_bits[(int)(MODE)] & RS6000_RECIP_MASK_AUTO_RE)
521
522 #define RS6000_RECIP_HAVE_RSQRTE_P(MODE) \
523   (rs6000_recip_bits[(int)(MODE)] & RS6000_RECIP_MASK_HAVE_RSQRTE)
524
525 #define RS6000_RECIP_AUTO_RSQRTE_P(MODE) \
526   (rs6000_recip_bits[(int)(MODE)] & RS6000_RECIP_MASK_AUTO_RSQRTE)
527
528 #define RS6000_RECIP_HIGH_PRECISION_P(MODE) \
529   ((MODE) == SFmode || (MODE) == V4SFmode || TARGET_RECIP_PRECISION)
530
531 /* The default CPU for TARGET_OPTION_OVERRIDE.  */
532 #define OPTION_TARGET_CPU_DEFAULT TARGET_CPU_DEFAULT
533
534 /* Target pragma.  */
535 #define REGISTER_TARGET_PRAGMAS() do {                          \
536   c_register_pragma (0, "longcall", rs6000_pragma_longcall);    \
537   targetm.target_option.pragma_parse = rs6000_pragma_target_parse; \
538   targetm.resolve_overloaded_builtin = altivec_resolve_overloaded_builtin; \
539 } while (0)
540
541 /* Target #defines.  */
542 #define TARGET_CPU_CPP_BUILTINS() \
543   rs6000_cpu_cpp_builtins (pfile)
544
545 /* This is used by rs6000_cpu_cpp_builtins to indicate the byte order
546    we're compiling for.  Some configurations may need to override it.  */
547 #define RS6000_CPU_CPP_ENDIAN_BUILTINS()        \
548   do                                            \
549     {                                           \
550       if (BYTES_BIG_ENDIAN)                     \
551         {                                       \
552           builtin_define ("__BIG_ENDIAN__");    \
553           builtin_define ("_BIG_ENDIAN");       \
554           builtin_assert ("machine=bigendian"); \
555         }                                       \
556       else                                      \
557         {                                       \
558           builtin_define ("__LITTLE_ENDIAN__"); \
559           builtin_define ("_LITTLE_ENDIAN");    \
560           builtin_assert ("machine=littleendian"); \
561         }                                       \
562     }                                           \
563   while (0)
564 \f
565 /* Target machine storage layout.  */
566
567 /* Define this macro if it is advisable to hold scalars in registers
568    in a wider mode than that declared by the program.  In such cases,
569    the value is constrained to be within the bounds of the declared
570    type, but kept valid in the wider mode.  The signedness of the
571    extension may differ from that of the type.  */
572
573 #define PROMOTE_MODE(MODE,UNSIGNEDP,TYPE)       \
574   if (GET_MODE_CLASS (MODE) == MODE_INT         \
575       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
576     (MODE) = TARGET_32BIT ? SImode : DImode;
577
578 /* Define this if most significant bit is lowest numbered
579    in instructions that operate on numbered bit-fields.  */
580 /* That is true on RS/6000.  */
581 #define BITS_BIG_ENDIAN 1
582
583 /* Define this if most significant byte of a word is the lowest numbered.  */
584 /* That is true on RS/6000.  */
585 #define BYTES_BIG_ENDIAN 1
586
587 /* Define this if most significant word of a multiword number is lowest
588    numbered.
589
590    For RS/6000 we can decide arbitrarily since there are no machine
591    instructions for them.  Might as well be consistent with bits and bytes.  */
592 #define WORDS_BIG_ENDIAN 1
593
594 #define MAX_BITS_PER_WORD 64
595
596 /* Width of a word, in units (bytes).  */
597 #define UNITS_PER_WORD (! TARGET_POWERPC64 ? 4 : 8)
598 #ifdef IN_LIBGCC2
599 #define MIN_UNITS_PER_WORD UNITS_PER_WORD
600 #else
601 #define MIN_UNITS_PER_WORD 4
602 #endif
603 #define UNITS_PER_FP_WORD 8
604 #define UNITS_PER_ALTIVEC_WORD 16
605 #define UNITS_PER_VSX_WORD 16
606 #define UNITS_PER_SPE_WORD 8
607 #define UNITS_PER_PAIRED_WORD 8
608
609 /* Type used for ptrdiff_t, as a string used in a declaration.  */
610 #define PTRDIFF_TYPE "int"
611
612 /* Type used for size_t, as a string used in a declaration.  */
613 #define SIZE_TYPE "long unsigned int"
614
615 /* Type used for wchar_t, as a string used in a declaration.  */
616 #define WCHAR_TYPE "short unsigned int"
617
618 /* Width of wchar_t in bits.  */
619 #define WCHAR_TYPE_SIZE 16
620
621 /* A C expression for the size in bits of the type `short' on the
622    target machine.  If you don't define this, the default is half a
623    word.  (If this would be less than one storage unit, it is
624    rounded up to one unit.)  */
625 #define SHORT_TYPE_SIZE 16
626
627 /* A C expression for the size in bits of the type `int' on the
628    target machine.  If you don't define this, the default is one
629    word.  */
630 #define INT_TYPE_SIZE 32
631
632 /* A C expression for the size in bits of the type `long' on the
633    target machine.  If you don't define this, the default is one
634    word.  */
635 #define LONG_TYPE_SIZE (TARGET_32BIT ? 32 : 64)
636
637 /* A C expression for the size in bits of the type `long long' on the
638    target machine.  If you don't define this, the default is two
639    words.  */
640 #define LONG_LONG_TYPE_SIZE 64
641
642 /* A C expression for the size in bits of the type `float' on the
643    target machine.  If you don't define this, the default is one
644    word.  */
645 #define FLOAT_TYPE_SIZE 32
646
647 /* A C expression for the size in bits of the type `double' on the
648    target machine.  If you don't define this, the default is two
649    words.  */
650 #define DOUBLE_TYPE_SIZE 64
651
652 /* A C expression for the size in bits of the type `long double' on
653    the target machine.  If you don't define this, the default is two
654    words.  */
655 #define LONG_DOUBLE_TYPE_SIZE rs6000_long_double_type_size
656
657 /* Define this to set long double type size to use in libgcc2.c, which can
658    not depend on target_flags.  */
659 #ifdef __LONG_DOUBLE_128__
660 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
661 #else
662 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
663 #endif
664
665 /* Work around rs6000_long_double_type_size dependency in ada/targtyps.c.  */
666 #define WIDEST_HARDWARE_FP_SIZE 64
667
668 /* Width in bits of a pointer.
669    See also the macro `Pmode' defined below.  */
670 extern unsigned rs6000_pointer_size;
671 #define POINTER_SIZE rs6000_pointer_size
672
673 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
674 #define PARM_BOUNDARY (TARGET_32BIT ? 32 : 64)
675
676 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
677 #define STACK_BOUNDARY  \
678   ((TARGET_32BIT && !TARGET_ALTIVEC && !TARGET_ALTIVEC_ABI && !TARGET_VSX) \
679     ? 64 : 128)
680
681 /* Allocation boundary (in *bits*) for the code of a function.  */
682 #define FUNCTION_BOUNDARY 32
683
684 /* No data type wants to be aligned rounder than this.  */
685 #define BIGGEST_ALIGNMENT 128
686
687 /* A C expression to compute the alignment for a variables in the
688    local store.  TYPE is the data type, and ALIGN is the alignment
689    that the object would ordinarily have.  */
690 #define LOCAL_ALIGNMENT(TYPE, ALIGN)                            \
691   DATA_ALIGNMENT (TYPE, ALIGN)
692
693 /* Alignment of field after `int : 0' in a structure.  */
694 #define EMPTY_FIELD_BOUNDARY 32
695
696 /* Every structure's size must be a multiple of this.  */
697 #define STRUCTURE_SIZE_BOUNDARY 8
698
699 /* Return 1 if a structure or array containing FIELD should be
700    accessed using `BLKMODE'.
701
702    For the SPE, simd types are V2SI, and gcc can be tempted to put the
703    entire thing in a DI and use subregs to access the internals.
704    store_bit_field() will force (subreg:DI (reg:V2SI x))'s to the
705    back-end.  Because a single GPR can hold a V2SI, but not a DI, the
706    best thing to do is set structs to BLKmode and avoid Severe Tire
707    Damage.
708
709    On e500 v2, DF and DI modes suffer from the same anomaly.  DF can
710    fit into 1, whereas DI still needs two.  */
711 #define MEMBER_TYPE_FORCES_BLK(FIELD, MODE) \
712   ((TARGET_SPE && TREE_CODE (TREE_TYPE (FIELD)) == VECTOR_TYPE) \
713    || (TARGET_E500_DOUBLE && (MODE) == DFmode))
714
715 /* A bit-field declared as `int' forces `int' alignment for the struct.  */
716 #define PCC_BITFIELD_TYPE_MATTERS 1
717
718 /* Make strings word-aligned so strcpy from constants will be faster.
719    Make vector constants quadword aligned.  */
720 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                           \
721   (TREE_CODE (EXP) == STRING_CST                                 \
722    && (STRICT_ALIGNMENT || !optimize_size)                       \
723    && (ALIGN) < BITS_PER_WORD                                    \
724    ? BITS_PER_WORD                                               \
725    : (ALIGN))
726
727 /* Make arrays of chars word-aligned for the same reasons.
728    Align vectors to 128 bits.  Align SPE vectors and E500 v2 doubles to
729    64 bits.  */
730 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
731   (TREE_CODE (TYPE) == VECTOR_TYPE                                      \
732    ? (((TARGET_SPE && SPE_VECTOR_MODE (TYPE_MODE (TYPE)))               \
733        || (TARGET_PAIRED_FLOAT && PAIRED_VECTOR_MODE (TYPE_MODE (TYPE)))) \
734       ? 64 : 128)                                                       \
735    : ((TARGET_E500_DOUBLE                                               \
736        && TREE_CODE (TYPE) == REAL_TYPE                                 \
737        && TYPE_MODE (TYPE) == DFmode)                                   \
738       ? 64                                                              \
739       : (TREE_CODE (TYPE) == ARRAY_TYPE                                 \
740          && TYPE_MODE (TREE_TYPE (TYPE)) == QImode                      \
741          && (ALIGN) < BITS_PER_WORD) ? BITS_PER_WORD : (ALIGN)))
742
743 /* Nonzero if move instructions will actually fail to work
744    when given unaligned data.  */
745 #define STRICT_ALIGNMENT 0
746
747 /* Define this macro to be the value 1 if unaligned accesses have a cost
748    many times greater than aligned accesses, for example if they are
749    emulated in a trap handler.  */
750 /* Altivec vector memory instructions simply ignore the low bits; SPE vector
751    memory instructions trap on unaligned accesses; VSX memory instructions are
752    aligned to 4 or 8 bytes.  */
753 #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN)                              \
754   (STRICT_ALIGNMENT                                                     \
755    || (((MODE) == SFmode || (MODE) == DFmode || (MODE) == TFmode        \
756         || (MODE) == SDmode || (MODE) == DDmode || (MODE) == TDmode     \
757         || (MODE) == DImode)                                            \
758        && (ALIGN) < 32)                                                 \
759    || (VECTOR_MODE_P ((MODE)) && (((int)(ALIGN)) < VECTOR_ALIGN (MODE))))
760
761 \f
762 /* Standard register usage.  */
763
764 /* Number of actual hardware registers.
765    The hardware registers are assigned numbers for the compiler
766    from 0 to just below FIRST_PSEUDO_REGISTER.
767    All registers that the compiler knows about must be given numbers,
768    even those that are not normally considered general registers.
769
770    RS/6000 has 32 fixed-point registers, 32 floating-point registers,
771    an MQ register, a count register, a link register, and 8 condition
772    register fields, which we view here as separate registers.  AltiVec
773    adds 32 vector registers and a VRsave register.
774
775    In addition, the difference between the frame and argument pointers is
776    a function of the number of registers saved, so we need to have a
777    register for AP that will later be eliminated in favor of SP or FP.
778    This is a normal register, but it is fixed.
779
780    We also create a pseudo register for float/int conversions, that will
781    really represent the memory location used.  It is represented here as
782    a register, in order to work around problems in allocating stack storage
783    in inline functions.
784
785    Another pseudo (not included in DWARF_FRAME_REGISTERS) is soft frame
786    pointer, which is eventually eliminated in favor of SP or FP.  */
787
788 #define FIRST_PSEUDO_REGISTER 114
789
790 /* This must be included for pre gcc 3.0 glibc compatibility.  */
791 #define PRE_GCC3_DWARF_FRAME_REGISTERS 77
792
793 /* Add 32 dwarf columns for synthetic SPE registers.  */
794 #define DWARF_FRAME_REGISTERS ((FIRST_PSEUDO_REGISTER - 1) + 32)
795
796 /* The SPE has an additional 32 synthetic registers, with DWARF debug
797    info numbering for these registers starting at 1200.  While eh_frame
798    register numbering need not be the same as the debug info numbering,
799    we choose to number these regs for eh_frame at 1200 too.  This allows
800    future versions of the rs6000 backend to add hard registers and
801    continue to use the gcc hard register numbering for eh_frame.  If the
802    extra SPE registers in eh_frame were numbered starting from the
803    current value of FIRST_PSEUDO_REGISTER, then if FIRST_PSEUDO_REGISTER
804    changed we'd need to introduce a mapping in DWARF_FRAME_REGNUM to
805    avoid invalidating older SPE eh_frame info.
806
807    We must map them here to avoid huge unwinder tables mostly consisting
808    of unused space.  */
809 #define DWARF_REG_TO_UNWIND_COLUMN(r) \
810   ((r) > 1200 ? ((r) - 1200 + FIRST_PSEUDO_REGISTER - 1) : (r))
811
812 /* Use standard DWARF numbering for DWARF debugging information.  */
813 #define DBX_REGISTER_NUMBER(REGNO) rs6000_dbx_register_number (REGNO)
814
815 /* Use gcc hard register numbering for eh_frame.  */
816 #define DWARF_FRAME_REGNUM(REGNO) (REGNO)
817
818 /* Map register numbers held in the call frame info that gcc has
819    collected using DWARF_FRAME_REGNUM to those that should be output in
820    .debug_frame and .eh_frame.  We continue to use gcc hard reg numbers
821    for .eh_frame, but use the numbers mandated by the various ABIs for
822    .debug_frame.  rs6000_emit_prologue has translated any combination of
823    CR2, CR3, CR4 saves to a save of CR2.  The actual code emitted saves
824    the whole of CR, so we map CR2_REGNO to the DWARF reg for CR.  */
825 #define DWARF2_FRAME_REG_OUT(REGNO, FOR_EH)     \
826   ((FOR_EH) ? (REGNO)                           \
827    : (REGNO) == CR2_REGNO ? 64                  \
828    : DBX_REGISTER_NUMBER (REGNO))
829
830 /* 1 for registers that have pervasive standard uses
831    and are not available for the register allocator.
832
833    On RS/6000, r1 is used for the stack.  On Darwin, r2 is available
834    as a local register; for all other OS's r2 is the TOC pointer.
835
836    cr5 is not supposed to be used.
837
838    On System V implementations, r13 is fixed and not available for use.  */
839
840 #define FIXED_REGISTERS  \
841   {0, 1, FIXED_R2, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, FIXED_R13, 0, 0, \
842    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
843    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
844    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
845    0, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0, 0, 1,          \
846    /* AltiVec registers.  */                       \
847    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
848    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
849    1, 1                                            \
850    , 1, 1, 1                                       \
851 }
852
853 /* 1 for registers not available across function calls.
854    These must include the FIXED_REGISTERS and also any
855    registers that can be used without being saved.
856    The latter must include the registers where values are returned
857    and the register where structure-value addresses are passed.
858    Aside from that, you can include as many other registers as you like.  */
859
860 #define CALL_USED_REGISTERS  \
861   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
862    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
863    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
864    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
865    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
866    /* AltiVec registers.  */                       \
867    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
868    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
869    1, 1                                            \
870    , 1, 1, 1                                       \
871 }
872
873 /* Like `CALL_USED_REGISTERS' except this macro doesn't require that
874    the entire set of `FIXED_REGISTERS' be included.
875    (`CALL_USED_REGISTERS' must be a superset of `FIXED_REGISTERS').
876    This macro is optional.  If not specified, it defaults to the value
877    of `CALL_USED_REGISTERS'.  */
878
879 #define CALL_REALLY_USED_REGISTERS  \
880   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
881    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
882    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
883    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
884    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
885    /* AltiVec registers.  */                       \
886    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
887    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
888    0, 0                                            \
889    , 0, 0, 0                                       \
890 }
891
892 #define TOTAL_ALTIVEC_REGS      (LAST_ALTIVEC_REGNO - FIRST_ALTIVEC_REGNO + 1)
893
894 #define FIRST_SAVED_ALTIVEC_REGNO (FIRST_ALTIVEC_REGNO+20)
895 #define FIRST_SAVED_FP_REGNO    (14+32)
896 #define FIRST_SAVED_GP_REGNO 13
897
898 /* List the order in which to allocate registers.  Each register must be
899    listed once, even those in FIXED_REGISTERS.
900
901    We allocate in the following order:
902         fp0             (not saved or used for anything)
903         fp13 - fp2      (not saved; incoming fp arg registers)
904         fp1             (not saved; return value)
905         fp31 - fp14     (saved; order given to save least number)
906         cr7, cr6        (not saved or special)
907         cr1             (not saved, but used for FP operations)
908         cr0             (not saved, but used for arithmetic operations)
909         cr4, cr3, cr2   (saved)
910         r0              (not saved; cannot be base reg)
911         r9              (not saved; best for TImode)
912         r11, r10, r8-r4 (not saved; highest used first to make less conflict)
913         r3              (not saved; return value register)
914         r31 - r13       (saved; order given to save least number)
915         r12             (not saved; if used for DImode or DFmode would use r13)
916         mq              (not saved; best to use it if we can)
917         ctr             (not saved; when we have the choice ctr is better)
918         lr              (saved)
919         cr5, r1, r2, ap, ca (fixed)
920         v0 - v1         (not saved or used for anything)
921         v13 - v3        (not saved; incoming vector arg registers)
922         v2              (not saved; incoming vector arg reg; return value)
923         v19 - v14       (not saved or used for anything)
924         v31 - v20       (saved; order given to save least number)
925         vrsave, vscr    (fixed)
926         spe_acc, spefscr (fixed)
927         sfp             (fixed)
928 */
929
930 #if FIXED_R2 == 1
931 #define MAYBE_R2_AVAILABLE
932 #define MAYBE_R2_FIXED 2,
933 #else
934 #define MAYBE_R2_AVAILABLE 2,
935 #define MAYBE_R2_FIXED
936 #endif
937
938 #define REG_ALLOC_ORDER                                         \
939   {32,                                                          \
940    45, 44, 43, 42, 41, 40, 39, 38, 37, 36, 35, 34,              \
941    33,                                                          \
942    63, 62, 61, 60, 59, 58, 57, 56, 55, 54, 53, 52, 51,          \
943    50, 49, 48, 47, 46,                                          \
944    75, 74, 69, 68, 72, 71, 70,                                  \
945    0, MAYBE_R2_AVAILABLE                                        \
946    9, 11, 10, 8, 7, 6, 5, 4,                                    \
947    3,                                                           \
948    31, 30, 29, 28, 27, 26, 25, 24, 23, 22, 21, 20, 19,          \
949    18, 17, 16, 15, 14, 13, 12,                                  \
950    64, 66, 65,                                                  \
951    73, 1, MAYBE_R2_FIXED 67, 76,                                \
952    /* AltiVec registers.  */                                    \
953    77, 78,                                                      \
954    90, 89, 88, 87, 86, 85, 84, 83, 82, 81, 80,                  \
955    79,                                                          \
956    96, 95, 94, 93, 92, 91,                                      \
957    108, 107, 106, 105, 104, 103, 102, 101, 100, 99, 98, 97,     \
958    109, 110,                                                    \
959    111, 112, 113                                                \
960 }
961
962 /* True if register is floating-point.  */
963 #define FP_REGNO_P(N) ((N) >= 32 && (N) <= 63)
964
965 /* True if register is a condition register.  */
966 #define CR_REGNO_P(N) ((N) >= CR0_REGNO && (N) <= CR7_REGNO)
967
968 /* True if register is a condition register, but not cr0.  */
969 #define CR_REGNO_NOT_CR0_P(N) ((N) >= CR1_REGNO && (N) <= CR7_REGNO)
970
971 /* True if register is an integer register.  */
972 #define INT_REGNO_P(N) \
973   ((N) <= 31 || (N) == ARG_POINTER_REGNUM || (N) == FRAME_POINTER_REGNUM)
974
975 /* SPE SIMD registers are just the GPRs.  */
976 #define SPE_SIMD_REGNO_P(N) ((N) <= 31)
977
978 /* PAIRED SIMD registers are just the FPRs.  */
979 #define PAIRED_SIMD_REGNO_P(N) ((N) >= 32 && (N) <= 63)
980
981 /* True if register is the CA register.  */
982 #define CA_REGNO_P(N) ((N) == CA_REGNO)
983
984 /* True if register is an AltiVec register.  */
985 #define ALTIVEC_REGNO_P(N) ((N) >= FIRST_ALTIVEC_REGNO && (N) <= LAST_ALTIVEC_REGNO)
986
987 /* True if register is a VSX register.  */
988 #define VSX_REGNO_P(N) (FP_REGNO_P (N) || ALTIVEC_REGNO_P (N))
989
990 /* Alternate name for any vector register supporting floating point, no matter
991    which instruction set(s) are available.  */
992 #define VFLOAT_REGNO_P(N) \
993   (ALTIVEC_REGNO_P (N) || (TARGET_VSX && FP_REGNO_P (N)))
994
995 /* Alternate name for any vector register supporting integer, no matter which
996    instruction set(s) are available.  */
997 #define VINT_REGNO_P(N) ALTIVEC_REGNO_P (N)
998
999 /* Alternate name for any vector register supporting logical operations, no
1000    matter which instruction set(s) are available.  */
1001 #define VLOGICAL_REGNO_P(N) VFLOAT_REGNO_P (N)
1002
1003 /* Return number of consecutive hard regs needed starting at reg REGNO
1004    to hold something of mode MODE.  */
1005
1006 #define HARD_REGNO_NREGS(REGNO, MODE) rs6000_hard_regno_nregs[(MODE)][(REGNO)]
1007
1008 #define HARD_REGNO_CALL_PART_CLOBBERED(REGNO, MODE)                     \
1009   (((TARGET_32BIT && TARGET_POWERPC64                                   \
1010      && (GET_MODE_SIZE (MODE) > 4)                                      \
1011      && INT_REGNO_P (REGNO)) ? 1 : 0)                                   \
1012    || (TARGET_VSX && FP_REGNO_P (REGNO)                                 \
1013        && GET_MODE_SIZE (MODE) > 8))
1014
1015 #define VSX_VECTOR_MODE(MODE)           \
1016          ((MODE) == V4SFmode            \
1017           || (MODE) == V2DFmode)        \
1018
1019 #define VSX_SCALAR_MODE(MODE)           \
1020         ((MODE) == DFmode)
1021
1022 #define VSX_MODE(MODE)                  \
1023         (VSX_VECTOR_MODE (MODE)         \
1024          || VSX_SCALAR_MODE (MODE))
1025
1026 #define VSX_MOVE_MODE(MODE)             \
1027         (VSX_VECTOR_MODE (MODE)         \
1028          || VSX_SCALAR_MODE (MODE)      \
1029          || ALTIVEC_VECTOR_MODE (MODE)  \
1030          || (MODE) == TImode)
1031
1032 #define ALTIVEC_VECTOR_MODE(MODE)       \
1033          ((MODE) == V16QImode           \
1034           || (MODE) == V8HImode         \
1035           || (MODE) == V4SFmode         \
1036           || (MODE) == V4SImode)
1037
1038 #define SPE_VECTOR_MODE(MODE)           \
1039         ((MODE) == V4HImode             \
1040          || (MODE) == V2SFmode          \
1041          || (MODE) == V1DImode          \
1042          || (MODE) == V2SImode)
1043
1044 #define PAIRED_VECTOR_MODE(MODE)        \
1045          ((MODE) == V2SFmode)            
1046
1047 /* Value is TRUE if hard register REGNO can hold a value of
1048    machine-mode MODE.  */
1049 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
1050   rs6000_hard_regno_mode_ok_p[(int)(MODE)][REGNO]
1051
1052 /* Value is 1 if it is a good idea to tie two pseudo registers
1053    when one has mode MODE1 and one has mode MODE2.
1054    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1055    for any hard reg, then this must be 0 for correct output.  */
1056 #define MODES_TIEABLE_P(MODE1, MODE2) \
1057   (SCALAR_FLOAT_MODE_P (MODE1)                  \
1058    ? SCALAR_FLOAT_MODE_P (MODE2)                \
1059    : SCALAR_FLOAT_MODE_P (MODE2)                \
1060    ? SCALAR_FLOAT_MODE_P (MODE1)                \
1061    : GET_MODE_CLASS (MODE1) == MODE_CC          \
1062    ? GET_MODE_CLASS (MODE2) == MODE_CC          \
1063    : GET_MODE_CLASS (MODE2) == MODE_CC          \
1064    ? GET_MODE_CLASS (MODE1) == MODE_CC          \
1065    : SPE_VECTOR_MODE (MODE1)                    \
1066    ? SPE_VECTOR_MODE (MODE2)                    \
1067    : SPE_VECTOR_MODE (MODE2)                    \
1068    ? SPE_VECTOR_MODE (MODE1)                    \
1069    : ALTIVEC_VECTOR_MODE (MODE1)                \
1070    ? ALTIVEC_VECTOR_MODE (MODE2)                \
1071    : ALTIVEC_VECTOR_MODE (MODE2)                \
1072    ? ALTIVEC_VECTOR_MODE (MODE1)                \
1073    : VSX_VECTOR_MODE (MODE1)                    \
1074    ? VSX_VECTOR_MODE (MODE2)                    \
1075    : VSX_VECTOR_MODE (MODE2)                    \
1076    ? VSX_VECTOR_MODE (MODE1)                    \
1077    : 1)
1078
1079 /* Post-reload, we can't use any new AltiVec registers, as we already
1080    emitted the vrsave mask.  */
1081
1082 #define HARD_REGNO_RENAME_OK(SRC, DST) \
1083   (! ALTIVEC_REGNO_P (DST) || df_regs_ever_live_p (DST))
1084
1085 /* Specify the cost of a branch insn; roughly the number of extra insns that
1086    should be added to avoid a branch.
1087
1088    Set this to 3 on the RS/6000 since that is roughly the average cost of an
1089    unscheduled conditional branch.  */
1090
1091 #define BRANCH_COST(speed_p, predictable_p) 3
1092
1093 /* Override BRANCH_COST heuristic which empirically produces worse
1094    performance for removing short circuiting from the logical ops.  */
1095
1096 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
1097
1098 /* A fixed register used at epilogue generation to address SPE registers
1099    with negative offsets.  The 64-bit load/store instructions on the SPE
1100    only take positive offsets (and small ones at that), so we need to
1101    reserve a register for consing up negative offsets.  */
1102
1103 #define FIXED_SCRATCH 0
1104
1105 /* Specify the registers used for certain standard purposes.
1106    The values of these macros are register numbers.  */
1107
1108 /* RS/6000 pc isn't overloaded on a register that the compiler knows about.  */
1109 /* #define PC_REGNUM  */
1110
1111 /* Register to use for pushing function arguments.  */
1112 #define STACK_POINTER_REGNUM 1
1113
1114 /* Base register for access to local variables of the function.  */
1115 #define HARD_FRAME_POINTER_REGNUM 31
1116
1117 /* Base register for access to local variables of the function.  */
1118 #define FRAME_POINTER_REGNUM 113
1119
1120 /* Base register for access to arguments of the function.  */
1121 #define ARG_POINTER_REGNUM 67
1122
1123 /* Place to put static chain when calling a function that requires it.  */
1124 #define STATIC_CHAIN_REGNUM 11
1125
1126 \f
1127 /* Define the classes of registers for register constraints in the
1128    machine description.  Also define ranges of constants.
1129
1130    One of the classes must always be named ALL_REGS and include all hard regs.
1131    If there is more than one class, another class must be named NO_REGS
1132    and contain no registers.
1133
1134    The name GENERAL_REGS must be the name of a class (or an alias for
1135    another name such as ALL_REGS).  This is the class of registers
1136    that is allowed by "g" or "r" in a register constraint.
1137    Also, registers outside this class are allocated only when
1138    instructions express preferences for them.
1139
1140    The classes must be numbered in nondecreasing order; that is,
1141    a larger-numbered class must never be contained completely
1142    in a smaller-numbered class.
1143
1144    For any two classes, it is very desirable that there be another
1145    class that represents their union.  */
1146
1147 /* The RS/6000 has three types of registers, fixed-point, floating-point, and
1148    condition registers, plus three special registers, MQ, CTR, and the link
1149    register.  AltiVec adds a vector register class.  VSX registers overlap the
1150    FPR registers and the Altivec registers.
1151
1152    However, r0 is special in that it cannot be used as a base register.
1153    So make a class for registers valid as base registers.
1154
1155    Also, cr0 is the only condition code register that can be used in
1156    arithmetic insns, so make a separate class for it.  */
1157
1158 enum reg_class
1159 {
1160   NO_REGS,
1161   BASE_REGS,
1162   GENERAL_REGS,
1163   FLOAT_REGS,
1164   ALTIVEC_REGS,
1165   VSX_REGS,
1166   VRSAVE_REGS,
1167   VSCR_REGS,
1168   SPE_ACC_REGS,
1169   SPEFSCR_REGS,
1170   NON_SPECIAL_REGS,
1171   MQ_REGS,
1172   LINK_REGS,
1173   CTR_REGS,
1174   LINK_OR_CTR_REGS,
1175   SPECIAL_REGS,
1176   SPEC_OR_GEN_REGS,
1177   CR0_REGS,
1178   CR_REGS,
1179   NON_FLOAT_REGS,
1180   CA_REGS,
1181   ALL_REGS,
1182   LIM_REG_CLASSES
1183 };
1184
1185 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1186
1187 /* Give names of register classes as strings for dump file.  */
1188
1189 #define REG_CLASS_NAMES                                                 \
1190 {                                                                       \
1191   "NO_REGS",                                                            \
1192   "BASE_REGS",                                                          \
1193   "GENERAL_REGS",                                                       \
1194   "FLOAT_REGS",                                                         \
1195   "ALTIVEC_REGS",                                                       \
1196   "VSX_REGS",                                                           \
1197   "VRSAVE_REGS",                                                        \
1198   "VSCR_REGS",                                                          \
1199   "SPE_ACC_REGS",                                                       \
1200   "SPEFSCR_REGS",                                                       \
1201   "NON_SPECIAL_REGS",                                                   \
1202   "MQ_REGS",                                                            \
1203   "LINK_REGS",                                                          \
1204   "CTR_REGS",                                                           \
1205   "LINK_OR_CTR_REGS",                                                   \
1206   "SPECIAL_REGS",                                                       \
1207   "SPEC_OR_GEN_REGS",                                                   \
1208   "CR0_REGS",                                                           \
1209   "CR_REGS",                                                            \
1210   "NON_FLOAT_REGS",                                                     \
1211   "CA_REGS",                                                            \
1212   "ALL_REGS"                                                            \
1213 }
1214
1215 /* Define which registers fit in which classes.
1216    This is an initializer for a vector of HARD_REG_SET
1217    of length N_REG_CLASSES.  */
1218
1219 #define REG_CLASS_CONTENTS                                                   \
1220 {                                                                            \
1221   { 0x00000000, 0x00000000, 0x00000000, 0x00000000 }, /* NO_REGS */          \
1222   { 0xfffffffe, 0x00000000, 0x00000008, 0x00020000 }, /* BASE_REGS */        \
1223   { 0xffffffff, 0x00000000, 0x00000008, 0x00020000 }, /* GENERAL_REGS */     \
1224   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000 }, /* FLOAT_REGS */       \
1225   { 0x00000000, 0x00000000, 0xffffe000, 0x00001fff }, /* ALTIVEC_REGS */     \
1226   { 0x00000000, 0xffffffff, 0xffffe000, 0x00001fff }, /* VSX_REGS */         \
1227   { 0x00000000, 0x00000000, 0x00000000, 0x00002000 }, /* VRSAVE_REGS */      \
1228   { 0x00000000, 0x00000000, 0x00000000, 0x00004000 }, /* VSCR_REGS */        \
1229   { 0x00000000, 0x00000000, 0x00000000, 0x00008000 }, /* SPE_ACC_REGS */     \
1230   { 0x00000000, 0x00000000, 0x00000000, 0x00010000 }, /* SPEFSCR_REGS */     \
1231   { 0xffffffff, 0xffffffff, 0x00000008, 0x00020000 }, /* NON_SPECIAL_REGS */ \
1232   { 0x00000000, 0x00000000, 0x00000001, 0x00000000 }, /* MQ_REGS */          \
1233   { 0x00000000, 0x00000000, 0x00000002, 0x00000000 }, /* LINK_REGS */        \
1234   { 0x00000000, 0x00000000, 0x00000004, 0x00000000 }, /* CTR_REGS */         \
1235   { 0x00000000, 0x00000000, 0x00000006, 0x00000000 }, /* LINK_OR_CTR_REGS */ \
1236   { 0x00000000, 0x00000000, 0x00000007, 0x00002000 }, /* SPECIAL_REGS */     \
1237   { 0xffffffff, 0x00000000, 0x0000000f, 0x00022000 }, /* SPEC_OR_GEN_REGS */ \
1238   { 0x00000000, 0x00000000, 0x00000010, 0x00000000 }, /* CR0_REGS */         \
1239   { 0x00000000, 0x00000000, 0x00000ff0, 0x00000000 }, /* CR_REGS */          \
1240   { 0xffffffff, 0x00000000, 0x0000efff, 0x00020000 }, /* NON_FLOAT_REGS */   \
1241   { 0x00000000, 0x00000000, 0x00001000, 0x00000000 }, /* CA_REGS */          \
1242   { 0xffffffff, 0xffffffff, 0xffffffff, 0x0003ffff }  /* ALL_REGS */         \
1243 }
1244
1245 /* The following macro defines cover classes for Integrated Register
1246    Allocator.  Cover classes is a set of non-intersected register
1247    classes covering all hard registers used for register allocation
1248    purpose.  Any move between two registers of a cover class should be
1249    cheaper than load or store of the registers.  The macro value is
1250    array of register classes with LIM_REG_CLASSES used as the end
1251    marker.
1252
1253    We need two IRA_COVER_CLASSES, one for pre-VSX, and the other for VSX to
1254    account for the Altivec and Floating registers being subsets of the VSX
1255    register set.  */
1256
1257 #define IRA_COVER_CLASSES_PRE_VSX                                            \
1258 {                                                                            \
1259   GENERAL_REGS, SPECIAL_REGS, FLOAT_REGS, ALTIVEC_REGS, /* VSX_REGS, */      \
1260   /* VRSAVE_REGS,*/ VSCR_REGS, SPE_ACC_REGS, SPEFSCR_REGS,                   \
1261   /* MQ_REGS, LINK_REGS, CTR_REGS, */                                        \
1262   CR_REGS, CA_REGS, LIM_REG_CLASSES                                          \
1263 }
1264
1265 #define IRA_COVER_CLASSES_VSX                                                \
1266 {                                                                            \
1267   GENERAL_REGS, SPECIAL_REGS, /* FLOAT_REGS, ALTIVEC_REGS, */ VSX_REGS,      \
1268   /* VRSAVE_REGS,*/ VSCR_REGS, SPE_ACC_REGS, SPEFSCR_REGS,                   \
1269   /* MQ_REGS, LINK_REGS, CTR_REGS, */                                        \
1270   CR_REGS, CA_REGS, LIM_REG_CLASSES                                          \
1271 }
1272
1273 /* The same information, inverted:
1274    Return the class number of the smallest class containing
1275    reg number REGNO.  This could be a conditional expression
1276    or could index an array.  */
1277
1278 extern enum reg_class rs6000_regno_regclass[FIRST_PSEUDO_REGISTER];
1279
1280 #if ENABLE_CHECKING
1281 #define REGNO_REG_CLASS(REGNO)                                          \
1282   (gcc_assert (IN_RANGE ((REGNO), 0, FIRST_PSEUDO_REGISTER-1)),         \
1283    rs6000_regno_regclass[(REGNO)])
1284
1285 #else
1286 #define REGNO_REG_CLASS(REGNO) rs6000_regno_regclass[(REGNO)]
1287 #endif
1288
1289 /* Register classes for various constraints that are based on the target
1290    switches.  */
1291 enum r6000_reg_class_enum {
1292   RS6000_CONSTRAINT_d,          /* fpr registers for double values */
1293   RS6000_CONSTRAINT_f,          /* fpr registers for single values */
1294   RS6000_CONSTRAINT_v,          /* Altivec registers */
1295   RS6000_CONSTRAINT_wa,         /* Any VSX register */
1296   RS6000_CONSTRAINT_wd,         /* VSX register for V2DF */
1297   RS6000_CONSTRAINT_wf,         /* VSX register for V4SF */
1298   RS6000_CONSTRAINT_ws,         /* VSX register for DF */
1299   RS6000_CONSTRAINT_MAX
1300 };
1301
1302 extern enum reg_class rs6000_constraints[RS6000_CONSTRAINT_MAX];
1303
1304 /* The class value for index registers, and the one for base regs.  */
1305 #define INDEX_REG_CLASS GENERAL_REGS
1306 #define BASE_REG_CLASS BASE_REGS
1307
1308 /* Return whether a given register class can hold VSX objects.  */
1309 #define VSX_REG_CLASS_P(CLASS)                  \
1310   ((CLASS) == VSX_REGS || (CLASS) == FLOAT_REGS || (CLASS) == ALTIVEC_REGS)
1311
1312 /* Given an rtx X being reloaded into a reg required to be
1313    in class CLASS, return the class of reg to actually use.
1314    In general this is just CLASS; but on some machines
1315    in some cases it is preferable to use a more restrictive class.
1316
1317    On the RS/6000, we have to return NO_REGS when we want to reload a
1318    floating-point CONST_DOUBLE to force it to be copied to memory.
1319
1320    We also don't want to reload integer values into floating-point
1321    registers if we can at all help it.  In fact, this can
1322    cause reload to die, if it tries to generate a reload of CTR
1323    into a FP register and discovers it doesn't have the memory location
1324    required.
1325
1326    ??? Would it be a good idea to have reload do the converse, that is
1327    try to reload floating modes into FP registers if possible?
1328  */
1329
1330 #define PREFERRED_RELOAD_CLASS(X,CLASS)                 \
1331   rs6000_preferred_reload_class_ptr (X, CLASS)
1332
1333 /* Return the register class of a scratch register needed to copy IN into
1334    or out of a register in CLASS in MODE.  If it can be done directly,
1335    NO_REGS is returned.  */
1336
1337 #define SECONDARY_RELOAD_CLASS(CLASS,MODE,IN) \
1338   rs6000_secondary_reload_class_ptr (CLASS, MODE, IN)
1339
1340 /* If we are copying between FP or AltiVec registers and anything
1341    else, we need a memory location.  The exception is when we are
1342    targeting ppc64 and the move to/from fpr to gpr instructions
1343    are available.*/
1344
1345 #define SECONDARY_MEMORY_NEEDED(CLASS1,CLASS2,MODE)                     \
1346   rs6000_secondary_memory_needed_ptr (CLASS1, CLASS2, MODE)
1347
1348 /* For cpus that cannot load/store SDmode values from the 64-bit
1349    FP registers without using a full 64-bit load/store, we need
1350    to allocate a full 64-bit stack slot for them.  */
1351
1352 #define SECONDARY_MEMORY_NEEDED_RTX(MODE) \
1353   rs6000_secondary_memory_needed_rtx (MODE)
1354
1355 /* Return the maximum number of consecutive registers
1356    needed to represent mode MODE in a register of class CLASS.
1357
1358    On RS/6000, this is the size of MODE in words, except in the FP regs, where
1359    a single reg is enough for two words, unless we have VSX, where the FP
1360    registers can hold 128 bits.  */
1361 #define CLASS_MAX_NREGS(CLASS, MODE) rs6000_class_max_nregs[(MODE)][(CLASS)]
1362
1363 /* Return nonzero if for CLASS a mode change from FROM to TO is invalid.  */
1364
1365 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)                       \
1366   rs6000_cannot_change_mode_class_ptr (FROM, TO, CLASS)
1367
1368 /* Stack layout; function entry, exit and calling.  */
1369
1370 /* Define this if pushing a word on the stack
1371    makes the stack pointer a smaller address.  */
1372 #define STACK_GROWS_DOWNWARD
1373
1374 /* Offsets recorded in opcodes are a multiple of this alignment factor.  */
1375 #define DWARF_CIE_DATA_ALIGNMENT (-((int) (TARGET_32BIT ? 4 : 8)))
1376
1377 /* Define this to nonzero if the nominal address of the stack frame
1378    is at the high-address end of the local variables;
1379    that is, each additional local variable allocated
1380    goes at a more negative offset in the frame.
1381
1382    On the RS/6000, we grow upwards, from the area after the outgoing
1383    arguments.  */
1384 #define FRAME_GROWS_DOWNWARD (flag_stack_protect != 0)
1385
1386 /* Size of the outgoing register save area */
1387 #define RS6000_REG_SAVE ((DEFAULT_ABI == ABI_AIX                        \
1388                           || DEFAULT_ABI == ABI_DARWIN)                 \
1389                          ? (TARGET_64BIT ? 64 : 32)                     \
1390                          : 0)
1391
1392 /* Size of the fixed area on the stack */
1393 #define RS6000_SAVE_AREA \
1394   (((DEFAULT_ABI == ABI_AIX || DEFAULT_ABI == ABI_DARWIN) ? 24 : 8)     \
1395    << (TARGET_64BIT ? 1 : 0))
1396
1397 /* MEM representing address to save the TOC register */
1398 #define RS6000_SAVE_TOC gen_rtx_MEM (Pmode, \
1399                                      plus_constant (stack_pointer_rtx, \
1400                                                     (TARGET_32BIT ? 20 : 40)))
1401
1402 /* Align an address */
1403 #define RS6000_ALIGN(n,a) (((n) + (a) - 1) & ~((a) - 1))
1404
1405 /* Offset within stack frame to start allocating local variables at.
1406    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1407    first local allocated.  Otherwise, it is the offset to the BEGINNING
1408    of the first local allocated.
1409
1410    On the RS/6000, the frame pointer is the same as the stack pointer,
1411    except for dynamic allocations.  So we start after the fixed area and
1412    outgoing parameter area.  */
1413
1414 #define STARTING_FRAME_OFFSET                                           \
1415   (FRAME_GROWS_DOWNWARD                                                 \
1416    ? 0                                                                  \
1417    : (RS6000_ALIGN (crtl->outgoing_args_size,                           \
1418                     (TARGET_ALTIVEC || TARGET_VSX) ? 16 : 8)            \
1419       + RS6000_SAVE_AREA))
1420
1421 /* Offset from the stack pointer register to an item dynamically
1422    allocated on the stack, e.g., by `alloca'.
1423
1424    The default value for this macro is `STACK_POINTER_OFFSET' plus the
1425    length of the outgoing arguments.  The default is correct for most
1426    machines.  See `function.c' for details.  */
1427 #define STACK_DYNAMIC_OFFSET(FUNDECL)                                   \
1428   (RS6000_ALIGN (crtl->outgoing_args_size,                              \
1429                  (TARGET_ALTIVEC || TARGET_VSX) ? 16 : 8)               \
1430    + (STACK_POINTER_OFFSET))
1431
1432 /* If we generate an insn to push BYTES bytes,
1433    this says how many the stack pointer really advances by.
1434    On RS/6000, don't define this because there are no push insns.  */
1435 /*  #define PUSH_ROUNDING(BYTES) */
1436
1437 /* Offset of first parameter from the argument pointer register value.
1438    On the RS/6000, we define the argument pointer to the start of the fixed
1439    area.  */
1440 #define FIRST_PARM_OFFSET(FNDECL) RS6000_SAVE_AREA
1441
1442 /* Offset from the argument pointer register value to the top of
1443    stack.  This is different from FIRST_PARM_OFFSET because of the
1444    register save area.  */
1445 #define ARG_POINTER_CFA_OFFSET(FNDECL) 0
1446
1447 /* Define this if stack space is still allocated for a parameter passed
1448    in a register.  The value is the number of bytes allocated to this
1449    area.  */
1450 #define REG_PARM_STACK_SPACE(FNDECL)    RS6000_REG_SAVE
1451
1452 /* Define this if the above stack space is to be considered part of the
1453    space allocated by the caller.  */
1454 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
1455
1456 /* This is the difference between the logical top of stack and the actual sp.
1457
1458    For the RS/6000, sp points past the fixed area.  */
1459 #define STACK_POINTER_OFFSET RS6000_SAVE_AREA
1460
1461 /* Define this if the maximum size of all the outgoing args is to be
1462    accumulated and pushed during the prologue.  The amount can be
1463    found in the variable crtl->outgoing_args_size.  */
1464 #define ACCUMULATE_OUTGOING_ARGS 1
1465
1466 /* Define how to find the value returned by a library function
1467    assuming the value has mode MODE.  */
1468
1469 #define LIBCALL_VALUE(MODE) rs6000_libcall_value ((MODE))
1470
1471 /* DRAFT_V4_STRUCT_RET defaults off.  */
1472 #define DRAFT_V4_STRUCT_RET 0
1473
1474 /* Let TARGET_RETURN_IN_MEMORY control what happens.  */
1475 #define DEFAULT_PCC_STRUCT_RETURN 0
1476
1477 /* Mode of stack savearea.
1478    FUNCTION is VOIDmode because calling convention maintains SP.
1479    BLOCK needs Pmode for SP.
1480    NONLOCAL needs twice Pmode to maintain both backchain and SP.  */
1481 #define STACK_SAVEAREA_MODE(LEVEL)      \
1482   (LEVEL == SAVE_FUNCTION ? VOIDmode    \
1483   : LEVEL == SAVE_NONLOCAL ? (TARGET_32BIT ? DImode : TImode) : Pmode)
1484
1485 /* Minimum and maximum general purpose registers used to hold arguments.  */
1486 #define GP_ARG_MIN_REG 3
1487 #define GP_ARG_MAX_REG 10
1488 #define GP_ARG_NUM_REG (GP_ARG_MAX_REG - GP_ARG_MIN_REG + 1)
1489
1490 /* Minimum and maximum floating point registers used to hold arguments.  */
1491 #define FP_ARG_MIN_REG 33
1492 #define FP_ARG_AIX_MAX_REG 45
1493 #define FP_ARG_V4_MAX_REG  40
1494 #define FP_ARG_MAX_REG ((DEFAULT_ABI == ABI_AIX                         \
1495                          || DEFAULT_ABI == ABI_DARWIN)                  \
1496                         ? FP_ARG_AIX_MAX_REG : FP_ARG_V4_MAX_REG)
1497 #define FP_ARG_NUM_REG (FP_ARG_MAX_REG - FP_ARG_MIN_REG + 1)
1498
1499 /* Minimum and maximum AltiVec registers used to hold arguments.  */
1500 #define ALTIVEC_ARG_MIN_REG (FIRST_ALTIVEC_REGNO + 2)
1501 #define ALTIVEC_ARG_MAX_REG (ALTIVEC_ARG_MIN_REG + 11)
1502 #define ALTIVEC_ARG_NUM_REG (ALTIVEC_ARG_MAX_REG - ALTIVEC_ARG_MIN_REG + 1)
1503
1504 /* Return registers */
1505 #define GP_ARG_RETURN GP_ARG_MIN_REG
1506 #define FP_ARG_RETURN FP_ARG_MIN_REG
1507 #define ALTIVEC_ARG_RETURN (FIRST_ALTIVEC_REGNO + 2)
1508
1509 /* Flags for the call/call_value rtl operations set up by function_arg */
1510 #define CALL_NORMAL             0x00000000      /* no special processing */
1511 /* Bits in 0x00000001 are unused.  */
1512 #define CALL_V4_CLEAR_FP_ARGS   0x00000002      /* V.4, no FP args passed */
1513 #define CALL_V4_SET_FP_ARGS     0x00000004      /* V.4, FP args were passed */
1514 #define CALL_LONG               0x00000008      /* always call indirect */
1515 #define CALL_LIBCALL            0x00000010      /* libcall */
1516
1517 /* We don't have prologue and epilogue functions to save/restore
1518    everything for most ABIs.  */
1519 #define WORLD_SAVE_P(INFO) 0
1520
1521 /* 1 if N is a possible register number for a function value
1522    as seen by the caller.
1523
1524    On RS/6000, this is r3, fp1, and v2 (for AltiVec).  */
1525 #define FUNCTION_VALUE_REGNO_P(N)                                       \
1526   ((N) == GP_ARG_RETURN                                                 \
1527    || ((N) == FP_ARG_RETURN && TARGET_HARD_FLOAT && TARGET_FPRS)        \
1528    || ((N) == ALTIVEC_ARG_RETURN && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI))
1529
1530 /* 1 if N is a possible register number for function argument passing.
1531    On RS/6000, these are r3-r10 and fp1-fp13.
1532    On AltiVec, v2 - v13 are used for passing vectors.  */
1533 #define FUNCTION_ARG_REGNO_P(N)                                         \
1534   ((unsigned) (N) - GP_ARG_MIN_REG < GP_ARG_NUM_REG                     \
1535    || ((unsigned) (N) - ALTIVEC_ARG_MIN_REG < ALTIVEC_ARG_NUM_REG       \
1536        && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI)                         \
1537    || ((unsigned) (N) - FP_ARG_MIN_REG < FP_ARG_NUM_REG                 \
1538        && TARGET_HARD_FLOAT && TARGET_FPRS))
1539 \f
1540 /* Define a data type for recording info about an argument list
1541    during the scan of that argument list.  This data type should
1542    hold all necessary information about the function itself
1543    and about the args processed so far, enough to enable macros
1544    such as FUNCTION_ARG to determine where the next arg should go.
1545
1546    On the RS/6000, this is a structure.  The first element is the number of
1547    total argument words, the second is used to store the next
1548    floating-point register number, and the third says how many more args we
1549    have prototype types for.
1550
1551    For ABI_V4, we treat these slightly differently -- `sysv_gregno' is
1552    the next available GP register, `fregno' is the next available FP
1553    register, and `words' is the number of words used on the stack.
1554
1555    The varargs/stdarg support requires that this structure's size
1556    be a multiple of sizeof(int).  */
1557
1558 typedef struct rs6000_args
1559 {
1560   int words;                    /* # words used for passing GP registers */
1561   int fregno;                   /* next available FP register */
1562   int vregno;                   /* next available AltiVec register */
1563   int nargs_prototype;          /* # args left in the current prototype */
1564   int prototype;                /* Whether a prototype was defined */
1565   int stdarg;                   /* Whether function is a stdarg function.  */
1566   int call_cookie;              /* Do special things for this call */
1567   int sysv_gregno;              /* next available GP register */
1568   int intoffset;                /* running offset in struct (darwin64) */
1569   int use_stack;                /* any part of struct on stack (darwin64) */
1570   int floats_in_gpr;            /* count of SFmode floats taking up
1571                                    GPR space (darwin64) */
1572   int named;                    /* false for varargs params */
1573 } CUMULATIVE_ARGS;
1574
1575 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1576    for a call to a function whose data type is FNTYPE.
1577    For a library call, FNTYPE is 0.  */
1578
1579 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
1580   init_cumulative_args (&CUM, FNTYPE, LIBNAME, FALSE, FALSE, N_NAMED_ARGS)
1581
1582 /* Similar, but when scanning the definition of a procedure.  We always
1583    set NARGS_PROTOTYPE large so we never return an EXPR_LIST.  */
1584
1585 #define INIT_CUMULATIVE_INCOMING_ARGS(CUM, FNTYPE, LIBNAME) \
1586   init_cumulative_args (&CUM, FNTYPE, LIBNAME, TRUE, FALSE, 1000)
1587
1588 /* Like INIT_CUMULATIVE_ARGS' but only used for outgoing libcalls.  */
1589
1590 #define INIT_CUMULATIVE_LIBCALL_ARGS(CUM, MODE, LIBNAME) \
1591   init_cumulative_args (&CUM, NULL_TREE, LIBNAME, FALSE, TRUE, 0)
1592
1593 /* If defined, a C expression which determines whether, and in which
1594    direction, to pad out an argument with extra space.  The value
1595    should be of type `enum direction': either `upward' to pad above
1596    the argument, `downward' to pad below, or `none' to inhibit
1597    padding.  */
1598
1599 #define FUNCTION_ARG_PADDING(MODE, TYPE) function_arg_padding (MODE, TYPE)
1600
1601 #define PAD_VARARGS_DOWN \
1602    (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1603
1604 /* Output assembler code to FILE to increment profiler label # LABELNO
1605    for profiling a function entry.  */
1606
1607 #define FUNCTION_PROFILER(FILE, LABELNO)        \
1608   output_function_profiler ((FILE), (LABELNO));
1609
1610 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1611    the stack pointer does not matter. No definition is equivalent to
1612    always zero.
1613
1614    On the RS/6000, this is nonzero because we can restore the stack from
1615    its backpointer, which we maintain.  */
1616 #define EXIT_IGNORE_STACK       1
1617
1618 /* Define this macro as a C expression that is nonzero for registers
1619    that are used by the epilogue or the return' pattern.  The stack
1620    and frame pointer registers are already be assumed to be used as
1621    needed.  */
1622
1623 #define EPILOGUE_USES(REGNO)                                    \
1624   ((reload_completed && (REGNO) == LR_REGNO)                    \
1625    || (TARGET_ALTIVEC && (REGNO) == VRSAVE_REGNO)               \
1626    || (crtl->calls_eh_return                                    \
1627        && TARGET_AIX                                            \
1628        && (REGNO) == 2))
1629
1630 \f
1631 /* Length in units of the trampoline for entering a nested function.  */
1632
1633 #define TRAMPOLINE_SIZE rs6000_trampoline_size ()
1634 \f
1635 /* Definitions for __builtin_return_address and __builtin_frame_address.
1636    __builtin_return_address (0) should give link register (65), enable
1637    this.  */
1638 /* This should be uncommented, so that the link register is used, but
1639    currently this would result in unmatched insns and spilling fixed
1640    registers so we'll leave it for another day.  When these problems are
1641    taken care of one additional fetch will be necessary in RETURN_ADDR_RTX.
1642    (mrs) */
1643 /* #define RETURN_ADDR_IN_PREVIOUS_FRAME */
1644
1645 /* Number of bytes into the frame return addresses can be found.  See
1646    rs6000_stack_info in rs6000.c for more information on how the different
1647    abi's store the return address.  */
1648 #define RETURN_ADDRESS_OFFSET                                           \
1649  ((DEFAULT_ABI == ABI_AIX                                               \
1650    || DEFAULT_ABI == ABI_DARWIN)        ? (TARGET_32BIT ? 8 : 16) :     \
1651   (DEFAULT_ABI == ABI_V4)               ? 4 :                           \
1652   (internal_error ("RETURN_ADDRESS_OFFSET not supported"), 0))
1653
1654 /* The current return address is in link register (65).  The return address
1655    of anything farther back is accessed normally at an offset of 8 from the
1656    frame pointer.  */
1657 #define RETURN_ADDR_RTX(COUNT, FRAME)                 \
1658   (rs6000_return_addr (COUNT, FRAME))
1659
1660 \f
1661 /* Definitions for register eliminations.
1662
1663    We have two registers that can be eliminated on the RS/6000.  First, the
1664    frame pointer register can often be eliminated in favor of the stack
1665    pointer register.  Secondly, the argument pointer register can always be
1666    eliminated; it is replaced with either the stack or frame pointer.
1667
1668    In addition, we use the elimination mechanism to see if r30 is needed
1669    Initially we assume that it isn't.  If it is, we spill it.  This is done
1670    by making it an eliminable register.  We replace it with itself so that
1671    if it isn't needed, then existing uses won't be modified.  */
1672
1673 /* This is an array of structures.  Each structure initializes one pair
1674    of eliminable registers.  The "from" register number is given first,
1675    followed by "to".  Eliminations of the same "from" register are listed
1676    in order of preference.  */
1677 #define ELIMINABLE_REGS                                 \
1678 {{ HARD_FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},    \
1679  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},         \
1680  { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},    \
1681  { ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},           \
1682  { ARG_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},      \
1683  { RS6000_PIC_OFFSET_TABLE_REGNUM, RS6000_PIC_OFFSET_TABLE_REGNUM } }
1684
1685 /* Define the offset between two registers, one to be eliminated, and the other
1686    its replacement, at the start of a routine.  */
1687 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1688   ((OFFSET) = rs6000_initial_elimination_offset(FROM, TO))
1689 \f
1690 /* Addressing modes, and classification of registers for them.  */
1691
1692 #define HAVE_PRE_DECREMENT 1
1693 #define HAVE_PRE_INCREMENT 1
1694 #define HAVE_PRE_MODIFY_DISP 1
1695 #define HAVE_PRE_MODIFY_REG 1
1696
1697 /* Macros to check register numbers against specific register classes.  */
1698
1699 /* These assume that REGNO is a hard or pseudo reg number.
1700    They give nonzero only if REGNO is a hard reg of the suitable class
1701    or a pseudo reg currently allocated to a suitable hard reg.
1702    Since they use reg_renumber, they are safe only once reg_renumber
1703    has been allocated, which happens in local-alloc.c.  */
1704
1705 #define REGNO_OK_FOR_INDEX_P(REGNO)                             \
1706 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1707  ? (REGNO) <= 31 || (REGNO) == 67                               \
1708    || (REGNO) == FRAME_POINTER_REGNUM                           \
1709  : (reg_renumber[REGNO] >= 0                                    \
1710     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67  \
1711         || reg_renumber[REGNO] == FRAME_POINTER_REGNUM)))
1712
1713 #define REGNO_OK_FOR_BASE_P(REGNO)                              \
1714 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1715  ? ((REGNO) > 0 && (REGNO) <= 31) || (REGNO) == 67              \
1716    || (REGNO) == FRAME_POINTER_REGNUM                           \
1717  : (reg_renumber[REGNO] > 0                                     \
1718     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67  \
1719         || reg_renumber[REGNO] == FRAME_POINTER_REGNUM)))
1720
1721 /* Nonzero if X is a hard reg that can be used as an index
1722    or if it is a pseudo reg in the non-strict case.  */
1723 #define INT_REG_OK_FOR_INDEX_P(X, STRICT)                       \
1724   ((!(STRICT) && REGNO (X) >= FIRST_PSEUDO_REGISTER)            \
1725    || REGNO_OK_FOR_INDEX_P (REGNO (X)))
1726
1727 /* Nonzero if X is a hard reg that can be used as a base reg
1728    or if it is a pseudo reg in the non-strict case.  */
1729 #define INT_REG_OK_FOR_BASE_P(X, STRICT)                        \
1730   ((!(STRICT) && REGNO (X) >= FIRST_PSEUDO_REGISTER)            \
1731    || REGNO_OK_FOR_BASE_P (REGNO (X)))
1732
1733 \f
1734 /* Maximum number of registers that can appear in a valid memory address.  */
1735
1736 #define MAX_REGS_PER_ADDRESS 2
1737
1738 /* Recognize any constant value that is a valid address.  */
1739
1740 #define CONSTANT_ADDRESS_P(X)   \
1741   (GET_CODE (X) == LABEL_REF || GET_CODE (X) == SYMBOL_REF              \
1742    || GET_CODE (X) == CONST_INT || GET_CODE (X) == CONST                \
1743    || GET_CODE (X) == HIGH)
1744
1745 /* Nonzero if the constant value X is a legitimate general operand.
1746    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.
1747
1748    On the RS/6000, all integer constants are acceptable, most won't be valid
1749    for particular insns, though.  Only easy FP constants are
1750    acceptable.  */
1751
1752 #define LEGITIMATE_CONSTANT_P(X)                                \
1753   (((GET_CODE (X) != CONST_DOUBLE                               \
1754      && GET_CODE (X) != CONST_VECTOR)                           \
1755     || GET_MODE (X) == VOIDmode                                 \
1756     || (TARGET_POWERPC64 && GET_MODE (X) == DImode)             \
1757     || easy_fp_constant (X, GET_MODE (X))                       \
1758     || easy_vector_constant (X, GET_MODE (X)))                  \
1759    && !rs6000_tls_referenced_p (X))
1760
1761 #define EASY_VECTOR_15(n) ((n) >= -16 && (n) <= 15)
1762 #define EASY_VECTOR_15_ADD_SELF(n) (!EASY_VECTOR_15((n))        \
1763                                     && EASY_VECTOR_15((n) >> 1) \
1764                                     && ((n) & 1) == 0)
1765
1766 #define EASY_VECTOR_MSB(n,mode)                                         \
1767   (((unsigned HOST_WIDE_INT)n) ==                                       \
1768    ((((unsigned HOST_WIDE_INT)GET_MODE_MASK (mode)) + 1) >> 1))
1769
1770 \f
1771 /* Try a machine-dependent way of reloading an illegitimate address
1772    operand.  If we find one, push the reload and jump to WIN.  This
1773    macro is used in only one place: `find_reloads_address' in reload.c.
1774
1775    Implemented on rs6000 by rs6000_legitimize_reload_address.
1776    Note that (X) is evaluated twice; this is safe in current usage.  */
1777
1778 #define LEGITIMIZE_RELOAD_ADDRESS(X,MODE,OPNUM,TYPE,IND_LEVELS,WIN)          \
1779 do {                                                                         \
1780   int win;                                                                   \
1781   (X) = rs6000_legitimize_reload_address_ptr ((X), (MODE), (OPNUM),          \
1782                         (int)(TYPE), (IND_LEVELS), &win);                    \
1783   if ( win )                                                                 \
1784     goto WIN;                                                                \
1785 } while (0)
1786
1787 #define FIND_BASE_TERM rs6000_find_base_term
1788 \f
1789 /* The register number of the register used to address a table of
1790    static data addresses in memory.  In some cases this register is
1791    defined by a processor's "application binary interface" (ABI).
1792    When this macro is defined, RTL is generated for this register
1793    once, as with the stack pointer and frame pointer registers.  If
1794    this macro is not defined, it is up to the machine-dependent files
1795    to allocate such a register (if necessary).  */
1796
1797 #define RS6000_PIC_OFFSET_TABLE_REGNUM 30
1798 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? RS6000_PIC_OFFSET_TABLE_REGNUM : INVALID_REGNUM)
1799
1800 #define TOC_REGISTER (TARGET_MINIMAL_TOC ? RS6000_PIC_OFFSET_TABLE_REGNUM : 2)
1801
1802 /* Define this macro if the register defined by
1803    `PIC_OFFSET_TABLE_REGNUM' is clobbered by calls.  Do not define
1804    this macro if `PIC_OFFSET_TABLE_REGNUM' is not defined.  */
1805
1806 /* #define PIC_OFFSET_TABLE_REG_CALL_CLOBBERED */
1807
1808 /* A C expression that is nonzero if X is a legitimate immediate
1809    operand on the target machine when generating position independent
1810    code.  You can assume that X satisfies `CONSTANT_P', so you need
1811    not check this.  You can also assume FLAG_PIC is true, so you need
1812    not check it either.  You need not define this macro if all
1813    constants (including `SYMBOL_REF') can be immediate operands when
1814    generating position independent code.  */
1815
1816 /* #define LEGITIMATE_PIC_OPERAND_P (X) */
1817 \f
1818 /* Define this if some processing needs to be done immediately before
1819    emitting code for an insn.  */
1820
1821 #define FINAL_PRESCAN_INSN(INSN,OPERANDS,NOPERANDS) \
1822   rs6000_final_prescan_insn (INSN, OPERANDS, NOPERANDS)
1823
1824 /* Specify the machine mode that this machine uses
1825    for the index in the tablejump instruction.  */
1826 #define CASE_VECTOR_MODE SImode
1827
1828 /* Define as C expression which evaluates to nonzero if the tablejump
1829    instruction expects the table to contain offsets from the address of the
1830    table.
1831    Do not define this if the table should contain absolute addresses.  */
1832 #define CASE_VECTOR_PC_RELATIVE 1
1833
1834 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1835 #define DEFAULT_SIGNED_CHAR 0
1836
1837 /* This flag, if defined, says the same insns that convert to a signed fixnum
1838    also convert validly to an unsigned one.  */
1839
1840 /* #define FIXUNS_TRUNC_LIKE_FIX_TRUNC */
1841
1842 /* An integer expression for the size in bits of the largest integer machine
1843    mode that should actually be used.  */
1844
1845 /* Allow pairs of registers to be used, which is the intent of the default.  */
1846 #define MAX_FIXED_MODE_SIZE GET_MODE_BITSIZE (TARGET_POWERPC64 ? TImode : DImode)
1847
1848 /* Max number of bytes we can move from memory to memory
1849    in one reasonably fast instruction.  */
1850 #define MOVE_MAX (! TARGET_POWERPC64 ? 4 : 8)
1851 #define MAX_MOVE_MAX 8
1852
1853 /* Nonzero if access to memory by bytes is no faster than for words.
1854    Also nonzero if doing byte operations (specifically shifts) in registers
1855    is undesirable.  */
1856 #define SLOW_BYTE_ACCESS 1
1857
1858 /* Define if operations between registers always perform the operation
1859    on the full register even if a narrower mode is specified.  */
1860 #define WORD_REGISTER_OPERATIONS
1861
1862 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
1863    will either zero-extend or sign-extend.  The value of this macro should
1864    be the code that says which one of the two operations is implicitly
1865    done, UNKNOWN if none.  */
1866 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
1867
1868 /* Define if loading short immediate values into registers sign extends.  */
1869 #define SHORT_IMMEDIATES_SIGN_EXTEND
1870 \f
1871 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
1872    is done just by pretending it is already truncated.  */
1873 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
1874
1875 /* The cntlzw and cntlzd instructions return 32 and 64 for input of zero.  */
1876 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1877   ((VALUE) = ((MODE) == SImode ? 32 : 64), 1)
1878
1879 /* The CTZ patterns return -1 for input of zero.  */
1880 #define CTZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) ((VALUE) = -1, 1)
1881
1882 /* Specify the machine mode that pointers have.
1883    After generation of rtl, the compiler makes no further distinction
1884    between pointers and any other objects of this machine mode.  */
1885 extern unsigned rs6000_pmode;
1886 #define Pmode ((enum machine_mode)rs6000_pmode)
1887
1888 /* Supply definition of STACK_SIZE_MODE for allocate_dynamic_stack_space.  */
1889 #define STACK_SIZE_MODE (TARGET_32BIT ? SImode : DImode)
1890
1891 /* Mode of a function address in a call instruction (for indexing purposes).
1892    Doesn't matter on RS/6000.  */
1893 #define FUNCTION_MODE SImode
1894
1895 /* Define this if addresses of constant functions
1896    shouldn't be put through pseudo regs where they can be cse'd.
1897    Desirable on machines where ordinary constants are expensive
1898    but a CALL with constant address is cheap.  */
1899 #define NO_FUNCTION_CSE
1900
1901 /* Define this to be nonzero if shift instructions ignore all but the low-order
1902    few bits.
1903
1904    The sle and sre instructions which allow SHIFT_COUNT_TRUNCATED
1905    have been dropped from the PowerPC architecture.  */
1906
1907 #define SHIFT_COUNT_TRUNCATED (TARGET_POWER ? 1 : 0)
1908
1909 /* Adjust the length of an INSN.  LENGTH is the currently-computed length and
1910    should be adjusted to reflect any required changes.  This macro is used when
1911    there is some systematic length adjustment required that would be difficult
1912    to express in the length attribute.  */
1913
1914 /* #define ADJUST_INSN_LENGTH(X,LENGTH) */
1915
1916 /* Given a comparison code (EQ, NE, etc.) and the first operand of a
1917    COMPARE, return the mode to be used for the comparison.  For
1918    floating-point, CCFPmode should be used.  CCUNSmode should be used
1919    for unsigned comparisons.  CCEQmode should be used when we are
1920    doing an inequality comparison on the result of a
1921    comparison.  CCmode should be used in all other cases.  */
1922
1923 #define SELECT_CC_MODE(OP,X,Y) \
1924   (SCALAR_FLOAT_MODE_P (GET_MODE (X)) ? CCFPmode        \
1925    : (OP) == GTU || (OP) == LTU || (OP) == GEU || (OP) == LEU ? CCUNSmode \
1926    : (((OP) == EQ || (OP) == NE) && COMPARISON_P (X)                      \
1927       ? CCEQmode : CCmode))
1928
1929 /* Can the condition code MODE be safely reversed?  This is safe in
1930    all cases on this port, because at present it doesn't use the
1931    trapping FP comparisons (fcmpo).  */
1932 #define REVERSIBLE_CC_MODE(MODE) 1
1933
1934 /* Given a condition code and a mode, return the inverse condition.  */
1935 #define REVERSE_CONDITION(CODE, MODE) rs6000_reverse_condition (MODE, CODE)
1936
1937 \f
1938 /* Control the assembler format that we output.  */
1939
1940 /* A C string constant describing how to begin a comment in the target
1941    assembler language.  The compiler assumes that the comment will end at
1942    the end of the line.  */
1943 #define ASM_COMMENT_START " #"
1944
1945 /* Flag to say the TOC is initialized */
1946 extern int toc_initialized;
1947
1948 /* Macro to output a special constant pool entry.  Go to WIN if we output
1949    it.  Otherwise, it is written the usual way.
1950
1951    On the RS/6000, toc entries are handled this way.  */
1952
1953 #define ASM_OUTPUT_SPECIAL_POOL_ENTRY(FILE, X, MODE, ALIGN, LABELNO, WIN) \
1954 { if (ASM_OUTPUT_SPECIAL_POOL_ENTRY_P (X, MODE))                          \
1955     {                                                                     \
1956       output_toc (FILE, X, LABELNO, MODE);                                \
1957       goto WIN;                                                           \
1958     }                                                                     \
1959 }
1960
1961 #ifdef HAVE_GAS_WEAK
1962 #define RS6000_WEAK 1
1963 #else
1964 #define RS6000_WEAK 0
1965 #endif
1966
1967 #if RS6000_WEAK
1968 /* Used in lieu of ASM_WEAKEN_LABEL.  */
1969 #define ASM_WEAKEN_DECL(FILE, DECL, NAME, VAL)                          \
1970   do                                                                    \
1971     {                                                                   \
1972       fputs ("\t.weak\t", (FILE));                                      \
1973       RS6000_OUTPUT_BASENAME ((FILE), (NAME));                          \
1974       if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL                   \
1975           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
1976         {                                                               \
1977           if (TARGET_XCOFF)                                             \
1978             fputs ("[DS]", (FILE));                                     \
1979           fputs ("\n\t.weak\t.", (FILE));                               \
1980           RS6000_OUTPUT_BASENAME ((FILE), (NAME));                      \
1981         }                                                               \
1982       fputc ('\n', (FILE));                                             \
1983       if (VAL)                                                          \
1984         {                                                               \
1985           ASM_OUTPUT_DEF ((FILE), (NAME), (VAL));                       \
1986           if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL               \
1987               && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                 \
1988             {                                                           \
1989               fputs ("\t.set\t.", (FILE));                              \
1990               RS6000_OUTPUT_BASENAME ((FILE), (NAME));                  \
1991               fputs (",.", (FILE));                                     \
1992               RS6000_OUTPUT_BASENAME ((FILE), (VAL));                   \
1993               fputc ('\n', (FILE));                                     \
1994             }                                                           \
1995         }                                                               \
1996     }                                                                   \
1997   while (0)
1998 #endif
1999
2000 #if HAVE_GAS_WEAKREF
2001 #define ASM_OUTPUT_WEAKREF(FILE, DECL, NAME, VALUE)                     \
2002   do                                                                    \
2003     {                                                                   \
2004       fputs ("\t.weakref\t", (FILE));                                   \
2005       RS6000_OUTPUT_BASENAME ((FILE), (NAME));                          \
2006       fputs (", ", (FILE));                                             \
2007       RS6000_OUTPUT_BASENAME ((FILE), (VALUE));                         \
2008       if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL                   \
2009           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2010         {                                                               \
2011           fputs ("\n\t.weakref\t.", (FILE));                            \
2012           RS6000_OUTPUT_BASENAME ((FILE), (NAME));                      \
2013           fputs (", .", (FILE));                                        \
2014           RS6000_OUTPUT_BASENAME ((FILE), (VALUE));                     \
2015         }                                                               \
2016       fputc ('\n', (FILE));                                             \
2017     } while (0)
2018 #endif
2019
2020 /* This implements the `alias' attribute.  */
2021 #undef  ASM_OUTPUT_DEF_FROM_DECLS
2022 #define ASM_OUTPUT_DEF_FROM_DECLS(FILE, DECL, TARGET)                   \
2023   do                                                                    \
2024     {                                                                   \
2025       const char *alias = XSTR (XEXP (DECL_RTL (DECL), 0), 0);          \
2026       const char *name = IDENTIFIER_POINTER (TARGET);                   \
2027       if (TREE_CODE (DECL) == FUNCTION_DECL                             \
2028           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2029         {                                                               \
2030           if (TREE_PUBLIC (DECL))                                       \
2031             {                                                           \
2032               if (!RS6000_WEAK || !DECL_WEAK (DECL))                    \
2033                 {                                                       \
2034                   fputs ("\t.globl\t.", FILE);                          \
2035                   RS6000_OUTPUT_BASENAME (FILE, alias);                 \
2036                   putc ('\n', FILE);                                    \
2037                 }                                                       \
2038             }                                                           \
2039           else if (TARGET_XCOFF)                                        \
2040             {                                                           \
2041               fputs ("\t.lglobl\t.", FILE);                             \
2042               RS6000_OUTPUT_BASENAME (FILE, alias);                     \
2043               putc ('\n', FILE);                                        \
2044             }                                                           \
2045           fputs ("\t.set\t.", FILE);                                    \
2046           RS6000_OUTPUT_BASENAME (FILE, alias);                         \
2047           fputs (",.", FILE);                                           \
2048           RS6000_OUTPUT_BASENAME (FILE, name);                          \
2049           fputc ('\n', FILE);                                           \
2050         }                                                               \
2051       ASM_OUTPUT_DEF (FILE, alias, name);                               \
2052     }                                                                   \
2053    while (0)
2054
2055 #define TARGET_ASM_FILE_START rs6000_file_start
2056
2057 /* Output to assembler file text saying following lines
2058    may contain character constants, extra white space, comments, etc.  */
2059
2060 #define ASM_APP_ON ""
2061
2062 /* Output to assembler file text saying following lines
2063    no longer contain unusual constructs.  */
2064
2065 #define ASM_APP_OFF ""
2066
2067 /* How to refer to registers in assembler output.
2068    This sequence is indexed by compiler's hard-register-number (see above).  */
2069
2070 extern char rs6000_reg_names[][8];      /* register names (0 vs. %r0).  */
2071
2072 #define REGISTER_NAMES                                                  \
2073 {                                                                       \
2074   &rs6000_reg_names[ 0][0],     /* r0   */                              \
2075   &rs6000_reg_names[ 1][0],     /* r1   */                              \
2076   &rs6000_reg_names[ 2][0],     /* r2   */                              \
2077   &rs6000_reg_names[ 3][0],     /* r3   */                              \
2078   &rs6000_reg_names[ 4][0],     /* r4   */                              \
2079   &rs6000_reg_names[ 5][0],     /* r5   */                              \
2080   &rs6000_reg_names[ 6][0],     /* r6   */                              \
2081   &rs6000_reg_names[ 7][0],     /* r7   */                              \
2082   &rs6000_reg_names[ 8][0],     /* r8   */                              \
2083   &rs6000_reg_names[ 9][0],     /* r9   */                              \
2084   &rs6000_reg_names[10][0],     /* r10  */                              \
2085   &rs6000_reg_names[11][0],     /* r11  */                              \
2086   &rs6000_reg_names[12][0],     /* r12  */                              \
2087   &rs6000_reg_names[13][0],     /* r13  */                              \
2088   &rs6000_reg_names[14][0],     /* r14  */                              \
2089   &rs6000_reg_names[15][0],     /* r15  */                              \
2090   &rs6000_reg_names[16][0],     /* r16  */                              \
2091   &rs6000_reg_names[17][0],     /* r17  */                              \
2092   &rs6000_reg_names[18][0],     /* r18  */                              \
2093   &rs6000_reg_names[19][0],     /* r19  */                              \
2094   &rs6000_reg_names[20][0],     /* r20  */                              \
2095   &rs6000_reg_names[21][0],     /* r21  */                              \
2096   &rs6000_reg_names[22][0],     /* r22  */                              \
2097   &rs6000_reg_names[23][0],     /* r23  */                              \
2098   &rs6000_reg_names[24][0],     /* r24  */                              \
2099   &rs6000_reg_names[25][0],     /* r25  */                              \
2100   &rs6000_reg_names[26][0],     /* r26  */                              \
2101   &rs6000_reg_names[27][0],     /* r27  */                              \
2102   &rs6000_reg_names[28][0],     /* r28  */                              \
2103   &rs6000_reg_names[29][0],     /* r29  */                              \
2104   &rs6000_reg_names[30][0],     /* r30  */                              \
2105   &rs6000_reg_names[31][0],     /* r31  */                              \
2106                                                                         \
2107   &rs6000_reg_names[32][0],     /* fr0  */                              \
2108   &rs6000_reg_names[33][0],     /* fr1  */                              \
2109   &rs6000_reg_names[34][0],     /* fr2  */                              \
2110   &rs6000_reg_names[35][0],     /* fr3  */                              \
2111   &rs6000_reg_names[36][0],     /* fr4  */                              \
2112   &rs6000_reg_names[37][0],     /* fr5  */                              \
2113   &rs6000_reg_names[38][0],     /* fr6  */                              \
2114   &rs6000_reg_names[39][0],     /* fr7  */                              \
2115   &rs6000_reg_names[40][0],     /* fr8  */                              \
2116   &rs6000_reg_names[41][0],     /* fr9  */                              \
2117   &rs6000_reg_names[42][0],     /* fr10 */                              \
2118   &rs6000_reg_names[43][0],     /* fr11 */                              \
2119   &rs6000_reg_names[44][0],     /* fr12 */                              \
2120   &rs6000_reg_names[45][0],     /* fr13 */                              \
2121   &rs6000_reg_names[46][0],     /* fr14 */                              \
2122   &rs6000_reg_names[47][0],     /* fr15 */                              \
2123   &rs6000_reg_names[48][0],     /* fr16 */                              \
2124   &rs6000_reg_names[49][0],     /* fr17 */                              \
2125   &rs6000_reg_names[50][0],     /* fr18 */                              \
2126   &rs6000_reg_names[51][0],     /* fr19 */                              \
2127   &rs6000_reg_names[52][0],     /* fr20 */                              \
2128   &rs6000_reg_names[53][0],     /* fr21 */                              \
2129   &rs6000_reg_names[54][0],     /* fr22 */                              \
2130   &rs6000_reg_names[55][0],     /* fr23 */                              \
2131   &rs6000_reg_names[56][0],     /* fr24 */                              \
2132   &rs6000_reg_names[57][0],     /* fr25 */                              \
2133   &rs6000_reg_names[58][0],     /* fr26 */                              \
2134   &rs6000_reg_names[59][0],     /* fr27 */                              \
2135   &rs6000_reg_names[60][0],     /* fr28 */                              \
2136   &rs6000_reg_names[61][0],     /* fr29 */                              \
2137   &rs6000_reg_names[62][0],     /* fr30 */                              \
2138   &rs6000_reg_names[63][0],     /* fr31 */                              \
2139                                                                         \
2140   &rs6000_reg_names[64][0],     /* mq   */                              \
2141   &rs6000_reg_names[65][0],     /* lr   */                              \
2142   &rs6000_reg_names[66][0],     /* ctr  */                              \
2143   &rs6000_reg_names[67][0],     /* ap   */                              \
2144                                                                         \
2145   &rs6000_reg_names[68][0],     /* cr0  */                              \
2146   &rs6000_reg_names[69][0],     /* cr1  */                              \
2147   &rs6000_reg_names[70][0],     /* cr2  */                              \
2148   &rs6000_reg_names[71][0],     /* cr3  */                              \
2149   &rs6000_reg_names[72][0],     /* cr4  */                              \
2150   &rs6000_reg_names[73][0],     /* cr5  */                              \
2151   &rs6000_reg_names[74][0],     /* cr6  */                              \
2152   &rs6000_reg_names[75][0],     /* cr7  */                              \
2153                                                                         \
2154   &rs6000_reg_names[76][0],     /* ca  */                               \
2155                                                                         \
2156   &rs6000_reg_names[77][0],     /* v0  */                               \
2157   &rs6000_reg_names[78][0],     /* v1  */                               \
2158   &rs6000_reg_names[79][0],     /* v2  */                               \
2159   &rs6000_reg_names[80][0],     /* v3  */                               \
2160   &rs6000_reg_names[81][0],     /* v4  */                               \
2161   &rs6000_reg_names[82][0],     /* v5  */                               \
2162   &rs6000_reg_names[83][0],     /* v6  */                               \
2163   &rs6000_reg_names[84][0],     /* v7  */                               \
2164   &rs6000_reg_names[85][0],     /* v8  */                               \
2165   &rs6000_reg_names[86][0],     /* v9  */                               \
2166   &rs6000_reg_names[87][0],     /* v10  */                              \
2167   &rs6000_reg_names[88][0],     /* v11  */                              \
2168   &rs6000_reg_names[89][0],     /* v12  */                              \
2169   &rs6000_reg_names[90][0],     /* v13  */                              \
2170   &rs6000_reg_names[91][0],     /* v14  */                              \
2171   &rs6000_reg_names[92][0],     /* v15  */                              \
2172   &rs6000_reg_names[93][0],     /* v16  */                              \
2173   &rs6000_reg_names[94][0],     /* v17  */                              \
2174   &rs6000_reg_names[95][0],     /* v18  */                              \
2175   &rs6000_reg_names[96][0],     /* v19  */                              \
2176   &rs6000_reg_names[97][0],     /* v20  */                              \
2177   &rs6000_reg_names[98][0],     /* v21  */                              \
2178   &rs6000_reg_names[99][0],     /* v22  */                              \
2179   &rs6000_reg_names[100][0],    /* v23  */                              \
2180   &rs6000_reg_names[101][0],    /* v24  */                              \
2181   &rs6000_reg_names[102][0],    /* v25  */                              \
2182   &rs6000_reg_names[103][0],    /* v26  */                              \
2183   &rs6000_reg_names[104][0],    /* v27  */                              \
2184   &rs6000_reg_names[105][0],    /* v28  */                              \
2185   &rs6000_reg_names[106][0],    /* v29  */                              \
2186   &rs6000_reg_names[107][0],    /* v30  */                              \
2187   &rs6000_reg_names[108][0],    /* v31  */                              \
2188   &rs6000_reg_names[109][0],    /* vrsave  */                           \
2189   &rs6000_reg_names[110][0],    /* vscr  */                             \
2190   &rs6000_reg_names[111][0],    /* spe_acc */                           \
2191   &rs6000_reg_names[112][0],    /* spefscr */                           \
2192   &rs6000_reg_names[113][0],    /* sfp  */                              \
2193 }
2194
2195 /* Table of additional register names to use in user input.  */
2196
2197 #define ADDITIONAL_REGISTER_NAMES \
2198  {{"r0",    0}, {"r1",    1}, {"r2",    2}, {"r3",    3},       \
2199   {"r4",    4}, {"r5",    5}, {"r6",    6}, {"r7",    7},       \
2200   {"r8",    8}, {"r9",    9}, {"r10",  10}, {"r11",  11},       \
2201   {"r12",  12}, {"r13",  13}, {"r14",  14}, {"r15",  15},       \
2202   {"r16",  16}, {"r17",  17}, {"r18",  18}, {"r19",  19},       \
2203   {"r20",  20}, {"r21",  21}, {"r22",  22}, {"r23",  23},       \
2204   {"r24",  24}, {"r25",  25}, {"r26",  26}, {"r27",  27},       \
2205   {"r28",  28}, {"r29",  29}, {"r30",  30}, {"r31",  31},       \
2206   {"fr0",  32}, {"fr1",  33}, {"fr2",  34}, {"fr3",  35},       \
2207   {"fr4",  36}, {"fr5",  37}, {"fr6",  38}, {"fr7",  39},       \
2208   {"fr8",  40}, {"fr9",  41}, {"fr10", 42}, {"fr11", 43},       \
2209   {"fr12", 44}, {"fr13", 45}, {"fr14", 46}, {"fr15", 47},       \
2210   {"fr16", 48}, {"fr17", 49}, {"fr18", 50}, {"fr19", 51},       \
2211   {"fr20", 52}, {"fr21", 53}, {"fr22", 54}, {"fr23", 55},       \
2212   {"fr24", 56}, {"fr25", 57}, {"fr26", 58}, {"fr27", 59},       \
2213   {"fr28", 60}, {"fr29", 61}, {"fr30", 62}, {"fr31", 63},       \
2214   {"v0",   77}, {"v1",   78}, {"v2",   79}, {"v3",   80},       \
2215   {"v4",   81}, {"v5",   82}, {"v6",   83}, {"v7",   84},       \
2216   {"v8",   85}, {"v9",   86}, {"v10",  87}, {"v11",  88},       \
2217   {"v12",  89}, {"v13",  90}, {"v14",  91}, {"v15",  92},       \
2218   {"v16",  93}, {"v17",  94}, {"v18",  95}, {"v19",  96},       \
2219   {"v20",  97}, {"v21",  98}, {"v22",  99}, {"v23",  100},      \
2220   {"v24",  101},{"v25",  102},{"v26",  103},{"v27",  104},      \
2221   {"v28",  105},{"v29",  106},{"v30",  107},{"v31",  108},      \
2222   {"vrsave", 109}, {"vscr", 110},                               \
2223   {"spe_acc", 111}, {"spefscr", 112},                           \
2224   /* no additional names for: mq, lr, ctr, ap */                \
2225   {"cr0",  68}, {"cr1",  69}, {"cr2",  70}, {"cr3",  71},       \
2226   {"cr4",  72}, {"cr5",  73}, {"cr6",  74}, {"cr7",  75},       \
2227   {"cc",   68}, {"sp",    1}, {"toc",   2},                     \
2228   /* CA is only part of XER, but we do not model the other parts (yet).  */ \
2229   {"xer",  76},                                                 \
2230   /* VSX registers overlaid on top of FR, Altivec registers */  \
2231   {"vs0",  32}, {"vs1",  33}, {"vs2",  34}, {"vs3",  35},       \
2232   {"vs4",  36}, {"vs5",  37}, {"vs6",  38}, {"vs7",  39},       \
2233   {"vs8",  40}, {"vs9",  41}, {"vs10", 42}, {"vs11", 43},       \
2234   {"vs12", 44}, {"vs13", 45}, {"vs14", 46}, {"vs15", 47},       \
2235   {"vs16", 48}, {"vs17", 49}, {"vs18", 50}, {"vs19", 51},       \
2236   {"vs20", 52}, {"vs21", 53}, {"vs22", 54}, {"vs23", 55},       \
2237   {"vs24", 56}, {"vs25", 57}, {"vs26", 58}, {"vs27", 59},       \
2238   {"vs28", 60}, {"vs29", 61}, {"vs30", 62}, {"vs31", 63},       \
2239   {"vs32", 77}, {"vs33", 78}, {"vs34", 79}, {"vs35", 80},       \
2240   {"vs36", 81}, {"vs37", 82}, {"vs38", 83}, {"vs39", 84},       \
2241   {"vs40", 85}, {"vs41", 86}, {"vs42", 87}, {"vs43", 88},       \
2242   {"vs44", 89}, {"vs45", 90}, {"vs46", 91}, {"vs47", 92},       \
2243   {"vs48", 93}, {"vs49", 94}, {"vs50", 95}, {"vs51", 96},       \
2244   {"vs52", 97}, {"vs53", 98}, {"vs54", 99}, {"vs55", 100},      \
2245   {"vs56", 101},{"vs57", 102},{"vs58", 103},{"vs59", 104},      \
2246   {"vs60", 105},{"vs61", 106},{"vs62", 107},{"vs63", 108} }
2247
2248 /* Text to write out after a CALL that may be replaced by glue code by
2249    the loader.  This depends on the AIX version.  */
2250 #define RS6000_CALL_GLUE "cror 31,31,31"
2251
2252 /* This is how to output an element of a case-vector that is relative.  */
2253
2254 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
2255   do { char buf[100];                                   \
2256        fputs ("\t.long ", FILE);                        \
2257        ASM_GENERATE_INTERNAL_LABEL (buf, "L", VALUE);   \
2258        assemble_name (FILE, buf);                       \
2259        putc ('-', FILE);                                \
2260        ASM_GENERATE_INTERNAL_LABEL (buf, "L", REL);     \
2261        assemble_name (FILE, buf);                       \
2262        putc ('\n', FILE);                               \
2263      } while (0)
2264
2265 /* This is how to output an assembler line
2266    that says to advance the location counter
2267    to a multiple of 2**LOG bytes.  */
2268
2269 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
2270   if ((LOG) != 0)                       \
2271     fprintf (FILE, "\t.align %d\n", (LOG))
2272
2273 /* How to align the given loop. */
2274 #define LOOP_ALIGN(LABEL)  rs6000_loop_align(LABEL)
2275
2276 /* Pick up the return address upon entry to a procedure. Used for
2277    dwarf2 unwind information.  This also enables the table driven
2278    mechanism.  */
2279
2280 #define INCOMING_RETURN_ADDR_RTX   gen_rtx_REG (Pmode, LR_REGNO)
2281 #define DWARF_FRAME_RETURN_COLUMN  DWARF_FRAME_REGNUM (LR_REGNO)
2282
2283 /* Describe how we implement __builtin_eh_return.  */
2284 #define EH_RETURN_DATA_REGNO(N) ((N) < 4 ? (N) + 3 : INVALID_REGNUM)
2285 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 10)
2286
2287 /* Print operand X (an rtx) in assembler syntax to file FILE.
2288    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2289    For `%' followed by punctuation, CODE is the punctuation and X is null.  */
2290
2291 #define PRINT_OPERAND(FILE, X, CODE)  print_operand (FILE, X, CODE)
2292
2293 /* Define which CODE values are valid.  */
2294
2295 #define PRINT_OPERAND_PUNCT_VALID_P(CODE)  \
2296   ((CODE) == '.' || (CODE) == '&')
2297
2298 /* Print a memory address as an operand to reference that memory location.  */
2299
2300 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
2301
2302 /* uncomment for disabling the corresponding default options */
2303 /* #define  MACHINE_no_sched_interblock */
2304 /* #define  MACHINE_no_sched_speculative */
2305 /* #define  MACHINE_no_sched_speculative_load */
2306
2307 /* General flags.  */
2308 extern int frame_pointer_needed;
2309
2310 /* Classification of the builtin functions to properly set the declaration tree
2311    flags.  */
2312 enum rs6000_btc
2313 {
2314   RS6000_BTC_MISC,              /* assume builtin can do anything */
2315   RS6000_BTC_CONST,             /* builtin is a 'const' function.  */
2316   RS6000_BTC_PURE,              /* builtin is a 'pure' function.  */
2317   RS6000_BTC_FP_PURE            /* builtin is 'pure' if rounding math.  */
2318 };
2319
2320 /* Convenience macros to document the instruction type.  */
2321 #define RS6000_BTC_MEM  RS6000_BTC_MISC /* load/store touches memory */
2322 #define RS6000_BTC_SAT  RS6000_BTC_MISC /* VMX saturate sets VSCR register */
2323
2324 #undef RS6000_BUILTIN
2325 #undef RS6000_BUILTIN_EQUATE
2326 #define RS6000_BUILTIN(NAME, TYPE) NAME,
2327 #define RS6000_BUILTIN_EQUATE(NAME, VALUE) NAME = VALUE,
2328
2329 enum rs6000_builtins
2330 {
2331 #include "rs6000-builtin.def"
2332
2333   RS6000_BUILTIN_COUNT
2334 };
2335
2336 #undef RS6000_BUILTIN
2337 #undef RS6000_BUILTIN_EQUATE
2338
2339 enum rs6000_builtin_type_index
2340 {
2341   RS6000_BTI_NOT_OPAQUE,
2342   RS6000_BTI_opaque_V2SI,
2343   RS6000_BTI_opaque_V2SF,
2344   RS6000_BTI_opaque_p_V2SI,
2345   RS6000_BTI_opaque_V4SI,
2346   RS6000_BTI_V16QI,
2347   RS6000_BTI_V2SI,
2348   RS6000_BTI_V2SF,
2349   RS6000_BTI_V2DI,
2350   RS6000_BTI_V2DF,
2351   RS6000_BTI_V4HI,
2352   RS6000_BTI_V4SI,
2353   RS6000_BTI_V4SF,
2354   RS6000_BTI_V8HI,
2355   RS6000_BTI_unsigned_V16QI,
2356   RS6000_BTI_unsigned_V8HI,
2357   RS6000_BTI_unsigned_V4SI,
2358   RS6000_BTI_unsigned_V2DI,
2359   RS6000_BTI_bool_char,          /* __bool char */
2360   RS6000_BTI_bool_short,         /* __bool short */
2361   RS6000_BTI_bool_int,           /* __bool int */
2362   RS6000_BTI_bool_long,          /* __bool long */
2363   RS6000_BTI_pixel,              /* __pixel */
2364   RS6000_BTI_bool_V16QI,         /* __vector __bool char */
2365   RS6000_BTI_bool_V8HI,          /* __vector __bool short */
2366   RS6000_BTI_bool_V4SI,          /* __vector __bool int */
2367   RS6000_BTI_bool_V2DI,          /* __vector __bool long */
2368   RS6000_BTI_pixel_V8HI,         /* __vector __pixel */
2369   RS6000_BTI_long,               /* long_integer_type_node */
2370   RS6000_BTI_unsigned_long,      /* long_unsigned_type_node */
2371   RS6000_BTI_INTQI,              /* intQI_type_node */
2372   RS6000_BTI_UINTQI,             /* unsigned_intQI_type_node */
2373   RS6000_BTI_INTHI,              /* intHI_type_node */
2374   RS6000_BTI_UINTHI,             /* unsigned_intHI_type_node */
2375   RS6000_BTI_INTSI,              /* intSI_type_node */
2376   RS6000_BTI_UINTSI,             /* unsigned_intSI_type_node */
2377   RS6000_BTI_INTDI,              /* intDI_type_node */
2378   RS6000_BTI_UINTDI,             /* unsigned_intDI_type_node */
2379   RS6000_BTI_float,              /* float_type_node */
2380   RS6000_BTI_double,             /* double_type_node */
2381   RS6000_BTI_void,               /* void_type_node */
2382   RS6000_BTI_MAX
2383 };
2384
2385
2386 #define opaque_V2SI_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V2SI])
2387 #define opaque_V2SF_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V2SF])
2388 #define opaque_p_V2SI_type_node       (rs6000_builtin_types[RS6000_BTI_opaque_p_V2SI])
2389 #define opaque_V4SI_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V4SI])
2390 #define V16QI_type_node               (rs6000_builtin_types[RS6000_BTI_V16QI])
2391 #define V2DI_type_node                (rs6000_builtin_types[RS6000_BTI_V2DI])
2392 #define V2DF_type_node                (rs6000_builtin_types[RS6000_BTI_V2DF])
2393 #define V2SI_type_node                (rs6000_builtin_types[RS6000_BTI_V2SI])
2394 #define V2SF_type_node                (rs6000_builtin_types[RS6000_BTI_V2SF])
2395 #define V4HI_type_node                (rs6000_builtin_types[RS6000_BTI_V4HI])
2396 #define V4SI_type_node                (rs6000_builtin_types[RS6000_BTI_V4SI])
2397 #define V4SF_type_node                (rs6000_builtin_types[RS6000_BTI_V4SF])
2398 #define V8HI_type_node                (rs6000_builtin_types[RS6000_BTI_V8HI])
2399 #define unsigned_V16QI_type_node      (rs6000_builtin_types[RS6000_BTI_unsigned_V16QI])
2400 #define unsigned_V8HI_type_node       (rs6000_builtin_types[RS6000_BTI_unsigned_V8HI])
2401 #define unsigned_V4SI_type_node       (rs6000_builtin_types[RS6000_BTI_unsigned_V4SI])
2402 #define unsigned_V2DI_type_node       (rs6000_builtin_types[RS6000_BTI_unsigned_V2DI])
2403 #define bool_char_type_node           (rs6000_builtin_types[RS6000_BTI_bool_char])
2404 #define bool_short_type_node          (rs6000_builtin_types[RS6000_BTI_bool_short])
2405 #define bool_int_type_node            (rs6000_builtin_types[RS6000_BTI_bool_int])
2406 #define bool_long_type_node           (rs6000_builtin_types[RS6000_BTI_bool_long])
2407 #define pixel_type_node               (rs6000_builtin_types[RS6000_BTI_pixel])
2408 #define bool_V16QI_type_node          (rs6000_builtin_types[RS6000_BTI_bool_V16QI])
2409 #define bool_V8HI_type_node           (rs6000_builtin_types[RS6000_BTI_bool_V8HI])
2410 #define bool_V4SI_type_node           (rs6000_builtin_types[RS6000_BTI_bool_V4SI])
2411 #define bool_V2DI_type_node           (rs6000_builtin_types[RS6000_BTI_bool_V2DI])
2412 #define pixel_V8HI_type_node          (rs6000_builtin_types[RS6000_BTI_pixel_V8HI])
2413
2414 #define long_integer_type_internal_node  (rs6000_builtin_types[RS6000_BTI_long])
2415 #define long_unsigned_type_internal_node (rs6000_builtin_types[RS6000_BTI_unsigned_long])
2416 #define intQI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTQI])
2417 #define uintQI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTQI])
2418 #define intHI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTHI])
2419 #define uintHI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTHI])
2420 #define intSI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTSI])
2421 #define uintSI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTSI])
2422 #define intDI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTDI])
2423 #define uintDI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTDI])
2424 #define float_type_internal_node         (rs6000_builtin_types[RS6000_BTI_float])
2425 #define double_type_internal_node        (rs6000_builtin_types[RS6000_BTI_double])
2426 #define void_type_internal_node          (rs6000_builtin_types[RS6000_BTI_void])
2427
2428 extern GTY(()) tree rs6000_builtin_types[RS6000_BTI_MAX];
2429 extern GTY(()) tree rs6000_builtin_decls[RS6000_BUILTIN_COUNT];
2430