OSDN Git Service

* config/rs6000/rs6000.md (UNSPEC constants): Add UNSPEC_STFIWX.
[pf3gnuchains/gcc-fork.git] / gcc / config / rs6000 / rs6000.h
1 /* Definitions of target machine for GNU compiler, for IBM RS/6000.
2    Copyright (C) 1992, 1993, 1994, 1995, 1996, 1997, 1998, 1999,
3    2000, 2001, 2002, 2003, 2004, 2005 Free Software Foundation, Inc.
4    Contributed by Richard Kenner (kenner@vlsi1.ultra.nyu.edu)
5
6    This file is part of GCC.
7
8    GCC is free software; you can redistribute it and/or modify it
9    under the terms of the GNU General Public License as published
10    by the Free Software Foundation; either version 2, or (at your
11    option) any later version.
12
13    GCC is distributed in the hope that it will be useful, but WITHOUT
14    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
15    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
16    License for more details.
17
18    You should have received a copy of the GNU General Public License
19    along with GCC; see the file COPYING.  If not, write to the
20    Free Software Foundation, 59 Temple Place - Suite 330, Boston,
21    MA 02111-1307, USA.  */
22
23 /* Note that some other tm.h files include this one and then override
24    many of the definitions.  */
25
26 /* Definitions for the object file format.  These are set at
27    compile-time.  */
28
29 #define OBJECT_XCOFF 1
30 #define OBJECT_ELF 2
31 #define OBJECT_PEF 3
32 #define OBJECT_MACHO 4
33
34 #define TARGET_ELF (TARGET_OBJECT_FORMAT == OBJECT_ELF)
35 #define TARGET_XCOFF (TARGET_OBJECT_FORMAT == OBJECT_XCOFF)
36 #define TARGET_MACOS (TARGET_OBJECT_FORMAT == OBJECT_PEF)
37 #define TARGET_MACHO (TARGET_OBJECT_FORMAT == OBJECT_MACHO)
38
39 #ifndef TARGET_AIX
40 #define TARGET_AIX 0
41 #endif
42
43 /* Control whether function entry points use a "dot" symbol when
44    ABI_AIX.  */
45 #define DOT_SYMBOLS 1
46
47 /* Default string to use for cpu if not specified.  */
48 #ifndef TARGET_CPU_DEFAULT
49 #define TARGET_CPU_DEFAULT ((char *)0)
50 #endif
51
52 /* Common ASM definitions used by ASM_SPEC among the various targets
53    for handling -mcpu=xxx switches.  */
54 #define ASM_CPU_SPEC \
55 "%{!mcpu*: \
56   %{mpower: %{!mpower2: -mpwr}} \
57   %{mpower2: -mpwrx} \
58   %{mpowerpc64*: -mppc64} \
59   %{!mpowerpc64*: %{mpowerpc*: -mppc}} \
60   %{mno-power: %{!mpowerpc*: -mcom}} \
61   %{!mno-power: %{!mpower*: %(asm_default)}}} \
62 %{mcpu=common: -mcom} \
63 %{mcpu=power: -mpwr} \
64 %{mcpu=power2: -mpwrx} \
65 %{mcpu=power3: -mppc64} \
66 %{mcpu=power4: -mpower4} \
67 %{mcpu=power5: -mpower4} \
68 %{mcpu=powerpc: -mppc} \
69 %{mcpu=rios: -mpwr} \
70 %{mcpu=rios1: -mpwr} \
71 %{mcpu=rios2: -mpwrx} \
72 %{mcpu=rsc: -mpwr} \
73 %{mcpu=rsc1: -mpwr} \
74 %{mcpu=rs64a: -mppc64} \
75 %{mcpu=401: -mppc} \
76 %{mcpu=403: -m403} \
77 %{mcpu=405: -m405} \
78 %{mcpu=405fp: -m405} \
79 %{mcpu=440: -m440} \
80 %{mcpu=440fp: -m440} \
81 %{mcpu=505: -mppc} \
82 %{mcpu=601: -m601} \
83 %{mcpu=602: -mppc} \
84 %{mcpu=603: -mppc} \
85 %{mcpu=603e: -mppc} \
86 %{mcpu=ec603e: -mppc} \
87 %{mcpu=604: -mppc} \
88 %{mcpu=604e: -mppc} \
89 %{mcpu=620: -mppc64} \
90 %{mcpu=630: -mppc64} \
91 %{mcpu=740: -mppc} \
92 %{mcpu=750: -mppc} \
93 %{mcpu=G3: -mppc} \
94 %{mcpu=7400: -mppc -maltivec} \
95 %{mcpu=7450: -mppc -maltivec} \
96 %{mcpu=G4: -mppc -maltivec} \
97 %{mcpu=801: -mppc} \
98 %{mcpu=821: -mppc} \
99 %{mcpu=823: -mppc} \
100 %{mcpu=860: -mppc} \
101 %{mcpu=970: -mpower4 -maltivec} \
102 %{mcpu=G5: -mpower4 -maltivec} \
103 %{mcpu=8540: -me500} \
104 %{maltivec: -maltivec} \
105 -many"
106
107 #define CPP_DEFAULT_SPEC ""
108
109 #define ASM_DEFAULT_SPEC ""
110
111 /* This macro defines names of additional specifications to put in the specs
112    that can be used in various specifications like CC1_SPEC.  Its definition
113    is an initializer with a subgrouping for each command option.
114
115    Each subgrouping contains a string constant, that defines the
116    specification name, and a string constant that used by the GCC driver
117    program.
118
119    Do not define this macro if it does not need to do anything.  */
120
121 #define SUBTARGET_EXTRA_SPECS
122
123 #define EXTRA_SPECS                                                     \
124   { "cpp_default",              CPP_DEFAULT_SPEC },                     \
125   { "asm_cpu",                  ASM_CPU_SPEC },                         \
126   { "asm_default",              ASM_DEFAULT_SPEC },                     \
127   SUBTARGET_EXTRA_SPECS
128
129 /* Architecture type.  */
130
131 extern int target_flags;
132
133 /* Use POWER architecture instructions and MQ register.  */
134 #define MASK_POWER              0x00000001
135
136 /* Use POWER2 extensions to POWER architecture.  */
137 #define MASK_POWER2             0x00000002
138
139 /* Use PowerPC architecture instructions.  */
140 #define MASK_POWERPC            0x00000004
141
142 /* Use PowerPC General Purpose group optional instructions, e.g. fsqrt.  */
143 #define MASK_PPC_GPOPT          0x00000008
144
145 /* Use PowerPC Graphics group optional instructions, e.g. fsel.  */
146 #define MASK_PPC_GFXOPT         0x00000010
147
148 /* Use PowerPC-64 architecture instructions.  */
149 #define MASK_POWERPC64          0x00000020
150
151 /* Use revised mnemonic names defined for PowerPC architecture.  */
152 #define MASK_NEW_MNEMONICS      0x00000040
153
154 /* Disable placing fp constants in the TOC; can be turned on when the
155    TOC overflows.  */
156 #define MASK_NO_FP_IN_TOC       0x00000080
157
158 /* Disable placing symbol+offset constants in the TOC; can be turned on when
159    the TOC overflows.  */
160 #define MASK_NO_SUM_IN_TOC      0x00000100
161
162 /* Output only one TOC entry per module.  Normally linking fails if
163    there are more than 16K unique variables/constants in an executable.  With
164    this option, linking fails only if there are more than 16K modules, or
165    if there are more than 16K unique variables/constant in a single module.
166
167    This is at the cost of having 2 extra loads and one extra store per
168    function, and one less allocable register.  */
169 #define MASK_MINIMAL_TOC        0x00000200
170
171 /* Nonzero for the 64 bit ABIs: longs and pointers are 64 bits.  The
172    chip is running in "64-bit mode", in which CR0 is set in dot
173    operations based on all 64 bits of the register, bdnz works on 64-bit
174    ctr, lr is 64 bits, and so on.  Requires MASK_POWERPC64.  */
175 #define MASK_64BIT              0x00000400
176
177 /* Disable use of FPRs.  */
178 #define MASK_SOFT_FLOAT         0x00000800
179
180 /* Enable load/store multiple, even on PowerPC */
181 #define MASK_MULTIPLE           0x00001000
182
183 /* Use string instructions for block moves */
184 #define MASK_STRING             0x00002000
185
186 /* Disable update form of load/store */
187 #define MASK_NO_UPDATE          0x00004000
188
189 /* Disable fused multiply/add operations */
190 #define MASK_NO_FUSED_MADD      0x00008000
191
192 /* Nonzero if we need to schedule the prolog and epilog.  */
193 #define MASK_SCHED_PROLOG       0x00010000
194
195 /* Use AltiVec instructions.  */
196 #define MASK_ALTIVEC            0x00020000
197
198 /* Return small structures in memory (as the AIX ABI requires).  */
199 #define MASK_AIX_STRUCT_RET     0x00040000
200
201 /* Use single field mfcr instruction.  */
202 #define MASK_MFCRF              0x00080000
203
204 /* The only remaining free bits are 0x00600000.  linux64.h uses
205    0x00100000, and sysv4.h uses 0x00800000 -> 0x40000000.
206    0x80000000 is not available because target_flags is signed.  */
207
208 #define TARGET_POWER            (target_flags & MASK_POWER)
209 #define TARGET_POWER2           (target_flags & MASK_POWER2)
210 #define TARGET_POWERPC          (target_flags & MASK_POWERPC)
211 #define TARGET_PPC_GPOPT        (target_flags & MASK_PPC_GPOPT)
212 #define TARGET_PPC_GFXOPT       (target_flags & MASK_PPC_GFXOPT)
213 #define TARGET_NEW_MNEMONICS    (target_flags & MASK_NEW_MNEMONICS)
214 #define TARGET_NO_FP_IN_TOC     (target_flags & MASK_NO_FP_IN_TOC)
215 #define TARGET_NO_SUM_IN_TOC    (target_flags & MASK_NO_SUM_IN_TOC)
216 #define TARGET_MINIMAL_TOC      (target_flags & MASK_MINIMAL_TOC)
217 #define TARGET_64BIT            (target_flags & MASK_64BIT)
218 #define TARGET_SOFT_FLOAT       (target_flags & MASK_SOFT_FLOAT)
219 #define TARGET_MULTIPLE         (target_flags & MASK_MULTIPLE)
220 #define TARGET_STRING           (target_flags & MASK_STRING)
221 #define TARGET_NO_UPDATE        (target_flags & MASK_NO_UPDATE)
222 #define TARGET_NO_FUSED_MADD    (target_flags & MASK_NO_FUSED_MADD)
223 #define TARGET_SCHED_PROLOG     (target_flags & MASK_SCHED_PROLOG)
224 #define TARGET_ALTIVEC          (target_flags & MASK_ALTIVEC)
225 #define TARGET_AIX_STRUCT_RET   (target_flags & MASK_AIX_STRUCT_RET)
226
227 /* Define TARGET_MFCRF if the target assembler supports the optional
228    field operand for mfcr and the target processor supports the
229    instruction.  */
230
231 #ifdef HAVE_AS_MFCRF
232 #define TARGET_MFCRF            (target_flags & MASK_MFCRF)
233 #else
234 #define TARGET_MFCRF 0
235 #endif
236
237
238 #define TARGET_32BIT            (! TARGET_64BIT)
239 #define TARGET_HARD_FLOAT       (! TARGET_SOFT_FLOAT)
240 #define TARGET_UPDATE           (! TARGET_NO_UPDATE)
241 #define TARGET_FUSED_MADD       (! TARGET_NO_FUSED_MADD)
242
243 /* Emit a dtp-relative reference to a TLS variable.  */
244
245 #ifdef HAVE_AS_TLS
246 #define ASM_OUTPUT_DWARF_DTPREL(FILE, SIZE, X) \
247   rs6000_output_dwarf_dtprel (FILE, SIZE, X)
248 #endif
249
250 #ifndef HAVE_AS_TLS
251 #define HAVE_AS_TLS 0
252 #endif
253
254 /* Return 1 for a symbol ref for a thread-local storage symbol.  */
255 #define RS6000_SYMBOL_REF_TLS_P(RTX) \
256   (GET_CODE (RTX) == SYMBOL_REF && SYMBOL_REF_TLS_MODEL (RTX) != 0)
257
258 #ifdef IN_LIBGCC2
259 /* For libgcc2 we make sure this is a compile time constant */
260 #if defined (__64BIT__) || defined (__powerpc64__)
261 #define TARGET_POWERPC64        1
262 #else
263 #define TARGET_POWERPC64        0
264 #endif
265 #else
266 #define TARGET_POWERPC64        (target_flags & MASK_POWERPC64)
267 #endif
268
269 #define TARGET_XL_COMPAT 0
270
271 /* Run-time compilation parameters selecting different hardware subsets.
272
273    Macro to define tables used to set the flags.
274    This is a list in braces of pairs in braces,
275    each pair being { "NAME", VALUE }
276    where VALUE is the bits to set or minus the bits to clear.
277    An empty string NAME is used to identify the default VALUE.  */
278
279 #define TARGET_SWITCHES                                                 \
280  {{"power",             MASK_POWER  | MASK_MULTIPLE | MASK_STRING,      \
281                         N_("Use POWER instruction set")},               \
282   {"power2",            (MASK_POWER | MASK_MULTIPLE | MASK_STRING       \
283                          | MASK_POWER2),                                \
284                         N_("Use POWER2 instruction set")},              \
285   {"no-power2",         - MASK_POWER2,                                  \
286                         N_("Do not use POWER2 instruction set")},       \
287   {"no-power",          - (MASK_POWER | MASK_POWER2 | MASK_MULTIPLE     \
288                            | MASK_STRING),                              \
289                         N_("Do not use POWER instruction set")},        \
290   {"powerpc",           MASK_POWERPC,                                   \
291                         N_("Use PowerPC instruction set")},             \
292   {"no-powerpc",        - (MASK_POWERPC | MASK_PPC_GPOPT                \
293                            | MASK_PPC_GFXOPT | MASK_POWERPC64),         \
294                         N_("Do not use PowerPC instruction set")},      \
295   {"powerpc-gpopt",     MASK_POWERPC | MASK_PPC_GPOPT,                  \
296                         N_("Use PowerPC General Purpose group optional instructions")},\
297   {"no-powerpc-gpopt",  - MASK_PPC_GPOPT,                               \
298                         N_("Do not use PowerPC General Purpose group optional instructions")},\
299   {"powerpc-gfxopt",    MASK_POWERPC | MASK_PPC_GFXOPT,                 \
300                         N_("Use PowerPC Graphics group optional instructions")},\
301   {"no-powerpc-gfxopt", - MASK_PPC_GFXOPT,                              \
302                         N_("Do not use PowerPC Graphics group optional instructions")},\
303   {"powerpc64",         MASK_POWERPC64,                                 \
304                         N_("Use PowerPC-64 instruction set")},          \
305   {"no-powerpc64",      - MASK_POWERPC64,                               \
306                         N_("Do not use PowerPC-64 instruction set")},   \
307   {"altivec",           MASK_ALTIVEC ,                                  \
308                         N_("Use AltiVec instructions")},                \
309   {"no-altivec",        - MASK_ALTIVEC ,                                        \
310                         N_("Do not use AltiVec instructions")}, \
311   {"new-mnemonics",     MASK_NEW_MNEMONICS,                             \
312                         N_("Use new mnemonics for PowerPC architecture")},\
313   {"old-mnemonics",     -MASK_NEW_MNEMONICS,                            \
314                         N_("Use old mnemonics for PowerPC architecture")},\
315   {"full-toc",          - (MASK_NO_FP_IN_TOC | MASK_NO_SUM_IN_TOC       \
316                            | MASK_MINIMAL_TOC),                         \
317                         N_("Put everything in the regular TOC")},       \
318   {"fp-in-toc",         - MASK_NO_FP_IN_TOC,                            \
319                         N_("Place floating point constants in TOC")},   \
320   {"no-fp-in-toc",      MASK_NO_FP_IN_TOC,                              \
321                         N_("Do not place floating point constants in TOC")},\
322   {"sum-in-toc",        - MASK_NO_SUM_IN_TOC,                           \
323                         N_("Place symbol+offset constants in TOC")},    \
324   {"no-sum-in-toc",     MASK_NO_SUM_IN_TOC,                             \
325                         N_("Do not place symbol+offset constants in TOC")},\
326   {"minimal-toc",       MASK_MINIMAL_TOC,                               \
327                         "Use only one TOC entry per procedure"},        \
328   {"minimal-toc",       - (MASK_NO_FP_IN_TOC | MASK_NO_SUM_IN_TOC),     \
329                         ""},                                            \
330   {"no-minimal-toc",    - MASK_MINIMAL_TOC,                             \
331                         N_("Place variable addresses in the regular TOC")},\
332   {"hard-float",        - MASK_SOFT_FLOAT,                              \
333                         N_("Use hardware floating point")},             \
334   {"soft-float",        MASK_SOFT_FLOAT,                                \
335                         N_("Do not use hardware floating point")},      \
336   {"multiple",          MASK_MULTIPLE,                                  \
337                         N_("Generate load/store multiple instructions")},       \
338   {"no-multiple",       - MASK_MULTIPLE,                                \
339                         N_("Do not generate load/store multiple instructions")},\
340   {"string",            MASK_STRING,                                    \
341                         N_("Generate string instructions for block moves")},\
342   {"no-string",         - MASK_STRING,                                  \
343                         N_("Do not generate string instructions for block moves")},\
344   {"update",            - MASK_NO_UPDATE,                               \
345                         N_("Generate load/store with update instructions")},\
346   {"no-update",         MASK_NO_UPDATE,                                 \
347                         N_("Do not generate load/store with update instructions")},\
348   {"fused-madd",        - MASK_NO_FUSED_MADD,                           \
349                         N_("Generate fused multiply/add instructions")},\
350   {"no-fused-madd",     MASK_NO_FUSED_MADD,                             \
351                         N_("Do not generate fused multiply/add instructions")},\
352   {"sched-prolog",      MASK_SCHED_PROLOG,                              \
353                         ""},                                            \
354   {"no-sched-prolog",   -MASK_SCHED_PROLOG,                             \
355                         N_("Do not schedule the start and end of the procedure")},\
356   {"sched-epilog",      MASK_SCHED_PROLOG,                              \
357                         ""},                                            \
358   {"no-sched-epilog",   -MASK_SCHED_PROLOG,                             \
359                         ""},                                            \
360   {"aix-struct-return", MASK_AIX_STRUCT_RET,                            \
361                         N_("Return all structures in memory (AIX default)")},\
362   {"svr4-struct-return", - MASK_AIX_STRUCT_RET,                         \
363                         N_("Return small structures in registers (SVR4 default)")},\
364   {"no-aix-struct-return", - MASK_AIX_STRUCT_RET,                       \
365                         ""},                                            \
366   {"no-svr4-struct-return", MASK_AIX_STRUCT_RET,                        \
367                         ""},                                            \
368   {"mfcrf",             MASK_MFCRF,                                     \
369                         N_("Generate single field mfcr instruction")},  \
370   {"no-mfcrf",          - MASK_MFCRF,                                   \
371                         N_("Do not generate single field mfcr instruction")},\
372   SUBTARGET_SWITCHES                                                    \
373   {"",                  TARGET_DEFAULT | MASK_SCHED_PROLOG,             \
374                         ""}}
375
376 #define TARGET_DEFAULT (MASK_POWER | MASK_MULTIPLE | MASK_STRING)
377
378 /* This is meant to be redefined in the host dependent files */
379 #define SUBTARGET_SWITCHES
380
381 /* Processor type.  Order must match cpu attribute in MD file.  */
382 enum processor_type
383  {
384    PROCESSOR_RIOS1,
385    PROCESSOR_RIOS2,
386    PROCESSOR_RS64A,
387    PROCESSOR_MPCCORE,
388    PROCESSOR_PPC403,
389    PROCESSOR_PPC405,
390    PROCESSOR_PPC440,
391    PROCESSOR_PPC601,
392    PROCESSOR_PPC603,
393    PROCESSOR_PPC604,
394    PROCESSOR_PPC604e,
395    PROCESSOR_PPC620,
396    PROCESSOR_PPC630,
397    PROCESSOR_PPC750,
398    PROCESSOR_PPC7400,
399    PROCESSOR_PPC7450,
400    PROCESSOR_PPC8540,
401    PROCESSOR_POWER4,
402    PROCESSOR_POWER5
403 };
404
405 extern enum processor_type rs6000_cpu;
406
407 /* Recast the processor type to the cpu attribute.  */
408 #define rs6000_cpu_attr ((enum attr_cpu)rs6000_cpu)
409
410 /* Define generic processor types based upon current deployment.  */
411 #define PROCESSOR_COMMON    PROCESSOR_PPC601
412 #define PROCESSOR_POWER     PROCESSOR_RIOS1
413 #define PROCESSOR_POWERPC   PROCESSOR_PPC604
414 #define PROCESSOR_POWERPC64 PROCESSOR_RS64A
415
416 /* Define the default processor.  This is overridden by other tm.h files.  */
417 #define PROCESSOR_DEFAULT   PROCESSOR_RIOS1
418 #define PROCESSOR_DEFAULT64 PROCESSOR_RS64A
419
420 /* Specify the dialect of assembler to use.  New mnemonics is dialect one
421    and the old mnemonics are dialect zero.  */
422 #define ASSEMBLER_DIALECT (TARGET_NEW_MNEMONICS ? 1 : 0)
423
424 /* Types of costly dependences.  */
425 enum rs6000_dependence_cost
426  {
427    max_dep_latency = 1000,
428    no_dep_costly,
429    all_deps_costly,
430    true_store_to_load_dep_costly,
431    store_to_load_dep_costly
432  };
433
434 /* Types of nop insertion schemes in sched target hook sched_finish.  */
435 enum rs6000_nop_insertion
436   {
437     sched_finish_regroup_exact = 1000,
438     sched_finish_pad_groups,
439     sched_finish_none
440   };
441
442 /* Dispatch group termination caused by an insn.  */
443 enum group_termination
444   {
445     current_group,
446     previous_group
447   };
448
449 /* This is meant to be overridden in target specific files.  */
450 #define SUBTARGET_OPTIONS
451
452 #define TARGET_OPTIONS                                                  \
453 {                                                                       \
454    {"cpu=",  &rs6000_select[1].string,                                  \
455     N_("Use features of and schedule code for given CPU"), 0},          \
456    {"tune=", &rs6000_select[2].string,                                  \
457     N_("Schedule code for given CPU"), 0},                              \
458    {"debug=", &rs6000_debug_name, N_("Enable debug output"), 0},        \
459    {"traceback=", &rs6000_traceback_name,                               \
460     N_("Select full, part, or no traceback table"), 0},                 \
461    {"abi=", &rs6000_abi_string, N_("Specify ABI to use"), 0},           \
462    {"long-double-", &rs6000_long_double_size_string,                    \
463     N_("Specify size of long double (64 or 128 bits)"), 0},             \
464    {"isel=", &rs6000_isel_string,                                       \
465     N_("Specify yes/no if isel instructions should be generated"), 0},  \
466    {"spe=", &rs6000_spe_string,                                         \
467     N_("Specify yes/no if SPE SIMD instructions should be generated"), 0},\
468    {"float-gprs=", &rs6000_float_gprs_string,                           \
469     N_("Specify yes/no if using floating point in the GPRs"), 0},       \
470    {"vrsave=", &rs6000_altivec_vrsave_string,                           \
471     N_("Specify yes/no if VRSAVE instructions should be generated for AltiVec"), 0}, \
472    {"longcall", &rs6000_longcall_switch,                                \
473     N_("Avoid all range limits on call instructions"), 0},              \
474    {"no-longcall", &rs6000_longcall_switch, "", 0},                     \
475    {"warn-altivec-long", &rs6000_warn_altivec_long_switch, \
476     N_("Warn about deprecated 'vector long ...' AltiVec type usage"), 0}, \
477    {"no-warn-altivec-long", &rs6000_warn_altivec_long_switch, "", 0}, \
478    {"sched-costly-dep=", &rs6000_sched_costly_dep_str,                  \
479     N_("Determine which dependences between insns are considered costly"), 0}, \
480    {"insert-sched-nops=", &rs6000_sched_insert_nops_str,                \
481     N_("Specify which post scheduling nop insertion scheme to apply"), 0}, \
482    {"align-", &rs6000_alignment_string,                                 \
483     N_("Specify alignment of structure fields default/natural"), 0},    \
484    {"prioritize-restricted-insns=", &rs6000_sched_restricted_insns_priority_str, \
485     N_("Specify scheduling priority for dispatch slot restricted insns"), 0}, \
486    SUBTARGET_OPTIONS                                                    \
487 }
488
489 /* Support for a compile-time default CPU, et cetera.  The rules are:
490    --with-cpu is ignored if -mcpu is specified.
491    --with-tune is ignored if -mtune is specified.
492    --with-float is ignored if -mhard-float or -msoft-float are
493     specified.  */
494 #define OPTION_DEFAULT_SPECS \
495   {"cpu", "%{!mcpu=*:-mcpu=%(VALUE)}" }, \
496   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
497   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }
498
499 /* rs6000_select[0] is reserved for the default cpu defined via --with-cpu */
500 struct rs6000_cpu_select
501 {
502   const char *string;
503   const char *name;
504   int set_tune_p;
505   int set_arch_p;
506 };
507
508 extern struct rs6000_cpu_select rs6000_select[];
509
510 /* Debug support */
511 extern const char *rs6000_debug_name;   /* Name for -mdebug-xxxx option */
512 extern const char *rs6000_abi_string;   /* for -mabi={sysv,darwin,eabi,aix,altivec} */
513 extern int rs6000_debug_stack;          /* debug stack applications */
514 extern int rs6000_debug_arg;            /* debug argument handling */
515
516 #define TARGET_DEBUG_STACK      rs6000_debug_stack
517 #define TARGET_DEBUG_ARG        rs6000_debug_arg
518
519 extern const char *rs6000_traceback_name; /* Type of traceback table.  */
520
521 /* These are separate from target_flags because we've run out of bits
522    there.  */
523 extern const char *rs6000_long_double_size_string;
524 extern int rs6000_long_double_type_size;
525 extern int rs6000_altivec_abi;
526 extern int rs6000_spe_abi;
527 extern int rs6000_isel;
528 extern int rs6000_spe;
529 extern int rs6000_float_gprs;
530 extern const char *rs6000_float_gprs_string;
531 extern const char *rs6000_isel_string;
532 extern const char *rs6000_spe_string;
533 extern const char *rs6000_altivec_vrsave_string;
534 extern int rs6000_altivec_vrsave;
535 extern const char *rs6000_longcall_switch;
536 extern int rs6000_default_long_calls;
537 extern const char* rs6000_alignment_string;
538 extern int rs6000_alignment_flags;
539 extern const char *rs6000_sched_restricted_insns_priority_str;
540 extern int rs6000_sched_restricted_insns_priority;
541 extern const char *rs6000_sched_costly_dep_str;
542 extern enum rs6000_dependence_cost rs6000_sched_costly_dep;
543 extern const char *rs6000_sched_insert_nops_str;
544 extern enum rs6000_nop_insertion rs6000_sched_insert_nops;
545
546 extern int rs6000_warn_altivec_long;
547 extern const char *rs6000_warn_altivec_long_switch;
548
549 /* Alignment options for fields in structures for sub-targets following
550    AIX-like ABI.
551    ALIGN_POWER word-aligns FP doubles (default AIX ABI).
552    ALIGN_NATURAL doubleword-aligns FP doubles (align to object size).
553
554    Override the macro definitions when compiling libobjc to avoid undefined
555    reference to rs6000_alignment_flags due to library's use of GCC alignment
556    macros which use the macros below.  */
557
558 #ifndef IN_TARGET_LIBS
559 #define MASK_ALIGN_POWER   0x00000000
560 #define MASK_ALIGN_NATURAL 0x00000001
561 #define TARGET_ALIGN_NATURAL (rs6000_alignment_flags & MASK_ALIGN_NATURAL)
562 #else
563 #define TARGET_ALIGN_NATURAL 0
564 #endif
565
566 #define TARGET_LONG_DOUBLE_128 (rs6000_long_double_type_size == 128)
567 #define TARGET_ALTIVEC_ABI rs6000_altivec_abi
568 #define TARGET_ALTIVEC_VRSAVE rs6000_altivec_vrsave
569
570 #define TARGET_SPE_ABI 0
571 #define TARGET_SPE 0
572 #define TARGET_E500 0
573 #define TARGET_ISEL 0
574 #define TARGET_FPRS 1
575 #define TARGET_E500_SINGLE 0
576 #define TARGET_E500_DOUBLE 0
577
578 /* Sometimes certain combinations of command options do not make sense
579    on a particular target machine.  You can define a macro
580    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
581    defined, is executed once just after all the command options have
582    been parsed.
583
584    Do not use this macro to turn on various extra optimizations for
585    `-O'.  That is what `OPTIMIZATION_OPTIONS' is for.
586
587    On the RS/6000 this is used to define the target cpu type.  */
588
589 #define OVERRIDE_OPTIONS rs6000_override_options (TARGET_CPU_DEFAULT)
590
591 /* Define this to change the optimizations performed by default.  */
592 #define OPTIMIZATION_OPTIONS(LEVEL,SIZE) optimization_options(LEVEL,SIZE)
593
594 /* Show we can debug even without a frame pointer.  */
595 #define CAN_DEBUG_WITHOUT_FP
596
597 /* Target pragma.  */
598 #define REGISTER_TARGET_PRAGMAS() do {                          \
599   c_register_pragma (0, "longcall", rs6000_pragma_longcall);    \
600 } while (0)
601
602 /* Target #defines.  */
603 #define TARGET_CPU_CPP_BUILTINS() \
604   rs6000_cpu_cpp_builtins (pfile)
605
606 /* This is used by rs6000_cpu_cpp_builtins to indicate the byte order
607    we're compiling for.  Some configurations may need to override it.  */
608 #define RS6000_CPU_CPP_ENDIAN_BUILTINS()        \
609   do                                            \
610     {                                           \
611       if (BYTES_BIG_ENDIAN)                     \
612         {                                       \
613           builtin_define ("__BIG_ENDIAN__");    \
614           builtin_define ("_BIG_ENDIAN");       \
615           builtin_assert ("machine=bigendian"); \
616         }                                       \
617       else                                      \
618         {                                       \
619           builtin_define ("__LITTLE_ENDIAN__"); \
620           builtin_define ("_LITTLE_ENDIAN");    \
621           builtin_assert ("machine=littleendian"); \
622         }                                       \
623     }                                           \
624   while (0)
625 \f
626 /* Target machine storage layout.  */
627
628 /* Define this macro if it is advisable to hold scalars in registers
629    in a wider mode than that declared by the program.  In such cases,
630    the value is constrained to be within the bounds of the declared
631    type, but kept valid in the wider mode.  The signedness of the
632    extension may differ from that of the type.  */
633
634 #define PROMOTE_MODE(MODE,UNSIGNEDP,TYPE)       \
635   if (GET_MODE_CLASS (MODE) == MODE_INT         \
636       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
637     (MODE) = TARGET_32BIT ? SImode : DImode;
638
639 /* Define this if most significant bit is lowest numbered
640    in instructions that operate on numbered bit-fields.  */
641 /* That is true on RS/6000.  */
642 #define BITS_BIG_ENDIAN 1
643
644 /* Define this if most significant byte of a word is the lowest numbered.  */
645 /* That is true on RS/6000.  */
646 #define BYTES_BIG_ENDIAN 1
647
648 /* Define this if most significant word of a multiword number is lowest
649    numbered.
650
651    For RS/6000 we can decide arbitrarily since there are no machine
652    instructions for them.  Might as well be consistent with bits and bytes.  */
653 #define WORDS_BIG_ENDIAN 1
654
655 #define MAX_BITS_PER_WORD 64
656
657 /* Width of a word, in units (bytes).  */
658 #define UNITS_PER_WORD (! TARGET_POWERPC64 ? 4 : 8)
659 #ifdef IN_LIBGCC2
660 #define MIN_UNITS_PER_WORD UNITS_PER_WORD
661 #else
662 #define MIN_UNITS_PER_WORD 4
663 #endif
664 #define UNITS_PER_FP_WORD 8
665 #define UNITS_PER_ALTIVEC_WORD 16
666 #define UNITS_PER_SPE_WORD 8
667
668 /* Type used for ptrdiff_t, as a string used in a declaration.  */
669 #define PTRDIFF_TYPE "int"
670
671 /* Type used for size_t, as a string used in a declaration.  */
672 #define SIZE_TYPE "long unsigned int"
673
674 /* Type used for wchar_t, as a string used in a declaration.  */
675 #define WCHAR_TYPE "short unsigned int"
676
677 /* Width of wchar_t in bits.  */
678 #define WCHAR_TYPE_SIZE 16
679
680 /* A C expression for the size in bits of the type `short' on the
681    target machine.  If you don't define this, the default is half a
682    word.  (If this would be less than one storage unit, it is
683    rounded up to one unit.)  */
684 #define SHORT_TYPE_SIZE 16
685
686 /* A C expression for the size in bits of the type `int' on the
687    target machine.  If you don't define this, the default is one
688    word.  */
689 #define INT_TYPE_SIZE 32
690
691 /* A C expression for the size in bits of the type `long' on the
692    target machine.  If you don't define this, the default is one
693    word.  */
694 #define LONG_TYPE_SIZE (TARGET_32BIT ? 32 : 64)
695
696 /* A C expression for the size in bits of the type `long long' on the
697    target machine.  If you don't define this, the default is two
698    words.  */
699 #define LONG_LONG_TYPE_SIZE 64
700
701 /* A C expression for the size in bits of the type `float' on the
702    target machine.  If you don't define this, the default is one
703    word.  */
704 #define FLOAT_TYPE_SIZE 32
705
706 /* A C expression for the size in bits of the type `double' on the
707    target machine.  If you don't define this, the default is two
708    words.  */
709 #define DOUBLE_TYPE_SIZE 64
710
711 /* A C expression for the size in bits of the type `long double' on
712    the target machine.  If you don't define this, the default is two
713    words.  */
714 #define LONG_DOUBLE_TYPE_SIZE rs6000_long_double_type_size
715
716 /* Define this to set long double type size to use in libgcc2.c, which can
717    not depend on target_flags.  */
718 #ifdef __LONG_DOUBLE_128__
719 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
720 #else
721 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
722 #endif
723
724 /* Work around rs6000_long_double_type_size dependency in ada/targtyps.c.  */
725 #define WIDEST_HARDWARE_FP_SIZE 64
726
727 /* Width in bits of a pointer.
728    See also the macro `Pmode' defined below.  */
729 #define POINTER_SIZE (TARGET_32BIT ? 32 : 64)
730
731 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
732 #define PARM_BOUNDARY (TARGET_32BIT ? 32 : 64)
733
734 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
735 #define STACK_BOUNDARY \
736   ((TARGET_32BIT && !TARGET_ALTIVEC && !TARGET_ALTIVEC_ABI) ? 64 : 128)
737
738 /* Allocation boundary (in *bits*) for the code of a function.  */
739 #define FUNCTION_BOUNDARY 32
740
741 /* No data type wants to be aligned rounder than this.  */
742 #define BIGGEST_ALIGNMENT 128
743
744 /* A C expression to compute the alignment for a variables in the
745    local store.  TYPE is the data type, and ALIGN is the alignment
746    that the object would ordinarily have.  */
747 #define LOCAL_ALIGNMENT(TYPE, ALIGN)                            \
748   ((TARGET_ALTIVEC && TREE_CODE (TYPE) == VECTOR_TYPE) ? 128 :  \
749     (TARGET_E500_DOUBLE && TYPE_MODE (TYPE) == DFmode) ? 64 : \
750     (TARGET_SPE && TREE_CODE (TYPE) == VECTOR_TYPE) ? 64 : ALIGN)
751
752 /* Alignment of field after `int : 0' in a structure.  */
753 #define EMPTY_FIELD_BOUNDARY 32
754
755 /* Every structure's size must be a multiple of this.  */
756 #define STRUCTURE_SIZE_BOUNDARY 8
757
758 /* Return 1 if a structure or array containing FIELD should be
759    accessed using `BLKMODE'.
760
761    For the SPE, simd types are V2SI, and gcc can be tempted to put the
762    entire thing in a DI and use subregs to access the internals.
763    store_bit_field() will force (subreg:DI (reg:V2SI x))'s to the
764    back-end.  Because a single GPR can hold a V2SI, but not a DI, the
765    best thing to do is set structs to BLKmode and avoid Severe Tire
766    Damage.
767
768    On e500 v2, DF and DI modes suffer from the same anomaly.  DF can
769    fit into 1, whereas DI still needs two.  */
770 #define MEMBER_TYPE_FORCES_BLK(FIELD, MODE) \
771   ((TARGET_SPE && TREE_CODE (TREE_TYPE (FIELD)) == VECTOR_TYPE) \
772    || (TARGET_E500_DOUBLE && (MODE) == DFmode))
773
774 /* A bit-field declared as `int' forces `int' alignment for the struct.  */
775 #define PCC_BITFIELD_TYPE_MATTERS 1
776
777 /* Make strings word-aligned so strcpy from constants will be faster.
778    Make vector constants quadword aligned.  */
779 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                           \
780   (TREE_CODE (EXP) == STRING_CST                                 \
781    && (ALIGN) < BITS_PER_WORD                                    \
782    ? BITS_PER_WORD                                               \
783    : (ALIGN))
784
785 /* Make arrays of chars word-aligned for the same reasons.
786    Align vectors to 128 bits.  Align SPE vectors and E500 v2 doubles to
787    64 bits.  */
788 #define DATA_ALIGNMENT(TYPE, ALIGN)             \
789   (TREE_CODE (TYPE) == VECTOR_TYPE ? (TARGET_SPE_ABI ? 64 : 128)        \
790    : (TARGET_E500_DOUBLE && TYPE_MODE (TYPE) == DFmode) ? 64 \
791    : TREE_CODE (TYPE) == ARRAY_TYPE             \
792    && TYPE_MODE (TREE_TYPE (TYPE)) == QImode    \
793    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
794
795 /* Nonzero if move instructions will actually fail to work
796    when given unaligned data.  */
797 #define STRICT_ALIGNMENT 0
798
799 /* Define this macro to be the value 1 if unaligned accesses have a cost
800    many times greater than aligned accesses, for example if they are
801    emulated in a trap handler.  */
802 #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN)                              \
803   (STRICT_ALIGNMENT                                                     \
804    || (((MODE) == SFmode || (MODE) == DFmode || (MODE) == TFmode        \
805         || (MODE) == DImode)                                            \
806        && (ALIGN) < 32))
807 \f
808 /* Standard register usage.  */
809
810 /* Number of actual hardware registers.
811    The hardware registers are assigned numbers for the compiler
812    from 0 to just below FIRST_PSEUDO_REGISTER.
813    All registers that the compiler knows about must be given numbers,
814    even those that are not normally considered general registers.
815
816    RS/6000 has 32 fixed-point registers, 32 floating-point registers,
817    an MQ register, a count register, a link register, and 8 condition
818    register fields, which we view here as separate registers.  AltiVec
819    adds 32 vector registers and a VRsave register.
820
821    In addition, the difference between the frame and argument pointers is
822    a function of the number of registers saved, so we need to have a
823    register for AP that will later be eliminated in favor of SP or FP.
824    This is a normal register, but it is fixed.
825
826    We also create a pseudo register for float/int conversions, that will
827    really represent the memory location used.  It is represented here as
828    a register, in order to work around problems in allocating stack storage
829    in inline functions.  */
830
831 #define FIRST_PSEUDO_REGISTER 113
832
833 /* This must be included for pre gcc 3.0 glibc compatibility.  */
834 #define PRE_GCC3_DWARF_FRAME_REGISTERS 77
835
836 /* Add 32 dwarf columns for synthetic SPE registers.  */
837 #define DWARF_FRAME_REGISTERS (FIRST_PSEUDO_REGISTER + 32)
838
839 /* The SPE has an additional 32 synthetic registers, with DWARF debug
840    info numbering for these registers starting at 1200.  While eh_frame
841    register numbering need not be the same as the debug info numbering,
842    we choose to number these regs for eh_frame at 1200 too.  This allows
843    future versions of the rs6000 backend to add hard registers and
844    continue to use the gcc hard register numbering for eh_frame.  If the
845    extra SPE registers in eh_frame were numbered starting from the
846    current value of FIRST_PSEUDO_REGISTER, then if FIRST_PSEUDO_REGISTER
847    changed we'd need to introduce a mapping in DWARF_FRAME_REGNUM to
848    avoid invalidating older SPE eh_frame info.
849
850    We must map them here to avoid huge unwinder tables mostly consisting
851    of unused space.  */
852 #define DWARF_REG_TO_UNWIND_COLUMN(r) \
853   ((r) > 1200 ? ((r) - 1200 + FIRST_PSEUDO_REGISTER) : (r))
854
855 /* Use gcc hard register numbering for eh_frame.  */
856 #define DWARF_FRAME_REGNUM(REGNO) (REGNO)
857
858 /* 1 for registers that have pervasive standard uses
859    and are not available for the register allocator.
860
861    On RS/6000, r1 is used for the stack.  On Darwin, r2 is available
862    as a local register; for all other OS's r2 is the TOC pointer.
863
864    cr5 is not supposed to be used.
865
866    On System V implementations, r13 is fixed and not available for use.  */
867
868 #define FIXED_REGISTERS  \
869   {0, 1, FIXED_R2, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, FIXED_R13, 0, 0, \
870    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
871    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
872    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
873    0, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0, 0, 1,          \
874    /* AltiVec registers.  */                       \
875    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
876    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
877    1, 1                                            \
878    , 1, 1                                          \
879 }
880
881 /* 1 for registers not available across function calls.
882    These must include the FIXED_REGISTERS and also any
883    registers that can be used without being saved.
884    The latter must include the registers where values are returned
885    and the register where structure-value addresses are passed.
886    Aside from that, you can include as many other registers as you like.  */
887
888 #define CALL_USED_REGISTERS  \
889   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
890    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
891    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
892    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
893    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
894    /* AltiVec registers.  */                       \
895    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
896    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
897    1, 1                                            \
898    , 1, 1                                          \
899 }
900
901 /* Like `CALL_USED_REGISTERS' except this macro doesn't require that
902    the entire set of `FIXED_REGISTERS' be included.
903    (`CALL_USED_REGISTERS' must be a superset of `FIXED_REGISTERS').
904    This macro is optional.  If not specified, it defaults to the value
905    of `CALL_USED_REGISTERS'.  */
906
907 #define CALL_REALLY_USED_REGISTERS  \
908   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
909    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
910    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
911    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
912    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
913    /* AltiVec registers.  */                       \
914    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
915    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
916    0, 0                                            \
917    , 0, 0                                          \
918 }
919
920 #define MQ_REGNO     64
921 #define CR0_REGNO    68
922 #define CR1_REGNO    69
923 #define CR2_REGNO    70
924 #define CR3_REGNO    71
925 #define CR4_REGNO    72
926 #define MAX_CR_REGNO 75
927 #define XER_REGNO    76
928 #define FIRST_ALTIVEC_REGNO     77
929 #define LAST_ALTIVEC_REGNO      108
930 #define TOTAL_ALTIVEC_REGS      (LAST_ALTIVEC_REGNO - FIRST_ALTIVEC_REGNO + 1)
931 #define VRSAVE_REGNO            109
932 #define VSCR_REGNO              110
933 #define SPE_ACC_REGNO           111
934 #define SPEFSCR_REGNO           112
935
936 #define FIRST_SAVED_ALTIVEC_REGNO (FIRST_ALTIVEC_REGNO+20)
937 #define FIRST_SAVED_FP_REGNO    (14+32)
938 #define FIRST_SAVED_GP_REGNO 13
939
940 /* List the order in which to allocate registers.  Each register must be
941    listed once, even those in FIXED_REGISTERS.
942
943    We allocate in the following order:
944         fp0             (not saved or used for anything)
945         fp13 - fp2      (not saved; incoming fp arg registers)
946         fp1             (not saved; return value)
947         fp31 - fp14     (saved; order given to save least number)
948         cr7, cr6        (not saved or special)
949         cr1             (not saved, but used for FP operations)
950         cr0             (not saved, but used for arithmetic operations)
951         cr4, cr3, cr2   (saved)
952         r0              (not saved; cannot be base reg)
953         r9              (not saved; best for TImode)
954         r11, r10, r8-r4 (not saved; highest used first to make less conflict)
955         r3              (not saved; return value register)
956         r31 - r13       (saved; order given to save least number)
957         r12             (not saved; if used for DImode or DFmode would use r13)
958         mq              (not saved; best to use it if we can)
959         ctr             (not saved; when we have the choice ctr is better)
960         lr              (saved)
961         cr5, r1, r2, ap, xer (fixed)
962         v0 - v1         (not saved or used for anything)
963         v13 - v3        (not saved; incoming vector arg registers)
964         v2              (not saved; incoming vector arg reg; return value)
965         v19 - v14       (not saved or used for anything)
966         v31 - v20       (saved; order given to save least number)
967         vrsave, vscr    (fixed)
968         spe_acc, spefscr (fixed)
969 */
970
971 #if FIXED_R2 == 1
972 #define MAYBE_R2_AVAILABLE
973 #define MAYBE_R2_FIXED 2,
974 #else
975 #define MAYBE_R2_AVAILABLE 2,
976 #define MAYBE_R2_FIXED
977 #endif
978
979 #define REG_ALLOC_ORDER                                         \
980   {32,                                                          \
981    45, 44, 43, 42, 41, 40, 39, 38, 37, 36, 35, 34,              \
982    33,                                                          \
983    63, 62, 61, 60, 59, 58, 57, 56, 55, 54, 53, 52, 51,          \
984    50, 49, 48, 47, 46,                                          \
985    75, 74, 69, 68, 72, 71, 70,                                  \
986    0, MAYBE_R2_AVAILABLE                                        \
987    9, 11, 10, 8, 7, 6, 5, 4,                                    \
988    3,                                                           \
989    31, 30, 29, 28, 27, 26, 25, 24, 23, 22, 21, 20, 19,          \
990    18, 17, 16, 15, 14, 13, 12,                                  \
991    64, 66, 65,                                                  \
992    73, 1, MAYBE_R2_FIXED 67, 76,                                \
993    /* AltiVec registers.  */                                    \
994    77, 78,                                                      \
995    90, 89, 88, 87, 86, 85, 84, 83, 82, 81, 80,                  \
996    79,                                                          \
997    96, 95, 94, 93, 92, 91,                                      \
998    108, 107, 106, 105, 104, 103, 102, 101, 100, 99, 98, 97,     \
999    109, 110,                                                    \
1000    111, 112                                                     \
1001 }
1002
1003 /* True if register is floating-point.  */
1004 #define FP_REGNO_P(N) ((N) >= 32 && (N) <= 63)
1005
1006 /* True if register is a condition register.  */
1007 #define CR_REGNO_P(N) ((N) >= 68 && (N) <= 75)
1008
1009 /* True if register is a condition register, but not cr0.  */
1010 #define CR_REGNO_NOT_CR0_P(N) ((N) >= 69 && (N) <= 75)
1011
1012 /* True if register is an integer register.  */
1013 #define INT_REGNO_P(N) ((N) <= 31 || (N) == ARG_POINTER_REGNUM)
1014
1015 /* SPE SIMD registers are just the GPRs.  */
1016 #define SPE_SIMD_REGNO_P(N) ((N) <= 31)
1017
1018 /* True if register is the XER register.  */
1019 #define XER_REGNO_P(N) ((N) == XER_REGNO)
1020
1021 /* True if register is an AltiVec register.  */
1022 #define ALTIVEC_REGNO_P(N) ((N) >= FIRST_ALTIVEC_REGNO && (N) <= LAST_ALTIVEC_REGNO)
1023
1024 /* Return number of consecutive hard regs needed starting at reg REGNO
1025    to hold something of mode MODE.  */
1026
1027 #define HARD_REGNO_NREGS(REGNO, MODE) rs6000_hard_regno_nregs ((REGNO), (MODE))
1028
1029 #define HARD_REGNO_CALL_PART_CLOBBERED(REGNO, MODE)     \
1030   ((TARGET_32BIT && TARGET_POWERPC64                    \
1031     && (GET_MODE_SIZE (MODE) > 4)  \
1032     && INT_REGNO_P (REGNO)) ? 1 : 0)
1033
1034 #define ALTIVEC_VECTOR_MODE(MODE)       \
1035          ((MODE) == V16QImode           \
1036           || (MODE) == V8HImode         \
1037           || (MODE) == V4SFmode         \
1038           || (MODE) == V4SImode)
1039
1040 #define SPE_VECTOR_MODE(MODE)           \
1041         ((MODE) == V4HImode             \
1042          || (MODE) == V2SFmode          \
1043          || (MODE) == V1DImode          \
1044          || (MODE) == V2SImode)
1045
1046 #define UNITS_PER_SIMD_WORD     \
1047         (TARGET_ALTIVEC ? 16 : (TARGET_SPE ? 8 : 0) )
1048
1049 /* Value is TRUE if hard register REGNO can hold a value of
1050    machine-mode MODE.  */
1051 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
1052   rs6000_hard_regno_mode_ok_p[(int)(MODE)][REGNO]
1053
1054 /* Value is 1 if it is a good idea to tie two pseudo registers
1055    when one has mode MODE1 and one has mode MODE2.
1056    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1057    for any hard reg, then this must be 0 for correct output.  */
1058 #define MODES_TIEABLE_P(MODE1, MODE2) \
1059   (GET_MODE_CLASS (MODE1) == MODE_FLOAT         \
1060    ? GET_MODE_CLASS (MODE2) == MODE_FLOAT       \
1061    : GET_MODE_CLASS (MODE2) == MODE_FLOAT       \
1062    ? GET_MODE_CLASS (MODE1) == MODE_FLOAT       \
1063    : GET_MODE_CLASS (MODE1) == MODE_CC          \
1064    ? GET_MODE_CLASS (MODE2) == MODE_CC          \
1065    : GET_MODE_CLASS (MODE2) == MODE_CC          \
1066    ? GET_MODE_CLASS (MODE1) == MODE_CC          \
1067    : SPE_VECTOR_MODE (MODE1)                    \
1068    ? SPE_VECTOR_MODE (MODE2)                    \
1069    : SPE_VECTOR_MODE (MODE2)                    \
1070    ? SPE_VECTOR_MODE (MODE1)                    \
1071    : ALTIVEC_VECTOR_MODE (MODE1)                \
1072    ? ALTIVEC_VECTOR_MODE (MODE2)                \
1073    : ALTIVEC_VECTOR_MODE (MODE2)                \
1074    ? ALTIVEC_VECTOR_MODE (MODE1)                \
1075    : 1)
1076
1077 /* Post-reload, we can't use any new AltiVec registers, as we already
1078    emitted the vrsave mask.  */
1079
1080 #define HARD_REGNO_RENAME_OK(SRC, DST) \
1081   (! ALTIVEC_REGNO_P (DST) || regs_ever_live[DST])
1082
1083 /* A C expression returning the cost of moving data from a register of class
1084    CLASS1 to one of CLASS2.  */
1085
1086 #define REGISTER_MOVE_COST rs6000_register_move_cost
1087
1088 /* A C expressions returning the cost of moving data of MODE from a register to
1089    or from memory.  */
1090
1091 #define MEMORY_MOVE_COST rs6000_memory_move_cost
1092
1093 /* Specify the cost of a branch insn; roughly the number of extra insns that
1094    should be added to avoid a branch.
1095
1096    Set this to 3 on the RS/6000 since that is roughly the average cost of an
1097    unscheduled conditional branch.  */
1098
1099 #define BRANCH_COST 3
1100
1101 /* Override BRANCH_COST heuristic which empirically produces worse
1102    performance for removing short circuiting from the logical ops.  */
1103
1104 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
1105
1106 /* A fixed register used at prologue and epilogue generation to fix
1107    addressing modes.  The SPE needs heavy addressing fixes at the last
1108    minute, and it's best to save a register for it.
1109
1110    AltiVec also needs fixes, but we've gotten around using r11, which
1111    is actually wrong because when use_backchain_to_restore_sp is true,
1112    we end up clobbering r11.
1113
1114    The AltiVec case needs to be fixed.  Dunno if we should break ABI
1115    compatibility and reserve a register for it as well..  */
1116
1117 #define FIXED_SCRATCH (TARGET_SPE ? 14 : 11)
1118
1119 /* Define this macro to change register usage conditional on target
1120    flags.  */
1121
1122 #define CONDITIONAL_REGISTER_USAGE rs6000_conditional_register_usage ()
1123
1124 /* Specify the registers used for certain standard purposes.
1125    The values of these macros are register numbers.  */
1126
1127 /* RS/6000 pc isn't overloaded on a register that the compiler knows about.  */
1128 /* #define PC_REGNUM  */
1129
1130 /* Register to use for pushing function arguments.  */
1131 #define STACK_POINTER_REGNUM 1
1132
1133 /* Base register for access to local variables of the function.  */
1134 #define FRAME_POINTER_REGNUM 31
1135
1136 /* Value should be nonzero if functions must have frame pointers.
1137    Zero means the frame pointer need not be set up (and parms
1138    may be accessed via the stack pointer) in functions that seem suitable.
1139    This is computed in `reload', in reload1.c.  */
1140 #define FRAME_POINTER_REQUIRED 0
1141
1142 /* Base register for access to arguments of the function.  */
1143 #define ARG_POINTER_REGNUM 67
1144
1145 /* Place to put static chain when calling a function that requires it.  */
1146 #define STATIC_CHAIN_REGNUM 11
1147
1148 /* Link register number.  */
1149 #define LINK_REGISTER_REGNUM 65
1150
1151 /* Count register number.  */
1152 #define COUNT_REGISTER_REGNUM 66
1153 \f
1154 /* Define the classes of registers for register constraints in the
1155    machine description.  Also define ranges of constants.
1156
1157    One of the classes must always be named ALL_REGS and include all hard regs.
1158    If there is more than one class, another class must be named NO_REGS
1159    and contain no registers.
1160
1161    The name GENERAL_REGS must be the name of a class (or an alias for
1162    another name such as ALL_REGS).  This is the class of registers
1163    that is allowed by "g" or "r" in a register constraint.
1164    Also, registers outside this class are allocated only when
1165    instructions express preferences for them.
1166
1167    The classes must be numbered in nondecreasing order; that is,
1168    a larger-numbered class must never be contained completely
1169    in a smaller-numbered class.
1170
1171    For any two classes, it is very desirable that there be another
1172    class that represents their union.  */
1173
1174 /* The RS/6000 has three types of registers, fixed-point, floating-point,
1175    and condition registers, plus three special registers, MQ, CTR, and the
1176    link register.  AltiVec adds a vector register class.
1177
1178    However, r0 is special in that it cannot be used as a base register.
1179    So make a class for registers valid as base registers.
1180
1181    Also, cr0 is the only condition code register that can be used in
1182    arithmetic insns, so make a separate class for it.  */
1183
1184 enum reg_class
1185 {
1186   NO_REGS,
1187   BASE_REGS,
1188   GENERAL_REGS,
1189   FLOAT_REGS,
1190   ALTIVEC_REGS,
1191   VRSAVE_REGS,
1192   VSCR_REGS,
1193   SPE_ACC_REGS,
1194   SPEFSCR_REGS,
1195   NON_SPECIAL_REGS,
1196   MQ_REGS,
1197   LINK_REGS,
1198   CTR_REGS,
1199   LINK_OR_CTR_REGS,
1200   SPECIAL_REGS,
1201   SPEC_OR_GEN_REGS,
1202   CR0_REGS,
1203   CR_REGS,
1204   NON_FLOAT_REGS,
1205   XER_REGS,
1206   ALL_REGS,
1207   LIM_REG_CLASSES
1208 };
1209
1210 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1211
1212 /* Give names of register classes as strings for dump file.  */
1213
1214 #define REG_CLASS_NAMES                                                 \
1215 {                                                                       \
1216   "NO_REGS",                                                            \
1217   "BASE_REGS",                                                          \
1218   "GENERAL_REGS",                                                       \
1219   "FLOAT_REGS",                                                         \
1220   "ALTIVEC_REGS",                                                       \
1221   "VRSAVE_REGS",                                                        \
1222   "VSCR_REGS",                                                          \
1223   "SPE_ACC_REGS",                                                       \
1224   "SPEFSCR_REGS",                                                       \
1225   "NON_SPECIAL_REGS",                                                   \
1226   "MQ_REGS",                                                            \
1227   "LINK_REGS",                                                          \
1228   "CTR_REGS",                                                           \
1229   "LINK_OR_CTR_REGS",                                                   \
1230   "SPECIAL_REGS",                                                       \
1231   "SPEC_OR_GEN_REGS",                                                   \
1232   "CR0_REGS",                                                           \
1233   "CR_REGS",                                                            \
1234   "NON_FLOAT_REGS",                                                     \
1235   "XER_REGS",                                                           \
1236   "ALL_REGS"                                                            \
1237 }
1238
1239 /* Define which registers fit in which classes.
1240    This is an initializer for a vector of HARD_REG_SET
1241    of length N_REG_CLASSES.  */
1242
1243 #define REG_CLASS_CONTENTS                                                   \
1244 {                                                                            \
1245   { 0x00000000, 0x00000000, 0x00000000, 0x00000000 }, /* NO_REGS */          \
1246   { 0xfffffffe, 0x00000000, 0x00000008, 0x00000000 }, /* BASE_REGS */        \
1247   { 0xffffffff, 0x00000000, 0x00000008, 0x00000000 }, /* GENERAL_REGS */     \
1248   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000 }, /* FLOAT_REGS */       \
1249   { 0x00000000, 0x00000000, 0xffffe000, 0x00001fff }, /* ALTIVEC_REGS */     \
1250   { 0x00000000, 0x00000000, 0x00000000, 0x00002000 }, /* VRSAVE_REGS */      \
1251   { 0x00000000, 0x00000000, 0x00000000, 0x00004000 }, /* VSCR_REGS */        \
1252   { 0x00000000, 0x00000000, 0x00000000, 0x00008000 }, /* SPE_ACC_REGS */     \
1253   { 0x00000000, 0x00000000, 0x00000000, 0x00010000 }, /* SPEFSCR_REGS */     \
1254   { 0xffffffff, 0xffffffff, 0x00000008, 0x00000000 }, /* NON_SPECIAL_REGS */ \
1255   { 0x00000000, 0x00000000, 0x00000001, 0x00000000 }, /* MQ_REGS */          \
1256   { 0x00000000, 0x00000000, 0x00000002, 0x00000000 }, /* LINK_REGS */        \
1257   { 0x00000000, 0x00000000, 0x00000004, 0x00000000 }, /* CTR_REGS */         \
1258   { 0x00000000, 0x00000000, 0x00000006, 0x00000000 }, /* LINK_OR_CTR_REGS */ \
1259   { 0x00000000, 0x00000000, 0x00000007, 0x00002000 }, /* SPECIAL_REGS */     \
1260   { 0xffffffff, 0x00000000, 0x0000000f, 0x00000000 }, /* SPEC_OR_GEN_REGS */ \
1261   { 0x00000000, 0x00000000, 0x00000010, 0x00000000 }, /* CR0_REGS */         \
1262   { 0x00000000, 0x00000000, 0x00000ff0, 0x00000000 }, /* CR_REGS */          \
1263   { 0xffffffff, 0x00000000, 0x0000efff, 0x00000000 }, /* NON_FLOAT_REGS */   \
1264   { 0x00000000, 0x00000000, 0x00001000, 0x00000000 }, /* XER_REGS */         \
1265   { 0xffffffff, 0xffffffff, 0xffffffff, 0x00003fff }  /* ALL_REGS */         \
1266 }
1267
1268 /* The same information, inverted:
1269    Return the class number of the smallest class containing
1270    reg number REGNO.  This could be a conditional expression
1271    or could index an array.  */
1272
1273 #define REGNO_REG_CLASS(REGNO)                  \
1274  ((REGNO) == 0 ? GENERAL_REGS                   \
1275   : (REGNO) < 32 ? BASE_REGS                    \
1276   : FP_REGNO_P (REGNO) ? FLOAT_REGS             \
1277   : ALTIVEC_REGNO_P (REGNO) ? ALTIVEC_REGS      \
1278   : (REGNO) == CR0_REGNO ? CR0_REGS             \
1279   : CR_REGNO_P (REGNO) ? CR_REGS                \
1280   : (REGNO) == MQ_REGNO ? MQ_REGS               \
1281   : (REGNO) == LINK_REGISTER_REGNUM ? LINK_REGS \
1282   : (REGNO) == COUNT_REGISTER_REGNUM ? CTR_REGS \
1283   : (REGNO) == ARG_POINTER_REGNUM ? BASE_REGS   \
1284   : (REGNO) == XER_REGNO ? XER_REGS             \
1285   : (REGNO) == VRSAVE_REGNO ? VRSAVE_REGS       \
1286   : (REGNO) == VSCR_REGNO ? VRSAVE_REGS \
1287   : (REGNO) == SPE_ACC_REGNO ? SPE_ACC_REGS     \
1288   : (REGNO) == SPEFSCR_REGNO ? SPEFSCR_REGS     \
1289   : NO_REGS)
1290
1291 /* The class value for index registers, and the one for base regs.  */
1292 #define INDEX_REG_CLASS GENERAL_REGS
1293 #define BASE_REG_CLASS BASE_REGS
1294
1295 /* Get reg_class from a letter such as appears in the machine description.  */
1296
1297 #define REG_CLASS_FROM_LETTER(C) \
1298   ((C) == 'f' ? ((TARGET_HARD_FLOAT && TARGET_FPRS) ? FLOAT_REGS : NO_REGS) \
1299    : (C) == 'b' ? BASE_REGS     \
1300    : (C) == 'h' ? SPECIAL_REGS  \
1301    : (C) == 'q' ? MQ_REGS       \
1302    : (C) == 'c' ? CTR_REGS      \
1303    : (C) == 'l' ? LINK_REGS     \
1304    : (C) == 'v' ? ALTIVEC_REGS  \
1305    : (C) == 'x' ? CR0_REGS      \
1306    : (C) == 'y' ? CR_REGS       \
1307    : (C) == 'z' ? XER_REGS      \
1308    : NO_REGS)
1309
1310 /* The letters I, J, K, L, M, N, and P in a register constraint string
1311    can be used to stand for particular ranges of immediate operands.
1312    This macro defines what the ranges are.
1313    C is the letter, and VALUE is a constant value.
1314    Return 1 if VALUE is in the range specified by C.
1315
1316    `I' is a signed 16-bit constant
1317    `J' is a constant with only the high-order 16 bits nonzero
1318    `K' is a constant with only the low-order 16 bits nonzero
1319    `L' is a signed 16-bit constant shifted left 16 bits
1320    `M' is a constant that is greater than 31
1321    `N' is a positive constant that is an exact power of two
1322    `O' is the constant zero
1323    `P' is a constant whose negation is a signed 16-bit constant */
1324
1325 #define CONST_OK_FOR_LETTER_P(VALUE, C)                                 \
1326    ( (C) == 'I' ? (unsigned HOST_WIDE_INT) ((VALUE) + 0x8000) < 0x10000 \
1327    : (C) == 'J' ? ((VALUE) & (~ (unsigned HOST_WIDE_INT) 0xffff0000)) == 0 \
1328    : (C) == 'K' ? ((VALUE) & (~ (HOST_WIDE_INT) 0xffff)) == 0           \
1329    : (C) == 'L' ? (((VALUE) & 0xffff) == 0                              \
1330                    && ((VALUE) >> 31 == -1 || (VALUE) >> 31 == 0))      \
1331    : (C) == 'M' ? (VALUE) > 31                                          \
1332    : (C) == 'N' ? (VALUE) > 0 && exact_log2 (VALUE) >= 0                \
1333    : (C) == 'O' ? (VALUE) == 0                                          \
1334    : (C) == 'P' ? (unsigned HOST_WIDE_INT) ((- (VALUE)) + 0x8000) < 0x10000 \
1335    : 0)
1336
1337 /* Similar, but for floating constants, and defining letters G and H.
1338    Here VALUE is the CONST_DOUBLE rtx itself.
1339
1340    We flag for special constants when we can copy the constant into
1341    a general register in two insns for DF/DI and one insn for SF.
1342
1343    'H' is used for DI/DF constants that take 3 insns.  */
1344
1345 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)                          \
1346   (  (C) == 'G' ? (num_insns_constant (VALUE, GET_MODE (VALUE))         \
1347                    == ((GET_MODE (VALUE) == SFmode) ? 1 : 2))           \
1348    : (C) == 'H' ? (num_insns_constant (VALUE, GET_MODE (VALUE)) == 3)   \
1349    : 0)
1350
1351 /* Optional extra constraints for this machine.
1352
1353    'Q' means that is a memory operand that is just an offset from a reg.
1354    'R' is for AIX TOC entries.
1355    'S' is a constant that can be placed into a 64-bit mask operand
1356    'T' is a constant that can be placed into a 32-bit mask operand
1357    'U' is for V.4 small data references.
1358    'W' is a vector constant that can be easily generated (no mem refs).
1359    'Y' is a indexed or word-aligned displacement memory operand.
1360    'Z' is an indexed or indirect memory operand.
1361    't' is for AND masks that can be performed by two rldic{l,r} insns.  */
1362
1363 #define EXTRA_CONSTRAINT(OP, C)                                         \
1364   ((C) == 'Q' ? GET_CODE (OP) == MEM && GET_CODE (XEXP (OP, 0)) == REG  \
1365    : (C) == 'R' ? legitimate_constant_pool_address_p (OP)               \
1366    : (C) == 'S' ? mask64_operand (OP, DImode)                           \
1367    : (C) == 'T' ? mask_operand (OP, SImode)                             \
1368    : (C) == 'U' ? (DEFAULT_ABI == ABI_V4                                \
1369                    && small_data_operand (OP, GET_MODE (OP)))           \
1370    : (C) == 't' ? (mask64_2_operand (OP, DImode)                        \
1371                    && (fixed_regs[CR0_REGNO]                            \
1372                        || !logical_operand (OP, DImode))                \
1373                    && !mask64_operand (OP, DImode))                     \
1374    : (C) == 'W' ? (easy_vector_constant (OP, GET_MODE (OP)))            \
1375    : (C) == 'Y' ? (word_offset_memref_operand (OP, GET_MODE (OP)))      \
1376    : (C) == 'Z' ? (indexed_or_indirect_operand (OP, GET_MODE (OP)))     \
1377    : 0)
1378
1379 /* Define which constraints are memory constraints.  Tell reload
1380    that any memory address can be reloaded by copying the
1381    memory address into a base register if required.  */
1382
1383 #define EXTRA_MEMORY_CONSTRAINT(C, STR)                         \
1384   ((C) == 'Q' || (C) == 'Y' || (C) == 'Z')
1385
1386 /* Given an rtx X being reloaded into a reg required to be
1387    in class CLASS, return the class of reg to actually use.
1388    In general this is just CLASS; but on some machines
1389    in some cases it is preferable to use a more restrictive class.
1390
1391    On the RS/6000, we have to return NO_REGS when we want to reload a
1392    floating-point CONST_DOUBLE to force it to be copied to memory.
1393
1394    We also don't want to reload integer values into floating-point
1395    registers if we can at all help it.  In fact, this can
1396    cause reload to abort, if it tries to generate a reload of CTR
1397    into a FP register and discovers it doesn't have the memory location
1398    required.
1399
1400    ??? Would it be a good idea to have reload do the converse, that is
1401    try to reload floating modes into FP registers if possible?
1402  */
1403
1404 #define PREFERRED_RELOAD_CLASS(X,CLASS)                 \
1405   ((CONSTANT_P (X)                                      \
1406     && reg_classes_intersect_p ((CLASS), FLOAT_REGS))   \
1407    ? NO_REGS                                            \
1408    : (GET_MODE_CLASS (GET_MODE (X)) == MODE_INT         \
1409       && (CLASS) == NON_SPECIAL_REGS)                   \
1410    ? GENERAL_REGS                                       \
1411    : (CLASS))
1412
1413 /* Return the register class of a scratch register needed to copy IN into
1414    or out of a register in CLASS in MODE.  If it can be done directly,
1415    NO_REGS is returned.  */
1416
1417 #define SECONDARY_RELOAD_CLASS(CLASS,MODE,IN) \
1418   secondary_reload_class (CLASS, MODE, IN)
1419
1420 /* If we are copying between FP or AltiVec registers and anything
1421    else, we need a memory location.  */
1422
1423 #define SECONDARY_MEMORY_NEEDED(CLASS1,CLASS2,MODE)             \
1424  ((CLASS1) != (CLASS2) && ((CLASS1) == FLOAT_REGS               \
1425                            || (CLASS2) == FLOAT_REGS            \
1426                            || (CLASS1) == ALTIVEC_REGS          \
1427                            || (CLASS2) == ALTIVEC_REGS))
1428
1429 /* Return the maximum number of consecutive registers
1430    needed to represent mode MODE in a register of class CLASS.
1431
1432    On RS/6000, this is the size of MODE in words,
1433    except in the FP regs, where a single reg is enough for two words.  */
1434 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
1435  (((CLASS) == FLOAT_REGS)                                               \
1436   ? ((GET_MODE_SIZE (MODE) + UNITS_PER_FP_WORD - 1) / UNITS_PER_FP_WORD) \
1437   : (TARGET_E500_DOUBLE && (CLASS) == GENERAL_REGS && (MODE) == DFmode) \
1438   ? 1                                                                   \
1439   : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
1440
1441
1442 /* Return a class of registers that cannot change FROM mode to TO mode.  */
1443
1444 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)                         \
1445   (((DEFAULT_ABI == ABI_AIX || DEFAULT_ABI == ABI_DARWIN)                 \
1446     && GET_MODE_SIZE (FROM) >= 8 && GET_MODE_SIZE (TO) >= 8)              \
1447    ? 0                                                                    \
1448    : GET_MODE_SIZE (FROM) != GET_MODE_SIZE (TO)                           \
1449    ? reg_classes_intersect_p (FLOAT_REGS, CLASS)                          \
1450    : (TARGET_E500_DOUBLE && (((TO) == DFmode) + ((FROM) == DFmode)) == 1) \
1451    ? reg_classes_intersect_p (GENERAL_REGS, CLASS)                        \
1452    : (TARGET_E500_DOUBLE && (((TO) == DImode) + ((FROM) == DImode)) == 1) \
1453    ? reg_classes_intersect_p (GENERAL_REGS, CLASS)                        \
1454    : (TARGET_SPE && (SPE_VECTOR_MODE (FROM) + SPE_VECTOR_MODE (TO)) == 1) \
1455    ? reg_classes_intersect_p (GENERAL_REGS, CLASS)                        \
1456    : 0)
1457
1458 /* Stack layout; function entry, exit and calling.  */
1459
1460 /* Enumeration to give which calling sequence to use.  */
1461 enum rs6000_abi {
1462   ABI_NONE,
1463   ABI_AIX,                      /* IBM's AIX */
1464   ABI_V4,                       /* System V.4/eabi */
1465   ABI_DARWIN                    /* Apple's Darwin (OS X kernel) */
1466 };
1467
1468 extern enum rs6000_abi rs6000_current_abi;      /* available for use by subtarget */
1469
1470 /* Define this if pushing a word on the stack
1471    makes the stack pointer a smaller address.  */
1472 #define STACK_GROWS_DOWNWARD
1473
1474 /* Offsets recorded in opcodes are a multiple of this alignment factor.  */
1475 #define DWARF_CIE_DATA_ALIGNMENT (-((int) (TARGET_32BIT ? 4 : 8)))
1476
1477 /* Define this if the nominal address of the stack frame
1478    is at the high-address end of the local variables;
1479    that is, each additional local variable allocated
1480    goes at a more negative offset in the frame.
1481
1482    On the RS/6000, we grow upwards, from the area after the outgoing
1483    arguments.  */
1484 /* #define FRAME_GROWS_DOWNWARD */
1485
1486 /* Size of the outgoing register save area */
1487 #define RS6000_REG_SAVE ((DEFAULT_ABI == ABI_AIX                        \
1488                           || DEFAULT_ABI == ABI_DARWIN)                 \
1489                          ? (TARGET_64BIT ? 64 : 32)                     \
1490                          : 0)
1491
1492 /* Size of the fixed area on the stack */
1493 #define RS6000_SAVE_AREA \
1494   (((DEFAULT_ABI == ABI_AIX || DEFAULT_ABI == ABI_DARWIN) ? 24 : 8)     \
1495    << (TARGET_64BIT ? 1 : 0))
1496
1497 /* MEM representing address to save the TOC register */
1498 #define RS6000_SAVE_TOC gen_rtx_MEM (Pmode, \
1499                                      plus_constant (stack_pointer_rtx, \
1500                                                     (TARGET_32BIT ? 20 : 40)))
1501
1502 /* Size of the V.4 varargs area if needed */
1503 #define RS6000_VARARGS_AREA 0
1504
1505 /* Align an address */
1506 #define RS6000_ALIGN(n,a) (((n) + (a) - 1) & ~((a) - 1))
1507
1508 /* Size of V.4 varargs area in bytes */
1509 #define RS6000_VARARGS_SIZE \
1510   ((GP_ARG_NUM_REG * (TARGET_32BIT ? 4 : 8)) + (FP_ARG_NUM_REG * 8) + 8)
1511
1512 /* Offset within stack frame to start allocating local variables at.
1513    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1514    first local allocated.  Otherwise, it is the offset to the BEGINNING
1515    of the first local allocated.
1516
1517    On the RS/6000, the frame pointer is the same as the stack pointer,
1518    except for dynamic allocations.  So we start after the fixed area and
1519    outgoing parameter area.  */
1520
1521 #define STARTING_FRAME_OFFSET                                           \
1522   (RS6000_ALIGN (current_function_outgoing_args_size,                   \
1523                  TARGET_ALTIVEC ? 16 : 8)                               \
1524    + RS6000_VARARGS_AREA                                                \
1525    + RS6000_SAVE_AREA)
1526
1527 /* Offset from the stack pointer register to an item dynamically
1528    allocated on the stack, e.g., by `alloca'.
1529
1530    The default value for this macro is `STACK_POINTER_OFFSET' plus the
1531    length of the outgoing arguments.  The default is correct for most
1532    machines.  See `function.c' for details.  */
1533 #define STACK_DYNAMIC_OFFSET(FUNDECL)                                   \
1534   (RS6000_ALIGN (current_function_outgoing_args_size,                   \
1535                  TARGET_ALTIVEC ? 16 : 8)                               \
1536    + (STACK_POINTER_OFFSET))
1537
1538 /* If we generate an insn to push BYTES bytes,
1539    this says how many the stack pointer really advances by.
1540    On RS/6000, don't define this because there are no push insns.  */
1541 /*  #define PUSH_ROUNDING(BYTES) */
1542
1543 /* Offset of first parameter from the argument pointer register value.
1544    On the RS/6000, we define the argument pointer to the start of the fixed
1545    area.  */
1546 #define FIRST_PARM_OFFSET(FNDECL) RS6000_SAVE_AREA
1547
1548 /* Offset from the argument pointer register value to the top of
1549    stack.  This is different from FIRST_PARM_OFFSET because of the
1550    register save area.  */
1551 #define ARG_POINTER_CFA_OFFSET(FNDECL) 0
1552
1553 /* Define this if stack space is still allocated for a parameter passed
1554    in a register.  The value is the number of bytes allocated to this
1555    area.  */
1556 #define REG_PARM_STACK_SPACE(FNDECL)    RS6000_REG_SAVE
1557
1558 /* Define this if the above stack space is to be considered part of the
1559    space allocated by the caller.  */
1560 #define OUTGOING_REG_PARM_STACK_SPACE
1561
1562 /* This is the difference between the logical top of stack and the actual sp.
1563
1564    For the RS/6000, sp points past the fixed area.  */
1565 #define STACK_POINTER_OFFSET RS6000_SAVE_AREA
1566
1567 /* Define this if the maximum size of all the outgoing args is to be
1568    accumulated and pushed during the prologue.  The amount can be
1569    found in the variable current_function_outgoing_args_size.  */
1570 #define ACCUMULATE_OUTGOING_ARGS 1
1571
1572 /* Value is the number of bytes of arguments automatically
1573    popped when returning from a subroutine call.
1574    FUNDECL is the declaration node of the function (as a tree),
1575    FUNTYPE is the data type of the function (as a tree),
1576    or for a library call it is an identifier node for the subroutine name.
1577    SIZE is the number of bytes of arguments passed on the stack.  */
1578
1579 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1580
1581 /* Define how to find the value returned by a function.
1582    VALTYPE is the data type of the value (as a tree).
1583    If the precise function being called is known, FUNC is its FUNCTION_DECL;
1584    otherwise, FUNC is 0.  */
1585
1586 #define FUNCTION_VALUE(VALTYPE, FUNC) rs6000_function_value ((VALTYPE), (FUNC))
1587
1588 /* Define how to find the value returned by a library function
1589    assuming the value has mode MODE.  */
1590
1591 #define LIBCALL_VALUE(MODE) rs6000_libcall_value ((MODE))
1592
1593 /* DRAFT_V4_STRUCT_RET defaults off.  */
1594 #define DRAFT_V4_STRUCT_RET 0
1595
1596 /* Let TARGET_RETURN_IN_MEMORY control what happens.  */
1597 #define DEFAULT_PCC_STRUCT_RETURN 0
1598
1599 /* Mode of stack savearea.
1600    FUNCTION is VOIDmode because calling convention maintains SP.
1601    BLOCK needs Pmode for SP.
1602    NONLOCAL needs twice Pmode to maintain both backchain and SP.  */
1603 #define STACK_SAVEAREA_MODE(LEVEL)      \
1604   (LEVEL == SAVE_FUNCTION ? VOIDmode    \
1605   : LEVEL == SAVE_NONLOCAL ? (TARGET_32BIT ? DImode : TImode) : Pmode)
1606
1607 /* Minimum and maximum general purpose registers used to hold arguments.  */
1608 #define GP_ARG_MIN_REG 3
1609 #define GP_ARG_MAX_REG 10
1610 #define GP_ARG_NUM_REG (GP_ARG_MAX_REG - GP_ARG_MIN_REG + 1)
1611
1612 /* Minimum and maximum floating point registers used to hold arguments.  */
1613 #define FP_ARG_MIN_REG 33
1614 #define FP_ARG_AIX_MAX_REG 45
1615 #define FP_ARG_V4_MAX_REG  40
1616 #define FP_ARG_MAX_REG ((DEFAULT_ABI == ABI_AIX                         \
1617                          || DEFAULT_ABI == ABI_DARWIN)                  \
1618                         ? FP_ARG_AIX_MAX_REG : FP_ARG_V4_MAX_REG)
1619 #define FP_ARG_NUM_REG (FP_ARG_MAX_REG - FP_ARG_MIN_REG + 1)
1620
1621 /* Minimum and maximum AltiVec registers used to hold arguments.  */
1622 #define ALTIVEC_ARG_MIN_REG (FIRST_ALTIVEC_REGNO + 2)
1623 #define ALTIVEC_ARG_MAX_REG (ALTIVEC_ARG_MIN_REG + 11)
1624 #define ALTIVEC_ARG_NUM_REG (ALTIVEC_ARG_MAX_REG - ALTIVEC_ARG_MIN_REG + 1)
1625
1626 /* Return registers */
1627 #define GP_ARG_RETURN GP_ARG_MIN_REG
1628 #define FP_ARG_RETURN FP_ARG_MIN_REG
1629 #define ALTIVEC_ARG_RETURN (FIRST_ALTIVEC_REGNO + 2)
1630
1631 /* Flags for the call/call_value rtl operations set up by function_arg */
1632 #define CALL_NORMAL             0x00000000      /* no special processing */
1633 /* Bits in 0x00000001 are unused.  */
1634 #define CALL_V4_CLEAR_FP_ARGS   0x00000002      /* V.4, no FP args passed */
1635 #define CALL_V4_SET_FP_ARGS     0x00000004      /* V.4, FP args were passed */
1636 #define CALL_LONG               0x00000008      /* always call indirect */
1637 #define CALL_LIBCALL            0x00000010      /* libcall */
1638
1639 /* We don't have prologue and epilogue functions to save/restore
1640    everything for most ABIs.  */
1641 #define WORLD_SAVE_P(INFO) 0
1642
1643 /* 1 if N is a possible register number for a function value
1644    as seen by the caller.
1645
1646    On RS/6000, this is r3, fp1, and v2 (for AltiVec).  */
1647 #define FUNCTION_VALUE_REGNO_P(N)                                       \
1648   ((N) == GP_ARG_RETURN                                                 \
1649    || ((N) == FP_ARG_RETURN && TARGET_HARD_FLOAT && TARGET_FPRS)        \
1650    || ((N) == ALTIVEC_ARG_RETURN && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI))
1651
1652 /* 1 if N is a possible register number for function argument passing.
1653    On RS/6000, these are r3-r10 and fp1-fp13.
1654    On AltiVec, v2 - v13 are used for passing vectors.  */
1655 #define FUNCTION_ARG_REGNO_P(N)                                         \
1656   ((unsigned) (N) - GP_ARG_MIN_REG < GP_ARG_NUM_REG                     \
1657    || ((unsigned) (N) - ALTIVEC_ARG_MIN_REG < ALTIVEC_ARG_NUM_REG       \
1658        && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI)                         \
1659    || ((unsigned) (N) - FP_ARG_MIN_REG < FP_ARG_NUM_REG                 \
1660        && TARGET_HARD_FLOAT && TARGET_FPRS))
1661 \f
1662 /* A C structure for machine-specific, per-function data.
1663    This is added to the cfun structure.  */
1664 typedef struct machine_function GTY(())
1665 {
1666   /* Flags if __builtin_return_address (n) with n >= 1 was used.  */
1667   int ra_needs_full_frame;
1668   /* Some local-dynamic symbol.  */
1669   const char *some_ld_name;
1670   /* Whether the instruction chain has been scanned already.  */
1671   int insn_chain_scanned_p;
1672   /* Flags if __builtin_return_address (0) was used.  */
1673   int ra_need_lr;
1674 } machine_function;
1675
1676 /* Define a data type for recording info about an argument list
1677    during the scan of that argument list.  This data type should
1678    hold all necessary information about the function itself
1679    and about the args processed so far, enough to enable macros
1680    such as FUNCTION_ARG to determine where the next arg should go.
1681
1682    On the RS/6000, this is a structure.  The first element is the number of
1683    total argument words, the second is used to store the next
1684    floating-point register number, and the third says how many more args we
1685    have prototype types for.
1686
1687    For ABI_V4, we treat these slightly differently -- `sysv_gregno' is
1688    the next available GP register, `fregno' is the next available FP
1689    register, and `words' is the number of words used on the stack.
1690
1691    The varargs/stdarg support requires that this structure's size
1692    be a multiple of sizeof(int).  */
1693
1694 typedef struct rs6000_args
1695 {
1696   int words;                    /* # words used for passing GP registers */
1697   int fregno;                   /* next available FP register */
1698   int vregno;                   /* next available AltiVec register */
1699   int nargs_prototype;          /* # args left in the current prototype */
1700   int prototype;                /* Whether a prototype was defined */
1701   int stdarg;                   /* Whether function is a stdarg function.  */
1702   int call_cookie;              /* Do special things for this call */
1703   int sysv_gregno;              /* next available GP register */
1704   int intoffset;                /* running offset in struct (darwin64) */
1705   int use_stack;                /* any part of struct on stack (darwin64) */
1706   int named;                    /* false for varargs params */
1707 } CUMULATIVE_ARGS;
1708
1709 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1710    for a call to a function whose data type is FNTYPE.
1711    For a library call, FNTYPE is 0.  */
1712
1713 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
1714   init_cumulative_args (&CUM, FNTYPE, LIBNAME, FALSE, FALSE, N_NAMED_ARGS)
1715
1716 /* Similar, but when scanning the definition of a procedure.  We always
1717    set NARGS_PROTOTYPE large so we never return an EXPR_LIST.  */
1718
1719 #define INIT_CUMULATIVE_INCOMING_ARGS(CUM, FNTYPE, LIBNAME) \
1720   init_cumulative_args (&CUM, FNTYPE, LIBNAME, TRUE, FALSE, 1000)
1721
1722 /* Like INIT_CUMULATIVE_ARGS' but only used for outgoing libcalls.  */
1723
1724 #define INIT_CUMULATIVE_LIBCALL_ARGS(CUM, MODE, LIBNAME) \
1725   init_cumulative_args (&CUM, NULL_TREE, LIBNAME, FALSE, TRUE, 0)
1726
1727 /* Update the data in CUM to advance over an argument
1728    of mode MODE and data type TYPE.
1729    (TYPE is null for libcalls where that information may not be available.)  */
1730
1731 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)    \
1732   function_arg_advance (&CUM, MODE, TYPE, NAMED, 0)
1733
1734 /* Determine where to put an argument to a function.
1735    Value is zero to push the argument on the stack,
1736    or a hard register in which to store the argument.
1737
1738    MODE is the argument's machine mode.
1739    TYPE is the data type of the argument (as a tree).
1740     This is null for libcalls where that information may
1741     not be available.
1742    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1743     the preceding args and about the function being called.
1744    NAMED is nonzero if this argument is a named parameter
1745     (otherwise it is an extra parameter matching an ellipsis).
1746
1747    On RS/6000 the first eight words of non-FP are normally in registers
1748    and the rest are pushed.  The first 13 FP args are in registers.
1749
1750    If this is floating-point and no prototype is specified, we use
1751    both an FP and integer register (or possibly FP reg and stack).  Library
1752    functions (when TYPE is zero) always have the proper types for args,
1753    so we can pass the FP value just in one register.  emit_library_function
1754    doesn't support EXPR_LIST anyway.  */
1755
1756 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1757   function_arg (&CUM, MODE, TYPE, NAMED)
1758
1759 /* If defined, a C expression which determines whether, and in which
1760    direction, to pad out an argument with extra space.  The value
1761    should be of type `enum direction': either `upward' to pad above
1762    the argument, `downward' to pad below, or `none' to inhibit
1763    padding.  */
1764
1765 #define FUNCTION_ARG_PADDING(MODE, TYPE) function_arg_padding (MODE, TYPE)
1766
1767 /* If defined, a C expression that gives the alignment boundary, in bits,
1768    of an argument with the specified mode and type.  If it is not defined,
1769    PARM_BOUNDARY is used for all arguments.  */
1770
1771 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
1772   function_arg_boundary (MODE, TYPE)
1773
1774 /* Implement `va_start' for varargs and stdarg.  */
1775 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
1776   rs6000_va_start (valist, nextarg)
1777
1778 #define PAD_VARARGS_DOWN \
1779    (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1780
1781 /* Output assembler code to FILE to increment profiler label # LABELNO
1782    for profiling a function entry.  */
1783
1784 #define FUNCTION_PROFILER(FILE, LABELNO)        \
1785   output_function_profiler ((FILE), (LABELNO));
1786
1787 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1788    the stack pointer does not matter. No definition is equivalent to
1789    always zero.
1790
1791    On the RS/6000, this is nonzero because we can restore the stack from
1792    its backpointer, which we maintain.  */
1793 #define EXIT_IGNORE_STACK       1
1794
1795 /* Define this macro as a C expression that is nonzero for registers
1796    that are used by the epilogue or the return' pattern.  The stack
1797    and frame pointer registers are already be assumed to be used as
1798    needed.  */
1799
1800 #define EPILOGUE_USES(REGNO)                                    \
1801   ((reload_completed && (REGNO) == LINK_REGISTER_REGNUM)        \
1802    || (TARGET_ALTIVEC && (REGNO) == VRSAVE_REGNO)               \
1803    || (current_function_calls_eh_return                         \
1804        && TARGET_AIX                                            \
1805        && (REGNO) == 2))
1806
1807 \f
1808 /* TRAMPOLINE_TEMPLATE deleted */
1809
1810 /* Length in units of the trampoline for entering a nested function.  */
1811
1812 #define TRAMPOLINE_SIZE rs6000_trampoline_size ()
1813
1814 /* Emit RTL insns to initialize the variable parts of a trampoline.
1815    FNADDR is an RTX for the address of the function's pure code.
1816    CXT is an RTX for the static chain value for the function.  */
1817
1818 #define INITIALIZE_TRAMPOLINE(ADDR, FNADDR, CXT)                \
1819   rs6000_initialize_trampoline (ADDR, FNADDR, CXT)
1820 \f
1821 /* Definitions for __builtin_return_address and __builtin_frame_address.
1822    __builtin_return_address (0) should give link register (65), enable
1823    this.  */
1824 /* This should be uncommented, so that the link register is used, but
1825    currently this would result in unmatched insns and spilling fixed
1826    registers so we'll leave it for another day.  When these problems are
1827    taken care of one additional fetch will be necessary in RETURN_ADDR_RTX.
1828    (mrs) */
1829 /* #define RETURN_ADDR_IN_PREVIOUS_FRAME */
1830
1831 /* Number of bytes into the frame return addresses can be found.  See
1832    rs6000_stack_info in rs6000.c for more information on how the different
1833    abi's store the return address.  */
1834 #define RETURN_ADDRESS_OFFSET                                           \
1835  ((DEFAULT_ABI == ABI_AIX                                               \
1836    || DEFAULT_ABI == ABI_DARWIN)        ? (TARGET_32BIT ? 8 : 16) :     \
1837   (DEFAULT_ABI == ABI_V4)               ? 4 :                           \
1838   (internal_error ("RETURN_ADDRESS_OFFSET not supported"), 0))
1839
1840 /* The current return address is in link register (65).  The return address
1841    of anything farther back is accessed normally at an offset of 8 from the
1842    frame pointer.  */
1843 #define RETURN_ADDR_RTX(COUNT, FRAME)                 \
1844   (rs6000_return_addr (COUNT, FRAME))
1845
1846 \f
1847 /* Definitions for register eliminations.
1848
1849    We have two registers that can be eliminated on the RS/6000.  First, the
1850    frame pointer register can often be eliminated in favor of the stack
1851    pointer register.  Secondly, the argument pointer register can always be
1852    eliminated; it is replaced with either the stack or frame pointer.
1853
1854    In addition, we use the elimination mechanism to see if r30 is needed
1855    Initially we assume that it isn't.  If it is, we spill it.  This is done
1856    by making it an eliminable register.  We replace it with itself so that
1857    if it isn't needed, then existing uses won't be modified.  */
1858
1859 /* This is an array of structures.  Each structure initializes one pair
1860    of eliminable registers.  The "from" register number is given first,
1861    followed by "to".  Eliminations of the same "from" register are listed
1862    in order of preference.  */
1863 #define ELIMINABLE_REGS                         \
1864 {{ FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM}, \
1865  { ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},   \
1866  { ARG_POINTER_REGNUM, FRAME_POINTER_REGNUM},   \
1867  { RS6000_PIC_OFFSET_TABLE_REGNUM, RS6000_PIC_OFFSET_TABLE_REGNUM } }
1868
1869 /* Given FROM and TO register numbers, say whether this elimination is allowed.
1870    Frame pointer elimination is automatically handled.
1871
1872    For the RS/6000, if frame pointer elimination is being done, we would like
1873    to convert ap into fp, not sp.
1874
1875    We need r30 if -mminimal-toc was specified, and there are constant pool
1876    references.  */
1877
1878 #define CAN_ELIMINATE(FROM, TO)                                         \
1879  ((FROM) == ARG_POINTER_REGNUM && (TO) == STACK_POINTER_REGNUM          \
1880   ? ! frame_pointer_needed                                              \
1881   : (FROM) == RS6000_PIC_OFFSET_TABLE_REGNUM                            \
1882   ? ! TARGET_MINIMAL_TOC || TARGET_NO_TOC || get_pool_size () == 0      \
1883   : 1)
1884
1885 /* Define the offset between two registers, one to be eliminated, and the other
1886    its replacement, at the start of a routine.  */
1887 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1888   ((OFFSET) = rs6000_initial_elimination_offset(FROM, TO))
1889 \f
1890 /* Addressing modes, and classification of registers for them.  */
1891
1892 #define HAVE_PRE_DECREMENT 1
1893 #define HAVE_PRE_INCREMENT 1
1894
1895 /* Macros to check register numbers against specific register classes.  */
1896
1897 /* These assume that REGNO is a hard or pseudo reg number.
1898    They give nonzero only if REGNO is a hard reg of the suitable class
1899    or a pseudo reg currently allocated to a suitable hard reg.
1900    Since they use reg_renumber, they are safe only once reg_renumber
1901    has been allocated, which happens in local-alloc.c.  */
1902
1903 #define REGNO_OK_FOR_INDEX_P(REGNO)                             \
1904 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1905  ? (REGNO) <= 31 || (REGNO) == 67                               \
1906  : (reg_renumber[REGNO] >= 0                                    \
1907     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67)))
1908
1909 #define REGNO_OK_FOR_BASE_P(REGNO)                              \
1910 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1911  ? ((REGNO) > 0 && (REGNO) <= 31) || (REGNO) == 67              \
1912  : (reg_renumber[REGNO] > 0                                     \
1913     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67)))
1914 \f
1915 /* Maximum number of registers that can appear in a valid memory address.  */
1916
1917 #define MAX_REGS_PER_ADDRESS 2
1918
1919 /* Recognize any constant value that is a valid address.  */
1920
1921 #define CONSTANT_ADDRESS_P(X)   \
1922   (GET_CODE (X) == LABEL_REF || GET_CODE (X) == SYMBOL_REF              \
1923    || GET_CODE (X) == CONST_INT || GET_CODE (X) == CONST                \
1924    || GET_CODE (X) == HIGH)
1925
1926 /* Nonzero if the constant value X is a legitimate general operand.
1927    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.
1928
1929    On the RS/6000, all integer constants are acceptable, most won't be valid
1930    for particular insns, though.  Only easy FP constants are
1931    acceptable.  */
1932
1933 #define LEGITIMATE_CONSTANT_P(X)                                \
1934   (((GET_CODE (X) != CONST_DOUBLE                               \
1935      && GET_CODE (X) != CONST_VECTOR)                           \
1936     || GET_MODE (X) == VOIDmode                                 \
1937     || (TARGET_POWERPC64 && GET_MODE (X) == DImode)             \
1938     || easy_fp_constant (X, GET_MODE (X))                       \
1939     || easy_vector_constant (X, GET_MODE (X)))                  \
1940    && !rs6000_tls_referenced_p (X))
1941
1942 #define EASY_VECTOR_15(n) ((n) >= -16 && (n) <= 15)
1943 #define EASY_VECTOR_15_ADD_SELF(n) ((n) >= 0x10 && (n) <= 0x1e && !((n) & 1))
1944
1945 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1946    and check its validity for a certain class.
1947    We have two alternate definitions for each of them.
1948    The usual definition accepts all pseudo regs; the other rejects
1949    them unless they have been allocated suitable hard regs.
1950    The symbol REG_OK_STRICT causes the latter definition to be used.
1951
1952    Most source files want to accept pseudo regs in the hope that
1953    they will get allocated to the class that the insn wants them to be in.
1954    Source files for reload pass need to be strict.
1955    After reload, it makes no difference, since pseudo regs have
1956    been eliminated by then.  */
1957
1958 #ifdef REG_OK_STRICT
1959 # define REG_OK_STRICT_FLAG 1
1960 #else
1961 # define REG_OK_STRICT_FLAG 0
1962 #endif
1963
1964 /* Nonzero if X is a hard reg that can be used as an index
1965    or if it is a pseudo reg in the non-strict case.  */
1966 #define INT_REG_OK_FOR_INDEX_P(X, STRICT)                       \
1967   ((! (STRICT)                                                  \
1968     && (REGNO (X) <= 31                                         \
1969         || REGNO (X) == ARG_POINTER_REGNUM                      \
1970         || REGNO (X) >= FIRST_PSEUDO_REGISTER))                 \
1971    || ((STRICT) && REGNO_OK_FOR_INDEX_P (REGNO (X))))
1972
1973 /* Nonzero if X is a hard reg that can be used as a base reg
1974    or if it is a pseudo reg in the non-strict case.  */
1975 #define INT_REG_OK_FOR_BASE_P(X, STRICT)                        \
1976   (REGNO (X) > 0 && INT_REG_OK_FOR_INDEX_P (X, (STRICT)))
1977
1978 #define REG_OK_FOR_INDEX_P(X) INT_REG_OK_FOR_INDEX_P (X, REG_OK_STRICT_FLAG)
1979 #define REG_OK_FOR_BASE_P(X)  INT_REG_OK_FOR_BASE_P (X, REG_OK_STRICT_FLAG)
1980 \f
1981 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
1982    that is a valid memory address for an instruction.
1983    The MODE argument is the machine mode for the MEM expression
1984    that wants to use this address.
1985
1986    On the RS/6000, there are four valid address: a SYMBOL_REF that
1987    refers to a constant pool entry of an address (or the sum of it
1988    plus a constant), a short (16-bit signed) constant plus a register,
1989    the sum of two registers, or a register indirect, possibly with an
1990    auto-increment.  For DFmode and DImode with a constant plus register,
1991    we must ensure that both words are addressable or PowerPC64 with offset
1992    word aligned.
1993
1994    For modes spanning multiple registers (DFmode in 32-bit GPRs,
1995    32-bit DImode, TImode), indexed addressing cannot be used because
1996    adjacent memory cells are accessed by adding word-sized offsets
1997    during assembly output.  */
1998
1999 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)                 \
2000 { if (rs6000_legitimate_address (MODE, X, REG_OK_STRICT_FLAG))  \
2001     goto ADDR;                                                  \
2002 }
2003 \f
2004 /* Try machine-dependent ways of modifying an illegitimate address
2005    to be legitimate.  If we find one, return the new, valid address.
2006    This macro is used in only one place: `memory_address' in explow.c.
2007
2008    OLDX is the address as it was before break_out_memory_refs was called.
2009    In some cases it is useful to look at this to decide what needs to be done.
2010
2011    MODE and WIN are passed so that this macro can use
2012    GO_IF_LEGITIMATE_ADDRESS.
2013
2014    It is always safe for this macro to do nothing.  It exists to recognize
2015    opportunities to optimize the output.
2016
2017    On RS/6000, first check for the sum of a register with a constant
2018    integer that is out of range.  If so, generate code to add the
2019    constant with the low-order 16 bits masked to the register and force
2020    this result into another register (this can be done with `cau').
2021    Then generate an address of REG+(CONST&0xffff), allowing for the
2022    possibility of bit 16 being a one.
2023
2024    Then check for the sum of a register and something not constant, try to
2025    load the other things into a register and return the sum.  */
2026
2027 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2028 {  rtx result = rs6000_legitimize_address (X, OLDX, MODE);      \
2029    if (result != NULL_RTX)                                      \
2030      {                                                          \
2031        (X) = result;                                            \
2032        goto WIN;                                                \
2033      }                                                          \
2034 }
2035
2036 /* Try a machine-dependent way of reloading an illegitimate address
2037    operand.  If we find one, push the reload and jump to WIN.  This
2038    macro is used in only one place: `find_reloads_address' in reload.c.
2039
2040    Implemented on rs6000 by rs6000_legitimize_reload_address.
2041    Note that (X) is evaluated twice; this is safe in current usage.  */
2042
2043 #define LEGITIMIZE_RELOAD_ADDRESS(X,MODE,OPNUM,TYPE,IND_LEVELS,WIN)          \
2044 do {                                                                         \
2045   int win;                                                                   \
2046   (X) = rs6000_legitimize_reload_address ((X), (MODE), (OPNUM),              \
2047                         (int)(TYPE), (IND_LEVELS), &win);                    \
2048   if ( win )                                                                 \
2049     goto WIN;                                                                \
2050 } while (0)
2051
2052 /* Go to LABEL if ADDR (a legitimate address expression)
2053    has an effect that depends on the machine mode it is used for.  */
2054
2055 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL)                \
2056 do {                                                            \
2057   if (rs6000_mode_dependent_address (ADDR))                     \
2058     goto LABEL;                                                 \
2059 } while (0)
2060 \f
2061 /* The register number of the register used to address a table of
2062    static data addresses in memory.  In some cases this register is
2063    defined by a processor's "application binary interface" (ABI).
2064    When this macro is defined, RTL is generated for this register
2065    once, as with the stack pointer and frame pointer registers.  If
2066    this macro is not defined, it is up to the machine-dependent files
2067    to allocate such a register (if necessary).  */
2068
2069 #define RS6000_PIC_OFFSET_TABLE_REGNUM 30
2070 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? RS6000_PIC_OFFSET_TABLE_REGNUM : INVALID_REGNUM)
2071
2072 #define TOC_REGISTER (TARGET_MINIMAL_TOC ? RS6000_PIC_OFFSET_TABLE_REGNUM : 2)
2073
2074 /* Define this macro if the register defined by
2075    `PIC_OFFSET_TABLE_REGNUM' is clobbered by calls.  Do not define
2076    this macro if `PIC_OFFSET_TABLE_REGNUM' is not defined.  */
2077
2078 /* #define PIC_OFFSET_TABLE_REG_CALL_CLOBBERED */
2079
2080 /* By generating position-independent code, when two different
2081    programs (A and B) share a common library (libC.a), the text of
2082    the library can be shared whether or not the library is linked at
2083    the same address for both programs.  In some of these
2084    environments, position-independent code requires not only the use
2085    of different addressing modes, but also special code to enable the
2086    use of these addressing modes.
2087
2088    The `FINALIZE_PIC' macro serves as a hook to emit these special
2089    codes once the function is being compiled into assembly code, but
2090    not before.  (It is not done before, because in the case of
2091    compiling an inline function, it would lead to multiple PIC
2092    prologues being included in functions which used inline functions
2093    and were compiled to assembly language.)  */
2094
2095 /* #define FINALIZE_PIC */
2096
2097 /* A C expression that is nonzero if X is a legitimate immediate
2098    operand on the target machine when generating position independent
2099    code.  You can assume that X satisfies `CONSTANT_P', so you need
2100    not check this.  You can also assume FLAG_PIC is true, so you need
2101    not check it either.  You need not define this macro if all
2102    constants (including `SYMBOL_REF') can be immediate operands when
2103    generating position independent code.  */
2104
2105 /* #define LEGITIMATE_PIC_OPERAND_P (X) */
2106 \f
2107 /* Define this if some processing needs to be done immediately before
2108    emitting code for an insn.  */
2109
2110 /* #define FINAL_PRESCAN_INSN(INSN,OPERANDS,NOPERANDS) */
2111
2112 /* Specify the machine mode that this machine uses
2113    for the index in the tablejump instruction.  */
2114 #define CASE_VECTOR_MODE SImode
2115
2116 /* Define as C expression which evaluates to nonzero if the tablejump
2117    instruction expects the table to contain offsets from the address of the
2118    table.
2119    Do not define this if the table should contain absolute addresses.  */
2120 #define CASE_VECTOR_PC_RELATIVE 1
2121
2122 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2123 #define DEFAULT_SIGNED_CHAR 0
2124
2125 /* This flag, if defined, says the same insns that convert to a signed fixnum
2126    also convert validly to an unsigned one.  */
2127
2128 /* #define FIXUNS_TRUNC_LIKE_FIX_TRUNC */
2129
2130 /* An integer expression for the size in bits of the largest integer machine
2131    mode that should actually be used.  */
2132
2133 /* Allow pairs of registers to be used, which is the intent of the default.  */
2134 #define MAX_FIXED_MODE_SIZE GET_MODE_BITSIZE (TARGET_POWERPC64 ? TImode : DImode)
2135
2136 /* Max number of bytes we can move from memory to memory
2137    in one reasonably fast instruction.  */
2138 #define MOVE_MAX (! TARGET_POWERPC64 ? 4 : 8)
2139 #define MAX_MOVE_MAX 8
2140
2141 /* Nonzero if access to memory by bytes is no faster than for words.
2142    Also nonzero if doing byte operations (specifically shifts) in registers
2143    is undesirable.  */
2144 #define SLOW_BYTE_ACCESS 1
2145
2146 /* Define if operations between registers always perform the operation
2147    on the full register even if a narrower mode is specified.  */
2148 #define WORD_REGISTER_OPERATIONS
2149
2150 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
2151    will either zero-extend or sign-extend.  The value of this macro should
2152    be the code that says which one of the two operations is implicitly
2153    done, UNKNOWN if none.  */
2154 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
2155
2156 /* Define if loading short immediate values into registers sign extends.  */
2157 #define SHORT_IMMEDIATES_SIGN_EXTEND
2158 \f
2159 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2160    is done just by pretending it is already truncated.  */
2161 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
2162
2163 /* The cntlzw and cntlzd instructions return 32 and 64 for input of zero.  */
2164 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
2165   ((VALUE) = ((MODE) == SImode ? 32 : 64))
2166
2167 /* The CTZ patterns return -1 for input of zero.  */
2168 #define CTZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) ((VALUE) = -1)
2169
2170 /* Specify the machine mode that pointers have.
2171    After generation of rtl, the compiler makes no further distinction
2172    between pointers and any other objects of this machine mode.  */
2173 #define Pmode (TARGET_32BIT ? SImode : DImode)
2174
2175 /* Supply definition of STACK_SIZE_MODE for allocate_dynamic_stack_space.  */
2176 #define STACK_SIZE_MODE (TARGET_32BIT ? SImode : DImode)
2177
2178 /* Mode of a function address in a call instruction (for indexing purposes).
2179    Doesn't matter on RS/6000.  */
2180 #define FUNCTION_MODE SImode
2181
2182 /* Define this if addresses of constant functions
2183    shouldn't be put through pseudo regs where they can be cse'd.
2184    Desirable on machines where ordinary constants are expensive
2185    but a CALL with constant address is cheap.  */
2186 #define NO_FUNCTION_CSE
2187
2188 /* Define this to be nonzero if shift instructions ignore all but the low-order
2189    few bits.
2190
2191    The sle and sre instructions which allow SHIFT_COUNT_TRUNCATED
2192    have been dropped from the PowerPC architecture.  */
2193
2194 #define SHIFT_COUNT_TRUNCATED (TARGET_POWER ? 1 : 0)
2195
2196 /* Adjust the length of an INSN.  LENGTH is the currently-computed length and
2197    should be adjusted to reflect any required changes.  This macro is used when
2198    there is some systematic length adjustment required that would be difficult
2199    to express in the length attribute.  */
2200
2201 /* #define ADJUST_INSN_LENGTH(X,LENGTH) */
2202
2203 /* Given a comparison code (EQ, NE, etc.) and the first operand of a
2204    COMPARE, return the mode to be used for the comparison.  For
2205    floating-point, CCFPmode should be used.  CCUNSmode should be used
2206    for unsigned comparisons.  CCEQmode should be used when we are
2207    doing an inequality comparison on the result of a
2208    comparison.  CCmode should be used in all other cases.  */
2209
2210 #define SELECT_CC_MODE(OP,X,Y) \
2211   (GET_MODE_CLASS (GET_MODE (X)) == MODE_FLOAT ? CCFPmode       \
2212    : (OP) == GTU || (OP) == LTU || (OP) == GEU || (OP) == LEU ? CCUNSmode \
2213    : (((OP) == EQ || (OP) == NE) && COMPARISON_P (X)                      \
2214       ? CCEQmode : CCmode))
2215
2216 /* Can the condition code MODE be safely reversed?  This is safe in
2217    all cases on this port, because at present it doesn't use the
2218    trapping FP comparisons (fcmpo).  */
2219 #define REVERSIBLE_CC_MODE(MODE) 1
2220
2221 /* Given a condition code and a mode, return the inverse condition.  */
2222 #define REVERSE_CONDITION(CODE, MODE) rs6000_reverse_condition (MODE, CODE)
2223
2224 /* Define the information needed to generate branch and scc insns.  This is
2225    stored from the compare operation.  */
2226
2227 extern GTY(()) rtx rs6000_compare_op0;
2228 extern GTY(()) rtx rs6000_compare_op1;
2229 extern int rs6000_compare_fp_p;
2230 \f
2231 /* Control the assembler format that we output.  */
2232
2233 /* A C string constant describing how to begin a comment in the target
2234    assembler language.  The compiler assumes that the comment will end at
2235    the end of the line.  */
2236 #define ASM_COMMENT_START " #"
2237
2238 /* Flag to say the TOC is initialized */
2239 extern int toc_initialized;
2240
2241 /* Macro to output a special constant pool entry.  Go to WIN if we output
2242    it.  Otherwise, it is written the usual way.
2243
2244    On the RS/6000, toc entries are handled this way.  */
2245
2246 #define ASM_OUTPUT_SPECIAL_POOL_ENTRY(FILE, X, MODE, ALIGN, LABELNO, WIN) \
2247 { if (ASM_OUTPUT_SPECIAL_POOL_ENTRY_P (X, MODE))                          \
2248     {                                                                     \
2249       output_toc (FILE, X, LABELNO, MODE);                                \
2250       goto WIN;                                                           \
2251     }                                                                     \
2252 }
2253
2254 #ifdef HAVE_GAS_WEAK
2255 #define RS6000_WEAK 1
2256 #else
2257 #define RS6000_WEAK 0
2258 #endif
2259
2260 #if RS6000_WEAK
2261 /* Used in lieu of ASM_WEAKEN_LABEL.  */
2262 #define ASM_WEAKEN_DECL(FILE, DECL, NAME, VAL)                          \
2263   do                                                                    \
2264     {                                                                   \
2265       fputs ("\t.weak\t", (FILE));                                      \
2266       RS6000_OUTPUT_BASENAME ((FILE), (NAME));                          \
2267       if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL                   \
2268           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2269         {                                                               \
2270           if (TARGET_XCOFF)                                             \
2271             fputs ("[DS]", (FILE));                                     \
2272           fputs ("\n\t.weak\t.", (FILE));                               \
2273           RS6000_OUTPUT_BASENAME ((FILE), (NAME));                      \
2274         }                                                               \
2275       fputc ('\n', (FILE));                                             \
2276       if (VAL)                                                          \
2277         {                                                               \
2278           ASM_OUTPUT_DEF ((FILE), (NAME), (VAL));                       \
2279           if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL               \
2280               && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                 \
2281             {                                                           \
2282               fputs ("\t.set\t.", (FILE));                              \
2283               RS6000_OUTPUT_BASENAME ((FILE), (NAME));                  \
2284               fputs (",.", (FILE));                                     \
2285               RS6000_OUTPUT_BASENAME ((FILE), (VAL));                   \
2286               fputc ('\n', (FILE));                                     \
2287             }                                                           \
2288         }                                                               \
2289     }                                                                   \
2290   while (0)
2291 #endif
2292
2293 /* This implements the `alias' attribute.  */
2294 #undef  ASM_OUTPUT_DEF_FROM_DECLS
2295 #define ASM_OUTPUT_DEF_FROM_DECLS(FILE, DECL, TARGET)                   \
2296   do                                                                    \
2297     {                                                                   \
2298       const char *alias = XSTR (XEXP (DECL_RTL (DECL), 0), 0);          \
2299       const char *name = IDENTIFIER_POINTER (TARGET);                   \
2300       if (TREE_CODE (DECL) == FUNCTION_DECL                             \
2301           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2302         {                                                               \
2303           if (TREE_PUBLIC (DECL))                                       \
2304             {                                                           \
2305               if (!RS6000_WEAK || !DECL_WEAK (DECL))                    \
2306                 {                                                       \
2307                   fputs ("\t.globl\t.", FILE);                          \
2308                   RS6000_OUTPUT_BASENAME (FILE, alias);                 \
2309                   putc ('\n', FILE);                                    \
2310                 }                                                       \
2311             }                                                           \
2312           else if (TARGET_XCOFF)                                        \
2313             {                                                           \
2314               fputs ("\t.lglobl\t.", FILE);                             \
2315               RS6000_OUTPUT_BASENAME (FILE, alias);                     \
2316               putc ('\n', FILE);                                        \
2317             }                                                           \
2318           fputs ("\t.set\t.", FILE);                                    \
2319           RS6000_OUTPUT_BASENAME (FILE, alias);                         \
2320           fputs (",.", FILE);                                           \
2321           RS6000_OUTPUT_BASENAME (FILE, name);                          \
2322           fputc ('\n', FILE);                                           \
2323         }                                                               \
2324       ASM_OUTPUT_DEF (FILE, alias, name);                               \
2325     }                                                                   \
2326    while (0)
2327
2328 #define TARGET_ASM_FILE_START rs6000_file_start
2329
2330 /* Output to assembler file text saying following lines
2331    may contain character constants, extra white space, comments, etc.  */
2332
2333 #define ASM_APP_ON ""
2334
2335 /* Output to assembler file text saying following lines
2336    no longer contain unusual constructs.  */
2337
2338 #define ASM_APP_OFF ""
2339
2340 /* How to refer to registers in assembler output.
2341    This sequence is indexed by compiler's hard-register-number (see above).  */
2342
2343 extern char rs6000_reg_names[][8];      /* register names (0 vs. %r0).  */
2344
2345 #define REGISTER_NAMES                                                  \
2346 {                                                                       \
2347   &rs6000_reg_names[ 0][0],     /* r0   */                              \
2348   &rs6000_reg_names[ 1][0],     /* r1   */                              \
2349   &rs6000_reg_names[ 2][0],     /* r2   */                              \
2350   &rs6000_reg_names[ 3][0],     /* r3   */                              \
2351   &rs6000_reg_names[ 4][0],     /* r4   */                              \
2352   &rs6000_reg_names[ 5][0],     /* r5   */                              \
2353   &rs6000_reg_names[ 6][0],     /* r6   */                              \
2354   &rs6000_reg_names[ 7][0],     /* r7   */                              \
2355   &rs6000_reg_names[ 8][0],     /* r8   */                              \
2356   &rs6000_reg_names[ 9][0],     /* r9   */                              \
2357   &rs6000_reg_names[10][0],     /* r10  */                              \
2358   &rs6000_reg_names[11][0],     /* r11  */                              \
2359   &rs6000_reg_names[12][0],     /* r12  */                              \
2360   &rs6000_reg_names[13][0],     /* r13  */                              \
2361   &rs6000_reg_names[14][0],     /* r14  */                              \
2362   &rs6000_reg_names[15][0],     /* r15  */                              \
2363   &rs6000_reg_names[16][0],     /* r16  */                              \
2364   &rs6000_reg_names[17][0],     /* r17  */                              \
2365   &rs6000_reg_names[18][0],     /* r18  */                              \
2366   &rs6000_reg_names[19][0],     /* r19  */                              \
2367   &rs6000_reg_names[20][0],     /* r20  */                              \
2368   &rs6000_reg_names[21][0],     /* r21  */                              \
2369   &rs6000_reg_names[22][0],     /* r22  */                              \
2370   &rs6000_reg_names[23][0],     /* r23  */                              \
2371   &rs6000_reg_names[24][0],     /* r24  */                              \
2372   &rs6000_reg_names[25][0],     /* r25  */                              \
2373   &rs6000_reg_names[26][0],     /* r26  */                              \
2374   &rs6000_reg_names[27][0],     /* r27  */                              \
2375   &rs6000_reg_names[28][0],     /* r28  */                              \
2376   &rs6000_reg_names[29][0],     /* r29  */                              \
2377   &rs6000_reg_names[30][0],     /* r30  */                              \
2378   &rs6000_reg_names[31][0],     /* r31  */                              \
2379                                                                         \
2380   &rs6000_reg_names[32][0],     /* fr0  */                              \
2381   &rs6000_reg_names[33][0],     /* fr1  */                              \
2382   &rs6000_reg_names[34][0],     /* fr2  */                              \
2383   &rs6000_reg_names[35][0],     /* fr3  */                              \
2384   &rs6000_reg_names[36][0],     /* fr4  */                              \
2385   &rs6000_reg_names[37][0],     /* fr5  */                              \
2386   &rs6000_reg_names[38][0],     /* fr6  */                              \
2387   &rs6000_reg_names[39][0],     /* fr7  */                              \
2388   &rs6000_reg_names[40][0],     /* fr8  */                              \
2389   &rs6000_reg_names[41][0],     /* fr9  */                              \
2390   &rs6000_reg_names[42][0],     /* fr10 */                              \
2391   &rs6000_reg_names[43][0],     /* fr11 */                              \
2392   &rs6000_reg_names[44][0],     /* fr12 */                              \
2393   &rs6000_reg_names[45][0],     /* fr13 */                              \
2394   &rs6000_reg_names[46][0],     /* fr14 */                              \
2395   &rs6000_reg_names[47][0],     /* fr15 */                              \
2396   &rs6000_reg_names[48][0],     /* fr16 */                              \
2397   &rs6000_reg_names[49][0],     /* fr17 */                              \
2398   &rs6000_reg_names[50][0],     /* fr18 */                              \
2399   &rs6000_reg_names[51][0],     /* fr19 */                              \
2400   &rs6000_reg_names[52][0],     /* fr20 */                              \
2401   &rs6000_reg_names[53][0],     /* fr21 */                              \
2402   &rs6000_reg_names[54][0],     /* fr22 */                              \
2403   &rs6000_reg_names[55][0],     /* fr23 */                              \
2404   &rs6000_reg_names[56][0],     /* fr24 */                              \
2405   &rs6000_reg_names[57][0],     /* fr25 */                              \
2406   &rs6000_reg_names[58][0],     /* fr26 */                              \
2407   &rs6000_reg_names[59][0],     /* fr27 */                              \
2408   &rs6000_reg_names[60][0],     /* fr28 */                              \
2409   &rs6000_reg_names[61][0],     /* fr29 */                              \
2410   &rs6000_reg_names[62][0],     /* fr30 */                              \
2411   &rs6000_reg_names[63][0],     /* fr31 */                              \
2412                                                                         \
2413   &rs6000_reg_names[64][0],     /* mq   */                              \
2414   &rs6000_reg_names[65][0],     /* lr   */                              \
2415   &rs6000_reg_names[66][0],     /* ctr  */                              \
2416   &rs6000_reg_names[67][0],     /* ap   */                              \
2417                                                                         \
2418   &rs6000_reg_names[68][0],     /* cr0  */                              \
2419   &rs6000_reg_names[69][0],     /* cr1  */                              \
2420   &rs6000_reg_names[70][0],     /* cr2  */                              \
2421   &rs6000_reg_names[71][0],     /* cr3  */                              \
2422   &rs6000_reg_names[72][0],     /* cr4  */                              \
2423   &rs6000_reg_names[73][0],     /* cr5  */                              \
2424   &rs6000_reg_names[74][0],     /* cr6  */                              \
2425   &rs6000_reg_names[75][0],     /* cr7  */                              \
2426                                                                         \
2427   &rs6000_reg_names[76][0],     /* xer  */                              \
2428                                                                         \
2429   &rs6000_reg_names[77][0],     /* v0  */                               \
2430   &rs6000_reg_names[78][0],     /* v1  */                               \
2431   &rs6000_reg_names[79][0],     /* v2  */                               \
2432   &rs6000_reg_names[80][0],     /* v3  */                               \
2433   &rs6000_reg_names[81][0],     /* v4  */                               \
2434   &rs6000_reg_names[82][0],     /* v5  */                               \
2435   &rs6000_reg_names[83][0],     /* v6  */                               \
2436   &rs6000_reg_names[84][0],     /* v7  */                               \
2437   &rs6000_reg_names[85][0],     /* v8  */                               \
2438   &rs6000_reg_names[86][0],     /* v9  */                               \
2439   &rs6000_reg_names[87][0],     /* v10  */                              \
2440   &rs6000_reg_names[88][0],     /* v11  */                              \
2441   &rs6000_reg_names[89][0],     /* v12  */                              \
2442   &rs6000_reg_names[90][0],     /* v13  */                              \
2443   &rs6000_reg_names[91][0],     /* v14  */                              \
2444   &rs6000_reg_names[92][0],     /* v15  */                              \
2445   &rs6000_reg_names[93][0],     /* v16  */                              \
2446   &rs6000_reg_names[94][0],     /* v17  */                              \
2447   &rs6000_reg_names[95][0],     /* v18  */                              \
2448   &rs6000_reg_names[96][0],     /* v19  */                              \
2449   &rs6000_reg_names[97][0],     /* v20  */                              \
2450   &rs6000_reg_names[98][0],     /* v21  */                              \
2451   &rs6000_reg_names[99][0],     /* v22  */                              \
2452   &rs6000_reg_names[100][0],    /* v23  */                              \
2453   &rs6000_reg_names[101][0],    /* v24  */                              \
2454   &rs6000_reg_names[102][0],    /* v25  */                              \
2455   &rs6000_reg_names[103][0],    /* v26  */                              \
2456   &rs6000_reg_names[104][0],    /* v27  */                              \
2457   &rs6000_reg_names[105][0],    /* v28  */                              \
2458   &rs6000_reg_names[106][0],    /* v29  */                              \
2459   &rs6000_reg_names[107][0],    /* v30  */                              \
2460   &rs6000_reg_names[108][0],    /* v31  */                              \
2461   &rs6000_reg_names[109][0],    /* vrsave  */                           \
2462   &rs6000_reg_names[110][0],    /* vscr  */                             \
2463   &rs6000_reg_names[111][0],    /* spe_acc */                           \
2464   &rs6000_reg_names[112][0],    /* spefscr */                           \
2465 }
2466
2467 /* Table of additional register names to use in user input.  */
2468
2469 #define ADDITIONAL_REGISTER_NAMES \
2470  {{"r0",    0}, {"r1",    1}, {"r2",    2}, {"r3",    3},       \
2471   {"r4",    4}, {"r5",    5}, {"r6",    6}, {"r7",    7},       \
2472   {"r8",    8}, {"r9",    9}, {"r10",  10}, {"r11",  11},       \
2473   {"r12",  12}, {"r13",  13}, {"r14",  14}, {"r15",  15},       \
2474   {"r16",  16}, {"r17",  17}, {"r18",  18}, {"r19",  19},       \
2475   {"r20",  20}, {"r21",  21}, {"r22",  22}, {"r23",  23},       \
2476   {"r24",  24}, {"r25",  25}, {"r26",  26}, {"r27",  27},       \
2477   {"r28",  28}, {"r29",  29}, {"r30",  30}, {"r31",  31},       \
2478   {"fr0",  32}, {"fr1",  33}, {"fr2",  34}, {"fr3",  35},       \
2479   {"fr4",  36}, {"fr5",  37}, {"fr6",  38}, {"fr7",  39},       \
2480   {"fr8",  40}, {"fr9",  41}, {"fr10", 42}, {"fr11", 43},       \
2481   {"fr12", 44}, {"fr13", 45}, {"fr14", 46}, {"fr15", 47},       \
2482   {"fr16", 48}, {"fr17", 49}, {"fr18", 50}, {"fr19", 51},       \
2483   {"fr20", 52}, {"fr21", 53}, {"fr22", 54}, {"fr23", 55},       \
2484   {"fr24", 56}, {"fr25", 57}, {"fr26", 58}, {"fr27", 59},       \
2485   {"fr28", 60}, {"fr29", 61}, {"fr30", 62}, {"fr31", 63},       \
2486   {"v0",   77}, {"v1",   78}, {"v2",   79}, {"v3",   80},       \
2487   {"v4",   81}, {"v5",   82}, {"v6",   83}, {"v7",   84},       \
2488   {"v8",   85}, {"v9",   86}, {"v10",  87}, {"v11",  88},       \
2489   {"v12",  89}, {"v13",  90}, {"v14",  91}, {"v15",  92},       \
2490   {"v16",  93}, {"v17",  94}, {"v18",  95}, {"v19",  96},       \
2491   {"v20",  97}, {"v21",  98}, {"v22",  99}, {"v23",  100},      \
2492   {"v24",  101},{"v25",  102},{"v26",  103},{"v27",  104},      \
2493   {"v28",  105},{"v29",  106},{"v30",  107},{"v31",  108},      \
2494   {"vrsave", 109}, {"vscr", 110},                               \
2495   {"spe_acc", 111}, {"spefscr", 112},                           \
2496   /* no additional names for: mq, lr, ctr, ap */                \
2497   {"cr0",  68}, {"cr1",  69}, {"cr2",  70}, {"cr3",  71},       \
2498   {"cr4",  72}, {"cr5",  73}, {"cr6",  74}, {"cr7",  75},       \
2499   {"cc",   68}, {"sp",    1}, {"toc",   2} }
2500
2501 /* Text to write out after a CALL that may be replaced by glue code by
2502    the loader.  This depends on the AIX version.  */
2503 #define RS6000_CALL_GLUE "cror 31,31,31"
2504
2505 /* This is how to output an element of a case-vector that is relative.  */
2506
2507 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
2508   do { char buf[100];                                   \
2509        fputs ("\t.long ", FILE);                        \
2510        ASM_GENERATE_INTERNAL_LABEL (buf, "L", VALUE);   \
2511        assemble_name (FILE, buf);                       \
2512        putc ('-', FILE);                                \
2513        ASM_GENERATE_INTERNAL_LABEL (buf, "L", REL);     \
2514        assemble_name (FILE, buf);                       \
2515        putc ('\n', FILE);                               \
2516      } while (0)
2517
2518 /* This is how to output an assembler line
2519    that says to advance the location counter
2520    to a multiple of 2**LOG bytes.  */
2521
2522 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
2523   if ((LOG) != 0)                       \
2524     fprintf (FILE, "\t.align %d\n", (LOG))
2525
2526 /* Pick up the return address upon entry to a procedure. Used for
2527    dwarf2 unwind information.  This also enables the table driven
2528    mechanism.  */
2529
2530 #define INCOMING_RETURN_ADDR_RTX   gen_rtx_REG (Pmode, LINK_REGISTER_REGNUM)
2531 #define DWARF_FRAME_RETURN_COLUMN  DWARF_FRAME_REGNUM (LINK_REGISTER_REGNUM)
2532
2533 /* Describe how we implement __builtin_eh_return.  */
2534 #define EH_RETURN_DATA_REGNO(N) ((N) < 4 ? (N) + 3 : INVALID_REGNUM)
2535 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 10)
2536
2537 /* Print operand X (an rtx) in assembler syntax to file FILE.
2538    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2539    For `%' followed by punctuation, CODE is the punctuation and X is null.  */
2540
2541 #define PRINT_OPERAND(FILE, X, CODE)  print_operand (FILE, X, CODE)
2542
2543 /* Define which CODE values are valid.  */
2544
2545 #define PRINT_OPERAND_PUNCT_VALID_P(CODE)  \
2546   ((CODE) == '.' || (CODE) == '&')
2547
2548 /* Print a memory address as an operand to reference that memory location.  */
2549
2550 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
2551
2552 /* uncomment for disabling the corresponding default options */
2553 /* #define  MACHINE_no_sched_interblock */
2554 /* #define  MACHINE_no_sched_speculative */
2555 /* #define  MACHINE_no_sched_speculative_load */
2556
2557 /* General flags.  */
2558 extern int flag_pic;
2559 extern int optimize;
2560 extern int flag_expensive_optimizations;
2561 extern int frame_pointer_needed;
2562
2563 enum rs6000_builtins
2564 {
2565   /* AltiVec builtins.  */
2566   ALTIVEC_BUILTIN_ST_INTERNAL_4si,
2567   ALTIVEC_BUILTIN_LD_INTERNAL_4si,
2568   ALTIVEC_BUILTIN_ST_INTERNAL_8hi,
2569   ALTIVEC_BUILTIN_LD_INTERNAL_8hi,
2570   ALTIVEC_BUILTIN_ST_INTERNAL_16qi,
2571   ALTIVEC_BUILTIN_LD_INTERNAL_16qi,
2572   ALTIVEC_BUILTIN_ST_INTERNAL_4sf,
2573   ALTIVEC_BUILTIN_LD_INTERNAL_4sf,
2574   ALTIVEC_BUILTIN_VADDUBM,
2575   ALTIVEC_BUILTIN_VADDUHM,
2576   ALTIVEC_BUILTIN_VADDUWM,
2577   ALTIVEC_BUILTIN_VADDFP,
2578   ALTIVEC_BUILTIN_VADDCUW,
2579   ALTIVEC_BUILTIN_VADDUBS,
2580   ALTIVEC_BUILTIN_VADDSBS,
2581   ALTIVEC_BUILTIN_VADDUHS,
2582   ALTIVEC_BUILTIN_VADDSHS,
2583   ALTIVEC_BUILTIN_VADDUWS,
2584   ALTIVEC_BUILTIN_VADDSWS,
2585   ALTIVEC_BUILTIN_VAND,
2586   ALTIVEC_BUILTIN_VANDC,
2587   ALTIVEC_BUILTIN_VAVGUB,
2588   ALTIVEC_BUILTIN_VAVGSB,
2589   ALTIVEC_BUILTIN_VAVGUH,
2590   ALTIVEC_BUILTIN_VAVGSH,
2591   ALTIVEC_BUILTIN_VAVGUW,
2592   ALTIVEC_BUILTIN_VAVGSW,
2593   ALTIVEC_BUILTIN_VCFUX,
2594   ALTIVEC_BUILTIN_VCFSX,
2595   ALTIVEC_BUILTIN_VCTSXS,
2596   ALTIVEC_BUILTIN_VCTUXS,
2597   ALTIVEC_BUILTIN_VCMPBFP,
2598   ALTIVEC_BUILTIN_VCMPEQUB,
2599   ALTIVEC_BUILTIN_VCMPEQUH,
2600   ALTIVEC_BUILTIN_VCMPEQUW,
2601   ALTIVEC_BUILTIN_VCMPEQFP,
2602   ALTIVEC_BUILTIN_VCMPGEFP,
2603   ALTIVEC_BUILTIN_VCMPGTUB,
2604   ALTIVEC_BUILTIN_VCMPGTSB,
2605   ALTIVEC_BUILTIN_VCMPGTUH,
2606   ALTIVEC_BUILTIN_VCMPGTSH,
2607   ALTIVEC_BUILTIN_VCMPGTUW,
2608   ALTIVEC_BUILTIN_VCMPGTSW,
2609   ALTIVEC_BUILTIN_VCMPGTFP,
2610   ALTIVEC_BUILTIN_VEXPTEFP,
2611   ALTIVEC_BUILTIN_VLOGEFP,
2612   ALTIVEC_BUILTIN_VMADDFP,
2613   ALTIVEC_BUILTIN_VMAXUB,
2614   ALTIVEC_BUILTIN_VMAXSB,
2615   ALTIVEC_BUILTIN_VMAXUH,
2616   ALTIVEC_BUILTIN_VMAXSH,
2617   ALTIVEC_BUILTIN_VMAXUW,
2618   ALTIVEC_BUILTIN_VMAXSW,
2619   ALTIVEC_BUILTIN_VMAXFP,
2620   ALTIVEC_BUILTIN_VMHADDSHS,
2621   ALTIVEC_BUILTIN_VMHRADDSHS,
2622   ALTIVEC_BUILTIN_VMLADDUHM,
2623   ALTIVEC_BUILTIN_VMRGHB,
2624   ALTIVEC_BUILTIN_VMRGHH,
2625   ALTIVEC_BUILTIN_VMRGHW,
2626   ALTIVEC_BUILTIN_VMRGLB,
2627   ALTIVEC_BUILTIN_VMRGLH,
2628   ALTIVEC_BUILTIN_VMRGLW,
2629   ALTIVEC_BUILTIN_VMSUMUBM,
2630   ALTIVEC_BUILTIN_VMSUMMBM,
2631   ALTIVEC_BUILTIN_VMSUMUHM,
2632   ALTIVEC_BUILTIN_VMSUMSHM,
2633   ALTIVEC_BUILTIN_VMSUMUHS,
2634   ALTIVEC_BUILTIN_VMSUMSHS,
2635   ALTIVEC_BUILTIN_VMINUB,
2636   ALTIVEC_BUILTIN_VMINSB,
2637   ALTIVEC_BUILTIN_VMINUH,
2638   ALTIVEC_BUILTIN_VMINSH,
2639   ALTIVEC_BUILTIN_VMINUW,
2640   ALTIVEC_BUILTIN_VMINSW,
2641   ALTIVEC_BUILTIN_VMINFP,
2642   ALTIVEC_BUILTIN_VMULEUB,
2643   ALTIVEC_BUILTIN_VMULESB,
2644   ALTIVEC_BUILTIN_VMULEUH,
2645   ALTIVEC_BUILTIN_VMULESH,
2646   ALTIVEC_BUILTIN_VMULOUB,
2647   ALTIVEC_BUILTIN_VMULOSB,
2648   ALTIVEC_BUILTIN_VMULOUH,
2649   ALTIVEC_BUILTIN_VMULOSH,
2650   ALTIVEC_BUILTIN_VNMSUBFP,
2651   ALTIVEC_BUILTIN_VNOR,
2652   ALTIVEC_BUILTIN_VOR,
2653   ALTIVEC_BUILTIN_VSEL_4SI,
2654   ALTIVEC_BUILTIN_VSEL_4SF,
2655   ALTIVEC_BUILTIN_VSEL_8HI,
2656   ALTIVEC_BUILTIN_VSEL_16QI,
2657   ALTIVEC_BUILTIN_VPERM_4SI,
2658   ALTIVEC_BUILTIN_VPERM_4SF,
2659   ALTIVEC_BUILTIN_VPERM_8HI,
2660   ALTIVEC_BUILTIN_VPERM_16QI,
2661   ALTIVEC_BUILTIN_VPKUHUM,
2662   ALTIVEC_BUILTIN_VPKUWUM,
2663   ALTIVEC_BUILTIN_VPKPX,
2664   ALTIVEC_BUILTIN_VPKUHSS,
2665   ALTIVEC_BUILTIN_VPKSHSS,
2666   ALTIVEC_BUILTIN_VPKUWSS,
2667   ALTIVEC_BUILTIN_VPKSWSS,
2668   ALTIVEC_BUILTIN_VPKUHUS,
2669   ALTIVEC_BUILTIN_VPKSHUS,
2670   ALTIVEC_BUILTIN_VPKUWUS,
2671   ALTIVEC_BUILTIN_VPKSWUS,
2672   ALTIVEC_BUILTIN_VREFP,
2673   ALTIVEC_BUILTIN_VRFIM,
2674   ALTIVEC_BUILTIN_VRFIN,
2675   ALTIVEC_BUILTIN_VRFIP,
2676   ALTIVEC_BUILTIN_VRFIZ,
2677   ALTIVEC_BUILTIN_VRLB,
2678   ALTIVEC_BUILTIN_VRLH,
2679   ALTIVEC_BUILTIN_VRLW,
2680   ALTIVEC_BUILTIN_VRSQRTEFP,
2681   ALTIVEC_BUILTIN_VSLB,
2682   ALTIVEC_BUILTIN_VSLH,
2683   ALTIVEC_BUILTIN_VSLW,
2684   ALTIVEC_BUILTIN_VSL,
2685   ALTIVEC_BUILTIN_VSLO,
2686   ALTIVEC_BUILTIN_VSPLTB,
2687   ALTIVEC_BUILTIN_VSPLTH,
2688   ALTIVEC_BUILTIN_VSPLTW,
2689   ALTIVEC_BUILTIN_VSPLTISB,
2690   ALTIVEC_BUILTIN_VSPLTISH,
2691   ALTIVEC_BUILTIN_VSPLTISW,
2692   ALTIVEC_BUILTIN_VSRB,
2693   ALTIVEC_BUILTIN_VSRH,
2694   ALTIVEC_BUILTIN_VSRW,
2695   ALTIVEC_BUILTIN_VSRAB,
2696   ALTIVEC_BUILTIN_VSRAH,
2697   ALTIVEC_BUILTIN_VSRAW,
2698   ALTIVEC_BUILTIN_VSR,
2699   ALTIVEC_BUILTIN_VSRO,
2700   ALTIVEC_BUILTIN_VSUBUBM,
2701   ALTIVEC_BUILTIN_VSUBUHM,
2702   ALTIVEC_BUILTIN_VSUBUWM,
2703   ALTIVEC_BUILTIN_VSUBFP,
2704   ALTIVEC_BUILTIN_VSUBCUW,
2705   ALTIVEC_BUILTIN_VSUBUBS,
2706   ALTIVEC_BUILTIN_VSUBSBS,
2707   ALTIVEC_BUILTIN_VSUBUHS,
2708   ALTIVEC_BUILTIN_VSUBSHS,
2709   ALTIVEC_BUILTIN_VSUBUWS,
2710   ALTIVEC_BUILTIN_VSUBSWS,
2711   ALTIVEC_BUILTIN_VSUM4UBS,
2712   ALTIVEC_BUILTIN_VSUM4SBS,
2713   ALTIVEC_BUILTIN_VSUM4SHS,
2714   ALTIVEC_BUILTIN_VSUM2SWS,
2715   ALTIVEC_BUILTIN_VSUMSWS,
2716   ALTIVEC_BUILTIN_VXOR,
2717   ALTIVEC_BUILTIN_VSLDOI_16QI,
2718   ALTIVEC_BUILTIN_VSLDOI_8HI,
2719   ALTIVEC_BUILTIN_VSLDOI_4SI,
2720   ALTIVEC_BUILTIN_VSLDOI_4SF,
2721   ALTIVEC_BUILTIN_VUPKHSB,
2722   ALTIVEC_BUILTIN_VUPKHPX,
2723   ALTIVEC_BUILTIN_VUPKHSH,
2724   ALTIVEC_BUILTIN_VUPKLSB,
2725   ALTIVEC_BUILTIN_VUPKLPX,
2726   ALTIVEC_BUILTIN_VUPKLSH,
2727   ALTIVEC_BUILTIN_MTVSCR,
2728   ALTIVEC_BUILTIN_MFVSCR,
2729   ALTIVEC_BUILTIN_DSSALL,
2730   ALTIVEC_BUILTIN_DSS,
2731   ALTIVEC_BUILTIN_LVSL,
2732   ALTIVEC_BUILTIN_LVSR,
2733   ALTIVEC_BUILTIN_DSTT,
2734   ALTIVEC_BUILTIN_DSTST,
2735   ALTIVEC_BUILTIN_DSTSTT,
2736   ALTIVEC_BUILTIN_DST,
2737   ALTIVEC_BUILTIN_LVEBX,
2738   ALTIVEC_BUILTIN_LVEHX,
2739   ALTIVEC_BUILTIN_LVEWX,
2740   ALTIVEC_BUILTIN_LVXL,
2741   ALTIVEC_BUILTIN_LVX,
2742   ALTIVEC_BUILTIN_STVX,
2743   ALTIVEC_BUILTIN_STVEBX,
2744   ALTIVEC_BUILTIN_STVEHX,
2745   ALTIVEC_BUILTIN_STVEWX,
2746   ALTIVEC_BUILTIN_STVXL,
2747   ALTIVEC_BUILTIN_VCMPBFP_P,
2748   ALTIVEC_BUILTIN_VCMPEQFP_P,
2749   ALTIVEC_BUILTIN_VCMPEQUB_P,
2750   ALTIVEC_BUILTIN_VCMPEQUH_P,
2751   ALTIVEC_BUILTIN_VCMPEQUW_P,
2752   ALTIVEC_BUILTIN_VCMPGEFP_P,
2753   ALTIVEC_BUILTIN_VCMPGTFP_P,
2754   ALTIVEC_BUILTIN_VCMPGTSB_P,
2755   ALTIVEC_BUILTIN_VCMPGTSH_P,
2756   ALTIVEC_BUILTIN_VCMPGTSW_P,
2757   ALTIVEC_BUILTIN_VCMPGTUB_P,
2758   ALTIVEC_BUILTIN_VCMPGTUH_P,
2759   ALTIVEC_BUILTIN_VCMPGTUW_P,
2760   ALTIVEC_BUILTIN_ABSS_V4SI,
2761   ALTIVEC_BUILTIN_ABSS_V8HI,
2762   ALTIVEC_BUILTIN_ABSS_V16QI,
2763   ALTIVEC_BUILTIN_ABS_V4SI,
2764   ALTIVEC_BUILTIN_ABS_V4SF,
2765   ALTIVEC_BUILTIN_ABS_V8HI,
2766   ALTIVEC_BUILTIN_ABS_V16QI,
2767   ALTIVEC_BUILTIN_COMPILETIME_ERROR,
2768   ALTIVEC_BUILTIN_MASK_FOR_LOAD,
2769   ALTIVEC_BUILTIN_MASK_FOR_STORE,
2770
2771   /* SPE builtins.  */
2772   SPE_BUILTIN_EVADDW,
2773   SPE_BUILTIN_EVAND,
2774   SPE_BUILTIN_EVANDC,
2775   SPE_BUILTIN_EVDIVWS,
2776   SPE_BUILTIN_EVDIVWU,
2777   SPE_BUILTIN_EVEQV,
2778   SPE_BUILTIN_EVFSADD,
2779   SPE_BUILTIN_EVFSDIV,
2780   SPE_BUILTIN_EVFSMUL,
2781   SPE_BUILTIN_EVFSSUB,
2782   SPE_BUILTIN_EVLDDX,
2783   SPE_BUILTIN_EVLDHX,
2784   SPE_BUILTIN_EVLDWX,
2785   SPE_BUILTIN_EVLHHESPLATX,
2786   SPE_BUILTIN_EVLHHOSSPLATX,
2787   SPE_BUILTIN_EVLHHOUSPLATX,
2788   SPE_BUILTIN_EVLWHEX,
2789   SPE_BUILTIN_EVLWHOSX,
2790   SPE_BUILTIN_EVLWHOUX,
2791   SPE_BUILTIN_EVLWHSPLATX,
2792   SPE_BUILTIN_EVLWWSPLATX,
2793   SPE_BUILTIN_EVMERGEHI,
2794   SPE_BUILTIN_EVMERGEHILO,
2795   SPE_BUILTIN_EVMERGELO,
2796   SPE_BUILTIN_EVMERGELOHI,
2797   SPE_BUILTIN_EVMHEGSMFAA,
2798   SPE_BUILTIN_EVMHEGSMFAN,
2799   SPE_BUILTIN_EVMHEGSMIAA,
2800   SPE_BUILTIN_EVMHEGSMIAN,
2801   SPE_BUILTIN_EVMHEGUMIAA,
2802   SPE_BUILTIN_EVMHEGUMIAN,
2803   SPE_BUILTIN_EVMHESMF,
2804   SPE_BUILTIN_EVMHESMFA,
2805   SPE_BUILTIN_EVMHESMFAAW,
2806   SPE_BUILTIN_EVMHESMFANW,
2807   SPE_BUILTIN_EVMHESMI,
2808   SPE_BUILTIN_EVMHESMIA,
2809   SPE_BUILTIN_EVMHESMIAAW,
2810   SPE_BUILTIN_EVMHESMIANW,
2811   SPE_BUILTIN_EVMHESSF,
2812   SPE_BUILTIN_EVMHESSFA,
2813   SPE_BUILTIN_EVMHESSFAAW,
2814   SPE_BUILTIN_EVMHESSFANW,
2815   SPE_BUILTIN_EVMHESSIAAW,
2816   SPE_BUILTIN_EVMHESSIANW,
2817   SPE_BUILTIN_EVMHEUMI,
2818   SPE_BUILTIN_EVMHEUMIA,
2819   SPE_BUILTIN_EVMHEUMIAAW,
2820   SPE_BUILTIN_EVMHEUMIANW,
2821   SPE_BUILTIN_EVMHEUSIAAW,
2822   SPE_BUILTIN_EVMHEUSIANW,
2823   SPE_BUILTIN_EVMHOGSMFAA,
2824   SPE_BUILTIN_EVMHOGSMFAN,
2825   SPE_BUILTIN_EVMHOGSMIAA,
2826   SPE_BUILTIN_EVMHOGSMIAN,
2827   SPE_BUILTIN_EVMHOGUMIAA,
2828   SPE_BUILTIN_EVMHOGUMIAN,
2829   SPE_BUILTIN_EVMHOSMF,
2830   SPE_BUILTIN_EVMHOSMFA,
2831   SPE_BUILTIN_EVMHOSMFAAW,
2832   SPE_BUILTIN_EVMHOSMFANW,
2833   SPE_BUILTIN_EVMHOSMI,
2834   SPE_BUILTIN_EVMHOSMIA,
2835   SPE_BUILTIN_EVMHOSMIAAW,
2836   SPE_BUILTIN_EVMHOSMIANW,
2837   SPE_BUILTIN_EVMHOSSF,
2838   SPE_BUILTIN_EVMHOSSFA,
2839   SPE_BUILTIN_EVMHOSSFAAW,
2840   SPE_BUILTIN_EVMHOSSFANW,
2841   SPE_BUILTIN_EVMHOSSIAAW,
2842   SPE_BUILTIN_EVMHOSSIANW,
2843   SPE_BUILTIN_EVMHOUMI,
2844   SPE_BUILTIN_EVMHOUMIA,
2845   SPE_BUILTIN_EVMHOUMIAAW,
2846   SPE_BUILTIN_EVMHOUMIANW,
2847   SPE_BUILTIN_EVMHOUSIAAW,
2848   SPE_BUILTIN_EVMHOUSIANW,
2849   SPE_BUILTIN_EVMWHSMF,
2850   SPE_BUILTIN_EVMWHSMFA,
2851   SPE_BUILTIN_EVMWHSMI,
2852   SPE_BUILTIN_EVMWHSMIA,
2853   SPE_BUILTIN_EVMWHSSF,
2854   SPE_BUILTIN_EVMWHSSFA,
2855   SPE_BUILTIN_EVMWHUMI,
2856   SPE_BUILTIN_EVMWHUMIA,
2857   SPE_BUILTIN_EVMWLSMIAAW,
2858   SPE_BUILTIN_EVMWLSMIANW,
2859   SPE_BUILTIN_EVMWLSSIAAW,
2860   SPE_BUILTIN_EVMWLSSIANW,
2861   SPE_BUILTIN_EVMWLUMI,
2862   SPE_BUILTIN_EVMWLUMIA,
2863   SPE_BUILTIN_EVMWLUMIAAW,
2864   SPE_BUILTIN_EVMWLUMIANW,
2865   SPE_BUILTIN_EVMWLUSIAAW,
2866   SPE_BUILTIN_EVMWLUSIANW,
2867   SPE_BUILTIN_EVMWSMF,
2868   SPE_BUILTIN_EVMWSMFA,
2869   SPE_BUILTIN_EVMWSMFAA,
2870   SPE_BUILTIN_EVMWSMFAN,
2871   SPE_BUILTIN_EVMWSMI,
2872   SPE_BUILTIN_EVMWSMIA,
2873   SPE_BUILTIN_EVMWSMIAA,
2874   SPE_BUILTIN_EVMWSMIAN,
2875   SPE_BUILTIN_EVMWHSSFAA,
2876   SPE_BUILTIN_EVMWSSF,
2877   SPE_BUILTIN_EVMWSSFA,
2878   SPE_BUILTIN_EVMWSSFAA,
2879   SPE_BUILTIN_EVMWSSFAN,
2880   SPE_BUILTIN_EVMWUMI,
2881   SPE_BUILTIN_EVMWUMIA,
2882   SPE_BUILTIN_EVMWUMIAA,
2883   SPE_BUILTIN_EVMWUMIAN,
2884   SPE_BUILTIN_EVNAND,
2885   SPE_BUILTIN_EVNOR,
2886   SPE_BUILTIN_EVOR,
2887   SPE_BUILTIN_EVORC,
2888   SPE_BUILTIN_EVRLW,
2889   SPE_BUILTIN_EVSLW,
2890   SPE_BUILTIN_EVSRWS,
2891   SPE_BUILTIN_EVSRWU,
2892   SPE_BUILTIN_EVSTDDX,
2893   SPE_BUILTIN_EVSTDHX,
2894   SPE_BUILTIN_EVSTDWX,
2895   SPE_BUILTIN_EVSTWHEX,
2896   SPE_BUILTIN_EVSTWHOX,
2897   SPE_BUILTIN_EVSTWWEX,
2898   SPE_BUILTIN_EVSTWWOX,
2899   SPE_BUILTIN_EVSUBFW,
2900   SPE_BUILTIN_EVXOR,
2901   SPE_BUILTIN_EVABS,
2902   SPE_BUILTIN_EVADDSMIAAW,
2903   SPE_BUILTIN_EVADDSSIAAW,
2904   SPE_BUILTIN_EVADDUMIAAW,
2905   SPE_BUILTIN_EVADDUSIAAW,
2906   SPE_BUILTIN_EVCNTLSW,
2907   SPE_BUILTIN_EVCNTLZW,
2908   SPE_BUILTIN_EVEXTSB,
2909   SPE_BUILTIN_EVEXTSH,
2910   SPE_BUILTIN_EVFSABS,
2911   SPE_BUILTIN_EVFSCFSF,
2912   SPE_BUILTIN_EVFSCFSI,
2913   SPE_BUILTIN_EVFSCFUF,
2914   SPE_BUILTIN_EVFSCFUI,
2915   SPE_BUILTIN_EVFSCTSF,
2916   SPE_BUILTIN_EVFSCTSI,
2917   SPE_BUILTIN_EVFSCTSIZ,
2918   SPE_BUILTIN_EVFSCTUF,
2919   SPE_BUILTIN_EVFSCTUI,
2920   SPE_BUILTIN_EVFSCTUIZ,
2921   SPE_BUILTIN_EVFSNABS,
2922   SPE_BUILTIN_EVFSNEG,
2923   SPE_BUILTIN_EVMRA,
2924   SPE_BUILTIN_EVNEG,
2925   SPE_BUILTIN_EVRNDW,
2926   SPE_BUILTIN_EVSUBFSMIAAW,
2927   SPE_BUILTIN_EVSUBFSSIAAW,
2928   SPE_BUILTIN_EVSUBFUMIAAW,
2929   SPE_BUILTIN_EVSUBFUSIAAW,
2930   SPE_BUILTIN_EVADDIW,
2931   SPE_BUILTIN_EVLDD,
2932   SPE_BUILTIN_EVLDH,
2933   SPE_BUILTIN_EVLDW,
2934   SPE_BUILTIN_EVLHHESPLAT,
2935   SPE_BUILTIN_EVLHHOSSPLAT,
2936   SPE_BUILTIN_EVLHHOUSPLAT,
2937   SPE_BUILTIN_EVLWHE,
2938   SPE_BUILTIN_EVLWHOS,
2939   SPE_BUILTIN_EVLWHOU,
2940   SPE_BUILTIN_EVLWHSPLAT,
2941   SPE_BUILTIN_EVLWWSPLAT,
2942   SPE_BUILTIN_EVRLWI,
2943   SPE_BUILTIN_EVSLWI,
2944   SPE_BUILTIN_EVSRWIS,
2945   SPE_BUILTIN_EVSRWIU,
2946   SPE_BUILTIN_EVSTDD,
2947   SPE_BUILTIN_EVSTDH,
2948   SPE_BUILTIN_EVSTDW,
2949   SPE_BUILTIN_EVSTWHE,
2950   SPE_BUILTIN_EVSTWHO,
2951   SPE_BUILTIN_EVSTWWE,
2952   SPE_BUILTIN_EVSTWWO,
2953   SPE_BUILTIN_EVSUBIFW,
2954
2955   /* Compares.  */
2956   SPE_BUILTIN_EVCMPEQ,
2957   SPE_BUILTIN_EVCMPGTS,
2958   SPE_BUILTIN_EVCMPGTU,
2959   SPE_BUILTIN_EVCMPLTS,
2960   SPE_BUILTIN_EVCMPLTU,
2961   SPE_BUILTIN_EVFSCMPEQ,
2962   SPE_BUILTIN_EVFSCMPGT,
2963   SPE_BUILTIN_EVFSCMPLT,
2964   SPE_BUILTIN_EVFSTSTEQ,
2965   SPE_BUILTIN_EVFSTSTGT,
2966   SPE_BUILTIN_EVFSTSTLT,
2967
2968   /* EVSEL compares.  */
2969   SPE_BUILTIN_EVSEL_CMPEQ,
2970   SPE_BUILTIN_EVSEL_CMPGTS,
2971   SPE_BUILTIN_EVSEL_CMPGTU,
2972   SPE_BUILTIN_EVSEL_CMPLTS,
2973   SPE_BUILTIN_EVSEL_CMPLTU,
2974   SPE_BUILTIN_EVSEL_FSCMPEQ,
2975   SPE_BUILTIN_EVSEL_FSCMPGT,
2976   SPE_BUILTIN_EVSEL_FSCMPLT,
2977   SPE_BUILTIN_EVSEL_FSTSTEQ,
2978   SPE_BUILTIN_EVSEL_FSTSTGT,
2979   SPE_BUILTIN_EVSEL_FSTSTLT,
2980
2981   SPE_BUILTIN_EVSPLATFI,
2982   SPE_BUILTIN_EVSPLATI,
2983   SPE_BUILTIN_EVMWHSSMAA,
2984   SPE_BUILTIN_EVMWHSMFAA,
2985   SPE_BUILTIN_EVMWHSMIAA,
2986   SPE_BUILTIN_EVMWHUSIAA,
2987   SPE_BUILTIN_EVMWHUMIAA,
2988   SPE_BUILTIN_EVMWHSSFAN,
2989   SPE_BUILTIN_EVMWHSSIAN,
2990   SPE_BUILTIN_EVMWHSMFAN,
2991   SPE_BUILTIN_EVMWHSMIAN,
2992   SPE_BUILTIN_EVMWHUSIAN,
2993   SPE_BUILTIN_EVMWHUMIAN,
2994   SPE_BUILTIN_EVMWHGSSFAA,
2995   SPE_BUILTIN_EVMWHGSMFAA,
2996   SPE_BUILTIN_EVMWHGSMIAA,
2997   SPE_BUILTIN_EVMWHGUMIAA,
2998   SPE_BUILTIN_EVMWHGSSFAN,
2999   SPE_BUILTIN_EVMWHGSMFAN,
3000   SPE_BUILTIN_EVMWHGSMIAN,
3001   SPE_BUILTIN_EVMWHGUMIAN,
3002   SPE_BUILTIN_MTSPEFSCR,
3003   SPE_BUILTIN_MFSPEFSCR,
3004   SPE_BUILTIN_BRINC
3005 };