OSDN Git Service

* doc/invoke.texi: Delete mcmodel=medium from powerpc options.
[pf3gnuchains/gcc-fork.git] / gcc / config / rs6000 / rs6000.h
1 /* Definitions of target machine for GNU compiler, for IBM RS/6000.
2    Copyright (C) 1992, 1993, 1994, 1995, 1996, 1997, 1998, 1999,
3    2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008, 2009
4    Free Software Foundation, Inc.
5    Contributed by Richard Kenner (kenner@vlsi1.ultra.nyu.edu)
6
7    This file is part of GCC.
8
9    GCC is free software; you can redistribute it and/or modify it
10    under the terms of the GNU General Public License as published
11    by the Free Software Foundation; either version 3, or (at your
12    option) any later version.
13
14    GCC is distributed in the hope that it will be useful, but WITHOUT
15    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
16    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
17    License for more details.
18
19    Under Section 7 of GPL version 3, you are granted additional
20    permissions described in the GCC Runtime Library Exception, version
21    3.1, as published by the Free Software Foundation.
22
23    You should have received a copy of the GNU General Public License and
24    a copy of the GCC Runtime Library Exception along with this program;
25    see the files COPYING3 and COPYING.RUNTIME respectively.  If not, see
26    <http://www.gnu.org/licenses/>.  */
27
28 /* Note that some other tm.h files include this one and then override
29    many of the definitions.  */
30
31 /* Definitions for the object file format.  These are set at
32    compile-time.  */
33
34 #define OBJECT_XCOFF 1
35 #define OBJECT_ELF 2
36 #define OBJECT_PEF 3
37 #define OBJECT_MACHO 4
38
39 #define TARGET_ELF (TARGET_OBJECT_FORMAT == OBJECT_ELF)
40 #define TARGET_XCOFF (TARGET_OBJECT_FORMAT == OBJECT_XCOFF)
41 #define TARGET_MACOS (TARGET_OBJECT_FORMAT == OBJECT_PEF)
42 #define TARGET_MACHO (TARGET_OBJECT_FORMAT == OBJECT_MACHO)
43
44 #ifndef TARGET_AIX
45 #define TARGET_AIX 0
46 #endif
47
48 /* Control whether function entry points use a "dot" symbol when
49    ABI_AIX.  */
50 #define DOT_SYMBOLS 1
51
52 /* Default string to use for cpu if not specified.  */
53 #ifndef TARGET_CPU_DEFAULT
54 #define TARGET_CPU_DEFAULT ((char *)0)
55 #endif
56
57 /* If configured for PPC405, support PPC405CR Erratum77.  */
58 #ifdef CONFIG_PPC405CR
59 #define PPC405_ERRATUM77 (rs6000_cpu == PROCESSOR_PPC405)
60 #else
61 #define PPC405_ERRATUM77 0
62 #endif
63
64 #ifndef TARGET_PAIRED_FLOAT
65 #define TARGET_PAIRED_FLOAT 0
66 #endif
67
68 #ifdef HAVE_AS_POPCNTB
69 #define ASM_CPU_POWER5_SPEC "-mpower5"
70 #else
71 #define ASM_CPU_POWER5_SPEC "-mpower4"
72 #endif
73
74 #ifdef HAVE_AS_DFP
75 #define ASM_CPU_POWER6_SPEC "-mpower6 -maltivec"
76 #else
77 #define ASM_CPU_POWER6_SPEC "-mpower4 -maltivec"
78 #endif
79
80 #ifdef HAVE_AS_POPCNTD
81 #define ASM_CPU_POWER7_SPEC "-mpower7"
82 #else
83 #define ASM_CPU_POWER7_SPEC "-mpower4 -maltivec"
84 #endif
85
86 #ifdef HAVE_AS_DCI
87 #define ASM_CPU_476_SPEC "-m476"
88 #else
89 #define ASM_CPU_476_SPEC "-mpower4"
90 #endif
91
92 /* Common ASM definitions used by ASM_SPEC among the various targets for
93    handling -mcpu=xxx switches.  There is a parallel list in driver-rs6000.c to
94    provide the default assembler options if the user uses -mcpu=native, so if
95    you make changes here, make them also there.  */
96 #define ASM_CPU_SPEC \
97 "%{!mcpu*: \
98   %{mpower: %{!mpower2: -mpwr}} \
99   %{mpower2: -mpwrx} \
100   %{mpowerpc64*: -mppc64} \
101   %{!mpowerpc64*: %{mpowerpc*: -mppc}} \
102   %{mno-power: %{!mpowerpc*: -mcom}} \
103   %{!mno-power: %{!mpower*: %(asm_default)}}} \
104 %{mcpu=native: %(asm_cpu_native)} \
105 %{mcpu=common: -mcom} \
106 %{mcpu=cell: -mcell} \
107 %{mcpu=power: -mpwr} \
108 %{mcpu=power2: -mpwrx} \
109 %{mcpu=power3: -mppc64} \
110 %{mcpu=power4: -mpower4} \
111 %{mcpu=power5: %(asm_cpu_power5)} \
112 %{mcpu=power5+: %(asm_cpu_power5)} \
113 %{mcpu=power6: %(asm_cpu_power6) -maltivec} \
114 %{mcpu=power6x: %(asm_cpu_power6) -maltivec} \
115 %{mcpu=power7: %(asm_cpu_power7)} \
116 %{mcpu=a2: -ma2} \
117 %{mcpu=powerpc: -mppc} \
118 %{mcpu=rios: -mpwr} \
119 %{mcpu=rios1: -mpwr} \
120 %{mcpu=rios2: -mpwrx} \
121 %{mcpu=rsc: -mpwr} \
122 %{mcpu=rsc1: -mpwr} \
123 %{mcpu=rs64a: -mppc64} \
124 %{mcpu=401: -mppc} \
125 %{mcpu=403: -m403} \
126 %{mcpu=405: -m405} \
127 %{mcpu=405fp: -m405} \
128 %{mcpu=440: -m440} \
129 %{mcpu=440fp: -m440} \
130 %{mcpu=464: -m440} \
131 %{mcpu=464fp: -m440} \
132 %{mcpu=476: %(asm_cpu_476)} \
133 %{mcpu=476fp: %(asm_cpu_476)} \
134 %{mcpu=505: -mppc} \
135 %{mcpu=601: -m601} \
136 %{mcpu=602: -mppc} \
137 %{mcpu=603: -mppc} \
138 %{mcpu=603e: -mppc} \
139 %{mcpu=ec603e: -mppc} \
140 %{mcpu=604: -mppc} \
141 %{mcpu=604e: -mppc} \
142 %{mcpu=620: -mppc64} \
143 %{mcpu=630: -mppc64} \
144 %{mcpu=740: -mppc} \
145 %{mcpu=750: -mppc} \
146 %{mcpu=G3: -mppc} \
147 %{mcpu=7400: -mppc -maltivec} \
148 %{mcpu=7450: -mppc -maltivec} \
149 %{mcpu=G4: -mppc -maltivec} \
150 %{mcpu=801: -mppc} \
151 %{mcpu=821: -mppc} \
152 %{mcpu=823: -mppc} \
153 %{mcpu=860: -mppc} \
154 %{mcpu=970: -mpower4 -maltivec} \
155 %{mcpu=G5: -mpower4 -maltivec} \
156 %{mcpu=8540: -me500} \
157 %{mcpu=8548: -me500} \
158 %{mcpu=e300c2: -me300} \
159 %{mcpu=e300c3: -me300} \
160 %{mcpu=e500mc: -me500mc} \
161 %{mcpu=e500mc64: -me500mc64} \
162 %{maltivec: -maltivec} \
163 -many"
164
165 #define CPP_DEFAULT_SPEC ""
166
167 #define ASM_DEFAULT_SPEC ""
168
169 /* This macro defines names of additional specifications to put in the specs
170    that can be used in various specifications like CC1_SPEC.  Its definition
171    is an initializer with a subgrouping for each command option.
172
173    Each subgrouping contains a string constant, that defines the
174    specification name, and a string constant that used by the GCC driver
175    program.
176
177    Do not define this macro if it does not need to do anything.  */
178
179 #define SUBTARGET_EXTRA_SPECS
180
181 #define EXTRA_SPECS                                                     \
182   { "cpp_default",              CPP_DEFAULT_SPEC },                     \
183   { "asm_cpu",                  ASM_CPU_SPEC },                         \
184   { "asm_cpu_native",           ASM_CPU_NATIVE_SPEC },                  \
185   { "asm_default",              ASM_DEFAULT_SPEC },                     \
186   { "cc1_cpu",                  CC1_CPU_SPEC },                         \
187   { "asm_cpu_power5",           ASM_CPU_POWER5_SPEC },                  \
188   { "asm_cpu_power6",           ASM_CPU_POWER6_SPEC },                  \
189   { "asm_cpu_power7",           ASM_CPU_POWER7_SPEC },                  \
190   { "asm_cpu_476",              ASM_CPU_476_SPEC },                     \
191   SUBTARGET_EXTRA_SPECS
192
193 /* -mcpu=native handling only makes sense with compiler running on
194    an PowerPC chip.  If changing this condition, also change
195    the condition in driver-rs6000.c.  */
196 #if defined(__powerpc__) || defined(__POWERPC__) || defined(_AIX)
197 /* In driver-rs6000.c.  */
198 extern const char *host_detect_local_cpu (int argc, const char **argv);
199 #define EXTRA_SPEC_FUNCTIONS \
200   { "local_cpu_detect", host_detect_local_cpu },
201 #define HAVE_LOCAL_CPU_DETECT
202 #define ASM_CPU_NATIVE_SPEC "%:local_cpu_detect(asm)"
203
204 #else
205 #define ASM_CPU_NATIVE_SPEC "%(asm_default)"
206 #endif
207
208 #ifndef CC1_CPU_SPEC
209 #ifdef HAVE_LOCAL_CPU_DETECT
210 #define CC1_CPU_SPEC \
211 "%{mcpu=native:%<mcpu=native %:local_cpu_detect(cpu)} \
212  %{mtune=native:%<mtune=native %:local_cpu_detect(tune)}"
213 #else
214 #define CC1_CPU_SPEC ""
215 #endif
216 #endif
217
218 /* Architecture type.  */
219
220 /* Define TARGET_MFCRF if the target assembler does not support the
221    optional field operand for mfcr.  */
222
223 #ifndef HAVE_AS_MFCRF
224 #undef  TARGET_MFCRF
225 #define TARGET_MFCRF 0
226 #endif
227
228 /* Define TARGET_POPCNTB if the target assembler does not support the
229    popcount byte instruction.  */
230
231 #ifndef HAVE_AS_POPCNTB
232 #undef  TARGET_POPCNTB
233 #define TARGET_POPCNTB 0
234 #endif
235
236 /* Define TARGET_FPRND if the target assembler does not support the
237    fp rounding instructions.  */
238
239 #ifndef HAVE_AS_FPRND
240 #undef  TARGET_FPRND
241 #define TARGET_FPRND 0
242 #endif
243
244 /* Define TARGET_CMPB if the target assembler does not support the
245    cmpb instruction.  */
246
247 #ifndef HAVE_AS_CMPB
248 #undef  TARGET_CMPB
249 #define TARGET_CMPB 0
250 #endif
251
252 /* Define TARGET_MFPGPR if the target assembler does not support the
253    mffpr and mftgpr instructions. */
254
255 #ifndef HAVE_AS_MFPGPR
256 #undef  TARGET_MFPGPR
257 #define TARGET_MFPGPR 0
258 #endif
259
260 /* Define TARGET_DFP if the target assembler does not support decimal
261    floating point instructions.  */
262 #ifndef HAVE_AS_DFP
263 #undef  TARGET_DFP
264 #define TARGET_DFP 0
265 #endif
266
267 /* Define TARGET_POPCNTD if the target assembler does not support the
268    popcount word and double word instructions.  */
269
270 #ifndef HAVE_AS_POPCNTD
271 #undef  TARGET_POPCNTD
272 #define TARGET_POPCNTD 0
273 #endif
274
275 /* Define TARGET_LWSYNC_INSTRUCTION if the assembler knows about lwsync.  If
276    not, generate the lwsync code as an integer constant.  */
277 #ifdef HAVE_AS_LWSYNC
278 #define TARGET_LWSYNC_INSTRUCTION 1
279 #else
280 #define TARGET_LWSYNC_INSTRUCTION 0
281 #endif
282
283 /* Define TARGET_TLS_MARKERS if the target assembler does not support
284    arg markers for __tls_get_addr calls.  */
285 #ifndef HAVE_AS_TLS_MARKERS
286 #undef  TARGET_TLS_MARKERS
287 #define TARGET_TLS_MARKERS 0
288 #else
289 #define TARGET_TLS_MARKERS tls_markers
290 #endif
291
292 #ifndef TARGET_SECURE_PLT
293 #define TARGET_SECURE_PLT 0
294 #endif
295
296 /* Code model for 64-bit linux.
297    small: 16-bit toc offsets.
298    large: 32-bit toc offsets.  */
299 enum rs6000_cmodel {
300   CMODEL_SMALL,
301   CMODEL_LARGE
302 };
303
304 #ifndef TARGET_CMODEL
305 #define TARGET_CMODEL CMODEL_SMALL
306 #endif
307
308 #define TARGET_32BIT            (! TARGET_64BIT)
309
310 #ifndef HAVE_AS_TLS
311 #define HAVE_AS_TLS 0
312 #endif
313
314 /* Return 1 for a symbol ref for a thread-local storage symbol.  */
315 #define RS6000_SYMBOL_REF_TLS_P(RTX) \
316   (GET_CODE (RTX) == SYMBOL_REF && SYMBOL_REF_TLS_MODEL (RTX) != 0)
317
318 #ifdef IN_LIBGCC2
319 /* For libgcc2 we make sure this is a compile time constant */
320 #if defined (__64BIT__) || defined (__powerpc64__) || defined (__ppc64__)
321 #undef TARGET_POWERPC64
322 #define TARGET_POWERPC64        1
323 #else
324 #undef TARGET_POWERPC64
325 #define TARGET_POWERPC64        0
326 #endif
327 #else
328     /* The option machinery will define this.  */
329 #endif
330
331 #define TARGET_DEFAULT (MASK_POWER | MASK_MULTIPLE | MASK_STRING)
332
333 /* Processor type.  Order must match cpu attribute in MD file.  */
334 enum processor_type
335  {
336    PROCESSOR_RIOS1,
337    PROCESSOR_RIOS2,
338    PROCESSOR_RS64A,
339    PROCESSOR_MPCCORE,
340    PROCESSOR_PPC403,
341    PROCESSOR_PPC405,
342    PROCESSOR_PPC440,
343    PROCESSOR_PPC476,
344    PROCESSOR_PPC601,
345    PROCESSOR_PPC603,
346    PROCESSOR_PPC604,
347    PROCESSOR_PPC604e,
348    PROCESSOR_PPC620,
349    PROCESSOR_PPC630,
350    PROCESSOR_PPC750,
351    PROCESSOR_PPC7400,
352    PROCESSOR_PPC7450,
353    PROCESSOR_PPC8540,
354    PROCESSOR_PPCE300C2,
355    PROCESSOR_PPCE300C3,
356    PROCESSOR_PPCE500MC,
357    PROCESSOR_PPCE500MC64,
358    PROCESSOR_POWER4,
359    PROCESSOR_POWER5,
360    PROCESSOR_POWER6,
361    PROCESSOR_POWER7,
362    PROCESSOR_CELL,
363    PROCESSOR_PPCA2
364 };
365
366 /* FPU operations supported. 
367    Each use of TARGET_SINGLE_FLOAT or TARGET_DOUBLE_FLOAT must 
368    also test TARGET_HARD_FLOAT.  */
369 #define TARGET_SINGLE_FLOAT 1
370 #define TARGET_DOUBLE_FLOAT 1
371 #define TARGET_SINGLE_FPU   0
372 #define TARGET_SIMPLE_FPU   0
373 #define TARGET_XILINX_FPU   0
374
375 extern enum processor_type rs6000_cpu;
376
377 /* Recast the processor type to the cpu attribute.  */
378 #define rs6000_cpu_attr ((enum attr_cpu)rs6000_cpu)
379
380 /* Define generic processor types based upon current deployment.  */
381 #define PROCESSOR_COMMON    PROCESSOR_PPC601
382 #define PROCESSOR_POWER     PROCESSOR_RIOS1
383 #define PROCESSOR_POWERPC   PROCESSOR_PPC604
384 #define PROCESSOR_POWERPC64 PROCESSOR_RS64A
385
386 /* Define the default processor.  This is overridden by other tm.h files.  */
387 #define PROCESSOR_DEFAULT   PROCESSOR_RIOS1
388 #define PROCESSOR_DEFAULT64 PROCESSOR_RS64A
389
390 /* FP processor type.  */
391 enum fpu_type_t
392 {
393         FPU_NONE,               /* No FPU */
394         FPU_SF_LITE,            /* Limited Single Precision FPU */
395         FPU_DF_LITE,            /* Limited Double Precision FPU */
396         FPU_SF_FULL,            /* Full Single Precision FPU */
397         FPU_DF_FULL             /* Full Double Single Precision FPU */
398 };
399
400 extern enum fpu_type_t fpu_type;
401
402 /* Specify the dialect of assembler to use.  New mnemonics is dialect one
403    and the old mnemonics are dialect zero.  */
404 #define ASSEMBLER_DIALECT (TARGET_NEW_MNEMONICS ? 1 : 0)
405
406 /* Types of costly dependences.  */
407 enum rs6000_dependence_cost
408  {
409    max_dep_latency = 1000,
410    no_dep_costly,
411    all_deps_costly,
412    true_store_to_load_dep_costly,
413    store_to_load_dep_costly
414  };
415
416 /* Types of nop insertion schemes in sched target hook sched_finish.  */
417 enum rs6000_nop_insertion
418   {
419     sched_finish_regroup_exact = 1000,
420     sched_finish_pad_groups,
421     sched_finish_none
422   };
423
424 /* Dispatch group termination caused by an insn.  */
425 enum group_termination
426   {
427     current_group,
428     previous_group
429   };
430
431 /* rs6000_select[0] is reserved for the default cpu defined via --with-cpu */
432 struct rs6000_cpu_select
433 {
434   const char *string;
435   const char *name;
436   int set_tune_p;
437   int set_arch_p;
438 };
439
440 extern struct rs6000_cpu_select rs6000_select[];
441
442 /* Debug support */
443 extern const char *rs6000_debug_name;   /* Name for -mdebug-xxxx option */
444 extern int rs6000_debug_stack;          /* debug stack applications */
445 extern int rs6000_debug_arg;            /* debug argument handling */
446 extern int rs6000_debug_reg;            /* debug register handling */
447 extern int rs6000_debug_addr;           /* debug memory addressing */
448 extern int rs6000_debug_cost;           /* debug rtx_costs */
449
450 #define TARGET_DEBUG_STACK      rs6000_debug_stack
451 #define TARGET_DEBUG_ARG        rs6000_debug_arg
452 #define TARGET_DEBUG_REG        rs6000_debug_reg
453 #define TARGET_DEBUG_ADDR       rs6000_debug_addr
454 #define TARGET_DEBUG_COST       rs6000_debug_cost
455
456 extern const char *rs6000_traceback_name; /* Type of traceback table.  */
457
458 /* These are separate from target_flags because we've run out of bits
459    there.  */
460 extern int rs6000_long_double_type_size;
461 extern int rs6000_ieeequad;
462 extern int rs6000_altivec_abi;
463 extern int rs6000_spe_abi;
464 extern int rs6000_spe;
465 extern int rs6000_float_gprs;
466 extern int rs6000_alignment_flags;
467 extern const char *rs6000_sched_insert_nops_str;
468 extern enum rs6000_nop_insertion rs6000_sched_insert_nops;
469 extern int rs6000_xilinx_fpu;
470
471 /* Describe which vector unit to use for a given machine mode.  */
472 enum rs6000_vector {
473   VECTOR_NONE,                  /* Type is not  a vector or not supported */
474   VECTOR_ALTIVEC,               /* Use altivec for vector processing */
475   VECTOR_VSX,                   /* Use VSX for vector processing */
476   VECTOR_PAIRED,                /* Use paired floating point for vectors */
477   VECTOR_SPE,                   /* Use SPE for vector processing */
478   VECTOR_OTHER                  /* Some other vector unit */
479 };
480
481 extern enum rs6000_vector rs6000_vector_unit[];
482
483 #define VECTOR_UNIT_NONE_P(MODE)                        \
484   (rs6000_vector_unit[(MODE)] == VECTOR_NONE)
485
486 #define VECTOR_UNIT_VSX_P(MODE)                         \
487   (rs6000_vector_unit[(MODE)] == VECTOR_VSX)
488
489 #define VECTOR_UNIT_ALTIVEC_P(MODE)                     \
490   (rs6000_vector_unit[(MODE)] == VECTOR_ALTIVEC)
491
492 #define VECTOR_UNIT_ALTIVEC_OR_VSX_P(MODE)              \
493   (rs6000_vector_unit[(MODE)] == VECTOR_ALTIVEC         \
494    || rs6000_vector_unit[(MODE)] == VECTOR_VSX)
495
496 /* Describe whether to use VSX loads or Altivec loads.  For now, just use the
497    same unit as the vector unit we are using, but we may want to migrate to
498    using VSX style loads even for types handled by altivec.  */
499 extern enum rs6000_vector rs6000_vector_mem[];
500
501 #define VECTOR_MEM_NONE_P(MODE)                         \
502   (rs6000_vector_mem[(MODE)] == VECTOR_NONE)
503
504 #define VECTOR_MEM_VSX_P(MODE)                          \
505   (rs6000_vector_mem[(MODE)] == VECTOR_VSX)
506
507 #define VECTOR_MEM_ALTIVEC_P(MODE)                      \
508   (rs6000_vector_mem[(MODE)] == VECTOR_ALTIVEC)
509
510 #define VECTOR_MEM_ALTIVEC_OR_VSX_P(MODE)               \
511   (rs6000_vector_mem[(MODE)] == VECTOR_ALTIVEC  \
512    || rs6000_vector_mem[(MODE)] == VECTOR_VSX)
513
514 /* Return the alignment of a given vector type, which is set based on the
515    vector unit use.  VSX for instance can load 32 or 64 bit aligned words
516    without problems, while Altivec requires 128-bit aligned vectors.  */
517 extern int rs6000_vector_align[];
518
519 #define VECTOR_ALIGN(MODE)                                              \
520   ((rs6000_vector_align[(MODE)] != 0)                                   \
521    ? rs6000_vector_align[(MODE)]                                        \
522    : (int)GET_MODE_BITSIZE ((MODE)))
523
524 /* Alignment options for fields in structures for sub-targets following
525    AIX-like ABI.
526    ALIGN_POWER word-aligns FP doubles (default AIX ABI).
527    ALIGN_NATURAL doubleword-aligns FP doubles (align to object size).
528
529    Override the macro definitions when compiling libobjc to avoid undefined
530    reference to rs6000_alignment_flags due to library's use of GCC alignment
531    macros which use the macros below.  */
532
533 #ifndef IN_TARGET_LIBS
534 #define MASK_ALIGN_POWER   0x00000000
535 #define MASK_ALIGN_NATURAL 0x00000001
536 #define TARGET_ALIGN_NATURAL (rs6000_alignment_flags & MASK_ALIGN_NATURAL)
537 #else
538 #define TARGET_ALIGN_NATURAL 0
539 #endif
540
541 #define TARGET_LONG_DOUBLE_128 (rs6000_long_double_type_size == 128)
542 #define TARGET_IEEEQUAD rs6000_ieeequad
543 #define TARGET_ALTIVEC_ABI rs6000_altivec_abi
544 #define TARGET_LDBRX (TARGET_POPCNTD || rs6000_cpu == PROCESSOR_CELL)
545
546 #define TARGET_SPE_ABI 0
547 #define TARGET_SPE 0
548 #define TARGET_E500 0
549 #define TARGET_ISEL64 (TARGET_ISEL && TARGET_POWERPC64)
550 #define TARGET_FPRS 1
551 #define TARGET_E500_SINGLE 0
552 #define TARGET_E500_DOUBLE 0
553 #define CHECK_E500_OPTIONS do { } while (0)
554
555 /* E500 processors only support plain "sync", not lwsync.  */
556 #define TARGET_NO_LWSYNC TARGET_E500
557
558 /* Which machine supports the various reciprocal estimate instructions.  */
559 #define TARGET_FRES     (TARGET_HARD_FLOAT && TARGET_PPC_GFXOPT \
560                          && TARGET_FPRS && TARGET_SINGLE_FLOAT)
561
562 #define TARGET_FRE      (TARGET_HARD_FLOAT && TARGET_FPRS \
563                          && TARGET_DOUBLE_FLOAT \
564                          && (TARGET_POPCNTB || VECTOR_UNIT_VSX_P (DFmode)))
565
566 #define TARGET_FRSQRTES (TARGET_HARD_FLOAT && TARGET_POPCNTB \
567                          && TARGET_FPRS && TARGET_SINGLE_FLOAT)
568
569 #define TARGET_FRSQRTE  (TARGET_HARD_FLOAT && TARGET_FPRS \
570                          && TARGET_DOUBLE_FLOAT \
571                          && (TARGET_PPC_GFXOPT || VECTOR_UNIT_VSX_P (DFmode)))
572
573 /* Whether the various reciprocal divide/square root estimate instructions
574    exist, and whether we should automatically generate code for the instruction
575    by default.  */
576 #define RS6000_RECIP_MASK_HAVE_RE       0x1     /* have RE instruction.  */
577 #define RS6000_RECIP_MASK_AUTO_RE       0x2     /* generate RE by default.  */
578 #define RS6000_RECIP_MASK_HAVE_RSQRTE   0x4     /* have RSQRTE instruction.  */
579 #define RS6000_RECIP_MASK_AUTO_RSQRTE   0x8     /* gen. RSQRTE by default.  */
580
581 extern unsigned char rs6000_recip_bits[];
582
583 #define RS6000_RECIP_HAVE_RE_P(MODE) \
584   (rs6000_recip_bits[(int)(MODE)] & RS6000_RECIP_MASK_HAVE_RE)
585
586 #define RS6000_RECIP_AUTO_RE_P(MODE) \
587   (rs6000_recip_bits[(int)(MODE)] & RS6000_RECIP_MASK_AUTO_RE)
588
589 #define RS6000_RECIP_HAVE_RSQRTE_P(MODE) \
590   (rs6000_recip_bits[(int)(MODE)] & RS6000_RECIP_MASK_HAVE_RSQRTE)
591
592 #define RS6000_RECIP_AUTO_RSQRTE_P(MODE) \
593   (rs6000_recip_bits[(int)(MODE)] & RS6000_RECIP_MASK_AUTO_RSQRTE)
594
595 #define RS6000_RECIP_HIGH_PRECISION_P(MODE) \
596   ((MODE) == SFmode || (MODE) == V4SFmode || TARGET_RECIP_PRECISION)
597
598 /* Sometimes certain combinations of command options do not make sense
599    on a particular target machine.  You can define a macro
600    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
601    defined, is executed once just after all the command options have
602    been parsed.
603
604    Do not use this macro to turn on various extra optimizations for
605    `-O'.  That is what `OPTIMIZATION_OPTIONS' is for.
606
607    On the RS/6000 this is used to define the target cpu type.  */
608
609 #define OVERRIDE_OPTIONS rs6000_override_options (TARGET_CPU_DEFAULT)
610
611 /* Define this to change the optimizations performed by default.  */
612 #define OPTIMIZATION_OPTIONS(LEVEL,SIZE) optimization_options(LEVEL,SIZE)
613
614 /* Show we can debug even without a frame pointer.  */
615 #define CAN_DEBUG_WITHOUT_FP
616
617 /* Target pragma.  */
618 #define REGISTER_TARGET_PRAGMAS() do {                          \
619   c_register_pragma (0, "longcall", rs6000_pragma_longcall);    \
620   targetm.resolve_overloaded_builtin = altivec_resolve_overloaded_builtin; \
621 } while (0)
622
623 /* Target #defines.  */
624 #define TARGET_CPU_CPP_BUILTINS() \
625   rs6000_cpu_cpp_builtins (pfile)
626
627 /* This is used by rs6000_cpu_cpp_builtins to indicate the byte order
628    we're compiling for.  Some configurations may need to override it.  */
629 #define RS6000_CPU_CPP_ENDIAN_BUILTINS()        \
630   do                                            \
631     {                                           \
632       if (BYTES_BIG_ENDIAN)                     \
633         {                                       \
634           builtin_define ("__BIG_ENDIAN__");    \
635           builtin_define ("_BIG_ENDIAN");       \
636           builtin_assert ("machine=bigendian"); \
637         }                                       \
638       else                                      \
639         {                                       \
640           builtin_define ("__LITTLE_ENDIAN__"); \
641           builtin_define ("_LITTLE_ENDIAN");    \
642           builtin_assert ("machine=littleendian"); \
643         }                                       \
644     }                                           \
645   while (0)
646 \f
647 /* Target machine storage layout.  */
648
649 /* Define this macro if it is advisable to hold scalars in registers
650    in a wider mode than that declared by the program.  In such cases,
651    the value is constrained to be within the bounds of the declared
652    type, but kept valid in the wider mode.  The signedness of the
653    extension may differ from that of the type.  */
654
655 #define PROMOTE_MODE(MODE,UNSIGNEDP,TYPE)       \
656   if (GET_MODE_CLASS (MODE) == MODE_INT         \
657       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
658     (MODE) = TARGET_32BIT ? SImode : DImode;
659
660 /* Define this if most significant bit is lowest numbered
661    in instructions that operate on numbered bit-fields.  */
662 /* That is true on RS/6000.  */
663 #define BITS_BIG_ENDIAN 1
664
665 /* Define this if most significant byte of a word is the lowest numbered.  */
666 /* That is true on RS/6000.  */
667 #define BYTES_BIG_ENDIAN 1
668
669 /* Define this if most significant word of a multiword number is lowest
670    numbered.
671
672    For RS/6000 we can decide arbitrarily since there are no machine
673    instructions for them.  Might as well be consistent with bits and bytes.  */
674 #define WORDS_BIG_ENDIAN 1
675
676 #define MAX_BITS_PER_WORD 64
677
678 /* Width of a word, in units (bytes).  */
679 #define UNITS_PER_WORD (! TARGET_POWERPC64 ? 4 : 8)
680 #ifdef IN_LIBGCC2
681 #define MIN_UNITS_PER_WORD UNITS_PER_WORD
682 #else
683 #define MIN_UNITS_PER_WORD 4
684 #endif
685 #define UNITS_PER_FP_WORD 8
686 #define UNITS_PER_ALTIVEC_WORD 16
687 #define UNITS_PER_VSX_WORD 16
688 #define UNITS_PER_SPE_WORD 8
689 #define UNITS_PER_PAIRED_WORD 8
690
691 /* Type used for ptrdiff_t, as a string used in a declaration.  */
692 #define PTRDIFF_TYPE "int"
693
694 /* Type used for size_t, as a string used in a declaration.  */
695 #define SIZE_TYPE "long unsigned int"
696
697 /* Type used for wchar_t, as a string used in a declaration.  */
698 #define WCHAR_TYPE "short unsigned int"
699
700 /* Width of wchar_t in bits.  */
701 #define WCHAR_TYPE_SIZE 16
702
703 /* A C expression for the size in bits of the type `short' on the
704    target machine.  If you don't define this, the default is half a
705    word.  (If this would be less than one storage unit, it is
706    rounded up to one unit.)  */
707 #define SHORT_TYPE_SIZE 16
708
709 /* A C expression for the size in bits of the type `int' on the
710    target machine.  If you don't define this, the default is one
711    word.  */
712 #define INT_TYPE_SIZE 32
713
714 /* A C expression for the size in bits of the type `long' on the
715    target machine.  If you don't define this, the default is one
716    word.  */
717 #define LONG_TYPE_SIZE (TARGET_32BIT ? 32 : 64)
718
719 /* A C expression for the size in bits of the type `long long' on the
720    target machine.  If you don't define this, the default is two
721    words.  */
722 #define LONG_LONG_TYPE_SIZE 64
723
724 /* A C expression for the size in bits of the type `float' on the
725    target machine.  If you don't define this, the default is one
726    word.  */
727 #define FLOAT_TYPE_SIZE 32
728
729 /* A C expression for the size in bits of the type `double' on the
730    target machine.  If you don't define this, the default is two
731    words.  */
732 #define DOUBLE_TYPE_SIZE 64
733
734 /* A C expression for the size in bits of the type `long double' on
735    the target machine.  If you don't define this, the default is two
736    words.  */
737 #define LONG_DOUBLE_TYPE_SIZE rs6000_long_double_type_size
738
739 /* Define this to set long double type size to use in libgcc2.c, which can
740    not depend on target_flags.  */
741 #ifdef __LONG_DOUBLE_128__
742 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
743 #else
744 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
745 #endif
746
747 /* Work around rs6000_long_double_type_size dependency in ada/targtyps.c.  */
748 #define WIDEST_HARDWARE_FP_SIZE 64
749
750 /* Width in bits of a pointer.
751    See also the macro `Pmode' defined below.  */
752 extern unsigned rs6000_pointer_size;
753 #define POINTER_SIZE rs6000_pointer_size
754
755 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
756 #define PARM_BOUNDARY (TARGET_32BIT ? 32 : 64)
757
758 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
759 #define STACK_BOUNDARY  \
760   ((TARGET_32BIT && !TARGET_ALTIVEC && !TARGET_ALTIVEC_ABI && !TARGET_VSX) \
761     ? 64 : 128)
762
763 /* Allocation boundary (in *bits*) for the code of a function.  */
764 #define FUNCTION_BOUNDARY 32
765
766 /* No data type wants to be aligned rounder than this.  */
767 #define BIGGEST_ALIGNMENT 128
768
769 /* A C expression to compute the alignment for a variables in the
770    local store.  TYPE is the data type, and ALIGN is the alignment
771    that the object would ordinarily have.  */
772 #define LOCAL_ALIGNMENT(TYPE, ALIGN)                            \
773   DATA_ALIGNMENT (TYPE, ALIGN)
774
775 /* Alignment of field after `int : 0' in a structure.  */
776 #define EMPTY_FIELD_BOUNDARY 32
777
778 /* Every structure's size must be a multiple of this.  */
779 #define STRUCTURE_SIZE_BOUNDARY 8
780
781 /* Return 1 if a structure or array containing FIELD should be
782    accessed using `BLKMODE'.
783
784    For the SPE, simd types are V2SI, and gcc can be tempted to put the
785    entire thing in a DI and use subregs to access the internals.
786    store_bit_field() will force (subreg:DI (reg:V2SI x))'s to the
787    back-end.  Because a single GPR can hold a V2SI, but not a DI, the
788    best thing to do is set structs to BLKmode and avoid Severe Tire
789    Damage.
790
791    On e500 v2, DF and DI modes suffer from the same anomaly.  DF can
792    fit into 1, whereas DI still needs two.  */
793 #define MEMBER_TYPE_FORCES_BLK(FIELD, MODE) \
794   ((TARGET_SPE && TREE_CODE (TREE_TYPE (FIELD)) == VECTOR_TYPE) \
795    || (TARGET_E500_DOUBLE && (MODE) == DFmode))
796
797 /* A bit-field declared as `int' forces `int' alignment for the struct.  */
798 #define PCC_BITFIELD_TYPE_MATTERS 1
799
800 /* Make strings word-aligned so strcpy from constants will be faster.
801    Make vector constants quadword aligned.  */
802 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                           \
803   (TREE_CODE (EXP) == STRING_CST                                 \
804    && (STRICT_ALIGNMENT || !optimize_size)                       \
805    && (ALIGN) < BITS_PER_WORD                                    \
806    ? BITS_PER_WORD                                               \
807    : (ALIGN))
808
809 /* Make arrays of chars word-aligned for the same reasons.
810    Align vectors to 128 bits.  Align SPE vectors and E500 v2 doubles to
811    64 bits.  */
812 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
813   (TREE_CODE (TYPE) == VECTOR_TYPE                                      \
814    ? (((TARGET_SPE && SPE_VECTOR_MODE (TYPE_MODE (TYPE)))               \
815        || (TARGET_PAIRED_FLOAT && PAIRED_VECTOR_MODE (TYPE_MODE (TYPE)))) \
816       ? 64 : 128)                                                       \
817    : ((TARGET_E500_DOUBLE                                               \
818        && TREE_CODE (TYPE) == REAL_TYPE                                 \
819        && TYPE_MODE (TYPE) == DFmode)                                   \
820       ? 64                                                              \
821       : (TREE_CODE (TYPE) == ARRAY_TYPE                                 \
822          && TYPE_MODE (TREE_TYPE (TYPE)) == QImode                      \
823          && (ALIGN) < BITS_PER_WORD) ? BITS_PER_WORD : (ALIGN)))
824
825 /* Nonzero if move instructions will actually fail to work
826    when given unaligned data.  */
827 #define STRICT_ALIGNMENT 0
828
829 /* Define this macro to be the value 1 if unaligned accesses have a cost
830    many times greater than aligned accesses, for example if they are
831    emulated in a trap handler.  */
832 /* Altivec vector memory instructions simply ignore the low bits; SPE vector
833    memory instructions trap on unaligned accesses; VSX memory instructions are
834    aligned to 4 or 8 bytes.  */
835 #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN)                              \
836   (STRICT_ALIGNMENT                                                     \
837    || (((MODE) == SFmode || (MODE) == DFmode || (MODE) == TFmode        \
838         || (MODE) == SDmode || (MODE) == DDmode || (MODE) == TDmode     \
839         || (MODE) == DImode)                                            \
840        && (ALIGN) < 32)                                                 \
841    || (VECTOR_MODE_P ((MODE)) && (((int)(ALIGN)) < VECTOR_ALIGN (MODE))))
842
843 \f
844 /* Standard register usage.  */
845
846 /* Number of actual hardware registers.
847    The hardware registers are assigned numbers for the compiler
848    from 0 to just below FIRST_PSEUDO_REGISTER.
849    All registers that the compiler knows about must be given numbers,
850    even those that are not normally considered general registers.
851
852    RS/6000 has 32 fixed-point registers, 32 floating-point registers,
853    an MQ register, a count register, a link register, and 8 condition
854    register fields, which we view here as separate registers.  AltiVec
855    adds 32 vector registers and a VRsave register.
856
857    In addition, the difference between the frame and argument pointers is
858    a function of the number of registers saved, so we need to have a
859    register for AP that will later be eliminated in favor of SP or FP.
860    This is a normal register, but it is fixed.
861
862    We also create a pseudo register for float/int conversions, that will
863    really represent the memory location used.  It is represented here as
864    a register, in order to work around problems in allocating stack storage
865    in inline functions.
866
867    Another pseudo (not included in DWARF_FRAME_REGISTERS) is soft frame
868    pointer, which is eventually eliminated in favor of SP or FP.  */
869
870 #define FIRST_PSEUDO_REGISTER 114
871
872 /* This must be included for pre gcc 3.0 glibc compatibility.  */
873 #define PRE_GCC3_DWARF_FRAME_REGISTERS 77
874
875 /* Add 32 dwarf columns for synthetic SPE registers.  */
876 #define DWARF_FRAME_REGISTERS ((FIRST_PSEUDO_REGISTER - 1) + 32)
877
878 /* The SPE has an additional 32 synthetic registers, with DWARF debug
879    info numbering for these registers starting at 1200.  While eh_frame
880    register numbering need not be the same as the debug info numbering,
881    we choose to number these regs for eh_frame at 1200 too.  This allows
882    future versions of the rs6000 backend to add hard registers and
883    continue to use the gcc hard register numbering for eh_frame.  If the
884    extra SPE registers in eh_frame were numbered starting from the
885    current value of FIRST_PSEUDO_REGISTER, then if FIRST_PSEUDO_REGISTER
886    changed we'd need to introduce a mapping in DWARF_FRAME_REGNUM to
887    avoid invalidating older SPE eh_frame info.
888
889    We must map them here to avoid huge unwinder tables mostly consisting
890    of unused space.  */
891 #define DWARF_REG_TO_UNWIND_COLUMN(r) \
892   ((r) > 1200 ? ((r) - 1200 + FIRST_PSEUDO_REGISTER - 1) : (r))
893
894 /* Use standard DWARF numbering for DWARF debugging information.  */
895 #define DBX_REGISTER_NUMBER(REGNO) rs6000_dbx_register_number (REGNO)
896
897 /* Use gcc hard register numbering for eh_frame.  */
898 #define DWARF_FRAME_REGNUM(REGNO) (REGNO)
899
900 /* Map register numbers held in the call frame info that gcc has
901    collected using DWARF_FRAME_REGNUM to those that should be output in
902    .debug_frame and .eh_frame.  We continue to use gcc hard reg numbers
903    for .eh_frame, but use the numbers mandated by the various ABIs for
904    .debug_frame.  rs6000_emit_prologue has translated any combination of
905    CR2, CR3, CR4 saves to a save of CR2.  The actual code emitted saves
906    the whole of CR, so we map CR2_REGNO to the DWARF reg for CR.  */
907 #define DWARF2_FRAME_REG_OUT(REGNO, FOR_EH)     \
908   ((FOR_EH) ? (REGNO)                           \
909    : (REGNO) == CR2_REGNO ? 64                  \
910    : DBX_REGISTER_NUMBER (REGNO))
911
912 /* 1 for registers that have pervasive standard uses
913    and are not available for the register allocator.
914
915    On RS/6000, r1 is used for the stack.  On Darwin, r2 is available
916    as a local register; for all other OS's r2 is the TOC pointer.
917
918    cr5 is not supposed to be used.
919
920    On System V implementations, r13 is fixed and not available for use.  */
921
922 #define FIXED_REGISTERS  \
923   {0, 1, FIXED_R2, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, FIXED_R13, 0, 0, \
924    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
925    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
926    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
927    0, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0, 0, 1,          \
928    /* AltiVec registers.  */                       \
929    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
930    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
931    1, 1                                            \
932    , 1, 1, 1                                       \
933 }
934
935 /* 1 for registers not available across function calls.
936    These must include the FIXED_REGISTERS and also any
937    registers that can be used without being saved.
938    The latter must include the registers where values are returned
939    and the register where structure-value addresses are passed.
940    Aside from that, you can include as many other registers as you like.  */
941
942 #define CALL_USED_REGISTERS  \
943   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
944    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
945    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
946    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
947    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
948    /* AltiVec registers.  */                       \
949    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
950    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
951    1, 1                                            \
952    , 1, 1, 1                                       \
953 }
954
955 /* Like `CALL_USED_REGISTERS' except this macro doesn't require that
956    the entire set of `FIXED_REGISTERS' be included.
957    (`CALL_USED_REGISTERS' must be a superset of `FIXED_REGISTERS').
958    This macro is optional.  If not specified, it defaults to the value
959    of `CALL_USED_REGISTERS'.  */
960
961 #define CALL_REALLY_USED_REGISTERS  \
962   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
963    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
964    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
965    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
966    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
967    /* AltiVec registers.  */                       \
968    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
969    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
970    0, 0                                            \
971    , 0, 0, 0                                       \
972 }
973
974 #define TOTAL_ALTIVEC_REGS      (LAST_ALTIVEC_REGNO - FIRST_ALTIVEC_REGNO + 1)
975
976 #define FIRST_SAVED_ALTIVEC_REGNO (FIRST_ALTIVEC_REGNO+20)
977 #define FIRST_SAVED_FP_REGNO    (14+32)
978 #define FIRST_SAVED_GP_REGNO 13
979
980 /* List the order in which to allocate registers.  Each register must be
981    listed once, even those in FIXED_REGISTERS.
982
983    We allocate in the following order:
984         fp0             (not saved or used for anything)
985         fp13 - fp2      (not saved; incoming fp arg registers)
986         fp1             (not saved; return value)
987         fp31 - fp14     (saved; order given to save least number)
988         cr7, cr6        (not saved or special)
989         cr1             (not saved, but used for FP operations)
990         cr0             (not saved, but used for arithmetic operations)
991         cr4, cr3, cr2   (saved)
992         r0              (not saved; cannot be base reg)
993         r9              (not saved; best for TImode)
994         r11, r10, r8-r4 (not saved; highest used first to make less conflict)
995         r3              (not saved; return value register)
996         r31 - r13       (saved; order given to save least number)
997         r12             (not saved; if used for DImode or DFmode would use r13)
998         mq              (not saved; best to use it if we can)
999         ctr             (not saved; when we have the choice ctr is better)
1000         lr              (saved)
1001         cr5, r1, r2, ap, ca (fixed)
1002         v0 - v1         (not saved or used for anything)
1003         v13 - v3        (not saved; incoming vector arg registers)
1004         v2              (not saved; incoming vector arg reg; return value)
1005         v19 - v14       (not saved or used for anything)
1006         v31 - v20       (saved; order given to save least number)
1007         vrsave, vscr    (fixed)
1008         spe_acc, spefscr (fixed)
1009         sfp             (fixed)
1010 */
1011
1012 #if FIXED_R2 == 1
1013 #define MAYBE_R2_AVAILABLE
1014 #define MAYBE_R2_FIXED 2,
1015 #else
1016 #define MAYBE_R2_AVAILABLE 2,
1017 #define MAYBE_R2_FIXED
1018 #endif
1019
1020 #define REG_ALLOC_ORDER                                         \
1021   {32,                                                          \
1022    45, 44, 43, 42, 41, 40, 39, 38, 37, 36, 35, 34,              \
1023    33,                                                          \
1024    63, 62, 61, 60, 59, 58, 57, 56, 55, 54, 53, 52, 51,          \
1025    50, 49, 48, 47, 46,                                          \
1026    75, 74, 69, 68, 72, 71, 70,                                  \
1027    0, MAYBE_R2_AVAILABLE                                        \
1028    9, 11, 10, 8, 7, 6, 5, 4,                                    \
1029    3,                                                           \
1030    31, 30, 29, 28, 27, 26, 25, 24, 23, 22, 21, 20, 19,          \
1031    18, 17, 16, 15, 14, 13, 12,                                  \
1032    64, 66, 65,                                                  \
1033    73, 1, MAYBE_R2_FIXED 67, 76,                                \
1034    /* AltiVec registers.  */                                    \
1035    77, 78,                                                      \
1036    90, 89, 88, 87, 86, 85, 84, 83, 82, 81, 80,                  \
1037    79,                                                          \
1038    96, 95, 94, 93, 92, 91,                                      \
1039    108, 107, 106, 105, 104, 103, 102, 101, 100, 99, 98, 97,     \
1040    109, 110,                                                    \
1041    111, 112, 113                                                \
1042 }
1043
1044 /* True if register is floating-point.  */
1045 #define FP_REGNO_P(N) ((N) >= 32 && (N) <= 63)
1046
1047 /* True if register is a condition register.  */
1048 #define CR_REGNO_P(N) ((N) >= CR0_REGNO && (N) <= CR7_REGNO)
1049
1050 /* True if register is a condition register, but not cr0.  */
1051 #define CR_REGNO_NOT_CR0_P(N) ((N) >= CR1_REGNO && (N) <= CR7_REGNO)
1052
1053 /* True if register is an integer register.  */
1054 #define INT_REGNO_P(N) \
1055   ((N) <= 31 || (N) == ARG_POINTER_REGNUM || (N) == FRAME_POINTER_REGNUM)
1056
1057 /* SPE SIMD registers are just the GPRs.  */
1058 #define SPE_SIMD_REGNO_P(N) ((N) <= 31)
1059
1060 /* PAIRED SIMD registers are just the FPRs.  */
1061 #define PAIRED_SIMD_REGNO_P(N) ((N) >= 32 && (N) <= 63)
1062
1063 /* True if register is the CA register.  */
1064 #define CA_REGNO_P(N) ((N) == CA_REGNO)
1065
1066 /* True if register is an AltiVec register.  */
1067 #define ALTIVEC_REGNO_P(N) ((N) >= FIRST_ALTIVEC_REGNO && (N) <= LAST_ALTIVEC_REGNO)
1068
1069 /* True if register is a VSX register.  */
1070 #define VSX_REGNO_P(N) (FP_REGNO_P (N) || ALTIVEC_REGNO_P (N))
1071
1072 /* Alternate name for any vector register supporting floating point, no matter
1073    which instruction set(s) are available.  */
1074 #define VFLOAT_REGNO_P(N) \
1075   (ALTIVEC_REGNO_P (N) || (TARGET_VSX && FP_REGNO_P (N)))
1076
1077 /* Alternate name for any vector register supporting integer, no matter which
1078    instruction set(s) are available.  */
1079 #define VINT_REGNO_P(N) ALTIVEC_REGNO_P (N)
1080
1081 /* Alternate name for any vector register supporting logical operations, no
1082    matter which instruction set(s) are available.  */
1083 #define VLOGICAL_REGNO_P(N) VFLOAT_REGNO_P (N)
1084
1085 /* Return number of consecutive hard regs needed starting at reg REGNO
1086    to hold something of mode MODE.  */
1087
1088 #define HARD_REGNO_NREGS(REGNO, MODE) rs6000_hard_regno_nregs[(MODE)][(REGNO)]
1089
1090 #define HARD_REGNO_CALL_PART_CLOBBERED(REGNO, MODE)                     \
1091   (((TARGET_32BIT && TARGET_POWERPC64                                   \
1092      && (GET_MODE_SIZE (MODE) > 4)                                      \
1093      && INT_REGNO_P (REGNO)) ? 1 : 0)                                   \
1094    || (TARGET_VSX && FP_REGNO_P (REGNO)                                 \
1095        && GET_MODE_SIZE (MODE) > 8))
1096
1097 #define VSX_VECTOR_MODE(MODE)           \
1098          ((MODE) == V4SFmode            \
1099           || (MODE) == V2DFmode)        \
1100
1101 #define VSX_SCALAR_MODE(MODE)           \
1102         ((MODE) == DFmode)
1103
1104 #define VSX_MODE(MODE)                  \
1105         (VSX_VECTOR_MODE (MODE)         \
1106          || VSX_SCALAR_MODE (MODE))
1107
1108 #define VSX_MOVE_MODE(MODE)             \
1109         (VSX_VECTOR_MODE (MODE)         \
1110          || VSX_SCALAR_MODE (MODE)      \
1111          || ALTIVEC_VECTOR_MODE (MODE)  \
1112          || (MODE) == TImode)
1113
1114 #define ALTIVEC_VECTOR_MODE(MODE)       \
1115          ((MODE) == V16QImode           \
1116           || (MODE) == V8HImode         \
1117           || (MODE) == V4SFmode         \
1118           || (MODE) == V4SImode)
1119
1120 #define SPE_VECTOR_MODE(MODE)           \
1121         ((MODE) == V4HImode             \
1122          || (MODE) == V2SFmode          \
1123          || (MODE) == V1DImode          \
1124          || (MODE) == V2SImode)
1125
1126 #define PAIRED_VECTOR_MODE(MODE)        \
1127          ((MODE) == V2SFmode)            
1128
1129 #define UNITS_PER_SIMD_WORD(MODE)                                       \
1130         (TARGET_VSX ? UNITS_PER_VSX_WORD                                \
1131          : (TARGET_ALTIVEC ? UNITS_PER_ALTIVEC_WORD                     \
1132          : (TARGET_SPE ? UNITS_PER_SPE_WORD                             \
1133          : (TARGET_PAIRED_FLOAT ? UNITS_PER_PAIRED_WORD                 \
1134          : UNITS_PER_WORD))))
1135
1136 /* Value is TRUE if hard register REGNO can hold a value of
1137    machine-mode MODE.  */
1138 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
1139   rs6000_hard_regno_mode_ok_p[(int)(MODE)][REGNO]
1140
1141 /* Value is 1 if it is a good idea to tie two pseudo registers
1142    when one has mode MODE1 and one has mode MODE2.
1143    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1144    for any hard reg, then this must be 0 for correct output.  */
1145 #define MODES_TIEABLE_P(MODE1, MODE2) \
1146   (SCALAR_FLOAT_MODE_P (MODE1)                  \
1147    ? SCALAR_FLOAT_MODE_P (MODE2)                \
1148    : SCALAR_FLOAT_MODE_P (MODE2)                \
1149    ? SCALAR_FLOAT_MODE_P (MODE1)                \
1150    : GET_MODE_CLASS (MODE1) == MODE_CC          \
1151    ? GET_MODE_CLASS (MODE2) == MODE_CC          \
1152    : GET_MODE_CLASS (MODE2) == MODE_CC          \
1153    ? GET_MODE_CLASS (MODE1) == MODE_CC          \
1154    : SPE_VECTOR_MODE (MODE1)                    \
1155    ? SPE_VECTOR_MODE (MODE2)                    \
1156    : SPE_VECTOR_MODE (MODE2)                    \
1157    ? SPE_VECTOR_MODE (MODE1)                    \
1158    : ALTIVEC_VECTOR_MODE (MODE1)                \
1159    ? ALTIVEC_VECTOR_MODE (MODE2)                \
1160    : ALTIVEC_VECTOR_MODE (MODE2)                \
1161    ? ALTIVEC_VECTOR_MODE (MODE1)                \
1162    : VSX_VECTOR_MODE (MODE1)                    \
1163    ? VSX_VECTOR_MODE (MODE2)                    \
1164    : VSX_VECTOR_MODE (MODE2)                    \
1165    ? VSX_VECTOR_MODE (MODE1)                    \
1166    : 1)
1167
1168 /* Post-reload, we can't use any new AltiVec registers, as we already
1169    emitted the vrsave mask.  */
1170
1171 #define HARD_REGNO_RENAME_OK(SRC, DST) \
1172   (! ALTIVEC_REGNO_P (DST) || df_regs_ever_live_p (DST))
1173
1174 /* A C expression returning the cost of moving data from a register of class
1175    CLASS1 to one of CLASS2.  */
1176
1177 #define REGISTER_MOVE_COST rs6000_register_move_cost
1178
1179 /* A C expressions returning the cost of moving data of MODE from a register to
1180    or from memory.  */
1181
1182 #define MEMORY_MOVE_COST rs6000_memory_move_cost
1183
1184 /* Specify the cost of a branch insn; roughly the number of extra insns that
1185    should be added to avoid a branch.
1186
1187    Set this to 3 on the RS/6000 since that is roughly the average cost of an
1188    unscheduled conditional branch.  */
1189
1190 #define BRANCH_COST(speed_p, predictable_p) 3
1191
1192 /* Override BRANCH_COST heuristic which empirically produces worse
1193    performance for removing short circuiting from the logical ops.  */
1194
1195 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
1196
1197 /* A fixed register used at epilogue generation to address SPE registers
1198    with negative offsets.  The 64-bit load/store instructions on the SPE
1199    only take positive offsets (and small ones at that), so we need to
1200    reserve a register for consing up negative offsets.  */
1201
1202 #define FIXED_SCRATCH 0
1203
1204 /* Define this macro to change register usage conditional on target
1205    flags.  */
1206
1207 #define CONDITIONAL_REGISTER_USAGE rs6000_conditional_register_usage ()
1208
1209 /* Specify the registers used for certain standard purposes.
1210    The values of these macros are register numbers.  */
1211
1212 /* RS/6000 pc isn't overloaded on a register that the compiler knows about.  */
1213 /* #define PC_REGNUM  */
1214
1215 /* Register to use for pushing function arguments.  */
1216 #define STACK_POINTER_REGNUM 1
1217
1218 /* Base register for access to local variables of the function.  */
1219 #define HARD_FRAME_POINTER_REGNUM 31
1220
1221 /* Base register for access to local variables of the function.  */
1222 #define FRAME_POINTER_REGNUM 113
1223
1224 /* Base register for access to arguments of the function.  */
1225 #define ARG_POINTER_REGNUM 67
1226
1227 /* Place to put static chain when calling a function that requires it.  */
1228 #define STATIC_CHAIN_REGNUM 11
1229
1230 \f
1231 /* Define the classes of registers for register constraints in the
1232    machine description.  Also define ranges of constants.
1233
1234    One of the classes must always be named ALL_REGS and include all hard regs.
1235    If there is more than one class, another class must be named NO_REGS
1236    and contain no registers.
1237
1238    The name GENERAL_REGS must be the name of a class (or an alias for
1239    another name such as ALL_REGS).  This is the class of registers
1240    that is allowed by "g" or "r" in a register constraint.
1241    Also, registers outside this class are allocated only when
1242    instructions express preferences for them.
1243
1244    The classes must be numbered in nondecreasing order; that is,
1245    a larger-numbered class must never be contained completely
1246    in a smaller-numbered class.
1247
1248    For any two classes, it is very desirable that there be another
1249    class that represents their union.  */
1250
1251 /* The RS/6000 has three types of registers, fixed-point, floating-point, and
1252    condition registers, plus three special registers, MQ, CTR, and the link
1253    register.  AltiVec adds a vector register class.  VSX registers overlap the
1254    FPR registers and the Altivec registers.
1255
1256    However, r0 is special in that it cannot be used as a base register.
1257    So make a class for registers valid as base registers.
1258
1259    Also, cr0 is the only condition code register that can be used in
1260    arithmetic insns, so make a separate class for it.  */
1261
1262 enum reg_class
1263 {
1264   NO_REGS,
1265   BASE_REGS,
1266   GENERAL_REGS,
1267   FLOAT_REGS,
1268   ALTIVEC_REGS,
1269   VSX_REGS,
1270   VRSAVE_REGS,
1271   VSCR_REGS,
1272   SPE_ACC_REGS,
1273   SPEFSCR_REGS,
1274   NON_SPECIAL_REGS,
1275   MQ_REGS,
1276   LINK_REGS,
1277   CTR_REGS,
1278   LINK_OR_CTR_REGS,
1279   SPECIAL_REGS,
1280   SPEC_OR_GEN_REGS,
1281   CR0_REGS,
1282   CR_REGS,
1283   NON_FLOAT_REGS,
1284   CA_REGS,
1285   ALL_REGS,
1286   LIM_REG_CLASSES
1287 };
1288
1289 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1290
1291 /* Give names of register classes as strings for dump file.  */
1292
1293 #define REG_CLASS_NAMES                                                 \
1294 {                                                                       \
1295   "NO_REGS",                                                            \
1296   "BASE_REGS",                                                          \
1297   "GENERAL_REGS",                                                       \
1298   "FLOAT_REGS",                                                         \
1299   "ALTIVEC_REGS",                                                       \
1300   "VSX_REGS",                                                           \
1301   "VRSAVE_REGS",                                                        \
1302   "VSCR_REGS",                                                          \
1303   "SPE_ACC_REGS",                                                       \
1304   "SPEFSCR_REGS",                                                       \
1305   "NON_SPECIAL_REGS",                                                   \
1306   "MQ_REGS",                                                            \
1307   "LINK_REGS",                                                          \
1308   "CTR_REGS",                                                           \
1309   "LINK_OR_CTR_REGS",                                                   \
1310   "SPECIAL_REGS",                                                       \
1311   "SPEC_OR_GEN_REGS",                                                   \
1312   "CR0_REGS",                                                           \
1313   "CR_REGS",                                                            \
1314   "NON_FLOAT_REGS",                                                     \
1315   "CA_REGS",                                                            \
1316   "ALL_REGS"                                                            \
1317 }
1318
1319 /* Define which registers fit in which classes.
1320    This is an initializer for a vector of HARD_REG_SET
1321    of length N_REG_CLASSES.  */
1322
1323 #define REG_CLASS_CONTENTS                                                   \
1324 {                                                                            \
1325   { 0x00000000, 0x00000000, 0x00000000, 0x00000000 }, /* NO_REGS */          \
1326   { 0xfffffffe, 0x00000000, 0x00000008, 0x00020000 }, /* BASE_REGS */        \
1327   { 0xffffffff, 0x00000000, 0x00000008, 0x00020000 }, /* GENERAL_REGS */     \
1328   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000 }, /* FLOAT_REGS */       \
1329   { 0x00000000, 0x00000000, 0xffffe000, 0x00001fff }, /* ALTIVEC_REGS */     \
1330   { 0x00000000, 0xffffffff, 0xffffe000, 0x00001fff }, /* VSX_REGS */         \
1331   { 0x00000000, 0x00000000, 0x00000000, 0x00002000 }, /* VRSAVE_REGS */      \
1332   { 0x00000000, 0x00000000, 0x00000000, 0x00004000 }, /* VSCR_REGS */        \
1333   { 0x00000000, 0x00000000, 0x00000000, 0x00008000 }, /* SPE_ACC_REGS */     \
1334   { 0x00000000, 0x00000000, 0x00000000, 0x00010000 }, /* SPEFSCR_REGS */     \
1335   { 0xffffffff, 0xffffffff, 0x00000008, 0x00020000 }, /* NON_SPECIAL_REGS */ \
1336   { 0x00000000, 0x00000000, 0x00000001, 0x00000000 }, /* MQ_REGS */          \
1337   { 0x00000000, 0x00000000, 0x00000002, 0x00000000 }, /* LINK_REGS */        \
1338   { 0x00000000, 0x00000000, 0x00000004, 0x00000000 }, /* CTR_REGS */         \
1339   { 0x00000000, 0x00000000, 0x00000006, 0x00000000 }, /* LINK_OR_CTR_REGS */ \
1340   { 0x00000000, 0x00000000, 0x00000007, 0x00002000 }, /* SPECIAL_REGS */     \
1341   { 0xffffffff, 0x00000000, 0x0000000f, 0x00022000 }, /* SPEC_OR_GEN_REGS */ \
1342   { 0x00000000, 0x00000000, 0x00000010, 0x00000000 }, /* CR0_REGS */         \
1343   { 0x00000000, 0x00000000, 0x00000ff0, 0x00000000 }, /* CR_REGS */          \
1344   { 0xffffffff, 0x00000000, 0x0000efff, 0x00020000 }, /* NON_FLOAT_REGS */   \
1345   { 0x00000000, 0x00000000, 0x00001000, 0x00000000 }, /* CA_REGS */          \
1346   { 0xffffffff, 0xffffffff, 0xffffffff, 0x0003ffff }  /* ALL_REGS */         \
1347 }
1348
1349 /* The following macro defines cover classes for Integrated Register
1350    Allocator.  Cover classes is a set of non-intersected register
1351    classes covering all hard registers used for register allocation
1352    purpose.  Any move between two registers of a cover class should be
1353    cheaper than load or store of the registers.  The macro value is
1354    array of register classes with LIM_REG_CLASSES used as the end
1355    marker.
1356
1357    We need two IRA_COVER_CLASSES, one for pre-VSX, and the other for VSX to
1358    account for the Altivec and Floating registers being subsets of the VSX
1359    register set.  */
1360
1361 #define IRA_COVER_CLASSES_PRE_VSX                                            \
1362 {                                                                            \
1363   GENERAL_REGS, SPECIAL_REGS, FLOAT_REGS, ALTIVEC_REGS, /* VSX_REGS, */      \
1364   /* VRSAVE_REGS,*/ VSCR_REGS, SPE_ACC_REGS, SPEFSCR_REGS,                   \
1365   /* MQ_REGS, LINK_REGS, CTR_REGS, */                                        \
1366   CR_REGS, CA_REGS, LIM_REG_CLASSES                                          \
1367 }
1368
1369 #define IRA_COVER_CLASSES_VSX                                                \
1370 {                                                                            \
1371   GENERAL_REGS, SPECIAL_REGS, /* FLOAT_REGS, ALTIVEC_REGS, */ VSX_REGS,      \
1372   /* VRSAVE_REGS,*/ VSCR_REGS, SPE_ACC_REGS, SPEFSCR_REGS,                   \
1373   /* MQ_REGS, LINK_REGS, CTR_REGS, */                                        \
1374   CR_REGS, CA_REGS, LIM_REG_CLASSES                                          \
1375 }
1376
1377 /* The same information, inverted:
1378    Return the class number of the smallest class containing
1379    reg number REGNO.  This could be a conditional expression
1380    or could index an array.  */
1381
1382 extern enum reg_class rs6000_regno_regclass[FIRST_PSEUDO_REGISTER];
1383
1384 #if ENABLE_CHECKING
1385 #define REGNO_REG_CLASS(REGNO)                                          \
1386   (gcc_assert (IN_RANGE ((REGNO), 0, FIRST_PSEUDO_REGISTER-1)),         \
1387    rs6000_regno_regclass[(REGNO)])
1388
1389 #else
1390 #define REGNO_REG_CLASS(REGNO) rs6000_regno_regclass[(REGNO)]
1391 #endif
1392
1393 /* Register classes for various constraints that are based on the target
1394    switches.  */
1395 enum r6000_reg_class_enum {
1396   RS6000_CONSTRAINT_d,          /* fpr registers for double values */
1397   RS6000_CONSTRAINT_f,          /* fpr registers for single values */
1398   RS6000_CONSTRAINT_v,          /* Altivec registers */
1399   RS6000_CONSTRAINT_wa,         /* Any VSX register */
1400   RS6000_CONSTRAINT_wd,         /* VSX register for V2DF */
1401   RS6000_CONSTRAINT_wf,         /* VSX register for V4SF */
1402   RS6000_CONSTRAINT_ws,         /* VSX register for DF */
1403   RS6000_CONSTRAINT_MAX
1404 };
1405
1406 extern enum reg_class rs6000_constraints[RS6000_CONSTRAINT_MAX];
1407
1408 /* The class value for index registers, and the one for base regs.  */
1409 #define INDEX_REG_CLASS GENERAL_REGS
1410 #define BASE_REG_CLASS BASE_REGS
1411
1412 /* Return whether a given register class can hold VSX objects.  */
1413 #define VSX_REG_CLASS_P(CLASS)                  \
1414   ((CLASS) == VSX_REGS || (CLASS) == FLOAT_REGS || (CLASS) == ALTIVEC_REGS)
1415
1416 /* Given an rtx X being reloaded into a reg required to be
1417    in class CLASS, return the class of reg to actually use.
1418    In general this is just CLASS; but on some machines
1419    in some cases it is preferable to use a more restrictive class.
1420
1421    On the RS/6000, we have to return NO_REGS when we want to reload a
1422    floating-point CONST_DOUBLE to force it to be copied to memory.
1423
1424    We also don't want to reload integer values into floating-point
1425    registers if we can at all help it.  In fact, this can
1426    cause reload to die, if it tries to generate a reload of CTR
1427    into a FP register and discovers it doesn't have the memory location
1428    required.
1429
1430    ??? Would it be a good idea to have reload do the converse, that is
1431    try to reload floating modes into FP registers if possible?
1432  */
1433
1434 #define PREFERRED_RELOAD_CLASS(X,CLASS)                 \
1435   rs6000_preferred_reload_class_ptr (X, CLASS)
1436
1437 /* Return the register class of a scratch register needed to copy IN into
1438    or out of a register in CLASS in MODE.  If it can be done directly,
1439    NO_REGS is returned.  */
1440
1441 #define SECONDARY_RELOAD_CLASS(CLASS,MODE,IN) \
1442   rs6000_secondary_reload_class_ptr (CLASS, MODE, IN)
1443
1444 /* If we are copying between FP or AltiVec registers and anything
1445    else, we need a memory location.  The exception is when we are
1446    targeting ppc64 and the move to/from fpr to gpr instructions
1447    are available.*/
1448
1449 #define SECONDARY_MEMORY_NEEDED(CLASS1,CLASS2,MODE)                     \
1450   rs6000_secondary_memory_needed_ptr (CLASS1, CLASS2, MODE)
1451
1452 /* For cpus that cannot load/store SDmode values from the 64-bit
1453    FP registers without using a full 64-bit load/store, we need
1454    to allocate a full 64-bit stack slot for them.  */
1455
1456 #define SECONDARY_MEMORY_NEEDED_RTX(MODE) \
1457   rs6000_secondary_memory_needed_rtx (MODE)
1458
1459 /* Return the maximum number of consecutive registers
1460    needed to represent mode MODE in a register of class CLASS.
1461
1462    On RS/6000, this is the size of MODE in words, except in the FP regs, where
1463    a single reg is enough for two words, unless we have VSX, where the FP
1464    registers can hold 128 bits.  */
1465 #define CLASS_MAX_NREGS(CLASS, MODE) rs6000_class_max_nregs[(MODE)][(CLASS)]
1466
1467 /* Return nonzero if for CLASS a mode change from FROM to TO is invalid.  */
1468
1469 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)                       \
1470   rs6000_cannot_change_mode_class_ptr (FROM, TO, CLASS)
1471
1472 /* Stack layout; function entry, exit and calling.  */
1473
1474 /* Enumeration to give which calling sequence to use.  */
1475 enum rs6000_abi {
1476   ABI_NONE,
1477   ABI_AIX,                      /* IBM's AIX */
1478   ABI_V4,                       /* System V.4/eabi */
1479   ABI_DARWIN                    /* Apple's Darwin (OS X kernel) */
1480 };
1481
1482 extern enum rs6000_abi rs6000_current_abi;      /* available for use by subtarget */
1483
1484 /* Define this if pushing a word on the stack
1485    makes the stack pointer a smaller address.  */
1486 #define STACK_GROWS_DOWNWARD
1487
1488 /* Offsets recorded in opcodes are a multiple of this alignment factor.  */
1489 #define DWARF_CIE_DATA_ALIGNMENT (-((int) (TARGET_32BIT ? 4 : 8)))
1490
1491 /* Define this to nonzero if the nominal address of the stack frame
1492    is at the high-address end of the local variables;
1493    that is, each additional local variable allocated
1494    goes at a more negative offset in the frame.
1495
1496    On the RS/6000, we grow upwards, from the area after the outgoing
1497    arguments.  */
1498 #define FRAME_GROWS_DOWNWARD (flag_stack_protect != 0)
1499
1500 /* Size of the outgoing register save area */
1501 #define RS6000_REG_SAVE ((DEFAULT_ABI == ABI_AIX                        \
1502                           || DEFAULT_ABI == ABI_DARWIN)                 \
1503                          ? (TARGET_64BIT ? 64 : 32)                     \
1504                          : 0)
1505
1506 /* Size of the fixed area on the stack */
1507 #define RS6000_SAVE_AREA \
1508   (((DEFAULT_ABI == ABI_AIX || DEFAULT_ABI == ABI_DARWIN) ? 24 : 8)     \
1509    << (TARGET_64BIT ? 1 : 0))
1510
1511 /* MEM representing address to save the TOC register */
1512 #define RS6000_SAVE_TOC gen_rtx_MEM (Pmode, \
1513                                      plus_constant (stack_pointer_rtx, \
1514                                                     (TARGET_32BIT ? 20 : 40)))
1515
1516 /* Align an address */
1517 #define RS6000_ALIGN(n,a) (((n) + (a) - 1) & ~((a) - 1))
1518
1519 /* Offset within stack frame to start allocating local variables at.
1520    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1521    first local allocated.  Otherwise, it is the offset to the BEGINNING
1522    of the first local allocated.
1523
1524    On the RS/6000, the frame pointer is the same as the stack pointer,
1525    except for dynamic allocations.  So we start after the fixed area and
1526    outgoing parameter area.  */
1527
1528 #define STARTING_FRAME_OFFSET                                           \
1529   (FRAME_GROWS_DOWNWARD                                                 \
1530    ? 0                                                                  \
1531    : (RS6000_ALIGN (crtl->outgoing_args_size,                           \
1532                     (TARGET_ALTIVEC || TARGET_VSX) ? 16 : 8)            \
1533       + RS6000_SAVE_AREA))
1534
1535 /* Offset from the stack pointer register to an item dynamically
1536    allocated on the stack, e.g., by `alloca'.
1537
1538    The default value for this macro is `STACK_POINTER_OFFSET' plus the
1539    length of the outgoing arguments.  The default is correct for most
1540    machines.  See `function.c' for details.  */
1541 #define STACK_DYNAMIC_OFFSET(FUNDECL)                                   \
1542   (RS6000_ALIGN (crtl->outgoing_args_size,                              \
1543                  (TARGET_ALTIVEC || TARGET_VSX) ? 16 : 8)               \
1544    + (STACK_POINTER_OFFSET))
1545
1546 /* If we generate an insn to push BYTES bytes,
1547    this says how many the stack pointer really advances by.
1548    On RS/6000, don't define this because there are no push insns.  */
1549 /*  #define PUSH_ROUNDING(BYTES) */
1550
1551 /* Offset of first parameter from the argument pointer register value.
1552    On the RS/6000, we define the argument pointer to the start of the fixed
1553    area.  */
1554 #define FIRST_PARM_OFFSET(FNDECL) RS6000_SAVE_AREA
1555
1556 /* Offset from the argument pointer register value to the top of
1557    stack.  This is different from FIRST_PARM_OFFSET because of the
1558    register save area.  */
1559 #define ARG_POINTER_CFA_OFFSET(FNDECL) 0
1560
1561 /* Define this if stack space is still allocated for a parameter passed
1562    in a register.  The value is the number of bytes allocated to this
1563    area.  */
1564 #define REG_PARM_STACK_SPACE(FNDECL)    RS6000_REG_SAVE
1565
1566 /* Define this if the above stack space is to be considered part of the
1567    space allocated by the caller.  */
1568 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
1569
1570 /* This is the difference between the logical top of stack and the actual sp.
1571
1572    For the RS/6000, sp points past the fixed area.  */
1573 #define STACK_POINTER_OFFSET RS6000_SAVE_AREA
1574
1575 /* Define this if the maximum size of all the outgoing args is to be
1576    accumulated and pushed during the prologue.  The amount can be
1577    found in the variable crtl->outgoing_args_size.  */
1578 #define ACCUMULATE_OUTGOING_ARGS 1
1579
1580 /* Value is the number of bytes of arguments automatically
1581    popped when returning from a subroutine call.
1582    FUNDECL is the declaration node of the function (as a tree),
1583    FUNTYPE is the data type of the function (as a tree),
1584    or for a library call it is an identifier node for the subroutine name.
1585    SIZE is the number of bytes of arguments passed on the stack.  */
1586
1587 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1588
1589 /* Define how to find the value returned by a library function
1590    assuming the value has mode MODE.  */
1591
1592 #define LIBCALL_VALUE(MODE) rs6000_libcall_value ((MODE))
1593
1594 /* DRAFT_V4_STRUCT_RET defaults off.  */
1595 #define DRAFT_V4_STRUCT_RET 0
1596
1597 /* Let TARGET_RETURN_IN_MEMORY control what happens.  */
1598 #define DEFAULT_PCC_STRUCT_RETURN 0
1599
1600 /* Mode of stack savearea.
1601    FUNCTION is VOIDmode because calling convention maintains SP.
1602    BLOCK needs Pmode for SP.
1603    NONLOCAL needs twice Pmode to maintain both backchain and SP.  */
1604 #define STACK_SAVEAREA_MODE(LEVEL)      \
1605   (LEVEL == SAVE_FUNCTION ? VOIDmode    \
1606   : LEVEL == SAVE_NONLOCAL ? (TARGET_32BIT ? DImode : TImode) : Pmode)
1607
1608 /* Minimum and maximum general purpose registers used to hold arguments.  */
1609 #define GP_ARG_MIN_REG 3
1610 #define GP_ARG_MAX_REG 10
1611 #define GP_ARG_NUM_REG (GP_ARG_MAX_REG - GP_ARG_MIN_REG + 1)
1612
1613 /* Minimum and maximum floating point registers used to hold arguments.  */
1614 #define FP_ARG_MIN_REG 33
1615 #define FP_ARG_AIX_MAX_REG 45
1616 #define FP_ARG_V4_MAX_REG  40
1617 #define FP_ARG_MAX_REG ((DEFAULT_ABI == ABI_AIX                         \
1618                          || DEFAULT_ABI == ABI_DARWIN)                  \
1619                         ? FP_ARG_AIX_MAX_REG : FP_ARG_V4_MAX_REG)
1620 #define FP_ARG_NUM_REG (FP_ARG_MAX_REG - FP_ARG_MIN_REG + 1)
1621
1622 /* Minimum and maximum AltiVec registers used to hold arguments.  */
1623 #define ALTIVEC_ARG_MIN_REG (FIRST_ALTIVEC_REGNO + 2)
1624 #define ALTIVEC_ARG_MAX_REG (ALTIVEC_ARG_MIN_REG + 11)
1625 #define ALTIVEC_ARG_NUM_REG (ALTIVEC_ARG_MAX_REG - ALTIVEC_ARG_MIN_REG + 1)
1626
1627 /* Return registers */
1628 #define GP_ARG_RETURN GP_ARG_MIN_REG
1629 #define FP_ARG_RETURN FP_ARG_MIN_REG
1630 #define ALTIVEC_ARG_RETURN (FIRST_ALTIVEC_REGNO + 2)
1631
1632 /* Flags for the call/call_value rtl operations set up by function_arg */
1633 #define CALL_NORMAL             0x00000000      /* no special processing */
1634 /* Bits in 0x00000001 are unused.  */
1635 #define CALL_V4_CLEAR_FP_ARGS   0x00000002      /* V.4, no FP args passed */
1636 #define CALL_V4_SET_FP_ARGS     0x00000004      /* V.4, FP args were passed */
1637 #define CALL_LONG               0x00000008      /* always call indirect */
1638 #define CALL_LIBCALL            0x00000010      /* libcall */
1639
1640 /* We don't have prologue and epilogue functions to save/restore
1641    everything for most ABIs.  */
1642 #define WORLD_SAVE_P(INFO) 0
1643
1644 /* 1 if N is a possible register number for a function value
1645    as seen by the caller.
1646
1647    On RS/6000, this is r3, fp1, and v2 (for AltiVec).  */
1648 #define FUNCTION_VALUE_REGNO_P(N)                                       \
1649   ((N) == GP_ARG_RETURN                                                 \
1650    || ((N) == FP_ARG_RETURN && TARGET_HARD_FLOAT && TARGET_FPRS)        \
1651    || ((N) == ALTIVEC_ARG_RETURN && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI))
1652
1653 /* 1 if N is a possible register number for function argument passing.
1654    On RS/6000, these are r3-r10 and fp1-fp13.
1655    On AltiVec, v2 - v13 are used for passing vectors.  */
1656 #define FUNCTION_ARG_REGNO_P(N)                                         \
1657   ((unsigned) (N) - GP_ARG_MIN_REG < GP_ARG_NUM_REG                     \
1658    || ((unsigned) (N) - ALTIVEC_ARG_MIN_REG < ALTIVEC_ARG_NUM_REG       \
1659        && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI)                         \
1660    || ((unsigned) (N) - FP_ARG_MIN_REG < FP_ARG_NUM_REG                 \
1661        && TARGET_HARD_FLOAT && TARGET_FPRS))
1662 \f
1663 /* Define a data type for recording info about an argument list
1664    during the scan of that argument list.  This data type should
1665    hold all necessary information about the function itself
1666    and about the args processed so far, enough to enable macros
1667    such as FUNCTION_ARG to determine where the next arg should go.
1668
1669    On the RS/6000, this is a structure.  The first element is the number of
1670    total argument words, the second is used to store the next
1671    floating-point register number, and the third says how many more args we
1672    have prototype types for.
1673
1674    For ABI_V4, we treat these slightly differently -- `sysv_gregno' is
1675    the next available GP register, `fregno' is the next available FP
1676    register, and `words' is the number of words used on the stack.
1677
1678    The varargs/stdarg support requires that this structure's size
1679    be a multiple of sizeof(int).  */
1680
1681 typedef struct rs6000_args
1682 {
1683   int words;                    /* # words used for passing GP registers */
1684   int fregno;                   /* next available FP register */
1685   int vregno;                   /* next available AltiVec register */
1686   int nargs_prototype;          /* # args left in the current prototype */
1687   int prototype;                /* Whether a prototype was defined */
1688   int stdarg;                   /* Whether function is a stdarg function.  */
1689   int call_cookie;              /* Do special things for this call */
1690   int sysv_gregno;              /* next available GP register */
1691   int intoffset;                /* running offset in struct (darwin64) */
1692   int use_stack;                /* any part of struct on stack (darwin64) */
1693   int named;                    /* false for varargs params */
1694 } CUMULATIVE_ARGS;
1695
1696 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1697    for a call to a function whose data type is FNTYPE.
1698    For a library call, FNTYPE is 0.  */
1699
1700 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
1701   init_cumulative_args (&CUM, FNTYPE, LIBNAME, FALSE, FALSE, N_NAMED_ARGS)
1702
1703 /* Similar, but when scanning the definition of a procedure.  We always
1704    set NARGS_PROTOTYPE large so we never return an EXPR_LIST.  */
1705
1706 #define INIT_CUMULATIVE_INCOMING_ARGS(CUM, FNTYPE, LIBNAME) \
1707   init_cumulative_args (&CUM, FNTYPE, LIBNAME, TRUE, FALSE, 1000)
1708
1709 /* Like INIT_CUMULATIVE_ARGS' but only used for outgoing libcalls.  */
1710
1711 #define INIT_CUMULATIVE_LIBCALL_ARGS(CUM, MODE, LIBNAME) \
1712   init_cumulative_args (&CUM, NULL_TREE, LIBNAME, FALSE, TRUE, 0)
1713
1714 /* Update the data in CUM to advance over an argument
1715    of mode MODE and data type TYPE.
1716    (TYPE is null for libcalls where that information may not be available.)  */
1717
1718 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)    \
1719   function_arg_advance (&CUM, MODE, TYPE, NAMED, 0)
1720
1721 /* Determine where to put an argument to a function.
1722    Value is zero to push the argument on the stack,
1723    or a hard register in which to store the argument.
1724
1725    MODE is the argument's machine mode.
1726    TYPE is the data type of the argument (as a tree).
1727     This is null for libcalls where that information may
1728     not be available.
1729    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1730     the preceding args and about the function being called.
1731    NAMED is nonzero if this argument is a named parameter
1732     (otherwise it is an extra parameter matching an ellipsis).
1733
1734    On RS/6000 the first eight words of non-FP are normally in registers
1735    and the rest are pushed.  The first 13 FP args are in registers.
1736
1737    If this is floating-point and no prototype is specified, we use
1738    both an FP and integer register (or possibly FP reg and stack).  Library
1739    functions (when TYPE is zero) always have the proper types for args,
1740    so we can pass the FP value just in one register.  emit_library_function
1741    doesn't support EXPR_LIST anyway.  */
1742
1743 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1744   function_arg (&CUM, MODE, TYPE, NAMED)
1745
1746 /* If defined, a C expression which determines whether, and in which
1747    direction, to pad out an argument with extra space.  The value
1748    should be of type `enum direction': either `upward' to pad above
1749    the argument, `downward' to pad below, or `none' to inhibit
1750    padding.  */
1751
1752 #define FUNCTION_ARG_PADDING(MODE, TYPE) function_arg_padding (MODE, TYPE)
1753
1754 /* If defined, a C expression that gives the alignment boundary, in bits,
1755    of an argument with the specified mode and type.  If it is not defined,
1756    PARM_BOUNDARY is used for all arguments.  */
1757
1758 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
1759   function_arg_boundary (MODE, TYPE)
1760
1761 #define PAD_VARARGS_DOWN \
1762    (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1763
1764 /* Output assembler code to FILE to increment profiler label # LABELNO
1765    for profiling a function entry.  */
1766
1767 #define FUNCTION_PROFILER(FILE, LABELNO)        \
1768   output_function_profiler ((FILE), (LABELNO));
1769
1770 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1771    the stack pointer does not matter. No definition is equivalent to
1772    always zero.
1773
1774    On the RS/6000, this is nonzero because we can restore the stack from
1775    its backpointer, which we maintain.  */
1776 #define EXIT_IGNORE_STACK       1
1777
1778 /* Define this macro as a C expression that is nonzero for registers
1779    that are used by the epilogue or the return' pattern.  The stack
1780    and frame pointer registers are already be assumed to be used as
1781    needed.  */
1782
1783 #define EPILOGUE_USES(REGNO)                                    \
1784   ((reload_completed && (REGNO) == LR_REGNO)                    \
1785    || (TARGET_ALTIVEC && (REGNO) == VRSAVE_REGNO)               \
1786    || (crtl->calls_eh_return                                    \
1787        && TARGET_AIX                                            \
1788        && (REGNO) == 2))
1789
1790 \f
1791 /* Length in units of the trampoline for entering a nested function.  */
1792
1793 #define TRAMPOLINE_SIZE rs6000_trampoline_size ()
1794 \f
1795 /* Definitions for __builtin_return_address and __builtin_frame_address.
1796    __builtin_return_address (0) should give link register (65), enable
1797    this.  */
1798 /* This should be uncommented, so that the link register is used, but
1799    currently this would result in unmatched insns and spilling fixed
1800    registers so we'll leave it for another day.  When these problems are
1801    taken care of one additional fetch will be necessary in RETURN_ADDR_RTX.
1802    (mrs) */
1803 /* #define RETURN_ADDR_IN_PREVIOUS_FRAME */
1804
1805 /* Number of bytes into the frame return addresses can be found.  See
1806    rs6000_stack_info in rs6000.c for more information on how the different
1807    abi's store the return address.  */
1808 #define RETURN_ADDRESS_OFFSET                                           \
1809  ((DEFAULT_ABI == ABI_AIX                                               \
1810    || DEFAULT_ABI == ABI_DARWIN)        ? (TARGET_32BIT ? 8 : 16) :     \
1811   (DEFAULT_ABI == ABI_V4)               ? 4 :                           \
1812   (internal_error ("RETURN_ADDRESS_OFFSET not supported"), 0))
1813
1814 /* The current return address is in link register (65).  The return address
1815    of anything farther back is accessed normally at an offset of 8 from the
1816    frame pointer.  */
1817 #define RETURN_ADDR_RTX(COUNT, FRAME)                 \
1818   (rs6000_return_addr (COUNT, FRAME))
1819
1820 \f
1821 /* Definitions for register eliminations.
1822
1823    We have two registers that can be eliminated on the RS/6000.  First, the
1824    frame pointer register can often be eliminated in favor of the stack
1825    pointer register.  Secondly, the argument pointer register can always be
1826    eliminated; it is replaced with either the stack or frame pointer.
1827
1828    In addition, we use the elimination mechanism to see if r30 is needed
1829    Initially we assume that it isn't.  If it is, we spill it.  This is done
1830    by making it an eliminable register.  We replace it with itself so that
1831    if it isn't needed, then existing uses won't be modified.  */
1832
1833 /* This is an array of structures.  Each structure initializes one pair
1834    of eliminable registers.  The "from" register number is given first,
1835    followed by "to".  Eliminations of the same "from" register are listed
1836    in order of preference.  */
1837 #define ELIMINABLE_REGS                                 \
1838 {{ HARD_FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},    \
1839  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},         \
1840  { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},    \
1841  { ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},           \
1842  { ARG_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},      \
1843  { RS6000_PIC_OFFSET_TABLE_REGNUM, RS6000_PIC_OFFSET_TABLE_REGNUM } }
1844
1845 /* Define the offset between two registers, one to be eliminated, and the other
1846    its replacement, at the start of a routine.  */
1847 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1848   ((OFFSET) = rs6000_initial_elimination_offset(FROM, TO))
1849 \f
1850 /* Addressing modes, and classification of registers for them.  */
1851
1852 #define HAVE_PRE_DECREMENT 1
1853 #define HAVE_PRE_INCREMENT 1
1854 #define HAVE_PRE_MODIFY_DISP 1
1855 #define HAVE_PRE_MODIFY_REG 1
1856
1857 /* Macros to check register numbers against specific register classes.  */
1858
1859 /* These assume that REGNO is a hard or pseudo reg number.
1860    They give nonzero only if REGNO is a hard reg of the suitable class
1861    or a pseudo reg currently allocated to a suitable hard reg.
1862    Since they use reg_renumber, they are safe only once reg_renumber
1863    has been allocated, which happens in local-alloc.c.  */
1864
1865 #define REGNO_OK_FOR_INDEX_P(REGNO)                             \
1866 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1867  ? (REGNO) <= 31 || (REGNO) == 67                               \
1868    || (REGNO) == FRAME_POINTER_REGNUM                           \
1869  : (reg_renumber[REGNO] >= 0                                    \
1870     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67  \
1871         || reg_renumber[REGNO] == FRAME_POINTER_REGNUM)))
1872
1873 #define REGNO_OK_FOR_BASE_P(REGNO)                              \
1874 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1875  ? ((REGNO) > 0 && (REGNO) <= 31) || (REGNO) == 67              \
1876    || (REGNO) == FRAME_POINTER_REGNUM                           \
1877  : (reg_renumber[REGNO] > 0                                     \
1878     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67  \
1879         || reg_renumber[REGNO] == FRAME_POINTER_REGNUM)))
1880
1881 /* Nonzero if X is a hard reg that can be used as an index
1882    or if it is a pseudo reg in the non-strict case.  */
1883 #define INT_REG_OK_FOR_INDEX_P(X, STRICT)                       \
1884   ((!(STRICT) && REGNO (X) >= FIRST_PSEUDO_REGISTER)            \
1885    || REGNO_OK_FOR_INDEX_P (REGNO (X)))
1886
1887 /* Nonzero if X is a hard reg that can be used as a base reg
1888    or if it is a pseudo reg in the non-strict case.  */
1889 #define INT_REG_OK_FOR_BASE_P(X, STRICT)                        \
1890   ((!(STRICT) && REGNO (X) >= FIRST_PSEUDO_REGISTER)            \
1891    || REGNO_OK_FOR_BASE_P (REGNO (X)))
1892
1893 \f
1894 /* Maximum number of registers that can appear in a valid memory address.  */
1895
1896 #define MAX_REGS_PER_ADDRESS 2
1897
1898 /* Recognize any constant value that is a valid address.  */
1899
1900 #define CONSTANT_ADDRESS_P(X)   \
1901   (GET_CODE (X) == LABEL_REF || GET_CODE (X) == SYMBOL_REF              \
1902    || GET_CODE (X) == CONST_INT || GET_CODE (X) == CONST                \
1903    || GET_CODE (X) == HIGH)
1904
1905 /* Nonzero if the constant value X is a legitimate general operand.
1906    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.
1907
1908    On the RS/6000, all integer constants are acceptable, most won't be valid
1909    for particular insns, though.  Only easy FP constants are
1910    acceptable.  */
1911
1912 #define LEGITIMATE_CONSTANT_P(X)                                \
1913   (((GET_CODE (X) != CONST_DOUBLE                               \
1914      && GET_CODE (X) != CONST_VECTOR)                           \
1915     || GET_MODE (X) == VOIDmode                                 \
1916     || (TARGET_POWERPC64 && GET_MODE (X) == DImode)             \
1917     || easy_fp_constant (X, GET_MODE (X))                       \
1918     || easy_vector_constant (X, GET_MODE (X)))                  \
1919    && !rs6000_tls_referenced_p (X))
1920
1921 #define EASY_VECTOR_15(n) ((n) >= -16 && (n) <= 15)
1922 #define EASY_VECTOR_15_ADD_SELF(n) (!EASY_VECTOR_15((n))        \
1923                                     && EASY_VECTOR_15((n) >> 1) \
1924                                     && ((n) & 1) == 0)
1925
1926 #define EASY_VECTOR_MSB(n,mode)                                         \
1927   (((unsigned HOST_WIDE_INT)n) ==                                       \
1928    ((((unsigned HOST_WIDE_INT)GET_MODE_MASK (mode)) + 1) >> 1))
1929
1930 \f
1931 /* Try a machine-dependent way of reloading an illegitimate address
1932    operand.  If we find one, push the reload and jump to WIN.  This
1933    macro is used in only one place: `find_reloads_address' in reload.c.
1934
1935    Implemented on rs6000 by rs6000_legitimize_reload_address.
1936    Note that (X) is evaluated twice; this is safe in current usage.  */
1937
1938 #define LEGITIMIZE_RELOAD_ADDRESS(X,MODE,OPNUM,TYPE,IND_LEVELS,WIN)          \
1939 do {                                                                         \
1940   int win;                                                                   \
1941   (X) = rs6000_legitimize_reload_address_ptr ((X), (MODE), (OPNUM),          \
1942                         (int)(TYPE), (IND_LEVELS), &win);                    \
1943   if ( win )                                                                 \
1944     goto WIN;                                                                \
1945 } while (0)
1946
1947 #define FIND_BASE_TERM rs6000_find_base_term
1948 \f
1949 /* The register number of the register used to address a table of
1950    static data addresses in memory.  In some cases this register is
1951    defined by a processor's "application binary interface" (ABI).
1952    When this macro is defined, RTL is generated for this register
1953    once, as with the stack pointer and frame pointer registers.  If
1954    this macro is not defined, it is up to the machine-dependent files
1955    to allocate such a register (if necessary).  */
1956
1957 #define RS6000_PIC_OFFSET_TABLE_REGNUM 30
1958 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? RS6000_PIC_OFFSET_TABLE_REGNUM : INVALID_REGNUM)
1959
1960 #define TOC_REGISTER (TARGET_MINIMAL_TOC ? RS6000_PIC_OFFSET_TABLE_REGNUM : 2)
1961
1962 /* Define this macro if the register defined by
1963    `PIC_OFFSET_TABLE_REGNUM' is clobbered by calls.  Do not define
1964    this macro if `PIC_OFFSET_TABLE_REGNUM' is not defined.  */
1965
1966 /* #define PIC_OFFSET_TABLE_REG_CALL_CLOBBERED */
1967
1968 /* A C expression that is nonzero if X is a legitimate immediate
1969    operand on the target machine when generating position independent
1970    code.  You can assume that X satisfies `CONSTANT_P', so you need
1971    not check this.  You can also assume FLAG_PIC is true, so you need
1972    not check it either.  You need not define this macro if all
1973    constants (including `SYMBOL_REF') can be immediate operands when
1974    generating position independent code.  */
1975
1976 /* #define LEGITIMATE_PIC_OPERAND_P (X) */
1977 \f
1978 /* Define this if some processing needs to be done immediately before
1979    emitting code for an insn.  */
1980
1981 #define FINAL_PRESCAN_INSN(INSN,OPERANDS,NOPERANDS) \
1982   rs6000_final_prescan_insn (INSN, OPERANDS, NOPERANDS)
1983
1984 /* Specify the machine mode that this machine uses
1985    for the index in the tablejump instruction.  */
1986 #define CASE_VECTOR_MODE SImode
1987
1988 /* Define as C expression which evaluates to nonzero if the tablejump
1989    instruction expects the table to contain offsets from the address of the
1990    table.
1991    Do not define this if the table should contain absolute addresses.  */
1992 #define CASE_VECTOR_PC_RELATIVE 1
1993
1994 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1995 #define DEFAULT_SIGNED_CHAR 0
1996
1997 /* This flag, if defined, says the same insns that convert to a signed fixnum
1998    also convert validly to an unsigned one.  */
1999
2000 /* #define FIXUNS_TRUNC_LIKE_FIX_TRUNC */
2001
2002 /* An integer expression for the size in bits of the largest integer machine
2003    mode that should actually be used.  */
2004
2005 /* Allow pairs of registers to be used, which is the intent of the default.  */
2006 #define MAX_FIXED_MODE_SIZE GET_MODE_BITSIZE (TARGET_POWERPC64 ? TImode : DImode)
2007
2008 /* Max number of bytes we can move from memory to memory
2009    in one reasonably fast instruction.  */
2010 #define MOVE_MAX (! TARGET_POWERPC64 ? 4 : 8)
2011 #define MAX_MOVE_MAX 8
2012
2013 /* Nonzero if access to memory by bytes is no faster than for words.
2014    Also nonzero if doing byte operations (specifically shifts) in registers
2015    is undesirable.  */
2016 #define SLOW_BYTE_ACCESS 1
2017
2018 /* Define if operations between registers always perform the operation
2019    on the full register even if a narrower mode is specified.  */
2020 #define WORD_REGISTER_OPERATIONS
2021
2022 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
2023    will either zero-extend or sign-extend.  The value of this macro should
2024    be the code that says which one of the two operations is implicitly
2025    done, UNKNOWN if none.  */
2026 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
2027
2028 /* Define if loading short immediate values into registers sign extends.  */
2029 #define SHORT_IMMEDIATES_SIGN_EXTEND
2030 \f
2031 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2032    is done just by pretending it is already truncated.  */
2033 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
2034
2035 /* The cntlzw and cntlzd instructions return 32 and 64 for input of zero.  */
2036 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
2037   ((VALUE) = ((MODE) == SImode ? 32 : 64), 1)
2038
2039 /* The CTZ patterns return -1 for input of zero.  */
2040 #define CTZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) ((VALUE) = -1, 1)
2041
2042 /* Specify the machine mode that pointers have.
2043    After generation of rtl, the compiler makes no further distinction
2044    between pointers and any other objects of this machine mode.  */
2045 extern unsigned rs6000_pmode;
2046 #define Pmode ((enum machine_mode)rs6000_pmode)
2047
2048 /* Supply definition of STACK_SIZE_MODE for allocate_dynamic_stack_space.  */
2049 #define STACK_SIZE_MODE (TARGET_32BIT ? SImode : DImode)
2050
2051 /* Mode of a function address in a call instruction (for indexing purposes).
2052    Doesn't matter on RS/6000.  */
2053 #define FUNCTION_MODE SImode
2054
2055 /* Define this if addresses of constant functions
2056    shouldn't be put through pseudo regs where they can be cse'd.
2057    Desirable on machines where ordinary constants are expensive
2058    but a CALL with constant address is cheap.  */
2059 #define NO_FUNCTION_CSE
2060
2061 /* Define this to be nonzero if shift instructions ignore all but the low-order
2062    few bits.
2063
2064    The sle and sre instructions which allow SHIFT_COUNT_TRUNCATED
2065    have been dropped from the PowerPC architecture.  */
2066
2067 #define SHIFT_COUNT_TRUNCATED (TARGET_POWER ? 1 : 0)
2068
2069 /* Adjust the length of an INSN.  LENGTH is the currently-computed length and
2070    should be adjusted to reflect any required changes.  This macro is used when
2071    there is some systematic length adjustment required that would be difficult
2072    to express in the length attribute.  */
2073
2074 /* #define ADJUST_INSN_LENGTH(X,LENGTH) */
2075
2076 /* Given a comparison code (EQ, NE, etc.) and the first operand of a
2077    COMPARE, return the mode to be used for the comparison.  For
2078    floating-point, CCFPmode should be used.  CCUNSmode should be used
2079    for unsigned comparisons.  CCEQmode should be used when we are
2080    doing an inequality comparison on the result of a
2081    comparison.  CCmode should be used in all other cases.  */
2082
2083 #define SELECT_CC_MODE(OP,X,Y) \
2084   (SCALAR_FLOAT_MODE_P (GET_MODE (X)) ? CCFPmode        \
2085    : (OP) == GTU || (OP) == LTU || (OP) == GEU || (OP) == LEU ? CCUNSmode \
2086    : (((OP) == EQ || (OP) == NE) && COMPARISON_P (X)                      \
2087       ? CCEQmode : CCmode))
2088
2089 /* Can the condition code MODE be safely reversed?  This is safe in
2090    all cases on this port, because at present it doesn't use the
2091    trapping FP comparisons (fcmpo).  */
2092 #define REVERSIBLE_CC_MODE(MODE) 1
2093
2094 /* Given a condition code and a mode, return the inverse condition.  */
2095 #define REVERSE_CONDITION(CODE, MODE) rs6000_reverse_condition (MODE, CODE)
2096
2097 \f
2098 /* Control the assembler format that we output.  */
2099
2100 /* A C string constant describing how to begin a comment in the target
2101    assembler language.  The compiler assumes that the comment will end at
2102    the end of the line.  */
2103 #define ASM_COMMENT_START " #"
2104
2105 /* Flag to say the TOC is initialized */
2106 extern int toc_initialized;
2107
2108 /* Macro to output a special constant pool entry.  Go to WIN if we output
2109    it.  Otherwise, it is written the usual way.
2110
2111    On the RS/6000, toc entries are handled this way.  */
2112
2113 #define ASM_OUTPUT_SPECIAL_POOL_ENTRY(FILE, X, MODE, ALIGN, LABELNO, WIN) \
2114 { if (ASM_OUTPUT_SPECIAL_POOL_ENTRY_P (X, MODE))                          \
2115     {                                                                     \
2116       output_toc (FILE, X, LABELNO, MODE);                                \
2117       goto WIN;                                                           \
2118     }                                                                     \
2119 }
2120
2121 #ifdef HAVE_GAS_WEAK
2122 #define RS6000_WEAK 1
2123 #else
2124 #define RS6000_WEAK 0
2125 #endif
2126
2127 #if RS6000_WEAK
2128 /* Used in lieu of ASM_WEAKEN_LABEL.  */
2129 #define ASM_WEAKEN_DECL(FILE, DECL, NAME, VAL)                          \
2130   do                                                                    \
2131     {                                                                   \
2132       fputs ("\t.weak\t", (FILE));                                      \
2133       RS6000_OUTPUT_BASENAME ((FILE), (NAME));                          \
2134       if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL                   \
2135           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2136         {                                                               \
2137           if (TARGET_XCOFF)                                             \
2138             fputs ("[DS]", (FILE));                                     \
2139           fputs ("\n\t.weak\t.", (FILE));                               \
2140           RS6000_OUTPUT_BASENAME ((FILE), (NAME));                      \
2141         }                                                               \
2142       fputc ('\n', (FILE));                                             \
2143       if (VAL)                                                          \
2144         {                                                               \
2145           ASM_OUTPUT_DEF ((FILE), (NAME), (VAL));                       \
2146           if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL               \
2147               && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                 \
2148             {                                                           \
2149               fputs ("\t.set\t.", (FILE));                              \
2150               RS6000_OUTPUT_BASENAME ((FILE), (NAME));                  \
2151               fputs (",.", (FILE));                                     \
2152               RS6000_OUTPUT_BASENAME ((FILE), (VAL));                   \
2153               fputc ('\n', (FILE));                                     \
2154             }                                                           \
2155         }                                                               \
2156     }                                                                   \
2157   while (0)
2158 #endif
2159
2160 #if HAVE_GAS_WEAKREF
2161 #define ASM_OUTPUT_WEAKREF(FILE, DECL, NAME, VALUE)                     \
2162   do                                                                    \
2163     {                                                                   \
2164       fputs ("\t.weakref\t", (FILE));                                   \
2165       RS6000_OUTPUT_BASENAME ((FILE), (NAME));                          \
2166       fputs (", ", (FILE));                                             \
2167       RS6000_OUTPUT_BASENAME ((FILE), (VALUE));                         \
2168       if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL                   \
2169           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2170         {                                                               \
2171           fputs ("\n\t.weakref\t.", (FILE));                            \
2172           RS6000_OUTPUT_BASENAME ((FILE), (NAME));                      \
2173           fputs (", .", (FILE));                                        \
2174           RS6000_OUTPUT_BASENAME ((FILE), (VALUE));                     \
2175         }                                                               \
2176       fputc ('\n', (FILE));                                             \
2177     } while (0)
2178 #endif
2179
2180 /* This implements the `alias' attribute.  */
2181 #undef  ASM_OUTPUT_DEF_FROM_DECLS
2182 #define ASM_OUTPUT_DEF_FROM_DECLS(FILE, DECL, TARGET)                   \
2183   do                                                                    \
2184     {                                                                   \
2185       const char *alias = XSTR (XEXP (DECL_RTL (DECL), 0), 0);          \
2186       const char *name = IDENTIFIER_POINTER (TARGET);                   \
2187       if (TREE_CODE (DECL) == FUNCTION_DECL                             \
2188           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2189         {                                                               \
2190           if (TREE_PUBLIC (DECL))                                       \
2191             {                                                           \
2192               if (!RS6000_WEAK || !DECL_WEAK (DECL))                    \
2193                 {                                                       \
2194                   fputs ("\t.globl\t.", FILE);                          \
2195                   RS6000_OUTPUT_BASENAME (FILE, alias);                 \
2196                   putc ('\n', FILE);                                    \
2197                 }                                                       \
2198             }                                                           \
2199           else if (TARGET_XCOFF)                                        \
2200             {                                                           \
2201               fputs ("\t.lglobl\t.", FILE);                             \
2202               RS6000_OUTPUT_BASENAME (FILE, alias);                     \
2203               putc ('\n', FILE);                                        \
2204             }                                                           \
2205           fputs ("\t.set\t.", FILE);                                    \
2206           RS6000_OUTPUT_BASENAME (FILE, alias);                         \
2207           fputs (",.", FILE);                                           \
2208           RS6000_OUTPUT_BASENAME (FILE, name);                          \
2209           fputc ('\n', FILE);                                           \
2210         }                                                               \
2211       ASM_OUTPUT_DEF (FILE, alias, name);                               \
2212     }                                                                   \
2213    while (0)
2214
2215 #define TARGET_ASM_FILE_START rs6000_file_start
2216
2217 /* Output to assembler file text saying following lines
2218    may contain character constants, extra white space, comments, etc.  */
2219
2220 #define ASM_APP_ON ""
2221
2222 /* Output to assembler file text saying following lines
2223    no longer contain unusual constructs.  */
2224
2225 #define ASM_APP_OFF ""
2226
2227 /* How to refer to registers in assembler output.
2228    This sequence is indexed by compiler's hard-register-number (see above).  */
2229
2230 extern char rs6000_reg_names[][8];      /* register names (0 vs. %r0).  */
2231
2232 #define REGISTER_NAMES                                                  \
2233 {                                                                       \
2234   &rs6000_reg_names[ 0][0],     /* r0   */                              \
2235   &rs6000_reg_names[ 1][0],     /* r1   */                              \
2236   &rs6000_reg_names[ 2][0],     /* r2   */                              \
2237   &rs6000_reg_names[ 3][0],     /* r3   */                              \
2238   &rs6000_reg_names[ 4][0],     /* r4   */                              \
2239   &rs6000_reg_names[ 5][0],     /* r5   */                              \
2240   &rs6000_reg_names[ 6][0],     /* r6   */                              \
2241   &rs6000_reg_names[ 7][0],     /* r7   */                              \
2242   &rs6000_reg_names[ 8][0],     /* r8   */                              \
2243   &rs6000_reg_names[ 9][0],     /* r9   */                              \
2244   &rs6000_reg_names[10][0],     /* r10  */                              \
2245   &rs6000_reg_names[11][0],     /* r11  */                              \
2246   &rs6000_reg_names[12][0],     /* r12  */                              \
2247   &rs6000_reg_names[13][0],     /* r13  */                              \
2248   &rs6000_reg_names[14][0],     /* r14  */                              \
2249   &rs6000_reg_names[15][0],     /* r15  */                              \
2250   &rs6000_reg_names[16][0],     /* r16  */                              \
2251   &rs6000_reg_names[17][0],     /* r17  */                              \
2252   &rs6000_reg_names[18][0],     /* r18  */                              \
2253   &rs6000_reg_names[19][0],     /* r19  */                              \
2254   &rs6000_reg_names[20][0],     /* r20  */                              \
2255   &rs6000_reg_names[21][0],     /* r21  */                              \
2256   &rs6000_reg_names[22][0],     /* r22  */                              \
2257   &rs6000_reg_names[23][0],     /* r23  */                              \
2258   &rs6000_reg_names[24][0],     /* r24  */                              \
2259   &rs6000_reg_names[25][0],     /* r25  */                              \
2260   &rs6000_reg_names[26][0],     /* r26  */                              \
2261   &rs6000_reg_names[27][0],     /* r27  */                              \
2262   &rs6000_reg_names[28][0],     /* r28  */                              \
2263   &rs6000_reg_names[29][0],     /* r29  */                              \
2264   &rs6000_reg_names[30][0],     /* r30  */                              \
2265   &rs6000_reg_names[31][0],     /* r31  */                              \
2266                                                                         \
2267   &rs6000_reg_names[32][0],     /* fr0  */                              \
2268   &rs6000_reg_names[33][0],     /* fr1  */                              \
2269   &rs6000_reg_names[34][0],     /* fr2  */                              \
2270   &rs6000_reg_names[35][0],     /* fr3  */                              \
2271   &rs6000_reg_names[36][0],     /* fr4  */                              \
2272   &rs6000_reg_names[37][0],     /* fr5  */                              \
2273   &rs6000_reg_names[38][0],     /* fr6  */                              \
2274   &rs6000_reg_names[39][0],     /* fr7  */                              \
2275   &rs6000_reg_names[40][0],     /* fr8  */                              \
2276   &rs6000_reg_names[41][0],     /* fr9  */                              \
2277   &rs6000_reg_names[42][0],     /* fr10 */                              \
2278   &rs6000_reg_names[43][0],     /* fr11 */                              \
2279   &rs6000_reg_names[44][0],     /* fr12 */                              \
2280   &rs6000_reg_names[45][0],     /* fr13 */                              \
2281   &rs6000_reg_names[46][0],     /* fr14 */                              \
2282   &rs6000_reg_names[47][0],     /* fr15 */                              \
2283   &rs6000_reg_names[48][0],     /* fr16 */                              \
2284   &rs6000_reg_names[49][0],     /* fr17 */                              \
2285   &rs6000_reg_names[50][0],     /* fr18 */                              \
2286   &rs6000_reg_names[51][0],     /* fr19 */                              \
2287   &rs6000_reg_names[52][0],     /* fr20 */                              \
2288   &rs6000_reg_names[53][0],     /* fr21 */                              \
2289   &rs6000_reg_names[54][0],     /* fr22 */                              \
2290   &rs6000_reg_names[55][0],     /* fr23 */                              \
2291   &rs6000_reg_names[56][0],     /* fr24 */                              \
2292   &rs6000_reg_names[57][0],     /* fr25 */                              \
2293   &rs6000_reg_names[58][0],     /* fr26 */                              \
2294   &rs6000_reg_names[59][0],     /* fr27 */                              \
2295   &rs6000_reg_names[60][0],     /* fr28 */                              \
2296   &rs6000_reg_names[61][0],     /* fr29 */                              \
2297   &rs6000_reg_names[62][0],     /* fr30 */                              \
2298   &rs6000_reg_names[63][0],     /* fr31 */                              \
2299                                                                         \
2300   &rs6000_reg_names[64][0],     /* mq   */                              \
2301   &rs6000_reg_names[65][0],     /* lr   */                              \
2302   &rs6000_reg_names[66][0],     /* ctr  */                              \
2303   &rs6000_reg_names[67][0],     /* ap   */                              \
2304                                                                         \
2305   &rs6000_reg_names[68][0],     /* cr0  */                              \
2306   &rs6000_reg_names[69][0],     /* cr1  */                              \
2307   &rs6000_reg_names[70][0],     /* cr2  */                              \
2308   &rs6000_reg_names[71][0],     /* cr3  */                              \
2309   &rs6000_reg_names[72][0],     /* cr4  */                              \
2310   &rs6000_reg_names[73][0],     /* cr5  */                              \
2311   &rs6000_reg_names[74][0],     /* cr6  */                              \
2312   &rs6000_reg_names[75][0],     /* cr7  */                              \
2313                                                                         \
2314   &rs6000_reg_names[76][0],     /* ca  */                               \
2315                                                                         \
2316   &rs6000_reg_names[77][0],     /* v0  */                               \
2317   &rs6000_reg_names[78][0],     /* v1  */                               \
2318   &rs6000_reg_names[79][0],     /* v2  */                               \
2319   &rs6000_reg_names[80][0],     /* v3  */                               \
2320   &rs6000_reg_names[81][0],     /* v4  */                               \
2321   &rs6000_reg_names[82][0],     /* v5  */                               \
2322   &rs6000_reg_names[83][0],     /* v6  */                               \
2323   &rs6000_reg_names[84][0],     /* v7  */                               \
2324   &rs6000_reg_names[85][0],     /* v8  */                               \
2325   &rs6000_reg_names[86][0],     /* v9  */                               \
2326   &rs6000_reg_names[87][0],     /* v10  */                              \
2327   &rs6000_reg_names[88][0],     /* v11  */                              \
2328   &rs6000_reg_names[89][0],     /* v12  */                              \
2329   &rs6000_reg_names[90][0],     /* v13  */                              \
2330   &rs6000_reg_names[91][0],     /* v14  */                              \
2331   &rs6000_reg_names[92][0],     /* v15  */                              \
2332   &rs6000_reg_names[93][0],     /* v16  */                              \
2333   &rs6000_reg_names[94][0],     /* v17  */                              \
2334   &rs6000_reg_names[95][0],     /* v18  */                              \
2335   &rs6000_reg_names[96][0],     /* v19  */                              \
2336   &rs6000_reg_names[97][0],     /* v20  */                              \
2337   &rs6000_reg_names[98][0],     /* v21  */                              \
2338   &rs6000_reg_names[99][0],     /* v22  */                              \
2339   &rs6000_reg_names[100][0],    /* v23  */                              \
2340   &rs6000_reg_names[101][0],    /* v24  */                              \
2341   &rs6000_reg_names[102][0],    /* v25  */                              \
2342   &rs6000_reg_names[103][0],    /* v26  */                              \
2343   &rs6000_reg_names[104][0],    /* v27  */                              \
2344   &rs6000_reg_names[105][0],    /* v28  */                              \
2345   &rs6000_reg_names[106][0],    /* v29  */                              \
2346   &rs6000_reg_names[107][0],    /* v30  */                              \
2347   &rs6000_reg_names[108][0],    /* v31  */                              \
2348   &rs6000_reg_names[109][0],    /* vrsave  */                           \
2349   &rs6000_reg_names[110][0],    /* vscr  */                             \
2350   &rs6000_reg_names[111][0],    /* spe_acc */                           \
2351   &rs6000_reg_names[112][0],    /* spefscr */                           \
2352   &rs6000_reg_names[113][0],    /* sfp  */                              \
2353 }
2354
2355 /* Table of additional register names to use in user input.  */
2356
2357 #define ADDITIONAL_REGISTER_NAMES \
2358  {{"r0",    0}, {"r1",    1}, {"r2",    2}, {"r3",    3},       \
2359   {"r4",    4}, {"r5",    5}, {"r6",    6}, {"r7",    7},       \
2360   {"r8",    8}, {"r9",    9}, {"r10",  10}, {"r11",  11},       \
2361   {"r12",  12}, {"r13",  13}, {"r14",  14}, {"r15",  15},       \
2362   {"r16",  16}, {"r17",  17}, {"r18",  18}, {"r19",  19},       \
2363   {"r20",  20}, {"r21",  21}, {"r22",  22}, {"r23",  23},       \
2364   {"r24",  24}, {"r25",  25}, {"r26",  26}, {"r27",  27},       \
2365   {"r28",  28}, {"r29",  29}, {"r30",  30}, {"r31",  31},       \
2366   {"fr0",  32}, {"fr1",  33}, {"fr2",  34}, {"fr3",  35},       \
2367   {"fr4",  36}, {"fr5",  37}, {"fr6",  38}, {"fr7",  39},       \
2368   {"fr8",  40}, {"fr9",  41}, {"fr10", 42}, {"fr11", 43},       \
2369   {"fr12", 44}, {"fr13", 45}, {"fr14", 46}, {"fr15", 47},       \
2370   {"fr16", 48}, {"fr17", 49}, {"fr18", 50}, {"fr19", 51},       \
2371   {"fr20", 52}, {"fr21", 53}, {"fr22", 54}, {"fr23", 55},       \
2372   {"fr24", 56}, {"fr25", 57}, {"fr26", 58}, {"fr27", 59},       \
2373   {"fr28", 60}, {"fr29", 61}, {"fr30", 62}, {"fr31", 63},       \
2374   {"v0",   77}, {"v1",   78}, {"v2",   79}, {"v3",   80},       \
2375   {"v4",   81}, {"v5",   82}, {"v6",   83}, {"v7",   84},       \
2376   {"v8",   85}, {"v9",   86}, {"v10",  87}, {"v11",  88},       \
2377   {"v12",  89}, {"v13",  90}, {"v14",  91}, {"v15",  92},       \
2378   {"v16",  93}, {"v17",  94}, {"v18",  95}, {"v19",  96},       \
2379   {"v20",  97}, {"v21",  98}, {"v22",  99}, {"v23",  100},      \
2380   {"v24",  101},{"v25",  102},{"v26",  103},{"v27",  104},      \
2381   {"v28",  105},{"v29",  106},{"v30",  107},{"v31",  108},      \
2382   {"vrsave", 109}, {"vscr", 110},                               \
2383   {"spe_acc", 111}, {"spefscr", 112},                           \
2384   /* no additional names for: mq, lr, ctr, ap */                \
2385   {"cr0",  68}, {"cr1",  69}, {"cr2",  70}, {"cr3",  71},       \
2386   {"cr4",  72}, {"cr5",  73}, {"cr6",  74}, {"cr7",  75},       \
2387   {"cc",   68}, {"sp",    1}, {"toc",   2},                     \
2388   /* CA is only part of XER, but we do not model the other parts (yet).  */ \
2389   {"xer",  76},                                                 \
2390   /* VSX registers overlaid on top of FR, Altivec registers */  \
2391   {"vs0",  32}, {"vs1",  33}, {"vs2",  34}, {"vs3",  35},       \
2392   {"vs4",  36}, {"vs5",  37}, {"vs6",  38}, {"vs7",  39},       \
2393   {"vs8",  40}, {"vs9",  41}, {"vs10", 42}, {"vs11", 43},       \
2394   {"vs12", 44}, {"vs13", 45}, {"vs14", 46}, {"vs15", 47},       \
2395   {"vs16", 48}, {"vs17", 49}, {"vs18", 50}, {"vs19", 51},       \
2396   {"vs20", 52}, {"vs21", 53}, {"vs22", 54}, {"vs23", 55},       \
2397   {"vs24", 56}, {"vs25", 57}, {"vs26", 58}, {"vs27", 59},       \
2398   {"vs28", 60}, {"vs29", 61}, {"vs30", 62}, {"vs31", 63},       \
2399   {"vs32", 77}, {"vs33", 78}, {"vs34", 79}, {"vs35", 80},       \
2400   {"vs36", 81}, {"vs37", 82}, {"vs38", 83}, {"vs39", 84},       \
2401   {"vs40", 85}, {"vs41", 86}, {"vs42", 87}, {"vs43", 88},       \
2402   {"vs44", 89}, {"vs45", 90}, {"vs46", 91}, {"vs47", 92},       \
2403   {"vs48", 93}, {"vs49", 94}, {"vs50", 95}, {"vs51", 96},       \
2404   {"vs52", 97}, {"vs53", 98}, {"vs54", 99}, {"vs55", 100},      \
2405   {"vs56", 101},{"vs57", 102},{"vs58", 103},{"vs59", 104},      \
2406   {"vs60", 105},{"vs61", 106},{"vs62", 107},{"vs63", 108} }
2407
2408 /* Text to write out after a CALL that may be replaced by glue code by
2409    the loader.  This depends on the AIX version.  */
2410 #define RS6000_CALL_GLUE "cror 31,31,31"
2411
2412 /* This is how to output an element of a case-vector that is relative.  */
2413
2414 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
2415   do { char buf[100];                                   \
2416        fputs ("\t.long ", FILE);                        \
2417        ASM_GENERATE_INTERNAL_LABEL (buf, "L", VALUE);   \
2418        assemble_name (FILE, buf);                       \
2419        putc ('-', FILE);                                \
2420        ASM_GENERATE_INTERNAL_LABEL (buf, "L", REL);     \
2421        assemble_name (FILE, buf);                       \
2422        putc ('\n', FILE);                               \
2423      } while (0)
2424
2425 /* This is how to output an assembler line
2426    that says to advance the location counter
2427    to a multiple of 2**LOG bytes.  */
2428
2429 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
2430   if ((LOG) != 0)                       \
2431     fprintf (FILE, "\t.align %d\n", (LOG))
2432
2433 /* Pick up the return address upon entry to a procedure. Used for
2434    dwarf2 unwind information.  This also enables the table driven
2435    mechanism.  */
2436
2437 #define INCOMING_RETURN_ADDR_RTX   gen_rtx_REG (Pmode, LR_REGNO)
2438 #define DWARF_FRAME_RETURN_COLUMN  DWARF_FRAME_REGNUM (LR_REGNO)
2439
2440 /* Describe how we implement __builtin_eh_return.  */
2441 #define EH_RETURN_DATA_REGNO(N) ((N) < 4 ? (N) + 3 : INVALID_REGNUM)
2442 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 10)
2443
2444 /* Print operand X (an rtx) in assembler syntax to file FILE.
2445    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2446    For `%' followed by punctuation, CODE is the punctuation and X is null.  */
2447
2448 #define PRINT_OPERAND(FILE, X, CODE)  print_operand (FILE, X, CODE)
2449
2450 /* Define which CODE values are valid.  */
2451
2452 #define PRINT_OPERAND_PUNCT_VALID_P(CODE)  \
2453   ((CODE) == '.' || (CODE) == '&')
2454
2455 /* Print a memory address as an operand to reference that memory location.  */
2456
2457 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
2458
2459 #define OUTPUT_ADDR_CONST_EXTRA(STREAM, X, FAIL)                \
2460   do                                                            \
2461     if (!rs6000_output_addr_const_extra (STREAM, X))            \
2462       goto FAIL;                                                \
2463   while (0)
2464
2465 /* uncomment for disabling the corresponding default options */
2466 /* #define  MACHINE_no_sched_interblock */
2467 /* #define  MACHINE_no_sched_speculative */
2468 /* #define  MACHINE_no_sched_speculative_load */
2469
2470 /* General flags.  */
2471 extern int flag_pic;
2472 extern int optimize;
2473 extern int flag_expensive_optimizations;
2474 extern int frame_pointer_needed;
2475
2476 /* Classification of the builtin functions to properly set the declaration tree
2477    flags.  */
2478 enum rs6000_btc
2479 {
2480   RS6000_BTC_MISC,              /* assume builtin can do anything */
2481   RS6000_BTC_CONST,             /* builtin is a 'const' function.  */
2482   RS6000_BTC_PURE,              /* builtin is a 'pure' function.  */
2483   RS6000_BTC_FP_PURE            /* builtin is 'pure' if rounding math.  */
2484 };
2485
2486 /* Convenience macros to document the instruction type.  */
2487 #define RS6000_BTC_MEM  RS6000_BTC_MISC /* load/store touches memory */
2488 #define RS6000_BTC_SAT  RS6000_BTC_MISC /* VMX saturate sets VSCR register */
2489
2490 #undef RS6000_BUILTIN
2491 #undef RS6000_BUILTIN_EQUATE
2492 #define RS6000_BUILTIN(NAME, TYPE) NAME,
2493 #define RS6000_BUILTIN_EQUATE(NAME, VALUE) NAME = VALUE,
2494
2495 enum rs6000_builtins
2496 {
2497 #include "rs6000-builtin.def"
2498
2499   RS6000_BUILTIN_COUNT
2500 };
2501
2502 #undef RS6000_BUILTIN
2503 #undef RS6000_BUILTIN_EQUATE
2504
2505 enum rs6000_builtin_type_index
2506 {
2507   RS6000_BTI_NOT_OPAQUE,
2508   RS6000_BTI_opaque_V2SI,
2509   RS6000_BTI_opaque_V2SF,
2510   RS6000_BTI_opaque_p_V2SI,
2511   RS6000_BTI_opaque_V4SI,
2512   RS6000_BTI_V16QI,
2513   RS6000_BTI_V2SI,
2514   RS6000_BTI_V2SF,
2515   RS6000_BTI_V2DI,
2516   RS6000_BTI_V2DF,
2517   RS6000_BTI_V4HI,
2518   RS6000_BTI_V4SI,
2519   RS6000_BTI_V4SF,
2520   RS6000_BTI_V8HI,
2521   RS6000_BTI_unsigned_V16QI,
2522   RS6000_BTI_unsigned_V8HI,
2523   RS6000_BTI_unsigned_V4SI,
2524   RS6000_BTI_unsigned_V2DI,
2525   RS6000_BTI_bool_char,          /* __bool char */
2526   RS6000_BTI_bool_short,         /* __bool short */
2527   RS6000_BTI_bool_int,           /* __bool int */
2528   RS6000_BTI_bool_long,          /* __bool long */
2529   RS6000_BTI_pixel,              /* __pixel */
2530   RS6000_BTI_bool_V16QI,         /* __vector __bool char */
2531   RS6000_BTI_bool_V8HI,          /* __vector __bool short */
2532   RS6000_BTI_bool_V4SI,          /* __vector __bool int */
2533   RS6000_BTI_bool_V2DI,          /* __vector __bool long */
2534   RS6000_BTI_pixel_V8HI,         /* __vector __pixel */
2535   RS6000_BTI_long,               /* long_integer_type_node */
2536   RS6000_BTI_unsigned_long,      /* long_unsigned_type_node */
2537   RS6000_BTI_INTQI,              /* intQI_type_node */
2538   RS6000_BTI_UINTQI,             /* unsigned_intQI_type_node */
2539   RS6000_BTI_INTHI,              /* intHI_type_node */
2540   RS6000_BTI_UINTHI,             /* unsigned_intHI_type_node */
2541   RS6000_BTI_INTSI,              /* intSI_type_node */
2542   RS6000_BTI_UINTSI,             /* unsigned_intSI_type_node */
2543   RS6000_BTI_INTDI,              /* intDI_type_node */
2544   RS6000_BTI_UINTDI,             /* unsigned_intDI_type_node */
2545   RS6000_BTI_float,              /* float_type_node */
2546   RS6000_BTI_double,             /* double_type_node */
2547   RS6000_BTI_void,               /* void_type_node */
2548   RS6000_BTI_MAX
2549 };
2550
2551
2552 #define opaque_V2SI_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V2SI])
2553 #define opaque_V2SF_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V2SF])
2554 #define opaque_p_V2SI_type_node       (rs6000_builtin_types[RS6000_BTI_opaque_p_V2SI])
2555 #define opaque_V4SI_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V4SI])
2556 #define V16QI_type_node               (rs6000_builtin_types[RS6000_BTI_V16QI])
2557 #define V2DI_type_node                (rs6000_builtin_types[RS6000_BTI_V2DI])
2558 #define V2DF_type_node                (rs6000_builtin_types[RS6000_BTI_V2DF])
2559 #define V2SI_type_node                (rs6000_builtin_types[RS6000_BTI_V2SI])
2560 #define V2SF_type_node                (rs6000_builtin_types[RS6000_BTI_V2SF])
2561 #define V4HI_type_node                (rs6000_builtin_types[RS6000_BTI_V4HI])
2562 #define V4SI_type_node                (rs6000_builtin_types[RS6000_BTI_V4SI])
2563 #define V4SF_type_node                (rs6000_builtin_types[RS6000_BTI_V4SF])
2564 #define V8HI_type_node                (rs6000_builtin_types[RS6000_BTI_V8HI])
2565 #define unsigned_V16QI_type_node      (rs6000_builtin_types[RS6000_BTI_unsigned_V16QI])
2566 #define unsigned_V8HI_type_node       (rs6000_builtin_types[RS6000_BTI_unsigned_V8HI])
2567 #define unsigned_V4SI_type_node       (rs6000_builtin_types[RS6000_BTI_unsigned_V4SI])
2568 #define unsigned_V2DI_type_node       (rs6000_builtin_types[RS6000_BTI_unsigned_V2DI])
2569 #define bool_char_type_node           (rs6000_builtin_types[RS6000_BTI_bool_char])
2570 #define bool_short_type_node          (rs6000_builtin_types[RS6000_BTI_bool_short])
2571 #define bool_int_type_node            (rs6000_builtin_types[RS6000_BTI_bool_int])
2572 #define bool_long_type_node           (rs6000_builtin_types[RS6000_BTI_bool_long])
2573 #define pixel_type_node               (rs6000_builtin_types[RS6000_BTI_pixel])
2574 #define bool_V16QI_type_node          (rs6000_builtin_types[RS6000_BTI_bool_V16QI])
2575 #define bool_V8HI_type_node           (rs6000_builtin_types[RS6000_BTI_bool_V8HI])
2576 #define bool_V4SI_type_node           (rs6000_builtin_types[RS6000_BTI_bool_V4SI])
2577 #define bool_V2DI_type_node           (rs6000_builtin_types[RS6000_BTI_bool_V2DI])
2578 #define pixel_V8HI_type_node          (rs6000_builtin_types[RS6000_BTI_pixel_V8HI])
2579
2580 #define long_integer_type_internal_node  (rs6000_builtin_types[RS6000_BTI_long])
2581 #define long_unsigned_type_internal_node (rs6000_builtin_types[RS6000_BTI_unsigned_long])
2582 #define intQI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTQI])
2583 #define uintQI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTQI])
2584 #define intHI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTHI])
2585 #define uintHI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTHI])
2586 #define intSI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTSI])
2587 #define uintSI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTSI])
2588 #define intDI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTDI])
2589 #define uintDI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTDI])
2590 #define float_type_internal_node         (rs6000_builtin_types[RS6000_BTI_float])
2591 #define double_type_internal_node        (rs6000_builtin_types[RS6000_BTI_double])
2592 #define void_type_internal_node          (rs6000_builtin_types[RS6000_BTI_void])
2593
2594 extern GTY(()) tree rs6000_builtin_types[RS6000_BTI_MAX];
2595 extern GTY(()) tree rs6000_builtin_decls[RS6000_BUILTIN_COUNT];
2596