OSDN Git Service

63c1b839c2d747986581eb24ee87c7260a6273f8
[pf3gnuchains/gcc-fork.git] / gcc / config / rs6000 / rs6000.h
1 /* Definitions of target machine for GNU compiler, for IBM RS/6000.
2    Copyright (C) 1992, 1993, 1994, 1995, 1996, 1997, 1998, 1999,
3    2000, 2001, 2002, 2003, 2004 Free Software Foundation, Inc.
4    Contributed by Richard Kenner (kenner@vlsi1.ultra.nyu.edu)
5
6    This file is part of GCC.
7
8    GCC is free software; you can redistribute it and/or modify it
9    under the terms of the GNU General Public License as published
10    by the Free Software Foundation; either version 2, or (at your
11    option) any later version.
12
13    GCC is distributed in the hope that it will be useful, but WITHOUT
14    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
15    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
16    License for more details.
17
18    You should have received a copy of the GNU General Public License
19    along with GCC; see the file COPYING.  If not, write to the
20    Free Software Foundation, 59 Temple Place - Suite 330, Boston,
21    MA 02111-1307, USA.  */
22
23 /* Note that some other tm.h files include this one and then override
24    many of the definitions.  */
25
26 /* Definitions for the object file format.  These are set at
27    compile-time.  */
28
29 #define OBJECT_XCOFF 1
30 #define OBJECT_ELF 2
31 #define OBJECT_PEF 3
32 #define OBJECT_MACHO 4
33
34 #define TARGET_ELF (TARGET_OBJECT_FORMAT == OBJECT_ELF)
35 #define TARGET_XCOFF (TARGET_OBJECT_FORMAT == OBJECT_XCOFF)
36 #define TARGET_MACOS (TARGET_OBJECT_FORMAT == OBJECT_PEF)
37 #define TARGET_MACHO (TARGET_OBJECT_FORMAT == OBJECT_MACHO)
38
39 #ifndef TARGET_AIX
40 #define TARGET_AIX 0
41 #endif
42
43 /* Control whether function entry points use a "dot" symbol when
44    ABI_AIX.  */
45 #define DOT_SYMBOLS 1
46
47 /* Default string to use for cpu if not specified.  */
48 #ifndef TARGET_CPU_DEFAULT
49 #define TARGET_CPU_DEFAULT ((char *)0)
50 #endif
51
52 /* Common ASM definitions used by ASM_SPEC among the various targets
53    for handling -mcpu=xxx switches.  */
54 #define ASM_CPU_SPEC \
55 "%{!mcpu*: \
56   %{mpower: %{!mpower2: -mpwr}} \
57   %{mpower2: -mpwrx} \
58   %{mpowerpc64*: -mppc64} \
59   %{!mpowerpc64*: %{mpowerpc*: -mppc}} \
60   %{mno-power: %{!mpowerpc*: -mcom}} \
61   %{!mno-power: %{!mpower*: %(asm_default)}}} \
62 %{mcpu=common: -mcom} \
63 %{mcpu=power: -mpwr} \
64 %{mcpu=power2: -mpwrx} \
65 %{mcpu=power3: -mppc64} \
66 %{mcpu=power4: -mpower4} \
67 %{mcpu=power5: -mpower4} \
68 %{mcpu=powerpc: -mppc} \
69 %{mcpu=rios: -mpwr} \
70 %{mcpu=rios1: -mpwr} \
71 %{mcpu=rios2: -mpwrx} \
72 %{mcpu=rsc: -mpwr} \
73 %{mcpu=rsc1: -mpwr} \
74 %{mcpu=rs64a: -mppc64} \
75 %{mcpu=401: -mppc} \
76 %{mcpu=403: -m403} \
77 %{mcpu=405: -m405} \
78 %{mcpu=405fp: -m405} \
79 %{mcpu=440: -m440} \
80 %{mcpu=440fp: -m440} \
81 %{mcpu=505: -mppc} \
82 %{mcpu=601: -m601} \
83 %{mcpu=602: -mppc} \
84 %{mcpu=603: -mppc} \
85 %{mcpu=603e: -mppc} \
86 %{mcpu=ec603e: -mppc} \
87 %{mcpu=604: -mppc} \
88 %{mcpu=604e: -mppc} \
89 %{mcpu=620: -mppc64} \
90 %{mcpu=630: -mppc64} \
91 %{mcpu=740: -mppc} \
92 %{mcpu=750: -mppc} \
93 %{mcpu=G3: -mppc} \
94 %{mcpu=7400: -mppc -maltivec} \
95 %{mcpu=7450: -mppc -maltivec} \
96 %{mcpu=G4: -mppc -maltivec} \
97 %{mcpu=801: -mppc} \
98 %{mcpu=821: -mppc} \
99 %{mcpu=823: -mppc} \
100 %{mcpu=860: -mppc} \
101 %{mcpu=970: -mpower4 -maltivec} \
102 %{mcpu=G5: -mpower4 -maltivec} \
103 %{mcpu=8540: -me500} \
104 %{maltivec: -maltivec} \
105 -many"
106
107 #define CPP_DEFAULT_SPEC ""
108
109 #define ASM_DEFAULT_SPEC ""
110
111 /* This macro defines names of additional specifications to put in the specs
112    that can be used in various specifications like CC1_SPEC.  Its definition
113    is an initializer with a subgrouping for each command option.
114
115    Each subgrouping contains a string constant, that defines the
116    specification name, and a string constant that used by the GCC driver
117    program.
118
119    Do not define this macro if it does not need to do anything.  */
120
121 #define SUBTARGET_EXTRA_SPECS
122
123 #define EXTRA_SPECS                                                     \
124   { "cpp_default",              CPP_DEFAULT_SPEC },                     \
125   { "asm_cpu",                  ASM_CPU_SPEC },                         \
126   { "asm_default",              ASM_DEFAULT_SPEC },                     \
127   SUBTARGET_EXTRA_SPECS
128
129 /* Architecture type.  */
130
131 extern int target_flags;
132
133 /* Use POWER architecture instructions and MQ register.  */
134 #define MASK_POWER              0x00000001
135
136 /* Use POWER2 extensions to POWER architecture.  */
137 #define MASK_POWER2             0x00000002
138
139 /* Use PowerPC architecture instructions.  */
140 #define MASK_POWERPC            0x00000004
141
142 /* Use PowerPC General Purpose group optional instructions, e.g. fsqrt.  */
143 #define MASK_PPC_GPOPT          0x00000008
144
145 /* Use PowerPC Graphics group optional instructions, e.g. fsel.  */
146 #define MASK_PPC_GFXOPT         0x00000010
147
148 /* Use PowerPC-64 architecture instructions.  */
149 #define MASK_POWERPC64          0x00000020
150
151 /* Use revised mnemonic names defined for PowerPC architecture.  */
152 #define MASK_NEW_MNEMONICS      0x00000040
153
154 /* Disable placing fp constants in the TOC; can be turned on when the
155    TOC overflows.  */
156 #define MASK_NO_FP_IN_TOC       0x00000080
157
158 /* Disable placing symbol+offset constants in the TOC; can be turned on when
159    the TOC overflows.  */
160 #define MASK_NO_SUM_IN_TOC      0x00000100
161
162 /* Output only one TOC entry per module.  Normally linking fails if
163    there are more than 16K unique variables/constants in an executable.  With
164    this option, linking fails only if there are more than 16K modules, or
165    if there are more than 16K unique variables/constant in a single module.
166
167    This is at the cost of having 2 extra loads and one extra store per
168    function, and one less allocable register.  */
169 #define MASK_MINIMAL_TOC        0x00000200
170
171 /* Nonzero for the 64 bit ABIs: longs and pointers are 64 bits.  The
172    chip is running in "64-bit mode", in which CR0 is set in dot
173    operations based on all 64 bits of the register, bdnz works on 64-bit
174    ctr, lr is 64 bits, and so on.  Requires MASK_POWERPC64.  */
175 #define MASK_64BIT              0x00000400
176
177 /* Disable use of FPRs.  */
178 #define MASK_SOFT_FLOAT         0x00000800
179
180 /* Enable load/store multiple, even on PowerPC */
181 #define MASK_MULTIPLE           0x00001000
182
183 /* Use string instructions for block moves */
184 #define MASK_STRING             0x00002000
185
186 /* Disable update form of load/store */
187 #define MASK_NO_UPDATE          0x00004000
188
189 /* Disable fused multiply/add operations */
190 #define MASK_NO_FUSED_MADD      0x00008000
191
192 /* Nonzero if we need to schedule the prolog and epilog.  */
193 #define MASK_SCHED_PROLOG       0x00010000
194
195 /* Use AltiVec instructions.  */
196 #define MASK_ALTIVEC            0x00020000
197
198 /* Return small structures in memory (as the AIX ABI requires).  */
199 #define MASK_AIX_STRUCT_RET     0x00040000
200
201 /* Use single field mfcr instruction.  */
202 #define MASK_MFCRF              0x00080000
203
204 /* The only remaining free bits are 0x00600000.  linux64.h uses
205    0x00100000, and sysv4.h uses 0x00800000 -> 0x40000000.
206    0x80000000 is not available because target_flags is signed.  */
207
208 #define TARGET_POWER            (target_flags & MASK_POWER)
209 #define TARGET_POWER2           (target_flags & MASK_POWER2)
210 #define TARGET_POWERPC          (target_flags & MASK_POWERPC)
211 #define TARGET_PPC_GPOPT        (target_flags & MASK_PPC_GPOPT)
212 #define TARGET_PPC_GFXOPT       (target_flags & MASK_PPC_GFXOPT)
213 #define TARGET_NEW_MNEMONICS    (target_flags & MASK_NEW_MNEMONICS)
214 #define TARGET_NO_FP_IN_TOC     (target_flags & MASK_NO_FP_IN_TOC)
215 #define TARGET_NO_SUM_IN_TOC    (target_flags & MASK_NO_SUM_IN_TOC)
216 #define TARGET_MINIMAL_TOC      (target_flags & MASK_MINIMAL_TOC)
217 #define TARGET_64BIT            (target_flags & MASK_64BIT)
218 #define TARGET_SOFT_FLOAT       (target_flags & MASK_SOFT_FLOAT)
219 #define TARGET_MULTIPLE         (target_flags & MASK_MULTIPLE)
220 #define TARGET_STRING           (target_flags & MASK_STRING)
221 #define TARGET_NO_UPDATE        (target_flags & MASK_NO_UPDATE)
222 #define TARGET_NO_FUSED_MADD    (target_flags & MASK_NO_FUSED_MADD)
223 #define TARGET_SCHED_PROLOG     (target_flags & MASK_SCHED_PROLOG)
224 #define TARGET_ALTIVEC          (target_flags & MASK_ALTIVEC)
225 #define TARGET_AIX_STRUCT_RET   (target_flags & MASK_AIX_STRUCT_RET)
226
227 /* Define TARGET_MFCRF if the target assembler supports the optional
228    field operand for mfcr and the target processor supports the
229    instruction.  */
230
231 #ifdef HAVE_AS_MFCRF
232 #define TARGET_MFCRF            (target_flags & MASK_MFCRF)
233 #else
234 #define TARGET_MFCRF 0
235 #endif
236
237
238 #define TARGET_32BIT            (! TARGET_64BIT)
239 #define TARGET_HARD_FLOAT       (! TARGET_SOFT_FLOAT)
240 #define TARGET_UPDATE           (! TARGET_NO_UPDATE)
241 #define TARGET_FUSED_MADD       (! TARGET_NO_FUSED_MADD)
242
243 /* Emit a dtp-relative reference to a TLS variable.  */
244
245 #ifdef HAVE_AS_TLS
246 #define ASM_OUTPUT_DWARF_DTPREL(FILE, SIZE, X) \
247   rs6000_output_dwarf_dtprel (FILE, SIZE, X)
248 #endif
249
250 #ifndef HAVE_AS_TLS
251 #define HAVE_AS_TLS 0
252 #endif
253
254 #ifdef IN_LIBGCC2
255 /* For libgcc2 we make sure this is a compile time constant */
256 #if defined (__64BIT__) || defined (__powerpc64__)
257 #define TARGET_POWERPC64        1
258 #else
259 #define TARGET_POWERPC64        0
260 #endif
261 #else
262 #define TARGET_POWERPC64        (target_flags & MASK_POWERPC64)
263 #endif
264
265 #define TARGET_XL_CALL 0
266
267 /* Run-time compilation parameters selecting different hardware subsets.
268
269    Macro to define tables used to set the flags.
270    This is a list in braces of pairs in braces,
271    each pair being { "NAME", VALUE }
272    where VALUE is the bits to set or minus the bits to clear.
273    An empty string NAME is used to identify the default VALUE.  */
274
275 #define TARGET_SWITCHES                                                 \
276  {{"power",             MASK_POWER  | MASK_MULTIPLE | MASK_STRING,      \
277                         N_("Use POWER instruction set")},               \
278   {"power2",            (MASK_POWER | MASK_MULTIPLE | MASK_STRING       \
279                          | MASK_POWER2),                                \
280                         N_("Use POWER2 instruction set")},              \
281   {"no-power2",         - MASK_POWER2,                                  \
282                         N_("Do not use POWER2 instruction set")},       \
283   {"no-power",          - (MASK_POWER | MASK_POWER2 | MASK_MULTIPLE     \
284                            | MASK_STRING),                              \
285                         N_("Do not use POWER instruction set")},        \
286   {"powerpc",           MASK_POWERPC,                                   \
287                         N_("Use PowerPC instruction set")},             \
288   {"no-powerpc",        - (MASK_POWERPC | MASK_PPC_GPOPT                \
289                            | MASK_PPC_GFXOPT | MASK_POWERPC64),         \
290                         N_("Do not use PowerPC instruction set")},      \
291   {"powerpc-gpopt",     MASK_POWERPC | MASK_PPC_GPOPT,                  \
292                         N_("Use PowerPC General Purpose group optional instructions")},\
293   {"no-powerpc-gpopt",  - MASK_PPC_GPOPT,                               \
294                         N_("Do not use PowerPC General Purpose group optional instructions")},\
295   {"powerpc-gfxopt",    MASK_POWERPC | MASK_PPC_GFXOPT,                 \
296                         N_("Use PowerPC Graphics group optional instructions")},\
297   {"no-powerpc-gfxopt", - MASK_PPC_GFXOPT,                              \
298                         N_("Do not use PowerPC Graphics group optional instructions")},\
299   {"powerpc64",         MASK_POWERPC64,                                 \
300                         N_("Use PowerPC-64 instruction set")},          \
301   {"no-powerpc64",      - MASK_POWERPC64,                               \
302                         N_("Do not use PowerPC-64 instruction set")},   \
303   {"altivec",           MASK_ALTIVEC ,                                  \
304                         N_("Use AltiVec instructions")},                \
305   {"no-altivec",        - MASK_ALTIVEC ,                                        \
306                         N_("Do not use AltiVec instructions")}, \
307   {"new-mnemonics",     MASK_NEW_MNEMONICS,                             \
308                         N_("Use new mnemonics for PowerPC architecture")},\
309   {"old-mnemonics",     -MASK_NEW_MNEMONICS,                            \
310                         N_("Use old mnemonics for PowerPC architecture")},\
311   {"full-toc",          - (MASK_NO_FP_IN_TOC | MASK_NO_SUM_IN_TOC       \
312                            | MASK_MINIMAL_TOC),                         \
313                         N_("Put everything in the regular TOC")},       \
314   {"fp-in-toc",         - MASK_NO_FP_IN_TOC,                            \
315                         N_("Place floating point constants in TOC")},   \
316   {"no-fp-in-toc",      MASK_NO_FP_IN_TOC,                              \
317                         N_("Do not place floating point constants in TOC")},\
318   {"sum-in-toc",        - MASK_NO_SUM_IN_TOC,                           \
319                         N_("Place symbol+offset constants in TOC")},    \
320   {"no-sum-in-toc",     MASK_NO_SUM_IN_TOC,                             \
321                         N_("Do not place symbol+offset constants in TOC")},\
322   {"minimal-toc",       MASK_MINIMAL_TOC,                               \
323                         "Use only one TOC entry per procedure"},        \
324   {"minimal-toc",       - (MASK_NO_FP_IN_TOC | MASK_NO_SUM_IN_TOC),     \
325                         ""},                                            \
326   {"no-minimal-toc",    - MASK_MINIMAL_TOC,                             \
327                         N_("Place variable addresses in the regular TOC")},\
328   {"hard-float",        - MASK_SOFT_FLOAT,                              \
329                         N_("Use hardware floating point")},             \
330   {"soft-float",        MASK_SOFT_FLOAT,                                \
331                         N_("Do not use hardware floating point")},      \
332   {"multiple",          MASK_MULTIPLE,                                  \
333                         N_("Generate load/store multiple instructions")},       \
334   {"no-multiple",       - MASK_MULTIPLE,                                \
335                         N_("Do not generate load/store multiple instructions")},\
336   {"string",            MASK_STRING,                                    \
337                         N_("Generate string instructions for block moves")},\
338   {"no-string",         - MASK_STRING,                                  \
339                         N_("Do not generate string instructions for block moves")},\
340   {"update",            - MASK_NO_UPDATE,                               \
341                         N_("Generate load/store with update instructions")},\
342   {"no-update",         MASK_NO_UPDATE,                                 \
343                         N_("Do not generate load/store with update instructions")},\
344   {"fused-madd",        - MASK_NO_FUSED_MADD,                           \
345                         N_("Generate fused multiply/add instructions")},\
346   {"no-fused-madd",     MASK_NO_FUSED_MADD,                             \
347                         N_("Do not generate fused multiply/add instructions")},\
348   {"sched-prolog",      MASK_SCHED_PROLOG,                              \
349                         ""},                                            \
350   {"no-sched-prolog",   -MASK_SCHED_PROLOG,                             \
351                         N_("Do not schedule the start and end of the procedure")},\
352   {"sched-epilog",      MASK_SCHED_PROLOG,                              \
353                         ""},                                            \
354   {"no-sched-epilog",   -MASK_SCHED_PROLOG,                             \
355                         ""},                                            \
356   {"aix-struct-return", MASK_AIX_STRUCT_RET,                            \
357                         N_("Return all structures in memory (AIX default)")},\
358   {"svr4-struct-return", - MASK_AIX_STRUCT_RET,                         \
359                         N_("Return small structures in registers (SVR4 default)")},\
360   {"no-aix-struct-return", - MASK_AIX_STRUCT_RET,                       \
361                         ""},                                            \
362   {"no-svr4-struct-return", MASK_AIX_STRUCT_RET,                        \
363                         ""},                                            \
364   {"mfcrf",             MASK_MFCRF,                                     \
365                         N_("Generate single field mfcr instruction")},  \
366   {"no-mfcrf",          - MASK_MFCRF,                                   \
367                         N_("Do not generate single field mfcr instruction")},\
368   SUBTARGET_SWITCHES                                                    \
369   {"",                  TARGET_DEFAULT | MASK_SCHED_PROLOG,             \
370                         ""}}
371
372 #define TARGET_DEFAULT (MASK_POWER | MASK_MULTIPLE | MASK_STRING)
373
374 /* This is meant to be redefined in the host dependent files */
375 #define SUBTARGET_SWITCHES
376
377 /* Processor type.  Order must match cpu attribute in MD file.  */
378 enum processor_type
379  {
380    PROCESSOR_RIOS1,
381    PROCESSOR_RIOS2,
382    PROCESSOR_RS64A,
383    PROCESSOR_MPCCORE,
384    PROCESSOR_PPC403,
385    PROCESSOR_PPC405,
386    PROCESSOR_PPC440,
387    PROCESSOR_PPC601,
388    PROCESSOR_PPC603,
389    PROCESSOR_PPC604,
390    PROCESSOR_PPC604e,
391    PROCESSOR_PPC620,
392    PROCESSOR_PPC630,
393    PROCESSOR_PPC750,
394    PROCESSOR_PPC7400,
395    PROCESSOR_PPC7450,
396    PROCESSOR_PPC8540,
397    PROCESSOR_POWER4,
398    PROCESSOR_POWER5
399 };
400
401 extern enum processor_type rs6000_cpu;
402
403 /* Recast the processor type to the cpu attribute.  */
404 #define rs6000_cpu_attr ((enum attr_cpu)rs6000_cpu)
405
406 /* Define generic processor types based upon current deployment.  */
407 #define PROCESSOR_COMMON    PROCESSOR_PPC601
408 #define PROCESSOR_POWER     PROCESSOR_RIOS1
409 #define PROCESSOR_POWERPC   PROCESSOR_PPC604
410 #define PROCESSOR_POWERPC64 PROCESSOR_RS64A
411
412 /* Define the default processor.  This is overridden by other tm.h files.  */
413 #define PROCESSOR_DEFAULT   PROCESSOR_RIOS1
414 #define PROCESSOR_DEFAULT64 PROCESSOR_RS64A
415
416 /* Specify the dialect of assembler to use.  New mnemonics is dialect one
417    and the old mnemonics are dialect zero.  */
418 #define ASSEMBLER_DIALECT (TARGET_NEW_MNEMONICS ? 1 : 0)
419
420 /* Types of costly dependences.  */
421 enum rs6000_dependence_cost
422  {
423    max_dep_latency = 1000,
424    no_dep_costly,
425    all_deps_costly,
426    true_store_to_load_dep_costly,
427    store_to_load_dep_costly
428  };
429
430 /* Types of nop insertion schemes in sched target hook sched_finish.  */
431 enum rs6000_nop_insertion
432   {
433     sched_finish_regroup_exact = 1000,
434     sched_finish_pad_groups,
435     sched_finish_none
436   };
437
438 /* Dispatch group termination caused by an insn.  */
439 enum group_termination
440   {
441     current_group,
442     previous_group
443   };
444
445 /* This is meant to be overridden in target specific files.  */
446 #define SUBTARGET_OPTIONS
447
448 #define TARGET_OPTIONS                                                  \
449 {                                                                       \
450    {"cpu=",  &rs6000_select[1].string,                                  \
451     N_("Use features of and schedule code for given CPU"), 0},          \
452    {"tune=", &rs6000_select[2].string,                                  \
453     N_("Schedule code for given CPU"), 0},                              \
454    {"debug=", &rs6000_debug_name, N_("Enable debug output"), 0},        \
455    {"traceback=", &rs6000_traceback_name,                               \
456     N_("Select full, part, or no traceback table"), 0},                 \
457    {"abi=", &rs6000_abi_string, N_("Specify ABI to use"), 0},           \
458    {"long-double-", &rs6000_long_double_size_string,                    \
459     N_("Specify size of long double (64 or 128 bits)"), 0},             \
460    {"isel=", &rs6000_isel_string,                                       \
461     N_("Specify yes/no if isel instructions should be generated"), 0},  \
462    {"spe=", &rs6000_spe_string,                                         \
463     N_("Specify yes/no if SPE SIMD instructions should be generated"), 0},\
464    {"float-gprs=", &rs6000_float_gprs_string,                           \
465     N_("Specify yes/no if using floating point in the GPRs"), 0},       \
466    {"vrsave=", &rs6000_altivec_vrsave_string,                           \
467     N_("Specify yes/no if VRSAVE instructions should be generated for AltiVec"), 0}, \
468    {"longcall", &rs6000_longcall_switch,                                \
469     N_("Avoid all range limits on call instructions"), 0},              \
470    {"no-longcall", &rs6000_longcall_switch, "", 0},                     \
471    {"warn-altivec-long", &rs6000_warn_altivec_long_switch, \
472     N_("Warn about deprecated 'vector long ...' AltiVec type usage"), 0}, \
473    {"no-warn-altivec-long", &rs6000_warn_altivec_long_switch, "", 0}, \
474    {"sched-costly-dep=", &rs6000_sched_costly_dep_str,                  \
475     N_("Determine which dependences between insns are considered costly"), 0}, \
476    {"insert-sched-nops=", &rs6000_sched_insert_nops_str,                \
477     N_("Specify which post scheduling nop insertion scheme to apply"), 0}, \
478    {"align-", &rs6000_alignment_string,                                 \
479     N_("Specify alignment of structure fields default/natural"), 0},    \
480    {"prioritize-restricted-insns=", &rs6000_sched_restricted_insns_priority_str, \
481     N_("Specify scheduling priority for dispatch slot restricted insns"), 0}, \
482    SUBTARGET_OPTIONS                                                    \
483 }
484
485 /* Support for a compile-time default CPU, et cetera.  The rules are:
486    --with-cpu is ignored if -mcpu is specified.
487    --with-tune is ignored if -mtune is specified.
488    --with-float is ignored if -mhard-float or -msoft-float are
489     specified.  */
490 #define OPTION_DEFAULT_SPECS \
491   {"cpu", "%{!mcpu=*:-mcpu=%(VALUE)}" }, \
492   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
493   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }
494
495 /* rs6000_select[0] is reserved for the default cpu defined via --with-cpu */
496 struct rs6000_cpu_select
497 {
498   const char *string;
499   const char *name;
500   int set_tune_p;
501   int set_arch_p;
502 };
503
504 extern struct rs6000_cpu_select rs6000_select[];
505
506 /* Debug support */
507 extern const char *rs6000_debug_name;   /* Name for -mdebug-xxxx option */
508 extern const char *rs6000_abi_string;   /* for -mabi={sysv,darwin,eabi,aix,altivec} */
509 extern int rs6000_debug_stack;          /* debug stack applications */
510 extern int rs6000_debug_arg;            /* debug argument handling */
511
512 #define TARGET_DEBUG_STACK      rs6000_debug_stack
513 #define TARGET_DEBUG_ARG        rs6000_debug_arg
514
515 extern const char *rs6000_traceback_name; /* Type of traceback table.  */
516
517 /* These are separate from target_flags because we've run out of bits
518    there.  */
519 extern const char *rs6000_long_double_size_string;
520 extern int rs6000_long_double_type_size;
521 extern int rs6000_altivec_abi;
522 extern int rs6000_spe_abi;
523 extern int rs6000_isel;
524 extern int rs6000_spe;
525 extern int rs6000_float_gprs;
526 extern const char *rs6000_float_gprs_string;
527 extern const char *rs6000_isel_string;
528 extern const char *rs6000_spe_string;
529 extern const char *rs6000_altivec_vrsave_string;
530 extern int rs6000_altivec_vrsave;
531 extern const char *rs6000_longcall_switch;
532 extern int rs6000_default_long_calls;
533 extern const char* rs6000_alignment_string;
534 extern int rs6000_alignment_flags;
535 extern const char *rs6000_sched_restricted_insns_priority_str;
536 extern int rs6000_sched_restricted_insns_priority;
537 extern const char *rs6000_sched_costly_dep_str;
538 extern enum rs6000_dependence_cost rs6000_sched_costly_dep;
539 extern const char *rs6000_sched_insert_nops_str;
540 extern enum rs6000_nop_insertion rs6000_sched_insert_nops;
541
542 extern int rs6000_warn_altivec_long;
543 extern const char *rs6000_warn_altivec_long_switch;
544
545 /* Alignment options for fields in structures for sub-targets following
546    AIX-like ABI.
547    ALIGN_POWER word-aligns FP doubles (default AIX ABI).
548    ALIGN_NATURAL doubleword-aligns FP doubles (align to object size).
549
550    Override the macro definitions when compiling libobjc to avoid undefined
551    reference to rs6000_alignment_flags due to library's use of GCC alignment
552    macros which use the macros below.  */
553
554 #ifndef IN_TARGET_LIBS
555 #define MASK_ALIGN_POWER   0x00000000
556 #define MASK_ALIGN_NATURAL 0x00000001
557 #define TARGET_ALIGN_NATURAL (rs6000_alignment_flags & MASK_ALIGN_NATURAL)
558 #else
559 #define TARGET_ALIGN_NATURAL 0
560 #endif
561
562 #define TARGET_LONG_DOUBLE_128 (rs6000_long_double_type_size == 128)
563 #define TARGET_ALTIVEC_ABI rs6000_altivec_abi
564 #define TARGET_ALTIVEC_VRSAVE rs6000_altivec_vrsave
565
566 #define TARGET_SPE_ABI 0
567 #define TARGET_SPE 0
568 #define TARGET_E500 0
569 #define TARGET_ISEL 0
570 #define TARGET_FPRS 1
571 #define TARGET_E500_SINGLE 0
572 #define TARGET_E500_DOUBLE 0
573
574 /* Sometimes certain combinations of command options do not make sense
575    on a particular target machine.  You can define a macro
576    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
577    defined, is executed once just after all the command options have
578    been parsed.
579
580    Do not use this macro to turn on various extra optimizations for
581    `-O'.  That is what `OPTIMIZATION_OPTIONS' is for.
582
583    On the RS/6000 this is used to define the target cpu type.  */
584
585 #define OVERRIDE_OPTIONS rs6000_override_options (TARGET_CPU_DEFAULT)
586
587 /* Define this to change the optimizations performed by default.  */
588 #define OPTIMIZATION_OPTIONS(LEVEL,SIZE) optimization_options(LEVEL,SIZE)
589
590 /* Show we can debug even without a frame pointer.  */
591 #define CAN_DEBUG_WITHOUT_FP
592
593 /* Target pragma.  */
594 #define REGISTER_TARGET_PRAGMAS() do {                          \
595   c_register_pragma (0, "longcall", rs6000_pragma_longcall);    \
596 } while (0)
597
598 /* Target #defines.  */
599 #define TARGET_CPU_CPP_BUILTINS() \
600   rs6000_cpu_cpp_builtins (pfile)
601
602 /* This is used by rs6000_cpu_cpp_builtins to indicate the byte order
603    we're compiling for.  Some configurations may need to override it.  */
604 #define RS6000_CPU_CPP_ENDIAN_BUILTINS()        \
605   do                                            \
606     {                                           \
607       if (BYTES_BIG_ENDIAN)                     \
608         {                                       \
609           builtin_define ("__BIG_ENDIAN__");    \
610           builtin_define ("_BIG_ENDIAN");       \
611           builtin_assert ("machine=bigendian"); \
612         }                                       \
613       else                                      \
614         {                                       \
615           builtin_define ("__LITTLE_ENDIAN__"); \
616           builtin_define ("_LITTLE_ENDIAN");    \
617           builtin_assert ("machine=littleendian"); \
618         }                                       \
619     }                                           \
620   while (0)
621 \f
622 /* Target machine storage layout.  */
623
624 /* Define this macro if it is advisable to hold scalars in registers
625    in a wider mode than that declared by the program.  In such cases,
626    the value is constrained to be within the bounds of the declared
627    type, but kept valid in the wider mode.  The signedness of the
628    extension may differ from that of the type.  */
629
630 #define PROMOTE_MODE(MODE,UNSIGNEDP,TYPE)       \
631   if (GET_MODE_CLASS (MODE) == MODE_INT         \
632       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
633     (MODE) = TARGET_32BIT ? SImode : DImode;
634
635 /* Define this if most significant bit is lowest numbered
636    in instructions that operate on numbered bit-fields.  */
637 /* That is true on RS/6000.  */
638 #define BITS_BIG_ENDIAN 1
639
640 /* Define this if most significant byte of a word is the lowest numbered.  */
641 /* That is true on RS/6000.  */
642 #define BYTES_BIG_ENDIAN 1
643
644 /* Define this if most significant word of a multiword number is lowest
645    numbered.
646
647    For RS/6000 we can decide arbitrarily since there are no machine
648    instructions for them.  Might as well be consistent with bits and bytes.  */
649 #define WORDS_BIG_ENDIAN 1
650
651 #define MAX_BITS_PER_WORD 64
652
653 /* Width of a word, in units (bytes).  */
654 #define UNITS_PER_WORD (! TARGET_POWERPC64 ? 4 : 8)
655 #ifdef IN_LIBGCC2
656 #define MIN_UNITS_PER_WORD UNITS_PER_WORD
657 #else
658 #define MIN_UNITS_PER_WORD 4
659 #endif
660 #define UNITS_PER_FP_WORD 8
661 #define UNITS_PER_ALTIVEC_WORD 16
662 #define UNITS_PER_SPE_WORD 8
663
664 /* Type used for ptrdiff_t, as a string used in a declaration.  */
665 #define PTRDIFF_TYPE "int"
666
667 /* Type used for size_t, as a string used in a declaration.  */
668 #define SIZE_TYPE "long unsigned int"
669
670 /* Type used for wchar_t, as a string used in a declaration.  */
671 #define WCHAR_TYPE "short unsigned int"
672
673 /* Width of wchar_t in bits.  */
674 #define WCHAR_TYPE_SIZE 16
675
676 /* A C expression for the size in bits of the type `short' on the
677    target machine.  If you don't define this, the default is half a
678    word.  (If this would be less than one storage unit, it is
679    rounded up to one unit.)  */
680 #define SHORT_TYPE_SIZE 16
681
682 /* A C expression for the size in bits of the type `int' on the
683    target machine.  If you don't define this, the default is one
684    word.  */
685 #define INT_TYPE_SIZE 32
686
687 /* A C expression for the size in bits of the type `long' on the
688    target machine.  If you don't define this, the default is one
689    word.  */
690 #define LONG_TYPE_SIZE (TARGET_32BIT ? 32 : 64)
691
692 /* A C expression for the size in bits of the type `long long' on the
693    target machine.  If you don't define this, the default is two
694    words.  */
695 #define LONG_LONG_TYPE_SIZE 64
696
697 /* A C expression for the size in bits of the type `float' on the
698    target machine.  If you don't define this, the default is one
699    word.  */
700 #define FLOAT_TYPE_SIZE 32
701
702 /* A C expression for the size in bits of the type `double' on the
703    target machine.  If you don't define this, the default is two
704    words.  */
705 #define DOUBLE_TYPE_SIZE 64
706
707 /* A C expression for the size in bits of the type `long double' on
708    the target machine.  If you don't define this, the default is two
709    words.  */
710 #define LONG_DOUBLE_TYPE_SIZE rs6000_long_double_type_size
711
712 /* Define this to set long double type size to use in libgcc2.c, which can
713    not depend on target_flags.  */
714 #ifdef __LONG_DOUBLE_128__
715 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
716 #else
717 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
718 #endif
719
720 /* Work around rs6000_long_double_type_size dependency in ada/targtyps.c.  */
721 #define WIDEST_HARDWARE_FP_SIZE 64
722
723 /* Width in bits of a pointer.
724    See also the macro `Pmode' defined below.  */
725 #define POINTER_SIZE (TARGET_32BIT ? 32 : 64)
726
727 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
728 #define PARM_BOUNDARY (TARGET_32BIT ? 32 : 64)
729
730 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
731 #define STACK_BOUNDARY \
732   ((TARGET_32BIT && !TARGET_ALTIVEC && !TARGET_ALTIVEC_ABI) ? 64 : 128)
733
734 /* Allocation boundary (in *bits*) for the code of a function.  */
735 #define FUNCTION_BOUNDARY 32
736
737 /* No data type wants to be aligned rounder than this.  */
738 #define BIGGEST_ALIGNMENT 128
739
740 /* A C expression to compute the alignment for a variables in the
741    local store.  TYPE is the data type, and ALIGN is the alignment
742    that the object would ordinarily have.  */
743 #define LOCAL_ALIGNMENT(TYPE, ALIGN)                            \
744   ((TARGET_ALTIVEC && TREE_CODE (TYPE) == VECTOR_TYPE) ? 128 :  \
745     (TARGET_E500_DOUBLE && TYPE_MODE (TYPE) == DFmode) ? 64 : \
746     (TARGET_SPE && TREE_CODE (TYPE) == VECTOR_TYPE) ? 64 : ALIGN)
747
748 /* Alignment of field after `int : 0' in a structure.  */
749 #define EMPTY_FIELD_BOUNDARY 32
750
751 /* Every structure's size must be a multiple of this.  */
752 #define STRUCTURE_SIZE_BOUNDARY 8
753
754 /* Return 1 if a structure or array containing FIELD should be
755    accessed using `BLKMODE'.
756
757    For the SPE, simd types are V2SI, and gcc can be tempted to put the
758    entire thing in a DI and use subregs to access the internals.
759    store_bit_field() will force (subreg:DI (reg:V2SI x))'s to the
760    back-end.  Because a single GPR can hold a V2SI, but not a DI, the
761    best thing to do is set structs to BLKmode and avoid Severe Tire
762    Damage.
763
764    On e500 v2, DF and DI modes suffer from the same anomaly.  DF can
765    fit into 1, whereas DI still needs two.  */
766 #define MEMBER_TYPE_FORCES_BLK(FIELD, MODE) \
767   ((TARGET_SPE && TREE_CODE (TREE_TYPE (FIELD)) == VECTOR_TYPE) \
768    || (TARGET_E500_DOUBLE && (MODE) == DFmode))
769
770 /* A bit-field declared as `int' forces `int' alignment for the struct.  */
771 #define PCC_BITFIELD_TYPE_MATTERS 1
772
773 /* Make strings word-aligned so strcpy from constants will be faster.
774    Make vector constants quadword aligned.  */
775 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                           \
776   (TREE_CODE (EXP) == STRING_CST                                 \
777    && (ALIGN) < BITS_PER_WORD                                    \
778    ? BITS_PER_WORD                                               \
779    : (ALIGN))
780
781 /* Make arrays of chars word-aligned for the same reasons.
782    Align vectors to 128 bits.  Align SPE vectors and E500 v2 doubles to
783    64 bits.  */
784 #define DATA_ALIGNMENT(TYPE, ALIGN)             \
785   (TREE_CODE (TYPE) == VECTOR_TYPE ? (TARGET_SPE_ABI ? 64 : 128)        \
786    : (TARGET_E500_DOUBLE && TYPE_MODE (TYPE) == DFmode) ? 64 \
787    : TREE_CODE (TYPE) == ARRAY_TYPE             \
788    && TYPE_MODE (TREE_TYPE (TYPE)) == QImode    \
789    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
790
791 /* Nonzero if move instructions will actually fail to work
792    when given unaligned data.  */
793 #define STRICT_ALIGNMENT 0
794
795 /* Define this macro to be the value 1 if unaligned accesses have a cost
796    many times greater than aligned accesses, for example if they are
797    emulated in a trap handler.  */
798 #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN)                              \
799   (STRICT_ALIGNMENT                                                     \
800    || (((MODE) == SFmode || (MODE) == DFmode || (MODE) == TFmode        \
801         || (MODE) == DImode)                                            \
802        && (ALIGN) < 32))
803 \f
804 /* Standard register usage.  */
805
806 /* Number of actual hardware registers.
807    The hardware registers are assigned numbers for the compiler
808    from 0 to just below FIRST_PSEUDO_REGISTER.
809    All registers that the compiler knows about must be given numbers,
810    even those that are not normally considered general registers.
811
812    RS/6000 has 32 fixed-point registers, 32 floating-point registers,
813    an MQ register, a count register, a link register, and 8 condition
814    register fields, which we view here as separate registers.  AltiVec
815    adds 32 vector registers and a VRsave register.
816
817    In addition, the difference between the frame and argument pointers is
818    a function of the number of registers saved, so we need to have a
819    register for AP that will later be eliminated in favor of SP or FP.
820    This is a normal register, but it is fixed.
821
822    We also create a pseudo register for float/int conversions, that will
823    really represent the memory location used.  It is represented here as
824    a register, in order to work around problems in allocating stack storage
825    in inline functions.  */
826
827 #define FIRST_PSEUDO_REGISTER 113
828
829 /* This must be included for pre gcc 3.0 glibc compatibility.  */
830 #define PRE_GCC3_DWARF_FRAME_REGISTERS 77
831
832 /* Add 32 dwarf columns for synthetic SPE registers.  */
833 #define DWARF_FRAME_REGISTERS (FIRST_PSEUDO_REGISTER + 32)
834
835 /* The SPE has an additional 32 synthetic registers, with DWARF debug
836    info numbering for these registers starting at 1200.  While eh_frame
837    register numbering need not be the same as the debug info numbering,
838    we choose to number these regs for eh_frame at 1200 too.  This allows
839    future versions of the rs6000 backend to add hard registers and
840    continue to use the gcc hard register numbering for eh_frame.  If the
841    extra SPE registers in eh_frame were numbered starting from the
842    current value of FIRST_PSEUDO_REGISTER, then if FIRST_PSEUDO_REGISTER
843    changed we'd need to introduce a mapping in DWARF_FRAME_REGNUM to
844    avoid invalidating older SPE eh_frame info.
845
846    We must map them here to avoid huge unwinder tables mostly consisting
847    of unused space.  */
848 #define DWARF_REG_TO_UNWIND_COLUMN(r) \
849   ((r) > 1200 ? ((r) - 1200 + FIRST_PSEUDO_REGISTER) : (r))
850
851 /* Use gcc hard register numbering for eh_frame.  */
852 #define DWARF_FRAME_REGNUM(REGNO) (REGNO)
853
854 /* 1 for registers that have pervasive standard uses
855    and are not available for the register allocator.
856
857    On RS/6000, r1 is used for the stack.  On Darwin, r2 is available
858    as a local register; for all other OS's r2 is the TOC pointer.
859
860    cr5 is not supposed to be used.
861
862    On System V implementations, r13 is fixed and not available for use.  */
863
864 #define FIXED_REGISTERS  \
865   {0, 1, FIXED_R2, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, FIXED_R13, 0, 0, \
866    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
867    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
868    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
869    0, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0, 0, 1,          \
870    /* AltiVec registers.  */                       \
871    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
872    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
873    1, 1                                            \
874    , 1, 1                                          \
875 }
876
877 /* 1 for registers not available across function calls.
878    These must include the FIXED_REGISTERS and also any
879    registers that can be used without being saved.
880    The latter must include the registers where values are returned
881    and the register where structure-value addresses are passed.
882    Aside from that, you can include as many other registers as you like.  */
883
884 #define CALL_USED_REGISTERS  \
885   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
886    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
887    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
888    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
889    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
890    /* AltiVec registers.  */                       \
891    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
892    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
893    1, 1                                            \
894    , 1, 1                                          \
895 }
896
897 /* Like `CALL_USED_REGISTERS' except this macro doesn't require that
898    the entire set of `FIXED_REGISTERS' be included.
899    (`CALL_USED_REGISTERS' must be a superset of `FIXED_REGISTERS').
900    This macro is optional.  If not specified, it defaults to the value
901    of `CALL_USED_REGISTERS'.  */
902
903 #define CALL_REALLY_USED_REGISTERS  \
904   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
905    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
906    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
907    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
908    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
909    /* AltiVec registers.  */                       \
910    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
911    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
912    0, 0                                            \
913    , 0, 0                                          \
914 }
915
916 #define MQ_REGNO     64
917 #define CR0_REGNO    68
918 #define CR1_REGNO    69
919 #define CR2_REGNO    70
920 #define CR3_REGNO    71
921 #define CR4_REGNO    72
922 #define MAX_CR_REGNO 75
923 #define XER_REGNO    76
924 #define FIRST_ALTIVEC_REGNO     77
925 #define LAST_ALTIVEC_REGNO      108
926 #define TOTAL_ALTIVEC_REGS      (LAST_ALTIVEC_REGNO - FIRST_ALTIVEC_REGNO + 1)
927 #define VRSAVE_REGNO            109
928 #define VSCR_REGNO              110
929 #define SPE_ACC_REGNO           111
930 #define SPEFSCR_REGNO           112
931
932 #define FIRST_SAVED_ALTIVEC_REGNO (FIRST_ALTIVEC_REGNO+20)
933 #define FIRST_SAVED_FP_REGNO    (14+32)
934 #define FIRST_SAVED_GP_REGNO 13
935
936 /* List the order in which to allocate registers.  Each register must be
937    listed once, even those in FIXED_REGISTERS.
938
939    We allocate in the following order:
940         fp0             (not saved or used for anything)
941         fp13 - fp2      (not saved; incoming fp arg registers)
942         fp1             (not saved; return value)
943         fp31 - fp14     (saved; order given to save least number)
944         cr7, cr6        (not saved or special)
945         cr1             (not saved, but used for FP operations)
946         cr0             (not saved, but used for arithmetic operations)
947         cr4, cr3, cr2   (saved)
948         r0              (not saved; cannot be base reg)
949         r9              (not saved; best for TImode)
950         r11, r10, r8-r4 (not saved; highest used first to make less conflict)
951         r3              (not saved; return value register)
952         r31 - r13       (saved; order given to save least number)
953         r12             (not saved; if used for DImode or DFmode would use r13)
954         mq              (not saved; best to use it if we can)
955         ctr             (not saved; when we have the choice ctr is better)
956         lr              (saved)
957         cr5, r1, r2, ap, xer, vrsave, vscr (fixed)
958         spe_acc, spefscr (fixed)
959
960         AltiVec registers:
961         v0 - v1         (not saved or used for anything)
962         v13 - v3        (not saved; incoming vector arg registers)
963         v2              (not saved; incoming vector arg reg; return value)
964         v19 - v14       (not saved or used for anything)
965         v31 - v20       (saved; order given to save least number)
966 */
967
968 #if FIXED_R2 == 1
969 #define MAYBE_R2_AVAILABLE
970 #define MAYBE_R2_FIXED 2,
971 #else
972 #define MAYBE_R2_AVAILABLE 2,
973 #define MAYBE_R2_FIXED
974 #endif
975
976 #define REG_ALLOC_ORDER                                 \
977   {32,                                                  \
978    45, 44, 43, 42, 41, 40, 39, 38, 37, 36, 35, 34,      \
979    33,                                                  \
980    63, 62, 61, 60, 59, 58, 57, 56, 55, 54, 53, 52, 51,  \
981    50, 49, 48, 47, 46,                                  \
982    75, 74, 69, 68, 72, 71, 70,                          \
983    0, MAYBE_R2_AVAILABLE                                \
984    9, 11, 10, 8, 7, 6, 5, 4,                            \
985    3,                                                   \
986    31, 30, 29, 28, 27, 26, 25, 24, 23, 22, 21, 20, 19,  \
987    18, 17, 16, 15, 14, 13, 12,                          \
988    64, 66, 65,                                          \
989    73, 1, MAYBE_R2_FIXED 67, 76,                        \
990    /* AltiVec registers.  */                            \
991    77, 78,                                              \
992    90, 89, 88, 87, 86, 85, 84, 83, 82, 81, 80,          \
993    79,                                                  \
994    96, 95, 94, 93, 92, 91,                              \
995    108, 107, 106, 105, 104, 103, 102, 101, 100, 99, 98, \
996    97, 109, 110                                         \
997    , 111, 112                                              \
998 }
999
1000 /* True if register is floating-point.  */
1001 #define FP_REGNO_P(N) ((N) >= 32 && (N) <= 63)
1002
1003 /* True if register is a condition register.  */
1004 #define CR_REGNO_P(N) ((N) >= 68 && (N) <= 75)
1005
1006 /* True if register is a condition register, but not cr0.  */
1007 #define CR_REGNO_NOT_CR0_P(N) ((N) >= 69 && (N) <= 75)
1008
1009 /* True if register is an integer register.  */
1010 #define INT_REGNO_P(N) ((N) <= 31 || (N) == ARG_POINTER_REGNUM)
1011
1012 /* SPE SIMD registers are just the GPRs.  */
1013 #define SPE_SIMD_REGNO_P(N) ((N) <= 31)
1014
1015 /* True if register is the XER register.  */
1016 #define XER_REGNO_P(N) ((N) == XER_REGNO)
1017
1018 /* True if register is an AltiVec register.  */
1019 #define ALTIVEC_REGNO_P(N) ((N) >= FIRST_ALTIVEC_REGNO && (N) <= LAST_ALTIVEC_REGNO)
1020
1021 /* Return number of consecutive hard regs needed starting at reg REGNO
1022    to hold something of mode MODE.  */
1023
1024 #define HARD_REGNO_NREGS(REGNO, MODE) rs6000_hard_regno_nregs ((REGNO), (MODE))
1025
1026 #define HARD_REGNO_CALL_PART_CLOBBERED(REGNO, MODE)     \
1027   ((TARGET_32BIT && TARGET_POWERPC64                    \
1028     && (GET_MODE_SIZE (MODE) > 4)  \
1029     && INT_REGNO_P (REGNO)) ? 1 : 0)
1030
1031 #define ALTIVEC_VECTOR_MODE(MODE)       \
1032          ((MODE) == V16QImode           \
1033           || (MODE) == V8HImode         \
1034           || (MODE) == V4SFmode         \
1035           || (MODE) == V4SImode)
1036
1037 #define SPE_VECTOR_MODE(MODE)           \
1038         ((MODE) == V4HImode             \
1039          || (MODE) == V2SFmode          \
1040          || (MODE) == V1DImode          \
1041          || (MODE) == V2SImode)
1042
1043 #define UNITS_PER_SIMD_WORD     \
1044         (TARGET_ALTIVEC ? 16 : (TARGET_SPE ? 8 : 0) )
1045
1046 /* Value is TRUE if hard register REGNO can hold a value of
1047    machine-mode MODE.  */
1048 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
1049   rs6000_hard_regno_mode_ok_p[(int)(MODE)][REGNO]
1050
1051 /* Value is 1 if it is a good idea to tie two pseudo registers
1052    when one has mode MODE1 and one has mode MODE2.
1053    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1054    for any hard reg, then this must be 0 for correct output.  */
1055 #define MODES_TIEABLE_P(MODE1, MODE2) \
1056   (GET_MODE_CLASS (MODE1) == MODE_FLOAT         \
1057    ? GET_MODE_CLASS (MODE2) == MODE_FLOAT       \
1058    : GET_MODE_CLASS (MODE2) == MODE_FLOAT       \
1059    ? GET_MODE_CLASS (MODE1) == MODE_FLOAT       \
1060    : GET_MODE_CLASS (MODE1) == MODE_CC          \
1061    ? GET_MODE_CLASS (MODE2) == MODE_CC          \
1062    : GET_MODE_CLASS (MODE2) == MODE_CC          \
1063    ? GET_MODE_CLASS (MODE1) == MODE_CC          \
1064    : SPE_VECTOR_MODE (MODE1)                    \
1065    ? SPE_VECTOR_MODE (MODE2)                    \
1066    : SPE_VECTOR_MODE (MODE2)                    \
1067    ? SPE_VECTOR_MODE (MODE1)                    \
1068    : ALTIVEC_VECTOR_MODE (MODE1)                \
1069    ? ALTIVEC_VECTOR_MODE (MODE2)                \
1070    : ALTIVEC_VECTOR_MODE (MODE2)                \
1071    ? ALTIVEC_VECTOR_MODE (MODE1)                \
1072    : 1)
1073
1074 /* Post-reload, we can't use any new AltiVec registers, as we already
1075    emitted the vrsave mask.  */
1076
1077 #define HARD_REGNO_RENAME_OK(SRC, DST) \
1078   (! ALTIVEC_REGNO_P (DST) || regs_ever_live[DST])
1079
1080 /* A C expression returning the cost of moving data from a register of class
1081    CLASS1 to one of CLASS2.  */
1082
1083 #define REGISTER_MOVE_COST rs6000_register_move_cost
1084
1085 /* A C expressions returning the cost of moving data of MODE from a register to
1086    or from memory.  */
1087
1088 #define MEMORY_MOVE_COST rs6000_memory_move_cost
1089
1090 /* Specify the cost of a branch insn; roughly the number of extra insns that
1091    should be added to avoid a branch.
1092
1093    Set this to 3 on the RS/6000 since that is roughly the average cost of an
1094    unscheduled conditional branch.  */
1095
1096 #define BRANCH_COST 3
1097
1098 /* Override BRANCH_COST heuristic which empirically produces worse
1099    performance for removing short circuiting from the logical ops.  */
1100
1101 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
1102
1103 /* A fixed register used at prologue and epilogue generation to fix
1104    addressing modes.  The SPE needs heavy addressing fixes at the last
1105    minute, and it's best to save a register for it.
1106
1107    AltiVec also needs fixes, but we've gotten around using r11, which
1108    is actually wrong because when use_backchain_to_restore_sp is true,
1109    we end up clobbering r11.
1110
1111    The AltiVec case needs to be fixed.  Dunno if we should break ABI
1112    compatibility and reserve a register for it as well..  */
1113
1114 #define FIXED_SCRATCH (TARGET_SPE ? 14 : 11)
1115
1116 /* Define this macro to change register usage conditional on target
1117    flags.  */
1118
1119 #define CONDITIONAL_REGISTER_USAGE rs6000_conditional_register_usage ()
1120
1121 /* Specify the registers used for certain standard purposes.
1122    The values of these macros are register numbers.  */
1123
1124 /* RS/6000 pc isn't overloaded on a register that the compiler knows about.  */
1125 /* #define PC_REGNUM  */
1126
1127 /* Register to use for pushing function arguments.  */
1128 #define STACK_POINTER_REGNUM 1
1129
1130 /* Base register for access to local variables of the function.  */
1131 #define FRAME_POINTER_REGNUM 31
1132
1133 /* Value should be nonzero if functions must have frame pointers.
1134    Zero means the frame pointer need not be set up (and parms
1135    may be accessed via the stack pointer) in functions that seem suitable.
1136    This is computed in `reload', in reload1.c.  */
1137 #define FRAME_POINTER_REQUIRED 0
1138
1139 /* Base register for access to arguments of the function.  */
1140 #define ARG_POINTER_REGNUM 67
1141
1142 /* Place to put static chain when calling a function that requires it.  */
1143 #define STATIC_CHAIN_REGNUM 11
1144
1145 /* Link register number.  */
1146 #define LINK_REGISTER_REGNUM 65
1147
1148 /* Count register number.  */
1149 #define COUNT_REGISTER_REGNUM 66
1150 \f
1151 /* Define the classes of registers for register constraints in the
1152    machine description.  Also define ranges of constants.
1153
1154    One of the classes must always be named ALL_REGS and include all hard regs.
1155    If there is more than one class, another class must be named NO_REGS
1156    and contain no registers.
1157
1158    The name GENERAL_REGS must be the name of a class (or an alias for
1159    another name such as ALL_REGS).  This is the class of registers
1160    that is allowed by "g" or "r" in a register constraint.
1161    Also, registers outside this class are allocated only when
1162    instructions express preferences for them.
1163
1164    The classes must be numbered in nondecreasing order; that is,
1165    a larger-numbered class must never be contained completely
1166    in a smaller-numbered class.
1167
1168    For any two classes, it is very desirable that there be another
1169    class that represents their union.  */
1170
1171 /* The RS/6000 has three types of registers, fixed-point, floating-point,
1172    and condition registers, plus three special registers, MQ, CTR, and the
1173    link register.  AltiVec adds a vector register class.
1174
1175    However, r0 is special in that it cannot be used as a base register.
1176    So make a class for registers valid as base registers.
1177
1178    Also, cr0 is the only condition code register that can be used in
1179    arithmetic insns, so make a separate class for it.  */
1180
1181 enum reg_class
1182 {
1183   NO_REGS,
1184   BASE_REGS,
1185   GENERAL_REGS,
1186   FLOAT_REGS,
1187   ALTIVEC_REGS,
1188   VRSAVE_REGS,
1189   VSCR_REGS,
1190   SPE_ACC_REGS,
1191   SPEFSCR_REGS,
1192   NON_SPECIAL_REGS,
1193   MQ_REGS,
1194   LINK_REGS,
1195   CTR_REGS,
1196   LINK_OR_CTR_REGS,
1197   SPECIAL_REGS,
1198   SPEC_OR_GEN_REGS,
1199   CR0_REGS,
1200   CR_REGS,
1201   NON_FLOAT_REGS,
1202   XER_REGS,
1203   ALL_REGS,
1204   LIM_REG_CLASSES
1205 };
1206
1207 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1208
1209 /* Give names of register classes as strings for dump file.  */
1210
1211 #define REG_CLASS_NAMES                                                 \
1212 {                                                                       \
1213   "NO_REGS",                                                            \
1214   "BASE_REGS",                                                          \
1215   "GENERAL_REGS",                                                       \
1216   "FLOAT_REGS",                                                         \
1217   "ALTIVEC_REGS",                                                       \
1218   "VRSAVE_REGS",                                                        \
1219   "VSCR_REGS",                                                          \
1220   "SPE_ACC_REGS",                                                       \
1221   "SPEFSCR_REGS",                                                       \
1222   "NON_SPECIAL_REGS",                                                   \
1223   "MQ_REGS",                                                            \
1224   "LINK_REGS",                                                          \
1225   "CTR_REGS",                                                           \
1226   "LINK_OR_CTR_REGS",                                                   \
1227   "SPECIAL_REGS",                                                       \
1228   "SPEC_OR_GEN_REGS",                                                   \
1229   "CR0_REGS",                                                           \
1230   "CR_REGS",                                                            \
1231   "NON_FLOAT_REGS",                                                     \
1232   "XER_REGS",                                                           \
1233   "ALL_REGS"                                                            \
1234 }
1235
1236 /* Define which registers fit in which classes.
1237    This is an initializer for a vector of HARD_REG_SET
1238    of length N_REG_CLASSES.  */
1239
1240 #define REG_CLASS_CONTENTS                                                   \
1241 {                                                                            \
1242   { 0x00000000, 0x00000000, 0x00000000, 0x00000000 }, /* NO_REGS */          \
1243   { 0xfffffffe, 0x00000000, 0x00000008, 0x00000000 }, /* BASE_REGS */        \
1244   { 0xffffffff, 0x00000000, 0x00000008, 0x00000000 }, /* GENERAL_REGS */     \
1245   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000 }, /* FLOAT_REGS */       \
1246   { 0x00000000, 0x00000000, 0xffffe000, 0x00001fff }, /* ALTIVEC_REGS */     \
1247   { 0x00000000, 0x00000000, 0x00000000, 0x00002000 }, /* VRSAVE_REGS */      \
1248   { 0x00000000, 0x00000000, 0x00000000, 0x00004000 }, /* VSCR_REGS */        \
1249   { 0x00000000, 0x00000000, 0x00000000, 0x00008000 }, /* SPE_ACC_REGS */     \
1250   { 0x00000000, 0x00000000, 0x00000000, 0x00010000 }, /* SPEFSCR_REGS */     \
1251   { 0xffffffff, 0xffffffff, 0x00000008, 0x00000000 }, /* NON_SPECIAL_REGS */ \
1252   { 0x00000000, 0x00000000, 0x00000001, 0x00000000 }, /* MQ_REGS */          \
1253   { 0x00000000, 0x00000000, 0x00000002, 0x00000000 }, /* LINK_REGS */        \
1254   { 0x00000000, 0x00000000, 0x00000004, 0x00000000 }, /* CTR_REGS */         \
1255   { 0x00000000, 0x00000000, 0x00000006, 0x00000000 }, /* LINK_OR_CTR_REGS */ \
1256   { 0x00000000, 0x00000000, 0x00000007, 0x00002000 }, /* SPECIAL_REGS */     \
1257   { 0xffffffff, 0x00000000, 0x0000000f, 0x00000000 }, /* SPEC_OR_GEN_REGS */ \
1258   { 0x00000000, 0x00000000, 0x00000010, 0x00000000 }, /* CR0_REGS */         \
1259   { 0x00000000, 0x00000000, 0x00000ff0, 0x00000000 }, /* CR_REGS */          \
1260   { 0xffffffff, 0x00000000, 0x0000efff, 0x00000000 }, /* NON_FLOAT_REGS */   \
1261   { 0x00000000, 0x00000000, 0x00001000, 0x00000000 }, /* XER_REGS */         \
1262   { 0xffffffff, 0xffffffff, 0xffffffff, 0x00003fff }  /* ALL_REGS */         \
1263 }
1264
1265 /* The same information, inverted:
1266    Return the class number of the smallest class containing
1267    reg number REGNO.  This could be a conditional expression
1268    or could index an array.  */
1269
1270 #define REGNO_REG_CLASS(REGNO)                  \
1271  ((REGNO) == 0 ? GENERAL_REGS                   \
1272   : (REGNO) < 32 ? BASE_REGS                    \
1273   : FP_REGNO_P (REGNO) ? FLOAT_REGS             \
1274   : ALTIVEC_REGNO_P (REGNO) ? ALTIVEC_REGS      \
1275   : (REGNO) == CR0_REGNO ? CR0_REGS             \
1276   : CR_REGNO_P (REGNO) ? CR_REGS                \
1277   : (REGNO) == MQ_REGNO ? MQ_REGS               \
1278   : (REGNO) == LINK_REGISTER_REGNUM ? LINK_REGS \
1279   : (REGNO) == COUNT_REGISTER_REGNUM ? CTR_REGS \
1280   : (REGNO) == ARG_POINTER_REGNUM ? BASE_REGS   \
1281   : (REGNO) == XER_REGNO ? XER_REGS             \
1282   : (REGNO) == VRSAVE_REGNO ? VRSAVE_REGS       \
1283   : (REGNO) == VSCR_REGNO ? VRSAVE_REGS \
1284   : (REGNO) == SPE_ACC_REGNO ? SPE_ACC_REGS     \
1285   : (REGNO) == SPEFSCR_REGNO ? SPEFSCR_REGS     \
1286   : NO_REGS)
1287
1288 /* The class value for index registers, and the one for base regs.  */
1289 #define INDEX_REG_CLASS GENERAL_REGS
1290 #define BASE_REG_CLASS BASE_REGS
1291
1292 /* Get reg_class from a letter such as appears in the machine description.  */
1293
1294 #define REG_CLASS_FROM_LETTER(C) \
1295   ((C) == 'f' ? ((TARGET_HARD_FLOAT && TARGET_FPRS) ? FLOAT_REGS : NO_REGS) \
1296    : (C) == 'b' ? BASE_REGS     \
1297    : (C) == 'h' ? SPECIAL_REGS  \
1298    : (C) == 'q' ? MQ_REGS       \
1299    : (C) == 'c' ? CTR_REGS      \
1300    : (C) == 'l' ? LINK_REGS     \
1301    : (C) == 'v' ? ALTIVEC_REGS  \
1302    : (C) == 'x' ? CR0_REGS      \
1303    : (C) == 'y' ? CR_REGS       \
1304    : (C) == 'z' ? XER_REGS      \
1305    : NO_REGS)
1306
1307 /* The letters I, J, K, L, M, N, and P in a register constraint string
1308    can be used to stand for particular ranges of immediate operands.
1309    This macro defines what the ranges are.
1310    C is the letter, and VALUE is a constant value.
1311    Return 1 if VALUE is in the range specified by C.
1312
1313    `I' is a signed 16-bit constant
1314    `J' is a constant with only the high-order 16 bits nonzero
1315    `K' is a constant with only the low-order 16 bits nonzero
1316    `L' is a signed 16-bit constant shifted left 16 bits
1317    `M' is a constant that is greater than 31
1318    `N' is a positive constant that is an exact power of two
1319    `O' is the constant zero
1320    `P' is a constant whose negation is a signed 16-bit constant */
1321
1322 #define CONST_OK_FOR_LETTER_P(VALUE, C)                                 \
1323    ( (C) == 'I' ? (unsigned HOST_WIDE_INT) ((VALUE) + 0x8000) < 0x10000 \
1324    : (C) == 'J' ? ((VALUE) & (~ (unsigned HOST_WIDE_INT) 0xffff0000)) == 0 \
1325    : (C) == 'K' ? ((VALUE) & (~ (HOST_WIDE_INT) 0xffff)) == 0           \
1326    : (C) == 'L' ? (((VALUE) & 0xffff) == 0                              \
1327                    && ((VALUE) >> 31 == -1 || (VALUE) >> 31 == 0))      \
1328    : (C) == 'M' ? (VALUE) > 31                                          \
1329    : (C) == 'N' ? (VALUE) > 0 && exact_log2 (VALUE) >= 0                \
1330    : (C) == 'O' ? (VALUE) == 0                                          \
1331    : (C) == 'P' ? (unsigned HOST_WIDE_INT) ((- (VALUE)) + 0x8000) < 0x10000 \
1332    : 0)
1333
1334 /* Similar, but for floating constants, and defining letters G and H.
1335    Here VALUE is the CONST_DOUBLE rtx itself.
1336
1337    We flag for special constants when we can copy the constant into
1338    a general register in two insns for DF/DI and one insn for SF.
1339
1340    'H' is used for DI/DF constants that take 3 insns.  */
1341
1342 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)                          \
1343   (  (C) == 'G' ? (num_insns_constant (VALUE, GET_MODE (VALUE))         \
1344                    == ((GET_MODE (VALUE) == SFmode) ? 1 : 2))           \
1345    : (C) == 'H' ? (num_insns_constant (VALUE, GET_MODE (VALUE)) == 3)   \
1346    : 0)
1347
1348 /* Optional extra constraints for this machine.
1349
1350    'Q' means that is a memory operand that is just an offset from a reg.
1351    'R' is for AIX TOC entries.
1352    'S' is a constant that can be placed into a 64-bit mask operand
1353    'T' is a constant that can be placed into a 32-bit mask operand
1354    'U' is for V.4 small data references.
1355    'W' is a vector constant that can be easily generated (no mem refs).
1356    'Y' is a indexed or word-aligned displacement memory operand.
1357    't' is for AND masks that can be performed by two rldic{l,r} insns.  */
1358
1359 #define EXTRA_CONSTRAINT(OP, C)                                         \
1360   ((C) == 'Q' ? GET_CODE (OP) == MEM && GET_CODE (XEXP (OP, 0)) == REG  \
1361    : (C) == 'R' ? legitimate_constant_pool_address_p (OP)               \
1362    : (C) == 'S' ? mask64_operand (OP, DImode)                           \
1363    : (C) == 'T' ? mask_operand (OP, SImode)                             \
1364    : (C) == 'U' ? (DEFAULT_ABI == ABI_V4                                \
1365                    && small_data_operand (OP, GET_MODE (OP)))           \
1366    : (C) == 't' ? (mask64_2_operand (OP, DImode)                        \
1367                    && (fixed_regs[CR0_REGNO]                            \
1368                        || !logical_operand (OP, DImode))                \
1369                    && !mask64_operand (OP, DImode))                     \
1370    : (C) == 'W' ? (easy_vector_constant (OP, GET_MODE (OP)))            \
1371    : (C) == 'Y' ? (word_offset_memref_operand (OP, GET_MODE (OP)))      \
1372    : 0)
1373
1374 /* Define which constraints are memory constraints.  Tell reload
1375    that any memory address can be reloaded by copying the
1376    memory address into a base register if required.  */
1377
1378 #define EXTRA_MEMORY_CONSTRAINT(C, STR)                         \
1379   ((C) == 'Q' || (C) == 'Y')
1380
1381 /* Given an rtx X being reloaded into a reg required to be
1382    in class CLASS, return the class of reg to actually use.
1383    In general this is just CLASS; but on some machines
1384    in some cases it is preferable to use a more restrictive class.
1385
1386    On the RS/6000, we have to return NO_REGS when we want to reload a
1387    floating-point CONST_DOUBLE to force it to be copied to memory.
1388
1389    We also don't want to reload integer values into floating-point
1390    registers if we can at all help it.  In fact, this can
1391    cause reload to abort, if it tries to generate a reload of CTR
1392    into a FP register and discovers it doesn't have the memory location
1393    required.
1394
1395    ??? Would it be a good idea to have reload do the converse, that is
1396    try to reload floating modes into FP registers if possible?
1397  */
1398
1399 #define PREFERRED_RELOAD_CLASS(X,CLASS)                 \
1400   ((CONSTANT_P (X)                                      \
1401     && reg_classes_intersect_p ((CLASS), FLOAT_REGS))   \
1402    ? NO_REGS                                            \
1403    : (GET_MODE_CLASS (GET_MODE (X)) == MODE_INT         \
1404       && (CLASS) == NON_SPECIAL_REGS)                   \
1405    ? GENERAL_REGS                                       \
1406    : (CLASS))
1407
1408 /* Return the register class of a scratch register needed to copy IN into
1409    or out of a register in CLASS in MODE.  If it can be done directly,
1410    NO_REGS is returned.  */
1411
1412 #define SECONDARY_RELOAD_CLASS(CLASS,MODE,IN) \
1413   secondary_reload_class (CLASS, MODE, IN)
1414
1415 /* If we are copying between FP or AltiVec registers and anything
1416    else, we need a memory location.  */
1417
1418 #define SECONDARY_MEMORY_NEEDED(CLASS1,CLASS2,MODE)             \
1419  ((CLASS1) != (CLASS2) && ((CLASS1) == FLOAT_REGS               \
1420                            || (CLASS2) == FLOAT_REGS            \
1421                            || (CLASS1) == ALTIVEC_REGS          \
1422                            || (CLASS2) == ALTIVEC_REGS))
1423
1424 /* Return the maximum number of consecutive registers
1425    needed to represent mode MODE in a register of class CLASS.
1426
1427    On RS/6000, this is the size of MODE in words,
1428    except in the FP regs, where a single reg is enough for two words.  */
1429 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
1430  (((CLASS) == FLOAT_REGS)                                               \
1431   ? ((GET_MODE_SIZE (MODE) + UNITS_PER_FP_WORD - 1) / UNITS_PER_FP_WORD) \
1432   : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
1433
1434
1435 /* Return a class of registers that cannot change FROM mode to TO mode.  */
1436
1437 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)                         \
1438   (((DEFAULT_ABI == ABI_AIX || DEFAULT_ABI == ABI_DARWIN)                 \
1439     && GET_MODE_SIZE (FROM) >= 8 && GET_MODE_SIZE (TO) >= 8)              \
1440    ? 0                                                                    \
1441    : GET_MODE_SIZE (FROM) != GET_MODE_SIZE (TO)                           \
1442    ? reg_classes_intersect_p (FLOAT_REGS, CLASS)                          \
1443    : (TARGET_E500_DOUBLE && (((TO) == DFmode) + ((FROM) == DFmode)) == 1) \
1444    ? reg_classes_intersect_p (GENERAL_REGS, CLASS)                        \
1445    : (TARGET_SPE && (SPE_VECTOR_MODE (FROM) + SPE_VECTOR_MODE (TO)) == 1) \
1446    ? reg_classes_intersect_p (GENERAL_REGS, CLASS)                        \
1447    : 0)
1448
1449 /* Stack layout; function entry, exit and calling.  */
1450
1451 /* Enumeration to give which calling sequence to use.  */
1452 enum rs6000_abi {
1453   ABI_NONE,
1454   ABI_AIX,                      /* IBM's AIX */
1455   ABI_V4,                       /* System V.4/eabi */
1456   ABI_DARWIN                    /* Apple's Darwin (OS X kernel) */
1457 };
1458
1459 extern enum rs6000_abi rs6000_current_abi;      /* available for use by subtarget */
1460
1461 /* Define this if pushing a word on the stack
1462    makes the stack pointer a smaller address.  */
1463 #define STACK_GROWS_DOWNWARD
1464
1465 /* Offsets recorded in opcodes are a multiple of this alignment factor.  */
1466 #define DWARF_CIE_DATA_ALIGNMENT (-((int) (TARGET_32BIT ? 4 : 8)))
1467
1468 /* Define this if the nominal address of the stack frame
1469    is at the high-address end of the local variables;
1470    that is, each additional local variable allocated
1471    goes at a more negative offset in the frame.
1472
1473    On the RS/6000, we grow upwards, from the area after the outgoing
1474    arguments.  */
1475 /* #define FRAME_GROWS_DOWNWARD */
1476
1477 /* Size of the outgoing register save area */
1478 #define RS6000_REG_SAVE ((DEFAULT_ABI == ABI_AIX                        \
1479                           || DEFAULT_ABI == ABI_DARWIN)                 \
1480                          ? (TARGET_64BIT ? 64 : 32)                     \
1481                          : 0)
1482
1483 /* Size of the fixed area on the stack */
1484 #define RS6000_SAVE_AREA \
1485   (((DEFAULT_ABI == ABI_AIX || DEFAULT_ABI == ABI_DARWIN) ? 24 : 8)     \
1486    << (TARGET_64BIT ? 1 : 0))
1487
1488 /* MEM representing address to save the TOC register */
1489 #define RS6000_SAVE_TOC gen_rtx_MEM (Pmode, \
1490                                      plus_constant (stack_pointer_rtx, \
1491                                                     (TARGET_32BIT ? 20 : 40)))
1492
1493 /* Size of the V.4 varargs area if needed */
1494 #define RS6000_VARARGS_AREA 0
1495
1496 /* Align an address */
1497 #define RS6000_ALIGN(n,a) (((n) + (a) - 1) & ~((a) - 1))
1498
1499 /* Size of V.4 varargs area in bytes */
1500 #define RS6000_VARARGS_SIZE \
1501   ((GP_ARG_NUM_REG * (TARGET_32BIT ? 4 : 8)) + (FP_ARG_NUM_REG * 8) + 8)
1502
1503 /* Offset within stack frame to start allocating local variables at.
1504    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1505    first local allocated.  Otherwise, it is the offset to the BEGINNING
1506    of the first local allocated.
1507
1508    On the RS/6000, the frame pointer is the same as the stack pointer,
1509    except for dynamic allocations.  So we start after the fixed area and
1510    outgoing parameter area.  */
1511
1512 #define STARTING_FRAME_OFFSET                                           \
1513   (RS6000_ALIGN (current_function_outgoing_args_size,                   \
1514                  TARGET_ALTIVEC ? 16 : 8)                               \
1515    + RS6000_VARARGS_AREA                                                \
1516    + RS6000_SAVE_AREA)
1517
1518 /* Offset from the stack pointer register to an item dynamically
1519    allocated on the stack, e.g., by `alloca'.
1520
1521    The default value for this macro is `STACK_POINTER_OFFSET' plus the
1522    length of the outgoing arguments.  The default is correct for most
1523    machines.  See `function.c' for details.  */
1524 #define STACK_DYNAMIC_OFFSET(FUNDECL)                                   \
1525   (RS6000_ALIGN (current_function_outgoing_args_size,                   \
1526                  TARGET_ALTIVEC ? 16 : 8)                               \
1527    + (STACK_POINTER_OFFSET))
1528
1529 /* If we generate an insn to push BYTES bytes,
1530    this says how many the stack pointer really advances by.
1531    On RS/6000, don't define this because there are no push insns.  */
1532 /*  #define PUSH_ROUNDING(BYTES) */
1533
1534 /* Offset of first parameter from the argument pointer register value.
1535    On the RS/6000, we define the argument pointer to the start of the fixed
1536    area.  */
1537 #define FIRST_PARM_OFFSET(FNDECL) RS6000_SAVE_AREA
1538
1539 /* Offset from the argument pointer register value to the top of
1540    stack.  This is different from FIRST_PARM_OFFSET because of the
1541    register save area.  */
1542 #define ARG_POINTER_CFA_OFFSET(FNDECL) 0
1543
1544 /* Define this if stack space is still allocated for a parameter passed
1545    in a register.  The value is the number of bytes allocated to this
1546    area.  */
1547 #define REG_PARM_STACK_SPACE(FNDECL)    RS6000_REG_SAVE
1548
1549 /* Define this if the above stack space is to be considered part of the
1550    space allocated by the caller.  */
1551 #define OUTGOING_REG_PARM_STACK_SPACE
1552
1553 /* This is the difference between the logical top of stack and the actual sp.
1554
1555    For the RS/6000, sp points past the fixed area.  */
1556 #define STACK_POINTER_OFFSET RS6000_SAVE_AREA
1557
1558 /* Define this if the maximum size of all the outgoing args is to be
1559    accumulated and pushed during the prologue.  The amount can be
1560    found in the variable current_function_outgoing_args_size.  */
1561 #define ACCUMULATE_OUTGOING_ARGS 1
1562
1563 /* Value is the number of bytes of arguments automatically
1564    popped when returning from a subroutine call.
1565    FUNDECL is the declaration node of the function (as a tree),
1566    FUNTYPE is the data type of the function (as a tree),
1567    or for a library call it is an identifier node for the subroutine name.
1568    SIZE is the number of bytes of arguments passed on the stack.  */
1569
1570 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1571
1572 /* Define how to find the value returned by a function.
1573    VALTYPE is the data type of the value (as a tree).
1574    If the precise function being called is known, FUNC is its FUNCTION_DECL;
1575    otherwise, FUNC is 0.  */
1576
1577 #define FUNCTION_VALUE(VALTYPE, FUNC) rs6000_function_value ((VALTYPE), (FUNC))
1578
1579 /* Define how to find the value returned by a library function
1580    assuming the value has mode MODE.  */
1581
1582 #define LIBCALL_VALUE(MODE) rs6000_libcall_value ((MODE))
1583
1584 /* DRAFT_V4_STRUCT_RET defaults off.  */
1585 #define DRAFT_V4_STRUCT_RET 0
1586
1587 /* Let TARGET_RETURN_IN_MEMORY control what happens.  */
1588 #define DEFAULT_PCC_STRUCT_RETURN 0
1589
1590 /* Mode of stack savearea.
1591    FUNCTION is VOIDmode because calling convention maintains SP.
1592    BLOCK needs Pmode for SP.
1593    NONLOCAL needs twice Pmode to maintain both backchain and SP.  */
1594 #define STACK_SAVEAREA_MODE(LEVEL)      \
1595   (LEVEL == SAVE_FUNCTION ? VOIDmode    \
1596   : LEVEL == SAVE_NONLOCAL ? (TARGET_32BIT ? DImode : TImode) : Pmode)
1597
1598 /* Minimum and maximum general purpose registers used to hold arguments.  */
1599 #define GP_ARG_MIN_REG 3
1600 #define GP_ARG_MAX_REG 10
1601 #define GP_ARG_NUM_REG (GP_ARG_MAX_REG - GP_ARG_MIN_REG + 1)
1602
1603 /* Minimum and maximum floating point registers used to hold arguments.  */
1604 #define FP_ARG_MIN_REG 33
1605 #define FP_ARG_AIX_MAX_REG 45
1606 #define FP_ARG_V4_MAX_REG  40
1607 #define FP_ARG_MAX_REG ((DEFAULT_ABI == ABI_AIX                         \
1608                          || DEFAULT_ABI == ABI_DARWIN)                  \
1609                         ? FP_ARG_AIX_MAX_REG : FP_ARG_V4_MAX_REG)
1610 #define FP_ARG_NUM_REG (FP_ARG_MAX_REG - FP_ARG_MIN_REG + 1)
1611
1612 /* Minimum and maximum AltiVec registers used to hold arguments.  */
1613 #define ALTIVEC_ARG_MIN_REG (FIRST_ALTIVEC_REGNO + 2)
1614 #define ALTIVEC_ARG_MAX_REG (ALTIVEC_ARG_MIN_REG + 11)
1615 #define ALTIVEC_ARG_NUM_REG (ALTIVEC_ARG_MAX_REG - ALTIVEC_ARG_MIN_REG + 1)
1616
1617 /* Return registers */
1618 #define GP_ARG_RETURN GP_ARG_MIN_REG
1619 #define FP_ARG_RETURN FP_ARG_MIN_REG
1620 #define ALTIVEC_ARG_RETURN (FIRST_ALTIVEC_REGNO + 2)
1621
1622 /* Flags for the call/call_value rtl operations set up by function_arg */
1623 #define CALL_NORMAL             0x00000000      /* no special processing */
1624 /* Bits in 0x00000001 are unused.  */
1625 #define CALL_V4_CLEAR_FP_ARGS   0x00000002      /* V.4, no FP args passed */
1626 #define CALL_V4_SET_FP_ARGS     0x00000004      /* V.4, FP args were passed */
1627 #define CALL_LONG               0x00000008      /* always call indirect */
1628 #define CALL_LIBCALL            0x00000010      /* libcall */
1629
1630 /* We don't have prologue and epilogue functions to save/restore
1631    everything for most ABIs.  */
1632 #define WORLD_SAVE_P(INFO) 0
1633
1634 /* 1 if N is a possible register number for a function value
1635    as seen by the caller.
1636
1637    On RS/6000, this is r3, fp1, and v2 (for AltiVec).  */
1638 #define FUNCTION_VALUE_REGNO_P(N)                                       \
1639   ((N) == GP_ARG_RETURN                                                 \
1640    || ((N) == FP_ARG_RETURN && TARGET_HARD_FLOAT && TARGET_FPRS)        \
1641    || ((N) == ALTIVEC_ARG_RETURN && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI))
1642
1643 /* 1 if N is a possible register number for function argument passing.
1644    On RS/6000, these are r3-r10 and fp1-fp13.
1645    On AltiVec, v2 - v13 are used for passing vectors.  */
1646 #define FUNCTION_ARG_REGNO_P(N)                                         \
1647   ((unsigned) (N) - GP_ARG_MIN_REG < GP_ARG_NUM_REG                     \
1648    || ((unsigned) (N) - ALTIVEC_ARG_MIN_REG < ALTIVEC_ARG_NUM_REG       \
1649        && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI)                         \
1650    || ((unsigned) (N) - FP_ARG_MIN_REG < FP_ARG_NUM_REG                 \
1651        && TARGET_HARD_FLOAT && TARGET_FPRS))
1652 \f
1653 /* A C structure for machine-specific, per-function data.
1654    This is added to the cfun structure.  */
1655 typedef struct machine_function GTY(())
1656 {
1657   /* Flags if __builtin_return_address (n) with n >= 1 was used.  */
1658   int ra_needs_full_frame;
1659   /* Some local-dynamic symbol.  */
1660   const char *some_ld_name;
1661   /* Whether the instruction chain has been scanned already.  */
1662   int insn_chain_scanned_p;
1663   /* Flags if __builtin_return_address (0) was used.  */
1664   int ra_need_lr;
1665 } machine_function;
1666
1667 /* Define a data type for recording info about an argument list
1668    during the scan of that argument list.  This data type should
1669    hold all necessary information about the function itself
1670    and about the args processed so far, enough to enable macros
1671    such as FUNCTION_ARG to determine where the next arg should go.
1672
1673    On the RS/6000, this is a structure.  The first element is the number of
1674    total argument words, the second is used to store the next
1675    floating-point register number, and the third says how many more args we
1676    have prototype types for.
1677
1678    For ABI_V4, we treat these slightly differently -- `sysv_gregno' is
1679    the next available GP register, `fregno' is the next available FP
1680    register, and `words' is the number of words used on the stack.
1681
1682    The varargs/stdarg support requires that this structure's size
1683    be a multiple of sizeof(int).  */
1684
1685 typedef struct rs6000_args
1686 {
1687   int words;                    /* # words used for passing GP registers */
1688   int fregno;                   /* next available FP register */
1689   int vregno;                   /* next available AltiVec register */
1690   int nargs_prototype;          /* # args left in the current prototype */
1691   int prototype;                /* Whether a prototype was defined */
1692   int stdarg;                   /* Whether function is a stdarg function.  */
1693   int call_cookie;              /* Do special things for this call */
1694   int sysv_gregno;              /* next available GP register */
1695 } CUMULATIVE_ARGS;
1696
1697 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1698    for a call to a function whose data type is FNTYPE.
1699    For a library call, FNTYPE is 0.  */
1700
1701 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
1702   init_cumulative_args (&CUM, FNTYPE, LIBNAME, FALSE, FALSE, N_NAMED_ARGS)
1703
1704 /* Similar, but when scanning the definition of a procedure.  We always
1705    set NARGS_PROTOTYPE large so we never return an EXPR_LIST.  */
1706
1707 #define INIT_CUMULATIVE_INCOMING_ARGS(CUM, FNTYPE, LIBNAME) \
1708   init_cumulative_args (&CUM, FNTYPE, LIBNAME, TRUE, FALSE, 1000)
1709
1710 /* Like INIT_CUMULATIVE_ARGS' but only used for outgoing libcalls.  */
1711
1712 #define INIT_CUMULATIVE_LIBCALL_ARGS(CUM, MODE, LIBNAME) \
1713   init_cumulative_args (&CUM, NULL_TREE, LIBNAME, FALSE, TRUE, 0)
1714
1715 /* Update the data in CUM to advance over an argument
1716    of mode MODE and data type TYPE.
1717    (TYPE is null for libcalls where that information may not be available.)  */
1718
1719 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)    \
1720   function_arg_advance (&CUM, MODE, TYPE, NAMED, 0)
1721
1722 /* Determine where to put an argument to a function.
1723    Value is zero to push the argument on the stack,
1724    or a hard register in which to store the argument.
1725
1726    MODE is the argument's machine mode.
1727    TYPE is the data type of the argument (as a tree).
1728     This is null for libcalls where that information may
1729     not be available.
1730    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1731     the preceding args and about the function being called.
1732    NAMED is nonzero if this argument is a named parameter
1733     (otherwise it is an extra parameter matching an ellipsis).
1734
1735    On RS/6000 the first eight words of non-FP are normally in registers
1736    and the rest are pushed.  The first 13 FP args are in registers.
1737
1738    If this is floating-point and no prototype is specified, we use
1739    both an FP and integer register (or possibly FP reg and stack).  Library
1740    functions (when TYPE is zero) always have the proper types for args,
1741    so we can pass the FP value just in one register.  emit_library_function
1742    doesn't support EXPR_LIST anyway.  */
1743
1744 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1745   function_arg (&CUM, MODE, TYPE, NAMED)
1746
1747 /* If defined, a C expression which determines whether, and in which
1748    direction, to pad out an argument with extra space.  The value
1749    should be of type `enum direction': either `upward' to pad above
1750    the argument, `downward' to pad below, or `none' to inhibit
1751    padding.  */
1752
1753 #define FUNCTION_ARG_PADDING(MODE, TYPE) function_arg_padding (MODE, TYPE)
1754
1755 /* If defined, a C expression that gives the alignment boundary, in bits,
1756    of an argument with the specified mode and type.  If it is not defined,
1757    PARM_BOUNDARY is used for all arguments.  */
1758
1759 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
1760   function_arg_boundary (MODE, TYPE)
1761
1762 /* Implement `va_start' for varargs and stdarg.  */
1763 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
1764   rs6000_va_start (valist, nextarg)
1765
1766 #define PAD_VARARGS_DOWN \
1767    (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1768
1769 /* Output assembler code to FILE to increment profiler label # LABELNO
1770    for profiling a function entry.  */
1771
1772 #define FUNCTION_PROFILER(FILE, LABELNO)        \
1773   output_function_profiler ((FILE), (LABELNO));
1774
1775 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1776    the stack pointer does not matter. No definition is equivalent to
1777    always zero.
1778
1779    On the RS/6000, this is nonzero because we can restore the stack from
1780    its backpointer, which we maintain.  */
1781 #define EXIT_IGNORE_STACK       1
1782
1783 /* Define this macro as a C expression that is nonzero for registers
1784    that are used by the epilogue or the return' pattern.  The stack
1785    and frame pointer registers are already be assumed to be used as
1786    needed.  */
1787
1788 #define EPILOGUE_USES(REGNO)                                    \
1789   ((reload_completed && (REGNO) == LINK_REGISTER_REGNUM)        \
1790    || (TARGET_ALTIVEC && (REGNO) == VRSAVE_REGNO)               \
1791    || (current_function_calls_eh_return                         \
1792        && TARGET_AIX                                            \
1793        && (REGNO) == 2))
1794
1795 \f
1796 /* TRAMPOLINE_TEMPLATE deleted */
1797
1798 /* Length in units of the trampoline for entering a nested function.  */
1799
1800 #define TRAMPOLINE_SIZE rs6000_trampoline_size ()
1801
1802 /* Emit RTL insns to initialize the variable parts of a trampoline.
1803    FNADDR is an RTX for the address of the function's pure code.
1804    CXT is an RTX for the static chain value for the function.  */
1805
1806 #define INITIALIZE_TRAMPOLINE(ADDR, FNADDR, CXT)                \
1807   rs6000_initialize_trampoline (ADDR, FNADDR, CXT)
1808 \f
1809 /* Definitions for __builtin_return_address and __builtin_frame_address.
1810    __builtin_return_address (0) should give link register (65), enable
1811    this.  */
1812 /* This should be uncommented, so that the link register is used, but
1813    currently this would result in unmatched insns and spilling fixed
1814    registers so we'll leave it for another day.  When these problems are
1815    taken care of one additional fetch will be necessary in RETURN_ADDR_RTX.
1816    (mrs) */
1817 /* #define RETURN_ADDR_IN_PREVIOUS_FRAME */
1818
1819 /* Number of bytes into the frame return addresses can be found.  See
1820    rs6000_stack_info in rs6000.c for more information on how the different
1821    abi's store the return address.  */
1822 #define RETURN_ADDRESS_OFFSET                                           \
1823  ((DEFAULT_ABI == ABI_AIX                                               \
1824    || DEFAULT_ABI == ABI_DARWIN)        ? (TARGET_32BIT ? 8 : 16) :     \
1825   (DEFAULT_ABI == ABI_V4)               ? 4 :                           \
1826   (internal_error ("RETURN_ADDRESS_OFFSET not supported"), 0))
1827
1828 /* The current return address is in link register (65).  The return address
1829    of anything farther back is accessed normally at an offset of 8 from the
1830    frame pointer.  */
1831 #define RETURN_ADDR_RTX(COUNT, FRAME)                 \
1832   (rs6000_return_addr (COUNT, FRAME))
1833
1834 \f
1835 /* Definitions for register eliminations.
1836
1837    We have two registers that can be eliminated on the RS/6000.  First, the
1838    frame pointer register can often be eliminated in favor of the stack
1839    pointer register.  Secondly, the argument pointer register can always be
1840    eliminated; it is replaced with either the stack or frame pointer.
1841
1842    In addition, we use the elimination mechanism to see if r30 is needed
1843    Initially we assume that it isn't.  If it is, we spill it.  This is done
1844    by making it an eliminable register.  We replace it with itself so that
1845    if it isn't needed, then existing uses won't be modified.  */
1846
1847 /* This is an array of structures.  Each structure initializes one pair
1848    of eliminable registers.  The "from" register number is given first,
1849    followed by "to".  Eliminations of the same "from" register are listed
1850    in order of preference.  */
1851 #define ELIMINABLE_REGS                         \
1852 {{ FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM}, \
1853  { ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},   \
1854  { ARG_POINTER_REGNUM, FRAME_POINTER_REGNUM},   \
1855  { RS6000_PIC_OFFSET_TABLE_REGNUM, RS6000_PIC_OFFSET_TABLE_REGNUM } }
1856
1857 /* Given FROM and TO register numbers, say whether this elimination is allowed.
1858    Frame pointer elimination is automatically handled.
1859
1860    For the RS/6000, if frame pointer elimination is being done, we would like
1861    to convert ap into fp, not sp.
1862
1863    We need r30 if -mminimal-toc was specified, and there are constant pool
1864    references.  */
1865
1866 #define CAN_ELIMINATE(FROM, TO)                                         \
1867  ((FROM) == ARG_POINTER_REGNUM && (TO) == STACK_POINTER_REGNUM          \
1868   ? ! frame_pointer_needed                                              \
1869   : (FROM) == RS6000_PIC_OFFSET_TABLE_REGNUM                            \
1870   ? ! TARGET_MINIMAL_TOC || TARGET_NO_TOC || get_pool_size () == 0      \
1871   : 1)
1872
1873 /* Define the offset between two registers, one to be eliminated, and the other
1874    its replacement, at the start of a routine.  */
1875 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1876   ((OFFSET) = rs6000_initial_elimination_offset(FROM, TO))
1877 \f
1878 /* Addressing modes, and classification of registers for them.  */
1879
1880 #define HAVE_PRE_DECREMENT 1
1881 #define HAVE_PRE_INCREMENT 1
1882
1883 /* Macros to check register numbers against specific register classes.  */
1884
1885 /* These assume that REGNO is a hard or pseudo reg number.
1886    They give nonzero only if REGNO is a hard reg of the suitable class
1887    or a pseudo reg currently allocated to a suitable hard reg.
1888    Since they use reg_renumber, they are safe only once reg_renumber
1889    has been allocated, which happens in local-alloc.c.  */
1890
1891 #define REGNO_OK_FOR_INDEX_P(REGNO)                             \
1892 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1893  ? (REGNO) <= 31 || (REGNO) == 67                               \
1894  : (reg_renumber[REGNO] >= 0                                    \
1895     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67)))
1896
1897 #define REGNO_OK_FOR_BASE_P(REGNO)                              \
1898 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1899  ? ((REGNO) > 0 && (REGNO) <= 31) || (REGNO) == 67              \
1900  : (reg_renumber[REGNO] > 0                                     \
1901     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67)))
1902 \f
1903 /* Maximum number of registers that can appear in a valid memory address.  */
1904
1905 #define MAX_REGS_PER_ADDRESS 2
1906
1907 /* Recognize any constant value that is a valid address.  */
1908
1909 #define CONSTANT_ADDRESS_P(X)   \
1910   (GET_CODE (X) == LABEL_REF || GET_CODE (X) == SYMBOL_REF              \
1911    || GET_CODE (X) == CONST_INT || GET_CODE (X) == CONST                \
1912    || GET_CODE (X) == HIGH)
1913
1914 /* Nonzero if the constant value X is a legitimate general operand.
1915    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.
1916
1917    On the RS/6000, all integer constants are acceptable, most won't be valid
1918    for particular insns, though.  Only easy FP constants are
1919    acceptable.  */
1920
1921 #define LEGITIMATE_CONSTANT_P(X)                                \
1922   (((GET_CODE (X) != CONST_DOUBLE                               \
1923      && GET_CODE (X) != CONST_VECTOR)                           \
1924     || GET_MODE (X) == VOIDmode                                 \
1925     || (TARGET_POWERPC64 && GET_MODE (X) == DImode)             \
1926     || easy_fp_constant (X, GET_MODE (X))                       \
1927     || easy_vector_constant (X, GET_MODE (X)))                  \
1928    && !rs6000_tls_referenced_p (X))
1929
1930 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1931    and check its validity for a certain class.
1932    We have two alternate definitions for each of them.
1933    The usual definition accepts all pseudo regs; the other rejects
1934    them unless they have been allocated suitable hard regs.
1935    The symbol REG_OK_STRICT causes the latter definition to be used.
1936
1937    Most source files want to accept pseudo regs in the hope that
1938    they will get allocated to the class that the insn wants them to be in.
1939    Source files for reload pass need to be strict.
1940    After reload, it makes no difference, since pseudo regs have
1941    been eliminated by then.  */
1942
1943 #ifdef REG_OK_STRICT
1944 # define REG_OK_STRICT_FLAG 1
1945 #else
1946 # define REG_OK_STRICT_FLAG 0
1947 #endif
1948
1949 /* Nonzero if X is a hard reg that can be used as an index
1950    or if it is a pseudo reg in the non-strict case.  */
1951 #define INT_REG_OK_FOR_INDEX_P(X, STRICT)                       \
1952   ((! (STRICT)                                                  \
1953     && (REGNO (X) <= 31                                         \
1954         || REGNO (X) == ARG_POINTER_REGNUM                      \
1955         || REGNO (X) >= FIRST_PSEUDO_REGISTER))                 \
1956    || ((STRICT) && REGNO_OK_FOR_INDEX_P (REGNO (X))))
1957
1958 /* Nonzero if X is a hard reg that can be used as a base reg
1959    or if it is a pseudo reg in the non-strict case.  */
1960 #define INT_REG_OK_FOR_BASE_P(X, STRICT)                        \
1961   (REGNO (X) > 0 && INT_REG_OK_FOR_INDEX_P (X, (STRICT)))
1962
1963 #define REG_OK_FOR_INDEX_P(X) INT_REG_OK_FOR_INDEX_P (X, REG_OK_STRICT_FLAG)
1964 #define REG_OK_FOR_BASE_P(X)  INT_REG_OK_FOR_BASE_P (X, REG_OK_STRICT_FLAG)
1965 \f
1966 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
1967    that is a valid memory address for an instruction.
1968    The MODE argument is the machine mode for the MEM expression
1969    that wants to use this address.
1970
1971    On the RS/6000, there are four valid address: a SYMBOL_REF that
1972    refers to a constant pool entry of an address (or the sum of it
1973    plus a constant), a short (16-bit signed) constant plus a register,
1974    the sum of two registers, or a register indirect, possibly with an
1975    auto-increment.  For DFmode and DImode with a constant plus register,
1976    we must ensure that both words are addressable or PowerPC64 with offset
1977    word aligned.
1978
1979    For modes spanning multiple registers (DFmode in 32-bit GPRs,
1980    32-bit DImode, TImode), indexed addressing cannot be used because
1981    adjacent memory cells are accessed by adding word-sized offsets
1982    during assembly output.  */
1983
1984 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)                 \
1985 { if (rs6000_legitimate_address (MODE, X, REG_OK_STRICT_FLAG))  \
1986     goto ADDR;                                                  \
1987 }
1988 \f
1989 /* Try machine-dependent ways of modifying an illegitimate address
1990    to be legitimate.  If we find one, return the new, valid address.
1991    This macro is used in only one place: `memory_address' in explow.c.
1992
1993    OLDX is the address as it was before break_out_memory_refs was called.
1994    In some cases it is useful to look at this to decide what needs to be done.
1995
1996    MODE and WIN are passed so that this macro can use
1997    GO_IF_LEGITIMATE_ADDRESS.
1998
1999    It is always safe for this macro to do nothing.  It exists to recognize
2000    opportunities to optimize the output.
2001
2002    On RS/6000, first check for the sum of a register with a constant
2003    integer that is out of range.  If so, generate code to add the
2004    constant with the low-order 16 bits masked to the register and force
2005    this result into another register (this can be done with `cau').
2006    Then generate an address of REG+(CONST&0xffff), allowing for the
2007    possibility of bit 16 being a one.
2008
2009    Then check for the sum of a register and something not constant, try to
2010    load the other things into a register and return the sum.  */
2011
2012 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2013 {  rtx result = rs6000_legitimize_address (X, OLDX, MODE);      \
2014    if (result != NULL_RTX)                                      \
2015      {                                                          \
2016        (X) = result;                                            \
2017        goto WIN;                                                \
2018      }                                                          \
2019 }
2020
2021 /* Try a machine-dependent way of reloading an illegitimate address
2022    operand.  If we find one, push the reload and jump to WIN.  This
2023    macro is used in only one place: `find_reloads_address' in reload.c.
2024
2025    Implemented on rs6000 by rs6000_legitimize_reload_address.
2026    Note that (X) is evaluated twice; this is safe in current usage.  */
2027
2028 #define LEGITIMIZE_RELOAD_ADDRESS(X,MODE,OPNUM,TYPE,IND_LEVELS,WIN)          \
2029 do {                                                                         \
2030   int win;                                                                   \
2031   (X) = rs6000_legitimize_reload_address ((X), (MODE), (OPNUM),              \
2032                         (int)(TYPE), (IND_LEVELS), &win);                    \
2033   if ( win )                                                                 \
2034     goto WIN;                                                                \
2035 } while (0)
2036
2037 /* Go to LABEL if ADDR (a legitimate address expression)
2038    has an effect that depends on the machine mode it is used for.  */
2039
2040 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL)                \
2041 do {                                                            \
2042   if (rs6000_mode_dependent_address (ADDR))                     \
2043     goto LABEL;                                                 \
2044 } while (0)
2045 \f
2046 /* The register number of the register used to address a table of
2047    static data addresses in memory.  In some cases this register is
2048    defined by a processor's "application binary interface" (ABI).
2049    When this macro is defined, RTL is generated for this register
2050    once, as with the stack pointer and frame pointer registers.  If
2051    this macro is not defined, it is up to the machine-dependent files
2052    to allocate such a register (if necessary).  */
2053
2054 #define RS6000_PIC_OFFSET_TABLE_REGNUM 30
2055 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? RS6000_PIC_OFFSET_TABLE_REGNUM : INVALID_REGNUM)
2056
2057 #define TOC_REGISTER (TARGET_MINIMAL_TOC ? RS6000_PIC_OFFSET_TABLE_REGNUM : 2)
2058
2059 /* Define this macro if the register defined by
2060    `PIC_OFFSET_TABLE_REGNUM' is clobbered by calls.  Do not define
2061    this macro if `PIC_OFFSET_TABLE_REGNUM' is not defined.  */
2062
2063 /* #define PIC_OFFSET_TABLE_REG_CALL_CLOBBERED */
2064
2065 /* By generating position-independent code, when two different
2066    programs (A and B) share a common library (libC.a), the text of
2067    the library can be shared whether or not the library is linked at
2068    the same address for both programs.  In some of these
2069    environments, position-independent code requires not only the use
2070    of different addressing modes, but also special code to enable the
2071    use of these addressing modes.
2072
2073    The `FINALIZE_PIC' macro serves as a hook to emit these special
2074    codes once the function is being compiled into assembly code, but
2075    not before.  (It is not done before, because in the case of
2076    compiling an inline function, it would lead to multiple PIC
2077    prologues being included in functions which used inline functions
2078    and were compiled to assembly language.)  */
2079
2080 /* #define FINALIZE_PIC */
2081
2082 /* A C expression that is nonzero if X is a legitimate immediate
2083    operand on the target machine when generating position independent
2084    code.  You can assume that X satisfies `CONSTANT_P', so you need
2085    not check this.  You can also assume FLAG_PIC is true, so you need
2086    not check it either.  You need not define this macro if all
2087    constants (including `SYMBOL_REF') can be immediate operands when
2088    generating position independent code.  */
2089
2090 /* #define LEGITIMATE_PIC_OPERAND_P (X) */
2091 \f
2092 /* Define this if some processing needs to be done immediately before
2093    emitting code for an insn.  */
2094
2095 /* #define FINAL_PRESCAN_INSN(INSN,OPERANDS,NOPERANDS) */
2096
2097 /* Specify the machine mode that this machine uses
2098    for the index in the tablejump instruction.  */
2099 #define CASE_VECTOR_MODE SImode
2100
2101 /* Define as C expression which evaluates to nonzero if the tablejump
2102    instruction expects the table to contain offsets from the address of the
2103    table.
2104    Do not define this if the table should contain absolute addresses.  */
2105 #define CASE_VECTOR_PC_RELATIVE 1
2106
2107 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2108 #define DEFAULT_SIGNED_CHAR 0
2109
2110 /* This flag, if defined, says the same insns that convert to a signed fixnum
2111    also convert validly to an unsigned one.  */
2112
2113 /* #define FIXUNS_TRUNC_LIKE_FIX_TRUNC */
2114
2115 /* An integer expression for the size in bits of the largest integer machine
2116    mode that should actually be used.  */
2117
2118 /* Allow pairs of registers to be used, which is the intent of the default.  */
2119 #define MAX_FIXED_MODE_SIZE GET_MODE_BITSIZE (TARGET_POWERPC64 ? TImode : DImode)
2120
2121 /* Max number of bytes we can move from memory to memory
2122    in one reasonably fast instruction.  */
2123 #define MOVE_MAX (! TARGET_POWERPC64 ? 4 : 8)
2124 #define MAX_MOVE_MAX 8
2125
2126 /* Nonzero if access to memory by bytes is no faster than for words.
2127    Also nonzero if doing byte operations (specifically shifts) in registers
2128    is undesirable.  */
2129 #define SLOW_BYTE_ACCESS 1
2130
2131 /* Define if operations between registers always perform the operation
2132    on the full register even if a narrower mode is specified.  */
2133 #define WORD_REGISTER_OPERATIONS
2134
2135 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
2136    will either zero-extend or sign-extend.  The value of this macro should
2137    be the code that says which one of the two operations is implicitly
2138    done, UNKNOWN if none.  */
2139 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
2140
2141 /* Define if loading short immediate values into registers sign extends.  */
2142 #define SHORT_IMMEDIATES_SIGN_EXTEND
2143 \f
2144 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2145    is done just by pretending it is already truncated.  */
2146 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
2147
2148 /* The cntlzw and cntlzd instructions return 32 and 64 for input of zero.  */
2149 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
2150   ((VALUE) = ((MODE) == SImode ? 32 : 64))
2151
2152 /* The CTZ patterns return -1 for input of zero.  */
2153 #define CTZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) ((VALUE) = -1)
2154
2155 /* Specify the machine mode that pointers have.
2156    After generation of rtl, the compiler makes no further distinction
2157    between pointers and any other objects of this machine mode.  */
2158 #define Pmode (TARGET_32BIT ? SImode : DImode)
2159
2160 /* Supply definition of STACK_SIZE_MODE for allocate_dynamic_stack_space.  */
2161 #define STACK_SIZE_MODE (TARGET_32BIT ? SImode : DImode)
2162
2163 /* Mode of a function address in a call instruction (for indexing purposes).
2164    Doesn't matter on RS/6000.  */
2165 #define FUNCTION_MODE SImode
2166
2167 /* Define this if addresses of constant functions
2168    shouldn't be put through pseudo regs where they can be cse'd.
2169    Desirable on machines where ordinary constants are expensive
2170    but a CALL with constant address is cheap.  */
2171 #define NO_FUNCTION_CSE
2172
2173 /* Define this to be nonzero if shift instructions ignore all but the low-order
2174    few bits.
2175
2176    The sle and sre instructions which allow SHIFT_COUNT_TRUNCATED
2177    have been dropped from the PowerPC architecture.  */
2178
2179 #define SHIFT_COUNT_TRUNCATED (TARGET_POWER ? 1 : 0)
2180
2181 /* Adjust the length of an INSN.  LENGTH is the currently-computed length and
2182    should be adjusted to reflect any required changes.  This macro is used when
2183    there is some systematic length adjustment required that would be difficult
2184    to express in the length attribute.  */
2185
2186 /* #define ADJUST_INSN_LENGTH(X,LENGTH) */
2187
2188 /* Given a comparison code (EQ, NE, etc.) and the first operand of a
2189    COMPARE, return the mode to be used for the comparison.  For
2190    floating-point, CCFPmode should be used.  CCUNSmode should be used
2191    for unsigned comparisons.  CCEQmode should be used when we are
2192    doing an inequality comparison on the result of a
2193    comparison.  CCmode should be used in all other cases.  */
2194
2195 #define SELECT_CC_MODE(OP,X,Y) \
2196   (GET_MODE_CLASS (GET_MODE (X)) == MODE_FLOAT ? CCFPmode       \
2197    : (OP) == GTU || (OP) == LTU || (OP) == GEU || (OP) == LEU ? CCUNSmode \
2198    : (((OP) == EQ || (OP) == NE) && COMPARISON_P (X)                      \
2199       ? CCEQmode : CCmode))
2200
2201 /* Can the condition code MODE be safely reversed?  This is safe in
2202    all cases on this port, because at present it doesn't use the
2203    trapping FP comparisons (fcmpo).  */
2204 #define REVERSIBLE_CC_MODE(MODE) 1
2205
2206 /* Given a condition code and a mode, return the inverse condition.  */
2207 #define REVERSE_CONDITION(CODE, MODE) rs6000_reverse_condition (MODE, CODE)
2208
2209 /* Define the information needed to generate branch and scc insns.  This is
2210    stored from the compare operation.  */
2211
2212 extern GTY(()) rtx rs6000_compare_op0;
2213 extern GTY(()) rtx rs6000_compare_op1;
2214 extern int rs6000_compare_fp_p;
2215 \f
2216 /* Control the assembler format that we output.  */
2217
2218 /* A C string constant describing how to begin a comment in the target
2219    assembler language.  The compiler assumes that the comment will end at
2220    the end of the line.  */
2221 #define ASM_COMMENT_START " #"
2222
2223 /* Flag to say the TOC is initialized */
2224 extern int toc_initialized;
2225
2226 /* Macro to output a special constant pool entry.  Go to WIN if we output
2227    it.  Otherwise, it is written the usual way.
2228
2229    On the RS/6000, toc entries are handled this way.  */
2230
2231 #define ASM_OUTPUT_SPECIAL_POOL_ENTRY(FILE, X, MODE, ALIGN, LABELNO, WIN) \
2232 { if (ASM_OUTPUT_SPECIAL_POOL_ENTRY_P (X, MODE))                          \
2233     {                                                                     \
2234       output_toc (FILE, X, LABELNO, MODE);                                \
2235       goto WIN;                                                           \
2236     }                                                                     \
2237 }
2238
2239 #ifdef HAVE_GAS_WEAK
2240 #define RS6000_WEAK 1
2241 #else
2242 #define RS6000_WEAK 0
2243 #endif
2244
2245 #if RS6000_WEAK
2246 /* Used in lieu of ASM_WEAKEN_LABEL.  */
2247 #define ASM_WEAKEN_DECL(FILE, DECL, NAME, VAL)                          \
2248   do                                                                    \
2249     {                                                                   \
2250       fputs ("\t.weak\t", (FILE));                                      \
2251       RS6000_OUTPUT_BASENAME ((FILE), (NAME));                          \
2252       if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL                   \
2253           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2254         {                                                               \
2255           if (TARGET_XCOFF)                                             \
2256             fputs ("[DS]", (FILE));                                     \
2257           fputs ("\n\t.weak\t.", (FILE));                               \
2258           RS6000_OUTPUT_BASENAME ((FILE), (NAME));                      \
2259         }                                                               \
2260       fputc ('\n', (FILE));                                             \
2261       if (VAL)                                                          \
2262         {                                                               \
2263           ASM_OUTPUT_DEF ((FILE), (NAME), (VAL));                       \
2264           if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL               \
2265               && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                 \
2266             {                                                           \
2267               fputs ("\t.set\t.", (FILE));                              \
2268               RS6000_OUTPUT_BASENAME ((FILE), (NAME));                  \
2269               fputs (",.", (FILE));                                     \
2270               RS6000_OUTPUT_BASENAME ((FILE), (VAL));                   \
2271               fputc ('\n', (FILE));                                     \
2272             }                                                           \
2273         }                                                               \
2274     }                                                                   \
2275   while (0)
2276 #endif
2277
2278 /* This implements the `alias' attribute.  */
2279 #undef  ASM_OUTPUT_DEF_FROM_DECLS
2280 #define ASM_OUTPUT_DEF_FROM_DECLS(FILE, DECL, TARGET)                   \
2281   do                                                                    \
2282     {                                                                   \
2283       const char *alias = XSTR (XEXP (DECL_RTL (DECL), 0), 0);          \
2284       const char *name = IDENTIFIER_POINTER (TARGET);                   \
2285       if (TREE_CODE (DECL) == FUNCTION_DECL                             \
2286           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2287         {                                                               \
2288           if (TREE_PUBLIC (DECL))                                       \
2289             {                                                           \
2290               if (!RS6000_WEAK || !DECL_WEAK (DECL))                    \
2291                 {                                                       \
2292                   fputs ("\t.globl\t.", FILE);                          \
2293                   RS6000_OUTPUT_BASENAME (FILE, alias);                 \
2294                   putc ('\n', FILE);                                    \
2295                 }                                                       \
2296             }                                                           \
2297           else if (TARGET_XCOFF)                                        \
2298             {                                                           \
2299               fputs ("\t.lglobl\t.", FILE);                             \
2300               RS6000_OUTPUT_BASENAME (FILE, alias);                     \
2301               putc ('\n', FILE);                                        \
2302             }                                                           \
2303           fputs ("\t.set\t.", FILE);                                    \
2304           RS6000_OUTPUT_BASENAME (FILE, alias);                         \
2305           fputs (",.", FILE);                                           \
2306           RS6000_OUTPUT_BASENAME (FILE, name);                          \
2307           fputc ('\n', FILE);                                           \
2308         }                                                               \
2309       ASM_OUTPUT_DEF (FILE, alias, name);                               \
2310     }                                                                   \
2311    while (0)
2312
2313 #define TARGET_ASM_FILE_START rs6000_file_start
2314
2315 /* Output to assembler file text saying following lines
2316    may contain character constants, extra white space, comments, etc.  */
2317
2318 #define ASM_APP_ON ""
2319
2320 /* Output to assembler file text saying following lines
2321    no longer contain unusual constructs.  */
2322
2323 #define ASM_APP_OFF ""
2324
2325 /* How to refer to registers in assembler output.
2326    This sequence is indexed by compiler's hard-register-number (see above).  */
2327
2328 extern char rs6000_reg_names[][8];      /* register names (0 vs. %r0).  */
2329
2330 #define REGISTER_NAMES                                                  \
2331 {                                                                       \
2332   &rs6000_reg_names[ 0][0],     /* r0   */                              \
2333   &rs6000_reg_names[ 1][0],     /* r1   */                              \
2334   &rs6000_reg_names[ 2][0],     /* r2   */                              \
2335   &rs6000_reg_names[ 3][0],     /* r3   */                              \
2336   &rs6000_reg_names[ 4][0],     /* r4   */                              \
2337   &rs6000_reg_names[ 5][0],     /* r5   */                              \
2338   &rs6000_reg_names[ 6][0],     /* r6   */                              \
2339   &rs6000_reg_names[ 7][0],     /* r7   */                              \
2340   &rs6000_reg_names[ 8][0],     /* r8   */                              \
2341   &rs6000_reg_names[ 9][0],     /* r9   */                              \
2342   &rs6000_reg_names[10][0],     /* r10  */                              \
2343   &rs6000_reg_names[11][0],     /* r11  */                              \
2344   &rs6000_reg_names[12][0],     /* r12  */                              \
2345   &rs6000_reg_names[13][0],     /* r13  */                              \
2346   &rs6000_reg_names[14][0],     /* r14  */                              \
2347   &rs6000_reg_names[15][0],     /* r15  */                              \
2348   &rs6000_reg_names[16][0],     /* r16  */                              \
2349   &rs6000_reg_names[17][0],     /* r17  */                              \
2350   &rs6000_reg_names[18][0],     /* r18  */                              \
2351   &rs6000_reg_names[19][0],     /* r19  */                              \
2352   &rs6000_reg_names[20][0],     /* r20  */                              \
2353   &rs6000_reg_names[21][0],     /* r21  */                              \
2354   &rs6000_reg_names[22][0],     /* r22  */                              \
2355   &rs6000_reg_names[23][0],     /* r23  */                              \
2356   &rs6000_reg_names[24][0],     /* r24  */                              \
2357   &rs6000_reg_names[25][0],     /* r25  */                              \
2358   &rs6000_reg_names[26][0],     /* r26  */                              \
2359   &rs6000_reg_names[27][0],     /* r27  */                              \
2360   &rs6000_reg_names[28][0],     /* r28  */                              \
2361   &rs6000_reg_names[29][0],     /* r29  */                              \
2362   &rs6000_reg_names[30][0],     /* r30  */                              \
2363   &rs6000_reg_names[31][0],     /* r31  */                              \
2364                                                                         \
2365   &rs6000_reg_names[32][0],     /* fr0  */                              \
2366   &rs6000_reg_names[33][0],     /* fr1  */                              \
2367   &rs6000_reg_names[34][0],     /* fr2  */                              \
2368   &rs6000_reg_names[35][0],     /* fr3  */                              \
2369   &rs6000_reg_names[36][0],     /* fr4  */                              \
2370   &rs6000_reg_names[37][0],     /* fr5  */                              \
2371   &rs6000_reg_names[38][0],     /* fr6  */                              \
2372   &rs6000_reg_names[39][0],     /* fr7  */                              \
2373   &rs6000_reg_names[40][0],     /* fr8  */                              \
2374   &rs6000_reg_names[41][0],     /* fr9  */                              \
2375   &rs6000_reg_names[42][0],     /* fr10 */                              \
2376   &rs6000_reg_names[43][0],     /* fr11 */                              \
2377   &rs6000_reg_names[44][0],     /* fr12 */                              \
2378   &rs6000_reg_names[45][0],     /* fr13 */                              \
2379   &rs6000_reg_names[46][0],     /* fr14 */                              \
2380   &rs6000_reg_names[47][0],     /* fr15 */                              \
2381   &rs6000_reg_names[48][0],     /* fr16 */                              \
2382   &rs6000_reg_names[49][0],     /* fr17 */                              \
2383   &rs6000_reg_names[50][0],     /* fr18 */                              \
2384   &rs6000_reg_names[51][0],     /* fr19 */                              \
2385   &rs6000_reg_names[52][0],     /* fr20 */                              \
2386   &rs6000_reg_names[53][0],     /* fr21 */                              \
2387   &rs6000_reg_names[54][0],     /* fr22 */                              \
2388   &rs6000_reg_names[55][0],     /* fr23 */                              \
2389   &rs6000_reg_names[56][0],     /* fr24 */                              \
2390   &rs6000_reg_names[57][0],     /* fr25 */                              \
2391   &rs6000_reg_names[58][0],     /* fr26 */                              \
2392   &rs6000_reg_names[59][0],     /* fr27 */                              \
2393   &rs6000_reg_names[60][0],     /* fr28 */                              \
2394   &rs6000_reg_names[61][0],     /* fr29 */                              \
2395   &rs6000_reg_names[62][0],     /* fr30 */                              \
2396   &rs6000_reg_names[63][0],     /* fr31 */                              \
2397                                                                         \
2398   &rs6000_reg_names[64][0],     /* mq   */                              \
2399   &rs6000_reg_names[65][0],     /* lr   */                              \
2400   &rs6000_reg_names[66][0],     /* ctr  */                              \
2401   &rs6000_reg_names[67][0],     /* ap   */                              \
2402                                                                         \
2403   &rs6000_reg_names[68][0],     /* cr0  */                              \
2404   &rs6000_reg_names[69][0],     /* cr1  */                              \
2405   &rs6000_reg_names[70][0],     /* cr2  */                              \
2406   &rs6000_reg_names[71][0],     /* cr3  */                              \
2407   &rs6000_reg_names[72][0],     /* cr4  */                              \
2408   &rs6000_reg_names[73][0],     /* cr5  */                              \
2409   &rs6000_reg_names[74][0],     /* cr6  */                              \
2410   &rs6000_reg_names[75][0],     /* cr7  */                              \
2411                                                                         \
2412   &rs6000_reg_names[76][0],     /* xer  */                              \
2413                                                                         \
2414   &rs6000_reg_names[77][0],     /* v0  */                               \
2415   &rs6000_reg_names[78][0],     /* v1  */                               \
2416   &rs6000_reg_names[79][0],     /* v2  */                               \
2417   &rs6000_reg_names[80][0],     /* v3  */                               \
2418   &rs6000_reg_names[81][0],     /* v4  */                               \
2419   &rs6000_reg_names[82][0],     /* v5  */                               \
2420   &rs6000_reg_names[83][0],     /* v6  */                               \
2421   &rs6000_reg_names[84][0],     /* v7  */                               \
2422   &rs6000_reg_names[85][0],     /* v8  */                               \
2423   &rs6000_reg_names[86][0],     /* v9  */                               \
2424   &rs6000_reg_names[87][0],     /* v10  */                              \
2425   &rs6000_reg_names[88][0],     /* v11  */                              \
2426   &rs6000_reg_names[89][0],     /* v12  */                              \
2427   &rs6000_reg_names[90][0],     /* v13  */                              \
2428   &rs6000_reg_names[91][0],     /* v14  */                              \
2429   &rs6000_reg_names[92][0],     /* v15  */                              \
2430   &rs6000_reg_names[93][0],     /* v16  */                              \
2431   &rs6000_reg_names[94][0],     /* v17  */                              \
2432   &rs6000_reg_names[95][0],     /* v18  */                              \
2433   &rs6000_reg_names[96][0],     /* v19  */                              \
2434   &rs6000_reg_names[97][0],     /* v20  */                              \
2435   &rs6000_reg_names[98][0],     /* v21  */                              \
2436   &rs6000_reg_names[99][0],     /* v22  */                              \
2437   &rs6000_reg_names[100][0],    /* v23  */                              \
2438   &rs6000_reg_names[101][0],    /* v24  */                              \
2439   &rs6000_reg_names[102][0],    /* v25  */                              \
2440   &rs6000_reg_names[103][0],    /* v26  */                              \
2441   &rs6000_reg_names[104][0],    /* v27  */                              \
2442   &rs6000_reg_names[105][0],    /* v28  */                              \
2443   &rs6000_reg_names[106][0],    /* v29  */                              \
2444   &rs6000_reg_names[107][0],    /* v30  */                              \
2445   &rs6000_reg_names[108][0],    /* v31  */                              \
2446   &rs6000_reg_names[109][0],    /* vrsave  */                           \
2447   &rs6000_reg_names[110][0],    /* vscr  */                             \
2448   &rs6000_reg_names[111][0],    /* spe_acc */                           \
2449   &rs6000_reg_names[112][0],    /* spefscr */                           \
2450 }
2451
2452 /* Table of additional register names to use in user input.  */
2453
2454 #define ADDITIONAL_REGISTER_NAMES \
2455  {{"r0",    0}, {"r1",    1}, {"r2",    2}, {"r3",    3},       \
2456   {"r4",    4}, {"r5",    5}, {"r6",    6}, {"r7",    7},       \
2457   {"r8",    8}, {"r9",    9}, {"r10",  10}, {"r11",  11},       \
2458   {"r12",  12}, {"r13",  13}, {"r14",  14}, {"r15",  15},       \
2459   {"r16",  16}, {"r17",  17}, {"r18",  18}, {"r19",  19},       \
2460   {"r20",  20}, {"r21",  21}, {"r22",  22}, {"r23",  23},       \
2461   {"r24",  24}, {"r25",  25}, {"r26",  26}, {"r27",  27},       \
2462   {"r28",  28}, {"r29",  29}, {"r30",  30}, {"r31",  31},       \
2463   {"fr0",  32}, {"fr1",  33}, {"fr2",  34}, {"fr3",  35},       \
2464   {"fr4",  36}, {"fr5",  37}, {"fr6",  38}, {"fr7",  39},       \
2465   {"fr8",  40}, {"fr9",  41}, {"fr10", 42}, {"fr11", 43},       \
2466   {"fr12", 44}, {"fr13", 45}, {"fr14", 46}, {"fr15", 47},       \
2467   {"fr16", 48}, {"fr17", 49}, {"fr18", 50}, {"fr19", 51},       \
2468   {"fr20", 52}, {"fr21", 53}, {"fr22", 54}, {"fr23", 55},       \
2469   {"fr24", 56}, {"fr25", 57}, {"fr26", 58}, {"fr27", 59},       \
2470   {"fr28", 60}, {"fr29", 61}, {"fr30", 62}, {"fr31", 63},       \
2471   {"v0",   77}, {"v1",   78}, {"v2",   79}, {"v3",   80},       \
2472   {"v4",   81}, {"v5",   82}, {"v6",   83}, {"v7",   84},       \
2473   {"v8",   85}, {"v9",   86}, {"v10",  87}, {"v11",  88},       \
2474   {"v12",  89}, {"v13",  90}, {"v14",  91}, {"v15",  92},       \
2475   {"v16",  93}, {"v17",  94}, {"v18",  95}, {"v19",  96},       \
2476   {"v20",  97}, {"v21",  98}, {"v22",  99}, {"v23",  100},      \
2477   {"v24",  101},{"v25",  102},{"v26",  103},{"v27",  104},      \
2478   {"v28",  105},{"v29",  106},{"v30",  107},{"v31",  108},      \
2479   {"vrsave", 109}, {"vscr", 110},                               \
2480   {"spe_acc", 111}, {"spefscr", 112},                           \
2481   /* no additional names for: mq, lr, ctr, ap */                \
2482   {"cr0",  68}, {"cr1",  69}, {"cr2",  70}, {"cr3",  71},       \
2483   {"cr4",  72}, {"cr5",  73}, {"cr6",  74}, {"cr7",  75},       \
2484   {"cc",   68}, {"sp",    1}, {"toc",   2} }
2485
2486 /* Text to write out after a CALL that may be replaced by glue code by
2487    the loader.  This depends on the AIX version.  */
2488 #define RS6000_CALL_GLUE "cror 31,31,31"
2489
2490 /* This is how to output an element of a case-vector that is relative.  */
2491
2492 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
2493   do { char buf[100];                                   \
2494        fputs ("\t.long ", FILE);                        \
2495        ASM_GENERATE_INTERNAL_LABEL (buf, "L", VALUE);   \
2496        assemble_name (FILE, buf);                       \
2497        putc ('-', FILE);                                \
2498        ASM_GENERATE_INTERNAL_LABEL (buf, "L", REL);     \
2499        assemble_name (FILE, buf);                       \
2500        putc ('\n', FILE);                               \
2501      } while (0)
2502
2503 /* This is how to output an assembler line
2504    that says to advance the location counter
2505    to a multiple of 2**LOG bytes.  */
2506
2507 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
2508   if ((LOG) != 0)                       \
2509     fprintf (FILE, "\t.align %d\n", (LOG))
2510
2511 /* Pick up the return address upon entry to a procedure. Used for
2512    dwarf2 unwind information.  This also enables the table driven
2513    mechanism.  */
2514
2515 #define INCOMING_RETURN_ADDR_RTX   gen_rtx_REG (Pmode, LINK_REGISTER_REGNUM)
2516 #define DWARF_FRAME_RETURN_COLUMN  DWARF_FRAME_REGNUM (LINK_REGISTER_REGNUM)
2517
2518 /* Describe how we implement __builtin_eh_return.  */
2519 #define EH_RETURN_DATA_REGNO(N) ((N) < 4 ? (N) + 3 : INVALID_REGNUM)
2520 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 10)
2521
2522 /* Print operand X (an rtx) in assembler syntax to file FILE.
2523    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2524    For `%' followed by punctuation, CODE is the punctuation and X is null.  */
2525
2526 #define PRINT_OPERAND(FILE, X, CODE)  print_operand (FILE, X, CODE)
2527
2528 /* Define which CODE values are valid.  */
2529
2530 #define PRINT_OPERAND_PUNCT_VALID_P(CODE)  \
2531   ((CODE) == '.' || (CODE) == '&')
2532
2533 /* Print a memory address as an operand to reference that memory location.  */
2534
2535 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
2536
2537 /* Define the codes that are matched by predicates in rs6000.c.  */
2538
2539 #define PREDICATE_CODES                                                    \
2540   {"any_operand", {CONST_INT, CONST_DOUBLE, CONST, SYMBOL_REF,             \
2541                    LABEL_REF, SUBREG, REG, MEM}},                          \
2542   {"any_parallel_operand", {PARALLEL}},                                    \
2543   {"zero_constant", {CONST_INT, CONST_DOUBLE, CONST, SYMBOL_REF,           \
2544                     LABEL_REF, SUBREG, REG, MEM}},                         \
2545   {"short_cint_operand", {CONST_INT}},                                     \
2546   {"u_short_cint_operand", {CONST_INT}},                                   \
2547   {"non_short_cint_operand", {CONST_INT}},                                 \
2548   {"exact_log2_cint_operand", {CONST_INT}},                                \
2549   {"gpc_reg_operand", {SUBREG, REG}},                                      \
2550   {"cc_reg_operand", {SUBREG, REG}},                                       \
2551   {"cc_reg_not_cr0_operand", {SUBREG, REG}},                               \
2552   {"reg_or_short_operand", {SUBREG, REG, CONST_INT}},                      \
2553   {"reg_or_neg_short_operand", {SUBREG, REG, CONST_INT}},                  \
2554   {"reg_or_aligned_short_operand", {SUBREG, REG, CONST_INT}},              \
2555   {"reg_or_u_short_operand", {SUBREG, REG, CONST_INT}},                    \
2556   {"reg_or_cint_operand", {SUBREG, REG, CONST_INT}},                       \
2557   {"reg_or_arith_cint_operand", {SUBREG, REG, CONST_INT}},                 \
2558   {"reg_or_add_cint64_operand", {SUBREG, REG, CONST_INT}},                 \
2559   {"reg_or_sub_cint64_operand", {SUBREG, REG, CONST_INT}},                 \
2560   {"reg_or_logical_cint_operand", {SUBREG, REG, CONST_INT, CONST_DOUBLE}}, \
2561   {"got_operand", {SYMBOL_REF, CONST, LABEL_REF}},                         \
2562   {"got_no_const_operand", {SYMBOL_REF, LABEL_REF}},                       \
2563   {"easy_fp_constant", {CONST_DOUBLE}},                                    \
2564   {"easy_vector_constant", {CONST_VECTOR}},                                \
2565   {"easy_vector_constant_add_self", {CONST_VECTOR}},                       \
2566   {"zero_fp_constant", {CONST_DOUBLE}},                                    \
2567   {"reg_or_mem_operand", {SUBREG, MEM, REG}},                              \
2568   {"lwa_operand", {SUBREG, MEM, REG}},                                     \
2569   {"volatile_mem_operand", {MEM}},                                         \
2570   {"offsettable_mem_operand", {MEM}},                                      \
2571   {"mem_or_easy_const_operand", {SUBREG, MEM, CONST_DOUBLE}},              \
2572   {"add_operand", {SUBREG, REG, CONST_INT}},                               \
2573   {"non_add_cint_operand", {CONST_INT}},                                   \
2574   {"and_operand", {SUBREG, REG, CONST_INT}},                               \
2575   {"and64_operand", {SUBREG, REG, CONST_INT, CONST_DOUBLE}},               \
2576   {"and64_2_operand", {SUBREG, REG, CONST_INT}},                           \
2577   {"logical_operand", {SUBREG, REG, CONST_INT, CONST_DOUBLE}},             \
2578   {"non_logical_cint_operand", {CONST_INT, CONST_DOUBLE}},                 \
2579   {"mask_operand", {CONST_INT}},                                           \
2580   {"mask_operand_wrap", {CONST_INT}},                                      \
2581   {"mask64_operand", {CONST_INT}},                                         \
2582   {"mask64_2_operand", {CONST_INT}},                                       \
2583   {"count_register_operand", {REG}},                                       \
2584   {"xer_operand", {REG}},                                                  \
2585   {"symbol_ref_operand", {SYMBOL_REF}},                                    \
2586   {"rs6000_tls_symbol_ref", {SYMBOL_REF}},                                 \
2587   {"call_operand", {SYMBOL_REF, REG}},                                     \
2588   {"current_file_function_operand", {SYMBOL_REF}},                         \
2589   {"input_operand", {SUBREG, MEM, REG, CONST_INT,                          \
2590                      CONST_DOUBLE, SYMBOL_REF}},                           \
2591   {"load_multiple_operation", {PARALLEL}},                                 \
2592   {"store_multiple_operation", {PARALLEL}},                                \
2593   {"lmw_operation", {PARALLEL}},                                           \
2594   {"stmw_operation", {PARALLEL}},                                          \
2595   {"vrsave_operation", {PARALLEL}},                                        \
2596   {"save_world_operation", {PARALLEL}},                                    \
2597   {"restore_world_operation", {PARALLEL}},                                 \
2598   {"mfcr_operation", {PARALLEL}},                                          \
2599   {"mtcrf_operation", {PARALLEL}},                                         \
2600   {"branch_comparison_operator", {EQ, NE, LE, LT, GE,                      \
2601                                   GT, LEU, LTU, GEU, GTU,                  \
2602                                   UNORDERED, ORDERED,                      \
2603                                   UNGE, UNLE }},                           \
2604   {"branch_positive_comparison_operator", {EQ, LT, GT, LTU, GTU,           \
2605                                            UNORDERED }},                   \
2606   {"scc_comparison_operator", {EQ, NE, LE, LT, GE,                         \
2607                                GT, LEU, LTU, GEU, GTU,                     \
2608                                UNORDERED, ORDERED,                         \
2609                                UNGE, UNLE }},                              \
2610   {"trap_comparison_operator", {EQ, NE, LE, LT, GE,                        \
2611                                 GT, LEU, LTU, GEU, GTU}},                  \
2612   {"boolean_operator", {AND, IOR, XOR}},                                   \
2613   {"boolean_or_operator", {IOR, XOR}},                                     \
2614   {"altivec_register_operand", {REG}},                                     \
2615   {"min_max_operator", {SMIN, SMAX, UMIN, UMAX}},
2616
2617 /* uncomment for disabling the corresponding default options */
2618 /* #define  MACHINE_no_sched_interblock */
2619 /* #define  MACHINE_no_sched_speculative */
2620 /* #define  MACHINE_no_sched_speculative_load */
2621
2622 /* General flags.  */
2623 extern int flag_pic;
2624 extern int optimize;
2625 extern int flag_expensive_optimizations;
2626 extern int frame_pointer_needed;
2627
2628 enum rs6000_builtins
2629 {
2630   /* AltiVec builtins.  */
2631   ALTIVEC_BUILTIN_ST_INTERNAL_4si,
2632   ALTIVEC_BUILTIN_LD_INTERNAL_4si,
2633   ALTIVEC_BUILTIN_ST_INTERNAL_8hi,
2634   ALTIVEC_BUILTIN_LD_INTERNAL_8hi,
2635   ALTIVEC_BUILTIN_ST_INTERNAL_16qi,
2636   ALTIVEC_BUILTIN_LD_INTERNAL_16qi,
2637   ALTIVEC_BUILTIN_ST_INTERNAL_4sf,
2638   ALTIVEC_BUILTIN_LD_INTERNAL_4sf,
2639   ALTIVEC_BUILTIN_VADDUBM,
2640   ALTIVEC_BUILTIN_VADDUHM,
2641   ALTIVEC_BUILTIN_VADDUWM,
2642   ALTIVEC_BUILTIN_VADDFP,
2643   ALTIVEC_BUILTIN_VADDCUW,
2644   ALTIVEC_BUILTIN_VADDUBS,
2645   ALTIVEC_BUILTIN_VADDSBS,
2646   ALTIVEC_BUILTIN_VADDUHS,
2647   ALTIVEC_BUILTIN_VADDSHS,
2648   ALTIVEC_BUILTIN_VADDUWS,
2649   ALTIVEC_BUILTIN_VADDSWS,
2650   ALTIVEC_BUILTIN_VAND,
2651   ALTIVEC_BUILTIN_VANDC,
2652   ALTIVEC_BUILTIN_VAVGUB,
2653   ALTIVEC_BUILTIN_VAVGSB,
2654   ALTIVEC_BUILTIN_VAVGUH,
2655   ALTIVEC_BUILTIN_VAVGSH,
2656   ALTIVEC_BUILTIN_VAVGUW,
2657   ALTIVEC_BUILTIN_VAVGSW,
2658   ALTIVEC_BUILTIN_VCFUX,
2659   ALTIVEC_BUILTIN_VCFSX,
2660   ALTIVEC_BUILTIN_VCTSXS,
2661   ALTIVEC_BUILTIN_VCTUXS,
2662   ALTIVEC_BUILTIN_VCMPBFP,
2663   ALTIVEC_BUILTIN_VCMPEQUB,
2664   ALTIVEC_BUILTIN_VCMPEQUH,
2665   ALTIVEC_BUILTIN_VCMPEQUW,
2666   ALTIVEC_BUILTIN_VCMPEQFP,
2667   ALTIVEC_BUILTIN_VCMPGEFP,
2668   ALTIVEC_BUILTIN_VCMPGTUB,
2669   ALTIVEC_BUILTIN_VCMPGTSB,
2670   ALTIVEC_BUILTIN_VCMPGTUH,
2671   ALTIVEC_BUILTIN_VCMPGTSH,
2672   ALTIVEC_BUILTIN_VCMPGTUW,
2673   ALTIVEC_BUILTIN_VCMPGTSW,
2674   ALTIVEC_BUILTIN_VCMPGTFP,
2675   ALTIVEC_BUILTIN_VEXPTEFP,
2676   ALTIVEC_BUILTIN_VLOGEFP,
2677   ALTIVEC_BUILTIN_VMADDFP,
2678   ALTIVEC_BUILTIN_VMAXUB,
2679   ALTIVEC_BUILTIN_VMAXSB,
2680   ALTIVEC_BUILTIN_VMAXUH,
2681   ALTIVEC_BUILTIN_VMAXSH,
2682   ALTIVEC_BUILTIN_VMAXUW,
2683   ALTIVEC_BUILTIN_VMAXSW,
2684   ALTIVEC_BUILTIN_VMAXFP,
2685   ALTIVEC_BUILTIN_VMHADDSHS,
2686   ALTIVEC_BUILTIN_VMHRADDSHS,
2687   ALTIVEC_BUILTIN_VMLADDUHM,
2688   ALTIVEC_BUILTIN_VMRGHB,
2689   ALTIVEC_BUILTIN_VMRGHH,
2690   ALTIVEC_BUILTIN_VMRGHW,
2691   ALTIVEC_BUILTIN_VMRGLB,
2692   ALTIVEC_BUILTIN_VMRGLH,
2693   ALTIVEC_BUILTIN_VMRGLW,
2694   ALTIVEC_BUILTIN_VMSUMUBM,
2695   ALTIVEC_BUILTIN_VMSUMMBM,
2696   ALTIVEC_BUILTIN_VMSUMUHM,
2697   ALTIVEC_BUILTIN_VMSUMSHM,
2698   ALTIVEC_BUILTIN_VMSUMUHS,
2699   ALTIVEC_BUILTIN_VMSUMSHS,
2700   ALTIVEC_BUILTIN_VMINUB,
2701   ALTIVEC_BUILTIN_VMINSB,
2702   ALTIVEC_BUILTIN_VMINUH,
2703   ALTIVEC_BUILTIN_VMINSH,
2704   ALTIVEC_BUILTIN_VMINUW,
2705   ALTIVEC_BUILTIN_VMINSW,
2706   ALTIVEC_BUILTIN_VMINFP,
2707   ALTIVEC_BUILTIN_VMULEUB,
2708   ALTIVEC_BUILTIN_VMULESB,
2709   ALTIVEC_BUILTIN_VMULEUH,
2710   ALTIVEC_BUILTIN_VMULESH,
2711   ALTIVEC_BUILTIN_VMULOUB,
2712   ALTIVEC_BUILTIN_VMULOSB,
2713   ALTIVEC_BUILTIN_VMULOUH,
2714   ALTIVEC_BUILTIN_VMULOSH,
2715   ALTIVEC_BUILTIN_VNMSUBFP,
2716   ALTIVEC_BUILTIN_VNOR,
2717   ALTIVEC_BUILTIN_VOR,
2718   ALTIVEC_BUILTIN_VSEL_4SI,
2719   ALTIVEC_BUILTIN_VSEL_4SF,
2720   ALTIVEC_BUILTIN_VSEL_8HI,
2721   ALTIVEC_BUILTIN_VSEL_16QI,
2722   ALTIVEC_BUILTIN_VPERM_4SI,
2723   ALTIVEC_BUILTIN_VPERM_4SF,
2724   ALTIVEC_BUILTIN_VPERM_8HI,
2725   ALTIVEC_BUILTIN_VPERM_16QI,
2726   ALTIVEC_BUILTIN_VPKUHUM,
2727   ALTIVEC_BUILTIN_VPKUWUM,
2728   ALTIVEC_BUILTIN_VPKPX,
2729   ALTIVEC_BUILTIN_VPKUHSS,
2730   ALTIVEC_BUILTIN_VPKSHSS,
2731   ALTIVEC_BUILTIN_VPKUWSS,
2732   ALTIVEC_BUILTIN_VPKSWSS,
2733   ALTIVEC_BUILTIN_VPKUHUS,
2734   ALTIVEC_BUILTIN_VPKSHUS,
2735   ALTIVEC_BUILTIN_VPKUWUS,
2736   ALTIVEC_BUILTIN_VPKSWUS,
2737   ALTIVEC_BUILTIN_VREFP,
2738   ALTIVEC_BUILTIN_VRFIM,
2739   ALTIVEC_BUILTIN_VRFIN,
2740   ALTIVEC_BUILTIN_VRFIP,
2741   ALTIVEC_BUILTIN_VRFIZ,
2742   ALTIVEC_BUILTIN_VRLB,
2743   ALTIVEC_BUILTIN_VRLH,
2744   ALTIVEC_BUILTIN_VRLW,
2745   ALTIVEC_BUILTIN_VRSQRTEFP,
2746   ALTIVEC_BUILTIN_VSLB,
2747   ALTIVEC_BUILTIN_VSLH,
2748   ALTIVEC_BUILTIN_VSLW,
2749   ALTIVEC_BUILTIN_VSL,
2750   ALTIVEC_BUILTIN_VSLO,
2751   ALTIVEC_BUILTIN_VSPLTB,
2752   ALTIVEC_BUILTIN_VSPLTH,
2753   ALTIVEC_BUILTIN_VSPLTW,
2754   ALTIVEC_BUILTIN_VSPLTISB,
2755   ALTIVEC_BUILTIN_VSPLTISH,
2756   ALTIVEC_BUILTIN_VSPLTISW,
2757   ALTIVEC_BUILTIN_VSRB,
2758   ALTIVEC_BUILTIN_VSRH,
2759   ALTIVEC_BUILTIN_VSRW,
2760   ALTIVEC_BUILTIN_VSRAB,
2761   ALTIVEC_BUILTIN_VSRAH,
2762   ALTIVEC_BUILTIN_VSRAW,
2763   ALTIVEC_BUILTIN_VSR,
2764   ALTIVEC_BUILTIN_VSRO,
2765   ALTIVEC_BUILTIN_VSUBUBM,
2766   ALTIVEC_BUILTIN_VSUBUHM,
2767   ALTIVEC_BUILTIN_VSUBUWM,
2768   ALTIVEC_BUILTIN_VSUBFP,
2769   ALTIVEC_BUILTIN_VSUBCUW,
2770   ALTIVEC_BUILTIN_VSUBUBS,
2771   ALTIVEC_BUILTIN_VSUBSBS,
2772   ALTIVEC_BUILTIN_VSUBUHS,
2773   ALTIVEC_BUILTIN_VSUBSHS,
2774   ALTIVEC_BUILTIN_VSUBUWS,
2775   ALTIVEC_BUILTIN_VSUBSWS,
2776   ALTIVEC_BUILTIN_VSUM4UBS,
2777   ALTIVEC_BUILTIN_VSUM4SBS,
2778   ALTIVEC_BUILTIN_VSUM4SHS,
2779   ALTIVEC_BUILTIN_VSUM2SWS,
2780   ALTIVEC_BUILTIN_VSUMSWS,
2781   ALTIVEC_BUILTIN_VXOR,
2782   ALTIVEC_BUILTIN_VSLDOI_16QI,
2783   ALTIVEC_BUILTIN_VSLDOI_8HI,
2784   ALTIVEC_BUILTIN_VSLDOI_4SI,
2785   ALTIVEC_BUILTIN_VSLDOI_4SF,
2786   ALTIVEC_BUILTIN_VUPKHSB,
2787   ALTIVEC_BUILTIN_VUPKHPX,
2788   ALTIVEC_BUILTIN_VUPKHSH,
2789   ALTIVEC_BUILTIN_VUPKLSB,
2790   ALTIVEC_BUILTIN_VUPKLPX,
2791   ALTIVEC_BUILTIN_VUPKLSH,
2792   ALTIVEC_BUILTIN_MTVSCR,
2793   ALTIVEC_BUILTIN_MFVSCR,
2794   ALTIVEC_BUILTIN_DSSALL,
2795   ALTIVEC_BUILTIN_DSS,
2796   ALTIVEC_BUILTIN_LVSL,
2797   ALTIVEC_BUILTIN_LVSR,
2798   ALTIVEC_BUILTIN_DSTT,
2799   ALTIVEC_BUILTIN_DSTST,
2800   ALTIVEC_BUILTIN_DSTSTT,
2801   ALTIVEC_BUILTIN_DST,
2802   ALTIVEC_BUILTIN_LVEBX,
2803   ALTIVEC_BUILTIN_LVEHX,
2804   ALTIVEC_BUILTIN_LVEWX,
2805   ALTIVEC_BUILTIN_LVXL,
2806   ALTIVEC_BUILTIN_LVX,
2807   ALTIVEC_BUILTIN_STVX,
2808   ALTIVEC_BUILTIN_STVEBX,
2809   ALTIVEC_BUILTIN_STVEHX,
2810   ALTIVEC_BUILTIN_STVEWX,
2811   ALTIVEC_BUILTIN_STVXL,
2812   ALTIVEC_BUILTIN_VCMPBFP_P,
2813   ALTIVEC_BUILTIN_VCMPEQFP_P,
2814   ALTIVEC_BUILTIN_VCMPEQUB_P,
2815   ALTIVEC_BUILTIN_VCMPEQUH_P,
2816   ALTIVEC_BUILTIN_VCMPEQUW_P,
2817   ALTIVEC_BUILTIN_VCMPGEFP_P,
2818   ALTIVEC_BUILTIN_VCMPGTFP_P,
2819   ALTIVEC_BUILTIN_VCMPGTSB_P,
2820   ALTIVEC_BUILTIN_VCMPGTSH_P,
2821   ALTIVEC_BUILTIN_VCMPGTSW_P,
2822   ALTIVEC_BUILTIN_VCMPGTUB_P,
2823   ALTIVEC_BUILTIN_VCMPGTUH_P,
2824   ALTIVEC_BUILTIN_VCMPGTUW_P,
2825   ALTIVEC_BUILTIN_ABSS_V4SI,
2826   ALTIVEC_BUILTIN_ABSS_V8HI,
2827   ALTIVEC_BUILTIN_ABSS_V16QI,
2828   ALTIVEC_BUILTIN_ABS_V4SI,
2829   ALTIVEC_BUILTIN_ABS_V4SF,
2830   ALTIVEC_BUILTIN_ABS_V8HI,
2831   ALTIVEC_BUILTIN_ABS_V16QI,
2832   ALTIVEC_BUILTIN_COMPILETIME_ERROR,
2833   ALTIVEC_BUILTIN_MASK_FOR_LOAD,
2834   ALTIVEC_BUILTIN_MASK_FOR_STORE,
2835
2836   /* SPE builtins.  */
2837   SPE_BUILTIN_EVADDW,
2838   SPE_BUILTIN_EVAND,
2839   SPE_BUILTIN_EVANDC,
2840   SPE_BUILTIN_EVDIVWS,
2841   SPE_BUILTIN_EVDIVWU,
2842   SPE_BUILTIN_EVEQV,
2843   SPE_BUILTIN_EVFSADD,
2844   SPE_BUILTIN_EVFSDIV,
2845   SPE_BUILTIN_EVFSMUL,
2846   SPE_BUILTIN_EVFSSUB,
2847   SPE_BUILTIN_EVLDDX,
2848   SPE_BUILTIN_EVLDHX,
2849   SPE_BUILTIN_EVLDWX,
2850   SPE_BUILTIN_EVLHHESPLATX,
2851   SPE_BUILTIN_EVLHHOSSPLATX,
2852   SPE_BUILTIN_EVLHHOUSPLATX,
2853   SPE_BUILTIN_EVLWHEX,
2854   SPE_BUILTIN_EVLWHOSX,
2855   SPE_BUILTIN_EVLWHOUX,
2856   SPE_BUILTIN_EVLWHSPLATX,
2857   SPE_BUILTIN_EVLWWSPLATX,
2858   SPE_BUILTIN_EVMERGEHI,
2859   SPE_BUILTIN_EVMERGEHILO,
2860   SPE_BUILTIN_EVMERGELO,
2861   SPE_BUILTIN_EVMERGELOHI,
2862   SPE_BUILTIN_EVMHEGSMFAA,
2863   SPE_BUILTIN_EVMHEGSMFAN,
2864   SPE_BUILTIN_EVMHEGSMIAA,
2865   SPE_BUILTIN_EVMHEGSMIAN,
2866   SPE_BUILTIN_EVMHEGUMIAA,
2867   SPE_BUILTIN_EVMHEGUMIAN,
2868   SPE_BUILTIN_EVMHESMF,
2869   SPE_BUILTIN_EVMHESMFA,
2870   SPE_BUILTIN_EVMHESMFAAW,
2871   SPE_BUILTIN_EVMHESMFANW,
2872   SPE_BUILTIN_EVMHESMI,
2873   SPE_BUILTIN_EVMHESMIA,
2874   SPE_BUILTIN_EVMHESMIAAW,
2875   SPE_BUILTIN_EVMHESMIANW,
2876   SPE_BUILTIN_EVMHESSF,
2877   SPE_BUILTIN_EVMHESSFA,
2878   SPE_BUILTIN_EVMHESSFAAW,
2879   SPE_BUILTIN_EVMHESSFANW,
2880   SPE_BUILTIN_EVMHESSIAAW,
2881   SPE_BUILTIN_EVMHESSIANW,
2882   SPE_BUILTIN_EVMHEUMI,
2883   SPE_BUILTIN_EVMHEUMIA,
2884   SPE_BUILTIN_EVMHEUMIAAW,
2885   SPE_BUILTIN_EVMHEUMIANW,
2886   SPE_BUILTIN_EVMHEUSIAAW,
2887   SPE_BUILTIN_EVMHEUSIANW,
2888   SPE_BUILTIN_EVMHOGSMFAA,
2889   SPE_BUILTIN_EVMHOGSMFAN,
2890   SPE_BUILTIN_EVMHOGSMIAA,
2891   SPE_BUILTIN_EVMHOGSMIAN,
2892   SPE_BUILTIN_EVMHOGUMIAA,
2893   SPE_BUILTIN_EVMHOGUMIAN,
2894   SPE_BUILTIN_EVMHOSMF,
2895   SPE_BUILTIN_EVMHOSMFA,
2896   SPE_BUILTIN_EVMHOSMFAAW,
2897   SPE_BUILTIN_EVMHOSMFANW,
2898   SPE_BUILTIN_EVMHOSMI,
2899   SPE_BUILTIN_EVMHOSMIA,
2900   SPE_BUILTIN_EVMHOSMIAAW,
2901   SPE_BUILTIN_EVMHOSMIANW,
2902   SPE_BUILTIN_EVMHOSSF,
2903   SPE_BUILTIN_EVMHOSSFA,
2904   SPE_BUILTIN_EVMHOSSFAAW,
2905   SPE_BUILTIN_EVMHOSSFANW,
2906   SPE_BUILTIN_EVMHOSSIAAW,
2907   SPE_BUILTIN_EVMHOSSIANW,
2908   SPE_BUILTIN_EVMHOUMI,
2909   SPE_BUILTIN_EVMHOUMIA,
2910   SPE_BUILTIN_EVMHOUMIAAW,
2911   SPE_BUILTIN_EVMHOUMIANW,
2912   SPE_BUILTIN_EVMHOUSIAAW,
2913   SPE_BUILTIN_EVMHOUSIANW,
2914   SPE_BUILTIN_EVMWHSMF,
2915   SPE_BUILTIN_EVMWHSMFA,
2916   SPE_BUILTIN_EVMWHSMI,
2917   SPE_BUILTIN_EVMWHSMIA,
2918   SPE_BUILTIN_EVMWHSSF,
2919   SPE_BUILTIN_EVMWHSSFA,
2920   SPE_BUILTIN_EVMWHUMI,
2921   SPE_BUILTIN_EVMWHUMIA,
2922   SPE_BUILTIN_EVMWLSMIAAW,
2923   SPE_BUILTIN_EVMWLSMIANW,
2924   SPE_BUILTIN_EVMWLSSIAAW,
2925   SPE_BUILTIN_EVMWLSSIANW,
2926   SPE_BUILTIN_EVMWLUMI,
2927   SPE_BUILTIN_EVMWLUMIA,
2928   SPE_BUILTIN_EVMWLUMIAAW,
2929   SPE_BUILTIN_EVMWLUMIANW,
2930   SPE_BUILTIN_EVMWLUSIAAW,
2931   SPE_BUILTIN_EVMWLUSIANW,
2932   SPE_BUILTIN_EVMWSMF,
2933   SPE_BUILTIN_EVMWSMFA,
2934   SPE_BUILTIN_EVMWSMFAA,
2935   SPE_BUILTIN_EVMWSMFAN,
2936   SPE_BUILTIN_EVMWSMI,
2937   SPE_BUILTIN_EVMWSMIA,
2938   SPE_BUILTIN_EVMWSMIAA,
2939   SPE_BUILTIN_EVMWSMIAN,
2940   SPE_BUILTIN_EVMWHSSFAA,
2941   SPE_BUILTIN_EVMWSSF,
2942   SPE_BUILTIN_EVMWSSFA,
2943   SPE_BUILTIN_EVMWSSFAA,
2944   SPE_BUILTIN_EVMWSSFAN,
2945   SPE_BUILTIN_EVMWUMI,
2946   SPE_BUILTIN_EVMWUMIA,
2947   SPE_BUILTIN_EVMWUMIAA,
2948   SPE_BUILTIN_EVMWUMIAN,
2949   SPE_BUILTIN_EVNAND,
2950   SPE_BUILTIN_EVNOR,
2951   SPE_BUILTIN_EVOR,
2952   SPE_BUILTIN_EVORC,
2953   SPE_BUILTIN_EVRLW,
2954   SPE_BUILTIN_EVSLW,
2955   SPE_BUILTIN_EVSRWS,
2956   SPE_BUILTIN_EVSRWU,
2957   SPE_BUILTIN_EVSTDDX,
2958   SPE_BUILTIN_EVSTDHX,
2959   SPE_BUILTIN_EVSTDWX,
2960   SPE_BUILTIN_EVSTWHEX,
2961   SPE_BUILTIN_EVSTWHOX,
2962   SPE_BUILTIN_EVSTWWEX,
2963   SPE_BUILTIN_EVSTWWOX,
2964   SPE_BUILTIN_EVSUBFW,
2965   SPE_BUILTIN_EVXOR,
2966   SPE_BUILTIN_EVABS,
2967   SPE_BUILTIN_EVADDSMIAAW,
2968   SPE_BUILTIN_EVADDSSIAAW,
2969   SPE_BUILTIN_EVADDUMIAAW,
2970   SPE_BUILTIN_EVADDUSIAAW,
2971   SPE_BUILTIN_EVCNTLSW,
2972   SPE_BUILTIN_EVCNTLZW,
2973   SPE_BUILTIN_EVEXTSB,
2974   SPE_BUILTIN_EVEXTSH,
2975   SPE_BUILTIN_EVFSABS,
2976   SPE_BUILTIN_EVFSCFSF,
2977   SPE_BUILTIN_EVFSCFSI,
2978   SPE_BUILTIN_EVFSCFUF,
2979   SPE_BUILTIN_EVFSCFUI,
2980   SPE_BUILTIN_EVFSCTSF,
2981   SPE_BUILTIN_EVFSCTSI,
2982   SPE_BUILTIN_EVFSCTSIZ,
2983   SPE_BUILTIN_EVFSCTUF,
2984   SPE_BUILTIN_EVFSCTUI,
2985   SPE_BUILTIN_EVFSCTUIZ,
2986   SPE_BUILTIN_EVFSNABS,
2987   SPE_BUILTIN_EVFSNEG,
2988   SPE_BUILTIN_EVMRA,
2989   SPE_BUILTIN_EVNEG,
2990   SPE_BUILTIN_EVRNDW,
2991   SPE_BUILTIN_EVSUBFSMIAAW,
2992   SPE_BUILTIN_EVSUBFSSIAAW,
2993   SPE_BUILTIN_EVSUBFUMIAAW,
2994   SPE_BUILTIN_EVSUBFUSIAAW,
2995   SPE_BUILTIN_EVADDIW,
2996   SPE_BUILTIN_EVLDD,
2997   SPE_BUILTIN_EVLDH,
2998   SPE_BUILTIN_EVLDW,
2999   SPE_BUILTIN_EVLHHESPLAT,
3000   SPE_BUILTIN_EVLHHOSSPLAT,
3001   SPE_BUILTIN_EVLHHOUSPLAT,
3002   SPE_BUILTIN_EVLWHE,
3003   SPE_BUILTIN_EVLWHOS,
3004   SPE_BUILTIN_EVLWHOU,
3005   SPE_BUILTIN_EVLWHSPLAT,
3006   SPE_BUILTIN_EVLWWSPLAT,
3007   SPE_BUILTIN_EVRLWI,
3008   SPE_BUILTIN_EVSLWI,
3009   SPE_BUILTIN_EVSRWIS,
3010   SPE_BUILTIN_EVSRWIU,
3011   SPE_BUILTIN_EVSTDD,
3012   SPE_BUILTIN_EVSTDH,
3013   SPE_BUILTIN_EVSTDW,
3014   SPE_BUILTIN_EVSTWHE,
3015   SPE_BUILTIN_EVSTWHO,
3016   SPE_BUILTIN_EVSTWWE,
3017   SPE_BUILTIN_EVSTWWO,
3018   SPE_BUILTIN_EVSUBIFW,
3019
3020   /* Compares.  */
3021   SPE_BUILTIN_EVCMPEQ,
3022   SPE_BUILTIN_EVCMPGTS,
3023   SPE_BUILTIN_EVCMPGTU,
3024   SPE_BUILTIN_EVCMPLTS,
3025   SPE_BUILTIN_EVCMPLTU,
3026   SPE_BUILTIN_EVFSCMPEQ,
3027   SPE_BUILTIN_EVFSCMPGT,
3028   SPE_BUILTIN_EVFSCMPLT,
3029   SPE_BUILTIN_EVFSTSTEQ,
3030   SPE_BUILTIN_EVFSTSTGT,
3031   SPE_BUILTIN_EVFSTSTLT,
3032
3033   /* EVSEL compares.  */
3034   SPE_BUILTIN_EVSEL_CMPEQ,
3035   SPE_BUILTIN_EVSEL_CMPGTS,
3036   SPE_BUILTIN_EVSEL_CMPGTU,
3037   SPE_BUILTIN_EVSEL_CMPLTS,
3038   SPE_BUILTIN_EVSEL_CMPLTU,
3039   SPE_BUILTIN_EVSEL_FSCMPEQ,
3040   SPE_BUILTIN_EVSEL_FSCMPGT,
3041   SPE_BUILTIN_EVSEL_FSCMPLT,
3042   SPE_BUILTIN_EVSEL_FSTSTEQ,
3043   SPE_BUILTIN_EVSEL_FSTSTGT,
3044   SPE_BUILTIN_EVSEL_FSTSTLT,
3045
3046   SPE_BUILTIN_EVSPLATFI,
3047   SPE_BUILTIN_EVSPLATI,
3048   SPE_BUILTIN_EVMWHSSMAA,
3049   SPE_BUILTIN_EVMWHSMFAA,
3050   SPE_BUILTIN_EVMWHSMIAA,
3051   SPE_BUILTIN_EVMWHUSIAA,
3052   SPE_BUILTIN_EVMWHUMIAA,
3053   SPE_BUILTIN_EVMWHSSFAN,
3054   SPE_BUILTIN_EVMWHSSIAN,
3055   SPE_BUILTIN_EVMWHSMFAN,
3056   SPE_BUILTIN_EVMWHSMIAN,
3057   SPE_BUILTIN_EVMWHUSIAN,
3058   SPE_BUILTIN_EVMWHUMIAN,
3059   SPE_BUILTIN_EVMWHGSSFAA,
3060   SPE_BUILTIN_EVMWHGSMFAA,
3061   SPE_BUILTIN_EVMWHGSMIAA,
3062   SPE_BUILTIN_EVMWHGUMIAA,
3063   SPE_BUILTIN_EVMWHGSSFAN,
3064   SPE_BUILTIN_EVMWHGSMFAN,
3065   SPE_BUILTIN_EVMWHGSMIAN,
3066   SPE_BUILTIN_EVMWHGUMIAN,
3067   SPE_BUILTIN_MTSPEFSCR,
3068   SPE_BUILTIN_MFSPEFSCR,
3069   SPE_BUILTIN_BRINC
3070 };