OSDN Git Service

5082665af6e0fa5affc8c6d4a1a29b5a6f44a72b
[pf3gnuchains/gcc-fork.git] / gcc / config / rs6000 / rs6000.h
1 /* Definitions of target machine for GNU compiler, for IBM RS/6000.
2    Copyright (C) 1992, 1993, 1994, 1995, 1996, 1997, 1998, 1999,
3    2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007
4    Free Software Foundation, Inc.
5    Contributed by Richard Kenner (kenner@vlsi1.ultra.nyu.edu)
6
7    This file is part of GCC.
8
9    GCC is free software; you can redistribute it and/or modify it
10    under the terms of the GNU General Public License as published
11    by the Free Software Foundation; either version 2, or (at your
12    option) any later version.
13
14    GCC is distributed in the hope that it will be useful, but WITHOUT
15    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
16    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
17    License for more details.
18
19    You should have received a copy of the GNU General Public License
20    along with GCC; see the file COPYING.  If not, write to the
21    Free Software Foundation, 51 Franklin Street, Fifth Floor, Boston,
22    MA 02110-1301, USA.  */
23
24 /* Note that some other tm.h files include this one and then override
25    many of the definitions.  */
26
27 /* Definitions for the object file format.  These are set at
28    compile-time.  */
29
30 #define OBJECT_XCOFF 1
31 #define OBJECT_ELF 2
32 #define OBJECT_PEF 3
33 #define OBJECT_MACHO 4
34
35 #define TARGET_ELF (TARGET_OBJECT_FORMAT == OBJECT_ELF)
36 #define TARGET_XCOFF (TARGET_OBJECT_FORMAT == OBJECT_XCOFF)
37 #define TARGET_MACOS (TARGET_OBJECT_FORMAT == OBJECT_PEF)
38 #define TARGET_MACHO (TARGET_OBJECT_FORMAT == OBJECT_MACHO)
39
40 #ifndef TARGET_AIX
41 #define TARGET_AIX 0
42 #endif
43
44 /* Control whether function entry points use a "dot" symbol when
45    ABI_AIX.  */
46 #define DOT_SYMBOLS 1
47
48 /* Default string to use for cpu if not specified.  */
49 #ifndef TARGET_CPU_DEFAULT
50 #define TARGET_CPU_DEFAULT ((char *)0)
51 #endif
52
53 /* If configured for PPC405, support PPC405CR Erratum77.  */
54 #ifdef CONFIG_PPC405CR
55 #define PPC405_ERRATUM77 (rs6000_cpu == PROCESSOR_PPC405)
56 #else
57 #define PPC405_ERRATUM77 0
58 #endif
59
60 /* Common ASM definitions used by ASM_SPEC among the various targets
61    for handling -mcpu=xxx switches.  */
62 #define ASM_CPU_SPEC \
63 "%{!mcpu*: \
64   %{mpower: %{!mpower2: -mpwr}} \
65   %{mpower2: -mpwrx} \
66   %{mpowerpc64*: -mppc64} \
67   %{!mpowerpc64*: %{mpowerpc*: -mppc}} \
68   %{mno-power: %{!mpowerpc*: -mcom}} \
69   %{!mno-power: %{!mpower*: %(asm_default)}}} \
70 %{mcpu=common: -mcom} \
71 %{mcpu=cell: -mcell} \
72 %{mcpu=power: -mpwr} \
73 %{mcpu=power2: -mpwrx} \
74 %{mcpu=power3: -mppc64} \
75 %{mcpu=power4: -mpower4} \
76 %{mcpu=power5: -mpower4} \
77 %{mcpu=power5+: -mpower4} \
78 %{mcpu=power6: -mpower4 -maltivec} \
79 %{mcpu=power6x: -mpower4 -maltivec} \
80 %{mcpu=powerpc: -mppc} \
81 %{mcpu=rios: -mpwr} \
82 %{mcpu=rios1: -mpwr} \
83 %{mcpu=rios2: -mpwrx} \
84 %{mcpu=rsc: -mpwr} \
85 %{mcpu=rsc1: -mpwr} \
86 %{mcpu=rs64a: -mppc64} \
87 %{mcpu=401: -mppc} \
88 %{mcpu=403: -m403} \
89 %{mcpu=405: -m405} \
90 %{mcpu=405fp: -m405} \
91 %{mcpu=440: -m440} \
92 %{mcpu=440fp: -m440} \
93 %{mcpu=505: -mppc} \
94 %{mcpu=601: -m601} \
95 %{mcpu=602: -mppc} \
96 %{mcpu=603: -mppc} \
97 %{mcpu=603e: -mppc} \
98 %{mcpu=ec603e: -mppc} \
99 %{mcpu=604: -mppc} \
100 %{mcpu=604e: -mppc} \
101 %{mcpu=620: -mppc64} \
102 %{mcpu=630: -mppc64} \
103 %{mcpu=740: -mppc} \
104 %{mcpu=750: -mppc} \
105 %{mcpu=G3: -mppc} \
106 %{mcpu=7400: -mppc -maltivec} \
107 %{mcpu=7450: -mppc -maltivec} \
108 %{mcpu=G4: -mppc -maltivec} \
109 %{mcpu=801: -mppc} \
110 %{mcpu=821: -mppc} \
111 %{mcpu=823: -mppc} \
112 %{mcpu=860: -mppc} \
113 %{mcpu=970: -mpower4 -maltivec} \
114 %{mcpu=G5: -mpower4 -maltivec} \
115 %{mcpu=8540: -me500} \
116 %{maltivec: -maltivec} \
117 -many"
118
119 #define CPP_DEFAULT_SPEC ""
120
121 #define ASM_DEFAULT_SPEC ""
122
123 /* This macro defines names of additional specifications to put in the specs
124    that can be used in various specifications like CC1_SPEC.  Its definition
125    is an initializer with a subgrouping for each command option.
126
127    Each subgrouping contains a string constant, that defines the
128    specification name, and a string constant that used by the GCC driver
129    program.
130
131    Do not define this macro if it does not need to do anything.  */
132
133 #define SUBTARGET_EXTRA_SPECS
134
135 #define EXTRA_SPECS                                                     \
136   { "cpp_default",              CPP_DEFAULT_SPEC },                     \
137   { "asm_cpu",                  ASM_CPU_SPEC },                         \
138   { "asm_default",              ASM_DEFAULT_SPEC },                     \
139   SUBTARGET_EXTRA_SPECS
140
141 /* Architecture type.  */
142
143 /* Define TARGET_MFCRF if the target assembler does not support the
144    optional field operand for mfcr.  */
145
146 #ifndef HAVE_AS_MFCRF
147 #undef  TARGET_MFCRF
148 #define TARGET_MFCRF 0
149 #endif
150
151 /* Define TARGET_POPCNTB if the target assembler does not support the
152    popcount byte instruction.  */
153
154 #ifndef HAVE_AS_POPCNTB
155 #undef  TARGET_POPCNTB
156 #define TARGET_POPCNTB 0
157 #endif
158
159 /* Define TARGET_FPRND if the target assembler does not support the
160    fp rounding instructions.  */
161
162 #ifndef HAVE_AS_FPRND
163 #undef  TARGET_FPRND
164 #define TARGET_FPRND 0
165 #endif
166
167 /* Define TARGET_CMPB if the target assembler does not support the
168    cmpb instruction.  */
169
170 #ifndef HAVE_AS_CMPB
171 #undef  TARGET_CMPB
172 #define TARGET_CMPB 0
173 #endif
174
175 /* Define TARGET_MFPGPR if the target assembler does not support the
176    mffpr and mftgpr instructions. */
177
178 #ifndef HAVE_AS_MFPGPR
179 #undef  TARGET_MFPGPR
180 #define TARGET_MFPGPR 0
181 #endif
182
183 /* Define TARGET_DFP if the target assembler does not support decimal
184    floating point instructions.  */
185 #ifndef HAVE_AS_DFP
186 #undef  TARGET_DFP
187 #define TARGET_DFP 0
188 #endif
189
190 #ifndef TARGET_SECURE_PLT
191 #define TARGET_SECURE_PLT 0
192 #endif
193
194 #define TARGET_32BIT            (! TARGET_64BIT)
195
196 #ifndef HAVE_AS_TLS
197 #define HAVE_AS_TLS 0
198 #endif
199
200 /* Return 1 for a symbol ref for a thread-local storage symbol.  */
201 #define RS6000_SYMBOL_REF_TLS_P(RTX) \
202   (GET_CODE (RTX) == SYMBOL_REF && SYMBOL_REF_TLS_MODEL (RTX) != 0)
203
204 #ifdef IN_LIBGCC2
205 /* For libgcc2 we make sure this is a compile time constant */
206 #if defined (__64BIT__) || defined (__powerpc64__) || defined (__ppc64__)
207 #undef TARGET_POWERPC64
208 #define TARGET_POWERPC64        1
209 #else
210 #undef TARGET_POWERPC64
211 #define TARGET_POWERPC64        0
212 #endif
213 #else
214     /* The option machinery will define this.  */
215 #endif
216
217 #define TARGET_DEFAULT (MASK_POWER | MASK_MULTIPLE | MASK_STRING)
218
219 /* Processor type.  Order must match cpu attribute in MD file.  */
220 enum processor_type
221  {
222    PROCESSOR_RIOS1,
223    PROCESSOR_RIOS2,
224    PROCESSOR_RS64A,
225    PROCESSOR_MPCCORE,
226    PROCESSOR_PPC403,
227    PROCESSOR_PPC405,
228    PROCESSOR_PPC440,
229    PROCESSOR_PPC601,
230    PROCESSOR_PPC603,
231    PROCESSOR_PPC604,
232    PROCESSOR_PPC604e,
233    PROCESSOR_PPC620,
234    PROCESSOR_PPC630,
235    PROCESSOR_PPC750,
236    PROCESSOR_PPC7400,
237    PROCESSOR_PPC7450,
238    PROCESSOR_PPC8540,
239    PROCESSOR_POWER4,
240    PROCESSOR_POWER5,
241    PROCESSOR_POWER6,
242    PROCESSOR_CELL
243 };
244
245 extern enum processor_type rs6000_cpu;
246
247 /* Recast the processor type to the cpu attribute.  */
248 #define rs6000_cpu_attr ((enum attr_cpu)rs6000_cpu)
249
250 /* Define generic processor types based upon current deployment.  */
251 #define PROCESSOR_COMMON    PROCESSOR_PPC601
252 #define PROCESSOR_POWER     PROCESSOR_RIOS1
253 #define PROCESSOR_POWERPC   PROCESSOR_PPC604
254 #define PROCESSOR_POWERPC64 PROCESSOR_RS64A
255
256 /* Define the default processor.  This is overridden by other tm.h files.  */
257 #define PROCESSOR_DEFAULT   PROCESSOR_RIOS1
258 #define PROCESSOR_DEFAULT64 PROCESSOR_RS64A
259
260 /* Specify the dialect of assembler to use.  New mnemonics is dialect one
261    and the old mnemonics are dialect zero.  */
262 #define ASSEMBLER_DIALECT (TARGET_NEW_MNEMONICS ? 1 : 0)
263
264 /* Types of costly dependences.  */
265 enum rs6000_dependence_cost
266  {
267    max_dep_latency = 1000,
268    no_dep_costly,
269    all_deps_costly,
270    true_store_to_load_dep_costly,
271    store_to_load_dep_costly
272  };
273
274 /* Types of nop insertion schemes in sched target hook sched_finish.  */
275 enum rs6000_nop_insertion
276   {
277     sched_finish_regroup_exact = 1000,
278     sched_finish_pad_groups,
279     sched_finish_none
280   };
281
282 /* Dispatch group termination caused by an insn.  */
283 enum group_termination
284   {
285     current_group,
286     previous_group
287   };
288
289 /* Support for a compile-time default CPU, et cetera.  The rules are:
290    --with-cpu is ignored if -mcpu is specified.
291    --with-tune is ignored if -mtune is specified.
292    --with-float is ignored if -mhard-float or -msoft-float are
293     specified.  */
294 #define OPTION_DEFAULT_SPECS \
295   {"cpu", "%{!mcpu=*:-mcpu=%(VALUE)}" }, \
296   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
297   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }
298
299 /* rs6000_select[0] is reserved for the default cpu defined via --with-cpu */
300 struct rs6000_cpu_select
301 {
302   const char *string;
303   const char *name;
304   int set_tune_p;
305   int set_arch_p;
306 };
307
308 extern struct rs6000_cpu_select rs6000_select[];
309
310 /* Debug support */
311 extern const char *rs6000_debug_name;   /* Name for -mdebug-xxxx option */
312 extern int rs6000_debug_stack;          /* debug stack applications */
313 extern int rs6000_debug_arg;            /* debug argument handling */
314
315 #define TARGET_DEBUG_STACK      rs6000_debug_stack
316 #define TARGET_DEBUG_ARG        rs6000_debug_arg
317
318 extern const char *rs6000_traceback_name; /* Type of traceback table.  */
319
320 /* These are separate from target_flags because we've run out of bits
321    there.  */
322 extern int rs6000_long_double_type_size;
323 extern int rs6000_ieeequad;
324 extern int rs6000_altivec_abi;
325 extern int rs6000_spe_abi;
326 extern int rs6000_float_gprs;
327 extern int rs6000_alignment_flags;
328 extern const char *rs6000_sched_insert_nops_str;
329 extern enum rs6000_nop_insertion rs6000_sched_insert_nops;
330
331 /* Alignment options for fields in structures for sub-targets following
332    AIX-like ABI.
333    ALIGN_POWER word-aligns FP doubles (default AIX ABI).
334    ALIGN_NATURAL doubleword-aligns FP doubles (align to object size).
335
336    Override the macro definitions when compiling libobjc to avoid undefined
337    reference to rs6000_alignment_flags due to library's use of GCC alignment
338    macros which use the macros below.  */
339
340 #ifndef IN_TARGET_LIBS
341 #define MASK_ALIGN_POWER   0x00000000
342 #define MASK_ALIGN_NATURAL 0x00000001
343 #define TARGET_ALIGN_NATURAL (rs6000_alignment_flags & MASK_ALIGN_NATURAL)
344 #else
345 #define TARGET_ALIGN_NATURAL 0
346 #endif
347
348 #define TARGET_LONG_DOUBLE_128 (rs6000_long_double_type_size == 128)
349 #define TARGET_IEEEQUAD rs6000_ieeequad
350 #define TARGET_ALTIVEC_ABI rs6000_altivec_abi
351
352 #define TARGET_SPE_ABI 0
353 #define TARGET_SPE 0
354 #define TARGET_E500 0
355 #define TARGET_ISEL 0
356 #define TARGET_FPRS 1
357 #define TARGET_E500_SINGLE 0
358 #define TARGET_E500_DOUBLE 0
359 #define CHECK_E500_OPTIONS do { } while (0)
360
361 /* E500 processors only support plain "sync", not lwsync.  */
362 #define TARGET_NO_LWSYNC TARGET_E500
363
364 /* Sometimes certain combinations of command options do not make sense
365    on a particular target machine.  You can define a macro
366    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
367    defined, is executed once just after all the command options have
368    been parsed.
369
370    Do not use this macro to turn on various extra optimizations for
371    `-O'.  That is what `OPTIMIZATION_OPTIONS' is for.
372
373    On the RS/6000 this is used to define the target cpu type.  */
374
375 #define OVERRIDE_OPTIONS rs6000_override_options (TARGET_CPU_DEFAULT)
376
377 /* Define this to change the optimizations performed by default.  */
378 #define OPTIMIZATION_OPTIONS(LEVEL,SIZE) optimization_options(LEVEL,SIZE)
379
380 /* Show we can debug even without a frame pointer.  */
381 #define CAN_DEBUG_WITHOUT_FP
382
383 /* Target pragma.  */
384 #define REGISTER_TARGET_PRAGMAS() do {                          \
385   c_register_pragma (0, "longcall", rs6000_pragma_longcall);    \
386   targetm.resolve_overloaded_builtin = altivec_resolve_overloaded_builtin; \
387 } while (0)
388
389 /* Target #defines.  */
390 #define TARGET_CPU_CPP_BUILTINS() \
391   rs6000_cpu_cpp_builtins (pfile)
392
393 /* This is used by rs6000_cpu_cpp_builtins to indicate the byte order
394    we're compiling for.  Some configurations may need to override it.  */
395 #define RS6000_CPU_CPP_ENDIAN_BUILTINS()        \
396   do                                            \
397     {                                           \
398       if (BYTES_BIG_ENDIAN)                     \
399         {                                       \
400           builtin_define ("__BIG_ENDIAN__");    \
401           builtin_define ("_BIG_ENDIAN");       \
402           builtin_assert ("machine=bigendian"); \
403         }                                       \
404       else                                      \
405         {                                       \
406           builtin_define ("__LITTLE_ENDIAN__"); \
407           builtin_define ("_LITTLE_ENDIAN");    \
408           builtin_assert ("machine=littleendian"); \
409         }                                       \
410     }                                           \
411   while (0)
412 \f
413 /* Target machine storage layout.  */
414
415 /* Define this macro if it is advisable to hold scalars in registers
416    in a wider mode than that declared by the program.  In such cases,
417    the value is constrained to be within the bounds of the declared
418    type, but kept valid in the wider mode.  The signedness of the
419    extension may differ from that of the type.  */
420
421 #define PROMOTE_MODE(MODE,UNSIGNEDP,TYPE)       \
422   if (GET_MODE_CLASS (MODE) == MODE_INT         \
423       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
424     (MODE) = TARGET_32BIT ? SImode : DImode;
425
426 /* Define this if most significant bit is lowest numbered
427    in instructions that operate on numbered bit-fields.  */
428 /* That is true on RS/6000.  */
429 #define BITS_BIG_ENDIAN 1
430
431 /* Define this if most significant byte of a word is the lowest numbered.  */
432 /* That is true on RS/6000.  */
433 #define BYTES_BIG_ENDIAN 1
434
435 /* Define this if most significant word of a multiword number is lowest
436    numbered.
437
438    For RS/6000 we can decide arbitrarily since there are no machine
439    instructions for them.  Might as well be consistent with bits and bytes.  */
440 #define WORDS_BIG_ENDIAN 1
441
442 #define MAX_BITS_PER_WORD 64
443
444 /* Width of a word, in units (bytes).  */
445 #define UNITS_PER_WORD (! TARGET_POWERPC64 ? 4 : 8)
446 #ifdef IN_LIBGCC2
447 #define MIN_UNITS_PER_WORD UNITS_PER_WORD
448 #else
449 #define MIN_UNITS_PER_WORD 4
450 #endif
451 #define UNITS_PER_FP_WORD 8
452 #define UNITS_PER_ALTIVEC_WORD 16
453 #define UNITS_PER_SPE_WORD 8
454
455 /* Type used for ptrdiff_t, as a string used in a declaration.  */
456 #define PTRDIFF_TYPE "int"
457
458 /* Type used for size_t, as a string used in a declaration.  */
459 #define SIZE_TYPE "long unsigned int"
460
461 /* Type used for wchar_t, as a string used in a declaration.  */
462 #define WCHAR_TYPE "short unsigned int"
463
464 /* Width of wchar_t in bits.  */
465 #define WCHAR_TYPE_SIZE 16
466
467 /* A C expression for the size in bits of the type `short' on the
468    target machine.  If you don't define this, the default is half a
469    word.  (If this would be less than one storage unit, it is
470    rounded up to one unit.)  */
471 #define SHORT_TYPE_SIZE 16
472
473 /* A C expression for the size in bits of the type `int' on the
474    target machine.  If you don't define this, the default is one
475    word.  */
476 #define INT_TYPE_SIZE 32
477
478 /* A C expression for the size in bits of the type `long' on the
479    target machine.  If you don't define this, the default is one
480    word.  */
481 #define LONG_TYPE_SIZE (TARGET_32BIT ? 32 : 64)
482
483 /* A C expression for the size in bits of the type `long long' on the
484    target machine.  If you don't define this, the default is two
485    words.  */
486 #define LONG_LONG_TYPE_SIZE 64
487
488 /* A C expression for the size in bits of the type `float' on the
489    target machine.  If you don't define this, the default is one
490    word.  */
491 #define FLOAT_TYPE_SIZE 32
492
493 /* A C expression for the size in bits of the type `double' on the
494    target machine.  If you don't define this, the default is two
495    words.  */
496 #define DOUBLE_TYPE_SIZE 64
497
498 /* A C expression for the size in bits of the type `long double' on
499    the target machine.  If you don't define this, the default is two
500    words.  */
501 #define LONG_DOUBLE_TYPE_SIZE rs6000_long_double_type_size
502
503 /* Define this to set long double type size to use in libgcc2.c, which can
504    not depend on target_flags.  */
505 #ifdef __LONG_DOUBLE_128__
506 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
507 #else
508 #define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
509 #endif
510
511 /* Work around rs6000_long_double_type_size dependency in ada/targtyps.c.  */
512 #define WIDEST_HARDWARE_FP_SIZE 64
513
514 /* Width in bits of a pointer.
515    See also the macro `Pmode' defined below.  */
516 #define POINTER_SIZE (TARGET_32BIT ? 32 : 64)
517
518 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
519 #define PARM_BOUNDARY (TARGET_32BIT ? 32 : 64)
520
521 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
522 #define STACK_BOUNDARY \
523   ((TARGET_32BIT && !TARGET_ALTIVEC && !TARGET_ALTIVEC_ABI) ? 64 : 128)
524
525 /* Allocation boundary (in *bits*) for the code of a function.  */
526 #define FUNCTION_BOUNDARY 32
527
528 /* No data type wants to be aligned rounder than this.  */
529 #define BIGGEST_ALIGNMENT 128
530
531 /* A C expression to compute the alignment for a variables in the
532    local store.  TYPE is the data type, and ALIGN is the alignment
533    that the object would ordinarily have.  */
534 #define LOCAL_ALIGNMENT(TYPE, ALIGN)                            \
535   ((TARGET_ALTIVEC && TREE_CODE (TYPE) == VECTOR_TYPE) ? 128 :  \
536     (TARGET_E500_DOUBLE && TYPE_MODE (TYPE) == DFmode) ? 64 : \
537     (TARGET_SPE && TREE_CODE (TYPE) == VECTOR_TYPE \
538      && SPE_VECTOR_MODE (TYPE_MODE (TYPE))) ? 64 : ALIGN)
539
540 /* Alignment of field after `int : 0' in a structure.  */
541 #define EMPTY_FIELD_BOUNDARY 32
542
543 /* Every structure's size must be a multiple of this.  */
544 #define STRUCTURE_SIZE_BOUNDARY 8
545
546 /* Return 1 if a structure or array containing FIELD should be
547    accessed using `BLKMODE'.
548
549    For the SPE, simd types are V2SI, and gcc can be tempted to put the
550    entire thing in a DI and use subregs to access the internals.
551    store_bit_field() will force (subreg:DI (reg:V2SI x))'s to the
552    back-end.  Because a single GPR can hold a V2SI, but not a DI, the
553    best thing to do is set structs to BLKmode and avoid Severe Tire
554    Damage.
555
556    On e500 v2, DF and DI modes suffer from the same anomaly.  DF can
557    fit into 1, whereas DI still needs two.  */
558 #define MEMBER_TYPE_FORCES_BLK(FIELD, MODE) \
559   ((TARGET_SPE && TREE_CODE (TREE_TYPE (FIELD)) == VECTOR_TYPE) \
560    || (TARGET_E500_DOUBLE && (MODE) == DFmode))
561
562 /* A bit-field declared as `int' forces `int' alignment for the struct.  */
563 #define PCC_BITFIELD_TYPE_MATTERS 1
564
565 /* Make strings word-aligned so strcpy from constants will be faster.
566    Make vector constants quadword aligned.  */
567 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                           \
568   (TREE_CODE (EXP) == STRING_CST                                 \
569    && (ALIGN) < BITS_PER_WORD                                    \
570    ? BITS_PER_WORD                                               \
571    : (ALIGN))
572
573 /* Make arrays of chars word-aligned for the same reasons.
574    Align vectors to 128 bits.  Align SPE vectors and E500 v2 doubles to
575    64 bits.  */
576 #define DATA_ALIGNMENT(TYPE, ALIGN)             \
577   (TREE_CODE (TYPE) == VECTOR_TYPE ? (TARGET_SPE_ABI ? 64 : 128)        \
578    : (TARGET_E500_DOUBLE && TYPE_MODE (TYPE) == DFmode) ? 64 \
579    : TREE_CODE (TYPE) == ARRAY_TYPE             \
580    && TYPE_MODE (TREE_TYPE (TYPE)) == QImode    \
581    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
582
583 /* Nonzero if move instructions will actually fail to work
584    when given unaligned data.  */
585 #define STRICT_ALIGNMENT 0
586
587 /* Define this macro to be the value 1 if unaligned accesses have a cost
588    many times greater than aligned accesses, for example if they are
589    emulated in a trap handler.  */
590 #define SLOW_UNALIGNED_ACCESS(MODE, ALIGN)                              \
591   (STRICT_ALIGNMENT                                                     \
592    || (((MODE) == SFmode || (MODE) == DFmode || (MODE) == TFmode        \
593         || (MODE) == DDmode || (MODE) == TDmode                         \
594         || (MODE) == DImode)                                            \
595        && (ALIGN) < 32))
596 \f
597 /* Standard register usage.  */
598
599 /* Number of actual hardware registers.
600    The hardware registers are assigned numbers for the compiler
601    from 0 to just below FIRST_PSEUDO_REGISTER.
602    All registers that the compiler knows about must be given numbers,
603    even those that are not normally considered general registers.
604
605    RS/6000 has 32 fixed-point registers, 32 floating-point registers,
606    an MQ register, a count register, a link register, and 8 condition
607    register fields, which we view here as separate registers.  AltiVec
608    adds 32 vector registers and a VRsave register.
609
610    In addition, the difference between the frame and argument pointers is
611    a function of the number of registers saved, so we need to have a
612    register for AP that will later be eliminated in favor of SP or FP.
613    This is a normal register, but it is fixed.
614
615    We also create a pseudo register for float/int conversions, that will
616    really represent the memory location used.  It is represented here as
617    a register, in order to work around problems in allocating stack storage
618    in inline functions.
619
620    Another pseudo (not included in DWARF_FRAME_REGISTERS) is soft frame
621    pointer, which is eventually eliminated in favor of SP or FP.  */
622
623 #define FIRST_PSEUDO_REGISTER 114
624
625 /* This must be included for pre gcc 3.0 glibc compatibility.  */
626 #define PRE_GCC3_DWARF_FRAME_REGISTERS 77
627
628 /* Add 32 dwarf columns for synthetic SPE registers.  */
629 #define DWARF_FRAME_REGISTERS ((FIRST_PSEUDO_REGISTER - 1) + 32)
630
631 /* The SPE has an additional 32 synthetic registers, with DWARF debug
632    info numbering for these registers starting at 1200.  While eh_frame
633    register numbering need not be the same as the debug info numbering,
634    we choose to number these regs for eh_frame at 1200 too.  This allows
635    future versions of the rs6000 backend to add hard registers and
636    continue to use the gcc hard register numbering for eh_frame.  If the
637    extra SPE registers in eh_frame were numbered starting from the
638    current value of FIRST_PSEUDO_REGISTER, then if FIRST_PSEUDO_REGISTER
639    changed we'd need to introduce a mapping in DWARF_FRAME_REGNUM to
640    avoid invalidating older SPE eh_frame info.
641
642    We must map them here to avoid huge unwinder tables mostly consisting
643    of unused space.  */
644 #define DWARF_REG_TO_UNWIND_COLUMN(r) \
645   ((r) > 1200 ? ((r) - 1200 + FIRST_PSEUDO_REGISTER - 1) : (r))
646
647 /* Use standard DWARF numbering for DWARF debugging information.  */
648 #define DBX_REGISTER_NUMBER(REGNO) rs6000_dbx_register_number (REGNO)
649
650 /* Use gcc hard register numbering for eh_frame.  */
651 #define DWARF_FRAME_REGNUM(REGNO) (REGNO)
652
653 /* Map register numbers held in the call frame info that gcc has
654    collected using DWARF_FRAME_REGNUM to those that should be output in
655    .debug_frame and .eh_frame.  We continue to use gcc hard reg numbers
656    for .eh_frame, but use the numbers mandated by the various ABIs for
657    .debug_frame.  rs6000_emit_prologue has translated any combination of
658    CR2, CR3, CR4 saves to a save of CR2.  The actual code emitted saves
659    the whole of CR, so we map CR2_REGNO to the DWARF reg for CR.  */
660 #define DWARF2_FRAME_REG_OUT(REGNO, FOR_EH)     \
661   ((FOR_EH) ? (REGNO)                           \
662    : (REGNO) == CR2_REGNO ? 64                  \
663    : DBX_REGISTER_NUMBER (REGNO))
664
665 /* 1 for registers that have pervasive standard uses
666    and are not available for the register allocator.
667
668    On RS/6000, r1 is used for the stack.  On Darwin, r2 is available
669    as a local register; for all other OS's r2 is the TOC pointer.
670
671    cr5 is not supposed to be used.
672
673    On System V implementations, r13 is fixed and not available for use.  */
674
675 #define FIXED_REGISTERS  \
676   {0, 1, FIXED_R2, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, FIXED_R13, 0, 0, \
677    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
678    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
679    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
680    0, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0, 0, 1,          \
681    /* AltiVec registers.  */                       \
682    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
683    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
684    1, 1                                            \
685    , 1, 1, 1                                       \
686 }
687
688 /* 1 for registers not available across function calls.
689    These must include the FIXED_REGISTERS and also any
690    registers that can be used without being saved.
691    The latter must include the registers where values are returned
692    and the register where structure-value addresses are passed.
693    Aside from that, you can include as many other registers as you like.  */
694
695 #define CALL_USED_REGISTERS  \
696   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
697    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
698    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
699    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
700    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
701    /* AltiVec registers.  */                       \
702    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
703    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
704    1, 1                                            \
705    , 1, 1, 1                                       \
706 }
707
708 /* Like `CALL_USED_REGISTERS' except this macro doesn't require that
709    the entire set of `FIXED_REGISTERS' be included.
710    (`CALL_USED_REGISTERS' must be a superset of `FIXED_REGISTERS').
711    This macro is optional.  If not specified, it defaults to the value
712    of `CALL_USED_REGISTERS'.  */
713
714 #define CALL_REALLY_USED_REGISTERS  \
715   {1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, FIXED_R13, 0, 0, \
716    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
717    1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0, 0, \
718    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
719    1, 1, 1, 1, 1, 1, 0, 0, 0, 1, 1, 1, 1,          \
720    /* AltiVec registers.  */                       \
721    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
722    0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, \
723    0, 0                                            \
724    , 0, 0, 0                                       \
725 }
726
727 #define MQ_REGNO     64
728 #define CR0_REGNO    68
729 #define CR1_REGNO    69
730 #define CR2_REGNO    70
731 #define CR3_REGNO    71
732 #define CR4_REGNO    72
733 #define MAX_CR_REGNO 75
734 #define XER_REGNO    76
735 #define FIRST_ALTIVEC_REGNO     77
736 #define LAST_ALTIVEC_REGNO      108
737 #define TOTAL_ALTIVEC_REGS      (LAST_ALTIVEC_REGNO - FIRST_ALTIVEC_REGNO + 1)
738 #define VRSAVE_REGNO            109
739 #define VSCR_REGNO              110
740 #define SPE_ACC_REGNO           111
741 #define SPEFSCR_REGNO           112
742
743 #define FIRST_SAVED_ALTIVEC_REGNO (FIRST_ALTIVEC_REGNO+20)
744 #define FIRST_SAVED_FP_REGNO    (14+32)
745 #define FIRST_SAVED_GP_REGNO 13
746
747 /* List the order in which to allocate registers.  Each register must be
748    listed once, even those in FIXED_REGISTERS.
749
750    We allocate in the following order:
751         fp0             (not saved or used for anything)
752         fp13 - fp2      (not saved; incoming fp arg registers)
753         fp1             (not saved; return value)
754         fp31 - fp14     (saved; order given to save least number)
755         cr7, cr6        (not saved or special)
756         cr1             (not saved, but used for FP operations)
757         cr0             (not saved, but used for arithmetic operations)
758         cr4, cr3, cr2   (saved)
759         r0              (not saved; cannot be base reg)
760         r9              (not saved; best for TImode)
761         r11, r10, r8-r4 (not saved; highest used first to make less conflict)
762         r3              (not saved; return value register)
763         r31 - r13       (saved; order given to save least number)
764         r12             (not saved; if used for DImode or DFmode would use r13)
765         mq              (not saved; best to use it if we can)
766         ctr             (not saved; when we have the choice ctr is better)
767         lr              (saved)
768         cr5, r1, r2, ap, xer (fixed)
769         v0 - v1         (not saved or used for anything)
770         v13 - v3        (not saved; incoming vector arg registers)
771         v2              (not saved; incoming vector arg reg; return value)
772         v19 - v14       (not saved or used for anything)
773         v31 - v20       (saved; order given to save least number)
774         vrsave, vscr    (fixed)
775         spe_acc, spefscr (fixed)
776         sfp             (fixed)
777 */
778
779 #if FIXED_R2 == 1
780 #define MAYBE_R2_AVAILABLE
781 #define MAYBE_R2_FIXED 2,
782 #else
783 #define MAYBE_R2_AVAILABLE 2,
784 #define MAYBE_R2_FIXED
785 #endif
786
787 #define REG_ALLOC_ORDER                                         \
788   {32,                                                          \
789    45, 44, 43, 42, 41, 40, 39, 38, 37, 36, 35, 34,              \
790    33,                                                          \
791    63, 62, 61, 60, 59, 58, 57, 56, 55, 54, 53, 52, 51,          \
792    50, 49, 48, 47, 46,                                          \
793    75, 74, 69, 68, 72, 71, 70,                                  \
794    0, MAYBE_R2_AVAILABLE                                        \
795    9, 11, 10, 8, 7, 6, 5, 4,                                    \
796    3,                                                           \
797    31, 30, 29, 28, 27, 26, 25, 24, 23, 22, 21, 20, 19,          \
798    18, 17, 16, 15, 14, 13, 12,                                  \
799    64, 66, 65,                                                  \
800    73, 1, MAYBE_R2_FIXED 67, 76,                                \
801    /* AltiVec registers.  */                                    \
802    77, 78,                                                      \
803    90, 89, 88, 87, 86, 85, 84, 83, 82, 81, 80,                  \
804    79,                                                          \
805    96, 95, 94, 93, 92, 91,                                      \
806    108, 107, 106, 105, 104, 103, 102, 101, 100, 99, 98, 97,     \
807    109, 110,                                                    \
808    111, 112, 113                                                \
809 }
810
811 /* True if register is floating-point.  */
812 #define FP_REGNO_P(N) ((N) >= 32 && (N) <= 63)
813
814 /* True if register is a condition register.  */
815 #define CR_REGNO_P(N) ((N) >= 68 && (N) <= 75)
816
817 /* True if register is a condition register, but not cr0.  */
818 #define CR_REGNO_NOT_CR0_P(N) ((N) >= 69 && (N) <= 75)
819
820 /* True if register is an integer register.  */
821 #define INT_REGNO_P(N) \
822   ((N) <= 31 || (N) == ARG_POINTER_REGNUM || (N) == FRAME_POINTER_REGNUM)
823
824 /* SPE SIMD registers are just the GPRs.  */
825 #define SPE_SIMD_REGNO_P(N) ((N) <= 31)
826
827 /* True if register is the XER register.  */
828 #define XER_REGNO_P(N) ((N) == XER_REGNO)
829
830 /* True if register is an AltiVec register.  */
831 #define ALTIVEC_REGNO_P(N) ((N) >= FIRST_ALTIVEC_REGNO && (N) <= LAST_ALTIVEC_REGNO)
832
833 /* Return number of consecutive hard regs needed starting at reg REGNO
834    to hold something of mode MODE.  */
835
836 #define HARD_REGNO_NREGS(REGNO, MODE) rs6000_hard_regno_nregs ((REGNO), (MODE))
837
838 #define HARD_REGNO_CALL_PART_CLOBBERED(REGNO, MODE)     \
839   ((TARGET_32BIT && TARGET_POWERPC64                    \
840     && (GET_MODE_SIZE (MODE) > 4)  \
841     && INT_REGNO_P (REGNO)) ? 1 : 0)
842
843 #define ALTIVEC_VECTOR_MODE(MODE)       \
844          ((MODE) == V16QImode           \
845           || (MODE) == V8HImode         \
846           || (MODE) == V4SFmode         \
847           || (MODE) == V4SImode)
848
849 #define SPE_VECTOR_MODE(MODE)           \
850         ((MODE) == V4HImode             \
851          || (MODE) == V2SFmode          \
852          || (MODE) == V1DImode          \
853          || (MODE) == V2SImode)
854
855 #define UNITS_PER_SIMD_WORD                                     \
856         (TARGET_ALTIVEC ? UNITS_PER_ALTIVEC_WORD                \
857          : (TARGET_SPE ? UNITS_PER_SPE_WORD : UNITS_PER_WORD))
858
859 /* Value is TRUE if hard register REGNO can hold a value of
860    machine-mode MODE.  */
861 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
862   rs6000_hard_regno_mode_ok_p[(int)(MODE)][REGNO]
863
864 /* Value is 1 if it is a good idea to tie two pseudo registers
865    when one has mode MODE1 and one has mode MODE2.
866    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
867    for any hard reg, then this must be 0 for correct output.  */
868 #define MODES_TIEABLE_P(MODE1, MODE2) \
869   (SCALAR_FLOAT_MODE_P (MODE1)                  \
870    ? SCALAR_FLOAT_MODE_P (MODE2)                \
871    : SCALAR_FLOAT_MODE_P (MODE2)                \
872    ? SCALAR_FLOAT_MODE_P (MODE1)                \
873    : GET_MODE_CLASS (MODE1) == MODE_CC          \
874    ? GET_MODE_CLASS (MODE2) == MODE_CC          \
875    : GET_MODE_CLASS (MODE2) == MODE_CC          \
876    ? GET_MODE_CLASS (MODE1) == MODE_CC          \
877    : SPE_VECTOR_MODE (MODE1)                    \
878    ? SPE_VECTOR_MODE (MODE2)                    \
879    : SPE_VECTOR_MODE (MODE2)                    \
880    ? SPE_VECTOR_MODE (MODE1)                    \
881    : ALTIVEC_VECTOR_MODE (MODE1)                \
882    ? ALTIVEC_VECTOR_MODE (MODE2)                \
883    : ALTIVEC_VECTOR_MODE (MODE2)                \
884    ? ALTIVEC_VECTOR_MODE (MODE1)                \
885    : 1)
886
887 /* Post-reload, we can't use any new AltiVec registers, as we already
888    emitted the vrsave mask.  */
889
890 #define HARD_REGNO_RENAME_OK(SRC, DST) \
891   (! ALTIVEC_REGNO_P (DST) || df_regs_ever_live_p (DST))
892
893 /* A C expression returning the cost of moving data from a register of class
894    CLASS1 to one of CLASS2.  */
895
896 #define REGISTER_MOVE_COST rs6000_register_move_cost
897
898 /* A C expressions returning the cost of moving data of MODE from a register to
899    or from memory.  */
900
901 #define MEMORY_MOVE_COST rs6000_memory_move_cost
902
903 /* Specify the cost of a branch insn; roughly the number of extra insns that
904    should be added to avoid a branch.
905
906    Set this to 3 on the RS/6000 since that is roughly the average cost of an
907    unscheduled conditional branch.  */
908
909 #define BRANCH_COST 3
910
911 /* Override BRANCH_COST heuristic which empirically produces worse
912    performance for removing short circuiting from the logical ops.  */
913
914 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
915
916 /* A fixed register used at epilogue generation to address SPE registers
917    with negative offsets.  The 64-bit load/store instructions on the SPE
918    only take positive offsets (and small ones at that), so we need to
919    reserve a register for consing up negative offsets.  */
920
921 #define FIXED_SCRATCH 0
922
923 /* Define this macro to change register usage conditional on target
924    flags.  */
925
926 #define CONDITIONAL_REGISTER_USAGE rs6000_conditional_register_usage ()
927
928 /* Specify the registers used for certain standard purposes.
929    The values of these macros are register numbers.  */
930
931 /* RS/6000 pc isn't overloaded on a register that the compiler knows about.  */
932 /* #define PC_REGNUM  */
933
934 /* Register to use for pushing function arguments.  */
935 #define STACK_POINTER_REGNUM 1
936
937 /* Base register for access to local variables of the function.  */
938 #define HARD_FRAME_POINTER_REGNUM 31
939
940 /* Base register for access to local variables of the function.  */
941 #define FRAME_POINTER_REGNUM 113
942
943 /* Value should be nonzero if functions must have frame pointers.
944    Zero means the frame pointer need not be set up (and parms
945    may be accessed via the stack pointer) in functions that seem suitable.
946    This is computed in `reload', in reload1.c.  */
947 #define FRAME_POINTER_REQUIRED 0
948
949 /* Base register for access to arguments of the function.  */
950 #define ARG_POINTER_REGNUM 67
951
952 /* Place to put static chain when calling a function that requires it.  */
953 #define STATIC_CHAIN_REGNUM 11
954
955 /* Link register number.  */
956 #define LINK_REGISTER_REGNUM 65
957
958 /* Count register number.  */
959 #define COUNT_REGISTER_REGNUM 66
960 \f
961 /* Define the classes of registers for register constraints in the
962    machine description.  Also define ranges of constants.
963
964    One of the classes must always be named ALL_REGS and include all hard regs.
965    If there is more than one class, another class must be named NO_REGS
966    and contain no registers.
967
968    The name GENERAL_REGS must be the name of a class (or an alias for
969    another name such as ALL_REGS).  This is the class of registers
970    that is allowed by "g" or "r" in a register constraint.
971    Also, registers outside this class are allocated only when
972    instructions express preferences for them.
973
974    The classes must be numbered in nondecreasing order; that is,
975    a larger-numbered class must never be contained completely
976    in a smaller-numbered class.
977
978    For any two classes, it is very desirable that there be another
979    class that represents their union.  */
980
981 /* The RS/6000 has three types of registers, fixed-point, floating-point,
982    and condition registers, plus three special registers, MQ, CTR, and the
983    link register.  AltiVec adds a vector register class.
984
985    However, r0 is special in that it cannot be used as a base register.
986    So make a class for registers valid as base registers.
987
988    Also, cr0 is the only condition code register that can be used in
989    arithmetic insns, so make a separate class for it.  */
990
991 enum reg_class
992 {
993   NO_REGS,
994   BASE_REGS,
995   GENERAL_REGS,
996   FLOAT_REGS,
997   ALTIVEC_REGS,
998   VRSAVE_REGS,
999   VSCR_REGS,
1000   SPE_ACC_REGS,
1001   SPEFSCR_REGS,
1002   NON_SPECIAL_REGS,
1003   MQ_REGS,
1004   LINK_REGS,
1005   CTR_REGS,
1006   LINK_OR_CTR_REGS,
1007   SPECIAL_REGS,
1008   SPEC_OR_GEN_REGS,
1009   CR0_REGS,
1010   CR_REGS,
1011   NON_FLOAT_REGS,
1012   XER_REGS,
1013   ALL_REGS,
1014   LIM_REG_CLASSES
1015 };
1016
1017 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1018
1019 /* Give names of register classes as strings for dump file.  */
1020
1021 #define REG_CLASS_NAMES                                                 \
1022 {                                                                       \
1023   "NO_REGS",                                                            \
1024   "BASE_REGS",                                                          \
1025   "GENERAL_REGS",                                                       \
1026   "FLOAT_REGS",                                                         \
1027   "ALTIVEC_REGS",                                                       \
1028   "VRSAVE_REGS",                                                        \
1029   "VSCR_REGS",                                                          \
1030   "SPE_ACC_REGS",                                                       \
1031   "SPEFSCR_REGS",                                                       \
1032   "NON_SPECIAL_REGS",                                                   \
1033   "MQ_REGS",                                                            \
1034   "LINK_REGS",                                                          \
1035   "CTR_REGS",                                                           \
1036   "LINK_OR_CTR_REGS",                                                   \
1037   "SPECIAL_REGS",                                                       \
1038   "SPEC_OR_GEN_REGS",                                                   \
1039   "CR0_REGS",                                                           \
1040   "CR_REGS",                                                            \
1041   "NON_FLOAT_REGS",                                                     \
1042   "XER_REGS",                                                           \
1043   "ALL_REGS"                                                            \
1044 }
1045
1046 /* Define which registers fit in which classes.
1047    This is an initializer for a vector of HARD_REG_SET
1048    of length N_REG_CLASSES.  */
1049
1050 #define REG_CLASS_CONTENTS                                                   \
1051 {                                                                            \
1052   { 0x00000000, 0x00000000, 0x00000000, 0x00000000 }, /* NO_REGS */          \
1053   { 0xfffffffe, 0x00000000, 0x00000008, 0x00020000 }, /* BASE_REGS */        \
1054   { 0xffffffff, 0x00000000, 0x00000008, 0x00020000 }, /* GENERAL_REGS */     \
1055   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000 }, /* FLOAT_REGS */       \
1056   { 0x00000000, 0x00000000, 0xffffe000, 0x00001fff }, /* ALTIVEC_REGS */     \
1057   { 0x00000000, 0x00000000, 0x00000000, 0x00002000 }, /* VRSAVE_REGS */      \
1058   { 0x00000000, 0x00000000, 0x00000000, 0x00004000 }, /* VSCR_REGS */        \
1059   { 0x00000000, 0x00000000, 0x00000000, 0x00008000 }, /* SPE_ACC_REGS */     \
1060   { 0x00000000, 0x00000000, 0x00000000, 0x00010000 }, /* SPEFSCR_REGS */     \
1061   { 0xffffffff, 0xffffffff, 0x00000008, 0x00020000 }, /* NON_SPECIAL_REGS */ \
1062   { 0x00000000, 0x00000000, 0x00000001, 0x00000000 }, /* MQ_REGS */          \
1063   { 0x00000000, 0x00000000, 0x00000002, 0x00000000 }, /* LINK_REGS */        \
1064   { 0x00000000, 0x00000000, 0x00000004, 0x00000000 }, /* CTR_REGS */         \
1065   { 0x00000000, 0x00000000, 0x00000006, 0x00000000 }, /* LINK_OR_CTR_REGS */ \
1066   { 0x00000000, 0x00000000, 0x00000007, 0x00002000 }, /* SPECIAL_REGS */     \
1067   { 0xffffffff, 0x00000000, 0x0000000f, 0x00022000 }, /* SPEC_OR_GEN_REGS */ \
1068   { 0x00000000, 0x00000000, 0x00000010, 0x00000000 }, /* CR0_REGS */         \
1069   { 0x00000000, 0x00000000, 0x00000ff0, 0x00000000 }, /* CR_REGS */          \
1070   { 0xffffffff, 0x00000000, 0x0000efff, 0x00020000 }, /* NON_FLOAT_REGS */   \
1071   { 0x00000000, 0x00000000, 0x00001000, 0x00000000 }, /* XER_REGS */         \
1072   { 0xffffffff, 0xffffffff, 0xffffffff, 0x0003ffff }  /* ALL_REGS */         \
1073 }
1074
1075 /* The same information, inverted:
1076    Return the class number of the smallest class containing
1077    reg number REGNO.  This could be a conditional expression
1078    or could index an array.  */
1079
1080 #define REGNO_REG_CLASS(REGNO)                  \
1081  ((REGNO) == 0 ? GENERAL_REGS                   \
1082   : (REGNO) < 32 ? BASE_REGS                    \
1083   : FP_REGNO_P (REGNO) ? FLOAT_REGS             \
1084   : ALTIVEC_REGNO_P (REGNO) ? ALTIVEC_REGS      \
1085   : (REGNO) == CR0_REGNO ? CR0_REGS             \
1086   : CR_REGNO_P (REGNO) ? CR_REGS                \
1087   : (REGNO) == MQ_REGNO ? MQ_REGS               \
1088   : (REGNO) == LINK_REGISTER_REGNUM ? LINK_REGS \
1089   : (REGNO) == COUNT_REGISTER_REGNUM ? CTR_REGS \
1090   : (REGNO) == ARG_POINTER_REGNUM ? BASE_REGS   \
1091   : (REGNO) == XER_REGNO ? XER_REGS             \
1092   : (REGNO) == VRSAVE_REGNO ? VRSAVE_REGS       \
1093   : (REGNO) == VSCR_REGNO ? VRSAVE_REGS         \
1094   : (REGNO) == SPE_ACC_REGNO ? SPE_ACC_REGS     \
1095   : (REGNO) == SPEFSCR_REGNO ? SPEFSCR_REGS     \
1096   : (REGNO) == FRAME_POINTER_REGNUM ? BASE_REGS \
1097   : NO_REGS)
1098
1099 /* The class value for index registers, and the one for base regs.  */
1100 #define INDEX_REG_CLASS GENERAL_REGS
1101 #define BASE_REG_CLASS BASE_REGS
1102
1103 /* Given an rtx X being reloaded into a reg required to be
1104    in class CLASS, return the class of reg to actually use.
1105    In general this is just CLASS; but on some machines
1106    in some cases it is preferable to use a more restrictive class.
1107
1108    On the RS/6000, we have to return NO_REGS when we want to reload a
1109    floating-point CONST_DOUBLE to force it to be copied to memory.
1110
1111    We also don't want to reload integer values into floating-point
1112    registers if we can at all help it.  In fact, this can
1113    cause reload to die, if it tries to generate a reload of CTR
1114    into a FP register and discovers it doesn't have the memory location
1115    required.
1116
1117    ??? Would it be a good idea to have reload do the converse, that is
1118    try to reload floating modes into FP registers if possible?
1119  */
1120
1121 #define PREFERRED_RELOAD_CLASS(X,CLASS)                 \
1122   ((CONSTANT_P (X)                                      \
1123     && reg_classes_intersect_p ((CLASS), FLOAT_REGS))   \
1124    ? NO_REGS                                            \
1125    : (GET_MODE_CLASS (GET_MODE (X)) == MODE_INT         \
1126       && (CLASS) == NON_SPECIAL_REGS)                   \
1127    ? GENERAL_REGS                                       \
1128    : (CLASS))
1129
1130 /* Return the register class of a scratch register needed to copy IN into
1131    or out of a register in CLASS in MODE.  If it can be done directly,
1132    NO_REGS is returned.  */
1133
1134 #define SECONDARY_RELOAD_CLASS(CLASS,MODE,IN) \
1135   rs6000_secondary_reload_class (CLASS, MODE, IN)
1136
1137 /* If we are copying between FP or AltiVec registers and anything
1138    else, we need a memory location.  The exception is when we are
1139    targeting ppc64 and the move to/from fpr to gpr instructions
1140    are available.*/
1141
1142 #define SECONDARY_MEMORY_NEEDED(CLASS1,CLASS2,MODE)                     \
1143  ((CLASS1) != (CLASS2) && (((CLASS1) == FLOAT_REGS                      \
1144                             && (!TARGET_MFPGPR || !TARGET_POWERPC64     \
1145                                 || ((MODE != DFmode)                    \
1146                                     && (MODE != DDmode)                 \
1147                                     && (MODE != DImode))))              \
1148                            || ((CLASS2) == FLOAT_REGS                   \
1149                                && (!TARGET_MFPGPR || !TARGET_POWERPC64  \
1150                                    || ((MODE != DFmode)                 \
1151                                        && (MODE != DDmode)              \
1152                                        && (MODE != DImode))))           \
1153                            || (CLASS1) == ALTIVEC_REGS                  \
1154                            || (CLASS2) == ALTIVEC_REGS))
1155
1156 /* Return the maximum number of consecutive registers
1157    needed to represent mode MODE in a register of class CLASS.
1158
1159    On RS/6000, this is the size of MODE in words,
1160    except in the FP regs, where a single reg is enough for two words.  */
1161 #define CLASS_MAX_NREGS(CLASS, MODE)                                    \
1162  (((CLASS) == FLOAT_REGS)                                               \
1163   ? ((GET_MODE_SIZE (MODE) + UNITS_PER_FP_WORD - 1) / UNITS_PER_FP_WORD) \
1164   : (TARGET_E500_DOUBLE && (CLASS) == GENERAL_REGS && (MODE) == DFmode) \
1165   ? 1                                                                   \
1166   : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
1167
1168 /* Return nonzero if for CLASS a mode change from FROM to TO is invalid.  */
1169
1170 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS)                       \
1171   (GET_MODE_SIZE (FROM) != GET_MODE_SIZE (TO)                           \
1172    ? ((GET_MODE_SIZE (FROM) < 8 || GET_MODE_SIZE (TO) < 8               \
1173        || TARGET_IEEEQUAD)                                              \
1174       && reg_classes_intersect_p (FLOAT_REGS, CLASS))                   \
1175    : (((TARGET_E500_DOUBLE                                              \
1176         && ((((TO) == DFmode) + ((FROM) == DFmode)) == 1                \
1177             || (((TO) == TFmode) + ((FROM) == TFmode)) == 1             \
1178             || (((TO) == DImode) + ((FROM) == DImode)) == 1))           \
1179        || (TARGET_SPE                                                   \
1180            && (SPE_VECTOR_MODE (FROM) + SPE_VECTOR_MODE (TO)) == 1))    \
1181       && reg_classes_intersect_p (GENERAL_REGS, CLASS)))
1182
1183 /* Stack layout; function entry, exit and calling.  */
1184
1185 /* Enumeration to give which calling sequence to use.  */
1186 enum rs6000_abi {
1187   ABI_NONE,
1188   ABI_AIX,                      /* IBM's AIX */
1189   ABI_V4,                       /* System V.4/eabi */
1190   ABI_DARWIN                    /* Apple's Darwin (OS X kernel) */
1191 };
1192
1193 extern enum rs6000_abi rs6000_current_abi;      /* available for use by subtarget */
1194
1195 /* Define this if pushing a word on the stack
1196    makes the stack pointer a smaller address.  */
1197 #define STACK_GROWS_DOWNWARD
1198
1199 /* Offsets recorded in opcodes are a multiple of this alignment factor.  */
1200 #define DWARF_CIE_DATA_ALIGNMENT (-((int) (TARGET_32BIT ? 4 : 8)))
1201
1202 /* Define this to nonzero if the nominal address of the stack frame
1203    is at the high-address end of the local variables;
1204    that is, each additional local variable allocated
1205    goes at a more negative offset in the frame.
1206
1207    On the RS/6000, we grow upwards, from the area after the outgoing
1208    arguments.  */
1209 #define FRAME_GROWS_DOWNWARD (flag_stack_protect != 0)
1210
1211 /* Size of the outgoing register save area */
1212 #define RS6000_REG_SAVE ((DEFAULT_ABI == ABI_AIX                        \
1213                           || DEFAULT_ABI == ABI_DARWIN)                 \
1214                          ? (TARGET_64BIT ? 64 : 32)                     \
1215                          : 0)
1216
1217 /* Size of the fixed area on the stack */
1218 #define RS6000_SAVE_AREA \
1219   (((DEFAULT_ABI == ABI_AIX || DEFAULT_ABI == ABI_DARWIN) ? 24 : 8)     \
1220    << (TARGET_64BIT ? 1 : 0))
1221
1222 /* MEM representing address to save the TOC register */
1223 #define RS6000_SAVE_TOC gen_rtx_MEM (Pmode, \
1224                                      plus_constant (stack_pointer_rtx, \
1225                                                     (TARGET_32BIT ? 20 : 40)))
1226
1227 /* Align an address */
1228 #define RS6000_ALIGN(n,a) (((n) + (a) - 1) & ~((a) - 1))
1229
1230 /* Offset within stack frame to start allocating local variables at.
1231    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
1232    first local allocated.  Otherwise, it is the offset to the BEGINNING
1233    of the first local allocated.
1234
1235    On the RS/6000, the frame pointer is the same as the stack pointer,
1236    except for dynamic allocations.  So we start after the fixed area and
1237    outgoing parameter area.  */
1238
1239 #define STARTING_FRAME_OFFSET                                           \
1240   (FRAME_GROWS_DOWNWARD                                                 \
1241    ? 0                                                                  \
1242    : (RS6000_ALIGN (current_function_outgoing_args_size,                \
1243                     TARGET_ALTIVEC ? 16 : 8)                            \
1244       + RS6000_SAVE_AREA))
1245
1246 /* Offset from the stack pointer register to an item dynamically
1247    allocated on the stack, e.g., by `alloca'.
1248
1249    The default value for this macro is `STACK_POINTER_OFFSET' plus the
1250    length of the outgoing arguments.  The default is correct for most
1251    machines.  See `function.c' for details.  */
1252 #define STACK_DYNAMIC_OFFSET(FUNDECL)                                   \
1253   (RS6000_ALIGN (current_function_outgoing_args_size,                   \
1254                  TARGET_ALTIVEC ? 16 : 8)                               \
1255    + (STACK_POINTER_OFFSET))
1256
1257 /* If we generate an insn to push BYTES bytes,
1258    this says how many the stack pointer really advances by.
1259    On RS/6000, don't define this because there are no push insns.  */
1260 /*  #define PUSH_ROUNDING(BYTES) */
1261
1262 /* Offset of first parameter from the argument pointer register value.
1263    On the RS/6000, we define the argument pointer to the start of the fixed
1264    area.  */
1265 #define FIRST_PARM_OFFSET(FNDECL) RS6000_SAVE_AREA
1266
1267 /* Offset from the argument pointer register value to the top of
1268    stack.  This is different from FIRST_PARM_OFFSET because of the
1269    register save area.  */
1270 #define ARG_POINTER_CFA_OFFSET(FNDECL) 0
1271
1272 /* Define this if stack space is still allocated for a parameter passed
1273    in a register.  The value is the number of bytes allocated to this
1274    area.  */
1275 #define REG_PARM_STACK_SPACE(FNDECL)    RS6000_REG_SAVE
1276
1277 /* Define this if the above stack space is to be considered part of the
1278    space allocated by the caller.  */
1279 #define OUTGOING_REG_PARM_STACK_SPACE 1
1280
1281 /* This is the difference between the logical top of stack and the actual sp.
1282
1283    For the RS/6000, sp points past the fixed area.  */
1284 #define STACK_POINTER_OFFSET RS6000_SAVE_AREA
1285
1286 /* Define this if the maximum size of all the outgoing args is to be
1287    accumulated and pushed during the prologue.  The amount can be
1288    found in the variable current_function_outgoing_args_size.  */
1289 #define ACCUMULATE_OUTGOING_ARGS 1
1290
1291 /* Value is the number of bytes of arguments automatically
1292    popped when returning from a subroutine call.
1293    FUNDECL is the declaration node of the function (as a tree),
1294    FUNTYPE is the data type of the function (as a tree),
1295    or for a library call it is an identifier node for the subroutine name.
1296    SIZE is the number of bytes of arguments passed on the stack.  */
1297
1298 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1299
1300 /* Define how to find the value returned by a function.
1301    VALTYPE is the data type of the value (as a tree).
1302    If the precise function being called is known, FUNC is its FUNCTION_DECL;
1303    otherwise, FUNC is 0.  */
1304
1305 #define FUNCTION_VALUE(VALTYPE, FUNC) rs6000_function_value ((VALTYPE), (FUNC))
1306
1307 /* Define how to find the value returned by a library function
1308    assuming the value has mode MODE.  */
1309
1310 #define LIBCALL_VALUE(MODE) rs6000_libcall_value ((MODE))
1311
1312 /* DRAFT_V4_STRUCT_RET defaults off.  */
1313 #define DRAFT_V4_STRUCT_RET 0
1314
1315 /* Let TARGET_RETURN_IN_MEMORY control what happens.  */
1316 #define DEFAULT_PCC_STRUCT_RETURN 0
1317
1318 /* Mode of stack savearea.
1319    FUNCTION is VOIDmode because calling convention maintains SP.
1320    BLOCK needs Pmode for SP.
1321    NONLOCAL needs twice Pmode to maintain both backchain and SP.  */
1322 #define STACK_SAVEAREA_MODE(LEVEL)      \
1323   (LEVEL == SAVE_FUNCTION ? VOIDmode    \
1324   : LEVEL == SAVE_NONLOCAL ? (TARGET_32BIT ? DImode : TImode) : Pmode)
1325
1326 /* Minimum and maximum general purpose registers used to hold arguments.  */
1327 #define GP_ARG_MIN_REG 3
1328 #define GP_ARG_MAX_REG 10
1329 #define GP_ARG_NUM_REG (GP_ARG_MAX_REG - GP_ARG_MIN_REG + 1)
1330
1331 /* Minimum and maximum floating point registers used to hold arguments.  */
1332 #define FP_ARG_MIN_REG 33
1333 #define FP_ARG_AIX_MAX_REG 45
1334 #define FP_ARG_V4_MAX_REG  40
1335 #define FP_ARG_MAX_REG ((DEFAULT_ABI == ABI_AIX                         \
1336                          || DEFAULT_ABI == ABI_DARWIN)                  \
1337                         ? FP_ARG_AIX_MAX_REG : FP_ARG_V4_MAX_REG)
1338 #define FP_ARG_NUM_REG (FP_ARG_MAX_REG - FP_ARG_MIN_REG + 1)
1339
1340 /* Minimum and maximum AltiVec registers used to hold arguments.  */
1341 #define ALTIVEC_ARG_MIN_REG (FIRST_ALTIVEC_REGNO + 2)
1342 #define ALTIVEC_ARG_MAX_REG (ALTIVEC_ARG_MIN_REG + 11)
1343 #define ALTIVEC_ARG_NUM_REG (ALTIVEC_ARG_MAX_REG - ALTIVEC_ARG_MIN_REG + 1)
1344
1345 /* Return registers */
1346 #define GP_ARG_RETURN GP_ARG_MIN_REG
1347 #define FP_ARG_RETURN FP_ARG_MIN_REG
1348 #define ALTIVEC_ARG_RETURN (FIRST_ALTIVEC_REGNO + 2)
1349
1350 /* Flags for the call/call_value rtl operations set up by function_arg */
1351 #define CALL_NORMAL             0x00000000      /* no special processing */
1352 /* Bits in 0x00000001 are unused.  */
1353 #define CALL_V4_CLEAR_FP_ARGS   0x00000002      /* V.4, no FP args passed */
1354 #define CALL_V4_SET_FP_ARGS     0x00000004      /* V.4, FP args were passed */
1355 #define CALL_LONG               0x00000008      /* always call indirect */
1356 #define CALL_LIBCALL            0x00000010      /* libcall */
1357
1358 /* We don't have prologue and epilogue functions to save/restore
1359    everything for most ABIs.  */
1360 #define WORLD_SAVE_P(INFO) 0
1361
1362 /* 1 if N is a possible register number for a function value
1363    as seen by the caller.
1364
1365    On RS/6000, this is r3, fp1, and v2 (for AltiVec).  */
1366 #define FUNCTION_VALUE_REGNO_P(N)                                       \
1367   ((N) == GP_ARG_RETURN                                                 \
1368    || ((N) == FP_ARG_RETURN && TARGET_HARD_FLOAT && TARGET_FPRS)        \
1369    || ((N) == ALTIVEC_ARG_RETURN && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI))
1370
1371 /* 1 if N is a possible register number for function argument passing.
1372    On RS/6000, these are r3-r10 and fp1-fp13.
1373    On AltiVec, v2 - v13 are used for passing vectors.  */
1374 #define FUNCTION_ARG_REGNO_P(N)                                         \
1375   ((unsigned) (N) - GP_ARG_MIN_REG < GP_ARG_NUM_REG                     \
1376    || ((unsigned) (N) - ALTIVEC_ARG_MIN_REG < ALTIVEC_ARG_NUM_REG       \
1377        && TARGET_ALTIVEC && TARGET_ALTIVEC_ABI)                         \
1378    || ((unsigned) (N) - FP_ARG_MIN_REG < FP_ARG_NUM_REG                 \
1379        && TARGET_HARD_FLOAT && TARGET_FPRS))
1380 \f
1381 /* Define a data type for recording info about an argument list
1382    during the scan of that argument list.  This data type should
1383    hold all necessary information about the function itself
1384    and about the args processed so far, enough to enable macros
1385    such as FUNCTION_ARG to determine where the next arg should go.
1386
1387    On the RS/6000, this is a structure.  The first element is the number of
1388    total argument words, the second is used to store the next
1389    floating-point register number, and the third says how many more args we
1390    have prototype types for.
1391
1392    For ABI_V4, we treat these slightly differently -- `sysv_gregno' is
1393    the next available GP register, `fregno' is the next available FP
1394    register, and `words' is the number of words used on the stack.
1395
1396    The varargs/stdarg support requires that this structure's size
1397    be a multiple of sizeof(int).  */
1398
1399 typedef struct rs6000_args
1400 {
1401   int words;                    /* # words used for passing GP registers */
1402   int fregno;                   /* next available FP register */
1403   int vregno;                   /* next available AltiVec register */
1404   int nargs_prototype;          /* # args left in the current prototype */
1405   int prototype;                /* Whether a prototype was defined */
1406   int stdarg;                   /* Whether function is a stdarg function.  */
1407   int call_cookie;              /* Do special things for this call */
1408   int sysv_gregno;              /* next available GP register */
1409   int intoffset;                /* running offset in struct (darwin64) */
1410   int use_stack;                /* any part of struct on stack (darwin64) */
1411   int named;                    /* false for varargs params */
1412 } CUMULATIVE_ARGS;
1413
1414 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1415    for a call to a function whose data type is FNTYPE.
1416    For a library call, FNTYPE is 0.  */
1417
1418 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
1419   init_cumulative_args (&CUM, FNTYPE, LIBNAME, FALSE, FALSE, N_NAMED_ARGS)
1420
1421 /* Similar, but when scanning the definition of a procedure.  We always
1422    set NARGS_PROTOTYPE large so we never return an EXPR_LIST.  */
1423
1424 #define INIT_CUMULATIVE_INCOMING_ARGS(CUM, FNTYPE, LIBNAME) \
1425   init_cumulative_args (&CUM, FNTYPE, LIBNAME, TRUE, FALSE, 1000)
1426
1427 /* Like INIT_CUMULATIVE_ARGS' but only used for outgoing libcalls.  */
1428
1429 #define INIT_CUMULATIVE_LIBCALL_ARGS(CUM, MODE, LIBNAME) \
1430   init_cumulative_args (&CUM, NULL_TREE, LIBNAME, FALSE, TRUE, 0)
1431
1432 /* Update the data in CUM to advance over an argument
1433    of mode MODE and data type TYPE.
1434    (TYPE is null for libcalls where that information may not be available.)  */
1435
1436 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)    \
1437   function_arg_advance (&CUM, MODE, TYPE, NAMED, 0)
1438
1439 /* Determine where to put an argument to a function.
1440    Value is zero to push the argument on the stack,
1441    or a hard register in which to store the argument.
1442
1443    MODE is the argument's machine mode.
1444    TYPE is the data type of the argument (as a tree).
1445     This is null for libcalls where that information may
1446     not be available.
1447    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1448     the preceding args and about the function being called.
1449    NAMED is nonzero if this argument is a named parameter
1450     (otherwise it is an extra parameter matching an ellipsis).
1451
1452    On RS/6000 the first eight words of non-FP are normally in registers
1453    and the rest are pushed.  The first 13 FP args are in registers.
1454
1455    If this is floating-point and no prototype is specified, we use
1456    both an FP and integer register (or possibly FP reg and stack).  Library
1457    functions (when TYPE is zero) always have the proper types for args,
1458    so we can pass the FP value just in one register.  emit_library_function
1459    doesn't support EXPR_LIST anyway.  */
1460
1461 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1462   function_arg (&CUM, MODE, TYPE, NAMED)
1463
1464 /* If defined, a C expression which determines whether, and in which
1465    direction, to pad out an argument with extra space.  The value
1466    should be of type `enum direction': either `upward' to pad above
1467    the argument, `downward' to pad below, or `none' to inhibit
1468    padding.  */
1469
1470 #define FUNCTION_ARG_PADDING(MODE, TYPE) function_arg_padding (MODE, TYPE)
1471
1472 /* If defined, a C expression that gives the alignment boundary, in bits,
1473    of an argument with the specified mode and type.  If it is not defined,
1474    PARM_BOUNDARY is used for all arguments.  */
1475
1476 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE) \
1477   function_arg_boundary (MODE, TYPE)
1478
1479 /* Implement `va_start' for varargs and stdarg.  */
1480 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
1481   rs6000_va_start (valist, nextarg)
1482
1483 #define PAD_VARARGS_DOWN \
1484    (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1485
1486 /* Output assembler code to FILE to increment profiler label # LABELNO
1487    for profiling a function entry.  */
1488
1489 #define FUNCTION_PROFILER(FILE, LABELNO)        \
1490   output_function_profiler ((FILE), (LABELNO));
1491
1492 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
1493    the stack pointer does not matter. No definition is equivalent to
1494    always zero.
1495
1496    On the RS/6000, this is nonzero because we can restore the stack from
1497    its backpointer, which we maintain.  */
1498 #define EXIT_IGNORE_STACK       1
1499
1500 /* Define this macro as a C expression that is nonzero for registers
1501    that are used by the epilogue or the return' pattern.  The stack
1502    and frame pointer registers are already be assumed to be used as
1503    needed.  */
1504
1505 #define EPILOGUE_USES(REGNO)                                    \
1506   ((reload_completed && (REGNO) == LINK_REGISTER_REGNUM)        \
1507    || (TARGET_ALTIVEC && (REGNO) == VRSAVE_REGNO)               \
1508    || (current_function_calls_eh_return                         \
1509        && TARGET_AIX                                            \
1510        && (REGNO) == 2))
1511
1512 \f
1513 /* TRAMPOLINE_TEMPLATE deleted */
1514
1515 /* Length in units of the trampoline for entering a nested function.  */
1516
1517 #define TRAMPOLINE_SIZE rs6000_trampoline_size ()
1518
1519 /* Emit RTL insns to initialize the variable parts of a trampoline.
1520    FNADDR is an RTX for the address of the function's pure code.
1521    CXT is an RTX for the static chain value for the function.  */
1522
1523 #define INITIALIZE_TRAMPOLINE(ADDR, FNADDR, CXT)                \
1524   rs6000_initialize_trampoline (ADDR, FNADDR, CXT)
1525 \f
1526 /* Definitions for __builtin_return_address and __builtin_frame_address.
1527    __builtin_return_address (0) should give link register (65), enable
1528    this.  */
1529 /* This should be uncommented, so that the link register is used, but
1530    currently this would result in unmatched insns and spilling fixed
1531    registers so we'll leave it for another day.  When these problems are
1532    taken care of one additional fetch will be necessary in RETURN_ADDR_RTX.
1533    (mrs) */
1534 /* #define RETURN_ADDR_IN_PREVIOUS_FRAME */
1535
1536 /* Number of bytes into the frame return addresses can be found.  See
1537    rs6000_stack_info in rs6000.c for more information on how the different
1538    abi's store the return address.  */
1539 #define RETURN_ADDRESS_OFFSET                                           \
1540  ((DEFAULT_ABI == ABI_AIX                                               \
1541    || DEFAULT_ABI == ABI_DARWIN)        ? (TARGET_32BIT ? 8 : 16) :     \
1542   (DEFAULT_ABI == ABI_V4)               ? 4 :                           \
1543   (internal_error ("RETURN_ADDRESS_OFFSET not supported"), 0))
1544
1545 /* The current return address is in link register (65).  The return address
1546    of anything farther back is accessed normally at an offset of 8 from the
1547    frame pointer.  */
1548 #define RETURN_ADDR_RTX(COUNT, FRAME)                 \
1549   (rs6000_return_addr (COUNT, FRAME))
1550
1551 \f
1552 /* Definitions for register eliminations.
1553
1554    We have two registers that can be eliminated on the RS/6000.  First, the
1555    frame pointer register can often be eliminated in favor of the stack
1556    pointer register.  Secondly, the argument pointer register can always be
1557    eliminated; it is replaced with either the stack or frame pointer.
1558
1559    In addition, we use the elimination mechanism to see if r30 is needed
1560    Initially we assume that it isn't.  If it is, we spill it.  This is done
1561    by making it an eliminable register.  We replace it with itself so that
1562    if it isn't needed, then existing uses won't be modified.  */
1563
1564 /* This is an array of structures.  Each structure initializes one pair
1565    of eliminable registers.  The "from" register number is given first,
1566    followed by "to".  Eliminations of the same "from" register are listed
1567    in order of preference.  */
1568 #define ELIMINABLE_REGS                                 \
1569 {{ HARD_FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},    \
1570  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},         \
1571  { FRAME_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},    \
1572  { ARG_POINTER_REGNUM, STACK_POINTER_REGNUM},           \
1573  { ARG_POINTER_REGNUM, HARD_FRAME_POINTER_REGNUM},      \
1574  { RS6000_PIC_OFFSET_TABLE_REGNUM, RS6000_PIC_OFFSET_TABLE_REGNUM } }
1575
1576 /* Given FROM and TO register numbers, say whether this elimination is allowed.
1577    Frame pointer elimination is automatically handled.
1578
1579    For the RS/6000, if frame pointer elimination is being done, we would like
1580    to convert ap into fp, not sp.
1581
1582    We need r30 if -mminimal-toc was specified, and there are constant pool
1583    references.  */
1584
1585 #define CAN_ELIMINATE(FROM, TO)                                         \
1586  ((FROM) == ARG_POINTER_REGNUM && (TO) == STACK_POINTER_REGNUM          \
1587   ? ! frame_pointer_needed                                              \
1588   : (FROM) == RS6000_PIC_OFFSET_TABLE_REGNUM                            \
1589   ? ! TARGET_MINIMAL_TOC || TARGET_NO_TOC || get_pool_size () == 0      \
1590   : 1)
1591
1592 /* Define the offset between two registers, one to be eliminated, and the other
1593    its replacement, at the start of a routine.  */
1594 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1595   ((OFFSET) = rs6000_initial_elimination_offset(FROM, TO))
1596 \f
1597 /* Addressing modes, and classification of registers for them.  */
1598
1599 #define HAVE_PRE_DECREMENT 1
1600 #define HAVE_PRE_INCREMENT 1
1601 #define HAVE_PRE_MODIFY_DISP 1
1602 #define HAVE_PRE_MODIFY_REG 1
1603
1604 /* Macros to check register numbers against specific register classes.  */
1605
1606 /* These assume that REGNO is a hard or pseudo reg number.
1607    They give nonzero only if REGNO is a hard reg of the suitable class
1608    or a pseudo reg currently allocated to a suitable hard reg.
1609    Since they use reg_renumber, they are safe only once reg_renumber
1610    has been allocated, which happens in local-alloc.c.  */
1611
1612 #define REGNO_OK_FOR_INDEX_P(REGNO)                             \
1613 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1614  ? (REGNO) <= 31 || (REGNO) == 67                               \
1615    || (REGNO) == FRAME_POINTER_REGNUM                           \
1616  : (reg_renumber[REGNO] >= 0                                    \
1617     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67  \
1618         || reg_renumber[REGNO] == FRAME_POINTER_REGNUM)))
1619
1620 #define REGNO_OK_FOR_BASE_P(REGNO)                              \
1621 ((REGNO) < FIRST_PSEUDO_REGISTER                                \
1622  ? ((REGNO) > 0 && (REGNO) <= 31) || (REGNO) == 67              \
1623    || (REGNO) == FRAME_POINTER_REGNUM                           \
1624  : (reg_renumber[REGNO] > 0                                     \
1625     && (reg_renumber[REGNO] <= 31 || reg_renumber[REGNO] == 67  \
1626         || reg_renumber[REGNO] == FRAME_POINTER_REGNUM)))
1627 \f
1628 /* Maximum number of registers that can appear in a valid memory address.  */
1629
1630 #define MAX_REGS_PER_ADDRESS 2
1631
1632 /* Recognize any constant value that is a valid address.  */
1633
1634 #define CONSTANT_ADDRESS_P(X)   \
1635   (GET_CODE (X) == LABEL_REF || GET_CODE (X) == SYMBOL_REF              \
1636    || GET_CODE (X) == CONST_INT || GET_CODE (X) == CONST                \
1637    || GET_CODE (X) == HIGH)
1638
1639 /* Nonzero if the constant value X is a legitimate general operand.
1640    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.
1641
1642    On the RS/6000, all integer constants are acceptable, most won't be valid
1643    for particular insns, though.  Only easy FP constants are
1644    acceptable.  */
1645
1646 #define LEGITIMATE_CONSTANT_P(X)                                \
1647   (((GET_CODE (X) != CONST_DOUBLE                               \
1648      && GET_CODE (X) != CONST_VECTOR)                           \
1649     || GET_MODE (X) == VOIDmode                                 \
1650     || (TARGET_POWERPC64 && GET_MODE (X) == DImode)             \
1651     || easy_fp_constant (X, GET_MODE (X))                       \
1652     || easy_vector_constant (X, GET_MODE (X)))                  \
1653    && !rs6000_tls_referenced_p (X))
1654
1655 #define EASY_VECTOR_15(n) ((n) >= -16 && (n) <= 15)
1656 #define EASY_VECTOR_15_ADD_SELF(n) (!EASY_VECTOR_15((n))        \
1657                                     && EASY_VECTOR_15((n) >> 1) \
1658                                     && ((n) & 1) == 0)
1659
1660 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1661    and check its validity for a certain class.
1662    We have two alternate definitions for each of them.
1663    The usual definition accepts all pseudo regs; the other rejects
1664    them unless they have been allocated suitable hard regs.
1665    The symbol REG_OK_STRICT causes the latter definition to be used.
1666
1667    Most source files want to accept pseudo regs in the hope that
1668    they will get allocated to the class that the insn wants them to be in.
1669    Source files for reload pass need to be strict.
1670    After reload, it makes no difference, since pseudo regs have
1671    been eliminated by then.  */
1672
1673 #ifdef REG_OK_STRICT
1674 # define REG_OK_STRICT_FLAG 1
1675 #else
1676 # define REG_OK_STRICT_FLAG 0
1677 #endif
1678
1679 /* Nonzero if X is a hard reg that can be used as an index
1680    or if it is a pseudo reg in the non-strict case.  */
1681 #define INT_REG_OK_FOR_INDEX_P(X, STRICT)                       \
1682   ((!(STRICT) && REGNO (X) >= FIRST_PSEUDO_REGISTER)            \
1683    || REGNO_OK_FOR_INDEX_P (REGNO (X)))
1684
1685 /* Nonzero if X is a hard reg that can be used as a base reg
1686    or if it is a pseudo reg in the non-strict case.  */
1687 #define INT_REG_OK_FOR_BASE_P(X, STRICT)                        \
1688   ((!(STRICT) && REGNO (X) >= FIRST_PSEUDO_REGISTER)            \
1689    || REGNO_OK_FOR_BASE_P (REGNO (X)))
1690
1691 #define REG_OK_FOR_INDEX_P(X) INT_REG_OK_FOR_INDEX_P (X, REG_OK_STRICT_FLAG)
1692 #define REG_OK_FOR_BASE_P(X)  INT_REG_OK_FOR_BASE_P (X, REG_OK_STRICT_FLAG)
1693 \f
1694 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
1695    that is a valid memory address for an instruction.
1696    The MODE argument is the machine mode for the MEM expression
1697    that wants to use this address.
1698
1699    On the RS/6000, there are four valid addresses: a SYMBOL_REF that
1700    refers to a constant pool entry of an address (or the sum of it
1701    plus a constant), a short (16-bit signed) constant plus a register,
1702    the sum of two registers, or a register indirect, possibly with an
1703    auto-increment.  For DFmode and DImode with a constant plus register,
1704    we must ensure that both words are addressable or PowerPC64 with offset
1705    word aligned.
1706
1707    For modes spanning multiple registers (DFmode in 32-bit GPRs,
1708    32-bit DImode, TImode), indexed addressing cannot be used because
1709    adjacent memory cells are accessed by adding word-sized offsets
1710    during assembly output.  */
1711
1712 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)                 \
1713 { if (rs6000_legitimate_address (MODE, X, REG_OK_STRICT_FLAG))  \
1714     goto ADDR;                                                  \
1715 }
1716 \f
1717 /* Try machine-dependent ways of modifying an illegitimate address
1718    to be legitimate.  If we find one, return the new, valid address.
1719    This macro is used in only one place: `memory_address' in explow.c.
1720
1721    OLDX is the address as it was before break_out_memory_refs was called.
1722    In some cases it is useful to look at this to decide what needs to be done.
1723
1724    MODE and WIN are passed so that this macro can use
1725    GO_IF_LEGITIMATE_ADDRESS.
1726
1727    It is always safe for this macro to do nothing.  It exists to recognize
1728    opportunities to optimize the output.
1729
1730    On RS/6000, first check for the sum of a register with a constant
1731    integer that is out of range.  If so, generate code to add the
1732    constant with the low-order 16 bits masked to the register and force
1733    this result into another register (this can be done with `cau').
1734    Then generate an address of REG+(CONST&0xffff), allowing for the
1735    possibility of bit 16 being a one.
1736
1737    Then check for the sum of a register and something not constant, try to
1738    load the other things into a register and return the sum.  */
1739
1740 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
1741 {  rtx result = rs6000_legitimize_address (X, OLDX, MODE);      \
1742    if (result != NULL_RTX)                                      \
1743      {                                                          \
1744        (X) = result;                                            \
1745        goto WIN;                                                \
1746      }                                                          \
1747 }
1748
1749 /* Try a machine-dependent way of reloading an illegitimate address
1750    operand.  If we find one, push the reload and jump to WIN.  This
1751    macro is used in only one place: `find_reloads_address' in reload.c.
1752
1753    Implemented on rs6000 by rs6000_legitimize_reload_address.
1754    Note that (X) is evaluated twice; this is safe in current usage.  */
1755
1756 #define LEGITIMIZE_RELOAD_ADDRESS(X,MODE,OPNUM,TYPE,IND_LEVELS,WIN)          \
1757 do {                                                                         \
1758   int win;                                                                   \
1759   (X) = rs6000_legitimize_reload_address ((X), (MODE), (OPNUM),              \
1760                         (int)(TYPE), (IND_LEVELS), &win);                    \
1761   if ( win )                                                                 \
1762     goto WIN;                                                                \
1763 } while (0)
1764
1765 /* Go to LABEL if ADDR (a legitimate address expression)
1766    has an effect that depends on the machine mode it is used for.  */
1767
1768 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL)                \
1769 do {                                                            \
1770   if (rs6000_mode_dependent_address (ADDR))                     \
1771     goto LABEL;                                                 \
1772 } while (0)
1773 \f
1774 /* The register number of the register used to address a table of
1775    static data addresses in memory.  In some cases this register is
1776    defined by a processor's "application binary interface" (ABI).
1777    When this macro is defined, RTL is generated for this register
1778    once, as with the stack pointer and frame pointer registers.  If
1779    this macro is not defined, it is up to the machine-dependent files
1780    to allocate such a register (if necessary).  */
1781
1782 #define RS6000_PIC_OFFSET_TABLE_REGNUM 30
1783 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? RS6000_PIC_OFFSET_TABLE_REGNUM : INVALID_REGNUM)
1784
1785 #define TOC_REGISTER (TARGET_MINIMAL_TOC ? RS6000_PIC_OFFSET_TABLE_REGNUM : 2)
1786
1787 /* Define this macro if the register defined by
1788    `PIC_OFFSET_TABLE_REGNUM' is clobbered by calls.  Do not define
1789    this macro if `PIC_OFFSET_TABLE_REGNUM' is not defined.  */
1790
1791 /* #define PIC_OFFSET_TABLE_REG_CALL_CLOBBERED */
1792
1793 /* A C expression that is nonzero if X is a legitimate immediate
1794    operand on the target machine when generating position independent
1795    code.  You can assume that X satisfies `CONSTANT_P', so you need
1796    not check this.  You can also assume FLAG_PIC is true, so you need
1797    not check it either.  You need not define this macro if all
1798    constants (including `SYMBOL_REF') can be immediate operands when
1799    generating position independent code.  */
1800
1801 /* #define LEGITIMATE_PIC_OPERAND_P (X) */
1802 \f
1803 /* Define this if some processing needs to be done immediately before
1804    emitting code for an insn.  */
1805
1806 /* #define FINAL_PRESCAN_INSN(INSN,OPERANDS,NOPERANDS) */
1807
1808 /* Specify the machine mode that this machine uses
1809    for the index in the tablejump instruction.  */
1810 #define CASE_VECTOR_MODE SImode
1811
1812 /* Define as C expression which evaluates to nonzero if the tablejump
1813    instruction expects the table to contain offsets from the address of the
1814    table.
1815    Do not define this if the table should contain absolute addresses.  */
1816 #define CASE_VECTOR_PC_RELATIVE 1
1817
1818 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1819 #define DEFAULT_SIGNED_CHAR 0
1820
1821 /* This flag, if defined, says the same insns that convert to a signed fixnum
1822    also convert validly to an unsigned one.  */
1823
1824 /* #define FIXUNS_TRUNC_LIKE_FIX_TRUNC */
1825
1826 /* An integer expression for the size in bits of the largest integer machine
1827    mode that should actually be used.  */
1828
1829 /* Allow pairs of registers to be used, which is the intent of the default.  */
1830 #define MAX_FIXED_MODE_SIZE GET_MODE_BITSIZE (TARGET_POWERPC64 ? TImode : DImode)
1831
1832 /* Max number of bytes we can move from memory to memory
1833    in one reasonably fast instruction.  */
1834 #define MOVE_MAX (! TARGET_POWERPC64 ? 4 : 8)
1835 #define MAX_MOVE_MAX 8
1836
1837 /* Nonzero if access to memory by bytes is no faster than for words.
1838    Also nonzero if doing byte operations (specifically shifts) in registers
1839    is undesirable.  */
1840 #define SLOW_BYTE_ACCESS 1
1841
1842 /* Define if operations between registers always perform the operation
1843    on the full register even if a narrower mode is specified.  */
1844 #define WORD_REGISTER_OPERATIONS
1845
1846 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
1847    will either zero-extend or sign-extend.  The value of this macro should
1848    be the code that says which one of the two operations is implicitly
1849    done, UNKNOWN if none.  */
1850 #define LOAD_EXTEND_OP(MODE) ZERO_EXTEND
1851
1852 /* Define if loading short immediate values into registers sign extends.  */
1853 #define SHORT_IMMEDIATES_SIGN_EXTEND
1854 \f
1855 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
1856    is done just by pretending it is already truncated.  */
1857 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
1858
1859 /* The cntlzw and cntlzd instructions return 32 and 64 for input of zero.  */
1860 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1861   ((VALUE) = ((MODE) == SImode ? 32 : 64))
1862
1863 /* The CTZ patterns return -1 for input of zero.  */
1864 #define CTZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) ((VALUE) = -1)
1865
1866 /* Specify the machine mode that pointers have.
1867    After generation of rtl, the compiler makes no further distinction
1868    between pointers and any other objects of this machine mode.  */
1869 #define Pmode (TARGET_32BIT ? SImode : DImode)
1870
1871 /* Supply definition of STACK_SIZE_MODE for allocate_dynamic_stack_space.  */
1872 #define STACK_SIZE_MODE (TARGET_32BIT ? SImode : DImode)
1873
1874 /* Mode of a function address in a call instruction (for indexing purposes).
1875    Doesn't matter on RS/6000.  */
1876 #define FUNCTION_MODE SImode
1877
1878 /* Define this if addresses of constant functions
1879    shouldn't be put through pseudo regs where they can be cse'd.
1880    Desirable on machines where ordinary constants are expensive
1881    but a CALL with constant address is cheap.  */
1882 #define NO_FUNCTION_CSE
1883
1884 /* Define this to be nonzero if shift instructions ignore all but the low-order
1885    few bits.
1886
1887    The sle and sre instructions which allow SHIFT_COUNT_TRUNCATED
1888    have been dropped from the PowerPC architecture.  */
1889
1890 #define SHIFT_COUNT_TRUNCATED (TARGET_POWER ? 1 : 0)
1891
1892 /* Adjust the length of an INSN.  LENGTH is the currently-computed length and
1893    should be adjusted to reflect any required changes.  This macro is used when
1894    there is some systematic length adjustment required that would be difficult
1895    to express in the length attribute.  */
1896
1897 /* #define ADJUST_INSN_LENGTH(X,LENGTH) */
1898
1899 /* Given a comparison code (EQ, NE, etc.) and the first operand of a
1900    COMPARE, return the mode to be used for the comparison.  For
1901    floating-point, CCFPmode should be used.  CCUNSmode should be used
1902    for unsigned comparisons.  CCEQmode should be used when we are
1903    doing an inequality comparison on the result of a
1904    comparison.  CCmode should be used in all other cases.  */
1905
1906 #define SELECT_CC_MODE(OP,X,Y) \
1907   (SCALAR_FLOAT_MODE_P (GET_MODE (X)) ? CCFPmode        \
1908    : (OP) == GTU || (OP) == LTU || (OP) == GEU || (OP) == LEU ? CCUNSmode \
1909    : (((OP) == EQ || (OP) == NE) && COMPARISON_P (X)                      \
1910       ? CCEQmode : CCmode))
1911
1912 /* Can the condition code MODE be safely reversed?  This is safe in
1913    all cases on this port, because at present it doesn't use the
1914    trapping FP comparisons (fcmpo).  */
1915 #define REVERSIBLE_CC_MODE(MODE) 1
1916
1917 /* Given a condition code and a mode, return the inverse condition.  */
1918 #define REVERSE_CONDITION(CODE, MODE) rs6000_reverse_condition (MODE, CODE)
1919
1920 /* Define the information needed to generate branch and scc insns.  This is
1921    stored from the compare operation.  */
1922
1923 extern GTY(()) rtx rs6000_compare_op0;
1924 extern GTY(()) rtx rs6000_compare_op1;
1925 extern int rs6000_compare_fp_p;
1926 \f
1927 /* Control the assembler format that we output.  */
1928
1929 /* A C string constant describing how to begin a comment in the target
1930    assembler language.  The compiler assumes that the comment will end at
1931    the end of the line.  */
1932 #define ASM_COMMENT_START " #"
1933
1934 /* Flag to say the TOC is initialized */
1935 extern int toc_initialized;
1936
1937 /* Macro to output a special constant pool entry.  Go to WIN if we output
1938    it.  Otherwise, it is written the usual way.
1939
1940    On the RS/6000, toc entries are handled this way.  */
1941
1942 #define ASM_OUTPUT_SPECIAL_POOL_ENTRY(FILE, X, MODE, ALIGN, LABELNO, WIN) \
1943 { if (ASM_OUTPUT_SPECIAL_POOL_ENTRY_P (X, MODE))                          \
1944     {                                                                     \
1945       output_toc (FILE, X, LABELNO, MODE);                                \
1946       goto WIN;                                                           \
1947     }                                                                     \
1948 }
1949
1950 #ifdef HAVE_GAS_WEAK
1951 #define RS6000_WEAK 1
1952 #else
1953 #define RS6000_WEAK 0
1954 #endif
1955
1956 #if RS6000_WEAK
1957 /* Used in lieu of ASM_WEAKEN_LABEL.  */
1958 #define ASM_WEAKEN_DECL(FILE, DECL, NAME, VAL)                          \
1959   do                                                                    \
1960     {                                                                   \
1961       fputs ("\t.weak\t", (FILE));                                      \
1962       RS6000_OUTPUT_BASENAME ((FILE), (NAME));                          \
1963       if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL                   \
1964           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
1965         {                                                               \
1966           if (TARGET_XCOFF)                                             \
1967             fputs ("[DS]", (FILE));                                     \
1968           fputs ("\n\t.weak\t.", (FILE));                               \
1969           RS6000_OUTPUT_BASENAME ((FILE), (NAME));                      \
1970         }                                                               \
1971       fputc ('\n', (FILE));                                             \
1972       if (VAL)                                                          \
1973         {                                                               \
1974           ASM_OUTPUT_DEF ((FILE), (NAME), (VAL));                       \
1975           if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL               \
1976               && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                 \
1977             {                                                           \
1978               fputs ("\t.set\t.", (FILE));                              \
1979               RS6000_OUTPUT_BASENAME ((FILE), (NAME));                  \
1980               fputs (",.", (FILE));                                     \
1981               RS6000_OUTPUT_BASENAME ((FILE), (VAL));                   \
1982               fputc ('\n', (FILE));                                     \
1983             }                                                           \
1984         }                                                               \
1985     }                                                                   \
1986   while (0)
1987 #endif
1988
1989 #if HAVE_GAS_WEAKREF
1990 #define ASM_OUTPUT_WEAKREF(FILE, DECL, NAME, VALUE)                     \
1991   do                                                                    \
1992     {                                                                   \
1993       fputs ("\t.weakref\t", (FILE));                                   \
1994       RS6000_OUTPUT_BASENAME ((FILE), (NAME));                          \
1995       fputs (", ", (FILE));                                             \
1996       RS6000_OUTPUT_BASENAME ((FILE), (VALUE));                         \
1997       if ((DECL) && TREE_CODE (DECL) == FUNCTION_DECL                   \
1998           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
1999         {                                                               \
2000           fputs ("\n\t.weakref\t.", (FILE));                            \
2001           RS6000_OUTPUT_BASENAME ((FILE), (NAME));                      \
2002           fputs (", .", (FILE));                                        \
2003           RS6000_OUTPUT_BASENAME ((FILE), (VALUE));                     \
2004         }                                                               \
2005       fputc ('\n', (FILE));                                             \
2006     } while (0)
2007 #endif
2008
2009 /* This implements the `alias' attribute.  */
2010 #undef  ASM_OUTPUT_DEF_FROM_DECLS
2011 #define ASM_OUTPUT_DEF_FROM_DECLS(FILE, DECL, TARGET)                   \
2012   do                                                                    \
2013     {                                                                   \
2014       const char *alias = XSTR (XEXP (DECL_RTL (DECL), 0), 0);          \
2015       const char *name = IDENTIFIER_POINTER (TARGET);                   \
2016       if (TREE_CODE (DECL) == FUNCTION_DECL                             \
2017           && DEFAULT_ABI == ABI_AIX && DOT_SYMBOLS)                     \
2018         {                                                               \
2019           if (TREE_PUBLIC (DECL))                                       \
2020             {                                                           \
2021               if (!RS6000_WEAK || !DECL_WEAK (DECL))                    \
2022                 {                                                       \
2023                   fputs ("\t.globl\t.", FILE);                          \
2024                   RS6000_OUTPUT_BASENAME (FILE, alias);                 \
2025                   putc ('\n', FILE);                                    \
2026                 }                                                       \
2027             }                                                           \
2028           else if (TARGET_XCOFF)                                        \
2029             {                                                           \
2030               fputs ("\t.lglobl\t.", FILE);                             \
2031               RS6000_OUTPUT_BASENAME (FILE, alias);                     \
2032               putc ('\n', FILE);                                        \
2033             }                                                           \
2034           fputs ("\t.set\t.", FILE);                                    \
2035           RS6000_OUTPUT_BASENAME (FILE, alias);                         \
2036           fputs (",.", FILE);                                           \
2037           RS6000_OUTPUT_BASENAME (FILE, name);                          \
2038           fputc ('\n', FILE);                                           \
2039         }                                                               \
2040       ASM_OUTPUT_DEF (FILE, alias, name);                               \
2041     }                                                                   \
2042    while (0)
2043
2044 #define TARGET_ASM_FILE_START rs6000_file_start
2045
2046 /* Output to assembler file text saying following lines
2047    may contain character constants, extra white space, comments, etc.  */
2048
2049 #define ASM_APP_ON ""
2050
2051 /* Output to assembler file text saying following lines
2052    no longer contain unusual constructs.  */
2053
2054 #define ASM_APP_OFF ""
2055
2056 /* How to refer to registers in assembler output.
2057    This sequence is indexed by compiler's hard-register-number (see above).  */
2058
2059 extern char rs6000_reg_names[][8];      /* register names (0 vs. %r0).  */
2060
2061 #define REGISTER_NAMES                                                  \
2062 {                                                                       \
2063   &rs6000_reg_names[ 0][0],     /* r0   */                              \
2064   &rs6000_reg_names[ 1][0],     /* r1   */                              \
2065   &rs6000_reg_names[ 2][0],     /* r2   */                              \
2066   &rs6000_reg_names[ 3][0],     /* r3   */                              \
2067   &rs6000_reg_names[ 4][0],     /* r4   */                              \
2068   &rs6000_reg_names[ 5][0],     /* r5   */                              \
2069   &rs6000_reg_names[ 6][0],     /* r6   */                              \
2070   &rs6000_reg_names[ 7][0],     /* r7   */                              \
2071   &rs6000_reg_names[ 8][0],     /* r8   */                              \
2072   &rs6000_reg_names[ 9][0],     /* r9   */                              \
2073   &rs6000_reg_names[10][0],     /* r10  */                              \
2074   &rs6000_reg_names[11][0],     /* r11  */                              \
2075   &rs6000_reg_names[12][0],     /* r12  */                              \
2076   &rs6000_reg_names[13][0],     /* r13  */                              \
2077   &rs6000_reg_names[14][0],     /* r14  */                              \
2078   &rs6000_reg_names[15][0],     /* r15  */                              \
2079   &rs6000_reg_names[16][0],     /* r16  */                              \
2080   &rs6000_reg_names[17][0],     /* r17  */                              \
2081   &rs6000_reg_names[18][0],     /* r18  */                              \
2082   &rs6000_reg_names[19][0],     /* r19  */                              \
2083   &rs6000_reg_names[20][0],     /* r20  */                              \
2084   &rs6000_reg_names[21][0],     /* r21  */                              \
2085   &rs6000_reg_names[22][0],     /* r22  */                              \
2086   &rs6000_reg_names[23][0],     /* r23  */                              \
2087   &rs6000_reg_names[24][0],     /* r24  */                              \
2088   &rs6000_reg_names[25][0],     /* r25  */                              \
2089   &rs6000_reg_names[26][0],     /* r26  */                              \
2090   &rs6000_reg_names[27][0],     /* r27  */                              \
2091   &rs6000_reg_names[28][0],     /* r28  */                              \
2092   &rs6000_reg_names[29][0],     /* r29  */                              \
2093   &rs6000_reg_names[30][0],     /* r30  */                              \
2094   &rs6000_reg_names[31][0],     /* r31  */                              \
2095                                                                         \
2096   &rs6000_reg_names[32][0],     /* fr0  */                              \
2097   &rs6000_reg_names[33][0],     /* fr1  */                              \
2098   &rs6000_reg_names[34][0],     /* fr2  */                              \
2099   &rs6000_reg_names[35][0],     /* fr3  */                              \
2100   &rs6000_reg_names[36][0],     /* fr4  */                              \
2101   &rs6000_reg_names[37][0],     /* fr5  */                              \
2102   &rs6000_reg_names[38][0],     /* fr6  */                              \
2103   &rs6000_reg_names[39][0],     /* fr7  */                              \
2104   &rs6000_reg_names[40][0],     /* fr8  */                              \
2105   &rs6000_reg_names[41][0],     /* fr9  */                              \
2106   &rs6000_reg_names[42][0],     /* fr10 */                              \
2107   &rs6000_reg_names[43][0],     /* fr11 */                              \
2108   &rs6000_reg_names[44][0],     /* fr12 */                              \
2109   &rs6000_reg_names[45][0],     /* fr13 */                              \
2110   &rs6000_reg_names[46][0],     /* fr14 */                              \
2111   &rs6000_reg_names[47][0],     /* fr15 */                              \
2112   &rs6000_reg_names[48][0],     /* fr16 */                              \
2113   &rs6000_reg_names[49][0],     /* fr17 */                              \
2114   &rs6000_reg_names[50][0],     /* fr18 */                              \
2115   &rs6000_reg_names[51][0],     /* fr19 */                              \
2116   &rs6000_reg_names[52][0],     /* fr20 */                              \
2117   &rs6000_reg_names[53][0],     /* fr21 */                              \
2118   &rs6000_reg_names[54][0],     /* fr22 */                              \
2119   &rs6000_reg_names[55][0],     /* fr23 */                              \
2120   &rs6000_reg_names[56][0],     /* fr24 */                              \
2121   &rs6000_reg_names[57][0],     /* fr25 */                              \
2122   &rs6000_reg_names[58][0],     /* fr26 */                              \
2123   &rs6000_reg_names[59][0],     /* fr27 */                              \
2124   &rs6000_reg_names[60][0],     /* fr28 */                              \
2125   &rs6000_reg_names[61][0],     /* fr29 */                              \
2126   &rs6000_reg_names[62][0],     /* fr30 */                              \
2127   &rs6000_reg_names[63][0],     /* fr31 */                              \
2128                                                                         \
2129   &rs6000_reg_names[64][0],     /* mq   */                              \
2130   &rs6000_reg_names[65][0],     /* lr   */                              \
2131   &rs6000_reg_names[66][0],     /* ctr  */                              \
2132   &rs6000_reg_names[67][0],     /* ap   */                              \
2133                                                                         \
2134   &rs6000_reg_names[68][0],     /* cr0  */                              \
2135   &rs6000_reg_names[69][0],     /* cr1  */                              \
2136   &rs6000_reg_names[70][0],     /* cr2  */                              \
2137   &rs6000_reg_names[71][0],     /* cr3  */                              \
2138   &rs6000_reg_names[72][0],     /* cr4  */                              \
2139   &rs6000_reg_names[73][0],     /* cr5  */                              \
2140   &rs6000_reg_names[74][0],     /* cr6  */                              \
2141   &rs6000_reg_names[75][0],     /* cr7  */                              \
2142                                                                         \
2143   &rs6000_reg_names[76][0],     /* xer  */                              \
2144                                                                         \
2145   &rs6000_reg_names[77][0],     /* v0  */                               \
2146   &rs6000_reg_names[78][0],     /* v1  */                               \
2147   &rs6000_reg_names[79][0],     /* v2  */                               \
2148   &rs6000_reg_names[80][0],     /* v3  */                               \
2149   &rs6000_reg_names[81][0],     /* v4  */                               \
2150   &rs6000_reg_names[82][0],     /* v5  */                               \
2151   &rs6000_reg_names[83][0],     /* v6  */                               \
2152   &rs6000_reg_names[84][0],     /* v7  */                               \
2153   &rs6000_reg_names[85][0],     /* v8  */                               \
2154   &rs6000_reg_names[86][0],     /* v9  */                               \
2155   &rs6000_reg_names[87][0],     /* v10  */                              \
2156   &rs6000_reg_names[88][0],     /* v11  */                              \
2157   &rs6000_reg_names[89][0],     /* v12  */                              \
2158   &rs6000_reg_names[90][0],     /* v13  */                              \
2159   &rs6000_reg_names[91][0],     /* v14  */                              \
2160   &rs6000_reg_names[92][0],     /* v15  */                              \
2161   &rs6000_reg_names[93][0],     /* v16  */                              \
2162   &rs6000_reg_names[94][0],     /* v17  */                              \
2163   &rs6000_reg_names[95][0],     /* v18  */                              \
2164   &rs6000_reg_names[96][0],     /* v19  */                              \
2165   &rs6000_reg_names[97][0],     /* v20  */                              \
2166   &rs6000_reg_names[98][0],     /* v21  */                              \
2167   &rs6000_reg_names[99][0],     /* v22  */                              \
2168   &rs6000_reg_names[100][0],    /* v23  */                              \
2169   &rs6000_reg_names[101][0],    /* v24  */                              \
2170   &rs6000_reg_names[102][0],    /* v25  */                              \
2171   &rs6000_reg_names[103][0],    /* v26  */                              \
2172   &rs6000_reg_names[104][0],    /* v27  */                              \
2173   &rs6000_reg_names[105][0],    /* v28  */                              \
2174   &rs6000_reg_names[106][0],    /* v29  */                              \
2175   &rs6000_reg_names[107][0],    /* v30  */                              \
2176   &rs6000_reg_names[108][0],    /* v31  */                              \
2177   &rs6000_reg_names[109][0],    /* vrsave  */                           \
2178   &rs6000_reg_names[110][0],    /* vscr  */                             \
2179   &rs6000_reg_names[111][0],    /* spe_acc */                           \
2180   &rs6000_reg_names[112][0],    /* spefscr */                           \
2181   &rs6000_reg_names[113][0],    /* sfp  */                              \
2182 }
2183
2184 /* Table of additional register names to use in user input.  */
2185
2186 #define ADDITIONAL_REGISTER_NAMES \
2187  {{"r0",    0}, {"r1",    1}, {"r2",    2}, {"r3",    3},       \
2188   {"r4",    4}, {"r5",    5}, {"r6",    6}, {"r7",    7},       \
2189   {"r8",    8}, {"r9",    9}, {"r10",  10}, {"r11",  11},       \
2190   {"r12",  12}, {"r13",  13}, {"r14",  14}, {"r15",  15},       \
2191   {"r16",  16}, {"r17",  17}, {"r18",  18}, {"r19",  19},       \
2192   {"r20",  20}, {"r21",  21}, {"r22",  22}, {"r23",  23},       \
2193   {"r24",  24}, {"r25",  25}, {"r26",  26}, {"r27",  27},       \
2194   {"r28",  28}, {"r29",  29}, {"r30",  30}, {"r31",  31},       \
2195   {"fr0",  32}, {"fr1",  33}, {"fr2",  34}, {"fr3",  35},       \
2196   {"fr4",  36}, {"fr5",  37}, {"fr6",  38}, {"fr7",  39},       \
2197   {"fr8",  40}, {"fr9",  41}, {"fr10", 42}, {"fr11", 43},       \
2198   {"fr12", 44}, {"fr13", 45}, {"fr14", 46}, {"fr15", 47},       \
2199   {"fr16", 48}, {"fr17", 49}, {"fr18", 50}, {"fr19", 51},       \
2200   {"fr20", 52}, {"fr21", 53}, {"fr22", 54}, {"fr23", 55},       \
2201   {"fr24", 56}, {"fr25", 57}, {"fr26", 58}, {"fr27", 59},       \
2202   {"fr28", 60}, {"fr29", 61}, {"fr30", 62}, {"fr31", 63},       \
2203   {"v0",   77}, {"v1",   78}, {"v2",   79}, {"v3",   80},       \
2204   {"v4",   81}, {"v5",   82}, {"v6",   83}, {"v7",   84},       \
2205   {"v8",   85}, {"v9",   86}, {"v10",  87}, {"v11",  88},       \
2206   {"v12",  89}, {"v13",  90}, {"v14",  91}, {"v15",  92},       \
2207   {"v16",  93}, {"v17",  94}, {"v18",  95}, {"v19",  96},       \
2208   {"v20",  97}, {"v21",  98}, {"v22",  99}, {"v23",  100},      \
2209   {"v24",  101},{"v25",  102},{"v26",  103},{"v27",  104},      \
2210   {"v28",  105},{"v29",  106},{"v30",  107},{"v31",  108},      \
2211   {"vrsave", 109}, {"vscr", 110},                               \
2212   {"spe_acc", 111}, {"spefscr", 112},                           \
2213   /* no additional names for: mq, lr, ctr, ap */                \
2214   {"cr0",  68}, {"cr1",  69}, {"cr2",  70}, {"cr3",  71},       \
2215   {"cr4",  72}, {"cr5",  73}, {"cr6",  74}, {"cr7",  75},       \
2216   {"cc",   68}, {"sp",    1}, {"toc",   2} }
2217
2218 /* Text to write out after a CALL that may be replaced by glue code by
2219    the loader.  This depends on the AIX version.  */
2220 #define RS6000_CALL_GLUE "cror 31,31,31"
2221
2222 /* This is how to output an element of a case-vector that is relative.  */
2223
2224 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL) \
2225   do { char buf[100];                                   \
2226        fputs ("\t.long ", FILE);                        \
2227        ASM_GENERATE_INTERNAL_LABEL (buf, "L", VALUE);   \
2228        assemble_name (FILE, buf);                       \
2229        putc ('-', FILE);                                \
2230        ASM_GENERATE_INTERNAL_LABEL (buf, "L", REL);     \
2231        assemble_name (FILE, buf);                       \
2232        putc ('\n', FILE);                               \
2233      } while (0)
2234
2235 /* This is how to output an assembler line
2236    that says to advance the location counter
2237    to a multiple of 2**LOG bytes.  */
2238
2239 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
2240   if ((LOG) != 0)                       \
2241     fprintf (FILE, "\t.align %d\n", (LOG))
2242
2243 /* Pick up the return address upon entry to a procedure. Used for
2244    dwarf2 unwind information.  This also enables the table driven
2245    mechanism.  */
2246
2247 #define INCOMING_RETURN_ADDR_RTX   gen_rtx_REG (Pmode, LINK_REGISTER_REGNUM)
2248 #define DWARF_FRAME_RETURN_COLUMN  DWARF_FRAME_REGNUM (LINK_REGISTER_REGNUM)
2249
2250 /* Describe how we implement __builtin_eh_return.  */
2251 #define EH_RETURN_DATA_REGNO(N) ((N) < 4 ? (N) + 3 : INVALID_REGNUM)
2252 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 10)
2253
2254 /* Print operand X (an rtx) in assembler syntax to file FILE.
2255    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
2256    For `%' followed by punctuation, CODE is the punctuation and X is null.  */
2257
2258 #define PRINT_OPERAND(FILE, X, CODE)  print_operand (FILE, X, CODE)
2259
2260 /* Define which CODE values are valid.  */
2261
2262 #define PRINT_OPERAND_PUNCT_VALID_P(CODE)  \
2263   ((CODE) == '.' || (CODE) == '&')
2264
2265 /* Print a memory address as an operand to reference that memory location.  */
2266
2267 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
2268
2269 /* uncomment for disabling the corresponding default options */
2270 /* #define  MACHINE_no_sched_interblock */
2271 /* #define  MACHINE_no_sched_speculative */
2272 /* #define  MACHINE_no_sched_speculative_load */
2273
2274 /* General flags.  */
2275 extern int flag_pic;
2276 extern int optimize;
2277 extern int flag_expensive_optimizations;
2278 extern int frame_pointer_needed;
2279
2280 enum rs6000_builtins
2281 {
2282   /* AltiVec builtins.  */
2283   ALTIVEC_BUILTIN_ST_INTERNAL_4si,
2284   ALTIVEC_BUILTIN_LD_INTERNAL_4si,
2285   ALTIVEC_BUILTIN_ST_INTERNAL_8hi,
2286   ALTIVEC_BUILTIN_LD_INTERNAL_8hi,
2287   ALTIVEC_BUILTIN_ST_INTERNAL_16qi,
2288   ALTIVEC_BUILTIN_LD_INTERNAL_16qi,
2289   ALTIVEC_BUILTIN_ST_INTERNAL_4sf,
2290   ALTIVEC_BUILTIN_LD_INTERNAL_4sf,
2291   ALTIVEC_BUILTIN_VADDUBM,
2292   ALTIVEC_BUILTIN_VADDUHM,
2293   ALTIVEC_BUILTIN_VADDUWM,
2294   ALTIVEC_BUILTIN_VADDFP,
2295   ALTIVEC_BUILTIN_VADDCUW,
2296   ALTIVEC_BUILTIN_VADDUBS,
2297   ALTIVEC_BUILTIN_VADDSBS,
2298   ALTIVEC_BUILTIN_VADDUHS,
2299   ALTIVEC_BUILTIN_VADDSHS,
2300   ALTIVEC_BUILTIN_VADDUWS,
2301   ALTIVEC_BUILTIN_VADDSWS,
2302   ALTIVEC_BUILTIN_VAND,
2303   ALTIVEC_BUILTIN_VANDC,
2304   ALTIVEC_BUILTIN_VAVGUB,
2305   ALTIVEC_BUILTIN_VAVGSB,
2306   ALTIVEC_BUILTIN_VAVGUH,
2307   ALTIVEC_BUILTIN_VAVGSH,
2308   ALTIVEC_BUILTIN_VAVGUW,
2309   ALTIVEC_BUILTIN_VAVGSW,
2310   ALTIVEC_BUILTIN_VCFUX,
2311   ALTIVEC_BUILTIN_VCFSX,
2312   ALTIVEC_BUILTIN_VCTSXS,
2313   ALTIVEC_BUILTIN_VCTUXS,
2314   ALTIVEC_BUILTIN_VCMPBFP,
2315   ALTIVEC_BUILTIN_VCMPEQUB,
2316   ALTIVEC_BUILTIN_VCMPEQUH,
2317   ALTIVEC_BUILTIN_VCMPEQUW,
2318   ALTIVEC_BUILTIN_VCMPEQFP,
2319   ALTIVEC_BUILTIN_VCMPGEFP,
2320   ALTIVEC_BUILTIN_VCMPGTUB,
2321   ALTIVEC_BUILTIN_VCMPGTSB,
2322   ALTIVEC_BUILTIN_VCMPGTUH,
2323   ALTIVEC_BUILTIN_VCMPGTSH,
2324   ALTIVEC_BUILTIN_VCMPGTUW,
2325   ALTIVEC_BUILTIN_VCMPGTSW,
2326   ALTIVEC_BUILTIN_VCMPGTFP,
2327   ALTIVEC_BUILTIN_VEXPTEFP,
2328   ALTIVEC_BUILTIN_VLOGEFP,
2329   ALTIVEC_BUILTIN_VMADDFP,
2330   ALTIVEC_BUILTIN_VMAXUB,
2331   ALTIVEC_BUILTIN_VMAXSB,
2332   ALTIVEC_BUILTIN_VMAXUH,
2333   ALTIVEC_BUILTIN_VMAXSH,
2334   ALTIVEC_BUILTIN_VMAXUW,
2335   ALTIVEC_BUILTIN_VMAXSW,
2336   ALTIVEC_BUILTIN_VMAXFP,
2337   ALTIVEC_BUILTIN_VMHADDSHS,
2338   ALTIVEC_BUILTIN_VMHRADDSHS,
2339   ALTIVEC_BUILTIN_VMLADDUHM,
2340   ALTIVEC_BUILTIN_VMRGHB,
2341   ALTIVEC_BUILTIN_VMRGHH,
2342   ALTIVEC_BUILTIN_VMRGHW,
2343   ALTIVEC_BUILTIN_VMRGLB,
2344   ALTIVEC_BUILTIN_VMRGLH,
2345   ALTIVEC_BUILTIN_VMRGLW,
2346   ALTIVEC_BUILTIN_VMSUMUBM,
2347   ALTIVEC_BUILTIN_VMSUMMBM,
2348   ALTIVEC_BUILTIN_VMSUMUHM,
2349   ALTIVEC_BUILTIN_VMSUMSHM,
2350   ALTIVEC_BUILTIN_VMSUMUHS,
2351   ALTIVEC_BUILTIN_VMSUMSHS,
2352   ALTIVEC_BUILTIN_VMINUB,
2353   ALTIVEC_BUILTIN_VMINSB,
2354   ALTIVEC_BUILTIN_VMINUH,
2355   ALTIVEC_BUILTIN_VMINSH,
2356   ALTIVEC_BUILTIN_VMINUW,
2357   ALTIVEC_BUILTIN_VMINSW,
2358   ALTIVEC_BUILTIN_VMINFP,
2359   ALTIVEC_BUILTIN_VMULEUB,
2360   ALTIVEC_BUILTIN_VMULESB,
2361   ALTIVEC_BUILTIN_VMULEUH,
2362   ALTIVEC_BUILTIN_VMULESH,
2363   ALTIVEC_BUILTIN_VMULOUB,
2364   ALTIVEC_BUILTIN_VMULOSB,
2365   ALTIVEC_BUILTIN_VMULOUH,
2366   ALTIVEC_BUILTIN_VMULOSH,
2367   ALTIVEC_BUILTIN_VNMSUBFP,
2368   ALTIVEC_BUILTIN_VNOR,
2369   ALTIVEC_BUILTIN_VOR,
2370   ALTIVEC_BUILTIN_VSEL_4SI,
2371   ALTIVEC_BUILTIN_VSEL_4SF,
2372   ALTIVEC_BUILTIN_VSEL_8HI,
2373   ALTIVEC_BUILTIN_VSEL_16QI,
2374   ALTIVEC_BUILTIN_VPERM_4SI,
2375   ALTIVEC_BUILTIN_VPERM_4SF,
2376   ALTIVEC_BUILTIN_VPERM_8HI,
2377   ALTIVEC_BUILTIN_VPERM_16QI,
2378   ALTIVEC_BUILTIN_VPKUHUM,
2379   ALTIVEC_BUILTIN_VPKUWUM,
2380   ALTIVEC_BUILTIN_VPKPX,
2381   ALTIVEC_BUILTIN_VPKUHSS,
2382   ALTIVEC_BUILTIN_VPKSHSS,
2383   ALTIVEC_BUILTIN_VPKUWSS,
2384   ALTIVEC_BUILTIN_VPKSWSS,
2385   ALTIVEC_BUILTIN_VPKUHUS,
2386   ALTIVEC_BUILTIN_VPKSHUS,
2387   ALTIVEC_BUILTIN_VPKUWUS,
2388   ALTIVEC_BUILTIN_VPKSWUS,
2389   ALTIVEC_BUILTIN_VREFP,
2390   ALTIVEC_BUILTIN_VRFIM,
2391   ALTIVEC_BUILTIN_VRFIN,
2392   ALTIVEC_BUILTIN_VRFIP,
2393   ALTIVEC_BUILTIN_VRFIZ,
2394   ALTIVEC_BUILTIN_VRLB,
2395   ALTIVEC_BUILTIN_VRLH,
2396   ALTIVEC_BUILTIN_VRLW,
2397   ALTIVEC_BUILTIN_VRSQRTEFP,
2398   ALTIVEC_BUILTIN_VSLB,
2399   ALTIVEC_BUILTIN_VSLH,
2400   ALTIVEC_BUILTIN_VSLW,
2401   ALTIVEC_BUILTIN_VSL,
2402   ALTIVEC_BUILTIN_VSLO,
2403   ALTIVEC_BUILTIN_VSPLTB,
2404   ALTIVEC_BUILTIN_VSPLTH,
2405   ALTIVEC_BUILTIN_VSPLTW,
2406   ALTIVEC_BUILTIN_VSPLTISB,
2407   ALTIVEC_BUILTIN_VSPLTISH,
2408   ALTIVEC_BUILTIN_VSPLTISW,
2409   ALTIVEC_BUILTIN_VSRB,
2410   ALTIVEC_BUILTIN_VSRH,
2411   ALTIVEC_BUILTIN_VSRW,
2412   ALTIVEC_BUILTIN_VSRAB,
2413   ALTIVEC_BUILTIN_VSRAH,
2414   ALTIVEC_BUILTIN_VSRAW,
2415   ALTIVEC_BUILTIN_VSR,
2416   ALTIVEC_BUILTIN_VSRO,
2417   ALTIVEC_BUILTIN_VSUBUBM,
2418   ALTIVEC_BUILTIN_VSUBUHM,
2419   ALTIVEC_BUILTIN_VSUBUWM,
2420   ALTIVEC_BUILTIN_VSUBFP,
2421   ALTIVEC_BUILTIN_VSUBCUW,
2422   ALTIVEC_BUILTIN_VSUBUBS,
2423   ALTIVEC_BUILTIN_VSUBSBS,
2424   ALTIVEC_BUILTIN_VSUBUHS,
2425   ALTIVEC_BUILTIN_VSUBSHS,
2426   ALTIVEC_BUILTIN_VSUBUWS,
2427   ALTIVEC_BUILTIN_VSUBSWS,
2428   ALTIVEC_BUILTIN_VSUM4UBS,
2429   ALTIVEC_BUILTIN_VSUM4SBS,
2430   ALTIVEC_BUILTIN_VSUM4SHS,
2431   ALTIVEC_BUILTIN_VSUM2SWS,
2432   ALTIVEC_BUILTIN_VSUMSWS,
2433   ALTIVEC_BUILTIN_VXOR,
2434   ALTIVEC_BUILTIN_VSLDOI_16QI,
2435   ALTIVEC_BUILTIN_VSLDOI_8HI,
2436   ALTIVEC_BUILTIN_VSLDOI_4SI,
2437   ALTIVEC_BUILTIN_VSLDOI_4SF,
2438   ALTIVEC_BUILTIN_VUPKHSB,
2439   ALTIVEC_BUILTIN_VUPKHPX,
2440   ALTIVEC_BUILTIN_VUPKHSH,
2441   ALTIVEC_BUILTIN_VUPKLSB,
2442   ALTIVEC_BUILTIN_VUPKLPX,
2443   ALTIVEC_BUILTIN_VUPKLSH,
2444   ALTIVEC_BUILTIN_MTVSCR,
2445   ALTIVEC_BUILTIN_MFVSCR,
2446   ALTIVEC_BUILTIN_DSSALL,
2447   ALTIVEC_BUILTIN_DSS,
2448   ALTIVEC_BUILTIN_LVSL,
2449   ALTIVEC_BUILTIN_LVSR,
2450   ALTIVEC_BUILTIN_DSTT,
2451   ALTIVEC_BUILTIN_DSTST,
2452   ALTIVEC_BUILTIN_DSTSTT,
2453   ALTIVEC_BUILTIN_DST,
2454   ALTIVEC_BUILTIN_LVEBX,
2455   ALTIVEC_BUILTIN_LVEHX,
2456   ALTIVEC_BUILTIN_LVEWX,
2457   ALTIVEC_BUILTIN_LVXL,
2458   ALTIVEC_BUILTIN_LVX,
2459   ALTIVEC_BUILTIN_STVX,
2460   ALTIVEC_BUILTIN_STVEBX,
2461   ALTIVEC_BUILTIN_STVEHX,
2462   ALTIVEC_BUILTIN_STVEWX,
2463   ALTIVEC_BUILTIN_STVXL,
2464   ALTIVEC_BUILTIN_VCMPBFP_P,
2465   ALTIVEC_BUILTIN_VCMPEQFP_P,
2466   ALTIVEC_BUILTIN_VCMPEQUB_P,
2467   ALTIVEC_BUILTIN_VCMPEQUH_P,
2468   ALTIVEC_BUILTIN_VCMPEQUW_P,
2469   ALTIVEC_BUILTIN_VCMPGEFP_P,
2470   ALTIVEC_BUILTIN_VCMPGTFP_P,
2471   ALTIVEC_BUILTIN_VCMPGTSB_P,
2472   ALTIVEC_BUILTIN_VCMPGTSH_P,
2473   ALTIVEC_BUILTIN_VCMPGTSW_P,
2474   ALTIVEC_BUILTIN_VCMPGTUB_P,
2475   ALTIVEC_BUILTIN_VCMPGTUH_P,
2476   ALTIVEC_BUILTIN_VCMPGTUW_P,
2477   ALTIVEC_BUILTIN_ABSS_V4SI,
2478   ALTIVEC_BUILTIN_ABSS_V8HI,
2479   ALTIVEC_BUILTIN_ABSS_V16QI,
2480   ALTIVEC_BUILTIN_ABS_V4SI,
2481   ALTIVEC_BUILTIN_ABS_V4SF,
2482   ALTIVEC_BUILTIN_ABS_V8HI,
2483   ALTIVEC_BUILTIN_ABS_V16QI,
2484   ALTIVEC_BUILTIN_MASK_FOR_LOAD,
2485   ALTIVEC_BUILTIN_MASK_FOR_STORE,
2486   ALTIVEC_BUILTIN_VEC_INIT_V4SI,
2487   ALTIVEC_BUILTIN_VEC_INIT_V8HI,
2488   ALTIVEC_BUILTIN_VEC_INIT_V16QI,
2489   ALTIVEC_BUILTIN_VEC_INIT_V4SF,
2490   ALTIVEC_BUILTIN_VEC_SET_V4SI,
2491   ALTIVEC_BUILTIN_VEC_SET_V8HI,
2492   ALTIVEC_BUILTIN_VEC_SET_V16QI,
2493   ALTIVEC_BUILTIN_VEC_SET_V4SF,
2494   ALTIVEC_BUILTIN_VEC_EXT_V4SI,
2495   ALTIVEC_BUILTIN_VEC_EXT_V8HI,
2496   ALTIVEC_BUILTIN_VEC_EXT_V16QI,
2497   ALTIVEC_BUILTIN_VEC_EXT_V4SF,
2498
2499   /* Altivec overloaded builtins.  */
2500   ALTIVEC_BUILTIN_VCMPEQ_P,
2501   ALTIVEC_BUILTIN_OVERLOADED_FIRST = ALTIVEC_BUILTIN_VCMPEQ_P,
2502   ALTIVEC_BUILTIN_VCMPGT_P,
2503   ALTIVEC_BUILTIN_VCMPGE_P,
2504   ALTIVEC_BUILTIN_VEC_ABS,
2505   ALTIVEC_BUILTIN_VEC_ABSS,
2506   ALTIVEC_BUILTIN_VEC_ADD,
2507   ALTIVEC_BUILTIN_VEC_ADDC,
2508   ALTIVEC_BUILTIN_VEC_ADDS,
2509   ALTIVEC_BUILTIN_VEC_AND,
2510   ALTIVEC_BUILTIN_VEC_ANDC,
2511   ALTIVEC_BUILTIN_VEC_AVG,
2512   ALTIVEC_BUILTIN_VEC_CEIL,
2513   ALTIVEC_BUILTIN_VEC_CMPB,
2514   ALTIVEC_BUILTIN_VEC_CMPEQ,
2515   ALTIVEC_BUILTIN_VEC_CMPEQUB,
2516   ALTIVEC_BUILTIN_VEC_CMPEQUH,
2517   ALTIVEC_BUILTIN_VEC_CMPEQUW,
2518   ALTIVEC_BUILTIN_VEC_CMPGE,
2519   ALTIVEC_BUILTIN_VEC_CMPGT,
2520   ALTIVEC_BUILTIN_VEC_CMPLE,
2521   ALTIVEC_BUILTIN_VEC_CMPLT,
2522   ALTIVEC_BUILTIN_VEC_CTF,
2523   ALTIVEC_BUILTIN_VEC_CTS,
2524   ALTIVEC_BUILTIN_VEC_CTU,
2525   ALTIVEC_BUILTIN_VEC_DST,
2526   ALTIVEC_BUILTIN_VEC_DSTST,
2527   ALTIVEC_BUILTIN_VEC_DSTSTT,
2528   ALTIVEC_BUILTIN_VEC_DSTT,
2529   ALTIVEC_BUILTIN_VEC_EXPTE,
2530   ALTIVEC_BUILTIN_VEC_FLOOR,
2531   ALTIVEC_BUILTIN_VEC_LD,
2532   ALTIVEC_BUILTIN_VEC_LDE,
2533   ALTIVEC_BUILTIN_VEC_LDL,
2534   ALTIVEC_BUILTIN_VEC_LOGE,
2535   ALTIVEC_BUILTIN_VEC_LVEBX,
2536   ALTIVEC_BUILTIN_VEC_LVEHX,
2537   ALTIVEC_BUILTIN_VEC_LVEWX,
2538   ALTIVEC_BUILTIN_VEC_LVSL,
2539   ALTIVEC_BUILTIN_VEC_LVSR,
2540   ALTIVEC_BUILTIN_VEC_MADD,
2541   ALTIVEC_BUILTIN_VEC_MADDS,
2542   ALTIVEC_BUILTIN_VEC_MAX,
2543   ALTIVEC_BUILTIN_VEC_MERGEH,
2544   ALTIVEC_BUILTIN_VEC_MERGEL,
2545   ALTIVEC_BUILTIN_VEC_MIN,
2546   ALTIVEC_BUILTIN_VEC_MLADD,
2547   ALTIVEC_BUILTIN_VEC_MPERM,
2548   ALTIVEC_BUILTIN_VEC_MRADDS,
2549   ALTIVEC_BUILTIN_VEC_MRGHB,
2550   ALTIVEC_BUILTIN_VEC_MRGHH,
2551   ALTIVEC_BUILTIN_VEC_MRGHW,
2552   ALTIVEC_BUILTIN_VEC_MRGLB,
2553   ALTIVEC_BUILTIN_VEC_MRGLH,
2554   ALTIVEC_BUILTIN_VEC_MRGLW,
2555   ALTIVEC_BUILTIN_VEC_MSUM,
2556   ALTIVEC_BUILTIN_VEC_MSUMS,
2557   ALTIVEC_BUILTIN_VEC_MTVSCR,
2558   ALTIVEC_BUILTIN_VEC_MULE,
2559   ALTIVEC_BUILTIN_VEC_MULO,
2560   ALTIVEC_BUILTIN_VEC_NMSUB,
2561   ALTIVEC_BUILTIN_VEC_NOR,
2562   ALTIVEC_BUILTIN_VEC_OR,
2563   ALTIVEC_BUILTIN_VEC_PACK,
2564   ALTIVEC_BUILTIN_VEC_PACKPX,
2565   ALTIVEC_BUILTIN_VEC_PACKS,
2566   ALTIVEC_BUILTIN_VEC_PACKSU,
2567   ALTIVEC_BUILTIN_VEC_PERM,
2568   ALTIVEC_BUILTIN_VEC_RE,
2569   ALTIVEC_BUILTIN_VEC_RL,
2570   ALTIVEC_BUILTIN_VEC_ROUND,
2571   ALTIVEC_BUILTIN_VEC_RSQRTE,
2572   ALTIVEC_BUILTIN_VEC_SEL,
2573   ALTIVEC_BUILTIN_VEC_SL,
2574   ALTIVEC_BUILTIN_VEC_SLD,
2575   ALTIVEC_BUILTIN_VEC_SLL,
2576   ALTIVEC_BUILTIN_VEC_SLO,
2577   ALTIVEC_BUILTIN_VEC_SPLAT,
2578   ALTIVEC_BUILTIN_VEC_SPLAT_S16,
2579   ALTIVEC_BUILTIN_VEC_SPLAT_S32,
2580   ALTIVEC_BUILTIN_VEC_SPLAT_S8,
2581   ALTIVEC_BUILTIN_VEC_SPLAT_U16,
2582   ALTIVEC_BUILTIN_VEC_SPLAT_U32,
2583   ALTIVEC_BUILTIN_VEC_SPLAT_U8,
2584   ALTIVEC_BUILTIN_VEC_SPLTB,
2585   ALTIVEC_BUILTIN_VEC_SPLTH,
2586   ALTIVEC_BUILTIN_VEC_SPLTW,
2587   ALTIVEC_BUILTIN_VEC_SR,
2588   ALTIVEC_BUILTIN_VEC_SRA,
2589   ALTIVEC_BUILTIN_VEC_SRL,
2590   ALTIVEC_BUILTIN_VEC_SRO,
2591   ALTIVEC_BUILTIN_VEC_ST,
2592   ALTIVEC_BUILTIN_VEC_STE,
2593   ALTIVEC_BUILTIN_VEC_STL,
2594   ALTIVEC_BUILTIN_VEC_STVEBX,
2595   ALTIVEC_BUILTIN_VEC_STVEHX,
2596   ALTIVEC_BUILTIN_VEC_STVEWX,
2597   ALTIVEC_BUILTIN_VEC_SUB,
2598   ALTIVEC_BUILTIN_VEC_SUBC,
2599   ALTIVEC_BUILTIN_VEC_SUBS,
2600   ALTIVEC_BUILTIN_VEC_SUM2S,
2601   ALTIVEC_BUILTIN_VEC_SUM4S,
2602   ALTIVEC_BUILTIN_VEC_SUMS,
2603   ALTIVEC_BUILTIN_VEC_TRUNC,
2604   ALTIVEC_BUILTIN_VEC_UNPACKH,
2605   ALTIVEC_BUILTIN_VEC_UNPACKL,
2606   ALTIVEC_BUILTIN_VEC_VADDFP,
2607   ALTIVEC_BUILTIN_VEC_VADDSBS,
2608   ALTIVEC_BUILTIN_VEC_VADDSHS,
2609   ALTIVEC_BUILTIN_VEC_VADDSWS,
2610   ALTIVEC_BUILTIN_VEC_VADDUBM,
2611   ALTIVEC_BUILTIN_VEC_VADDUBS,
2612   ALTIVEC_BUILTIN_VEC_VADDUHM,
2613   ALTIVEC_BUILTIN_VEC_VADDUHS,
2614   ALTIVEC_BUILTIN_VEC_VADDUWM,
2615   ALTIVEC_BUILTIN_VEC_VADDUWS,
2616   ALTIVEC_BUILTIN_VEC_VAVGSB,
2617   ALTIVEC_BUILTIN_VEC_VAVGSH,
2618   ALTIVEC_BUILTIN_VEC_VAVGSW,
2619   ALTIVEC_BUILTIN_VEC_VAVGUB,
2620   ALTIVEC_BUILTIN_VEC_VAVGUH,
2621   ALTIVEC_BUILTIN_VEC_VAVGUW,
2622   ALTIVEC_BUILTIN_VEC_VCFSX,
2623   ALTIVEC_BUILTIN_VEC_VCFUX,
2624   ALTIVEC_BUILTIN_VEC_VCMPEQFP,
2625   ALTIVEC_BUILTIN_VEC_VCMPEQUB,
2626   ALTIVEC_BUILTIN_VEC_VCMPEQUH,
2627   ALTIVEC_BUILTIN_VEC_VCMPEQUW,
2628   ALTIVEC_BUILTIN_VEC_VCMPGTFP,
2629   ALTIVEC_BUILTIN_VEC_VCMPGTSB,
2630   ALTIVEC_BUILTIN_VEC_VCMPGTSH,
2631   ALTIVEC_BUILTIN_VEC_VCMPGTSW,
2632   ALTIVEC_BUILTIN_VEC_VCMPGTUB,
2633   ALTIVEC_BUILTIN_VEC_VCMPGTUH,
2634   ALTIVEC_BUILTIN_VEC_VCMPGTUW,
2635   ALTIVEC_BUILTIN_VEC_VMAXFP,
2636   ALTIVEC_BUILTIN_VEC_VMAXSB,
2637   ALTIVEC_BUILTIN_VEC_VMAXSH,
2638   ALTIVEC_BUILTIN_VEC_VMAXSW,
2639   ALTIVEC_BUILTIN_VEC_VMAXUB,
2640   ALTIVEC_BUILTIN_VEC_VMAXUH,
2641   ALTIVEC_BUILTIN_VEC_VMAXUW,
2642   ALTIVEC_BUILTIN_VEC_VMINFP,
2643   ALTIVEC_BUILTIN_VEC_VMINSB,
2644   ALTIVEC_BUILTIN_VEC_VMINSH,
2645   ALTIVEC_BUILTIN_VEC_VMINSW,
2646   ALTIVEC_BUILTIN_VEC_VMINUB,
2647   ALTIVEC_BUILTIN_VEC_VMINUH,
2648   ALTIVEC_BUILTIN_VEC_VMINUW,
2649   ALTIVEC_BUILTIN_VEC_VMRGHB,
2650   ALTIVEC_BUILTIN_VEC_VMRGHH,
2651   ALTIVEC_BUILTIN_VEC_VMRGHW,
2652   ALTIVEC_BUILTIN_VEC_VMRGLB,
2653   ALTIVEC_BUILTIN_VEC_VMRGLH,
2654   ALTIVEC_BUILTIN_VEC_VMRGLW,
2655   ALTIVEC_BUILTIN_VEC_VMSUMMBM,
2656   ALTIVEC_BUILTIN_VEC_VMSUMSHM,
2657   ALTIVEC_BUILTIN_VEC_VMSUMSHS,
2658   ALTIVEC_BUILTIN_VEC_VMSUMUBM,
2659   ALTIVEC_BUILTIN_VEC_VMSUMUHM,
2660   ALTIVEC_BUILTIN_VEC_VMSUMUHS,
2661   ALTIVEC_BUILTIN_VEC_VMULESB,
2662   ALTIVEC_BUILTIN_VEC_VMULESH,
2663   ALTIVEC_BUILTIN_VEC_VMULEUB,
2664   ALTIVEC_BUILTIN_VEC_VMULEUH,
2665   ALTIVEC_BUILTIN_VEC_VMULOSB,
2666   ALTIVEC_BUILTIN_VEC_VMULOSH,
2667   ALTIVEC_BUILTIN_VEC_VMULOUB,
2668   ALTIVEC_BUILTIN_VEC_VMULOUH,
2669   ALTIVEC_BUILTIN_VEC_VPKSHSS,
2670   ALTIVEC_BUILTIN_VEC_VPKSHUS,
2671   ALTIVEC_BUILTIN_VEC_VPKSWSS,
2672   ALTIVEC_BUILTIN_VEC_VPKSWUS,
2673   ALTIVEC_BUILTIN_VEC_VPKUHUM,
2674   ALTIVEC_BUILTIN_VEC_VPKUHUS,
2675   ALTIVEC_BUILTIN_VEC_VPKUWUM,
2676   ALTIVEC_BUILTIN_VEC_VPKUWUS,
2677   ALTIVEC_BUILTIN_VEC_VRLB,
2678   ALTIVEC_BUILTIN_VEC_VRLH,
2679   ALTIVEC_BUILTIN_VEC_VRLW,
2680   ALTIVEC_BUILTIN_VEC_VSLB,
2681   ALTIVEC_BUILTIN_VEC_VSLH,
2682   ALTIVEC_BUILTIN_VEC_VSLW,
2683   ALTIVEC_BUILTIN_VEC_VSPLTB,
2684   ALTIVEC_BUILTIN_VEC_VSPLTH,
2685   ALTIVEC_BUILTIN_VEC_VSPLTW,
2686   ALTIVEC_BUILTIN_VEC_VSRAB,
2687   ALTIVEC_BUILTIN_VEC_VSRAH,
2688   ALTIVEC_BUILTIN_VEC_VSRAW,
2689   ALTIVEC_BUILTIN_VEC_VSRB,
2690   ALTIVEC_BUILTIN_VEC_VSRH,
2691   ALTIVEC_BUILTIN_VEC_VSRW,
2692   ALTIVEC_BUILTIN_VEC_VSUBFP,
2693   ALTIVEC_BUILTIN_VEC_VSUBSBS,
2694   ALTIVEC_BUILTIN_VEC_VSUBSHS,
2695   ALTIVEC_BUILTIN_VEC_VSUBSWS,
2696   ALTIVEC_BUILTIN_VEC_VSUBUBM,
2697   ALTIVEC_BUILTIN_VEC_VSUBUBS,
2698   ALTIVEC_BUILTIN_VEC_VSUBUHM,
2699   ALTIVEC_BUILTIN_VEC_VSUBUHS,
2700   ALTIVEC_BUILTIN_VEC_VSUBUWM,
2701   ALTIVEC_BUILTIN_VEC_VSUBUWS,
2702   ALTIVEC_BUILTIN_VEC_VSUM4SBS,
2703   ALTIVEC_BUILTIN_VEC_VSUM4SHS,
2704   ALTIVEC_BUILTIN_VEC_VSUM4UBS,
2705   ALTIVEC_BUILTIN_VEC_VUPKHPX,
2706   ALTIVEC_BUILTIN_VEC_VUPKHSB,
2707   ALTIVEC_BUILTIN_VEC_VUPKHSH,
2708   ALTIVEC_BUILTIN_VEC_VUPKLPX,
2709   ALTIVEC_BUILTIN_VEC_VUPKLSB,
2710   ALTIVEC_BUILTIN_VEC_VUPKLSH,
2711   ALTIVEC_BUILTIN_VEC_XOR,
2712   ALTIVEC_BUILTIN_VEC_STEP,
2713   ALTIVEC_BUILTIN_OVERLOADED_LAST = ALTIVEC_BUILTIN_VEC_STEP,
2714
2715   /* SPE builtins.  */
2716   SPE_BUILTIN_EVADDW,
2717   SPE_BUILTIN_EVAND,
2718   SPE_BUILTIN_EVANDC,
2719   SPE_BUILTIN_EVDIVWS,
2720   SPE_BUILTIN_EVDIVWU,
2721   SPE_BUILTIN_EVEQV,
2722   SPE_BUILTIN_EVFSADD,
2723   SPE_BUILTIN_EVFSDIV,
2724   SPE_BUILTIN_EVFSMUL,
2725   SPE_BUILTIN_EVFSSUB,
2726   SPE_BUILTIN_EVLDDX,
2727   SPE_BUILTIN_EVLDHX,
2728   SPE_BUILTIN_EVLDWX,
2729   SPE_BUILTIN_EVLHHESPLATX,
2730   SPE_BUILTIN_EVLHHOSSPLATX,
2731   SPE_BUILTIN_EVLHHOUSPLATX,
2732   SPE_BUILTIN_EVLWHEX,
2733   SPE_BUILTIN_EVLWHOSX,
2734   SPE_BUILTIN_EVLWHOUX,
2735   SPE_BUILTIN_EVLWHSPLATX,
2736   SPE_BUILTIN_EVLWWSPLATX,
2737   SPE_BUILTIN_EVMERGEHI,
2738   SPE_BUILTIN_EVMERGEHILO,
2739   SPE_BUILTIN_EVMERGELO,
2740   SPE_BUILTIN_EVMERGELOHI,
2741   SPE_BUILTIN_EVMHEGSMFAA,
2742   SPE_BUILTIN_EVMHEGSMFAN,
2743   SPE_BUILTIN_EVMHEGSMIAA,
2744   SPE_BUILTIN_EVMHEGSMIAN,
2745   SPE_BUILTIN_EVMHEGUMIAA,
2746   SPE_BUILTIN_EVMHEGUMIAN,
2747   SPE_BUILTIN_EVMHESMF,
2748   SPE_BUILTIN_EVMHESMFA,
2749   SPE_BUILTIN_EVMHESMFAAW,
2750   SPE_BUILTIN_EVMHESMFANW,
2751   SPE_BUILTIN_EVMHESMI,
2752   SPE_BUILTIN_EVMHESMIA,
2753   SPE_BUILTIN_EVMHESMIAAW,
2754   SPE_BUILTIN_EVMHESMIANW,
2755   SPE_BUILTIN_EVMHESSF,
2756   SPE_BUILTIN_EVMHESSFA,
2757   SPE_BUILTIN_EVMHESSFAAW,
2758   SPE_BUILTIN_EVMHESSFANW,
2759   SPE_BUILTIN_EVMHESSIAAW,
2760   SPE_BUILTIN_EVMHESSIANW,
2761   SPE_BUILTIN_EVMHEUMI,
2762   SPE_BUILTIN_EVMHEUMIA,
2763   SPE_BUILTIN_EVMHEUMIAAW,
2764   SPE_BUILTIN_EVMHEUMIANW,
2765   SPE_BUILTIN_EVMHEUSIAAW,
2766   SPE_BUILTIN_EVMHEUSIANW,
2767   SPE_BUILTIN_EVMHOGSMFAA,
2768   SPE_BUILTIN_EVMHOGSMFAN,
2769   SPE_BUILTIN_EVMHOGSMIAA,
2770   SPE_BUILTIN_EVMHOGSMIAN,
2771   SPE_BUILTIN_EVMHOGUMIAA,
2772   SPE_BUILTIN_EVMHOGUMIAN,
2773   SPE_BUILTIN_EVMHOSMF,
2774   SPE_BUILTIN_EVMHOSMFA,
2775   SPE_BUILTIN_EVMHOSMFAAW,
2776   SPE_BUILTIN_EVMHOSMFANW,
2777   SPE_BUILTIN_EVMHOSMI,
2778   SPE_BUILTIN_EVMHOSMIA,
2779   SPE_BUILTIN_EVMHOSMIAAW,
2780   SPE_BUILTIN_EVMHOSMIANW,
2781   SPE_BUILTIN_EVMHOSSF,
2782   SPE_BUILTIN_EVMHOSSFA,
2783   SPE_BUILTIN_EVMHOSSFAAW,
2784   SPE_BUILTIN_EVMHOSSFANW,
2785   SPE_BUILTIN_EVMHOSSIAAW,
2786   SPE_BUILTIN_EVMHOSSIANW,
2787   SPE_BUILTIN_EVMHOUMI,
2788   SPE_BUILTIN_EVMHOUMIA,
2789   SPE_BUILTIN_EVMHOUMIAAW,
2790   SPE_BUILTIN_EVMHOUMIANW,
2791   SPE_BUILTIN_EVMHOUSIAAW,
2792   SPE_BUILTIN_EVMHOUSIANW,
2793   SPE_BUILTIN_EVMWHSMF,
2794   SPE_BUILTIN_EVMWHSMFA,
2795   SPE_BUILTIN_EVMWHSMI,
2796   SPE_BUILTIN_EVMWHSMIA,
2797   SPE_BUILTIN_EVMWHSSF,
2798   SPE_BUILTIN_EVMWHSSFA,
2799   SPE_BUILTIN_EVMWHUMI,
2800   SPE_BUILTIN_EVMWHUMIA,
2801   SPE_BUILTIN_EVMWLSMIAAW,
2802   SPE_BUILTIN_EVMWLSMIANW,
2803   SPE_BUILTIN_EVMWLSSIAAW,
2804   SPE_BUILTIN_EVMWLSSIANW,
2805   SPE_BUILTIN_EVMWLUMI,
2806   SPE_BUILTIN_EVMWLUMIA,
2807   SPE_BUILTIN_EVMWLUMIAAW,
2808   SPE_BUILTIN_EVMWLUMIANW,
2809   SPE_BUILTIN_EVMWLUSIAAW,
2810   SPE_BUILTIN_EVMWLUSIANW,
2811   SPE_BUILTIN_EVMWSMF,
2812   SPE_BUILTIN_EVMWSMFA,
2813   SPE_BUILTIN_EVMWSMFAA,
2814   SPE_BUILTIN_EVMWSMFAN,
2815   SPE_BUILTIN_EVMWSMI,
2816   SPE_BUILTIN_EVMWSMIA,
2817   SPE_BUILTIN_EVMWSMIAA,
2818   SPE_BUILTIN_EVMWSMIAN,
2819   SPE_BUILTIN_EVMWHSSFAA,
2820   SPE_BUILTIN_EVMWSSF,
2821   SPE_BUILTIN_EVMWSSFA,
2822   SPE_BUILTIN_EVMWSSFAA,
2823   SPE_BUILTIN_EVMWSSFAN,
2824   SPE_BUILTIN_EVMWUMI,
2825   SPE_BUILTIN_EVMWUMIA,
2826   SPE_BUILTIN_EVMWUMIAA,
2827   SPE_BUILTIN_EVMWUMIAN,
2828   SPE_BUILTIN_EVNAND,
2829   SPE_BUILTIN_EVNOR,
2830   SPE_BUILTIN_EVOR,
2831   SPE_BUILTIN_EVORC,
2832   SPE_BUILTIN_EVRLW,
2833   SPE_BUILTIN_EVSLW,
2834   SPE_BUILTIN_EVSRWS,
2835   SPE_BUILTIN_EVSRWU,
2836   SPE_BUILTIN_EVSTDDX,
2837   SPE_BUILTIN_EVSTDHX,
2838   SPE_BUILTIN_EVSTDWX,
2839   SPE_BUILTIN_EVSTWHEX,
2840   SPE_BUILTIN_EVSTWHOX,
2841   SPE_BUILTIN_EVSTWWEX,
2842   SPE_BUILTIN_EVSTWWOX,
2843   SPE_BUILTIN_EVSUBFW,
2844   SPE_BUILTIN_EVXOR,
2845   SPE_BUILTIN_EVABS,
2846   SPE_BUILTIN_EVADDSMIAAW,
2847   SPE_BUILTIN_EVADDSSIAAW,
2848   SPE_BUILTIN_EVADDUMIAAW,
2849   SPE_BUILTIN_EVADDUSIAAW,
2850   SPE_BUILTIN_EVCNTLSW,
2851   SPE_BUILTIN_EVCNTLZW,
2852   SPE_BUILTIN_EVEXTSB,
2853   SPE_BUILTIN_EVEXTSH,
2854   SPE_BUILTIN_EVFSABS,
2855   SPE_BUILTIN_EVFSCFSF,
2856   SPE_BUILTIN_EVFSCFSI,
2857   SPE_BUILTIN_EVFSCFUF,
2858   SPE_BUILTIN_EVFSCFUI,
2859   SPE_BUILTIN_EVFSCTSF,
2860   SPE_BUILTIN_EVFSCTSI,
2861   SPE_BUILTIN_EVFSCTSIZ,
2862   SPE_BUILTIN_EVFSCTUF,
2863   SPE_BUILTIN_EVFSCTUI,
2864   SPE_BUILTIN_EVFSCTUIZ,
2865   SPE_BUILTIN_EVFSNABS,
2866   SPE_BUILTIN_EVFSNEG,
2867   SPE_BUILTIN_EVMRA,
2868   SPE_BUILTIN_EVNEG,
2869   SPE_BUILTIN_EVRNDW,
2870   SPE_BUILTIN_EVSUBFSMIAAW,
2871   SPE_BUILTIN_EVSUBFSSIAAW,
2872   SPE_BUILTIN_EVSUBFUMIAAW,
2873   SPE_BUILTIN_EVSUBFUSIAAW,
2874   SPE_BUILTIN_EVADDIW,
2875   SPE_BUILTIN_EVLDD,
2876   SPE_BUILTIN_EVLDH,
2877   SPE_BUILTIN_EVLDW,
2878   SPE_BUILTIN_EVLHHESPLAT,
2879   SPE_BUILTIN_EVLHHOSSPLAT,
2880   SPE_BUILTIN_EVLHHOUSPLAT,
2881   SPE_BUILTIN_EVLWHE,
2882   SPE_BUILTIN_EVLWHOS,
2883   SPE_BUILTIN_EVLWHOU,
2884   SPE_BUILTIN_EVLWHSPLAT,
2885   SPE_BUILTIN_EVLWWSPLAT,
2886   SPE_BUILTIN_EVRLWI,
2887   SPE_BUILTIN_EVSLWI,
2888   SPE_BUILTIN_EVSRWIS,
2889   SPE_BUILTIN_EVSRWIU,
2890   SPE_BUILTIN_EVSTDD,
2891   SPE_BUILTIN_EVSTDH,
2892   SPE_BUILTIN_EVSTDW,
2893   SPE_BUILTIN_EVSTWHE,
2894   SPE_BUILTIN_EVSTWHO,
2895   SPE_BUILTIN_EVSTWWE,
2896   SPE_BUILTIN_EVSTWWO,
2897   SPE_BUILTIN_EVSUBIFW,
2898
2899   /* Compares.  */
2900   SPE_BUILTIN_EVCMPEQ,
2901   SPE_BUILTIN_EVCMPGTS,
2902   SPE_BUILTIN_EVCMPGTU,
2903   SPE_BUILTIN_EVCMPLTS,
2904   SPE_BUILTIN_EVCMPLTU,
2905   SPE_BUILTIN_EVFSCMPEQ,
2906   SPE_BUILTIN_EVFSCMPGT,
2907   SPE_BUILTIN_EVFSCMPLT,
2908   SPE_BUILTIN_EVFSTSTEQ,
2909   SPE_BUILTIN_EVFSTSTGT,
2910   SPE_BUILTIN_EVFSTSTLT,
2911
2912   /* EVSEL compares.  */
2913   SPE_BUILTIN_EVSEL_CMPEQ,
2914   SPE_BUILTIN_EVSEL_CMPGTS,
2915   SPE_BUILTIN_EVSEL_CMPGTU,
2916   SPE_BUILTIN_EVSEL_CMPLTS,
2917   SPE_BUILTIN_EVSEL_CMPLTU,
2918   SPE_BUILTIN_EVSEL_FSCMPEQ,
2919   SPE_BUILTIN_EVSEL_FSCMPGT,
2920   SPE_BUILTIN_EVSEL_FSCMPLT,
2921   SPE_BUILTIN_EVSEL_FSTSTEQ,
2922   SPE_BUILTIN_EVSEL_FSTSTGT,
2923   SPE_BUILTIN_EVSEL_FSTSTLT,
2924
2925   SPE_BUILTIN_EVSPLATFI,
2926   SPE_BUILTIN_EVSPLATI,
2927   SPE_BUILTIN_EVMWHSSMAA,
2928   SPE_BUILTIN_EVMWHSMFAA,
2929   SPE_BUILTIN_EVMWHSMIAA,
2930   SPE_BUILTIN_EVMWHUSIAA,
2931   SPE_BUILTIN_EVMWHUMIAA,
2932   SPE_BUILTIN_EVMWHSSFAN,
2933   SPE_BUILTIN_EVMWHSSIAN,
2934   SPE_BUILTIN_EVMWHSMFAN,
2935   SPE_BUILTIN_EVMWHSMIAN,
2936   SPE_BUILTIN_EVMWHUSIAN,
2937   SPE_BUILTIN_EVMWHUMIAN,
2938   SPE_BUILTIN_EVMWHGSSFAA,
2939   SPE_BUILTIN_EVMWHGSMFAA,
2940   SPE_BUILTIN_EVMWHGSMIAA,
2941   SPE_BUILTIN_EVMWHGUMIAA,
2942   SPE_BUILTIN_EVMWHGSSFAN,
2943   SPE_BUILTIN_EVMWHGSMFAN,
2944   SPE_BUILTIN_EVMWHGSMIAN,
2945   SPE_BUILTIN_EVMWHGUMIAN,
2946   SPE_BUILTIN_MTSPEFSCR,
2947   SPE_BUILTIN_MFSPEFSCR,
2948   SPE_BUILTIN_BRINC,
2949
2950   RS6000_BUILTIN_COUNT
2951 };
2952
2953 enum rs6000_builtin_type_index
2954 {
2955   RS6000_BTI_NOT_OPAQUE,
2956   RS6000_BTI_opaque_V2SI,
2957   RS6000_BTI_opaque_V2SF,
2958   RS6000_BTI_opaque_p_V2SI,
2959   RS6000_BTI_opaque_V4SI,
2960   RS6000_BTI_V16QI,
2961   RS6000_BTI_V2SI,
2962   RS6000_BTI_V2SF,
2963   RS6000_BTI_V4HI,
2964   RS6000_BTI_V4SI,
2965   RS6000_BTI_V4SF,
2966   RS6000_BTI_V8HI,
2967   RS6000_BTI_unsigned_V16QI,
2968   RS6000_BTI_unsigned_V8HI,
2969   RS6000_BTI_unsigned_V4SI,
2970   RS6000_BTI_bool_char,          /* __bool char */
2971   RS6000_BTI_bool_short,         /* __bool short */
2972   RS6000_BTI_bool_int,           /* __bool int */
2973   RS6000_BTI_pixel,              /* __pixel */
2974   RS6000_BTI_bool_V16QI,         /* __vector __bool char */
2975   RS6000_BTI_bool_V8HI,          /* __vector __bool short */
2976   RS6000_BTI_bool_V4SI,          /* __vector __bool int */
2977   RS6000_BTI_pixel_V8HI,         /* __vector __pixel */
2978   RS6000_BTI_long,               /* long_integer_type_node */
2979   RS6000_BTI_unsigned_long,      /* long_unsigned_type_node */
2980   RS6000_BTI_INTQI,              /* intQI_type_node */
2981   RS6000_BTI_UINTQI,             /* unsigned_intQI_type_node */
2982   RS6000_BTI_INTHI,              /* intHI_type_node */
2983   RS6000_BTI_UINTHI,             /* unsigned_intHI_type_node */
2984   RS6000_BTI_INTSI,              /* intSI_type_node */
2985   RS6000_BTI_UINTSI,             /* unsigned_intSI_type_node */
2986   RS6000_BTI_float,              /* float_type_node */
2987   RS6000_BTI_void,               /* void_type_node */
2988   RS6000_BTI_MAX
2989 };
2990
2991
2992 #define opaque_V2SI_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V2SI])
2993 #define opaque_V2SF_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V2SF])
2994 #define opaque_p_V2SI_type_node       (rs6000_builtin_types[RS6000_BTI_opaque_p_V2SI])
2995 #define opaque_V4SI_type_node         (rs6000_builtin_types[RS6000_BTI_opaque_V4SI])
2996 #define V16QI_type_node               (rs6000_builtin_types[RS6000_BTI_V16QI])
2997 #define V2SI_type_node                (rs6000_builtin_types[RS6000_BTI_V2SI])
2998 #define V2SF_type_node                (rs6000_builtin_types[RS6000_BTI_V2SF])
2999 #define V4HI_type_node                (rs6000_builtin_types[RS6000_BTI_V4HI])
3000 #define V4SI_type_node                (rs6000_builtin_types[RS6000_BTI_V4SI])
3001 #define V4SF_type_node                (rs6000_builtin_types[RS6000_BTI_V4SF])
3002 #define V8HI_type_node                (rs6000_builtin_types[RS6000_BTI_V8HI])
3003 #define unsigned_V16QI_type_node      (rs6000_builtin_types[RS6000_BTI_unsigned_V16QI])
3004 #define unsigned_V8HI_type_node       (rs6000_builtin_types[RS6000_BTI_unsigned_V8HI])
3005 #define unsigned_V4SI_type_node       (rs6000_builtin_types[RS6000_BTI_unsigned_V4SI])
3006 #define bool_char_type_node           (rs6000_builtin_types[RS6000_BTI_bool_char])
3007 #define bool_short_type_node          (rs6000_builtin_types[RS6000_BTI_bool_short])
3008 #define bool_int_type_node            (rs6000_builtin_types[RS6000_BTI_bool_int])
3009 #define pixel_type_node               (rs6000_builtin_types[RS6000_BTI_pixel])
3010 #define bool_V16QI_type_node          (rs6000_builtin_types[RS6000_BTI_bool_V16QI])
3011 #define bool_V8HI_type_node           (rs6000_builtin_types[RS6000_BTI_bool_V8HI])
3012 #define bool_V4SI_type_node           (rs6000_builtin_types[RS6000_BTI_bool_V4SI])
3013 #define pixel_V8HI_type_node          (rs6000_builtin_types[RS6000_BTI_pixel_V8HI])
3014
3015 #define long_integer_type_internal_node  (rs6000_builtin_types[RS6000_BTI_long])
3016 #define long_unsigned_type_internal_node (rs6000_builtin_types[RS6000_BTI_unsigned_long])
3017 #define intQI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTQI])
3018 #define uintQI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTQI])
3019 #define intHI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTHI])
3020 #define uintHI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTHI])
3021 #define intSI_type_internal_node         (rs6000_builtin_types[RS6000_BTI_INTSI])
3022 #define uintSI_type_internal_node        (rs6000_builtin_types[RS6000_BTI_UINTSI])
3023 #define float_type_internal_node         (rs6000_builtin_types[RS6000_BTI_float])
3024 #define void_type_internal_node          (rs6000_builtin_types[RS6000_BTI_void])
3025
3026 extern GTY(()) tree rs6000_builtin_types[RS6000_BTI_MAX];
3027 extern GTY(()) tree rs6000_builtin_decls[RS6000_BUILTIN_COUNT];
3028