OSDN Git Service

* doc/invoke.texi: Add cpu_type power6.
[pf3gnuchains/gcc-fork.git] / gcc / config / rs6000 / rs6000.c
1 /* Subroutines used for code generation on IBM RS/6000.
2    Copyright (C) 1991, 1993, 1994, 1995, 1996, 1997, 1998, 1999,
3    2000, 2001, 2002, 2003, 2004, 2005, 2006
4    Free Software Foundation, Inc.
5    Contributed by Richard Kenner (kenner@vlsi1.ultra.nyu.edu)
6
7    This file is part of GCC.
8
9    GCC is free software; you can redistribute it and/or modify it
10    under the terms of the GNU General Public License as published
11    by the Free Software Foundation; either version 2, or (at your
12    option) any later version.
13
14    GCC is distributed in the hope that it will be useful, but WITHOUT
15    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
16    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
17    License for more details.
18
19    You should have received a copy of the GNU General Public License
20    along with GCC; see the file COPYING.  If not, write to the
21    Free Software Foundation, 51 Franklin Street, Fifth Floor, Boston,
22    MA 02110-1301, USA.  */
23
24 #include "config.h"
25 #include "system.h"
26 #include "coretypes.h"
27 #include "tm.h"
28 #include "rtl.h"
29 #include "regs.h"
30 #include "hard-reg-set.h"
31 #include "real.h"
32 #include "insn-config.h"
33 #include "conditions.h"
34 #include "insn-attr.h"
35 #include "flags.h"
36 #include "recog.h"
37 #include "obstack.h"
38 #include "tree.h"
39 #include "expr.h"
40 #include "optabs.h"
41 #include "except.h"
42 #include "function.h"
43 #include "output.h"
44 #include "basic-block.h"
45 #include "integrate.h"
46 #include "toplev.h"
47 #include "ggc.h"
48 #include "hashtab.h"
49 #include "tm_p.h"
50 #include "target.h"
51 #include "target-def.h"
52 #include "langhooks.h"
53 #include "reload.h"
54 #include "cfglayout.h"
55 #include "sched-int.h"
56 #include "tree-gimple.h"
57 #include "intl.h"
58 #include "params.h"
59 #include "tm-constrs.h"
60 #if TARGET_XCOFF
61 #include "xcoffout.h"  /* get declarations of xcoff_*_section_name */
62 #endif
63 #if TARGET_MACHO
64 #include "gstab.h"  /* for N_SLINE */
65 #endif
66
67 #ifndef TARGET_NO_PROTOTYPE
68 #define TARGET_NO_PROTOTYPE 0
69 #endif
70
71 #define min(A,B)        ((A) < (B) ? (A) : (B))
72 #define max(A,B)        ((A) > (B) ? (A) : (B))
73
74 /* Structure used to define the rs6000 stack */
75 typedef struct rs6000_stack {
76   int first_gp_reg_save;        /* first callee saved GP register used */
77   int first_fp_reg_save;        /* first callee saved FP register used */
78   int first_altivec_reg_save;   /* first callee saved AltiVec register used */
79   int lr_save_p;                /* true if the link reg needs to be saved */
80   int cr_save_p;                /* true if the CR reg needs to be saved */
81   unsigned int vrsave_mask;     /* mask of vec registers to save */
82   int push_p;                   /* true if we need to allocate stack space */
83   int calls_p;                  /* true if the function makes any calls */
84   int world_save_p;             /* true if we're saving *everything*:
85                                    r13-r31, cr, f14-f31, vrsave, v20-v31  */
86   enum rs6000_abi abi;          /* which ABI to use */
87   int gp_save_offset;           /* offset to save GP regs from initial SP */
88   int fp_save_offset;           /* offset to save FP regs from initial SP */
89   int altivec_save_offset;      /* offset to save AltiVec regs from initial SP */
90   int lr_save_offset;           /* offset to save LR from initial SP */
91   int cr_save_offset;           /* offset to save CR from initial SP */
92   int vrsave_save_offset;       /* offset to save VRSAVE from initial SP */
93   int spe_gp_save_offset;       /* offset to save spe 64-bit gprs  */
94   int varargs_save_offset;      /* offset to save the varargs registers */
95   int ehrd_offset;              /* offset to EH return data */
96   int reg_size;                 /* register size (4 or 8) */
97   HOST_WIDE_INT vars_size;      /* variable save area size */
98   int parm_size;                /* outgoing parameter size */
99   int save_size;                /* save area size */
100   int fixed_size;               /* fixed size of stack frame */
101   int gp_size;                  /* size of saved GP registers */
102   int fp_size;                  /* size of saved FP registers */
103   int altivec_size;             /* size of saved AltiVec registers */
104   int cr_size;                  /* size to hold CR if not in save_size */
105   int vrsave_size;              /* size to hold VRSAVE if not in save_size */
106   int altivec_padding_size;     /* size of altivec alignment padding if
107                                    not in save_size */
108   int spe_gp_size;              /* size of 64-bit GPR save size for SPE */
109   int spe_padding_size;
110   HOST_WIDE_INT total_size;     /* total bytes allocated for stack */
111   int spe_64bit_regs_used;
112 } rs6000_stack_t;
113
114 /* A C structure for machine-specific, per-function data.
115    This is added to the cfun structure.  */
116 typedef struct machine_function GTY(())
117 {
118   /* Flags if __builtin_return_address (n) with n >= 1 was used.  */
119   int ra_needs_full_frame;
120   /* Some local-dynamic symbol.  */
121   const char *some_ld_name;
122   /* Whether the instruction chain has been scanned already.  */
123   int insn_chain_scanned_p;
124   /* Flags if __builtin_return_address (0) was used.  */
125   int ra_need_lr;
126   /* Offset from virtual_stack_vars_rtx to the start of the ABI_V4
127      varargs save area.  */
128   HOST_WIDE_INT varargs_save_offset;
129 } machine_function;
130
131 /* Target cpu type */
132
133 enum processor_type rs6000_cpu;
134 struct rs6000_cpu_select rs6000_select[3] =
135 {
136   /* switch             name,                   tune    arch */
137   { (const char *)0,    "--with-cpu=",          1,      1 },
138   { (const char *)0,    "-mcpu=",               1,      1 },
139   { (const char *)0,    "-mtune=",              1,      0 },
140 };
141
142 /* Always emit branch hint bits.  */
143 static GTY(()) bool rs6000_always_hint;
144
145 /* Schedule instructions for group formation.  */
146 static GTY(()) bool rs6000_sched_groups;
147
148 /* Support for -msched-costly-dep option.  */
149 const char *rs6000_sched_costly_dep_str;
150 enum rs6000_dependence_cost rs6000_sched_costly_dep;
151
152 /* Support for -minsert-sched-nops option.  */
153 const char *rs6000_sched_insert_nops_str;
154 enum rs6000_nop_insertion rs6000_sched_insert_nops;
155
156 /* Support targetm.vectorize.builtin_mask_for_load.  */
157 static GTY(()) tree altivec_builtin_mask_for_load;
158
159 /* Size of long double.  */
160 int rs6000_long_double_type_size;
161
162 /* IEEE quad extended precision long double. */
163 int rs6000_ieeequad;
164
165 /* Whether -mabi=altivec has appeared.  */
166 int rs6000_altivec_abi;
167
168 /* Nonzero if we want SPE ABI extensions.  */
169 int rs6000_spe_abi;
170
171 /* Nonzero if floating point operations are done in the GPRs.  */
172 int rs6000_float_gprs = 0;
173
174 /* Nonzero if we want Darwin's struct-by-value-in-regs ABI.  */
175 int rs6000_darwin64_abi;
176
177 /* Set to nonzero once AIX common-mode calls have been defined.  */
178 static GTY(()) int common_mode_defined;
179
180 /* Save information from a "cmpxx" operation until the branch or scc is
181    emitted.  */
182 rtx rs6000_compare_op0, rs6000_compare_op1;
183 int rs6000_compare_fp_p;
184
185 /* Label number of label created for -mrelocatable, to call to so we can
186    get the address of the GOT section */
187 int rs6000_pic_labelno;
188
189 #ifdef USING_ELFOS_H
190 /* Which abi to adhere to */
191 const char *rs6000_abi_name;
192
193 /* Semantics of the small data area */
194 enum rs6000_sdata_type rs6000_sdata = SDATA_DATA;
195
196 /* Which small data model to use */
197 const char *rs6000_sdata_name = (char *)0;
198
199 /* Counter for labels which are to be placed in .fixup.  */
200 int fixuplabelno = 0;
201 #endif
202
203 /* Bit size of immediate TLS offsets and string from which it is decoded.  */
204 int rs6000_tls_size = 32;
205 const char *rs6000_tls_size_string;
206
207 /* ABI enumeration available for subtarget to use.  */
208 enum rs6000_abi rs6000_current_abi;
209
210 /* Whether to use variant of AIX ABI for PowerPC64 Linux.  */
211 int dot_symbols;
212
213 /* Debug flags */
214 const char *rs6000_debug_name;
215 int rs6000_debug_stack;         /* debug stack applications */
216 int rs6000_debug_arg;           /* debug argument handling */
217
218 /* Value is TRUE if register/mode pair is acceptable.  */
219 bool rs6000_hard_regno_mode_ok_p[NUM_MACHINE_MODES][FIRST_PSEUDO_REGISTER];
220
221 /* Built in types.  */
222
223 tree rs6000_builtin_types[RS6000_BTI_MAX];
224 tree rs6000_builtin_decls[RS6000_BUILTIN_COUNT];
225
226 const char *rs6000_traceback_name;
227 static enum {
228   traceback_default = 0,
229   traceback_none,
230   traceback_part,
231   traceback_full
232 } rs6000_traceback;
233
234 /* Flag to say the TOC is initialized */
235 int toc_initialized;
236 char toc_label_name[10];
237
238 static GTY(()) section *read_only_data_section;
239 static GTY(()) section *private_data_section;
240 static GTY(()) section *read_only_private_data_section;
241 static GTY(()) section *sdata2_section;
242 static GTY(()) section *toc_section;
243
244 /* Control alignment for fields within structures.  */
245 /* String from -malign-XXXXX.  */
246 int rs6000_alignment_flags;
247
248 /* True for any options that were explicitly set.  */
249 struct {
250   bool aix_struct_ret;          /* True if -maix-struct-ret was used.  */
251   bool alignment;               /* True if -malign- was used.  */
252   bool abi;                     /* True if -mabi=spe/nospe was used.  */
253   bool spe;                     /* True if -mspe= was used.  */
254   bool float_gprs;              /* True if -mfloat-gprs= was used.  */
255   bool isel;                    /* True if -misel was used. */
256   bool long_double;             /* True if -mlong-double- was used.  */
257   bool ieee;                    /* True if -mabi=ieee/ibmlongdouble used.  */
258 } rs6000_explicit_options;
259
260 struct builtin_description
261 {
262   /* mask is not const because we're going to alter it below.  This
263      nonsense will go away when we rewrite the -march infrastructure
264      to give us more target flag bits.  */
265   unsigned int mask;
266   const enum insn_code icode;
267   const char *const name;
268   const enum rs6000_builtins code;
269 };
270 \f
271 /* Target cpu costs.  */
272
273 struct processor_costs {
274   const int mulsi;        /* cost of SImode multiplication.  */
275   const int mulsi_const;  /* cost of SImode multiplication by constant.  */
276   const int mulsi_const9; /* cost of SImode mult by short constant.  */
277   const int muldi;        /* cost of DImode multiplication.  */
278   const int divsi;        /* cost of SImode division.  */
279   const int divdi;        /* cost of DImode division.  */
280   const int fp;           /* cost of simple SFmode and DFmode insns.  */
281   const int dmul;         /* cost of DFmode multiplication (and fmadd).  */
282   const int sdiv;         /* cost of SFmode division (fdivs).  */
283   const int ddiv;         /* cost of DFmode division (fdiv).  */
284 };
285
286 const struct processor_costs *rs6000_cost;
287
288 /* Processor costs (relative to an add) */
289
290 /* Instruction size costs on 32bit processors.  */
291 static const
292 struct processor_costs size32_cost = {
293   COSTS_N_INSNS (1),    /* mulsi */
294   COSTS_N_INSNS (1),    /* mulsi_const */
295   COSTS_N_INSNS (1),    /* mulsi_const9 */
296   COSTS_N_INSNS (1),    /* muldi */
297   COSTS_N_INSNS (1),    /* divsi */
298   COSTS_N_INSNS (1),    /* divdi */
299   COSTS_N_INSNS (1),    /* fp */
300   COSTS_N_INSNS (1),    /* dmul */
301   COSTS_N_INSNS (1),    /* sdiv */
302   COSTS_N_INSNS (1),    /* ddiv */
303 };
304
305 /* Instruction size costs on 64bit processors.  */
306 static const
307 struct processor_costs size64_cost = {
308   COSTS_N_INSNS (1),    /* mulsi */
309   COSTS_N_INSNS (1),    /* mulsi_const */
310   COSTS_N_INSNS (1),    /* mulsi_const9 */
311   COSTS_N_INSNS (1),    /* muldi */
312   COSTS_N_INSNS (1),    /* divsi */
313   COSTS_N_INSNS (1),    /* divdi */
314   COSTS_N_INSNS (1),    /* fp */
315   COSTS_N_INSNS (1),    /* dmul */
316   COSTS_N_INSNS (1),    /* sdiv */
317   COSTS_N_INSNS (1),    /* ddiv */
318 };
319
320 /* Instruction costs on RIOS1 processors.  */
321 static const
322 struct processor_costs rios1_cost = {
323   COSTS_N_INSNS (5),    /* mulsi */
324   COSTS_N_INSNS (4),    /* mulsi_const */
325   COSTS_N_INSNS (3),    /* mulsi_const9 */
326   COSTS_N_INSNS (5),    /* muldi */
327   COSTS_N_INSNS (19),   /* divsi */
328   COSTS_N_INSNS (19),   /* divdi */
329   COSTS_N_INSNS (2),    /* fp */
330   COSTS_N_INSNS (2),    /* dmul */
331   COSTS_N_INSNS (19),   /* sdiv */
332   COSTS_N_INSNS (19),   /* ddiv */
333 };
334
335 /* Instruction costs on RIOS2 processors.  */
336 static const
337 struct processor_costs rios2_cost = {
338   COSTS_N_INSNS (2),    /* mulsi */
339   COSTS_N_INSNS (2),    /* mulsi_const */
340   COSTS_N_INSNS (2),    /* mulsi_const9 */
341   COSTS_N_INSNS (2),    /* muldi */
342   COSTS_N_INSNS (13),   /* divsi */
343   COSTS_N_INSNS (13),   /* divdi */
344   COSTS_N_INSNS (2),    /* fp */
345   COSTS_N_INSNS (2),    /* dmul */
346   COSTS_N_INSNS (17),   /* sdiv */
347   COSTS_N_INSNS (17),   /* ddiv */
348 };
349
350 /* Instruction costs on RS64A processors.  */
351 static const
352 struct processor_costs rs64a_cost = {
353   COSTS_N_INSNS (20),   /* mulsi */
354   COSTS_N_INSNS (12),   /* mulsi_const */
355   COSTS_N_INSNS (8),    /* mulsi_const9 */
356   COSTS_N_INSNS (34),   /* muldi */
357   COSTS_N_INSNS (65),   /* divsi */
358   COSTS_N_INSNS (67),   /* divdi */
359   COSTS_N_INSNS (4),    /* fp */
360   COSTS_N_INSNS (4),    /* dmul */
361   COSTS_N_INSNS (31),   /* sdiv */
362   COSTS_N_INSNS (31),   /* ddiv */
363 };
364
365 /* Instruction costs on MPCCORE processors.  */
366 static const
367 struct processor_costs mpccore_cost = {
368   COSTS_N_INSNS (2),    /* mulsi */
369   COSTS_N_INSNS (2),    /* mulsi_const */
370   COSTS_N_INSNS (2),    /* mulsi_const9 */
371   COSTS_N_INSNS (2),    /* muldi */
372   COSTS_N_INSNS (6),    /* divsi */
373   COSTS_N_INSNS (6),    /* divdi */
374   COSTS_N_INSNS (4),    /* fp */
375   COSTS_N_INSNS (5),    /* dmul */
376   COSTS_N_INSNS (10),   /* sdiv */
377   COSTS_N_INSNS (17),   /* ddiv */
378 };
379
380 /* Instruction costs on PPC403 processors.  */
381 static const
382 struct processor_costs ppc403_cost = {
383   COSTS_N_INSNS (4),    /* mulsi */
384   COSTS_N_INSNS (4),    /* mulsi_const */
385   COSTS_N_INSNS (4),    /* mulsi_const9 */
386   COSTS_N_INSNS (4),    /* muldi */
387   COSTS_N_INSNS (33),   /* divsi */
388   COSTS_N_INSNS (33),   /* divdi */
389   COSTS_N_INSNS (11),   /* fp */
390   COSTS_N_INSNS (11),   /* dmul */
391   COSTS_N_INSNS (11),   /* sdiv */
392   COSTS_N_INSNS (11),   /* ddiv */
393 };
394
395 /* Instruction costs on PPC405 processors.  */
396 static const
397 struct processor_costs ppc405_cost = {
398   COSTS_N_INSNS (5),    /* mulsi */
399   COSTS_N_INSNS (4),    /* mulsi_const */
400   COSTS_N_INSNS (3),    /* mulsi_const9 */
401   COSTS_N_INSNS (5),    /* muldi */
402   COSTS_N_INSNS (35),   /* divsi */
403   COSTS_N_INSNS (35),   /* divdi */
404   COSTS_N_INSNS (11),   /* fp */
405   COSTS_N_INSNS (11),   /* dmul */
406   COSTS_N_INSNS (11),   /* sdiv */
407   COSTS_N_INSNS (11),   /* ddiv */
408 };
409
410 /* Instruction costs on PPC440 processors.  */
411 static const
412 struct processor_costs ppc440_cost = {
413   COSTS_N_INSNS (3),    /* mulsi */
414   COSTS_N_INSNS (2),    /* mulsi_const */
415   COSTS_N_INSNS (2),    /* mulsi_const9 */
416   COSTS_N_INSNS (3),    /* muldi */
417   COSTS_N_INSNS (34),   /* divsi */
418   COSTS_N_INSNS (34),   /* divdi */
419   COSTS_N_INSNS (5),    /* fp */
420   COSTS_N_INSNS (5),    /* dmul */
421   COSTS_N_INSNS (19),   /* sdiv */
422   COSTS_N_INSNS (33),   /* ddiv */
423 };
424
425 /* Instruction costs on PPC601 processors.  */
426 static const
427 struct processor_costs ppc601_cost = {
428   COSTS_N_INSNS (5),    /* mulsi */
429   COSTS_N_INSNS (5),    /* mulsi_const */
430   COSTS_N_INSNS (5),    /* mulsi_const9 */
431   COSTS_N_INSNS (5),    /* muldi */
432   COSTS_N_INSNS (36),   /* divsi */
433   COSTS_N_INSNS (36),   /* divdi */
434   COSTS_N_INSNS (4),    /* fp */
435   COSTS_N_INSNS (5),    /* dmul */
436   COSTS_N_INSNS (17),   /* sdiv */
437   COSTS_N_INSNS (31),   /* ddiv */
438 };
439
440 /* Instruction costs on PPC603 processors.  */
441 static const
442 struct processor_costs ppc603_cost = {
443   COSTS_N_INSNS (5),    /* mulsi */
444   COSTS_N_INSNS (3),    /* mulsi_const */
445   COSTS_N_INSNS (2),    /* mulsi_const9 */
446   COSTS_N_INSNS (5),    /* muldi */
447   COSTS_N_INSNS (37),   /* divsi */
448   COSTS_N_INSNS (37),   /* divdi */
449   COSTS_N_INSNS (3),    /* fp */
450   COSTS_N_INSNS (4),    /* dmul */
451   COSTS_N_INSNS (18),   /* sdiv */
452   COSTS_N_INSNS (33),   /* ddiv */
453 };
454
455 /* Instruction costs on PPC604 processors.  */
456 static const
457 struct processor_costs ppc604_cost = {
458   COSTS_N_INSNS (4),    /* mulsi */
459   COSTS_N_INSNS (4),    /* mulsi_const */
460   COSTS_N_INSNS (4),    /* mulsi_const9 */
461   COSTS_N_INSNS (4),    /* muldi */
462   COSTS_N_INSNS (20),   /* divsi */
463   COSTS_N_INSNS (20),   /* divdi */
464   COSTS_N_INSNS (3),    /* fp */
465   COSTS_N_INSNS (3),    /* dmul */
466   COSTS_N_INSNS (18),   /* sdiv */
467   COSTS_N_INSNS (32),   /* ddiv */
468 };
469
470 /* Instruction costs on PPC604e processors.  */
471 static const
472 struct processor_costs ppc604e_cost = {
473   COSTS_N_INSNS (2),    /* mulsi */
474   COSTS_N_INSNS (2),    /* mulsi_const */
475   COSTS_N_INSNS (2),    /* mulsi_const9 */
476   COSTS_N_INSNS (2),    /* muldi */
477   COSTS_N_INSNS (20),   /* divsi */
478   COSTS_N_INSNS (20),   /* divdi */
479   COSTS_N_INSNS (3),    /* fp */
480   COSTS_N_INSNS (3),    /* dmul */
481   COSTS_N_INSNS (18),   /* sdiv */
482   COSTS_N_INSNS (32),   /* ddiv */
483 };
484
485 /* Instruction costs on PPC620 processors.  */
486 static const
487 struct processor_costs ppc620_cost = {
488   COSTS_N_INSNS (5),    /* mulsi */
489   COSTS_N_INSNS (4),    /* mulsi_const */
490   COSTS_N_INSNS (3),    /* mulsi_const9 */
491   COSTS_N_INSNS (7),    /* muldi */
492   COSTS_N_INSNS (21),   /* divsi */
493   COSTS_N_INSNS (37),   /* divdi */
494   COSTS_N_INSNS (3),    /* fp */
495   COSTS_N_INSNS (3),    /* dmul */
496   COSTS_N_INSNS (18),   /* sdiv */
497   COSTS_N_INSNS (32),   /* ddiv */
498 };
499
500 /* Instruction costs on PPC630 processors.  */
501 static const
502 struct processor_costs ppc630_cost = {
503   COSTS_N_INSNS (5),    /* mulsi */
504   COSTS_N_INSNS (4),    /* mulsi_const */
505   COSTS_N_INSNS (3),    /* mulsi_const9 */
506   COSTS_N_INSNS (7),    /* muldi */
507   COSTS_N_INSNS (21),   /* divsi */
508   COSTS_N_INSNS (37),   /* divdi */
509   COSTS_N_INSNS (3),    /* fp */
510   COSTS_N_INSNS (3),    /* dmul */
511   COSTS_N_INSNS (17),   /* sdiv */
512   COSTS_N_INSNS (21),   /* ddiv */
513 };
514
515 /* Instruction costs on PPC750 and PPC7400 processors.  */
516 static const
517 struct processor_costs ppc750_cost = {
518   COSTS_N_INSNS (5),    /* mulsi */
519   COSTS_N_INSNS (3),    /* mulsi_const */
520   COSTS_N_INSNS (2),    /* mulsi_const9 */
521   COSTS_N_INSNS (5),    /* muldi */
522   COSTS_N_INSNS (17),   /* divsi */
523   COSTS_N_INSNS (17),   /* divdi */
524   COSTS_N_INSNS (3),    /* fp */
525   COSTS_N_INSNS (3),    /* dmul */
526   COSTS_N_INSNS (17),   /* sdiv */
527   COSTS_N_INSNS (31),   /* ddiv */
528 };
529
530 /* Instruction costs on PPC7450 processors.  */
531 static const
532 struct processor_costs ppc7450_cost = {
533   COSTS_N_INSNS (4),    /* mulsi */
534   COSTS_N_INSNS (3),    /* mulsi_const */
535   COSTS_N_INSNS (3),    /* mulsi_const9 */
536   COSTS_N_INSNS (4),    /* muldi */
537   COSTS_N_INSNS (23),   /* divsi */
538   COSTS_N_INSNS (23),   /* divdi */
539   COSTS_N_INSNS (5),    /* fp */
540   COSTS_N_INSNS (5),    /* dmul */
541   COSTS_N_INSNS (21),   /* sdiv */
542   COSTS_N_INSNS (35),   /* ddiv */
543 };
544
545 /* Instruction costs on PPC8540 processors.  */
546 static const
547 struct processor_costs ppc8540_cost = {
548   COSTS_N_INSNS (4),    /* mulsi */
549   COSTS_N_INSNS (4),    /* mulsi_const */
550   COSTS_N_INSNS (4),    /* mulsi_const9 */
551   COSTS_N_INSNS (4),    /* muldi */
552   COSTS_N_INSNS (19),   /* divsi */
553   COSTS_N_INSNS (19),   /* divdi */
554   COSTS_N_INSNS (4),    /* fp */
555   COSTS_N_INSNS (4),    /* dmul */
556   COSTS_N_INSNS (29),   /* sdiv */
557   COSTS_N_INSNS (29),   /* ddiv */
558 };
559
560 /* Instruction costs on POWER4 and POWER5 processors.  */
561 static const
562 struct processor_costs power4_cost = {
563   COSTS_N_INSNS (3),    /* mulsi */
564   COSTS_N_INSNS (2),    /* mulsi_const */
565   COSTS_N_INSNS (2),    /* mulsi_const9 */
566   COSTS_N_INSNS (4),    /* muldi */
567   COSTS_N_INSNS (18),   /* divsi */
568   COSTS_N_INSNS (34),   /* divdi */
569   COSTS_N_INSNS (3),    /* fp */
570   COSTS_N_INSNS (3),    /* dmul */
571   COSTS_N_INSNS (17),   /* sdiv */
572   COSTS_N_INSNS (17),   /* ddiv */
573 };
574
575 \f
576 static bool rs6000_function_ok_for_sibcall (tree, tree);
577 static const char *rs6000_invalid_within_doloop (rtx);
578 static rtx rs6000_generate_compare (enum rtx_code);
579 static void rs6000_maybe_dead (rtx);
580 static void rs6000_emit_stack_tie (void);
581 static void rs6000_frame_related (rtx, rtx, HOST_WIDE_INT, rtx, rtx);
582 static rtx spe_synthesize_frame_save (rtx);
583 static bool spe_func_has_64bit_regs_p (void);
584 static void emit_frame_save (rtx, rtx, enum machine_mode, unsigned int,
585                              int, HOST_WIDE_INT);
586 static rtx gen_frame_mem_offset (enum machine_mode, rtx, int);
587 static void rs6000_emit_allocate_stack (HOST_WIDE_INT, int);
588 static unsigned rs6000_hash_constant (rtx);
589 static unsigned toc_hash_function (const void *);
590 static int toc_hash_eq (const void *, const void *);
591 static int constant_pool_expr_1 (rtx, int *, int *);
592 static bool constant_pool_expr_p (rtx);
593 static bool legitimate_small_data_p (enum machine_mode, rtx);
594 static bool legitimate_indexed_address_p (rtx, int);
595 static bool legitimate_lo_sum_address_p (enum machine_mode, rtx, int);
596 static struct machine_function * rs6000_init_machine_status (void);
597 static bool rs6000_assemble_integer (rtx, unsigned int, int);
598 static bool no_global_regs_above (int);
599 #ifdef HAVE_GAS_HIDDEN
600 static void rs6000_assemble_visibility (tree, int);
601 #endif
602 static int rs6000_ra_ever_killed (void);
603 static tree rs6000_handle_longcall_attribute (tree *, tree, tree, int, bool *);
604 static tree rs6000_handle_altivec_attribute (tree *, tree, tree, int, bool *);
605 static bool rs6000_ms_bitfield_layout_p (tree);
606 static tree rs6000_handle_struct_attribute (tree *, tree, tree, int, bool *);
607 static void rs6000_eliminate_indexed_memrefs (rtx operands[2]);
608 static const char *rs6000_mangle_fundamental_type (tree);
609 extern const struct attribute_spec rs6000_attribute_table[];
610 static void rs6000_set_default_type_attributes (tree);
611 static void rs6000_output_function_prologue (FILE *, HOST_WIDE_INT);
612 static void rs6000_output_function_epilogue (FILE *, HOST_WIDE_INT);
613 static void rs6000_output_mi_thunk (FILE *, tree, HOST_WIDE_INT, HOST_WIDE_INT,
614                                     tree);
615 static rtx rs6000_emit_set_long_const (rtx, HOST_WIDE_INT, HOST_WIDE_INT);
616 static bool rs6000_return_in_memory (tree, tree);
617 static void rs6000_file_start (void);
618 #if TARGET_ELF
619 static unsigned int rs6000_elf_section_type_flags (tree, const char *, int);
620 static void rs6000_elf_asm_out_constructor (rtx, int);
621 static void rs6000_elf_asm_out_destructor (rtx, int);
622 static void rs6000_elf_end_indicate_exec_stack (void) ATTRIBUTE_UNUSED;
623 static void rs6000_elf_asm_init_sections (void);
624 static section *rs6000_elf_select_section (tree, int, unsigned HOST_WIDE_INT);
625 static void rs6000_elf_unique_section (tree, int);
626 static section *rs6000_elf_select_rtx_section (enum machine_mode, rtx,
627                                                unsigned HOST_WIDE_INT);
628 static void rs6000_elf_encode_section_info (tree, rtx, int)
629      ATTRIBUTE_UNUSED;
630 #endif
631 static bool rs6000_use_blocks_for_constant_p (enum machine_mode, rtx);
632 #if TARGET_XCOFF
633 static void rs6000_xcoff_asm_output_anchor (rtx);
634 static void rs6000_xcoff_asm_globalize_label (FILE *, const char *);
635 static void rs6000_xcoff_asm_init_sections (void);
636 static void rs6000_xcoff_asm_named_section (const char *, unsigned int, tree);
637 static section *rs6000_xcoff_select_section (tree, int,
638                                              unsigned HOST_WIDE_INT);
639 static void rs6000_xcoff_unique_section (tree, int);
640 static section *rs6000_xcoff_select_rtx_section
641   (enum machine_mode, rtx, unsigned HOST_WIDE_INT);
642 static const char * rs6000_xcoff_strip_name_encoding (const char *);
643 static unsigned int rs6000_xcoff_section_type_flags (tree, const char *, int);
644 static void rs6000_xcoff_file_start (void);
645 static void rs6000_xcoff_file_end (void);
646 #endif
647 static int rs6000_variable_issue (FILE *, int, rtx, int);
648 static bool rs6000_rtx_costs (rtx, int, int, int *);
649 static int rs6000_adjust_cost (rtx, rtx, rtx, int);
650 static bool is_microcoded_insn (rtx);
651 static int is_dispatch_slot_restricted (rtx);
652 static bool is_cracked_insn (rtx);
653 static bool is_branch_slot_insn (rtx);
654 static int rs6000_adjust_priority (rtx, int);
655 static int rs6000_issue_rate (void);
656 static bool rs6000_is_costly_dependence (rtx, rtx, rtx, int, int);
657 static rtx get_next_active_insn (rtx, rtx);
658 static bool insn_terminates_group_p (rtx , enum group_termination);
659 static bool is_costly_group (rtx *, rtx);
660 static int force_new_group (int, FILE *, rtx *, rtx, bool *, int, int *);
661 static int redefine_groups (FILE *, int, rtx, rtx);
662 static int pad_groups (FILE *, int, rtx, rtx);
663 static void rs6000_sched_finish (FILE *, int);
664 static int rs6000_use_sched_lookahead (void);
665 static tree rs6000_builtin_mask_for_load (void);
666
667 static void def_builtin (int, const char *, tree, int);
668 static void rs6000_init_builtins (void);
669 static rtx rs6000_expand_unop_builtin (enum insn_code, tree, rtx);
670 static rtx rs6000_expand_binop_builtin (enum insn_code, tree, rtx);
671 static rtx rs6000_expand_ternop_builtin (enum insn_code, tree, rtx);
672 static rtx rs6000_expand_builtin (tree, rtx, rtx, enum machine_mode, int);
673 static void altivec_init_builtins (void);
674 static void rs6000_common_init_builtins (void);
675 static void rs6000_init_libfuncs (void);
676
677 static void enable_mask_for_builtins (struct builtin_description *, int,
678                                       enum rs6000_builtins,
679                                       enum rs6000_builtins);
680 static tree build_opaque_vector_type (tree, int);
681 static void spe_init_builtins (void);
682 static rtx spe_expand_builtin (tree, rtx, bool *);
683 static rtx spe_expand_stv_builtin (enum insn_code, tree);
684 static rtx spe_expand_predicate_builtin (enum insn_code, tree, rtx);
685 static rtx spe_expand_evsel_builtin (enum insn_code, tree, rtx);
686 static int rs6000_emit_int_cmove (rtx, rtx, rtx, rtx);
687 static rs6000_stack_t *rs6000_stack_info (void);
688 static void debug_stack_info (rs6000_stack_t *);
689
690 static rtx altivec_expand_builtin (tree, rtx, bool *);
691 static rtx altivec_expand_ld_builtin (tree, rtx, bool *);
692 static rtx altivec_expand_st_builtin (tree, rtx, bool *);
693 static rtx altivec_expand_dst_builtin (tree, rtx, bool *);
694 static rtx altivec_expand_abs_builtin (enum insn_code, tree, rtx);
695 static rtx altivec_expand_predicate_builtin (enum insn_code,
696                                              const char *, tree, rtx);
697 static rtx altivec_expand_lv_builtin (enum insn_code, tree, rtx);
698 static rtx altivec_expand_stv_builtin (enum insn_code, tree);
699 static rtx altivec_expand_vec_init_builtin (tree, tree, rtx);
700 static rtx altivec_expand_vec_set_builtin (tree);
701 static rtx altivec_expand_vec_ext_builtin (tree, rtx);
702 static int get_element_number (tree, tree);
703 static bool rs6000_handle_option (size_t, const char *, int);
704 static void rs6000_parse_tls_size_option (void);
705 static void rs6000_parse_yes_no_option (const char *, const char *, int *);
706 static int first_altivec_reg_to_save (void);
707 static unsigned int compute_vrsave_mask (void);
708 static void compute_save_world_info (rs6000_stack_t *info_ptr);
709 static void is_altivec_return_reg (rtx, void *);
710 static rtx generate_set_vrsave (rtx, rs6000_stack_t *, int);
711 int easy_vector_constant (rtx, enum machine_mode);
712 static bool rs6000_is_opaque_type (tree);
713 static rtx rs6000_dwarf_register_span (rtx);
714 static rtx rs6000_legitimize_tls_address (rtx, enum tls_model);
715 static void rs6000_output_dwarf_dtprel (FILE *, int, rtx) ATTRIBUTE_UNUSED;
716 static rtx rs6000_tls_get_addr (void);
717 static rtx rs6000_got_sym (void);
718 static int rs6000_tls_symbol_ref_1 (rtx *, void *);
719 static const char *rs6000_get_some_local_dynamic_name (void);
720 static int rs6000_get_some_local_dynamic_name_1 (rtx *, void *);
721 static rtx rs6000_complex_function_value (enum machine_mode);
722 static rtx rs6000_spe_function_arg (CUMULATIVE_ARGS *,
723                                     enum machine_mode, tree);
724 static void rs6000_darwin64_record_arg_advance_flush (CUMULATIVE_ARGS *,
725                                                       HOST_WIDE_INT);
726 static void rs6000_darwin64_record_arg_advance_recurse (CUMULATIVE_ARGS *,
727                                                         tree, HOST_WIDE_INT);
728 static void rs6000_darwin64_record_arg_flush (CUMULATIVE_ARGS *,
729                                               HOST_WIDE_INT,
730                                               rtx[], int *);
731 static void rs6000_darwin64_record_arg_recurse (CUMULATIVE_ARGS *,
732                                                tree, HOST_WIDE_INT,
733                                                rtx[], int *);
734 static rtx rs6000_darwin64_record_arg (CUMULATIVE_ARGS *, tree, int, bool);
735 static rtx rs6000_mixed_function_arg (enum machine_mode, tree, int);
736 static void rs6000_move_block_from_reg (int regno, rtx x, int nregs);
737 static void setup_incoming_varargs (CUMULATIVE_ARGS *,
738                                     enum machine_mode, tree,
739                                     int *, int);
740 static bool rs6000_pass_by_reference (CUMULATIVE_ARGS *, enum machine_mode,
741                                       tree, bool);
742 static int rs6000_arg_partial_bytes (CUMULATIVE_ARGS *, enum machine_mode,
743                                      tree, bool);
744 static const char *invalid_arg_for_unprototyped_fn (tree, tree, tree);
745 #if TARGET_MACHO
746 static void macho_branch_islands (void);
747 static void add_compiler_branch_island (tree, tree, int);
748 static int no_previous_def (tree function_name);
749 static tree get_prev_label (tree function_name);
750 static void rs6000_darwin_file_start (void);
751 #endif
752
753 static tree rs6000_build_builtin_va_list (void);
754 static tree rs6000_gimplify_va_arg (tree, tree, tree *, tree *);
755 static bool rs6000_must_pass_in_stack (enum machine_mode, tree);
756 static bool rs6000_scalar_mode_supported_p (enum machine_mode);
757 static bool rs6000_vector_mode_supported_p (enum machine_mode);
758 static int get_vec_cmp_insn (enum rtx_code, enum machine_mode,
759                              enum machine_mode);
760 static rtx rs6000_emit_vector_compare (enum rtx_code, rtx, rtx,
761                                        enum machine_mode);
762 static int get_vsel_insn (enum machine_mode);
763 static void rs6000_emit_vector_select (rtx, rtx, rtx, rtx);
764 static tree rs6000_stack_protect_fail (void);
765
766 const int INSN_NOT_AVAILABLE = -1;
767 static enum machine_mode rs6000_eh_return_filter_mode (void);
768
769 /* Hash table stuff for keeping track of TOC entries.  */
770
771 struct toc_hash_struct GTY(())
772 {
773   /* `key' will satisfy CONSTANT_P; in fact, it will satisfy
774      ASM_OUTPUT_SPECIAL_POOL_ENTRY_P.  */
775   rtx key;
776   enum machine_mode key_mode;
777   int labelno;
778 };
779
780 static GTY ((param_is (struct toc_hash_struct))) htab_t toc_hash_table;
781 \f
782 /* Default register names.  */
783 char rs6000_reg_names[][8] =
784 {
785       "0",  "1",  "2",  "3",  "4",  "5",  "6",  "7",
786       "8",  "9", "10", "11", "12", "13", "14", "15",
787      "16", "17", "18", "19", "20", "21", "22", "23",
788      "24", "25", "26", "27", "28", "29", "30", "31",
789       "0",  "1",  "2",  "3",  "4",  "5",  "6",  "7",
790       "8",  "9", "10", "11", "12", "13", "14", "15",
791      "16", "17", "18", "19", "20", "21", "22", "23",
792      "24", "25", "26", "27", "28", "29", "30", "31",
793      "mq", "lr", "ctr","ap",
794       "0",  "1",  "2",  "3",  "4",  "5",  "6",  "7",
795       "xer",
796       /* AltiVec registers.  */
797       "0",  "1",  "2",  "3",  "4",  "5",  "6", "7",
798       "8",  "9",  "10", "11", "12", "13", "14", "15",
799       "16", "17", "18", "19", "20", "21", "22", "23",
800       "24", "25", "26", "27", "28", "29", "30", "31",
801       "vrsave", "vscr",
802       /* SPE registers.  */
803       "spe_acc", "spefscr",
804       /* Soft frame pointer.  */
805       "sfp"
806 };
807
808 #ifdef TARGET_REGNAMES
809 static const char alt_reg_names[][8] =
810 {
811    "%r0",   "%r1",  "%r2",  "%r3",  "%r4",  "%r5",  "%r6",  "%r7",
812    "%r8",   "%r9", "%r10", "%r11", "%r12", "%r13", "%r14", "%r15",
813   "%r16",  "%r17", "%r18", "%r19", "%r20", "%r21", "%r22", "%r23",
814   "%r24",  "%r25", "%r26", "%r27", "%r28", "%r29", "%r30", "%r31",
815    "%f0",   "%f1",  "%f2",  "%f3",  "%f4",  "%f5",  "%f6",  "%f7",
816    "%f8",   "%f9", "%f10", "%f11", "%f12", "%f13", "%f14", "%f15",
817   "%f16",  "%f17", "%f18", "%f19", "%f20", "%f21", "%f22", "%f23",
818   "%f24",  "%f25", "%f26", "%f27", "%f28", "%f29", "%f30", "%f31",
819     "mq",    "lr",  "ctr",   "ap",
820   "%cr0",  "%cr1", "%cr2", "%cr3", "%cr4", "%cr5", "%cr6", "%cr7",
821    "xer",
822   /* AltiVec registers.  */
823    "%v0",  "%v1",  "%v2",  "%v3",  "%v4",  "%v5",  "%v6", "%v7",
824    "%v8",  "%v9", "%v10", "%v11", "%v12", "%v13", "%v14", "%v15",
825   "%v16", "%v17", "%v18", "%v19", "%v20", "%v21", "%v22", "%v23",
826   "%v24", "%v25", "%v26", "%v27", "%v28", "%v29", "%v30", "%v31",
827   "vrsave", "vscr",
828   /* SPE registers.  */
829   "spe_acc", "spefscr",
830   /* Soft frame pointer.  */
831   "sfp"
832 };
833 #endif
834 \f
835 #ifndef MASK_STRICT_ALIGN
836 #define MASK_STRICT_ALIGN 0
837 #endif
838 #ifndef TARGET_PROFILE_KERNEL
839 #define TARGET_PROFILE_KERNEL 0
840 #endif
841
842 /* The VRSAVE bitmask puts bit %v0 as the most significant bit.  */
843 #define ALTIVEC_REG_BIT(REGNO) (0x80000000 >> ((REGNO) - FIRST_ALTIVEC_REGNO))
844 \f
845 /* Initialize the GCC target structure.  */
846 #undef TARGET_ATTRIBUTE_TABLE
847 #define TARGET_ATTRIBUTE_TABLE rs6000_attribute_table
848 #undef TARGET_SET_DEFAULT_TYPE_ATTRIBUTES
849 #define TARGET_SET_DEFAULT_TYPE_ATTRIBUTES rs6000_set_default_type_attributes
850
851 #undef TARGET_ASM_ALIGNED_DI_OP
852 #define TARGET_ASM_ALIGNED_DI_OP DOUBLE_INT_ASM_OP
853
854 /* Default unaligned ops are only provided for ELF.  Find the ops needed
855    for non-ELF systems.  */
856 #ifndef OBJECT_FORMAT_ELF
857 #if TARGET_XCOFF
858 /* For XCOFF.  rs6000_assemble_integer will handle unaligned DIs on
859    64-bit targets.  */
860 #undef TARGET_ASM_UNALIGNED_HI_OP
861 #define TARGET_ASM_UNALIGNED_HI_OP "\t.vbyte\t2,"
862 #undef TARGET_ASM_UNALIGNED_SI_OP
863 #define TARGET_ASM_UNALIGNED_SI_OP "\t.vbyte\t4,"
864 #undef TARGET_ASM_UNALIGNED_DI_OP
865 #define TARGET_ASM_UNALIGNED_DI_OP "\t.vbyte\t8,"
866 #else
867 /* For Darwin.  */
868 #undef TARGET_ASM_UNALIGNED_HI_OP
869 #define TARGET_ASM_UNALIGNED_HI_OP "\t.short\t"
870 #undef TARGET_ASM_UNALIGNED_SI_OP
871 #define TARGET_ASM_UNALIGNED_SI_OP "\t.long\t"
872 #undef TARGET_ASM_UNALIGNED_DI_OP
873 #define TARGET_ASM_UNALIGNED_DI_OP "\t.quad\t"
874 #undef TARGET_ASM_ALIGNED_DI_OP
875 #define TARGET_ASM_ALIGNED_DI_OP "\t.quad\t"
876 #endif
877 #endif
878
879 /* This hook deals with fixups for relocatable code and DI-mode objects
880    in 64-bit code.  */
881 #undef TARGET_ASM_INTEGER
882 #define TARGET_ASM_INTEGER rs6000_assemble_integer
883
884 #ifdef HAVE_GAS_HIDDEN
885 #undef TARGET_ASM_ASSEMBLE_VISIBILITY
886 #define TARGET_ASM_ASSEMBLE_VISIBILITY rs6000_assemble_visibility
887 #endif
888
889 #undef TARGET_HAVE_TLS
890 #define TARGET_HAVE_TLS HAVE_AS_TLS
891
892 #undef TARGET_CANNOT_FORCE_CONST_MEM
893 #define TARGET_CANNOT_FORCE_CONST_MEM rs6000_tls_referenced_p
894
895 #undef TARGET_ASM_FUNCTION_PROLOGUE
896 #define TARGET_ASM_FUNCTION_PROLOGUE rs6000_output_function_prologue
897 #undef TARGET_ASM_FUNCTION_EPILOGUE
898 #define TARGET_ASM_FUNCTION_EPILOGUE rs6000_output_function_epilogue
899
900 #undef  TARGET_SCHED_VARIABLE_ISSUE
901 #define TARGET_SCHED_VARIABLE_ISSUE rs6000_variable_issue
902
903 #undef TARGET_SCHED_ISSUE_RATE
904 #define TARGET_SCHED_ISSUE_RATE rs6000_issue_rate
905 #undef TARGET_SCHED_ADJUST_COST
906 #define TARGET_SCHED_ADJUST_COST rs6000_adjust_cost
907 #undef TARGET_SCHED_ADJUST_PRIORITY
908 #define TARGET_SCHED_ADJUST_PRIORITY rs6000_adjust_priority
909 #undef TARGET_SCHED_IS_COSTLY_DEPENDENCE
910 #define TARGET_SCHED_IS_COSTLY_DEPENDENCE rs6000_is_costly_dependence
911 #undef TARGET_SCHED_FINISH
912 #define TARGET_SCHED_FINISH rs6000_sched_finish
913
914 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD
915 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD rs6000_use_sched_lookahead
916
917 #undef TARGET_VECTORIZE_BUILTIN_MASK_FOR_LOAD
918 #define TARGET_VECTORIZE_BUILTIN_MASK_FOR_LOAD rs6000_builtin_mask_for_load
919
920 #undef TARGET_INIT_BUILTINS
921 #define TARGET_INIT_BUILTINS rs6000_init_builtins
922
923 #undef TARGET_EXPAND_BUILTIN
924 #define TARGET_EXPAND_BUILTIN rs6000_expand_builtin
925
926 #undef TARGET_MANGLE_FUNDAMENTAL_TYPE
927 #define TARGET_MANGLE_FUNDAMENTAL_TYPE rs6000_mangle_fundamental_type
928
929 #undef TARGET_INIT_LIBFUNCS
930 #define TARGET_INIT_LIBFUNCS rs6000_init_libfuncs
931
932 #if TARGET_MACHO
933 #undef TARGET_BINDS_LOCAL_P
934 #define TARGET_BINDS_LOCAL_P darwin_binds_local_p
935 #endif
936
937 #undef TARGET_MS_BITFIELD_LAYOUT_P
938 #define TARGET_MS_BITFIELD_LAYOUT_P rs6000_ms_bitfield_layout_p
939
940 #undef TARGET_ASM_OUTPUT_MI_THUNK
941 #define TARGET_ASM_OUTPUT_MI_THUNK rs6000_output_mi_thunk
942
943 #undef TARGET_ASM_CAN_OUTPUT_MI_THUNK
944 #define TARGET_ASM_CAN_OUTPUT_MI_THUNK hook_bool_tree_hwi_hwi_tree_true
945
946 #undef TARGET_FUNCTION_OK_FOR_SIBCALL
947 #define TARGET_FUNCTION_OK_FOR_SIBCALL rs6000_function_ok_for_sibcall
948
949 #undef TARGET_INVALID_WITHIN_DOLOOP
950 #define TARGET_INVALID_WITHIN_DOLOOP rs6000_invalid_within_doloop
951
952 #undef TARGET_RTX_COSTS
953 #define TARGET_RTX_COSTS rs6000_rtx_costs
954 #undef TARGET_ADDRESS_COST
955 #define TARGET_ADDRESS_COST hook_int_rtx_0
956
957 #undef TARGET_VECTOR_OPAQUE_P
958 #define TARGET_VECTOR_OPAQUE_P rs6000_is_opaque_type
959
960 #undef TARGET_DWARF_REGISTER_SPAN
961 #define TARGET_DWARF_REGISTER_SPAN rs6000_dwarf_register_span
962
963 /* On rs6000, function arguments are promoted, as are function return
964    values.  */
965 #undef TARGET_PROMOTE_FUNCTION_ARGS
966 #define TARGET_PROMOTE_FUNCTION_ARGS hook_bool_tree_true
967 #undef TARGET_PROMOTE_FUNCTION_RETURN
968 #define TARGET_PROMOTE_FUNCTION_RETURN hook_bool_tree_true
969
970 #undef TARGET_RETURN_IN_MEMORY
971 #define TARGET_RETURN_IN_MEMORY rs6000_return_in_memory
972
973 #undef TARGET_SETUP_INCOMING_VARARGS
974 #define TARGET_SETUP_INCOMING_VARARGS setup_incoming_varargs
975
976 /* Always strict argument naming on rs6000.  */
977 #undef TARGET_STRICT_ARGUMENT_NAMING
978 #define TARGET_STRICT_ARGUMENT_NAMING hook_bool_CUMULATIVE_ARGS_true
979 #undef TARGET_PRETEND_OUTGOING_VARARGS_NAMED
980 #define TARGET_PRETEND_OUTGOING_VARARGS_NAMED hook_bool_CUMULATIVE_ARGS_true
981 #undef TARGET_SPLIT_COMPLEX_ARG
982 #define TARGET_SPLIT_COMPLEX_ARG hook_bool_tree_true
983 #undef TARGET_MUST_PASS_IN_STACK
984 #define TARGET_MUST_PASS_IN_STACK rs6000_must_pass_in_stack
985 #undef TARGET_PASS_BY_REFERENCE
986 #define TARGET_PASS_BY_REFERENCE rs6000_pass_by_reference
987 #undef TARGET_ARG_PARTIAL_BYTES
988 #define TARGET_ARG_PARTIAL_BYTES rs6000_arg_partial_bytes
989
990 #undef TARGET_BUILD_BUILTIN_VA_LIST
991 #define TARGET_BUILD_BUILTIN_VA_LIST rs6000_build_builtin_va_list
992
993 #undef TARGET_GIMPLIFY_VA_ARG_EXPR
994 #define TARGET_GIMPLIFY_VA_ARG_EXPR rs6000_gimplify_va_arg
995
996 #undef TARGET_EH_RETURN_FILTER_MODE
997 #define TARGET_EH_RETURN_FILTER_MODE rs6000_eh_return_filter_mode
998
999 #undef TARGET_SCALAR_MODE_SUPPORTED_P
1000 #define TARGET_SCALAR_MODE_SUPPORTED_P rs6000_scalar_mode_supported_p
1001
1002 #undef TARGET_VECTOR_MODE_SUPPORTED_P
1003 #define TARGET_VECTOR_MODE_SUPPORTED_P rs6000_vector_mode_supported_p
1004
1005 #undef TARGET_INVALID_ARG_FOR_UNPROTOTYPED_FN
1006 #define TARGET_INVALID_ARG_FOR_UNPROTOTYPED_FN invalid_arg_for_unprototyped_fn
1007
1008 #undef TARGET_HANDLE_OPTION
1009 #define TARGET_HANDLE_OPTION rs6000_handle_option
1010
1011 #undef TARGET_DEFAULT_TARGET_FLAGS
1012 #define TARGET_DEFAULT_TARGET_FLAGS \
1013   (TARGET_DEFAULT)
1014
1015 #undef TARGET_STACK_PROTECT_FAIL
1016 #define TARGET_STACK_PROTECT_FAIL rs6000_stack_protect_fail
1017
1018 /* MPC604EUM 3.5.2 Weak Consistency between Multiple Processors
1019    The PowerPC architecture requires only weak consistency among
1020    processors--that is, memory accesses between processors need not be
1021    sequentially consistent and memory accesses among processors can occur
1022    in any order. The ability to order memory accesses weakly provides
1023    opportunities for more efficient use of the system bus. Unless a
1024    dependency exists, the 604e allows read operations to precede store
1025    operations.  */
1026 #undef TARGET_RELAXED_ORDERING
1027 #define TARGET_RELAXED_ORDERING true
1028
1029 #ifdef HAVE_AS_TLS
1030 #undef TARGET_ASM_OUTPUT_DWARF_DTPREL
1031 #define TARGET_ASM_OUTPUT_DWARF_DTPREL rs6000_output_dwarf_dtprel
1032 #endif
1033
1034 /* Use a 32-bit anchor range.  This leads to sequences like:
1035
1036         addis   tmp,anchor,high
1037         add     dest,tmp,low
1038
1039    where tmp itself acts as an anchor, and can be shared between
1040    accesses to the same 64k page.  */
1041 #undef TARGET_MIN_ANCHOR_OFFSET
1042 #define TARGET_MIN_ANCHOR_OFFSET -0x7fffffff - 1
1043 #undef TARGET_MAX_ANCHOR_OFFSET
1044 #define TARGET_MAX_ANCHOR_OFFSET 0x7fffffff
1045 #undef TARGET_USE_BLOCKS_FOR_CONSTANT_P
1046 #define TARGET_USE_BLOCKS_FOR_CONSTANT_P rs6000_use_blocks_for_constant_p
1047
1048 struct gcc_target targetm = TARGET_INITIALIZER;
1049 \f
1050
1051 /* Value is 1 if hard register REGNO can hold a value of machine-mode
1052    MODE.  */
1053 static int
1054 rs6000_hard_regno_mode_ok (int regno, enum machine_mode mode)
1055 {
1056   /* The GPRs can hold any mode, but values bigger than one register
1057      cannot go past R31.  */
1058   if (INT_REGNO_P (regno))
1059     return INT_REGNO_P (regno + HARD_REGNO_NREGS (regno, mode) - 1);
1060
1061   /* The float registers can only hold floating modes and DImode.
1062      This also excludes decimal float modes.  */
1063   if (FP_REGNO_P (regno))
1064     return
1065       (SCALAR_FLOAT_MODE_P (mode)
1066        && !DECIMAL_FLOAT_MODE_P (mode)
1067        && FP_REGNO_P (regno + HARD_REGNO_NREGS (regno, mode) - 1))
1068       || (GET_MODE_CLASS (mode) == MODE_INT
1069           && GET_MODE_SIZE (mode) == UNITS_PER_FP_WORD);
1070
1071   /* The CR register can only hold CC modes.  */
1072   if (CR_REGNO_P (regno))
1073     return GET_MODE_CLASS (mode) == MODE_CC;
1074
1075   if (XER_REGNO_P (regno))
1076     return mode == PSImode;
1077
1078   /* AltiVec only in AldyVec registers.  */
1079   if (ALTIVEC_REGNO_P (regno))
1080     return ALTIVEC_VECTOR_MODE (mode);
1081
1082   /* ...but GPRs can hold SIMD data on the SPE in one register.  */
1083   if (SPE_SIMD_REGNO_P (regno) && TARGET_SPE && SPE_VECTOR_MODE (mode))
1084     return 1;
1085
1086   /* We cannot put TImode anywhere except general register and it must be
1087      able to fit within the register set.  */
1088
1089   return GET_MODE_SIZE (mode) <= UNITS_PER_WORD;
1090 }
1091
1092 /* Initialize rs6000_hard_regno_mode_ok_p table.  */
1093 static void
1094 rs6000_init_hard_regno_mode_ok (void)
1095 {
1096   int r, m;
1097
1098   for (r = 0; r < FIRST_PSEUDO_REGISTER; ++r)
1099     for (m = 0; m < NUM_MACHINE_MODES; ++m)
1100       if (rs6000_hard_regno_mode_ok (r, m))
1101         rs6000_hard_regno_mode_ok_p[m][r] = true;
1102 }
1103
1104 /* If not otherwise specified by a target, make 'long double' equivalent to
1105    'double'.  */
1106
1107 #ifndef RS6000_DEFAULT_LONG_DOUBLE_SIZE
1108 #define RS6000_DEFAULT_LONG_DOUBLE_SIZE 64
1109 #endif
1110
1111 /* Override command line options.  Mostly we process the processor
1112    type and sometimes adjust other TARGET_ options.  */
1113
1114 void
1115 rs6000_override_options (const char *default_cpu)
1116 {
1117   size_t i, j;
1118   struct rs6000_cpu_select *ptr;
1119   int set_masks;
1120
1121   /* Simplifications for entries below.  */
1122
1123   enum {
1124     POWERPC_BASE_MASK = MASK_POWERPC | MASK_NEW_MNEMONICS,
1125     POWERPC_7400_MASK = POWERPC_BASE_MASK | MASK_PPC_GFXOPT | MASK_ALTIVEC
1126   };
1127
1128   /* This table occasionally claims that a processor does not support
1129      a particular feature even though it does, but the feature is slower
1130      than the alternative.  Thus, it shouldn't be relied on as a
1131      complete description of the processor's support.
1132
1133      Please keep this list in order, and don't forget to update the
1134      documentation in invoke.texi when adding a new processor or
1135      flag.  */
1136   static struct ptt
1137     {
1138       const char *const name;           /* Canonical processor name.  */
1139       const enum processor_type processor; /* Processor type enum value.  */
1140       const int target_enable;  /* Target flags to enable.  */
1141     } const processor_target_table[]
1142       = {{"401", PROCESSOR_PPC403, POWERPC_BASE_MASK | MASK_SOFT_FLOAT},
1143          {"403", PROCESSOR_PPC403,
1144           POWERPC_BASE_MASK | MASK_SOFT_FLOAT | MASK_STRICT_ALIGN},
1145          {"405", PROCESSOR_PPC405,
1146           POWERPC_BASE_MASK | MASK_SOFT_FLOAT | MASK_MULHW | MASK_DLMZB},
1147          {"405fp", PROCESSOR_PPC405,
1148           POWERPC_BASE_MASK | MASK_MULHW | MASK_DLMZB},
1149          {"440", PROCESSOR_PPC440,
1150           POWERPC_BASE_MASK | MASK_SOFT_FLOAT | MASK_MULHW | MASK_DLMZB},
1151          {"440fp", PROCESSOR_PPC440,
1152           POWERPC_BASE_MASK | MASK_MULHW | MASK_DLMZB},
1153          {"505", PROCESSOR_MPCCORE, POWERPC_BASE_MASK},
1154          {"601", PROCESSOR_PPC601,
1155           MASK_POWER | POWERPC_BASE_MASK | MASK_MULTIPLE | MASK_STRING},
1156          {"602", PROCESSOR_PPC603, POWERPC_BASE_MASK | MASK_PPC_GFXOPT},
1157          {"603", PROCESSOR_PPC603, POWERPC_BASE_MASK | MASK_PPC_GFXOPT},
1158          {"603e", PROCESSOR_PPC603, POWERPC_BASE_MASK | MASK_PPC_GFXOPT},
1159          {"604", PROCESSOR_PPC604, POWERPC_BASE_MASK | MASK_PPC_GFXOPT},
1160          {"604e", PROCESSOR_PPC604e, POWERPC_BASE_MASK | MASK_PPC_GFXOPT},
1161          {"620", PROCESSOR_PPC620,
1162           POWERPC_BASE_MASK | MASK_PPC_GFXOPT | MASK_POWERPC64},
1163          {"630", PROCESSOR_PPC630,
1164           POWERPC_BASE_MASK | MASK_PPC_GFXOPT | MASK_POWERPC64},
1165          {"740", PROCESSOR_PPC750, POWERPC_BASE_MASK | MASK_PPC_GFXOPT},
1166          {"7400", PROCESSOR_PPC7400, POWERPC_7400_MASK},
1167          {"7450", PROCESSOR_PPC7450, POWERPC_7400_MASK},
1168          {"750", PROCESSOR_PPC750, POWERPC_BASE_MASK | MASK_PPC_GFXOPT},
1169          {"801", PROCESSOR_MPCCORE, POWERPC_BASE_MASK | MASK_SOFT_FLOAT},
1170          {"821", PROCESSOR_MPCCORE, POWERPC_BASE_MASK | MASK_SOFT_FLOAT},
1171          {"823", PROCESSOR_MPCCORE, POWERPC_BASE_MASK | MASK_SOFT_FLOAT},
1172          {"8540", PROCESSOR_PPC8540, POWERPC_BASE_MASK | MASK_PPC_GFXOPT},
1173          /* 8548 has a dummy entry for now.  */
1174          {"8548", PROCESSOR_PPC8540, POWERPC_BASE_MASK | MASK_PPC_GFXOPT},
1175          {"860", PROCESSOR_MPCCORE, POWERPC_BASE_MASK | MASK_SOFT_FLOAT},
1176          {"970", PROCESSOR_POWER4,
1177           POWERPC_7400_MASK | MASK_PPC_GPOPT | MASK_MFCRF | MASK_POWERPC64},
1178          {"common", PROCESSOR_COMMON, MASK_NEW_MNEMONICS},
1179          {"ec603e", PROCESSOR_PPC603, POWERPC_BASE_MASK | MASK_SOFT_FLOAT},
1180          {"G3", PROCESSOR_PPC750, POWERPC_BASE_MASK | MASK_PPC_GFXOPT},
1181          {"G4",  PROCESSOR_PPC7450, POWERPC_7400_MASK},
1182          {"G5", PROCESSOR_POWER4,
1183           POWERPC_7400_MASK | MASK_PPC_GPOPT | MASK_MFCRF | MASK_POWERPC64},
1184          {"power", PROCESSOR_POWER, MASK_POWER | MASK_MULTIPLE | MASK_STRING},
1185          {"power2", PROCESSOR_POWER,
1186           MASK_POWER | MASK_POWER2 | MASK_MULTIPLE | MASK_STRING},
1187          {"power3", PROCESSOR_PPC630,
1188           POWERPC_BASE_MASK | MASK_PPC_GFXOPT | MASK_POWERPC64},
1189          {"power4", PROCESSOR_POWER4,
1190           POWERPC_BASE_MASK | MASK_PPC_GFXOPT | MASK_MFCRF | MASK_POWERPC64},
1191          {"power5", PROCESSOR_POWER5,
1192           POWERPC_BASE_MASK | MASK_POWERPC64 | MASK_PPC_GFXOPT
1193           | MASK_MFCRF | MASK_POPCNTB},
1194          {"power5+", PROCESSOR_POWER5,
1195           POWERPC_BASE_MASK | MASK_POWERPC64 | MASK_PPC_GFXOPT
1196           | MASK_MFCRF | MASK_POPCNTB | MASK_FPRND},
1197          {"power6", PROCESSOR_POWER5,
1198           POWERPC_7400_MASK | MASK_POWERPC64 | MASK_MFCRF | MASK_POPCNTB
1199           | MASK_FPRND},
1200          {"powerpc", PROCESSOR_POWERPC, POWERPC_BASE_MASK},
1201          {"powerpc64", PROCESSOR_POWERPC64,
1202           POWERPC_BASE_MASK | MASK_PPC_GFXOPT | MASK_POWERPC64},
1203          {"rios", PROCESSOR_RIOS1, MASK_POWER | MASK_MULTIPLE | MASK_STRING},
1204          {"rios1", PROCESSOR_RIOS1, MASK_POWER | MASK_MULTIPLE | MASK_STRING},
1205          {"rios2", PROCESSOR_RIOS2,
1206           MASK_POWER | MASK_POWER2 | MASK_MULTIPLE | MASK_STRING},
1207          {"rsc", PROCESSOR_PPC601, MASK_POWER | MASK_MULTIPLE | MASK_STRING},
1208          {"rsc1", PROCESSOR_PPC601, MASK_POWER | MASK_MULTIPLE | MASK_STRING},
1209          {"rs64", PROCESSOR_RS64A,
1210           POWERPC_BASE_MASK | MASK_PPC_GFXOPT | MASK_POWERPC64}
1211       };
1212
1213   const size_t ptt_size = ARRAY_SIZE (processor_target_table);
1214
1215   /* Some OSs don't support saving the high part of 64-bit registers on
1216      context switch.  Other OSs don't support saving Altivec registers.
1217      On those OSs, we don't touch the MASK_POWERPC64 or MASK_ALTIVEC
1218      settings; if the user wants either, the user must explicitly specify
1219      them and we won't interfere with the user's specification.  */
1220
1221   enum {
1222     POWER_MASKS = MASK_POWER | MASK_POWER2 | MASK_MULTIPLE | MASK_STRING,
1223     POWERPC_MASKS = (POWERPC_BASE_MASK | MASK_PPC_GPOPT
1224                      | MASK_PPC_GFXOPT | MASK_POWERPC64 | MASK_ALTIVEC
1225                      | MASK_MFCRF | MASK_POPCNTB | MASK_FPRND | MASK_MULHW
1226                      | MASK_DLMZB)
1227   };
1228
1229   rs6000_init_hard_regno_mode_ok ();
1230
1231   set_masks = POWER_MASKS | POWERPC_MASKS | MASK_SOFT_FLOAT;
1232 #ifdef OS_MISSING_POWERPC64
1233   if (OS_MISSING_POWERPC64)
1234     set_masks &= ~MASK_POWERPC64;
1235 #endif
1236 #ifdef OS_MISSING_ALTIVEC
1237   if (OS_MISSING_ALTIVEC)
1238     set_masks &= ~MASK_ALTIVEC;
1239 #endif
1240
1241   /* Don't override by the processor default if given explicitly.  */
1242   set_masks &= ~target_flags_explicit;
1243
1244   /* Identify the processor type.  */
1245   rs6000_select[0].string = default_cpu;
1246   rs6000_cpu = TARGET_POWERPC64 ? PROCESSOR_DEFAULT64 : PROCESSOR_DEFAULT;
1247
1248   for (i = 0; i < ARRAY_SIZE (rs6000_select); i++)
1249     {
1250       ptr = &rs6000_select[i];
1251       if (ptr->string != (char *)0 && ptr->string[0] != '\0')
1252         {
1253           for (j = 0; j < ptt_size; j++)
1254             if (! strcmp (ptr->string, processor_target_table[j].name))
1255               {
1256                 if (ptr->set_tune_p)
1257                   rs6000_cpu = processor_target_table[j].processor;
1258
1259                 if (ptr->set_arch_p)
1260                   {
1261                     target_flags &= ~set_masks;
1262                     target_flags |= (processor_target_table[j].target_enable
1263                                      & set_masks);
1264                   }
1265                 break;
1266               }
1267
1268           if (j == ptt_size)
1269             error ("bad value (%s) for %s switch", ptr->string, ptr->name);
1270         }
1271     }
1272
1273   if (TARGET_E500)
1274     rs6000_isel = 1;
1275
1276   /* If we are optimizing big endian systems for space, use the load/store
1277      multiple and string instructions.  */
1278   if (BYTES_BIG_ENDIAN && optimize_size)
1279     target_flags |= ~target_flags_explicit & (MASK_MULTIPLE | MASK_STRING);
1280
1281   /* Don't allow -mmultiple or -mstring on little endian systems
1282      unless the cpu is a 750, because the hardware doesn't support the
1283      instructions used in little endian mode, and causes an alignment
1284      trap.  The 750 does not cause an alignment trap (except when the
1285      target is unaligned).  */
1286
1287   if (!BYTES_BIG_ENDIAN && rs6000_cpu != PROCESSOR_PPC750)
1288     {
1289       if (TARGET_MULTIPLE)
1290         {
1291           target_flags &= ~MASK_MULTIPLE;
1292           if ((target_flags_explicit & MASK_MULTIPLE) != 0)
1293             warning (0, "-mmultiple is not supported on little endian systems");
1294         }
1295
1296       if (TARGET_STRING)
1297         {
1298           target_flags &= ~MASK_STRING;
1299           if ((target_flags_explicit & MASK_STRING) != 0)
1300             warning (0, "-mstring is not supported on little endian systems");
1301         }
1302     }
1303
1304   /* Set debug flags */
1305   if (rs6000_debug_name)
1306     {
1307       if (! strcmp (rs6000_debug_name, "all"))
1308         rs6000_debug_stack = rs6000_debug_arg = 1;
1309       else if (! strcmp (rs6000_debug_name, "stack"))
1310         rs6000_debug_stack = 1;
1311       else if (! strcmp (rs6000_debug_name, "arg"))
1312         rs6000_debug_arg = 1;
1313       else
1314         error ("unknown -mdebug-%s switch", rs6000_debug_name);
1315     }
1316
1317   if (rs6000_traceback_name)
1318     {
1319       if (! strncmp (rs6000_traceback_name, "full", 4))
1320         rs6000_traceback = traceback_full;
1321       else if (! strncmp (rs6000_traceback_name, "part", 4))
1322         rs6000_traceback = traceback_part;
1323       else if (! strncmp (rs6000_traceback_name, "no", 2))
1324         rs6000_traceback = traceback_none;
1325       else
1326         error ("unknown -mtraceback arg %qs; expecting %<full%>, %<partial%> or %<none%>",
1327                rs6000_traceback_name);
1328     }
1329
1330   if (!rs6000_explicit_options.long_double)
1331     rs6000_long_double_type_size = RS6000_DEFAULT_LONG_DOUBLE_SIZE;
1332
1333 #ifndef POWERPC_LINUX
1334   if (!rs6000_explicit_options.ieee)
1335     rs6000_ieeequad = 1;
1336 #endif
1337
1338   /* Set Altivec ABI as default for powerpc64 linux.  */
1339   if (TARGET_ELF && TARGET_64BIT)
1340     {
1341       rs6000_altivec_abi = 1;
1342       TARGET_ALTIVEC_VRSAVE = 1;
1343     }
1344
1345   /* Set the Darwin64 ABI as default for 64-bit Darwin.  */
1346   if (DEFAULT_ABI == ABI_DARWIN && TARGET_64BIT)
1347     {
1348       rs6000_darwin64_abi = 1;
1349 #if TARGET_MACHO
1350       darwin_one_byte_bool = 1;
1351 #endif
1352       /* Default to natural alignment, for better performance.  */
1353       rs6000_alignment_flags = MASK_ALIGN_NATURAL;
1354     }
1355
1356   /* Place FP constants in the constant pool instead of TOC
1357      if section anchors enabled.  */
1358   if (flag_section_anchors)
1359     TARGET_NO_FP_IN_TOC = 1;
1360
1361   /* Handle -mtls-size option.  */
1362   rs6000_parse_tls_size_option ();
1363
1364 #ifdef SUBTARGET_OVERRIDE_OPTIONS
1365   SUBTARGET_OVERRIDE_OPTIONS;
1366 #endif
1367 #ifdef SUBSUBTARGET_OVERRIDE_OPTIONS
1368   SUBSUBTARGET_OVERRIDE_OPTIONS;
1369 #endif
1370 #ifdef SUB3TARGET_OVERRIDE_OPTIONS
1371   SUB3TARGET_OVERRIDE_OPTIONS;
1372 #endif
1373
1374   if (TARGET_E500)
1375     {
1376       if (TARGET_ALTIVEC)
1377         error ("AltiVec and E500 instructions cannot coexist");
1378
1379       /* The e500 does not have string instructions, and we set
1380          MASK_STRING above when optimizing for size.  */
1381       if ((target_flags & MASK_STRING) != 0)
1382         target_flags = target_flags & ~MASK_STRING;
1383     }
1384   else if (rs6000_select[1].string != NULL)
1385     {
1386       /* For the powerpc-eabispe configuration, we set all these by
1387          default, so let's unset them if we manually set another
1388          CPU that is not the E500.  */
1389       if (!rs6000_explicit_options.abi)
1390         rs6000_spe_abi = 0;
1391       if (!rs6000_explicit_options.spe)
1392         rs6000_spe = 0;
1393       if (!rs6000_explicit_options.float_gprs)
1394         rs6000_float_gprs = 0;
1395       if (!rs6000_explicit_options.isel)
1396         rs6000_isel = 0;
1397       if (!rs6000_explicit_options.long_double)
1398         rs6000_long_double_type_size = RS6000_DEFAULT_LONG_DOUBLE_SIZE;
1399     }
1400
1401   rs6000_always_hint = (rs6000_cpu != PROCESSOR_POWER4
1402                         && rs6000_cpu != PROCESSOR_POWER5);
1403   rs6000_sched_groups = (rs6000_cpu == PROCESSOR_POWER4
1404                          || rs6000_cpu == PROCESSOR_POWER5);
1405
1406   rs6000_sched_restricted_insns_priority
1407     = (rs6000_sched_groups ? 1 : 0);
1408
1409   /* Handle -msched-costly-dep option.  */
1410   rs6000_sched_costly_dep
1411     = (rs6000_sched_groups ? store_to_load_dep_costly : no_dep_costly);
1412
1413   if (rs6000_sched_costly_dep_str)
1414     {
1415       if (! strcmp (rs6000_sched_costly_dep_str, "no"))
1416         rs6000_sched_costly_dep = no_dep_costly;
1417       else if (! strcmp (rs6000_sched_costly_dep_str, "all"))
1418         rs6000_sched_costly_dep = all_deps_costly;
1419       else if (! strcmp (rs6000_sched_costly_dep_str, "true_store_to_load"))
1420         rs6000_sched_costly_dep = true_store_to_load_dep_costly;
1421       else if (! strcmp (rs6000_sched_costly_dep_str, "store_to_load"))
1422         rs6000_sched_costly_dep = store_to_load_dep_costly;
1423       else
1424         rs6000_sched_costly_dep = atoi (rs6000_sched_costly_dep_str);
1425     }
1426
1427   /* Handle -minsert-sched-nops option.  */
1428   rs6000_sched_insert_nops
1429     = (rs6000_sched_groups ? sched_finish_regroup_exact : sched_finish_none);
1430
1431   if (rs6000_sched_insert_nops_str)
1432     {
1433       if (! strcmp (rs6000_sched_insert_nops_str, "no"))
1434         rs6000_sched_insert_nops = sched_finish_none;
1435       else if (! strcmp (rs6000_sched_insert_nops_str, "pad"))
1436         rs6000_sched_insert_nops = sched_finish_pad_groups;
1437       else if (! strcmp (rs6000_sched_insert_nops_str, "regroup_exact"))
1438         rs6000_sched_insert_nops = sched_finish_regroup_exact;
1439       else
1440         rs6000_sched_insert_nops = atoi (rs6000_sched_insert_nops_str);
1441     }
1442
1443 #ifdef TARGET_REGNAMES
1444   /* If the user desires alternate register names, copy in the
1445      alternate names now.  */
1446   if (TARGET_REGNAMES)
1447     memcpy (rs6000_reg_names, alt_reg_names, sizeof (rs6000_reg_names));
1448 #endif
1449
1450   /* Set aix_struct_return last, after the ABI is determined.
1451      If -maix-struct-return or -msvr4-struct-return was explicitly
1452      used, don't override with the ABI default.  */
1453   if (!rs6000_explicit_options.aix_struct_ret)
1454     aix_struct_return = (DEFAULT_ABI != ABI_V4 || DRAFT_V4_STRUCT_RET);
1455
1456   if (TARGET_LONG_DOUBLE_128 && !TARGET_IEEEQUAD)
1457     REAL_MODE_FORMAT (TFmode) = &ibm_extended_format;
1458
1459   if (TARGET_TOC)
1460     ASM_GENERATE_INTERNAL_LABEL (toc_label_name, "LCTOC", 1);
1461
1462   /* We can only guarantee the availability of DI pseudo-ops when
1463      assembling for 64-bit targets.  */
1464   if (!TARGET_64BIT)
1465     {
1466       targetm.asm_out.aligned_op.di = NULL;
1467       targetm.asm_out.unaligned_op.di = NULL;
1468     }
1469
1470   /* Set branch target alignment, if not optimizing for size.  */
1471   if (!optimize_size)
1472     {
1473       if (rs6000_sched_groups)
1474         {
1475           if (align_functions <= 0)
1476             align_functions = 16;
1477           if (align_jumps <= 0)
1478             align_jumps = 16;
1479           if (align_loops <= 0)
1480             align_loops = 16;
1481         }
1482       if (align_jumps_max_skip <= 0)
1483         align_jumps_max_skip = 15;
1484       if (align_loops_max_skip <= 0)
1485         align_loops_max_skip = 15;
1486     }
1487
1488   /* Arrange to save and restore machine status around nested functions.  */
1489   init_machine_status = rs6000_init_machine_status;
1490
1491   /* We should always be splitting complex arguments, but we can't break
1492      Linux and Darwin ABIs at the moment.  For now, only AIX is fixed.  */
1493   if (DEFAULT_ABI != ABI_AIX)
1494     targetm.calls.split_complex_arg = NULL;
1495
1496   /* Initialize rs6000_cost with the appropriate target costs.  */
1497   if (optimize_size)
1498     rs6000_cost = TARGET_POWERPC64 ? &size64_cost : &size32_cost;
1499   else
1500     switch (rs6000_cpu)
1501       {
1502       case PROCESSOR_RIOS1:
1503         rs6000_cost = &rios1_cost;
1504         break;
1505
1506       case PROCESSOR_RIOS2:
1507         rs6000_cost = &rios2_cost;
1508         break;
1509
1510       case PROCESSOR_RS64A:
1511         rs6000_cost = &rs64a_cost;
1512         break;
1513
1514       case PROCESSOR_MPCCORE:
1515         rs6000_cost = &mpccore_cost;
1516         break;
1517
1518       case PROCESSOR_PPC403:
1519         rs6000_cost = &ppc403_cost;
1520         break;
1521
1522       case PROCESSOR_PPC405:
1523         rs6000_cost = &ppc405_cost;
1524         break;
1525
1526       case PROCESSOR_PPC440:
1527         rs6000_cost = &ppc440_cost;
1528         break;
1529
1530       case PROCESSOR_PPC601:
1531         rs6000_cost = &ppc601_cost;
1532         break;
1533
1534       case PROCESSOR_PPC603:
1535         rs6000_cost = &ppc603_cost;
1536         break;
1537
1538       case PROCESSOR_PPC604:
1539         rs6000_cost = &ppc604_cost;
1540         break;
1541
1542       case PROCESSOR_PPC604e:
1543         rs6000_cost = &ppc604e_cost;
1544         break;
1545
1546       case PROCESSOR_PPC620:
1547         rs6000_cost = &ppc620_cost;
1548         break;
1549
1550       case PROCESSOR_PPC630:
1551         rs6000_cost = &ppc630_cost;
1552         break;
1553
1554       case PROCESSOR_PPC750:
1555       case PROCESSOR_PPC7400:
1556         rs6000_cost = &ppc750_cost;
1557         break;
1558
1559       case PROCESSOR_PPC7450:
1560         rs6000_cost = &ppc7450_cost;
1561         break;
1562
1563       case PROCESSOR_PPC8540:
1564         rs6000_cost = &ppc8540_cost;
1565         break;
1566
1567       case PROCESSOR_POWER4:
1568       case PROCESSOR_POWER5:
1569         rs6000_cost = &power4_cost;
1570         break;
1571
1572       default:
1573         gcc_unreachable ();
1574       }
1575 }
1576
1577 /* Implement targetm.vectorize.builtin_mask_for_load.  */
1578 static tree
1579 rs6000_builtin_mask_for_load (void)
1580 {
1581   if (TARGET_ALTIVEC)
1582     return altivec_builtin_mask_for_load;
1583   else
1584     return 0;
1585 }
1586
1587 /* Handle generic options of the form -mfoo=yes/no.
1588    NAME is the option name.
1589    VALUE is the option value.
1590    FLAG is the pointer to the flag where to store a 1 or 0, depending on
1591    whether the option value is 'yes' or 'no' respectively.  */
1592 static void
1593 rs6000_parse_yes_no_option (const char *name, const char *value, int *flag)
1594 {
1595   if (value == 0)
1596     return;
1597   else if (!strcmp (value, "yes"))
1598     *flag = 1;
1599   else if (!strcmp (value, "no"))
1600     *flag = 0;
1601   else
1602     error ("unknown -m%s= option specified: '%s'", name, value);
1603 }
1604
1605 /* Validate and record the size specified with the -mtls-size option.  */
1606
1607 static void
1608 rs6000_parse_tls_size_option (void)
1609 {
1610   if (rs6000_tls_size_string == 0)
1611     return;
1612   else if (strcmp (rs6000_tls_size_string, "16") == 0)
1613     rs6000_tls_size = 16;
1614   else if (strcmp (rs6000_tls_size_string, "32") == 0)
1615     rs6000_tls_size = 32;
1616   else if (strcmp (rs6000_tls_size_string, "64") == 0)
1617     rs6000_tls_size = 64;
1618   else
1619     error ("bad value %qs for -mtls-size switch", rs6000_tls_size_string);
1620 }
1621
1622 void
1623 optimization_options (int level ATTRIBUTE_UNUSED, int size ATTRIBUTE_UNUSED)
1624 {
1625   if (DEFAULT_ABI == ABI_DARWIN)
1626     /* The Darwin libraries never set errno, so we might as well
1627        avoid calling them when that's the only reason we would.  */
1628     flag_errno_math = 0;
1629
1630   /* Double growth factor to counter reduced min jump length.  */
1631   set_param_value ("max-grow-copy-bb-insns", 16);
1632
1633   /* Enable section anchors by default.
1634      Skip section anchors for Objective C and Objective C++
1635      until front-ends fixed.  */
1636   if (lang_hooks.name[4] != 'O')
1637     flag_section_anchors = 1;
1638 }
1639
1640 /* Implement TARGET_HANDLE_OPTION.  */
1641
1642 static bool
1643 rs6000_handle_option (size_t code, const char *arg, int value)
1644 {
1645   switch (code)
1646     {
1647     case OPT_mno_power:
1648       target_flags &= ~(MASK_POWER | MASK_POWER2
1649                         | MASK_MULTIPLE | MASK_STRING);
1650       target_flags_explicit |= (MASK_POWER | MASK_POWER2
1651                                 | MASK_MULTIPLE | MASK_STRING);
1652       break;
1653     case OPT_mno_powerpc:
1654       target_flags &= ~(MASK_POWERPC | MASK_PPC_GPOPT
1655                         | MASK_PPC_GFXOPT | MASK_POWERPC64);
1656       target_flags_explicit |= (MASK_POWERPC | MASK_PPC_GPOPT
1657                                 | MASK_PPC_GFXOPT | MASK_POWERPC64);
1658       break;
1659     case OPT_mfull_toc:
1660       target_flags &= ~MASK_MINIMAL_TOC;
1661       TARGET_NO_FP_IN_TOC = 0;
1662       TARGET_NO_SUM_IN_TOC = 0;
1663       target_flags_explicit |= MASK_MINIMAL_TOC;
1664 #ifdef TARGET_USES_SYSV4_OPT
1665       /* Note, V.4 no longer uses a normal TOC, so make -mfull-toc, be
1666          just the same as -mminimal-toc.  */
1667       target_flags |= MASK_MINIMAL_TOC;
1668       target_flags_explicit |= MASK_MINIMAL_TOC;
1669 #endif
1670       break;
1671
1672 #ifdef TARGET_USES_SYSV4_OPT
1673     case OPT_mtoc:
1674       /* Make -mtoc behave like -mminimal-toc.  */
1675       target_flags |= MASK_MINIMAL_TOC;
1676       target_flags_explicit |= MASK_MINIMAL_TOC;
1677       break;
1678 #endif
1679
1680 #ifdef TARGET_USES_AIX64_OPT
1681     case OPT_maix64:
1682 #else
1683     case OPT_m64:
1684 #endif
1685       target_flags |= MASK_POWERPC64 | MASK_POWERPC;
1686       target_flags |= ~target_flags_explicit & MASK_PPC_GFXOPT;
1687       target_flags_explicit |= MASK_POWERPC64 | MASK_POWERPC;
1688       break;
1689
1690 #ifdef TARGET_USES_AIX64_OPT
1691     case OPT_maix32:
1692 #else
1693     case OPT_m32:
1694 #endif
1695       target_flags &= ~MASK_POWERPC64;
1696       target_flags_explicit |= MASK_POWERPC64;
1697       break;
1698
1699     case OPT_minsert_sched_nops_:
1700       rs6000_sched_insert_nops_str = arg;
1701       break;
1702
1703     case OPT_mminimal_toc:
1704       if (value == 1)
1705         {
1706           TARGET_NO_FP_IN_TOC = 0;
1707           TARGET_NO_SUM_IN_TOC = 0;
1708         }
1709       break;
1710
1711     case OPT_mpower:
1712       if (value == 1)
1713         {
1714           target_flags |= (MASK_MULTIPLE | MASK_STRING);
1715           target_flags_explicit |= (MASK_MULTIPLE | MASK_STRING);
1716         }
1717       break;
1718
1719     case OPT_mpower2:
1720       if (value == 1)
1721         {
1722           target_flags |= (MASK_POWER | MASK_MULTIPLE | MASK_STRING);
1723           target_flags_explicit |= (MASK_POWER | MASK_MULTIPLE | MASK_STRING);
1724         }
1725       break;
1726
1727     case OPT_mpowerpc_gpopt:
1728     case OPT_mpowerpc_gfxopt:
1729       if (value == 1)
1730         {
1731           target_flags |= MASK_POWERPC;
1732           target_flags_explicit |= MASK_POWERPC;
1733         }
1734       break;
1735
1736     case OPT_maix_struct_return:
1737     case OPT_msvr4_struct_return:
1738       rs6000_explicit_options.aix_struct_ret = true;
1739       break;
1740
1741     case OPT_mvrsave_:
1742       rs6000_parse_yes_no_option ("vrsave", arg, &(TARGET_ALTIVEC_VRSAVE));
1743       break;
1744
1745     case OPT_misel_:
1746       rs6000_explicit_options.isel = true;
1747       rs6000_parse_yes_no_option ("isel", arg, &(rs6000_isel));
1748       break;
1749
1750     case OPT_mspe_:
1751       rs6000_explicit_options.spe = true;
1752       rs6000_parse_yes_no_option ("spe", arg, &(rs6000_spe));
1753       /* No SPE means 64-bit long doubles, even if an E500.  */
1754       if (!rs6000_spe)
1755         rs6000_long_double_type_size = 64;
1756       break;
1757
1758     case OPT_mdebug_:
1759       rs6000_debug_name = arg;
1760       break;
1761
1762 #ifdef TARGET_USES_SYSV4_OPT
1763     case OPT_mcall_:
1764       rs6000_abi_name = arg;
1765       break;
1766
1767     case OPT_msdata_:
1768       rs6000_sdata_name = arg;
1769       break;
1770
1771     case OPT_mtls_size_:
1772       rs6000_tls_size_string = arg;
1773       break;
1774
1775     case OPT_mrelocatable:
1776       if (value == 1)
1777         {
1778           target_flags |= MASK_MINIMAL_TOC;
1779           target_flags_explicit |= MASK_MINIMAL_TOC;
1780           TARGET_NO_FP_IN_TOC = 1;
1781         }
1782       break;
1783
1784     case OPT_mrelocatable_lib:
1785       if (value == 1)
1786         {
1787           target_flags |= MASK_RELOCATABLE | MASK_MINIMAL_TOC;
1788           target_flags_explicit |= MASK_RELOCATABLE | MASK_MINIMAL_TOC;
1789           TARGET_NO_FP_IN_TOC = 1;
1790         }
1791       else
1792         {
1793           target_flags &= ~MASK_RELOCATABLE;
1794           target_flags_explicit |= MASK_RELOCATABLE;
1795         }
1796       break;
1797 #endif
1798
1799     case OPT_mabi_:
1800       if (!strcmp (arg, "altivec"))
1801         {
1802           rs6000_explicit_options.abi = true;
1803           rs6000_altivec_abi = 1;
1804           rs6000_spe_abi = 0;
1805         }
1806       else if (! strcmp (arg, "no-altivec"))
1807         {
1808           /* ??? Don't set rs6000_explicit_options.abi here, to allow
1809              the default for rs6000_spe_abi to be chosen later.  */
1810           rs6000_altivec_abi = 0;
1811         }
1812       else if (! strcmp (arg, "spe"))
1813         {
1814           rs6000_explicit_options.abi = true;
1815           rs6000_spe_abi = 1;
1816           rs6000_altivec_abi = 0;
1817           if (!TARGET_SPE_ABI)
1818             error ("not configured for ABI: '%s'", arg);
1819         }
1820       else if (! strcmp (arg, "no-spe"))
1821         {
1822           rs6000_explicit_options.abi = true;
1823           rs6000_spe_abi = 0;
1824         }
1825
1826       /* These are here for testing during development only, do not
1827          document in the manual please.  */
1828       else if (! strcmp (arg, "d64"))
1829         {
1830           rs6000_darwin64_abi = 1;
1831           warning (0, "Using darwin64 ABI");
1832         }
1833       else if (! strcmp (arg, "d32"))
1834         {
1835           rs6000_darwin64_abi = 0;
1836           warning (0, "Using old darwin ABI");
1837         }
1838
1839       else if (! strcmp (arg, "ibmlongdouble"))
1840         {
1841           rs6000_explicit_options.ieee = true;
1842           rs6000_ieeequad = 0;
1843           warning (0, "Using IBM extended precision long double");
1844         }
1845       else if (! strcmp (arg, "ieeelongdouble"))
1846         {
1847           rs6000_explicit_options.ieee = true;
1848           rs6000_ieeequad = 1;
1849           warning (0, "Using IEEE extended precision long double");
1850         }
1851
1852       else
1853         {
1854           error ("unknown ABI specified: '%s'", arg);
1855           return false;
1856         }
1857       break;
1858
1859     case OPT_mcpu_:
1860       rs6000_select[1].string = arg;
1861       break;
1862
1863     case OPT_mtune_:
1864       rs6000_select[2].string = arg;
1865       break;
1866
1867     case OPT_mtraceback_:
1868       rs6000_traceback_name = arg;
1869       break;
1870
1871     case OPT_mfloat_gprs_:
1872       rs6000_explicit_options.float_gprs = true;
1873       if (! strcmp (arg, "yes") || ! strcmp (arg, "single"))
1874         rs6000_float_gprs = 1;
1875       else if (! strcmp (arg, "double"))
1876         rs6000_float_gprs = 2;
1877       else if (! strcmp (arg, "no"))
1878         rs6000_float_gprs = 0;
1879       else
1880         {
1881           error ("invalid option for -mfloat-gprs: '%s'", arg);
1882           return false;
1883         }
1884       break;
1885
1886     case OPT_mlong_double_:
1887       rs6000_explicit_options.long_double = true;
1888       rs6000_long_double_type_size = RS6000_DEFAULT_LONG_DOUBLE_SIZE;
1889       if (value != 64 && value != 128)
1890         {
1891           error ("Unknown switch -mlong-double-%s", arg);
1892           rs6000_long_double_type_size = RS6000_DEFAULT_LONG_DOUBLE_SIZE;
1893           return false;
1894         }
1895       else
1896         rs6000_long_double_type_size = value;
1897       break;
1898
1899     case OPT_msched_costly_dep_:
1900       rs6000_sched_costly_dep_str = arg;
1901       break;
1902
1903     case OPT_malign_:
1904       rs6000_explicit_options.alignment = true;
1905       if (! strcmp (arg, "power"))
1906         {
1907           /* On 64-bit Darwin, power alignment is ABI-incompatible with
1908              some C library functions, so warn about it. The flag may be
1909              useful for performance studies from time to time though, so
1910              don't disable it entirely.  */
1911           if (DEFAULT_ABI == ABI_DARWIN && TARGET_64BIT)
1912             warning (0, "-malign-power is not supported for 64-bit Darwin;"
1913                      " it is incompatible with the installed C and C++ libraries");
1914           rs6000_alignment_flags = MASK_ALIGN_POWER;
1915         }
1916       else if (! strcmp (arg, "natural"))
1917         rs6000_alignment_flags = MASK_ALIGN_NATURAL;
1918       else
1919         {
1920           error ("unknown -malign-XXXXX option specified: '%s'", arg);
1921           return false;
1922         }
1923       break;
1924     }
1925   return true;
1926 }
1927 \f
1928 /* Do anything needed at the start of the asm file.  */
1929
1930 static void
1931 rs6000_file_start (void)
1932 {
1933   size_t i;
1934   char buffer[80];
1935   const char *start = buffer;
1936   struct rs6000_cpu_select *ptr;
1937   const char *default_cpu = TARGET_CPU_DEFAULT;
1938   FILE *file = asm_out_file;
1939
1940   default_file_start ();
1941
1942 #ifdef TARGET_BI_ARCH
1943   if ((TARGET_DEFAULT ^ target_flags) & MASK_64BIT)
1944     default_cpu = 0;
1945 #endif
1946
1947   if (flag_verbose_asm)
1948     {
1949       sprintf (buffer, "\n%s rs6000/powerpc options:", ASM_COMMENT_START);
1950       rs6000_select[0].string = default_cpu;
1951
1952       for (i = 0; i < ARRAY_SIZE (rs6000_select); i++)
1953         {
1954           ptr = &rs6000_select[i];
1955           if (ptr->string != (char *)0 && ptr->string[0] != '\0')
1956             {
1957               fprintf (file, "%s %s%s", start, ptr->name, ptr->string);
1958               start = "";
1959             }
1960         }
1961
1962       if (PPC405_ERRATUM77)
1963         {
1964           fprintf (file, "%s PPC405CR_ERRATUM77", start);
1965           start = "";
1966         }
1967
1968 #ifdef USING_ELFOS_H
1969       switch (rs6000_sdata)
1970         {
1971         case SDATA_NONE: fprintf (file, "%s -msdata=none", start); start = ""; break;
1972         case SDATA_DATA: fprintf (file, "%s -msdata=data", start); start = ""; break;
1973         case SDATA_SYSV: fprintf (file, "%s -msdata=sysv", start); start = ""; break;
1974         case SDATA_EABI: fprintf (file, "%s -msdata=eabi", start); start = ""; break;
1975         }
1976
1977       if (rs6000_sdata && g_switch_value)
1978         {
1979           fprintf (file, "%s -G " HOST_WIDE_INT_PRINT_UNSIGNED, start,
1980                    g_switch_value);
1981           start = "";
1982         }
1983 #endif
1984
1985       if (*start == '\0')
1986         putc ('\n', file);
1987     }
1988
1989   if (DEFAULT_ABI == ABI_AIX || (TARGET_ELF && flag_pic == 2))
1990     {
1991       switch_to_section (toc_section);
1992       switch_to_section (text_section);
1993     }
1994 }
1995
1996 \f
1997 /* Return nonzero if this function is known to have a null epilogue.  */
1998
1999 int
2000 direct_return (void)
2001 {
2002   if (reload_completed)
2003     {
2004       rs6000_stack_t *info = rs6000_stack_info ();
2005
2006       if (info->first_gp_reg_save == 32
2007           && info->first_fp_reg_save == 64
2008           && info->first_altivec_reg_save == LAST_ALTIVEC_REGNO + 1
2009           && ! info->lr_save_p
2010           && ! info->cr_save_p
2011           && info->vrsave_mask == 0
2012           && ! info->push_p)
2013         return 1;
2014     }
2015
2016   return 0;
2017 }
2018
2019 /* Return the number of instructions it takes to form a constant in an
2020    integer register.  */
2021
2022 int
2023 num_insns_constant_wide (HOST_WIDE_INT value)
2024 {
2025   /* signed constant loadable with {cal|addi} */
2026   if ((unsigned HOST_WIDE_INT) (value + 0x8000) < 0x10000)
2027     return 1;
2028
2029   /* constant loadable with {cau|addis} */
2030   else if ((value & 0xffff) == 0
2031            && (value >> 31 == -1 || value >> 31 == 0))
2032     return 1;
2033
2034 #if HOST_BITS_PER_WIDE_INT == 64
2035   else if (TARGET_POWERPC64)
2036     {
2037       HOST_WIDE_INT low  = ((value & 0xffffffff) ^ 0x80000000) - 0x80000000;
2038       HOST_WIDE_INT high = value >> 31;
2039
2040       if (high == 0 || high == -1)
2041         return 2;
2042
2043       high >>= 1;
2044
2045       if (low == 0)
2046         return num_insns_constant_wide (high) + 1;
2047       else
2048         return (num_insns_constant_wide (high)
2049                 + num_insns_constant_wide (low) + 1);
2050     }
2051 #endif
2052
2053   else
2054     return 2;
2055 }
2056
2057 int
2058 num_insns_constant (rtx op, enum machine_mode mode)
2059 {
2060   HOST_WIDE_INT low, high;
2061
2062   switch (GET_CODE (op))
2063     {
2064     case CONST_INT:
2065 #if HOST_BITS_PER_WIDE_INT == 64
2066       if ((INTVAL (op) >> 31) != 0 && (INTVAL (op) >> 31) != -1
2067           && mask64_operand (op, mode))
2068         return 2;
2069       else
2070 #endif
2071         return num_insns_constant_wide (INTVAL (op));
2072
2073       case CONST_DOUBLE:
2074         if (mode == SFmode)
2075           {
2076             long l;
2077             REAL_VALUE_TYPE rv;
2078
2079             REAL_VALUE_FROM_CONST_DOUBLE (rv, op);
2080             REAL_VALUE_TO_TARGET_SINGLE (rv, l);
2081             return num_insns_constant_wide ((HOST_WIDE_INT) l);
2082           }
2083
2084         if (mode == VOIDmode || mode == DImode)
2085           {
2086             high = CONST_DOUBLE_HIGH (op);
2087             low  = CONST_DOUBLE_LOW (op);
2088           }
2089         else
2090           {
2091             long l[2];
2092             REAL_VALUE_TYPE rv;
2093
2094             REAL_VALUE_FROM_CONST_DOUBLE (rv, op);
2095             REAL_VALUE_TO_TARGET_DOUBLE (rv, l);
2096             high = l[WORDS_BIG_ENDIAN == 0];
2097             low  = l[WORDS_BIG_ENDIAN != 0];
2098           }
2099
2100         if (TARGET_32BIT)
2101           return (num_insns_constant_wide (low)
2102                   + num_insns_constant_wide (high));
2103         else
2104           {
2105             if ((high == 0 && low >= 0)
2106                 || (high == -1 && low < 0))
2107               return num_insns_constant_wide (low);
2108
2109             else if (mask64_operand (op, mode))
2110               return 2;
2111
2112             else if (low == 0)
2113               return num_insns_constant_wide (high) + 1;
2114
2115             else
2116               return (num_insns_constant_wide (high)
2117                       + num_insns_constant_wide (low) + 1);
2118           }
2119
2120     default:
2121       gcc_unreachable ();
2122     }
2123 }
2124
2125
2126 /* Return true if OP can be synthesized with a particular vspltisb, vspltish
2127    or vspltisw instruction.  OP is a CONST_VECTOR.  Which instruction is used
2128    depends on STEP and COPIES, one of which will be 1.  If COPIES > 1,
2129    all items are set to the same value and contain COPIES replicas of the
2130    vsplt's operand; if STEP > 1, one in STEP elements is set to the vsplt's
2131    operand and the others are set to the value of the operand's msb.  */
2132
2133 static bool
2134 vspltis_constant (rtx op, unsigned step, unsigned copies)
2135 {
2136   enum machine_mode mode = GET_MODE (op);
2137   enum machine_mode inner = GET_MODE_INNER (mode);
2138
2139   unsigned i;
2140   unsigned nunits = GET_MODE_NUNITS (mode);
2141   unsigned bitsize = GET_MODE_BITSIZE (inner);
2142   unsigned mask = GET_MODE_MASK (inner);
2143
2144   rtx last = CONST_VECTOR_ELT (op, nunits - 1);
2145   HOST_WIDE_INT val = INTVAL (last);
2146   HOST_WIDE_INT splat_val = val;
2147   HOST_WIDE_INT msb_val = val > 0 ? 0 : -1;
2148
2149   /* Construct the value to be splatted, if possible.  If not, return 0.  */
2150   for (i = 2; i <= copies; i *= 2)
2151     {
2152       HOST_WIDE_INT small_val;
2153       bitsize /= 2;
2154       small_val = splat_val >> bitsize;
2155       mask >>= bitsize;
2156       if (splat_val != ((small_val << bitsize) | (small_val & mask)))
2157         return false;
2158       splat_val = small_val;
2159     }
2160
2161   /* Check if SPLAT_VAL can really be the operand of a vspltis[bhw].  */
2162   if (EASY_VECTOR_15 (splat_val))
2163     ;
2164
2165   /* Also check if we can splat, and then add the result to itself.  Do so if
2166      the value is positive, of if the splat instruction is using OP's mode;
2167      for splat_val < 0, the splat and the add should use the same mode.  */
2168   else if (EASY_VECTOR_15_ADD_SELF (splat_val)
2169            && (splat_val >= 0 || (step == 1 && copies == 1)))
2170     ;
2171
2172   else
2173     return false;
2174
2175   /* Check if VAL is present in every STEP-th element, and the
2176      other elements are filled with its most significant bit.  */
2177   for (i = 0; i < nunits - 1; ++i)
2178     {
2179       HOST_WIDE_INT desired_val;
2180       if (((i + 1) & (step - 1)) == 0)
2181         desired_val = val;
2182       else
2183         desired_val = msb_val;
2184
2185       if (desired_val != INTVAL (CONST_VECTOR_ELT (op, i)))
2186         return false;
2187     }
2188
2189   return true;
2190 }
2191
2192
2193 /* Return true if OP is of the given MODE and can be synthesized
2194    with a vspltisb, vspltish or vspltisw.  */
2195
2196 bool
2197 easy_altivec_constant (rtx op, enum machine_mode mode)
2198 {
2199   unsigned step, copies;
2200
2201   if (mode == VOIDmode)
2202     mode = GET_MODE (op);
2203   else if (mode != GET_MODE (op))
2204     return false;
2205
2206   /* Start with a vspltisw.  */
2207   step = GET_MODE_NUNITS (mode) / 4;
2208   copies = 1;
2209
2210   if (vspltis_constant (op, step, copies))
2211     return true;
2212
2213   /* Then try with a vspltish.  */
2214   if (step == 1)
2215     copies <<= 1;
2216   else
2217     step >>= 1;
2218
2219   if (vspltis_constant (op, step, copies))
2220     return true;
2221
2222   /* And finally a vspltisb.  */
2223   if (step == 1)
2224     copies <<= 1;
2225   else
2226     step >>= 1;
2227
2228   if (vspltis_constant (op, step, copies))
2229     return true;
2230
2231   return false;
2232 }
2233
2234 /* Generate a VEC_DUPLICATE representing a vspltis[bhw] instruction whose
2235    result is OP.  Abort if it is not possible.  */
2236
2237 rtx
2238 gen_easy_altivec_constant (rtx op)
2239 {
2240   enum machine_mode mode = GET_MODE (op);
2241   int nunits = GET_MODE_NUNITS (mode);
2242   rtx last = CONST_VECTOR_ELT (op, nunits - 1);
2243   unsigned step = nunits / 4;
2244   unsigned copies = 1;
2245
2246   /* Start with a vspltisw.  */
2247   if (vspltis_constant (op, step, copies))
2248     return gen_rtx_VEC_DUPLICATE (V4SImode, gen_lowpart (SImode, last));
2249
2250   /* Then try with a vspltish.  */
2251   if (step == 1)
2252     copies <<= 1;
2253   else
2254     step >>= 1;
2255
2256   if (vspltis_constant (op, step, copies))
2257     return gen_rtx_VEC_DUPLICATE (V8HImode, gen_lowpart (HImode, last));
2258
2259   /* And finally a vspltisb.  */
2260   if (step == 1)
2261     copies <<= 1;
2262   else
2263     step >>= 1;
2264
2265   if (vspltis_constant (op, step, copies))
2266     return gen_rtx_VEC_DUPLICATE (V16QImode, gen_lowpart (QImode, last));
2267
2268   gcc_unreachable ();
2269 }
2270
2271 const char *
2272 output_vec_const_move (rtx *operands)
2273 {
2274   int cst, cst2;
2275   enum machine_mode mode;
2276   rtx dest, vec;
2277
2278   dest = operands[0];
2279   vec = operands[1];
2280   mode = GET_MODE (dest);
2281
2282   if (TARGET_ALTIVEC)
2283     {
2284       rtx splat_vec;
2285       if (zero_constant (vec, mode))
2286         return "vxor %0,%0,%0";
2287
2288       splat_vec = gen_easy_altivec_constant (vec);
2289       gcc_assert (GET_CODE (splat_vec) == VEC_DUPLICATE);
2290       operands[1] = XEXP (splat_vec, 0);
2291       if (!EASY_VECTOR_15 (INTVAL (operands[1])))
2292         return "#";
2293
2294       switch (GET_MODE (splat_vec))
2295         {
2296         case V4SImode:
2297           return "vspltisw %0,%1";
2298
2299         case V8HImode:
2300           return "vspltish %0,%1";
2301
2302         case V16QImode:
2303           return "vspltisb %0,%1";
2304
2305         default:
2306           gcc_unreachable ();
2307         }
2308     }
2309
2310   gcc_assert (TARGET_SPE);
2311
2312   /* Vector constant 0 is handled as a splitter of V2SI, and in the
2313      pattern of V1DI, V4HI, and V2SF.
2314
2315      FIXME: We should probably return # and add post reload
2316      splitters for these, but this way is so easy ;-).  */
2317   cst = INTVAL (CONST_VECTOR_ELT (vec, 0));
2318   cst2 = INTVAL (CONST_VECTOR_ELT (vec, 1));
2319   operands[1] = CONST_VECTOR_ELT (vec, 0);
2320   operands[2] = CONST_VECTOR_ELT (vec, 1);
2321   if (cst == cst2)
2322     return "li %0,%1\n\tevmergelo %0,%0,%0";
2323   else
2324     return "li %0,%1\n\tevmergelo %0,%0,%0\n\tli %0,%2";
2325 }
2326
2327 /* Initialize vector TARGET to VALS.  */
2328
2329 void
2330 rs6000_expand_vector_init (rtx target, rtx vals)
2331 {
2332   enum machine_mode mode = GET_MODE (target);
2333   enum machine_mode inner_mode = GET_MODE_INNER (mode);
2334   int n_elts = GET_MODE_NUNITS (mode);
2335   int n_var = 0, one_var = -1;
2336   bool all_same = true, all_const_zero = true;
2337   rtx x, mem;
2338   int i;
2339
2340   for (i = 0; i < n_elts; ++i)
2341     {
2342       x = XVECEXP (vals, 0, i);
2343       if (!CONSTANT_P (x))
2344         ++n_var, one_var = i;
2345       else if (x != CONST0_RTX (inner_mode))
2346         all_const_zero = false;
2347
2348       if (i > 0 && !rtx_equal_p (x, XVECEXP (vals, 0, 0)))
2349         all_same = false;
2350     }
2351
2352   if (n_var == 0)
2353     {
2354       if (mode != V4SFmode && all_const_zero)
2355         {
2356           /* Zero register.  */
2357           emit_insn (gen_rtx_SET (VOIDmode, target,
2358                                   gen_rtx_XOR (mode, target, target)));
2359           return;
2360         }
2361       else if (mode != V4SFmode && easy_vector_constant (vals, mode))
2362         {
2363           /* Splat immediate.  */
2364           emit_insn (gen_rtx_SET (VOIDmode, target, vals));
2365           return;
2366         }
2367       else if (all_same)
2368         ;       /* Splat vector element.  */
2369       else
2370         {
2371           /* Load from constant pool.  */
2372           emit_move_insn (target, gen_rtx_CONST_VECTOR (mode, XVEC (vals, 0)));
2373           return;
2374         }
2375     }
2376
2377   /* Store value to stack temp.  Load vector element.  Splat.  */
2378   if (all_same)
2379     {
2380       mem = assign_stack_temp (mode, GET_MODE_SIZE (inner_mode), 0);
2381       emit_move_insn (adjust_address_nv (mem, inner_mode, 0),
2382                       XVECEXP (vals, 0, 0));
2383       x = gen_rtx_UNSPEC (VOIDmode,
2384                           gen_rtvec (1, const0_rtx), UNSPEC_LVE);
2385       emit_insn (gen_rtx_PARALLEL (VOIDmode,
2386                                    gen_rtvec (2,
2387                                               gen_rtx_SET (VOIDmode,
2388                                                            target, mem),
2389                                               x)));
2390       x = gen_rtx_VEC_SELECT (inner_mode, target,
2391                               gen_rtx_PARALLEL (VOIDmode,
2392                                                 gen_rtvec (1, const0_rtx)));
2393       emit_insn (gen_rtx_SET (VOIDmode, target,
2394                               gen_rtx_VEC_DUPLICATE (mode, x)));
2395       return;
2396     }
2397
2398   /* One field is non-constant.  Load constant then overwrite
2399      varying field.  */
2400   if (n_var == 1)
2401     {
2402       rtx copy = copy_rtx (vals);
2403
2404       /* Load constant part of vector, substitute neighboring value for
2405          varying element.  */
2406       XVECEXP (copy, 0, one_var) = XVECEXP (vals, 0, (one_var + 1) % n_elts);
2407       rs6000_expand_vector_init (target, copy);
2408
2409       /* Insert variable.  */
2410       rs6000_expand_vector_set (target, XVECEXP (vals, 0, one_var), one_var);
2411       return;
2412     }
2413
2414   /* Construct the vector in memory one field at a time
2415      and load the whole vector.  */
2416   mem = assign_stack_temp (mode, GET_MODE_SIZE (mode), 0);
2417   for (i = 0; i < n_elts; i++)
2418     emit_move_insn (adjust_address_nv (mem, inner_mode,
2419                                     i * GET_MODE_SIZE (inner_mode)),
2420                     XVECEXP (vals, 0, i));
2421   emit_move_insn (target, mem);
2422 }
2423
2424 /* Set field ELT of TARGET to VAL.  */
2425
2426 void
2427 rs6000_expand_vector_set (rtx target, rtx val, int elt)
2428 {
2429   enum machine_mode mode = GET_MODE (target);
2430   enum machine_mode inner_mode = GET_MODE_INNER (mode);
2431   rtx reg = gen_reg_rtx (mode);
2432   rtx mask, mem, x;
2433   int width = GET_MODE_SIZE (inner_mode);
2434   int i;
2435
2436   /* Load single variable value.  */
2437   mem = assign_stack_temp (mode, GET_MODE_SIZE (inner_mode), 0);
2438   emit_move_insn (adjust_address_nv (mem, inner_mode, 0), val);
2439   x = gen_rtx_UNSPEC (VOIDmode,
2440                       gen_rtvec (1, const0_rtx), UNSPEC_LVE);
2441   emit_insn (gen_rtx_PARALLEL (VOIDmode,
2442                                gen_rtvec (2,
2443                                           gen_rtx_SET (VOIDmode,
2444                                                        reg, mem),
2445                                           x)));
2446
2447   /* Linear sequence.  */
2448   mask = gen_rtx_PARALLEL (V16QImode, rtvec_alloc (16));
2449   for (i = 0; i < 16; ++i)
2450     XVECEXP (mask, 0, i) = GEN_INT (i);
2451
2452   /* Set permute mask to insert element into target.  */
2453   for (i = 0; i < width; ++i)
2454     XVECEXP (mask, 0, elt*width + i)
2455       = GEN_INT (i + 0x10);
2456   x = gen_rtx_CONST_VECTOR (V16QImode, XVEC (mask, 0));
2457   x = gen_rtx_UNSPEC (mode,
2458                       gen_rtvec (3, target, reg,
2459                                  force_reg (V16QImode, x)),
2460                       UNSPEC_VPERM);
2461   emit_insn (gen_rtx_SET (VOIDmode, target, x));
2462 }
2463
2464 /* Extract field ELT from VEC into TARGET.  */
2465
2466 void
2467 rs6000_expand_vector_extract (rtx target, rtx vec, int elt)
2468 {
2469   enum machine_mode mode = GET_MODE (vec);
2470   enum machine_mode inner_mode = GET_MODE_INNER (mode);
2471   rtx mem, x;
2472
2473   /* Allocate mode-sized buffer.  */
2474   mem = assign_stack_temp (mode, GET_MODE_SIZE (mode), 0);
2475
2476   /* Add offset to field within buffer matching vector element.  */
2477   mem = adjust_address_nv (mem, mode, elt * GET_MODE_SIZE (inner_mode));
2478
2479   /* Store single field into mode-sized buffer.  */
2480   x = gen_rtx_UNSPEC (VOIDmode,
2481                       gen_rtvec (1, const0_rtx), UNSPEC_STVE);
2482   emit_insn (gen_rtx_PARALLEL (VOIDmode,
2483                                gen_rtvec (2,
2484                                           gen_rtx_SET (VOIDmode,
2485                                                        mem, vec),
2486                                           x)));
2487   emit_move_insn (target, adjust_address_nv (mem, inner_mode, 0));
2488 }
2489
2490 /* Generates shifts and masks for a pair of rldicl or rldicr insns to
2491    implement ANDing by the mask IN.  */
2492 void
2493 build_mask64_2_operands (rtx in, rtx *out)
2494 {
2495 #if HOST_BITS_PER_WIDE_INT >= 64
2496   unsigned HOST_WIDE_INT c, lsb, m1, m2;
2497   int shift;
2498
2499   gcc_assert (GET_CODE (in) == CONST_INT);
2500
2501   c = INTVAL (in);
2502   if (c & 1)
2503     {
2504       /* Assume c initially something like 0x00fff000000fffff.  The idea
2505          is to rotate the word so that the middle ^^^^^^ group of zeros
2506          is at the MS end and can be cleared with an rldicl mask.  We then
2507          rotate back and clear off the MS    ^^ group of zeros with a
2508          second rldicl.  */
2509       c = ~c;                   /*   c == 0xff000ffffff00000 */
2510       lsb = c & -c;             /* lsb == 0x0000000000100000 */
2511       m1 = -lsb;                /*  m1 == 0xfffffffffff00000 */
2512       c = ~c;                   /*   c == 0x00fff000000fffff */
2513       c &= -lsb;                /*   c == 0x00fff00000000000 */
2514       lsb = c & -c;             /* lsb == 0x0000100000000000 */
2515       c = ~c;                   /*   c == 0xff000fffffffffff */
2516       c &= -lsb;                /*   c == 0xff00000000000000 */
2517       shift = 0;
2518       while ((lsb >>= 1) != 0)
2519         shift++;                /* shift == 44 on exit from loop */
2520       m1 <<= 64 - shift;        /*  m1 == 0xffffff0000000000 */
2521       m1 = ~m1;                 /*  m1 == 0x000000ffffffffff */
2522       m2 = ~c;                  /*  m2 == 0x00ffffffffffffff */
2523     }
2524   else
2525     {
2526       /* Assume c initially something like 0xff000f0000000000.  The idea
2527          is to rotate the word so that the     ^^^  middle group of zeros
2528          is at the LS end and can be cleared with an rldicr mask.  We then
2529          rotate back and clear off the LS group of ^^^^^^^^^^ zeros with
2530          a second rldicr.  */
2531       lsb = c & -c;             /* lsb == 0x0000010000000000 */
2532       m2 = -lsb;                /*  m2 == 0xffffff0000000000 */
2533       c = ~c;                   /*   c == 0x00fff0ffffffffff */
2534       c &= -lsb;                /*   c == 0x00fff00000000000 */
2535       lsb = c & -c;             /* lsb == 0x0000100000000000 */
2536       c = ~c;                   /*   c == 0xff000fffffffffff */
2537       c &= -lsb;                /*   c == 0xff00000000000000 */
2538       shift = 0;
2539       while ((lsb >>= 1) != 0)
2540         shift++;                /* shift == 44 on exit from loop */
2541       m1 = ~c;                  /*  m1 == 0x00ffffffffffffff */
2542       m1 >>= shift;             /*  m1 == 0x0000000000000fff */
2543       m1 = ~m1;                 /*  m1 == 0xfffffffffffff000 */
2544     }
2545
2546   /* Note that when we only have two 0->1 and 1->0 transitions, one of the
2547      masks will be all 1's.  We are guaranteed more than one transition.  */
2548   out[0] = GEN_INT (64 - shift);
2549   out[1] = GEN_INT (m1);
2550   out[2] = GEN_INT (shift);
2551   out[3] = GEN_INT (m2);
2552 #else
2553   (void)in;
2554   (void)out;
2555   gcc_unreachable ();
2556 #endif
2557 }
2558
2559 /* Return TRUE if OP is an invalid SUBREG operation on the e500.  */
2560
2561 bool
2562 invalid_e500_subreg (rtx op, enum machine_mode mode)
2563 {
2564   /* Reject (subreg:SI (reg:DF)).  */
2565   if (GET_CODE (op) == SUBREG
2566       && mode == SImode
2567       && REG_P (SUBREG_REG (op))
2568       && GET_MODE (SUBREG_REG (op)) == DFmode)
2569     return true;
2570
2571   /* Reject (subreg:DF (reg:DI)).  */
2572   if (GET_CODE (op) == SUBREG
2573       && mode == DFmode
2574       && REG_P (SUBREG_REG (op))
2575       && GET_MODE (SUBREG_REG (op)) == DImode)
2576     return true;
2577
2578   return false;
2579 }
2580
2581 /* Darwin, AIX increases natural record alignment to doubleword if the first
2582    field is an FP double while the FP fields remain word aligned.  */
2583
2584 unsigned int
2585 rs6000_special_round_type_align (tree type, unsigned int computed,
2586                                  unsigned int specified)
2587 {
2588   unsigned int align = MAX (computed, specified);
2589   tree field = TYPE_FIELDS (type);
2590
2591   /* Skip all non field decls */
2592   while (field != NULL && TREE_CODE (field) != FIELD_DECL)
2593     field = TREE_CHAIN (field);
2594
2595   if (field != NULL && field != type)
2596     {
2597       type = TREE_TYPE (field);
2598       while (TREE_CODE (type) == ARRAY_TYPE)
2599         type = TREE_TYPE (type);
2600
2601       if (type != error_mark_node && TYPE_MODE (type) == DFmode)
2602         align = MAX (align, 64);
2603     }
2604
2605   return align;
2606 }
2607
2608 /* Return 1 for an operand in small memory on V.4/eabi.  */
2609
2610 int
2611 small_data_operand (rtx op ATTRIBUTE_UNUSED,
2612                     enum machine_mode mode ATTRIBUTE_UNUSED)
2613 {
2614 #if TARGET_ELF
2615   rtx sym_ref;
2616
2617   if (rs6000_sdata == SDATA_NONE || rs6000_sdata == SDATA_DATA)
2618     return 0;
2619
2620   if (DEFAULT_ABI != ABI_V4)
2621     return 0;
2622
2623   if (GET_CODE (op) == SYMBOL_REF)
2624     sym_ref = op;
2625
2626   else if (GET_CODE (op) != CONST
2627            || GET_CODE (XEXP (op, 0)) != PLUS
2628            || GET_CODE (XEXP (XEXP (op, 0), 0)) != SYMBOL_REF
2629            || GET_CODE (XEXP (XEXP (op, 0), 1)) != CONST_INT)
2630     return 0;
2631
2632   else
2633     {
2634       rtx sum = XEXP (op, 0);
2635       HOST_WIDE_INT summand;
2636
2637       /* We have to be careful here, because it is the referenced address
2638          that must be 32k from _SDA_BASE_, not just the symbol.  */
2639       summand = INTVAL (XEXP (sum, 1));
2640       if (summand < 0 || (unsigned HOST_WIDE_INT) summand > g_switch_value)
2641         return 0;
2642
2643       sym_ref = XEXP (sum, 0);
2644     }
2645
2646   return SYMBOL_REF_SMALL_P (sym_ref);
2647 #else
2648   return 0;
2649 #endif
2650 }
2651
2652 /* Return true if either operand is a general purpose register.  */
2653
2654 bool
2655 gpr_or_gpr_p (rtx op0, rtx op1)
2656 {
2657   return ((REG_P (op0) && INT_REGNO_P (REGNO (op0)))
2658           || (REG_P (op1) && INT_REGNO_P (REGNO (op1))));
2659 }
2660
2661 \f
2662 /* Subroutines of rs6000_legitimize_address and rs6000_legitimate_address.  */
2663
2664 static int
2665 constant_pool_expr_1 (rtx op, int *have_sym, int *have_toc)
2666 {
2667   switch (GET_CODE (op))
2668     {
2669     case SYMBOL_REF:
2670       if (RS6000_SYMBOL_REF_TLS_P (op))
2671         return 0;
2672       else if (CONSTANT_POOL_ADDRESS_P (op))
2673         {
2674           if (ASM_OUTPUT_SPECIAL_POOL_ENTRY_P (get_pool_constant (op), Pmode))
2675             {
2676               *have_sym = 1;
2677               return 1;
2678             }
2679           else
2680             return 0;
2681         }
2682       else if (! strcmp (XSTR (op, 0), toc_label_name))
2683         {
2684           *have_toc = 1;
2685           return 1;
2686         }
2687       else
2688         return 0;
2689     case PLUS:
2690     case MINUS:
2691       return (constant_pool_expr_1 (XEXP (op, 0), have_sym, have_toc)
2692               && constant_pool_expr_1 (XEXP (op, 1), have_sym, have_toc));
2693     case CONST:
2694       return constant_pool_expr_1 (XEXP (op, 0), have_sym, have_toc);
2695     case CONST_INT:
2696       return 1;
2697     default:
2698       return 0;
2699     }
2700 }
2701
2702 static bool
2703 constant_pool_expr_p (rtx op)
2704 {
2705   int have_sym = 0;
2706   int have_toc = 0;
2707   return constant_pool_expr_1 (op, &have_sym, &have_toc) && have_sym;
2708 }
2709
2710 bool
2711 toc_relative_expr_p (rtx op)
2712 {
2713   int have_sym = 0;
2714   int have_toc = 0;
2715   return constant_pool_expr_1 (op, &have_sym, &have_toc) && have_toc;
2716 }
2717
2718 bool
2719 legitimate_constant_pool_address_p (rtx x)
2720 {
2721   return (TARGET_TOC
2722           && GET_CODE (x) == PLUS
2723           && GET_CODE (XEXP (x, 0)) == REG
2724           && (TARGET_MINIMAL_TOC || REGNO (XEXP (x, 0)) == TOC_REGISTER)
2725           && constant_pool_expr_p (XEXP (x, 1)));
2726 }
2727
2728 static bool
2729 legitimate_small_data_p (enum machine_mode mode, rtx x)
2730 {
2731   return (DEFAULT_ABI == ABI_V4
2732           && !flag_pic && !TARGET_TOC
2733           && (GET_CODE (x) == SYMBOL_REF || GET_CODE (x) == CONST)
2734           && small_data_operand (x, mode));
2735 }
2736
2737 /* SPE offset addressing is limited to 5-bits worth of double words.  */
2738 #define SPE_CONST_OFFSET_OK(x) (((x) & ~0xf8) == 0)
2739
2740 bool
2741 rs6000_legitimate_offset_address_p (enum machine_mode mode, rtx x, int strict)
2742 {
2743   unsigned HOST_WIDE_INT offset, extra;
2744
2745   if (GET_CODE (x) != PLUS)
2746     return false;
2747   if (GET_CODE (XEXP (x, 0)) != REG)
2748     return false;
2749   if (!INT_REG_OK_FOR_BASE_P (XEXP (x, 0), strict))
2750     return false;
2751   if (legitimate_constant_pool_address_p (x))
2752     return true;
2753   if (GET_CODE (XEXP (x, 1)) != CONST_INT)
2754     return false;
2755
2756   offset = INTVAL (XEXP (x, 1));
2757   extra = 0;
2758   switch (mode)
2759     {
2760     case V16QImode:
2761     case V8HImode:
2762     case V4SFmode:
2763     case V4SImode:
2764       /* AltiVec vector modes.  Only reg+reg addressing is valid and
2765          constant offset zero should not occur due to canonicalization.
2766          Allow any offset when not strict before reload.  */
2767       return !strict;
2768
2769     case V4HImode:
2770     case V2SImode:
2771     case V1DImode:
2772     case V2SFmode:
2773       /* SPE vector modes.  */
2774       return SPE_CONST_OFFSET_OK (offset);
2775
2776     case DFmode:
2777       if (TARGET_E500_DOUBLE)
2778         return SPE_CONST_OFFSET_OK (offset);
2779
2780     case DImode:
2781       /* On e500v2, we may have:
2782
2783            (subreg:DF (mem:DI (plus (reg) (const_int))) 0).
2784
2785          Which gets addressed with evldd instructions.  */
2786       if (TARGET_E500_DOUBLE)
2787         return SPE_CONST_OFFSET_OK (offset);
2788
2789       if (mode == DFmode || !TARGET_POWERPC64)
2790         extra = 4;
2791       else if (offset & 3)
2792         return false;
2793       break;
2794
2795     case TFmode:
2796     case TImode:
2797       if (mode == TFmode || !TARGET_POWERPC64)
2798         extra = 12;
2799       else if (offset & 3)
2800         return false;
2801       else
2802         extra = 8;
2803       break;
2804
2805     default:
2806       break;
2807     }
2808
2809   offset += 0x8000;
2810   return (offset < 0x10000) && (offset + extra < 0x10000);
2811 }
2812
2813 static bool
2814 legitimate_indexed_address_p (rtx x, int strict)
2815 {
2816   rtx op0, op1;
2817
2818   if (GET_CODE (x) != PLUS)
2819     return false;
2820
2821   op0 = XEXP (x, 0);
2822   op1 = XEXP (x, 1);
2823
2824   /* Recognize the rtl generated by reload which we know will later be
2825      replaced with proper base and index regs.  */
2826   if (!strict
2827       && reload_in_progress
2828       && (REG_P (op0) || GET_CODE (op0) == PLUS)
2829       && REG_P (op1))
2830     return true;
2831
2832   return (REG_P (op0) && REG_P (op1)
2833           && ((INT_REG_OK_FOR_BASE_P (op0, strict)
2834                && INT_REG_OK_FOR_INDEX_P (op1, strict))
2835               || (INT_REG_OK_FOR_BASE_P (op1, strict)
2836                   && INT_REG_OK_FOR_INDEX_P (op0, strict))));
2837 }
2838
2839 inline bool
2840 legitimate_indirect_address_p (rtx x, int strict)
2841 {
2842   return GET_CODE (x) == REG && INT_REG_OK_FOR_BASE_P (x, strict);
2843 }
2844
2845 bool
2846 macho_lo_sum_memory_operand (rtx x, enum machine_mode mode)
2847 {
2848   if (!TARGET_MACHO || !flag_pic
2849       || mode != SImode || GET_CODE (x) != MEM)
2850     return false;
2851   x = XEXP (x, 0);
2852
2853   if (GET_CODE (x) != LO_SUM)
2854     return false;
2855   if (GET_CODE (XEXP (x, 0)) != REG)
2856     return false;
2857   if (!INT_REG_OK_FOR_BASE_P (XEXP (x, 0), 0))
2858     return false;
2859   x = XEXP (x, 1);
2860
2861   return CONSTANT_P (x);
2862 }
2863
2864 static bool
2865 legitimate_lo_sum_address_p (enum machine_mode mode, rtx x, int strict)
2866 {
2867   if (GET_CODE (x) != LO_SUM)
2868     return false;
2869   if (GET_CODE (XEXP (x, 0)) != REG)
2870     return false;
2871   if (!INT_REG_OK_FOR_BASE_P (XEXP (x, 0), strict))
2872     return false;
2873   /* Restrict addressing for DI because of our SUBREG hackery.  */
2874   if (TARGET_E500_DOUBLE && (mode == DFmode || mode == DImode))
2875     return false;
2876   x = XEXP (x, 1);
2877
2878   if (TARGET_ELF || TARGET_MACHO)
2879     {
2880       if (DEFAULT_ABI != ABI_AIX && DEFAULT_ABI != ABI_DARWIN && flag_pic)
2881         return false;
2882       if (TARGET_TOC)
2883         return false;
2884       if (GET_MODE_NUNITS (mode) != 1)
2885         return false;
2886       if (GET_MODE_BITSIZE (mode) > 64
2887           || (GET_MODE_BITSIZE (mode) > 32 && !TARGET_POWERPC64
2888               && !(TARGET_HARD_FLOAT && TARGET_FPRS && mode == DFmode)))
2889         return false;
2890
2891       return CONSTANT_P (x);
2892     }
2893
2894   return false;
2895 }
2896
2897
2898 /* Try machine-dependent ways of modifying an illegitimate address
2899    to be legitimate.  If we find one, return the new, valid address.
2900    This is used from only one place: `memory_address' in explow.c.
2901
2902    OLDX is the address as it was before break_out_memory_refs was
2903    called.  In some cases it is useful to look at this to decide what
2904    needs to be done.
2905
2906    MODE is passed so that this function can use GO_IF_LEGITIMATE_ADDRESS.
2907
2908    It is always safe for this function to do nothing.  It exists to
2909    recognize opportunities to optimize the output.
2910
2911    On RS/6000, first check for the sum of a register with a constant
2912    integer that is out of range.  If so, generate code to add the
2913    constant with the low-order 16 bits masked to the register and force
2914    this result into another register (this can be done with `cau').
2915    Then generate an address of REG+(CONST&0xffff), allowing for the
2916    possibility of bit 16 being a one.
2917
2918    Then check for the sum of a register and something not constant, try to
2919    load the other things into a register and return the sum.  */
2920
2921 rtx
2922 rs6000_legitimize_address (rtx x, rtx oldx ATTRIBUTE_UNUSED,
2923                            enum machine_mode mode)
2924 {
2925   if (GET_CODE (x) == SYMBOL_REF)
2926     {
2927       enum tls_model model = SYMBOL_REF_TLS_MODEL (x);
2928       if (model != 0)
2929         return rs6000_legitimize_tls_address (x, model);
2930     }
2931
2932   if (GET_CODE (x) == PLUS
2933       && GET_CODE (XEXP (x, 0)) == REG
2934       && GET_CODE (XEXP (x, 1)) == CONST_INT
2935       && (unsigned HOST_WIDE_INT) (INTVAL (XEXP (x, 1)) + 0x8000) >= 0x10000)
2936     {
2937       HOST_WIDE_INT high_int, low_int;
2938       rtx sum;
2939       low_int = ((INTVAL (XEXP (x, 1)) & 0xffff) ^ 0x8000) - 0x8000;
2940       high_int = INTVAL (XEXP (x, 1)) - low_int;
2941       sum = force_operand (gen_rtx_PLUS (Pmode, XEXP (x, 0),
2942                                          GEN_INT (high_int)), 0);
2943       return gen_rtx_PLUS (Pmode, sum, GEN_INT (low_int));
2944     }
2945   else if (GET_CODE (x) == PLUS
2946            && GET_CODE (XEXP (x, 0)) == REG
2947            && GET_CODE (XEXP (x, 1)) != CONST_INT
2948            && GET_MODE_NUNITS (mode) == 1
2949            && ((TARGET_HARD_FLOAT && TARGET_FPRS)
2950                || TARGET_POWERPC64
2951                || (((mode != DImode && mode != DFmode) || TARGET_E500_DOUBLE)
2952                    && mode != TFmode))
2953            && (TARGET_POWERPC64 || mode != DImode)
2954            && mode != TImode)
2955     {
2956       return gen_rtx_PLUS (Pmode, XEXP (x, 0),
2957                            force_reg (Pmode, force_operand (XEXP (x, 1), 0)));
2958     }
2959   else if (ALTIVEC_VECTOR_MODE (mode))
2960     {
2961       rtx reg;
2962
2963       /* Make sure both operands are registers.  */
2964       if (GET_CODE (x) == PLUS)
2965         return gen_rtx_PLUS (Pmode, force_reg (Pmode, XEXP (x, 0)),
2966                              force_reg (Pmode, XEXP (x, 1)));
2967
2968       reg = force_reg (Pmode, x);
2969       return reg;
2970     }
2971   else if (SPE_VECTOR_MODE (mode)
2972            || (TARGET_E500_DOUBLE && (mode == DFmode
2973                                       || mode == DImode)))
2974     {
2975       if (mode == DImode)
2976         return NULL_RTX;
2977       /* We accept [reg + reg] and [reg + OFFSET].  */
2978
2979       if (GET_CODE (x) == PLUS)
2980         {
2981           rtx op1 = XEXP (x, 0);
2982           rtx op2 = XEXP (x, 1);
2983
2984           op1 = force_reg (Pmode, op1);
2985
2986           if (GET_CODE (op2) != REG
2987               && (GET_CODE (op2) != CONST_INT
2988                   || !SPE_CONST_OFFSET_OK (INTVAL (op2))))
2989             op2 = force_reg (Pmode, op2);
2990
2991           return gen_rtx_PLUS (Pmode, op1, op2);
2992         }
2993
2994       return force_reg (Pmode, x);
2995     }
2996   else if (TARGET_ELF
2997            && TARGET_32BIT
2998            && TARGET_NO_TOC
2999            && ! flag_pic
3000            && GET_CODE (x) != CONST_INT
3001            && GET_CODE (x) != CONST_DOUBLE
3002            && CONSTANT_P (x)
3003            && GET_MODE_NUNITS (mode) == 1
3004            && (GET_MODE_BITSIZE (mode) <= 32
3005                || ((TARGET_HARD_FLOAT && TARGET_FPRS) && mode == DFmode)))
3006     {
3007       rtx reg = gen_reg_rtx (Pmode);
3008       emit_insn (gen_elf_high (reg, x));
3009       return gen_rtx_LO_SUM (Pmode, reg, x);
3010     }
3011   else if (TARGET_MACHO && TARGET_32BIT && TARGET_NO_TOC
3012            && ! flag_pic
3013 #if TARGET_MACHO
3014            && ! MACHO_DYNAMIC_NO_PIC_P
3015 #endif
3016            && GET_CODE (x) != CONST_INT
3017            && GET_CODE (x) != CONST_DOUBLE
3018            && CONSTANT_P (x)
3019            && ((TARGET_HARD_FLOAT && TARGET_FPRS) || mode != DFmode)
3020            && mode != DImode
3021            && mode != TImode)
3022     {
3023       rtx reg = gen_reg_rtx (Pmode);
3024       emit_insn (gen_macho_high (reg, x));
3025       return gen_rtx_LO_SUM (Pmode, reg, x);
3026     }
3027   else if (TARGET_TOC
3028            && constant_pool_expr_p (x)
3029            && ASM_OUTPUT_SPECIAL_POOL_ENTRY_P (get_pool_constant (x), Pmode))
3030     {
3031       return create_TOC_reference (x);
3032     }
3033   else
3034     return NULL_RTX;
3035 }
3036
3037 /* This is called from dwarf2out.c via TARGET_ASM_OUTPUT_DWARF_DTPREL.
3038    We need to emit DTP-relative relocations.  */
3039
3040 static void
3041 rs6000_output_dwarf_dtprel (FILE *file, int size, rtx x)
3042 {
3043   switch (size)
3044     {
3045     case 4:
3046       fputs ("\t.long\t", file);
3047       break;
3048     case 8:
3049       fputs (DOUBLE_INT_ASM_OP, file);
3050       break;
3051     default:
3052       gcc_unreachable ();
3053     }
3054   output_addr_const (file, x);
3055   fputs ("@dtprel+0x8000", file);
3056 }
3057
3058 /* Construct the SYMBOL_REF for the tls_get_addr function.  */
3059
3060 static GTY(()) rtx rs6000_tls_symbol;
3061 static rtx
3062 rs6000_tls_get_addr (void)
3063 {
3064   if (!rs6000_tls_symbol)
3065     rs6000_tls_symbol = init_one_libfunc ("__tls_get_addr");
3066
3067   return rs6000_tls_symbol;
3068 }
3069
3070 /* Construct the SYMBOL_REF for TLS GOT references.  */
3071
3072 static GTY(()) rtx rs6000_got_symbol;
3073 static rtx
3074 rs6000_got_sym (void)
3075 {
3076   if (!rs6000_got_symbol)
3077     {
3078       rs6000_got_symbol = gen_rtx_SYMBOL_REF (Pmode, "_GLOBAL_OFFSET_TABLE_");
3079       SYMBOL_REF_FLAGS (rs6000_got_symbol) |= SYMBOL_FLAG_LOCAL;
3080       SYMBOL_REF_FLAGS (rs6000_got_symbol) |= SYMBOL_FLAG_EXTERNAL;
3081     }
3082
3083   return rs6000_got_symbol;
3084 }
3085
3086 /* ADDR contains a thread-local SYMBOL_REF.  Generate code to compute
3087    this (thread-local) address.  */
3088
3089 static rtx
3090 rs6000_legitimize_tls_address (rtx addr, enum tls_model model)
3091 {
3092   rtx dest, insn;
3093
3094   dest = gen_reg_rtx (Pmode);
3095   if (model == TLS_MODEL_LOCAL_EXEC && rs6000_tls_size == 16)
3096     {
3097       rtx tlsreg;
3098
3099       if (TARGET_64BIT)
3100         {
3101           tlsreg = gen_rtx_REG (Pmode, 13);
3102           insn = gen_tls_tprel_64 (dest, tlsreg, addr);
3103         }
3104       else
3105         {
3106           tlsreg = gen_rtx_REG (Pmode, 2);
3107           insn = gen_tls_tprel_32 (dest, tlsreg, addr);
3108         }
3109       emit_insn (insn);
3110     }
3111   else if (model == TLS_MODEL_LOCAL_EXEC && rs6000_tls_size == 32)
3112     {
3113       rtx tlsreg, tmp;
3114
3115       tmp = gen_reg_rtx (Pmode);
3116       if (TARGET_64BIT)
3117         {
3118           tlsreg = gen_rtx_REG (Pmode, 13);
3119           insn = gen_tls_tprel_ha_64 (tmp, tlsreg, addr);
3120         }
3121       else
3122         {
3123           tlsreg = gen_rtx_REG (Pmode, 2);
3124           insn = gen_tls_tprel_ha_32 (tmp, tlsreg, addr);
3125         }
3126       emit_insn (insn);
3127       if (TARGET_64BIT)
3128         insn = gen_tls_tprel_lo_64 (dest, tmp, addr);
3129       else
3130         insn = gen_tls_tprel_lo_32 (dest, tmp, addr);
3131       emit_insn (insn);
3132     }
3133   else
3134     {
3135       rtx r3, got, tga, tmp1, tmp2, eqv;
3136
3137       /* We currently use relocations like @got@tlsgd for tls, which
3138          means the linker will handle allocation of tls entries, placing
3139          them in the .got section.  So use a pointer to the .got section,
3140          not one to secondary TOC sections used by 64-bit -mminimal-toc,
3141          or to secondary GOT sections used by 32-bit -fPIC.  */
3142       if (TARGET_64BIT)
3143         got = gen_rtx_REG (Pmode, 2);
3144       else
3145         {
3146           if (flag_pic == 1)
3147             got = gen_rtx_REG (Pmode, RS6000_PIC_OFFSET_TABLE_REGNUM);
3148           else
3149             {
3150               rtx gsym = rs6000_got_sym ();
3151               got = gen_reg_rtx (Pmode);
3152               if (flag_pic == 0)
3153                 rs6000_emit_move (got, gsym, Pmode);
3154               else
3155                 {
3156                   rtx tempLR, tmp3, mem;
3157                   rtx first, last;
3158
3159                   tempLR = gen_reg_rtx (Pmode);
3160                   tmp1 = gen_reg_rtx (Pmode);
3161                   tmp2 = gen_reg_rtx (Pmode);
3162                   tmp3 = gen_reg_rtx (Pmode);
3163                   mem = gen_const_mem (Pmode, tmp1);
3164
3165                   first = emit_insn (gen_load_toc_v4_PIC_1b (tempLR, gsym));
3166                   emit_move_insn (tmp1, tempLR);
3167                   emit_move_insn (tmp2, mem);
3168                   emit_insn (gen_addsi3 (tmp3, tmp1, tmp2));
3169                   last = emit_move_insn (got, tmp3);
3170                   REG_NOTES (last) = gen_rtx_EXPR_LIST (REG_EQUAL, gsym,
3171                                                         REG_NOTES (last));
3172                   REG_NOTES (first) = gen_rtx_INSN_LIST (REG_LIBCALL, last,
3173                                                          REG_NOTES (first));
3174                   REG_NOTES (last) = gen_rtx_INSN_LIST (REG_RETVAL, first,
3175                                                         REG_NOTES (last));
3176                 }
3177             }
3178         }
3179
3180       if (model == TLS_MODEL_GLOBAL_DYNAMIC)
3181         {
3182           r3 = gen_rtx_REG (Pmode, 3);
3183           if (TARGET_64BIT)
3184             insn = gen_tls_gd_64 (r3, got, addr);
3185           else
3186             insn = gen_tls_gd_32 (r3, got, addr);
3187           start_sequence ();
3188           emit_insn (insn);
3189           tga = gen_rtx_MEM (Pmode, rs6000_tls_get_addr ());
3190           insn = gen_call_value (r3, tga, const0_rtx, const0_rtx);
3191           insn = emit_call_insn (insn);
3192           CONST_OR_PURE_CALL_P (insn) = 1;
3193           use_reg (&CALL_INSN_FUNCTION_USAGE (insn), r3);
3194           insn = get_insns ();
3195           end_sequence ();
3196           emit_libcall_block (insn, dest, r3, addr);
3197         }
3198       else if (model == TLS_MODEL_LOCAL_DYNAMIC)
3199         {
3200           r3 = gen_rtx_REG (Pmode, 3);
3201           if (TARGET_64BIT)
3202             insn = gen_tls_ld_64 (r3, got);
3203           else
3204             insn = gen_tls_ld_32 (r3, got);
3205           start_sequence ();
3206           emit_insn (insn);
3207           tga = gen_rtx_MEM (Pmode, rs6000_tls_get_addr ());
3208           insn = gen_call_value (r3, tga, const0_rtx, const0_rtx);
3209           insn = emit_call_insn (insn);
3210           CONST_OR_PURE_CALL_P (insn) = 1;
3211           use_reg (&CALL_INSN_FUNCTION_USAGE (insn), r3);
3212           insn = get_insns ();
3213           end_sequence ();
3214           tmp1 = gen_reg_rtx (Pmode);
3215           eqv = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, const0_rtx),
3216                                 UNSPEC_TLSLD);
3217           emit_libcall_block (insn, tmp1, r3, eqv);
3218           if (rs6000_tls_size == 16)
3219             {
3220               if (TARGET_64BIT)
3221                 insn = gen_tls_dtprel_64 (dest, tmp1, addr);
3222               else
3223                 insn = gen_tls_dtprel_32 (dest, tmp1, addr);
3224             }
3225           else if (rs6000_tls_size == 32)
3226             {
3227               tmp2 = gen_reg_rtx (Pmode);
3228               if (TARGET_64BIT)
3229                 insn = gen_tls_dtprel_ha_64 (tmp2, tmp1, addr);
3230               else
3231                 insn = gen_tls_dtprel_ha_32 (tmp2, tmp1, addr);
3232               emit_insn (insn);
3233               if (TARGET_64BIT)
3234                 insn = gen_tls_dtprel_lo_64 (dest, tmp2, addr);
3235               else
3236                 insn = gen_tls_dtprel_lo_32 (dest, tmp2, addr);
3237             }
3238           else
3239             {
3240               tmp2 = gen_reg_rtx (Pmode);
3241               if (TARGET_64BIT)
3242                 insn = gen_tls_got_dtprel_64 (tmp2, got, addr);
3243               else
3244                 insn = gen_tls_got_dtprel_32 (tmp2, got, addr);
3245               emit_insn (insn);
3246               insn = gen_rtx_SET (Pmode, dest,
3247                                   gen_rtx_PLUS (Pmode, tmp2, tmp1));
3248             }
3249           emit_insn (insn);
3250         }
3251       else
3252         {
3253           /* IE, or 64 bit offset LE.  */
3254           tmp2 = gen_reg_rtx (Pmode);
3255           if (TARGET_64BIT)
3256             insn = gen_tls_got_tprel_64 (tmp2, got, addr);
3257           else
3258             insn = gen_tls_got_tprel_32 (tmp2, got, addr);
3259           emit_insn (insn);
3260           if (TARGET_64BIT)
3261             insn = gen_tls_tls_64 (dest, tmp2, addr);
3262           else
3263             insn = gen_tls_tls_32 (dest, tmp2, addr);
3264           emit_insn (insn);
3265         }
3266     }
3267
3268   return dest;
3269 }
3270
3271 /* Return 1 if X contains a thread-local symbol.  */
3272
3273 bool
3274 rs6000_tls_referenced_p (rtx x)
3275 {
3276   if (! TARGET_HAVE_TLS)
3277     return false;
3278
3279   return for_each_rtx (&x, &rs6000_tls_symbol_ref_1, 0);
3280 }
3281
3282 /* Return 1 if *X is a thread-local symbol.  This is the same as
3283    rs6000_tls_symbol_ref except for the type of the unused argument.  */
3284
3285 static int
3286 rs6000_tls_symbol_ref_1 (rtx *x, void *data ATTRIBUTE_UNUSED)
3287 {
3288   return RS6000_SYMBOL_REF_TLS_P (*x);
3289 }
3290
3291 /* The convention appears to be to define this wherever it is used.
3292    With legitimize_reload_address now defined here, REG_MODE_OK_FOR_BASE_P
3293    is now used here.  */
3294 #ifndef REG_MODE_OK_FOR_BASE_P
3295 #define REG_MODE_OK_FOR_BASE_P(REGNO, MODE) REG_OK_FOR_BASE_P (REGNO)
3296 #endif
3297
3298 /* Our implementation of LEGITIMIZE_RELOAD_ADDRESS.  Returns a value to
3299    replace the input X, or the original X if no replacement is called for.
3300    The output parameter *WIN is 1 if the calling macro should goto WIN,
3301    0 if it should not.
3302
3303    For RS/6000, we wish to handle large displacements off a base
3304    register by splitting the addend across an addiu/addis and the mem insn.
3305    This cuts number of extra insns needed from 3 to 1.
3306
3307    On Darwin, we use this to generate code for floating point constants.
3308    A movsf_low is generated so we wind up with 2 instructions rather than 3.
3309    The Darwin code is inside #if TARGET_MACHO because only then is
3310    machopic_function_base_name() defined.  */
3311 rtx
3312 rs6000_legitimize_reload_address (rtx x, enum machine_mode mode,
3313                                   int opnum, int type,
3314                                   int ind_levels ATTRIBUTE_UNUSED, int *win)
3315 {
3316   /* We must recognize output that we have already generated ourselves.  */
3317   if (GET_CODE (x) == PLUS
3318       && GET_CODE (XEXP (x, 0)) == PLUS
3319       && GET_CODE (XEXP (XEXP (x, 0), 0)) == REG
3320       && GET_CODE (XEXP (XEXP (x, 0), 1)) == CONST_INT
3321       && GET_CODE (XEXP (x, 1)) == CONST_INT)
3322     {
3323       push_reload (XEXP (x, 0), NULL_RTX, &XEXP (x, 0), NULL,
3324                    BASE_REG_CLASS, GET_MODE (x), VOIDmode, 0, 0,
3325                    opnum, (enum reload_type)type);
3326       *win = 1;
3327       return x;
3328     }
3329
3330 #if TARGET_MACHO
3331   if (DEFAULT_ABI == ABI_DARWIN && flag_pic
3332       && GET_CODE (x) == LO_SUM
3333       && GET_CODE (XEXP (x, 0)) == PLUS
3334       && XEXP (XEXP (x, 0), 0) == pic_offset_table_rtx
3335       && GET_CODE (XEXP (XEXP (x, 0), 1)) == HIGH
3336       && GET_CODE (XEXP (XEXP (XEXP (x, 0), 1), 0)) == CONST
3337       && XEXP (XEXP (XEXP (x, 0), 1), 0) == XEXP (x, 1)
3338       && GET_CODE (XEXP (XEXP (x, 1), 0)) == MINUS
3339       && GET_CODE (XEXP (XEXP (XEXP (x, 1), 0), 0)) == SYMBOL_REF
3340       && GET_CODE (XEXP (XEXP (XEXP (x, 1), 0), 1)) == SYMBOL_REF)
3341     {
3342       /* Result of previous invocation of this function on Darwin
3343          floating point constant.  */
3344       push_reload (XEXP (x, 0), NULL_RTX, &XEXP (x, 0), NULL,
3345                    BASE_REG_CLASS, Pmode, VOIDmode, 0, 0,
3346                    opnum, (enum reload_type)type);
3347       *win = 1;
3348       return x;
3349     }
3350 #endif
3351
3352   /* Force ld/std non-word aligned offset into base register by wrapping
3353      in offset 0.  */
3354   if (GET_CODE (x) == PLUS
3355       && GET_CODE (XEXP (x, 0)) == REG
3356       && REGNO (XEXP (x, 0)) < 32
3357       && REG_MODE_OK_FOR_BASE_P (XEXP (x, 0), mode)
3358       && GET_CODE (XEXP (x, 1)) == CONST_INT
3359       && (INTVAL (XEXP (x, 1)) & 3) != 0
3360       && !ALTIVEC_VECTOR_MODE (mode)
3361       && GET_MODE_SIZE (mode) >= UNITS_PER_WORD
3362       && TARGET_POWERPC64)
3363     {
3364       x = gen_rtx_PLUS (GET_MODE (x), x, GEN_INT (0));
3365       push_reload (XEXP (x, 0), NULL_RTX, &XEXP (x, 0), NULL,
3366                    BASE_REG_CLASS, GET_MODE (x), VOIDmode, 0, 0,
3367                    opnum, (enum reload_type) type);
3368       *win = 1;
3369       return x;
3370     }
3371
3372   if (GET_CODE (x) == PLUS
3373       && GET_CODE (XEXP (x, 0)) == REG
3374       && REGNO (XEXP (x, 0)) < FIRST_PSEUDO_REGISTER
3375       && REG_MODE_OK_FOR_BASE_P (XEXP (x, 0), mode)
3376       && GET_CODE (XEXP (x, 1)) == CONST_INT
3377       && !SPE_VECTOR_MODE (mode)
3378       && !(TARGET_E500_DOUBLE && (mode == DFmode
3379                                   || mode == DImode))
3380       && !ALTIVEC_VECTOR_MODE (mode))
3381     {
3382       HOST_WIDE_INT val = INTVAL (XEXP (x, 1));
3383       HOST_WIDE_INT low = ((val & 0xffff) ^ 0x8000) - 0x8000;
3384       HOST_WIDE_INT high
3385         = (((val - low) & 0xffffffff) ^ 0x80000000) - 0x80000000;
3386
3387       /* Check for 32-bit overflow.  */
3388       if (high + low != val)
3389         {
3390           *win = 0;
3391           return x;
3392         }
3393
3394       /* Reload the high part into a base reg; leave the low part
3395          in the mem directly.  */
3396
3397       x = gen_rtx_PLUS (GET_MODE (x),
3398                         gen_rtx_PLUS (GET_MODE (x), XEXP (x, 0),
3399                                       GEN_INT (high)),
3400                         GEN_INT (low));
3401
3402       push_reload (XEXP (x, 0), NULL_RTX, &XEXP (x, 0), NULL,
3403                    BASE_REG_CLASS, GET_MODE (x), VOIDmode, 0, 0,
3404                    opnum, (enum reload_type)type);
3405       *win = 1;
3406       return x;
3407     }
3408
3409   if (GET_CODE (x) == SYMBOL_REF
3410       && !ALTIVEC_VECTOR_MODE (mode)
3411 #if TARGET_MACHO
3412       && DEFAULT_ABI == ABI_DARWIN
3413       && (flag_pic || MACHO_DYNAMIC_NO_PIC_P)
3414 #else
3415       && DEFAULT_ABI == ABI_V4
3416       && !flag_pic
3417 #endif
3418       /* Don't do this for TFmode, since the result isn't offsettable.
3419          The same goes for DImode without 64-bit gprs and DFmode
3420          without fprs.  */
3421       && mode != TFmode
3422       && (mode != DImode || TARGET_POWERPC64)
3423       && (mode != DFmode || TARGET_POWERPC64
3424           || (TARGET_FPRS && TARGET_HARD_FLOAT)))
3425     {
3426 #if TARGET_MACHO
3427       if (flag_pic)
3428         {
3429           rtx offset = gen_rtx_CONST (Pmode,
3430                          gen_rtx_MINUS (Pmode, x,
3431                                         machopic_function_base_sym ()));
3432           x = gen_rtx_LO_SUM (GET_MODE (x),