OSDN Git Service

* config/rs6000/rs6000.c (rs6000_code_end): Declare ATTRIBUTE_UNUSED.
[pf3gnuchains/gcc-fork.git] / gcc / config / rs6000 / rs6000.c
1 /* Subroutines used for code generation on IBM RS/6000.
2    Copyright (C) 1991, 1993, 1994, 1995, 1996, 1997, 1998, 1999,
3    2000, 2001, 2002, 2003, 2004, 2005, 2006, 2007, 2008, 2009, 2010, 2011
4    Free Software Foundation, Inc.
5    Contributed by Richard Kenner (kenner@vlsi1.ultra.nyu.edu)
6
7    This file is part of GCC.
8
9    GCC is free software; you can redistribute it and/or modify it
10    under the terms of the GNU General Public License as published
11    by the Free Software Foundation; either version 3, or (at your
12    option) any later version.
13
14    GCC is distributed in the hope that it will be useful, but WITHOUT
15    ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
16    or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
17    License for more details.
18
19    You should have received a copy of the GNU General Public License
20    along with GCC; see the file COPYING3.  If not see
21    <http://www.gnu.org/licenses/>.  */
22
23 #include "config.h"
24 #include "system.h"
25 #include "coretypes.h"
26 #include "tm.h"
27 #include "rtl.h"
28 #include "regs.h"
29 #include "hard-reg-set.h"
30 #include "insn-config.h"
31 #include "conditions.h"
32 #include "insn-attr.h"
33 #include "flags.h"
34 #include "recog.h"
35 #include "obstack.h"
36 #include "tree.h"
37 #include "expr.h"
38 #include "optabs.h"
39 #include "except.h"
40 #include "function.h"
41 #include "output.h"
42 #include "basic-block.h"
43 #include "integrate.h"
44 #include "diagnostic-core.h"
45 #include "toplev.h"
46 #include "ggc.h"
47 #include "hashtab.h"
48 #include "tm_p.h"
49 #include "target.h"
50 #include "target-def.h"
51 #include "common/common-target.h"
52 #include "langhooks.h"
53 #include "reload.h"
54 #include "cfglayout.h"
55 #include "cfgloop.h"
56 #include "sched-int.h"
57 #include "gimple.h"
58 #include "tree-flow.h"
59 #include "intl.h"
60 #include "params.h"
61 #include "tm-constrs.h"
62 #include "opts.h"
63 #if TARGET_XCOFF
64 #include "xcoffout.h"  /* get declarations of xcoff_*_section_name */
65 #endif
66 #if TARGET_MACHO
67 #include "gstab.h"  /* for N_SLINE */
68 #endif
69
70 #ifndef TARGET_NO_PROTOTYPE
71 #define TARGET_NO_PROTOTYPE 0
72 #endif
73
74 #define min(A,B)        ((A) < (B) ? (A) : (B))
75 #define max(A,B)        ((A) > (B) ? (A) : (B))
76
77 /* Structure used to define the rs6000 stack */
78 typedef struct rs6000_stack {
79   int reload_completed;         /* stack info won't change from here on */
80   int first_gp_reg_save;        /* first callee saved GP register used */
81   int first_fp_reg_save;        /* first callee saved FP register used */
82   int first_altivec_reg_save;   /* first callee saved AltiVec register used */
83   int lr_save_p;                /* true if the link reg needs to be saved */
84   int cr_save_p;                /* true if the CR reg needs to be saved */
85   unsigned int vrsave_mask;     /* mask of vec registers to save */
86   int push_p;                   /* true if we need to allocate stack space */
87   int calls_p;                  /* true if the function makes any calls */
88   int world_save_p;             /* true if we're saving *everything*:
89                                    r13-r31, cr, f14-f31, vrsave, v20-v31  */
90   enum rs6000_abi abi;          /* which ABI to use */
91   int gp_save_offset;           /* offset to save GP regs from initial SP */
92   int fp_save_offset;           /* offset to save FP regs from initial SP */
93   int altivec_save_offset;      /* offset to save AltiVec regs from initial SP */
94   int lr_save_offset;           /* offset to save LR from initial SP */
95   int cr_save_offset;           /* offset to save CR from initial SP */
96   int vrsave_save_offset;       /* offset to save VRSAVE from initial SP */
97   int spe_gp_save_offset;       /* offset to save spe 64-bit gprs  */
98   int varargs_save_offset;      /* offset to save the varargs registers */
99   int ehrd_offset;              /* offset to EH return data */
100   int reg_size;                 /* register size (4 or 8) */
101   HOST_WIDE_INT vars_size;      /* variable save area size */
102   int parm_size;                /* outgoing parameter size */
103   int save_size;                /* save area size */
104   int fixed_size;               /* fixed size of stack frame */
105   int gp_size;                  /* size of saved GP registers */
106   int fp_size;                  /* size of saved FP registers */
107   int altivec_size;             /* size of saved AltiVec registers */
108   int cr_size;                  /* size to hold CR if not in save_size */
109   int vrsave_size;              /* size to hold VRSAVE if not in save_size */
110   int altivec_padding_size;     /* size of altivec alignment padding if
111                                    not in save_size */
112   int spe_gp_size;              /* size of 64-bit GPR save size for SPE */
113   int spe_padding_size;
114   HOST_WIDE_INT total_size;     /* total bytes allocated for stack */
115   int spe_64bit_regs_used;
116   int savres_strategy;
117 } rs6000_stack_t;
118
119 /* A C structure for machine-specific, per-function data.
120    This is added to the cfun structure.  */
121 typedef struct GTY(()) machine_function
122 {
123   /* Some local-dynamic symbol.  */
124   const char *some_ld_name;
125   /* Whether the instruction chain has been scanned already.  */
126   int insn_chain_scanned_p;
127   /* Flags if __builtin_return_address (n) with n >= 1 was used.  */
128   int ra_needs_full_frame;
129   /* Flags if __builtin_return_address (0) was used.  */
130   int ra_need_lr;
131   /* Cache lr_save_p after expansion of builtin_eh_return.  */
132   int lr_save_state;
133   /* Whether we need to save the TOC to the reserved stack location in the
134      function prologue.  */
135   bool save_toc_in_prologue;
136   /* Offset from virtual_stack_vars_rtx to the start of the ABI_V4
137      varargs save area.  */
138   HOST_WIDE_INT varargs_save_offset;
139   /* Temporary stack slot to use for SDmode copies.  This slot is
140      64-bits wide and is allocated early enough so that the offset
141      does not overflow the 16-bit load/store offset field.  */
142   rtx sdmode_stack_slot;
143 } machine_function;
144
145 /* Support targetm.vectorize.builtin_mask_for_load.  */
146 static GTY(()) tree altivec_builtin_mask_for_load;
147
148 /* Set to nonzero once AIX common-mode calls have been defined.  */
149 static GTY(()) int common_mode_defined;
150
151 /* Label number of label created for -mrelocatable, to call to so we can
152    get the address of the GOT section */
153 static int rs6000_pic_labelno;
154
155 #ifdef USING_ELFOS_H
156 /* Counter for labels which are to be placed in .fixup.  */
157 int fixuplabelno = 0;
158 #endif
159
160 /* Whether to use variant of AIX ABI for PowerPC64 Linux.  */
161 int dot_symbols;
162
163 /* Specify the machine mode that pointers have.  After generation of rtl, the
164    compiler makes no further distinction between pointers and any other objects
165    of this machine mode.  The type is unsigned since not all things that
166    include rs6000.h also include machmode.h.  */
167 unsigned rs6000_pmode;
168
169 /* Width in bits of a pointer.  */
170 unsigned rs6000_pointer_size;
171
172 #ifdef HAVE_AS_GNU_ATTRIBUTE
173 /* Flag whether floating point values have been passed/returned.  */
174 static bool rs6000_passes_float;
175 /* Flag whether vector values have been passed/returned.  */
176 static bool rs6000_passes_vector;
177 /* Flag whether small (<= 8 byte) structures have been returned.  */
178 static bool rs6000_returns_struct;
179 #endif
180
181 /* Value is TRUE if register/mode pair is acceptable.  */
182 bool rs6000_hard_regno_mode_ok_p[NUM_MACHINE_MODES][FIRST_PSEUDO_REGISTER];
183
184 /* Maximum number of registers needed for a given register class and mode.  */
185 unsigned char rs6000_class_max_nregs[NUM_MACHINE_MODES][LIM_REG_CLASSES];
186
187 /* How many registers are needed for a given register and mode.  */
188 unsigned char rs6000_hard_regno_nregs[NUM_MACHINE_MODES][FIRST_PSEUDO_REGISTER];
189
190 /* Map register number to register class.  */
191 enum reg_class rs6000_regno_regclass[FIRST_PSEUDO_REGISTER];
192
193 /* Reload functions based on the type and the vector unit.  */
194 static enum insn_code rs6000_vector_reload[NUM_MACHINE_MODES][2];
195
196 static int dbg_cost_ctrl;
197
198 /* Built in types.  */
199 tree rs6000_builtin_types[RS6000_BTI_MAX];
200 tree rs6000_builtin_decls[RS6000_BUILTIN_COUNT];
201
202 /* Flag to say the TOC is initialized */
203 int toc_initialized;
204 char toc_label_name[10];
205
206 /* Cached value of rs6000_variable_issue. This is cached in
207    rs6000_variable_issue hook and returned from rs6000_sched_reorder2.  */
208 static short cached_can_issue_more;
209
210 static GTY(()) section *read_only_data_section;
211 static GTY(()) section *private_data_section;
212 static GTY(()) section *read_only_private_data_section;
213 static GTY(()) section *sdata2_section;
214 static GTY(()) section *toc_section;
215
216 struct builtin_description
217 {
218   /* mask is not const because we're going to alter it below.  This
219      nonsense will go away when we rewrite the -march infrastructure
220      to give us more target flag bits.  */
221   unsigned int mask;
222   const enum insn_code icode;
223   const char *const name;
224   const enum rs6000_builtins code;
225 };
226
227 /* Describe the vector unit used for modes.  */
228 enum rs6000_vector rs6000_vector_unit[NUM_MACHINE_MODES];
229 enum rs6000_vector rs6000_vector_mem[NUM_MACHINE_MODES];
230
231 /* Register classes for various constraints that are based on the target
232    switches.  */
233 enum reg_class rs6000_constraints[RS6000_CONSTRAINT_MAX];
234
235 /* Describe the alignment of a vector.  */
236 int rs6000_vector_align[NUM_MACHINE_MODES];
237
238 /* Map selected modes to types for builtins.  */
239 static GTY(()) tree builtin_mode_to_type[MAX_MACHINE_MODE][2];
240
241 /* What modes to automatically generate reciprocal divide estimate (fre) and
242    reciprocal sqrt (frsqrte) for.  */
243 unsigned char rs6000_recip_bits[MAX_MACHINE_MODE];
244
245 /* Masks to determine which reciprocal esitmate instructions to generate
246    automatically.  */
247 enum rs6000_recip_mask {
248   RECIP_SF_DIV          = 0x001,        /* Use divide estimate */
249   RECIP_DF_DIV          = 0x002,
250   RECIP_V4SF_DIV        = 0x004,
251   RECIP_V2DF_DIV        = 0x008,
252
253   RECIP_SF_RSQRT        = 0x010,        /* Use reciprocal sqrt estimate.  */
254   RECIP_DF_RSQRT        = 0x020,
255   RECIP_V4SF_RSQRT      = 0x040,
256   RECIP_V2DF_RSQRT      = 0x080,
257
258   /* Various combination of flags for -mrecip=xxx.  */
259   RECIP_NONE            = 0,
260   RECIP_ALL             = (RECIP_SF_DIV | RECIP_DF_DIV | RECIP_V4SF_DIV
261                            | RECIP_V2DF_DIV | RECIP_SF_RSQRT | RECIP_DF_RSQRT
262                            | RECIP_V4SF_RSQRT | RECIP_V2DF_RSQRT),
263
264   RECIP_HIGH_PRECISION  = RECIP_ALL,
265
266   /* On low precision machines like the power5, don't enable double precision
267      reciprocal square root estimate, since it isn't accurate enough.  */
268   RECIP_LOW_PRECISION   = (RECIP_ALL & ~(RECIP_DF_RSQRT | RECIP_V2DF_RSQRT))
269 };
270
271 /* -mrecip options.  */
272 static struct
273 {
274   const char *string;           /* option name */
275   unsigned int mask;            /* mask bits to set */
276 } recip_options[] = {
277   { "all",       RECIP_ALL },
278   { "none",      RECIP_NONE },
279   { "div",       (RECIP_SF_DIV | RECIP_DF_DIV | RECIP_V4SF_DIV
280                   | RECIP_V2DF_DIV) },
281   { "divf",      (RECIP_SF_DIV | RECIP_V4SF_DIV) },
282   { "divd",      (RECIP_DF_DIV | RECIP_V2DF_DIV) },
283   { "rsqrt",     (RECIP_SF_RSQRT | RECIP_DF_RSQRT | RECIP_V4SF_RSQRT
284                   | RECIP_V2DF_RSQRT) },
285   { "rsqrtf",    (RECIP_SF_RSQRT | RECIP_V4SF_RSQRT) },
286   { "rsqrtd",    (RECIP_DF_RSQRT | RECIP_V2DF_RSQRT) },
287 };
288
289 /* 2 argument gen function typedef.  */
290 typedef rtx (*gen_2arg_fn_t) (rtx, rtx, rtx);
291
292 \f
293 /* Target cpu costs.  */
294
295 struct processor_costs {
296   const int mulsi;        /* cost of SImode multiplication.  */
297   const int mulsi_const;  /* cost of SImode multiplication by constant.  */
298   const int mulsi_const9; /* cost of SImode mult by short constant.  */
299   const int muldi;        /* cost of DImode multiplication.  */
300   const int divsi;        /* cost of SImode division.  */
301   const int divdi;        /* cost of DImode division.  */
302   const int fp;           /* cost of simple SFmode and DFmode insns.  */
303   const int dmul;         /* cost of DFmode multiplication (and fmadd).  */
304   const int sdiv;         /* cost of SFmode division (fdivs).  */
305   const int ddiv;         /* cost of DFmode division (fdiv).  */
306   const int cache_line_size;    /* cache line size in bytes. */
307   const int l1_cache_size;      /* size of l1 cache, in kilobytes.  */
308   const int l2_cache_size;      /* size of l2 cache, in kilobytes.  */
309   const int simultaneous_prefetches; /* number of parallel prefetch
310                                         operations.  */
311 };
312
313 const struct processor_costs *rs6000_cost;
314
315 /* Processor costs (relative to an add) */
316
317 /* Instruction size costs on 32bit processors.  */
318 static const
319 struct processor_costs size32_cost = {
320   COSTS_N_INSNS (1),    /* mulsi */
321   COSTS_N_INSNS (1),    /* mulsi_const */
322   COSTS_N_INSNS (1),    /* mulsi_const9 */
323   COSTS_N_INSNS (1),    /* muldi */
324   COSTS_N_INSNS (1),    /* divsi */
325   COSTS_N_INSNS (1),    /* divdi */
326   COSTS_N_INSNS (1),    /* fp */
327   COSTS_N_INSNS (1),    /* dmul */
328   COSTS_N_INSNS (1),    /* sdiv */
329   COSTS_N_INSNS (1),    /* ddiv */
330   32,
331   0,
332   0,
333   0,
334 };
335
336 /* Instruction size costs on 64bit processors.  */
337 static const
338 struct processor_costs size64_cost = {
339   COSTS_N_INSNS (1),    /* mulsi */
340   COSTS_N_INSNS (1),    /* mulsi_const */
341   COSTS_N_INSNS (1),    /* mulsi_const9 */
342   COSTS_N_INSNS (1),    /* muldi */
343   COSTS_N_INSNS (1),    /* divsi */
344   COSTS_N_INSNS (1),    /* divdi */
345   COSTS_N_INSNS (1),    /* fp */
346   COSTS_N_INSNS (1),    /* dmul */
347   COSTS_N_INSNS (1),    /* sdiv */
348   COSTS_N_INSNS (1),    /* ddiv */
349   128,
350   0,
351   0,
352   0,
353 };
354
355 /* Instruction costs on RIOS1 processors.  */
356 static const
357 struct processor_costs rios1_cost = {
358   COSTS_N_INSNS (5),    /* mulsi */
359   COSTS_N_INSNS (4),    /* mulsi_const */
360   COSTS_N_INSNS (3),    /* mulsi_const9 */
361   COSTS_N_INSNS (5),    /* muldi */
362   COSTS_N_INSNS (19),   /* divsi */
363   COSTS_N_INSNS (19),   /* divdi */
364   COSTS_N_INSNS (2),    /* fp */
365   COSTS_N_INSNS (2),    /* dmul */
366   COSTS_N_INSNS (19),   /* sdiv */
367   COSTS_N_INSNS (19),   /* ddiv */
368   128,                  /* cache line size */
369   64,                   /* l1 cache */
370   512,                  /* l2 cache */
371   0,                    /* streams */
372 };
373
374 /* Instruction costs on RIOS2 processors.  */
375 static const
376 struct processor_costs rios2_cost = {
377   COSTS_N_INSNS (2),    /* mulsi */
378   COSTS_N_INSNS (2),    /* mulsi_const */
379   COSTS_N_INSNS (2),    /* mulsi_const9 */
380   COSTS_N_INSNS (2),    /* muldi */
381   COSTS_N_INSNS (13),   /* divsi */
382   COSTS_N_INSNS (13),   /* divdi */
383   COSTS_N_INSNS (2),    /* fp */
384   COSTS_N_INSNS (2),    /* dmul */
385   COSTS_N_INSNS (17),   /* sdiv */
386   COSTS_N_INSNS (17),   /* ddiv */
387   256,                  /* cache line size */
388   256,                  /* l1 cache */
389   1024,                 /* l2 cache */
390   0,                    /* streams */
391 };
392
393 /* Instruction costs on RS64A processors.  */
394 static const
395 struct processor_costs rs64a_cost = {
396   COSTS_N_INSNS (20),   /* mulsi */
397   COSTS_N_INSNS (12),   /* mulsi_const */
398   COSTS_N_INSNS (8),    /* mulsi_const9 */
399   COSTS_N_INSNS (34),   /* muldi */
400   COSTS_N_INSNS (65),   /* divsi */
401   COSTS_N_INSNS (67),   /* divdi */
402   COSTS_N_INSNS (4),    /* fp */
403   COSTS_N_INSNS (4),    /* dmul */
404   COSTS_N_INSNS (31),   /* sdiv */
405   COSTS_N_INSNS (31),   /* ddiv */
406   128,                  /* cache line size */
407   128,                  /* l1 cache */
408   2048,                 /* l2 cache */
409   1,                    /* streams */
410 };
411
412 /* Instruction costs on MPCCORE processors.  */
413 static const
414 struct processor_costs mpccore_cost = {
415   COSTS_N_INSNS (2),    /* mulsi */
416   COSTS_N_INSNS (2),    /* mulsi_const */
417   COSTS_N_INSNS (2),    /* mulsi_const9 */
418   COSTS_N_INSNS (2),    /* muldi */
419   COSTS_N_INSNS (6),    /* divsi */
420   COSTS_N_INSNS (6),    /* divdi */
421   COSTS_N_INSNS (4),    /* fp */
422   COSTS_N_INSNS (5),    /* dmul */
423   COSTS_N_INSNS (10),   /* sdiv */
424   COSTS_N_INSNS (17),   /* ddiv */
425   32,                   /* cache line size */
426   4,                    /* l1 cache */
427   16,                   /* l2 cache */
428   1,                    /* streams */
429 };
430
431 /* Instruction costs on PPC403 processors.  */
432 static const
433 struct processor_costs ppc403_cost = {
434   COSTS_N_INSNS (4),    /* mulsi */
435   COSTS_N_INSNS (4),    /* mulsi_const */
436   COSTS_N_INSNS (4),    /* mulsi_const9 */
437   COSTS_N_INSNS (4),    /* muldi */
438   COSTS_N_INSNS (33),   /* divsi */
439   COSTS_N_INSNS (33),   /* divdi */
440   COSTS_N_INSNS (11),   /* fp */
441   COSTS_N_INSNS (11),   /* dmul */
442   COSTS_N_INSNS (11),   /* sdiv */
443   COSTS_N_INSNS (11),   /* ddiv */
444   32,                   /* cache line size */
445   4,                    /* l1 cache */
446   16,                   /* l2 cache */
447   1,                    /* streams */
448 };
449
450 /* Instruction costs on PPC405 processors.  */
451 static const
452 struct processor_costs ppc405_cost = {
453   COSTS_N_INSNS (5),    /* mulsi */
454   COSTS_N_INSNS (4),    /* mulsi_const */
455   COSTS_N_INSNS (3),    /* mulsi_const9 */
456   COSTS_N_INSNS (5),    /* muldi */
457   COSTS_N_INSNS (35),   /* divsi */
458   COSTS_N_INSNS (35),   /* divdi */
459   COSTS_N_INSNS (11),   /* fp */
460   COSTS_N_INSNS (11),   /* dmul */
461   COSTS_N_INSNS (11),   /* sdiv */
462   COSTS_N_INSNS (11),   /* ddiv */
463   32,                   /* cache line size */
464   16,                   /* l1 cache */
465   128,                  /* l2 cache */
466   1,                    /* streams */
467 };
468
469 /* Instruction costs on PPC440 processors.  */
470 static const
471 struct processor_costs ppc440_cost = {
472   COSTS_N_INSNS (3),    /* mulsi */
473   COSTS_N_INSNS (2),    /* mulsi_const */
474   COSTS_N_INSNS (2),    /* mulsi_const9 */
475   COSTS_N_INSNS (3),    /* muldi */
476   COSTS_N_INSNS (34),   /* divsi */
477   COSTS_N_INSNS (34),   /* divdi */
478   COSTS_N_INSNS (5),    /* fp */
479   COSTS_N_INSNS (5),    /* dmul */
480   COSTS_N_INSNS (19),   /* sdiv */
481   COSTS_N_INSNS (33),   /* ddiv */
482   32,                   /* cache line size */
483   32,                   /* l1 cache */
484   256,                  /* l2 cache */
485   1,                    /* streams */
486 };
487
488 /* Instruction costs on PPC476 processors.  */
489 static const
490 struct processor_costs ppc476_cost = {
491   COSTS_N_INSNS (4),    /* mulsi */
492   COSTS_N_INSNS (4),    /* mulsi_const */
493   COSTS_N_INSNS (4),    /* mulsi_const9 */
494   COSTS_N_INSNS (4),    /* muldi */
495   COSTS_N_INSNS (11),   /* divsi */
496   COSTS_N_INSNS (11),   /* divdi */
497   COSTS_N_INSNS (6),    /* fp */
498   COSTS_N_INSNS (6),    /* dmul */
499   COSTS_N_INSNS (19),   /* sdiv */
500   COSTS_N_INSNS (33),   /* ddiv */
501   32,                   /* l1 cache line size */
502   32,                   /* l1 cache */
503   512,                  /* l2 cache */
504   1,                    /* streams */
505 };
506
507 /* Instruction costs on PPC601 processors.  */
508 static const
509 struct processor_costs ppc601_cost = {
510   COSTS_N_INSNS (5),    /* mulsi */
511   COSTS_N_INSNS (5),    /* mulsi_const */
512   COSTS_N_INSNS (5),    /* mulsi_const9 */
513   COSTS_N_INSNS (5),    /* muldi */
514   COSTS_N_INSNS (36),   /* divsi */
515   COSTS_N_INSNS (36),   /* divdi */
516   COSTS_N_INSNS (4),    /* fp */
517   COSTS_N_INSNS (5),    /* dmul */
518   COSTS_N_INSNS (17),   /* sdiv */
519   COSTS_N_INSNS (31),   /* ddiv */
520   32,                   /* cache line size */
521   32,                   /* l1 cache */
522   256,                  /* l2 cache */
523   1,                    /* streams */
524 };
525
526 /* Instruction costs on PPC603 processors.  */
527 static const
528 struct processor_costs ppc603_cost = {
529   COSTS_N_INSNS (5),    /* mulsi */
530   COSTS_N_INSNS (3),    /* mulsi_const */
531   COSTS_N_INSNS (2),    /* mulsi_const9 */
532   COSTS_N_INSNS (5),    /* muldi */
533   COSTS_N_INSNS (37),   /* divsi */
534   COSTS_N_INSNS (37),   /* divdi */
535   COSTS_N_INSNS (3),    /* fp */
536   COSTS_N_INSNS (4),    /* dmul */
537   COSTS_N_INSNS (18),   /* sdiv */
538   COSTS_N_INSNS (33),   /* ddiv */
539   32,                   /* cache line size */
540   8,                    /* l1 cache */
541   64,                   /* l2 cache */
542   1,                    /* streams */
543 };
544
545 /* Instruction costs on PPC604 processors.  */
546 static const
547 struct processor_costs ppc604_cost = {
548   COSTS_N_INSNS (4),    /* mulsi */
549   COSTS_N_INSNS (4),    /* mulsi_const */
550   COSTS_N_INSNS (4),    /* mulsi_const9 */
551   COSTS_N_INSNS (4),    /* muldi */
552   COSTS_N_INSNS (20),   /* divsi */
553   COSTS_N_INSNS (20),   /* divdi */
554   COSTS_N_INSNS (3),    /* fp */
555   COSTS_N_INSNS (3),    /* dmul */
556   COSTS_N_INSNS (18),   /* sdiv */
557   COSTS_N_INSNS (32),   /* ddiv */
558   32,                   /* cache line size */
559   16,                   /* l1 cache */
560   512,                  /* l2 cache */
561   1,                    /* streams */
562 };
563
564 /* Instruction costs on PPC604e processors.  */
565 static const
566 struct processor_costs ppc604e_cost = {
567   COSTS_N_INSNS (2),    /* mulsi */
568   COSTS_N_INSNS (2),    /* mulsi_const */
569   COSTS_N_INSNS (2),    /* mulsi_const9 */
570   COSTS_N_INSNS (2),    /* muldi */
571   COSTS_N_INSNS (20),   /* divsi */
572   COSTS_N_INSNS (20),   /* divdi */
573   COSTS_N_INSNS (3),    /* fp */
574   COSTS_N_INSNS (3),    /* dmul */
575   COSTS_N_INSNS (18),   /* sdiv */
576   COSTS_N_INSNS (32),   /* ddiv */
577   32,                   /* cache line size */
578   32,                   /* l1 cache */
579   1024,                 /* l2 cache */
580   1,                    /* streams */
581 };
582
583 /* Instruction costs on PPC620 processors.  */
584 static const
585 struct processor_costs ppc620_cost = {
586   COSTS_N_INSNS (5),    /* mulsi */
587   COSTS_N_INSNS (4),    /* mulsi_const */
588   COSTS_N_INSNS (3),    /* mulsi_const9 */
589   COSTS_N_INSNS (7),    /* muldi */
590   COSTS_N_INSNS (21),   /* divsi */
591   COSTS_N_INSNS (37),   /* divdi */
592   COSTS_N_INSNS (3),    /* fp */
593   COSTS_N_INSNS (3),    /* dmul */
594   COSTS_N_INSNS (18),   /* sdiv */
595   COSTS_N_INSNS (32),   /* ddiv */
596   128,                  /* cache line size */
597   32,                   /* l1 cache */
598   1024,                 /* l2 cache */
599   1,                    /* streams */
600 };
601
602 /* Instruction costs on PPC630 processors.  */
603 static const
604 struct processor_costs ppc630_cost = {
605   COSTS_N_INSNS (5),    /* mulsi */
606   COSTS_N_INSNS (4),    /* mulsi_const */
607   COSTS_N_INSNS (3),    /* mulsi_const9 */
608   COSTS_N_INSNS (7),    /* muldi */
609   COSTS_N_INSNS (21),   /* divsi */
610   COSTS_N_INSNS (37),   /* divdi */
611   COSTS_N_INSNS (3),    /* fp */
612   COSTS_N_INSNS (3),    /* dmul */
613   COSTS_N_INSNS (17),   /* sdiv */
614   COSTS_N_INSNS (21),   /* ddiv */
615   128,                  /* cache line size */
616   64,                   /* l1 cache */
617   1024,                 /* l2 cache */
618   1,                    /* streams */
619 };
620
621 /* Instruction costs on Cell processor.  */
622 /* COSTS_N_INSNS (1) ~ one add.  */
623 static const
624 struct processor_costs ppccell_cost = {
625   COSTS_N_INSNS (9/2)+2,    /* mulsi */
626   COSTS_N_INSNS (6/2),    /* mulsi_const */
627   COSTS_N_INSNS (6/2),    /* mulsi_const9 */
628   COSTS_N_INSNS (15/2)+2,   /* muldi */
629   COSTS_N_INSNS (38/2),   /* divsi */
630   COSTS_N_INSNS (70/2),   /* divdi */
631   COSTS_N_INSNS (10/2),   /* fp */
632   COSTS_N_INSNS (10/2),   /* dmul */
633   COSTS_N_INSNS (74/2),   /* sdiv */
634   COSTS_N_INSNS (74/2),   /* ddiv */
635   128,                  /* cache line size */
636   32,                   /* l1 cache */
637   512,                  /* l2 cache */
638   6,                    /* streams */
639 };
640
641 /* Instruction costs on PPC750 and PPC7400 processors.  */
642 static const
643 struct processor_costs ppc750_cost = {
644   COSTS_N_INSNS (5),    /* mulsi */
645   COSTS_N_INSNS (3),    /* mulsi_const */
646   COSTS_N_INSNS (2),    /* mulsi_const9 */
647   COSTS_N_INSNS (5),    /* muldi */
648   COSTS_N_INSNS (17),   /* divsi */
649   COSTS_N_INSNS (17),   /* divdi */
650   COSTS_N_INSNS (3),    /* fp */
651   COSTS_N_INSNS (3),    /* dmul */
652   COSTS_N_INSNS (17),   /* sdiv */
653   COSTS_N_INSNS (31),   /* ddiv */
654   32,                   /* cache line size */
655   32,                   /* l1 cache */
656   512,                  /* l2 cache */
657   1,                    /* streams */
658 };
659
660 /* Instruction costs on PPC7450 processors.  */
661 static const
662 struct processor_costs ppc7450_cost = {
663   COSTS_N_INSNS (4),    /* mulsi */
664   COSTS_N_INSNS (3),    /* mulsi_const */
665   COSTS_N_INSNS (3),    /* mulsi_const9 */
666   COSTS_N_INSNS (4),    /* muldi */
667   COSTS_N_INSNS (23),   /* divsi */
668   COSTS_N_INSNS (23),   /* divdi */
669   COSTS_N_INSNS (5),    /* fp */
670   COSTS_N_INSNS (5),    /* dmul */
671   COSTS_N_INSNS (21),   /* sdiv */
672   COSTS_N_INSNS (35),   /* ddiv */
673   32,                   /* cache line size */
674   32,                   /* l1 cache */
675   1024,                 /* l2 cache */
676   1,                    /* streams */
677 };
678
679 /* Instruction costs on PPC8540 processors.  */
680 static const
681 struct processor_costs ppc8540_cost = {
682   COSTS_N_INSNS (4),    /* mulsi */
683   COSTS_N_INSNS (4),    /* mulsi_const */
684   COSTS_N_INSNS (4),    /* mulsi_const9 */
685   COSTS_N_INSNS (4),    /* muldi */
686   COSTS_N_INSNS (19),   /* divsi */
687   COSTS_N_INSNS (19),   /* divdi */
688   COSTS_N_INSNS (4),    /* fp */
689   COSTS_N_INSNS (4),    /* dmul */
690   COSTS_N_INSNS (29),   /* sdiv */
691   COSTS_N_INSNS (29),   /* ddiv */
692   32,                   /* cache line size */
693   32,                   /* l1 cache */
694   256,                  /* l2 cache */
695   1,                    /* prefetch streams /*/
696 };
697
698 /* Instruction costs on E300C2 and E300C3 cores.  */
699 static const
700 struct processor_costs ppce300c2c3_cost = {
701   COSTS_N_INSNS (4),    /* mulsi */
702   COSTS_N_INSNS (4),    /* mulsi_const */
703   COSTS_N_INSNS (4),    /* mulsi_const9 */
704   COSTS_N_INSNS (4),    /* muldi */
705   COSTS_N_INSNS (19),   /* divsi */
706   COSTS_N_INSNS (19),   /* divdi */
707   COSTS_N_INSNS (3),    /* fp */
708   COSTS_N_INSNS (4),    /* dmul */
709   COSTS_N_INSNS (18),   /* sdiv */
710   COSTS_N_INSNS (33),   /* ddiv */
711   32,
712   16,                   /* l1 cache */
713   16,                   /* l2 cache */
714   1,                    /* prefetch streams /*/
715 };
716
717 /* Instruction costs on PPCE500MC processors.  */
718 static const
719 struct processor_costs ppce500mc_cost = {
720   COSTS_N_INSNS (4),    /* mulsi */
721   COSTS_N_INSNS (4),    /* mulsi_const */
722   COSTS_N_INSNS (4),    /* mulsi_const9 */
723   COSTS_N_INSNS (4),    /* muldi */
724   COSTS_N_INSNS (14),   /* divsi */
725   COSTS_N_INSNS (14),   /* divdi */
726   COSTS_N_INSNS (8),    /* fp */
727   COSTS_N_INSNS (10),   /* dmul */
728   COSTS_N_INSNS (36),   /* sdiv */
729   COSTS_N_INSNS (66),   /* ddiv */
730   64,                   /* cache line size */
731   32,                   /* l1 cache */
732   128,                  /* l2 cache */
733   1,                    /* prefetch streams /*/
734 };
735
736 /* Instruction costs on PPCE500MC64 processors.  */
737 static const
738 struct processor_costs ppce500mc64_cost = {
739   COSTS_N_INSNS (4),    /* mulsi */
740   COSTS_N_INSNS (4),    /* mulsi_const */
741   COSTS_N_INSNS (4),    /* mulsi_const9 */
742   COSTS_N_INSNS (4),    /* muldi */
743   COSTS_N_INSNS (14),   /* divsi */
744   COSTS_N_INSNS (14),   /* divdi */
745   COSTS_N_INSNS (4),    /* fp */
746   COSTS_N_INSNS (10),   /* dmul */
747   COSTS_N_INSNS (36),   /* sdiv */
748   COSTS_N_INSNS (66),   /* ddiv */
749   64,                   /* cache line size */
750   32,                   /* l1 cache */
751   128,                  /* l2 cache */
752   1,                    /* prefetch streams /*/
753 };
754
755 /* Instruction costs on AppliedMicro Titan processors.  */
756 static const
757 struct processor_costs titan_cost = {
758   COSTS_N_INSNS (5),    /* mulsi */
759   COSTS_N_INSNS (5),    /* mulsi_const */
760   COSTS_N_INSNS (5),    /* mulsi_const9 */
761   COSTS_N_INSNS (5),    /* muldi */
762   COSTS_N_INSNS (18),   /* divsi */
763   COSTS_N_INSNS (18),   /* divdi */
764   COSTS_N_INSNS (10),   /* fp */
765   COSTS_N_INSNS (10),   /* dmul */
766   COSTS_N_INSNS (46),   /* sdiv */
767   COSTS_N_INSNS (72),   /* ddiv */
768   32,                   /* cache line size */
769   32,                   /* l1 cache */
770   512,                  /* l2 cache */
771   1,                    /* prefetch streams /*/
772 };
773
774 /* Instruction costs on POWER4 and POWER5 processors.  */
775 static const
776 struct processor_costs power4_cost = {
777   COSTS_N_INSNS (3),    /* mulsi */
778   COSTS_N_INSNS (2),    /* mulsi_const */
779   COSTS_N_INSNS (2),    /* mulsi_const9 */
780   COSTS_N_INSNS (4),    /* muldi */
781   COSTS_N_INSNS (18),   /* divsi */
782   COSTS_N_INSNS (34),   /* divdi */
783   COSTS_N_INSNS (3),    /* fp */
784   COSTS_N_INSNS (3),    /* dmul */
785   COSTS_N_INSNS (17),   /* sdiv */
786   COSTS_N_INSNS (17),   /* ddiv */
787   128,                  /* cache line size */
788   32,                   /* l1 cache */
789   1024,                 /* l2 cache */
790   8,                    /* prefetch streams /*/
791 };
792
793 /* Instruction costs on POWER6 processors.  */
794 static const
795 struct processor_costs power6_cost = {
796   COSTS_N_INSNS (8),    /* mulsi */
797   COSTS_N_INSNS (8),    /* mulsi_const */
798   COSTS_N_INSNS (8),    /* mulsi_const9 */
799   COSTS_N_INSNS (8),    /* muldi */
800   COSTS_N_INSNS (22),   /* divsi */
801   COSTS_N_INSNS (28),   /* divdi */
802   COSTS_N_INSNS (3),    /* fp */
803   COSTS_N_INSNS (3),    /* dmul */
804   COSTS_N_INSNS (13),   /* sdiv */
805   COSTS_N_INSNS (16),   /* ddiv */
806   128,                  /* cache line size */
807   64,                   /* l1 cache */
808   2048,                 /* l2 cache */
809   16,                   /* prefetch streams */
810 };
811
812 /* Instruction costs on POWER7 processors.  */
813 static const
814 struct processor_costs power7_cost = {
815   COSTS_N_INSNS (2),    /* mulsi */
816   COSTS_N_INSNS (2),    /* mulsi_const */
817   COSTS_N_INSNS (2),    /* mulsi_const9 */
818   COSTS_N_INSNS (2),    /* muldi */
819   COSTS_N_INSNS (18),   /* divsi */
820   COSTS_N_INSNS (34),   /* divdi */
821   COSTS_N_INSNS (3),    /* fp */
822   COSTS_N_INSNS (3),    /* dmul */
823   COSTS_N_INSNS (13),   /* sdiv */
824   COSTS_N_INSNS (16),   /* ddiv */
825   128,                  /* cache line size */
826   32,                   /* l1 cache */
827   256,                  /* l2 cache */
828   12,                   /* prefetch streams */
829 };
830
831 /* Instruction costs on POWER A2 processors.  */
832 static const
833 struct processor_costs ppca2_cost = {
834   COSTS_N_INSNS (16),    /* mulsi */
835   COSTS_N_INSNS (16),    /* mulsi_const */
836   COSTS_N_INSNS (16),    /* mulsi_const9 */
837   COSTS_N_INSNS (16),   /* muldi */
838   COSTS_N_INSNS (22),   /* divsi */
839   COSTS_N_INSNS (28),   /* divdi */
840   COSTS_N_INSNS (3),    /* fp */
841   COSTS_N_INSNS (3),    /* dmul */
842   COSTS_N_INSNS (59),   /* sdiv */
843   COSTS_N_INSNS (72),   /* ddiv */
844   64,
845   16,                   /* l1 cache */
846   2048,                 /* l2 cache */
847   16,                   /* prefetch streams */
848 };
849
850 \f
851 /* Table that classifies rs6000 builtin functions (pure, const, etc.).  */
852 #undef RS6000_BUILTIN
853 #undef RS6000_BUILTIN_EQUATE
854 #define RS6000_BUILTIN(NAME, TYPE) TYPE,
855 #define RS6000_BUILTIN_EQUATE(NAME, VALUE)
856
857 static const enum rs6000_btc builtin_classify[(int)RS6000_BUILTIN_COUNT] =
858 {
859 #include "rs6000-builtin.def"
860 };
861
862 #undef RS6000_BUILTIN
863 #undef RS6000_BUILTIN_EQUATE
864
865 /* Support for -mveclibabi=<xxx> to control which vector library to use.  */
866 static tree (*rs6000_veclib_handler) (tree, tree, tree);
867
868 \f
869 static bool rs6000_function_ok_for_sibcall (tree, tree);
870 static const char *rs6000_invalid_within_doloop (const_rtx);
871 static bool rs6000_legitimate_address_p (enum machine_mode, rtx, bool);
872 static bool rs6000_debug_legitimate_address_p (enum machine_mode, rtx, bool);
873 static rtx rs6000_generate_compare (rtx, enum machine_mode);
874 static void rs6000_emit_stack_tie (void);
875 static bool spe_func_has_64bit_regs_p (void);
876 static rtx gen_frame_mem_offset (enum machine_mode, rtx, int);
877 static unsigned rs6000_hash_constant (rtx);
878 static unsigned toc_hash_function (const void *);
879 static int toc_hash_eq (const void *, const void *);
880 static bool reg_offset_addressing_ok_p (enum machine_mode);
881 static bool virtual_stack_registers_memory_p (rtx);
882 static bool constant_pool_expr_p (rtx);
883 static bool legitimate_small_data_p (enum machine_mode, rtx);
884 static bool legitimate_lo_sum_address_p (enum machine_mode, rtx, int);
885 static struct machine_function * rs6000_init_machine_status (void);
886 static bool rs6000_assemble_integer (rtx, unsigned int, int);
887 static bool no_global_regs_above (int, bool);
888 #if defined (HAVE_GAS_HIDDEN) && !defined (TARGET_MACHO)
889 static void rs6000_assemble_visibility (tree, int);
890 #endif
891 static int rs6000_ra_ever_killed (void);
892 static bool rs6000_attribute_takes_identifier_p (const_tree);
893 static tree rs6000_handle_longcall_attribute (tree *, tree, tree, int, bool *);
894 static tree rs6000_handle_altivec_attribute (tree *, tree, tree, int, bool *);
895 static bool rs6000_ms_bitfield_layout_p (const_tree);
896 static tree rs6000_handle_struct_attribute (tree *, tree, tree, int, bool *);
897 static void rs6000_eliminate_indexed_memrefs (rtx operands[2]);
898 static const char *rs6000_mangle_type (const_tree);
899 static void rs6000_set_default_type_attributes (tree);
900 static rtx rs6000_savres_routine_sym (rs6000_stack_t *, bool, bool, bool);
901 static rtx rs6000_emit_stack_reset (rs6000_stack_t *, rtx, rtx, int, bool);
902 static bool rs6000_reg_live_or_pic_offset_p (int);
903 static tree rs6000_builtin_vectorized_libmass (tree, tree, tree);
904 static tree rs6000_builtin_vectorized_function (tree, tree, tree);
905 static void rs6000_restore_saved_cr (rtx, int);
906 static bool rs6000_output_addr_const_extra (FILE *, rtx);
907 static void rs6000_output_function_prologue (FILE *, HOST_WIDE_INT);
908 static void rs6000_output_function_epilogue (FILE *, HOST_WIDE_INT);
909 static void rs6000_output_mi_thunk (FILE *, tree, HOST_WIDE_INT, HOST_WIDE_INT,
910                                     tree);
911 static rtx rs6000_emit_set_long_const (rtx, HOST_WIDE_INT, HOST_WIDE_INT);
912 static bool rs6000_return_in_memory (const_tree, const_tree);
913 static rtx rs6000_function_value (const_tree, const_tree, bool);
914 static void rs6000_file_start (void);
915 #if TARGET_ELF
916 static int rs6000_elf_reloc_rw_mask (void);
917 static void rs6000_elf_asm_out_constructor (rtx, int) ATTRIBUTE_UNUSED;
918 static void rs6000_elf_asm_out_destructor (rtx, int) ATTRIBUTE_UNUSED;
919 static void rs6000_elf_file_end (void) ATTRIBUTE_UNUSED;
920 static void rs6000_elf_asm_init_sections (void);
921 static section *rs6000_elf_select_rtx_section (enum machine_mode, rtx,
922                                                unsigned HOST_WIDE_INT);
923 static void rs6000_elf_encode_section_info (tree, rtx, int)
924      ATTRIBUTE_UNUSED;
925 #endif
926 static bool rs6000_use_blocks_for_constant_p (enum machine_mode, const_rtx);
927 static void rs6000_alloc_sdmode_stack_slot (void);
928 static void rs6000_instantiate_decls (void);
929 #if TARGET_XCOFF
930 static void rs6000_xcoff_asm_output_anchor (rtx);
931 static void rs6000_xcoff_asm_globalize_label (FILE *, const char *);
932 static void rs6000_xcoff_asm_init_sections (void);
933 static int rs6000_xcoff_reloc_rw_mask (void);
934 static void rs6000_xcoff_asm_named_section (const char *, unsigned int, tree);
935 static section *rs6000_xcoff_select_section (tree, int,
936                                              unsigned HOST_WIDE_INT);
937 static void rs6000_xcoff_unique_section (tree, int);
938 static section *rs6000_xcoff_select_rtx_section
939   (enum machine_mode, rtx, unsigned HOST_WIDE_INT);
940 static const char * rs6000_xcoff_strip_name_encoding (const char *);
941 static unsigned int rs6000_xcoff_section_type_flags (tree, const char *, int);
942 static void rs6000_xcoff_file_start (void);
943 static void rs6000_xcoff_file_end (void);
944 #endif
945 static int rs6000_variable_issue (FILE *, int, rtx, int);
946 static int rs6000_register_move_cost (enum machine_mode,
947                                       reg_class_t, reg_class_t);
948 static int rs6000_memory_move_cost (enum machine_mode, reg_class_t, bool);
949 static bool rs6000_rtx_costs (rtx, int, int, int, int *, bool);
950 static bool rs6000_debug_rtx_costs (rtx, int, int, int, int *, bool);
951 static int rs6000_debug_address_cost (rtx, bool);
952 static int rs6000_adjust_cost (rtx, rtx, rtx, int);
953 static int rs6000_debug_adjust_cost (rtx, rtx, rtx, int);
954 static void rs6000_sched_init (FILE *, int, int);
955 static bool is_microcoded_insn (rtx);
956 static bool is_nonpipeline_insn (rtx);
957 static bool is_cracked_insn (rtx);
958 static bool is_branch_slot_insn (rtx);
959 static bool is_load_insn (rtx);
960 static rtx get_store_dest (rtx pat);
961 static bool is_store_insn (rtx);
962 static bool set_to_load_agen (rtx,rtx);
963 static bool adjacent_mem_locations (rtx,rtx);
964 static int rs6000_adjust_priority (rtx, int);
965 static int rs6000_issue_rate (void);
966 static bool rs6000_is_costly_dependence (dep_t, int, int);
967 static rtx get_next_active_insn (rtx, rtx);
968 static bool insn_terminates_group_p (rtx , enum group_termination);
969 static bool insn_must_be_first_in_group (rtx);
970 static bool insn_must_be_last_in_group (rtx);
971 static bool is_costly_group (rtx *, rtx);
972 static int force_new_group (int, FILE *, rtx *, rtx, bool *, int, int *);
973 static int redefine_groups (FILE *, int, rtx, rtx);
974 static int pad_groups (FILE *, int, rtx, rtx);
975 static void rs6000_sched_finish (FILE *, int);
976 static int rs6000_sched_reorder (FILE *, int, rtx *, int *, int);
977 static int rs6000_sched_reorder2 (FILE *, int, rtx *, int *, int);
978 static int rs6000_use_sched_lookahead (void);
979 static int rs6000_use_sched_lookahead_guard (rtx);
980 static void * rs6000_alloc_sched_context (void);
981 static void rs6000_init_sched_context (void *, bool);
982 static void rs6000_set_sched_context (void *);
983 static void rs6000_free_sched_context (void *);
984 static tree rs6000_builtin_reciprocal (unsigned int, bool, bool);
985 static tree rs6000_builtin_mask_for_load (void);
986 static tree rs6000_builtin_mul_widen_even (tree);
987 static tree rs6000_builtin_mul_widen_odd (tree);
988 static tree rs6000_builtin_conversion (unsigned int, tree, tree);
989 static bool rs6000_builtin_support_vector_misalignment (enum
990                                                         machine_mode,
991                                                         const_tree,
992                                                         int, bool);
993 static int rs6000_builtin_vectorization_cost (enum vect_cost_for_stmt,
994                                               tree, int);
995 static enum machine_mode rs6000_preferred_simd_mode (enum machine_mode);
996
997 static void def_builtin (int, const char *, tree, int);
998 static bool rs6000_vector_alignment_reachable (const_tree, bool);
999 static void rs6000_init_builtins (void);
1000 static tree rs6000_builtin_decl (unsigned, bool);
1001
1002 static rtx rs6000_expand_unop_builtin (enum insn_code, tree, rtx);
1003 static rtx rs6000_expand_binop_builtin (enum insn_code, tree, rtx);
1004 static rtx rs6000_expand_ternop_builtin (enum insn_code, tree, rtx);
1005 static rtx rs6000_expand_builtin (tree, rtx, rtx, enum machine_mode, int);
1006 static void altivec_init_builtins (void);
1007 static unsigned builtin_hash_function (const void *);
1008 static int builtin_hash_eq (const void *, const void *);
1009 static tree builtin_function_type (enum machine_mode, enum machine_mode,
1010                                    enum machine_mode, enum machine_mode,
1011                                    enum rs6000_builtins, const char *name);
1012 static void rs6000_common_init_builtins (void);
1013 static void rs6000_init_libfuncs (void);
1014
1015 static void paired_init_builtins (void);
1016 static rtx paired_expand_builtin (tree, rtx, bool *);
1017 static rtx paired_expand_lv_builtin (enum insn_code, tree, rtx);
1018 static rtx paired_expand_stv_builtin (enum insn_code, tree);
1019 static rtx paired_expand_predicate_builtin (enum insn_code, tree, rtx);
1020
1021 static void enable_mask_for_builtins (struct builtin_description *, int,
1022                                       enum rs6000_builtins,
1023                                       enum rs6000_builtins);
1024 static void spe_init_builtins (void);
1025 static rtx spe_expand_builtin (tree, rtx, bool *);
1026 static rtx spe_expand_stv_builtin (enum insn_code, tree);
1027 static rtx spe_expand_predicate_builtin (enum insn_code, tree, rtx);
1028 static rtx spe_expand_evsel_builtin (enum insn_code, tree, rtx);
1029 static int rs6000_emit_int_cmove (rtx, rtx, rtx, rtx);
1030 static rs6000_stack_t *rs6000_stack_info (void);
1031 static void debug_stack_info (rs6000_stack_t *);
1032
1033 static rtx altivec_expand_builtin (tree, rtx, bool *);
1034 static rtx altivec_expand_ld_builtin (tree, rtx, bool *);
1035 static rtx altivec_expand_st_builtin (tree, rtx, bool *);
1036 static rtx altivec_expand_dst_builtin (tree, rtx, bool *);
1037 static rtx altivec_expand_abs_builtin (enum insn_code, tree, rtx);
1038 static rtx altivec_expand_predicate_builtin (enum insn_code, tree, rtx);
1039 static rtx altivec_expand_stv_builtin (enum insn_code, tree);
1040 static rtx altivec_expand_vec_init_builtin (tree, tree, rtx);
1041 static rtx altivec_expand_vec_set_builtin (tree);
1042 static rtx altivec_expand_vec_ext_builtin (tree, rtx);
1043 static int get_element_number (tree, tree);
1044 static void rs6000_option_override (void);
1045 static int rs6000_loop_align_max_skip (rtx);
1046 static int first_altivec_reg_to_save (void);
1047 static unsigned int compute_vrsave_mask (void);
1048 static void compute_save_world_info (rs6000_stack_t *info_ptr);
1049 static void is_altivec_return_reg (rtx, void *);
1050 static rtx generate_set_vrsave (rtx, rs6000_stack_t *, int);
1051 int easy_vector_constant (rtx, enum machine_mode);
1052 static rtx rs6000_dwarf_register_span (rtx);
1053 static void rs6000_init_dwarf_reg_sizes_extra (tree);
1054 static rtx rs6000_legitimize_address (rtx, rtx, enum machine_mode);
1055 static rtx rs6000_debug_legitimize_address (rtx, rtx, enum machine_mode);
1056 static rtx rs6000_legitimize_tls_address (rtx, enum tls_model);
1057 static void rs6000_output_dwarf_dtprel (FILE *, int, rtx) ATTRIBUTE_UNUSED;
1058 static rtx rs6000_delegitimize_address (rtx);
1059 static rtx rs6000_tls_get_addr (void);
1060 static rtx rs6000_got_sym (void);
1061 static int rs6000_tls_symbol_ref_1 (rtx *, void *);
1062 static const char *rs6000_get_some_local_dynamic_name (void);
1063 static int rs6000_get_some_local_dynamic_name_1 (rtx *, void *);
1064 static rtx rs6000_complex_function_value (enum machine_mode);
1065 static rtx rs6000_spe_function_arg (const CUMULATIVE_ARGS *,
1066                                     enum machine_mode, const_tree);
1067 static void rs6000_darwin64_record_arg_advance_flush (CUMULATIVE_ARGS *,
1068                                                       HOST_WIDE_INT, int);
1069 static void rs6000_darwin64_record_arg_advance_recurse (CUMULATIVE_ARGS *,
1070                                                         const_tree,
1071                                                         HOST_WIDE_INT);
1072 static void rs6000_darwin64_record_arg_flush (CUMULATIVE_ARGS *,
1073                                               HOST_WIDE_INT,
1074                                               rtx[], int *);
1075 static void rs6000_darwin64_record_arg_recurse (CUMULATIVE_ARGS *,
1076                                                 const_tree, HOST_WIDE_INT,
1077                                                 rtx[], int *);
1078 static rtx rs6000_darwin64_record_arg (CUMULATIVE_ARGS *, const_tree, bool, bool);
1079 static rtx rs6000_mixed_function_arg (enum machine_mode, const_tree, int);
1080 static void rs6000_function_arg_advance (cumulative_args_t, enum machine_mode,
1081                                          const_tree, bool);
1082 static rtx rs6000_function_arg (cumulative_args_t, enum machine_mode,
1083                                 const_tree, bool);
1084 static unsigned int rs6000_function_arg_boundary (enum machine_mode,
1085                                                   const_tree);
1086 static void rs6000_move_block_from_reg (int regno, rtx x, int nregs);
1087 static void setup_incoming_varargs (cumulative_args_t,
1088                                     enum machine_mode, tree,
1089                                     int *, int);
1090 static bool rs6000_pass_by_reference (cumulative_args_t, enum machine_mode,
1091                                       const_tree, bool);
1092 static int rs6000_arg_partial_bytes (cumulative_args_t, enum machine_mode,
1093                                      tree, bool);
1094 static const char *invalid_arg_for_unprototyped_fn (const_tree, const_tree, const_tree);
1095 #if TARGET_MACHO
1096 static void macho_branch_islands (void);
1097 static int no_previous_def (tree function_name);
1098 static tree get_prev_label (tree function_name);
1099 static void rs6000_darwin_file_start (void);
1100 #endif
1101
1102 static tree rs6000_build_builtin_va_list (void);
1103 static void rs6000_va_start (tree, rtx);
1104 static tree rs6000_gimplify_va_arg (tree, tree, gimple_seq *, gimple_seq *);
1105 static bool rs6000_must_pass_in_stack (enum machine_mode, const_tree);
1106 static bool rs6000_scalar_mode_supported_p (enum machine_mode);
1107 static bool rs6000_vector_mode_supported_p (enum machine_mode);
1108 static rtx rs6000_emit_vector_compare_inner (enum rtx_code, rtx, rtx);
1109 static rtx rs6000_emit_vector_compare (enum rtx_code, rtx, rtx,
1110                                        enum machine_mode);
1111 static tree rs6000_stack_protect_fail (void);
1112
1113 static rtx rs6000_legitimize_reload_address (rtx, enum machine_mode, int, int,
1114                                              int, int *);
1115
1116 static rtx rs6000_debug_legitimize_reload_address (rtx, enum machine_mode, int,
1117                                                    int, int, int *);
1118
1119 rtx (*rs6000_legitimize_reload_address_ptr) (rtx, enum machine_mode, int, int,
1120                                              int, int *)
1121   = rs6000_legitimize_reload_address;
1122
1123 static bool rs6000_mode_dependent_address_p (const_rtx);
1124 static bool rs6000_mode_dependent_address (const_rtx);
1125 static bool rs6000_debug_mode_dependent_address (const_rtx);
1126 static bool (*rs6000_mode_dependent_address_ptr) (const_rtx)
1127   = rs6000_mode_dependent_address;
1128
1129 static enum reg_class rs6000_secondary_reload_class (enum reg_class,
1130                                                      enum machine_mode, rtx);
1131 static enum reg_class rs6000_debug_secondary_reload_class (enum reg_class,
1132                                                            enum machine_mode,
1133                                                            rtx);
1134 enum reg_class (*rs6000_secondary_reload_class_ptr) (enum reg_class,
1135                                                      enum machine_mode, rtx)
1136   = rs6000_secondary_reload_class;
1137
1138 static enum reg_class rs6000_preferred_reload_class (rtx, enum reg_class);
1139 static enum reg_class rs6000_debug_preferred_reload_class (rtx,
1140                                                            enum reg_class);
1141 enum reg_class (*rs6000_preferred_reload_class_ptr) (rtx, enum reg_class)
1142   = rs6000_preferred_reload_class;
1143
1144 static bool rs6000_secondary_memory_needed (enum reg_class, enum reg_class,
1145                                             enum machine_mode);
1146
1147 static bool rs6000_debug_secondary_memory_needed (enum reg_class,
1148                                                   enum reg_class,
1149                                                   enum machine_mode);
1150
1151 bool (*rs6000_secondary_memory_needed_ptr) (enum reg_class, enum reg_class,
1152                                             enum machine_mode)
1153   = rs6000_secondary_memory_needed;
1154
1155 static bool rs6000_cannot_change_mode_class (enum machine_mode,
1156                                              enum machine_mode,
1157                                              enum reg_class);
1158 static bool rs6000_debug_cannot_change_mode_class (enum machine_mode,
1159                                                    enum machine_mode,
1160                                                    enum reg_class);
1161
1162 bool (*rs6000_cannot_change_mode_class_ptr) (enum machine_mode,
1163                                              enum machine_mode,
1164                                              enum reg_class)
1165   = rs6000_cannot_change_mode_class;
1166
1167 static reg_class_t rs6000_secondary_reload (bool, rtx, reg_class_t,
1168                                             enum machine_mode,
1169                                             struct secondary_reload_info *);
1170
1171 const int INSN_NOT_AVAILABLE = -1;
1172 static enum machine_mode rs6000_eh_return_filter_mode (void);
1173 static bool rs6000_can_eliminate (const int, const int);
1174 static void rs6000_conditional_register_usage (void);
1175 static void rs6000_trampoline_init (rtx, tree, rtx);
1176 static bool rs6000_cannot_force_const_mem (enum machine_mode, rtx);
1177 static bool rs6000_legitimate_constant_p (enum machine_mode, rtx);
1178 static bool rs6000_save_toc_in_prologue_p (void);
1179 static void rs6000_code_end (void) ATTRIBUTE_UNUSED;
1180
1181 /* Hash table stuff for keeping track of TOC entries.  */
1182
1183 struct GTY(()) toc_hash_struct
1184 {
1185   /* `key' will satisfy CONSTANT_P; in fact, it will satisfy
1186      ASM_OUTPUT_SPECIAL_POOL_ENTRY_P.  */
1187   rtx key;
1188   enum machine_mode key_mode;
1189   int labelno;
1190 };
1191
1192 static GTY ((param_is (struct toc_hash_struct))) htab_t toc_hash_table;
1193
1194 /* Hash table to keep track of the argument types for builtin functions.  */
1195
1196 struct GTY(()) builtin_hash_struct
1197 {
1198   tree type;
1199   enum machine_mode mode[4];    /* return value + 3 arguments.  */
1200   unsigned char uns_p[4];       /* and whether the types are unsigned.  */
1201 };
1202
1203 static GTY ((param_is (struct builtin_hash_struct))) htab_t builtin_hash_table;
1204
1205 static bool rs6000_valid_attribute_p (tree, tree, tree, int);
1206 static void rs6000_function_specific_save (struct cl_target_option *);
1207 static void rs6000_function_specific_restore (struct cl_target_option *);
1208 static void rs6000_function_specific_print (FILE *, int,
1209                                             struct cl_target_option *);
1210 static bool rs6000_can_inline_p (tree, tree);
1211 static void rs6000_set_current_function (tree);
1212
1213 \f
1214 /* Default register names.  */
1215 char rs6000_reg_names[][8] =
1216 {
1217       "0",  "1",  "2",  "3",  "4",  "5",  "6",  "7",
1218       "8",  "9", "10", "11", "12", "13", "14", "15",
1219      "16", "17", "18", "19", "20", "21", "22", "23",
1220      "24", "25", "26", "27", "28", "29", "30", "31",
1221       "0",  "1",  "2",  "3",  "4",  "5",  "6",  "7",
1222       "8",  "9", "10", "11", "12", "13", "14", "15",
1223      "16", "17", "18", "19", "20", "21", "22", "23",
1224      "24", "25", "26", "27", "28", "29", "30", "31",
1225      "mq", "lr", "ctr","ap",
1226       "0",  "1",  "2",  "3",  "4",  "5",  "6",  "7",
1227       "ca",
1228       /* AltiVec registers.  */
1229       "0",  "1",  "2",  "3",  "4",  "5",  "6", "7",
1230       "8",  "9",  "10", "11", "12", "13", "14", "15",
1231       "16", "17", "18", "19", "20", "21", "22", "23",
1232       "24", "25", "26", "27", "28", "29", "30", "31",
1233       "vrsave", "vscr",
1234       /* SPE registers.  */
1235       "spe_acc", "spefscr",
1236       /* Soft frame pointer.  */
1237       "sfp"
1238 };
1239
1240 #ifdef TARGET_REGNAMES
1241 static const char alt_reg_names[][8] =
1242 {
1243    "%r0",   "%r1",  "%r2",  "%r3",  "%r4",  "%r5",  "%r6",  "%r7",
1244    "%r8",   "%r9", "%r10", "%r11", "%r12", "%r13", "%r14", "%r15",
1245   "%r16",  "%r17", "%r18", "%r19", "%r20", "%r21", "%r22", "%r23",
1246   "%r24",  "%r25", "%r26", "%r27", "%r28", "%r29", "%r30", "%r31",
1247    "%f0",   "%f1",  "%f2",  "%f3",  "%f4",  "%f5",  "%f6",  "%f7",
1248    "%f8",   "%f9", "%f10", "%f11", "%f12", "%f13", "%f14", "%f15",
1249   "%f16",  "%f17", "%f18", "%f19", "%f20", "%f21", "%f22", "%f23",
1250   "%f24",  "%f25", "%f26", "%f27", "%f28", "%f29", "%f30", "%f31",
1251     "mq",    "lr",  "ctr",   "ap",
1252   "%cr0",  "%cr1", "%cr2", "%cr3", "%cr4", "%cr5", "%cr6", "%cr7",
1253    "ca",
1254   /* AltiVec registers.  */
1255    "%v0",  "%v1",  "%v2",  "%v3",  "%v4",  "%v5",  "%v6", "%v7",
1256    "%v8",  "%v9", "%v10", "%v11", "%v12", "%v13", "%v14", "%v15",
1257   "%v16", "%v17", "%v18", "%v19", "%v20", "%v21", "%v22", "%v23",
1258   "%v24", "%v25", "%v26", "%v27", "%v28", "%v29", "%v30", "%v31",
1259   "vrsave", "vscr",
1260   /* SPE registers.  */
1261   "spe_acc", "spefscr",
1262   /* Soft frame pointer.  */
1263   "sfp"
1264 };
1265 #endif
1266
1267 /* Table of valid machine attributes.  */
1268
1269 static const struct attribute_spec rs6000_attribute_table[] =
1270 {
1271   /* { name, min_len, max_len, decl_req, type_req, fn_type_req, handler,
1272        affects_type_identity } */
1273   { "altivec",   1, 1, false, true,  false, rs6000_handle_altivec_attribute,
1274     false },
1275   { "longcall",  0, 0, false, true,  true,  rs6000_handle_longcall_attribute,
1276     false },
1277   { "shortcall", 0, 0, false, true,  true,  rs6000_handle_longcall_attribute,
1278     false },
1279   { "ms_struct", 0, 0, false, false, false, rs6000_handle_struct_attribute,
1280     false },
1281   { "gcc_struct", 0, 0, false, false, false, rs6000_handle_struct_attribute,
1282     false },
1283 #ifdef SUBTARGET_ATTRIBUTE_TABLE
1284   SUBTARGET_ATTRIBUTE_TABLE,
1285 #endif
1286   { NULL,        0, 0, false, false, false, NULL, false }
1287 };
1288 \f
1289 #ifndef MASK_STRICT_ALIGN
1290 #define MASK_STRICT_ALIGN 0
1291 #endif
1292 #ifndef TARGET_PROFILE_KERNEL
1293 #define TARGET_PROFILE_KERNEL 0
1294 #endif
1295
1296 /* The VRSAVE bitmask puts bit %v0 as the most significant bit.  */
1297 #define ALTIVEC_REG_BIT(REGNO) (0x80000000 >> ((REGNO) - FIRST_ALTIVEC_REGNO))
1298 \f
1299 /* Initialize the GCC target structure.  */
1300 #undef TARGET_ATTRIBUTE_TABLE
1301 #define TARGET_ATTRIBUTE_TABLE rs6000_attribute_table
1302 #undef TARGET_SET_DEFAULT_TYPE_ATTRIBUTES
1303 #define TARGET_SET_DEFAULT_TYPE_ATTRIBUTES rs6000_set_default_type_attributes
1304 #undef TARGET_ATTRIBUTE_TAKES_IDENTIFIER_P
1305 #define TARGET_ATTRIBUTE_TAKES_IDENTIFIER_P rs6000_attribute_takes_identifier_p
1306
1307 #undef TARGET_ASM_ALIGNED_DI_OP
1308 #define TARGET_ASM_ALIGNED_DI_OP DOUBLE_INT_ASM_OP
1309
1310 /* Default unaligned ops are only provided for ELF.  Find the ops needed
1311    for non-ELF systems.  */
1312 #ifndef OBJECT_FORMAT_ELF
1313 #if TARGET_XCOFF
1314 /* For XCOFF.  rs6000_assemble_integer will handle unaligned DIs on
1315    64-bit targets.  */
1316 #undef TARGET_ASM_UNALIGNED_HI_OP
1317 #define TARGET_ASM_UNALIGNED_HI_OP "\t.vbyte\t2,"
1318 #undef TARGET_ASM_UNALIGNED_SI_OP
1319 #define TARGET_ASM_UNALIGNED_SI_OP "\t.vbyte\t4,"
1320 #undef TARGET_ASM_UNALIGNED_DI_OP
1321 #define TARGET_ASM_UNALIGNED_DI_OP "\t.vbyte\t8,"
1322 #else
1323 /* For Darwin.  */
1324 #undef TARGET_ASM_UNALIGNED_HI_OP
1325 #define TARGET_ASM_UNALIGNED_HI_OP "\t.short\t"
1326 #undef TARGET_ASM_UNALIGNED_SI_OP
1327 #define TARGET_ASM_UNALIGNED_SI_OP "\t.long\t"
1328 #undef TARGET_ASM_UNALIGNED_DI_OP
1329 #define TARGET_ASM_UNALIGNED_DI_OP "\t.quad\t"
1330 #undef TARGET_ASM_ALIGNED_DI_OP
1331 #define TARGET_ASM_ALIGNED_DI_OP "\t.quad\t"
1332 #endif
1333 #endif
1334
1335 /* This hook deals with fixups for relocatable code and DI-mode objects
1336    in 64-bit code.  */
1337 #undef TARGET_ASM_INTEGER
1338 #define TARGET_ASM_INTEGER rs6000_assemble_integer
1339
1340 #if defined (HAVE_GAS_HIDDEN) && !defined (TARGET_MACHO)
1341 #undef TARGET_ASM_ASSEMBLE_VISIBILITY
1342 #define TARGET_ASM_ASSEMBLE_VISIBILITY rs6000_assemble_visibility
1343 #endif
1344
1345 #undef TARGET_HAVE_TLS
1346 #define TARGET_HAVE_TLS HAVE_AS_TLS
1347
1348 #undef TARGET_CANNOT_FORCE_CONST_MEM
1349 #define TARGET_CANNOT_FORCE_CONST_MEM rs6000_cannot_force_const_mem
1350
1351 #undef TARGET_DELEGITIMIZE_ADDRESS
1352 #define TARGET_DELEGITIMIZE_ADDRESS rs6000_delegitimize_address
1353
1354 #undef TARGET_ASM_FUNCTION_PROLOGUE
1355 #define TARGET_ASM_FUNCTION_PROLOGUE rs6000_output_function_prologue
1356 #undef TARGET_ASM_FUNCTION_EPILOGUE
1357 #define TARGET_ASM_FUNCTION_EPILOGUE rs6000_output_function_epilogue
1358
1359 #undef TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA
1360 #define TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA rs6000_output_addr_const_extra
1361
1362 #undef TARGET_LEGITIMIZE_ADDRESS
1363 #define TARGET_LEGITIMIZE_ADDRESS rs6000_legitimize_address
1364
1365 #undef  TARGET_SCHED_VARIABLE_ISSUE
1366 #define TARGET_SCHED_VARIABLE_ISSUE rs6000_variable_issue
1367
1368 #undef TARGET_SCHED_ISSUE_RATE
1369 #define TARGET_SCHED_ISSUE_RATE rs6000_issue_rate
1370 #undef TARGET_SCHED_ADJUST_COST
1371 #define TARGET_SCHED_ADJUST_COST rs6000_adjust_cost
1372 #undef TARGET_SCHED_ADJUST_PRIORITY
1373 #define TARGET_SCHED_ADJUST_PRIORITY rs6000_adjust_priority
1374 #undef TARGET_SCHED_IS_COSTLY_DEPENDENCE
1375 #define TARGET_SCHED_IS_COSTLY_DEPENDENCE rs6000_is_costly_dependence
1376 #undef TARGET_SCHED_INIT
1377 #define TARGET_SCHED_INIT rs6000_sched_init
1378 #undef TARGET_SCHED_FINISH
1379 #define TARGET_SCHED_FINISH rs6000_sched_finish
1380 #undef TARGET_SCHED_REORDER
1381 #define TARGET_SCHED_REORDER rs6000_sched_reorder
1382 #undef TARGET_SCHED_REORDER2
1383 #define TARGET_SCHED_REORDER2 rs6000_sched_reorder2
1384
1385 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD
1386 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD rs6000_use_sched_lookahead
1387
1388 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD
1389 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD_GUARD rs6000_use_sched_lookahead_guard
1390
1391 #undef TARGET_SCHED_ALLOC_SCHED_CONTEXT
1392 #define TARGET_SCHED_ALLOC_SCHED_CONTEXT rs6000_alloc_sched_context
1393 #undef TARGET_SCHED_INIT_SCHED_CONTEXT
1394 #define TARGET_SCHED_INIT_SCHED_CONTEXT rs6000_init_sched_context
1395 #undef TARGET_SCHED_SET_SCHED_CONTEXT
1396 #define TARGET_SCHED_SET_SCHED_CONTEXT rs6000_set_sched_context
1397 #undef TARGET_SCHED_FREE_SCHED_CONTEXT
1398 #define TARGET_SCHED_FREE_SCHED_CONTEXT rs6000_free_sched_context
1399
1400 #undef TARGET_VECTORIZE_BUILTIN_MASK_FOR_LOAD
1401 #define TARGET_VECTORIZE_BUILTIN_MASK_FOR_LOAD rs6000_builtin_mask_for_load
1402 #undef TARGET_VECTORIZE_BUILTIN_MUL_WIDEN_EVEN
1403 #define TARGET_VECTORIZE_BUILTIN_MUL_WIDEN_EVEN rs6000_builtin_mul_widen_even
1404 #undef TARGET_VECTORIZE_BUILTIN_MUL_WIDEN_ODD
1405 #define TARGET_VECTORIZE_BUILTIN_MUL_WIDEN_ODD rs6000_builtin_mul_widen_odd
1406 #undef TARGET_VECTORIZE_BUILTIN_CONVERSION
1407 #define TARGET_VECTORIZE_BUILTIN_CONVERSION rs6000_builtin_conversion
1408 #undef TARGET_VECTORIZE_SUPPORT_VECTOR_MISALIGNMENT
1409 #define TARGET_VECTORIZE_SUPPORT_VECTOR_MISALIGNMENT            \
1410   rs6000_builtin_support_vector_misalignment
1411 #undef TARGET_VECTORIZE_VECTOR_ALIGNMENT_REACHABLE
1412 #define TARGET_VECTORIZE_VECTOR_ALIGNMENT_REACHABLE rs6000_vector_alignment_reachable
1413 #undef TARGET_VECTORIZE_BUILTIN_VECTORIZATION_COST
1414 #define TARGET_VECTORIZE_BUILTIN_VECTORIZATION_COST \
1415   rs6000_builtin_vectorization_cost
1416 #undef TARGET_VECTORIZE_PREFERRED_SIMD_MODE
1417 #define TARGET_VECTORIZE_PREFERRED_SIMD_MODE \
1418   rs6000_preferred_simd_mode
1419
1420 #undef TARGET_INIT_BUILTINS
1421 #define TARGET_INIT_BUILTINS rs6000_init_builtins
1422 #undef TARGET_BUILTIN_DECL
1423 #define TARGET_BUILTIN_DECL rs6000_builtin_decl
1424
1425 #undef TARGET_EXPAND_BUILTIN
1426 #define TARGET_EXPAND_BUILTIN rs6000_expand_builtin
1427
1428 #undef TARGET_MANGLE_TYPE
1429 #define TARGET_MANGLE_TYPE rs6000_mangle_type
1430
1431 #undef TARGET_INIT_LIBFUNCS
1432 #define TARGET_INIT_LIBFUNCS rs6000_init_libfuncs
1433
1434 #if TARGET_MACHO
1435 #undef TARGET_BINDS_LOCAL_P
1436 #define TARGET_BINDS_LOCAL_P darwin_binds_local_p
1437 #endif
1438
1439 #undef TARGET_MS_BITFIELD_LAYOUT_P
1440 #define TARGET_MS_BITFIELD_LAYOUT_P rs6000_ms_bitfield_layout_p
1441
1442 #undef TARGET_ASM_OUTPUT_MI_THUNK
1443 #define TARGET_ASM_OUTPUT_MI_THUNK rs6000_output_mi_thunk
1444
1445 #undef TARGET_ASM_CAN_OUTPUT_MI_THUNK
1446 #define TARGET_ASM_CAN_OUTPUT_MI_THUNK hook_bool_const_tree_hwi_hwi_const_tree_true
1447
1448 #undef TARGET_FUNCTION_OK_FOR_SIBCALL
1449 #define TARGET_FUNCTION_OK_FOR_SIBCALL rs6000_function_ok_for_sibcall
1450
1451 #undef TARGET_INVALID_WITHIN_DOLOOP
1452 #define TARGET_INVALID_WITHIN_DOLOOP rs6000_invalid_within_doloop
1453
1454 #undef TARGET_REGISTER_MOVE_COST
1455 #define TARGET_REGISTER_MOVE_COST rs6000_register_move_cost
1456 #undef TARGET_MEMORY_MOVE_COST
1457 #define TARGET_MEMORY_MOVE_COST rs6000_memory_move_cost
1458 #undef TARGET_RTX_COSTS
1459 #define TARGET_RTX_COSTS rs6000_rtx_costs
1460 #undef TARGET_ADDRESS_COST
1461 #define TARGET_ADDRESS_COST hook_int_rtx_bool_0
1462
1463 #undef TARGET_DWARF_REGISTER_SPAN
1464 #define TARGET_DWARF_REGISTER_SPAN rs6000_dwarf_register_span
1465
1466 #undef TARGET_INIT_DWARF_REG_SIZES_EXTRA
1467 #define TARGET_INIT_DWARF_REG_SIZES_EXTRA rs6000_init_dwarf_reg_sizes_extra
1468
1469 /* On rs6000, function arguments are promoted, as are function return
1470    values.  */
1471 #undef TARGET_PROMOTE_FUNCTION_MODE
1472 #define TARGET_PROMOTE_FUNCTION_MODE default_promote_function_mode_always_promote
1473
1474 #undef TARGET_RETURN_IN_MEMORY
1475 #define TARGET_RETURN_IN_MEMORY rs6000_return_in_memory
1476
1477 #undef TARGET_SETUP_INCOMING_VARARGS
1478 #define TARGET_SETUP_INCOMING_VARARGS setup_incoming_varargs
1479
1480 /* Always strict argument naming on rs6000.  */
1481 #undef TARGET_STRICT_ARGUMENT_NAMING
1482 #define TARGET_STRICT_ARGUMENT_NAMING hook_bool_CUMULATIVE_ARGS_true
1483 #undef TARGET_PRETEND_OUTGOING_VARARGS_NAMED
1484 #define TARGET_PRETEND_OUTGOING_VARARGS_NAMED hook_bool_CUMULATIVE_ARGS_true
1485 #undef TARGET_SPLIT_COMPLEX_ARG
1486 #define TARGET_SPLIT_COMPLEX_ARG hook_bool_const_tree_true
1487 #undef TARGET_MUST_PASS_IN_STACK
1488 #define TARGET_MUST_PASS_IN_STACK rs6000_must_pass_in_stack
1489 #undef TARGET_PASS_BY_REFERENCE
1490 #define TARGET_PASS_BY_REFERENCE rs6000_pass_by_reference
1491 #undef TARGET_ARG_PARTIAL_BYTES
1492 #define TARGET_ARG_PARTIAL_BYTES rs6000_arg_partial_bytes
1493 #undef TARGET_FUNCTION_ARG_ADVANCE
1494 #define TARGET_FUNCTION_ARG_ADVANCE rs6000_function_arg_advance
1495 #undef TARGET_FUNCTION_ARG
1496 #define TARGET_FUNCTION_ARG rs6000_function_arg
1497 #undef TARGET_FUNCTION_ARG_BOUNDARY
1498 #define TARGET_FUNCTION_ARG_BOUNDARY rs6000_function_arg_boundary
1499
1500 #undef TARGET_BUILD_BUILTIN_VA_LIST
1501 #define TARGET_BUILD_BUILTIN_VA_LIST rs6000_build_builtin_va_list
1502
1503 #undef TARGET_EXPAND_BUILTIN_VA_START
1504 #define TARGET_EXPAND_BUILTIN_VA_START rs6000_va_start
1505
1506 #undef TARGET_GIMPLIFY_VA_ARG_EXPR
1507 #define TARGET_GIMPLIFY_VA_ARG_EXPR rs6000_gimplify_va_arg
1508
1509 #undef TARGET_EH_RETURN_FILTER_MODE
1510 #define TARGET_EH_RETURN_FILTER_MODE rs6000_eh_return_filter_mode
1511
1512 #undef TARGET_SCALAR_MODE_SUPPORTED_P
1513 #define TARGET_SCALAR_MODE_SUPPORTED_P rs6000_scalar_mode_supported_p
1514
1515 #undef TARGET_VECTOR_MODE_SUPPORTED_P
1516 #define TARGET_VECTOR_MODE_SUPPORTED_P rs6000_vector_mode_supported_p
1517
1518 #undef TARGET_INVALID_ARG_FOR_UNPROTOTYPED_FN
1519 #define TARGET_INVALID_ARG_FOR_UNPROTOTYPED_FN invalid_arg_for_unprototyped_fn
1520
1521 #undef TARGET_ASM_LOOP_ALIGN_MAX_SKIP
1522 #define TARGET_ASM_LOOP_ALIGN_MAX_SKIP rs6000_loop_align_max_skip
1523
1524 #undef TARGET_OPTION_OVERRIDE
1525 #define TARGET_OPTION_OVERRIDE rs6000_option_override
1526
1527 #undef TARGET_VECTORIZE_BUILTIN_VECTORIZED_FUNCTION
1528 #define TARGET_VECTORIZE_BUILTIN_VECTORIZED_FUNCTION \
1529   rs6000_builtin_vectorized_function
1530
1531 #ifndef TARGET_MACHO
1532 #undef TARGET_STACK_PROTECT_FAIL
1533 #define TARGET_STACK_PROTECT_FAIL rs6000_stack_protect_fail
1534 #endif
1535
1536 /* MPC604EUM 3.5.2 Weak Consistency between Multiple Processors
1537    The PowerPC architecture requires only weak consistency among
1538    processors--that is, memory accesses between processors need not be
1539    sequentially consistent and memory accesses among processors can occur
1540    in any order. The ability to order memory accesses weakly provides
1541    opportunities for more efficient use of the system bus. Unless a
1542    dependency exists, the 604e allows read operations to precede store
1543    operations.  */
1544 #undef TARGET_RELAXED_ORDERING
1545 #define TARGET_RELAXED_ORDERING true
1546
1547 #ifdef HAVE_AS_TLS
1548 #undef TARGET_ASM_OUTPUT_DWARF_DTPREL
1549 #define TARGET_ASM_OUTPUT_DWARF_DTPREL rs6000_output_dwarf_dtprel
1550 #endif
1551
1552 /* Use a 32-bit anchor range.  This leads to sequences like:
1553
1554         addis   tmp,anchor,high
1555         add     dest,tmp,low
1556
1557    where tmp itself acts as an anchor, and can be shared between
1558    accesses to the same 64k page.  */
1559 #undef TARGET_MIN_ANCHOR_OFFSET
1560 #define TARGET_MIN_ANCHOR_OFFSET -0x7fffffff - 1
1561 #undef TARGET_MAX_ANCHOR_OFFSET
1562 #define TARGET_MAX_ANCHOR_OFFSET 0x7fffffff
1563 #undef TARGET_USE_BLOCKS_FOR_CONSTANT_P
1564 #define TARGET_USE_BLOCKS_FOR_CONSTANT_P rs6000_use_blocks_for_constant_p
1565
1566 #undef TARGET_BUILTIN_RECIPROCAL
1567 #define TARGET_BUILTIN_RECIPROCAL rs6000_builtin_reciprocal
1568
1569 #undef TARGET_EXPAND_TO_RTL_HOOK
1570 #define TARGET_EXPAND_TO_RTL_HOOK rs6000_alloc_sdmode_stack_slot
1571
1572 #undef TARGET_INSTANTIATE_DECLS
1573 #define TARGET_INSTANTIATE_DECLS rs6000_instantiate_decls
1574
1575 #undef TARGET_SECONDARY_RELOAD
1576 #define TARGET_SECONDARY_RELOAD rs6000_secondary_reload
1577
1578 #undef TARGET_LEGITIMATE_ADDRESS_P
1579 #define TARGET_LEGITIMATE_ADDRESS_P rs6000_legitimate_address_p
1580
1581 #undef TARGET_MODE_DEPENDENT_ADDRESS_P
1582 #define TARGET_MODE_DEPENDENT_ADDRESS_P rs6000_mode_dependent_address_p
1583
1584 #undef TARGET_CAN_ELIMINATE
1585 #define TARGET_CAN_ELIMINATE rs6000_can_eliminate
1586
1587 #undef TARGET_CONDITIONAL_REGISTER_USAGE
1588 #define TARGET_CONDITIONAL_REGISTER_USAGE rs6000_conditional_register_usage
1589
1590 #undef TARGET_TRAMPOLINE_INIT
1591 #define TARGET_TRAMPOLINE_INIT rs6000_trampoline_init
1592
1593 #undef TARGET_FUNCTION_VALUE
1594 #define TARGET_FUNCTION_VALUE rs6000_function_value
1595
1596 #undef TARGET_OPTION_VALID_ATTRIBUTE_P
1597 #define TARGET_OPTION_VALID_ATTRIBUTE_P rs6000_valid_attribute_p
1598
1599 #undef TARGET_OPTION_SAVE
1600 #define TARGET_OPTION_SAVE rs6000_function_specific_save
1601
1602 #undef TARGET_OPTION_RESTORE
1603 #define TARGET_OPTION_RESTORE rs6000_function_specific_restore
1604
1605 #undef TARGET_OPTION_PRINT
1606 #define TARGET_OPTION_PRINT rs6000_function_specific_print
1607
1608 #undef TARGET_CAN_INLINE_P
1609 #define TARGET_CAN_INLINE_P rs6000_can_inline_p
1610
1611 #undef TARGET_SET_CURRENT_FUNCTION
1612 #define TARGET_SET_CURRENT_FUNCTION rs6000_set_current_function
1613
1614 #undef TARGET_LEGITIMATE_CONSTANT_P
1615 #define TARGET_LEGITIMATE_CONSTANT_P rs6000_legitimate_constant_p
1616
1617 \f
1618
1619 /* Simplifications for entries below.  */
1620
1621 enum {
1622   POWERPC_BASE_MASK = MASK_POWERPC | MASK_NEW_MNEMONICS,
1623   POWERPC_7400_MASK = POWERPC_BASE_MASK | MASK_PPC_GFXOPT | MASK_ALTIVEC
1624 };
1625
1626 /* Some OSs don't support saving the high part of 64-bit registers on context
1627    switch.  Other OSs don't support saving Altivec registers.  On those OSs, we
1628    don't touch the MASK_POWERPC64 or MASK_ALTIVEC settings; if the user wants
1629    either, the user must explicitly specify them and we won't interfere with
1630    the user's specification.  */
1631
1632 enum {
1633   POWER_MASKS = MASK_POWER | MASK_POWER2 | MASK_MULTIPLE | MASK_STRING,
1634   POWERPC_MASKS = (POWERPC_BASE_MASK | MASK_PPC_GPOPT | MASK_STRICT_ALIGN
1635                    | MASK_PPC_GFXOPT | MASK_POWERPC64 | MASK_ALTIVEC
1636                    | MASK_MFCRF | MASK_POPCNTB | MASK_FPRND | MASK_MULHW
1637                    | MASK_DLMZB | MASK_CMPB | MASK_MFPGPR | MASK_DFP
1638                    | MASK_POPCNTD | MASK_VSX | MASK_ISEL | MASK_NO_UPDATE
1639                    | MASK_RECIP_PRECISION)
1640 };
1641
1642 /* Masks for instructions set at various powerpc ISAs.  */
1643 enum {
1644   ISA_2_1_MASKS = MASK_MFCRF,
1645   ISA_2_2_MASKS = (ISA_2_1_MASKS | MASK_POPCNTB),
1646   ISA_2_4_MASKS = (ISA_2_2_MASKS | MASK_FPRND),
1647
1648   /* For ISA 2.05, do not add MFPGPR, since it isn't in ISA 2.06, and don't add
1649      ALTIVEC, since in general it isn't a win on power6.  In ISA 2.04, fsel,
1650      fre, fsqrt, etc. were no longer documented as optional.  Group masks by
1651      server and embedded. */
1652   ISA_2_5_MASKS_EMBEDDED = (ISA_2_2_MASKS | MASK_CMPB | MASK_RECIP_PRECISION
1653                             | MASK_PPC_GFXOPT | MASK_PPC_GPOPT),
1654   ISA_2_5_MASKS_SERVER = (ISA_2_5_MASKS_EMBEDDED | MASK_DFP),
1655
1656   /* For ISA 2.06, don't add ISEL, since in general it isn't a win, but
1657      altivec is a win so enable it.  */
1658   ISA_2_6_MASKS_EMBEDDED = (ISA_2_5_MASKS_EMBEDDED | MASK_POPCNTD),
1659   ISA_2_6_MASKS_SERVER = (ISA_2_5_MASKS_SERVER | MASK_POPCNTD | MASK_ALTIVEC
1660                           | MASK_VSX)
1661 };
1662
1663 struct rs6000_ptt
1664 {
1665   const char *const name;               /* Canonical processor name.  */
1666   const enum processor_type processor;  /* Processor type enum value.  */
1667   const int target_enable;              /* Target flags to enable.  */
1668 };
1669
1670 static struct rs6000_ptt const processor_target_table[] =
1671 {
1672 #define RS6000_CPU(NAME, CPU, FLAGS) { NAME, CPU, FLAGS },
1673 #include "rs6000-cpus.def"
1674 #undef RS6000_CPU
1675 };
1676
1677 /* Look up a processor name for -mcpu=xxx and -mtune=xxx.  Return -1 if the
1678    name is invalid.  */
1679
1680 static int
1681 rs6000_cpu_name_lookup (const char *name)
1682 {
1683   size_t i;
1684
1685   if (name != NULL)
1686     {
1687       for (i = 0; i < ARRAY_SIZE (processor_target_table); i++)
1688         if (! strcmp (name, processor_target_table[i].name))
1689           return (int)i;
1690     }
1691
1692   return -1;
1693 }
1694
1695 \f
1696 /* Return number of consecutive hard regs needed starting at reg REGNO
1697    to hold something of mode MODE.
1698    This is ordinarily the length in words of a value of mode MODE
1699    but can be less for certain modes in special long registers.
1700
1701    For the SPE, GPRs are 64 bits but only 32 bits are visible in
1702    scalar instructions.  The upper 32 bits are only available to the
1703    SIMD instructions.
1704
1705    POWER and PowerPC GPRs hold 32 bits worth;
1706    PowerPC64 GPRs and FPRs point register holds 64 bits worth.  */
1707
1708 static int
1709 rs6000_hard_regno_nregs_internal (int regno, enum machine_mode mode)
1710 {
1711   unsigned HOST_WIDE_INT reg_size;
1712
1713   if (FP_REGNO_P (regno))
1714     reg_size = (VECTOR_MEM_VSX_P (mode)
1715                 ? UNITS_PER_VSX_WORD
1716                 : UNITS_PER_FP_WORD);
1717
1718   else if (SPE_SIMD_REGNO_P (regno) && TARGET_SPE && SPE_VECTOR_MODE (mode))
1719     reg_size = UNITS_PER_SPE_WORD;
1720
1721   else if (ALTIVEC_REGNO_P (regno))
1722     reg_size = UNITS_PER_ALTIVEC_WORD;
1723
1724   /* The value returned for SCmode in the E500 double case is 2 for
1725      ABI compatibility; storing an SCmode value in a single register
1726      would require function_arg and rs6000_spe_function_arg to handle
1727      SCmode so as to pass the value correctly in a pair of
1728      registers.  */
1729   else if (TARGET_E500_DOUBLE && FLOAT_MODE_P (mode) && mode != SCmode
1730            && !DECIMAL_FLOAT_MODE_P (mode))
1731     reg_size = UNITS_PER_FP_WORD;
1732
1733   else
1734     reg_size = UNITS_PER_WORD;
1735
1736   return (GET_MODE_SIZE (mode) + reg_size - 1) / reg_size;
1737 }
1738
1739 /* Value is 1 if hard register REGNO can hold a value of machine-mode
1740    MODE.  */
1741 static int
1742 rs6000_hard_regno_mode_ok (int regno, enum machine_mode mode)
1743 {
1744   int last_regno = regno + rs6000_hard_regno_nregs[mode][regno] - 1;
1745
1746   /* VSX registers that overlap the FPR registers are larger than for non-VSX
1747      implementations.  Don't allow an item to be split between a FP register
1748      and an Altivec register.  */
1749   if (VECTOR_MEM_VSX_P (mode))
1750     {
1751       if (FP_REGNO_P (regno))
1752         return FP_REGNO_P (last_regno);
1753
1754       if (ALTIVEC_REGNO_P (regno))
1755         return ALTIVEC_REGNO_P (last_regno);
1756     }
1757
1758   /* The GPRs can hold any mode, but values bigger than one register
1759      cannot go past R31.  */
1760   if (INT_REGNO_P (regno))
1761     return INT_REGNO_P (last_regno);
1762
1763   /* The float registers (except for VSX vector modes) can only hold floating
1764      modes and DImode.  This excludes the 32-bit decimal float mode for
1765      now.  */
1766   if (FP_REGNO_P (regno))
1767     {
1768       if (SCALAR_FLOAT_MODE_P (mode)
1769           && (mode != TDmode || (regno % 2) == 0)
1770           && FP_REGNO_P (last_regno))
1771         return 1;
1772
1773       if (GET_MODE_CLASS (mode) == MODE_INT
1774           && GET_MODE_SIZE (mode) == UNITS_PER_FP_WORD)
1775         return 1;
1776
1777       if (PAIRED_SIMD_REGNO_P (regno) && TARGET_PAIRED_FLOAT
1778           && PAIRED_VECTOR_MODE (mode))
1779         return 1;
1780
1781       return 0;
1782     }
1783
1784   /* The CR register can only hold CC modes.  */
1785   if (CR_REGNO_P (regno))
1786     return GET_MODE_CLASS (mode) == MODE_CC;
1787
1788   if (CA_REGNO_P (regno))
1789     return mode == BImode;
1790
1791   /* AltiVec only in AldyVec registers.  */
1792   if (ALTIVEC_REGNO_P (regno))
1793     return VECTOR_MEM_ALTIVEC_OR_VSX_P (mode);
1794
1795   /* ...but GPRs can hold SIMD data on the SPE in one register.  */
1796   if (SPE_SIMD_REGNO_P (regno) && TARGET_SPE && SPE_VECTOR_MODE (mode))
1797     return 1;
1798
1799   /* We cannot put TImode anywhere except general register and it must be able
1800      to fit within the register set.  In the future, allow TImode in the
1801      Altivec or VSX registers.  */
1802
1803   return GET_MODE_SIZE (mode) <= UNITS_PER_WORD;
1804 }
1805
1806 /* Print interesting facts about registers.  */
1807 static void
1808 rs6000_debug_reg_print (int first_regno, int last_regno, const char *reg_name)
1809 {
1810   int r, m;
1811
1812   for (r = first_regno; r <= last_regno; ++r)
1813     {
1814       const char *comma = "";
1815       int len;
1816
1817       if (first_regno == last_regno)
1818         fprintf (stderr, "%s:\t", reg_name);
1819       else
1820         fprintf (stderr, "%s%d:\t", reg_name, r - first_regno);
1821
1822       len = 8;
1823       for (m = 0; m < NUM_MACHINE_MODES; ++m)
1824         if (rs6000_hard_regno_mode_ok_p[m][r] && rs6000_hard_regno_nregs[m][r])
1825           {
1826             if (len > 70)
1827               {
1828                 fprintf (stderr, ",\n\t");
1829                 len = 8;
1830                 comma = "";
1831               }
1832
1833             if (rs6000_hard_regno_nregs[m][r] > 1)
1834               len += fprintf (stderr, "%s%s/%d", comma, GET_MODE_NAME (m),
1835                              rs6000_hard_regno_nregs[m][r]);
1836             else
1837               len += fprintf (stderr, "%s%s", comma, GET_MODE_NAME (m));
1838
1839             comma = ", ";
1840           }
1841
1842       if (call_used_regs[r])
1843         {
1844           if (len > 70)
1845             {
1846               fprintf (stderr, ",\n\t");
1847               len = 8;
1848               comma = "";
1849             }
1850
1851           len += fprintf (stderr, "%s%s", comma, "call-used");
1852           comma = ", ";
1853         }
1854
1855       if (fixed_regs[r])
1856         {
1857           if (len > 70)
1858             {
1859               fprintf (stderr, ",\n\t");
1860               len = 8;
1861               comma = "";
1862             }
1863
1864           len += fprintf (stderr, "%s%s", comma, "fixed");
1865           comma = ", ";
1866         }
1867
1868       if (len > 70)
1869         {
1870           fprintf (stderr, ",\n\t");
1871           comma = "";
1872         }
1873
1874       fprintf (stderr, "%sregno = %d\n", comma, r);
1875     }
1876 }
1877
1878 #define DEBUG_FMT_D "%-32s= %d\n"
1879 #define DEBUG_FMT_S "%-32s= %s\n"
1880
1881 /* Print various interesting information with -mdebug=reg.  */
1882 static void
1883 rs6000_debug_reg_global (void)
1884 {
1885   static const char *const tf[2] = { "false", "true" };
1886   const char *nl = (const char *)0;
1887   int m;
1888   char costly_num[20];
1889   char nop_num[20];
1890   const char *costly_str;
1891   const char *nop_str;
1892   const char *trace_str;
1893   const char *abi_str;
1894   const char *cmodel_str;
1895
1896   /* Map enum rs6000_vector to string.  */
1897   static const char *rs6000_debug_vector_unit[] = {
1898     "none",
1899     "altivec",
1900     "vsx",
1901     "paired",
1902     "spe",
1903     "other"
1904   };
1905
1906   fprintf (stderr, "Register information: (last virtual reg = %d)\n",
1907            LAST_VIRTUAL_REGISTER);
1908   rs6000_debug_reg_print (0, 31, "gr");
1909   rs6000_debug_reg_print (32, 63, "fp");
1910   rs6000_debug_reg_print (FIRST_ALTIVEC_REGNO,
1911                           LAST_ALTIVEC_REGNO,
1912                           "vs");
1913   rs6000_debug_reg_print (LR_REGNO, LR_REGNO, "lr");
1914   rs6000_debug_reg_print (CTR_REGNO, CTR_REGNO, "ctr");
1915   rs6000_debug_reg_print (CR0_REGNO, CR7_REGNO, "cr");
1916   rs6000_debug_reg_print (MQ_REGNO, MQ_REGNO, "mq");
1917   rs6000_debug_reg_print (CA_REGNO, CA_REGNO, "ca");
1918   rs6000_debug_reg_print (VRSAVE_REGNO, VRSAVE_REGNO, "vrsave");
1919   rs6000_debug_reg_print (VSCR_REGNO, VSCR_REGNO, "vscr");
1920   rs6000_debug_reg_print (SPE_ACC_REGNO, SPE_ACC_REGNO, "spe_a");
1921   rs6000_debug_reg_print (SPEFSCR_REGNO, SPEFSCR_REGNO, "spe_f");
1922
1923   fprintf (stderr,
1924            "\n"
1925            "d  reg_class = %s\n"
1926            "f  reg_class = %s\n"
1927            "v  reg_class = %s\n"
1928            "wa reg_class = %s\n"
1929            "wd reg_class = %s\n"
1930            "wf reg_class = %s\n"
1931            "ws reg_class = %s\n\n",
1932            reg_class_names[rs6000_constraints[RS6000_CONSTRAINT_d]],
1933            reg_class_names[rs6000_constraints[RS6000_CONSTRAINT_f]],
1934            reg_class_names[rs6000_constraints[RS6000_CONSTRAINT_v]],
1935            reg_class_names[rs6000_constraints[RS6000_CONSTRAINT_wa]],
1936            reg_class_names[rs6000_constraints[RS6000_CONSTRAINT_wd]],
1937            reg_class_names[rs6000_constraints[RS6000_CONSTRAINT_wf]],
1938            reg_class_names[rs6000_constraints[RS6000_CONSTRAINT_ws]]);
1939
1940   for (m = 0; m < NUM_MACHINE_MODES; ++m)
1941     if (rs6000_vector_unit[m] || rs6000_vector_mem[m])
1942       {
1943         nl = "\n";
1944         fprintf (stderr, "Vector mode: %-5s arithmetic: %-8s move: %-8s\n",
1945                  GET_MODE_NAME (m),
1946                  rs6000_debug_vector_unit[ rs6000_vector_unit[m] ],
1947                  rs6000_debug_vector_unit[ rs6000_vector_mem[m] ]);
1948       }
1949
1950   if (nl)
1951     fputs (nl, stderr);
1952
1953   if (rs6000_recip_control)
1954     {
1955       fprintf (stderr, "\nReciprocal mask = 0x%x\n", rs6000_recip_control);
1956
1957       for (m = 0; m < NUM_MACHINE_MODES; ++m)
1958         if (rs6000_recip_bits[m])
1959           {
1960             fprintf (stderr,
1961                      "Reciprocal estimate mode: %-5s divide: %s rsqrt: %s\n",
1962                      GET_MODE_NAME (m),
1963                      (RS6000_RECIP_AUTO_RE_P (m)
1964                       ? "auto"
1965                       : (RS6000_RECIP_HAVE_RE_P (m) ? "have" : "none")),
1966                      (RS6000_RECIP_AUTO_RSQRTE_P (m)
1967                       ? "auto"
1968                       : (RS6000_RECIP_HAVE_RSQRTE_P (m) ? "have" : "none")));
1969           }
1970
1971       fputs ("\n", stderr);
1972     }
1973
1974   if (rs6000_cpu_index >= 0)
1975     fprintf (stderr, DEBUG_FMT_S, "cpu",
1976              processor_target_table[rs6000_cpu_index].name);
1977
1978   if (rs6000_tune_index >= 0)
1979     fprintf (stderr, DEBUG_FMT_S, "tune",
1980              processor_target_table[rs6000_tune_index].name);
1981
1982   switch (rs6000_sched_costly_dep)
1983     {
1984     case max_dep_latency:
1985       costly_str = "max_dep_latency";
1986       break;
1987
1988     case no_dep_costly:
1989       costly_str = "no_dep_costly";
1990       break;
1991
1992     case all_deps_costly:
1993       costly_str = "all_deps_costly";
1994       break;
1995
1996     case true_store_to_load_dep_costly:
1997       costly_str = "true_store_to_load_dep_costly";
1998       break;
1999
2000     case store_to_load_dep_costly:
2001       costly_str = "store_to_load_dep_costly";
2002       break;
2003
2004     default:
2005       costly_str = costly_num;
2006       sprintf (costly_num, "%d", (int)rs6000_sched_costly_dep);
2007       break;
2008     }
2009
2010   fprintf (stderr, DEBUG_FMT_S, "sched_costly_dep", costly_str);
2011
2012   switch (rs6000_sched_insert_nops)
2013     {
2014     case sched_finish_regroup_exact:
2015       nop_str = "sched_finish_regroup_exact";
2016       break;
2017
2018     case sched_finish_pad_groups:
2019       nop_str = "sched_finish_pad_groups";
2020       break;
2021
2022     case sched_finish_none:
2023       nop_str = "sched_finish_none";
2024       break;
2025
2026     default:
2027       nop_str = nop_num;
2028       sprintf (nop_num, "%d", (int)rs6000_sched_insert_nops);
2029       break;
2030     }
2031
2032   fprintf (stderr, DEBUG_FMT_S, "sched_insert_nops", nop_str);
2033
2034   switch (rs6000_sdata)
2035     {
2036     default:
2037     case SDATA_NONE:
2038       break;
2039
2040     case SDATA_DATA:
2041       fprintf (stderr, DEBUG_FMT_S, "sdata", "data");
2042       break;
2043
2044     case SDATA_SYSV:
2045       fprintf (stderr, DEBUG_FMT_S, "sdata", "sysv");
2046       break;
2047
2048     case SDATA_EABI:
2049       fprintf (stderr, DEBUG_FMT_S, "sdata", "eabi");
2050       break;
2051
2052     }
2053
2054   switch (rs6000_traceback)
2055     {
2056     case traceback_default:     trace_str = "default";  break;
2057     case traceback_none:        trace_str = "none";     break;
2058     case traceback_part:        trace_str = "part";     break;
2059     case traceback_full:        trace_str = "full";     break;
2060     default:                    trace_str = "unknown";  break;
2061     }
2062
2063   fprintf (stderr, DEBUG_FMT_S, "traceback", trace_str);
2064
2065   switch (rs6000_current_cmodel)
2066     {
2067     case CMODEL_SMALL:  cmodel_str = "small";   break;
2068     case CMODEL_MEDIUM: cmodel_str = "medium";  break;
2069     case CMODEL_LARGE:  cmodel_str = "large";   break;
2070     default:            cmodel_str = "unknown"; break;
2071     }
2072
2073   fprintf (stderr, DEBUG_FMT_S, "cmodel", cmodel_str);
2074
2075   switch (rs6000_current_abi)
2076     {
2077     case ABI_NONE:      abi_str = "none";       break;
2078     case ABI_AIX:       abi_str = "aix";        break;
2079     case ABI_V4:        abi_str = "V4";         break;
2080     case ABI_DARWIN:    abi_str = "darwin";     break;
2081     default:            abi_str = "unknown";    break;
2082     }
2083
2084   fprintf (stderr, DEBUG_FMT_S, "abi", abi_str);
2085
2086   if (rs6000_altivec_abi)
2087     fprintf (stderr, DEBUG_FMT_S, "altivec_abi", "true");
2088
2089   if (rs6000_spe_abi)
2090     fprintf (stderr, DEBUG_FMT_S, "spe_abi", "true");
2091
2092   if (rs6000_darwin64_abi)
2093     fprintf (stderr, DEBUG_FMT_S, "darwin64_abi", "true");
2094
2095   if (rs6000_float_gprs)
2096     fprintf (stderr, DEBUG_FMT_S, "float_gprs", "true");
2097
2098   fprintf (stderr, DEBUG_FMT_S, "always_hint", tf[!!rs6000_always_hint]);
2099   fprintf (stderr, DEBUG_FMT_S, "align_branch",
2100            tf[!!rs6000_align_branch_targets]);
2101   fprintf (stderr, DEBUG_FMT_D, "tls_size", rs6000_tls_size);
2102   fprintf (stderr, DEBUG_FMT_D, "long_double_size",
2103            rs6000_long_double_type_size);
2104   fprintf (stderr, DEBUG_FMT_D, "sched_restricted_insns_priority",
2105            (int)rs6000_sched_restricted_insns_priority);
2106 }
2107
2108 /* Initialize the various global tables that are based on register size.  */
2109 static void
2110 rs6000_init_hard_regno_mode_ok (bool global_init_p)
2111 {
2112   int r, m, c;
2113   int align64;
2114   int align32;
2115
2116   /* Precalculate REGNO_REG_CLASS.  */
2117   rs6000_regno_regclass[0] = GENERAL_REGS;
2118   for (r = 1; r < 32; ++r)
2119     rs6000_regno_regclass[r] = BASE_REGS;
2120
2121   for (r = 32; r < 64; ++r)
2122     rs6000_regno_regclass[r] = FLOAT_REGS;
2123
2124   for (r = 64; r < FIRST_PSEUDO_REGISTER; ++r)
2125     rs6000_regno_regclass[r] = NO_REGS;
2126
2127   for (r = FIRST_ALTIVEC_REGNO; r <= LAST_ALTIVEC_REGNO; ++r)
2128     rs6000_regno_regclass[r] = ALTIVEC_REGS;
2129
2130   rs6000_regno_regclass[CR0_REGNO] = CR0_REGS;
2131   for (r = CR1_REGNO; r <= CR7_REGNO; ++r)
2132     rs6000_regno_regclass[r] = CR_REGS;
2133
2134   rs6000_regno_regclass[MQ_REGNO] = MQ_REGS;
2135   rs6000_regno_regclass[LR_REGNO] = LINK_REGS;
2136   rs6000_regno_regclass[CTR_REGNO] = CTR_REGS;
2137   rs6000_regno_regclass[CA_REGNO] = CA_REGS;
2138   rs6000_regno_regclass[VRSAVE_REGNO] = VRSAVE_REGS;
2139   rs6000_regno_regclass[VSCR_REGNO] = VRSAVE_REGS;
2140   rs6000_regno_regclass[SPE_ACC_REGNO] = SPE_ACC_REGS;
2141   rs6000_regno_regclass[SPEFSCR_REGNO] = SPEFSCR_REGS;
2142   rs6000_regno_regclass[ARG_POINTER_REGNUM] = BASE_REGS;
2143   rs6000_regno_regclass[FRAME_POINTER_REGNUM] = BASE_REGS;
2144
2145   /* Precalculate vector information, this must be set up before the
2146      rs6000_hard_regno_nregs_internal below.  */
2147   for (m = 0; m < NUM_MACHINE_MODES; ++m)
2148     {
2149       rs6000_vector_unit[m] = rs6000_vector_mem[m] = VECTOR_NONE;
2150       rs6000_vector_reload[m][0] = CODE_FOR_nothing;
2151       rs6000_vector_reload[m][1] = CODE_FOR_nothing;
2152     }
2153
2154   for (c = 0; c < (int)(int)RS6000_CONSTRAINT_MAX; c++)
2155     rs6000_constraints[c] = NO_REGS;
2156
2157   /* The VSX hardware allows native alignment for vectors, but control whether the compiler
2158      believes it can use native alignment or still uses 128-bit alignment.  */
2159   if (TARGET_VSX && !TARGET_VSX_ALIGN_128)
2160     {
2161       align64 = 64;
2162       align32 = 32;
2163     }
2164   else
2165     {
2166       align64 = 128;
2167       align32 = 128;
2168     }
2169
2170   /* V2DF mode, VSX only.  */
2171   if (TARGET_VSX)
2172     {
2173       rs6000_vector_unit[V2DFmode] = VECTOR_VSX;
2174       rs6000_vector_mem[V2DFmode] = VECTOR_VSX;
2175       rs6000_vector_align[V2DFmode] = align64;
2176     }
2177
2178   /* V4SF mode, either VSX or Altivec.  */
2179   if (TARGET_VSX)
2180     {
2181       rs6000_vector_unit[V4SFmode] = VECTOR_VSX;
2182       rs6000_vector_mem[V4SFmode] = VECTOR_VSX;
2183       rs6000_vector_align[V4SFmode] = align32;
2184     }
2185   else if (TARGET_ALTIVEC)
2186     {
2187       rs6000_vector_unit[V4SFmode] = VECTOR_ALTIVEC;
2188       rs6000_vector_mem[V4SFmode] = VECTOR_ALTIVEC;
2189       rs6000_vector_align[V4SFmode] = align32;
2190     }
2191
2192   /* V16QImode, V8HImode, V4SImode are Altivec only, but possibly do VSX loads
2193      and stores. */
2194   if (TARGET_ALTIVEC)
2195     {
2196       rs6000_vector_unit[V4SImode] = VECTOR_ALTIVEC;
2197       rs6000_vector_unit[V8HImode] = VECTOR_ALTIVEC;
2198       rs6000_vector_unit[V16QImode] = VECTOR_ALTIVEC;
2199       rs6000_vector_align[V4SImode] = align32;
2200       rs6000_vector_align[V8HImode] = align32;
2201       rs6000_vector_align[V16QImode] = align32;
2202
2203       if (TARGET_VSX)
2204         {
2205           rs6000_vector_mem[V4SImode] = VECTOR_VSX;
2206           rs6000_vector_mem[V8HImode] = VECTOR_VSX;
2207           rs6000_vector_mem[V16QImode] = VECTOR_VSX;
2208         }
2209       else
2210         {
2211           rs6000_vector_mem[V4SImode] = VECTOR_ALTIVEC;
2212           rs6000_vector_mem[V8HImode] = VECTOR_ALTIVEC;
2213           rs6000_vector_mem[V16QImode] = VECTOR_ALTIVEC;
2214         }
2215     }
2216
2217   /* V2DImode, only allow under VSX, which can do V2DI insert/splat/extract.
2218      Altivec doesn't have 64-bit support.  */
2219   if (TARGET_VSX)
2220     {
2221       rs6000_vector_mem[V2DImode] = VECTOR_VSX;
2222       rs6000_vector_unit[V2DImode] = VECTOR_NONE;
2223       rs6000_vector_align[V2DImode] = align64;
2224     }
2225
2226   /* DFmode, see if we want to use the VSX unit.  */
2227   if (TARGET_VSX && TARGET_VSX_SCALAR_DOUBLE)
2228     {
2229       rs6000_vector_unit[DFmode] = VECTOR_VSX;
2230       rs6000_vector_mem[DFmode]
2231         = (TARGET_VSX_SCALAR_MEMORY ? VECTOR_VSX : VECTOR_NONE);
2232       rs6000_vector_align[DFmode] = align64;
2233     }
2234
2235   /* TODO add SPE and paired floating point vector support.  */
2236
2237   /* Register class constaints for the constraints that depend on compile
2238      switches.  */
2239   if (TARGET_HARD_FLOAT && TARGET_FPRS)
2240     rs6000_constraints[RS6000_CONSTRAINT_f] = FLOAT_REGS;
2241
2242   if (TARGET_HARD_FLOAT && TARGET_FPRS && TARGET_DOUBLE_FLOAT)
2243     rs6000_constraints[RS6000_CONSTRAINT_d] = FLOAT_REGS;
2244
2245   if (TARGET_VSX)
2246     {
2247       /* At present, we just use VSX_REGS, but we have different constraints
2248          based on the use, in case we want to fine tune the default register
2249          class used.  wa = any VSX register, wf = register class to use for
2250          V4SF, wd = register class to use for V2DF, and ws = register classs to
2251          use for DF scalars.  */
2252       rs6000_constraints[RS6000_CONSTRAINT_wa] = VSX_REGS;
2253       rs6000_constraints[RS6000_CONSTRAINT_wf] = VSX_REGS;
2254       rs6000_constraints[RS6000_CONSTRAINT_wd] = VSX_REGS;
2255       rs6000_constraints[RS6000_CONSTRAINT_ws] = (TARGET_VSX_SCALAR_MEMORY
2256                                                   ? VSX_REGS
2257                                                   : FLOAT_REGS);
2258     }
2259
2260   if (TARGET_ALTIVEC)
2261     rs6000_constraints[RS6000_CONSTRAINT_v] = ALTIVEC_REGS;
2262
2263   /* Set up the reload helper functions.  */
2264   if (TARGET_VSX || TARGET_ALTIVEC)
2265     {
2266       if (TARGET_64BIT)
2267         {
2268           rs6000_vector_reload[V16QImode][0] = CODE_FOR_reload_v16qi_di_store;
2269           rs6000_vector_reload[V16QImode][1] = CODE_FOR_reload_v16qi_di_load;
2270           rs6000_vector_reload[V8HImode][0]  = CODE_FOR_reload_v8hi_di_store;
2271           rs6000_vector_reload[V8HImode][1]  = CODE_FOR_reload_v8hi_di_load;
2272           rs6000_vector_reload[V4SImode][0]  = CODE_FOR_reload_v4si_di_store;
2273           rs6000_vector_reload[V4SImode][1]  = CODE_FOR_reload_v4si_di_load;
2274           rs6000_vector_reload[V2DImode][0]  = CODE_FOR_reload_v2di_di_store;
2275           rs6000_vector_reload[V2DImode][1]  = CODE_FOR_reload_v2di_di_load;
2276           rs6000_vector_reload[V4SFmode][0]  = CODE_FOR_reload_v4sf_di_store;
2277           rs6000_vector_reload[V4SFmode][1]  = CODE_FOR_reload_v4sf_di_load;
2278           rs6000_vector_reload[V2DFmode][0]  = CODE_FOR_reload_v2df_di_store;
2279           rs6000_vector_reload[V2DFmode][1]  = CODE_FOR_reload_v2df_di_load;
2280         }
2281       else
2282         {
2283           rs6000_vector_reload[V16QImode][0] = CODE_FOR_reload_v16qi_si_store;
2284           rs6000_vector_reload[V16QImode][1] = CODE_FOR_reload_v16qi_si_load;
2285           rs6000_vector_reload[V8HImode][0]  = CODE_FOR_reload_v8hi_si_store;
2286           rs6000_vector_reload[V8HImode][1]  = CODE_FOR_reload_v8hi_si_load;
2287           rs6000_vector_reload[V4SImode][0]  = CODE_FOR_reload_v4si_si_store;
2288           rs6000_vector_reload[V4SImode][1]  = CODE_FOR_reload_v4si_si_load;
2289           rs6000_vector_reload[V2DImode][0]  = CODE_FOR_reload_v2di_si_store;
2290           rs6000_vector_reload[V2DImode][1]  = CODE_FOR_reload_v2di_si_load;
2291           rs6000_vector_reload[V4SFmode][0]  = CODE_FOR_reload_v4sf_si_store;
2292           rs6000_vector_reload[V4SFmode][1]  = CODE_FOR_reload_v4sf_si_load;
2293           rs6000_vector_reload[V2DFmode][0]  = CODE_FOR_reload_v2df_si_store;
2294           rs6000_vector_reload[V2DFmode][1]  = CODE_FOR_reload_v2df_si_load;
2295         }
2296     }
2297
2298   /* Precalculate HARD_REGNO_NREGS.  */
2299   for (r = 0; r < FIRST_PSEUDO_REGISTER; ++r)
2300     for (m = 0; m < NUM_MACHINE_MODES; ++m)
2301       rs6000_hard_regno_nregs[m][r]
2302         = rs6000_hard_regno_nregs_internal (r, (enum machine_mode)m);
2303
2304   /* Precalculate HARD_REGNO_MODE_OK.  */
2305   for (r = 0; r < FIRST_PSEUDO_REGISTER; ++r)
2306     for (m = 0; m < NUM_MACHINE_MODES; ++m)
2307       if (rs6000_hard_regno_mode_ok (r, (enum machine_mode)m))
2308         rs6000_hard_regno_mode_ok_p[m][r] = true;
2309
2310   /* Precalculate CLASS_MAX_NREGS sizes.  */
2311   for (c = 0; c < LIM_REG_CLASSES; ++c)
2312     {
2313       int reg_size;
2314
2315       if (TARGET_VSX && VSX_REG_CLASS_P (c))
2316         reg_size = UNITS_PER_VSX_WORD;
2317
2318       else if (c == ALTIVEC_REGS)
2319         reg_size = UNITS_PER_ALTIVEC_WORD;
2320
2321       else if (c == FLOAT_REGS)
2322         reg_size = UNITS_PER_FP_WORD;
2323
2324       else
2325         reg_size = UNITS_PER_WORD;
2326
2327       for (m = 0; m < NUM_MACHINE_MODES; ++m)
2328         rs6000_class_max_nregs[m][c]
2329           = (GET_MODE_SIZE (m) + reg_size - 1) / reg_size;
2330     }
2331
2332   if (TARGET_E500_DOUBLE)
2333     rs6000_class_max_nregs[DFmode][GENERAL_REGS] = 1;
2334
2335   /* Calculate which modes to automatically generate code to use a the
2336      reciprocal divide and square root instructions.  In the future, possibly
2337      automatically generate the instructions even if the user did not specify
2338      -mrecip.  The older machines double precision reciprocal sqrt estimate is
2339      not accurate enough.  */
2340   memset (rs6000_recip_bits, 0, sizeof (rs6000_recip_bits));
2341   if (TARGET_FRES)
2342     rs6000_recip_bits[SFmode] = RS6000_RECIP_MASK_HAVE_RE;
2343   if (TARGET_FRE)
2344     rs6000_recip_bits[DFmode] = RS6000_RECIP_MASK_HAVE_RE;
2345   if (VECTOR_UNIT_ALTIVEC_OR_VSX_P (V4SFmode))
2346     rs6000_recip_bits[V4SFmode] = RS6000_RECIP_MASK_HAVE_RE;
2347   if (VECTOR_UNIT_VSX_P (V2DFmode))
2348     rs6000_recip_bits[V2DFmode] = RS6000_RECIP_MASK_HAVE_RE;
2349
2350   if (TARGET_FRSQRTES)
2351     rs6000_recip_bits[SFmode] |= RS6000_RECIP_MASK_HAVE_RSQRTE;
2352   if (TARGET_FRSQRTE)
2353     rs6000_recip_bits[DFmode] |= RS6000_RECIP_MASK_HAVE_RSQRTE;
2354   if (VECTOR_UNIT_ALTIVEC_OR_VSX_P (V4SFmode))
2355     rs6000_recip_bits[V4SFmode] |= RS6000_RECIP_MASK_HAVE_RSQRTE;
2356   if (VECTOR_UNIT_VSX_P (V2DFmode))
2357     rs6000_recip_bits[V2DFmode] |= RS6000_RECIP_MASK_HAVE_RSQRTE;
2358
2359   if (rs6000_recip_control)
2360     {
2361       if (!flag_finite_math_only)
2362         warning (0, "-mrecip requires -ffinite-math or -ffast-math");
2363       if (flag_trapping_math)
2364         warning (0, "-mrecip requires -fno-trapping-math or -ffast-math");
2365       if (!flag_reciprocal_math)
2366         warning (0, "-mrecip requires -freciprocal-math or -ffast-math");
2367       if (flag_finite_math_only && !flag_trapping_math && flag_reciprocal_math)
2368         {
2369           if (RS6000_RECIP_HAVE_RE_P (SFmode)
2370               && (rs6000_recip_control & RECIP_SF_DIV) != 0)
2371             rs6000_recip_bits[SFmode] |= RS6000_RECIP_MASK_AUTO_RE;
2372
2373           if (RS6000_RECIP_HAVE_RE_P (DFmode)
2374               && (rs6000_recip_control & RECIP_DF_DIV) != 0)
2375             rs6000_recip_bits[DFmode] |= RS6000_RECIP_MASK_AUTO_RE;
2376
2377           if (RS6000_RECIP_HAVE_RE_P (V4SFmode)
2378               && (rs6000_recip_control & RECIP_V4SF_DIV) != 0)
2379             rs6000_recip_bits[V4SFmode] |= RS6000_RECIP_MASK_AUTO_RE;
2380
2381           if (RS6000_RECIP_HAVE_RE_P (V2DFmode)
2382               && (rs6000_recip_control & RECIP_V2DF_DIV) != 0)
2383             rs6000_recip_bits[V2DFmode] |= RS6000_RECIP_MASK_AUTO_RE;
2384
2385           if (RS6000_RECIP_HAVE_RSQRTE_P (SFmode)
2386               && (rs6000_recip_control & RECIP_SF_RSQRT) != 0)
2387             rs6000_recip_bits[SFmode] |= RS6000_RECIP_MASK_AUTO_RSQRTE;
2388
2389           if (RS6000_RECIP_HAVE_RSQRTE_P (DFmode)
2390               && (rs6000_recip_control & RECIP_DF_RSQRT) != 0)
2391             rs6000_recip_bits[DFmode] |= RS6000_RECIP_MASK_AUTO_RSQRTE;
2392
2393           if (RS6000_RECIP_HAVE_RSQRTE_P (V4SFmode)
2394               && (rs6000_recip_control & RECIP_V4SF_RSQRT) != 0)
2395             rs6000_recip_bits[V4SFmode] |= RS6000_RECIP_MASK_AUTO_RSQRTE;
2396
2397           if (RS6000_RECIP_HAVE_RSQRTE_P (V2DFmode)
2398               && (rs6000_recip_control & RECIP_V2DF_RSQRT) != 0)
2399             rs6000_recip_bits[V2DFmode] |= RS6000_RECIP_MASK_AUTO_RSQRTE;
2400         }
2401     }
2402
2403   if (global_init_p || TARGET_DEBUG_TARGET)
2404     {
2405       if (TARGET_DEBUG_REG)
2406         rs6000_debug_reg_global ();
2407
2408       if (TARGET_DEBUG_COST || TARGET_DEBUG_REG)
2409         fprintf (stderr,
2410                  "SImode variable mult cost       = %d\n"
2411                  "SImode constant mult cost       = %d\n"
2412                  "SImode short constant mult cost = %d\n"
2413                  "DImode multipliciation cost     = %d\n"
2414                  "SImode division cost            = %d\n"
2415                  "DImode division cost            = %d\n"
2416                  "Simple fp operation cost        = %d\n"
2417                  "DFmode multiplication cost      = %d\n"
2418                  "SFmode division cost            = %d\n"
2419                  "DFmode division cost            = %d\n"
2420                  "cache line size                 = %d\n"
2421                  "l1 cache size                   = %d\n"
2422                  "l2 cache size                   = %d\n"
2423                  "simultaneous prefetches         = %d\n"
2424                  "\n",
2425                  rs6000_cost->mulsi,
2426                  rs6000_cost->mulsi_const,
2427                  rs6000_cost->mulsi_const9,
2428                  rs6000_cost->muldi,
2429                  rs6000_cost->divsi,
2430                  rs6000_cost->divdi,
2431                  rs6000_cost->fp,
2432                  rs6000_cost->dmul,
2433                  rs6000_cost->sdiv,
2434                  rs6000_cost->ddiv,
2435                  rs6000_cost->cache_line_size,
2436                  rs6000_cost->l1_cache_size,
2437                  rs6000_cost->l2_cache_size,
2438                  rs6000_cost->simultaneous_prefetches);
2439     }
2440 }
2441
2442 #if TARGET_MACHO
2443 /* The Darwin version of SUBTARGET_OVERRIDE_OPTIONS.  */
2444
2445 static void
2446 darwin_rs6000_override_options (void)
2447 {
2448   /* The Darwin ABI always includes AltiVec, can't be (validly) turned
2449      off.  */
2450   rs6000_altivec_abi = 1;
2451   TARGET_ALTIVEC_VRSAVE = 1;
2452
2453   if (DEFAULT_ABI == ABI_DARWIN
2454       && TARGET_64BIT)
2455       darwin_one_byte_bool = 1;
2456
2457   if (TARGET_64BIT && ! TARGET_POWERPC64)
2458     {
2459       target_flags |= MASK_POWERPC64;
2460       warning (0, "-m64 requires PowerPC64 architecture, enabling");
2461     }
2462   if (flag_mkernel)
2463     {
2464       rs6000_default_long_calls = 1;
2465       target_flags |= MASK_SOFT_FLOAT;
2466     }
2467
2468   /* Make -m64 imply -maltivec.  Darwin's 64-bit ABI includes
2469      Altivec.  */
2470   if (!flag_mkernel && !flag_apple_kext
2471       && TARGET_64BIT
2472       && ! (target_flags_explicit & MASK_ALTIVEC))
2473     target_flags |= MASK_ALTIVEC;
2474
2475   /* Unless the user (not the configurer) has explicitly overridden
2476      it with -mcpu=G3 or -mno-altivec, then 10.5+ targets default to
2477      G4 unless targetting the kernel.  */
2478   if (!flag_mkernel
2479       && !flag_apple_kext
2480       && strverscmp (darwin_macosx_version_min, "10.5") >= 0
2481       && ! (target_flags_explicit & MASK_ALTIVEC)
2482       && ! global_options_set.x_rs6000_cpu_index)
2483     {
2484       target_flags |= MASK_ALTIVEC;
2485     }
2486 }
2487 #endif
2488
2489 /* If not otherwise specified by a target, make 'long double' equivalent to
2490    'double'.  */
2491
2492 #ifndef RS6000_DEFAULT_LONG_DOUBLE_SIZE
2493 #define RS6000_DEFAULT_LONG_DOUBLE_SIZE 64
2494 #endif
2495
2496 /* Override command line options.  Mostly we process the processor type and
2497    sometimes adjust other TARGET_ options.  */
2498
2499 static bool
2500 rs6000_option_override_internal (bool global_init_p)
2501 {
2502   bool ret = true;
2503   const char *default_cpu = OPTION_TARGET_CPU_DEFAULT;
2504   int set_masks;
2505   int cpu_index;
2506   int tune_index;
2507   struct cl_target_option *main_target_opt
2508     = ((global_init_p || target_option_default_node == NULL)
2509        ? NULL : TREE_TARGET_OPTION (target_option_default_node));
2510
2511   /* On 64-bit Darwin, power alignment is ABI-incompatible with some C
2512      library functions, so warn about it. The flag may be useful for
2513      performance studies from time to time though, so don't disable it
2514      entirely.  */
2515   if (global_options_set.x_rs6000_alignment_flags
2516       && rs6000_alignment_flags == MASK_ALIGN_POWER
2517       && DEFAULT_ABI == ABI_DARWIN
2518       && TARGET_64BIT)
2519     warning (0, "-malign-power is not supported for 64-bit Darwin;"
2520              " it is incompatible with the installed C and C++ libraries");
2521
2522   if (global_options_set.x_rs6000_spe_abi
2523       && rs6000_spe_abi
2524       && !TARGET_SPE_ABI)
2525     error ("not configured for SPE ABI");
2526
2527   /* Numerous experiment shows that IRA based loop pressure
2528      calculation works better for RTL loop invariant motion on targets
2529      with enough (>= 32) registers.  It is an expensive optimization.
2530      So it is on only for peak performance.  */
2531   if (optimize >= 3 && global_init_p)
2532     flag_ira_loop_pressure = 1;
2533
2534   /* Set the pointer size.  */
2535   if (TARGET_64BIT)
2536     {
2537       rs6000_pmode = (int)DImode;
2538       rs6000_pointer_size = 64;
2539     }
2540   else
2541     {
2542       rs6000_pmode = (int)SImode;
2543       rs6000_pointer_size = 32;
2544     }
2545
2546   set_masks = POWER_MASKS | POWERPC_MASKS | MASK_SOFT_FLOAT;
2547 #ifdef OS_MISSING_POWERPC64
2548   if (OS_MISSING_POWERPC64)
2549     set_masks &= ~MASK_POWERPC64;
2550 #endif
2551 #ifdef OS_MISSING_ALTIVEC
2552   if (OS_MISSING_ALTIVEC)
2553     set_masks &= ~MASK_ALTIVEC;
2554 #endif
2555
2556   /* Don't override by the processor default if given explicitly.  */
2557   set_masks &= ~target_flags_explicit;
2558
2559   /* Identify the processor type.  */
2560   if (!default_cpu)
2561     {
2562       if (TARGET_POWERPC64)
2563         default_cpu = "powerpc64";
2564       else if (TARGET_POWERPC)
2565         default_cpu = "powerpc";
2566     }
2567
2568   /* Process the -mcpu=<xxx> and -mtune=<xxx> argument.  If the user changed
2569      the cpu in a target attribute or pragma, but did not specify a tuning
2570      option, use the cpu for the tuning option rather than the option specified
2571      with -mtune on the command line.  */
2572   if (rs6000_cpu_index > 0)
2573     cpu_index = rs6000_cpu_index;
2574   else if (main_target_opt != NULL && main_target_opt->x_rs6000_cpu_index > 0)
2575     rs6000_cpu_index = cpu_index = main_target_opt->x_rs6000_cpu_index;
2576   else
2577     rs6000_cpu_index = cpu_index = rs6000_cpu_name_lookup (default_cpu);
2578
2579   if (rs6000_tune_index > 0)
2580     tune_index = rs6000_tune_index;
2581   else
2582     rs6000_tune_index = tune_index = cpu_index;
2583
2584   if (cpu_index >= 0)
2585     {
2586       target_flags &= ~set_masks;
2587       target_flags |= (processor_target_table[cpu_index].target_enable
2588                        & set_masks);
2589     }
2590
2591   rs6000_cpu = ((tune_index >= 0)
2592                 ? processor_target_table[tune_index].processor
2593                 : (TARGET_POWERPC64
2594                    ? PROCESSOR_DEFAULT64
2595                    : PROCESSOR_DEFAULT));
2596
2597   if (rs6000_cpu == PROCESSOR_PPCE300C2 || rs6000_cpu == PROCESSOR_PPCE300C3
2598       || rs6000_cpu == PROCESSOR_PPCE500MC || rs6000_cpu == PROCESSOR_PPCE500MC64)
2599     {
2600       if (TARGET_ALTIVEC)
2601         error ("AltiVec not supported in this target");
2602       if (TARGET_SPE)
2603         error ("SPE not supported in this target");
2604     }
2605
2606   /* Disable Cell microcode if we are optimizing for the Cell
2607      and not optimizing for size.  */
2608   if (rs6000_gen_cell_microcode == -1)
2609     rs6000_gen_cell_microcode = !(rs6000_cpu == PROCESSOR_CELL
2610                                   && !optimize_size);
2611
2612   /* If we are optimizing big endian systems for space and it's OK to
2613      use instructions that would be microcoded on the Cell, use the
2614      load/store multiple and string instructions.  */
2615   if (BYTES_BIG_ENDIAN && optimize_size && rs6000_gen_cell_microcode)
2616     target_flags |= ~target_flags_explicit & (MASK_MULTIPLE | MASK_STRING);
2617
2618   /* Don't allow -mmultiple or -mstring on little endian systems
2619      unless the cpu is a 750, because the hardware doesn't support the
2620      instructions used in little endian mode, and causes an alignment
2621      trap.  The 750 does not cause an alignment trap (except when the
2622      target is unaligned).  */
2623
2624   if (!BYTES_BIG_ENDIAN && rs6000_cpu != PROCESSOR_PPC750)
2625     {
2626       if (TARGET_MULTIPLE)
2627         {
2628           target_flags &= ~MASK_MULTIPLE;
2629           if ((target_flags_explicit & MASK_MULTIPLE) != 0)
2630             warning (0, "-mmultiple is not supported on little endian systems");
2631         }
2632
2633       if (TARGET_STRING)
2634         {
2635           target_flags &= ~MASK_STRING;
2636           if ((target_flags_explicit & MASK_STRING) != 0)
2637             warning (0, "-mstring is not supported on little endian systems");
2638         }
2639     }
2640
2641   /* Add some warnings for VSX.  */
2642   if (TARGET_VSX)
2643     {
2644       const char *msg = NULL;
2645       if (!TARGET_HARD_FLOAT || !TARGET_FPRS
2646           || !TARGET_SINGLE_FLOAT || !TARGET_DOUBLE_FLOAT)
2647         {
2648           if (target_flags_explicit & MASK_VSX)
2649             msg = N_("-mvsx requires hardware floating point");
2650           else
2651             target_flags &= ~ MASK_VSX;
2652         }
2653       else if (TARGET_PAIRED_FLOAT)
2654         msg = N_("-mvsx and -mpaired are incompatible");
2655       /* The hardware will allow VSX and little endian, but until we make sure
2656          things like vector select, etc. work don't allow VSX on little endian
2657          systems at this point.  */
2658       else if (!BYTES_BIG_ENDIAN)
2659         msg = N_("-mvsx used with little endian code");
2660       else if (TARGET_AVOID_XFORM > 0)
2661         msg = N_("-mvsx needs indexed addressing");
2662       else if (!TARGET_ALTIVEC && (target_flags_explicit & MASK_ALTIVEC))
2663         {
2664           if (target_flags_explicit & MASK_VSX)
2665             msg = N_("-mvsx and -mno-altivec are incompatible");
2666           else
2667             msg = N_("-mno-altivec disables vsx");
2668         }
2669
2670       if (msg)
2671         {
2672           warning (0, msg);
2673           target_flags &= ~ MASK_VSX;
2674           target_flags_explicit |= MASK_VSX;
2675         }
2676     }
2677
2678   /* For the newer switches (vsx, dfp, etc.) set some of the older options,
2679      unless the user explicitly used the -mno-<option> to disable the code.  */
2680   if (TARGET_VSX)
2681     target_flags |= (ISA_2_6_MASKS_SERVER & ~target_flags_explicit);
2682   else if (TARGET_POPCNTD)
2683     target_flags |= (ISA_2_6_MASKS_EMBEDDED & ~target_flags_explicit);
2684   else if (TARGET_DFP)
2685     target_flags |= (ISA_2_5_MASKS_SERVER & ~target_flags_explicit);
2686   else if (TARGET_CMPB)
2687     target_flags |= (ISA_2_5_MASKS_EMBEDDED & ~target_flags_explicit);
2688   else if (TARGET_FPRND)
2689     target_flags |= (ISA_2_4_MASKS & ~target_flags_explicit);
2690   else if (TARGET_POPCNTB)
2691     target_flags |= (ISA_2_2_MASKS & ~target_flags_explicit);
2692   else if (TARGET_ALTIVEC)
2693     target_flags |= (MASK_PPC_GFXOPT & ~target_flags_explicit);
2694
2695   /* E500mc does "better" if we inline more aggressively.  Respect the
2696      user's opinion, though.  */
2697   if (rs6000_block_move_inline_limit == 0
2698       && (rs6000_cpu == PROCESSOR_PPCE500MC
2699           || rs6000_cpu == PROCESSOR_PPCE500MC64))
2700     rs6000_block_move_inline_limit = 128;
2701
2702   /* store_one_arg depends on expand_block_move to handle at least the
2703      size of reg_parm_stack_space.  */
2704   if (rs6000_block_move_inline_limit < (TARGET_POWERPC64 ? 64 : 32))
2705     rs6000_block_move_inline_limit = (TARGET_POWERPC64 ? 64 : 32);
2706
2707   if (global_init_p)
2708     {
2709       /* If the appropriate debug option is enabled, replace the target hooks
2710          with debug versions that call the real version and then prints
2711          debugging information.  */
2712       if (TARGET_DEBUG_COST)
2713         {
2714           targetm.rtx_costs = rs6000_debug_rtx_costs;
2715           targetm.address_cost = rs6000_debug_address_cost;
2716           targetm.sched.adjust_cost = rs6000_debug_adjust_cost;
2717         }
2718
2719       if (TARGET_DEBUG_ADDR)
2720         {
2721           targetm.legitimate_address_p = rs6000_debug_legitimate_address_p;
2722           targetm.legitimize_address = rs6000_debug_legitimize_address;
2723           rs6000_secondary_reload_class_ptr
2724             = rs6000_debug_secondary_reload_class;
2725           rs6000_secondary_memory_needed_ptr
2726             = rs6000_debug_secondary_memory_needed;
2727           rs6000_cannot_change_mode_class_ptr
2728             = rs6000_debug_cannot_change_mode_class;
2729           rs6000_preferred_reload_class_ptr
2730             = rs6000_debug_preferred_reload_class;
2731           rs6000_legitimize_reload_address_ptr
2732             = rs6000_debug_legitimize_reload_address;
2733           rs6000_mode_dependent_address_ptr
2734             = rs6000_debug_mode_dependent_address;
2735         }
2736
2737       if (rs6000_veclibabi_name)
2738         {
2739           if (strcmp (rs6000_veclibabi_name, "mass") == 0)
2740             rs6000_veclib_handler = rs6000_builtin_vectorized_libmass;
2741           else
2742             {
2743               error ("unknown vectorization library ABI type (%s) for "
2744                      "-mveclibabi= switch", rs6000_veclibabi_name);
2745               ret = false;
2746             }
2747         }
2748     }
2749
2750   if (!global_options_set.x_rs6000_long_double_type_size)
2751     {
2752       if (main_target_opt != NULL
2753           && (main_target_opt->x_rs6000_long_double_type_size
2754               != RS6000_DEFAULT_LONG_DOUBLE_SIZE))
2755         error ("target attribute or pragma changes long double size");
2756       else
2757         rs6000_long_double_type_size = RS6000_DEFAULT_LONG_DOUBLE_SIZE;
2758     }
2759
2760 #ifndef POWERPC_LINUX
2761   if (!global_options_set.x_rs6000_ieeequad)
2762     rs6000_ieeequad = 1;
2763 #endif
2764
2765   /* Disable VSX and Altivec silently if the user switched cpus to power7 in a
2766      target attribute or pragma which automatically enables both options,
2767      unless the altivec ABI was set.  This is set by default for 64-bit, but
2768      not for 32-bit.  */
2769   if (main_target_opt != NULL && !main_target_opt->x_rs6000_altivec_abi)
2770     target_flags &= ~((MASK_VSX | MASK_ALTIVEC) & ~target_flags_explicit);
2771
2772   /* Enable Altivec ABI for AIX -maltivec.  */
2773   if (TARGET_XCOFF && (TARGET_ALTIVEC || TARGET_VSX))
2774     {
2775       if (main_target_opt != NULL && !main_target_opt->x_rs6000_altivec_abi)
2776         error ("target attribute or pragma changes AltiVec ABI");
2777       else
2778         rs6000_altivec_abi = 1;
2779     }
2780
2781   /* The AltiVec ABI is the default for PowerPC-64 GNU/Linux.  For
2782      PowerPC-32 GNU/Linux, -maltivec implies the AltiVec ABI.  It can
2783      be explicitly overridden in either case.  */
2784   if (TARGET_ELF)
2785     {
2786       if (!global_options_set.x_rs6000_altivec_abi
2787           && (TARGET_64BIT || TARGET_ALTIVEC || TARGET_VSX))
2788         {
2789           if (main_target_opt != NULL &&
2790               !main_target_opt->x_rs6000_altivec_abi)
2791             error ("target attribute or pragma changes AltiVec ABI");
2792           else
2793             rs6000_altivec_abi = 1;
2794         }
2795
2796       /* Enable VRSAVE for AltiVec ABI, unless explicitly overridden.  */
2797       if (!global_options_set.x_TARGET_ALTIVEC_VRSAVE)
2798         TARGET_ALTIVEC_VRSAVE = rs6000_altivec_abi;
2799     }
2800
2801   /* Set the Darwin64 ABI as default for 64-bit Darwin.  
2802      So far, the only darwin64 targets are also MACH-O.  */
2803   if (TARGET_MACHO
2804       && DEFAULT_ABI == ABI_DARWIN 
2805       && TARGET_64BIT)
2806     {
2807       if (main_target_opt != NULL && !main_target_opt->x_rs6000_darwin64_abi)
2808         error ("target attribute or pragma changes darwin64 ABI");
2809       else
2810         {
2811           rs6000_darwin64_abi = 1;
2812           /* Default to natural alignment, for better performance.  */
2813           rs6000_alignment_flags = MASK_ALIGN_NATURAL;
2814         }
2815     }
2816
2817   /* Place FP constants in the constant pool instead of TOC
2818      if section anchors enabled.  */
2819   if (flag_section_anchors)
2820     TARGET_NO_FP_IN_TOC = 1;
2821
2822 #ifdef SUBTARGET_OVERRIDE_OPTIONS
2823   SUBTARGET_OVERRIDE_OPTIONS;
2824 #endif
2825 #ifdef SUBSUBTARGET_OVERRIDE_OPTIONS
2826   SUBSUBTARGET_OVERRIDE_OPTIONS;
2827 #endif
2828 #ifdef SUB3TARGET_OVERRIDE_OPTIONS
2829   SUB3TARGET_OVERRIDE_OPTIONS;
2830 #endif
2831
2832   if (TARGET_E500 || rs6000_cpu == PROCESSOR_PPCE500MC
2833       || rs6000_cpu == PROCESSOR_PPCE500MC64)
2834     {
2835       /* The e500 and e500mc do not have string instructions, and we set
2836          MASK_STRING above when optimizing for size.  */
2837       if ((target_flags & MASK_STRING) != 0)
2838         target_flags = target_flags & ~MASK_STRING;
2839     }
2840   else if (global_options_set.x_rs6000_cpu_index)
2841     {
2842       /* For the powerpc-eabispe configuration, we set all these by
2843          default, so let's unset them if we manually set another
2844          CPU that is not the E500.  */
2845       if (main_target_opt != NULL
2846           && ((main_target_opt->x_rs6000_spe_abi != rs6000_spe_abi)
2847               || (main_target_opt->x_rs6000_spe != rs6000_spe)
2848               || (main_target_opt->x_rs6000_float_gprs != rs6000_float_gprs)))
2849         error ("target attribute or pragma changes SPE ABI");
2850       else
2851         {
2852           if (!global_options_set.x_rs6000_spe_abi)
2853             rs6000_spe_abi = 0;
2854           if (!global_options_set.x_rs6000_spe)
2855             rs6000_spe = 0;
2856           if (!global_options_set.x_rs6000_float_gprs)
2857             rs6000_float_gprs = 0;
2858         }
2859       if (!(target_flags_explicit & MASK_ISEL))
2860         target_flags &= ~MASK_ISEL;
2861     }
2862
2863   /* Detect invalid option combinations with E500.  */
2864   CHECK_E500_OPTIONS;
2865
2866   rs6000_always_hint = (rs6000_cpu != PROCESSOR_POWER4
2867                         && rs6000_cpu != PROCESSOR_POWER5
2868                         && rs6000_cpu != PROCESSOR_POWER6
2869                         && rs6000_cpu != PROCESSOR_POWER7
2870                         && rs6000_cpu != PROCESSOR_PPCA2
2871                         && rs6000_cpu != PROCESSOR_CELL);
2872   rs6000_sched_groups = (rs6000_cpu == PROCESSOR_POWER4
2873                          || rs6000_cpu == PROCESSOR_POWER5
2874                          || rs6000_cpu == PROCESSOR_POWER7);
2875   rs6000_align_branch_targets = (rs6000_cpu == PROCESSOR_POWER4
2876                                  || rs6000_cpu == PROCESSOR_POWER5
2877                                  || rs6000_cpu == PROCESSOR_POWER6
2878                                  || rs6000_cpu == PROCESSOR_POWER7
2879                                  || rs6000_cpu == PROCESSOR_PPCE500MC
2880                                  || rs6000_cpu == PROCESSOR_PPCE500MC64);
2881
2882   /* Allow debug switches to override the above settings.  These are set to -1
2883      in rs6000.opt to indicate the user hasn't directly set the switch.  */
2884   if (TARGET_ALWAYS_HINT >= 0)
2885     rs6000_always_hint = TARGET_ALWAYS_HINT;
2886
2887   if (TARGET_SCHED_GROUPS >= 0)
2888     rs6000_sched_groups = TARGET_SCHED_GROUPS;
2889
2890   if (TARGET_ALIGN_BRANCH_TARGETS >= 0)
2891     rs6000_align_branch_targets = TARGET_ALIGN_BRANCH_TARGETS;
2892
2893   rs6000_sched_restricted_insns_priority
2894     = (rs6000_sched_groups ? 1 : 0);
2895
2896   /* Handle -msched-costly-dep option.  */
2897   rs6000_sched_costly_dep
2898     = (rs6000_sched_groups ? store_to_load_dep_costly : no_dep_costly);
2899
2900   if (rs6000_sched_costly_dep_str)
2901     {
2902       if (! strcmp (rs6000_sched_costly_dep_str, "no"))
2903         rs6000_sched_costly_dep = no_dep_costly;
2904       else if (! strcmp (rs6000_sched_costly_dep_str, "all"))
2905         rs6000_sched_costly_dep = all_deps_costly;
2906       else if (! strcmp (rs6000_sched_costly_dep_str, "true_store_to_load"))
2907         rs6000_sched_costly_dep = true_store_to_load_dep_costly;
2908       else if (! strcmp (rs6000_sched_costly_dep_str, "store_to_load"))
2909         rs6000_sched_costly_dep = store_to_load_dep_costly;
2910       else
2911         rs6000_sched_costly_dep = ((enum rs6000_dependence_cost)
2912                                    atoi (rs6000_sched_costly_dep_str));
2913     }
2914
2915   /* Handle -minsert-sched-nops option.  */
2916   rs6000_sched_insert_nops
2917     = (rs6000_sched_groups ? sched_finish_regroup_exact : sched_finish_none);
2918
2919   if (rs6000_sched_insert_nops_str)
2920     {
2921       if (! strcmp (rs6000_sched_insert_nops_str, "no"))
2922         rs6000_sched_insert_nops = sched_finish_none;
2923       else if (! strcmp (rs6000_sched_insert_nops_str, "pad"))
2924         rs6000_sched_insert_nops = sched_finish_pad_groups;
2925       else if (! strcmp (rs6000_sched_insert_nops_str, "regroup_exact"))
2926         rs6000_sched_insert_nops = sched_finish_regroup_exact;
2927       else
2928         rs6000_sched_insert_nops = ((enum rs6000_nop_insertion)
2929                                     atoi (rs6000_sched_insert_nops_str));
2930     }
2931
2932   if (global_init_p)
2933     {
2934 #ifdef TARGET_REGNAMES
2935       /* If the user desires alternate register names, copy in the
2936          alternate names now.  */
2937       if (TARGET_REGNAMES)
2938         memcpy (rs6000_reg_names, alt_reg_names, sizeof (rs6000_reg_names));
2939 #endif
2940
2941       /* Set aix_struct_return last, after the ABI is determined.
2942          If -maix-struct-return or -msvr4-struct-return was explicitly
2943          used, don't override with the ABI default.  */
2944       if (!global_options_set.x_aix_struct_return)
2945         aix_struct_return = (DEFAULT_ABI != ABI_V4 || DRAFT_V4_STRUCT_RET);
2946
2947 #if 0
2948       /* IBM XL compiler defaults to unsigned bitfields.  */
2949       if (TARGET_XL_COMPAT)
2950         flag_signed_bitfields = 0;
2951 #endif
2952
2953       if (TARGET_LONG_DOUBLE_128 && !TARGET_IEEEQUAD)
2954         REAL_MODE_FORMAT (TFmode) = &ibm_extended_format;
2955
2956       if (TARGET_TOC)
2957         ASM_GENERATE_INTERNAL_LABEL (toc_label_name, "LCTOC", 1);
2958
2959       /* We can only guarantee the availability of DI pseudo-ops when
2960          assembling for 64-bit targets.  */
2961       if (!TARGET_64BIT)
2962         {
2963           targetm.asm_out.aligned_op.di = NULL;
2964           targetm.asm_out.unaligned_op.di = NULL;
2965         }
2966
2967
2968       /* Set branch target alignment, if not optimizing for size.  */
2969       if (!optimize_size)
2970         {
2971           /* Cell wants to be aligned 8byte for dual issue.  Titan wants to be
2972              aligned 8byte to avoid misprediction by the branch predictor.  */
2973           if (rs6000_cpu == PROCESSOR_TITAN
2974               || rs6000_cpu == PROCESSOR_CELL)
2975             {
2976               if (align_functions <= 0)
2977                 align_functions = 8;
2978               if (align_jumps <= 0)
2979                 align_jumps = 8;
2980               if (align_loops <= 0)
2981                 align_loops = 8;
2982             }
2983           if (rs6000_align_branch_targets)
2984             {
2985               if (align_functions <= 0)
2986                 align_functions = 16;
2987               if (align_jumps <= 0)
2988                 align_jumps = 16;
2989               if (align_loops <= 0)
2990                 {
2991                   can_override_loop_align = 1;
2992                   align_loops = 16;
2993                 }
2994             }
2995           if (align_jumps_max_skip <= 0)
2996             align_jumps_max_skip = 15;
2997           if (align_loops_max_skip <= 0)
2998             align_loops_max_skip = 15;
2999         }
3000
3001       /* Arrange to save and restore machine status around nested functions.  */
3002       init_machine_status = rs6000_init_machine_status;
3003
3004       /* We should always be splitting complex arguments, but we can't break
3005          Linux and Darwin ABIs at the moment.  For now, only AIX is fixed.  */
3006       if (DEFAULT_ABI != ABI_AIX)
3007         targetm.calls.split_complex_arg = NULL;
3008     }
3009
3010   /* Initialize rs6000_cost with the appropriate target costs.  */
3011   if (optimize_size)
3012     rs6000_cost = TARGET_POWERPC64 ? &size64_cost : &size32_cost;
3013   else
3014     switch (rs6000_cpu)
3015       {
3016       case PROCESSOR_RIOS1:
3017         rs6000_cost = &rios1_cost;
3018         break;
3019
3020       case PROCESSOR_RIOS2:
3021         rs6000_cost = &rios2_cost;
3022         break;
3023
3024       case PROCESSOR_RS64A:
3025         rs6000_cost = &rs64a_cost;
3026         break;
3027
3028       case PROCESSOR_MPCCORE:
3029         rs6000_cost = &mpccore_cost;
3030         break;
3031
3032       case PROCESSOR_PPC403:
3033         rs6000_cost = &ppc403_cost;
3034         break;
3035
3036       case PROCESSOR_PPC405:
3037         rs6000_cost = &ppc405_cost;
3038         break;
3039
3040       case PROCESSOR_PPC440:
3041         rs6000_cost = &ppc440_cost;
3042         break;
3043
3044       case PROCESSOR_PPC476:
3045         rs6000_cost = &ppc476_cost;
3046         break;
3047
3048       case PROCESSOR_PPC601:
3049         rs6000_cost = &ppc601_cost;
3050         break;
3051
3052       case PROCESSOR_PPC603:
3053         rs6000_cost = &ppc603_cost;
3054         break;
3055
3056       case PROCESSOR_PPC604:
3057         rs6000_cost = &ppc604_cost;
3058         break;
3059
3060       case PROCESSOR_PPC604e:
3061         rs6000_cost = &ppc604e_cost;
3062         break;
3063
3064       case PROCESSOR_PPC620:
3065         rs6000_cost = &ppc620_cost;
3066         break;
3067
3068       case PROCESSOR_PPC630:
3069         rs6000_cost = &ppc630_cost;
3070         break;
3071
3072       case PROCESSOR_CELL:
3073         rs6000_cost = &ppccell_cost;
3074         break;
3075
3076       case PROCESSOR_PPC750:
3077       case PROCESSOR_PPC7400:
3078         rs6000_cost = &ppc750_cost;
3079         break;
3080
3081       case PROCESSOR_PPC7450:
3082         rs6000_cost = &ppc7450_cost;
3083         break;
3084
3085       case PROCESSOR_PPC8540:
3086         rs6000_cost = &ppc8540_cost;
3087         break;
3088
3089       case PROCESSOR_PPCE300C2:
3090       case PROCESSOR_PPCE300C3:
3091         rs6000_cost = &ppce300c2c3_cost;
3092         break;
3093
3094       case PROCESSOR_PPCE500MC:
3095         rs6000_cost = &ppce500mc_cost;
3096         break;
3097
3098       case PROCESSOR_PPCE500MC64:
3099         rs6000_cost = &ppce500mc64_cost;
3100         break;
3101
3102       case PROCESSOR_TITAN:
3103         rs6000_cost = &titan_cost;
3104         break;
3105
3106       case PROCESSOR_POWER4:
3107       case PROCESSOR_POWER5:
3108         rs6000_cost = &power4_cost;
3109         break;
3110
3111       case PROCESSOR_POWER6:
3112         rs6000_cost = &power6_cost;
3113         break;
3114
3115       case PROCESSOR_POWER7:
3116         rs6000_cost = &power7_cost;
3117         break;
3118
3119       case PROCESSOR_PPCA2:
3120         rs6000_cost = &ppca2_cost;
3121         break;
3122
3123       default:
3124         gcc_unreachable ();
3125       }
3126
3127   if (global_init_p)
3128     {
3129       maybe_set_param_value (PARAM_SIMULTANEOUS_PREFETCHES,
3130                              rs6000_cost->simultaneous_prefetches,
3131                              global_options.x_param_values,
3132                              global_options_set.x_param_values);
3133       maybe_set_param_value (PARAM_L1_CACHE_SIZE, rs6000_cost->l1_cache_size,
3134                              global_options.x_param_values,
3135                              global_options_set.x_param_values);
3136       maybe_set_param_value (PARAM_L1_CACHE_LINE_SIZE,
3137                              rs6000_cost->cache_line_size,
3138                              global_options.x_param_values,
3139                              global_options_set.x_param_values);
3140       maybe_set_param_value (PARAM_L2_CACHE_SIZE, rs6000_cost->l2_cache_size,
3141                              global_options.x_param_values,
3142                              global_options_set.x_param_values);
3143
3144       /* If using typedef char *va_list, signal that
3145          __builtin_va_start (&ap, 0) can be optimized to
3146          ap = __builtin_next_arg (0).  */
3147       if (DEFAULT_ABI != ABI_V4)
3148         targetm.expand_builtin_va_start = NULL;
3149     }
3150
3151   /* Set up single/double float flags.  
3152      If TARGET_HARD_FLOAT is set, but neither single or double is set, 
3153      then set both flags. */
3154   if (TARGET_HARD_FLOAT && TARGET_FPRS 
3155       && rs6000_single_float == 0 && rs6000_double_float == 0)
3156     rs6000_single_float = rs6000_double_float = 1;
3157
3158   /* Reset single and double FP flags if target is E500. */
3159   if (TARGET_E500) 
3160   {
3161     rs6000_single_float = rs6000_double_float = 0;
3162     if (TARGET_E500_SINGLE)
3163       rs6000_single_float = 1; 
3164     if (TARGET_E500_DOUBLE)
3165       rs6000_single_float = rs6000_double_float = 1;
3166   }
3167
3168   if (main_target_opt)
3169     {
3170       if (main_target_opt->x_rs6000_single_float != rs6000_single_float)
3171         error ("target attribute or pragma changes single precision floating "
3172                "point");
3173       if (main_target_opt->x_rs6000_double_float != rs6000_double_float)
3174         error ("target attribute or pragma changes double precision floating "
3175                "point");
3176     }
3177
3178   /* If not explicitly specified via option, decide whether to generate indexed
3179      load/store instructions.  */
3180   if (TARGET_AVOID_XFORM == -1)
3181     /* Avoid indexed addressing when targeting Power6 in order to avoid the
3182      DERAT mispredict penalty.  However the LVE and STVE altivec instructions
3183      need indexed accesses and the type used is the scalar type of the element
3184      being loaded or stored.  */
3185     TARGET_AVOID_XFORM = (rs6000_cpu == PROCESSOR_POWER6 && TARGET_CMPB
3186                           && !TARGET_ALTIVEC);
3187
3188   /* Set the -mrecip options.  */
3189   if (rs6000_recip_name)
3190     {
3191       char *p = ASTRDUP (rs6000_recip_name);
3192       char *q;
3193       unsigned int mask, i;
3194       bool invert;
3195
3196       while ((q = strtok (p, ",")) != NULL)
3197         {
3198           p = NULL;
3199           if (*q == '!')
3200             {
3201               invert = true;
3202               q++;
3203             }
3204           else
3205             invert = false;
3206
3207           if (!strcmp (q, "default"))
3208             mask = ((TARGET_RECIP_PRECISION)
3209                     ? RECIP_HIGH_PRECISION : RECIP_LOW_PRECISION);
3210           else
3211             {
3212               for (i = 0; i < ARRAY_SIZE (recip_options); i++)
3213                 if (!strcmp (q, recip_options[i].string))
3214                   {
3215                     mask = recip_options[i].mask;
3216                     break;
3217                   }
3218
3219               if (i == ARRAY_SIZE (recip_options))
3220                 {
3221                   error ("unknown option for -mrecip=%s", q);
3222                   invert = false;
3223                   mask = 0;
3224                   ret = false;
3225                 }
3226             }
3227
3228           if (invert)
3229             rs6000_recip_control &= ~mask;
3230           else
3231             rs6000_recip_control |= mask;
3232         }
3233     }
3234
3235   rs6000_init_hard_regno_mode_ok (global_init_p);
3236
3237   /* Save the initial options in case the user does function specific options */
3238   if (global_init_p)
3239     target_option_default_node = target_option_current_node
3240       = build_target_option_node ();
3241
3242   /* If not explicitly specified via option, decide whether to generate the
3243      extra blr's required to preserve the link stack on some cpus (eg, 476).  */
3244   if (TARGET_LINK_STACK == -1)
3245     SET_TARGET_LINK_STACK (rs6000_cpu == PROCESSOR_PPC476 && flag_pic);
3246
3247   return ret;
3248 }
3249
3250 /* Implement TARGET_OPTION_OVERRIDE.  On the RS/6000 this is used to
3251    define the target cpu type.  */
3252
3253 static void
3254 rs6000_option_override (void)
3255 {
3256   (void) rs6000_option_override_internal (true);
3257 }
3258
3259 \f
3260 /* Implement targetm.vectorize.builtin_mask_for_load.  */
3261 static tree
3262 rs6000_builtin_mask_for_load (void)
3263 {
3264   if (TARGET_ALTIVEC || TARGET_VSX)
3265     return altivec_builtin_mask_for_load;
3266   else
3267     return 0;
3268 }
3269
3270 /* Implement LOOP_ALIGN. */
3271 int
3272 rs6000_loop_align (rtx label)
3273 {
3274   basic_block bb;
3275   int ninsns;
3276
3277   /* Don't override loop alignment if -falign-loops was specified. */
3278   if (!can_override_loop_align)
3279     return align_loops_log;
3280
3281   bb = BLOCK_FOR_INSN (label);
3282   ninsns = num_loop_insns(bb->loop_father);
3283
3284   /* Align small loops to 32 bytes to fit in an icache sector, otherwise return default. */
3285   if (ninsns > 4 && ninsns <= 8
3286       && (rs6000_cpu == PROCESSOR_POWER4
3287           || rs6000_cpu == PROCESSOR_POWER5
3288           || rs6000_cpu == PROCESSOR_POWER6
3289           || rs6000_cpu == PROCESSOR_POWER7))
3290     return 5;
3291   else
3292     return align_loops_log;
3293 }
3294
3295 /* Implement TARGET_LOOP_ALIGN_MAX_SKIP. */
3296 static int
3297 rs6000_loop_align_max_skip (rtx label)
3298 {
3299   return (1 << rs6000_loop_align (label)) - 1;
3300 }
3301
3302 /* Implement targetm.vectorize.builtin_conversion.
3303    Returns a decl of a function that implements conversion of an integer vector
3304    into a floating-point vector, or vice-versa.  DEST_TYPE is the
3305    destination type and SRC_TYPE the source type of the conversion.
3306    Return NULL_TREE if it is not available.  */
3307 static tree
3308 rs6000_builtin_conversion (unsigned int tcode, tree dest_type, tree src_type)
3309 {
3310   enum tree_code code = (enum tree_code) tcode;
3311
3312   switch (code)
3313     {
3314     case FIX_TRUNC_EXPR:
3315       switch (TYPE_MODE (dest_type))
3316         {
3317         case V2DImode:
3318           if (!VECTOR_UNIT_VSX_P (V2DFmode))
3319             return NULL_TREE;
3320
3321           return TYPE_UNSIGNED (dest_type)
3322             ? rs6000_builtin_decls[VSX_BUILTIN_XVCVDPUXDS_UNS]
3323             : rs6000_builtin_decls[VSX_BUILTIN_XVCVDPSXDS];
3324
3325         case V4SImode:
3326           if (VECTOR_UNIT_NONE_P (V4SImode) || VECTOR_UNIT_NONE_P (V4SFmode))
3327             return NULL_TREE;
3328
3329           return TYPE_UNSIGNED (dest_type)
3330             ? rs6000_builtin_decls[VECTOR_BUILTIN_FIXUNS_V4SF_V4SI]
3331             : rs6000_builtin_decls[VECTOR_BUILTIN_FIX_V4SF_V4SI];
3332
3333         default:
3334           return NULL_TREE;
3335         }
3336
3337     case FLOAT_EXPR:
3338       switch (TYPE_MODE (src_type))
3339         {
3340         case V2DImode:
3341           if (!VECTOR_UNIT_VSX_P (V2DFmode))
3342             return NULL_TREE;
3343
3344           return TYPE_UNSIGNED (src_type)
3345             ? rs6000_builtin_decls[VSX_BUILTIN_XVCVUXDDP]
3346             : rs6000_builtin_decls[VSX_BUILTIN_XVCVSXDDP];
3347
3348         case V4SImode:
3349           if (VECTOR_UNIT_NONE_P (V4SImode) || VECTOR_UNIT_NONE_P (V4SFmode))
3350             return NULL_TREE;
3351
3352           return TYPE_UNSIGNED (src_type)
3353             ? rs6000_builtin_decls[VECTOR_BUILTIN_UNSFLOAT_V4SI_V4SF]
3354             : rs6000_builtin_decls[VECTOR_BUILTIN_FLOAT_V4SI_V4SF];
3355
3356         default:
3357           return NULL_TREE;
3358         }
3359
3360     default:
3361       return NULL_TREE;
3362     }
3363 }
3364
3365 /* Implement targetm.vectorize.builtin_mul_widen_even.  */
3366 static tree
3367 rs6000_builtin_mul_widen_even (tree type)
3368 {
3369   if (!TARGET_ALTIVEC)
3370     return NULL_TREE;
3371
3372   switch (TYPE_MODE (type))
3373     {
3374     case V8HImode:
3375       return TYPE_UNSIGNED (type)
3376             ? rs6000_builtin_decls[ALTIVEC_BUILTIN_VMULEUH_UNS]
3377             : rs6000_builtin_decls[ALTIVEC_BUILTIN_VMULESH];
3378
3379     case V16QImode:
3380       return TYPE_UNSIGNED (type)
3381             ? rs6000_builtin_decls[ALTIVEC_BUILTIN_VMULEUB_UNS]