gcc/config/mips/mips.h

   1 /* Definitions of target machine for GNU compiler.  MIPS version.
   2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
   3    1999, 2000, 2001, 2002, 2003 Free Software Foundation, Inc.
   4    Contributed by A. Lichnewsky (lich@inria.inria.fr).
   5    Changed by Michael Meissner  (meissner@osf.org).
   6    64 bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
   7    Brendan Eich (brendan@microunity.com).
   8
   9 This file is part of GNU CC.
  10
  11 GNU CC is free software; you can redistribute it and/or modify
  12 it under the terms of the GNU General Public License as published by
  13 the Free Software Foundation; either version 2, or (at your option)
  14 any later version.
  15
  16 GNU CC is distributed in the hope that it will be useful,
  17 but WITHOUT ANY WARRANTY; without even the implied warranty of
  18 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19 GNU General Public License for more details.
  20
  21 You should have received a copy of the GNU General Public License
  22 along with GNU CC; see the file COPYING.  If not, write to
  23 the Free Software Foundation, 59 Temple Place - Suite 330,
  24 Boston, MA 02111-1307, USA.  */
  25
  26
  27 /* Standard GCC variables that we reference.  */
  28
  29 extern char    *asm_file_name;
  30 extern char     call_used_regs[];
  31 extern int      may_call_alloca;
  32 extern char   **save_argv;
  33 extern int      target_flags;
  34
  35 /* MIPS external variables defined in mips.c.  */
  36
  37 /* comparison type */
  38 enum cmp_type {
  39   CMP_SI,                               /* compare four byte integers */
  40   CMP_DI,                               /* compare eight byte integers */
  41   CMP_SF,                               /* compare single precision floats */
  42   CMP_DF,                               /* compare double precision floats */
  43   CMP_MAX                               /* max comparison type */
  44 };
  45
  46 /* Which processor to schedule for.  Since there is no difference between
  47    a R2000 and R3000 in terms of the scheduler, we collapse them into
  48    just an R3000.  The elements of the enumeration must match exactly
  49    the cpu attribute in the mips.md machine description.  */
  50
  51 enum processor_type {
  52   PROCESSOR_DEFAULT,
  53   PROCESSOR_4KC,
  54   PROCESSOR_5KC,
  55   PROCESSOR_20KC,
  56   PROCESSOR_M4K,
  57   PROCESSOR_R3000,
  58   PROCESSOR_R3900,
  59   PROCESSOR_R6000,
  60   PROCESSOR_R4000,
  61   PROCESSOR_R4100,
  62   PROCESSOR_R4111,
  63   PROCESSOR_R4120,
  64   PROCESSOR_R4300,
  65   PROCESSOR_R4600,
  66   PROCESSOR_R4650,
  67   PROCESSOR_R5000,
  68   PROCESSOR_R5400,
  69   PROCESSOR_R5500,
  70   PROCESSOR_R8000,
  71   PROCESSOR_SB1,
  72   PROCESSOR_SR71000
  73 };
  74
  75 /* Recast the cpu class to be the cpu attribute.  */
  76 #define mips_cpu_attr ((enum attr_cpu)mips_tune)
  77
  78 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
  79    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
  80    to work on a 64 bit machine.  */
  81
  82 #define ABI_32  0
  83 #define ABI_N32 1
  84 #define ABI_64  2
  85 #define ABI_EABI 3
  86 #define ABI_O64  4
  87
  88 /* Whether to emit abicalls code sequences or not.  */
  89
  90 enum mips_abicalls_type {
  91   MIPS_ABICALLS_NO,
  92   MIPS_ABICALLS_YES
  93 };
  94
  95 /* Recast the abicalls class to be the abicalls attribute.  */
  96 #define mips_abicalls_attr ((enum attr_abicalls)mips_abicalls)
  97
  98 /* Which type of block move to do (whether or not the last store is
  99    split out so it can fill a branch delay slot).  */
 100
 101 enum block_move_type {
 102   BLOCK_MOVE_NORMAL,                    /* generate complete block move */
 103   BLOCK_MOVE_NOT_LAST,                  /* generate all but last store */
 104   BLOCK_MOVE_LAST                       /* generate just the last store */
 105 };
 106
 107 /* Information about one recognized processor.  Defined here for the
 108    benefit of TARGET_CPU_CPP_BUILTINS.  */
 109 struct mips_cpu_info {
 110   /* The 'canonical' name of the processor as far as GCC is concerned.
 111      It's typically a manufacturer's prefix followed by a numerical
 112      designation.  It should be lower case.  */
 113   const char *name;
 114
 115   /* The internal processor number that most closely matches this
 116      entry.  Several processors can have the same value, if there's no
 117      difference between them from GCC's point of view.  */
 118   enum processor_type cpu;
 119
 120   /* The ISA level that the processor implements.  */
 121   int isa;
 122 };
 123
 124 extern char mips_reg_names[][8];        /* register names (a0 vs. $4).  */
 125 extern char mips_print_operand_punct[256]; /* print_operand punctuation chars */
 126 extern const char *current_function_file; /* filename current function is in */
 127 extern int num_source_filenames;        /* current .file # */
 128 extern int inside_function;             /* != 0 if inside of a function */
 129 extern int ignore_line_number;          /* != 0 if we are to ignore next .loc */
 130 extern int file_in_function_warning;    /* warning given about .file in func */
 131 extern int sdb_label_count;             /* block start/end next label # */
 132 extern int sdb_begin_function_line;     /* Starting Line of current function */
 133 extern int mips_section_threshold;      /* # bytes of data/sdata cutoff */
 134 /* extern unsigned HOST_WIDE_INT  g_switch_value; */ /* value of the -G xx switch */
 135 extern int g_switch_set;                /* whether -G xx was passed.  */
 136 extern int sym_lineno;                  /* sgi next label # for each stmt */
 137 extern int set_noreorder;               /* # of nested .set noreorder's  */
 138 extern int set_nomacro;                 /* # of nested .set nomacro's  */
 139 extern int set_noat;                    /* # of nested .set noat's  */
 140 extern int set_volatile;                /* # of nested .set volatile's  */
 141 extern int mips_branch_likely;          /* emit 'l' after br (branch likely) */
 142 extern int mips_dbx_regno[];            /* Map register # to debug register # */
 143 extern GTY(()) rtx branch_cmp[2];       /* operands for compare */
 144 extern enum cmp_type branch_type;       /* what type of branch to use */
 145 extern enum processor_type mips_arch;   /* which cpu to codegen for */
 146 extern enum processor_type mips_tune;   /* which cpu to schedule for */
 147 extern enum mips_abicalls_type mips_abicalls;/* for svr4 abi pic calls */
 148 extern int mips_isa;                    /* architectural level */
 149 extern int mips16;                      /* whether generating mips16 code */
 150 extern int mips16_hard_float;           /* mips16 without -msoft-float */
 151 extern int mips_entry;                  /* generate entry/exit for mips16 */
 152 extern const char *mips_arch_string;    /* for -march=<xxx> */
 153 extern const char *mips_tune_string;    /* for -mtune=<xxx> */
 154 extern const char *mips_isa_string;     /* for -mips{1,2,3,4} */
 155 extern const char *mips_abi_string;     /* for -mabi={32,n32,64} */
 156 extern const char *mips_entry_string;   /* for -mentry */
 157 extern const char *mips_no_mips16_string;/* for -mno-mips16 */
 158 extern const char *mips_cache_flush_func;/* for -mflush-func= and -mno-flush-func */
 159 extern int mips_string_length;          /* length of strings for mips16 */
 160 extern const struct mips_cpu_info mips_cpu_info_table[];
 161 extern const struct mips_cpu_info *mips_arch_info;
 162 extern const struct mips_cpu_info *mips_tune_info;
 163
 164 /* Functions to change what output section we are using.  */
 165 extern void             sdata_section PARAMS ((void));
 166 extern void             sbss_section PARAMS ((void));
 167
 168 /* Macros to silence warnings about numbers being signed in traditional
 169    C and unsigned in ISO C when compiled on 32-bit hosts.  */
 170
 171 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
 172 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
 173 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
 174
 175 \f
 176 /* Run-time compilation parameters selecting different hardware subsets.  */
 177
 178 /* Macros used in the machine description to test the flags.  */
 179
 180                                         /* Bits for real switches */
 181 #define MASK_INT64         0x00000001   /* ints are 64 bits */
 182 #define MASK_LONG64        0x00000002   /* longs are 64 bits */
 183 #define MASK_SPLIT_ADDR    0x00000004   /* Address splitting is enabled.  */
 184 #define MASK_GPOPT         0x00000008   /* Optimize for global pointer */
 185 #define MASK_GAS           0x00000010   /* Gas used instead of MIPS as */
 186 #define MASK_NAME_REGS     0x00000020   /* Use MIPS s/w reg name convention */
 187 #define MASK_EXPLICIT_RELOCS 0x00000040 /* Use relocation operators.  */
 188 #define MASK_MEMCPY        0x00000080   /* call memcpy instead of inline code*/
 189 #define MASK_SOFT_FLOAT    0x00000100   /* software floating point */
 190 #define MASK_FLOAT64       0x00000200   /* fp registers are 64 bits */
 191 #define MASK_ABICALLS      0x00000400   /* emit .abicalls/.cprestore/.cpload */
 192 #define MASK_UNUSED1       0x00000800   /* Unused Mask.  */
 193 #define MASK_LONG_CALLS    0x00001000   /* Always call through a register */
 194 #define MASK_64BIT         0x00002000   /* Use 64 bit GP registers and insns */
 195 #define MASK_EMBEDDED_PIC  0x00004000   /* Generate embedded PIC code */
 196 #define MASK_EMBEDDED_DATA 0x00008000   /* Reduce RAM usage, not fast code */
 197 #define MASK_BIG_ENDIAN    0x00010000   /* Generate big endian code */
 198 #define MASK_SINGLE_FLOAT  0x00020000   /* Only single precision FPU.  */
 199 #define MASK_MAD           0x00040000   /* Generate mad/madu as on 4650.  */
 200 #define MASK_4300_MUL_FIX  0x00080000   /* Work-around early Vr4300 CPU bug */
 201 #define MASK_MIPS16        0x00100000   /* Generate mips16 code */
 202 #define MASK_NO_CHECK_ZERO_DIV \
 203                            0x00200000   /* divide by zero checking */
 204 #define MASK_CHECK_RANGE_DIV \
 205                            0x00400000   /* divide result range checking */
 206 #define MASK_UNINIT_CONST_IN_RODATA \
 207                            0x00800000   /* Store uninitialized
 208                                            consts in rodata */
 209 #define MASK_NO_FUSED_MADD 0x01000000   /* Don't generate floating point
 210                                            multiply-add operations.  */
 211 #define MASK_BRANCHLIKELY  0x02000000   /* Generate Branch Likely
 212                                            instructions.  */
 213
 214                                         /* Debug switches, not documented */
 215 #define MASK_DEBUG      0               /* unused */
 216 #define MASK_DEBUG_A    0               /* don't allow <label>($reg) addrs */
 217 #define MASK_DEBUG_B    0               /* GO_IF_LEGITIMATE_ADDRESS debug */
 218 #define MASK_DEBUG_C    0               /* don't expand seq, etc.  */
 219 #define MASK_DEBUG_D    0               /* don't do define_split's */
 220 #define MASK_DEBUG_E    0               /* function_arg debug */
 221 #define MASK_DEBUG_F    0               /* ??? */
 222 #define MASK_DEBUG_G    0               /* don't support 64 bit arithmetic */
 223 #define MASK_DEBUG_I    0               /* unused */
 224
 225                                         /* Dummy switches used only in specs */
 226 #define MASK_MIPS_TFILE 0               /* flag for mips-tfile usage */
 227
 228                                         /* r4000 64 bit sizes */
 229 #define TARGET_INT64            (target_flags & MASK_INT64)
 230 #define TARGET_LONG64           (target_flags & MASK_LONG64)
 231 #define TARGET_FLOAT64          (target_flags & MASK_FLOAT64)
 232 #define TARGET_64BIT            (target_flags & MASK_64BIT)
 233
 234                                         /* Mips vs. GNU linker */
 235 #define TARGET_SPLIT_ADDRESSES  (target_flags & MASK_SPLIT_ADDR)
 236
 237                                         /* Mips vs. GNU assembler */
 238 #define TARGET_GAS              (target_flags & MASK_GAS)
 239 #define TARGET_MIPS_AS          (!TARGET_GAS)
 240
 241                                         /* Debug Modes */
 242 #define TARGET_DEBUG_MODE       (target_flags & MASK_DEBUG)
 243 #define TARGET_DEBUG_A_MODE     (target_flags & MASK_DEBUG_A)
 244 #define TARGET_DEBUG_B_MODE     (target_flags & MASK_DEBUG_B)
 245 #define TARGET_DEBUG_C_MODE     (target_flags & MASK_DEBUG_C)
 246 #define TARGET_DEBUG_D_MODE     (target_flags & MASK_DEBUG_D)
 247 #define TARGET_DEBUG_E_MODE     (target_flags & MASK_DEBUG_E)
 248 #define TARGET_DEBUG_F_MODE     (target_flags & MASK_DEBUG_F)
 249 #define TARGET_DEBUG_G_MODE     (target_flags & MASK_DEBUG_G)
 250 #define TARGET_DEBUG_I_MODE     (target_flags & MASK_DEBUG_I)
 251
 252                                         /* Reg. Naming in .s ($21 vs. $a0) */
 253 #define TARGET_NAME_REGS        (target_flags & MASK_NAME_REGS)
 254
 255                                         /* Optimize for Sdata/Sbss */
 256 #define TARGET_GP_OPT           (target_flags & MASK_GPOPT)
 257
 258                                         /* call memcpy instead of inline code */
 259 #define TARGET_MEMCPY           (target_flags & MASK_MEMCPY)
 260
 261                                         /* .abicalls, etc from Pyramid V.4 */
 262 #define TARGET_ABICALLS         (target_flags & MASK_ABICALLS)
 263
 264                                         /* software floating point */
 265 #define TARGET_SOFT_FLOAT       (target_flags & MASK_SOFT_FLOAT)
 266 #define TARGET_HARD_FLOAT       (! TARGET_SOFT_FLOAT)
 267
 268                                         /* always call through a register */
 269 #define TARGET_LONG_CALLS       (target_flags & MASK_LONG_CALLS)
 270
 271                                         /* generate embedded PIC code;
 272                                            requires gas.  */
 273 #define TARGET_EMBEDDED_PIC     (target_flags & MASK_EMBEDDED_PIC)
 274
 275                                         /* for embedded systems, optimize for
 276                                            reduced RAM space instead of for
 277                                            fastest code.  */
 278 #define TARGET_EMBEDDED_DATA    (target_flags & MASK_EMBEDDED_DATA)
 279
 280                                         /* always store uninitialized const
 281                                            variables in rodata, requires
 282                                            TARGET_EMBEDDED_DATA.  */
 283 #define TARGET_UNINIT_CONST_IN_RODATA   (target_flags & MASK_UNINIT_CONST_IN_RODATA)
 284
 285                                         /* generate big endian code.  */
 286 #define TARGET_BIG_ENDIAN       (target_flags & MASK_BIG_ENDIAN)
 287
 288 #define TARGET_SINGLE_FLOAT     (target_flags & MASK_SINGLE_FLOAT)
 289 #define TARGET_DOUBLE_FLOAT     (! TARGET_SINGLE_FLOAT)
 290
 291 #define TARGET_MAD              (target_flags & MASK_MAD)
 292
 293 #define TARGET_FUSED_MADD       (! (target_flags & MASK_NO_FUSED_MADD))
 294
 295 #define TARGET_4300_MUL_FIX     (target_flags & MASK_4300_MUL_FIX)
 296
 297 #define TARGET_NO_CHECK_ZERO_DIV (target_flags & MASK_NO_CHECK_ZERO_DIV)
 298 #define TARGET_CHECK_RANGE_DIV  (target_flags & MASK_CHECK_RANGE_DIV)
 299
 300 #define TARGET_BRANCHLIKELY     (target_flags & MASK_BRANCHLIKELY)
 301
 302
 303 /* True if we should use NewABI-style relocation operators for
 304    symbolic addresses.  This is never true for mips16 code,
 305    which has its own conventions.  */
 306
 307 #define TARGET_EXPLICIT_RELOCS  (target_flags & MASK_EXPLICIT_RELOCS)
 308
 309
 310 /* This is true if we must enable the assembly language file switching
 311    code.  */
 312
 313 #define TARGET_FILE_SWITCHING \
 314   (TARGET_GP_OPT && ! TARGET_GAS && ! TARGET_MIPS16)
 315
 316 /* True if the call patterns should be split into a jalr followed by
 317    an instruction to restore $gp.  This is only ever true for SVR4 PIC,
 318    in which $gp is call-clobbered.  It is only safe to split the load
 319    from the call when every use of $gp is explicit.  */
 320
 321 #define TARGET_SPLIT_CALLS \
 322   (TARGET_EXPLICIT_RELOCS && TARGET_ABICALLS && !TARGET_NEWABI)
 323
 324 /* True if we can optimize sibling calls.  For simplicity, we only
 325    handle cases in which call_insn_operand will reject invalid
 326    sibcall addresses.  There are two cases in which this isn't true:
 327
 328       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
 329         but there is no direct jump instruction.  It isn't worth
 330         using sibling calls in this case anyway; they would usually
 331         be longer than normal calls.
 332
 333       - TARGET_ABICALLS && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
 334         accepts global constants, but "jr $25" is the only allowed
 335         sibcall.  */
 336
 337 #define TARGET_SIBCALLS \
 338   (!TARGET_MIPS16 && (!TARGET_ABICALLS || TARGET_EXPLICIT_RELOCS))
 339
 340 /* True if .gpword or .gpdword should be used for switch tables.
 341    Not all SGI assemblers support this.  */
 342
 343 #define TARGET_GPWORD (TARGET_ABICALLS && (!TARGET_NEWABI || TARGET_GAS))
 344
 345
 346 /* We must disable the function end stabs when doing the file switching trick,
 347    because the Lscope stabs end up in the wrong place, making it impossible
 348    to debug the resulting code.  */
 349 #define NO_DBX_FUNCTION_END TARGET_FILE_SWITCHING
 350
 351                                         /* Generate mips16 code */
 352 #define TARGET_MIPS16           (target_flags & MASK_MIPS16)
 353
 354 /* Generic ISA defines.  */
 355 #define ISA_MIPS1                   (mips_isa == 1)
 356 #define ISA_MIPS2                   (mips_isa == 2)
 357 #define ISA_MIPS3                   (mips_isa == 3)
 358 #define ISA_MIPS4                   (mips_isa == 4)
 359 #define ISA_MIPS32                  (mips_isa == 32)
 360 #define ISA_MIPS32R2                (mips_isa == 33)
 361 #define ISA_MIPS64                  (mips_isa == 64)
 362
 363 /* Architecture target defines.  */
 364 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
 365 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
 366 #define TARGET_MIPS4100             (mips_arch == PROCESSOR_R4100)
 367 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
 368 #define TARGET_MIPS4300             (mips_arch == PROCESSOR_R4300)
 369 #define TARGET_MIPS4KC              (mips_arch == PROCESSOR_4KC)
 370 #define TARGET_MIPS5KC              (mips_arch == PROCESSOR_5KC)
 371 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
 372 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
 373 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1)
 374 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
 375
 376 /* Scheduling target defines.  */
 377 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
 378 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
 379 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
 380 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
 381 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
 382 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
 383 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
 384 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1)
 385 #define TUNE_SR71K                  (mips_tune == PROCESSOR_SR71000)
 386
 387 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
 388
 389 /* Define preprocessor macros for the -march and -mtune options.
 390    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
 391    processor.  If INFO's canonical name is "foo", define PREFIX to
 392    be "foo", and define an additional macro PREFIX_FOO.  */
 393 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
 394   do                                                            \
 395     {                                                           \
 396       char *macro, *p;                                          \
 397                                                                 \
 398       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
 399       for (p = macro; *p != 0; p++)                             \
 400         *p = TOUPPER (*p);                                      \
 401                                                                 \
 402       builtin_define (macro);                                   \
 403       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
 404       free (macro);                                             \
 405     }                                                           \
 406   while (0)
 407
 408 /* Target CPU builtins.  */
 409 #define TARGET_CPU_CPP_BUILTINS()                               \
 410   do                                                            \
 411     {                                                           \
 412       builtin_assert ("cpu=mips");                              \
 413       builtin_define ("__mips__");                              \
 414       builtin_define ("_mips");                                 \
 415                                                                 \
 416       /* We do this here because __mips is defined below        \
 417          and so we can't use builtin_define_std.  */            \
 418       if (!flag_iso)                                            \
 419           builtin_define ("mips");                              \
 420                                                                 \
 421       /* Treat _R3000 and _R4000 like register-size defines,    \
 422          which is how they've historically been used.  */       \
 423       if (TARGET_64BIT)                                         \
 424         {                                                       \
 425           builtin_define ("__mips64");                          \
 426           builtin_define_std ("R4000");                         \
 427           builtin_define ("_R4000");                            \
 428         }                                                       \
 429       else                                                      \
 430         {                                                       \
 431           builtin_define_std ("R3000");                         \
 432           builtin_define ("_R3000");                            \
 433         }                                                       \
 434       if (TARGET_FLOAT64)                                       \
 435           builtin_define ("__mips_fpr=64");                     \
 436       else                                                      \
 437           builtin_define ("__mips_fpr=32");                     \
 438                                                                 \
 439       if (TARGET_MIPS16)                                        \
 440           builtin_define ("__mips16");                          \
 441                                                                 \
 442       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);    \
 443       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);    \
 444                                                                 \
 445       if (ISA_MIPS1)                                            \
 446         {                                                       \
 447           builtin_define ("__mips=1");                          \
 448           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");         \
 449         }                                                       \
 450       else if (ISA_MIPS2)                                       \
 451         {                                                       \
 452           builtin_define ("__mips=2");                          \
 453           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");         \
 454         }                                                       \
 455       else if (ISA_MIPS3)                                       \
 456         {                                                       \
 457           builtin_define ("__mips=3");                          \
 458           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");         \
 459         }                                                       \
 460       else if (ISA_MIPS4)                                       \
 461         {                                                       \
 462           builtin_define ("__mips=4");                          \
 463           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");         \
 464         }                                                       \
 465       else if (ISA_MIPS32)                                      \
 466         {                                                       \
 467           builtin_define ("__mips=32");                         \
 468           builtin_define ("__mips_isa_rev=1");                  \
 469           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
 470         }                                                       \
 471       else if (ISA_MIPS32R2)                                    \
 472         {                                                       \
 473           builtin_define ("__mips=32");                         \
 474           builtin_define ("__mips_isa_rev=2");                  \
 475           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
 476         }                                                       \
 477       else if (ISA_MIPS64)                                      \
 478         {                                                       \
 479           builtin_define ("__mips=64");                         \
 480           builtin_define ("__mips_isa_rev=1");                  \
 481           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");        \
 482         }                                                       \
 483                                                                 \
 484       if (TARGET_HARD_FLOAT)                                    \
 485           builtin_define ("__mips_hard_float");                 \
 486       else if (TARGET_SOFT_FLOAT)                               \
 487           builtin_define ("__mips_soft_float");                 \
 488                                                                 \
 489       if (TARGET_SINGLE_FLOAT)                                  \
 490           builtin_define ("__mips_single_float");               \
 491                                                                 \
 492       if (TARGET_BIG_ENDIAN)                                    \
 493         {                                                       \
 494           builtin_define_std ("MIPSEB");                        \
 495           builtin_define ("_MIPSEB");                           \
 496         }                                                       \
 497       else                                                      \
 498         {                                                       \
 499           builtin_define_std ("MIPSEL");                        \
 500           builtin_define ("_MIPSEL");                           \
 501         }                                                       \
 502                                                                 \
 503         /* Macros dependent on the C dialect.  */               \
 504       if (preprocessing_asm_p ())                               \
 505         {                                                       \
 506           builtin_define_std ("LANGUAGE_ASSEMBLY");             \
 507           builtin_define ("_LANGUAGE_ASSEMBLY");                \
 508         }                                                       \
 509       else if (c_language == clk_c)                             \
 510         {                                                       \
 511           builtin_define_std ("LANGUAGE_C");                    \
 512           builtin_define ("_LANGUAGE_C");                       \
 513         }                                                       \
 514       else if (c_language == clk_cplusplus)                     \
 515         {                                                       \
 516           builtin_define ("_LANGUAGE_C_PLUS_PLUS");             \
 517           builtin_define ("__LANGUAGE_C_PLUS_PLUS");            \
 518           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");          \
 519         }                                                       \
 520       if (flag_objc)                                            \
 521         {                                                       \
 522           builtin_define ("_LANGUAGE_OBJECTIVE_C");             \
 523           builtin_define ("__LANGUAGE_OBJECTIVE_C");            \
 524           /* Bizzare, but needed at least for Irix.  */         \
 525           builtin_define_std ("LANGUAGE_C");                    \
 526           builtin_define ("_LANGUAGE_C");                       \
 527         }                                                       \
 528                                                                 \
 529       if (mips_abi == ABI_EABI)                                 \
 530         builtin_define ("__mips_eabi");                         \
 531                                                                 \
 532 } while (0)
 533
 534
 535
 536 /* Macro to define tables used to set the flags.
 537    This is a list in braces of pairs in braces,
 538    each pair being { "NAME", VALUE }
 539    where VALUE is the bits to set or minus the bits to clear.
 540    An empty string NAME is used to identify the default VALUE.  */
 541
 542 #define TARGET_SWITCHES                                                 \
 543 {                                                                       \
 544   SUBTARGET_TARGET_SWITCHES                                             \
 545   {"int64",               MASK_INT64 | MASK_LONG64,                     \
 546      N_("Use 64-bit int type")},                                        \
 547   {"long64",              MASK_LONG64,                                  \
 548      N_("Use 64-bit long type")},                                       \
 549   {"long32",             -(MASK_LONG64 | MASK_INT64),                   \
 550      N_("Use 32-bit long type")},                                       \
 551   {"split-addresses",     MASK_SPLIT_ADDR,                              \
 552      N_("Optimize lui/addiu address loads")},                           \
 553   {"no-split-addresses", -MASK_SPLIT_ADDR,                              \
 554      N_("Don't optimize lui/addiu address loads")},                     \
 555   {"mips-as",            -MASK_GAS,                                     \
 556      N_("Use MIPS as")},                                                \
 557   {"gas",                 MASK_GAS,                                     \
 558      N_("Use GNU as")},                                                 \
 559   {"rnames",              MASK_NAME_REGS,                               \
 560      N_("Use symbolic register names")},                                \
 561   {"no-rnames",          -MASK_NAME_REGS,                               \
 562      N_("Don't use symbolic register names")},                          \
 563   {"gpOPT",               MASK_GPOPT,                                   \
 564      N_("Use GP relative sdata/sbss sections")},                        \
 565   {"gpopt",               MASK_GPOPT,                                   \
 566      N_("Use GP relative sdata/sbss sections")},                        \
 567   {"no-gpOPT",           -MASK_GPOPT,                                   \
 568      N_("Don't use GP relative sdata/sbss sections")},                  \
 569   {"no-gpopt",           -MASK_GPOPT,                                   \
 570      N_("Don't use GP relative sdata/sbss sections")},                  \
 571   {"stats",               0,                                            \
 572      N_("Output compiler statistics (now ignored)")},                   \
 573   {"no-stats",            0,                                            \
 574      N_("Don't output compiler statistics")},                           \
 575   {"memcpy",              MASK_MEMCPY,                                  \
 576      N_("Don't optimize block moves")},                                 \
 577   {"no-memcpy",          -MASK_MEMCPY,                                  \
 578      N_("Optimize block moves")},                                       \
 579   {"mips-tfile",          MASK_MIPS_TFILE,                              \
 580      N_("Use mips-tfile asm postpass")},                                \
 581   {"no-mips-tfile",      -MASK_MIPS_TFILE,                              \
 582      N_("Don't use mips-tfile asm postpass")},                          \
 583   {"soft-float",          MASK_SOFT_FLOAT,                              \
 584      N_("Use software floating point")},                                \
 585   {"hard-float",         -MASK_SOFT_FLOAT,                              \
 586      N_("Use hardware floating point")},                                \
 587   {"fp64",                MASK_FLOAT64,                                 \
 588      N_("Use 64-bit FP registers")},                                    \
 589   {"fp32",               -MASK_FLOAT64,                                 \
 590      N_("Use 32-bit FP registers")},                                    \
 591   {"gp64",                MASK_64BIT,                                   \
 592      N_("Use 64-bit general registers")},                               \
 593   {"gp32",               -MASK_64BIT,                                   \
 594      N_("Use 32-bit general registers")},                               \
 595   {"abicalls",            MASK_ABICALLS,                                \
 596      N_("Use Irix PIC")},                                               \
 597   {"no-abicalls",        -MASK_ABICALLS,                                \
 598      N_("Don't use Irix PIC")},                                         \
 599   {"long-calls",          MASK_LONG_CALLS,                              \
 600      N_("Use indirect calls")},                                         \
 601   {"no-long-calls",      -MASK_LONG_CALLS,                              \
 602      N_("Don't use indirect calls")},                                   \
 603   {"embedded-pic",        MASK_EMBEDDED_PIC,                            \
 604      N_("Use embedded PIC")},                                           \
 605   {"no-embedded-pic",    -MASK_EMBEDDED_PIC,                            \
 606      N_("Don't use embedded PIC")},                                     \
 607   {"embedded-data",       MASK_EMBEDDED_DATA,                           \
 608      N_("Use ROM instead of RAM")},                                     \
 609   {"no-embedded-data",   -MASK_EMBEDDED_DATA,                           \
 610      N_("Don't use ROM instead of RAM")},                               \
 611   {"uninit-const-in-rodata", MASK_UNINIT_CONST_IN_RODATA,               \
 612      N_("Put uninitialized constants in ROM (needs -membedded-data)")}, \
 613   {"no-uninit-const-in-rodata", -MASK_UNINIT_CONST_IN_RODATA,           \
 614      N_("Don't put uninitialized constants in ROM")},                   \
 615   {"eb",                  MASK_BIG_ENDIAN,                              \
 616      N_("Use big-endian byte order")},                                  \
 617   {"el",                 -MASK_BIG_ENDIAN,                              \
 618      N_("Use little-endian byte order")},                               \
 619   {"single-float",        MASK_SINGLE_FLOAT,                            \
 620      N_("Use single (32-bit) FP only")},                                \
 621   {"double-float",       -MASK_SINGLE_FLOAT,                            \
 622      N_("Don't use single (32-bit) FP only")},                          \
 623   {"mad",                 MASK_MAD,                                     \
 624      N_("Use multiply accumulate")},                                    \
 625   {"no-mad",             -MASK_MAD,                                     \
 626      N_("Don't use multiply accumulate")},                              \
 627   {"no-fused-madd",       MASK_NO_FUSED_MADD,                           \
 628      N_("Don't generate fused multiply/add instructions")},             \
 629   {"fused-madd",         -MASK_NO_FUSED_MADD,                           \
 630      N_("Generate fused multiply/add instructions")},                   \
 631   {"fix4300",             MASK_4300_MUL_FIX,                            \
 632      N_("Work around early 4300 hardware bug")},                        \
 633   {"no-fix4300",         -MASK_4300_MUL_FIX,                            \
 634      N_("Don't work around early 4300 hardware bug")},                  \
 635   {"check-zero-division",-MASK_NO_CHECK_ZERO_DIV,                       \
 636      N_("Trap on integer divide by zero")},                             \
 637   {"no-check-zero-division", MASK_NO_CHECK_ZERO_DIV,                    \
 638      N_("Don't trap on integer divide by zero")},                       \
 639   {"check-range-division",MASK_CHECK_RANGE_DIV,                         \
 640      N_("Trap on integer divide overflow")},                            \
 641   {"no-check-range-division",-MASK_CHECK_RANGE_DIV,                     \
 642      N_("Don't trap on integer divide overflow")},                      \
 643   { "branch-likely",      MASK_BRANCHLIKELY,                            \
 644       N_("Use Branch Likely instructions, overriding default for arch")}, \
 645   { "no-branch-likely",  -MASK_BRANCHLIKELY,                            \
 646       N_("Don't use Branch Likely instructions, overriding default for arch")}, \
 647   {"explicit-relocs",     MASK_EXPLICIT_RELOCS,                         \
 648      N_("Use NewABI-style %reloc() assembly operators")},               \
 649   {"no-explicit-relocs", -MASK_EXPLICIT_RELOCS,                         \
 650      N_("Use assembler macros instead of relocation operators")},       \
 651   {"debug",               MASK_DEBUG,                                   \
 652      NULL},                                                             \
 653   {"debuga",              MASK_DEBUG_A,                                 \
 654      NULL},                                                             \
 655   {"debugb",              MASK_DEBUG_B,                                 \
 656      NULL},                                                             \
 657   {"debugc",              MASK_DEBUG_C,                                 \
 658      NULL},                                                             \
 659   {"debugd",              MASK_DEBUG_D,                                 \
 660      NULL},                                                             \
 661   {"debuge",              MASK_DEBUG_E,                                 \
 662      NULL},                                                             \
 663   {"debugf",              MASK_DEBUG_F,                                 \
 664      NULL},                                                             \
 665   {"debugg",              MASK_DEBUG_G,                                 \
 666      NULL},                                                             \
 667   {"debugi",              MASK_DEBUG_I,                                 \
 668      NULL},                                                             \
 669   {"",                    (TARGET_DEFAULT                               \
 670                            | TARGET_CPU_DEFAULT                         \
 671                            | TARGET_ENDIAN_DEFAULT),                    \
 672      NULL},                                                             \
 673 }
 674
 675 /* Default target_flags if no switches are specified  */
 676
 677 #ifndef TARGET_DEFAULT
 678 #define TARGET_DEFAULT 0
 679 #endif
 680
 681 #ifndef TARGET_CPU_DEFAULT
 682 #define TARGET_CPU_DEFAULT 0
 683 #endif
 684
 685 #ifndef TARGET_ENDIAN_DEFAULT
 686 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
 687 #endif
 688
 689 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
 690 #ifndef MIPS_ISA_DEFAULT
 691 #ifndef MIPS_CPU_STRING_DEFAULT
 692 #define MIPS_CPU_STRING_DEFAULT "from-abi"
 693 #endif
 694 #endif
 695
 696 #ifdef IN_LIBGCC2
 697 #undef TARGET_64BIT
 698 /* Make this compile time constant for libgcc2 */
 699 #ifdef __mips64
 700 #define TARGET_64BIT            1
 701 #else
 702 #define TARGET_64BIT            0
 703 #endif
 704 #endif /* IN_LIBGCC2 */
 705
 706 #ifndef MULTILIB_ENDIAN_DEFAULT
 707 #if TARGET_ENDIAN_DEFAULT == 0
 708 #define MULTILIB_ENDIAN_DEFAULT "EL"
 709 #else
 710 #define MULTILIB_ENDIAN_DEFAULT "EB"
 711 #endif
 712 #endif
 713
 714 #ifndef MULTILIB_ISA_DEFAULT
 715 #  if MIPS_ISA_DEFAULT == 1
 716 #    define MULTILIB_ISA_DEFAULT "mips1"
 717 #  else
 718 #    if MIPS_ISA_DEFAULT == 2
 719 #      define MULTILIB_ISA_DEFAULT "mips2"
 720 #    else
 721 #      if MIPS_ISA_DEFAULT == 3
 722 #        define MULTILIB_ISA_DEFAULT "mips3"
 723 #      else
 724 #        if MIPS_ISA_DEFAULT == 4
 725 #          define MULTILIB_ISA_DEFAULT "mips4"
 726 #        else
 727 #          if MIPS_ISA_DEFAULT == 32
 728 #            define MULTILIB_ISA_DEFAULT "mips32"
 729 #          else
 730 #            if MIPS_ISA_DEFAULT == 33
 731 #              define MULTILIB_ISA_DEFAULT "mips32r2"
 732 #            else
 733 #              if MIPS_ISA_DEFAULT == 64
 734 #                define MULTILIB_ISA_DEFAULT "mips64"
 735 #              else
 736 #                define MULTILIB_ISA_DEFAULT "mips1"
 737 #              endif
 738 #            endif
 739 #          endif
 740 #        endif
 741 #      endif
 742 #    endif
 743 #  endif
 744 #endif
 745
 746 #ifndef MULTILIB_DEFAULTS
 747 #define MULTILIB_DEFAULTS \
 748     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
 749 #endif
 750
 751 /* We must pass -EL to the linker by default for little endian embedded
 752    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
 753    linker will default to using big-endian output files.  The OUTPUT_FORMAT
 754    line must be in the linker script, otherwise -EB/-EL will not work.  */
 755
 756 #ifndef ENDIAN_SPEC
 757 #if TARGET_ENDIAN_DEFAULT == 0
 758 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
 759 #else
 760 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
 761 #endif
 762 #endif
 763
 764 #define TARGET_OPTIONS                                                  \
 765 {                                                                       \
 766   SUBTARGET_TARGET_OPTIONS                                              \
 767   { "tune=",    &mips_tune_string,                                      \
 768       N_("Specify CPU for scheduling purposes"), 0},                    \
 769   { "arch=",    &mips_arch_string,                                      \
 770       N_("Specify CPU for code generation purposes"), 0},               \
 771   { "abi=", &mips_abi_string,                                           \
 772       N_("Specify an ABI"), 0},                                         \
 773   { "ips",      &mips_isa_string,                                       \
 774       N_("Specify a Standard MIPS ISA"), 0},                            \
 775   { "entry",    &mips_entry_string,                                     \
 776       N_("Use mips16 entry/exit psuedo ops"), 0},                       \
 777   { "no-mips16", &mips_no_mips16_string,                                \
 778       N_("Don't use MIPS16 instructions"), 0},                          \
 779   { "no-flush-func", &mips_cache_flush_func,                            \
 780       N_("Don't call any cache flush functions"), 0},                   \
 781   { "flush-func=", &mips_cache_flush_func,                              \
 782       N_("Specify cache flush function"), 0},                           \
 783 }
 784
 785 /* This is meant to be redefined in the host dependent files.  */
 786 #define SUBTARGET_TARGET_OPTIONS
 787
 788 /* Support for a compile-time default CPU, et cetera.  The rules are:
 789    --with-arch is ignored if -march is specified or a -mips is specified
 790      (other than -mips16).
 791    --with-tune is ignored if -mtune is specified.
 792    --with-abi is ignored if -mabi is specified.
 793    --with-float is ignored if -mhard-float or -msoft-float are
 794      specified.  */
 795 #define OPTION_DEFAULT_SPECS \
 796   {"arch", "%{!march=*:%{mips16:-march=%(VALUE)}%{!mips*:-march=%(VALUE)}}" }, \
 797   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
 798   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
 799   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }
 800
 801
 802 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY                    \
 803                                  && !TARGET_SR71K                       \
 804                                  && !TARGET_MIPS16)
 805
 806 /* Generate three-operand multiply instructions for SImode.  */
 807 #define GENERATE_MULT3_SI       ((TARGET_MIPS3900                       \
 808                                   || TARGET_MIPS5400                    \
 809                                   || TARGET_MIPS5500                    \
 810                                   || ISA_MIPS32                         \
 811                                   || ISA_MIPS32R2                       \
 812                                   || ISA_MIPS64)                        \
 813                                  && !TARGET_MIPS16)
 814
 815 /* Generate three-operand multiply instructions for DImode.  */
 816 #define GENERATE_MULT3_DI       ((TARGET_MIPS3900)                      \
 817                                  && !TARGET_MIPS16)
 818
 819 /* Macros to decide whether certain features are available or not,
 820    depending on the instruction set architecture level.  */
 821
 822 #define HAVE_SQRT_P()           (!ISA_MIPS1)
 823
 824 /* True if the ABI can only work with 64-bit integer registers.  We
 825    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
 826    otherwise floating-point registers must also be 64-bit.  */
 827 #define ABI_NEEDS_64BIT_REGS    (mips_abi == ABI_64                     \
 828                                  || mips_abi == ABI_O64                 \
 829                                  || mips_abi == ABI_N32)
 830
 831 /* Likewise for 32-bit regs.  */
 832 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
 833
 834 /* True if symbols are 64 bits wide.  At present, n64 is the only
 835    ABI for which this is true.  */
 836 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64)
 837
 838 /* ISA has instructions for managing 64 bit fp and gp regs (eg. mips3).  */
 839 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
 840                                  || ISA_MIPS4                           \
 841                                  || ISA_MIPS64)
 842
 843 /* ISA has branch likely instructions (eg. mips2).  */
 844 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
 845    been generated up to this point.  */
 846 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1                             \
 847                                  && !TARGET_MIPS5500)
 848
 849 /* ISA has the conditional move instructions introduced in mips4.  */
 850 #define ISA_HAS_CONDMOVE        ((ISA_MIPS4                             \
 851                                   || ISA_MIPS32                         \
 852                                   || ISA_MIPS32R2                       \
 853                                   || ISA_MIPS64)                        \
 854                                  && !TARGET_MIPS5500                    \
 855                                  && !TARGET_MIPS16)
 856
 857 /* ISA has just the integer condition move instructions (movn,movz) */
 858 #define ISA_HAS_INT_CONDMOVE     0
 859
 860 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
 861    branch on CC, and move (both FP and non-FP) on CC.  */
 862 #define ISA_HAS_8CC             (ISA_MIPS4                              \
 863                                  || ISA_MIPS32                          \
 864                                  || ISA_MIPS32R2                        \
 865                                  || ISA_MIPS64)
 866
 867 /* This is a catch all for the other new mips4 instructions: indexed load and
 868    indexed prefetch instructions, the FP madd and msub instructions,
 869    and the FP recip and recip sqrt instructions */
 870 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
 871                                   || ISA_MIPS64)                        \
 872                                  && !TARGET_MIPS16)
 873
 874 /* ISA has conditional trap instructions.  */
 875 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
 876                                  && !TARGET_MIPS16)
 877
 878 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
 879 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
 880                                   || ISA_MIPS32R2                       \
 881                                   || ISA_MIPS64                         \
 882                                   ) && !TARGET_MIPS16)
 883
 884 /* ISA has floating-point nmadd and nmsub instructions.  */
 885 #define ISA_HAS_NMADD_NMSUB     ((ISA_MIPS4                             \
 886                                   || ISA_MIPS64)                        \
 887                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
 888                                  && ! TARGET_MIPS16)
 889
 890 /* ISA has count leading zeroes/ones instruction (not implemented).  */
 891 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
 892                                   || ISA_MIPS32R2                       \
 893                                   || ISA_MIPS64                         \
 894                                  ) && !TARGET_MIPS16)
 895
 896 /* ISA has double-word count leading zeroes/ones instruction (not
 897    implemented).  */
 898 #define ISA_HAS_DCLZ_DCLO       (ISA_MIPS64                             \
 899                                  && !TARGET_MIPS16)
 900
 901 /* ISA has three operand multiply instructions that put
 902    the high part in an accumulator: mulhi or mulhiu.  */
 903 #define ISA_HAS_MULHI           (TARGET_MIPS5400                        \
 904                                  || TARGET_MIPS5500                     \
 905                                  || TARGET_SR71K                        \
 906                                  )
 907
 908 /* ISA has three operand multiply instructions that
 909    negates the result and puts the result in an accumulator.  */
 910 #define ISA_HAS_MULS            (TARGET_MIPS5400                        \
 911                                  || TARGET_MIPS5500                     \
 912                                  || TARGET_SR71K                        \
 913                                  )
 914
 915 /* ISA has three operand multiply instructions that subtracts the
 916    result from a 4th operand and puts the result in an accumulator.  */
 917 #define ISA_HAS_MSAC            (TARGET_MIPS5400                        \
 918                                  || TARGET_MIPS5500                     \
 919                                  || TARGET_SR71K                        \
 920                                  )
 921 /* ISA has three operand multiply instructions that  the result
 922    from a 4th operand and puts the result in an accumulator.  */
 923 #define ISA_HAS_MACC            ((TARGET_MIPS4120 && !TARGET_MIPS16)    \
 924                                  || TARGET_MIPS5400                     \
 925                                  || TARGET_MIPS5500                     \
 926                                  || TARGET_SR71K                        \
 927                                  )
 928
 929 /* ISA has 32-bit rotate right instruction.  */
 930 #define ISA_HAS_ROTR_SI         (!TARGET_MIPS16                         \
 931                                  && (ISA_MIPS32R2                       \
 932                                      || TARGET_MIPS5400                 \
 933                                      || TARGET_MIPS5500                 \
 934                                      || TARGET_SR71K                    \
 935                                      ))
 936
 937 /* ISA has 64-bit rotate right instruction.  */
 938 #define ISA_HAS_ROTR_DI         (TARGET_64BIT                           \
 939                                  && !TARGET_MIPS16                      \
 940                                  && (TARGET_MIPS5400                    \
 941                                      || TARGET_MIPS5500                 \
 942                                      || TARGET_SR71K                    \
 943                                      ))
 944
 945 /* ISA has data prefetch instruction.  */
 946 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
 947                                   || ISA_MIPS32                         \
 948                                   || ISA_MIPS32R2                       \
 949                                   || ISA_MIPS64)                        \
 950                                  && !TARGET_MIPS16)
 951
 952 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
 953    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
 954    also requires TARGET_DOUBLE_FLOAT.  */
 955 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
 956
 957 /* ISA includes the MIPS32r2 seb and seh instructions.  */
 958 #define ISA_HAS_SEB_SEH         (!TARGET_MIPS16                        \
 959                                  && (ISA_MIPS32R2                      \
 960                                      ))
 961
 962 /* True if the result of a load is not available to the next instruction.
 963    A nop will then be needed between instructions like "lw $4,..."
 964    and "addiu $4,$4,1".  */
 965 #define ISA_HAS_LOAD_DELAY      (mips_isa == 1                          \
 966                                  && !TARGET_MIPS3900                    \
 967                                  && !TARGET_MIPS16)
 968
 969 /* Likewise mtc1 and mfc1.  */
 970 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3)
 971
 972 /* Likewise floating-point comparisons.  */
 973 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3)
 974
 975 /* True if mflo and mfhi can be immediately followed by instructions
 976    which write to the HI and LO registers.  Most targets require a
 977    two-instruction gap.  */
 978 #define ISA_HAS_HILO_INTERLOCKS (TARGET_MIPS5500 || TARGET_SB1)
 979
 980 /* CC1_SPEC causes -mips3 and -mips4 to set -mfp64 and -mgp64; -mips1 or
 981    -mips2 sets -mfp32 and -mgp32.  This can be overridden by an explicit
 982    -mfp32, -mfp64, -mgp32 or -mgp64.  -mfp64 sets MASK_FLOAT64 in
 983    target_flags, and -mgp64 sets MASK_64BIT.
 984
 985    Setting MASK_64BIT in target_flags will cause gcc to assume that
 986    registers are 64 bits wide.  int, long and void * will be 32 bit;
 987    this may be changed with -mint64 or -mlong64.
 988
 989    The gen* programs link code that refers to MASK_64BIT.  They don't
 990    actually use the information in target_flags; they just refer to
 991    it.  */
 992 \f
 993 /* Switch  Recognition by gcc.c.  Add -G xx support */
 994
 995 #undef  SWITCH_TAKES_ARG
 996 #define SWITCH_TAKES_ARG(CHAR)                                          \
 997   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
 998
 999 /* Sometimes certain combinations of command options do not make sense
1000    on a particular target machine.  You can define a macro
1001    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
1002    defined, is executed once just after all the command options have
1003    been parsed.
1004
1005    On the MIPS, it is used to handle -G.  We also use it to set up all
1006    of the tables referenced in the other macros.  */
1007
1008 #define OVERRIDE_OPTIONS override_options ()
1009
1010 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
1011
1012 /* Show we can debug even without a frame pointer.  */
1013 #define CAN_DEBUG_WITHOUT_FP
1014 \f
1015 /* Tell collect what flags to pass to nm.  */
1016 #ifndef NM_FLAGS
1017 #define NM_FLAGS "-Bn"
1018 #endif
1019
1020 \f
1021 /* Assembler specs.  */
1022
1023 /* MIPS_AS_ASM_SPEC is passed when using the MIPS assembler rather
1024    than gas.  */
1025
1026 #define MIPS_AS_ASM_SPEC "\
1027 %{!.s:-nocpp} %{.s: %{cpp} %{nocpp}} \
1028 %{pipe: %e-pipe is not supported} \
1029 %{K} %(subtarget_mips_as_asm_spec)"
1030
1031 /* SUBTARGET_MIPS_AS_ASM_SPEC is passed when using the MIPS assembler
1032    rather than gas.  It may be overridden by subtargets.  */
1033
1034 #ifndef SUBTARGET_MIPS_AS_ASM_SPEC
1035 #define SUBTARGET_MIPS_AS_ASM_SPEC "%{v}"
1036 #endif
1037
1038 /* GAS_ASM_SPEC is passed when using gas, rather than the MIPS
1039    assembler.  */
1040
1041 #define GAS_ASM_SPEC "%{mtune=*} %{v}"
1042
1043 #define SUBTARGET_TARGET_SWITCHES
1044
1045 extern int mips_abi;
1046
1047 #ifndef MIPS_ABI_DEFAULT
1048 #define MIPS_ABI_DEFAULT ABI_32
1049 #endif
1050
1051 /* Use the most portable ABI flag for the ASM specs.  */
1052
1053 #if MIPS_ABI_DEFAULT == ABI_32
1054 #define MULTILIB_ABI_DEFAULT "mabi=32"
1055 #define ASM_ABI_DEFAULT_SPEC "-32"
1056 #endif
1057
1058 #if MIPS_ABI_DEFAULT == ABI_O64
1059 #define MULTILIB_ABI_DEFAULT "mabi=o64"
1060 #define ASM_ABI_DEFAULT_SPEC "-mabi=o64"
1061 #endif
1062
1063 #if MIPS_ABI_DEFAULT == ABI_N32
1064 #define MULTILIB_ABI_DEFAULT "mabi=n32"
1065 #define ASM_ABI_DEFAULT_SPEC "-n32"
1066 #endif
1067
1068 #if MIPS_ABI_DEFAULT == ABI_64
1069 #define MULTILIB_ABI_DEFAULT "mabi=64"
1070 #define ASM_ABI_DEFAULT_SPEC "-64"
1071 #endif
1072
1073 #if MIPS_ABI_DEFAULT == ABI_EABI
1074 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
1075 #define ASM_ABI_DEFAULT_SPEC "-mabi=eabi"
1076 #endif
1077
1078 /* Only ELF targets can switch the ABI.  */
1079 #ifndef OBJECT_FORMAT_ELF
1080 #undef ASM_ABI_DEFAULT_SPEC
1081 #define ASM_ABI_DEFAULT_SPEC ""
1082 #endif
1083
1084 /* TARGET_ASM_SPEC is used to select either MIPS_AS_ASM_SPEC or
1085    GAS_ASM_SPEC as the default, depending upon the value of
1086    TARGET_DEFAULT.  */
1087
1088 #if ((TARGET_CPU_DEFAULT | TARGET_DEFAULT) & MASK_GAS) != 0
1089 /* GAS */
1090
1091 #define TARGET_ASM_SPEC "\
1092 %{mmips-as: %(mips_as_asm_spec)} \
1093 %{!mmips-as: %(gas_asm_spec)}"
1094
1095 #else /* not GAS */
1096
1097 #define TARGET_ASM_SPEC "\
1098 %{!mgas: %(mips_as_asm_spec)} \
1099 %{mgas: %(gas_asm_spec)}"
1100
1101 #endif /* not GAS */
1102
1103 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
1104    to the assembler.  It may be overridden by subtargets.  */
1105 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
1106 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
1107 %{noasmopt:-O0} \
1108 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
1109 #endif
1110
1111 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
1112    the assembler.  It may be overridden by subtargets.  */
1113 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
1114 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
1115 %{g} %{g0} %{g1} %{g2} %{g3} \
1116 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
1117 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
1118 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1119 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1120 %(mdebug_asm_spec)"
1121 #endif
1122
1123 /* Beginning with gas 2.13, -mdebug must be passed to correctly handle COFF
1124    and stabs debugging info.  */
1125 #if ((TARGET_CPU_DEFAULT | TARGET_DEFAULT) & MASK_GAS) != 0
1126 /* GAS */
1127 #define MDEBUG_ASM_SPEC "%{!gdwarf*:-mdebug} %{gdwarf*:-no-mdebug}"
1128 #else /* not GAS */
1129 #define MDEBUG_ASM_SPEC ""
1130 #endif /* not GAS */
1131
1132 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1133    overridden by subtargets.  */
1134
1135 #ifndef SUBTARGET_ASM_SPEC
1136 #define SUBTARGET_ASM_SPEC ""
1137 #endif
1138
1139 /* ASM_SPEC is the set of arguments to pass to the assembler.  Note: we
1140    pass -mgp32, -mgp64, -march, -mabi=eabi and -meabi=o64 regardless of
1141    whether we're using GAS.  These options can only be used properly
1142    with GAS, and it is better to get an error from a non-GAS assembler
1143    than to silently generate bad code.  */
1144
1145 #undef ASM_SPEC
1146 #define ASM_SPEC "\
1147 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1148 %{mips32} %{mips32r2} %{mips64} \
1149 %{mips16:%{!mno-mips16:-mips16}} %{mno-mips16:-no-mips16} \
1150 %(subtarget_asm_optimizing_spec) \
1151 %(subtarget_asm_debugging_spec) \
1152 %{membedded-pic} \
1153 %{mabi=32:-32}%{mabi=n32:-n32}%{mabi=64:-64}%{mabi=n64:-64} \
1154 %{mabi=eabi} %{mabi=o64} %{!mabi*: %(asm_abi_default_spec)} \
1155 %{mgp32} %{mgp64} %{march=*} \
1156 %(target_asm_spec) \
1157 %(subtarget_asm_spec)"
1158
1159 /* Specify to run a post-processor, mips-tfile after the assembler
1160    has run to stuff the mips debug information into the object file.
1161    This is needed because the $#!%^ MIPS assembler provides no way
1162    of specifying such information in the assembly file.  If we are
1163    cross compiling, disable mips-tfile unless the user specifies
1164    -mmips-tfile.  */
1165
1166 #ifndef ASM_FINAL_SPEC
1167 #if ((TARGET_CPU_DEFAULT | TARGET_DEFAULT) & MASK_GAS) != 0
1168 /* GAS */
1169 #define ASM_FINAL_SPEC "\
1170 %{mmips-as: %{!mno-mips-tfile: \
1171         \n mips-tfile %{v*: -v} \
1172                 %{K: -I %b.o~} \
1173                 %{!K: %{save-temps: -I %b.o~}} \
1174                 %{c:%W{o*}%{!o*:-o %b.o}}%{!c:-o %U.o} \
1175                 %{.s:%i} %{!.s:%g.s}}}"
1176
1177 #else
1178 /* not GAS */
1179 #define ASM_FINAL_SPEC "\
1180 %{!mgas: %{!mno-mips-tfile: \
1181         \n mips-tfile %{v*: -v} \
1182                 %{K: -I %b.o~} \
1183                 %{!K: %{save-temps: -I %b.o~}} \
1184                 %{c:%W{o*}%{!o*:-o %b.o}}%{!c:-o %U.o} \
1185                 %{.s:%i} %{!.s:%g.s}}}"
1186
1187 #endif
1188 #endif  /* ASM_FINAL_SPEC */
1189
1190 /* Redefinition of libraries used.  Mips doesn't support normal
1191    UNIX style profiling via calling _mcount.  It does offer
1192    profiling that samples the PC, so do what we can...  */
1193
1194 #ifndef LIB_SPEC
1195 #define LIB_SPEC "%{pg:-lprof1} %{p:-lprof1} -lc"
1196 #endif
1197
1198 /* Extra switches sometimes passed to the linker.  */
1199 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1200   will interpret it as a -b option.  */
1201
1202 #ifndef LINK_SPEC
1203 #define LINK_SPEC "\
1204 %(endian_spec) \
1205 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32} %{mips32r2} %{mips64} \
1206 %{bestGnum} %{shared} %{non_shared}"
1207 #endif  /* LINK_SPEC defined */
1208
1209
1210 /* Specs for the compiler proper */
1211
1212 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1213    overridden by subtargets.  */
1214 #ifndef SUBTARGET_CC1_SPEC
1215 #define SUBTARGET_CC1_SPEC ""
1216 #endif
1217
1218 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1219 /* Note, we will need to adjust the following if we ever find a MIPS variant
1220    that has 32-bit GPRs and 64-bit FPRs as well as fix all of the reload bugs
1221    that show up in this case.  */
1222
1223 #ifndef CC1_SPEC
1224 #define CC1_SPEC "\
1225 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1226 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1227 %{save-temps: } \
1228 %(subtarget_cc1_spec)"
1229 #endif
1230
1231 /* Preprocessor specs.  */
1232
1233 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1234    overridden by subtargets.  */
1235 #ifndef SUBTARGET_CPP_SPEC
1236 #define SUBTARGET_CPP_SPEC ""
1237 #endif
1238
1239 #define CPP_SPEC "%(subtarget_cpp_spec)"
1240
1241 /* This macro defines names of additional specifications to put in the specs
1242    that can be used in various specifications like CC1_SPEC.  Its definition
1243    is an initializer with a subgrouping for each command option.
1244
1245    Each subgrouping contains a string constant, that defines the
1246    specification name, and a string constant that used by the GNU CC driver
1247    program.
1248
1249    Do not define this macro if it does not need to do anything.  */
1250
1251 #define EXTRA_SPECS                                                     \
1252   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1253   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1254   { "mips_as_asm_spec", MIPS_AS_ASM_SPEC },                             \
1255   { "gas_asm_spec", GAS_ASM_SPEC },                                     \
1256   { "target_asm_spec", TARGET_ASM_SPEC },                               \
1257   { "subtarget_mips_as_asm_spec", SUBTARGET_MIPS_AS_ASM_SPEC },         \
1258   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1259   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1260   { "mdebug_asm_spec", MDEBUG_ASM_SPEC },                               \
1261   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1262   { "asm_abi_default_spec", ASM_ABI_DEFAULT_SPEC },                     \
1263   { "endian_spec", ENDIAN_SPEC },                                       \
1264   SUBTARGET_EXTRA_SPECS
1265
1266 #ifndef SUBTARGET_EXTRA_SPECS
1267 #define SUBTARGET_EXTRA_SPECS
1268 #endif
1269
1270 /* If defined, this macro is an additional prefix to try after
1271    `STANDARD_EXEC_PREFIX'.  */
1272
1273 #ifndef MD_EXEC_PREFIX
1274 #define MD_EXEC_PREFIX "/usr/lib/cmplrs/cc/"
1275 #endif
1276
1277 #ifndef MD_STARTFILE_PREFIX
1278 #define MD_STARTFILE_PREFIX "/usr/lib/cmplrs/cc/"
1279 #endif
1280
1281 \f
1282 /* Print subsidiary information on the compiler version in use.  */
1283
1284 #define MIPS_VERSION "[AL 1.1, MM 40]"
1285
1286 #ifndef MACHINE_TYPE
1287 #define MACHINE_TYPE "BSD Mips"
1288 #endif
1289
1290 #ifndef TARGET_VERSION_INTERNAL
1291 #define TARGET_VERSION_INTERNAL(STREAM)                                 \
1292   fprintf (STREAM, " %s %s", MIPS_VERSION, MACHINE_TYPE)
1293 #endif
1294
1295 #ifndef TARGET_VERSION
1296 #define TARGET_VERSION TARGET_VERSION_INTERNAL (stderr)
1297 #endif
1298
1299 \f
1300 #define SDB_DEBUGGING_INFO 1            /* generate info for mips-tfile */
1301 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1302 #define MIPS_DEBUGGING_INFO 1           /* MIPS specific debugging info */
1303
1304 #ifndef PREFERRED_DEBUGGING_TYPE        /* assume SDB_DEBUGGING_INFO */
1305 #define PREFERRED_DEBUGGING_TYPE SDB_DEBUG
1306 #endif
1307
1308 /* By default, turn on GDB extensions.  */
1309 #define DEFAULT_GDB_EXTENSIONS 1
1310
1311 /* If we are passing smuggling stabs through the MIPS ECOFF object
1312    format, put a comment in front of the .stab<x> operation so
1313    that the MIPS assembler does not choke.  The mips-tfile program
1314    will correctly put the stab into the object file.  */
1315
1316 #define ASM_STABS_OP    ((TARGET_GAS) ? "\t.stabs\t" : " #.stabs\t")
1317 #define ASM_STABN_OP    ((TARGET_GAS) ? "\t.stabn\t" : " #.stabn\t")
1318 #define ASM_STABD_OP    ((TARGET_GAS) ? "\t.stabd\t" : " #.stabd\t")
1319
1320 /* Local compiler-generated symbols must have a prefix that the assembler
1321    understands.   By default, this is $, although some targets (e.g.,
1322    NetBSD-ELF) need to override this.  */
1323
1324 #ifndef LOCAL_LABEL_PREFIX
1325 #define LOCAL_LABEL_PREFIX      "$"
1326 #endif
1327
1328 /* By default on the mips, external symbols do not have an underscore
1329    prepended, but some targets (e.g., NetBSD) require this.  */
1330
1331 #ifndef USER_LABEL_PREFIX
1332 #define USER_LABEL_PREFIX       ""
1333 #endif
1334
1335 /* Forward references to tags are allowed.  */
1336 #define SDB_ALLOW_FORWARD_REFERENCES
1337
1338 /* Unknown tags are also allowed.  */
1339 #define SDB_ALLOW_UNKNOWN_REFERENCES
1340
1341 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1342    since the length can run past this up to a continuation point.  */
1343 #undef DBX_CONTIN_LENGTH
1344 #define DBX_CONTIN_LENGTH 1500
1345
1346 /* How to renumber registers for dbx and gdb.  */
1347 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[ (REGNO) ]
1348
1349 /* The mapping from gcc register number to DWARF 2 CFA column number.
1350    This mapping does not allow for tracking register 0, since SGI's broken
1351    dwarf reader thinks column 0 is used for the frame address, but since
1352    register 0 is fixed this is not a problem.  */
1353 #define DWARF_FRAME_REGNUM(REG)                         \
1354   (REG == GP_REG_FIRST + 31 ? DWARF_FRAME_RETURN_COLUMN : REG)
1355
1356 /* The DWARF 2 CFA column which tracks the return address.  */
1357 #define DWARF_FRAME_RETURN_COLUMN (FP_REG_LAST + 1)
1358
1359 /* Before the prologue, RA lives in r31.  */
1360 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1361
1362 /* Describe how we implement __builtin_eh_return.  */
1363 #define EH_RETURN_DATA_REGNO(N) ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1364 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1365
1366 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1367    The default for this in 64-bit mode is 8, which causes problems with
1368    SFmode register saves.  */
1369 #define DWARF_CIE_DATA_ALIGNMENT 4
1370
1371 #define FIND_BASE_TERM(X) mips_delegitimize_address (X)
1372
1373 /* Overrides for the COFF debug format.  */
1374 #define PUT_SDB_SCL(a)                                  \
1375 do {                                                    \
1376   extern FILE *asm_out_text_file;                       \
1377   fprintf (asm_out_text_file, "\t.scl\t%d;", (a));      \
1378 } while (0)
1379
1380 #define PUT_SDB_INT_VAL(a)                              \
1381 do {                                                    \
1382   extern FILE *asm_out_text_file;                       \
1383   fprintf (asm_out_text_file, "\t.val\t" HOST_WIDE_INT_PRINT_DEC ";", \
1384            (HOST_WIDE_INT)(a));                         \
1385 } while (0)
1386
1387 #define PUT_SDB_VAL(a)                                  \
1388 do {                                                    \
1389   extern FILE *asm_out_text_file;                       \
1390   fputs ("\t.val\t", asm_out_text_file);                \
1391   output_addr_const (asm_out_text_file, (a));           \
1392   fputc (';', asm_out_text_file);                       \
1393 } while (0)
1394
1395 #define PUT_SDB_DEF(a)                                  \
1396 do {                                                    \
1397   extern FILE *asm_out_text_file;                       \
1398   fprintf (asm_out_text_file, "\t%s.def\t",             \
1399            (TARGET_GAS) ? "" : "#");                    \
1400   ASM_OUTPUT_LABELREF (asm_out_text_file, a);           \
1401   fputc (';', asm_out_text_file);                       \
1402 } while (0)
1403
1404 #define PUT_SDB_PLAIN_DEF(a)                            \
1405 do {                                                    \
1406   extern FILE *asm_out_text_file;                       \
1407   fprintf (asm_out_text_file, "\t%s.def\t.%s;",         \
1408            (TARGET_GAS) ? "" : "#", (a));               \
1409 } while (0)
1410
1411 #define PUT_SDB_ENDEF                                   \
1412 do {                                                    \
1413   extern FILE *asm_out_text_file;                       \
1414   fprintf (asm_out_text_file, "\t.endef\n");            \
1415 } while (0)
1416
1417 #define PUT_SDB_TYPE(a)                                 \
1418 do {                                                    \
1419   extern FILE *asm_out_text_file;                       \
1420   fprintf (asm_out_text_file, "\t.type\t0x%x;", (a));   \
1421 } while (0)
1422
1423 #define PUT_SDB_SIZE(a)                                 \
1424 do {                                                    \
1425   extern FILE *asm_out_text_file;                       \
1426   fprintf (asm_out_text_file, "\t.size\t" HOST_WIDE_INT_PRINT_DEC ";", \
1427            (HOST_WIDE_INT)(a));                         \
1428 } while (0)
1429
1430 #define PUT_SDB_DIM(a)                                  \
1431 do {                                                    \
1432   extern FILE *asm_out_text_file;                       \
1433   fprintf (asm_out_text_file, "\t.dim\t%d;", (a));      \
1434 } while (0)
1435
1436 #ifndef PUT_SDB_START_DIM
1437 #define PUT_SDB_START_DIM                               \
1438 do {                                                    \
1439   extern FILE *asm_out_text_file;                       \
1440   fprintf (asm_out_text_file, "\t.dim\t");              \
1441 } while (0)
1442 #endif
1443
1444 #ifndef PUT_SDB_NEXT_DIM
1445 #define PUT_SDB_NEXT_DIM(a)                             \
1446 do {                                                    \
1447   extern FILE *asm_out_text_file;                       \
1448   fprintf (asm_out_text_file, "%d,", a);                \
1449 } while (0)
1450 #endif
1451
1452 #ifndef PUT_SDB_LAST_DIM
1453 #define PUT_SDB_LAST_DIM(a)                             \
1454 do {                                                    \
1455   extern FILE *asm_out_text_file;                       \
1456   fprintf (asm_out_text_file, "%d;", a);                \
1457 } while (0)
1458 #endif
1459
1460 #define PUT_SDB_TAG(a)                                  \
1461 do {                                                    \
1462   extern FILE *asm_out_text_file;                       \
1463   fprintf (asm_out_text_file, "\t.tag\t");              \
1464   ASM_OUTPUT_LABELREF (asm_out_text_file, a);           \
1465   fputc (';', asm_out_text_file);                       \
1466 } while (0)
1467
1468 /* For block start and end, we create labels, so that
1469    later we can figure out where the correct offset is.
1470    The normal .ent/.end serve well enough for functions,
1471    so those are just commented out.  */
1472
1473 #define PUT_SDB_BLOCK_START(LINE)                       \
1474 do {                                                    \
1475   extern FILE *asm_out_text_file;                       \
1476   fprintf (asm_out_text_file,                           \
1477            "%sLb%d:\n\t%s.begin\t%sLb%d\t%d\n",         \
1478            LOCAL_LABEL_PREFIX,                          \
1479            sdb_label_count,                             \
1480            (TARGET_GAS) ? "" : "#",                     \
1481            LOCAL_LABEL_PREFIX,                          \
1482            sdb_label_count,                             \
1483            (LINE));                                     \
1484   sdb_label_count++;                                    \
1485 } while (0)
1486
1487 #define PUT_SDB_BLOCK_END(LINE)                         \
1488 do {                                                    \
1489   extern FILE *asm_out_text_file;                       \
1490   fprintf (asm_out_text_file,                           \
1491            "%sLe%d:\n\t%s.bend\t%sLe%d\t%d\n",          \
1492            LOCAL_LABEL_PREFIX,                          \
1493            sdb_label_count,                             \
1494            (TARGET_GAS) ? "" : "#",                     \
1495            LOCAL_LABEL_PREFIX,                          \
1496            sdb_label_count,                             \
1497            (LINE));                                     \
1498   sdb_label_count++;                                    \
1499 } while (0)
1500
1501 #define PUT_SDB_FUNCTION_START(LINE)
1502
1503 #define PUT_SDB_FUNCTION_END(LINE)                      \
1504 do {                                                    \
1505   extern FILE *asm_out_text_file;                       \
1506   ASM_OUTPUT_SOURCE_LINE (asm_out_text_file, LINE + sdb_begin_function_line); \
1507 } while (0)
1508
1509 #define PUT_SDB_EPILOGUE_END(NAME)
1510
1511 #define PUT_SDB_SRC_FILE(FILENAME)                      \
1512 do {                                                    \
1513   extern FILE *asm_out_text_file;                       \
1514   output_file_directive (asm_out_text_file, (FILENAME));\
1515 } while (0)
1516
1517 #define SDB_GENERATE_FAKE(BUFFER, NUMBER)               \
1518   sprintf ((BUFFER), ".%dfake", (NUMBER));
1519
1520 /* Correct the offset of automatic variables and arguments.  Note that
1521    the MIPS debug format wants all automatic variables and arguments
1522    to be in terms of the virtual frame pointer (stack pointer before
1523    any adjustment in the function), while the MIPS 3.0 linker wants
1524    the frame pointer to be the stack pointer after the initial
1525    adjustment.  */
1526
1527 #define DEBUGGER_AUTO_OFFSET(X)                         \
1528   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1529 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1530   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1531
1532 /* Tell collect that the object format is ECOFF */
1533 #define OBJECT_FORMAT_COFF      /* Object file looks like COFF */
1534 #define EXTENDED_COFF           /* ECOFF, not normal coff */
1535 \f
1536 /* Target machine storage layout */
1537
1538 /* Define this if most significant bit is lowest numbered
1539    in instructions that operate on numbered bit-fields.
1540 */
1541 #define BITS_BIG_ENDIAN 0
1542
1543 /* Define this if most significant byte of a word is the lowest numbered.  */
1544 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1545
1546 /* Define this if most significant word of a multiword number is the lowest.  */
1547 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1548
1549 /* Define this to set the endianness to use in libgcc2.c, which can
1550    not depend on target_flags.  */
1551 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1552 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1553 #else
1554 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1555 #endif
1556
1557 #define MAX_BITS_PER_WORD 64
1558
1559 /* Width of a word, in units (bytes).  */
1560 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1561 #define MIN_UNITS_PER_WORD 4
1562
1563 /* For MIPS, width of a floating point register.  */
1564 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1565
1566 /* If register $f0 holds a floating-point value, $f(0 + FP_INC) is
1567    the next available register.  */
1568 #define FP_INC (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1569
1570 /* The largest size of value that can be held in floating-point
1571    registers and moved with a single instruction.  */
1572 #define UNITS_PER_HWFPVALUE (TARGET_SOFT_FLOAT ? 0 : FP_INC * UNITS_PER_FPREG)
1573
1574 /* The largest size of value that can be held in floating-point
1575    registers.  */
1576 #define UNITS_PER_FPVALUE \
1577   (TARGET_SOFT_FLOAT ? 0 : (LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT))
1578
1579 /* The number of bytes in a double.  */
1580 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1581
1582 /* A C expression for the size in bits of the type `int' on the
1583    target machine.  If you don't define this, the default is one
1584    word.  */
1585 #define INT_TYPE_SIZE (TARGET_INT64 ? 64 : 32)
1586
1587 /* Tell the preprocessor the maximum size of wchar_t.  */
1588 #ifndef MAX_WCHAR_TYPE_SIZE
1589 #ifndef WCHAR_TYPE_SIZE
1590 #define MAX_WCHAR_TYPE_SIZE 64
1591 #endif
1592 #endif
1593
1594 /* A C expression for the size in bits of the type `short' on the
1595    target machine.  If you don't define this, the default is half a
1596    word.  (If this would be less than one storage unit, it is
1597    rounded up to one unit.)  */
1598 #define SHORT_TYPE_SIZE 16
1599
1600 /* A C expression for the size in bits of the type `long' on the
1601    target machine.  If you don't define this, the default is one
1602    word.  */
1603 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1604 #define MAX_LONG_TYPE_SIZE 64
1605
1606 /* A C expression for the size in bits of the type `long long' on the
1607    target machine.  If you don't define this, the default is two
1608    words.  */
1609 #define LONG_LONG_TYPE_SIZE 64
1610
1611 /* A C expression for the size in bits of the type `float' on the
1612    target machine.  If you don't define this, the default is one
1613    word.  */
1614 #define FLOAT_TYPE_SIZE 32
1615
1616 /* A C expression for the size in bits of the type `double' on the
1617    target machine.  If you don't define this, the default is two
1618    words.  */
1619 #define DOUBLE_TYPE_SIZE 64
1620
1621 /* A C expression for the size in bits of the type `long double' on
1622    the target machine.  If you don't define this, the default is two
1623    words.  */
1624 #define LONG_DOUBLE_TYPE_SIZE \
1625   (mips_abi == ABI_N32 || mips_abi == ABI_64 ? 128 : 64)
1626
1627 /* long double is not a fixed mode, but the idea is that, if we
1628    support long double, we also want a 128-bit integer type.  */
1629 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1630
1631 #ifdef IN_LIBGCC2
1632 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1633   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1634 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1635 # else
1636 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1637 # endif
1638 #endif
1639
1640 /* Width in bits of a pointer.  */
1641 #ifndef POINTER_SIZE
1642 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1643 #endif
1644
1645 #define POINTERS_EXTEND_UNSIGNED 0
1646
1647 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1648 #define PARM_BOUNDARY ((mips_abi == ABI_O64 || mips_abi == ABI_N32 \
1649                         || mips_abi == ABI_64 \
1650                         || (mips_abi == ABI_EABI && TARGET_64BIT)) ? 64 : 32)
1651
1652
1653 /* Allocation boundary (in *bits*) for the code of a function.  */
1654 #define FUNCTION_BOUNDARY 32
1655
1656 /* Alignment of field after `int : 0' in a structure.  */
1657 #define EMPTY_FIELD_BOUNDARY 32
1658
1659 /* Every structure's size must be a multiple of this.  */
1660 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1661 #define STRUCTURE_SIZE_BOUNDARY 8
1662
1663 /* There is no point aligning anything to a rounder boundary than this.  */
1664 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1665
1666 /* Set this nonzero if move instructions will actually fail to work
1667    when given unaligned data.  */
1668 #define STRICT_ALIGNMENT 1
1669
1670 /* Define this if you wish to imitate the way many other C compilers
1671    handle alignment of bitfields and the structures that contain
1672    them.
1673
1674    The behavior is that the type written for a bit-field (`int',
1675    `short', or other integer type) imposes an alignment for the
1676    entire structure, as if the structure really did contain an
1677    ordinary field of that type.  In addition, the bit-field is placed
1678    within the structure so that it would fit within such a field,
1679    not crossing a boundary for it.
1680
1681    Thus, on most machines, a bit-field whose type is written as `int'
1682    would not cross a four-byte boundary, and would force four-byte
1683    alignment for the whole structure.  (The alignment used may not
1684    be four bytes; it is controlled by the other alignment
1685    parameters.)
1686
1687    If the macro is defined, its definition should be a C expression;
1688    a nonzero value for the expression enables this behavior.  */
1689
1690 #define PCC_BITFIELD_TYPE_MATTERS 1
1691
1692 /* If defined, a C expression to compute the alignment given to a
1693    constant that is being placed in memory.  CONSTANT is the constant
1694    and ALIGN is the alignment that the object would ordinarily have.
1695    The value of this macro is used instead of that alignment to align
1696    the object.
1697
1698    If this macro is not defined, then ALIGN is used.
1699
1700    The typical use of this macro is to increase alignment for string
1701    constants to be word aligned so that `strcpy' calls that copy
1702    constants can be done inline.  */
1703
1704 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1705   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1706    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1707
1708 /* If defined, a C expression to compute the alignment for a static
1709    variable.  TYPE is the data type, and ALIGN is the alignment that
1710    the object would ordinarily have.  The value of this macro is used
1711    instead of that alignment to align the object.
1712
1713    If this macro is not defined, then ALIGN is used.
1714
1715    One use of this macro is to increase alignment of medium-size
1716    data to make it all fit in fewer cache lines.  Another is to
1717    cause character arrays to be word-aligned so that `strcpy' calls
1718    that copy constants to character arrays can be done inline.  */
1719
1720 #undef DATA_ALIGNMENT
1721 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1722   ((((ALIGN) < BITS_PER_WORD)                                           \
1723     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1724         || TREE_CODE (TYPE) == UNION_TYPE                               \
1725         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1726
1727
1728 /* Force right-alignment for small varargs in 32 bit little_endian mode */
1729
1730 #define PAD_VARARGS_DOWN (TARGET_64BIT ? BYTES_BIG_ENDIAN : !BYTES_BIG_ENDIAN)
1731
1732 /* Define this macro if an argument declared as `char' or `short' in a
1733    prototype should actually be passed as an `int'.  In addition to
1734    avoiding errors in certain cases of mismatch, it also makes for
1735    better code on certain machines.  */
1736
1737 #define PROMOTE_PROTOTYPES 1
1738
1739 /* Define if operations between registers always perform the operation
1740    on the full register even if a narrower mode is specified.  */
1741 #define WORD_REGISTER_OPERATIONS
1742
1743 /* Define if loading in MODE, an integral mode narrower than BITS_PER_WORD
1744    will either zero-extend or sign-extend.  The value of this macro should
1745    be the code that says which one of the two operations is implicitly
1746    done, NIL if none.
1747
1748    When in 64 bit mode, mips_move_1word will sign extend SImode and CCmode
1749    moves.  All other referces are zero extended.  */
1750 #define LOAD_EXTEND_OP(MODE) \
1751   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1752    ? SIGN_EXTEND : ZERO_EXTEND)
1753
1754 /* Define this macro if it is advisable to hold scalars in registers
1755    in a wider mode than that declared by the program.  In such cases,
1756    the value is constrained to be within the bounds of the declared
1757    type, but kept valid in the wider mode.  The signedness of the
1758    extension may differ from that of the type.  */
1759
1760 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1761   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1762       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1763     {                                           \
1764       if ((MODE) == SImode)                     \
1765         (UNSIGNEDP) = 0;                        \
1766       (MODE) = Pmode;                           \
1767     }
1768
1769 /* Define if loading short immediate values into registers sign extends.  */
1770 #define SHORT_IMMEDIATES_SIGN_EXTEND
1771
1772
1773 /* Define this if function arguments should also be promoted using the above
1774    procedure.  */
1775 #define PROMOTE_FUNCTION_ARGS
1776
1777 /* Likewise, if the function return value is promoted.  */
1778 #define PROMOTE_FUNCTION_RETURN
1779
1780 \f
1781 /* Standard register usage.  */
1782
1783 /* Number of actual hardware registers.
1784    The hardware registers are assigned numbers for the compiler
1785    from 0 to just below FIRST_PSEUDO_REGISTER.
1786    All registers that the compiler knows about must be given numbers,
1787    even those that are not normally considered general registers.
1788
1789    On the Mips, we have 32 integer registers, 32 floating point
1790    registers, 8 condition code registers, and the special registers
1791    hi, lo, hilo, and rap.  Afetr that we have 32 COP0 registers, 32
1792    COP2 registers, and 32 COp3 registers.  (COP1 is the floating-point
1793    processor.)  The 8 condition code registers are only used if
1794    mips_isa >= 4.  The hilo register is only used in 64 bit mode.  It
1795    represents a 64 bit value stored as two 32 bit values in the hi and
1796    lo registers; this is the result of the mult instruction.  rap is a
1797    pointer to the stack where the return address reg ($31) was stored.
1798    This is needed for C++ exception handling.  */
1799
1800 #define FIRST_PSEUDO_REGISTER 176
1801
1802 /* 1 for registers that have pervasive standard uses
1803    and are not available for the register allocator.
1804
1805    On the MIPS, see conventions, page D-2  */
1806
1807 /* Regarding coprocessor registers: without evidence to the contrary,
1808    it's best to assume that each coprocessor register has a unique
1809    use.  This can be overridden, in, e.g., override_options() or
1810    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1811    for a particular target.  */
1812
1813 #define FIXED_REGISTERS                                                 \
1814 {                                                                       \
1815   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1816   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1817   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1818   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1819   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1820   /* COP0 registers */                                                  \
1821   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1822   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1823   /* COP2 registers */                                                  \
1824   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1825   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1826   /* COP3 registers */                                                  \
1827   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1828   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1829 }
1830
1831
1832 /* Don't mark $31 as a call-clobbered register.  The idea is that
1833    it's really the call instructions themselves which clobber $31.
1834    We don't care what the called function does with it afterwards.
1835
1836    This approach makes it easier to implement sibcalls.  Unlike normal
1837    calls, sibcalls don't clobber $31, so the register reaches the
1838    called function in tact.  EPILOGUE_USES says that $31 is useful
1839    to the called function.  */
1840
1841 #define CALL_USED_REGISTERS                                             \
1842 {                                                                       \
1843   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1844   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1845   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1846   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1847   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1848   /* COP0 registers */                                                  \
1849   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1850   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1851   /* COP2 registers */                                                  \
1852   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1853   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1854   /* COP3 registers */                                                  \
1855   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1856   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1857 }
1858
1859 /* Like `CALL_USED_REGISTERS' but used to overcome a historical
1860    problem which makes CALL_USED_REGISTERS *always* include
1861    all the FIXED_REGISTERS.  Until this problem has been
1862    resolved this macro can be used to overcome this situation.
1863    In particular, block_propagate() requires this list
1864    be acurate, or we can remove registers which should be live.
1865    This macro is used in regs_invalidated_by_call.  */
1866
1867
1868 #define CALL_REALLY_USED_REGISTERS                                      \
1869 { /* General registers.  */                                             \
1870   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1871   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1872   /* Floating-point registers.  */                                      \
1873   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1874   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1875   /* Others.  */                                                        \
1876   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1877   /* COP0 registers */                                                  \
1878   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1879   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1880   /* COP2 registers */                                                  \
1881   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1882   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1883   /* COP3 registers */                                                  \
1884   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1885   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0                        \
1886 }
1887
1888 /* Internal macros to classify a register number as to whether it's a
1889    general purpose register, a floating point register, a
1890    multiply/divide register, or a status register.  */
1891
1892 #define GP_REG_FIRST 0
1893 #define GP_REG_LAST  31
1894 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1895 #define GP_DBX_FIRST 0
1896
1897 #define FP_REG_FIRST 32
1898 #define FP_REG_LAST  63
1899 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1900 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1901
1902 #define MD_REG_FIRST 64
1903 #define MD_REG_LAST  66
1904 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1905 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1906
1907 #define ST_REG_FIRST 67
1908 #define ST_REG_LAST  74
1909 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1910
1911
1912 /* FIXME: renumber.  */
1913 #define COP0_REG_FIRST 80
1914 #define COP0_REG_LAST 111
1915 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1916
1917 #define COP2_REG_FIRST 112
1918 #define COP2_REG_LAST 143
1919 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1920
1921 #define COP3_REG_FIRST 144
1922 #define COP3_REG_LAST 175
1923 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1924 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1925 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1926
1927 #define AT_REGNUM       (GP_REG_FIRST + 1)
1928 #define HI_REGNUM       (MD_REG_FIRST + 0)
1929 #define LO_REGNUM       (MD_REG_FIRST + 1)
1930 #define HILO_REGNUM     (MD_REG_FIRST + 2)
1931
1932 /* FPSW_REGNUM is the single condition code used if mips_isa < 4.  If
1933    mips_isa >= 4, it should not be used, and an arbitrary ST_REG
1934    should be used instead.  */
1935 #define FPSW_REGNUM     ST_REG_FIRST
1936
1937 #define GP_REG_P(REGNO) \
1938   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1939 #define M16_REG_P(REGNO) \
1940   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1941 #define FP_REG_P(REGNO)  \
1942   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1943 #define MD_REG_P(REGNO) \
1944   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1945 #define ST_REG_P(REGNO) \
1946   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1947 #define COP0_REG_P(REGNO) \
1948   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1949 #define COP2_REG_P(REGNO) \
1950   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1951 #define COP3_REG_P(REGNO) \
1952   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1953 #define ALL_COP_REG_P(REGNO) \
1954   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1955
1956 #define FP_REG_RTX_P(X) (GET_CODE (X) == REG && FP_REG_P (REGNO (X)))
1957
1958 /* Return coprocessor number from register number.  */
1959
1960 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1961   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1962    : COP3_REG_P (REGNO) ? '3' : '?')
1963
1964 /* Return number of consecutive hard regs needed starting at reg REGNO
1965    to hold something of mode MODE.
1966    This is ordinarily the length in words of a value of mode MODE
1967    but can be less for certain modes in special long registers.
1968
1969    On the MIPS, all general registers are one word long.  Except on
1970    the R4000 with the FR bit set, the floating point uses register
1971    pairs, with the second register not being allocable.  */
1972
1973 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1974
1975 /* Value is 1 if hard register REGNO can hold a value of machine-mode
1976    MODE.  In 32 bit mode, require that DImode and DFmode be in even
1977    registers.  For DImode, this makes some of the insns easier to
1978    write, since you don't have to worry about a DImode value in
1979    registers 3 & 4, producing a result in 4 & 5.
1980
1981    To make the code simpler HARD_REGNO_MODE_OK now just references an
1982    array built in override_options.  Because machmodes.h is not yet
1983    included before this file is processed, the MODE bound can't be
1984    expressed here.  */
1985
1986 extern char mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
1987
1988 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1989   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1990
1991 /* Value is 1 if it is a good idea to tie two pseudo registers
1992    when one has mode MODE1 and one has mode MODE2.
1993    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1994    for any hard reg, then this must be 0 for correct output.  */
1995 #define MODES_TIEABLE_P(MODE1, MODE2)                                   \
1996   ((GET_MODE_CLASS (MODE1) == MODE_FLOAT ||                             \
1997     GET_MODE_CLASS (MODE1) == MODE_COMPLEX_FLOAT)                       \
1998    == (GET_MODE_CLASS (MODE2) == MODE_FLOAT ||                          \
1999        GET_MODE_CLASS (MODE2) == MODE_COMPLEX_FLOAT))
2000
2001 /* MIPS pc is not overloaded on a register.     */
2002 /* #define PC_REGNUM xx                         */
2003
2004 /* Register to use for pushing function arguments.  */
2005 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
2006
2007 /* Offset from the stack pointer to the first available location.  Use
2008    the default value zero.  */
2009 /* #define STACK_POINTER_OFFSET 0 */
2010
2011 /* Base register for access to local variables of the function.  We
2012    pretend that the frame pointer is $1, and then eliminate it to
2013    HARD_FRAME_POINTER_REGNUM.  We can get away with this because $1 is
2014    a fixed register, and will not be used for anything else.  */
2015 #define FRAME_POINTER_REGNUM (GP_REG_FIRST + 1)
2016
2017 /* Temporary scratch register for use by the assembler.  */
2018 #define ASSEMBLER_SCRATCH_REGNUM (GP_REG_FIRST + 1)
2019
2020 /* $30 is not available on the mips16, so we use $17 as the frame
2021    pointer.  */
2022 #define HARD_FRAME_POINTER_REGNUM \
2023   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
2024
2025 /* Value should be nonzero if functions must have frame pointers.
2026    Zero means the frame pointer need not be set up (and parms
2027    may be accessed via the stack pointer) in functions that seem suitable.
2028    This is computed in `reload', in reload1.c.  */
2029 #define FRAME_POINTER_REQUIRED (current_function_calls_alloca)
2030
2031 /* Base register for access to arguments of the function.  */
2032 #define ARG_POINTER_REGNUM GP_REG_FIRST
2033
2034 /* Register in which static-chain is passed to a function.  */
2035 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 2)
2036
2037 /* If the structure value address is passed in a register, then
2038    `STRUCT_VALUE_REGNUM' should be the number of that register.  */
2039 /* #define STRUCT_VALUE_REGNUM (GP_REG_FIRST + 4) */
2040
2041 /* If the structure value address is not passed in a register, define
2042    `STRUCT_VALUE' as an expression returning an RTX for the place
2043    where the address is passed.  If it returns 0, the address is
2044    passed as an "invisible" first argument.  */
2045 #define STRUCT_VALUE 0
2046
2047 /* Mips registers used in prologue/epilogue code when the stack frame
2048    is larger than 32K bytes.  These registers must come from the
2049    scratch register set, and not used for passing and returning
2050    arguments and any other information used in the calling sequence
2051    (such as pic).  Must start at 12, since t0/t3 are parameter passing
2052    registers in the 64 bit ABI.  */
2053
2054 #define MIPS_TEMP1_REGNUM (GP_REG_FIRST + 12)
2055 #define MIPS_TEMP2_REGNUM (GP_REG_FIRST + 13)
2056
2057 /* Define this macro if it is as good or better to call a constant
2058    function address than to call an address kept in a register.  */
2059 #define NO_FUNCTION_CSE 1
2060
2061 /* Define this macro if it is as good or better for a function to
2062    call itself with an explicit address than to call an address
2063    kept in a register.  */
2064 #define NO_RECURSIVE_FUNCTION_CSE 1
2065
2066 /* The register number of the register used to address a table of
2067    static data addresses in memory.  In some cases this register is
2068    defined by a processor's "application binary interface" (ABI).
2069    When this macro is defined, RTL is generated for this register
2070    once, as with the stack pointer and frame pointer registers.  If
2071    this macro is not defined, it is up to the machine-dependent
2072    files to allocate such a register (if necessary).  */
2073 #define PIC_OFFSET_TABLE_REGNUM (GP_REG_FIRST + 28)
2074
2075 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
2076 \f
2077 /* Define the classes of registers for register constraints in the
2078    machine description.  Also define ranges of constants.
2079
2080    One of the classes must always be named ALL_REGS and include all hard regs.
2081    If there is more than one class, another class must be named NO_REGS
2082    and contain no registers.
2083
2084    The name GENERAL_REGS must be the name of a class (or an alias for
2085    another name such as ALL_REGS).  This is the class of registers
2086    that is allowed by "g" or "r" in a register constraint.
2087    Also, registers outside this class are allocated only when
2088    instructions express preferences for them.
2089
2090    The classes must be numbered in nondecreasing order; that is,
2091    a larger-numbered class must never be contained completely
2092    in a smaller-numbered class.
2093
2094    For any two classes, it is very desirable that there be another
2095    class that represents their union.  */
2096
2097 enum reg_class
2098 {
2099   NO_REGS,                      /* no registers in set */
2100   M16_NA_REGS,                  /* mips16 regs not used to pass args */
2101   M16_REGS,                     /* mips16 directly accessible registers */
2102   T_REG,                        /* mips16 T register ($24) */
2103   M16_T_REGS,                   /* mips16 registers plus T register */
2104   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
2105   LEA_REGS,                     /* Every GPR except $25 */
2106   GR_REGS,                      /* integer registers */
2107   FP_REGS,                      /* floating point registers */
2108   HI_REG,                       /* hi register */
2109   LO_REG,                       /* lo register */
2110   HILO_REG,                     /* hilo register pair for 64 bit mode mult */
2111   MD_REGS,                      /* multiply/divide registers (hi/lo) */
2112   COP0_REGS,                    /* generic coprocessor classes */
2113   COP2_REGS,
2114   COP3_REGS,
2115   HI_AND_GR_REGS,               /* union classes */
2116   LO_AND_GR_REGS,
2117   HILO_AND_GR_REGS,
2118   HI_AND_FP_REGS,
2119   COP0_AND_GR_REGS,
2120   COP2_AND_GR_REGS,
2121   COP3_AND_GR_REGS,
2122   ALL_COP_REGS,
2123   ALL_COP_AND_GR_REGS,
2124   ST_REGS,                      /* status registers (fp status) */
2125   ALL_REGS,                     /* all registers */
2126   LIM_REG_CLASSES               /* max value + 1 */
2127 };
2128
2129 #define N_REG_CLASSES (int) LIM_REG_CLASSES
2130
2131 #define GENERAL_REGS GR_REGS
2132
2133 /* An initializer containing the names of the register classes as C
2134    string constants.  These names are used in writing some of the
2135    debugging dumps.  */
2136
2137 #define REG_CLASS_NAMES                                                 \
2138 {                                                                       \
2139   "NO_REGS",                                                            \
2140   "M16_NA_REGS",                                                        \
2141   "M16_REGS",                                                           \
2142   "T_REG",                                                              \
2143   "M16_T_REGS",                                                         \
2144   "PIC_FN_ADDR_REG",                                                    \
2145   "LEA_REGS",                                                           \
2146   "GR_REGS",                                                            \
2147   "FP_REGS",                                                            \
2148   "HI_REG",                                                             \
2149   "LO_REG",                                                             \
2150   "HILO_REG",                                                           \
2151   "MD_REGS",                                                            \
2152   /* coprocessor registers */                                           \
2153   "COP0_REGS",                                                          \
2154   "COP2_REGS",                                                          \
2155   "COP3_REGS",                                                          \
2156   "HI_AND_GR_REGS",                                                     \
2157   "LO_AND_GR_REGS",                                                     \
2158   "HILO_AND_GR_REGS",                                                   \
2159   "HI_AND_FP_REGS",                                                     \
2160   "COP0_AND_GR_REGS",                                                   \
2161   "COP2_AND_GR_REGS",                                                   \
2162   "COP3_AND_GR_REGS",                                                   \
2163   "ALL_COP_REGS",                                                       \
2164   "ALL_COP_AND_GR_REGS",                                                \
2165   "ST_REGS",                                                            \
2166   "ALL_REGS"                                                            \
2167 }
2168
2169 /* An initializer containing the contents of the register classes,
2170    as integers which are bit masks.  The Nth integer specifies the
2171    contents of class N.  The way the integer MASK is interpreted is
2172    that register R is in the class if `MASK & (1 << R)' is 1.
2173
2174    When the machine has more than 32 registers, an integer does not
2175    suffice.  Then the integers are replaced by sub-initializers,
2176    braced groupings containing several integers.  Each
2177    sub-initializer must be suitable as an initializer for the type
2178    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
2179
2180 #define REG_CLASS_CONTENTS                                              \
2181 {                                                                       \
2182   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
2183   { 0x0003000c, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 nonarg regs */\
2184   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
2185   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
2186   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
2187   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
2188   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR */ \
2189   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
2190   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
2191   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
2192   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
2193   { 0x00000000, 0x00000000, 0x00000004, 0x00000000, 0x00000000, 0x00000000 },   /* hilo register */     \
2194   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
2195   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 }, /* cop0 registers */ \
2196   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 }, /* cop2 registers */ \
2197   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff }, /* cop3 registers */ \
2198   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
2199   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
2200   { 0xffffffff, 0x00000000, 0x00000004, 0x00000000, 0x00000000, 0x00000000 },                           \
2201   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
2202   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                   \
2203   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   \
2204   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff }, \
2205   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff }, \
2206   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff }, \
2207   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
2208   { 0xffffffff, 0xffffffff, 0xffff07ff, 0xffffffff, 0xffffffff, 0x0000ffff }    /* all registers */     \
2209 }
2210
2211
2212 /* A C expression whose value is a register class containing hard
2213    register REGNO.  In general there is more that one such class;
2214    choose a class which is "minimal", meaning that no smaller class
2215    also contains the register.  */
2216
2217 extern const enum reg_class mips_regno_to_class[];
2218
2219 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
2220
2221 /* A macro whose definition is the name of the class to which a
2222    valid base register must belong.  A base register is one used in
2223    an address which is the register value plus a displacement.  */
2224
2225 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
2226
2227 /* A macro whose definition is the name of the class to which a
2228    valid index register must belong.  An index register is one used
2229    in an address where its value is either multiplied by a scale
2230    factor or added to another register (as well as added to a
2231    displacement).  */
2232
2233 #define INDEX_REG_CLASS NO_REGS
2234
2235 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
2236    registers explicitly used in the rtl to be used as spill registers
2237    but prevents the compiler from extending the lifetime of these
2238    registers.  */
2239
2240 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
2241
2242 /* This macro is used later on in the file.  */
2243 #define GR_REG_CLASS_P(CLASS)                                           \
2244   ((CLASS) == GR_REGS || (CLASS) == M16_REGS || (CLASS) == T_REG        \
2245    || (CLASS) == M16_T_REGS || (CLASS) == M16_NA_REGS                   \
2246    || (CLASS) == PIC_FN_ADDR_REG || (CLASS) == LEA_REGS)
2247
2248 /* This macro is also used later on in the file.  */
2249 #define COP_REG_CLASS_P(CLASS)                                          \
2250   ((CLASS)  == COP0_REGS || (CLASS) == COP2_REGS || (CLASS) == COP3_REGS)
2251
2252 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
2253    is the default value (allocate the registers in numeric order).  We
2254    define it just so that we can override it for the mips16 target in
2255    ORDER_REGS_FOR_LOCAL_ALLOC.  */
2256
2257 #define REG_ALLOC_ORDER                                                 \
2258 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
2259   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
2260   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
2261   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
2262   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
2263   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
2264   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
2265   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
2266   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
2267   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
2268   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175       \
2269 }
2270
2271 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
2272    to be rearranged based on a particular function.  On the mips16, we
2273    want to allocate $24 (T_REG) before other registers for
2274    instructions for which it is possible.  */
2275
2276 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
2277
2278 /* REGISTER AND CONSTANT CLASSES */
2279
2280 /* Get reg_class from a letter such as appears in the machine
2281    description.
2282
2283    DEFINED REGISTER CLASSES:
2284
2285    'd'  General (aka integer) registers
2286         Normally this is GR_REGS, but in mips16 mode this is M16_REGS
2287    'y'  General registers (in both mips16 and non mips16 mode)
2288    'e'  mips16 non argument registers (M16_NA_REGS)
2289    't'  mips16 temporary register ($24)
2290    'f'  Floating point registers
2291    'h'  Hi register
2292    'l'  Lo register
2293    'x'  Multiply/divide registers
2294    'a'  HILO_REG
2295    'z'  FP Status register
2296    'B'  Cop0 register
2297    'C'  Cop2 register
2298    'D'  Cop3 register
2299    'b'  All registers */
2300
2301 extern enum reg_class mips_char_to_class[256];
2302
2303 #define REG_CLASS_FROM_LETTER(C) mips_char_to_class[(unsigned char)(C)]
2304
2305 /* True if VALUE is a signed 16-bit number.  */
2306
2307 #define SMALL_OPERAND(VALUE) \
2308   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
2309
2310 /* True if VALUE is an unsigned 16-bit number.  */
2311
2312 #define SMALL_OPERAND_UNSIGNED(VALUE) \
2313   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
2314
2315 /* True if VALUE can be loaded into a register using LUI.  */
2316
2317 #define LUI_OPERAND(VALUE)                                      \
2318   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
2319    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
2320
2321 /* Return a value X with the low 16 bits clear, and such that
2322    VALUE - X is a signed 16-bit value.  */
2323
2324 #define CONST_HIGH_PART(VALUE) \
2325   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
2326
2327 #define CONST_LOW_PART(VALUE) \
2328   ((VALUE) - CONST_HIGH_PART (VALUE))
2329
2330 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
2331 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
2332 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
2333
2334 /* The letters I, J, K, L, M, N, O, and P in a register constraint
2335    string can be used to stand for particular ranges of immediate
2336    operands.  This macro defines what the ranges are.  C is the
2337    letter, and VALUE is a constant value.  Return 1 if VALUE is
2338    in the range specified by C.  */
2339
2340 /* For MIPS:
2341
2342    `I'  is used for the range of constants an arithmetic insn can
2343         actually contain (16 bits signed integers).
2344
2345    `J'  is used for the range which is just zero (ie, $r0).
2346
2347    `K'  is used for the range of constants a logical insn can actually
2348         contain (16 bit zero-extended integers).
2349
2350    `L'  is used for the range of constants that be loaded with lui
2351         (ie, the bottom 16 bits are zero).
2352
2353    `M'  is used for the range of constants that take two words to load
2354         (ie, not matched by `I', `K', and `L').
2355
2356    `N'  is used for negative 16 bit constants other than -65536.
2357
2358    `O'  is a 15 bit signed integer.
2359
2360    `P'  is used for positive 16 bit constants.  */
2361
2362 #define CONST_OK_FOR_LETTER_P(VALUE, C)                                 \
2363   ((C) == 'I' ? SMALL_OPERAND (VALUE)                                   \
2364    : (C) == 'J' ? ((VALUE) == 0)                                        \
2365    : (C) == 'K' ? SMALL_OPERAND_UNSIGNED (VALUE)                        \
2366    : (C) == 'L' ? LUI_OPERAND (VALUE)                                   \
2367    : (C) == 'M' ? (!SMALL_OPERAND (VALUE)                               \
2368                    && !SMALL_OPERAND_UNSIGNED (VALUE)                   \
2369                    && !LUI_OPERAND (VALUE))                             \
2370    : (C) == 'N' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0xffff) < 0xffff) \
2371    : (C) == 'O' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0x4000) < 0x8000) \
2372    : (C) == 'P' ? ((VALUE) != 0 && (((VALUE) & ~0x0000ffff) == 0))      \
2373    : 0)
2374
2375 /* Similar, but for floating constants, and defining letters G and H.
2376    Here VALUE is the CONST_DOUBLE rtx itself.  */
2377
2378 /* For Mips
2379
2380   'G'   : Floating point 0 */
2381
2382 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)                          \
2383   ((C) == 'G'                                                           \
2384    && (VALUE) == CONST0_RTX (GET_MODE (VALUE)))
2385
2386 /* True if OP is a constant that should not be moved into $25.
2387    We need this because many versions of gas treat 'la $25,foo' as
2388    part of a call sequence and allow a global 'foo' to be lazily bound.  */
2389
2390 #define DANGEROUS_FOR_LA25_P(OP)                                        \
2391   (TARGET_ABICALLS                                                      \
2392    && !TARGET_EXPLICIT_RELOCS                                           \
2393    && mips_global_pic_constant_p (OP))
2394
2395 /* Letters in the range `Q' through `U' may be defined in a
2396    machine-dependent fashion to stand for arbitrary operand types.
2397    The machine description macro `EXTRA_CONSTRAINT' is passed the
2398    operand as its first argument and the constraint letter as its
2399    second operand.
2400
2401    `Q' is for signed 16-bit constants.
2402    `R' is for single-instruction memory references.  Note that this
2403          constraint has often been used in linux and glibc code.
2404    `S' is for legitimate constant call addresses.
2405    `T' is for constant move_operands that cannot be safely loaded into $25.
2406    `U' is for constant move_operands that can be safely loaded into $25.  */
2407
2408 #define EXTRA_CONSTRAINT(OP,CODE)                                       \
2409   (((CODE) == 'Q')        ? const_arith_operand (OP, VOIDmode)          \
2410    : ((CODE) == 'R')      ? (GET_CODE (OP) == MEM                       \
2411                              && mips_fetch_insns (OP) == 1)             \
2412    : ((CODE) == 'S')      ? (CONSTANT_P (OP)                            \
2413                              && call_insn_operand (OP, VOIDmode))       \
2414    : ((CODE) == 'T')      ? (CONSTANT_P (OP)                            \
2415                              && move_operand (OP, VOIDmode)             \
2416                              && DANGEROUS_FOR_LA25_P (OP))              \
2417    : ((CODE) == 'U')      ? (CONSTANT_P (OP)                            \
2418                              && move_operand (OP, VOIDmode)             \
2419                              && !DANGEROUS_FOR_LA25_P (OP))             \
2420    : FALSE)
2421
2422 /* Given an rtx X being reloaded into a reg required to be
2423    in class CLASS, return the class of reg to actually use.
2424    In general this is just CLASS; but on some machines
2425    in some cases it is preferable to use a more restrictive class.  */
2426
2427 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
2428   ((CLASS) != ALL_REGS                                                  \
2429    ? (! TARGET_MIPS16                                                   \
2430       ? (CLASS)                                                         \
2431       : ((CLASS) != GR_REGS                                             \
2432          ? (CLASS)                                                      \
2433          : M16_REGS))                                                   \
2434    : ((GET_MODE_CLASS (GET_MODE (X)) == MODE_FLOAT                      \
2435        || GET_MODE_CLASS (GET_MODE (X)) == MODE_COMPLEX_FLOAT)          \
2436       ? (TARGET_SOFT_FLOAT                                              \
2437          ? (TARGET_MIPS16 ? M16_REGS : GR_REGS)                         \
2438          : FP_REGS)                                                     \
2439       : ((GET_MODE_CLASS (GET_MODE (X)) == MODE_INT                     \
2440           || GET_MODE (X) == VOIDmode)                                  \
2441          ? (TARGET_MIPS16 ? M16_REGS : GR_REGS)                         \
2442          : (CLASS))))
2443
2444 /* Certain machines have the property that some registers cannot be
2445    copied to some other registers without using memory.  Define this
2446    macro on those machines to be a C expression that is nonzero if
2447    objects of mode MODE in registers of CLASS1 can only be copied to
2448    registers of class CLASS2 by storing a register of CLASS1 into
2449    memory and loading that memory location into a register of CLASS2.
2450
2451    Do not define this macro if its value would always be zero.  */
2452 #if 0
2453 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE)                   \
2454   ((!TARGET_DEBUG_H_MODE                                                \
2455     && GET_MODE_CLASS (MODE) == MODE_INT                                \
2456     && ((CLASS1 == FP_REGS && GR_REG_CLASS_P (CLASS2))                  \
2457         || (GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)))             \
2458    || (TARGET_FLOAT64 && !TARGET_64BIT && (MODE) == DFmode              \
2459        && ((GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)               \
2460            || (GR_REG_CLASS_P (CLASS2) && CLASS1 == FP_REGS))))
2461 #endif
2462 /* The HI and LO registers can only be reloaded via the general
2463    registers.  Condition code registers can only be loaded to the
2464    general registers, and from the floating point registers.  */
2465
2466 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
2467   mips_secondary_reload_class (CLASS, MODE, X, 1)
2468 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
2469   mips_secondary_reload_class (CLASS, MODE, X, 0)
2470
2471 /* Return the maximum number of consecutive registers
2472    needed to represent mode MODE in a register of class CLASS.  */
2473
2474 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
2475
2476 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
2477   mips_cannot_change_mode_class (FROM, TO, CLASS)
2478 \f
2479 /* Stack layout; function entry, exit and calling.  */
2480
2481 /* Define this if pushing a word on the stack
2482    makes the stack pointer a smaller address.  */
2483 #define STACK_GROWS_DOWNWARD
2484
2485 /* Define this if the nominal address of the stack frame
2486    is at the high-address end of the local variables;
2487    that is, each additional local variable allocated
2488    goes at a more negative offset in the frame.  */
2489 /* #define FRAME_GROWS_DOWNWARD */
2490
2491 /* Offset within stack frame to start allocating local variables at.
2492    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
2493    first local allocated.  Otherwise, it is the offset to the BEGINNING
2494    of the first local allocated.  */
2495 #define STARTING_FRAME_OFFSET                                           \
2496   (current_function_outgoing_args_size                                  \
2497    + (TARGET_ABICALLS ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
2498
2499 /* Offset from the stack pointer register to an item dynamically
2500    allocated on the stack, e.g., by `alloca'.
2501
2502    The default value for this macro is `STACK_POINTER_OFFSET' plus the
2503    length of the outgoing arguments.  The default is correct for most
2504    machines.  See `function.c' for details.
2505
2506    The MIPS ABI states that functions which dynamically allocate the
2507    stack must not have 0 for STACK_DYNAMIC_OFFSET, since it looks like
2508    we are trying to create a second frame pointer to the function, so
2509    allocate some stack space to make it happy.
2510
2511    However, the linker currently complains about linking any code that
2512    dynamically allocates stack space, and there seems to be a bug in
2513    STACK_DYNAMIC_OFFSET, so don't define this right now.  */
2514
2515 #if 0
2516 #define STACK_DYNAMIC_OFFSET(FUNDECL)                                   \
2517   ((current_function_outgoing_args_size == 0 && current_function_calls_alloca) \
2518         ? 4*UNITS_PER_WORD                                              \
2519         : current_function_outgoing_args_size)
2520 #endif
2521
2522 /* The return address for the current frame is in r31 if this is a leaf
2523    function.  Otherwise, it is on the stack.  It is at a variable offset
2524    from sp/fp/ap, so we define a fake hard register rap which is a
2525    poiner to the return address on the stack.  This always gets eliminated
2526    during reload to be either the frame pointer or the stack pointer plus
2527    an offset.  */
2528
2529 #define RETURN_ADDR_RTX mips_return_addr
2530
2531 /* Since the mips16 ISA mode is encoded in the least-significant bit
2532    of the address, mask it off return addresses for purposes of
2533    finding exception handling regions.  */
2534
2535 #define MASK_RETURN_ADDR GEN_INT (-2)
2536
2537
2538 /* Similarly, don't use the least-significant bit to tell pointers to
2539    code from vtable index.  */
2540
2541 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
2542
2543 /* If defined, this macro specifies a table of register pairs used to
2544    eliminate unneeded registers that point into the stack frame.  If
2545    it is not defined, the only elimination attempted by the compiler
2546    is to replace references to the frame pointer with references to
2547    the stack pointer.
2548
2549    The definition of this macro is a list of structure
2550    initializations, each of which specifies an original and
2551    replacement register.
2552
2553    On some machines, the position of the argument pointer is not
2554    known until the compilation is completed.  In such a case, a
2555    separate hard register must be used for the argument pointer.
2556    This register can be eliminated by replacing it with either the
2557    frame pointer or the argument pointer, depending on whether or not
2558    the frame pointer has been eliminated.
2559
2560    In this case, you might specify:
2561         #define ELIMINABLE_REGS  \
2562         {{ARG_POINTER_REGNUM, STACK_POINTER_REGNUM}, \
2563          {ARG_POINTER_REGNUM, FRAME_POINTER_REGNUM}, \
2564          {FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM}}
2565
2566    Note that the elimination of the argument pointer with the stack
2567    pointer is specified first since that is the preferred elimination.
2568
2569    The eliminations to $17 are only used on the mips16.  See the
2570    definition of HARD_FRAME_POINTER_REGNUM.  */
2571
2572 #define ELIMINABLE_REGS                                                 \
2573 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
2574  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
2575  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
2576  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
2577  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
2578  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
2579
2580 /* A C expression that returns nonzero if the compiler is allowed to
2581    try to replace register number FROM-REG with register number
2582    TO-REG.  This macro need only be defined if `ELIMINABLE_REGS' is
2583    defined, and will usually be the constant 1, since most of the
2584    cases preventing register elimination are things that the compiler
2585    already knows about.
2586
2587    When not in mips16 and mips64, we can always eliminate to the
2588    frame pointer.  We can eliminate to the stack pointer unless
2589    a frame pointer is needed.  In mips16 mode, we need a frame
2590    pointer for a large frame; otherwise, reload may be unable
2591    to compute the address of a local variable, since there is
2592    no way to add a large constant to the stack pointer
2593    without using a temporary register.
2594
2595    In mips16, for some instructions (eg lwu), we can't eliminate the
2596    frame pointer for the stack pointer.  These instructions are
2597    only generated in TARGET_64BIT mode.
2598    */
2599
2600 #define CAN_ELIMINATE(FROM, TO)                                         \
2601    (((TO) == HARD_FRAME_POINTER_REGNUM                                  \
2602           || ((TO) == STACK_POINTER_REGNUM && ! frame_pointer_needed    \
2603               && ! (TARGET_MIPS16 && TARGET_64BIT)                      \
2604               && (! TARGET_MIPS16                                       \
2605                   || compute_frame_size (get_frame_size ()) < 32768))))
2606
2607 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
2608         (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
2609
2610 /* If we generate an insn to push BYTES bytes,
2611    this says how many the stack pointer really advances by.
2612    On the VAX, sp@- in a byte insn really pushes a word.  */
2613
2614 /* #define PUSH_ROUNDING(BYTES) 0 */
2615
2616 /* If defined, the maximum amount of space required for outgoing
2617    arguments will be computed and placed into the variable
2618    `current_function_outgoing_args_size'.  No space will be pushed
2619    onto the stack for each call; instead, the function prologue
2620    should increase the stack frame size by this amount.
2621
2622    It is not proper to define both `PUSH_ROUNDING' and
2623    `ACCUMULATE_OUTGOING_ARGS'.  */
2624 #define ACCUMULATE_OUTGOING_ARGS 1
2625
2626 /* Offset from the argument pointer register to the first argument's
2627    address.  On some machines it may depend on the data type of the
2628    function.
2629
2630    If `ARGS_GROW_DOWNWARD', this is the offset to the location above
2631    the first argument's address.
2632
2633    On the MIPS, we must skip the first argument position if we are
2634    returning a structure or a union, to account for its address being
2635    passed in $4.  However, at the current time, this produces a compiler
2636    that can't bootstrap, so comment it out for now.  */
2637
2638 #if 0
2639 #define FIRST_PARM_OFFSET(FNDECL)                                       \
2640   (FNDECL != 0                                                          \
2641    && TREE_TYPE (FNDECL) != 0                                           \
2642    && TREE_TYPE (TREE_TYPE (FNDECL)) != 0                               \
2643    && (TREE_CODE (TREE_TYPE (TREE_TYPE (FNDECL))) == RECORD_TYPE        \
2644        || TREE_CODE (TREE_TYPE (TREE_TYPE (FNDECL))) == UNION_TYPE)     \
2645                 ? UNITS_PER_WORD                                        \
2646                 : 0)
2647 #else
2648 #define FIRST_PARM_OFFSET(FNDECL) 0
2649 #endif
2650
2651 /* When a parameter is passed in a register, stack space is still
2652    allocated for it.  For the MIPS, stack space must be allocated, cf
2653    Asm Lang Prog Guide page 7-8.
2654
2655    BEWARE that some space is also allocated for non existing arguments
2656    in register. In case an argument list is of form GF used registers
2657    are a0 (a2,a3), but we should push over a1...  */
2658
2659 #define REG_PARM_STACK_SPACE(FNDECL)                                     \
2660   ((mips_abi == ABI_32 || mips_abi == ABI_O64)                           \
2661    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD) - FIRST_PARM_OFFSET (FNDECL) \
2662    : 0)
2663
2664 /* Define this if it is the responsibility of the caller to
2665    allocate the area reserved for arguments passed in registers.
2666    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
2667    of this macro is to determine whether the space is included in
2668    `current_function_outgoing_args_size'.  */
2669 #define OUTGOING_REG_PARM_STACK_SPACE
2670
2671 #define STACK_BOUNDARY \
2672   ((mips_abi == ABI_32 || mips_abi == ABI_O64 || mips_abi == ABI_EABI) \
2673    ? 64 : 128)
2674
2675 /* Make sure 4 words are always allocated on the stack.  */
2676
2677 #ifndef STACK_ARGS_ADJUST
2678 #define STACK_ARGS_ADJUST(SIZE)                                         \
2679 {                                                                       \
2680   if (SIZE.constant < 4 * UNITS_PER_WORD)                               \
2681     SIZE.constant = 4 * UNITS_PER_WORD;                                 \
2682 }
2683 #endif
2684
2685 \f
2686 /* A C expression that should indicate the number of bytes of its
2687    own arguments that a function pops on returning, or 0
2688    if the function pops no arguments and the caller must therefore
2689    pop them all after the function returns.
2690
2691    FUNDECL is the declaration node of the function (as a tree).
2692
2693    FUNTYPE is a C variable whose value is a tree node that
2694    describes the function in question.  Normally it is a node of
2695    type `FUNCTION_TYPE' that describes the data type of the function.
2696    From this it is possible to obtain the data types of the value
2697    and arguments (if known).
2698
2699    When a call to a library function is being considered, FUNTYPE
2700    will contain an identifier node for the library function.  Thus,
2701    if you need to distinguish among various library functions, you
2702    can do so by their names.  Note that "library function" in this
2703    context means a function used to perform arithmetic, whose name
2704    is known specially in the compiler and was not mentioned in the
2705    C code being compiled.
2706
2707    STACK-SIZE is the number of bytes of arguments passed on the
2708    stack.  If a variable number of bytes is passed, it is zero, and
2709    argument popping will always be the responsibility of the
2710    calling function.  */
2711
2712 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
2713
2714
2715 /* Symbolic macros for the registers used to return integer and floating
2716    point values.  */
2717
2718 #define GP_RETURN (GP_REG_FIRST + 2)
2719 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
2720
2721 #define MAX_ARGS_IN_REGISTERS \
2722   ((mips_abi == ABI_32 || mips_abi == ABI_O64) ? 4 : 8)
2723
2724 /* Largest possible value of MAX_ARGS_IN_REGISTERS.  */
2725
2726 #define BIGGEST_MAX_ARGS_IN_REGISTERS 8
2727
2728 /* Symbolic macros for the first/last argument registers.  */
2729
2730 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
2731 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2732 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
2733 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2734
2735 /* Define how to find the value returned by a library function
2736    assuming the value has mode MODE.  Because we define
2737    PROMOTE_FUNCTION_RETURN, we must promote the mode just as
2738    PROMOTE_MODE does.  */
2739
2740 #define LIBCALL_VALUE(MODE) \
2741   mips_function_value (NULL_TREE, NULL, (MODE))
2742
2743 /* Define how to find the value returned by a function.
2744    VALTYPE is the data type of the value (as a tree).
2745    If the precise function being called is known, FUNC is its FUNCTION_DECL;
2746    otherwise, FUNC is 0.  */
2747
2748 #define FUNCTION_VALUE(VALTYPE, FUNC) \
2749   mips_function_value ((VALTYPE), (FUNC), VOIDmode)
2750
2751 /* 1 if N is a possible register number for a function value.
2752    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
2753    Currently, R2 and F0 are only implemented  here (C has no complex type)  */
2754
2755 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
2756   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
2757       && (N) == FP_RETURN + 2))
2758
2759 /* 1 if N is a possible register number for function argument passing.
2760    We have no FP argument registers when soft-float.  When FP registers
2761    are 32 bits, we can't directly reference the odd numbered ones.  */
2762
2763 #define FUNCTION_ARG_REGNO_P(N)                                 \
2764   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
2765     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)                \
2766         && ((N) % FP_INC == 0) && mips_abi != ABI_O64))         \
2767    && !fixed_regs[N])
2768
2769 /* A C expression which can inhibit the returning of certain function
2770    values in registers, based on the type of value.  A nonzero value says
2771    to return the function value in memory, just as large structures are
2772    always returned.  Here TYPE will be a C expression of type
2773    `tree', representing the data type of the value.
2774
2775    Note that values of mode `BLKmode' must be explicitly
2776    handled by this macro.  Also, the option `-fpcc-struct-return'
2777    takes effect regardless of this macro.  On most systems, it is
2778    possible to leave the macro undefined; this causes a default
2779    definition to be used, whose value is the constant 1 for BLKmode
2780    values, and 0 otherwise.
2781
2782    GCC normally converts 1 byte structures into chars, 2 byte
2783    structs into shorts, and 4 byte structs into ints, and returns
2784    them this way.  Defining the following macro overrides this,
2785    to give us MIPS cc compatibility.  */
2786
2787 #define RETURN_IN_MEMORY(TYPE)  \
2788         mips_return_in_memory (TYPE)
2789
2790 #define SETUP_INCOMING_VARARGS(CUM,MODE,TYPE,PRETEND_SIZE,NO_RTL)       \
2791         (PRETEND_SIZE) = mips_setup_incoming_varargs (&(CUM), (MODE),   \
2792                                                       (TYPE), (NO_RTL))
2793 \f
2794 #define STRICT_ARGUMENT_NAMING (mips_abi != ABI_32 && mips_abi != ABI_O64)
2795
2796 /* Define a data type for recording info about an argument list
2797    during the scan of that argument list.  This data type should
2798    hold all necessary information about the function itself
2799    and about the args processed so far, enough to enable macros
2800    such as FUNCTION_ARG to determine where the next arg should go.
2801
2802    This structure has to cope with two different argument allocation
2803    schemes.  Most MIPS ABIs view the arguments as a struct, of which the
2804    first N words go in registers and the rest go on the stack.  If I < N,
2805    the Ith word might go in Ith integer argument register or the
2806    Ith floating-point one.  In some cases, it has to go in both (see
2807    function_arg).  For these ABIs, we only need to remember the number
2808    of words passed so far.
2809
2810    The EABI instead allocates the integer and floating-point arguments
2811    separately.  The first N words of FP arguments go in FP registers,
2812    the rest go on the stack.  Likewise, the first N words of the other
2813    arguments go in integer registers, and the rest go on the stack.  We
2814    need to maintain three counts: the number of integer registers used,
2815    the number of floating-point registers used, and the number of words
2816    passed on the stack.
2817
2818    We could keep separate information for the two ABIs (a word count for
2819    the standard ABIs, and three separate counts for the EABI).  But it
2820    seems simpler to view the standard ABIs as forms of EABI that do not
2821    allocate floating-point registers.
2822
2823    So for the standard ABIs, the first N words are allocated to integer
2824    registers, and function_arg decides on an argument-by-argument basis
2825    whether that argument should really go in an integer register, or in
2826    a floating-point one.  */
2827
2828 typedef struct mips_args {
2829   /* Always true for varargs functions.  Otherwise true if at least
2830      one argument has been passed in an integer register.  */
2831   int gp_reg_found;
2832
2833   /* The number of arguments seen so far.  */
2834   unsigned int arg_number;
2835
2836   /* For EABI, the number of integer registers used so far.  For other
2837      ABIs, the number of words passed in registers (whether integer
2838      or floating-point).  */
2839   unsigned int num_gprs;
2840
2841   /* For EABI, the number of floating-point registers used so far.  */
2842   unsigned int num_fprs;
2843
2844   /* The number of words passed on the stack.  */
2845   unsigned int stack_words;
2846
2847   /* On the mips16, we need to keep track of which floating point
2848      arguments were passed in general registers, but would have been
2849      passed in the FP regs if this were a 32 bit function, so that we
2850      can move them to the FP regs if we wind up calling a 32 bit
2851      function.  We record this information in fp_code, encoded in base
2852      four.  A zero digit means no floating point argument, a one digit
2853      means an SFmode argument, and a two digit means a DFmode argument,
2854      and a three digit is not used.  The low order digit is the first
2855      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2856      an SFmode argument.  ??? A more sophisticated approach will be
2857      needed if MIPS_ABI != ABI_32.  */
2858   int fp_code;
2859
2860   /* True if the function has a prototype.  */
2861   int prototype;
2862
2863   /* When a structure does not take up a full register, the argument
2864      should sometimes be shifted left so that it occupies the high part
2865      of the register.  These two fields describe an array of ashl
2866      patterns for doing this.  See function_arg_advance, which creates
2867      the shift patterns, and function_arg, which returns them when given
2868      a VOIDmode argument.  */
2869   unsigned int num_adjusts;
2870   rtx adjust[BIGGEST_MAX_ARGS_IN_REGISTERS];
2871 } CUMULATIVE_ARGS;
2872
2873 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2874    for a call to a function whose data type is FNTYPE.
2875    For a library call, FNTYPE is 0.
2876
2877 */
2878
2879 #define INIT_CUMULATIVE_ARGS(CUM,FNTYPE,LIBNAME,INDIRECT)               \
2880   init_cumulative_args (&CUM, FNTYPE, LIBNAME)                          \
2881
2882 /* Update the data in CUM to advance over an argument
2883    of mode MODE and data type TYPE.
2884    (TYPE is null for libcalls where that information may not be available.)  */
2885
2886 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)                    \
2887   function_arg_advance (&CUM, MODE, TYPE, NAMED)
2888
2889 /* Determine where to put an argument to a function.
2890    Value is zero to push the argument on the stack,
2891    or a hard register in which to store the argument.
2892
2893    MODE is the argument's machine mode.
2894    TYPE is the data type of the argument (as a tree).
2895     This is null for libcalls where that information may
2896     not be available.
2897    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2898     the preceding args and about the function being called.
2899    NAMED is nonzero if this argument is a named parameter
2900     (otherwise it is an extra parameter matching an ellipsis).  */
2901
2902 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2903   function_arg( &CUM, MODE, TYPE, NAMED)
2904
2905 /* For an arg passed partly in registers and partly in memory,
2906    this is the number of registers used.
2907    For args passed entirely in registers or entirely in memory, zero.  */
2908
2909 #define FUNCTION_ARG_PARTIAL_NREGS(CUM, MODE, TYPE, NAMED) \
2910   function_arg_partial_nregs (&CUM, MODE, TYPE, NAMED)
2911
2912 /* If defined, a C expression that gives the alignment boundary, in
2913    bits, of an argument with the specified mode and type.  If it is
2914    not defined,  `PARM_BOUNDARY' is used for all arguments.  */
2915
2916 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE)                               \
2917   (((TYPE) != 0)                                                        \
2918         ? ((TYPE_ALIGN(TYPE) <= PARM_BOUNDARY)                          \
2919                 ? PARM_BOUNDARY                                         \
2920                 : TYPE_ALIGN(TYPE))                                     \
2921         : ((GET_MODE_ALIGNMENT(MODE) <= PARM_BOUNDARY)                  \
2922                 ? PARM_BOUNDARY                                         \
2923                 : GET_MODE_ALIGNMENT(MODE)))
2924
2925 #define FUNCTION_ARG_PASS_BY_REFERENCE(CUM, MODE, TYPE, NAMED)          \
2926   function_arg_pass_by_reference (&CUM, MODE, TYPE, NAMED)
2927
2928 #define FUNCTION_ARG_PADDING(MODE, TYPE)                                \
2929   (! BYTES_BIG_ENDIAN                                                   \
2930    ? upward                                                             \
2931    : (((MODE) == BLKmode                                                \
2932        ? ((TYPE) && TREE_CODE (TYPE_SIZE (TYPE)) == INTEGER_CST         \
2933           && int_size_in_bytes (TYPE) < (PARM_BOUNDARY / BITS_PER_UNIT))\
2934        : (GET_MODE_BITSIZE (MODE) < PARM_BOUNDARY                       \
2935           && (mips_abi == ABI_32                                        \
2936               || mips_abi == ABI_O64                                    \
2937               || mips_abi == ABI_EABI                                   \
2938               || GET_MODE_CLASS (MODE) == MODE_INT)))                   \
2939       ? downward : upward))
2940
2941 #define FUNCTION_ARG_CALLEE_COPIES(CUM, MODE, TYPE, NAMED)              \
2942   (mips_abi == ABI_EABI && (NAMED)                                      \
2943    && FUNCTION_ARG_PASS_BY_REFERENCE (CUM, MODE, TYPE, NAMED))
2944
2945 /* Modified version of the macro in expr.h.  */
2946 #define MUST_PASS_IN_STACK(MODE,TYPE)                   \
2947   ((TYPE) != 0                                          \
2948    && (TREE_CODE (TYPE_SIZE (TYPE)) != INTEGER_CST      \
2949        || TREE_ADDRESSABLE (TYPE)                       \
2950        || ((MODE) == BLKmode                            \
2951            && mips_abi != ABI_32 && mips_abi != ABI_O64 \
2952            && ! ((TYPE) != 0 && TREE_CODE (TYPE_SIZE (TYPE)) == INTEGER_CST \
2953                  && 0 == (int_size_in_bytes (TYPE)      \
2954                           % (PARM_BOUNDARY / BITS_PER_UNIT))) \
2955            && (FUNCTION_ARG_PADDING (MODE, TYPE)        \
2956                == (BYTES_BIG_ENDIAN ? upward : downward)))))
2957
2958 /* True if using EABI and varargs can be passed in floating-point
2959    registers.  Under these conditions, we need a more complex form
2960    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2961 #define EABI_FLOAT_VARARGS_P \
2962         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2963
2964 \f
2965 /* Tell prologue and epilogue if register REGNO should be saved / restored.  */
2966
2967 #define MUST_SAVE_REGISTER(regno) \
2968  ((regs_ever_live[regno] && !call_used_regs[regno])                     \
2969   || (regno == HARD_FRAME_POINTER_REGNUM && frame_pointer_needed)       \
2970   || (regno == (GP_REG_FIRST + 31) && regs_ever_live[GP_REG_FIRST + 31]))
2971
2972 /* Say that the epilogue uses the return address register.  Note that
2973    in the case of sibcalls, the values "used by the epilogue" are
2974    considered live at the start of the called function.  */
2975 #define EPILOGUE_USES(REGNO) ((REGNO) == 31)
2976
2977 /* Treat LOC as a byte offset from the stack pointer and round it up
2978    to the next fully-aligned offset.  */
2979 #define MIPS_STACK_ALIGN(LOC)                                           \
2980   ((mips_abi == ABI_32 || mips_abi == ABI_O64 || mips_abi == ABI_EABI)  \
2981    ? ((LOC) + 7) & ~7                                                   \
2982    : ((LOC) + 15) & ~15)
2983
2984 \f
2985 /* Define the `__builtin_va_list' type for the ABI.  */
2986 #define BUILD_VA_LIST_TYPE(VALIST) \
2987   (VALIST) = mips_build_va_list ()
2988
2989 /* Implement `va_start' for varargs and stdarg.  */
2990 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
2991   mips_va_start (valist, nextarg)
2992
2993 /* Implement `va_arg'.  */
2994 #define EXPAND_BUILTIN_VA_ARG(valist, type) \
2995   mips_va_arg (valist, type)
2996 \f
2997 /* Output assembler code to FILE to increment profiler label # LABELNO
2998    for profiling a function entry.  */
2999
3000 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
3001 {                                                                       \
3002   if (TARGET_MIPS16)                                                    \
3003     sorry ("mips16 function profiling");                                \
3004   fprintf (FILE, "\t.set\tnoat\n");                                     \
3005   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
3006            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
3007   if (mips_abi != ABI_N32 && mips_abi != ABI_64)                        \
3008     {                                                                   \
3009       fprintf (FILE,                                                    \
3010                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
3011                TARGET_64BIT ? "dsubu" : "subu",                         \
3012                reg_names[STACK_POINTER_REGNUM],                         \
3013                reg_names[STACK_POINTER_REGNUM],                         \
3014                Pmode == DImode ? 16 : 8);                               \
3015     }                                                                   \
3016   fprintf (FILE, "\tjal\t_mcount\n");                                   \
3017   fprintf (FILE, "\t.set\tat\n");                                       \
3018 }
3019
3020 /* Define this macro if the code for function profiling should come
3021    before the function prologue.  Normally, the profiling code comes
3022    after.  */
3023
3024 /* #define PROFILE_BEFORE_PROLOGUE */
3025
3026 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
3027    the stack pointer does not matter.  The value is tested only in
3028    functions that have frame pointers.
3029    No definition is equivalent to always zero.  */
3030
3031 #define EXIT_IGNORE_STACK 1
3032
3033 \f
3034 /* A C statement to output, on the stream FILE, assembler code for a
3035    block of data that contains the constant parts of a trampoline.
3036    This code should not include a label--the label is taken care of
3037    automatically.  */
3038
3039 #define TRAMPOLINE_TEMPLATE(STREAM)                                      \
3040 {                                                                        \
3041   fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");         \
3042   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
3043   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
3044   if (ptr_mode == DImode)                                               \
3045     {                                                                   \
3046       fprintf (STREAM, "\t.word\t0xdfe30014\t\t# ld     $3,20($31)\n"); \
3047       fprintf (STREAM, "\t.word\t0xdfe2001c\t\t# ld     $2,28($31)\n"); \
3048     }                                                                   \
3049   else                                                                  \
3050     {                                                                   \
3051       fprintf (STREAM, "\t.word\t0x8fe30014\t\t# lw     $3,20($31)\n"); \
3052       fprintf (STREAM, "\t.word\t0x8fe20018\t\t# lw     $2,24($31)\n"); \
3053     }                                                                   \
3054   fprintf (STREAM, "\t.word\t0x0060c821\t\t# move   $25,$3 (abicalls)\n"); \
3055   fprintf (STREAM, "\t.word\t0x00600008\t\t# jr     $3\n");             \
3056   fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");         \
3057   if (ptr_mode == DImode)                                               \
3058     {                                                                   \
3059       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
3060       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
3061     }                                                                   \
3062   else                                                                  \
3063     {                                                                   \
3064       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
3065       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
3066     }                                                                   \
3067 }
3068
3069 /* A C expression for the size in bytes of the trampoline, as an
3070    integer.  */
3071
3072 #define TRAMPOLINE_SIZE (32 + GET_MODE_SIZE (ptr_mode) * 2)
3073
3074 /* Alignment required for trampolines, in bits.  */
3075
3076 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
3077
3078 /* INITIALIZE_TRAMPOLINE calls this library function to flush
3079    program and data caches.  */
3080
3081 #ifndef CACHE_FLUSH_FUNC
3082 #define CACHE_FLUSH_FUNC "_flush_cache"
3083 #endif
3084
3085 /* A C statement to initialize the variable parts of a trampoline.
3086    ADDR is an RTX for the address of the trampoline; FNADDR is an
3087    RTX for the address of the nested function; STATIC_CHAIN is an
3088    RTX for the static chain value that should be passed to the
3089    function when it is called.  */
3090
3091 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
3092 {                                                                           \
3093   rtx func_addr, chain_addr;                                                \
3094                                                                             \
3095   func_addr = plus_constant (ADDR, 32);                                     \
3096   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
3097   emit_move_insn (gen_rtx_MEM (ptr_mode, func_addr),                        \
3098                   gen_lowpart (ptr_mode, force_reg (Pmode, FUNC)));         \
3099   emit_move_insn (gen_rtx_MEM (ptr_mode, chain_addr),                       \
3100                   gen_lowpart (ptr_mode, force_reg (Pmode, CHAIN)));        \
3101                                                                             \
3102   /* Flush both caches.  We need to flush the data cache in case            \
3103      the system has a write-back cache.  */                                 \
3104   /* ??? Should check the return value for errors.  */                      \
3105   if (mips_cache_flush_func && mips_cache_flush_func[0])                    \
3106     emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func),   \
3107                        0, VOIDmode, 3, ADDR, Pmode,                         \
3108                        GEN_INT (TRAMPOLINE_SIZE), TYPE_MODE (integer_type_node),\
3109                        GEN_INT (3), TYPE_MODE (integer_type_node));         \
3110 }
3111 \f
3112 /* Addressing modes, and classification of registers for them.  */
3113
3114 /* These assume that REGNO is a hard or pseudo reg number.
3115    They give nonzero only if REGNO is a hard reg of the suitable class
3116    or a pseudo reg currently allocated to a suitable hard reg.
3117    These definitions are NOT overridden anywhere.  */
3118
3119 #define BASE_REG_P(regno, mode)                                 \
3120   (TARGET_MIPS16                                                \
3121    ? (M16_REG_P (regno)                                         \
3122       || (regno) == FRAME_POINTER_REGNUM                        \
3123       || (regno) == ARG_POINTER_REGNUM                          \
3124       || ((regno) == STACK_POINTER_REGNUM                       \
3125           && (GET_MODE_SIZE (mode) == 4                         \
3126               || GET_MODE_SIZE (mode) == 8)))                   \
3127    : GP_REG_P (regno))
3128
3129 #define GP_REG_OR_PSEUDO_STRICT_P(regno, mode)                              \
3130   BASE_REG_P((regno < FIRST_PSEUDO_REGISTER) ? (int) regno : reg_renumber[regno], \
3131              (mode))
3132
3133 #define GP_REG_OR_PSEUDO_NONSTRICT_P(regno, mode) \
3134   (((regno) >= FIRST_PSEUDO_REGISTER) || (BASE_REG_P ((regno), (mode))))
3135
3136 #define REGNO_OK_FOR_INDEX_P(regno)     0
3137 #define REGNO_MODE_OK_FOR_BASE_P(regno, mode) \
3138   GP_REG_OR_PSEUDO_STRICT_P ((regno), (mode))
3139
3140 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
3141    and check its validity for a certain class.
3142    We have two alternate definitions for each of them.
3143    The usual definition accepts all pseudo regs; the other rejects them all.
3144    The symbol REG_OK_STRICT causes the latter definition to be used.
3145
3146    Most source files want to accept pseudo regs in the hope that
3147    they will get allocated to the class that the insn wants them to be in.
3148    Some source files that are used after register allocation
3149    need to be strict.  */
3150
3151 #ifndef REG_OK_STRICT
3152 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
3153   mips_reg_mode_ok_for_base_p (X, MODE, 0)
3154 #else
3155 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
3156   mips_reg_mode_ok_for_base_p (X, MODE, 1)
3157 #endif
3158
3159 #define REG_OK_FOR_INDEX_P(X) 0
3160
3161 \f
3162 /* Maximum number of registers that can appear in a valid memory address.  */
3163
3164 #define MAX_REGS_PER_ADDRESS 1
3165
3166 /* A C compound statement with a conditional `goto LABEL;' executed
3167    if X (an RTX) is a legitimate memory address on the target
3168    machine for a memory operand of mode MODE.  */
3169
3170 #if 1
3171 #define GO_PRINTF(x)    fprintf(stderr, (x))
3172 #define GO_PRINTF2(x,y) fprintf(stderr, (x), (y))
3173 #define GO_DEBUG_RTX(x) debug_rtx(x)
3174
3175 #else
3176 #define GO_PRINTF(x)
3177 #define GO_PRINTF2(x,y)
3178 #define GO_DEBUG_RTX(x)
3179 #endif
3180
3181 #ifdef REG_OK_STRICT
3182 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
3183 {                                               \
3184   if (mips_legitimate_address_p (MODE, X, 1))   \
3185     goto ADDR;                                  \
3186 }
3187 #else
3188 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
3189 {                                               \
3190   if (mips_legitimate_address_p (MODE, X, 0))   \
3191     goto ADDR;                                  \
3192 }
3193 #endif
3194
3195 /* Check for constness inline but use mips_legitimate_address_p
3196    to check whether a constant really is an address.  */
3197
3198 #define CONSTANT_ADDRESS_P(X) \
3199   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
3200
3201
3202 /* Nonzero if the constant value X is a legitimate general operand.
3203    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.
3204
3205    At present, GAS doesn't understand li.[sd], so don't allow it
3206    to be generated at present.  Also, the MIPS assembler does not
3207    grok li.d Infinity.  */
3208
3209 /* ??? SGI Irix 6 assembler fails for CONST address, so reject them.
3210    Note that the Irix 6 assembler problem may already be fixed.
3211    Note also that the GET_CODE (X) == CONST test catches the mips16
3212    gp pseudo reg (see mips16_gp_pseudo_reg) deciding it is not
3213    a LEGITIMATE_CONSTANT.  If we ever want mips16 and ABI_N32 or
3214    ABI_64 to work together, we'll need to fix this.  */
3215 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
3216
3217 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
3218   do {                                                          \
3219     if (mips_legitimize_address (&(X), MODE))                   \
3220       goto WIN;                                                 \
3221   } while (0)
3222
3223
3224 /* A C statement or compound statement with a conditional `goto
3225    LABEL;' executed if memory address X (an RTX) can have different
3226    meanings depending on the machine mode of the memory reference it
3227    is used for.
3228
3229    Autoincrement and autodecrement addresses typically have
3230    mode-dependent effects because the amount of the increment or
3231    decrement is the size of the operand being addressed.  Some
3232    machines have other mode-dependent addresses.  Many RISC machines
3233    have no mode-dependent addresses.
3234
3235    You may assume that ADDR is a valid address for the machine.  */
3236
3237 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
3238
3239 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
3240    'the start of the function that this code is output in'.  */
3241
3242 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
3243   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
3244     asm_fprintf ((FILE), "%U%s",                                        \
3245                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
3246   else                                                                  \
3247     asm_fprintf ((FILE), "%U%s", (NAME))
3248
3249 /* The mips16 wants the constant pool to be after the function,
3250    because the PC relative load instructions use unsigned offsets.  */
3251
3252 #define CONSTANT_POOL_BEFORE_FUNCTION (! TARGET_MIPS16)
3253
3254 #define ASM_OUTPUT_POOL_EPILOGUE(FILE, FNNAME, FNDECL, SIZE)    \
3255   mips_string_length = 0;
3256 \f
3257 /* Specify the machine mode that this machine uses
3258    for the index in the tablejump instruction.
3259    ??? Using HImode in mips16 mode can cause overflow.  However, the
3260    overflow is no more likely than the overflow in a branch
3261    instruction.  Large functions can currently break in both ways.  */
3262 #define CASE_VECTOR_MODE \
3263   (TARGET_MIPS16 ? HImode : ptr_mode)
3264
3265 /* Define as C expression which evaluates to nonzero if the tablejump
3266    instruction expects the table to contain offsets from the address of the
3267    table.
3268    Do not define this if the table should contain absolute addresses.  */
3269 #define CASE_VECTOR_PC_RELATIVE (TARGET_MIPS16)
3270
3271 /* Define this as 1 if `char' should by default be signed; else as 0.  */
3272 #ifndef DEFAULT_SIGNED_CHAR
3273 #define DEFAULT_SIGNED_CHAR 1
3274 #endif
3275
3276 /* Max number of bytes we can move from memory to memory
3277    in one reasonably fast instruction.  */
3278 #define MOVE_MAX (TARGET_64BIT ? 8 : 4)
3279 #define MAX_MOVE_MAX 8
3280
3281 /* Define this macro as a C expression which is nonzero if
3282    accessing less than a word of memory (i.e. a `char' or a
3283    `short') is no faster than accessing a word of memory, i.e., if
3284    such access require more than one instruction or if there is no
3285    difference in cost between byte and (aligned) word loads.
3286
3287    On RISC machines, it tends to generate better code to define
3288    this as 1, since it avoids making a QI or HI mode register.  */
3289 #define SLOW_BYTE_ACCESS 1
3290
3291 /* We assume that the store-condition-codes instructions store 0 for false
3292    and some other value for true.  This is the value stored for true.  */
3293
3294 #define STORE_FLAG_VALUE 1
3295
3296 /* Define this to be nonzero if shift instructions ignore all but the low-order
3297    few bits.  */
3298 #define SHIFT_COUNT_TRUNCATED 1
3299
3300 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
3301    is done just by pretending it is already truncated.  */
3302 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
3303   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
3304
3305
3306 /* Specify the machine mode that pointers have.
3307    After generation of rtl, the compiler makes no further distinction
3308    between pointers and any other objects of this machine mode.  */
3309
3310 #ifndef Pmode
3311 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
3312 #endif
3313
3314 /* Give call MEMs SImode since it is the "most permissive" mode
3315    for both 32-bit and 64-bit targets.  */
3316
3317 #define FUNCTION_MODE SImode
3318
3319 \f
3320 /* The cost of loading values from the constant pool.  It should be
3321    larger than the cost of any constant we want to synthesise in-line.  */
3322
3323 #define CONSTANT_POOL_COST COSTS_N_INSNS (8)
3324
3325 /* A C expression for the cost of moving data from a register in
3326    class FROM to one in class TO.  The classes are expressed using
3327    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
3328    the default; other values are interpreted relative to that.
3329
3330    It is not required that the cost always equal 2 when FROM is the
3331    same as TO; on some machines it is expensive to move between
3332    registers if they are not general registers.
3333
3334    If reload sees an insn consisting of a single `set' between two
3335    hard registers, and if `REGISTER_MOVE_COST' applied to their
3336    classes returns a value of 2, reload does not check to ensure
3337    that the constraints of the insn are met.  Setting a cost of
3338    other than 2 will allow reload to verify that the constraints are
3339    met.  You should do this if the `movM' pattern's constraints do
3340    not allow such copying. */
3341
3342 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
3343   mips_register_move_cost (MODE, FROM, TO)
3344
3345 /* ??? Fix this to be right for the R8000.  */
3346 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
3347   (((TUNE_MIPS4000 || TUNE_MIPS6000) ? 6 : 4) \
3348    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
3349
3350 /* Define if copies to/from condition code registers should be avoided.
3351
3352    This is needed for the MIPS because reload_outcc is not complete;
3353    it needs to handle cases where the source is a general or another
3354    condition code register.  */
3355 #define AVOID_CCMODE_COPIES
3356
3357 /* A C expression for the cost of a branch instruction.  A value of
3358    1 is the default; other values are interpreted relative to that.  */
3359
3360 /* ??? Fix this to be right for the R8000.  */
3361 #define BRANCH_COST                                                     \
3362   ((! TARGET_MIPS16                                                     \
3363     && (TUNE_MIPS4000 || TUNE_MIPS6000))        \
3364    ? 2 : 1)
3365
3366 /* If defined, modifies the length assigned to instruction INSN as a
3367    function of the context in which it is used.  LENGTH is an lvalue
3368    that contains the initially computed length of the insn and should
3369    be updated with the correct length of the insn.  */
3370 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
3371   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
3372
3373 \f
3374 /* Optionally define this if you have added predicates to
3375    `MACHINE.c'.  This macro is called within an initializer of an
3376    array of structures.  The first field in the structure is the
3377    name of a predicate and the second field is an array of rtl
3378    codes.  For each predicate, list all rtl codes that can be in
3379    expressions matched by the predicate.  The list should have a
3380    trailing comma.  Here is an example of two entries in the list
3381    for a typical RISC machine:
3382
3383    #define PREDICATE_CODES \
3384      {"gen_reg_rtx_operand", {SUBREG, REG}},  \
3385      {"reg_or_short_cint_operand", {SUBREG, REG, CONST_INT}},
3386
3387    Defining this macro does not affect the generated code (however,
3388    incorrect definitions that omit an rtl code that may be matched
3389    by the predicate can cause the compiler to malfunction).
3390    Instead, it allows the table built by `genrecog' to be more
3391    compact and efficient, thus speeding up the compiler.  The most
3392    important predicates to include in the list specified by this
3393    macro are thoses used in the most insn patterns.  */
3394
3395 #define PREDICATE_CODES                                                 \
3396   {"uns_arith_operand",         { REG, CONST_INT, SUBREG, ADDRESSOF }}, \
3397   {"symbolic_operand",          { CONST, SYMBOL_REF, LABEL_REF }},      \
3398   {"const_arith_operand",       { CONST, CONST_INT }},                  \
3399   {"arith_operand",             { REG, CONST_INT, CONST, SUBREG, ADDRESSOF }},  \
3400   {"arith32_operand",           { REG, CONST_INT, SUBREG, ADDRESSOF }},         \
3401   {"reg_or_0_operand",          { REG, CONST_INT, CONST_DOUBLE, SUBREG, ADDRESSOF }}, \
3402   {"true_reg_or_0_operand",     { REG, CONST_INT, CONST_DOUBLE, SUBREG, ADDRESSOF }}, \
3403   {"small_int",                 { CONST_INT }},                         \
3404   {"large_int",                 { CONST_INT }},                         \
3405   {"mips_const_double_ok",      { CONST_DOUBLE }},                      \
3406   {"const_float_1_operand",     { CONST_DOUBLE }},                      \
3407   {"simple_memory_operand",     { MEM, SUBREG }},                       \
3408   {"equality_op",               { EQ, NE }},                            \
3409   {"cmp_op",                    { EQ, NE, GT, GE, GTU, GEU, LT, LE,     \
3410                                   LTU, LEU }},                          \
3411   {"trap_cmp_op",               { EQ, NE, GE, GEU, LT, LTU }},          \
3412   {"pc_or_label_operand",       { PC, LABEL_REF }},                     \
3413   {"call_insn_operand",         { CONST, SYMBOL_REF, LABEL_REF, REG }}, \
3414   {"move_operand",              { CONST_INT, CONST_DOUBLE, CONST,       \
3415                                   SYMBOL_REF, LABEL_REF, SUBREG,        \
3416                                   REG, MEM}},                           \
3417   {"consttable_operand",        { LABEL_REF, SYMBOL_REF, CONST_INT,     \
3418                                   CONST_DOUBLE, CONST }},               \
3419   {"fcc_register_operand",      { REG, SUBREG }},                       \
3420   {"hilo_operand",              { REG }},
3421
3422 /* A list of predicates that do special things with modes, and so
3423    should not elicit warnings for VOIDmode match_operand.  */
3424
3425 #define SPECIAL_MODE_PREDICATES \
3426   "pc_or_label_operand",
3427 \f
3428 /* Control the assembler format that we output.  */
3429
3430 /* Output at beginning of assembler file.
3431    If we are optimizing to use the global pointer, create a temporary
3432    file to hold all of the text stuff, and write it out to the end.
3433    This is needed because the MIPS assembler is evidently one pass,
3434    and if it hasn't seen the relevant .comm/.lcomm/.extern/.sdata
3435    declaration when the code is processed, it generates a two
3436    instruction sequence.  */
3437
3438 #undef ASM_FILE_START
3439 #define ASM_FILE_START(STREAM) mips_asm_file_start (STREAM)
3440
3441 /* Output to assembler file text saying following lines
3442    may contain character constants, extra white space, comments, etc.  */
3443
3444 #ifndef ASM_APP_ON
3445 #define ASM_APP_ON " #APP\n"
3446 #endif
3447
3448 /* Output to assembler file text saying following lines
3449    no longer contain unusual constructs.  */
3450
3451 #ifndef ASM_APP_OFF
3452 #define ASM_APP_OFF " #NO_APP\n"
3453 #endif
3454
3455 /* How to refer to registers in assembler output.
3456    This sequence is indexed by compiler's hard-register-number (see above).
3457
3458    In order to support the two different conventions for register names,
3459    we use the name of a table set up in mips.c, which is overwritten
3460    if -mrnames is used.  */
3461
3462 #define REGISTER_NAMES                                                  \
3463 {                                                                       \
3464   &mips_reg_names[ 0][0],                                               \
3465   &mips_reg_names[ 1][0],                                               \
3466   &mips_reg_names[ 2][0],                                               \
3467   &mips_reg_names[ 3][0],                                               \
3468   &mips_reg_names[ 4][0],                                               \
3469   &mips_reg_names[ 5][0],                                               \
3470   &mips_reg_names[ 6][0],                                               \
3471   &mips_reg_names[ 7][0],                                               \
3472   &mips_reg_names[ 8][0],                                               \
3473   &mips_reg_names[ 9][0],                                               \
3474   &mips_reg_names[10][0],                                               \
3475   &mips_reg_names[11][0],                                               \
3476   &mips_reg_names[12][0],                                               \
3477   &mips_reg_names[13][0],                                               \
3478   &mips_reg_names[14][0],                                               \
3479   &mips_reg_names[15][0],                                               \
3480   &mips_reg_names[16][0],                                               \
3481   &mips_reg_names[17][0],                                               \
3482   &mips_reg_names[18][0],                                               \
3483   &mips_reg_names[19][0],                                               \
3484   &mips_reg_names[20][0],                                               \
3485   &mips_reg_names[21][0],                                               \
3486   &mips_reg_names[22][0],                                               \
3487   &mips_reg_names[23][0],                                               \
3488   &mips_reg_names[24][0],                                               \
3489   &mips_reg_names[25][0],                                               \
3490   &mips_reg_names[26][0],                                               \
3491   &mips_reg_names[27][0],                                               \
3492   &mips_reg_names[28][0],                                               \
3493   &mips_reg_names[29][0],                                               \
3494   &mips_reg_names[30][0],                                               \
3495   &mips_reg_names[31][0],                                               \
3496   &mips_reg_names[32][0],                                               \
3497   &mips_reg_names[33][0],                                               \
3498   &mips_reg_names[34][0],                                               \
3499   &mips_reg_names[35][0],                                               \
3500   &mips_reg_names[36][0],                                               \
3501   &mips_reg_names[37][0],                                               \
3502   &mips_reg_names[38][0],                                               \
3503   &mips_reg_names[39][0],                                               \
3504   &mips_reg_names[40][0],                                               \
3505   &mips_reg_names[41][0],                                               \
3506   &mips_reg_names[42][0],                                               \
3507   &mips_reg_names[43][0],                                               \
3508   &mips_reg_names[44][0],                                               \
3509   &mips_reg_names[45][0],                                               \
3510   &mips_reg_names[46][0],                                               \
3511   &mips_reg_names[47][0],                                               \
3512   &mips_reg_names[48][0],                                               \
3513   &mips_reg_names[49][0],                                               \
3514   &mips_reg_names[50][0],                                               \
3515   &mips_reg_names[51][0],                                               \
3516   &mips_reg_names[52][0],                                               \
3517   &mips_reg_names[53][0],                                               \
3518   &mips_reg_names[54][0],                                               \
3519   &mips_reg_names[55][0],                                               \
3520   &mips_reg_names[56][0],                                               \
3521   &mips_reg_names[57][0],                                               \
3522   &mips_reg_names[58][0],                                               \
3523   &mips_reg_names[59][0],                                               \
3524   &mips_reg_names[60][0],                                               \
3525   &mips_reg_names[61][0],                                               \
3526   &mips_reg_names[62][0],                                               \
3527   &mips_reg_names[63][0],                                               \
3528   &mips_reg_names[64][0],                                               \
3529   &mips_reg_names[65][0],                                               \
3530   &mips_reg_names[66][0],                                               \
3531   &mips_reg_names[67][0],                                               \
3532   &mips_reg_names[68][0],                                               \
3533   &mips_reg_names[69][0],                                               \
3534   &mips_reg_names[70][0],                                               \
3535   &mips_reg_names[71][0],                                               \
3536   &mips_reg_names[72][0],                                               \
3537   &mips_reg_names[73][0],                                               \
3538   &mips_reg_names[74][0],                                               \
3539   &mips_reg_names[75][0],                                               \
3540   &mips_reg_names[76][0],                                               \
3541   &mips_reg_names[77][0],                                               \
3542   &mips_reg_names[78][0],                                               \
3543   &mips_reg_names[79][0],                                               \
3544   &mips_reg_names[80][0],                                               \
3545   &mips_reg_names[81][0],                                               \
3546   &mips_reg_names[82][0],                                               \
3547   &mips_reg_names[83][0],                                               \
3548   &mips_reg_names[84][0],                                               \
3549   &mips_reg_names[85][0],                                               \
3550   &mips_reg_names[86][0],                                               \
3551   &mips_reg_names[87][0],                                               \
3552   &mips_reg_names[88][0],                                               \
3553   &mips_reg_names[89][0],                                               \
3554   &mips_reg_names[90][0],                                               \
3555   &mips_reg_names[91][0],                                               \
3556   &mips_reg_names[92][0],                                               \
3557   &mips_reg_names[93][0],                                               \
3558   &mips_reg_names[94][0],                                               \
3559   &mips_reg_names[95][0],                                               \
3560   &mips_reg_names[96][0],                                               \
3561   &mips_reg_names[97][0],                                               \
3562   &mips_reg_names[98][0],                                               \
3563   &mips_reg_names[99][0],                                               \
3564   &mips_reg_names[100][0],                                              \
3565   &mips_reg_names[101][0],                                              \
3566   &mips_reg_names[102][0],                                              \
3567   &mips_reg_names[103][0],                                              \
3568   &mips_reg_names[104][0],                                              \
3569   &mips_reg_names[105][0],                                              \
3570   &mips_reg_names[106][0],                                              \
3571   &mips_reg_names[107][0],                                              \
3572   &mips_reg_names[108][0],                                              \
3573   &mips_reg_names[109][0],                                              \
3574   &mips_reg_names[110][0],                                              \
3575   &mips_reg_names[111][0],                                              \
3576   &mips_reg_names[112][0],                                              \
3577   &mips_reg_names[113][0],                                              \
3578   &mips_reg_names[114][0],                                              \
3579   &mips_reg_names[115][0],                                              \
3580   &mips_reg_names[116][0],                                              \
3581   &mips_reg_names[117][0],                                              \
3582   &mips_reg_names[118][0],                                              \
3583   &mips_reg_names[119][0],                                              \
3584   &mips_reg_names[120][0],                                              \
3585   &mips_reg_names[121][0],                                              \
3586   &mips_reg_names[122][0],                                              \
3587   &mips_reg_names[123][0],                                              \
3588   &mips_reg_names[124][0],                                              \
3589   &mips_reg_names[125][0],                                              \
3590   &mips_reg_names[126][0],                                              \
3591   &mips_reg_names[127][0],                                              \
3592   &mips_reg_names[128][0],                                              \
3593   &mips_reg_names[129][0],                                              \
3594   &mips_reg_names[130][0],                                              \
3595   &mips_reg_names[131][0],                                              \
3596   &mips_reg_names[132][0],                                              \
3597   &mips_reg_names[133][0],                                              \
3598   &mips_reg_names[134][0],                                              \
3599   &mips_reg_names[135][0],                                              \
3600   &mips_reg_names[136][0],                                              \
3601   &mips_reg_names[137][0],                                              \
3602   &mips_reg_names[138][0],                                              \
3603   &mips_reg_names[139][0],                                              \
3604   &mips_reg_names[140][0],                                              \
3605   &mips_reg_names[141][0],                                              \
3606   &mips_reg_names[142][0],                                              \
3607   &mips_reg_names[143][0],                                              \
3608   &mips_reg_names[144][0],                                              \
3609   &mips_reg_names[145][0],                                              \
3610   &mips_reg_names[146][0],                                              \
3611   &mips_reg_names[147][0],                                              \
3612   &mips_reg_names[148][0],                                              \
3613   &mips_reg_names[149][0],                                              \
3614   &mips_reg_names[150][0],                                              \
3615   &mips_reg_names[151][0],                                              \
3616   &mips_reg_names[152][0],                                              \
3617   &mips_reg_names[153][0],                                              \
3618   &mips_reg_names[154][0],                                              \
3619   &mips_reg_names[155][0],                                              \
3620   &mips_reg_names[156][0],                                              \
3621   &mips_reg_names[157][0],                                              \
3622   &mips_reg_names[158][0],                                              \
3623   &mips_reg_names[159][0],                                              \
3624   &mips_reg_names[160][0],                                              \
3625   &mips_reg_names[161][0],                                              \
3626   &mips_reg_names[162][0],                                              \
3627   &mips_reg_names[163][0],                                              \
3628   &mips_reg_names[164][0],                                              \
3629   &mips_reg_names[165][0],                                              \
3630   &mips_reg_names[166][0],                                              \
3631   &mips_reg_names[167][0],                                              \
3632   &mips_reg_names[168][0],                                              \
3633   &mips_reg_names[169][0],                                              \
3634   &mips_reg_names[170][0],                                              \
3635   &mips_reg_names[171][0],                                              \
3636   &mips_reg_names[172][0],                                              \
3637   &mips_reg_names[173][0],                                              \
3638   &mips_reg_names[174][0],                                              \
3639   &mips_reg_names[175][0]                                               \
3640 }
3641
3642 /* print-rtl.c can't use REGISTER_NAMES, since it depends on mips.c.
3643    So define this for it.  */
3644 #define DEBUG_REGISTER_NAMES                                            \
3645 {                                                                       \
3646   "$0",   "at",   "v0",   "v1",   "a0",   "a1",   "a2",   "a3",         \
3647   "t0",   "t1",   "t2",   "t3",   "t4",   "t5",   "t6",   "t7",         \
3648   "s0",   "s1",   "s2",   "s3",   "s4",   "s5",   "s6",   "s7",         \
3649   "t8",   "t9",   "k0",   "k1",   "gp",   "sp",   "$fp",  "ra",         \
3650   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",        \
3651   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",       \
3652   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",       \
3653   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",       \
3654   "hi",   "lo",   "accum","$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",      \
3655   "$fcc5","$fcc6","$fcc7","$rap", "",     "",     "",     "",           \
3656   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",\
3657   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15",\
3658   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23",\
3659   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31",\
3660   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",\
3661   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15",\
3662   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23",\
3663   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31",\
3664   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",\
3665   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15",\
3666   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23",\
3667   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31"\
3668 }
3669
3670 /* If defined, a C initializer for an array of structures
3671    containing a name and a register number.  This macro defines
3672    additional names for hard registers, thus allowing the `asm'
3673    option in declarations to refer to registers using alternate
3674    names.
3675
3676    We define both names for the integer registers here.  */
3677
3678 #define ADDITIONAL_REGISTER_NAMES                                       \
3679 {                                                                       \
3680   { "$0",        0 + GP_REG_FIRST },                                    \
3681   { "$1",        1 + GP_REG_FIRST },                                    \
3682   { "$2",        2 + GP_REG_FIRST },                                    \
3683   { "$3",        3 + GP_REG_FIRST },                                    \
3684   { "$4",        4 + GP_REG_FIRST },                                    \
3685   { "$5",        5 + GP_REG_FIRST },                                    \
3686   { "$6",        6 + GP_REG_FIRST },                                    \
3687   { "$7",        7 + GP_REG_FIRST },                                    \
3688   { "$8",        8 + GP_REG_FIRST },                                    \
3689   { "$9",        9 + GP_REG_FIRST },                                    \
3690   { "$10",      10 + GP_REG_FIRST },                                    \
3691   { "$11",      11 + GP_REG_FIRST },                                    \
3692   { "$12",      12 + GP_REG_FIRST },                                    \
3693   { "$13",      13 + GP_REG_FIRST },                                    \
3694   { "$14",      14 + GP_REG_FIRST },                                    \
3695   { "$15",      15 + GP_REG_FIRST },                                    \
3696   { "$16",      16 + GP_REG_FIRST },                                    \
3697   { "$17",      17 + GP_REG_FIRST },                                    \
3698   { "$18",      18 + GP_REG_FIRST },                                    \
3699   { "$19",      19 + GP_REG_FIRST },                                    \
3700   { "$20",      20 + GP_REG_FIRST },                                    \
3701   { "$21",      21 + GP_REG_FIRST },                                    \
3702   { "$22",      22 + GP_REG_FIRST },                                    \
3703   { "$23",      23 + GP_REG_FIRST },                                    \
3704   { "$24",      24 + GP_REG_FIRST },                                    \
3705   { "$25",      25 + GP_REG_FIRST },                                    \
3706   { "$26",      26 + GP_REG_FIRST },                                    \
3707   { "$27",      27 + GP_REG_FIRST },                                    \
3708   { "$28",      28 + GP_REG_FIRST },                                    \
3709   { "$29",      29 + GP_REG_FIRST },                                    \
3710   { "$30",      30 + GP_REG_FIRST },                                    \
3711   { "$31",      31 + GP_REG_FIRST },                                    \
3712   { "$sp",      29 + GP_REG_FIRST },                                    \
3713   { "$fp",      30 + GP_REG_FIRST },                                    \
3714   { "at",        1 + GP_REG_FIRST },                                    \
3715   { "v0",        2 + GP_REG_FIRST },                                    \
3716   { "v1",        3 + GP_REG_FIRST },                                    \
3717   { "a0",        4 + GP_REG_FIRST },                                    \
3718   { "a1",        5 + GP_REG_FIRST },                                    \
3719   { "a2",        6 + GP_REG_FIRST },                                    \
3720   { "a3",        7 + GP_REG_FIRST },                                    \
3721   { "t0",        8 + GP_REG_FIRST },                                    \
3722   { "t1",        9 + GP_REG_FIRST },                                    \
3723   { "t2",       10 + GP_REG_FIRST },                                    \
3724   { "t3",       11 + GP_REG_FIRST },                                    \
3725   { "t4",       12 + GP_REG_FIRST },                                    \
3726   { "t5",       13 + GP_REG_FIRST },                                    \
3727   { "t6",       14 + GP_REG_FIRST },                                    \
3728   { "t7",       15 + GP_REG_FIRST },                                    \
3729   { "s0",       16 + GP_REG_FIRST },                                    \
3730   { "s1",       17 + GP_REG_FIRST },                                    \
3731   { "s2",       18 + GP_REG_FIRST },                                    \
3732   { "s3",       19 + GP_REG_FIRST },                                    \
3733   { "s4",       20 + GP_REG_FIRST },                                    \
3734   { "s5",       21 + GP_REG_FIRST },                                    \
3735   { "s6",       22 + GP_REG_FIRST },                                    \
3736   { "s7",       23 + GP_REG_FIRST },                                    \
3737   { "t8",       24 + GP_REG_FIRST },                                    \
3738   { "t9",       25 + GP_REG_FIRST },                                    \
3739   { "k0",       26 + GP_REG_FIRST },                                    \
3740   { "k1",       27 + GP_REG_FIRST },                                    \
3741   { "gp",       28 + GP_REG_FIRST },                                    \
3742   { "sp",       29 + GP_REG_FIRST },                                    \
3743   { "fp",       30 + GP_REG_FIRST },                                    \
3744   { "ra",       31 + GP_REG_FIRST },                                    \
3745   { "$sp",      29 + GP_REG_FIRST },                                    \
3746   { "$fp",      30 + GP_REG_FIRST }                                     \
3747   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
3748 }
3749
3750 /* This is meant to be redefined in the host dependent files.  It is a
3751    set of alternative names and regnums for mips coprocessors.  */
3752
3753 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
3754
3755 /* A C compound statement to output to stdio stream STREAM the
3756    assembler syntax for an instruction operand X.  X is an RTL
3757    expression.
3758
3759    CODE is a value that can be used to specify one of several ways
3760    of printing the operand.  It is used when identical operands
3761    must be printed differently depending on the context.  CODE
3762    comes from the `%' specification that was used to request
3763    printing of the operand.  If the specification was just `%DIGIT'
3764    then CODE is 0; if the specification was `%LTR DIGIT' then CODE
3765    is the ASCII code for LTR.
3766
3767    If X is a register, this macro should print the register's name.
3768    The names can be found in an array `reg_names' whose type is
3769    `char *[]'.  `reg_names' is initialized from `REGISTER_NAMES'.
3770
3771    When the machine description has a specification `%PUNCT' (a `%'
3772    followed by a punctuation character), this macro is called with
3773    a null pointer for X and the punctuation character for CODE.
3774
3775    See mips.c for the MIPS specific codes.  */
3776
3777 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
3778
3779 /* A C expression which evaluates to true if CODE is a valid
3780    punctuation character for use in the `PRINT_OPERAND' macro.  If
3781    `PRINT_OPERAND_PUNCT_VALID_P' is not defined, it means that no
3782    punctuation characters (except for the standard one, `%') are
3783    used in this way.  */
3784
3785 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
3786
3787 /* A C compound statement to output to stdio stream STREAM the
3788    assembler syntax for an instruction operand that is a memory
3789    reference whose address is ADDR.  ADDR is an RTL expression.  */
3790
3791 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
3792
3793
3794 /* A C statement, to be executed after all slot-filler instructions
3795    have been output.  If necessary, call `dbr_sequence_length' to
3796    determine the number of slots filled in a sequence (zero if not
3797    currently outputting a sequence), to decide how many no-ops to
3798    output, or whatever.
3799
3800    Don't define this macro if it has nothing to do, but it is
3801    helpful in reading assembly output if the extent of the delay
3802    sequence is made explicit (e.g. with white space).
3803
3804    Note that output routines for instructions with delay slots must
3805    be prepared to deal with not being output as part of a sequence
3806    (i.e.  when the scheduling pass is not run, or when no slot
3807    fillers could be found.)  The variable `final_sequence' is null
3808    when not processing a sequence, otherwise it contains the
3809    `sequence' rtx being output.  */
3810
3811 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
3812 do                                                                      \
3813   {                                                                     \
3814     if (set_nomacro > 0 && --set_nomacro == 0)                          \
3815       fputs ("\t.set\tmacro\n", STREAM);                                \
3816                                                                         \
3817     if (set_noreorder > 0 && --set_noreorder == 0)                      \
3818       fputs ("\t.set\treorder\n", STREAM);                              \
3819                                                                         \
3820     fputs ("\n", STREAM);                                               \
3821   }                                                                     \
3822 while (0)
3823
3824
3825 /* How to tell the debugger about changes of source files.  Note, the
3826    mips ECOFF format cannot deal with changes of files inside of
3827    functions, which means the output of parser generators like bison
3828    is generally not debuggable without using the -l switch.  Lose,
3829    lose, lose.  Silicon graphics seems to want all .file's hardwired
3830    to 1.  */
3831
3832 #ifndef SET_FILE_NUMBER
3833 #define SET_FILE_NUMBER() ++num_source_filenames
3834 #endif
3835
3836 #define ASM_OUTPUT_SOURCE_FILENAME(STREAM, NAME)                        \
3837   mips_output_filename (STREAM, NAME)
3838
3839 /* This is defined so that it can be overridden in iris6.h.  */
3840 #define ASM_OUTPUT_FILENAME(STREAM, NUM_SOURCE_FILENAMES, NAME) \
3841 do                                                              \
3842   {                                                             \
3843     fprintf (STREAM, "\t.file\t%d ", NUM_SOURCE_FILENAMES);     \
3844     output_quoted_string (STREAM, NAME);                        \
3845     fputs ("\n", STREAM);                                       \
3846   }                                                             \
3847 while (0)
3848
3849 /* This is how to output a note the debugger telling it the line number
3850    to which the following sequence of instructions corresponds.
3851    Silicon graphics puts a label after each .loc.  */
3852
3853 #ifndef LABEL_AFTER_LOC
3854 #define LABEL_AFTER_LOC(STREAM)
3855 #endif
3856
3857 #ifndef ASM_OUTPUT_SOURCE_LINE
3858 #define ASM_OUTPUT_SOURCE_LINE(STREAM, LINE)                            \
3859   mips_output_lineno (STREAM, LINE)
3860 #endif
3861
3862 /* The MIPS implementation uses some labels for its own purpose.  The
3863    following lists what labels are created, and are all formed by the
3864    pattern $L[a-z].*.  The machine independent portion of GCC creates
3865    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
3866
3867         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
3868         $Lb[0-9]+       Begin blocks for MIPS debug support
3869         $Lc[0-9]+       Label for use in s<xx> operation.
3870         $Le[0-9]+       End blocks for MIPS debug support  */
3871
3872 /* A C statement (sans semicolon) to output to the stdio stream
3873    STREAM any text necessary for declaring the name NAME of an
3874    initialized variable which is being defined.  This macro must
3875    output the label definition (perhaps using `ASM_OUTPUT_LABEL').
3876    The argument DECL is the `VAR_DECL' tree node representing the
3877    variable.
3878
3879    If this macro is not defined, then the variable name is defined
3880    in the usual manner as a label (by means of `ASM_OUTPUT_LABEL').  */
3881
3882 #undef ASM_DECLARE_OBJECT_NAME
3883 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL)                     \
3884 do                                                                      \
3885  {                                                                      \
3886    mips_declare_object (STREAM, NAME, "", ":\n", 0);                    \
3887  }                                                                      \
3888 while (0)
3889
3890 /* Globalizing directive for a label.  */
3891 #define GLOBAL_ASM_OP "\t.globl\t"
3892
3893 /* This says how to define a global common symbol.  */
3894
3895 #define ASM_OUTPUT_ALIGNED_DECL_COMMON(STREAM, DECL, NAME, SIZE, ALIGN) \
3896   do {                                                                  \
3897     /* If the target wants uninitialized const declarations in          \
3898        .rdata then don't put them in .comm */                           \
3899     if (TARGET_EMBEDDED_DATA && TARGET_UNINIT_CONST_IN_RODATA           \
3900         && TREE_CODE (DECL) == VAR_DECL && TREE_READONLY (DECL)         \
3901         && (DECL_INITIAL (DECL) == 0                                    \
3902             || DECL_INITIAL (DECL) == error_mark_node))                 \
3903       {                                                                 \
3904         if (TREE_PUBLIC (DECL) && DECL_NAME (DECL))                     \
3905           (*targetm.asm_out.globalize_label) (STREAM, NAME);            \
3906                                                                         \
3907         readonly_data_section ();                                       \
3908         ASM_OUTPUT_ALIGN (STREAM, floor_log2 (ALIGN / BITS_PER_UNIT));  \
3909         mips_declare_object (STREAM, NAME, "", ":\n\t.space\t%u\n",     \
3910             (SIZE));                                                    \
3911       }                                                                 \
3912     else                                                                \
3913         mips_declare_object (STREAM, NAME, "\n\t.comm\t", ",%u\n",      \
3914           (SIZE));                                                      \
3915   } while (0)
3916
3917
3918 /* This says how to define a local common symbol (ie, not visible to
3919    linker).  */
3920
3921 #define ASM_OUTPUT_LOCAL(STREAM, NAME, SIZE, ROUNDED)                   \
3922   mips_declare_object (STREAM, NAME, "\n\t.lcomm\t", ",%u\n", (int)(SIZE))
3923
3924
3925 /* This says how to output an external.  It would be possible not to
3926    output anything and let undefined symbol become external. However
3927    the assembler uses length information on externals to allocate in
3928    data/sdata bss/sbss, thereby saving exec time.  */
3929
3930 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
3931   mips_output_external(STREAM,DECL,NAME)
3932
3933 /* This says what to print at the end of the assembly file */
3934 #undef ASM_FILE_END
3935 #define ASM_FILE_END(STREAM) mips_asm_file_end(STREAM)
3936
3937
3938 /* Play switch file games if we're optimizing the global pointer.  */
3939
3940 #undef TEXT_SECTION
3941 #define TEXT_SECTION()                                  \
3942 do {                                                    \
3943   extern FILE *asm_out_text_file;                       \
3944   if (TARGET_FILE_SWITCHING)                            \
3945     asm_out_file = asm_out_text_file;                   \
3946   fputs (TEXT_SECTION_ASM_OP, asm_out_file);            \
3947   fputc ('\n', asm_out_file);                           \
3948 } while (0)
3949
3950
3951 /* This is how to declare a function name.  The actual work of
3952    emitting the label is moved to function_prologue, so that we can
3953    get the line number correctly emitted before the .ent directive,
3954    and after any .file directives.  Define as empty so that the function
3955    is not declared before the .ent directive elsewhere.  */
3956
3957 #undef ASM_DECLARE_FUNCTION_NAME
3958 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
3959
3960 /* This is how to store into the string LABEL
3961    the symbol_ref name of an internal numbered label where
3962    PREFIX is the class of label and NUM is the number within the class.
3963    This is suitable for output with `assemble_name'.  */
3964
3965 #undef ASM_GENERATE_INTERNAL_LABEL
3966 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
3967   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
3968
3969 /* This is how to output an element of a case-vector that is absolute.  */
3970
3971 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
3972   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
3973            ptr_mode == DImode ? ".dword" : ".word",                     \
3974            LOCAL_LABEL_PREFIX,                                          \
3975            VALUE)
3976
3977 /* This is how to output an element of a case-vector that is relative.
3978    This is used for pc-relative code (e.g. when TARGET_ABICALLS or
3979    TARGET_EMBEDDED_PIC).  */
3980
3981 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
3982 do {                                                                    \
3983   if (TARGET_MIPS16)                                                    \
3984     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
3985              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
3986   else if (TARGET_EMBEDDED_PIC)                                         \
3987     fprintf (STREAM, "\t%s\t%sL%d-%sLS%d\n",                            \
3988              ptr_mode == DImode ? ".dword" : ".word",                   \
3989              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
3990   else if (TARGET_GPWORD)                                               \
3991     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
3992              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
3993              LOCAL_LABEL_PREFIX, VALUE);                                \
3994   else                                                                  \
3995     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
3996              ptr_mode == DImode ? ".dword" : ".word",                   \
3997              LOCAL_LABEL_PREFIX, VALUE);                                \
3998 } while (0)
3999
4000 /* When generating embedded PIC or mips16 code we want to put the jump
4001    table in the .text section.  In all other cases, we want to put the
4002    jump table in the .rdata section.  Unfortunately, we can't use
4003    JUMP_TABLES_IN_TEXT_SECTION, because it is not conditional.
4004    Instead, we use ASM_OUTPUT_CASE_LABEL to switch back to the .text
4005    section if appropriate.  */
4006 #undef ASM_OUTPUT_CASE_LABEL
4007 #define ASM_OUTPUT_CASE_LABEL(FILE, PREFIX, NUM, INSN)                  \
4008 do {                                                                    \
4009   if (TARGET_EMBEDDED_PIC || TARGET_MIPS16)                             \
4010     function_section (current_function_decl);                           \
4011   (*targetm.asm_out.internal_label) (FILE, PREFIX, NUM);                        \
4012 } while (0)
4013
4014 /* This is how to output an assembler line
4015    that says to advance the location counter
4016    to a multiple of 2**LOG bytes.  */
4017
4018 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
4019   fprintf (STREAM, "\t.align\t%d\n", (LOG))
4020
4021 /* This is how to output an assembler line to advance the location
4022    counter by SIZE bytes.  */
4023
4024 #undef ASM_OUTPUT_SKIP
4025 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
4026   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
4027
4028 /* This is how to output a string.  */
4029 #undef ASM_OUTPUT_ASCII
4030 #define ASM_OUTPUT_ASCII(STREAM, STRING, LEN)                           \
4031   mips_output_ascii (STREAM, STRING, LEN)
4032
4033 /* Output #ident as a in the read-only data section.  */
4034 #undef  ASM_OUTPUT_IDENT
4035 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
4036 {                                                                       \
4037   const char *p = STRING;                                               \
4038   int size = strlen (p) + 1;                                            \
4039   readonly_data_section ();                                             \
4040   assemble_string (p, size);                                            \
4041 }
4042 \f
4043 /* Default to -G 8 */
4044 #ifndef MIPS_DEFAULT_GVALUE
4045 #define MIPS_DEFAULT_GVALUE 8
4046 #endif
4047
4048 /* Define the strings to put out for each section in the object file.  */
4049 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
4050 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
4051 #define SDATA_SECTION_ASM_OP    "\t.sdata"      /* small data */
4052
4053 #undef READONLY_DATA_SECTION_ASM_OP
4054 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
4055
4056 #define SMALL_DATA_SECTION      sdata_section
4057
4058 /* What other sections we support other than the normal .data/.text.  */
4059
4060 #undef EXTRA_SECTIONS
4061 #define EXTRA_SECTIONS in_sdata
4062
4063 /* Define the additional functions to select our additional sections.  */
4064
4065 /* on the MIPS it is not a good idea to put constants in the text
4066    section, since this defeats the sdata/data mechanism. This is
4067    especially true when -O is used. In this case an effort is made to
4068    address with faster (gp) register relative addressing, which can
4069    only get at sdata and sbss items (there is no stext !!)  However,
4070    if the constant is too large for sdata, and it's readonly, it
4071    will go into the .rdata section.  */
4072
4073 #undef EXTRA_SECTION_FUNCTIONS
4074 #define EXTRA_SECTION_FUNCTIONS                                         \
4075 void                                                                    \
4076 sdata_section ()                                                        \
4077 {                                                                       \
4078   if (in_section != in_sdata)                                           \
4079     {                                                                   \
4080       fprintf (asm_out_file, "%s\n", SDATA_SECTION_ASM_OP);             \
4081       in_section = in_sdata;                                            \
4082     }                                                                   \
4083 }
4084
4085 /* Given a decl node or constant node, choose the section to output it in
4086    and select that section.  */
4087
4088 #undef  TARGET_ASM_SELECT_SECTION
4089 #define TARGET_ASM_SELECT_SECTION  mips_select_section
4090 \f
4091 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
4092 do                                                                      \
4093   {                                                                     \
4094     fprintf (STREAM, "\t%s\t%s,%s,8\n\t%s\t%s,0(%s)\n",                 \
4095              TARGET_64BIT ? "dsubu" : "subu",                           \
4096              reg_names[STACK_POINTER_REGNUM],                           \
4097              reg_names[STACK_POINTER_REGNUM],                           \
4098              TARGET_64BIT ? "sd" : "sw",                                \
4099              reg_names[REGNO],                                          \
4100              reg_names[STACK_POINTER_REGNUM]);                          \
4101   }                                                                     \
4102 while (0)
4103
4104 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
4105 do                                                                      \
4106   {                                                                     \
4107     if (! set_noreorder)                                                \
4108       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
4109                                                                         \
4110     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
4111              TARGET_64BIT ? "ld" : "lw",                                \
4112              reg_names[REGNO],                                          \
4113              reg_names[STACK_POINTER_REGNUM],                           \
4114              TARGET_64BIT ? "daddu" : "addu",                           \
4115              reg_names[STACK_POINTER_REGNUM],                           \
4116              reg_names[STACK_POINTER_REGNUM]);                          \
4117                                                                         \
4118     if (! set_noreorder)                                                \
4119       fprintf (STREAM, "\t.set\treorder\n");                            \
4120   }                                                                     \
4121 while (0)
4122
4123 /* How to start an assembler comment.
4124    The leading space is important (the mips native assembler requires it).  */
4125 #ifndef ASM_COMMENT_START
4126 #define ASM_COMMENT_START " #"
4127 #endif
4128 \f
4129
4130 /* Macros for mips-tfile.c to encapsulate stabs in ECOFF, and for
4131    and mips-tdump.c to print them out.
4132
4133    These must match the corresponding definitions in gdb/mipsread.c.
4134    Unfortunately, gcc and gdb do not currently share any directories.  */
4135
4136 #define CODE_MASK 0x8F300
4137 #define MIPS_IS_STAB(sym) (((sym)->index & 0xFFF00) == CODE_MASK)
4138 #define MIPS_MARK_STAB(code) ((code)+CODE_MASK)
4139 #define MIPS_UNMARK_STAB(code) ((code)-CODE_MASK)
4140
4141 \f
4142 /* Default definitions for size_t and ptrdiff_t.  We must override the
4143    definitions from ../svr4.h on mips-*-linux-gnu.  */
4144
4145 #ifndef SIZE_TYPE
4146 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
4147 #endif
4148
4149 #ifndef PTRDIFF_TYPE
4150 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
4151 #endif
4152
4153 /* See mips_expand_prologue's use of loadgp for when this should be
4154    true.  */
4155
4156 #define DONT_ACCESS_GBLS_AFTER_EPILOGUE (TARGET_ABICALLS                \
4157                                          && mips_abi != ABI_32          \
4158                                          && mips_abi != ABI_O64)
4159 \f
4160 /* We need to use a special set of functions to handle hard floating
4161    point code in mips16 mode.  */
4162
4163 #ifndef INIT_SUBTARGET_OPTABS
4164 #define INIT_SUBTARGET_OPTABS
4165 #endif
4166
4167 #define INIT_TARGET_OPTABS                                              \
4168 do                                                                      \
4169   {                                                                     \
4170     if (! TARGET_MIPS16 || ! mips16_hard_float)                         \
4171       INIT_SUBTARGET_OPTABS;                                            \
4172     else                                                                \
4173       {                                                                 \
4174         add_optab->handlers[(int) SFmode].libfunc =                     \
4175           init_one_libfunc ("__mips16_addsf3");                         \
4176         sub_optab->handlers[(int) SFmode].libfunc =                     \
4177           init_one_libfunc ("__mips16_subsf3");                         \
4178         smul_optab->handlers[(int) SFmode].libfunc =                    \
4179           init_one_libfunc ("__mips16_mulsf3");                         \
4180         sdiv_optab->handlers[(int) SFmode].libfunc =                    \
4181           init_one_libfunc ("__mips16_divsf3");                         \
4182                                                                         \
4183         eqsf2_libfunc = init_one_libfunc ("__mips16_eqsf2");            \
4184         nesf2_libfunc = init_one_libfunc ("__mips16_nesf2");            \
4185         gtsf2_libfunc = init_one_libfunc ("__mips16_gtsf2");            \
4186         gesf2_libfunc = init_one_libfunc ("__mips16_gesf2");            \
4187         ltsf2_libfunc = init_one_libfunc ("__mips16_ltsf2");            \
4188         lesf2_libfunc = init_one_libfunc ("__mips16_lesf2");            \
4189                                                                         \
4190         floatsisf_libfunc =                                             \
4191           init_one_libfunc ("__mips16_floatsisf");                      \
4192         fixsfsi_libfunc =                                               \
4193           init_one_libfunc ("__mips16_fixsfsi");                        \
4194                                                                         \
4195         if (TARGET_DOUBLE_FLOAT)                                        \
4196           {                                                             \
4197             add_optab->handlers[(int) DFmode].libfunc =                 \
4198               init_one_libfunc ("__mips16_adddf3");                     \
4199             sub_optab->handlers[(int) DFmode].libfunc =                 \
4200               init_one_libfunc ("__mips16_subdf3");                     \
4201             smul_optab->handlers[(int) DFmode].libfunc =                \
4202               init_one_libfunc ("__mips16_muldf3");                     \
4203             sdiv_optab->handlers[(int) DFmode].libfunc =                \
4204               init_one_libfunc ("__mips16_divdf3");                     \
4205                                                                         \
4206             extendsfdf2_libfunc =                                       \
4207               init_one_libfunc ("__mips16_extendsfdf2");                \
4208             truncdfsf2_libfunc =                                        \
4209               init_one_libfunc ("__mips16_truncdfsf2");                 \
4210                                                                         \
4211             eqdf2_libfunc =                                             \
4212               init_one_libfunc ("__mips16_eqdf2");                      \
4213             nedf2_libfunc =                                             \
4214               init_one_libfunc ("__mips16_nedf2");                      \
4215             gtdf2_libfunc =                                             \
4216               init_one_libfunc ("__mips16_gtdf2");                      \
4217             gedf2_libfunc =                                             \
4218               init_one_libfunc ("__mips16_gedf2");                      \
4219             ltdf2_libfunc =                                             \
4220               init_one_libfunc ("__mips16_ltdf2");                      \
4221             ledf2_libfunc =                                             \
4222               init_one_libfunc ("__mips16_ledf2");                      \
4223                                                                         \
4224             floatsidf_libfunc =                                         \
4225               init_one_libfunc ("__mips16_floatsidf");                  \
4226             fixdfsi_libfunc =                                           \
4227               init_one_libfunc ("__mips16_fixdfsi");                    \
4228           }                                                             \
4229       }                                                                 \
4230   }                                                                     \
4231 while (0)
4232
4233 #define DFMODE_NAN \
4234         unsigned short DFbignan[4] = {0x7ff7, 0xffff, 0xffff, 0xffff}; \
4235         unsigned short DFlittlenan[4] = {0xffff, 0xffff, 0xffff, 0xfff7}
4236 #define SFMODE_NAN \
4237         unsigned short SFbignan[2] = {0x7fbf, 0xffff}; \
4238         unsigned short SFlittlenan[2] = {0xffff, 0xffbf}
4239
4240 /* Generate calls to memcpy, etc., not bcopy, etc.  */
4241 #define TARGET_MEM_FUNCTIONS
4242
4243 #ifndef __mips16
4244 /* Since the bits of the _init and _fini function is spread across
4245    many object files, each potentially with its own GP, we must assume
4246    we need to load our GP.  We don't preserve $gp or $ra, since each
4247    init/fini chunk is supposed to initialize $gp, and crti/crtn
4248    already take care of preserving $ra and, when appropriate, $gp.  */
4249 #if _MIPS_SIM == _MIPS_SIM_ABI32
4250 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
4251    asm (SECTION_OP "\n\
4252         .set noreorder\n\
4253         bal 1f\n\
4254         nop\n\
4255 1:      .cpload $31\n\
4256         .set reorder\n\
4257         jal " USER_LABEL_PREFIX #FUNC "\n\
4258         " TEXT_SECTION_ASM_OP);
4259 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
4260 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
4261    || (defined _ABI64 && _MIPS_SIM == _ABI64)
4262 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
4263    asm (SECTION_OP "\n\
4264         .set noreorder\n\
4265         bal 1f\n\
4266         nop\n\
4267 1:      .set reorder\n\
4268         .cpsetup $31, $2, 1b\n\
4269         jal " USER_LABEL_PREFIX #FUNC "\n\
4270         " TEXT_SECTION_ASM_OP);
4271 #endif
4272 #endif