gcc/config/mips/mips.h

   1 /* Definitions of target machine for GNU compiler.  MIPS version.
   2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
   3    1999, 2000, 2001, 2002, 2003, 2004, 2005, 2007, 2008, 2009
   4    Free Software Foundation, Inc.
   5    Contributed by A. Lichnewsky (lich@inria.inria.fr).
   6    Changed by Michael Meissner  (meissner@osf.org).
   7    64-bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
   8    Brendan Eich (brendan@microunity.com).
   9
  10 This file is part of GCC.
  11
  12 GCC is free software; you can redistribute it and/or modify
  13 it under the terms of the GNU General Public License as published by
  14 the Free Software Foundation; either version 3, or (at your option)
  15 any later version.
  16
  17 GCC is distributed in the hope that it will be useful,
  18 but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 GNU General Public License for more details.
  21
  22 You should have received a copy of the GNU General Public License
  23 along with GCC; see the file COPYING3.  If not see
  24 <http://www.gnu.org/licenses/>.  */
  25
  26
  27 #include "config/vxworks-dummy.h"
  28
  29 /* MIPS external variables defined in mips.c.  */
  30
  31 /* Which processor to schedule for.  Since there is no difference between
  32    a R2000 and R3000 in terms of the scheduler, we collapse them into
  33    just an R3000.  The elements of the enumeration must match exactly
  34    the cpu attribute in the mips.md machine description.  */
  35
  36 enum processor_type {
  37   PROCESSOR_R3000,
  38   PROCESSOR_4KC,
  39   PROCESSOR_4KP,
  40   PROCESSOR_5KC,
  41   PROCESSOR_5KF,
  42   PROCESSOR_20KC,
  43   PROCESSOR_24KC,
  44   PROCESSOR_24KF2_1,
  45   PROCESSOR_24KF1_1,
  46   PROCESSOR_74KC,
  47   PROCESSOR_74KF2_1,
  48   PROCESSOR_74KF1_1,
  49   PROCESSOR_74KF3_2,
  50   PROCESSOR_LOONGSON_2E,
  51   PROCESSOR_LOONGSON_2F,
  52   PROCESSOR_M4K,
  53   PROCESSOR_OCTEON,
  54   PROCESSOR_R3900,
  55   PROCESSOR_R6000,
  56   PROCESSOR_R4000,
  57   PROCESSOR_R4100,
  58   PROCESSOR_R4111,
  59   PROCESSOR_R4120,
  60   PROCESSOR_R4130,
  61   PROCESSOR_R4300,
  62   PROCESSOR_R4600,
  63   PROCESSOR_R4650,
  64   PROCESSOR_R5000,
  65   PROCESSOR_R5400,
  66   PROCESSOR_R5500,
  67   PROCESSOR_R7000,
  68   PROCESSOR_R8000,
  69   PROCESSOR_R9000,
  70   PROCESSOR_R10000,
  71   PROCESSOR_SB1,
  72   PROCESSOR_SB1A,
  73   PROCESSOR_SR71000,
  74   PROCESSOR_XLR,
  75   PROCESSOR_MAX
  76 };
  77
  78 /* Costs of various operations on the different architectures.  */
  79
  80 struct mips_rtx_cost_data
  81 {
  82   unsigned short fp_add;
  83   unsigned short fp_mult_sf;
  84   unsigned short fp_mult_df;
  85   unsigned short fp_div_sf;
  86   unsigned short fp_div_df;
  87   unsigned short int_mult_si;
  88   unsigned short int_mult_di;
  89   unsigned short int_div_si;
  90   unsigned short int_div_di;
  91   unsigned short branch_cost;
  92   unsigned short memory_latency;
  93 };
  94
  95 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
  96    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
  97    to work on a 64-bit machine.  */
  98
  99 #define ABI_32  0
 100 #define ABI_N32 1
 101 #define ABI_64  2
 102 #define ABI_EABI 3
 103 #define ABI_O64  4
 104
 105 /* Masks that affect tuning.
 106
 107    PTF_AVOID_BRANCHLIKELY
 108         Set if it is usually not profitable to use branch-likely instructions
 109         for this target, typically because the branches are always predicted
 110         taken and so incur a large overhead when not taken.  */
 111 #define PTF_AVOID_BRANCHLIKELY 0x1
 112
 113 /* Information about one recognized processor.  Defined here for the
 114    benefit of TARGET_CPU_CPP_BUILTINS.  */
 115 struct mips_cpu_info {
 116   /* The 'canonical' name of the processor as far as GCC is concerned.
 117      It's typically a manufacturer's prefix followed by a numerical
 118      designation.  It should be lowercase.  */
 119   const char *name;
 120
 121   /* The internal processor number that most closely matches this
 122      entry.  Several processors can have the same value, if there's no
 123      difference between them from GCC's point of view.  */
 124   enum processor_type cpu;
 125
 126   /* The ISA level that the processor implements.  */
 127   int isa;
 128
 129   /* A mask of PTF_* values.  */
 130   unsigned int tune_flags;
 131 };
 132
 133 /* Enumerates the setting of the -mcode-readable option.  */
 134 enum mips_code_readable_setting {
 135   CODE_READABLE_NO,
 136   CODE_READABLE_PCREL,
 137   CODE_READABLE_YES
 138 };
 139
 140 /* Macros to silence warnings about numbers being signed in traditional
 141    C and unsigned in ISO C when compiled on 32-bit hosts.  */
 142
 143 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
 144 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
 145 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
 146
 147 \f
 148 /* Run-time compilation parameters selecting different hardware subsets.  */
 149
 150 /* True if we are generating position-independent VxWorks RTP code.  */
 151 #define TARGET_RTP_PIC (TARGET_VXWORKS_RTP && flag_pic)
 152
 153 /* True if the output file is marked as ".abicalls; .option pic0"
 154    (-call_nonpic).  */
 155 #define TARGET_ABICALLS_PIC0 \
 156   (TARGET_ABSOLUTE_ABICALLS && TARGET_PLT)
 157
 158 /* True if the output file is marked as ".abicalls; .option pic2" (-KPIC).  */
 159 #define TARGET_ABICALLS_PIC2 \
 160   (TARGET_ABICALLS && !TARGET_ABICALLS_PIC0)
 161
 162 /* True if the call patterns should be split into a jalr followed by
 163    an instruction to restore $gp.  It is only safe to split the load
 164    from the call when every use of $gp is explicit.  */
 165
 166 #define TARGET_SPLIT_CALLS \
 167   (TARGET_EXPLICIT_RELOCS && TARGET_CALL_CLOBBERED_GP)
 168
 169 /* True if we're generating a form of -mabicalls in which we can use
 170    operators like %hi and %lo to refer to locally-binding symbols.
 171    We can only do this for -mno-shared, and only then if we can use
 172    relocation operations instead of assembly macros.  It isn't really
 173    worth using absolute sequences for 64-bit symbols because GOT
 174    accesses are so much shorter.  */
 175
 176 #define TARGET_ABSOLUTE_ABICALLS        \
 177   (TARGET_ABICALLS                      \
 178    && !TARGET_SHARED                    \
 179    && TARGET_EXPLICIT_RELOCS            \
 180    && !ABI_HAS_64BIT_SYMBOLS)
 181
 182 /* True if we can optimize sibling calls.  For simplicity, we only
 183    handle cases in which call_insn_operand will reject invalid
 184    sibcall addresses.  There are two cases in which this isn't true:
 185
 186       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
 187         but there is no direct jump instruction.  It isn't worth
 188         using sibling calls in this case anyway; they would usually
 189         be longer than normal calls.
 190
 191       - TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
 192         accepts global constants, but all sibcalls must be indirect.  */
 193 #define TARGET_SIBCALLS \
 194   (!TARGET_MIPS16 && (!TARGET_USE_GOT || TARGET_EXPLICIT_RELOCS))
 195
 196 /* True if we need to use a global offset table to access some symbols.  */
 197 #define TARGET_USE_GOT (TARGET_ABICALLS || TARGET_RTP_PIC)
 198
 199 /* True if TARGET_USE_GOT and if $gp is a call-clobbered register.  */
 200 #define TARGET_CALL_CLOBBERED_GP (TARGET_ABICALLS && TARGET_OLDABI)
 201
 202 /* True if TARGET_USE_GOT and if $gp is a call-saved register.  */
 203 #define TARGET_CALL_SAVED_GP (TARGET_USE_GOT && !TARGET_CALL_CLOBBERED_GP)
 204
 205 /* True if indirect calls must use register class PIC_FN_ADDR_REG.
 206    This is true for both the PIC and non-PIC VxWorks RTP modes.  */
 207 #define TARGET_USE_PIC_FN_ADDR_REG (TARGET_ABICALLS || TARGET_VXWORKS_RTP)
 208
 209 /* True if .gpword or .gpdword should be used for switch tables.
 210
 211    Although GAS does understand .gpdword, the SGI linker mishandles
 212    the relocations GAS generates (R_MIPS_GPREL32 followed by R_MIPS_64).
 213    We therefore disable GP-relative switch tables for n64 on IRIX targets.  */
 214 #define TARGET_GPWORD                           \
 215   (TARGET_ABICALLS                              \
 216    && !TARGET_ABSOLUTE_ABICALLS                 \
 217    && !(mips_abi == ABI_64 && TARGET_IRIX))
 218
 219 /* Generate mips16 code */
 220 #define TARGET_MIPS16           ((target_flags & MASK_MIPS16) != 0)
 221 /* Generate mips16e code. Default 16bit ASE for mips32* and mips64* */
 222 #define GENERATE_MIPS16E        (TARGET_MIPS16 && mips_isa >= 32)
 223 /* Generate mips16e register save/restore sequences.  */
 224 #define GENERATE_MIPS16E_SAVE_RESTORE (GENERATE_MIPS16E && mips_abi == ABI_32)
 225
 226 /* True if we're generating a form of MIPS16 code in which general
 227    text loads are allowed.  */
 228 #define TARGET_MIPS16_TEXT_LOADS \
 229   (TARGET_MIPS16 && mips_code_readable == CODE_READABLE_YES)
 230
 231 /* True if we're generating a form of MIPS16 code in which PC-relative
 232    loads are allowed.  */
 233 #define TARGET_MIPS16_PCREL_LOADS \
 234   (TARGET_MIPS16 && mips_code_readable >= CODE_READABLE_PCREL)
 235
 236 /* Generic ISA defines.  */
 237 #define ISA_MIPS1                   (mips_isa == 1)
 238 #define ISA_MIPS2                   (mips_isa == 2)
 239 #define ISA_MIPS3                   (mips_isa == 3)
 240 #define ISA_MIPS4                   (mips_isa == 4)
 241 #define ISA_MIPS32                  (mips_isa == 32)
 242 #define ISA_MIPS32R2                (mips_isa == 33)
 243 #define ISA_MIPS64                  (mips_isa == 64)
 244 #define ISA_MIPS64R2                (mips_isa == 65)
 245
 246 /* Architecture target defines.  */
 247 #define TARGET_LOONGSON_2E          (mips_arch == PROCESSOR_LOONGSON_2E)
 248 #define TARGET_LOONGSON_2F          (mips_arch == PROCESSOR_LOONGSON_2F)
 249 #define TARGET_LOONGSON_2EF         (TARGET_LOONGSON_2E || TARGET_LOONGSON_2F)
 250 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
 251 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
 252 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
 253 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
 254 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
 255 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
 256 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
 257 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
 258 #define TARGET_OCTEON               (mips_arch == PROCESSOR_OCTEON)
 259 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1         \
 260                                      || mips_arch == PROCESSOR_SB1A)
 261 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
 262
 263 /* Scheduling target defines.  */
 264 #define TUNE_20KC                   (mips_tune == PROCESSOR_20KC)
 265 #define TUNE_24K                    (mips_tune == PROCESSOR_24KC        \
 266                                      || mips_tune == PROCESSOR_24KF2_1  \
 267                                      || mips_tune == PROCESSOR_24KF1_1)
 268 #define TUNE_74K                    (mips_tune == PROCESSOR_74KC        \
 269                                      || mips_tune == PROCESSOR_74KF2_1  \
 270                                      || mips_tune == PROCESSOR_74KF1_1  \
 271                                      || mips_tune == PROCESSOR_74KF3_2)
 272 #define TUNE_LOONGSON_2EF           (mips_tune == PROCESSOR_LOONGSON_2E \
 273                                      || mips_tune == PROCESSOR_LOONGSON_2F)
 274 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
 275 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
 276 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
 277 #define TUNE_MIPS4120               (mips_tune == PROCESSOR_R4120)
 278 #define TUNE_MIPS4130               (mips_tune == PROCESSOR_R4130)
 279 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
 280 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
 281 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
 282 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
 283 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
 284 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
 285 #define TUNE_OCTEON                 (mips_tune == PROCESSOR_OCTEON)
 286 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1         \
 287                                      || mips_tune == PROCESSOR_SB1A)
 288
 289 /* Whether vector modes and intrinsics for ST Microelectronics
 290    Loongson-2E/2F processors should be enabled.  In o32 pairs of
 291    floating-point registers provide 64-bit values.  */
 292 #define TARGET_LOONGSON_VECTORS     (TARGET_HARD_FLOAT_ABI              \
 293                                      && TARGET_LOONGSON_2EF)
 294
 295 /* True if the pre-reload scheduler should try to create chains of
 296    multiply-add or multiply-subtract instructions.  For example,
 297    suppose we have:
 298
 299         t1 = a * b
 300         t2 = t1 + c * d
 301         t3 = e * f
 302         t4 = t3 - g * h
 303
 304    t1 will have a higher priority than t2 and t3 will have a higher
 305    priority than t4.  However, before reload, there is no dependence
 306    between t1 and t3, and they can often have similar priorities.
 307    The scheduler will then tend to prefer:
 308
 309         t1 = a * b
 310         t3 = e * f
 311         t2 = t1 + c * d
 312         t4 = t3 - g * h
 313
 314    which stops us from making full use of macc/madd-style instructions.
 315    This sort of situation occurs frequently in Fourier transforms and
 316    in unrolled loops.
 317
 318    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
 319    queue so that chained multiply-add and multiply-subtract instructions
 320    appear ahead of any other instruction that is likely to clobber lo.
 321    In the example above, if t2 and t3 become ready at the same time,
 322    the code ensures that t2 is scheduled first.
 323
 324    Multiply-accumulate instructions are a bigger win for some targets
 325    than others, so this macro is defined on an opt-in basis.  */
 326 #define TUNE_MACC_CHAINS            (TUNE_MIPS5500              \
 327                                      || TUNE_MIPS4120           \
 328                                      || TUNE_MIPS4130           \
 329                                      || TUNE_24K)
 330
 331 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
 332 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
 333
 334 /* TARGET_HARD_FLOAT and TARGET_SOFT_FLOAT reflect whether the FPU is
 335    directly accessible, while the command-line options select
 336    TARGET_HARD_FLOAT_ABI and TARGET_SOFT_FLOAT_ABI to reflect the ABI
 337    in use.  */
 338 #define TARGET_HARD_FLOAT (TARGET_HARD_FLOAT_ABI && !TARGET_MIPS16)
 339 #define TARGET_SOFT_FLOAT (TARGET_SOFT_FLOAT_ABI || TARGET_MIPS16)
 340
 341 /* IRIX specific stuff.  */
 342 #define TARGET_IRIX        0
 343 #define TARGET_IRIX6       0
 344
 345 /* Define preprocessor macros for the -march and -mtune options.
 346    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
 347    processor.  If INFO's canonical name is "foo", define PREFIX to
 348    be "foo", and define an additional macro PREFIX_FOO.  */
 349 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
 350   do                                                            \
 351     {                                                           \
 352       char *macro, *p;                                          \
 353                                                                 \
 354       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
 355       for (p = macro; *p != 0; p++)                             \
 356         *p = TOUPPER (*p);                                      \
 357                                                                 \
 358       builtin_define (macro);                                   \
 359       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
 360       free (macro);                                             \
 361     }                                                           \
 362   while (0)
 363
 364 /* Target CPU builtins.  */
 365 #define TARGET_CPU_CPP_BUILTINS()                                       \
 366   do                                                                    \
 367     {                                                                   \
 368       /* Everyone but IRIX defines this to mips.  */                    \
 369       if (!TARGET_IRIX)                                                 \
 370         builtin_assert ("machine=mips");                                \
 371                                                                         \
 372       builtin_assert ("cpu=mips");                                      \
 373       builtin_define ("__mips__");                                      \
 374       builtin_define ("_mips");                                         \
 375                                                                         \
 376       /* We do this here because __mips is defined below and so we      \
 377          can't use builtin_define_std.  We don't ever want to define    \
 378          "mips" for VxWorks because some of the VxWorks headers         \
 379          construct include filenames from a root directory macro,       \
 380          an architecture macro and a filename, where the architecture   \
 381          macro expands to 'mips'.  If we define 'mips' to 1, the        \
 382          architecture macro expands to 1 as well.  */                   \
 383       if (!flag_iso && !TARGET_VXWORKS)                                 \
 384         builtin_define ("mips");                                        \
 385                                                                         \
 386       if (TARGET_64BIT)                                                 \
 387         builtin_define ("__mips64");                                    \
 388                                                                         \
 389       if (!TARGET_IRIX)                                                 \
 390         {                                                               \
 391           /* Treat _R3000 and _R4000 like register-size                 \
 392              defines, which is how they've historically                 \
 393              been used.  */                                             \
 394           if (TARGET_64BIT)                                             \
 395             {                                                           \
 396               builtin_define_std ("R4000");                             \
 397               builtin_define ("_R4000");                                \
 398             }                                                           \
 399           else                                                          \
 400             {                                                           \
 401               builtin_define_std ("R3000");                             \
 402               builtin_define ("_R3000");                                \
 403             }                                                           \
 404         }                                                               \
 405       if (TARGET_FLOAT64)                                               \
 406         builtin_define ("__mips_fpr=64");                               \
 407       else                                                              \
 408         builtin_define ("__mips_fpr=32");                               \
 409                                                                         \
 410       if (mips_base_mips16)                                             \
 411         builtin_define ("__mips16");                                    \
 412                                                                         \
 413       if (TARGET_MIPS3D)                                                \
 414         builtin_define ("__mips3d");                                    \
 415                                                                         \
 416       if (TARGET_SMARTMIPS)                                             \
 417         builtin_define ("__mips_smartmips");                            \
 418                                                                         \
 419       if (TARGET_DSP)                                                   \
 420         {                                                               \
 421           builtin_define ("__mips_dsp");                                \
 422           if (TARGET_DSPR2)                                             \
 423             {                                                           \
 424               builtin_define ("__mips_dspr2");                          \
 425               builtin_define ("__mips_dsp_rev=2");                      \
 426             }                                                           \
 427           else                                                          \
 428             builtin_define ("__mips_dsp_rev=1");                        \
 429         }                                                               \
 430                                                                         \
 431       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);            \
 432       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);            \
 433                                                                         \
 434       if (ISA_MIPS1)                                                    \
 435         {                                                               \
 436           builtin_define ("__mips=1");                                  \
 437           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");                 \
 438         }                                                               \
 439       else if (ISA_MIPS2)                                               \
 440         {                                                               \
 441           builtin_define ("__mips=2");                                  \
 442           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");                 \
 443         }                                                               \
 444       else if (ISA_MIPS3)                                               \
 445         {                                                               \
 446           builtin_define ("__mips=3");                                  \
 447           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");                 \
 448         }                                                               \
 449       else if (ISA_MIPS4)                                               \
 450         {                                                               \
 451           builtin_define ("__mips=4");                                  \
 452           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");                 \
 453         }                                                               \
 454       else if (ISA_MIPS32)                                              \
 455         {                                                               \
 456           builtin_define ("__mips=32");                                 \
 457           builtin_define ("__mips_isa_rev=1");                          \
 458           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 459         }                                                               \
 460       else if (ISA_MIPS32R2)                                            \
 461         {                                                               \
 462           builtin_define ("__mips=32");                                 \
 463           builtin_define ("__mips_isa_rev=2");                          \
 464           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 465         }                                                               \
 466       else if (ISA_MIPS64)                                              \
 467         {                                                               \
 468           builtin_define ("__mips=64");                                 \
 469           builtin_define ("__mips_isa_rev=1");                          \
 470           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
 471         }                                                               \
 472       else if (ISA_MIPS64R2)                                            \
 473         {                                                               \
 474           builtin_define ("__mips=64");                                 \
 475           builtin_define ("__mips_isa_rev=2");                          \
 476           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
 477         }                                                               \
 478                                                                         \
 479       switch (mips_abi)                                                 \
 480         {                                                               \
 481         case ABI_32:                                                    \
 482           builtin_define ("_ABIO32=1");                                 \
 483           builtin_define ("_MIPS_SIM=_ABIO32");                         \
 484           break;                                                        \
 485                                                                         \
 486         case ABI_N32:                                                   \
 487           builtin_define ("_ABIN32=2");                                 \
 488           builtin_define ("_MIPS_SIM=_ABIN32");                         \
 489           break;                                                        \
 490                                                                         \
 491         case ABI_64:                                                    \
 492           builtin_define ("_ABI64=3");                                  \
 493           builtin_define ("_MIPS_SIM=_ABI64");                          \
 494           break;                                                        \
 495                                                                         \
 496         case ABI_O64:                                                   \
 497           builtin_define ("_ABIO64=4");                                 \
 498           builtin_define ("_MIPS_SIM=_ABIO64");                         \
 499           break;                                                        \
 500         }                                                               \
 501                                                                         \
 502       builtin_define_with_int_value ("_MIPS_SZINT", INT_TYPE_SIZE);     \
 503       builtin_define_with_int_value ("_MIPS_SZLONG", LONG_TYPE_SIZE);   \
 504       builtin_define_with_int_value ("_MIPS_SZPTR", POINTER_SIZE);      \
 505       builtin_define_with_int_value ("_MIPS_FPSET",                     \
 506                                      32 / MAX_FPRS_PER_FMT);            \
 507                                                                         \
 508       /* These defines reflect the ABI in use, not whether the          \
 509          FPU is directly accessible.  */                                \
 510       if (TARGET_HARD_FLOAT_ABI)                                        \
 511         builtin_define ("__mips_hard_float");                           \
 512       else                                                              \
 513         builtin_define ("__mips_soft_float");                           \
 514                                                                         \
 515       if (TARGET_SINGLE_FLOAT)                                          \
 516         builtin_define ("__mips_single_float");                         \
 517                                                                         \
 518       if (TARGET_PAIRED_SINGLE_FLOAT)                                   \
 519         builtin_define ("__mips_paired_single_float");                  \
 520                                                                         \
 521       if (TARGET_BIG_ENDIAN)                                            \
 522         {                                                               \
 523           builtin_define_std ("MIPSEB");                                \
 524           builtin_define ("_MIPSEB");                                   \
 525         }                                                               \
 526       else                                                              \
 527         {                                                               \
 528           builtin_define_std ("MIPSEL");                                \
 529           builtin_define ("_MIPSEL");                                   \
 530         }                                                               \
 531                                                                         \
 532       /* Whether calls should go through $25.  The separate __PIC__     \
 533          macro indicates whether abicalls code might use a GOT.  */     \
 534       if (TARGET_ABICALLS)                                              \
 535         builtin_define ("__mips_abicalls");                             \
 536                                                                         \
 537       /* Whether Loongson vector modes are enabled.  */                 \
 538       if (TARGET_LOONGSON_VECTORS)                                      \
 539         builtin_define ("__mips_loongson_vector_rev");                  \
 540                                                                         \
 541       /* Historical Octeon macro.  */                                   \
 542       if (TARGET_OCTEON)                                                \
 543         builtin_define ("__OCTEON__");                                  \
 544                                                                         \
 545       /* Macros dependent on the C dialect.  */                         \
 546       if (preprocessing_asm_p ())                                       \
 547         {                                                               \
 548           builtin_define_std ("LANGUAGE_ASSEMBLY");                     \
 549           builtin_define ("_LANGUAGE_ASSEMBLY");                        \
 550         }                                                               \
 551       else if (c_dialect_cxx ())                                        \
 552         {                                                               \
 553           builtin_define ("_LANGUAGE_C_PLUS_PLUS");                     \
 554           builtin_define ("__LANGUAGE_C_PLUS_PLUS");                    \
 555           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");                  \
 556         }                                                               \
 557       else                                                              \
 558         {                                                               \
 559           builtin_define_std ("LANGUAGE_C");                            \
 560           builtin_define ("_LANGUAGE_C");                               \
 561         }                                                               \
 562       if (c_dialect_objc ())                                            \
 563         {                                                               \
 564           builtin_define ("_LANGUAGE_OBJECTIVE_C");                     \
 565           builtin_define ("__LANGUAGE_OBJECTIVE_C");                    \
 566           /* Bizarre, but needed at least for Irix.  */                 \
 567           builtin_define_std ("LANGUAGE_C");                            \
 568           builtin_define ("_LANGUAGE_C");                               \
 569         }                                                               \
 570                                                                         \
 571       if (mips_abi == ABI_EABI)                                         \
 572         builtin_define ("__mips_eabi");                                 \
 573                                                                         \
 574       if (TARGET_CACHE_BUILTIN)                                         \
 575         builtin_define ("__GCC_HAVE_BUILTIN_MIPS_CACHE");               \
 576     }                                                                   \
 577   while (0)
 578
 579 /* Default target_flags if no switches are specified  */
 580
 581 #ifndef TARGET_DEFAULT
 582 #define TARGET_DEFAULT 0
 583 #endif
 584
 585 #ifndef TARGET_CPU_DEFAULT
 586 #define TARGET_CPU_DEFAULT 0
 587 #endif
 588
 589 #ifndef TARGET_ENDIAN_DEFAULT
 590 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
 591 #endif
 592
 593 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
 594 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
 595 #endif
 596
 597 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
 598 #ifndef MIPS_ISA_DEFAULT
 599 #ifndef MIPS_CPU_STRING_DEFAULT
 600 #define MIPS_CPU_STRING_DEFAULT "from-abi"
 601 #endif
 602 #endif
 603
 604 #ifdef IN_LIBGCC2
 605 #undef TARGET_64BIT
 606 /* Make this compile time constant for libgcc2 */
 607 #ifdef __mips64
 608 #define TARGET_64BIT            1
 609 #else
 610 #define TARGET_64BIT            0
 611 #endif
 612 #endif /* IN_LIBGCC2 */
 613
 614 /* Force the call stack unwinders in unwind.inc not to be MIPS16 code
 615    when compiled with hardware floating point.  This is because MIPS16
 616    code cannot save and restore the floating-point registers, which is
 617    important if in a mixed MIPS16/non-MIPS16 environment.  */
 618
 619 #ifdef IN_LIBGCC2
 620 #if __mips_hard_float
 621 #define LIBGCC2_UNWIND_ATTRIBUTE __attribute__((__nomips16__))
 622 #endif
 623 #endif /* IN_LIBGCC2 */
 624
 625 #define TARGET_LIBGCC_SDATA_SECTION ".sdata"
 626
 627 #ifndef MULTILIB_ENDIAN_DEFAULT
 628 #if TARGET_ENDIAN_DEFAULT == 0
 629 #define MULTILIB_ENDIAN_DEFAULT "EL"
 630 #else
 631 #define MULTILIB_ENDIAN_DEFAULT "EB"
 632 #endif
 633 #endif
 634
 635 #ifndef MULTILIB_ISA_DEFAULT
 636 #  if MIPS_ISA_DEFAULT == 1
 637 #    define MULTILIB_ISA_DEFAULT "mips1"
 638 #  else
 639 #    if MIPS_ISA_DEFAULT == 2
 640 #      define MULTILIB_ISA_DEFAULT "mips2"
 641 #    else
 642 #      if MIPS_ISA_DEFAULT == 3
 643 #        define MULTILIB_ISA_DEFAULT "mips3"
 644 #      else
 645 #        if MIPS_ISA_DEFAULT == 4
 646 #          define MULTILIB_ISA_DEFAULT "mips4"
 647 #        else
 648 #          if MIPS_ISA_DEFAULT == 32
 649 #            define MULTILIB_ISA_DEFAULT "mips32"
 650 #          else
 651 #            if MIPS_ISA_DEFAULT == 33
 652 #              define MULTILIB_ISA_DEFAULT "mips32r2"
 653 #            else
 654 #              if MIPS_ISA_DEFAULT == 64
 655 #                define MULTILIB_ISA_DEFAULT "mips64"
 656 #              else
 657 #                if MIPS_ISA_DEFAULT == 65
 658 #                  define MULTILIB_ISA_DEFAULT "mips64r2"
 659 #                else
 660 #                  define MULTILIB_ISA_DEFAULT "mips1"
 661 #                endif
 662 #              endif
 663 #            endif
 664 #          endif
 665 #        endif
 666 #      endif
 667 #    endif
 668 #  endif
 669 #endif
 670
 671 #ifndef MIPS_ABI_DEFAULT
 672 #define MIPS_ABI_DEFAULT ABI_32
 673 #endif
 674
 675 /* Use the most portable ABI flag for the ASM specs.  */
 676
 677 #if MIPS_ABI_DEFAULT == ABI_32
 678 #define MULTILIB_ABI_DEFAULT "mabi=32"
 679 #endif
 680
 681 #if MIPS_ABI_DEFAULT == ABI_O64
 682 #define MULTILIB_ABI_DEFAULT "mabi=o64"
 683 #endif
 684
 685 #if MIPS_ABI_DEFAULT == ABI_N32
 686 #define MULTILIB_ABI_DEFAULT "mabi=n32"
 687 #endif
 688
 689 #if MIPS_ABI_DEFAULT == ABI_64
 690 #define MULTILIB_ABI_DEFAULT "mabi=64"
 691 #endif
 692
 693 #if MIPS_ABI_DEFAULT == ABI_EABI
 694 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
 695 #endif
 696
 697 #ifndef MULTILIB_DEFAULTS
 698 #define MULTILIB_DEFAULTS \
 699     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
 700 #endif
 701
 702 /* We must pass -EL to the linker by default for little endian embedded
 703    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
 704    linker will default to using big-endian output files.  The OUTPUT_FORMAT
 705    line must be in the linker script, otherwise -EB/-EL will not work.  */
 706
 707 #ifndef ENDIAN_SPEC
 708 #if TARGET_ENDIAN_DEFAULT == 0
 709 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
 710 #else
 711 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
 712 #endif
 713 #endif
 714
 715 /* A spec condition that matches all non-mips16 -mips arguments.  */
 716
 717 #define MIPS_ISA_LEVEL_OPTION_SPEC \
 718   "mips1|mips2|mips3|mips4|mips32*|mips64*"
 719
 720 /* A spec condition that matches all non-mips16 architecture arguments.  */
 721
 722 #define MIPS_ARCH_OPTION_SPEC \
 723   MIPS_ISA_LEVEL_OPTION_SPEC "|march=*"
 724
 725 /* A spec that infers a -mips argument from an -march argument,
 726    or injects the default if no architecture is specified.  */
 727
 728 #define MIPS_ISA_LEVEL_SPEC \
 729   "%{" MIPS_ISA_LEVEL_OPTION_SPEC ":;: \
 730      %{march=mips1|march=r2000|march=r3000|march=r3900:-mips1} \
 731      %{march=mips2|march=r6000:-mips2} \
 732      %{march=mips3|march=r4*|march=vr4*|march=orion|march=loongson2*:-mips3} \
 733      %{march=mips4|march=r8000|march=vr5*|march=rm7000|march=rm9000 \
 734        |march=r10000|march=r12000|march=r14000|march=r16000:-mips4} \
 735      %{march=mips32|march=4kc|march=4km|march=4kp|march=4ksc:-mips32} \
 736      %{march=mips32r2|march=m4k|march=4ke*|march=4ksd|march=24k* \
 737        |march=34k*|march=74k*: -mips32r2} \
 738      %{march=mips64|march=5k*|march=20k*|march=sb1*|march=sr71000 \
 739        |march=xlr: -mips64} \
 740      %{march=mips64r2|march=octeon: -mips64r2} \
 741      %{!march=*: -" MULTILIB_ISA_DEFAULT "}}"
 742
 743 /* A spec that infers a -mhard-float or -msoft-float setting from an
 744    -march argument.  Note that soft-float and hard-float code are not
 745    link-compatible.  */
 746
 747 #define MIPS_ARCH_FLOAT_SPEC \
 748   "%{mhard-float|msoft-float|march=mips*:; \
 749      march=vr41*|march=m4k|march=4k*|march=24kc|march=24kec \
 750      |march=34kc|march=74kc|march=5kc|march=octeon|march=xlr: -msoft-float; \
 751      march=*: -mhard-float}"
 752
 753 /* A spec condition that matches 32-bit options.  It only works if
 754    MIPS_ISA_LEVEL_SPEC has been applied.  */
 755
 756 #define MIPS_32BIT_OPTION_SPEC \
 757   "mips1|mips2|mips32*|mgp32"
 758
 759 #if MIPS_ABI_DEFAULT == ABI_O64 \
 760   || MIPS_ABI_DEFAULT == ABI_N32 \
 761   || MIPS_ABI_DEFAULT == ABI_64
 762 #define OPT_ARCH64 "mabi=32|mgp32:;"
 763 #define OPT_ARCH32 "mabi=32|mgp32"
 764 #else
 765 #define OPT_ARCH64 "mabi=o64|mabi=n32|mabi=64|mgp64"
 766 #define OPT_ARCH32 "mabi=o64|mabi=n32|mabi=64|mgp64:;"
 767 #endif
 768
 769 /* Support for a compile-time default CPU, et cetera.  The rules are:
 770    --with-arch is ignored if -march is specified or a -mips is specified
 771      (other than -mips16); likewise --with-arch-32 and --with-arch-64.
 772    --with-tune is ignored if -mtune is specified; likewise
 773      --with-tune-32 and --with-tune-64.
 774    --with-abi is ignored if -mabi is specified.
 775    --with-float is ignored if -mhard-float or -msoft-float are
 776      specified.
 777    --with-divide is ignored if -mdivide-traps or -mdivide-breaks are
 778      specified. */
 779 #define OPTION_DEFAULT_SPECS \
 780   {"arch", "%{" MIPS_ARCH_OPTION_SPEC ":;: -march=%(VALUE)}" }, \
 781   {"arch_32", "%{" OPT_ARCH32 ":%{" MIPS_ARCH_OPTION_SPEC ":;: -march=%(VALUE)}}" }, \
 782   {"arch_64", "%{" OPT_ARCH64 ":%{" MIPS_ARCH_OPTION_SPEC ":;: -march=%(VALUE)}}" }, \
 783   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
 784   {"tune_32", "%{" OPT_ARCH32 ":%{!mtune=*:-mtune=%(VALUE)}}" }, \
 785   {"tune_64", "%{" OPT_ARCH64 ":%{!mtune=*:-mtune=%(VALUE)}}" }, \
 786   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
 787   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }, \
 788   {"divide", "%{!mdivide-traps:%{!mdivide-breaks:-mdivide-%(VALUE)}}" }, \
 789   {"llsc", "%{!mllsc:%{!mno-llsc:-m%(VALUE)}}" }, \
 790   {"mips-plt", "%{!mplt:%{!mno-plt:-m%(VALUE)}}" }
 791
 792
 793 /* A spec that infers the -mdsp setting from an -march argument.  */
 794 #define BASE_DRIVER_SELF_SPECS \
 795   "%{!mno-dsp:%{march=24ke*|march=34k*|march=74k*: -mdsp}}"
 796
 797 #define DRIVER_SELF_SPECS BASE_DRIVER_SELF_SPECS
 798
 799 #define GENERATE_DIVIDE_TRAPS (TARGET_DIVIDE_TRAPS \
 800                                && ISA_HAS_COND_TRAP)
 801
 802 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY && !TARGET_MIPS16)
 803
 804 /* True if the ABI can only work with 64-bit integer registers.  We
 805    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
 806    otherwise floating-point registers must also be 64-bit.  */
 807 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
 808
 809 /* Likewise for 32-bit regs.  */
 810 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
 811
 812 /* True if the file format uses 64-bit symbols.  At present, this is
 813    only true for n64, which uses 64-bit ELF.  */
 814 #define FILE_HAS_64BIT_SYMBOLS  (mips_abi == ABI_64)
 815
 816 /* True if symbols are 64 bits wide.  This is usually determined by
 817    the ABI's file format, but it can be overridden by -msym32.  Note that
 818    overriding the size with -msym32 changes the ABI of relocatable objects,
 819    although it doesn't change the ABI of a fully-linked object.  */
 820 #define ABI_HAS_64BIT_SYMBOLS   (FILE_HAS_64BIT_SYMBOLS && !TARGET_SYM32)
 821
 822 /* ISA has instructions for managing 64-bit fp and gp regs (e.g. mips3).  */
 823 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
 824                                  || ISA_MIPS4                           \
 825                                  || ISA_MIPS64                          \
 826                                  || ISA_MIPS64R2)
 827
 828 /* ISA has branch likely instructions (e.g. mips2).  */
 829 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
 830    been generated up to this point.  */
 831 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1)
 832
 833 /* ISA has a three-operand multiplication instruction (usually spelt "mul").  */
 834 #define ISA_HAS_MUL3            ((TARGET_MIPS3900                       \
 835                                   || TARGET_MIPS5400                    \
 836                                   || TARGET_MIPS5500                    \
 837                                   || TARGET_MIPS7000                    \
 838                                   || TARGET_MIPS9000                    \
 839                                   || TARGET_MAD                         \
 840                                   || ISA_MIPS32                         \
 841                                   || ISA_MIPS32R2                       \
 842                                   || ISA_MIPS64                         \
 843                                   || ISA_MIPS64R2)                      \
 844                                  && !TARGET_MIPS16)
 845
 846 /* ISA has a three-operand multiplication instruction.  */
 847 #define ISA_HAS_DMUL3           (TARGET_64BIT                           \
 848                                  && TARGET_OCTEON                       \
 849                                  && !TARGET_MIPS16)
 850
 851 /* ISA has the floating-point conditional move instructions introduced
 852    in mips4.  */
 853 #define ISA_HAS_FP_CONDMOVE     ((ISA_MIPS4                             \
 854                                   || ISA_MIPS32                         \
 855                                   || ISA_MIPS32R2                       \
 856                                   || ISA_MIPS64                         \
 857                                   || ISA_MIPS64R2)                      \
 858                                  && !TARGET_MIPS5500                    \
 859                                  && !TARGET_MIPS16)
 860
 861 /* ISA has the integer conditional move instructions introduced in mips4 and
 862    ST Loongson 2E/2F.  */
 863 #define ISA_HAS_CONDMOVE        (ISA_HAS_FP_CONDMOVE || TARGET_LOONGSON_2EF)
 864
 865 /* ISA has LDC1 and SDC1.  */
 866 #define ISA_HAS_LDC1_SDC1       (!ISA_MIPS1 && !TARGET_MIPS16)
 867
 868 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
 869    branch on CC, and move (both FP and non-FP) on CC.  */
 870 #define ISA_HAS_8CC             (ISA_MIPS4                              \
 871                                  || ISA_MIPS32                          \
 872                                  || ISA_MIPS32R2                        \
 873                                  || ISA_MIPS64                          \
 874                                  || ISA_MIPS64R2)
 875
 876 /* This is a catch all for other mips4 instructions: indexed load, the
 877    FP madd and msub instructions, and the FP recip and recip sqrt
 878    instructions.  */
 879 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
 880                                   || (ISA_MIPS32R2 && TARGET_FLOAT64)   \
 881                                   || ISA_MIPS64                         \
 882                                   || ISA_MIPS64R2)                      \
 883                                  && !TARGET_MIPS16)
 884
 885 /* ISA has paired-single instructions.  */
 886 #define ISA_HAS_PAIRED_SINGLE   (ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2)
 887
 888 /* ISA has conditional trap instructions.  */
 889 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
 890                                  && !TARGET_MIPS16)
 891
 892 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
 893 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
 894                                   || ISA_MIPS32R2                       \
 895                                   || ISA_MIPS64                         \
 896                                   || ISA_MIPS64R2)                      \
 897                                  && !TARGET_MIPS16)
 898
 899 /* Integer multiply-accumulate instructions should be generated.  */
 900 #define GENERATE_MADD_MSUB      (ISA_HAS_MADD_MSUB && !TUNE_74K)
 901
 902 /* ISA has floating-point madd and msub instructions 'd = a * b [+-] c'.  */
 903 #define ISA_HAS_FP_MADD4_MSUB4  ISA_HAS_FP4
 904
 905 /* ISA has floating-point madd and msub instructions 'c = a * b [+-] c'.  */
 906 #define ISA_HAS_FP_MADD3_MSUB3  TARGET_LOONGSON_2EF
 907
 908 /* ISA has floating-point nmadd and nmsub instructions
 909    'd = -((a * b) [+-] c)'.  */
 910 #define ISA_HAS_NMADD4_NMSUB4(MODE)                                     \
 911                                 ((ISA_MIPS4                             \
 912                                   || (ISA_MIPS32R2 && (MODE) == V2SFmode) \
 913                                   || ISA_MIPS64                         \
 914                                   || ISA_MIPS64R2)                      \
 915                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
 916                                  && !TARGET_MIPS16)
 917
 918 /* ISA has floating-point nmadd and nmsub instructions
 919    'c = -((a * b) [+-] c)'.  */
 920 #define ISA_HAS_NMADD3_NMSUB3(MODE)                                     \
 921                                 TARGET_LOONGSON_2EF
 922
 923 /* ISA has count leading zeroes/ones instruction (not implemented).  */
 924 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
 925                                   || ISA_MIPS32R2                       \
 926                                   || ISA_MIPS64                         \
 927                                   || ISA_MIPS64R2)                      \
 928                                  && !TARGET_MIPS16)
 929
 930 /* ISA has three operand multiply instructions that put
 931    the high part in an accumulator: mulhi or mulhiu.  */
 932 #define ISA_HAS_MULHI           ((TARGET_MIPS5400                        \
 933                                   || TARGET_MIPS5500                     \
 934                                   || TARGET_SR71K)                       \
 935                                  && !TARGET_MIPS16)
 936
 937 /* ISA has three operand multiply instructions that
 938    negates the result and puts the result in an accumulator.  */
 939 #define ISA_HAS_MULS            ((TARGET_MIPS5400                       \
 940                                   || TARGET_MIPS5500                    \
 941                                   || TARGET_SR71K)                      \
 942                                  && !TARGET_MIPS16)
 943
 944 /* ISA has three operand multiply instructions that subtracts the
 945    result from a 4th operand and puts the result in an accumulator.  */
 946 #define ISA_HAS_MSAC            ((TARGET_MIPS5400                       \
 947                                   || TARGET_MIPS5500                    \
 948                                   || TARGET_SR71K)                      \
 949                                  && !TARGET_MIPS16)
 950
 951 /* ISA has three operand multiply instructions that  the result
 952    from a 4th operand and puts the result in an accumulator.  */
 953 #define ISA_HAS_MACC            ((TARGET_MIPS4120                       \
 954                                   || TARGET_MIPS4130                    \
 955                                   || TARGET_MIPS5400                    \
 956                                   || TARGET_MIPS5500                    \
 957                                   || TARGET_SR71K)                      \
 958                                  && !TARGET_MIPS16)
 959
 960 /* ISA has NEC VR-style MACC, MACCHI, DMACC and DMACCHI instructions.  */
 961 #define ISA_HAS_MACCHI          ((TARGET_MIPS4120                       \
 962                                   || TARGET_MIPS4130)                   \
 963                                  && !TARGET_MIPS16)
 964
 965 /* ISA has the "ror" (rotate right) instructions.  */
 966 #define ISA_HAS_ROR             ((ISA_MIPS32R2                          \
 967                                   || ISA_MIPS64R2                       \
 968                                   || TARGET_MIPS5400                    \
 969                                   || TARGET_MIPS5500                    \
 970                                   || TARGET_SR71K                       \
 971                                   || TARGET_SMARTMIPS)                  \
 972                                  && !TARGET_MIPS16)
 973
 974 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
 975 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
 976                                   || TARGET_LOONGSON_2EF                \
 977                                   || ISA_MIPS32                         \
 978                                   || ISA_MIPS32R2                       \
 979                                   || ISA_MIPS64                         \
 980                                   || ISA_MIPS64R2)                      \
 981                                  && !TARGET_MIPS16)
 982
 983 /* ISA has data indexed prefetch instructions.  This controls use of
 984    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
 985    (prefx is a cop1x instruction, so can only be used if FP is
 986    enabled.)  */
 987 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
 988                                   || ISA_MIPS32R2                       \
 989                                   || ISA_MIPS64                         \
 990                                   || ISA_MIPS64R2)                      \
 991                                  && !TARGET_MIPS16)
 992
 993 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
 994    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
 995    also requires TARGET_DOUBLE_FLOAT.  */
 996 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
 997
 998 /* ISA includes the MIPS32r2 seb and seh instructions.  */
 999 #define ISA_HAS_SEB_SEH         ((ISA_MIPS32R2          \
1000                                   || ISA_MIPS64R2)      \
1001                                  && !TARGET_MIPS16)
1002
1003 /* ISA includes the MIPS32/64 rev 2 ext and ins instructions.  */
1004 #define ISA_HAS_EXT_INS         ((ISA_MIPS32R2          \
1005                                   || ISA_MIPS64R2)      \
1006                                  && !TARGET_MIPS16)
1007
1008 /* ISA has instructions for accessing top part of 64-bit fp regs.  */
1009 #define ISA_HAS_MXHC1           (TARGET_FLOAT64         \
1010                                  && (ISA_MIPS32R2       \
1011                                      || ISA_MIPS64R2))
1012
1013 /* ISA has lwxs instruction (load w/scaled index address.  */
1014 #define ISA_HAS_LWXS            (TARGET_SMARTMIPS && !TARGET_MIPS16)
1015
1016 /* The DSP ASE is available.  */
1017 #define ISA_HAS_DSP             (TARGET_DSP && !TARGET_MIPS16)
1018
1019 /* Revision 2 of the DSP ASE is available.  */
1020 #define ISA_HAS_DSPR2           (TARGET_DSPR2 && !TARGET_MIPS16)
1021
1022 /* True if the result of a load is not available to the next instruction.
1023    A nop will then be needed between instructions like "lw $4,..."
1024    and "addiu $4,$4,1".  */
1025 #define ISA_HAS_LOAD_DELAY      (ISA_MIPS1                              \
1026                                  && !TARGET_MIPS3900                    \
1027                                  && !TARGET_MIPS16)
1028
1029 /* Likewise mtc1 and mfc1.  */
1030 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3                  \
1031                                  && !TARGET_LOONGSON_2EF)
1032
1033 /* Likewise floating-point comparisons.  */
1034 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3                  \
1035                                  && !TARGET_LOONGSON_2EF)
1036
1037 /* True if mflo and mfhi can be immediately followed by instructions
1038    which write to the HI and LO registers.
1039
1040    According to MIPS specifications, MIPS ISAs I, II, and III need
1041    (at least) two instructions between the reads of HI/LO and
1042    instructions which write them, and later ISAs do not.  Contradicting
1043    the MIPS specifications, some MIPS IV processor user manuals (e.g.
1044    the UM for the NEC Vr5000) document needing the instructions between
1045    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
1046    MIPS64 and later ISAs to have the interlocks, plus any specific
1047    earlier-ISA CPUs for which CPU documentation declares that the
1048    instructions are really interlocked.  */
1049 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
1050                                  || ISA_MIPS32R2                        \
1051                                  || ISA_MIPS64                          \
1052                                  || ISA_MIPS64R2                        \
1053                                  || TARGET_MIPS5500                     \
1054                                  || TARGET_LOONGSON_2EF)
1055
1056 /* ISA includes synci, jr.hb and jalr.hb.  */
1057 #define ISA_HAS_SYNCI ((ISA_MIPS32R2            \
1058                         || ISA_MIPS64R2)        \
1059                        && !TARGET_MIPS16)
1060
1061 /* ISA includes sync.  */
1062 #define ISA_HAS_SYNC ((mips_isa >= 2 || TARGET_MIPS3900) && !TARGET_MIPS16)
1063 #define GENERATE_SYNC                   \
1064   (target_flags_explicit & MASK_LLSC    \
1065    ? TARGET_LLSC && !TARGET_MIPS16      \
1066    : ISA_HAS_SYNC)
1067
1068 /* ISA includes ll and sc.  Note that this implies ISA_HAS_SYNC
1069    because the expanders use both ISA_HAS_SYNC and ISA_HAS_LL_SC
1070    instructions.  */
1071 #define ISA_HAS_LL_SC (mips_isa >= 2 && !TARGET_MIPS16)
1072 #define GENERATE_LL_SC                  \
1073   (target_flags_explicit & MASK_LLSC    \
1074    ? TARGET_LLSC && !TARGET_MIPS16      \
1075    : ISA_HAS_LL_SC)
1076
1077 /* ISA includes the baddu instruction.  */
1078 #define ISA_HAS_BADDU           (TARGET_OCTEON && !TARGET_MIPS16)
1079
1080 /* ISA includes the bbit* instructions.  */
1081 #define ISA_HAS_BBIT            (TARGET_OCTEON && !TARGET_MIPS16)
1082
1083 /* ISA includes the cins instruction.  */
1084 #define ISA_HAS_CINS            (TARGET_OCTEON && !TARGET_MIPS16)
1085
1086 /* ISA includes the exts instruction.  */
1087 #define ISA_HAS_EXTS            (TARGET_OCTEON && !TARGET_MIPS16)
1088
1089 /* ISA includes the seq and sne instructions.  */
1090 #define ISA_HAS_SEQ_SNE         (TARGET_OCTEON && !TARGET_MIPS16)
1091
1092 /* ISA includes the pop instruction.  */
1093 #define ISA_HAS_POP             (TARGET_OCTEON && !TARGET_MIPS16)
1094
1095 /* The CACHE instruction is available in non-MIPS16 code.  */
1096 #define TARGET_CACHE_BUILTIN (mips_isa >= 3)
1097
1098 /* The CACHE instruction is available.  */
1099 #define ISA_HAS_CACHE (TARGET_CACHE_BUILTIN && !TARGET_MIPS16)
1100 \f
1101 /* Add -G xx support.  */
1102
1103 #undef  SWITCH_TAKES_ARG
1104 #define SWITCH_TAKES_ARG(CHAR)                                          \
1105   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
1106
1107 #define OVERRIDE_OPTIONS mips_override_options ()
1108
1109 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
1110
1111 /* Show we can debug even without a frame pointer.  */
1112 #define CAN_DEBUG_WITHOUT_FP
1113 \f
1114 /* Tell collect what flags to pass to nm.  */
1115 #ifndef NM_FLAGS
1116 #define NM_FLAGS "-Bn"
1117 #endif
1118
1119 \f
1120 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
1121    to the assembler.  It may be overridden by subtargets.  */
1122 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
1123 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
1124 %{noasmopt:-O0} \
1125 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
1126 #endif
1127
1128 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
1129    the assembler.  It may be overridden by subtargets.
1130
1131    Beginning with gas 2.13, -mdebug must be passed to correctly handle
1132    COFF debugging info.  */
1133
1134 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
1135 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
1136 %{g} %{g0} %{g1} %{g2} %{g3} \
1137 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
1138 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
1139 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1140 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1141 %{gcoff*:-mdebug} %{!gcoff*:-no-mdebug}"
1142 #endif
1143
1144 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1145    overridden by subtargets.  */
1146
1147 #ifndef SUBTARGET_ASM_SPEC
1148 #define SUBTARGET_ASM_SPEC ""
1149 #endif
1150
1151 #undef ASM_SPEC
1152 #define ASM_SPEC "\
1153 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1154 %{mips32*} %{mips64*} \
1155 %{mips16} %{mno-mips16:-no-mips16} \
1156 %{mips3d} %{mno-mips3d:-no-mips3d} \
1157 %{mdmx} %{mno-mdmx:-no-mdmx} \
1158 %{mdsp} %{mno-dsp} \
1159 %{mdspr2} %{mno-dspr2} \
1160 %{msmartmips} %{mno-smartmips} \
1161 %{mmt} %{mno-mt} \
1162 %{mfix-vr4120} %{mfix-vr4130} \
1163 %(subtarget_asm_optimizing_spec) \
1164 %(subtarget_asm_debugging_spec) \
1165 %{mabi=*} %{!mabi=*: %(asm_abi_default_spec)} \
1166 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
1167 %{mfp32} %{mfp64} \
1168 %{mshared} %{mno-shared} \
1169 %{msym32} %{mno-sym32} \
1170 %{mtune=*} %{v} \
1171 %(subtarget_asm_spec)"
1172
1173 /* Extra switches sometimes passed to the linker.  */
1174 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1175   will interpret it as a -b option.  */
1176
1177 #ifndef LINK_SPEC
1178 #define LINK_SPEC "\
1179 %(endian_spec) \
1180 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32*} %{mips64*} \
1181 %{bestGnum} %{shared} %{non_shared}"
1182 #endif  /* LINK_SPEC defined */
1183
1184
1185 /* Specs for the compiler proper */
1186
1187 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1188    overridden by subtargets.  */
1189 #ifndef SUBTARGET_CC1_SPEC
1190 #define SUBTARGET_CC1_SPEC ""
1191 #endif
1192
1193 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1194
1195 #undef CC1_SPEC
1196 #define CC1_SPEC "\
1197 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1198 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1199 %{save-temps: } \
1200 %(subtarget_cc1_spec)"
1201
1202 /* Preprocessor specs.  */
1203
1204 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1205    overridden by subtargets.  */
1206 #ifndef SUBTARGET_CPP_SPEC
1207 #define SUBTARGET_CPP_SPEC ""
1208 #endif
1209
1210 #define CPP_SPEC "%(subtarget_cpp_spec)"
1211
1212 /* This macro defines names of additional specifications to put in the specs
1213    that can be used in various specifications like CC1_SPEC.  Its definition
1214    is an initializer with a subgrouping for each command option.
1215
1216    Each subgrouping contains a string constant, that defines the
1217    specification name, and a string constant that used by the GCC driver
1218    program.
1219
1220    Do not define this macro if it does not need to do anything.  */
1221
1222 #define EXTRA_SPECS                                                     \
1223   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1224   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1225   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1226   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1227   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1228   { "asm_abi_default_spec", "-" MULTILIB_ABI_DEFAULT },                 \
1229   { "endian_spec", ENDIAN_SPEC },                                       \
1230   SUBTARGET_EXTRA_SPECS
1231
1232 #ifndef SUBTARGET_EXTRA_SPECS
1233 #define SUBTARGET_EXTRA_SPECS
1234 #endif
1235 \f
1236 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1237 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
1238
1239 #ifndef PREFERRED_DEBUGGING_TYPE
1240 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
1241 #endif
1242
1243 /* The size of DWARF addresses should be the same as the size of symbols
1244    in the target file format.  They shouldn't depend on things like -msym32,
1245    because many DWARF consumers do not allow the mixture of address sizes
1246    that one would then get from linking -msym32 code with -msym64 code.
1247
1248    Note that the default POINTER_SIZE test is not appropriate for MIPS.
1249    EABI64 has 64-bit pointers but uses 32-bit ELF.  */
1250 #define DWARF2_ADDR_SIZE (FILE_HAS_64BIT_SYMBOLS ? 8 : 4)
1251
1252 /* By default, turn on GDB extensions.  */
1253 #define DEFAULT_GDB_EXTENSIONS 1
1254
1255 /* Local compiler-generated symbols must have a prefix that the assembler
1256    understands.   By default, this is $, although some targets (e.g.,
1257    NetBSD-ELF) need to override this.  */
1258
1259 #ifndef LOCAL_LABEL_PREFIX
1260 #define LOCAL_LABEL_PREFIX      "$"
1261 #endif
1262
1263 /* By default on the mips, external symbols do not have an underscore
1264    prepended, but some targets (e.g., NetBSD) require this.  */
1265
1266 #ifndef USER_LABEL_PREFIX
1267 #define USER_LABEL_PREFIX       ""
1268 #endif
1269
1270 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1271    since the length can run past this up to a continuation point.  */
1272 #undef DBX_CONTIN_LENGTH
1273 #define DBX_CONTIN_LENGTH 1500
1274
1275 /* How to renumber registers for dbx and gdb.  */
1276 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[REGNO]
1277
1278 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
1279 #define DWARF_FRAME_REGNUM(REGNO) mips_dwarf_regno[REGNO]
1280
1281 /* The DWARF 2 CFA column which tracks the return address.  */
1282 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
1283
1284 /* Before the prologue, RA lives in r31.  */
1285 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1286
1287 /* Describe how we implement __builtin_eh_return.  */
1288 #define EH_RETURN_DATA_REGNO(N) \
1289   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1290
1291 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1292
1293 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1294    The default for this in 64-bit mode is 8, which causes problems with
1295    SFmode register saves.  */
1296 #define DWARF_CIE_DATA_ALIGNMENT -4
1297
1298 /* Correct the offset of automatic variables and arguments.  Note that
1299    the MIPS debug format wants all automatic variables and arguments
1300    to be in terms of the virtual frame pointer (stack pointer before
1301    any adjustment in the function), while the MIPS 3.0 linker wants
1302    the frame pointer to be the stack pointer after the initial
1303    adjustment.  */
1304
1305 #define DEBUGGER_AUTO_OFFSET(X)                         \
1306   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1307 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1308   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1309 \f
1310 /* Target machine storage layout */
1311
1312 #define BITS_BIG_ENDIAN 0
1313 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1314 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1315
1316 /* Define this to set the endianness to use in libgcc2.c, which can
1317    not depend on target_flags.  */
1318 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1319 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1320 #else
1321 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1322 #endif
1323
1324 #define MAX_BITS_PER_WORD 64
1325
1326 /* Width of a word, in units (bytes).  */
1327 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1328 #ifndef IN_LIBGCC2
1329 #define MIN_UNITS_PER_WORD 4
1330 #endif
1331
1332 /* For MIPS, width of a floating point register.  */
1333 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1334
1335 /* The number of consecutive floating-point registers needed to store the
1336    largest format supported by the FPU.  */
1337 #define MAX_FPRS_PER_FMT (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1338
1339 /* The number of consecutive floating-point registers needed to store the
1340    smallest format supported by the FPU.  */
1341 #define MIN_FPRS_PER_FMT \
1342   (ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2 \
1343    ? 1 : MAX_FPRS_PER_FMT)
1344
1345 /* The largest size of value that can be held in floating-point
1346    registers and moved with a single instruction.  */
1347 #define UNITS_PER_HWFPVALUE \
1348   (TARGET_SOFT_FLOAT_ABI ? 0 : MAX_FPRS_PER_FMT * UNITS_PER_FPREG)
1349
1350 /* The largest size of value that can be held in floating-point
1351    registers.  */
1352 #define UNITS_PER_FPVALUE                       \
1353   (TARGET_SOFT_FLOAT_ABI ? 0                    \
1354    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
1355    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
1356
1357 /* The number of bytes in a double.  */
1358 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1359
1360 #define UNITS_PER_SIMD_WORD(MODE) \
1361   (TARGET_PAIRED_SINGLE_FLOAT ? 8 : UNITS_PER_WORD)
1362
1363 /* Set the sizes of the core types.  */
1364 #define SHORT_TYPE_SIZE 16
1365 #define INT_TYPE_SIZE 32
1366 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1367 #define LONG_LONG_TYPE_SIZE 64
1368
1369 #define FLOAT_TYPE_SIZE 32
1370 #define DOUBLE_TYPE_SIZE 64
1371 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
1372
1373 /* Define the sizes of fixed-point types.  */
1374 #define SHORT_FRACT_TYPE_SIZE 8
1375 #define FRACT_TYPE_SIZE 16
1376 #define LONG_FRACT_TYPE_SIZE 32
1377 #define LONG_LONG_FRACT_TYPE_SIZE 64
1378
1379 #define SHORT_ACCUM_TYPE_SIZE 16
1380 #define ACCUM_TYPE_SIZE 32
1381 #define LONG_ACCUM_TYPE_SIZE 64
1382 /* FIXME.  LONG_LONG_ACCUM_TYPE_SIZE should be 128 bits, but GCC
1383    doesn't support 128-bit integers for MIPS32 currently.  */
1384 #define LONG_LONG_ACCUM_TYPE_SIZE (TARGET_64BIT ? 128 : 64)
1385
1386 /* long double is not a fixed mode, but the idea is that, if we
1387    support long double, we also want a 128-bit integer type.  */
1388 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1389
1390 #ifdef IN_LIBGCC2
1391 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1392   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1393 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1394 # else
1395 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1396 # endif
1397 #endif
1398
1399 /* Width in bits of a pointer.  */
1400 #ifndef POINTER_SIZE
1401 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1402 #endif
1403
1404 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1405 #define PARM_BOUNDARY BITS_PER_WORD
1406
1407 /* Allocation boundary (in *bits*) for the code of a function.  */
1408 #define FUNCTION_BOUNDARY 32
1409
1410 /* Alignment of field after `int : 0' in a structure.  */
1411 #define EMPTY_FIELD_BOUNDARY 32
1412
1413 /* Every structure's size must be a multiple of this.  */
1414 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1415 #define STRUCTURE_SIZE_BOUNDARY 8
1416
1417 /* There is no point aligning anything to a rounder boundary than this.  */
1418 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1419
1420 /* All accesses must be aligned.  */
1421 #define STRICT_ALIGNMENT 1
1422
1423 /* Define this if you wish to imitate the way many other C compilers
1424    handle alignment of bitfields and the structures that contain
1425    them.
1426
1427    The behavior is that the type written for a bit-field (`int',
1428    `short', or other integer type) imposes an alignment for the
1429    entire structure, as if the structure really did contain an
1430    ordinary field of that type.  In addition, the bit-field is placed
1431    within the structure so that it would fit within such a field,
1432    not crossing a boundary for it.
1433
1434    Thus, on most machines, a bit-field whose type is written as `int'
1435    would not cross a four-byte boundary, and would force four-byte
1436    alignment for the whole structure.  (The alignment used may not
1437    be four bytes; it is controlled by the other alignment
1438    parameters.)
1439
1440    If the macro is defined, its definition should be a C expression;
1441    a nonzero value for the expression enables this behavior.  */
1442
1443 #define PCC_BITFIELD_TYPE_MATTERS 1
1444
1445 /* If defined, a C expression to compute the alignment given to a
1446    constant that is being placed in memory.  CONSTANT is the constant
1447    and ALIGN is the alignment that the object would ordinarily have.
1448    The value of this macro is used instead of that alignment to align
1449    the object.
1450
1451    If this macro is not defined, then ALIGN is used.
1452
1453    The typical use of this macro is to increase alignment for string
1454    constants to be word aligned so that `strcpy' calls that copy
1455    constants can be done inline.  */
1456
1457 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1458   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1459    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1460
1461 /* If defined, a C expression to compute the alignment for a static
1462    variable.  TYPE is the data type, and ALIGN is the alignment that
1463    the object would ordinarily have.  The value of this macro is used
1464    instead of that alignment to align the object.
1465
1466    If this macro is not defined, then ALIGN is used.
1467
1468    One use of this macro is to increase alignment of medium-size
1469    data to make it all fit in fewer cache lines.  Another is to
1470    cause character arrays to be word-aligned so that `strcpy' calls
1471    that copy constants to character arrays can be done inline.  */
1472
1473 #undef DATA_ALIGNMENT
1474 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1475   ((((ALIGN) < BITS_PER_WORD)                                           \
1476     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1477         || TREE_CODE (TYPE) == UNION_TYPE                               \
1478         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1479
1480 /* We need this for the same reason as DATA_ALIGNMENT, namely to cause
1481    character arrays to be word-aligned so that `strcpy' calls that copy
1482    constants to character arrays can be done inline, and 'strcmp' can be
1483    optimised to use word loads. */
1484 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
1485   DATA_ALIGNMENT (TYPE, ALIGN)
1486
1487 #define PAD_VARARGS_DOWN \
1488   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1489
1490 /* Define if operations between registers always perform the operation
1491    on the full register even if a narrower mode is specified.  */
1492 #define WORD_REGISTER_OPERATIONS
1493
1494 /* When in 64-bit mode, move insns will sign extend SImode and CCmode
1495    moves.  All other references are zero extended.  */
1496 #define LOAD_EXTEND_OP(MODE) \
1497   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1498    ? SIGN_EXTEND : ZERO_EXTEND)
1499
1500 /* Define this macro if it is advisable to hold scalars in registers
1501    in a wider mode than that declared by the program.  In such cases,
1502    the value is constrained to be within the bounds of the declared
1503    type, but kept valid in the wider mode.  The signedness of the
1504    extension may differ from that of the type.  */
1505
1506 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1507   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1508       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1509     {                                           \
1510       if ((MODE) == SImode)                     \
1511         (UNSIGNEDP) = 0;                        \
1512       (MODE) = Pmode;                           \
1513     }
1514
1515 /* Pmode is always the same as ptr_mode, but not always the same as word_mode.
1516    Extensions of pointers to word_mode must be signed.  */
1517 #define POINTERS_EXTEND_UNSIGNED false
1518
1519 /* Define if loading short immediate values into registers sign extends.  */
1520 #define SHORT_IMMEDIATES_SIGN_EXTEND
1521
1522 /* The [d]clz instructions have the natural values at 0.  */
1523
1524 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1525   ((VALUE) = GET_MODE_BITSIZE (MODE), 2)
1526 \f
1527 /* Standard register usage.  */
1528
1529 /* Number of hardware registers.  We have:
1530
1531    - 32 integer registers
1532    - 32 floating point registers
1533    - 8 condition code registers
1534    - 2 accumulator registers (hi and lo)
1535    - 32 registers each for coprocessors 0, 2 and 3
1536    - 3 fake registers:
1537         - ARG_POINTER_REGNUM
1538         - FRAME_POINTER_REGNUM
1539         - GOT_VERSION_REGNUM (see the comment above load_call<mode> for details)
1540    - 3 dummy entries that were used at various times in the past.
1541    - 6 DSP accumulator registers (3 hi-lo pairs) for MIPS DSP ASE
1542    - 6 DSP control registers  */
1543
1544 #define FIRST_PSEUDO_REGISTER 188
1545
1546 /* By default, fix the kernel registers ($26 and $27), the global
1547    pointer ($28) and the stack pointer ($29).  This can change
1548    depending on the command-line options.
1549
1550    Regarding coprocessor registers: without evidence to the contrary,
1551    it's best to assume that each coprocessor register has a unique
1552    use.  This can be overridden, in, e.g., mips_override_options or
1553    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1554    for a particular target.  */
1555
1556 #define FIXED_REGISTERS                                                 \
1557 {                                                                       \
1558   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1559   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1560   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1561   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1562   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1563   /* COP0 registers */                                                  \
1564   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1565   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1566   /* COP2 registers */                                                  \
1567   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1568   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1569   /* COP3 registers */                                                  \
1570   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1571   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1572   /* 6 DSP accumulator registers & 6 control registers */               \
1573   0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1                                    \
1574 }
1575
1576
1577 /* Set up this array for o32 by default.
1578
1579    Note that we don't mark $31 as a call-clobbered register.  The idea is
1580    that it's really the call instructions themselves which clobber $31.
1581    We don't care what the called function does with it afterwards.
1582
1583    This approach makes it easier to implement sibcalls.  Unlike normal
1584    calls, sibcalls don't clobber $31, so the register reaches the
1585    called function in tact.  EPILOGUE_USES says that $31 is useful
1586    to the called function.  */
1587
1588 #define CALL_USED_REGISTERS                                             \
1589 {                                                                       \
1590   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1591   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1592   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1593   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1594   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1595   /* COP0 registers */                                                  \
1596   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1597   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1598   /* COP2 registers */                                                  \
1599   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1600   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1601   /* COP3 registers */                                                  \
1602   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1603   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1604   /* 6 DSP accumulator registers & 6 control registers */               \
1605   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                                    \
1606 }
1607
1608
1609 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1610
1611 #define CALL_REALLY_USED_REGISTERS                                      \
1612 { /* General registers.  */                                             \
1613   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1614   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1615   /* Floating-point registers.  */                                      \
1616   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1617   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1618   /* Others.  */                                                        \
1619   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0,                       \
1620   /* COP0 registers */                                                  \
1621   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1622   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1623   /* COP2 registers */                                                  \
1624   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1625   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1626   /* COP3 registers */                                                  \
1627   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1628   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1629   /* 6 DSP accumulator registers & 6 control registers */               \
1630   1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0                                    \
1631 }
1632
1633 /* Internal macros to classify a register number as to whether it's a
1634    general purpose register, a floating point register, a
1635    multiply/divide register, or a status register.  */
1636
1637 #define GP_REG_FIRST 0
1638 #define GP_REG_LAST  31
1639 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1640 #define GP_DBX_FIRST 0
1641 #define K0_REG_NUM   (GP_REG_FIRST + 26)
1642 #define K1_REG_NUM   (GP_REG_FIRST + 27)
1643 #define KERNEL_REG_P(REGNO)     (IN_RANGE (REGNO, K0_REG_NUM, K1_REG_NUM))
1644
1645 #define FP_REG_FIRST 32
1646 #define FP_REG_LAST  63
1647 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1648 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1649
1650 #define MD_REG_FIRST 64
1651 #define MD_REG_LAST  65
1652 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1653 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1654
1655 /* The DWARF 2 CFA column which tracks the return address from a
1656    signal handler context.  This means that to maintain backwards
1657    compatibility, no hard register can be assigned this column if it
1658    would need to be handled by the DWARF unwinder.  */
1659 #define DWARF_ALT_FRAME_RETURN_COLUMN 66
1660
1661 #define ST_REG_FIRST 67
1662 #define ST_REG_LAST  74
1663 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1664
1665
1666 /* FIXME: renumber.  */
1667 #define COP0_REG_FIRST 80
1668 #define COP0_REG_LAST 111
1669 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1670
1671 #define COP0_STATUS_REG_NUM     (COP0_REG_FIRST + 12)
1672 #define COP0_CAUSE_REG_NUM      (COP0_REG_FIRST + 13)
1673 #define COP0_EPC_REG_NUM        (COP0_REG_FIRST + 14)
1674
1675 #define COP2_REG_FIRST 112
1676 #define COP2_REG_LAST 143
1677 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1678
1679 #define COP3_REG_FIRST 144
1680 #define COP3_REG_LAST 175
1681 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1682 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1683 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1684
1685 #define DSP_ACC_REG_FIRST 176
1686 #define DSP_ACC_REG_LAST 181
1687 #define DSP_ACC_REG_NUM (DSP_ACC_REG_LAST - DSP_ACC_REG_FIRST + 1)
1688
1689 #define AT_REGNUM       (GP_REG_FIRST + 1)
1690 #define HI_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST : MD_REG_FIRST + 1)
1691 #define LO_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST + 1 : MD_REG_FIRST)
1692
1693 /* A few bitfield locations for the coprocessor registers.  */
1694 /* Request Interrupt Priority Level is from bit 10 to bit 15 of
1695    the cause register for the EIC interrupt mode.  */
1696 #define CAUSE_IPL       10
1697 /* Interrupt Priority Level is from bit 10 to bit 15 of the status register.  */
1698 #define SR_IPL          10
1699 /* Exception Level is at bit 1 of the status register.  */
1700 #define SR_EXL          1
1701 /* Interrupt Enable is at bit 0 of the status register.  */
1702 #define SR_IE           0
1703
1704 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1705    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1706    should be used instead.  */
1707 #define FPSW_REGNUM     ST_REG_FIRST
1708
1709 #define GP_REG_P(REGNO) \
1710   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1711 #define M16_REG_P(REGNO) \
1712   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1713 #define FP_REG_P(REGNO)  \
1714   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1715 #define MD_REG_P(REGNO) \
1716   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1717 #define ST_REG_P(REGNO) \
1718   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1719 #define COP0_REG_P(REGNO) \
1720   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1721 #define COP2_REG_P(REGNO) \
1722   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1723 #define COP3_REG_P(REGNO) \
1724   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1725 #define ALL_COP_REG_P(REGNO) \
1726   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1727 /* Test if REGNO is one of the 6 new DSP accumulators.  */
1728 #define DSP_ACC_REG_P(REGNO) \
1729   ((unsigned int) ((int) (REGNO) - DSP_ACC_REG_FIRST) < DSP_ACC_REG_NUM)
1730 /* Test if REGNO is hi, lo, or one of the 6 new DSP accumulators.  */
1731 #define ACC_REG_P(REGNO) \
1732   (MD_REG_P (REGNO) || DSP_ACC_REG_P (REGNO))
1733
1734 #define FP_REG_RTX_P(X) (REG_P (X) && FP_REG_P (REGNO (X)))
1735
1736 /* True if X is (const (unspec [(const_int 0)] UNSPEC_GP)).  This is used
1737    to initialize the mips16 gp pseudo register.  */
1738 #define CONST_GP_P(X)                           \
1739   (GET_CODE (X) == CONST                        \
1740    && GET_CODE (XEXP (X, 0)) == UNSPEC          \
1741    && XINT (XEXP (X, 0), 1) == UNSPEC_GP)
1742
1743 /* Return coprocessor number from register number.  */
1744
1745 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1746   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1747    : COP3_REG_P (REGNO) ? '3' : '?')
1748
1749
1750 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1751
1752 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1753   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1754
1755 #define MODES_TIEABLE_P mips_modes_tieable_p
1756
1757 /* Register to use for pushing function arguments.  */
1758 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1759
1760 /* These two registers don't really exist: they get eliminated to either
1761    the stack or hard frame pointer.  */
1762 #define ARG_POINTER_REGNUM 77
1763 #define FRAME_POINTER_REGNUM 78
1764
1765 /* $30 is not available on the mips16, so we use $17 as the frame
1766    pointer.  */
1767 #define HARD_FRAME_POINTER_REGNUM \
1768   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1769
1770 /* Register in which static-chain is passed to a function.  */
1771 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 15)
1772
1773 /* Registers used as temporaries in prologue/epilogue code:
1774
1775    - If a MIPS16 PIC function needs access to _gp, it first loads
1776      the value into MIPS16_PIC_TEMP and then copies it to $gp.
1777
1778    - The prologue can use MIPS_PROLOGUE_TEMP as a general temporary
1779      register.  The register must not conflict with MIPS16_PIC_TEMP.
1780
1781    - The epilogue can use MIPS_EPILOGUE_TEMP as a general temporary
1782      register.
1783
1784    If we're generating MIPS16 code, these registers must come from the
1785    core set of 8.  The prologue registers mustn't conflict with any
1786    incoming arguments, the static chain pointer, or the frame pointer.
1787    The epilogue temporary mustn't conflict with the return registers,
1788    the PIC call register ($25), the frame pointer, the EH stack adjustment,
1789    or the EH data registers.
1790
1791    If we're generating interrupt handlers, we use K0 as a temporary register
1792    in prologue/epilogue code.  */
1793
1794 #define MIPS16_PIC_TEMP_REGNUM (GP_REG_FIRST + 2)
1795 #define MIPS_PROLOGUE_TEMP_REGNUM \
1796   (cfun->machine->interrupt_handler_p ? K0_REG_NUM : GP_REG_FIRST + 3)
1797 #define MIPS_EPILOGUE_TEMP_REGNUM               \
1798   (cfun->machine->interrupt_handler_p           \
1799    ? K0_REG_NUM                                 \
1800    : GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1801
1802 #define MIPS16_PIC_TEMP gen_rtx_REG (Pmode, MIPS16_PIC_TEMP_REGNUM)
1803 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1804 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1805
1806 /* Define this macro if it is as good or better to call a constant
1807    function address than to call an address kept in a register.  */
1808 #define NO_FUNCTION_CSE 1
1809
1810 /* The ABI-defined global pointer.  Sometimes we use a different
1811    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1812 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1813
1814 /* We normally use $28 as the global pointer.  However, when generating
1815    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1816    register instead.  They can then avoid saving and restoring $28
1817    and perhaps avoid using a frame at all.
1818
1819    When a leaf function uses something other than $28, mips_expand_prologue
1820    will modify pic_offset_table_rtx in place.  Take the register number
1821    from there after reload.  */
1822 #define PIC_OFFSET_TABLE_REGNUM \
1823   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1824
1825 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1826 \f
1827 /* Define the classes of registers for register constraints in the
1828    machine description.  Also define ranges of constants.
1829
1830    One of the classes must always be named ALL_REGS and include all hard regs.
1831    If there is more than one class, another class must be named NO_REGS
1832    and contain no registers.
1833
1834    The name GENERAL_REGS must be the name of a class (or an alias for
1835    another name such as ALL_REGS).  This is the class of registers
1836    that is allowed by "g" or "r" in a register constraint.
1837    Also, registers outside this class are allocated only when
1838    instructions express preferences for them.
1839
1840    The classes must be numbered in nondecreasing order; that is,
1841    a larger-numbered class must never be contained completely
1842    in a smaller-numbered class.
1843
1844    For any two classes, it is very desirable that there be another
1845    class that represents their union.  */
1846
1847 enum reg_class
1848 {
1849   NO_REGS,                      /* no registers in set */
1850   M16_REGS,                     /* mips16 directly accessible registers */
1851   T_REG,                        /* mips16 T register ($24) */
1852   M16_T_REGS,                   /* mips16 registers plus T register */
1853   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1854   V1_REG,                       /* Register $v1 ($3) used for TLS access.  */
1855   LEA_REGS,                     /* Every GPR except $25 */
1856   GR_REGS,                      /* integer registers */
1857   FP_REGS,                      /* floating point registers */
1858   MD0_REG,                      /* first multiply/divide register */
1859   MD1_REG,                      /* second multiply/divide register */
1860   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1861   COP0_REGS,                    /* generic coprocessor classes */
1862   COP2_REGS,
1863   COP3_REGS,
1864   ST_REGS,                      /* status registers (fp status) */
1865   DSP_ACC_REGS,                 /* DSP accumulator registers */
1866   ACC_REGS,                     /* Hi/Lo and DSP accumulator registers */
1867   FRAME_REGS,                   /* $arg and $frame */
1868   GR_AND_MD0_REGS,              /* union classes */
1869   GR_AND_MD1_REGS,
1870   GR_AND_MD_REGS,
1871   GR_AND_ACC_REGS,
1872   ALL_REGS,                     /* all registers */
1873   LIM_REG_CLASSES               /* max value + 1 */
1874 };
1875
1876 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1877
1878 #define GENERAL_REGS GR_REGS
1879
1880 /* An initializer containing the names of the register classes as C
1881    string constants.  These names are used in writing some of the
1882    debugging dumps.  */
1883
1884 #define REG_CLASS_NAMES                                                 \
1885 {                                                                       \
1886   "NO_REGS",                                                            \
1887   "M16_REGS",                                                           \
1888   "T_REG",                                                              \
1889   "M16_T_REGS",                                                         \
1890   "PIC_FN_ADDR_REG",                                                    \
1891   "V1_REG",                                                             \
1892   "LEA_REGS",                                                           \
1893   "GR_REGS",                                                            \
1894   "FP_REGS",                                                            \
1895   "MD0_REG",                                                            \
1896   "MD1_REG",                                                            \
1897   "MD_REGS",                                                            \
1898   /* coprocessor registers */                                           \
1899   "COP0_REGS",                                                          \
1900   "COP2_REGS",                                                          \
1901   "COP3_REGS",                                                          \
1902   "ST_REGS",                                                            \
1903   "DSP_ACC_REGS",                                                       \
1904   "ACC_REGS",                                                           \
1905   "FRAME_REGS",                                                         \
1906   "GR_AND_MD0_REGS",                                                    \
1907   "GR_AND_MD1_REGS",                                                    \
1908   "GR_AND_MD_REGS",                                                     \
1909   "GR_AND_ACC_REGS",                                                    \
1910   "ALL_REGS"                                                            \
1911 }
1912
1913 /* An initializer containing the contents of the register classes,
1914    as integers which are bit masks.  The Nth integer specifies the
1915    contents of class N.  The way the integer MASK is interpreted is
1916    that register R is in the class if `MASK & (1 << R)' is 1.
1917
1918    When the machine has more than 32 registers, an integer does not
1919    suffice.  Then the integers are replaced by sub-initializers,
1920    braced groupings containing several integers.  Each
1921    sub-initializer must be suitable as an initializer for the type
1922    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1923
1924 #define REG_CLASS_CONTENTS                                                                              \
1925 {                                                                                                       \
1926   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* NO_REGS */           \
1927   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* M16_REGS */          \
1928   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* T_REG */             \
1929   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* M16_T_REGS */        \
1930   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* PIC_FN_ADDR_REG */   \
1931   { 0x00000008, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* V1_REG */            \
1932   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* LEA_REGS */          \
1933   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* GR_REGS */           \
1934   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* FP_REGS */           \
1935   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* MD0_REG */           \
1936   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* MD1_REG */           \
1937   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* MD_REGS */           \
1938   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* COP0_REGS */         \
1939   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* COP2_REGS */         \
1940   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* COP3_REGS */         \
1941   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* ST_REGS */           \
1942   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x003f0000 },   /* DSP_ACC_REGS */      \
1943   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* ACC_REGS */          \
1944   { 0x00000000, 0x00000000, 0x00006000, 0x00000000, 0x00000000, 0x00000000 },   /* FRAME_REGS */        \
1945   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* GR_AND_MD0_REGS */   \
1946   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* GR_AND_MD1_REGS */   \
1947   { 0xffffffff, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* GR_AND_MD_REGS */    \
1948   { 0xffffffff, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* GR_AND_ACC_REGS */   \
1949   { 0xffffffff, 0xffffffff, 0xffff67ff, 0xffffffff, 0xffffffff, 0x0fffffff }    /* ALL_REGS */          \
1950 }
1951
1952
1953 /* A C expression whose value is a register class containing hard
1954    register REGNO.  In general there is more that one such class;
1955    choose a class which is "minimal", meaning that no smaller class
1956    also contains the register.  */
1957
1958 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1959
1960 /* A macro whose definition is the name of the class to which a
1961    valid base register must belong.  A base register is one used in
1962    an address which is the register value plus a displacement.  */
1963
1964 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1965
1966 /* A macro whose definition is the name of the class to which a
1967    valid index register must belong.  An index register is one used
1968    in an address where its value is either multiplied by a scale
1969    factor or added to another register (as well as added to a
1970    displacement).  */
1971
1972 #define INDEX_REG_CLASS NO_REGS
1973
1974 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1975    registers explicitly used in the rtl to be used as spill registers
1976    but prevents the compiler from extending the lifetime of these
1977    registers.  */
1978
1979 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1980
1981 /* We generally want to put call-clobbered registers ahead of
1982    call-saved ones.  (IRA expects this.)  */
1983
1984 #define REG_ALLOC_ORDER                                                 \
1985 { /* Accumulator registers.  When GPRs and accumulators have equal      \
1986      cost, we generally prefer to use accumulators.  For example,       \
1987      a division of multiplication result is better allocated to LO,     \
1988      so that we put the MFLO at the point of use instead of at the      \
1989      point of definition.  It's also needed if we're to take advantage  \
1990      of the extra accumulators available with -mdspr2.  In some cases,  \
1991      it can also help to reduce register pressure.  */                  \
1992   64, 65,176,177,178,179,180,181,                                       \
1993   /* Call-clobbered GPRs.  */                                           \
1994   1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,            \
1995   24, 25, 31,                                                           \
1996   /* The global pointer.  This is call-clobbered for o32 and o64        \
1997      abicalls, call-saved for n32 and n64 abicalls, and a program       \
1998      invariant otherwise.  Putting it between the call-clobbered        \
1999      and call-saved registers should cope with all eventualities.  */   \
2000   28,                                                                   \
2001   /* Call-saved GPRs.  */                                               \
2002   16, 17, 18, 19, 20, 21, 22, 23, 30,                                   \
2003   /* GPRs that can never be exposed to the register allocator.  */      \
2004   0,  26, 27, 29,                                                       \
2005   /* Call-clobbered FPRs.  */                                           \
2006   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
2007   48, 49, 50, 51,                                                       \
2008   /* FPRs that are usually call-saved.  The odd ones are actually       \
2009      call-clobbered for n32, but listing them ahead of the even         \
2010      registers might encourage the register allocator to fragment       \
2011      the available FPR pairs.  We need paired FPRs to store long        \
2012      doubles, so it isn't clear that using a different order            \
2013      for n32 would be a win.  */                                        \
2014   52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,                       \
2015   /* None of the remaining classes have defined call-saved              \
2016      registers.  */                                                     \
2017   66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,               \
2018   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
2019   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
2020   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
2021   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
2022   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
2023   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175,      \
2024   182,183,184,185,186,187                                               \
2025 }
2026
2027 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
2028    to be rearranged based on a particular function.  On the mips16, we
2029    want to allocate $24 (T_REG) before other registers for
2030    instructions for which it is possible.  */
2031
2032 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
2033
2034 /* True if VALUE is an unsigned 6-bit number.  */
2035
2036 #define UIMM6_OPERAND(VALUE) \
2037   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0x3f) == 0)
2038
2039 /* True if VALUE is a signed 10-bit number.  */
2040
2041 #define IMM10_OPERAND(VALUE) \
2042   ((unsigned HOST_WIDE_INT) (VALUE) + 0x200 < 0x400)
2043
2044 /* True if VALUE is a signed 16-bit number.  */
2045
2046 #define SMALL_OPERAND(VALUE) \
2047   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
2048
2049 /* True if VALUE is an unsigned 16-bit number.  */
2050
2051 #define SMALL_OPERAND_UNSIGNED(VALUE) \
2052   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
2053
2054 /* True if VALUE can be loaded into a register using LUI.  */
2055
2056 #define LUI_OPERAND(VALUE)                                      \
2057   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
2058    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
2059
2060 /* Return a value X with the low 16 bits clear, and such that
2061    VALUE - X is a signed 16-bit value.  */
2062
2063 #define CONST_HIGH_PART(VALUE) \
2064   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
2065
2066 #define CONST_LOW_PART(VALUE) \
2067   ((VALUE) - CONST_HIGH_PART (VALUE))
2068
2069 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
2070 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
2071 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
2072
2073 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
2074   mips_preferred_reload_class (X, CLASS)
2075
2076 /* The HI and LO registers can only be reloaded via the general
2077    registers.  Condition code registers can only be loaded to the
2078    general registers, and from the floating point registers.  */
2079
2080 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
2081   mips_secondary_reload_class (CLASS, MODE, X, true)
2082 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
2083   mips_secondary_reload_class (CLASS, MODE, X, false)
2084
2085 /* Return the maximum number of consecutive registers
2086    needed to represent mode MODE in a register of class CLASS.  */
2087
2088 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
2089
2090 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
2091   mips_cannot_change_mode_class (FROM, TO, CLASS)
2092 \f
2093 /* Stack layout; function entry, exit and calling.  */
2094
2095 #define STACK_GROWS_DOWNWARD
2096
2097 #define FRAME_GROWS_DOWNWARD flag_stack_protect
2098
2099 /* Size of the area allocated in the frame to save the GP.  */
2100
2101 #define MIPS_GP_SAVE_AREA_SIZE \
2102   (TARGET_CALL_CLOBBERED_GP ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0)
2103
2104 /* The offset of the first local variable from the frame pointer.  See
2105    mips_compute_frame_info for details about the frame layout.  */
2106
2107 #define STARTING_FRAME_OFFSET                           \
2108   (FRAME_GROWS_DOWNWARD                                 \
2109    ? 0                                                  \
2110    : crtl->outgoing_args_size + MIPS_GP_SAVE_AREA_SIZE)
2111
2112 #define RETURN_ADDR_RTX mips_return_addr
2113
2114 /* Mask off the MIPS16 ISA bit in unwind addresses.
2115
2116    The reason for this is a little subtle.  When unwinding a call,
2117    we are given the call's return address, which on most targets
2118    is the address of the following instruction.  However, what we
2119    actually want to find is the EH region for the call itself.
2120    The target-independent unwind code therefore searches for "RA - 1".
2121
2122    In the MIPS16 case, RA is always an odd-valued (ISA-encoded) address.
2123    RA - 1 is therefore the real (even-valued) start of the return
2124    instruction.  EH region labels are usually odd-valued MIPS16 symbols
2125    too, so a search for an even address within a MIPS16 region would
2126    usually work.
2127
2128    However, there is an exception.  If the end of an EH region is also
2129    the end of a function, the end label is allowed to be even.  This is
2130    necessary because a following non-MIPS16 function may also need EH
2131    information for its first instruction.
2132
2133    Thus a MIPS16 region may be terminated by an ISA-encoded or a
2134    non-ISA-encoded address.  This probably isn't ideal, but it is
2135    the traditional (legacy) behavior.  It is therefore only safe
2136    to search MIPS EH regions for an _odd-valued_ address.
2137
2138    Masking off the ISA bit means that the target-independent code
2139    will search for "(RA & -2) - 1", which is guaranteed to be odd.  */
2140 #define MASK_RETURN_ADDR GEN_INT (-2)
2141
2142
2143 /* Similarly, don't use the least-significant bit to tell pointers to
2144    code from vtable index.  */
2145
2146 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
2147
2148 /* The eliminations to $17 are only used for mips16 code.  See the
2149    definition of HARD_FRAME_POINTER_REGNUM.  */
2150
2151 #define ELIMINABLE_REGS                                                 \
2152 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
2153  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
2154  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
2155  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
2156  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
2157  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
2158
2159 /* Make sure that we're not trying to eliminate to the wrong hard frame
2160    pointer.  */
2161 #define CAN_ELIMINATE(FROM, TO) \
2162   ((TO) == HARD_FRAME_POINTER_REGNUM || (TO) == STACK_POINTER_REGNUM)
2163
2164 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
2165   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
2166
2167 /* Allocate stack space for arguments at the beginning of each function.  */
2168 #define ACCUMULATE_OUTGOING_ARGS 1
2169
2170 /* The argument pointer always points to the first argument.  */
2171 #define FIRST_PARM_OFFSET(FNDECL) 0
2172
2173 /* o32 and o64 reserve stack space for all argument registers.  */
2174 #define REG_PARM_STACK_SPACE(FNDECL)                    \
2175   (TARGET_OLDABI                                        \
2176    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
2177    : 0)
2178
2179 /* Define this if it is the responsibility of the caller to
2180    allocate the area reserved for arguments passed in registers.
2181    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
2182    of this macro is to determine whether the space is included in
2183    `crtl->outgoing_args_size'.  */
2184 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
2185
2186 #define STACK_BOUNDARY (TARGET_NEWABI ? 128 : 64)
2187 \f
2188 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
2189
2190 /* Symbolic macros for the registers used to return integer and floating
2191    point values.  */
2192
2193 #define GP_RETURN (GP_REG_FIRST + 2)
2194 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
2195
2196 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
2197
2198 /* Symbolic macros for the first/last argument registers.  */
2199
2200 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
2201 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2202 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
2203 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2204
2205 #define LIBCALL_VALUE(MODE) \
2206   mips_function_value (NULL_TREE, MODE)
2207
2208 #define FUNCTION_VALUE(VALTYPE, FUNC) \
2209   mips_function_value (VALTYPE, VOIDmode)
2210
2211 /* 1 if N is a possible register number for a function value.
2212    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
2213    Currently, R2 and F0 are only implemented here (C has no complex type)  */
2214
2215 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
2216   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
2217       && (N) == FP_RETURN + 2))
2218
2219 /* 1 if N is a possible register number for function argument passing.
2220    We have no FP argument registers when soft-float.  When FP registers
2221    are 32 bits, we can't directly reference the odd numbered ones.  */
2222
2223 #define FUNCTION_ARG_REGNO_P(N)                                 \
2224   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
2225     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
2226    && !fixed_regs[N])
2227 \f
2228 /* This structure has to cope with two different argument allocation
2229    schemes.  Most MIPS ABIs view the arguments as a structure, of which
2230    the first N words go in registers and the rest go on the stack.  If I
2231    < N, the Ith word might go in Ith integer argument register or in a
2232    floating-point register.  For these ABIs, we only need to remember
2233    the offset of the current argument into the structure.
2234
2235    The EABI instead allocates the integer and floating-point arguments
2236    separately.  The first N words of FP arguments go in FP registers,
2237    the rest go on the stack.  Likewise, the first N words of the other
2238    arguments go in integer registers, and the rest go on the stack.  We
2239    need to maintain three counts: the number of integer registers used,
2240    the number of floating-point registers used, and the number of words
2241    passed on the stack.
2242
2243    We could keep separate information for the two ABIs (a word count for
2244    the standard ABIs, and three separate counts for the EABI).  But it
2245    seems simpler to view the standard ABIs as forms of EABI that do not
2246    allocate floating-point registers.
2247
2248    So for the standard ABIs, the first N words are allocated to integer
2249    registers, and mips_function_arg decides on an argument-by-argument
2250    basis whether that argument should really go in an integer register,
2251    or in a floating-point one.  */
2252
2253 typedef struct mips_args {
2254   /* Always true for varargs functions.  Otherwise true if at least
2255      one argument has been passed in an integer register.  */
2256   int gp_reg_found;
2257
2258   /* The number of arguments seen so far.  */
2259   unsigned int arg_number;
2260
2261   /* The number of integer registers used so far.  For all ABIs except
2262      EABI, this is the number of words that have been added to the
2263      argument structure, limited to MAX_ARGS_IN_REGISTERS.  */
2264   unsigned int num_gprs;
2265
2266   /* For EABI, the number of floating-point registers used so far.  */
2267   unsigned int num_fprs;
2268
2269   /* The number of words passed on the stack.  */
2270   unsigned int stack_words;
2271
2272   /* On the mips16, we need to keep track of which floating point
2273      arguments were passed in general registers, but would have been
2274      passed in the FP regs if this were a 32-bit function, so that we
2275      can move them to the FP regs if we wind up calling a 32-bit
2276      function.  We record this information in fp_code, encoded in base
2277      four.  A zero digit means no floating point argument, a one digit
2278      means an SFmode argument, and a two digit means a DFmode argument,
2279      and a three digit is not used.  The low order digit is the first
2280      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2281      an SFmode argument.  ??? A more sophisticated approach will be
2282      needed if MIPS_ABI != ABI_32.  */
2283   int fp_code;
2284
2285   /* True if the function has a prototype.  */
2286   int prototype;
2287 } CUMULATIVE_ARGS;
2288
2289 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2290    for a call to a function whose data type is FNTYPE.
2291    For a library call, FNTYPE is 0.  */
2292
2293 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
2294   mips_init_cumulative_args (&CUM, FNTYPE)
2295
2296 /* Update the data in CUM to advance over an argument
2297    of mode MODE and data type TYPE.
2298    (TYPE is null for libcalls where that information may not be available.)  */
2299
2300 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
2301   mips_function_arg_advance (&CUM, MODE, TYPE, NAMED)
2302
2303 /* Determine where to put an argument to a function.
2304    Value is zero to push the argument on the stack,
2305    or a hard register in which to store the argument.
2306
2307    MODE is the argument's machine mode.
2308    TYPE is the data type of the argument (as a tree).
2309     This is null for libcalls where that information may
2310     not be available.
2311    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2312     the preceding args and about the function being called.
2313    NAMED is nonzero if this argument is a named parameter
2314     (otherwise it is an extra parameter matching an ellipsis).  */
2315
2316 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2317   mips_function_arg (&CUM, MODE, TYPE, NAMED)
2318
2319 #define FUNCTION_ARG_BOUNDARY mips_function_arg_boundary
2320
2321 #define FUNCTION_ARG_PADDING(MODE, TYPE) \
2322   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
2323
2324 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST) \
2325   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
2326
2327 /* True if using EABI and varargs can be passed in floating-point
2328    registers.  Under these conditions, we need a more complex form
2329    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2330 #define EABI_FLOAT_VARARGS_P \
2331         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2332
2333 \f
2334 #define EPILOGUE_USES(REGNO)    mips_epilogue_uses (REGNO)
2335
2336 /* Treat LOC as a byte offset from the stack pointer and round it up
2337    to the next fully-aligned offset.  */
2338 #define MIPS_STACK_ALIGN(LOC) \
2339   (TARGET_NEWABI ? ((LOC) + 15) & -16 : ((LOC) + 7) & -8)
2340
2341 \f
2342 /* Output assembler code to FILE to increment profiler label # LABELNO
2343    for profiling a function entry.  */
2344
2345 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2346 {                                                                       \
2347   if (TARGET_MIPS16)                                                    \
2348     sorry ("mips16 function profiling");                                \
2349   if (TARGET_LONG_CALLS)                                                \
2350     {                                                                   \
2351       /*  For TARGET_LONG_CALLS use $3 for the address of _mcount.  */  \
2352       if (Pmode == DImode)                                              \
2353         fprintf (FILE, "\tdla\t%s,_mcount\n", reg_names[GP_REG_FIRST + 3]); \
2354       else                                                              \
2355         fprintf (FILE, "\tla\t%s,_mcount\n", reg_names[GP_REG_FIRST + 3]); \
2356     }                                                                   \
2357   fprintf (FILE, "\t.set\tnoat\n");                                     \
2358   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2359            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2360   /* _mcount treats $2 as the static chain register.  */                \
2361   if (cfun->static_chain_decl != NULL)                                  \
2362     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[2],                     \
2363              reg_names[STATIC_CHAIN_REGNUM]);                           \
2364   if (!TARGET_NEWABI)                                                   \
2365     {                                                                   \
2366       fprintf (FILE,                                                    \
2367                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2368                TARGET_64BIT ? "dsubu" : "subu",                         \
2369                reg_names[STACK_POINTER_REGNUM],                         \
2370                reg_names[STACK_POINTER_REGNUM],                         \
2371                Pmode == DImode ? 16 : 8);                               \
2372     }                                                                   \
2373   if (TARGET_LONG_CALLS)                                                \
2374     fprintf (FILE, "\tjalr\t%s\n", reg_names[GP_REG_FIRST + 3]);        \
2375   else                                                                  \
2376     fprintf (FILE, "\tjal\t_mcount\n");                                 \
2377   fprintf (FILE, "\t.set\tat\n");                                       \
2378   /* _mcount treats $2 as the static chain register.  */                \
2379   if (cfun->static_chain_decl != NULL)                                  \
2380     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[STATIC_CHAIN_REGNUM],   \
2381              reg_names[2]);                                             \
2382 }
2383
2384 /* The profiler preserves all interesting registers, including $31.  */
2385 #define MIPS_SAVE_REG_FOR_PROFILING_P(REGNO) false
2386
2387 /* No mips port has ever used the profiler counter word, so don't emit it
2388    or the label for it.  */
2389
2390 #define NO_PROFILE_COUNTERS 1
2391
2392 /* Define this macro if the code for function profiling should come
2393    before the function prologue.  Normally, the profiling code comes
2394    after.  */
2395
2396 /* #define PROFILE_BEFORE_PROLOGUE */
2397
2398 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2399    the stack pointer does not matter.  The value is tested only in
2400    functions that have frame pointers.
2401    No definition is equivalent to always zero.  */
2402
2403 #define EXIT_IGNORE_STACK 1
2404
2405 \f
2406 /* A C statement to output, on the stream FILE, assembler code for a
2407    block of data that contains the constant parts of a trampoline.
2408    This code should not include a label--the label is taken care of
2409    automatically.  */
2410
2411 #define TRAMPOLINE_TEMPLATE(STREAM)                                     \
2412 {                                                                       \
2413   if (ptr_mode == DImode)                                               \
2414     fprintf (STREAM, "\t.word\t0x03e0082d\t\t# dmove   $1,$31\n");      \
2415   else                                                                  \
2416     fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");       \
2417   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2418   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2419   if (ptr_mode == DImode)                                               \
2420     {                                                                   \
2421       fprintf (STREAM, "\t.word\t0xdff90014\t\t# ld     $25,20($31)\n"); \
2422       fprintf (STREAM, "\t.word\t0xdfef001c\t\t# ld     $15,28($31)\n"); \
2423     }                                                                   \
2424   else                                                                  \
2425     {                                                                   \
2426       fprintf (STREAM, "\t.word\t0x8ff90010\t\t# lw     $25,16($31)\n"); \
2427       fprintf (STREAM, "\t.word\t0x8fef0014\t\t# lw     $15,20($31)\n"); \
2428     }                                                                   \
2429   fprintf (STREAM, "\t.word\t0x03200008\t\t# jr     $25\n");            \
2430   if (ptr_mode == DImode)                                               \
2431     {                                                                   \
2432       fprintf (STREAM, "\t.word\t0x0020f82d\t\t# dmove   $31,$1\n");    \
2433       fprintf (STREAM, "\t.word\t0x00000000\t\t# <padding>\n");         \
2434       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2435       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2436     }                                                                   \
2437   else                                                                  \
2438     {                                                                   \
2439       fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");     \
2440       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2441       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2442     }                                                                   \
2443 }
2444
2445 /* A C expression for the size in bytes of the trampoline, as an
2446    integer.  */
2447
2448 #define TRAMPOLINE_SIZE (ptr_mode == DImode ? 48 : 36)
2449
2450 /* Alignment required for trampolines, in bits.  */
2451
2452 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2453
2454 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2455    program and data caches.  */
2456
2457 #ifndef CACHE_FLUSH_FUNC
2458 #define CACHE_FLUSH_FUNC "_flush_cache"
2459 #endif
2460
2461 #define MIPS_ICACHE_SYNC(ADDR, SIZE)                                    \
2462   /* Flush both caches.  We need to flush the data cache in case        \
2463      the system has a write-back cache.  */                             \
2464   emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func), \
2465                      LCT_NORMAL, VOIDmode, 3, ADDR, Pmode, SIZE, Pmode, \
2466                      GEN_INT (3), TYPE_MODE (integer_type_node))
2467
2468 /* A C statement to initialize the variable parts of a trampoline.
2469    ADDR is an RTX for the address of the trampoline; FNADDR is an
2470    RTX for the address of the nested function; STATIC_CHAIN is an
2471    RTX for the static chain value that should be passed to the
2472    function when it is called.  */
2473
2474 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2475 {                                                                           \
2476   rtx func_addr, chain_addr, end_addr;                                      \
2477                                                                             \
2478   func_addr = plus_constant (ADDR, ptr_mode == DImode ? 32 : 28);           \
2479   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2480   mips_emit_move (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2481   mips_emit_move (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2482   end_addr = gen_reg_rtx (Pmode);                                           \
2483   emit_insn (gen_add3_insn (end_addr, copy_rtx (ADDR),                      \
2484                             GEN_INT (TRAMPOLINE_SIZE)));                    \
2485   emit_insn (gen_clear_cache (copy_rtx (ADDR), end_addr));                  \
2486 }
2487 \f
2488 /* Addressing modes, and classification of registers for them.  */
2489
2490 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2491 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2492   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2493
2494 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2495    and check its validity for a certain class.
2496    We have two alternate definitions for each of them.
2497    The usual definition accepts all pseudo regs; the other rejects them all.
2498    The symbol REG_OK_STRICT causes the latter definition to be used.
2499
2500    Most source files want to accept pseudo regs in the hope that
2501    they will get allocated to the class that the insn wants them to be in.
2502    Some source files that are used after register allocation
2503    need to be strict.  */
2504
2505 #ifndef REG_OK_STRICT
2506 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2507   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2508 #else
2509 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2510   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2511 #endif
2512
2513 #define REG_OK_FOR_INDEX_P(X) 0
2514
2515 \f
2516 /* Maximum number of registers that can appear in a valid memory address.  */
2517
2518 #define MAX_REGS_PER_ADDRESS 1
2519
2520 /* Check for constness inline but use mips_legitimate_address_p
2521    to check whether a constant really is an address.  */
2522
2523 #define CONSTANT_ADDRESS_P(X) \
2524   (CONSTANT_P (X) && memory_address_p (SImode, X))
2525
2526 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2527
2528 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2529    'the start of the function that this code is output in'.  */
2530
2531 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2532   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2533     asm_fprintf ((FILE), "%U%s",                                        \
2534                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2535   else                                                                  \
2536     asm_fprintf ((FILE), "%U%s", (NAME))
2537 \f
2538 /* Flag to mark a function decl symbol that requires a long call.  */
2539 #define SYMBOL_FLAG_LONG_CALL   (SYMBOL_FLAG_MACH_DEP << 0)
2540 #define SYMBOL_REF_LONG_CALL_P(X)                                       \
2541   ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_LONG_CALL) != 0)
2542
2543 /* This flag marks functions that cannot be lazily bound.  */
2544 #define SYMBOL_FLAG_BIND_NOW (SYMBOL_FLAG_MACH_DEP << 1)
2545 #define SYMBOL_REF_BIND_NOW_P(RTX) \
2546   ((SYMBOL_REF_FLAGS (RTX) & SYMBOL_FLAG_BIND_NOW) != 0)
2547
2548 /* True if we're generating a form of MIPS16 code in which jump tables
2549    are stored in the text section and encoded as 16-bit PC-relative
2550    offsets.  This is only possible when general text loads are allowed,
2551    since the table access itself will be an "lh" instruction.  */
2552 /* ??? 16-bit offsets can overflow in large functions.  */
2553 #define TARGET_MIPS16_SHORT_JUMP_TABLES TARGET_MIPS16_TEXT_LOADS
2554
2555 #define JUMP_TABLES_IN_TEXT_SECTION TARGET_MIPS16_SHORT_JUMP_TABLES
2556
2557 #define CASE_VECTOR_MODE (TARGET_MIPS16_SHORT_JUMP_TABLES ? HImode : ptr_mode)
2558
2559 #define CASE_VECTOR_PC_RELATIVE TARGET_MIPS16_SHORT_JUMP_TABLES
2560
2561 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2562 #ifndef DEFAULT_SIGNED_CHAR
2563 #define DEFAULT_SIGNED_CHAR 1
2564 #endif
2565
2566 /* Although LDC1 and SDC1 provide 64-bit moves on 32-bit targets,
2567    we generally don't want to use them for copying arbitrary data.
2568    A single N-word move is usually the same cost as N single-word moves.  */
2569 #define MOVE_MAX UNITS_PER_WORD
2570 #define MAX_MOVE_MAX 8
2571
2572 /* Define this macro as a C expression which is nonzero if
2573    accessing less than a word of memory (i.e. a `char' or a
2574    `short') is no faster than accessing a word of memory, i.e., if
2575    such access require more than one instruction or if there is no
2576    difference in cost between byte and (aligned) word loads.
2577
2578    On RISC machines, it tends to generate better code to define
2579    this as 1, since it avoids making a QI or HI mode register.
2580
2581    But, generating word accesses for -mips16 is generally bad as shifts
2582    (often extended) would be needed for byte accesses.  */
2583 #define SLOW_BYTE_ACCESS (!TARGET_MIPS16)
2584
2585 /* Define this to be nonzero if shift instructions ignore all but the low-order
2586    few bits.  */
2587 #define SHIFT_COUNT_TRUNCATED 1
2588
2589 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2590    is done just by pretending it is already truncated.  */
2591 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2592   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2593
2594
2595 /* Specify the machine mode that pointers have.
2596    After generation of rtl, the compiler makes no further distinction
2597    between pointers and any other objects of this machine mode.  */
2598
2599 #ifndef Pmode
2600 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2601 #endif
2602
2603 /* Give call MEMs SImode since it is the "most permissive" mode
2604    for both 32-bit and 64-bit targets.  */
2605
2606 #define FUNCTION_MODE SImode
2607
2608 \f
2609 /* A C expression for the cost of moving data from a register in
2610    class FROM to one in class TO.  The classes are expressed using
2611    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2612    the default; other values are interpreted relative to that.
2613
2614    It is not required that the cost always equal 2 when FROM is the
2615    same as TO; on some machines it is expensive to move between
2616    registers if they are not general registers.
2617
2618    If reload sees an insn consisting of a single `set' between two
2619    hard registers, and if `REGISTER_MOVE_COST' applied to their
2620    classes returns a value of 2, reload does not check to ensure
2621    that the constraints of the insn are met.  Setting a cost of
2622    other than 2 will allow reload to verify that the constraints are
2623    met.  You should do this if the `movM' pattern's constraints do
2624    not allow such copying.  */
2625
2626 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2627   mips_register_move_cost (MODE, FROM, TO)
2628
2629 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2630   (mips_cost->memory_latency                    \
2631    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2632
2633 /* Define if copies to/from condition code registers should be avoided.
2634
2635    This is needed for the MIPS because reload_outcc is not complete;
2636    it needs to handle cases where the source is a general or another
2637    condition code register.  */
2638 #define AVOID_CCMODE_COPIES
2639
2640 /* A C expression for the cost of a branch instruction.  A value of
2641    1 is the default; other values are interpreted relative to that.  */
2642
2643 #define BRANCH_COST(speed_p, predictable_p) mips_branch_cost
2644 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
2645
2646 /* If defined, modifies the length assigned to instruction INSN as a
2647    function of the context in which it is used.  LENGTH is an lvalue
2648    that contains the initially computed length of the insn and should
2649    be updated with the correct length of the insn.  */
2650 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2651   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2652
2653 /* Return the asm template for a non-MIPS16 conditional branch instruction.
2654    OPCODE is the opcode's mnemonic and OPERANDS is the asm template for
2655    its operands.  */
2656 #define MIPS_BRANCH(OPCODE, OPERANDS) \
2657   "%*" OPCODE "%?\t" OPERANDS "%/"
2658
2659 /* Return the asm template for a call.  INSN is the instruction's mnemonic
2660    ("j" or "jal"), OPERANDS are its operands, and OPNO is the operand number
2661    of the target.
2662
2663    When generating GOT code without explicit relocation operators,
2664    all calls should use assembly macros.  Otherwise, all indirect
2665    calls should use "jr" or "jalr"; we will arrange to restore $gp
2666    afterwards if necessary.  Finally, we can only generate direct
2667    calls for -mabicalls by temporarily switching to non-PIC mode.  */
2668 #define MIPS_CALL(INSN, OPERANDS, OPNO)                         \
2669   (TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS                    \
2670    ? "%*" INSN "\t%" #OPNO "%/"                                 \
2671    : REG_P (OPERANDS[OPNO])                                     \
2672    ? "%*" INSN "r\t%" #OPNO "%/"                                \
2673    : TARGET_ABICALLS_PIC2                                       \
2674    ? (".option\tpic0\n\t"                                       \
2675       "%*" INSN "\t%" #OPNO "%/\n\t"                            \
2676       ".option\tpic2")                                          \
2677    : "%*" INSN "\t%" #OPNO "%/")
2678 \f
2679 /* Control the assembler format that we output.  */
2680
2681 /* Output to assembler file text saying following lines
2682    may contain character constants, extra white space, comments, etc.  */
2683
2684 #ifndef ASM_APP_ON
2685 #define ASM_APP_ON " #APP\n"
2686 #endif
2687
2688 /* Output to assembler file text saying following lines
2689    no longer contain unusual constructs.  */
2690
2691 #ifndef ASM_APP_OFF
2692 #define ASM_APP_OFF " #NO_APP\n"
2693 #endif
2694
2695 #define REGISTER_NAMES                                                     \
2696 { "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",            \
2697   "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",           \
2698   "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",           \
2699   "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",           \
2700   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",           \
2701   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",          \
2702   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",          \
2703   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",          \
2704   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",         \
2705   "$fcc5","$fcc6","$fcc7","", "", "$arg", "$frame", "$fakec",              \
2706   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",  \
2707   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15", \
2708   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23", \
2709   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31", \
2710   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",  \
2711   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15", \
2712   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23", \
2713   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31", \
2714   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",  \
2715   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15", \
2716   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23", \
2717   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31", \
2718   "$ac1hi","$ac1lo","$ac2hi","$ac2lo","$ac3hi","$ac3lo","$dsp_po","$dsp_sc", \
2719   "$dsp_ca","$dsp_ou","$dsp_cc","$dsp_ef" }
2720
2721 /* List the "software" names for each register.  Also list the numerical
2722    names for $fp and $sp.  */
2723
2724 #define ADDITIONAL_REGISTER_NAMES                                       \
2725 {                                                                       \
2726   { "$29",      29 + GP_REG_FIRST },                                    \
2727   { "$30",      30 + GP_REG_FIRST },                                    \
2728   { "at",        1 + GP_REG_FIRST },                                    \
2729   { "v0",        2 + GP_REG_FIRST },                                    \
2730   { "v1",        3 + GP_REG_FIRST },                                    \
2731   { "a0",        4 + GP_REG_FIRST },                                    \
2732   { "a1",        5 + GP_REG_FIRST },                                    \
2733   { "a2",        6 + GP_REG_FIRST },                                    \
2734   { "a3",        7 + GP_REG_FIRST },                                    \
2735   { "t0",        8 + GP_REG_FIRST },                                    \
2736   { "t1",        9 + GP_REG_FIRST },                                    \
2737   { "t2",       10 + GP_REG_FIRST },                                    \
2738   { "t3",       11 + GP_REG_FIRST },                                    \
2739   { "t4",       12 + GP_REG_FIRST },                                    \
2740   { "t5",       13 + GP_REG_FIRST },                                    \
2741   { "t6",       14 + GP_REG_FIRST },                                    \
2742   { "t7",       15 + GP_REG_FIRST },                                    \
2743   { "s0",       16 + GP_REG_FIRST },                                    \
2744   { "s1",       17 + GP_REG_FIRST },                                    \
2745   { "s2",       18 + GP_REG_FIRST },                                    \
2746   { "s3",       19 + GP_REG_FIRST },                                    \
2747   { "s4",       20 + GP_REG_FIRST },                                    \
2748   { "s5",       21 + GP_REG_FIRST },                                    \
2749   { "s6",       22 + GP_REG_FIRST },                                    \
2750   { "s7",       23 + GP_REG_FIRST },                                    \
2751   { "t8",       24 + GP_REG_FIRST },                                    \
2752   { "t9",       25 + GP_REG_FIRST },                                    \
2753   { "k0",       26 + GP_REG_FIRST },                                    \
2754   { "k1",       27 + GP_REG_FIRST },                                    \
2755   { "gp",       28 + GP_REG_FIRST },                                    \
2756   { "sp",       29 + GP_REG_FIRST },                                    \
2757   { "fp",       30 + GP_REG_FIRST },                                    \
2758   { "ra",       31 + GP_REG_FIRST },                                    \
2759   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
2760 }
2761
2762 /* This is meant to be redefined in the host dependent files.  It is a
2763    set of alternative names and regnums for mips coprocessors.  */
2764
2765 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
2766
2767 #define PRINT_OPERAND mips_print_operand
2768 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
2769 #define PRINT_OPERAND_ADDRESS mips_print_operand_address
2770
2771 /* A C statement, to be executed after all slot-filler instructions
2772    have been output.  If necessary, call `dbr_sequence_length' to
2773    determine the number of slots filled in a sequence (zero if not
2774    currently outputting a sequence), to decide how many no-ops to
2775    output, or whatever.
2776
2777    Don't define this macro if it has nothing to do, but it is
2778    helpful in reading assembly output if the extent of the delay
2779    sequence is made explicit (e.g. with white space).
2780
2781    Note that output routines for instructions with delay slots must
2782    be prepared to deal with not being output as part of a sequence
2783    (i.e.  when the scheduling pass is not run, or when no slot
2784    fillers could be found.)  The variable `final_sequence' is null
2785    when not processing a sequence, otherwise it contains the
2786    `sequence' rtx being output.  */
2787
2788 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
2789 do                                                                      \
2790   {                                                                     \
2791     if (set_nomacro > 0 && --set_nomacro == 0)                          \
2792       fputs ("\t.set\tmacro\n", STREAM);                                \
2793                                                                         \
2794     if (set_noreorder > 0 && --set_noreorder == 0)                      \
2795       fputs ("\t.set\treorder\n", STREAM);                              \
2796                                                                         \
2797     fputs ("\n", STREAM);                                               \
2798   }                                                                     \
2799 while (0)
2800
2801 /* How to tell the debugger about changes of source files.  */
2802 #define ASM_OUTPUT_SOURCE_FILENAME mips_output_filename
2803
2804 /* mips-tfile does not understand .stabd directives.  */
2805 #define DBX_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER) do {      \
2806   dbxout_begin_stabn_sline (LINE);                              \
2807   dbxout_stab_value_internal_label ("LM", &COUNTER);            \
2808 } while (0)
2809
2810 /* Use .loc directives for SDB line numbers.  */
2811 #define SDB_OUTPUT_SOURCE_LINE(STREAM, LINE)                    \
2812   fprintf (STREAM, "\t.loc\t%d %d\n", num_source_filenames, LINE)
2813
2814 /* The MIPS implementation uses some labels for its own purpose.  The
2815    following lists what labels are created, and are all formed by the
2816    pattern $L[a-z].*.  The machine independent portion of GCC creates
2817    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
2818
2819         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
2820         $Lb[0-9]+       Begin blocks for MIPS debug support
2821         $Lc[0-9]+       Label for use in s<xx> operation.
2822         $Le[0-9]+       End blocks for MIPS debug support  */
2823
2824 #undef ASM_DECLARE_OBJECT_NAME
2825 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
2826   mips_declare_object (STREAM, NAME, "", ":\n")
2827
2828 /* Globalizing directive for a label.  */
2829 #define GLOBAL_ASM_OP "\t.globl\t"
2830
2831 /* This says how to define a global common symbol.  */
2832
2833 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
2834
2835 /* This says how to define a local common symbol (i.e., not visible to
2836    linker).  */
2837
2838 #ifndef ASM_OUTPUT_ALIGNED_LOCAL
2839 #define ASM_OUTPUT_ALIGNED_LOCAL(STREAM, NAME, SIZE, ALIGN) \
2840   mips_declare_common_object (STREAM, NAME, "\n\t.lcomm\t", SIZE, ALIGN, false)
2841 #endif
2842
2843 /* This says how to output an external.  It would be possible not to
2844    output anything and let undefined symbol become external. However
2845    the assembler uses length information on externals to allocate in
2846    data/sdata bss/sbss, thereby saving exec time.  */
2847
2848 #undef ASM_OUTPUT_EXTERNAL
2849 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
2850   mips_output_external(STREAM,DECL,NAME)
2851
2852 /* This is how to declare a function name.  The actual work of
2853    emitting the label is moved to function_prologue, so that we can
2854    get the line number correctly emitted before the .ent directive,
2855    and after any .file directives.  Define as empty so that the function
2856    is not declared before the .ent directive elsewhere.  */
2857
2858 #undef ASM_DECLARE_FUNCTION_NAME
2859 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
2860
2861 /* This is how to store into the string LABEL
2862    the symbol_ref name of an internal numbered label where
2863    PREFIX is the class of label and NUM is the number within the class.
2864    This is suitable for output with `assemble_name'.  */
2865
2866 #undef ASM_GENERATE_INTERNAL_LABEL
2867 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
2868   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
2869
2870 /* Print debug labels as "foo = ." rather than "foo:" because they should
2871    represent a byte pointer rather than an ISA-encoded address.  This is
2872    particularly important for code like:
2873
2874         $LFBxxx = .
2875                 .cfi_startproc
2876                 ...
2877                 .section .gcc_except_table,...
2878                 ...
2879                 .uleb128 foo-$LFBxxx
2880
2881    The .uleb128 requies $LFBxxx to match the FDE start address, which is
2882    likewise a byte pointer rather than an ISA-encoded address.
2883
2884    At the time of writing, this hook is not used for the function end
2885    label:
2886
2887         $LFExxx:
2888                 .end foo
2889
2890    But this doesn't matter, because GAS doesn't treat a pre-.end label
2891    as a MIPS16 one anyway.  */
2892
2893 #define ASM_OUTPUT_DEBUG_LABEL(FILE, PREFIX, NUM)                       \
2894   fprintf (FILE, "%s%s%d = .\n", LOCAL_LABEL_PREFIX, PREFIX, NUM)
2895
2896 /* This is how to output an element of a case-vector that is absolute.  */
2897
2898 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
2899   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
2900            ptr_mode == DImode ? ".dword" : ".word",                     \
2901            LOCAL_LABEL_PREFIX,                                          \
2902            VALUE)
2903
2904 /* This is how to output an element of a case-vector.  We can make the
2905    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
2906    is supported.  */
2907
2908 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
2909 do {                                                                    \
2910   if (TARGET_MIPS16_SHORT_JUMP_TABLES)                                  \
2911     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
2912              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
2913   else if (TARGET_GPWORD)                                               \
2914     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2915              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
2916              LOCAL_LABEL_PREFIX, VALUE);                                \
2917   else if (TARGET_RTP_PIC)                                              \
2918     {                                                                   \
2919       /* Make the entry relative to the start of the function.  */      \
2920       rtx fnsym = XEXP (DECL_RTL (current_function_decl), 0);           \
2921       fprintf (STREAM, "\t%s\t%sL%d-",                                  \
2922                Pmode == DImode ? ".dword" : ".word",                    \
2923                LOCAL_LABEL_PREFIX, VALUE);                              \
2924       assemble_name (STREAM, XSTR (fnsym, 0));                          \
2925       fprintf (STREAM, "\n");                                           \
2926     }                                                                   \
2927   else                                                                  \
2928     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2929              ptr_mode == DImode ? ".dword" : ".word",                   \
2930              LOCAL_LABEL_PREFIX, VALUE);                                \
2931 } while (0)
2932
2933 /* This is how to output an assembler line
2934    that says to advance the location counter
2935    to a multiple of 2**LOG bytes.  */
2936
2937 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
2938   fprintf (STREAM, "\t.align\t%d\n", (LOG))
2939
2940 /* This is how to output an assembler line to advance the location
2941    counter by SIZE bytes.  */
2942
2943 #undef ASM_OUTPUT_SKIP
2944 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
2945   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2946
2947 /* This is how to output a string.  */
2948 #undef ASM_OUTPUT_ASCII
2949 #define ASM_OUTPUT_ASCII mips_output_ascii
2950
2951 /* Output #ident as a in the read-only data section.  */
2952 #undef  ASM_OUTPUT_IDENT
2953 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
2954 {                                                                       \
2955   const char *p = STRING;                                               \
2956   int size = strlen (p) + 1;                                            \
2957   switch_to_section (readonly_data_section);                            \
2958   assemble_string (p, size);                                            \
2959 }
2960 \f
2961 /* Default to -G 8 */
2962 #ifndef MIPS_DEFAULT_GVALUE
2963 #define MIPS_DEFAULT_GVALUE 8
2964 #endif
2965
2966 /* Define the strings to put out for each section in the object file.  */
2967 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
2968 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
2969
2970 #undef READONLY_DATA_SECTION_ASM_OP
2971 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
2972 \f
2973 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
2974 do                                                                      \
2975   {                                                                     \
2976     fprintf (STREAM, "\t%s\t%s,%s,-8\n\t%s\t%s,0(%s)\n",                \
2977              TARGET_64BIT ? "daddiu" : "addiu",                         \
2978              reg_names[STACK_POINTER_REGNUM],                           \
2979              reg_names[STACK_POINTER_REGNUM],                           \
2980              TARGET_64BIT ? "sd" : "sw",                                \
2981              reg_names[REGNO],                                          \
2982              reg_names[STACK_POINTER_REGNUM]);                          \
2983   }                                                                     \
2984 while (0)
2985
2986 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
2987 do                                                                      \
2988   {                                                                     \
2989     if (! set_noreorder)                                                \
2990       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
2991                                                                         \
2992     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
2993              TARGET_64BIT ? "ld" : "lw",                                \
2994              reg_names[REGNO],                                          \
2995              reg_names[STACK_POINTER_REGNUM],                           \
2996              TARGET_64BIT ? "daddu" : "addu",                           \
2997              reg_names[STACK_POINTER_REGNUM],                           \
2998              reg_names[STACK_POINTER_REGNUM]);                          \
2999                                                                         \
3000     if (! set_noreorder)                                                \
3001       fprintf (STREAM, "\t.set\treorder\n");                            \
3002   }                                                                     \
3003 while (0)
3004
3005 /* How to start an assembler comment.
3006    The leading space is important (the mips native assembler requires it).  */
3007 #ifndef ASM_COMMENT_START
3008 #define ASM_COMMENT_START " #"
3009 #endif
3010 \f
3011 /* Default definitions for size_t and ptrdiff_t.  We must override the
3012    definitions from ../svr4.h on mips-*-linux-gnu.  */
3013
3014 #undef SIZE_TYPE
3015 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
3016
3017 #undef PTRDIFF_TYPE
3018 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
3019
3020 /* The maximum number of bytes that can be copied by one iteration of
3021    a movmemsi loop; see mips_block_move_loop.  */
3022 #define MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER \
3023   (UNITS_PER_WORD * 4)
3024
3025 /* The maximum number of bytes that can be copied by a straight-line
3026    implementation of movmemsi; see mips_block_move_straight.  We want
3027    to make sure that any loop-based implementation will iterate at
3028    least twice.  */
3029 #define MIPS_MAX_MOVE_BYTES_STRAIGHT \
3030   (MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER * 2)
3031
3032 /* The base cost of a memcpy call, for MOVE_RATIO and friends.  These
3033    values were determined experimentally by benchmarking with CSiBE.
3034    In theory, the call overhead is higher for TARGET_ABICALLS (especially
3035    for o32 where we have to restore $gp afterwards as well as make an
3036    indirect call), but in practice, bumping this up higher for
3037    TARGET_ABICALLS doesn't make much difference to code size.  */
3038
3039 #define MIPS_CALL_RATIO 8
3040
3041 /* Any loop-based implementation of movmemsi will have at least
3042    MIPS_MAX_MOVE_BYTES_STRAIGHT / UNITS_PER_WORD memory-to-memory
3043    moves, so allow individual copies of fewer elements.
3044
3045    When movmemsi is not available, use a value approximating
3046    the length of a memcpy call sequence, so that move_by_pieces
3047    will generate inline code if it is shorter than a function call.
3048    Since move_by_pieces_ninsns counts memory-to-memory moves, but
3049    we'll have to generate a load/store pair for each, halve the
3050    value of MIPS_CALL_RATIO to take that into account.  */
3051
3052 #define MOVE_RATIO(speed)                               \
3053   (HAVE_movmemsi                                        \
3054    ? MIPS_MAX_MOVE_BYTES_STRAIGHT / MOVE_MAX            \
3055    : MIPS_CALL_RATIO / 2)
3056
3057 /* movmemsi is meant to generate code that is at least as good as
3058    move_by_pieces.  However, movmemsi effectively uses a by-pieces
3059    implementation both for moves smaller than a word and for word-aligned
3060    moves of no more than MIPS_MAX_MOVE_BYTES_STRAIGHT bytes.  We should
3061    allow the tree-level optimisers to do such moves by pieces, as it
3062    often exposes other optimization opportunities.  We might as well
3063    continue to use movmemsi at the rtl level though, as it produces
3064    better code when scheduling is disabled (such as at -O).  */
3065
3066 #define MOVE_BY_PIECES_P(SIZE, ALIGN)                           \
3067   (HAVE_movmemsi                                                \
3068    ? (!currently_expanding_to_rtl                               \
3069       && ((ALIGN) < BITS_PER_WORD                               \
3070           ? (SIZE) < UNITS_PER_WORD                             \
3071           : (SIZE) <= MIPS_MAX_MOVE_BYTES_STRAIGHT))            \
3072    : (move_by_pieces_ninsns (SIZE, ALIGN, MOVE_MAX_PIECES + 1)  \
3073       < (unsigned int) MOVE_RATIO (false)))
3074
3075 /* For CLEAR_RATIO, when optimizing for size, give a better estimate
3076    of the length of a memset call, but use the default otherwise.  */
3077
3078 #define CLEAR_RATIO(speed)\
3079   ((speed) ? 15 : MIPS_CALL_RATIO)
3080
3081 /* This is similar to CLEAR_RATIO, but for a non-zero constant, so when
3082    optimizing for size adjust the ratio to account for the overhead of
3083    loading the constant and replicating it across the word.  */
3084
3085 #define SET_RATIO(speed) \
3086   ((speed) ? 15 : MIPS_CALL_RATIO - 2)
3087
3088 /* STORE_BY_PIECES_P can be used when copying a constant string, but
3089    in that case each word takes 3 insns (lui, ori, sw), or more in
3090    64-bit mode, instead of 2 (lw, sw).  For now we always fail this
3091    and let the move_by_pieces code copy the string from read-only
3092    memory.  In the future, this could be tuned further for multi-issue
3093    CPUs that can issue stores down one pipe and arithmetic instructions
3094    down another; in that case, the lui/ori/sw combination would be a
3095    win for long enough strings.  */
3096
3097 #define STORE_BY_PIECES_P(SIZE, ALIGN) 0
3098 \f
3099 #ifndef __mips16
3100 /* Since the bits of the _init and _fini function is spread across
3101    many object files, each potentially with its own GP, we must assume
3102    we need to load our GP.  We don't preserve $gp or $ra, since each
3103    init/fini chunk is supposed to initialize $gp, and crti/crtn
3104    already take care of preserving $ra and, when appropriate, $gp.  */
3105 #if (defined _ABIO32 && _MIPS_SIM == _ABIO32)
3106 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3107    asm (SECTION_OP "\n\
3108         .set noreorder\n\
3109         bal 1f\n\
3110         nop\n\
3111 1:      .cpload $31\n\
3112         .set reorder\n\
3113         jal " USER_LABEL_PREFIX #FUNC "\n\
3114         " TEXT_SECTION_ASM_OP);
3115 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
3116 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
3117    || (defined _ABI64 && _MIPS_SIM == _ABI64)
3118 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3119    asm (SECTION_OP "\n\
3120         .set noreorder\n\
3121         bal 1f\n\
3122         nop\n\
3123 1:      .set reorder\n\
3124         .cpsetup $31, $2, 1b\n\
3125         jal " USER_LABEL_PREFIX #FUNC "\n\
3126         " TEXT_SECTION_ASM_OP);
3127 #endif
3128 #endif
3129
3130 #ifndef HAVE_AS_TLS
3131 #define HAVE_AS_TLS 0
3132 #endif
3133
3134 /* Return an asm string that atomically:
3135
3136      - Compares memory reference %1 to register %2 and, if they are
3137        equal, changes %1 to %3.
3138
3139      - Sets register %0 to the old value of memory reference %1.
3140
3141    SUFFIX is the suffix that should be added to "ll" and "sc" instructions
3142    and OP is the instruction that should be used to load %3 into a
3143    register.  */
3144 #define MIPS_COMPARE_AND_SWAP(SUFFIX, OP)       \
3145   "%(%<%[%|sync\n"                              \
3146   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3147   "\tbne\t%0,%z2,2f\n"                          \
3148   "\t" OP "\t%@,%3\n"                           \
3149   "\tsc" SUFFIX "\t%@,%1\n"                     \
3150   "\tbeq%?\t%@,%.,1b\n"                         \
3151   "\tnop\n"                                     \
3152   "\tsync%-%]%>%)\n"                            \
3153   "2:\n"
3154
3155 /* Return an asm string that atomically:
3156
3157      - Given that %2 contains a bit mask and %3 the inverted mask and
3158        that %4 and %5 have already been ANDed with %2.
3159
3160      - Compares the bits in memory reference %1 selected by mask %2 to
3161        register %4 and, if they are equal, changes the selected bits
3162        in memory to %5.
3163
3164      - Sets register %0 to the old value of memory reference %1.
3165
3166     OPS are the instructions needed to OR %5 with %@.  */
3167 #define MIPS_COMPARE_AND_SWAP_12(OPS)           \
3168   "%(%<%[%|sync\n"                              \
3169   "1:\tll\t%0,%1\n"                             \
3170   "\tand\t%@,%0,%2\n"                           \
3171   "\tbne\t%@,%z4,2f\n"                          \
3172   "\tand\t%@,%0,%3\n"                           \
3173   OPS                                           \
3174   "\tsc\t%@,%1\n"                               \
3175   "\tbeq%?\t%@,%.,1b\n"                         \
3176   "\tnop\n"                                     \
3177   "\tsync%-%]%>%)\n"                            \
3178   "2:\n"
3179
3180 #define MIPS_COMPARE_AND_SWAP_12_ZERO_OP ""
3181 #define MIPS_COMPARE_AND_SWAP_12_NONZERO_OP "\tor\t%@,%@,%5\n"
3182
3183
3184 /* Return an asm string that atomically:
3185
3186      - Sets memory reference %0 to %0 INSN %1.
3187
3188    SUFFIX is the suffix that should be added to "ll" and "sc"
3189    instructions.  */
3190 #define MIPS_SYNC_OP(SUFFIX, INSN)              \
3191   "%(%<%[%|sync\n"                              \
3192   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3193   "\t" INSN "\t%@,%@,%1\n"                      \
3194   "\tsc" SUFFIX "\t%@,%0\n"                     \
3195   "\tbeq%?\t%@,%.,1b\n"                         \
3196   "\tnop\n"                                     \
3197   "\tsync%-%]%>%)"
3198
3199 /* Return an asm string that atomically:
3200
3201      - Given that %1 contains a bit mask and %2 the inverted mask and
3202        that %3 has already been ANDed with %1.
3203
3204      - Sets the selected bits of memory reference %0 to %0 INSN %3.
3205
3206      - Uses scratch register %4.
3207
3208     AND_OP is an instruction done after INSN to mask INSN's result
3209     with the mask.  For most operations, this is an AND with the
3210     inclusive mask (%1).  For nand operations -- where the result of
3211     INSN is already correctly masked -- it instead performs a bitwise
3212     not.  */
3213 #define MIPS_SYNC_OP_12(INSN, AND_OP)           \
3214   "%(%<%[%|sync\n"                              \
3215   "1:\tll\t%4,%0\n"                             \
3216   "\tand\t%@,%4,%2\n"                           \
3217   "\t" INSN "\t%4,%4,%z3\n"                     \
3218   AND_OP                                        \
3219   "\tor\t%@,%@,%4\n"                            \
3220   "\tsc\t%@,%0\n"                               \
3221   "\tbeq%?\t%@,%.,1b\n"                         \
3222   "\tnop\n"                                     \
3223   "\tsync%-%]%>%)"
3224
3225 #define MIPS_SYNC_OP_12_AND "\tand\t%4,%4,%1\n"
3226 #define MIPS_SYNC_OP_12_XOR "\txor\t%4,%4,%1\n"
3227
3228 /* Return an asm string that atomically:
3229
3230      - Given that %2 contains a bit mask and %3 the inverted mask and
3231        that %4 has already been ANDed with %2.
3232
3233      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3234
3235      - Sets %0 to the original value of %1.
3236
3237      - Uses scratch register %5.
3238
3239     AND_OP is an instruction done after INSN to mask INSN's result
3240     with the mask.  For most operations, this is an AND with the
3241     inclusive mask (%1).  For nand operations -- where the result of
3242     INSN is already correctly masked -- it instead performs a bitwise
3243     not.  */
3244 #define MIPS_SYNC_OLD_OP_12(INSN, AND_OP)       \
3245   "%(%<%[%|sync\n"                              \
3246   "1:\tll\t%0,%1\n"                             \
3247   "\tand\t%@,%0,%3\n"                           \
3248   "\t" INSN "\t%5,%0,%z4\n"                     \
3249   AND_OP                                        \
3250   "\tor\t%@,%@,%5\n"                            \
3251   "\tsc\t%@,%1\n"                               \
3252   "\tbeq%?\t%@,%.,1b\n"                         \
3253   "\tnop\n"                                     \
3254   "\tsync%-%]%>%)"
3255
3256 #define MIPS_SYNC_OLD_OP_12_AND "\tand\t%5,%5,%2\n"
3257 #define MIPS_SYNC_OLD_OP_12_XOR "\txor\t%5,%5,%2\n"
3258
3259 /* Return an asm string that atomically:
3260
3261      - Given that %2 contains a bit mask and %3 the inverted mask and
3262        that %4 has already been ANDed with %2.
3263
3264      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3265
3266      - Sets %0 to the new value of %1.
3267
3268     AND_OP is an instruction done after INSN to mask INSN's result
3269     with the mask.  For most operations, this is an AND with the
3270     inclusive mask (%1).  For nand operations -- where the result of
3271     INSN is already correctly masked -- it instead performs a bitwise
3272     not.  */
3273 #define MIPS_SYNC_NEW_OP_12(INSN, AND_OP)       \
3274   "%(%<%[%|sync\n"                              \
3275   "1:\tll\t%0,%1\n"                             \
3276   "\tand\t%@,%0,%3\n"                           \
3277   "\t" INSN "\t%0,%0,%z4\n"                     \
3278   AND_OP                                        \
3279   "\tor\t%@,%@,%0\n"                            \
3280   "\tsc\t%@,%1\n"                               \
3281   "\tbeq%?\t%@,%.,1b\n"                         \
3282   "\tnop\n"                                     \
3283   "\tsync%-%]%>%)"
3284
3285 #define MIPS_SYNC_NEW_OP_12_AND "\tand\t%0,%0,%2\n"
3286 #define MIPS_SYNC_NEW_OP_12_XOR "\txor\t%0,%0,%2\n"
3287
3288 /* Return an asm string that atomically:
3289
3290      - Sets memory reference %1 to %1 INSN %2.
3291
3292      - Sets register %0 to the old value of memory reference %1.
3293
3294    SUFFIX is the suffix that should be added to "ll" and "sc"
3295    instructions.  */
3296 #define MIPS_SYNC_OLD_OP(SUFFIX, INSN)          \
3297   "%(%<%[%|sync\n"                              \
3298   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3299   "\t" INSN "\t%@,%0,%2\n"                      \
3300   "\tsc" SUFFIX "\t%@,%1\n"                     \
3301   "\tbeq%?\t%@,%.,1b\n"                         \
3302   "\tnop\n"                                     \
3303   "\tsync%-%]%>%)"
3304
3305 /* Return an asm string that atomically:
3306
3307      - Sets memory reference %1 to %1 INSN %2.
3308
3309      - Sets register %0 to the new value of memory reference %1.
3310
3311    SUFFIX is the suffix that should be added to "ll" and "sc"
3312    instructions.  */
3313 #define MIPS_SYNC_NEW_OP(SUFFIX, INSN)          \
3314   "%(%<%[%|sync\n"                              \
3315   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3316   "\t" INSN "\t%@,%0,%2\n"                      \
3317   "\tsc" SUFFIX "\t%@,%1\n"                     \
3318   "\tbeq%?\t%@,%.,1b%~\n"                       \
3319   "\t" INSN "\t%0,%0,%2\n"                      \
3320   "\tsync%-%]%>%)"
3321
3322 /* Return an asm string that atomically:
3323
3324      - Sets memory reference %0 to ~(%0 AND %1).
3325
3326    SUFFIX is the suffix that should be added to "ll" and "sc"
3327    instructions.  INSN is the and instruction needed to and a register
3328    with %2.  */
3329 #define MIPS_SYNC_NAND(SUFFIX, INSN)            \
3330   "%(%<%[%|sync\n"                              \
3331   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3332   "\t" INSN "\t%@,%@,%1\n"                      \
3333   "\tnor\t%@,%@,%.\n"                           \
3334   "\tsc" SUFFIX "\t%@,%0\n"                     \
3335   "\tbeq%?\t%@,%.,1b\n"                         \
3336   "\tnop\n"                                     \
3337   "\tsync%-%]%>%)"
3338
3339 /* Return an asm string that atomically:
3340
3341      - Sets memory reference %1 to ~(%1 AND %2).
3342
3343      - Sets register %0 to the old value of memory reference %1.
3344
3345    SUFFIX is the suffix that should be added to "ll" and "sc"
3346    instructions.  INSN is the and instruction needed to and a register
3347    with %2.  */
3348 #define MIPS_SYNC_OLD_NAND(SUFFIX, INSN)        \
3349   "%(%<%[%|sync\n"                              \
3350   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3351   "\t" INSN "\t%@,%0,%2\n"                      \
3352   "\tnor\t%@,%@,%.\n"                           \
3353   "\tsc" SUFFIX "\t%@,%1\n"                     \
3354   "\tbeq%?\t%@,%.,1b\n"                         \
3355   "\tnop\n"                                     \
3356   "\tsync%-%]%>%)"
3357
3358 /* Return an asm string that atomically:
3359
3360      - Sets memory reference %1 to ~(%1 AND %2).
3361
3362      - Sets register %0 to the new value of memory reference %1.
3363
3364    SUFFIX is the suffix that should be added to "ll" and "sc"
3365    instructions.  INSN is the and instruction needed to and a register
3366    with %2.  */
3367 #define MIPS_SYNC_NEW_NAND(SUFFIX, INSN)        \
3368   "%(%<%[%|sync\n"                              \
3369   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3370   "\t" INSN "\t%0,%0,%2\n"                      \
3371   "\tnor\t%@,%0,%.\n"                           \
3372   "\tsc" SUFFIX "\t%@,%1\n"                     \
3373   "\tbeq%?\t%@,%.,1b%~\n"                       \
3374   "\tnor\t%0,%0,%.\n"                           \
3375   "\tsync%-%]%>%)"
3376
3377 /* Return an asm string that atomically:
3378
3379      - Sets memory reference %1 to %2.
3380
3381      - Sets register %0 to the old value of memory reference %1.
3382
3383    SUFFIX is the suffix that should be added to "ll" and "sc"
3384    instructions.  OP is the and instruction that should be used to
3385    load %2 into a register.  */
3386 #define MIPS_SYNC_EXCHANGE(SUFFIX, OP)          \
3387   "%(%<%[%|\n"                                  \
3388   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3389   "\t" OP "\t%@,%2\n"                           \
3390   "\tsc" SUFFIX "\t%@,%1\n"                     \
3391   "\tbeq%?\t%@,%.,1b\n"                         \
3392   "\tnop\n"                                     \
3393   "\tsync%-%]%>%)"
3394
3395 /* Return an asm string that atomically:
3396
3397      - Given that %2 contains an inclusive mask, %3 and exclusive mask
3398        and %4 has already been ANDed with the inclusive mask.
3399
3400      - Sets bits selected by the inclusive mask of memory reference %1
3401        to %4.
3402
3403      - Sets register %0 to the old value of memory reference %1.
3404
3405     OPS are the instructions needed to OR %4 with %@.
3406
3407     Operand %2 is unused, but needed as to give the test_and_set_12
3408     insn the five operands expected by the expander.  */
3409 #define MIPS_SYNC_EXCHANGE_12(OPS)              \
3410   "%(%<%[%|\n"                                  \
3411   "1:\tll\t%0,%1\n"                             \
3412   "\tand\t%@,%0,%3\n"                           \
3413   OPS                                           \
3414   "\tsc\t%@,%1\n"                               \
3415   "\tbeq%?\t%@,%.,1b\n"                         \
3416   "\tnop\n"                                     \
3417   "\tsync%-%]%>%)"
3418
3419 #define MIPS_SYNC_EXCHANGE_12_ZERO_OP ""
3420 #define MIPS_SYNC_EXCHANGE_12_NONZERO_OP "\tor\t%@,%@,%4\n"
3421
3422 #ifndef USED_FOR_TARGET
3423 extern const enum reg_class mips_regno_to_class[];
3424 extern bool mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
3425 extern bool mips_print_operand_punct[256];
3426 extern const char *current_function_file; /* filename current function is in */
3427 extern int num_source_filenames;        /* current .file # */
3428 extern int set_noreorder;               /* # of nested .set noreorder's  */
3429 extern int set_nomacro;                 /* # of nested .set nomacro's  */
3430 extern int mips_dbx_regno[];
3431 extern int mips_dwarf_regno[];
3432 extern bool mips_split_p[];
3433 extern bool mips_split_hi_p[];
3434 extern enum processor_type mips_arch;   /* which cpu to codegen for */
3435 extern enum processor_type mips_tune;   /* which cpu to schedule for */
3436 extern int mips_isa;                    /* architectural level */
3437 extern int mips_abi;                    /* which ABI to use */
3438 extern const struct mips_cpu_info *mips_arch_info;
3439 extern const struct mips_cpu_info *mips_tune_info;
3440 extern const struct mips_rtx_cost_data *mips_cost;
3441 extern bool mips_base_mips16;
3442 extern enum mips_code_readable_setting mips_code_readable;
3443 #endif
3444
3445 /* Enable querying of DFA units.  */
3446 #define CPU_UNITS_QUERY 1
3447
3448 #define FINAL_PRESCAN_INSN(INSN, OPVEC, NOPERANDS)      \
3449   mips_final_prescan_insn (INSN, OPVEC, NOPERANDS)
3450
3451 /* This is necessary to avoid a warning about comparing different enum
3452    types.  */
3453 #define mips_tune_attr ((enum attr_cpu) mips_tune)