gcc/config/mips/mips.h

   1 /* Definitions of target machine for GNU compiler.  MIPS version.
   2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
   3    1999, 2000, 2001, 2002, 2003, 2004, 2005, 2007, 2008
   4    Free Software Foundation, Inc.
   5    Contributed by A. Lichnewsky (lich@inria.inria.fr).
   6    Changed by Michael Meissner  (meissner@osf.org).
   7    64-bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
   8    Brendan Eich (brendan@microunity.com).
   9
  10 This file is part of GCC.
  11
  12 GCC is free software; you can redistribute it and/or modify
  13 it under the terms of the GNU General Public License as published by
  14 the Free Software Foundation; either version 3, or (at your option)
  15 any later version.
  16
  17 GCC is distributed in the hope that it will be useful,
  18 but WITHOUT ANY WARRANTY; without even the implied warranty of
  19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  20 GNU General Public License for more details.
  21
  22 You should have received a copy of the GNU General Public License
  23 along with GCC; see the file COPYING3.  If not see
  24 <http://www.gnu.org/licenses/>.  */
  25
  26
  27 #include "config/vxworks-dummy.h"
  28
  29 /* MIPS external variables defined in mips.c.  */
  30
  31 /* Which processor to schedule for.  Since there is no difference between
  32    a R2000 and R3000 in terms of the scheduler, we collapse them into
  33    just an R3000.  The elements of the enumeration must match exactly
  34    the cpu attribute in the mips.md machine description.  */
  35
  36 enum processor_type {
  37   PROCESSOR_R3000,
  38   PROCESSOR_4KC,
  39   PROCESSOR_4KP,
  40   PROCESSOR_5KC,
  41   PROCESSOR_5KF,
  42   PROCESSOR_20KC,
  43   PROCESSOR_24KC,
  44   PROCESSOR_24KF2_1,
  45   PROCESSOR_24KF1_1,
  46   PROCESSOR_74KC,
  47   PROCESSOR_74KF2_1,
  48   PROCESSOR_74KF1_1,
  49   PROCESSOR_74KF3_2,
  50   PROCESSOR_LOONGSON_2E,
  51   PROCESSOR_LOONGSON_2F,
  52   PROCESSOR_M4K,
  53   PROCESSOR_OCTEON,
  54   PROCESSOR_R3900,
  55   PROCESSOR_R6000,
  56   PROCESSOR_R4000,
  57   PROCESSOR_R4100,
  58   PROCESSOR_R4111,
  59   PROCESSOR_R4120,
  60   PROCESSOR_R4130,
  61   PROCESSOR_R4300,
  62   PROCESSOR_R4600,
  63   PROCESSOR_R4650,
  64   PROCESSOR_R5000,
  65   PROCESSOR_R5400,
  66   PROCESSOR_R5500,
  67   PROCESSOR_R7000,
  68   PROCESSOR_R8000,
  69   PROCESSOR_R9000,
  70   PROCESSOR_R10000,
  71   PROCESSOR_SB1,
  72   PROCESSOR_SB1A,
  73   PROCESSOR_SR71000,
  74   PROCESSOR_XLR,
  75   PROCESSOR_MAX
  76 };
  77
  78 /* Costs of various operations on the different architectures.  */
  79
  80 struct mips_rtx_cost_data
  81 {
  82   unsigned short fp_add;
  83   unsigned short fp_mult_sf;
  84   unsigned short fp_mult_df;
  85   unsigned short fp_div_sf;
  86   unsigned short fp_div_df;
  87   unsigned short int_mult_si;
  88   unsigned short int_mult_di;
  89   unsigned short int_div_si;
  90   unsigned short int_div_di;
  91   unsigned short branch_cost;
  92   unsigned short memory_latency;
  93 };
  94
  95 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
  96    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
  97    to work on a 64-bit machine.  */
  98
  99 #define ABI_32  0
 100 #define ABI_N32 1
 101 #define ABI_64  2
 102 #define ABI_EABI 3
 103 #define ABI_O64  4
 104
 105 /* Masks that affect tuning.
 106
 107    PTF_AVOID_BRANCHLIKELY
 108         Set if it is usually not profitable to use branch-likely instructions
 109         for this target, typically because the branches are always predicted
 110         taken and so incur a large overhead when not taken.  */
 111 #define PTF_AVOID_BRANCHLIKELY 0x1
 112
 113 /* Information about one recognized processor.  Defined here for the
 114    benefit of TARGET_CPU_CPP_BUILTINS.  */
 115 struct mips_cpu_info {
 116   /* The 'canonical' name of the processor as far as GCC is concerned.
 117      It's typically a manufacturer's prefix followed by a numerical
 118      designation.  It should be lowercase.  */
 119   const char *name;
 120
 121   /* The internal processor number that most closely matches this
 122      entry.  Several processors can have the same value, if there's no
 123      difference between them from GCC's point of view.  */
 124   enum processor_type cpu;
 125
 126   /* The ISA level that the processor implements.  */
 127   int isa;
 128
 129   /* A mask of PTF_* values.  */
 130   unsigned int tune_flags;
 131 };
 132
 133 /* Enumerates the setting of the -mcode-readable option.  */
 134 enum mips_code_readable_setting {
 135   CODE_READABLE_NO,
 136   CODE_READABLE_PCREL,
 137   CODE_READABLE_YES
 138 };
 139
 140 /* Macros to silence warnings about numbers being signed in traditional
 141    C and unsigned in ISO C when compiled on 32-bit hosts.  */
 142
 143 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
 144 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
 145 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
 146
 147 \f
 148 /* Run-time compilation parameters selecting different hardware subsets.  */
 149
 150 /* True if we are generating position-independent VxWorks RTP code.  */
 151 #define TARGET_RTP_PIC (TARGET_VXWORKS_RTP && flag_pic)
 152
 153 /* True if the output file is marked as ".abicalls; .option pic0"
 154    (-call_nonpic).  */
 155 #define TARGET_ABICALLS_PIC0 \
 156   (TARGET_ABSOLUTE_ABICALLS && TARGET_PLT)
 157
 158 /* True if the output file is marked as ".abicalls; .option pic2" (-KPIC).  */
 159 #define TARGET_ABICALLS_PIC2 \
 160   (TARGET_ABICALLS && !TARGET_ABICALLS_PIC0)
 161
 162 /* True if the call patterns should be split into a jalr followed by
 163    an instruction to restore $gp.  It is only safe to split the load
 164    from the call when every use of $gp is explicit.  */
 165
 166 #define TARGET_SPLIT_CALLS \
 167   (TARGET_EXPLICIT_RELOCS && TARGET_CALL_CLOBBERED_GP)
 168
 169 /* True if we're generating a form of -mabicalls in which we can use
 170    operators like %hi and %lo to refer to locally-binding symbols.
 171    We can only do this for -mno-shared, and only then if we can use
 172    relocation operations instead of assembly macros.  It isn't really
 173    worth using absolute sequences for 64-bit symbols because GOT
 174    accesses are so much shorter.  */
 175
 176 #define TARGET_ABSOLUTE_ABICALLS        \
 177   (TARGET_ABICALLS                      \
 178    && !TARGET_SHARED                    \
 179    && TARGET_EXPLICIT_RELOCS            \
 180    && !ABI_HAS_64BIT_SYMBOLS)
 181
 182 /* True if we can optimize sibling calls.  For simplicity, we only
 183    handle cases in which call_insn_operand will reject invalid
 184    sibcall addresses.  There are two cases in which this isn't true:
 185
 186       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
 187         but there is no direct jump instruction.  It isn't worth
 188         using sibling calls in this case anyway; they would usually
 189         be longer than normal calls.
 190
 191       - TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
 192         accepts global constants, but all sibcalls must be indirect.  */
 193 #define TARGET_SIBCALLS \
 194   (!TARGET_MIPS16 && (!TARGET_USE_GOT || TARGET_EXPLICIT_RELOCS))
 195
 196 /* True if we need to use a global offset table to access some symbols.  */
 197 #define TARGET_USE_GOT (TARGET_ABICALLS || TARGET_RTP_PIC)
 198
 199 /* True if TARGET_USE_GOT and if $gp is a call-clobbered register.  */
 200 #define TARGET_CALL_CLOBBERED_GP (TARGET_ABICALLS && TARGET_OLDABI)
 201
 202 /* True if TARGET_USE_GOT and if $gp is a call-saved register.  */
 203 #define TARGET_CALL_SAVED_GP (TARGET_USE_GOT && !TARGET_CALL_CLOBBERED_GP)
 204
 205 /* True if indirect calls must use register class PIC_FN_ADDR_REG.
 206    This is true for both the PIC and non-PIC VxWorks RTP modes.  */
 207 #define TARGET_USE_PIC_FN_ADDR_REG (TARGET_ABICALLS || TARGET_VXWORKS_RTP)
 208
 209 /* True if .gpword or .gpdword should be used for switch tables.
 210
 211    Although GAS does understand .gpdword, the SGI linker mishandles
 212    the relocations GAS generates (R_MIPS_GPREL32 followed by R_MIPS_64).
 213    We therefore disable GP-relative switch tables for n64 on IRIX targets.  */
 214 #define TARGET_GPWORD                           \
 215   (TARGET_ABICALLS                              \
 216    && !TARGET_ABSOLUTE_ABICALLS                 \
 217    && !(mips_abi == ABI_64 && TARGET_IRIX))
 218
 219 /* Generate mips16 code */
 220 #define TARGET_MIPS16           ((target_flags & MASK_MIPS16) != 0)
 221 /* Generate mips16e code. Default 16bit ASE for mips32* and mips64* */
 222 #define GENERATE_MIPS16E        (TARGET_MIPS16 && mips_isa >= 32)
 223 /* Generate mips16e register save/restore sequences.  */
 224 #define GENERATE_MIPS16E_SAVE_RESTORE (GENERATE_MIPS16E && mips_abi == ABI_32)
 225
 226 /* True if we're generating a form of MIPS16 code in which general
 227    text loads are allowed.  */
 228 #define TARGET_MIPS16_TEXT_LOADS \
 229   (TARGET_MIPS16 && mips_code_readable == CODE_READABLE_YES)
 230
 231 /* True if we're generating a form of MIPS16 code in which PC-relative
 232    loads are allowed.  */
 233 #define TARGET_MIPS16_PCREL_LOADS \
 234   (TARGET_MIPS16 && mips_code_readable >= CODE_READABLE_PCREL)
 235
 236 /* Generic ISA defines.  */
 237 #define ISA_MIPS1                   (mips_isa == 1)
 238 #define ISA_MIPS2                   (mips_isa == 2)
 239 #define ISA_MIPS3                   (mips_isa == 3)
 240 #define ISA_MIPS4                   (mips_isa == 4)
 241 #define ISA_MIPS32                  (mips_isa == 32)
 242 #define ISA_MIPS32R2                (mips_isa == 33)
 243 #define ISA_MIPS64                  (mips_isa == 64)
 244 #define ISA_MIPS64R2                (mips_isa == 65)
 245
 246 /* Architecture target defines.  */
 247 #define TARGET_LOONGSON_2E          (mips_arch == PROCESSOR_LOONGSON_2E)
 248 #define TARGET_LOONGSON_2F          (mips_arch == PROCESSOR_LOONGSON_2F)
 249 #define TARGET_LOONGSON_2EF         (TARGET_LOONGSON_2E || TARGET_LOONGSON_2F)
 250 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
 251 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
 252 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
 253 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
 254 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
 255 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
 256 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
 257 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
 258 #define TARGET_OCTEON               (mips_arch == PROCESSOR_OCTEON)
 259 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1         \
 260                                      || mips_arch == PROCESSOR_SB1A)
 261 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
 262
 263 /* Scheduling target defines.  */
 264 #define TUNE_20KC                   (mips_tune == PROCESSOR_20KC)
 265 #define TUNE_24K                    (mips_tune == PROCESSOR_24KC        \
 266                                      || mips_tune == PROCESSOR_24KF2_1  \
 267                                      || mips_tune == PROCESSOR_24KF1_1)
 268 #define TUNE_74K                    (mips_tune == PROCESSOR_74KC        \
 269                                      || mips_tune == PROCESSOR_74KF2_1  \
 270                                      || mips_tune == PROCESSOR_74KF1_1  \
 271                                      || mips_tune == PROCESSOR_74KF3_2)
 272 #define TUNE_LOONGSON_2EF           (mips_tune == PROCESSOR_LOONGSON_2E \
 273                                      || mips_tune == PROCESSOR_LOONGSON_2F)
 274 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
 275 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
 276 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
 277 #define TUNE_MIPS4120               (mips_tune == PROCESSOR_R4120)
 278 #define TUNE_MIPS4130               (mips_tune == PROCESSOR_R4130)
 279 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
 280 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
 281 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
 282 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
 283 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
 284 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
 285 #define TUNE_OCTEON                 (mips_tune == PROCESSOR_OCTEON)
 286 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1         \
 287                                      || mips_tune == PROCESSOR_SB1A)
 288
 289 /* Whether vector modes and intrinsics for ST Microelectronics
 290    Loongson-2E/2F processors should be enabled.  In o32 pairs of
 291    floating-point registers provide 64-bit values.  */
 292 #define TARGET_LOONGSON_VECTORS     (TARGET_HARD_FLOAT_ABI              \
 293                                      && TARGET_LOONGSON_2EF)
 294
 295 /* True if the pre-reload scheduler should try to create chains of
 296    multiply-add or multiply-subtract instructions.  For example,
 297    suppose we have:
 298
 299         t1 = a * b
 300         t2 = t1 + c * d
 301         t3 = e * f
 302         t4 = t3 - g * h
 303
 304    t1 will have a higher priority than t2 and t3 will have a higher
 305    priority than t4.  However, before reload, there is no dependence
 306    between t1 and t3, and they can often have similar priorities.
 307    The scheduler will then tend to prefer:
 308
 309         t1 = a * b
 310         t3 = e * f
 311         t2 = t1 + c * d
 312         t4 = t3 - g * h
 313
 314    which stops us from making full use of macc/madd-style instructions.
 315    This sort of situation occurs frequently in Fourier transforms and
 316    in unrolled loops.
 317
 318    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
 319    queue so that chained multiply-add and multiply-subtract instructions
 320    appear ahead of any other instruction that is likely to clobber lo.
 321    In the example above, if t2 and t3 become ready at the same time,
 322    the code ensures that t2 is scheduled first.
 323
 324    Multiply-accumulate instructions are a bigger win for some targets
 325    than others, so this macro is defined on an opt-in basis.  */
 326 #define TUNE_MACC_CHAINS            (TUNE_MIPS5500              \
 327                                      || TUNE_MIPS4120           \
 328                                      || TUNE_MIPS4130           \
 329                                      || TUNE_24K)
 330
 331 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
 332 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
 333
 334 /* TARGET_HARD_FLOAT and TARGET_SOFT_FLOAT reflect whether the FPU is
 335    directly accessible, while the command-line options select
 336    TARGET_HARD_FLOAT_ABI and TARGET_SOFT_FLOAT_ABI to reflect the ABI
 337    in use.  */
 338 #define TARGET_HARD_FLOAT (TARGET_HARD_FLOAT_ABI && !TARGET_MIPS16)
 339 #define TARGET_SOFT_FLOAT (TARGET_SOFT_FLOAT_ABI || TARGET_MIPS16)
 340
 341 /* IRIX specific stuff.  */
 342 #define TARGET_IRIX        0
 343 #define TARGET_IRIX6       0
 344
 345 /* Define preprocessor macros for the -march and -mtune options.
 346    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
 347    processor.  If INFO's canonical name is "foo", define PREFIX to
 348    be "foo", and define an additional macro PREFIX_FOO.  */
 349 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
 350   do                                                            \
 351     {                                                           \
 352       char *macro, *p;                                          \
 353                                                                 \
 354       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
 355       for (p = macro; *p != 0; p++)                             \
 356         *p = TOUPPER (*p);                                      \
 357                                                                 \
 358       builtin_define (macro);                                   \
 359       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
 360       free (macro);                                             \
 361     }                                                           \
 362   while (0)
 363
 364 /* Target CPU builtins.  */
 365 #define TARGET_CPU_CPP_BUILTINS()                                       \
 366   do                                                                    \
 367     {                                                                   \
 368       /* Everyone but IRIX defines this to mips.  */                    \
 369       if (!TARGET_IRIX)                                                 \
 370         builtin_assert ("machine=mips");                                \
 371                                                                         \
 372       builtin_assert ("cpu=mips");                                      \
 373       builtin_define ("__mips__");                                      \
 374       builtin_define ("_mips");                                         \
 375                                                                         \
 376       /* We do this here because __mips is defined below and so we      \
 377          can't use builtin_define_std.  We don't ever want to define    \
 378          "mips" for VxWorks because some of the VxWorks headers         \
 379          construct include filenames from a root directory macro,       \
 380          an architecture macro and a filename, where the architecture   \
 381          macro expands to 'mips'.  If we define 'mips' to 1, the        \
 382          architecture macro expands to 1 as well.  */                   \
 383       if (!flag_iso && !TARGET_VXWORKS)                                 \
 384         builtin_define ("mips");                                        \
 385                                                                         \
 386       if (TARGET_64BIT)                                                 \
 387         builtin_define ("__mips64");                                    \
 388                                                                         \
 389       if (!TARGET_IRIX)                                                 \
 390         {                                                               \
 391           /* Treat _R3000 and _R4000 like register-size                 \
 392              defines, which is how they've historically                 \
 393              been used.  */                                             \
 394           if (TARGET_64BIT)                                             \
 395             {                                                           \
 396               builtin_define_std ("R4000");                             \
 397               builtin_define ("_R4000");                                \
 398             }                                                           \
 399           else                                                          \
 400             {                                                           \
 401               builtin_define_std ("R3000");                             \
 402               builtin_define ("_R3000");                                \
 403             }                                                           \
 404         }                                                               \
 405       if (TARGET_FLOAT64)                                               \
 406         builtin_define ("__mips_fpr=64");                               \
 407       else                                                              \
 408         builtin_define ("__mips_fpr=32");                               \
 409                                                                         \
 410       if (mips_base_mips16)                                             \
 411         builtin_define ("__mips16");                                    \
 412                                                                         \
 413       if (TARGET_MIPS3D)                                                \
 414         builtin_define ("__mips3d");                                    \
 415                                                                         \
 416       if (TARGET_SMARTMIPS)                                             \
 417         builtin_define ("__mips_smartmips");                            \
 418                                                                         \
 419       if (TARGET_DSP)                                                   \
 420         {                                                               \
 421           builtin_define ("__mips_dsp");                                \
 422           if (TARGET_DSPR2)                                             \
 423             {                                                           \
 424               builtin_define ("__mips_dspr2");                          \
 425               builtin_define ("__mips_dsp_rev=2");                      \
 426             }                                                           \
 427           else                                                          \
 428             builtin_define ("__mips_dsp_rev=1");                        \
 429         }                                                               \
 430                                                                         \
 431       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);            \
 432       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);            \
 433                                                                         \
 434       if (ISA_MIPS1)                                                    \
 435         {                                                               \
 436           builtin_define ("__mips=1");                                  \
 437           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");                 \
 438         }                                                               \
 439       else if (ISA_MIPS2)                                               \
 440         {                                                               \
 441           builtin_define ("__mips=2");                                  \
 442           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");                 \
 443         }                                                               \
 444       else if (ISA_MIPS3)                                               \
 445         {                                                               \
 446           builtin_define ("__mips=3");                                  \
 447           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");                 \
 448         }                                                               \
 449       else if (ISA_MIPS4)                                               \
 450         {                                                               \
 451           builtin_define ("__mips=4");                                  \
 452           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");                 \
 453         }                                                               \
 454       else if (ISA_MIPS32)                                              \
 455         {                                                               \
 456           builtin_define ("__mips=32");                                 \
 457           builtin_define ("__mips_isa_rev=1");                          \
 458           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 459         }                                                               \
 460       else if (ISA_MIPS32R2)                                            \
 461         {                                                               \
 462           builtin_define ("__mips=32");                                 \
 463           builtin_define ("__mips_isa_rev=2");                          \
 464           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
 465         }                                                               \
 466       else if (ISA_MIPS64)                                              \
 467         {                                                               \
 468           builtin_define ("__mips=64");                                 \
 469           builtin_define ("__mips_isa_rev=1");                          \
 470           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
 471         }                                                               \
 472       else if (ISA_MIPS64R2)                                            \
 473         {                                                               \
 474           builtin_define ("__mips=64");                                 \
 475           builtin_define ("__mips_isa_rev=2");                          \
 476           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
 477         }                                                               \
 478                                                                         \
 479       switch (mips_abi)                                                 \
 480         {                                                               \
 481         case ABI_32:                                                    \
 482           builtin_define ("_ABIO32=1");                                 \
 483           builtin_define ("_MIPS_SIM=_ABIO32");                         \
 484           break;                                                        \
 485                                                                         \
 486         case ABI_N32:                                                   \
 487           builtin_define ("_ABIN32=2");                                 \
 488           builtin_define ("_MIPS_SIM=_ABIN32");                         \
 489           break;                                                        \
 490                                                                         \
 491         case ABI_64:                                                    \
 492           builtin_define ("_ABI64=3");                                  \
 493           builtin_define ("_MIPS_SIM=_ABI64");                          \
 494           break;                                                        \
 495                                                                         \
 496         case ABI_O64:                                                   \
 497           builtin_define ("_ABIO64=4");                                 \
 498           builtin_define ("_MIPS_SIM=_ABIO64");                         \
 499           break;                                                        \
 500         }                                                               \
 501                                                                         \
 502       builtin_define_with_int_value ("_MIPS_SZINT", INT_TYPE_SIZE);     \
 503       builtin_define_with_int_value ("_MIPS_SZLONG", LONG_TYPE_SIZE);   \
 504       builtin_define_with_int_value ("_MIPS_SZPTR", POINTER_SIZE);      \
 505       builtin_define_with_int_value ("_MIPS_FPSET",                     \
 506                                      32 / MAX_FPRS_PER_FMT);            \
 507                                                                         \
 508       /* These defines reflect the ABI in use, not whether the          \
 509          FPU is directly accessible.  */                                \
 510       if (TARGET_HARD_FLOAT_ABI)                                        \
 511         builtin_define ("__mips_hard_float");                           \
 512       else                                                              \
 513         builtin_define ("__mips_soft_float");                           \
 514                                                                         \
 515       if (TARGET_SINGLE_FLOAT)                                          \
 516         builtin_define ("__mips_single_float");                         \
 517                                                                         \
 518       if (TARGET_PAIRED_SINGLE_FLOAT)                                   \
 519         builtin_define ("__mips_paired_single_float");                  \
 520                                                                         \
 521       if (TARGET_BIG_ENDIAN)                                            \
 522         {                                                               \
 523           builtin_define_std ("MIPSEB");                                \
 524           builtin_define ("_MIPSEB");                                   \
 525         }                                                               \
 526       else                                                              \
 527         {                                                               \
 528           builtin_define_std ("MIPSEL");                                \
 529           builtin_define ("_MIPSEL");                                   \
 530         }                                                               \
 531                                                                         \
 532       /* Whether Loongson vector modes are enabled.  */                 \
 533       if (TARGET_LOONGSON_VECTORS)                                      \
 534         builtin_define ("__mips_loongson_vector_rev");                  \
 535                                                                         \
 536       /* Historical Octeon macro.  */                                   \
 537       if (TARGET_OCTEON)                                                \
 538         builtin_define ("__OCTEON__");                                  \
 539                                                                         \
 540       /* Macros dependent on the C dialect.  */                         \
 541       if (preprocessing_asm_p ())                                       \
 542         {                                                               \
 543           builtin_define_std ("LANGUAGE_ASSEMBLY");                     \
 544           builtin_define ("_LANGUAGE_ASSEMBLY");                        \
 545         }                                                               \
 546       else if (c_dialect_cxx ())                                        \
 547         {                                                               \
 548           builtin_define ("_LANGUAGE_C_PLUS_PLUS");                     \
 549           builtin_define ("__LANGUAGE_C_PLUS_PLUS");                    \
 550           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");                  \
 551         }                                                               \
 552       else                                                              \
 553         {                                                               \
 554           builtin_define_std ("LANGUAGE_C");                            \
 555           builtin_define ("_LANGUAGE_C");                               \
 556         }                                                               \
 557       if (c_dialect_objc ())                                            \
 558         {                                                               \
 559           builtin_define ("_LANGUAGE_OBJECTIVE_C");                     \
 560           builtin_define ("__LANGUAGE_OBJECTIVE_C");                    \
 561           /* Bizarre, but needed at least for Irix.  */                 \
 562           builtin_define_std ("LANGUAGE_C");                            \
 563           builtin_define ("_LANGUAGE_C");                               \
 564         }                                                               \
 565                                                                         \
 566       if (mips_abi == ABI_EABI)                                         \
 567         builtin_define ("__mips_eabi");                                 \
 568                                                                         \
 569       if (TARGET_CACHE_BUILTIN)                                         \
 570         builtin_define ("__GCC_HAVE_BUILTIN_MIPS_CACHE");               \
 571     }                                                                   \
 572   while (0)
 573
 574 /* Default target_flags if no switches are specified  */
 575
 576 #ifndef TARGET_DEFAULT
 577 #define TARGET_DEFAULT 0
 578 #endif
 579
 580 #ifndef TARGET_CPU_DEFAULT
 581 #define TARGET_CPU_DEFAULT 0
 582 #endif
 583
 584 #ifndef TARGET_ENDIAN_DEFAULT
 585 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
 586 #endif
 587
 588 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
 589 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
 590 #endif
 591
 592 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
 593 #ifndef MIPS_ISA_DEFAULT
 594 #ifndef MIPS_CPU_STRING_DEFAULT
 595 #define MIPS_CPU_STRING_DEFAULT "from-abi"
 596 #endif
 597 #endif
 598
 599 #ifdef IN_LIBGCC2
 600 #undef TARGET_64BIT
 601 /* Make this compile time constant for libgcc2 */
 602 #ifdef __mips64
 603 #define TARGET_64BIT            1
 604 #else
 605 #define TARGET_64BIT            0
 606 #endif
 607 #endif /* IN_LIBGCC2 */
 608
 609 /* Force the call stack unwinders in unwind.inc not to be MIPS16 code
 610    when compiled with hardware floating point.  This is because MIPS16
 611    code cannot save and restore the floating-point registers, which is
 612    important if in a mixed MIPS16/non-MIPS16 environment.  */
 613
 614 #ifdef IN_LIBGCC2
 615 #if __mips_hard_float
 616 #define LIBGCC2_UNWIND_ATTRIBUTE __attribute__((__nomips16__))
 617 #endif
 618 #endif /* IN_LIBGCC2 */
 619
 620 #define TARGET_LIBGCC_SDATA_SECTION ".sdata"
 621
 622 #ifndef MULTILIB_ENDIAN_DEFAULT
 623 #if TARGET_ENDIAN_DEFAULT == 0
 624 #define MULTILIB_ENDIAN_DEFAULT "EL"
 625 #else
 626 #define MULTILIB_ENDIAN_DEFAULT "EB"
 627 #endif
 628 #endif
 629
 630 #ifndef MULTILIB_ISA_DEFAULT
 631 #  if MIPS_ISA_DEFAULT == 1
 632 #    define MULTILIB_ISA_DEFAULT "mips1"
 633 #  else
 634 #    if MIPS_ISA_DEFAULT == 2
 635 #      define MULTILIB_ISA_DEFAULT "mips2"
 636 #    else
 637 #      if MIPS_ISA_DEFAULT == 3
 638 #        define MULTILIB_ISA_DEFAULT "mips3"
 639 #      else
 640 #        if MIPS_ISA_DEFAULT == 4
 641 #          define MULTILIB_ISA_DEFAULT "mips4"
 642 #        else
 643 #          if MIPS_ISA_DEFAULT == 32
 644 #            define MULTILIB_ISA_DEFAULT "mips32"
 645 #          else
 646 #            if MIPS_ISA_DEFAULT == 33
 647 #              define MULTILIB_ISA_DEFAULT "mips32r2"
 648 #            else
 649 #              if MIPS_ISA_DEFAULT == 64
 650 #                define MULTILIB_ISA_DEFAULT "mips64"
 651 #              else
 652 #                if MIPS_ISA_DEFAULT == 65
 653 #                  define MULTILIB_ISA_DEFAULT "mips64r2"
 654 #                else
 655 #                  define MULTILIB_ISA_DEFAULT "mips1"
 656 #                endif
 657 #              endif
 658 #            endif
 659 #          endif
 660 #        endif
 661 #      endif
 662 #    endif
 663 #  endif
 664 #endif
 665
 666 #ifndef MULTILIB_DEFAULTS
 667 #define MULTILIB_DEFAULTS \
 668     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
 669 #endif
 670
 671 /* We must pass -EL to the linker by default for little endian embedded
 672    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
 673    linker will default to using big-endian output files.  The OUTPUT_FORMAT
 674    line must be in the linker script, otherwise -EB/-EL will not work.  */
 675
 676 #ifndef ENDIAN_SPEC
 677 #if TARGET_ENDIAN_DEFAULT == 0
 678 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
 679 #else
 680 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
 681 #endif
 682 #endif
 683
 684 /* A spec condition that matches all non-mips16 -mips arguments.  */
 685
 686 #define MIPS_ISA_LEVEL_OPTION_SPEC \
 687   "mips1|mips2|mips3|mips4|mips32*|mips64*"
 688
 689 /* A spec condition that matches all non-mips16 architecture arguments.  */
 690
 691 #define MIPS_ARCH_OPTION_SPEC \
 692   MIPS_ISA_LEVEL_OPTION_SPEC "|march=*"
 693
 694 /* A spec that infers a -mips argument from an -march argument,
 695    or injects the default if no architecture is specified.  */
 696
 697 #define MIPS_ISA_LEVEL_SPEC \
 698   "%{" MIPS_ISA_LEVEL_OPTION_SPEC ":;: \
 699      %{march=mips1|march=r2000|march=r3000|march=r3900:-mips1} \
 700      %{march=mips2|march=r6000:-mips2} \
 701      %{march=mips3|march=r4*|march=vr4*|march=orion|march=loongson2*:-mips3} \
 702      %{march=mips4|march=r8000|march=vr5*|march=rm7000|march=rm9000:-mips4} \
 703      %{march=mips32|march=4kc|march=4km|march=4kp|march=4ksc:-mips32} \
 704      %{march=mips32r2|march=m4k|march=4ke*|march=4ksd|march=24k* \
 705        |march=34k*|march=74k*: -mips32r2} \
 706      %{march=mips64|march=5k*|march=20k*|march=sb1*|march=sr71000: -mips64} \
 707      %{march=mips64r2|march=octeon: -mips64r2} \
 708      %{!march=*: -" MULTILIB_ISA_DEFAULT "}}"
 709
 710 /* A spec that infers a -mhard-float or -msoft-float setting from an
 711    -march argument.  Note that soft-float and hard-float code are not
 712    link-compatible.  */
 713
 714 #define MIPS_ARCH_FLOAT_SPEC \
 715   "%{mhard-float|msoft-float|march=mips*:; \
 716      march=vr41*|march=m4k|march=4k*|march=24kc|march=24kec \
 717      |march=34kc|march=74kc|march=5kc|march=octeon: -msoft-float; \
 718      march=*: -mhard-float}"
 719
 720 /* A spec condition that matches 32-bit options.  It only works if
 721    MIPS_ISA_LEVEL_SPEC has been applied.  */
 722
 723 #define MIPS_32BIT_OPTION_SPEC \
 724   "mips1|mips2|mips32*|mgp32"
 725
 726 /* Support for a compile-time default CPU, et cetera.  The rules are:
 727    --with-arch is ignored if -march is specified or a -mips is specified
 728      (other than -mips16).
 729    --with-tune is ignored if -mtune is specified.
 730    --with-abi is ignored if -mabi is specified.
 731    --with-float is ignored if -mhard-float or -msoft-float are
 732      specified.
 733    --with-divide is ignored if -mdivide-traps or -mdivide-breaks are
 734      specified. */
 735 #define OPTION_DEFAULT_SPECS \
 736   {"arch", "%{" MIPS_ARCH_OPTION_SPEC ":;: -march=%(VALUE)}" }, \
 737   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
 738   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
 739   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }, \
 740   {"divide", "%{!mdivide-traps:%{!mdivide-breaks:-mdivide-%(VALUE)}}" }, \
 741   {"llsc", "%{!mllsc:%{!mno-llsc:-m%(VALUE)}}" }, \
 742   {"mips-plt", "%{!mplt:%{!mno-plt:-m%(VALUE)}}" }
 743
 744
 745 #define GENERATE_DIVIDE_TRAPS (TARGET_DIVIDE_TRAPS \
 746                                && ISA_HAS_COND_TRAP)
 747
 748 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY && !TARGET_MIPS16)
 749
 750 /* True if the ABI can only work with 64-bit integer registers.  We
 751    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
 752    otherwise floating-point registers must also be 64-bit.  */
 753 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
 754
 755 /* Likewise for 32-bit regs.  */
 756 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
 757
 758 /* True if symbols are 64 bits wide.  At present, n64 is the only
 759    ABI for which this is true.  */
 760 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64 && !TARGET_SYM32)
 761
 762 /* ISA has instructions for managing 64-bit fp and gp regs (e.g. mips3).  */
 763 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
 764                                  || ISA_MIPS4                           \
 765                                  || ISA_MIPS64                          \
 766                                  || ISA_MIPS64R2)
 767
 768 /* ISA has branch likely instructions (e.g. mips2).  */
 769 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
 770    been generated up to this point.  */
 771 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1)
 772
 773 /* ISA has a three-operand multiplication instruction (usually spelt "mul").  */
 774 #define ISA_HAS_MUL3            ((TARGET_MIPS3900                       \
 775                                   || TARGET_MIPS5400                    \
 776                                   || TARGET_MIPS5500                    \
 777                                   || TARGET_MIPS7000                    \
 778                                   || TARGET_MIPS9000                    \
 779                                   || TARGET_MAD                         \
 780                                   || ISA_MIPS32                         \
 781                                   || ISA_MIPS32R2                       \
 782                                   || ISA_MIPS64                         \
 783                                   || ISA_MIPS64R2)                      \
 784                                  && !TARGET_MIPS16)
 785
 786 /* ISA has a three-operand multiplication instruction.  */
 787 #define ISA_HAS_DMUL3           (TARGET_64BIT                           \
 788                                  && TARGET_OCTEON                       \
 789                                  && !TARGET_MIPS16)
 790
 791 /* ISA has the floating-point conditional move instructions introduced
 792    in mips4.  */
 793 #define ISA_HAS_FP_CONDMOVE     ((ISA_MIPS4                             \
 794                                   || ISA_MIPS32                         \
 795                                   || ISA_MIPS32R2                       \
 796                                   || ISA_MIPS64                         \
 797                                   || ISA_MIPS64R2)                      \
 798                                  && !TARGET_MIPS5500                    \
 799                                  && !TARGET_MIPS16)
 800
 801 /* ISA has the integer conditional move instructions introduced in mips4 and
 802    ST Loongson 2E/2F.  */
 803 #define ISA_HAS_CONDMOVE        (ISA_HAS_FP_CONDMOVE || TARGET_LOONGSON_2EF)
 804
 805 /* ISA has LDC1 and SDC1.  */
 806 #define ISA_HAS_LDC1_SDC1       (!ISA_MIPS1 && !TARGET_MIPS16)
 807
 808 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
 809    branch on CC, and move (both FP and non-FP) on CC.  */
 810 #define ISA_HAS_8CC             (ISA_MIPS4                              \
 811                                  || ISA_MIPS32                          \
 812                                  || ISA_MIPS32R2                        \
 813                                  || ISA_MIPS64                          \
 814                                  || ISA_MIPS64R2)
 815
 816 /* This is a catch all for other mips4 instructions: indexed load, the
 817    FP madd and msub instructions, and the FP recip and recip sqrt
 818    instructions.  */
 819 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
 820                                   || (ISA_MIPS32R2 && TARGET_FLOAT64)   \
 821                                   || ISA_MIPS64                         \
 822                                   || ISA_MIPS64R2)                      \
 823                                  && !TARGET_MIPS16)
 824
 825 /* ISA has paired-single instructions.  */
 826 #define ISA_HAS_PAIRED_SINGLE   (ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2)
 827
 828 /* ISA has conditional trap instructions.  */
 829 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
 830                                  && !TARGET_MIPS16)
 831
 832 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
 833 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
 834                                   || ISA_MIPS32R2                       \
 835                                   || ISA_MIPS64                         \
 836                                   || ISA_MIPS64R2)                      \
 837                                  && !TARGET_MIPS16)
 838
 839 /* Integer multiply-accumulate instructions should be generated.  */
 840 #define GENERATE_MADD_MSUB      (ISA_HAS_MADD_MSUB && !TUNE_74K)
 841
 842 /* ISA has floating-point madd and msub instructions 'd = a * b [+-] c'.  */
 843 #define ISA_HAS_FP_MADD4_MSUB4  ISA_HAS_FP4
 844
 845 /* ISA has floating-point madd and msub instructions 'c = a * b [+-] c'.  */
 846 #define ISA_HAS_FP_MADD3_MSUB3  TARGET_LOONGSON_2EF
 847
 848 /* ISA has floating-point nmadd and nmsub instructions
 849    'd = -((a * b) [+-] c)'.  */
 850 #define ISA_HAS_NMADD4_NMSUB4(MODE)                                     \
 851                                 ((ISA_MIPS4                             \
 852                                   || (ISA_MIPS32R2 && (MODE) == V2SFmode) \
 853                                   || ISA_MIPS64                         \
 854                                   || ISA_MIPS64R2)                      \
 855                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
 856                                  && !TARGET_MIPS16)
 857
 858 /* ISA has floating-point nmadd and nmsub instructions
 859    'c = -((a * b) [+-] c)'.  */
 860 #define ISA_HAS_NMADD3_NMSUB3(MODE)                                     \
 861                                 TARGET_LOONGSON_2EF
 862
 863 /* ISA has count leading zeroes/ones instruction (not implemented).  */
 864 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
 865                                   || ISA_MIPS32R2                       \
 866                                   || ISA_MIPS64                         \
 867                                   || ISA_MIPS64R2)                      \
 868                                  && !TARGET_MIPS16)
 869
 870 /* ISA has three operand multiply instructions that put
 871    the high part in an accumulator: mulhi or mulhiu.  */
 872 #define ISA_HAS_MULHI           ((TARGET_MIPS5400                        \
 873                                   || TARGET_MIPS5500                     \
 874                                   || TARGET_SR71K)                       \
 875                                  && !TARGET_MIPS16)
 876
 877 /* ISA has three operand multiply instructions that
 878    negates the result and puts the result in an accumulator.  */
 879 #define ISA_HAS_MULS            ((TARGET_MIPS5400                       \
 880                                   || TARGET_MIPS5500                    \
 881                                   || TARGET_SR71K)                      \
 882                                  && !TARGET_MIPS16)
 883
 884 /* ISA has three operand multiply instructions that subtracts the
 885    result from a 4th operand and puts the result in an accumulator.  */
 886 #define ISA_HAS_MSAC            ((TARGET_MIPS5400                       \
 887                                   || TARGET_MIPS5500                    \
 888                                   || TARGET_SR71K)                      \
 889                                  && !TARGET_MIPS16)
 890
 891 /* ISA has three operand multiply instructions that  the result
 892    from a 4th operand and puts the result in an accumulator.  */
 893 #define ISA_HAS_MACC            ((TARGET_MIPS4120                       \
 894                                   || TARGET_MIPS4130                    \
 895                                   || TARGET_MIPS5400                    \
 896                                   || TARGET_MIPS5500                    \
 897                                   || TARGET_SR71K)                      \
 898                                  && !TARGET_MIPS16)
 899
 900 /* ISA has NEC VR-style MACC, MACCHI, DMACC and DMACCHI instructions.  */
 901 #define ISA_HAS_MACCHI          ((TARGET_MIPS4120                       \
 902                                   || TARGET_MIPS4130)                   \
 903                                  && !TARGET_MIPS16)
 904
 905 /* ISA has the "ror" (rotate right) instructions.  */
 906 #define ISA_HAS_ROR             ((ISA_MIPS32R2                          \
 907                                   || ISA_MIPS64R2                       \
 908                                   || TARGET_MIPS5400                    \
 909                                   || TARGET_MIPS5500                    \
 910                                   || TARGET_SR71K                       \
 911                                   || TARGET_SMARTMIPS)                  \
 912                                  && !TARGET_MIPS16)
 913
 914 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
 915 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
 916                                   || ISA_MIPS32                         \
 917                                   || ISA_MIPS32R2                       \
 918                                   || ISA_MIPS64                         \
 919                                   || ISA_MIPS64R2)                      \
 920                                  && !TARGET_MIPS16)
 921
 922 /* ISA has data indexed prefetch instructions.  This controls use of
 923    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
 924    (prefx is a cop1x instruction, so can only be used if FP is
 925    enabled.)  */
 926 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
 927                                   || ISA_MIPS32R2                       \
 928                                   || ISA_MIPS64                         \
 929                                   || ISA_MIPS64R2)                      \
 930                                  && !TARGET_MIPS16)
 931
 932 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
 933    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
 934    also requires TARGET_DOUBLE_FLOAT.  */
 935 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
 936
 937 /* ISA includes the MIPS32r2 seb and seh instructions.  */
 938 #define ISA_HAS_SEB_SEH         ((ISA_MIPS32R2          \
 939                                   || ISA_MIPS64R2)      \
 940                                  && !TARGET_MIPS16)
 941
 942 /* ISA includes the MIPS32/64 rev 2 ext and ins instructions.  */
 943 #define ISA_HAS_EXT_INS         ((ISA_MIPS32R2          \
 944                                   || ISA_MIPS64R2)      \
 945                                  && !TARGET_MIPS16)
 946
 947 /* ISA has instructions for accessing top part of 64-bit fp regs.  */
 948 #define ISA_HAS_MXHC1           (TARGET_FLOAT64         \
 949                                  && (ISA_MIPS32R2       \
 950                                      || ISA_MIPS64R2))
 951
 952 /* ISA has lwxs instruction (load w/scaled index address.  */
 953 #define ISA_HAS_LWXS            (TARGET_SMARTMIPS && !TARGET_MIPS16)
 954
 955 /* The DSP ASE is available.  */
 956 #define ISA_HAS_DSP             (TARGET_DSP && !TARGET_MIPS16)
 957
 958 /* Revision 2 of the DSP ASE is available.  */
 959 #define ISA_HAS_DSPR2           (TARGET_DSPR2 && !TARGET_MIPS16)
 960
 961 /* True if the result of a load is not available to the next instruction.
 962    A nop will then be needed between instructions like "lw $4,..."
 963    and "addiu $4,$4,1".  */
 964 #define ISA_HAS_LOAD_DELAY      (ISA_MIPS1                              \
 965                                  && !TARGET_MIPS3900                    \
 966                                  && !TARGET_MIPS16)
 967
 968 /* Likewise mtc1 and mfc1.  */
 969 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3                  \
 970                                  && !TARGET_LOONGSON_2EF)
 971
 972 /* Likewise floating-point comparisons.  */
 973 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3                  \
 974                                  && !TARGET_LOONGSON_2EF)
 975
 976 /* True if mflo and mfhi can be immediately followed by instructions
 977    which write to the HI and LO registers.
 978
 979    According to MIPS specifications, MIPS ISAs I, II, and III need
 980    (at least) two instructions between the reads of HI/LO and
 981    instructions which write them, and later ISAs do not.  Contradicting
 982    the MIPS specifications, some MIPS IV processor user manuals (e.g.
 983    the UM for the NEC Vr5000) document needing the instructions between
 984    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
 985    MIPS64 and later ISAs to have the interlocks, plus any specific
 986    earlier-ISA CPUs for which CPU documentation declares that the
 987    instructions are really interlocked.  */
 988 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
 989                                  || ISA_MIPS32R2                        \
 990                                  || ISA_MIPS64                          \
 991                                  || ISA_MIPS64R2                        \
 992                                  || TARGET_MIPS5500                     \
 993                                  || TARGET_LOONGSON_2EF)
 994
 995 /* ISA includes synci, jr.hb and jalr.hb.  */
 996 #define ISA_HAS_SYNCI ((ISA_MIPS32R2            \
 997                         || ISA_MIPS64R2)        \
 998                        && !TARGET_MIPS16)
 999
1000 /* ISA includes sync.  */
1001 #define ISA_HAS_SYNC ((mips_isa >= 2 || TARGET_MIPS3900) && !TARGET_MIPS16)
1002 #define GENERATE_SYNC                   \
1003   (target_flags_explicit & MASK_LLSC    \
1004    ? TARGET_LLSC && !TARGET_MIPS16      \
1005    : ISA_HAS_SYNC)
1006
1007 /* ISA includes ll and sc.  Note that this implies ISA_HAS_SYNC
1008    because the expanders use both ISA_HAS_SYNC and ISA_HAS_LL_SC
1009    instructions.  */
1010 #define ISA_HAS_LL_SC (mips_isa >= 2 && !TARGET_MIPS16)
1011 #define GENERATE_LL_SC                  \
1012   (target_flags_explicit & MASK_LLSC    \
1013    ? TARGET_LLSC && !TARGET_MIPS16      \
1014    : ISA_HAS_LL_SC)
1015
1016 /* ISA includes the baddu instruction.  */
1017 #define ISA_HAS_BADDU           (TARGET_OCTEON && !TARGET_MIPS16)
1018
1019 /* ISA includes the bbit* instructions.  */
1020 #define ISA_HAS_BBIT            (TARGET_OCTEON && !TARGET_MIPS16)
1021
1022 /* ISA includes the cins instruction.  */
1023 #define ISA_HAS_CINS            (TARGET_OCTEON && !TARGET_MIPS16)
1024
1025 /* ISA includes the exts instruction.  */
1026 #define ISA_HAS_EXTS            (TARGET_OCTEON && !TARGET_MIPS16)
1027
1028 /* ISA includes the seq and sne instructions.  */
1029 #define ISA_HAS_SEQ_SNE         (TARGET_OCTEON && !TARGET_MIPS16)
1030
1031 /* ISA includes the pop instruction.  */
1032 #define ISA_HAS_POP             (TARGET_OCTEON && !TARGET_MIPS16)
1033
1034 /* The CACHE instruction is available in non-MIPS16 code.  */
1035 #define TARGET_CACHE_BUILTIN (mips_isa >= 3)
1036
1037 /* The CACHE instruction is available.  */
1038 #define ISA_HAS_CACHE (TARGET_CACHE_BUILTIN && !TARGET_MIPS16)
1039 \f
1040 /* Add -G xx support.  */
1041
1042 #undef  SWITCH_TAKES_ARG
1043 #define SWITCH_TAKES_ARG(CHAR)                                          \
1044   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
1045
1046 #define OVERRIDE_OPTIONS mips_override_options ()
1047
1048 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
1049
1050 /* Show we can debug even without a frame pointer.  */
1051 #define CAN_DEBUG_WITHOUT_FP
1052 \f
1053 /* Tell collect what flags to pass to nm.  */
1054 #ifndef NM_FLAGS
1055 #define NM_FLAGS "-Bn"
1056 #endif
1057
1058 \f
1059 #ifndef MIPS_ABI_DEFAULT
1060 #define MIPS_ABI_DEFAULT ABI_32
1061 #endif
1062
1063 /* Use the most portable ABI flag for the ASM specs.  */
1064
1065 #if MIPS_ABI_DEFAULT == ABI_32
1066 #define MULTILIB_ABI_DEFAULT "mabi=32"
1067 #endif
1068
1069 #if MIPS_ABI_DEFAULT == ABI_O64
1070 #define MULTILIB_ABI_DEFAULT "mabi=o64"
1071 #endif
1072
1073 #if MIPS_ABI_DEFAULT == ABI_N32
1074 #define MULTILIB_ABI_DEFAULT "mabi=n32"
1075 #endif
1076
1077 #if MIPS_ABI_DEFAULT == ABI_64
1078 #define MULTILIB_ABI_DEFAULT "mabi=64"
1079 #endif
1080
1081 #if MIPS_ABI_DEFAULT == ABI_EABI
1082 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
1083 #endif
1084
1085 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
1086    to the assembler.  It may be overridden by subtargets.  */
1087 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
1088 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
1089 %{noasmopt:-O0} \
1090 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
1091 #endif
1092
1093 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
1094    the assembler.  It may be overridden by subtargets.
1095
1096    Beginning with gas 2.13, -mdebug must be passed to correctly handle
1097    COFF debugging info.  */
1098
1099 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
1100 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
1101 %{g} %{g0} %{g1} %{g2} %{g3} \
1102 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
1103 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
1104 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1105 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1106 %{gcoff*:-mdebug} %{!gcoff*:-no-mdebug}"
1107 #endif
1108
1109 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1110    overridden by subtargets.  */
1111
1112 #ifndef SUBTARGET_ASM_SPEC
1113 #define SUBTARGET_ASM_SPEC ""
1114 #endif
1115
1116 #undef ASM_SPEC
1117 #define ASM_SPEC "\
1118 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1119 %{mips32*} %{mips64*} \
1120 %{mips16} %{mno-mips16:-no-mips16} \
1121 %{mips3d} %{mno-mips3d:-no-mips3d} \
1122 %{mdmx} %{mno-mdmx:-no-mdmx} \
1123 %{mdsp} %{mno-dsp} \
1124 %{mdspr2} %{mno-dspr2} \
1125 %{msmartmips} %{mno-smartmips} \
1126 %{mmt} %{mno-mt} \
1127 %{mfix-vr4120} %{mfix-vr4130} \
1128 %(subtarget_asm_optimizing_spec) \
1129 %(subtarget_asm_debugging_spec) \
1130 %{mabi=*} %{!mabi=*: %(asm_abi_default_spec)} \
1131 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
1132 %{mfp32} %{mfp64} \
1133 %{mshared} %{mno-shared} \
1134 %{msym32} %{mno-sym32} \
1135 %{mtune=*} %{v} \
1136 %(subtarget_asm_spec)"
1137
1138 /* Extra switches sometimes passed to the linker.  */
1139 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1140   will interpret it as a -b option.  */
1141
1142 #ifndef LINK_SPEC
1143 #define LINK_SPEC "\
1144 %(endian_spec) \
1145 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32*} %{mips64*} \
1146 %{bestGnum} %{shared} %{non_shared}"
1147 #endif  /* LINK_SPEC defined */
1148
1149
1150 /* Specs for the compiler proper */
1151
1152 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1153    overridden by subtargets.  */
1154 #ifndef SUBTARGET_CC1_SPEC
1155 #define SUBTARGET_CC1_SPEC ""
1156 #endif
1157
1158 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1159
1160 #undef CC1_SPEC
1161 #define CC1_SPEC "\
1162 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1163 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1164 %{save-temps: } \
1165 %(subtarget_cc1_spec)"
1166
1167 /* Preprocessor specs.  */
1168
1169 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1170    overridden by subtargets.  */
1171 #ifndef SUBTARGET_CPP_SPEC
1172 #define SUBTARGET_CPP_SPEC ""
1173 #endif
1174
1175 #define CPP_SPEC "%(subtarget_cpp_spec)"
1176
1177 /* This macro defines names of additional specifications to put in the specs
1178    that can be used in various specifications like CC1_SPEC.  Its definition
1179    is an initializer with a subgrouping for each command option.
1180
1181    Each subgrouping contains a string constant, that defines the
1182    specification name, and a string constant that used by the GCC driver
1183    program.
1184
1185    Do not define this macro if it does not need to do anything.  */
1186
1187 #define EXTRA_SPECS                                                     \
1188   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1189   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1190   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1191   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1192   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1193   { "asm_abi_default_spec", "-" MULTILIB_ABI_DEFAULT },                 \
1194   { "endian_spec", ENDIAN_SPEC },                                       \
1195   SUBTARGET_EXTRA_SPECS
1196
1197 #ifndef SUBTARGET_EXTRA_SPECS
1198 #define SUBTARGET_EXTRA_SPECS
1199 #endif
1200 \f
1201 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1202 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
1203
1204 #ifndef PREFERRED_DEBUGGING_TYPE
1205 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
1206 #endif
1207
1208 #define DWARF2_ADDR_SIZE (ABI_HAS_64BIT_SYMBOLS ? 8 : 4)
1209
1210 /* By default, turn on GDB extensions.  */
1211 #define DEFAULT_GDB_EXTENSIONS 1
1212
1213 /* Local compiler-generated symbols must have a prefix that the assembler
1214    understands.   By default, this is $, although some targets (e.g.,
1215    NetBSD-ELF) need to override this.  */
1216
1217 #ifndef LOCAL_LABEL_PREFIX
1218 #define LOCAL_LABEL_PREFIX      "$"
1219 #endif
1220
1221 /* By default on the mips, external symbols do not have an underscore
1222    prepended, but some targets (e.g., NetBSD) require this.  */
1223
1224 #ifndef USER_LABEL_PREFIX
1225 #define USER_LABEL_PREFIX       ""
1226 #endif
1227
1228 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1229    since the length can run past this up to a continuation point.  */
1230 #undef DBX_CONTIN_LENGTH
1231 #define DBX_CONTIN_LENGTH 1500
1232
1233 /* How to renumber registers for dbx and gdb.  */
1234 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[REGNO]
1235
1236 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
1237 #define DWARF_FRAME_REGNUM(REGNO) mips_dwarf_regno[REGNO]
1238
1239 /* The DWARF 2 CFA column which tracks the return address.  */
1240 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
1241
1242 /* Before the prologue, RA lives in r31.  */
1243 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1244
1245 /* Describe how we implement __builtin_eh_return.  */
1246 #define EH_RETURN_DATA_REGNO(N) \
1247   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1248
1249 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1250
1251 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1252    The default for this in 64-bit mode is 8, which causes problems with
1253    SFmode register saves.  */
1254 #define DWARF_CIE_DATA_ALIGNMENT -4
1255
1256 /* Correct the offset of automatic variables and arguments.  Note that
1257    the MIPS debug format wants all automatic variables and arguments
1258    to be in terms of the virtual frame pointer (stack pointer before
1259    any adjustment in the function), while the MIPS 3.0 linker wants
1260    the frame pointer to be the stack pointer after the initial
1261    adjustment.  */
1262
1263 #define DEBUGGER_AUTO_OFFSET(X)                         \
1264   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1265 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1266   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1267 \f
1268 /* Target machine storage layout */
1269
1270 #define BITS_BIG_ENDIAN 0
1271 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1272 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1273
1274 /* Define this to set the endianness to use in libgcc2.c, which can
1275    not depend on target_flags.  */
1276 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1277 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1278 #else
1279 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1280 #endif
1281
1282 #define MAX_BITS_PER_WORD 64
1283
1284 /* Width of a word, in units (bytes).  */
1285 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1286 #ifndef IN_LIBGCC2
1287 #define MIN_UNITS_PER_WORD 4
1288 #endif
1289
1290 /* For MIPS, width of a floating point register.  */
1291 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1292
1293 /* The number of consecutive floating-point registers needed to store the
1294    largest format supported by the FPU.  */
1295 #define MAX_FPRS_PER_FMT (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1296
1297 /* The number of consecutive floating-point registers needed to store the
1298    smallest format supported by the FPU.  */
1299 #define MIN_FPRS_PER_FMT \
1300   (ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2 \
1301    ? 1 : MAX_FPRS_PER_FMT)
1302
1303 /* The largest size of value that can be held in floating-point
1304    registers and moved with a single instruction.  */
1305 #define UNITS_PER_HWFPVALUE \
1306   (TARGET_SOFT_FLOAT_ABI ? 0 : MAX_FPRS_PER_FMT * UNITS_PER_FPREG)
1307
1308 /* The largest size of value that can be held in floating-point
1309    registers.  */
1310 #define UNITS_PER_FPVALUE                       \
1311   (TARGET_SOFT_FLOAT_ABI ? 0                    \
1312    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
1313    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
1314
1315 /* The number of bytes in a double.  */
1316 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1317
1318 #define UNITS_PER_SIMD_WORD(MODE) \
1319   (TARGET_PAIRED_SINGLE_FLOAT ? 8 : UNITS_PER_WORD)
1320
1321 /* Set the sizes of the core types.  */
1322 #define SHORT_TYPE_SIZE 16
1323 #define INT_TYPE_SIZE 32
1324 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1325 #define LONG_LONG_TYPE_SIZE 64
1326
1327 #define FLOAT_TYPE_SIZE 32
1328 #define DOUBLE_TYPE_SIZE 64
1329 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
1330
1331 /* Define the sizes of fixed-point types.  */
1332 #define SHORT_FRACT_TYPE_SIZE 8
1333 #define FRACT_TYPE_SIZE 16
1334 #define LONG_FRACT_TYPE_SIZE 32
1335 #define LONG_LONG_FRACT_TYPE_SIZE 64
1336
1337 #define SHORT_ACCUM_TYPE_SIZE 16
1338 #define ACCUM_TYPE_SIZE 32
1339 #define LONG_ACCUM_TYPE_SIZE 64
1340 /* FIXME.  LONG_LONG_ACCUM_TYPE_SIZE should be 128 bits, but GCC
1341    doesn't support 128-bit integers for MIPS32 currently.  */
1342 #define LONG_LONG_ACCUM_TYPE_SIZE (TARGET_64BIT ? 128 : 64)
1343
1344 /* long double is not a fixed mode, but the idea is that, if we
1345    support long double, we also want a 128-bit integer type.  */
1346 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1347
1348 #ifdef IN_LIBGCC2
1349 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1350   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1351 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1352 # else
1353 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1354 # endif
1355 #endif
1356
1357 /* Width in bits of a pointer.  */
1358 #ifndef POINTER_SIZE
1359 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1360 #endif
1361
1362 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1363 #define PARM_BOUNDARY BITS_PER_WORD
1364
1365 /* Allocation boundary (in *bits*) for the code of a function.  */
1366 #define FUNCTION_BOUNDARY 32
1367
1368 /* Alignment of field after `int : 0' in a structure.  */
1369 #define EMPTY_FIELD_BOUNDARY 32
1370
1371 /* Every structure's size must be a multiple of this.  */
1372 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1373 #define STRUCTURE_SIZE_BOUNDARY 8
1374
1375 /* There is no point aligning anything to a rounder boundary than this.  */
1376 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1377
1378 /* All accesses must be aligned.  */
1379 #define STRICT_ALIGNMENT 1
1380
1381 /* Define this if you wish to imitate the way many other C compilers
1382    handle alignment of bitfields and the structures that contain
1383    them.
1384
1385    The behavior is that the type written for a bit-field (`int',
1386    `short', or other integer type) imposes an alignment for the
1387    entire structure, as if the structure really did contain an
1388    ordinary field of that type.  In addition, the bit-field is placed
1389    within the structure so that it would fit within such a field,
1390    not crossing a boundary for it.
1391
1392    Thus, on most machines, a bit-field whose type is written as `int'
1393    would not cross a four-byte boundary, and would force four-byte
1394    alignment for the whole structure.  (The alignment used may not
1395    be four bytes; it is controlled by the other alignment
1396    parameters.)
1397
1398    If the macro is defined, its definition should be a C expression;
1399    a nonzero value for the expression enables this behavior.  */
1400
1401 #define PCC_BITFIELD_TYPE_MATTERS 1
1402
1403 /* If defined, a C expression to compute the alignment given to a
1404    constant that is being placed in memory.  CONSTANT is the constant
1405    and ALIGN is the alignment that the object would ordinarily have.
1406    The value of this macro is used instead of that alignment to align
1407    the object.
1408
1409    If this macro is not defined, then ALIGN is used.
1410
1411    The typical use of this macro is to increase alignment for string
1412    constants to be word aligned so that `strcpy' calls that copy
1413    constants can be done inline.  */
1414
1415 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1416   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1417    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1418
1419 /* If defined, a C expression to compute the alignment for a static
1420    variable.  TYPE is the data type, and ALIGN is the alignment that
1421    the object would ordinarily have.  The value of this macro is used
1422    instead of that alignment to align the object.
1423
1424    If this macro is not defined, then ALIGN is used.
1425
1426    One use of this macro is to increase alignment of medium-size
1427    data to make it all fit in fewer cache lines.  Another is to
1428    cause character arrays to be word-aligned so that `strcpy' calls
1429    that copy constants to character arrays can be done inline.  */
1430
1431 #undef DATA_ALIGNMENT
1432 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1433   ((((ALIGN) < BITS_PER_WORD)                                           \
1434     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1435         || TREE_CODE (TYPE) == UNION_TYPE                               \
1436         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1437
1438 /* We need this for the same reason as DATA_ALIGNMENT, namely to cause
1439    character arrays to be word-aligned so that `strcpy' calls that copy
1440    constants to character arrays can be done inline, and 'strcmp' can be
1441    optimised to use word loads. */
1442 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
1443   DATA_ALIGNMENT (TYPE, ALIGN)
1444
1445 #define PAD_VARARGS_DOWN \
1446   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1447
1448 /* Define if operations between registers always perform the operation
1449    on the full register even if a narrower mode is specified.  */
1450 #define WORD_REGISTER_OPERATIONS
1451
1452 /* When in 64-bit mode, move insns will sign extend SImode and CCmode
1453    moves.  All other references are zero extended.  */
1454 #define LOAD_EXTEND_OP(MODE) \
1455   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1456    ? SIGN_EXTEND : ZERO_EXTEND)
1457
1458 /* Define this macro if it is advisable to hold scalars in registers
1459    in a wider mode than that declared by the program.  In such cases,
1460    the value is constrained to be within the bounds of the declared
1461    type, but kept valid in the wider mode.  The signedness of the
1462    extension may differ from that of the type.  */
1463
1464 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1465   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1466       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1467     {                                           \
1468       if ((MODE) == SImode)                     \
1469         (UNSIGNEDP) = 0;                        \
1470       (MODE) = Pmode;                           \
1471     }
1472
1473 /* Pmode is always the same as ptr_mode, but not always the same as word_mode.
1474    Extensions of pointers to word_mode must be signed.  */
1475 #define POINTERS_EXTEND_UNSIGNED false
1476
1477 /* Define if loading short immediate values into registers sign extends.  */
1478 #define SHORT_IMMEDIATES_SIGN_EXTEND
1479
1480 /* The [d]clz instructions have the natural values at 0.  */
1481
1482 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1483   ((VALUE) = GET_MODE_BITSIZE (MODE), 2)
1484 \f
1485 /* Standard register usage.  */
1486
1487 /* Number of hardware registers.  We have:
1488
1489    - 32 integer registers
1490    - 32 floating point registers
1491    - 8 condition code registers
1492    - 2 accumulator registers (hi and lo)
1493    - 32 registers each for coprocessors 0, 2 and 3
1494    - 3 fake registers:
1495         - ARG_POINTER_REGNUM
1496         - FRAME_POINTER_REGNUM
1497         - GOT_VERSION_REGNUM (see the comment above load_call<mode> for details)
1498    - 3 dummy entries that were used at various times in the past.
1499    - 6 DSP accumulator registers (3 hi-lo pairs) for MIPS DSP ASE
1500    - 6 DSP control registers  */
1501
1502 #define FIRST_PSEUDO_REGISTER 188
1503
1504 /* By default, fix the kernel registers ($26 and $27), the global
1505    pointer ($28) and the stack pointer ($29).  This can change
1506    depending on the command-line options.
1507
1508    Regarding coprocessor registers: without evidence to the contrary,
1509    it's best to assume that each coprocessor register has a unique
1510    use.  This can be overridden, in, e.g., mips_override_options or
1511    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1512    for a particular target.  */
1513
1514 #define FIXED_REGISTERS                                                 \
1515 {                                                                       \
1516   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1517   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1518   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1519   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1520   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1521   /* COP0 registers */                                                  \
1522   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1523   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1524   /* COP2 registers */                                                  \
1525   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1526   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1527   /* COP3 registers */                                                  \
1528   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1529   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1530   /* 6 DSP accumulator registers & 6 control registers */               \
1531   0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1                                    \
1532 }
1533
1534
1535 /* Set up this array for o32 by default.
1536
1537    Note that we don't mark $31 as a call-clobbered register.  The idea is
1538    that it's really the call instructions themselves which clobber $31.
1539    We don't care what the called function does with it afterwards.
1540
1541    This approach makes it easier to implement sibcalls.  Unlike normal
1542    calls, sibcalls don't clobber $31, so the register reaches the
1543    called function in tact.  EPILOGUE_USES says that $31 is useful
1544    to the called function.  */
1545
1546 #define CALL_USED_REGISTERS                                             \
1547 {                                                                       \
1548   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1549   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1550   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1551   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1552   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1553   /* COP0 registers */                                                  \
1554   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1555   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1556   /* COP2 registers */                                                  \
1557   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1558   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1559   /* COP3 registers */                                                  \
1560   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1561   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1562   /* 6 DSP accumulator registers & 6 control registers */               \
1563   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                                    \
1564 }
1565
1566
1567 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1568
1569 #define CALL_REALLY_USED_REGISTERS                                      \
1570 { /* General registers.  */                                             \
1571   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1572   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1573   /* Floating-point registers.  */                                      \
1574   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1575   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1576   /* Others.  */                                                        \
1577   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0,                       \
1578   /* COP0 registers */                                                  \
1579   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1580   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1581   /* COP2 registers */                                                  \
1582   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1583   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1584   /* COP3 registers */                                                  \
1585   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1586   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1587   /* 6 DSP accumulator registers & 6 control registers */               \
1588   1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0                                    \
1589 }
1590
1591 /* Internal macros to classify a register number as to whether it's a
1592    general purpose register, a floating point register, a
1593    multiply/divide register, or a status register.  */
1594
1595 #define GP_REG_FIRST 0
1596 #define GP_REG_LAST  31
1597 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1598 #define GP_DBX_FIRST 0
1599
1600 #define FP_REG_FIRST 32
1601 #define FP_REG_LAST  63
1602 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1603 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1604
1605 #define MD_REG_FIRST 64
1606 #define MD_REG_LAST  65
1607 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1608 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1609
1610 /* The DWARF 2 CFA column which tracks the return address from a
1611    signal handler context.  This means that to maintain backwards
1612    compatibility, no hard register can be assigned this column if it
1613    would need to be handled by the DWARF unwinder.  */
1614 #define DWARF_ALT_FRAME_RETURN_COLUMN 66
1615
1616 #define ST_REG_FIRST 67
1617 #define ST_REG_LAST  74
1618 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1619
1620
1621 /* FIXME: renumber.  */
1622 #define COP0_REG_FIRST 80
1623 #define COP0_REG_LAST 111
1624 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1625
1626 #define COP2_REG_FIRST 112
1627 #define COP2_REG_LAST 143
1628 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1629
1630 #define COP3_REG_FIRST 144
1631 #define COP3_REG_LAST 175
1632 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1633 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1634 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1635
1636 #define DSP_ACC_REG_FIRST 176
1637 #define DSP_ACC_REG_LAST 181
1638 #define DSP_ACC_REG_NUM (DSP_ACC_REG_LAST - DSP_ACC_REG_FIRST + 1)
1639
1640 #define AT_REGNUM       (GP_REG_FIRST + 1)
1641 #define HI_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST : MD_REG_FIRST + 1)
1642 #define LO_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST + 1 : MD_REG_FIRST)
1643
1644 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1645    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1646    should be used instead.  */
1647 #define FPSW_REGNUM     ST_REG_FIRST
1648
1649 #define GP_REG_P(REGNO) \
1650   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1651 #define M16_REG_P(REGNO) \
1652   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1653 #define FP_REG_P(REGNO)  \
1654   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1655 #define MD_REG_P(REGNO) \
1656   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1657 #define ST_REG_P(REGNO) \
1658   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1659 #define COP0_REG_P(REGNO) \
1660   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1661 #define COP2_REG_P(REGNO) \
1662   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1663 #define COP3_REG_P(REGNO) \
1664   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1665 #define ALL_COP_REG_P(REGNO) \
1666   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1667 /* Test if REGNO is one of the 6 new DSP accumulators.  */
1668 #define DSP_ACC_REG_P(REGNO) \
1669   ((unsigned int) ((int) (REGNO) - DSP_ACC_REG_FIRST) < DSP_ACC_REG_NUM)
1670 /* Test if REGNO is hi, lo, or one of the 6 new DSP accumulators.  */
1671 #define ACC_REG_P(REGNO) \
1672   (MD_REG_P (REGNO) || DSP_ACC_REG_P (REGNO))
1673
1674 #define FP_REG_RTX_P(X) (REG_P (X) && FP_REG_P (REGNO (X)))
1675
1676 /* True if X is (const (unspec [(const_int 0)] UNSPEC_GP)).  This is used
1677    to initialize the mips16 gp pseudo register.  */
1678 #define CONST_GP_P(X)                           \
1679   (GET_CODE (X) == CONST                        \
1680    && GET_CODE (XEXP (X, 0)) == UNSPEC          \
1681    && XINT (XEXP (X, 0), 1) == UNSPEC_GP)
1682
1683 /* Return coprocessor number from register number.  */
1684
1685 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1686   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1687    : COP3_REG_P (REGNO) ? '3' : '?')
1688
1689
1690 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1691
1692 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1693   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1694
1695 #define MODES_TIEABLE_P mips_modes_tieable_p
1696
1697 /* Register to use for pushing function arguments.  */
1698 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1699
1700 /* These two registers don't really exist: they get eliminated to either
1701    the stack or hard frame pointer.  */
1702 #define ARG_POINTER_REGNUM 77
1703 #define FRAME_POINTER_REGNUM 78
1704
1705 /* $30 is not available on the mips16, so we use $17 as the frame
1706    pointer.  */
1707 #define HARD_FRAME_POINTER_REGNUM \
1708   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1709
1710 #define FRAME_POINTER_REQUIRED (mips_frame_pointer_required ())
1711
1712 /* Register in which static-chain is passed to a function.  */
1713 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 15)
1714
1715 /* Registers used as temporaries in prologue/epilogue code:
1716
1717    - If a MIPS16 PIC function needs access to _gp, it first loads
1718      the value into MIPS16_PIC_TEMP and then copies it to $gp.
1719
1720    - The prologue can use MIPS_PROLOGUE_TEMP as a general temporary
1721      register.  The register must not conflict with MIPS16_PIC_TEMP.
1722
1723    - The epilogue can use MIPS_EPILOGUE_TEMP as a general temporary
1724      register.
1725
1726    If we're generating MIPS16 code, these registers must come from the
1727    core set of 8.  The prologue registers mustn't conflict with any
1728    incoming arguments, the static chain pointer, or the frame pointer.
1729    The epilogue temporary mustn't conflict with the return registers,
1730    the PIC call register ($25), the frame pointer, the EH stack adjustment,
1731    or the EH data registers.  */
1732
1733 #define MIPS16_PIC_TEMP_REGNUM (GP_REG_FIRST + 2)
1734 #define MIPS_PROLOGUE_TEMP_REGNUM (GP_REG_FIRST + 3)
1735 #define MIPS_EPILOGUE_TEMP_REGNUM (GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1736
1737 #define MIPS16_PIC_TEMP gen_rtx_REG (Pmode, MIPS16_PIC_TEMP_REGNUM)
1738 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1739 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1740
1741 /* Define this macro if it is as good or better to call a constant
1742    function address than to call an address kept in a register.  */
1743 #define NO_FUNCTION_CSE 1
1744
1745 /* The ABI-defined global pointer.  Sometimes we use a different
1746    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1747 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1748
1749 /* We normally use $28 as the global pointer.  However, when generating
1750    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1751    register instead.  They can then avoid saving and restoring $28
1752    and perhaps avoid using a frame at all.
1753
1754    When a leaf function uses something other than $28, mips_expand_prologue
1755    will modify pic_offset_table_rtx in place.  Take the register number
1756    from there after reload.  */
1757 #define PIC_OFFSET_TABLE_REGNUM \
1758   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1759
1760 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1761 \f
1762 /* Define the classes of registers for register constraints in the
1763    machine description.  Also define ranges of constants.
1764
1765    One of the classes must always be named ALL_REGS and include all hard regs.
1766    If there is more than one class, another class must be named NO_REGS
1767    and contain no registers.
1768
1769    The name GENERAL_REGS must be the name of a class (or an alias for
1770    another name such as ALL_REGS).  This is the class of registers
1771    that is allowed by "g" or "r" in a register constraint.
1772    Also, registers outside this class are allocated only when
1773    instructions express preferences for them.
1774
1775    The classes must be numbered in nondecreasing order; that is,
1776    a larger-numbered class must never be contained completely
1777    in a smaller-numbered class.
1778
1779    For any two classes, it is very desirable that there be another
1780    class that represents their union.  */
1781
1782 enum reg_class
1783 {
1784   NO_REGS,                      /* no registers in set */
1785   M16_REGS,                     /* mips16 directly accessible registers */
1786   T_REG,                        /* mips16 T register ($24) */
1787   M16_T_REGS,                   /* mips16 registers plus T register */
1788   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1789   V1_REG,                       /* Register $v1 ($3) used for TLS access.  */
1790   LEA_REGS,                     /* Every GPR except $25 */
1791   GR_REGS,                      /* integer registers */
1792   FP_REGS,                      /* floating point registers */
1793   MD0_REG,                      /* first multiply/divide register */
1794   MD1_REG,                      /* second multiply/divide register */
1795   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1796   COP0_REGS,                    /* generic coprocessor classes */
1797   COP2_REGS,
1798   COP3_REGS,
1799   ST_REGS,                      /* status registers (fp status) */
1800   DSP_ACC_REGS,                 /* DSP accumulator registers */
1801   ACC_REGS,                     /* Hi/Lo and DSP accumulator registers */
1802   FRAME_REGS,                   /* $arg and $frame */
1803   GR_AND_MD0_REGS,              /* union classes */
1804   GR_AND_MD1_REGS,
1805   GR_AND_MD_REGS,
1806   GR_AND_ACC_REGS,
1807   ALL_REGS,                     /* all registers */
1808   LIM_REG_CLASSES               /* max value + 1 */
1809 };
1810
1811 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1812
1813 #define GENERAL_REGS GR_REGS
1814
1815 /* An initializer containing the names of the register classes as C
1816    string constants.  These names are used in writing some of the
1817    debugging dumps.  */
1818
1819 #define REG_CLASS_NAMES                                                 \
1820 {                                                                       \
1821   "NO_REGS",                                                            \
1822   "M16_REGS",                                                           \
1823   "T_REG",                                                              \
1824   "M16_T_REGS",                                                         \
1825   "PIC_FN_ADDR_REG",                                                    \
1826   "V1_REG",                                                             \
1827   "LEA_REGS",                                                           \
1828   "GR_REGS",                                                            \
1829   "FP_REGS",                                                            \
1830   "MD0_REG",                                                            \
1831   "MD1_REG",                                                            \
1832   "MD_REGS",                                                            \
1833   /* coprocessor registers */                                           \
1834   "COP0_REGS",                                                          \
1835   "COP2_REGS",                                                          \
1836   "COP3_REGS",                                                          \
1837   "ST_REGS",                                                            \
1838   "DSP_ACC_REGS",                                                       \
1839   "ACC_REGS",                                                           \
1840   "FRAME_REGS",                                                         \
1841   "GR_AND_MD0_REGS",                                                    \
1842   "GR_AND_MD1_REGS",                                                    \
1843   "GR_AND_MD_REGS",                                                     \
1844   "GR_AND_ACC_REGS",                                                    \
1845   "ALL_REGS"                                                            \
1846 }
1847
1848 /* An initializer containing the contents of the register classes,
1849    as integers which are bit masks.  The Nth integer specifies the
1850    contents of class N.  The way the integer MASK is interpreted is
1851    that register R is in the class if `MASK & (1 << R)' is 1.
1852
1853    When the machine has more than 32 registers, an integer does not
1854    suffice.  Then the integers are replaced by sub-initializers,
1855    braced groupings containing several integers.  Each
1856    sub-initializer must be suitable as an initializer for the type
1857    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1858
1859 #define REG_CLASS_CONTENTS                                                                              \
1860 {                                                                                                       \
1861   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* NO_REGS */           \
1862   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* M16_REGS */          \
1863   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* T_REG */             \
1864   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* M16_T_REGS */        \
1865   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* PIC_FN_ADDR_REG */   \
1866   { 0x00000008, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* V1_REG */            \
1867   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* LEA_REGS */          \
1868   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* GR_REGS */           \
1869   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* FP_REGS */           \
1870   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* MD0_REG */           \
1871   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* MD1_REG */           \
1872   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* MD_REGS */           \
1873   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* COP0_REGS */         \
1874   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* COP2_REGS */         \
1875   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* COP3_REGS */         \
1876   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* ST_REGS */           \
1877   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x003f0000 },   /* DSP_ACC_REGS */      \
1878   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* ACC_REGS */          \
1879   { 0x00000000, 0x00000000, 0x00006000, 0x00000000, 0x00000000, 0x00000000 },   /* FRAME_REGS */        \
1880   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* GR_AND_MD0_REGS */   \
1881   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* GR_AND_MD1_REGS */   \
1882   { 0xffffffff, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* GR_AND_MD_REGS */    \
1883   { 0xffffffff, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* GR_AND_ACC_REGS */   \
1884   { 0xffffffff, 0xffffffff, 0xffff67ff, 0xffffffff, 0xffffffff, 0x0fffffff }    /* ALL_REGS */          \
1885 }
1886
1887
1888 /* A C expression whose value is a register class containing hard
1889    register REGNO.  In general there is more that one such class;
1890    choose a class which is "minimal", meaning that no smaller class
1891    also contains the register.  */
1892
1893 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1894
1895 /* A macro whose definition is the name of the class to which a
1896    valid base register must belong.  A base register is one used in
1897    an address which is the register value plus a displacement.  */
1898
1899 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1900
1901 /* A macro whose definition is the name of the class to which a
1902    valid index register must belong.  An index register is one used
1903    in an address where its value is either multiplied by a scale
1904    factor or added to another register (as well as added to a
1905    displacement).  */
1906
1907 #define INDEX_REG_CLASS NO_REGS
1908
1909 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1910    registers explicitly used in the rtl to be used as spill registers
1911    but prevents the compiler from extending the lifetime of these
1912    registers.  */
1913
1914 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1915
1916 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
1917    is the default value (allocate the registers in numeric order).  We
1918    define it just so that we can override it for the mips16 target in
1919    ORDER_REGS_FOR_LOCAL_ALLOC.  */
1920
1921 #define REG_ALLOC_ORDER                                                 \
1922 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
1923   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
1924   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
1925   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
1926   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
1927   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
1928   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
1929   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
1930   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
1931   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
1932   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175,      \
1933   176,177,178,179,180,181,182,183,184,185,186,187                       \
1934 }
1935
1936 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1937    to be rearranged based on a particular function.  On the mips16, we
1938    want to allocate $24 (T_REG) before other registers for
1939    instructions for which it is possible.  */
1940
1941 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
1942
1943 /* True if VALUE is an unsigned 6-bit number.  */
1944
1945 #define UIMM6_OPERAND(VALUE) \
1946   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0x3f) == 0)
1947
1948 /* True if VALUE is a signed 10-bit number.  */
1949
1950 #define IMM10_OPERAND(VALUE) \
1951   ((unsigned HOST_WIDE_INT) (VALUE) + 0x200 < 0x400)
1952
1953 /* True if VALUE is a signed 16-bit number.  */
1954
1955 #define SMALL_OPERAND(VALUE) \
1956   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
1957
1958 /* True if VALUE is an unsigned 16-bit number.  */
1959
1960 #define SMALL_OPERAND_UNSIGNED(VALUE) \
1961   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
1962
1963 /* True if VALUE can be loaded into a register using LUI.  */
1964
1965 #define LUI_OPERAND(VALUE)                                      \
1966   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
1967    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
1968
1969 /* Return a value X with the low 16 bits clear, and such that
1970    VALUE - X is a signed 16-bit value.  */
1971
1972 #define CONST_HIGH_PART(VALUE) \
1973   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
1974
1975 #define CONST_LOW_PART(VALUE) \
1976   ((VALUE) - CONST_HIGH_PART (VALUE))
1977
1978 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
1979 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
1980 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
1981
1982 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
1983   mips_preferred_reload_class (X, CLASS)
1984
1985 /* The HI and LO registers can only be reloaded via the general
1986    registers.  Condition code registers can only be loaded to the
1987    general registers, and from the floating point registers.  */
1988
1989 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
1990   mips_secondary_reload_class (CLASS, MODE, X, true)
1991 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
1992   mips_secondary_reload_class (CLASS, MODE, X, false)
1993
1994 /* Return the maximum number of consecutive registers
1995    needed to represent mode MODE in a register of class CLASS.  */
1996
1997 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
1998
1999 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
2000   mips_cannot_change_mode_class (FROM, TO, CLASS)
2001 \f
2002 /* Stack layout; function entry, exit and calling.  */
2003
2004 #define STACK_GROWS_DOWNWARD
2005
2006 /* The offset of the first local variable from the beginning of the frame.
2007    See mips_compute_frame_info for details about the frame layout.  */
2008
2009 #define STARTING_FRAME_OFFSET                                           \
2010   (crtl->outgoing_args_size                                     \
2011    + (TARGET_CALL_CLOBBERED_GP ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
2012
2013 #define RETURN_ADDR_RTX mips_return_addr
2014
2015 /* Mask off the MIPS16 ISA bit in unwind addresses.
2016
2017    The reason for this is a little subtle.  When unwinding a call,
2018    we are given the call's return address, which on most targets
2019    is the address of the following instruction.  However, what we
2020    actually want to find is the EH region for the call itself.
2021    The target-independent unwind code therefore searches for "RA - 1".
2022
2023    In the MIPS16 case, RA is always an odd-valued (ISA-encoded) address.
2024    RA - 1 is therefore the real (even-valued) start of the return
2025    instruction.  EH region labels are usually odd-valued MIPS16 symbols
2026    too, so a search for an even address within a MIPS16 region would
2027    usually work.
2028
2029    However, there is an exception.  If the end of an EH region is also
2030    the end of a function, the end label is allowed to be even.  This is
2031    necessary because a following non-MIPS16 function may also need EH
2032    information for its first instruction.
2033
2034    Thus a MIPS16 region may be terminated by an ISA-encoded or a
2035    non-ISA-encoded address.  This probably isn't ideal, but it is
2036    the traditional (legacy) behavior.  It is therefore only safe
2037    to search MIPS EH regions for an _odd-valued_ address.
2038
2039    Masking off the ISA bit means that the target-independent code
2040    will search for "(RA & -2) - 1", which is guaranteed to be odd.  */
2041 #define MASK_RETURN_ADDR GEN_INT (-2)
2042
2043
2044 /* Similarly, don't use the least-significant bit to tell pointers to
2045    code from vtable index.  */
2046
2047 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
2048
2049 /* The eliminations to $17 are only used for mips16 code.  See the
2050    definition of HARD_FRAME_POINTER_REGNUM.  */
2051
2052 #define ELIMINABLE_REGS                                                 \
2053 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
2054  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
2055  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
2056  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
2057  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
2058  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
2059
2060 /* Make sure that we're not trying to eliminate to the wrong hard frame
2061    pointer.  */
2062 #define CAN_ELIMINATE(FROM, TO) \
2063   ((TO) == HARD_FRAME_POINTER_REGNUM || (TO) == STACK_POINTER_REGNUM)
2064
2065 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
2066   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
2067
2068 /* Allocate stack space for arguments at the beginning of each function.  */
2069 #define ACCUMULATE_OUTGOING_ARGS 1
2070
2071 /* The argument pointer always points to the first argument.  */
2072 #define FIRST_PARM_OFFSET(FNDECL) 0
2073
2074 /* o32 and o64 reserve stack space for all argument registers.  */
2075 #define REG_PARM_STACK_SPACE(FNDECL)                    \
2076   (TARGET_OLDABI                                        \
2077    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
2078    : 0)
2079
2080 /* Define this if it is the responsibility of the caller to
2081    allocate the area reserved for arguments passed in registers.
2082    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
2083    of this macro is to determine whether the space is included in
2084    `crtl->outgoing_args_size'.  */
2085 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
2086
2087 #define STACK_BOUNDARY (TARGET_NEWABI ? 128 : 64)
2088 \f
2089 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
2090
2091 /* Symbolic macros for the registers used to return integer and floating
2092    point values.  */
2093
2094 #define GP_RETURN (GP_REG_FIRST + 2)
2095 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
2096
2097 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
2098
2099 /* Symbolic macros for the first/last argument registers.  */
2100
2101 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
2102 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2103 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
2104 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2105
2106 #define LIBCALL_VALUE(MODE) \
2107   mips_function_value (NULL_TREE, MODE)
2108
2109 #define FUNCTION_VALUE(VALTYPE, FUNC) \
2110   mips_function_value (VALTYPE, VOIDmode)
2111
2112 /* 1 if N is a possible register number for a function value.
2113    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
2114    Currently, R2 and F0 are only implemented here (C has no complex type)  */
2115
2116 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
2117   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
2118       && (N) == FP_RETURN + 2))
2119
2120 /* 1 if N is a possible register number for function argument passing.
2121    We have no FP argument registers when soft-float.  When FP registers
2122    are 32 bits, we can't directly reference the odd numbered ones.  */
2123
2124 #define FUNCTION_ARG_REGNO_P(N)                                 \
2125   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
2126     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
2127    && !fixed_regs[N])
2128 \f
2129 /* This structure has to cope with two different argument allocation
2130    schemes.  Most MIPS ABIs view the arguments as a structure, of which
2131    the first N words go in registers and the rest go on the stack.  If I
2132    < N, the Ith word might go in Ith integer argument register or in a
2133    floating-point register.  For these ABIs, we only need to remember
2134    the offset of the current argument into the structure.
2135
2136    The EABI instead allocates the integer and floating-point arguments
2137    separately.  The first N words of FP arguments go in FP registers,
2138    the rest go on the stack.  Likewise, the first N words of the other
2139    arguments go in integer registers, and the rest go on the stack.  We
2140    need to maintain three counts: the number of integer registers used,
2141    the number of floating-point registers used, and the number of words
2142    passed on the stack.
2143
2144    We could keep separate information for the two ABIs (a word count for
2145    the standard ABIs, and three separate counts for the EABI).  But it
2146    seems simpler to view the standard ABIs as forms of EABI that do not
2147    allocate floating-point registers.
2148
2149    So for the standard ABIs, the first N words are allocated to integer
2150    registers, and mips_function_arg decides on an argument-by-argument
2151    basis whether that argument should really go in an integer register,
2152    or in a floating-point one.  */
2153
2154 typedef struct mips_args {
2155   /* Always true for varargs functions.  Otherwise true if at least
2156      one argument has been passed in an integer register.  */
2157   int gp_reg_found;
2158
2159   /* The number of arguments seen so far.  */
2160   unsigned int arg_number;
2161
2162   /* The number of integer registers used so far.  For all ABIs except
2163      EABI, this is the number of words that have been added to the
2164      argument structure, limited to MAX_ARGS_IN_REGISTERS.  */
2165   unsigned int num_gprs;
2166
2167   /* For EABI, the number of floating-point registers used so far.  */
2168   unsigned int num_fprs;
2169
2170   /* The number of words passed on the stack.  */
2171   unsigned int stack_words;
2172
2173   /* On the mips16, we need to keep track of which floating point
2174      arguments were passed in general registers, but would have been
2175      passed in the FP regs if this were a 32-bit function, so that we
2176      can move them to the FP regs if we wind up calling a 32-bit
2177      function.  We record this information in fp_code, encoded in base
2178      four.  A zero digit means no floating point argument, a one digit
2179      means an SFmode argument, and a two digit means a DFmode argument,
2180      and a three digit is not used.  The low order digit is the first
2181      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2182      an SFmode argument.  ??? A more sophisticated approach will be
2183      needed if MIPS_ABI != ABI_32.  */
2184   int fp_code;
2185
2186   /* True if the function has a prototype.  */
2187   int prototype;
2188 } CUMULATIVE_ARGS;
2189
2190 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2191    for a call to a function whose data type is FNTYPE.
2192    For a library call, FNTYPE is 0.  */
2193
2194 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
2195   mips_init_cumulative_args (&CUM, FNTYPE)
2196
2197 /* Update the data in CUM to advance over an argument
2198    of mode MODE and data type TYPE.
2199    (TYPE is null for libcalls where that information may not be available.)  */
2200
2201 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
2202   mips_function_arg_advance (&CUM, MODE, TYPE, NAMED)
2203
2204 /* Determine where to put an argument to a function.
2205    Value is zero to push the argument on the stack,
2206    or a hard register in which to store the argument.
2207
2208    MODE is the argument's machine mode.
2209    TYPE is the data type of the argument (as a tree).
2210     This is null for libcalls where that information may
2211     not be available.
2212    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2213     the preceding args and about the function being called.
2214    NAMED is nonzero if this argument is a named parameter
2215     (otherwise it is an extra parameter matching an ellipsis).  */
2216
2217 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2218   mips_function_arg (&CUM, MODE, TYPE, NAMED)
2219
2220 #define FUNCTION_ARG_BOUNDARY mips_function_arg_boundary
2221
2222 #define FUNCTION_ARG_PADDING(MODE, TYPE) \
2223   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
2224
2225 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST) \
2226   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
2227
2228 /* True if using EABI and varargs can be passed in floating-point
2229    registers.  Under these conditions, we need a more complex form
2230    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2231 #define EABI_FLOAT_VARARGS_P \
2232         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2233
2234 \f
2235 /* Say that the epilogue uses the return address register.  Note that
2236    in the case of sibcalls, the values "used by the epilogue" are
2237    considered live at the start of the called function.
2238
2239    If using a GOT, say that the epilogue also uses GOT_VERSION_REGNUM.
2240    See the comment above load_call<mode> for details.  */
2241 #define EPILOGUE_USES(REGNO) \
2242   ((REGNO) == 31 || (TARGET_USE_GOT && (REGNO) == GOT_VERSION_REGNUM))
2243
2244 /* Treat LOC as a byte offset from the stack pointer and round it up
2245    to the next fully-aligned offset.  */
2246 #define MIPS_STACK_ALIGN(LOC) \
2247   (TARGET_NEWABI ? ((LOC) + 15) & -16 : ((LOC) + 7) & -8)
2248
2249 \f
2250 /* Output assembler code to FILE to increment profiler label # LABELNO
2251    for profiling a function entry.  */
2252
2253 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2254 {                                                                       \
2255   if (TARGET_MIPS16)                                                    \
2256     sorry ("mips16 function profiling");                                \
2257   if (TARGET_LONG_CALLS)                                                \
2258     {                                                                   \
2259       /*  For TARGET_LONG_CALLS use $3 for the address of _mcount.  */  \
2260       if (Pmode == DImode)                                              \
2261         fprintf (FILE, "\tdla\t%s,_mcount\n", reg_names[GP_REG_FIRST + 3]); \
2262       else                                                              \
2263         fprintf (FILE, "\tla\t%s,_mcount\n", reg_names[GP_REG_FIRST + 3]); \
2264     }                                                                   \
2265   fprintf (FILE, "\t.set\tnoat\n");                                     \
2266   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2267            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2268   /* _mcount treats $2 as the static chain register.  */                \
2269   if (cfun->static_chain_decl != NULL)                                  \
2270     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[2],                     \
2271              reg_names[STATIC_CHAIN_REGNUM]);                           \
2272   if (!TARGET_NEWABI)                                                   \
2273     {                                                                   \
2274       fprintf (FILE,                                                    \
2275                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2276                TARGET_64BIT ? "dsubu" : "subu",                         \
2277                reg_names[STACK_POINTER_REGNUM],                         \
2278                reg_names[STACK_POINTER_REGNUM],                         \
2279                Pmode == DImode ? 16 : 8);                               \
2280     }                                                                   \
2281   if (TARGET_LONG_CALLS)                                                \
2282     fprintf (FILE, "\tjalr\t%s\n", reg_names[GP_REG_FIRST + 3]);        \
2283   else                                                                  \
2284     fprintf (FILE, "\tjal\t_mcount\n");                                 \
2285   fprintf (FILE, "\t.set\tat\n");                                       \
2286   /* _mcount treats $2 as the static chain register.  */                \
2287   if (cfun->static_chain_decl != NULL)                                  \
2288     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[STATIC_CHAIN_REGNUM],   \
2289              reg_names[2]);                                             \
2290 }
2291
2292 /* The profiler preserves all interesting registers, including $31.  */
2293 #define MIPS_SAVE_REG_FOR_PROFILING_P(REGNO) false
2294
2295 /* No mips port has ever used the profiler counter word, so don't emit it
2296    or the label for it.  */
2297
2298 #define NO_PROFILE_COUNTERS 1
2299
2300 /* Define this macro if the code for function profiling should come
2301    before the function prologue.  Normally, the profiling code comes
2302    after.  */
2303
2304 /* #define PROFILE_BEFORE_PROLOGUE */
2305
2306 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2307    the stack pointer does not matter.  The value is tested only in
2308    functions that have frame pointers.
2309    No definition is equivalent to always zero.  */
2310
2311 #define EXIT_IGNORE_STACK 1
2312
2313 \f
2314 /* A C statement to output, on the stream FILE, assembler code for a
2315    block of data that contains the constant parts of a trampoline.
2316    This code should not include a label--the label is taken care of
2317    automatically.  */
2318
2319 #define TRAMPOLINE_TEMPLATE(STREAM)                                     \
2320 {                                                                       \
2321   if (ptr_mode == DImode)                                               \
2322     fprintf (STREAM, "\t.word\t0x03e0082d\t\t# dmove   $1,$31\n");      \
2323   else                                                                  \
2324     fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");       \
2325   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2326   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2327   if (ptr_mode == DImode)                                               \
2328     {                                                                   \
2329       fprintf (STREAM, "\t.word\t0xdff90014\t\t# ld     $25,20($31)\n"); \
2330       fprintf (STREAM, "\t.word\t0xdfef001c\t\t# ld     $15,28($31)\n"); \
2331     }                                                                   \
2332   else                                                                  \
2333     {                                                                   \
2334       fprintf (STREAM, "\t.word\t0x8ff90010\t\t# lw     $25,16($31)\n"); \
2335       fprintf (STREAM, "\t.word\t0x8fef0014\t\t# lw     $15,20($31)\n"); \
2336     }                                                                   \
2337   fprintf (STREAM, "\t.word\t0x03200008\t\t# jr     $25\n");            \
2338   if (ptr_mode == DImode)                                               \
2339     {                                                                   \
2340       fprintf (STREAM, "\t.word\t0x0020f82d\t\t# dmove   $31,$1\n");    \
2341       fprintf (STREAM, "\t.word\t0x00000000\t\t# <padding>\n");         \
2342       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2343       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2344     }                                                                   \
2345   else                                                                  \
2346     {                                                                   \
2347       fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");     \
2348       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2349       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2350     }                                                                   \
2351 }
2352
2353 /* A C expression for the size in bytes of the trampoline, as an
2354    integer.  */
2355
2356 #define TRAMPOLINE_SIZE (ptr_mode == DImode ? 48 : 36)
2357
2358 /* Alignment required for trampolines, in bits.  */
2359
2360 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2361
2362 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2363    program and data caches.  */
2364
2365 #ifndef CACHE_FLUSH_FUNC
2366 #define CACHE_FLUSH_FUNC "_flush_cache"
2367 #endif
2368
2369 #define MIPS_ICACHE_SYNC(ADDR, SIZE)                                    \
2370   /* Flush both caches.  We need to flush the data cache in case        \
2371      the system has a write-back cache.  */                             \
2372   emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func), \
2373                      0, VOIDmode, 3, ADDR, Pmode, SIZE, Pmode,          \
2374                      GEN_INT (3), TYPE_MODE (integer_type_node))
2375
2376 /* A C statement to initialize the variable parts of a trampoline.
2377    ADDR is an RTX for the address of the trampoline; FNADDR is an
2378    RTX for the address of the nested function; STATIC_CHAIN is an
2379    RTX for the static chain value that should be passed to the
2380    function when it is called.  */
2381
2382 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2383 {                                                                           \
2384   rtx func_addr, chain_addr, end_addr;                                      \
2385                                                                             \
2386   func_addr = plus_constant (ADDR, ptr_mode == DImode ? 32 : 28);           \
2387   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2388   mips_emit_move (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2389   mips_emit_move (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2390   end_addr = gen_reg_rtx (Pmode);                                           \
2391   emit_insn (gen_add3_insn (end_addr, copy_rtx (ADDR),                      \
2392                             GEN_INT (TRAMPOLINE_SIZE)));                    \
2393   emit_insn (gen_clear_cache (copy_rtx (ADDR), end_addr));                  \
2394 }
2395 \f
2396 /* Addressing modes, and classification of registers for them.  */
2397
2398 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2399 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2400   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2401
2402 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2403    and check its validity for a certain class.
2404    We have two alternate definitions for each of them.
2405    The usual definition accepts all pseudo regs; the other rejects them all.
2406    The symbol REG_OK_STRICT causes the latter definition to be used.
2407
2408    Most source files want to accept pseudo regs in the hope that
2409    they will get allocated to the class that the insn wants them to be in.
2410    Some source files that are used after register allocation
2411    need to be strict.  */
2412
2413 #ifndef REG_OK_STRICT
2414 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2415   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2416 #else
2417 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2418   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2419 #endif
2420
2421 #define REG_OK_FOR_INDEX_P(X) 0
2422
2423 \f
2424 /* Maximum number of registers that can appear in a valid memory address.  */
2425
2426 #define MAX_REGS_PER_ADDRESS 1
2427
2428 #ifdef REG_OK_STRICT
2429 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2430 {                                               \
2431   if (mips_legitimate_address_p (MODE, X, 1))   \
2432     goto ADDR;                                  \
2433 }
2434 #else
2435 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2436 {                                               \
2437   if (mips_legitimate_address_p (MODE, X, 0))   \
2438     goto ADDR;                                  \
2439 }
2440 #endif
2441
2442 /* Check for constness inline but use mips_legitimate_address_p
2443    to check whether a constant really is an address.  */
2444
2445 #define CONSTANT_ADDRESS_P(X) \
2446   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2447
2448 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2449
2450 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2451   do {                                                          \
2452     if (mips_legitimize_address (&(X), MODE))                   \
2453       goto WIN;                                                 \
2454   } while (0)
2455
2456
2457 /* A C statement or compound statement with a conditional `goto
2458    LABEL;' executed if memory address X (an RTX) can have different
2459    meanings depending on the machine mode of the memory reference it
2460    is used for.
2461
2462    Autoincrement and autodecrement addresses typically have
2463    mode-dependent effects because the amount of the increment or
2464    decrement is the size of the operand being addressed.  Some
2465    machines have other mode-dependent addresses.  Many RISC machines
2466    have no mode-dependent addresses.
2467
2468    You may assume that ADDR is a valid address for the machine.  */
2469
2470 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
2471
2472 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2473    'the start of the function that this code is output in'.  */
2474
2475 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2476   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2477     asm_fprintf ((FILE), "%U%s",                                        \
2478                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2479   else                                                                  \
2480     asm_fprintf ((FILE), "%U%s", (NAME))
2481 \f
2482 /* Flag to mark a function decl symbol that requires a long call.  */
2483 #define SYMBOL_FLAG_LONG_CALL   (SYMBOL_FLAG_MACH_DEP << 0)
2484 #define SYMBOL_REF_LONG_CALL_P(X)                                       \
2485   ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_LONG_CALL) != 0)
2486
2487 /* This flag marks functions that cannot be lazily bound.  */
2488 #define SYMBOL_FLAG_BIND_NOW (SYMBOL_FLAG_MACH_DEP << 1)
2489 #define SYMBOL_REF_BIND_NOW_P(RTX) \
2490   ((SYMBOL_REF_FLAGS (RTX) & SYMBOL_FLAG_BIND_NOW) != 0)
2491
2492 /* True if we're generating a form of MIPS16 code in which jump tables
2493    are stored in the text section and encoded as 16-bit PC-relative
2494    offsets.  This is only possible when general text loads are allowed,
2495    since the table access itself will be an "lh" instruction.  */
2496 /* ??? 16-bit offsets can overflow in large functions.  */
2497 #define TARGET_MIPS16_SHORT_JUMP_TABLES TARGET_MIPS16_TEXT_LOADS
2498
2499 #define JUMP_TABLES_IN_TEXT_SECTION TARGET_MIPS16_SHORT_JUMP_TABLES
2500
2501 #define CASE_VECTOR_MODE (TARGET_MIPS16_SHORT_JUMP_TABLES ? HImode : ptr_mode)
2502
2503 #define CASE_VECTOR_PC_RELATIVE TARGET_MIPS16_SHORT_JUMP_TABLES
2504
2505 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2506 #ifndef DEFAULT_SIGNED_CHAR
2507 #define DEFAULT_SIGNED_CHAR 1
2508 #endif
2509
2510 /* Although LDC1 and SDC1 provide 64-bit moves on 32-bit targets,
2511    we generally don't want to use them for copying arbitrary data.
2512    A single N-word move is usually the same cost as N single-word moves.  */
2513 #define MOVE_MAX UNITS_PER_WORD
2514 #define MAX_MOVE_MAX 8
2515
2516 /* Define this macro as a C expression which is nonzero if
2517    accessing less than a word of memory (i.e. a `char' or a
2518    `short') is no faster than accessing a word of memory, i.e., if
2519    such access require more than one instruction or if there is no
2520    difference in cost between byte and (aligned) word loads.
2521
2522    On RISC machines, it tends to generate better code to define
2523    this as 1, since it avoids making a QI or HI mode register.
2524
2525    But, generating word accesses for -mips16 is generally bad as shifts
2526    (often extended) would be needed for byte accesses.  */
2527 #define SLOW_BYTE_ACCESS (!TARGET_MIPS16)
2528
2529 /* Define this to be nonzero if shift instructions ignore all but the low-order
2530    few bits.  */
2531 #define SHIFT_COUNT_TRUNCATED 1
2532
2533 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2534    is done just by pretending it is already truncated.  */
2535 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2536   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2537
2538
2539 /* Specify the machine mode that pointers have.
2540    After generation of rtl, the compiler makes no further distinction
2541    between pointers and any other objects of this machine mode.  */
2542
2543 #ifndef Pmode
2544 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2545 #endif
2546
2547 /* Give call MEMs SImode since it is the "most permissive" mode
2548    for both 32-bit and 64-bit targets.  */
2549
2550 #define FUNCTION_MODE SImode
2551
2552 \f
2553 /* A C expression for the cost of moving data from a register in
2554    class FROM to one in class TO.  The classes are expressed using
2555    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2556    the default; other values are interpreted relative to that.
2557
2558    It is not required that the cost always equal 2 when FROM is the
2559    same as TO; on some machines it is expensive to move between
2560    registers if they are not general registers.
2561
2562    If reload sees an insn consisting of a single `set' between two
2563    hard registers, and if `REGISTER_MOVE_COST' applied to their
2564    classes returns a value of 2, reload does not check to ensure
2565    that the constraints of the insn are met.  Setting a cost of
2566    other than 2 will allow reload to verify that the constraints are
2567    met.  You should do this if the `movM' pattern's constraints do
2568    not allow such copying.  */
2569
2570 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2571   mips_register_move_cost (MODE, FROM, TO)
2572
2573 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2574   (mips_cost->memory_latency                    \
2575    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2576
2577 /* Define if copies to/from condition code registers should be avoided.
2578
2579    This is needed for the MIPS because reload_outcc is not complete;
2580    it needs to handle cases where the source is a general or another
2581    condition code register.  */
2582 #define AVOID_CCMODE_COPIES
2583
2584 /* A C expression for the cost of a branch instruction.  A value of
2585    1 is the default; other values are interpreted relative to that.  */
2586
2587 #define BRANCH_COST(speed_p, predictable_p) mips_branch_cost
2588 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
2589
2590 /* If defined, modifies the length assigned to instruction INSN as a
2591    function of the context in which it is used.  LENGTH is an lvalue
2592    that contains the initially computed length of the insn and should
2593    be updated with the correct length of the insn.  */
2594 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2595   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2596
2597 /* Return the asm template for a non-MIPS16 conditional branch instruction.
2598    OPCODE is the opcode's mnemonic and OPERANDS is the asm template for
2599    its operands.  */
2600 #define MIPS_BRANCH(OPCODE, OPERANDS) \
2601   "%*" OPCODE "%?\t" OPERANDS "%/"
2602
2603 /* Return the asm template for a call.  INSN is the instruction's mnemonic
2604    ("j" or "jal"), OPERANDS are its operands, and OPNO is the operand number
2605    of the target.
2606
2607    When generating GOT code without explicit relocation operators,
2608    all calls should use assembly macros.  Otherwise, all indirect
2609    calls should use "jr" or "jalr"; we will arrange to restore $gp
2610    afterwards if necessary.  Finally, we can only generate direct
2611    calls for -mabicalls by temporarily switching to non-PIC mode.  */
2612 #define MIPS_CALL(INSN, OPERANDS, OPNO)                         \
2613   (TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS                    \
2614    ? "%*" INSN "\t%" #OPNO "%/"                                 \
2615    : REG_P (OPERANDS[OPNO])                                     \
2616    ? "%*" INSN "r\t%" #OPNO "%/"                                \
2617    : TARGET_ABICALLS_PIC2                                       \
2618    ? (".option\tpic0\n\t"                                       \
2619       "%*" INSN "\t%" #OPNO "%/\n\t"                            \
2620       ".option\tpic2")                                          \
2621    : "%*" INSN "\t%" #OPNO "%/")
2622 \f
2623 /* Control the assembler format that we output.  */
2624
2625 /* Output to assembler file text saying following lines
2626    may contain character constants, extra white space, comments, etc.  */
2627
2628 #ifndef ASM_APP_ON
2629 #define ASM_APP_ON " #APP\n"
2630 #endif
2631
2632 /* Output to assembler file text saying following lines
2633    no longer contain unusual constructs.  */
2634
2635 #ifndef ASM_APP_OFF
2636 #define ASM_APP_OFF " #NO_APP\n"
2637 #endif
2638
2639 #define REGISTER_NAMES                                                     \
2640 { "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",            \
2641   "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",           \
2642   "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",           \
2643   "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",           \
2644   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",           \
2645   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",          \
2646   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",          \
2647   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",          \
2648   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",         \
2649   "$fcc5","$fcc6","$fcc7","", "", "$arg", "$frame", "$fakec",              \
2650   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",  \
2651   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15", \
2652   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23", \
2653   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31", \
2654   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",  \
2655   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15", \
2656   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23", \
2657   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31", \
2658   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",  \
2659   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15", \
2660   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23", \
2661   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31", \
2662   "$ac1hi","$ac1lo","$ac2hi","$ac2lo","$ac3hi","$ac3lo","$dsp_po","$dsp_sc", \
2663   "$dsp_ca","$dsp_ou","$dsp_cc","$dsp_ef" }
2664
2665 /* List the "software" names for each register.  Also list the numerical
2666    names for $fp and $sp.  */
2667
2668 #define ADDITIONAL_REGISTER_NAMES                                       \
2669 {                                                                       \
2670   { "$29",      29 + GP_REG_FIRST },                                    \
2671   { "$30",      30 + GP_REG_FIRST },                                    \
2672   { "at",        1 + GP_REG_FIRST },                                    \
2673   { "v0",        2 + GP_REG_FIRST },                                    \
2674   { "v1",        3 + GP_REG_FIRST },                                    \
2675   { "a0",        4 + GP_REG_FIRST },                                    \
2676   { "a1",        5 + GP_REG_FIRST },                                    \
2677   { "a2",        6 + GP_REG_FIRST },                                    \
2678   { "a3",        7 + GP_REG_FIRST },                                    \
2679   { "t0",        8 + GP_REG_FIRST },                                    \
2680   { "t1",        9 + GP_REG_FIRST },                                    \
2681   { "t2",       10 + GP_REG_FIRST },                                    \
2682   { "t3",       11 + GP_REG_FIRST },                                    \
2683   { "t4",       12 + GP_REG_FIRST },                                    \
2684   { "t5",       13 + GP_REG_FIRST },                                    \
2685   { "t6",       14 + GP_REG_FIRST },                                    \
2686   { "t7",       15 + GP_REG_FIRST },                                    \
2687   { "s0",       16 + GP_REG_FIRST },                                    \
2688   { "s1",       17 + GP_REG_FIRST },                                    \
2689   { "s2",       18 + GP_REG_FIRST },                                    \
2690   { "s3",       19 + GP_REG_FIRST },                                    \
2691   { "s4",       20 + GP_REG_FIRST },                                    \
2692   { "s5",       21 + GP_REG_FIRST },                                    \
2693   { "s6",       22 + GP_REG_FIRST },                                    \
2694   { "s7",       23 + GP_REG_FIRST },                                    \
2695   { "t8",       24 + GP_REG_FIRST },                                    \
2696   { "t9",       25 + GP_REG_FIRST },                                    \
2697   { "k0",       26 + GP_REG_FIRST },                                    \
2698   { "k1",       27 + GP_REG_FIRST },                                    \
2699   { "gp",       28 + GP_REG_FIRST },                                    \
2700   { "sp",       29 + GP_REG_FIRST },                                    \
2701   { "fp",       30 + GP_REG_FIRST },                                    \
2702   { "ra",       31 + GP_REG_FIRST },                                    \
2703   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
2704 }
2705
2706 /* This is meant to be redefined in the host dependent files.  It is a
2707    set of alternative names and regnums for mips coprocessors.  */
2708
2709 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
2710
2711 #define PRINT_OPERAND mips_print_operand
2712 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
2713 #define PRINT_OPERAND_ADDRESS mips_print_operand_address
2714
2715 /* A C statement, to be executed after all slot-filler instructions
2716    have been output.  If necessary, call `dbr_sequence_length' to
2717    determine the number of slots filled in a sequence (zero if not
2718    currently outputting a sequence), to decide how many no-ops to
2719    output, or whatever.
2720
2721    Don't define this macro if it has nothing to do, but it is
2722    helpful in reading assembly output if the extent of the delay
2723    sequence is made explicit (e.g. with white space).
2724
2725    Note that output routines for instructions with delay slots must
2726    be prepared to deal with not being output as part of a sequence
2727    (i.e.  when the scheduling pass is not run, or when no slot
2728    fillers could be found.)  The variable `final_sequence' is null
2729    when not processing a sequence, otherwise it contains the
2730    `sequence' rtx being output.  */
2731
2732 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
2733 do                                                                      \
2734   {                                                                     \
2735     if (set_nomacro > 0 && --set_nomacro == 0)                          \
2736       fputs ("\t.set\tmacro\n", STREAM);                                \
2737                                                                         \
2738     if (set_noreorder > 0 && --set_noreorder == 0)                      \
2739       fputs ("\t.set\treorder\n", STREAM);                              \
2740                                                                         \
2741     fputs ("\n", STREAM);                                               \
2742   }                                                                     \
2743 while (0)
2744
2745 /* How to tell the debugger about changes of source files.  */
2746 #define ASM_OUTPUT_SOURCE_FILENAME mips_output_filename
2747
2748 /* mips-tfile does not understand .stabd directives.  */
2749 #define DBX_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER) do {      \
2750   dbxout_begin_stabn_sline (LINE);                              \
2751   dbxout_stab_value_internal_label ("LM", &COUNTER);            \
2752 } while (0)
2753
2754 /* Use .loc directives for SDB line numbers.  */
2755 #define SDB_OUTPUT_SOURCE_LINE(STREAM, LINE)                    \
2756   fprintf (STREAM, "\t.loc\t%d %d\n", num_source_filenames, LINE)
2757
2758 /* The MIPS implementation uses some labels for its own purpose.  The
2759    following lists what labels are created, and are all formed by the
2760    pattern $L[a-z].*.  The machine independent portion of GCC creates
2761    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
2762
2763         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
2764         $Lb[0-9]+       Begin blocks for MIPS debug support
2765         $Lc[0-9]+       Label for use in s<xx> operation.
2766         $Le[0-9]+       End blocks for MIPS debug support  */
2767
2768 #undef ASM_DECLARE_OBJECT_NAME
2769 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
2770   mips_declare_object (STREAM, NAME, "", ":\n")
2771
2772 /* Globalizing directive for a label.  */
2773 #define GLOBAL_ASM_OP "\t.globl\t"
2774
2775 /* This says how to define a global common symbol.  */
2776
2777 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
2778
2779 /* This says how to define a local common symbol (i.e., not visible to
2780    linker).  */
2781
2782 #ifndef ASM_OUTPUT_ALIGNED_LOCAL
2783 #define ASM_OUTPUT_ALIGNED_LOCAL(STREAM, NAME, SIZE, ALIGN) \
2784   mips_declare_common_object (STREAM, NAME, "\n\t.lcomm\t", SIZE, ALIGN, false)
2785 #endif
2786
2787 /* This says how to output an external.  It would be possible not to
2788    output anything and let undefined symbol become external. However
2789    the assembler uses length information on externals to allocate in
2790    data/sdata bss/sbss, thereby saving exec time.  */
2791
2792 #undef ASM_OUTPUT_EXTERNAL
2793 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
2794   mips_output_external(STREAM,DECL,NAME)
2795
2796 /* This is how to declare a function name.  The actual work of
2797    emitting the label is moved to function_prologue, so that we can
2798    get the line number correctly emitted before the .ent directive,
2799    and after any .file directives.  Define as empty so that the function
2800    is not declared before the .ent directive elsewhere.  */
2801
2802 #undef ASM_DECLARE_FUNCTION_NAME
2803 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
2804
2805 /* This is how to store into the string LABEL
2806    the symbol_ref name of an internal numbered label where
2807    PREFIX is the class of label and NUM is the number within the class.
2808    This is suitable for output with `assemble_name'.  */
2809
2810 #undef ASM_GENERATE_INTERNAL_LABEL
2811 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
2812   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
2813
2814 /* This is how to output an element of a case-vector that is absolute.  */
2815
2816 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
2817   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
2818            ptr_mode == DImode ? ".dword" : ".word",                     \
2819            LOCAL_LABEL_PREFIX,                                          \
2820            VALUE)
2821
2822 /* This is how to output an element of a case-vector.  We can make the
2823    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
2824    is supported.  */
2825
2826 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
2827 do {                                                                    \
2828   if (TARGET_MIPS16_SHORT_JUMP_TABLES)                                  \
2829     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
2830              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
2831   else if (TARGET_GPWORD)                                               \
2832     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2833              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
2834              LOCAL_LABEL_PREFIX, VALUE);                                \
2835   else if (TARGET_RTP_PIC)                                              \
2836     {                                                                   \
2837       /* Make the entry relative to the start of the function.  */      \
2838       rtx fnsym = XEXP (DECL_RTL (current_function_decl), 0);           \
2839       fprintf (STREAM, "\t%s\t%sL%d-",                                  \
2840                Pmode == DImode ? ".dword" : ".word",                    \
2841                LOCAL_LABEL_PREFIX, VALUE);                              \
2842       assemble_name (STREAM, XSTR (fnsym, 0));                          \
2843       fprintf (STREAM, "\n");                                           \
2844     }                                                                   \
2845   else                                                                  \
2846     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2847              ptr_mode == DImode ? ".dword" : ".word",                   \
2848              LOCAL_LABEL_PREFIX, VALUE);                                \
2849 } while (0)
2850
2851 /* This is how to output an assembler line
2852    that says to advance the location counter
2853    to a multiple of 2**LOG bytes.  */
2854
2855 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
2856   fprintf (STREAM, "\t.align\t%d\n", (LOG))
2857
2858 /* This is how to output an assembler line to advance the location
2859    counter by SIZE bytes.  */
2860
2861 #undef ASM_OUTPUT_SKIP
2862 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
2863   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2864
2865 /* This is how to output a string.  */
2866 #undef ASM_OUTPUT_ASCII
2867 #define ASM_OUTPUT_ASCII mips_output_ascii
2868
2869 /* Output #ident as a in the read-only data section.  */
2870 #undef  ASM_OUTPUT_IDENT
2871 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
2872 {                                                                       \
2873   const char *p = STRING;                                               \
2874   int size = strlen (p) + 1;                                            \
2875   switch_to_section (readonly_data_section);                            \
2876   assemble_string (p, size);                                            \
2877 }
2878 \f
2879 /* Default to -G 8 */
2880 #ifndef MIPS_DEFAULT_GVALUE
2881 #define MIPS_DEFAULT_GVALUE 8
2882 #endif
2883
2884 /* Define the strings to put out for each section in the object file.  */
2885 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
2886 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
2887
2888 #undef READONLY_DATA_SECTION_ASM_OP
2889 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
2890 \f
2891 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
2892 do                                                                      \
2893   {                                                                     \
2894     fprintf (STREAM, "\t%s\t%s,%s,-8\n\t%s\t%s,0(%s)\n",                \
2895              TARGET_64BIT ? "daddiu" : "addiu",                         \
2896              reg_names[STACK_POINTER_REGNUM],                           \
2897              reg_names[STACK_POINTER_REGNUM],                           \
2898              TARGET_64BIT ? "sd" : "sw",                                \
2899              reg_names[REGNO],                                          \
2900              reg_names[STACK_POINTER_REGNUM]);                          \
2901   }                                                                     \
2902 while (0)
2903
2904 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
2905 do                                                                      \
2906   {                                                                     \
2907     if (! set_noreorder)                                                \
2908       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
2909                                                                         \
2910     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
2911              TARGET_64BIT ? "ld" : "lw",                                \
2912              reg_names[REGNO],                                          \
2913              reg_names[STACK_POINTER_REGNUM],                           \
2914              TARGET_64BIT ? "daddu" : "addu",                           \
2915              reg_names[STACK_POINTER_REGNUM],                           \
2916              reg_names[STACK_POINTER_REGNUM]);                          \
2917                                                                         \
2918     if (! set_noreorder)                                                \
2919       fprintf (STREAM, "\t.set\treorder\n");                            \
2920   }                                                                     \
2921 while (0)
2922
2923 /* How to start an assembler comment.
2924    The leading space is important (the mips native assembler requires it).  */
2925 #ifndef ASM_COMMENT_START
2926 #define ASM_COMMENT_START " #"
2927 #endif
2928 \f
2929 /* Default definitions for size_t and ptrdiff_t.  We must override the
2930    definitions from ../svr4.h on mips-*-linux-gnu.  */
2931
2932 #undef SIZE_TYPE
2933 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
2934
2935 #undef PTRDIFF_TYPE
2936 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
2937
2938 /* The maximum number of bytes that can be copied by one iteration of
2939    a movmemsi loop; see mips_block_move_loop.  */
2940 #define MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER \
2941   (UNITS_PER_WORD * 4)
2942
2943 /* The maximum number of bytes that can be copied by a straight-line
2944    implementation of movmemsi; see mips_block_move_straight.  We want
2945    to make sure that any loop-based implementation will iterate at
2946    least twice.  */
2947 #define MIPS_MAX_MOVE_BYTES_STRAIGHT \
2948   (MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER * 2)
2949
2950 /* The base cost of a memcpy call, for MOVE_RATIO and friends.  These
2951    values were determined experimentally by benchmarking with CSiBE.
2952    In theory, the call overhead is higher for TARGET_ABICALLS (especially
2953    for o32 where we have to restore $gp afterwards as well as make an
2954    indirect call), but in practice, bumping this up higher for
2955    TARGET_ABICALLS doesn't make much difference to code size.  */
2956
2957 #define MIPS_CALL_RATIO 8
2958
2959 /* Any loop-based implementation of movmemsi will have at least
2960    MIPS_MAX_MOVE_BYTES_STRAIGHT / UNITS_PER_WORD memory-to-memory
2961    moves, so allow individual copies of fewer elements.
2962
2963    When movmemsi is not available, use a value approximating
2964    the length of a memcpy call sequence, so that move_by_pieces
2965    will generate inline code if it is shorter than a function call.
2966    Since move_by_pieces_ninsns counts memory-to-memory moves, but
2967    we'll have to generate a load/store pair for each, halve the
2968    value of MIPS_CALL_RATIO to take that into account.  */
2969
2970 #define MOVE_RATIO(speed)                               \
2971   (HAVE_movmemsi                                        \
2972    ? MIPS_MAX_MOVE_BYTES_STRAIGHT / MOVE_MAX            \
2973    : MIPS_CALL_RATIO / 2)
2974
2975 /* movmemsi is meant to generate code that is at least as good as
2976    move_by_pieces.  However, movmemsi effectively uses a by-pieces
2977    implementation both for moves smaller than a word and for word-aligned
2978    moves of no more than MIPS_MAX_MOVE_BYTES_STRAIGHT bytes.  We should
2979    allow the tree-level optimisers to do such moves by pieces, as it
2980    often exposes other optimization opportunities.  We might as well
2981    continue to use movmemsi at the rtl level though, as it produces
2982    better code when scheduling is disabled (such as at -O).  */
2983
2984 #define MOVE_BY_PIECES_P(SIZE, ALIGN)                           \
2985   (HAVE_movmemsi                                                \
2986    ? (!currently_expanding_to_rtl                               \
2987       && ((ALIGN) < BITS_PER_WORD                               \
2988           ? (SIZE) < UNITS_PER_WORD                             \
2989           : (SIZE) <= MIPS_MAX_MOVE_BYTES_STRAIGHT))            \
2990    : (move_by_pieces_ninsns (SIZE, ALIGN, MOVE_MAX_PIECES + 1)  \
2991       < (unsigned int) MOVE_RATIO (false)))
2992
2993 /* For CLEAR_RATIO, when optimizing for size, give a better estimate
2994    of the length of a memset call, but use the default otherwise.  */
2995
2996 #define CLEAR_RATIO(speed)\
2997   ((speed) ? 15 : MIPS_CALL_RATIO)
2998
2999 /* This is similar to CLEAR_RATIO, but for a non-zero constant, so when
3000    optimizing for size adjust the ratio to account for the overhead of
3001    loading the constant and replicating it across the word.  */
3002
3003 #define SET_RATIO(speed) \
3004   ((speed) ? 15 : MIPS_CALL_RATIO - 2)
3005
3006 /* STORE_BY_PIECES_P can be used when copying a constant string, but
3007    in that case each word takes 3 insns (lui, ori, sw), or more in
3008    64-bit mode, instead of 2 (lw, sw).  For now we always fail this
3009    and let the move_by_pieces code copy the string from read-only
3010    memory.  In the future, this could be tuned further for multi-issue
3011    CPUs that can issue stores down one pipe and arithmetic instructions
3012    down another; in that case, the lui/ori/sw combination would be a
3013    win for long enough strings.  */
3014
3015 #define STORE_BY_PIECES_P(SIZE, ALIGN) 0
3016 \f
3017 #ifndef __mips16
3018 /* Since the bits of the _init and _fini function is spread across
3019    many object files, each potentially with its own GP, we must assume
3020    we need to load our GP.  We don't preserve $gp or $ra, since each
3021    init/fini chunk is supposed to initialize $gp, and crti/crtn
3022    already take care of preserving $ra and, when appropriate, $gp.  */
3023 #if (defined _ABIO32 && _MIPS_SIM == _ABIO32)
3024 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3025    asm (SECTION_OP "\n\
3026         .set noreorder\n\
3027         bal 1f\n\
3028         nop\n\
3029 1:      .cpload $31\n\
3030         .set reorder\n\
3031         jal " USER_LABEL_PREFIX #FUNC "\n\
3032         " TEXT_SECTION_ASM_OP);
3033 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
3034 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
3035    || (defined _ABI64 && _MIPS_SIM == _ABI64)
3036 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
3037    asm (SECTION_OP "\n\
3038         .set noreorder\n\
3039         bal 1f\n\
3040         nop\n\
3041 1:      .set reorder\n\
3042         .cpsetup $31, $2, 1b\n\
3043         jal " USER_LABEL_PREFIX #FUNC "\n\
3044         " TEXT_SECTION_ASM_OP);
3045 #endif
3046 #endif
3047
3048 #ifndef HAVE_AS_TLS
3049 #define HAVE_AS_TLS 0
3050 #endif
3051
3052 /* Return an asm string that atomically:
3053
3054      - Compares memory reference %1 to register %2 and, if they are
3055        equal, changes %1 to %3.
3056
3057      - Sets register %0 to the old value of memory reference %1.
3058
3059    SUFFIX is the suffix that should be added to "ll" and "sc" instructions
3060    and OP is the instruction that should be used to load %3 into a
3061    register.  */
3062 #define MIPS_COMPARE_AND_SWAP(SUFFIX, OP)       \
3063   "%(%<%[%|sync\n"                              \
3064   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3065   "\tbne\t%0,%z2,2f\n"                          \
3066   "\t" OP "\t%@,%3\n"                           \
3067   "\tsc" SUFFIX "\t%@,%1\n"                     \
3068   "\tbeq\t%@,%.,1b\n"                           \
3069   "\tnop\n"                                     \
3070   "\tsync%-%]%>%)\n"                            \
3071   "2:\n"
3072
3073 /* Return an asm string that atomically:
3074
3075      - Given that %2 contains a bit mask and %3 the inverted mask and
3076        that %4 and %5 have already been ANDed with %2.
3077
3078      - Compares the bits in memory reference %1 selected by mask %2 to
3079        register %4 and, if they are equal, changes the selected bits
3080        in memory to %5.
3081
3082      - Sets register %0 to the old value of memory reference %1.
3083
3084     OPS are the instructions needed to OR %5 with %@.  */
3085 #define MIPS_COMPARE_AND_SWAP_12(OPS)           \
3086   "%(%<%[%|sync\n"                              \
3087   "1:\tll\t%0,%1\n"                             \
3088   "\tand\t%@,%0,%2\n"                           \
3089   "\tbne\t%@,%z4,2f\n"                          \
3090   "\tand\t%@,%0,%3\n"                           \
3091   OPS                                           \
3092   "\tsc\t%@,%1\n"                               \
3093   "\tbeq\t%@,%.,1b\n"                           \
3094   "\tnop\n"                                     \
3095   "\tsync%-%]%>%)\n"                            \
3096   "2:\n"
3097
3098 #define MIPS_COMPARE_AND_SWAP_12_ZERO_OP ""
3099 #define MIPS_COMPARE_AND_SWAP_12_NONZERO_OP "\tor\t%@,%@,%5\n"
3100
3101
3102 /* Return an asm string that atomically:
3103
3104      - Sets memory reference %0 to %0 INSN %1.
3105
3106    SUFFIX is the suffix that should be added to "ll" and "sc"
3107    instructions.  */
3108 #define MIPS_SYNC_OP(SUFFIX, INSN)              \
3109   "%(%<%[%|sync\n"                              \
3110   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3111   "\t" INSN "\t%@,%@,%1\n"                      \
3112   "\tsc" SUFFIX "\t%@,%0\n"                     \
3113   "\tbeq\t%@,%.,1b\n"                           \
3114   "\tnop\n"                                     \
3115   "\tsync%-%]%>%)"
3116
3117 /* Return an asm string that atomically:
3118
3119      - Given that %1 contains a bit mask and %2 the inverted mask and
3120        that %3 has already been ANDed with %1.
3121
3122      - Sets the selected bits of memory reference %0 to %0 INSN %3.
3123
3124      - Uses scratch register %4.
3125
3126     NOT_OP are the optional instructions to do a bit-wise not
3127     operation in conjunction with an AND INSN to generate a sync_nand
3128     operation.  */
3129 #define MIPS_SYNC_OP_12(INSN, NOT_OP)           \
3130   "%(%<%[%|sync\n"                              \
3131   "1:\tll\t%4,%0\n"                             \
3132   "\tand\t%@,%4,%2\n"                           \
3133   NOT_OP                                        \
3134   "\t" INSN "\t%4,%4,%z3\n"                     \
3135   "\tand\t%4,%4,%1\n"                           \
3136   "\tor\t%@,%@,%4\n"                            \
3137   "\tsc\t%@,%0\n"                               \
3138   "\tbeq\t%@,%.,1b\n"                           \
3139   "\tnop\n"                                     \
3140   "\tsync%-%]%>%)"
3141
3142 #define MIPS_SYNC_OP_12_NOT_NOP ""
3143 #define MIPS_SYNC_OP_12_NOT_NOT "\tnor\t%4,%4,%.\n"
3144
3145 /* Return an asm string that atomically:
3146
3147      - Given that %2 contains a bit mask and %3 the inverted mask and
3148        that %4 has already been ANDed with %2.
3149
3150      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3151
3152      - Sets %0 to the original value of %1.
3153
3154      - Uses scratch register %5.
3155
3156     NOT_OP are the optional instructions to do a bit-wise not
3157     operation in conjunction with an AND INSN to generate a sync_nand
3158     operation.
3159
3160     REG is used in conjunction with NOT_OP and is used to select the
3161     register operated on by the INSN.  */
3162 #define MIPS_SYNC_OLD_OP_12(INSN, NOT_OP, REG)  \
3163   "%(%<%[%|sync\n"                              \
3164   "1:\tll\t%0,%1\n"                             \
3165   "\tand\t%@,%0,%3\n"                           \
3166   NOT_OP                                        \
3167   "\t" INSN "\t%5," REG ",%z4\n"                \
3168   "\tand\t%5,%5,%2\n"                           \
3169   "\tor\t%@,%@,%5\n"                            \
3170   "\tsc\t%@,%1\n"                               \
3171   "\tbeq\t%@,%.,1b\n"                           \
3172   "\tnop\n"                                     \
3173   "\tsync%-%]%>%)"
3174
3175 #define MIPS_SYNC_OLD_OP_12_NOT_NOP ""
3176 #define MIPS_SYNC_OLD_OP_12_NOT_NOP_REG "%0"
3177 #define MIPS_SYNC_OLD_OP_12_NOT_NOT "\tnor\t%5,%0,%.\n"
3178 #define MIPS_SYNC_OLD_OP_12_NOT_NOT_REG "%5"
3179
3180 /* Return an asm string that atomically:
3181
3182      - Given that %2 contains a bit mask and %3 the inverted mask and
3183        that %4 has already been ANDed with %2.
3184
3185      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3186
3187      - Sets %0 to the new value of %1.
3188
3189     NOT_OP are the optional instructions to do a bit-wise not
3190     operation in conjunction with an AND INSN to generate a sync_nand
3191     operation.  */
3192 #define MIPS_SYNC_NEW_OP_12(INSN, NOT_OP)       \
3193   "%(%<%[%|sync\n"                              \
3194   "1:\tll\t%0,%1\n"                             \
3195   "\tand\t%@,%0,%3\n"                           \
3196   NOT_OP                                        \
3197   "\t" INSN "\t%0,%0,%z4\n"                     \
3198   "\tand\t%0,%0,%2\n"                           \
3199   "\tor\t%@,%@,%0\n"                            \
3200   "\tsc\t%@,%1\n"                               \
3201   "\tbeq\t%@,%.,1b\n"                           \
3202   "\tnop\n"                                     \
3203   "\tsync%-%]%>%)"
3204
3205 #define MIPS_SYNC_NEW_OP_12_NOT_NOP ""
3206 #define MIPS_SYNC_NEW_OP_12_NOT_NOT "\tnor\t%0,%0,%.\n"
3207
3208 /* Return an asm string that atomically:
3209
3210      - Sets memory reference %1 to %1 INSN %2.
3211
3212      - Sets register %0 to the old value of memory reference %1.
3213
3214    SUFFIX is the suffix that should be added to "ll" and "sc"
3215    instructions.  */
3216 #define MIPS_SYNC_OLD_OP(SUFFIX, INSN)          \
3217   "%(%<%[%|sync\n"                              \
3218   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3219   "\t" INSN "\t%@,%0,%2\n"                      \
3220   "\tsc" SUFFIX "\t%@,%1\n"                     \
3221   "\tbeq\t%@,%.,1b\n"                           \
3222   "\tnop\n"                                     \
3223   "\tsync%-%]%>%)"
3224
3225 /* Return an asm string that atomically:
3226
3227      - Sets memory reference %1 to %1 INSN %2.
3228
3229      - Sets register %0 to the new value of memory reference %1.
3230
3231    SUFFIX is the suffix that should be added to "ll" and "sc"
3232    instructions.  */
3233 #define MIPS_SYNC_NEW_OP(SUFFIX, INSN)          \
3234   "%(%<%[%|sync\n"                              \
3235   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3236   "\t" INSN "\t%@,%0,%2\n"                      \
3237   "\tsc" SUFFIX "\t%@,%1\n"                     \
3238   "\tbeq\t%@,%.,1b\n"                           \
3239   "\t" INSN "\t%0,%0,%2\n"                      \
3240   "\tsync%-%]%>%)"
3241
3242 /* Return an asm string that atomically:
3243
3244      - Sets memory reference %0 to ~%0 AND %1.
3245
3246    SUFFIX is the suffix that should be added to "ll" and "sc"
3247    instructions.  INSN is the and instruction needed to and a register
3248    with %2.  */
3249 #define MIPS_SYNC_NAND(SUFFIX, INSN)            \
3250   "%(%<%[%|sync\n"                              \
3251   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3252   "\tnor\t%@,%@,%.\n"                           \
3253   "\t" INSN "\t%@,%@,%1\n"                      \
3254   "\tsc" SUFFIX "\t%@,%0\n"                     \
3255   "\tbeq\t%@,%.,1b\n"                           \
3256   "\tnop\n"                                     \
3257   "\tsync%-%]%>%)"
3258
3259 /* Return an asm string that atomically:
3260
3261      - Sets memory reference %1 to ~%1 AND %2.
3262
3263      - Sets register %0 to the old value of memory reference %1.
3264
3265    SUFFIX is the suffix that should be added to "ll" and "sc"
3266    instructions.  INSN is the and instruction needed to and a register
3267    with %2.  */
3268 #define MIPS_SYNC_OLD_NAND(SUFFIX, INSN)        \
3269   "%(%<%[%|sync\n"                              \
3270   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3271   "\tnor\t%@,%0,%.\n"                           \
3272   "\t" INSN "\t%@,%@,%2\n"                      \
3273   "\tsc" SUFFIX "\t%@,%1\n"                     \
3274   "\tbeq\t%@,%.,1b\n"                           \
3275   "\tnop\n"                                     \
3276   "\tsync%-%]%>%)"
3277
3278 /* Return an asm string that atomically:
3279
3280      - Sets memory reference %1 to ~%1 AND %2.
3281
3282      - Sets register %0 to the new value of memory reference %1.
3283
3284    SUFFIX is the suffix that should be added to "ll" and "sc"
3285    instructions.  INSN is the and instruction needed to and a register
3286    with %2.  */
3287 #define MIPS_SYNC_NEW_NAND(SUFFIX, INSN)        \
3288   "%(%<%[%|sync\n"                              \
3289   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3290   "\tnor\t%0,%0,%.\n"                           \
3291   "\t" INSN "\t%@,%0,%2\n"                      \
3292   "\tsc" SUFFIX "\t%@,%1\n"                     \
3293   "\tbeq\t%@,%.,1b\n"                           \
3294   "\t" INSN "\t%0,%0,%2\n"                      \
3295   "\tsync%-%]%>%)"
3296
3297 /* Return an asm string that atomically:
3298
3299      - Sets memory reference %1 to %2.
3300
3301      - Sets register %0 to the old value of memory reference %1.
3302
3303    SUFFIX is the suffix that should be added to "ll" and "sc"
3304    instructions.  OP is the and instruction that should be used to
3305    load %2 into a register.  */
3306 #define MIPS_SYNC_EXCHANGE(SUFFIX, OP)          \
3307   "%(%<%[%|\n"                                  \
3308   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3309   "\t" OP "\t%@,%2\n"                           \
3310   "\tsc" SUFFIX "\t%@,%1\n"                     \
3311   "\tbeq\t%@,%.,1b\n"                           \
3312   "\tnop\n"                                     \
3313   "\tsync%-%]%>%)"
3314
3315 /* Return an asm string that atomically:
3316
3317      - Given that %2 contains an inclusive mask, %3 and exclusive mask
3318        and %4 has already been ANDed with the inclusive mask.
3319
3320      - Sets bits selected by the inclusive mask of memory reference %1
3321        to %4.
3322
3323      - Sets register %0 to the old value of memory reference %1.
3324
3325     OPS are the instructions needed to OR %4 with %@.
3326
3327     Operand %2 is unused, but needed as to give the test_and_set_12
3328     insn the five operands expected by the expander.  */
3329 #define MIPS_SYNC_EXCHANGE_12(OPS)              \
3330   "%(%<%[%|\n"                                  \
3331   "1:\tll\t%0,%1\n"                             \
3332   "\tand\t%@,%0,%3\n"                           \
3333   OPS                                           \
3334   "\tsc\t%@,%1\n"                               \
3335   "\tbeq\t%@,%.,1b\n"                           \
3336   "\tnop\n"                                     \
3337   "\tsync%-%]%>%)"
3338
3339 #define MIPS_SYNC_EXCHANGE_12_ZERO_OP ""
3340 #define MIPS_SYNC_EXCHANGE_12_NONZERO_OP "\tor\t%@,%@,%4\n"
3341
3342 #ifndef USED_FOR_TARGET
3343 extern const enum reg_class mips_regno_to_class[];
3344 extern bool mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
3345 extern bool mips_print_operand_punct[256];
3346 extern const char *current_function_file; /* filename current function is in */
3347 extern int num_source_filenames;        /* current .file # */
3348 extern int set_noreorder;               /* # of nested .set noreorder's  */
3349 extern int set_nomacro;                 /* # of nested .set nomacro's  */
3350 extern int mips_dbx_regno[];
3351 extern int mips_dwarf_regno[];
3352 extern bool mips_split_p[];
3353 extern bool mips_split_hi_p[];
3354 extern GTY(()) rtx cmp_operands[2];
3355 extern enum processor_type mips_arch;   /* which cpu to codegen for */
3356 extern enum processor_type mips_tune;   /* which cpu to schedule for */
3357 extern int mips_isa;                    /* architectural level */
3358 extern int mips_abi;                    /* which ABI to use */
3359 extern const struct mips_cpu_info *mips_arch_info;
3360 extern const struct mips_cpu_info *mips_tune_info;
3361 extern const struct mips_rtx_cost_data *mips_cost;
3362 extern bool mips_base_mips16;
3363 extern enum mips_code_readable_setting mips_code_readable;
3364 #endif
3365
3366 /* Enable querying of DFA units.  */
3367 #define CPU_UNITS_QUERY 1