OSDN Git Service

e2129a0fcd5f78ee49847f7a1bcd09e9f3ba4a71
[pf3gnuchains/gcc-fork.git] / gcc / config / mips / mips.h
1 /* Definitions of target machine for GNU compiler.  MIPS version.
2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
3    1999, 2000, 2001, 2002, 2003, 2004, 2005, 2007, 2008
4    Free Software Foundation, Inc.
5    Contributed by A. Lichnewsky (lich@inria.inria.fr).
6    Changed by Michael Meissner  (meissner@osf.org).
7    64-bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
8    Brendan Eich (brendan@microunity.com).
9
10 This file is part of GCC.
11
12 GCC is free software; you can redistribute it and/or modify
13 it under the terms of the GNU General Public License as published by
14 the Free Software Foundation; either version 3, or (at your option)
15 any later version.
16
17 GCC is distributed in the hope that it will be useful,
18 but WITHOUT ANY WARRANTY; without even the implied warranty of
19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
20 GNU General Public License for more details.
21
22 You should have received a copy of the GNU General Public License
23 along with GCC; see the file COPYING3.  If not see
24 <http://www.gnu.org/licenses/>.  */
25
26
27 #include "config/vxworks-dummy.h"
28
29 /* MIPS external variables defined in mips.c.  */
30
31 /* Which processor to schedule for.  Since there is no difference between
32    a R2000 and R3000 in terms of the scheduler, we collapse them into
33    just an R3000.  The elements of the enumeration must match exactly
34    the cpu attribute in the mips.md machine description.  */
35
36 enum processor_type {
37   PROCESSOR_R3000,
38   PROCESSOR_4KC,
39   PROCESSOR_4KP,
40   PROCESSOR_5KC,
41   PROCESSOR_5KF,
42   PROCESSOR_20KC,
43   PROCESSOR_24KC,
44   PROCESSOR_24KF2_1,
45   PROCESSOR_24KF1_1,
46   PROCESSOR_74KC,
47   PROCESSOR_74KF2_1,
48   PROCESSOR_74KF1_1,
49   PROCESSOR_74KF3_2,
50   PROCESSOR_LOONGSON_2E,
51   PROCESSOR_LOONGSON_2F,
52   PROCESSOR_M4K,
53   PROCESSOR_R3900,
54   PROCESSOR_R6000,
55   PROCESSOR_R4000,
56   PROCESSOR_R4100,
57   PROCESSOR_R4111,
58   PROCESSOR_R4120,
59   PROCESSOR_R4130,
60   PROCESSOR_R4300,
61   PROCESSOR_R4600,
62   PROCESSOR_R4650,
63   PROCESSOR_R5000,
64   PROCESSOR_R5400,
65   PROCESSOR_R5500,
66   PROCESSOR_R7000,
67   PROCESSOR_R8000,
68   PROCESSOR_R9000,
69   PROCESSOR_SB1,
70   PROCESSOR_SB1A,
71   PROCESSOR_SR71000,
72   PROCESSOR_XLR,
73   PROCESSOR_MAX
74 };
75
76 /* Costs of various operations on the different architectures.  */
77
78 struct mips_rtx_cost_data
79 {
80   unsigned short fp_add;
81   unsigned short fp_mult_sf;
82   unsigned short fp_mult_df;
83   unsigned short fp_div_sf;
84   unsigned short fp_div_df;
85   unsigned short int_mult_si;
86   unsigned short int_mult_di;
87   unsigned short int_div_si;
88   unsigned short int_div_di;
89   unsigned short branch_cost;
90   unsigned short memory_latency;
91 };
92
93 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
94    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
95    to work on a 64-bit machine.  */
96
97 #define ABI_32  0
98 #define ABI_N32 1
99 #define ABI_64  2
100 #define ABI_EABI 3
101 #define ABI_O64  4
102
103 /* Masks that affect tuning.
104
105    PTF_AVOID_BRANCHLIKELY
106         Set if it is usually not profitable to use branch-likely instructions
107         for this target, typically because the branches are always predicted
108         taken and so incur a large overhead when not taken.  */
109 #define PTF_AVOID_BRANCHLIKELY 0x1
110
111 /* Information about one recognized processor.  Defined here for the
112    benefit of TARGET_CPU_CPP_BUILTINS.  */
113 struct mips_cpu_info {
114   /* The 'canonical' name of the processor as far as GCC is concerned.
115      It's typically a manufacturer's prefix followed by a numerical
116      designation.  It should be lowercase.  */
117   const char *name;
118
119   /* The internal processor number that most closely matches this
120      entry.  Several processors can have the same value, if there's no
121      difference between them from GCC's point of view.  */
122   enum processor_type cpu;
123
124   /* The ISA level that the processor implements.  */
125   int isa;
126
127   /* A mask of PTF_* values.  */
128   unsigned int tune_flags;
129 };
130
131 /* Enumerates the setting of the -mcode-readable option.  */
132 enum mips_code_readable_setting {
133   CODE_READABLE_NO,
134   CODE_READABLE_PCREL,
135   CODE_READABLE_YES
136 };
137
138 /* Macros to silence warnings about numbers being signed in traditional
139    C and unsigned in ISO C when compiled on 32-bit hosts.  */
140
141 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
142 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
143 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
144
145 \f
146 /* Run-time compilation parameters selecting different hardware subsets.  */
147
148 /* True if we are generating position-independent VxWorks RTP code.  */
149 #define TARGET_RTP_PIC (TARGET_VXWORKS_RTP && flag_pic)
150
151 /* True if the call patterns should be split into a jalr followed by
152    an instruction to restore $gp.  It is only safe to split the load
153    from the call when every use of $gp is explicit.  */
154
155 #define TARGET_SPLIT_CALLS \
156   (TARGET_EXPLICIT_RELOCS && TARGET_CALL_CLOBBERED_GP)
157
158 /* True if we're generating a form of -mabicalls in which we can use
159    operators like %hi and %lo to refer to locally-binding symbols.
160    We can only do this for -mno-shared, and only then if we can use
161    relocation operations instead of assembly macros.  It isn't really
162    worth using absolute sequences for 64-bit symbols because GOT
163    accesses are so much shorter.  */
164
165 #define TARGET_ABSOLUTE_ABICALLS        \
166   (TARGET_ABICALLS                      \
167    && !TARGET_SHARED                    \
168    && TARGET_EXPLICIT_RELOCS            \
169    && !ABI_HAS_64BIT_SYMBOLS)
170
171 /* True if we can optimize sibling calls.  For simplicity, we only
172    handle cases in which call_insn_operand will reject invalid
173    sibcall addresses.  There are two cases in which this isn't true:
174
175       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
176         but there is no direct jump instruction.  It isn't worth
177         using sibling calls in this case anyway; they would usually
178         be longer than normal calls.
179
180       - TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
181         accepts global constants, but all sibcalls must be indirect.  */
182 #define TARGET_SIBCALLS \
183   (!TARGET_MIPS16 && (!TARGET_USE_GOT || TARGET_EXPLICIT_RELOCS))
184
185 /* True if we need to use a global offset table to access some symbols.  */
186 #define TARGET_USE_GOT (TARGET_ABICALLS || TARGET_RTP_PIC)
187
188 /* True if TARGET_USE_GOT and if $gp is a call-clobbered register.  */
189 #define TARGET_CALL_CLOBBERED_GP (TARGET_ABICALLS && TARGET_OLDABI)
190
191 /* True if TARGET_USE_GOT and if $gp is a call-saved register.  */
192 #define TARGET_CALL_SAVED_GP (TARGET_USE_GOT && !TARGET_CALL_CLOBBERED_GP)
193
194 /* True if indirect calls must use register class PIC_FN_ADDR_REG.
195    This is true for both the PIC and non-PIC VxWorks RTP modes.  */
196 #define TARGET_USE_PIC_FN_ADDR_REG (TARGET_ABICALLS || TARGET_VXWORKS_RTP)
197
198 /* True if .gpword or .gpdword should be used for switch tables.
199
200    Although GAS does understand .gpdword, the SGI linker mishandles
201    the relocations GAS generates (R_MIPS_GPREL32 followed by R_MIPS_64).
202    We therefore disable GP-relative switch tables for n64 on IRIX targets.  */
203 #define TARGET_GPWORD (TARGET_ABICALLS && !(mips_abi == ABI_64 && TARGET_IRIX))
204
205 /* Generate mips16 code */
206 #define TARGET_MIPS16           ((target_flags & MASK_MIPS16) != 0)
207 /* Generate mips16e code. Default 16bit ASE for mips32/mips32r2/mips64 */
208 #define GENERATE_MIPS16E        (TARGET_MIPS16 && mips_isa >= 32)
209 /* Generate mips16e register save/restore sequences.  */
210 #define GENERATE_MIPS16E_SAVE_RESTORE (GENERATE_MIPS16E && mips_abi == ABI_32)
211
212 /* True if we're generating a form of MIPS16 code in which general
213    text loads are allowed.  */
214 #define TARGET_MIPS16_TEXT_LOADS \
215   (TARGET_MIPS16 && mips_code_readable == CODE_READABLE_YES)
216
217 /* True if we're generating a form of MIPS16 code in which PC-relative
218    loads are allowed.  */
219 #define TARGET_MIPS16_PCREL_LOADS \
220   (TARGET_MIPS16 && mips_code_readable >= CODE_READABLE_PCREL)
221
222 /* Generic ISA defines.  */
223 #define ISA_MIPS1                   (mips_isa == 1)
224 #define ISA_MIPS2                   (mips_isa == 2)
225 #define ISA_MIPS3                   (mips_isa == 3)
226 #define ISA_MIPS4                   (mips_isa == 4)
227 #define ISA_MIPS32                  (mips_isa == 32)
228 #define ISA_MIPS32R2                (mips_isa == 33)
229 #define ISA_MIPS64                  (mips_isa == 64)
230
231 /* Architecture target defines.  */
232 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
233 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
234 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
235 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
236 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
237 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
238 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
239 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
240 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1         \
241                                      || mips_arch == PROCESSOR_SB1A)
242 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
243 #define TARGET_LOONGSON_2E          (mips_arch == PROCESSOR_LOONGSON_2E)
244 #define TARGET_LOONGSON_2F          (mips_arch == PROCESSOR_LOONGSON_2F)
245 #define TARGET_LOONGSON_2EF         (TARGET_LOONGSON_2E || TARGET_LOONGSON_2F)
246
247 /* Scheduling target defines.  */
248 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
249 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
250 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
251 #define TUNE_MIPS4120               (mips_tune == PROCESSOR_R4120)
252 #define TUNE_MIPS4130               (mips_tune == PROCESSOR_R4130)
253 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
254 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
255 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
256 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
257 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
258 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
259 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1         \
260                                      || mips_tune == PROCESSOR_SB1A)
261 #define TUNE_24K                    (mips_tune == PROCESSOR_24KC        \
262                                      || mips_tune == PROCESSOR_24KF2_1  \
263                                      || mips_tune == PROCESSOR_24KF1_1)
264 #define TUNE_74K                    (mips_tune == PROCESSOR_74KC        \
265                                      || mips_tune == PROCESSOR_74KF2_1  \
266                                      || mips_tune == PROCESSOR_74KF1_1  \
267                                      || mips_tune == PROCESSOR_74KF3_2)
268 #define TUNE_20KC                   (mips_tune == PROCESSOR_20KC)
269
270 /* True if the pre-reload scheduler should try to create chains of
271    multiply-add or multiply-subtract instructions.  For example,
272    suppose we have:
273
274         t1 = a * b
275         t2 = t1 + c * d
276         t3 = e * f
277         t4 = t3 - g * h
278
279    t1 will have a higher priority than t2 and t3 will have a higher
280    priority than t4.  However, before reload, there is no dependence
281    between t1 and t3, and they can often have similar priorities.
282    The scheduler will then tend to prefer:
283
284         t1 = a * b
285         t3 = e * f
286         t2 = t1 + c * d
287         t4 = t3 - g * h
288
289    which stops us from making full use of macc/madd-style instructions.
290    This sort of situation occurs frequently in Fourier transforms and
291    in unrolled loops.
292
293    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
294    queue so that chained multiply-add and multiply-subtract instructions
295    appear ahead of any other instruction that is likely to clobber lo.
296    In the example above, if t2 and t3 become ready at the same time,
297    the code ensures that t2 is scheduled first.
298
299    Multiply-accumulate instructions are a bigger win for some targets
300    than others, so this macro is defined on an opt-in basis.  */
301 #define TUNE_MACC_CHAINS            (TUNE_MIPS5500              \
302                                      || TUNE_MIPS4120           \
303                                      || TUNE_MIPS4130           \
304                                      || TUNE_24K)
305
306 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
307 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
308
309 /* TARGET_HARD_FLOAT and TARGET_SOFT_FLOAT reflect whether the FPU is
310    directly accessible, while the command-line options select
311    TARGET_HARD_FLOAT_ABI and TARGET_SOFT_FLOAT_ABI to reflect the ABI
312    in use.  */
313 #define TARGET_HARD_FLOAT (TARGET_HARD_FLOAT_ABI && !TARGET_MIPS16)
314 #define TARGET_SOFT_FLOAT (TARGET_SOFT_FLOAT_ABI || TARGET_MIPS16)
315   
316 /* IRIX specific stuff.  */
317 #define TARGET_IRIX        0
318 #define TARGET_IRIX6       0
319
320 /* Define preprocessor macros for the -march and -mtune options.
321    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
322    processor.  If INFO's canonical name is "foo", define PREFIX to
323    be "foo", and define an additional macro PREFIX_FOO.  */
324 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
325   do                                                            \
326     {                                                           \
327       char *macro, *p;                                          \
328                                                                 \
329       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
330       for (p = macro; *p != 0; p++)                             \
331         *p = TOUPPER (*p);                                      \
332                                                                 \
333       builtin_define (macro);                                   \
334       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
335       free (macro);                                             \
336     }                                                           \
337   while (0)
338
339 /* Target CPU builtins.  */
340 #define TARGET_CPU_CPP_BUILTINS()                                       \
341   do                                                                    \
342     {                                                                   \
343       /* Everyone but IRIX defines this to mips.  */                    \
344       if (!TARGET_IRIX)                                                 \
345         builtin_assert ("machine=mips");                                \
346                                                                         \
347       builtin_assert ("cpu=mips");                                      \
348       builtin_define ("__mips__");                                      \
349       builtin_define ("_mips");                                         \
350                                                                         \
351       /* We do this here because __mips is defined below and so we      \
352          can't use builtin_define_std.  We don't ever want to define    \
353          "mips" for VxWorks because some of the VxWorks headers         \
354          construct include filenames from a root directory macro,       \
355          an architecture macro and a filename, where the architecture   \
356          macro expands to 'mips'.  If we define 'mips' to 1, the        \
357          architecture macro expands to 1 as well.  */                   \
358       if (!flag_iso && !TARGET_VXWORKS)                                 \
359         builtin_define ("mips");                                        \
360                                                                         \
361       if (TARGET_64BIT)                                                 \
362         builtin_define ("__mips64");                                    \
363                                                                         \
364       if (!TARGET_IRIX)                                                 \
365         {                                                               \
366           /* Treat _R3000 and _R4000 like register-size                 \
367              defines, which is how they've historically                 \
368              been used.  */                                             \
369           if (TARGET_64BIT)                                             \
370             {                                                           \
371               builtin_define_std ("R4000");                             \
372               builtin_define ("_R4000");                                \
373             }                                                           \
374           else                                                          \
375             {                                                           \
376               builtin_define_std ("R3000");                             \
377               builtin_define ("_R3000");                                \
378             }                                                           \
379         }                                                               \
380       if (TARGET_FLOAT64)                                               \
381         builtin_define ("__mips_fpr=64");                               \
382       else                                                              \
383         builtin_define ("__mips_fpr=32");                               \
384                                                                         \
385       if (TARGET_MIPS16)                                                \
386         builtin_define ("__mips16");                                    \
387                                                                         \
388       if (TARGET_MIPS3D)                                                \
389         builtin_define ("__mips3d");                                    \
390                                                                         \
391       if (TARGET_SMARTMIPS)                                             \
392         builtin_define ("__mips_smartmips");                            \
393                                                                         \
394       if (TARGET_DSP)                                                   \
395         {                                                               \
396           builtin_define ("__mips_dsp");                                \
397           if (TARGET_DSPR2)                                             \
398             {                                                           \
399               builtin_define ("__mips_dspr2");                          \
400               builtin_define ("__mips_dsp_rev=2");                      \
401             }                                                           \
402           else                                                          \
403             builtin_define ("__mips_dsp_rev=1");                        \
404         }                                                               \
405                                                                         \
406       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);            \
407       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);            \
408                                                                         \
409       if (ISA_MIPS1)                                                    \
410         {                                                               \
411           builtin_define ("__mips=1");                                  \
412           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");                 \
413         }                                                               \
414       else if (ISA_MIPS2)                                               \
415         {                                                               \
416           builtin_define ("__mips=2");                                  \
417           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");                 \
418         }                                                               \
419       else if (ISA_MIPS3)                                               \
420         {                                                               \
421           builtin_define ("__mips=3");                                  \
422           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");                 \
423         }                                                               \
424       else if (ISA_MIPS4)                                               \
425         {                                                               \
426           builtin_define ("__mips=4");                                  \
427           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");                 \
428         }                                                               \
429       else if (ISA_MIPS32)                                              \
430         {                                                               \
431           builtin_define ("__mips=32");                                 \
432           builtin_define ("__mips_isa_rev=1");                          \
433           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
434         }                                                               \
435       else if (ISA_MIPS32R2)                                            \
436         {                                                               \
437           builtin_define ("__mips=32");                                 \
438           builtin_define ("__mips_isa_rev=2");                          \
439           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
440         }                                                               \
441       else if (ISA_MIPS64)                                              \
442         {                                                               \
443           builtin_define ("__mips=64");                                 \
444           builtin_define ("__mips_isa_rev=1");                          \
445           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
446         }                                                               \
447                                                                         \
448       switch (mips_abi)                                                 \
449         {                                                               \
450         case ABI_32:                                                    \
451           builtin_define ("_ABIO32=1");                                 \
452           builtin_define ("_MIPS_SIM=_ABIO32");                         \
453           break;                                                        \
454                                                                         \
455         case ABI_N32:                                                   \
456           builtin_define ("_ABIN32=2");                                 \
457           builtin_define ("_MIPS_SIM=_ABIN32");                         \
458           break;                                                        \
459                                                                         \
460         case ABI_64:                                                    \
461           builtin_define ("_ABI64=3");                                  \
462           builtin_define ("_MIPS_SIM=_ABI64");                          \
463           break;                                                        \
464                                                                         \
465         case ABI_O64:                                                   \
466           builtin_define ("_ABIO64=4");                                 \
467           builtin_define ("_MIPS_SIM=_ABIO64");                         \
468           break;                                                        \
469         }                                                               \
470                                                                         \
471       builtin_define_with_int_value ("_MIPS_SZINT", INT_TYPE_SIZE);     \
472       builtin_define_with_int_value ("_MIPS_SZLONG", LONG_TYPE_SIZE);   \
473       builtin_define_with_int_value ("_MIPS_SZPTR", POINTER_SIZE);      \
474       builtin_define_with_int_value ("_MIPS_FPSET",                     \
475                                      32 / MAX_FPRS_PER_FMT);            \
476                                                                         \
477       /* These defines reflect the ABI in use, not whether the          \
478          FPU is directly accessible.  */                                \
479       if (TARGET_HARD_FLOAT_ABI)                                        \
480         builtin_define ("__mips_hard_float");                           \
481       else                                                              \
482         builtin_define ("__mips_soft_float");                           \
483                                                                         \
484       if (TARGET_SINGLE_FLOAT)                                          \
485         builtin_define ("__mips_single_float");                         \
486                                                                         \
487       if (TARGET_PAIRED_SINGLE_FLOAT)                                   \
488         builtin_define ("__mips_paired_single_float");                  \
489                                                                         \
490       if (TARGET_BIG_ENDIAN)                                            \
491         {                                                               \
492           builtin_define_std ("MIPSEB");                                \
493           builtin_define ("_MIPSEB");                                   \
494         }                                                               \
495       else                                                              \
496         {                                                               \
497           builtin_define_std ("MIPSEL");                                \
498           builtin_define ("_MIPSEL");                                   \
499         }                                                               \
500                                                                         \
501       /* Macros dependent on the C dialect.  */                         \
502       if (preprocessing_asm_p ())                                       \
503         {                                                               \
504           builtin_define_std ("LANGUAGE_ASSEMBLY");                     \
505           builtin_define ("_LANGUAGE_ASSEMBLY");                        \
506         }                                                               \
507       else if (c_dialect_cxx ())                                        \
508         {                                                               \
509           builtin_define ("_LANGUAGE_C_PLUS_PLUS");                     \
510           builtin_define ("__LANGUAGE_C_PLUS_PLUS");                    \
511           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");                  \
512         }                                                               \
513       else                                                              \
514         {                                                               \
515           builtin_define_std ("LANGUAGE_C");                            \
516           builtin_define ("_LANGUAGE_C");                               \
517         }                                                               \
518       if (c_dialect_objc ())                                            \
519         {                                                               \
520           builtin_define ("_LANGUAGE_OBJECTIVE_C");                     \
521           builtin_define ("__LANGUAGE_OBJECTIVE_C");                    \
522           /* Bizarre, but needed at least for Irix.  */                 \
523           builtin_define_std ("LANGUAGE_C");                            \
524           builtin_define ("_LANGUAGE_C");                               \
525         }                                                               \
526                                                                         \
527       if (mips_abi == ABI_EABI)                                         \
528         builtin_define ("__mips_eabi");                                 \
529     }                                                                   \
530   while (0)
531
532 /* Default target_flags if no switches are specified  */
533
534 #ifndef TARGET_DEFAULT
535 #define TARGET_DEFAULT 0
536 #endif
537
538 #ifndef TARGET_CPU_DEFAULT
539 #define TARGET_CPU_DEFAULT 0
540 #endif
541
542 #ifndef TARGET_ENDIAN_DEFAULT
543 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
544 #endif
545
546 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
547 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
548 #endif
549
550 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
551 #ifndef MIPS_ISA_DEFAULT
552 #ifndef MIPS_CPU_STRING_DEFAULT
553 #define MIPS_CPU_STRING_DEFAULT "from-abi"
554 #endif
555 #endif
556
557 #ifdef IN_LIBGCC2
558 #undef TARGET_64BIT
559 /* Make this compile time constant for libgcc2 */
560 #ifdef __mips64
561 #define TARGET_64BIT            1
562 #else
563 #define TARGET_64BIT            0
564 #endif
565 #endif /* IN_LIBGCC2 */
566
567 /* Force the call stack unwinders in unwind.inc not to be MIPS16 code
568    when compiled with hardware floating point.  This is because MIPS16
569    code cannot save and restore the floating-point registers, which is
570    important if in a mixed MIPS16/non-MIPS16 environment.  */
571
572 #ifdef IN_LIBGCC2
573 #if __mips_hard_float
574 #define LIBGCC2_UNWIND_ATTRIBUTE __attribute__((__nomips16__))
575 #endif
576 #endif /* IN_LIBGCC2 */
577
578 #define TARGET_LIBGCC_SDATA_SECTION ".sdata"
579
580 #ifndef MULTILIB_ENDIAN_DEFAULT
581 #if TARGET_ENDIAN_DEFAULT == 0
582 #define MULTILIB_ENDIAN_DEFAULT "EL"
583 #else
584 #define MULTILIB_ENDIAN_DEFAULT "EB"
585 #endif
586 #endif
587
588 #ifndef MULTILIB_ISA_DEFAULT
589 #  if MIPS_ISA_DEFAULT == 1
590 #    define MULTILIB_ISA_DEFAULT "mips1"
591 #  else
592 #    if MIPS_ISA_DEFAULT == 2
593 #      define MULTILIB_ISA_DEFAULT "mips2"
594 #    else
595 #      if MIPS_ISA_DEFAULT == 3
596 #        define MULTILIB_ISA_DEFAULT "mips3"
597 #      else
598 #        if MIPS_ISA_DEFAULT == 4
599 #          define MULTILIB_ISA_DEFAULT "mips4"
600 #        else
601 #          if MIPS_ISA_DEFAULT == 32
602 #            define MULTILIB_ISA_DEFAULT "mips32"
603 #          else
604 #            if MIPS_ISA_DEFAULT == 33
605 #              define MULTILIB_ISA_DEFAULT "mips32r2"
606 #            else
607 #              if MIPS_ISA_DEFAULT == 64
608 #                define MULTILIB_ISA_DEFAULT "mips64"
609 #              else
610 #                define MULTILIB_ISA_DEFAULT "mips1"
611 #              endif
612 #            endif
613 #          endif
614 #        endif
615 #      endif
616 #    endif
617 #  endif
618 #endif
619
620 #ifndef MULTILIB_DEFAULTS
621 #define MULTILIB_DEFAULTS \
622     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
623 #endif
624
625 /* We must pass -EL to the linker by default for little endian embedded
626    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
627    linker will default to using big-endian output files.  The OUTPUT_FORMAT
628    line must be in the linker script, otherwise -EB/-EL will not work.  */
629
630 #ifndef ENDIAN_SPEC
631 #if TARGET_ENDIAN_DEFAULT == 0
632 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
633 #else
634 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
635 #endif
636 #endif
637
638 /* A spec condition that matches all non-mips16 -mips arguments.  */
639
640 #define MIPS_ISA_LEVEL_OPTION_SPEC \
641   "mips1|mips2|mips3|mips4|mips32*|mips64*"
642
643 /* A spec condition that matches all non-mips16 architecture arguments.  */
644
645 #define MIPS_ARCH_OPTION_SPEC \
646   MIPS_ISA_LEVEL_OPTION_SPEC "|march=*"
647
648 /* A spec that infers a -mips argument from an -march argument,
649    or injects the default if no architecture is specified.  */
650
651 #define MIPS_ISA_LEVEL_SPEC \
652   "%{" MIPS_ISA_LEVEL_OPTION_SPEC ":;: \
653      %{march=mips1|march=r2000|march=r3000|march=r3900:-mips1} \
654      %{march=mips2|march=r6000:-mips2} \
655      %{march=mips3|march=r4*|march=vr4*|march=orion|march=loongson2*:-mips3} \
656      %{march=mips4|march=r8000|march=vr5*|march=rm7000|march=rm9000:-mips4} \
657      %{march=mips32|march=4kc|march=4km|march=4kp|march=4ksc:-mips32} \
658      %{march=mips32r2|march=m4k|march=4ke*|march=4ksd|march=24k* \
659        |march=34k*|march=74k*: -mips32r2} \
660      %{march=mips64|march=5k*|march=20k*|march=sb1*|march=sr71000: -mips64} \
661      %{!march=*: -" MULTILIB_ISA_DEFAULT "}}"
662
663 /* A spec that infers a -mhard-float or -msoft-float setting from an
664    -march argument.  Note that soft-float and hard-float code are not
665    link-compatible.  */
666
667 #define MIPS_ARCH_FLOAT_SPEC \
668   "%{mhard-float|msoft-float|march=mips*:; \
669      march=vr41*|march=m4k|march=4k*|march=24kc|march=24kec \
670      |march=34kc|march=74kc|march=5kc: -msoft-float; \
671      march=*: -mhard-float}"
672
673 /* A spec condition that matches 32-bit options.  It only works if
674    MIPS_ISA_LEVEL_SPEC has been applied.  */
675
676 #define MIPS_32BIT_OPTION_SPEC \
677   "mips1|mips2|mips32*|mgp32"
678
679 /* Support for a compile-time default CPU, et cetera.  The rules are:
680    --with-arch is ignored if -march is specified or a -mips is specified
681      (other than -mips16).
682    --with-tune is ignored if -mtune is specified.
683    --with-abi is ignored if -mabi is specified.
684    --with-float is ignored if -mhard-float or -msoft-float are
685      specified.
686    --with-divide is ignored if -mdivide-traps or -mdivide-breaks are
687      specified. */
688 #define OPTION_DEFAULT_SPECS \
689   {"arch", "%{" MIPS_ARCH_OPTION_SPEC ":;: -march=%(VALUE)}" }, \
690   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
691   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
692   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }, \
693   {"divide", "%{!mdivide-traps:%{!mdivide-breaks:-mdivide-%(VALUE)}}" }, \
694   {"llsc", "%{!mllsc:%{!mno-llsc:-m%(VALUE)}}" }
695
696
697 #define GENERATE_DIVIDE_TRAPS (TARGET_DIVIDE_TRAPS \
698                                && ISA_HAS_COND_TRAP)
699
700 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY && !TARGET_MIPS16)
701
702 /* True if the ABI can only work with 64-bit integer registers.  We
703    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
704    otherwise floating-point registers must also be 64-bit.  */
705 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
706
707 /* Likewise for 32-bit regs.  */
708 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
709
710 /* True if symbols are 64 bits wide.  At present, n64 is the only
711    ABI for which this is true.  */
712 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64 && !TARGET_SYM32)
713
714 /* ISA has instructions for managing 64-bit fp and gp regs (e.g. mips3).  */
715 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
716                                  || ISA_MIPS4                           \
717                                  || ISA_MIPS64)
718
719 /* ISA has branch likely instructions (e.g. mips2).  */
720 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
721    been generated up to this point.  */
722 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1)
723
724 /* ISA has a three-operand multiplication instruction (usually spelt "mul").  */
725 #define ISA_HAS_MUL3            ((TARGET_MIPS3900                       \
726                                   || TARGET_MIPS5400                    \
727                                   || TARGET_MIPS5500                    \
728                                   || TARGET_MIPS7000                    \
729                                   || TARGET_MIPS9000                    \
730                                   || TARGET_MAD                         \
731                                   || ISA_MIPS32                         \
732                                   || ISA_MIPS32R2                       \
733                                   || ISA_MIPS64)                        \
734                                  && !TARGET_MIPS16)
735
736 /* ISA has the conditional move instructions introduced in mips4.  */
737 #define ISA_HAS_CONDMOVE        ((ISA_MIPS4                             \
738                                   || ISA_MIPS32                         \
739                                   || ISA_MIPS32R2                       \
740                                   || ISA_MIPS64)                        \
741                                  && !TARGET_MIPS5500                    \
742                                  && !TARGET_MIPS16)
743
744 /* ISA has LDC1 and SDC1.  */
745 #define ISA_HAS_LDC1_SDC1       (!ISA_MIPS1 && !TARGET_MIPS16)
746
747 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
748    branch on CC, and move (both FP and non-FP) on CC.  */
749 #define ISA_HAS_8CC             (ISA_MIPS4                              \
750                                  || ISA_MIPS32                          \
751                                  || ISA_MIPS32R2                        \
752                                  || ISA_MIPS64)
753
754 /* This is a catch all for other mips4 instructions: indexed load, the
755    FP madd and msub instructions, and the FP recip and recip sqrt
756    instructions.  */
757 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
758                                   || (ISA_MIPS32R2 && TARGET_FLOAT64)   \
759                                   || ISA_MIPS64)                        \
760                                  && !TARGET_MIPS16)
761
762 /* ISA has paired-single instructions.  */
763 #define ISA_HAS_PAIRED_SINGLE   (ISA_MIPS32R2 || ISA_MIPS64)
764
765 /* ISA has conditional trap instructions.  */
766 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
767                                  && !TARGET_MIPS16)
768
769 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
770 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
771                                   || ISA_MIPS32R2                       \
772                                   || ISA_MIPS64)                        \
773                                  && !TARGET_MIPS16)
774
775 /* Integer multiply-accumulate instructions should be generated.  */
776 #define GENERATE_MADD_MSUB      (ISA_HAS_MADD_MSUB && !TUNE_74K)
777
778 /* ISA has floating-point nmadd and nmsub instructions for mode MODE.  */
779 #define ISA_HAS_NMADD_NMSUB(MODE) \
780                                 ((ISA_MIPS4                             \
781                                   || (ISA_MIPS32R2 && (MODE) == V2SFmode) \
782                                   || ISA_MIPS64)                        \
783                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
784                                  && !TARGET_MIPS16)
785
786 /* ISA has count leading zeroes/ones instruction (not implemented).  */
787 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
788                                   || ISA_MIPS32R2                       \
789                                   || ISA_MIPS64)                        \
790                                  && !TARGET_MIPS16)
791
792 /* ISA has three operand multiply instructions that put
793    the high part in an accumulator: mulhi or mulhiu.  */
794 #define ISA_HAS_MULHI           ((TARGET_MIPS5400                        \
795                                   || TARGET_MIPS5500                     \
796                                   || TARGET_SR71K)                       \
797                                  && !TARGET_MIPS16)
798
799 /* ISA has three operand multiply instructions that
800    negates the result and puts the result in an accumulator.  */
801 #define ISA_HAS_MULS            ((TARGET_MIPS5400                       \
802                                   || TARGET_MIPS5500                    \
803                                   || TARGET_SR71K)                      \
804                                  && !TARGET_MIPS16)
805
806 /* ISA has three operand multiply instructions that subtracts the
807    result from a 4th operand and puts the result in an accumulator.  */
808 #define ISA_HAS_MSAC            ((TARGET_MIPS5400                       \
809                                   || TARGET_MIPS5500                    \
810                                   || TARGET_SR71K)                      \
811                                  && !TARGET_MIPS16)
812
813 /* ISA has three operand multiply instructions that  the result
814    from a 4th operand and puts the result in an accumulator.  */
815 #define ISA_HAS_MACC            ((TARGET_MIPS4120                       \
816                                   || TARGET_MIPS4130                    \
817                                   || TARGET_MIPS5400                    \
818                                   || TARGET_MIPS5500                    \
819                                   || TARGET_SR71K)                      \
820                                  && !TARGET_MIPS16)
821
822 /* ISA has NEC VR-style MACC, MACCHI, DMACC and DMACCHI instructions.  */
823 #define ISA_HAS_MACCHI          ((TARGET_MIPS4120                       \
824                                   || TARGET_MIPS4130)                   \
825                                  && !TARGET_MIPS16)
826
827 /* ISA has the "ror" (rotate right) instructions.  */
828 #define ISA_HAS_ROR             ((ISA_MIPS32R2                          \
829                                   || TARGET_MIPS5400                    \
830                                   || TARGET_MIPS5500                    \
831                                   || TARGET_SR71K                       \
832                                   || TARGET_SMARTMIPS)                  \
833                                  && !TARGET_MIPS16)
834
835 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
836 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
837                                   || ISA_MIPS32                         \
838                                   || ISA_MIPS32R2                       \
839                                   || ISA_MIPS64)                        \
840                                  && !TARGET_MIPS16)
841
842 /* ISA has data indexed prefetch instructions.  This controls use of
843    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
844    (prefx is a cop1x instruction, so can only be used if FP is
845    enabled.)  */
846 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
847                                   || ISA_MIPS32R2                       \
848                                   || ISA_MIPS64)                        \
849                                  && !TARGET_MIPS16)
850
851 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
852    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
853    also requires TARGET_DOUBLE_FLOAT.  */
854 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
855
856 /* ISA includes the MIPS32r2 seb and seh instructions.  */
857 #define ISA_HAS_SEB_SEH         (ISA_MIPS32R2                           \
858                                  && !TARGET_MIPS16)
859
860 /* ISA includes the MIPS32/64 rev 2 ext and ins instructions.  */
861 #define ISA_HAS_EXT_INS         (ISA_MIPS32R2                           \
862                                  && !TARGET_MIPS16)
863
864 /* ISA has instructions for accessing top part of 64-bit fp regs.  */
865 #define ISA_HAS_MXHC1           (TARGET_FLOAT64 && ISA_MIPS32R2)
866
867 /* ISA has lwxs instruction (load w/scaled index address.  */
868 #define ISA_HAS_LWXS            (TARGET_SMARTMIPS && !TARGET_MIPS16)
869
870 /* The DSP ASE is available.  */
871 #define ISA_HAS_DSP             (TARGET_DSP && !TARGET_MIPS16)
872
873 /* Revision 2 of the DSP ASE is available.  */
874 #define ISA_HAS_DSPR2           (TARGET_DSPR2 && !TARGET_MIPS16)
875
876 /* True if the result of a load is not available to the next instruction.
877    A nop will then be needed between instructions like "lw $4,..."
878    and "addiu $4,$4,1".  */
879 #define ISA_HAS_LOAD_DELAY      (ISA_MIPS1                              \
880                                  && !TARGET_MIPS3900                    \
881                                  && !TARGET_MIPS16)
882
883 /* Likewise mtc1 and mfc1.  */
884 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3)
885
886 /* Likewise floating-point comparisons.  */
887 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3)
888
889 /* True if mflo and mfhi can be immediately followed by instructions
890    which write to the HI and LO registers.
891
892    According to MIPS specifications, MIPS ISAs I, II, and III need
893    (at least) two instructions between the reads of HI/LO and
894    instructions which write them, and later ISAs do not.  Contradicting
895    the MIPS specifications, some MIPS IV processor user manuals (e.g.
896    the UM for the NEC Vr5000) document needing the instructions between
897    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
898    MIPS64 and later ISAs to have the interlocks, plus any specific
899    earlier-ISA CPUs for which CPU documentation declares that the
900    instructions are really interlocked.  */
901 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
902                                  || ISA_MIPS32R2                        \
903                                  || ISA_MIPS64                          \
904                                  || TARGET_MIPS5500)
905
906 /* ISA includes synci, jr.hb and jalr.hb.  */
907 #define ISA_HAS_SYNCI (ISA_MIPS32R2 && !TARGET_MIPS16)
908
909 /* ISA includes sync.  */
910 #define ISA_HAS_SYNC ((mips_isa >= 2 || TARGET_MIPS3900) && !TARGET_MIPS16)
911 #define GENERATE_SYNC                   \
912   (target_flags_explicit & MASK_LLSC    \
913    ? TARGET_LLSC && !TARGET_MIPS16      \
914    : ISA_HAS_SYNC)
915
916 /* ISA includes ll and sc.  Note that this implies ISA_HAS_SYNC
917    because the expanders use both ISA_HAS_SYNC and ISA_HAS_LL_SC
918    instructions.  */
919 #define ISA_HAS_LL_SC (mips_isa >= 2 && !TARGET_MIPS16)
920 #define GENERATE_LL_SC                  \
921   (target_flags_explicit & MASK_LLSC    \
922    ? TARGET_LLSC && !TARGET_MIPS16      \
923    : ISA_HAS_LL_SC)
924 \f
925 /* Add -G xx support.  */
926
927 #undef  SWITCH_TAKES_ARG
928 #define SWITCH_TAKES_ARG(CHAR)                                          \
929   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
930
931 #define OVERRIDE_OPTIONS mips_override_options ()
932
933 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
934
935 /* Show we can debug even without a frame pointer.  */
936 #define CAN_DEBUG_WITHOUT_FP
937 \f
938 /* Tell collect what flags to pass to nm.  */
939 #ifndef NM_FLAGS
940 #define NM_FLAGS "-Bn"
941 #endif
942
943 \f
944 #ifndef MIPS_ABI_DEFAULT
945 #define MIPS_ABI_DEFAULT ABI_32
946 #endif
947
948 /* Use the most portable ABI flag for the ASM specs.  */
949
950 #if MIPS_ABI_DEFAULT == ABI_32
951 #define MULTILIB_ABI_DEFAULT "mabi=32"
952 #endif
953
954 #if MIPS_ABI_DEFAULT == ABI_O64
955 #define MULTILIB_ABI_DEFAULT "mabi=o64"
956 #endif
957
958 #if MIPS_ABI_DEFAULT == ABI_N32
959 #define MULTILIB_ABI_DEFAULT "mabi=n32"
960 #endif
961
962 #if MIPS_ABI_DEFAULT == ABI_64
963 #define MULTILIB_ABI_DEFAULT "mabi=64"
964 #endif
965
966 #if MIPS_ABI_DEFAULT == ABI_EABI
967 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
968 #endif
969
970 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
971    to the assembler.  It may be overridden by subtargets.  */
972 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
973 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
974 %{noasmopt:-O0} \
975 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
976 #endif
977
978 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
979    the assembler.  It may be overridden by subtargets.
980
981    Beginning with gas 2.13, -mdebug must be passed to correctly handle
982    COFF debugging info.  */
983
984 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
985 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
986 %{g} %{g0} %{g1} %{g2} %{g3} \
987 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
988 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
989 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
990 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
991 %{gcoff*:-mdebug} %{!gcoff*:-no-mdebug}"
992 #endif
993
994 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
995    overridden by subtargets.  */
996
997 #ifndef SUBTARGET_ASM_SPEC
998 #define SUBTARGET_ASM_SPEC ""
999 #endif
1000
1001 #undef ASM_SPEC
1002 #define ASM_SPEC "\
1003 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1004 %{mips32} %{mips32r2} %{mips64} \
1005 %{mips16} %{mno-mips16:-no-mips16} \
1006 %{mips3d} %{mno-mips3d:-no-mips3d} \
1007 %{mdmx} %{mno-mdmx:-no-mdmx} \
1008 %{mdsp} %{mno-dsp} \
1009 %{mdspr2} %{mno-dspr2} \
1010 %{msmartmips} %{mno-smartmips} \
1011 %{mmt} %{mno-mt} \
1012 %{mfix-vr4120} %{mfix-vr4130} \
1013 %(subtarget_asm_optimizing_spec) \
1014 %(subtarget_asm_debugging_spec) \
1015 %{mabi=*} %{!mabi*: %(asm_abi_default_spec)} \
1016 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
1017 %{mfp32} %{mfp64} \
1018 %{mshared} %{mno-shared} \
1019 %{msym32} %{mno-sym32} \
1020 %{mtune=*} %{v} \
1021 %(subtarget_asm_spec)"
1022
1023 /* Extra switches sometimes passed to the linker.  */
1024 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1025   will interpret it as a -b option.  */
1026
1027 #ifndef LINK_SPEC
1028 #define LINK_SPEC "\
1029 %(endian_spec) \
1030 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32} %{mips32r2} %{mips64} \
1031 %{bestGnum} %{shared} %{non_shared}"
1032 #endif  /* LINK_SPEC defined */
1033
1034
1035 /* Specs for the compiler proper */
1036
1037 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1038    overridden by subtargets.  */
1039 #ifndef SUBTARGET_CC1_SPEC
1040 #define SUBTARGET_CC1_SPEC ""
1041 #endif
1042
1043 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1044
1045 #undef CC1_SPEC
1046 #define CC1_SPEC "\
1047 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1048 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1049 %{save-temps: } \
1050 %(subtarget_cc1_spec)"
1051
1052 /* Preprocessor specs.  */
1053
1054 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1055    overridden by subtargets.  */
1056 #ifndef SUBTARGET_CPP_SPEC
1057 #define SUBTARGET_CPP_SPEC ""
1058 #endif
1059
1060 #define CPP_SPEC "%(subtarget_cpp_spec)"
1061
1062 /* This macro defines names of additional specifications to put in the specs
1063    that can be used in various specifications like CC1_SPEC.  Its definition
1064    is an initializer with a subgrouping for each command option.
1065
1066    Each subgrouping contains a string constant, that defines the
1067    specification name, and a string constant that used by the GCC driver
1068    program.
1069
1070    Do not define this macro if it does not need to do anything.  */
1071
1072 #define EXTRA_SPECS                                                     \
1073   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1074   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1075   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1076   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1077   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1078   { "asm_abi_default_spec", "-" MULTILIB_ABI_DEFAULT },                 \
1079   { "endian_spec", ENDIAN_SPEC },                                       \
1080   SUBTARGET_EXTRA_SPECS
1081
1082 #ifndef SUBTARGET_EXTRA_SPECS
1083 #define SUBTARGET_EXTRA_SPECS
1084 #endif
1085 \f
1086 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1087 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
1088
1089 #ifndef PREFERRED_DEBUGGING_TYPE
1090 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
1091 #endif
1092
1093 #define DWARF2_ADDR_SIZE (ABI_HAS_64BIT_SYMBOLS ? 8 : 4)
1094
1095 /* By default, turn on GDB extensions.  */
1096 #define DEFAULT_GDB_EXTENSIONS 1
1097
1098 /* Local compiler-generated symbols must have a prefix that the assembler
1099    understands.   By default, this is $, although some targets (e.g.,
1100    NetBSD-ELF) need to override this.  */
1101
1102 #ifndef LOCAL_LABEL_PREFIX
1103 #define LOCAL_LABEL_PREFIX      "$"
1104 #endif
1105
1106 /* By default on the mips, external symbols do not have an underscore
1107    prepended, but some targets (e.g., NetBSD) require this.  */
1108
1109 #ifndef USER_LABEL_PREFIX
1110 #define USER_LABEL_PREFIX       ""
1111 #endif
1112
1113 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1114    since the length can run past this up to a continuation point.  */
1115 #undef DBX_CONTIN_LENGTH
1116 #define DBX_CONTIN_LENGTH 1500
1117
1118 /* How to renumber registers for dbx and gdb.  */
1119 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[REGNO]
1120
1121 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
1122 #define DWARF_FRAME_REGNUM(REGNO) mips_dwarf_regno[REGNO]
1123
1124 /* The DWARF 2 CFA column which tracks the return address.  */
1125 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
1126
1127 /* Before the prologue, RA lives in r31.  */
1128 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1129
1130 /* Describe how we implement __builtin_eh_return.  */
1131 #define EH_RETURN_DATA_REGNO(N) \
1132   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1133
1134 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1135
1136 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1137    The default for this in 64-bit mode is 8, which causes problems with
1138    SFmode register saves.  */
1139 #define DWARF_CIE_DATA_ALIGNMENT -4
1140
1141 /* Correct the offset of automatic variables and arguments.  Note that
1142    the MIPS debug format wants all automatic variables and arguments
1143    to be in terms of the virtual frame pointer (stack pointer before
1144    any adjustment in the function), while the MIPS 3.0 linker wants
1145    the frame pointer to be the stack pointer after the initial
1146    adjustment.  */
1147
1148 #define DEBUGGER_AUTO_OFFSET(X)                         \
1149   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1150 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1151   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1152 \f
1153 /* Target machine storage layout */
1154
1155 #define BITS_BIG_ENDIAN 0
1156 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1157 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1158
1159 /* Define this to set the endianness to use in libgcc2.c, which can
1160    not depend on target_flags.  */
1161 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1162 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1163 #else
1164 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1165 #endif
1166
1167 #define MAX_BITS_PER_WORD 64
1168
1169 /* Width of a word, in units (bytes).  */
1170 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1171 #ifndef IN_LIBGCC2
1172 #define MIN_UNITS_PER_WORD 4
1173 #endif
1174
1175 /* For MIPS, width of a floating point register.  */
1176 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1177
1178 /* The number of consecutive floating-point registers needed to store the
1179    largest format supported by the FPU.  */
1180 #define MAX_FPRS_PER_FMT (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1181
1182 /* The number of consecutive floating-point registers needed to store the
1183    smallest format supported by the FPU.  */
1184 #define MIN_FPRS_PER_FMT \
1185   (ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64 ? 1 : MAX_FPRS_PER_FMT) 
1186
1187 /* The largest size of value that can be held in floating-point
1188    registers and moved with a single instruction.  */
1189 #define UNITS_PER_HWFPVALUE \
1190   (TARGET_SOFT_FLOAT_ABI ? 0 : MAX_FPRS_PER_FMT * UNITS_PER_FPREG)
1191
1192 /* The largest size of value that can be held in floating-point
1193    registers.  */
1194 #define UNITS_PER_FPVALUE                       \
1195   (TARGET_SOFT_FLOAT_ABI ? 0                    \
1196    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
1197    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
1198
1199 /* The number of bytes in a double.  */
1200 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1201
1202 #define UNITS_PER_SIMD_WORD(MODE) \
1203   (TARGET_PAIRED_SINGLE_FLOAT ? 8 : UNITS_PER_WORD)
1204
1205 /* Set the sizes of the core types.  */
1206 #define SHORT_TYPE_SIZE 16
1207 #define INT_TYPE_SIZE 32
1208 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1209 #define LONG_LONG_TYPE_SIZE 64
1210
1211 #define FLOAT_TYPE_SIZE 32
1212 #define DOUBLE_TYPE_SIZE 64
1213 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
1214
1215 /* Define the sizes of fixed-point types.  */
1216 #define SHORT_FRACT_TYPE_SIZE 8
1217 #define FRACT_TYPE_SIZE 16
1218 #define LONG_FRACT_TYPE_SIZE 32
1219 #define LONG_LONG_FRACT_TYPE_SIZE 64
1220
1221 #define SHORT_ACCUM_TYPE_SIZE 16
1222 #define ACCUM_TYPE_SIZE 32
1223 #define LONG_ACCUM_TYPE_SIZE 64
1224 /* FIXME.  LONG_LONG_ACCUM_TYPE_SIZE should be 128 bits, but GCC
1225    doesn't support 128-bit integers for MIPS32 currently.  */
1226 #define LONG_LONG_ACCUM_TYPE_SIZE (TARGET_64BIT ? 128 : 64)
1227
1228 /* long double is not a fixed mode, but the idea is that, if we
1229    support long double, we also want a 128-bit integer type.  */
1230 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1231
1232 #ifdef IN_LIBGCC2
1233 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1234   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1235 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1236 # else
1237 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1238 # endif
1239 #endif
1240
1241 /* Width in bits of a pointer.  */
1242 #ifndef POINTER_SIZE
1243 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1244 #endif
1245
1246 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1247 #define PARM_BOUNDARY BITS_PER_WORD
1248
1249 /* Allocation boundary (in *bits*) for the code of a function.  */
1250 #define FUNCTION_BOUNDARY 32
1251
1252 /* Alignment of field after `int : 0' in a structure.  */
1253 #define EMPTY_FIELD_BOUNDARY 32
1254
1255 /* Every structure's size must be a multiple of this.  */
1256 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1257 #define STRUCTURE_SIZE_BOUNDARY 8
1258
1259 /* There is no point aligning anything to a rounder boundary than this.  */
1260 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1261
1262 /* All accesses must be aligned.  */
1263 #define STRICT_ALIGNMENT 1
1264
1265 /* Define this if you wish to imitate the way many other C compilers
1266    handle alignment of bitfields and the structures that contain
1267    them.
1268
1269    The behavior is that the type written for a bit-field (`int',
1270    `short', or other integer type) imposes an alignment for the
1271    entire structure, as if the structure really did contain an
1272    ordinary field of that type.  In addition, the bit-field is placed
1273    within the structure so that it would fit within such a field,
1274    not crossing a boundary for it.
1275
1276    Thus, on most machines, a bit-field whose type is written as `int'
1277    would not cross a four-byte boundary, and would force four-byte
1278    alignment for the whole structure.  (The alignment used may not
1279    be four bytes; it is controlled by the other alignment
1280    parameters.)
1281
1282    If the macro is defined, its definition should be a C expression;
1283    a nonzero value for the expression enables this behavior.  */
1284
1285 #define PCC_BITFIELD_TYPE_MATTERS 1
1286
1287 /* If defined, a C expression to compute the alignment given to a
1288    constant that is being placed in memory.  CONSTANT is the constant
1289    and ALIGN is the alignment that the object would ordinarily have.
1290    The value of this macro is used instead of that alignment to align
1291    the object.
1292
1293    If this macro is not defined, then ALIGN is used.
1294
1295    The typical use of this macro is to increase alignment for string
1296    constants to be word aligned so that `strcpy' calls that copy
1297    constants can be done inline.  */
1298
1299 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1300   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1301    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1302
1303 /* If defined, a C expression to compute the alignment for a static
1304    variable.  TYPE is the data type, and ALIGN is the alignment that
1305    the object would ordinarily have.  The value of this macro is used
1306    instead of that alignment to align the object.
1307
1308    If this macro is not defined, then ALIGN is used.
1309
1310    One use of this macro is to increase alignment of medium-size
1311    data to make it all fit in fewer cache lines.  Another is to
1312    cause character arrays to be word-aligned so that `strcpy' calls
1313    that copy constants to character arrays can be done inline.  */
1314
1315 #undef DATA_ALIGNMENT
1316 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1317   ((((ALIGN) < BITS_PER_WORD)                                           \
1318     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1319         || TREE_CODE (TYPE) == UNION_TYPE                               \
1320         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1321
1322 /* We need this for the same reason as DATA_ALIGNMENT, namely to cause
1323    character arrays to be word-aligned so that `strcpy' calls that copy
1324    constants to character arrays can be done inline, and 'strcmp' can be
1325    optimised to use word loads. */
1326 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
1327   DATA_ALIGNMENT (TYPE, ALIGN)
1328   
1329 #define PAD_VARARGS_DOWN \
1330   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1331
1332 /* Define if operations between registers always perform the operation
1333    on the full register even if a narrower mode is specified.  */
1334 #define WORD_REGISTER_OPERATIONS
1335
1336 /* When in 64-bit mode, move insns will sign extend SImode and CCmode
1337    moves.  All other references are zero extended.  */
1338 #define LOAD_EXTEND_OP(MODE) \
1339   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1340    ? SIGN_EXTEND : ZERO_EXTEND)
1341
1342 /* Define this macro if it is advisable to hold scalars in registers
1343    in a wider mode than that declared by the program.  In such cases,
1344    the value is constrained to be within the bounds of the declared
1345    type, but kept valid in the wider mode.  The signedness of the
1346    extension may differ from that of the type.  */
1347
1348 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1349   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1350       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1351     {                                           \
1352       if ((MODE) == SImode)                     \
1353         (UNSIGNEDP) = 0;                        \
1354       (MODE) = Pmode;                           \
1355     }
1356
1357 /* Pmode is always the same as ptr_mode, but not always the same as word_mode.
1358    Extensions of pointers to word_mode must be signed.  */
1359 #define POINTERS_EXTEND_UNSIGNED false
1360
1361 /* Define if loading short immediate values into registers sign extends.  */
1362 #define SHORT_IMMEDIATES_SIGN_EXTEND
1363
1364 /* The [d]clz instructions have the natural values at 0.  */
1365
1366 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1367   ((VALUE) = GET_MODE_BITSIZE (MODE), 2)
1368 \f
1369 /* Standard register usage.  */
1370
1371 /* Number of hardware registers.  We have:
1372
1373    - 32 integer registers
1374    - 32 floating point registers
1375    - 8 condition code registers
1376    - 2 accumulator registers (hi and lo)
1377    - 32 registers each for coprocessors 0, 2 and 3
1378    - 3 fake registers:
1379         - ARG_POINTER_REGNUM
1380         - FRAME_POINTER_REGNUM
1381         - GOT_VERSION_REGNUM (see the comment above load_call<mode> for details)
1382    - 3 dummy entries that were used at various times in the past.
1383    - 6 DSP accumulator registers (3 hi-lo pairs) for MIPS DSP ASE
1384    - 6 DSP control registers  */
1385
1386 #define FIRST_PSEUDO_REGISTER 188
1387
1388 /* By default, fix the kernel registers ($26 and $27), the global
1389    pointer ($28) and the stack pointer ($29).  This can change
1390    depending on the command-line options.
1391
1392    Regarding coprocessor registers: without evidence to the contrary,
1393    it's best to assume that each coprocessor register has a unique
1394    use.  This can be overridden, in, e.g., mips_override_options or
1395    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1396    for a particular target.  */
1397
1398 #define FIXED_REGISTERS                                                 \
1399 {                                                                       \
1400   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1401   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1402   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1403   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1404   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1405   /* COP0 registers */                                                  \
1406   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1407   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1408   /* COP2 registers */                                                  \
1409   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1410   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1411   /* COP3 registers */                                                  \
1412   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1413   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1414   /* 6 DSP accumulator registers & 6 control registers */               \
1415   0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1                                    \
1416 }
1417
1418
1419 /* Set up this array for o32 by default.
1420
1421    Note that we don't mark $31 as a call-clobbered register.  The idea is
1422    that it's really the call instructions themselves which clobber $31.
1423    We don't care what the called function does with it afterwards.
1424
1425    This approach makes it easier to implement sibcalls.  Unlike normal
1426    calls, sibcalls don't clobber $31, so the register reaches the
1427    called function in tact.  EPILOGUE_USES says that $31 is useful
1428    to the called function.  */
1429
1430 #define CALL_USED_REGISTERS                                             \
1431 {                                                                       \
1432   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1433   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1434   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1435   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1436   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1437   /* COP0 registers */                                                  \
1438   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1439   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1440   /* COP2 registers */                                                  \
1441   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1442   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1443   /* COP3 registers */                                                  \
1444   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1445   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1446   /* 6 DSP accumulator registers & 6 control registers */               \
1447   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                                    \
1448 }
1449
1450
1451 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1452
1453 #define CALL_REALLY_USED_REGISTERS                                      \
1454 { /* General registers.  */                                             \
1455   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1456   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1457   /* Floating-point registers.  */                                      \
1458   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1459   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1460   /* Others.  */                                                        \
1461   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0,                       \
1462   /* COP0 registers */                                                  \
1463   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1464   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1465   /* COP2 registers */                                                  \
1466   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1467   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1468   /* COP3 registers */                                                  \
1469   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1470   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1471   /* 6 DSP accumulator registers & 6 control registers */               \
1472   1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0                                    \
1473 }
1474
1475 /* Internal macros to classify a register number as to whether it's a
1476    general purpose register, a floating point register, a
1477    multiply/divide register, or a status register.  */
1478
1479 #define GP_REG_FIRST 0
1480 #define GP_REG_LAST  31
1481 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1482 #define GP_DBX_FIRST 0
1483
1484 #define FP_REG_FIRST 32
1485 #define FP_REG_LAST  63
1486 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1487 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1488
1489 #define MD_REG_FIRST 64
1490 #define MD_REG_LAST  65
1491 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1492 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1493
1494 /* The DWARF 2 CFA column which tracks the return address from a
1495    signal handler context.  This means that to maintain backwards
1496    compatibility, no hard register can be assigned this column if it
1497    would need to be handled by the DWARF unwinder.  */
1498 #define DWARF_ALT_FRAME_RETURN_COLUMN 66
1499
1500 #define ST_REG_FIRST 67
1501 #define ST_REG_LAST  74
1502 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1503
1504
1505 /* FIXME: renumber.  */
1506 #define COP0_REG_FIRST 80
1507 #define COP0_REG_LAST 111
1508 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1509
1510 #define COP2_REG_FIRST 112
1511 #define COP2_REG_LAST 143
1512 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1513
1514 #define COP3_REG_FIRST 144
1515 #define COP3_REG_LAST 175
1516 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1517 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1518 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1519
1520 #define DSP_ACC_REG_FIRST 176
1521 #define DSP_ACC_REG_LAST 181
1522 #define DSP_ACC_REG_NUM (DSP_ACC_REG_LAST - DSP_ACC_REG_FIRST + 1)
1523
1524 #define AT_REGNUM       (GP_REG_FIRST + 1)
1525 #define HI_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST : MD_REG_FIRST + 1)
1526 #define LO_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST + 1 : MD_REG_FIRST)
1527
1528 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1529    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1530    should be used instead.  */
1531 #define FPSW_REGNUM     ST_REG_FIRST
1532
1533 #define GP_REG_P(REGNO) \
1534   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1535 #define M16_REG_P(REGNO) \
1536   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1537 #define FP_REG_P(REGNO)  \
1538   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1539 #define MD_REG_P(REGNO) \
1540   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1541 #define ST_REG_P(REGNO) \
1542   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1543 #define COP0_REG_P(REGNO) \
1544   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1545 #define COP2_REG_P(REGNO) \
1546   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1547 #define COP3_REG_P(REGNO) \
1548   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1549 #define ALL_COP_REG_P(REGNO) \
1550   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1551 /* Test if REGNO is one of the 6 new DSP accumulators.  */
1552 #define DSP_ACC_REG_P(REGNO) \
1553   ((unsigned int) ((int) (REGNO) - DSP_ACC_REG_FIRST) < DSP_ACC_REG_NUM)
1554 /* Test if REGNO is hi, lo, or one of the 6 new DSP accumulators.  */
1555 #define ACC_REG_P(REGNO) \
1556   (MD_REG_P (REGNO) || DSP_ACC_REG_P (REGNO))
1557
1558 #define FP_REG_RTX_P(X) (REG_P (X) && FP_REG_P (REGNO (X)))
1559
1560 /* True if X is (const (unspec [(const_int 0)] UNSPEC_GP)).  This is used
1561    to initialize the mips16 gp pseudo register.  */
1562 #define CONST_GP_P(X)                           \
1563   (GET_CODE (X) == CONST                        \
1564    && GET_CODE (XEXP (X, 0)) == UNSPEC          \
1565    && XINT (XEXP (X, 0), 1) == UNSPEC_GP)
1566
1567 /* Return coprocessor number from register number.  */
1568
1569 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1570   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1571    : COP3_REG_P (REGNO) ? '3' : '?')
1572
1573
1574 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1575
1576 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1577   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1578
1579 #define MODES_TIEABLE_P mips_modes_tieable_p
1580
1581 /* Register to use for pushing function arguments.  */
1582 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1583
1584 /* These two registers don't really exist: they get eliminated to either
1585    the stack or hard frame pointer.  */
1586 #define ARG_POINTER_REGNUM 77
1587 #define FRAME_POINTER_REGNUM 78
1588
1589 /* $30 is not available on the mips16, so we use $17 as the frame
1590    pointer.  */
1591 #define HARD_FRAME_POINTER_REGNUM \
1592   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1593
1594 #define FRAME_POINTER_REQUIRED (mips_frame_pointer_required ())
1595
1596 /* Register in which static-chain is passed to a function.  */
1597 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 2)
1598
1599 /* Registers used as temporaries in prologue/epilogue code.  If we're
1600    generating mips16 code, these registers must come from the core set
1601    of 8.  The prologue register mustn't conflict with any incoming
1602    arguments, the static chain pointer, or the frame pointer.  The
1603    epilogue temporary mustn't conflict with the return registers, the
1604    frame pointer, the EH stack adjustment, or the EH data registers.  */
1605
1606 #define MIPS_PROLOGUE_TEMP_REGNUM (GP_REG_FIRST + 3)
1607 #define MIPS_EPILOGUE_TEMP_REGNUM (GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1608
1609 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1610 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1611
1612 /* Define this macro if it is as good or better to call a constant
1613    function address than to call an address kept in a register.  */
1614 #define NO_FUNCTION_CSE 1
1615
1616 /* The ABI-defined global pointer.  Sometimes we use a different
1617    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1618 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1619
1620 /* We normally use $28 as the global pointer.  However, when generating
1621    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1622    register instead.  They can then avoid saving and restoring $28
1623    and perhaps avoid using a frame at all.
1624
1625    When a leaf function uses something other than $28, mips_expand_prologue
1626    will modify pic_offset_table_rtx in place.  Take the register number
1627    from there after reload.  */
1628 #define PIC_OFFSET_TABLE_REGNUM \
1629   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1630
1631 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1632 \f
1633 /* Define the classes of registers for register constraints in the
1634    machine description.  Also define ranges of constants.
1635
1636    One of the classes must always be named ALL_REGS and include all hard regs.
1637    If there is more than one class, another class must be named NO_REGS
1638    and contain no registers.
1639
1640    The name GENERAL_REGS must be the name of a class (or an alias for
1641    another name such as ALL_REGS).  This is the class of registers
1642    that is allowed by "g" or "r" in a register constraint.
1643    Also, registers outside this class are allocated only when
1644    instructions express preferences for them.
1645
1646    The classes must be numbered in nondecreasing order; that is,
1647    a larger-numbered class must never be contained completely
1648    in a smaller-numbered class.
1649
1650    For any two classes, it is very desirable that there be another
1651    class that represents their union.  */
1652
1653 enum reg_class
1654 {
1655   NO_REGS,                      /* no registers in set */
1656   M16_NA_REGS,                  /* mips16 regs not used to pass args */
1657   M16_REGS,                     /* mips16 directly accessible registers */
1658   T_REG,                        /* mips16 T register ($24) */
1659   M16_T_REGS,                   /* mips16 registers plus T register */
1660   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1661   V1_REG,                       /* Register $v1 ($3) used for TLS access.  */
1662   LEA_REGS,                     /* Every GPR except $25 */
1663   GR_REGS,                      /* integer registers */
1664   FP_REGS,                      /* floating point registers */
1665   MD0_REG,                      /* first multiply/divide register */
1666   MD1_REG,                      /* second multiply/divide register */
1667   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1668   COP0_REGS,                    /* generic coprocessor classes */
1669   COP2_REGS,
1670   COP3_REGS,
1671   HI_AND_GR_REGS,               /* union classes */
1672   LO_AND_GR_REGS,
1673   HI_AND_FP_REGS,
1674   COP0_AND_GR_REGS,
1675   COP2_AND_GR_REGS,
1676   COP3_AND_GR_REGS,
1677   ALL_COP_REGS,
1678   ALL_COP_AND_GR_REGS,
1679   ST_REGS,                      /* status registers (fp status) */
1680   DSP_ACC_REGS,                 /* DSP accumulator registers */
1681   ACC_REGS,                     /* Hi/Lo and DSP accumulator registers */
1682   ALL_REGS,                     /* all registers */
1683   LIM_REG_CLASSES               /* max value + 1 */
1684 };
1685
1686 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1687
1688 #define GENERAL_REGS GR_REGS
1689
1690 /* An initializer containing the names of the register classes as C
1691    string constants.  These names are used in writing some of the
1692    debugging dumps.  */
1693
1694 #define REG_CLASS_NAMES                                                 \
1695 {                                                                       \
1696   "NO_REGS",                                                            \
1697   "M16_NA_REGS",                                                        \
1698   "M16_REGS",                                                           \
1699   "T_REG",                                                              \
1700   "M16_T_REGS",                                                         \
1701   "PIC_FN_ADDR_REG",                                                    \
1702   "V1_REG",                                                             \
1703   "LEA_REGS",                                                           \
1704   "GR_REGS",                                                            \
1705   "FP_REGS",                                                            \
1706   "MD0_REG",                                                            \
1707   "MD1_REG",                                                            \
1708   "MD_REGS",                                                            \
1709   /* coprocessor registers */                                           \
1710   "COP0_REGS",                                                          \
1711   "COP2_REGS",                                                          \
1712   "COP3_REGS",                                                          \
1713   "HI_AND_GR_REGS",                                                     \
1714   "LO_AND_GR_REGS",                                                     \
1715   "HI_AND_FP_REGS",                                                     \
1716   "COP0_AND_GR_REGS",                                                   \
1717   "COP2_AND_GR_REGS",                                                   \
1718   "COP3_AND_GR_REGS",                                                   \
1719   "ALL_COP_REGS",                                                       \
1720   "ALL_COP_AND_GR_REGS",                                                \
1721   "ST_REGS",                                                            \
1722   "DSP_ACC_REGS",                                                       \
1723   "ACC_REGS",                                                           \
1724   "ALL_REGS"                                                            \
1725 }
1726
1727 /* An initializer containing the contents of the register classes,
1728    as integers which are bit masks.  The Nth integer specifies the
1729    contents of class N.  The way the integer MASK is interpreted is
1730    that register R is in the class if `MASK & (1 << R)' is 1.
1731
1732    When the machine has more than 32 registers, an integer does not
1733    suffice.  Then the integers are replaced by sub-initializers,
1734    braced groupings containing several integers.  Each
1735    sub-initializer must be suitable as an initializer for the type
1736    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1737
1738 #define REG_CLASS_CONTENTS                                                                              \
1739 {                                                                                                       \
1740   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
1741   { 0x0003000c, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 nonarg regs */\
1742   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
1743   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
1744   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
1745   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
1746   { 0x00000008, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* only $v1 */ \
1747   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR except $25 */   \
1748   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
1749   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
1750   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
1751   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
1752   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
1753   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* cop0 registers */    \
1754   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* cop2 registers */    \
1755   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* cop3 registers */    \
1756   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
1757   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
1758   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
1759   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                           \
1760   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },                           \
1761   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },                           \
1762   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1763   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1764   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
1765   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x003f0000 },   /* dsp accumulator registers */ \
1766   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* hi/lo and dsp accumulator registers */       \
1767   { 0xffffffff, 0xffffffff, 0xffff07ff, 0xffffffff, 0xffffffff, 0x0fffffff }    /* all registers */     \
1768 }
1769
1770
1771 /* A C expression whose value is a register class containing hard
1772    register REGNO.  In general there is more that one such class;
1773    choose a class which is "minimal", meaning that no smaller class
1774    also contains the register.  */
1775
1776 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1777
1778 /* A macro whose definition is the name of the class to which a
1779    valid base register must belong.  A base register is one used in
1780    an address which is the register value plus a displacement.  */
1781
1782 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1783
1784 /* A macro whose definition is the name of the class to which a
1785    valid index register must belong.  An index register is one used
1786    in an address where its value is either multiplied by a scale
1787    factor or added to another register (as well as added to a
1788    displacement).  */
1789
1790 #define INDEX_REG_CLASS NO_REGS
1791
1792 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1793    registers explicitly used in the rtl to be used as spill registers
1794    but prevents the compiler from extending the lifetime of these
1795    registers.  */
1796
1797 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1798
1799 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
1800    is the default value (allocate the registers in numeric order).  We
1801    define it just so that we can override it for the mips16 target in
1802    ORDER_REGS_FOR_LOCAL_ALLOC.  */
1803
1804 #define REG_ALLOC_ORDER                                                 \
1805 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
1806   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
1807   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
1808   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
1809   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
1810   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
1811   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
1812   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
1813   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
1814   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
1815   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175,      \
1816   176,177,178,179,180,181,182,183,184,185,186,187                       \
1817 }
1818
1819 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1820    to be rearranged based on a particular function.  On the mips16, we
1821    want to allocate $24 (T_REG) before other registers for
1822    instructions for which it is possible.  */
1823
1824 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
1825
1826 /* True if VALUE is an unsigned 6-bit number.  */
1827
1828 #define UIMM6_OPERAND(VALUE) \
1829   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0x3f) == 0)
1830
1831 /* True if VALUE is a signed 10-bit number.  */
1832
1833 #define IMM10_OPERAND(VALUE) \
1834   ((unsigned HOST_WIDE_INT) (VALUE) + 0x200 < 0x400)
1835
1836 /* True if VALUE is a signed 16-bit number.  */
1837
1838 #define SMALL_OPERAND(VALUE) \
1839   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
1840
1841 /* True if VALUE is an unsigned 16-bit number.  */
1842
1843 #define SMALL_OPERAND_UNSIGNED(VALUE) \
1844   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
1845
1846 /* True if VALUE can be loaded into a register using LUI.  */
1847
1848 #define LUI_OPERAND(VALUE)                                      \
1849   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
1850    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
1851
1852 /* Return a value X with the low 16 bits clear, and such that
1853    VALUE - X is a signed 16-bit value.  */
1854
1855 #define CONST_HIGH_PART(VALUE) \
1856   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
1857
1858 #define CONST_LOW_PART(VALUE) \
1859   ((VALUE) - CONST_HIGH_PART (VALUE))
1860
1861 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
1862 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
1863 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
1864
1865 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
1866   mips_preferred_reload_class (X, CLASS)
1867
1868 /* The HI and LO registers can only be reloaded via the general
1869    registers.  Condition code registers can only be loaded to the
1870    general registers, and from the floating point registers.  */
1871
1872 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
1873   mips_secondary_reload_class (CLASS, MODE, X, true)
1874 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
1875   mips_secondary_reload_class (CLASS, MODE, X, false)
1876
1877 /* Return the maximum number of consecutive registers
1878    needed to represent mode MODE in a register of class CLASS.  */
1879
1880 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
1881
1882 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
1883   mips_cannot_change_mode_class (FROM, TO, CLASS)
1884 \f
1885 /* Stack layout; function entry, exit and calling.  */
1886
1887 #define STACK_GROWS_DOWNWARD
1888
1889 /* The offset of the first local variable from the beginning of the frame.
1890    See mips_compute_frame_info for details about the frame layout.  */
1891
1892 #define STARTING_FRAME_OFFSET                                           \
1893   (crtl->outgoing_args_size                                     \
1894    + (TARGET_CALL_CLOBBERED_GP ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
1895
1896 #define RETURN_ADDR_RTX mips_return_addr
1897
1898 /* Since the mips16 ISA mode is encoded in the least-significant bit
1899    of the address, mask it off return addresses for purposes of
1900    finding exception handling regions.  */
1901
1902 #define MASK_RETURN_ADDR GEN_INT (-2)
1903
1904
1905 /* Similarly, don't use the least-significant bit to tell pointers to
1906    code from vtable index.  */
1907
1908 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
1909
1910 /* The eliminations to $17 are only used for mips16 code.  See the
1911    definition of HARD_FRAME_POINTER_REGNUM.  */
1912
1913 #define ELIMINABLE_REGS                                                 \
1914 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
1915  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
1916  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
1917  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
1918  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
1919  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
1920
1921 /* Make sure that we're not trying to eliminate to the wrong hard frame
1922    pointer.  */
1923 #define CAN_ELIMINATE(FROM, TO) \
1924   ((TO) == HARD_FRAME_POINTER_REGNUM || (TO) == STACK_POINTER_REGNUM)
1925
1926 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1927   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
1928
1929 /* Allocate stack space for arguments at the beginning of each function.  */
1930 #define ACCUMULATE_OUTGOING_ARGS 1
1931
1932 /* The argument pointer always points to the first argument.  */
1933 #define FIRST_PARM_OFFSET(FNDECL) 0
1934
1935 /* o32 and o64 reserve stack space for all argument registers.  */
1936 #define REG_PARM_STACK_SPACE(FNDECL)                    \
1937   (TARGET_OLDABI                                        \
1938    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
1939    : 0)
1940
1941 /* Define this if it is the responsibility of the caller to
1942    allocate the area reserved for arguments passed in registers.
1943    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
1944    of this macro is to determine whether the space is included in
1945    `crtl->outgoing_args_size'.  */
1946 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
1947
1948 #define STACK_BOUNDARY (TARGET_NEWABI ? 128 : 64)
1949 \f
1950 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1951
1952 /* Symbolic macros for the registers used to return integer and floating
1953    point values.  */
1954
1955 #define GP_RETURN (GP_REG_FIRST + 2)
1956 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
1957
1958 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
1959
1960 /* Symbolic macros for the first/last argument registers.  */
1961
1962 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
1963 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
1964 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
1965 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
1966
1967 #define LIBCALL_VALUE(MODE) \
1968   mips_function_value (NULL_TREE, MODE)
1969
1970 #define FUNCTION_VALUE(VALTYPE, FUNC) \
1971   mips_function_value (VALTYPE, VOIDmode)
1972
1973 /* 1 if N is a possible register number for a function value.
1974    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
1975    Currently, R2 and F0 are only implemented here (C has no complex type)  */
1976
1977 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
1978   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
1979       && (N) == FP_RETURN + 2))
1980
1981 /* 1 if N is a possible register number for function argument passing.
1982    We have no FP argument registers when soft-float.  When FP registers
1983    are 32 bits, we can't directly reference the odd numbered ones.  */
1984
1985 #define FUNCTION_ARG_REGNO_P(N)                                 \
1986   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
1987     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
1988    && !fixed_regs[N])
1989 \f
1990 /* This structure has to cope with two different argument allocation
1991    schemes.  Most MIPS ABIs view the arguments as a structure, of which
1992    the first N words go in registers and the rest go on the stack.  If I
1993    < N, the Ith word might go in Ith integer argument register or in a
1994    floating-point register.  For these ABIs, we only need to remember
1995    the offset of the current argument into the structure.
1996
1997    The EABI instead allocates the integer and floating-point arguments
1998    separately.  The first N words of FP arguments go in FP registers,
1999    the rest go on the stack.  Likewise, the first N words of the other
2000    arguments go in integer registers, and the rest go on the stack.  We
2001    need to maintain three counts: the number of integer registers used,
2002    the number of floating-point registers used, and the number of words
2003    passed on the stack.
2004
2005    We could keep separate information for the two ABIs (a word count for
2006    the standard ABIs, and three separate counts for the EABI).  But it
2007    seems simpler to view the standard ABIs as forms of EABI that do not
2008    allocate floating-point registers.
2009
2010    So for the standard ABIs, the first N words are allocated to integer
2011    registers, and mips_function_arg decides on an argument-by-argument
2012    basis whether that argument should really go in an integer register,
2013    or in a floating-point one.  */
2014
2015 typedef struct mips_args {
2016   /* Always true for varargs functions.  Otherwise true if at least
2017      one argument has been passed in an integer register.  */
2018   int gp_reg_found;
2019
2020   /* The number of arguments seen so far.  */
2021   unsigned int arg_number;
2022
2023   /* The number of integer registers used so far.  For all ABIs except
2024      EABI, this is the number of words that have been added to the
2025      argument structure, limited to MAX_ARGS_IN_REGISTERS.  */
2026   unsigned int num_gprs;
2027
2028   /* For EABI, the number of floating-point registers used so far.  */
2029   unsigned int num_fprs;
2030
2031   /* The number of words passed on the stack.  */
2032   unsigned int stack_words;
2033
2034   /* On the mips16, we need to keep track of which floating point
2035      arguments were passed in general registers, but would have been
2036      passed in the FP regs if this were a 32-bit function, so that we
2037      can move them to the FP regs if we wind up calling a 32-bit
2038      function.  We record this information in fp_code, encoded in base
2039      four.  A zero digit means no floating point argument, a one digit
2040      means an SFmode argument, and a two digit means a DFmode argument,
2041      and a three digit is not used.  The low order digit is the first
2042      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2043      an SFmode argument.  ??? A more sophisticated approach will be
2044      needed if MIPS_ABI != ABI_32.  */
2045   int fp_code;
2046
2047   /* True if the function has a prototype.  */
2048   int prototype;
2049 } CUMULATIVE_ARGS;
2050
2051 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2052    for a call to a function whose data type is FNTYPE.
2053    For a library call, FNTYPE is 0.  */
2054
2055 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
2056   mips_init_cumulative_args (&CUM, FNTYPE)
2057
2058 /* Update the data in CUM to advance over an argument
2059    of mode MODE and data type TYPE.
2060    (TYPE is null for libcalls where that information may not be available.)  */
2061
2062 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
2063   mips_function_arg_advance (&CUM, MODE, TYPE, NAMED)
2064
2065 /* Determine where to put an argument to a function.
2066    Value is zero to push the argument on the stack,
2067    or a hard register in which to store the argument.
2068
2069    MODE is the argument's machine mode.
2070    TYPE is the data type of the argument (as a tree).
2071     This is null for libcalls where that information may
2072     not be available.
2073    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2074     the preceding args and about the function being called.
2075    NAMED is nonzero if this argument is a named parameter
2076     (otherwise it is an extra parameter matching an ellipsis).  */
2077
2078 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2079   mips_function_arg (&CUM, MODE, TYPE, NAMED)
2080
2081 #define FUNCTION_ARG_BOUNDARY mips_function_arg_boundary
2082
2083 #define FUNCTION_ARG_PADDING(MODE, TYPE) \
2084   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
2085
2086 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST) \
2087   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
2088
2089 /* True if using EABI and varargs can be passed in floating-point
2090    registers.  Under these conditions, we need a more complex form
2091    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2092 #define EABI_FLOAT_VARARGS_P \
2093         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2094
2095 \f
2096 /* Say that the epilogue uses the return address register.  Note that
2097    in the case of sibcalls, the values "used by the epilogue" are
2098    considered live at the start of the called function.
2099
2100    If using a GOT, say that the epilogue also uses GOT_VERSION_REGNUM.
2101    See the comment above load_call<mode> for details.  */
2102 #define EPILOGUE_USES(REGNO) \
2103   ((REGNO) == 31 || (TARGET_USE_GOT && (REGNO) == GOT_VERSION_REGNUM))
2104
2105 /* Treat LOC as a byte offset from the stack pointer and round it up
2106    to the next fully-aligned offset.  */
2107 #define MIPS_STACK_ALIGN(LOC) \
2108   (TARGET_NEWABI ? ((LOC) + 15) & -16 : ((LOC) + 7) & -8)
2109
2110 \f
2111 /* Output assembler code to FILE to increment profiler label # LABELNO
2112    for profiling a function entry.  */
2113
2114 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2115 {                                                                       \
2116   if (TARGET_MIPS16)                                                    \
2117     sorry ("mips16 function profiling");                                \
2118   fprintf (FILE, "\t.set\tnoat\n");                                     \
2119   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2120            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2121   if (!TARGET_NEWABI)                                                   \
2122     {                                                                   \
2123       fprintf (FILE,                                                    \
2124                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2125                TARGET_64BIT ? "dsubu" : "subu",                         \
2126                reg_names[STACK_POINTER_REGNUM],                         \
2127                reg_names[STACK_POINTER_REGNUM],                         \
2128                Pmode == DImode ? 16 : 8);                               \
2129     }                                                                   \
2130   fprintf (FILE, "\tjal\t_mcount\n");                                   \
2131   fprintf (FILE, "\t.set\tat\n");                                       \
2132 }
2133
2134 /* The profiler preserves all interesting registers, including $31.  */
2135 #define MIPS_SAVE_REG_FOR_PROFILING_P(REGNO) false
2136
2137 /* No mips port has ever used the profiler counter word, so don't emit it
2138    or the label for it.  */
2139
2140 #define NO_PROFILE_COUNTERS 1
2141
2142 /* Define this macro if the code for function profiling should come
2143    before the function prologue.  Normally, the profiling code comes
2144    after.  */
2145
2146 /* #define PROFILE_BEFORE_PROLOGUE */
2147
2148 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2149    the stack pointer does not matter.  The value is tested only in
2150    functions that have frame pointers.
2151    No definition is equivalent to always zero.  */
2152
2153 #define EXIT_IGNORE_STACK 1
2154
2155 \f
2156 /* A C statement to output, on the stream FILE, assembler code for a
2157    block of data that contains the constant parts of a trampoline.
2158    This code should not include a label--the label is taken care of
2159    automatically.  */
2160
2161 #define TRAMPOLINE_TEMPLATE(STREAM)                                     \
2162 {                                                                       \
2163   if (ptr_mode == DImode)                                               \
2164     fprintf (STREAM, "\t.word\t0x03e0082d\t\t# dmove   $1,$31\n");      \
2165   else                                                                  \
2166     fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");       \
2167   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2168   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2169   if (ptr_mode == DImode)                                               \
2170     {                                                                   \
2171       fprintf (STREAM, "\t.word\t0xdfe30014\t\t# ld     $3,20($31)\n"); \
2172       fprintf (STREAM, "\t.word\t0xdfe2001c\t\t# ld     $2,28($31)\n"); \
2173       fprintf (STREAM, "\t.word\t0x0060c82d\t\t# dmove  $25,$3\n");     \
2174     }                                                                   \
2175   else                                                                  \
2176     {                                                                   \
2177       fprintf (STREAM, "\t.word\t0x8fe30014\t\t# lw     $3,20($31)\n"); \
2178       fprintf (STREAM, "\t.word\t0x8fe20018\t\t# lw     $2,24($31)\n"); \
2179       fprintf (STREAM, "\t.word\t0x0060c821\t\t# move   $25,$3\n");     \
2180     }                                                                   \
2181   fprintf (STREAM, "\t.word\t0x00600008\t\t# jr     $3\n");             \
2182   if (ptr_mode == DImode)                                               \
2183     {                                                                   \
2184       fprintf (STREAM, "\t.word\t0x0020f82d\t\t# dmove   $31,$1\n");    \
2185       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2186       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2187     }                                                                   \
2188   else                                                                  \
2189     {                                                                   \
2190       fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");     \
2191       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2192       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2193     }                                                                   \
2194 }
2195
2196 /* A C expression for the size in bytes of the trampoline, as an
2197    integer.  */
2198
2199 #define TRAMPOLINE_SIZE (32 + GET_MODE_SIZE (ptr_mode) * 2)
2200
2201 /* Alignment required for trampolines, in bits.  */
2202
2203 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2204
2205 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2206    program and data caches.  */
2207
2208 #ifndef CACHE_FLUSH_FUNC
2209 #define CACHE_FLUSH_FUNC "_flush_cache"
2210 #endif
2211
2212 #define MIPS_ICACHE_SYNC(ADDR, SIZE)                                    \
2213   /* Flush both caches.  We need to flush the data cache in case        \
2214      the system has a write-back cache.  */                             \
2215   emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func), \
2216                      0, VOIDmode, 3, ADDR, Pmode, SIZE, Pmode,          \
2217                      GEN_INT (3), TYPE_MODE (integer_type_node))
2218
2219 /* A C statement to initialize the variable parts of a trampoline.
2220    ADDR is an RTX for the address of the trampoline; FNADDR is an
2221    RTX for the address of the nested function; STATIC_CHAIN is an
2222    RTX for the static chain value that should be passed to the
2223    function when it is called.  */
2224
2225 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2226 {                                                                           \
2227   rtx func_addr, chain_addr, end_addr;                                      \
2228                                                                             \
2229   func_addr = plus_constant (ADDR, 32);                                     \
2230   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2231   mips_emit_move (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2232   mips_emit_move (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2233   end_addr = gen_reg_rtx (Pmode);                                           \
2234   emit_insn (gen_add3_insn (end_addr, copy_rtx (ADDR),                      \
2235                             GEN_INT (TRAMPOLINE_SIZE)));                    \
2236   emit_insn (gen_clear_cache (copy_rtx (ADDR), end_addr));                  \
2237 }
2238 \f
2239 /* Addressing modes, and classification of registers for them.  */
2240
2241 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2242 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2243   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2244
2245 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2246    and check its validity for a certain class.
2247    We have two alternate definitions for each of them.
2248    The usual definition accepts all pseudo regs; the other rejects them all.
2249    The symbol REG_OK_STRICT causes the latter definition to be used.
2250
2251    Most source files want to accept pseudo regs in the hope that
2252    they will get allocated to the class that the insn wants them to be in.
2253    Some source files that are used after register allocation
2254    need to be strict.  */
2255
2256 #ifndef REG_OK_STRICT
2257 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2258   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2259 #else
2260 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2261   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2262 #endif
2263
2264 #define REG_OK_FOR_INDEX_P(X) 0
2265
2266 \f
2267 /* Maximum number of registers that can appear in a valid memory address.  */
2268
2269 #define MAX_REGS_PER_ADDRESS 1
2270
2271 #ifdef REG_OK_STRICT
2272 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2273 {                                               \
2274   if (mips_legitimate_address_p (MODE, X, 1))   \
2275     goto ADDR;                                  \
2276 }
2277 #else
2278 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2279 {                                               \
2280   if (mips_legitimate_address_p (MODE, X, 0))   \
2281     goto ADDR;                                  \
2282 }
2283 #endif
2284
2285 /* Check for constness inline but use mips_legitimate_address_p
2286    to check whether a constant really is an address.  */
2287
2288 #define CONSTANT_ADDRESS_P(X) \
2289   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2290
2291 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2292
2293 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2294   do {                                                          \
2295     if (mips_legitimize_address (&(X), MODE))                   \
2296       goto WIN;                                                 \
2297   } while (0)
2298
2299
2300 /* A C statement or compound statement with a conditional `goto
2301    LABEL;' executed if memory address X (an RTX) can have different
2302    meanings depending on the machine mode of the memory reference it
2303    is used for.
2304
2305    Autoincrement and autodecrement addresses typically have
2306    mode-dependent effects because the amount of the increment or
2307    decrement is the size of the operand being addressed.  Some
2308    machines have other mode-dependent addresses.  Many RISC machines
2309    have no mode-dependent addresses.
2310
2311    You may assume that ADDR is a valid address for the machine.  */
2312
2313 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
2314
2315 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2316    'the start of the function that this code is output in'.  */
2317
2318 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2319   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2320     asm_fprintf ((FILE), "%U%s",                                        \
2321                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2322   else                                                                  \
2323     asm_fprintf ((FILE), "%U%s", (NAME))
2324 \f
2325 /* Flag to mark a function decl symbol that requires a long call.  */
2326 #define SYMBOL_FLAG_LONG_CALL   (SYMBOL_FLAG_MACH_DEP << 0)
2327 #define SYMBOL_REF_LONG_CALL_P(X)                                       \
2328   ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_LONG_CALL) != 0)
2329
2330 /* True if we're generating a form of MIPS16 code in which jump tables
2331    are stored in the text section and encoded as 16-bit PC-relative
2332    offsets.  This is only possible when general text loads are allowed,
2333    since the table access itself will be an "lh" instruction.  */
2334 /* ??? 16-bit offsets can overflow in large functions.  */
2335 #define TARGET_MIPS16_SHORT_JUMP_TABLES TARGET_MIPS16_TEXT_LOADS
2336
2337 #define JUMP_TABLES_IN_TEXT_SECTION TARGET_MIPS16_SHORT_JUMP_TABLES
2338
2339 #define CASE_VECTOR_MODE (TARGET_MIPS16_SHORT_JUMP_TABLES ? HImode : ptr_mode)
2340
2341 #define CASE_VECTOR_PC_RELATIVE TARGET_MIPS16_SHORT_JUMP_TABLES
2342
2343 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2344 #ifndef DEFAULT_SIGNED_CHAR
2345 #define DEFAULT_SIGNED_CHAR 1
2346 #endif
2347
2348 /* Although LDC1 and SDC1 provide 64-bit moves on 32-bit targets,
2349    we generally don't want to use them for copying arbitrary data.
2350    A single N-word move is usually the same cost as N single-word moves.  */
2351 #define MOVE_MAX UNITS_PER_WORD
2352 #define MAX_MOVE_MAX 8
2353
2354 /* Define this macro as a C expression which is nonzero if
2355    accessing less than a word of memory (i.e. a `char' or a
2356    `short') is no faster than accessing a word of memory, i.e., if
2357    such access require more than one instruction or if there is no
2358    difference in cost between byte and (aligned) word loads.
2359
2360    On RISC machines, it tends to generate better code to define
2361    this as 1, since it avoids making a QI or HI mode register.
2362
2363    But, generating word accesses for -mips16 is generally bad as shifts
2364    (often extended) would be needed for byte accesses.  */
2365 #define SLOW_BYTE_ACCESS (!TARGET_MIPS16)
2366
2367 /* Define this to be nonzero if shift instructions ignore all but the low-order
2368    few bits.  */
2369 #define SHIFT_COUNT_TRUNCATED 1
2370
2371 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2372    is done just by pretending it is already truncated.  */
2373 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2374   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2375
2376
2377 /* Specify the machine mode that pointers have.
2378    After generation of rtl, the compiler makes no further distinction
2379    between pointers and any other objects of this machine mode.  */
2380
2381 #ifndef Pmode
2382 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2383 #endif
2384
2385 /* Give call MEMs SImode since it is the "most permissive" mode
2386    for both 32-bit and 64-bit targets.  */
2387
2388 #define FUNCTION_MODE SImode
2389
2390 \f
2391 /* A C expression for the cost of moving data from a register in
2392    class FROM to one in class TO.  The classes are expressed using
2393    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2394    the default; other values are interpreted relative to that.
2395
2396    It is not required that the cost always equal 2 when FROM is the
2397    same as TO; on some machines it is expensive to move between
2398    registers if they are not general registers.
2399
2400    If reload sees an insn consisting of a single `set' between two
2401    hard registers, and if `REGISTER_MOVE_COST' applied to their
2402    classes returns a value of 2, reload does not check to ensure
2403    that the constraints of the insn are met.  Setting a cost of
2404    other than 2 will allow reload to verify that the constraints are
2405    met.  You should do this if the `movM' pattern's constraints do
2406    not allow such copying.  */
2407
2408 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2409   mips_register_move_cost (MODE, FROM, TO)
2410
2411 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2412   (mips_cost->memory_latency                    \
2413    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2414
2415 /* Define if copies to/from condition code registers should be avoided.
2416
2417    This is needed for the MIPS because reload_outcc is not complete;
2418    it needs to handle cases where the source is a general or another
2419    condition code register.  */
2420 #define AVOID_CCMODE_COPIES
2421
2422 /* A C expression for the cost of a branch instruction.  A value of
2423    1 is the default; other values are interpreted relative to that.  */
2424
2425 #define BRANCH_COST mips_branch_cost
2426 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
2427
2428 /* If defined, modifies the length assigned to instruction INSN as a
2429    function of the context in which it is used.  LENGTH is an lvalue
2430    that contains the initially computed length of the insn and should
2431    be updated with the correct length of the insn.  */
2432 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2433   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2434
2435 /* Return the asm template for a non-MIPS16 conditional branch instruction.
2436    OPCODE is the opcode's mnemonic and OPERANDS is the asm template for
2437    its operands.  */
2438 #define MIPS_BRANCH(OPCODE, OPERANDS) \
2439   "%*" OPCODE "%?\t" OPERANDS "%/"
2440
2441 /* Return the asm template for a call.  INSN is the instruction's mnemonic
2442    ("j" or "jal"), OPERANDS are its operands, and OPNO is the operand number
2443    of the target.
2444
2445    When generating GOT code without explicit relocation operators,
2446    all calls should use assembly macros.  Otherwise, all indirect
2447    calls should use "jr" or "jalr"; we will arrange to restore $gp
2448    afterwards if necessary.  Finally, we can only generate direct
2449    calls for -mabicalls by temporarily switching to non-PIC mode.  */
2450 #define MIPS_CALL(INSN, OPERANDS, OPNO)                         \
2451   (TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS                    \
2452    ? "%*" INSN "\t%" #OPNO "%/"                                 \
2453    : REG_P (OPERANDS[OPNO])                                     \
2454    ? "%*" INSN "r\t%" #OPNO "%/"                                \
2455    : TARGET_ABICALLS                                            \
2456    ? (".option\tpic0\n\t"                                       \
2457       "%*" INSN "\t%" #OPNO "%/\n\t"                            \
2458       ".option\tpic2")                                          \
2459    : "%*" INSN "\t%" #OPNO "%/")
2460 \f
2461 /* Control the assembler format that we output.  */
2462
2463 /* Output to assembler file text saying following lines
2464    may contain character constants, extra white space, comments, etc.  */
2465
2466 #ifndef ASM_APP_ON
2467 #define ASM_APP_ON " #APP\n"
2468 #endif
2469
2470 /* Output to assembler file text saying following lines
2471    no longer contain unusual constructs.  */
2472
2473 #ifndef ASM_APP_OFF
2474 #define ASM_APP_OFF " #NO_APP\n"
2475 #endif
2476
2477 #define REGISTER_NAMES                                                     \
2478 { "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",            \
2479   "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",           \
2480   "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",           \
2481   "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",           \
2482   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",           \
2483   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",          \
2484   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",          \
2485   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",          \
2486   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",         \
2487   "$fcc5","$fcc6","$fcc7","", "", "$arg", "$frame", "$fakec",              \
2488   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",  \
2489   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15", \
2490   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23", \
2491   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31", \
2492   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",  \
2493   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15", \
2494   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23", \
2495   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31", \
2496   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",  \
2497   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15", \
2498   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23", \
2499   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31", \
2500   "$ac1hi","$ac1lo","$ac2hi","$ac2lo","$ac3hi","$ac3lo","$dsp_po","$dsp_sc", \
2501   "$dsp_ca","$dsp_ou","$dsp_cc","$dsp_ef" }
2502
2503 /* List the "software" names for each register.  Also list the numerical
2504    names for $fp and $sp.  */
2505
2506 #define ADDITIONAL_REGISTER_NAMES                                       \
2507 {                                                                       \
2508   { "$29",      29 + GP_REG_FIRST },                                    \
2509   { "$30",      30 + GP_REG_FIRST },                                    \
2510   { "at",        1 + GP_REG_FIRST },                                    \
2511   { "v0",        2 + GP_REG_FIRST },                                    \
2512   { "v1",        3 + GP_REG_FIRST },                                    \
2513   { "a0",        4 + GP_REG_FIRST },                                    \
2514   { "a1",        5 + GP_REG_FIRST },                                    \
2515   { "a2",        6 + GP_REG_FIRST },                                    \
2516   { "a3",        7 + GP_REG_FIRST },                                    \
2517   { "t0",        8 + GP_REG_FIRST },                                    \
2518   { "t1",        9 + GP_REG_FIRST },                                    \
2519   { "t2",       10 + GP_REG_FIRST },                                    \
2520   { "t3",       11 + GP_REG_FIRST },                                    \
2521   { "t4",       12 + GP_REG_FIRST },                                    \
2522   { "t5",       13 + GP_REG_FIRST },                                    \
2523   { "t6",       14 + GP_REG_FIRST },                                    \
2524   { "t7",       15 + GP_REG_FIRST },                                    \
2525   { "s0",       16 + GP_REG_FIRST },                                    \
2526   { "s1",       17 + GP_REG_FIRST },                                    \
2527   { "s2",       18 + GP_REG_FIRST },                                    \
2528   { "s3",       19 + GP_REG_FIRST },                                    \
2529   { "s4",       20 + GP_REG_FIRST },                                    \
2530   { "s5",       21 + GP_REG_FIRST },                                    \
2531   { "s6",       22 + GP_REG_FIRST },                                    \
2532   { "s7",       23 + GP_REG_FIRST },                                    \
2533   { "t8",       24 + GP_REG_FIRST },                                    \
2534   { "t9",       25 + GP_REG_FIRST },                                    \
2535   { "k0",       26 + GP_REG_FIRST },                                    \
2536   { "k1",       27 + GP_REG_FIRST },                                    \
2537   { "gp",       28 + GP_REG_FIRST },                                    \
2538   { "sp",       29 + GP_REG_FIRST },                                    \
2539   { "fp",       30 + GP_REG_FIRST },                                    \
2540   { "ra",       31 + GP_REG_FIRST },                                    \
2541   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
2542 }
2543
2544 /* This is meant to be redefined in the host dependent files.  It is a
2545    set of alternative names and regnums for mips coprocessors.  */
2546
2547 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
2548
2549 #define PRINT_OPERAND mips_print_operand
2550 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
2551 #define PRINT_OPERAND_ADDRESS mips_print_operand_address
2552
2553 /* A C statement, to be executed after all slot-filler instructions
2554    have been output.  If necessary, call `dbr_sequence_length' to
2555    determine the number of slots filled in a sequence (zero if not
2556    currently outputting a sequence), to decide how many no-ops to
2557    output, or whatever.
2558
2559    Don't define this macro if it has nothing to do, but it is
2560    helpful in reading assembly output if the extent of the delay
2561    sequence is made explicit (e.g. with white space).
2562
2563    Note that output routines for instructions with delay slots must
2564    be prepared to deal with not being output as part of a sequence
2565    (i.e.  when the scheduling pass is not run, or when no slot
2566    fillers could be found.)  The variable `final_sequence' is null
2567    when not processing a sequence, otherwise it contains the
2568    `sequence' rtx being output.  */
2569
2570 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
2571 do                                                                      \
2572   {                                                                     \
2573     if (set_nomacro > 0 && --set_nomacro == 0)                          \
2574       fputs ("\t.set\tmacro\n", STREAM);                                \
2575                                                                         \
2576     if (set_noreorder > 0 && --set_noreorder == 0)                      \
2577       fputs ("\t.set\treorder\n", STREAM);                              \
2578                                                                         \
2579     fputs ("\n", STREAM);                                               \
2580   }                                                                     \
2581 while (0)
2582
2583 /* How to tell the debugger about changes of source files.  */
2584 #define ASM_OUTPUT_SOURCE_FILENAME mips_output_filename
2585
2586 /* mips-tfile does not understand .stabd directives.  */
2587 #define DBX_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER) do {      \
2588   dbxout_begin_stabn_sline (LINE);                              \
2589   dbxout_stab_value_internal_label ("LM", &COUNTER);            \
2590 } while (0)
2591
2592 /* Use .loc directives for SDB line numbers.  */
2593 #define SDB_OUTPUT_SOURCE_LINE(STREAM, LINE)                    \
2594   fprintf (STREAM, "\t.loc\t%d %d\n", num_source_filenames, LINE)
2595
2596 /* The MIPS implementation uses some labels for its own purpose.  The
2597    following lists what labels are created, and are all formed by the
2598    pattern $L[a-z].*.  The machine independent portion of GCC creates
2599    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
2600
2601         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
2602         $Lb[0-9]+       Begin blocks for MIPS debug support
2603         $Lc[0-9]+       Label for use in s<xx> operation.
2604         $Le[0-9]+       End blocks for MIPS debug support  */
2605
2606 #undef ASM_DECLARE_OBJECT_NAME
2607 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
2608   mips_declare_object (STREAM, NAME, "", ":\n")
2609
2610 /* Globalizing directive for a label.  */
2611 #define GLOBAL_ASM_OP "\t.globl\t"
2612
2613 /* This says how to define a global common symbol.  */
2614
2615 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
2616
2617 /* This says how to define a local common symbol (i.e., not visible to
2618    linker).  */
2619
2620 #ifndef ASM_OUTPUT_ALIGNED_LOCAL
2621 #define ASM_OUTPUT_ALIGNED_LOCAL(STREAM, NAME, SIZE, ALIGN) \
2622   mips_declare_common_object (STREAM, NAME, "\n\t.lcomm\t", SIZE, ALIGN, false)
2623 #endif
2624
2625 /* This says how to output an external.  It would be possible not to
2626    output anything and let undefined symbol become external. However
2627    the assembler uses length information on externals to allocate in
2628    data/sdata bss/sbss, thereby saving exec time.  */
2629
2630 #undef ASM_OUTPUT_EXTERNAL
2631 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
2632   mips_output_external(STREAM,DECL,NAME)
2633
2634 /* This is how to declare a function name.  The actual work of
2635    emitting the label is moved to function_prologue, so that we can
2636    get the line number correctly emitted before the .ent directive,
2637    and after any .file directives.  Define as empty so that the function
2638    is not declared before the .ent directive elsewhere.  */
2639
2640 #undef ASM_DECLARE_FUNCTION_NAME
2641 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
2642
2643 #ifndef FUNCTION_NAME_ALREADY_DECLARED
2644 #define FUNCTION_NAME_ALREADY_DECLARED 0
2645 #endif
2646
2647 /* This is how to store into the string LABEL
2648    the symbol_ref name of an internal numbered label where
2649    PREFIX is the class of label and NUM is the number within the class.
2650    This is suitable for output with `assemble_name'.  */
2651
2652 #undef ASM_GENERATE_INTERNAL_LABEL
2653 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
2654   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
2655
2656 /* This is how to output an element of a case-vector that is absolute.  */
2657
2658 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
2659   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
2660            ptr_mode == DImode ? ".dword" : ".word",                     \
2661            LOCAL_LABEL_PREFIX,                                          \
2662            VALUE)
2663
2664 /* This is how to output an element of a case-vector.  We can make the
2665    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
2666    is supported.  */
2667
2668 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
2669 do {                                                                    \
2670   if (TARGET_MIPS16_SHORT_JUMP_TABLES)                                  \
2671     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
2672              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
2673   else if (TARGET_GPWORD)                                               \
2674     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2675              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
2676              LOCAL_LABEL_PREFIX, VALUE);                                \
2677   else if (TARGET_RTP_PIC)                                              \
2678     {                                                                   \
2679       /* Make the entry relative to the start of the function.  */      \
2680       rtx fnsym = XEXP (DECL_RTL (current_function_decl), 0);           \
2681       fprintf (STREAM, "\t%s\t%sL%d-",                                  \
2682                Pmode == DImode ? ".dword" : ".word",                    \
2683                LOCAL_LABEL_PREFIX, VALUE);                              \
2684       assemble_name (STREAM, XSTR (fnsym, 0));                          \
2685       fprintf (STREAM, "\n");                                           \
2686     }                                                                   \
2687   else                                                                  \
2688     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2689              ptr_mode == DImode ? ".dword" : ".word",                   \
2690              LOCAL_LABEL_PREFIX, VALUE);                                \
2691 } while (0)
2692
2693 /* This is how to output an assembler line
2694    that says to advance the location counter
2695    to a multiple of 2**LOG bytes.  */
2696
2697 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
2698   fprintf (STREAM, "\t.align\t%d\n", (LOG))
2699
2700 /* This is how to output an assembler line to advance the location
2701    counter by SIZE bytes.  */
2702
2703 #undef ASM_OUTPUT_SKIP
2704 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
2705   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2706
2707 /* This is how to output a string.  */
2708 #undef ASM_OUTPUT_ASCII
2709 #define ASM_OUTPUT_ASCII mips_output_ascii
2710
2711 /* Output #ident as a in the read-only data section.  */
2712 #undef  ASM_OUTPUT_IDENT
2713 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
2714 {                                                                       \
2715   const char *p = STRING;                                               \
2716   int size = strlen (p) + 1;                                            \
2717   switch_to_section (readonly_data_section);                            \
2718   assemble_string (p, size);                                            \
2719 }
2720 \f
2721 /* Default to -G 8 */
2722 #ifndef MIPS_DEFAULT_GVALUE
2723 #define MIPS_DEFAULT_GVALUE 8
2724 #endif
2725
2726 /* Define the strings to put out for each section in the object file.  */
2727 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
2728 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
2729
2730 #undef READONLY_DATA_SECTION_ASM_OP
2731 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
2732 \f
2733 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
2734 do                                                                      \
2735   {                                                                     \
2736     fprintf (STREAM, "\t%s\t%s,%s,-8\n\t%s\t%s,0(%s)\n",                \
2737              TARGET_64BIT ? "daddiu" : "addiu",                         \
2738              reg_names[STACK_POINTER_REGNUM],                           \
2739              reg_names[STACK_POINTER_REGNUM],                           \
2740              TARGET_64BIT ? "sd" : "sw",                                \
2741              reg_names[REGNO],                                          \
2742              reg_names[STACK_POINTER_REGNUM]);                          \
2743   }                                                                     \
2744 while (0)
2745
2746 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
2747 do                                                                      \
2748   {                                                                     \
2749     if (! set_noreorder)                                                \
2750       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
2751                                                                         \
2752     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
2753              TARGET_64BIT ? "ld" : "lw",                                \
2754              reg_names[REGNO],                                          \
2755              reg_names[STACK_POINTER_REGNUM],                           \
2756              TARGET_64BIT ? "daddu" : "addu",                           \
2757              reg_names[STACK_POINTER_REGNUM],                           \
2758              reg_names[STACK_POINTER_REGNUM]);                          \
2759                                                                         \
2760     if (! set_noreorder)                                                \
2761       fprintf (STREAM, "\t.set\treorder\n");                            \
2762   }                                                                     \
2763 while (0)
2764
2765 /* How to start an assembler comment.
2766    The leading space is important (the mips native assembler requires it).  */
2767 #ifndef ASM_COMMENT_START
2768 #define ASM_COMMENT_START " #"
2769 #endif
2770 \f
2771 /* Default definitions for size_t and ptrdiff_t.  We must override the
2772    definitions from ../svr4.h on mips-*-linux-gnu.  */
2773
2774 #undef SIZE_TYPE
2775 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
2776
2777 #undef PTRDIFF_TYPE
2778 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
2779
2780 /* The maximum number of bytes that can be copied by one iteration of
2781    a movmemsi loop; see mips_block_move_loop.  */
2782 #define MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER \
2783   (UNITS_PER_WORD * 4)
2784
2785 /* The maximum number of bytes that can be copied by a straight-line
2786    implementation of movmemsi; see mips_block_move_straight.  We want
2787    to make sure that any loop-based implementation will iterate at
2788    least twice.  */
2789 #define MIPS_MAX_MOVE_BYTES_STRAIGHT \
2790   (MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER * 2)
2791
2792 /* The base cost of a memcpy call, for MOVE_RATIO and friends.  These
2793    values were determined experimentally by benchmarking with CSiBE.
2794    In theory, the call overhead is higher for TARGET_ABICALLS (especially
2795    for o32 where we have to restore $gp afterwards as well as make an
2796    indirect call), but in practice, bumping this up higher for
2797    TARGET_ABICALLS doesn't make much difference to code size.  */
2798
2799 #define MIPS_CALL_RATIO 8
2800
2801 /* Any loop-based implementation of movmemsi will have at least
2802    MIPS_MAX_MOVE_BYTES_STRAIGHT / UNITS_PER_WORD memory-to-memory
2803    moves, so allow individual copies of fewer elements.
2804
2805    When movmemsi is not available, use a value approximating
2806    the length of a memcpy call sequence, so that move_by_pieces
2807    will generate inline code if it is shorter than a function call.
2808    Since move_by_pieces_ninsns counts memory-to-memory moves, but
2809    we'll have to generate a load/store pair for each, halve the
2810    value of MIPS_CALL_RATIO to take that into account.  */
2811
2812 #define MOVE_RATIO                                      \
2813   (HAVE_movmemsi                                        \
2814    ? MIPS_MAX_MOVE_BYTES_STRAIGHT / MOVE_MAX            \
2815    : MIPS_CALL_RATIO / 2)
2816
2817 /* movmemsi is meant to generate code that is at least as good as
2818    move_by_pieces.  However, movmemsi effectively uses a by-pieces
2819    implementation both for moves smaller than a word and for word-aligned
2820    moves of no more than MIPS_MAX_MOVE_BYTES_STRAIGHT bytes.  We should
2821    allow the tree-level optimisers to do such moves by pieces, as it
2822    often exposes other optimization opportunities.  We might as well
2823    continue to use movmemsi at the rtl level though, as it produces
2824    better code when scheduling is disabled (such as at -O).  */
2825
2826 #define MOVE_BY_PIECES_P(SIZE, ALIGN)                           \
2827   (HAVE_movmemsi                                                \
2828    ? (!currently_expanding_to_rtl                               \
2829       && ((ALIGN) < BITS_PER_WORD                               \
2830           ? (SIZE) < UNITS_PER_WORD                             \
2831           : (SIZE) <= MIPS_MAX_MOVE_BYTES_STRAIGHT))            \
2832    : (move_by_pieces_ninsns (SIZE, ALIGN, MOVE_MAX_PIECES + 1)  \
2833       < (unsigned int) MOVE_RATIO))
2834
2835 /* For CLEAR_RATIO, when optimizing for size, give a better estimate
2836    of the length of a memset call, but use the default otherwise.  */
2837
2838 #define CLEAR_RATIO \
2839   (optimize_size ? MIPS_CALL_RATIO : 15)
2840
2841 /* This is similar to CLEAR_RATIO, but for a non-zero constant, so when
2842    optimizing for size adjust the ratio to account for the overhead of
2843    loading the constant and replicating it across the word.  */
2844
2845 #define SET_RATIO \
2846   (optimize_size ? MIPS_CALL_RATIO - 2 : 15)
2847
2848 /* STORE_BY_PIECES_P can be used when copying a constant string, but
2849    in that case each word takes 3 insns (lui, ori, sw), or more in
2850    64-bit mode, instead of 2 (lw, sw).  For now we always fail this
2851    and let the move_by_pieces code copy the string from read-only
2852    memory.  In the future, this could be tuned further for multi-issue
2853    CPUs that can issue stores down one pipe and arithmetic instructions
2854    down another; in that case, the lui/ori/sw combination would be a
2855    win for long enough strings.  */
2856
2857 #define STORE_BY_PIECES_P(SIZE, ALIGN) 0
2858 \f
2859 #ifndef __mips16
2860 /* Since the bits of the _init and _fini function is spread across
2861    many object files, each potentially with its own GP, we must assume
2862    we need to load our GP.  We don't preserve $gp or $ra, since each
2863    init/fini chunk is supposed to initialize $gp, and crti/crtn
2864    already take care of preserving $ra and, when appropriate, $gp.  */
2865 #if (defined _ABIO32 && _MIPS_SIM == _ABIO32)
2866 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2867    asm (SECTION_OP "\n\
2868         .set noreorder\n\
2869         bal 1f\n\
2870         nop\n\
2871 1:      .cpload $31\n\
2872         .set reorder\n\
2873         jal " USER_LABEL_PREFIX #FUNC "\n\
2874         " TEXT_SECTION_ASM_OP);
2875 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
2876 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
2877    || (defined _ABI64 && _MIPS_SIM == _ABI64)
2878 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2879    asm (SECTION_OP "\n\
2880         .set noreorder\n\
2881         bal 1f\n\
2882         nop\n\
2883 1:      .set reorder\n\
2884         .cpsetup $31, $2, 1b\n\
2885         jal " USER_LABEL_PREFIX #FUNC "\n\
2886         " TEXT_SECTION_ASM_OP);
2887 #endif
2888 #endif
2889
2890 #ifndef HAVE_AS_TLS
2891 #define HAVE_AS_TLS 0
2892 #endif
2893
2894 /* Return an asm string that atomically:
2895
2896      - Compares memory reference %1 to register %2 and, if they are
2897        equal, changes %1 to %3.
2898
2899      - Sets register %0 to the old value of memory reference %1.
2900
2901    SUFFIX is the suffix that should be added to "ll" and "sc" instructions
2902    and OP is the instruction that should be used to load %3 into a
2903    register.  */
2904 #define MIPS_COMPARE_AND_SWAP(SUFFIX, OP)       \
2905   "%(%<%[%|sync\n"                              \
2906   "1:\tll" SUFFIX "\t%0,%1\n"                   \
2907   "\tbne\t%0,%z2,2f\n"                          \
2908   "\t" OP "\t%@,%3\n"                           \
2909   "\tsc" SUFFIX "\t%@,%1\n"                     \
2910   "\tbeq\t%@,%.,1b\n"                           \
2911   "\tnop\n"                                     \
2912   "\tsync%-%]%>%)\n"                            \
2913   "2:\n"
2914
2915 /* Return an asm string that atomically:
2916
2917      - Given that %2 contains a bit mask and %3 the inverted mask and
2918        that %4 and %5 have already been ANDed with %2.
2919
2920      - Compares the bits in memory reference %1 selected by mask %2 to
2921        register %4 and, if they are equal, changes the selected bits
2922        in memory to %5.
2923
2924      - Sets register %0 to the old value of memory reference %1.
2925
2926     OPS are the instructions needed to OR %5 with %@.  */
2927 #define MIPS_COMPARE_AND_SWAP_12(OPS)           \
2928   "%(%<%[%|sync\n"                              \
2929   "1:\tll\t%0,%1\n"                             \
2930   "\tand\t%@,%0,%2\n"                           \
2931   "\tbne\t%@,%z4,2f\n"                          \
2932   "\tand\t%@,%0,%3\n"                           \
2933   OPS                                           \
2934   "\tsc\t%@,%1\n"                               \
2935   "\tbeq\t%@,%.,1b\n"                           \
2936   "\tnop\n"                                     \
2937   "\tsync%-%]%>%)\n"                            \
2938   "2:\n"
2939
2940 #define MIPS_COMPARE_AND_SWAP_12_ZERO_OP ""
2941 #define MIPS_COMPARE_AND_SWAP_12_NONZERO_OP "\tor\t%@,%@,%5\n"
2942
2943
2944 /* Return an asm string that atomically:
2945
2946      - Sets memory reference %0 to %0 INSN %1.
2947
2948    SUFFIX is the suffix that should be added to "ll" and "sc"
2949    instructions.  */
2950 #define MIPS_SYNC_OP(SUFFIX, INSN)              \
2951   "%(%<%[%|sync\n"                              \
2952   "1:\tll" SUFFIX "\t%@,%0\n"                   \
2953   "\t" INSN "\t%@,%@,%1\n"                      \
2954   "\tsc" SUFFIX "\t%@,%0\n"                     \
2955   "\tbeq\t%@,%.,1b\n"                           \
2956   "\tnop\n"                                     \
2957   "\tsync%-%]%>%)"
2958
2959 /* Return an asm string that atomically:
2960
2961      - Given that %1 contains a bit mask and %2 the inverted mask and
2962        that %3 has already been ANDed with %1.
2963
2964      - Sets the selected bits of memory reference %0 to %0 INSN %3.
2965
2966      - Uses scratch register %4.
2967
2968     NOT_OP are the optional instructions to do a bit-wise not
2969     operation in conjunction with an AND INSN to generate a sync_nand
2970     operation.  */
2971 #define MIPS_SYNC_OP_12(INSN, NOT_OP)           \
2972   "%(%<%[%|sync\n"                              \
2973   "1:\tll\t%4,%0\n"                             \
2974   "\tand\t%@,%4,%2\n"                           \
2975   NOT_OP                                        \
2976   "\t" INSN "\t%4,%4,%z3\n"                     \
2977   "\tand\t%4,%4,%1\n"                           \
2978   "\tor\t%@,%@,%4\n"                            \
2979   "\tsc\t%@,%0\n"                               \
2980   "\tbeq\t%@,%.,1b\n"                           \
2981   "\tnop\n"                                     \
2982   "\tsync%-%]%>%)"
2983
2984 #define MIPS_SYNC_OP_12_NOT_NOP ""
2985 #define MIPS_SYNC_OP_12_NOT_NOT "\tnor\t%4,%4,%.\n"
2986
2987 /* Return an asm string that atomically:
2988
2989      - Given that %2 contains a bit mask and %3 the inverted mask and
2990        that %4 has already been ANDed with %2.
2991
2992      - Sets the selected bits of memory reference %1 to %1 INSN %4.
2993
2994      - Sets %0 to the original value of %1.
2995
2996      - Uses scratch register %5.
2997
2998     NOT_OP are the optional instructions to do a bit-wise not
2999     operation in conjunction with an AND INSN to generate a sync_nand
3000     operation.
3001
3002     REG is used in conjunction with NOT_OP and is used to select the
3003     register operated on by the INSN.  */
3004 #define MIPS_SYNC_OLD_OP_12(INSN, NOT_OP, REG)  \
3005   "%(%<%[%|sync\n"                              \
3006   "1:\tll\t%0,%1\n"                             \
3007   "\tand\t%@,%0,%3\n"                           \
3008   NOT_OP                                        \
3009   "\t" INSN "\t%5," REG ",%z4\n"                \
3010   "\tand\t%5,%5,%2\n"                           \
3011   "\tor\t%@,%@,%5\n"                            \
3012   "\tsc\t%@,%1\n"                               \
3013   "\tbeq\t%@,%.,1b\n"                           \
3014   "\tnop\n"                                     \
3015   "\tsync%-%]%>%)"
3016
3017 #define MIPS_SYNC_OLD_OP_12_NOT_NOP ""
3018 #define MIPS_SYNC_OLD_OP_12_NOT_NOP_REG "%0"
3019 #define MIPS_SYNC_OLD_OP_12_NOT_NOT "\tnor\t%5,%0,%.\n"
3020 #define MIPS_SYNC_OLD_OP_12_NOT_NOT_REG "%5"
3021
3022 /* Return an asm string that atomically:
3023
3024      - Given that %2 contains a bit mask and %3 the inverted mask and
3025        that %4 has already been ANDed with %2.
3026
3027      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3028
3029      - Sets %0 to the new value of %1.
3030
3031     NOT_OP are the optional instructions to do a bit-wise not
3032     operation in conjunction with an AND INSN to generate a sync_nand
3033     operation.  */
3034 #define MIPS_SYNC_NEW_OP_12(INSN, NOT_OP)       \
3035   "%(%<%[%|sync\n"                              \
3036   "1:\tll\t%0,%1\n"                             \
3037   "\tand\t%@,%0,%3\n"                           \
3038   NOT_OP                                        \
3039   "\t" INSN "\t%0,%0,%z4\n"                     \
3040   "\tand\t%0,%0,%2\n"                           \
3041   "\tor\t%@,%@,%0\n"                            \
3042   "\tsc\t%@,%1\n"                               \
3043   "\tbeq\t%@,%.,1b\n"                           \
3044   "\tnop\n"                                     \
3045   "\tsync%-%]%>%)"
3046
3047 #define MIPS_SYNC_NEW_OP_12_NOT_NOP ""
3048 #define MIPS_SYNC_NEW_OP_12_NOT_NOT "\tnor\t%0,%0,%.\n"
3049
3050 /* Return an asm string that atomically:
3051
3052      - Sets memory reference %1 to %1 INSN %2.
3053
3054      - Sets register %0 to the old value of memory reference %1.
3055
3056    SUFFIX is the suffix that should be added to "ll" and "sc"
3057    instructions.  */
3058 #define MIPS_SYNC_OLD_OP(SUFFIX, INSN)          \
3059   "%(%<%[%|sync\n"                              \
3060   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3061   "\t" INSN "\t%@,%0,%2\n"                      \
3062   "\tsc" SUFFIX "\t%@,%1\n"                     \
3063   "\tbeq\t%@,%.,1b\n"                           \
3064   "\tnop\n"                                     \
3065   "\tsync%-%]%>%)"
3066
3067 /* Return an asm string that atomically:
3068
3069      - Sets memory reference %1 to %1 INSN %2.
3070
3071      - Sets register %0 to the new value of memory reference %1.
3072
3073    SUFFIX is the suffix that should be added to "ll" and "sc"
3074    instructions.  */
3075 #define MIPS_SYNC_NEW_OP(SUFFIX, INSN)          \
3076   "%(%<%[%|sync\n"                              \
3077   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3078   "\t" INSN "\t%@,%0,%2\n"                      \
3079   "\tsc" SUFFIX "\t%@,%1\n"                     \
3080   "\tbeq\t%@,%.,1b\n"                           \
3081   "\t" INSN "\t%0,%0,%2\n"                      \
3082   "\tsync%-%]%>%)"
3083
3084 /* Return an asm string that atomically:
3085
3086      - Sets memory reference %0 to ~%0 AND %1.
3087
3088    SUFFIX is the suffix that should be added to "ll" and "sc"
3089    instructions.  INSN is the and instruction needed to and a register
3090    with %2.  */
3091 #define MIPS_SYNC_NAND(SUFFIX, INSN)            \
3092   "%(%<%[%|sync\n"                              \
3093   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3094   "\tnor\t%@,%@,%.\n"                           \
3095   "\t" INSN "\t%@,%@,%1\n"                      \
3096   "\tsc" SUFFIX "\t%@,%0\n"                     \
3097   "\tbeq\t%@,%.,1b\n"                           \
3098   "\tnop\n"                                     \
3099   "\tsync%-%]%>%)"
3100
3101 /* Return an asm string that atomically:
3102
3103      - Sets memory reference %1 to ~%1 AND %2.
3104
3105      - Sets register %0 to the old value of memory reference %1.
3106
3107    SUFFIX is the suffix that should be added to "ll" and "sc"
3108    instructions.  INSN is the and instruction needed to and a register
3109    with %2.  */
3110 #define MIPS_SYNC_OLD_NAND(SUFFIX, INSN)        \
3111   "%(%<%[%|sync\n"                              \
3112   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3113   "\tnor\t%@,%0,%.\n"                           \
3114   "\t" INSN "\t%@,%@,%2\n"                      \
3115   "\tsc" SUFFIX "\t%@,%1\n"                     \
3116   "\tbeq\t%@,%.,1b\n"                           \
3117   "\tnop\n"                                     \
3118   "\tsync%-%]%>%)"
3119
3120 /* Return an asm string that atomically:
3121
3122      - Sets memory reference %1 to ~%1 AND %2.
3123
3124      - Sets register %0 to the new value of memory reference %1.
3125
3126    SUFFIX is the suffix that should be added to "ll" and "sc"
3127    instructions.  INSN is the and instruction needed to and a register
3128    with %2.  */
3129 #define MIPS_SYNC_NEW_NAND(SUFFIX, INSN)        \
3130   "%(%<%[%|sync\n"                              \
3131   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3132   "\tnor\t%0,%0,%.\n"                           \
3133   "\t" INSN "\t%@,%0,%2\n"                      \
3134   "\tsc" SUFFIX "\t%@,%1\n"                     \
3135   "\tbeq\t%@,%.,1b\n"                           \
3136   "\t" INSN "\t%0,%0,%2\n"                      \
3137   "\tsync%-%]%>%)"
3138
3139 /* Return an asm string that atomically:
3140
3141      - Sets memory reference %1 to %2.
3142
3143      - Sets register %0 to the old value of memory reference %1.
3144
3145    SUFFIX is the suffix that should be added to "ll" and "sc"
3146    instructions.  OP is the and instruction that should be used to
3147    load %2 into a register.  */
3148 #define MIPS_SYNC_EXCHANGE(SUFFIX, OP)          \
3149   "%(%<%[%|\n"                                  \
3150   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3151   "\t" OP "\t%@,%2\n"                           \
3152   "\tsc" SUFFIX "\t%@,%1\n"                     \
3153   "\tbeq\t%@,%.,1b\n"                           \
3154   "\tnop\n"                                     \
3155   "\tsync%-%]%>%)"
3156
3157 /* Return an asm string that atomically:
3158
3159      - Given that %2 contains an inclusive mask, %3 and exclusive mask
3160        and %4 has already been ANDed with the inclusive mask.
3161
3162      - Sets bits selected by the inclusive mask of memory reference %1
3163        to %4.
3164
3165      - Sets register %0 to the old value of memory reference %1.
3166
3167     OPS are the instructions needed to OR %4 with %@.
3168
3169     Operand %2 is unused, but needed as to give the test_and_set_12
3170     insn the five operands expected by the expander.  */
3171 #define MIPS_SYNC_EXCHANGE_12(OPS)              \
3172   "%(%<%[%|\n"                                  \
3173   "1:\tll\t%0,%1\n"                             \
3174   "\tand\t%@,%0,%3\n"                           \
3175   OPS                                           \
3176   "\tsc\t%@,%1\n"                               \
3177   "\tbeq\t%@,%.,1b\n"                           \
3178   "\tnop\n"                                     \
3179   "\tsync%-%]%>%)"
3180
3181 #define MIPS_SYNC_EXCHANGE_12_ZERO_OP ""
3182 #define MIPS_SYNC_EXCHANGE_12_NONZERO_OP "\tor\t%@,%@,%4\n"
3183
3184 #ifndef USED_FOR_TARGET
3185 extern const enum reg_class mips_regno_to_class[];
3186 extern bool mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
3187 extern bool mips_print_operand_punct[256];
3188 extern const char *current_function_file; /* filename current function is in */
3189 extern int num_source_filenames;        /* current .file # */
3190 extern int set_noreorder;               /* # of nested .set noreorder's  */
3191 extern int set_nomacro;                 /* # of nested .set nomacro's  */
3192 extern int mips_dbx_regno[];
3193 extern int mips_dwarf_regno[];
3194 extern bool mips_split_p[];
3195 extern GTY(()) rtx cmp_operands[2];
3196 extern enum processor_type mips_arch;   /* which cpu to codegen for */
3197 extern enum processor_type mips_tune;   /* which cpu to schedule for */
3198 extern int mips_isa;                    /* architectural level */
3199 extern int mips_abi;                    /* which ABI to use */
3200 extern const struct mips_cpu_info *mips_arch_info;
3201 extern const struct mips_cpu_info *mips_tune_info;
3202 extern const struct mips_rtx_cost_data *mips_cost;
3203 extern enum mips_code_readable_setting mips_code_readable;
3204 #endif