OSDN Git Service

91a3b0bd3831136ee3590a2cdced613e7a8134a4
[pf3gnuchains/gcc-fork.git] / gcc / config / mips / mips.h
1 /* Definitions of target machine for GNU compiler.  MIPS version.
2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
3    1999, 2000, 2001, 2002, 2003, 2004, 2005 Free Software Foundation, Inc.
4    Contributed by A. Lichnewsky (lich@inria.inria.fr).
5    Changed by Michael Meissner  (meissner@osf.org).
6    64 bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
7    Brendan Eich (brendan@microunity.com).
8
9 This file is part of GCC.
10
11 GCC is free software; you can redistribute it and/or modify
12 it under the terms of the GNU General Public License as published by
13 the Free Software Foundation; either version 2, or (at your option)
14 any later version.
15
16 GCC is distributed in the hope that it will be useful,
17 but WITHOUT ANY WARRANTY; without even the implied warranty of
18 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19 GNU General Public License for more details.
20
21 You should have received a copy of the GNU General Public License
22 along with GCC; see the file COPYING.  If not, write to
23 the Free Software Foundation, 59 Temple Place - Suite 330,
24 Boston, MA 02111-1307, USA.  */
25
26
27 /* MIPS external variables defined in mips.c.  */
28
29 /* Which processor to schedule for.  Since there is no difference between
30    a R2000 and R3000 in terms of the scheduler, we collapse them into
31    just an R3000.  The elements of the enumeration must match exactly
32    the cpu attribute in the mips.md machine description.  */
33
34 enum processor_type {
35   PROCESSOR_DEFAULT,
36   PROCESSOR_4KC,
37   PROCESSOR_5KC,
38   PROCESSOR_20KC,
39   PROCESSOR_24K,
40   PROCESSOR_24KX,
41   PROCESSOR_M4K,
42   PROCESSOR_R3000,
43   PROCESSOR_R3900,
44   PROCESSOR_R6000,
45   PROCESSOR_R4000,
46   PROCESSOR_R4100,
47   PROCESSOR_R4111,
48   PROCESSOR_R4120,
49   PROCESSOR_R4130,
50   PROCESSOR_R4300,
51   PROCESSOR_R4600,
52   PROCESSOR_R4650,
53   PROCESSOR_R5000,
54   PROCESSOR_R5400,
55   PROCESSOR_R5500,
56   PROCESSOR_R7000,
57   PROCESSOR_R8000,
58   PROCESSOR_R9000,
59   PROCESSOR_SB1,
60   PROCESSOR_SR71000
61 };
62
63 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
64    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
65    to work on a 64 bit machine.  */
66
67 #define ABI_32  0
68 #define ABI_N32 1
69 #define ABI_64  2
70 #define ABI_EABI 3
71 #define ABI_O64  4
72
73 /* Information about one recognized processor.  Defined here for the
74    benefit of TARGET_CPU_CPP_BUILTINS.  */
75 struct mips_cpu_info {
76   /* The 'canonical' name of the processor as far as GCC is concerned.
77      It's typically a manufacturer's prefix followed by a numerical
78      designation.  It should be lower case.  */
79   const char *name;
80
81   /* The internal processor number that most closely matches this
82      entry.  Several processors can have the same value, if there's no
83      difference between them from GCC's point of view.  */
84   enum processor_type cpu;
85
86   /* The ISA level that the processor implements.  */
87   int isa;
88 };
89
90 extern char mips_print_operand_punct[256]; /* print_operand punctuation chars */
91 extern const char *current_function_file; /* filename current function is in */
92 extern int num_source_filenames;        /* current .file # */
93 extern int mips_section_threshold;      /* # bytes of data/sdata cutoff */
94 extern int sym_lineno;                  /* sgi next label # for each stmt */
95 extern int set_noreorder;               /* # of nested .set noreorder's  */
96 extern int set_nomacro;                 /* # of nested .set nomacro's  */
97 extern int set_noat;                    /* # of nested .set noat's  */
98 extern int set_volatile;                /* # of nested .set volatile's  */
99 extern int mips_branch_likely;          /* emit 'l' after br (branch likely) */
100 extern int mips_dbx_regno[];            /* Map register # to debug register # */
101 extern GTY(()) rtx cmp_operands[2];
102 extern enum processor_type mips_arch;   /* which cpu to codegen for */
103 extern enum processor_type mips_tune;   /* which cpu to schedule for */
104 extern int mips_isa;                    /* architectural level */
105 extern int mips_abi;                    /* which ABI to use */
106 extern int mips16_hard_float;           /* mips16 without -msoft-float */
107 extern const char *mips_cache_flush_func;/* for -mflush-func= and -mno-flush-func */
108 extern const struct mips_cpu_info mips_cpu_info_table[];
109 extern const struct mips_cpu_info *mips_arch_info;
110 extern const struct mips_cpu_info *mips_tune_info;
111
112 /* Macros to silence warnings about numbers being signed in traditional
113    C and unsigned in ISO C when compiled on 32-bit hosts.  */
114
115 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
116 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
117 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
118
119 \f
120 /* Run-time compilation parameters selecting different hardware subsets.  */
121
122 /* True if the call patterns should be split into a jalr followed by
123    an instruction to restore $gp.  This is only ever true for SVR4 PIC,
124    in which $gp is call-clobbered.  It is only safe to split the load
125    from the call when every use of $gp is explicit.  */
126
127 #define TARGET_SPLIT_CALLS \
128   (TARGET_EXPLICIT_RELOCS && TARGET_ABICALLS && !TARGET_NEWABI)
129
130 /* True if we can optimize sibling calls.  For simplicity, we only
131    handle cases in which call_insn_operand will reject invalid
132    sibcall addresses.  There are two cases in which this isn't true:
133
134       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
135         but there is no direct jump instruction.  It isn't worth
136         using sibling calls in this case anyway; they would usually
137         be longer than normal calls.
138
139       - TARGET_ABICALLS && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
140         accepts global constants, but "jr $25" is the only allowed
141         sibcall.  */
142
143 #define TARGET_SIBCALLS \
144   (!TARGET_MIPS16 && (!TARGET_ABICALLS || TARGET_EXPLICIT_RELOCS))
145
146 /* True if .gpword or .gpdword should be used for switch tables.
147
148    Although GAS does understand .gpdword, the SGI linker mishandles
149    the relocations GAS generates (R_MIPS_GPREL32 followed by R_MIPS_64).
150    We therefore disable GP-relative switch tables for n64 on IRIX targets.  */
151 #define TARGET_GPWORD (TARGET_ABICALLS && !(mips_abi == ABI_64 && TARGET_IRIX))
152
153                                         /* Generate mips16 code */
154 #define TARGET_MIPS16           ((target_flags & MASK_MIPS16) != 0)
155
156 /* Generic ISA defines.  */
157 #define ISA_MIPS1                   (mips_isa == 1)
158 #define ISA_MIPS2                   (mips_isa == 2)
159 #define ISA_MIPS3                   (mips_isa == 3)
160 #define ISA_MIPS4                   (mips_isa == 4)
161 #define ISA_MIPS32                  (mips_isa == 32)
162 #define ISA_MIPS32R2                (mips_isa == 33)
163 #define ISA_MIPS64                  (mips_isa == 64)
164
165 /* Architecture target defines.  */
166 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
167 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
168 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
169 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
170 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
171 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
172 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
173 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
174 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1)
175 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
176
177 /* Scheduling target defines.  */
178 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
179 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
180 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
181 #define TUNE_MIPS4120               (mips_tune == PROCESSOR_R4120)
182 #define TUNE_MIPS4130               (mips_tune == PROCESSOR_R4130)
183 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
184 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
185 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
186 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
187 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
188 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
189 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1)
190
191 /* True if the pre-reload scheduler should try to create chains of
192    multiply-add or multiply-subtract instructions.  For example,
193    suppose we have:
194
195         t1 = a * b
196         t2 = t1 + c * d
197         t3 = e * f
198         t4 = t3 - g * h
199
200    t1 will have a higher priority than t2 and t3 will have a higher
201    priority than t4.  However, before reload, there is no dependence
202    between t1 and t3, and they can often have similar priorities.
203    The scheduler will then tend to prefer:
204
205         t1 = a * b
206         t3 = e * f
207         t2 = t1 + c * d
208         t4 = t3 - g * h
209
210    which stops us from making full use of macc/madd-style instructions.
211    This sort of situation occurs frequently in Fourier transforms and
212    in unrolled loops.
213
214    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
215    queue so that chained multiply-add and multiply-subtract instructions
216    appear ahead of any other instruction that is likely to clobber lo.
217    In the example above, if t2 and t3 become ready at the same time,
218    the code ensures that t2 is scheduled first.
219
220    Multiply-accumulate instructions are a bigger win for some targets
221    than others, so this macro is defined on an opt-in basis.  */
222 #define TUNE_MACC_CHAINS            (TUNE_MIPS5500              \
223                                      || TUNE_MIPS4120           \
224                                      || TUNE_MIPS4130)
225
226 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
227 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
228
229 /* IRIX specific stuff.  */
230 #define TARGET_IRIX        0
231 #define TARGET_IRIX6       0
232
233 /* Define preprocessor macros for the -march and -mtune options.
234    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
235    processor.  If INFO's canonical name is "foo", define PREFIX to
236    be "foo", and define an additional macro PREFIX_FOO.  */
237 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
238   do                                                            \
239     {                                                           \
240       char *macro, *p;                                          \
241                                                                 \
242       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
243       for (p = macro; *p != 0; p++)                             \
244         *p = TOUPPER (*p);                                      \
245                                                                 \
246       builtin_define (macro);                                   \
247       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
248       free (macro);                                             \
249     }                                                           \
250   while (0)
251
252 /* Target CPU builtins.  */
253 #define TARGET_CPU_CPP_BUILTINS()                               \
254   do                                                            \
255     {                                                           \
256       /* Everyone but IRIX defines this to mips.  */            \
257       if (!TARGET_IRIX)                                         \
258         builtin_assert ("machine=mips");                        \
259                                                                 \
260       builtin_assert ("cpu=mips");                              \
261       builtin_define ("__mips__");                              \
262       builtin_define ("_mips");                                 \
263                                                                 \
264       /* We do this here because __mips is defined below        \
265          and so we can't use builtin_define_std.  */            \
266       if (!flag_iso)                                            \
267         builtin_define ("mips");                                \
268                                                                 \
269       if (TARGET_64BIT)                                         \
270         builtin_define ("__mips64");                            \
271                                                                 \
272       if (!TARGET_IRIX)                                         \
273         {                                                       \
274           /* Treat _R3000 and _R4000 like register-size         \
275              defines, which is how they've historically         \
276              been used.  */                                     \
277           if (TARGET_64BIT)                                     \
278             {                                                   \
279               builtin_define_std ("R4000");                     \
280               builtin_define ("_R4000");                        \
281             }                                                   \
282           else                                                  \
283             {                                                   \
284               builtin_define_std ("R3000");                     \
285               builtin_define ("_R3000");                        \
286             }                                                   \
287         }                                                       \
288       if (TARGET_FLOAT64)                                       \
289         builtin_define ("__mips_fpr=64");                       \
290       else                                                      \
291         builtin_define ("__mips_fpr=32");                       \
292                                                                 \
293       if (TARGET_MIPS16)                                        \
294         builtin_define ("__mips16");                            \
295                                                                 \
296       if (TARGET_MIPS3D)                                        \
297         builtin_define ("__mips3d");                            \
298                                                                 \
299       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);    \
300       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);    \
301                                                                 \
302       if (ISA_MIPS1)                                            \
303         {                                                       \
304           builtin_define ("__mips=1");                          \
305           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");         \
306         }                                                       \
307       else if (ISA_MIPS2)                                       \
308         {                                                       \
309           builtin_define ("__mips=2");                          \
310           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");         \
311         }                                                       \
312       else if (ISA_MIPS3)                                       \
313         {                                                       \
314           builtin_define ("__mips=3");                          \
315           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");         \
316         }                                                       \
317       else if (ISA_MIPS4)                                       \
318         {                                                       \
319           builtin_define ("__mips=4");                          \
320           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");         \
321         }                                                       \
322       else if (ISA_MIPS32)                                      \
323         {                                                       \
324           builtin_define ("__mips=32");                         \
325           builtin_define ("__mips_isa_rev=1");                  \
326           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
327         }                                                       \
328       else if (ISA_MIPS32R2)                                    \
329         {                                                       \
330           builtin_define ("__mips=32");                         \
331           builtin_define ("__mips_isa_rev=2");                  \
332           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
333         }                                                       \
334       else if (ISA_MIPS64)                                      \
335         {                                                       \
336           builtin_define ("__mips=64");                         \
337           builtin_define ("__mips_isa_rev=1");                  \
338           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");        \
339         }                                                       \
340                                                                 \
341       if (TARGET_HARD_FLOAT)                                    \
342         builtin_define ("__mips_hard_float");                   \
343       else if (TARGET_SOFT_FLOAT)                               \
344         builtin_define ("__mips_soft_float");                   \
345                                                                 \
346       if (TARGET_SINGLE_FLOAT)                                  \
347         builtin_define ("__mips_single_float");                 \
348                                                                 \
349       if (TARGET_PAIRED_SINGLE_FLOAT)                           \
350         builtin_define ("__mips_paired_single_float");          \
351                                                                 \
352       if (TARGET_BIG_ENDIAN)                                    \
353         {                                                       \
354           builtin_define_std ("MIPSEB");                        \
355           builtin_define ("_MIPSEB");                           \
356         }                                                       \
357       else                                                      \
358         {                                                       \
359           builtin_define_std ("MIPSEL");                        \
360           builtin_define ("_MIPSEL");                           \
361         }                                                       \
362                                                                 \
363         /* Macros dependent on the C dialect.  */               \
364       if (preprocessing_asm_p ())                               \
365         {                                                       \
366           builtin_define_std ("LANGUAGE_ASSEMBLY");             \
367           builtin_define ("_LANGUAGE_ASSEMBLY");                \
368         }                                                       \
369       else if (c_dialect_cxx ())                                \
370         {                                                       \
371           builtin_define ("_LANGUAGE_C_PLUS_PLUS");             \
372           builtin_define ("__LANGUAGE_C_PLUS_PLUS");            \
373           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");          \
374         }                                                       \
375       else                                                      \
376         {                                                       \
377           builtin_define_std ("LANGUAGE_C");                    \
378           builtin_define ("_LANGUAGE_C");                       \
379         }                                                       \
380       if (c_dialect_objc ())                                    \
381         {                                                       \
382           builtin_define ("_LANGUAGE_OBJECTIVE_C");             \
383           builtin_define ("__LANGUAGE_OBJECTIVE_C");            \
384           /* Bizarre, but needed at least for Irix.  */         \
385           builtin_define_std ("LANGUAGE_C");                    \
386           builtin_define ("_LANGUAGE_C");                       \
387         }                                                       \
388                                                                 \
389       if (mips_abi == ABI_EABI)                                 \
390         builtin_define ("__mips_eabi");                         \
391                                                                 \
392 } while (0)
393
394 /* Default target_flags if no switches are specified  */
395
396 #ifndef TARGET_DEFAULT
397 #define TARGET_DEFAULT 0
398 #endif
399
400 #ifndef TARGET_CPU_DEFAULT
401 #define TARGET_CPU_DEFAULT 0
402 #endif
403
404 #ifndef TARGET_ENDIAN_DEFAULT
405 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
406 #endif
407
408 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
409 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
410 #endif
411
412 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
413 #ifndef MIPS_ISA_DEFAULT
414 #ifndef MIPS_CPU_STRING_DEFAULT
415 #define MIPS_CPU_STRING_DEFAULT "from-abi"
416 #endif
417 #endif
418
419 #ifdef IN_LIBGCC2
420 #undef TARGET_64BIT
421 /* Make this compile time constant for libgcc2 */
422 #ifdef __mips64
423 #define TARGET_64BIT            1
424 #else
425 #define TARGET_64BIT            0
426 #endif
427 #endif /* IN_LIBGCC2 */
428
429 #ifndef MULTILIB_ENDIAN_DEFAULT
430 #if TARGET_ENDIAN_DEFAULT == 0
431 #define MULTILIB_ENDIAN_DEFAULT "EL"
432 #else
433 #define MULTILIB_ENDIAN_DEFAULT "EB"
434 #endif
435 #endif
436
437 #ifndef MULTILIB_ISA_DEFAULT
438 #  if MIPS_ISA_DEFAULT == 1
439 #    define MULTILIB_ISA_DEFAULT "mips1"
440 #  else
441 #    if MIPS_ISA_DEFAULT == 2
442 #      define MULTILIB_ISA_DEFAULT "mips2"
443 #    else
444 #      if MIPS_ISA_DEFAULT == 3
445 #        define MULTILIB_ISA_DEFAULT "mips3"
446 #      else
447 #        if MIPS_ISA_DEFAULT == 4
448 #          define MULTILIB_ISA_DEFAULT "mips4"
449 #        else
450 #          if MIPS_ISA_DEFAULT == 32
451 #            define MULTILIB_ISA_DEFAULT "mips32"
452 #          else
453 #            if MIPS_ISA_DEFAULT == 33
454 #              define MULTILIB_ISA_DEFAULT "mips32r2"
455 #            else
456 #              if MIPS_ISA_DEFAULT == 64
457 #                define MULTILIB_ISA_DEFAULT "mips64"
458 #              else
459 #                define MULTILIB_ISA_DEFAULT "mips1"
460 #              endif
461 #            endif
462 #          endif
463 #        endif
464 #      endif
465 #    endif
466 #  endif
467 #endif
468
469 #ifndef MULTILIB_DEFAULTS
470 #define MULTILIB_DEFAULTS \
471     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
472 #endif
473
474 /* We must pass -EL to the linker by default for little endian embedded
475    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
476    linker will default to using big-endian output files.  The OUTPUT_FORMAT
477    line must be in the linker script, otherwise -EB/-EL will not work.  */
478
479 #ifndef ENDIAN_SPEC
480 #if TARGET_ENDIAN_DEFAULT == 0
481 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
482 #else
483 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
484 #endif
485 #endif
486
487 /* Support for a compile-time default CPU, et cetera.  The rules are:
488    --with-arch is ignored if -march is specified or a -mips is specified
489      (other than -mips16).
490    --with-tune is ignored if -mtune is specified.
491    --with-abi is ignored if -mabi is specified.
492    --with-float is ignored if -mhard-float or -msoft-float are
493      specified.
494    --with-divide is ignored if -mdivide-traps or -mdivide-breaks are
495      specified. */
496 #define OPTION_DEFAULT_SPECS \
497   {"arch", "%{!march=*:%{mips16:-march=%(VALUE)}%{!mips*:-march=%(VALUE)}}" }, \
498   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
499   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
500   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }, \
501   {"divide", "%{!mdivide-traps:%{!mdivide-breaks:-mdivide-%(VALUE)}}" }
502
503
504 #define GENERATE_DIVIDE_TRAPS (TARGET_DIVIDE_TRAPS \
505                                && ISA_HAS_COND_TRAP)
506
507 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY                    \
508                                  && !TARGET_SR71K                       \
509                                  && !TARGET_MIPS16)
510
511 /* Generate three-operand multiply instructions for SImode.  */
512 #define GENERATE_MULT3_SI       ((TARGET_MIPS3900                       \
513                                   || TARGET_MIPS5400                    \
514                                   || TARGET_MIPS5500                    \
515                                   || TARGET_MIPS7000                    \
516                                   || TARGET_MIPS9000                    \
517                                   || TARGET_MAD                         \
518                                   || ISA_MIPS32                         \
519                                   || ISA_MIPS32R2                       \
520                                   || ISA_MIPS64)                        \
521                                  && !TARGET_MIPS16)
522
523 /* Generate three-operand multiply instructions for DImode.  */
524 #define GENERATE_MULT3_DI       ((TARGET_MIPS3900)                      \
525                                  && !TARGET_MIPS16)
526
527 /* True if the ABI can only work with 64-bit integer registers.  We
528    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
529    otherwise floating-point registers must also be 64-bit.  */
530 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
531
532 /* Likewise for 32-bit regs.  */
533 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
534
535 /* True if symbols are 64 bits wide.  At present, n64 is the only
536    ABI for which this is true.  */
537 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64 && !TARGET_SYM32)
538
539 /* ISA has instructions for managing 64 bit fp and gp regs (e.g. mips3).  */
540 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
541                                  || ISA_MIPS4                           \
542                                  || ISA_MIPS64)
543
544 /* ISA has branch likely instructions (e.g. mips2).  */
545 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
546    been generated up to this point.  */
547 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1)
548
549 /* ISA has the conditional move instructions introduced in mips4.  */
550 #define ISA_HAS_CONDMOVE        ((ISA_MIPS4                             \
551                                   || ISA_MIPS32                         \
552                                   || ISA_MIPS32R2                       \
553                                   || ISA_MIPS64)                        \
554                                  && !TARGET_MIPS5500                    \
555                                  && !TARGET_MIPS16)
556
557 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
558    branch on CC, and move (both FP and non-FP) on CC.  */
559 #define ISA_HAS_8CC             (ISA_MIPS4                              \
560                                  || ISA_MIPS32                          \
561                                  || ISA_MIPS32R2                        \
562                                  || ISA_MIPS64)
563
564 /* This is a catch all for other mips4 instructions: indexed load, the
565    FP madd and msub instructions, and the FP recip and recip sqrt
566    instructions.  */
567 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
568                                   || ISA_MIPS64)                        \
569                                  && !TARGET_MIPS16)
570
571 /* ISA has conditional trap instructions.  */
572 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
573                                  && !TARGET_MIPS16)
574
575 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
576 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
577                                   || ISA_MIPS32R2                       \
578                                   || ISA_MIPS64                         \
579                                   ) && !TARGET_MIPS16)
580
581 /* ISA has floating-point nmadd and nmsub instructions.  */
582 #define ISA_HAS_NMADD_NMSUB     ((ISA_MIPS4                             \
583                                   || ISA_MIPS64)                        \
584                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
585                                  && ! TARGET_MIPS16)
586
587 /* ISA has count leading zeroes/ones instruction (not implemented).  */
588 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
589                                   || ISA_MIPS32R2                       \
590                                   || ISA_MIPS64                         \
591                                  ) && !TARGET_MIPS16)
592
593 /* ISA has double-word count leading zeroes/ones instruction (not
594    implemented).  */
595 #define ISA_HAS_DCLZ_DCLO       (ISA_MIPS64                             \
596                                  && !TARGET_MIPS16)
597
598 /* ISA has three operand multiply instructions that put
599    the high part in an accumulator: mulhi or mulhiu.  */
600 #define ISA_HAS_MULHI           (TARGET_MIPS5400                        \
601                                  || TARGET_MIPS5500                     \
602                                  || TARGET_SR71K                        \
603                                  )
604
605 /* ISA has three operand multiply instructions that
606    negates the result and puts the result in an accumulator.  */
607 #define ISA_HAS_MULS            (TARGET_MIPS5400                        \
608                                  || TARGET_MIPS5500                     \
609                                  || TARGET_SR71K                        \
610                                  )
611
612 /* ISA has three operand multiply instructions that subtracts the
613    result from a 4th operand and puts the result in an accumulator.  */
614 #define ISA_HAS_MSAC            (TARGET_MIPS5400                        \
615                                  || TARGET_MIPS5500                     \
616                                  || TARGET_SR71K                        \
617                                  )
618 /* ISA has three operand multiply instructions that  the result
619    from a 4th operand and puts the result in an accumulator.  */
620 #define ISA_HAS_MACC            ((TARGET_MIPS4120 && !TARGET_MIPS16)    \
621                                  || (TARGET_MIPS4130 && !TARGET_MIPS16) \
622                                  || TARGET_MIPS5400                     \
623                                  || TARGET_MIPS5500                     \
624                                  || TARGET_SR71K                        \
625                                  )
626
627 /* ISA has NEC VR-style MACC, MACCHI, DMACC and DMACCHI instructions.  */
628 #define ISA_HAS_MACCHI          (!TARGET_MIPS16                         \
629                                  && (TARGET_MIPS4120                    \
630                                      || TARGET_MIPS4130))
631
632 /* ISA has 32-bit rotate right instruction.  */
633 #define ISA_HAS_ROTR_SI         (!TARGET_MIPS16                         \
634                                  && (ISA_MIPS32R2                       \
635                                      || TARGET_MIPS5400                 \
636                                      || TARGET_MIPS5500                 \
637                                      || TARGET_SR71K                    \
638                                      ))
639
640 /* ISA has 64-bit rotate right instruction.  */
641 #define ISA_HAS_ROTR_DI         (TARGET_64BIT                           \
642                                  && !TARGET_MIPS16                      \
643                                  && (TARGET_MIPS5400                    \
644                                      || TARGET_MIPS5500                 \
645                                      || TARGET_SR71K                    \
646                                      ))
647
648 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
649 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
650                                   || ISA_MIPS32                         \
651                                   || ISA_MIPS32R2                       \
652                                   || ISA_MIPS64)                        \
653                                  && !TARGET_MIPS16)
654
655 /* ISA has data indexed prefetch instructions.  This controls use of
656    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
657    (prefx is a cop1x instruction, so can only be used if FP is
658    enabled.)  */
659 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
660                                   || ISA_MIPS64)                        \
661                                  && !TARGET_MIPS16)
662
663 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
664    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
665    also requires TARGET_DOUBLE_FLOAT.  */
666 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
667
668 /* ISA includes the MIPS32r2 seb and seh instructions.  */
669 #define ISA_HAS_SEB_SEH         (!TARGET_MIPS16                        \
670                                  && (ISA_MIPS32R2                      \
671                                      ))
672
673 /* True if the result of a load is not available to the next instruction.
674    A nop will then be needed between instructions like "lw $4,..."
675    and "addiu $4,$4,1".  */
676 #define ISA_HAS_LOAD_DELAY      (mips_isa == 1                          \
677                                  && !TARGET_MIPS3900                    \
678                                  && !TARGET_MIPS16)
679
680 /* Likewise mtc1 and mfc1.  */
681 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3)
682
683 /* Likewise floating-point comparisons.  */
684 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3)
685
686 /* True if mflo and mfhi can be immediately followed by instructions
687    which write to the HI and LO registers.
688
689    According to MIPS specifications, MIPS ISAs I, II, and III need
690    (at least) two instructions between the reads of HI/LO and
691    instructions which write them, and later ISAs do not.  Contradicting
692    the MIPS specifications, some MIPS IV processor user manuals (e.g.
693    the UM for the NEC Vr5000) document needing the instructions between
694    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
695    MIPS64 and later ISAs to have the interlocks, plus any specific
696    earlier-ISA CPUs for which CPU documentation declares that the
697    instructions are really interlocked.  */
698 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
699                                  || ISA_MIPS32R2                        \
700                                  || ISA_MIPS64                          \
701                                  || TARGET_MIPS5500)
702 \f
703 /* Add -G xx support.  */
704
705 #undef  SWITCH_TAKES_ARG
706 #define SWITCH_TAKES_ARG(CHAR)                                          \
707   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
708
709 #define OVERRIDE_OPTIONS override_options ()
710
711 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
712
713 /* Show we can debug even without a frame pointer.  */
714 #define CAN_DEBUG_WITHOUT_FP
715 \f
716 /* Tell collect what flags to pass to nm.  */
717 #ifndef NM_FLAGS
718 #define NM_FLAGS "-Bn"
719 #endif
720
721 \f
722 #ifndef MIPS_ABI_DEFAULT
723 #define MIPS_ABI_DEFAULT ABI_32
724 #endif
725
726 /* Use the most portable ABI flag for the ASM specs.  */
727
728 #if MIPS_ABI_DEFAULT == ABI_32
729 #define MULTILIB_ABI_DEFAULT "mabi=32"
730 #endif
731
732 #if MIPS_ABI_DEFAULT == ABI_O64
733 #define MULTILIB_ABI_DEFAULT "mabi=o64"
734 #endif
735
736 #if MIPS_ABI_DEFAULT == ABI_N32
737 #define MULTILIB_ABI_DEFAULT "mabi=n32"
738 #endif
739
740 #if MIPS_ABI_DEFAULT == ABI_64
741 #define MULTILIB_ABI_DEFAULT "mabi=64"
742 #endif
743
744 #if MIPS_ABI_DEFAULT == ABI_EABI
745 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
746 #endif
747
748 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
749    to the assembler.  It may be overridden by subtargets.  */
750 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
751 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
752 %{noasmopt:-O0} \
753 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
754 #endif
755
756 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
757    the assembler.  It may be overridden by subtargets.
758
759    Beginning with gas 2.13, -mdebug must be passed to correctly handle
760    COFF debugging info.  */
761
762 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
763 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
764 %{g} %{g0} %{g1} %{g2} %{g3} \
765 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
766 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
767 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
768 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
769 %{gcoff*:-mdebug} %{!gcoff*:-no-mdebug}"
770 #endif
771
772 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
773    overridden by subtargets.  */
774
775 #ifndef SUBTARGET_ASM_SPEC
776 #define SUBTARGET_ASM_SPEC ""
777 #endif
778
779 #undef ASM_SPEC
780 #define ASM_SPEC "\
781 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
782 %{mips32} %{mips32r2} %{mips64} \
783 %{mips16:%{!mno-mips16:-mips16}} %{mno-mips16:-no-mips16} \
784 %{mips3d:-mips3d} \
785 %{mfix-vr4120} %{mfix-vr4130} \
786 %(subtarget_asm_optimizing_spec) \
787 %(subtarget_asm_debugging_spec) \
788 %{mabi=*} %{!mabi*: %(asm_abi_default_spec)} \
789 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
790 %{msym32} %{mno-sym32} \
791 %{mtune=*} %{v} \
792 %(subtarget_asm_spec)"
793
794 /* Extra switches sometimes passed to the linker.  */
795 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
796   will interpret it as a -b option.  */
797
798 #ifndef LINK_SPEC
799 #define LINK_SPEC "\
800 %(endian_spec) \
801 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32} %{mips32r2} %{mips64} \
802 %{bestGnum} %{shared} %{non_shared}"
803 #endif  /* LINK_SPEC defined */
804
805
806 /* Specs for the compiler proper */
807
808 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
809    overridden by subtargets.  */
810 #ifndef SUBTARGET_CC1_SPEC
811 #define SUBTARGET_CC1_SPEC ""
812 #endif
813
814 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
815
816 #ifndef CC1_SPEC
817 #define CC1_SPEC "\
818 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
819 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
820 %{save-temps: } \
821 %(subtarget_cc1_spec)"
822 #endif
823
824 /* Preprocessor specs.  */
825
826 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
827    overridden by subtargets.  */
828 #ifndef SUBTARGET_CPP_SPEC
829 #define SUBTARGET_CPP_SPEC ""
830 #endif
831
832 #define CPP_SPEC "%(subtarget_cpp_spec)"
833
834 /* This macro defines names of additional specifications to put in the specs
835    that can be used in various specifications like CC1_SPEC.  Its definition
836    is an initializer with a subgrouping for each command option.
837
838    Each subgrouping contains a string constant, that defines the
839    specification name, and a string constant that used by the GCC driver
840    program.
841
842    Do not define this macro if it does not need to do anything.  */
843
844 #define EXTRA_SPECS                                                     \
845   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
846   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
847   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
848   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
849   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
850   { "asm_abi_default_spec", "-" MULTILIB_ABI_DEFAULT },                 \
851   { "endian_spec", ENDIAN_SPEC },                                       \
852   SUBTARGET_EXTRA_SPECS
853
854 #ifndef SUBTARGET_EXTRA_SPECS
855 #define SUBTARGET_EXTRA_SPECS
856 #endif
857 \f
858 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
859 #define MIPS_DEBUGGING_INFO 1           /* MIPS specific debugging info */
860 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
861
862 #ifndef PREFERRED_DEBUGGING_TYPE
863 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
864 #endif
865
866 #define DWARF2_ADDR_SIZE (ABI_HAS_64BIT_SYMBOLS ? 8 : 4)
867
868 /* By default, turn on GDB extensions.  */
869 #define DEFAULT_GDB_EXTENSIONS 1
870
871 /* Local compiler-generated symbols must have a prefix that the assembler
872    understands.   By default, this is $, although some targets (e.g.,
873    NetBSD-ELF) need to override this.  */
874
875 #ifndef LOCAL_LABEL_PREFIX
876 #define LOCAL_LABEL_PREFIX      "$"
877 #endif
878
879 /* By default on the mips, external symbols do not have an underscore
880    prepended, but some targets (e.g., NetBSD) require this.  */
881
882 #ifndef USER_LABEL_PREFIX
883 #define USER_LABEL_PREFIX       ""
884 #endif
885
886 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
887    since the length can run past this up to a continuation point.  */
888 #undef DBX_CONTIN_LENGTH
889 #define DBX_CONTIN_LENGTH 1500
890
891 /* How to renumber registers for dbx and gdb.  */
892 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[ (REGNO) ]
893
894 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
895 #define DWARF_FRAME_REGNUM(REG) (REG)
896
897 /* The DWARF 2 CFA column which tracks the return address.  */
898 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
899
900 /* The DWARF 2 CFA column which tracks the return address from a
901    signal handler context.  */
902 #define SIGNAL_UNWIND_RETURN_COLUMN (FP_REG_LAST + 1)
903
904 /* Before the prologue, RA lives in r31.  */
905 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
906
907 /* Describe how we implement __builtin_eh_return.  */
908 #define EH_RETURN_DATA_REGNO(N) \
909   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
910
911 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
912
913 /* Offsets recorded in opcodes are a multiple of this alignment factor.
914    The default for this in 64-bit mode is 8, which causes problems with
915    SFmode register saves.  */
916 #define DWARF_CIE_DATA_ALIGNMENT -4
917
918 /* Correct the offset of automatic variables and arguments.  Note that
919    the MIPS debug format wants all automatic variables and arguments
920    to be in terms of the virtual frame pointer (stack pointer before
921    any adjustment in the function), while the MIPS 3.0 linker wants
922    the frame pointer to be the stack pointer after the initial
923    adjustment.  */
924
925 #define DEBUGGER_AUTO_OFFSET(X)                         \
926   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
927 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
928   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
929 \f
930 /* Target machine storage layout */
931
932 #define BITS_BIG_ENDIAN 0
933 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
934 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
935
936 /* Define this to set the endianness to use in libgcc2.c, which can
937    not depend on target_flags.  */
938 #if !defined(MIPSEL) && !defined(__MIPSEL__)
939 #define LIBGCC2_WORDS_BIG_ENDIAN 1
940 #else
941 #define LIBGCC2_WORDS_BIG_ENDIAN 0
942 #endif
943
944 #define MAX_BITS_PER_WORD 64
945
946 /* Width of a word, in units (bytes).  */
947 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
948 #define MIN_UNITS_PER_WORD 4
949
950 /* For MIPS, width of a floating point register.  */
951 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
952
953 /* If register $f0 holds a floating-point value, $f(0 + FP_INC) is
954    the next available register.  */
955 #define FP_INC (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
956
957 /* The largest size of value that can be held in floating-point
958    registers and moved with a single instruction.  */
959 #define UNITS_PER_HWFPVALUE (TARGET_SOFT_FLOAT ? 0 : FP_INC * UNITS_PER_FPREG)
960
961 /* The largest size of value that can be held in floating-point
962    registers.  */
963 #define UNITS_PER_FPVALUE                       \
964   (TARGET_SOFT_FLOAT ? 0                        \
965    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
966    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
967
968 /* The number of bytes in a double.  */
969 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
970
971 #define UNITS_PER_SIMD_WORD (TARGET_PAIRED_SINGLE_FLOAT ? 8 : UNITS_PER_WORD)
972
973 /* Set the sizes of the core types.  */
974 #define SHORT_TYPE_SIZE 16
975 #define INT_TYPE_SIZE 32
976 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
977 #define LONG_LONG_TYPE_SIZE 64
978
979 #define FLOAT_TYPE_SIZE 32
980 #define DOUBLE_TYPE_SIZE 64
981 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
982
983 /* long double is not a fixed mode, but the idea is that, if we
984    support long double, we also want a 128-bit integer type.  */
985 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
986
987 #ifdef IN_LIBGCC2
988 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
989   || (defined _ABI64 && _MIPS_SIM == _ABI64)
990 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
991 # else
992 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
993 # endif
994 #endif
995
996 /* Width in bits of a pointer.  */
997 #ifndef POINTER_SIZE
998 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
999 #endif
1000
1001 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1002 #define PARM_BOUNDARY BITS_PER_WORD
1003
1004 /* Allocation boundary (in *bits*) for the code of a function.  */
1005 #define FUNCTION_BOUNDARY 32
1006
1007 /* Alignment of field after `int : 0' in a structure.  */
1008 #define EMPTY_FIELD_BOUNDARY 32
1009
1010 /* Every structure's size must be a multiple of this.  */
1011 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1012 #define STRUCTURE_SIZE_BOUNDARY 8
1013
1014 /* There is no point aligning anything to a rounder boundary than this.  */
1015 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1016
1017 /* All accesses must be aligned.  */
1018 #define STRICT_ALIGNMENT 1
1019
1020 /* Define this if you wish to imitate the way many other C compilers
1021    handle alignment of bitfields and the structures that contain
1022    them.
1023
1024    The behavior is that the type written for a bit-field (`int',
1025    `short', or other integer type) imposes an alignment for the
1026    entire structure, as if the structure really did contain an
1027    ordinary field of that type.  In addition, the bit-field is placed
1028    within the structure so that it would fit within such a field,
1029    not crossing a boundary for it.
1030
1031    Thus, on most machines, a bit-field whose type is written as `int'
1032    would not cross a four-byte boundary, and would force four-byte
1033    alignment for the whole structure.  (The alignment used may not
1034    be four bytes; it is controlled by the other alignment
1035    parameters.)
1036
1037    If the macro is defined, its definition should be a C expression;
1038    a nonzero value for the expression enables this behavior.  */
1039
1040 #define PCC_BITFIELD_TYPE_MATTERS 1
1041
1042 /* If defined, a C expression to compute the alignment given to a
1043    constant that is being placed in memory.  CONSTANT is the constant
1044    and ALIGN is the alignment that the object would ordinarily have.
1045    The value of this macro is used instead of that alignment to align
1046    the object.
1047
1048    If this macro is not defined, then ALIGN is used.
1049
1050    The typical use of this macro is to increase alignment for string
1051    constants to be word aligned so that `strcpy' calls that copy
1052    constants can be done inline.  */
1053
1054 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1055   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1056    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1057
1058 /* If defined, a C expression to compute the alignment for a static
1059    variable.  TYPE is the data type, and ALIGN is the alignment that
1060    the object would ordinarily have.  The value of this macro is used
1061    instead of that alignment to align the object.
1062
1063    If this macro is not defined, then ALIGN is used.
1064
1065    One use of this macro is to increase alignment of medium-size
1066    data to make it all fit in fewer cache lines.  Another is to
1067    cause character arrays to be word-aligned so that `strcpy' calls
1068    that copy constants to character arrays can be done inline.  */
1069
1070 #undef DATA_ALIGNMENT
1071 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1072   ((((ALIGN) < BITS_PER_WORD)                                           \
1073     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1074         || TREE_CODE (TYPE) == UNION_TYPE                               \
1075         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1076
1077
1078 #define PAD_VARARGS_DOWN \
1079   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1080
1081 /* Define if operations between registers always perform the operation
1082    on the full register even if a narrower mode is specified.  */
1083 #define WORD_REGISTER_OPERATIONS
1084
1085 /* When in 64 bit mode, move insns will sign extend SImode and CCmode
1086    moves.  All other references are zero extended.  */
1087 #define LOAD_EXTEND_OP(MODE) \
1088   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1089    ? SIGN_EXTEND : ZERO_EXTEND)
1090
1091 /* Define this macro if it is advisable to hold scalars in registers
1092    in a wider mode than that declared by the program.  In such cases,
1093    the value is constrained to be within the bounds of the declared
1094    type, but kept valid in the wider mode.  The signedness of the
1095    extension may differ from that of the type.  */
1096
1097 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1098   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1099       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1100     {                                           \
1101       if ((MODE) == SImode)                     \
1102         (UNSIGNEDP) = 0;                        \
1103       (MODE) = Pmode;                           \
1104     }
1105
1106 /* Define if loading short immediate values into registers sign extends.  */
1107 #define SHORT_IMMEDIATES_SIGN_EXTEND
1108 \f
1109 /* Standard register usage.  */
1110
1111 /* Number of hardware registers.  We have:
1112
1113    - 32 integer registers
1114    - 32 floating point registers
1115    - 8 condition code registers
1116    - 2 accumulator registers (hi and lo)
1117    - 32 registers each for coprocessors 0, 2 and 3
1118    - 3 fake registers:
1119         - ARG_POINTER_REGNUM
1120         - FRAME_POINTER_REGNUM
1121         - FAKE_CALL_REGNO (see the comment above load_callsi for details)
1122    - 3 dummy entries that were used at various times in the past.  */
1123
1124 #define FIRST_PSEUDO_REGISTER 176
1125
1126 /* By default, fix the kernel registers ($26 and $27), the global
1127    pointer ($28) and the stack pointer ($29).  This can change
1128    depending on the command-line options.
1129
1130    Regarding coprocessor registers: without evidence to the contrary,
1131    it's best to assume that each coprocessor register has a unique
1132    use.  This can be overridden, in, e.g., override_options() or
1133    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1134    for a particular target.  */
1135
1136 #define FIXED_REGISTERS                                                 \
1137 {                                                                       \
1138   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1139   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1140   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1141   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1142   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1143   /* COP0 registers */                                                  \
1144   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1145   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1146   /* COP2 registers */                                                  \
1147   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1148   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1149   /* COP3 registers */                                                  \
1150   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1151   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1152 }
1153
1154
1155 /* Set up this array for o32 by default.
1156
1157    Note that we don't mark $31 as a call-clobbered register.  The idea is
1158    that it's really the call instructions themselves which clobber $31.
1159    We don't care what the called function does with it afterwards.
1160
1161    This approach makes it easier to implement sibcalls.  Unlike normal
1162    calls, sibcalls don't clobber $31, so the register reaches the
1163    called function in tact.  EPILOGUE_USES says that $31 is useful
1164    to the called function.  */
1165
1166 #define CALL_USED_REGISTERS                                             \
1167 {                                                                       \
1168   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1169   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1170   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1171   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1172   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1173   /* COP0 registers */                                                  \
1174   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1175   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1176   /* COP2 registers */                                                  \
1177   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1178   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1179   /* COP3 registers */                                                  \
1180   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1181   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1182 }
1183
1184
1185 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1186
1187 #define CALL_REALLY_USED_REGISTERS                                      \
1188 { /* General registers.  */                                             \
1189   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1190   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1191   /* Floating-point registers.  */                                      \
1192   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1193   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1194   /* Others.  */                                                        \
1195   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1196   /* COP0 registers */                                                  \
1197   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1198   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1199   /* COP2 registers */                                                  \
1200   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1201   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1202   /* COP3 registers */                                                  \
1203   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1204   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0                        \
1205 }
1206
1207 /* Internal macros to classify a register number as to whether it's a
1208    general purpose register, a floating point register, a
1209    multiply/divide register, or a status register.  */
1210
1211 #define GP_REG_FIRST 0
1212 #define GP_REG_LAST  31
1213 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1214 #define GP_DBX_FIRST 0
1215
1216 #define FP_REG_FIRST 32
1217 #define FP_REG_LAST  63
1218 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1219 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1220
1221 #define MD_REG_FIRST 64
1222 #define MD_REG_LAST  65
1223 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1224 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1225
1226 #define ST_REG_FIRST 67
1227 #define ST_REG_LAST  74
1228 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1229
1230
1231 /* FIXME: renumber.  */
1232 #define COP0_REG_FIRST 80
1233 #define COP0_REG_LAST 111
1234 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1235
1236 #define COP2_REG_FIRST 112
1237 #define COP2_REG_LAST 143
1238 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1239
1240 #define COP3_REG_FIRST 144
1241 #define COP3_REG_LAST 175
1242 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1243 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1244 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1245
1246 #define AT_REGNUM       (GP_REG_FIRST + 1)
1247 #define HI_REGNUM       (MD_REG_FIRST + 0)
1248 #define LO_REGNUM       (MD_REG_FIRST + 1)
1249
1250 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1251    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1252    should be used instead.  */
1253 #define FPSW_REGNUM     ST_REG_FIRST
1254
1255 #define GP_REG_P(REGNO) \
1256   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1257 #define M16_REG_P(REGNO) \
1258   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1259 #define FP_REG_P(REGNO)  \
1260   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1261 #define MD_REG_P(REGNO) \
1262   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1263 #define ST_REG_P(REGNO) \
1264   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1265 #define COP0_REG_P(REGNO) \
1266   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1267 #define COP2_REG_P(REGNO) \
1268   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1269 #define COP3_REG_P(REGNO) \
1270   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1271 #define ALL_COP_REG_P(REGNO) \
1272   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1273
1274 #define FP_REG_RTX_P(X) (REG_P (X) && FP_REG_P (REGNO (X)))
1275
1276 /* True if X is (const (unspec [(const_int 0)] UNSPEC_GP)).  This is used
1277    to initialize the mips16 gp pseudo register.  */
1278 #define CONST_GP_P(X)                           \
1279   (GET_CODE (X) == CONST                        \
1280    && GET_CODE (XEXP (X, 0)) == UNSPEC          \
1281    && XINT (XEXP (X, 0), 1) == UNSPEC_GP)
1282
1283 /* Return coprocessor number from register number.  */
1284
1285 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1286   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1287    : COP3_REG_P (REGNO) ? '3' : '?')
1288
1289
1290 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1291
1292 /* To make the code simpler, HARD_REGNO_MODE_OK just references an
1293    array built in override_options.  Because machmodes.h is not yet
1294    included before this file is processed, the MODE bound can't be
1295    expressed here.  */
1296
1297 extern char mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
1298
1299 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1300   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1301
1302 /* Value is 1 if it is a good idea to tie two pseudo registers
1303    when one has mode MODE1 and one has mode MODE2.
1304    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1305    for any hard reg, then this must be 0 for correct output.  */
1306 #define MODES_TIEABLE_P(MODE1, MODE2)                                   \
1307   ((GET_MODE_CLASS (MODE1) == MODE_FLOAT ||                             \
1308     GET_MODE_CLASS (MODE1) == MODE_COMPLEX_FLOAT)                       \
1309    == (GET_MODE_CLASS (MODE2) == MODE_FLOAT ||                          \
1310        GET_MODE_CLASS (MODE2) == MODE_COMPLEX_FLOAT))
1311
1312 /* Register to use for pushing function arguments.  */
1313 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1314
1315 /* These two registers don't really exist: they get eliminated to either
1316    the stack or hard frame pointer.  */
1317 #define ARG_POINTER_REGNUM 77
1318 #define FRAME_POINTER_REGNUM 78
1319
1320 /* $30 is not available on the mips16, so we use $17 as the frame
1321    pointer.  */
1322 #define HARD_FRAME_POINTER_REGNUM \
1323   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1324
1325 /* Value should be nonzero if functions must have frame pointers.
1326    Zero means the frame pointer need not be set up (and parms
1327    may be accessed via the stack pointer) in functions that seem suitable.
1328    This is computed in `reload', in reload1.c.  */
1329 #define FRAME_POINTER_REQUIRED (current_function_calls_alloca)
1330
1331 /* Register in which static-chain is passed to a function.  */
1332 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 2)
1333
1334 /* Registers used as temporaries in prologue/epilogue code.  If we're
1335    generating mips16 code, these registers must come from the core set
1336    of 8.  The prologue register mustn't conflict with any incoming
1337    arguments, the static chain pointer, or the frame pointer.  The
1338    epilogue temporary mustn't conflict with the return registers, the
1339    frame pointer, the EH stack adjustment, or the EH data registers.  */
1340
1341 #define MIPS_PROLOGUE_TEMP_REGNUM (GP_REG_FIRST + 3)
1342 #define MIPS_EPILOGUE_TEMP_REGNUM (GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1343
1344 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1345 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1346
1347 /* Define this macro if it is as good or better to call a constant
1348    function address than to call an address kept in a register.  */
1349 #define NO_FUNCTION_CSE 1
1350
1351 /* The ABI-defined global pointer.  Sometimes we use a different
1352    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1353 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1354
1355 /* We normally use $28 as the global pointer.  However, when generating
1356    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1357    register instead.  They can then avoid saving and restoring $28
1358    and perhaps avoid using a frame at all.
1359
1360    When a leaf function uses something other than $28, mips_expand_prologue
1361    will modify pic_offset_table_rtx in place.  Take the register number
1362    from there after reload.  */
1363 #define PIC_OFFSET_TABLE_REGNUM \
1364   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1365
1366 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1367 \f
1368 /* Define the classes of registers for register constraints in the
1369    machine description.  Also define ranges of constants.
1370
1371    One of the classes must always be named ALL_REGS and include all hard regs.
1372    If there is more than one class, another class must be named NO_REGS
1373    and contain no registers.
1374
1375    The name GENERAL_REGS must be the name of a class (or an alias for
1376    another name such as ALL_REGS).  This is the class of registers
1377    that is allowed by "g" or "r" in a register constraint.
1378    Also, registers outside this class are allocated only when
1379    instructions express preferences for them.
1380
1381    The classes must be numbered in nondecreasing order; that is,
1382    a larger-numbered class must never be contained completely
1383    in a smaller-numbered class.
1384
1385    For any two classes, it is very desirable that there be another
1386    class that represents their union.  */
1387
1388 enum reg_class
1389 {
1390   NO_REGS,                      /* no registers in set */
1391   M16_NA_REGS,                  /* mips16 regs not used to pass args */
1392   M16_REGS,                     /* mips16 directly accessible registers */
1393   T_REG,                        /* mips16 T register ($24) */
1394   M16_T_REGS,                   /* mips16 registers plus T register */
1395   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1396   V1_REG,                       /* Register $v1 ($3) used for TLS access.  */
1397   LEA_REGS,                     /* Every GPR except $25 */
1398   GR_REGS,                      /* integer registers */
1399   FP_REGS,                      /* floating point registers */
1400   HI_REG,                       /* hi register */
1401   LO_REG,                       /* lo register */
1402   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1403   COP0_REGS,                    /* generic coprocessor classes */
1404   COP2_REGS,
1405   COP3_REGS,
1406   HI_AND_GR_REGS,               /* union classes */
1407   LO_AND_GR_REGS,
1408   HI_AND_FP_REGS,
1409   COP0_AND_GR_REGS,
1410   COP2_AND_GR_REGS,
1411   COP3_AND_GR_REGS,
1412   ALL_COP_REGS,
1413   ALL_COP_AND_GR_REGS,
1414   ST_REGS,                      /* status registers (fp status) */
1415   ALL_REGS,                     /* all registers */
1416   LIM_REG_CLASSES               /* max value + 1 */
1417 };
1418
1419 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1420
1421 #define GENERAL_REGS GR_REGS
1422
1423 /* An initializer containing the names of the register classes as C
1424    string constants.  These names are used in writing some of the
1425    debugging dumps.  */
1426
1427 #define REG_CLASS_NAMES                                                 \
1428 {                                                                       \
1429   "NO_REGS",                                                            \
1430   "M16_NA_REGS",                                                        \
1431   "M16_REGS",                                                           \
1432   "T_REG",                                                              \
1433   "M16_T_REGS",                                                         \
1434   "PIC_FN_ADDR_REG",                                                    \
1435   "V1_REG",                                                             \
1436   "LEA_REGS",                                                           \
1437   "GR_REGS",                                                            \
1438   "FP_REGS",                                                            \
1439   "HI_REG",                                                             \
1440   "LO_REG",                                                             \
1441   "MD_REGS",                                                            \
1442   /* coprocessor registers */                                           \
1443   "COP0_REGS",                                                          \
1444   "COP2_REGS",                                                          \
1445   "COP3_REGS",                                                          \
1446   "HI_AND_GR_REGS",                                                     \
1447   "LO_AND_GR_REGS",                                                     \
1448   "HI_AND_FP_REGS",                                                     \
1449   "COP0_AND_GR_REGS",                                                   \
1450   "COP2_AND_GR_REGS",                                                   \
1451   "COP3_AND_GR_REGS",                                                   \
1452   "ALL_COP_REGS",                                                       \
1453   "ALL_COP_AND_GR_REGS",                                                \
1454   "ST_REGS",                                                            \
1455   "ALL_REGS"                                                            \
1456 }
1457
1458 /* An initializer containing the contents of the register classes,
1459    as integers which are bit masks.  The Nth integer specifies the
1460    contents of class N.  The way the integer MASK is interpreted is
1461    that register R is in the class if `MASK & (1 << R)' is 1.
1462
1463    When the machine has more than 32 registers, an integer does not
1464    suffice.  Then the integers are replaced by sub-initializers,
1465    braced groupings containing several integers.  Each
1466    sub-initializer must be suitable as an initializer for the type
1467    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1468
1469 #define REG_CLASS_CONTENTS                                                                              \
1470 {                                                                                                       \
1471   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
1472   { 0x0003000c, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 nonarg regs */\
1473   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
1474   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
1475   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
1476   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
1477   { 0x00000008, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* only $v1 */ \
1478   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR except $25 */   \
1479   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
1480   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
1481   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
1482   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
1483   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
1484   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* cop0 registers */    \
1485   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* cop2 registers */    \
1486   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* cop3 registers */    \
1487   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
1488   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
1489   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
1490   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                           \
1491   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },                           \
1492   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },                           \
1493   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1494   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1495   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
1496   { 0xffffffff, 0xffffffff, 0xffff07ff, 0xffffffff, 0xffffffff, 0x0000ffff }    /* all registers */     \
1497 }
1498
1499
1500 /* A C expression whose value is a register class containing hard
1501    register REGNO.  In general there is more that one such class;
1502    choose a class which is "minimal", meaning that no smaller class
1503    also contains the register.  */
1504
1505 extern const enum reg_class mips_regno_to_class[];
1506
1507 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1508
1509 /* A macro whose definition is the name of the class to which a
1510    valid base register must belong.  A base register is one used in
1511    an address which is the register value plus a displacement.  */
1512
1513 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1514
1515 /* A macro whose definition is the name of the class to which a
1516    valid index register must belong.  An index register is one used
1517    in an address where its value is either multiplied by a scale
1518    factor or added to another register (as well as added to a
1519    displacement).  */
1520
1521 #define INDEX_REG_CLASS NO_REGS
1522
1523 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1524    registers explicitly used in the rtl to be used as spill registers
1525    but prevents the compiler from extending the lifetime of these
1526    registers.  */
1527
1528 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1529
1530 /* This macro is used later on in the file.  */
1531 #define GR_REG_CLASS_P(CLASS)                                           \
1532   ((CLASS) == GR_REGS || (CLASS) == M16_REGS || (CLASS) == T_REG        \
1533    || (CLASS) == M16_T_REGS || (CLASS) == M16_NA_REGS                   \
1534    || (CLASS) == V1_REG                                                 \
1535    || (CLASS) == PIC_FN_ADDR_REG || (CLASS) == LEA_REGS)
1536
1537 /* This macro is also used later on in the file.  */
1538 #define COP_REG_CLASS_P(CLASS)                                          \
1539   ((CLASS)  == COP0_REGS || (CLASS) == COP2_REGS || (CLASS) == COP3_REGS)
1540
1541 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
1542    is the default value (allocate the registers in numeric order).  We
1543    define it just so that we can override it for the mips16 target in
1544    ORDER_REGS_FOR_LOCAL_ALLOC.  */
1545
1546 #define REG_ALLOC_ORDER                                                 \
1547 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
1548   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
1549   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
1550   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
1551   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
1552   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
1553   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
1554   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
1555   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
1556   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
1557   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175       \
1558 }
1559
1560 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1561    to be rearranged based on a particular function.  On the mips16, we
1562    want to allocate $24 (T_REG) before other registers for
1563    instructions for which it is possible.  */
1564
1565 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
1566
1567 /* REGISTER AND CONSTANT CLASSES */
1568
1569 /* Get reg_class from a letter such as appears in the machine
1570    description.
1571
1572    DEFINED REGISTER CLASSES:
1573
1574    'd'  General (aka integer) registers
1575         Normally this is GR_REGS, but in mips16 mode this is M16_REGS
1576    'y'  General registers (in both mips16 and non mips16 mode)
1577    'e'  Effective address registers (general registers except $25)
1578    't'  mips16 temporary register ($24)
1579    'f'  Floating point registers
1580    'h'  Hi register
1581    'l'  Lo register
1582    'v'  $v1 only
1583    'x'  Multiply/divide registers
1584    'z'  FP Status register
1585    'B'  Cop0 register
1586    'C'  Cop2 register
1587    'D'  Cop3 register
1588    'b'  All registers */
1589
1590 extern enum reg_class mips_char_to_class[256];
1591
1592 #define REG_CLASS_FROM_LETTER(C) mips_char_to_class[(unsigned char)(C)]
1593
1594 /* True if VALUE is a signed 16-bit number.  */
1595
1596 #define SMALL_OPERAND(VALUE) \
1597   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
1598
1599 /* True if VALUE is an unsigned 16-bit number.  */
1600
1601 #define SMALL_OPERAND_UNSIGNED(VALUE) \
1602   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
1603
1604 /* True if VALUE can be loaded into a register using LUI.  */
1605
1606 #define LUI_OPERAND(VALUE)                                      \
1607   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
1608    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
1609
1610 /* Return a value X with the low 16 bits clear, and such that
1611    VALUE - X is a signed 16-bit value.  */
1612
1613 #define CONST_HIGH_PART(VALUE) \
1614   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
1615
1616 #define CONST_LOW_PART(VALUE) \
1617   ((VALUE) - CONST_HIGH_PART (VALUE))
1618
1619 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
1620 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
1621 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
1622
1623 /* The letters I, J, K, L, M, N, O, and P in a register constraint
1624    string can be used to stand for particular ranges of immediate
1625    operands.  This macro defines what the ranges are.  C is the
1626    letter, and VALUE is a constant value.  Return 1 if VALUE is
1627    in the range specified by C.  */
1628
1629 /* For MIPS:
1630
1631    `I'  is used for the range of constants an arithmetic insn can
1632         actually contain (16 bits signed integers).
1633
1634    `J'  is used for the range which is just zero (i.e., $r0).
1635
1636    `K'  is used for the range of constants a logical insn can actually
1637         contain (16 bit zero-extended integers).
1638
1639    `L'  is used for the range of constants that be loaded with lui
1640         (i.e., the bottom 16 bits are zero).
1641
1642    `M'  is used for the range of constants that take two words to load
1643         (i.e., not matched by `I', `K', and `L').
1644
1645    `N'  is used for negative 16 bit constants other than -65536.
1646
1647    `O'  is a 15 bit signed integer.
1648
1649    `P'  is used for positive 16 bit constants.  */
1650
1651 #define CONST_OK_FOR_LETTER_P(VALUE, C)                                 \
1652   ((C) == 'I' ? SMALL_OPERAND (VALUE)                                   \
1653    : (C) == 'J' ? ((VALUE) == 0)                                        \
1654    : (C) == 'K' ? SMALL_OPERAND_UNSIGNED (VALUE)                        \
1655    : (C) == 'L' ? LUI_OPERAND (VALUE)                                   \
1656    : (C) == 'M' ? (!SMALL_OPERAND (VALUE)                               \
1657                    && !SMALL_OPERAND_UNSIGNED (VALUE)                   \
1658                    && !LUI_OPERAND (VALUE))                             \
1659    : (C) == 'N' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0xffff) < 0xffff) \
1660    : (C) == 'O' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0x4000) < 0x8000) \
1661    : (C) == 'P' ? ((VALUE) != 0 && (((VALUE) & ~0x0000ffff) == 0))      \
1662    : 0)
1663
1664 /* Similar, but for floating constants, and defining letters G and H.
1665    Here VALUE is the CONST_DOUBLE rtx itself.  */
1666
1667 /* For Mips
1668
1669   'G'   : Floating point 0 */
1670
1671 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)                          \
1672   ((C) == 'G'                                                           \
1673    && (VALUE) == CONST0_RTX (GET_MODE (VALUE)))
1674
1675 /* Letters in the range `Q' through `U' may be defined in a
1676    machine-dependent fashion to stand for arbitrary operand types.
1677    The machine description macro `EXTRA_CONSTRAINT' is passed the
1678    operand as its first argument and the constraint letter as its
1679    second operand.
1680
1681    `Q' is for signed 16-bit constants.
1682    `R' is for single-instruction memory references.  Note that this
1683          constraint has often been used in linux and glibc code.
1684    `S' is for legitimate constant call addresses.
1685    `T' is for constant move_operands that cannot be safely loaded into $25.
1686    `U' is for constant move_operands that can be safely loaded into $25.
1687    `W' is for memory references that are based on a member of BASE_REG_CLASS.
1688          This is true for all non-mips16 references (although it can sometimes
1689          be indirect if !TARGET_EXPLICIT_RELOCS).  For mips16, it excludes
1690          stack and constant-pool references.
1691    `YG' is for 0 valued vector constants.  */
1692
1693 #define EXTRA_CONSTRAINT_Y(OP,STR)                                      \
1694   (((STR)[1] == 'G')      ? (GET_CODE (OP) == CONST_VECTOR              \
1695                              && (OP) == CONST0_RTX (GET_MODE (OP)))     \
1696    : FALSE)
1697
1698
1699 #define EXTRA_CONSTRAINT_STR(OP,CODE,STR)                               \
1700   (((CODE) == 'Q')        ? const_arith_operand (OP, VOIDmode)          \
1701    : ((CODE) == 'R')      ? (MEM_P (OP)                                 \
1702                              && mips_fetch_insns (OP) == 1)             \
1703    : ((CODE) == 'S')      ? (CONSTANT_P (OP)                            \
1704                              && call_insn_operand (OP, VOIDmode))       \
1705    : ((CODE) == 'T')      ? (CONSTANT_P (OP)                            \
1706                              && move_operand (OP, VOIDmode)             \
1707                              && mips_dangerous_for_la25_p (OP))         \
1708    : ((CODE) == 'U')      ? (CONSTANT_P (OP)                            \
1709                              && move_operand (OP, VOIDmode)             \
1710                              && !mips_dangerous_for_la25_p (OP))        \
1711    : ((CODE) == 'W')      ? (MEM_P (OP)                                 \
1712                              && memory_operand (OP, VOIDmode)           \
1713                              && (!TARGET_MIPS16                         \
1714                                  || (!stack_operand (OP, VOIDmode)      \
1715                                      && !CONSTANT_P (XEXP (OP, 0)))))   \
1716    : ((CODE) == 'Y')      ? EXTRA_CONSTRAINT_Y (OP, STR)                \
1717    : FALSE)
1718
1719 /* Y is the only multi-letter constraint, and has length 2.  */
1720
1721 #define CONSTRAINT_LEN(C,STR)                                           \
1722   (((C) == 'Y') ? 2                                                     \
1723    : DEFAULT_CONSTRAINT_LEN (C, STR))
1724
1725 /* Say which of the above are memory constraints.  */
1726 #define EXTRA_MEMORY_CONSTRAINT(C, STR) ((C) == 'R' || (C) == 'W')
1727
1728 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
1729   mips_preferred_reload_class (X, CLASS)
1730
1731 /* Certain machines have the property that some registers cannot be
1732    copied to some other registers without using memory.  Define this
1733    macro on those machines to be a C expression that is nonzero if
1734    objects of mode MODE in registers of CLASS1 can only be copied to
1735    registers of class CLASS2 by storing a register of CLASS1 into
1736    memory and loading that memory location into a register of CLASS2.
1737
1738    Do not define this macro if its value would always be zero.  */
1739 #if 0
1740 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE)                   \
1741   ((!TARGET_DEBUG_H_MODE                                                \
1742     && GET_MODE_CLASS (MODE) == MODE_INT                                \
1743     && ((CLASS1 == FP_REGS && GR_REG_CLASS_P (CLASS2))                  \
1744         || (GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)))             \
1745    || (TARGET_FLOAT64 && !TARGET_64BIT && (MODE) == DFmode              \
1746        && ((GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)               \
1747            || (GR_REG_CLASS_P (CLASS2) && CLASS1 == FP_REGS))))
1748 #endif
1749 /* The HI and LO registers can only be reloaded via the general
1750    registers.  Condition code registers can only be loaded to the
1751    general registers, and from the floating point registers.  */
1752
1753 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
1754   mips_secondary_reload_class (CLASS, MODE, X, 1)
1755 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
1756   mips_secondary_reload_class (CLASS, MODE, X, 0)
1757
1758 /* Return the maximum number of consecutive registers
1759    needed to represent mode MODE in a register of class CLASS.  */
1760
1761 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
1762
1763 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
1764   mips_cannot_change_mode_class (FROM, TO, CLASS)
1765 \f
1766 /* Stack layout; function entry, exit and calling.  */
1767
1768 #define STACK_GROWS_DOWNWARD
1769
1770 /* The offset of the first local variable from the beginning of the frame.
1771    See compute_frame_size for details about the frame layout.
1772
1773    ??? If flag_profile_values is true, and we are generating 32-bit code, then
1774    we assume that we will need 16 bytes of argument space.  This is because
1775    the value profiling code may emit calls to cmpdi2 in leaf functions.
1776    Without this hack, the local variables will start at sp+8 and the gp save
1777    area will be at sp+16, and thus they will overlap.  compute_frame_size is
1778    OK because it uses STARTING_FRAME_OFFSET to compute cprestore_size, which
1779    will end up as 24 instead of 8.  This won't be needed if profiling code is
1780    inserted before virtual register instantiation.  */
1781
1782 #define STARTING_FRAME_OFFSET                                           \
1783   ((flag_profile_values && ! TARGET_64BIT                               \
1784     ? MAX (REG_PARM_STACK_SPACE(NULL), current_function_outgoing_args_size) \
1785     : current_function_outgoing_args_size)                              \
1786    + (TARGET_ABICALLS && !TARGET_NEWABI                                 \
1787       ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
1788
1789 #define RETURN_ADDR_RTX mips_return_addr
1790
1791 /* Since the mips16 ISA mode is encoded in the least-significant bit
1792    of the address, mask it off return addresses for purposes of
1793    finding exception handling regions.  */
1794
1795 #define MASK_RETURN_ADDR GEN_INT (-2)
1796
1797
1798 /* Similarly, don't use the least-significant bit to tell pointers to
1799    code from vtable index.  */
1800
1801 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
1802
1803 /* The eliminations to $17 are only used for mips16 code.  See the
1804    definition of HARD_FRAME_POINTER_REGNUM.  */
1805
1806 #define ELIMINABLE_REGS                                                 \
1807 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
1808  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
1809  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
1810  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
1811  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
1812  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
1813
1814 /* We can always eliminate to the hard frame pointer.  We can eliminate
1815    to the stack pointer unless a frame pointer is needed.
1816
1817    In mips16 mode, we need a frame pointer for a large frame; otherwise,
1818    reload may be unable to compute the address of a local variable,
1819    since there is no way to add a large constant to the stack pointer
1820    without using a temporary register.  */
1821 #define CAN_ELIMINATE(FROM, TO)                                         \
1822   ((TO) == HARD_FRAME_POINTER_REGNUM                                    \
1823    || ((TO) == STACK_POINTER_REGNUM && !frame_pointer_needed            \
1824        && (!TARGET_MIPS16                                               \
1825            || compute_frame_size (get_frame_size ()) < 32768)))
1826
1827 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
1828   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
1829
1830 /* Allocate stack space for arguments at the beginning of each function.  */
1831 #define ACCUMULATE_OUTGOING_ARGS 1
1832
1833 /* The argument pointer always points to the first argument.  */
1834 #define FIRST_PARM_OFFSET(FNDECL) 0
1835
1836 /* o32 and o64 reserve stack space for all argument registers.  */
1837 #define REG_PARM_STACK_SPACE(FNDECL)                    \
1838   (TARGET_OLDABI                                        \
1839    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
1840    : 0)
1841
1842 /* Define this if it is the responsibility of the caller to
1843    allocate the area reserved for arguments passed in registers.
1844    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
1845    of this macro is to determine whether the space is included in
1846    `current_function_outgoing_args_size'.  */
1847 #define OUTGOING_REG_PARM_STACK_SPACE
1848
1849 #define STACK_BOUNDARY (TARGET_NEWABI ? 128 : 64)
1850 \f
1851 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
1852
1853 /* Symbolic macros for the registers used to return integer and floating
1854    point values.  */
1855
1856 #define GP_RETURN (GP_REG_FIRST + 2)
1857 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
1858
1859 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
1860
1861 /* Symbolic macros for the first/last argument registers.  */
1862
1863 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
1864 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
1865 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
1866 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
1867
1868 #define LIBCALL_VALUE(MODE) \
1869   mips_function_value (NULL_TREE, NULL, (MODE))
1870
1871 #define FUNCTION_VALUE(VALTYPE, FUNC) \
1872   mips_function_value ((VALTYPE), (FUNC), VOIDmode)
1873
1874 /* 1 if N is a possible register number for a function value.
1875    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
1876    Currently, R2 and F0 are only implemented here (C has no complex type)  */
1877
1878 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
1879   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
1880       && (N) == FP_RETURN + 2))
1881
1882 /* 1 if N is a possible register number for function argument passing.
1883    We have no FP argument registers when soft-float.  When FP registers
1884    are 32 bits, we can't directly reference the odd numbered ones.  */
1885
1886 #define FUNCTION_ARG_REGNO_P(N)                                 \
1887   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
1888     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
1889    && !fixed_regs[N])
1890 \f
1891 /* This structure has to cope with two different argument allocation
1892    schemes.  Most MIPS ABIs view the arguments as a structure, of which
1893    the first N words go in registers and the rest go on the stack.  If I
1894    < N, the Ith word might go in Ith integer argument register or in a
1895    floating-point register.  For these ABIs, we only need to remember
1896    the offset of the current argument into the structure.
1897
1898    The EABI instead allocates the integer and floating-point arguments
1899    separately.  The first N words of FP arguments go in FP registers,
1900    the rest go on the stack.  Likewise, the first N words of the other
1901    arguments go in integer registers, and the rest go on the stack.  We
1902    need to maintain three counts: the number of integer registers used,
1903    the number of floating-point registers used, and the number of words
1904    passed on the stack.
1905
1906    We could keep separate information for the two ABIs (a word count for
1907    the standard ABIs, and three separate counts for the EABI).  But it
1908    seems simpler to view the standard ABIs as forms of EABI that do not
1909    allocate floating-point registers.
1910
1911    So for the standard ABIs, the first N words are allocated to integer
1912    registers, and function_arg decides on an argument-by-argument basis
1913    whether that argument should really go in an integer register, or in
1914    a floating-point one.  */
1915
1916 typedef struct mips_args {
1917   /* Always true for varargs functions.  Otherwise true if at least
1918      one argument has been passed in an integer register.  */
1919   int gp_reg_found;
1920
1921   /* The number of arguments seen so far.  */
1922   unsigned int arg_number;
1923
1924   /* The number of integer registers used so far.  For all ABIs except
1925      EABI, this is the number of words that have been added to the
1926      argument structure, limited to MAX_ARGS_IN_REGISTERS.  */
1927   unsigned int num_gprs;
1928
1929   /* For EABI, the number of floating-point registers used so far.  */
1930   unsigned int num_fprs;
1931
1932   /* The number of words passed on the stack.  */
1933   unsigned int stack_words;
1934
1935   /* On the mips16, we need to keep track of which floating point
1936      arguments were passed in general registers, but would have been
1937      passed in the FP regs if this were a 32 bit function, so that we
1938      can move them to the FP regs if we wind up calling a 32 bit
1939      function.  We record this information in fp_code, encoded in base
1940      four.  A zero digit means no floating point argument, a one digit
1941      means an SFmode argument, and a two digit means a DFmode argument,
1942      and a three digit is not used.  The low order digit is the first
1943      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
1944      an SFmode argument.  ??? A more sophisticated approach will be
1945      needed if MIPS_ABI != ABI_32.  */
1946   int fp_code;
1947
1948   /* True if the function has a prototype.  */
1949   int prototype;
1950 } CUMULATIVE_ARGS;
1951
1952 /* Initialize a variable CUM of type CUMULATIVE_ARGS
1953    for a call to a function whose data type is FNTYPE.
1954    For a library call, FNTYPE is 0.  */
1955
1956 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
1957   init_cumulative_args (&CUM, FNTYPE, LIBNAME)                          \
1958
1959 /* Update the data in CUM to advance over an argument
1960    of mode MODE and data type TYPE.
1961    (TYPE is null for libcalls where that information may not be available.)  */
1962
1963 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)                    \
1964   function_arg_advance (&CUM, MODE, TYPE, NAMED)
1965
1966 /* Determine where to put an argument to a function.
1967    Value is zero to push the argument on the stack,
1968    or a hard register in which to store the argument.
1969
1970    MODE is the argument's machine mode.
1971    TYPE is the data type of the argument (as a tree).
1972     This is null for libcalls where that information may
1973     not be available.
1974    CUM is a variable of type CUMULATIVE_ARGS which gives info about
1975     the preceding args and about the function being called.
1976    NAMED is nonzero if this argument is a named parameter
1977     (otherwise it is an extra parameter matching an ellipsis).  */
1978
1979 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
1980   function_arg( &CUM, MODE, TYPE, NAMED)
1981
1982 #define FUNCTION_ARG_BOUNDARY function_arg_boundary
1983
1984 #define FUNCTION_ARG_PADDING(MODE, TYPE)                \
1985   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
1986
1987 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST)            \
1988   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
1989
1990 /* True if using EABI and varargs can be passed in floating-point
1991    registers.  Under these conditions, we need a more complex form
1992    of va_list, which tracks GPR, FPR and stack arguments separately.  */
1993 #define EABI_FLOAT_VARARGS_P \
1994         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
1995
1996 \f
1997 /* Say that the epilogue uses the return address register.  Note that
1998    in the case of sibcalls, the values "used by the epilogue" are
1999    considered live at the start of the called function.  */
2000 #define EPILOGUE_USES(REGNO) ((REGNO) == 31)
2001
2002 /* Treat LOC as a byte offset from the stack pointer and round it up
2003    to the next fully-aligned offset.  */
2004 #define MIPS_STACK_ALIGN(LOC) \
2005   (TARGET_NEWABI ? ((LOC) + 15) & -16 : ((LOC) + 7) & -8)
2006
2007 \f
2008 /* Implement `va_start' for varargs and stdarg.  */
2009 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
2010   mips_va_start (valist, nextarg)
2011 \f
2012 /* Output assembler code to FILE to increment profiler label # LABELNO
2013    for profiling a function entry.  */
2014
2015 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2016 {                                                                       \
2017   if (TARGET_MIPS16)                                                    \
2018     sorry ("mips16 function profiling");                                \
2019   fprintf (FILE, "\t.set\tnoat\n");                                     \
2020   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2021            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2022   if (!TARGET_NEWABI)                                                   \
2023     {                                                                   \
2024       fprintf (FILE,                                                    \
2025                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2026                TARGET_64BIT ? "dsubu" : "subu",                         \
2027                reg_names[STACK_POINTER_REGNUM],                         \
2028                reg_names[STACK_POINTER_REGNUM],                         \
2029                Pmode == DImode ? 16 : 8);                               \
2030     }                                                                   \
2031   fprintf (FILE, "\tjal\t_mcount\n");                                   \
2032   fprintf (FILE, "\t.set\tat\n");                                       \
2033 }
2034
2035 /* No mips port has ever used the profiler counter word, so don't emit it
2036    or the label for it.  */
2037
2038 #define NO_PROFILE_COUNTERS 1
2039
2040 /* Define this macro if the code for function profiling should come
2041    before the function prologue.  Normally, the profiling code comes
2042    after.  */
2043
2044 /* #define PROFILE_BEFORE_PROLOGUE */
2045
2046 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2047    the stack pointer does not matter.  The value is tested only in
2048    functions that have frame pointers.
2049    No definition is equivalent to always zero.  */
2050
2051 #define EXIT_IGNORE_STACK 1
2052
2053 \f
2054 /* A C statement to output, on the stream FILE, assembler code for a
2055    block of data that contains the constant parts of a trampoline.
2056    This code should not include a label--the label is taken care of
2057    automatically.  */
2058
2059 #define TRAMPOLINE_TEMPLATE(STREAM)                                      \
2060 {                                                                        \
2061   fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");         \
2062   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2063   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2064   if (ptr_mode == DImode)                                               \
2065     {                                                                   \
2066       fprintf (STREAM, "\t.word\t0xdfe30014\t\t# ld     $3,20($31)\n"); \
2067       fprintf (STREAM, "\t.word\t0xdfe2001c\t\t# ld     $2,28($31)\n"); \
2068     }                                                                   \
2069   else                                                                  \
2070     {                                                                   \
2071       fprintf (STREAM, "\t.word\t0x8fe30014\t\t# lw     $3,20($31)\n"); \
2072       fprintf (STREAM, "\t.word\t0x8fe20018\t\t# lw     $2,24($31)\n"); \
2073     }                                                                   \
2074   fprintf (STREAM, "\t.word\t0x0060c821\t\t# move   $25,$3 (abicalls)\n"); \
2075   fprintf (STREAM, "\t.word\t0x00600008\t\t# jr     $3\n");             \
2076   fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");         \
2077   if (ptr_mode == DImode)                                               \
2078     {                                                                   \
2079       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2080       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2081     }                                                                   \
2082   else                                                                  \
2083     {                                                                   \
2084       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2085       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2086     }                                                                   \
2087 }
2088
2089 /* A C expression for the size in bytes of the trampoline, as an
2090    integer.  */
2091
2092 #define TRAMPOLINE_SIZE (32 + GET_MODE_SIZE (ptr_mode) * 2)
2093
2094 /* Alignment required for trampolines, in bits.  */
2095
2096 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2097
2098 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2099    program and data caches.  */
2100
2101 #ifndef CACHE_FLUSH_FUNC
2102 #define CACHE_FLUSH_FUNC "_flush_cache"
2103 #endif
2104
2105 /* A C statement to initialize the variable parts of a trampoline.
2106    ADDR is an RTX for the address of the trampoline; FNADDR is an
2107    RTX for the address of the nested function; STATIC_CHAIN is an
2108    RTX for the static chain value that should be passed to the
2109    function when it is called.  */
2110
2111 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2112 {                                                                           \
2113   rtx func_addr, chain_addr;                                                \
2114                                                                             \
2115   func_addr = plus_constant (ADDR, 32);                                     \
2116   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2117   emit_move_insn (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2118   emit_move_insn (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2119                                                                             \
2120   /* Flush both caches.  We need to flush the data cache in case            \
2121      the system has a write-back cache.  */                                 \
2122   /* ??? Should check the return value for errors.  */                      \
2123   if (mips_cache_flush_func && mips_cache_flush_func[0])                    \
2124     emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func),   \
2125                        0, VOIDmode, 3, ADDR, Pmode,                         \
2126                        GEN_INT (TRAMPOLINE_SIZE), TYPE_MODE (integer_type_node),\
2127                        GEN_INT (3), TYPE_MODE (integer_type_node));         \
2128 }
2129 \f
2130 /* Addressing modes, and classification of registers for them.  */
2131
2132 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2133 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2134   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2135
2136 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2137    and check its validity for a certain class.
2138    We have two alternate definitions for each of them.
2139    The usual definition accepts all pseudo regs; the other rejects them all.
2140    The symbol REG_OK_STRICT causes the latter definition to be used.
2141
2142    Most source files want to accept pseudo regs in the hope that
2143    they will get allocated to the class that the insn wants them to be in.
2144    Some source files that are used after register allocation
2145    need to be strict.  */
2146
2147 #ifndef REG_OK_STRICT
2148 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2149   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2150 #else
2151 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2152   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2153 #endif
2154
2155 #define REG_OK_FOR_INDEX_P(X) 0
2156
2157 \f
2158 /* Maximum number of registers that can appear in a valid memory address.  */
2159
2160 #define MAX_REGS_PER_ADDRESS 1
2161
2162 #ifdef REG_OK_STRICT
2163 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2164 {                                               \
2165   if (mips_legitimate_address_p (MODE, X, 1))   \
2166     goto ADDR;                                  \
2167 }
2168 #else
2169 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2170 {                                               \
2171   if (mips_legitimate_address_p (MODE, X, 0))   \
2172     goto ADDR;                                  \
2173 }
2174 #endif
2175
2176 /* Check for constness inline but use mips_legitimate_address_p
2177    to check whether a constant really is an address.  */
2178
2179 #define CONSTANT_ADDRESS_P(X) \
2180   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2181
2182 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2183
2184 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2185   do {                                                          \
2186     if (mips_legitimize_address (&(X), MODE))                   \
2187       goto WIN;                                                 \
2188   } while (0)
2189
2190
2191 /* A C statement or compound statement with a conditional `goto
2192    LABEL;' executed if memory address X (an RTX) can have different
2193    meanings depending on the machine mode of the memory reference it
2194    is used for.
2195
2196    Autoincrement and autodecrement addresses typically have
2197    mode-dependent effects because the amount of the increment or
2198    decrement is the size of the operand being addressed.  Some
2199    machines have other mode-dependent addresses.  Many RISC machines
2200    have no mode-dependent addresses.
2201
2202    You may assume that ADDR is a valid address for the machine.  */
2203
2204 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
2205
2206 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2207    'the start of the function that this code is output in'.  */
2208
2209 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2210   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2211     asm_fprintf ((FILE), "%U%s",                                        \
2212                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2213   else                                                                  \
2214     asm_fprintf ((FILE), "%U%s", (NAME))
2215 \f
2216 /* Specify the machine mode that this machine uses
2217    for the index in the tablejump instruction.
2218    ??? Using HImode in mips16 mode can cause overflow.  */
2219 #define CASE_VECTOR_MODE \
2220   (TARGET_MIPS16 ? HImode : ptr_mode)
2221
2222 /* Define as C expression which evaluates to nonzero if the tablejump
2223    instruction expects the table to contain offsets from the address of the
2224    table.
2225    Do not define this if the table should contain absolute addresses.  */
2226 #define CASE_VECTOR_PC_RELATIVE (TARGET_MIPS16)
2227
2228 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2229 #ifndef DEFAULT_SIGNED_CHAR
2230 #define DEFAULT_SIGNED_CHAR 1
2231 #endif
2232
2233 /* Max number of bytes we can move from memory to memory
2234    in one reasonably fast instruction.  */
2235 #define MOVE_MAX (TARGET_64BIT ? 8 : 4)
2236 #define MAX_MOVE_MAX 8
2237
2238 /* Define this macro as a C expression which is nonzero if
2239    accessing less than a word of memory (i.e. a `char' or a
2240    `short') is no faster than accessing a word of memory, i.e., if
2241    such access require more than one instruction or if there is no
2242    difference in cost between byte and (aligned) word loads.
2243
2244    On RISC machines, it tends to generate better code to define
2245    this as 1, since it avoids making a QI or HI mode register.  */
2246 #define SLOW_BYTE_ACCESS 1
2247
2248 /* Define this to be nonzero if shift instructions ignore all but the low-order
2249    few bits.  */
2250 #define SHIFT_COUNT_TRUNCATED 1
2251
2252 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2253    is done just by pretending it is already truncated.  */
2254 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2255   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2256
2257
2258 /* Specify the machine mode that pointers have.
2259    After generation of rtl, the compiler makes no further distinction
2260    between pointers and any other objects of this machine mode.  */
2261
2262 #ifndef Pmode
2263 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2264 #endif
2265
2266 /* Give call MEMs SImode since it is the "most permissive" mode
2267    for both 32-bit and 64-bit targets.  */
2268
2269 #define FUNCTION_MODE SImode
2270
2271 \f
2272 /* The cost of loading values from the constant pool.  It should be
2273    larger than the cost of any constant we want to synthesize in-line.  */
2274
2275 #define CONSTANT_POOL_COST COSTS_N_INSNS (8)
2276
2277 /* A C expression for the cost of moving data from a register in
2278    class FROM to one in class TO.  The classes are expressed using
2279    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2280    the default; other values are interpreted relative to that.
2281
2282    It is not required that the cost always equal 2 when FROM is the
2283    same as TO; on some machines it is expensive to move between
2284    registers if they are not general registers.
2285
2286    If reload sees an insn consisting of a single `set' between two
2287    hard registers, and if `REGISTER_MOVE_COST' applied to their
2288    classes returns a value of 2, reload does not check to ensure
2289    that the constraints of the insn are met.  Setting a cost of
2290    other than 2 will allow reload to verify that the constraints are
2291    met.  You should do this if the `movM' pattern's constraints do
2292    not allow such copying.  */
2293
2294 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2295   mips_register_move_cost (MODE, FROM, TO)
2296
2297 /* ??? Fix this to be right for the R8000.  */
2298 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2299   (((TUNE_MIPS4000 || TUNE_MIPS6000) ? 6 : 4) \
2300    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2301
2302 /* Define if copies to/from condition code registers should be avoided.
2303
2304    This is needed for the MIPS because reload_outcc is not complete;
2305    it needs to handle cases where the source is a general or another
2306    condition code register.  */
2307 #define AVOID_CCMODE_COPIES
2308
2309 /* A C expression for the cost of a branch instruction.  A value of
2310    1 is the default; other values are interpreted relative to that.  */
2311
2312 /* ??? Fix this to be right for the R8000.  */
2313 #define BRANCH_COST                                                     \
2314   ((! TARGET_MIPS16                                                     \
2315     && (TUNE_MIPS4000 || TUNE_MIPS6000))                                \
2316    ? 2 : 1)
2317
2318 /* If defined, modifies the length assigned to instruction INSN as a
2319    function of the context in which it is used.  LENGTH is an lvalue
2320    that contains the initially computed length of the insn and should
2321    be updated with the correct length of the insn.  */
2322 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2323   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2324 \f
2325 /* Control the assembler format that we output.  */
2326
2327 /* Output to assembler file text saying following lines
2328    may contain character constants, extra white space, comments, etc.  */
2329
2330 #ifndef ASM_APP_ON
2331 #define ASM_APP_ON " #APP\n"
2332 #endif
2333
2334 /* Output to assembler file text saying following lines
2335    no longer contain unusual constructs.  */
2336
2337 #ifndef ASM_APP_OFF
2338 #define ASM_APP_OFF " #NO_APP\n"
2339 #endif
2340
2341 #define REGISTER_NAMES                                                     \
2342 { "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",            \
2343   "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",           \
2344   "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",           \
2345   "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",           \
2346   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",           \
2347   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",          \
2348   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",          \
2349   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",          \
2350   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",         \
2351   "$fcc5","$fcc6","$fcc7","", "", "$arg", "$frame", "$fakec",              \
2352   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",  \
2353   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15", \
2354   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23", \
2355   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31", \
2356   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",  \
2357   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15", \
2358   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23", \
2359   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31", \
2360   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",  \
2361   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15", \
2362   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23", \
2363   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31" }
2364
2365 /* List the "software" names for each register.  Also list the numerical
2366    names for $fp and $sp.  */
2367
2368 #define ADDITIONAL_REGISTER_NAMES                                       \
2369 {                                                                       \
2370   { "$29",      29 + GP_REG_FIRST },                                    \
2371   { "$30",      30 + GP_REG_FIRST },                                    \
2372   { "at",        1 + GP_REG_FIRST },                                    \
2373   { "v0",        2 + GP_REG_FIRST },                                    \
2374   { "v1",        3 + GP_REG_FIRST },                                    \
2375   { "a0",        4 + GP_REG_FIRST },                                    \
2376   { "a1",        5 + GP_REG_FIRST },                                    \
2377   { "a2",        6 + GP_REG_FIRST },                                    \
2378   { "a3",        7 + GP_REG_FIRST },                                    \
2379   { "t0",        8 + GP_REG_FIRST },                                    \
2380   { "t1",        9 + GP_REG_FIRST },                                    \
2381   { "t2",       10 + GP_REG_FIRST },                                    \
2382   { "t3",       11 + GP_REG_FIRST },                                    \
2383   { "t4",       12 + GP_REG_FIRST },                                    \
2384   { "t5",       13 + GP_REG_FIRST },                                    \
2385   { "t6",       14 + GP_REG_FIRST },                                    \
2386   { "t7",       15 + GP_REG_FIRST },                                    \
2387   { "s0",       16 + GP_REG_FIRST },                                    \
2388   { "s1",       17 + GP_REG_FIRST },                                    \
2389   { "s2",       18 + GP_REG_FIRST },                                    \
2390   { "s3",       19 + GP_REG_FIRST },                                    \
2391   { "s4",       20 + GP_REG_FIRST },                                    \
2392   { "s5",       21 + GP_REG_FIRST },                                    \
2393   { "s6",       22 + GP_REG_FIRST },                                    \
2394   { "s7",       23 + GP_REG_FIRST },                                    \
2395   { "t8",       24 + GP_REG_FIRST },                                    \
2396   { "t9",       25 + GP_REG_FIRST },                                    \
2397   { "k0",       26 + GP_REG_FIRST },                                    \
2398   { "k1",       27 + GP_REG_FIRST },                                    \
2399   { "gp",       28 + GP_REG_FIRST },                                    \
2400   { "sp",       29 + GP_REG_FIRST },                                    \
2401   { "fp",       30 + GP_REG_FIRST },                                    \
2402   { "ra",       31 + GP_REG_FIRST },                                    \
2403   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
2404 }
2405
2406 /* This is meant to be redefined in the host dependent files.  It is a
2407    set of alternative names and regnums for mips coprocessors.  */
2408
2409 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
2410
2411 /* A C compound statement to output to stdio stream STREAM the
2412    assembler syntax for an instruction operand X.  X is an RTL
2413    expression.
2414
2415    CODE is a value that can be used to specify one of several ways
2416    of printing the operand.  It is used when identical operands
2417    must be printed differently depending on the context.  CODE
2418    comes from the `%' specification that was used to request
2419    printing of the operand.  If the specification was just `%DIGIT'
2420    then CODE is 0; if the specification was `%LTR DIGIT' then CODE
2421    is the ASCII code for LTR.
2422
2423    If X is a register, this macro should print the register's name.
2424    The names can be found in an array `reg_names' whose type is
2425    `char *[]'.  `reg_names' is initialized from `REGISTER_NAMES'.
2426
2427    When the machine description has a specification `%PUNCT' (a `%'
2428    followed by a punctuation character), this macro is called with
2429    a null pointer for X and the punctuation character for CODE.
2430
2431    See mips.c for the MIPS specific codes.  */
2432
2433 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
2434
2435 /* A C expression which evaluates to true if CODE is a valid
2436    punctuation character for use in the `PRINT_OPERAND' macro.  If
2437    `PRINT_OPERAND_PUNCT_VALID_P' is not defined, it means that no
2438    punctuation characters (except for the standard one, `%') are
2439    used in this way.  */
2440
2441 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
2442
2443 /* A C compound statement to output to stdio stream STREAM the
2444    assembler syntax for an instruction operand that is a memory
2445    reference whose address is ADDR.  ADDR is an RTL expression.  */
2446
2447 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
2448
2449
2450 /* A C statement, to be executed after all slot-filler instructions
2451    have been output.  If necessary, call `dbr_sequence_length' to
2452    determine the number of slots filled in a sequence (zero if not
2453    currently outputting a sequence), to decide how many no-ops to
2454    output, or whatever.
2455
2456    Don't define this macro if it has nothing to do, but it is
2457    helpful in reading assembly output if the extent of the delay
2458    sequence is made explicit (e.g. with white space).
2459
2460    Note that output routines for instructions with delay slots must
2461    be prepared to deal with not being output as part of a sequence
2462    (i.e.  when the scheduling pass is not run, or when no slot
2463    fillers could be found.)  The variable `final_sequence' is null
2464    when not processing a sequence, otherwise it contains the
2465    `sequence' rtx being output.  */
2466
2467 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
2468 do                                                                      \
2469   {                                                                     \
2470     if (set_nomacro > 0 && --set_nomacro == 0)                          \
2471       fputs ("\t.set\tmacro\n", STREAM);                                \
2472                                                                         \
2473     if (set_noreorder > 0 && --set_noreorder == 0)                      \
2474       fputs ("\t.set\treorder\n", STREAM);                              \
2475                                                                         \
2476     fputs ("\n", STREAM);                                               \
2477   }                                                                     \
2478 while (0)
2479
2480
2481 /* How to tell the debugger about changes of source files.  */
2482 #define ASM_OUTPUT_SOURCE_FILENAME(STREAM, NAME)                        \
2483   mips_output_filename (STREAM, NAME)
2484
2485 /* mips-tfile does not understand .stabd directives.  */
2486 #define DBX_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER) do {      \
2487   dbxout_begin_stabn_sline (LINE);                              \
2488   dbxout_stab_value_internal_label ("LM", &COUNTER);            \
2489 } while (0)
2490
2491 /* Use .loc directives for SDB line numbers.  */
2492 #define SDB_OUTPUT_SOURCE_LINE(STREAM, LINE)                    \
2493   fprintf (STREAM, "\t.loc\t%d %d\n", num_source_filenames, LINE)
2494
2495 /* The MIPS implementation uses some labels for its own purpose.  The
2496    following lists what labels are created, and are all formed by the
2497    pattern $L[a-z].*.  The machine independent portion of GCC creates
2498    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
2499
2500         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
2501         $Lb[0-9]+       Begin blocks for MIPS debug support
2502         $Lc[0-9]+       Label for use in s<xx> operation.
2503         $Le[0-9]+       End blocks for MIPS debug support  */
2504
2505 #undef ASM_DECLARE_OBJECT_NAME
2506 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
2507   mips_declare_object (STREAM, NAME, "", ":\n", 0)
2508
2509 /* Globalizing directive for a label.  */
2510 #define GLOBAL_ASM_OP "\t.globl\t"
2511
2512 /* This says how to define a global common symbol.  */
2513
2514 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
2515
2516 /* This says how to define a local common symbol (i.e., not visible to
2517    linker).  */
2518
2519 #ifndef ASM_OUTPUT_ALIGNED_LOCAL
2520 #define ASM_OUTPUT_ALIGNED_LOCAL(STREAM, NAME, SIZE, ALIGN) \
2521   mips_declare_common_object (STREAM, NAME, "\n\t.lcomm\t", SIZE, ALIGN, false)
2522 #endif
2523
2524 /* This says how to output an external.  It would be possible not to
2525    output anything and let undefined symbol become external. However
2526    the assembler uses length information on externals to allocate in
2527    data/sdata bss/sbss, thereby saving exec time.  */
2528
2529 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
2530   mips_output_external(STREAM,DECL,NAME)
2531
2532 /* This is how to declare a function name.  The actual work of
2533    emitting the label is moved to function_prologue, so that we can
2534    get the line number correctly emitted before the .ent directive,
2535    and after any .file directives.  Define as empty so that the function
2536    is not declared before the .ent directive elsewhere.  */
2537
2538 #undef ASM_DECLARE_FUNCTION_NAME
2539 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
2540
2541 #ifndef FUNCTION_NAME_ALREADY_DECLARED
2542 #define FUNCTION_NAME_ALREADY_DECLARED 0
2543 #endif
2544
2545 /* This is how to store into the string LABEL
2546    the symbol_ref name of an internal numbered label where
2547    PREFIX is the class of label and NUM is the number within the class.
2548    This is suitable for output with `assemble_name'.  */
2549
2550 #undef ASM_GENERATE_INTERNAL_LABEL
2551 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
2552   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
2553
2554 /* This is how to output an element of a case-vector that is absolute.  */
2555
2556 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
2557   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
2558            ptr_mode == DImode ? ".dword" : ".word",                     \
2559            LOCAL_LABEL_PREFIX,                                          \
2560            VALUE)
2561
2562 /* This is how to output an element of a case-vector.  We can make the
2563    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
2564    is supported.  */
2565
2566 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
2567 do {                                                                    \
2568   if (TARGET_MIPS16)                                                    \
2569     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
2570              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
2571   else if (TARGET_GPWORD)                                               \
2572     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2573              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
2574              LOCAL_LABEL_PREFIX, VALUE);                                \
2575   else                                                                  \
2576     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2577              ptr_mode == DImode ? ".dword" : ".word",                   \
2578              LOCAL_LABEL_PREFIX, VALUE);                                \
2579 } while (0)
2580
2581 /* When generating MIPS16 code, we want the jump table to be in the text
2582    section so that we can load its address using a PC-relative addition.  */
2583 #define JUMP_TABLES_IN_TEXT_SECTION TARGET_MIPS16
2584
2585 /* This is how to output an assembler line
2586    that says to advance the location counter
2587    to a multiple of 2**LOG bytes.  */
2588
2589 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
2590   fprintf (STREAM, "\t.align\t%d\n", (LOG))
2591
2592 /* This is how to output an assembler line to advance the location
2593    counter by SIZE bytes.  */
2594
2595 #undef ASM_OUTPUT_SKIP
2596 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
2597   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2598
2599 /* This is how to output a string.  */
2600 #undef ASM_OUTPUT_ASCII
2601 #define ASM_OUTPUT_ASCII(STREAM, STRING, LEN)                           \
2602   mips_output_ascii (STREAM, STRING, LEN, "\t.ascii\t")
2603
2604 /* Output #ident as a in the read-only data section.  */
2605 #undef  ASM_OUTPUT_IDENT
2606 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
2607 {                                                                       \
2608   const char *p = STRING;                                               \
2609   int size = strlen (p) + 1;                                            \
2610   readonly_data_section ();                                             \
2611   assemble_string (p, size);                                            \
2612 }
2613 \f
2614 /* Default to -G 8 */
2615 #ifndef MIPS_DEFAULT_GVALUE
2616 #define MIPS_DEFAULT_GVALUE 8
2617 #endif
2618
2619 /* Define the strings to put out for each section in the object file.  */
2620 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
2621 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
2622 #define SDATA_SECTION_ASM_OP    "\t.sdata"      /* small data */
2623
2624 #undef READONLY_DATA_SECTION_ASM_OP
2625 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
2626 \f
2627 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
2628 do                                                                      \
2629   {                                                                     \
2630     fprintf (STREAM, "\t%s\t%s,%s,8\n\t%s\t%s,0(%s)\n",                 \
2631              TARGET_64BIT ? "dsubu" : "subu",                           \
2632              reg_names[STACK_POINTER_REGNUM],                           \
2633              reg_names[STACK_POINTER_REGNUM],                           \
2634              TARGET_64BIT ? "sd" : "sw",                                \
2635              reg_names[REGNO],                                          \
2636              reg_names[STACK_POINTER_REGNUM]);                          \
2637   }                                                                     \
2638 while (0)
2639
2640 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
2641 do                                                                      \
2642   {                                                                     \
2643     if (! set_noreorder)                                                \
2644       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
2645                                                                         \
2646     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
2647              TARGET_64BIT ? "ld" : "lw",                                \
2648              reg_names[REGNO],                                          \
2649              reg_names[STACK_POINTER_REGNUM],                           \
2650              TARGET_64BIT ? "daddu" : "addu",                           \
2651              reg_names[STACK_POINTER_REGNUM],                           \
2652              reg_names[STACK_POINTER_REGNUM]);                          \
2653                                                                         \
2654     if (! set_noreorder)                                                \
2655       fprintf (STREAM, "\t.set\treorder\n");                            \
2656   }                                                                     \
2657 while (0)
2658
2659 /* How to start an assembler comment.
2660    The leading space is important (the mips native assembler requires it).  */
2661 #ifndef ASM_COMMENT_START
2662 #define ASM_COMMENT_START " #"
2663 #endif
2664 \f
2665 /* Default definitions for size_t and ptrdiff_t.  We must override the
2666    definitions from ../svr4.h on mips-*-linux-gnu.  */
2667
2668 #undef SIZE_TYPE
2669 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
2670
2671 #undef PTRDIFF_TYPE
2672 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
2673 \f
2674 #ifndef __mips16
2675 /* Since the bits of the _init and _fini function is spread across
2676    many object files, each potentially with its own GP, we must assume
2677    we need to load our GP.  We don't preserve $gp or $ra, since each
2678    init/fini chunk is supposed to initialize $gp, and crti/crtn
2679    already take care of preserving $ra and, when appropriate, $gp.  */
2680 #if (defined _ABIO32 && _MIPS_SIM == _ABIO32)
2681 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2682    asm (SECTION_OP "\n\
2683         .set noreorder\n\
2684         bal 1f\n\
2685         nop\n\
2686 1:      .cpload $31\n\
2687         .set reorder\n\
2688         jal " USER_LABEL_PREFIX #FUNC "\n\
2689         " TEXT_SECTION_ASM_OP);
2690 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
2691 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
2692    || (defined _ABI64 && _MIPS_SIM == _ABI64)
2693 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2694    asm (SECTION_OP "\n\
2695         .set noreorder\n\
2696         bal 1f\n\
2697         nop\n\
2698 1:      .set reorder\n\
2699         .cpsetup $31, $2, 1b\n\
2700         jal " USER_LABEL_PREFIX #FUNC "\n\
2701         " TEXT_SECTION_ASM_OP);
2702 #endif
2703 #endif
2704
2705 #ifndef HAVE_AS_TLS
2706 #define HAVE_AS_TLS 0
2707 #endif