OSDN Git Service

More MIPS vector cleanup work.
[pf3gnuchains/gcc-fork.git] / gcc / config / mips / mips.h
1 /* Definitions of target machine for GNU compiler.  MIPS version.
2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
3    1999, 2000, 2001, 2002, 2003, 2004 Free Software Foundation, Inc.
4    Contributed by A. Lichnewsky (lich@inria.inria.fr).
5    Changed by Michael Meissner  (meissner@osf.org).
6    64 bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
7    Brendan Eich (brendan@microunity.com).
8
9 This file is part of GCC.
10
11 GCC is free software; you can redistribute it and/or modify
12 it under the terms of the GNU General Public License as published by
13 the Free Software Foundation; either version 2, or (at your option)
14 any later version.
15
16 GCC is distributed in the hope that it will be useful,
17 but WITHOUT ANY WARRANTY; without even the implied warranty of
18 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
19 GNU General Public License for more details.
20
21 You should have received a copy of the GNU General Public License
22 along with GCC; see the file COPYING.  If not, write to
23 the Free Software Foundation, 59 Temple Place - Suite 330,
24 Boston, MA 02111-1307, USA.  */
25
26
27 /* Standard GCC variables that we reference.  */
28
29 extern int      target_flags;
30
31 /* MIPS external variables defined in mips.c.  */
32
33 /* Which processor to schedule for.  Since there is no difference between
34    a R2000 and R3000 in terms of the scheduler, we collapse them into
35    just an R3000.  The elements of the enumeration must match exactly
36    the cpu attribute in the mips.md machine description.  */
37
38 enum processor_type {
39   PROCESSOR_DEFAULT,
40   PROCESSOR_4KC,
41   PROCESSOR_5KC,
42   PROCESSOR_20KC,
43   PROCESSOR_M4K,
44   PROCESSOR_R3000,
45   PROCESSOR_R3900,
46   PROCESSOR_R6000,
47   PROCESSOR_R4000,
48   PROCESSOR_R4100,
49   PROCESSOR_R4111,
50   PROCESSOR_R4120,
51   PROCESSOR_R4130,
52   PROCESSOR_R4300,
53   PROCESSOR_R4600,
54   PROCESSOR_R4650,
55   PROCESSOR_R5000,
56   PROCESSOR_R5400,
57   PROCESSOR_R5500,
58   PROCESSOR_R7000,
59   PROCESSOR_R8000,
60   PROCESSOR_R9000,
61   PROCESSOR_SB1,
62   PROCESSOR_SR71000
63 };
64
65 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
66    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
67    to work on a 64 bit machine.  */
68
69 #define ABI_32  0
70 #define ABI_N32 1
71 #define ABI_64  2
72 #define ABI_EABI 3
73 #define ABI_O64  4
74
75 /* Information about one recognized processor.  Defined here for the
76    benefit of TARGET_CPU_CPP_BUILTINS.  */
77 struct mips_cpu_info {
78   /* The 'canonical' name of the processor as far as GCC is concerned.
79      It's typically a manufacturer's prefix followed by a numerical
80      designation.  It should be lower case.  */
81   const char *name;
82
83   /* The internal processor number that most closely matches this
84      entry.  Several processors can have the same value, if there's no
85      difference between them from GCC's point of view.  */
86   enum processor_type cpu;
87
88   /* The ISA level that the processor implements.  */
89   int isa;
90 };
91
92 extern char mips_print_operand_punct[256]; /* print_operand punctuation chars */
93 extern const char *current_function_file; /* filename current function is in */
94 extern int num_source_filenames;        /* current .file # */
95 extern int mips_section_threshold;      /* # bytes of data/sdata cutoff */
96 extern int sym_lineno;                  /* sgi next label # for each stmt */
97 extern int set_noreorder;               /* # of nested .set noreorder's  */
98 extern int set_nomacro;                 /* # of nested .set nomacro's  */
99 extern int set_noat;                    /* # of nested .set noat's  */
100 extern int set_volatile;                /* # of nested .set volatile's  */
101 extern int mips_branch_likely;          /* emit 'l' after br (branch likely) */
102 extern int mips_dbx_regno[];            /* Map register # to debug register # */
103 extern GTY(()) rtx cmp_operands[2];
104 extern enum processor_type mips_arch;   /* which cpu to codegen for */
105 extern enum processor_type mips_tune;   /* which cpu to schedule for */
106 extern int mips_isa;                    /* architectural level */
107 extern int mips_abi;                    /* which ABI to use */
108 extern int mips16_hard_float;           /* mips16 without -msoft-float */
109 extern const char *mips_arch_string;    /* for -march=<xxx> */
110 extern const char *mips_tune_string;    /* for -mtune=<xxx> */
111 extern const char *mips_isa_string;     /* for -mips{1,2,3,4} */
112 extern const char *mips_abi_string;     /* for -mabi={32,n32,64} */
113 extern const char *mips_cache_flush_func;/* for -mflush-func= and -mno-flush-func */
114 extern const struct mips_cpu_info mips_cpu_info_table[];
115 extern const struct mips_cpu_info *mips_arch_info;
116 extern const struct mips_cpu_info *mips_tune_info;
117
118 /* Macros to silence warnings about numbers being signed in traditional
119    C and unsigned in ISO C when compiled on 32-bit hosts.  */
120
121 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
122 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
123 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
124
125 \f
126 /* Run-time compilation parameters selecting different hardware subsets.  */
127
128 /* Macros used in the machine description to test the flags.  */
129
130                                         /* Bits for real switches */
131 #define MASK_INT64         0x00000001   /* ints are 64 bits */
132 #define MASK_LONG64        0x00000002   /* longs are 64 bits */
133 #define MASK_SPLIT_ADDR    0x00000004   /* Address splitting is enabled.  */
134 #define MASK_NO_FUSED_MADD 0x00000008   /* Don't generate floating point
135                                            multiply-add operations.  */
136 #define MASK_EXPLICIT_RELOCS 0x00000010 /* Use relocation operators.  */
137 #define MASK_MEMCPY        0x00000020   /* call memcpy instead of inline code*/
138 #define MASK_SOFT_FLOAT    0x00000040   /* software floating point */
139 #define MASK_FLOAT64       0x00000080   /* fp registers are 64 bits */
140 #define MASK_ABICALLS      0x00000100   /* emit .abicalls/.cprestore/.cpload */
141 #define MASK_XGOT          0x00000200   /* emit big-got PIC */
142 #define MASK_LONG_CALLS    0x00000400   /* Always call through a register */
143 #define MASK_64BIT         0x00000800   /* Use 64 bit GP registers and insns */
144 #define MASK_EMBEDDED_DATA 0x00001000   /* Reduce RAM usage, not fast code */
145 #define MASK_BIG_ENDIAN    0x00002000   /* Generate big endian code */
146 #define MASK_SINGLE_FLOAT  0x00004000   /* Only single precision FPU.  */
147 #define MASK_MAD           0x00008000   /* Generate mad/madu as on 4650.  */
148 #define MASK_4300_MUL_FIX  0x00010000   /* Work-around early Vr4300 CPU bug */
149 #define MASK_MIPS16        0x00020000   /* Generate mips16 code */
150 #define MASK_NO_CHECK_ZERO_DIV \
151                            0x00040000   /* divide by zero checking */
152 #define MASK_BRANCHLIKELY  0x00080000   /* Generate Branch Likely
153                                            instructions.  */
154 #define MASK_UNINIT_CONST_IN_RODATA \
155                            0x00100000   /* Store uninitialized
156                                            consts in rodata */
157 #define MASK_FIX_R4000     0x00200000   /* Work around R4000 errata.  */
158 #define MASK_FIX_R4400     0x00400000   /* Work around R4400 errata.  */
159 #define MASK_FIX_SB1       0x00800000   /* Work around SB-1 errata.  */
160 #define MASK_FIX_VR4120    0x01000000   /* Work around VR4120 errata.  */
161 #define MASK_VR4130_ALIGN  0x02000000   /* Perform VR4130 alignment opts.  */
162 #define MASK_FP_EXCEPTIONS 0x04000000   /* FP exceptions are enabled.  */
163
164 #define MASK_PAIRED_SINGLE 0x10000000   /* Support paired-single FPU.  */
165 #define MASK_MIPS3D        0x20000000   /* Support MIPS-3D instructions.  */
166
167                                         /* Debug switches, not documented */
168 #define MASK_DEBUG      0               /* unused */
169 #define MASK_DEBUG_D    0               /* don't do define_split's */
170
171                                         /* Dummy switches used only in specs */
172 #define MASK_MIPS_TFILE 0               /* flag for mips-tfile usage */
173
174                                         /* r4000 64 bit sizes */
175 #define TARGET_INT64            ((target_flags & MASK_INT64) != 0)
176 #define TARGET_LONG64           ((target_flags & MASK_LONG64) != 0)
177 #define TARGET_FLOAT64          ((target_flags & MASK_FLOAT64) != 0)
178 #define TARGET_64BIT            ((target_flags & MASK_64BIT) != 0)
179
180                                         /* Mips vs. GNU linker */
181 #define TARGET_SPLIT_ADDRESSES  ((target_flags & MASK_SPLIT_ADDR) != 0)
182
183                                         /* Debug Modes */
184 #define TARGET_DEBUG_MODE       ((target_flags & MASK_DEBUG) != 0)
185 #define TARGET_DEBUG_D_MODE     ((target_flags & MASK_DEBUG_D) != 0)
186
187                                         /* call memcpy instead of inline code */
188 #define TARGET_MEMCPY           ((target_flags & MASK_MEMCPY) != 0)
189
190                                         /* .abicalls, etc from Pyramid V.4 */
191 #define TARGET_ABICALLS         ((target_flags & MASK_ABICALLS) != 0)
192 #define TARGET_XGOT             ((target_flags & MASK_XGOT) != 0)
193
194                                         /* software floating point */
195 #define TARGET_SOFT_FLOAT       ((target_flags & MASK_SOFT_FLOAT) != 0)
196 #define TARGET_HARD_FLOAT       (! TARGET_SOFT_FLOAT)
197
198                                         /* always call through a register */
199 #define TARGET_LONG_CALLS       ((target_flags & MASK_LONG_CALLS) != 0)
200
201                                         /* for embedded systems, optimize for
202                                            reduced RAM space instead of for
203                                            fastest code.  */
204 #define TARGET_EMBEDDED_DATA    ((target_flags & MASK_EMBEDDED_DATA) != 0)
205
206                                         /* always store uninitialized const
207                                            variables in rodata, requires
208                                            TARGET_EMBEDDED_DATA.  */
209 #define TARGET_UNINIT_CONST_IN_RODATA   \
210                         ((target_flags & MASK_UNINIT_CONST_IN_RODATA) != 0)
211
212                                         /* generate big endian code.  */
213 #define TARGET_BIG_ENDIAN       ((target_flags & MASK_BIG_ENDIAN) != 0)
214
215 #define TARGET_SINGLE_FLOAT     ((target_flags & MASK_SINGLE_FLOAT) != 0)
216 #define TARGET_DOUBLE_FLOAT     (! TARGET_SINGLE_FLOAT)
217
218 #define TARGET_MAD              ((target_flags & MASK_MAD) != 0)
219
220 #define TARGET_FUSED_MADD       ((target_flags & MASK_NO_FUSED_MADD) == 0)
221
222 #define TARGET_4300_MUL_FIX     ((target_flags & MASK_4300_MUL_FIX) != 0)
223
224 #define TARGET_CHECK_ZERO_DIV   ((target_flags & MASK_NO_CHECK_ZERO_DIV) == 0)
225
226 #define TARGET_BRANCHLIKELY     ((target_flags & MASK_BRANCHLIKELY) != 0)
227
228 #define TARGET_FIX_SB1          ((target_flags & MASK_FIX_SB1) != 0)
229
230                                         /* Work around R4000 errata.  */
231 #define TARGET_FIX_R4000        ((target_flags & MASK_FIX_R4000) != 0)
232
233                                         /* Work around R4400 errata.  */
234 #define TARGET_FIX_R4400        ((target_flags & MASK_FIX_R4400) != 0)
235 #define TARGET_FIX_VR4120       ((target_flags & MASK_FIX_VR4120) != 0)
236 #define TARGET_VR4130_ALIGN     ((target_flags & MASK_VR4130_ALIGN) != 0)
237
238 #define TARGET_FP_EXCEPTIONS    ((target_flags & MASK_FP_EXCEPTIONS) != 0)
239
240 #define TARGET_PAIRED_SINGLE_FLOAT      \
241                                 ((target_flags & MASK_PAIRED_SINGLE) != 0)
242 #define TARGET_MIPS3D           ((target_flags & MASK_MIPS3D) != 0)
243
244 /* True if we should use NewABI-style relocation operators for
245    symbolic addresses.  This is never true for mips16 code,
246    which has its own conventions.  */
247
248 #define TARGET_EXPLICIT_RELOCS  ((target_flags & MASK_EXPLICIT_RELOCS) != 0)
249
250
251 /* True if the call patterns should be split into a jalr followed by
252    an instruction to restore $gp.  This is only ever true for SVR4 PIC,
253    in which $gp is call-clobbered.  It is only safe to split the load
254    from the call when every use of $gp is explicit.  */
255
256 #define TARGET_SPLIT_CALLS \
257   (TARGET_EXPLICIT_RELOCS && TARGET_ABICALLS && !TARGET_NEWABI)
258
259 /* True if we can optimize sibling calls.  For simplicity, we only
260    handle cases in which call_insn_operand will reject invalid
261    sibcall addresses.  There are two cases in which this isn't true:
262
263       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
264         but there is no direct jump instruction.  It isn't worth
265         using sibling calls in this case anyway; they would usually
266         be longer than normal calls.
267
268       - TARGET_ABICALLS && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
269         accepts global constants, but "jr $25" is the only allowed
270         sibcall.  */
271
272 #define TARGET_SIBCALLS \
273   (!TARGET_MIPS16 && (!TARGET_ABICALLS || TARGET_EXPLICIT_RELOCS))
274
275 /* True if .gpword or .gpdword should be used for switch tables.
276
277    Although GAS does understand .gpdword, the SGI linker mishandles
278    the relocations GAS generates (R_MIPS_GPREL32 followed by R_MIPS_64).
279    We therefore disable GP-relative switch tables for n64 on IRIX targets.  */
280 #define TARGET_GPWORD (TARGET_ABICALLS && !(mips_abi == ABI_64 && TARGET_IRIX))
281
282                                         /* Generate mips16 code */
283 #define TARGET_MIPS16           ((target_flags & MASK_MIPS16) != 0)
284
285 /* Generic ISA defines.  */
286 #define ISA_MIPS1                   (mips_isa == 1)
287 #define ISA_MIPS2                   (mips_isa == 2)
288 #define ISA_MIPS3                   (mips_isa == 3)
289 #define ISA_MIPS4                   (mips_isa == 4)
290 #define ISA_MIPS32                  (mips_isa == 32)
291 #define ISA_MIPS32R2                (mips_isa == 33)
292 #define ISA_MIPS64                  (mips_isa == 64)
293
294 /* Architecture target defines.  */
295 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
296 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
297 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
298 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
299 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
300 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
301 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
302 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
303 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
304
305 /* Scheduling target defines.  */
306 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
307 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
308 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
309 #define TUNE_MIPS4120               (mips_tune == PROCESSOR_R4120)
310 #define TUNE_MIPS4130               (mips_tune == PROCESSOR_R4130)
311 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
312 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
313 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
314 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
315 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
316 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
317 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1)
318
319 /* True if the pre-reload scheduler should try to create chains of
320    multiply-add or multiply-subtract instructions.  For example,
321    suppose we have:
322
323         t1 = a * b
324         t2 = t1 + c * d
325         t3 = e * f
326         t4 = t3 - g * h
327
328    t1 will have a higher priority than t2 and t3 will have a higher
329    priority than t4.  However, before reload, there is no dependence
330    between t1 and t3, and they can often have similar priorities.
331    The scheduler will then tend to prefer:
332
333         t1 = a * b
334         t3 = e * f
335         t2 = t1 + c * d
336         t4 = t3 - g * h
337
338    which stops us from making full use of macc/madd-style instructions.
339    This sort of situation occurs frequently in Fourier transforms and
340    in unrolled loops.
341
342    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
343    queue so that chained multiply-add and multiply-subtract instructions
344    appear ahead of any other instruction that is likely to clobber lo.
345    In the example above, if t2 and t3 become ready at the same time,
346    the code ensures that t2 is scheduled first.
347
348    Multiply-accumulate instructions are a bigger win for some targets
349    than others, so this macro is defined on an opt-in basis.  */
350 #define TUNE_MACC_CHAINS            (TUNE_MIPS5500              \
351                                      || TUNE_MIPS4120           \
352                                      || TUNE_MIPS4130)
353
354 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
355 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
356
357 /* IRIX specific stuff.  */
358 #define TARGET_IRIX        0
359 #define TARGET_IRIX6       0
360
361 /* Define preprocessor macros for the -march and -mtune options.
362    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
363    processor.  If INFO's canonical name is "foo", define PREFIX to
364    be "foo", and define an additional macro PREFIX_FOO.  */
365 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
366   do                                                            \
367     {                                                           \
368       char *macro, *p;                                          \
369                                                                 \
370       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
371       for (p = macro; *p != 0; p++)                             \
372         *p = TOUPPER (*p);                                      \
373                                                                 \
374       builtin_define (macro);                                   \
375       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
376       free (macro);                                             \
377     }                                                           \
378   while (0)
379
380 /* Target CPU builtins.  */
381 #define TARGET_CPU_CPP_BUILTINS()                               \
382   do                                                            \
383     {                                                           \
384       builtin_assert ("cpu=mips");                              \
385       builtin_define ("__mips__");                              \
386       builtin_define ("_mips");                                 \
387                                                                 \
388       /* We do this here because __mips is defined below        \
389          and so we can't use builtin_define_std.  */            \
390       if (!flag_iso)                                            \
391         builtin_define ("mips");                                \
392                                                                 \
393       /* Treat _R3000 and _R4000 like register-size defines,    \
394          which is how they've historically been used.  */       \
395       if (TARGET_64BIT)                                         \
396         {                                                       \
397           builtin_define ("__mips64");                          \
398           builtin_define_std ("R4000");                         \
399           builtin_define ("_R4000");                            \
400         }                                                       \
401       else                                                      \
402         {                                                       \
403           builtin_define_std ("R3000");                         \
404           builtin_define ("_R3000");                            \
405         }                                                       \
406       if (TARGET_FLOAT64)                                       \
407         builtin_define ("__mips_fpr=64");                       \
408       else                                                      \
409         builtin_define ("__mips_fpr=32");                       \
410                                                                 \
411       if (TARGET_MIPS16)                                        \
412         builtin_define ("__mips16");                            \
413                                                                 \
414       if (TARGET_MIPS3D)                                        \
415         builtin_define ("__mips3d");                            \
416                                                                 \
417       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);    \
418       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);    \
419                                                                 \
420       if (ISA_MIPS1)                                            \
421         {                                                       \
422           builtin_define ("__mips=1");                          \
423           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");         \
424         }                                                       \
425       else if (ISA_MIPS2)                                       \
426         {                                                       \
427           builtin_define ("__mips=2");                          \
428           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");         \
429         }                                                       \
430       else if (ISA_MIPS3)                                       \
431         {                                                       \
432           builtin_define ("__mips=3");                          \
433           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");         \
434         }                                                       \
435       else if (ISA_MIPS4)                                       \
436         {                                                       \
437           builtin_define ("__mips=4");                          \
438           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");         \
439         }                                                       \
440       else if (ISA_MIPS32)                                      \
441         {                                                       \
442           builtin_define ("__mips=32");                         \
443           builtin_define ("__mips_isa_rev=1");                  \
444           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
445         }                                                       \
446       else if (ISA_MIPS32R2)                                    \
447         {                                                       \
448           builtin_define ("__mips=32");                         \
449           builtin_define ("__mips_isa_rev=2");                  \
450           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");        \
451         }                                                       \
452       else if (ISA_MIPS64)                                      \
453         {                                                       \
454           builtin_define ("__mips=64");                         \
455           builtin_define ("__mips_isa_rev=1");                  \
456           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");        \
457         }                                                       \
458                                                                 \
459       if (TARGET_HARD_FLOAT)                                    \
460         builtin_define ("__mips_hard_float");                   \
461       else if (TARGET_SOFT_FLOAT)                               \
462         builtin_define ("__mips_soft_float");                   \
463                                                                 \
464       if (TARGET_SINGLE_FLOAT)                                  \
465         builtin_define ("__mips_single_float");                 \
466                                                                 \
467       if (TARGET_PAIRED_SINGLE_FLOAT)                           \
468         builtin_define ("__mips_paired_single_float");          \
469                                                                 \
470       if (TARGET_BIG_ENDIAN)                                    \
471         {                                                       \
472           builtin_define_std ("MIPSEB");                        \
473           builtin_define ("_MIPSEB");                           \
474         }                                                       \
475       else                                                      \
476         {                                                       \
477           builtin_define_std ("MIPSEL");                        \
478           builtin_define ("_MIPSEL");                           \
479         }                                                       \
480                                                                 \
481         /* Macros dependent on the C dialect.  */               \
482       if (preprocessing_asm_p ())                               \
483         {                                                       \
484           builtin_define_std ("LANGUAGE_ASSEMBLY");             \
485           builtin_define ("_LANGUAGE_ASSEMBLY");                \
486         }                                                       \
487       else if (c_dialect_cxx ())                                \
488         {                                                       \
489           builtin_define ("_LANGUAGE_C_PLUS_PLUS");             \
490           builtin_define ("__LANGUAGE_C_PLUS_PLUS");            \
491           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");          \
492         }                                                       \
493       else                                                      \
494         {                                                       \
495           builtin_define_std ("LANGUAGE_C");                    \
496           builtin_define ("_LANGUAGE_C");                       \
497         }                                                       \
498       if (c_dialect_objc ())                                    \
499         {                                                       \
500           builtin_define ("_LANGUAGE_OBJECTIVE_C");             \
501           builtin_define ("__LANGUAGE_OBJECTIVE_C");            \
502           /* Bizarre, but needed at least for Irix.  */         \
503           builtin_define_std ("LANGUAGE_C");                    \
504           builtin_define ("_LANGUAGE_C");                       \
505         }                                                       \
506                                                                 \
507       if (mips_abi == ABI_EABI)                                 \
508         builtin_define ("__mips_eabi");                         \
509                                                                 \
510 } while (0)
511
512
513
514 /* Macro to define tables used to set the flags.
515    This is a list in braces of pairs in braces,
516    each pair being { "NAME", VALUE }
517    where VALUE is the bits to set or minus the bits to clear.
518    An empty string NAME is used to identify the default VALUE.  */
519
520 #define TARGET_SWITCHES                                                 \
521 {                                                                       \
522   SUBTARGET_TARGET_SWITCHES                                             \
523   {"int64",               MASK_INT64 | MASK_LONG64,                     \
524      N_("Use 64-bit int type")},                                        \
525   {"long64",              MASK_LONG64,                                  \
526      N_("Use 64-bit long type")},                                       \
527   {"long32",             -(MASK_LONG64 | MASK_INT64),                   \
528      N_("Use 32-bit long type")},                                       \
529   {"split-addresses",     MASK_SPLIT_ADDR,                              \
530      N_("Optimize lui/addiu address loads")},                           \
531   {"no-split-addresses", -MASK_SPLIT_ADDR,                              \
532      N_("Don't optimize lui/addiu address loads")},                     \
533   {"gas",                 0,                                            \
534      N_("Use GNU as (now ignored)")},                                   \
535   {"gpOPT",               0,                                            \
536      N_("Use GP relative sdata/sbss sections (now ignored)")},          \
537   {"gpopt",               0,                                            \
538      N_("Use GP relative sdata/sbss sections (now ignored)")},          \
539   {"no-gpOPT",            0,                                            \
540      N_("Don't use GP relative sdata/sbss sections (now ignored)")},    \
541   {"no-gpopt",            0,                                            \
542      N_("Don't use GP relative sdata/sbss sections (now ignored)")},    \
543   {"stats",               0,                                            \
544      N_("Output compiler statistics (now ignored)")},                   \
545   {"no-stats",            0,                                            \
546      N_("Don't output compiler statistics")},                           \
547   {"memcpy",              MASK_MEMCPY,                                  \
548      N_("Don't optimize block moves")},                                 \
549   {"no-memcpy",          -MASK_MEMCPY,                                  \
550      N_("Optimize block moves")},                                       \
551   {"mips-tfile",          MASK_MIPS_TFILE,                              \
552      N_("Use mips-tfile asm postpass")},                                \
553   {"no-mips-tfile",      -MASK_MIPS_TFILE,                              \
554      N_("Don't use mips-tfile asm postpass")},                          \
555   {"soft-float",          MASK_SOFT_FLOAT,                              \
556      N_("Use software floating point")},                                \
557   {"hard-float",         -MASK_SOFT_FLOAT,                              \
558      N_("Use hardware floating point")},                                \
559   {"fp64",                MASK_FLOAT64,                                 \
560      N_("Use 64-bit FP registers")},                                    \
561   {"fp32",               -MASK_FLOAT64,                                 \
562      N_("Use 32-bit FP registers")},                                    \
563   {"gp64",                MASK_64BIT,                                   \
564      N_("Use 64-bit general registers")},                               \
565   {"gp32",               -MASK_64BIT,                                   \
566      N_("Use 32-bit general registers")},                               \
567   {"abicalls",            MASK_ABICALLS,                                \
568      N_("Use Irix PIC")},                                               \
569   {"no-abicalls",        -MASK_ABICALLS,                                \
570      N_("Don't use Irix PIC")},                                         \
571   {"long-calls",          MASK_LONG_CALLS,                              \
572      N_("Use indirect calls")},                                         \
573   {"no-long-calls",      -MASK_LONG_CALLS,                              \
574      N_("Don't use indirect calls")},                                   \
575   {"embedded-data",       MASK_EMBEDDED_DATA,                           \
576      N_("Use ROM instead of RAM")},                                     \
577   {"no-embedded-data",   -MASK_EMBEDDED_DATA,                           \
578      N_("Don't use ROM instead of RAM")},                               \
579   {"uninit-const-in-rodata", MASK_UNINIT_CONST_IN_RODATA,               \
580      N_("Put uninitialized constants in ROM (needs -membedded-data)")}, \
581   {"no-uninit-const-in-rodata", -MASK_UNINIT_CONST_IN_RODATA,           \
582      N_("Don't put uninitialized constants in ROM")},                   \
583   {"eb",                  MASK_BIG_ENDIAN,                              \
584      N_("Use big-endian byte order")},                                  \
585   {"el",                 -MASK_BIG_ENDIAN,                              \
586      N_("Use little-endian byte order")},                               \
587   {"single-float",        MASK_SINGLE_FLOAT,                            \
588      N_("Use single (32-bit) FP only")},                                \
589   {"double-float",       -MASK_SINGLE_FLOAT,                            \
590      N_("Don't use single (32-bit) FP only")},                          \
591   {"paired-single",       MASK_PAIRED_SINGLE,                           \
592      N_("Use paired-single floating point instructions")},              \
593   {"no-paired-single",   -MASK_PAIRED_SINGLE,                           \
594      N_("Use paired-single floating point instructions")},              \
595   {"ips3d",               MASK_MIPS3D,                                  \
596      N_("Use MIPS-3D instructions")},                                   \
597   {"no-mips3d",          -MASK_MIPS3D,                                  \
598      N_("Use MIPS-3D instructions")},                                   \
599   {"mad",                 MASK_MAD,                                     \
600      N_("Use multiply accumulate")},                                    \
601   {"no-mad",             -MASK_MAD,                                     \
602      N_("Don't use multiply accumulate")},                              \
603   {"no-fused-madd",       MASK_NO_FUSED_MADD,                           \
604      N_("Don't generate fused multiply/add instructions")},             \
605   {"fused-madd",         -MASK_NO_FUSED_MADD,                           \
606      N_("Generate fused multiply/add instructions")},                   \
607   {"vr4130-align",        MASK_VR4130_ALIGN,                            \
608      N_("Perform VR4130-specific alignment optimizations")},            \
609   {"no-vr4130-align",    -MASK_VR4130_ALIGN,                            \
610      N_("Don't perform VR4130-specific alignment optimizations")},      \
611   {"fix4300",             MASK_4300_MUL_FIX,                            \
612      N_("Work around early 4300 hardware bug")},                        \
613   {"no-fix4300",         -MASK_4300_MUL_FIX,                            \
614      N_("Don't work around early 4300 hardware bug")},                  \
615   {"fix-sb1",             MASK_FIX_SB1,                                 \
616      N_("Work around errata for early SB-1 revision 2 cores")},         \
617   {"no-fix-sb1",         -MASK_FIX_SB1,                                 \
618      N_("Don't work around errata for early SB-1 revision 2 cores")},   \
619   {"fix-r4000",           MASK_FIX_R4000,                               \
620      N_("Work around R4000 errata")},                                   \
621   {"no-fix-r4000",       -MASK_FIX_R4000,                               \
622      N_("Don't work around R4000 errata")},                             \
623   {"fix-r4400",           MASK_FIX_R4400,                               \
624      N_("Work around R4400 errata")},                                   \
625   {"no-fix-r4400",       -MASK_FIX_R4400,                               \
626      N_("Don't work around R4400 errata")},                             \
627   {"fix-vr4120",          MASK_FIX_VR4120,                              \
628      N_("Work around certain VR4120 errata")},                          \
629   {"no-fix-vr4120",      -MASK_FIX_VR4120,                              \
630      N_("Don't work around certain VR4120 errata")},                    \
631   {"check-zero-division",-MASK_NO_CHECK_ZERO_DIV,                       \
632      N_("Trap on integer divide by zero")},                             \
633   {"no-check-zero-division", MASK_NO_CHECK_ZERO_DIV,                    \
634      N_("Don't trap on integer divide by zero")},                       \
635   { "branch-likely",      MASK_BRANCHLIKELY,                            \
636       N_("Use Branch Likely instructions, overriding default for arch")}, \
637   { "no-branch-likely",  -MASK_BRANCHLIKELY,                            \
638       N_("Don't use Branch Likely instructions, overriding default for arch")}, \
639   {"explicit-relocs",     MASK_EXPLICIT_RELOCS,                         \
640      N_("Use NewABI-style %reloc() assembly operators")},               \
641   {"no-explicit-relocs", -MASK_EXPLICIT_RELOCS,                         \
642      N_("Use assembler macros instead of relocation operators")},       \
643   {"ips16",               MASK_MIPS16,                                  \
644      N_("Generate mips16 code") },                                      \
645   {"no-mips16",          -MASK_MIPS16,                                  \
646      N_("Generate normal-mode code") },                                 \
647   {"xgot",                MASK_XGOT,                                    \
648      N_("Lift restrictions on GOT size") },                             \
649   {"no-xgot",            -MASK_XGOT,                                    \
650      N_("Do not lift restrictions on GOT size") },                      \
651   {"fp-exceptions",       MASK_FP_EXCEPTIONS,                           \
652      N_("FP exceptions are enabled") },                                 \
653   {"no-fp-exceptions",    -MASK_FP_EXCEPTIONS,                          \
654      N_("FP exceptions are not enabled") },                             \
655   {"debug",               MASK_DEBUG,                                   \
656      NULL},                                                             \
657   {"debugd",              MASK_DEBUG_D,                                 \
658      NULL},                                                             \
659   {"",                    (TARGET_DEFAULT                               \
660                            | TARGET_CPU_DEFAULT                         \
661                            | TARGET_ENDIAN_DEFAULT                      \
662                            | TARGET_FP_EXCEPTIONS_DEFAULT),             \
663      NULL},                                                             \
664 }
665
666 /* Default target_flags if no switches are specified  */
667
668 #ifndef TARGET_DEFAULT
669 #define TARGET_DEFAULT 0
670 #endif
671
672 #ifndef TARGET_CPU_DEFAULT
673 #define TARGET_CPU_DEFAULT 0
674 #endif
675
676 #ifndef TARGET_ENDIAN_DEFAULT
677 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
678 #endif
679
680 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
681 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
682 #endif
683
684 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
685 #ifndef MIPS_ISA_DEFAULT
686 #ifndef MIPS_CPU_STRING_DEFAULT
687 #define MIPS_CPU_STRING_DEFAULT "from-abi"
688 #endif
689 #endif
690
691 #ifdef IN_LIBGCC2
692 #undef TARGET_64BIT
693 /* Make this compile time constant for libgcc2 */
694 #ifdef __mips64
695 #define TARGET_64BIT            1
696 #else
697 #define TARGET_64BIT            0
698 #endif
699 #endif /* IN_LIBGCC2 */
700
701 #ifndef MULTILIB_ENDIAN_DEFAULT
702 #if TARGET_ENDIAN_DEFAULT == 0
703 #define MULTILIB_ENDIAN_DEFAULT "EL"
704 #else
705 #define MULTILIB_ENDIAN_DEFAULT "EB"
706 #endif
707 #endif
708
709 #ifndef MULTILIB_ISA_DEFAULT
710 #  if MIPS_ISA_DEFAULT == 1
711 #    define MULTILIB_ISA_DEFAULT "mips1"
712 #  else
713 #    if MIPS_ISA_DEFAULT == 2
714 #      define MULTILIB_ISA_DEFAULT "mips2"
715 #    else
716 #      if MIPS_ISA_DEFAULT == 3
717 #        define MULTILIB_ISA_DEFAULT "mips3"
718 #      else
719 #        if MIPS_ISA_DEFAULT == 4
720 #          define MULTILIB_ISA_DEFAULT "mips4"
721 #        else
722 #          if MIPS_ISA_DEFAULT == 32
723 #            define MULTILIB_ISA_DEFAULT "mips32"
724 #          else
725 #            if MIPS_ISA_DEFAULT == 33
726 #              define MULTILIB_ISA_DEFAULT "mips32r2"
727 #            else
728 #              if MIPS_ISA_DEFAULT == 64
729 #                define MULTILIB_ISA_DEFAULT "mips64"
730 #              else
731 #                define MULTILIB_ISA_DEFAULT "mips1"
732 #              endif
733 #            endif
734 #          endif
735 #        endif
736 #      endif
737 #    endif
738 #  endif
739 #endif
740
741 #ifndef MULTILIB_DEFAULTS
742 #define MULTILIB_DEFAULTS \
743     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
744 #endif
745
746 /* We must pass -EL to the linker by default for little endian embedded
747    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
748    linker will default to using big-endian output files.  The OUTPUT_FORMAT
749    line must be in the linker script, otherwise -EB/-EL will not work.  */
750
751 #ifndef ENDIAN_SPEC
752 #if TARGET_ENDIAN_DEFAULT == 0
753 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
754 #else
755 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
756 #endif
757 #endif
758
759 #define TARGET_OPTIONS                                                  \
760 {                                                                       \
761   SUBTARGET_TARGET_OPTIONS                                              \
762   { "tune=",    &mips_tune_string,                                      \
763       N_("Specify CPU for scheduling purposes"), 0},                    \
764   { "arch=",    &mips_arch_string,                                      \
765       N_("Specify CPU for code generation purposes"), 0},               \
766   { "abi=", &mips_abi_string,                                           \
767       N_("Specify an ABI"), 0},                                         \
768   { "ips",      &mips_isa_string,                                       \
769       N_("Specify a Standard MIPS ISA"), 0},                            \
770   { "no-flush-func", &mips_cache_flush_func,                            \
771       N_("Don't call any cache flush functions"), 0},                   \
772   { "flush-func=", &mips_cache_flush_func,                              \
773       N_("Specify cache flush function"), 0},                           \
774 }
775
776 /* This is meant to be redefined in the host dependent files.  */
777 #define SUBTARGET_TARGET_OPTIONS
778
779 /* Support for a compile-time default CPU, et cetera.  The rules are:
780    --with-arch is ignored if -march is specified or a -mips is specified
781      (other than -mips16).
782    --with-tune is ignored if -mtune is specified.
783    --with-abi is ignored if -mabi is specified.
784    --with-float is ignored if -mhard-float or -msoft-float are
785      specified.  */
786 #define OPTION_DEFAULT_SPECS \
787   {"arch", "%{!march=*:%{mips16:-march=%(VALUE)}%{!mips*:-march=%(VALUE)}}" }, \
788   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
789   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
790   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }
791
792
793 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY                    \
794                                  && !TARGET_SR71K                       \
795                                  && !TARGET_MIPS16)
796
797 /* Generate three-operand multiply instructions for SImode.  */
798 #define GENERATE_MULT3_SI       ((TARGET_MIPS3900                       \
799                                   || TARGET_MIPS5400                    \
800                                   || TARGET_MIPS5500                    \
801                                   || TARGET_MIPS7000                    \
802                                   || TARGET_MIPS9000                    \
803                                   || TARGET_MAD                         \
804                                   || ISA_MIPS32                         \
805                                   || ISA_MIPS32R2                       \
806                                   || ISA_MIPS64)                        \
807                                  && !TARGET_MIPS16)
808
809 /* Generate three-operand multiply instructions for DImode.  */
810 #define GENERATE_MULT3_DI       ((TARGET_MIPS3900)                      \
811                                  && !TARGET_MIPS16)
812
813 /* Macros to decide whether certain features are available or not,
814    depending on the instruction set architecture level.  */
815
816 #define HAVE_SQRT_P()           (!ISA_MIPS1)
817
818 /* True if the ABI can only work with 64-bit integer registers.  We
819    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
820    otherwise floating-point registers must also be 64-bit.  */
821 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
822
823 /* Likewise for 32-bit regs.  */
824 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
825
826 /* True if symbols are 64 bits wide.  At present, n64 is the only
827    ABI for which this is true.  */
828 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64)
829
830 /* ISA has instructions for managing 64 bit fp and gp regs (eg. mips3).  */
831 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
832                                  || ISA_MIPS4                           \
833                                  || ISA_MIPS64)
834
835 /* ISA has branch likely instructions (eg. mips2).  */
836 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
837    been generated up to this point.  */
838 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1)
839
840 /* ISA has the conditional move instructions introduced in mips4.  */
841 #define ISA_HAS_CONDMOVE        ((ISA_MIPS4                             \
842                                   || ISA_MIPS32                         \
843                                   || ISA_MIPS32R2                       \
844                                   || ISA_MIPS64)                        \
845                                  && !TARGET_MIPS5500                    \
846                                  && !TARGET_MIPS16)
847
848 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
849    branch on CC, and move (both FP and non-FP) on CC.  */
850 #define ISA_HAS_8CC             (ISA_MIPS4                              \
851                                  || ISA_MIPS32                          \
852                                  || ISA_MIPS32R2                        \
853                                  || ISA_MIPS64)
854
855 /* This is a catch all for other mips4 instructions: indexed load, the
856    FP madd and msub instructions, and the FP recip and recip sqrt
857    instructions.  */
858 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
859                                   || ISA_MIPS64)                        \
860                                  && !TARGET_MIPS16)
861
862 /* ISA has conditional trap instructions.  */
863 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
864                                  && !TARGET_MIPS16)
865
866 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
867 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
868                                   || ISA_MIPS32R2                       \
869                                   || ISA_MIPS64                         \
870                                   ) && !TARGET_MIPS16)
871
872 /* ISA has floating-point nmadd and nmsub instructions.  */
873 #define ISA_HAS_NMADD_NMSUB     ((ISA_MIPS4                             \
874                                   || ISA_MIPS64)                        \
875                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
876                                  && ! TARGET_MIPS16)
877
878 /* ISA has count leading zeroes/ones instruction (not implemented).  */
879 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
880                                   || ISA_MIPS32R2                       \
881                                   || ISA_MIPS64                         \
882                                  ) && !TARGET_MIPS16)
883
884 /* ISA has double-word count leading zeroes/ones instruction (not
885    implemented).  */
886 #define ISA_HAS_DCLZ_DCLO       (ISA_MIPS64                             \
887                                  && !TARGET_MIPS16)
888
889 /* ISA has three operand multiply instructions that put
890    the high part in an accumulator: mulhi or mulhiu.  */
891 #define ISA_HAS_MULHI           (TARGET_MIPS5400                        \
892                                  || TARGET_MIPS5500                     \
893                                  || TARGET_SR71K                        \
894                                  )
895
896 /* ISA has three operand multiply instructions that
897    negates the result and puts the result in an accumulator.  */
898 #define ISA_HAS_MULS            (TARGET_MIPS5400                        \
899                                  || TARGET_MIPS5500                     \
900                                  || TARGET_SR71K                        \
901                                  )
902
903 /* ISA has three operand multiply instructions that subtracts the
904    result from a 4th operand and puts the result in an accumulator.  */
905 #define ISA_HAS_MSAC            (TARGET_MIPS5400                        \
906                                  || TARGET_MIPS5500                     \
907                                  || TARGET_SR71K                        \
908                                  )
909 /* ISA has three operand multiply instructions that  the result
910    from a 4th operand and puts the result in an accumulator.  */
911 #define ISA_HAS_MACC            ((TARGET_MIPS4120 && !TARGET_MIPS16)    \
912                                  || (TARGET_MIPS4130 && !TARGET_MIPS16) \
913                                  || TARGET_MIPS5400                     \
914                                  || TARGET_MIPS5500                     \
915                                  || TARGET_SR71K                        \
916                                  )
917
918 /* ISA has 32-bit rotate right instruction.  */
919 #define ISA_HAS_ROTR_SI         (!TARGET_MIPS16                         \
920                                  && (ISA_MIPS32R2                       \
921                                      || TARGET_MIPS5400                 \
922                                      || TARGET_MIPS5500                 \
923                                      || TARGET_SR71K                    \
924                                      ))
925
926 /* ISA has 64-bit rotate right instruction.  */
927 #define ISA_HAS_ROTR_DI         (TARGET_64BIT                           \
928                                  && !TARGET_MIPS16                      \
929                                  && (TARGET_MIPS5400                    \
930                                      || TARGET_MIPS5500                 \
931                                      || TARGET_SR71K                    \
932                                      ))
933
934 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
935 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
936                                   || ISA_MIPS32                         \
937                                   || ISA_MIPS32R2                       \
938                                   || ISA_MIPS64)                        \
939                                  && !TARGET_MIPS16)
940
941 /* ISA has data indexed prefetch instructions.  This controls use of
942    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
943    (prefx is a cop1x instruction, so can only be used if FP is
944    enabled.)  */
945 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
946                                   || ISA_MIPS64)                        \
947                                  && !TARGET_MIPS16)
948
949 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
950    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
951    also requires TARGET_DOUBLE_FLOAT.  */
952 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
953
954 /* ISA includes the MIPS32r2 seb and seh instructions.  */
955 #define ISA_HAS_SEB_SEH         (!TARGET_MIPS16                        \
956                                  && (ISA_MIPS32R2                      \
957                                      ))
958
959 /* True if the result of a load is not available to the next instruction.
960    A nop will then be needed between instructions like "lw $4,..."
961    and "addiu $4,$4,1".  */
962 #define ISA_HAS_LOAD_DELAY      (mips_isa == 1                          \
963                                  && !TARGET_MIPS3900                    \
964                                  && !TARGET_MIPS16)
965
966 /* Likewise mtc1 and mfc1.  */
967 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3)
968
969 /* Likewise floating-point comparisons.  */
970 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3)
971
972 /* True if mflo and mfhi can be immediately followed by instructions
973    which write to the HI and LO registers.
974
975    According to MIPS specifications, MIPS ISAs I, II, and III need
976    (at least) two instructions between the reads of HI/LO and
977    instructions which write them, and later ISAs do not.  Contradicting
978    the MIPS specifications, some MIPS IV processor user manuals (e.g.
979    the UM for the NEC Vr5000) document needing the instructions between
980    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
981    MIPS64 and later ISAs to have the interlocks, plus any specific
982    earlier-ISA CPUs for which CPU documentation declares that the
983    instructions are really interlocked.  */
984 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
985                                  || ISA_MIPS32R2                        \
986                                  || ISA_MIPS64                          \
987                                  || TARGET_MIPS5500)
988 \f
989 /* Add -G xx support.  */
990
991 #undef  SWITCH_TAKES_ARG
992 #define SWITCH_TAKES_ARG(CHAR)                                          \
993   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
994
995 #define OVERRIDE_OPTIONS override_options ()
996
997 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
998
999 /* Show we can debug even without a frame pointer.  */
1000 #define CAN_DEBUG_WITHOUT_FP
1001 \f
1002 /* Tell collect what flags to pass to nm.  */
1003 #ifndef NM_FLAGS
1004 #define NM_FLAGS "-Bn"
1005 #endif
1006
1007 \f
1008 #define SUBTARGET_TARGET_SWITCHES
1009
1010 #ifndef MIPS_ABI_DEFAULT
1011 #define MIPS_ABI_DEFAULT ABI_32
1012 #endif
1013
1014 /* Use the most portable ABI flag for the ASM specs.  */
1015
1016 #if MIPS_ABI_DEFAULT == ABI_32
1017 #define MULTILIB_ABI_DEFAULT "mabi=32"
1018 #endif
1019
1020 #if MIPS_ABI_DEFAULT == ABI_O64
1021 #define MULTILIB_ABI_DEFAULT "mabi=o64"
1022 #endif
1023
1024 #if MIPS_ABI_DEFAULT == ABI_N32
1025 #define MULTILIB_ABI_DEFAULT "mabi=n32"
1026 #endif
1027
1028 #if MIPS_ABI_DEFAULT == ABI_64
1029 #define MULTILIB_ABI_DEFAULT "mabi=64"
1030 #endif
1031
1032 #if MIPS_ABI_DEFAULT == ABI_EABI
1033 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
1034 #endif
1035
1036 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
1037    to the assembler.  It may be overridden by subtargets.  */
1038 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
1039 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
1040 %{noasmopt:-O0} \
1041 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
1042 #endif
1043
1044 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
1045    the assembler.  It may be overridden by subtargets.
1046
1047    Beginning with gas 2.13, -mdebug must be passed to correctly handle
1048    COFF debugging info.  */
1049
1050 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
1051 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
1052 %{g} %{g0} %{g1} %{g2} %{g3} \
1053 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
1054 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
1055 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1056 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1057 %{gcoff*:-mdebug} %{!gcoff*:-no-mdebug}"
1058 #endif
1059
1060 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1061    overridden by subtargets.  */
1062
1063 #ifndef SUBTARGET_ASM_SPEC
1064 #define SUBTARGET_ASM_SPEC ""
1065 #endif
1066
1067 #undef ASM_SPEC
1068 #define ASM_SPEC "\
1069 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1070 %{mips32} %{mips32r2} %{mips64} \
1071 %{mips16:%{!mno-mips16:-mips16}} %{mno-mips16:-no-mips16} \
1072 %{mips3d:-mips3d} \
1073 %{mfix-vr4120} \
1074 %(subtarget_asm_optimizing_spec) \
1075 %(subtarget_asm_debugging_spec) \
1076 %{mabi=*} %{!mabi*: %(asm_abi_default_spec)} \
1077 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
1078 %{mtune=*} %{v} \
1079 %(subtarget_asm_spec)"
1080
1081 /* Extra switches sometimes passed to the linker.  */
1082 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1083   will interpret it as a -b option.  */
1084
1085 #ifndef LINK_SPEC
1086 #define LINK_SPEC "\
1087 %(endian_spec) \
1088 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32} %{mips32r2} %{mips64} \
1089 %{bestGnum} %{shared} %{non_shared}"
1090 #endif  /* LINK_SPEC defined */
1091
1092
1093 /* Specs for the compiler proper */
1094
1095 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1096    overridden by subtargets.  */
1097 #ifndef SUBTARGET_CC1_SPEC
1098 #define SUBTARGET_CC1_SPEC ""
1099 #endif
1100
1101 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1102
1103 #ifndef CC1_SPEC
1104 #define CC1_SPEC "\
1105 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1106 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1107 %{save-temps: } \
1108 %(subtarget_cc1_spec)"
1109 #endif
1110
1111 /* Preprocessor specs.  */
1112
1113 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1114    overridden by subtargets.  */
1115 #ifndef SUBTARGET_CPP_SPEC
1116 #define SUBTARGET_CPP_SPEC ""
1117 #endif
1118
1119 #define CPP_SPEC "%(subtarget_cpp_spec)"
1120
1121 /* This macro defines names of additional specifications to put in the specs
1122    that can be used in various specifications like CC1_SPEC.  Its definition
1123    is an initializer with a subgrouping for each command option.
1124
1125    Each subgrouping contains a string constant, that defines the
1126    specification name, and a string constant that used by the GCC driver
1127    program.
1128
1129    Do not define this macro if it does not need to do anything.  */
1130
1131 #define EXTRA_SPECS                                                     \
1132   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1133   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1134   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1135   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1136   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1137   { "asm_abi_default_spec", "-" MULTILIB_ABI_DEFAULT },                 \
1138   { "endian_spec", ENDIAN_SPEC },                                       \
1139   SUBTARGET_EXTRA_SPECS
1140
1141 #ifndef SUBTARGET_EXTRA_SPECS
1142 #define SUBTARGET_EXTRA_SPECS
1143 #endif
1144 \f
1145 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1146 #define MIPS_DEBUGGING_INFO 1           /* MIPS specific debugging info */
1147 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
1148
1149 #ifndef PREFERRED_DEBUGGING_TYPE
1150 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
1151 #endif
1152
1153 #define DWARF2_ADDR_SIZE (ABI_HAS_64BIT_SYMBOLS ? 8 : 4)
1154
1155 /* By default, turn on GDB extensions.  */
1156 #define DEFAULT_GDB_EXTENSIONS 1
1157
1158 /* Local compiler-generated symbols must have a prefix that the assembler
1159    understands.   By default, this is $, although some targets (e.g.,
1160    NetBSD-ELF) need to override this.  */
1161
1162 #ifndef LOCAL_LABEL_PREFIX
1163 #define LOCAL_LABEL_PREFIX      "$"
1164 #endif
1165
1166 /* By default on the mips, external symbols do not have an underscore
1167    prepended, but some targets (e.g., NetBSD) require this.  */
1168
1169 #ifndef USER_LABEL_PREFIX
1170 #define USER_LABEL_PREFIX       ""
1171 #endif
1172
1173 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1174    since the length can run past this up to a continuation point.  */
1175 #undef DBX_CONTIN_LENGTH
1176 #define DBX_CONTIN_LENGTH 1500
1177
1178 /* How to renumber registers for dbx and gdb.  */
1179 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[ (REGNO) ]
1180
1181 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
1182 #define DWARF_FRAME_REGNUM(REG) (REG)
1183
1184 /* The DWARF 2 CFA column which tracks the return address.  */
1185 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
1186
1187 /* The DWARF 2 CFA column which tracks the return address from a
1188    signal handler context.  */
1189 #define SIGNAL_UNWIND_RETURN_COLUMN (FP_REG_LAST + 1)
1190
1191 /* Before the prologue, RA lives in r31.  */
1192 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1193
1194 /* Describe how we implement __builtin_eh_return.  */
1195 #define EH_RETURN_DATA_REGNO(N) \
1196   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1197
1198 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1199
1200 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1201    The default for this in 64-bit mode is 8, which causes problems with
1202    SFmode register saves.  */
1203 #define DWARF_CIE_DATA_ALIGNMENT 4
1204
1205 /* Correct the offset of automatic variables and arguments.  Note that
1206    the MIPS debug format wants all automatic variables and arguments
1207    to be in terms of the virtual frame pointer (stack pointer before
1208    any adjustment in the function), while the MIPS 3.0 linker wants
1209    the frame pointer to be the stack pointer after the initial
1210    adjustment.  */
1211
1212 #define DEBUGGER_AUTO_OFFSET(X)                         \
1213   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1214 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1215   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1216 \f
1217 /* Target machine storage layout */
1218
1219 #define BITS_BIG_ENDIAN 0
1220 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1221 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1222
1223 /* Define this to set the endianness to use in libgcc2.c, which can
1224    not depend on target_flags.  */
1225 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1226 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1227 #else
1228 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1229 #endif
1230
1231 #define MAX_BITS_PER_WORD 64
1232
1233 /* Width of a word, in units (bytes).  */
1234 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1235 #define MIN_UNITS_PER_WORD 4
1236
1237 /* For MIPS, width of a floating point register.  */
1238 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1239
1240 /* If register $f0 holds a floating-point value, $f(0 + FP_INC) is
1241    the next available register.  */
1242 #define FP_INC (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1243
1244 /* The largest size of value that can be held in floating-point
1245    registers and moved with a single instruction.  */
1246 #define UNITS_PER_HWFPVALUE (TARGET_SOFT_FLOAT ? 0 : FP_INC * UNITS_PER_FPREG)
1247
1248 /* The largest size of value that can be held in floating-point
1249    registers.  */
1250 #define UNITS_PER_FPVALUE                       \
1251   (TARGET_SOFT_FLOAT ? 0                        \
1252    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
1253    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
1254
1255 /* The number of bytes in a double.  */
1256 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1257
1258 /* Set the sizes of the core types.  */
1259 #define SHORT_TYPE_SIZE 16
1260 #define INT_TYPE_SIZE (TARGET_INT64 ? 64 : 32)
1261 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1262 #define LONG_LONG_TYPE_SIZE 64
1263
1264 #define FLOAT_TYPE_SIZE 32
1265 #define DOUBLE_TYPE_SIZE 64
1266 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
1267
1268 /* long double is not a fixed mode, but the idea is that, if we
1269    support long double, we also want a 128-bit integer type.  */
1270 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1271
1272 #ifdef IN_LIBGCC2
1273 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1274   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1275 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1276 # else
1277 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1278 # endif
1279 #endif
1280
1281 /* Width in bits of a pointer.  */
1282 #ifndef POINTER_SIZE
1283 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1284 #endif
1285
1286 #define POINTERS_EXTEND_UNSIGNED 0
1287
1288 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1289 #define PARM_BOUNDARY ((mips_abi == ABI_O64 \
1290                         || TARGET_NEWABI \
1291                         || (mips_abi == ABI_EABI && TARGET_64BIT)) ? 64 : 32)
1292
1293
1294 /* Allocation boundary (in *bits*) for the code of a function.  */
1295 #define FUNCTION_BOUNDARY 32
1296
1297 /* Alignment of field after `int : 0' in a structure.  */
1298 #define EMPTY_FIELD_BOUNDARY 32
1299
1300 /* Every structure's size must be a multiple of this.  */
1301 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1302 #define STRUCTURE_SIZE_BOUNDARY 8
1303
1304 /* There is no point aligning anything to a rounder boundary than this.  */
1305 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1306
1307 /* All accesses must be aligned.  */
1308 #define STRICT_ALIGNMENT 1
1309
1310 /* Define this if you wish to imitate the way many other C compilers
1311    handle alignment of bitfields and the structures that contain
1312    them.
1313
1314    The behavior is that the type written for a bit-field (`int',
1315    `short', or other integer type) imposes an alignment for the
1316    entire structure, as if the structure really did contain an
1317    ordinary field of that type.  In addition, the bit-field is placed
1318    within the structure so that it would fit within such a field,
1319    not crossing a boundary for it.
1320
1321    Thus, on most machines, a bit-field whose type is written as `int'
1322    would not cross a four-byte boundary, and would force four-byte
1323    alignment for the whole structure.  (The alignment used may not
1324    be four bytes; it is controlled by the other alignment
1325    parameters.)
1326
1327    If the macro is defined, its definition should be a C expression;
1328    a nonzero value for the expression enables this behavior.  */
1329
1330 #define PCC_BITFIELD_TYPE_MATTERS 1
1331
1332 /* If defined, a C expression to compute the alignment given to a
1333    constant that is being placed in memory.  CONSTANT is the constant
1334    and ALIGN is the alignment that the object would ordinarily have.
1335    The value of this macro is used instead of that alignment to align
1336    the object.
1337
1338    If this macro is not defined, then ALIGN is used.
1339
1340    The typical use of this macro is to increase alignment for string
1341    constants to be word aligned so that `strcpy' calls that copy
1342    constants can be done inline.  */
1343
1344 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1345   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1346    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1347
1348 /* If defined, a C expression to compute the alignment for a static
1349    variable.  TYPE is the data type, and ALIGN is the alignment that
1350    the object would ordinarily have.  The value of this macro is used
1351    instead of that alignment to align the object.
1352
1353    If this macro is not defined, then ALIGN is used.
1354
1355    One use of this macro is to increase alignment of medium-size
1356    data to make it all fit in fewer cache lines.  Another is to
1357    cause character arrays to be word-aligned so that `strcpy' calls
1358    that copy constants to character arrays can be done inline.  */
1359
1360 #undef DATA_ALIGNMENT
1361 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1362   ((((ALIGN) < BITS_PER_WORD)                                           \
1363     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1364         || TREE_CODE (TYPE) == UNION_TYPE                               \
1365         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1366
1367
1368 #define PAD_VARARGS_DOWN \
1369   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1370
1371 /* Define if operations between registers always perform the operation
1372    on the full register even if a narrower mode is specified.  */
1373 #define WORD_REGISTER_OPERATIONS
1374
1375 /* When in 64 bit mode, move insns will sign extend SImode and CCmode
1376    moves.  All other references are zero extended.  */
1377 #define LOAD_EXTEND_OP(MODE) \
1378   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1379    ? SIGN_EXTEND : ZERO_EXTEND)
1380
1381 /* Define this macro if it is advisable to hold scalars in registers
1382    in a wider mode than that declared by the program.  In such cases,
1383    the value is constrained to be within the bounds of the declared
1384    type, but kept valid in the wider mode.  The signedness of the
1385    extension may differ from that of the type.  */
1386
1387 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1388   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1389       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1390     {                                           \
1391       if ((MODE) == SImode)                     \
1392         (UNSIGNEDP) = 0;                        \
1393       (MODE) = Pmode;                           \
1394     }
1395
1396 /* Define if loading short immediate values into registers sign extends.  */
1397 #define SHORT_IMMEDIATES_SIGN_EXTEND
1398 \f
1399 /* Standard register usage.  */
1400
1401 /* Number of hardware registers.  We have:
1402
1403    - 32 integer registers
1404    - 32 floating point registers
1405    - 8 condition code registers
1406    - 2 accumulator registers (hi and lo)
1407    - 32 registers each for coprocessors 0, 2 and 3
1408    - 3 fake registers:
1409         - ARG_POINTER_REGNUM
1410         - FRAME_POINTER_REGNUM
1411         - FAKE_CALL_REGNO (see the comment above load_callsi for details)
1412    - 3 dummy entries that were used at various times in the past.  */
1413
1414 #define FIRST_PSEUDO_REGISTER 176
1415
1416 /* By default, fix the kernel registers ($26 and $27), the global
1417    pointer ($28) and the stack pointer ($29).  This can change
1418    depending on the command-line options.
1419
1420    Regarding coprocessor registers: without evidence to the contrary,
1421    it's best to assume that each coprocessor register has a unique
1422    use.  This can be overridden, in, e.g., override_options() or
1423    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1424    for a particular target.  */
1425
1426 #define FIXED_REGISTERS                                                 \
1427 {                                                                       \
1428   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1429   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1430   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1431   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1432   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1433   /* COP0 registers */                                                  \
1434   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1435   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1436   /* COP2 registers */                                                  \
1437   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1438   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1439   /* COP3 registers */                                                  \
1440   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1441   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1442 }
1443
1444
1445 /* Set up this array for o32 by default.
1446
1447    Note that we don't mark $31 as a call-clobbered register.  The idea is
1448    that it's really the call instructions themselves which clobber $31.
1449    We don't care what the called function does with it afterwards.
1450
1451    This approach makes it easier to implement sibcalls.  Unlike normal
1452    calls, sibcalls don't clobber $31, so the register reaches the
1453    called function in tact.  EPILOGUE_USES says that $31 is useful
1454    to the called function.  */
1455
1456 #define CALL_USED_REGISTERS                                             \
1457 {                                                                       \
1458   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1459   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1460   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1461   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1462   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1463   /* COP0 registers */                                                  \
1464   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1465   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1466   /* COP2 registers */                                                  \
1467   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1468   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1469   /* COP3 registers */                                                  \
1470   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1471   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                        \
1472 }
1473
1474
1475 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1476
1477 #define CALL_REALLY_USED_REGISTERS                                      \
1478 { /* General registers.  */                                             \
1479   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1480   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1481   /* Floating-point registers.  */                                      \
1482   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1483   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1484   /* Others.  */                                                        \
1485   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1486   /* COP0 registers */                                                  \
1487   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1488   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1489   /* COP2 registers */                                                  \
1490   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1491   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1492   /* COP3 registers */                                                  \
1493   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1494   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0                        \
1495 }
1496
1497 /* Internal macros to classify a register number as to whether it's a
1498    general purpose register, a floating point register, a
1499    multiply/divide register, or a status register.  */
1500
1501 #define GP_REG_FIRST 0
1502 #define GP_REG_LAST  31
1503 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1504 #define GP_DBX_FIRST 0
1505
1506 #define FP_REG_FIRST 32
1507 #define FP_REG_LAST  63
1508 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1509 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1510
1511 #define MD_REG_FIRST 64
1512 #define MD_REG_LAST  65
1513 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1514 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1515
1516 #define ST_REG_FIRST 67
1517 #define ST_REG_LAST  74
1518 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1519
1520
1521 /* FIXME: renumber.  */
1522 #define COP0_REG_FIRST 80
1523 #define COP0_REG_LAST 111
1524 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1525
1526 #define COP2_REG_FIRST 112
1527 #define COP2_REG_LAST 143
1528 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1529
1530 #define COP3_REG_FIRST 144
1531 #define COP3_REG_LAST 175
1532 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1533 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1534 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1535
1536 #define AT_REGNUM       (GP_REG_FIRST + 1)
1537 #define HI_REGNUM       (MD_REG_FIRST + 0)
1538 #define LO_REGNUM       (MD_REG_FIRST + 1)
1539
1540 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1541    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1542    should be used instead.  */
1543 #define FPSW_REGNUM     ST_REG_FIRST
1544
1545 #define GP_REG_P(REGNO) \
1546   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1547 #define M16_REG_P(REGNO) \
1548   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1549 #define FP_REG_P(REGNO)  \
1550   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1551 #define MD_REG_P(REGNO) \
1552   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1553 #define ST_REG_P(REGNO) \
1554   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1555 #define COP0_REG_P(REGNO) \
1556   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1557 #define COP2_REG_P(REGNO) \
1558   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1559 #define COP3_REG_P(REGNO) \
1560   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1561 #define ALL_COP_REG_P(REGNO) \
1562   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1563
1564 #define FP_REG_RTX_P(X) (GET_CODE (X) == REG && FP_REG_P (REGNO (X)))
1565
1566 /* True if X is (const (unspec [(const_int 0)] UNSPEC_GP)).  This is used
1567    to initialize the mips16 gp pseudo register.  */
1568 #define CONST_GP_P(X)                           \
1569   (GET_CODE (X) == CONST                        \
1570    && GET_CODE (XEXP (X, 0)) == UNSPEC          \
1571    && XINT (XEXP (X, 0), 1) == UNSPEC_GP)
1572
1573 /* Return coprocessor number from register number.  */
1574
1575 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1576   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1577    : COP3_REG_P (REGNO) ? '3' : '?')
1578
1579
1580 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1581
1582 /* To make the code simpler, HARD_REGNO_MODE_OK just references an
1583    array built in override_options.  Because machmodes.h is not yet
1584    included before this file is processed, the MODE bound can't be
1585    expressed here.  */
1586
1587 extern char mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
1588
1589 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1590   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1591
1592 /* Value is 1 if it is a good idea to tie two pseudo registers
1593    when one has mode MODE1 and one has mode MODE2.
1594    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
1595    for any hard reg, then this must be 0 for correct output.  */
1596 #define MODES_TIEABLE_P(MODE1, MODE2)                                   \
1597   ((GET_MODE_CLASS (MODE1) == MODE_FLOAT ||                             \
1598     GET_MODE_CLASS (MODE1) == MODE_COMPLEX_FLOAT)                       \
1599    == (GET_MODE_CLASS (MODE2) == MODE_FLOAT ||                          \
1600        GET_MODE_CLASS (MODE2) == MODE_COMPLEX_FLOAT))
1601
1602 /* Register to use for pushing function arguments.  */
1603 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1604
1605 /* These two registers don't really exist: they get eliminated to either
1606    the stack or hard frame pointer.  */
1607 #define ARG_POINTER_REGNUM 77
1608 #define FRAME_POINTER_REGNUM 78
1609
1610 /* $30 is not available on the mips16, so we use $17 as the frame
1611    pointer.  */
1612 #define HARD_FRAME_POINTER_REGNUM \
1613   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1614
1615 /* Value should be nonzero if functions must have frame pointers.
1616    Zero means the frame pointer need not be set up (and parms
1617    may be accessed via the stack pointer) in functions that seem suitable.
1618    This is computed in `reload', in reload1.c.  */
1619 #define FRAME_POINTER_REQUIRED (current_function_calls_alloca)
1620
1621 /* Register in which static-chain is passed to a function.  */
1622 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 2)
1623
1624 /* Registers used as temporaries in prologue/epilogue code.  If we're
1625    generating mips16 code, these registers must come from the core set
1626    of 8.  The prologue register mustn't conflict with any incoming
1627    arguments, the static chain pointer, or the frame pointer.  The
1628    epilogue temporary mustn't conflict with the return registers, the
1629    frame pointer, the EH stack adjustment, or the EH data registers.  */
1630
1631 #define MIPS_PROLOGUE_TEMP_REGNUM (GP_REG_FIRST + 3)
1632 #define MIPS_EPILOGUE_TEMP_REGNUM (GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1633
1634 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1635 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1636
1637 /* Define this macro if it is as good or better to call a constant
1638    function address than to call an address kept in a register.  */
1639 #define NO_FUNCTION_CSE 1
1640
1641 /* The ABI-defined global pointer.  Sometimes we use a different
1642    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1643 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1644
1645 /* We normally use $28 as the global pointer.  However, when generating
1646    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1647    register instead.  They can then avoid saving and restoring $28
1648    and perhaps avoid using a frame at all.
1649
1650    When a leaf function uses something other than $28, mips_expand_prologue
1651    will modify pic_offset_table_rtx in place.  Take the register number
1652    from there after reload.  */
1653 #define PIC_OFFSET_TABLE_REGNUM \
1654   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1655
1656 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1657 \f
1658 /* Define the classes of registers for register constraints in the
1659    machine description.  Also define ranges of constants.
1660
1661    One of the classes must always be named ALL_REGS and include all hard regs.
1662    If there is more than one class, another class must be named NO_REGS
1663    and contain no registers.
1664
1665    The name GENERAL_REGS must be the name of a class (or an alias for
1666    another name such as ALL_REGS).  This is the class of registers
1667    that is allowed by "g" or "r" in a register constraint.
1668    Also, registers outside this class are allocated only when
1669    instructions express preferences for them.
1670
1671    The classes must be numbered in nondecreasing order; that is,
1672    a larger-numbered class must never be contained completely
1673    in a smaller-numbered class.
1674
1675    For any two classes, it is very desirable that there be another
1676    class that represents their union.  */
1677
1678 enum reg_class
1679 {
1680   NO_REGS,                      /* no registers in set */
1681   M16_NA_REGS,                  /* mips16 regs not used to pass args */
1682   M16_REGS,                     /* mips16 directly accessible registers */
1683   T_REG,                        /* mips16 T register ($24) */
1684   M16_T_REGS,                   /* mips16 registers plus T register */
1685   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1686   LEA_REGS,                     /* Every GPR except $25 */
1687   GR_REGS,                      /* integer registers */
1688   FP_REGS,                      /* floating point registers */
1689   HI_REG,                       /* hi register */
1690   LO_REG,                       /* lo register */
1691   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1692   COP0_REGS,                    /* generic coprocessor classes */
1693   COP2_REGS,
1694   COP3_REGS,
1695   HI_AND_GR_REGS,               /* union classes */
1696   LO_AND_GR_REGS,
1697   HI_AND_FP_REGS,
1698   COP0_AND_GR_REGS,
1699   COP2_AND_GR_REGS,
1700   COP3_AND_GR_REGS,
1701   ALL_COP_REGS,
1702   ALL_COP_AND_GR_REGS,
1703   ST_REGS,                      /* status registers (fp status) */
1704   ALL_REGS,                     /* all registers */
1705   LIM_REG_CLASSES               /* max value + 1 */
1706 };
1707
1708 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1709
1710 #define GENERAL_REGS GR_REGS
1711
1712 /* An initializer containing the names of the register classes as C
1713    string constants.  These names are used in writing some of the
1714    debugging dumps.  */
1715
1716 #define REG_CLASS_NAMES                                                 \
1717 {                                                                       \
1718   "NO_REGS",                                                            \
1719   "M16_NA_REGS",                                                        \
1720   "M16_REGS",                                                           \
1721   "T_REG",                                                              \
1722   "M16_T_REGS",                                                         \
1723   "PIC_FN_ADDR_REG",                                                    \
1724   "LEA_REGS",                                                           \
1725   "GR_REGS",                                                            \
1726   "FP_REGS",                                                            \
1727   "HI_REG",                                                             \
1728   "LO_REG",                                                             \
1729   "MD_REGS",                                                            \
1730   /* coprocessor registers */                                           \
1731   "COP0_REGS",                                                          \
1732   "COP2_REGS",                                                          \
1733   "COP3_REGS",                                                          \
1734   "HI_AND_GR_REGS",                                                     \
1735   "LO_AND_GR_REGS",                                                     \
1736   "HI_AND_FP_REGS",                                                     \
1737   "COP0_AND_GR_REGS",                                                   \
1738   "COP2_AND_GR_REGS",                                                   \
1739   "COP3_AND_GR_REGS",                                                   \
1740   "ALL_COP_REGS",                                                       \
1741   "ALL_COP_AND_GR_REGS",                                                \
1742   "ST_REGS",                                                            \
1743   "ALL_REGS"                                                            \
1744 }
1745
1746 /* An initializer containing the contents of the register classes,
1747    as integers which are bit masks.  The Nth integer specifies the
1748    contents of class N.  The way the integer MASK is interpreted is
1749    that register R is in the class if `MASK & (1 << R)' is 1.
1750
1751    When the machine has more than 32 registers, an integer does not
1752    suffice.  Then the integers are replaced by sub-initializers,
1753    braced groupings containing several integers.  Each
1754    sub-initializer must be suitable as an initializer for the type
1755    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1756
1757 #define REG_CLASS_CONTENTS                                                                              \
1758 {                                                                                                       \
1759   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
1760   { 0x0003000c, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 nonarg regs */\
1761   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
1762   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
1763   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
1764   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
1765   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR */   \
1766   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
1767   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
1768   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
1769   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
1770   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
1771   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* cop0 registers */    \
1772   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* cop2 registers */    \
1773   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* cop3 registers */    \
1774   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
1775   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
1776   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
1777   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                           \
1778   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },                           \
1779   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },                           \
1780   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1781   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1782   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
1783   { 0xffffffff, 0xffffffff, 0xffff07ff, 0xffffffff, 0xffffffff, 0x0000ffff }    /* all registers */     \
1784 }
1785
1786
1787 /* A C expression whose value is a register class containing hard
1788    register REGNO.  In general there is more that one such class;
1789    choose a class which is "minimal", meaning that no smaller class
1790    also contains the register.  */
1791
1792 extern const enum reg_class mips_regno_to_class[];
1793
1794 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1795
1796 /* A macro whose definition is the name of the class to which a
1797    valid base register must belong.  A base register is one used in
1798    an address which is the register value plus a displacement.  */
1799
1800 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1801
1802 /* A macro whose definition is the name of the class to which a
1803    valid index register must belong.  An index register is one used
1804    in an address where its value is either multiplied by a scale
1805    factor or added to another register (as well as added to a
1806    displacement).  */
1807
1808 #define INDEX_REG_CLASS NO_REGS
1809
1810 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1811    registers explicitly used in the rtl to be used as spill registers
1812    but prevents the compiler from extending the lifetime of these
1813    registers.  */
1814
1815 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1816
1817 /* This macro is used later on in the file.  */
1818 #define GR_REG_CLASS_P(CLASS)                                           \
1819   ((CLASS) == GR_REGS || (CLASS) == M16_REGS || (CLASS) == T_REG        \
1820    || (CLASS) == M16_T_REGS || (CLASS) == M16_NA_REGS                   \
1821    || (CLASS) == PIC_FN_ADDR_REG || (CLASS) == LEA_REGS)
1822
1823 /* This macro is also used later on in the file.  */
1824 #define COP_REG_CLASS_P(CLASS)                                          \
1825   ((CLASS)  == COP0_REGS || (CLASS) == COP2_REGS || (CLASS) == COP3_REGS)
1826
1827 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
1828    is the default value (allocate the registers in numeric order).  We
1829    define it just so that we can override it for the mips16 target in
1830    ORDER_REGS_FOR_LOCAL_ALLOC.  */
1831
1832 #define REG_ALLOC_ORDER                                                 \
1833 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
1834   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
1835   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
1836   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
1837   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
1838   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
1839   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
1840   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
1841   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
1842   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
1843   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175       \
1844 }
1845
1846 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1847    to be rearranged based on a particular function.  On the mips16, we
1848    want to allocate $24 (T_REG) before other registers for
1849    instructions for which it is possible.  */
1850
1851 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
1852
1853 /* REGISTER AND CONSTANT CLASSES */
1854
1855 /* Get reg_class from a letter such as appears in the machine
1856    description.
1857
1858    DEFINED REGISTER CLASSES:
1859
1860    'd'  General (aka integer) registers
1861         Normally this is GR_REGS, but in mips16 mode this is M16_REGS
1862    'y'  General registers (in both mips16 and non mips16 mode)
1863    'e'  Effective address registers (general registers except $25)
1864    't'  mips16 temporary register ($24)
1865    'f'  Floating point registers
1866    'h'  Hi register
1867    'l'  Lo register
1868    'x'  Multiply/divide registers
1869    'z'  FP Status register
1870    'B'  Cop0 register
1871    'C'  Cop2 register
1872    'D'  Cop3 register
1873    'b'  All registers */
1874
1875 extern enum reg_class mips_char_to_class[256];
1876
1877 #define REG_CLASS_FROM_LETTER(C) mips_char_to_class[(unsigned char)(C)]
1878
1879 /* True if VALUE is a signed 16-bit number.  */
1880
1881 #define SMALL_OPERAND(VALUE) \
1882   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
1883
1884 /* True if VALUE is an unsigned 16-bit number.  */
1885
1886 #define SMALL_OPERAND_UNSIGNED(VALUE) \
1887   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
1888
1889 /* True if VALUE can be loaded into a register using LUI.  */
1890
1891 #define LUI_OPERAND(VALUE)                                      \
1892   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
1893    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
1894
1895 /* Return a value X with the low 16 bits clear, and such that
1896    VALUE - X is a signed 16-bit value.  */
1897
1898 #define CONST_HIGH_PART(VALUE) \
1899   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
1900
1901 #define CONST_LOW_PART(VALUE) \
1902   ((VALUE) - CONST_HIGH_PART (VALUE))
1903
1904 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
1905 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
1906 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
1907
1908 /* The letters I, J, K, L, M, N, O, and P in a register constraint
1909    string can be used to stand for particular ranges of immediate
1910    operands.  This macro defines what the ranges are.  C is the
1911    letter, and VALUE is a constant value.  Return 1 if VALUE is
1912    in the range specified by C.  */
1913
1914 /* For MIPS:
1915
1916    `I'  is used for the range of constants an arithmetic insn can
1917         actually contain (16 bits signed integers).
1918
1919    `J'  is used for the range which is just zero (ie, $r0).
1920
1921    `K'  is used for the range of constants a logical insn can actually
1922         contain (16 bit zero-extended integers).
1923
1924    `L'  is used for the range of constants that be loaded with lui
1925         (ie, the bottom 16 bits are zero).
1926
1927    `M'  is used for the range of constants that take two words to load
1928         (ie, not matched by `I', `K', and `L').
1929
1930    `N'  is used for negative 16 bit constants other than -65536.
1931
1932    `O'  is a 15 bit signed integer.
1933
1934    `P'  is used for positive 16 bit constants.  */
1935
1936 #define CONST_OK_FOR_LETTER_P(VALUE, C)                                 \
1937   ((C) == 'I' ? SMALL_OPERAND (VALUE)                                   \
1938    : (C) == 'J' ? ((VALUE) == 0)                                        \
1939    : (C) == 'K' ? SMALL_OPERAND_UNSIGNED (VALUE)                        \
1940    : (C) == 'L' ? LUI_OPERAND (VALUE)                                   \
1941    : (C) == 'M' ? (!SMALL_OPERAND (VALUE)                               \
1942                    && !SMALL_OPERAND_UNSIGNED (VALUE)                   \
1943                    && !LUI_OPERAND (VALUE))                             \
1944    : (C) == 'N' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0xffff) < 0xffff) \
1945    : (C) == 'O' ? ((unsigned HOST_WIDE_INT) ((VALUE) + 0x4000) < 0x8000) \
1946    : (C) == 'P' ? ((VALUE) != 0 && (((VALUE) & ~0x0000ffff) == 0))      \
1947    : 0)
1948
1949 /* Similar, but for floating constants, and defining letters G and H.
1950    Here VALUE is the CONST_DOUBLE rtx itself.  */
1951
1952 /* For Mips
1953
1954   'G'   : Floating point 0 */
1955
1956 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)                          \
1957   ((C) == 'G'                                                           \
1958    && (VALUE) == CONST0_RTX (GET_MODE (VALUE)))
1959
1960 /* Letters in the range `Q' through `U' may be defined in a
1961    machine-dependent fashion to stand for arbitrary operand types.
1962    The machine description macro `EXTRA_CONSTRAINT' is passed the
1963    operand as its first argument and the constraint letter as its
1964    second operand.
1965
1966    `Q' is for signed 16-bit constants.
1967    `R' is for single-instruction memory references.  Note that this
1968          constraint has often been used in linux and glibc code.
1969    `S' is for legitimate constant call addresses.
1970    `T' is for constant move_operands that cannot be safely loaded into $25.
1971    `U' is for constant move_operands that can be safely loaded into $25.
1972    `W' is for memory references that are based on a member of BASE_REG_CLASS.
1973          This is true for all non-mips16 references (although it can sometimes
1974          be indirect if !TARGET_EXPLICIT_RELOCS).  For mips16, it excludes
1975          stack and constant-pool references.
1976    `YG' is for 0 valued vector constants.  */
1977
1978 #define EXTRA_CONSTRAINT_Y(OP,STR)                                      \
1979   (((STR)[1] == 'G')      ? (GET_CODE (OP) == CONST_VECTOR              \
1980                              && (OP) == CONST0_RTX (GET_MODE (OP)))     \
1981    : FALSE)
1982
1983
1984 #define EXTRA_CONSTRAINT_STR(OP,CODE,STR)                               \
1985   (((CODE) == 'Q')        ? const_arith_operand (OP, VOIDmode)          \
1986    : ((CODE) == 'R')      ? (GET_CODE (OP) == MEM                       \
1987                              && mips_fetch_insns (OP) == 1)             \
1988    : ((CODE) == 'S')      ? (CONSTANT_P (OP)                            \
1989                              && call_insn_operand (OP, VOIDmode))       \
1990    : ((CODE) == 'T')      ? (CONSTANT_P (OP)                            \
1991                              && move_operand (OP, VOIDmode)             \
1992                              && mips_dangerous_for_la25_p (OP))         \
1993    : ((CODE) == 'U')      ? (CONSTANT_P (OP)                            \
1994                              && move_operand (OP, VOIDmode)             \
1995                              && !mips_dangerous_for_la25_p (OP))        \
1996    : ((CODE) == 'W')      ? (GET_CODE (OP) == MEM                       \
1997                              && memory_operand (OP, VOIDmode)           \
1998                              && (!TARGET_MIPS16                         \
1999                                  || (!stack_operand (OP, VOIDmode)      \
2000                                      && !CONSTANT_P (XEXP (OP, 0)))))   \
2001    : ((CODE) == 'Y')      ? EXTRA_CONSTRAINT_Y (OP, STR)                \
2002    : FALSE)
2003
2004 /* Y is the only multi-letter constraint, and has length 2.  */
2005
2006 #define CONSTRAINT_LEN(C,STR)                                           \
2007   (((C) == 'Y') ? 2                                                     \
2008    : DEFAULT_CONSTRAINT_LEN (C, STR))
2009
2010 /* Say which of the above are memory constraints.  */
2011 #define EXTRA_MEMORY_CONSTRAINT(C, STR) ((C) == 'R' || (C) == 'W')
2012
2013 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
2014   mips_preferred_reload_class (X, CLASS)
2015
2016 /* Certain machines have the property that some registers cannot be
2017    copied to some other registers without using memory.  Define this
2018    macro on those machines to be a C expression that is nonzero if
2019    objects of mode MODE in registers of CLASS1 can only be copied to
2020    registers of class CLASS2 by storing a register of CLASS1 into
2021    memory and loading that memory location into a register of CLASS2.
2022
2023    Do not define this macro if its value would always be zero.  */
2024 #if 0
2025 #define SECONDARY_MEMORY_NEEDED(CLASS1, CLASS2, MODE)                   \
2026   ((!TARGET_DEBUG_H_MODE                                                \
2027     && GET_MODE_CLASS (MODE) == MODE_INT                                \
2028     && ((CLASS1 == FP_REGS && GR_REG_CLASS_P (CLASS2))                  \
2029         || (GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)))             \
2030    || (TARGET_FLOAT64 && !TARGET_64BIT && (MODE) == DFmode              \
2031        && ((GR_REG_CLASS_P (CLASS1) && CLASS2 == FP_REGS)               \
2032            || (GR_REG_CLASS_P (CLASS2) && CLASS1 == FP_REGS))))
2033 #endif
2034 /* The HI and LO registers can only be reloaded via the general
2035    registers.  Condition code registers can only be loaded to the
2036    general registers, and from the floating point registers.  */
2037
2038 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
2039   mips_secondary_reload_class (CLASS, MODE, X, 1)
2040 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
2041   mips_secondary_reload_class (CLASS, MODE, X, 0)
2042
2043 /* Return the maximum number of consecutive registers
2044    needed to represent mode MODE in a register of class CLASS.  */
2045
2046 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
2047
2048 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
2049   mips_cannot_change_mode_class (FROM, TO, CLASS)
2050 \f
2051 /* Stack layout; function entry, exit and calling.  */
2052
2053 #define STACK_GROWS_DOWNWARD
2054
2055 /* The offset of the first local variable from the beginning of the frame.
2056    See compute_frame_size for details about the frame layout.
2057
2058    ??? If flag_profile_values is true, and we are generating 32-bit code, then
2059    we assume that we will need 16 bytes of argument space.  This is because
2060    the value profiling code may emit calls to cmpdi2 in leaf functions.
2061    Without this hack, the local variables will start at sp+8 and the gp save
2062    area will be at sp+16, and thus they will overlap.  compute_frame_size is
2063    OK because it uses STARTING_FRAME_OFFSET to compute cprestore_size, which
2064    will end up as 24 instead of 8.  This won't be needed if profiling code is
2065    inserted before virtual register instantiation.  */
2066
2067 #define STARTING_FRAME_OFFSET                                           \
2068   ((flag_profile_values && ! TARGET_64BIT                               \
2069     ? MAX (REG_PARM_STACK_SPACE(NULL), current_function_outgoing_args_size) \
2070     : current_function_outgoing_args_size)                              \
2071    + (TARGET_ABICALLS && !TARGET_NEWABI                                 \
2072       ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
2073
2074 #define RETURN_ADDR_RTX mips_return_addr
2075
2076 /* Since the mips16 ISA mode is encoded in the least-significant bit
2077    of the address, mask it off return addresses for purposes of
2078    finding exception handling regions.  */
2079
2080 #define MASK_RETURN_ADDR GEN_INT (-2)
2081
2082
2083 /* Similarly, don't use the least-significant bit to tell pointers to
2084    code from vtable index.  */
2085
2086 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
2087
2088 /* The eliminations to $17 are only used for mips16 code.  See the
2089    definition of HARD_FRAME_POINTER_REGNUM.  */
2090
2091 #define ELIMINABLE_REGS                                                 \
2092 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
2093  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
2094  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
2095  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
2096  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
2097  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
2098
2099 /* We can always eliminate to the hard frame pointer.  We can eliminate
2100    to the stack pointer unless a frame pointer is needed.
2101
2102    In mips16 mode, we need a frame pointer for a large frame; otherwise,
2103    reload may be unable to compute the address of a local variable,
2104    since there is no way to add a large constant to the stack pointer
2105    without using a temporary register.  */
2106 #define CAN_ELIMINATE(FROM, TO)                                         \
2107   ((TO) == HARD_FRAME_POINTER_REGNUM                                    \
2108    || ((TO) == STACK_POINTER_REGNUM && !frame_pointer_needed            \
2109        && (!TARGET_MIPS16                                               \
2110            || compute_frame_size (get_frame_size ()) < 32768)))
2111
2112 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
2113   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
2114
2115 /* Allocate stack space for arguments at the beginning of each function.  */
2116 #define ACCUMULATE_OUTGOING_ARGS 1
2117
2118 /* The argument pointer always points to the first argument.  */
2119 #define FIRST_PARM_OFFSET(FNDECL) 0
2120
2121 /* o32 and o64 reserve stack space for all argument registers.  */
2122 #define REG_PARM_STACK_SPACE(FNDECL)                    \
2123   (TARGET_OLDABI                                        \
2124    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
2125    : 0)
2126
2127 /* Define this if it is the responsibility of the caller to
2128    allocate the area reserved for arguments passed in registers.
2129    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
2130    of this macro is to determine whether the space is included in
2131    `current_function_outgoing_args_size'.  */
2132 #define OUTGOING_REG_PARM_STACK_SPACE
2133
2134 #define STACK_BOUNDARY ((TARGET_OLDABI || mips_abi == ABI_EABI) ? 64 : 128)
2135 \f
2136 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
2137
2138 /* Symbolic macros for the registers used to return integer and floating
2139    point values.  */
2140
2141 #define GP_RETURN (GP_REG_FIRST + 2)
2142 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
2143
2144 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
2145
2146 /* Symbolic macros for the first/last argument registers.  */
2147
2148 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
2149 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2150 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
2151 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2152
2153 #define LIBCALL_VALUE(MODE) \
2154   mips_function_value (NULL_TREE, NULL, (MODE))
2155
2156 #define FUNCTION_VALUE(VALTYPE, FUNC) \
2157   mips_function_value ((VALTYPE), (FUNC), VOIDmode)
2158
2159 /* 1 if N is a possible register number for a function value.
2160    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
2161    Currently, R2 and F0 are only implemented here (C has no complex type)  */
2162
2163 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
2164   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
2165       && (N) == FP_RETURN + 2))
2166
2167 /* 1 if N is a possible register number for function argument passing.
2168    We have no FP argument registers when soft-float.  When FP registers
2169    are 32 bits, we can't directly reference the odd numbered ones.  */
2170
2171 #define FUNCTION_ARG_REGNO_P(N)                                 \
2172   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
2173     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
2174    && !fixed_regs[N])
2175 \f
2176 /* This structure has to cope with two different argument allocation
2177    schemes.  Most MIPS ABIs view the arguments as a struct, of which the
2178    first N words go in registers and the rest go on the stack.  If I < N,
2179    the Ith word might go in Ith integer argument register or the
2180    Ith floating-point one.  For these ABIs, we only need to remember
2181    the number of words passed so far.
2182
2183    The EABI instead allocates the integer and floating-point arguments
2184    separately.  The first N words of FP arguments go in FP registers,
2185    the rest go on the stack.  Likewise, the first N words of the other
2186    arguments go in integer registers, and the rest go on the stack.  We
2187    need to maintain three counts: the number of integer registers used,
2188    the number of floating-point registers used, and the number of words
2189    passed on the stack.
2190
2191    We could keep separate information for the two ABIs (a word count for
2192    the standard ABIs, and three separate counts for the EABI).  But it
2193    seems simpler to view the standard ABIs as forms of EABI that do not
2194    allocate floating-point registers.
2195
2196    So for the standard ABIs, the first N words are allocated to integer
2197    registers, and function_arg decides on an argument-by-argument basis
2198    whether that argument should really go in an integer register, or in
2199    a floating-point one.  */
2200
2201 typedef struct mips_args {
2202   /* Always true for varargs functions.  Otherwise true if at least
2203      one argument has been passed in an integer register.  */
2204   int gp_reg_found;
2205
2206   /* The number of arguments seen so far.  */
2207   unsigned int arg_number;
2208
2209   /* For EABI, the number of integer registers used so far.  For other
2210      ABIs, the number of words passed in registers (whether integer
2211      or floating-point).  */
2212   unsigned int num_gprs;
2213
2214   /* For EABI, the number of floating-point registers used so far.  */
2215   unsigned int num_fprs;
2216
2217   /* The number of words passed on the stack.  */
2218   unsigned int stack_words;
2219
2220   /* On the mips16, we need to keep track of which floating point
2221      arguments were passed in general registers, but would have been
2222      passed in the FP regs if this were a 32 bit function, so that we
2223      can move them to the FP regs if we wind up calling a 32 bit
2224      function.  We record this information in fp_code, encoded in base
2225      four.  A zero digit means no floating point argument, a one digit
2226      means an SFmode argument, and a two digit means a DFmode argument,
2227      and a three digit is not used.  The low order digit is the first
2228      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2229      an SFmode argument.  ??? A more sophisticated approach will be
2230      needed if MIPS_ABI != ABI_32.  */
2231   int fp_code;
2232
2233   /* True if the function has a prototype.  */
2234   int prototype;
2235 } CUMULATIVE_ARGS;
2236
2237 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2238    for a call to a function whose data type is FNTYPE.
2239    For a library call, FNTYPE is 0.  */
2240
2241 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
2242   init_cumulative_args (&CUM, FNTYPE, LIBNAME)                          \
2243
2244 /* Update the data in CUM to advance over an argument
2245    of mode MODE and data type TYPE.
2246    (TYPE is null for libcalls where that information may not be available.)  */
2247
2248 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)                    \
2249   function_arg_advance (&CUM, MODE, TYPE, NAMED)
2250
2251 /* Determine where to put an argument to a function.
2252    Value is zero to push the argument on the stack,
2253    or a hard register in which to store the argument.
2254
2255    MODE is the argument's machine mode.
2256    TYPE is the data type of the argument (as a tree).
2257     This is null for libcalls where that information may
2258     not be available.
2259    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2260     the preceding args and about the function being called.
2261    NAMED is nonzero if this argument is a named parameter
2262     (otherwise it is an extra parameter matching an ellipsis).  */
2263
2264 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2265   function_arg( &CUM, MODE, TYPE, NAMED)
2266
2267 /* For an arg passed partly in registers and partly in memory,
2268    this is the number of registers used.
2269    For args passed entirely in registers or entirely in memory, zero.  */
2270
2271 #define FUNCTION_ARG_PARTIAL_NREGS(CUM, MODE, TYPE, NAMED) \
2272   function_arg_partial_nregs (&CUM, MODE, TYPE, NAMED)
2273
2274 /* If defined, a C expression that gives the alignment boundary, in
2275    bits, of an argument with the specified mode and type.  If it is
2276    not defined,  `PARM_BOUNDARY' is used for all arguments.  */
2277
2278 #define FUNCTION_ARG_BOUNDARY(MODE, TYPE)                               \
2279   (((TYPE) != 0)                                                        \
2280         ? ((TYPE_ALIGN(TYPE) <= PARM_BOUNDARY)                          \
2281                 ? PARM_BOUNDARY                                         \
2282                 : TYPE_ALIGN(TYPE))                                     \
2283         : ((GET_MODE_ALIGNMENT(MODE) <= PARM_BOUNDARY)                  \
2284                 ? PARM_BOUNDARY                                         \
2285                 : GET_MODE_ALIGNMENT(MODE)))
2286
2287 #define FUNCTION_ARG_PADDING(MODE, TYPE)                \
2288   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
2289
2290 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST)            \
2291   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
2292
2293 #define FUNCTION_ARG_CALLEE_COPIES(CUM, MODE, TYPE, NAMED)              \
2294   (mips_abi == ABI_EABI && (NAMED))
2295
2296 /* True if using EABI and varargs can be passed in floating-point
2297    registers.  Under these conditions, we need a more complex form
2298    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2299 #define EABI_FLOAT_VARARGS_P \
2300         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2301
2302 \f
2303 /* Say that the epilogue uses the return address register.  Note that
2304    in the case of sibcalls, the values "used by the epilogue" are
2305    considered live at the start of the called function.  */
2306 #define EPILOGUE_USES(REGNO) ((REGNO) == 31)
2307
2308 /* Treat LOC as a byte offset from the stack pointer and round it up
2309    to the next fully-aligned offset.  */
2310 #define MIPS_STACK_ALIGN(LOC)                                           \
2311   ((TARGET_OLDABI || mips_abi == ABI_EABI)                              \
2312    ? ((LOC) + 7) & ~7                                                   \
2313    : ((LOC) + 15) & ~15)
2314
2315 \f
2316 /* Implement `va_start' for varargs and stdarg.  */
2317 #define EXPAND_BUILTIN_VA_START(valist, nextarg) \
2318   mips_va_start (valist, nextarg)
2319 \f
2320 /* Output assembler code to FILE to increment profiler label # LABELNO
2321    for profiling a function entry.  */
2322
2323 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2324 {                                                                       \
2325   if (TARGET_MIPS16)                                                    \
2326     sorry ("mips16 function profiling");                                \
2327   fprintf (FILE, "\t.set\tnoat\n");                                     \
2328   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2329            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2330   if (!TARGET_NEWABI)                                                   \
2331     {                                                                   \
2332       fprintf (FILE,                                                    \
2333                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2334                TARGET_64BIT ? "dsubu" : "subu",                         \
2335                reg_names[STACK_POINTER_REGNUM],                         \
2336                reg_names[STACK_POINTER_REGNUM],                         \
2337                Pmode == DImode ? 16 : 8);                               \
2338     }                                                                   \
2339   fprintf (FILE, "\tjal\t_mcount\n");                                   \
2340   fprintf (FILE, "\t.set\tat\n");                                       \
2341 }
2342
2343 /* Define this macro if the code for function profiling should come
2344    before the function prologue.  Normally, the profiling code comes
2345    after.  */
2346
2347 /* #define PROFILE_BEFORE_PROLOGUE */
2348
2349 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2350    the stack pointer does not matter.  The value is tested only in
2351    functions that have frame pointers.
2352    No definition is equivalent to always zero.  */
2353
2354 #define EXIT_IGNORE_STACK 1
2355
2356 \f
2357 /* A C statement to output, on the stream FILE, assembler code for a
2358    block of data that contains the constant parts of a trampoline.
2359    This code should not include a label--the label is taken care of
2360    automatically.  */
2361
2362 #define TRAMPOLINE_TEMPLATE(STREAM)                                      \
2363 {                                                                        \
2364   fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");         \
2365   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2366   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2367   if (ptr_mode == DImode)                                               \
2368     {                                                                   \
2369       fprintf (STREAM, "\t.word\t0xdfe30014\t\t# ld     $3,20($31)\n"); \
2370       fprintf (STREAM, "\t.word\t0xdfe2001c\t\t# ld     $2,28($31)\n"); \
2371     }                                                                   \
2372   else                                                                  \
2373     {                                                                   \
2374       fprintf (STREAM, "\t.word\t0x8fe30014\t\t# lw     $3,20($31)\n"); \
2375       fprintf (STREAM, "\t.word\t0x8fe20018\t\t# lw     $2,24($31)\n"); \
2376     }                                                                   \
2377   fprintf (STREAM, "\t.word\t0x0060c821\t\t# move   $25,$3 (abicalls)\n"); \
2378   fprintf (STREAM, "\t.word\t0x00600008\t\t# jr     $3\n");             \
2379   fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");         \
2380   if (ptr_mode == DImode)                                               \
2381     {                                                                   \
2382       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2383       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2384     }                                                                   \
2385   else                                                                  \
2386     {                                                                   \
2387       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2388       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2389     }                                                                   \
2390 }
2391
2392 /* A C expression for the size in bytes of the trampoline, as an
2393    integer.  */
2394
2395 #define TRAMPOLINE_SIZE (32 + GET_MODE_SIZE (ptr_mode) * 2)
2396
2397 /* Alignment required for trampolines, in bits.  */
2398
2399 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2400
2401 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2402    program and data caches.  */
2403
2404 #ifndef CACHE_FLUSH_FUNC
2405 #define CACHE_FLUSH_FUNC "_flush_cache"
2406 #endif
2407
2408 /* A C statement to initialize the variable parts of a trampoline.
2409    ADDR is an RTX for the address of the trampoline; FNADDR is an
2410    RTX for the address of the nested function; STATIC_CHAIN is an
2411    RTX for the static chain value that should be passed to the
2412    function when it is called.  */
2413
2414 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2415 {                                                                           \
2416   rtx func_addr, chain_addr;                                                \
2417                                                                             \
2418   func_addr = plus_constant (ADDR, 32);                                     \
2419   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2420   emit_move_insn (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2421   emit_move_insn (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2422                                                                             \
2423   /* Flush both caches.  We need to flush the data cache in case            \
2424      the system has a write-back cache.  */                                 \
2425   /* ??? Should check the return value for errors.  */                      \
2426   if (mips_cache_flush_func && mips_cache_flush_func[0])                    \
2427     emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func),   \
2428                        0, VOIDmode, 3, ADDR, Pmode,                         \
2429                        GEN_INT (TRAMPOLINE_SIZE), TYPE_MODE (integer_type_node),\
2430                        GEN_INT (3), TYPE_MODE (integer_type_node));         \
2431 }
2432 \f
2433 /* Addressing modes, and classification of registers for them.  */
2434
2435 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2436 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2437   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2438
2439 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2440    and check its validity for a certain class.
2441    We have two alternate definitions for each of them.
2442    The usual definition accepts all pseudo regs; the other rejects them all.
2443    The symbol REG_OK_STRICT causes the latter definition to be used.
2444
2445    Most source files want to accept pseudo regs in the hope that
2446    they will get allocated to the class that the insn wants them to be in.
2447    Some source files that are used after register allocation
2448    need to be strict.  */
2449
2450 #ifndef REG_OK_STRICT
2451 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2452   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2453 #else
2454 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2455   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2456 #endif
2457
2458 #define REG_OK_FOR_INDEX_P(X) 0
2459
2460 \f
2461 /* Maximum number of registers that can appear in a valid memory address.  */
2462
2463 #define MAX_REGS_PER_ADDRESS 1
2464
2465 #ifdef REG_OK_STRICT
2466 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2467 {                                               \
2468   if (mips_legitimate_address_p (MODE, X, 1))   \
2469     goto ADDR;                                  \
2470 }
2471 #else
2472 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2473 {                                               \
2474   if (mips_legitimate_address_p (MODE, X, 0))   \
2475     goto ADDR;                                  \
2476 }
2477 #endif
2478
2479 /* Check for constness inline but use mips_legitimate_address_p
2480    to check whether a constant really is an address.  */
2481
2482 #define CONSTANT_ADDRESS_P(X) \
2483   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2484
2485 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2486
2487 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2488   do {                                                          \
2489     if (mips_legitimize_address (&(X), MODE))                   \
2490       goto WIN;                                                 \
2491   } while (0)
2492
2493
2494 /* A C statement or compound statement with a conditional `goto
2495    LABEL;' executed if memory address X (an RTX) can have different
2496    meanings depending on the machine mode of the memory reference it
2497    is used for.
2498
2499    Autoincrement and autodecrement addresses typically have
2500    mode-dependent effects because the amount of the increment or
2501    decrement is the size of the operand being addressed.  Some
2502    machines have other mode-dependent addresses.  Many RISC machines
2503    have no mode-dependent addresses.
2504
2505    You may assume that ADDR is a valid address for the machine.  */
2506
2507 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
2508
2509 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2510    'the start of the function that this code is output in'.  */
2511
2512 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2513   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2514     asm_fprintf ((FILE), "%U%s",                                        \
2515                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2516   else                                                                  \
2517     asm_fprintf ((FILE), "%U%s", (NAME))
2518 \f
2519 /* Specify the machine mode that this machine uses
2520    for the index in the tablejump instruction.
2521    ??? Using HImode in mips16 mode can cause overflow.  */
2522 #define CASE_VECTOR_MODE \
2523   (TARGET_MIPS16 ? HImode : ptr_mode)
2524
2525 /* Define as C expression which evaluates to nonzero if the tablejump
2526    instruction expects the table to contain offsets from the address of the
2527    table.
2528    Do not define this if the table should contain absolute addresses.  */
2529 #define CASE_VECTOR_PC_RELATIVE (TARGET_MIPS16)
2530
2531 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2532 #ifndef DEFAULT_SIGNED_CHAR
2533 #define DEFAULT_SIGNED_CHAR 1
2534 #endif
2535
2536 /* Max number of bytes we can move from memory to memory
2537    in one reasonably fast instruction.  */
2538 #define MOVE_MAX (TARGET_64BIT ? 8 : 4)
2539 #define MAX_MOVE_MAX 8
2540
2541 /* Define this macro as a C expression which is nonzero if
2542    accessing less than a word of memory (i.e. a `char' or a
2543    `short') is no faster than accessing a word of memory, i.e., if
2544    such access require more than one instruction or if there is no
2545    difference in cost between byte and (aligned) word loads.
2546
2547    On RISC machines, it tends to generate better code to define
2548    this as 1, since it avoids making a QI or HI mode register.  */
2549 #define SLOW_BYTE_ACCESS 1
2550
2551 /* Define this to be nonzero if shift instructions ignore all but the low-order
2552    few bits.  */
2553 #define SHIFT_COUNT_TRUNCATED 1
2554
2555 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2556    is done just by pretending it is already truncated.  */
2557 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2558   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2559
2560
2561 /* Specify the machine mode that pointers have.
2562    After generation of rtl, the compiler makes no further distinction
2563    between pointers and any other objects of this machine mode.  */
2564
2565 #ifndef Pmode
2566 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2567 #endif
2568
2569 /* Give call MEMs SImode since it is the "most permissive" mode
2570    for both 32-bit and 64-bit targets.  */
2571
2572 #define FUNCTION_MODE SImode
2573
2574 \f
2575 /* The cost of loading values from the constant pool.  It should be
2576    larger than the cost of any constant we want to synthesize in-line.  */
2577
2578 #define CONSTANT_POOL_COST COSTS_N_INSNS (8)
2579
2580 /* A C expression for the cost of moving data from a register in
2581    class FROM to one in class TO.  The classes are expressed using
2582    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2583    the default; other values are interpreted relative to that.
2584
2585    It is not required that the cost always equal 2 when FROM is the
2586    same as TO; on some machines it is expensive to move between
2587    registers if they are not general registers.
2588
2589    If reload sees an insn consisting of a single `set' between two
2590    hard registers, and if `REGISTER_MOVE_COST' applied to their
2591    classes returns a value of 2, reload does not check to ensure
2592    that the constraints of the insn are met.  Setting a cost of
2593    other than 2 will allow reload to verify that the constraints are
2594    met.  You should do this if the `movM' pattern's constraints do
2595    not allow such copying.  */
2596
2597 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2598   mips_register_move_cost (MODE, FROM, TO)
2599
2600 /* ??? Fix this to be right for the R8000.  */
2601 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2602   (((TUNE_MIPS4000 || TUNE_MIPS6000) ? 6 : 4) \
2603    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2604
2605 /* Define if copies to/from condition code registers should be avoided.
2606
2607    This is needed for the MIPS because reload_outcc is not complete;
2608    it needs to handle cases where the source is a general or another
2609    condition code register.  */
2610 #define AVOID_CCMODE_COPIES
2611
2612 /* A C expression for the cost of a branch instruction.  A value of
2613    1 is the default; other values are interpreted relative to that.  */
2614
2615 /* ??? Fix this to be right for the R8000.  */
2616 #define BRANCH_COST                                                     \
2617   ((! TARGET_MIPS16                                                     \
2618     && (TUNE_MIPS4000 || TUNE_MIPS6000))                                \
2619    ? 2 : 1)
2620
2621 /* If defined, modifies the length assigned to instruction INSN as a
2622    function of the context in which it is used.  LENGTH is an lvalue
2623    that contains the initially computed length of the insn and should
2624    be updated with the correct length of the insn.  */
2625 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2626   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2627 \f
2628 /* Control the assembler format that we output.  */
2629
2630 /* Output to assembler file text saying following lines
2631    may contain character constants, extra white space, comments, etc.  */
2632
2633 #ifndef ASM_APP_ON
2634 #define ASM_APP_ON " #APP\n"
2635 #endif
2636
2637 /* Output to assembler file text saying following lines
2638    no longer contain unusual constructs.  */
2639
2640 #ifndef ASM_APP_OFF
2641 #define ASM_APP_OFF " #NO_APP\n"
2642 #endif
2643
2644 #define REGISTER_NAMES                                                     \
2645 { "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",            \
2646   "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",           \
2647   "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",           \
2648   "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",           \
2649   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",           \
2650   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",          \
2651   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",          \
2652   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",          \
2653   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",         \
2654   "$fcc5","$fcc6","$fcc7","", "", "$arg", "$frame", "$fakec",              \
2655   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",  \
2656   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15", \
2657   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23", \
2658   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31", \
2659   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",  \
2660   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15", \
2661   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23", \
2662   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31", \
2663   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",  \
2664   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15", \
2665   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23", \
2666   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31" }
2667
2668 /* List the "software" names for each register.  Also list the numerical
2669    names for $fp and $sp.  */
2670
2671 #define ADDITIONAL_REGISTER_NAMES                                       \
2672 {                                                                       \
2673   { "$29",      29 + GP_REG_FIRST },                                    \
2674   { "$30",      30 + GP_REG_FIRST },                                    \
2675   { "at",        1 + GP_REG_FIRST },                                    \
2676   { "v0",        2 + GP_REG_FIRST },                                    \
2677   { "v1",        3 + GP_REG_FIRST },                                    \
2678   { "a0",        4 + GP_REG_FIRST },                                    \
2679   { "a1",        5 + GP_REG_FIRST },                                    \
2680   { "a2",        6 + GP_REG_FIRST },                                    \
2681   { "a3",        7 + GP_REG_FIRST },                                    \
2682   { "t0",        8 + GP_REG_FIRST },                                    \
2683   { "t1",        9 + GP_REG_FIRST },                                    \
2684   { "t2",       10 + GP_REG_FIRST },                                    \
2685   { "t3",       11 + GP_REG_FIRST },                                    \
2686   { "t4",       12 + GP_REG_FIRST },                                    \
2687   { "t5",       13 + GP_REG_FIRST },                                    \
2688   { "t6",       14 + GP_REG_FIRST },                                    \
2689   { "t7",       15 + GP_REG_FIRST },                                    \
2690   { "s0",       16 + GP_REG_FIRST },                                    \
2691   { "s1",       17 + GP_REG_FIRST },                                    \
2692   { "s2",       18 + GP_REG_FIRST },                                    \
2693   { "s3",       19 + GP_REG_FIRST },                                    \
2694   { "s4",       20 + GP_REG_FIRST },                                    \
2695   { "s5",       21 + GP_REG_FIRST },                                    \
2696   { "s6",       22 + GP_REG_FIRST },                                    \
2697   { "s7",       23 + GP_REG_FIRST },                                    \
2698   { "t8",       24 + GP_REG_FIRST },                                    \
2699   { "t9",       25 + GP_REG_FIRST },                                    \
2700   { "k0",       26 + GP_REG_FIRST },                                    \
2701   { "k1",       27 + GP_REG_FIRST },                                    \
2702   { "gp",       28 + GP_REG_FIRST },                                    \
2703   { "sp",       29 + GP_REG_FIRST },                                    \
2704   { "fp",       30 + GP_REG_FIRST },                                    \
2705   { "ra",       31 + GP_REG_FIRST },                                    \
2706   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
2707 }
2708
2709 /* This is meant to be redefined in the host dependent files.  It is a
2710    set of alternative names and regnums for mips coprocessors.  */
2711
2712 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
2713
2714 /* A C compound statement to output to stdio stream STREAM the
2715    assembler syntax for an instruction operand X.  X is an RTL
2716    expression.
2717
2718    CODE is a value that can be used to specify one of several ways
2719    of printing the operand.  It is used when identical operands
2720    must be printed differently depending on the context.  CODE
2721    comes from the `%' specification that was used to request
2722    printing of the operand.  If the specification was just `%DIGIT'
2723    then CODE is 0; if the specification was `%LTR DIGIT' then CODE
2724    is the ASCII code for LTR.
2725
2726    If X is a register, this macro should print the register's name.
2727    The names can be found in an array `reg_names' whose type is
2728    `char *[]'.  `reg_names' is initialized from `REGISTER_NAMES'.
2729
2730    When the machine description has a specification `%PUNCT' (a `%'
2731    followed by a punctuation character), this macro is called with
2732    a null pointer for X and the punctuation character for CODE.
2733
2734    See mips.c for the MIPS specific codes.  */
2735
2736 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
2737
2738 /* A C expression which evaluates to true if CODE is a valid
2739    punctuation character for use in the `PRINT_OPERAND' macro.  If
2740    `PRINT_OPERAND_PUNCT_VALID_P' is not defined, it means that no
2741    punctuation characters (except for the standard one, `%') are
2742    used in this way.  */
2743
2744 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
2745
2746 /* A C compound statement to output to stdio stream STREAM the
2747    assembler syntax for an instruction operand that is a memory
2748    reference whose address is ADDR.  ADDR is an RTL expression.  */
2749
2750 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
2751
2752
2753 /* A C statement, to be executed after all slot-filler instructions
2754    have been output.  If necessary, call `dbr_sequence_length' to
2755    determine the number of slots filled in a sequence (zero if not
2756    currently outputting a sequence), to decide how many no-ops to
2757    output, or whatever.
2758
2759    Don't define this macro if it has nothing to do, but it is
2760    helpful in reading assembly output if the extent of the delay
2761    sequence is made explicit (e.g. with white space).
2762
2763    Note that output routines for instructions with delay slots must
2764    be prepared to deal with not being output as part of a sequence
2765    (i.e.  when the scheduling pass is not run, or when no slot
2766    fillers could be found.)  The variable `final_sequence' is null
2767    when not processing a sequence, otherwise it contains the
2768    `sequence' rtx being output.  */
2769
2770 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
2771 do                                                                      \
2772   {                                                                     \
2773     if (set_nomacro > 0 && --set_nomacro == 0)                          \
2774       fputs ("\t.set\tmacro\n", STREAM);                                \
2775                                                                         \
2776     if (set_noreorder > 0 && --set_noreorder == 0)                      \
2777       fputs ("\t.set\treorder\n", STREAM);                              \
2778                                                                         \
2779     fputs ("\n", STREAM);                                               \
2780   }                                                                     \
2781 while (0)
2782
2783
2784 /* How to tell the debugger about changes of source files.  */
2785 #define ASM_OUTPUT_SOURCE_FILENAME(STREAM, NAME)                        \
2786   mips_output_filename (STREAM, NAME)
2787
2788 /* This is defined so that it can be overridden in iris6.h.  */
2789 #define ASM_OUTPUT_FILENAME(STREAM, NUM_SOURCE_FILENAMES, NAME) \
2790 do                                                              \
2791   {                                                             \
2792     fprintf (STREAM, "\t.file\t%d ", NUM_SOURCE_FILENAMES);     \
2793     output_quoted_string (STREAM, NAME);                        \
2794     fputs ("\n", STREAM);                                       \
2795   }                                                             \
2796 while (0)
2797
2798 #ifndef ASM_OUTPUT_SOURCE_LINE
2799 #define ASM_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER)           \
2800   mips_output_lineno (STREAM, LINE)
2801 #endif
2802
2803 /* The MIPS implementation uses some labels for its own purpose.  The
2804    following lists what labels are created, and are all formed by the
2805    pattern $L[a-z].*.  The machine independent portion of GCC creates
2806    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
2807
2808         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
2809         $Lb[0-9]+       Begin blocks for MIPS debug support
2810         $Lc[0-9]+       Label for use in s<xx> operation.
2811         $Le[0-9]+       End blocks for MIPS debug support  */
2812
2813 #undef ASM_DECLARE_OBJECT_NAME
2814 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
2815   mips_declare_object (STREAM, NAME, "", ":\n", 0)
2816
2817 /* Globalizing directive for a label.  */
2818 #define GLOBAL_ASM_OP "\t.globl\t"
2819
2820 /* This says how to define a global common symbol.  */
2821
2822 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
2823
2824 /* This says how to define a local common symbol (ie, not visible to
2825    linker).  */
2826
2827 #ifndef ASM_OUTPUT_ALIGNED_LOCAL
2828 #define ASM_OUTPUT_ALIGNED_LOCAL(STREAM, NAME, SIZE, ALIGN) \
2829   mips_declare_common_object (STREAM, NAME, "\n\t.lcomm\t", SIZE, ALIGN, false)
2830 #endif
2831
2832 /* This says how to output an external.  It would be possible not to
2833    output anything and let undefined symbol become external. However
2834    the assembler uses length information on externals to allocate in
2835    data/sdata bss/sbss, thereby saving exec time.  */
2836
2837 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
2838   mips_output_external(STREAM,DECL,NAME)
2839
2840 /* This is how to declare a function name.  The actual work of
2841    emitting the label is moved to function_prologue, so that we can
2842    get the line number correctly emitted before the .ent directive,
2843    and after any .file directives.  Define as empty so that the function
2844    is not declared before the .ent directive elsewhere.  */
2845
2846 #undef ASM_DECLARE_FUNCTION_NAME
2847 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
2848
2849 #ifndef FUNCTION_NAME_ALREADY_DECLARED
2850 #define FUNCTION_NAME_ALREADY_DECLARED 0
2851 #endif
2852
2853 /* This is how to store into the string LABEL
2854    the symbol_ref name of an internal numbered label where
2855    PREFIX is the class of label and NUM is the number within the class.
2856    This is suitable for output with `assemble_name'.  */
2857
2858 #undef ASM_GENERATE_INTERNAL_LABEL
2859 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
2860   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
2861
2862 /* This is how to output an element of a case-vector that is absolute.  */
2863
2864 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
2865   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
2866            ptr_mode == DImode ? ".dword" : ".word",                     \
2867            LOCAL_LABEL_PREFIX,                                          \
2868            VALUE)
2869
2870 /* This is how to output an element of a case-vector.  We can make the
2871    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
2872    is supported.  */
2873
2874 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
2875 do {                                                                    \
2876   if (TARGET_MIPS16)                                                    \
2877     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
2878              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
2879   else if (TARGET_GPWORD)                                               \
2880     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2881              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
2882              LOCAL_LABEL_PREFIX, VALUE);                                \
2883   else                                                                  \
2884     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2885              ptr_mode == DImode ? ".dword" : ".word",                   \
2886              LOCAL_LABEL_PREFIX, VALUE);                                \
2887 } while (0)
2888
2889 /* When generating mips16 code we want to put the jump table in the .text
2890    section.  In all other cases, we want to put the jump table in the .rdata
2891    section.  Unfortunately, we can't use JUMP_TABLES_IN_TEXT_SECTION, because
2892    it is not conditional.  Instead, we use ASM_OUTPUT_CASE_LABEL to switch back
2893    to the .text section if appropriate.  */
2894 #undef ASM_OUTPUT_CASE_LABEL
2895 #define ASM_OUTPUT_CASE_LABEL(FILE, PREFIX, NUM, INSN)                  \