OSDN Git Service

006c73e41a9fe9039ba5887a9bd8e0dc8ebac936
[pf3gnuchains/gcc-fork.git] / gcc / config / mips / mips.h
1 /* Definitions of target machine for GNU compiler.  MIPS version.
2    Copyright (C) 1989, 1990, 1991, 1992, 1993, 1994, 1995, 1996, 1997, 1998
3    1999, 2000, 2001, 2002, 2003, 2004, 2005, 2007, 2008
4    Free Software Foundation, Inc.
5    Contributed by A. Lichnewsky (lich@inria.inria.fr).
6    Changed by Michael Meissner  (meissner@osf.org).
7    64-bit r4000 support by Ian Lance Taylor (ian@cygnus.com) and
8    Brendan Eich (brendan@microunity.com).
9
10 This file is part of GCC.
11
12 GCC is free software; you can redistribute it and/or modify
13 it under the terms of the GNU General Public License as published by
14 the Free Software Foundation; either version 3, or (at your option)
15 any later version.
16
17 GCC is distributed in the hope that it will be useful,
18 but WITHOUT ANY WARRANTY; without even the implied warranty of
19 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
20 GNU General Public License for more details.
21
22 You should have received a copy of the GNU General Public License
23 along with GCC; see the file COPYING3.  If not see
24 <http://www.gnu.org/licenses/>.  */
25
26
27 #include "config/vxworks-dummy.h"
28
29 /* MIPS external variables defined in mips.c.  */
30
31 /* Which processor to schedule for.  Since there is no difference between
32    a R2000 and R3000 in terms of the scheduler, we collapse them into
33    just an R3000.  The elements of the enumeration must match exactly
34    the cpu attribute in the mips.md machine description.  */
35
36 enum processor_type {
37   PROCESSOR_R3000,
38   PROCESSOR_4KC,
39   PROCESSOR_4KP,
40   PROCESSOR_5KC,
41   PROCESSOR_5KF,
42   PROCESSOR_20KC,
43   PROCESSOR_24KC,
44   PROCESSOR_24KF2_1,
45   PROCESSOR_24KF1_1,
46   PROCESSOR_74KC,
47   PROCESSOR_74KF2_1,
48   PROCESSOR_74KF1_1,
49   PROCESSOR_74KF3_2,
50   PROCESSOR_LOONGSON_2E,
51   PROCESSOR_LOONGSON_2F,
52   PROCESSOR_M4K,
53   PROCESSOR_R3900,
54   PROCESSOR_R6000,
55   PROCESSOR_R4000,
56   PROCESSOR_R4100,
57   PROCESSOR_R4111,
58   PROCESSOR_R4120,
59   PROCESSOR_R4130,
60   PROCESSOR_R4300,
61   PROCESSOR_R4600,
62   PROCESSOR_R4650,
63   PROCESSOR_R5000,
64   PROCESSOR_R5400,
65   PROCESSOR_R5500,
66   PROCESSOR_R7000,
67   PROCESSOR_R8000,
68   PROCESSOR_R9000,
69   PROCESSOR_SB1,
70   PROCESSOR_SB1A,
71   PROCESSOR_SR71000,
72   PROCESSOR_XLR,
73   PROCESSOR_MAX
74 };
75
76 /* Costs of various operations on the different architectures.  */
77
78 struct mips_rtx_cost_data
79 {
80   unsigned short fp_add;
81   unsigned short fp_mult_sf;
82   unsigned short fp_mult_df;
83   unsigned short fp_div_sf;
84   unsigned short fp_div_df;
85   unsigned short int_mult_si;
86   unsigned short int_mult_di;
87   unsigned short int_div_si;
88   unsigned short int_div_di;
89   unsigned short branch_cost;
90   unsigned short memory_latency;
91 };
92
93 /* Which ABI to use.  ABI_32 (original 32, or o32), ABI_N32 (n32),
94    ABI_64 (n64) are all defined by SGI.  ABI_O64 is o32 extended
95    to work on a 64-bit machine.  */
96
97 #define ABI_32  0
98 #define ABI_N32 1
99 #define ABI_64  2
100 #define ABI_EABI 3
101 #define ABI_O64  4
102
103 /* Masks that affect tuning.
104
105    PTF_AVOID_BRANCHLIKELY
106         Set if it is usually not profitable to use branch-likely instructions
107         for this target, typically because the branches are always predicted
108         taken and so incur a large overhead when not taken.  */
109 #define PTF_AVOID_BRANCHLIKELY 0x1
110
111 /* Information about one recognized processor.  Defined here for the
112    benefit of TARGET_CPU_CPP_BUILTINS.  */
113 struct mips_cpu_info {
114   /* The 'canonical' name of the processor as far as GCC is concerned.
115      It's typically a manufacturer's prefix followed by a numerical
116      designation.  It should be lowercase.  */
117   const char *name;
118
119   /* The internal processor number that most closely matches this
120      entry.  Several processors can have the same value, if there's no
121      difference between them from GCC's point of view.  */
122   enum processor_type cpu;
123
124   /* The ISA level that the processor implements.  */
125   int isa;
126
127   /* A mask of PTF_* values.  */
128   unsigned int tune_flags;
129 };
130
131 /* Enumerates the setting of the -mcode-readable option.  */
132 enum mips_code_readable_setting {
133   CODE_READABLE_NO,
134   CODE_READABLE_PCREL,
135   CODE_READABLE_YES
136 };
137
138 /* Macros to silence warnings about numbers being signed in traditional
139    C and unsigned in ISO C when compiled on 32-bit hosts.  */
140
141 #define BITMASK_HIGH    (((unsigned long)1) << 31)      /* 0x80000000 */
142 #define BITMASK_UPPER16 ((unsigned long)0xffff << 16)   /* 0xffff0000 */
143 #define BITMASK_LOWER16 ((unsigned long)0xffff)         /* 0x0000ffff */
144
145 \f
146 /* Run-time compilation parameters selecting different hardware subsets.  */
147
148 /* True if we are generating position-independent VxWorks RTP code.  */
149 #define TARGET_RTP_PIC (TARGET_VXWORKS_RTP && flag_pic)
150
151 /* True if the call patterns should be split into a jalr followed by
152    an instruction to restore $gp.  It is only safe to split the load
153    from the call when every use of $gp is explicit.  */
154
155 #define TARGET_SPLIT_CALLS \
156   (TARGET_EXPLICIT_RELOCS && TARGET_CALL_CLOBBERED_GP)
157
158 /* True if we're generating a form of -mabicalls in which we can use
159    operators like %hi and %lo to refer to locally-binding symbols.
160    We can only do this for -mno-shared, and only then if we can use
161    relocation operations instead of assembly macros.  It isn't really
162    worth using absolute sequences for 64-bit symbols because GOT
163    accesses are so much shorter.  */
164
165 #define TARGET_ABSOLUTE_ABICALLS        \
166   (TARGET_ABICALLS                      \
167    && !TARGET_SHARED                    \
168    && TARGET_EXPLICIT_RELOCS            \
169    && !ABI_HAS_64BIT_SYMBOLS)
170
171 /* True if we can optimize sibling calls.  For simplicity, we only
172    handle cases in which call_insn_operand will reject invalid
173    sibcall addresses.  There are two cases in which this isn't true:
174
175       - TARGET_MIPS16.  call_insn_operand accepts constant addresses
176         but there is no direct jump instruction.  It isn't worth
177         using sibling calls in this case anyway; they would usually
178         be longer than normal calls.
179
180       - TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS.  call_insn_operand
181         accepts global constants, but all sibcalls must be indirect.  */
182 #define TARGET_SIBCALLS \
183   (!TARGET_MIPS16 && (!TARGET_USE_GOT || TARGET_EXPLICIT_RELOCS))
184
185 /* True if we need to use a global offset table to access some symbols.  */
186 #define TARGET_USE_GOT (TARGET_ABICALLS || TARGET_RTP_PIC)
187
188 /* True if TARGET_USE_GOT and if $gp is a call-clobbered register.  */
189 #define TARGET_CALL_CLOBBERED_GP (TARGET_ABICALLS && TARGET_OLDABI)
190
191 /* True if TARGET_USE_GOT and if $gp is a call-saved register.  */
192 #define TARGET_CALL_SAVED_GP (TARGET_USE_GOT && !TARGET_CALL_CLOBBERED_GP)
193
194 /* True if indirect calls must use register class PIC_FN_ADDR_REG.
195    This is true for both the PIC and non-PIC VxWorks RTP modes.  */
196 #define TARGET_USE_PIC_FN_ADDR_REG (TARGET_ABICALLS || TARGET_VXWORKS_RTP)
197
198 /* True if .gpword or .gpdword should be used for switch tables.
199
200    Although GAS does understand .gpdword, the SGI linker mishandles
201    the relocations GAS generates (R_MIPS_GPREL32 followed by R_MIPS_64).
202    We therefore disable GP-relative switch tables for n64 on IRIX targets.  */
203 #define TARGET_GPWORD (TARGET_ABICALLS && !(mips_abi == ABI_64 && TARGET_IRIX))
204
205 /* Generate mips16 code */
206 #define TARGET_MIPS16           ((target_flags & MASK_MIPS16) != 0)
207 /* Generate mips16e code. Default 16bit ASE for mips32* and mips64* */
208 #define GENERATE_MIPS16E        (TARGET_MIPS16 && mips_isa >= 32)
209 /* Generate mips16e register save/restore sequences.  */
210 #define GENERATE_MIPS16E_SAVE_RESTORE (GENERATE_MIPS16E && mips_abi == ABI_32)
211
212 /* True if we're generating a form of MIPS16 code in which general
213    text loads are allowed.  */
214 #define TARGET_MIPS16_TEXT_LOADS \
215   (TARGET_MIPS16 && mips_code_readable == CODE_READABLE_YES)
216
217 /* True if we're generating a form of MIPS16 code in which PC-relative
218    loads are allowed.  */
219 #define TARGET_MIPS16_PCREL_LOADS \
220   (TARGET_MIPS16 && mips_code_readable >= CODE_READABLE_PCREL)
221
222 /* Generic ISA defines.  */
223 #define ISA_MIPS1                   (mips_isa == 1)
224 #define ISA_MIPS2                   (mips_isa == 2)
225 #define ISA_MIPS3                   (mips_isa == 3)
226 #define ISA_MIPS4                   (mips_isa == 4)
227 #define ISA_MIPS32                  (mips_isa == 32)
228 #define ISA_MIPS32R2                (mips_isa == 33)
229 #define ISA_MIPS64                  (mips_isa == 64)
230 #define ISA_MIPS64R2                (mips_isa == 65)
231
232 /* Architecture target defines.  */
233 #define TARGET_LOONGSON_2E          (mips_arch == PROCESSOR_LOONGSON_2E)
234 #define TARGET_LOONGSON_2F          (mips_arch == PROCESSOR_LOONGSON_2F)
235 #define TARGET_LOONGSON_2EF         (TARGET_LOONGSON_2E || TARGET_LOONGSON_2F)
236 #define TARGET_MIPS3900             (mips_arch == PROCESSOR_R3900)
237 #define TARGET_MIPS4000             (mips_arch == PROCESSOR_R4000)
238 #define TARGET_MIPS4120             (mips_arch == PROCESSOR_R4120)
239 #define TARGET_MIPS4130             (mips_arch == PROCESSOR_R4130)
240 #define TARGET_MIPS5400             (mips_arch == PROCESSOR_R5400)
241 #define TARGET_MIPS5500             (mips_arch == PROCESSOR_R5500)
242 #define TARGET_MIPS7000             (mips_arch == PROCESSOR_R7000)
243 #define TARGET_MIPS9000             (mips_arch == PROCESSOR_R9000)
244 #define TARGET_SB1                  (mips_arch == PROCESSOR_SB1         \
245                                      || mips_arch == PROCESSOR_SB1A)
246 #define TARGET_SR71K                (mips_arch == PROCESSOR_SR71000)
247
248 /* Scheduling target defines.  */
249 #define TUNE_20KC                   (mips_tune == PROCESSOR_20KC)
250 #define TUNE_24K                    (mips_tune == PROCESSOR_24KC        \
251                                      || mips_tune == PROCESSOR_24KF2_1  \
252                                      || mips_tune == PROCESSOR_24KF1_1)
253 #define TUNE_74K                    (mips_tune == PROCESSOR_74KC        \
254                                      || mips_tune == PROCESSOR_74KF2_1  \
255                                      || mips_tune == PROCESSOR_74KF1_1  \
256                                      || mips_tune == PROCESSOR_74KF3_2)
257 #define TUNE_LOONGSON_2EF           (mips_tune == PROCESSOR_LOONGSON_2E \
258                                      || mips_tune == PROCESSOR_LOONGSON_2F)
259 #define TUNE_MIPS3000               (mips_tune == PROCESSOR_R3000)
260 #define TUNE_MIPS3900               (mips_tune == PROCESSOR_R3900)
261 #define TUNE_MIPS4000               (mips_tune == PROCESSOR_R4000)
262 #define TUNE_MIPS4120               (mips_tune == PROCESSOR_R4120)
263 #define TUNE_MIPS4130               (mips_tune == PROCESSOR_R4130)
264 #define TUNE_MIPS5000               (mips_tune == PROCESSOR_R5000)
265 #define TUNE_MIPS5400               (mips_tune == PROCESSOR_R5400)
266 #define TUNE_MIPS5500               (mips_tune == PROCESSOR_R5500)
267 #define TUNE_MIPS6000               (mips_tune == PROCESSOR_R6000)
268 #define TUNE_MIPS7000               (mips_tune == PROCESSOR_R7000)
269 #define TUNE_MIPS9000               (mips_tune == PROCESSOR_R9000)
270 #define TUNE_SB1                    (mips_tune == PROCESSOR_SB1         \
271                                      || mips_tune == PROCESSOR_SB1A)
272
273 /* Whether vector modes and intrinsics for ST Microelectronics
274    Loongson-2E/2F processors should be enabled.  In o32 pairs of
275    floating-point registers provide 64-bit values.  */
276 #define TARGET_LOONGSON_VECTORS     (TARGET_HARD_FLOAT_ABI              \
277                                      && TARGET_LOONGSON_2EF)
278
279 /* True if the pre-reload scheduler should try to create chains of
280    multiply-add or multiply-subtract instructions.  For example,
281    suppose we have:
282
283         t1 = a * b
284         t2 = t1 + c * d
285         t3 = e * f
286         t4 = t3 - g * h
287
288    t1 will have a higher priority than t2 and t3 will have a higher
289    priority than t4.  However, before reload, there is no dependence
290    between t1 and t3, and they can often have similar priorities.
291    The scheduler will then tend to prefer:
292
293         t1 = a * b
294         t3 = e * f
295         t2 = t1 + c * d
296         t4 = t3 - g * h
297
298    which stops us from making full use of macc/madd-style instructions.
299    This sort of situation occurs frequently in Fourier transforms and
300    in unrolled loops.
301
302    To counter this, the TUNE_MACC_CHAINS code will reorder the ready
303    queue so that chained multiply-add and multiply-subtract instructions
304    appear ahead of any other instruction that is likely to clobber lo.
305    In the example above, if t2 and t3 become ready at the same time,
306    the code ensures that t2 is scheduled first.
307
308    Multiply-accumulate instructions are a bigger win for some targets
309    than others, so this macro is defined on an opt-in basis.  */
310 #define TUNE_MACC_CHAINS            (TUNE_MIPS5500              \
311                                      || TUNE_MIPS4120           \
312                                      || TUNE_MIPS4130           \
313                                      || TUNE_24K)
314
315 #define TARGET_OLDABI               (mips_abi == ABI_32 || mips_abi == ABI_O64)
316 #define TARGET_NEWABI               (mips_abi == ABI_N32 || mips_abi == ABI_64)
317
318 /* TARGET_HARD_FLOAT and TARGET_SOFT_FLOAT reflect whether the FPU is
319    directly accessible, while the command-line options select
320    TARGET_HARD_FLOAT_ABI and TARGET_SOFT_FLOAT_ABI to reflect the ABI
321    in use.  */
322 #define TARGET_HARD_FLOAT (TARGET_HARD_FLOAT_ABI && !TARGET_MIPS16)
323 #define TARGET_SOFT_FLOAT (TARGET_SOFT_FLOAT_ABI || TARGET_MIPS16)
324   
325 /* IRIX specific stuff.  */
326 #define TARGET_IRIX        0
327 #define TARGET_IRIX6       0
328
329 /* Define preprocessor macros for the -march and -mtune options.
330    PREFIX is either _MIPS_ARCH or _MIPS_TUNE, INFO is the selected
331    processor.  If INFO's canonical name is "foo", define PREFIX to
332    be "foo", and define an additional macro PREFIX_FOO.  */
333 #define MIPS_CPP_SET_PROCESSOR(PREFIX, INFO)                    \
334   do                                                            \
335     {                                                           \
336       char *macro, *p;                                          \
337                                                                 \
338       macro = concat ((PREFIX), "_", (INFO)->name, NULL);       \
339       for (p = macro; *p != 0; p++)                             \
340         *p = TOUPPER (*p);                                      \
341                                                                 \
342       builtin_define (macro);                                   \
343       builtin_define_with_value ((PREFIX), (INFO)->name, 1);    \
344       free (macro);                                             \
345     }                                                           \
346   while (0)
347
348 /* Target CPU builtins.  */
349 #define TARGET_CPU_CPP_BUILTINS()                                       \
350   do                                                                    \
351     {                                                                   \
352       /* Everyone but IRIX defines this to mips.  */                    \
353       if (!TARGET_IRIX)                                                 \
354         builtin_assert ("machine=mips");                                \
355                                                                         \
356       builtin_assert ("cpu=mips");                                      \
357       builtin_define ("__mips__");                                      \
358       builtin_define ("_mips");                                         \
359                                                                         \
360       /* We do this here because __mips is defined below and so we      \
361          can't use builtin_define_std.  We don't ever want to define    \
362          "mips" for VxWorks because some of the VxWorks headers         \
363          construct include filenames from a root directory macro,       \
364          an architecture macro and a filename, where the architecture   \
365          macro expands to 'mips'.  If we define 'mips' to 1, the        \
366          architecture macro expands to 1 as well.  */                   \
367       if (!flag_iso && !TARGET_VXWORKS)                                 \
368         builtin_define ("mips");                                        \
369                                                                         \
370       if (TARGET_64BIT)                                                 \
371         builtin_define ("__mips64");                                    \
372                                                                         \
373       if (!TARGET_IRIX)                                                 \
374         {                                                               \
375           /* Treat _R3000 and _R4000 like register-size                 \
376              defines, which is how they've historically                 \
377              been used.  */                                             \
378           if (TARGET_64BIT)                                             \
379             {                                                           \
380               builtin_define_std ("R4000");                             \
381               builtin_define ("_R4000");                                \
382             }                                                           \
383           else                                                          \
384             {                                                           \
385               builtin_define_std ("R3000");                             \
386               builtin_define ("_R3000");                                \
387             }                                                           \
388         }                                                               \
389       if (TARGET_FLOAT64)                                               \
390         builtin_define ("__mips_fpr=64");                               \
391       else                                                              \
392         builtin_define ("__mips_fpr=32");                               \
393                                                                         \
394       if (mips_base_mips16)                                             \
395         builtin_define ("__mips16");                                    \
396                                                                         \
397       if (TARGET_MIPS3D)                                                \
398         builtin_define ("__mips3d");                                    \
399                                                                         \
400       if (TARGET_SMARTMIPS)                                             \
401         builtin_define ("__mips_smartmips");                            \
402                                                                         \
403       if (TARGET_DSP)                                                   \
404         {                                                               \
405           builtin_define ("__mips_dsp");                                \
406           if (TARGET_DSPR2)                                             \
407             {                                                           \
408               builtin_define ("__mips_dspr2");                          \
409               builtin_define ("__mips_dsp_rev=2");                      \
410             }                                                           \
411           else                                                          \
412             builtin_define ("__mips_dsp_rev=1");                        \
413         }                                                               \
414                                                                         \
415       MIPS_CPP_SET_PROCESSOR ("_MIPS_ARCH", mips_arch_info);            \
416       MIPS_CPP_SET_PROCESSOR ("_MIPS_TUNE", mips_tune_info);            \
417                                                                         \
418       if (ISA_MIPS1)                                                    \
419         {                                                               \
420           builtin_define ("__mips=1");                                  \
421           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS1");                 \
422         }                                                               \
423       else if (ISA_MIPS2)                                               \
424         {                                                               \
425           builtin_define ("__mips=2");                                  \
426           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS2");                 \
427         }                                                               \
428       else if (ISA_MIPS3)                                               \
429         {                                                               \
430           builtin_define ("__mips=3");                                  \
431           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS3");                 \
432         }                                                               \
433       else if (ISA_MIPS4)                                               \
434         {                                                               \
435           builtin_define ("__mips=4");                                  \
436           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS4");                 \
437         }                                                               \
438       else if (ISA_MIPS32)                                              \
439         {                                                               \
440           builtin_define ("__mips=32");                                 \
441           builtin_define ("__mips_isa_rev=1");                          \
442           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
443         }                                                               \
444       else if (ISA_MIPS32R2)                                            \
445         {                                                               \
446           builtin_define ("__mips=32");                                 \
447           builtin_define ("__mips_isa_rev=2");                          \
448           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS32");                \
449         }                                                               \
450       else if (ISA_MIPS64)                                              \
451         {                                                               \
452           builtin_define ("__mips=64");                                 \
453           builtin_define ("__mips_isa_rev=1");                          \
454           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
455         }                                                               \
456       else if (ISA_MIPS64R2)                                            \
457         {                                                               \
458           builtin_define ("__mips=64");                                 \
459           builtin_define ("__mips_isa_rev=2");                          \
460           builtin_define ("_MIPS_ISA=_MIPS_ISA_MIPS64");                \
461         }                                                               \
462                                                                         \
463       switch (mips_abi)                                                 \
464         {                                                               \
465         case ABI_32:                                                    \
466           builtin_define ("_ABIO32=1");                                 \
467           builtin_define ("_MIPS_SIM=_ABIO32");                         \
468           break;                                                        \
469                                                                         \
470         case ABI_N32:                                                   \
471           builtin_define ("_ABIN32=2");                                 \
472           builtin_define ("_MIPS_SIM=_ABIN32");                         \
473           break;                                                        \
474                                                                         \
475         case ABI_64:                                                    \
476           builtin_define ("_ABI64=3");                                  \
477           builtin_define ("_MIPS_SIM=_ABI64");                          \
478           break;                                                        \
479                                                                         \
480         case ABI_O64:                                                   \
481           builtin_define ("_ABIO64=4");                                 \
482           builtin_define ("_MIPS_SIM=_ABIO64");                         \
483           break;                                                        \
484         }                                                               \
485                                                                         \
486       builtin_define_with_int_value ("_MIPS_SZINT", INT_TYPE_SIZE);     \
487       builtin_define_with_int_value ("_MIPS_SZLONG", LONG_TYPE_SIZE);   \
488       builtin_define_with_int_value ("_MIPS_SZPTR", POINTER_SIZE);      \
489       builtin_define_with_int_value ("_MIPS_FPSET",                     \
490                                      32 / MAX_FPRS_PER_FMT);            \
491                                                                         \
492       /* These defines reflect the ABI in use, not whether the          \
493          FPU is directly accessible.  */                                \
494       if (TARGET_HARD_FLOAT_ABI)                                        \
495         builtin_define ("__mips_hard_float");                           \
496       else                                                              \
497         builtin_define ("__mips_soft_float");                           \
498                                                                         \
499       if (TARGET_SINGLE_FLOAT)                                          \
500         builtin_define ("__mips_single_float");                         \
501                                                                         \
502       if (TARGET_PAIRED_SINGLE_FLOAT)                                   \
503         builtin_define ("__mips_paired_single_float");                  \
504                                                                         \
505       if (TARGET_BIG_ENDIAN)                                            \
506         {                                                               \
507           builtin_define_std ("MIPSEB");                                \
508           builtin_define ("_MIPSEB");                                   \
509         }                                                               \
510       else                                                              \
511         {                                                               \
512           builtin_define_std ("MIPSEL");                                \
513           builtin_define ("_MIPSEL");                                   \
514         }                                                               \
515                                                                         \
516       /* Whether Loongson vector modes are enabled.  */                 \
517       if (TARGET_LOONGSON_VECTORS)                                      \
518         builtin_define ("__mips_loongson_vector_rev");                  \
519                                                                         \
520       /* Macros dependent on the C dialect.  */                         \
521       if (preprocessing_asm_p ())                                       \
522         {                                                               \
523           builtin_define_std ("LANGUAGE_ASSEMBLY");                     \
524           builtin_define ("_LANGUAGE_ASSEMBLY");                        \
525         }                                                               \
526       else if (c_dialect_cxx ())                                        \
527         {                                                               \
528           builtin_define ("_LANGUAGE_C_PLUS_PLUS");                     \
529           builtin_define ("__LANGUAGE_C_PLUS_PLUS");                    \
530           builtin_define ("__LANGUAGE_C_PLUS_PLUS__");                  \
531         }                                                               \
532       else                                                              \
533         {                                                               \
534           builtin_define_std ("LANGUAGE_C");                            \
535           builtin_define ("_LANGUAGE_C");                               \
536         }                                                               \
537       if (c_dialect_objc ())                                            \
538         {                                                               \
539           builtin_define ("_LANGUAGE_OBJECTIVE_C");                     \
540           builtin_define ("__LANGUAGE_OBJECTIVE_C");                    \
541           /* Bizarre, but needed at least for Irix.  */                 \
542           builtin_define_std ("LANGUAGE_C");                            \
543           builtin_define ("_LANGUAGE_C");                               \
544         }                                                               \
545                                                                         \
546       if (mips_abi == ABI_EABI)                                         \
547         builtin_define ("__mips_eabi");                                 \
548     }                                                                   \
549   while (0)
550
551 /* Default target_flags if no switches are specified  */
552
553 #ifndef TARGET_DEFAULT
554 #define TARGET_DEFAULT 0
555 #endif
556
557 #ifndef TARGET_CPU_DEFAULT
558 #define TARGET_CPU_DEFAULT 0
559 #endif
560
561 #ifndef TARGET_ENDIAN_DEFAULT
562 #define TARGET_ENDIAN_DEFAULT MASK_BIG_ENDIAN
563 #endif
564
565 #ifndef TARGET_FP_EXCEPTIONS_DEFAULT
566 #define TARGET_FP_EXCEPTIONS_DEFAULT MASK_FP_EXCEPTIONS
567 #endif
568
569 /* 'from-abi' makes a good default: you get whatever the ABI requires.  */
570 #ifndef MIPS_ISA_DEFAULT
571 #ifndef MIPS_CPU_STRING_DEFAULT
572 #define MIPS_CPU_STRING_DEFAULT "from-abi"
573 #endif
574 #endif
575
576 #ifdef IN_LIBGCC2
577 #undef TARGET_64BIT
578 /* Make this compile time constant for libgcc2 */
579 #ifdef __mips64
580 #define TARGET_64BIT            1
581 #else
582 #define TARGET_64BIT            0
583 #endif
584 #endif /* IN_LIBGCC2 */
585
586 /* Force the call stack unwinders in unwind.inc not to be MIPS16 code
587    when compiled with hardware floating point.  This is because MIPS16
588    code cannot save and restore the floating-point registers, which is
589    important if in a mixed MIPS16/non-MIPS16 environment.  */
590
591 #ifdef IN_LIBGCC2
592 #if __mips_hard_float
593 #define LIBGCC2_UNWIND_ATTRIBUTE __attribute__((__nomips16__))
594 #endif
595 #endif /* IN_LIBGCC2 */
596
597 #define TARGET_LIBGCC_SDATA_SECTION ".sdata"
598
599 #ifndef MULTILIB_ENDIAN_DEFAULT
600 #if TARGET_ENDIAN_DEFAULT == 0
601 #define MULTILIB_ENDIAN_DEFAULT "EL"
602 #else
603 #define MULTILIB_ENDIAN_DEFAULT "EB"
604 #endif
605 #endif
606
607 #ifndef MULTILIB_ISA_DEFAULT
608 #  if MIPS_ISA_DEFAULT == 1
609 #    define MULTILIB_ISA_DEFAULT "mips1"
610 #  else
611 #    if MIPS_ISA_DEFAULT == 2
612 #      define MULTILIB_ISA_DEFAULT "mips2"
613 #    else
614 #      if MIPS_ISA_DEFAULT == 3
615 #        define MULTILIB_ISA_DEFAULT "mips3"
616 #      else
617 #        if MIPS_ISA_DEFAULT == 4
618 #          define MULTILIB_ISA_DEFAULT "mips4"
619 #        else
620 #          if MIPS_ISA_DEFAULT == 32
621 #            define MULTILIB_ISA_DEFAULT "mips32"
622 #          else
623 #            if MIPS_ISA_DEFAULT == 33
624 #              define MULTILIB_ISA_DEFAULT "mips32r2"
625 #            else
626 #              if MIPS_ISA_DEFAULT == 64
627 #                define MULTILIB_ISA_DEFAULT "mips64"
628 #              else
629 #                if MIPS_ISA_DEFAULT == 65
630 #                  define MULTILIB_ISA_DEFAULT "mips64r2"
631 #                else
632 #                  define MULTILIB_ISA_DEFAULT "mips1"
633 #                endif
634 #              endif
635 #            endif
636 #          endif
637 #        endif
638 #      endif
639 #    endif
640 #  endif
641 #endif
642
643 #ifndef MULTILIB_DEFAULTS
644 #define MULTILIB_DEFAULTS \
645     { MULTILIB_ENDIAN_DEFAULT, MULTILIB_ISA_DEFAULT, MULTILIB_ABI_DEFAULT }
646 #endif
647
648 /* We must pass -EL to the linker by default for little endian embedded
649    targets using linker scripts with a OUTPUT_FORMAT line.  Otherwise, the
650    linker will default to using big-endian output files.  The OUTPUT_FORMAT
651    line must be in the linker script, otherwise -EB/-EL will not work.  */
652
653 #ifndef ENDIAN_SPEC
654 #if TARGET_ENDIAN_DEFAULT == 0
655 #define ENDIAN_SPEC "%{!EB:%{!meb:-EL}} %{EB|meb:-EB}"
656 #else
657 #define ENDIAN_SPEC "%{!EL:%{!mel:-EB}} %{EL|mel:-EL}"
658 #endif
659 #endif
660
661 /* A spec condition that matches all non-mips16 -mips arguments.  */
662
663 #define MIPS_ISA_LEVEL_OPTION_SPEC \
664   "mips1|mips2|mips3|mips4|mips32*|mips64*"
665
666 /* A spec condition that matches all non-mips16 architecture arguments.  */
667
668 #define MIPS_ARCH_OPTION_SPEC \
669   MIPS_ISA_LEVEL_OPTION_SPEC "|march=*"
670
671 /* A spec that infers a -mips argument from an -march argument,
672    or injects the default if no architecture is specified.  */
673
674 #define MIPS_ISA_LEVEL_SPEC \
675   "%{" MIPS_ISA_LEVEL_OPTION_SPEC ":;: \
676      %{march=mips1|march=r2000|march=r3000|march=r3900:-mips1} \
677      %{march=mips2|march=r6000:-mips2} \
678      %{march=mips3|march=r4*|march=vr4*|march=orion|march=loongson2*:-mips3} \
679      %{march=mips4|march=r8000|march=vr5*|march=rm7000|march=rm9000:-mips4} \
680      %{march=mips32|march=4kc|march=4km|march=4kp|march=4ksc:-mips32} \
681      %{march=mips32r2|march=m4k|march=4ke*|march=4ksd|march=24k* \
682        |march=34k*|march=74k*: -mips32r2} \
683      %{march=mips64|march=5k*|march=20k*|march=sb1*|march=sr71000: -mips64} \
684      %{march=mips64r2: -mips64r2} \
685      %{!march=*: -" MULTILIB_ISA_DEFAULT "}}"
686
687 /* A spec that infers a -mhard-float or -msoft-float setting from an
688    -march argument.  Note that soft-float and hard-float code are not
689    link-compatible.  */
690
691 #define MIPS_ARCH_FLOAT_SPEC \
692   "%{mhard-float|msoft-float|march=mips*:; \
693      march=vr41*|march=m4k|march=4k*|march=24kc|march=24kec \
694      |march=34kc|march=74kc|march=5kc: -msoft-float; \
695      march=*: -mhard-float}"
696
697 /* A spec condition that matches 32-bit options.  It only works if
698    MIPS_ISA_LEVEL_SPEC has been applied.  */
699
700 #define MIPS_32BIT_OPTION_SPEC \
701   "mips1|mips2|mips32*|mgp32"
702
703 /* Support for a compile-time default CPU, et cetera.  The rules are:
704    --with-arch is ignored if -march is specified or a -mips is specified
705      (other than -mips16).
706    --with-tune is ignored if -mtune is specified.
707    --with-abi is ignored if -mabi is specified.
708    --with-float is ignored if -mhard-float or -msoft-float are
709      specified.
710    --with-divide is ignored if -mdivide-traps or -mdivide-breaks are
711      specified. */
712 #define OPTION_DEFAULT_SPECS \
713   {"arch", "%{" MIPS_ARCH_OPTION_SPEC ":;: -march=%(VALUE)}" }, \
714   {"tune", "%{!mtune=*:-mtune=%(VALUE)}" }, \
715   {"abi", "%{!mabi=*:-mabi=%(VALUE)}" }, \
716   {"float", "%{!msoft-float:%{!mhard-float:-m%(VALUE)-float}}" }, \
717   {"divide", "%{!mdivide-traps:%{!mdivide-breaks:-mdivide-%(VALUE)}}" }, \
718   {"llsc", "%{!mllsc:%{!mno-llsc:-m%(VALUE)}}" }
719
720
721 #define GENERATE_DIVIDE_TRAPS (TARGET_DIVIDE_TRAPS \
722                                && ISA_HAS_COND_TRAP)
723
724 #define GENERATE_BRANCHLIKELY   (TARGET_BRANCHLIKELY && !TARGET_MIPS16)
725
726 /* True if the ABI can only work with 64-bit integer registers.  We
727    generally allow ad-hoc variations for TARGET_SINGLE_FLOAT, but
728    otherwise floating-point registers must also be 64-bit.  */
729 #define ABI_NEEDS_64BIT_REGS    (TARGET_NEWABI || mips_abi == ABI_O64)
730
731 /* Likewise for 32-bit regs.  */
732 #define ABI_NEEDS_32BIT_REGS    (mips_abi == ABI_32)
733
734 /* True if symbols are 64 bits wide.  At present, n64 is the only
735    ABI for which this is true.  */
736 #define ABI_HAS_64BIT_SYMBOLS   (mips_abi == ABI_64 && !TARGET_SYM32)
737
738 /* ISA has instructions for managing 64-bit fp and gp regs (e.g. mips3).  */
739 #define ISA_HAS_64BIT_REGS      (ISA_MIPS3                              \
740                                  || ISA_MIPS4                           \
741                                  || ISA_MIPS64                          \
742                                  || ISA_MIPS64R2)
743
744 /* ISA has branch likely instructions (e.g. mips2).  */
745 /* Disable branchlikely for tx39 until compare rewrite.  They haven't
746    been generated up to this point.  */
747 #define ISA_HAS_BRANCHLIKELY    (!ISA_MIPS1)
748
749 /* ISA has a three-operand multiplication instruction (usually spelt "mul").  */
750 #define ISA_HAS_MUL3            ((TARGET_MIPS3900                       \
751                                   || TARGET_MIPS5400                    \
752                                   || TARGET_MIPS5500                    \
753                                   || TARGET_MIPS7000                    \
754                                   || TARGET_MIPS9000                    \
755                                   || TARGET_MAD                         \
756                                   || ISA_MIPS32                         \
757                                   || ISA_MIPS32R2                       \
758                                   || ISA_MIPS64                         \
759                                   || ISA_MIPS64R2)                      \
760                                  && !TARGET_MIPS16)
761
762 /* ISA has the floating-point conditional move instructions introduced
763    in mips4.  */
764 #define ISA_HAS_FP_CONDMOVE     ((ISA_MIPS4                             \
765                                   || ISA_MIPS32                         \
766                                   || ISA_MIPS32R2                       \
767                                   || ISA_MIPS64                         \
768                                   || ISA_MIPS64R2)                      \
769                                  && !TARGET_MIPS5500                    \
770                                  && !TARGET_MIPS16)
771
772 /* ISA has the integer conditional move instructions introduced in mips4 and
773    ST Loongson 2E/2F.  */
774 #define ISA_HAS_CONDMOVE        (ISA_HAS_FP_CONDMOVE || TARGET_LOONGSON_2EF)
775
776 /* ISA has LDC1 and SDC1.  */
777 #define ISA_HAS_LDC1_SDC1       (!ISA_MIPS1 && !TARGET_MIPS16)
778
779 /* ISA has the mips4 FP condition code instructions: FP-compare to CC,
780    branch on CC, and move (both FP and non-FP) on CC.  */
781 #define ISA_HAS_8CC             (ISA_MIPS4                              \
782                                  || ISA_MIPS32                          \
783                                  || ISA_MIPS32R2                        \
784                                  || ISA_MIPS64                          \
785                                  || ISA_MIPS64R2)
786
787 /* This is a catch all for other mips4 instructions: indexed load, the
788    FP madd and msub instructions, and the FP recip and recip sqrt
789    instructions.  */
790 #define ISA_HAS_FP4             ((ISA_MIPS4                             \
791                                   || (ISA_MIPS32R2 && TARGET_FLOAT64)   \
792                                   || ISA_MIPS64                         \
793                                   || ISA_MIPS64R2)                      \
794                                  && !TARGET_MIPS16)
795
796 /* ISA has paired-single instructions.  */
797 #define ISA_HAS_PAIRED_SINGLE   (ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2)
798
799 /* ISA has conditional trap instructions.  */
800 #define ISA_HAS_COND_TRAP       (!ISA_MIPS1                             \
801                                  && !TARGET_MIPS16)
802
803 /* ISA has integer multiply-accumulate instructions, madd and msub.  */
804 #define ISA_HAS_MADD_MSUB       ((ISA_MIPS32                            \
805                                   || ISA_MIPS32R2                       \
806                                   || ISA_MIPS64                         \
807                                   || ISA_MIPS64R2)                      \
808                                  && !TARGET_MIPS16)
809
810 /* Integer multiply-accumulate instructions should be generated.  */
811 #define GENERATE_MADD_MSUB      (ISA_HAS_MADD_MSUB && !TUNE_74K)
812
813 /* ISA has floating-point madd and msub instructions 'd = a * b [+-] c'.  */
814 #define ISA_HAS_FP_MADD4_MSUB4  ISA_HAS_FP4
815
816 /* ISA has floating-point madd and msub instructions 'c = a * b [+-] c'.  */
817 #define ISA_HAS_FP_MADD3_MSUB3  TARGET_LOONGSON_2EF
818
819 /* ISA has floating-point nmadd and nmsub instructions
820    'd = -((a * b) [+-] c)'.  */
821 #define ISA_HAS_NMADD4_NMSUB4(MODE)                                     \
822                                 ((ISA_MIPS4                             \
823                                   || (ISA_MIPS32R2 && (MODE) == V2SFmode) \
824                                   || ISA_MIPS64                         \
825                                   || ISA_MIPS64R2)                      \
826                                  && (!TARGET_MIPS5400 || TARGET_MAD)    \
827                                  && !TARGET_MIPS16)
828
829 /* ISA has floating-point nmadd and nmsub instructions
830    'c = -((a * b) [+-] c)'.  */
831 #define ISA_HAS_NMADD3_NMSUB3(MODE)                                     \
832                                 TARGET_LOONGSON_2EF
833
834 /* ISA has count leading zeroes/ones instruction (not implemented).  */
835 #define ISA_HAS_CLZ_CLO         ((ISA_MIPS32                            \
836                                   || ISA_MIPS32R2                       \
837                                   || ISA_MIPS64                         \
838                                   || ISA_MIPS64R2)                      \
839                                  && !TARGET_MIPS16)
840
841 /* ISA has three operand multiply instructions that put
842    the high part in an accumulator: mulhi or mulhiu.  */
843 #define ISA_HAS_MULHI           ((TARGET_MIPS5400                        \
844                                   || TARGET_MIPS5500                     \
845                                   || TARGET_SR71K)                       \
846                                  && !TARGET_MIPS16)
847
848 /* ISA has three operand multiply instructions that
849    negates the result and puts the result in an accumulator.  */
850 #define ISA_HAS_MULS            ((TARGET_MIPS5400                       \
851                                   || TARGET_MIPS5500                    \
852                                   || TARGET_SR71K)                      \
853                                  && !TARGET_MIPS16)
854
855 /* ISA has three operand multiply instructions that subtracts the
856    result from a 4th operand and puts the result in an accumulator.  */
857 #define ISA_HAS_MSAC            ((TARGET_MIPS5400                       \
858                                   || TARGET_MIPS5500                    \
859                                   || TARGET_SR71K)                      \
860                                  && !TARGET_MIPS16)
861
862 /* ISA has three operand multiply instructions that  the result
863    from a 4th operand and puts the result in an accumulator.  */
864 #define ISA_HAS_MACC            ((TARGET_MIPS4120                       \
865                                   || TARGET_MIPS4130                    \
866                                   || TARGET_MIPS5400                    \
867                                   || TARGET_MIPS5500                    \
868                                   || TARGET_SR71K)                      \
869                                  && !TARGET_MIPS16)
870
871 /* ISA has NEC VR-style MACC, MACCHI, DMACC and DMACCHI instructions.  */
872 #define ISA_HAS_MACCHI          ((TARGET_MIPS4120                       \
873                                   || TARGET_MIPS4130)                   \
874                                  && !TARGET_MIPS16)
875
876 /* ISA has the "ror" (rotate right) instructions.  */
877 #define ISA_HAS_ROR             ((ISA_MIPS32R2                          \
878                                   || ISA_MIPS64R2                       \
879                                   || TARGET_MIPS5400                    \
880                                   || TARGET_MIPS5500                    \
881                                   || TARGET_SR71K                       \
882                                   || TARGET_SMARTMIPS)                  \
883                                  && !TARGET_MIPS16)
884
885 /* ISA has data prefetch instructions.  This controls use of 'pref'.  */
886 #define ISA_HAS_PREFETCH        ((ISA_MIPS4                             \
887                                   || ISA_MIPS32                         \
888                                   || ISA_MIPS32R2                       \
889                                   || ISA_MIPS64                         \
890                                   || ISA_MIPS64R2)                      \
891                                  && !TARGET_MIPS16)
892
893 /* ISA has data indexed prefetch instructions.  This controls use of
894    'prefx', along with TARGET_HARD_FLOAT and TARGET_DOUBLE_FLOAT.
895    (prefx is a cop1x instruction, so can only be used if FP is
896    enabled.)  */
897 #define ISA_HAS_PREFETCHX       ((ISA_MIPS4                             \
898                                   || ISA_MIPS32R2                       \
899                                   || ISA_MIPS64                         \
900                                   || ISA_MIPS64R2)                      \
901                                  && !TARGET_MIPS16)
902
903 /* True if trunc.w.s and trunc.w.d are real (not synthetic)
904    instructions.  Both require TARGET_HARD_FLOAT, and trunc.w.d
905    also requires TARGET_DOUBLE_FLOAT.  */
906 #define ISA_HAS_TRUNC_W         (!ISA_MIPS1)
907
908 /* ISA includes the MIPS32r2 seb and seh instructions.  */
909 #define ISA_HAS_SEB_SEH         ((ISA_MIPS32R2          \
910                                   || ISA_MIPS64R2)      \
911                                  && !TARGET_MIPS16)
912
913 /* ISA includes the MIPS32/64 rev 2 ext and ins instructions.  */
914 #define ISA_HAS_EXT_INS         ((ISA_MIPS32R2          \
915                                   || ISA_MIPS64R2)      \
916                                  && !TARGET_MIPS16)
917
918 /* ISA has instructions for accessing top part of 64-bit fp regs.  */
919 #define ISA_HAS_MXHC1           (TARGET_FLOAT64         \
920                                  && (ISA_MIPS32R2       \
921                                      || ISA_MIPS64R2))
922
923 /* ISA has lwxs instruction (load w/scaled index address.  */
924 #define ISA_HAS_LWXS            (TARGET_SMARTMIPS && !TARGET_MIPS16)
925
926 /* The DSP ASE is available.  */
927 #define ISA_HAS_DSP             (TARGET_DSP && !TARGET_MIPS16)
928
929 /* Revision 2 of the DSP ASE is available.  */
930 #define ISA_HAS_DSPR2           (TARGET_DSPR2 && !TARGET_MIPS16)
931
932 /* True if the result of a load is not available to the next instruction.
933    A nop will then be needed between instructions like "lw $4,..."
934    and "addiu $4,$4,1".  */
935 #define ISA_HAS_LOAD_DELAY      (ISA_MIPS1                              \
936                                  && !TARGET_MIPS3900                    \
937                                  && !TARGET_MIPS16)
938
939 /* Likewise mtc1 and mfc1.  */
940 #define ISA_HAS_XFER_DELAY      (mips_isa <= 3                  \
941                                  && !TARGET_LOONGSON_2EF)
942
943 /* Likewise floating-point comparisons.  */
944 #define ISA_HAS_FCMP_DELAY      (mips_isa <= 3                  \
945                                  && !TARGET_LOONGSON_2EF)
946
947 /* True if mflo and mfhi can be immediately followed by instructions
948    which write to the HI and LO registers.
949
950    According to MIPS specifications, MIPS ISAs I, II, and III need
951    (at least) two instructions between the reads of HI/LO and
952    instructions which write them, and later ISAs do not.  Contradicting
953    the MIPS specifications, some MIPS IV processor user manuals (e.g.
954    the UM for the NEC Vr5000) document needing the instructions between
955    HI/LO reads and writes, as well.  Therefore, we declare only MIPS32,
956    MIPS64 and later ISAs to have the interlocks, plus any specific
957    earlier-ISA CPUs for which CPU documentation declares that the
958    instructions are really interlocked.  */
959 #define ISA_HAS_HILO_INTERLOCKS (ISA_MIPS32                             \
960                                  || ISA_MIPS32R2                        \
961                                  || ISA_MIPS64                          \
962                                  || ISA_MIPS64R2                        \
963                                  || TARGET_MIPS5500                     \
964                                  || TARGET_LOONGSON_2EF)
965
966 /* ISA includes synci, jr.hb and jalr.hb.  */
967 #define ISA_HAS_SYNCI ((ISA_MIPS32R2            \
968                         || ISA_MIPS64R2)        \
969                        && !TARGET_MIPS16)
970
971 /* ISA includes sync.  */
972 #define ISA_HAS_SYNC ((mips_isa >= 2 || TARGET_MIPS3900) && !TARGET_MIPS16)
973 #define GENERATE_SYNC                   \
974   (target_flags_explicit & MASK_LLSC    \
975    ? TARGET_LLSC && !TARGET_MIPS16      \
976    : ISA_HAS_SYNC)
977
978 /* ISA includes ll and sc.  Note that this implies ISA_HAS_SYNC
979    because the expanders use both ISA_HAS_SYNC and ISA_HAS_LL_SC
980    instructions.  */
981 #define ISA_HAS_LL_SC (mips_isa >= 2 && !TARGET_MIPS16)
982 #define GENERATE_LL_SC                  \
983   (target_flags_explicit & MASK_LLSC    \
984    ? TARGET_LLSC && !TARGET_MIPS16      \
985    : ISA_HAS_LL_SC)
986 \f
987 /* Add -G xx support.  */
988
989 #undef  SWITCH_TAKES_ARG
990 #define SWITCH_TAKES_ARG(CHAR)                                          \
991   (DEFAULT_SWITCH_TAKES_ARG (CHAR) || (CHAR) == 'G')
992
993 #define OVERRIDE_OPTIONS mips_override_options ()
994
995 #define CONDITIONAL_REGISTER_USAGE mips_conditional_register_usage ()
996
997 /* Show we can debug even without a frame pointer.  */
998 #define CAN_DEBUG_WITHOUT_FP
999 \f
1000 /* Tell collect what flags to pass to nm.  */
1001 #ifndef NM_FLAGS
1002 #define NM_FLAGS "-Bn"
1003 #endif
1004
1005 \f
1006 #ifndef MIPS_ABI_DEFAULT
1007 #define MIPS_ABI_DEFAULT ABI_32
1008 #endif
1009
1010 /* Use the most portable ABI flag for the ASM specs.  */
1011
1012 #if MIPS_ABI_DEFAULT == ABI_32
1013 #define MULTILIB_ABI_DEFAULT "mabi=32"
1014 #endif
1015
1016 #if MIPS_ABI_DEFAULT == ABI_O64
1017 #define MULTILIB_ABI_DEFAULT "mabi=o64"
1018 #endif
1019
1020 #if MIPS_ABI_DEFAULT == ABI_N32
1021 #define MULTILIB_ABI_DEFAULT "mabi=n32"
1022 #endif
1023
1024 #if MIPS_ABI_DEFAULT == ABI_64
1025 #define MULTILIB_ABI_DEFAULT "mabi=64"
1026 #endif
1027
1028 #if MIPS_ABI_DEFAULT == ABI_EABI
1029 #define MULTILIB_ABI_DEFAULT "mabi=eabi"
1030 #endif
1031
1032 /* SUBTARGET_ASM_OPTIMIZING_SPEC handles passing optimization options
1033    to the assembler.  It may be overridden by subtargets.  */
1034 #ifndef SUBTARGET_ASM_OPTIMIZING_SPEC
1035 #define SUBTARGET_ASM_OPTIMIZING_SPEC "\
1036 %{noasmopt:-O0} \
1037 %{!noasmopt:%{O:-O2} %{O1:-O2} %{O2:-O2} %{O3:-O3}}"
1038 #endif
1039
1040 /* SUBTARGET_ASM_DEBUGGING_SPEC handles passing debugging options to
1041    the assembler.  It may be overridden by subtargets.
1042
1043    Beginning with gas 2.13, -mdebug must be passed to correctly handle
1044    COFF debugging info.  */
1045
1046 #ifndef SUBTARGET_ASM_DEBUGGING_SPEC
1047 #define SUBTARGET_ASM_DEBUGGING_SPEC "\
1048 %{g} %{g0} %{g1} %{g2} %{g3} \
1049 %{ggdb:-g} %{ggdb0:-g0} %{ggdb1:-g1} %{ggdb2:-g2} %{ggdb3:-g3} \
1050 %{gstabs:-g} %{gstabs0:-g0} %{gstabs1:-g1} %{gstabs2:-g2} %{gstabs3:-g3} \
1051 %{gstabs+:-g} %{gstabs+0:-g0} %{gstabs+1:-g1} %{gstabs+2:-g2} %{gstabs+3:-g3} \
1052 %{gcoff:-g} %{gcoff0:-g0} %{gcoff1:-g1} %{gcoff2:-g2} %{gcoff3:-g3} \
1053 %{gcoff*:-mdebug} %{!gcoff*:-no-mdebug}"
1054 #endif
1055
1056 /* SUBTARGET_ASM_SPEC is always passed to the assembler.  It may be
1057    overridden by subtargets.  */
1058
1059 #ifndef SUBTARGET_ASM_SPEC
1060 #define SUBTARGET_ASM_SPEC ""
1061 #endif
1062
1063 #undef ASM_SPEC
1064 #define ASM_SPEC "\
1065 %{G*} %(endian_spec) %{mips1} %{mips2} %{mips3} %{mips4} \
1066 %{mips32*} %{mips64*} \
1067 %{mips16} %{mno-mips16:-no-mips16} \
1068 %{mips3d} %{mno-mips3d:-no-mips3d} \
1069 %{mdmx} %{mno-mdmx:-no-mdmx} \
1070 %{mdsp} %{mno-dsp} \
1071 %{mdspr2} %{mno-dspr2} \
1072 %{msmartmips} %{mno-smartmips} \
1073 %{mmt} %{mno-mt} \
1074 %{mfix-vr4120} %{mfix-vr4130} \
1075 %(subtarget_asm_optimizing_spec) \
1076 %(subtarget_asm_debugging_spec) \
1077 %{mabi=*} %{!mabi*: %(asm_abi_default_spec)} \
1078 %{mgp32} %{mgp64} %{march=*} %{mxgot:-xgot} \
1079 %{mfp32} %{mfp64} \
1080 %{mshared} %{mno-shared} \
1081 %{msym32} %{mno-sym32} \
1082 %{mtune=*} %{v} \
1083 %(subtarget_asm_spec)"
1084
1085 /* Extra switches sometimes passed to the linker.  */
1086 /* ??? The bestGnum will never be passed to the linker, because the gcc driver
1087   will interpret it as a -b option.  */
1088
1089 #ifndef LINK_SPEC
1090 #define LINK_SPEC "\
1091 %(endian_spec) \
1092 %{G*} %{mips1} %{mips2} %{mips3} %{mips4} %{mips32*} %{mips64*} \
1093 %{bestGnum} %{shared} %{non_shared}"
1094 #endif  /* LINK_SPEC defined */
1095
1096
1097 /* Specs for the compiler proper */
1098
1099 /* SUBTARGET_CC1_SPEC is passed to the compiler proper.  It may be
1100    overridden by subtargets.  */
1101 #ifndef SUBTARGET_CC1_SPEC
1102 #define SUBTARGET_CC1_SPEC ""
1103 #endif
1104
1105 /* CC1_SPEC is the set of arguments to pass to the compiler proper.  */
1106
1107 #undef CC1_SPEC
1108 #define CC1_SPEC "\
1109 %{gline:%{!g:%{!g0:%{!g1:%{!g2: -g1}}}}} \
1110 %{G*} %{EB:-meb} %{EL:-mel} %{EB:%{EL:%emay not use both -EB and -EL}} \
1111 %{save-temps: } \
1112 %(subtarget_cc1_spec)"
1113
1114 /* Preprocessor specs.  */
1115
1116 /* SUBTARGET_CPP_SPEC is passed to the preprocessor.  It may be
1117    overridden by subtargets.  */
1118 #ifndef SUBTARGET_CPP_SPEC
1119 #define SUBTARGET_CPP_SPEC ""
1120 #endif
1121
1122 #define CPP_SPEC "%(subtarget_cpp_spec)"
1123
1124 /* This macro defines names of additional specifications to put in the specs
1125    that can be used in various specifications like CC1_SPEC.  Its definition
1126    is an initializer with a subgrouping for each command option.
1127
1128    Each subgrouping contains a string constant, that defines the
1129    specification name, and a string constant that used by the GCC driver
1130    program.
1131
1132    Do not define this macro if it does not need to do anything.  */
1133
1134 #define EXTRA_SPECS                                                     \
1135   { "subtarget_cc1_spec", SUBTARGET_CC1_SPEC },                         \
1136   { "subtarget_cpp_spec", SUBTARGET_CPP_SPEC },                         \
1137   { "subtarget_asm_optimizing_spec", SUBTARGET_ASM_OPTIMIZING_SPEC },   \
1138   { "subtarget_asm_debugging_spec", SUBTARGET_ASM_DEBUGGING_SPEC },     \
1139   { "subtarget_asm_spec", SUBTARGET_ASM_SPEC },                         \
1140   { "asm_abi_default_spec", "-" MULTILIB_ABI_DEFAULT },                 \
1141   { "endian_spec", ENDIAN_SPEC },                                       \
1142   SUBTARGET_EXTRA_SPECS
1143
1144 #ifndef SUBTARGET_EXTRA_SPECS
1145 #define SUBTARGET_EXTRA_SPECS
1146 #endif
1147 \f
1148 #define DBX_DEBUGGING_INFO 1            /* generate stabs (OSF/rose) */
1149 #define DWARF2_DEBUGGING_INFO 1         /* dwarf2 debugging info */
1150
1151 #ifndef PREFERRED_DEBUGGING_TYPE
1152 #define PREFERRED_DEBUGGING_TYPE DWARF2_DEBUG
1153 #endif
1154
1155 #define DWARF2_ADDR_SIZE (ABI_HAS_64BIT_SYMBOLS ? 8 : 4)
1156
1157 /* By default, turn on GDB extensions.  */
1158 #define DEFAULT_GDB_EXTENSIONS 1
1159
1160 /* Local compiler-generated symbols must have a prefix that the assembler
1161    understands.   By default, this is $, although some targets (e.g.,
1162    NetBSD-ELF) need to override this.  */
1163
1164 #ifndef LOCAL_LABEL_PREFIX
1165 #define LOCAL_LABEL_PREFIX      "$"
1166 #endif
1167
1168 /* By default on the mips, external symbols do not have an underscore
1169    prepended, but some targets (e.g., NetBSD) require this.  */
1170
1171 #ifndef USER_LABEL_PREFIX
1172 #define USER_LABEL_PREFIX       ""
1173 #endif
1174
1175 /* On Sun 4, this limit is 2048.  We use 1500 to be safe,
1176    since the length can run past this up to a continuation point.  */
1177 #undef DBX_CONTIN_LENGTH
1178 #define DBX_CONTIN_LENGTH 1500
1179
1180 /* How to renumber registers for dbx and gdb.  */
1181 #define DBX_REGISTER_NUMBER(REGNO) mips_dbx_regno[REGNO]
1182
1183 /* The mapping from gcc register number to DWARF 2 CFA column number.  */
1184 #define DWARF_FRAME_REGNUM(REGNO) mips_dwarf_regno[REGNO]
1185
1186 /* The DWARF 2 CFA column which tracks the return address.  */
1187 #define DWARF_FRAME_RETURN_COLUMN (GP_REG_FIRST + 31)
1188
1189 /* Before the prologue, RA lives in r31.  */
1190 #define INCOMING_RETURN_ADDR_RTX  gen_rtx_REG (VOIDmode, GP_REG_FIRST + 31)
1191
1192 /* Describe how we implement __builtin_eh_return.  */
1193 #define EH_RETURN_DATA_REGNO(N) \
1194   ((N) < (TARGET_MIPS16 ? 2 : 4) ? (N) + GP_ARG_FIRST : INVALID_REGNUM)
1195
1196 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, GP_REG_FIRST + 3)
1197
1198 /* Offsets recorded in opcodes are a multiple of this alignment factor.
1199    The default for this in 64-bit mode is 8, which causes problems with
1200    SFmode register saves.  */
1201 #define DWARF_CIE_DATA_ALIGNMENT -4
1202
1203 /* Correct the offset of automatic variables and arguments.  Note that
1204    the MIPS debug format wants all automatic variables and arguments
1205    to be in terms of the virtual frame pointer (stack pointer before
1206    any adjustment in the function), while the MIPS 3.0 linker wants
1207    the frame pointer to be the stack pointer after the initial
1208    adjustment.  */
1209
1210 #define DEBUGGER_AUTO_OFFSET(X)                         \
1211   mips_debugger_offset (X, (HOST_WIDE_INT) 0)
1212 #define DEBUGGER_ARG_OFFSET(OFFSET, X)                  \
1213   mips_debugger_offset (X, (HOST_WIDE_INT) OFFSET)
1214 \f
1215 /* Target machine storage layout */
1216
1217 #define BITS_BIG_ENDIAN 0
1218 #define BYTES_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1219 #define WORDS_BIG_ENDIAN (TARGET_BIG_ENDIAN != 0)
1220
1221 /* Define this to set the endianness to use in libgcc2.c, which can
1222    not depend on target_flags.  */
1223 #if !defined(MIPSEL) && !defined(__MIPSEL__)
1224 #define LIBGCC2_WORDS_BIG_ENDIAN 1
1225 #else
1226 #define LIBGCC2_WORDS_BIG_ENDIAN 0
1227 #endif
1228
1229 #define MAX_BITS_PER_WORD 64
1230
1231 /* Width of a word, in units (bytes).  */
1232 #define UNITS_PER_WORD (TARGET_64BIT ? 8 : 4)
1233 #ifndef IN_LIBGCC2
1234 #define MIN_UNITS_PER_WORD 4
1235 #endif
1236
1237 /* For MIPS, width of a floating point register.  */
1238 #define UNITS_PER_FPREG (TARGET_FLOAT64 ? 8 : 4)
1239
1240 /* The number of consecutive floating-point registers needed to store the
1241    largest format supported by the FPU.  */
1242 #define MAX_FPRS_PER_FMT (TARGET_FLOAT64 || TARGET_SINGLE_FLOAT ? 1 : 2)
1243
1244 /* The number of consecutive floating-point registers needed to store the
1245    smallest format supported by the FPU.  */
1246 #define MIN_FPRS_PER_FMT \
1247   (ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64 || ISA_MIPS64R2 \
1248    ? 1 : MAX_FPRS_PER_FMT)
1249
1250 /* The largest size of value that can be held in floating-point
1251    registers and moved with a single instruction.  */
1252 #define UNITS_PER_HWFPVALUE \
1253   (TARGET_SOFT_FLOAT_ABI ? 0 : MAX_FPRS_PER_FMT * UNITS_PER_FPREG)
1254
1255 /* The largest size of value that can be held in floating-point
1256    registers.  */
1257 #define UNITS_PER_FPVALUE                       \
1258   (TARGET_SOFT_FLOAT_ABI ? 0                    \
1259    : TARGET_SINGLE_FLOAT ? UNITS_PER_FPREG      \
1260    : LONG_DOUBLE_TYPE_SIZE / BITS_PER_UNIT)
1261
1262 /* The number of bytes in a double.  */
1263 #define UNITS_PER_DOUBLE (TYPE_PRECISION (double_type_node) / BITS_PER_UNIT)
1264
1265 #define UNITS_PER_SIMD_WORD(MODE) \
1266   (TARGET_PAIRED_SINGLE_FLOAT ? 8 : UNITS_PER_WORD)
1267
1268 /* Set the sizes of the core types.  */
1269 #define SHORT_TYPE_SIZE 16
1270 #define INT_TYPE_SIZE 32
1271 #define LONG_TYPE_SIZE (TARGET_LONG64 ? 64 : 32)
1272 #define LONG_LONG_TYPE_SIZE 64
1273
1274 #define FLOAT_TYPE_SIZE 32
1275 #define DOUBLE_TYPE_SIZE 64
1276 #define LONG_DOUBLE_TYPE_SIZE (TARGET_NEWABI ? 128 : 64)
1277
1278 /* Define the sizes of fixed-point types.  */
1279 #define SHORT_FRACT_TYPE_SIZE 8
1280 #define FRACT_TYPE_SIZE 16
1281 #define LONG_FRACT_TYPE_SIZE 32
1282 #define LONG_LONG_FRACT_TYPE_SIZE 64
1283
1284 #define SHORT_ACCUM_TYPE_SIZE 16
1285 #define ACCUM_TYPE_SIZE 32
1286 #define LONG_ACCUM_TYPE_SIZE 64
1287 /* FIXME.  LONG_LONG_ACCUM_TYPE_SIZE should be 128 bits, but GCC
1288    doesn't support 128-bit integers for MIPS32 currently.  */
1289 #define LONG_LONG_ACCUM_TYPE_SIZE (TARGET_64BIT ? 128 : 64)
1290
1291 /* long double is not a fixed mode, but the idea is that, if we
1292    support long double, we also want a 128-bit integer type.  */
1293 #define MAX_FIXED_MODE_SIZE LONG_DOUBLE_TYPE_SIZE
1294
1295 #ifdef IN_LIBGCC2
1296 #if  (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
1297   || (defined _ABI64 && _MIPS_SIM == _ABI64)
1298 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 128
1299 # else
1300 #  define LIBGCC2_LONG_DOUBLE_TYPE_SIZE 64
1301 # endif
1302 #endif
1303
1304 /* Width in bits of a pointer.  */
1305 #ifndef POINTER_SIZE
1306 #define POINTER_SIZE ((TARGET_LONG64 && TARGET_64BIT) ? 64 : 32)
1307 #endif
1308
1309 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
1310 #define PARM_BOUNDARY BITS_PER_WORD
1311
1312 /* Allocation boundary (in *bits*) for the code of a function.  */
1313 #define FUNCTION_BOUNDARY 32
1314
1315 /* Alignment of field after `int : 0' in a structure.  */
1316 #define EMPTY_FIELD_BOUNDARY 32
1317
1318 /* Every structure's size must be a multiple of this.  */
1319 /* 8 is observed right on a DECstation and on riscos 4.02.  */
1320 #define STRUCTURE_SIZE_BOUNDARY 8
1321
1322 /* There is no point aligning anything to a rounder boundary than this.  */
1323 #define BIGGEST_ALIGNMENT LONG_DOUBLE_TYPE_SIZE
1324
1325 /* All accesses must be aligned.  */
1326 #define STRICT_ALIGNMENT 1
1327
1328 /* Define this if you wish to imitate the way many other C compilers
1329    handle alignment of bitfields and the structures that contain
1330    them.
1331
1332    The behavior is that the type written for a bit-field (`int',
1333    `short', or other integer type) imposes an alignment for the
1334    entire structure, as if the structure really did contain an
1335    ordinary field of that type.  In addition, the bit-field is placed
1336    within the structure so that it would fit within such a field,
1337    not crossing a boundary for it.
1338
1339    Thus, on most machines, a bit-field whose type is written as `int'
1340    would not cross a four-byte boundary, and would force four-byte
1341    alignment for the whole structure.  (The alignment used may not
1342    be four bytes; it is controlled by the other alignment
1343    parameters.)
1344
1345    If the macro is defined, its definition should be a C expression;
1346    a nonzero value for the expression enables this behavior.  */
1347
1348 #define PCC_BITFIELD_TYPE_MATTERS 1
1349
1350 /* If defined, a C expression to compute the alignment given to a
1351    constant that is being placed in memory.  CONSTANT is the constant
1352    and ALIGN is the alignment that the object would ordinarily have.
1353    The value of this macro is used instead of that alignment to align
1354    the object.
1355
1356    If this macro is not defined, then ALIGN is used.
1357
1358    The typical use of this macro is to increase alignment for string
1359    constants to be word aligned so that `strcpy' calls that copy
1360    constants can be done inline.  */
1361
1362 #define CONSTANT_ALIGNMENT(EXP, ALIGN)                                  \
1363   ((TREE_CODE (EXP) == STRING_CST  || TREE_CODE (EXP) == CONSTRUCTOR)   \
1364    && (ALIGN) < BITS_PER_WORD ? BITS_PER_WORD : (ALIGN))
1365
1366 /* If defined, a C expression to compute the alignment for a static
1367    variable.  TYPE is the data type, and ALIGN is the alignment that
1368    the object would ordinarily have.  The value of this macro is used
1369    instead of that alignment to align the object.
1370
1371    If this macro is not defined, then ALIGN is used.
1372
1373    One use of this macro is to increase alignment of medium-size
1374    data to make it all fit in fewer cache lines.  Another is to
1375    cause character arrays to be word-aligned so that `strcpy' calls
1376    that copy constants to character arrays can be done inline.  */
1377
1378 #undef DATA_ALIGNMENT
1379 #define DATA_ALIGNMENT(TYPE, ALIGN)                                     \
1380   ((((ALIGN) < BITS_PER_WORD)                                           \
1381     && (TREE_CODE (TYPE) == ARRAY_TYPE                                  \
1382         || TREE_CODE (TYPE) == UNION_TYPE                               \
1383         || TREE_CODE (TYPE) == RECORD_TYPE)) ? BITS_PER_WORD : (ALIGN))
1384
1385 /* We need this for the same reason as DATA_ALIGNMENT, namely to cause
1386    character arrays to be word-aligned so that `strcpy' calls that copy
1387    constants to character arrays can be done inline, and 'strcmp' can be
1388    optimised to use word loads. */
1389 #define LOCAL_ALIGNMENT(TYPE, ALIGN) \
1390   DATA_ALIGNMENT (TYPE, ALIGN)
1391   
1392 #define PAD_VARARGS_DOWN \
1393   (FUNCTION_ARG_PADDING (TYPE_MODE (type), type) == downward)
1394
1395 /* Define if operations between registers always perform the operation
1396    on the full register even if a narrower mode is specified.  */
1397 #define WORD_REGISTER_OPERATIONS
1398
1399 /* When in 64-bit mode, move insns will sign extend SImode and CCmode
1400    moves.  All other references are zero extended.  */
1401 #define LOAD_EXTEND_OP(MODE) \
1402   (TARGET_64BIT && ((MODE) == SImode || (MODE) == CCmode) \
1403    ? SIGN_EXTEND : ZERO_EXTEND)
1404
1405 /* Define this macro if it is advisable to hold scalars in registers
1406    in a wider mode than that declared by the program.  In such cases,
1407    the value is constrained to be within the bounds of the declared
1408    type, but kept valid in the wider mode.  The signedness of the
1409    extension may differ from that of the type.  */
1410
1411 #define PROMOTE_MODE(MODE, UNSIGNEDP, TYPE)     \
1412   if (GET_MODE_CLASS (MODE) == MODE_INT         \
1413       && GET_MODE_SIZE (MODE) < UNITS_PER_WORD) \
1414     {                                           \
1415       if ((MODE) == SImode)                     \
1416         (UNSIGNEDP) = 0;                        \
1417       (MODE) = Pmode;                           \
1418     }
1419
1420 /* Pmode is always the same as ptr_mode, but not always the same as word_mode.
1421    Extensions of pointers to word_mode must be signed.  */
1422 #define POINTERS_EXTEND_UNSIGNED false
1423
1424 /* Define if loading short immediate values into registers sign extends.  */
1425 #define SHORT_IMMEDIATES_SIGN_EXTEND
1426
1427 /* The [d]clz instructions have the natural values at 0.  */
1428
1429 #define CLZ_DEFINED_VALUE_AT_ZERO(MODE, VALUE) \
1430   ((VALUE) = GET_MODE_BITSIZE (MODE), 2)
1431 \f
1432 /* Standard register usage.  */
1433
1434 /* Number of hardware registers.  We have:
1435
1436    - 32 integer registers
1437    - 32 floating point registers
1438    - 8 condition code registers
1439    - 2 accumulator registers (hi and lo)
1440    - 32 registers each for coprocessors 0, 2 and 3
1441    - 3 fake registers:
1442         - ARG_POINTER_REGNUM
1443         - FRAME_POINTER_REGNUM
1444         - GOT_VERSION_REGNUM (see the comment above load_call<mode> for details)
1445    - 3 dummy entries that were used at various times in the past.
1446    - 6 DSP accumulator registers (3 hi-lo pairs) for MIPS DSP ASE
1447    - 6 DSP control registers  */
1448
1449 #define FIRST_PSEUDO_REGISTER 188
1450
1451 /* By default, fix the kernel registers ($26 and $27), the global
1452    pointer ($28) and the stack pointer ($29).  This can change
1453    depending on the command-line options.
1454
1455    Regarding coprocessor registers: without evidence to the contrary,
1456    it's best to assume that each coprocessor register has a unique
1457    use.  This can be overridden, in, e.g., mips_override_options or
1458    CONDITIONAL_REGISTER_USAGE should the assumption be inappropriate
1459    for a particular target.  */
1460
1461 #define FIXED_REGISTERS                                                 \
1462 {                                                                       \
1463   1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1464   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 0,                       \
1465   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1466   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1467   0, 0, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1,                       \
1468   /* COP0 registers */                                                  \
1469   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1470   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1471   /* COP2 registers */                                                  \
1472   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1473   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1474   /* COP3 registers */                                                  \
1475   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1476   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1477   /* 6 DSP accumulator registers & 6 control registers */               \
1478   0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1                                    \
1479 }
1480
1481
1482 /* Set up this array for o32 by default.
1483
1484    Note that we don't mark $31 as a call-clobbered register.  The idea is
1485    that it's really the call instructions themselves which clobber $31.
1486    We don't care what the called function does with it afterwards.
1487
1488    This approach makes it easier to implement sibcalls.  Unlike normal
1489    calls, sibcalls don't clobber $31, so the register reaches the
1490    called function in tact.  EPILOGUE_USES says that $31 is useful
1491    to the called function.  */
1492
1493 #define CALL_USED_REGISTERS                                             \
1494 {                                                                       \
1495   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1496   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 1, 1, 0, 0,                       \
1497   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1498   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1499   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1500   /* COP0 registers */                                                  \
1501   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1502   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1503   /* COP2 registers */                                                  \
1504   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1505   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1506   /* COP3 registers */                                                  \
1507   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1508   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1509   /* 6 DSP accumulator registers & 6 control registers */               \
1510   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1                                    \
1511 }
1512
1513
1514 /* Define this since $28, though fixed, is call-saved in many ABIs.  */
1515
1516 #define CALL_REALLY_USED_REGISTERS                                      \
1517 { /* General registers.  */                                             \
1518   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1519   0, 0, 0, 0, 0, 0, 0, 0, 1, 1, 1, 1, 0, 1, 0, 0,                       \
1520   /* Floating-point registers.  */                                      \
1521   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,                       \
1522   1, 1, 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1523   /* Others.  */                                                        \
1524   1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 0,                       \
1525   /* COP0 registers */                                                  \
1526   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1527   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1528   /* COP2 registers */                                                  \
1529   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1530   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1531   /* COP3 registers */                                                  \
1532   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1533   0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,                       \
1534   /* 6 DSP accumulator registers & 6 control registers */               \
1535   1, 1, 1, 1, 1, 1, 0, 0, 0, 0, 0, 0                                    \
1536 }
1537
1538 /* Internal macros to classify a register number as to whether it's a
1539    general purpose register, a floating point register, a
1540    multiply/divide register, or a status register.  */
1541
1542 #define GP_REG_FIRST 0
1543 #define GP_REG_LAST  31
1544 #define GP_REG_NUM   (GP_REG_LAST - GP_REG_FIRST + 1)
1545 #define GP_DBX_FIRST 0
1546
1547 #define FP_REG_FIRST 32
1548 #define FP_REG_LAST  63
1549 #define FP_REG_NUM   (FP_REG_LAST - FP_REG_FIRST + 1)
1550 #define FP_DBX_FIRST ((write_symbols == DBX_DEBUG) ? 38 : 32)
1551
1552 #define MD_REG_FIRST 64
1553 #define MD_REG_LAST  65
1554 #define MD_REG_NUM   (MD_REG_LAST - MD_REG_FIRST + 1)
1555 #define MD_DBX_FIRST (FP_DBX_FIRST + FP_REG_NUM)
1556
1557 /* The DWARF 2 CFA column which tracks the return address from a
1558    signal handler context.  This means that to maintain backwards
1559    compatibility, no hard register can be assigned this column if it
1560    would need to be handled by the DWARF unwinder.  */
1561 #define DWARF_ALT_FRAME_RETURN_COLUMN 66
1562
1563 #define ST_REG_FIRST 67
1564 #define ST_REG_LAST  74
1565 #define ST_REG_NUM   (ST_REG_LAST - ST_REG_FIRST + 1)
1566
1567
1568 /* FIXME: renumber.  */
1569 #define COP0_REG_FIRST 80
1570 #define COP0_REG_LAST 111
1571 #define COP0_REG_NUM (COP0_REG_LAST - COP0_REG_FIRST + 1)
1572
1573 #define COP2_REG_FIRST 112
1574 #define COP2_REG_LAST 143
1575 #define COP2_REG_NUM (COP2_REG_LAST - COP2_REG_FIRST + 1)
1576
1577 #define COP3_REG_FIRST 144
1578 #define COP3_REG_LAST 175
1579 #define COP3_REG_NUM (COP3_REG_LAST - COP3_REG_FIRST + 1)
1580 /* ALL_COP_REG_NUM assumes that COP0,2,and 3 are numbered consecutively.  */
1581 #define ALL_COP_REG_NUM (COP3_REG_LAST - COP0_REG_FIRST + 1)
1582
1583 #define DSP_ACC_REG_FIRST 176
1584 #define DSP_ACC_REG_LAST 181
1585 #define DSP_ACC_REG_NUM (DSP_ACC_REG_LAST - DSP_ACC_REG_FIRST + 1)
1586
1587 #define AT_REGNUM       (GP_REG_FIRST + 1)
1588 #define HI_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST : MD_REG_FIRST + 1)
1589 #define LO_REGNUM       (TARGET_BIG_ENDIAN ? MD_REG_FIRST + 1 : MD_REG_FIRST)
1590
1591 /* FPSW_REGNUM is the single condition code used if !ISA_HAS_8CC.
1592    If ISA_HAS_8CC, it should not be used, and an arbitrary ST_REG
1593    should be used instead.  */
1594 #define FPSW_REGNUM     ST_REG_FIRST
1595
1596 #define GP_REG_P(REGNO) \
1597   ((unsigned int) ((int) (REGNO) - GP_REG_FIRST) < GP_REG_NUM)
1598 #define M16_REG_P(REGNO) \
1599   (((REGNO) >= 2 && (REGNO) <= 7) || (REGNO) == 16 || (REGNO) == 17)
1600 #define FP_REG_P(REGNO)  \
1601   ((unsigned int) ((int) (REGNO) - FP_REG_FIRST) < FP_REG_NUM)
1602 #define MD_REG_P(REGNO) \
1603   ((unsigned int) ((int) (REGNO) - MD_REG_FIRST) < MD_REG_NUM)
1604 #define ST_REG_P(REGNO) \
1605   ((unsigned int) ((int) (REGNO) - ST_REG_FIRST) < ST_REG_NUM)
1606 #define COP0_REG_P(REGNO) \
1607   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < COP0_REG_NUM)
1608 #define COP2_REG_P(REGNO) \
1609   ((unsigned int) ((int) (REGNO) - COP2_REG_FIRST) < COP2_REG_NUM)
1610 #define COP3_REG_P(REGNO) \
1611   ((unsigned int) ((int) (REGNO) - COP3_REG_FIRST) < COP3_REG_NUM)
1612 #define ALL_COP_REG_P(REGNO) \
1613   ((unsigned int) ((int) (REGNO) - COP0_REG_FIRST) < ALL_COP_REG_NUM)
1614 /* Test if REGNO is one of the 6 new DSP accumulators.  */
1615 #define DSP_ACC_REG_P(REGNO) \
1616   ((unsigned int) ((int) (REGNO) - DSP_ACC_REG_FIRST) < DSP_ACC_REG_NUM)
1617 /* Test if REGNO is hi, lo, or one of the 6 new DSP accumulators.  */
1618 #define ACC_REG_P(REGNO) \
1619   (MD_REG_P (REGNO) || DSP_ACC_REG_P (REGNO))
1620
1621 #define FP_REG_RTX_P(X) (REG_P (X) && FP_REG_P (REGNO (X)))
1622
1623 /* True if X is (const (unspec [(const_int 0)] UNSPEC_GP)).  This is used
1624    to initialize the mips16 gp pseudo register.  */
1625 #define CONST_GP_P(X)                           \
1626   (GET_CODE (X) == CONST                        \
1627    && GET_CODE (XEXP (X, 0)) == UNSPEC          \
1628    && XINT (XEXP (X, 0), 1) == UNSPEC_GP)
1629
1630 /* Return coprocessor number from register number.  */
1631
1632 #define COPNUM_AS_CHAR_FROM_REGNUM(REGNO)                               \
1633   (COP0_REG_P (REGNO) ? '0' : COP2_REG_P (REGNO) ? '2'                  \
1634    : COP3_REG_P (REGNO) ? '3' : '?')
1635
1636
1637 #define HARD_REGNO_NREGS(REGNO, MODE) mips_hard_regno_nregs (REGNO, MODE)
1638
1639 #define HARD_REGNO_MODE_OK(REGNO, MODE)                                 \
1640   mips_hard_regno_mode_ok[ (int)(MODE) ][ (REGNO) ]
1641
1642 #define MODES_TIEABLE_P mips_modes_tieable_p
1643
1644 /* Register to use for pushing function arguments.  */
1645 #define STACK_POINTER_REGNUM (GP_REG_FIRST + 29)
1646
1647 /* These two registers don't really exist: they get eliminated to either
1648    the stack or hard frame pointer.  */
1649 #define ARG_POINTER_REGNUM 77
1650 #define FRAME_POINTER_REGNUM 78
1651
1652 /* $30 is not available on the mips16, so we use $17 as the frame
1653    pointer.  */
1654 #define HARD_FRAME_POINTER_REGNUM \
1655   (TARGET_MIPS16 ? GP_REG_FIRST + 17 : GP_REG_FIRST + 30)
1656
1657 #define FRAME_POINTER_REQUIRED (mips_frame_pointer_required ())
1658
1659 /* Register in which static-chain is passed to a function.  */
1660 #define STATIC_CHAIN_REGNUM (GP_REG_FIRST + 15)
1661
1662 /* Registers used as temporaries in prologue/epilogue code.  If we're
1663    generating mips16 code, these registers must come from the core set
1664    of 8.  The prologue register mustn't conflict with any incoming
1665    arguments, the static chain pointer, or the frame pointer.  The
1666    epilogue temporary mustn't conflict with the return registers, the
1667    frame pointer, the EH stack adjustment, or the EH data registers.  */
1668
1669 #define MIPS_PROLOGUE_TEMP_REGNUM (GP_REG_FIRST + 3)
1670 #define MIPS_EPILOGUE_TEMP_REGNUM (GP_REG_FIRST + (TARGET_MIPS16 ? 6 : 8))
1671
1672 #define MIPS_PROLOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_PROLOGUE_TEMP_REGNUM)
1673 #define MIPS_EPILOGUE_TEMP(MODE) gen_rtx_REG (MODE, MIPS_EPILOGUE_TEMP_REGNUM)
1674
1675 /* Define this macro if it is as good or better to call a constant
1676    function address than to call an address kept in a register.  */
1677 #define NO_FUNCTION_CSE 1
1678
1679 /* The ABI-defined global pointer.  Sometimes we use a different
1680    register in leaf functions: see PIC_OFFSET_TABLE_REGNUM.  */
1681 #define GLOBAL_POINTER_REGNUM (GP_REG_FIRST + 28)
1682
1683 /* We normally use $28 as the global pointer.  However, when generating
1684    n32/64 PIC, it is better for leaf functions to use a call-clobbered
1685    register instead.  They can then avoid saving and restoring $28
1686    and perhaps avoid using a frame at all.
1687
1688    When a leaf function uses something other than $28, mips_expand_prologue
1689    will modify pic_offset_table_rtx in place.  Take the register number
1690    from there after reload.  */
1691 #define PIC_OFFSET_TABLE_REGNUM \
1692   (reload_completed ? REGNO (pic_offset_table_rtx) : GLOBAL_POINTER_REGNUM)
1693
1694 #define PIC_FUNCTION_ADDR_REGNUM (GP_REG_FIRST + 25)
1695 \f
1696 /* Define the classes of registers for register constraints in the
1697    machine description.  Also define ranges of constants.
1698
1699    One of the classes must always be named ALL_REGS and include all hard regs.
1700    If there is more than one class, another class must be named NO_REGS
1701    and contain no registers.
1702
1703    The name GENERAL_REGS must be the name of a class (or an alias for
1704    another name such as ALL_REGS).  This is the class of registers
1705    that is allowed by "g" or "r" in a register constraint.
1706    Also, registers outside this class are allocated only when
1707    instructions express preferences for them.
1708
1709    The classes must be numbered in nondecreasing order; that is,
1710    a larger-numbered class must never be contained completely
1711    in a smaller-numbered class.
1712
1713    For any two classes, it is very desirable that there be another
1714    class that represents their union.  */
1715
1716 enum reg_class
1717 {
1718   NO_REGS,                      /* no registers in set */
1719   M16_NA_REGS,                  /* mips16 regs not used to pass args */
1720   M16_REGS,                     /* mips16 directly accessible registers */
1721   T_REG,                        /* mips16 T register ($24) */
1722   M16_T_REGS,                   /* mips16 registers plus T register */
1723   PIC_FN_ADDR_REG,              /* SVR4 PIC function address register */
1724   V1_REG,                       /* Register $v1 ($3) used for TLS access.  */
1725   LEA_REGS,                     /* Every GPR except $25 */
1726   GR_REGS,                      /* integer registers */
1727   FP_REGS,                      /* floating point registers */
1728   MD0_REG,                      /* first multiply/divide register */
1729   MD1_REG,                      /* second multiply/divide register */
1730   MD_REGS,                      /* multiply/divide registers (hi/lo) */
1731   COP0_REGS,                    /* generic coprocessor classes */
1732   COP2_REGS,
1733   COP3_REGS,
1734   HI_AND_GR_REGS,               /* union classes */
1735   LO_AND_GR_REGS,
1736   HI_AND_FP_REGS,
1737   COP0_AND_GR_REGS,
1738   COP2_AND_GR_REGS,
1739   COP3_AND_GR_REGS,
1740   ALL_COP_REGS,
1741   ALL_COP_AND_GR_REGS,
1742   ST_REGS,                      /* status registers (fp status) */
1743   DSP_ACC_REGS,                 /* DSP accumulator registers */
1744   ACC_REGS,                     /* Hi/Lo and DSP accumulator registers */
1745   ALL_REGS,                     /* all registers */
1746   LIM_REG_CLASSES               /* max value + 1 */
1747 };
1748
1749 #define N_REG_CLASSES (int) LIM_REG_CLASSES
1750
1751 #define GENERAL_REGS GR_REGS
1752
1753 /* An initializer containing the names of the register classes as C
1754    string constants.  These names are used in writing some of the
1755    debugging dumps.  */
1756
1757 #define REG_CLASS_NAMES                                                 \
1758 {                                                                       \
1759   "NO_REGS",                                                            \
1760   "M16_NA_REGS",                                                        \
1761   "M16_REGS",                                                           \
1762   "T_REG",                                                              \
1763   "M16_T_REGS",                                                         \
1764   "PIC_FN_ADDR_REG",                                                    \
1765   "V1_REG",                                                             \
1766   "LEA_REGS",                                                           \
1767   "GR_REGS",                                                            \
1768   "FP_REGS",                                                            \
1769   "MD0_REG",                                                            \
1770   "MD1_REG",                                                            \
1771   "MD_REGS",                                                            \
1772   /* coprocessor registers */                                           \
1773   "COP0_REGS",                                                          \
1774   "COP2_REGS",                                                          \
1775   "COP3_REGS",                                                          \
1776   "HI_AND_GR_REGS",                                                     \
1777   "LO_AND_GR_REGS",                                                     \
1778   "HI_AND_FP_REGS",                                                     \
1779   "COP0_AND_GR_REGS",                                                   \
1780   "COP2_AND_GR_REGS",                                                   \
1781   "COP3_AND_GR_REGS",                                                   \
1782   "ALL_COP_REGS",                                                       \
1783   "ALL_COP_AND_GR_REGS",                                                \
1784   "ST_REGS",                                                            \
1785   "DSP_ACC_REGS",                                                       \
1786   "ACC_REGS",                                                           \
1787   "ALL_REGS"                                                            \
1788 }
1789
1790 /* An initializer containing the contents of the register classes,
1791    as integers which are bit masks.  The Nth integer specifies the
1792    contents of class N.  The way the integer MASK is interpreted is
1793    that register R is in the class if `MASK & (1 << R)' is 1.
1794
1795    When the machine has more than 32 registers, an integer does not
1796    suffice.  Then the integers are replaced by sub-initializers,
1797    braced groupings containing several integers.  Each
1798    sub-initializer must be suitable as an initializer for the type
1799    `HARD_REG_SET' which is defined in `hard-reg-set.h'.  */
1800
1801 #define REG_CLASS_CONTENTS                                                                              \
1802 {                                                                                                       \
1803   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* no registers */      \
1804   { 0x0003000c, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 nonarg regs */\
1805   { 0x000300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 registers */  \
1806   { 0x01000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 T register */ \
1807   { 0x010300fc, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* mips16 and T regs */ \
1808   { 0x02000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* SVR4 PIC function address register */ \
1809   { 0x00000008, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* only $v1 */ \
1810   { 0xfdffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* Every other GPR except $25 */   \
1811   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* integer registers */ \
1812   { 0x00000000, 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0x00000000 },   /* floating registers*/ \
1813   { 0x00000000, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* hi register */       \
1814   { 0x00000000, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },   /* lo register */       \
1815   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x00000000 },   /* mul/div registers */ \
1816   { 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },   /* cop0 registers */    \
1817   { 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },   /* cop2 registers */    \
1818   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },   /* cop3 registers */    \
1819   { 0xffffffff, 0x00000000, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },   /* union classes */     \
1820   { 0xffffffff, 0x00000000, 0x00000002, 0x00000000, 0x00000000, 0x00000000 },                           \
1821   { 0x00000000, 0xffffffff, 0x00000001, 0x00000000, 0x00000000, 0x00000000 },                           \
1822   { 0xffffffff, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000, 0x00000000 },                           \
1823   { 0xffffffff, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff, 0x00000000 },                           \
1824   { 0xffffffff, 0x00000000, 0x00000000, 0x00000000, 0xffff0000, 0x0000ffff },                           \
1825   { 0x00000000, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1826   { 0xffffffff, 0x00000000, 0xffff0000, 0xffffffff, 0xffffffff, 0x0000ffff },                           \
1827   { 0x00000000, 0x00000000, 0x000007f8, 0x00000000, 0x00000000, 0x00000000 },   /* status registers */  \
1828   { 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x00000000, 0x003f0000 },   /* dsp accumulator registers */ \
1829   { 0x00000000, 0x00000000, 0x00000003, 0x00000000, 0x00000000, 0x003f0000 },   /* hi/lo and dsp accumulator registers */       \
1830   { 0xffffffff, 0xffffffff, 0xffff07ff, 0xffffffff, 0xffffffff, 0x0fffffff }    /* all registers */     \
1831 }
1832
1833
1834 /* A C expression whose value is a register class containing hard
1835    register REGNO.  In general there is more that one such class;
1836    choose a class which is "minimal", meaning that no smaller class
1837    also contains the register.  */
1838
1839 #define REGNO_REG_CLASS(REGNO) mips_regno_to_class[ (REGNO) ]
1840
1841 /* A macro whose definition is the name of the class to which a
1842    valid base register must belong.  A base register is one used in
1843    an address which is the register value plus a displacement.  */
1844
1845 #define BASE_REG_CLASS  (TARGET_MIPS16 ? M16_REGS : GR_REGS)
1846
1847 /* A macro whose definition is the name of the class to which a
1848    valid index register must belong.  An index register is one used
1849    in an address where its value is either multiplied by a scale
1850    factor or added to another register (as well as added to a
1851    displacement).  */
1852
1853 #define INDEX_REG_CLASS NO_REGS
1854
1855 /* When SMALL_REGISTER_CLASSES is nonzero, the compiler allows
1856    registers explicitly used in the rtl to be used as spill registers
1857    but prevents the compiler from extending the lifetime of these
1858    registers.  */
1859
1860 #define SMALL_REGISTER_CLASSES (TARGET_MIPS16)
1861
1862 /* REG_ALLOC_ORDER is to order in which to allocate registers.  This
1863    is the default value (allocate the registers in numeric order).  We
1864    define it just so that we can override it for the mips16 target in
1865    ORDER_REGS_FOR_LOCAL_ALLOC.  */
1866
1867 #define REG_ALLOC_ORDER                                                 \
1868 {  0,  1,  2,  3,  4,  5,  6,  7,  8,  9, 10, 11, 12, 13, 14, 15,       \
1869   16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31,       \
1870   32, 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47,       \
1871   48, 49, 50, 51, 52, 53, 54, 55, 56, 57, 58, 59, 60, 61, 62, 63,       \
1872   64, 65, 66, 67, 68, 69, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79,       \
1873   80, 81, 82, 83, 84, 85, 86, 87, 88, 89, 90, 91, 92, 93, 94, 95,       \
1874   96, 97, 98, 99, 100,101,102,103,104,105,106,107,108,109,110,111,      \
1875   112,113,114,115,116,117,118,119,120,121,122,123,124,125,126,127,      \
1876   128,129,130,131,132,133,134,135,136,137,138,139,140,141,142,143,      \
1877   144,145,146,147,148,149,150,151,152,153,154,155,156,157,158,159,      \
1878   160,161,162,163,164,165,166,167,168,169,170,171,172,173,174,175,      \
1879   176,177,178,179,180,181,182,183,184,185,186,187                       \
1880 }
1881
1882 /* ORDER_REGS_FOR_LOCAL_ALLOC is a macro which permits reg_alloc_order
1883    to be rearranged based on a particular function.  On the mips16, we
1884    want to allocate $24 (T_REG) before other registers for
1885    instructions for which it is possible.  */
1886
1887 #define ORDER_REGS_FOR_LOCAL_ALLOC mips_order_regs_for_local_alloc ()
1888
1889 /* True if VALUE is an unsigned 6-bit number.  */
1890
1891 #define UIMM6_OPERAND(VALUE) \
1892   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0x3f) == 0)
1893
1894 /* True if VALUE is a signed 10-bit number.  */
1895
1896 #define IMM10_OPERAND(VALUE) \
1897   ((unsigned HOST_WIDE_INT) (VALUE) + 0x200 < 0x400)
1898
1899 /* True if VALUE is a signed 16-bit number.  */
1900
1901 #define SMALL_OPERAND(VALUE) \
1902   ((unsigned HOST_WIDE_INT) (VALUE) + 0x8000 < 0x10000)
1903
1904 /* True if VALUE is an unsigned 16-bit number.  */
1905
1906 #define SMALL_OPERAND_UNSIGNED(VALUE) \
1907   (((VALUE) & ~(unsigned HOST_WIDE_INT) 0xffff) == 0)
1908
1909 /* True if VALUE can be loaded into a register using LUI.  */
1910
1911 #define LUI_OPERAND(VALUE)                                      \
1912   (((VALUE) | 0x7fff0000) == 0x7fff0000                         \
1913    || ((VALUE) | 0x7fff0000) + 0x10000 == 0)
1914
1915 /* Return a value X with the low 16 bits clear, and such that
1916    VALUE - X is a signed 16-bit value.  */
1917
1918 #define CONST_HIGH_PART(VALUE) \
1919   (((VALUE) + 0x8000) & ~(unsigned HOST_WIDE_INT) 0xffff)
1920
1921 #define CONST_LOW_PART(VALUE) \
1922   ((VALUE) - CONST_HIGH_PART (VALUE))
1923
1924 #define SMALL_INT(X) SMALL_OPERAND (INTVAL (X))
1925 #define SMALL_INT_UNSIGNED(X) SMALL_OPERAND_UNSIGNED (INTVAL (X))
1926 #define LUI_INT(X) LUI_OPERAND (INTVAL (X))
1927
1928 #define PREFERRED_RELOAD_CLASS(X,CLASS)                                 \
1929   mips_preferred_reload_class (X, CLASS)
1930
1931 /* The HI and LO registers can only be reloaded via the general
1932    registers.  Condition code registers can only be loaded to the
1933    general registers, and from the floating point registers.  */
1934
1935 #define SECONDARY_INPUT_RELOAD_CLASS(CLASS, MODE, X)                    \
1936   mips_secondary_reload_class (CLASS, MODE, X, true)
1937 #define SECONDARY_OUTPUT_RELOAD_CLASS(CLASS, MODE, X)                   \
1938   mips_secondary_reload_class (CLASS, MODE, X, false)
1939
1940 /* Return the maximum number of consecutive registers
1941    needed to represent mode MODE in a register of class CLASS.  */
1942
1943 #define CLASS_MAX_NREGS(CLASS, MODE) mips_class_max_nregs (CLASS, MODE)
1944
1945 #define CANNOT_CHANGE_MODE_CLASS(FROM, TO, CLASS) \
1946   mips_cannot_change_mode_class (FROM, TO, CLASS)
1947 \f
1948 /* Stack layout; function entry, exit and calling.  */
1949
1950 #define STACK_GROWS_DOWNWARD
1951
1952 /* The offset of the first local variable from the beginning of the frame.
1953    See mips_compute_frame_info for details about the frame layout.  */
1954
1955 #define STARTING_FRAME_OFFSET                                           \
1956   (crtl->outgoing_args_size                                     \
1957    + (TARGET_CALL_CLOBBERED_GP ? MIPS_STACK_ALIGN (UNITS_PER_WORD) : 0))
1958
1959 #define RETURN_ADDR_RTX mips_return_addr
1960
1961 /* Mask off the MIPS16 ISA bit in unwind addresses.
1962
1963    The reason for this is a little subtle.  When unwinding a call,
1964    we are given the call's return address, which on most targets
1965    is the address of the following instruction.  However, what we
1966    actually want to find is the EH region for the call itself.
1967    The target-independent unwind code therefore searches for "RA - 1".
1968
1969    In the MIPS16 case, RA is always an odd-valued (ISA-encoded) address.
1970    RA - 1 is therefore the real (even-valued) start of the return
1971    instruction.  EH region labels are usually odd-valued MIPS16 symbols
1972    too, so a search for an even address within a MIPS16 region would
1973    usually work.
1974
1975    However, there is an exception.  If the end of an EH region is also
1976    the end of a function, the end label is allowed to be even.  This is
1977    necessary because a following non-MIPS16 function may also need EH
1978    information for its first instruction.
1979
1980    Thus a MIPS16 region may be terminated by an ISA-encoded or a
1981    non-ISA-encoded address.  This probably isn't ideal, but it is
1982    the traditional (legacy) behavior.  It is therefore only safe
1983    to search MIPS EH regions for an _odd-valued_ address.
1984
1985    Masking off the ISA bit means that the target-independent code
1986    will search for "(RA & -2) - 1", which is guaranteed to be odd.  */
1987 #define MASK_RETURN_ADDR GEN_INT (-2)
1988
1989
1990 /* Similarly, don't use the least-significant bit to tell pointers to
1991    code from vtable index.  */
1992
1993 #define TARGET_PTRMEMFUNC_VBIT_LOCATION ptrmemfunc_vbit_in_delta
1994
1995 /* The eliminations to $17 are only used for mips16 code.  See the
1996    definition of HARD_FRAME_POINTER_REGNUM.  */
1997
1998 #define ELIMINABLE_REGS                                                 \
1999 {{ ARG_POINTER_REGNUM,   STACK_POINTER_REGNUM},                         \
2000  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 30},                            \
2001  { ARG_POINTER_REGNUM,   GP_REG_FIRST + 17},                            \
2002  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM},                         \
2003  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 30},                            \
2004  { FRAME_POINTER_REGNUM, GP_REG_FIRST + 17}}
2005
2006 /* Make sure that we're not trying to eliminate to the wrong hard frame
2007    pointer.  */
2008 #define CAN_ELIMINATE(FROM, TO) \
2009   ((TO) == HARD_FRAME_POINTER_REGNUM || (TO) == STACK_POINTER_REGNUM)
2010
2011 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET) \
2012   (OFFSET) = mips_initial_elimination_offset ((FROM), (TO))
2013
2014 /* Allocate stack space for arguments at the beginning of each function.  */
2015 #define ACCUMULATE_OUTGOING_ARGS 1
2016
2017 /* The argument pointer always points to the first argument.  */
2018 #define FIRST_PARM_OFFSET(FNDECL) 0
2019
2020 /* o32 and o64 reserve stack space for all argument registers.  */
2021 #define REG_PARM_STACK_SPACE(FNDECL)                    \
2022   (TARGET_OLDABI                                        \
2023    ? (MAX_ARGS_IN_REGISTERS * UNITS_PER_WORD)           \
2024    : 0)
2025
2026 /* Define this if it is the responsibility of the caller to
2027    allocate the area reserved for arguments passed in registers.
2028    If `ACCUMULATE_OUTGOING_ARGS' is also defined, the only effect
2029    of this macro is to determine whether the space is included in
2030    `crtl->outgoing_args_size'.  */
2031 #define OUTGOING_REG_PARM_STACK_SPACE(FNTYPE) 1
2032
2033 #define STACK_BOUNDARY (TARGET_NEWABI ? 128 : 64)
2034 \f
2035 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE) 0
2036
2037 /* Symbolic macros for the registers used to return integer and floating
2038    point values.  */
2039
2040 #define GP_RETURN (GP_REG_FIRST + 2)
2041 #define FP_RETURN ((TARGET_SOFT_FLOAT) ? GP_RETURN : (FP_REG_FIRST + 0))
2042
2043 #define MAX_ARGS_IN_REGISTERS (TARGET_OLDABI ? 4 : 8)
2044
2045 /* Symbolic macros for the first/last argument registers.  */
2046
2047 #define GP_ARG_FIRST (GP_REG_FIRST + 4)
2048 #define GP_ARG_LAST  (GP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2049 #define FP_ARG_FIRST (FP_REG_FIRST + 12)
2050 #define FP_ARG_LAST  (FP_ARG_FIRST + MAX_ARGS_IN_REGISTERS - 1)
2051
2052 #define LIBCALL_VALUE(MODE) \
2053   mips_function_value (NULL_TREE, MODE)
2054
2055 #define FUNCTION_VALUE(VALTYPE, FUNC) \
2056   mips_function_value (VALTYPE, VOIDmode)
2057
2058 /* 1 if N is a possible register number for a function value.
2059    On the MIPS, R2 R3 and F0 F2 are the only register thus used.
2060    Currently, R2 and F0 are only implemented here (C has no complex type)  */
2061
2062 #define FUNCTION_VALUE_REGNO_P(N) ((N) == GP_RETURN || (N) == FP_RETURN \
2063   || (LONG_DOUBLE_TYPE_SIZE == 128 && FP_RETURN != GP_RETURN \
2064       && (N) == FP_RETURN + 2))
2065
2066 /* 1 if N is a possible register number for function argument passing.
2067    We have no FP argument registers when soft-float.  When FP registers
2068    are 32 bits, we can't directly reference the odd numbered ones.  */
2069
2070 #define FUNCTION_ARG_REGNO_P(N)                                 \
2071   ((IN_RANGE((N), GP_ARG_FIRST, GP_ARG_LAST)                    \
2072     || (IN_RANGE((N), FP_ARG_FIRST, FP_ARG_LAST)))              \
2073    && !fixed_regs[N])
2074 \f
2075 /* This structure has to cope with two different argument allocation
2076    schemes.  Most MIPS ABIs view the arguments as a structure, of which
2077    the first N words go in registers and the rest go on the stack.  If I
2078    < N, the Ith word might go in Ith integer argument register or in a
2079    floating-point register.  For these ABIs, we only need to remember
2080    the offset of the current argument into the structure.
2081
2082    The EABI instead allocates the integer and floating-point arguments
2083    separately.  The first N words of FP arguments go in FP registers,
2084    the rest go on the stack.  Likewise, the first N words of the other
2085    arguments go in integer registers, and the rest go on the stack.  We
2086    need to maintain three counts: the number of integer registers used,
2087    the number of floating-point registers used, and the number of words
2088    passed on the stack.
2089
2090    We could keep separate information for the two ABIs (a word count for
2091    the standard ABIs, and three separate counts for the EABI).  But it
2092    seems simpler to view the standard ABIs as forms of EABI that do not
2093    allocate floating-point registers.
2094
2095    So for the standard ABIs, the first N words are allocated to integer
2096    registers, and mips_function_arg decides on an argument-by-argument
2097    basis whether that argument should really go in an integer register,
2098    or in a floating-point one.  */
2099
2100 typedef struct mips_args {
2101   /* Always true for varargs functions.  Otherwise true if at least
2102      one argument has been passed in an integer register.  */
2103   int gp_reg_found;
2104
2105   /* The number of arguments seen so far.  */
2106   unsigned int arg_number;
2107
2108   /* The number of integer registers used so far.  For all ABIs except
2109      EABI, this is the number of words that have been added to the
2110      argument structure, limited to MAX_ARGS_IN_REGISTERS.  */
2111   unsigned int num_gprs;
2112
2113   /* For EABI, the number of floating-point registers used so far.  */
2114   unsigned int num_fprs;
2115
2116   /* The number of words passed on the stack.  */
2117   unsigned int stack_words;
2118
2119   /* On the mips16, we need to keep track of which floating point
2120      arguments were passed in general registers, but would have been
2121      passed in the FP regs if this were a 32-bit function, so that we
2122      can move them to the FP regs if we wind up calling a 32-bit
2123      function.  We record this information in fp_code, encoded in base
2124      four.  A zero digit means no floating point argument, a one digit
2125      means an SFmode argument, and a two digit means a DFmode argument,
2126      and a three digit is not used.  The low order digit is the first
2127      argument.  Thus 6 == 1 * 4 + 2 means a DFmode argument followed by
2128      an SFmode argument.  ??? A more sophisticated approach will be
2129      needed if MIPS_ABI != ABI_32.  */
2130   int fp_code;
2131
2132   /* True if the function has a prototype.  */
2133   int prototype;
2134 } CUMULATIVE_ARGS;
2135
2136 /* Initialize a variable CUM of type CUMULATIVE_ARGS
2137    for a call to a function whose data type is FNTYPE.
2138    For a library call, FNTYPE is 0.  */
2139
2140 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
2141   mips_init_cumulative_args (&CUM, FNTYPE)
2142
2143 /* Update the data in CUM to advance over an argument
2144    of mode MODE and data type TYPE.
2145    (TYPE is null for libcalls where that information may not be available.)  */
2146
2147 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED) \
2148   mips_function_arg_advance (&CUM, MODE, TYPE, NAMED)
2149
2150 /* Determine where to put an argument to a function.
2151    Value is zero to push the argument on the stack,
2152    or a hard register in which to store the argument.
2153
2154    MODE is the argument's machine mode.
2155    TYPE is the data type of the argument (as a tree).
2156     This is null for libcalls where that information may
2157     not be available.
2158    CUM is a variable of type CUMULATIVE_ARGS which gives info about
2159     the preceding args and about the function being called.
2160    NAMED is nonzero if this argument is a named parameter
2161     (otherwise it is an extra parameter matching an ellipsis).  */
2162
2163 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
2164   mips_function_arg (&CUM, MODE, TYPE, NAMED)
2165
2166 #define FUNCTION_ARG_BOUNDARY mips_function_arg_boundary
2167
2168 #define FUNCTION_ARG_PADDING(MODE, TYPE) \
2169   (mips_pad_arg_upward (MODE, TYPE) ? upward : downward)
2170
2171 #define BLOCK_REG_PADDING(MODE, TYPE, FIRST) \
2172   (mips_pad_reg_upward (MODE, TYPE) ? upward : downward)
2173
2174 /* True if using EABI and varargs can be passed in floating-point
2175    registers.  Under these conditions, we need a more complex form
2176    of va_list, which tracks GPR, FPR and stack arguments separately.  */
2177 #define EABI_FLOAT_VARARGS_P \
2178         (mips_abi == ABI_EABI && UNITS_PER_FPVALUE >= UNITS_PER_DOUBLE)
2179
2180 \f
2181 /* Say that the epilogue uses the return address register.  Note that
2182    in the case of sibcalls, the values "used by the epilogue" are
2183    considered live at the start of the called function.
2184
2185    If using a GOT, say that the epilogue also uses GOT_VERSION_REGNUM.
2186    See the comment above load_call<mode> for details.  */
2187 #define EPILOGUE_USES(REGNO) \
2188   ((REGNO) == 31 || (TARGET_USE_GOT && (REGNO) == GOT_VERSION_REGNUM))
2189
2190 /* Treat LOC as a byte offset from the stack pointer and round it up
2191    to the next fully-aligned offset.  */
2192 #define MIPS_STACK_ALIGN(LOC) \
2193   (TARGET_NEWABI ? ((LOC) + 15) & -16 : ((LOC) + 7) & -8)
2194
2195 \f
2196 /* Output assembler code to FILE to increment profiler label # LABELNO
2197    for profiling a function entry.  */
2198
2199 #define FUNCTION_PROFILER(FILE, LABELNO)                                \
2200 {                                                                       \
2201   if (TARGET_MIPS16)                                                    \
2202     sorry ("mips16 function profiling");                                \
2203   fprintf (FILE, "\t.set\tnoat\n");                                     \
2204   fprintf (FILE, "\tmove\t%s,%s\t\t# save current return address\n",    \
2205            reg_names[GP_REG_FIRST + 1], reg_names[GP_REG_FIRST + 31]);  \
2206   /* _mcount treats $2 as the static chain register.  */                \
2207   if (cfun->static_chain_decl != NULL)                                  \
2208     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[2],                     \
2209              reg_names[STATIC_CHAIN_REGNUM]);                           \
2210   if (!TARGET_NEWABI)                                                   \
2211     {                                                                   \
2212       fprintf (FILE,                                                    \
2213                "\t%s\t%s,%s,%d\t\t# _mcount pops 2 words from  stack\n", \
2214                TARGET_64BIT ? "dsubu" : "subu",                         \
2215                reg_names[STACK_POINTER_REGNUM],                         \
2216                reg_names[STACK_POINTER_REGNUM],                         \
2217                Pmode == DImode ? 16 : 8);                               \
2218     }                                                                   \
2219   fprintf (FILE, "\tjal\t_mcount\n");                                   \
2220   fprintf (FILE, "\t.set\tat\n");                                       \
2221   /* _mcount treats $2 as the static chain register.  */                \
2222   if (cfun->static_chain_decl != NULL)                                  \
2223     fprintf (FILE, "\tmove\t%s,%s\n", reg_names[STATIC_CHAIN_REGNUM],   \
2224              reg_names[2]);                                             \
2225 }
2226
2227 /* The profiler preserves all interesting registers, including $31.  */
2228 #define MIPS_SAVE_REG_FOR_PROFILING_P(REGNO) false
2229
2230 /* No mips port has ever used the profiler counter word, so don't emit it
2231    or the label for it.  */
2232
2233 #define NO_PROFILE_COUNTERS 1
2234
2235 /* Define this macro if the code for function profiling should come
2236    before the function prologue.  Normally, the profiling code comes
2237    after.  */
2238
2239 /* #define PROFILE_BEFORE_PROLOGUE */
2240
2241 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
2242    the stack pointer does not matter.  The value is tested only in
2243    functions that have frame pointers.
2244    No definition is equivalent to always zero.  */
2245
2246 #define EXIT_IGNORE_STACK 1
2247
2248 \f
2249 /* A C statement to output, on the stream FILE, assembler code for a
2250    block of data that contains the constant parts of a trampoline.
2251    This code should not include a label--the label is taken care of
2252    automatically.  */
2253
2254 #define TRAMPOLINE_TEMPLATE(STREAM)                                     \
2255 {                                                                       \
2256   if (ptr_mode == DImode)                                               \
2257     fprintf (STREAM, "\t.word\t0x03e0082d\t\t# dmove   $1,$31\n");      \
2258   else                                                                  \
2259     fprintf (STREAM, "\t.word\t0x03e00821\t\t# move   $1,$31\n");       \
2260   fprintf (STREAM, "\t.word\t0x04110001\t\t# bgezal $0,.+8\n");         \
2261   fprintf (STREAM, "\t.word\t0x00000000\t\t# nop\n");                   \
2262   if (ptr_mode == DImode)                                               \
2263     {                                                                   \
2264       fprintf (STREAM, "\t.word\t0xdff90014\t\t# ld     $25,20($31)\n"); \
2265       fprintf (STREAM, "\t.word\t0xdfef001c\t\t# ld     $15,28($31)\n"); \
2266     }                                                                   \
2267   else                                                                  \
2268     {                                                                   \
2269       fprintf (STREAM, "\t.word\t0x8ff90010\t\t# lw     $25,16($31)\n"); \
2270       fprintf (STREAM, "\t.word\t0x8fef0014\t\t# lw     $15,20($31)\n"); \
2271     }                                                                   \
2272   fprintf (STREAM, "\t.word\t0x03200008\t\t# jr     $25\n");            \
2273   if (ptr_mode == DImode)                                               \
2274     {                                                                   \
2275       fprintf (STREAM, "\t.word\t0x0020f82d\t\t# dmove   $31,$1\n");    \
2276       fprintf (STREAM, "\t.word\t0x00000000\t\t# <padding>\n");         \
2277       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <function address>\n"); \
2278       fprintf (STREAM, "\t.dword\t0x00000000\t\t# <static chain value>\n"); \
2279     }                                                                   \
2280   else                                                                  \
2281     {                                                                   \
2282       fprintf (STREAM, "\t.word\t0x0020f821\t\t# move   $31,$1\n");     \
2283       fprintf (STREAM, "\t.word\t0x00000000\t\t# <function address>\n"); \
2284       fprintf (STREAM, "\t.word\t0x00000000\t\t# <static chain value>\n"); \
2285     }                                                                   \
2286 }
2287
2288 /* A C expression for the size in bytes of the trampoline, as an
2289    integer.  */
2290
2291 #define TRAMPOLINE_SIZE (ptr_mode == DImode ? 48 : 36)
2292
2293 /* Alignment required for trampolines, in bits.  */
2294
2295 #define TRAMPOLINE_ALIGNMENT GET_MODE_BITSIZE (ptr_mode)
2296
2297 /* INITIALIZE_TRAMPOLINE calls this library function to flush
2298    program and data caches.  */
2299
2300 #ifndef CACHE_FLUSH_FUNC
2301 #define CACHE_FLUSH_FUNC "_flush_cache"
2302 #endif
2303
2304 #define MIPS_ICACHE_SYNC(ADDR, SIZE)                                    \
2305   /* Flush both caches.  We need to flush the data cache in case        \
2306      the system has a write-back cache.  */                             \
2307   emit_library_call (gen_rtx_SYMBOL_REF (Pmode, mips_cache_flush_func), \
2308                      0, VOIDmode, 3, ADDR, Pmode, SIZE, Pmode,          \
2309                      GEN_INT (3), TYPE_MODE (integer_type_node))
2310
2311 /* A C statement to initialize the variable parts of a trampoline.
2312    ADDR is an RTX for the address of the trampoline; FNADDR is an
2313    RTX for the address of the nested function; STATIC_CHAIN is an
2314    RTX for the static chain value that should be passed to the
2315    function when it is called.  */
2316
2317 #define INITIALIZE_TRAMPOLINE(ADDR, FUNC, CHAIN)                            \
2318 {                                                                           \
2319   rtx func_addr, chain_addr, end_addr;                                      \
2320                                                                             \
2321   func_addr = plus_constant (ADDR, ptr_mode == DImode ? 32 : 28);           \
2322   chain_addr = plus_constant (func_addr, GET_MODE_SIZE (ptr_mode));         \
2323   mips_emit_move (gen_rtx_MEM (ptr_mode, func_addr), FUNC);                 \
2324   mips_emit_move (gen_rtx_MEM (ptr_mode, chain_addr), CHAIN);               \
2325   end_addr = gen_reg_rtx (Pmode);                                           \
2326   emit_insn (gen_add3_insn (end_addr, copy_rtx (ADDR),                      \
2327                             GEN_INT (TRAMPOLINE_SIZE)));                    \
2328   emit_insn (gen_clear_cache (copy_rtx (ADDR), end_addr));                  \
2329 }
2330 \f
2331 /* Addressing modes, and classification of registers for them.  */
2332
2333 #define REGNO_OK_FOR_INDEX_P(REGNO) 0
2334 #define REGNO_MODE_OK_FOR_BASE_P(REGNO, MODE) \
2335   mips_regno_mode_ok_for_base_p (REGNO, MODE, 1)
2336
2337 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
2338    and check its validity for a certain class.
2339    We have two alternate definitions for each of them.
2340    The usual definition accepts all pseudo regs; the other rejects them all.
2341    The symbol REG_OK_STRICT causes the latter definition to be used.
2342
2343    Most source files want to accept pseudo regs in the hope that
2344    they will get allocated to the class that the insn wants them to be in.
2345    Some source files that are used after register allocation
2346    need to be strict.  */
2347
2348 #ifndef REG_OK_STRICT
2349 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2350   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 0)
2351 #else
2352 #define REG_MODE_OK_FOR_BASE_P(X, MODE) \
2353   mips_regno_mode_ok_for_base_p (REGNO (X), MODE, 1)
2354 #endif
2355
2356 #define REG_OK_FOR_INDEX_P(X) 0
2357
2358 \f
2359 /* Maximum number of registers that can appear in a valid memory address.  */
2360
2361 #define MAX_REGS_PER_ADDRESS 1
2362
2363 #ifdef REG_OK_STRICT
2364 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2365 {                                               \
2366   if (mips_legitimate_address_p (MODE, X, 1))   \
2367     goto ADDR;                                  \
2368 }
2369 #else
2370 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR) \
2371 {                                               \
2372   if (mips_legitimate_address_p (MODE, X, 0))   \
2373     goto ADDR;                                  \
2374 }
2375 #endif
2376
2377 /* Check for constness inline but use mips_legitimate_address_p
2378    to check whether a constant really is an address.  */
2379
2380 #define CONSTANT_ADDRESS_P(X) \
2381   (CONSTANT_P (X) && mips_legitimate_address_p (SImode, X, 0))
2382
2383 #define LEGITIMATE_CONSTANT_P(X) (mips_const_insns (X) > 0)
2384
2385 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)                     \
2386   do {                                                          \
2387     if (mips_legitimize_address (&(X), MODE))                   \
2388       goto WIN;                                                 \
2389   } while (0)
2390
2391
2392 /* A C statement or compound statement with a conditional `goto
2393    LABEL;' executed if memory address X (an RTX) can have different
2394    meanings depending on the machine mode of the memory reference it
2395    is used for.
2396
2397    Autoincrement and autodecrement addresses typically have
2398    mode-dependent effects because the amount of the increment or
2399    decrement is the size of the operand being addressed.  Some
2400    machines have other mode-dependent addresses.  Many RISC machines
2401    have no mode-dependent addresses.
2402
2403    You may assume that ADDR is a valid address for the machine.  */
2404
2405 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL) {}
2406
2407 /* This handles the magic '..CURRENT_FUNCTION' symbol, which means
2408    'the start of the function that this code is output in'.  */
2409
2410 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
2411   if (strcmp (NAME, "..CURRENT_FUNCTION") == 0)                         \
2412     asm_fprintf ((FILE), "%U%s",                                        \
2413                  XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0)); \
2414   else                                                                  \
2415     asm_fprintf ((FILE), "%U%s", (NAME))
2416 \f
2417 /* Flag to mark a function decl symbol that requires a long call.  */
2418 #define SYMBOL_FLAG_LONG_CALL   (SYMBOL_FLAG_MACH_DEP << 0)
2419 #define SYMBOL_REF_LONG_CALL_P(X)                                       \
2420   ((SYMBOL_REF_FLAGS (X) & SYMBOL_FLAG_LONG_CALL) != 0)
2421
2422 /* True if we're generating a form of MIPS16 code in which jump tables
2423    are stored in the text section and encoded as 16-bit PC-relative
2424    offsets.  This is only possible when general text loads are allowed,
2425    since the table access itself will be an "lh" instruction.  */
2426 /* ??? 16-bit offsets can overflow in large functions.  */
2427 #define TARGET_MIPS16_SHORT_JUMP_TABLES TARGET_MIPS16_TEXT_LOADS
2428
2429 #define JUMP_TABLES_IN_TEXT_SECTION TARGET_MIPS16_SHORT_JUMP_TABLES
2430
2431 #define CASE_VECTOR_MODE (TARGET_MIPS16_SHORT_JUMP_TABLES ? HImode : ptr_mode)
2432
2433 #define CASE_VECTOR_PC_RELATIVE TARGET_MIPS16_SHORT_JUMP_TABLES
2434
2435 /* Define this as 1 if `char' should by default be signed; else as 0.  */
2436 #ifndef DEFAULT_SIGNED_CHAR
2437 #define DEFAULT_SIGNED_CHAR 1
2438 #endif
2439
2440 /* Although LDC1 and SDC1 provide 64-bit moves on 32-bit targets,
2441    we generally don't want to use them for copying arbitrary data.
2442    A single N-word move is usually the same cost as N single-word moves.  */
2443 #define MOVE_MAX UNITS_PER_WORD
2444 #define MAX_MOVE_MAX 8
2445
2446 /* Define this macro as a C expression which is nonzero if
2447    accessing less than a word of memory (i.e. a `char' or a
2448    `short') is no faster than accessing a word of memory, i.e., if
2449    such access require more than one instruction or if there is no
2450    difference in cost between byte and (aligned) word loads.
2451
2452    On RISC machines, it tends to generate better code to define
2453    this as 1, since it avoids making a QI or HI mode register.
2454
2455    But, generating word accesses for -mips16 is generally bad as shifts
2456    (often extended) would be needed for byte accesses.  */
2457 #define SLOW_BYTE_ACCESS (!TARGET_MIPS16)
2458
2459 /* Define this to be nonzero if shift instructions ignore all but the low-order
2460    few bits.  */
2461 #define SHIFT_COUNT_TRUNCATED 1
2462
2463 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
2464    is done just by pretending it is already truncated.  */
2465 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) \
2466   (TARGET_64BIT ? ((INPREC) <= 32 || (OUTPREC) > 32) : 1)
2467
2468
2469 /* Specify the machine mode that pointers have.
2470    After generation of rtl, the compiler makes no further distinction
2471    between pointers and any other objects of this machine mode.  */
2472
2473 #ifndef Pmode
2474 #define Pmode (TARGET_64BIT && TARGET_LONG64 ? DImode : SImode)
2475 #endif
2476
2477 /* Give call MEMs SImode since it is the "most permissive" mode
2478    for both 32-bit and 64-bit targets.  */
2479
2480 #define FUNCTION_MODE SImode
2481
2482 \f
2483 /* A C expression for the cost of moving data from a register in
2484    class FROM to one in class TO.  The classes are expressed using
2485    the enumeration values such as `GENERAL_REGS'.  A value of 2 is
2486    the default; other values are interpreted relative to that.
2487
2488    It is not required that the cost always equal 2 when FROM is the
2489    same as TO; on some machines it is expensive to move between
2490    registers if they are not general registers.
2491
2492    If reload sees an insn consisting of a single `set' between two
2493    hard registers, and if `REGISTER_MOVE_COST' applied to their
2494    classes returns a value of 2, reload does not check to ensure
2495    that the constraints of the insn are met.  Setting a cost of
2496    other than 2 will allow reload to verify that the constraints are
2497    met.  You should do this if the `movM' pattern's constraints do
2498    not allow such copying.  */
2499
2500 #define REGISTER_MOVE_COST(MODE, FROM, TO)                              \
2501   mips_register_move_cost (MODE, FROM, TO)
2502
2503 #define MEMORY_MOVE_COST(MODE,CLASS,TO_P) \
2504   (mips_cost->memory_latency                    \
2505    + memory_move_secondary_cost ((MODE), (CLASS), (TO_P)))
2506
2507 /* Define if copies to/from condition code registers should be avoided.
2508
2509    This is needed for the MIPS because reload_outcc is not complete;
2510    it needs to handle cases where the source is a general or another
2511    condition code register.  */
2512 #define AVOID_CCMODE_COPIES
2513
2514 /* A C expression for the cost of a branch instruction.  A value of
2515    1 is the default; other values are interpreted relative to that.  */
2516
2517 #define BRANCH_COST mips_branch_cost
2518 #define LOGICAL_OP_NON_SHORT_CIRCUIT 0
2519
2520 /* If defined, modifies the length assigned to instruction INSN as a
2521    function of the context in which it is used.  LENGTH is an lvalue
2522    that contains the initially computed length of the insn and should
2523    be updated with the correct length of the insn.  */
2524 #define ADJUST_INSN_LENGTH(INSN, LENGTH) \
2525   ((LENGTH) = mips_adjust_insn_length ((INSN), (LENGTH)))
2526
2527 /* Return the asm template for a non-MIPS16 conditional branch instruction.
2528    OPCODE is the opcode's mnemonic and OPERANDS is the asm template for
2529    its operands.  */
2530 #define MIPS_BRANCH(OPCODE, OPERANDS) \
2531   "%*" OPCODE "%?\t" OPERANDS "%/"
2532
2533 /* Return the asm template for a call.  INSN is the instruction's mnemonic
2534    ("j" or "jal"), OPERANDS are its operands, and OPNO is the operand number
2535    of the target.
2536
2537    When generating GOT code without explicit relocation operators,
2538    all calls should use assembly macros.  Otherwise, all indirect
2539    calls should use "jr" or "jalr"; we will arrange to restore $gp
2540    afterwards if necessary.  Finally, we can only generate direct
2541    calls for -mabicalls by temporarily switching to non-PIC mode.  */
2542 #define MIPS_CALL(INSN, OPERANDS, OPNO)                         \
2543   (TARGET_USE_GOT && !TARGET_EXPLICIT_RELOCS                    \
2544    ? "%*" INSN "\t%" #OPNO "%/"                                 \
2545    : REG_P (OPERANDS[OPNO])                                     \
2546    ? "%*" INSN "r\t%" #OPNO "%/"                                \
2547    : TARGET_ABICALLS                                            \
2548    ? (".option\tpic0\n\t"                                       \
2549       "%*" INSN "\t%" #OPNO "%/\n\t"                            \
2550       ".option\tpic2")                                          \
2551    : "%*" INSN "\t%" #OPNO "%/")
2552 \f
2553 /* Control the assembler format that we output.  */
2554
2555 /* Output to assembler file text saying following lines
2556    may contain character constants, extra white space, comments, etc.  */
2557
2558 #ifndef ASM_APP_ON
2559 #define ASM_APP_ON " #APP\n"
2560 #endif
2561
2562 /* Output to assembler file text saying following lines
2563    no longer contain unusual constructs.  */
2564
2565 #ifndef ASM_APP_OFF
2566 #define ASM_APP_OFF " #NO_APP\n"
2567 #endif
2568
2569 #define REGISTER_NAMES                                                     \
2570 { "$0",   "$1",   "$2",   "$3",   "$4",   "$5",   "$6",   "$7",            \
2571   "$8",   "$9",   "$10",  "$11",  "$12",  "$13",  "$14",  "$15",           \
2572   "$16",  "$17",  "$18",  "$19",  "$20",  "$21",  "$22",  "$23",           \
2573   "$24",  "$25",  "$26",  "$27",  "$28",  "$sp",  "$fp",  "$31",           \
2574   "$f0",  "$f1",  "$f2",  "$f3",  "$f4",  "$f5",  "$f6",  "$f7",           \
2575   "$f8",  "$f9",  "$f10", "$f11", "$f12", "$f13", "$f14", "$f15",          \
2576   "$f16", "$f17", "$f18", "$f19", "$f20", "$f21", "$f22", "$f23",          \
2577   "$f24", "$f25", "$f26", "$f27", "$f28", "$f29", "$f30", "$f31",          \
2578   "hi",   "lo",   "",     "$fcc0","$fcc1","$fcc2","$fcc3","$fcc4",         \
2579   "$fcc5","$fcc6","$fcc7","", "", "$arg", "$frame", "$fakec",              \
2580   "$c0r0", "$c0r1", "$c0r2", "$c0r3", "$c0r4", "$c0r5", "$c0r6", "$c0r7",  \
2581   "$c0r8", "$c0r9", "$c0r10","$c0r11","$c0r12","$c0r13","$c0r14","$c0r15", \
2582   "$c0r16","$c0r17","$c0r18","$c0r19","$c0r20","$c0r21","$c0r22","$c0r23", \
2583   "$c0r24","$c0r25","$c0r26","$c0r27","$c0r28","$c0r29","$c0r30","$c0r31", \
2584   "$c2r0", "$c2r1", "$c2r2", "$c2r3", "$c2r4", "$c2r5", "$c2r6", "$c2r7",  \
2585   "$c2r8", "$c2r9", "$c2r10","$c2r11","$c2r12","$c2r13","$c2r14","$c2r15", \
2586   "$c2r16","$c2r17","$c2r18","$c2r19","$c2r20","$c2r21","$c2r22","$c2r23", \
2587   "$c2r24","$c2r25","$c2r26","$c2r27","$c2r28","$c2r29","$c2r30","$c2r31", \
2588   "$c3r0", "$c3r1", "$c3r2", "$c3r3", "$c3r4", "$c3r5", "$c3r6", "$c3r7",  \
2589   "$c3r8", "$c3r9", "$c3r10","$c3r11","$c3r12","$c3r13","$c3r14","$c3r15", \
2590   "$c3r16","$c3r17","$c3r18","$c3r19","$c3r20","$c3r21","$c3r22","$c3r23", \
2591   "$c3r24","$c3r25","$c3r26","$c3r27","$c3r28","$c3r29","$c3r30","$c3r31", \
2592   "$ac1hi","$ac1lo","$ac2hi","$ac2lo","$ac3hi","$ac3lo","$dsp_po","$dsp_sc", \
2593   "$dsp_ca","$dsp_ou","$dsp_cc","$dsp_ef" }
2594
2595 /* List the "software" names for each register.  Also list the numerical
2596    names for $fp and $sp.  */
2597
2598 #define ADDITIONAL_REGISTER_NAMES                                       \
2599 {                                                                       \
2600   { "$29",      29 + GP_REG_FIRST },                                    \
2601   { "$30",      30 + GP_REG_FIRST },                                    \
2602   { "at",        1 + GP_REG_FIRST },                                    \
2603   { "v0",        2 + GP_REG_FIRST },                                    \
2604   { "v1",        3 + GP_REG_FIRST },                                    \
2605   { "a0",        4 + GP_REG_FIRST },                                    \
2606   { "a1",        5 + GP_REG_FIRST },                                    \
2607   { "a2",        6 + GP_REG_FIRST },                                    \
2608   { "a3",        7 + GP_REG_FIRST },                                    \
2609   { "t0",        8 + GP_REG_FIRST },                                    \
2610   { "t1",        9 + GP_REG_FIRST },                                    \
2611   { "t2",       10 + GP_REG_FIRST },                                    \
2612   { "t3",       11 + GP_REG_FIRST },                                    \
2613   { "t4",       12 + GP_REG_FIRST },                                    \
2614   { "t5",       13 + GP_REG_FIRST },                                    \
2615   { "t6",       14 + GP_REG_FIRST },                                    \
2616   { "t7",       15 + GP_REG_FIRST },                                    \
2617   { "s0",       16 + GP_REG_FIRST },                                    \
2618   { "s1",       17 + GP_REG_FIRST },                                    \
2619   { "s2",       18 + GP_REG_FIRST },                                    \
2620   { "s3",       19 + GP_REG_FIRST },                                    \
2621   { "s4",       20 + GP_REG_FIRST },                                    \
2622   { "s5",       21 + GP_REG_FIRST },                                    \
2623   { "s6",       22 + GP_REG_FIRST },                                    \
2624   { "s7",       23 + GP_REG_FIRST },                                    \
2625   { "t8",       24 + GP_REG_FIRST },                                    \
2626   { "t9",       25 + GP_REG_FIRST },                                    \
2627   { "k0",       26 + GP_REG_FIRST },                                    \
2628   { "k1",       27 + GP_REG_FIRST },                                    \
2629   { "gp",       28 + GP_REG_FIRST },                                    \
2630   { "sp",       29 + GP_REG_FIRST },                                    \
2631   { "fp",       30 + GP_REG_FIRST },                                    \
2632   { "ra",       31 + GP_REG_FIRST },                                    \
2633   ALL_COP_ADDITIONAL_REGISTER_NAMES                                     \
2634 }
2635
2636 /* This is meant to be redefined in the host dependent files.  It is a
2637    set of alternative names and regnums for mips coprocessors.  */
2638
2639 #define ALL_COP_ADDITIONAL_REGISTER_NAMES
2640
2641 #define PRINT_OPERAND mips_print_operand
2642 #define PRINT_OPERAND_PUNCT_VALID_P(CODE) mips_print_operand_punct[CODE]
2643 #define PRINT_OPERAND_ADDRESS mips_print_operand_address
2644
2645 /* A C statement, to be executed after all slot-filler instructions
2646    have been output.  If necessary, call `dbr_sequence_length' to
2647    determine the number of slots filled in a sequence (zero if not
2648    currently outputting a sequence), to decide how many no-ops to
2649    output, or whatever.
2650
2651    Don't define this macro if it has nothing to do, but it is
2652    helpful in reading assembly output if the extent of the delay
2653    sequence is made explicit (e.g. with white space).
2654
2655    Note that output routines for instructions with delay slots must
2656    be prepared to deal with not being output as part of a sequence
2657    (i.e.  when the scheduling pass is not run, or when no slot
2658    fillers could be found.)  The variable `final_sequence' is null
2659    when not processing a sequence, otherwise it contains the
2660    `sequence' rtx being output.  */
2661
2662 #define DBR_OUTPUT_SEQEND(STREAM)                                       \
2663 do                                                                      \
2664   {                                                                     \
2665     if (set_nomacro > 0 && --set_nomacro == 0)                          \
2666       fputs ("\t.set\tmacro\n", STREAM);                                \
2667                                                                         \
2668     if (set_noreorder > 0 && --set_noreorder == 0)                      \
2669       fputs ("\t.set\treorder\n", STREAM);                              \
2670                                                                         \
2671     fputs ("\n", STREAM);                                               \
2672   }                                                                     \
2673 while (0)
2674
2675 /* How to tell the debugger about changes of source files.  */
2676 #define ASM_OUTPUT_SOURCE_FILENAME mips_output_filename
2677
2678 /* mips-tfile does not understand .stabd directives.  */
2679 #define DBX_OUTPUT_SOURCE_LINE(STREAM, LINE, COUNTER) do {      \
2680   dbxout_begin_stabn_sline (LINE);                              \
2681   dbxout_stab_value_internal_label ("LM", &COUNTER);            \
2682 } while (0)
2683
2684 /* Use .loc directives for SDB line numbers.  */
2685 #define SDB_OUTPUT_SOURCE_LINE(STREAM, LINE)                    \
2686   fprintf (STREAM, "\t.loc\t%d %d\n", num_source_filenames, LINE)
2687
2688 /* The MIPS implementation uses some labels for its own purpose.  The
2689    following lists what labels are created, and are all formed by the
2690    pattern $L[a-z].*.  The machine independent portion of GCC creates
2691    labels matching:  $L[A-Z][0-9]+ and $L[0-9]+.
2692
2693         LM[0-9]+        Silicon Graphics/ECOFF stabs label before each stmt.
2694         $Lb[0-9]+       Begin blocks for MIPS debug support
2695         $Lc[0-9]+       Label for use in s<xx> operation.
2696         $Le[0-9]+       End blocks for MIPS debug support  */
2697
2698 #undef ASM_DECLARE_OBJECT_NAME
2699 #define ASM_DECLARE_OBJECT_NAME(STREAM, NAME, DECL) \
2700   mips_declare_object (STREAM, NAME, "", ":\n")
2701
2702 /* Globalizing directive for a label.  */
2703 #define GLOBAL_ASM_OP "\t.globl\t"
2704
2705 /* This says how to define a global common symbol.  */
2706
2707 #define ASM_OUTPUT_ALIGNED_DECL_COMMON mips_output_aligned_decl_common
2708
2709 /* This says how to define a local common symbol (i.e., not visible to
2710    linker).  */
2711
2712 #ifndef ASM_OUTPUT_ALIGNED_LOCAL
2713 #define ASM_OUTPUT_ALIGNED_LOCAL(STREAM, NAME, SIZE, ALIGN) \
2714   mips_declare_common_object (STREAM, NAME, "\n\t.lcomm\t", SIZE, ALIGN, false)
2715 #endif
2716
2717 /* This says how to output an external.  It would be possible not to
2718    output anything and let undefined symbol become external. However
2719    the assembler uses length information on externals to allocate in
2720    data/sdata bss/sbss, thereby saving exec time.  */
2721
2722 #undef ASM_OUTPUT_EXTERNAL
2723 #define ASM_OUTPUT_EXTERNAL(STREAM,DECL,NAME) \
2724   mips_output_external(STREAM,DECL,NAME)
2725
2726 /* This is how to declare a function name.  The actual work of
2727    emitting the label is moved to function_prologue, so that we can
2728    get the line number correctly emitted before the .ent directive,
2729    and after any .file directives.  Define as empty so that the function
2730    is not declared before the .ent directive elsewhere.  */
2731
2732 #undef ASM_DECLARE_FUNCTION_NAME
2733 #define ASM_DECLARE_FUNCTION_NAME(STREAM,NAME,DECL)
2734
2735 /* This is how to store into the string LABEL
2736    the symbol_ref name of an internal numbered label where
2737    PREFIX is the class of label and NUM is the number within the class.
2738    This is suitable for output with `assemble_name'.  */
2739
2740 #undef ASM_GENERATE_INTERNAL_LABEL
2741 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)                   \
2742   sprintf ((LABEL), "*%s%s%ld", (LOCAL_LABEL_PREFIX), (PREFIX), (long)(NUM))
2743
2744 /* This is how to output an element of a case-vector that is absolute.  */
2745
2746 #define ASM_OUTPUT_ADDR_VEC_ELT(STREAM, VALUE)                          \
2747   fprintf (STREAM, "\t%s\t%sL%d\n",                                     \
2748            ptr_mode == DImode ? ".dword" : ".word",                     \
2749            LOCAL_LABEL_PREFIX,                                          \
2750            VALUE)
2751
2752 /* This is how to output an element of a case-vector.  We can make the
2753    entries PC-relative in MIPS16 code and GP-relative when .gp(d)word
2754    is supported.  */
2755
2756 #define ASM_OUTPUT_ADDR_DIFF_ELT(STREAM, BODY, VALUE, REL)              \
2757 do {                                                                    \
2758   if (TARGET_MIPS16_SHORT_JUMP_TABLES)                                  \
2759     fprintf (STREAM, "\t.half\t%sL%d-%sL%d\n",                          \
2760              LOCAL_LABEL_PREFIX, VALUE, LOCAL_LABEL_PREFIX, REL);       \
2761   else if (TARGET_GPWORD)                                               \
2762     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2763              ptr_mode == DImode ? ".gpdword" : ".gpword",               \
2764              LOCAL_LABEL_PREFIX, VALUE);                                \
2765   else if (TARGET_RTP_PIC)                                              \
2766     {                                                                   \
2767       /* Make the entry relative to the start of the function.  */      \
2768       rtx fnsym = XEXP (DECL_RTL (current_function_decl), 0);           \
2769       fprintf (STREAM, "\t%s\t%sL%d-",                                  \
2770                Pmode == DImode ? ".dword" : ".word",                    \
2771                LOCAL_LABEL_PREFIX, VALUE);                              \
2772       assemble_name (STREAM, XSTR (fnsym, 0));                          \
2773       fprintf (STREAM, "\n");                                           \
2774     }                                                                   \
2775   else                                                                  \
2776     fprintf (STREAM, "\t%s\t%sL%d\n",                                   \
2777              ptr_mode == DImode ? ".dword" : ".word",                   \
2778              LOCAL_LABEL_PREFIX, VALUE);                                \
2779 } while (0)
2780
2781 /* This is how to output an assembler line
2782    that says to advance the location counter
2783    to a multiple of 2**LOG bytes.  */
2784
2785 #define ASM_OUTPUT_ALIGN(STREAM,LOG)                                    \
2786   fprintf (STREAM, "\t.align\t%d\n", (LOG))
2787
2788 /* This is how to output an assembler line to advance the location
2789    counter by SIZE bytes.  */
2790
2791 #undef ASM_OUTPUT_SKIP
2792 #define ASM_OUTPUT_SKIP(STREAM,SIZE)                                    \
2793   fprintf (STREAM, "\t.space\t"HOST_WIDE_INT_PRINT_UNSIGNED"\n", (SIZE))
2794
2795 /* This is how to output a string.  */
2796 #undef ASM_OUTPUT_ASCII
2797 #define ASM_OUTPUT_ASCII mips_output_ascii
2798
2799 /* Output #ident as a in the read-only data section.  */
2800 #undef  ASM_OUTPUT_IDENT
2801 #define ASM_OUTPUT_IDENT(FILE, STRING)                                  \
2802 {                                                                       \
2803   const char *p = STRING;                                               \
2804   int size = strlen (p) + 1;                                            \
2805   switch_to_section (readonly_data_section);                            \
2806   assemble_string (p, size);                                            \
2807 }
2808 \f
2809 /* Default to -G 8 */
2810 #ifndef MIPS_DEFAULT_GVALUE
2811 #define MIPS_DEFAULT_GVALUE 8
2812 #endif
2813
2814 /* Define the strings to put out for each section in the object file.  */
2815 #define TEXT_SECTION_ASM_OP     "\t.text"       /* instructions */
2816 #define DATA_SECTION_ASM_OP     "\t.data"       /* large data */
2817
2818 #undef READONLY_DATA_SECTION_ASM_OP
2819 #define READONLY_DATA_SECTION_ASM_OP    "\t.rdata"      /* read-only data */
2820 \f
2821 #define ASM_OUTPUT_REG_PUSH(STREAM,REGNO)                               \
2822 do                                                                      \
2823   {                                                                     \
2824     fprintf (STREAM, "\t%s\t%s,%s,-8\n\t%s\t%s,0(%s)\n",                \
2825              TARGET_64BIT ? "daddiu" : "addiu",                         \
2826              reg_names[STACK_POINTER_REGNUM],                           \
2827              reg_names[STACK_POINTER_REGNUM],                           \
2828              TARGET_64BIT ? "sd" : "sw",                                \
2829              reg_names[REGNO],                                          \
2830              reg_names[STACK_POINTER_REGNUM]);                          \
2831   }                                                                     \
2832 while (0)
2833
2834 #define ASM_OUTPUT_REG_POP(STREAM,REGNO)                                \
2835 do                                                                      \
2836   {                                                                     \
2837     if (! set_noreorder)                                                \
2838       fprintf (STREAM, "\t.set\tnoreorder\n");                          \
2839                                                                         \
2840     fprintf (STREAM, "\t%s\t%s,0(%s)\n\t%s\t%s,%s,8\n",                 \
2841              TARGET_64BIT ? "ld" : "lw",                                \
2842              reg_names[REGNO],                                          \
2843              reg_names[STACK_POINTER_REGNUM],                           \
2844              TARGET_64BIT ? "daddu" : "addu",                           \
2845              reg_names[STACK_POINTER_REGNUM],                           \
2846              reg_names[STACK_POINTER_REGNUM]);                          \
2847                                                                         \
2848     if (! set_noreorder)                                                \
2849       fprintf (STREAM, "\t.set\treorder\n");                            \
2850   }                                                                     \
2851 while (0)
2852
2853 /* How to start an assembler comment.
2854    The leading space is important (the mips native assembler requires it).  */
2855 #ifndef ASM_COMMENT_START
2856 #define ASM_COMMENT_START " #"
2857 #endif
2858 \f
2859 /* Default definitions for size_t and ptrdiff_t.  We must override the
2860    definitions from ../svr4.h on mips-*-linux-gnu.  */
2861
2862 #undef SIZE_TYPE
2863 #define SIZE_TYPE (POINTER_SIZE == 64 ? "long unsigned int" : "unsigned int")
2864
2865 #undef PTRDIFF_TYPE
2866 #define PTRDIFF_TYPE (POINTER_SIZE == 64 ? "long int" : "int")
2867
2868 /* The maximum number of bytes that can be copied by one iteration of
2869    a movmemsi loop; see mips_block_move_loop.  */
2870 #define MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER \
2871   (UNITS_PER_WORD * 4)
2872
2873 /* The maximum number of bytes that can be copied by a straight-line
2874    implementation of movmemsi; see mips_block_move_straight.  We want
2875    to make sure that any loop-based implementation will iterate at
2876    least twice.  */
2877 #define MIPS_MAX_MOVE_BYTES_STRAIGHT \
2878   (MIPS_MAX_MOVE_BYTES_PER_LOOP_ITER * 2)
2879
2880 /* The base cost of a memcpy call, for MOVE_RATIO and friends.  These
2881    values were determined experimentally by benchmarking with CSiBE.
2882    In theory, the call overhead is higher for TARGET_ABICALLS (especially
2883    for o32 where we have to restore $gp afterwards as well as make an
2884    indirect call), but in practice, bumping this up higher for
2885    TARGET_ABICALLS doesn't make much difference to code size.  */
2886
2887 #define MIPS_CALL_RATIO 8
2888
2889 /* Any loop-based implementation of movmemsi will have at least
2890    MIPS_MAX_MOVE_BYTES_STRAIGHT / UNITS_PER_WORD memory-to-memory
2891    moves, so allow individual copies of fewer elements.
2892
2893    When movmemsi is not available, use a value approximating
2894    the length of a memcpy call sequence, so that move_by_pieces
2895    will generate inline code if it is shorter than a function call.
2896    Since move_by_pieces_ninsns counts memory-to-memory moves, but
2897    we'll have to generate a load/store pair for each, halve the
2898    value of MIPS_CALL_RATIO to take that into account.  */
2899
2900 #define MOVE_RATIO                                      \
2901   (HAVE_movmemsi                                        \
2902    ? MIPS_MAX_MOVE_BYTES_STRAIGHT / MOVE_MAX            \
2903    : MIPS_CALL_RATIO / 2)
2904
2905 /* movmemsi is meant to generate code that is at least as good as
2906    move_by_pieces.  However, movmemsi effectively uses a by-pieces
2907    implementation both for moves smaller than a word and for word-aligned
2908    moves of no more than MIPS_MAX_MOVE_BYTES_STRAIGHT bytes.  We should
2909    allow the tree-level optimisers to do such moves by pieces, as it
2910    often exposes other optimization opportunities.  We might as well
2911    continue to use movmemsi at the rtl level though, as it produces
2912    better code when scheduling is disabled (such as at -O).  */
2913
2914 #define MOVE_BY_PIECES_P(SIZE, ALIGN)                           \
2915   (HAVE_movmemsi                                                \
2916    ? (!currently_expanding_to_rtl                               \
2917       && ((ALIGN) < BITS_PER_WORD                               \
2918           ? (SIZE) < UNITS_PER_WORD                             \
2919           : (SIZE) <= MIPS_MAX_MOVE_BYTES_STRAIGHT))            \
2920    : (move_by_pieces_ninsns (SIZE, ALIGN, MOVE_MAX_PIECES + 1)  \
2921       < (unsigned int) MOVE_RATIO))
2922
2923 /* For CLEAR_RATIO, when optimizing for size, give a better estimate
2924    of the length of a memset call, but use the default otherwise.  */
2925
2926 #define CLEAR_RATIO \
2927   (optimize_size ? MIPS_CALL_RATIO : 15)
2928
2929 /* This is similar to CLEAR_RATIO, but for a non-zero constant, so when
2930    optimizing for size adjust the ratio to account for the overhead of
2931    loading the constant and replicating it across the word.  */
2932
2933 #define SET_RATIO \
2934   (optimize_size ? MIPS_CALL_RATIO - 2 : 15)
2935
2936 /* STORE_BY_PIECES_P can be used when copying a constant string, but
2937    in that case each word takes 3 insns (lui, ori, sw), or more in
2938    64-bit mode, instead of 2 (lw, sw).  For now we always fail this
2939    and let the move_by_pieces code copy the string from read-only
2940    memory.  In the future, this could be tuned further for multi-issue
2941    CPUs that can issue stores down one pipe and arithmetic instructions
2942    down another; in that case, the lui/ori/sw combination would be a
2943    win for long enough strings.  */
2944
2945 #define STORE_BY_PIECES_P(SIZE, ALIGN) 0
2946 \f
2947 #ifndef __mips16
2948 /* Since the bits of the _init and _fini function is spread across
2949    many object files, each potentially with its own GP, we must assume
2950    we need to load our GP.  We don't preserve $gp or $ra, since each
2951    init/fini chunk is supposed to initialize $gp, and crti/crtn
2952    already take care of preserving $ra and, when appropriate, $gp.  */
2953 #if (defined _ABIO32 && _MIPS_SIM == _ABIO32)
2954 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2955    asm (SECTION_OP "\n\
2956         .set noreorder\n\
2957         bal 1f\n\
2958         nop\n\
2959 1:      .cpload $31\n\
2960         .set reorder\n\
2961         jal " USER_LABEL_PREFIX #FUNC "\n\
2962         " TEXT_SECTION_ASM_OP);
2963 #endif /* Switch to #elif when we're no longer limited by K&R C.  */
2964 #if (defined _ABIN32 && _MIPS_SIM == _ABIN32) \
2965    || (defined _ABI64 && _MIPS_SIM == _ABI64)
2966 #define CRT_CALL_STATIC_FUNCTION(SECTION_OP, FUNC)      \
2967    asm (SECTION_OP "\n\
2968         .set noreorder\n\
2969         bal 1f\n\
2970         nop\n\
2971 1:      .set reorder\n\
2972         .cpsetup $31, $2, 1b\n\
2973         jal " USER_LABEL_PREFIX #FUNC "\n\
2974         " TEXT_SECTION_ASM_OP);
2975 #endif
2976 #endif
2977
2978 #ifndef HAVE_AS_TLS
2979 #define HAVE_AS_TLS 0
2980 #endif
2981
2982 /* Return an asm string that atomically:
2983
2984      - Compares memory reference %1 to register %2 and, if they are
2985        equal, changes %1 to %3.
2986
2987      - Sets register %0 to the old value of memory reference %1.
2988
2989    SUFFIX is the suffix that should be added to "ll" and "sc" instructions
2990    and OP is the instruction that should be used to load %3 into a
2991    register.  */
2992 #define MIPS_COMPARE_AND_SWAP(SUFFIX, OP)       \
2993   "%(%<%[%|sync\n"                              \
2994   "1:\tll" SUFFIX "\t%0,%1\n"                   \
2995   "\tbne\t%0,%z2,2f\n"                          \
2996   "\t" OP "\t%@,%3\n"                           \
2997   "\tsc" SUFFIX "\t%@,%1\n"                     \
2998   "\tbeq\t%@,%.,1b\n"                           \
2999   "\tnop\n"                                     \
3000   "\tsync%-%]%>%)\n"                            \
3001   "2:\n"
3002
3003 /* Return an asm string that atomically:
3004
3005      - Given that %2 contains a bit mask and %3 the inverted mask and
3006        that %4 and %5 have already been ANDed with %2.
3007
3008      - Compares the bits in memory reference %1 selected by mask %2 to
3009        register %4 and, if they are equal, changes the selected bits
3010        in memory to %5.
3011
3012      - Sets register %0 to the old value of memory reference %1.
3013
3014     OPS are the instructions needed to OR %5 with %@.  */
3015 #define MIPS_COMPARE_AND_SWAP_12(OPS)           \
3016   "%(%<%[%|sync\n"                              \
3017   "1:\tll\t%0,%1\n"                             \
3018   "\tand\t%@,%0,%2\n"                           \
3019   "\tbne\t%@,%z4,2f\n"                          \
3020   "\tand\t%@,%0,%3\n"                           \
3021   OPS                                           \
3022   "\tsc\t%@,%1\n"                               \
3023   "\tbeq\t%@,%.,1b\n"                           \
3024   "\tnop\n"                                     \
3025   "\tsync%-%]%>%)\n"                            \
3026   "2:\n"
3027
3028 #define MIPS_COMPARE_AND_SWAP_12_ZERO_OP ""
3029 #define MIPS_COMPARE_AND_SWAP_12_NONZERO_OP "\tor\t%@,%@,%5\n"
3030
3031
3032 /* Return an asm string that atomically:
3033
3034      - Sets memory reference %0 to %0 INSN %1.
3035
3036    SUFFIX is the suffix that should be added to "ll" and "sc"
3037    instructions.  */
3038 #define MIPS_SYNC_OP(SUFFIX, INSN)              \
3039   "%(%<%[%|sync\n"                              \
3040   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3041   "\t" INSN "\t%@,%@,%1\n"                      \
3042   "\tsc" SUFFIX "\t%@,%0\n"                     \
3043   "\tbeq\t%@,%.,1b\n"                           \
3044   "\tnop\n"                                     \
3045   "\tsync%-%]%>%)"
3046
3047 /* Return an asm string that atomically:
3048
3049      - Given that %1 contains a bit mask and %2 the inverted mask and
3050        that %3 has already been ANDed with %1.
3051
3052      - Sets the selected bits of memory reference %0 to %0 INSN %3.
3053
3054      - Uses scratch register %4.
3055
3056     NOT_OP are the optional instructions to do a bit-wise not
3057     operation in conjunction with an AND INSN to generate a sync_nand
3058     operation.  */
3059 #define MIPS_SYNC_OP_12(INSN, NOT_OP)           \
3060   "%(%<%[%|sync\n"                              \
3061   "1:\tll\t%4,%0\n"                             \
3062   "\tand\t%@,%4,%2\n"                           \
3063   NOT_OP                                        \
3064   "\t" INSN "\t%4,%4,%z3\n"                     \
3065   "\tand\t%4,%4,%1\n"                           \
3066   "\tor\t%@,%@,%4\n"                            \
3067   "\tsc\t%@,%0\n"                               \
3068   "\tbeq\t%@,%.,1b\n"                           \
3069   "\tnop\n"                                     \
3070   "\tsync%-%]%>%)"
3071
3072 #define MIPS_SYNC_OP_12_NOT_NOP ""
3073 #define MIPS_SYNC_OP_12_NOT_NOT "\tnor\t%4,%4,%.\n"
3074
3075 /* Return an asm string that atomically:
3076
3077      - Given that %2 contains a bit mask and %3 the inverted mask and
3078        that %4 has already been ANDed with %2.
3079
3080      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3081
3082      - Sets %0 to the original value of %1.
3083
3084      - Uses scratch register %5.
3085
3086     NOT_OP are the optional instructions to do a bit-wise not
3087     operation in conjunction with an AND INSN to generate a sync_nand
3088     operation.
3089
3090     REG is used in conjunction with NOT_OP and is used to select the
3091     register operated on by the INSN.  */
3092 #define MIPS_SYNC_OLD_OP_12(INSN, NOT_OP, REG)  \
3093   "%(%<%[%|sync\n"                              \
3094   "1:\tll\t%0,%1\n"                             \
3095   "\tand\t%@,%0,%3\n"                           \
3096   NOT_OP                                        \
3097   "\t" INSN "\t%5," REG ",%z4\n"                \
3098   "\tand\t%5,%5,%2\n"                           \
3099   "\tor\t%@,%@,%5\n"                            \
3100   "\tsc\t%@,%1\n"                               \
3101   "\tbeq\t%@,%.,1b\n"                           \
3102   "\tnop\n"                                     \
3103   "\tsync%-%]%>%)"
3104
3105 #define MIPS_SYNC_OLD_OP_12_NOT_NOP ""
3106 #define MIPS_SYNC_OLD_OP_12_NOT_NOP_REG "%0"
3107 #define MIPS_SYNC_OLD_OP_12_NOT_NOT "\tnor\t%5,%0,%.\n"
3108 #define MIPS_SYNC_OLD_OP_12_NOT_NOT_REG "%5"
3109
3110 /* Return an asm string that atomically:
3111
3112      - Given that %2 contains a bit mask and %3 the inverted mask and
3113        that %4 has already been ANDed with %2.
3114
3115      - Sets the selected bits of memory reference %1 to %1 INSN %4.
3116
3117      - Sets %0 to the new value of %1.
3118
3119     NOT_OP are the optional instructions to do a bit-wise not
3120     operation in conjunction with an AND INSN to generate a sync_nand
3121     operation.  */
3122 #define MIPS_SYNC_NEW_OP_12(INSN, NOT_OP)       \
3123   "%(%<%[%|sync\n"                              \
3124   "1:\tll\t%0,%1\n"                             \
3125   "\tand\t%@,%0,%3\n"                           \
3126   NOT_OP                                        \
3127   "\t" INSN "\t%0,%0,%z4\n"                     \
3128   "\tand\t%0,%0,%2\n"                           \
3129   "\tor\t%@,%@,%0\n"                            \
3130   "\tsc\t%@,%1\n"                               \
3131   "\tbeq\t%@,%.,1b\n"                           \
3132   "\tnop\n"                                     \
3133   "\tsync%-%]%>%)"
3134
3135 #define MIPS_SYNC_NEW_OP_12_NOT_NOP ""
3136 #define MIPS_SYNC_NEW_OP_12_NOT_NOT "\tnor\t%0,%0,%.\n"
3137
3138 /* Return an asm string that atomically:
3139
3140      - Sets memory reference %1 to %1 INSN %2.
3141
3142      - Sets register %0 to the old value of memory reference %1.
3143
3144    SUFFIX is the suffix that should be added to "ll" and "sc"
3145    instructions.  */
3146 #define MIPS_SYNC_OLD_OP(SUFFIX, INSN)          \
3147   "%(%<%[%|sync\n"                              \
3148   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3149   "\t" INSN "\t%@,%0,%2\n"                      \
3150   "\tsc" SUFFIX "\t%@,%1\n"                     \
3151   "\tbeq\t%@,%.,1b\n"                           \
3152   "\tnop\n"                                     \
3153   "\tsync%-%]%>%)"
3154
3155 /* Return an asm string that atomically:
3156
3157      - Sets memory reference %1 to %1 INSN %2.
3158
3159      - Sets register %0 to the new value of memory reference %1.
3160
3161    SUFFIX is the suffix that should be added to "ll" and "sc"
3162    instructions.  */
3163 #define MIPS_SYNC_NEW_OP(SUFFIX, INSN)          \
3164   "%(%<%[%|sync\n"                              \
3165   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3166   "\t" INSN "\t%@,%0,%2\n"                      \
3167   "\tsc" SUFFIX "\t%@,%1\n"                     \
3168   "\tbeq\t%@,%.,1b\n"                           \
3169   "\t" INSN "\t%0,%0,%2\n"                      \
3170   "\tsync%-%]%>%)"
3171
3172 /* Return an asm string that atomically:
3173
3174      - Sets memory reference %0 to ~%0 AND %1.
3175
3176    SUFFIX is the suffix that should be added to "ll" and "sc"
3177    instructions.  INSN is the and instruction needed to and a register
3178    with %2.  */
3179 #define MIPS_SYNC_NAND(SUFFIX, INSN)            \
3180   "%(%<%[%|sync\n"                              \
3181   "1:\tll" SUFFIX "\t%@,%0\n"                   \
3182   "\tnor\t%@,%@,%.\n"                           \
3183   "\t" INSN "\t%@,%@,%1\n"                      \
3184   "\tsc" SUFFIX "\t%@,%0\n"                     \
3185   "\tbeq\t%@,%.,1b\n"                           \
3186   "\tnop\n"                                     \
3187   "\tsync%-%]%>%)"
3188
3189 /* Return an asm string that atomically:
3190
3191      - Sets memory reference %1 to ~%1 AND %2.
3192
3193      - Sets register %0 to the old value of memory reference %1.
3194
3195    SUFFIX is the suffix that should be added to "ll" and "sc"
3196    instructions.  INSN is the and instruction needed to and a register
3197    with %2.  */
3198 #define MIPS_SYNC_OLD_NAND(SUFFIX, INSN)        \
3199   "%(%<%[%|sync\n"                              \
3200   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3201   "\tnor\t%@,%0,%.\n"                           \
3202   "\t" INSN "\t%@,%@,%2\n"                      \
3203   "\tsc" SUFFIX "\t%@,%1\n"                     \
3204   "\tbeq\t%@,%.,1b\n"                           \
3205   "\tnop\n"                                     \
3206   "\tsync%-%]%>%)"
3207
3208 /* Return an asm string that atomically:
3209
3210      - Sets memory reference %1 to ~%1 AND %2.
3211
3212      - Sets register %0 to the new value of memory reference %1.
3213
3214    SUFFIX is the suffix that should be added to "ll" and "sc"
3215    instructions.  INSN is the and instruction needed to and a register
3216    with %2.  */
3217 #define MIPS_SYNC_NEW_NAND(SUFFIX, INSN)        \
3218   "%(%<%[%|sync\n"                              \
3219   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3220   "\tnor\t%0,%0,%.\n"                           \
3221   "\t" INSN "\t%@,%0,%2\n"                      \
3222   "\tsc" SUFFIX "\t%@,%1\n"                     \
3223   "\tbeq\t%@,%.,1b\n"                           \
3224   "\t" INSN "\t%0,%0,%2\n"                      \
3225   "\tsync%-%]%>%)"
3226
3227 /* Return an asm string that atomically:
3228
3229      - Sets memory reference %1 to %2.
3230
3231      - Sets register %0 to the old value of memory reference %1.
3232
3233    SUFFIX is the suffix that should be added to "ll" and "sc"
3234    instructions.  OP is the and instruction that should be used to
3235    load %2 into a register.  */
3236 #define MIPS_SYNC_EXCHANGE(SUFFIX, OP)          \
3237   "%(%<%[%|\n"                                  \
3238   "1:\tll" SUFFIX "\t%0,%1\n"                   \
3239   "\t" OP "\t%@,%2\n"                           \
3240   "\tsc" SUFFIX "\t%@,%1\n"                     \
3241   "\tbeq\t%@,%.,1b\n"                           \
3242   "\tnop\n"                                     \
3243   "\tsync%-%]%>%)"
3244
3245 /* Return an asm string that atomically:
3246
3247      - Given that %2 contains an inclusive mask, %3 and exclusive mask
3248        and %4 has already been ANDed with the inclusive mask.
3249
3250      - Sets bits selected by the inclusive mask of memory reference %1
3251        to %4.
3252
3253      - Sets register %0 to the old value of memory reference %1.
3254
3255     OPS are the instructions needed to OR %4 with %@.
3256
3257     Operand %2 is unused, but needed as to give the test_and_set_12
3258     insn the five operands expected by the expander.  */
3259 #define MIPS_SYNC_EXCHANGE_12(OPS)              \
3260   "%(%<%[%|\n"                                  \
3261   "1:\tll\t%0,%1\n"                             \
3262   "\tand\t%@,%0,%3\n"                           \
3263   OPS                                           \
3264   "\tsc\t%@,%1\n"                               \
3265   "\tbeq\t%@,%.,1b\n"                           \
3266   "\tnop\n"                                     \
3267   "\tsync%-%]%>%)"
3268
3269 #define MIPS_SYNC_EXCHANGE_12_ZERO_OP ""
3270 #define MIPS_SYNC_EXCHANGE_12_NONZERO_OP "\tor\t%@,%@,%4\n"
3271
3272 #ifndef USED_FOR_TARGET
3273 extern const enum reg_class mips_regno_to_class[];
3274 extern bool mips_hard_regno_mode_ok[][FIRST_PSEUDO_REGISTER];
3275 extern bool mips_print_operand_punct[256];
3276 extern const char *current_function_file; /* filename current function is in */
3277 extern int num_source_filenames;        /* current .file # */
3278 extern int set_noreorder;               /* # of nested .set noreorder's  */
3279 extern int set_nomacro;                 /* # of nested .set nomacro's  */
3280 extern int mips_dbx_regno[];
3281 extern int mips_dwarf_regno[];
3282 extern bool mips_split_p[];
3283 extern GTY(()) rtx cmp_operands[2];
3284 extern enum processor_type mips_arch;   /* which cpu to codegen for */
3285 extern enum processor_type mips_tune;   /* which cpu to schedule for */
3286 extern int mips_isa;                    /* architectural level */
3287 extern int mips_abi;                    /* which ABI to use */
3288 extern const struct mips_cpu_info *mips_arch_info;
3289 extern const struct mips_cpu_info *mips_tune_info;
3290 extern const struct mips_rtx_cost_data *mips_cost;
3291 extern bool mips_base_mips16;
3292 extern enum mips_code_readable_setting mips_code_readable;
3293 #endif
3294
3295 /* Enable querying of DFA units.  */
3296 #define CPU_UNITS_QUERY 1