gcc/config/mips/mips.c

   1 /* Subroutines used for MIPS code generation.
   2    Copyright (C) 1989, 1990, 1991, 1993, 1994, 1995, 1996, 1997, 1998,
   3    1999, 2000, 2001, 2002, 2003, 2004, 2005 Free Software Foundation, Inc.
   4    Contributed by A. Lichnewsky, lich@inria.inria.fr.
   5    Changes by Michael Meissner, meissner@osf.org.
   6    64 bit r4000 support by Ian Lance Taylor, ian@cygnus.com, and
   7    Brendan Eich, brendan@microunity.com.
   8
   9 This file is part of GCC.
  10
  11 GCC is free software; you can redistribute it and/or modify
  12 it under the terms of the GNU General Public License as published by
  13 the Free Software Foundation; either version 2, or (at your option)
  14 any later version.
  15
  16 GCC is distributed in the hope that it will be useful,
  17 but WITHOUT ANY WARRANTY; without even the implied warranty of
  18 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  19 GNU General Public License for more details.
  20
  21 You should have received a copy of the GNU General Public License
  22 along with GCC; see the file COPYING.  If not, write to
  23 the Free Software Foundation, 59 Temple Place - Suite 330,
  24 Boston, MA 02111-1307, USA.  */
  25
  26 #include "config.h"
  27 #include "system.h"
  28 #include "coretypes.h"
  29 #include "tm.h"
  30 #include <signal.h>
  31 #include "rtl.h"
  32 #include "regs.h"
  33 #include "hard-reg-set.h"
  34 #include "real.h"
  35 #include "insn-config.h"
  36 #include "conditions.h"
  37 #include "insn-attr.h"
  38 #include "recog.h"
  39 #include "toplev.h"
  40 #include "output.h"
  41 #include "tree.h"
  42 #include "function.h"
  43 #include "expr.h"
  44 #include "optabs.h"
  45 #include "flags.h"
  46 #include "reload.h"
  47 #include "tm_p.h"
  48 #include "ggc.h"
  49 #include "gstab.h"
  50 #include "hashtab.h"
  51 #include "debug.h"
  52 #include "target.h"
  53 #include "target-def.h"
  54 #include "integrate.h"
  55 #include "langhooks.h"
  56 #include "cfglayout.h"
  57 #include "sched-int.h"
  58 #include "tree-gimple.h"
  59
  60 /* True if X is an unspec wrapper around a SYMBOL_REF or LABEL_REF.  */
  61 #define UNSPEC_ADDRESS_P(X)                                     \
  62   (GET_CODE (X) == UNSPEC                                       \
  63    && XINT (X, 1) >= UNSPEC_ADDRESS_FIRST                       \
  64    && XINT (X, 1) < UNSPEC_ADDRESS_FIRST + NUM_SYMBOL_TYPES)
  65
  66 /* Extract the symbol or label from UNSPEC wrapper X.  */
  67 #define UNSPEC_ADDRESS(X) \
  68   XVECEXP (X, 0, 0)
  69
  70 /* Extract the symbol type from UNSPEC wrapper X.  */
  71 #define UNSPEC_ADDRESS_TYPE(X) \
  72   ((enum mips_symbol_type) (XINT (X, 1) - UNSPEC_ADDRESS_FIRST))
  73
  74 /* The maximum distance between the top of the stack frame and the
  75    value $sp has when we save & restore registers.
  76
  77    Use a maximum gap of 0x100 in the mips16 case.  We can then use
  78    unextended instructions to save and restore registers, and to
  79    allocate and deallocate the top part of the frame.
  80
  81    The value in the !mips16 case must be a SMALL_OPERAND and must
  82    preserve the maximum stack alignment.  */
  83 #define MIPS_MAX_FIRST_STACK_STEP (TARGET_MIPS16 ? 0x100 : 0x7ff0)
  84
  85 /* True if INSN is a mips.md pattern or asm statement.  */
  86 #define USEFUL_INSN_P(INSN)                                             \
  87   (INSN_P (INSN)                                                        \
  88    && GET_CODE (PATTERN (INSN)) != USE                                  \
  89    && GET_CODE (PATTERN (INSN)) != CLOBBER                              \
  90    && GET_CODE (PATTERN (INSN)) != ADDR_VEC                             \
  91    && GET_CODE (PATTERN (INSN)) != ADDR_DIFF_VEC)
  92
  93 /* If INSN is a delayed branch sequence, return the first instruction
  94    in the sequence, otherwise return INSN itself.  */
  95 #define SEQ_BEGIN(INSN)                                                 \
  96   (INSN_P (INSN) && GET_CODE (PATTERN (INSN)) == SEQUENCE               \
  97    ? XVECEXP (PATTERN (INSN), 0, 0)                                     \
  98    : (INSN))
  99
 100 /* Likewise for the last instruction in a delayed branch sequence.  */
 101 #define SEQ_END(INSN)                                                   \
 102   (INSN_P (INSN) && GET_CODE (PATTERN (INSN)) == SEQUENCE               \
 103    ? XVECEXP (PATTERN (INSN), 0, XVECLEN (PATTERN (INSN), 0) - 1)       \
 104    : (INSN))
 105
 106 /* Execute the following loop body with SUBINSN set to each instruction
 107    between SEQ_BEGIN (INSN) and SEQ_END (INSN) inclusive.  */
 108 #define FOR_EACH_SUBINSN(SUBINSN, INSN)                                 \
 109   for ((SUBINSN) = SEQ_BEGIN (INSN);                                    \
 110        (SUBINSN) != NEXT_INSN (SEQ_END (INSN));                         \
 111        (SUBINSN) = NEXT_INSN (SUBINSN))
 112
 113 /* Classifies an address.
 114
 115    ADDRESS_REG
 116        A natural register + offset address.  The register satisfies
 117        mips_valid_base_register_p and the offset is a const_arith_operand.
 118
 119    ADDRESS_LO_SUM
 120        A LO_SUM rtx.  The first operand is a valid base register and
 121        the second operand is a symbolic address.
 122
 123    ADDRESS_CONST_INT
 124        A signed 16-bit constant address.
 125
 126    ADDRESS_SYMBOLIC:
 127        A constant symbolic address (equivalent to CONSTANT_SYMBOLIC).  */
 128 enum mips_address_type {
 129   ADDRESS_REG,
 130   ADDRESS_LO_SUM,
 131   ADDRESS_CONST_INT,
 132   ADDRESS_SYMBOLIC
 133 };
 134
 135 /* Classifies the prototype of a builtin function.  */
 136 enum mips_function_type
 137 {
 138   MIPS_V2SF_FTYPE_V2SF,
 139   MIPS_V2SF_FTYPE_V2SF_V2SF,
 140   MIPS_V2SF_FTYPE_V2SF_V2SF_INT,
 141   MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF,
 142   MIPS_V2SF_FTYPE_SF_SF,
 143   MIPS_INT_FTYPE_V2SF_V2SF,
 144   MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF,
 145   MIPS_INT_FTYPE_SF_SF,
 146   MIPS_INT_FTYPE_DF_DF,
 147   MIPS_SF_FTYPE_V2SF,
 148   MIPS_SF_FTYPE_SF,
 149   MIPS_SF_FTYPE_SF_SF,
 150   MIPS_DF_FTYPE_DF,
 151   MIPS_DF_FTYPE_DF_DF,
 152
 153   /* The last type.  */
 154   MIPS_MAX_FTYPE_MAX
 155 };
 156
 157 /* Specifies how a builtin function should be converted into rtl.  */
 158 enum mips_builtin_type
 159 {
 160   /* The builtin corresponds directly to an .md pattern.  The return
 161      value is mapped to operand 0 and the arguments are mapped to
 162      operands 1 and above.  */
 163   MIPS_BUILTIN_DIRECT,
 164
 165   /* The builtin corresponds to a comparison instruction followed by
 166      a mips_cond_move_tf_ps pattern.  The first two arguments are the
 167      values to compare and the second two arguments are the vector
 168      operands for the movt.ps or movf.ps instruction (in assembly order).  */
 169   MIPS_BUILTIN_MOVF,
 170   MIPS_BUILTIN_MOVT,
 171
 172   /* The builtin corresponds to a V2SF comparison instruction.  Operand 0
 173      of this instruction is the result of the comparison, which has mode
 174      CCV2 or CCV4.  The function arguments are mapped to operands 1 and
 175      above.  The function's return value is an SImode boolean that is
 176      true under the following conditions:
 177
 178      MIPS_BUILTIN_CMP_ANY: one of the registers is true
 179      MIPS_BUILTIN_CMP_ALL: all of the registers are true
 180      MIPS_BUILTIN_CMP_LOWER: the first register is true
 181      MIPS_BUILTIN_CMP_UPPER: the second register is true.  */
 182   MIPS_BUILTIN_CMP_ANY,
 183   MIPS_BUILTIN_CMP_ALL,
 184   MIPS_BUILTIN_CMP_UPPER,
 185   MIPS_BUILTIN_CMP_LOWER,
 186
 187   /* As above, but the instruction only sets a single $fcc register.  */
 188   MIPS_BUILTIN_CMP_SINGLE
 189 };
 190
 191 /* Invokes MACRO (COND) for each c.cond.fmt condition.  */
 192 #define MIPS_FP_CONDITIONS(MACRO) \
 193   MACRO (f),    \
 194   MACRO (un),   \
 195   MACRO (eq),   \
 196   MACRO (ueq),  \
 197   MACRO (olt),  \
 198   MACRO (ult),  \
 199   MACRO (ole),  \
 200   MACRO (ule),  \
 201   MACRO (sf),   \
 202   MACRO (ngle), \
 203   MACRO (seq),  \
 204   MACRO (ngl),  \
 205   MACRO (lt),   \
 206   MACRO (nge),  \
 207   MACRO (le),   \
 208   MACRO (ngt)
 209
 210 /* Enumerates the codes above as MIPS_FP_COND_<X>.  */
 211 #define DECLARE_MIPS_COND(X) MIPS_FP_COND_ ## X
 212 enum mips_fp_condition {
 213   MIPS_FP_CONDITIONS (DECLARE_MIPS_COND)
 214 };
 215
 216 /* Index X provides the string representation of MIPS_FP_COND_<X>.  */
 217 #define STRINGIFY(X) #X
 218 static const char *const mips_fp_conditions[] = {
 219   MIPS_FP_CONDITIONS (STRINGIFY)
 220 };
 221
 222 /* A function to save or store a register.  The first argument is the
 223    register and the second is the stack slot.  */
 224 typedef void (*mips_save_restore_fn) (rtx, rtx);
 225
 226 struct mips16_constant;
 227 struct mips_arg_info;
 228 struct mips_address_info;
 229 struct mips_integer_op;
 230 struct mips_sim;
 231
 232 static enum mips_symbol_type mips_classify_symbol (rtx);
 233 static void mips_split_const (rtx, rtx *, HOST_WIDE_INT *);
 234 static bool mips_offset_within_object_p (rtx, HOST_WIDE_INT);
 235 static bool mips_valid_base_register_p (rtx, enum machine_mode, int);
 236 static bool mips_symbolic_address_p (enum mips_symbol_type, enum machine_mode);
 237 static bool mips_classify_address (struct mips_address_info *, rtx,
 238                                    enum machine_mode, int);
 239 static bool mips_cannot_force_const_mem (rtx);
 240 static int mips_symbol_insns (enum mips_symbol_type);
 241 static bool mips16_unextended_reference_p (enum machine_mode mode, rtx, rtx);
 242 static rtx mips_force_temporary (rtx, rtx);
 243 static rtx mips_split_symbol (rtx, rtx);
 244 static rtx mips_unspec_offset_high (rtx, rtx, rtx, enum mips_symbol_type);
 245 static rtx mips_add_offset (rtx, rtx, HOST_WIDE_INT);
 246 static unsigned int mips_build_shift (struct mips_integer_op *, HOST_WIDE_INT);
 247 static unsigned int mips_build_lower (struct mips_integer_op *,
 248                                       unsigned HOST_WIDE_INT);
 249 static unsigned int mips_build_integer (struct mips_integer_op *,
 250                                         unsigned HOST_WIDE_INT);
 251 static void mips_move_integer (rtx, unsigned HOST_WIDE_INT);
 252 static void mips_legitimize_const_move (enum machine_mode, rtx, rtx);
 253 static int m16_check_op (rtx, int, int, int);
 254 static bool mips_rtx_costs (rtx, int, int, int *);
 255 static int mips_address_cost (rtx);
 256 static void mips_emit_compare (enum rtx_code *, rtx *, rtx *, bool);
 257 static void mips_load_call_address (rtx, rtx, int);
 258 static bool mips_function_ok_for_sibcall (tree, tree);
 259 static void mips_block_move_straight (rtx, rtx, HOST_WIDE_INT);
 260 static void mips_adjust_block_mem (rtx, HOST_WIDE_INT, rtx *, rtx *);
 261 static void mips_block_move_loop (rtx, rtx, HOST_WIDE_INT);
 262 static void mips_arg_info (const CUMULATIVE_ARGS *, enum machine_mode,
 263                            tree, int, struct mips_arg_info *);
 264 static bool mips_get_unaligned_mem (rtx *, unsigned int, int, rtx *, rtx *);
 265 static void mips_set_architecture (const struct mips_cpu_info *);
 266 static void mips_set_tune (const struct mips_cpu_info *);
 267 static bool mips_handle_option (size_t, const char *, int);
 268 static struct machine_function *mips_init_machine_status (void);
 269 static void print_operand_reloc (FILE *, rtx, const char **);
 270 #if TARGET_IRIX
 271 static void irix_output_external_libcall (rtx);
 272 #endif
 273 static void mips_file_start (void);
 274 static void mips_file_end (void);
 275 static bool mips_rewrite_small_data_p (rtx);
 276 static int mips_small_data_pattern_1 (rtx *, void *);
 277 static int mips_rewrite_small_data_1 (rtx *, void *);
 278 static bool mips_function_has_gp_insn (void);
 279 static unsigned int mips_global_pointer (void);
 280 static bool mips_save_reg_p (unsigned int);
 281 static void mips_save_restore_reg (enum machine_mode, int, HOST_WIDE_INT,
 282                                    mips_save_restore_fn);
 283 static void mips_for_each_saved_reg (HOST_WIDE_INT, mips_save_restore_fn);
 284 static void mips_output_cplocal (void);
 285 static void mips_emit_loadgp (void);
 286 static void mips_output_function_prologue (FILE *, HOST_WIDE_INT);
 287 static void mips_set_frame_expr (rtx);
 288 static rtx mips_frame_set (rtx, rtx);
 289 static void mips_save_reg (rtx, rtx);
 290 static void mips_output_function_epilogue (FILE *, HOST_WIDE_INT);
 291 static void mips_restore_reg (rtx, rtx);
 292 static void mips_output_mi_thunk (FILE *, tree, HOST_WIDE_INT,
 293                                   HOST_WIDE_INT, tree);
 294 static int symbolic_expression_p (rtx);
 295 static void mips_select_rtx_section (enum machine_mode, rtx,
 296                                      unsigned HOST_WIDE_INT);
 297 static void mips_function_rodata_section (tree);
 298 static bool mips_in_small_data_p (tree);
 299 static int mips_fpr_return_fields (tree, tree *);
 300 static bool mips_return_in_msb (tree);
 301 static rtx mips_return_fpr_pair (enum machine_mode mode,
 302                                  enum machine_mode mode1, HOST_WIDE_INT,
 303                                  enum machine_mode mode2, HOST_WIDE_INT);
 304 static rtx mips16_gp_pseudo_reg (void);
 305 static void mips16_fp_args (FILE *, int, int);
 306 static void build_mips16_function_stub (FILE *);
 307 static rtx dump_constants_1 (enum machine_mode, rtx, rtx);
 308 static void dump_constants (struct mips16_constant *, rtx);
 309 static int mips16_insn_length (rtx);
 310 static int mips16_rewrite_pool_refs (rtx *, void *);
 311 static void mips16_lay_out_constants (void);
 312 static void mips_sim_reset (struct mips_sim *);
 313 static void mips_sim_init (struct mips_sim *, state_t);
 314 static void mips_sim_next_cycle (struct mips_sim *);
 315 static void mips_sim_wait_reg (struct mips_sim *, rtx, rtx);
 316 static int mips_sim_wait_regs_2 (rtx *, void *);
 317 static void mips_sim_wait_regs_1 (rtx *, void *);
 318 static void mips_sim_wait_regs (struct mips_sim *, rtx);
 319 static void mips_sim_wait_units (struct mips_sim *, rtx);
 320 static void mips_sim_wait_insn (struct mips_sim *, rtx);
 321 static void mips_sim_record_set (rtx, rtx, void *);
 322 static void mips_sim_issue_insn (struct mips_sim *, rtx);
 323 static void mips_sim_issue_nop (struct mips_sim *);
 324 static void mips_sim_finish_insn (struct mips_sim *, rtx);
 325 static void vr4130_avoid_branch_rt_conflict (rtx);
 326 static void vr4130_align_insns (void);
 327 static void mips_avoid_hazard (rtx, rtx, int *, rtx *, rtx);
 328 static void mips_avoid_hazards (void);
 329 static void mips_reorg (void);
 330 static bool mips_strict_matching_cpu_name_p (const char *, const char *);
 331 static bool mips_matching_cpu_name_p (const char *, const char *);
 332 static const struct mips_cpu_info *mips_parse_cpu (const char *);
 333 static const struct mips_cpu_info *mips_cpu_info_from_isa (int);
 334 static bool mips_return_in_memory (tree, tree);
 335 static bool mips_strict_argument_naming (CUMULATIVE_ARGS *);
 336 static void mips_macc_chains_record (rtx);
 337 static void mips_macc_chains_reorder (rtx *, int);
 338 static void vr4130_true_reg_dependence_p_1 (rtx, rtx, void *);
 339 static bool vr4130_true_reg_dependence_p (rtx);
 340 static bool vr4130_swap_insns_p (rtx, rtx);
 341 static void vr4130_reorder (rtx *, int);
 342 static void mips_promote_ready (rtx *, int, int);
 343 static int mips_sched_reorder (FILE *, int, rtx *, int *, int);
 344 static int mips_variable_issue (FILE *, int, rtx, int);
 345 static int mips_adjust_cost (rtx, rtx, rtx, int);
 346 static int mips_issue_rate (void);
 347 static int mips_multipass_dfa_lookahead (void);
 348 static void mips_init_libfuncs (void);
 349 static void mips_setup_incoming_varargs (CUMULATIVE_ARGS *, enum machine_mode,
 350                                          tree, int *, int);
 351 static tree mips_build_builtin_va_list (void);
 352 static tree mips_gimplify_va_arg_expr (tree, tree, tree *, tree *);
 353 static bool mips_pass_by_reference (CUMULATIVE_ARGS *, enum machine_mode mode,
 354                                     tree, bool);
 355 static bool mips_callee_copies (CUMULATIVE_ARGS *, enum machine_mode mode,
 356                                 tree, bool);
 357 static int mips_arg_partial_bytes (CUMULATIVE_ARGS *, enum machine_mode mode,
 358                                    tree, bool);
 359 static bool mips_valid_pointer_mode (enum machine_mode);
 360 static bool mips_scalar_mode_supported_p (enum machine_mode);
 361 static bool mips_vector_mode_supported_p (enum machine_mode);
 362 static rtx mips_prepare_builtin_arg (enum insn_code, unsigned int, tree *);
 363 static rtx mips_prepare_builtin_target (enum insn_code, unsigned int, rtx);
 364 static rtx mips_expand_builtin (tree, rtx, rtx, enum machine_mode, int);
 365 static void mips_init_builtins (void);
 366 static rtx mips_expand_builtin_direct (enum insn_code, rtx, tree);
 367 static rtx mips_expand_builtin_movtf (enum mips_builtin_type,
 368                                       enum insn_code, enum mips_fp_condition,
 369                                       rtx, tree);
 370 static rtx mips_expand_builtin_compare (enum mips_builtin_type,
 371                                         enum insn_code, enum mips_fp_condition,
 372                                         rtx, tree);
 373
 374 /* Structure to be filled in by compute_frame_size with register
 375    save masks, and offsets for the current function.  */
 376
 377 struct mips_frame_info GTY(())
 378 {
 379   HOST_WIDE_INT total_size;     /* # bytes that the entire frame takes up */
 380   HOST_WIDE_INT var_size;       /* # bytes that variables take up */
 381   HOST_WIDE_INT args_size;      /* # bytes that outgoing arguments take up */
 382   HOST_WIDE_INT cprestore_size; /* # bytes that the .cprestore slot takes up */
 383   HOST_WIDE_INT gp_reg_size;    /* # bytes needed to store gp regs */
 384   HOST_WIDE_INT fp_reg_size;    /* # bytes needed to store fp regs */
 385   unsigned int mask;            /* mask of saved gp registers */
 386   unsigned int fmask;           /* mask of saved fp registers */
 387   HOST_WIDE_INT gp_save_offset; /* offset from vfp to store gp registers */
 388   HOST_WIDE_INT fp_save_offset; /* offset from vfp to store fp registers */
 389   HOST_WIDE_INT gp_sp_offset;   /* offset from new sp to store gp registers */
 390   HOST_WIDE_INT fp_sp_offset;   /* offset from new sp to store fp registers */
 391   bool initialized;             /* true if frame size already calculated */
 392   int num_gp;                   /* number of gp registers saved */
 393   int num_fp;                   /* number of fp registers saved */
 394 };
 395
 396 struct machine_function GTY(()) {
 397   /* Pseudo-reg holding the value of $28 in a mips16 function which
 398      refers to GP relative global variables.  */
 399   rtx mips16_gp_pseudo_rtx;
 400
 401   /* Current frame information, calculated by compute_frame_size.  */
 402   struct mips_frame_info frame;
 403
 404   /* The register to use as the global pointer within this function.  */
 405   unsigned int global_pointer;
 406
 407   /* True if mips_adjust_insn_length should ignore an instruction's
 408      hazard attribute.  */
 409   bool ignore_hazard_length_p;
 410
 411   /* True if the whole function is suitable for .set noreorder and
 412      .set nomacro.  */
 413   bool all_noreorder_p;
 414
 415   /* True if the function is known to have an instruction that needs $gp.  */
 416   bool has_gp_insn_p;
 417 };
 418
 419 /* Information about a single argument.  */
 420 struct mips_arg_info
 421 {
 422   /* True if the argument is passed in a floating-point register, or
 423      would have been if we hadn't run out of registers.  */
 424   bool fpr_p;
 425
 426   /* The number of words passed in registers, rounded up.  */
 427   unsigned int reg_words;
 428
 429   /* For EABI, the offset of the first register from GP_ARG_FIRST or
 430      FP_ARG_FIRST.  For other ABIs, the offset of the first register from
 431      the start of the ABI's argument structure (see the CUMULATIVE_ARGS
 432      comment for details).
 433
 434      The value is MAX_ARGS_IN_REGISTERS if the argument is passed entirely
 435      on the stack.  */
 436   unsigned int reg_offset;
 437
 438   /* The number of words that must be passed on the stack, rounded up.  */
 439   unsigned int stack_words;
 440
 441   /* The offset from the start of the stack overflow area of the argument's
 442      first stack word.  Only meaningful when STACK_WORDS is nonzero.  */
 443   unsigned int stack_offset;
 444 };
 445
 446
 447 /* Information about an address described by mips_address_type.
 448
 449    ADDRESS_CONST_INT
 450        No fields are used.
 451
 452    ADDRESS_REG
 453        REG is the base register and OFFSET is the constant offset.
 454
 455    ADDRESS_LO_SUM
 456        REG is the register that contains the high part of the address,
 457        OFFSET is the symbolic address being referenced and SYMBOL_TYPE
 458        is the type of OFFSET's symbol.
 459
 460    ADDRESS_SYMBOLIC
 461        SYMBOL_TYPE is the type of symbol being referenced.  */
 462
 463 struct mips_address_info
 464 {
 465   enum mips_address_type type;
 466   rtx reg;
 467   rtx offset;
 468   enum mips_symbol_type symbol_type;
 469 };
 470
 471
 472 /* One stage in a constant building sequence.  These sequences have
 473    the form:
 474
 475         A = VALUE[0]
 476         A = A CODE[1] VALUE[1]
 477         A = A CODE[2] VALUE[2]
 478         ...
 479
 480    where A is an accumulator, each CODE[i] is a binary rtl operation
 481    and each VALUE[i] is a constant integer.  */
 482 struct mips_integer_op {
 483   enum rtx_code code;
 484   unsigned HOST_WIDE_INT value;
 485 };
 486
 487
 488 /* The largest number of operations needed to load an integer constant.
 489    The worst accepted case for 64-bit constants is LUI,ORI,SLL,ORI,SLL,ORI.
 490    When the lowest bit is clear, we can try, but reject a sequence with
 491    an extra SLL at the end.  */
 492 #define MIPS_MAX_INTEGER_OPS 7
 493
 494
 495 /* Global variables for machine-dependent things.  */
 496
 497 /* Threshold for data being put into the small data/bss area, instead
 498    of the normal data area.  */
 499 int mips_section_threshold = -1;
 500
 501 /* Count the number of .file directives, so that .loc is up to date.  */
 502 int num_source_filenames = 0;
 503
 504 /* Count the number of sdb related labels are generated (to find block
 505    start and end boundaries).  */
 506 int sdb_label_count = 0;
 507
 508 /* Next label # for each statement for Silicon Graphics IRIS systems.  */
 509 int sym_lineno = 0;
 510
 511 /* Linked list of all externals that are to be emitted when optimizing
 512    for the global pointer if they haven't been declared by the end of
 513    the program with an appropriate .comm or initialization.  */
 514
 515 struct extern_list GTY (())
 516 {
 517   struct extern_list *next;     /* next external */
 518   const char *name;             /* name of the external */
 519   int size;                     /* size in bytes */
 520 };
 521
 522 static GTY (()) struct extern_list *extern_head = 0;
 523
 524 /* Name of the file containing the current function.  */
 525 const char *current_function_file = "";
 526
 527 /* Number of nested .set noreorder, noat, nomacro, and volatile requests.  */
 528 int set_noreorder;
 529 int set_noat;
 530 int set_nomacro;
 531 int set_volatile;
 532
 533 /* The next branch instruction is a branch likely, not branch normal.  */
 534 int mips_branch_likely;
 535
 536 /* The operands passed to the last cmpMM expander.  */
 537 rtx cmp_operands[2];
 538
 539 /* The target cpu for code generation.  */
 540 enum processor_type mips_arch;
 541 const struct mips_cpu_info *mips_arch_info;
 542
 543 /* The target cpu for optimization and scheduling.  */
 544 enum processor_type mips_tune;
 545 const struct mips_cpu_info *mips_tune_info;
 546
 547 /* Which instruction set architecture to use.  */
 548 int mips_isa;
 549
 550 /* Which ABI to use.  */
 551 int mips_abi = MIPS_ABI_DEFAULT;
 552
 553 /* Whether we are generating mips16 hard float code.  In mips16 mode
 554    we always set TARGET_SOFT_FLOAT; this variable is nonzero if
 555    -msoft-float was not specified by the user, which means that we
 556    should arrange to call mips32 hard floating point code.  */
 557 int mips16_hard_float;
 558
 559 /* The arguments passed to -march and -mtune.  */
 560 static const char *mips_arch_string;
 561 static const char *mips_tune_string;
 562
 563 /* The architecture selected by -mipsN.  */
 564 static const struct mips_cpu_info *mips_isa_info;
 565
 566 const char *mips_cache_flush_func = CACHE_FLUSH_FUNC;
 567
 568 /* If TRUE, we split addresses into their high and low parts in the RTL.  */
 569 int mips_split_addresses;
 570
 571 /* Mode used for saving/restoring general purpose registers.  */
 572 static enum machine_mode gpr_mode;
 573
 574 /* Array giving truth value on whether or not a given hard register
 575    can support a given mode.  */
 576 char mips_hard_regno_mode_ok[(int)MAX_MACHINE_MODE][FIRST_PSEUDO_REGISTER];
 577
 578 /* List of all MIPS punctuation characters used by print_operand.  */
 579 char mips_print_operand_punct[256];
 580
 581 /* Map GCC register number to debugger register number.  */
 582 int mips_dbx_regno[FIRST_PSEUDO_REGISTER];
 583
 584 /* A copy of the original flag_delayed_branch: see override_options.  */
 585 static int mips_flag_delayed_branch;
 586
 587 static GTY (()) int mips_output_filename_first_time = 1;
 588
 589 /* mips_split_p[X] is true if symbols of type X can be split by
 590    mips_split_symbol().  */
 591 static bool mips_split_p[NUM_SYMBOL_TYPES];
 592
 593 /* mips_lo_relocs[X] is the relocation to use when a symbol of type X
 594    appears in a LO_SUM.  It can be null if such LO_SUMs aren't valid or
 595    if they are matched by a special .md file pattern.  */
 596 static const char *mips_lo_relocs[NUM_SYMBOL_TYPES];
 597
 598 /* Likewise for HIGHs.  */
 599 static const char *mips_hi_relocs[NUM_SYMBOL_TYPES];
 600
 601 /* Map hard register number to register class */
 602 const enum reg_class mips_regno_to_class[] =
 603 {
 604   LEA_REGS,     LEA_REGS,       M16_NA_REGS,    V1_REG,
 605   M16_REGS,     M16_REGS,       M16_REGS,       M16_REGS,
 606   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 607   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 608   M16_NA_REGS,  M16_NA_REGS,    LEA_REGS,       LEA_REGS,
 609   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 610   T_REG,        PIC_FN_ADDR_REG, LEA_REGS,      LEA_REGS,
 611   LEA_REGS,     LEA_REGS,       LEA_REGS,       LEA_REGS,
 612   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 613   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 614   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 615   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 616   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 617   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 618   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 619   FP_REGS,      FP_REGS,        FP_REGS,        FP_REGS,
 620   HI_REG,       LO_REG,         NO_REGS,        ST_REGS,
 621   ST_REGS,      ST_REGS,        ST_REGS,        ST_REGS,
 622   ST_REGS,      ST_REGS,        ST_REGS,        NO_REGS,
 623   NO_REGS,      ALL_REGS,       ALL_REGS,       NO_REGS,
 624   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 625   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 626   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 627   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 628   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 629   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 630   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 631   COP0_REGS,    COP0_REGS,      COP0_REGS,      COP0_REGS,
 632   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 633   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 634   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 635   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 636   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 637   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 638   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 639   COP2_REGS,    COP2_REGS,      COP2_REGS,      COP2_REGS,
 640   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 641   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 642   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 643   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 644   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 645   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 646   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS,
 647   COP3_REGS,    COP3_REGS,      COP3_REGS,      COP3_REGS
 648 };
 649
 650 /* Map register constraint character to register class.  */
 651 enum reg_class mips_char_to_class[256];
 652 \f
 653 /* A table describing all the processors gcc knows about.  Names are
 654    matched in the order listed.  The first mention of an ISA level is
 655    taken as the canonical name for that ISA.
 656
 657    To ease comparison, please keep this table in the same order as
 658    gas's mips_cpu_info_table[].  */
 659 const struct mips_cpu_info mips_cpu_info_table[] = {
 660   /* Entries for generic ISAs */
 661   { "mips1", PROCESSOR_R3000, 1 },
 662   { "mips2", PROCESSOR_R6000, 2 },
 663   { "mips3", PROCESSOR_R4000, 3 },
 664   { "mips4", PROCESSOR_R8000, 4 },
 665   { "mips32", PROCESSOR_4KC, 32 },
 666   { "mips32r2", PROCESSOR_M4K, 33 },
 667   { "mips64", PROCESSOR_5KC, 64 },
 668
 669   /* MIPS I */
 670   { "r3000", PROCESSOR_R3000, 1 },
 671   { "r2000", PROCESSOR_R3000, 1 }, /* = r3000 */
 672   { "r3900", PROCESSOR_R3900, 1 },
 673
 674   /* MIPS II */
 675   { "r6000", PROCESSOR_R6000, 2 },
 676
 677   /* MIPS III */
 678   { "r4000", PROCESSOR_R4000, 3 },
 679   { "vr4100", PROCESSOR_R4100, 3 },
 680   { "vr4111", PROCESSOR_R4111, 3 },
 681   { "vr4120", PROCESSOR_R4120, 3 },
 682   { "vr4130", PROCESSOR_R4130, 3 },
 683   { "vr4300", PROCESSOR_R4300, 3 },
 684   { "r4400", PROCESSOR_R4000, 3 }, /* = r4000 */
 685   { "r4600", PROCESSOR_R4600, 3 },
 686   { "orion", PROCESSOR_R4600, 3 }, /* = r4600 */
 687   { "r4650", PROCESSOR_R4650, 3 },
 688
 689   /* MIPS IV */
 690   { "r8000", PROCESSOR_R8000, 4 },
 691   { "vr5000", PROCESSOR_R5000, 4 },
 692   { "vr5400", PROCESSOR_R5400, 4 },
 693   { "vr5500", PROCESSOR_R5500, 4 },
 694   { "rm7000", PROCESSOR_R7000, 4 },
 695   { "rm9000", PROCESSOR_R9000, 4 },
 696
 697   /* MIPS32 */
 698   { "4kc", PROCESSOR_4KC, 32 },
 699   { "4kp", PROCESSOR_4KC, 32 }, /* = 4kc */
 700
 701   /* MIPS32 Release 2 */
 702   { "m4k", PROCESSOR_M4K, 33 },
 703
 704   /* MIPS64 */
 705   { "5kc", PROCESSOR_5KC, 64 },
 706   { "20kc", PROCESSOR_20KC, 64 },
 707   { "sb1", PROCESSOR_SB1, 64 },
 708   { "sr71000", PROCESSOR_SR71000, 64 },
 709
 710   /* End marker */
 711   { 0, 0, 0 }
 712 };
 713 \f
 714 /* Nonzero if -march should decide the default value of MASK_SOFT_FLOAT.  */
 715 #ifndef MIPS_MARCH_CONTROLS_SOFT_FLOAT
 716 #define MIPS_MARCH_CONTROLS_SOFT_FLOAT 0
 717 #endif
 718 \f
 719 /* Initialize the GCC target structure.  */
 720 #undef TARGET_ASM_ALIGNED_HI_OP
 721 #define TARGET_ASM_ALIGNED_HI_OP "\t.half\t"
 722 #undef TARGET_ASM_ALIGNED_SI_OP
 723 #define TARGET_ASM_ALIGNED_SI_OP "\t.word\t"
 724 #undef TARGET_ASM_ALIGNED_DI_OP
 725 #define TARGET_ASM_ALIGNED_DI_OP "\t.dword\t"
 726
 727 #undef TARGET_ASM_FUNCTION_PROLOGUE
 728 #define TARGET_ASM_FUNCTION_PROLOGUE mips_output_function_prologue
 729 #undef TARGET_ASM_FUNCTION_EPILOGUE
 730 #define TARGET_ASM_FUNCTION_EPILOGUE mips_output_function_epilogue
 731 #undef TARGET_ASM_SELECT_RTX_SECTION
 732 #define TARGET_ASM_SELECT_RTX_SECTION mips_select_rtx_section
 733 #undef TARGET_ASM_FUNCTION_RODATA_SECTION
 734 #define TARGET_ASM_FUNCTION_RODATA_SECTION mips_function_rodata_section
 735
 736 #undef TARGET_SCHED_REORDER
 737 #define TARGET_SCHED_REORDER mips_sched_reorder
 738 #undef TARGET_SCHED_VARIABLE_ISSUE
 739 #define TARGET_SCHED_VARIABLE_ISSUE mips_variable_issue
 740 #undef TARGET_SCHED_ADJUST_COST
 741 #define TARGET_SCHED_ADJUST_COST mips_adjust_cost
 742 #undef TARGET_SCHED_ISSUE_RATE
 743 #define TARGET_SCHED_ISSUE_RATE mips_issue_rate
 744 #undef TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD
 745 #define TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD \
 746   mips_multipass_dfa_lookahead
 747
 748 #undef TARGET_DEFAULT_TARGET_FLAGS
 749 #define TARGET_DEFAULT_TARGET_FLAGS             \
 750   (TARGET_DEFAULT                               \
 751    | TARGET_CPU_DEFAULT                         \
 752    | TARGET_ENDIAN_DEFAULT                      \
 753    | TARGET_FP_EXCEPTIONS_DEFAULT               \
 754    | MASK_CHECK_ZERO_DIV                        \
 755    | MASK_FUSED_MADD)
 756 #undef TARGET_HANDLE_OPTION
 757 #define TARGET_HANDLE_OPTION mips_handle_option
 758
 759 #undef TARGET_FUNCTION_OK_FOR_SIBCALL
 760 #define TARGET_FUNCTION_OK_FOR_SIBCALL mips_function_ok_for_sibcall
 761
 762 #undef TARGET_VALID_POINTER_MODE
 763 #define TARGET_VALID_POINTER_MODE mips_valid_pointer_mode
 764 #undef TARGET_RTX_COSTS
 765 #define TARGET_RTX_COSTS mips_rtx_costs
 766 #undef TARGET_ADDRESS_COST
 767 #define TARGET_ADDRESS_COST mips_address_cost
 768
 769 #undef TARGET_IN_SMALL_DATA_P
 770 #define TARGET_IN_SMALL_DATA_P mips_in_small_data_p
 771
 772 #undef TARGET_MACHINE_DEPENDENT_REORG
 773 #define TARGET_MACHINE_DEPENDENT_REORG mips_reorg
 774
 775 #undef TARGET_ASM_FILE_START
 776 #undef TARGET_ASM_FILE_END
 777 #define TARGET_ASM_FILE_START mips_file_start
 778 #define TARGET_ASM_FILE_END mips_file_end
 779 #undef TARGET_ASM_FILE_START_FILE_DIRECTIVE
 780 #define TARGET_ASM_FILE_START_FILE_DIRECTIVE true
 781
 782 #undef TARGET_INIT_LIBFUNCS
 783 #define TARGET_INIT_LIBFUNCS mips_init_libfuncs
 784
 785 #undef TARGET_BUILD_BUILTIN_VA_LIST
 786 #define TARGET_BUILD_BUILTIN_VA_LIST mips_build_builtin_va_list
 787 #undef TARGET_GIMPLIFY_VA_ARG_EXPR
 788 #define TARGET_GIMPLIFY_VA_ARG_EXPR mips_gimplify_va_arg_expr
 789
 790 #undef TARGET_PROMOTE_FUNCTION_ARGS
 791 #define TARGET_PROMOTE_FUNCTION_ARGS hook_bool_tree_true
 792 #undef TARGET_PROMOTE_FUNCTION_RETURN
 793 #define TARGET_PROMOTE_FUNCTION_RETURN hook_bool_tree_true
 794 #undef TARGET_PROMOTE_PROTOTYPES
 795 #define TARGET_PROMOTE_PROTOTYPES hook_bool_tree_true
 796
 797 #undef TARGET_RETURN_IN_MEMORY
 798 #define TARGET_RETURN_IN_MEMORY mips_return_in_memory
 799 #undef TARGET_RETURN_IN_MSB
 800 #define TARGET_RETURN_IN_MSB mips_return_in_msb
 801
 802 #undef TARGET_ASM_OUTPUT_MI_THUNK
 803 #define TARGET_ASM_OUTPUT_MI_THUNK mips_output_mi_thunk
 804 #undef TARGET_ASM_CAN_OUTPUT_MI_THUNK
 805 #define TARGET_ASM_CAN_OUTPUT_MI_THUNK hook_bool_tree_hwi_hwi_tree_true
 806
 807 #undef TARGET_SETUP_INCOMING_VARARGS
 808 #define TARGET_SETUP_INCOMING_VARARGS mips_setup_incoming_varargs
 809 #undef TARGET_STRICT_ARGUMENT_NAMING
 810 #define TARGET_STRICT_ARGUMENT_NAMING mips_strict_argument_naming
 811 #undef TARGET_MUST_PASS_IN_STACK
 812 #define TARGET_MUST_PASS_IN_STACK must_pass_in_stack_var_size
 813 #undef TARGET_PASS_BY_REFERENCE
 814 #define TARGET_PASS_BY_REFERENCE mips_pass_by_reference
 815 #undef TARGET_CALLEE_COPIES
 816 #define TARGET_CALLEE_COPIES mips_callee_copies
 817 #undef TARGET_ARG_PARTIAL_BYTES
 818 #define TARGET_ARG_PARTIAL_BYTES mips_arg_partial_bytes
 819
 820 #undef TARGET_VECTOR_MODE_SUPPORTED_P
 821 #define TARGET_VECTOR_MODE_SUPPORTED_P mips_vector_mode_supported_p
 822
 823 #undef TARGET_SCALAR_MODE_SUPPORTED_P
 824 #define TARGET_SCALAR_MODE_SUPPORTED_P mips_scalar_mode_supported_p
 825
 826 #undef TARGET_INIT_BUILTINS
 827 #define TARGET_INIT_BUILTINS mips_init_builtins
 828 #undef TARGET_EXPAND_BUILTIN
 829 #define TARGET_EXPAND_BUILTIN mips_expand_builtin
 830
 831 #undef TARGET_HAVE_TLS
 832 #define TARGET_HAVE_TLS HAVE_AS_TLS
 833
 834 #undef TARGET_CANNOT_FORCE_CONST_MEM
 835 #define TARGET_CANNOT_FORCE_CONST_MEM mips_cannot_force_const_mem
 836
 837 struct gcc_target targetm = TARGET_INITIALIZER;
 838 \f
 839 /* Classify symbol X, which must be a SYMBOL_REF or a LABEL_REF.  */
 840
 841 static enum mips_symbol_type
 842 mips_classify_symbol (rtx x)
 843 {
 844   if (GET_CODE (x) == LABEL_REF)
 845     {
 846       if (TARGET_MIPS16)
 847         return SYMBOL_CONSTANT_POOL;
 848       if (TARGET_ABICALLS)
 849         return SYMBOL_GOT_LOCAL;
 850       return SYMBOL_GENERAL;
 851     }
 852
 853   gcc_assert (GET_CODE (x) == SYMBOL_REF);
 854
 855   if (SYMBOL_REF_TLS_MODEL (x))
 856     return SYMBOL_TLS;
 857
 858   if (CONSTANT_POOL_ADDRESS_P (x))
 859     {
 860       if (TARGET_MIPS16)
 861         return SYMBOL_CONSTANT_POOL;
 862
 863       if (TARGET_ABICALLS)
 864         return SYMBOL_GOT_LOCAL;
 865
 866       if (GET_MODE_SIZE (get_pool_mode (x)) <= mips_section_threshold)
 867         return SYMBOL_SMALL_DATA;
 868
 869       return SYMBOL_GENERAL;
 870     }
 871
 872   if (SYMBOL_REF_SMALL_P (x))
 873     return SYMBOL_SMALL_DATA;
 874
 875   if (TARGET_ABICALLS)
 876     {
 877       if (SYMBOL_REF_DECL (x) == 0)
 878         return SYMBOL_REF_LOCAL_P (x) ? SYMBOL_GOT_LOCAL : SYMBOL_GOT_GLOBAL;
 879
 880       /* There are three cases to consider:
 881
 882             - o32 PIC (either with or without explicit relocs)
 883             - n32/n64 PIC without explicit relocs
 884             - n32/n64 PIC with explicit relocs
 885
 886          In the first case, both local and global accesses will use an
 887          R_MIPS_GOT16 relocation.  We must correctly predict which of
 888          the two semantics (local or global) the assembler and linker
 889          will apply.  The choice doesn't depend on the symbol's
 890          visibility, so we deliberately ignore decl_visibility and
 891          binds_local_p here.
 892
 893          In the second case, the assembler will not use R_MIPS_GOT16
 894          relocations, but it chooses between local and global accesses
 895          in the same way as for o32 PIC.
 896
 897          In the third case we have more freedom since both forms of
 898          access will work for any kind of symbol.  However, there seems
 899          little point in doing things differently.  */
 900       if (DECL_P (SYMBOL_REF_DECL (x)) && TREE_PUBLIC (SYMBOL_REF_DECL (x)))
 901         return SYMBOL_GOT_GLOBAL;
 902
 903       return SYMBOL_GOT_LOCAL;
 904     }
 905
 906   return SYMBOL_GENERAL;
 907 }
 908
 909
 910 /* Split X into a base and a constant offset, storing them in *BASE
 911    and *OFFSET respectively.  */
 912
 913 static void
 914 mips_split_const (rtx x, rtx *base, HOST_WIDE_INT *offset)
 915 {
 916   *offset = 0;
 917
 918   if (GET_CODE (x) == CONST)
 919     x = XEXP (x, 0);
 920
 921   if (GET_CODE (x) == PLUS && GET_CODE (XEXP (x, 1)) == CONST_INT)
 922     {
 923       *offset += INTVAL (XEXP (x, 1));
 924       x = XEXP (x, 0);
 925     }
 926   *base = x;
 927 }
 928
 929
 930 /* Return true if SYMBOL is a SYMBOL_REF and OFFSET + SYMBOL points
 931    to the same object as SYMBOL.  */
 932
 933 static bool
 934 mips_offset_within_object_p (rtx symbol, HOST_WIDE_INT offset)
 935 {
 936   if (GET_CODE (symbol) != SYMBOL_REF)
 937     return false;
 938
 939   if (CONSTANT_POOL_ADDRESS_P (symbol)
 940       && offset >= 0
 941       && offset < (int) GET_MODE_SIZE (get_pool_mode (symbol)))
 942     return true;
 943
 944   if (SYMBOL_REF_DECL (symbol) != 0
 945       && offset >= 0
 946       && offset < int_size_in_bytes (TREE_TYPE (SYMBOL_REF_DECL (symbol))))
 947     return true;
 948
 949   return false;
 950 }
 951
 952
 953 /* Return true if X is a symbolic constant that can be calculated in
 954    the same way as a bare symbol.  If it is, store the type of the
 955    symbol in *SYMBOL_TYPE.  */
 956
 957 bool
 958 mips_symbolic_constant_p (rtx x, enum mips_symbol_type *symbol_type)
 959 {
 960   HOST_WIDE_INT offset;
 961
 962   mips_split_const (x, &x, &offset);
 963   if (UNSPEC_ADDRESS_P (x))
 964     *symbol_type = UNSPEC_ADDRESS_TYPE (x);
 965   else if (GET_CODE (x) == SYMBOL_REF || GET_CODE (x) == LABEL_REF)
 966     {
 967       *symbol_type = mips_classify_symbol (x);
 968       if (*symbol_type == SYMBOL_TLS)
 969         return false;
 970     }
 971   else
 972     return false;
 973
 974   if (offset == 0)
 975     return true;
 976
 977   /* Check whether a nonzero offset is valid for the underlying
 978      relocations.  */
 979   switch (*symbol_type)
 980     {
 981     case SYMBOL_GENERAL:
 982     case SYMBOL_64_HIGH:
 983     case SYMBOL_64_MID:
 984     case SYMBOL_64_LOW:
 985       /* If the target has 64-bit pointers and the object file only
 986          supports 32-bit symbols, the values of those symbols will be
 987          sign-extended.  In this case we can't allow an arbitrary offset
 988          in case the 32-bit value X + OFFSET has a different sign from X.  */
 989       if (Pmode == DImode && !ABI_HAS_64BIT_SYMBOLS)
 990         return mips_offset_within_object_p (x, offset);
 991
 992       /* In other cases the relocations can handle any offset.  */
 993       return true;
 994
 995     case SYMBOL_CONSTANT_POOL:
 996       /* Allow constant pool references to be converted to LABEL+CONSTANT.
 997          In this case, we no longer have access to the underlying constant,
 998          but the original symbol-based access was known to be valid.  */
 999       if (GET_CODE (x) == LABEL_REF)
1000         return true;
1001
1002       /* Fall through.  */
1003
1004     case SYMBOL_SMALL_DATA:
1005       /* Make sure that the offset refers to something within the
1006          underlying object.  This should guarantee that the final
1007          PC- or GP-relative offset is within the 16-bit limit.  */
1008       return mips_offset_within_object_p (x, offset);
1009
1010     case SYMBOL_GOT_LOCAL:
1011     case SYMBOL_GOTOFF_PAGE:
1012       /* The linker should provide enough local GOT entries for a
1013          16-bit offset.  Larger offsets may lead to GOT overflow.  */
1014       return SMALL_OPERAND (offset);
1015
1016     case SYMBOL_GOT_GLOBAL:
1017     case SYMBOL_GOTOFF_GLOBAL:
1018     case SYMBOL_GOTOFF_CALL:
1019     case SYMBOL_GOTOFF_LOADGP:
1020     case SYMBOL_TLSGD:
1021     case SYMBOL_TLSLDM:
1022     case SYMBOL_DTPREL:
1023     case SYMBOL_TPREL:
1024     case SYMBOL_GOTTPREL:
1025     case SYMBOL_TLS:
1026       return false;
1027     }
1028   gcc_unreachable ();
1029 }
1030
1031
1032 /* Return true if X is a symbolic constant whose value is not split
1033    into separate relocations.  */
1034
1035 bool
1036 mips_atomic_symbolic_constant_p (rtx x)
1037 {
1038   enum mips_symbol_type type;
1039   return mips_symbolic_constant_p (x, &type) && !mips_split_p[type];
1040 }
1041
1042
1043 /* This function is used to implement REG_MODE_OK_FOR_BASE_P.  */
1044
1045 int
1046 mips_regno_mode_ok_for_base_p (int regno, enum machine_mode mode, int strict)
1047 {
1048   if (regno >= FIRST_PSEUDO_REGISTER)
1049     {
1050       if (!strict)
1051         return true;
1052       regno = reg_renumber[regno];
1053     }
1054
1055   /* These fake registers will be eliminated to either the stack or
1056      hard frame pointer, both of which are usually valid base registers.
1057      Reload deals with the cases where the eliminated form isn't valid.  */
1058   if (regno == ARG_POINTER_REGNUM || regno == FRAME_POINTER_REGNUM)
1059     return true;
1060
1061   /* In mips16 mode, the stack pointer can only address word and doubleword
1062      values, nothing smaller.  There are two problems here:
1063
1064        (a) Instantiating virtual registers can introduce new uses of the
1065            stack pointer.  If these virtual registers are valid addresses,
1066            the stack pointer should be too.
1067
1068        (b) Most uses of the stack pointer are not made explicit until
1069            FRAME_POINTER_REGNUM and ARG_POINTER_REGNUM have been eliminated.
1070            We don't know until that stage whether we'll be eliminating to the
1071            stack pointer (which needs the restriction) or the hard frame
1072            pointer (which doesn't).
1073
1074      All in all, it seems more consistent to only enforce this restriction
1075      during and after reload.  */
1076   if (TARGET_MIPS16 && regno == STACK_POINTER_REGNUM)
1077     return !strict || GET_MODE_SIZE (mode) == 4 || GET_MODE_SIZE (mode) == 8;
1078
1079   return TARGET_MIPS16 ? M16_REG_P (regno) : GP_REG_P (regno);
1080 }
1081
1082
1083 /* Return true if X is a valid base register for the given mode.
1084    Allow only hard registers if STRICT.  */
1085
1086 static bool
1087 mips_valid_base_register_p (rtx x, enum machine_mode mode, int strict)
1088 {
1089   if (!strict && GET_CODE (x) == SUBREG)
1090     x = SUBREG_REG (x);
1091
1092   return (REG_P (x)
1093           && mips_regno_mode_ok_for_base_p (REGNO (x), mode, strict));
1094 }
1095
1096
1097 /* Return true if symbols of type SYMBOL_TYPE can directly address a value
1098    with mode MODE.  This is used for both symbolic and LO_SUM addresses.  */
1099
1100 static bool
1101 mips_symbolic_address_p (enum mips_symbol_type symbol_type,
1102                          enum machine_mode mode)
1103 {
1104   switch (symbol_type)
1105     {
1106     case SYMBOL_GENERAL:
1107       return !TARGET_MIPS16;
1108
1109     case SYMBOL_SMALL_DATA:
1110       return true;
1111
1112     case SYMBOL_CONSTANT_POOL:
1113       /* PC-relative addressing is only available for lw and ld.  */
1114       return GET_MODE_SIZE (mode) == 4 || GET_MODE_SIZE (mode) == 8;
1115
1116     case SYMBOL_GOT_LOCAL:
1117       return true;
1118
1119     case SYMBOL_GOT_GLOBAL:
1120       /* The address will have to be loaded from the GOT first.  */
1121       return false;
1122
1123     case SYMBOL_TLSGD:
1124     case SYMBOL_TLSLDM:
1125     case SYMBOL_DTPREL:
1126     case SYMBOL_TPREL:
1127     case SYMBOL_GOTTPREL:
1128     case SYMBOL_TLS:
1129       return false;
1130
1131     case SYMBOL_GOTOFF_PAGE:
1132     case SYMBOL_GOTOFF_GLOBAL:
1133     case SYMBOL_GOTOFF_CALL:
1134     case SYMBOL_GOTOFF_LOADGP:
1135     case SYMBOL_64_HIGH:
1136     case SYMBOL_64_MID:
1137     case SYMBOL_64_LOW:
1138       return true;
1139     }
1140   gcc_unreachable ();
1141 }
1142
1143
1144 /* Return true if X is a valid address for machine mode MODE.  If it is,
1145    fill in INFO appropriately.  STRICT is true if we should only accept
1146    hard base registers.  */
1147
1148 static bool
1149 mips_classify_address (struct mips_address_info *info, rtx x,
1150                        enum machine_mode mode, int strict)
1151 {
1152   switch (GET_CODE (x))
1153     {
1154     case REG:
1155     case SUBREG:
1156       info->type = ADDRESS_REG;
1157       info->reg = x;
1158       info->offset = const0_rtx;
1159       return mips_valid_base_register_p (info->reg, mode, strict);
1160
1161     case PLUS:
1162       info->type = ADDRESS_REG;
1163       info->reg = XEXP (x, 0);
1164       info->offset = XEXP (x, 1);
1165       return (mips_valid_base_register_p (info->reg, mode, strict)
1166               && const_arith_operand (info->offset, VOIDmode));
1167
1168     case LO_SUM:
1169       info->type = ADDRESS_LO_SUM;
1170       info->reg = XEXP (x, 0);
1171       info->offset = XEXP (x, 1);
1172       return (mips_valid_base_register_p (info->reg, mode, strict)
1173               && mips_symbolic_constant_p (info->offset, &info->symbol_type)
1174               && mips_symbolic_address_p (info->symbol_type, mode)
1175               && mips_lo_relocs[info->symbol_type] != 0);
1176
1177     case CONST_INT:
1178       /* Small-integer addresses don't occur very often, but they
1179          are legitimate if $0 is a valid base register.  */
1180       info->type = ADDRESS_CONST_INT;
1181       return !TARGET_MIPS16 && SMALL_INT (x);
1182
1183     case CONST:
1184     case LABEL_REF:
1185     case SYMBOL_REF:
1186       info->type = ADDRESS_SYMBOLIC;
1187       return (mips_symbolic_constant_p (x, &info->symbol_type)
1188               && mips_symbolic_address_p (info->symbol_type, mode)
1189               && !mips_split_p[info->symbol_type]);
1190
1191     default:
1192       return false;
1193     }
1194 }
1195
1196 /* Return true if X is a thread-local symbol.  */
1197
1198 static bool
1199 mips_tls_operand_p (rtx x)
1200 {
1201   return GET_CODE (x) == SYMBOL_REF && SYMBOL_REF_TLS_MODEL (x) != 0;
1202 }
1203
1204 /* Return true if X can not be forced into a constant pool.  */
1205
1206 static int
1207 mips_tls_symbol_ref_1 (rtx *x, void *data ATTRIBUTE_UNUSED)
1208 {
1209   return mips_tls_operand_p (*x);
1210 }
1211
1212 /* Return true if X can not be forced into a constant pool.  */
1213
1214 static bool
1215 mips_cannot_force_const_mem (rtx x)
1216 {
1217   if (! TARGET_HAVE_TLS)
1218     return false;
1219
1220   return for_each_rtx (&x, &mips_tls_symbol_ref_1, 0);
1221 }
1222 \f
1223 /* Return the number of instructions needed to load a symbol of the
1224    given type into a register.  If valid in an address, the same number
1225    of instructions are needed for loads and stores.  Treat extended
1226    mips16 instructions as two instructions.  */
1227
1228 static int
1229 mips_symbol_insns (enum mips_symbol_type type)
1230 {
1231   switch (type)
1232     {
1233     case SYMBOL_GENERAL:
1234       /* In mips16 code, general symbols must be fetched from the
1235          constant pool.  */
1236       if (TARGET_MIPS16)
1237         return 0;
1238
1239       /* When using 64-bit symbols, we need 5 preparatory instructions,
1240          such as:
1241
1242              lui     $at,%highest(symbol)
1243              daddiu  $at,$at,%higher(symbol)
1244              dsll    $at,$at,16
1245              daddiu  $at,$at,%hi(symbol)
1246              dsll    $at,$at,16
1247
1248          The final address is then $at + %lo(symbol).  With 32-bit
1249          symbols we just need a preparatory lui.  */
1250       return (ABI_HAS_64BIT_SYMBOLS ? 6 : 2);
1251
1252     case SYMBOL_SMALL_DATA:
1253       return 1;
1254
1255     case SYMBOL_CONSTANT_POOL:
1256       /* This case is for mips16 only.  Assume we'll need an
1257          extended instruction.  */
1258       return 2;
1259
1260     case SYMBOL_GOT_LOCAL:
1261     case SYMBOL_GOT_GLOBAL:
1262       /* Unless -funit-at-a-time is in effect, we can't be sure whether
1263          the local/global classification is accurate.  See override_options
1264          for details.
1265
1266          The worst cases are:
1267
1268          (1) For local symbols when generating o32 or o64 code.  The assembler
1269              will use:
1270
1271                  lw           $at,%got(symbol)
1272                  nop
1273
1274              ...and the final address will be $at + %lo(symbol).
1275
1276          (2) For global symbols when -mxgot.  The assembler will use:
1277
1278                  lui     $at,%got_hi(symbol)
1279                  (d)addu $at,$at,$gp
1280
1281              ...and the final address will be $at + %got_lo(symbol).  */
1282       return 3;
1283
1284     case SYMBOL_GOTOFF_PAGE:
1285     case SYMBOL_GOTOFF_GLOBAL:
1286     case SYMBOL_GOTOFF_CALL:
1287     case SYMBOL_GOTOFF_LOADGP:
1288     case SYMBOL_64_HIGH:
1289     case SYMBOL_64_MID:
1290     case SYMBOL_64_LOW:
1291     case SYMBOL_TLSGD:
1292     case SYMBOL_TLSLDM:
1293     case SYMBOL_DTPREL:
1294     case SYMBOL_GOTTPREL:
1295     case SYMBOL_TPREL:
1296       /* Check whether the offset is a 16- or 32-bit value.  */
1297       return mips_split_p[type] ? 2 : 1;
1298
1299     case SYMBOL_TLS:
1300       /* We don't treat a bare TLS symbol as a constant.  */
1301       return 0;
1302     }
1303   gcc_unreachable ();
1304 }
1305
1306 /* Return true if X is a legitimate $sp-based address for mode MDOE.  */
1307
1308 bool
1309 mips_stack_address_p (rtx x, enum machine_mode mode)
1310 {
1311   struct mips_address_info addr;
1312
1313   return (mips_classify_address (&addr, x, mode, false)
1314           && addr.type == ADDRESS_REG
1315           && addr.reg == stack_pointer_rtx);
1316 }
1317
1318 /* Return true if a value at OFFSET bytes from BASE can be accessed
1319    using an unextended mips16 instruction.  MODE is the mode of the
1320    value.
1321
1322    Usually the offset in an unextended instruction is a 5-bit field.
1323    The offset is unsigned and shifted left once for HIs, twice
1324    for SIs, and so on.  An exception is SImode accesses off the
1325    stack pointer, which have an 8-bit immediate field.  */
1326
1327 static bool
1328 mips16_unextended_reference_p (enum machine_mode mode, rtx base, rtx offset)
1329 {
1330   if (TARGET_MIPS16
1331       && GET_CODE (offset) == CONST_INT
1332       && INTVAL (offset) >= 0
1333       && (INTVAL (offset) & (GET_MODE_SIZE (mode) - 1)) == 0)
1334     {
1335       if (GET_MODE_SIZE (mode) == 4 && base == stack_pointer_rtx)
1336         return INTVAL (offset) < 256 * GET_MODE_SIZE (mode);
1337       return INTVAL (offset) < 32 * GET_MODE_SIZE (mode);
1338     }
1339   return false;
1340 }
1341
1342
1343 /* Return the number of instructions needed to load or store a value
1344    of mode MODE at X.  Return 0 if X isn't valid for MODE.
1345
1346    For mips16 code, count extended instructions as two instructions.  */
1347
1348 int
1349 mips_address_insns (rtx x, enum machine_mode mode)
1350 {
1351   struct mips_address_info addr;
1352   int factor;
1353
1354   if (mode == BLKmode)
1355     /* BLKmode is used for single unaligned loads and stores.  */
1356     factor = 1;
1357   else
1358     /* Each word of a multi-word value will be accessed individually.  */
1359     factor = (GET_MODE_SIZE (mode) + UNITS_PER_WORD - 1) / UNITS_PER_WORD;
1360
1361   if (mips_classify_address (&addr, x, mode, false))
1362     switch (addr.type)
1363       {
1364       case ADDRESS_REG:
1365         if (TARGET_MIPS16
1366             && !mips16_unextended_reference_p (mode, addr.reg, addr.offset))
1367           return factor * 2;
1368         return factor;
1369
1370       case ADDRESS_LO_SUM:
1371         return (TARGET_MIPS16 ? factor * 2 : factor);
1372
1373       case ADDRESS_CONST_INT:
1374         return factor;
1375
1376       case ADDRESS_SYMBOLIC:
1377         return factor * mips_symbol_insns (addr.symbol_type);
1378       }
1379   return 0;
1380 }
1381
1382
1383 /* Likewise for constant X.  */
1384
1385 int
1386 mips_const_insns (rtx x)
1387 {
1388   struct mips_integer_op codes[MIPS_MAX_INTEGER_OPS];
1389   enum mips_symbol_type symbol_type;
1390   HOST_WIDE_INT offset;
1391
1392   switch (GET_CODE (x))
1393     {
1394     case HIGH:
1395       if (TARGET_MIPS16
1396           || !mips_symbolic_constant_p (XEXP (x, 0), &symbol_type)
1397           || !mips_split_p[symbol_type])
1398         return 0;
1399
1400       return 1;
1401
1402     case CONST_INT:
1403       if (TARGET_MIPS16)
1404         /* Unsigned 8-bit constants can be loaded using an unextended
1405            LI instruction.  Unsigned 16-bit constants can be loaded
1406            using an extended LI.  Negative constants must be loaded
1407            using LI and then negated.  */
1408         return (INTVAL (x) >= 0 && INTVAL (x) < 256 ? 1
1409                 : SMALL_OPERAND_UNSIGNED (INTVAL (x)) ? 2
1410                 : INTVAL (x) > -256 && INTVAL (x) < 0 ? 2
1411                 : SMALL_OPERAND_UNSIGNED (-INTVAL (x)) ? 3
1412                 : 0);
1413
1414       return mips_build_integer (codes, INTVAL (x));
1415
1416     case CONST_DOUBLE:
1417     case CONST_VECTOR:
1418       return (!TARGET_MIPS16 && x == CONST0_RTX (GET_MODE (x)) ? 1 : 0);
1419
1420     case CONST:
1421       if (CONST_GP_P (x))
1422         return 1;
1423
1424       /* See if we can refer to X directly.  */
1425       if (mips_symbolic_constant_p (x, &symbol_type))
1426         return mips_symbol_insns (symbol_type);
1427
1428       /* Otherwise try splitting the constant into a base and offset.
1429          16-bit offsets can be added using an extra addiu.  Larger offsets
1430          must be calculated separately and then added to the base.  */
1431       mips_split_const (x, &x, &offset);
1432       if (offset != 0)
1433         {
1434           int n = mips_const_insns (x);
1435           if (n != 0)
1436             {
1437               if (SMALL_OPERAND (offset))
1438                 return n + 1;
1439               else
1440                 return n + 1 + mips_build_integer (codes, offset);
1441             }
1442         }
1443       return 0;
1444
1445     case SYMBOL_REF:
1446     case LABEL_REF:
1447       return mips_symbol_insns (mips_classify_symbol (x));
1448
1449     default:
1450       return 0;
1451     }
1452 }
1453
1454
1455 /* Return the number of instructions needed for memory reference X.
1456    Count extended mips16 instructions as two instructions.  */
1457
1458 int
1459 mips_fetch_insns (rtx x)
1460 {
1461   gcc_assert (MEM_P (x));
1462   return mips_address_insns (XEXP (x, 0), GET_MODE (x));
1463 }
1464
1465
1466 /* Return the number of instructions needed for an integer division.  */
1467
1468 int
1469 mips_idiv_insns (void)
1470 {
1471   int count;
1472
1473   count = 1;
1474   if (TARGET_CHECK_ZERO_DIV)
1475     {
1476       if (GENERATE_DIVIDE_TRAPS)
1477         count++;
1478       else
1479         count += 2;
1480     }
1481
1482   if (TARGET_FIX_R4000 || TARGET_FIX_R4400)
1483     count++;
1484   return count;
1485 }
1486 \f
1487 /* This function is used to implement GO_IF_LEGITIMATE_ADDRESS.  It
1488    returns a nonzero value if X is a legitimate address for a memory
1489    operand of the indicated MODE.  STRICT is nonzero if this function
1490    is called during reload.  */
1491
1492 bool
1493 mips_legitimate_address_p (enum machine_mode mode, rtx x, int strict)
1494 {
1495   struct mips_address_info addr;
1496
1497   return mips_classify_address (&addr, x, mode, strict);
1498 }
1499
1500
1501 /* Copy VALUE to a register and return that register.  If new psuedos
1502    are allowed, copy it into a new register, otherwise use DEST.  */
1503
1504 static rtx
1505 mips_force_temporary (rtx dest, rtx value)
1506 {
1507   if (!no_new_pseudos)
1508     return force_reg (Pmode, value);
1509   else
1510     {
1511       emit_move_insn (copy_rtx (dest), value);
1512       return dest;
1513     }
1514 }
1515
1516
1517 /* Return a LO_SUM expression for ADDR.  TEMP is as for mips_force_temporary
1518    and is used to load the high part into a register.  */
1519
1520 static rtx
1521 mips_split_symbol (rtx temp, rtx addr)
1522 {
1523   rtx high;
1524
1525   if (TARGET_MIPS16)
1526     high = mips16_gp_pseudo_reg ();
1527   else
1528     high = mips_force_temporary (temp, gen_rtx_HIGH (Pmode, copy_rtx (addr)));
1529   return gen_rtx_LO_SUM (Pmode, high, addr);
1530 }
1531
1532
1533 /* Return an UNSPEC address with underlying address ADDRESS and symbol
1534    type SYMBOL_TYPE.  */
1535
1536 rtx
1537 mips_unspec_address (rtx address, enum mips_symbol_type symbol_type)
1538 {
1539   rtx base;
1540   HOST_WIDE_INT offset;
1541
1542   mips_split_const (address, &base, &offset);
1543   base = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, base),
1544                          UNSPEC_ADDRESS_FIRST + symbol_type);
1545   return plus_constant (gen_rtx_CONST (Pmode, base), offset);
1546 }
1547
1548
1549 /* If mips_unspec_address (ADDR, SYMBOL_TYPE) is a 32-bit value, add the
1550    high part to BASE and return the result.  Just return BASE otherwise.
1551    TEMP is available as a temporary register if needed.
1552
1553    The returned expression can be used as the first operand to a LO_SUM.  */
1554
1555 static rtx
1556 mips_unspec_offset_high (rtx temp, rtx base, rtx addr,
1557                          enum mips_symbol_type symbol_type)
1558 {
1559   if (mips_split_p[symbol_type])
1560     {
1561       addr = gen_rtx_HIGH (Pmode, mips_unspec_address (addr, symbol_type));
1562       addr = mips_force_temporary (temp, addr);
1563       return mips_force_temporary (temp, gen_rtx_PLUS (Pmode, addr, base));
1564     }
1565   return base;
1566 }
1567
1568
1569 /* Return a legitimate address for REG + OFFSET.  TEMP is as for
1570    mips_force_temporary; it is only needed when OFFSET is not a
1571    SMALL_OPERAND.  */
1572
1573 static rtx
1574 mips_add_offset (rtx temp, rtx reg, HOST_WIDE_INT offset)
1575 {
1576   if (!SMALL_OPERAND (offset))
1577     {
1578       rtx high;
1579       if (TARGET_MIPS16)
1580         {
1581           /* Load the full offset into a register so that we can use
1582              an unextended instruction for the address itself.  */
1583           high = GEN_INT (offset);
1584           offset = 0;
1585         }
1586       else
1587         {
1588           /* Leave OFFSET as a 16-bit offset and put the excess in HIGH.  */
1589           high = GEN_INT (CONST_HIGH_PART (offset));
1590           offset = CONST_LOW_PART (offset);
1591         }
1592       high = mips_force_temporary (temp, high);
1593       reg = mips_force_temporary (temp, gen_rtx_PLUS (Pmode, high, reg));
1594     }
1595   return plus_constant (reg, offset);
1596 }
1597
1598 /* Emit a call to __tls_get_addr.  SYM is the TLS symbol we are
1599    referencing, and TYPE is the symbol type to use (either global
1600    dynamic or local dynamic).  V0 is an RTX for the return value
1601    location.  The entire insn sequence is returned.  */
1602
1603 static GTY(()) rtx mips_tls_symbol;
1604
1605 static rtx
1606 mips_call_tls_get_addr (rtx sym, enum mips_symbol_type type, rtx v0)
1607 {
1608   rtx insn, loc, tga, a0;
1609
1610   a0 = gen_rtx_REG (Pmode, GP_ARG_FIRST);
1611
1612   if (!mips_tls_symbol)
1613     mips_tls_symbol = init_one_libfunc ("__tls_get_addr");
1614
1615   loc = mips_unspec_address (sym, type);
1616
1617   start_sequence ();
1618
1619   emit_insn (gen_rtx_SET (Pmode, a0,
1620                           gen_rtx_LO_SUM (Pmode, pic_offset_table_rtx, loc)));
1621   tga = gen_rtx_MEM (Pmode, mips_tls_symbol);
1622   insn = emit_call_insn (gen_call_value (v0, tga, const0_rtx, const0_rtx));
1623   CONST_OR_PURE_CALL_P (insn) = 1;
1624   use_reg (&CALL_INSN_FUNCTION_USAGE (insn), v0);
1625   use_reg (&CALL_INSN_FUNCTION_USAGE (insn), a0);
1626   insn = get_insns ();
1627
1628   end_sequence ();
1629
1630   return insn;
1631 }
1632
1633 /* Generate the code to access LOC, a thread local SYMBOL_REF.  The
1634    return value will be a valid address and move_operand (either a REG
1635    or a LO_SUM).  */
1636
1637 static rtx
1638 mips_legitimize_tls_address (rtx loc)
1639 {
1640   rtx dest, insn, v0, v1, tmp1, tmp2, eqv;
1641   enum tls_model model;
1642
1643   v0 = gen_rtx_REG (Pmode, GP_RETURN);
1644   v1 = gen_rtx_REG (Pmode, GP_RETURN + 1);
1645
1646   model = SYMBOL_REF_TLS_MODEL (loc);
1647
1648   switch (model)
1649     {
1650     case TLS_MODEL_GLOBAL_DYNAMIC:
1651       insn = mips_call_tls_get_addr (loc, SYMBOL_TLSGD, v0);
1652       dest = gen_reg_rtx (Pmode);
1653       emit_libcall_block (insn, dest, v0, loc);
1654       break;
1655
1656     case TLS_MODEL_LOCAL_DYNAMIC:
1657       insn = mips_call_tls_get_addr (loc, SYMBOL_TLSLDM, v0);
1658       tmp1 = gen_reg_rtx (Pmode);
1659
1660       /* Attach a unique REG_EQUIV, to allow the RTL optimizers to
1661          share the LDM result with other LD model accesses.  */
1662       eqv = gen_rtx_UNSPEC (Pmode, gen_rtvec (1, const0_rtx),
1663                             UNSPEC_TLS_LDM);
1664       emit_libcall_block (insn, tmp1, v0, eqv);
1665
1666       tmp2 = mips_unspec_offset_high (NULL, tmp1, loc, SYMBOL_DTPREL);
1667       dest = gen_rtx_LO_SUM (Pmode, tmp2,
1668                              mips_unspec_address (loc, SYMBOL_DTPREL));
1669       break;
1670
1671     case TLS_MODEL_INITIAL_EXEC:
1672       tmp1 = gen_reg_rtx (Pmode);
1673       tmp2 = mips_unspec_address (loc, SYMBOL_GOTTPREL);
1674       if (Pmode == DImode)
1675         {
1676           emit_insn (gen_tls_get_tp_di (v1));
1677           emit_insn (gen_load_gotdi (tmp1, pic_offset_table_rtx, tmp2));
1678         }
1679       else
1680         {
1681           emit_insn (gen_tls_get_tp_si (v1));
1682           emit_insn (gen_load_gotsi (tmp1, pic_offset_table_rtx, tmp2));
1683         }
1684       dest = gen_reg_rtx (Pmode);
1685       emit_insn (gen_add3_insn (dest, tmp1, v1));
1686       break;
1687
1688     case TLS_MODEL_LOCAL_EXEC:
1689
1690       if (Pmode == DImode)
1691         emit_insn (gen_tls_get_tp_di (v1));
1692       else
1693         emit_insn (gen_tls_get_tp_si (v1));
1694
1695       tmp1 = mips_unspec_offset_high (NULL, v1, loc, SYMBOL_TPREL);
1696       dest = gen_rtx_LO_SUM (Pmode, tmp1,
1697                              mips_unspec_address (loc, SYMBOL_TPREL));
1698       break;
1699
1700     default:
1701       abort ();
1702     }
1703
1704   return dest;
1705 }
1706
1707 /* This function is used to implement LEGITIMIZE_ADDRESS.  If *XLOC can
1708    be legitimized in a way that the generic machinery might not expect,
1709    put the new address in *XLOC and return true.  MODE is the mode of
1710    the memory being accessed.  */
1711
1712 bool
1713 mips_legitimize_address (rtx *xloc, enum machine_mode mode)
1714 {
1715   enum mips_symbol_type symbol_type;
1716
1717   if (mips_tls_operand_p (*xloc))
1718     {
1719       *xloc = mips_legitimize_tls_address (*xloc);
1720       return true;
1721     }
1722
1723   /* See if the address can split into a high part and a LO_SUM.  */
1724   if (mips_symbolic_constant_p (*xloc, &symbol_type)
1725       && mips_symbolic_address_p (symbol_type, mode)
1726       && mips_split_p[symbol_type])
1727     {
1728       *xloc = mips_split_symbol (0, *xloc);
1729       return true;
1730     }
1731
1732   if (GET_CODE (*xloc) == PLUS && GET_CODE (XEXP (*xloc, 1)) == CONST_INT)
1733     {
1734       /* Handle REG + CONSTANT using mips_add_offset.  */
1735       rtx reg;
1736
1737       reg = XEXP (*xloc, 0);
1738       if (!mips_valid_base_register_p (reg, mode, 0))
1739         reg = copy_to_mode_reg (Pmode, reg);
1740       *xloc = mips_add_offset (0, reg, INTVAL (XEXP (*xloc, 1)));
1741       return true;
1742     }
1743
1744   return false;
1745 }
1746
1747
1748 /* Subroutine of mips_build_integer (with the same interface).
1749    Assume that the final action in the sequence should be a left shift.  */
1750
1751 static unsigned int
1752 mips_build_shift (struct mips_integer_op *codes, HOST_WIDE_INT value)
1753 {
1754   unsigned int i, shift;
1755
1756   /* Shift VALUE right until its lowest bit is set.  Shift arithmetically
1757      since signed numbers are easier to load than unsigned ones.  */
1758   shift = 0;
1759   while ((value & 1) == 0)
1760     value /= 2, shift++;
1761
1762   i = mips_build_integer (codes, value);
1763   codes[i].code = ASHIFT;
1764   codes[i].value = shift;
1765   return i + 1;
1766 }
1767
1768
1769 /* As for mips_build_shift, but assume that the final action will be
1770    an IOR or PLUS operation.  */
1771
1772 static unsigned int
1773 mips_build_lower (struct mips_integer_op *codes, unsigned HOST_WIDE_INT value)
1774 {
1775   unsigned HOST_WIDE_INT high;
1776   unsigned int i;
1777
1778   high = value & ~(unsigned HOST_WIDE_INT) 0xffff;
1779   if (!LUI_OPERAND (high) && (value & 0x18000) == 0x18000)
1780     {
1781       /* The constant is too complex to load with a simple lui/ori pair
1782          so our goal is to clear as many trailing zeros as possible.
1783          In this case, we know bit 16 is set and that the low 16 bits
1784          form a negative number.  If we subtract that number from VALUE,
1785          we will clear at least the lowest 17 bits, maybe more.  */
1786       i = mips_build_integer (codes, CONST_HIGH_PART (value));
1787       codes[i].code = PLUS;
1788       codes[i].value = CONST_LOW_PART (value);
1789     }
1790   else
1791     {
1792       i = mips_build_integer (codes, high);
1793       codes[i].code = IOR;
1794       codes[i].value = value & 0xffff;
1795     }
1796   return i + 1;
1797 }
1798
1799
1800 /* Fill CODES with a sequence of rtl operations to load VALUE.
1801    Return the number of operations needed.  */
1802
1803 static unsigned int
1804 mips_build_integer (struct mips_integer_op *codes,
1805                     unsigned HOST_WIDE_INT value)
1806 {
1807   if (SMALL_OPERAND (value)
1808       || SMALL_OPERAND_UNSIGNED (value)
1809       || LUI_OPERAND (value))
1810     {
1811       /* The value can be loaded with a single instruction.  */
1812       codes[0].code = UNKNOWN;
1813       codes[0].value = value;
1814       return 1;
1815     }
1816   else if ((value & 1) != 0 || LUI_OPERAND (CONST_HIGH_PART (value)))
1817     {
1818       /* Either the constant is a simple LUI/ORI combination or its
1819          lowest bit is set.  We don't want to shift in this case.  */
1820       return mips_build_lower (codes, value);
1821     }
1822   else if ((value & 0xffff) == 0)
1823     {
1824       /* The constant will need at least three actions.  The lowest
1825          16 bits are clear, so the final action will be a shift.  */
1826       return mips_build_shift (codes, value);
1827     }
1828   else
1829     {
1830       /* The final action could be a shift, add or inclusive OR.
1831          Rather than use a complex condition to select the best
1832          approach, try both mips_build_shift and mips_build_lower
1833          and pick the one that gives the shortest sequence.
1834          Note that this case is only used once per constant.  */
1835       struct mips_integer_op alt_codes[MIPS_MAX_INTEGER_OPS];
1836       unsigned int cost, alt_cost;
1837
1838       cost = mips_build_shift (codes, value);
1839       alt_cost = mips_build_lower (alt_codes, value);
1840       if (alt_cost < cost)
1841         {
1842           memcpy (codes, alt_codes, alt_cost * sizeof (codes[0]));
1843           cost = alt_cost;
1844         }
1845       return cost;
1846     }
1847 }
1848
1849
1850 /* Move VALUE into register DEST.  */
1851
1852 static void
1853 mips_move_integer (rtx dest, unsigned HOST_WIDE_INT value)
1854 {
1855   struct mips_integer_op codes[MIPS_MAX_INTEGER_OPS];
1856   enum machine_mode mode;
1857   unsigned int i, cost;
1858   rtx x;
1859
1860   mode = GET_MODE (dest);
1861   cost = mips_build_integer (codes, value);
1862
1863   /* Apply each binary operation to X.  Invariant: X is a legitimate
1864      source operand for a SET pattern.  */
1865   x = GEN_INT (codes[0].value);
1866   for (i = 1; i < cost; i++)
1867     {
1868       if (no_new_pseudos)
1869         emit_move_insn (dest, x), x = dest;
1870       else
1871         x = force_reg (mode, x);
1872       x = gen_rtx_fmt_ee (codes[i].code, mode, x, GEN_INT (codes[i].value));
1873     }
1874
1875   emit_insn (gen_rtx_SET (VOIDmode, dest, x));
1876 }
1877
1878
1879 /* Subroutine of mips_legitimize_move.  Move constant SRC into register
1880    DEST given that SRC satisfies immediate_operand but doesn't satisfy
1881    move_operand.  */
1882
1883 static void
1884 mips_legitimize_const_move (enum machine_mode mode, rtx dest, rtx src)
1885 {
1886   rtx base;
1887   HOST_WIDE_INT offset;
1888   enum mips_symbol_type symbol_type;
1889
1890   /* Split moves of big integers into smaller pieces.  In mips16 code,
1891      it's better to force the constant into memory instead.  */
1892   if (GET_CODE (src) == CONST_INT && !TARGET_MIPS16)
1893     {
1894       mips_move_integer (dest, INTVAL (src));
1895       return;
1896     }
1897
1898   if (mips_tls_operand_p (src))
1899     {
1900       emit_move_insn (dest, mips_legitimize_tls_address (src));
1901       return;
1902     }
1903
1904   /* See if the symbol can be split.  For mips16, this is often worse than
1905      forcing it in the constant pool since it needs the single-register form
1906      of addiu or daddiu.  */
1907   if (!TARGET_MIPS16
1908       && mips_symbolic_constant_p (src, &symbol_type)
1909       && mips_split_p[symbol_type])
1910     {
1911       emit_move_insn (dest, mips_split_symbol (dest, src));
1912       return;
1913     }
1914
1915   /* If we have (const (plus symbol offset)), load the symbol first
1916      and then add in the offset.  This is usually better than forcing
1917      the constant into memory, at least in non-mips16 code.  */
1918   mips_split_const (src, &base, &offset);
1919   if (!TARGET_MIPS16
1920       && offset != 0
1921       && (!no_new_pseudos || SMALL_OPERAND (offset)))
1922     {
1923       base = mips_force_temporary (dest, base);
1924       emit_move_insn (dest, mips_add_offset (0, base, offset));
1925       return;
1926     }
1927
1928   src = force_const_mem (mode, src);
1929
1930   /* When using explicit relocs, constant pool references are sometimes
1931      not legitimate addresses.  */
1932   if (!memory_operand (src, VOIDmode))
1933     src = replace_equiv_address (src, mips_split_symbol (dest, XEXP (src, 0)));
1934   emit_move_insn (dest, src);
1935 }
1936
1937
1938 /* If (set DEST SRC) is not a valid instruction, emit an equivalent
1939    sequence that is valid.  */
1940
1941 bool
1942 mips_legitimize_move (enum machine_mode mode, rtx dest, rtx src)
1943 {
1944   if (!register_operand (dest, mode) && !reg_or_0_operand (src, mode))
1945     {
1946       emit_move_insn (dest, force_reg (mode, src));
1947       return true;
1948     }
1949
1950   /* Check for individual, fully-reloaded mflo and mfhi instructions.  */
1951   if (GET_MODE_SIZE (mode) <= UNITS_PER_WORD
1952       && REG_P (src) && MD_REG_P (REGNO (src))
1953       && REG_P (dest) && GP_REG_P (REGNO (dest)))
1954     {
1955       int other_regno = REGNO (src) == HI_REGNUM ? LO_REGNUM : HI_REGNUM;
1956       if (GET_MODE_SIZE (mode) <= 4)
1957         emit_insn (gen_mfhilo_si (gen_rtx_REG (SImode, REGNO (dest)),
1958                                   gen_rtx_REG (SImode, REGNO (src)),
1959                                   gen_rtx_REG (SImode, other_regno)));
1960       else
1961         emit_insn (gen_mfhilo_di (gen_rtx_REG (DImode, REGNO (dest)),
1962                                   gen_rtx_REG (DImode, REGNO (src)),
1963                                   gen_rtx_REG (DImode, other_regno)));
1964       return true;
1965     }
1966
1967   /* We need to deal with constants that would be legitimate
1968      immediate_operands but not legitimate move_operands.  */
1969   if (CONSTANT_P (src) && !move_operand (src, mode))
1970     {
1971       mips_legitimize_const_move (mode, dest, src);
1972       set_unique_reg_note (get_last_insn (), REG_EQUAL, copy_rtx (src));
1973       return true;
1974     }
1975   return false;
1976 }
1977 \f
1978 /* We need a lot of little routines to check constant values on the
1979    mips16.  These are used to figure out how long the instruction will
1980    be.  It would be much better to do this using constraints, but
1981    there aren't nearly enough letters available.  */
1982
1983 static int
1984 m16_check_op (rtx op, int low, int high, int mask)
1985 {
1986   return (GET_CODE (op) == CONST_INT
1987           && INTVAL (op) >= low
1988           && INTVAL (op) <= high
1989           && (INTVAL (op) & mask) == 0);
1990 }
1991
1992 int
1993 m16_uimm3_b (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
1994 {
1995   return m16_check_op (op, 0x1, 0x8, 0);
1996 }
1997
1998 int
1999 m16_simm4_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2000 {
2001   return m16_check_op (op, - 0x8, 0x7, 0);
2002 }
2003
2004 int
2005 m16_nsimm4_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2006 {
2007   return m16_check_op (op, - 0x7, 0x8, 0);
2008 }
2009
2010 int
2011 m16_simm5_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2012 {
2013   return m16_check_op (op, - 0x10, 0xf, 0);
2014 }
2015
2016 int
2017 m16_nsimm5_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2018 {
2019   return m16_check_op (op, - 0xf, 0x10, 0);
2020 }
2021
2022 int
2023 m16_uimm5_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2024 {
2025   return m16_check_op (op, (- 0x10) << 2, 0xf << 2, 3);
2026 }
2027
2028 int
2029 m16_nuimm5_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2030 {
2031   return m16_check_op (op, (- 0xf) << 2, 0x10 << 2, 3);
2032 }
2033
2034 int
2035 m16_simm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2036 {
2037   return m16_check_op (op, - 0x80, 0x7f, 0);
2038 }
2039
2040 int
2041 m16_nsimm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2042 {
2043   return m16_check_op (op, - 0x7f, 0x80, 0);
2044 }
2045
2046 int
2047 m16_uimm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2048 {
2049   return m16_check_op (op, 0x0, 0xff, 0);
2050 }
2051
2052 int
2053 m16_nuimm8_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2054 {
2055   return m16_check_op (op, - 0xff, 0x0, 0);
2056 }
2057
2058 int
2059 m16_uimm8_m1_1 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2060 {
2061   return m16_check_op (op, - 0x1, 0xfe, 0);
2062 }
2063
2064 int
2065 m16_uimm8_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2066 {
2067   return m16_check_op (op, 0x0, 0xff << 2, 3);
2068 }
2069
2070 int
2071 m16_nuimm8_4 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2072 {
2073   return m16_check_op (op, (- 0xff) << 2, 0x0, 3);
2074 }
2075
2076 int
2077 m16_simm8_8 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2078 {
2079   return m16_check_op (op, (- 0x80) << 3, 0x7f << 3, 7);
2080 }
2081
2082 int
2083 m16_nsimm8_8 (rtx op, enum machine_mode mode ATTRIBUTE_UNUSED)
2084 {
2085   return m16_check_op (op, (- 0x7f) << 3, 0x80 << 3, 7);
2086 }
2087 \f
2088 static bool
2089 mips_rtx_costs (rtx x, int code, int outer_code, int *total)
2090 {
2091   enum machine_mode mode = GET_MODE (x);
2092
2093   switch (code)
2094     {
2095     case CONST_INT:
2096       if (!TARGET_MIPS16)
2097         {
2098           /* Always return 0, since we don't have different sized
2099              instructions, hence different costs according to Richard
2100              Kenner */
2101           *total = 0;
2102           return true;
2103         }
2104
2105       /* A number between 1 and 8 inclusive is efficient for a shift.
2106          Otherwise, we will need an extended instruction.  */
2107       if ((outer_code) == ASHIFT || (outer_code) == ASHIFTRT
2108           || (outer_code) == LSHIFTRT)
2109         {
2110           if (INTVAL (x) >= 1 && INTVAL (x) <= 8)
2111             *total = 0;
2112           else
2113             *total = COSTS_N_INSNS (1);
2114           return true;
2115         }
2116
2117       /* We can use cmpi for an xor with an unsigned 16 bit value.  */
2118       if ((outer_code) == XOR
2119           && INTVAL (x) >= 0 && INTVAL (x) < 0x10000)
2120         {
2121           *total = 0;
2122           return true;
2123         }
2124
2125       /* We may be able to use slt or sltu for a comparison with a
2126          signed 16 bit value.  (The boundary conditions aren't quite
2127          right, but this is just a heuristic anyhow.)  */
2128       if (((outer_code) == LT || (outer_code) == LE
2129            || (outer_code) == GE || (outer_code) == GT
2130            || (outer_code) == LTU || (outer_code) == LEU
2131            || (outer_code) == GEU || (outer_code) == GTU)
2132           && INTVAL (x) >= -0x8000 && INTVAL (x) < 0x8000)
2133         {
2134           *total = 0;
2135           return true;
2136         }
2137
2138       /* Equality comparisons with 0 are cheap.  */
2139       if (((outer_code) == EQ || (outer_code) == NE)
2140           && INTVAL (x) == 0)
2141         {
2142           *total = 0;
2143           return true;
2144         }
2145
2146       /* Constants in the range 0...255 can be loaded with an unextended
2147          instruction.  They are therefore as cheap as a register move.
2148
2149          Given the choice between "li R1,0...255" and "move R1,R2"
2150          (where R2 is a known constant), it is usually better to use "li",
2151          since we do not want to unnecessarily extend the lifetime of R2.  */
2152       if (outer_code == SET
2153           && INTVAL (x) >= 0
2154           && INTVAL (x) < 256)
2155         {
2156           *total = 0;
2157           return true;
2158         }
2159
2160       /* Otherwise fall through to the handling below.  */
2161
2162     case CONST:
2163     case SYMBOL_REF:
2164     case LABEL_REF:
2165     case CONST_DOUBLE:
2166       if (LEGITIMATE_CONSTANT_P (x))
2167         {
2168           *total = COSTS_N_INSNS (1);
2169           return true;
2170         }
2171       else
2172         {
2173           /* The value will need to be fetched from the constant pool.  */
2174           *total = CONSTANT_POOL_COST;
2175           return true;
2176         }
2177
2178     case MEM:
2179       {
2180         /* If the address is legitimate, return the number of
2181            instructions it needs, otherwise use the default handling.  */
2182         int n = mips_address_insns (XEXP (x, 0), GET_MODE (x));
2183         if (n > 0)
2184           {
2185             *total = COSTS_N_INSNS (1 + n);
2186             return true;
2187           }
2188         return false;
2189       }
2190
2191     case FFS:
2192       *total = COSTS_N_INSNS (6);
2193       return true;
2194
2195     case NOT:
2196       *total = COSTS_N_INSNS ((mode == DImode && !TARGET_64BIT) ? 2 : 1);
2197       return true;
2198
2199     case AND:
2200     case IOR:
2201     case XOR:
2202       if (mode == DImode && !TARGET_64BIT)
2203         {
2204           *total = COSTS_N_INSNS (2);
2205           return true;
2206         }
2207       return false;
2208
2209     case ASHIFT:
2210     case ASHIFTRT:
2211     case LSHIFTRT:
2212       if (mode == DImode && !TARGET_64BIT)
2213         {
2214           *total = COSTS_N_INSNS ((GET_CODE (XEXP (x, 1)) == CONST_INT)
2215                                   ? 4 : 12);
2216           return true;
2217         }
2218       return false;
2219
2220     case ABS:
2221       if (mode == SFmode || mode == DFmode)
2222         *total = COSTS_N_INSNS (1);
2223       else
2224         *total = COSTS_N_INSNS (4);
2225       return true;
2226
2227     case LO_SUM:
2228       *total = COSTS_N_INSNS (1);
2229       return true;
2230
2231     case PLUS:
2232     case MINUS:
2233       if (mode == SFmode || mode == DFmode)
2234         {
2235           if (TUNE_MIPS3000 || TUNE_MIPS3900)
2236             *total = COSTS_N_INSNS (2);
2237           else if (TUNE_MIPS6000)
2238             *total = COSTS_N_INSNS (3);
2239           else if (TUNE_SB1)
2240             *total = COSTS_N_INSNS (4);
2241           else
2242             *total = COSTS_N_INSNS (6);
2243           return true;
2244         }
2245       if (mode == DImode && !TARGET_64BIT)
2246         {
2247           *total = COSTS_N_INSNS (4);
2248           return true;
2249         }
2250       return false;
2251
2252     case NEG:
2253       if (mode == DImode && !TARGET_64BIT)
2254         {
2255           *total = 4;
2256           return true;
2257         }
2258       return false;
2259
2260     case MULT:
2261       if (mode == SFmode)
2262         {
2263           if (TUNE_MIPS3000
2264               || TUNE_MIPS3900
2265               || TUNE_MIPS5000
2266               || TUNE_SB1)
2267             *total = COSTS_N_INSNS (4);
2268           else if (TUNE_MIPS6000
2269                    || TUNE_MIPS5400
2270                    || TUNE_MIPS5500)
2271             *total = COSTS_N_INSNS (5);
2272           else
2273             *total = COSTS_N_INSNS (7);
2274           return true;
2275         }
2276
2277       if (mode == DFmode)
2278         {
2279           if (TUNE_SB1)
2280             *total = COSTS_N_INSNS (4);
2281           else if (TUNE_MIPS3000
2282               || TUNE_MIPS3900
2283               || TUNE_MIPS5000)
2284             *total = COSTS_N_INSNS (5);
2285           else if (TUNE_MIPS6000
2286                    || TUNE_MIPS5400
2287                    || TUNE_MIPS5500)
2288             *total = COSTS_N_INSNS (6);
2289           else
2290             *total = COSTS_N_INSNS (8);
2291           return true;
2292         }
2293
2294       if (TUNE_MIPS3000)
2295         *total = COSTS_N_INSNS (12);
2296       else if (TUNE_MIPS3900)
2297         *total = COSTS_N_INSNS (2);
2298       else if (TUNE_MIPS4130)
2299         *total = COSTS_N_INSNS (mode == DImode ? 6 : 4);
2300       else if (TUNE_MIPS5400 || TUNE_SB1)
2301         *total = COSTS_N_INSNS (mode == DImode ? 4 : 3);
2302       else if (TUNE_MIPS5500 || TUNE_MIPS7000)
2303         *total = COSTS_N_INSNS (mode == DImode ? 9 : 5);
2304       else if (TUNE_MIPS9000)
2305         *total = COSTS_N_INSNS (mode == DImode ? 8 : 3);
2306       else if (TUNE_MIPS6000)
2307         *total = COSTS_N_INSNS (17);
2308       else if (TUNE_MIPS5000)
2309         *total = COSTS_N_INSNS (5);
2310       else
2311         *total = COSTS_N_INSNS (10);
2312       return true;
2313
2314     case DIV:
2315     case MOD:
2316       if (mode == SFmode)
2317         {
2318           if (TUNE_MIPS3000
2319               || TUNE_MIPS3900)
2320             *total = COSTS_N_INSNS (12);
2321           else if (TUNE_MIPS6000)
2322             *total = COSTS_N_INSNS (15);
2323           else if (TUNE_SB1)
2324             *total = COSTS_N_INSNS (24);
2325           else if (TUNE_MIPS5400 || TUNE_MIPS5500)
2326             *total = COSTS_N_INSNS (30);
2327           else
2328             *total = COSTS_N_INSNS (23);
2329           return true;
2330         }
2331
2332       if (mode == DFmode)
2333         {
2334           if (TUNE_MIPS3000
2335               || TUNE_MIPS3900)
2336             *total = COSTS_N_INSNS (19);
2337           else if (TUNE_MIPS5400 || TUNE_MIPS5500)
2338             *total = COSTS_N_INSNS (59);
2339           else if (TUNE_MIPS6000)
2340             *total = COSTS_N_INSNS (16);
2341           else if (TUNE_SB1)
2342             *total = COSTS_N_INSNS (32);
2343           else
2344             *total = COSTS_N_INSNS (36);
2345           return true;
2346         }
2347       /* Fall through.  */
2348
2349     case UDIV:
2350     case UMOD:
2351       if (TUNE_MIPS3000
2352           || TUNE_MIPS3900)
2353         *total = COSTS_N_INSNS (35);
2354       else if (TUNE_MIPS6000)
2355         *total = COSTS_N_INSNS (38);
2356       else if (TUNE_MIPS5000)
2357         *total = COSTS_N_INSNS (36);
2358       else if (TUNE_SB1)
2359         *total = COSTS_N_INSNS ((mode == SImode) ? 36 : 68);
2360       else if (TUNE_MIPS5400 || TUNE_MIPS5500)
2361         *total = COSTS_N_INSNS ((mode == SImode) ? 42 : 74);
2362       else
2363         *total = COSTS_N_INSNS (69);
2364       return true;
2365
2366     case SIGN_EXTEND:
2367       /* A sign extend from SImode to DImode in 64 bit mode is often
2368          zero instructions, because the result can often be used
2369          directly by another instruction; we'll call it one.  */
2370       if (TARGET_64BIT && mode == DImode
2371           && GET_MODE (XEXP (x, 0)) == SImode)
2372         *total = COSTS_N_INSNS (1);
2373       else
2374         *total = COSTS_N_INSNS (2);
2375       return true;
2376
2377     case ZERO_EXTEND:
2378       if (TARGET_64BIT && mode == DImode
2379           && GET_MODE (XEXP (x, 0)) == SImode)
2380         *total = COSTS_N_INSNS (2);
2381       else
2382         *total = COSTS_N_INSNS (1);
2383       return true;
2384
2385     default:
2386       return false;
2387     }
2388 }
2389
2390 /* Provide the costs of an addressing mode that contains ADDR.
2391    If ADDR is not a valid address, its cost is irrelevant.  */
2392
2393 static int
2394 mips_address_cost (rtx addr)
2395 {
2396   return mips_address_insns (addr, SImode);
2397 }
2398 \f
2399 /* Return one word of double-word value OP, taking into account the fixed
2400    endianness of certain registers.  HIGH_P is true to select the high part,
2401    false to select the low part.  */
2402
2403 rtx
2404 mips_subword (rtx op, int high_p)
2405 {
2406   unsigned int byte;
2407   enum machine_mode mode;
2408
2409   mode = GET_MODE (op);
2410   if (mode == VOIDmode)
2411     mode = DImode;
2412
2413   if (TARGET_BIG_ENDIAN ? !high_p : high_p)
2414     byte = UNITS_PER_WORD;
2415   else
2416     byte = 0;
2417
2418   if (REG_P (op))
2419     {
2420       if (FP_REG_P (REGNO (op)))
2421         return gen_rtx_REG (word_mode, high_p ? REGNO (op) + 1 : REGNO (op));
2422       if (REGNO (op) == HI_REGNUM)
2423         return gen_rtx_REG (word_mode, high_p ? HI_REGNUM : LO_REGNUM);
2424     }
2425
2426   if (MEM_P (op))
2427     return mips_rewrite_small_data (adjust_address (op, word_mode, byte));
2428
2429   return simplify_gen_subreg (word_mode, op, mode, byte);
2430 }
2431
2432
2433 /* Return true if a 64-bit move from SRC to DEST should be split into two.  */
2434
2435 bool
2436 mips_split_64bit_move_p (rtx dest, rtx src)
2437 {
2438   if (TARGET_64BIT)
2439     return false;
2440
2441   /* FP->FP moves can be done in a single instruction.  */
2442   if (FP_REG_RTX_P (src) && FP_REG_RTX_P (dest))
2443     return false;
2444
2445   /* Check for floating-point loads and stores.  They can be done using
2446      ldc1 and sdc1 on MIPS II and above.  */
2447   if (mips_isa > 1)
2448     {
2449       if (FP_REG_RTX_P (dest) && MEM_P (src))
2450         return false;
2451       if (FP_REG_RTX_P (src) && MEM_P (dest))
2452         return false;
2453     }
2454   return true;
2455 }
2456
2457
2458 /* Split a 64-bit move from SRC to DEST assuming that
2459    mips_split_64bit_move_p holds.
2460
2461    Moves into and out of FPRs cause some difficulty here.  Such moves
2462    will always be DFmode, since paired FPRs are not allowed to store
2463    DImode values.  The most natural representation would be two separate
2464    32-bit moves, such as:
2465
2466         (set (reg:SI $f0) (mem:SI ...))
2467         (set (reg:SI $f1) (mem:SI ...))
2468
2469    However, the second insn is invalid because odd-numbered FPRs are
2470    not allowed to store independent values.  Use the patterns load_df_low,
2471    load_df_high and store_df_high instead.  */
2472
2473 void
2474 mips_split_64bit_move (rtx dest, rtx src)
2475 {
2476   if (FP_REG_RTX_P (dest))
2477     {
2478       /* Loading an FPR from memory or from GPRs.  */
2479       emit_insn (gen_load_df_low (copy_rtx (dest), mips_subword (src, 0)));
2480       emit_insn (gen_load_df_high (dest, mips_subword (src, 1),
2481                                    copy_rtx (dest)));
2482     }
2483   else if (FP_REG_RTX_P (src))
2484     {
2485       /* Storing an FPR into memory or GPRs.  */
2486       emit_move_insn (mips_subword (dest, 0), mips_subword (src, 0));
2487       emit_insn (gen_store_df_high (mips_subword (dest, 1), src));
2488     }
2489   else
2490     {
2491       /* The operation can be split into two normal moves.  Decide in
2492          which order to do them.  */
2493       rtx low_dest;
2494
2495       low_dest = mips_subword (dest, 0);
2496       if (REG_P (low_dest)
2497           && reg_overlap_mentioned_p (low_dest, src))
2498         {
2499           emit_move_insn (mips_subword (dest, 1), mips_subword (src, 1));
2500           emit_move_insn (low_dest, mips_subword (src, 0));
2501         }
2502       else
2503         {
2504           emit_move_insn (low_dest, mips_subword (src, 0));
2505           emit_move_insn (mips_subword (dest, 1), mips_subword (src, 1));
2506         }
2507     }
2508 }
2509 \f
2510 /* Return the appropriate instructions to move SRC into DEST.  Assume
2511    that SRC is operand 1 and DEST is operand 0.  */
2512
2513 const char *
2514 mips_output_move (rtx dest, rtx src)
2515 {
2516   enum rtx_code dest_code, src_code;
2517   bool dbl_p;
2518
2519   dest_code = GET_CODE (dest);
2520   src_code = GET_CODE (src);
2521   dbl_p = (GET_MODE_SIZE (GET_MODE (dest)) == 8);
2522
2523   if (dbl_p && mips_split_64bit_move_p (dest, src))
2524     return "#";
2525
2526   if ((src_code == REG && GP_REG_P (REGNO (src)))
2527       || (!TARGET_MIPS16 && src == CONST0_RTX (GET_MODE (dest))))
2528     {
2529       if (dest_code == REG)
2530         {
2531           if (GP_REG_P (REGNO (dest)))
2532             return "move\t%0,%z1";
2533
2534           if (MD_REG_P (REGNO (dest)))
2535             return "mt%0\t%z1";
2536
2537           if (FP_REG_P (REGNO (dest)))
2538             return (dbl_p ? "dmtc1\t%z1,%0" : "mtc1\t%z1,%0");
2539
2540           if (ALL_COP_REG_P (REGNO (dest)))
2541             {
2542               static char retval[] = "dmtc_\t%z1,%0";
2543
2544               retval[4] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (dest));
2545               return (dbl_p ? retval : retval + 1);
2546             }
2547         }
2548       if (dest_code == MEM)
2549         return (dbl_p ? "sd\t%z1,%0" : "sw\t%z1,%0");
2550     }
2551   if (dest_code == REG && GP_REG_P (REGNO (dest)))
2552     {
2553       if (src_code == REG)
2554         {
2555           if (ST_REG_P (REGNO (src)) && ISA_HAS_8CC)
2556             return "lui\t%0,0x3f80\n\tmovf\t%0,%.,%1";
2557
2558           if (FP_REG_P (REGNO (src)))
2559             return (dbl_p ? "dmfc1\t%0,%1" : "mfc1\t%0,%1");
2560
2561           if (ALL_COP_REG_P (REGNO (src)))
2562             {
2563               static char retval[] = "dmfc_\t%0,%1";
2564
2565               retval[4] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (src));
2566               return (dbl_p ? retval : retval + 1);
2567             }
2568         }
2569
2570       if (src_code == MEM)
2571         return (dbl_p ? "ld\t%0,%1" : "lw\t%0,%1");
2572
2573       if (src_code == CONST_INT)
2574         {
2575           /* Don't use the X format, because that will give out of
2576              range numbers for 64 bit hosts and 32 bit targets.  */
2577           if (!TARGET_MIPS16)
2578             return "li\t%0,%1\t\t\t# %X1";
2579
2580           if (INTVAL (src) >= 0 && INTVAL (src) <= 0xffff)
2581             return "li\t%0,%1";
2582
2583           if (INTVAL (src) < 0 && INTVAL (src) >= -0xffff)
2584             return "#";
2585         }
2586
2587       if (src_code == HIGH)
2588         return "lui\t%0,%h1";
2589
2590       if (CONST_GP_P (src))
2591         return "move\t%0,%1";
2592
2593       if (symbolic_operand (src, VOIDmode))
2594         return (dbl_p ? "dla\t%0,%1" : "la\t%0,%1");
2595     }
2596   if (src_code == REG && FP_REG_P (REGNO (src)))
2597     {
2598       if (dest_code == REG && FP_REG_P (REGNO (dest)))
2599         {
2600           if (GET_MODE (dest) == V2SFmode)
2601             return "mov.ps\t%0,%1";
2602           else
2603             return (dbl_p ? "mov.d\t%0,%1" : "mov.s\t%0,%1");
2604         }
2605
2606       if (dest_code == MEM)
2607         return (dbl_p ? "sdc1\t%1,%0" : "swc1\t%1,%0");
2608     }
2609   if (dest_code == REG && FP_REG_P (REGNO (dest)))
2610     {
2611       if (src_code == MEM)
2612         return (dbl_p ? "ldc1\t%0,%1" : "lwc1\t%0,%1");
2613     }
2614   if (dest_code == REG && ALL_COP_REG_P (REGNO (dest)) && src_code == MEM)
2615     {
2616       static char retval[] = "l_c_\t%0,%1";
2617
2618       retval[1] = (dbl_p ? 'd' : 'w');
2619       retval[3] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (dest));
2620       return retval;
2621     }
2622   if (dest_code == MEM && src_code == REG && ALL_COP_REG_P (REGNO (src)))
2623     {
2624       static char retval[] = "s_c_\t%1,%0";
2625
2626       retval[1] = (dbl_p ? 'd' : 'w');
2627       retval[3] = COPNUM_AS_CHAR_FROM_REGNUM (REGNO (src));
2628       return retval;
2629     }
2630   gcc_unreachable ();
2631 }
2632 \f
2633 /* Restore $gp from its save slot.  Valid only when using o32 or
2634    o64 abicalls.  */
2635
2636 void
2637 mips_restore_gp (void)
2638 {
2639   rtx address, slot;
2640
2641   gcc_assert (TARGET_ABICALLS && TARGET_OLDABI);
2642
2643   address = mips_add_offset (pic_offset_table_rtx,
2644                              frame_pointer_needed
2645                              ? hard_frame_pointer_rtx
2646                              : stack_pointer_rtx,
2647                              current_function_outgoing_args_size);
2648   slot = gen_rtx_MEM (Pmode, address);
2649
2650   emit_move_insn (pic_offset_table_rtx, slot);
2651   if (!TARGET_EXPLICIT_RELOCS)
2652     emit_insn (gen_blockage ());
2653 }
2654 \f
2655 /* Emit an instruction of the form (set TARGET (CODE OP0 OP1)).  */
2656
2657 static void
2658 mips_emit_binary (enum rtx_code code, rtx target, rtx op0, rtx op1)
2659 {
2660   emit_insn (gen_rtx_SET (VOIDmode, target,
2661                           gen_rtx_fmt_ee (code, GET_MODE (target), op0, op1)));
2662 }
2663
2664 /* Return true if CMP1 is a suitable second operand for relational
2665    operator CODE.  See also the *sCC patterns in mips.md.  */
2666
2667 static bool
2668 mips_relational_operand_ok_p (enum rtx_code code, rtx cmp1)
2669 {
2670   switch (code)
2671     {
2672     case GT:
2673     case GTU:
2674       return reg_or_0_operand (cmp1, VOIDmode);
2675
2676     case GE:
2677     case GEU:
2678       return !TARGET_MIPS16 && cmp1 == const1_rtx;
2679
2680     case LT:
2681     case LTU:
2682       return arith_operand (cmp1, VOIDmode);
2683
2684     case LE:
2685       return sle_operand (cmp1, VOIDmode);
2686
2687     case LEU:
2688       return sleu_operand (cmp1, VOIDmode);
2689
2690     default:
2691       gcc_unreachable ();
2692     }
2693 }
2694
2695 /* Compare CMP0 and CMP1 using relational operator CODE and store the
2696    result in TARGET.  CMP0 and TARGET are register_operands that have
2697    the same integer mode.  If INVERT_PTR is nonnull, it's OK to set
2698    TARGET to the inverse of the result and flip *INVERT_PTR instead.  */
2699
2700 static void
2701 mips_emit_int_relational (enum rtx_code code, bool *invert_ptr,
2702                           rtx target, rtx cmp0, rtx cmp1)
2703 {
2704   /* First see if there is a MIPS instruction that can do this operation
2705      with CMP1 in its current form.  If not, try doing the same for the
2706      inverse operation.  If that also fails, force CMP1 into a register
2707      and try again.  */
2708   if (mips_relational_operand_ok_p (code, cmp1))
2709     mips_emit_binary (code, target, cmp0, cmp1);
2710   else
2711     {
2712       enum rtx_code inv_code = reverse_condition (code);
2713       if (!mips_relational_operand_ok_p (inv_code, cmp1))
2714         {
2715           cmp1 = force_reg (GET_MODE (cmp0), cmp1);
2716           mips_emit_int_relational (code, invert_ptr, target, cmp0, cmp1);
2717         }
2718       else if (invert_ptr == 0)
2719         {
2720           rtx inv_target = gen_reg_rtx (GET_MODE (target));
2721           mips_emit_binary (inv_code, inv_target, cmp0, cmp1);
2722           mips_emit_binary (XOR, target, inv_target, const1_rtx);
2723         }
2724       else
2725         {
2726           *invert_ptr = !*invert_ptr;
2727           mips_emit_binary (inv_code, target, cmp0, cmp1);
2728         }
2729     }
2730 }
2731
2732 /* Return a register that is zero iff CMP0 and CMP1 are equal.
2733    The register will have the same mode as CMP0.  */
2734
2735 static rtx
2736 mips_zero_if_equal (rtx cmp0, rtx cmp1)
2737 {
2738   if (cmp1 == const0_rtx)
2739     return cmp0;
2740
2741   if (uns_arith_operand (cmp1, VOIDmode))
2742     return expand_binop (GET_MODE (cmp0), xor_optab,
2743                          cmp0, cmp1, 0, 0, OPTAB_DIRECT);
2744
2745   return expand_binop (GET_MODE (cmp0), sub_optab,
2746                        cmp0, cmp1, 0, 0, OPTAB_DIRECT);
2747 }
2748
2749 /* Convert a comparison into something that can be used in a branch or
2750    conditional move.  cmp_operands[0] and cmp_operands[1] are the values
2751    being compared and *CODE is the code used to compare them.
2752
2753    Update *CODE, *OP0 and *OP1 so that they describe the final comparison.
2754    If NEED_EQ_NE_P, then only EQ/NE comparisons against zero are possible,
2755    otherwise any standard branch condition can be used.  The standard branch
2756    conditions are:
2757
2758       - EQ/NE between two registers.
2759       - any comparison between a register and zero.  */
2760
2761 static void
2762 mips_emit_compare (enum rtx_code *code, rtx *op0, rtx *op1, bool need_eq_ne_p)
2763 {
2764   if (GET_MODE_CLASS (GET_MODE (cmp_operands[0])) == MODE_INT)
2765     {
2766       if (!need_eq_ne_p && cmp_operands[1] == const0_rtx)
2767         {
2768           *op0 = cmp_operands[0];
2769           *op1 = cmp_operands[1];
2770         }
2771       else if (*code == EQ || *code == NE)
2772         {
2773           if (need_eq_ne_p)
2774             {
2775               *op0 = mips_zero_if_equal (cmp_operands[0], cmp_operands[1]);
2776               *op1 = const0_rtx;
2777             }
2778           else
2779             {
2780               *op0 = cmp_operands[0];
2781               *op1 = force_reg (GET_MODE (*op0), cmp_operands[1]);
2782             }
2783         }
2784       else
2785         {
2786           /* The comparison needs a separate scc instruction.  Store the
2787              result of the scc in *OP0 and compare it against zero.  */
2788           bool invert = false;
2789           *op0 = gen_reg_rtx (GET_MODE (cmp_operands[0]));
2790           *op1 = const0_rtx;
2791           mips_emit_int_relational (*code, &invert, *op0,
2792                                     cmp_operands[0], cmp_operands[1]);
2793           *code = (invert ? EQ : NE);
2794         }
2795     }
2796   else
2797     {
2798       enum rtx_code cmp_code;
2799
2800       /* Floating-point tests use a separate c.cond.fmt comparison to
2801          set a condition code register.  The branch or conditional move
2802          will then compare that register against zero.
2803
2804          Set CMP_CODE to the code of the comparison instruction and
2805          *CODE to the code that the branch or move should use.  */
2806       switch (*code)
2807         {
2808         case NE:
2809         case UNGE:
2810         case UNGT:
2811         case LTGT:
2812         case ORDERED:
2813           cmp_code = reverse_condition_maybe_unordered (*code);
2814           *code = EQ;
2815           break;
2816
2817         default:
2818           cmp_code = *code;
2819           *code = NE;
2820           break;
2821         }
2822       *op0 = (ISA_HAS_8CC
2823               ? gen_reg_rtx (CCmode)
2824               : gen_rtx_REG (CCmode, FPSW_REGNUM));
2825       *op1 = const0_rtx;
2826       mips_emit_binary (cmp_code, *op0, cmp_operands[0], cmp_operands[1]);
2827     }
2828 }
2829 \f
2830 /* Try comparing cmp_operands[0] and cmp_operands[1] using rtl code CODE.
2831    Store the result in TARGET and return true if successful.
2832
2833    On 64-bit targets, TARGET may be wider than cmp_operands[0].  */
2834
2835 bool
2836 mips_emit_scc (enum rtx_code code, rtx target)
2837 {
2838   if (GET_MODE_CLASS (GET_MODE (cmp_operands[0])) != MODE_INT)
2839     return false;
2840
2841   target = gen_lowpart (GET_MODE (cmp_operands[0]), target);
2842   if (code == EQ || code == NE)
2843     {
2844       rtx zie = mips_zero_if_equal (cmp_operands[0], cmp_operands[1]);
2845       mips_emit_binary (code, target, zie, const0_rtx);
2846     }
2847   else
2848     mips_emit_int_relational (code, 0, target,
2849                               cmp_operands[0], cmp_operands[1]);
2850   return true;
2851 }
2852
2853 /* Emit the common code for doing conditional branches.
2854    operand[0] is the label to jump to.
2855    The comparison operands are saved away by cmp{si,di,sf,df}.  */
2856
2857 void
2858 gen_conditional_branch (rtx *operands, enum rtx_code code)
2859 {
2860   rtx op0, op1, target;
2861
2862   mips_emit_compare (&code, &op0, &op1, TARGET_MIPS16);
2863   target = gen_rtx_IF_THEN_ELSE (VOIDmode,
2864                                  gen_rtx_fmt_ee (code, GET_MODE (op0),
2865                                                  op0, op1),
2866                                  gen_rtx_LABEL_REF (VOIDmode, operands[0]),
2867                                  pc_rtx);
2868   emit_jump_insn (gen_rtx_SET (VOIDmode, pc_rtx, target));
2869 }
2870
2871 /* Emit the common code for conditional moves.  OPERANDS is the array
2872    of operands passed to the conditional move define_expand.  */
2873
2874 void
2875 gen_conditional_move (rtx *operands)
2876 {
2877   enum rtx_code code;
2878   rtx op0, op1;
2879
2880   code = GET_CODE (operands[1]);
2881   mips_emit_compare (&code, &op0, &op1, true);
2882   emit_insn (gen_rtx_SET (VOIDmode, operands[0],
2883                           gen_rtx_IF_THEN_ELSE (GET_MODE (operands[0]),
2884                                                 gen_rtx_fmt_ee (code,
2885                                                                 GET_MODE (op0),
2886                                                                 op0, op1),
2887                                                 operands[2], operands[3])));
2888 }
2889
2890 /* Emit a conditional trap.  OPERANDS is the array of operands passed to
2891    the conditional_trap expander.  */
2892
2893 void
2894 mips_gen_conditional_trap (rtx *operands)
2895 {
2896   rtx op0, op1;
2897   enum rtx_code cmp_code = GET_CODE (operands[0]);
2898   enum machine_mode mode = GET_MODE (cmp_operands[0]);
2899
2900   /* MIPS conditional trap machine instructions don't have GT or LE
2901      flavors, so we must invert the comparison and convert to LT and
2902      GE, respectively.  */
2903   switch (cmp_code)
2904     {
2905     case GT: cmp_code = LT; break;
2906     case LE: cmp_code = GE; break;
2907     case GTU: cmp_code = LTU; break;
2908     case LEU: cmp_code = GEU; break;
2909     default: break;
2910     }
2911   if (cmp_code == GET_CODE (operands[0]))
2912     {
2913       op0 = cmp_operands[0];
2914       op1 = cmp_operands[1];
2915     }
2916   else
2917     {
2918       op0 = cmp_operands[1];
2919       op1 = cmp_operands[0];
2920     }
2921   op0 = force_reg (mode, op0);
2922   if (!arith_operand (op1, mode))
2923     op1 = force_reg (mode, op1);
2924
2925   emit_insn (gen_rtx_TRAP_IF (VOIDmode,
2926                               gen_rtx_fmt_ee (cmp_code, mode, op0, op1),
2927                               operands[1]));
2928 }
2929 \f
2930 /* Load function address ADDR into register DEST.  SIBCALL_P is true
2931    if the address is needed for a sibling call.  */
2932
2933 static void
2934 mips_load_call_address (rtx dest, rtx addr, int sibcall_p)
2935 {
2936   /* If we're generating PIC, and this call is to a global function,
2937      try to allow its address to be resolved lazily.  This isn't
2938      possible for NewABI sibcalls since the value of $gp on entry
2939      to the stub would be our caller's gp, not ours.  */
2940   if (TARGET_EXPLICIT_RELOCS
2941       && !(sibcall_p && TARGET_NEWABI)
2942       && global_got_operand (addr, VOIDmode))
2943     {
2944       rtx high, lo_sum_symbol;
2945
2946       high = mips_unspec_offset_high (dest, pic_offset_table_rtx,
2947                                       addr, SYMBOL_GOTOFF_CALL);
2948       lo_sum_symbol = mips_unspec_address (addr, SYMBOL_GOTOFF_CALL);
2949       if (Pmode == SImode)
2950         emit_insn (gen_load_callsi (dest, high, lo_sum_symbol));
2951       else
2952         emit_insn (gen_load_calldi (dest, high, lo_sum_symbol));
2953     }
2954   else
2955     emit_move_insn (dest, addr);
2956 }
2957
2958
2959 /* Expand a call or call_value instruction.  RESULT is where the
2960    result will go (null for calls), ADDR is the address of the
2961    function, ARGS_SIZE is the size of the arguments and AUX is
2962    the value passed to us by mips_function_arg.  SIBCALL_P is true
2963    if we are expanding a sibling call, false if we're expanding
2964    a normal call.  */
2965
2966 void
2967 mips_expand_call (rtx result, rtx addr, rtx args_size, rtx aux, int sibcall_p)
2968 {
2969   rtx orig_addr, pattern, insn;
2970
2971   orig_addr = addr;
2972   if (!call_insn_operand (addr, VOIDmode))
2973     {
2974       addr = gen_reg_rtx (Pmode);
2975       mips_load_call_address (addr, orig_addr, sibcall_p);
2976     }
2977
2978   if (TARGET_MIPS16
2979       && mips16_hard_float
2980       && build_mips16_call_stub (result, addr, args_size,
2981                                  aux == 0 ? 0 : (int) GET_MODE (aux)))
2982     return;
2983
2984   if (result == 0)
2985     pattern = (sibcall_p
2986                ? gen_sibcall_internal (addr, args_size)
2987                : gen_call_internal (addr, args_size));
2988   else if (GET_CODE (result) == PARALLEL && XVECLEN (result, 0) == 2)
2989     {
2990       rtx reg1, reg2;
2991
2992       reg1 = XEXP (XVECEXP (result, 0, 0), 0);
2993       reg2 = XEXP (XVECEXP (result, 0, 1), 0);
2994       pattern =
2995         (sibcall_p
2996          ? gen_sibcall_value_multiple_internal (reg1, addr, args_size, reg2)
2997          : gen_call_value_multiple_internal (reg1, addr, args_size, reg2));
2998     }
2999   else
3000     pattern = (sibcall_p
3001                ? gen_sibcall_value_internal (result, addr, args_size)
3002                : gen_call_value_internal (result, addr, args_size));
3003
3004   insn = emit_call_insn (pattern);
3005
3006   /* Lazy-binding stubs require $gp to be valid on entry.  */
3007   if (global_got_operand (orig_addr, VOIDmode))
3008     use_reg (&CALL_INSN_FUNCTION_USAGE (insn), pic_offset_table_rtx);
3009 }
3010
3011
3012 /* We can handle any sibcall when TARGET_SIBCALLS is true.  */
3013
3014 static bool
3015 mips_function_ok_for_sibcall (tree decl ATTRIBUTE_UNUSED,
3016                               tree exp ATTRIBUTE_UNUSED)
3017 {
3018   return TARGET_SIBCALLS;
3019 }
3020 \f
3021 /* Emit code to move general operand SRC into condition-code
3022    register DEST.  SCRATCH is a scratch TFmode float register.
3023    The sequence is:
3024
3025         FP1 = SRC
3026         FP2 = 0.0f
3027         DEST = FP2 < FP1
3028
3029    where FP1 and FP2 are single-precision float registers
3030    taken from SCRATCH.  */
3031
3032 void
3033 mips_emit_fcc_reload (rtx dest, rtx src, rtx scratch)
3034 {
3035   rtx fp1, fp2;
3036
3037   /* Change the source to SFmode.  */
3038   if (MEM_P (src))
3039     src = adjust_address (src, SFmode, 0);
3040   else if (REG_P (src) || GET_CODE (src) == SUBREG)
3041     src = gen_rtx_REG (SFmode, true_regnum (src));
3042
3043   fp1 = gen_rtx_REG (SFmode, REGNO (scratch));
3044   fp2 = gen_rtx_REG (SFmode, REGNO (scratch) + FP_INC);
3045
3046   emit_move_insn (copy_rtx (fp1), src);
3047   emit_move_insn (copy_rtx (fp2), CONST0_RTX (SFmode));
3048   emit_insn (gen_slt_sf (dest, fp2, fp1));
3049 }
3050 \f
3051 /* Emit code to change the current function's return address to
3052    ADDRESS.  SCRATCH is available as a scratch register, if needed.
3053    ADDRESS and SCRATCH are both word-mode GPRs.  */
3054
3055 void
3056 mips_set_return_address (rtx address, rtx scratch)
3057 {
3058   rtx slot_address;
3059
3060   compute_frame_size (get_frame_size ());
3061   gcc_assert ((cfun->machine->frame.mask >> 31) & 1);
3062   slot_address = mips_add_offset (scratch, stack_pointer_rtx,
3063                                   cfun->machine->frame.gp_sp_offset);
3064
3065   emit_move_insn (gen_rtx_MEM (GET_MODE (address), slot_address), address);
3066 }
3067 \f
3068 /* Emit straight-line code to move LENGTH bytes from SRC to DEST.
3069    Assume that the areas do not overlap.  */
3070
3071 static void
3072 mips_block_move_straight (rtx dest, rtx src, HOST_WIDE_INT length)
3073 {
3074   HOST_WIDE_INT offset, delta;
3075   unsigned HOST_WIDE_INT bits;
3076   int i;
3077   enum machine_mode mode;
3078   rtx *regs;
3079
3080   /* Work out how many bits to move at a time.  If both operands have
3081      half-word alignment, it is usually better to move in half words.
3082      For instance, lh/lh/sh/sh is usually better than lwl/lwr/swl/swr
3083      and lw/lw/sw/sw is usually better than ldl/ldr/sdl/sdr.
3084      Otherwise move word-sized chunks.  */
3085   if (MEM_ALIGN (src) == BITS_PER_WORD / 2
3086       && MEM_ALIGN (dest) == BITS_PER_WORD / 2)
3087     bits = BITS_PER_WORD / 2;
3088   else
3089     bits = BITS_PER_WORD;
3090
3091   mode = mode_for_size (bits, MODE_INT, 0);
3092   delta = bits / BITS_PER_UNIT;
3093
3094   /* Allocate a buffer for the temporary registers.  */
3095   regs = alloca (sizeof (rtx) * length / delta);
3096
3097   /* Load as many BITS-sized chunks as possible.  Use a normal load if
3098      the source has enough alignment, otherwise use left/right pairs.  */
3099   for (offset = 0, i = 0; offset + delta <= length; offset += delta, i++)
3100     {
3101       regs[i] = gen_reg_rtx (mode);
3102       if (MEM_ALIGN (src) >= bits)
3103         emit_move_insn (regs[i], adjust_address (src, mode, offset));
3104       else
3105         {
3106           rtx part = adjust_address (src, BLKmode, offset);
3107           if (!mips_expand_unaligned_load (regs[i], part, bits, 0))
3108             gcc_unreachable ();
3109         }
3110     }
3111
3112   /* Copy the chunks to the destination.  */
3113   for (offset = 0, i = 0; offset + delta <= length; offset += delta, i++)
3114     if (MEM_ALIGN (dest) >= bits)
3115       emit_move_insn (adjust_address (dest, mode, offset), regs[i]);
3116     else
3117       {
3118         rtx part = adjust_address (dest, BLKmode, offset);
3119         if (!mips_expand_unaligned_store (part, regs[i], bits, 0))
3120           gcc_unreachable ();
3121       }
3122
3123   /* Mop up any left-over bytes.  */
3124   if (offset < length)
3125     {
3126       src = adjust_address (src, BLKmode, offset);
3127       dest = adjust_address (dest, BLKmode, offset);
3128       move_by_pieces (dest, src, length - offset,
3129                       MIN (MEM_ALIGN (src), MEM_ALIGN (dest)), 0);
3130     }
3131 }
3132 \f
3133 #define MAX_MOVE_REGS 4
3134 #define MAX_MOVE_BYTES (MAX_MOVE_REGS * UNITS_PER_WORD)
3135
3136
3137 /* Helper function for doing a loop-based block operation on memory
3138    reference MEM.  Each iteration of the loop will operate on LENGTH
3139    bytes of MEM.
3140
3141    Create a new base register for use within the loop and point it to
3142    the start of MEM.  Create a new memory reference that uses this
3143    register.  Store them in *LOOP_REG and *LOOP_MEM respectively.  */
3144
3145 static void
3146 mips_adjust_block_mem (rtx mem, HOST_WIDE_INT length,
3147                        rtx *loop_reg, rtx *loop_mem)
3148 {
3149   *loop_reg = copy_addr_to_reg (XEXP (mem, 0));
3150
3151   /* Although the new mem does not refer to a known location,
3152      it does keep up to LENGTH bytes of alignment.  */
3153   *loop_mem = change_address (mem, BLKmode, *loop_reg);
3154   set_mem_align (*loop_mem, MIN (MEM_ALIGN (mem), length * BITS_PER_UNIT));
3155 }
3156
3157
3158 /* Move LENGTH bytes from SRC to DEST using a loop that moves MAX_MOVE_BYTES
3159    per iteration.  LENGTH must be at least MAX_MOVE_BYTES.  Assume that the
3160    memory regions do not overlap.  */
3161
3162 static void
3163 mips_block_move_loop (rtx dest, rtx src, HOST_WIDE_INT length)
3164 {
3165   rtx label, src_reg, dest_reg, final_src;
3166   HOST_WIDE_INT leftover;
3167
3168   leftover = length % MAX_MOVE_BYTES;
3169   length -= leftover;
3170
3171   /* Create registers and memory references for use within the loop.  */
3172   mips_adjust_block_mem (src, MAX_MOVE_BYTES, &src_reg, &src);
3173   mips_adjust_block_mem (dest, MAX_MOVE_BYTES, &dest_reg, &dest);
3174
3175   /* Calculate the value that SRC_REG should have after the last iteration
3176      of the loop.  */
3177   final_src = expand_simple_binop (Pmode, PLUS, src_reg, GEN_INT (length),
3178                                    0, 0, OPTAB_WIDEN);
3179
3180   /* Emit the start of the loop.  */
3181   label = gen_label_rtx ();
3182   emit_label (label);
3183
3184   /* Emit the loop body.  */
3185   mips_block_move_straight (dest, src, MAX_MOVE_BYTES);
3186
3187   /* Move on to the next block.  */
3188   emit_move_insn (src_reg, plus_constant (src_reg, MAX_MOVE_BYTES));
3189   emit_move_insn (dest_reg, plus_constant (dest_reg, MAX_MOVE_BYTES));
3190
3191   /* Emit the loop condition.  */
3192   if (Pmode == DImode)
3193     emit_insn (gen_cmpdi (src_reg, final_src));
3194   else
3195     emit_insn (gen_cmpsi (src_reg, final_src));
3196   emit_jump_insn (gen_bne (label));
3197
3198   /* Mop up any left-over bytes.  */
3199   if (leftover)
3200     mips_block_move_straight (dest, src, leftover);
3201 }
3202 \f
3203 /* Expand a movmemsi instruction.  */
3204
3205 bool
3206 mips_expand_block_move (rtx dest, rtx src, rtx length)
3207 {
3208   if (GET_CODE (length) == CONST_INT)
3209     {
3210       if (INTVAL (length) <= 2 * MAX_MOVE_BYTES)
3211         {
3212           mips_block_move_straight (dest, src, INTVAL (length));
3213           return true;
3214         }
3215       else if (optimize)
3216         {
3217           mips_block_move_loop (dest, src, INTVAL (length));
3218           return true;
3219         }
3220     }
3221   return false;
3222 }
3223 \f
3224 /* Argument support functions.  */
3225
3226 /* Initialize CUMULATIVE_ARGS for a function.  */
3227
3228 void
3229 init_cumulative_args (CUMULATIVE_ARGS *cum, tree fntype,
3230                       rtx libname ATTRIBUTE_UNUSED)
3231 {
3232   static CUMULATIVE_ARGS zero_cum;
3233   tree param, next_param;
3234
3235   *cum = zero_cum;
3236   cum->prototype = (fntype && TYPE_ARG_TYPES (fntype));
3237
3238   /* Determine if this function has variable arguments.  This is
3239      indicated by the last argument being 'void_type_mode' if there
3240      are no variable arguments.  The standard MIPS calling sequence
3241      passes all arguments in the general purpose registers in this case.  */
3242
3243   for (param = fntype ? TYPE_ARG_TYPES (fntype) : 0;
3244        param != 0; param = next_param)
3245     {
3246       next_param = TREE_CHAIN (param);
3247       if (next_param == 0 && TREE_VALUE (param) != void_type_node)
3248         cum->gp_reg_found = 1;
3249     }
3250 }
3251
3252
3253 /* Fill INFO with information about a single argument.  CUM is the
3254    cumulative state for earlier arguments.  MODE is the mode of this
3255    argument and TYPE is its type (if known).  NAMED is true if this
3256    is a named (fixed) argument rather than a variable one.  */
3257
3258 static void
3259 mips_arg_info (const CUMULATIVE_ARGS *cum, enum machine_mode mode,
3260                tree type, int named, struct mips_arg_info *info)
3261 {
3262   bool doubleword_aligned_p;
3263   unsigned int num_bytes, num_words, max_regs;
3264
3265   /* Work out the size of the argument.  */
3266   num_bytes = type ? int_size_in_bytes (type) : GET_MODE_SIZE (mode);
3267   num_words = (num_bytes + UNITS_PER_WORD - 1) / UNITS_PER_WORD;
3268
3269   /* Decide whether it should go in a floating-point register, assuming
3270      one is free.  Later code checks for availability.
3271
3272      The checks against UNITS_PER_FPVALUE handle the soft-float and
3273      single-float cases.  */
3274   switch (mips_abi)
3275     {
3276     case ABI_EABI:
3277       /* The EABI conventions have traditionally been defined in terms
3278          of TYPE_MODE, regardless of the actual type.  */
3279       info->fpr_p = ((GET_MODE_CLASS (mode) == MODE_FLOAT
3280                       || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
3281                      && GET_MODE_SIZE (mode) <= UNITS_PER_FPVALUE);
3282       break;
3283
3284     case ABI_32:
3285     case ABI_O64:
3286       /* Only leading floating-point scalars are passed in
3287          floating-point registers.  We also handle vector floats the same
3288          say, which is OK because they are not covered by the standard ABI.  */
3289       info->fpr_p = (!cum->gp_reg_found
3290                      && cum->arg_number < 2
3291                      && (type == 0 || SCALAR_FLOAT_TYPE_P (type)
3292                          || VECTOR_FLOAT_TYPE_P (type))
3293                      && (GET_MODE_CLASS (mode) == MODE_FLOAT
3294                          || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
3295                      && GET_MODE_SIZE (mode) <= UNITS_PER_FPVALUE);
3296       break;
3297
3298     case ABI_N32:
3299     case ABI_64:
3300       /* Scalar and complex floating-point types are passed in
3301          floating-point registers.  */
3302       info->fpr_p = (named
3303                      && (type == 0 || FLOAT_TYPE_P (type))
3304                      && (GET_MODE_CLASS (mode) == MODE_FLOAT
3305                          || GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT
3306                          || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
3307                      && GET_MODE_UNIT_SIZE (mode) <= UNITS_PER_FPVALUE);
3308
3309       /* ??? According to the ABI documentation, the real and imaginary
3310          parts of complex floats should be passed in individual registers.
3311          The real and imaginary parts of stack arguments are supposed
3312          to be contiguous and there should be an extra word of padding
3313          at the end.
3314
3315          This has two problems.  First, it makes it impossible to use a
3316          single "void *" va_list type, since register and stack arguments
3317          are passed differently.  (At the time of writing, MIPSpro cannot
3318          handle complex float varargs correctly.)  Second, it's unclear
3319          what should happen when there is only one register free.
3320
3321          For now, we assume that named complex floats should go into FPRs
3322          if there are two FPRs free, otherwise they should be passed in the
3323          same way as a struct containing two floats.  */
3324       if (info->fpr_p
3325           && GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT
3326           && GET_MODE_UNIT_SIZE (mode) < UNITS_PER_FPVALUE)
3327         {
3328           if (cum->num_gprs >= MAX_ARGS_IN_REGISTERS - 1)
3329             info->fpr_p = false;
3330           else
3331             num_words = 2;
3332         }
3333       break;
3334
3335     default:
3336       gcc_unreachable ();
3337     }
3338
3339   /* See whether the argument has doubleword alignment.  */
3340   doubleword_aligned_p = FUNCTION_ARG_BOUNDARY (mode, type) > BITS_PER_WORD;
3341
3342   /* Set REG_OFFSET to the register count we're interested in.
3343      The EABI allocates the floating-point registers separately,
3344      but the other ABIs allocate them like integer registers.  */
3345   info->reg_offset = (mips_abi == ABI_EABI && info->fpr_p
3346                       ? cum->num_fprs
3347                       : cum->num_gprs);
3348
3349   /* Advance to an even register if the argument is doubleword-aligned.  */
3350   if (doubleword_aligned_p)
3351     info->reg_offset += info->reg_offset & 1;
3352
3353   /* Work out the offset of a stack argument.  */
3354   info->stack_offset = cum->stack_words;
3355   if (doubleword_aligned_p)
3356     info->stack_offset += info->stack_offset & 1;
3357
3358   max_regs = MAX_ARGS_IN_REGISTERS - info->reg_offset;
3359
3360   /* Partition the argument between registers and stack.  */
3361   info->reg_words = MIN (num_words, max_regs);
3362   info->stack_words = num_words - info->reg_words;
3363 }
3364
3365
3366 /* Implement FUNCTION_ARG_ADVANCE.  */
3367
3368 void
3369 function_arg_advance (CUMULATIVE_ARGS *cum, enum machine_mode mode,
3370                       tree type, int named)
3371 {
3372   struct mips_arg_info info;
3373
3374   mips_arg_info (cum, mode, type, named, &info);
3375
3376   if (!info.fpr_p)
3377     cum->gp_reg_found = true;
3378
3379   /* See the comment above the cumulative args structure in mips.h
3380      for an explanation of what this code does.  It assumes the O32
3381      ABI, which passes at most 2 arguments in float registers.  */
3382   if (cum->arg_number < 2 && info.fpr_p)
3383     cum->fp_code += (mode == SFmode ? 1 : 2) << ((cum->arg_number - 1) * 2);
3384
3385   if (mips_abi != ABI_EABI || !info.fpr_p)
3386     cum->num_gprs = info.reg_offset + info.reg_words;
3387   else if (info.reg_words > 0)
3388     cum->num_fprs += FP_INC;
3389
3390   if (info.stack_words > 0)
3391     cum->stack_words = info.stack_offset + info.stack_words;
3392
3393   cum->arg_number++;
3394 }
3395
3396 /* Implement FUNCTION_ARG.  */
3397
3398 struct rtx_def *
3399 function_arg (const CUMULATIVE_ARGS *cum, enum machine_mode mode,
3400               tree type, int named)
3401 {
3402   struct mips_arg_info info;
3403
3404   /* We will be called with a mode of VOIDmode after the last argument
3405      has been seen.  Whatever we return will be passed to the call
3406      insn.  If we need a mips16 fp_code, return a REG with the code
3407      stored as the mode.  */
3408   if (mode == VOIDmode)
3409     {
3410       if (TARGET_MIPS16 && cum->fp_code != 0)
3411         return gen_rtx_REG ((enum machine_mode) cum->fp_code, 0);
3412
3413       else
3414         return 0;
3415     }
3416
3417   mips_arg_info (cum, mode, type, named, &info);
3418
3419   /* Return straight away if the whole argument is passed on the stack.  */
3420   if (info.reg_offset == MAX_ARGS_IN_REGISTERS)
3421     return 0;
3422
3423   if (type != 0
3424       && TREE_CODE (type) == RECORD_TYPE
3425       && TARGET_NEWABI
3426       && TYPE_SIZE_UNIT (type)
3427       && host_integerp (TYPE_SIZE_UNIT (type), 1)
3428       && named)
3429     {
3430       /* The Irix 6 n32/n64 ABIs say that if any 64 bit chunk of the
3431          structure contains a double in its entirety, then that 64 bit
3432          chunk is passed in a floating point register.  */
3433       tree field;
3434
3435       /* First check to see if there is any such field.  */
3436       for (field = TYPE_FIELDS (type); field; field = TREE_CHAIN (field))
3437         if (TREE_CODE (field) == FIELD_DECL
3438             && TREE_CODE (TREE_TYPE (field)) == REAL_TYPE
3439             && TYPE_PRECISION (TREE_TYPE (field)) == BITS_PER_WORD
3440             && host_integerp (bit_position (field), 0)
3441             && int_bit_position (field) % BITS_PER_WORD == 0)
3442           break;
3443
3444       if (field != 0)
3445         {
3446           /* Now handle the special case by returning a PARALLEL
3447              indicating where each 64 bit chunk goes.  INFO.REG_WORDS
3448              chunks are passed in registers.  */
3449           unsigned int i;
3450           HOST_WIDE_INT bitpos;
3451           rtx ret;
3452
3453           /* assign_parms checks the mode of ENTRY_PARM, so we must
3454              use the actual mode here.  */
3455           ret = gen_rtx_PARALLEL (mode, rtvec_alloc (info.reg_words));
3456
3457           bitpos = 0;
3458           field = TYPE_FIELDS (type);
3459           for (i = 0; i < info.reg_words; i++)
3460             {
3461               rtx reg;
3462
3463               for (; field; field = TREE_CHAIN (field))
3464                 if (TREE_CODE (field) == FIELD_DECL
3465                     && int_bit_position (field) >= bitpos)
3466                   break;
3467
3468               if (field
3469                   && int_bit_position (field) == bitpos
3470                   && TREE_CODE (TREE_TYPE (field)) == REAL_TYPE
3471                   && !TARGET_SOFT_FLOAT
3472                   && TYPE_PRECISION (TREE_TYPE (field)) == BITS_PER_WORD)
3473                 reg = gen_rtx_REG (DFmode, FP_ARG_FIRST + info.reg_offset + i);
3474               else
3475                 reg = gen_rtx_REG (DImode, GP_ARG_FIRST + info.reg_offset + i);
3476
3477               XVECEXP (ret, 0, i)
3478                 = gen_rtx_EXPR_LIST (VOIDmode, reg,
3479                                      GEN_INT (bitpos / BITS_PER_UNIT));
3480
3481               bitpos += BITS_PER_WORD;
3482             }
3483           return ret;
3484         }
3485     }
3486
3487   /* Handle the n32/n64 conventions for passing complex floating-point
3488      arguments in FPR pairs.  The real part goes in the lower register
3489      and the imaginary part goes in the upper register.  */
3490   if (TARGET_NEWABI
3491       && info.fpr_p
3492       && GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT)
3493     {
3494       rtx real, imag;
3495       enum machine_mode inner;
3496       int reg;
3497
3498       inner = GET_MODE_INNER (mode);
3499       reg = FP_ARG_FIRST + info.reg_offset;
3500       real = gen_rtx_EXPR_LIST (VOIDmode,
3501                                 gen_rtx_REG (inner, reg),
3502                                 const0_rtx);
3503       imag = gen_rtx_EXPR_LIST (VOIDmode,
3504                                 gen_rtx_REG (inner, reg + info.reg_words / 2),
3505                                 GEN_INT (GET_MODE_SIZE (inner)));
3506       return gen_rtx_PARALLEL (mode, gen_rtvec (2, real, imag));
3507     }
3508
3509   if (!info.fpr_p)
3510     return gen_rtx_REG (mode, GP_ARG_FIRST + info.reg_offset);
3511   else if (info.reg_offset == 1)
3512     /* This code handles the special o32 case in which the second word
3513        of the argument structure is passed in floating-point registers.  */
3514     return gen_rtx_REG (mode, FP_ARG_FIRST + FP_INC);
3515   else
3516     return gen_rtx_REG (mode, FP_ARG_FIRST + info.reg_offset);
3517 }
3518
3519
3520 /* Implement TARGET_ARG_PARTIAL_BYTES.  */
3521
3522 static int
3523 mips_arg_partial_bytes (CUMULATIVE_ARGS *cum,
3524                         enum machine_mode mode, tree type, bool named)
3525 {
3526   struct mips_arg_info info;
3527
3528   mips_arg_info (cum, mode, type, named, &info);
3529   return info.stack_words > 0 ? info.reg_words * UNITS_PER_WORD : 0;
3530 }
3531
3532
3533 /* Implement FUNCTION_ARG_BOUNDARY.  Every parameter gets at least
3534    PARM_BOUNDARY bits of alignment, but will be given anything up
3535    to STACK_BOUNDARY bits if the type requires it.  */
3536
3537 int
3538 function_arg_boundary (enum machine_mode mode, tree type)
3539 {
3540   unsigned int alignment;
3541
3542   alignment = type ? TYPE_ALIGN (type) : GET_MODE_ALIGNMENT (mode);
3543   if (alignment < PARM_BOUNDARY)
3544     alignment = PARM_BOUNDARY;
3545   if (alignment > STACK_BOUNDARY)
3546     alignment = STACK_BOUNDARY;
3547   return alignment;
3548 }
3549
3550 /* Return true if FUNCTION_ARG_PADDING (MODE, TYPE) should return
3551    upward rather than downward.  In other words, return true if the
3552    first byte of the stack slot has useful data, false if the last
3553    byte does.  */
3554
3555 bool
3556 mips_pad_arg_upward (enum machine_mode mode, tree type)
3557 {
3558   /* On little-endian targets, the first byte of every stack argument
3559      is passed in the first byte of the stack slot.  */
3560   if (!BYTES_BIG_ENDIAN)
3561     return true;
3562
3563   /* Otherwise, integral types are padded downward: the last byte of a
3564      stack argument is passed in the last byte of the stack slot.  */
3565   if (type != 0
3566       ? INTEGRAL_TYPE_P (type) || POINTER_TYPE_P (type)
3567       : GET_MODE_CLASS (mode) == MODE_INT)
3568     return false;
3569
3570   /* Big-endian o64 pads floating-point arguments downward.  */
3571   if (mips_abi == ABI_O64)
3572     if (type != 0 ? FLOAT_TYPE_P (type) : GET_MODE_CLASS (mode) == MODE_FLOAT)
3573       return false;
3574
3575   /* Other types are padded upward for o32, o64, n32 and n64.  */
3576   if (mips_abi != ABI_EABI)
3577     return true;
3578
3579   /* Arguments smaller than a stack slot are padded downward.  */
3580   if (mode != BLKmode)
3581     return (GET_MODE_BITSIZE (mode) >= PARM_BOUNDARY);
3582   else
3583     return (int_size_in_bytes (type) >= (PARM_BOUNDARY / BITS_PER_UNIT));
3584 }
3585
3586
3587 /* Likewise BLOCK_REG_PADDING (MODE, TYPE, ...).  Return !BYTES_BIG_ENDIAN
3588    if the least significant byte of the register has useful data.  Return
3589    the opposite if the most significant byte does.  */
3590
3591 bool
3592 mips_pad_reg_upward (enum machine_mode mode, tree type)
3593 {
3594   /* No shifting is required for floating-point arguments.  */
3595   if (type != 0 ? FLOAT_TYPE_P (type) : GET_MODE_CLASS (mode) == MODE_FLOAT)
3596     return !BYTES_BIG_ENDIAN;
3597
3598   /* Otherwise, apply the same padding to register arguments as we do
3599      to stack arguments.  */
3600   return mips_pad_arg_upward (mode, type);
3601 }
3602 \f
3603 static void
3604 mips_setup_incoming_varargs (CUMULATIVE_ARGS *cum, enum machine_mode mode,
3605                              tree type, int *pretend_size, int no_rtl)
3606 {
3607   CUMULATIVE_ARGS local_cum;
3608   int gp_saved, fp_saved;
3609
3610   /* The caller has advanced CUM up to, but not beyond, the last named
3611      argument.  Advance a local copy of CUM past the last "real" named
3612      argument, to find out how many registers are left over.  */
3613
3614   local_cum = *cum;
3615   FUNCTION_ARG_ADVANCE (local_cum, mode, type, 1);
3616
3617   /* Found out how many registers we need to save.  */
3618   gp_saved = MAX_ARGS_IN_REGISTERS - local_cum.num_gprs;
3619   fp_saved = (EABI_FLOAT_VARARGS_P
3620               ? MAX_ARGS_IN_REGISTERS - local_cum.num_fprs
3621               : 0);
3622
3623   if (!no_rtl)
3624     {
3625       if (gp_saved > 0)
3626         {
3627           rtx ptr, mem;
3628
3629           ptr = virtual_incoming_args_rtx;
3630           switch (mips_abi)
3631             {
3632             case ABI_32:
3633             case ABI_O64:
3634               ptr = plus_constant (ptr, local_cum.num_gprs * UNITS_PER_WORD);
3635               break;
3636
3637             case ABI_EABI:
3638               ptr = plus_constant (ptr, -gp_saved * UNITS_PER_WORD);
3639               break;
3640             }
3641           mem = gen_rtx_MEM (BLKmode, ptr);
3642           set_mem_alias_set (mem, get_varargs_alias_set ());
3643
3644           move_block_from_reg (local_cum.num_gprs + GP_ARG_FIRST,
3645                                mem, gp_saved);
3646         }
3647       if (fp_saved > 0)
3648         {
3649           /* We can't use move_block_from_reg, because it will use
3650              the wrong mode.  */
3651           enum machine_mode mode;
3652           int off, i;
3653
3654           /* Set OFF to the offset from virtual_incoming_args_rtx of
3655              the first float register.  The FP save area lies below
3656              the integer one, and is aligned to UNITS_PER_FPVALUE bytes.  */
3657           off = -gp_saved * UNITS_PER_WORD;
3658           off &= ~(UNITS_PER_FPVALUE - 1);
3659           off -= fp_saved * UNITS_PER_FPREG;
3660
3661           mode = TARGET_SINGLE_FLOAT ? SFmode : DFmode;
3662
3663           for (i = local_cum.num_fprs; i < MAX_ARGS_IN_REGISTERS; i += FP_INC)
3664             {
3665               rtx ptr, mem;
3666
3667               ptr = plus_constant (virtual_incoming_args_rtx, off);
3668               mem = gen_rtx_MEM (mode, ptr);
3669               set_mem_alias_set (mem, get_varargs_alias_set ());
3670               emit_move_insn (mem, gen_rtx_REG (mode, FP_ARG_FIRST + i));
3671               off += UNITS_PER_HWFPVALUE;
3672             }
3673         }
3674     }
3675   if (TARGET_OLDABI)
3676     {
3677       /* No need for pretend arguments: the register parameter area was
3678          allocated by the caller.  */
3679       *pretend_size = 0;
3680       return;
3681     }
3682   *pretend_size = (gp_saved * UNITS_PER_WORD) + (fp_saved * UNITS_PER_FPREG);
3683 }
3684
3685 /* Create the va_list data type.
3686    We keep 3 pointers, and two offsets.
3687    Two pointers are to the overflow area, which starts at the CFA.
3688      One of these is constant, for addressing into the GPR save area below it.
3689      The other is advanced up the stack through the overflow region.
3690    The third pointer is to the GPR save area.  Since the FPR save area
3691      is just below it, we can address FPR slots off this pointer.
3692    We also keep two one-byte offsets, which are to be subtracted from the
3693      constant pointers to yield addresses in the GPR and FPR save areas.
3694      These are downcounted as float or non-float arguments are used,
3695      and when they get to zero, the argument must be obtained from the
3696      overflow region.
3697    If !EABI_FLOAT_VARARGS_P, then no FPR save area exists, and a single
3698      pointer is enough.  It's started at the GPR save area, and is
3699      advanced, period.
3700    Note that the GPR save area is not constant size, due to optimization
3701      in the prologue.  Hence, we can't use a design with two pointers
3702      and two offsets, although we could have designed this with two pointers
3703      and three offsets.  */
3704
3705 static tree
3706 mips_build_builtin_va_list (void)
3707 {
3708   if (EABI_FLOAT_VARARGS_P)
3709     {
3710       tree f_ovfl, f_gtop, f_ftop, f_goff, f_foff, f_res, record;
3711       tree array, index;
3712
3713       record = (*lang_hooks.types.make_type) (RECORD_TYPE);
3714
3715       f_ovfl = build_decl (FIELD_DECL, get_identifier ("__overflow_argptr"),
3716                           ptr_type_node);
3717       f_gtop = build_decl (FIELD_DECL, get_identifier ("__gpr_top"),
3718                           ptr_type_node);
3719       f_ftop = build_decl (FIELD_DECL, get_identifier ("__fpr_top"),
3720                           ptr_type_node);
3721       f_goff = build_decl (FIELD_DECL, get_identifier ("__gpr_offset"),
3722                           unsigned_char_type_node);
3723       f_foff = build_decl (FIELD_DECL, get_identifier ("__fpr_offset"),
3724                           unsigned_char_type_node);
3725       /* Explicitly pad to the size of a pointer, so that -Wpadded won't
3726          warn on every user file.  */
3727       index = build_int_cst (NULL_TREE, GET_MODE_SIZE (ptr_mode) - 2 - 1);
3728       array = build_array_type (unsigned_char_type_node,
3729                                 build_index_type (index));
3730       f_res = build_decl (FIELD_DECL, get_identifier ("__reserved"), array);
3731
3732       DECL_FIELD_CONTEXT (f_ovfl) = record;
3733       DECL_FIELD_CONTEXT (f_gtop) = record;
3734       DECL_FIELD_CONTEXT (f_ftop) = record;
3735       DECL_FIELD_CONTEXT (f_goff) = record;
3736       DECL_FIELD_CONTEXT (f_foff) = record;
3737       DECL_FIELD_CONTEXT (f_res) = record;
3738
3739       TYPE_FIELDS (record) = f_ovfl;
3740       TREE_CHAIN (f_ovfl) = f_gtop;
3741       TREE_CHAIN (f_gtop) = f_ftop;
3742       TREE_CHAIN (f_ftop) = f_goff;
3743       TREE_CHAIN (f_goff) = f_foff;
3744       TREE_CHAIN (f_foff) = f_res;
3745
3746       layout_type (record);
3747       return record;
3748     }
3749   else if (TARGET_IRIX && TARGET_IRIX6)
3750     /* On IRIX 6, this type is 'char *'.  */
3751     return build_pointer_type (char_type_node);
3752   else
3753     /* Otherwise, we use 'void *'.  */
3754     return ptr_type_node;
3755 }
3756
3757 /* Implement va_start.  */
3758
3759 void
3760 mips_va_start (tree valist, rtx nextarg)
3761 {
3762   const CUMULATIVE_ARGS *cum = &current_function_args_info;
3763
3764   /* ARG_POINTER_REGNUM is initialized to STACK_POINTER_BOUNDARY, but
3765      since the stack is aligned for a pair of argument-passing slots,
3766      and the beginning of a variable argument list may be an odd slot,
3767      we have to decrease its alignment.  */
3768   if (cfun && cfun->emit->regno_pointer_align)
3769     while (((current_function_pretend_args_size * BITS_PER_UNIT)
3770             & (REGNO_POINTER_ALIGN (ARG_POINTER_REGNUM) - 1)) != 0)
3771       REGNO_POINTER_ALIGN (ARG_POINTER_REGNUM) /= 2;
3772
3773   if (mips_abi == ABI_EABI)
3774     {
3775       int gpr_save_area_size;
3776
3777       gpr_save_area_size
3778         = (MAX_ARGS_IN_REGISTERS - cum->num_gprs) * UNITS_PER_WORD;
3779
3780       if (EABI_FLOAT_VARARGS_P)
3781         {
3782           tree f_ovfl, f_gtop, f_ftop, f_goff, f_foff;
3783           tree ovfl, gtop, ftop, goff, foff;
3784           tree t;
3785           int fpr_offset;
3786           int fpr_save_area_size;
3787
3788           f_ovfl = TYPE_FIELDS (va_list_type_node);
3789           f_gtop = TREE_CHAIN (f_ovfl);
3790           f_ftop = TREE_CHAIN (f_gtop);
3791           f_goff = TREE_CHAIN (f_ftop);
3792           f_foff = TREE_CHAIN (f_goff);
3793
3794           ovfl = build (COMPONENT_REF, TREE_TYPE (f_ovfl), valist, f_ovfl,
3795                         NULL_TREE);
3796           gtop = build (COMPONENT_REF, TREE_TYPE (f_gtop), valist, f_gtop,
3797                         NULL_TREE);
3798           ftop = build (COMPONENT_REF, TREE_TYPE (f_ftop), valist, f_ftop,
3799                         NULL_TREE);
3800           goff = build (COMPONENT_REF, TREE_TYPE (f_goff), valist, f_goff,
3801                         NULL_TREE);
3802           foff = build (COMPONENT_REF, TREE_TYPE (f_foff), valist, f_foff,
3803                         NULL_TREE);
3804
3805           /* Emit code to initialize OVFL, which points to the next varargs
3806              stack argument.  CUM->STACK_WORDS gives the number of stack
3807              words used by named arguments.  */
3808           t = make_tree (TREE_TYPE (ovfl), virtual_incoming_args_rtx);
3809           if (cum->stack_words > 0)
3810             t = build (PLUS_EXPR, TREE_TYPE (ovfl), t,
3811                        build_int_cst (NULL_TREE,
3812                                       cum->stack_words * UNITS_PER_WORD));
3813           t = build (MODIFY_EXPR, TREE_TYPE (ovfl), ovfl, t);
3814           expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
3815
3816           /* Emit code to initialize GTOP, the top of the GPR save area.  */
3817           t = make_tree (TREE_TYPE (gtop), virtual_incoming_args_rtx);
3818           t = build (MODIFY_EXPR, TREE_TYPE (gtop), gtop, t);
3819           expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
3820
3821           /* Emit code to initialize FTOP, the top of the FPR save area.
3822              This address is gpr_save_area_bytes below GTOP, rounded
3823              down to the next fp-aligned boundary.  */
3824           t = make_tree (TREE_TYPE (ftop), virtual_incoming_args_rtx);
3825           fpr_offset = gpr_save_area_size + UNITS_PER_FPVALUE - 1;
3826           fpr_offset &= ~(UNITS_PER_FPVALUE - 1);
3827           if (fpr_offset)
3828             t = build (PLUS_EXPR, TREE_TYPE (ftop), t,
3829                        build_int_cst (NULL_TREE, -fpr_offset));
3830           t = build (MODIFY_EXPR, TREE_TYPE (ftop), ftop, t);
3831           expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
3832
3833           /* Emit code to initialize GOFF, the offset from GTOP of the
3834              next GPR argument.  */
3835           t = build (MODIFY_EXPR, TREE_TYPE (goff), goff,
3836                      build_int_cst (NULL_TREE, gpr_save_area_size));
3837           expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
3838
3839           /* Likewise emit code to initialize FOFF, the offset from FTOP
3840              of the next FPR argument.  */
3841           fpr_save_area_size
3842             = (MAX_ARGS_IN_REGISTERS - cum->num_fprs) * UNITS_PER_FPREG;
3843           t = build (MODIFY_EXPR, TREE_TYPE (foff), foff,
3844                      build_int_cst (NULL_TREE, fpr_save_area_size));
3845           expand_expr (t, const0_rtx, VOIDmode, EXPAND_NORMAL);
3846         }
3847       else
3848         {
3849           /* Everything is in the GPR save area, or in the overflow
3850              area which is contiguous with it.  */
3851           nextarg = plus_constant (nextarg, -gpr_save_area_size);
3852           std_expand_builtin_va_start (valist, nextarg);
3853         }
3854     }
3855   else
3856     std_expand_builtin_va_start (valist, nextarg);
3857 }
3858 \f
3859 /* Implement va_arg.  */
3860
3861 static tree
3862 mips_gimplify_va_arg_expr (tree valist, tree type, tree *pre_p, tree *post_p)
3863 {
3864   HOST_WIDE_INT size, rsize;
3865   tree addr;
3866   bool indirect;
3867
3868   indirect = pass_by_reference (NULL, TYPE_MODE (type), type, 0);
3869
3870   if (indirect)
3871     type = build_pointer_type (type);
3872
3873   size = int_size_in_bytes (type);
3874   rsize = (size + UNITS_PER_WORD - 1) & -UNITS_PER_WORD;
3875
3876   if (mips_abi != ABI_EABI || !EABI_FLOAT_VARARGS_P)
3877     addr = std_gimplify_va_arg_expr (valist, type, pre_p, post_p);
3878   else
3879     {
3880       /* Not a simple merged stack.      */
3881
3882       tree f_ovfl, f_gtop, f_ftop, f_goff, f_foff;
3883       tree ovfl, top, off, align;
3884       HOST_WIDE_INT osize;
3885       tree t, u;
3886
3887       f_ovfl = TYPE_FIELDS (va_list_type_node);
3888       f_gtop = TREE_CHAIN (f_ovfl);
3889       f_ftop = TREE_CHAIN (f_gtop);
3890       f_goff = TREE_CHAIN (f_ftop);
3891       f_foff = TREE_CHAIN (f_goff);
3892
3893       /* We maintain separate pointers and offsets for floating-point
3894          and integer arguments, but we need similar code in both cases.
3895          Let:
3896
3897          TOP be the top of the register save area;
3898          OFF be the offset from TOP of the next register;
3899          ADDR_RTX be the address of the argument;
3900          RSIZE be the number of bytes used to store the argument
3901          when it's in the register save area;
3902          OSIZE be the number of bytes used to store it when it's
3903          in the stack overflow area; and
3904          PADDING be (BYTES_BIG_ENDIAN ? OSIZE - RSIZE : 0)
3905
3906          The code we want is:
3907
3908          1: off &= -rsize;        // round down
3909          2: if (off != 0)
3910          3:   {
3911          4:      addr_rtx = top - off;
3912          5:      off -= rsize;
3913          6:   }
3914          7: else
3915          8:   {
3916          9:      ovfl += ((intptr_t) ovfl + osize - 1) & -osize;
3917          10:     addr_rtx = ovfl + PADDING;
3918          11:     ovfl += osize;
3919          14:   }
3920
3921          [1] and [9] can sometimes be optimized away.  */
3922
3923       ovfl = build (COMPONENT_REF, TREE_TYPE (f_ovfl), valist, f_ovfl,
3924                     NULL_TREE);
3925
3926       if (GET_MODE_CLASS (TYPE_MODE (type)) == MODE_FLOAT
3927           && GET_MODE_SIZE (TYPE_MODE (type)) <= UNITS_PER_FPVALUE)
3928         {
3929           top = build (COMPONENT_REF, TREE_TYPE (f_ftop), valist, f_ftop,
3930                        NULL_TREE);
3931           off = build (COMPONENT_REF, TREE_TYPE (f_foff), valist, f_foff,
3932                        NULL_TREE);
3933
3934           /* When floating-point registers are saved to the stack,
3935              each one will take up UNITS_PER_HWFPVALUE bytes, regardless
3936              of the float's precision.  */
3937           rsize = UNITS_PER_HWFPVALUE;
3938
3939           /* Overflow arguments are padded to UNITS_PER_WORD bytes
3940              (= PARM_BOUNDARY bits).  This can be different from RSIZE
3941              in two cases:
3942
3943              (1) On 32-bit targets when TYPE is a structure such as:
3944
3945              struct s { float f; };
3946
3947              Such structures are passed in paired FPRs, so RSIZE
3948              will be 8 bytes.  However, the structure only takes
3949              up 4 bytes of memory, so OSIZE will only be 4.
3950
3951              (2) In combinations such as -mgp64 -msingle-float
3952              -fshort-double.  Doubles passed in registers
3953              will then take up 4 (UNITS_PER_HWFPVALUE) bytes,
3954              but those passed on the stack take up
3955              UNITS_PER_WORD bytes.  */
3956           osize = MAX (GET_MODE_SIZE (TYPE_MODE (type)), UNITS_PER_WORD);
3957         }
3958       else
3959         {
3960           top = build (COMPONENT_REF, TREE_TYPE (f_gtop), valist, f_gtop,
3961                        NULL_TREE);
3962           off = build (COMPONENT_REF, TREE_TYPE (f_goff), valist, f_goff,
3963                        NULL_TREE);
3964           if (rsize > UNITS_PER_WORD)
3965             {
3966               /* [1] Emit code for: off &= -rsize.      */
3967               t = build (BIT_AND_EXPR, TREE_TYPE (off), off,
3968                          build_int_cst (NULL_TREE, -rsize));
3969               t = build (MODIFY_EXPR, TREE_TYPE (off), off, t);
3970               gimplify_and_add (t, pre_p);
3971             }
3972           osize = rsize;
3973         }
3974
3975       /* [2] Emit code to branch if off == 0.  */
3976       t = build (NE_EXPR, boolean_type_node, off,
3977                  build_int_cst (TREE_TYPE (off), 0));
3978       addr = build (COND_EXPR, ptr_type_node, t, NULL, NULL);
3979
3980       /* [5] Emit code for: off -= rsize.  We do this as a form of
3981          post-increment not available to C.  Also widen for the
3982          coming pointer arithmetic.  */
3983       t = fold_convert (TREE_TYPE (off), build_int_cst (NULL_TREE, rsize));
3984       t = build (POSTDECREMENT_EXPR, TREE_TYPE (off), off, t);
3985       t = fold_convert (sizetype, t);
3986       t = fold_convert (TREE_TYPE (top), t);
3987
3988       /* [4] Emit code for: addr_rtx = top - off.  On big endian machines,
3989          the argument has RSIZE - SIZE bytes of leading padding.  */
3990       t = build (MINUS_EXPR, TREE_TYPE (top), top, t);
3991       if (BYTES_BIG_ENDIAN && rsize > size)
3992         {
3993           u = fold_convert (TREE_TYPE (t), build_int_cst (NULL_TREE,
3994                                                           rsize - size));
3995           t = build (PLUS_EXPR, TREE_TYPE (t), t, u);
3996         }
3997       COND_EXPR_THEN (addr) = t;
3998
3999       if (osize > UNITS_PER_WORD)
4000         {
4001           /* [9] Emit: ovfl += ((intptr_t) ovfl + osize - 1) & -osize.  */
4002           u = fold_convert (TREE_TYPE (ovfl),
4003                             build_int_cst (NULL_TREE, osize - 1));
4004           t = build (PLUS_EXPR, TREE_TYPE (ovfl), ovfl, u);
4005           u = fold_convert (TREE_TYPE (ovfl),
4006                             build_int_cst (NULL_TREE, -osize));
4007           t = build (BIT_AND_EXPR, TREE_TYPE (ovfl), t, u);
4008           align = build (MODIFY_EXPR, TREE_TYPE (ovfl), ovfl, t);
4009         }
4010       else
4011         align = NULL;
4012
4013       /* [10, 11].      Emit code to store ovfl in addr_rtx, then
4014          post-increment ovfl by osize.  On big-endian machines,
4015          the argument has OSIZE - SIZE bytes of leading padding.  */
4016       u = fold_convert (TREE_TYPE (ovfl),
4017                         build_int_cst (NULL_TREE, osize));
4018       t = build (POSTINCREMENT_EXPR, TREE_TYPE (ovfl), ovfl, u);
4019       if (BYTES_BIG_ENDIAN && osize > size)
4020         {
4021           u = fold_convert (TREE_TYPE (t),
4022                             build_int_cst (NULL_TREE, osize - size));
4023           t = build (PLUS_EXPR, TREE_TYPE (t), t, u);
4024         }
4025
4026       /* String [9] and [10,11] together.  */
4027       if (align)
4028         t = build (COMPOUND_EXPR, TREE_TYPE (t), align, t);
4029       COND_EXPR_ELSE (addr) = t;
4030
4031       addr = fold_convert (build_pointer_type (type), addr);
4032       addr = build_fold_indirect_ref (addr);
4033     }
4034
4035   if (indirect)
4036     addr = build_fold_indirect_ref (addr);
4037
4038   return addr;
4039 }
4040 \f
4041 /* Return true if it is possible to use left/right accesses for a
4042    bitfield of WIDTH bits starting BITPOS bits into *OP.  When
4043    returning true, update *OP, *LEFT and *RIGHT as follows:
4044
4045    *OP is a BLKmode reference to the whole field.
4046
4047    *LEFT is a QImode reference to the first byte if big endian or
4048    the last byte if little endian.  This address can be used in the
4049    left-side instructions (lwl, swl, ldl, sdl).
4050
4051    *RIGHT is a QImode reference to the opposite end of the field and
4052    can be used in the parterning right-side instruction.  */
4053
4054 static bool
4055 mips_get_unaligned_mem (rtx *op, unsigned int width, int bitpos,
4056                         rtx *left, rtx *right)
4057 {
4058   rtx first, last;
4059
4060   /* Check that the operand really is a MEM.  Not all the extv and
4061      extzv predicates are checked.  */
4062   if (!MEM_P (*op))
4063     return false;
4064
4065   /* Check that the size is valid.  */
4066   if (width != 32 && (!TARGET_64BIT || width != 64))
4067     return false;
4068
4069   /* We can only access byte-aligned values.  Since we are always passed
4070      a reference to the first byte of the field, it is not necessary to
4071      do anything with BITPOS after this check.  */
4072   if (bitpos % BITS_PER_UNIT != 0)
4073     return false;
4074
4075   /* Reject aligned bitfields: we want to use a normal load or store
4076      instead of a left/right pair.  */
4077   if (MEM_ALIGN (*op) >= width)
4078     return false;
4079
4080   /* Adjust *OP to refer to the whole field.  This also has the effect
4081      of legitimizing *OP's address for BLKmode, possibly simplifying it.  */
4082   *op = adjust_address (*op, BLKmode, 0);
4083   set_mem_size (*op, GEN_INT (width / BITS_PER_UNIT));
4084
4085   /* Get references to both ends of the field.  We deliberately don't
4086      use the original QImode *OP for FIRST since the new BLKmode one
4087      might have a simpler address.  */
4088   first = adjust_address (*op, QImode, 0);
4089   last = adjust_address (*op, QImode, width / BITS_PER_UNIT - 1);
4090
4091   /* Allocate to LEFT and RIGHT according to endianness.  LEFT should
4092      be the upper word and RIGHT the lower word.  */
4093   if (TARGET_BIG_ENDIAN)
4094     *left = first, *right = last;
4095   else
4096     *left = last, *right = first;
4097
4098   return true;
4099 }
4100
4101
4102 /* Try to emit the equivalent of (set DEST (zero_extract SRC WIDTH BITPOS)).
4103    Return true on success.  We only handle cases where zero_extract is
4104    equivalent to sign_extract.  */
4105
4106 bool
4107 mips_expand_unaligned_load (rtx dest, rtx src, unsigned int width, int bitpos)
4108 {
4109   rtx left, right, temp;
4110
4111   /* If TARGET_64BIT, the destination of a 32-bit load will be a
4112      paradoxical word_mode subreg.  This is the only case in which
4113      we allow the destination to be larger than the source.  */
4114   if (GET_CODE (dest) == SUBREG
4115       && GET_MODE (dest) == DImode
4116       && SUBREG_BYTE (dest) == 0
4117       && GET_MODE (SUBREG_REG (dest)) == SImode)
4118     dest = SUBREG_REG (dest);
4119
4120   /* After the above adjustment, the destination must be the same
4121      width as the source.  */
4122   if (GET_MODE_BITSIZE (GET_MODE (dest)) != width)
4123     return false;
4124
4125   if (!mips_get_unaligned_mem (&src, width, bitpos, &left, &right))
4126     return false;
4127
4128   temp = gen_reg_rtx (GET_MODE (dest));
4129   if (GET_MODE (dest) == DImode)
4130     {
4131       emit_insn (gen_mov_ldl (temp, src, left));
4132       emit_insn (gen_mov_ldr (dest, copy_rtx (src), right, temp));
4133     }
4134   else
4135     {
4136       emit_insn (gen_mov_lwl (temp, src, left));
4137       emit_insn (gen_mov_lwr (dest, copy_rtx (src), right, temp));
4138     }
4139   return true;
4140 }
4141
4142
4143 /* Try to expand (set (zero_extract DEST WIDTH BITPOS) SRC).  Return
4144    true on success.  */
4145
4146 bool
4147 mips_expand_unaligned_store (rtx dest, rtx src, unsigned int width, int bitpos)
4148 {
4149   rtx left, right;
4150
4151   if (!mips_get_unaligned_mem (&dest, width, bitpos, &left, &right))
4152     return false;
4153
4154   src = gen_lowpart (mode_for_size (width, MODE_INT, 0), src);
4155
4156   if (GET_MODE (src) == DImode)
4157     {
4158       emit_insn (gen_mov_sdl (dest, src, left));
4159       emit_insn (gen_mov_sdr (copy_rtx (dest), copy_rtx (src), right));
4160     }
4161   else
4162     {
4163       emit_insn (gen_mov_swl (dest, src, left));
4164       emit_insn (gen_mov_swr (copy_rtx (dest), copy_rtx (src), right));
4165     }
4166   return true;
4167 }
4168 \f
4169 /* Set up globals to generate code for the ISA or processor
4170    described by INFO.  */
4171
4172 static void
4173 mips_set_architecture (const struct mips_cpu_info *info)
4174 {
4175   if (info != 0)
4176     {
4177       mips_arch_info = info;
4178       mips_arch = info->cpu;
4179       mips_isa = info->isa;
4180     }
4181 }
4182
4183
4184 /* Likewise for tuning.  */
4185
4186 static void
4187 mips_set_tune (const struct mips_cpu_info *info)
4188 {
4189   if (info != 0)
4190     {
4191       mips_tune_info = info;
4192       mips_tune = info->cpu;
4193     }
4194 }
4195
4196 /* Implement TARGET_HANDLE_OPTION.  */
4197
4198 static bool
4199 mips_handle_option (size_t code, const char *arg, int value ATTRIBUTE_UNUSED)
4200 {
4201   switch (code)
4202     {
4203     case OPT_mabi_:
4204       if (strcmp (arg, "32") == 0)
4205         mips_abi = ABI_32;
4206       else if (strcmp (arg, "o64") == 0)
4207         mips_abi = ABI_O64;
4208       else if (strcmp (arg, "n32") == 0)
4209         mips_abi = ABI_N32;
4210       else if (strcmp (arg, "64") == 0)
4211         mips_abi = ABI_64;
4212       else if (strcmp (arg, "eabi") == 0)
4213         mips_abi = ABI_EABI;
4214       else
4215         return false;
4216       return true;
4217
4218     case OPT_march_:
4219       mips_arch_string = arg;
4220       return mips_parse_cpu (arg) != 0;
4221
4222     case OPT_mtune_:
4223       mips_tune_string = arg;
4224       return mips_parse_cpu (arg) != 0;
4225
4226     case OPT_mips:
4227       mips_isa_info = mips_parse_cpu (ACONCAT (("mips", arg, NULL)));
4228       return mips_isa_info != 0;
4229
4230     case OPT_mflush_func_:
4231       mips_cache_flush_func = arg;
4232       return true;
4233
4234     case OPT_mno_flush_func:
4235       mips_cache_flush_func = NULL;
4236       return true;
4237
4238     default:
4239       return true;
4240     }
4241 }
4242
4243 /* Set up the threshold for data to go into the small data area, instead
4244    of the normal data area, and detect any conflicts in the switches.  */
4245
4246 void
4247 override_options (void)
4248 {
4249   int i, start, regno;
4250   enum machine_mode mode;
4251
4252   mips_section_threshold = g_switch_set ? g_switch_value : MIPS_DEFAULT_GVALUE;
4253
4254   /* The following code determines the architecture and register size.
4255      Similar code was added to GAS 2.14 (see tc-mips.c:md_after_parse_args()).
4256      The GAS and GCC code should be kept in sync as much as possible.  */
4257
4258   if (mips_arch_string != 0)
4259     mips_set_architecture (mips_parse_cpu (mips_arch_string));
4260
4261   if (mips_isa_info != 0)
4262     {
4263       if (mips_arch_info == 0)
4264         mips_set_architecture (mips_isa_info);
4265       else if (mips_arch_info->isa != mips_isa_info->isa)
4266         error ("-%s conflicts with the other architecture options, "
4267                "which specify a %s processor",
4268                mips_isa_info->name,
4269                mips_cpu_info_from_isa (mips_arch_info->isa)->name);
4270     }
4271
4272   if (mips_arch_info == 0)
4273     {
4274 #ifdef MIPS_CPU_STRING_DEFAULT
4275       mips_set_architecture (mips_parse_cpu (MIPS_CPU_STRING_DEFAULT));
4276 #else
4277       mips_set_architecture (mips_cpu_info_from_isa (MIPS_ISA_DEFAULT));
4278 #endif
4279     }
4280
4281   if (ABI_NEEDS_64BIT_REGS && !ISA_HAS_64BIT_REGS)
4282     error ("-march=%s is not compatible with the selected ABI",
4283            mips_arch_info->name);
4284
4285   /* Optimize for mips_arch, unless -mtune selects a different processor.  */
4286   if (mips_tune_string != 0)
4287     mips_set_tune (mips_parse_cpu (mips_tune_string));
4288
4289   if (mips_tune_info == 0)
4290     mips_set_tune (mips_arch_info);
4291
4292   if ((target_flags_explicit & MASK_64BIT) != 0)
4293     {
4294       /* The user specified the size of the integer registers.  Make sure
4295          it agrees with the ABI and ISA.  */
4296       if (TARGET_64BIT && !ISA_HAS_64BIT_REGS)
4297         error ("-mgp64 used with a 32-bit processor");
4298       else if (!TARGET_64BIT && ABI_NEEDS_64BIT_REGS)
4299         error ("-mgp32 used with a 64-bit ABI");
4300       else if (TARGET_64BIT && ABI_NEEDS_32BIT_REGS)
4301         error ("-mgp64 used with a 32-bit ABI");
4302     }
4303   else
4304     {
4305       /* Infer the integer register size from the ABI and processor.
4306          Restrict ourselves to 32-bit registers if that's all the
4307          processor has, or if the ABI cannot handle 64-bit registers.  */
4308       if (ABI_NEEDS_32BIT_REGS || !ISA_HAS_64BIT_REGS)
4309         target_flags &= ~MASK_64BIT;
4310       else
4311         target_flags |= MASK_64BIT;
4312     }
4313
4314   if ((target_flags_explicit & MASK_FLOAT64) != 0)
4315     {
4316       /* Really, -mfp32 and -mfp64 are ornamental options.  There's
4317          only one right answer here.  */
4318       if (TARGET_64BIT && TARGET_DOUBLE_FLOAT && !TARGET_FLOAT64)
4319         error ("unsupported combination: %s", "-mgp64 -mfp32 -mdouble-float");
4320       else if (!TARGET_64BIT && TARGET_FLOAT64)
4321         error ("unsupported combination: %s", "-mgp32 -mfp64");
4322       else if (TARGET_SINGLE_FLOAT && TARGET_FLOAT64)
4323         error ("unsupported combination: %s", "-mfp64 -msingle-float");
4324     }
4325   else
4326     {
4327       /* -msingle-float selects 32-bit float registers.  Otherwise the
4328          float registers should be the same size as the integer ones.  */
4329       if (TARGET_64BIT && TARGET_DOUBLE_FLOAT)
4330         target_flags |= MASK_FLOAT64;
4331       else
4332         target_flags &= ~MASK_FLOAT64;
4333     }
4334
4335   /* End of code shared with GAS.  */
4336
4337   if ((target_flags_explicit & MASK_LONG64) == 0)
4338     {
4339       if (TARGET_INT64)
4340         target_flags |= MASK_LONG64;
4341       /* If no type size setting options (-mlong64,-mint64,-mlong32)
4342          were used, then set the type sizes.  In the EABI in 64 bit mode,
4343          longs and pointers are 64 bits.  Likewise for the SGI Irix6 N64
4344          ABI.  */
4345       else if ((mips_abi == ABI_EABI && TARGET_64BIT) || mips_abi == ABI_64)
4346         target_flags |= MASK_LONG64;
4347       else
4348         target_flags &= ~MASK_LONG64;
4349     }
4350
4351   /* Deprecate -mint64. Remove after 4.0 branches.  */
4352   if (TARGET_INT64)
4353     warning ("-mint64 is a deprecated option");
4354
4355   if (TARGET_INT64 && !TARGET_LONG64)
4356     error ("unsupported combination: %s", "-mint64 -mlong32");
4357
4358   if (MIPS_MARCH_CONTROLS_SOFT_FLOAT
4359       && (target_flags_explicit & MASK_SOFT_FLOAT) == 0)
4360     {
4361       /* For some configurations, it is useful to have -march control
4362          the default setting of MASK_SOFT_FLOAT.  */
4363       switch ((int) mips_arch)
4364         {
4365         case PROCESSOR_R4100:
4366         case PROCESSOR_R4111:
4367         case PROCESSOR_R4120:
4368         case PROCESSOR_R4130:
4369           target_flags |= MASK_SOFT_FLOAT;
4370           break;
4371
4372         default:
4373           target_flags &= ~MASK_SOFT_FLOAT;
4374           break;
4375         }
4376     }
4377
4378   if (!TARGET_OLDABI)
4379     flag_pcc_struct_return = 0;
4380
4381   if ((target_flags_explicit & MASK_BRANCHLIKELY) == 0)
4382     {
4383       /* If neither -mbranch-likely nor -mno-branch-likely was given
4384          on the command line, set MASK_BRANCHLIKELY based on the target
4385          architecture.
4386
4387          By default, we enable use of Branch Likely instructions on
4388          all architectures which support them with the following
4389          exceptions: when creating MIPS32 or MIPS64 code, and when
4390          tuning for architectures where their use tends to hurt
4391          performance.
4392
4393          The MIPS32 and MIPS64 architecture specifications say "Software
4394          is strongly encouraged to avoid use of Branch Likely
4395          instructions, as they will be removed from a future revision
4396          of the [MIPS32 and MIPS64] architecture."  Therefore, we do not
4397          issue those instructions unless instructed to do so by
4398          -mbranch-likely.  */
4399       if (ISA_HAS_BRANCHLIKELY
4400           && !(ISA_MIPS32 || ISA_MIPS32R2 || ISA_MIPS64)
4401           && !(TUNE_MIPS5500 || TUNE_SB1))
4402         target_flags |= MASK_BRANCHLIKELY;
4403       else
4404         target_flags &= ~MASK_BRANCHLIKELY;
4405     }
4406   if (TARGET_BRANCHLIKELY && !ISA_HAS_BRANCHLIKELY)
4407     warning ("generation of Branch Likely instructions enabled, but not supported by architecture");
4408
4409   /* The effect of -mabicalls isn't defined for the EABI.  */
4410   if (mips_abi == ABI_EABI && TARGET_ABICALLS)
4411     {
4412       error ("unsupported combination: %s", "-mabicalls -mabi=eabi");
4413       target_flags &= ~MASK_ABICALLS;
4414     }
4415
4416   /* -fpic (-KPIC) is the default when TARGET_ABICALLS is defined.  We need
4417      to set flag_pic so that the LEGITIMATE_PIC_OPERAND_P macro will work.  */
4418   /* ??? -non_shared turns off pic code generation, but this is not
4419      implemented.  */
4420   if (TARGET_ABICALLS)
4421     {
4422       flag_pic = 1;
4423       if (mips_section_threshold > 0)
4424         warning ("-G is incompatible with PIC code which is the default");
4425     }
4426
4427   /* mips_split_addresses is a half-way house between explicit
4428      relocations and the traditional assembler macros.  It can
4429      split absolute 32-bit symbolic constants into a high/lo_sum
4430      pair but uses macros for other sorts of access.
4431
4432      Like explicit relocation support for REL targets, it relies
4433      on GNU extensions in the assembler and the linker.
4434
4435      Although this code should work for -O0, it has traditionally
4436      been treated as an optimization.  */
4437   if (!TARGET_MIPS16 && TARGET_SPLIT_ADDRESSES
4438       && optimize && !flag_pic
4439       && !ABI_HAS_64BIT_SYMBOLS)
4440     mips_split_addresses = 1;
4441   else
4442     mips_split_addresses = 0;
4443
4444   /* -mvr4130-align is a "speed over size" optimization: it usually produces
4445      faster code, but at the expense of more nops.  Enable it at -O3 and
4446      above.  */
4447   if (optimize > 2 && (target_flags_explicit & MASK_VR4130_ALIGN) == 0)
4448     target_flags |= MASK_VR4130_ALIGN;
4449
4450   /* When compiling for the mips16, we cannot use floating point.  We
4451      record the original hard float value in mips16_hard_float.  */
4452   if (TARGET_MIPS16)
4453     {
4454       if (TARGET_SOFT_FLOAT)
4455         mips16_hard_float = 0;
4456       else
4457         mips16_hard_float = 1;
4458       target_flags |= MASK_SOFT_FLOAT;
4459
4460       /* Don't run the scheduler before reload, since it tends to
4461          increase register pressure.  */
4462       flag_schedule_insns = 0;
4463
4464       /* Don't do hot/cold partitioning.  The constant layout code expects
4465          the whole function to be in a single section.  */
4466       flag_reorder_blocks_and_partition = 0;
4467
4468       /* Silently disable -mexplicit-relocs since it doesn't apply
4469          to mips16 code.  Even so, it would overly pedantic to warn
4470          about "-mips16 -mexplicit-relocs", especially given that
4471          we use a %gprel() operator.  */
4472       target_flags &= ~MASK_EXPLICIT_RELOCS;
4473     }
4474
4475   /* When using explicit relocs, we call dbr_schedule from within
4476      mips_reorg.  */
4477   if (TARGET_EXPLICIT_RELOCS)
4478     {
4479       mips_flag_delayed_branch = flag_delayed_branch;
4480       flag_delayed_branch = 0;
4481     }
4482
4483 #ifdef MIPS_TFMODE_FORMAT
4484   REAL_MODE_FORMAT (TFmode) = &MIPS_TFMODE_FORMAT;
4485 #endif
4486
4487   /* Make sure that the user didn't turn off paired single support when
4488      MIPS-3D support is requested.  */
4489   if (TARGET_MIPS3D && (target_flags_explicit & MASK_PAIRED_SINGLE_FLOAT)
4490       && !TARGET_PAIRED_SINGLE_FLOAT)
4491     error ("-mips3d requires -mpaired-single");
4492
4493   /* If TARGET_MIPS3D, enable MASK_PAIRED_SINGLE_FLOAT.  */
4494   if (TARGET_MIPS3D)
4495     target_flags |= MASK_PAIRED_SINGLE_FLOAT;
4496
4497   /* Make sure that when TARGET_PAIRED_SINGLE_FLOAT is true, TARGET_FLOAT64
4498      and TARGET_HARD_FLOAT are both true.  */
4499   if (TARGET_PAIRED_SINGLE_FLOAT && !(TARGET_FLOAT64 && TARGET_HARD_FLOAT))
4500     error ("-mips3d/-mpaired-single must be used with -mfp64 -mhard-float");
4501
4502   /* Make sure that the ISA supports TARGET_PAIRED_SINGLE_FLOAT when it is
4503      enabled.  */
4504   if (TARGET_PAIRED_SINGLE_FLOAT && !ISA_MIPS64)
4505     error ("-mips3d/-mpaired-single must be used with -mips64");
4506
4507   mips_print_operand_punct['?'] = 1;
4508   mips_print_operand_punct['#'] = 1;
4509   mips_print_operand_punct['/'] = 1;
4510   mips_print_operand_punct['&'] = 1;
4511   mips_print_operand_punct['!'] = 1;
4512   mips_print_operand_punct['*'] = 1;
4513   mips_print_operand_punct['@'] = 1;
4514   mips_print_operand_punct['.'] = 1;
4515   mips_print_operand_punct['('] = 1;
4516   mips_print_operand_punct[')'] = 1;
4517   mips_print_operand_punct['['] = 1;
4518   mips_print_operand_punct[']'] = 1;
4519   mips_print_operand_punct['<'] = 1;
4520   mips_print_operand_punct['>'] = 1;
4521   mips_print_operand_punct['{'] = 1;
4522   mips_print_operand_punct['}'] = 1;
4523   mips_print_operand_punct['^'] = 1;
4524   mips_print_operand_punct['$'] = 1;
4525   mips_print_operand_punct['+'] = 1;
4526   mips_print_operand_punct['~'] = 1;
4527
4528   mips_char_to_class['d'] = TARGET_MIPS16 ? M16_REGS : GR_REGS;
4529   mips_char_to_class['t'] = T_REG;
4530   mips_char_to_class['f'] = (TARGET_HARD_FLOAT ? FP_REGS : NO_REGS);
4531   mips_char_to_class['h'] = HI_REG;
4532   mips_char_to_class['l'] = LO_REG;
4533   mips_char_to_class['x'] = MD_REGS;
4534   mips_char_to_class['b'] = ALL_REGS;
4535   mips_char_to_class['c'] = (TARGET_ABICALLS ? PIC_FN_ADDR_REG :
4536                              TARGET_MIPS16 ? M16_NA_REGS :
4537                              GR_REGS);
4538   mips_char_to_class['e'] = LEA_REGS;
4539   mips_char_to_class['j'] = PIC_FN_ADDR_REG;
4540   mips_char_to_class['v'] = V1_REG;
4541   mips_char_to_class['y'] = GR_REGS;
4542   mips_char_to_class['z'] = ST_REGS;
4543   mips_char_to_class['B'] = COP0_REGS;
4544   mips_char_to_class['C'] = COP2_REGS;
4545   mips_char_to_class['D'] = COP3_REGS;
4546
4547   /* Set up array to map GCC register number to debug register number.
4548      Ignore the special purpose register numbers.  */
4549
4550   for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
4551     mips_dbx_regno[i] = -1;
4552
4553   start = GP_DBX_FIRST - GP_REG_FIRST;
4554   for (i = GP_REG_FIRST; i <= GP_REG_LAST; i++)
4555     mips_dbx_regno[i] = i + start;
4556
4557   start = FP_DBX_FIRST - FP_REG_FIRST;
4558   for (i = FP_REG_FIRST; i <= FP_REG_LAST; i++)
4559     mips_dbx_regno[i] = i + start;
4560
4561   mips_dbx_regno[HI_REGNUM] = MD_DBX_FIRST + 0;
4562   mips_dbx_regno[LO_REGNUM] = MD_DBX_FIRST + 1;
4563
4564   /* Set up array giving whether a given register can hold a given mode.  */
4565
4566   for (mode = VOIDmode;
4567        mode != MAX_MACHINE_MODE;
4568        mode = (enum machine_mode) ((int)mode + 1))
4569     {
4570       register int size              = GET_MODE_SIZE (mode);
4571       register enum mode_class class = GET_MODE_CLASS (mode);
4572
4573       for (regno = 0; regno < FIRST_PSEUDO_REGISTER; regno++)
4574         {
4575           register int temp;
4576
4577           if (mode == CCV2mode)
4578             temp = (ISA_HAS_8CC
4579                     && ST_REG_P (regno)
4580                     && (regno - ST_REG_FIRST) % 2 == 0);
4581
4582           else if (mode == CCV4mode)
4583             temp = (ISA_HAS_8CC
4584                     && ST_REG_P (regno)
4585                     && (regno - ST_REG_FIRST) % 4 == 0);
4586
4587           else if (mode == CCmode)
4588             {
4589               if (! ISA_HAS_8CC)
4590                 temp = (regno == FPSW_REGNUM);
4591               else
4592                 temp = (ST_REG_P (regno) || GP_REG_P (regno)
4593                         || FP_REG_P (regno));
4594             }
4595
4596           else if (GP_REG_P (regno))
4597             temp = ((regno & 1) == 0 || size <= UNITS_PER_WORD);
4598
4599           else if (FP_REG_P (regno))
4600             temp = ((regno % FP_INC) == 0)
4601                     && (((class == MODE_FLOAT || class == MODE_COMPLEX_FLOAT
4602                           || class == MODE_VECTOR_FLOAT)
4603                          && size <= UNITS_PER_FPVALUE)
4604                         /* Allow integer modes that fit into a single
4605                            register.  We need to put integers into FPRs
4606                            when using instructions like cvt and trunc.  */
4607                         || (class == MODE_INT && size <= UNITS_PER_FPREG)
4608                         /* Allow TFmode for CCmode reloads.  */
4609                         || (ISA_HAS_8CC && mode == TFmode));
4610
4611           else if (MD_REG_P (regno))
4612             temp = (INTEGRAL_MODE_P (mode)
4613                     && (size <= UNITS_PER_WORD
4614                         || (regno == MD_REG_FIRST
4615                             && size == 2 * UNITS_PER_WORD)));
4616
4617           else if (ALL_COP_REG_P (regno))
4618             temp = (class == MODE_INT && size <= UNITS_PER_WORD);
4619           else
4620             temp = 0;
4621
4622           mips_hard_regno_mode_ok[(int)mode][regno] = temp;
4623         }
4624     }
4625
4626   /* Save GPR registers in word_mode sized hunks.  word_mode hasn't been
4627      initialized yet, so we can't use that here.  */
4628   gpr_mode = TARGET_64BIT ? DImode : SImode;
4629
4630   /* Provide default values for align_* for 64-bit targets.  */
4631   if (TARGET_64BIT && !TARGET_MIPS16)
4632     {
4633       if (align_loops == 0)
4634         align_loops = 8;
4635       if (align_jumps == 0)
4636         align_jumps = 8;
4637       if (align_functions == 0)
4638         align_functions = 8;
4639     }
4640
4641   /* Function to allocate machine-dependent function status.  */
4642   init_machine_status = &mips_init_machine_status;
4643
4644   if (ABI_HAS_64BIT_SYMBOLS)
4645     {
4646       if (TARGET_EXPLICIT_RELOCS)
4647         {
4648           mips_split_p[SYMBOL_64_HIGH] = true;
4649           mips_hi_relocs[SYMBOL_64_HIGH] = "%highest(";
4650           mips_lo_relocs[SYMBOL_64_HIGH] = "%higher(";
4651
4652           mips_split_p[SYMBOL_64_MID] = true;
4653           mips_hi_relocs[SYMBOL_64_MID] = "%higher(";
4654           mips_lo_relocs[SYMBOL_64_MID] = "%hi(";
4655
4656           mips_split_p[SYMBOL_64_LOW] = true;
4657           mips_hi_relocs[SYMBOL_64_LOW] = "%hi(";
4658           mips_lo_relocs[SYMBOL_64_LOW] = "%lo(";
4659
4660           mips_split_p[SYMBOL_GENERAL] = true;
4661           mips_lo_relocs[SYMBOL_GENERAL] = "%lo(";
4662         }
4663     }
4664   else
4665     {
4666       if (TARGET_EXPLICIT_RELOCS || mips_split_addresses)
4667         {
4668           mips_split_p[SYMBOL_GENERAL] = true;
4669           mips_hi_relocs[SYMBOL_GENERAL] = "%hi(";
4670           mips_lo_relocs[SYMBOL_GENERAL] = "%lo(";
4671         }
4672     }
4673
4674   if (TARGET_MIPS16)
4675     {
4676       /* The high part is provided by a pseudo copy of $gp.  */
4677       mips_split_p[SYMBOL_SMALL_DATA] = true;
4678       mips_lo_relocs[SYMBOL_SMALL_DATA] = "%gprel(";
4679     }
4680
4681   if (TARGET_EXPLICIT_RELOCS)
4682     {
4683       /* Small data constants are kept whole until after reload,
4684          then lowered by mips_rewrite_small_data.  */
4685       mips_lo_relocs[SYMBOL_SMALL_DATA] = "%gp_rel(";
4686
4687       mips_split_p[SYMBOL_GOT_LOCAL] = true;
4688       if (TARGET_NEWABI)
4689         {
4690           mips_lo_relocs[SYMBOL_GOTOFF_PAGE] = "%got_page(";
4691           mips_lo_relocs[SYMBOL_GOT_LOCAL] = "%got_ofst(";
4692         }
4693       else
4694         {
4695           mips_lo_relocs[SYMBOL_GOTOFF_PAGE] = "%got(";
4696           mips_lo_relocs[SYMBOL_GOT_LOCAL] = "%lo(";
4697         }
4698
4699       if (TARGET_XGOT)
4700         {
4701           /* The HIGH and LO_SUM are matched by special .md patterns.  */
4702           mips_split_p[SYMBOL_GOT_GLOBAL] = true;
4703
4704           mips_split_p[SYMBOL_GOTOFF_GLOBAL] = true;
4705           mips_hi_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got_hi(";
4706           mips_lo_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got_lo(";
4707
4708           mips_split_p[SYMBOL_GOTOFF_CALL] = true;
4709           mips_hi_relocs[SYMBOL_GOTOFF_CALL] = "%call_hi(";
4710           mips_lo_relocs[SYMBOL_GOTOFF_CALL] = "%call_lo(";
4711         }
4712       else
4713         {
4714           if (TARGET_NEWABI)
4715             mips_lo_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got_disp(";
4716           else
4717             mips_lo_relocs[SYMBOL_GOTOFF_GLOBAL] = "%got(";
4718           mips_lo_relocs[SYMBOL_GOTOFF_CALL] = "%call16(";
4719         }
4720     }
4721
4722   if (TARGET_NEWABI)
4723     {
4724       mips_split_p[SYMBOL_GOTOFF_LOADGP] = true;
4725       mips_hi_relocs[SYMBOL_GOTOFF_LOADGP] = "%hi(%neg(%gp_rel(";
4726       mips_lo_relocs[SYMBOL_GOTOFF_LOADGP] = "%lo(%neg(%gp_rel(";
4727     }
4728
4729   /* Thread-local relocation operators.  */
4730   mips_lo_relocs[SYMBOL_TLSGD] = "%tlsgd(";
4731   mips_lo_relocs[SYMBOL_TLSLDM] = "%tlsldm(";
4732   mips_split_p[SYMBOL_DTPREL] = 1;
4733   mips_hi_relocs[SYMBOL_DTPREL] = "%dtprel_hi(";
4734   mips_lo_relocs[SYMBOL_DTPREL] = "%dtprel_lo(";
4735   mips_lo_relocs[SYMBOL_GOTTPREL] = "%gottprel(";
4736   mips_split_p[SYMBOL_TPREL] = 1;
4737   mips_hi_relocs[SYMBOL_TPREL] = "%tprel_hi(";
4738   mips_lo_relocs[SYMBOL_TPREL] = "%tprel_lo(";
4739
4740   /* We don't have a thread pointer access instruction on MIPS16, or
4741      appropriate TLS relocations.  */
4742   if (TARGET_MIPS16)
4743     targetm.have_tls = false;
4744
4745   /* Default to working around R4000 errata only if the processor
4746      was selected explicitly.  */
4747   if ((target_flags_explicit & MASK_FIX_R4000) == 0
4748       && mips_matching_cpu_name_p (mips_arch_info->name, "r4000"))
4749     target_flags |= MASK_FIX_R4000;
4750
4751   /* Default to working around R4400 errata only if the processor
4752      was selected explicitly.  */
4753   if ((target_flags_explicit & MASK_FIX_R4400) == 0
4754       && mips_matching_cpu_name_p (mips_arch_info->name, "r4400"))
4755     target_flags |= MASK_FIX_R4400;
4756 }
4757
4758 /* Implement CONDITIONAL_REGISTER_USAGE.  */
4759
4760 void
4761 mips_conditional_register_usage (void)
4762 {
4763   if (!TARGET_HARD_FLOAT)
4764     {
4765       int regno;
4766
4767       for (regno = FP_REG_FIRST; regno <= FP_REG_LAST; regno++)
4768         fixed_regs[regno] = call_used_regs[regno] = 1;
4769       for (regno = ST_REG_FIRST; regno <= ST_REG_LAST; regno++)
4770         fixed_regs[regno] = call_used_regs[regno] = 1;
4771     }
4772   else if (! ISA_HAS_8CC)
4773     {
4774       int regno;
4775
4776       /* We only have a single condition code register.  We
4777          implement this by hiding all the condition code registers,
4778          and generating RTL that refers directly to ST_REG_FIRST.  */
4779       for (regno = ST_REG_FIRST; regno <= ST_REG_LAST; regno++)
4780         fixed_regs[regno] = call_used_regs[regno] = 1;
4781     }
4782   /* In mips16 mode, we permit the $t temporary registers to be used
4783      for reload.  We prohibit the unused $s registers, since they
4784      are caller saved, and saving them via a mips16 register would
4785      probably waste more time than just reloading the value.  */
4786   if (TARGET_MIPS16)
4787     {
4788       fixed_regs[18] = call_used_regs[18] = 1;
4789       fixed_regs[19] = call_used_regs[19] = 1;
4790       fixed_regs[20] = call_used_regs[20] = 1;
4791       fixed_regs[21] = call_used_regs[21] = 1;
4792       fixed_regs[22] = call_used_regs[22] = 1;
4793       fixed_regs[23] = call_used_regs[23] = 1;
4794       fixed_regs[26] = call_used_regs[26] = 1;
4795       fixed_regs[27] = call_used_regs[27] = 1;
4796       fixed_regs[30] = call_used_regs[30] = 1;
4797     }
4798   /* fp20-23 are now caller saved.  */
4799   if (mips_abi == ABI_64)
4800     {
4801       int regno;
4802       for (regno = FP_REG_FIRST + 20; regno < FP_REG_FIRST + 24; regno++)
4803         call_really_used_regs[regno] = call_used_regs[regno] = 1;
4804     }
4805   /* Odd registers from fp21 to fp31 are now caller saved.  */
4806   if (mips_abi == ABI_N32)
4807     {
4808       int regno;
4809       for (regno = FP_REG_FIRST + 21; regno <= FP_REG_FIRST + 31; regno+=2)
4810         call_really_used_regs[regno] = call_used_regs[regno] = 1;
4811     }
4812 }
4813
4814 /* Allocate a chunk of memory for per-function machine-dependent data.  */
4815 static struct machine_function *
4816 mips_init_machine_status (void)
4817 {
4818   return ((struct machine_function *)
4819           ggc_alloc_cleared (sizeof (struct machine_function)));
4820 }
4821
4822 /* On the mips16, we want to allocate $24 (T_REG) before other
4823    registers for instructions for which it is possible.  This helps
4824    avoid shuffling registers around in order to set up for an xor,
4825    encouraging the compiler to use a cmp instead.  */
4826
4827 void
4828 mips_order_regs_for_local_alloc (void)
4829 {
4830   register int i;
4831
4832   for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)
4833     reg_alloc_order[i] = i;
4834
4835   if (TARGET_MIPS16)
4836     {
4837       /* It really doesn't matter where we put register 0, since it is
4838          a fixed register anyhow.  */
4839       reg_alloc_order[0] = 24;
4840       reg_alloc_order[24] = 0;
4841     }
4842 }
4843
4844 \f
4845 /* The MIPS debug format wants all automatic variables and arguments
4846    to be in terms of the virtual frame pointer (stack pointer before
4847    any adjustment in the function), while the MIPS 3.0 linker wants
4848    the frame pointer to be the stack pointer after the initial
4849    adjustment.  So, we do the adjustment here.  The arg pointer (which
4850    is eliminated) points to the virtual frame pointer, while the frame
4851    pointer (which may be eliminated) points to the stack pointer after
4852    the initial adjustments.  */
4853
4854 HOST_WIDE_INT
4855 mips_debugger_offset (rtx addr, HOST_WIDE_INT offset)
4856 {
4857   rtx offset2 = const0_rtx;
4858   rtx reg = eliminate_constant_term (addr, &offset2);
4859
4860   if (offset == 0)
4861     offset = INTVAL (offset2);
4862
4863   if (reg == stack_pointer_rtx || reg == frame_pointer_rtx
4864       || reg == hard_frame_pointer_rtx)
4865     {
4866       HOST_WIDE_INT frame_size = (!cfun->machine->frame.initialized)
4867                                   ? compute_frame_size (get_frame_size ())
4868                                   : cfun->machine->frame.total_size;
4869
4870       /* MIPS16 frame is smaller */
4871       if (frame_pointer_needed && TARGET_MIPS16)
4872         frame_size -= cfun->machine->frame.args_size;
4873
4874       offset = offset - frame_size;
4875     }
4876
4877   /* sdbout_parms does not want this to crash for unrecognized cases.  */
4878 #if 0
4879   else if (reg != arg_pointer_rtx)
4880     fatal_insn ("mips_debugger_offset called with non stack/frame/arg pointer",
4881                 addr);
4882 #endif
4883
4884   return offset;
4885 }
4886 \f
4887 /* Implement the PRINT_OPERAND macro.  The MIPS-specific operand codes are:
4888
4889    'X'  OP is CONST_INT, prints 32 bits in hexadecimal format = "0x%08x",
4890    'x'  OP is CONST_INT, prints 16 bits in hexadecimal format = "0x%04x",
4891    'h'  OP is HIGH, prints %hi(X),
4892    'd'  output integer constant in decimal,
4893    'z'  if the operand is 0, use $0 instead of normal operand.
4894    'D'  print second part of double-word register or memory operand.
4895    'L'  print low-order register of double-word register operand.
4896    'M'  print high-order register of double-word register operand.
4897    'C'  print part of opcode for a branch condition.
4898    'F'  print part of opcode for a floating-point branch condition.
4899    'N'  print part of opcode for a branch condition, inverted.
4900    'W'  print part of opcode for a floating-point branch condition, inverted.
4901    'T'  print 'f' for (eq:CC ...), 't' for (ne:CC ...),
4902               'z' for (eq:?I ...), 'n' for (ne:?I ...).
4903    't'  like 'T', but with the EQ/NE cases reversed
4904    'Y'  for a CONST_INT X, print mips_fp_conditions[X]
4905    'Z'  print the operand and a comma for ISA_HAS_8CC, otherwise print nothing
4906    'R'  print the reloc associated with LO_SUM
4907
4908    The punctuation characters are:
4909
4910    '('  Turn on .set noreorder
4911    ')'  Turn on .set reorder
4912    '['  Turn on .set noat
4913    ']'  Turn on .set at
4914    '<'  Turn on .set nomacro
4915    '>'  Turn on .set macro
4916    '{'  Turn on .set volatile (not GAS)
4917    '}'  Turn on .set novolatile (not GAS)
4918    '&'  Turn on .set noreorder if filling delay slots
4919    '*'  Turn on both .set noreorder and .set nomacro if filling delay slots
4920    '!'  Turn on .set nomacro if filling delay slots
4921    '#'  Print nop if in a .set noreorder section.
4922    '/'  Like '#', but does nothing within a delayed branch sequence
4923    '?'  Print 'l' if we are to use a branch likely instead of normal branch.
4924    '@'  Print the name of the assembler temporary register (at or $1).
4925    '.'  Print the name of the register with a hard-wired zero (zero or $0).
4926    '^'  Print the name of the pic call-through register (t9 or $25).
4927    '$'  Print the name of the stack pointer register (sp or $29).
4928    '+'  Print the name of the gp register (usually gp or $28).
4929    '~'  Output a branch alignment to LABEL_ALIGN(NULL).  */
4930
4931 void
4932 print_operand (FILE *file, rtx op, int letter)
4933 {
4934   register enum rtx_code code;
4935
4936   if (PRINT_OPERAND_PUNCT_VALID_P (letter))
4937     {
4938       switch (letter)
4939         {
4940         case '?':
4941           if (mips_branch_likely)
4942             putc ('l', file);
4943           break;
4944
4945         case '@':
4946           fputs (reg_names [GP_REG_FIRST + 1], file);
4947           break;
4948
4949         case '^':
4950           fputs (reg_names [PIC_FUNCTION_ADDR_REGNUM], file);
4951           break;
4952
4953         case '.':
4954           fputs (reg_names [GP_REG_FIRST + 0], file);
4955           break;
4956
4957         case '$':
4958           fputs (reg_names[STACK_POINTER_REGNUM], file);
4959           break;
4960
4961         case '+':
4962           fputs (reg_names[PIC_OFFSET_TABLE_REGNUM], file);
4963           break;
4964
4965         case '&':
4966           if (final_sequence != 0 && set_noreorder++ == 0)
4967             fputs (".set\tnoreorder\n\t", file);
4968           break;
4969
4970         case '*':
4971           if (final_sequence != 0)
4972             {
4973               if (set_noreorder++ == 0)
4974                 fputs (".set\tnoreorder\n\t", file);
4975
4976               if (set_nomacro++ == 0)
4977                 fputs (".set\tnomacro\n\t", file);
4978             }
4979           break;
4980
4981         case '!':
4982           if (final_sequence != 0 && set_nomacro++ == 0)
4983             fputs ("\n\t.set\tnomacro", file);
4984           break;
4985
4986         case '#':
4987           if (set_noreorder != 0)
4988             fputs ("\n\tnop", file);
4989           break;
4990
4991         case '/':
4992           /* Print an extra newline so that the delayed insn is separated
4993              from the following ones.  This looks neater and is consistent
4994              with non-nop delayed sequences.  */
4995           if (set_noreorder != 0 && final_sequence == 0)
4996             fputs ("\n\tnop\n", file);
4997           break;
4998
4999         case '(':
5000           if (set_noreorder++ == 0)
5001             fputs (".set\tnoreorder\n\t", file);
5002           break;
5003
5004         case ')':
5005           if (set_noreorder == 0)
5006             error ("internal error: %%) found without a %%( in assembler pattern");
5007
5008           else if (--set_noreorder == 0)
5009             fputs ("\n\t.set\treorder", file);
5010
5011           break;
5012
5013         case '[':
5014           if (set_noat++ == 0)
5015             fputs (".set\tnoat\n\t", file);
5016           break;
5017
5018         case ']':
5019           if (set_noat == 0)
5020             error ("internal error: %%] found without a %%[ in assembler pattern");
5021           else if (--set_noat == 0)
5022             fputs ("\n\t.set\tat", file);
5023
5024           break;
5025
5026         case '<':
5027           if (set_nomacro++ == 0)
5028             fputs (".set\tnomacro\n\t", file);
5029           break;
5030
5031         case '>':
5032           if (set_nomacro == 0)
5033             error ("internal error: %%> found without a %%< in assembler pattern");
5034           else if (--set_nomacro == 0)
5035             fputs ("\n\t.set\tmacro", file);
5036
5037           break;
5038
5039         case '{':
5040           if (set_volatile++ == 0)
5041             fputs ("#.set\tvolatile\n\t", file);
5042           break;
5043
5044         case '}':
5045           if (set_volatile == 0)
5046             error ("internal error: %%} found without a %%{ in assembler pattern");
5047           else if (--set_volatile == 0)
5048             fputs ("\n\t#.set\tnovolatile", file);
5049
5050           break;
5051
5052         case '~':
5053           {
5054             if (align_labels_log > 0)
5055               ASM_OUTPUT_ALIGN (file, align_labels_log);
5056           }
5057           break;
5058
5059         default:
5060           error ("PRINT_OPERAND: unknown punctuation '%c'", letter);
5061           break;
5062         }
5063
5064       return;
5065     }
5066
5067   if (! op)
5068     {
5069       error ("PRINT_OPERAND null pointer");
5070       return;
5071     }
5072
5073   code = GET_CODE (op);
5074
5075   if (letter == 'C')
5076     switch (code)
5077       {
5078       case EQ:  fputs ("eq",  file); break;
5079       case NE:  fputs ("ne",  file); break;
5080       case GT:  fputs ("gt",  file); break;
5081       case GE:  fputs ("ge",  file); break;
5082       case LT:  fputs ("lt",  file); break;
5083       case LE:  fputs ("le",  file); break;
5084       case GTU: fputs ("gtu", file); break;
5085       case GEU: fputs ("geu", file); break;
5086       case LTU: fputs ("ltu", file); break;
5087       case LEU: fputs ("leu", file); break;
5088       default:
5089         fatal_insn ("PRINT_OPERAND, invalid insn for %%C", op);
5090       }
5091
5092   else if (letter == 'N')
5093     switch (code)
5094       {
5095       case EQ:  fputs ("ne",  file); break;
5096       case NE:  fputs ("eq",  file); break;
5097       case GT:  fputs ("le",  file); break;
5098       case GE:  fputs ("lt",  file); break;
5099       case LT:  fputs ("ge",  file); break;
5100       case LE:  fputs ("gt",  file); break;
5101       case GTU: fputs ("leu", file); break;
5102       case GEU: fputs ("ltu", file); break;
5103       case LTU: fputs ("geu", file); break;
5104       case LEU: fputs ("gtu", file); break;
5105       default:
5106         fatal_insn ("PRINT_OPERAND, invalid insn for %%N", op);
5107       }
5108
5109   else if (letter == 'F')
5110     switch (code)
5111       {
5112       case EQ: fputs ("c1f", file); break;
5113       case NE: fputs ("c1t", file); break;
5114       default:
5115         fatal_insn ("PRINT_OPERAND, invalid insn for %%F", op);
5116       }
5117
5118   else if (letter == 'W')
5119     switch (code)
5120       {
5121       case EQ: fputs ("c1t", file); break;
5122       case NE: fputs ("c1f", file); break;
5123       default:
5124         fatal_insn ("PRINT_OPERAND, invalid insn for %%W", op);
5125       }
5126
5127   else if (letter == 'h')
5128     {
5129       if (GET_CODE (op) == HIGH)
5130         op = XEXP (op, 0);
5131
5132       print_operand_reloc (file, op, mips_hi_relocs);
5133     }
5134
5135   else if (letter == 'R')
5136     print_operand_reloc (file, op, mips_lo_relocs);
5137
5138   else if (letter == 'Y')
5139     {
5140       if (GET_CODE (op) == CONST_INT
5141           && ((unsigned HOST_WIDE_INT) INTVAL (op)
5142               < ARRAY_SIZE (mips_fp_conditions)))
5143         fputs (mips_fp_conditions[INTVAL (op)], file);
5144       else
5145         output_operand_lossage ("invalid %%Y value");
5146     }
5147
5148   else if (letter == 'Z')
5149     {
5150       if (ISA_HAS_8CC)
5151         {
5152           print_operand (file, op, 0);
5153           fputc (',', file);
5154         }
5155     }
5156
5157   else if (code == REG || code == SUBREG)
5158     {
5159       register int regnum;
5160
5161       if (code == REG)
5162         regnum = REGNO (op);
5163       else
5164         regnum = true_regnum (op);
5165
5166       if ((letter == 'M' && ! WORDS_BIG_ENDIAN)
5167           || (letter == 'L' && WORDS_BIG_ENDIAN)
5168           || letter == 'D')
5169         regnum++;
5170
5171       fprintf (file, "%s", reg_names[regnum]);
5172     }
5173
5174   else if (code == MEM)
5175     {
5176       if (letter == 'D')
5177         output_address (plus_constant (XEXP (op, 0), 4));
5178       else
5179         output_address (XEXP (op, 0));
5180     }
5181
5182   else if (letter == 'x' && GET_CODE (op) == CONST_INT)
5183     fprintf (file, HOST_WIDE_INT_PRINT_HEX, 0xffff & INTVAL(op));
5184
5185   else if (letter == 'X' && GET_CODE(op) == CONST_INT)
5186     fprintf (file, HOST_WIDE_INT_PRINT_HEX, INTVAL (op));
5187
5188   else if (letter == 'd' && GET_CODE(op) == CONST_INT)
5189     fprintf (file, HOST_WIDE_INT_PRINT_DEC, (INTVAL(op)));
5190
5191   else if (letter == 'z' && op == CONST0_RTX (GET_MODE (op)))
5192     fputs (reg_names[GP_REG_FIRST], file);
5193
5194   else if (letter == 'd' || letter == 'x' || letter == 'X')
5195     output_operand_lossage ("invalid use of %%d, %%x, or %%X");
5196
5197   else if (letter == 'T' || letter == 't')
5198     {
5199       int truth = (code == NE) == (letter == 'T');
5200       fputc ("zfnt"[truth * 2 + (GET_MODE (op) == CCmode)], file);
5201     }
5202
5203   else if (CONST_GP_P (op))
5204     fputs (reg_names[GLOBAL_POINTER_REGNUM], file);
5205
5206   else
5207     output_addr_const (file, op);
5208 }
5209
5210
5211 /* Print symbolic operand OP, which is part of a HIGH or LO_SUM.
5212    RELOCS is the array of relocations to use.  */
5213
5214 static void
5215 print_operand_reloc (FILE *file, rtx op, const char **relocs)
5216 {
5217   enum mips_symbol_type symbol_type;
5218   const char *p;
5219   rtx base;
5220   HOST_WIDE_INT offset;
5221
5222   if (!mips_symbolic_constant_p (op, &symbol_type) || relocs[symbol_type] == 0)
5223     fatal_insn ("PRINT_OPERAND, invalid operand for relocation", op);
5224
5225   /* If OP uses an UNSPEC address, we want to print the inner symbol.  */
5226   mips_split_const (op, &base, &offset);
5227   if (UNSPEC_ADDRESS_P (base))
5228     op = plus_constant (UNSPEC_ADDRESS (base), offset);
5229
5230   fputs (relocs[symbol_type], file);
5231   output_addr_const (file, op);
5232   for (p = relocs[symbol_type]; *p != 0; p++)
5233     if (*p == '(')
5234       fputc (')', file);
5235 }
5236 \f
5237 /* Output address operand X to FILE.  */
5238
5239 void
5240 print_operand_address (FILE *file, rtx x)
5241 {
5242   struct mips_address_info addr;
5243
5244   if (mips_classify_address (&addr, x, word_mode, true))
5245     switch (addr.type)
5246       {
5247       case ADDRESS_REG:
5248         print_operand (file, addr.offset, 0);
5249         fprintf (file, "(%s)", reg_names[REGNO (addr.reg)]);
5250         return;
5251
5252       case ADDRESS_LO_SUM:
5253         print_operand (file, addr.offset, 'R');
5254         fprintf (file, "(%s)", reg_names[REGNO (addr.reg)]);
5255         return;
5256
5257       case ADDRESS_CONST_INT:
5258         output_addr_const (file, x);
5259         fprintf (file, "(%s)", reg_names[0]);
5260         return;
5261
5262       case ADDRESS_SYMBOLIC:
5263         output_addr_const (file, x);
5264         return;
5265       }
5266   gcc_unreachable ();
5267 }
5268 \f
5269 /* When using assembler macros, keep track of all of small-data externs
5270    so that mips_file_end can emit the appropriate declarations for them.
5271
5272    In most cases it would be safe (though pointless) to emit .externs
5273    for other symbols too.  One exception is when an object is within
5274    the -G limit but declared by the user to be in a section other
5275    than .sbss or .sdata.  */
5276
5277 int
5278 mips_output_external (FILE *file ATTRIBUTE_UNUSED, tree decl, const char *name)
5279 {
5280   register struct extern_list *p;
5281
5282   if (!TARGET_EXPLICIT_RELOCS && mips_in_small_data_p (decl))
5283     {
5284       p = (struct extern_list *) ggc_alloc (sizeof (struct extern_list));
5285       p->next = extern_head;
5286       p->name = name;
5287       p->size = int_size_in_bytes (TREE_TYPE (decl));
5288       extern_head = p;
5289     }
5290
5291   if (TARGET_IRIX && mips_abi == ABI_32 && TREE_CODE (decl) == FUNCTION_DECL)
5292     {
5293       p = (struct extern_list *) ggc_alloc (sizeof (struct extern_list));
5294       p->next = extern_head;
5295       p->name = name;
5296       p->size = -1;
5297       extern_head = p;
5298     }
5299
5300   return 0;
5301 }
5302
5303 #if TARGET_IRIX
5304 static void
5305 irix_output_external_libcall (rtx fun)
5306 {
5307   register struct extern_list *p;
5308
5309   if (mips_abi == ABI_32)
5310     {
5311       p = (struct extern_list *) ggc_alloc (sizeof (struct extern_list));
5312       p->next = extern_head;
5313       p->name = XSTR (fun, 0);
5314       p->size = -1;
5315       extern_head = p;
5316     }
5317 }
5318 #endif
5319 \f
5320 /* Emit a new filename to a stream.  If we are smuggling stabs, try to
5321    put out a MIPS ECOFF file and a stab.  */
5322
5323 void
5324 mips_output_filename (FILE *stream, const char *name)
5325 {
5326
5327   /* If we are emitting DWARF-2, let dwarf2out handle the ".file"
5328      directives.  */
5329   if (write_symbols == DWARF2_DEBUG)
5330     return;
5331   else if (mips_output_filename_first_time)
5332     {
5333       mips_output_filename_first_time = 0;
5334       num_source_filenames += 1;
5335       current_function_file = name;
5336       fprintf (stream, "\t.file\t%d ", num_source_filenames);
5337       output_quoted_string (stream, name);
5338       putc ('\n', stream);
5339     }
5340
5341   /* If we are emitting stabs, let dbxout.c handle this (except for
5342      the mips_output_filename_first_time case).  */
5343   else if (write_symbols == DBX_DEBUG)
5344     return;
5345
5346   else if (name != current_function_file
5347            && strcmp (name, current_function_file) != 0)
5348     {
5349       num_source_filenames += 1;
5350       current_function_file = name;
5351       fprintf (stream, "\t.file\t%d ", num_source_filenames);
5352       output_quoted_string (stream, name);
5353       putc ('\n', stream);
5354     }
5355 }
5356 \f
5357 /* Output an ASCII string, in a space-saving way.  PREFIX is the string
5358    that should be written before the opening quote, such as "\t.ascii\t"
5359    for real string data or "\t# " for a comment.  */
5360
5361 void
5362 mips_output_ascii (FILE *stream, const char *string_param, size_t len,
5363                    const char *prefix)
5364 {
5365   size_t i;
5366   int cur_pos = 17;
5367   register const unsigned char *string =
5368     (const unsigned char *)string_param;
5369
5370   fprintf (stream, "%s\"", prefix);
5371   for (i = 0; i < len; i++)
5372     {
5373       register int c = string[i];
5374
5375       if (ISPRINT (c))
5376         {
5377           if (c == '\\' || c == '\"')
5378             {
5379               putc ('\\', stream);
5380               cur_pos++;
5381             }
5382           putc (c, stream);
5383           cur_pos++;
5384         }
5385       else
5386         {
5387           fprintf (stream, "\\%03o", c);
5388           cur_pos += 4;
5389         }
5390
5391       if (cur_pos > 72 && i+1 < len)
5392         {
5393           cur_pos = 17;
5394           fprintf (stream, "\"\n%s\"", prefix);
5395         }
5396     }
5397   fprintf (stream, "\"\n");
5398 }
5399 \f
5400 /* Implement TARGET_ASM_FILE_START.  */
5401
5402 static void
5403 mips_file_start (void)
5404 {
5405   default_file_start ();
5406
5407   if (!TARGET_IRIX)
5408     {
5409       /* Generate a special section to describe the ABI switches used to
5410          produce the resultant binary.  This used to be done by the assembler
5411          setting bits in the ELF header's flags field, but we have run out of
5412          bits.  GDB needs this information in order to be able to correctly
5413          debug these binaries.  See the function mips_gdbarch_init() in
5414          gdb/mips-tdep.c.  This is unnecessary for the IRIX 5/6 ABIs and
5415          causes unnecessary IRIX 6 ld warnings.  */
5416       const char * abi_string = NULL;
5417
5418       switch (mips_abi)
5419         {
5420         case ABI_32:   abi_string = "abi32"; break;
5421         case ABI_N32:  abi_string = "abiN32"; break;
5422         case ABI_64:   abi_string = "abi64"; break;
5423         case ABI_O64:  abi_string = "abiO64"; break;
5424         case ABI_EABI: abi_string = TARGET_64BIT ? "eabi64" : "eabi32"; break;
5425         default:
5426           gcc_unreachable ();
5427         }
5428       /* Note - we use fprintf directly rather than called named_section()
5429          because in this way we can avoid creating an allocated section.  We
5430          do not want this section to take up any space in the running
5431          executable.  */
5432       fprintf (asm_out_file, "\t.section .mdebug.%s\n", abi_string);
5433
5434       /* There is no ELF header flag to distinguish long32 forms of the
5435          EABI from long64 forms.  Emit a special section to help tools
5436          such as GDB.  */
5437       if (mips_abi == ABI_EABI)
5438         fprintf (asm_out_file, "\t.section .gcc_compiled_long%d\n",
5439                  TARGET_LONG64 ? 64 : 32);
5440
5441       /* Restore the default section.  */
5442       fprintf (asm_out_file, "\t.previous\n");
5443     }
5444
5445   /* Generate the pseudo ops that System V.4 wants.  */
5446   if (TARGET_ABICALLS)
5447     /* ??? but do not want this (or want pic0) if -non-shared? */
5448     fprintf (asm_out_file, "\t.abicalls\n");
5449
5450   if (TARGET_MIPS16)
5451     fprintf (asm_out_file, "\t.set\tmips16\n");
5452
5453   if (flag_verbose_asm)
5454     fprintf (asm_out_file, "\n%s -G value = %d, Arch = %s, ISA = %d\n",
5455              ASM_COMMENT_START,
5456              mips_section_threshold, mips_arch_info->name, mips_isa);
5457 }
5458
5459 #ifdef BSS_SECTION_ASM_OP
5460 /* Implement ASM_OUTPUT_ALIGNED_BSS.  This differs from the default only
5461    in the use of sbss.  */
5462
5463 void
5464 mips_output_aligned_bss (FILE *stream, tree decl, const char *name,
5465                          unsigned HOST_WIDE_INT size, int align)
5466 {
5467   extern tree last_assemble_variable_decl;
5468
5469   if (mips_in_small_data_p (decl))
5470     named_section (0, ".sbss", 0);
5471   else
5472     bss_section ();
5473   ASM_OUTPUT_ALIGN (stream, floor_log2 (align / BITS_PER_UNIT));
5474   last_assemble_variable_decl = decl;
5475   ASM_DECLARE_OBJECT_NAME (stream, name, decl);
5476   ASM_OUTPUT_SKIP (stream, size != 0 ? size : 1);
5477 }
5478 #endif
5479 \f
5480 /* Implement TARGET_ASM_FILE_END.  When using assembler macros, emit
5481    .externs for any small-data variables that turned out to be external.  */
5482
5483 static void
5484 mips_file_end (void)
5485 {
5486   tree name_tree;
5487   struct extern_list *p;
5488
5489   if (extern_head)
5490     {
5491       fputs ("\n", asm_out_file);
5492
5493       for (p = extern_head; p != 0; p = p->next)
5494         {
5495           name_tree = get_identifier (p->name);
5496
5497           /* Positively ensure only one .extern for any given symbol.  */
5498           if (!TREE_ASM_WRITTEN (name_tree)
5499               && TREE_SYMBOL_REFERENCED (name_tree))
5500             {
5501               TREE_ASM_WRITTEN (name_tree) = 1;
5502               /* In IRIX 5 or IRIX 6 for the O32 ABI, we must output a
5503                  `.global name .text' directive for every used but
5504                  undefined function.  If we don't, the linker may perform
5505                  an optimization (skipping over the insns that set $gp)
5506                  when it is unsafe.  */
5507               if (TARGET_IRIX && mips_abi == ABI_32 && p->size == -1)
5508                 {
5509                   fputs ("\t.globl ", asm_out_file);
5510                   assemble_name (asm_out_file, p->name);
5511                   fputs (" .text\n", asm_out_file);
5512                 }
5513               else
5514                 {
5515                   fputs ("\t.extern\t", asm_out_file);
5516                   assemble_name (asm_out_file, p->name);
5517                   fprintf (asm_out_file, ", %d\n", p->size);
5518                 }
5519             }
5520         }
5521     }
5522 }
5523
5524 /* Implement ASM_OUTPUT_ALIGNED_DECL_COMMON.  This is usually the same as the
5525    elfos.h version, but we also need to handle -muninit-const-in-rodata.  */
5526
5527 void
5528 mips_output_aligned_decl_common (FILE *stream, tree decl, const char *name,
5529                                  unsigned HOST_WIDE_INT size,
5530                                  unsigned int align)
5531 {
5532   /* If the target wants uninitialized const declarations in
5533      .rdata then don't put them in .comm.  */
5534   if (TARGET_EMBEDDED_DATA && TARGET_UNINIT_CONST_IN_RODATA
5535       && TREE_CODE (decl) == VAR_DECL && TREE_READONLY (decl)
5536       && (DECL_INITIAL (decl) == 0 || DECL_INITIAL (decl) == error_mark_node))
5537     {
5538       if (TREE_PUBLIC (decl) && DECL_NAME (decl))
5539         targetm.asm_out.globalize_label (stream, name);
5540
5541       readonly_data_section ();
5542       ASM_OUTPUT_ALIGN (stream, floor_log2 (align / BITS_PER_UNIT));
5543       mips_declare_object (stream, name, "",
5544                            ":\n\t.space\t" HOST_WIDE_INT_PRINT_UNSIGNED "\n",
5545                            size);
5546     }
5547   else
5548     mips_declare_common_object (stream, name, "\n\t.comm\t",
5549                                 size, align, true);
5550 }
5551
5552 /* Declare a common object of SIZE bytes using asm directive INIT_STRING.
5553    NAME is the name of the object and ALIGN is the required alignment
5554    in bytes.  TAKES_ALIGNMENT_P is true if the directive takes a third
5555    alignment argument.  */
5556
5557 void
5558 mips_declare_common_object (FILE *stream, const char *name,
5559                             const char *init_string,
5560                             unsigned HOST_WIDE_INT size,
5561                             unsigned int align, bool takes_alignment_p)
5562 {
5563   if (!takes_alignment_p)
5564     {
5565       size += (align / BITS_PER_UNIT) - 1;
5566       size -= size % (align / BITS_PER_UNIT);
5567       mips_declare_object (stream, name, init_string,
5568                            "," HOST_WIDE_INT_PRINT_UNSIGNED "\n", size);
5569     }
5570   else
5571     mips_declare_object (stream, name, init_string,
5572                          "," HOST_WIDE_INT_PRINT_UNSIGNED ",%u\n",
5573                          size, align / BITS_PER_UNIT);
5574 }
5575
5576 /* Emit either a label, .comm, or .lcomm directive.  When using assembler
5577    macros, mark the symbol as written so that mips_file_end won't emit an
5578    .extern for it.  STREAM is the output file, NAME is the name of the
5579    symbol, INIT_STRING is the string that should be written before the
5580    symbol and FINAL_STRING is the string that should be written after it.
5581    FINAL_STRING is a printf() format that consumes the remaining arguments.  */
5582
5583 void
5584 mips_declare_object (FILE *stream, const char *name, const char *init_string,
5585                      const char *final_string, ...)
5586 {
5587   va_list ap;
5588
5589   fputs (init_string, stream);
5590   assemble_name (stream, name);
5591   va_start (ap, final_string);
5592   vfprintf (stream, final_string, ap);
5593   va_end (ap);
5594
5595   if (!TARGET_EXPLICIT_RELOCS)
5596     {
5597       tree name_tree = get_identifier (name);
5598       TREE_ASM_WRITTEN (name_tree) = 1;
5599     }
5600 }
5601
5602 #ifdef ASM_OUTPUT_SIZE_DIRECTIVE
5603 extern int size_directive_output;
5604
5605 /* Implement ASM_DECLARE_OBJECT_NAME.  This is like most of the standard ELF
5606    definitions except that it uses mips_declare_object() to emit the label.  */
5607
5608 void
5609 mips_declare_object_name (FILE *stream, const char *name,
5610                           tree decl ATTRIBUTE_UNUSED)
5611 {
5612 #ifdef ASM_OUTPUT_TYPE_DIRECTIVE
5613   ASM_OUTPUT_TYPE_DIRECTIVE (stream, name, "object");
5614 #endif
5615
5616   size_directive_output = 0;
5617   if (!flag_inhibit_size_directive && DECL_SIZE (decl))
5618     {
5619       HOST_WIDE_INT size;
5620
5621       size_directive_output = 1;
5622       size = int_size_in_bytes (TREE_TYPE (decl));
5623       ASM_OUTPUT_SIZE_DIRECTIVE (stream, name, size);
5624     }
5625
5626   mips_declare_object (stream, name, "", ":\n", 0);
5627 }
5628
5629 /* Implement ASM_FINISH_DECLARE_OBJECT.  This is generic ELF stuff.  */
5630
5631 void
5632 mips_finish_declare_object (FILE *stream, tree decl, int top_level, int at_end)
5633 {
5634   const char *name;
5635
5636   name = XSTR (XEXP (DECL_RTL (decl), 0), 0);
5637   if (!flag_inhibit_size_directive
5638       && DECL_SIZE (decl) != 0
5639       && !at_end && top_level
5640       && DECL_INITIAL (decl) == error_mark_node
5641       && !size_directive_output)
5642     {
5643       HOST_WIDE_INT size;
5644
5645       size_directive_output = 1;
5646       size = int_size_in_bytes (TREE_TYPE (decl));
5647       ASM_OUTPUT_SIZE_DIRECTIVE (stream, name, size);
5648     }
5649 }
5650 #endif
5651 \f
5652 /* Return true if X is a small data address that can be rewritten
5653    as a LO_SUM.  */
5654
5655 static bool
5656 mips_rewrite_small_data_p (rtx x)
5657 {
5658   enum mips_symbol_type symbol_type;
5659
5660   return (TARGET_EXPLICIT_RELOCS
5661           && mips_symbolic_constant_p (x, &symbol_type)
5662           && symbol_type == SYMBOL_SMALL_DATA);
5663 }
5664
5665
5666 /* A for_each_rtx callback for mips_small_data_pattern_p.  */
5667
5668 static int
5669 mips_small_data_pattern_1 (rtx *loc, void *data ATTRIBUTE_UNUSED)
5670 {
5671   if (GET_CODE (*loc) == LO_SUM)
5672     return -1;
5673
5674   return mips_rewrite_small_data_p (*loc);
5675 }
5676
5677 /* Return true if OP refers to small data symbols directly, not through
5678    a LO_SUM.  */
5679
5680 bool
5681 mips_small_data_pattern_p (rtx op)
5682 {
5683   return for_each_rtx (&op, mips_small_data_pattern_1, 0);
5684 }
5685 \f
5686 /* A for_each_rtx callback, used by mips_rewrite_small_data.  */
5687
5688 static int
5689 mips_rewrite_small_data_1 (rtx *loc, void *data ATTRIBUTE_UNUSED)
5690 {
5691   if (mips_rewrite_small_data_p (*loc))
5692     *loc = gen_rtx_LO_SUM (Pmode, pic_offset_table_rtx, *loc);
5693
5694   if (GET_CODE (*loc) == LO_SUM)
5695     return -1;
5696
5697   return 0;
5698 }
5699
5700 /* If possible, rewrite OP so that it refers to small data using
5701    explicit relocations.  */
5702
5703 rtx
5704 mips_rewrite_small_data (rtx op)
5705 {
5706   op = copy_insn (op);
5707   for_each_rtx (&op, mips_rewrite_small_data_1, 0);
5708   return op;
5709 }
5710 \f
5711 /* Return true if the current function has an insn that implicitly
5712    refers to $gp.  */
5713
5714 static bool
5715 mips_function_has_gp_insn (void)
5716 {
5717   /* Don't bother rechecking if we found one last time.  */
5718   if (!cfun->machine->has_gp_insn_p)
5719     {
5720       rtx insn;
5721
5722       push_topmost_sequence ();
5723       for (insn = get_insns (); insn; insn = NEXT_INSN (insn))
5724         if (INSN_P (insn)
5725             && GET_CODE (PATTERN (insn)) != USE
5726             && GET_CODE (PATTERN (insn)) != CLOBBER
5727             && (get_attr_got (insn) != GOT_UNSET
5728                 || small_data_pattern (PATTERN (insn), VOIDmode)))
5729           break;
5730       pop_topmost_sequence ();
5731
5732       cfun->machine->has_gp_insn_p = (insn != 0);
5733     }
5734   return cfun->machine->has_gp_insn_p;
5735 }
5736
5737
5738 /* Return the register that should be used as the global pointer
5739    within this function.  Return 0 if the function doesn't need
5740    a global pointer.  */
5741
5742 static unsigned int
5743 mips_global_pointer (void)
5744 {
5745   unsigned int regno;
5746
5747   /* $gp is always available in non-abicalls code.  */
5748   if (!TARGET_ABICALLS)
5749     return GLOBAL_POINTER_REGNUM;
5750
5751   /* We must always provide $gp when it is used implicitly.  */
5752   if (!TARGET_EXPLICIT_RELOCS)
5753     return GLOBAL_POINTER_REGNUM;
5754
5755   /* FUNCTION_PROFILER includes a jal macro, so we need to give it
5756      a valid gp.  */
5757   if (current_function_profile)
5758     return GLOBAL_POINTER_REGNUM;
5759
5760   /* If the function has a nonlocal goto, $gp must hold the correct
5761      global pointer for the target function.  */
5762   if (current_function_has_nonlocal_goto)
5763     return GLOBAL_POINTER_REGNUM;
5764
5765   /* If the gp is never referenced, there's no need to initialize it.
5766      Note that reload can sometimes introduce constant pool references
5767      into a function that otherwise didn't need them.  For example,
5768      suppose we have an instruction like:
5769
5770           (set (reg:DF R1) (float:DF (reg:SI R2)))
5771
5772      If R2 turns out to be constant such as 1, the instruction may have a
5773      REG_EQUAL note saying that R1 == 1.0.  Reload then has the option of
5774      using this constant if R2 doesn't get allocated to a register.
5775
5776      In cases like these, reload will have added the constant to the pool
5777      but no instruction will yet refer to it.  */
5778   if (!regs_ever_live[GLOBAL_POINTER_REGNUM]
5779       && !current_function_uses_const_pool
5780       && !mips_function_has_gp_insn ())
5781     return 0;
5782
5783   /* We need a global pointer, but perhaps we can use a call-clobbered
5784      register instead of $gp.  */
5785   if (TARGET_NEWABI && current_function_is_leaf)
5786     for (regno = GP_REG_FIRST; regno <= GP_REG_LAST; regno++)
5787       if (!regs_ever_live[regno]
5788           && call_used_regs[regno]
5789           && !fixed_regs[regno]
5790           && regno != PIC_FUNCTION_ADDR_REGNUM)
5791         return regno;
5792
5793   return GLOBAL_POINTER_REGNUM;
5794 }
5795
5796
5797 /* Return true if the current function must save REGNO.  */
5798
5799 static bool
5800 mips_save_reg_p (unsigned int regno)
5801 {
5802   /* We only need to save $gp for NewABI PIC.  */
5803   if (regno == GLOBAL_POINTER_REGNUM)
5804     return (TARGET_ABICALLS && TARGET_NEWABI
5805             && cfun->machine->global_pointer == regno);
5806
5807   /* Check call-saved registers.  */
5808   if (regs_ever_live[regno] && !call_used_regs[regno])
5809     return true;
5810
5811   /* We need to save the old frame pointer before setting up a new one.  */
5812   if (regno == HARD_FRAME_POINTER_REGNUM && frame_pointer_needed)
5813     return true;
5814
5815   /* We need to save the incoming return address if it is ever clobbered
5816      within the function.  */
5817   if (regno == GP_REG_FIRST + 31 && regs_ever_live[regno])
5818     return true;
5819
5820   if (TARGET_MIPS16)
5821     {
5822       tree return_type;
5823
5824       return_type = DECL_RESULT (current_function_decl);
5825
5826       /* $18 is a special case in mips16 code.  It may be used to call
5827          a function which returns a floating point value, but it is
5828          marked in call_used_regs.  */
5829       if (regno == GP_REG_FIRST + 18 && regs_ever_live[regno])
5830         return true;
5831
5832       /* $31 is also a special case.  It will be used to copy a return
5833          value into the floating point registers if the return value is
5834          floating point.  */
5835       if (regno == GP_REG_FIRST + 31
5836           && mips16_hard_float
5837           && !aggregate_value_p (return_type, current_function_decl)
5838           && GET_MODE_CLASS (DECL_MODE (return_type)) == MODE_FLOAT
5839           && GET_MODE_SIZE (DECL_MODE (return_type)) <= UNITS_PER_FPVALUE)
5840         return true;
5841     }
5842
5843   return false;
5844 }
5845
5846
5847 /* Return the bytes needed to compute the frame pointer from the current
5848    stack pointer.  SIZE is the size (in bytes) of the local variables.
5849
5850    Mips stack frames look like:
5851
5852              Before call                        After call
5853         +-----------------------+       +-----------------------+
5854    high |                       |       |                       |
5855    mem. |                       |       |                       |
5856         |  caller's temps.      |       |  caller's temps.      |
5857         |                       |       |                       |
5858         +-----------------------+       +-----------------------+
5859         |                       |       |                       |
5860         |  arguments on stack.  |       |  arguments on stack.  |
5861         |                       |       |                       |
5862         +-----------------------+       +-----------------------+
5863         |  4 words to save      |       |  4 words to save      |
5864         |  arguments passed     |       |  arguments passed     |
5865         |  in registers, even   |       |  in registers, even   |
5866     SP->|  if not passed.       |  VFP->|  if not passed.       |
5867         +-----------------------+       +-----------------------+
5868                                         |                       |
5869                                         |  fp register save     |
5870                                         |                       |
5871                                         +-----------------------+
5872                                         |                       |
5873                                         |  gp register save     |
5874                                         |                       |
5875                                         +-----------------------+
5876                                         |                       |
5877                                         |  local variables      |
5878                                         |                       |
5879                                         +-----------------------+
5880                                         |                       |
5881                                         |  alloca allocations   |
5882                                         |                       |
5883                                         +-----------------------+
5884                                         |                       |
5885                                         |  GP save for V.4 abi  |
5886                                         |                       |
5887                                         +-----------------------+
5888                                         |                       |
5889                                         |  arguments on stack   |
5890                                         |                       |
5891                                         +-----------------------+
5892                                         |  4 words to save      |
5893                                         |  arguments passed     |
5894                                         |  in registers, even   |
5895    low                              SP->|  if not passed.       |
5896    memory                               +-----------------------+
5897
5898 */
5899
5900 HOST_WIDE_INT
5901 compute_frame_size (HOST_WIDE_INT size)
5902 {
5903   unsigned int regno;
5904   HOST_WIDE_INT total_size;     /* # bytes that the entire frame takes up */
5905   HOST_WIDE_INT var_size;       /* # bytes that variables take up */
5906   HOST_WIDE_INT args_size;      /* # bytes that outgoing arguments take up */
5907   HOST_WIDE_INT cprestore_size; /* # bytes that the cprestore slot takes up */
5908   HOST_WIDE_INT gp_reg_rounded; /* # bytes needed to store gp after rounding */
5909   HOST_WIDE_INT gp_reg_size;    /* # bytes needed to store gp regs */
5910   HOST_WIDE_INT fp_reg_size;    /* # bytes needed to store fp regs */
5911   unsigned int mask;            /* mask of saved gp registers */
5912   unsigned int fmask;           /* mask of saved fp registers */
5913
5914   cfun->machine->global_pointer = mips_global_pointer ();
5915
5916   gp_reg_size = 0;
5917   fp_reg_size = 0;
5918   mask = 0;
5919   fmask = 0;
5920   var_size = MIPS_STACK_ALIGN (size);
5921   args_size = current_function_outgoing_args_size;
5922   cprestore_size = MIPS_STACK_ALIGN (STARTING_FRAME_OFFSET) - args_size;
5923
5924   /* The space set aside by STARTING_FRAME_OFFSET isn't needed in leaf
5925      functions.  If the function has local variables, we're committed
5926      to allocating it anyway.  Otherwise reclaim it here.  */
5927   if (var_size == 0 && current_function_is_leaf)
5928     cprestore_size = args_size = 0;
5929
5930   /* The MIPS 3.0 linker does not like functions that dynamically
5931      allocate the stack and have 0 for STACK_DYNAMIC_OFFSET, since it
5932      looks like we are trying to create a second frame pointer to the
5933      function, so allocate some stack space to make it happy.  */
5934
5935   if (args_size == 0 && current_function_calls_alloca)
5936     args_size = 4 * UNITS_PER_WORD;
5937
5938   total_size = var_size + args_size + cprestore_size;
5939
5940   /* Calculate space needed for gp registers.  */
5941   for (regno = GP_REG_FIRST; regno <= GP_REG_LAST; regno++)
5942     if (mips_save_reg_p (regno))
5943       {
5944         gp_reg_size += GET_MODE_SIZE (gpr_mode);
5945         mask |= 1 << (regno - GP_REG_FIRST);
5946       }
5947
5948   /* We need to restore these for the handler.  */
5949   if (current_function_calls_eh_return)
5950     {
5951       unsigned int i;
5952       for (i = 0; ; ++i)
5953         {
5954           regno = EH_RETURN_DATA_REGNO (i);
5955           if (regno == INVALID_REGNUM)
5956             break;
5957           gp_reg_size += GET_MODE_SIZE (gpr_mode);
5958           mask |= 1 << (regno - GP_REG_FIRST);
5959         }
5960     }
5961
5962   /* This loop must iterate over the same space as its companion in
5963      save_restore_insns.  */
5964   for (regno = (FP_REG_LAST - FP_INC + 1);
5965        regno >= FP_REG_FIRST;
5966        regno -= FP_INC)
5967     {
5968       if (mips_save_reg_p (regno))
5969         {
5970           fp_reg_size += FP_INC * UNITS_PER_FPREG;
5971           fmask |= ((1 << FP_INC) - 1) << (regno - FP_REG_FIRST);
5972         }
5973     }
5974
5975   gp_reg_rounded = MIPS_STACK_ALIGN (gp_reg_size);
5976   total_size += gp_reg_rounded + MIPS_STACK_ALIGN (fp_reg_size);
5977
5978   /* Add in space reserved on the stack by the callee for storing arguments
5979      passed in registers.  */
5980   if (!TARGET_OLDABI)
5981     total_size += MIPS_STACK_ALIGN (current_function_pretend_args_size);
5982
5983   /* Save other computed information.  */
5984   cfun->machine->frame.total_size = total_size;
5985   cfun->machine->frame.var_size = var_size;
5986   cfun->machine->frame.args_size = args_size;
5987   cfun->machine->frame.cprestore_size = cprestore_size;
5988   cfun->machine->frame.gp_reg_size = gp_reg_size;
5989   cfun->machine->frame.fp_reg_size = fp_reg_size;
5990   cfun->machine->frame.mask = mask;
5991   cfun->machine->frame.fmask = fmask;
5992   cfun->machine->frame.initialized = reload_completed;
5993   cfun->machine->frame.num_gp = gp_reg_size / UNITS_PER_WORD;
5994   cfun->machine->frame.num_fp = fp_reg_size / (FP_INC * UNITS_PER_FPREG);
5995
5996   if (mask)
5997     {
5998       HOST_WIDE_INT offset;
5999
6000       offset = (args_size + cprestore_size + var_size
6001                 + gp_reg_size - GET_MODE_SIZE (gpr_mode));
6002       cfun->machine->frame.gp_sp_offset = offset;
6003       cfun->machine->frame.gp_save_offset = offset - total_size;
6004     }
6005   else
6006     {
6007       cfun->machine->frame.gp_sp_offset = 0;
6008       cfun->machine->frame.gp_save_offset = 0;
6009     }
6010
6011   if (fmask)
6012     {
6013       HOST_WIDE_INT offset;
6014
6015       offset = (args_size + cprestore_size + var_size
6016                 + gp_reg_rounded + fp_reg_size
6017                 - FP_INC * UNITS_PER_FPREG);
6018       cfun->machine->frame.fp_sp_offset = offset;
6019       cfun->machine->frame.fp_save_offset = offset - total_size;
6020     }
6021   else
6022     {
6023       cfun->machine->frame.fp_sp_offset = 0;
6024       cfun->machine->frame.fp_save_offset = 0;
6025     }
6026
6027   /* Ok, we're done.  */
6028   return total_size;
6029 }
6030 \f
6031 /* Implement INITIAL_ELIMINATION_OFFSET.  FROM is either the frame
6032    pointer or argument pointer.  TO is either the stack pointer or
6033    hard frame pointer.  */
6034
6035 HOST_WIDE_INT
6036 mips_initial_elimination_offset (int from, int to)
6037 {
6038   HOST_WIDE_INT offset;
6039
6040   compute_frame_size (get_frame_size ());
6041
6042   /* Set OFFSET to the offset from the stack pointer.  */
6043   switch (from)
6044     {
6045     case FRAME_POINTER_REGNUM:
6046       offset = 0;
6047       break;
6048
6049     case ARG_POINTER_REGNUM:
6050       offset = cfun->machine->frame.total_size;
6051       if (TARGET_NEWABI)
6052         offset -= current_function_pretend_args_size;
6053       break;
6054
6055     default:
6056       gcc_unreachable ();
6057     }
6058
6059   if (TARGET_MIPS16 && to == HARD_FRAME_POINTER_REGNUM)
6060     offset -= cfun->machine->frame.args_size;
6061
6062   return offset;
6063 }
6064 \f
6065 /* Implement RETURN_ADDR_RTX.  Note, we do not support moving
6066    back to a previous frame.  */
6067 rtx
6068 mips_return_addr (int count, rtx frame ATTRIBUTE_UNUSED)
6069 {
6070   if (count != 0)
6071     return const0_rtx;
6072
6073   return get_hard_reg_initial_val (Pmode, GP_REG_FIRST + 31);
6074 }
6075 \f
6076 /* Use FN to save or restore register REGNO.  MODE is the register's
6077    mode and OFFSET is the offset of its save slot from the current
6078    stack pointer.  */
6079
6080 static void
6081 mips_save_restore_reg (enum machine_mode mode, int regno,
6082                        HOST_WIDE_INT offset, mips_save_restore_fn fn)
6083 {
6084   rtx mem;
6085
6086   mem = gen_rtx_MEM (mode, plus_constant (stack_pointer_rtx, offset));
6087
6088   fn (gen_rtx_REG (mode, regno), mem);
6089 }
6090
6091
6092 /* Call FN for each register that is saved by the current function.
6093    SP_OFFSET is the offset of the current stack pointer from the start
6094    of the frame.  */
6095
6096 static void
6097 mips_for_each_saved_reg (HOST_WIDE_INT sp_offset, mips_save_restore_fn fn)
6098 {
6099 #define BITSET_P(VALUE, BIT) (((VALUE) & (1L << (BIT))) != 0)
6100
6101   enum machine_mode fpr_mode;
6102   HOST_WIDE_INT offset;
6103   int regno;
6104
6105   /* Save registers starting from high to low.  The debuggers prefer at least
6106      the return register be stored at func+4, and also it allows us not to
6107      need a nop in the epilog if at least one register is reloaded in
6108      addition to return address.  */
6109   offset = cfun->machine->frame.gp_sp_offset - sp_offset;
6110   for (regno = GP_REG_LAST; regno >= GP_REG_FIRST; regno--)
6111     if (BITSET_P (cfun->machine->frame.mask, regno - GP_REG_FIRST))
6112       {
6113         mips_save_restore_reg (gpr_mode, regno, offset, fn);
6114         offset -= GET_MODE_SIZE (gpr_mode);
6115       }
6116
6117   /* This loop must iterate over the same space as its companion in
6118      compute_frame_size.  */
6119   offset = cfun->machine->frame.fp_sp_offset - sp_offset;
6120   fpr_mode = (TARGET_SINGLE_FLOAT ? SFmode : DFmode);
6121   for (regno = (FP_REG_LAST - FP_INC + 1);
6122        regno >= FP_REG_FIRST;
6123        regno -= FP_INC)
6124     if (BITSET_P (cfun->machine->frame.fmask, regno - FP_REG_FIRST))
6125       {
6126         mips_save_restore_reg (fpr_mode, regno, offset, fn);
6127         offset -= GET_MODE_SIZE (fpr_mode);
6128       }
6129 #undef BITSET_P
6130 }
6131 \f
6132 /* If we're generating n32 or n64 abicalls, and the current function
6133    does not use $28 as its global pointer, emit a cplocal directive.
6134    Use pic_offset_table_rtx as the argument to the directive.  */
6135
6136 static void
6137 mips_output_cplocal (void)
6138 {
6139   if (!TARGET_EXPLICIT_RELOCS
6140       && cfun->machine->global_pointer > 0
6141       && cfun->machine->global_pointer != GLOBAL_POINTER_REGNUM)
6142     output_asm_insn (".cplocal %+", 0);
6143 }
6144
6145 /* If we're generating n32 or n64 abicalls, emit instructions
6146    to set up the global pointer.  */
6147
6148 static void
6149 mips_emit_loadgp (void)
6150 {
6151   if (TARGET_ABICALLS && TARGET_NEWABI && cfun->machine->global_pointer > 0)
6152     {
6153       rtx addr, offset, incoming_address;
6154
6155       addr = XEXP (DECL_RTL (current_function_decl), 0);
6156       offset = mips_unspec_address (addr, SYMBOL_GOTOFF_LOADGP);
6157       incoming_address = gen_rtx_REG (Pmode, PIC_FUNCTION_ADDR_REGNUM);
6158       emit_insn (gen_loadgp (offset, incoming_address));
6159       if (!TARGET_EXPLICIT_RELOCS)
6160         emit_insn (gen_loadgp_blockage ());
6161     }
6162 }
6163
6164 /* Set up the stack and frame (if desired) for the function.  */
6165
6166 static void
6167 mips_output_function_prologue (FILE *file, HOST_WIDE_INT size ATTRIBUTE_UNUSED)
6168 {
6169   const char *fnname;
6170   HOST_WIDE_INT tsize = cfun->machine->frame.total_size;
6171
6172 #ifdef SDB_DEBUGGING_INFO
6173   if (debug_info_level != DINFO_LEVEL_TERSE && write_symbols == SDB_DEBUG)
6174     SDB_OUTPUT_SOURCE_LINE (file, DECL_SOURCE_LINE (current_function_decl));
6175 #endif
6176
6177   /* In mips16 mode, we may need to generate a 32 bit to handle
6178      floating point arguments.  The linker will arrange for any 32 bit
6179      functions to call this stub, which will then jump to the 16 bit
6180      function proper.  */
6181   if (TARGET_MIPS16 && !TARGET_SOFT_FLOAT
6182       && current_function_args_info.fp_code != 0)
6183     build_mips16_function_stub (file);
6184
6185   if (!FUNCTION_NAME_ALREADY_DECLARED)
6186     {
6187       /* Get the function name the same way that toplev.c does before calling
6188          assemble_start_function.  This is needed so that the name used here
6189          exactly matches the name used in ASM_DECLARE_FUNCTION_NAME.  */
6190       fnname = XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0);
6191
6192       if (!flag_inhibit_size_directive)
6193         {
6194           fputs ("\t.ent\t", file);
6195           assemble_name (file, fnname);
6196           fputs ("\n", file);
6197         }
6198
6199       assemble_name (file, fnname);
6200       fputs (":\n", file);
6201     }
6202
6203   /* Stop mips_file_end from treating this function as external.  */
6204   if (TARGET_IRIX && mips_abi == ABI_32)
6205     TREE_ASM_WRITTEN (DECL_NAME (cfun->decl)) = 1;
6206
6207   if (!flag_inhibit_size_directive)
6208     {
6209       /* .frame FRAMEREG, FRAMESIZE, RETREG */
6210       fprintf (file,
6211                "\t.frame\t%s," HOST_WIDE_INT_PRINT_DEC ",%s\t\t"
6212                "# vars= " HOST_WIDE_INT_PRINT_DEC ", regs= %d/%d"
6213                ", args= " HOST_WIDE_INT_PRINT_DEC
6214                ", gp= " HOST_WIDE_INT_PRINT_DEC "\n",
6215                (reg_names[(frame_pointer_needed)
6216                           ? HARD_FRAME_POINTER_REGNUM : STACK_POINTER_REGNUM]),
6217                ((frame_pointer_needed && TARGET_MIPS16)
6218                 ? tsize - cfun->machine->frame.args_size
6219                 : tsize),
6220                reg_names[GP_REG_FIRST + 31],
6221                cfun->machine->frame.var_size,
6222                cfun->machine->frame.num_gp,
6223                cfun->machine->frame.num_fp,
6224                cfun->machine->frame.args_size,
6225                cfun->machine->frame.cprestore_size);
6226
6227       /* .mask MASK, GPOFFSET; .fmask FPOFFSET */
6228       fprintf (file, "\t.mask\t0x%08x," HOST_WIDE_INT_PRINT_DEC "\n",
6229                cfun->machine->frame.mask,
6230                cfun->machine->frame.gp_save_offset);
6231       fprintf (file, "\t.fmask\t0x%08x," HOST_WIDE_INT_PRINT_DEC "\n",
6232                cfun->machine->frame.fmask,
6233                cfun->machine->frame.fp_save_offset);
6234
6235       /* Require:
6236          OLD_SP == *FRAMEREG + FRAMESIZE => can find old_sp from nominated FP reg.
6237          HIGHEST_GP_SAVED == *FRAMEREG + FRAMESIZE + GPOFFSET => can find saved regs.  */
6238     }
6239
6240   if (TARGET_ABICALLS && !TARGET_NEWABI && cfun->machine->global_pointer > 0)
6241     {
6242       /* Handle the initialization of $gp for SVR4 PIC.  */
6243       if (!cfun->machine->all_noreorder_p)
6244         output_asm_insn ("%(.cpload\t%^%)", 0);
6245       else
6246         output_asm_insn ("%(.cpload\t%^\n\t%<", 0);
6247     }
6248   else if (cfun->machine->all_noreorder_p)
6249     output_asm_insn ("%(%<", 0);
6250
6251   /* Tell the assembler which register we're using as the global
6252      pointer.  This is needed for thunks, since they can use either
6253      explicit relocs or assembler macros.  */
6254   mips_output_cplocal ();
6255 }
6256 \f
6257 /* Make the last instruction frame related and note that it performs
6258    the operation described by FRAME_PATTERN.  */
6259
6260 static void
6261 mips_set_frame_expr (rtx frame_pattern)
6262 {
6263   rtx insn;
6264
6265   insn = get_last_insn ();
6266   RTX_FRAME_RELATED_P (insn) = 1;
6267   REG_NOTES (insn) = alloc_EXPR_LIST (REG_FRAME_RELATED_EXPR,
6268                                       frame_pattern,
6269                                       REG_NOTES (insn));
6270 }
6271
6272
6273 /* Return a frame-related rtx that stores REG at MEM.
6274    REG must be a single register.  */
6275
6276 static rtx
6277 mips_frame_set (rtx mem, rtx reg)
6278 {
6279   rtx set = gen_rtx_SET (VOIDmode, mem, reg);
6280   RTX_FRAME_RELATED_P (set) = 1;
6281   return set;
6282 }
6283
6284
6285 /* Save register REG to MEM.  Make the instruction frame-related.  */
6286
6287 static void
6288 mips_save_reg (rtx reg, rtx mem)
6289 {
6290   if (GET_MODE (reg) == DFmode && !TARGET_FLOAT64)
6291     {
6292       rtx x1, x2;
6293
6294       if (mips_split_64bit_move_p (mem, reg))
6295         mips_split_64bit_move (mem, reg);
6296       else
6297         emit_move_insn (mem, reg);
6298
6299       x1 = mips_frame_set (mips_subword (mem, 0), mips_subword (reg, 0));
6300       x2 = mips_frame_set (mips_subword (mem, 1), mips_subword (reg, 1));
6301       mips_set_frame_expr (gen_rtx_PARALLEL (VOIDmode, gen_rtvec (2, x1, x2)));
6302     }
6303   else
6304     {
6305       if (TARGET_MIPS16
6306           && REGNO (reg) != GP_REG_FIRST + 31
6307           && !M16_REG_P (REGNO (reg)))
6308         {
6309           /* Save a non-mips16 register by moving it through a temporary.
6310              We don't need to do this for $31 since there's a special
6311              instruction for it.  */
6312           emit_move_insn (MIPS_PROLOGUE_TEMP (GET_MODE (reg)), reg);
6313           emit_move_insn (mem, MIPS_PROLOGUE_TEMP (GET_MODE (reg)));
6314         }
6315       else
6316         emit_move_insn (mem, reg);
6317
6318       mips_set_frame_expr (mips_frame_set (mem, reg));
6319     }
6320 }
6321
6322
6323 /* Expand the prologue into a bunch of separate insns.  */
6324
6325 void
6326 mips_expand_prologue (void)
6327 {
6328   HOST_WIDE_INT size;
6329
6330   if (cfun->machine->global_pointer > 0)
6331     REGNO (pic_offset_table_rtx) = cfun->machine->global_pointer;
6332
6333   size = compute_frame_size (get_frame_size ());
6334
6335   /* Save the registers.  Allocate up to MIPS_MAX_FIRST_STACK_STEP
6336      bytes beforehand; this is enough to cover the register save area
6337      without going out of range.  */
6338   if ((cfun->machine->frame.mask | cfun->machine->frame.fmask) != 0)
6339     {
6340       HOST_WIDE_INT step1;
6341
6342       step1 = MIN (size, MIPS_MAX_FIRST_STACK_STEP);
6343       RTX_FRAME_RELATED_P (emit_insn (gen_add3_insn (stack_pointer_rtx,
6344                                                      stack_pointer_rtx,
6345                                                      GEN_INT (-step1)))) = 1;
6346       size -= step1;
6347       mips_for_each_saved_reg (size, mips_save_reg);
6348     }
6349
6350   /* Allocate the rest of the frame.  */
6351   if (size > 0)
6352     {
6353       if (SMALL_OPERAND (-size))
6354         RTX_FRAME_RELATED_P (emit_insn (gen_add3_insn (stack_pointer_rtx,
6355                                                        stack_pointer_rtx,
6356                                                        GEN_INT (-size)))) = 1;
6357       else
6358         {
6359           emit_move_insn (MIPS_PROLOGUE_TEMP (Pmode), GEN_INT (size));
6360           if (TARGET_MIPS16)
6361             {
6362               /* There are no instructions to add or subtract registers
6363                  from the stack pointer, so use the frame pointer as a
6364                  temporary.  We should always be using a frame pointer
6365                  in this case anyway.  */
6366               gcc_assert (frame_pointer_needed);
6367               emit_move_insn (hard_frame_pointer_rtx, stack_pointer_rtx);
6368               emit_insn (gen_sub3_insn (hard_frame_pointer_rtx,
6369                                         hard_frame_pointer_rtx,
6370                                         MIPS_PROLOGUE_TEMP (Pmode)));
6371               emit_move_insn (stack_pointer_rtx, hard_frame_pointer_rtx);
6372             }
6373           else
6374             emit_insn (gen_sub3_insn (stack_pointer_rtx,
6375                                       stack_pointer_rtx,
6376                                       MIPS_PROLOGUE_TEMP (Pmode)));
6377
6378           /* Describe the combined effect of the previous instructions.  */
6379           mips_set_frame_expr
6380             (gen_rtx_SET (VOIDmode, stack_pointer_rtx,
6381                           plus_constant (stack_pointer_rtx, -size)));
6382         }
6383     }
6384
6385   /* Set up the frame pointer, if we're using one.  In mips16 code,
6386      we point the frame pointer ahead of the outgoing argument area.
6387      This should allow more variables & incoming arguments to be
6388      accessed with unextended instructions.  */
6389   if (frame_pointer_needed)
6390     {
6391       if (TARGET_MIPS16 && cfun->machine->frame.args_size != 0)
6392         {
6393           rtx offset = GEN_INT (cfun->machine->frame.args_size);
6394           RTX_FRAME_RELATED_P
6395             (emit_insn (gen_add3_insn (hard_frame_pointer_rtx,
6396                                        stack_pointer_rtx,
6397                                        offset))) = 1;
6398         }
6399       else
6400         RTX_FRAME_RELATED_P (emit_move_insn (hard_frame_pointer_rtx,
6401                                              stack_pointer_rtx)) = 1;
6402     }
6403
6404   /* If generating o32/o64 abicalls, save $gp on the stack.  */
6405   if (TARGET_ABICALLS && !TARGET_NEWABI && !current_function_is_leaf)
6406     emit_insn (gen_cprestore (GEN_INT (current_function_outgoing_args_size)));
6407
6408   mips_emit_loadgp ();
6409
6410   /* If we are profiling, make sure no instructions are scheduled before
6411      the call to mcount.  */
6412
6413   if (current_function_profile)
6414     emit_insn (gen_blockage ());
6415 }
6416 \f
6417 /* Do any necessary cleanup after a function to restore stack, frame,
6418    and regs.  */
6419
6420 #define RA_MASK BITMASK_HIGH    /* 1 << 31 */
6421
6422 static void
6423 mips_output_function_epilogue (FILE *file ATTRIBUTE_UNUSED,
6424                                HOST_WIDE_INT size ATTRIBUTE_UNUSED)
6425 {
6426   /* Reinstate the normal $gp.  */
6427   REGNO (pic_offset_table_rtx) = GLOBAL_POINTER_REGNUM;
6428   mips_output_cplocal ();
6429
6430   if (cfun->machine->all_noreorder_p)
6431     {
6432       /* Avoid using %>%) since it adds excess whitespace.  */
6433       output_asm_insn (".set\tmacro", 0);
6434       output_asm_insn (".set\treorder", 0);
6435       set_noreorder = set_nomacro = 0;
6436     }
6437
6438   if (!FUNCTION_NAME_ALREADY_DECLARED && !flag_inhibit_size_directive)
6439     {
6440       const char *fnname;
6441
6442       /* Get the function name the same way that toplev.c does before calling
6443          assemble_start_function.  This is needed so that the name used here
6444          exactly matches the name used in ASM_DECLARE_FUNCTION_NAME.  */
6445       fnname = XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0);
6446       fputs ("\t.end\t", file);
6447       assemble_name (file, fnname);
6448       fputs ("\n", file);
6449     }
6450 }
6451 \f
6452 /* Emit instructions to restore register REG from slot MEM.  */
6453
6454 static void
6455 mips_restore_reg (rtx reg, rtx mem)
6456 {
6457   /* There's no mips16 instruction to load $31 directly.  Load into
6458      $7 instead and adjust the return insn appropriately.  */
6459   if (TARGET_MIPS16 && REGNO (reg) == GP_REG_FIRST + 31)
6460     reg = gen_rtx_REG (GET_MODE (reg), 7);
6461
6462   if (TARGET_MIPS16 && !M16_REG_P (REGNO (reg)))
6463     {
6464       /* Can't restore directly; move through a temporary.  */
6465       emit_move_insn (MIPS_EPILOGUE_TEMP (GET_MODE (reg)), mem);
6466       emit_move_insn (reg, MIPS_EPILOGUE_TEMP (GET_MODE (reg)));
6467     }
6468   else
6469     emit_move_insn (reg, mem);
6470 }
6471
6472
6473 /* Expand the epilogue into a bunch of separate insns.  SIBCALL_P is true
6474    if this epilogue precedes a sibling call, false if it is for a normal
6475    "epilogue" pattern.  */
6476
6477 void
6478 mips_expand_epilogue (int sibcall_p)
6479 {
6480   HOST_WIDE_INT step1, step2;
6481   rtx base, target;
6482
6483   if (!sibcall_p && mips_can_use_return_insn ())
6484     {
6485       emit_jump_insn (gen_return ());
6486       return;
6487     }
6488
6489   /* Split the frame into two.  STEP1 is the amount of stack we should
6490      deallocate before restoring the registers.  STEP2 is the amount we
6491      should deallocate afterwards.
6492
6493      Start off by assuming that no registers need to be restored.  */
6494   step1 = cfun->machine->frame.total_size;
6495   step2 = 0;
6496
6497   /* Work out which register holds the frame address.  Account for the
6498      frame pointer offset used by mips16 code.  */
6499   if (!frame_pointer_needed)
6500     base = stack_pointer_rtx;
6501   else
6502     {
6503       base = hard_frame_pointer_rtx;
6504       if (TARGET_MIPS16)
6505         step1 -= cfun->machine->frame.args_size;
6506     }
6507
6508   /* If we need to restore registers, deallocate as much stack as
6509      possible in the second step without going out of range.  */
6510   if ((cfun->machine->frame.mask | cfun->machine->frame.fmask) != 0)
6511     {
6512       step2 = MIN (step1, MIPS_MAX_FIRST_STACK_STEP);
6513       step1 -= step2;
6514     }
6515
6516   /* Set TARGET to BASE + STEP1.  */
6517   target = base;
6518   if (step1 > 0)
6519     {
6520       rtx adjust;
6521
6522       /* Get an rtx for STEP1 that we can add to BASE.  */
6523       adjust = GEN_INT (step1);
6524       if (!SMALL_OPERAND (step1))
6525         {
6526           emit_move_insn (MIPS_EPILOGUE_TEMP (Pmode), adjust);
6527           adjust = MIPS_EPILOGUE_TEMP (Pmode);
6528         }
6529
6530       /* Normal mode code can copy the result straight into $sp.  */
6531       if (!TARGET_MIPS16)
6532         target = stack_pointer_rtx;
6533
6534       emit_insn (gen_add3_insn (target, base, adjust));
6535     }
6536
6537   /* Copy TARGET into the stack pointer.  */
6538   if (target != stack_pointer_rtx)
6539     emit_move_insn (stack_pointer_rtx, target);
6540
6541   /* If we're using addressing macros for n32/n64 abicalls, $gp is
6542      implicitly used by all SYMBOL_REFs.  We must emit a blockage
6543      insn before restoring it.  */
6544   if (TARGET_ABICALLS && TARGET_NEWABI && !TARGET_EXPLICIT_RELOCS)
6545     emit_insn (gen_blockage ());
6546
6547   /* Restore the registers.  */
6548   mips_for_each_saved_reg (cfun->machine->frame.total_size - step2,
6549                            mips_restore_reg);
6550
6551   /* Deallocate the final bit of the frame.  */
6552   if (step2 > 0)
6553     emit_insn (gen_add3_insn (stack_pointer_rtx,
6554                               stack_pointer_rtx,
6555                               GEN_INT (step2)));
6556
6557   /* Add in the __builtin_eh_return stack adjustment.  We need to
6558      use a temporary in mips16 code.  */
6559   if (current_function_calls_eh_return)
6560     {
6561       if (TARGET_MIPS16)
6562         {
6563           emit_move_insn (MIPS_EPILOGUE_TEMP (Pmode), stack_pointer_rtx);
6564           emit_insn (gen_add3_insn (MIPS_EPILOGUE_TEMP (Pmode),
6565                                     MIPS_EPILOGUE_TEMP (Pmode),
6566                                     EH_RETURN_STACKADJ_RTX));
6567           emit_move_insn (stack_pointer_rtx, MIPS_EPILOGUE_TEMP (Pmode));
6568         }
6569       else
6570         emit_insn (gen_add3_insn (stack_pointer_rtx,
6571                                   stack_pointer_rtx,
6572                                   EH_RETURN_STACKADJ_RTX));
6573     }
6574
6575   if (!sibcall_p)
6576     {
6577       /* The mips16 loads the return address into $7, not $31.  */
6578       if (TARGET_MIPS16 && (cfun->machine->frame.mask & RA_MASK) != 0)
6579         emit_jump_insn (gen_return_internal (gen_rtx_REG (Pmode,
6580                                                           GP_REG_FIRST + 7)));
6581       else
6582         emit_jump_insn (gen_return_internal (gen_rtx_REG (Pmode,
6583                                                           GP_REG_FIRST + 31)));
6584     }
6585 }
6586 \f
6587 /* Return nonzero if this function is known to have a null epilogue.
6588    This allows the optimizer to omit jumps to jumps if no stack
6589    was created.  */
6590
6591 int
6592 mips_can_use_return_insn (void)
6593 {
6594   tree return_type;
6595
6596   if (! reload_completed)
6597     return 0;
6598
6599   if (regs_ever_live[31] || current_function_profile)
6600     return 0;
6601
6602   return_type = DECL_RESULT (current_function_decl);
6603
6604   /* In mips16 mode, a function which returns a floating point value
6605      needs to arrange to copy the return value into the floating point
6606      registers.  */
6607   if (TARGET_MIPS16
6608       && mips16_hard_float
6609       && ! aggregate_value_p (return_type, current_function_decl)
6610       && GET_MODE_CLASS (DECL_MODE (return_type)) == MODE_FLOAT
6611       && GET_MODE_SIZE (DECL_MODE (return_type)) <= UNITS_PER_FPVALUE)
6612     return 0;
6613
6614   if (cfun->machine->frame.initialized)
6615     return cfun->machine->frame.total_size == 0;
6616
6617   return compute_frame_size (get_frame_size ()) == 0;
6618 }
6619 \f
6620 /* Implement TARGET_ASM_OUTPUT_MI_THUNK.  Generate rtl rather than asm text
6621    in order to avoid duplicating too much logic from elsewhere.  */
6622
6623 static void
6624 mips_output_mi_thunk (FILE *file, tree thunk_fndecl ATTRIBUTE_UNUSED,
6625                       HOST_WIDE_INT delta, HOST_WIDE_INT vcall_offset,
6626                       tree function)
6627 {
6628   rtx this, temp1, temp2, insn, fnaddr;
6629
6630   /* Pretend to be a post-reload pass while generating rtl.  */
6631   no_new_pseudos = 1;
6632   reload_completed = 1;
6633   reset_block_changes ();
6634
6635   /* Pick a global pointer for -mabicalls.  Use $15 rather than $28
6636      for TARGET_NEWABI since the latter is a call-saved register.  */
6637   if (TARGET_ABICALLS)
6638     cfun->machine->global_pointer
6639       = REGNO (pic_offset_table_rtx)
6640       = TARGET_NEWABI ? 15 : GLOBAL_POINTER_REGNUM;
6641
6642   /* Set up the global pointer for n32 or n64 abicalls.  */
6643   mips_emit_loadgp ();
6644
6645   /* We need two temporary registers in some cases.  */
6646   temp1 = gen_rtx_REG (Pmode, 2);
6647   temp2 = gen_rtx_REG (Pmode, 3);
6648
6649   /* Find out which register contains the "this" pointer.  */
6650   if (aggregate_value_p (TREE_TYPE (TREE_TYPE (function)), function))
6651     this = gen_rtx_REG (Pmode, GP_ARG_FIRST + 1);
6652   else
6653     this = gen_rtx_REG (Pmode, GP_ARG_FIRST);
6654
6655   /* Add DELTA to THIS.  */
6656   if (delta != 0)
6657     {
6658       rtx offset = GEN_INT (delta);
6659       if (!SMALL_OPERAND (delta))
6660         {
6661           emit_move_insn (temp1, offset);
6662           offset = temp1;
6663         }
6664       emit_insn (gen_add3_insn (this, this, offset));
6665     }
6666
6667   /* If needed, add *(*THIS + VCALL_OFFSET) to THIS.  */
6668   if (vcall_offset != 0)
6669     {
6670       rtx addr;
6671
6672       /* Set TEMP1 to *THIS.  */
6673       emit_move_insn (temp1, gen_rtx_MEM (Pmode, this));
6674
6675       /* Set ADDR to a legitimate address for *THIS + VCALL_OFFSET.  */
6676       addr = mips_add_offset (temp2, temp1, vcall_offset);
6677
6678       /* Load the offset and add it to THIS.  */
6679       emit_move_insn (temp1, gen_rtx_MEM (Pmode, addr));
6680       emit_insn (gen_add3_insn (this, this, temp1));
6681     }
6682
6683   /* Jump to the target function.  Use a sibcall if direct jumps are
6684      allowed, otherwise load the address into a register first.  */
6685   fnaddr = XEXP (DECL_RTL (function), 0);
6686   if (TARGET_MIPS16 || TARGET_ABICALLS || TARGET_LONG_CALLS)
6687     {
6688       /* This is messy.  gas treats "la $25,foo" as part of a call
6689          sequence and may allow a global "foo" to be lazily bound.
6690          The general move patterns therefore reject this combination.
6691
6692          In this context, lazy binding would actually be OK for o32 and o64,
6693          but it's still wrong for n32 and n64; see mips_load_call_address.
6694          We must therefore load the address via a temporary register if
6695          mips_dangerous_for_la25_p.
6696
6697          If we jump to the temporary register rather than $25, the assembler
6698          can use the move insn to fill the jump's delay slot.  */
6699       if (TARGET_ABICALLS && !mips_dangerous_for_la25_p (fnaddr))
6700         temp1 = gen_rtx_REG (Pmode, PIC_FUNCTION_ADDR_REGNUM);
6701       mips_load_call_address (temp1, fnaddr, true);
6702
6703       if (TARGET_ABICALLS && REGNO (temp1) != PIC_FUNCTION_ADDR_REGNUM)
6704         emit_move_insn (gen_rtx_REG (Pmode, PIC_FUNCTION_ADDR_REGNUM), temp1);
6705       emit_jump_insn (gen_indirect_jump (temp1));
6706     }
6707   else
6708     {
6709       insn = emit_call_insn (gen_sibcall_internal (fnaddr, const0_rtx));
6710       SIBLING_CALL_P (insn) = 1;
6711     }
6712
6713   /* Run just enough of rest_of_compilation.  This sequence was
6714      "borrowed" from alpha.c.  */
6715   insn = get_insns ();
6716   insn_locators_initialize ();
6717   split_all_insns_noflow ();
6718   if (TARGET_MIPS16)
6719     mips16_lay_out_constants ();
6720   shorten_branches (insn);
6721   final_start_function (insn, file, 1);
6722   final (insn, file, 1, 0);
6723   final_end_function ();
6724
6725   /* Clean up the vars set above.  Note that final_end_function resets
6726      the global pointer for us.  */
6727   reload_completed = 0;
6728   no_new_pseudos = 0;
6729 }
6730 \f
6731 /* Returns nonzero if X contains a SYMBOL_REF.  */
6732
6733 static int
6734 symbolic_expression_p (rtx x)
6735 {
6736   if (GET_CODE (x) == SYMBOL_REF)
6737     return 1;
6738
6739   if (GET_CODE (x) == CONST)
6740     return symbolic_expression_p (XEXP (x, 0));
6741
6742   if (UNARY_P (x))
6743     return symbolic_expression_p (XEXP (x, 0));
6744
6745   if (ARITHMETIC_P (x))
6746     return (symbolic_expression_p (XEXP (x, 0))
6747             || symbolic_expression_p (XEXP (x, 1)));
6748
6749   return 0;
6750 }
6751
6752 /* Choose the section to use for the constant rtx expression X that has
6753    mode MODE.  */
6754
6755 static void
6756 mips_select_rtx_section (enum machine_mode mode, rtx x,
6757                          unsigned HOST_WIDE_INT align)
6758 {
6759   if (TARGET_MIPS16)
6760     {
6761       /* In mips16 mode, the constant table always goes in the same section
6762          as the function, so that constants can be loaded using PC relative
6763          addressing.  */
6764       function_section (current_function_decl);
6765     }
6766   else if (TARGET_EMBEDDED_DATA)
6767     {
6768       /* For embedded applications, always put constants in read-only data,
6769          in order to reduce RAM usage.  */
6770       mergeable_constant_section (mode, align, 0);
6771     }
6772   else
6773     {
6774       /* For hosted applications, always put constants in small data if
6775          possible, as this gives the best performance.  */
6776       /* ??? Consider using mergeable small data sections.  */
6777
6778       if (GET_MODE_SIZE (mode) <= (unsigned) mips_section_threshold
6779           && mips_section_threshold > 0)
6780         named_section (0, ".sdata", 0);
6781       else if (flag_pic && symbolic_expression_p (x))
6782         named_section (0, ".data.rel.ro", 3);
6783       else
6784         mergeable_constant_section (mode, align, 0);
6785     }
6786 }
6787
6788 /* Implement TARGET_ASM_FUNCTION_RODATA_SECTION.
6789
6790    The complication here is that, with the combination TARGET_ABICALLS
6791    && !TARGET_GPWORD, jump tables will use absolute addresses, and should
6792    therefore not be included in the read-only part of a DSO.  Handle such
6793    cases by selecting a normal data section instead of a read-only one.
6794    The logic apes that in default_function_rodata_section.  */
6795
6796 static void
6797 mips_function_rodata_section (tree decl)
6798 {
6799   if (!TARGET_ABICALLS || TARGET_GPWORD)
6800     default_function_rodata_section (decl);
6801   else if (decl && DECL_SECTION_NAME (decl))
6802     {
6803       const char *name = TREE_STRING_POINTER (DECL_SECTION_NAME (decl));
6804       if (DECL_ONE_ONLY (decl) && strncmp (name, ".gnu.linkonce.t.", 16) == 0)
6805         {
6806           char *rname = ASTRDUP (name);
6807           rname[14] = 'd';
6808           named_section_real (rname, SECTION_LINKONCE | SECTION_WRITE, decl);
6809         }
6810       else if (flag_function_sections && flag_data_sections
6811                && strncmp (name, ".text.", 6) == 0)
6812         {
6813           char *rname = ASTRDUP (name);
6814           memcpy (rname + 1, "data", 4);
6815           named_section_flags (rname, SECTION_WRITE);
6816         }
6817       else
6818         data_section ();
6819     }
6820   else
6821     data_section ();
6822 }
6823
6824 /* Implement TARGET_IN_SMALL_DATA_P.  Return true if it would be safe to
6825    access DECL using %gp_rel(...)($gp).  */
6826
6827 static bool
6828 mips_in_small_data_p (tree decl)
6829 {
6830   HOST_WIDE_INT size;
6831
6832   if (TREE_CODE (decl) == STRING_CST || TREE_CODE (decl) == FUNCTION_DECL)
6833     return false;
6834
6835   /* We don't yet generate small-data references for -mabicalls.  See related
6836      -G handling in override_options.  */
6837   if (TARGET_ABICALLS)
6838     return false;
6839
6840   if (TREE_CODE (decl) == VAR_DECL && DECL_SECTION_NAME (decl) != 0)
6841     {
6842       const char *name;
6843
6844       /* Reject anything that isn't in a known small-data section.  */
6845       name = TREE_STRING_POINTER (DECL_SECTION_NAME (decl));
6846       if (strcmp (name, ".sdata") != 0 && strcmp (name, ".sbss") != 0)
6847         return false;
6848
6849       /* If a symbol is defined externally, the assembler will use the
6850          usual -G rules when deciding how to implement macros.  */
6851       if (TARGET_EXPLICIT_RELOCS || !DECL_EXTERNAL (decl))
6852         return true;
6853     }
6854   else if (TARGET_EMBEDDED_DATA)
6855     {
6856       /* Don't put constants into the small data section: we want them
6857          to be in ROM rather than RAM.  */
6858       if (TREE_CODE (decl) != VAR_DECL)
6859         return false;
6860
6861       if (TREE_READONLY (decl)
6862           && !TREE_SIDE_EFFECTS (decl)
6863           && (!DECL_INITIAL (decl) || TREE_CONSTANT (DECL_INITIAL (decl))))
6864         return false;
6865     }
6866
6867   size = int_size_in_bytes (TREE_TYPE (decl));
6868   return (size > 0 && size <= mips_section_threshold);
6869 }
6870 \f
6871 /* See whether VALTYPE is a record whose fields should be returned in
6872    floating-point registers.  If so, return the number of fields and
6873    list them in FIELDS (which should have two elements).  Return 0
6874    otherwise.
6875
6876    For n32 & n64, a structure with one or two fields is returned in
6877    floating-point registers as long as every field has a floating-point
6878    type.  */
6879
6880 static int
6881 mips_fpr_return_fields (tree valtype, tree *fields)
6882 {
6883   tree field;
6884   int i;
6885
6886   if (!TARGET_NEWABI)
6887     return 0;
6888
6889   if (TREE_CODE (valtype) != RECORD_TYPE)
6890     return 0;
6891
6892   i = 0;
6893   for (field = TYPE_FIELDS (valtype); field != 0; field = TREE_CHAIN (field))
6894     {
6895       if (TREE_CODE (field) != FIELD_DECL)
6896         continue;
6897
6898       if (TREE_CODE (TREE_TYPE (field)) != REAL_TYPE)
6899         return 0;
6900
6901       if (i == 2)
6902         return 0;
6903
6904       fields[i++] = field;
6905     }
6906   return i;
6907 }
6908
6909
6910 /* Implement TARGET_RETURN_IN_MSB.  For n32 & n64, we should return
6911    a value in the most significant part of $2/$3 if:
6912
6913       - the target is big-endian;
6914
6915       - the value has a structure or union type (we generalize this to
6916         cover aggregates from other languages too); and
6917
6918       - the structure is not returned in floating-point registers.  */
6919
6920 static bool
6921 mips_return_in_msb (tree valtype)
6922 {
6923   tree fields[2];
6924
6925   return (TARGET_NEWABI
6926           && TARGET_BIG_ENDIAN
6927           && AGGREGATE_TYPE_P (valtype)
6928           && mips_fpr_return_fields (valtype, fields) == 0);
6929 }
6930
6931
6932 /* Return a composite value in a pair of floating-point registers.
6933    MODE1 and OFFSET1 are the mode and byte offset for the first value,
6934    likewise MODE2 and OFFSET2 for the second.  MODE is the mode of the
6935    complete value.
6936
6937    For n32 & n64, $f0 always holds the first value and $f2 the second.
6938    Otherwise the values are packed together as closely as possible.  */
6939
6940 static rtx
6941 mips_return_fpr_pair (enum machine_mode mode,
6942                       enum machine_mode mode1, HOST_WIDE_INT offset1,
6943                       enum machine_mode mode2, HOST_WIDE_INT offset2)
6944 {
6945   int inc;
6946
6947   inc = (TARGET_NEWABI ? 2 : FP_INC);
6948   return gen_rtx_PARALLEL
6949     (mode,
6950      gen_rtvec (2,
6951                 gen_rtx_EXPR_LIST (VOIDmode,
6952                                    gen_rtx_REG (mode1, FP_RETURN),
6953                                    GEN_INT (offset1)),
6954                 gen_rtx_EXPR_LIST (VOIDmode,
6955                                    gen_rtx_REG (mode2, FP_RETURN + inc),
6956                                    GEN_INT (offset2))));
6957
6958 }
6959
6960
6961 /* Implement FUNCTION_VALUE and LIBCALL_VALUE.  For normal calls,
6962    VALTYPE is the return type and MODE is VOIDmode.  For libcalls,
6963    VALTYPE is null and MODE is the mode of the return value.  */
6964
6965 rtx
6966 mips_function_value (tree valtype, tree func ATTRIBUTE_UNUSED,
6967                      enum machine_mode mode)
6968 {
6969   if (valtype)
6970     {
6971       tree fields[2];
6972       int unsignedp;
6973
6974       mode = TYPE_MODE (valtype);
6975       unsignedp = TYPE_UNSIGNED (valtype);
6976
6977       /* Since we define TARGET_PROMOTE_FUNCTION_RETURN that returns
6978          true, we must promote the mode just as PROMOTE_MODE does.  */
6979       mode = promote_mode (valtype, mode, &unsignedp, 1);
6980
6981       /* Handle structures whose fields are returned in $f0/$f2.  */
6982       switch (mips_fpr_return_fields (valtype, fields))
6983         {
6984         case 1:
6985           return gen_rtx_REG (mode, FP_RETURN);
6986
6987         case 2:
6988           return mips_return_fpr_pair (mode,
6989                                        TYPE_MODE (TREE_TYPE (fields[0])),
6990                                        int_byte_position (fields[0]),
6991                                        TYPE_MODE (TREE_TYPE (fields[1])),
6992                                        int_byte_position (fields[1]));
6993         }
6994
6995       /* If a value is passed in the most significant part of a register, see
6996          whether we have to round the mode up to a whole number of words.  */
6997       if (mips_return_in_msb (valtype))
6998         {
6999           HOST_WIDE_INT size = int_size_in_bytes (valtype);
7000           if (size % UNITS_PER_WORD != 0)
7001             {
7002               size += UNITS_PER_WORD - size % UNITS_PER_WORD;
7003               mode = mode_for_size (size * BITS_PER_UNIT, MODE_INT, 0);
7004             }
7005         }
7006
7007       /* For EABI, the class of return register depends entirely on MODE.
7008          For example, "struct { some_type x; }" and "union { some_type x; }"
7009          are returned in the same way as a bare "some_type" would be.
7010          Other ABIs only use FPRs for scalar, complex or vector types.  */
7011       if (mips_abi != ABI_EABI && !FLOAT_TYPE_P (valtype))
7012         return gen_rtx_REG (mode, GP_RETURN);
7013     }
7014
7015   if ((GET_MODE_CLASS (mode) == MODE_FLOAT
7016        || GET_MODE_CLASS (mode) == MODE_VECTOR_FLOAT)
7017       && GET_MODE_SIZE (mode) <= UNITS_PER_HWFPVALUE)
7018     return gen_rtx_REG (mode, FP_RETURN);
7019
7020   /* Handle long doubles for n32 & n64.  */
7021   if (mode == TFmode)
7022     return mips_return_fpr_pair (mode,
7023                                  DImode, 0,
7024                                  DImode, GET_MODE_SIZE (mode) / 2);
7025
7026   if (GET_MODE_CLASS (mode) == MODE_COMPLEX_FLOAT
7027       && GET_MODE_SIZE (mode) <= UNITS_PER_HWFPVALUE * 2)
7028     return mips_return_fpr_pair (mode,
7029                                  GET_MODE_INNER (mode), 0,
7030                                  GET_MODE_INNER (mode),
7031                                  GET_MODE_SIZE (mode) / 2);
7032
7033   return gen_rtx_REG (mode, GP_RETURN);
7034 }
7035
7036 /* Return nonzero when an argument must be passed by reference.  */
7037
7038 static bool
7039 mips_pass_by_reference (CUMULATIVE_ARGS *cum ATTRIBUTE_UNUSED,
7040                         enum machine_mode mode, tree type,
7041                         bool named ATTRIBUTE_UNUSED)
7042 {
7043   if (mips_abi == ABI_EABI)
7044     {
7045       int size;
7046
7047       /* ??? How should SCmode be handled?  */
7048       if (type == NULL_TREE || mode == DImode || mode == DFmode)
7049         return 0;
7050
7051       size = int_size_in_bytes (type);
7052       return size == -1 || size > UNITS_PER_WORD;
7053     }
7054   else
7055     {
7056       /* If we have a variable-sized parameter, we have no choice.  */
7057       return targetm.calls.must_pass_in_stack (mode, type);
7058     }
7059 }
7060
7061 static bool
7062 mips_callee_copies (CUMULATIVE_ARGS *cum ATTRIBUTE_UNUSED,
7063                     enum machine_mode mode ATTRIBUTE_UNUSED,
7064                     tree type ATTRIBUTE_UNUSED, bool named)
7065 {
7066   return mips_abi == ABI_EABI && named;
7067 }
7068
7069 /* Return true if registers of class CLASS cannot change from mode FROM
7070    to mode TO.  */
7071
7072 bool
7073 mips_cannot_change_mode_class (enum machine_mode from,
7074                                enum machine_mode to, enum reg_class class)
7075 {
7076   if (MIN (GET_MODE_SIZE (from), GET_MODE_SIZE (to)) <= UNITS_PER_WORD
7077       && MAX (GET_MODE_SIZE (from), GET_MODE_SIZE (to)) > UNITS_PER_WORD)
7078     {
7079       if (TARGET_BIG_ENDIAN)
7080         {
7081           /* When a multi-word value is stored in paired floating-point
7082              registers, the first register always holds the low word.
7083              We therefore can't allow FPRs to change between single-word
7084              and multi-word modes.  */
7085           if (FP_INC > 1 && reg_classes_intersect_p (FP_REGS, class))
7086             return true;
7087         }
7088       else
7089         {
7090           /* LO_REGNO == HI_REGNO + 1, so if a multi-word value is stored
7091              in LO and HI, the high word always comes first.  We therefore
7092              can't allow values stored in HI to change between single-word
7093              and multi-word modes.  */
7094           if (reg_classes_intersect_p (HI_REG, class))
7095             return true;
7096         }
7097     }
7098   /* Loading a 32-bit value into a 64-bit floating-point register
7099      will not sign-extend the value, despite what LOAD_EXTEND_OP says.
7100      We can't allow 64-bit float registers to change from SImode to
7101      to a wider mode.  */
7102   if (TARGET_FLOAT64
7103       && from == SImode
7104       && GET_MODE_SIZE (to) >= UNITS_PER_WORD
7105       && reg_classes_intersect_p (FP_REGS, class))
7106     return true;
7107   return false;
7108 }
7109
7110 /* Return true if X should not be moved directly into register $25.
7111    We need this because many versions of GAS will treat "la $25,foo" as
7112    part of a call sequence and so allow a global "foo" to be lazily bound.  */
7113
7114 bool
7115 mips_dangerous_for_la25_p (rtx x)
7116 {
7117   HOST_WIDE_INT offset;
7118
7119   if (TARGET_EXPLICIT_RELOCS)
7120     return false;
7121
7122   mips_split_const (x, &x, &offset);
7123   return global_got_operand (x, VOIDmode);
7124 }
7125
7126 /* Implement PREFERRED_RELOAD_CLASS.  */
7127
7128 enum reg_class
7129 mips_preferred_reload_class (rtx x, enum reg_class class)
7130 {
7131   if (mips_dangerous_for_la25_p (x) && reg_class_subset_p (LEA_REGS, class))
7132     return LEA_REGS;
7133
7134   if (TARGET_HARD_FLOAT
7135       && FLOAT_MODE_P (GET_MODE (x))
7136       && reg_class_subset_p (FP_REGS, class))
7137     return FP_REGS;
7138
7139   if (reg_class_subset_p (GR_REGS, class))
7140     class = GR_REGS;
7141
7142   if (TARGET_MIPS16 && reg_class_subset_p (M16_REGS, class))
7143     class = M16_REGS;
7144
7145   return class;
7146 }
7147
7148 /* This function returns the register class required for a secondary
7149    register when copying between one of the registers in CLASS, and X,
7150    using MODE.  If IN_P is nonzero, the copy is going from X to the
7151    register, otherwise the register is the source.  A return value of
7152    NO_REGS means that no secondary register is required.  */
7153
7154 enum reg_class
7155 mips_secondary_reload_class (enum reg_class class,
7156                              enum machine_mode mode, rtx x, int in_p)
7157 {
7158   enum reg_class gr_regs = TARGET_MIPS16 ? M16_REGS : GR_REGS;
7159   int regno = -1;
7160   int gp_reg_p;
7161
7162   if (REG_P (x)|| GET_CODE (x) == SUBREG)
7163     regno = true_regnum (x);
7164
7165   gp_reg_p = TARGET_MIPS16 ? M16_REG_P (regno) : GP_REG_P (regno);
7166
7167   if (mips_dangerous_for_la25_p (x))
7168     {
7169       gr_regs = LEA_REGS;
7170       if (TEST_HARD_REG_BIT (reg_class_contents[(int) class], 25))
7171         return gr_regs;
7172     }
7173
7174   /* Copying from HI or LO to anywhere other than a general register
7175      requires a general register.  */
7176   if (class == HI_REG || class == LO_REG || class == MD_REGS)
7177     {
7178       if (TARGET_MIPS16 && in_p)
7179         {
7180           /* We can't really copy to HI or LO at all in mips16 mode.  */
7181           return M16_REGS;
7182         }
7183       return gp_reg_p ? NO_REGS : gr_regs;
7184     }
7185   if (MD_REG_P (regno))
7186     {
7187       if (TARGET_MIPS16 && ! in_p)
7188         {
7189           /* We can't really copy to HI or LO at all in mips16 mode.  */
7190           return M16_REGS;
7191         }
7192       return class == gr_regs ? NO_REGS : gr_regs;
7193     }
7194
7195   /* We can only copy a value to a condition code register from a
7196      floating point register, and even then we require a scratch
7197      floating point register.  We can only copy a value out of a
7198      condition code register into a general register.  */
7199   if (class == ST_REGS)
7200     {
7201       if (in_p)
7202         return FP_REGS;
7203       return gp_reg_p ? NO_REGS : gr_regs;
7204     }
7205   if (ST_REG_P (regno))
7206     {
7207       if (! in_p)
7208         return FP_REGS;
7209       return class == gr_regs ? NO_REGS : gr_regs;
7210     }
7211
7212   if (class == FP_REGS)
7213     {
7214       if (MEM_P (x))
7215         {
7216           /* In this case we can use lwc1, swc1, ldc1 or sdc1.  */
7217           return NO_REGS;
7218         }
7219       else if (CONSTANT_P (x) && GET_MODE_CLASS (mode) == MODE_FLOAT)
7220         {
7221           /* We can use the l.s and l.d macros to load floating-point
7222              constants.  ??? For l.s, we could probably get better
7223              code by returning GR_REGS here.  */
7224           return NO_REGS;
7225         }
7226       else if (gp_reg_p || x == CONST0_RTX (mode))
7227         {
7228           /* In this case we can use mtc1, mfc1, dmtc1 or dmfc1.  */
7229           return NO_REGS;
7230         }
7231       else if (FP_REG_P (regno))
7232         {
7233           /* In this case we can use mov.s or mov.d.  */
7234           return NO_REGS;
7235         }
7236       else
7237         {
7238           /* Otherwise, we need to reload through an integer register.  */
7239           return gr_regs;
7240         }
7241     }
7242
7243   /* In mips16 mode, going between memory and anything but M16_REGS
7244      requires an M16_REG.  */
7245   if (TARGET_MIPS16)
7246     {
7247       if (class != M16_REGS && class != M16_NA_REGS)
7248         {
7249           if (gp_reg_p)
7250             return NO_REGS;
7251           return M16_REGS;
7252         }
7253       if (! gp_reg_p)
7254         {
7255           if (class == M16_REGS || class == M16_NA_REGS)
7256             return NO_REGS;
7257           return M16_REGS;
7258         }
7259     }
7260
7261   return NO_REGS;
7262 }
7263
7264 /* Implement CLASS_MAX_NREGS.
7265
7266    Usually all registers are word-sized.  The only supported exception
7267    is -mgp64 -msingle-float, which has 64-bit words but 32-bit float
7268    registers.  A word-based calculation is correct even in that case,
7269    since -msingle-float disallows multi-FPR values.
7270
7271    The FP status registers are an exception to this rule.  They are always
7272    4 bytes wide as they only hold condition code modes, and CCmode is always
7273    considered to be 4 bytes wide.  */
7274
7275 int
7276 mips_class_max_nregs (enum reg_class class ATTRIBUTE_UNUSED,
7277                       enum machine_mode mode)
7278 {
7279   if (class == ST_REGS)
7280     return (GET_MODE_SIZE (mode) + 3) / 4;
7281   else
7282     return (GET_MODE_SIZE (mode) + UNITS_PER_WORD - 1) / UNITS_PER_WORD;
7283 }
7284
7285 static bool
7286 mips_valid_pointer_mode (enum machine_mode mode)
7287 {
7288   return (mode == SImode || (TARGET_64BIT && mode == DImode));
7289 }
7290
7291 /* Define this so that we can deal with a testcase like:
7292
7293    char foo __attribute__ ((mode (SI)));
7294
7295    then compiled with -mabi=64 and -mint64. We have no
7296    32-bit type at that point and so the default case
7297    always fails.  */
7298
7299 static bool
7300 mips_scalar_mode_supported_p (enum machine_mode mode)
7301 {
7302   switch (mode)
7303     {
7304     case QImode:
7305     case HImode:
7306     case SImode:
7307     case DImode:
7308       return true;
7309
7310       /* Handled via optabs.c.  */
7311     case TImode:
7312       return TARGET_64BIT;
7313
7314     case SFmode:
7315     case DFmode:
7316       return true;
7317
7318       /* LONG_DOUBLE_TYPE_SIZE is 128 for TARGET_NEWABI only.  */
7319     case TFmode:
7320       return TARGET_NEWABI;
7321
7322     default:
7323       return false;
7324     }
7325 }
7326
7327
7328 /* Target hook for vector_mode_supported_p.  */
7329 static bool
7330 mips_vector_mode_supported_p (enum machine_mode mode)
7331 {
7332   if (mode == V2SFmode && TARGET_PAIRED_SINGLE_FLOAT)
7333     return true;
7334   else
7335     return false;
7336 }
7337 \f
7338 /* If we can access small data directly (using gp-relative relocation
7339    operators) return the small data pointer, otherwise return null.
7340
7341    For each mips16 function which refers to GP relative symbols, we
7342    use a pseudo register, initialized at the start of the function, to
7343    hold the $gp value.  */
7344
7345 static rtx
7346 mips16_gp_pseudo_reg (void)
7347 {
7348   if (cfun->machine->mips16_gp_pseudo_rtx == NULL_RTX)
7349     {
7350       rtx unspec;
7351       rtx insn, scan;
7352
7353       cfun->machine->mips16_gp_pseudo_rtx = gen_reg_rtx (Pmode);
7354
7355       /* We want to initialize this to a value which gcc will believe
7356          is constant.  */
7357       start_sequence ();
7358       unspec = gen_rtx_UNSPEC (VOIDmode, gen_rtvec (1, const0_rtx), UNSPEC_GP);
7359       emit_move_insn (cfun->machine->mips16_gp_pseudo_rtx,
7360                       gen_rtx_CONST (Pmode, unspec));
7361       insn = get_insns ();
7362       end_sequence ();
7363
7364       push_topmost_sequence ();
7365       /* We need to emit the initialization after the FUNCTION_BEG
7366          note, so that it will be integrated.  */
7367       for (scan = get_insns (); scan != NULL_RTX; scan = NEXT_INSN (scan))
7368         if (NOTE_P (scan)
7369             && NOTE_LINE_NUMBER (scan) == NOTE_INSN_FUNCTION_BEG)
7370           break;
7371       if (scan == NULL_RTX)
7372         scan = get_insns ();
7373       insn = emit_insn_after (insn, scan);
7374       pop_topmost_sequence ();
7375     }
7376
7377   return cfun->machine->mips16_gp_pseudo_rtx;
7378 }
7379
7380 /* Write out code to move floating point arguments in or out of
7381    general registers.  Output the instructions to FILE.  FP_CODE is
7382    the code describing which arguments are present (see the comment at
7383    the definition of CUMULATIVE_ARGS in mips.h).  FROM_FP_P is nonzero if
7384    we are copying from the floating point registers.  */
7385
7386 static void
7387 mips16_fp_args (FILE *file, int fp_code, int from_fp_p)
7388 {
7389   const char *s;
7390   int gparg, fparg;
7391   unsigned int f;
7392
7393   /* This code only works for the original 32 bit ABI and the O64 ABI.  */
7394   gcc_assert (TARGET_OLDABI);
7395
7396   if (from_fp_p)
7397     s = "mfc1";
7398   else
7399     s = "mtc1";
7400   gparg = GP_ARG_FIRST;
7401   fparg = FP_ARG_FIRST;
7402   for (f = (unsigned int) fp_code; f != 0; f >>= 2)
7403     {
7404       if ((f & 3) == 1)
7405         {
7406           if ((fparg & 1) != 0)
7407             ++fparg;
7408           fprintf (file, "\t%s\t%s,%s\n", s,
7409                    reg_names[gparg], reg_names[fparg]);
7410         }
7411       else if ((f & 3) == 2)
7412         {
7413           if (TARGET_64BIT)
7414             fprintf (file, "\td%s\t%s,%s\n", s,
7415                      reg_names[gparg], reg_names[fparg]);
7416           else
7417             {
7418               if ((fparg & 1) != 0)
7419                 ++fparg;
7420               if (TARGET_BIG_ENDIAN)
7421                 fprintf (file, "\t%s\t%s,%s\n\t%s\t%s,%s\n", s,
7422                          reg_names[gparg], reg_names[fparg + 1], s,
7423                          reg_names[gparg + 1], reg_names[fparg]);
7424               else
7425                 fprintf (file, "\t%s\t%s,%s\n\t%s\t%s,%s\n", s,
7426                          reg_names[gparg], reg_names[fparg], s,
7427                          reg_names[gparg + 1], reg_names[fparg + 1]);
7428               ++gparg;
7429               ++fparg;
7430             }
7431         }
7432       else
7433         gcc_unreachable ();
7434
7435       ++gparg;
7436       ++fparg;
7437     }
7438 }
7439
7440 /* Build a mips16 function stub.  This is used for functions which
7441    take arguments in the floating point registers.  It is 32 bit code
7442    that moves the floating point args into the general registers, and
7443    then jumps to the 16 bit code.  */
7444
7445 static void
7446 build_mips16_function_stub (FILE *file)
7447 {
7448   const char *fnname;
7449   char *secname, *stubname;
7450   tree stubid, stubdecl;
7451   int need_comma;
7452   unsigned int f;
7453
7454   fnname = XSTR (XEXP (DECL_RTL (current_function_decl), 0), 0);
7455   secname = (char *) alloca (strlen (fnname) + 20);
7456   sprintf (secname, ".mips16.fn.%s", fnname);
7457   stubname = (char *) alloca (strlen (fnname) + 20);
7458   sprintf (stubname, "__fn_stub_%s", fnname);
7459   stubid = get_identifier (stubname);
7460   stubdecl = build_decl (FUNCTION_DECL, stubid,
7461                          build_function_type (void_type_node, NULL_TREE));
7462   DECL_SECTION_NAME (stubdecl) = build_string (strlen (secname), secname);
7463
7464   fprintf (file, "\t# Stub function for %s (", current_function_name ());
7465   need_comma = 0;
7466   for (f = (unsigned int) current_function_args_info.fp_code; f != 0; f >>= 2)
7467     {
7468       fprintf (file, "%s%s",
7469                need_comma ? ", " : "",
7470                (f & 3) == 1 ? "float" : "double");
7471       need_comma = 1;
7472     }
7473   fprintf (file, ")\n");
7474
7475   fprintf (file, "\t.set\tnomips16\n");
7476   function_section (stubdecl);
7477   ASM_OUTPUT_ALIGN (file, floor_log2 (FUNCTION_BOUNDARY / BITS_PER_UNIT));
7478
7479   /* ??? If FUNCTION_NAME_ALREADY_DECLARED is defined, then we are
7480      within a .ent, and we cannot emit another .ent.  */
7481   if (!FUNCTION_NAME_ALREADY_DECLARED)
7482     {
7483       fputs ("\t.ent\t", file);
7484       assemble_name (file, stubname);
7485       fputs ("\n", file);
7486     }
7487
7488   assemble_name (file, stubname);
7489   fputs (":\n", file);
7490
7491   /* We don't want the assembler to insert any nops here.  */
7492   fprintf (file, "\t.set\tnoreorder\n");
7493
7494   mips16_fp_args (file, current_function_args_info.fp_code, 1);
7495
7496   fprintf (asm_out_file, "\t.set\tnoat\n");
7497   fprintf (asm_out_file, "\tla\t%s,", reg_names[GP_REG_FIRST + 1]);
7498   assemble_name (file, fnname);
7499   fprintf (file, "\n");
7500   fprintf (asm_out_file, "\tjr\t%s\n", reg_names[GP_REG_FIRST + 1]);
7501   fprintf (asm_out_file, "\t.set\tat\n");
7502
7503   /* Unfortunately, we can't fill the jump delay slot.  We can't fill
7504      with one of the mfc1 instructions, because the result is not
7505      available for one instruction, so if the very first instruction
7506      in the function refers to the register, it will see the wrong
7507      value.  */
7508   fprintf (file, "\tnop\n");
7509
7510   fprintf (file, "\t.set\treorder\n");
7511
7512   if (!FUNCTION_NAME_ALREADY_DECLARED)
7513     {
7514       fputs ("\t.end\t", file);
7515       assemble_name (file, stubname);
7516       fputs ("\n", file);
7517     }
7518
7519   fprintf (file, "\t.set\tmips16\n");
7520
7521   function_section (current_function_decl);
7522 }
7523
7524 /* We keep a list of functions for which we have already built stubs
7525    in build_mips16_call_stub.  */
7526
7527 struct mips16_stub
7528 {
7529   struct mips16_stub *next;
7530   char *name;
7531   int fpret;
7532 };
7533
7534 static struct mips16_stub *mips16_stubs;
7535
7536 /* Build a call stub for a mips16 call.  A stub is needed if we are
7537    passing any floating point values which should go into the floating
7538    point registers.  If we are, and the call turns out to be to a 32
7539    bit function, the stub will be used to move the values into the
7540    floating point registers before calling the 32 bit function.  The
7541    linker will magically adjust the function call to either the 16 bit
7542    function or the 32 bit stub, depending upon where the function call
7543    is actually defined.
7544
7545    Similarly, we need a stub if the return value might come back in a
7546    floating point register.
7547
7548    RETVAL is the location of the return value, or null if this is
7549    a call rather than a call_value.  FN is the address of the
7550    function and ARG_SIZE is the size of the arguments.  FP_CODE
7551    is the code built by function_arg.  This function returns a nonzero
7552    value if it builds the call instruction itself.  */
7553
7554 int
7555 build_mips16_call_stub (rtx retval, rtx fn, rtx arg_size, int fp_code)
7556 {
7557   int fpret;
7558   const char *fnname;
7559   char *secname, *stubname;
7560   struct mips16_stub *l;
7561   tree stubid, stubdecl;
7562   int need_comma;
7563   unsigned int f;
7564
7565   /* We don't need to do anything if we aren't in mips16 mode, or if
7566      we were invoked with the -msoft-float option.  */
7567   if (! TARGET_MIPS16 || ! mips16_hard_float)
7568     return 0;
7569
7570   /* Figure out whether the value might come back in a floating point
7571      register.  */
7572   fpret = (retval != 0
7573            && GET_MODE_CLASS (GET_MODE (retval)) == MODE_FLOAT
7574            && GET_MODE_SIZE (GET_MODE (retval)) <= UNITS_PER_FPVALUE);
7575
7576   /* We don't need to do anything if there were no floating point
7577      arguments and the value will not be returned in a floating point
7578      register.  */
7579   if (fp_code == 0 && ! fpret)
7580     return 0;
7581
7582   /* We don't need to do anything if this is a call to a special
7583      mips16 support function.  */
7584   if (GET_CODE (fn) == SYMBOL_REF
7585       && strncmp (XSTR (fn, 0), "__mips16_", 9) == 0)
7586     return 0;
7587
7588   /* This code will only work for o32 and o64 abis.  The other ABI's
7589      require more sophisticated support.  */
7590   gcc_assert (TARGET_OLDABI);
7591
7592   /* We can only handle SFmode and DFmode floating point return
7593      values.  */
7594   if (fpret)
7595     gcc_assert (GET_MODE (retval) == SFmode || GET_MODE (retval) == DFmode);
7596
7597   /* If we're calling via a function pointer, then we must always call
7598      via a stub.  There are magic stubs provided in libgcc.a for each
7599      of the required cases.  Each of them expects the function address
7600      to arrive in register $2.  */
7601
7602   if (GET_CODE (fn) != SYMBOL_REF)
7603     {
7604       char buf[30];
7605       tree id;
7606       rtx stub_fn, insn;
7607
7608       /* ??? If this code is modified to support other ABI's, we need
7609          to handle PARALLEL return values here.  */
7610
7611       sprintf (buf, "__mips16_call_stub_%s%d",
7612                (fpret
7613                 ? (GET_MODE (retval) == SFmode ? "sf_" : "df_")
7614                 : ""),
7615                fp_code);
7616       id = get_identifier (buf);
7617       stub_fn = gen_rtx_SYMBOL_REF (Pmode, IDENTIFIER_POINTER (id));
7618
7619       emit_move_insn (gen_rtx_REG (Pmode, 2), fn);
7620
7621       if (retval == NULL_RTX)
7622         insn = gen_call_internal (stub_fn, arg_size);
7623       else
7624         insn = gen_call_value_internal (retval, stub_fn, arg_size);
7625       insn = emit_call_insn (insn);
7626
7627       /* Put the register usage information on the CALL.  */
7628       CALL_INSN_FUNCTION_USAGE (insn) =
7629         gen_rtx_EXPR_LIST (VOIDmode,
7630                            gen_rtx_USE (VOIDmode, gen_rtx_REG (Pmode, 2)),
7631                            CALL_INSN_FUNCTION_USAGE (insn));
7632
7633       /* If we are handling a floating point return value, we need to
7634          save $18 in the function prologue.  Putting a note on the
7635          call will mean that regs_ever_live[$18] will be true if the
7636          call is not eliminated, and we can check that in the prologue
7637          code.  */
7638       if (fpret)
7639         CALL_INSN_FUNCTION_USAGE (insn) =
7640           gen_rtx_EXPR_LIST (VOIDmode,
7641                              gen_rtx_USE (VOIDmode,
7642                                           gen_rtx_REG (word_mode, 18)),
7643                              CALL_INSN_FUNCTION_USAGE (insn));
7644
7645       /* Return 1 to tell the caller that we've generated the call
7646          insn.  */
7647       return 1;
7648     }
7649
7650   /* We know the function we are going to call.  If we have already
7651      built a stub, we don't need to do anything further.  */
7652
7653   fnname = XSTR (fn, 0);
7654   for (l = mips16_stubs; l != NULL; l = l->next)
7655     if (strcmp (l->name, fnname) == 0)
7656       break;
7657
7658   if (l == NULL)
7659     {
7660       /* Build a special purpose stub.  When the linker sees a
7661          function call in mips16 code, it will check where the target
7662          is defined.  If the target is a 32 bit call, the linker will
7663          search for the section defined here.  It can tell which
7664          symbol this section is associated with by looking at the
7665          relocation information (the name is unreliable, since this
7666          might be a static function).  If such a section is found, the
7667          linker will redirect the call to the start of the magic
7668          section.
7669
7670          If the function does not return a floating point value, the
7671          special stub section is named
7672              .mips16.call.FNNAME
7673
7674          If the function does return a floating point value, the stub
7675          section is named
7676              .mips16.call.fp.FNNAME
7677          */
7678
7679       secname = (char *) alloca (strlen (fnname) + 40);
7680       sprintf (secname, ".mips16.call.%s%s",
7681                fpret ? "fp." : "",
7682                fnname);
7683       stubname = (char *) alloca (strlen (fnname) + 20);
7684       sprintf (stubname, "__call_stub_%s%s",
7685                fpret ? "fp_" : "",
7686                fnname);
7687       stubid = get_identifier (stubname);
7688       stubdecl = build_decl (FUNCTION_DECL, stubid,
7689                              build_function_type (void_type_node, NULL_TREE));
7690       DECL_SECTION_NAME (stubdecl) = build_string (strlen (secname), secname);
7691
7692       fprintf (asm_out_file, "\t# Stub function to call %s%s (",
7693                (fpret
7694                 ? (GET_MODE (retval) == SFmode ? "float " : "double ")
7695                 : ""),
7696                fnname);
7697       need_comma = 0;
7698       for (f = (unsigned int) fp_code; f != 0; f >>= 2)
7699         {
7700           fprintf (asm_out_file, "%s%s",
7701                    need_comma ? ", " : "",
7702                    (f & 3) == 1 ? "float" : "double");
7703           need_comma = 1;
7704         }
7705       fprintf (asm_out_file, ")\n");
7706
7707       fprintf (asm_out_file, "\t.set\tnomips16\n");
7708       assemble_start_function (stubdecl, stubname);
7709
7710       if (!FUNCTION_NAME_ALREADY_DECLARED)
7711         {
7712           fputs ("\t.ent\t", asm_out_file);
7713           assemble_name (asm_out_file, stubname);
7714           fputs ("\n", asm_out_file);
7715
7716           assemble_name (asm_out_file, stubname);
7717           fputs (":\n", asm_out_file);
7718         }
7719
7720       /* We build the stub code by hand.  That's the only way we can
7721          do it, since we can't generate 32 bit code during a 16 bit
7722          compilation.  */
7723
7724       /* We don't want the assembler to insert any nops here.  */
7725       fprintf (asm_out_file, "\t.set\tnoreorder\n");
7726
7727       mips16_fp_args (asm_out_file, fp_code, 0);
7728
7729       if (! fpret)
7730         {
7731           fprintf (asm_out_file, "\t.set\tnoat\n");
7732           fprintf (asm_out_file, "\tla\t%s,%s\n", reg_names[GP_REG_FIRST + 1],
7733                    fnname);
7734           fprintf (asm_out_file, "\tjr\t%s\n", reg_names[GP_REG_FIRST + 1]);
7735           fprintf (asm_out_file, "\t.set\tat\n");
7736           /* Unfortunately, we can't fill the jump delay slot.  We
7737              can't fill with one of the mtc1 instructions, because the
7738              result is not available for one instruction, so if the
7739              very first instruction in the function refers to the
7740              register, it will see the wrong value.  */
7741           fprintf (asm_out_file, "\tnop\n");
7742         }
7743       else
7744         {
7745           fprintf (asm_out_file, "\tmove\t%s,%s\n",
7746                    reg_names[GP_REG_FIRST + 18], reg_names[GP_REG_FIRST + 31]);
7747           fprintf (asm_out_file, "\tjal\t%s\n", fnname);
7748           /* As above, we can't fill the delay slot.  */
7749           fprintf (asm_out_file, "\tnop\n");
7750           if (GET_MODE (retval) == SFmode)
7751             fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
7752                      reg_names[GP_REG_FIRST + 2], reg_names[FP_REG_FIRST + 0]);
7753           else
7754             {
7755               if (TARGET_BIG_ENDIAN)
7756                 {
7757                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
7758                            reg_names[GP_REG_FIRST + 2],
7759                            reg_names[FP_REG_FIRST + 1]);
7760                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
7761                            reg_names[GP_REG_FIRST + 3],
7762                            reg_names[FP_REG_FIRST + 0]);
7763                 }
7764               else
7765                 {
7766                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
7767                            reg_names[GP_REG_FIRST + 2],
7768                            reg_names[FP_REG_FIRST + 0]);
7769                   fprintf (asm_out_file, "\tmfc1\t%s,%s\n",
7770                            reg_names[GP_REG_FIRST + 3],
7771                            reg_names[FP_REG_FIRST + 1]);
7772                 }
7773             }
7774           fprintf (asm_out_file, "\tj\t%s\n", reg_names[GP_REG_FIRST + 18]);
7775           /* As above, we can't fill the delay slot.  */
7776           fprintf (asm_out_file, "\tnop\n");
7777         }
7778
7779       fprintf (asm_out_file, "\t.set\treorder\n");
7780
7781 #ifdef ASM_DECLARE_FUNCTION_SIZE
7782       ASM_DECLARE_FUNCTION_SIZE (asm_out_file, stubname, stubdecl);
7783 #endif
7784
7785       if (!FUNCTION_NAME_ALREADY_DECLARED)
7786         {
7787           fputs ("\t.end\t", asm_out_file);
7788           assemble_name (asm_out_file, stubname);
7789           fputs ("\n", asm_out_file);
7790         }
7791
7792       fprintf (asm_out_file, "\t.set\tmips16\n");
7793
7794       /* Record this stub.  */
7795       l = (struct mips16_stub *) xmalloc (sizeof *l);
7796       l->name = xstrdup (fnname);
7797       l->fpret = fpret;
7798       l->next = mips16_stubs;
7799       mips16_stubs = l;
7800     }
7801
7802   /* If we expect a floating point return value, but we've built a
7803      stub which does not expect one, then we're in trouble.  We can't
7804      use the existing stub, because it won't handle the floating point
7805      value.  We can't build a new stub, because the linker won't know
7806      which stub to use for the various calls in this object file.
7807      Fortunately, this case is illegal, since it means that a function
7808      was declared in two different ways in a single compilation.  */
7809   if (fpret && ! l->fpret)
7810     error ("cannot handle inconsistent calls to %qs", fnname);
7811
7812   /* If we are calling a stub which handles a floating point return
7813      value, we need to arrange to save $18 in the prologue.  We do
7814      this by marking the function call as using the register.  The
7815      prologue will later see that it is used, and emit code to save
7816      it.  */
7817
7818   if (l->fpret)
7819     {
7820       rtx insn;
7821
7822       if (retval == NULL_RTX)
7823         insn = gen_call_internal (fn, arg_size);
7824       else
7825         insn = gen_call_value_internal (retval, fn, arg_size);
7826       insn = emit_call_insn (insn);
7827
7828       CALL_INSN_FUNCTION_USAGE (insn) =
7829         gen_rtx_EXPR_LIST (VOIDmode,
7830                            gen_rtx_USE (VOIDmode, gen_rtx_REG (word_mode, 18)),
7831                            CALL_INSN_FUNCTION_USAGE (insn));
7832
7833       /* Return 1 to tell the caller that we've generated the call
7834          insn.  */
7835       return 1;
7836     }
7837
7838   /* Return 0 to let the caller generate the call insn.  */
7839   return 0;
7840 }
7841
7842 /* An entry in the mips16 constant pool.  VALUE is the pool constant,
7843    MODE is its mode, and LABEL is the CODE_LABEL associated with it.  */
7844
7845 struct mips16_constant {
7846   struct mips16_constant *next;
7847   rtx value;
7848   rtx label;
7849   enum machine_mode mode;
7850 };
7851
7852 /* Information about an incomplete mips16 constant pool.  FIRST is the
7853    first constant, HIGHEST_ADDRESS is the highest address that the first
7854    byte of the pool can have, and INSN_ADDRESS is the current instruction
7855    address.  */
7856
7857 struct mips16_constant_pool {
7858   struct mips16_constant *first;
7859   int highest_address;
7860   int insn_address;
7861 };
7862
7863 /* Add constant VALUE to POOL and return its label.  MODE is the
7864    value's mode (used for CONST_INTs, etc.).  */
7865
7866 static rtx
7867 add_constant (struct mips16_constant_pool *pool,
7868               rtx value, enum machine_mode mode)
7869 {
7870   struct mips16_constant **p, *c;
7871   bool first_of_size_p;
7872
7873   /* See whether the constant is already in the pool.  If so, return the
7874      existing label, otherwise leave P pointing to the place where the
7875      constant should be added.
7876
7877      Keep the pool sorted in increasing order of mode size so that we can
7878      reduce the number of alignments needed.  */
7879   first_of_size_p = true;
7880   for (p = &pool->first; *p != 0; p = &(*p)->next)
7881     {
7882       if (mode == (*p)->mode && rtx_equal_p (value, (*p)->value))
7883         return (*p)->label;
7884       if (GET_MODE_SIZE (mode) < GET_MODE_SIZE ((*p)->mode))
7885         break;
7886       if (GET_MODE_SIZE (mode) == GET_MODE_SIZE ((*p)->mode))
7887         first_of_size_p = false;
7888     }
7889
7890   /* In the worst case, the constant needed by the earliest instruction
7891      will end up at the end of the pool.  The entire pool must then be
7892      accessible from that instruction.
7893
7894      When adding the first constant, set the pool's highest address to
7895      the address of the first out-of-range byte.  Adjust this address
7896      downwards each time a new constant is added.  */
7897   if (pool->first == 0)
7898     /* For pc-relative lw, addiu and daddiu instructions, the base PC value
7899        is the address of the instruction with the lowest two bits clear.
7900        The base PC value for ld has the lowest three bits clear.  Assume
7901        the worst case here.  */
7902     pool->highest_address = pool->insn_address - (UNITS_PER_WORD - 2) + 0x8000;
7903   pool->highest_address -= GET_MODE_SIZE (mode);
7904   if (first_of_size_p)
7905     /* Take into account the worst possible padding due to alignment.  */
7906     pool->highest_address -= GET_MODE_SIZE (mode) - 1;
7907
7908   /* Create a new entry.  */
7909   c = (struct mips16_constant *) xmalloc (sizeof *c);
7910   c->value = value;
7911   c->mode = mode;
7912   c->label = gen_label_rtx ();
7913   c->next = *p;
7914   *p = c;
7915
7916   return c->label;
7917 }
7918
7919 /* Output constant VALUE after instruction INSN and return the last
7920    instruction emitted.  MODE is the mode of the constant.  */
7921
7922 static rtx
7923 dump_constants_1 (enum machine_mode mode, rtx value, rtx insn)
7924 {
7925   switch (GET_MODE_CLASS (mode))
7926     {
7927     case MODE_INT:
7928       {
7929         rtx size = GEN_INT (GET_MODE_SIZE (mode));
7930         return emit_insn_after (gen_consttable_int (value, size), insn);
7931       }
7932
7933     case MODE_FLOAT:
7934       return emit_insn_after (gen_consttable_float (value), insn);
7935
7936     case MODE_VECTOR_FLOAT:
7937     case MODE_VECTOR_INT:
7938       {
7939         int i;
7940         for (i = 0; i < CONST_VECTOR_NUNITS (value); i++)
7941           insn = dump_constants_1 (GET_MODE_INNER (mode),
7942                                    CONST_VECTOR_ELT (value, i), insn);
7943         return insn;
7944       }
7945
7946     default:
7947       gcc_unreachable ();
7948     }
7949 }
7950
7951
7952 /* Dump out the constants in CONSTANTS after INSN.  */
7953
7954 static void
7955 dump_constants (struct mips16_constant *constants, rtx insn)
7956 {
7957   struct mips16_constant *c, *next;
7958   int align;
7959
7960   align = 0;
7961   for (c = constants; c != NULL; c = next)
7962     {
7963       /* If necessary, increase the alignment of PC.  */
7964       if (align < GET_MODE_SIZE (c->mode))
7965         {
7966           int align_log = floor_log2 (GET_MODE_SIZE (c->mode));
7967           insn = emit_insn_after (gen_align (GEN_INT (align_log)), insn);
7968         }
7969       align = GET_MODE_SIZE (c->mode);
7970
7971       insn = emit_label_after (c->label, insn);
7972       insn = dump_constants_1 (c->mode, c->value, insn);
7973
7974       next = c->next;
7975       free (c);
7976     }
7977
7978   emit_barrier_after (insn);
7979 }
7980
7981 /* Return the length of instruction INSN.
7982
7983    ??? MIPS16 switch tables go in .text, but we don't define
7984    JUMP_TABLES_IN_TEXT_SECTION, so get_attr_length will not
7985    compute their lengths correctly.  */
7986
7987 static int
7988 mips16_insn_length (rtx insn)
7989 {
7990   if (JUMP_P (insn))
7991     {
7992       rtx body = PATTERN (insn);
7993       if (GET_CODE (body) == ADDR_VEC)
7994         return GET_MODE_SIZE (GET_MODE (body)) * XVECLEN (body, 0);
7995       if (GET_CODE (body) == ADDR_DIFF_VEC)
7996         return GET_MODE_SIZE (GET_MODE (body)) * XVECLEN (body, 1);
7997     }
7998   return get_attr_length (insn);
7999 }
8000
8001 /* Rewrite *X so that constant pool references refer to the constant's
8002    label instead.  DATA points to the constant pool structure.  */
8003
8004 static int
8005 mips16_rewrite_pool_refs (rtx *x, void *data)
8006 {
8007   struct mips16_constant_pool *pool = data;
8008   if (GET_CODE (*x) == SYMBOL_REF && CONSTANT_POOL_ADDRESS_P (*x))
8009     *x = gen_rtx_LABEL_REF (Pmode, add_constant (pool,
8010                                                  get_pool_constant (*x),
8011                                                  get_pool_mode (*x)));
8012   return 0;
8013 }
8014
8015 /* Build MIPS16 constant pools.  */
8016
8017 static void
8018 mips16_lay_out_constants (void)
8019 {
8020   struct mips16_constant_pool pool;
8021   rtx insn, barrier;
8022
8023   barrier = 0;
8024   memset (&pool, 0, sizeof (pool));
8025   for (insn = get_insns (); insn; insn = NEXT_INSN (insn))
8026     {
8027       /* Rewrite constant pool references in INSN.  */
8028       if (INSN_P (insn))
8029         for_each_rtx (&PATTERN (insn), mips16_rewrite_pool_refs, &pool);
8030
8031       pool.insn_address += mips16_insn_length (insn);
8032
8033       if (pool.first != NULL)
8034         {
8035           /* If there are no natural barriers between the first user of
8036              the pool and the highest acceptable address, we'll need to
8037              create a new instruction to jump around the constant pool.
8038              In the worst case, this instruction will be 4 bytes long.
8039
8040              If it's too late to do this transformation after INSN,
8041              do it immediately before INSN.  */
8042           if (barrier == 0 && pool.insn_address + 4 > pool.highest_address)
8043             {
8044               rtx label, jump;
8045
8046               label = gen_label_rtx ();
8047
8048               jump = emit_jump_insn_before (gen_jump (label), insn);
8049               JUMP_LABEL (jump) = label;
8050               LABEL_NUSES (label) = 1;
8051               barrier = emit_barrier_after (jump);
8052
8053               emit_label_after (label, barrier);
8054               pool.insn_address += 4;
8055             }
8056
8057           /* See whether the constant pool is now out of range of the first
8058              user.  If so, output the constants after the previous barrier.
8059              Note that any instructions between BARRIER and INSN (inclusive)
8060              will use negative offsets to refer to the pool.  */
8061           if (pool.insn_address > pool.highest_address)
8062             {
8063               dump_constants (pool.first, barrier);
8064               pool.first = NULL;
8065               barrier = 0;
8066             }
8067           else if (BARRIER_P (insn))
8068             barrier = insn;
8069         }
8070     }
8071   dump_constants (pool.first, get_last_insn ());
8072 }
8073 \f
8074 /* A temporary variable used by for_each_rtx callbacks, etc.  */
8075 static rtx mips_sim_insn;
8076
8077 /* A structure representing the state of the processor pipeline.
8078    Used by the mips_sim_* family of functions.  */
8079 struct mips_sim {
8080   /* The maximum number of instructions that can be issued in a cycle.
8081      (Caches mips_issue_rate.)  */
8082   unsigned int issue_rate;
8083
8084   /* The current simulation time.  */
8085   unsigned int time;
8086
8087   /* How many more instructions can be issued in the current cycle.  */
8088   unsigned int insns_left;
8089
8090   /* LAST_SET[X].INSN is the last instruction to set register X.
8091      LAST_SET[X].TIME is the time at which that instruction was issued.
8092      INSN is null if no instruction has yet set register X.  */
8093   struct {
8094     rtx insn;
8095     unsigned int time;
8096   } last_set[FIRST_PSEUDO_REGISTER];
8097
8098   /* The pipeline's current DFA state.  */
8099   state_t dfa_state;
8100 };
8101
8102 /* Reset STATE to the initial simulation state.  */
8103
8104 static void
8105 mips_sim_reset (struct mips_sim *state)
8106 {
8107   state->time = 0;
8108   state->insns_left = state->issue_rate;
8109   memset (&state->last_set, 0, sizeof (state->last_set));
8110   state_reset (state->dfa_state);
8111 }
8112
8113 /* Initialize STATE before its first use.  DFA_STATE points to an
8114    allocated but uninitialized DFA state.  */
8115
8116 static void
8117 mips_sim_init (struct mips_sim *state, state_t dfa_state)
8118 {
8119   state->issue_rate = mips_issue_rate ();
8120   state->dfa_state = dfa_state;
8121   mips_sim_reset (state);
8122 }
8123
8124 /* Advance STATE by one clock cycle.  */
8125
8126 static void
8127 mips_sim_next_cycle (struct mips_sim *state)
8128 {
8129   state->time++;
8130   state->insns_left = state->issue_rate;
8131   state_transition (state->dfa_state, 0);
8132 }
8133
8134 /* Advance simulation state STATE until instruction INSN can read
8135    register REG.  */
8136
8137 static void
8138 mips_sim_wait_reg (struct mips_sim *state, rtx insn, rtx reg)
8139 {
8140   unsigned int i;
8141
8142   for (i = 0; i < HARD_REGNO_NREGS (REGNO (reg), GET_MODE (reg)); i++)
8143     if (state->last_set[REGNO (reg) + i].insn != 0)
8144       {
8145         unsigned int t;
8146
8147         t = state->last_set[REGNO (reg) + i].time;
8148         t += insn_latency (state->last_set[REGNO (reg) + i].insn, insn);
8149         while (state->time < t)
8150           mips_sim_next_cycle (state);
8151     }
8152 }
8153
8154 /* A for_each_rtx callback.  If *X is a register, advance simulation state
8155    DATA until mips_sim_insn can read the register's value.  */
8156
8157 static int
8158 mips_sim_wait_regs_2 (rtx *x, void *data)
8159 {
8160   if (REG_P (*x))
8161     mips_sim_wait_reg (data, mips_sim_insn, *x);
8162   return 0;
8163 }
8164
8165 /* Call mips_sim_wait_regs_2 (R, DATA) for each register R mentioned in *X.  */
8166
8167 static void
8168 mips_sim_wait_regs_1 (rtx *x, void *data)
8169 {
8170   for_each_rtx (x, mips_sim_wait_regs_2, data);
8171 }
8172
8173 /* Advance simulation state STATE until all of INSN's register
8174    dependencies are satisfied.  */
8175
8176 static void
8177 mips_sim_wait_regs (struct mips_sim *state, rtx insn)
8178 {
8179   mips_sim_insn = insn;
8180   note_uses (&PATTERN (insn), mips_sim_wait_regs_1, state);
8181 }
8182
8183 /* Advance simulation state STATE until the units required by
8184    instruction INSN are available.  */
8185
8186 static void
8187 mips_sim_wait_units (struct mips_sim *state, rtx insn)
8188 {
8189   state_t tmp_state;
8190
8191   tmp_state = alloca (state_size ());
8192   while (state->insns_left == 0
8193          || (memcpy (tmp_state, state->dfa_state, state_size ()),
8194              state_transition (tmp_state, insn) >= 0))
8195     mips_sim_next_cycle (state);
8196 }
8197
8198 /* Advance simulation state STATE until INSN is ready to issue.  */
8199
8200 static void
8201 mips_sim_wait_insn (struct mips_sim *state, rtx insn)
8202 {
8203   mips_sim_wait_regs (state, insn);
8204   mips_sim_wait_units (state, insn);
8205 }
8206
8207 /* mips_sim_insn has just set X.  Update the LAST_SET array
8208    in simulation state DATA.  */
8209
8210 static void
8211 mips_sim_record_set (rtx x, rtx pat ATTRIBUTE_UNUSED, void *data)
8212 {
8213   struct mips_sim *state;
8214   unsigned int i;
8215
8216   state = data;
8217   if (REG_P (x))
8218     for (i = 0; i < HARD_REGNO_NREGS (REGNO (x), GET_MODE (x)); i++)
8219       {
8220         state->last_set[REGNO (x) + i].insn = mips_sim_insn;
8221         state->last_set[REGNO (x) + i].time = state->time;
8222       }
8223 }
8224
8225 /* Issue instruction INSN in scheduler state STATE.  Assume that INSN
8226    can issue immediately (i.e., that mips_sim_wait_insn has already
8227    been called).  */
8228
8229 static void
8230 mips_sim_issue_insn (struct mips_sim *state, rtx insn)
8231 {
8232   state_transition (state->dfa_state, insn);
8233   state->insns_left--;
8234
8235   mips_sim_insn = insn;
8236   note_stores (PATTERN (insn), mips_sim_record_set, state);
8237 }
8238
8239 /* Simulate issuing a NOP in state STATE.  */
8240
8241 static void
8242 mips_sim_issue_nop (struct mips_sim *state)
8243 {
8244   if (state->insns_left == 0)
8245     mips_sim_next_cycle (state);
8246   state->insns_left--;
8247 }
8248
8249 /* Update simulation state STATE so that it's ready to accept the instruction
8250    after INSN.  INSN should be part of the main rtl chain, not a member of a
8251    SEQUENCE.  */
8252
8253 static void
8254 mips_sim_finish_insn (struct mips_sim *state, rtx insn)
8255 {
8256   /* If INSN is a jump with an implicit delay slot, simulate a nop.  */
8257   if (JUMP_P (insn))
8258     mips_sim_issue_nop (state);
8259
8260   switch (GET_CODE (SEQ_BEGIN (insn)))
8261     {
8262     case CODE_LABEL:
8263     case CALL_INSN:
8264       /* We can't predict the processor state after a call or label.  */
8265       mips_sim_reset (state);
8266       break;
8267
8268     case JUMP_INSN:
8269       /* The delay slots of branch likely instructions are only executed
8270          when the branch is taken.  Therefore, if the caller has simulated
8271          the delay slot instruction, STATE does not really reflect the state
8272          of the pipeline for the instruction after the delay slot.  Also,
8273          branch likely instructions tend to incur a penalty when not taken,
8274          so there will probably be an extra delay between the branch and
8275          the instruction after the delay slot.  */
8276       if (INSN_ANNULLED_BRANCH_P (SEQ_BEGIN (insn)))
8277         mips_sim_reset (state);
8278       break;
8279
8280     default:
8281       break;
8282     }
8283 }
8284 \f
8285 /* The VR4130 pipeline issues aligned pairs of instructions together,
8286    but it stalls the second instruction if it depends on the first.
8287    In order to cut down the amount of logic required, this dependence
8288    check is not based on a full instruction decode.  Instead, any non-SPECIAL
8289    instruction is assumed to modify the register specified by bits 20-16
8290    (which is usually the "rt" field).
8291
8292    In beq, beql, bne and bnel instructions, the rt field is actually an
8293    input, so we can end up with a false dependence between the branch
8294    and its delay slot.  If this situation occurs in instruction INSN,
8295    try to avoid it by swapping rs and rt.  */
8296
8297 static void
8298 vr4130_avoid_branch_rt_conflict (rtx insn)
8299 {
8300   rtx first, second;
8301
8302   first = SEQ_BEGIN (insn);
8303   second = SEQ_END (insn);
8304   if (JUMP_P (first)
8305       && NONJUMP_INSN_P (second)
8306       && GET_CODE (PATTERN (first)) == SET
8307       && GET_CODE (SET_DEST (PATTERN (first))) == PC
8308       && GET_CODE (SET_SRC (PATTERN (first))) == IF_THEN_ELSE)
8309     {
8310       /* Check for the right kind of condition.  */
8311       rtx cond = XEXP (SET_SRC (PATTERN (first)), 0);
8312       if ((GET_CODE (cond) == EQ || GET_CODE (cond) == NE)
8313           && REG_P (XEXP (cond, 0))
8314           && REG_P (XEXP (cond, 1))
8315           && reg_referenced_p (XEXP (cond, 1), PATTERN (second))
8316           && !reg_referenced_p (XEXP (cond, 0), PATTERN (second)))
8317         {
8318           /* SECOND mentions the rt register but not the rs register.  */
8319           rtx tmp = XEXP (cond, 0);
8320           XEXP (cond, 0) = XEXP (cond, 1);
8321           XEXP (cond, 1) = tmp;
8322         }
8323     }
8324 }
8325
8326 /* Implement -mvr4130-align.  Go through each basic block and simulate the
8327    processor pipeline.  If we find that a pair of instructions could execute
8328    in parallel, and the first of those instruction is not 8-byte aligned,
8329    insert a nop to make it aligned.  */
8330
8331 static void
8332 vr4130_align_insns (void)
8333 {
8334   struct mips_sim state;
8335   rtx insn, subinsn, last, last2, next;
8336   bool aligned_p;
8337
8338   dfa_start ();
8339
8340   /* LAST is the last instruction before INSN to have a nonzero length.
8341      LAST2 is the last such instruction before LAST.  */
8342   last = 0;
8343   last2 = 0;
8344
8345   /* ALIGNED_P is true if INSN is known to be at an aligned address.  */
8346   aligned_p = true;
8347
8348   mips_sim_init (&state, alloca (state_size ()));
8349   for (insn = get_insns (); insn != 0; insn = next)
8350     {
8351       unsigned int length;
8352
8353       next = NEXT_INSN (insn);
8354
8355       /* See the comment above vr4130_avoid_branch_rt_conflict for details.
8356          This isn't really related to the alignment pass, but we do it on
8357          the fly to avoid a separate instruction walk.  */
8358       vr4130_avoid_branch_rt_conflict (insn);
8359
8360       if (USEFUL_INSN_P (insn))
8361         FOR_EACH_SUBINSN (subinsn, insn)
8362           {
8363             mips_sim_wait_insn (&state, subinsn);
8364
8365             /* If we want this instruction to issue in parallel with the
8366                previous one, make sure that the previous instruction is
8367                aligned.  There are several reasons why this isn't worthwhile
8368                when the second instruction is a call:
8369
8370                   - Calls are less likely to be performance critical,
8371                   - There's a good chance that the delay slot can execute
8372                     in parallel with the call.
8373                   - The return address would then be unaligned.
8374
8375                In general, if we're going to insert a nop between instructions
8376                X and Y, it's better to insert it immediately after X.  That
8377                way, if the nop makes Y aligned, it will also align any labels
8378                between X and Y.  */
8379             if (state.insns_left != state.issue_rate
8380                 && !CALL_P (subinsn))
8381               {
8382                 if (subinsn == SEQ_BEGIN (insn) && aligned_p)
8383                   {
8384                     /* SUBINSN is the first instruction in INSN and INSN is
8385                        aligned.  We want to align the previous instruction
8386                        instead, so insert a nop between LAST2 and LAST.
8387
8388                        Note that LAST could be either a single instruction
8389                        or a branch with a delay slot.  In the latter case,
8390                        LAST, like INSN, is already aligned, but the delay
8391                        slot must have some extra delay that stops it from
8392                        issuing at the same time as the branch.  We therefore
8393                        insert a nop before the branch in order to align its
8394                        delay slot.  */
8395                     emit_insn_after (gen_nop (), last2);
8396                     aligned_p = false;
8397                   }
8398                 else if (subinsn != SEQ_BEGIN (insn) && !aligned_p)
8399                   {
8400                     /* SUBINSN is the delay slot of INSN, but INSN is
8401                        currently unaligned.  Insert a nop between
8402                        LAST and INSN to align it.  */
8403                     emit_insn_after (gen_nop (), last);
8404                     aligned_p = true;
8405                   }
8406               }
8407             mips_sim_issue_insn (&state, subinsn);
8408           }
8409       mips_sim_finish_insn (&state, insn);
8410
8411       /* Update LAST, LAST2 and ALIGNED_P for the next instruction.  */
8412       length = get_attr_length (insn);
8413       if (length > 0)
8414         {
8415           /* If the instruction is an asm statement or multi-instruction
8416              mips.md patern, the length is only an estimate.  Insert an
8417              8 byte alignment after it so that the following instructions
8418              can be handled correctly.  */
8419           if (NONJUMP_INSN_P (SEQ_BEGIN (insn))
8420               && (recog_memoized (insn) < 0 || length >= 8))
8421             {
8422               next = emit_insn_after (gen_align (GEN_INT (3)), insn);
8423               next = NEXT_INSN (next);
8424               mips_sim_next_cycle (&state);
8425               aligned_p = true;
8426             }
8427           else if (length & 4)
8428             aligned_p = !aligned_p;
8429           last2 = last;
8430           last = insn;
8431         }
8432
8433       /* See whether INSN is an aligned label.  */
8434       if (LABEL_P (insn) && label_to_alignment (insn) >= 3)
8435         aligned_p = true;
8436     }
8437   dfa_finish ();
8438 }
8439 \f
8440 /* Subroutine of mips_reorg.  If there is a hazard between INSN
8441    and a previous instruction, avoid it by inserting nops after
8442    instruction AFTER.
8443
8444    *DELAYED_REG and *HILO_DELAY describe the hazards that apply at
8445    this point.  If *DELAYED_REG is non-null, INSN must wait a cycle
8446    before using the value of that register.  *HILO_DELAY counts the
8447    number of instructions since the last hilo hazard (that is,
8448    the number of instructions since the last mflo or mfhi).
8449
8450    After inserting nops for INSN, update *DELAYED_REG and *HILO_DELAY
8451    for the next instruction.
8452
8453    LO_REG is an rtx for the LO register, used in dependence checking.  */
8454
8455 static void
8456 mips_avoid_hazard (rtx after, rtx insn, int *hilo_delay,
8457                    rtx *delayed_reg, rtx lo_reg)
8458 {
8459   rtx pattern, set;
8460   int nops, ninsns;
8461
8462   if (!INSN_P (insn))
8463     return;
8464
8465   pattern = PATTERN (insn);
8466
8467   /* Do not put the whole function in .set noreorder if it contains
8468      an asm statement.  We don't know whether there will be hazards
8469      between the asm statement and the gcc-generated code.  */
8470   if (GET_CODE (pattern) == ASM_INPUT || asm_noperands (pattern) >= 0)
8471     cfun->machine->all_noreorder_p = false;
8472
8473   /* Ignore zero-length instructions (barriers and the like).  */
8474   ninsns = get_attr_length (insn) / 4;
8475   if (ninsns == 0)
8476     return;
8477
8478   /* Work out how many nops are needed.  Note that we only care about
8479      registers that are explicitly mentioned in the instruction's pattern.
8480      It doesn't matter that calls use the argument registers or that they
8481      clobber hi and lo.  */
8482   if (*hilo_delay < 2 && reg_set_p (lo_reg, pattern))
8483     nops = 2 - *hilo_delay;
8484   else if (*delayed_reg != 0 && reg_referenced_p (*delayed_reg, pattern))
8485     nops = 1;
8486   else
8487     nops = 0;
8488
8489   /* Insert the nops between this instruction and the previous one.
8490      Each new nop takes us further from the last hilo hazard.  */
8491   *hilo_delay += nops;
8492   while (nops-- > 0)
8493     emit_insn_after (gen_hazard_nop (), after);
8494
8495   /* Set up the state for the next instruction.  */
8496   *hilo_delay += ninsns;
8497   *delayed_reg = 0;
8498   if (INSN_CODE (insn) >= 0)
8499     switch (get_attr_hazard (insn))
8500       {
8501       case HAZARD_NONE:
8502         break;
8503
8504       case HAZARD_HILO:
8505         *hilo_delay = 0;
8506         break;
8507
8508       case HAZARD_DELAY:
8509         set = single_set (insn);
8510         gcc_assert (set != 0);
8511         *delayed_reg = SET_DEST (set);
8512         break;
8513       }
8514 }
8515
8516
8517 /* Go through the instruction stream and insert nops where necessary.
8518    See if the whole function can then be put into .set noreorder &
8519    .set nomacro.  */
8520
8521 static void
8522 mips_avoid_hazards (void)
8523 {
8524   rtx insn, last_insn, lo_reg, delayed_reg;
8525   int hilo_delay, i;
8526
8527   /* Force all instructions to be split into their final form.  */
8528   split_all_insns_noflow ();
8529
8530   /* Recalculate instruction lengths without taking nops into account.  */
8531   cfun->machine->ignore_hazard_length_p = true;
8532   shorten_branches (get_insns ());
8533
8534   cfun->machine->all_noreorder_p = true;
8535
8536   /* Profiled functions can't be all noreorder because the profiler
8537      support uses assembler macros.  */
8538   if (current_function_profile)
8539     cfun->machine->all_noreorder_p = false;
8540
8541   /* Code compiled with -mfix-vr4120 can't be all noreorder because
8542      we rely on the assembler to work around some errata.  */
8543   if (TARGET_FIX_VR4120)
8544     cfun->machine->all_noreorder_p = false;
8545
8546   /* The same is true for -mfix-vr4130 if we might generate mflo or
8547      mfhi instructions.  Note that we avoid using mflo and mfhi if
8548      the VR4130 macc and dmacc instructions are available instead;
8549      see the *mfhilo_{si,di}_macc patterns.  */
8550   if (TARGET_FIX_VR4130 && !ISA_HAS_MACCHI)
8551     cfun->machine->all_noreorder_p = false;
8552
8553   last_insn = 0;
8554   hilo_delay = 2;
8555   delayed_reg = 0;
8556   lo_reg = gen_rtx_REG (SImode, LO_REGNUM);
8557
8558   for (insn = get_insns (); insn != 0; insn = NEXT_INSN (insn))
8559     if (INSN_P (insn))
8560       {
8561         if (GET_CODE (PATTERN (insn)) == SEQUENCE)
8562           for (i = 0; i < XVECLEN (PATTERN (insn), 0); i++)
8563             mips_avoid_hazard (last_insn, XVECEXP (PATTERN (insn), 0, i),
8564                                &hilo_delay, &delayed_reg, lo_reg);
8565         else
8566           mips_avoid_hazard (last_insn, insn, &hilo_delay,
8567                              &delayed_reg, lo_reg);
8568
8569         last_insn = insn;
8570       }
8571 }
8572
8573
8574 /* Implement TARGET_MACHINE_DEPENDENT_REORG.  */
8575
8576 static void
8577 mips_reorg (void)
8578 {
8579   if (TARGET_MIPS16)
8580     mips16_lay_out_constants ();
8581   else if (TARGET_EXPLICIT_RELOCS)
8582     {
8583       if (mips_flag_delayed_branch)
8584         dbr_schedule (get_insns (), dump_file);
8585       mips_avoid_hazards ();
8586       if (TUNE_MIPS4130 && TARGET_VR4130_ALIGN)
8587         vr4130_align_insns ();
8588     }
8589 }
8590
8591 /* This function does three things:
8592
8593    - Register the special divsi3 and modsi3 functions if -mfix-vr4120.
8594    - Register the mips16 hardware floating point stubs.
8595    - Register the gofast functions if selected using --enable-gofast.  */
8596
8597 #include "config/gofast.h"
8598
8599 static void
8600 mips_init_libfuncs (void)
8601 {
8602   if (TARGET_FIX_VR4120)
8603     {
8604       set_optab_libfunc (sdiv_optab, SImode, "__vr4120_divsi3");
8605       set_optab_libfunc (smod_optab, SImode, "__vr4120_modsi3");
8606     }
8607
8608   if (TARGET_MIPS16 && mips16_hard_float)
8609     {
8610       set_optab_libfunc (add_optab, SFmode, "__mips16_addsf3");
8611       set_optab_libfunc (sub_optab, SFmode, "__mips16_subsf3");
8612       set_optab_libfunc (smul_optab, SFmode, "__mips16_mulsf3");
8613       set_optab_libfunc (sdiv_optab, SFmode, "__mips16_divsf3");
8614
8615       set_optab_libfunc (eq_optab, SFmode, "__mips16_eqsf2");
8616       set_optab_libfunc (ne_optab, SFmode, "__mips16_nesf2");
8617       set_optab_libfunc (gt_optab, SFmode, "__mips16_gtsf2");
8618       set_optab_libfunc (ge_optab, SFmode, "__mips16_gesf2");
8619       set_optab_libfunc (lt_optab, SFmode, "__mips16_ltsf2");
8620       set_optab_libfunc (le_optab, SFmode, "__mips16_lesf2");
8621
8622       set_conv_libfunc (sfix_optab, SImode, SFmode, "__mips16_fix_truncsfsi");
8623       set_conv_libfunc (sfloat_optab, SFmode, SImode, "__mips16_floatsisf");
8624
8625       if (TARGET_DOUBLE_FLOAT)
8626         {
8627           set_optab_libfunc (add_optab, DFmode, "__mips16_adddf3");
8628           set_optab_libfunc (sub_optab, DFmode, "__mips16_subdf3");
8629           set_optab_libfunc (smul_optab, DFmode, "__mips16_muldf3");
8630           set_optab_libfunc (sdiv_optab, DFmode, "__mips16_divdf3");
8631
8632           set_optab_libfunc (eq_optab, DFmode, "__mips16_eqdf2");
8633           set_optab_libfunc (ne_optab, DFmode, "__mips16_nedf2");
8634           set_optab_libfunc (gt_optab, DFmode, "__mips16_gtdf2");
8635           set_optab_libfunc (ge_optab, DFmode, "__mips16_gedf2");
8636           set_optab_libfunc (lt_optab, DFmode, "__mips16_ltdf2");
8637           set_optab_libfunc (le_optab, DFmode, "__mips16_ledf2");
8638
8639           set_conv_libfunc (sext_optab, DFmode, SFmode, "__mips16_extendsfdf2");
8640           set_conv_libfunc (trunc_optab, SFmode, DFmode, "__mips16_truncdfsf2");
8641
8642           set_conv_libfunc (sfix_optab, SImode, DFmode, "__mips16_fix_truncdfsi");
8643           set_conv_libfunc (sfloat_optab, DFmode, SImode, "__mips16_floatsidf");
8644         }
8645     }
8646   else
8647     gofast_maybe_init_libfuncs ();
8648 }
8649
8650 /* Return a number assessing the cost of moving a register in class
8651    FROM to class TO.  The classes are expressed using the enumeration
8652    values such as `GENERAL_REGS'.  A value of 2 is the default; other
8653    values are interpreted relative to that.
8654
8655    It is not required that the cost always equal 2 when FROM is the
8656    same as TO; on some machines it is expensive to move between
8657    registers if they are not general registers.
8658
8659    If reload sees an insn consisting of a single `set' between two
8660    hard registers, and if `REGISTER_MOVE_COST' applied to their
8661    classes returns a value of 2, reload does not check to ensure that
8662    the constraints of the insn are met.  Setting a cost of other than
8663    2 will allow reload to verify that the constraints are met.  You
8664    should do this if the `movM' pattern's constraints do not allow
8665    such copying.
8666
8667    ??? We make the cost of moving from HI/LO into general
8668    registers the same as for one of moving general registers to
8669    HI/LO for TARGET_MIPS16 in order to prevent allocating a
8670    pseudo to HI/LO.  This might hurt optimizations though, it
8671    isn't clear if it is wise.  And it might not work in all cases.  We
8672    could solve the DImode LO reg problem by using a multiply, just
8673    like reload_{in,out}si.  We could solve the SImode/HImode HI reg
8674    problem by using divide instructions.  divu puts the remainder in
8675    the HI reg, so doing a divide by -1 will move the value in the HI
8676    reg for all values except -1.  We could handle that case by using a
8677    signed divide, e.g.  -1 / 2 (or maybe 1 / -2?).  We'd have to emit
8678    a compare/branch to test the input value to see which instruction
8679    we need to use.  This gets pretty messy, but it is feasible.  */
8680
8681 int
8682 mips_register_move_cost (enum machine_mode mode ATTRIBUTE_UNUSED,
8683                          enum reg_class to, enum reg_class from)
8684 {
8685   if (from == M16_REGS && GR_REG_CLASS_P (to))
8686     return 2;
8687   else if (from == M16_NA_REGS && GR_REG_CLASS_P (to))
8688     return 2;
8689   else if (GR_REG_CLASS_P (from))
8690     {
8691       if (to == M16_REGS)
8692         return 2;
8693       else if (to == M16_NA_REGS)
8694         return 2;
8695       else if (GR_REG_CLASS_P (to))
8696         {
8697           if (TARGET_MIPS16)
8698             return 4;
8699           else
8700             return 2;
8701         }
8702       else if (to == FP_REGS)
8703         return 4;
8704       else if (to == HI_REG || to == LO_REG || to == MD_REGS)
8705         {
8706           if (TARGET_MIPS16)
8707             return 12;
8708           else
8709             return 6;
8710         }
8711       else if (COP_REG_CLASS_P (to))
8712         {
8713           return 5;
8714         }
8715     }  /* GR_REG_CLASS_P (from) */
8716   else if (from == FP_REGS)
8717     {
8718       if (GR_REG_CLASS_P (to))
8719         return 4;
8720       else if (to == FP_REGS)
8721         return 2;
8722       else if (to == ST_REGS)
8723         return 8;
8724     }  /* from == FP_REGS */
8725   else if (from == HI_REG || from == LO_REG || from == MD_REGS)
8726     {
8727       if (GR_REG_CLASS_P (to))
8728         {
8729           if (TARGET_MIPS16)
8730             return 12;
8731           else
8732             return 6;
8733         }
8734     }  /* from == HI_REG, etc.  */
8735   else if (from == ST_REGS && GR_REG_CLASS_P (to))
8736     return 4;
8737   else if (COP_REG_CLASS_P (from))
8738     {
8739       return 5;
8740     }  /* COP_REG_CLASS_P (from) */
8741
8742   /* Fall through.  */
8743
8744   return 12;
8745 }
8746
8747 /* Return the length of INSN.  LENGTH is the initial length computed by
8748    attributes in the machine-description file.  */
8749
8750 int
8751 mips_adjust_insn_length (rtx insn, int length)
8752 {
8753   /* A unconditional jump has an unfilled delay slot if it is not part
8754      of a sequence.  A conditional jump normally has a delay slot, but
8755      does not on MIPS16.  */
8756   if (CALL_P (insn) || (TARGET_MIPS16 ? simplejump_p (insn) : JUMP_P (insn)))
8757     length += 4;
8758
8759   /* See how many nops might be needed to avoid hardware hazards.  */
8760   if (!cfun->machine->ignore_hazard_length_p && INSN_CODE (insn) >= 0)
8761     switch (get_attr_hazard (insn))
8762       {
8763       case HAZARD_NONE:
8764         break;
8765
8766       case HAZARD_DELAY:
8767         length += 4;
8768         break;
8769
8770       case HAZARD_HILO:
8771         length += 8;
8772         break;
8773       }
8774
8775   /* All MIPS16 instructions are a measly two bytes.  */
8776   if (TARGET_MIPS16)
8777     length /= 2;
8778
8779   return length;
8780 }
8781
8782
8783 /* Return an asm sequence to start a noat block and load the address
8784    of a label into $1.  */
8785
8786 const char *
8787 mips_output_load_label (void)
8788 {
8789   if (TARGET_EXPLICIT_RELOCS)
8790     switch (mips_abi)
8791       {
8792       case ABI_N32:
8793         return "%[lw\t%@,%%got_page(%0)(%+)\n\taddiu\t%@,%@,%%got_ofst(%0)";
8794
8795       case ABI_64:
8796         return "%[ld\t%@,%%got_page(%0)(%+)\n\tdaddiu\t%@,%@,%%got_ofst(%0)";
8797
8798       default:
8799         if (ISA_HAS_LOAD_DELAY)
8800           return "%[lw\t%@,%%got(%0)(%+)%#\n\taddiu\t%@,%@,%%lo(%0)";
8801         return "%[lw\t%@,%%got(%0)(%+)\n\taddiu\t%@,%@,%%lo(%0)";
8802       }
8803   else
8804     {
8805       if (Pmode == DImode)
8806         return "%[dla\t%@,%0";
8807       else
8808         return "%[la\t%@,%0";
8809     }
8810 }
8811
8812
8813 /* Output assembly instructions to peform a conditional branch.
8814
8815    INSN is the branch instruction.  OPERANDS[0] is the condition.
8816    OPERANDS[1] is the target of the branch.  OPERANDS[2] is the target
8817    of the first operand to the condition.  If TWO_OPERANDS_P is
8818    nonzero the comparison takes two operands; OPERANDS[3] will be the
8819    second operand.
8820
8821    If INVERTED_P is nonzero we are to branch if the condition does
8822    not hold.  If FLOAT_P is nonzero this is a floating-point comparison.
8823
8824    LENGTH is the length (in bytes) of the sequence we are to generate.
8825    That tells us whether to generate a simple conditional branch, or a
8826    reversed conditional branch around a `jr' instruction.  */
8827 const char *
8828 mips_output_conditional_branch (rtx insn, rtx *operands, int two_operands_p,
8829                                 int float_p, int inverted_p, int length)
8830 {
8831   static char buffer[200];
8832   /* The kind of comparison we are doing.  */
8833   enum rtx_code code = GET_CODE (operands[0]);
8834   /* Nonzero if the opcode for the comparison needs a `z' indicating
8835      that it is a comparison against zero.  */
8836   int need_z_p;
8837   /* A string to use in the assembly output to represent the first
8838      operand.  */
8839   const char *op1 = "%z2";
8840   /* A string to use in the assembly output to represent the second
8841      operand.  Use the hard-wired zero register if there's no second
8842      operand.  */
8843   const char *op2 = (two_operands_p ? ",%z3" : ",%.");
8844   /* The operand-printing string for the comparison.  */
8845   const char *const comp = (float_p ? "%F0" : "%C0");
8846   /* The operand-printing string for the inverted comparison.  */
8847   const char *const inverted_comp = (float_p ? "%W0" : "%N0");
8848
8849   /* The MIPS processors (for levels of the ISA at least two), have
8850      "likely" variants of each branch instruction.  These instructions
8851      annul the instruction in the delay slot if the branch is not
8852      taken.  */
8853   mips_branch_likely = (final_sequence && INSN_ANNULLED_BRANCH_P (insn));
8854
8855   if (!two_operands_p)
8856     {
8857       /* To compute whether than A > B, for example, we normally
8858          subtract B from A and then look at the sign bit.  But, if we
8859          are doing an unsigned comparison, and B is zero, we don't
8860          have to do the subtraction.  Instead, we can just check to
8861          see if A is nonzero.  Thus, we change the CODE here to
8862          reflect the simpler comparison operation.  */
8863       switch (code)
8864         {
8865         case GTU:
8866           code = NE;
8867           break;
8868
8869         case LEU:
8870           code = EQ;
8871           break;
8872
8873         case GEU:
8874           /* A condition which will always be true.  */
8875           code = EQ;
8876           op1 = "%.";
8877           break;
8878
8879         case LTU:
8880           /* A condition which will always be false.  */
8881           code = NE;
8882           op1 = "%.";
8883           break;
8884
8885         default:
8886           /* Not a special case.  */
8887           break;
8888         }
8889     }
8890
8891   /* Relative comparisons are always done against zero.  But
8892      equality comparisons are done between two operands, and therefore
8893      do not require a `z' in the assembly language output.  */
8894   need_z_p = (!float_p && code != EQ && code != NE);
8895   /* For comparisons against zero, the zero is not provided
8896      explicitly.  */
8897   if (need_z_p)
8898     op2 = "";
8899
8900   /* Begin by terminating the buffer.  That way we can always use
8901      strcat to add to it.  */
8902   buffer[0] = '\0';
8903
8904   switch (length)
8905     {
8906     case 4:
8907     case 8:
8908       /* Just a simple conditional branch.  */
8909       if (float_p)
8910         sprintf (buffer, "%%*b%s%%?\t%%Z2%%1%%/",
8911                  inverted_p ? inverted_comp : comp);
8912       else
8913         sprintf (buffer, "%%*b%s%s%%?\t%s%s,%%1%%/",
8914                  inverted_p ? inverted_comp : comp,
8915                  need_z_p ? "z" : "",
8916                  op1,
8917                  op2);
8918       return buffer;
8919
8920     case 12:
8921     case 16:
8922     case 24:
8923     case 28:
8924       {
8925         /* Generate a reversed conditional branch around ` j'
8926            instruction:
8927
8928                 .set noreorder
8929                 .set nomacro
8930                 bc    l
8931                 delay_slot or #nop
8932                 j     target
8933                 #nop
8934              l:
8935                 .set macro
8936                 .set reorder
8937
8938            If the original branch was a likely branch, the delay slot
8939            must be executed only if the branch is taken, so generate:
8940
8941                 .set noreorder
8942                 .set nomacro
8943                 bc    l
8944                 #nop
8945                 j     target
8946                 delay slot or #nop
8947              l:
8948                 .set macro
8949                 .set reorder
8950
8951            When generating PIC, instead of:
8952
8953                 j     target
8954
8955            we emit:
8956
8957                 .set noat
8958                 la    $at, target
8959                 jr    $at
8960                 .set at
8961         */
8962
8963         rtx orig_target;
8964         rtx target = gen_label_rtx ();
8965
8966         orig_target = operands[1];
8967         operands[1] = target;
8968         /* Generate the reversed comparison.  This takes four
8969            bytes.  */
8970         if (float_p)
8971           sprintf (buffer, "%%*b%s\t%%Z2%%1",
8972                    inverted_p ? comp : inverted_comp);
8973         else
8974           sprintf (buffer, "%%*b%s%s\t%s%s,%%1",
8975                    inverted_p ? comp : inverted_comp,
8976                    need_z_p ? "z" : "",
8977                    op1,
8978                    op2);
8979         output_asm_insn (buffer, operands);
8980
8981         if (length != 16 && length != 28 && ! mips_branch_likely)
8982           {
8983             /* Output delay slot instruction.  */
8984             rtx insn = final_sequence;
8985             final_scan_insn (XVECEXP (insn, 0, 1), asm_out_file,
8986                              optimize, 0, 1, NULL);
8987             INSN_DELETED_P (XVECEXP (insn, 0, 1)) = 1;
8988           }
8989         else
8990           output_asm_insn ("%#", 0);
8991
8992         if (length <= 16)
8993           output_asm_insn ("j\t%0", &orig_target);
8994         else
8995           {
8996             output_asm_insn (mips_output_load_label (), &orig_target);
8997             output_asm_insn ("jr\t%@%]", 0);
8998           }
8999
9000         if (length != 16 && length != 28 && mips_branch_likely)
9001           {
9002             /* Output delay slot instruction.  */
9003             rtx insn = final_sequence;
9004             final_scan_insn (XVECEXP (insn, 0, 1), asm_out_file,
9005                              optimize, 0, 1, NULL);
9006             INSN_DELETED_P (XVECEXP (insn, 0, 1)) = 1;
9007           }
9008         else
9009           output_asm_insn ("%#", 0);
9010
9011         (*targetm.asm_out.internal_label) (asm_out_file, "L",
9012                                    CODE_LABEL_NUMBER (target));
9013
9014         return "";
9015       }
9016
9017     default:
9018       gcc_unreachable ();
9019     }
9020
9021   /* NOTREACHED */
9022   return 0;
9023 }
9024 \f
9025 /* Used to output div or ddiv instruction DIVISION, which has the operands
9026    given by OPERANDS.  Add in a divide-by-zero check if needed.
9027
9028    When working around R4000 and R4400 errata, we need to make sure that
9029    the division is not immediately followed by a shift[1][2].  We also
9030    need to stop the division from being put into a branch delay slot[3].
9031    The easiest way to avoid both problems is to add a nop after the
9032    division.  When a divide-by-zero check is needed, this nop can be
9033    used to fill the branch delay slot.
9034
9035    [1] If a double-word or a variable shift executes immediately
9036        after starting an integer division, the shift may give an
9037        incorrect result.  See quotations of errata #16 and #28 from
9038        "MIPS R4000PC/SC Errata, Processor Revision 2.2 and 3.0"
9039        in mips.md for details.
9040
9041    [2] A similar bug to [1] exists for all revisions of the
9042        R4000 and the R4400 when run in an MC configuration.
9043        From "MIPS R4000MC Errata, Processor Revision 2.2 and 3.0":
9044
9045        "19. In this following sequence:
9046
9047                     ddiv                (or ddivu or div or divu)
9048                     dsll32              (or dsrl32, dsra32)
9049
9050             if an MPT stall occurs, while the divide is slipping the cpu
9051             pipeline, then the following double shift would end up with an
9052             incorrect result.
9053
9054             Workaround: The compiler needs to avoid generating any
9055             sequence with divide followed by extended double shift."
9056
9057        This erratum is also present in "MIPS R4400MC Errata, Processor
9058        Revision 1.0" and "MIPS R4400MC Errata, Processor Revision 2.0
9059        & 3.0" as errata #10 and #4, respectively.
9060
9061    [3] From "MIPS R4000PC/SC Errata, Processor Revision 2.2 and 3.0"
9062        (also valid for MIPS R4000MC processors):
9063
9064        "52. R4000SC: This bug does not apply for the R4000PC.
9065
9066             There are two flavors of this bug:
9067
9068             1) If the instruction just after divide takes an RF exception
9069                (tlb-refill, tlb-invalid) and gets an instruction cache
9070                miss (both primary and secondary) and the line which is
9071                currently in secondary cache at this index had the first
9072                data word, where the bits 5..2 are set, then R4000 would
9073                get a wrong result for the div.
9074
9075             ##1
9076                     nop
9077                     div r8, r9
9078                     -------------------         # end-of page. -tlb-refill
9079                     nop
9080             ##2
9081                     nop
9082                     div r8, r9
9083                     -------------------         # end-of page. -tlb-invalid
9084                     nop
9085
9086             2) If the divide is in the taken branch delay slot, where the
9087                target takes RF exception and gets an I-cache miss for the
9088                exception vector or where I-cache miss occurs for the
9089                target address, under the above mentioned scenarios, the
9090                div would get wrong results.
9091
9092             ##1
9093                     j   r2              # to next page mapped or unmapped
9094                     div r8,r9           # this bug would be there as long
9095                                         # as there is an ICache miss and
9096                     nop                 # the "data pattern" is present
9097
9098             ##2
9099                     beq r0, r0, NextPage        # to Next page
9100                     div r8,r9
9101                     nop
9102
9103             This bug is present for div, divu, ddiv, and ddivu
9104             instructions.
9105
9106             Workaround: For item 1), OS could make sure that the next page
9107             after the divide instruction is also mapped.  For item 2), the
9108             compiler could make sure that the divide instruction is not in
9109             the branch delay slot."
9110
9111        These processors have PRId values of 0x00004220 and 0x00004300 for
9112        the R4000 and 0x00004400, 0x00004500 and 0x00004600 for the R4400.  */
9113
9114 const char *
9115 mips_output_division (const char *division, rtx *operands)
9116 {
9117   const char *s;
9118
9119   s = division;
9120   if (TARGET_FIX_R4000 || TARGET_FIX_R4400)
9121     {
9122       output_asm_insn (s, operands);
9123       s = "nop";
9124     }
9125   if (TARGET_CHECK_ZERO_DIV)
9126     {
9127       if (TARGET_MIPS16)
9128         {
9129           output_asm_insn (s, operands);
9130           s = "bnez\t%2,1f\n\tbreak\t7\n1:";
9131         }
9132       else if (GENERATE_DIVIDE_TRAPS)
9133         {
9134           output_asm_insn (s, operands);
9135           s = "teq\t%2,%.,7";
9136         }
9137       else
9138         {
9139           output_asm_insn ("%(bne\t%2,%.,1f", operands);
9140           output_asm_insn (s, operands);
9141           s = "break\t7%)\n1:";
9142         }
9143     }
9144   return s;
9145 }
9146 \f
9147 /* Return true if GIVEN is the same as CANONICAL, or if it is CANONICAL
9148    with a final "000" replaced by "k".  Ignore case.
9149
9150    Note: this function is shared between GCC and GAS.  */
9151
9152 static bool
9153 mips_strict_matching_cpu_name_p (const char *canonical, const char *given)
9154 {
9155   while (*given != 0 && TOLOWER (*given) == TOLOWER (*canonical))
9156     given++, canonical++;
9157
9158   return ((*given == 0 && *canonical == 0)
9159           || (strcmp (canonical, "000") == 0 && strcasecmp (given, "k") == 0));
9160 }
9161
9162
9163 /* Return true if GIVEN matches CANONICAL, where GIVEN is a user-supplied
9164    CPU name.  We've traditionally allowed a lot of variation here.
9165
9166    Note: this function is shared between GCC and GAS.  */
9167
9168 static bool
9169 mips_matching_cpu_name_p (const char *canonical, const char *given)
9170 {
9171   /* First see if the name matches exactly, or with a final "000"
9172      turned into "k".  */
9173   if (mips_strict_matching_cpu_name_p (canonical, given))
9174     return true;
9175
9176   /* If not, try comparing based on numerical designation alone.
9177      See if GIVEN is an unadorned number, or 'r' followed by a number.  */
9178   if (TOLOWER (*given) == 'r')
9179     given++;
9180   if (!ISDIGIT (*given))
9181     return false;
9182
9183   /* Skip over some well-known prefixes in the canonical name,
9184      hoping to find a number there too.  */
9185   if (TOLOWER (canonical[0]) == 'v' && TOLOWER (canonical[1]) == 'r')
9186     canonical += 2;
9187   else if (TOLOWER (canonical[0]) == 'r' && TOLOWER (canonical[1]) == 'm')
9188     canonical += 2;
9189   else if (TOLOWER (canonical[0]) == 'r')
9190     canonical += 1;
9191
9192   return mips_strict_matching_cpu_name_p (canonical, given);
9193 }
9194
9195
9196 /* Return the mips_cpu_info entry for the processor or ISA given
9197    by CPU_STRING.  Return null if the string isn't recognized.
9198
9199    A similar function exists in GAS.  */
9200
9201 static const struct mips_cpu_info *
9202 mips_parse_cpu (const char *cpu_string)
9203 {
9204   const struct mips_cpu_info *p;
9205   const char *s;
9206
9207   /* In the past, we allowed upper-case CPU names, but it doesn't
9208      work well with the multilib machinery.  */
9209   for (s = cpu_string; *s != 0; s++)
9210     if (ISUPPER (*s))
9211       {
9212         warning ("the cpu name must be lower case");
9213         break;
9214       }
9215
9216   /* 'from-abi' selects the most compatible architecture for the given
9217      ABI: MIPS I for 32-bit ABIs and MIPS III for 64-bit ABIs.  For the
9218      EABIs, we have to decide whether we're using the 32-bit or 64-bit
9219      version.  Look first at the -mgp options, if given, otherwise base
9220      the choice on MASK_64BIT in TARGET_DEFAULT.  */
9221   if (strcasecmp (cpu_string, "from-abi") == 0)
9222     return mips_cpu_info_from_isa (ABI_NEEDS_32BIT_REGS ? 1
9223                                    : ABI_NEEDS_64BIT_REGS ? 3
9224                                    : (TARGET_64BIT ? 3 : 1));
9225
9226   /* 'default' has traditionally been a no-op.  Probably not very useful.  */
9227   if (strcasecmp (cpu_string, "default") == 0)
9228     return 0;
9229
9230   for (p = mips_cpu_info_table; p->name != 0; p++)
9231     if (mips_matching_cpu_name_p (p->name, cpu_string))
9232       return p;
9233
9234   return 0;
9235 }
9236
9237
9238 /* Return the processor associated with the given ISA level, or null
9239    if the ISA isn't valid.  */
9240
9241 static const struct mips_cpu_info *
9242 mips_cpu_info_from_isa (int isa)
9243 {
9244   const struct mips_cpu_info *p;
9245
9246   for (p = mips_cpu_info_table; p->name != 0; p++)
9247     if (p->isa == isa)
9248       return p;
9249
9250   return 0;
9251 }
9252 \f
9253 /* Implement HARD_REGNO_NREGS.  The size of FP registers is controlled
9254    by UNITS_PER_FPREG.  The size of FP status registers is always 4, because
9255    they only hold condition code modes, and CCmode is always considered to
9256    be 4 bytes wide.  All other registers are word sized.  */
9257
9258 unsigned int
9259 mips_hard_regno_nregs (int regno, enum machine_mode mode)
9260 {
9261   if (ST_REG_P (regno))
9262     return ((GET_MODE_SIZE (mode) + 3) / 4);
9263   else if (! FP_REG_P (regno))
9264     return ((GET_MODE_SIZE (mode) + UNITS_PER_WORD - 1) / UNITS_PER_WORD);
9265   else
9266     return ((GET_MODE_SIZE (mode) + UNITS_PER_FPREG - 1) / UNITS_PER_FPREG);
9267 }
9268
9269 /* Implement TARGET_RETURN_IN_MEMORY.  Under the old (i.e., 32 and O64 ABIs)
9270    all BLKmode objects are returned in memory.  Under the new (N32 and
9271    64-bit MIPS ABIs) small structures are returned in a register.
9272    Objects with varying size must still be returned in memory, of
9273    course.  */
9274
9275 static bool
9276 mips_return_in_memory (tree type, tree fndecl ATTRIBUTE_UNUSED)
9277 {
9278   if (TARGET_OLDABI)
9279     return (TYPE_MODE (type) == BLKmode);
9280   else
9281     return ((int_size_in_bytes (type) > (2 * UNITS_PER_WORD))
9282             || (int_size_in_bytes (type) == -1));
9283 }
9284
9285 static bool
9286 mips_strict_argument_naming (CUMULATIVE_ARGS *ca ATTRIBUTE_UNUSED)
9287 {
9288   return !TARGET_OLDABI;
9289 }
9290 \f
9291 /* Return true if INSN is a multiply-add or multiply-subtract
9292    instruction and PREV assigns to the accumulator operand.  */
9293
9294 bool
9295 mips_linked_madd_p (rtx prev, rtx insn)
9296 {
9297   rtx x;
9298
9299   x = single_set (insn);
9300   if (x == 0)
9301     return false;
9302
9303   x = SET_SRC (x);
9304
9305   if (GET_CODE (x) == PLUS
9306       && GET_CODE (XEXP (x, 0)) == MULT
9307       && reg_set_p (XEXP (x, 1), prev))
9308     return true;
9309
9310   if (GET_CODE (x) == MINUS
9311       && GET_CODE (XEXP (x, 1)) == MULT
9312       && reg_set_p (XEXP (x, 0), prev))
9313     return true;
9314
9315   return false;
9316 }
9317 \f
9318 /* Used by TUNE_MACC_CHAINS to record the last scheduled instruction
9319    that may clobber hi or lo.  */
9320
9321 static rtx mips_macc_chains_last_hilo;
9322
9323 /* A TUNE_MACC_CHAINS helper function.  Record that instruction INSN has
9324    been scheduled, updating mips_macc_chains_last_hilo appropriately.  */
9325
9326 static void
9327 mips_macc_chains_record (rtx insn)
9328 {
9329   if (get_attr_may_clobber_hilo (insn))
9330     mips_macc_chains_last_hilo = insn;
9331 }
9332
9333 /* A TUNE_MACC_CHAINS helper function.  Search ready queue READY, which
9334    has NREADY elements, looking for a multiply-add or multiply-subtract
9335    instruction that is cumulative with mips_macc_chains_last_hilo.
9336    If there is one, promote it ahead of anything else that might
9337    clobber hi or lo.  */
9338
9339 static void
9340 mips_macc_chains_reorder (rtx *ready, int nready)
9341 {
9342   int i, j;
9343
9344   if (mips_macc_chains_last_hilo != 0)
9345     for (i = nready - 1; i >= 0; i--)
9346       if (mips_linked_madd_p (mips_macc_chains_last_hilo, ready[i]))
9347         {
9348           for (j = nready - 1; j > i; j--)
9349             if (recog_memoized (ready[j]) >= 0
9350                 && get_attr_may_clobber_hilo (ready[j]))
9351               {
9352                 mips_promote_ready (ready, i, j);
9353                 break;
9354               }
9355           break;
9356         }
9357 }
9358 \f
9359 /* The last instruction to be scheduled.  */
9360
9361 static rtx vr4130_last_insn;
9362
9363 /* A note_stores callback used by vr4130_true_reg_dependence_p.  DATA
9364    points to an rtx that is initially an instruction.  Nullify the rtx
9365    if the instruction uses the value of register X.  */
9366
9367 static void
9368 vr4130_true_reg_dependence_p_1 (rtx x, rtx pat ATTRIBUTE_UNUSED, void *data)
9369 {
9370   rtx *insn_ptr = data;
9371   if (REG_P (x)
9372       && *insn_ptr != 0
9373       && reg_referenced_p (x, PATTERN (*insn_ptr)))
9374     *insn_ptr = 0;
9375 }
9376
9377 /* Return true if there is true register dependence between vr4130_last_insn
9378    and INSN.  */
9379
9380 static bool
9381 vr4130_true_reg_dependence_p (rtx insn)
9382 {
9383   note_stores (PATTERN (vr4130_last_insn),
9384                vr4130_true_reg_dependence_p_1, &insn);
9385   return insn == 0;
9386 }
9387
9388 /* A TUNE_MIPS4130 helper function.  Given that INSN1 is at the head of
9389    the ready queue and that INSN2 is the instruction after it, return
9390    true if it is worth promoting INSN2 ahead of INSN1.  Look for cases
9391    in which INSN1 and INSN2 can probably issue in parallel, but for
9392    which (INSN2, INSN1) should be less sensitive to instruction
9393    alignment than (INSN1, INSN2).  See 4130.md for more details.  */
9394
9395 static bool
9396 vr4130_swap_insns_p (rtx insn1, rtx insn2)
9397 {
9398   rtx dep;
9399
9400   /* Check for the following case:
9401
9402      1) there is some other instruction X with an anti dependence on INSN1;
9403      2) X has a higher priority than INSN2; and
9404      3) X is an arithmetic instruction (and thus has no unit restrictions).
9405
9406      If INSN1 is the last instruction blocking X, it would better to
9407      choose (INSN1, X) over (INSN2, INSN1).  */
9408   for (dep = INSN_DEPEND (insn1); dep != 0; dep = XEXP (dep, 1))
9409     if (REG_NOTE_KIND (dep) == REG_DEP_ANTI
9410         && INSN_PRIORITY (XEXP (dep, 0)) > INSN_PRIORITY (insn2)
9411         && recog_memoized (XEXP (dep, 0)) >= 0
9412         && get_attr_vr4130_class (XEXP (dep, 0)) == VR4130_CLASS_ALU)
9413       return false;
9414
9415   if (vr4130_last_insn != 0
9416       && recog_memoized (insn1) >= 0
9417       && recog_memoized (insn2) >= 0)
9418     {
9419       /* See whether INSN1 and INSN2 use different execution units,
9420          or if they are both ALU-type instructions.  If so, they can
9421          probably execute in parallel.  */
9422       enum attr_vr4130_class class1 = get_attr_vr4130_class (insn1);
9423       enum attr_vr4130_class class2 = get_attr_vr4130_class (insn2);
9424       if (class1 != class2 || class1 == VR4130_CLASS_ALU)
9425         {
9426           /* If only one of the instructions has a dependence on
9427              vr4130_last_insn, prefer to schedule the other one first.  */
9428           bool dep1 = vr4130_true_reg_dependence_p (insn1);
9429           bool dep2 = vr4130_true_reg_dependence_p (insn2);
9430           if (dep1 != dep2)
9431             return dep1;
9432
9433           /* Prefer to schedule INSN2 ahead of INSN1 if vr4130_last_insn
9434              is not an ALU-type instruction and if INSN1 uses the same
9435              execution unit.  (Note that if this condition holds, we already
9436              know that INSN2 uses a different execution unit.)  */
9437           if (class1 != VR4130_CLASS_ALU
9438               && recog_memoized (vr4130_last_insn) >= 0
9439               && class1 == get_attr_vr4130_class (vr4130_last_insn))
9440             return true;
9441         }
9442     }
9443   return false;
9444 }
9445
9446 /* A TUNE_MIPS4130 helper function.  (READY, NREADY) describes a ready
9447    queue with at least two instructions.  Swap the first two if
9448    vr4130_swap_insns_p says that it could be worthwhile.  */
9449
9450 static void
9451 vr4130_reorder (rtx *ready, int nready)
9452 {
9453   if (vr4130_swap_insns_p (ready[nready - 1], ready[nready - 2]))
9454     mips_promote_ready (ready, nready - 2, nready - 1);
9455 }
9456 \f
9457 /* Remove the instruction at index LOWER from ready queue READY and
9458    reinsert it in front of the instruction at index HIGHER.  LOWER must
9459    be <= HIGHER.  */
9460
9461 static void
9462 mips_promote_ready (rtx *ready, int lower, int higher)
9463 {
9464   rtx new_head;
9465   int i;
9466
9467   new_head = ready[lower];
9468   for (i = lower; i < higher; i++)
9469     ready[i] = ready[i + 1];
9470   ready[i] = new_head;
9471 }
9472
9473 /* Implement TARGET_SCHED_REORDER.  */
9474
9475 static int
9476 mips_sched_reorder (FILE *file ATTRIBUTE_UNUSED, int verbose ATTRIBUTE_UNUSED,
9477                     rtx *ready, int *nreadyp, int cycle)
9478 {
9479   if (!reload_completed && TUNE_MACC_CHAINS)
9480     {
9481       if (cycle == 0)
9482         mips_macc_chains_last_hilo = 0;
9483       if (*nreadyp > 0)
9484         mips_macc_chains_reorder (ready, *nreadyp);
9485     }
9486   if (reload_completed && TUNE_MIPS4130 && !TARGET_VR4130_ALIGN)
9487     {
9488       if (cycle == 0)
9489         vr4130_last_insn = 0;
9490       if (*nreadyp > 1)
9491         vr4130_reorder (ready, *nreadyp);
9492     }
9493   return mips_issue_rate ();
9494 }
9495
9496 /* Implement TARGET_SCHED_VARIABLE_ISSUE.  */
9497
9498 static int
9499 mips_variable_issue (FILE *file ATTRIBUTE_UNUSED, int verbose ATTRIBUTE_UNUSED,
9500                      rtx insn, int more)
9501 {
9502   switch (GET_CODE (PATTERN (insn)))
9503     {
9504     case USE:
9505     case CLOBBER:
9506       /* Don't count USEs and CLOBBERs against the issue rate.  */
9507       break;
9508
9509     default:
9510       more--;
9511       if (!reload_completed && TUNE_MACC_CHAINS)
9512         mips_macc_chains_record (insn);
9513       vr4130_last_insn = insn;
9514       break;
9515     }
9516   return more;
9517 }
9518 \f
9519 /* Implement TARGET_SCHED_ADJUST_COST.  We assume that anti and output
9520    dependencies have no cost.  */
9521
9522 static int
9523 mips_adjust_cost (rtx insn ATTRIBUTE_UNUSED, rtx link,
9524                   rtx dep ATTRIBUTE_UNUSED, int cost)
9525 {
9526   if (REG_NOTE_KIND (link) != 0)
9527     return 0;
9528   return cost;
9529 }
9530
9531 /* Return the number of instructions that can be issued per cycle.  */
9532
9533 static int
9534 mips_issue_rate (void)
9535 {
9536   switch (mips_tune)
9537     {
9538     case PROCESSOR_R4130:
9539     case PROCESSOR_R5400:
9540     case PROCESSOR_R5500:
9541     case PROCESSOR_R7000:
9542     case PROCESSOR_R9000:
9543       return 2;
9544
9545     case PROCESSOR_SB1:
9546       /* This is actually 4, but we get better performance if we claim 3.
9547          This is partly because of unwanted speculative code motion with the
9548          larger number, and partly because in most common cases we can't
9549          reach the theoretical max of 4.  */
9550       return 3;
9551
9552     default:
9553       return 1;
9554     }
9555 }
9556
9557 /* Implements TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD.  This should
9558    be as wide as the scheduling freedom in the DFA.  */
9559
9560 static int
9561 mips_multipass_dfa_lookahead (void)
9562 {
9563   /* Can schedule up to 4 of the 6 function units in any one cycle.  */
9564   if (mips_tune == PROCESSOR_SB1)
9565     return 4;
9566
9567   return 0;
9568 }
9569 \f
9570 /* Given that we have an rtx of the form (prefetch ... WRITE LOCALITY),
9571    return the first operand of the associated "pref" or "prefx" insn.  */
9572
9573 rtx
9574 mips_prefetch_cookie (rtx write, rtx locality)
9575 {
9576   /* store_streamed / load_streamed.  */
9577   if (INTVAL (locality) <= 0)
9578     return GEN_INT (INTVAL (write) + 4);
9579
9580   /* store / load.  */
9581   if (INTVAL (locality) <= 2)
9582     return write;
9583
9584   /* store_retained / load_retained.  */
9585   return GEN_INT (INTVAL (write) + 6);
9586 }
9587 \f
9588 /* MIPS builtin function support. */
9589
9590 struct builtin_description
9591 {
9592   /* The code of the main .md file instruction.  See mips_builtin_type
9593      for more information.  */
9594   enum insn_code icode;
9595
9596   /* The floating-point comparison code to use with ICODE, if any.  */
9597   enum mips_fp_condition cond;
9598
9599   /* The name of the builtin function.  */
9600   const char *name;
9601
9602   /* Specifies how the function should be expanded.  */
9603   enum mips_builtin_type builtin_type;
9604
9605   /* The function's prototype.  */
9606   enum mips_function_type function_type;
9607
9608   /* The target flags required for this function.  */
9609   int target_flags;
9610 };
9611
9612 /* Define a MIPS_BUILTIN_DIRECT function for instruction CODE_FOR_mips_<INSN>.
9613    FUNCTION_TYPE and TARGET_FLAGS are builtin_description fields.  */
9614 #define DIRECT_BUILTIN(INSN, FUNCTION_TYPE, TARGET_FLAGS)               \
9615   { CODE_FOR_mips_ ## INSN, 0, "__builtin_mips_" #INSN,                 \
9616     MIPS_BUILTIN_DIRECT, FUNCTION_TYPE, TARGET_FLAGS }
9617
9618 /* Define __builtin_mips_<INSN>_<COND>_{s,d}, both of which require
9619    TARGET_FLAGS.  */
9620 #define CMP_SCALAR_BUILTINS(INSN, COND, TARGET_FLAGS)                   \
9621   { CODE_FOR_mips_ ## INSN ## _cond_s, MIPS_FP_COND_ ## COND,           \
9622     "__builtin_mips_" #INSN "_" #COND "_s",                             \
9623     MIPS_BUILTIN_CMP_SINGLE, MIPS_INT_FTYPE_SF_SF, TARGET_FLAGS },      \
9624   { CODE_FOR_mips_ ## INSN ## _cond_d, MIPS_FP_COND_ ## COND,           \
9625     "__builtin_mips_" #INSN "_" #COND "_d",                             \
9626     MIPS_BUILTIN_CMP_SINGLE, MIPS_INT_FTYPE_DF_DF, TARGET_FLAGS }
9627
9628 /* Define __builtin_mips_{any,all,upper,lower}_<INSN>_<COND>_ps.
9629    The lower and upper forms require TARGET_FLAGS while the any and all
9630    forms require MASK_MIPS3D.  */
9631 #define CMP_PS_BUILTINS(INSN, COND, TARGET_FLAGS)                       \
9632   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9633     "__builtin_mips_any_" #INSN "_" #COND "_ps",                        \
9634     MIPS_BUILTIN_CMP_ANY, MIPS_INT_FTYPE_V2SF_V2SF, MASK_MIPS3D },      \
9635   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9636     "__builtin_mips_all_" #INSN "_" #COND "_ps",                        \
9637     MIPS_BUILTIN_CMP_ALL, MIPS_INT_FTYPE_V2SF_V2SF, MASK_MIPS3D },      \
9638   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9639     "__builtin_mips_lower_" #INSN "_" #COND "_ps",                      \
9640     MIPS_BUILTIN_CMP_LOWER, MIPS_INT_FTYPE_V2SF_V2SF, TARGET_FLAGS },   \
9641   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9642     "__builtin_mips_upper_" #INSN "_" #COND "_ps",                      \
9643     MIPS_BUILTIN_CMP_UPPER, MIPS_INT_FTYPE_V2SF_V2SF, TARGET_FLAGS }
9644
9645 /* Define __builtin_mips_{any,all}_<INSN>_<COND>_4s.  The functions
9646    require MASK_MIPS3D.  */
9647 #define CMP_4S_BUILTINS(INSN, COND)                                     \
9648   { CODE_FOR_mips_ ## INSN ## _cond_4s, MIPS_FP_COND_ ## COND,          \
9649     "__builtin_mips_any_" #INSN "_" #COND "_4s",                        \
9650     MIPS_BUILTIN_CMP_ANY, MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF,           \
9651     MASK_MIPS3D },                                                      \
9652   { CODE_FOR_mips_ ## INSN ## _cond_4s, MIPS_FP_COND_ ## COND,          \
9653     "__builtin_mips_all_" #INSN "_" #COND "_4s",                        \
9654     MIPS_BUILTIN_CMP_ALL, MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF,           \
9655     MASK_MIPS3D }
9656
9657 /* Define __builtin_mips_mov{t,f}_<INSN>_<COND>_ps.  The comparison
9658    instruction requires TARGET_FLAGS.  */
9659 #define MOVTF_BUILTINS(INSN, COND, TARGET_FLAGS)                        \
9660   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9661     "__builtin_mips_movt_" #INSN "_" #COND "_ps",                       \
9662     MIPS_BUILTIN_MOVT, MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF,             \
9663     TARGET_FLAGS },                                                     \
9664   { CODE_FOR_mips_ ## INSN ## _cond_ps, MIPS_FP_COND_ ## COND,          \
9665     "__builtin_mips_movf_" #INSN "_" #COND "_ps",                       \
9666     MIPS_BUILTIN_MOVF, MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF,             \
9667     TARGET_FLAGS }
9668
9669 /* Define all the builtins related to c.cond.fmt condition COND.  */
9670 #define CMP_BUILTINS(COND)                                              \
9671   MOVTF_BUILTINS (c, COND, MASK_PAIRED_SINGLE_FLOAT),                   \
9672   MOVTF_BUILTINS (cabs, COND, MASK_MIPS3D),                             \
9673   CMP_SCALAR_BUILTINS (cabs, COND, MASK_MIPS3D),                        \
9674   CMP_PS_BUILTINS (c, COND, MASK_PAIRED_SINGLE_FLOAT),                  \
9675   CMP_PS_BUILTINS (cabs, COND, MASK_MIPS3D),                            \
9676   CMP_4S_BUILTINS (c, COND),                                            \
9677   CMP_4S_BUILTINS (cabs, COND)
9678
9679 /* __builtin_mips_abs_ps() maps to the standard absM2 pattern.  */
9680 #define CODE_FOR_mips_abs_ps CODE_FOR_absv2sf2
9681
9682 static const struct builtin_description mips_bdesc[] =
9683 {
9684   DIRECT_BUILTIN (pll_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE_FLOAT),
9685   DIRECT_BUILTIN (pul_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE_FLOAT),
9686   DIRECT_BUILTIN (plu_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE_FLOAT),
9687   DIRECT_BUILTIN (puu_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_PAIRED_SINGLE_FLOAT),
9688   DIRECT_BUILTIN (cvt_ps_s, MIPS_V2SF_FTYPE_SF_SF, MASK_PAIRED_SINGLE_FLOAT),
9689   DIRECT_BUILTIN (cvt_s_pl, MIPS_SF_FTYPE_V2SF, MASK_PAIRED_SINGLE_FLOAT),
9690   DIRECT_BUILTIN (cvt_s_pu, MIPS_SF_FTYPE_V2SF, MASK_PAIRED_SINGLE_FLOAT),
9691   DIRECT_BUILTIN (abs_ps, MIPS_V2SF_FTYPE_V2SF, MASK_PAIRED_SINGLE_FLOAT),
9692
9693   DIRECT_BUILTIN (alnv_ps, MIPS_V2SF_FTYPE_V2SF_V2SF_INT,
9694                   MASK_PAIRED_SINGLE_FLOAT),
9695   DIRECT_BUILTIN (addr_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
9696   DIRECT_BUILTIN (mulr_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
9697   DIRECT_BUILTIN (cvt_pw_ps, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
9698   DIRECT_BUILTIN (cvt_ps_pw, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
9699
9700   DIRECT_BUILTIN (recip1_s, MIPS_SF_FTYPE_SF, MASK_MIPS3D),
9701   DIRECT_BUILTIN (recip1_d, MIPS_DF_FTYPE_DF, MASK_MIPS3D),
9702   DIRECT_BUILTIN (recip1_ps, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
9703   DIRECT_BUILTIN (recip2_s, MIPS_SF_FTYPE_SF_SF, MASK_MIPS3D),
9704   DIRECT_BUILTIN (recip2_d, MIPS_DF_FTYPE_DF_DF, MASK_MIPS3D),
9705   DIRECT_BUILTIN (recip2_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
9706
9707   DIRECT_BUILTIN (rsqrt1_s, MIPS_SF_FTYPE_SF, MASK_MIPS3D),
9708   DIRECT_BUILTIN (rsqrt1_d, MIPS_DF_FTYPE_DF, MASK_MIPS3D),
9709   DIRECT_BUILTIN (rsqrt1_ps, MIPS_V2SF_FTYPE_V2SF, MASK_MIPS3D),
9710   DIRECT_BUILTIN (rsqrt2_s, MIPS_SF_FTYPE_SF_SF, MASK_MIPS3D),
9711   DIRECT_BUILTIN (rsqrt2_d, MIPS_DF_FTYPE_DF_DF, MASK_MIPS3D),
9712   DIRECT_BUILTIN (rsqrt2_ps, MIPS_V2SF_FTYPE_V2SF_V2SF, MASK_MIPS3D),
9713
9714   MIPS_FP_CONDITIONS (CMP_BUILTINS)
9715 };
9716
9717 /* Builtin functions for the SB-1 processor.  */
9718
9719 #define CODE_FOR_mips_sqrt_ps CODE_FOR_sqrtv2sf2
9720
9721 static const struct builtin_description sb1_bdesc[] =
9722 {
9723   DIRECT_BUILTIN (sqrt_ps, MIPS_V2SF_FTYPE_V2SF, MASK_PAIRED_SINGLE_FLOAT)
9724 };
9725
9726 /* This helps provide a mapping from builtin function codes to bdesc
9727    arrays.  */
9728
9729 struct bdesc_map
9730 {
9731   /* The builtin function table that this entry describes.  */
9732   const struct builtin_description *bdesc;
9733
9734   /* The number of entries in the builtin function table.  */
9735   unsigned int size;
9736
9737   /* The target processor that supports these builtin functions.
9738      PROCESSOR_DEFAULT means we enable them for all processors.  */
9739   enum processor_type proc;
9740 };
9741
9742 static const struct bdesc_map bdesc_arrays[] =
9743 {
9744   { mips_bdesc, ARRAY_SIZE (mips_bdesc), PROCESSOR_DEFAULT },
9745   { sb1_bdesc, ARRAY_SIZE (sb1_bdesc), PROCESSOR_SB1 }
9746 };
9747
9748 /* Take the head of argument list *ARGLIST and convert it into a form
9749    suitable for input operand OP of instruction ICODE.  Return the value
9750    and point *ARGLIST at the next element of the list.  */
9751
9752 static rtx
9753 mips_prepare_builtin_arg (enum insn_code icode,
9754                           unsigned int op, tree *arglist)
9755 {
9756   rtx value;
9757   enum machine_mode mode;
9758
9759   value = expand_expr (TREE_VALUE (*arglist), NULL_RTX, VOIDmode, 0);
9760   mode = insn_data[icode].operand[op].mode;
9761   if (!insn_data[icode].operand[op].predicate (value, mode))
9762     value = copy_to_mode_reg (mode, value);
9763
9764   *arglist = TREE_CHAIN (*arglist);
9765   return value;
9766 }
9767
9768 /* Return an rtx suitable for output operand OP of instruction ICODE.
9769    If TARGET is non-null, try to use it where possible.  */
9770
9771 static rtx
9772 mips_prepare_builtin_target (enum insn_code icode, unsigned int op, rtx target)
9773 {
9774   enum machine_mode mode;
9775
9776   mode = insn_data[icode].operand[op].mode;
9777   if (target == 0 || !insn_data[icode].operand[op].predicate (target, mode))
9778     target = gen_reg_rtx (mode);
9779
9780   return target;
9781 }
9782
9783 /* Expand builtin functions.  This is called from TARGET_EXPAND_BUILTIN.  */
9784
9785 rtx
9786 mips_expand_builtin (tree exp, rtx target, rtx subtarget ATTRIBUTE_UNUSED,
9787                      enum machine_mode mode ATTRIBUTE_UNUSED,
9788                      int ignore ATTRIBUTE_UNUSED)
9789 {
9790   enum insn_code icode;
9791   enum mips_builtin_type type;
9792   tree fndecl, arglist;
9793   unsigned int fcode;
9794   const struct builtin_description *bdesc;
9795   const struct bdesc_map *m;
9796
9797   fndecl = TREE_OPERAND (TREE_OPERAND (exp, 0), 0);
9798   arglist = TREE_OPERAND (exp, 1);
9799   fcode = DECL_FUNCTION_CODE (fndecl);
9800
9801   bdesc = NULL;
9802   for (m = bdesc_arrays; m < &bdesc_arrays[ARRAY_SIZE (bdesc_arrays)]; m++)
9803     {
9804       if (fcode < m->size)
9805         {
9806           bdesc = m->bdesc;
9807           icode = bdesc[fcode].icode;
9808           type = bdesc[fcode].builtin_type;
9809           break;
9810         }
9811       fcode -= m->size;
9812     }
9813   if (bdesc == NULL)
9814     return 0;
9815
9816   switch (type)
9817     {
9818     case MIPS_BUILTIN_DIRECT:
9819       return mips_expand_builtin_direct (icode, target, arglist);
9820
9821     case MIPS_BUILTIN_MOVT:
9822     case MIPS_BUILTIN_MOVF:
9823       return mips_expand_builtin_movtf (type, icode, bdesc[fcode].cond,
9824                                         target, arglist);
9825
9826     case MIPS_BUILTIN_CMP_ANY:
9827     case MIPS_BUILTIN_CMP_ALL:
9828     case MIPS_BUILTIN_CMP_UPPER:
9829     case MIPS_BUILTIN_CMP_LOWER:
9830     case MIPS_BUILTIN_CMP_SINGLE:
9831       return mips_expand_builtin_compare (type, icode, bdesc[fcode].cond,
9832                                           target, arglist);
9833
9834     default:
9835       return 0;
9836     }
9837 }
9838
9839 /* Init builtin functions.  This is called from TARGET_INIT_BUILTIN.  */
9840
9841 void
9842 mips_init_builtins (void)
9843 {
9844   const struct builtin_description *d;
9845   const struct bdesc_map *m;
9846   tree types[(int) MIPS_MAX_FTYPE_MAX];
9847   tree V2SF_type_node;
9848   unsigned int offset;
9849
9850   /* We have only builtins for -mpaired-single and -mips3d.  */
9851   if (!TARGET_PAIRED_SINGLE_FLOAT)
9852     return;
9853
9854   V2SF_type_node = build_vector_type_for_mode (float_type_node, V2SFmode);
9855
9856   types[MIPS_V2SF_FTYPE_V2SF]
9857     = build_function_type_list (V2SF_type_node, V2SF_type_node, NULL_TREE);
9858
9859   types[MIPS_V2SF_FTYPE_V2SF_V2SF]
9860     = build_function_type_list (V2SF_type_node,
9861                                 V2SF_type_node, V2SF_type_node, NULL_TREE);
9862
9863   types[MIPS_V2SF_FTYPE_V2SF_V2SF_INT]
9864     = build_function_type_list (V2SF_type_node,
9865                                 V2SF_type_node, V2SF_type_node,
9866                                 integer_type_node, NULL_TREE);
9867
9868   types[MIPS_V2SF_FTYPE_V2SF_V2SF_V2SF_V2SF]
9869     = build_function_type_list (V2SF_type_node,
9870                                 V2SF_type_node, V2SF_type_node,
9871                                 V2SF_type_node, V2SF_type_node, NULL_TREE);
9872
9873   types[MIPS_V2SF_FTYPE_SF_SF]
9874     = build_function_type_list (V2SF_type_node,
9875                                 float_type_node, float_type_node, NULL_TREE);
9876
9877   types[MIPS_INT_FTYPE_V2SF_V2SF]
9878     = build_function_type_list (integer_type_node,
9879                                 V2SF_type_node, V2SF_type_node, NULL_TREE);
9880
9881   types[MIPS_INT_FTYPE_V2SF_V2SF_V2SF_V2SF]
9882     = build_function_type_list (integer_type_node,
9883                                 V2SF_type_node, V2SF_type_node,
9884                                 V2SF_type_node, V2SF_type_node, NULL_TREE);
9885
9886   types[MIPS_INT_FTYPE_SF_SF]
9887     = build_function_type_list (integer_type_node,
9888                                 float_type_node, float_type_node, NULL_TREE);
9889
9890   types[MIPS_INT_FTYPE_DF_DF]
9891     = build_function_type_list (integer_type_node,
9892                                 double_type_node, double_type_node, NULL_TREE);
9893
9894   types[MIPS_SF_FTYPE_V2SF]
9895     = build_function_type_list (float_type_node, V2SF_type_node, NULL_TREE);
9896
9897   types[MIPS_SF_FTYPE_SF]
9898     = build_function_type_list (float_type_node,
9899                                 float_type_node, NULL_TREE);
9900
9901   types[MIPS_SF_FTYPE_SF_SF]
9902     = build_function_type_list (float_type_node,
9903                                 float_type_node, float_type_node, NULL_TREE);
9904
9905   types[MIPS_DF_FTYPE_DF]
9906     = build_function_type_list (double_type_node,
9907                                 double_type_node, NULL_TREE);
9908
9909   types[MIPS_DF_FTYPE_DF_DF]
9910     = build_function_type_list (double_type_node,
9911                                 double_type_node, double_type_node, NULL_TREE);
9912
9913   /* Iterate through all of the bdesc arrays, initializing all of the
9914      builtin functions.  */
9915
9916   offset = 0;
9917   for (m = bdesc_arrays; m < &bdesc_arrays[ARRAY_SIZE (bdesc_arrays)]; m++)
9918     {
9919       if (m->proc == PROCESSOR_DEFAULT || (m->proc == mips_arch))
9920         for (d = m->bdesc; d < &m->bdesc[m->size]; d++)
9921           if ((d->target_flags & target_flags) == d->target_flags)
9922             lang_hooks.builtin_function (d->name, types[d->function_type],
9923                                          d - m->bdesc + offset,
9924                                          BUILT_IN_MD, NULL, NULL);
9925       offset += m->size;
9926     }
9927 }
9928
9929 /* Expand a MIPS_BUILTIN_DIRECT function.  ICODE is the code of the
9930    .md pattern and ARGLIST is the list of function arguments.  TARGET,
9931    if nonnull, suggests a good place to put the result.  */
9932
9933 static rtx
9934 mips_expand_builtin_direct (enum insn_code icode, rtx target, tree arglist)
9935 {
9936   rtx ops[MAX_RECOG_OPERANDS];
9937   int i;
9938
9939   target = mips_prepare_builtin_target (icode, 0, target);
9940   for (i = 1; i < insn_data[icode].n_operands; i++)
9941     ops[i] = mips_prepare_builtin_arg (icode, i, &arglist);
9942
9943   switch (insn_data[icode].n_operands)
9944     {
9945     case 2:
9946       emit_insn (GEN_FCN (icode) (target, ops[1]));
9947       break;
9948
9949     case 3:
9950       emit_insn (GEN_FCN (icode) (target, ops[1], ops[2]));
9951       break;
9952
9953     case 4:
9954       emit_insn (GEN_FCN (icode) (target, ops[1], ops[2], ops[3]));
9955       break;
9956
9957     default:
9958       gcc_unreachable ();
9959     }
9960   return target;
9961 }
9962
9963 /* Expand a __builtin_mips_movt_*_ps() or __builtin_mips_movf_*_ps()
9964    function (TYPE says which).  ARGLIST is the list of arguments to the
9965    function, ICODE is the instruction that should be used to compare
9966    the first two arguments, and COND is the condition it should test.
9967    TARGET, if nonnull, suggests a good place to put the result.  */
9968
9969 static rtx
9970 mips_expand_builtin_movtf (enum mips_builtin_type type,
9971                            enum insn_code icode, enum mips_fp_condition cond,
9972                            rtx target, tree arglist)
9973 {
9974   rtx cmp_result, op0, op1;
9975
9976   cmp_result = mips_prepare_builtin_target (icode, 0, 0);
9977   op0 = mips_prepare_builtin_arg (icode, 1, &arglist);
9978   op1 = mips_prepare_builtin_arg (icode, 2, &arglist);
9979   emit_insn (GEN_FCN (icode) (cmp_result, op0, op1, GEN_INT (cond)));
9980
9981   icode = CODE_FOR_mips_cond_move_tf_ps;
9982   target = mips_prepare_builtin_target (icode, 0, target);
9983   if (type == MIPS_BUILTIN_MOVT)
9984     {
9985       op1 = mips_prepare_builtin_arg (icode, 2, &arglist);
9986       op0 = mips_prepare_builtin_arg (icode, 1, &arglist);
9987     }
9988   else
9989     {
9990       op0 = mips_prepare_builtin_arg (icode, 1, &arglist);
9991       op1 = mips_prepare_builtin_arg (icode, 2, &arglist);
9992     }
9993   emit_insn (gen_mips_cond_move_tf_ps (target, op0, op1, cmp_result));
9994   return target;
9995 }
9996
9997 /* Expand a comparison builtin of type BUILTIN_TYPE.  ICODE is the code
9998    of the comparison instruction and COND is the condition it should test.
9999    ARGLIST is the list of function arguments and TARGET, if nonnull,
10000    suggests a good place to put the boolean result.  */
10001
10002 static rtx
10003 mips_expand_builtin_compare (enum mips_builtin_type builtin_type,
10004                              enum insn_code icode, enum mips_fp_condition cond,
10005                              rtx target, tree arglist)
10006 {
10007   rtx label1, label2, if_then_else;
10008   rtx pat, cmp_result, ops[MAX_RECOG_OPERANDS];
10009   rtx target_if_equal, target_if_unequal;
10010   int cmp_value, i;
10011
10012   if (target == 0 || GET_MODE (target) != SImode)
10013     target = gen_reg_rtx (SImode);
10014
10015   /* Prepare the operands to the comparison.  */
10016   cmp_result = mips_prepare_builtin_target (icode, 0, 0);
10017   for (i = 1; i < insn_data[icode].n_operands - 1; i++)
10018     ops[i] = mips_prepare_builtin_arg (icode, i, &arglist);
10019
10020   switch (insn_data[icode].n_operands)
10021     {
10022     case 4:
10023       pat = GEN_FCN (icode) (cmp_result, ops[1], ops[2], GEN_INT (cond));
10024       break;
10025
10026     case 6:
10027       pat = GEN_FCN (icode) (cmp_result, ops[1], ops[2],
10028                              ops[3], ops[4], GEN_INT (cond));
10029       break;
10030
10031     default:
10032       gcc_unreachable ();
10033     }
10034
10035   /* If the comparison sets more than one register, we define the result
10036      to be 0 if all registers are false and -1 if all registers are true.
10037      The value of the complete result is indeterminate otherwise.  It is
10038      possible to test individual registers using SUBREGs.
10039
10040      Set up CMP_RESULT, CMP_VALUE, TARGET_IF_EQUAL and TARGET_IF_UNEQUAL so
10041      that the result should be TARGET_IF_EQUAL if (EQ CMP_RESULT CMP_VALUE)
10042      and TARGET_IF_UNEQUAL otherwise.  */
10043   if (builtin_type == MIPS_BUILTIN_CMP_ALL)
10044     {
10045       cmp_value = -1;
10046       target_if_equal = const1_rtx;
10047       target_if_unequal = const0_rtx;
10048     }
10049   else
10050     {
10051       cmp_value = 0;
10052       target_if_equal = const0_rtx;
10053       target_if_unequal = const1_rtx;
10054       if (builtin_type == MIPS_BUILTIN_CMP_UPPER)
10055         cmp_result = simplify_gen_subreg (CCmode, cmp_result, CCV2mode, 4);
10056       else if (builtin_type == MIPS_BUILTIN_CMP_LOWER)
10057         cmp_result = simplify_gen_subreg (CCmode, cmp_result, CCV2mode, 0);
10058     }
10059
10060   /* First assume that CMP_RESULT == CMP_VALUE.  */
10061   emit_move_insn (target, target_if_equal);
10062
10063   /* Branch to LABEL1 if CMP_RESULT != CMP_VALUE.  */
10064   emit_insn (pat);
10065   label1 = gen_label_rtx ();
10066   label2 = gen_label_rtx ();
10067   if_then_else
10068     = gen_rtx_IF_THEN_ELSE (VOIDmode,
10069                             gen_rtx_fmt_ee (NE, GET_MODE (cmp_result),
10070                                             cmp_result, GEN_INT (cmp_value)),
10071                             gen_rtx_LABEL_REF (VOIDmode, label1), pc_rtx);
10072   emit_jump_insn (gen_rtx_SET (VOIDmode, pc_rtx, if_then_else));
10073   emit_jump_insn (gen_rtx_SET (VOIDmode, pc_rtx,
10074                                gen_rtx_LABEL_REF (VOIDmode, label2)));
10075   emit_barrier ();
10076   emit_label (label1);
10077
10078   /* Fix TARGET for CMP_RESULT != CMP_VALUE.  */
10079   emit_move_insn (target, target_if_unequal);
10080   emit_label (label2);
10081
10082   return target;
10083 }
10084 \f
10085 #include "gt-mips.h"