OSDN Git Service

* config/m68k/m68k-none.h: Introduce new ColdFire archs.
[pf3gnuchains/gcc-fork.git] / gcc / config / m68k / m68k.h
1 /* Definitions of target machine for GNU compiler.
2    Sun 68000/68020 version.
3    Copyright (C) 1987, 1988, 1993, 1994, 1995, 1996, 1997, 1998, 1999,
4    2000, 2001, 2002, 2003 Free Software Foundation, Inc.
5
6 This file is part of GNU CC.
7
8 GNU CC is free software; you can redistribute it and/or modify
9 it under the terms of the GNU General Public License as published by
10 the Free Software Foundation; either version 2, or (at your option)
11 any later version.
12
13 GNU CC is distributed in the hope that it will be useful,
14 but WITHOUT ANY WARRANTY; without even the implied warranty of
15 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16 GNU General Public License for more details.
17
18 You should have received a copy of the GNU General Public License
19 along with GNU CC; see the file COPYING.  If not, write to
20 the Free Software Foundation, 59 Temple Place - Suite 330,
21 Boston, MA 02111-1307, USA.  */
22
23
24 /* Note that some other tm.h files include this one and then override
25    many of the definitions that relate to assembler syntax.  */
26
27 /* Target CPU builtins.  */
28 #define TARGET_CPU_CPP_BUILTINS()               \
29   do                                            \
30     {                                           \
31         builtin_define ("__mc68000__");         \
32         if (TARGET_68020)                       \
33           builtin_define ("__mc68020__");       \
34         builtin_define ("__m68k__");            \
35         builtin_assert ("cpu=m68k");            \
36         builtin_assert ("machine=m68k");        \
37     }                                           \
38   while (0)
39
40
41 /* Classify the groups of pseudo-ops used to assemble QI, HI and SI
42    quantities.  */
43 #define INT_OP_STANDARD 0       /* .byte, .short, .long */
44 #define INT_OP_DOT_WORD 1       /* .byte, .word, .long */
45 #define INT_OP_NO_DOT   2       /* byte, short, long */
46 #define INT_OP_DC       3       /* dc.b, dc.w, dc.l */
47
48 /* Set the default */
49 #define INT_OP_GROUP INT_OP_DOT_WORD
50
51 /* Print subsidiary information on the compiler version in use.  */
52 #ifdef MOTOROLA
53 #define TARGET_VERSION fprintf (stderr, " (68k, Motorola syntax)");
54 #else
55 #define TARGET_VERSION fprintf (stderr, " (68k, MIT syntax)");
56 #endif
57
58 /* Run-time compilation parameters selecting different hardware subsets.  */
59
60 extern int target_flags;
61
62 /* Macros used in the machine description to test the flags.  */
63
64 /* Compile for a 68020 (not a 68000 or 68010).  */
65 #define MASK_68020      1
66 #define TARGET_68020 (target_flags & MASK_68020)
67
68 /* Compile 68881 insns for floating point (not library calls).  */
69 #define MASK_68881      2
70 #define TARGET_68881 (target_flags & MASK_68881)
71
72 /* Compile using 68020 bit-field insns.  */
73 #define MASK_BITFIELD   4
74 #define TARGET_BITFIELD (target_flags & MASK_BITFIELD)
75
76 /* Compile using rtd insn calling sequence.
77    This will not work unless you use prototypes at least
78    for all functions that can take varying numbers of args.  */
79 #define MASK_RTD        8
80 #define TARGET_RTD (target_flags & MASK_RTD)
81
82 /* Compile passing first two args in regs 0 and 1.
83    This exists only to test compiler features that will
84    be needed for RISC chips.  It is not usable
85    and is not intended to be usable on this cpu.  */
86 #define MASK_REGPARM    16
87 #define TARGET_REGPARM (target_flags & MASK_REGPARM)
88
89 /* Compile with 16-bit `int'.  */
90 #define MASK_SHORT      32
91 #define TARGET_SHORT (target_flags & MASK_SHORT)
92
93 /* Optimize for 68040, but still allow execution on 68020
94    (-m68020-40 or -m68040).
95    The 68040 will execute all 68030 and 68881/2 instructions, but some
96    of them must be emulated in software by the OS.  When TARGET_68040 is
97    turned on, these instructions won't be used.  This code will still
98    run on a 68030 and 68881/2.  */
99 #define MASK_68040      256
100 #define TARGET_68040 (target_flags & MASK_68040)
101
102 /* Use the 68040-only fp instructions (-m68040 or -m68060).  */
103 #define MASK_68040_ONLY 512
104 #define TARGET_68040_ONLY (target_flags & MASK_68040_ONLY)
105
106 /* Optimize for 68060, but still allow execution on 68020
107    (-m68020-60 or -m68060).
108    The 68060 will execute all 68030 and 68881/2 instructions, but some
109    of them must be emulated in software by the OS.  When TARGET_68060 is
110    turned on, these instructions won't be used.  This code will still
111    run on a 68030 and 68881/2.  */
112 #define MASK_68060      1024
113 #define TARGET_68060 (target_flags & MASK_68060)
114
115 /* Compile for mcf5200 */
116 #define MASK_5200       2048
117 #define TARGET_5200 (target_flags & MASK_5200)
118
119 /* Align ints to a word boundary.  This breaks compatibility with the 
120    published ABI's for structures containing ints, but produces faster
121    code on cpus with 32 bit busses (020, 030, 040, 060, CPU32+, coldfire).
122    It's required for coldfire cpus without a misalignment module.  */
123 #define MASK_ALIGN_INT  4096
124 #define TARGET_ALIGN_INT (target_flags & MASK_ALIGN_INT)
125
126 /* Compile for a CPU32 */
127         /* A 68020 without bitfields is a good heuristic for a CPU32 */
128 #define TARGET_CPU32    (TARGET_68020 && !TARGET_BITFIELD)
129
130 /* Use PC-relative addressing modes (without using a global offset table).
131    The m68000 supports 16-bit PC-relative addressing.
132    The m68020 supports 32-bit PC-relative addressing
133    (using outer displacements).
134
135    Under this model, all SYMBOL_REFs (and CONSTs) and LABEL_REFs are
136    treated as all containing an implicit PC-relative component, and hence
137    cannot be used directly as addresses for memory writes.  See the comments
138    in m68k.c for more information.  */
139 #define MASK_PCREL      8192
140 #define TARGET_PCREL    (target_flags & MASK_PCREL)
141
142 /* Relax strict alignment.  */
143 #define MASK_NO_STRICT_ALIGNMENT 16384
144 #define TARGET_STRICT_ALIGNMENT  (~target_flags & MASK_NO_STRICT_ALIGNMENT)
145
146 /* Build for ColdFire v3 */
147 #define MASK_CFV3       0x8000
148 #define TARGET_CFV3     (target_flags & MASK_CFV3)
149
150 /* Build for ColdFire v4 */
151 #define MASK_CFV4       0x10000
152 #define TARGET_CFV4     (target_flags & MASK_CFV4)
153
154 /* Divide support for ColdFire */
155 #define MASK_CF_HWDIV   0x40000
156 #define TARGET_CF_HWDIV (target_flags & MASK_CF_HWDIV)
157
158 /* Compile for mcf582 */
159 #define MASK_528x       0x80000
160 #define TARGET_528x (target_flags & MASK_528x)
161
162
163 /* Is the target a coldfire */
164 #define MASK_COLDFIRE   (MASK_5200|MASK_528x|MASK_CFV3|MASK_CFV4)
165 #define TARGET_COLDFIRE (target_flags & MASK_COLDFIRE)
166
167 /* Which bits can be set by specifying a coldfire */
168 #define MASK_ALL_CF_BITS        (MASK_COLDFIRE|MASK_CF_HWDIV)
169
170 /* Macro to define tables used to set the flags.
171    This is a list in braces of pairs in braces,
172    each pair being { "NAME", VALUE }
173    where VALUE is the bits to set or minus the bits to clear.
174    An empty string NAME is used to identify the default VALUE.  */
175
176 #define TARGET_SWITCHES                                                 \
177   { { "68020", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY),      \
178       N_("Generate code for a 68020") },                                \
179     { "c68020", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY),     \
180       N_("Generate code for a 68020") },                                \
181     { "68020", (MASK_68020|MASK_BITFIELD), "" },                        \
182     { "c68020", (MASK_68020|MASK_BITFIELD), "" },                       \
183     { "68000", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY        \
184                 |MASK_68020|MASK_BITFIELD|MASK_68881),                  \
185       N_("Generate code for a 68000") },                                \
186     { "c68000", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY       \
187                 |MASK_68020|MASK_BITFIELD|MASK_68881),                  \
188       N_("Generate code for a 68000") },                                \
189     { "bitfield", MASK_BITFIELD,                                        \
190       N_("Use the bit-field instructions") },                           \
191     { "nobitfield", - MASK_BITFIELD,                                    \
192       N_("Do not use the bit-field instructions") },                    \
193     { "rtd", MASK_RTD,                                                  \
194       N_("Use different calling convention using 'rtd'") },             \
195     { "nortd", - MASK_RTD,                                              \
196       N_("Use normal calling convention") },                            \
197     { "short", MASK_SHORT,                                              \
198       N_("Consider type `int' to be 16 bits wide") },                   \
199     { "noshort", - MASK_SHORT,                                          \
200       N_("Consider type `int' to be 32 bits wide") },                   \
201     { "68881", MASK_68881, "" },                                        \
202     { "soft-float", - (MASK_68040_ONLY|MASK_68881),                     \
203       N_("Generate code with library calls for floating point") },      \
204     { "68020-40", -(MASK_ALL_CF_BITS|MASK_68060|MASK_68040_ONLY),               \
205       N_("Generate code for a 68040, without any new instructions") },  \
206     { "68020-40", (MASK_BITFIELD|MASK_68881|MASK_68020|MASK_68040), ""},\
207     { "68020-60", -(MASK_ALL_CF_BITS|MASK_68040_ONLY),                          \
208       N_("Generate code for a 68060, without any new instructions") },  \
209     { "68020-60", (MASK_BITFIELD|MASK_68881|MASK_68020|MASK_68040       \
210                    |MASK_68060), "" },                                  \
211     { "68030", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY),      \
212       N_("Generate code for a 68030") },                                \
213     { "68030", (MASK_68020|MASK_BITFIELD), "" },                        \
214     { "68040", - (MASK_ALL_CF_BITS|MASK_68060),                         \
215       N_("Generate code for a 68040") },                                \
216     { "68040", (MASK_68020|MASK_68881|MASK_BITFIELD                     \
217                 |MASK_68040_ONLY|MASK_68040), "" },                     \
218     { "68060", - (MASK_ALL_CF_BITS|MASK_68040),                         \
219       N_("Generate code for a 68060") },                                \
220     { "68060", (MASK_68020|MASK_68881|MASK_BITFIELD                     \
221                 |MASK_68040_ONLY|MASK_68060), "" },                     \
222     { "5200", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY|MASK_68020      \
223                 |MASK_BITFIELD|MASK_68881),                             \
224       N_("Generate code for a 520X") },                                 \
225     { "5200", (MASK_5200), "" },                                        \
226     { "5206e", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY|MASK_68020     \
227                 |MASK_BITFIELD|MASK_68881),                             \
228       N_("Generate code for a 5206e") },                                        \
229     { "5206e", (MASK_5200|MASK_CF_HWDIV), "" },                                 \
230     { "528x", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY|MASK_68020      \
231                 |MASK_BITFIELD|MASK_68881),                             \
232       N_("Generate code for a 528x") },                                 \
233     { "528x", (MASK_528x|MASK_CF_HWDIV), "" },                                  \
234     { "5307", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY|MASK_68020      \
235                 |MASK_BITFIELD|MASK_68881),                             \
236       N_("Generate code for a 5307") },                                 \
237     { "5307", (MASK_CFV3|MASK_CF_HWDIV), "" },                                  \
238     { "5407", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY|MASK_68020      \
239                 |MASK_BITFIELD|MASK_68881),                             \
240       N_("Generate code for a 5407") },                                 \
241     { "5407", (MASK_CFV4|MASK_CF_HWDIV), "" },                                  \
242     { "68851", 0,                                                       \
243       N_("Generate code for a 68851") },                                \
244     { "no-68851", 0,                                                    \
245       N_("Do no generate code for a 68851") },                          \
246     { "68302", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY        \
247                   |MASK_68020|MASK_BITFIELD|MASK_68881),                \
248       N_("Generate code for a 68302") },                                \
249     { "68332", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY        \
250                   |MASK_BITFIELD|MASK_68881),                           \
251       N_("Generate code for a 68332") },                                \
252     { "68332", MASK_68020, "" },                                        \
253     { "cpu32", - (MASK_ALL_CF_BITS|MASK_68060|MASK_68040|MASK_68040_ONLY        \
254                   |MASK_BITFIELD|MASK_68881),                           \
255       N_("Generate code for a cpu32") },                                \
256     { "cpu32", MASK_68020, "" },                                        \
257     { "align-int", MASK_ALIGN_INT,                                      \
258       N_("Align variables on a 32-bit boundary") },                     \
259     { "no-align-int", -MASK_ALIGN_INT,                                  \
260       N_("Align variables on a 16-bit boundary") },                     \
261     { "pcrel", MASK_PCREL,                                              \
262       N_("Generate pc-relative code") },                                \
263     { "strict-align", -MASK_NO_STRICT_ALIGNMENT,                        \
264       N_("Do not use unaligned memory references") },                   \
265     { "no-strict-align", MASK_NO_STRICT_ALIGNMENT,                      \
266       N_("Use unaligned memory references") },                          \
267     SUBTARGET_SWITCHES                                                  \
268     { "", TARGET_DEFAULT, "" }}
269 /* TARGET_DEFAULT is defined in sun*.h and isi.h, etc.  */
270
271 /* This macro is similar to `TARGET_SWITCHES' but defines names of
272    command options that have values.  Its definition is an
273    initializer with a subgrouping for each command option.
274
275    Each subgrouping contains a string constant, that defines the
276    fixed part of the option name, and the address of a variable.  The
277    variable, type `char *', is set to the variable part of the given
278    option if the fixed part matches.  The actual option name is made
279    by appending `-m' to the specified name.  */
280 #define TARGET_OPTIONS                                                  \
281 { { "align-loops=",     &m68k_align_loops_string,                       \
282     N_("Loop code aligned to this power of 2"), 0},                     \
283   { "align-jumps=",     &m68k_align_jumps_string,                       \
284     N_("Jump targets are aligned to this power of 2"), 0},              \
285   { "align-functions=", &m68k_align_funcs_string,                       \
286     N_("Function starts are aligned to this power of 2"), 0},           \
287   SUBTARGET_OPTIONS                                                     \
288 }
289
290 /* Sometimes certain combinations of command options do not make
291    sense on a particular target machine.  You can define a macro
292    `OVERRIDE_OPTIONS' to take account of this.  This macro, if
293    defined, is executed once just after all the command options have
294    been parsed.
295
296    Don't use this macro to turn on various extra optimizations for
297    `-O'.  That is what `OPTIMIZATION_OPTIONS' is for.  */
298
299 #define OVERRIDE_OPTIONS   override_options()
300
301 /* These are meant to be redefined in the host dependent files */
302 #define SUBTARGET_SWITCHES
303 #define SUBTARGET_OPTIONS
304 #define SUBTARGET_OVERRIDE_OPTIONS
305 \f
306 /* target machine storage layout */
307
308 /* Define for XFmode extended real floating point support.  */
309 #define LONG_DOUBLE_TYPE_SIZE 96
310
311 /* Set the value of FLT_EVAL_METHOD in float.h.  When using 68040 fp
312    instructions, we get proper intermediate rounding, otherwise we 
313    get extended precision results.  */
314 #define TARGET_FLT_EVAL_METHOD (TARGET_68040_ONLY ? 0 : 2)
315
316 /* Define this if most significant bit is lowest numbered
317    in instructions that operate on numbered bit-fields.
318    This is true for 68020 insns such as bfins and bfexts.
319    We make it true always by avoiding using the single-bit insns
320    except in special cases with constant bit numbers.  */
321 #define BITS_BIG_ENDIAN 1
322
323 /* Define this if most significant byte of a word is the lowest numbered.  */
324 /* That is true on the 68000.  */
325 #define BYTES_BIG_ENDIAN 1
326
327 /* Define this if most significant word of a multiword number is the lowest
328    numbered.  */
329 /* For 68000 we can decide arbitrarily
330    since there are no machine instructions for them.
331    So let's be consistent.  */
332 #define WORDS_BIG_ENDIAN 1
333
334 /* Width of a word, in units (bytes).  */
335 #define UNITS_PER_WORD 4
336
337 /* Allocation boundary (in *bits*) for storing arguments in argument list.  */
338 #define PARM_BOUNDARY (TARGET_SHORT ? 16 : 32)
339
340 /* Boundary (in *bits*) on which stack pointer should be aligned.  */
341 #define STACK_BOUNDARY 16
342
343 /* Allocation boundary (in *bits*) for the code of a function.  */
344 #define FUNCTION_BOUNDARY (1 << (m68k_align_funcs + 3))
345
346 /* Alignment of field after `int : 0' in a structure.  */
347 #define EMPTY_FIELD_BOUNDARY 16
348
349 /* No data type wants to be aligned rounder than this. 
350    Most published ABIs say that ints should be aligned on 16 bit
351    boundaries, but cpus with 32 bit busses get better performance
352    aligned on 32 bit boundaries.  Coldfires without a misalignment
353    module require 32 bit alignment.  */
354 #define BIGGEST_ALIGNMENT (TARGET_ALIGN_INT ? 32 : 16)
355
356 /* Set this nonzero if move instructions will actually fail to work
357    when given unaligned data.  */
358 #define STRICT_ALIGNMENT (TARGET_STRICT_ALIGNMENT)
359
360 /* Maximum power of 2 that code can be aligned to.  */
361 #define MAX_CODE_ALIGN  2                       /* 4 byte alignment */
362
363 /* Align loop starts for optimal branching.  */
364 #define LOOP_ALIGN(LABEL) (m68k_align_loops)
365
366 /* This is how to align an instruction for optimal branching.  */
367 #define LABEL_ALIGN_AFTER_BARRIER(LABEL) (m68k_align_jumps)
368
369 /* Define number of bits in most basic integer type.
370    (If undefined, default is BITS_PER_WORD).  */
371
372 #define INT_TYPE_SIZE (TARGET_SHORT ? 16 : 32)
373
374 /* Define these to avoid dependence on meaning of `int'.  */
375  
376 #define WCHAR_TYPE "long int"
377 #define WCHAR_TYPE_SIZE 32
378 \f
379 /* Standard register usage.  */
380
381 /* Number of actual hardware registers.
382    The hardware registers are assigned numbers for the compiler
383    from 0 to just below FIRST_PSEUDO_REGISTER.
384    All registers that the compiler knows about must be given numbers,
385    even those that are not normally considered general registers.
386    For the 68000, we give the data registers numbers 0-7,
387    the address registers numbers 010-017,
388    and the 68881 floating point registers numbers 020-027.  */
389 #define FIRST_PSEUDO_REGISTER 24
390
391 /* This defines the register which is used to hold the offset table for PIC.  */
392 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? 13 : INVALID_REGNUM)
393
394 /* 1 for registers that have pervasive standard uses
395    and are not available for the register allocator.
396    On the 68000, only the stack pointer is such.  */
397
398 #define FIXED_REGISTERS        \
399  {/* Data registers.  */       \
400   0, 0, 0, 0, 0, 0, 0, 0,      \
401                                \
402   /* Address registers.  */    \
403   0, 0, 0, 0, 0, 0, 0, 1,      \
404                                \
405   /* Floating point registers  \
406      (if available).  */       \
407   0, 0, 0, 0, 0, 0, 0, 0 }
408
409 /* 1 for registers not available across function calls.
410    These must include the FIXED_REGISTERS and also any
411    registers that can be used without being saved.
412    The latter must include the registers where values are returned
413    and the register where structure-value addresses are passed.
414    Aside from that, you can include as many other registers as you like.  */
415 #define CALL_USED_REGISTERS \
416  {1, 1, 0, 0, 0, 0, 0, 0,   \
417   1, 1, 0, 0, 0, 0, 0, 1,   \
418   1, 1, 0, 0, 0, 0, 0, 0 }
419
420
421 /* Make sure everything's fine if we *don't* have a given processor.
422    This assumes that putting a register in fixed_regs will keep the
423    compiler's mitts completely off it.  We don't bother to zero it out
424    of register classes.  */
425
426 #define CONDITIONAL_REGISTER_USAGE                              \
427 {                                                               \
428   int i;                                                        \
429   HARD_REG_SET x;                                               \
430   if (! TARGET_68881)                                           \
431     {                                                           \
432       COPY_HARD_REG_SET (x, reg_class_contents[(int)FP_REGS]);  \
433       for (i = 0; i < FIRST_PSEUDO_REGISTER; i++ )              \
434        if (TEST_HARD_REG_BIT (x, i))                            \
435         fixed_regs[i] = call_used_regs[i] = 1;                  \
436     }                                                           \
437   if (PIC_OFFSET_TABLE_REGNUM != INVALID_REGNUM)                \
438     fixed_regs[PIC_OFFSET_TABLE_REGNUM]                         \
439       = call_used_regs[PIC_OFFSET_TABLE_REGNUM] = 1;            \
440 }
441
442 /* Return number of consecutive hard regs needed starting at reg REGNO
443    to hold something of mode MODE.
444    This is ordinarily the length in words of a value of mode MODE
445    but can be less for certain modes in special long registers.
446
447    On the 68000, ordinary registers hold 32 bits worth;
448    for the 68881 registers, a single register is always enough for
449    anything that can be stored in them at all.  */
450 #define HARD_REGNO_NREGS(REGNO, MODE)   \
451   ((REGNO) >= 16 ? GET_MODE_NUNITS (MODE)       \
452    : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
453
454 /* Value is 1 if hard register REGNO can hold a value of machine-mode MODE.
455    On the 68000, the cpu registers can hold any mode but the 68881 registers
456    can hold only SFmode or DFmode.  */
457
458 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
459   (((REGNO) < 16                                        \
460     && !((REGNO) < 8 && (REGNO) + GET_MODE_SIZE (MODE) / 4 > 8))        \
461    || ((REGNO) >= 16 && (REGNO) < 24                                    \
462        && (GET_MODE_CLASS (MODE) == MODE_FLOAT          \
463            || GET_MODE_CLASS (MODE) == MODE_COMPLEX_FLOAT)              \
464        && GET_MODE_UNIT_SIZE (MODE) <= 12))
465
466
467 /* Value is 1 if it is a good idea to tie two pseudo registers
468    when one has mode MODE1 and one has mode MODE2.
469    If HARD_REGNO_MODE_OK could produce different values for MODE1 and MODE2,
470    for any hard reg, then this must be 0 for correct output.  */
471 #define MODES_TIEABLE_P(MODE1, MODE2)                   \
472   (! TARGET_68881                                       \
473    || ((GET_MODE_CLASS (MODE1) == MODE_FLOAT            \
474         || GET_MODE_CLASS (MODE1) == MODE_COMPLEX_FLOAT)        \
475        == (GET_MODE_CLASS (MODE2) == MODE_FLOAT         \
476            || GET_MODE_CLASS (MODE2) == MODE_COMPLEX_FLOAT)))
477
478 /* Specify the registers used for certain standard purposes.
479    The values of these macros are register numbers.  */
480
481 /* m68000 pc isn't overloaded on a register.  */
482 /* #define PC_REGNUM  */
483
484 /* Register to use for pushing function arguments.  */
485 #define STACK_POINTER_REGNUM 15
486
487 /* Base register for access to local variables of the function.  */
488 #define FRAME_POINTER_REGNUM 14
489
490 /* Value should be nonzero if functions must have frame pointers.
491    Zero means the frame pointer need not be set up (and parms
492    may be accessed via the stack pointer) in functions that seem suitable.
493    This is computed in `reload', in reload1.c.  */
494 #define FRAME_POINTER_REQUIRED 0
495
496 /* Base register for access to arguments of the function.  */
497 #define ARG_POINTER_REGNUM 14
498
499 /* Register in which static-chain is passed to a function.  */
500 #define STATIC_CHAIN_REGNUM 8
501
502 /* Register in which address to store a structure value
503    is passed to a function.  */
504 #define STRUCT_VALUE_REGNUM 9
505 \f
506 /* Define the classes of registers for register constraints in the
507    machine description.  Also define ranges of constants.
508
509    One of the classes must always be named ALL_REGS and include all hard regs.
510    If there is more than one class, another class must be named NO_REGS
511    and contain no registers.
512
513    The name GENERAL_REGS must be the name of a class (or an alias for
514    another name such as ALL_REGS).  This is the class of registers
515    that is allowed by "g" or "r" in a register constraint.
516    Also, registers outside this class are allocated only when
517    instructions express preferences for them.
518
519    The classes must be numbered in nondecreasing order; that is,
520    a larger-numbered class must never be contained completely
521    in a smaller-numbered class.
522
523    For any two classes, it is very desirable that there be another
524    class that represents their union.  */
525
526 /* The 68000 has three kinds of registers, so eight classes would be
527    a complete set.  One of them is not needed.  */
528
529 enum reg_class {
530   NO_REGS, DATA_REGS,
531   ADDR_REGS, FP_REGS,
532   GENERAL_REGS, DATA_OR_FP_REGS,
533   ADDR_OR_FP_REGS, ALL_REGS,
534   LIM_REG_CLASSES };
535
536 #define N_REG_CLASSES (int) LIM_REG_CLASSES
537
538 /* Give names of register classes as strings for dump file.  */
539
540 #define REG_CLASS_NAMES \
541  { "NO_REGS", "DATA_REGS",              \
542    "ADDR_REGS", "FP_REGS",              \
543    "GENERAL_REGS", "DATA_OR_FP_REGS",   \
544    "ADDR_OR_FP_REGS", "ALL_REGS" }
545
546 /* Define which registers fit in which classes.
547    This is an initializer for a vector of HARD_REG_SET
548    of length N_REG_CLASSES.  */
549
550 #define REG_CLASS_CONTENTS \
551 {                                       \
552   {0x00000000},  /* NO_REGS */          \
553   {0x000000ff},  /* DATA_REGS */        \
554   {0x0000ff00},  /* ADDR_REGS */        \
555   {0x00ff0000},  /* FP_REGS */          \
556   {0x0000ffff},  /* GENERAL_REGS */     \
557   {0x00ff00ff},  /* DATA_OR_FP_REGS */  \
558   {0x00ffff00},  /* ADDR_OR_FP_REGS */  \
559   {0x00ffffff},  /* ALL_REGS */         \
560 }
561
562 /* The same information, inverted:
563    Return the class number of the smallest class containing
564    reg number REGNO.  This could be a conditional expression
565    or could index an array.  */
566
567 #define REGNO_REG_CLASS(REGNO) (((REGNO)>>3)+1)
568
569 /* The class value for index registers, and the one for base regs.  */
570
571 #define INDEX_REG_CLASS GENERAL_REGS
572 #define BASE_REG_CLASS ADDR_REGS
573
574 /* Get reg_class from a letter such as appears in the machine description.
575    We do a trick here to modify the effective constraints on the
576    machine description; we zorch the constraint letters that aren't
577    appropriate for a specific target.  This allows us to guarantee
578    that a specific kind of register will not be used for a given target
579    without fiddling with the register classes above.  */
580
581 #define REG_CLASS_FROM_LETTER(C) \
582   ((C) == 'a' ? ADDR_REGS :                     \
583    ((C) == 'd' ? DATA_REGS :                    \
584     ((C) == 'f' ? (TARGET_68881 ? FP_REGS :     \
585                    NO_REGS) :                   \
586      NO_REGS)))
587
588 /* The letters I, J, K, L and M in a register constraint string
589    can be used to stand for particular ranges of immediate operands.
590    This macro defines what the ranges are.
591    C is the letter, and VALUE is a constant value.
592    Return 1 if VALUE is in the range specified by C.
593
594    For the 68000, `I' is used for the range 1 to 8
595    allowed as immediate shift counts and in addq.
596    `J' is used for the range of signed numbers that fit in 16 bits.
597    `K' is for numbers that moveq can't handle.
598    `L' is for range -8 to -1, range of values that can be added with subq.
599    `M' is for numbers that moveq+notb can't handle.
600    'N' is for range 24 to 31, rotatert:SI 8 to 1 expressed as rotate.
601    'O' is for 16 (for rotate using swap).
602    'P' is for range 8 to 15, rotatert:HI 8 to 1 expressed as rotate.  */
603
604 #define CONST_OK_FOR_LETTER_P(VALUE, C) \
605   ((C) == 'I' ? (VALUE) > 0 && (VALUE) <= 8 : \
606    (C) == 'J' ? (VALUE) >= -0x8000 && (VALUE) <= 0x7FFF : \
607    (C) == 'K' ? (VALUE) < -0x80 || (VALUE) >= 0x80 : \
608    (C) == 'L' ? (VALUE) < 0 && (VALUE) >= -8 : \
609    (C) == 'M' ? (VALUE) < -0x100 || (VALUE) >= 0x100 : \
610    (C) == 'N' ? (VALUE) >= 24 && (VALUE) <= 31 : \
611    (C) == 'O' ? (VALUE) == 16 : \
612    (C) == 'P' ? (VALUE) >= 8 && (VALUE) <= 15 : 0)
613
614 /*
615  * A small bit of explanation:
616  * "G" defines all of the floating constants that are *NOT* 68881
617  * constants.  this is so 68881 constants get reloaded and the
618  * fpmovecr is used.
619  */
620 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)  \
621   ((C) == 'G' ? ! (TARGET_68881 && standard_68881_constant_p (VALUE)) : 0 )
622
623 /* A C expression that defines the optional machine-dependent constraint
624    letters that can be used to segregate specific types of operands,  
625    usually memory references, for the target machine.  It should return 1 if
626    VALUE corresponds to the operand type represented by the constraint letter
627    C.  If C is not defined as an extra constraint, the value returned should 
628    be 0 regardless of VALUE.  */
629
630 /* Letters in the range `Q' through `U' may be defined in a
631    machine-dependent fashion to stand for arbitrary operand types. 
632    The machine description macro `EXTRA_CONSTRAINT' is passed the
633    operand as its first argument and the constraint letter as its
634    second operand.
635
636    `Q' means address register indirect addressing mode.
637    `S' is for operands that satisfy 'm' when -mpcrel is in effect.
638    `T' is for operands that satisfy 's' when -mpcrel is not in effect.  */
639
640 #define EXTRA_CONSTRAINT(OP,CODE)                       \
641   (((CODE) == 'S')                                      \
642    ? (TARGET_PCREL                                      \
643       && GET_CODE (OP) == MEM                           \
644       && (GET_CODE (XEXP (OP, 0)) == SYMBOL_REF         \
645           || GET_CODE (XEXP (OP, 0)) == LABEL_REF       \
646           || GET_CODE (XEXP (OP, 0)) == CONST))         \
647    :                                                    \
648   (((CODE) == 'T')                                      \
649    ? ( !TARGET_PCREL                                    \
650       && (GET_CODE (OP) == SYMBOL_REF                   \
651           || GET_CODE (OP) == LABEL_REF                 \
652           || GET_CODE (OP) == CONST))                   \
653    :                                                    \
654   (((CODE) == 'Q')                                      \
655    ? (GET_CODE (OP) == MEM                              \
656       && GET_CODE (XEXP (OP, 0)) == REG)                \
657    :                                                    \
658    0)))
659
660 /* Given an rtx X being reloaded into a reg required to be
661    in class CLASS, return the class of reg to actually use.
662    In general this is just CLASS; but on some machines
663    in some cases it is preferable to use a more restrictive class.
664    On the 68000 series, use a data reg if possible when the
665    value is a constant in the range where moveq could be used
666    and we ensure that QImodes are reloaded into data regs.  */
667
668 #define PREFERRED_RELOAD_CLASS(X,CLASS)  \
669   ((GET_CODE (X) == CONST_INT                   \
670     && (unsigned) (INTVAL (X) + 0x80) < 0x100   \
671     && (CLASS) != ADDR_REGS)                    \
672    ? DATA_REGS                                  \
673    : (GET_MODE (X) == QImode && (CLASS) != ADDR_REGS) \
674    ? DATA_REGS                                  \
675    : (GET_CODE (X) == CONST_DOUBLE                                      \
676       && GET_MODE_CLASS (GET_MODE (X)) == MODE_FLOAT)                   \
677    ? (TARGET_68881 && (CLASS == FP_REGS || CLASS == DATA_OR_FP_REGS)    \
678       ? FP_REGS : NO_REGS)                                              \
679    : (TARGET_PCREL                              \
680       && (GET_CODE (X) == SYMBOL_REF || GET_CODE (X) == CONST \
681           || GET_CODE (X) == LABEL_REF))        \
682    ? ADDR_REGS                                  \
683    : (CLASS))
684
685 /* Force QImode output reloads from subregs to be allocated to data regs,
686    since QImode stores from address regs are not supported.  We make the
687    assumption that if the class is not ADDR_REGS, then it must be a superset
688    of DATA_REGS.  */
689
690 #define LIMIT_RELOAD_CLASS(MODE, CLASS) \
691   (((MODE) == QImode && (CLASS) != ADDR_REGS)   \
692    ? DATA_REGS                                  \
693    : (CLASS))
694
695 /* Return the maximum number of consecutive registers
696    needed to represent mode MODE in a register of class CLASS.  */
697 /* On the 68000, this is the size of MODE in words,
698    except in the FP regs, where a single reg is always enough.  */
699 #define CLASS_MAX_NREGS(CLASS, MODE)    \
700  ((CLASS) == FP_REGS ? 1 \
701   : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
702
703 /* Moves between fp regs and other regs are two insns.  */
704 #define REGISTER_MOVE_COST(MODE, CLASS1, CLASS2)        \
705   (((CLASS1) == FP_REGS && (CLASS2) != FP_REGS)         \
706     || ((CLASS2) == FP_REGS && (CLASS1) != FP_REGS)     \
707     ? 4 : 2)
708 \f
709 /* Stack layout; function entry, exit and calling.  */
710
711 /* Define this if pushing a word on the stack
712    makes the stack pointer a smaller address.  */
713 #define STACK_GROWS_DOWNWARD
714
715 /* Define this if the nominal address of the stack frame
716    is at the high-address end of the local variables;
717    that is, each additional local variable allocated
718    goes at a more negative offset in the frame.  */
719 #define FRAME_GROWS_DOWNWARD
720
721 /* Offset within stack frame to start allocating local variables at.
722    If FRAME_GROWS_DOWNWARD, this is the offset to the END of the
723    first local allocated.  Otherwise, it is the offset to the BEGINNING
724    of the first local allocated.  */
725 #define STARTING_FRAME_OFFSET 0
726
727 /* If we generate an insn to push BYTES bytes,
728    this says how many the stack pointer really advances by.
729    On the 68000, sp@- in a byte insn really pushes a word.
730    On the 5200 (coldfire), sp@- in a byte insn pushes just a byte.  */
731 #define PUSH_ROUNDING(BYTES) (TARGET_COLDFIRE ? BYTES : ((BYTES) + 1) & ~1)
732
733 /* We want to avoid trying to push bytes.  */
734 #define MOVE_BY_PIECES_P(SIZE, ALIGN) \
735   (move_by_pieces_ninsns (SIZE, ALIGN) < MOVE_RATIO \
736     && (((SIZE) >=16 && (ALIGN) >= 16) || (TARGET_COLDFIRE)))
737
738 /* Offset of first parameter from the argument pointer register value.  */
739 #define FIRST_PARM_OFFSET(FNDECL) 8
740
741 /* Value is the number of byte of arguments automatically
742    popped when returning from a subroutine call.
743    FUNDECL is the declaration node of the function (as a tree),
744    FUNTYPE is the data type of the function (as a tree),
745    or for a library call it is an identifier node for the subroutine name.
746    SIZE is the number of bytes of arguments passed on the stack.
747
748    On the 68000, the RTS insn cannot pop anything.
749    On the 68010, the RTD insn may be used to pop them if the number
750      of args is fixed, but if the number is variable then the caller
751      must pop them all.  RTD can't be used for library calls now
752      because the library is compiled with the Unix compiler.
753    Use of RTD is a selectable option, since it is incompatible with
754    standard Unix calling sequences.  If the option is not selected,
755    the caller must always pop the args.  */
756
757 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE)   \
758   ((TARGET_RTD && (!(FUNDECL) || TREE_CODE (FUNDECL) != IDENTIFIER_NODE)        \
759     && (TYPE_ARG_TYPES (FUNTYPE) == 0                           \
760         || (TREE_VALUE (tree_last (TYPE_ARG_TYPES (FUNTYPE)))   \
761             == void_type_node)))                                \
762    ? (SIZE) : 0)
763
764 /* Define how to find the value returned by a function.
765    VALTYPE is the data type of the value (as a tree).
766    If the precise function being called is known, FUNC is its FUNCTION_DECL;
767    otherwise, FUNC is 0.  */
768
769 /* On the 68000 the return value is in D0 regardless.  */
770
771 #define FUNCTION_VALUE(VALTYPE, FUNC)  \
772   gen_rtx_REG (TYPE_MODE (VALTYPE), 0)
773
774 /* Define how to find the value returned by a library function
775    assuming the value has mode MODE.  */
776
777 /* On the 68000 the return value is in D0 regardless.  */
778
779 #define LIBCALL_VALUE(MODE)  gen_rtx_REG (MODE, 0)
780
781 /* 1 if N is a possible register number for a function value.
782    On the 68000, d0 is the only register thus used.  */
783
784 #define FUNCTION_VALUE_REGNO_P(N) ((N) == 0)
785
786 /* Define this to be true when FUNCTION_VALUE_REGNO_P is true for
787    more than one register.  */
788
789 #define NEEDS_UNTYPED_CALL 0
790
791 /* Define this if PCC uses the nonreentrant convention for returning
792    structure and union values.  */
793
794 #define PCC_STATIC_STRUCT_RETURN
795
796 /* 1 if N is a possible register number for function argument passing.
797    On the 68000, no registers are used in this way.  */
798
799 #define FUNCTION_ARG_REGNO_P(N) 0
800 \f
801 /* Define a data type for recording info about an argument list
802    during the scan of that argument list.  This data type should
803    hold all necessary information about the function itself
804    and about the args processed so far, enough to enable macros
805    such as FUNCTION_ARG to determine where the next arg should go.
806
807    On the m68k, this is a single integer, which is a number of bytes
808    of arguments scanned so far.  */
809
810 #define CUMULATIVE_ARGS int
811
812 /* Initialize a variable CUM of type CUMULATIVE_ARGS
813    for a call to a function whose data type is FNTYPE.
814    For a library call, FNTYPE is 0.
815
816    On the m68k, the offset starts at 0.  */
817
818 #define INIT_CUMULATIVE_ARGS(CUM,FNTYPE,LIBNAME,INDIRECT)       \
819  ((CUM) = 0)
820
821 /* Update the data in CUM to advance over an argument
822    of mode MODE and data type TYPE.
823    (TYPE is null for libcalls where that information may not be available.)  */
824
825 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)    \
826  ((CUM) += ((MODE) != BLKmode                   \
827             ? (GET_MODE_SIZE (MODE) + 3) & ~3   \
828             : (int_size_in_bytes (TYPE) + 3) & ~3))
829
830 /* Define where to put the arguments to a function.
831    Value is zero to push the argument on the stack,
832    or a hard register in which to store the argument.
833
834    MODE is the argument's machine mode.
835    TYPE is the data type of the argument (as a tree).
836     This is null for libcalls where that information may
837     not be available.
838    CUM is a variable of type CUMULATIVE_ARGS which gives info about
839     the preceding args and about the function being called.
840    NAMED is nonzero if this argument is a named parameter
841     (otherwise it is an extra parameter matching an ellipsis).  */
842
843 /* On the 68000 all args are pushed, except if -mregparm is specified
844    then the first two words of arguments are passed in d0, d1.
845    *NOTE* -mregparm does not work.
846    It exists only to test register calling conventions.  */
847
848 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) \
849 ((TARGET_REGPARM && (CUM) < 8) ? gen_rtx_REG ((MODE), (CUM) / 4) : 0)
850
851 /* For an arg passed partly in registers and partly in memory,
852    this is the number of registers used.
853    For args passed entirely in registers or entirely in memory, zero.  */
854
855 #define FUNCTION_ARG_PARTIAL_NREGS(CUM, MODE, TYPE, NAMED) \
856 ((TARGET_REGPARM && (CUM) < 8                                   \
857   && 8 < ((CUM) + ((MODE) == BLKmode                            \
858                       ? int_size_in_bytes (TYPE)                \
859                       : GET_MODE_SIZE (MODE))))                 \
860  ? 2 - (CUM) / 4 : 0)
861
862 /* Output assembler code to FILE to increment profiler label # LABELNO
863    for profiling a function entry.  */
864
865 #define FUNCTION_PROFILER(FILE, LABELNO)  \
866   asm_fprintf (FILE, "\tlea %LLP%d,%Ra0\n\tjsr mcount\n", (LABELNO))
867
868 /* EXIT_IGNORE_STACK should be nonzero if, when returning from a function,
869    the stack pointer does not matter.  The value is tested only in
870    functions that have frame pointers.
871    No definition is equivalent to always zero.  */
872
873 #define EXIT_IGNORE_STACK 1
874
875 /* This is a hook for other tm files to change.  */
876 /* #define FUNCTION_EXTRA_EPILOGUE(FILE, SIZE) */
877
878 /* Determine if the epilogue should be output as RTL.
879    You should override this if you define FUNCTION_EXTRA_EPILOGUE.  */
880 #define USE_RETURN_INSN use_return_insn ()
881
882 /* Store in the variable DEPTH the initial difference between the
883    frame pointer reg contents and the stack pointer reg contents,
884    as of the start of the function body.  This depends on the layout
885    of the fixed parts of the stack frame and on how registers are saved.
886
887    On the 68k, if we have a frame, we must add one word to its length
888    to allow for the place that a6 is stored when we do have a frame pointer.
889    Otherwise, we would need to compute the offset from the frame pointer
890    of a local variable as a function of frame_pointer_needed, which
891    is hard.  */
892
893 #define INITIAL_FRAME_POINTER_OFFSET(DEPTH)                     \
894 { int regno;                                                    \
895   int offset = -4;                                              \
896   for (regno = 16; regno < FIRST_PSEUDO_REGISTER; regno++)      \
897     if (regs_ever_live[regno] && ! call_used_regs[regno])       \
898       offset += 12;                                             \
899   for (regno = 0; regno < 16; regno++)                          \
900     if (regs_ever_live[regno] && ! call_used_regs[regno])       \
901       offset += 4;                                              \
902   if (flag_pic && current_function_uses_pic_offset_table)       \
903     offset += 4;                                                \
904   (DEPTH) = (offset + ((get_frame_size () + 3) & -4)            \
905              + (get_frame_size () == 0 ? 0 : 4));               \
906 }
907
908 /* Output assembler code for a block containing the constant parts
909    of a trampoline, leaving space for the variable parts.  */
910
911 /* On the 68k, the trampoline looks like this:
912      movl #STATIC,a0
913      jmp  FUNCTION
914
915    WARNING: Targets that may run on 68040+ cpus must arrange for
916    the instruction cache to be flushed.  Previous incarnations of
917    the m68k trampoline code attempted to get around this by either
918    using an out-of-line transfer function or pc-relative data, but
919    the fact remains that the code to jump to the transfer function
920    or the code to load the pc-relative data needs to be flushed
921    just as much as the "variable" portion of the trampoline.  
922    Recognizing that a cache flush is going to be required anyway,
923    dispense with such notions and build a smaller trampoline.  */
924
925 /* Since more instructions are required to move a template into
926    place than to create it on the spot, don't use a template.  */
927
928 /* Length in units of the trampoline for entering a nested function.  */
929
930 #define TRAMPOLINE_SIZE 12
931
932 /* Alignment required for a trampoline in bits.  */
933
934 #define TRAMPOLINE_ALIGNMENT 16
935
936 /* Targets redefine this to invoke code to either flush the cache,
937    or enable stack execution (or both).  */
938
939 #ifndef FINALIZE_TRAMPOLINE
940 #define FINALIZE_TRAMPOLINE(TRAMP)
941 #endif
942
943 /* Emit RTL insns to initialize the variable parts of a trampoline.
944    FNADDR is an RTX for the address of the function's pure code.
945    CXT is an RTX for the static chain value for the function.
946
947    We generate a two-instructions program at address TRAMP :
948         movea.l &CXT,%a0
949         jmp FNADDR                                      */
950
951 #define INITIALIZE_TRAMPOLINE(TRAMP, FNADDR, CXT)                       \
952 {                                                                       \
953   emit_move_insn (gen_rtx_MEM (HImode, TRAMP), GEN_INT(0x207C));        \
954   emit_move_insn (gen_rtx_MEM (SImode, plus_constant (TRAMP, 2)), CXT); \
955   emit_move_insn (gen_rtx_MEM (HImode, plus_constant (TRAMP, 6)),       \
956                   GEN_INT(0x4EF9));                                     \
957   emit_move_insn (gen_rtx_MEM (SImode, plus_constant (TRAMP, 8)), FNADDR); \
958   FINALIZE_TRAMPOLINE(TRAMP);                                           \
959 }
960
961 /* This is the library routine that is used
962    to transfer control from the trampoline
963    to the actual nested function.
964    It is defined for backward compatibility,
965    for linking with object code that used the old
966    trampoline definition.  */
967
968 /* A colon is used with no explicit operands
969    to cause the template string to be scanned for %-constructs.  */
970 /* The function name __transfer_from_trampoline is not actually used.
971    The function definition just permits use of "asm with operands"
972    (though the operand list is empty).  */
973 #define TRANSFER_FROM_TRAMPOLINE                                \
974 void                                                            \
975 __transfer_from_trampoline ()                                   \
976 {                                                               \
977   register char *a0 asm ("%a0");                                \
978   asm (GLOBAL_ASM_OP "___trampoline");                          \
979   asm ("___trampoline:");                                       \
980   asm volatile ("move%.l %0,%@" : : "m" (a0[22]));              \
981   asm volatile ("move%.l %1,%0" : "=a" (a0) : "m" (a0[18]));    \
982   asm ("rts":);                                                 \
983 }
984 \f
985 /* Addressing modes, and classification of registers for them.  */
986
987 #define HAVE_POST_INCREMENT 1
988
989 #define HAVE_PRE_DECREMENT 1
990
991 /* Macros to check register numbers against specific register classes.  */
992
993 /* These assume that REGNO is a hard or pseudo reg number.
994    They give nonzero only if REGNO is a hard reg of the suitable class
995    or a pseudo reg currently allocated to a suitable hard reg.
996    Since they use reg_renumber, they are safe only once reg_renumber
997    has been allocated, which happens in local-alloc.c.  */
998
999 #define REGNO_OK_FOR_INDEX_P(REGNO) \
1000 ((REGNO) < 16 || (unsigned) reg_renumber[REGNO] < 16)
1001 #define REGNO_OK_FOR_BASE_P(REGNO) \
1002 (((REGNO) ^ 010) < 8 || (unsigned) (reg_renumber[REGNO] ^ 010) < 8)
1003 #define REGNO_OK_FOR_DATA_P(REGNO) \
1004 ((REGNO) < 8 || (unsigned) reg_renumber[REGNO] < 8)
1005 #define REGNO_OK_FOR_FP_P(REGNO) \
1006 (((REGNO) ^ 020) < 8 || (unsigned) (reg_renumber[REGNO] ^ 020) < 8)
1007
1008 /* Now macros that check whether X is a register and also,
1009    strictly, whether it is in a specified class.
1010
1011    These macros are specific to the 68000, and may be used only
1012    in code for printing assembler insns and in conditions for
1013    define_optimization.  */
1014
1015 /* 1 if X is a data register.  */
1016
1017 #define DATA_REG_P(X) (REG_P (X) && REGNO_OK_FOR_DATA_P (REGNO (X)))
1018
1019 /* 1 if X is an fp register.  */
1020
1021 #define FP_REG_P(X) (REG_P (X) && REGNO_OK_FOR_FP_P (REGNO (X)))
1022
1023 /* 1 if X is an address register  */
1024
1025 #define ADDRESS_REG_P(X) (REG_P (X) && REGNO_OK_FOR_BASE_P (REGNO (X)))
1026 \f
1027 /* Maximum number of registers that can appear in a valid memory address.  */
1028
1029 #define MAX_REGS_PER_ADDRESS 2
1030
1031 /* Recognize any constant value that is a valid address.  */
1032
1033 #define CONSTANT_ADDRESS_P(X)   \
1034   (GET_CODE (X) == LABEL_REF || GET_CODE (X) == SYMBOL_REF              \
1035    || GET_CODE (X) == CONST_INT || GET_CODE (X) == CONST                \
1036    || GET_CODE (X) == HIGH)
1037
1038 /* Nonzero if the constant value X is a legitimate general operand.
1039    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
1040
1041 #define LEGITIMATE_CONSTANT_P(X) (GET_MODE (X) != XFmode)
1042
1043 /* Nonzero if the constant value X is a legitimate general operand
1044    when generating PIC code.  It is given that flag_pic is on and 
1045    that X satisfies CONSTANT_P or is a CONST_DOUBLE.
1046
1047    PCREL_GENERAL_OPERAND_OK makes reload accept addresses that are
1048    accepted by insn predicates, but which would otherwise fail the
1049    `general_operand' test.  */
1050
1051 #ifndef REG_OK_STRICT
1052 #define PCREL_GENERAL_OPERAND_OK 0
1053 #else
1054 #define PCREL_GENERAL_OPERAND_OK (TARGET_PCREL)
1055 #endif
1056
1057 #define LEGITIMATE_PIC_OPERAND_P(X)     \
1058   (! symbolic_operand (X, VOIDmode)                             \
1059    || (GET_CODE (X) == SYMBOL_REF && SYMBOL_REF_FLAG (X))       \
1060    || PCREL_GENERAL_OPERAND_OK)
1061
1062 /* The macros REG_OK_FOR..._P assume that the arg is a REG rtx
1063    and check its validity for a certain class.
1064    We have two alternate definitions for each of them.
1065    The usual definition accepts all pseudo regs; the other rejects
1066    them unless they have been allocated suitable hard regs.
1067    The symbol REG_OK_STRICT causes the latter definition to be used.
1068
1069    Most source files want to accept pseudo regs in the hope that
1070    they will get allocated to the class that the insn wants them to be in.
1071    Source files for reload pass need to be strict.
1072    After reload, it makes no difference, since pseudo regs have
1073    been eliminated by then.  */
1074
1075 #ifndef REG_OK_STRICT
1076
1077 /* Nonzero if X is a hard reg that can be used as an index
1078    or if it is a pseudo reg.  */
1079 #define REG_OK_FOR_INDEX_P(X) ((REGNO (X) ^ 020) >= 8)
1080 /* Nonzero if X is a hard reg that can be used as a base reg
1081    or if it is a pseudo reg.  */
1082 #define REG_OK_FOR_BASE_P(X) ((REGNO (X) & ~027) != 0)
1083
1084 #else
1085
1086 /* Nonzero if X is a hard reg that can be used as an index.  */
1087 #define REG_OK_FOR_INDEX_P(X) REGNO_OK_FOR_INDEX_P (REGNO (X))
1088 /* Nonzero if X is a hard reg that can be used as a base reg.  */
1089 #define REG_OK_FOR_BASE_P(X) REGNO_OK_FOR_BASE_P (REGNO (X))
1090
1091 #endif
1092 \f
1093 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
1094    that is a valid memory address for an instruction.
1095    The MODE argument is the machine mode for the MEM expression
1096    that wants to use this address.
1097
1098    When generating PIC, an address involving a SYMBOL_REF is legitimate
1099    if and only if it is the sum of pic_offset_table_rtx and the SYMBOL_REF.
1100    We use LEGITIMATE_PIC_OPERAND_P to throw out the illegitimate addresses,
1101    and we explicitly check for the sum of pic_offset_table_rtx and a SYMBOL_REF.
1102
1103    Likewise for a LABEL_REF when generating PIC.
1104
1105    The other macros defined here are used only in GO_IF_LEGITIMATE_ADDRESS.  */
1106
1107 /* Allow SUBREG everywhere we allow REG.  This results in better code.  It
1108    also makes function inlining work when inline functions are called with
1109    arguments that are SUBREGs.  */
1110
1111 #define LEGITIMATE_BASE_REG_P(X)   \
1112   ((GET_CODE (X) == REG && REG_OK_FOR_BASE_P (X))       \
1113    || (GET_CODE (X) == SUBREG                           \
1114        && GET_CODE (SUBREG_REG (X)) == REG              \
1115        && REG_OK_FOR_BASE_P (SUBREG_REG (X))))
1116
1117 #define INDIRECTABLE_1_ADDRESS_P(X)  \
1118   ((CONSTANT_ADDRESS_P (X) && (!flag_pic || LEGITIMATE_PIC_OPERAND_P (X))) \
1119    || LEGITIMATE_BASE_REG_P (X)                                         \
1120    || ((GET_CODE (X) == PRE_DEC || GET_CODE (X) == POST_INC)            \
1121        && LEGITIMATE_BASE_REG_P (XEXP (X, 0)))                          \
1122    || (GET_CODE (X) == PLUS                                             \
1123        && LEGITIMATE_BASE_REG_P (XEXP (X, 0))                           \
1124        && GET_CODE (XEXP (X, 1)) == CONST_INT                           \
1125        && (TARGET_68020                                                 \
1126            || ((unsigned) INTVAL (XEXP (X, 1)) + 0x8000) < 0x10000))    \
1127    || (GET_CODE (X) == PLUS && XEXP (X, 0) == pic_offset_table_rtx      \
1128        && flag_pic && GET_CODE (XEXP (X, 1)) == SYMBOL_REF)             \
1129    || (GET_CODE (X) == PLUS && XEXP (X, 0) == pic_offset_table_rtx      \
1130        && flag_pic && GET_CODE (XEXP (X, 1)) == LABEL_REF))
1131
1132 #define GO_IF_NONINDEXED_ADDRESS(X, ADDR)  \
1133 { if (INDIRECTABLE_1_ADDRESS_P (X)) goto ADDR; }
1134
1135 /* Only labels on dispatch tables are valid for indexing from.  */
1136 #define GO_IF_INDEXABLE_BASE(X, ADDR)                           \
1137 { rtx temp;                                                     \
1138   if (GET_CODE (X) == LABEL_REF                                 \
1139       && (temp = next_nonnote_insn (XEXP (X, 0))) != 0          \
1140       && GET_CODE (temp) == JUMP_INSN                           \
1141       && (GET_CODE (PATTERN (temp)) == ADDR_VEC                 \
1142           || GET_CODE (PATTERN (temp)) == ADDR_DIFF_VEC))       \
1143     goto ADDR;                                                  \
1144   if (LEGITIMATE_BASE_REG_P (X)) goto ADDR; }
1145
1146 #define GO_IF_INDEXING(X, ADDR) \
1147 { if (GET_CODE (X) == PLUS && LEGITIMATE_INDEX_P (XEXP (X, 0)))         \
1148     { GO_IF_INDEXABLE_BASE (XEXP (X, 1), ADDR); }                       \
1149   if (GET_CODE (X) == PLUS && LEGITIMATE_INDEX_P (XEXP (X, 1)))         \
1150     { GO_IF_INDEXABLE_BASE (XEXP (X, 0), ADDR); } }
1151
1152 #define GO_IF_INDEXED_ADDRESS(X, ADDR)   \
1153 { GO_IF_INDEXING (X, ADDR);                                             \
1154   if (GET_CODE (X) == PLUS)                                             \
1155     { if (GET_CODE (XEXP (X, 1)) == CONST_INT                           \
1156           && (TARGET_68020 || (unsigned) INTVAL (XEXP (X, 1)) + 0x80 < 0x100))          \
1157         { rtx go_temp = XEXP (X, 0); GO_IF_INDEXING (go_temp, ADDR); }  \
1158       if (GET_CODE (XEXP (X, 0)) == CONST_INT                           \
1159           && (TARGET_68020 || (unsigned) INTVAL (XEXP (X, 0)) + 0x80 < 0x100))          \
1160         { rtx go_temp = XEXP (X, 1); GO_IF_INDEXING (go_temp, ADDR); } } }
1161
1162 /* coldfire/5200 does not allow HImode index registers.  */
1163 #define LEGITIMATE_INDEX_REG_P(X)   \
1164   ((GET_CODE (X) == REG && REG_OK_FOR_INDEX_P (X))      \
1165    || (! TARGET_COLDFIRE                                        \
1166        && GET_CODE (X) == SIGN_EXTEND                   \
1167        && GET_CODE (XEXP (X, 0)) == REG                 \
1168        && GET_MODE (XEXP (X, 0)) == HImode              \
1169        && REG_OK_FOR_INDEX_P (XEXP (X, 0)))             \
1170    || (GET_CODE (X) == SUBREG                           \
1171        && GET_CODE (SUBREG_REG (X)) == REG              \
1172        && REG_OK_FOR_INDEX_P (SUBREG_REG (X))))
1173
1174 #define LEGITIMATE_INDEX_P(X)   \
1175    (LEGITIMATE_INDEX_REG_P (X)                          \
1176     || ((TARGET_68020 || TARGET_COLDFIRE) && GET_CODE (X) == MULT \
1177         && LEGITIMATE_INDEX_REG_P (XEXP (X, 0))         \
1178         && GET_CODE (XEXP (X, 1)) == CONST_INT          \
1179         && (INTVAL (XEXP (X, 1)) == 2                   \
1180             || INTVAL (XEXP (X, 1)) == 4                \
1181             || (INTVAL (XEXP (X, 1)) == 8 && !TARGET_COLDFIRE))))
1182
1183 /* If pic, we accept INDEX+LABEL, which is what do_tablejump makes.  */
1184 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)                         \
1185 { GO_IF_NONINDEXED_ADDRESS (X, ADDR);                                   \
1186   GO_IF_INDEXED_ADDRESS (X, ADDR);                                      \
1187   if (flag_pic && MODE == CASE_VECTOR_MODE && GET_CODE (X) == PLUS      \
1188       && LEGITIMATE_INDEX_P (XEXP (X, 0))                               \
1189       && GET_CODE (XEXP (X, 1)) == LABEL_REF)                           \
1190     goto ADDR; }
1191
1192 /* Don't call memory_address_noforce for the address to fetch
1193    the switch offset.  This address is ok as it stands (see above),
1194    but memory_address_noforce would alter it.  */
1195 #define PIC_CASE_VECTOR_ADDRESS(index) index
1196 \f
1197 /* Try machine-dependent ways of modifying an illegitimate address
1198    to be legitimate.  If we find one, return the new, valid address.
1199    This macro is used in only one place: `memory_address' in explow.c.
1200
1201    OLDX is the address as it was before break_out_memory_refs was called.
1202    In some cases it is useful to look at this to decide what needs to be done.
1203
1204    MODE and WIN are passed so that this macro can use
1205    GO_IF_LEGITIMATE_ADDRESS.
1206
1207    It is always safe for this macro to do nothing.  It exists to recognize
1208    opportunities to optimize the output.
1209
1210    For the 68000, we handle X+REG by loading X into a register R and
1211    using R+REG.  R will go in an address reg and indexing will be used.
1212    However, if REG is a broken-out memory address or multiplication,
1213    nothing needs to be done because REG can certainly go in an address reg.  */
1214
1215 #define COPY_ONCE(Y) if (!copied) { Y = copy_rtx (Y); copied = ch = 1; }
1216 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)   \
1217 { register int ch = (X) != (OLDX);                                      \
1218   if (GET_CODE (X) == PLUS)                                             \
1219     { int copied = 0;                                                   \
1220       if (GET_CODE (XEXP (X, 0)) == MULT)                               \
1221         { COPY_ONCE (X); XEXP (X, 0) = force_operand (XEXP (X, 0), 0);} \
1222       if (GET_CODE (XEXP (X, 1)) == MULT)                               \
1223         { COPY_ONCE (X); XEXP (X, 1) = force_operand (XEXP (X, 1), 0);} \
1224       if (ch && GET_CODE (XEXP (X, 1)) == REG                           \
1225           && GET_CODE (XEXP (X, 0)) == REG)                             \
1226         goto WIN;                                                       \
1227       if (ch) { GO_IF_LEGITIMATE_ADDRESS (MODE, X, WIN); }              \
1228       if (GET_CODE (XEXP (X, 0)) == REG                                 \
1229                || (GET_CODE (XEXP (X, 0)) == SIGN_EXTEND                \
1230                    && GET_CODE (XEXP (XEXP (X, 0), 0)) == REG           \
1231                    && GET_MODE (XEXP (XEXP (X, 0), 0)) == HImode))      \
1232         { register rtx temp = gen_reg_rtx (Pmode);                      \
1233           register rtx val = force_operand (XEXP (X, 1), 0);            \
1234           emit_move_insn (temp, val);                                   \
1235           COPY_ONCE (X);                                                \
1236           XEXP (X, 1) = temp;                                           \
1237           goto WIN; }                                                   \
1238       else if (GET_CODE (XEXP (X, 1)) == REG                            \
1239                || (GET_CODE (XEXP (X, 1)) == SIGN_EXTEND                \
1240                    && GET_CODE (XEXP (XEXP (X, 1), 0)) == REG           \
1241                    && GET_MODE (XEXP (XEXP (X, 1), 0)) == HImode))      \
1242         { register rtx temp = gen_reg_rtx (Pmode);                      \
1243           register rtx val = force_operand (XEXP (X, 0), 0);            \
1244           emit_move_insn (temp, val);                                   \
1245           COPY_ONCE (X);                                                \
1246           XEXP (X, 0) = temp;                                           \
1247           goto WIN; }}}
1248
1249 /* Go to LABEL if ADDR (a legitimate address expression)
1250    has an effect that depends on the machine mode it is used for.
1251    On the 68000, only predecrement and postincrement address depend thus
1252    (the amount of decrement or increment being the length of the operand).  */
1253
1254 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL)        \
1255  if (GET_CODE (ADDR) == POST_INC || GET_CODE (ADDR) == PRE_DEC) goto LABEL
1256 \f
1257 /* Specify the machine mode that this machine uses
1258    for the index in the tablejump instruction.  */
1259 #define CASE_VECTOR_MODE HImode
1260
1261 /* Define as C expression which evaluates to nonzero if the tablejump
1262    instruction expects the table to contain offsets from the address of the
1263    table.
1264    Do not define this if the table should contain absolute addresses.  */
1265 #define CASE_VECTOR_PC_RELATIVE 1
1266
1267 /* Define this as 1 if `char' should by default be signed; else as 0.  */
1268 #define DEFAULT_SIGNED_CHAR 1
1269
1270 /* Don't cse the address of the function being compiled.  */
1271 #define NO_RECURSIVE_FUNCTION_CSE
1272
1273 /* Max number of bytes we can move from memory to memory
1274    in one reasonably fast instruction.  */
1275 #define MOVE_MAX 4
1276
1277 /* Nonzero if access to memory by bytes is slow and undesirable.  */
1278 #define SLOW_BYTE_ACCESS 0
1279
1280 /* Value is 1 if truncating an integer of INPREC bits to OUTPREC bits
1281    is done just by pretending it is already truncated.  */
1282 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
1283
1284 /* We assume that the store-condition-codes instructions store 0 for false
1285    and some other value for true.  This is the value stored for true.  */
1286
1287 #define STORE_FLAG_VALUE (-1)
1288
1289 /* When a prototype says `char' or `short', really pass an `int'.  */
1290 #define PROMOTE_PROTOTYPES 1
1291
1292 /* Specify the machine mode that pointers have.
1293    After generation of rtl, the compiler makes no further distinction
1294    between pointers and any other objects of this machine mode.  */
1295 #define Pmode SImode
1296
1297 /* A function address in a call instruction
1298    is a byte address (for indexing purposes)
1299    so give the MEM rtx a byte's mode.  */
1300 #define FUNCTION_MODE QImode
1301
1302 \f
1303 /* Tell final.c how to eliminate redundant test instructions.  */
1304
1305 /* Here we define machine-dependent flags and fields in cc_status
1306    (see `conditions.h').  */
1307
1308 /* Set if the cc value is actually in the 68881, so a floating point
1309    conditional branch must be output.  */
1310 #define CC_IN_68881 04000
1311
1312 /* Store in cc_status the expressions that the condition codes will
1313    describe after execution of an instruction whose pattern is EXP.
1314    Do not alter them if the instruction would not alter the cc's.  */
1315
1316 /* On the 68000, all the insns to store in an address register fail to
1317    set the cc's.  However, in some cases these instructions can make it
1318    possibly invalid to use the saved cc's.  In those cases we clear out
1319    some or all of the saved cc's so they won't be used.  */
1320
1321 #define NOTICE_UPDATE_CC(EXP,INSN) notice_update_cc (EXP, INSN)
1322
1323 #define OUTPUT_JUMP(NORMAL, FLOAT, NO_OV)  \
1324 { if (cc_prev_status.flags & CC_IN_68881)                       \
1325     return FLOAT;                                               \
1326   if (cc_prev_status.flags & CC_NO_OVERFLOW)                    \
1327     return NO_OV;                                               \
1328   return NORMAL; }
1329 \f
1330 /* Control the assembler format that we output.  */
1331
1332 /* Output to assembler file text saying following lines
1333    may contain character constants, extra white space, comments, etc.  */
1334
1335 #define ASM_APP_ON "#APP\n"
1336
1337 /* Output to assembler file text saying following lines
1338    no longer contain unusual constructs.  */
1339
1340 #define ASM_APP_OFF "#NO_APP\n"
1341
1342 /* Output before read-only data.  */
1343
1344 #define TEXT_SECTION_ASM_OP "\t.text"
1345
1346 /* Output before writable data.  */
1347
1348 #define DATA_SECTION_ASM_OP "\t.data"
1349
1350 #define GLOBAL_ASM_OP "\t.globl\t"
1351
1352 /* Here are four prefixes that are used by asm_fprintf to
1353    facilitate customization for alternate assembler syntaxes.
1354    Machines with no likelihood of an alternate syntax need not
1355    define these and need not use asm_fprintf.  */
1356
1357 /* The prefix for register names.  Note that REGISTER_NAMES
1358    is supposed to include this prefix.  */
1359
1360 #define REGISTER_PREFIX ""
1361
1362 /* The prefix for local labels.  You should be able to define this as
1363    an empty string, or any arbitrary string (such as ".", ".L%", etc)
1364    without having to make any other changes to account for the specific
1365    definition.  Note it is a string literal, not interpreted by printf
1366    and friends.  */
1367
1368 #define LOCAL_LABEL_PREFIX ""
1369
1370 /* The prefix to add to user-visible assembler symbols.  */
1371
1372 #define USER_LABEL_PREFIX "_"
1373
1374 /* The prefix for immediate operands.  */
1375
1376 #define IMMEDIATE_PREFIX "#"
1377
1378 /* How to refer to registers in assembler output.
1379    This sequence is indexed by compiler's hard-register-number (see above).  */
1380
1381 #define REGISTER_NAMES \
1382 {"d0", "d1", "d2", "d3", "d4", "d5", "d6", "d7",        \
1383  "a0", "a1", "a2", "a3", "a4", "a5", "a6", "sp",        \
1384  "fp0", "fp1", "fp2", "fp3", "fp4", "fp5", "fp6", "fp7" }
1385
1386 /* How to renumber registers for dbx and gdb.
1387    On the Sun-3, the floating point registers have numbers
1388    18 to 25, not 16 to 23 as they do in the compiler.  */
1389
1390 #define DBX_REGISTER_NUMBER(REGNO) ((REGNO) < 16 ? (REGNO) : (REGNO) + 2)
1391
1392 /* Before the prologue, RA is at 0(%sp).  */
1393 #define INCOMING_RETURN_ADDR_RTX \
1394   gen_rtx_MEM (VOIDmode, gen_rtx_REG (VOIDmode, STACK_POINTER_REGNUM))
1395
1396 /* We must not use the DBX register numbers for the DWARF 2 CFA column
1397    numbers because that maps to numbers beyond FIRST_PSEUDO_REGISTER.
1398    Instead use the identity mapping.  */
1399 #define DWARF_FRAME_REGNUM(REG) REG
1400
1401 /* Before the prologue, the top of the frame is at 4(%sp).  */
1402 #define INCOMING_FRAME_SP_OFFSET 4
1403
1404 /* Describe how we implement __builtin_eh_return.  */
1405 #define EH_RETURN_DATA_REGNO(N) \
1406   ((N) < 2 ? (N) : INVALID_REGNUM)
1407 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 8)
1408 #define EH_RETURN_HANDLER_RTX                                       \
1409   gen_rtx_MEM (Pmode,                                               \
1410                gen_rtx_PLUS (Pmode, arg_pointer_rtx,                \
1411                              plus_constant (EH_RETURN_STACKADJ_RTX, \
1412                                             UNITS_PER_WORD)))
1413
1414 /* Select a format to encode pointers in exception handling data.  CODE
1415    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
1416    true if the symbol may be affected by dynamic relocations.  */
1417 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE, GLOBAL)                         \
1418   (flag_pic                                                                \
1419    ? ((GLOBAL) ? DW_EH_PE_indirect : 0) | DW_EH_PE_pcrel | DW_EH_PE_sdata4 \
1420    : DW_EH_PE_absptr)
1421
1422 /* This is how to output a reference to a user-level label named NAME.
1423    `assemble_name' uses this.  */
1424
1425 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
1426   asm_fprintf (FILE, "%U%s", NAME)
1427
1428 /* This is how to store into the string LABEL
1429    the symbol_ref name of an internal numbered label where
1430    PREFIX is the class of label and NUM is the number within the class.
1431    This is suitable for output with `assemble_name'.  */
1432
1433 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)   \
1434   sprintf (LABEL, "*%s%s%ld", LOCAL_LABEL_PREFIX, PREFIX, (long)(NUM))
1435
1436 /* This is how to output an insn to push a register on the stack.
1437    It need not be very fast code.  */
1438
1439 #define ASM_OUTPUT_REG_PUSH(FILE,REGNO)  \
1440   asm_fprintf (FILE, "\tmovel %s,%Rsp@-\n", reg_names[REGNO])
1441
1442 /* This is how to output an insn to pop a register from the stack.
1443    It need not be very fast code.  */
1444
1445 #define ASM_OUTPUT_REG_POP(FILE,REGNO)  \
1446   asm_fprintf (FILE, "\tmovel %Rsp@+,%s\n", reg_names[REGNO])
1447
1448 /* This is how to output an element of a case-vector that is absolute.
1449    (The 68000 does not use such vectors,
1450    but we must define this macro anyway.)  */
1451
1452 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)  \
1453   asm_fprintf (FILE, "\t.long %LL%d\n", VALUE)
1454
1455 /* This is how to output an element of a case-vector that is relative.  */
1456
1457 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL)  \
1458   asm_fprintf (FILE, "\t.word %LL%d-%LL%d\n", VALUE, REL)
1459
1460 /* This is how to output an assembler line
1461    that says to advance the location counter
1462    to a multiple of 2**LOG bytes.  */
1463
1464 /* We don't have a way to align to more than a two-byte boundary, so do the
1465    best we can and don't complain.  */
1466 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
1467   if ((LOG) >= 1)                       \
1468     fprintf (FILE, "\t.even\n");
1469
1470 #define ASM_OUTPUT_SKIP(FILE,SIZE)  \
1471   fprintf (FILE, "\t.skip %u\n", (int)(SIZE))
1472
1473 /* This says how to output an assembler line
1474    to define a global common symbol.  */
1475
1476 #define ASM_OUTPUT_COMMON(FILE, NAME, SIZE, ROUNDED)  \
1477 ( fputs (".comm ", (FILE)),                     \
1478   assemble_name ((FILE), (NAME)),               \
1479   fprintf ((FILE), ",%u\n", (int)(ROUNDED)))
1480
1481 /* This says how to output an assembler line
1482    to define a local common symbol.  */
1483
1484 #define ASM_OUTPUT_LOCAL(FILE, NAME, SIZE, ROUNDED)  \
1485 ( fputs (".lcomm ", (FILE)),                    \
1486   assemble_name ((FILE), (NAME)),               \
1487   fprintf ((FILE), ",%u\n", (int)(ROUNDED)))
1488
1489 /* Output a float value (represented as a C double) as an immediate operand.
1490    This macro is a 68k-specific macro.  */
1491
1492 #define ASM_OUTPUT_FLOAT_OPERAND(CODE,FILE,VALUE)               \
1493  do {                                                           \
1494       if (CODE == 'f')                                          \
1495         {                                                       \
1496           char dstr[30];                                        \
1497           real_to_decimal (dstr, &(VALUE), sizeof (dstr), 9, 0); \
1498           asm_fprintf ((FILE), "%I0r%s", dstr);                 \
1499         }                                                       \
1500       else                                                      \
1501         {                                                       \
1502           long l;                                               \
1503           REAL_VALUE_TO_TARGET_SINGLE (VALUE, l);               \
1504           asm_fprintf ((FILE), "%I0x%lx", l);                   \
1505         }                                                       \
1506      } while (0)
1507
1508 /* Output a double value (represented as a C double) as an immediate operand.
1509    This macro is a 68k-specific macro.  */
1510 #define ASM_OUTPUT_DOUBLE_OPERAND(FILE,VALUE)                           \
1511  do { char dstr[30];                                                    \
1512       real_to_decimal (dstr, &(VALUE), sizeof (dstr), 0, 1);            \
1513       asm_fprintf (FILE, "%I0r%s", dstr);                               \
1514     } while (0)
1515
1516 /* Note, long double immediate operands are not actually
1517    generated by m68k.md.  */
1518 #define ASM_OUTPUT_LONG_DOUBLE_OPERAND(FILE,VALUE)                      \
1519  do { char dstr[30];                                                    \
1520       real_to_decimal (dstr, &(VALUE), sizeof (dstr), 0, 1);            \
1521       asm_fprintf (FILE, "%I0r%s", dstr);                               \
1522     } while (0)
1523
1524 /* Print operand X (an rtx) in assembler syntax to file FILE.
1525    CODE is a letter or dot (`z' in `%z0') or 0 if no letter was specified.
1526    For `%' followed by punctuation, CODE is the punctuation and X is null.
1527
1528    On the 68000, we use several CODE characters:
1529    '.' for dot needed in Motorola-style opcode names.
1530    '-' for an operand pushing on the stack:
1531        sp@-, -(sp) or -(%sp) depending on the style of syntax.
1532    '+' for an operand pushing on the stack:
1533        sp@+, (sp)+ or (%sp)+ depending on the style of syntax.
1534    '@' for a reference to the top word on the stack:
1535        sp@, (sp) or (%sp) depending on the style of syntax.
1536    '#' for an immediate operand prefix (# in MIT and Motorola syntax
1537        but & in SGS syntax).
1538    '!' for the fpcr register (used in some float-to-fixed conversions).
1539    '$' for the letter `s' in an op code, but only on the 68040.
1540    '&' for the letter `d' in an op code, but only on the 68040.
1541    '/' for register prefix needed by longlong.h.
1542
1543    'b' for byte insn (no effect, on the Sun; this is for the ISI).
1544    'd' to force memory addressing to be absolute, not relative.
1545    'f' for float insn (print a CONST_DOUBLE as a float rather than in hex)
1546    'o' for operands to go directly to output_operand_address (bypassing
1547        print_operand_address--used only for SYMBOL_REFs under TARGET_PCREL)
1548    'x' for float insn (print a CONST_DOUBLE as a float rather than in hex),
1549        or print pair of registers as rx:ry.  */
1550
1551 #define PRINT_OPERAND_PUNCT_VALID_P(CODE)                               \
1552   ((CODE) == '.' || (CODE) == '#' || (CODE) == '-'                      \
1553    || (CODE) == '+' || (CODE) == '@' || (CODE) == '!'                   \
1554    || (CODE) == '$' || (CODE) == '&' || (CODE) == '/')
1555
1556 /* A C compound statement to output to stdio stream STREAM the
1557    assembler syntax for an instruction operand X.  X is an RTL
1558    expression.
1559
1560    CODE is a value that can be used to specify one of several ways
1561    of printing the operand.  It is used when identical operands
1562    must be printed differently depending on the context.  CODE
1563    comes from the `%' specification that was used to request
1564    printing of the operand.  If the specification was just `%DIGIT'
1565    then CODE is 0; if the specification was `%LTR DIGIT' then CODE
1566    is the ASCII code for LTR.
1567
1568    If X is a register, this macro should print the register's name.
1569    The names can be found in an array `reg_names' whose type is
1570    `char *[]'.  `reg_names' is initialized from `REGISTER_NAMES'.
1571
1572    When the machine description has a specification `%PUNCT' (a `%'
1573    followed by a punctuation character), this macro is called with
1574    a null pointer for X and the punctuation character for CODE.
1575
1576    See m68k.c for the m68k specific codes.  */
1577
1578 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
1579
1580 /* A C compound statement to output to stdio stream STREAM the
1581    assembler syntax for an instruction operand that is a memory
1582    reference whose address is ADDR.  ADDR is an RTL expression.  */
1583
1584 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
1585
1586 /* Variables in m68k.c */
1587 extern const char *m68k_align_loops_string;
1588 extern const char *m68k_align_jumps_string;
1589 extern const char *m68k_align_funcs_string;
1590 extern int m68k_align_loops;
1591 extern int m68k_align_jumps;
1592 extern int m68k_align_funcs;
1593 extern int m68k_last_compare_had_fp_operands;
1594
1595 \f
1596 /* Define the codes that are matched by predicates in m68k.c.  */
1597
1598 #define PREDICATE_CODES                                                 \
1599   {"general_src_operand", {CONST_INT, CONST_DOUBLE, CONST, SYMBOL_REF,  \
1600                            LABEL_REF, SUBREG, REG, MEM}},               \
1601   {"nonimmediate_src_operand", {SUBREG, REG, MEM}},                     \
1602   {"memory_src_operand", {SUBREG, MEM}},                                \
1603   {"not_sp_operand", {SUBREG, REG, MEM}},                               \
1604   {"pcrel_address", {SYMBOL_REF, LABEL_REF, CONST}},                    \
1605   {"const_uint32_operand", {CONST_INT, CONST_DOUBLE}},                  \
1606   {"const_sint32_operand", {CONST_INT}},                                \
1607   {"valid_dbcc_comparison_p", {EQ, NE, GTU, LTU, GEU, LEU,              \
1608                                GT, LT, GE, LE}},                        \
1609   {"extend_operator", {SIGN_EXTEND, ZERO_EXTEND}},
1610 \f
1611 /*
1612 Local variables:
1613 version-control: t
1614 End:
1615 */