OSDN Git Service

41f305bb51f0ebbbd659ed273a6ff162e8aac618
[pf3gnuchains/gcc-fork.git] / gcc / config / m68k / m68k.h
1 /* Definitions of target machine for GCC for Motorola 680x0/ColdFire.
2    Copyright (C) 1987, 1988, 1993, 1994, 1995, 1996, 1997, 1998, 1999,
3    2000, 2001, 2002, 2003, 2004, 2005, 2006 Free Software Foundation, Inc.
4
5 This file is part of GCC.
6
7 GCC is free software; you can redistribute it and/or modify
8 it under the terms of the GNU General Public License as published by
9 the Free Software Foundation; either version 2, or (at your option)
10 any later version.
11
12 GCC is distributed in the hope that it will be useful,
13 but WITHOUT ANY WARRANTY; without even the implied warranty of
14 MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
15 GNU General Public License for more details.
16
17 You should have received a copy of the GNU General Public License
18 along with GCC; see the file COPYING.  If not, write to
19 the Free Software Foundation, 51 Franklin Street, Fifth Floor,
20 Boston, MA 02110-1301, USA.  */
21
22 /* We need to have MOTOROLA always defined (either 0 or 1) because we use
23    if-statements and ?: on it.  This way we have compile-time error checking
24    for both the MOTOROLA and MIT code paths.  We do rely on the host compiler
25    to optimize away all constant tests.  */
26 #ifdef MOTOROLA
27 # undef MOTOROLA
28 # define MOTOROLA 1  /* Use the Motorola assembly syntax.  */
29 # define TARGET_VERSION fprintf (stderr, " (68k, Motorola syntax)")
30 #else
31 # define TARGET_VERSION fprintf (stderr, " (68k, MIT syntax)")
32 # define MOTOROLA 0  /* Use the MIT assembly syntax.  */
33 #endif
34
35 /* Note that some other tm.h files include this one and then override
36    many of the definitions that relate to assembler syntax.  */
37
38 #define TARGET_CPU_CPP_BUILTINS()                                       \
39   do                                                                    \
40     {                                                                   \
41       builtin_define ("__m68k__");                                      \
42       builtin_define_std ("mc68000");                                   \
43       if (TARGET_68040_ONLY)                                            \
44         {                                                               \
45           if (TUNE_68060)                                               \
46             builtin_define_std ("mc68060");                             \
47           else                                                          \
48             builtin_define_std ("mc68040");                             \
49         }                                                               \
50       else if (TUNE_68060) /* -m68020-60 */                             \
51         {                                                               \
52           builtin_define_std ("mc68060");                               \
53           builtin_define_std ("mc68040");                               \
54           builtin_define_std ("mc68030");                               \
55           builtin_define_std ("mc68020");                               \
56         }                                                               \
57       else if (TUNE_68040) /* -m68020-40 */                             \
58         {                                                               \
59           builtin_define_std ("mc68040");                               \
60           builtin_define_std ("mc68030");                               \
61           builtin_define_std ("mc68020");                               \
62         }                                                               \
63       else if (TUNE_68030)                                              \
64         builtin_define_std ("mc68030");                                 \
65       else if (TARGET_68020)                                            \
66         builtin_define_std ("mc68020");                                 \
67       if (TARGET_68881)                                                 \
68         builtin_define ("__HAVE_68881__");                              \
69       if (TUNE_CPU32)                                                   \
70         {                                                               \
71           builtin_define_std ("mc68332");                               \
72           builtin_define_std ("mcpu32");                                \
73         }                                                               \
74       if (TARGET_COLDFIRE)                                              \
75         builtin_define ("__mcoldfire__");                               \
76       if (TARGET_5200)                                                  \
77         builtin_define ("__mcf5200__");                                 \
78       if (TARGET_528x)                                                  \
79         {                                                               \
80           builtin_define ("__mcf528x__");                               \
81           builtin_define ("__mcf5200__");                               \
82         }                                                               \
83       if (TARGET_CFV3)                                                  \
84         {                                                               \
85           builtin_define ("__mcf5300__");                               \
86           builtin_define ("__mcf5307__");                               \
87         }                                                               \
88       if (TARGET_CFV4)                                                  \
89         {                                                               \
90           builtin_define ("__mcf5400__");                               \
91           builtin_define ("__mcf5407__");                               \
92         }                                                               \
93       if (TARGET_CFV4E)                                                 \
94         {                                                               \
95           builtin_define ("__mcfv4e__");                                \
96         }                                                               \
97       if (TARGET_CF_HWDIV)                                              \
98         builtin_define ("__mcfhwdiv__");                                \
99       builtin_assert ("cpu=m68k");                                      \
100       builtin_assert ("machine=m68k");                                  \
101     }                                                                   \
102   while (0)
103
104 /* Classify the groups of pseudo-ops used to assemble QI, HI and SI
105    quantities.  */
106 #define INT_OP_STANDARD 0       /* .byte, .short, .long */
107 #define INT_OP_DOT_WORD 1       /* .byte, .word, .long */
108 #define INT_OP_NO_DOT   2       /* byte, short, long */
109 #define INT_OP_DC       3       /* dc.b, dc.w, dc.l */
110
111 /* Set the default.  */
112 #define INT_OP_GROUP INT_OP_DOT_WORD
113
114 /* Compile for a CPU32.  A 68020 without bitfields is a good
115    heuristic for a CPU32.  */
116 #define TUNE_CPU32      (TARGET_68020 && !TARGET_BITFIELD)
117
118 /* Is the target a ColdFire?  */
119 #define MASK_COLDFIRE \
120   (MASK_5200 | MASK_528x | MASK_CFV3 | MASK_CFV4 | MASK_CFV4E)
121 #define TARGET_COLDFIRE ((target_flags & MASK_COLDFIRE) != 0)
122
123 #define TARGET_COLDFIRE_FPU     TARGET_CFV4E
124
125 #define TARGET_HARD_FLOAT       (TARGET_68881 || TARGET_COLDFIRE_FPU)
126 /* Size (in bytes) of FPU registers.  */
127 #define TARGET_FP_REG_SIZE      (TARGET_COLDFIRE ? 8 : 12)
128
129 #define TARGET_ISAB             TARGET_CFV4
130
131 #define TUNE_68000_10   (!TARGET_68020 && !TARGET_COLDFIRE)
132 #define TUNE_68030      TARGET_68030
133 #define TUNE_68040      TARGET_68040
134 #define TUNE_68060      TARGET_68060
135 #define TUNE_68040_60   (TUNE_68040 || TUNE_68060)
136 #define TUNE_CFV2       TARGET_5200
137
138 #define OVERRIDE_OPTIONS   override_options()
139
140 /* These are meant to be redefined in the host dependent files */
141 #define SUBTARGET_OVERRIDE_OPTIONS
142 \f
143 /* target machine storage layout */
144
145 #define LONG_DOUBLE_TYPE_SIZE 80
146
147 /* Set the value of FLT_EVAL_METHOD in float.h.  When using 68040 fp
148    instructions, we get proper intermediate rounding, otherwise we
149    get extended precision results.  */
150 #define TARGET_FLT_EVAL_METHOD ((TARGET_68040_ONLY || ! TARGET_68881) ? 0 : 2)
151
152 #define BITS_BIG_ENDIAN 1
153 #define BYTES_BIG_ENDIAN 1
154 #define WORDS_BIG_ENDIAN 1
155
156 #define UNITS_PER_WORD 4
157
158 #define PARM_BOUNDARY (TARGET_SHORT ? 16 : 32)
159 #define STACK_BOUNDARY 16
160 #define FUNCTION_BOUNDARY 16
161 #define EMPTY_FIELD_BOUNDARY 16
162
163 /* No data type wants to be aligned rounder than this.
164    Most published ABIs say that ints should be aligned on 16 bit
165    boundaries, but CPUs with 32-bit busses get better performance
166    aligned on 32-bit boundaries.  ColdFires without a misalignment
167    module require 32-bit alignment.  */
168 #define BIGGEST_ALIGNMENT (TARGET_ALIGN_INT ? 32 : 16)
169
170 #define STRICT_ALIGNMENT (TARGET_STRICT_ALIGNMENT)
171
172 #define INT_TYPE_SIZE (TARGET_SHORT ? 16 : 32)
173
174 /* Define these to avoid dependence on meaning of `int'.  */
175 #define WCHAR_TYPE "long int"
176 #define WCHAR_TYPE_SIZE 32
177
178 /* Maximum number of library IDs we permit with -mid-shared-library.  */
179 #define MAX_LIBRARY_ID 255
180
181 \f
182 /* Standard register usage.  */
183
184 /* For the m68k, we give the data registers numbers 0-7,
185    the address registers numbers 010-017 (8-15),
186    and the 68881 floating point registers numbers 020-027 (16-24).
187    We also have a fake `arg-pointer' register 030 (25) used for
188    register elimination.  */
189 #define FIRST_PSEUDO_REGISTER 25
190
191 /* All m68k targets (except AmigaOS) use %a5 as the PIC register  */
192 #define PIC_OFFSET_TABLE_REGNUM (flag_pic ? 13 : INVALID_REGNUM)
193
194 /* 1 for registers that have pervasive standard uses
195    and are not available for the register allocator.
196    On the m68k, only the stack pointer is such.
197    Our fake arg-pointer is obviously fixed as well.  */
198 #define FIXED_REGISTERS        \
199  {/* Data registers.  */       \
200   0, 0, 0, 0, 0, 0, 0, 0,      \
201                                \
202   /* Address registers.  */    \
203   0, 0, 0, 0, 0, 0, 0, 1,      \
204                                \
205   /* Floating point registers  \
206      (if available).  */       \
207   0, 0, 0, 0, 0, 0, 0, 0,      \
208                                \
209   /* Arg pointer.  */          \
210   1 }
211
212 /* 1 for registers not available across function calls.
213    These must include the FIXED_REGISTERS and also any
214    registers that can be used without being saved.
215    The latter must include the registers where values are returned
216    and the register where structure-value addresses are passed.
217    Aside from that, you can include as many other registers as you like.  */
218 #define CALL_USED_REGISTERS     \
219  {/* Data registers.  */        \
220   1, 1, 0, 0, 0, 0, 0, 0,       \
221                                 \
222   /* Address registers.  */     \
223   1, 1, 0, 0, 0, 0, 0, 1,       \
224                                 \
225   /* Floating point registers   \
226      (if available).  */        \
227   1, 1, 0, 0, 0, 0, 0, 0,       \
228                                 \
229   /* Arg pointer.  */           \
230   1 }
231
232 #define REG_ALLOC_ORDER         \
233 { /* d0/d1/a0/a1 */             \
234   0, 1, 8, 9,                   \
235   /* d2-d7 */                   \
236   2, 3, 4, 5, 6, 7,             \
237   /* a2-a7/arg */               \
238   10, 11, 12, 13, 14, 15, 24,   \
239   /* fp0-fp7 */                 \
240   16, 17, 18, 19, 20, 21, 22, 23\
241 }
242
243
244 /* Make sure everything's fine if we *don't* have a given processor.
245    This assumes that putting a register in fixed_regs will keep the
246    compiler's mitts completely off it.  We don't bother to zero it out
247    of register classes.  */
248 #define CONDITIONAL_REGISTER_USAGE                              \
249 {                                                               \
250   int i;                                                        \
251   HARD_REG_SET x;                                               \
252   if (!TARGET_HARD_FLOAT)                                       \
253     {                                                           \
254       COPY_HARD_REG_SET (x, reg_class_contents[(int)FP_REGS]);  \
255       for (i = 0; i < FIRST_PSEUDO_REGISTER; i++)               \
256         if (TEST_HARD_REG_BIT (x, i))                           \
257           fixed_regs[i] = call_used_regs[i] = 1;                \
258     }                                                           \
259   if (PIC_OFFSET_TABLE_REGNUM != INVALID_REGNUM)                \
260     fixed_regs[PIC_OFFSET_TABLE_REGNUM]                         \
261       = call_used_regs[PIC_OFFSET_TABLE_REGNUM] = 1;            \
262 }
263
264 /* On the m68k, ordinary registers hold 32 bits worth;
265    for the 68881 registers, a single register is always enough for
266    anything that can be stored in them at all.  */
267 #define HARD_REGNO_NREGS(REGNO, MODE)   \
268   ((REGNO) >= 16 ? GET_MODE_NUNITS (MODE)       \
269    : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
270
271 /* A C expression that is nonzero if hard register NEW_REG can be
272    considered for use as a rename register for OLD_REG register.  */
273
274 #define HARD_REGNO_RENAME_OK(OLD_REG, NEW_REG) \
275   m68k_hard_regno_rename_ok (OLD_REG, NEW_REG)
276
277 /* Value is true if hard register REGNO can hold a value of machine-mode MODE.
278    On the 68000, the cpu registers can hold any mode except bytes in
279    address registers, the 68881 registers can hold only SFmode or DFmode.  */
280
281 #define HARD_REGNO_MODE_OK(REGNO, MODE) \
282   m68k_regno_mode_ok ((REGNO), (MODE))
283
284 #define MODES_TIEABLE_P(MODE1, MODE2)                   \
285   (! TARGET_HARD_FLOAT                                  \
286    || ((GET_MODE_CLASS (MODE1) == MODE_FLOAT            \
287         || GET_MODE_CLASS (MODE1) == MODE_COMPLEX_FLOAT)        \
288        == (GET_MODE_CLASS (MODE2) == MODE_FLOAT         \
289            || GET_MODE_CLASS (MODE2) == MODE_COMPLEX_FLOAT)))
290
291 /* Specify the registers used for certain standard purposes.
292    The values of these macros are register numbers.  */
293
294 #define STACK_POINTER_REGNUM 15
295
296 /* Most m68k targets use %a6 as a frame pointer.  The AmigaOS
297    ABI uses %a6 for shared library calls, therefore the frame
298    pointer is shifted to %a5 on this target.  */
299 #define FRAME_POINTER_REGNUM 14
300
301 #define FRAME_POINTER_REQUIRED 0
302
303 /* Base register for access to arguments of the function.
304  * This isn't a hardware register. It will be eliminated to the
305  * stack pointer or frame pointer.
306  */
307 #define ARG_POINTER_REGNUM 24
308
309 #define STATIC_CHAIN_REGNUM 8
310
311 /* Register in which address to store a structure value
312    is passed to a function.  */
313 #define M68K_STRUCT_VALUE_REGNUM 9
314
315 \f
316
317 /* The m68k has three kinds of registers, so eight classes would be
318    a complete set.  One of them is not needed.  */
319 enum reg_class {
320   NO_REGS, DATA_REGS,
321   ADDR_REGS, FP_REGS,
322   GENERAL_REGS, DATA_OR_FP_REGS,
323   ADDR_OR_FP_REGS, ALL_REGS,
324   LIM_REG_CLASSES };
325
326 #define N_REG_CLASSES (int) LIM_REG_CLASSES
327
328 #define REG_CLASS_NAMES \
329  { "NO_REGS", "DATA_REGS",              \
330    "ADDR_REGS", "FP_REGS",              \
331    "GENERAL_REGS", "DATA_OR_FP_REGS",   \
332    "ADDR_OR_FP_REGS", "ALL_REGS" }
333
334 #define REG_CLASS_CONTENTS \
335 {                                       \
336   {0x00000000},  /* NO_REGS */          \
337   {0x000000ff},  /* DATA_REGS */        \
338   {0x0100ff00},  /* ADDR_REGS */        \
339   {0x00ff0000},  /* FP_REGS */          \
340   {0x0100ffff},  /* GENERAL_REGS */     \
341   {0x00ff00ff},  /* DATA_OR_FP_REGS */  \
342   {0x01ffff00},  /* ADDR_OR_FP_REGS */  \
343   {0x01ffffff},  /* ALL_REGS */         \
344 }
345
346 extern enum reg_class regno_reg_class[];
347 #define REGNO_REG_CLASS(REGNO) (regno_reg_class[(REGNO)])
348 #define INDEX_REG_CLASS GENERAL_REGS
349 #define BASE_REG_CLASS ADDR_REGS
350
351 /* We do a trick here to modify the effective constraints on the
352    machine description; we zorch the constraint letters that aren't
353    appropriate for a specific target.  This allows us to guarantee
354    that a specific kind of register will not be used for a given target
355    without fiddling with the register classes above.  */
356 #define REG_CLASS_FROM_LETTER(C) \
357   ((C) == 'a' ? ADDR_REGS :                     \
358    ((C) == 'd' ? DATA_REGS :                    \
359     ((C) == 'f' ? (TARGET_HARD_FLOAT ?          \
360                    FP_REGS : NO_REGS) :         \
361      NO_REGS)))
362
363 /* For the m68k, `I' is used for the range 1 to 8
364    allowed as immediate shift counts and in addq.
365    `J' is used for the range of signed numbers that fit in 16 bits.
366    `K' is for numbers that moveq can't handle.
367    `L' is for range -8 to -1, range of values that can be added with subq.
368    `M' is for numbers that moveq+notb can't handle.
369    'N' is for range 24 to 31, rotatert:SI 8 to 1 expressed as rotate.
370    'O' is for 16 (for rotate using swap).
371    'P' is for range 8 to 15, rotatert:HI 8 to 1 expressed as rotate.  */
372 #define CONST_OK_FOR_LETTER_P(VALUE, C) \
373   ((C) == 'I' ? (VALUE) > 0 && (VALUE) <= 8 : \
374    (C) == 'J' ? (VALUE) >= -0x8000 && (VALUE) <= 0x7FFF : \
375    (C) == 'K' ? (VALUE) < -0x80 || (VALUE) >= 0x80 : \
376    (C) == 'L' ? (VALUE) < 0 && (VALUE) >= -8 : \
377    (C) == 'M' ? (VALUE) < -0x100 || (VALUE) >= 0x100 : \
378    (C) == 'N' ? (VALUE) >= 24 && (VALUE) <= 31 : \
379    (C) == 'O' ? (VALUE) == 16 : \
380    (C) == 'P' ? (VALUE) >= 8 && (VALUE) <= 15 : 0)
381
382 /* "G" defines all of the floating constants that are *NOT* 68881
383    constants.  This is so 68881 constants get reloaded and the
384    fpmovecr is used.  */
385 #define CONST_DOUBLE_OK_FOR_LETTER_P(VALUE, C)  \
386   ((C) == 'G' ? ! (TARGET_68881 && standard_68881_constant_p (VALUE)) : 0 )
387
388 /* `Q' means address register indirect addressing mode.
389    `S' is for operands that satisfy 'm' when -mpcrel is in effect.
390    `T' is for operands that satisfy 's' when -mpcrel is not in effect.
391    `U' is for register offset addressing.  */
392 #define EXTRA_CONSTRAINT(OP,CODE)                       \
393   (((CODE) == 'S')                                      \
394    ? (TARGET_PCREL                                      \
395       && GET_CODE (OP) == MEM                           \
396       && (GET_CODE (XEXP (OP, 0)) == SYMBOL_REF         \
397           || GET_CODE (XEXP (OP, 0)) == LABEL_REF       \
398           || GET_CODE (XEXP (OP, 0)) == CONST))         \
399    :                                                    \
400   (((CODE) == 'T')                                      \
401    ? ( !TARGET_PCREL                                    \
402       && (GET_CODE (OP) == SYMBOL_REF                   \
403           || GET_CODE (OP) == LABEL_REF                 \
404           || GET_CODE (OP) == CONST))                   \
405    :                                                    \
406   (((CODE) == 'Q')                                      \
407    ? (GET_CODE (OP) == MEM                              \
408       && GET_CODE (XEXP (OP, 0)) == REG)                \
409    :                                                    \
410   (((CODE) == 'U')                                      \
411    ? (GET_CODE (OP) == MEM                              \
412       && GET_CODE (XEXP (OP, 0)) == PLUS                \
413       && GET_CODE (XEXP (XEXP (OP, 0), 0)) == REG       \
414       && GET_CODE (XEXP (XEXP (OP, 0), 1)) == CONST_INT) \
415    :                                                    \
416    0))))
417
418 /* On the m68k, use a data reg if possible when the
419    value is a constant in the range where moveq could be used
420    and we ensure that QImodes are reloaded into data regs.  */
421 #define PREFERRED_RELOAD_CLASS(X,CLASS)  \
422   ((GET_CODE (X) == CONST_INT                   \
423     && (unsigned) (INTVAL (X) + 0x80) < 0x100   \
424     && (CLASS) != ADDR_REGS)                    \
425    ? DATA_REGS                                  \
426    : (GET_MODE (X) == QImode && (CLASS) != ADDR_REGS) \
427    ? DATA_REGS                                  \
428    : (GET_CODE (X) == CONST_DOUBLE                                      \
429       && GET_MODE_CLASS (GET_MODE (X)) == MODE_FLOAT)                   \
430    ? (TARGET_HARD_FLOAT && (CLASS == FP_REGS || CLASS == DATA_OR_FP_REGS) \
431       ? FP_REGS : NO_REGS)                                              \
432    : (TARGET_PCREL                              \
433       && (GET_CODE (X) == SYMBOL_REF || GET_CODE (X) == CONST \
434           || GET_CODE (X) == LABEL_REF))        \
435    ? ADDR_REGS                                  \
436    : (CLASS))
437
438 /* Force QImode output reloads from subregs to be allocated to data regs,
439    since QImode stores from address regs are not supported.  We make the
440    assumption that if the class is not ADDR_REGS, then it must be a superset
441    of DATA_REGS.  */
442 #define LIMIT_RELOAD_CLASS(MODE, CLASS) \
443   (((MODE) == QImode && (CLASS) != ADDR_REGS)   \
444    ? DATA_REGS                                  \
445    : (CLASS))
446
447 /* On the m68k, this is the size of MODE in words,
448    except in the FP regs, where a single reg is always enough.  */
449 #define CLASS_MAX_NREGS(CLASS, MODE)    \
450  ((CLASS) == FP_REGS ? 1 \
451   : ((GET_MODE_SIZE (MODE) + UNITS_PER_WORD - 1) / UNITS_PER_WORD))
452
453 /* Moves between fp regs and other regs are two insns.  */
454 #define REGISTER_MOVE_COST(MODE, CLASS1, CLASS2)        \
455   (((CLASS1) == FP_REGS && (CLASS2) != FP_REGS)         \
456     || ((CLASS2) == FP_REGS && (CLASS1) != FP_REGS)     \
457     ? 4 : 2)
458 \f
459 /* Stack layout; function entry, exit and calling.  */
460
461 #define STACK_GROWS_DOWNWARD
462 #define FRAME_GROWS_DOWNWARD 1
463 #define STARTING_FRAME_OFFSET 0
464
465 /* On the 680x0, sp@- in a byte insn really pushes a word.
466    On the ColdFire, sp@- in a byte insn pushes just a byte.  */
467 #define PUSH_ROUNDING(BYTES) (TARGET_COLDFIRE ? BYTES : ((BYTES) + 1) & ~1)
468
469 #define FIRST_PARM_OFFSET(FNDECL) 8
470
471 /* On the 68000, the RTS insn cannot pop anything.
472    On the 68010, the RTD insn may be used to pop them if the number
473      of args is fixed, but if the number is variable then the caller
474      must pop them all.  RTD can't be used for library calls now
475      because the library is compiled with the Unix compiler.
476    Use of RTD is a selectable option, since it is incompatible with
477    standard Unix calling sequences.  If the option is not selected,
478    the caller must always pop the args.  */
479 #define RETURN_POPS_ARGS(FUNDECL,FUNTYPE,SIZE)   \
480   ((TARGET_RTD && (!(FUNDECL) || TREE_CODE (FUNDECL) != IDENTIFIER_NODE)        \
481     && (TYPE_ARG_TYPES (FUNTYPE) == 0                           \
482         || (TREE_VALUE (tree_last (TYPE_ARG_TYPES (FUNTYPE)))   \
483             == void_type_node)))                                \
484    ? (SIZE) : 0)
485
486 /* On the m68k the return value is always in D0.  */
487 #define FUNCTION_VALUE(VALTYPE, FUNC)  \
488   gen_rtx_REG (TYPE_MODE (VALTYPE), 0)
489
490 /* On the m68k the return value is always in D0.  */
491 #define LIBCALL_VALUE(MODE)  gen_rtx_REG (MODE, 0)
492
493 /* On the m68k, D0 is the only register used.  */
494 #define FUNCTION_VALUE_REGNO_P(N) ((N) == 0)
495
496 /* Define this to be true when FUNCTION_VALUE_REGNO_P is true for
497    more than one register.
498    XXX This macro is m68k specific and used only for m68kemb.h.  */
499 #define NEEDS_UNTYPED_CALL 0
500
501 #define PCC_STATIC_STRUCT_RETURN
502
503 /* On the m68k, all arguments are usually pushed on the stack.  */
504 #define FUNCTION_ARG_REGNO_P(N) 0
505 \f
506 /* On the m68k, this is a single integer, which is a number of bytes
507    of arguments scanned so far.  */
508 #define CUMULATIVE_ARGS int
509
510 /* On the m68k, the offset starts at 0.  */
511 #define INIT_CUMULATIVE_ARGS(CUM, FNTYPE, LIBNAME, INDIRECT, N_NAMED_ARGS) \
512  ((CUM) = 0)
513
514 #define FUNCTION_ARG_ADVANCE(CUM, MODE, TYPE, NAMED)    \
515  ((CUM) += ((MODE) != BLKmode                   \
516             ? (GET_MODE_SIZE (MODE) + 3) & ~3   \
517             : (int_size_in_bytes (TYPE) + 3) & ~3))
518
519 /* On the m68k all args are always pushed.  */
520 #define FUNCTION_ARG(CUM, MODE, TYPE, NAMED) 0
521
522 #define FUNCTION_PROFILER(FILE, LABELNO)  \
523   asm_fprintf (FILE, "\tlea %LLP%d,%Ra0\n\tjsr mcount\n", (LABELNO))
524
525 #define EXIT_IGNORE_STACK 1
526
527 /* Determine if the epilogue should be output as RTL.
528    You should override this if you define FUNCTION_EXTRA_EPILOGUE.
529
530    XXX This macro is m68k-specific and only used in m68k.md.  */
531 #define USE_RETURN_INSN use_return_insn ()
532
533 /* Output assembler code for a block containing the constant parts
534    of a trampoline, leaving space for the variable parts.
535
536    On the m68k, the trampoline looks like this:
537      movl #STATIC,a0
538      jmp  FUNCTION
539
540    WARNING: Targets that may run on 68040+ cpus must arrange for
541    the instruction cache to be flushed.  Previous incarnations of
542    the m68k trampoline code attempted to get around this by either
543    using an out-of-line transfer function or pc-relative data, but
544    the fact remains that the code to jump to the transfer function
545    or the code to load the pc-relative data needs to be flushed
546    just as much as the "variable" portion of the trampoline.
547    Recognizing that a cache flush is going to be required anyway,
548    dispense with such notions and build a smaller trampoline.
549
550    Since more instructions are required to move a template into
551    place than to create it on the spot, don't use a template.  */
552
553 #define TRAMPOLINE_SIZE 12
554 #define TRAMPOLINE_ALIGNMENT 16
555
556 /* Targets redefine this to invoke code to either flush the cache,
557    or enable stack execution (or both).  */
558 #ifndef FINALIZE_TRAMPOLINE
559 #define FINALIZE_TRAMPOLINE(TRAMP)
560 #endif
561
562 /* We generate a two-instructions program at address TRAMP :
563         movea.l &CXT,%a0
564         jmp FNADDR  */
565 #define INITIALIZE_TRAMPOLINE(TRAMP, FNADDR, CXT)                       \
566 {                                                                       \
567   emit_move_insn (gen_rtx_MEM (HImode, TRAMP), GEN_INT(0x207C));        \
568   emit_move_insn (gen_rtx_MEM (SImode, plus_constant (TRAMP, 2)), CXT); \
569   emit_move_insn (gen_rtx_MEM (HImode, plus_constant (TRAMP, 6)),       \
570                   GEN_INT(0x4EF9));                                     \
571   emit_move_insn (gen_rtx_MEM (SImode, plus_constant (TRAMP, 8)), FNADDR); \
572   FINALIZE_TRAMPOLINE(TRAMP);                                           \
573 }
574
575 /* This is the library routine that is used to transfer control from the
576    trampoline to the actual nested function.  It is defined for backward
577    compatibility, for linking with object code that used the old trampoline
578    definition.
579
580    A colon is used with no explicit operands to cause the template string
581    to be scanned for %-constructs.
582
583    The function name __transfer_from_trampoline is not actually used.
584    The function definition just permits use of "asm with operands"
585    (though the operand list is empty).  */
586 #define TRANSFER_FROM_TRAMPOLINE                                \
587 void                                                            \
588 __transfer_from_trampoline ()                                   \
589 {                                                               \
590   register char *a0 asm ("%a0");                                \
591   asm (GLOBAL_ASM_OP "___trampoline");                          \
592   asm ("___trampoline:");                                       \
593   asm volatile ("move%.l %0,%@" : : "m" (a0[22]));              \
594   asm volatile ("move%.l %1,%0" : "=a" (a0) : "m" (a0[18]));    \
595   asm ("rts":);                                                 \
596 }
597 \f
598 /* There are two registers that can always be eliminated on the m68k.
599    The frame pointer and the arg pointer can be replaced by either the
600    hard frame pointer or to the stack pointer, depending upon the
601    circumstances.  The hard frame pointer is not used before reload and
602    so it is not eligible for elimination.  */
603 #define ELIMINABLE_REGS                                 \
604 {{ ARG_POINTER_REGNUM, STACK_POINTER_REGNUM },          \
605  { ARG_POINTER_REGNUM, FRAME_POINTER_REGNUM },          \
606  { FRAME_POINTER_REGNUM, STACK_POINTER_REGNUM }}
607
608 #define CAN_ELIMINATE(FROM, TO) \
609   ((TO) == STACK_POINTER_REGNUM ? ! frame_pointer_needed : 1)
610
611 #define INITIAL_ELIMINATION_OFFSET(FROM, TO, OFFSET)                    \
612   (OFFSET) = m68k_initial_elimination_offset(FROM, TO)
613 \f
614 /* Addressing modes, and classification of registers for them.  */
615
616 #define HAVE_POST_INCREMENT 1
617 #define HAVE_PRE_DECREMENT 1
618
619 /* Macros to check register numbers against specific register classes.  */
620
621 #define REGNO_OK_FOR_INDEX_P(REGNO) \
622 ((REGNO) < 16 || (unsigned) reg_renumber[REGNO] < 16)
623 #define REGNO_OK_FOR_BASE_P(REGNO) \
624 (((REGNO) ^ 010) < 8 || (unsigned) (reg_renumber[REGNO] ^ 010) < 8)
625 #define REGNO_OK_FOR_DATA_P(REGNO) \
626 ((REGNO) < 8 || (unsigned) reg_renumber[REGNO] < 8)
627 #define REGNO_OK_FOR_FP_P(REGNO) \
628 (((REGNO) ^ 020) < 8 || (unsigned) (reg_renumber[REGNO] ^ 020) < 8)
629
630 /* Now macros that check whether X is a register and also,
631    strictly, whether it is in a specified class.
632
633    These macros are specific to the m68k, and may be used only
634    in code for printing assembler insns and in conditions for
635    define_optimization.  */
636
637 /* 1 if X is a data register.  */
638 #define DATA_REG_P(X) (REG_P (X) && REGNO_OK_FOR_DATA_P (REGNO (X)))
639
640 /* 1 if X is an fp register.  */
641 #define FP_REG_P(X) (REG_P (X) && REGNO_OK_FOR_FP_P (REGNO (X)))
642
643 /* 1 if X is an address register  */
644 #define ADDRESS_REG_P(X) (REG_P (X) && REGNO_OK_FOR_BASE_P (REGNO (X)))
645 \f
646
647 #define MAX_REGS_PER_ADDRESS 2
648
649 #define CONSTANT_ADDRESS_P(X)   \
650   (GET_CODE (X) == LABEL_REF || GET_CODE (X) == SYMBOL_REF              \
651    || GET_CODE (X) == CONST_INT || GET_CODE (X) == CONST                \
652    || GET_CODE (X) == HIGH)
653
654 /* Nonzero if the constant value X is a legitimate general operand.
655    It is given that X satisfies CONSTANT_P or is a CONST_DOUBLE.  */
656 #define LEGITIMATE_CONSTANT_P(X) (GET_MODE (X) != XFmode)
657
658 #ifndef REG_OK_STRICT
659 #define PCREL_GENERAL_OPERAND_OK 0
660 #else
661 #define PCREL_GENERAL_OPERAND_OK (TARGET_PCREL)
662 #endif
663
664 #define LEGITIMATE_PIC_OPERAND_P(X)     \
665   (! symbolic_operand (X, VOIDmode)                             \
666    || (GET_CODE (X) == SYMBOL_REF && SYMBOL_REF_FLAG (X))       \
667    || PCREL_GENERAL_OPERAND_OK)
668
669 #ifndef REG_OK_STRICT
670
671 /* Nonzero if X is a hard reg that can be used as an index
672    or if it is a pseudo reg.  */
673 #define REG_OK_FOR_INDEX_P(X) ((REGNO (X) ^ 020) >= 8)
674 /* Nonzero if X is a hard reg that can be used as a base reg
675    or if it is a pseudo reg.  */
676 #define REG_OK_FOR_BASE_P(X) ((REGNO (X) & ~027) != 0)
677
678 #else
679
680 /* Nonzero if X is a hard reg that can be used as an index.  */
681 #define REG_OK_FOR_INDEX_P(X) REGNO_OK_FOR_INDEX_P (REGNO (X))
682 /* Nonzero if X is a hard reg that can be used as a base reg.  */
683 #define REG_OK_FOR_BASE_P(X) REGNO_OK_FOR_BASE_P (REGNO (X))
684
685 #endif
686 \f
687 /* GO_IF_LEGITIMATE_ADDRESS recognizes an RTL expression
688    that is a valid memory address for an instruction.
689    The MODE argument is the machine mode for the MEM expression
690    that wants to use this address.
691
692    When generating PIC, an address involving a SYMBOL_REF is legitimate
693    if and only if it is the sum of pic_offset_table_rtx and the SYMBOL_REF.
694    We use LEGITIMATE_PIC_OPERAND_P to throw out the illegitimate addresses,
695    and we explicitly check for the sum of pic_offset_table_rtx and a SYMBOL_REF.
696
697    Likewise for a LABEL_REF when generating PIC.
698
699    The other macros defined here are used only in GO_IF_LEGITIMATE_ADDRESS.  */
700
701 /* Allow SUBREG everywhere we allow REG.  This results in better code.  It
702    also makes function inlining work when inline functions are called with
703    arguments that are SUBREGs.  */
704
705 #define LEGITIMATE_BASE_REG_P(X)   \
706   ((GET_CODE (X) == REG && REG_OK_FOR_BASE_P (X))       \
707    || (GET_CODE (X) == SUBREG                           \
708        && GET_CODE (SUBREG_REG (X)) == REG              \
709        && REG_OK_FOR_BASE_P (SUBREG_REG (X))))
710
711 #define INDIRECTABLE_1_ADDRESS_P(X)  \
712   ((CONSTANT_ADDRESS_P (X) && (!flag_pic || LEGITIMATE_PIC_OPERAND_P (X))) \
713    || LEGITIMATE_BASE_REG_P (X)                                         \
714    || ((GET_CODE (X) == PRE_DEC || GET_CODE (X) == POST_INC)            \
715        && LEGITIMATE_BASE_REG_P (XEXP (X, 0)))                          \
716    || (GET_CODE (X) == PLUS                                             \
717        && LEGITIMATE_BASE_REG_P (XEXP (X, 0))                           \
718        && GET_CODE (XEXP (X, 1)) == CONST_INT                           \
719        && (TARGET_68020                                                 \
720            || ((unsigned) INTVAL (XEXP (X, 1)) + 0x8000) < 0x10000))    \
721    || (GET_CODE (X) == PLUS && XEXP (X, 0) == pic_offset_table_rtx      \
722        && flag_pic && GET_CODE (XEXP (X, 1)) == SYMBOL_REF)             \
723    || (GET_CODE (X) == PLUS && XEXP (X, 0) == pic_offset_table_rtx      \
724        && flag_pic && GET_CODE (XEXP (X, 1)) == LABEL_REF))
725
726 #define GO_IF_NONINDEXED_ADDRESS(X, ADDR)  \
727 { if (INDIRECTABLE_1_ADDRESS_P (X)) goto ADDR; }
728
729 /* Only labels on dispatch tables are valid for indexing from.  */
730 #define GO_IF_INDEXABLE_BASE(X, ADDR)                           \
731 { rtx temp;                                                     \
732   if (GET_CODE (X) == LABEL_REF                                 \
733       && (temp = next_nonnote_insn (XEXP (X, 0))) != 0          \
734       && GET_CODE (temp) == JUMP_INSN                           \
735       && (GET_CODE (PATTERN (temp)) == ADDR_VEC                 \
736           || GET_CODE (PATTERN (temp)) == ADDR_DIFF_VEC))       \
737     goto ADDR;                                                  \
738   if (LEGITIMATE_BASE_REG_P (X)) goto ADDR; }
739
740 #define GO_IF_INDEXING(X, ADDR) \
741 { if (GET_CODE (X) == PLUS && LEGITIMATE_INDEX_P (XEXP (X, 0)))         \
742     { GO_IF_INDEXABLE_BASE (XEXP (X, 1), ADDR); }                       \
743   if (GET_CODE (X) == PLUS && LEGITIMATE_INDEX_P (XEXP (X, 1)))         \
744     { GO_IF_INDEXABLE_BASE (XEXP (X, 0), ADDR); } }
745
746 #define GO_IF_INDEXED_ADDRESS(X, ADDR)   \
747 { GO_IF_INDEXING (X, ADDR);                                             \
748   if (GET_CODE (X) == PLUS)                                             \
749     { if (GET_CODE (XEXP (X, 1)) == CONST_INT                           \
750           && (TARGET_68020 || (unsigned) INTVAL (XEXP (X, 1)) + 0x80 < 0x100))          \
751         { rtx go_temp = XEXP (X, 0); GO_IF_INDEXING (go_temp, ADDR); }  \
752       if (GET_CODE (XEXP (X, 0)) == CONST_INT                           \
753           && (TARGET_68020 || (unsigned) INTVAL (XEXP (X, 0)) + 0x80 < 0x100))          \
754         { rtx go_temp = XEXP (X, 1); GO_IF_INDEXING (go_temp, ADDR); } } }
755
756 /* ColdFire/5200 does not allow HImode index registers.  */
757 #define LEGITIMATE_INDEX_REG_P(X)   \
758   ((GET_CODE (X) == REG && REG_OK_FOR_INDEX_P (X))      \
759    || (! TARGET_COLDFIRE                                        \
760        && GET_CODE (X) == SIGN_EXTEND                   \
761        && GET_CODE (XEXP (X, 0)) == REG                 \
762        && GET_MODE (XEXP (X, 0)) == HImode              \
763        && REG_OK_FOR_INDEX_P (XEXP (X, 0)))             \
764    || (GET_CODE (X) == SUBREG                           \
765        && GET_CODE (SUBREG_REG (X)) == REG              \
766        && REG_OK_FOR_INDEX_P (SUBREG_REG (X))))
767
768 #define LEGITIMATE_INDEX_P(X)   \
769    (LEGITIMATE_INDEX_REG_P (X)                          \
770     || ((TARGET_68020 || TARGET_COLDFIRE) && GET_CODE (X) == MULT \
771         && LEGITIMATE_INDEX_REG_P (XEXP (X, 0))         \
772         && GET_CODE (XEXP (X, 1)) == CONST_INT          \
773         && (INTVAL (XEXP (X, 1)) == 2                   \
774             || INTVAL (XEXP (X, 1)) == 4                \
775             || (INTVAL (XEXP (X, 1)) == 8               \
776                 && (TARGET_COLDFIRE_FPU || !TARGET_COLDFIRE)))))
777
778 /* Coldfire FPU only accepts addressing modes 2-5 */
779 #define GO_IF_COLDFIRE_FPU_LEGITIMATE_ADDRESS(MODE, X, ADDR)            \
780 { if (LEGITIMATE_BASE_REG_P (X)                                         \
781       || ((GET_CODE (X) == PRE_DEC || GET_CODE (X) == POST_INC)         \
782           && LEGITIMATE_BASE_REG_P (XEXP (X, 0)))                       \
783       || ((GET_CODE (X) == PLUS) && LEGITIMATE_BASE_REG_P (XEXP (X, 0)) \
784           && (GET_CODE (XEXP (X, 1)) == CONST_INT)                      \
785           && ((((unsigned) INTVAL (XEXP (X, 1)) + 0x8000) < 0x10000)))) \
786   goto ADDR;}
787
788 /* If pic, we accept INDEX+LABEL, which is what do_tablejump makes.  */
789 #define GO_IF_LEGITIMATE_ADDRESS(MODE, X, ADDR)                         \
790 { if (TARGET_COLDFIRE_FPU && (GET_MODE_CLASS (MODE) == MODE_FLOAT))     \
791     {                                                                   \
792       GO_IF_COLDFIRE_FPU_LEGITIMATE_ADDRESS (MODE, X, ADDR);            \
793     }                                                                   \
794   else                                                                  \
795     {                                                                   \
796       GO_IF_NONINDEXED_ADDRESS (X, ADDR);                               \
797       GO_IF_INDEXED_ADDRESS (X, ADDR);                                  \
798       if (flag_pic && MODE == CASE_VECTOR_MODE && GET_CODE (X) == PLUS  \
799           && LEGITIMATE_INDEX_P (XEXP (X, 0))                           \
800           && GET_CODE (XEXP (X, 1)) == LABEL_REF)                       \
801         goto ADDR;                                                      \
802     }}
803
804 /* Don't call memory_address_noforce for the address to fetch
805    the switch offset.  This address is ok as it stands (see above),
806    but memory_address_noforce would alter it.  */
807 #define PIC_CASE_VECTOR_ADDRESS(index) index
808 \f
809 /* For the 68000, we handle X+REG by loading X into a register R and
810    using R+REG.  R will go in an address reg and indexing will be used.
811    However, if REG is a broken-out memory address or multiplication,
812    nothing needs to be done because REG can certainly go in an address reg.  */
813 #define COPY_ONCE(Y) if (!copied) { Y = copy_rtx (Y); copied = ch = 1; }
814 #define LEGITIMIZE_ADDRESS(X,OLDX,MODE,WIN)   \
815 { register int ch = (X) != (OLDX);                                      \
816   if (GET_CODE (X) == PLUS)                                             \
817     { int copied = 0;                                                   \
818       if (GET_CODE (XEXP (X, 0)) == MULT)                               \
819         { COPY_ONCE (X); XEXP (X, 0) = force_operand (XEXP (X, 0), 0);} \
820       if (GET_CODE (XEXP (X, 1)) == MULT)                               \
821         { COPY_ONCE (X); XEXP (X, 1) = force_operand (XEXP (X, 1), 0);} \
822       if (ch && GET_CODE (XEXP (X, 1)) == REG                           \
823           && GET_CODE (XEXP (X, 0)) == REG)                             \
824         { if (TARGET_COLDFIRE_FPU                                       \
825               && GET_MODE_CLASS (MODE) == MODE_FLOAT)                   \
826             { COPY_ONCE (X); X = force_operand (X, 0);}                 \
827           goto WIN; }                                                   \
828       if (ch) { GO_IF_LEGITIMATE_ADDRESS (MODE, X, WIN); }              \
829       if (GET_CODE (XEXP (X, 0)) == REG                                 \
830                || (GET_CODE (XEXP (X, 0)) == SIGN_EXTEND                \
831                    && GET_CODE (XEXP (XEXP (X, 0), 0)) == REG           \
832                    && GET_MODE (XEXP (XEXP (X, 0), 0)) == HImode))      \
833         { register rtx temp = gen_reg_rtx (Pmode);                      \
834           register rtx val = force_operand (XEXP (X, 1), 0);            \
835           emit_move_insn (temp, val);                                   \
836           COPY_ONCE (X);                                                \
837           XEXP (X, 1) = temp;                                           \
838           if (TARGET_COLDFIRE_FPU && GET_MODE_CLASS (MODE) == MODE_FLOAT \
839               && GET_CODE (XEXP (X, 0)) == REG)                         \
840             X = force_operand (X, 0);                                   \
841           goto WIN; }                                                   \
842       else if (GET_CODE (XEXP (X, 1)) == REG                            \
843                || (GET_CODE (XEXP (X, 1)) == SIGN_EXTEND                \
844                    && GET_CODE (XEXP (XEXP (X, 1), 0)) == REG           \
845                    && GET_MODE (XEXP (XEXP (X, 1), 0)) == HImode))      \
846         { register rtx temp = gen_reg_rtx (Pmode);                      \
847           register rtx val = force_operand (XEXP (X, 0), 0);            \
848           emit_move_insn (temp, val);                                   \
849           COPY_ONCE (X);                                                \
850           XEXP (X, 0) = temp;                                           \
851           if (TARGET_COLDFIRE_FPU && GET_MODE_CLASS (MODE) == MODE_FLOAT \
852               && GET_CODE (XEXP (X, 1)) == REG)                         \
853             X = force_operand (X, 0);                                   \
854           goto WIN; }}}
855
856 /* On the 68000, only predecrement and postincrement address depend thus
857    (the amount of decrement or increment being the length of the operand).
858    These are now treated generically in recog.c.  */
859 #define GO_IF_MODE_DEPENDENT_ADDRESS(ADDR,LABEL)
860 \f
861 #define CASE_VECTOR_MODE HImode
862 #define CASE_VECTOR_PC_RELATIVE 1
863
864 #define DEFAULT_SIGNED_CHAR 1
865 #define MOVE_MAX 4
866 #define SLOW_BYTE_ACCESS 0
867
868 #define TRULY_NOOP_TRUNCATION(OUTPREC, INPREC) 1
869
870 #define STORE_FLAG_VALUE (-1)
871
872 #define Pmode SImode
873 #define FUNCTION_MODE QImode
874
875 \f
876 /* Tell final.c how to eliminate redundant test instructions.  */
877
878 /* Here we define machine-dependent flags and fields in cc_status
879    (see `conditions.h').  */
880
881 /* Set if the cc value is actually in the 68881, so a floating point
882    conditional branch must be output.  */
883 #define CC_IN_68881 04000
884
885 /* On the 68000, all the insns to store in an address register fail to
886    set the cc's.  However, in some cases these instructions can make it
887    possibly invalid to use the saved cc's.  In those cases we clear out
888    some or all of the saved cc's so they won't be used.  */
889 #define NOTICE_UPDATE_CC(EXP,INSN) notice_update_cc (EXP, INSN)
890
891 #define OUTPUT_JUMP(NORMAL, FLOAT, NO_OV)  \
892 do { if (cc_prev_status.flags & CC_IN_68881)                    \
893     return FLOAT;                                               \
894   if (cc_prev_status.flags & CC_NO_OVERFLOW)                    \
895     return NO_OV;                                               \
896   return NORMAL; } while (0)
897 \f
898 /* Control the assembler format that we output.  */
899
900 #define ASM_APP_ON "#APP\n"
901 #define ASM_APP_OFF "#NO_APP\n"
902 #define TEXT_SECTION_ASM_OP "\t.text"
903 #define DATA_SECTION_ASM_OP "\t.data"
904 #define GLOBAL_ASM_OP "\t.globl\t"
905 #define REGISTER_PREFIX ""
906 #define LOCAL_LABEL_PREFIX ""
907 #define USER_LABEL_PREFIX "_"
908 #define IMMEDIATE_PREFIX "#"
909
910 #define REGISTER_NAMES \
911 {REGISTER_PREFIX"d0", REGISTER_PREFIX"d1", REGISTER_PREFIX"d2", \
912  REGISTER_PREFIX"d3", REGISTER_PREFIX"d4", REGISTER_PREFIX"d5", \
913  REGISTER_PREFIX"d6", REGISTER_PREFIX"d7",                      \
914  REGISTER_PREFIX"a0", REGISTER_PREFIX"a1", REGISTER_PREFIX"a2", \
915  REGISTER_PREFIX"a3", REGISTER_PREFIX"a4", REGISTER_PREFIX"a5", \
916  REGISTER_PREFIX"a6", REGISTER_PREFIX"sp",                      \
917  REGISTER_PREFIX"fp0", REGISTER_PREFIX"fp1", REGISTER_PREFIX"fp2", \
918  REGISTER_PREFIX"fp3", REGISTER_PREFIX"fp4", REGISTER_PREFIX"fp5", \
919  REGISTER_PREFIX"fp6", REGISTER_PREFIX"fp7", REGISTER_PREFIX"argptr" }
920
921 #define M68K_FP_REG_NAME REGISTER_PREFIX"fp"
922
923 /* Return a register name by index, handling %fp nicely.
924    We don't replace %fp for targets that don't map it to %a6
925    since it may confuse GAS.  */
926 #define M68K_REGNAME(r) ( \
927   ((FRAME_POINTER_REGNUM == 14) \
928     && ((r) == FRAME_POINTER_REGNUM) \
929     && frame_pointer_needed) ? \
930     M68K_FP_REG_NAME : reg_names[(r)])
931
932 /* On the Sun-3, the floating point registers have numbers
933    18 to 25, not 16 to 23 as they do in the compiler.  */
934 #define DBX_REGISTER_NUMBER(REGNO) ((REGNO) < 16 ? (REGNO) : (REGNO) + 2)
935
936 /* Before the prologue, RA is at 0(%sp).  */
937 #define INCOMING_RETURN_ADDR_RTX \
938   gen_rtx_MEM (VOIDmode, gen_rtx_REG (VOIDmode, STACK_POINTER_REGNUM))
939
940 /* After the prologue, RA is at 4(AP) in the current frame.  */
941 #define RETURN_ADDR_RTX(COUNT, FRAME)                                      \
942   ((COUNT) == 0                                                            \
943    ? gen_rtx_MEM (Pmode, plus_constant (arg_pointer_rtx, UNITS_PER_WORD)) \
944    : gen_rtx_MEM (Pmode, plus_constant (FRAME, UNITS_PER_WORD)))
945
946 /* We must not use the DBX register numbers for the DWARF 2 CFA column
947    numbers because that maps to numbers beyond FIRST_PSEUDO_REGISTER.
948    Instead use the identity mapping.  */
949 #define DWARF_FRAME_REGNUM(REG) REG
950
951 /* Before the prologue, the top of the frame is at 4(%sp).  */
952 #define INCOMING_FRAME_SP_OFFSET 4
953
954 /* Describe how we implement __builtin_eh_return.  */
955 #define EH_RETURN_DATA_REGNO(N) \
956   ((N) < 2 ? (N) : INVALID_REGNUM)
957 #define EH_RETURN_STACKADJ_RTX  gen_rtx_REG (Pmode, 8)
958 #define EH_RETURN_HANDLER_RTX                                       \
959   gen_rtx_MEM (Pmode,                                               \
960                gen_rtx_PLUS (Pmode, arg_pointer_rtx,                \
961                              plus_constant (EH_RETURN_STACKADJ_RTX, \
962                                             UNITS_PER_WORD)))
963
964 /* Select a format to encode pointers in exception handling data.  CODE
965    is 0 for data, 1 for code labels, 2 for function pointers.  GLOBAL is
966    true if the symbol may be affected by dynamic relocations.  */
967 #define ASM_PREFERRED_EH_DATA_FORMAT(CODE, GLOBAL)                         \
968   (flag_pic                                                                \
969    ? ((GLOBAL) ? DW_EH_PE_indirect : 0) | DW_EH_PE_pcrel | DW_EH_PE_sdata4 \
970    : DW_EH_PE_absptr)
971
972 #define ASM_OUTPUT_LABELREF(FILE,NAME)  \
973   asm_fprintf (FILE, "%U%s", NAME)
974
975 #define ASM_GENERATE_INTERNAL_LABEL(LABEL,PREFIX,NUM)   \
976   sprintf (LABEL, "*%s%s%ld", LOCAL_LABEL_PREFIX, PREFIX, (long)(NUM))
977
978 #define ASM_OUTPUT_REG_PUSH(FILE,REGNO)  \
979   asm_fprintf (FILE, "\tmovel %s,%Rsp@-\n", reg_names[REGNO])
980 #define ASM_OUTPUT_REG_POP(FILE,REGNO)  \
981   asm_fprintf (FILE, "\tmovel %Rsp@+,%s\n", reg_names[REGNO])
982
983 /* The m68k does not use absolute case-vectors, but we must define this macro
984    anyway.  */
985 #define ASM_OUTPUT_ADDR_VEC_ELT(FILE, VALUE)  \
986   asm_fprintf (FILE, "\t.long %LL%d\n", VALUE)
987
988 #define ASM_OUTPUT_ADDR_DIFF_ELT(FILE, BODY, VALUE, REL)  \
989   asm_fprintf (FILE, "\t.word %LL%d-%LL%d\n", VALUE, REL)
990
991 /* We don't have a way to align to more than a two-byte boundary, so do the
992    best we can and don't complain.  */
993 #define ASM_OUTPUT_ALIGN(FILE,LOG)      \
994   if ((LOG) >= 1)                       \
995     fprintf (FILE, "\t.even\n");
996
997 #define ASM_OUTPUT_SKIP(FILE,SIZE)  \
998   fprintf (FILE, "\t.skip %u\n", (int)(SIZE))
999
1000 #define ASM_OUTPUT_COMMON(FILE, NAME, SIZE, ROUNDED)  \
1001 ( fputs (".comm ", (FILE)),                     \
1002   assemble_name ((FILE), (NAME)),               \
1003   fprintf ((FILE), ",%u\n", (int)(ROUNDED)))
1004
1005 #define ASM_OUTPUT_LOCAL(FILE, NAME, SIZE, ROUNDED)  \
1006 ( fputs (".lcomm ", (FILE)),                    \
1007   assemble_name ((FILE), (NAME)),               \
1008   fprintf ((FILE), ",%u\n", (int)(ROUNDED)))
1009
1010 /* Output a float value (represented as a C double) as an immediate operand.
1011    This macro is m68k-specific.  */
1012 #define ASM_OUTPUT_FLOAT_OPERAND(CODE,FILE,VALUE)               \
1013  do {                                                           \
1014       if (CODE == 'f')                                          \
1015         {                                                       \
1016           char dstr[30];                                        \
1017           real_to_decimal (dstr, &(VALUE), sizeof (dstr), 9, 0); \
1018           asm_fprintf ((FILE), "%I0r%s", dstr);                 \
1019         }                                                       \
1020       else                                                      \
1021         {                                                       \
1022           long l;                                               \
1023           REAL_VALUE_TO_TARGET_SINGLE (VALUE, l);               \
1024           asm_fprintf ((FILE), "%I0x%lx", l);                   \
1025         }                                                       \
1026      } while (0)
1027
1028 /* Output a double value (represented as a C double) as an immediate operand.
1029    This macro is m68k-specific.  */
1030 #define ASM_OUTPUT_DOUBLE_OPERAND(FILE,VALUE)                           \
1031  do { char dstr[30];                                                    \
1032       real_to_decimal (dstr, &(VALUE), sizeof (dstr), 0, 1);            \
1033       asm_fprintf (FILE, "%I0r%s", dstr);                               \
1034     } while (0)
1035
1036 /* Note, long double immediate operands are not actually
1037    generated by m68k.md.  */
1038 #define ASM_OUTPUT_LONG_DOUBLE_OPERAND(FILE,VALUE)                      \
1039  do { char dstr[30];                                                    \
1040       real_to_decimal (dstr, &(VALUE), sizeof (dstr), 0, 1);            \
1041       asm_fprintf (FILE, "%I0r%s", dstr);                               \
1042     } while (0)
1043
1044 /* On the 68000, we use several CODE characters:
1045    '.' for dot needed in Motorola-style opcode names.
1046    '-' for an operand pushing on the stack:
1047        sp@-, -(sp) or -(%sp) depending on the style of syntax.
1048    '+' for an operand pushing on the stack:
1049        sp@+, (sp)+ or (%sp)+ depending on the style of syntax.
1050    '@' for a reference to the top word on the stack:
1051        sp@, (sp) or (%sp) depending on the style of syntax.
1052    '#' for an immediate operand prefix (# in MIT and Motorola syntax
1053        but & in SGS syntax).
1054    '!' for the fpcr register (used in some float-to-fixed conversions).
1055    '$' for the letter `s' in an op code, but only on the 68040.
1056    '&' for the letter `d' in an op code, but only on the 68040.
1057    '/' for register prefix needed by longlong.h.
1058
1059    'b' for byte insn (no effect, on the Sun; this is for the ISI).
1060    'd' to force memory addressing to be absolute, not relative.
1061    'f' for float insn (print a CONST_DOUBLE as a float rather than in hex)
1062    'o' for operands to go directly to output_operand_address (bypassing
1063        print_operand_address--used only for SYMBOL_REFs under TARGET_PCREL)
1064    'x' for float insn (print a CONST_DOUBLE as a float rather than in hex),
1065        or print pair of registers as rx:ry.  */
1066
1067 #define PRINT_OPERAND_PUNCT_VALID_P(CODE)                               \
1068   ((CODE) == '.' || (CODE) == '#' || (CODE) == '-'                      \
1069    || (CODE) == '+' || (CODE) == '@' || (CODE) == '!'                   \
1070    || (CODE) == '$' || (CODE) == '&' || (CODE) == '/')
1071
1072
1073 /* See m68k.c for the m68k specific codes.  */
1074 #define PRINT_OPERAND(FILE, X, CODE) print_operand (FILE, X, CODE)
1075
1076 #define PRINT_OPERAND_ADDRESS(FILE, ADDR) print_operand_address (FILE, ADDR)
1077
1078 /* Variables in m68k.c */
1079 extern const char *m68k_library_id_string;
1080 extern int m68k_last_compare_had_fp_operands;